# Format: clock  timeReq  slackR/slackF  holdR/holdF  instName/pinName   # cycle(s)
UART_TX_CLK(R)->UART_TX_CLK(R)	0.048    0.091/*         0.052/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[2][1] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.048    0.093/*         0.052/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[1][1] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.047    0.096/*         0.053/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[0][1] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.044    0.097/*         0.056/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[3][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.098/*         0.052/*         Data_SYNC/\en_sync_reg_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.039    0.098/*         0.061/*         UART_RX/U7/Data_Valid_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.048    0.099/*         0.052/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[3][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.099/*         0.052/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[2][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.100/*         0.052/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[3][0] /D    1
ALU_CLK(R)->ALU_CLK(R)	0.040    0.101/*         0.060/*         U0_ALU/\ALU_OUT_reg[13] /SI    1
ALU_CLK(R)->ALU_CLK(R)	0.040    0.101/*         0.060/*         U0_ALU/\ALU_OUT_reg[11] /SI    1
DFTCLK(R)->DFTCLK(R)	0.048    0.101/*         0.052/*         REF_RST_SYNC/\sync_reg_reg[1] /D    1
ALU_CLK(R)->ALU_CLK(R)	0.040    0.101/*         0.060/*         U0_ALU/OUT_Valid_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.048    0.101/*         0.052/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[0][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.102/*         0.052/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[1][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.102/*         0.052/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[1][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.102/*         0.052/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[0][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.103/*         0.052/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[0][0] /D    1
ALU_CLK(R)->ALU_CLK(R)	0.040    0.103/*         0.060/*         U0_ALU/\ALU_OUT_reg[15] /SI    1
DFTCLK(R)->DFTCLK(R)	0.044    0.104/*         0.056/*         UART_RST_SYNC/\sync_reg_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.106/*         0.053/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[1][0] /D    1
ALU_CLK(R)->ALU_CLK(R)	0.040    0.106/*         0.060/*         U0_ALU/\ALU_OUT_reg[14] /SI    1
DFTCLK(R)->DFTCLK(R)	0.041    0.106/*         0.060/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[2][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.041    0.106/*         0.060/*         Data_SYNC/\en_sync_reg_reg[1] /SI    1
ALU_CLK(R)->ALU_CLK(R)	0.040    0.106/*         0.060/*         U0_ALU/\ALU_OUT_reg[3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.041    0.106/*         0.060/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[3][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.041    0.106/*         0.060/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[2][1] /SI    1
ALU_CLK(R)->ALU_CLK(R)	0.040    0.106/*         0.060/*         U0_ALU/\ALU_OUT_reg[4] /SI    1
ALU_CLK(R)->ALU_CLK(R)	0.040    0.107/*         0.060/*         U0_ALU/\ALU_OUT_reg[12] /SI    1
DFTCLK(R)->DFTCLK(R)	0.041    0.107/*         0.060/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[0][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.108/*         0.060/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[1][1] /SI    1
ALU_CLK(R)->ALU_CLK(R)	0.040    0.108/*         0.060/*         U0_ALU/\ALU_OUT_reg[5] /SI    1
ALU_CLK(R)->ALU_CLK(R)	0.040    0.108/*         0.060/*         U0_ALU/\ALU_OUT_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.108/*         0.060/*         REF_RST_SYNC/\sync_reg_reg[1] /SI    1
ALU_CLK(R)->ALU_CLK(R)	0.040    0.108/*         0.060/*         U0_ALU/\ALU_OUT_reg[7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.109/*         0.060/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[0][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.109/*         0.060/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[1][1] /SI    1
ALU_CLK(R)->ALU_CLK(R)	0.040    0.109/*         0.060/*         U0_ALU/\ALU_OUT_reg[9] /SI    1
ALU_CLK(R)->ALU_CLK(R)	0.040    0.109/*         0.060/*         U0_ALU/\ALU_OUT_reg[10] /SI    1
DFTCLK(R)->DFTCLK(R)	0.033    0.109/*         0.067/*         UART_RX/U2/\P_out_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.109/*         0.060/*         UART_FIFO/U0_FIFO_W/\GW_Ptr_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.110/*         0.060/*         UART_FIFO/U2_FIFO_R/\GR_Ptr_reg[1] /SI    1
ALU_CLK(R)->ALU_CLK(R)	0.040    0.110/*         0.060/*         U0_ALU/\ALU_OUT_reg[6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.110/*         0.060/*         UART_FIFO/U0_FIFO_W/\GW_Ptr_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.047    0.111/*         0.053/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[3][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.040    0.111/*         0.060/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[0][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.036    0.111/*         0.064/*         UART_RST_SYNC/\sync_reg_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.047    0.111/*         0.053/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[2][0] /D    1
ALU_CLK(R)->ALU_CLK(R)	0.040    0.112/*         0.060/*         U0_ALU/\ALU_OUT_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.036    0.112/*         0.064/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[3][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.113/*         0.060/*         UART_FIFO/U2_FIFO_R/\GR_Ptr_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.046    0.114/*         0.054/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[2][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.033    0.114/*         0.067/*         UART_RX/U2/\P_out_reg[4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.046    0.114/*         0.054/*         Data_SYNC/Pulse_FF_Out_reg/D    1
DFTCLK(R)->DFTCLK(R)	0.053    0.115/*         0.047/*         UART_RX_ClkDiv/New_clk_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.116/*         0.060/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[3][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.033    0.117/*         0.067/*         UART_RX/U2/\P_out_reg[6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.117/*         0.060/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[1][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.033    0.117/*         0.067/*         UART_RX/U2/\P_out_reg[3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.032    0.117/*         0.068/*         UART_RX/U2/\P_out_reg[7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.118/*         0.060/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[0][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.118/*         0.060/*         U0_PULSE_GEN/rcv_flop_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.118/*         0.060/*         RegFile/\memory_reg[10][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.118/*         0.060/*         UART_TX/U3_Serializer/\S_R_Data_reg[5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.118/*         0.060/*         UART_FIFO/U0_FIFO_W/\GW_Ptr_reg[3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.032    0.118/*         0.068/*         UART_RX/U2/\P_out_reg[5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.118/*         0.060/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[2][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.118/*         0.060/*         UART_TX/U3_Serializer/\S_R_Data_reg[4] /SI    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.045    0.119/*         0.055/*         U0_PULSE_GEN/rcv_flop_reg/D    1
DFTCLK(R)->DFTCLK(R)	0.040    0.120/*         0.060/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.120/*         0.060/*         RegFile/\memory_reg[10][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.120/*         0.060/*         Data_SYNC/\en_sync_reg_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.121/*         0.060/*         UART_FIFO/U2_FIFO_R/\GR_Ptr_reg[3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.121/*         0.060/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[1][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.121/*         0.060/*         UART_TX/U3_Serializer/\S_R_Data_reg[6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.121/*         0.060/*         RegFile/\memory_reg[14][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.121/*         0.060/*         RegFile/\memory_reg[7][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.121/*         0.060/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.121/*         0.060/*         RegFile/\memory_reg[10][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.121/*         0.060/*         Data_SYNC/enable_pulse_d_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.121/*         0.060/*         RegFile/\memory_reg[14][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.121/*         0.060/*         RegFile/\memory_reg[10][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.122/*         0.061/*         RegFile/\memory_reg[10][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.122/*         0.061/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[2][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.122/*         0.061/*         RegFile/\memory_reg[15][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.046    0.122/*         0.054/*         Data_SYNC/\en_sync_reg_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.039    0.122/*         0.061/*         RegFile/\memory_reg[8][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.122/*         0.061/*         RegFile/\memory_reg[11][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.122/*         0.061/*         RegFile/\memory_reg[9][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.122/*         0.061/*         RegFile/\memory_reg[10][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.123/*         0.061/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[3][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.123/*         0.061/*         RegFile/\memory_reg[6][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.037    0.123/*         0.063/*         UART_RX/U3/\Bit_Count_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.123/*         0.061/*         RegFile/\memory_reg[14][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.123/*         0.061/*         UART_TX/U3_Serializer/\S_R_Data_reg[3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.123/*         0.061/*         RegFile/\memory_reg[5][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.041    0.123/*         0.060/*         SYS_Cntroller/\Stored_Frame1_reg[4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.123/*         0.061/*         RegFile/\memory_reg[12][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.123/*         0.061/*         RegFile/\memory_reg[15][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.123/*         0.061/*         RegFile/\memory_reg[12][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.123/*         0.061/*         RegFile/\memory_reg[9][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.123/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.123/*         0.061/*         RegFile/\memory_reg[9][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.123/*         0.061/*         RegFile/\memory_reg[5][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.123/*         0.061/*         UART_RST_SYNC/\sync_reg_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.041    0.123/*         0.060/*         UART_RX/U2/\P_out_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.123/*         0.061/*         RegFile/\memory_reg[13][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.124/*         0.061/*         RegFile/\memory_reg[5][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.124/*         0.061/*         RegFile/\memory_reg[9][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.124/*         0.061/*         RegFile/\memory_reg[11][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.124/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.124/*         0.061/*         UART_TX/U3_Serializer/\counter_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.124/*         0.061/*         RegFile/\RdData_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.124/*         0.061/*         RegFile/\memory_reg[9][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.124/*         0.061/*         RegFile/\memory_reg[15][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.124/*         0.061/*         RegFile/\memory_reg[9][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.124/*         0.061/*         RegFile/\memory_reg[13][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.124/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.124/*         0.061/*         UART_TX/U3_Serializer/\S_R_Data_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.124/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.125/*         0.061/*         RegFile/\memory_reg[6][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.125/*         0.061/*         RegFile/\memory_reg[12][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.125/*         0.061/*         RegFile/\memory_reg[5][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.125/*         0.061/*         RegFile/\memory_reg[15][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.125/*         0.061/*         RegFile/\memory_reg[12][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.125/*         0.061/*         RegFile/\memory_reg[14][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.125/*         0.061/*         RegFile/\memory_reg[15][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.125/*         0.061/*         RegFile/\memory_reg[13][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.125/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.125/*         0.061/*         RegFile/\memory_reg[13][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.125/*         0.061/*         UART_TX/U3_Serializer/\S_R_Data_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.125/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.125/*         0.061/*         RegFile/\memory_reg[4][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.125/*         0.061/*         RegFile/\memory_reg[7][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.125/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.125/*         0.061/*         RegFile/\memory_reg[8][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.125/*         0.061/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.125/*         0.061/*         RegFile/\memory_reg[4][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.126/*         0.061/*         RegFile/\memory_reg[14][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.126/*         0.061/*         RegFile/\memory_reg[12][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.126/*         0.061/*         RegFile/\memory_reg[7][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.126/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.126/*         0.061/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.126/*         0.061/*         RegFile/\memory_reg[7][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.126/*         0.061/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.126/*         0.061/*         RegFile/\memory_reg[8][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.126/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.126/*         0.061/*         SYS_Cntroller/\Stored_Frame1_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.126/*         0.061/*         RegFile/\RdData_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.126/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.126/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.126/*         0.061/*         RegFile/\memory_reg[6][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.126/*         0.061/*         RegFile/\memory_reg[8][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.126/*         0.061/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.126/*         0.061/*         RegFile/\memory_reg[4][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.127/*         0.061/*         RegFile/\memory_reg[10][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.127/*         0.061/*         RegFile/\memory_reg[15][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.127/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.127/*         0.061/*         RegFile/\memory_reg[6][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.127/*         0.061/*         RegFile/\memory_reg[11][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.127/*         0.061/*         RegFile/\memory_reg[11][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.127/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.127/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.036    0.127/*         0.064/*         SYS_Cntroller/\Stored_Frame3_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.127/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.127/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.127/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.127/*         0.061/*         RegFile/\memory_reg[10][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.127/*         0.060/*         SYS_Cntroller/\current_state_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.127/*         0.061/*         RegFile/\memory_reg[5][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.127/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.127/*         0.061/*         RegFile/\memory_reg[5][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.127/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.128/*         0.061/*         RegFile/\memory_reg[15][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.128/*         0.061/*         Data_SYNC/\sync_bus_reg[4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.128/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.128/*         0.061/*         RegFile/\memory_reg[14][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.128/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.128/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.128/*         0.061/*         RegFile/\memory_reg[12][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.128/*         0.061/*         RegFile/\memory_reg[14][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.128/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.128/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.051    0.128/*         0.049/*         UART_TX_ClkDiv/New_clk_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.128/*         0.061/*         RegFile/\memory_reg[7][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.128/*         0.061/*         UART_RX/U7/Parity_Error_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.128/*         0.061/*         RegFile/\memory_reg[13][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.129/*         0.061/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.129/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.129/*         0.061/*         RegFile/\memory_reg[13][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.129/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.129/*         0.061/*         RegFile/\RdData_reg[3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.129/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.129/*         0.061/*         RegFile/\memory_reg[4][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.129/*         0.061/*         RegFile/\RdData_reg[7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.129/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.129/*         0.061/*         RegFile/\memory_reg[8][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.129/*         0.061/*         UART_TX/U3_Serializer/\S_R_Data_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.036    0.129/*         0.064/*         SYS_Cntroller/\Stored_Frame2_reg[5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.129/*         0.061/*         RegFile/\memory_reg[6][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.129/*         0.061/*         RegFile/\memory_reg[14][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.129/*         0.061/*         RegFile/\RdData_reg[4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.129/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.130/*         0.061/*         RegFile/\memory_reg[6][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.130/*         0.061/*         RegFile/\memory_reg[12][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.130/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.130/*         0.061/*         RegFile/\memory_reg[4][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.036    0.130/*         0.064/*         SYS_Cntroller/\Stored_Frame3_reg[4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.036    0.130/*         0.064/*         SYS_Cntroller/\Stored_Frame2_reg[4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.130/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.130/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.130/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.130/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.130/*         0.061/*         RegFile/\memory_reg[11][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.130/*         0.061/*         RegFile/\memory_reg[11][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.130/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.130/*         0.061/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.130/*         0.061/*         RegFile/\RdData_reg[5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.130/*         0.061/*         RegFile/\memory_reg[8][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.130/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.130/*         0.061/*         RegFile/\memory_reg[13][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.130/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.130/*         0.061/*         RegFile/\memory_reg[7][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.130/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.130/*         0.061/*         RegFile/\memory_reg[11][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.131/*         0.061/*         UART_TX/U3_Serializer/ser_done_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.036    0.131/*         0.064/*         SYS_Cntroller/\Stored_Frame3_reg[3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.131/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.131/*         0.061/*         RegFile/\memory_reg[13][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.131/*         0.061/*         UART_TX/U3_Serializer/\S_R_Data_reg[7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.131/*         0.061/*         RegFile/\memory_reg[5][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.131/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.131/*         0.061/*         RegFile/\memory_reg[15][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.131/*         0.061/*         RegFile/\memory_reg[5][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.131/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.131/*         0.061/*         RegFile/\memory_reg[8][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.131/*         0.061/*         UART_TX/U2_Parity_Calc/par_bit_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.131/*         0.061/*         RegFile/\memory_reg[4][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.036    0.131/*         0.064/*         SYS_Cntroller/\Stored_Frame3_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.131/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.132/*         0.061/*         UART_TX_ClkDiv/\Count_reg[5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.132/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.132/*         0.061/*         RegFile/\memory_reg[4][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.036    0.132/*         0.064/*         SYS_Cntroller/\Stored_Frame2_reg[6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.132/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.132/*         0.061/*         RegFile/\memory_reg[12][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.132/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.132/*         0.061/*         UART_RX/U2/\N_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.132/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.036    0.132/*         0.064/*         SYS_Cntroller/\Stored_Frame3_reg[7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.132/*         0.061/*         RegFile/\memory_reg[11][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.132/*         0.061/*         RegFile/\memory_reg[6][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.133/*         0.061/*         RegFile/\memory_reg[7][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.034    0.133/*         0.066/*         UART_FIFO/U2_FIFO_R/\Address_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.133/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.133/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.133/*         0.061/*         UART_RX/U4/par_err_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.133/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.036    0.133/*         0.064/*         SYS_Cntroller/\Stored_Frame3_reg[5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.133/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.133/*         0.061/*         RegFile/\memory_reg[9][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.036    0.133/*         0.064/*         SYS_Cntroller/\Stored_Frame2_reg[3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.133/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.133/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.133/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.133/*         0.061/*         RegFile/\memory_reg[0][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.133/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.133/*         0.061/*         UART_TX/U4_FSM/\current_state_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.036    0.134/*         0.064/*         SYS_Cntroller/\Stored_Frame3_reg[2] /SI    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.043    0.134/*         0.057/*         U0_PULSE_GEN/pls_flop_reg/D    1
DFTCLK(R)->DFTCLK(R)	0.038    0.134/*         0.062/*         SYS_Cntroller/\Stored_Frame1_reg[6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.034    0.134/*         0.066/*         UART_RX/U6/Stp_err_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.134/*         0.062/*         RegFile/\memory_reg[7][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.134/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.036    0.134/*         0.064/*         SYS_Cntroller/\Stored_Frame3_reg[6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.135/*         0.062/*         RegFile/\RdData_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.135/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.036    0.135/*         0.064/*         SYS_Cntroller/\Stored_Frame2_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.135/*         0.062/*         RegFile/\memory_reg[9][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.135/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.135/*         0.062/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.036    0.135/*         0.064/*         SYS_Cntroller/\Stored_Frame2_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.036    0.136/*         0.064/*         SYS_Cntroller/\Stored_Frame2_reg[7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.034    0.136/*         0.066/*         UART_RX/U2/\P_out_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.136/*         0.062/*         RegFile/\memory_reg[6][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.136/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.136/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.137/*         0.062/*         RegFile/RdData_VLD_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.137/*         0.062/*         UART_RX_ClkDiv/\Count_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.137/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.137/*         0.062/*         RegFile/\RdData_reg[6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.137/*         0.062/*         Data_SYNC/\sync_bus_reg[5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.138/*         0.062/*         UART_RX/U1/\Samples_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.138/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.138/*         0.062/*         UART_RX/U5/Str_err_reg/SI    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.043    0.139/*         0.057/*         UART_FIFO/U2_FIFO_R/\GR_Ptr_reg[3] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.041    0.141/*         0.059/*         UART_RX/U2/\P_out_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.038    0.141/*         0.062/*         UART_RX/U1/\Samples_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.142/*         0.061/*         UART_FIFO/U2_FIFO_R/\Address_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.143/*         0.062/*         Data_SYNC/\sync_bus_reg[6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.143/*         0.062/*         UART_TX_ClkDiv/\Count_reg[6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.145/*         0.062/*         Data_SYNC/\sync_bus_reg[3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.145/*         0.062/*         UART_TX/U3_Serializer/\counter_reg[3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.145/*         0.062/*         UART_TX_ClkDiv/\Count_reg[2] /SI    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.048    0.146/*         0.052/*         UART_RX/U2/\P_out_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.038    0.147/*         0.062/*         Data_SYNC/\sync_bus_reg[7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.037    0.147/*         0.063/*         UART_TX/U4_FSM/Basy_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.042    0.149/*         0.058/*         UART_FIFO/U0_FIFO_W/\GW_Ptr_reg[3] /D    1
DFTCLK(R)->DFTCLK(R)	0.034    0.149/*         0.066/*         SYS_Cntroller/\Stored_Frame2_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.151/*         0.062/*         UART_RX/U1/Sampeld_Bit_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.037    0.151/*         0.063/*         UART_RX/U7/\current_state_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.037    0.151/*         0.063/*         UART_TX_ClkDiv/\Count_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.037    0.152/*         0.063/*         Data_SYNC/\sync_bus_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.037    0.152/*         0.063/*         UART_FIFO/U2_FIFO_R/\GR_Ptr_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.032    0.153/*         0.068/*         UART_FIFO/U0_FIFO_W/\Address_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.037    0.154/*         0.063/*         UART_FIFO/U0_FIFO_W/\GW_Ptr_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.037    0.155/*         0.063/*         Data_SYNC/\sync_bus_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.037    0.156/*         0.063/*         UART_RX/U1/\Samples_reg[0] /SI    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.048    0.156/*         0.052/*         UART_TX/U3_Serializer/\S_R_Data_reg[5] /D    1
DFTCLK(R)->DFTCLK(R)	0.037    0.157/*         0.063/*         UART_TX_ClkDiv/\Count_reg[3] /SI    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.048    0.158/*         0.052/*         UART_TX/U3_Serializer/\S_R_Data_reg[3] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.048    0.158/*         0.052/*         UART_TX/U3_Serializer/\S_R_Data_reg[4] /D    1
DFTCLK(R)->DFTCLK(R)	0.037    0.159/*         0.063/*         SYS_Cntroller/\Stored_Frame1_reg[0] /SI    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.040    0.159/*         0.060/*         UART_RX/U2/\P_out_reg[6] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.043    0.160/*         0.058/*         UART_FIFO/U2_FIFO_R/\GR_Ptr_reg[0] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.048    0.160/*         0.052/*         UART_TX/U3_Serializer/\S_R_Data_reg[2] /D    1
DFTCLK(R)->DFTCLK(R)	0.036    0.162/*         0.064/*         UART_RX/U7/\current_state_reg[2] /SI    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.048    0.162/*         0.052/*         UART_TX/U3_Serializer/\S_R_Data_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.036    0.162/*         0.064/*         REF_RST_SYNC/\sync_reg_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.036    0.162/*         0.064/*         RegFile/\memory_reg[3][7] /SI    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.048    0.162/*         0.052/*         UART_TX/U3_Serializer/\S_R_Data_reg[7] /D    1
DFTCLK(R)->DFTCLK(R)	0.036    0.164/*         0.064/*         RegFile/\memory_reg[3][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.042    0.164/*         0.058/*         SYS_Cntroller/\Stored_Frame3_reg[4] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.048    0.165/*         0.052/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[6] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.038    0.165/*         0.062/*         UART_RX/U2/\P_out_reg[3] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.048    0.166/*         0.052/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[2] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.048    0.166/*         0.052/*         UART_TX/U2_Parity_Calc/par_bit_reg/D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.003    */0.166         */0.097         UART_RX/U6/Stp_err_reg/D    1
DFTCLK(R)->DFTCLK(R)	0.005    */0.166         */0.095         SYS_Cntroller/\Stored_Frame2_reg[7] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.039    0.166/*         0.061/*         UART_RX/U2/\P_out_reg[2] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.048    0.166/*         0.052/*         UART_TX/U3_Serializer/\S_R_Data_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.041    0.166/*         0.059/*         SYS_Cntroller/\Stored_Frame2_reg[5] /D    1
DFTCLK(R)->DFTCLK(R)	0.036    0.167/*         0.064/*         Data_SYNC/\sync_bus_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.041    0.167/*         0.059/*         SYS_Cntroller/\Stored_Frame3_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.041    0.168/*         0.059/*         SYS_Cntroller/\Stored_Frame3_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.005    */0.168         */0.095         SYS_Cntroller/\Stored_Frame3_reg[5] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.048    0.168/*         0.052/*         UART_TX/U3_Serializer/\counter_reg[3] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.048    0.168/*         0.052/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[5] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.168/*         0.053/*         RegFile/\memory_reg[3][5] /SI    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.038    0.169/*         0.062/*         UART_RX/U2/\P_out_reg[5] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.049    0.169/*         0.052/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[7] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.013    */0.170         */0.087         UART_TX/U4_FSM/Basy_reg/D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.048    0.170/*         0.052/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.041    0.170/*         0.059/*         SYS_Cntroller/\Stored_Frame2_reg[4] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.043    0.170/*         0.057/*         UART_RX/U2/\P_out_reg[7] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.048    0.171/*         0.052/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[3] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.048    0.171/*         0.052/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.005    */0.171         */0.095         SYS_Cntroller/\Stored_Frame3_reg[7] /D    1
DFTCLK(R)->DFTCLK(R)	0.041    0.171/*         0.059/*         SYS_Cntroller/\Stored_Frame1_reg[3] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.044    0.171/*         0.056/*         UART_FIFO/U2_FIFO_R/\Address_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.171/*         0.052/*         RegFile/\memory_reg[10][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.171/*         0.052/*         RegFile/\memory_reg[9][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.171/*         0.052/*         RegFile/\memory_reg[10][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.171/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.036    0.172/*         0.064/*         RegFile/\memory_reg[4][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.042    0.172/*         0.058/*         UART_FIFO/U0_FIFO_W/\GW_Ptr_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.173/*         0.052/*         RegFile/\memory_reg[11][3] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.048    0.173/*         0.052/*         UART_TX/U3_Serializer/\S_R_Data_reg[6] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.173/*         0.053/*         UART_TX_ClkDiv/New_clk_reg/D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.173/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.173/*         0.052/*         RegFile/\memory_reg[10][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.173/*         0.052/*         RegFile/\memory_reg[9][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.173/*         0.052/*         RegFile/\memory_reg[12][3] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.038    0.173/*         0.062/*         UART_RX/U2/\P_out_reg[4] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.173/*         0.052/*         RegFile/\memory_reg[10][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.173/*         0.052/*         RegFile/\memory_reg[5][3] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.012    */0.174         */0.088         UART_TX/U4_FSM/\current_state_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.174/*         0.052/*         RegFile/\memory_reg[5][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.174/*         0.052/*         RegFile/\memory_reg[14][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.174/*         0.052/*         RegFile/\memory_reg[15][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.005    */0.174         */0.095         UART_RX_ClkDiv/Flag_reg/D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.174/*         0.052/*         RegFile/\memory_reg[12][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.004    */0.174         */0.096         SYS_Cntroller/\Stored_Frame1_reg[7] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.174/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.174/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.174/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.174/*         0.052/*         RegFile/\memory_reg[5][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.174/*         0.052/*         RegFile/\memory_reg[15][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.174/*         0.052/*         RegFile/\memory_reg[7][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.174/*         0.052/*         RegFile/\memory_reg[7][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.174/*         0.052/*         RegFile/\memory_reg[6][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.174/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.174/*         0.052/*         RegFile/\memory_reg[4][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.175/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.175/*         0.053/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.175/*         0.052/*         RegFile/\memory_reg[7][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.175/*         0.052/*         RegFile/\memory_reg[8][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.175/*         0.052/*         RegFile/\memory_reg[15][5] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.048    0.175/*         0.052/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[4] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.175/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.175/*         0.052/*         RegFile/\memory_reg[15][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.176/*         0.053/*         RegFile/\memory_reg[10][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.176/*         0.053/*         RegFile/\memory_reg[10][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.176/*         0.053/*         RegFile/\memory_reg[14][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.176/*         0.053/*         RegFile/\memory_reg[7][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.176/*         0.052/*         RegFile/\memory_reg[11][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.176/*         0.052/*         RegFile/\memory_reg[6][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.176/*         0.052/*         RegFile/\memory_reg[13][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.176/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.176/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.015    */0.176         */0.085         UART_RX_ClkDiv/\Count_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.176/*         0.052/*         RegFile/\memory_reg[9][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.035    0.177/*         0.065/*         UART_FIFO/U0_FIFO_W/\Address_reg[3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.035    0.177/*         0.065/*         RegFile/\memory_reg[1][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.048    0.177/*         0.052/*         RegFile/\memory_reg[9][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.177/*         0.052/*         RegFile/\RdData_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.177/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.177/*         0.053/*         RegFile/\memory_reg[10][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.177/*         0.053/*         RegFile/\memory_reg[8][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.177/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.177/*         0.052/*         RegFile/\memory_reg[6][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.177/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.177/*         0.052/*         RegFile/\memory_reg[6][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.177/*         0.052/*         RegFile/\memory_reg[4][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.177/*         0.052/*         RegFile/\memory_reg[5][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.035    0.177/*         0.065/*         RegFile/\memory_reg[3][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.048    0.177/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.177/*         0.052/*         RegFile/\memory_reg[4][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.178/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.178/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.178/*         0.052/*         RegFile/\memory_reg[13][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.178/*         0.053/*         RegFile/\memory_reg[15][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.178/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.178/*         0.052/*         RegFile/\memory_reg[13][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.035    0.178/*         0.065/*         RegFile/\memory_reg[3][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.047    0.178/*         0.053/*         RegFile/\memory_reg[13][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.178/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.178/*         0.052/*         RegFile/\memory_reg[14][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.178/*         0.053/*         RegFile/\memory_reg[12][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.036    0.178/*         0.064/*         RegFile/\memory_reg[3][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.048    0.179/*         0.052/*         RegFile/\memory_reg[14][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.179/*         0.052/*         RegFile/\memory_reg[7][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.179/*         0.053/*         RegFile/\memory_reg[5][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.179/*         0.052/*         RegFile/\memory_reg[11][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.179/*         0.053/*         RegFile/\memory_reg[9][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.179/*         0.052/*         RegFile/\memory_reg[13][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.179/*         0.052/*         RegFile/\memory_reg[11][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.004    */0.179         */0.096         SYS_Cntroller/\Stored_Frame3_reg[3] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.179/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.179/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.179/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.179/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.179/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.179/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.179/*         0.052/*         RegFile/\memory_reg[15][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.179/*         0.052/*         RegFile/\memory_reg[5][0] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.044    0.180/*         0.056/*         UART_RX/U2/\N_reg[3] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.180/*         0.052/*         RegFile/\memory_reg[8][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.180/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.180/*         0.052/*         RegFile/\memory_reg[13][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.180/*         0.052/*         RegFile/\memory_reg[11][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.180/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.180/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.180/*         0.053/*         RegFile/\memory_reg[13][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.180/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.180/*         0.052/*         RegFile/\memory_reg[5][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.180/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.180/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.180/*         0.052/*         RegFile/\memory_reg[10][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.180/*         0.053/*         RegFile/\memory_reg[14][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.180/*         0.053/*         RegFile/\memory_reg[12][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.180/*         0.052/*         RegFile/\memory_reg[4][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.181/*         0.053/*         RegFile/\memory_reg[9][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.181/*         0.053/*         RegFile/\memory_reg[8][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.181/*         0.052/*         RegFile/\memory_reg[12][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.181/*         0.052/*         Data_SYNC/\sync_bus_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.041    0.181/*         0.059/*         SYS_Cntroller/\Stored_Frame3_reg[2] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.181/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.181/*         0.052/*         RegFile/\memory_reg[5][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.181/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.181/*         0.053/*         RegFile/\memory_reg[14][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.181/*         0.052/*         RegFile/\memory_reg[12][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.181/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.182/*         0.052/*         RegFile/\memory_reg[15][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.044    0.182/*         0.056/*         UART_FIFO/U0_FIFO_W/\Address_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.182/*         0.053/*         RegFile/\memory_reg[9][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.182/*         0.052/*         RegFile/\memory_reg[6][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.182/*         0.052/*         RegFile/\memory_reg[11][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.182/*         0.052/*         RegFile/\memory_reg[13][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.182/*         0.052/*         RegFile/\memory_reg[11][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.182/*         0.053/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.182/*         0.052/*         RegFile/\memory_reg[4][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.182/*         0.053/*         RegFile/\memory_reg[12][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.182/*         0.052/*         RegFile/RdData_VLD_reg/D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.182/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][4] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.048    0.182/*         0.052/*         UART_RX/U7/Parity_Error_reg/D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.182/*         0.052/*         RegFile/\memory_reg[7][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.182/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.182/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.182/*         0.053/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.183/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.183/*         0.052/*         RegFile/\RdData_reg[2] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.183/*         0.052/*         RegFile/\memory_reg[11][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.183/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.183/*         0.053/*         RegFile/\memory_reg[7][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.183/*         0.053/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.183/*         0.053/*         RegFile/\memory_reg[4][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.183/*         0.052/*         RegFile/\memory_reg[6][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.183/*         0.053/*         RegFile/\memory_reg[14][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.183/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.184/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.184/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][6] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.047    0.184/*         0.053/*         UART_FIFO/U2_FIFO_R/\Address_reg[3] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.184/*         0.052/*         RegFile/\RdData_reg[3] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.184/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.035    0.184/*         0.065/*         RegFile/\memory_reg[2][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.048    0.184/*         0.052/*         RegFile/\memory_reg[9][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.184/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][4] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.012    */0.184         */0.089         UART_RX/U7/\current_state_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.184/*         0.053/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.184/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.184/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.185/*         0.053/*         RegFile/\memory_reg[8][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.185/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.185/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.185/*         0.052/*         RegFile/\memory_reg[6][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.185/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.185/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][0] /D    1
REF_CLK(R)->REF_CLK(R)	0.048    0.185/*         0.052/*         Data_SYNC/\sync_bus_reg[3] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.048    0.185/*         0.052/*         UART_TX/U3_Serializer/\counter_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.185/*         0.053/*         RegFile/\memory_reg[14][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.185/*         0.052/*         RegFile/\memory_reg[4][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.185/*         0.053/*         RegFile/\memory_reg[7][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.034    0.185/*         0.066/*         RegFile/\memory_reg[3][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.047    0.185/*         0.053/*         RegFile/\memory_reg[4][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.185/*         0.052/*         RegFile/\RdData_reg[6] /D    1
DFTCLK(R)->DFTCLK(R)	0.049    0.185/*         0.051/*         UART_RX_ClkDiv/New_clk_reg/D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.186/*         0.053/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.042    0.186/*         0.058/*         SYS_Cntroller/\Stored_Frame2_reg[0] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.047    0.186/*         0.053/*         UART_RX/U4/Calc_parity_reg/D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.187/*         0.053/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.187/*         0.052/*         RegFile/\memory_reg[6][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.040    0.187/*         0.060/*         SYS_Cntroller/\Stored_Frame2_reg[6] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.187/*         0.053/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.188/*         0.053/*         RegFile/\memory_reg[8][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.188/*         0.053/*         RegFile/\memory_reg[12][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.034    0.188/*         0.066/*         UART_TX_ClkDiv/\Count_reg[0] /SI    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.048    0.188/*         0.052/*         UART_RX/U7/Stop_Error_reg/D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.188/*         0.053/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.189/*         0.052/*         Data_SYNC/\sync_bus_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.189/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.189/*         0.052/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][6] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.047    0.190/*         0.053/*         UART_RX/U4/par_err_reg/D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.191/*         0.053/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.191/*         0.052/*         RegFile/\RdData_reg[4] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.191/*         0.053/*         UART_FIFO/U0_FIFO_W/\Address_reg[3] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.191/*         0.053/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][6] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.048    0.192/*         0.052/*         UART_TX/U3_Serializer/\counter_reg[2] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.193/*         0.053/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.193/*         0.052/*         RegFile/\RdData_reg[7] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.010    */0.193         */0.090         UART_RX/U7/Data_Valid_reg/D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.193/*         0.052/*         RegFile/\RdData_reg[5] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.193/*         0.053/*         RegFile/\memory_reg[8][7] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.048    0.194/*         0.052/*         UART_RX/U5/Str_err_reg/D    1
UART_CLK(R)->UART_CLK(R)	0.046    0.194/*         0.054/*         UART_RX_ClkDiv/\Count_reg[2] /D    1
DFTCLK(R)->DFTCLK(R)	0.034    0.194/*         0.066/*         RegFile/\memory_reg[2][2] /SI    1
REF_CLK(R)->REF_CLK(R)	0.048    0.195/*         0.052/*         Data_SYNC/\sync_bus_reg[4] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.195/*         0.052/*         Data_SYNC/\sync_bus_reg[5] /D    1
DFTCLK(R)->DFTCLK(R)	0.035    0.196/*         0.065/*         SYS_Cntroller/\Stored_Frame1_reg[7] /SI    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.049    0.200/*         0.052/*         UART_TX/U3_Serializer/ser_done_reg/D    1
ALU_CLK(R)->REF_CLK(R)	0.014    */0.200         */0.086         SYS_Cntroller/\current_state_reg[3] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.201/*         0.053/*         RegFile/\RdData_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.002    */0.201         */0.098         SYS_Cntroller/\Stored_Frame3_reg[6] /D    1
DFTCLK(R)->DFTCLK(R)	0.040    0.201/*         0.060/*         UART_TX_ClkDiv/\Count_reg[4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.035    0.202/*         0.065/*         SYS_Cntroller/\Stored_Frame1_reg[3] /SI    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.048    0.202/*         0.052/*         UART_RX/U2/\N_reg[2] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.045    0.202/*         0.055/*         UART_RX/U1/\Samples_reg[2] /D    1
DFTCLK(R)->DFTCLK(R)	0.041    0.203/*         0.059/*         SYS_Cntroller/\Stored_Frame2_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.203/*         0.052/*         Data_SYNC/\sync_bus_reg[6] /D    1
DFTCLK(R)->DFTCLK(R)	0.034    0.203/*         0.066/*         UART_RX_ClkDiv/Flag_reg/SI    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.013    */0.205         */0.087         UART_RX/U3/\Bit_Count_reg[2] /D    1
DFTCLK(R)->DFTCLK(R)	0.038    0.205/*         0.062/*         UART_TX/U3_Serializer/\counter_reg[2] /SI    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.048    0.205/*         0.052/*         UART_TX/U3_Serializer/\counter_reg[1] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.011    */0.207         */0.089         UART_RX/U3/\Bit_Count_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.039    0.207/*         0.061/*         UART_TX/U3_Serializer/\counter_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.034    0.208/*         0.066/*         UART_RX/U3/\Edge_Count_reg[5] /SI    1
REF_CLK(R)->REF_CLK(R)	0.048    0.208/*         0.052/*         Data_SYNC/\sync_bus_reg[2] /D    1
DFTCLK(R)->DFTCLK(R)	0.040    0.209/*         0.060/*         UART_RX_ClkDiv/\Count_reg[2] /SI    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.047    0.210/*         0.053/*         UART_FIFO/U2_FIFO_R/\GR_Ptr_reg[2] /D    1
DFTCLK(R)->DFTCLK(R)	0.042    0.210/*         0.058/*         SYS_Cntroller/\Stored_Frame2_reg[2] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.211/*         0.052/*         RegFile/\memory_reg[3][0] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.046    0.211/*         0.054/*         UART_TX/U1_MUX_4x1/OUT_reg/D    1
DFTCLK(R)->DFTCLK(R)	0.039    0.213/*         0.061/*         UART_RX/U3/\Bit_Count_reg[3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.047    0.213/*         0.053/*         RegFile/\memory_reg[15][7] /D    1
DFTCLK(R)->DFTCLK(R)	-0.013   */0.213         */0.113         UART_TX/U4_FSM/\current_state_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.048    0.214/*         0.052/*         RegFile/\memory_reg[3][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.214/*         0.052/*         Data_SYNC/\sync_bus_reg[7] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.215/*         0.053/*         UART_FIFO/U0_FIFO_W/\Address_reg[2] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.216/*         0.052/*         SYS_Cntroller/\current_state_reg[0] /D    1
UART_CLK(R)->UART_CLK(R)	0.046    0.216/*         0.054/*         UART_TX_ClkDiv/Flag_reg/D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.045    0.216/*         0.055/*         UART_RX/U1/\Samples_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.038    0.217/*         0.062/*         SYS_Cntroller/\Stored_Frame1_reg[5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.035    0.219/*         0.065/*         UART_RX/U3/\Edge_Count_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	-0.013   */0.219         */0.113         UART_TX/U4_FSM/\current_state_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.034    0.219/*         0.066/*         UART_FIFO/U0_FIFO_W/\Address_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.047    0.220/*         0.053/*         UART_FIFO/U0_FIFO_W/\GW_Ptr_reg[2] /D    1
DFTCLK(R)->DFTCLK(R)	0.046    0.221/*         0.054/*         SYS_Cntroller/\Stored_Frame1_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.224/*         0.052/*         RegFile/\memory_reg[3][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.035    0.224/*         0.065/*         UART_RX/U4/Calc_parity_reg/SI    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.047    0.224/*         0.053/*         UART_TX/U4_FSM/\current_state_reg[2] /D    1
DFTCLK(R)->DFTCLK(R)	0.035    0.224/*         0.065/*         UART_RX/U3/\Edge_Count_reg[3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.035    0.225/*         0.065/*         UART_FIFO/U0_FIFO_W/\Address_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.041    0.225/*         0.060/*         SYS_Cntroller/\Stored_Frame2_reg[3] /D    1
DFTCLK(R)->DFTCLK(R)	0.035    0.225/*         0.065/*         UART_RX/U3/\Edge_Count_reg[4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.226/*         0.062/*         UART_RX_ClkDiv/\Count_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.226/*         0.060/*         UART_RX/U2/\N_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.226/*         0.061/*         UART_RX/U3/\Bit_Count_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.037    0.227/*         0.063/*         UART_TX_ClkDiv/Flag_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.048    0.227/*         0.052/*         RegFile/\memory_reg[1][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.227/*         0.052/*         RegFile/\memory_reg[3][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.038    0.228/*         0.062/*         UART_RX/U2/\N_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.048    0.228/*         0.052/*         RegFile/\memory_reg[3][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.039    0.229/*         0.061/*         UART_RX/U3/\Edge_Count_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.047    0.230/*         0.053/*         RegFile/\memory_reg[3][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.230/*         0.052/*         RegFile/\memory_reg[2][0] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.043    0.230/*         0.057/*         UART_RX/U1/\Samples_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.036    0.231/*         0.064/*         RegFile/\memory_reg[1][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.049    0.231/*         0.051/*         RegFile/\memory_reg[3][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.231/*         0.052/*         RegFile/\memory_reg[3][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.038    0.232/*         0.062/*         SYS_Cntroller/\Stored_Frame1_reg[1] /SI    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.011    */0.232         */0.089         UART_RX/U7/\current_state_reg[0] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.007    */0.233         */0.093         UART_RX/U2/\N_reg[0] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.045    0.233/*         0.056/*         UART_TX/U4_FSM/\current_state_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.034    0.234/*         0.066/*         UART_RX/U2/\N_reg[3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.036    0.234/*         0.064/*         RegFile/\memory_reg[1][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.044    0.235/*         0.056/*         SYS_Cntroller/\Stored_Frame1_reg[6] /D    1
DFTCLK(R)->DFTCLK(R)	0.036    0.235/*         0.064/*         RegFile/\memory_reg[2][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.236/*         0.062/*         SYS_Cntroller/\current_state_reg[3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.045    0.236/*         0.055/*         SYS_Cntroller/\Stored_Frame1_reg[4] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.011    */0.236         */0.089         UART_RX/U3/\Bit_Count_reg[0] /D    1
ALU_CLK(R)->REF_CLK(R)	0.047    0.237/*         0.053/*         SYS_Cntroller/\current_state_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	-0.016   */0.237         */0.116         SYS_Cntroller/\current_state_reg[1] /SI    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.049    0.237/*         0.051/*         UART_FIFO/U2_FIFO_R/\Address_reg[1] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.047    0.240/*         0.053/*         UART_RX/U1/Sampeld_Bit_reg/D    1
DFTCLK(R)->DFTCLK(R)	0.044    0.243/*         0.056/*         SYS_Cntroller/\Stored_Frame1_reg[2] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.046    0.243/*         0.054/*         UART_FIFO/U2_FIFO_R/\Address_reg[2] /D    1
DFTCLK(R)->DFTCLK(R)	0.039    0.244/*         0.061/*         UART_RX/U3/\Bit_Count_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.048    0.244/*         0.052/*         UART_FIFO/U0_FIFO_W/\Address_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.037    0.249/*         0.063/*         RegFile/\memory_reg[1][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.047    0.249/*         0.053/*         RegFile/\memory_reg[2][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.037    0.249/*         0.063/*         SYS_Cntroller/\current_state_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.044    0.250/*         0.056/*         SYS_Cntroller/\Stored_Frame1_reg[5] /D    1
DFTCLK(R)->DFTCLK(R)	0.037    0.250/*         0.063/*         RegFile/\memory_reg[1][5] /SI    1
REF_CLK(R)->REF_CLK(R)	0.140    */0.252         */-0.040        U_CLK_GATE/U0_TLATNCAX12M/E    1
DFTCLK(R)->DFTCLK(R)	0.046    0.254/*         0.054/*         UART_TX_ClkDiv/\Count_reg[1] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.048    0.254/*         0.052/*         UART_RX/U2/\N_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.038    0.254/*         0.062/*         UART_RX/U7/\current_state_reg[0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.037    0.254/*         0.063/*         RegFile/\memory_reg[1][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.037    0.254/*         0.063/*         RegFile/\memory_reg[0][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    0.254/*         0.062/*         UART_RX/U7/Stop_Error_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.045    0.262/*         0.055/*         UART_TX_ClkDiv/\Count_reg[4] /D    1
DFTCLK(R)->DFTCLK(R)	0.044    0.263/*         0.056/*         SYS_Cntroller/\Stored_Frame1_reg[0] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.042    0.265/*         0.058/*         UART_RX/U3/\Bit_Count_reg[3] /D    1
DFTCLK(R)->DFTCLK(R)	0.045    0.266/*         0.055/*         UART_TX_ClkDiv/\Count_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.046    0.267/*         0.054/*         UART_TX_ClkDiv/\Count_reg[5] /D    1
DFTCLK(R)->DFTCLK(R)	0.042    0.271/*         0.058/*         Data_SYNC/enable_pulse_d_reg/D    1
DFTCLK(R)->DFTCLK(R)	0.038    0.272/*         0.062/*         RegFile/\memory_reg[1][1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.013    */0.273         */0.087         UART_TX_ClkDiv/\Count_reg[3] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.275/*         0.053/*         UART_FIFO/U0_FIFO_W/\GW_Ptr_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.038    0.275/*         0.062/*         RegFile/\memory_reg[1][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.048    0.277/*         0.052/*         RegFile/\memory_reg[1][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.046    0.277/*         0.054/*         UART_TX_ClkDiv/\Count_reg[6] /D    1
DFTCLK(R)->DFTCLK(R)	0.038    0.279/*         0.062/*         UART_RX/U3/\Edge_Count_reg[1] /SI    1
DFTCLK(R)->DFTCLK(R)	0.047    0.279/*         0.054/*         SYS_Cntroller/\current_state_reg[2] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.043    0.279/*         0.057/*         UART_RX/U7/\current_state_reg[2] /D    1
DFTCLK(R)->DFTCLK(R)	0.038    0.280/*         0.062/*         UART_FIFO/U2_FIFO_R/\Address_reg[2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.048    0.281/*         0.052/*         RegFile/\memory_reg[1][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.039    0.282/*         0.061/*         RegFile/\memory_reg[2][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.048    0.282/*         0.052/*         RegFile/\memory_reg[1][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.046    0.284/*         0.054/*         UART_TX_ClkDiv/\Count_reg[2] /D    1
DFTCLK(R)->DFTCLK(R)	0.039    0.286/*         0.061/*         RegFile/\memory_reg[0][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.057    0.290/*         0.043/*         RegFile/\memory_reg[2][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.291/*         0.060/*         RegFile/\memory_reg[0][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.016    */0.292         */0.084         UART_RX_ClkDiv/\Count_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.295/*         0.052/*         RegFile/\memory_reg[1][5] /D    1
ALU_CLK(R)->REF_CLK(R)	0.047    0.296/*         0.053/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.297/*         0.052/*         RegFile/\memory_reg[1][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.040    0.297/*         0.060/*         RegFile/\memory_reg[0][7] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.297/*         0.060/*         RegFile/\memory_reg[0][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.299/*         0.060/*         RegFile/\memory_reg[0][3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.300/*         0.060/*         RegFile/\memory_reg[0][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.039    0.301/*         0.061/*         RegFile/\memory_reg[3][0] /SI    1
DFTCLK(R)->DFTCLK(R)	0.048    0.301/*         0.052/*         RegFile/\memory_reg[0][0] /D    1
DFTCLK(R)->DFTCLK(R)	0.040    0.305/*         0.060/*         RegFile/\memory_reg[2][6] /SI    1
DFTCLK(R)->DFTCLK(R)	0.040    0.307/*         0.060/*         UART_FIFO/U2_FIFO_R/\Address_reg[3] /SI    1
DFTCLK(R)->DFTCLK(R)	0.047    0.310/*         0.053/*         RegFile/\memory_reg[1][1] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.049    0.311/*         0.051/*         UART_RX/U3/\Edge_Count_reg[4] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.049    0.313/*         0.051/*         UART_RX/U3/\Edge_Count_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.316/*         0.052/*         RegFile/\memory_reg[1][0] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.048    0.317/*         0.052/*         UART_RX/U3/\Edge_Count_reg[1] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.049    0.320/*         0.051/*         UART_RX/U3/\Edge_Count_reg[3] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.048    0.321/*         0.052/*         UART_RX/U3/\Edge_Count_reg[2] /D    1
DFTCLK(R)->DFTCLK(R)	0.041    0.324/*         0.059/*         RegFile/\memory_reg[2][5] /SI    1
DFTCLK(R)->DFTCLK(R)	0.041    0.326/*         0.059/*         RegFile/\memory_reg[2][4] /SI    1
DFTCLK(R)->DFTCLK(R)	0.047    0.328/*         0.053/*         RegFile/\memory_reg[0][7] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.330/*         0.052/*         RegFile/\memory_reg[0][1] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.331/*         0.053/*         RegFile/\memory_reg[2][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.339/*         0.053/*         RegFile/\memory_reg[0][4] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.345/*         0.052/*         RegFile/\memory_reg[0][2] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.346/*         0.052/*         RegFile/\memory_reg[0][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.347/*         0.053/*         RegFile/\memory_reg[0][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.349/*         0.053/*         RegFile/\memory_reg[0][5] /D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.352/*         0.052/*         RegFile/\memory_reg[2][6] /D    1
DFTCLK(R)->DFTCLK(R)	0.049    0.353/*         0.051/*         RegFile/\memory_reg[2][7] /D    1
UART_TX_CLK(R)->UART_TX_CLK(R)	0.046    0.355/*         0.054/*         UART_FIFO/U2_FIFO_R/\GR_Ptr_reg[1] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.356/*         0.053/*         RegFile/\memory_reg[2][5] /D    1
UART_RX_CLK(R)->UART_RX_CLK(R)	0.048    0.359/*         0.052/*         UART_RX/U3/\Edge_Count_reg[5] /D    1
REF_CLK(R)->ALU_CLK(R)	0.038    0.361/*         0.062/*         U0_ALU/OUT_Valid_reg/D    1
DFTCLK(R)->DFTCLK(R)	0.048    0.370/*         0.052/*         RegFile/\memory_reg[2][3] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.371/*         0.053/*         RegFile/\memory_reg[2][4] /D    1
REF_CLK(R)->ALU_CLK(R)	0.046    0.381/*         0.054/*         U0_ALU/\ALU_OUT_reg[7] /D    1
REF_CLK(R)->ALU_CLK(R)	0.010    */0.392         */0.090         U0_ALU/\ALU_OUT_reg[8] /D    1
REF_CLK(R)->ALU_CLK(R)	0.045    0.393/*         0.055/*         U0_ALU/\ALU_OUT_reg[1] /D    1
REF_CLK(R)->ALU_CLK(R)	0.045    0.420/*         0.055/*         U0_ALU/\ALU_OUT_reg[0] /D    1
DFTCLK(R)->DFTCLK(R)	0.047    0.434/*         0.053/*         RegFile/\memory_reg[8][6] /D    1
REF_CLK(R)->ALU_CLK(R)	0.046    0.435/*         0.054/*         U0_ALU/\ALU_OUT_reg[3] /D    1
REF_CLK(R)->ALU_CLK(R)	0.047    0.439/*         0.053/*         U0_ALU/\ALU_OUT_reg[6] /D    1
REF_CLK(R)->ALU_CLK(R)	0.047    0.440/*         0.054/*         U0_ALU/\ALU_OUT_reg[5] /D    1
UART_CLK(R)->UART_TX_CLK(R)	0.158    0.442/*         -0.058/*        UART_TX/U1_MUX_4x1/OUT_reg/SN    1
REF_CLK(R)->ALU_CLK(R)	0.047    0.444/*         0.054/*         U0_ALU/\ALU_OUT_reg[4] /D    1
REF_CLK(R)->ALU_CLK(R)	0.045    0.455/*         0.055/*         U0_ALU/\ALU_OUT_reg[2] /D    1
UART_CLK(R)->UART_CLK(R)	0.156    0.456/*         -0.056/*        UART_TX_ClkDiv/New_clk_reg/SN    1
REF_CLK(R)->ALU_CLK(R)	0.048    0.481/*         0.052/*         U0_ALU/\ALU_OUT_reg[11] /D    1
REF_CLK(R)->ALU_CLK(R)	0.048    0.481/*         0.052/*         U0_ALU/\ALU_OUT_reg[12] /D    1
REF_CLK(R)->ALU_CLK(R)	0.048    0.483/*         0.052/*         U0_ALU/\ALU_OUT_reg[10] /D    1
REF_CLK(R)->ALU_CLK(R)	0.048    0.484/*         0.052/*         U0_ALU/\ALU_OUT_reg[14] /D    1
REF_CLK(R)->ALU_CLK(R)	0.048    0.486/*         0.052/*         U0_ALU/\ALU_OUT_reg[13] /D    1
REF_CLK(R)->ALU_CLK(R)	0.048    0.488/*         0.052/*         U0_ALU/\ALU_OUT_reg[15] /D    1
REF_CLK(R)->ALU_CLK(R)	0.048    0.490/*         0.052/*         U0_ALU/\ALU_OUT_reg[9] /D    1
REF_CLK(R)->REF_CLK(R)	0.039    0.495/*         0.061/*         Data_SYNC/\en_sync_reg_reg[1] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    0.495/*         0.061/*         Data_SYNC/\en_sync_reg_reg[0] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    0.495/*         0.061/*         Data_SYNC/Pulse_FF_Out_reg/RN    1
REF_CLK(R)->REF_CLK(R)	0.039    0.500/*         0.061/*         Data_SYNC/enable_pulse_d_reg/RN    1
REF_CLK(R)->REF_CLK(R)	0.039    0.501/*         0.061/*         SYS_Cntroller/\Stored_Frame1_reg[2] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    0.502/*         0.061/*         Data_SYNC/\sync_bus_reg[0] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    0.502/*         0.061/*         SYS_Cntroller/\Stored_Frame1_reg[5] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    0.503/*         0.061/*         SYS_Cntroller/\Stored_Frame1_reg[6] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    0.503/*         0.061/*         Data_SYNC/\sync_bus_reg[1] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    0.503/*         0.061/*         SYS_Cntroller/\Stored_Frame1_reg[1] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    0.503/*         0.061/*         Data_SYNC/\sync_bus_reg[2] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    0.503/*         0.061/*         Data_SYNC/\sync_bus_reg[7] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    0.504/*         0.061/*         Data_SYNC/\sync_bus_reg[6] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    0.504/*         0.061/*         Data_SYNC/\sync_bus_reg[4] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    0.504/*         0.061/*         Data_SYNC/\sync_bus_reg[3] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    0.504/*         0.061/*         Data_SYNC/\sync_bus_reg[5] /RN    1
REF_CLK(R)->REF_CLK(R)	0.031    0.511/*         0.069/*         SYS_Cntroller/\Stored_Frame1_reg[3] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    0.515/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][2] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    0.515/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][2] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    0.515/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][1] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    0.516/*         0.061/*         UART_FIFO/U0_FIFO_W/\Address_reg[1] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    0.517/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][0] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    0.517/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][2] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    0.517/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][2] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    0.518/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][3] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    0.518/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][2] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    0.518/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][1] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    0.518/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][3] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    0.518/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][3] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    0.518/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][3] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    0.519/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][2] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    0.521/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][2] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    0.521/*         0.061/*         UART_FIFO/U0_FIFO_W/\Address_reg[2] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    0.522/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][3] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    0.522/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][2] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    0.523/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][3] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    0.523/*         0.061/*         UART_FIFO/U0_FIFO_W/\GW_Ptr_reg[0] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    0.524/*         0.061/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][3] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    0.525/*         0.061/*         UART_FIFO/U0_FIFO_W/\GW_Ptr_reg[3] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    0.526/*         0.061/*         UART_FIFO/U0_FIFO_W/\GW_Ptr_reg[2] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    0.526/*         0.061/*         UART_FIFO/U0_FIFO_W/\GW_Ptr_reg[1] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    0.526/*         0.061/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[3][1] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    0.526/*         0.061/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[1][0] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    0.527/*         0.061/*         UART_FIFO/U0_FIFO_W/\Address_reg[3] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    0.527/*         0.061/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[1][1] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    0.527/*         0.061/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[2][1] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    0.527/*         0.061/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[2][0] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    0.528/*         0.061/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[0][1] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    0.528/*         0.061/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[3][0] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    0.528/*         0.061/*         UART_FIFO/U3_R2W_SYNC/\sync_reg_reg[0][0] /RN    1
REF_CLK(R)->REF_CLK(R)	0.031    0.528/*         0.069/*         UART_FIFO/U0_FIFO_W/\Address_reg[0] /RN    1
DFTCLK(R)->DFTCLK(R)	0.037    0.534/*         0.063/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[0] /SI    1
UART_CLK(R)->UART_TX_CLK(R)	0.039    0.556/*         0.061/*         U0_PULSE_GEN/pls_flop_reg/RN    1
UART_CLK(R)->UART_TX_CLK(R)	0.039    0.557/*         0.061/*         UART_TX/U2_Parity_Calc/par_bit_reg/RN    1
UART_CLK(R)->UART_TX_CLK(R)	0.039    0.558/*         0.061/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[0] /RN    1
UART_CLK(R)->UART_TX_CLK(R)	0.039    0.558/*         0.061/*         U0_PULSE_GEN/rcv_flop_reg/RN    1
UART_CLK(R)->UART_TX_CLK(R)	0.039    0.558/*         0.061/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[7] /RN    1
UART_CLK(R)->UART_TX_CLK(R)	0.039    0.558/*         0.061/*         UART_TX/U4_FSM/\current_state_reg[0] /RN    1
UART_CLK(R)->UART_TX_CLK(R)	0.039    0.559/*         0.061/*         UART_TX/U3_Serializer/\S_R_Data_reg[0] /RN    1
UART_CLK(R)->UART_TX_CLK(R)	0.039    0.559/*         0.061/*         UART_TX/U4_FSM/Basy_reg/RN    1
UART_CLK(R)->UART_TX_CLK(R)	0.039    0.559/*         0.061/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[1] /RN    1
UART_CLK(R)->UART_TX_CLK(R)	0.039    0.559/*         0.061/*         UART_TX/U4_FSM/\current_state_reg[2] /RN    1
UART_CLK(R)->UART_TX_CLK(R)	0.039    0.560/*         0.061/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[6] /RN    1
UART_CLK(R)->UART_TX_CLK(R)	0.039    0.560/*         0.061/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[5] /RN    1
UART_CLK(R)->UART_TX_CLK(R)	0.039    0.560/*         0.061/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[4] /RN    1
UART_CLK(R)->UART_TX_CLK(R)	0.039    0.560/*         0.061/*         UART_TX/U3_Serializer/\S_R_Data_reg[2] /RN    1
UART_CLK(R)->UART_RX_CLK(R)	0.039    0.561/*         0.061/*         UART_RX/U2/\N_reg[2] /RN    1
UART_CLK(R)->UART_TX_CLK(R)	0.039    0.561/*         0.061/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[2] /RN    1
UART_CLK(R)->UART_TX_CLK(R)	0.039    0.562/*         0.061/*         UART_TX/U2_Parity_Calc/\DATA_V_reg[3] /RN    1
UART_CLK(R)->UART_TX_CLK(R)	0.039    0.563/*         0.061/*         UART_FIFO/U2_FIFO_R/\Address_reg[2] /RN    1
UART_CLK(R)->UART_TX_CLK(R)	0.039    0.563/*         0.061/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[0][1] /RN    1
UART_CLK(R)->UART_TX_CLK(R)	0.038    0.563/*         0.062/*         UART_FIFO/U2_FIFO_R/\Address_reg[1] /RN    1
UART_CLK(R)->UART_TX_CLK(R)	0.039    0.563/*         0.061/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[1][0] /RN    1
UART_CLK(R)->UART_TX_CLK(R)	0.039    0.563/*         0.061/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[1][1] /RN    1
UART_CLK(R)->UART_TX_CLK(R)	0.039    0.563/*         0.061/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[0][0] /RN    1
UART_CLK(R)->UART_RX_CLK(R)	0.039    0.564/*         0.061/*         UART_RX/U2/\P_out_reg[0] /RN    1
DFTCLK(R)->DFTCLK(R)	0.048    0.566/*         0.052/*         UART_TX/U1_MUX_4x1/OUT_reg/SI    1
UART_CLK(R)->UART_RX_CLK(R)	0.031    0.568/*         0.069/*         UART_RX/U2/\N_reg[3] /RN    1
UART_CLK(R)->UART_TX_CLK(R)	0.031    0.570/*         0.069/*         UART_FIFO/U2_FIFO_R/\Address_reg[0] /RN    1
UART_CLK(R)->UART_CLK(R)	0.040    0.572/*         0.060/*         UART_TX_ClkDiv/\Count_reg[0] /RN    1
UART_CLK(R)->UART_RX_CLK(R)	0.039    0.572/*         0.061/*         UART_RX/U2/\N_reg[0] /RN    1
UART_CLK(R)->UART_CLK(R)	0.040    0.573/*         0.060/*         UART_TX_ClkDiv/Flag_reg/RN    1
UART_CLK(R)->UART_CLK(R)	0.040    0.573/*         0.060/*         UART_TX_ClkDiv/\Count_reg[1] /RN    1
UART_CLK(R)->UART_RX_CLK(R)	0.039    0.573/*         0.061/*         UART_RX/U2/\N_reg[1] /RN    1
UART_CLK(R)->UART_RX_CLK(R)	0.039    0.573/*         0.061/*         UART_RX/U4/Calc_parity_reg/RN    1
UART_CLK(R)->UART_CLK(R)	0.040    0.574/*         0.060/*         UART_TX_ClkDiv/\Count_reg[2] /RN    1
UART_CLK(R)->UART_RX_CLK(R)	0.031    0.574/*         0.069/*         UART_RX/U2/\P_out_reg[1] /RN    1
UART_CLK(R)->UART_CLK(R)	0.040    0.574/*         0.060/*         UART_TX_ClkDiv/\Count_reg[3] /RN    1
UART_CLK(R)->UART_CLK(R)	0.040    0.574/*         0.060/*         UART_TX_ClkDiv/\Count_reg[6] /RN    1
UART_CLK(R)->UART_RX_CLK(R)	0.039    0.574/*         0.061/*         UART_RX/U1/Sampeld_Bit_reg/RN    1
UART_CLK(R)->UART_CLK(R)	0.040    0.575/*         0.060/*         UART_TX_ClkDiv/\Count_reg[4] /RN    1
UART_CLK(R)->UART_CLK(R)	0.040    0.575/*         0.060/*         UART_TX_ClkDiv/\Count_reg[5] /RN    1
UART_CLK(R)->UART_RX_CLK(R)	0.039    0.575/*         0.061/*         UART_RX/U1/\Samples_reg[2] /RN    1
UART_CLK(R)->UART_RX_CLK(R)	0.031    0.575/*         0.069/*         UART_RX/U2/\P_out_reg[2] /RN    1
UART_CLK(R)->UART_RX_CLK(R)	0.039    0.576/*         0.061/*         UART_RX/U7/\current_state_reg[0] /RN    1
UART_CLK(R)->UART_RX_CLK(R)	0.039    0.576/*         0.061/*         UART_RX/U4/par_err_reg/RN    1
UART_CLK(R)->UART_RX_CLK(R)	0.039    0.576/*         0.061/*         UART_RX/U7/Parity_Error_reg/RN    1
UART_CLK(R)->UART_RX_CLK(R)	0.039    0.576/*         0.061/*         UART_RX/U7/Data_Valid_reg/RN    1
UART_CLK(R)->UART_RX_CLK(R)	0.039    0.576/*         0.061/*         UART_RX/U7/Stop_Error_reg/RN    1
UART_CLK(R)->UART_RX_CLK(R)	0.039    0.576/*         0.061/*         UART_RX/U1/\Samples_reg[0] /RN    1
UART_CLK(R)->UART_RX_CLK(R)	0.039    0.576/*         0.061/*         UART_RX/U1/\Samples_reg[1] /RN    1
UART_CLK(R)->UART_RX_CLK(R)	0.031    0.576/*         0.069/*         UART_RX/U2/\P_out_reg[3] /RN    1
UART_CLK(R)->UART_RX_CLK(R)	0.031    0.578/*         0.069/*         UART_RX/U2/\P_out_reg[4] /RN    1
UART_CLK(R)->UART_RX_CLK(R)	0.031    0.578/*         0.069/*         UART_RX/U2/\P_out_reg[5] /RN    1
UART_CLK(R)->UART_RX_CLK(R)	0.031    0.579/*         0.069/*         UART_RX/U2/\P_out_reg[6] /RN    1
UART_CLK(R)->UART_RX_CLK(R)	0.031    0.579/*         0.069/*         UART_RX/U2/\P_out_reg[7] /RN    1
UART_CLK(R)->UART_CLK(R)	0.153    0.756/*         -0.053/*        UART_RX_ClkDiv/New_clk_reg/SN    1
@(R)->DFTCLK(R)	0.027    0.865/*         0.073/*         UART_RST_SYNC/\sync_reg_reg[0] /RN    1
@(R)->DFTCLK(R)	0.027    0.865/*         0.073/*         REF_RST_SYNC/\sync_reg_reg[1] /RN    1
@(R)->DFTCLK(R)	0.027    0.865/*         0.073/*         REF_RST_SYNC/\sync_reg_reg[0] /RN    1
@(R)->DFTCLK(R)	0.023    0.868/*         0.077/*         UART_RST_SYNC/\sync_reg_reg[1] /RN    1
UART_CLK(R)->UART_TX_CLK(R)	0.036    0.871/*         0.064/*         UART_TX/U3_Serializer/ser_done_reg/RN    1
UART_CLK(R)->UART_TX_CLK(R)	0.036    0.871/*         0.064/*         UART_TX/U4_FSM/\current_state_reg[1] /RN    1
UART_CLK(R)->UART_CLK(R)	0.037    0.875/*         0.063/*         UART_RX_ClkDiv/\Count_reg[2] /RN    1
UART_CLK(R)->UART_TX_CLK(R)	0.036    0.876/*         0.064/*         UART_TX/U3_Serializer/\counter_reg[3] /RN    1
UART_CLK(R)->UART_TX_CLK(R)	0.036    0.876/*         0.064/*         UART_TX/U3_Serializer/\counter_reg[2] /RN    1
UART_CLK(R)->UART_CLK(R)	0.037    0.877/*         0.063/*         UART_RX_ClkDiv/\Count_reg[1] /RN    1
UART_CLK(R)->UART_CLK(R)	0.037    0.877/*         0.063/*         UART_RX_ClkDiv/\Count_reg[0] /RN    1
UART_CLK(R)->UART_TX_CLK(R)	0.036    0.877/*         0.064/*         UART_TX/U3_Serializer/\counter_reg[1] /RN    1
UART_CLK(R)->UART_TX_CLK(R)	0.036    0.878/*         0.064/*         UART_TX/U3_Serializer/\counter_reg[0] /RN    1
UART_CLK(R)->UART_TX_CLK(R)	0.036    0.880/*         0.064/*         UART_TX/U3_Serializer/\S_R_Data_reg[1] /RN    1
UART_CLK(R)->UART_TX_CLK(R)	0.036    0.881/*         0.064/*         UART_TX/U3_Serializer/\S_R_Data_reg[7] /RN    1
UART_CLK(R)->UART_RX_CLK(R)	0.036    0.881/*         0.064/*         UART_RX/U5/Str_err_reg/RN    1
UART_CLK(R)->UART_TX_CLK(R)	0.036    0.881/*         0.064/*         UART_TX/U3_Serializer/\S_R_Data_reg[6] /RN    1
UART_CLK(R)->UART_RX_CLK(R)	0.036    0.882/*         0.064/*         UART_RX/U7/\current_state_reg[2] /RN    1
UART_CLK(R)->UART_TX_CLK(R)	0.036    0.882/*         0.064/*         UART_TX/U3_Serializer/\S_R_Data_reg[5] /RN    1
UART_CLK(R)->UART_CLK(R)	0.030    0.883/*         0.071/*         UART_RX_ClkDiv/Flag_reg/RN    1
UART_CLK(R)->UART_TX_CLK(R)	0.036    0.883/*         0.064/*         UART_TX/U3_Serializer/\S_R_Data_reg[3] /RN    1
UART_CLK(R)->UART_RX_CLK(R)	0.036    0.884/*         0.064/*         UART_RX/U7/\current_state_reg[1] /RN    1
UART_CLK(R)->UART_RX_CLK(R)	0.036    0.884/*         0.064/*         UART_RX/U3/\Bit_Count_reg[1] /RN    1
UART_CLK(R)->UART_TX_CLK(R)	0.036    0.884/*         0.064/*         UART_TX/U3_Serializer/\S_R_Data_reg[4] /RN    1
UART_CLK(R)->UART_RX_CLK(R)	0.036    0.884/*         0.064/*         UART_RX/U3/\Bit_Count_reg[0] /RN    1
UART_CLK(R)->UART_TX_CLK(R)	0.036    0.884/*         0.064/*         UART_FIFO/U2_FIFO_R/\Address_reg[3] /RN    1
UART_CLK(R)->UART_TX_CLK(R)	0.036    0.885/*         0.064/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[3][0] /RN    1
UART_CLK(R)->UART_TX_CLK(R)	0.036    0.885/*         0.064/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[2][1] /RN    1
UART_CLK(R)->UART_TX_CLK(R)	0.036    0.885/*         0.064/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[2][0] /RN    1
UART_CLK(R)->UART_TX_CLK(R)	0.036    0.885/*         0.064/*         UART_FIFO/U2_FIFO_R/\GR_Ptr_reg[3] /RN    1
UART_CLK(R)->UART_TX_CLK(R)	0.036    0.885/*         0.064/*         UART_FIFO/U2_FIFO_R/\GR_Ptr_reg[0] /RN    1
UART_CLK(R)->UART_TX_CLK(R)	0.036    0.885/*         0.064/*         UART_FIFO/U2_FIFO_R/\GR_Ptr_reg[1] /RN    1
UART_CLK(R)->UART_TX_CLK(R)	0.036    0.885/*         0.064/*         UART_FIFO/U2_FIFO_R/\GR_Ptr_reg[2] /RN    1
UART_CLK(R)->UART_RX_CLK(R)	0.036    0.886/*         0.064/*         UART_RX/U3/\Bit_Count_reg[3] /RN    1
UART_CLK(R)->UART_RX_CLK(R)	0.036    0.886/*         0.064/*         UART_RX/U3/\Bit_Count_reg[2] /RN    1
UART_CLK(R)->UART_RX_CLK(R)	0.028    0.887/*         0.072/*         UART_RX/U6/Stp_err_reg/RN    1
UART_CLK(R)->UART_RX_CLK(R)	0.036    0.887/*         0.064/*         UART_RX/U3/\Edge_Count_reg[0] /RN    1
UART_CLK(R)->UART_RX_CLK(R)	0.036    0.887/*         0.064/*         UART_RX/U3/\Edge_Count_reg[1] /RN    1
UART_CLK(R)->UART_RX_CLK(R)	0.036    0.888/*         0.064/*         UART_RX/U3/\Edge_Count_reg[2] /RN    1
UART_CLK(R)->UART_RX_CLK(R)	0.036    0.888/*         0.064/*         UART_RX/U3/\Edge_Count_reg[5] /RN    1
UART_CLK(R)->UART_RX_CLK(R)	0.036    0.888/*         0.064/*         UART_RX/U3/\Edge_Count_reg[3] /RN    1
UART_CLK(R)->UART_RX_CLK(R)	0.036    0.888/*         0.064/*         UART_RX/U3/\Edge_Count_reg[4] /RN    1
UART_CLK(R)->UART_TX_CLK(R)	0.032    0.888/*         0.068/*         UART_FIFO/U1_W2R_SYNC/\sync_reg_reg[3][1] /RN    1
REF_CLK(R)->REF_CLK(R)	0.158    0.988/*         -0.058/*        RegFile/\memory_reg[3][5] /SN    1
REF_CLK(R)->REF_CLK(R)	0.159    1.005/*         -0.059/*        RegFile/\memory_reg[2][7] /SN    1
REF_CLK(R)->REF_CLK(R)	0.030    1.103/*         0.070/*         SYS_Cntroller/\Stored_Frame2_reg[3] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.110/*         0.062/*         RegFile/\memory_reg[3][6] /RN    1
REF_CLK(R)->REF_CLK(R)	0.030    1.111/*         0.070/*         SYS_Cntroller/\Stored_Frame2_reg[4] /RN    1
REF_CLK(R)->REF_CLK(R)	0.030    1.111/*         0.070/*         SYS_Cntroller/\Stored_Frame2_reg[5] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    1.113/*         0.061/*         RegFile/\memory_reg[3][7] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.113/*         0.062/*         SYS_Cntroller/\Stored_Frame1_reg[0] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.113/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][6] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.113/*         0.062/*         SYS_Cntroller/\Stored_Frame1_reg[4] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.114/*         0.062/*         SYS_Cntroller/\current_state_reg[0] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    1.114/*         0.061/*         RegFile/\memory_reg[3][4] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.114/*         0.062/*         RegFile/\memory_reg[2][2] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.115/*         0.062/*         RegFile/\memory_reg[2][0] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.116/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][6] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.118/*         0.062/*         SYS_Cntroller/\current_state_reg[1] /RN    1
REF_CLK(R)->REF_CLK(R)	0.030    1.119/*         0.070/*         SYS_Cntroller/\Stored_Frame2_reg[7] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.120/*         0.062/*         RegFile/\memory_reg[1][2] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.120/*         0.062/*         RegFile/\memory_reg[1][5] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.120/*         0.062/*         RegFile/\memory_reg[1][4] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.120/*         0.062/*         RegFile/\memory_reg[1][0] /RN    1
REF_CLK(R)->REF_CLK(R)	0.030    1.121/*         0.070/*         SYS_Cntroller/\Stored_Frame3_reg[7] /RN    1
REF_CLK(R)->REF_CLK(R)	0.030    1.121/*         0.070/*         SYS_Cntroller/\Stored_Frame3_reg[6] /RN    1
REF_CLK(R)->REF_CLK(R)	0.030    1.121/*         0.070/*         SYS_Cntroller/\Stored_Frame2_reg[6] /RN    1
REF_CLK(R)->REF_CLK(R)	0.030    1.121/*         0.070/*         SYS_Cntroller/\Stored_Frame1_reg[7] /RN    1
REF_CLK(R)->REF_CLK(R)	0.030    1.121/*         0.070/*         SYS_Cntroller/\Stored_Frame3_reg[1] /RN    1
REF_CLK(R)->REF_CLK(R)	0.030    1.121/*         0.070/*         SYS_Cntroller/\Stored_Frame3_reg[3] /RN    1
REF_CLK(R)->REF_CLK(R)	0.030    1.121/*         0.070/*         SYS_Cntroller/\Stored_Frame3_reg[5] /RN    1
REF_CLK(R)->REF_CLK(R)	0.030    1.121/*         0.070/*         SYS_Cntroller/\Stored_Frame3_reg[4] /RN    1
REF_CLK(R)->REF_CLK(R)	0.030    1.122/*         0.070/*         SYS_Cntroller/\Stored_Frame3_reg[2] /RN    1
REF_CLK(R)->REF_CLK(R)	0.030    1.122/*         0.070/*         SYS_Cntroller/\Stored_Frame3_reg[0] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    1.122/*         0.061/*         RegFile/\memory_reg[3][3] /RN    1
REF_CLK(R)->REF_CLK(R)	0.030    1.122/*         0.070/*         SYS_Cntroller/\Stored_Frame2_reg[1] /RN    1
REF_CLK(R)->REF_CLK(R)	0.030    1.122/*         0.070/*         SYS_Cntroller/\Stored_Frame2_reg[0] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.122/*         0.062/*         SYS_Cntroller/\current_state_reg[2] /RN    1
REF_CLK(R)->REF_CLK(R)	0.030    1.122/*         0.070/*         SYS_Cntroller/\Stored_Frame2_reg[2] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.122/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][7] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    1.123/*         0.061/*         RegFile/\memory_reg[9][1] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    1.123/*         0.061/*         RegFile/\memory_reg[8][2] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.125/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][7] /RN    1
REF_CLK(R)->ALU_CLK(R)	0.037    1.126/*         0.063/*         U0_ALU/OUT_Valid_reg/RN    1
REF_CLK(R)->REF_CLK(R)	0.039    1.126/*         0.061/*         RegFile/\memory_reg[2][6] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.127/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][6] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    1.127/*         0.061/*         RegFile/\memory_reg[2][4] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    1.127/*         0.061/*         RegFile/\memory_reg[2][3] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    1.127/*         0.061/*         RegFile/\memory_reg[2][5] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.128/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][6] /RN    1
REF_CLK(R)->ALU_CLK(R)	0.037    1.128/*         0.063/*         U0_ALU/\ALU_OUT_reg[1] /RN    1
REF_CLK(R)->ALU_CLK(R)	0.037    1.128/*         0.063/*         U0_ALU/\ALU_OUT_reg[0] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.128/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][5] /RN    1
REF_CLK(R)->ALU_CLK(R)	0.037    1.129/*         0.063/*         U0_ALU/\ALU_OUT_reg[10] /RN    1
REF_CLK(R)->ALU_CLK(R)	0.037    1.129/*         0.063/*         U0_ALU/\ALU_OUT_reg[11] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.129/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][5] /RN    1
REF_CLK(R)->ALU_CLK(R)	0.037    1.129/*         0.063/*         U0_ALU/\ALU_OUT_reg[2] /RN    1
REF_CLK(R)->ALU_CLK(R)	0.037    1.129/*         0.063/*         U0_ALU/\ALU_OUT_reg[3] /RN    1
REF_CLK(R)->ALU_CLK(R)	0.037    1.129/*         0.063/*         U0_ALU/\ALU_OUT_reg[5] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    1.129/*         0.061/*         RegFile/\memory_reg[9][3] /RN    1
REF_CLK(R)->ALU_CLK(R)	0.037    1.129/*         0.063/*         U0_ALU/\ALU_OUT_reg[4] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    1.129/*         0.061/*         RegFile/\memory_reg[8][3] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    1.129/*         0.061/*         RegFile/\memory_reg[0][1] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.130/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][0] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    1.130/*         0.061/*         RegFile/\memory_reg[9][2] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.130/*         0.062/*         SYS_Cntroller/\current_state_reg[3] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    1.131/*         0.061/*         RegFile/\memory_reg[6][3] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.131/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][4] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.131/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][5] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.131/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][0] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.131/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][4] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.131/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][4] /RN    1
REF_CLK(R)->ALU_CLK(R)	0.037    1.131/*         0.063/*         U0_ALU/\ALU_OUT_reg[6] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    1.131/*         0.061/*         RegFile/\memory_reg[10][2] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    1.132/*         0.061/*         RegFile/\memory_reg[11][2] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.132/*         0.062/*         RegFile/\RdData_reg[1] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.132/*         0.062/*         RegFile/RdData_VLD_reg/RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.132/*         0.062/*         RegFile/\RdData_reg[0] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.132/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][5] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.132/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][0] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.132/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][7] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.132/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[2][7] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.132/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][7] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.132/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][0] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.133/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][0] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.133/*         0.062/*         RegFile/\RdData_reg[2] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    1.133/*         0.061/*         RegFile/\memory_reg[7][2] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.133/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][1] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.133/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[1][1] /RN    1
REF_CLK(R)->ALU_CLK(R)	0.037    1.133/*         0.063/*         U0_ALU/\ALU_OUT_reg[8] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.133/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[3][1] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.134/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[0][4] /RN    1
REF_CLK(R)->ALU_CLK(R)	0.037    1.134/*         0.063/*         U0_ALU/\ALU_OUT_reg[15] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.134/*         0.062/*         RegFile/\RdData_reg[4] /RN    1
REF_CLK(R)->REF_CLK(R)	0.037    1.134/*         0.063/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][1] /RN    1
REF_CLK(R)->ALU_CLK(R)	0.037    1.134/*         0.063/*         U0_ALU/\ALU_OUT_reg[9] /RN    1
REF_CLK(R)->ALU_CLK(R)	0.037    1.134/*         0.063/*         U0_ALU/\ALU_OUT_reg[14] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    1.134/*         0.061/*         RegFile/\memory_reg[10][3] /RN    1
REF_CLK(R)->ALU_CLK(R)	0.037    1.134/*         0.063/*         U0_ALU/\ALU_OUT_reg[13] /RN    1
REF_CLK(R)->ALU_CLK(R)	0.037    1.134/*         0.063/*         U0_ALU/\ALU_OUT_reg[12] /RN    1
REF_CLK(R)->ALU_CLK(R)	0.037    1.134/*         0.063/*         U0_ALU/\ALU_OUT_reg[7] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.135/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][6] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.135/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][0] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.135/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][6] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.135/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][7] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.135/*         0.062/*         RegFile/\RdData_reg[3] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.135/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][5] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.135/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][7] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.135/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][7] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.135/*         0.062/*         RegFile/\RdData_reg[6] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.136/*         0.062/*         RegFile/\RdData_reg[7] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.136/*         0.062/*         RegFile/\RdData_reg[5] /RN    1
REF_CLK(R)->REF_CLK(R)	0.040    1.136/*         0.060/*         RegFile/\memory_reg[6][2] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.137/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][0] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.137/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][5] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.137/*         0.062/*         RegFile/\memory_reg[0][0] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    1.137/*         0.061/*         RegFile/\memory_reg[10][4] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.137/*         0.062/*         RegFile/\memory_reg[8][7] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.138/*         0.062/*         RegFile/\memory_reg[1][7] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.138/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][1] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    1.138/*         0.061/*         RegFile/\memory_reg[9][7] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    1.138/*         0.061/*         RegFile/\memory_reg[9][4] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.138/*         0.062/*         RegFile/\memory_reg[1][6] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.138/*         0.062/*         RegFile/\memory_reg[1][3] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.138/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[5][4] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.138/*         0.062/*         RegFile/\memory_reg[9][0] /RN    1
REF_CLK(R)->REF_CLK(R)	0.040    1.138/*         0.060/*         RegFile/\memory_reg[5][1] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.138/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][3] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.138/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][1] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    1.138/*         0.061/*         RegFile/\memory_reg[8][4] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.139/*         0.062/*         RegFile/\memory_reg[8][0] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.139/*         0.062/*         RegFile/\memory_reg[8][1] /RN    1
REF_CLK(R)->REF_CLK(R)	0.040    1.139/*         0.060/*         RegFile/\memory_reg[4][1] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.139/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[4][4] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    1.139/*         0.061/*         RegFile/\memory_reg[10][7] /RN    1
REF_CLK(R)->REF_CLK(R)	0.040    1.139/*         0.060/*         RegFile/\memory_reg[4][0] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.139/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][4] /RN    1
REF_CLK(R)->REF_CLK(R)	0.040    1.139/*         0.060/*         RegFile/\memory_reg[4][3] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.139/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][4] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.140/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][5] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.140/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][5] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    1.140/*         0.061/*         RegFile/\memory_reg[0][4] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.140/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][6] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    1.140/*         0.061/*         RegFile/\memory_reg[11][4] /RN    1
REF_CLK(R)->REF_CLK(R)	0.038    1.140/*         0.062/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[7][6] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    1.141/*         0.061/*         RegFile/\memory_reg[0][3] /RN    1
REF_CLK(R)->REF_CLK(R)	0.040    1.141/*         0.060/*         RegFile/\memory_reg[3][2] /RN    1
REF_CLK(R)->REF_CLK(R)	0.040    1.141/*         0.060/*         RegFile/\memory_reg[3][1] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    1.141/*         0.061/*         RegFile/\memory_reg[11][3] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    1.141/*         0.061/*         RegFile/\memory_reg[0][7] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    1.141/*         0.061/*         RegFile/\memory_reg[0][2] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    1.141/*         0.061/*         RegFile/\memory_reg[0][6] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    1.142/*         0.061/*         RegFile/\memory_reg[1][1] /RN    1
REF_CLK(R)->REF_CLK(R)	0.040    1.142/*         0.060/*         RegFile/\memory_reg[2][1] /RN    1
REF_CLK(R)->REF_CLK(R)	0.040    1.142/*         0.060/*         RegFile/\memory_reg[6][0] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    1.142/*         0.061/*         RegFile/\memory_reg[0][5] /RN    1
REF_CLK(R)->REF_CLK(R)	0.040    1.142/*         0.060/*         RegFile/\memory_reg[7][0] /RN    1
REF_CLK(R)->REF_CLK(R)	0.040    1.142/*         0.060/*         RegFile/\memory_reg[3][0] /RN    1
REF_CLK(R)->REF_CLK(R)	0.040    1.142/*         0.060/*         RegFile/\memory_reg[7][1] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    1.142/*         0.061/*         RegFile/\memory_reg[8][6] /RN    1
REF_CLK(R)->REF_CLK(R)	0.040    1.142/*         0.060/*         RegFile/\memory_reg[5][0] /RN    1
REF_CLK(R)->REF_CLK(R)	0.040    1.142/*         0.060/*         RegFile/\memory_reg[5][3] /RN    1
REF_CLK(R)->REF_CLK(R)	0.040    1.142/*         0.060/*         RegFile/\memory_reg[4][7] /RN    1
REF_CLK(R)->REF_CLK(R)	0.040    1.143/*         0.060/*         RegFile/\memory_reg[7][3] /RN    1
REF_CLK(R)->REF_CLK(R)	0.040    1.143/*         0.060/*         RegFile/\memory_reg[6][1] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    1.143/*         0.061/*         RegFile/\memory_reg[15][7] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    1.143/*         0.061/*         RegFile/\memory_reg[8][5] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    1.143/*         0.061/*         RegFile/\memory_reg[11][7] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    1.143/*         0.061/*         RegFile/\memory_reg[9][5] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    1.143/*         0.061/*         RegFile/\memory_reg[9][6] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    1.143/*         0.061/*         RegFile/\memory_reg[12][7] /RN    1
REF_CLK(R)->REF_CLK(R)	0.040    1.143/*         0.060/*         RegFile/\memory_reg[5][2] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    1.143/*         0.061/*         RegFile/\memory_reg[10][5] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    1.143/*         0.061/*         RegFile/\memory_reg[10][6] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    1.143/*         0.061/*         RegFile/\memory_reg[14][7] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    1.144/*         0.061/*         RegFile/\memory_reg[13][7] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    1.144/*         0.061/*         RegFile/\memory_reg[14][6] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    1.144/*         0.061/*         RegFile/\memory_reg[14][0] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    1.144/*         0.061/*         RegFile/\memory_reg[12][6] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    1.144/*         0.061/*         RegFile/\memory_reg[15][6] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    1.144/*         0.061/*         RegFile/\memory_reg[11][0] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    1.144/*         0.061/*         RegFile/\memory_reg[11][5] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    1.144/*         0.061/*         RegFile/\memory_reg[11][6] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    1.145/*         0.061/*         RegFile/\memory_reg[10][0] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    1.145/*         0.061/*         RegFile/\memory_reg[11][1] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    1.145/*         0.061/*         RegFile/\memory_reg[12][0] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    1.145/*         0.061/*         RegFile/\memory_reg[13][0] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    1.145/*         0.061/*         RegFile/\memory_reg[10][1] /RN    1
REF_CLK(R)->REF_CLK(R)	0.039    1.145/*         0.061/*         RegFile/\memory_reg[13][1] /RN    1
REF_CLK(R)->REF_CLK(R)	0.040    1.145/*         0.060/*         RegFile/\memory_reg[4][2] /RN    1
REF_CLK(R)->REF_CLK(R)	0.040    1.148/*         0.060/*         RegFile/\memory_reg[4][5] /RN    1
REF_CLK(R)->REF_CLK(R)	0.040    1.148/*         0.060/*         RegFile/\memory_reg[4][6] /RN    1
REF_CLK(R)->REF_CLK(R)	0.040    1.148/*         0.060/*         RegFile/\memory_reg[5][6] /RN    1
REF_CLK(R)->REF_CLK(R)	0.040    1.148/*         0.060/*         RegFile/\memory_reg[6][6] /RN    1
REF_CLK(R)->REF_CLK(R)	0.040    1.149/*         0.060/*         RegFile/\memory_reg[5][5] /RN    1
REF_CLK(R)->REF_CLK(R)	0.040    1.150/*         0.060/*         RegFile/\memory_reg[5][4] /RN    1
REF_CLK(R)->REF_CLK(R)	0.040    1.150/*         0.060/*         RegFile/\memory_reg[4][4] /RN    1
REF_CLK(R)->REF_CLK(R)	0.040    1.150/*         0.060/*         RegFile/\memory_reg[6][4] /RN    1
REF_CLK(R)->REF_CLK(R)	0.040    1.150/*         0.060/*         RegFile/\memory_reg[6][5] /RN    1
REF_CLK(R)->REF_CLK(R)	0.040    1.153/*         0.060/*         RegFile/\memory_reg[7][5] /RN    1
REF_CLK(R)->REF_CLK(R)	0.040    1.153/*         0.060/*         RegFile/\memory_reg[12][2] /RN    1
REF_CLK(R)->REF_CLK(R)	0.040    1.153/*         0.060/*         RegFile/\memory_reg[7][4] /RN    1
REF_CLK(R)->REF_CLK(R)	0.040    1.153/*         0.060/*         RegFile/\memory_reg[7][6] /RN    1
REF_CLK(R)->REF_CLK(R)	0.040    1.153/*         0.060/*         RegFile/\memory_reg[12][1] /RN    1
REF_CLK(R)->REF_CLK(R)	0.040    1.153/*         0.060/*         RegFile/\memory_reg[13][2] /RN    1
REF_CLK(R)->REF_CLK(R)	0.040    1.153/*         0.060/*         RegFile/\memory_reg[6][7] /RN    1
REF_CLK(R)->REF_CLK(R)	0.040    1.153/*         0.060/*         RegFile/\memory_reg[7][7] /RN    1
REF_CLK(R)->REF_CLK(R)	0.040    1.154/*         0.060/*         RegFile/\memory_reg[5][7] /RN    1
REF_CLK(R)->REF_CLK(R)	0.040    1.154/*         0.060/*         RegFile/\memory_reg[14][1] /RN    1
REF_CLK(R)->REF_CLK(R)	0.040    1.155/*         0.060/*         RegFile/\memory_reg[14][2] /RN    1
REF_CLK(R)->REF_CLK(R)	0.040    1.155/*         0.060/*         RegFile/\memory_reg[15][0] /RN    1
REF_CLK(R)->REF_CLK(R)	0.040    1.156/*         0.060/*         RegFile/\memory_reg[13][3] /RN    1
REF_CLK(R)->REF_CLK(R)	0.040    1.157/*         0.060/*         RegFile/\memory_reg[12][3] /RN    1
REF_CLK(R)->REF_CLK(R)	0.040    1.158/*         0.060/*         RegFile/\memory_reg[14][3] /RN    1
REF_CLK(R)->REF_CLK(R)	0.040    1.158/*         0.060/*         RegFile/\memory_reg[15][3] /RN    1
REF_CLK(R)->REF_CLK(R)	0.040    1.159/*         0.060/*         RegFile/\memory_reg[12][4] /RN    1
REF_CLK(R)->REF_CLK(R)	0.040    1.159/*         0.060/*         RegFile/\memory_reg[14][4] /RN    1
REF_CLK(R)->REF_CLK(R)	0.040    1.159/*         0.060/*         RegFile/\memory_reg[13][4] /RN    1
REF_CLK(R)->REF_CLK(R)	0.040    1.159/*         0.060/*         RegFile/\memory_reg[15][2] /RN    1
REF_CLK(R)->REF_CLK(R)	0.040    1.159/*         0.060/*         RegFile/\memory_reg[15][1] /RN    1
REF_CLK(R)->REF_CLK(R)	0.040    1.159/*         0.060/*         RegFile/\memory_reg[15][4] /RN    1
REF_CLK(R)->REF_CLK(R)	0.040    1.159/*         0.060/*         RegFile/\memory_reg[13][5] /RN    1
REF_CLK(R)->REF_CLK(R)	0.040    1.159/*         0.060/*         RegFile/\memory_reg[15][5] /RN    1
REF_CLK(R)->REF_CLK(R)	0.040    1.159/*         0.060/*         RegFile/\memory_reg[12][5] /RN    1
REF_CLK(R)->REF_CLK(R)	0.040    1.159/*         0.060/*         RegFile/\memory_reg[13][6] /RN    1
REF_CLK(R)->REF_CLK(R)	0.040    1.159/*         0.060/*         RegFile/\memory_reg[14][5] /RN    1
DFTCLK(R)->DFTCLK(R)	0.040    1.985/*         0.060/*         UART_FIFO/U4_FIFO_MEM/\memory_reg[6][2] /SI    1
DFTCLK(R)->DFTCLK(R)	0.038    2.008/*         0.062/*         Data_SYNC/Pulse_FF_Out_reg/SI    1
DFTCLK(R)->DFTCLK(R)	0.034    2.059/*         0.066/*         RegFile/\memory_reg[8][7] /SI    1
DFTCLK(R)->DFTCLK(R)	-1.900   */2.199         */2.000         SO[1]    1
DFTCLK(R)->DFTCLK(R)	-1.900   */2.202         */2.000         SO[0]    1
DFTCLK(R)->DFTCLK(R)	-1.900   */2.230         */2.000         SO[3]    1
UART_RX_CLK(R)->UART_RX_CLK(R)	-54.159  */54.452        */54.259        parity_error    1
UART_RX_CLK(R)->UART_RX_CLK(R)	-54.159  */54.454        */54.259        framing_error    1
UART_TX_CLK(R)->UART_TX_CLK(R)	-1736.190 */1736.700      */1736.290      UART_TX_O    1
