# **第一部分：基础概念**

## **1. 引言**

### **1.1 本指南的目的**

本指南概述了一条详细的路线图，用于在基于 FPGA 的设备上创建自定义的直接内存访问 (DMA) 固件，最终目标是精确地仿真 PCIe 硬件。这种仿真可用于以下广泛应用场景：

- **硬件开发与测试**  
  - 使用基于 FPGA 的仿真来复制在开发过程中所需的各类硬件设备。  
  - 在无需昂贵或受限于特定捐赠硬件的情况下，进行系统级测试。

- **系统调试与诊断**  
  - 在可控环境中重现复杂的硬件行为，以便查找驱动程序相关的 bug 或问题。  
  - 在交易层 (TLP) 或内存映射 I/O 级别进行追踪分析。

- **安全与恶意软件研究**  
  - 调查 PCIe 低级漏洞或与硬件直接交互的高级恶意软件。  
  - 当硬件签名部分或全部被伪造时，观察特定设备驱动程序的行为。

- **硬件仿真与旧版支持**  
  - 用 FPGA 解决方案替代老化的硬件，通过仿真捐赠设备的 PCIe ID、BAR 布局和中断。  
  - 在新系统上通过仿真较旧或停产的 PCIe 设备来保持传统工作流程。

通过阅读本指南，你将学会如何：
1. **收集** 实体“捐赠” PCIe 卡的必要设备信息。  
2. **定制** FPGA 固件，使其呈现相同的设备/厂商 ID、BAR 布局和功能。  
3. **构建与配置** 开发环境（如 Xilinx Vivado、Visual Studio Code 等）。  
4. **理解** PCIe 与 DMA 的基本原理，这对于可靠的设备仿真至关重要。

> **为何这很重要**  
> 适当的硬件仿真可以节省工作量、降低成本，并允许快速迭代。基于 FPGA 的卡可以随时重新编程，从而让你比固定硬件更容易地适应多种设备或固件变体。

---

### **1.2 目标受众**

本资源适用于广泛的专业人士和爱好者：

- **固件开发人员**  
  对操控低级系统交互、驱动程序设计或高级硬件/固件栈调试感兴趣。

- **硬件与验证工程师**  
  寻求一种可控方式来测试具有多种设备配置和条件的系统组件——而无需每次都更换 PCIe 卡。

- **安全研究人员**  
  专注于分析 DMA 引入的威胁向量，探索 PCIe 交互中的潜在漏洞，或对恶意代码进行安全沙箱仿真。

- **FPGA 爱好者与创客**  
  渴望通过构建自定义 PCIe 核、学习高级硬件描述语言及探索实际设备枚举来扩展他们的 FPGA 知识。

---

### **1.3 如何使用本指南**

本指南分为三个部分，每个部分都在前一部分的基础上进一步深入：

1. **第一部分：基础概念**  
   - 涵盖先决知识、环境设置、提取捐赠设备数据以及初步固件调整。
2. **第二部分：中级概念与实现**  
   - 深入讨论固件定制、TLP 级别的操作、调试策略，以及如何细化仿真设备的行为以匹配或超越捐赠设备的功能。
3. **第三部分：高级技术与优化**  
   - 探讨深入的调试工具、性能调优和最佳实践，以确保你的基于 FPGA 的 DMA 解决方案具有长期可维护性。

> **建议**：在进入下一部分之前，请彻底完成第一部分。跳过或部分实施这些基础步骤可能会导致后续阶段中的混乱或配置错误。

---

## **2. 关键定义**

精确定义术语对于成功进行基于 FPGA 的 PCIe 仿真至关重要。下列列表详细解释了各相关术语：

1. **DMA (直接内存访问)**  
   - **定义**：无需 CPU 干预，由硬件直接在设备与系统内存之间传输数据。  
   - **相关性**：仿真设备高度依赖 DMA 以达到高吞吐量。确保正确配置 DMA 对于功能正常的 FPGA 设计至关重要。

2. **TLP (交易层数据包)**  
   - **定义**：PCIe 中的基本通信单元，封装了头部信息和数据有效载荷。  
   - **相关性**：理解 TLP 结构对于修改或分析 PCIe 交易层数据十分关键。

3. **BAR (基地址寄存器)**  
   - **定义**：寄存器，用于指定设备资源在系统地址空间中显示的地址范围（内存或 I/O）。  
   - **相关性**：准确复制捐赠设备的 BAR 布局是确保驱动程序正确加载和内存映射 I/O 处理的关键。

4. **FPGA (现场可编程门阵列)**  
   - **定义**：一种可重构芯片，其内部电路可以通过 HDL 重新设计，以实现定制硬件逻辑。  
   - **相关性**：FPGA 使你可以快速迭代 PCIe 设备设计，通过最小的硬件更改便可切换仿真设备。

5. **MSI/MSI-X (消息信号中断)**  
   - **定义**：符合 PCIe 标准的中断方法，允许设备通过带内消息而非专用线路触发 CPU 中断。  
   - **相关性**：复制捐赠中断行为（特别是支持的 MSI 向量数量）对于预期使用特定中断机制的驱动程序至关重要。

6. **设备序列号 (DSN)**  
   - **定义**：某些 PCIe 设备用于许可、认证或高级驱动程序校验的 64 位唯一标识符。  
   - **相关性**：若捐赠设备依赖 DSN，一些驱动程序可能会拒绝加载或运行，除非 DSN 匹配预期的硬件。

7. **PCIe 配置空间**  
   - **定义**：定义的区域（PCI 为 256 字节，PCIe 扩展为 4 KB），详细列出了设备 ID、厂商 ID、功能和操作参数。  
   - **相关性**：确保 FPGA 设备的配置空间与捐赠设备完全一致（或包含正确的子集）对于让主机将其视为真实设备至关重要。

8. **捐赠设备**  
   - **定义**：你从中提取数据（如 ID、类代码等）以进行仿真的实际 PCIe 卡。  
   - **相关性**：你复制的数据越准确，你的 FPGA 在枚举和功能上就越能接近真实硬件。

---

## **3. 设备兼容性**

### **3.1 支持的基于 FPGA 的硬件**

1. **Squirrel (35T)**  
   - 基于 Artix-7 的性价比较高的 FPGA 板，支持基本的 DMA 操作。推荐给刚接触基于 FPGA 的 PCIe 开发的用户。

2. **Enigma-X1 (75T)**  
   - 提供比 35T 更多的逻辑资源（LUTs、块 RAM），适用于中等复杂度任务或扩展调试/追踪功能。

3. **ZDMA (100T)**  
   - 针对高性能应用，具备大量 FPGA 资源，适合密集数据传输或多个并发 DMA 通道。

4. **Kintex-7**  
   - 一个更高级的 FPGA 系列，具备先进的 PCIe IP 核，通常用于要求高或大规模仿真任务。

> **提示**：始终检查你的 FPGA 卡的具体通道配置（x1、x4、x8）和速度等级（Gen1、Gen2 等），确保它满足或超过主板支持的要求。

---

### **3.2 PCIe 硬件考虑因素**

- **IOMMU / VT-d**  
  - *建议*：为了避免 DMA 区域受限，建议暂时禁用，尤其是在需要完全内存访问以进行充分测试时。

- **内核 DMA 保护**  
  - *Windows VBS / Secure Boot*：在某些情况下，这些功能会截获或限制直接的 PCIe 内存映射。  
  - *Linux IOMMU 或 AppArmor/SELinux 规则*：请根据需要调整，以确保 FPGA 能够访问仿真所需的内存区域。

- **PCIe 插槽要求**  
  - 选择物理 PCIe 插槽时，确保有足够的通道，并确认 BIOS 已正确分配通道。  
  - 如果发现性能问题或部分枚举，请确认系统没有将较大插槽强制为 x1 操作。

---

### **3.3 系统要求**

1. **硬件**  
   - **CPU**：至少需要四核 Intel 或 AMD，以便顺畅运行 Vivado 综合和管理操作系统开销。  
   - **内存**：建议 16 GB 或更多，以便在多小时的综合运行中获得舒适体验。  
   - **存储**：建议 100 GB SSD 以加快项目构建；机械硬盘可能会大幅降低构建速度。  
   - **操作系统**：支持 Windows 10/11（64 位）或主流 Linux 发行版（例如 Ubuntu LTS、RHEL/CentOS），用于运行 Xilinx Vivado。

2. **外设设备**  
   - **JTAG 编程器**：  
     - 如 Xilinx Platform Cable USB II、Digilent HS3 或类似设备，用于将生成的比特流下载到 FPGA 上，或在实时调试固件时使用。  
   - **专用机器**：  
     - 强烈建议使用专用测试机（或精心配置的双启动/虚拟机）以便在修改 BIOS 设置（如 VT-d）或需要一个无其他 PCIe 设备干扰的环境时使用。

---

## **4. 需求**

### **4.1 硬件**

1. **捐赠 PCIe 设备**  
   - 目的：你需要提取设备的厂商/设备 ID、子系统 ID、类代码、BAR 大小和功能。  
   - 示例：旧款网络接口卡（NIC）、基本存储控制器，或其他你希望复制或扩展的专用 PCIe 设备。

2. **DMA FPGA 卡**  
   - 目的：运行 FPGA 逻辑、实现 PCIe 接口的实际硬件平台。  
   - 示例：Squirrel 35T、Enigma-X1 或 ZDMA 100T 板。

3. **JTAG 编程器**  
   - 用于连接 FPGA 板上的 JTAG 引脚，便于使用 Vivado 加载综合生成的比特流或实时调试固件。

---

### **4.2 软件**

1. **Xilinx Vivado 设计套件**  
   - 用于创建、综合和实现 FPGA 设计。  
   - 请从 [Xilinx](https://www.xilinx.com/support/download.html) 下载，确保选择与你的板卡 IP 要求相符的版本。

2. **Visual Studio Code**  
   - 一个灵活的跨平台编辑器，支持 Verilog/SystemVerilog，并有额外插件。  
   - 帮助保持一致的代码风格，追踪变更，并通过版本控制（如 Git）简化协作。

3. **PCILeech-FPGA**  
   - GitHub 仓库：[PCILeech-FPGA](https://github.com/ufrisk/pcileech-fpga)。  
   - 提供针对各 FPGA 板的基本 DMA 设计，你可以在此基础上进行定制，以复制捐赠设备的 PCIe 配置。

4. **Arbor（PCIe 设备扫描工具）**  
   - 一个用户友好的 GUI 工具，可对已连接的 PCIe 设备进行详细分析。  
   - 替代方案：Telescan PE 用于流量捕获，或者在 Linux 中使用命令行工具 `lspci -vvv` 进行检查。

---

### **4.3 环境设置**

1. **安装 Vivado**  
   - 按照 Xilinx 官方安装程序进行安装，选择相应的 FPGA 系列（Artix-7、Kintex-7 等）。  
   - 可能需要注册 Xilinx 账户以下载设计套件或获取更新。

2. **安装 Visual Studio Code**  
   - 从 [Visual Studio Code](https://code.visualstudio.com/) 下载。  
   - 安装推荐插件：*Verilog-HDL/SystemVerilog* 和 *Git* 集成插件（若你计划使用版本控制）。

3. **克隆 PCILeech-FPGA 仓库**  
   ```bash
   cd ~/Projects/
   git clone https://github.com/ufrisk/pcileech-fpga.git
   cd pcileech-fpga
   ```
   - 确保你已安装并配置 Git。

4. **隔离开发环境**  
   - 建议使用专用测试机（或经过精心配置的双启动/虚拟机），以减少风险。  
   - 这种方式允许你更自由地禁用内核 DMA 保护、IOMMU 或安全启动，而不会影响主要生产系统。

---

## **5. 收集捐赠设备信息**

要有效地仿真设备，必须复制其 PCIe 配置空间。这意味着需要捕获从设备/厂商 ID 到高级功能的所有信息。

### **5.1 使用 Arbor 进行 PCIe 设备扫描**

#### **5.1.1 安装并启动 Arbor**

1. **获取 Arbor**  
   - 在 Arbor 官方网站注册并下载。  
   - 以管理员权限安装。

2. **启动 Arbor**  
   - 如果 Windows 的 UAC 提示，请确认允许该应用以管理员权限运行。  
   - 你应看到一个列出所有 PCI/PCIe 设备的界面。

#### **5.1.2 扫描设备**

1. **本地系统标签**  
   - 导航至 Arbor 的“Local System”或“Scan”区域。  
2. **点击“Scan”**  
   - Arbor 将枚举所有 PCIe 总线上的设备。  
3. **识别捐赠设备**  
   - 根据品牌名称或厂商 ID 与已知的捐赠硬件相匹配。如果不易识别，请参照硬件文档中的已知 ID 进行比对。

#### **5.1.3 提取关键属性**

从 Arbor 的详细视图中收集以下信息：

- **厂商 ID / 设备 ID**：例如，0x8086 / 0x10D3（Intel NIC）。  
- **子系统厂商 ID / 子系统 ID**：例如，0x8086 / 0xA02F。  
- **修订版本 ID**：例如，0x01。  
- **类代码**：例如，0x020000（用于以太网控制器）。  
- **BARs (基地址寄存器)**：  
  - 对于每个 BAR，注意其是否启用、内存大小（256 MB、64 KB 等）以及是否支持预取或是 32 位/64 位。  
- **功能**：  
  - MSI 或 MSI-X 详情（支持的中断向量数量）。  
  - 扩展配置或高级电源管理功能。  
- **设备序列号 (DSN)**（如有）：  
  - 某些设备具有唯一 DSN 字段，特别是用于许可或特殊驱动检查时。

> **组织提示**：  
> 使用电子表格或结构化文档记录这些数值，确保你不会忽略高级功能或扩展功能等细节。

---

## **6. 初步固件定制**

获取捐赠设备的 PCIe 属性后，开始定制 FPGA 固件以匹配这些设置。

### **6.1 修改 PCIe 配置空间**

你的 FPGA 设计中可能包含一个顶层文件，用于设置 PCIe 配置寄存器。例如，在 `pcileech-fpga` 仓库中，查找类似 `pcileech_pcie_cfg_a7.sv` 或 `pcie_7x_0_core_top.v` 的文件。

1. **在 VS Code 中打开文件**  
   - 搜索定义 `cfg_deviceid`、`cfg_vendorid`、`cfg_subsysid` 等的代码行。

2. **赋予正确的 ID**  
   ```verilog
   cfg_deviceid        <= 16'h10D3; // 示例设备 ID
   cfg_vendorid        <= 16'h8086; // 示例厂商 ID
   cfg_subsysid        <= 16'h1234;
   cfg_subsysvendorid  <= 16'h5678;
   cfg_revisionid      <= 8'h01;
   cfg_classcode       <= 24'h020000; // 例如以太网控制器
   ```
   - 将上述示例替换为从 Arbor（或捐赠设备数据手册）中获得的确切值。

3. **如有需要，插入 DSN**  
   ```verilog
   cfg_dsn             <= 64'h0011223344556677;
   ```
   - 如果捐赠设备不依赖 DSN，则可省略或置为 0。

4. **保存并检查**  
   - 任一字段的单个数字错误都可能导致操作系统错误识别或拒绝该设备。请仔细核对每一行。

---

### **6.2 考虑 BAR 配置**

虽然有些 PCIe IP 核会在相同的 SystemVerilog 文件中存储 BAR 设置，但也有些依赖于 Vivado 的 IP 定制 GUI：

- **检查捐赠设备使用了多少个 BAR**（0 到 6 个）。  
- **设置每个 BAR**（例如，内存类型、大小、是否支持预取、是 64 位还是 32 位）。  
- 如果捐赠设备具有较大 BAR 区域（例如 256 MB 或更大），请确保你的 FPGA 板卡在 IP 核设置中可以容纳。

---

## **7. Vivado 工程设置与定制**

### **7.1 生成 Vivado 工程文件**

为便于组织所有设计文件，许多仓库都包含 Tcl 脚本：

1. **启动 Vivado**  
   - 确保你使用的 Vivado 版本与 FPGA 系列（Artix-7、Kintex-7 等）匹配。

2. **打开 Tcl 控制台**  
   - 在 Vivado 顶部菜单中选择 **Window > Tcl Console**。

3. **进入工程目录**  
   ```tcl
   cd C:/path/to/pcileech-fpga/pcileech-wifi-main/
   pwd
   ```
   - 使用 `pwd` 命令确认控制台已进入正确的文件夹。

4. **运行生成脚本**  
   ```tcl
   source vivado_generate_project_squirrel.tcl -notrace
   ```
   - 如果使用 Enigma-X1 或 ZDMA，请运行相应的脚本（例如 `vivado_generate_project_enigma_x1.tcl`）。

5. **打开生成的工程**  
   - 通过 **File > Open Project**，定位并选择 `.xpr` 文件（例如 `pcileech_squirrel_top.xpr`）。  
   - 检查 **Project Manager** 窗口，确保所有源文件已正确导入。

---

### **7.2 定制 PCIe IP 核**

在 Vivado 中，你可能会找到一个 PCIe IP 核（例如 `pcie_7x_0.xci`），位于 **Sources** 下：

1. **右键点击 -> Customize IP**  
   - 更新厂商/设备 ID、修订版本和子系统字段。  
   - 按照捐赠设备的 BAR 配置（大小、内存类型等）进行匹配。

2. **生成/更新 IP**  
   - 点击 **OK** 或 **Generate** 以重建 IP 核。  
   - 如果 IP 版本发生变化，Vivado 可能会提示升级或确认依赖项。

3. **锁定 IP 核**  
   ```tcl
   set_property -name {IP_LOCKED} -value true -objects [get_ips pcie_7x_0]
   ```
   - 这可以防止将来脚本意外覆盖你的手动更改。

---

## **附加最佳实践**

1. **版本控制** - *强烈推荐*  
   - 经常提交你的修改（使用 Git 或其他版本控制系统）。  
   - 对重大更改进行打标签或分支，以便在出现问题时能快速回退。

2. **文档记录**  
   - 保留笔记、电子表格或 Wiki，总结捐赠设备的详细信息、特殊偏移或功能缺陷。  
   - 记录定制 FPGA 固件的每一步操作。

3. **在主机上测试**  
   - 生成比特流后，将其烧录到 FPGA，然后检查：  
     - **Windows**：使用设备管理器或 `devcon.exe` 检查设备是否以正确的 ID 枚举。  
     - **Linux**：使用 `lspci -vvv` 检查设备是否正确显示，包括 BAR、类代码、子系统等信息。

4. **安全考虑**  
   - 禁用 VT-d 或安全启动等功能可能会使系统面临安全风险。建议使用专用测试平台或将环境隔离，以确保操作安全。

5. **接下来的内容**  
   - 在 **第二部分** 中，你将学到如何基于这些基础知识进一步进行 TLP 操作、部分重配置策略、固件调试以及任何高级 ID 伪装或握手仿真。

---

# **第二部分：中级概念与实现**

---

## **8. 高级固件定制**

为了精确仿真捐赠设备，你必须扩展基础配置，使高级 PCIe 参数、BAR 设置以及电源管理与中断机制完全与捐赠设备一致。这确保你的基于 FPGA 的仿真设备能与主机像真实硬件一样交互。

---

### **8.1 配置 PCIe 参数以实现仿真**

精确的 PCIe 仿真要求设备的链路特性、功能指针以及数据传输参数（有效载荷和读请求大小）与捐赠设备一致。

#### **8.1.1 匹配 PCIe 链路速度和宽度**

**目的：**  
PCIe 链路速度（例如，Gen1 为 2.5 GT/s，Gen2 为 5.0 GT/s，Gen3 为 8.0 GT/s）和链路宽度（例如，x1、x4、x8）直接影响性能与兼容性。必须复制捐赠设备的参数，确保主机系统和驱动程序能够无缝识别和操作仿真设备。

**步骤：**

1. **启动 Vivado 并打开工程**  
   - 打开你的 Vivado 工程（例如 `pcileech_squirrel_top.xpr`），确认所有源文件均已导入，工程层次结构完整。

2. **进入 PCIe IP 核设置**  
   - 在 **Sources** 面板中找到 PCIe IP 核（通常命名为 `pcie_7x_0.xci`）。  
   - 右键点击该文件，选择 **Customize IP** 以打开配置 GUI。

3. **设置最大链路速度**  
   - 导航至 **Link Parameters** 选项卡。  
   - 找到“Maximum Link Speed”选项，并选择与捐赠设备匹配的速度（例如，对于 Gen2 选择 5.0 GT/s）。  
   - *注意：* 验证 FPGA 板和物理插槽是否均支持所选速度。

4. **配置链路宽度**  
   - 在同一选项卡中，找到“Link Width”。  
   - 选择适当的宽度（例如，x4）以匹配捐赠设备。  
   - *注意：* 常见选项包括 1、2、4、8 或 16 条通道。

5. **应用并重新生成**  
   - 点击 **OK** 保存更改。Vivado 可能会提示你重新生成 IP 核，允许该过程完成。  
   - 最后，在 **Messages** 窗口检查任何警告或错误信息。

---

#### **8.1.2 设置功能指针**

**目的：**  
PCIe 配置空间中的功能指针引导主机定位扩展功能（如 MSI/MSI‑X、电源管理等）。匹配这些指针可确保主机按照与捐赠设备相同的方式访问这些功能。

**步骤：**

1. **打开固件配置文件**  
   - 在 Visual Studio Code 中，打开位于 `pcileech-fpga/pcileech-wifi-main/src/` 下的文件（例如 `pcileech_pcie_cfg_a7.sv`）。

2. **查找并更新功能指针赋值**  
   - 找到 `cfg_cap_pointer` 的赋值语句，例如：
     ```verilog
     cfg_cap_pointer <= 8'hXX; // 当前默认值
     ```
   - 将 `XX` 替换为正确的捐赠设备偏移（例如，如果捐赠设备的功能指针在 0x60 处，则写为 `8'h60`）：
     ```verilog
     cfg_cap_pointer <= 8'h60; // 设置为捐赠设备在 0x60 偏移处的功能指针
     ```
   - *验证：* 确保功能结构按照 PCIe 要求对齐到 4 字节边界。

3. **保存文件并添加注释说明更改**  
   - 保存文件（Ctrl+S），并在代码中添加内联注释以备将来参考。

---

#### **8.1.3 调整最大有效载荷和读请求大小**

**目的：**  
PCIe 设备在交易中协商每个传输的数据量。“最大有效载荷大小”（MPS）和“最大读请求大小”（MRRS）必须设置为与捐赠设备一致，以确保驱动程序兼容性和最佳数据吞吐量。

**步骤：**

1. **在 PCIe IP 核中配置**  
   - 在 IP 定制 GUI 中（位于 PCIe IP 核设置中），导航至 **Device Capabilities** 或 **Capabilities** 选项卡。  
   - 设置 **Maximum Payload Size Supported**（例如 256 字节）和 **Maximum Read Request Size Supported**（例如 512 字节），使其与捐赠设备一致。

2. **更新固件常量**  
   - 在 Visual Studio Code 中打开 `pcileech_pcie_cfg_a7.sv`。  
   - 查找定义有效载荷和读请求大小的参数，例如：
     ```verilog
     max_payload_size_supported       <= 3'bZZZ; // 当前值
     max_read_request_size_supported  <= 3'bWWW; // 当前值
     ```
   - 替换为正确的二进制编码：  
     - **示例映射：**
       - 128 字节: `3'b000`
       - 256 字节: `3'b001`
       - 512 字节: `3'b010`
       - 1024 字节: `3'b011`
       - 2048 字节: `3'b100`
       - 4096 字节: `3'b101`
     - 例如，如果捐赠设备支持 256 字节有效载荷和 512 字节读请求：
       ```verilog
       max_payload_size_supported       <= 3'b001; // 256 字节
       max_read_request_size_supported  <= 3'b010; // 512 字节
       ```

3. **重新构建并验证**  
   - 保存修改后重新运行综合，确保 IP 核设置与固件常量之间一致。

---

### **8.2 调整 BAR 与内存映射**

BAR（基地址寄存器）决定了设备用于内存或 I/O 的地址空间。正确配置 BAR 对于驱动程序操作和操作系统资源分配至关重要。

#### **8.2.1 设置 BAR 大小**

**目的：**  
确保每个 BAR 设置了正确的大小和类型（32 位与 64 位；内存与 I/O）以保证主机分配正确的地址空间。

**步骤：**

1. **在 PCIe IP 核中定制 BAR**  
   - 在 Vivado 中，右键点击 `pcie_7x_0.xci`，选择 **Customize IP**。  
   - 导航到 **BARs** 选项卡。  
   - 对于每个 BAR（BAR0–BAR5）：  
     - **设置大小：** 选择与捐赠设备相同的大小（例如 64 KB、128 MB）。  
     - **设置类型：** 选择 32 位或 64 位内存寻址（或 I/O 空间）。  
     - **启用或禁用：** 仅启用捐赠设备使用的 BAR。

2. **与片上内存（如适用）同步**  
   - 如果使用块 RAM（BRAM）来支持仿真 BAR 区域，请打开相关的 BRAM IP 核文件（例如 `bram_bar_zero4k.xci`），确保内存大小与 BAR 配置相对应。

3. **保存、重新生成并验证**  
   - 保存更改，让 Vivado 重新生成 IP 核。  
   - 检查 **Messages** 窗口，确保无配置警告。

---

#### **8.2.2 在固件中定义 BAR 地址空间**

**目的：**  
实现逻辑，用以解码针对 BAR 的地址并正确路由读/写操作。

**步骤：**

1. **打开 BAR 控制器源文件**  
   - 例如，在 Visual Studio Code 中打开 `pcileech_tlps128_bar_controller.sv`。

2. **实现地址解码逻辑**  
   - 使用组合逻辑确定访问的是哪个 BAR：
     ```verilog
     always_comb begin
       if (bar_hit[0]) begin
         // 处理对 BAR0 的访问
       end else if (bar_hit[1]) begin
         // 处理对 BAR1 的访问
       end
       // 根据需要继续处理其他 BAR
     end
     ```

3. **为每个 BAR 实现读/写处理**  
   - 在每个分支内，创建 case 语句或条件块，将特定地址偏移映射到内部寄存器：
     ```verilog
     if (bar_hit[0]) begin
       case (addr_offset)
         16'h0000: data_out <= reg0;
         16'h0004: data_out <= reg1;
         // 根据需要添加其他寄存器
         default: data_out <= 32'h0;
       endcase
     end
     ```

4. **保存并仿真验证**  
   - 保存更改后，进行仿真以验证地址解码与数据传输是否正确。

---

#### **8.2.3 处理多个 BAR**

**目的：**  
如果设备暴露多个 BAR，必须确保每个 BAR 的逻辑独立，并且它们的地址空间不冲突。

**步骤：**

1. **分离 BAR 逻辑**  
   - 考虑将每个 BAR 的逻辑模块化，分离为不同的代码块或模块（例如 `bar0_controller.sv`、`bar1_controller.sv`）。

2. **验证地址范围**  
   - 确保每个 BAR 分配了唯一且不重叠的地址范围。  
   - 确保大小符合 PCIe 规范中要求的幂次对齐。

3. **测试**  
   - 既使用测试平台仿真（测试基准）又使用硬件工具（如在 Linux 中用 `lspci -vvv` 或在 Windows 中使用设备管理器）验证映射与访问是否正确。

---

### **8.3 仿真设备的电源管理与中断**

高级仿真需要支持设备电源管理状态和中断处理，这对于驱动程序的正常工作和系统稳定性至关重要。

---

#### **8.3.1 电源管理配置**

**目的：**  
启用电源管理功能使设备支持各种电源状态（D0 到 D3），这对提高能效及确保操作系统行为正常非常重要。

**步骤：**

1. **在 PCIe IP 核中启用电源管理**  
   - 在 IP 定制窗口中，导航到 **Capabilities** 选项卡，并启用 “Power Management”。  
   - 选择支持的电源状态（例如，D0 完全开启、D1/D2 中间状态，以及 D3 低功耗）。

2. **在固件中实现 PMCSR 逻辑**  
   - 在你的配置文件（例如 `pcileech_pcie_cfg_a7.sv`）中，实现处理电源管理控制/状态寄存器（PMCSR）写操作的逻辑：
     ```verilog
     localparam PMCSR_ADDRESS = 12'h44; // PMCSR 的示例地址
     reg [15:0] pmcsr_reg;

     always @(posedge clk) begin
       if (cfg_write && cfg_address == PMCSR_ADDRESS) begin
         pmcsr_reg <= cfg_writedata[15:0];
         // 根据 pmcsr_reg[1:0] 更新内部电源状态
       end
     end
     ```
   - *注意：* 如果进入低功耗状态，请根据需要更新设备操作行为。

3. **测试实现**  
   - 仿真电源状态转换，验证 PMCSR 是否按照预期运行。

---

#### **8.3.2 MSI/MSI-X 配置与设备“激活”行为**

**理解“激活设备”：**  
在固件术语中，“激活设备”指的是那些定期发起 DMA 传输并在传输完成时通过中断通知主机的设备。这里的“激活”并非泛指激活状态，而是指设备主动“敲门”通知 CPU 数据已就绪。在高效中断信号传递要求较高的系统中，这一概念至关重要。

**MSI 与 MSI-X：**  
- **MSI：** 使用 Xilinx PCIe IP 核提供的内置中断接口。  
- **MSI-X：** 由于内置接口不原生支持 MSI-X，固件需要手动构造并发送一个 MEMWR64 TLP 作为“门铃”中断。

**使用 MSI（基于内置接口）的步骤：**

1. **在 PCIe IP 核中配置 MSI**  
   - 在 IP 核定制中，找到 **Interrupt** 或 **MSI/MSI-X** 部分。  
   - 启用 MSI 并设置支持的向量数量（通常最多 32 个）。

2. **在固件中实现中断接口**  
   - 在配置文件中，将中断信号连接如下：
     ```verilog
     assign ctx.cfg_interrupt_di             = cfg_int_di;
     assign ctx.cfg_pciecap_interrupt_msgnum = cfg_msg_num;
     assign ctx.cfg_interrupt_assert         = cfg_int_assert;
     assign ctx.cfg_interrupt                = cfg_int_valid;
     assign ctx.cfg_interrupt_stat           = cfg_int_stat;
     ```
   - 然后，添加一个进程，当事件发生（例如 DMA 完成）时断言 `cfg_int_valid`：
     ```verilog
     always @(posedge clk_pcie) begin
       if (rst) begin
         cfg_int_valid <= 1'b0;
         cfg_msg_num   <= 5'b0;
         cfg_int_assert<= 1'b0;
         cfg_int_di    <= 8'b0;
         cfg_int_stat  <= 1'b0;
       end else if (cfg_int_ready && cfg_int_valid) begin
         cfg_int_valid <= 1'b0;
       end else if (o_int) begin
         cfg_int_valid <= 1'b0; // 根据中断生成时序进行调整
       end
     end

     // 示例：中断计数器，用于生成周期性中断：
     reg [31:0] int_cnt;
     always @(posedge clk_pcie) begin
       if (rst)
         int_cnt <= 0;
       else if (int_cnt == 32'd100000)
         int_cnt <= 0;
       else if (int_enable)
         int_cnt <= int_cnt + 1;
     end
     assign o_int = (int_cnt == 32'd100000);
     ```

**使用 MSI-X（手动构造 TLP）的步骤：**

1. **手动构造 MSI-X TLP**  
   - 由于 Xilinx IP 核中断接口不支持 MSI-X，你必须构造一个 MEMWR64 TLP 以信号中断。  
   - 定义 TLP 字段如下（根据捐赠设备的规格适当修改）：
     ```verilog
     // 定义 MEMWR64 TLP 的头部字段
     wire [31:0] HDR_MEMWR64 = 32'b01000000_00000000_00000000_00000001;
     // 构造后续数据字（注意位拼接正确）：
     wire [31:0] MWR64_DW2   = { _bs16(pcie_id), 8'b0, 8'b00001111 };
     wire [31:0] MWR64_DW3   = { i_addr[31:2], 2'b0 };
     wire [31:0] MWR64_DW4   = i_data;
     ```

2. **与 TLP 输出集成**  
   - 在你的 TLP 发送逻辑中（例如 `pcileech_pcie_tlp_a7.sv` 内），将构造的 TLP 分配如下：
     ```verilog
     reg         msix_valid;
     reg         msix_has_data;
     reg [127:0] msix_tlp;

     assign tlps_static.tdata   = msix_tlp;
     assign tlps_static.tkeepdw = 4'hF;
     assign tlps_static.tlast   = 1'b1;
     assign tlps_static.tuser[0]= 1'b1;
     assign tlps_static.tvalid  = msix_valid;
     assign tlps_static.has_data= msix_has_data;

     always @(posedge clk_pcie) begin
       if (rst) begin
         msix_valid    <= 1'b0;
         msix_has_data <= 1'b0;
         msix_tlp      <= 128'b0;
       end else if (msix_valid) begin
         msix_valid <= 1'b0;
       end else if (msix_has_data && tlps_static.tready) begin
         msix_valid    <= 1'b1;
         msix_has_data <= 1'b0;
         msix_tlp      <= { MWR64_DW4, MWR64_DW3, MWR64_DW2, HDR_MEMWR64 };
       end else if (o_int) begin
         msix_has_data <= 1'b1;
       end
     end
     // 如有需要，使用类似的中断计数器以生成周期性中断。
     ```
   - *验证：* 确保组装的 TLP 符合 PCIe 对 MEMWR64 数据包的规格要求。建议使用仿真和集成逻辑分析器（ILA）进行硬件测试。

---

#### **8.3 实现中断处理逻辑**

**目的：**  
定义明确的条件和专用模块，用于在满足特定事件（例如 DMA 传输完成）时生成中断。这对于一个“激活”设备（频繁向主机发起“门铃”通知）至关重要。

**步骤：**

1. **定义中断触发条件**  
   - 确定哪些事件应生成中断，可能包括：  
     - DMA 传输完成。  
     - 数据就绪。  
     - 错误状态等。
   - 实现组合或时序逻辑检测这些事件。

2. **模块化中断控制器**  
   - 建议将中断逻辑封装在一个独立模块中，例如：
     ```verilog
     module interrupt_controller(
       input  wire clk,
       input  wire rst,
       input  wire event_trigger,
       output reg  msi_req
     );
       always @(posedge clk or posedge rst) begin
         if (rst)
           msi_req <= 1'b0;
         else if (event_trigger)
           msi_req <= 1'b1;
         else
           msi_req <= 1'b0;
       end
     endmodule
     ```
   - 将该模块集成到你的主固件逻辑中。

3. **确保正确时序**  
   - 验证中断信号的断言与撤销是否符合 PCIe 的时序要求。  
   - 使用仿真和硬件调试工具（例如 ILA）确认主机能够正确接收中断信号。

---

### **8.4 “FULL EMU” 与 “DUMP EMU” 有何区别？**

**术语理解：**

- **DUMP EMU：**  
  一种固件方法，其基本上“转储”了捐赠设备的 BAR 和功能寄存器（通常通过 Arbor 扫描获得）到 FPGA 中。该方法只复制静态配置数据。

- **FULL EMU：**  
  真正的全仿真不仅复制静态配置（ID、BAR、功能），而且仿真捐赠设备的动态行为，包括：  
  - 正确生成 TLP（读取、写入、完成、厂商自定义消息）。  
  - 处理电源管理状态转换。  
  - 实现中断生成及正确的“门铃”通知（特别是在 MSI‑X 情况下）。  
  - 支持主动 DMA 传输与实时响应，与捐赠设备完全一致。

**未来改进：**  
计划中的更新可能包括检测方法，以验证固件项目是真正的“FULL EMU”（具有主动动态行为）还是仅为静态的“DUMP EMU”。例如，可以使用基于 Realtek 的网卡进行高级测试作为基准。

---

## **10. 交易层数据包 (TLP) 仿真**

TLP 是 PCIe 通信的基本单元。为了实现完全功能的仿真，你的设计不仅要复制配置空间，还必须准确地生成和响应 TLP，就像真实设备一样。

### **10.1 理解并捕获 TLP**

#### **10.1.1 学习 TLP 结构**

- **头部：**  
  包含字段如：  
  - TLP 类型（例如内存读取、内存写入、配置、厂商自定义）  
  - 长度、请求者 ID、标签、地址  
- **数据有效载荷：**  
  存在于如内存写入等交易中。必须遵循协商的最大有效载荷大小。  
- **CRC：**  
  用于数据完整性校验。

#### **10.1.2 捕获捐赠设备的 TLP**

1. **使用 PCIe 协议分析仪**  
   - 使用 Teledyne LeCroy 分析仪或 Xilinx ILA 方案捕获实时 TLP。
2. **捕获并分析交易**  
   - 监控正常操作期间的 TLP，记录头部字段、顺序和时序。
3. **记录关键交易**  
   - 重点关注初始化序列、内存读写交换以及厂商自定义消息。

---

### **10.2 针对特定操作构造自定义 TLP**

#### **10.2.1 在固件中实现 TLP 处理**

1. **TLP 生成函数**  
   - 在你的 TLP 模块（例如 `pcileech_pcie_tlp_a7.sv`）中，创建函数以组装 TLP。例如：
     ```verilog
     function automatic [127:0] generate_tlp(
       input [15:0] requester_id,
       input [7:0]  tag,
       input [7:0]  length,
       input [31:0] address,
       input [31:0] data
     );
       // 构造并返回一个包含头部和载荷的 128 位 TLP
     endfunction
     ```
2. **TLP 接收与解析**  
   - 实现状态机以解析传入的 TLP，并根据类型（例如区分内存读与写）进行路由。

3. **完成处理**  
   - 对于内存读请求，生成包含请求数据的完成 TLP，确保遵守 PCIe 的时序和 CRC 要求。

---

#### **10.2.2 处理不同类型的 TLP**

1. **内存读请求：**  
   - 解析 TLP 头部，从正确的内存区域读取数据，并发送完成 TLP。
2. **内存写请求：**  
   - 提取数据有效载荷，并将数据写入仿真寄存器或内存块。
3. **配置读/写：**  
   - 分别访问配置空间寄存器。
4. **厂商自定义消息：**  
   - 如果捐赠设备使用专有 TLP，实现特殊处理。

---

#### **10.2.3 验证 TLP 的时序和顺序**

1. **仿真测试：**  
   - 开发测试平台仿真 TLP 交换，并验证头部、载荷以及响应时序的正确性。
2. **硬件调试：**  
   - 使用 ILA 核实时监控 TLP 总线信号。
3. **合规性验证：**  
   - 如有可能，使用 PCIe 合规性工具验证你的 TLP 实现是否符合规范。

---

## **结论**

通过遵循第二部分中的详细步骤，你不仅扩展了对静态寄存器复制的仿真，还配置了关键的 PCIe 链路参数，确保正确的 BAR 和内存映射，实现了完整的电源管理以及同时支持 MSI 与 MSI‑X 中断。此外，你已经建立了一个基础，能够构造和验证自定义 TLP，从而实现一个真正“FULL EMU”的固件解决方案——其动态行为与捐赠设备完全一致。

**关键要点：**

1. **精确匹配高级 PCIe 参数：**  
   - 链路速度、链路宽度、功能指针和有效载荷大小必须与捐赠设备一致。

2. **BAR 配置与地址解码：**  
   - 正确设置 BAR 的大小与类型，并实现健壮的地址解码逻辑。

3. **中断 – MSI 与 MSI‑X：**  
   - 对于 MSI 使用内置中断接口；对于 MSI‑X 则需手动构造 MEMWR64 TLP。

4. **主动设备行为：**  
   - 通过仿真频繁的 DMA 传输和“门铃”中断信号，模仿真实硬件的动态行为。

5. **TLP 仿真：**  
   - 确保 TLP 的生成、接收和时序完全符合 PCIe 标准，实现完整仿真。

在 **第三部分** 中，我们将以此为基础，进一步讨论性能优化、深入调试技巧以及生产级最佳实践。请继续根据捐赠设备的规格验证每个功能，以实现真正难以区分的仿真效果。

---

# **第三部分：高级技术与优化**

*（第三部分内容将在后续详细介绍，包括性能优化、扩展调试方法以及长远维护的最佳实践。）*
