>Dmel_RG2
GCCCCACCTGTCTCAGCAGGCTACGA
>Dmel_RG3
GCCCCACCTGTCTCAGCAGGCTACGA
>Dmel_RG5
GCCCCGCCTGTCTCAGCAGGCTACGA
>Dmel_RG9
GCCCCGCCTGTCTCAGCAGGCTACGA
>Dmel_RG18N
GCCCCGCCTGTCTCAGCAGGCTACGA
>Dmel_RG19
GCCCCACCTGTCTCAGCAGGCTACGA
>Dmel_RG22
GCCCCACCTGTCTCAGCAGGCTACGA
>Dmel_RG24
GCCCCACCTGTCTCAGCAGGCTACGA
>Dmel_RG25
GCCCCACCTGTCTCAGCAGGCTACGA
>Dmel_RG28
GCCCCGCCTGTCTCAGCAGGCTACGA
>Dmel_RG32N
GCCCCGCCTGTCTCAGCAGGCTACGA
>Dmel_RG34
GCCCCGCCTGTCTCAGCAGGCTACGA
>Dmel_RG36
GCCCCACCTGTCTCAGCAGGCTACGA
>Dmel_RG38N
GCCCCACCTGTCTCAGCAGGCTACGA
>Dsim_MD03
GCCCCGCCTGTCTCAGCAGGCTACGA
>Dsim_MD06
GCCCCGCCTGTCTCAGCAGGCTACGA
>Dsim_MD105
GCCCCGCCTGTCTCAGCAGGCTACGA
>Dsim_MD106
GCCCCGCCTGTCTCAGCAGGCTACGA
>Dsim_MD146
GCCCCGCCTGTCTCAGCAGGCTACGA
>Dsim_MD15
GCCCCGCCTGTCTCAGCAGGCTACGA
>Dsim_MD197
GCCCCGCCTGTCTCAGCAGGCTACGA
>Dsim_MD199
GCCCCGCCTGTCTCAGCAGGCTACGA
>Dsim_MD201
GCCCCGCCTGTCTCAGCAGGCTACGA
>Dsim_MD221
GCCCCGCCTGTCTCAGCAGGCTACGA
>Dsim_MD224
GCCCCGCCTGTCTCAGCAGGCTACGA
>Dsim_MD225
GCCCCGCCTGTCTCAGCAGGCTACGA
>Dsim_MD233
GCCCCGCCTGTCTCAGCAGGCTACGA
>Dsim_MD235
GCCCCGCCTGTCTCAGCAGGCTACGA
>Dsim_MD238
GCCCCGCCTGTCTCAGCAGGCTACGA
>Dsim_MD243
GCCCCGCCTGTCTCAGCAGGCTACGA
>Dsim_MD251
GCCCCGCCTGTCTCAGCAGGCTACGA
>Dsim_MD255
GCCCCGCCTGTCTTAGCAGGCTACGA
>Dsim_MD63
GCCCCGCCTGTCTCAGCAGGCTACGA
>Dsim_MD72
GCCCCGCCTGTCTCAGCAGGCTACGA
>Dsim_MD73
GCCCCGCCTGTCTCAGCAGGCTACGA
>Dyak_528_21731
GCCCCACCTGTCTCAGCAGGCTACGA
>Dere_528_21731
GCCCCACCTGTCTCAGCAGGCTACGA
