<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:15:31.1531</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2019.05.17</applicationDate><applicationFlag>특허</applicationFlag><applicationNumber>10-2024-7014679</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>정적 랜덤 액세스 메모리를 사용하는 3차원 메모리 디바이스의 캐시 프로그램 작동</inventionTitle><inventionTitleEng>CACHE PROGRAM OPERATION OF THREE-DIMENSIONAL MEMORY DEVICE  WITH STATIC RANDOM-ACCESS MEMORY</inventionTitleEng><openDate>2024.05.10</openDate><openNumber>10-2024-0064052</openNumber><originalApplicationDate>2019.05.17</originalApplicationDate><originalApplicationKind>국제출원/분할</originalApplicationKind><originalApplicationNumber>10-2021-7027714</originalApplicationNumber><originalExaminationRequestDate>2024.04.30</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.04.30</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2015.01.01)</ipcDate><ipcNumber>G11C 11/419</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 14/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 11/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2021.01.01)</ipcDate><ipcNumber>G11C 11/56</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 16/04</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 16/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2018.01.01)</ipcDate><ipcNumber>G06F 12/02</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G06F 12/0866</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/065</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/18</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 10/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/40</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo><familyApplicationNumber>1020217027714</familyApplicationNumber></familyInfo></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 복수의 페이지를 갖는 3D NAND 메모리 어레이, 동일한 칩의 메모리 어레이에 결합되고 호스트와 메모리 어레이 간에 프로그램 데이터의 복수 배치를 캐싱하도록 구성되고 고 SRAM 셀을 가지는 온-다이 캐시, 및 동일한 칩 상의 온-다이 캐시에 연결된 제어기를 포함하는 3차원(3D) 메모리 장치의 실시예. 제어기는 프로그램 데이터의 (N-2) 번째 배치의 상태를 확인하며, N은 2 이상의 정수이고, 프로그램 데이터의 (N-1) 번째 배치를 3D NAND 메모리 어레이의 각 페이지에 프로그래밍하며, 프로그램 데이터의 N 번째 배치의 백업 복사본으로 온-다이 캐시의 각각의 공간에 N 번째 배치의 프로그램 데이터를 캐시하도록 구성된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2020.11.26</internationOpenDate><internationOpenNumber>WO2020232571</internationOpenNumber><internationalApplicationDate>2019.05.17</internationalApplicationDate><internationalApplicationNumber>PCT/CN2019/087394</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 3차원(3D) 메모리 디바이스로서,3D NAND 메모리 어레이;온-다이(on-die) 정적 랜덤 액세스 메모리(static random-access memory, SRAM); 및상기 3D NAND 메모리 어레이에 결합되고 상기 온-다이 SRAM과 동일한 칩에 형성되는 주변 회로를 포함하고,상기 주변 회로는,상기 온-다이 SRAM에 결합된 페이지 버퍼; 및상기 온-다이 SRAM 및 상기 페이지 버퍼에 결합된 제어기를 포함하고,상기 제어기는, 프로그램 데이터를 상기 페이지 버퍼에 로드하고, 상기 프로그램 데이터를 상기 온-다이 SRAM에 상기 프로그램 데이터의 백업 사본으로 캐싱하고;상기 프로그램 데이터를 상기 페이지 버퍼로부터 상기 3D NAND 메모리 어레이에 프로그래밍하는 상태가 실패인 것에 응답하여, 상기 온-다이 SRAM의 프로그램 데이터의 백업 사본을 상기 페이지 버퍼에 전송하고, 상기 페이지 버퍼의 프로그램 데이터의 백업 사본을 상기 3D NAND 메모리 어레이에 프로그래밍하도록 구성되는, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 제어기는 또한,상기 프로그램 데이터를 상기 페이지 버퍼에 로드하는 동안, 동일한 프로그램 데이터를 상기 온-다이 SRAM에 상기 프로그램 데이터의 백업 사본으로 캐싱하도록 구성되는, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,제1 반도체 구조체가 상기 주변 회로와 상기 온-다이 SRAM을 포함하고,제2 반도체 구조체가 상기 3D NAND 메모리 어레이를 포함하며;상기 제1 반도체 구조체와 상기 제2 반도체 구조체는 본딩 인터페이스를 통해 본딩되는, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,복수의 트랜지스터를 포함하는 디바이스 층을 더 포함하고,상기 페이지 버퍼는 상기 복수의 트랜지스터의 제1 일부를 포함하고;상기 온-다이 SRAM은 상기 복수의 트랜지스터의 제2 일부를 포함하는, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서,상기 제어기는,제1 패스 프로그램에 대해 구성된 제1 프로그램 데이터와 제2 패스 프로그램에 대해 구성된 제2 프로그램 데이터를 상기 3D NAND 메모리 어레이에 프로그래밍하도록 구성되는, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서,상기 제어기는,상기 제1 프로그램 데이터와 상기 제2 프로그램 데이터를 상기 3D NAND 메모리 어레이에 순차적으로 프로그래밍하도록 구성되는, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서,상기 온-다이 SRAM은 복수의 배치(batch)의 프로그램 데이터를 동시에 캐싱하도록 구성되고,상기 복수의 배치의 프로그램 데이터는 (N-2) 번째 배치의 프로그램 데이터와 (N-1) 번째 배치의 프로그램 데이터를 포함하고 - N은 2 이상의 정수임 -,상기 (N-2) 번째 배치의 프로그램 데이터는 상기 온-다이 SRAM에 상기 (N-2) 번째 배치의 프로그램 데이터의 백업 사본으로 캐싱되며,상기 (N-2) 번째 배치의 프로그램 데이터와 상기 (N-1) 번째 배치의 프로그램 데이터는 상기 3D NAND 메모리 어레이에 순차적으로 프로그래밍되고;상기 제어기는, 상기 (N-2) 번째 배치의 프로그램 데이터를 상기 3D NAND 메모리 어레이에 프로그래밍하는 상태를 확인하고;상기 (N-2) 번째 배치의 프로그램 데이터를 프로그래밍하는 상태가 실패인 것에 응답하여, 상기 온-다이 SRAM의 상기 (N-2) 번째 배치의 프로그램 데이터의 백업 사본에 기초하여 상기 (N-2) 번째 배치의 프로그램 데이터를 상기 3D NAND 메모리 어레이에 프로그래밍하도록 구성되는, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서,상기 제어기는,상기 (N-2) 번째 배치의 프로그램 데이터를 프로그래밍하는 상태가 성공인 것에 응답하여, 상기 온-다이 SRAM의 상기 (N-2) 번째 배치의 프로그램 데이터의 백업 사본을 삭제하도록 구성되는, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서,(N-2) 번째 배치의 프로그램 데이터, (N-1) 번째 배치의 프로그램 데이터 및 N 번째 배치의 프로그램 데이터가 상기 3D NAND 메모리 어레이에 순서대로 프로그래밍되고 - N은 2 이상의 정수임 -;상기 (N-1) 번째 배치의 프로그램 데이터를 상기 3D NAND 메모리 어레이에 프로그래밍하는 동안, 상기 제어기는 상기 온-다이 SRAM의 상기 (N-2) 번째 배치의 프로그램 데이터의 백업 사본과 상기 (N-1) 번째 배치의 프로그램 데이터의 백업 사본과 함께, 상기 N 번째 배치의 프로그램 데이터의 백업 사본으로, 상기 N 번째 배치의 프로그램 데이터를 상기 온-다이 SRAM에 캐싱하도록 구성되는, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서,상기 (N-1) 번째 배치의 프로그램 데이터를 상기 3D NAND 메모리 어레이에 프로그래밍하는 동안, 상기 제어기는 상기 (N-2) 번째 배치의 프로그래밍 데이터를 상기 3D NAND 메모리 어레이에 프로그래밍하는 상태를 확인하도록 구성되고,상기 (N-2) 번째 배치의 프로그램 데이터를 프로그래밍하는 상태가 실패인 것에 응답하여, 상기 온-다이 SRAM의 상기 (N-2) 번째 배치의 프로그램 데이터의 백업 사본을 상기 페이지 버퍼에 전송하고, 상기 페이지 버퍼의 상기 (N-2) 번째 배치의 프로그램 데이터의 백업 사본을 상기 3D NAND 메모리 어레이에 프로그래밍하는, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>11. 제1항에 있어서,상기 3D NAND 메모리 어레이는 복수의 페이지를 포함하고;상기 온-다이 SRAM은 각각이 상기 복수의 페이지 중 하나에 대응하는 복수의 캐시 유닛을 포함하고,상기 복수의 캐시 유닛 각각은 상기 3D NAND 메모리 어레이의 복수의 페이지 중 하나의 페이지를 프로그래밍하기 위해 상기 프로그램 데이터의 일부를 캐싱하도록 구성되는, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서,동일한 배치의 프로그램 데이터가 상기 복수의 캐시 유닛에 동시에 캐싱되고;상기 제어기는, 상기 페이지 버퍼에 동시에, 상기 복수의 캐시 유닛 각각으로부터, 상기 동일한 배치의 프로그램 데이터에 로드하도록 구성되는, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>13. 제1항에 있어서,호스트가 상기 3D 메모리 디바이스에 결합되고 복수의 배치의 프로그램 데이터를 상기 페이지 버퍼에 순차적으로 전송하도록 구성되고;상기 제어기는,상기 복수의 배치의 프로그램 데이터를 순차적으로 상기 페이지 버퍼에 상기 배치의 프로그램 데이터의 버퍼링된 사본으로 로드하고,상기 배치의 프로그램 데이터의 버퍼링된 사본에 기초하여 상기 복수의 배치의 프로그램 데이터를 상기 3D NAND 메모리 어레이에 순차적으로 프로그래밍하도록 구성되는, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서,상기 온-다이 SRAM은 상기 호스트와 상기 페이지 버퍼 사이에 배열되고,상기 제어기는,상기 복수의 배치의 프로그램 데이터를 순차적으로 상기 온-다이 SRAM에 상기 배치의 프로그램 데이터의 백업 사본으로 캐싱하고;상기 배치의 프로그램 데이터의 대응하는 버퍼링된 사본에 기초하여 상기 복수의 배치의 프로그램 데이터 중 하나의 배치를 프로그래밍하는 것이 성공적이지 않다는 결정에 응답하여, 상기 배치의 프로그램 데이터의 대응하는 백업 사본에 기초하여 상기 배치의 프로그램 데이터를 상기 3D NAND 메모리 어레이에 프로그래밍하도록 구성되는, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>15. 제1항에 있어서,(N-2) 번째 배치의 프로그램 데이터, (N-1) 번째 배치의 프로그램 데이터 및 N 번째 배치의 프로그램 데이터가 상기 3D NAND 메모리 어레이에 순서대로 프로그래밍되고 - N은 2 이상의 정수임 -;상기 제어기는 병렬 방식으로,상기 (N-2) 번째 배치의 프로그램 데이터를 상기 3D NAND 메모리 어레이에 프로그래밍하는 상태를 확인하는 것;상기 (N-1) 번째 배치의 프로그램 데이터를 상기 3D NAND 메모리 어레이에 프로그래밍하는 것; 및상기 온-다이 SRAM의 상기 (N-2) 번째 배치의 프로그램 데이터의 백업 사본과 상기 (N-1) 번째 배치의 프로그램 데이터의 백업 사본을 함께, 상기 N 번째 배치의 프로그램 데이터를 상기 온-다이 SRAM에 상기 N 번째 배치의 프로그램 데이터의 백업 사본으로 캐싱하는 것을 수행하도록 구성되는, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서,상기 (N-2) 번째 배치의 프로그램 데이터의 버퍼링된 사본에 기초하여 상기 (N-2) 번째 배치의 프로그램 데이터를 프로그래밍하는 상태가 실패인 것에 응답하여, 상기 제어기는 상기 (N-2) 번째 배치의 프로그램 데이터의 백업 사본에 기초하여 상기 (N-2) 번째 배치의 프로그램 데이터를 프로그래밍하도록 구성되는, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>17. 제15항에 있어서,상기 (N-2) 번째 배치의 프로그램 데이터를 프로그래밍하는 상태가 성공적인 것에 응답하여, 상기 제어기가 상기 온-다이 SRAM의 상기 (N-2) 번째 배치의 프로그램 데이터의 백업 사본을 삭제하도록 구성되는, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>18. 제1항에 있어서,상기 제어기는,호스트로부터 상기 프로그램 데이터를 획득하고, 상기 프로그램 데이터를 상기 페이지 버퍼와 상기 온-다이 SRAM에 각각 전송하도록 구성되는, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>19. 3차원(3D) 메모리 디바이스로서,3D NAND 메모리 어레이를 포함하는 제1 반도체 구조체; 및주변 회로와 온-다이(on-die) 정적 랜덤 액세스 메모리(static random-access memory, SRAM)를 포함하는 제2 반도체 구조체를 포함하고,상기 제1 반도체 구조체와 상기 제2 반도체 구조체는 본딩 인터페이스를 통해 본딩되어 상기 3D NAND 메모리 어레이를 상기 주변 회로와 상기 온-다이 SRAM과 결합시키고,상기 주변 회로는,상기 온-다이 SRAM에 결합된 페이지 버퍼; 및상기 온-다이 SRAM 및 상기 페이지 버퍼에 결합된 제어기를 포함하고,상기 제어기는, 제1 배치의 프로그램 데이터를 상기 페이지 버퍼에 로드하고, 상기 온-다이 SRAM의 제2 배치의 프로그램 데이터의 백업 사본과 함께, 상기 제1 배치의 프로그램 데이터의 백업 사본으로, 상기 제1 배치의 프로그램 데이터를 상기 온-다이 SRAM에 캐싱하고;상기 제1 배치의 프로그램 데이터를 상기 페이지 버퍼로부터 상기 3D NAND 메모리 어레이에 프로그래밍하는 상태가 실패인 것에 응답하여, 상기 온-다이 SRAM의 상기 제1 배치의 프로그램 데이터의 백업 사본을 상기 페이지 버퍼에 전송하고, 상기 페이지 버퍼의 상기 제1 배치의 프로그램 데이터의 백업 사본을 상기 3D NAND 메모리 어레이에 프로그래밍하도록 구성되는, 3D 메모리 디바이스.</claim></claimInfo><claimInfo><claim>20. 메모리 시스템으로서,호스트;상기 호스트에 결합된 메모리 디바이스를 포함하고,상기 메모리 디바이스는,3차원(3D) NAND 메모리 어레이;온-다이(on-die) 정적 랜덤 액세스 메모리(static random-access memory, SRAM); 및상기 3D NAND 메모리 어레이에 결합되고 상기 온-다이 SRAM과 동일한 칩에 형성되는 주변 회로를 포함하고,상기 주변 회로는,상기 온-다이 SRAM에 결합되고 복수의 배치의 프로그램 데이터를 상기 호스트로부터 순차적으로 수신하도록 구성된 페이지 버퍼 - 상기 복수의 배치의 프로그램 데이터는 상기 3D NAND 메모리 어레이에 순차적으로 프로그래밍됨 -; 및상기 온-다이 SRAM 및 상기 페이지 버퍼에 결합된 제어기를 포함하고,상기 제어기는, 상기 복수의 배치의 프로그램 데이터 중 하나의 배치를 상기 페이지 버퍼에 로드하고, 상기 배치의 프로그램 데이터를 상기 온-다이 SRAM에 상기 배치의 프로그램 데이터의 백업 사본으로 캐싱하고;상기 배치의 프로그램 데이터를 상기 페이지 버퍼로부터 상기 3D NAND 메모리 어레이에 프로그래밍하는 상태가 실패인 것에 응답하여, 상기 온-다이 SRAM의 상기 배치의 프로그램 데이터의 백업 사본을 상기 페이지 버퍼에 전송하고, 상기 페이지 버퍼의 상기 배치의 프로그램 데이터의 백업 사본을 상기 3D NAND 메모리 어레이에 프로그래밍하도록 구성되는, 메모리 시스템.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>중국, 후베이, 우한, 이스트 레이크 하이-테크 디벨롭먼트 존, 웨이라이 써드 로드, 넘버 **</address><code>520190468022</code><country>중국</country><engName>Yangtze Memory Technologies Co., Ltd.</engName><name>양쯔 메모리 테크놀로지스 씨오., 엘티디.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>중국 ****** 후베이 우한 이스트 레이크 하이-테크 디벨롭...</address><code> </code><country> </country><engName>LI, Yueping</engName><name>리 웨핑</name></inventorInfo><inventorInfo><address>중국 ****** 후베이 우한 이스트 레이크 하이-테크 디벨롭...</address><code> </code><country> </country><engName>HOU, Chun Yuan</engName><name>허우 춘 위안</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 테헤란로 ***, 서림빌딩 **층 (역삼동)</address><code>920011000036</code><country>대한민국</country><engName>YOU ME PATENT &amp; LAW FIRM</engName><name>유미특허법인</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Divisional Application(International Application)] Patent Application</documentEngName><documentName>[분할출원(국제출원)]특허출원서</documentName><receiptDate>2024.04.30</receiptDate><receiptNumber>1-1-2024-0475769-19</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.05.30</receiptDate><receiptNumber>9-5-2025-0517931-76</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.07.24</receiptDate><receiptNumber>1-1-2025-0844640-29</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247014679.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93f6f528066bec197cab4c669a3623a1c3a2647ca23ec9587a5c3f7de97ad5b7686f94e0add9c769ea729a89b6b13728aa90eebeb8bd80c7cf</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf4e5e1b0533d94eef205488fe961fe8c2a7b3559949cf3c75c82ebe915d2efa4f936952af7963ce0f4ad141a76f6aa0178abd0e31f5cee486</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>