- id: 2
  name: XNOR 门
  description: |-
    请写一个描述同或 (XNOR) 门的 Verilog module。
    同或门的逻辑特点是，当两个输入端一个为“0”，另一个为“1”时，输出为“0”; 当两个输入端均为“1”或均为“0”时，输出为“1”。
  description_input: |-
    输入为 a 和 b，均为 1-bit wire。
  description_output: |-
    输出为 out，位宽为 1。
    您应当输出 a 和 b 进行同或运算的结果。

  top_module: "Mux"
  signals: ["a", "b", "out"]

  code_template: |-
    module Xnor( 
        input a, 
        input b, 
        output out
    );
        // 在这里输入你的代码 请不要修改模块和信号名称
    endmodule
  code_reference.v: |-
    module Xnor( 
        input a, 
        input b, 
        output out
    );
        assign out = ~(a ^ b);
    endmodule

  testbenches:
    - |-
      module testbench();
          reg a;
          reg b;
          wire out;
          Xnor myXnor(a, b, out);

          initial begin
              $dumpfile(`DUMP_FILE_NAME);
              $dumpvars;
          end

          initial begin
              #1 a = 0; b = 0;
              #1 a = 1; b = 0;
              #1 a = 0; b = 1;
              #1 a = 1; b = 1;
          end
      endmodule
