module demux_1_2_tb;
  reg sel;
  reg i;
  wire y0,y1;
  demux_1_2 DUT(sel,i,y0,y1);
  initial begin
    $dumpfile("dump.vcd");
    $dumpvars;
    $monitor("sel=%b i=%b y0=%b y1=%b",sel,i,y0,y1);
    sel=0;i=0;#10
    sel=0;i=1;#10
    sel=1;i=0;#10
    sel=1;i=1;
    $finish;
  end
endmodule
