============================================================
  Generated by:           Genus(TM) Synthesis Solution 16.13-s036_1
  Generated on:           Oct 27 2024  11:13:43 am
  Module:                 alu
  Technology library:     fast_vdd1v0 1.0
  Operating conditions:   PVT_1P1V_0C (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

    Instance         Module       Cells  Cell Area  Net Area   Total Area  Wireload     
----------------------------------------------------------------------------------------
alu                                  96        333         0          333    <none> (D) 
  sum_unit      summation_unit       32        176         0          176    <none> (D) 
  gen_prop_inst gen_prop_unit        32         78         0           78    <none> (D) 
  carry_unit4   base8_carry_unit     16         39         0           39    <none> (D) 
  carry_unit3   base4_carry_unit      8         20         0           20    <none> (D) 
  carry_unit2   base2_carry_unit      4         10         0           10    <none> (D) 
  carry_unit1   base2_carry_unit      4         10         0           10    <none> (D) 

 (D) = wireload is default in technology library
