<!DOCTYPE HTML PUBLIC "-//W3C//DTD HTML 4.01 Transitional//EN">
<html>
<head>
<title>Untitled Document</title>
<meta http-equiv="Content-Type" content="text/html; charset="utf-8"">
<link href="../../../css/weiji.css" rel="stylesheet" type="text/css">
<link href="../../../css/weiji.css" rel="stylesheet" type="text/css">
</head>

<body class="bg">
<table width="100%" border="0" cellspacing="2" cellpadding="2">
  <tr> 
    <td class="pt9"><strong> </strong> <br>
      　　M/IO<sup>#</sup>输出为高电平时表示CPU正在执行存储器访问指令，为低表示CPU正在执行I/O访问指令，M/IO<sup>#</sup>的有效电平一般是在前一个总线周期的T<sub>4</sub>状态结束时开始的，并且在本周期中一直保持有效，直至本周期的T<sub>4</sub>状态为止。在DMA方式时，M/IO<sup>#</sup>被置为高阻状态。<br>
      <strong> <br>
      </strong><br>
      <strong> </strong><br>
      <br>
      <br>
      <br>
      <br>
      <br>
      <br>
      　　通常用RD<sup>#</sup>和 WR<sup>#</sup>信号控制存储器或I/O的读出和写入端。RD<sup>#</sup>和 WR<sup>#</sup>指出CPU当前进行的是读还是写操作，它和M/IO<sup>#</sup>信号一起，指出当前进行的是存储器读、I/O读、存储器写、I/O写四种操作中的哪一种。RD<sup>#</sup>和 
      WR<sup>#</sup>信号除了在T<sub>2</sub>～T<sub>3</sub>状态中有效外，还在TW（等待）状态有效。<br>
      　　　　　　表2-4:对存储器或I/O的读/写操作选择<br>
      <img src="../../../images/chap2/p2_1_2_4.gif" width="400" height="109"> 
    </td>
  </tr>
</table>
</body>
</html>
