Fitter report for FBGA
Wed Feb 07 00:49:07 2024
Quartus Prime Version 18.0.0 Build 614 04/24/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Fitter RAM Summary
 24. Fitter DSP Block Usage Summary
 25. DSP Block Details
 26. Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. I/O Rules Summary
 33. I/O Rules Details
 34. I/O Rules Matrix
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Estimated Delay Added for Hold Timing Summary
 38. Estimated Delay Added for Hold Timing Details
 39. Fitter Messages
 40. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Wed Feb 07 00:49:06 2024       ;
; Quartus Prime Version              ; 18.0.0 Build 614 04/24/2018 SJ Lite Edition ;
; Revision Name                      ; FBGA                                        ;
; Top-level Entity Name              ; FBGA                                        ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M50DAF484C7G                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 3,564 / 49,760 ( 7 % )                      ;
;     Total combinational functions  ; 3,432 / 49,760 ( 7 % )                      ;
;     Dedicated logic registers      ; 997 / 49,760 ( 2 % )                        ;
; Total registers                    ; 997                                         ;
; Total pins                         ; 51 / 360 ( 14 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 1,024 / 1,677,312 ( < 1 % )                 ;
; Embedded Multiplier 9-bit elements ; 6 / 288 ( 2 % )                             ;
; Total PLLs                         ; 0 / 4 ( 0 % )                               ;
; UFM blocks                         ; 0 / 1 ( 0 % )                               ;
; ADC blocks                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M50DAF484C7G                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.33        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  11.1%      ;
;     Processor 3            ;  10.9%      ;
;     Processor 4            ;  10.9%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                    ;
+----------+----------------+--------------+------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------+---------------+----------------+
; Location ;                ;              ; Ram_en     ; PIN_B14       ; QSF Assignment ;
+----------+----------------+--------------+------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 4589 ) ; 0.00 % ( 0 / 4589 )        ; 0.00 % ( 0 / 4589 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 4589 ) ; 0.00 % ( 0 / 4589 )        ; 0.00 % ( 0 / 4589 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 4573 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 16 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/CPU/Phase3_FBGA/FBGA/output_files/FBGA.pin.


+---------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                             ;
+---------------------------------------------+-----------------------------+
; Resource                                    ; Usage                       ;
+---------------------------------------------+-----------------------------+
; Total logic elements                        ; 3,564 / 49,760 ( 7 % )      ;
;     -- Combinational with no register       ; 2567                        ;
;     -- Register only                        ; 132                         ;
;     -- Combinational with a register        ; 865                         ;
;                                             ;                             ;
; Logic element usage by number of LUT inputs ;                             ;
;     -- 4 input functions                    ; 2035                        ;
;     -- 3 input functions                    ; 1087                        ;
;     -- <=2 input functions                  ; 310                         ;
;     -- Register only                        ; 132                         ;
;                                             ;                             ;
; Logic elements by mode                      ;                             ;
;     -- normal mode                          ; 2600                        ;
;     -- arithmetic mode                      ; 832                         ;
;                                             ;                             ;
; Total registers*                            ; 997 / 51,509 ( 2 % )        ;
;     -- Dedicated logic registers            ; 997 / 49,760 ( 2 % )        ;
;     -- I/O registers                        ; 0 / 1,749 ( 0 % )           ;
;                                             ;                             ;
; Total LABs:  partially or completely used   ; 250 / 3,110 ( 8 % )         ;
; Virtual pins                                ; 0                           ;
; I/O pins                                    ; 51 / 360 ( 14 % )           ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )              ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )             ;
;                                             ;                             ;
; M9Ks                                        ; 1 / 182 ( < 1 % )           ;
; UFM blocks                                  ; 0 / 1 ( 0 % )               ;
; ADC blocks                                  ; 0 / 2 ( 0 % )               ;
; Total block memory bits                     ; 1,024 / 1,677,312 ( < 1 % ) ;
; Total block memory implementation bits      ; 9,216 / 1,677,312 ( < 1 % ) ;
; Embedded Multiplier 9-bit elements          ; 6 / 288 ( 2 % )             ;
; PLLs                                        ; 0 / 4 ( 0 % )               ;
; Global signals                              ; 2                           ;
;     -- Global clocks                        ; 2 / 20 ( 10 % )             ;
; JTAGs                                       ; 0 / 1 ( 0 % )               ;
; CRC blocks                                  ; 0 / 1 ( 0 % )               ;
; Remote update blocks                        ; 0 / 1 ( 0 % )               ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )               ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )               ;
; Average interconnect usage (total/H/V)      ; 4.2% / 4.0% / 4.4%          ;
; Peak interconnect usage (total/H/V)         ; 48.6% / 46.1% / 52.3%       ;
; Maximum fan-out                             ; 997                         ;
; Highest non-global fan-out                  ; 167                         ;
; Total fan-out                               ; 15079                       ;
; Average fan-out                             ; 3.24                        ;
+---------------------------------------------+-----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 3564 / 49760 ( 7 % ) ; 0 / 49760 ( 0 % )              ;
;     -- Combinational with no register       ; 2567                 ; 0                              ;
;     -- Register only                        ; 132                  ; 0                              ;
;     -- Combinational with a register        ; 865                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 2035                 ; 0                              ;
;     -- 3 input functions                    ; 1087                 ; 0                              ;
;     -- <=2 input functions                  ; 310                  ; 0                              ;
;     -- Register only                        ; 132                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 2600                 ; 0                              ;
;     -- arithmetic mode                      ; 832                  ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 997                  ; 0                              ;
;     -- Dedicated logic registers            ; 997 / 49760 ( 2 % )  ; 0 / 49760 ( 0 % )              ;
;     -- I/O registers                        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 250 / 3110 ( 8 % )   ; 0 / 3110 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 51                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 6 / 288 ( 2 % )      ; 0 / 288 ( 0 % )                ;
; Total memory bits                           ; 1024                 ; 0                              ;
; Total RAM block bits                        ; 9216                 ; 0                              ;
; M9K                                         ; 1 / 182 ( < 1 % )    ; 0 / 182 ( 0 % )                ;
; Clock control block                         ; 2 / 24 ( 8 % )       ; 0 / 24 ( 0 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )      ; 0 / 1 ( 0 % )                  ;
; Analog-to-Digital Converter                 ; 2 / 2 ( 100 % )      ; 0 / 2 ( 0 % )                  ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 15190                ; 8                              ;
;     -- Registered Connections               ; 3507                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 9                    ; 0                              ;
;     -- Output Ports                         ; 42                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; clk      ; P11   ; 3        ; 34           ; 0            ; 28           ; 999                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; en       ; F15   ; 7        ; 69           ; 54           ; 0            ; 118                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; mux32[0] ; C10   ; 7        ; 51           ; 54           ; 28           ; 159                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; mux32[1] ; C11   ; 7        ; 51           ; 54           ; 21           ; 162                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; mux32[2] ; D12   ; 7        ; 51           ; 54           ; 0            ; 20                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; mux32[3] ; C12   ; 7        ; 54           ; 54           ; 28           ; 18                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; mux32[4] ; A12   ; 7        ; 54           ; 54           ; 21           ; 16                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; reset    ; A14   ; 7        ; 58           ; 54           ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
; selector ; B12   ; 7        ; 49           ; 54           ; 0            ; 28                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; 0         ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; digit_1[0] ; C14   ; 7        ; 58           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digit_1[1] ; E15   ; 7        ; 74           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digit_1[2] ; C15   ; 7        ; 60           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digit_1[3] ; C16   ; 7        ; 62           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digit_1[4] ; E16   ; 7        ; 74           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digit_1[5] ; D17   ; 7        ; 74           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digit_1[6] ; C17   ; 7        ; 74           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digit_2[0] ; C18   ; 7        ; 69           ; 54           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digit_2[1] ; D18   ; 6        ; 78           ; 49           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digit_2[2] ; E18   ; 6        ; 78           ; 49           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digit_2[3] ; B16   ; 7        ; 60           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digit_2[4] ; A17   ; 7        ; 64           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digit_2[5] ; A18   ; 7        ; 66           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digit_2[6] ; B17   ; 7        ; 69           ; 54           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digit_3[0] ; B20   ; 6        ; 78           ; 44           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digit_3[1] ; A20   ; 7        ; 66           ; 54           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digit_3[2] ; B19   ; 7        ; 69           ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digit_3[3] ; A21   ; 6        ; 78           ; 44           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digit_3[4] ; B21   ; 6        ; 78           ; 43           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digit_3[5] ; C22   ; 6        ; 78           ; 35           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digit_3[6] ; B22   ; 6        ; 78           ; 43           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digit_4[0] ; F21   ; 6        ; 78           ; 35           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digit_4[1] ; E22   ; 6        ; 78           ; 33           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digit_4[2] ; E21   ; 6        ; 78           ; 33           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digit_4[3] ; C19   ; 7        ; 69           ; 54           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digit_4[4] ; C20   ; 6        ; 78           ; 41           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digit_4[5] ; D19   ; 6        ; 78           ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digit_4[6] ; E17   ; 6        ; 78           ; 43           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digit_5[0] ; F18   ; 6        ; 78           ; 40           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digit_5[1] ; E20   ; 6        ; 78           ; 40           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digit_5[2] ; E19   ; 6        ; 78           ; 40           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digit_5[3] ; J18   ; 6        ; 78           ; 42           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digit_5[4] ; H19   ; 6        ; 78           ; 45           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digit_5[5] ; F19   ; 6        ; 78           ; 40           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digit_5[6] ; F20   ; 6        ; 78           ; 35           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digit_6[0] ; J20   ; 6        ; 78           ; 45           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digit_6[1] ; K20   ; 6        ; 78           ; 42           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digit_6[2] ; L18   ; 6        ; 78           ; 37           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digit_6[3] ; N18   ; 6        ; 78           ; 34           ; 22           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digit_6[4] ; M20   ; 6        ; 78           ; 34           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digit_6[5] ; N19   ; 6        ; 78           ; 34           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; digit_6[6] ; N20   ; 6        ; 78           ; 34           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; H2       ; DIFFIO_RX_L17n, DIFFOUT_L17n, TMS, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TMS~        ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L17p, DIFFOUT_L17p, TCK, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TCK~        ; Dual Purpose Pin ;
; L4       ; DIFFIO_RX_L18n, DIFFOUT_L18n, TDI, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDI~        ; Dual Purpose Pin ;
; M5       ; DIFFIO_RX_L18p, DIFFOUT_L18p, TDO, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDO~        ; Dual Purpose Pin ;
; H10      ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; H9       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; G9       ; DIFFIO_RX_T50p, DIFFOUT_T50p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; F8       ; DIFFIO_RX_T50n, DIFFOUT_T50n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ;
; 1B       ; 4 / 24 ( 17 % )  ; 2.5V          ; --           ;
; 2        ; 0 / 36 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 1 / 48 ( 2 % )   ; 2.5V          ; --           ;
; 4        ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 40 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 27 / 60 ( 45 % ) ; 2.5V          ; --           ;
; 7        ; 23 / 52 ( 44 % ) ; 2.5V          ; --           ;
; 8        ; 4 / 36 ( 11 % )  ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                      ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                 ; Dir.   ; I/O Standard          ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; A2       ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 483        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 473        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 471        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 447        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 435        ; 7        ; mux32[4]                                       ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 425        ; 7        ; reset                                          ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 421        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 407        ; 7        ; digit_2[4]                                     ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 405        ; 7        ; digit_2[5]                                     ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 401        ; 7        ; digit_3[1]                                     ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; A21      ; 371        ; 6        ; digit_3[3]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; A22      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA2      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA3      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA5      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 180        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA12     ; 182        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 197        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; AA14     ; 201        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 212        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AA19     ; 217        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 245        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 247        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; AB2      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB3      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB7      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 177        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 179        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ; 181        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 183        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 199        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 241        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 213        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 215        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ; 225        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B1       ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B2       ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B3       ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B7       ; 469        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 451        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B10      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 441        ; 7        ; selector                                       ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B14      ; 427        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ; 417        ; 7        ; digit_2[3]                                     ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 402        ; 7        ; digit_2[6]                                     ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; B19      ; 399        ; 7        ; digit_3[2]                                     ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 369        ; 6        ; digit_3[0]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B21      ; 367        ; 6        ; digit_3[4]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B22      ; 365        ; 6        ; digit_3[6]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 33         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; C2       ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C3       ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 467        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 465        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 442        ; 7        ; mux32[0]                                       ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 440        ; 7        ; mux32[1]                                       ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 436        ; 7        ; mux32[3]                                       ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 424        ; 7        ; digit_1[0]                                     ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C15      ; 418        ; 7        ; digit_1[2]                                     ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C16      ; 416        ; 7        ; digit_1[3]                                     ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C17      ; 391        ; 7        ; digit_1[6]                                     ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C18      ; 400        ; 7        ; digit_2[0]                                     ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C19      ; 397        ; 7        ; digit_4[3]                                     ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 357        ; 6        ; digit_4[4]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C21      ; 347        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 343        ; 6        ; digit_3[5]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 35         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 31         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 29         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; D4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D5       ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; --       ; --           ;
; D8       ; 472        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D12      ; 438        ; 7        ; mux32[2]                                       ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 428        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D17      ; 389        ; 7        ; digit_1[5]                                     ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; D18      ; 385        ; 6        ; digit_2[1]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D19      ; 359        ; 6        ; digit_4[5]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D20      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; D21      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; D22      ; 341        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 41         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E3       ; 3          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 1          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; E6       ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; E8       ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 466        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 464        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 390        ; 7        ; digit_1[1]                                     ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 388        ; 7        ; digit_1[4]                                     ; output ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; E17      ; 366        ; 6        ; digit_4[6]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E18      ; 387        ; 6        ; digit_2[2]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E19      ; 352        ; 6        ; digit_5[2]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E20      ; 355        ; 6        ; digit_5[1]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E21      ; 335        ; 6        ; digit_4[2]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E22      ; 333        ; 6        ; digit_4[1]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 47         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 43         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 7          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 2          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F5       ; 0          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; NC                                             ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; F7       ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 494        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT            ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; F14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; F15      ; 398        ; 7        ; en                                             ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ; 396        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ; 354        ; 6        ; digit_5[0]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F19      ; 353        ; 6        ; digit_5[5]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F20      ; 342        ; 6        ; digit_5[6]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F21      ; 340        ; 6        ; digit_4[0]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F22      ; 331        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 45         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 34         ; 1B       ; ~ALTERA_TCK~ / RESERVED_INPUT                  ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 11         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 5          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ;            ;          ; ANAIN1                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; G6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCD_PLL3                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G9       ; 492        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G11      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G12      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G13      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G14      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; G15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; VCCD_PLL2                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; G17      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G19      ; 330        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G20      ; 328        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; G21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; G22      ; 329        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 44         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 32         ; 1B       ; ~ALTERA_TMS~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; H3       ; 10         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 9          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ;            ;          ; REFGND                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; ADC_VREF                                       ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ; --       ; VCCA_ADC                                       ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H8       ;            ; --       ; VCCA3                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H9       ; 482        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT              ; input  ; 2.5 V Schmitt Trigger ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 480        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT           ; input  ; 2.5 V                 ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 470        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 420        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ;            ; --       ; VCCA2                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; H17      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H19      ; 372        ; 6        ; digit_5[4]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H20      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 323        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 321        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 46         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J3       ; 15         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 8          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; ANAIN2                                         ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                         ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ; 4          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J9       ; 6          ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J10      ; 468        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ; 446        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J12      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 368        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; J18      ; 362        ; 6        ; digit_5[3]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; J20      ; 373        ; 6        ; digit_6[0]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J21      ; 327        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 325        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 49         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 37         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K4       ; 13         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ; 12         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 14         ; 1A       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K8       ; 28         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ; 30         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K15      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; K18      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K20      ; 363        ; 6        ; digit_6[1]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K21      ; 326        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 324        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 51         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 39         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ;            ;          ; DNU                                            ;        ;                       ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1B       ; ~ALTERA_TDI~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V Schmitt Trigger ;         ; Row I/O    ; N               ; no       ; On           ;
; L5       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L6       ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L7       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L8       ; 40         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ; 42         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L14      ; 344        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L15      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L18      ; 350        ; 6        ; digit_6[2]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L19      ; 349        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L20      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; L21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; L22      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ; 50         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 48         ; 1B       ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 38         ; 1B       ; ~ALTERA_TDO~                                   ; output ; 2.5 V                 ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M7       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M8       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ; 334        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M15      ; 332        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; M18      ; 348        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; M20      ; 337        ; 6        ; digit_6[4]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M21      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N8       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                                            ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; N14      ; 320        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 322        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N17      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; N18      ; 336        ; 6        ; digit_6[3]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N19      ; 338        ; 6        ; digit_6[5]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N20      ; 339        ; 6        ; digit_6[6]                                     ; output ; 2.5 V                 ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N21      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P7       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P8       ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P11      ; 166        ; 3        ; clk                                            ; input  ; 2.5 V                 ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ; 178        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P13      ; 198        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; P14      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; P18      ; 310        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P19      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P20      ; 311        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P21      ; 305        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ;            ; --       ; VCCA1                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R9       ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 196        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 294        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R15      ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R16      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; R18      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R20      ; 299        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; R22      ; 301        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T3       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T5       ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T7       ;            ;          ; VCCD_PLL1                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; T8       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T10      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T11      ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T13      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ; --       ; VCCA4                                          ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; T18      ; 298        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T20      ; 297        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T21      ; 293        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U1       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U7       ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U9       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U11      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U12      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 2.5V    ; --         ;                 ; --       ; --           ;
; U15      ; 208        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCD_PLL4                                      ; power  ;                       ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 246        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U18      ; 244        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U19      ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 290        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 300        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 302        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V3       ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V5       ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V7       ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V10      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 192        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 216        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V17      ; 242        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; V18      ; 280        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V19      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; V20      ; 288        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V21      ; 289        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W4       ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W5       ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W6       ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W10      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W12      ; 193        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W13      ; 195        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 194        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W15      ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ; 218        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W17      ; 240        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ; 226        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; W19      ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; W22      ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y2       ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y3       ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y5       ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y6       ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y12      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 200        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 202        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ;            ;          ; GND                                            ; gnd    ;                       ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 207        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 214        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ; 219        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y19      ; 224        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Column I/O ;                 ; no       ; On           ;
; Y20      ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y21      ; 287        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                ;        ;                       ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------+
; I/O Assignment Warnings                    ;
+------------+-------------------------------+
; Pin Name   ; Reason                        ;
+------------+-------------------------------+
; reset      ; Incomplete set of assignments ;
; digit_1[0] ; Incomplete set of assignments ;
; digit_1[1] ; Incomplete set of assignments ;
; digit_1[2] ; Incomplete set of assignments ;
; digit_1[3] ; Incomplete set of assignments ;
; digit_1[4] ; Incomplete set of assignments ;
; digit_1[5] ; Incomplete set of assignments ;
; digit_1[6] ; Incomplete set of assignments ;
; digit_2[0] ; Incomplete set of assignments ;
; digit_2[1] ; Incomplete set of assignments ;
; digit_2[2] ; Incomplete set of assignments ;
; digit_2[3] ; Incomplete set of assignments ;
; digit_2[4] ; Incomplete set of assignments ;
; digit_2[5] ; Incomplete set of assignments ;
; digit_2[6] ; Incomplete set of assignments ;
; digit_3[0] ; Incomplete set of assignments ;
; digit_3[1] ; Incomplete set of assignments ;
; digit_3[2] ; Incomplete set of assignments ;
; digit_3[3] ; Incomplete set of assignments ;
; digit_3[4] ; Incomplete set of assignments ;
; digit_3[5] ; Incomplete set of assignments ;
; digit_3[6] ; Incomplete set of assignments ;
; digit_4[0] ; Incomplete set of assignments ;
; digit_4[1] ; Incomplete set of assignments ;
; digit_4[2] ; Incomplete set of assignments ;
; digit_4[3] ; Incomplete set of assignments ;
; digit_4[4] ; Incomplete set of assignments ;
; digit_4[5] ; Incomplete set of assignments ;
; digit_4[6] ; Incomplete set of assignments ;
; digit_5[0] ; Incomplete set of assignments ;
; digit_5[1] ; Incomplete set of assignments ;
; digit_5[2] ; Incomplete set of assignments ;
; digit_5[3] ; Incomplete set of assignments ;
; digit_5[4] ; Incomplete set of assignments ;
; digit_5[5] ; Incomplete set of assignments ;
; digit_5[6] ; Incomplete set of assignments ;
; digit_6[0] ; Incomplete set of assignments ;
; digit_6[1] ; Incomplete set of assignments ;
; digit_6[2] ; Incomplete set of assignments ;
; digit_6[3] ; Incomplete set of assignments ;
; digit_6[4] ; Incomplete set of assignments ;
; digit_6[5] ; Incomplete set of assignments ;
; digit_6[6] ; Incomplete set of assignments ;
; selector   ; Incomplete set of assignments ;
; clk        ; Incomplete set of assignments ;
; en         ; Incomplete set of assignments ;
; mux32[0]   ; Incomplete set of assignments ;
; mux32[1]   ; Incomplete set of assignments ;
; mux32[2]   ; Incomplete set of assignments ;
; mux32[3]   ; Incomplete set of assignments ;
; mux32[4]   ; Incomplete set of assignments ;
+------------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                                            ; Entity Name         ; Library Name ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
; |FBGA                                        ; 3564 (417)  ; 997 (114)                 ; 0 (0)         ; 1024        ; 1    ; 1          ; 6            ; 0       ; 3         ; 51   ; 0            ; 2567 (302)   ; 132 (0)           ; 865 (245)        ; 0          ; |FBGA                                                                                                                                          ; FBGA                ; work         ;
;    |Main:m_dut|                              ; 3148 (25)   ; 883 (0)                   ; 0 (0)         ; 1024        ; 1    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 2265 (25)    ; 132 (0)           ; 751 (0)          ; 0          ; |FBGA|Main:m_dut                                                                                                                               ; Main                ; work         ;
;       |ALU:alu|                              ; 1278 (133)  ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 1269 (133)   ; 0 (0)             ; 9 (0)            ; 0          ; |FBGA|Main:m_dut|ALU:alu                                                                                                                       ; ALU                 ; work         ;
;          |lpm_divide:Div0|                   ; 1117 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1108 (0)     ; 0 (0)             ; 9 (0)            ; 0          ; |FBGA|Main:m_dut|ALU:alu|lpm_divide:Div0                                                                                                       ; lpm_divide          ; work         ;
;             |lpm_divide_7vl:auto_generated|  ; 1117 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1108 (0)     ; 0 (0)             ; 9 (0)            ; 0          ; |FBGA|Main:m_dut|ALU:alu|lpm_divide:Div0|lpm_divide_7vl:auto_generated                                                                         ; lpm_divide_7vl      ; work         ;
;                |sign_div_unsign_9nh:divider| ; 1117 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1108 (0)     ; 0 (0)             ; 9 (0)            ; 0          ; |FBGA|Main:m_dut|ALU:alu|lpm_divide:Div0|lpm_divide_7vl:auto_generated|sign_div_unsign_9nh:divider                                             ; sign_div_unsign_9nh ; work         ;
;                   |alt_u_div_ske:divider|    ; 1117 (1116) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1108 (1107)  ; 0 (0)             ; 9 (9)            ; 0          ; |FBGA|Main:m_dut|ALU:alu|lpm_divide:Div0|lpm_divide_7vl:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_ske:divider                       ; alt_u_div_ske       ; work         ;
;                      |add_sub_u3c:add_sub_1| ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |FBGA|Main:m_dut|ALU:alu|lpm_divide:Div0|lpm_divide_7vl:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_ske:divider|add_sub_u3c:add_sub_1 ; add_sub_u3c         ; work         ;
;          |lpm_mult:Mult0|                    ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; 0          ; |FBGA|Main:m_dut|ALU:alu|lpm_mult:Mult0                                                                                                        ; lpm_mult            ; work         ;
;             |mult_tns:auto_generated|        ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 0 (0)            ; 0          ; |FBGA|Main:m_dut|ALU:alu|lpm_mult:Mult0|mult_tns:auto_generated                                                                                ; mult_tns            ; work         ;
;       |Branch:Branch_Unit|                   ; 63 (63)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 30 (30)          ; 0          ; |FBGA|Main:m_dut|Branch:Branch_Unit                                                                                                            ; Branch              ; work         ;
;       |ControlUnit:control_inst|             ; 13 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 2 (2)            ; 0          ; |FBGA|Main:m_dut|ControlUnit:control_inst                                                                                                      ; ControlUnit         ; work         ;
;       |EX_MEM_Register:EX_MEM_R|             ; 105 (105)   ; 102 (102)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 8 (8)             ; 94 (94)          ; 0          ; |FBGA|Main:m_dut|EX_MEM_Register:EX_MEM_R                                                                                                      ; EX_MEM_Register     ; work         ;
;       |ForwardingUnit:Forwarding_ALU|        ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 9 (9)            ; 0          ; |FBGA|Main:m_dut|ForwardingUnit:Forwarding_ALU                                                                                                 ; ForwardingUnit      ; work         ;
;       |ForwardingUnit:Forwarding_Branch|     ; 29 (29)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 2 (2)            ; 0          ; |FBGA|Main:m_dut|ForwardingUnit:Forwarding_Branch                                                                                              ; ForwardingUnit      ; work         ;
;       |Hazard_Unit:Hazard_unit|              ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 0          ; |FBGA|Main:m_dut|Hazard_Unit:Hazard_unit                                                                                                       ; Hazard_Unit         ; work         ;
;       |ID_EX_Register:ID_EX_R|               ; 150 (150)   ; 117 (117)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 1 (1)             ; 118 (118)        ; 0          ; |FBGA|Main:m_dut|ID_EX_Register:ID_EX_R                                                                                                        ; ID_EX_Register      ; work         ;
;       |IF_ID_Register:IF_ID_R|               ; 50 (50)     ; 49 (49)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 49 (49)          ; 0          ; |FBGA|Main:m_dut|IF_ID_Register:IF_ID_R                                                                                                        ; IF_ID_Register      ; work         ;
;       |INST_MEM:inst_mem|                    ; 23 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 15 (15)          ; 0          ; |FBGA|Main:m_dut|INST_MEM:inst_mem                                                                                                             ; INST_MEM            ; work         ;
;       |MEM_WB_Register:MEM_WB_R|             ; 38 (38)     ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 37 (37)          ; 0          ; |FBGA|Main:m_dut|MEM_WB_Register:MEM_WB_R                                                                                                      ; MEM_WB_Register     ; work         ;
;       |MUX2_1:Address_MUX|                   ; 195 (195)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 162 (162)    ; 0 (0)             ; 33 (33)          ; 0          ; |FBGA|Main:m_dut|MUX2_1:Address_MUX                                                                                                            ; MUX2_1              ; work         ;
;       |MUX2_1:RAM_Data_MUX|                  ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0          ; |FBGA|Main:m_dut|MUX2_1:RAM_Data_MUX                                                                                                           ; MUX2_1              ; work         ;
;       |MUX2_1:alu_sec_input|                 ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 3 (3)            ; 0          ; |FBGA|Main:m_dut|MUX2_1:alu_sec_input                                                                                                          ; MUX2_1              ; work         ;
;       |MUX4_1:ALU_Forwarding_A_MUX|          ; 64 (64)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (51)      ; 0 (0)             ; 13 (13)          ; 0          ; |FBGA|Main:m_dut|MUX4_1:ALU_Forwarding_A_MUX                                                                                                   ; MUX4_1              ; work         ;
;       |MUX4_1:ALU_Forwarding_B_MUX|          ; 68 (68)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 26 (26)          ; 0          ; |FBGA|Main:m_dut|MUX4_1:ALU_Forwarding_B_MUX                                                                                                   ; MUX4_1              ; work         ;
;       |MUX4_1:Branch_Forwarding_A_MUX|       ; 78 (78)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (76)      ; 0 (0)             ; 2 (2)            ; 0          ; |FBGA|Main:m_dut|MUX4_1:Branch_Forwarding_A_MUX                                                                                                ; MUX4_1              ; work         ;
;       |MUX4_1:Branch_Forwarding_B_MUX|       ; 64 (64)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (61)      ; 0 (0)             ; 3 (3)            ; 0          ; |FBGA|Main:m_dut|MUX4_1:Branch_Forwarding_B_MUX                                                                                                ; MUX4_1              ; work         ;
;       |MUX4_1:pc_final_main|                 ; 79 (79)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (77)      ; 0 (0)             ; 2 (2)            ; 0          ; |FBGA|Main:m_dut|MUX4_1:pc_final_main                                                                                                          ; MUX4_1              ; work         ;
;       |MUX5bit:mux_inst|                     ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; 0          ; |FBGA|Main:m_dut|MUX5bit:mux_inst                                                                                                              ; MUX5bit             ; work         ;
;       |PC:pc_inst|                           ; 50 (50)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 34 (34)          ; 0          ; |FBGA|Main:m_dut|PC:pc_inst                                                                                                                    ; PC                  ; work         ;
;       |RAM:ram|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |FBGA|Main:m_dut|RAM:ram                                                                                                                       ; RAM                 ; work         ;
;          |altsyncram:mem_rtl_0|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |FBGA|Main:m_dut|RAM:ram|altsyncram:mem_rtl_0                                                                                                  ; altsyncram          ; work         ;
;             |altsyncram_q171:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |FBGA|Main:m_dut|RAM:ram|altsyncram:mem_rtl_0|altsyncram_q171:auto_generated                                                                   ; altsyncram_q171     ; work         ;
;       |RegisterFile:reg_file_inst|           ; 817 (218)   ; 543 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 274 (218)    ; 122 (0)           ; 421 (253)        ; 0          ; |FBGA|Main:m_dut|RegisterFile:reg_file_inst                                                                                                    ; RegisterFile        ; work         ;
;          |RegFile_decoder:dex|               ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 3 (3)            ; 0          ; |FBGA|Main:m_dut|RegisterFile:reg_file_inst|RegFile_decoder:dex                                                                                ; RegFile_decoder     ; work         ;
;          |RegFile_regn:Reg_10|               ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0          ; |FBGA|Main:m_dut|RegisterFile:reg_file_inst|RegFile_regn:Reg_10                                                                                ; RegFile_regn        ; work         ;
;          |RegFile_regn:Reg_11|               ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 28 (28)          ; 0          ; |FBGA|Main:m_dut|RegisterFile:reg_file_inst|RegFile_regn:Reg_11                                                                                ; RegFile_regn        ; work         ;
;          |RegFile_regn:Reg_12|               ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0          ; |FBGA|Main:m_dut|RegisterFile:reg_file_inst|RegFile_regn:Reg_12                                                                                ; RegFile_regn        ; work         ;
;          |RegFile_regn:Reg_13|               ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0          ; |FBGA|Main:m_dut|RegisterFile:reg_file_inst|RegFile_regn:Reg_13                                                                                ; RegFile_regn        ; work         ;
;          |RegFile_regn:Reg_14|               ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 22 (22)          ; 0          ; |FBGA|Main:m_dut|RegisterFile:reg_file_inst|RegFile_regn:Reg_14                                                                                ; RegFile_regn        ; work         ;
;          |RegFile_regn:Reg_15|               ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 14 (14)          ; 0          ; |FBGA|Main:m_dut|RegisterFile:reg_file_inst|RegFile_regn:Reg_15                                                                                ; RegFile_regn        ; work         ;
;          |RegFile_regn:Reg_1|                ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 5 (5)             ; 27 (27)          ; 0          ; |FBGA|Main:m_dut|RegisterFile:reg_file_inst|RegFile_regn:Reg_1                                                                                 ; RegFile_regn        ; work         ;
;          |RegFile_regn:Reg_2|                ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0          ; |FBGA|Main:m_dut|RegisterFile:reg_file_inst|RegFile_regn:Reg_2                                                                                 ; RegFile_regn        ; work         ;
;          |RegFile_regn:Reg_31|               ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 28 (28)           ; 4 (4)            ; 0          ; |FBGA|Main:m_dut|RegisterFile:reg_file_inst|RegFile_regn:Reg_31                                                                                ; RegFile_regn        ; work         ;
;          |RegFile_regn:Reg_3|                ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0          ; |FBGA|Main:m_dut|RegisterFile:reg_file_inst|RegFile_regn:Reg_3                                                                                 ; RegFile_regn        ; work         ;
;          |RegFile_regn:Reg_4|                ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 31 (31)          ; 0          ; |FBGA|Main:m_dut|RegisterFile:reg_file_inst|RegFile_regn:Reg_4                                                                                 ; RegFile_regn        ; work         ;
;          |RegFile_regn:Reg_5|                ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0          ; |FBGA|Main:m_dut|RegisterFile:reg_file_inst|RegFile_regn:Reg_5                                                                                 ; RegFile_regn        ; work         ;
;          |RegFile_regn:Reg_6|                ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 22 (22)          ; 0          ; |FBGA|Main:m_dut|RegisterFile:reg_file_inst|RegFile_regn:Reg_6                                                                                 ; RegFile_regn        ; work         ;
;          |RegFile_regn:Reg_7|                ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 24 (24)          ; 0          ; |FBGA|Main:m_dut|RegisterFile:reg_file_inst|RegFile_regn:Reg_7                                                                                 ; RegFile_regn        ; work         ;
;          |RegFile_regn:Reg_8|                ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 15 (15)          ; 0          ; |FBGA|Main:m_dut|RegisterFile:reg_file_inst|RegFile_regn:Reg_8                                                                                 ; RegFile_regn        ; work         ;
;          |RegFile_regn:Reg_9|                ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 21 (21)           ; 11 (11)          ; 0          ; |FBGA|Main:m_dut|RegisterFile:reg_file_inst|RegFile_regn:Reg_9                                                                                 ; RegFile_regn        ; work         ;
;          |Stack_Memory:MIPS_Stack|           ; 38 (38)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 0 (0)             ; 1 (1)            ; 0          ; |FBGA|Main:m_dut|RegisterFile:reg_file_inst|Stack_Memory:MIPS_Stack                                                                            ; Stack_Memory        ; work         ;
;          |Stack_regn:Reg_29|                 ; 38 (38)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 31 (31)          ; 0          ; |FBGA|Main:m_dut|RegisterFile:reg_file_inst|Stack_regn:Reg_29                                                                                  ; Stack_regn          ; work         ;
;       |WB_MUX4_1:Write_back|                 ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 29 (29)          ; 0          ; |FBGA|Main:m_dut|WB_MUX4_1:Write_back                                                                                                          ; WB_MUX4_1           ; work         ;
;       |adder:add|                            ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 0 (0)             ; 0 (0)            ; 0          ; |FBGA|Main:m_dut|adder:add                                                                                                                     ; adder               ; work         ;
;       |alu_control:alu_ctrl|                 ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 0 (0)             ; 4 (4)            ; 0          ; |FBGA|Main:m_dut|alu_control:alu_ctrl                                                                                                          ; alu_control         ; work         ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                        ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; Name       ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+------------+----------+---------------+---------------+-----------------------+-----+------+
; reset      ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; digit_1[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digit_1[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digit_1[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digit_1[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digit_1[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digit_1[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digit_1[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digit_2[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digit_2[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digit_2[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digit_2[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digit_2[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digit_2[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digit_2[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digit_3[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digit_3[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digit_3[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digit_3[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digit_3[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digit_3[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digit_3[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digit_4[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digit_4[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digit_4[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digit_4[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digit_4[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digit_4[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digit_4[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digit_5[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digit_5[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digit_5[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digit_5[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digit_5[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digit_5[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digit_5[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digit_6[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digit_6[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digit_6[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digit_6[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digit_6[4] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digit_6[5] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; digit_6[6] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; selector   ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; clk        ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --  ; --   ;
; en         ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; mux32[0]   ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; mux32[1]   ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; mux32[2]   ; Input    ; --            ; (6) 868 ps    ; --                    ; --  ; --   ;
; mux32[3]   ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
; mux32[4]   ; Input    ; (6) 868 ps    ; --            ; --                    ; --  ; --   ;
+------------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                      ;
+-------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                   ; Pad To Core Index ; Setting ;
+-------------------------------------------------------+-------------------+---------+
; reset                                                 ;                   ;         ;
; selector                                              ;                   ;         ;
;      - digit_3[3]~0                                   ; 1                 ; 6       ;
;      - digit_3[4]~1                                   ; 1                 ; 6       ;
;      - digit_3[5]~2                                   ; 1                 ; 6       ;
;      - digit_4[0]~0                                   ; 1                 ; 6       ;
;      - digit_4[1]~1                                   ; 1                 ; 6       ;
;      - digit_4[4]~2                                   ; 1                 ; 6       ;
;      - digit_4[5]~3                                   ; 1                 ; 6       ;
;      - digit_1~0                                      ; 1                 ; 6       ;
;      - digit_1~1                                      ; 1                 ; 6       ;
;      - digit_1~2                                      ; 1                 ; 6       ;
;      - digit_1~3                                      ; 1                 ; 6       ;
;      - digit_1~4                                      ; 1                 ; 6       ;
;      - digit_1~5                                      ; 1                 ; 6       ;
;      - digit_1~6                                      ; 1                 ; 6       ;
;      - digit_2~0                                      ; 1                 ; 6       ;
;      - digit_2~1                                      ; 1                 ; 6       ;
;      - digit_2~2                                      ; 1                 ; 6       ;
;      - digit_2~3                                      ; 1                 ; 6       ;
;      - digit_2~4                                      ; 1                 ; 6       ;
;      - digit_2~5                                      ; 1                 ; 6       ;
;      - digit_2~6                                      ; 1                 ; 6       ;
;      - digit_3~7                                      ; 1                 ; 6       ;
;      - digit_3~9                                      ; 1                 ; 6       ;
;      - digit_3~10                                     ; 1                 ; 6       ;
;      - digit_3~11                                     ; 1                 ; 6       ;
;      - digit_4~5                                      ; 1                 ; 6       ;
;      - digit_4~6                                      ; 1                 ; 6       ;
;      - digit_4~8                                      ; 1                 ; 6       ;
; clk                                                   ;                   ;         ;
;      - Main:m_dut|ID_EX_Register:ID_EX_R|Out_ALUOp[2] ; 1                 ; 0       ;
;      - Main:m_dut|ID_EX_Register:ID_EX_R|Out_ALUOp[3] ; 1                 ; 0       ;
; en                                                    ;                   ;         ;
;      - show_reg[3]                                    ; 1                 ; 6       ;
;      - show_reg[2]                                    ; 1                 ; 6       ;
;      - show_reg[1]                                    ; 1                 ; 6       ;
;      - show_reg[0]                                    ; 1                 ; 6       ;
;      - digit_1[6]~reg0                                ; 1                 ; 6       ;
;      - digit_1[5]~reg0                                ; 1                 ; 6       ;
;      - digit_1[4]~reg0                                ; 1                 ; 6       ;
;      - digit_1[3]~reg0                                ; 1                 ; 6       ;
;      - digit_1[2]~reg0                                ; 1                 ; 6       ;
;      - digit_1[1]~reg0                                ; 1                 ; 6       ;
;      - digit_1[0]~reg0                                ; 1                 ; 6       ;
;      - digit_2[6]~reg0                                ; 1                 ; 6       ;
;      - digit_2[5]~reg0                                ; 1                 ; 6       ;
;      - digit_2[4]~reg0                                ; 1                 ; 6       ;
;      - digit_2[3]~reg0                                ; 1                 ; 6       ;
;      - digit_2[2]~reg0                                ; 1                 ; 6       ;
;      - digit_2[1]~reg0                                ; 1                 ; 6       ;
;      - digit_2[0]~reg0                                ; 1                 ; 6       ;
;      - show_reg[16]                                   ; 1                 ; 6       ;
;      - show_reg[17]                                   ; 1                 ; 6       ;
;      - show_reg[18]                                   ; 1                 ; 6       ;
;      - show_reg[19]                                   ; 1                 ; 6       ;
;      - digit_3[0]~reg0                                ; 1                 ; 6       ;
;      - digit_3[1]~reg0                                ; 1                 ; 6       ;
;      - digit_3[2]~reg0                                ; 1                 ; 6       ;
;      - digit_4[2]~reg0                                ; 1                 ; 6       ;
;      - digit_4[3]~reg0                                ; 1                 ; 6       ;
;      - digit_5[4]~reg0                                ; 1                 ; 6       ;
;      - digit_6[4]~reg0                                ; 1                 ; 6       ;
;      - digit_6[1]~reg0                                ; 1                 ; 6       ;
;      - counter[8]                                     ; 1                 ; 6       ;
;      - counter[9]                                     ; 1                 ; 6       ;
;      - counter[10]                                    ; 1                 ; 6       ;
;      - counter[11]                                    ; 1                 ; 6       ;
;      - counter[12]                                    ; 1                 ; 6       ;
;      - counter[13]                                    ; 1                 ; 6       ;
;      - counter[14]                                    ; 1                 ; 6       ;
;      - counter[15]                                    ; 1                 ; 6       ;
;      - counter[16]                                    ; 1                 ; 6       ;
;      - counter[17]                                    ; 1                 ; 6       ;
;      - counter[18]                                    ; 1                 ; 6       ;
;      - counter[19]                                    ; 1                 ; 6       ;
;      - counter[20]                                    ; 1                 ; 6       ;
;      - counter[21]                                    ; 1                 ; 6       ;
;      - counter[22]                                    ; 1                 ; 6       ;
;      - counter[23]                                    ; 1                 ; 6       ;
;      - counter[24]                                    ; 1                 ; 6       ;
;      - counter[25]                                    ; 1                 ; 6       ;
;      - counter[26]                                    ; 1                 ; 6       ;
;      - counter[27]                                    ; 1                 ; 6       ;
;      - counter[28]                                    ; 1                 ; 6       ;
;      - counter[29]                                    ; 1                 ; 6       ;
;      - counter[30]                                    ; 1                 ; 6       ;
;      - counter[31]                                    ; 1                 ; 6       ;
;      - counter[32]                                    ; 1                 ; 6       ;
;      - counter[33]                                    ; 1                 ; 6       ;
;      - counter[34]                                    ; 1                 ; 6       ;
;      - counter[35]                                    ; 1                 ; 6       ;
;      - counter[36]                                    ; 1                 ; 6       ;
;      - counter[37]                                    ; 1                 ; 6       ;
;      - counter[38]                                    ; 1                 ; 6       ;
;      - counter[39]                                    ; 1                 ; 6       ;
;      - counter[7]                                     ; 1                 ; 6       ;
;      - counter[6]                                     ; 1                 ; 6       ;
;      - counter[5]                                     ; 1                 ; 6       ;
;      - counter[4]                                     ; 1                 ; 6       ;
;      - counter[3]                                     ; 1                 ; 6       ;
;      - counter[2]                                     ; 1                 ; 6       ;
;      - counter[1]                                     ; 1                 ; 6       ;
;      - counter[0]                                     ; 1                 ; 6       ;
;      - digit_3[3]~reg0                                ; 1                 ; 6       ;
;      - digit_3[4]~reg0                                ; 1                 ; 6       ;
;      - digit_3[5]~reg0                                ; 1                 ; 6       ;
;      - digit_4[0]~reg0                                ; 1                 ; 6       ;
;      - digit_4[1]~reg0                                ; 1                 ; 6       ;
;      - digit_4[4]~reg0                                ; 1                 ; 6       ;
;      - digit_4[5]~reg0                                ; 1                 ; 6       ;
;      - digit_5[0]~reg0                                ; 1                 ; 6       ;
;      - digit_5[1]~reg0                                ; 1                 ; 6       ;
;      - digit_5[3]~reg0                                ; 1                 ; 6       ;
;      - digit_5[5]~reg0                                ; 1                 ; 6       ;
;      - show_reg[20]                                   ; 1                 ; 6       ;
;      - show_reg[21]                                   ; 1                 ; 6       ;
;      - show_reg[22]                                   ; 1                 ; 6       ;
;      - show_reg[23]                                   ; 1                 ; 6       ;
;      - show_reg[4]                                    ; 1                 ; 6       ;
;      - show_reg[5]                                    ; 1                 ; 6       ;
;      - show_reg[6]                                    ; 1                 ; 6       ;
;      - show_reg[7]                                    ; 1                 ; 6       ;
;      - show_reg[24]                                   ; 1                 ; 6       ;
;      - show_reg[25]                                   ; 1                 ; 6       ;
;      - show_reg[26]                                   ; 1                 ; 6       ;
;      - show_reg[27]                                   ; 1                 ; 6       ;
;      - show_reg[8]                                    ; 1                 ; 6       ;
;      - show_reg[9]                                    ; 1                 ; 6       ;
;      - show_reg[10]                                   ; 1                 ; 6       ;
;      - show_reg[11]                                   ; 1                 ; 6       ;
;      - digit_3~11                                     ; 1                 ; 6       ;
;      - digit_3~12                                     ; 1                 ; 6       ;
;      - show_reg[12]                                   ; 1                 ; 6       ;
;      - show_reg[13]                                   ; 1                 ; 6       ;
;      - show_reg[14]                                   ; 1                 ; 6       ;
;      - show_reg[15]                                   ; 1                 ; 6       ;
;      - show_reg[28]                                   ; 1                 ; 6       ;
;      - show_reg[29]                                   ; 1                 ; 6       ;
;      - show_reg[30]                                   ; 1                 ; 6       ;
;      - show_reg[31]                                   ; 1                 ; 6       ;
;      - digit_4~8                                      ; 1                 ; 6       ;
;      - digit_4~9                                      ; 1                 ; 6       ;
;      - digit_5~4                                      ; 1                 ; 6       ;
;      - digit_5~7                                      ; 1                 ; 6       ;
;      - digit_6~2                                      ; 1                 ; 6       ;
;      - digit_6~5                                      ; 1                 ; 6       ;
;      - digit_6~6                                      ; 1                 ; 6       ;
;      - digit_6~7                                      ; 1                 ; 6       ;
;      - digit_6[6]~8                                   ; 1                 ; 6       ;
;      - digit_6[6]~10                                  ; 1                 ; 6       ;
;      - digit_3[0]~13                                  ; 1                 ; 6       ;
; mux32[0]                                              ;                   ;         ;
;      - digit_5[3]~2                                   ; 0                 ; 6       ;
;      - digit_5[5]~3                                   ; 0                 ; 6       ;
;      - WideOr6~0                                      ; 0                 ; 6       ;
;      - WideOr6~1                                      ; 0                 ; 6       ;
;      - WideOr5~0                                      ; 0                 ; 6       ;
;      - WideOr5~1                                      ; 0                 ; 6       ;
;      - digit_5~4                                      ; 0                 ; 6       ;
;      - WideOr2~0                                      ; 0                 ; 6       ;
;      - digit_5~5                                      ; 0                 ; 6       ;
;      - digit_5~6                                      ; 0                 ; 6       ;
;      - show_reg[17]~0                                 ; 0                 ; 6       ;
;      - show_reg[17]~1                                 ; 0                 ; 6       ;
;      - Mux15~0                                        ; 0                 ; 6       ;
;      - Mux15~2                                        ; 0                 ; 6       ;
;      - Mux15~3                                        ; 0                 ; 6       ;
;      - show_reg[0]~5                                  ; 0                 ; 6       ;
;      - Mux15~7                                        ; 0                 ; 6       ;
;      - Mux15~8                                        ; 0                 ; 6       ;
;      - Mux14~0                                        ; 0                 ; 6       ;
;      - Mux14~1                                        ; 0                 ; 6       ;
;      - Mux14~2                                        ; 0                 ; 6       ;
;      - Mux14~7                                        ; 0                 ; 6       ;
;      - Mux13~0                                        ; 0                 ; 6       ;
;      - Mux13~2                                        ; 0                 ; 6       ;
;      - Mux13~3                                        ; 0                 ; 6       ;
;      - Mux13~7                                        ; 0                 ; 6       ;
;      - Mux13~8                                        ; 0                 ; 6       ;
;      - Mux12~0                                        ; 0                 ; 6       ;
;      - Mux12~1                                        ; 0                 ; 6       ;
;      - Mux12~2                                        ; 0                 ; 6       ;
;      - Mux12~7                                        ; 0                 ; 6       ;
;      - Mux31~0                                        ; 0                 ; 6       ;
;      - Mux31~1                                        ; 0                 ; 6       ;
;      - Mux31~2                                        ; 0                 ; 6       ;
;      - Mux31~3                                        ; 0                 ; 6       ;
;      - Mux31~4                                        ; 0                 ; 6       ;
;      - Mux31~5                                        ; 0                 ; 6       ;
;      - show_reg[0]~8                                  ; 0                 ; 6       ;
;      - Mux30~0                                        ; 0                 ; 6       ;
;      - Mux30~2                                        ; 0                 ; 6       ;
;      - Mux30~3                                        ; 0                 ; 6       ;
;      - Mux30~4                                        ; 0                 ; 6       ;
;      - Mux29~0                                        ; 0                 ; 6       ;
;      - Mux29~2                                        ; 0                 ; 6       ;
;      - Mux29~3                                        ; 0                 ; 6       ;
;      - Mux29~7                                        ; 0                 ; 6       ;
;      - Mux29~8                                        ; 0                 ; 6       ;
;      - Mux28~0                                        ; 0                 ; 6       ;
;      - Mux28~1                                        ; 0                 ; 6       ;
;      - Mux28~2                                        ; 0                 ; 6       ;
;      - Mux28~7                                        ; 0                 ; 6       ;
;      - Mux11~0                                        ; 0                 ; 6       ;
;      - Mux11~2                                        ; 0                 ; 6       ;
;      - Mux11~3                                        ; 0                 ; 6       ;
;      - Mux11~7                                        ; 0                 ; 6       ;
;      - Mux11~8                                        ; 0                 ; 6       ;
;      - Mux10~0                                        ; 0                 ; 6       ;
;      - Mux10~1                                        ; 0                 ; 6       ;
;      - Mux10~2                                        ; 0                 ; 6       ;
;      - Mux10~7                                        ; 0                 ; 6       ;
;      - Mux9~0                                         ; 0                 ; 6       ;
;      - Mux9~2                                         ; 0                 ; 6       ;
;      - Mux9~3                                         ; 0                 ; 6       ;
;      - Mux9~7                                         ; 0                 ; 6       ;
;      - Mux9~8                                         ; 0                 ; 6       ;
;      - Mux8~0                                         ; 0                 ; 6       ;
;      - Mux8~1                                         ; 0                 ; 6       ;
;      - Mux8~2                                         ; 0                 ; 6       ;
;      - Mux8~7                                         ; 0                 ; 6       ;
;      - Mux27~0                                        ; 0                 ; 6       ;
;      - Mux27~2                                        ; 0                 ; 6       ;
;      - Mux27~3                                        ; 0                 ; 6       ;
;      - Mux27~7                                        ; 0                 ; 6       ;
;      - Mux27~8                                        ; 0                 ; 6       ;
;      - Mux26~0                                        ; 0                 ; 6       ;
;      - Mux26~1                                        ; 0                 ; 6       ;
;      - Mux26~2                                        ; 0                 ; 6       ;
;      - Mux26~7                                        ; 0                 ; 6       ;
;      - Mux25~0                                        ; 0                 ; 6       ;
;      - Mux25~2                                        ; 0                 ; 6       ;
;      - Mux25~3                                        ; 0                 ; 6       ;
;      - Mux25~7                                        ; 0                 ; 6       ;
;      - Mux25~8                                        ; 0                 ; 6       ;
;      - Mux24~0                                        ; 0                 ; 6       ;
;      - Mux24~1                                        ; 0                 ; 6       ;
;      - Mux24~2                                        ; 0                 ; 6       ;
;      - Mux24~7                                        ; 0                 ; 6       ;
;      - Mux7~0                                         ; 0                 ; 6       ;
;      - Mux7~2                                         ; 0                 ; 6       ;
;      - Mux7~3                                         ; 0                 ; 6       ;
;      - Mux7~7                                         ; 0                 ; 6       ;
;      - Mux7~8                                         ; 0                 ; 6       ;
;      - Mux6~0                                         ; 0                 ; 6       ;
;      - Mux6~1                                         ; 0                 ; 6       ;
;      - Mux6~2                                         ; 0                 ; 6       ;
;      - Mux6~7                                         ; 0                 ; 6       ;
;      - Mux5~0                                         ; 0                 ; 6       ;
;      - Mux5~2                                         ; 0                 ; 6       ;
;      - Mux5~3                                         ; 0                 ; 6       ;
;      - Mux5~7                                         ; 0                 ; 6       ;
;      - Mux5~8                                         ; 0                 ; 6       ;
;      - Mux4~0                                         ; 0                 ; 6       ;
;      - Mux4~1                                         ; 0                 ; 6       ;
;      - Mux4~2                                         ; 0                 ; 6       ;
;      - Mux4~7                                         ; 0                 ; 6       ;
;      - Mux23~0                                        ; 0                 ; 6       ;
;      - Mux23~2                                        ; 0                 ; 6       ;
;      - Mux23~3                                        ; 0                 ; 6       ;
;      - Mux23~7                                        ; 0                 ; 6       ;
;      - Mux23~8                                        ; 0                 ; 6       ;
;      - Mux22~0                                        ; 0                 ; 6       ;
;      - Mux22~1                                        ; 0                 ; 6       ;
;      - Mux22~2                                        ; 0                 ; 6       ;
;      - Mux22~7                                        ; 0                 ; 6       ;
;      - Mux21~0                                        ; 0                 ; 6       ;
;      - Mux21~2                                        ; 0                 ; 6       ;
;      - Mux21~3                                        ; 0                 ; 6       ;
;      - Mux21~7                                        ; 0                 ; 6       ;
;      - Mux21~8                                        ; 0                 ; 6       ;
;      - Mux20~0                                        ; 0                 ; 6       ;
;      - Mux20~1                                        ; 0                 ; 6       ;
;      - Mux20~2                                        ; 0                 ; 6       ;
;      - Mux20~7                                        ; 0                 ; 6       ;
;      - Mux19~0                                        ; 0                 ; 6       ;
;      - Mux19~2                                        ; 0                 ; 6       ;
;      - Mux19~3                                        ; 0                 ; 6       ;
;      - Mux19~7                                        ; 0                 ; 6       ;
;      - Mux19~8                                        ; 0                 ; 6       ;
;      - Mux18~0                                        ; 0                 ; 6       ;
;      - Mux18~1                                        ; 0                 ; 6       ;
;      - Mux18~2                                        ; 0                 ; 6       ;
;      - Mux18~7                                        ; 0                 ; 6       ;
;      - Mux17~0                                        ; 0                 ; 6       ;
;      - Mux17~2                                        ; 0                 ; 6       ;
;      - Mux17~3                                        ; 0                 ; 6       ;
;      - Mux17~7                                        ; 0                 ; 6       ;
;      - Mux17~8                                        ; 0                 ; 6       ;
;      - Mux16~0                                        ; 0                 ; 6       ;
;      - Mux16~1                                        ; 0                 ; 6       ;
;      - Mux16~2                                        ; 0                 ; 6       ;
;      - Mux16~7                                        ; 0                 ; 6       ;
;      - Mux3~0                                         ; 0                 ; 6       ;
;      - Mux3~2                                         ; 0                 ; 6       ;
;      - Mux3~3                                         ; 0                 ; 6       ;
;      - Mux3~7                                         ; 0                 ; 6       ;
;      - Mux3~8                                         ; 0                 ; 6       ;
;      - Mux2~0                                         ; 0                 ; 6       ;
;      - Mux2~1                                         ; 0                 ; 6       ;
;      - Mux2~2                                         ; 0                 ; 6       ;
;      - Mux2~7                                         ; 0                 ; 6       ;
;      - Mux1~0                                         ; 0                 ; 6       ;
;      - Mux1~2                                         ; 0                 ; 6       ;
;      - Mux1~3                                         ; 0                 ; 6       ;
;      - Mux1~7                                         ; 0                 ; 6       ;
;      - Mux1~8                                         ; 0                 ; 6       ;
;      - Mux0~0                                         ; 0                 ; 6       ;
;      - Mux0~1                                         ; 0                 ; 6       ;
;      - Mux0~2                                         ; 0                 ; 6       ;
;      - Mux0~7                                         ; 0                 ; 6       ;
; mux32[1]                                              ;                   ;         ;
;      - WideOr6~0                                      ; 0                 ; 6       ;
;      - WideOr6~1                                      ; 0                 ; 6       ;
;      - WideOr5~0                                      ; 0                 ; 6       ;
;      - WideOr5~1                                      ; 0                 ; 6       ;
;      - WideOr4~0                                      ; 0                 ; 6       ;
;      - WideOr3~0                                      ; 0                 ; 6       ;
;      - WideOr3~1                                      ; 0                 ; 6       ;
;      - WideOr1~0                                      ; 0                 ; 6       ;
;      - digit_5~6                                      ; 0                 ; 6       ;
;      - WideOr10~0                                     ; 0                 ; 6       ;
;      - WideOr11~0                                     ; 0                 ; 6       ;
;      - WideOr9~0                                      ; 0                 ; 6       ;
;      - WideOr8~0                                      ; 0                 ; 6       ;
;      - show_reg[17]~1                                 ; 0                 ; 6       ;
;      - Mux15~0                                        ; 0                 ; 6       ;
;      - Mux15~1                                        ; 0                 ; 6       ;
;      - Mux15~2                                        ; 0                 ; 6       ;
;      - show_reg[0]~5                                  ; 0                 ; 6       ;
;      - show_reg[0]~6                                  ; 0                 ; 6       ;
;      - Mux15~7                                        ; 0                 ; 6       ;
;      - show_reg[17]~7                                 ; 0                 ; 6       ;
;      - Mux14~0                                        ; 0                 ; 6       ;
;      - Mux14~2                                        ; 0                 ; 6       ;
;      - Mux14~3                                        ; 0                 ; 6       ;
;      - Mux14~7                                        ; 0                 ; 6       ;
;      - Mux14~8                                        ; 0                 ; 6       ;
;      - Mux13~0                                        ; 0                 ; 6       ;
;      - Mux13~1                                        ; 0                 ; 6       ;
;      - Mux13~2                                        ; 0                 ; 6       ;
;      - Mux13~7                                        ; 0                 ; 6       ;
;      - Mux12~0                                        ; 0                 ; 6       ;
;      - Mux12~2                                        ; 0                 ; 6       ;
;      - Mux12~3                                        ; 0                 ; 6       ;
;      - Mux12~7                                        ; 0                 ; 6       ;
;      - Mux12~8                                        ; 0                 ; 6       ;
;      - Mux31~0                                        ; 0                 ; 6       ;
;      - Mux31~2                                        ; 0                 ; 6       ;
;      - Mux31~4                                        ; 0                 ; 6       ;
;      - show_reg[0]~8                                  ; 0                 ; 6       ;
;      - show_reg[0]~9                                  ; 0                 ; 6       ;
;      - Mux30~0                                        ; 0                 ; 6       ;
;      - Mux30~1                                        ; 0                 ; 6       ;
;      - Mux30~2                                        ; 0                 ; 6       ;
;      - Mux30~4                                        ; 0                 ; 6       ;
;      - Mux30~5                                        ; 0                 ; 6       ;
;      - Mux29~0                                        ; 0                 ; 6       ;
;      - Mux29~1                                        ; 0                 ; 6       ;
;      - Mux29~2                                        ; 0                 ; 6       ;
;      - Mux29~7                                        ; 0                 ; 6       ;
;      - Mux28~0                                        ; 0                 ; 6       ;
;      - Mux28~2                                        ; 0                 ; 6       ;
;      - Mux28~3                                        ; 0                 ; 6       ;
;      - Mux28~7                                        ; 0                 ; 6       ;
;      - Mux28~8                                        ; 0                 ; 6       ;
;      - Mux11~0                                        ; 0                 ; 6       ;
;      - Mux11~1                                        ; 0                 ; 6       ;
;      - Mux11~2                                        ; 0                 ; 6       ;
;      - Mux11~7                                        ; 0                 ; 6       ;
;      - Mux10~0                                        ; 0                 ; 6       ;
;      - Mux10~2                                        ; 0                 ; 6       ;
;      - Mux10~3                                        ; 0                 ; 6       ;
;      - Mux10~7                                        ; 0                 ; 6       ;
;      - Mux10~8                                        ; 0                 ; 6       ;
;      - Mux9~0                                         ; 0                 ; 6       ;
;      - Mux9~1                                         ; 0                 ; 6       ;
;      - Mux9~2                                         ; 0                 ; 6       ;
;      - Mux9~7                                         ; 0                 ; 6       ;
;      - Mux8~0                                         ; 0                 ; 6       ;
;      - Mux8~2                                         ; 0                 ; 6       ;
;      - Mux8~3                                         ; 0                 ; 6       ;
;      - Mux8~7                                         ; 0                 ; 6       ;
;      - Mux8~8                                         ; 0                 ; 6       ;
;      - Mux27~0                                        ; 0                 ; 6       ;
;      - Mux27~1                                        ; 0                 ; 6       ;
;      - Mux27~2                                        ; 0                 ; 6       ;
;      - Mux27~7                                        ; 0                 ; 6       ;
;      - Mux26~0                                        ; 0                 ; 6       ;
;      - Mux26~2                                        ; 0                 ; 6       ;
;      - Mux26~3                                        ; 0                 ; 6       ;
;      - Mux26~7                                        ; 0                 ; 6       ;
;      - Mux26~8                                        ; 0                 ; 6       ;
;      - Mux25~0                                        ; 0                 ; 6       ;
;      - Mux25~1                                        ; 0                 ; 6       ;
;      - Mux25~2                                        ; 0                 ; 6       ;
;      - Mux25~7                                        ; 0                 ; 6       ;
;      - Mux24~0                                        ; 0                 ; 6       ;
;      - Mux24~2                                        ; 0                 ; 6       ;
;      - Mux24~3                                        ; 0                 ; 6       ;
;      - Mux24~7                                        ; 0                 ; 6       ;
;      - Mux24~8                                        ; 0                 ; 6       ;
;      - Mux7~0                                         ; 0                 ; 6       ;
;      - Mux7~1                                         ; 0                 ; 6       ;
;      - Mux7~2                                         ; 0                 ; 6       ;
;      - Mux7~7                                         ; 0                 ; 6       ;
;      - Mux6~0                                         ; 0                 ; 6       ;
;      - Mux6~2                                         ; 0                 ; 6       ;
;      - Mux6~3                                         ; 0                 ; 6       ;
;      - Mux6~7                                         ; 0                 ; 6       ;
;      - Mux6~8                                         ; 0                 ; 6       ;
;      - Mux5~0                                         ; 0                 ; 6       ;
;      - Mux5~1                                         ; 0                 ; 6       ;
;      - Mux5~2                                         ; 0                 ; 6       ;
;      - Mux5~7                                         ; 0                 ; 6       ;
;      - Mux4~0                                         ; 0                 ; 6       ;
;      - Mux4~2                                         ; 0                 ; 6       ;
;      - Mux4~3                                         ; 0                 ; 6       ;
;      - Mux4~7                                         ; 0                 ; 6       ;
;      - Mux4~8                                         ; 0                 ; 6       ;
;      - Mux23~0                                        ; 0                 ; 6       ;
;      - Mux23~1                                        ; 0                 ; 6       ;
;      - Mux23~2                                        ; 0                 ; 6       ;
;      - Mux23~7                                        ; 0                 ; 6       ;
;      - Mux22~0                                        ; 0                 ; 6       ;
;      - Mux22~2                                        ; 0                 ; 6       ;
;      - Mux22~3                                        ; 0                 ; 6       ;
;      - Mux22~7                                        ; 0                 ; 6       ;
;      - Mux22~8                                        ; 0                 ; 6       ;
;      - Mux21~0                                        ; 0                 ; 6       ;
;      - Mux21~1                                        ; 0                 ; 6       ;
;      - Mux21~2                                        ; 0                 ; 6       ;
;      - Mux21~7                                        ; 0                 ; 6       ;
;      - Mux20~0                                        ; 0                 ; 6       ;
;      - Mux20~2                                        ; 0                 ; 6       ;
;      - Mux20~3                                        ; 0                 ; 6       ;
;      - Mux20~7                                        ; 0                 ; 6       ;
;      - Mux20~8                                        ; 0                 ; 6       ;
;      - Mux19~0                                        ; 0                 ; 6       ;
;      - Mux19~1                                        ; 0                 ; 6       ;
;      - Mux19~2                                        ; 0                 ; 6       ;
;      - Mux19~7                                        ; 0                 ; 6       ;
;      - Mux18~0                                        ; 0                 ; 6       ;
;      - Mux18~2                                        ; 0                 ; 6       ;
;      - Mux18~3                                        ; 0                 ; 6       ;
;      - Mux18~7                                        ; 0                 ; 6       ;
;      - Mux18~8                                        ; 0                 ; 6       ;
;      - Mux17~0                                        ; 0                 ; 6       ;
;      - Mux17~1                                        ; 0                 ; 6       ;
;      - Mux17~2                                        ; 0                 ; 6       ;
;      - Mux17~7                                        ; 0                 ; 6       ;
;      - Mux16~0                                        ; 0                 ; 6       ;
;      - Mux16~2                                        ; 0                 ; 6       ;
;      - Mux16~3                                        ; 0                 ; 6       ;
;      - Mux16~7                                        ; 0                 ; 6       ;
;      - Mux16~8                                        ; 0                 ; 6       ;
;      - Mux3~0                                         ; 0                 ; 6       ;
;      - Mux3~1                                         ; 0                 ; 6       ;
;      - Mux3~2                                         ; 0                 ; 6       ;
;      - Mux3~7                                         ; 0                 ; 6       ;
;      - Mux2~0                                         ; 0                 ; 6       ;
;      - Mux2~2                                         ; 0                 ; 6       ;
;      - Mux2~3                                         ; 0                 ; 6       ;
;      - Mux2~7                                         ; 0                 ; 6       ;
;      - Mux2~8                                         ; 0                 ; 6       ;
;      - Mux1~0                                         ; 0                 ; 6       ;
;      - Mux1~1                                         ; 0                 ; 6       ;
;      - Mux1~2                                         ; 0                 ; 6       ;
;      - Mux1~7                                         ; 0                 ; 6       ;
;      - Mux0~0                                         ; 0                 ; 6       ;
;      - Mux0~2                                         ; 0                 ; 6       ;
;      - Mux0~3                                         ; 0                 ; 6       ;
;      - Mux0~7                                         ; 0                 ; 6       ;
;      - Mux0~8                                         ; 0                 ; 6       ;
; mux32[2]                                              ;                   ;         ;
;      - WideOr6~0                                      ; 1                 ; 6       ;
;      - WideOr6~1                                      ; 1                 ; 6       ;
;      - WideOr5~0                                      ; 1                 ; 6       ;
;      - WideOr5~1                                      ; 1                 ; 6       ;
;      - WideOr4~0                                      ; 1                 ; 6       ;
;      - WideOr3~0                                      ; 1                 ; 6       ;
;      - WideOr3~1                                      ; 1                 ; 6       ;
;      - WideOr1~0                                      ; 1                 ; 6       ;
;      - digit_5~5                                      ; 1                 ; 6       ;
;      - WideOr10~0                                     ; 1                 ; 6       ;
;      - WideOr11~0                                     ; 1                 ; 6       ;
;      - WideOr9~0                                      ; 1                 ; 6       ;
;      - WideOr8~0                                      ; 1                 ; 6       ;
;      - digit_6[6]~8                                   ; 1                 ; 6       ;
;      - show_reg[17]~0                                 ; 1                 ; 6       ;
;      - show_reg[17]~1                                 ; 1                 ; 6       ;
;      - show_reg[0]~3                                  ; 1                 ; 6       ;
;      - show_reg[0]~5                                  ; 1                 ; 6       ;
;      - show_reg[0]~6                                  ; 1                 ; 6       ;
;      - show_reg[0]~8                                  ; 1                 ; 6       ;
; mux32[3]                                              ;                   ;         ;
;      - WideOr6~0                                      ; 0                 ; 6       ;
;      - WideOr6~1                                      ; 0                 ; 6       ;
;      - WideOr5~0                                      ; 0                 ; 6       ;
;      - WideOr5~1                                      ; 0                 ; 6       ;
;      - WideOr4~0                                      ; 0                 ; 6       ;
;      - WideOr3~0                                      ; 0                 ; 6       ;
;      - WideOr3~1                                      ; 0                 ; 6       ;
;      - WideOr1~0                                      ; 0                 ; 6       ;
;      - digit_5~6                                      ; 0                 ; 6       ;
;      - WideOr10~0                                     ; 0                 ; 6       ;
;      - WideOr11~0                                     ; 0                 ; 6       ;
;      - WideOr9~0                                      ; 0                 ; 6       ;
;      - WideOr8~0                                      ; 0                 ; 6       ;
;      - digit_6[6]~8                                   ; 0                 ; 6       ;
;      - show_reg[17]~0                                 ; 0                 ; 6       ;
;      - show_reg[17]~1                                 ; 0                 ; 6       ;
;      - show_reg[0]~3                                  ; 0                 ; 6       ;
;      - show_reg[0]~4                                  ; 0                 ; 6       ;
; mux32[4]                                              ;                   ;         ;
;      - digit_5[0]~0                                   ; 0                 ; 6       ;
;      - digit_5[1]~1                                   ; 0                 ; 6       ;
;      - WideOr4~0                                      ; 0                 ; 6       ;
;      - WideOr3~0                                      ; 0                 ; 6       ;
;      - WideOr3~1                                      ; 0                 ; 6       ;
;      - WideOr1~0                                      ; 0                 ; 6       ;
;      - digit_5~5                                      ; 0                 ; 6       ;
;      - WideOr10~0                                     ; 0                 ; 6       ;
;      - WideOr11~0                                     ; 0                 ; 6       ;
;      - WideOr9~0                                      ; 0                 ; 6       ;
;      - WideOr8~0                                      ; 0                 ; 6       ;
;      - digit_6[6]~8                                   ; 0                 ; 6       ;
;      - show_reg[17]~2                                 ; 0                 ; 6       ;
;      - show_reg[0]~3                                  ; 0                 ; 6       ;
;      - show_reg[0]~4                                  ; 0                 ; 6       ;
;      - show_reg[17]~7                                 ; 0                 ; 6       ;
+-------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                ;
+--------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                     ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Main:m_dut|Hazard_Unit:Hazard_unit|IF_ID_write~2                         ; LCCOMB_X35_Y29_N2  ; 167     ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; Main:m_dut|MEM_WB_Register:MEM_WB_R|Out_MemtoReg[0]                      ; FF_X42_Y29_N31     ; 71      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Main:m_dut|PC:pc_inst|Selector5~0                                        ; LCCOMB_X42_Y33_N14 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Main:m_dut|PC:pc_inst|pc[6]                                              ; FF_X39_Y32_N29     ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Main:m_dut|RegisterFile:reg_file_inst|RegFile_decoder:dex|outputs[10]~0  ; LCCOMB_X45_Y36_N20 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Main:m_dut|RegisterFile:reg_file_inst|RegFile_decoder:dex|outputs[11]~3  ; LCCOMB_X43_Y33_N2  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Main:m_dut|RegisterFile:reg_file_inst|RegFile_decoder:dex|outputs[12]~13 ; LCCOMB_X45_Y36_N2  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Main:m_dut|RegisterFile:reg_file_inst|RegFile_decoder:dex|outputs[13]~11 ; LCCOMB_X45_Y36_N26 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Main:m_dut|RegisterFile:reg_file_inst|RegFile_decoder:dex|outputs[14]~12 ; LCCOMB_X45_Y36_N6  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Main:m_dut|RegisterFile:reg_file_inst|RegFile_decoder:dex|outputs[15]~14 ; LCCOMB_X43_Y34_N24 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Main:m_dut|RegisterFile:reg_file_inst|RegFile_decoder:dex|outputs[1]~9   ; LCCOMB_X45_Y36_N14 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Main:m_dut|RegisterFile:reg_file_inst|RegFile_decoder:dex|outputs[2]~8   ; LCCOMB_X43_Y34_N8  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Main:m_dut|RegisterFile:reg_file_inst|RegFile_decoder:dex|outputs[3]~10  ; LCCOMB_X45_Y36_N30 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Main:m_dut|RegisterFile:reg_file_inst|RegFile_decoder:dex|outputs[4]~6   ; LCCOMB_X43_Y36_N18 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Main:m_dut|RegisterFile:reg_file_inst|RegFile_decoder:dex|outputs[5]~4   ; LCCOMB_X43_Y34_N30 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Main:m_dut|RegisterFile:reg_file_inst|RegFile_decoder:dex|outputs[6]~5   ; LCCOMB_X45_Y36_N16 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Main:m_dut|RegisterFile:reg_file_inst|RegFile_decoder:dex|outputs[7]~7   ; LCCOMB_X43_Y36_N6  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Main:m_dut|RegisterFile:reg_file_inst|RegFile_decoder:dex|outputs[8]~2   ; LCCOMB_X43_Y36_N8  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Main:m_dut|RegisterFile:reg_file_inst|RegFile_decoder:dex|outputs[9]~1   ; LCCOMB_X44_Y35_N6  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Main:m_dut|RegisterFile:reg_file_inst|Stack_regn:Reg_29|Q[9]~5           ; LCCOMB_X50_Y35_N30 ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Main:m_dut|alu_control:alu_ctrl|branch_type[2]~17                        ; LCCOMB_X39_Y30_N0  ; 3       ; Latch enable                          ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; clk                                                                      ; PIN_P11            ; 3       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; clk                                                                      ; PIN_P11            ; 997     ; Clock                                 ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; digit_3[0]~13                                                            ; LCCOMB_X66_Y42_N8  ; 26      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; digit_3[0]~14                                                            ; LCCOMB_X67_Y42_N24 ; 40      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; en                                                                       ; PIN_F15            ; 118     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                  ;
+---------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                              ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Main:m_dut|alu_control:alu_ctrl|branch_type[2]~17 ; LCCOMB_X39_Y30_N0 ; 3       ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; clk                                               ; PIN_P11           ; 997     ; 52                                   ; Global Clock         ; GCLK19           ; --                        ;
+---------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-----------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+-----------------+------------------------+----------+------------------------+---------------+
; Name                                                                              ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-----------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+-----------------+------------------------+----------+------------------------+---------------+
; Main:m_dut|RAM:ram|altsyncram:mem_rtl_0|altsyncram_q171:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 32           ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1024 ; 32                          ; 32                          ; --                          ; --                          ; 1024                ; 1    ; None ; M9K_X33_Y29_N0 ; Don't care           ; Old data        ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+-----------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+-----------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 288               ;
; Simple Multipliers (18-bit)           ; 3           ; 1                   ; 144               ;
; Embedded Multiplier Blocks            ; 3           ; --                  ; 144               ;
; Embedded Multiplier 9-bit elements    ; 6           ; 2                   ; 288               ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 3           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                     ;
+------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                   ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Main:m_dut|ALU:alu|lpm_mult:Mult0|mult_tns:auto_generated|w513w[0]     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y28_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Main:m_dut|ALU:alu|lpm_mult:Mult0|mult_tns:auto_generated|mac_mult1 ;                            ; DSPMULT_X48_Y28_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; Main:m_dut|ALU:alu|lpm_mult:Mult0|mult_tns:auto_generated|mac_out4     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y29_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Main:m_dut|ALU:alu|lpm_mult:Mult0|mult_tns:auto_generated|mac_mult3 ;                            ; DSPMULT_X48_Y29_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
; Main:m_dut|ALU:alu|lpm_mult:Mult0|mult_tns:auto_generated|mac_out6     ; Simple Multiplier (18-bit) ; DSPOUT_X48_Y26_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    Main:m_dut|ALU:alu|lpm_mult:Mult0|mult_tns:auto_generated|mac_mult5 ;                            ; DSPMULT_X48_Y26_N0 ; Unsigned            ;                                ; no                    ; no                    ; no                ;                 ;
+------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+-------------------------------------------------+
; Routing Usage Summary                           ;
+-----------------------+-------------------------+
; Routing Resource Type ; Usage                   ;
+-----------------------+-------------------------+
; Block interconnects   ; 6,923 / 148,641 ( 5 % ) ;
; C16 interconnects     ; 135 / 5,382 ( 3 % )     ;
; C4 interconnects      ; 4,642 / 106,704 ( 4 % ) ;
; Direct links          ; 734 / 148,641 ( < 1 % ) ;
; Global clocks         ; 2 / 20 ( 10 % )         ;
; Local interconnects   ; 1,560 / 49,760 ( 3 % )  ;
; NSLEEPs               ; 0 / 500 ( 0 % )         ;
; R24 interconnects     ; 184 / 5,406 ( 3 % )     ;
; R4 interconnects      ; 5,748 / 147,764 ( 4 % ) ;
+-----------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 14.26) ; Number of LABs  (Total = 250) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 7                             ;
; 2                                           ; 5                             ;
; 3                                           ; 3                             ;
; 4                                           ; 2                             ;
; 5                                           ; 1                             ;
; 6                                           ; 2                             ;
; 7                                           ; 1                             ;
; 8                                           ; 1                             ;
; 9                                           ; 0                             ;
; 10                                          ; 2                             ;
; 11                                          ; 7                             ;
; 12                                          ; 6                             ;
; 13                                          ; 8                             ;
; 14                                          ; 13                            ;
; 15                                          ; 29                            ;
; 16                                          ; 163                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.02) ; Number of LABs  (Total = 250) ;
+------------------------------------+-------------------------------+
; 1 Clock                            ; 151                           ;
; 1 Clock enable                     ; 29                            ;
; 1 Sync. clear                      ; 8                             ;
; 1 Sync. load                       ; 2                             ;
; 2 Clock enables                    ; 64                            ;
; 2 Clocks                           ; 1                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 17.57) ; Number of LABs  (Total = 250) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 4                             ;
; 1                                            ; 8                             ;
; 2                                            ; 6                             ;
; 3                                            ; 1                             ;
; 4                                            ; 2                             ;
; 5                                            ; 2                             ;
; 6                                            ; 3                             ;
; 7                                            ; 1                             ;
; 8                                            ; 2                             ;
; 9                                            ; 1                             ;
; 10                                           ; 2                             ;
; 11                                           ; 2                             ;
; 12                                           ; 4                             ;
; 13                                           ; 5                             ;
; 14                                           ; 6                             ;
; 15                                           ; 11                            ;
; 16                                           ; 57                            ;
; 17                                           ; 16                            ;
; 18                                           ; 12                            ;
; 19                                           ; 12                            ;
; 20                                           ; 9                             ;
; 21                                           ; 10                            ;
; 22                                           ; 12                            ;
; 23                                           ; 14                            ;
; 24                                           ; 10                            ;
; 25                                           ; 4                             ;
; 26                                           ; 10                            ;
; 27                                           ; 6                             ;
; 28                                           ; 7                             ;
; 29                                           ; 3                             ;
; 30                                           ; 3                             ;
; 31                                           ; 2                             ;
; 32                                           ; 3                             ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 11.46) ; Number of LABs  (Total = 250) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 4                             ;
; 1                                                ; 14                            ;
; 2                                                ; 4                             ;
; 3                                                ; 6                             ;
; 4                                                ; 5                             ;
; 5                                                ; 5                             ;
; 6                                                ; 6                             ;
; 7                                                ; 4                             ;
; 8                                                ; 15                            ;
; 9                                                ; 21                            ;
; 10                                               ; 22                            ;
; 11                                               ; 18                            ;
; 12                                               ; 22                            ;
; 13                                               ; 10                            ;
; 14                                               ; 17                            ;
; 15                                               ; 13                            ;
; 16                                               ; 33                            ;
; 17                                               ; 5                             ;
; 18                                               ; 7                             ;
; 19                                               ; 6                             ;
; 20                                               ; 2                             ;
; 21                                               ; 2                             ;
; 22                                               ; 3                             ;
; 23                                               ; 2                             ;
; 24                                               ; 1                             ;
; 25                                               ; 0                             ;
; 26                                               ; 0                             ;
; 27                                               ; 0                             ;
; 28                                               ; 0                             ;
; 29                                               ; 0                             ;
; 30                                               ; 1                             ;
; 31                                               ; 2                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 25.01) ; Number of LABs  (Total = 250) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 1                             ;
; 3                                            ; 2                             ;
; 4                                            ; 7                             ;
; 5                                            ; 2                             ;
; 6                                            ; 1                             ;
; 7                                            ; 1                             ;
; 8                                            ; 2                             ;
; 9                                            ; 1                             ;
; 10                                           ; 3                             ;
; 11                                           ; 0                             ;
; 12                                           ; 2                             ;
; 13                                           ; 3                             ;
; 14                                           ; 5                             ;
; 15                                           ; 6                             ;
; 16                                           ; 4                             ;
; 17                                           ; 4                             ;
; 18                                           ; 2                             ;
; 19                                           ; 8                             ;
; 20                                           ; 5                             ;
; 21                                           ; 8                             ;
; 22                                           ; 7                             ;
; 23                                           ; 13                            ;
; 24                                           ; 5                             ;
; 25                                           ; 14                            ;
; 26                                           ; 10                            ;
; 27                                           ; 17                            ;
; 28                                           ; 16                            ;
; 29                                           ; 7                             ;
; 30                                           ; 17                            ;
; 31                                           ; 16                            ;
; 32                                           ; 15                            ;
; 33                                           ; 20                            ;
; 34                                           ; 5                             ;
; 35                                           ; 6                             ;
; 36                                           ; 9                             ;
; 37                                           ; 5                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 51        ; 0            ; 51        ; 0            ; 0            ; 51        ; 51        ; 0            ; 51        ; 51        ; 0            ; 42           ; 0            ; 0            ; 9            ; 0            ; 42           ; 9            ; 0            ; 0            ; 0            ; 42           ; 0            ; 0            ; 0            ; 0            ; 0            ; 51        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 51           ; 0         ; 51           ; 51           ; 0         ; 0         ; 51           ; 0         ; 0         ; 51           ; 9            ; 51           ; 51           ; 42           ; 51           ; 9            ; 42           ; 51           ; 51           ; 51           ; 9            ; 51           ; 51           ; 51           ; 51           ; 51           ; 0         ; 51           ; 51           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; reset              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digit_1[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digit_1[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digit_1[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digit_1[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digit_1[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digit_1[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digit_1[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digit_2[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digit_2[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digit_2[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digit_2[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digit_2[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digit_2[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digit_2[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digit_3[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digit_3[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digit_3[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digit_3[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digit_3[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digit_3[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digit_3[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digit_4[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digit_4[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digit_4[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digit_4[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digit_4[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digit_4[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digit_4[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digit_5[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digit_5[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digit_5[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digit_5[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digit_5[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digit_5[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digit_5[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digit_6[0]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digit_6[1]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digit_6[2]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digit_6[3]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digit_6[4]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digit_6[5]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; digit_6[6]         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; selector           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; en                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mux32[0]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mux32[1]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mux32[2]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mux32[3]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; mux32[4]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                        ;
+-----------------+------------------------------------------------+-------------------+
; Source Clock(s) ; Destination Clock(s)                           ; Delay Added in ns ;
+-----------------+------------------------------------------------+-------------------+
; clk             ; clk                                            ; 535.8             ;
; clk             ; Main:m_dut|ID_EX_Register:ID_EX_R|Out_ALUOp[1] ; 16.8              ;
+-----------------+------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                     ;
+---------------------------------------------------------------------------------------------------------+-----------------------------------------------------+-------------------+
; Source Register                                                                                         ; Destination Register                                ; Delay Added in ns ;
+---------------------------------------------------------------------------------------------------------+-----------------------------------------------------+-------------------+
; Main:m_dut|ID_EX_Register:ID_EX_R|Out_ALUOp[1]                                                          ; Main:m_dut|alu_control:alu_ctrl|branch_type[1]      ; 5.615             ;
; Main:m_dut|ID_EX_Register:ID_EX_R|Out_func[0]                                                           ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 3.822             ;
; Main:m_dut|ID_EX_Register:ID_EX_R|Out_func[1]                                                           ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 3.822             ;
; Main:m_dut|ID_EX_Register:ID_EX_R|Out_func[3]                                                           ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 3.822             ;
; Main:m_dut|ID_EX_Register:ID_EX_R|Out_ALUOp[0]                                                          ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 3.822             ;
; Main:m_dut|ID_EX_Register:ID_EX_R|Out_func[2]                                                           ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 3.822             ;
; Main:m_dut|ID_EX_Register:ID_EX_R|Out_ALUOp[2]                                                          ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 3.822             ;
; Main:m_dut|ID_EX_Register:ID_EX_R|Out_ALUOp[3]                                                          ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 3.822             ;
; Main:m_dut|ID_EX_Register:ID_EX_R|Out_func[5]                                                           ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 3.822             ;
; Main:m_dut|ID_EX_Register:ID_EX_R|Out_Rt[1]                                                             ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 3.822             ;
; Main:m_dut|ID_EX_Register:ID_EX_R|Out_MemRead                                                           ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 2.337             ;
; Main:m_dut|ID_EX_Register:ID_EX_R|Out_Reg_File_Data1[26]                                                ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.826             ;
; Main:m_dut|RAM:ram|altsyncram:mem_rtl_0|altsyncram_q171:auto_generated|ram_block1a26~porta_address_reg0 ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.826             ;
; Main:m_dut|MEM_WB_Register:MEM_WB_R|Out_Immediate_Data[26]                                              ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.826             ;
; Main:m_dut|ID_EX_Register:ID_EX_R|Out_Reg_File_Data2[26]                                                ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.826             ;
; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26]                                                     ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.826             ;
; Main:m_dut|ID_EX_Register:ID_EX_R|Out_Rt[0]                                                             ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.826             ;
; Main:m_dut|ID_EX_Register:ID_EX_R|Out_ALUSrc                                                            ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.826             ;
; Main:m_dut|ID_EX_Register:ID_EX_R|Out_Rs[3]                                                             ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.826             ;
; Main:m_dut|ID_EX_Register:ID_EX_R|Out_Rs[2]                                                             ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.826             ;
; Main:m_dut|MEM_WB_Register:MEM_WB_R|Out_MemtoReg[0]                                                     ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.826             ;
; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_RegWrite                                                        ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.826             ;
; Main:m_dut|MEM_WB_Register:MEM_WB_R|Out_RegWrite                                                        ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.826             ;
; Main:m_dut|ID_EX_Register:ID_EX_R|Out_Rt[3]                                                             ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.826             ;
; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Rd[3]                                                           ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.826             ;
; Main:m_dut|MEM_WB_Register:MEM_WB_R|Out_Rd[3]                                                           ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.826             ;
; Main:m_dut|ID_EX_Register:ID_EX_R|Out_Rs[0]                                                             ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.826             ;
; Main:m_dut|ID_EX_Register:ID_EX_R|Out_Rt[2]                                                             ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.826             ;
; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Rd[2]                                                           ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.826             ;
; Main:m_dut|MEM_WB_Register:MEM_WB_R|Out_Rd[2]                                                           ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.826             ;
; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Rd[1]                                                           ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.826             ;
; Main:m_dut|MEM_WB_Register:MEM_WB_R|Out_Rd[1]                                                           ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.826             ;
; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Rd[0]                                                           ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.826             ;
; Main:m_dut|MEM_WB_Register:MEM_WB_R|Out_Rd[0]                                                           ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.826             ;
; Main:m_dut|ID_EX_Register:ID_EX_R|Out_Reg_File_Data1[11]                                                ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[11] ; 1.795             ;
; Main:m_dut|RAM:ram|altsyncram:mem_rtl_0|altsyncram_q171:auto_generated|ram_block1a11~porta_address_reg0 ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[11] ; 1.795             ;
; Main:m_dut|MEM_WB_Register:MEM_WB_R|Out_Immediate_Data[11]                                              ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[11] ; 1.795             ;
; Main:m_dut|ID_EX_Register:ID_EX_R|Out_Reg_File_Data2[11]                                                ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[11] ; 1.795             ;
; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[11]                                                     ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[11] ; 1.795             ;
; Main:m_dut|ID_EX_Register:ID_EX_R|Out_Reg_File_Data1[21]                                                ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[21] ; 1.790             ;
; Main:m_dut|RAM:ram|altsyncram:mem_rtl_0|altsyncram_q171:auto_generated|ram_block1a21~porta_address_reg0 ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[21] ; 1.790             ;
; Main:m_dut|MEM_WB_Register:MEM_WB_R|Out_Immediate_Data[21]                                              ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[21] ; 1.790             ;
; Main:m_dut|ID_EX_Register:ID_EX_R|Out_Reg_File_Data2[21]                                                ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[21] ; 1.790             ;
; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[21]                                                     ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[21] ; 1.790             ;
; Main:m_dut|ID_EX_Register:ID_EX_R|Out_Reg_File_Data1[27]                                                ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[27] ; 1.757             ;
; Main:m_dut|RAM:ram|altsyncram:mem_rtl_0|altsyncram_q171:auto_generated|ram_block1a27~porta_address_reg0 ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[27] ; 1.757             ;
; Main:m_dut|MEM_WB_Register:MEM_WB_R|Out_Immediate_Data[27]                                              ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[27] ; 1.757             ;
; Main:m_dut|ID_EX_Register:ID_EX_R|Out_Reg_File_Data2[27]                                                ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[27] ; 1.757             ;
; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[27]                                                     ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[27] ; 1.757             ;
; Main:m_dut|ID_EX_Register:ID_EX_R|Out_Reg_File_Data2[2]                                                 ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[2]  ; 1.756             ;
; Main:m_dut|RAM:ram|altsyncram:mem_rtl_0|altsyncram_q171:auto_generated|ram_block1a2~porta_address_reg0  ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[2]  ; 1.756             ;
; Main:m_dut|MEM_WB_Register:MEM_WB_R|Out_Immediate_Data[2]                                               ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[2]  ; 1.756             ;
; Main:m_dut|ID_EX_Register:ID_EX_R|Out_Reg_File_Data1[2]                                                 ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[2]  ; 1.756             ;
; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[2]                                                      ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[2]  ; 1.756             ;
; Main:m_dut|RAM:ram|altsyncram:mem_rtl_0|altsyncram_q171:auto_generated|ram_block1a3~porta_address_reg0  ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.741             ;
; Main:m_dut|ID_EX_Register:ID_EX_R|Out_Reg_File_Data2[0]                                                 ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.741             ;
; Main:m_dut|ID_EX_Register:ID_EX_R|Out_Reg_File_Data2[1]                                                 ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.741             ;
; Main:m_dut|RAM:ram|altsyncram:mem_rtl_0|altsyncram_q171:auto_generated|ram_block1a8~porta_address_reg0  ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.741             ;
; Main:m_dut|ID_EX_Register:ID_EX_R|Out_Reg_File_Data1[9]                                                 ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.741             ;
; Main:m_dut|RAM:ram|altsyncram:mem_rtl_0|altsyncram_q171:auto_generated|ram_block1a10~porta_address_reg0 ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.741             ;
; Main:m_dut|ID_EX_Register:ID_EX_R|Out_Reg_File_Data1[23]                                                ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.741             ;
; Main:m_dut|RAM:ram|altsyncram:mem_rtl_0|altsyncram_q171:auto_generated|ram_block1a13~porta_address_reg0 ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.741             ;
; Main:m_dut|RAM:ram|altsyncram:mem_rtl_0|altsyncram_q171:auto_generated|ram_block1a14~porta_address_reg0 ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.741             ;
; Main:m_dut|ID_EX_Register:ID_EX_R|Out_Reg_File_Data1[19]                                                ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.741             ;
; Main:m_dut|ID_EX_Register:ID_EX_R|Out_Reg_File_Data1[7]                                                 ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.741             ;
; Main:m_dut|ID_EX_Register:ID_EX_R|Out_Reg_File_Data1[20]                                                ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.741             ;
; Main:m_dut|ID_EX_Register:ID_EX_R|Out_Reg_File_Data1[12]                                                ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.741             ;
; Main:m_dut|ID_EX_Register:ID_EX_R|Out_Reg_File_Data2[25]                                                ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.741             ;
; Main:m_dut|ID_EX_Register:ID_EX_R|Out_Reg_File_Data2[15]                                                ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.741             ;
; Main:m_dut|RAM:ram|altsyncram:mem_rtl_0|altsyncram_q171:auto_generated|ram_block1a15~porta_address_reg0 ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.741             ;
; Main:m_dut|MEM_WB_Register:MEM_WB_R|Out_Immediate_Data[15]                                              ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.741             ;
; Main:m_dut|ID_EX_Register:ID_EX_R|Out_Reg_File_Data1[15]                                                ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.741             ;
; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[15]                                                     ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.741             ;
; Main:m_dut|ID_EX_Register:ID_EX_R|Out_Reg_File_Data2[16]                                                ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.741             ;
; Main:m_dut|RAM:ram|altsyncram:mem_rtl_0|altsyncram_q171:auto_generated|ram_block1a16~porta_address_reg0 ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.741             ;
; Main:m_dut|MEM_WB_Register:MEM_WB_R|Out_Immediate_Data[16]                                              ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.741             ;
; Main:m_dut|ID_EX_Register:ID_EX_R|Out_Reg_File_Data1[16]                                                ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.741             ;
; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[16]                                                     ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.741             ;
; Main:m_dut|RAM:ram|altsyncram:mem_rtl_0|altsyncram_q171:auto_generated|ram_block1a12~porta_address_reg0 ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.741             ;
; Main:m_dut|MEM_WB_Register:MEM_WB_R|Out_Immediate_Data[12]                                              ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.741             ;
; Main:m_dut|ID_EX_Register:ID_EX_R|Out_Reg_File_Data2[12]                                                ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.741             ;
; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[12]                                                     ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.741             ;
; Main:m_dut|RAM:ram|altsyncram:mem_rtl_0|altsyncram_q171:auto_generated|ram_block1a20~porta_address_reg0 ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.741             ;
; Main:m_dut|MEM_WB_Register:MEM_WB_R|Out_Immediate_Data[20]                                              ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.741             ;
; Main:m_dut|ID_EX_Register:ID_EX_R|Out_Reg_File_Data2[20]                                                ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.741             ;
; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[20]                                                     ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.741             ;
; Main:m_dut|ID_EX_Register:ID_EX_R|Out_Reg_File_Data2[24]                                                ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.741             ;
; Main:m_dut|RAM:ram|altsyncram:mem_rtl_0|altsyncram_q171:auto_generated|ram_block1a24~porta_address_reg0 ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.741             ;
; Main:m_dut|MEM_WB_Register:MEM_WB_R|Out_Immediate_Data[24]                                              ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.741             ;
; Main:m_dut|ID_EX_Register:ID_EX_R|Out_Reg_File_Data1[24]                                                ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.741             ;
; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[24]                                                     ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.741             ;
; Main:m_dut|RAM:ram|altsyncram:mem_rtl_0|altsyncram_q171:auto_generated|ram_block1a7~porta_address_reg0  ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.741             ;
; Main:m_dut|MEM_WB_Register:MEM_WB_R|Out_Immediate_Data[7]                                               ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.741             ;
; Main:m_dut|ID_EX_Register:ID_EX_R|Out_Reg_File_Data2[7]                                                 ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.741             ;
; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[7]                                                      ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.741             ;
; Main:m_dut|ID_EX_Register:ID_EX_R|Out_Reg_File_Data2[6]                                                 ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.741             ;
; Main:m_dut|ID_EX_Register:ID_EX_R|Out_Reg_File_Data2[5]                                                 ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.741             ;
; Main:m_dut|ID_EX_Register:ID_EX_R|Out_Reg_File_Data2[4]                                                 ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.741             ;
; Main:m_dut|RAM:ram|altsyncram:mem_rtl_0|altsyncram_q171:auto_generated|ram_block1a19~porta_address_reg0 ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.741             ;
; Main:m_dut|MEM_WB_Register:MEM_WB_R|Out_Immediate_Data[19]                                              ; Main:m_dut|EX_MEM_Register:EX_MEM_R|Out_Address[26] ; 1.741             ;
+---------------------------------------------------------------------------------------------------------+-----------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 10M50DAF484C7G for design "FBGA"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (18550): Found RAM instances implemented as ROM because the write logic is disabled. One instance is listed below as an example.
    Info (119043): Atom "Main:m_dut|RAM:ram|altsyncram:mem_rtl_0|altsyncram_q171:auto_generated|ram_block1a16" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08DAF484I7G is compatible
    Info (176445): Device 10M08DAF484I7P is compatible
    Info (176445): Device 10M16DAF484C7G is compatible
    Info (176445): Device 10M16DAF484I7G is compatible
    Info (176445): Device 10M16DAF484I7P is compatible
    Info (176445): Device 10M25DAF484C7G is compatible
    Info (176445): Device 10M25DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7G is compatible
    Info (176445): Device 10M50DAF484I7P is compatible
    Info (176445): Device 10M40DAF484C7G is compatible
    Info (176445): Device 10M40DAF484I7G is compatible
Info (169124): Fitter converted 8 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_TMS~ is reserved at location H2
    Info (169125): Pin ~ALTERA_TCK~ is reserved at location G2
    Info (169125): Pin ~ALTERA_TDI~ is reserved at location L4
    Info (169125): Pin ~ALTERA_TDO~ is reserved at location M5
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location H10
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location H9
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location G9
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location F8
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (335093): The Timing Analyzer is analyzing 3 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'FBGA.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN P11 (CLK7p, DIFFIO_TX_RX_B20p, DIFFOUT_B20p, High_Speed)) File: D:/CPU/FBGA/FBGA_MAIN/FBGA.v Line: 2
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Main:m_dut|ID_EX_Register:ID_EX_R|Out_ALUOp[2] File: D:/CPU/Phase3_FBGA/MIPS-pipeline-full-mips-datapath/Modules/ID_EX_Register.v Line: 64
        Info (176357): Destination node Main:m_dut|ID_EX_Register:ID_EX_R|Out_ALUOp[3] File: D:/CPU/Phase3_FBGA/MIPS-pipeline-full-mips-datapath/Modules/ID_EX_Register.v Line: 64
Info (176353): Automatically promoted node Main:m_dut|alu_control:alu_ctrl|branch_type[2]~17  File: D:/CPU/Phase3_FBGA/MIPS-pipeline-full-mips-datapath/Modules/alu_control.v Line: 15
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "Ram_en" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:04
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:15
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 30% of the available device resources in the region that extends from location X33_Y22 to location X44_Y32
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:43
Info (11888): Total time spent on timing analysis during the Fitter is 4.67 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:10
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file D:/CPU/Phase3_FBGA/FBGA/output_files/FBGA.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 9 warnings
    Info: Peak virtual memory: 5758 megabytes
    Info: Processing ended: Wed Feb 07 00:49:08 2024
    Info: Elapsed time: 00:01:24
    Info: Total CPU time (on all processors): 00:02:21


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/CPU/Phase3_FBGA/FBGA/output_files/FBGA.fit.smsg.


