Timing Analyzer report for uart_top
Wed May 18 10:54:58 2022
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                         ;
+-----------------------+---------------------------------------------------------+
; Quartus Prime Version ; Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                  ;
; Revision Name         ; uart_top                                                ;
; Device Family         ; Cyclone IV E                                            ;
; Device Name           ; EP4CE115F23C8                                           ;
; Timing Models         ; Final                                                   ;
; Delay Model           ; Combined                                                ;
; Rise/Fall Delays      ; Enabled                                                 ;
+-----------------------+---------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ;   0.3%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 217.96 MHz ; 217.96 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -3.588 ; -207.744           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.442 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -108.577                         ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                     ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -3.588 ; uart_tx:u_uart_tx|cnt0[10] ; uart_tx:u_uart_tx|cnt0[5]  ; clk          ; clk         ; 1.000        ; -0.090     ; 4.499      ;
; -3.588 ; uart_tx:u_uart_tx|cnt0[10] ; uart_tx:u_uart_tx|cnt0[1]  ; clk          ; clk         ; 1.000        ; -0.090     ; 4.499      ;
; -3.588 ; uart_tx:u_uart_tx|cnt0[10] ; uart_tx:u_uart_tx|cnt0[0]  ; clk          ; clk         ; 1.000        ; -0.090     ; 4.499      ;
; -3.588 ; uart_tx:u_uart_tx|cnt0[10] ; uart_tx:u_uart_tx|cnt0[3]  ; clk          ; clk         ; 1.000        ; -0.090     ; 4.499      ;
; -3.588 ; uart_tx:u_uart_tx|cnt0[10] ; uart_tx:u_uart_tx|cnt0[2]  ; clk          ; clk         ; 1.000        ; -0.090     ; 4.499      ;
; -3.588 ; uart_tx:u_uart_tx|cnt0[10] ; uart_tx:u_uart_tx|cnt0[6]  ; clk          ; clk         ; 1.000        ; -0.090     ; 4.499      ;
; -3.588 ; uart_tx:u_uart_tx|cnt0[10] ; uart_tx:u_uart_tx|cnt0[8]  ; clk          ; clk         ; 1.000        ; -0.090     ; 4.499      ;
; -3.588 ; uart_tx:u_uart_tx|cnt0[10] ; uart_tx:u_uart_tx|cnt0[7]  ; clk          ; clk         ; 1.000        ; -0.090     ; 4.499      ;
; -3.588 ; uart_tx:u_uart_tx|cnt0[10] ; uart_tx:u_uart_tx|cnt0[15] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.499      ;
; -3.588 ; uart_tx:u_uart_tx|cnt0[10] ; uart_tx:u_uart_tx|cnt0[9]  ; clk          ; clk         ; 1.000        ; -0.090     ; 4.499      ;
; -3.588 ; uart_tx:u_uart_tx|cnt0[10] ; uart_tx:u_uart_tx|cnt0[10] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.499      ;
; -3.588 ; uart_tx:u_uart_tx|cnt0[10] ; uart_tx:u_uart_tx|cnt0[11] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.499      ;
; -3.588 ; uart_tx:u_uart_tx|cnt0[10] ; uart_tx:u_uart_tx|cnt0[12] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.499      ;
; -3.588 ; uart_tx:u_uart_tx|cnt0[10] ; uart_tx:u_uart_tx|cnt0[13] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.499      ;
; -3.588 ; uart_tx:u_uart_tx|cnt0[10] ; uart_tx:u_uart_tx|cnt0[14] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.499      ;
; -3.588 ; uart_tx:u_uart_tx|cnt0[10] ; uart_tx:u_uart_tx|cnt0[4]  ; clk          ; clk         ; 1.000        ; -0.090     ; 4.499      ;
; -3.479 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|dout[7]  ; clk          ; clk         ; 1.000        ; -0.088     ; 4.392      ;
; -3.382 ; uart_rx:u_uart_rx|cnt0[14] ; uart_rx:u_uart_rx|dout[7]  ; clk          ; clk         ; 1.000        ; -0.088     ; 4.295      ;
; -3.370 ; uart_tx:u_uart_tx|cnt0[9]  ; uart_tx:u_uart_tx|cnt0[5]  ; clk          ; clk         ; 1.000        ; -0.090     ; 4.281      ;
; -3.370 ; uart_tx:u_uart_tx|cnt0[9]  ; uart_tx:u_uart_tx|cnt0[1]  ; clk          ; clk         ; 1.000        ; -0.090     ; 4.281      ;
; -3.370 ; uart_tx:u_uart_tx|cnt0[9]  ; uart_tx:u_uart_tx|cnt0[0]  ; clk          ; clk         ; 1.000        ; -0.090     ; 4.281      ;
; -3.370 ; uart_tx:u_uart_tx|cnt0[9]  ; uart_tx:u_uart_tx|cnt0[3]  ; clk          ; clk         ; 1.000        ; -0.090     ; 4.281      ;
; -3.370 ; uart_tx:u_uart_tx|cnt0[9]  ; uart_tx:u_uart_tx|cnt0[2]  ; clk          ; clk         ; 1.000        ; -0.090     ; 4.281      ;
; -3.370 ; uart_tx:u_uart_tx|cnt0[9]  ; uart_tx:u_uart_tx|cnt0[6]  ; clk          ; clk         ; 1.000        ; -0.090     ; 4.281      ;
; -3.370 ; uart_tx:u_uart_tx|cnt0[9]  ; uart_tx:u_uart_tx|cnt0[8]  ; clk          ; clk         ; 1.000        ; -0.090     ; 4.281      ;
; -3.370 ; uart_tx:u_uart_tx|cnt0[9]  ; uart_tx:u_uart_tx|cnt0[7]  ; clk          ; clk         ; 1.000        ; -0.090     ; 4.281      ;
; -3.370 ; uart_tx:u_uart_tx|cnt0[9]  ; uart_tx:u_uart_tx|cnt0[15] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.281      ;
; -3.370 ; uart_tx:u_uart_tx|cnt0[9]  ; uart_tx:u_uart_tx|cnt0[9]  ; clk          ; clk         ; 1.000        ; -0.090     ; 4.281      ;
; -3.370 ; uart_tx:u_uart_tx|cnt0[9]  ; uart_tx:u_uart_tx|cnt0[10] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.281      ;
; -3.370 ; uart_tx:u_uart_tx|cnt0[9]  ; uart_tx:u_uart_tx|cnt0[11] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.281      ;
; -3.370 ; uart_tx:u_uart_tx|cnt0[9]  ; uart_tx:u_uart_tx|cnt0[12] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.281      ;
; -3.370 ; uart_tx:u_uart_tx|cnt0[9]  ; uart_tx:u_uart_tx|cnt0[13] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.281      ;
; -3.370 ; uart_tx:u_uart_tx|cnt0[9]  ; uart_tx:u_uart_tx|cnt0[14] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.281      ;
; -3.370 ; uart_tx:u_uart_tx|cnt0[9]  ; uart_tx:u_uart_tx|cnt0[4]  ; clk          ; clk         ; 1.000        ; -0.090     ; 4.281      ;
; -3.313 ; uart_tx:u_uart_tx|cnt0[14] ; uart_tx:u_uart_tx|cnt0[5]  ; clk          ; clk         ; 1.000        ; -0.090     ; 4.224      ;
; -3.313 ; uart_tx:u_uart_tx|cnt0[14] ; uart_tx:u_uart_tx|cnt0[1]  ; clk          ; clk         ; 1.000        ; -0.090     ; 4.224      ;
; -3.313 ; uart_tx:u_uart_tx|cnt0[14] ; uart_tx:u_uart_tx|cnt0[0]  ; clk          ; clk         ; 1.000        ; -0.090     ; 4.224      ;
; -3.313 ; uart_tx:u_uart_tx|cnt0[14] ; uart_tx:u_uart_tx|cnt0[3]  ; clk          ; clk         ; 1.000        ; -0.090     ; 4.224      ;
; -3.313 ; uart_tx:u_uart_tx|cnt0[14] ; uart_tx:u_uart_tx|cnt0[2]  ; clk          ; clk         ; 1.000        ; -0.090     ; 4.224      ;
; -3.313 ; uart_tx:u_uart_tx|cnt0[14] ; uart_tx:u_uart_tx|cnt0[6]  ; clk          ; clk         ; 1.000        ; -0.090     ; 4.224      ;
; -3.313 ; uart_tx:u_uart_tx|cnt0[14] ; uart_tx:u_uart_tx|cnt0[8]  ; clk          ; clk         ; 1.000        ; -0.090     ; 4.224      ;
; -3.313 ; uart_tx:u_uart_tx|cnt0[14] ; uart_tx:u_uart_tx|cnt0[7]  ; clk          ; clk         ; 1.000        ; -0.090     ; 4.224      ;
; -3.313 ; uart_tx:u_uart_tx|cnt0[14] ; uart_tx:u_uart_tx|cnt0[15] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.224      ;
; -3.313 ; uart_tx:u_uart_tx|cnt0[14] ; uart_tx:u_uart_tx|cnt0[9]  ; clk          ; clk         ; 1.000        ; -0.090     ; 4.224      ;
; -3.313 ; uart_tx:u_uart_tx|cnt0[14] ; uart_tx:u_uart_tx|cnt0[10] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.224      ;
; -3.313 ; uart_tx:u_uart_tx|cnt0[14] ; uart_tx:u_uart_tx|cnt0[11] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.224      ;
; -3.313 ; uart_tx:u_uart_tx|cnt0[14] ; uart_tx:u_uart_tx|cnt0[12] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.224      ;
; -3.313 ; uart_tx:u_uart_tx|cnt0[14] ; uart_tx:u_uart_tx|cnt0[13] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.224      ;
; -3.313 ; uart_tx:u_uart_tx|cnt0[14] ; uart_tx:u_uart_tx|cnt0[14] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.224      ;
; -3.313 ; uart_tx:u_uart_tx|cnt0[14] ; uart_tx:u_uart_tx|cnt0[4]  ; clk          ; clk         ; 1.000        ; -0.090     ; 4.224      ;
; -3.301 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|cnt0[15] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.211      ;
; -3.301 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|cnt0[12] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.211      ;
; -3.301 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|cnt0[3]  ; clk          ; clk         ; 1.000        ; -0.091     ; 4.211      ;
; -3.301 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|cnt0[0]  ; clk          ; clk         ; 1.000        ; -0.091     ; 4.211      ;
; -3.301 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|cnt0[1]  ; clk          ; clk         ; 1.000        ; -0.091     ; 4.211      ;
; -3.301 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|cnt0[2]  ; clk          ; clk         ; 1.000        ; -0.091     ; 4.211      ;
; -3.301 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|cnt0[5]  ; clk          ; clk         ; 1.000        ; -0.091     ; 4.211      ;
; -3.301 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|cnt0[4]  ; clk          ; clk         ; 1.000        ; -0.091     ; 4.211      ;
; -3.301 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|cnt0[6]  ; clk          ; clk         ; 1.000        ; -0.091     ; 4.211      ;
; -3.301 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|cnt0[7]  ; clk          ; clk         ; 1.000        ; -0.091     ; 4.211      ;
; -3.301 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|cnt0[8]  ; clk          ; clk         ; 1.000        ; -0.091     ; 4.211      ;
; -3.301 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|cnt0[9]  ; clk          ; clk         ; 1.000        ; -0.091     ; 4.211      ;
; -3.301 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|cnt0[10] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.211      ;
; -3.301 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|cnt0[11] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.211      ;
; -3.301 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|cnt0[13] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.211      ;
; -3.301 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|cnt0[14] ; clk          ; clk         ; 1.000        ; -0.091     ; 4.211      ;
; -3.295 ; uart_rx:u_uart_rx|cnt0[10] ; uart_rx:u_uart_rx|dout[7]  ; clk          ; clk         ; 1.000        ; -0.088     ; 4.208      ;
; -3.293 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|dout[0]  ; clk          ; clk         ; 1.000        ; -0.089     ; 4.205      ;
; -3.293 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|dout[1]  ; clk          ; clk         ; 1.000        ; -0.089     ; 4.205      ;
; -3.293 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|dout[2]  ; clk          ; clk         ; 1.000        ; -0.089     ; 4.205      ;
; -3.293 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|dout[5]  ; clk          ; clk         ; 1.000        ; -0.089     ; 4.205      ;
; -3.293 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|dout[6]  ; clk          ; clk         ; 1.000        ; -0.089     ; 4.205      ;
; -3.293 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|dout[4]  ; clk          ; clk         ; 1.000        ; -0.089     ; 4.205      ;
; -3.293 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|dout[3]  ; clk          ; clk         ; 1.000        ; -0.089     ; 4.205      ;
; -3.257 ; uart_tx:u_uart_tx|cnt0[11] ; uart_tx:u_uart_tx|cnt0[5]  ; clk          ; clk         ; 1.000        ; -0.090     ; 4.168      ;
; -3.257 ; uart_tx:u_uart_tx|cnt0[11] ; uart_tx:u_uart_tx|cnt0[1]  ; clk          ; clk         ; 1.000        ; -0.090     ; 4.168      ;
; -3.257 ; uart_tx:u_uart_tx|cnt0[11] ; uart_tx:u_uart_tx|cnt0[0]  ; clk          ; clk         ; 1.000        ; -0.090     ; 4.168      ;
; -3.257 ; uart_tx:u_uart_tx|cnt0[11] ; uart_tx:u_uart_tx|cnt0[3]  ; clk          ; clk         ; 1.000        ; -0.090     ; 4.168      ;
; -3.257 ; uart_tx:u_uart_tx|cnt0[11] ; uart_tx:u_uart_tx|cnt0[2]  ; clk          ; clk         ; 1.000        ; -0.090     ; 4.168      ;
; -3.257 ; uart_tx:u_uart_tx|cnt0[11] ; uart_tx:u_uart_tx|cnt0[6]  ; clk          ; clk         ; 1.000        ; -0.090     ; 4.168      ;
; -3.257 ; uart_tx:u_uart_tx|cnt0[11] ; uart_tx:u_uart_tx|cnt0[8]  ; clk          ; clk         ; 1.000        ; -0.090     ; 4.168      ;
; -3.257 ; uart_tx:u_uart_tx|cnt0[11] ; uart_tx:u_uart_tx|cnt0[7]  ; clk          ; clk         ; 1.000        ; -0.090     ; 4.168      ;
; -3.257 ; uart_tx:u_uart_tx|cnt0[11] ; uart_tx:u_uart_tx|cnt0[15] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.168      ;
; -3.257 ; uart_tx:u_uart_tx|cnt0[11] ; uart_tx:u_uart_tx|cnt0[9]  ; clk          ; clk         ; 1.000        ; -0.090     ; 4.168      ;
; -3.257 ; uart_tx:u_uart_tx|cnt0[11] ; uart_tx:u_uart_tx|cnt0[10] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.168      ;
; -3.257 ; uart_tx:u_uart_tx|cnt0[11] ; uart_tx:u_uart_tx|cnt0[11] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.168      ;
; -3.257 ; uart_tx:u_uart_tx|cnt0[11] ; uart_tx:u_uart_tx|cnt0[12] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.168      ;
; -3.257 ; uart_tx:u_uart_tx|cnt0[11] ; uart_tx:u_uart_tx|cnt0[13] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.168      ;
; -3.257 ; uart_tx:u_uart_tx|cnt0[11] ; uart_tx:u_uart_tx|cnt0[14] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.168      ;
; -3.257 ; uart_tx:u_uart_tx|cnt0[11] ; uart_tx:u_uart_tx|cnt0[4]  ; clk          ; clk         ; 1.000        ; -0.090     ; 4.168      ;
; -3.256 ; uart_rx:u_uart_rx|cnt0[6]  ; uart_rx:u_uart_rx|dout[7]  ; clk          ; clk         ; 1.000        ; -0.088     ; 4.169      ;
; -3.251 ; uart_tx:u_uart_tx|cnt0[4]  ; uart_tx:u_uart_tx|cnt0[5]  ; clk          ; clk         ; 1.000        ; -0.090     ; 4.162      ;
; -3.251 ; uart_tx:u_uart_tx|cnt0[4]  ; uart_tx:u_uart_tx|cnt0[1]  ; clk          ; clk         ; 1.000        ; -0.090     ; 4.162      ;
; -3.251 ; uart_tx:u_uart_tx|cnt0[4]  ; uart_tx:u_uart_tx|cnt0[0]  ; clk          ; clk         ; 1.000        ; -0.090     ; 4.162      ;
; -3.251 ; uart_tx:u_uart_tx|cnt0[4]  ; uart_tx:u_uart_tx|cnt0[3]  ; clk          ; clk         ; 1.000        ; -0.090     ; 4.162      ;
; -3.251 ; uart_tx:u_uart_tx|cnt0[4]  ; uart_tx:u_uart_tx|cnt0[2]  ; clk          ; clk         ; 1.000        ; -0.090     ; 4.162      ;
; -3.251 ; uart_tx:u_uart_tx|cnt0[4]  ; uart_tx:u_uart_tx|cnt0[6]  ; clk          ; clk         ; 1.000        ; -0.090     ; 4.162      ;
; -3.251 ; uart_tx:u_uart_tx|cnt0[4]  ; uart_tx:u_uart_tx|cnt0[8]  ; clk          ; clk         ; 1.000        ; -0.090     ; 4.162      ;
; -3.251 ; uart_tx:u_uart_tx|cnt0[4]  ; uart_tx:u_uart_tx|cnt0[7]  ; clk          ; clk         ; 1.000        ; -0.090     ; 4.162      ;
; -3.251 ; uart_tx:u_uart_tx|cnt0[4]  ; uart_tx:u_uart_tx|cnt0[15] ; clk          ; clk         ; 1.000        ; -0.090     ; 4.162      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                     ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.442 ; uart_rx:u_uart_rx|flag     ; uart_rx:u_uart_rx|flag     ; clk          ; clk         ; 0.000        ; 0.092      ; 0.746      ;
; 0.443 ; uart_tx:u_uart_tx|dout     ; uart_tx:u_uart_tx|dout     ; clk          ; clk         ; 0.000        ; 0.091      ; 0.746      ;
; 0.443 ; uart_rx:u_uart_rx|cnt1[1]  ; uart_rx:u_uart_rx|cnt1[1]  ; clk          ; clk         ; 0.000        ; 0.091      ; 0.746      ;
; 0.443 ; uart_rx:u_uart_rx|cnt1[0]  ; uart_rx:u_uart_rx|cnt1[0]  ; clk          ; clk         ; 0.000        ; 0.091      ; 0.746      ;
; 0.443 ; uart_rx:u_uart_rx|cnt1[3]  ; uart_rx:u_uart_rx|cnt1[3]  ; clk          ; clk         ; 0.000        ; 0.091      ; 0.746      ;
; 0.444 ; uart_rx:u_uart_rx|data[7]  ; uart_rx:u_uart_rx|data[7]  ; clk          ; clk         ; 0.000        ; 0.090      ; 0.746      ;
; 0.444 ; uart_rx:u_uart_rx|data[0]  ; uart_rx:u_uart_rx|data[0]  ; clk          ; clk         ; 0.000        ; 0.090      ; 0.746      ;
; 0.444 ; uart_rx:u_uart_rx|data[1]  ; uart_rx:u_uart_rx|data[1]  ; clk          ; clk         ; 0.000        ; 0.090      ; 0.746      ;
; 0.444 ; uart_rx:u_uart_rx|data[2]  ; uart_rx:u_uart_rx|data[2]  ; clk          ; clk         ; 0.000        ; 0.090      ; 0.746      ;
; 0.444 ; uart_rx:u_uart_rx|data[5]  ; uart_rx:u_uart_rx|data[5]  ; clk          ; clk         ; 0.000        ; 0.090      ; 0.746      ;
; 0.444 ; uart_rx:u_uart_rx|data[6]  ; uart_rx:u_uart_rx|data[6]  ; clk          ; clk         ; 0.000        ; 0.090      ; 0.746      ;
; 0.444 ; uart_rx:u_uart_rx|data[4]  ; uart_rx:u_uart_rx|data[4]  ; clk          ; clk         ; 0.000        ; 0.090      ; 0.746      ;
; 0.444 ; uart_rx:u_uart_rx|data[3]  ; uart_rx:u_uart_rx|data[3]  ; clk          ; clk         ; 0.000        ; 0.090      ; 0.746      ;
; 0.444 ; uart_tx:u_uart_tx|flag     ; uart_tx:u_uart_tx|flag     ; clk          ; clk         ; 0.000        ; 0.090      ; 0.746      ;
; 0.444 ; uart_tx:u_uart_tx|cnt1[0]  ; uart_tx:u_uart_tx|cnt1[0]  ; clk          ; clk         ; 0.000        ; 0.090      ; 0.746      ;
; 0.444 ; uart_tx:u_uart_tx|cnt1[2]  ; uart_tx:u_uart_tx|cnt1[2]  ; clk          ; clk         ; 0.000        ; 0.090      ; 0.746      ;
; 0.444 ; uart_tx:u_uart_tx|cnt1[1]  ; uart_tx:u_uart_tx|cnt1[1]  ; clk          ; clk         ; 0.000        ; 0.090      ; 0.746      ;
; 0.444 ; uart_tx:u_uart_tx|cnt1[3]  ; uart_tx:u_uart_tx|cnt1[3]  ; clk          ; clk         ; 0.000        ; 0.090      ; 0.746      ;
; 0.444 ; uart_rx:u_uart_rx|cnt1[2]  ; uart_rx:u_uart_rx|cnt1[2]  ; clk          ; clk         ; 0.000        ; 0.090      ; 0.746      ;
; 0.634 ; uart_rx:u_uart_rx|rx0      ; uart_rx:u_uart_rx|rx1      ; clk          ; clk         ; 0.000        ; 0.090      ; 0.936      ;
; 0.658 ; uart_rx:u_uart_rx|rx1      ; uart_rx:u_uart_rx|rx2      ; clk          ; clk         ; 0.000        ; 0.090      ; 0.960      ;
; 0.751 ; uart_rx:u_uart_rx|cnt0[3]  ; uart_rx:u_uart_rx|cnt0[3]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.054      ;
; 0.752 ; uart_tx:u_uart_tx|cnt0[3]  ; uart_tx:u_uart_tx|cnt0[3]  ; clk          ; clk         ; 0.000        ; 0.090      ; 1.054      ;
; 0.752 ; uart_rx:u_uart_rx|cnt0[1]  ; uart_rx:u_uart_rx|cnt0[1]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.055      ;
; 0.752 ; uart_rx:u_uart_rx|cnt0[11] ; uart_rx:u_uart_rx|cnt0[11] ; clk          ; clk         ; 0.000        ; 0.091      ; 1.055      ;
; 0.752 ; uart_rx:u_uart_rx|cnt0[13] ; uart_rx:u_uart_rx|cnt0[13] ; clk          ; clk         ; 0.000        ; 0.091      ; 1.055      ;
; 0.753 ; uart_tx:u_uart_tx|cnt0[1]  ; uart_tx:u_uart_tx|cnt0[1]  ; clk          ; clk         ; 0.000        ; 0.090      ; 1.055      ;
; 0.753 ; uart_tx:u_uart_tx|cnt0[11] ; uart_tx:u_uart_tx|cnt0[11] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.055      ;
; 0.753 ; uart_tx:u_uart_tx|cnt0[13] ; uart_tx:u_uart_tx|cnt0[13] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.055      ;
; 0.753 ; uart_rx:u_uart_rx|cnt0[15] ; uart_rx:u_uart_rx|cnt0[15] ; clk          ; clk         ; 0.000        ; 0.091      ; 1.056      ;
; 0.754 ; uart_tx:u_uart_tx|cnt0[15] ; uart_tx:u_uart_tx|cnt0[15] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.056      ;
; 0.754 ; uart_rx:u_uart_rx|cnt0[2]  ; uart_rx:u_uart_rx|cnt0[2]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.057      ;
; 0.754 ; uart_rx:u_uart_rx|cnt0[6]  ; uart_rx:u_uart_rx|cnt0[6]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.057      ;
; 0.754 ; uart_rx:u_uart_rx|cnt0[7]  ; uart_rx:u_uart_rx|cnt0[7]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.057      ;
; 0.754 ; uart_rx:u_uart_rx|cnt0[9]  ; uart_rx:u_uart_rx|cnt0[9]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.057      ;
; 0.755 ; uart_tx:u_uart_tx|cnt0[2]  ; uart_tx:u_uart_tx|cnt0[2]  ; clk          ; clk         ; 0.000        ; 0.090      ; 1.057      ;
; 0.755 ; uart_tx:u_uart_tx|cnt0[6]  ; uart_tx:u_uart_tx|cnt0[6]  ; clk          ; clk         ; 0.000        ; 0.090      ; 1.057      ;
; 0.755 ; uart_tx:u_uart_tx|cnt0[7]  ; uart_tx:u_uart_tx|cnt0[7]  ; clk          ; clk         ; 0.000        ; 0.090      ; 1.057      ;
; 0.755 ; uart_tx:u_uart_tx|cnt0[9]  ; uart_tx:u_uart_tx|cnt0[9]  ; clk          ; clk         ; 0.000        ; 0.090      ; 1.057      ;
; 0.755 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|cnt0[4]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.058      ;
; 0.755 ; uart_rx:u_uart_rx|cnt0[14] ; uart_rx:u_uart_rx|cnt0[14] ; clk          ; clk         ; 0.000        ; 0.091      ; 1.058      ;
; 0.756 ; uart_tx:u_uart_tx|cnt0[14] ; uart_tx:u_uart_tx|cnt0[14] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.058      ;
; 0.756 ; uart_tx:u_uart_tx|cnt0[4]  ; uart_tx:u_uart_tx|cnt0[4]  ; clk          ; clk         ; 0.000        ; 0.090      ; 1.058      ;
; 0.756 ; uart_rx:u_uart_rx|cnt0[12] ; uart_rx:u_uart_rx|cnt0[12] ; clk          ; clk         ; 0.000        ; 0.091      ; 1.059      ;
; 0.756 ; uart_rx:u_uart_rx|cnt0[8]  ; uart_rx:u_uart_rx|cnt0[8]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.059      ;
; 0.756 ; uart_rx:u_uart_rx|cnt0[10] ; uart_rx:u_uart_rx|cnt0[10] ; clk          ; clk         ; 0.000        ; 0.091      ; 1.059      ;
; 0.757 ; uart_tx:u_uart_tx|cnt0[8]  ; uart_tx:u_uart_tx|cnt0[8]  ; clk          ; clk         ; 0.000        ; 0.090      ; 1.059      ;
; 0.757 ; uart_tx:u_uart_tx|cnt0[10] ; uart_tx:u_uart_tx|cnt0[10] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.059      ;
; 0.757 ; uart_tx:u_uart_tx|cnt0[12] ; uart_tx:u_uart_tx|cnt0[12] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.059      ;
; 0.775 ; uart_rx:u_uart_rx|cnt0[5]  ; uart_rx:u_uart_rx|cnt0[5]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.078      ;
; 0.776 ; uart_tx:u_uart_tx|cnt0[5]  ; uart_tx:u_uart_tx|cnt0[5]  ; clk          ; clk         ; 0.000        ; 0.090      ; 1.078      ;
; 0.776 ; uart_rx:u_uart_rx|cnt0[0]  ; uart_rx:u_uart_rx|cnt0[0]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.079      ;
; 0.777 ; uart_tx:u_uart_tx|cnt0[0]  ; uart_tx:u_uart_tx|cnt0[0]  ; clk          ; clk         ; 0.000        ; 0.090      ; 1.079      ;
; 0.846 ; uart_rx:u_uart_rx|rx2      ; uart_rx:u_uart_rx|data[1]  ; clk          ; clk         ; 0.000        ; 0.090      ; 1.148      ;
; 0.847 ; uart_rx:u_uart_rx|rx2      ; uart_rx:u_uart_rx|data[2]  ; clk          ; clk         ; 0.000        ; 0.090      ; 1.149      ;
; 0.861 ; uart_rx:u_uart_rx|rx2      ; uart_rx:u_uart_rx|data[0]  ; clk          ; clk         ; 0.000        ; 0.090      ; 1.163      ;
; 0.861 ; uart_rx:u_uart_rx|rx2      ; uart_rx:u_uart_rx|data[5]  ; clk          ; clk         ; 0.000        ; 0.090      ; 1.163      ;
; 0.861 ; uart_rx:u_uart_rx|rx2      ; uart_rx:u_uart_rx|data[6]  ; clk          ; clk         ; 0.000        ; 0.090      ; 1.163      ;
; 0.861 ; uart_rx:u_uart_rx|rx2      ; uart_rx:u_uart_rx|data[4]  ; clk          ; clk         ; 0.000        ; 0.090      ; 1.163      ;
; 0.885 ; uart_rx:u_uart_rx|data[1]  ; uart_rx:u_uart_rx|dout[1]  ; clk          ; clk         ; 0.000        ; 0.097      ; 1.194      ;
; 0.887 ; uart_rx:u_uart_rx|cnt0[5]  ; uart_rx:u_uart_rx|dout_vld ; clk          ; clk         ; 0.000        ; 0.093      ; 1.192      ;
; 0.910 ; uart_rx:u_uart_rx|data[6]  ; uart_rx:u_uart_rx|dout[6]  ; clk          ; clk         ; 0.000        ; 0.097      ; 1.219      ;
; 0.915 ; uart_rx:u_uart_rx|data[0]  ; uart_rx:u_uart_rx|dout[0]  ; clk          ; clk         ; 0.000        ; 0.097      ; 1.224      ;
; 0.920 ; uart_rx:u_uart_rx|data[4]  ; uart_rx:u_uart_rx|dout[4]  ; clk          ; clk         ; 0.000        ; 0.097      ; 1.229      ;
; 0.945 ; uart_rx:u_uart_rx|data[5]  ; uart_rx:u_uart_rx|dout[5]  ; clk          ; clk         ; 0.000        ; 0.097      ; 1.254      ;
; 0.985 ; uart_tx:u_uart_tx|cnt1[0]  ; uart_tx:u_uart_tx|cnt1[1]  ; clk          ; clk         ; 0.000        ; 0.090      ; 1.287      ;
; 1.010 ; uart_rx:u_uart_rx|cnt1[2]  ; uart_rx:u_uart_rx|data[1]  ; clk          ; clk         ; 0.000        ; 0.088      ; 1.310      ;
; 1.011 ; uart_rx:u_uart_rx|cnt1[2]  ; uart_rx:u_uart_rx|data[2]  ; clk          ; clk         ; 0.000        ; 0.088      ; 1.311      ;
; 1.012 ; uart_tx:u_uart_tx|flag     ; uart_tx:u_uart_tx|dout     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.306      ;
; 1.022 ; uart_rx:u_uart_rx|cnt1[0]  ; uart_rx:u_uart_rx|cnt1[1]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.325      ;
; 1.029 ; uart_rx:u_uart_rx|cnt1[2]  ; uart_rx:u_uart_rx|data[5]  ; clk          ; clk         ; 0.000        ; 0.088      ; 1.329      ;
; 1.029 ; uart_rx:u_uart_rx|cnt1[2]  ; uart_rx:u_uart_rx|data[6]  ; clk          ; clk         ; 0.000        ; 0.088      ; 1.329      ;
; 1.071 ; uart_rx:u_uart_rx|data[2]  ; uart_rx:u_uart_rx|dout[2]  ; clk          ; clk         ; 0.000        ; 0.097      ; 1.380      ;
; 1.106 ; uart_rx:u_uart_rx|cnt0[1]  ; uart_rx:u_uart_rx|cnt0[2]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.409      ;
; 1.106 ; uart_rx:u_uart_rx|cnt0[3]  ; uart_rx:u_uart_rx|cnt0[4]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.409      ;
; 1.107 ; uart_tx:u_uart_tx|cnt0[1]  ; uart_tx:u_uart_tx|cnt0[2]  ; clk          ; clk         ; 0.000        ; 0.090      ; 1.409      ;
; 1.107 ; uart_rx:u_uart_rx|cnt0[13] ; uart_rx:u_uart_rx|cnt0[14] ; clk          ; clk         ; 0.000        ; 0.091      ; 1.410      ;
; 1.107 ; uart_tx:u_uart_tx|cnt0[3]  ; uart_tx:u_uart_tx|cnt0[4]  ; clk          ; clk         ; 0.000        ; 0.090      ; 1.409      ;
; 1.107 ; uart_rx:u_uart_rx|cnt0[11] ; uart_rx:u_uart_rx|cnt0[12] ; clk          ; clk         ; 0.000        ; 0.091      ; 1.410      ;
; 1.108 ; uart_tx:u_uart_tx|cnt0[13] ; uart_tx:u_uart_tx|cnt0[14] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.410      ;
; 1.108 ; uart_rx:u_uart_rx|cnt0[7]  ; uart_rx:u_uart_rx|cnt0[8]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.411      ;
; 1.108 ; uart_rx:u_uart_rx|cnt0[9]  ; uart_rx:u_uart_rx|cnt0[10] ; clk          ; clk         ; 0.000        ; 0.091      ; 1.411      ;
; 1.108 ; uart_tx:u_uart_tx|cnt0[11] ; uart_tx:u_uart_tx|cnt0[12] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.410      ;
; 1.109 ; uart_rx:u_uart_rx|data[7]  ; uart_rx:u_uart_rx|dout[7]  ; clk          ; clk         ; 0.000        ; 0.097      ; 1.418      ;
; 1.109 ; uart_tx:u_uart_tx|cnt0[7]  ; uart_tx:u_uart_tx|cnt0[8]  ; clk          ; clk         ; 0.000        ; 0.090      ; 1.411      ;
; 1.109 ; uart_tx:u_uart_tx|cnt0[9]  ; uart_tx:u_uart_tx|cnt0[10] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.411      ;
; 1.114 ; uart_rx:u_uart_rx|cnt0[0]  ; uart_rx:u_uart_rx|cnt0[1]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.417      ;
; 1.115 ; uart_rx:u_uart_rx|cnt0[2]  ; uart_rx:u_uart_rx|cnt0[3]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.418      ;
; 1.115 ; uart_tx:u_uart_tx|cnt0[0]  ; uart_tx:u_uart_tx|cnt0[1]  ; clk          ; clk         ; 0.000        ; 0.090      ; 1.417      ;
; 1.115 ; uart_rx:u_uart_rx|cnt0[6]  ; uart_rx:u_uart_rx|cnt0[7]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.418      ;
; 1.116 ; uart_tx:u_uart_tx|cnt0[2]  ; uart_tx:u_uart_tx|cnt0[3]  ; clk          ; clk         ; 0.000        ; 0.090      ; 1.418      ;
; 1.116 ; uart_rx:u_uart_rx|cnt0[14] ; uart_rx:u_uart_rx|cnt0[15] ; clk          ; clk         ; 0.000        ; 0.091      ; 1.419      ;
; 1.116 ; uart_tx:u_uart_tx|cnt0[6]  ; uart_tx:u_uart_tx|cnt0[7]  ; clk          ; clk         ; 0.000        ; 0.090      ; 1.418      ;
; 1.116 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|cnt0[5]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.419      ;
; 1.117 ; uart_rx:u_uart_rx|cnt0[10] ; uart_rx:u_uart_rx|cnt0[11] ; clk          ; clk         ; 0.000        ; 0.091      ; 1.420      ;
; 1.117 ; uart_rx:u_uart_rx|cnt0[12] ; uart_rx:u_uart_rx|cnt0[13] ; clk          ; clk         ; 0.000        ; 0.091      ; 1.420      ;
; 1.117 ; uart_tx:u_uart_tx|cnt0[14] ; uart_tx:u_uart_tx|cnt0[15] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.419      ;
; 1.117 ; uart_rx:u_uart_rx|cnt0[8]  ; uart_rx:u_uart_rx|cnt0[9]  ; clk          ; clk         ; 0.000        ; 0.091      ; 1.420      ;
; 1.117 ; uart_tx:u_uart_tx|cnt0[4]  ; uart_tx:u_uart_tx|cnt0[5]  ; clk          ; clk         ; 0.000        ; 0.090      ; 1.419      ;
; 1.118 ; uart_tx:u_uart_tx|cnt0[10] ; uart_tx:u_uart_tx|cnt0[11] ; clk          ; clk         ; 0.000        ; 0.090      ; 1.420      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 234.63 MHz ; 234.63 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -3.262 ; -191.274          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.392 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -108.577                        ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -3.262 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|dout[7]  ; clk          ; clk         ; 1.000        ; -0.078     ; 4.186      ;
; -3.231 ; uart_tx:u_uart_tx|cnt0[10] ; uart_tx:u_uart_tx|cnt0[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.152      ;
; -3.231 ; uart_tx:u_uart_tx|cnt0[10] ; uart_tx:u_uart_tx|cnt0[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.152      ;
; -3.231 ; uart_tx:u_uart_tx|cnt0[10] ; uart_tx:u_uart_tx|cnt0[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.152      ;
; -3.231 ; uart_tx:u_uart_tx|cnt0[10] ; uart_tx:u_uart_tx|cnt0[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.152      ;
; -3.231 ; uart_tx:u_uart_tx|cnt0[10] ; uart_tx:u_uart_tx|cnt0[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.152      ;
; -3.231 ; uart_tx:u_uart_tx|cnt0[10] ; uart_tx:u_uart_tx|cnt0[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.152      ;
; -3.231 ; uart_tx:u_uart_tx|cnt0[10] ; uart_tx:u_uart_tx|cnt0[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.152      ;
; -3.231 ; uart_tx:u_uart_tx|cnt0[10] ; uart_tx:u_uart_tx|cnt0[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.152      ;
; -3.231 ; uart_tx:u_uart_tx|cnt0[10] ; uart_tx:u_uart_tx|cnt0[15] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.152      ;
; -3.231 ; uart_tx:u_uart_tx|cnt0[10] ; uart_tx:u_uart_tx|cnt0[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.152      ;
; -3.231 ; uart_tx:u_uart_tx|cnt0[10] ; uart_tx:u_uart_tx|cnt0[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.152      ;
; -3.231 ; uart_tx:u_uart_tx|cnt0[10] ; uart_tx:u_uart_tx|cnt0[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.152      ;
; -3.231 ; uart_tx:u_uart_tx|cnt0[10] ; uart_tx:u_uart_tx|cnt0[12] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.152      ;
; -3.231 ; uart_tx:u_uart_tx|cnt0[10] ; uart_tx:u_uart_tx|cnt0[13] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.152      ;
; -3.231 ; uart_tx:u_uart_tx|cnt0[10] ; uart_tx:u_uart_tx|cnt0[14] ; clk          ; clk         ; 1.000        ; -0.081     ; 4.152      ;
; -3.231 ; uart_tx:u_uart_tx|cnt0[10] ; uart_tx:u_uart_tx|cnt0[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 4.152      ;
; -3.105 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|cnt0[15] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.025      ;
; -3.105 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|cnt0[12] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.025      ;
; -3.105 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|cnt0[3]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.025      ;
; -3.105 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|cnt0[0]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.025      ;
; -3.105 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|cnt0[1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.025      ;
; -3.105 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|cnt0[2]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.025      ;
; -3.105 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|cnt0[5]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.025      ;
; -3.105 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|cnt0[4]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.025      ;
; -3.105 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|cnt0[6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.025      ;
; -3.105 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|cnt0[7]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.025      ;
; -3.105 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|cnt0[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.025      ;
; -3.105 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|cnt0[9]  ; clk          ; clk         ; 1.000        ; -0.082     ; 4.025      ;
; -3.105 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|cnt0[10] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.025      ;
; -3.105 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|cnt0[11] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.025      ;
; -3.105 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|cnt0[13] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.025      ;
; -3.105 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|cnt0[14] ; clk          ; clk         ; 1.000        ; -0.082     ; 4.025      ;
; -3.088 ; uart_rx:u_uart_rx|cnt0[14] ; uart_rx:u_uart_rx|dout[7]  ; clk          ; clk         ; 1.000        ; -0.078     ; 4.012      ;
; -3.079 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|dout[0]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.001      ;
; -3.079 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|dout[1]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.001      ;
; -3.079 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|dout[2]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.001      ;
; -3.079 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|dout[5]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.001      ;
; -3.079 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|dout[6]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.001      ;
; -3.079 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|dout[4]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.001      ;
; -3.079 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|dout[3]  ; clk          ; clk         ; 1.000        ; -0.080     ; 4.001      ;
; -3.026 ; uart_tx:u_uart_tx|cnt0[9]  ; uart_tx:u_uart_tx|cnt0[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.947      ;
; -3.026 ; uart_tx:u_uart_tx|cnt0[9]  ; uart_tx:u_uart_tx|cnt0[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.947      ;
; -3.026 ; uart_tx:u_uart_tx|cnt0[9]  ; uart_tx:u_uart_tx|cnt0[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.947      ;
; -3.026 ; uart_tx:u_uart_tx|cnt0[9]  ; uart_tx:u_uart_tx|cnt0[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.947      ;
; -3.026 ; uart_tx:u_uart_tx|cnt0[9]  ; uart_tx:u_uart_tx|cnt0[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.947      ;
; -3.026 ; uart_tx:u_uart_tx|cnt0[9]  ; uart_tx:u_uart_tx|cnt0[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.947      ;
; -3.026 ; uart_tx:u_uart_tx|cnt0[9]  ; uart_tx:u_uart_tx|cnt0[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.947      ;
; -3.026 ; uart_tx:u_uart_tx|cnt0[9]  ; uart_tx:u_uart_tx|cnt0[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.947      ;
; -3.026 ; uart_tx:u_uart_tx|cnt0[9]  ; uart_tx:u_uart_tx|cnt0[15] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.947      ;
; -3.026 ; uart_tx:u_uart_tx|cnt0[9]  ; uart_tx:u_uart_tx|cnt0[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.947      ;
; -3.026 ; uart_tx:u_uart_tx|cnt0[9]  ; uart_tx:u_uart_tx|cnt0[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.947      ;
; -3.026 ; uart_tx:u_uart_tx|cnt0[9]  ; uart_tx:u_uart_tx|cnt0[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.947      ;
; -3.026 ; uart_tx:u_uart_tx|cnt0[9]  ; uart_tx:u_uart_tx|cnt0[12] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.947      ;
; -3.026 ; uart_tx:u_uart_tx|cnt0[9]  ; uart_tx:u_uart_tx|cnt0[13] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.947      ;
; -3.026 ; uart_tx:u_uart_tx|cnt0[9]  ; uart_tx:u_uart_tx|cnt0[14] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.947      ;
; -3.026 ; uart_tx:u_uart_tx|cnt0[9]  ; uart_tx:u_uart_tx|cnt0[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.947      ;
; -3.026 ; uart_tx:u_uart_tx|cnt0[4]  ; uart_tx:u_uart_tx|cnt0[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.947      ;
; -3.026 ; uart_tx:u_uart_tx|cnt0[4]  ; uart_tx:u_uart_tx|cnt0[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.947      ;
; -3.026 ; uart_tx:u_uart_tx|cnt0[4]  ; uart_tx:u_uart_tx|cnt0[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.947      ;
; -3.026 ; uart_tx:u_uart_tx|cnt0[4]  ; uart_tx:u_uart_tx|cnt0[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.947      ;
; -3.026 ; uart_tx:u_uart_tx|cnt0[4]  ; uart_tx:u_uart_tx|cnt0[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.947      ;
; -3.026 ; uart_tx:u_uart_tx|cnt0[4]  ; uart_tx:u_uart_tx|cnt0[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.947      ;
; -3.026 ; uart_tx:u_uart_tx|cnt0[4]  ; uart_tx:u_uart_tx|cnt0[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.947      ;
; -3.026 ; uart_tx:u_uart_tx|cnt0[4]  ; uart_tx:u_uart_tx|cnt0[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.947      ;
; -3.026 ; uart_tx:u_uart_tx|cnt0[4]  ; uart_tx:u_uart_tx|cnt0[15] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.947      ;
; -3.026 ; uart_tx:u_uart_tx|cnt0[4]  ; uart_tx:u_uart_tx|cnt0[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.947      ;
; -3.026 ; uart_tx:u_uart_tx|cnt0[4]  ; uart_tx:u_uart_tx|cnt0[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.947      ;
; -3.026 ; uart_tx:u_uart_tx|cnt0[4]  ; uart_tx:u_uart_tx|cnt0[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.947      ;
; -3.026 ; uart_tx:u_uart_tx|cnt0[4]  ; uart_tx:u_uart_tx|cnt0[12] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.947      ;
; -3.026 ; uart_tx:u_uart_tx|cnt0[4]  ; uart_tx:u_uart_tx|cnt0[13] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.947      ;
; -3.026 ; uart_tx:u_uart_tx|cnt0[4]  ; uart_tx:u_uart_tx|cnt0[14] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.947      ;
; -3.026 ; uart_tx:u_uart_tx|cnt0[4]  ; uart_tx:u_uart_tx|cnt0[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.947      ;
; -3.021 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|cnt1[2]  ; clk          ; clk         ; 1.000        ; -0.084     ; 3.939      ;
; -3.001 ; uart_rx:u_uart_rx|cnt0[10] ; uart_rx:u_uart_rx|dout[7]  ; clk          ; clk         ; 1.000        ; -0.078     ; 3.925      ;
; -2.994 ; uart_tx:u_uart_tx|cnt0[14] ; uart_tx:u_uart_tx|cnt0[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.915      ;
; -2.994 ; uart_tx:u_uart_tx|cnt0[14] ; uart_tx:u_uart_tx|cnt0[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.915      ;
; -2.994 ; uart_tx:u_uart_tx|cnt0[14] ; uart_tx:u_uart_tx|cnt0[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.915      ;
; -2.994 ; uart_tx:u_uart_tx|cnt0[14] ; uart_tx:u_uart_tx|cnt0[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.915      ;
; -2.994 ; uart_tx:u_uart_tx|cnt0[14] ; uart_tx:u_uart_tx|cnt0[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.915      ;
; -2.994 ; uart_tx:u_uart_tx|cnt0[14] ; uart_tx:u_uart_tx|cnt0[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.915      ;
; -2.994 ; uart_tx:u_uart_tx|cnt0[14] ; uart_tx:u_uart_tx|cnt0[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.915      ;
; -2.994 ; uart_tx:u_uart_tx|cnt0[14] ; uart_tx:u_uart_tx|cnt0[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.915      ;
; -2.994 ; uart_tx:u_uart_tx|cnt0[14] ; uart_tx:u_uart_tx|cnt0[15] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.915      ;
; -2.994 ; uart_tx:u_uart_tx|cnt0[14] ; uart_tx:u_uart_tx|cnt0[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.915      ;
; -2.994 ; uart_tx:u_uart_tx|cnt0[14] ; uart_tx:u_uart_tx|cnt0[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.915      ;
; -2.994 ; uart_tx:u_uart_tx|cnt0[14] ; uart_tx:u_uart_tx|cnt0[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.915      ;
; -2.994 ; uart_tx:u_uart_tx|cnt0[14] ; uart_tx:u_uart_tx|cnt0[12] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.915      ;
; -2.994 ; uart_tx:u_uart_tx|cnt0[14] ; uart_tx:u_uart_tx|cnt0[13] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.915      ;
; -2.994 ; uart_tx:u_uart_tx|cnt0[14] ; uart_tx:u_uart_tx|cnt0[14] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.915      ;
; -2.994 ; uart_tx:u_uart_tx|cnt0[14] ; uart_tx:u_uart_tx|cnt0[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.915      ;
; -2.971 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|data[0]  ; clk          ; clk         ; 1.000        ; -0.085     ; 3.888      ;
; -2.970 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|data[1]  ; clk          ; clk         ; 1.000        ; -0.085     ; 3.887      ;
; -2.970 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|data[5]  ; clk          ; clk         ; 1.000        ; -0.085     ; 3.887      ;
; -2.969 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|data[6]  ; clk          ; clk         ; 1.000        ; -0.085     ; 3.886      ;
; -2.969 ; uart_rx:u_uart_rx|cnt0[6]  ; uart_rx:u_uart_rx|dout[7]  ; clk          ; clk         ; 1.000        ; -0.078     ; 3.893      ;
; -2.968 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|data[4]  ; clk          ; clk         ; 1.000        ; -0.085     ; 3.885      ;
; -2.967 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|data[2]  ; clk          ; clk         ; 1.000        ; -0.085     ; 3.884      ;
; -2.931 ; uart_rx:u_uart_rx|cnt0[14] ; uart_rx:u_uart_rx|cnt0[15] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.851      ;
; -2.931 ; uart_rx:u_uart_rx|cnt0[14] ; uart_rx:u_uart_rx|cnt0[12] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.851      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.392 ; uart_rx:u_uart_rx|flag     ; uart_rx:u_uart_rx|flag     ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.392 ; uart_rx:u_uart_rx|cnt1[1]  ; uart_rx:u_uart_rx|cnt1[1]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.392 ; uart_rx:u_uart_rx|cnt1[0]  ; uart_rx:u_uart_rx|cnt1[0]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.392 ; uart_rx:u_uart_rx|cnt1[3]  ; uart_rx:u_uart_rx|cnt1[3]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.393 ; uart_tx:u_uart_tx|dout     ; uart_tx:u_uart_tx|dout     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.393 ; uart_rx:u_uart_rx|data[7]  ; uart_rx:u_uart_rx|data[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.393 ; uart_rx:u_uart_rx|data[0]  ; uart_rx:u_uart_rx|data[0]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.393 ; uart_rx:u_uart_rx|data[1]  ; uart_rx:u_uart_rx|data[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.393 ; uart_rx:u_uart_rx|data[2]  ; uart_rx:u_uart_rx|data[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.393 ; uart_rx:u_uart_rx|data[5]  ; uart_rx:u_uart_rx|data[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.393 ; uart_rx:u_uart_rx|data[6]  ; uart_rx:u_uart_rx|data[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.393 ; uart_rx:u_uart_rx|data[4]  ; uart_rx:u_uart_rx|data[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.393 ; uart_rx:u_uart_rx|data[3]  ; uart_rx:u_uart_rx|data[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.393 ; uart_tx:u_uart_tx|flag     ; uart_tx:u_uart_tx|flag     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.393 ; uart_tx:u_uart_tx|cnt1[0]  ; uart_tx:u_uart_tx|cnt1[0]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.393 ; uart_tx:u_uart_tx|cnt1[2]  ; uart_tx:u_uart_tx|cnt1[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.393 ; uart_tx:u_uart_tx|cnt1[1]  ; uart_tx:u_uart_tx|cnt1[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.393 ; uart_tx:u_uart_tx|cnt1[3]  ; uart_tx:u_uart_tx|cnt1[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.393 ; uart_rx:u_uart_rx|cnt1[2]  ; uart_rx:u_uart_rx|cnt1[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.592 ; uart_rx:u_uart_rx|rx0      ; uart_rx:u_uart_rx|rx1      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.868      ;
; 0.611 ; uart_rx:u_uart_rx|rx1      ; uart_rx:u_uart_rx|rx2      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.887      ;
; 0.696 ; uart_rx:u_uart_rx|cnt0[3]  ; uart_rx:u_uart_rx|cnt0[3]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.973      ;
; 0.696 ; uart_rx:u_uart_rx|cnt0[13] ; uart_rx:u_uart_rx|cnt0[13] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.973      ;
; 0.697 ; uart_tx:u_uart_tx|cnt0[3]  ; uart_tx:u_uart_tx|cnt0[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.973      ;
; 0.697 ; uart_tx:u_uart_tx|cnt0[13] ; uart_tx:u_uart_tx|cnt0[13] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.973      ;
; 0.697 ; uart_rx:u_uart_rx|cnt0[1]  ; uart_rx:u_uart_rx|cnt0[1]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.974      ;
; 0.697 ; uart_rx:u_uart_rx|cnt0[11] ; uart_rx:u_uart_rx|cnt0[11] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.974      ;
; 0.698 ; uart_tx:u_uart_tx|cnt0[1]  ; uart_tx:u_uart_tx|cnt0[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.974      ;
; 0.698 ; uart_tx:u_uart_tx|cnt0[11] ; uart_tx:u_uart_tx|cnt0[11] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.974      ;
; 0.698 ; uart_rx:u_uart_rx|cnt0[15] ; uart_rx:u_uart_rx|cnt0[15] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.975      ;
; 0.698 ; uart_rx:u_uart_rx|cnt0[6]  ; uart_rx:u_uart_rx|cnt0[6]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.975      ;
; 0.699 ; uart_tx:u_uart_tx|cnt0[6]  ; uart_tx:u_uart_tx|cnt0[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.975      ;
; 0.699 ; uart_tx:u_uart_tx|cnt0[15] ; uart_tx:u_uart_tx|cnt0[15] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.975      ;
; 0.699 ; uart_rx:u_uart_rx|cnt0[7]  ; uart_rx:u_uart_rx|cnt0[7]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.976      ;
; 0.699 ; uart_rx:u_uart_rx|cnt0[9]  ; uart_rx:u_uart_rx|cnt0[9]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.976      ;
; 0.700 ; uart_tx:u_uart_tx|cnt0[7]  ; uart_tx:u_uart_tx|cnt0[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.976      ;
; 0.700 ; uart_tx:u_uart_tx|cnt0[9]  ; uart_tx:u_uart_tx|cnt0[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.976      ;
; 0.701 ; uart_rx:u_uart_rx|cnt0[2]  ; uart_rx:u_uart_rx|cnt0[2]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.978      ;
; 0.702 ; uart_tx:u_uart_tx|cnt0[2]  ; uart_tx:u_uart_tx|cnt0[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.978      ;
; 0.702 ; uart_rx:u_uart_rx|cnt0[12] ; uart_rx:u_uart_rx|cnt0[12] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.979      ;
; 0.702 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|cnt0[4]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.979      ;
; 0.702 ; uart_rx:u_uart_rx|cnt0[10] ; uart_rx:u_uart_rx|cnt0[10] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.979      ;
; 0.702 ; uart_rx:u_uart_rx|cnt0[14] ; uart_rx:u_uart_rx|cnt0[14] ; clk          ; clk         ; 0.000        ; 0.082      ; 0.979      ;
; 0.703 ; uart_tx:u_uart_tx|cnt0[10] ; uart_tx:u_uart_tx|cnt0[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.979      ;
; 0.703 ; uart_tx:u_uart_tx|cnt0[12] ; uart_tx:u_uart_tx|cnt0[12] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.979      ;
; 0.703 ; uart_tx:u_uart_tx|cnt0[14] ; uart_tx:u_uart_tx|cnt0[14] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.979      ;
; 0.703 ; uart_tx:u_uart_tx|cnt0[4]  ; uart_tx:u_uart_tx|cnt0[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.979      ;
; 0.703 ; uart_rx:u_uart_rx|cnt0[8]  ; uart_rx:u_uart_rx|cnt0[8]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.980      ;
; 0.704 ; uart_tx:u_uart_tx|cnt0[8]  ; uart_tx:u_uart_tx|cnt0[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.980      ;
; 0.718 ; uart_rx:u_uart_rx|cnt0[5]  ; uart_rx:u_uart_rx|cnt0[5]  ; clk          ; clk         ; 0.000        ; 0.082      ; 0.995      ;
; 0.719 ; uart_tx:u_uart_tx|cnt0[5]  ; uart_tx:u_uart_tx|cnt0[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.995      ;
; 0.724 ; uart_rx:u_uart_rx|cnt0[0]  ; uart_rx:u_uart_rx|cnt0[0]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.001      ;
; 0.725 ; uart_tx:u_uart_tx|cnt0[0]  ; uart_tx:u_uart_tx|cnt0[0]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.001      ;
; 0.784 ; uart_rx:u_uart_rx|data[1]  ; uart_rx:u_uart_rx|dout[1]  ; clk          ; clk         ; 0.000        ; 0.087      ; 1.066      ;
; 0.795 ; uart_rx:u_uart_rx|rx2      ; uart_rx:u_uart_rx|data[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.071      ;
; 0.795 ; uart_rx:u_uart_rx|rx2      ; uart_rx:u_uart_rx|data[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.071      ;
; 0.800 ; uart_rx:u_uart_rx|rx2      ; uart_rx:u_uart_rx|data[0]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.076      ;
; 0.800 ; uart_rx:u_uart_rx|rx2      ; uart_rx:u_uart_rx|data[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.076      ;
; 0.800 ; uart_rx:u_uart_rx|rx2      ; uart_rx:u_uart_rx|data[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.076      ;
; 0.801 ; uart_rx:u_uart_rx|rx2      ; uart_rx:u_uart_rx|data[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.077      ;
; 0.804 ; uart_rx:u_uart_rx|data[6]  ; uart_rx:u_uart_rx|dout[6]  ; clk          ; clk         ; 0.000        ; 0.087      ; 1.086      ;
; 0.810 ; uart_rx:u_uart_rx|data[0]  ; uart_rx:u_uart_rx|dout[0]  ; clk          ; clk         ; 0.000        ; 0.087      ; 1.092      ;
; 0.812 ; uart_rx:u_uart_rx|data[4]  ; uart_rx:u_uart_rx|dout[4]  ; clk          ; clk         ; 0.000        ; 0.087      ; 1.094      ;
; 0.821 ; uart_rx:u_uart_rx|cnt0[5]  ; uart_rx:u_uart_rx|dout_vld ; clk          ; clk         ; 0.000        ; 0.084      ; 1.100      ;
; 0.837 ; uart_rx:u_uart_rx|data[5]  ; uart_rx:u_uart_rx|dout[5]  ; clk          ; clk         ; 0.000        ; 0.087      ; 1.119      ;
; 0.908 ; uart_rx:u_uart_rx|cnt1[0]  ; uart_rx:u_uart_rx|cnt1[1]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.185      ;
; 0.915 ; uart_tx:u_uart_tx|cnt1[0]  ; uart_tx:u_uart_tx|cnt1[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.191      ;
; 0.923 ; uart_tx:u_uart_tx|flag     ; uart_tx:u_uart_tx|dout     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.191      ;
; 0.927 ; uart_rx:u_uart_rx|cnt1[2]  ; uart_rx:u_uart_rx|data[5]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.202      ;
; 0.927 ; uart_rx:u_uart_rx|cnt1[2]  ; uart_rx:u_uart_rx|data[6]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.202      ;
; 0.942 ; uart_rx:u_uart_rx|cnt1[2]  ; uart_rx:u_uart_rx|data[1]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.217      ;
; 0.942 ; uart_rx:u_uart_rx|cnt1[2]  ; uart_rx:u_uart_rx|data[2]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.217      ;
; 0.956 ; uart_rx:u_uart_rx|data[2]  ; uart_rx:u_uart_rx|dout[2]  ; clk          ; clk         ; 0.000        ; 0.087      ; 1.238      ;
; 0.985 ; uart_rx:u_uart_rx|data[7]  ; uart_rx:u_uart_rx|dout[7]  ; clk          ; clk         ; 0.000        ; 0.088      ; 1.268      ;
; 1.017 ; uart_rx:u_uart_rx|cnt0[6]  ; uart_rx:u_uart_rx|cnt0[7]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.294      ;
; 1.018 ; uart_rx:u_uart_rx|cnt0[0]  ; uart_rx:u_uart_rx|cnt0[1]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.295      ;
; 1.018 ; uart_rx:u_uart_rx|cnt0[3]  ; uart_rx:u_uart_rx|cnt0[4]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.295      ;
; 1.018 ; uart_rx:u_uart_rx|cnt0[13] ; uart_rx:u_uart_rx|cnt0[14] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.295      ;
; 1.018 ; uart_tx:u_uart_tx|cnt0[6]  ; uart_tx:u_uart_tx|cnt0[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.294      ;
; 1.019 ; uart_rx:u_uart_rx|cnt0[2]  ; uart_rx:u_uart_rx|cnt0[3]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.296      ;
; 1.019 ; uart_tx:u_uart_tx|cnt0[0]  ; uart_tx:u_uart_tx|cnt0[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.295      ;
; 1.019 ; uart_rx:u_uart_rx|cnt0[11] ; uart_rx:u_uart_rx|cnt0[12] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.296      ;
; 1.019 ; uart_tx:u_uart_tx|cnt0[13] ; uart_tx:u_uart_tx|cnt0[14] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.295      ;
; 1.019 ; uart_tx:u_uart_tx|cnt0[3]  ; uart_tx:u_uart_tx|cnt0[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.295      ;
; 1.019 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|cnt0[5]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.296      ;
; 1.020 ; uart_rx:u_uart_rx|cnt0[12] ; uart_rx:u_uart_rx|cnt0[13] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.297      ;
; 1.020 ; uart_tx:u_uart_tx|cnt0[2]  ; uart_tx:u_uart_tx|cnt0[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.296      ;
; 1.020 ; uart_rx:u_uart_rx|cnt0[10] ; uart_rx:u_uart_rx|cnt0[11] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.297      ;
; 1.020 ; uart_rx:u_uart_rx|cnt0[14] ; uart_rx:u_uart_rx|cnt0[15] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.297      ;
; 1.020 ; uart_tx:u_uart_tx|cnt0[11] ; uart_tx:u_uart_tx|cnt0[12] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.296      ;
; 1.020 ; uart_tx:u_uart_tx|cnt0[4]  ; uart_tx:u_uart_tx|cnt0[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.296      ;
; 1.021 ; uart_tx:u_uart_tx|cnt0[12] ; uart_tx:u_uart_tx|cnt0[13] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.297      ;
; 1.021 ; uart_tx:u_uart_tx|cnt0[10] ; uart_tx:u_uart_tx|cnt0[11] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.297      ;
; 1.021 ; uart_tx:u_uart_tx|cnt0[14] ; uart_tx:u_uart_tx|cnt0[15] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.297      ;
; 1.021 ; uart_rx:u_uart_rx|cnt0[8]  ; uart_rx:u_uart_rx|cnt0[9]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.298      ;
; 1.021 ; uart_rx:u_uart_rx|cnt0[1]  ; uart_rx:u_uart_rx|cnt0[2]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.298      ;
; 1.022 ; uart_tx:u_uart_tx|cnt0[8]  ; uart_tx:u_uart_tx|cnt0[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.298      ;
; 1.022 ; uart_tx:u_uart_tx|cnt0[1]  ; uart_tx:u_uart_tx|cnt0[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.298      ;
; 1.023 ; uart_rx:u_uart_rx|cnt0[9]  ; uart_rx:u_uart_rx|cnt0[10] ; clk          ; clk         ; 0.000        ; 0.082      ; 1.300      ;
; 1.023 ; uart_rx:u_uart_rx|cnt0[7]  ; uart_rx:u_uart_rx|cnt0[8]  ; clk          ; clk         ; 0.000        ; 0.082      ; 1.300      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.890 ; -47.871           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.181 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -78.508                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -0.890 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|dout[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.840      ;
; -0.890 ; uart_tx:u_uart_tx|cnt0[10] ; uart_tx:u_uart_tx|cnt0[5]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.836      ;
; -0.890 ; uart_tx:u_uart_tx|cnt0[10] ; uart_tx:u_uart_tx|cnt0[1]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.836      ;
; -0.890 ; uart_tx:u_uart_tx|cnt0[10] ; uart_tx:u_uart_tx|cnt0[0]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.836      ;
; -0.890 ; uart_tx:u_uart_tx|cnt0[10] ; uart_tx:u_uart_tx|cnt0[3]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.836      ;
; -0.890 ; uart_tx:u_uart_tx|cnt0[10] ; uart_tx:u_uart_tx|cnt0[2]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.836      ;
; -0.890 ; uart_tx:u_uart_tx|cnt0[10] ; uart_tx:u_uart_tx|cnt0[6]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.836      ;
; -0.890 ; uart_tx:u_uart_tx|cnt0[10] ; uart_tx:u_uart_tx|cnt0[8]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.836      ;
; -0.890 ; uart_tx:u_uart_tx|cnt0[10] ; uart_tx:u_uart_tx|cnt0[7]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.836      ;
; -0.890 ; uart_tx:u_uart_tx|cnt0[10] ; uart_tx:u_uart_tx|cnt0[15] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.836      ;
; -0.890 ; uart_tx:u_uart_tx|cnt0[10] ; uart_tx:u_uart_tx|cnt0[9]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.836      ;
; -0.890 ; uart_tx:u_uart_tx|cnt0[10] ; uart_tx:u_uart_tx|cnt0[10] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.836      ;
; -0.890 ; uart_tx:u_uart_tx|cnt0[10] ; uart_tx:u_uart_tx|cnt0[11] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.836      ;
; -0.890 ; uart_tx:u_uart_tx|cnt0[10] ; uart_tx:u_uart_tx|cnt0[12] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.836      ;
; -0.890 ; uart_tx:u_uart_tx|cnt0[10] ; uart_tx:u_uart_tx|cnt0[13] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.836      ;
; -0.890 ; uart_tx:u_uart_tx|cnt0[10] ; uart_tx:u_uart_tx|cnt0[14] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.836      ;
; -0.890 ; uart_tx:u_uart_tx|cnt0[10] ; uart_tx:u_uart_tx|cnt0[4]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.836      ;
; -0.834 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|dout[0]  ; clk          ; clk         ; 1.000        ; -0.039     ; 1.782      ;
; -0.834 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|dout[1]  ; clk          ; clk         ; 1.000        ; -0.039     ; 1.782      ;
; -0.834 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|dout[2]  ; clk          ; clk         ; 1.000        ; -0.039     ; 1.782      ;
; -0.834 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|dout[5]  ; clk          ; clk         ; 1.000        ; -0.039     ; 1.782      ;
; -0.834 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|dout[6]  ; clk          ; clk         ; 1.000        ; -0.039     ; 1.782      ;
; -0.834 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|dout[4]  ; clk          ; clk         ; 1.000        ; -0.039     ; 1.782      ;
; -0.834 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|dout[3]  ; clk          ; clk         ; 1.000        ; -0.039     ; 1.782      ;
; -0.816 ; uart_rx:u_uart_rx|cnt0[14] ; uart_rx:u_uart_rx|dout[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.766      ;
; -0.812 ; uart_tx:u_uart_tx|cnt0[9]  ; uart_tx:u_uart_tx|cnt0[5]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.758      ;
; -0.812 ; uart_tx:u_uart_tx|cnt0[9]  ; uart_tx:u_uart_tx|cnt0[1]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.758      ;
; -0.812 ; uart_tx:u_uart_tx|cnt0[9]  ; uart_tx:u_uart_tx|cnt0[0]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.758      ;
; -0.812 ; uart_tx:u_uart_tx|cnt0[9]  ; uart_tx:u_uart_tx|cnt0[3]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.758      ;
; -0.812 ; uart_tx:u_uart_tx|cnt0[9]  ; uart_tx:u_uart_tx|cnt0[2]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.758      ;
; -0.812 ; uart_tx:u_uart_tx|cnt0[9]  ; uart_tx:u_uart_tx|cnt0[6]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.758      ;
; -0.812 ; uart_tx:u_uart_tx|cnt0[9]  ; uart_tx:u_uart_tx|cnt0[8]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.758      ;
; -0.812 ; uart_tx:u_uart_tx|cnt0[9]  ; uart_tx:u_uart_tx|cnt0[7]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.758      ;
; -0.812 ; uart_tx:u_uart_tx|cnt0[9]  ; uart_tx:u_uart_tx|cnt0[15] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.758      ;
; -0.812 ; uart_tx:u_uart_tx|cnt0[9]  ; uart_tx:u_uart_tx|cnt0[9]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.758      ;
; -0.812 ; uart_tx:u_uart_tx|cnt0[9]  ; uart_tx:u_uart_tx|cnt0[10] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.758      ;
; -0.812 ; uart_tx:u_uart_tx|cnt0[9]  ; uart_tx:u_uart_tx|cnt0[11] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.758      ;
; -0.812 ; uart_tx:u_uart_tx|cnt0[9]  ; uart_tx:u_uart_tx|cnt0[12] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.758      ;
; -0.812 ; uart_tx:u_uart_tx|cnt0[9]  ; uart_tx:u_uart_tx|cnt0[13] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.758      ;
; -0.812 ; uart_tx:u_uart_tx|cnt0[9]  ; uart_tx:u_uart_tx|cnt0[14] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.758      ;
; -0.812 ; uart_tx:u_uart_tx|cnt0[9]  ; uart_tx:u_uart_tx|cnt0[4]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.758      ;
; -0.803 ; uart_tx:u_uart_tx|cnt0[14] ; uart_tx:u_uart_tx|cnt0[5]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.749      ;
; -0.803 ; uart_tx:u_uart_tx|cnt0[14] ; uart_tx:u_uart_tx|cnt0[1]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.749      ;
; -0.803 ; uart_tx:u_uart_tx|cnt0[14] ; uart_tx:u_uart_tx|cnt0[0]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.749      ;
; -0.803 ; uart_tx:u_uart_tx|cnt0[14] ; uart_tx:u_uart_tx|cnt0[3]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.749      ;
; -0.803 ; uart_tx:u_uart_tx|cnt0[14] ; uart_tx:u_uart_tx|cnt0[2]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.749      ;
; -0.803 ; uart_tx:u_uart_tx|cnt0[14] ; uart_tx:u_uart_tx|cnt0[6]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.749      ;
; -0.803 ; uart_tx:u_uart_tx|cnt0[14] ; uart_tx:u_uart_tx|cnt0[8]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.749      ;
; -0.803 ; uart_tx:u_uart_tx|cnt0[14] ; uart_tx:u_uart_tx|cnt0[7]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.749      ;
; -0.803 ; uart_tx:u_uart_tx|cnt0[14] ; uart_tx:u_uart_tx|cnt0[15] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.749      ;
; -0.803 ; uart_tx:u_uart_tx|cnt0[14] ; uart_tx:u_uart_tx|cnt0[9]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.749      ;
; -0.803 ; uart_tx:u_uart_tx|cnt0[14] ; uart_tx:u_uart_tx|cnt0[10] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.749      ;
; -0.803 ; uart_tx:u_uart_tx|cnt0[14] ; uart_tx:u_uart_tx|cnt0[11] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.749      ;
; -0.803 ; uart_tx:u_uart_tx|cnt0[14] ; uart_tx:u_uart_tx|cnt0[12] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.749      ;
; -0.803 ; uart_tx:u_uart_tx|cnt0[14] ; uart_tx:u_uart_tx|cnt0[13] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.749      ;
; -0.803 ; uart_tx:u_uart_tx|cnt0[14] ; uart_tx:u_uart_tx|cnt0[14] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.749      ;
; -0.803 ; uart_tx:u_uart_tx|cnt0[14] ; uart_tx:u_uart_tx|cnt0[4]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.749      ;
; -0.797 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|data[0]  ; clk          ; clk         ; 1.000        ; -0.045     ; 1.739      ;
; -0.795 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|data[1]  ; clk          ; clk         ; 1.000        ; -0.045     ; 1.737      ;
; -0.795 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|data[5]  ; clk          ; clk         ; 1.000        ; -0.045     ; 1.737      ;
; -0.795 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|data[6]  ; clk          ; clk         ; 1.000        ; -0.045     ; 1.737      ;
; -0.795 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|data[4]  ; clk          ; clk         ; 1.000        ; -0.045     ; 1.737      ;
; -0.793 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|data[2]  ; clk          ; clk         ; 1.000        ; -0.045     ; 1.735      ;
; -0.793 ; uart_tx:u_uart_tx|cnt0[4]  ; uart_tx:u_uart_tx|cnt0[5]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.739      ;
; -0.793 ; uart_tx:u_uart_tx|cnt0[4]  ; uart_tx:u_uart_tx|cnt0[1]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.739      ;
; -0.793 ; uart_tx:u_uart_tx|cnt0[4]  ; uart_tx:u_uart_tx|cnt0[0]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.739      ;
; -0.793 ; uart_tx:u_uart_tx|cnt0[4]  ; uart_tx:u_uart_tx|cnt0[3]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.739      ;
; -0.793 ; uart_tx:u_uart_tx|cnt0[4]  ; uart_tx:u_uart_tx|cnt0[2]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.739      ;
; -0.793 ; uart_tx:u_uart_tx|cnt0[4]  ; uart_tx:u_uart_tx|cnt0[6]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.739      ;
; -0.793 ; uart_tx:u_uart_tx|cnt0[4]  ; uart_tx:u_uart_tx|cnt0[8]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.739      ;
; -0.793 ; uart_tx:u_uart_tx|cnt0[4]  ; uart_tx:u_uart_tx|cnt0[7]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.739      ;
; -0.793 ; uart_tx:u_uart_tx|cnt0[4]  ; uart_tx:u_uart_tx|cnt0[15] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.739      ;
; -0.793 ; uart_tx:u_uart_tx|cnt0[4]  ; uart_tx:u_uart_tx|cnt0[9]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.739      ;
; -0.793 ; uart_tx:u_uart_tx|cnt0[4]  ; uart_tx:u_uart_tx|cnt0[10] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.739      ;
; -0.793 ; uart_tx:u_uart_tx|cnt0[4]  ; uart_tx:u_uart_tx|cnt0[11] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.739      ;
; -0.793 ; uart_tx:u_uart_tx|cnt0[4]  ; uart_tx:u_uart_tx|cnt0[12] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.739      ;
; -0.793 ; uart_tx:u_uart_tx|cnt0[4]  ; uart_tx:u_uart_tx|cnt0[13] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.739      ;
; -0.793 ; uart_tx:u_uart_tx|cnt0[4]  ; uart_tx:u_uart_tx|cnt0[14] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.739      ;
; -0.793 ; uart_tx:u_uart_tx|cnt0[4]  ; uart_tx:u_uart_tx|cnt0[4]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.739      ;
; -0.786 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|cnt0[15] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.732      ;
; -0.786 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|cnt0[12] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.732      ;
; -0.786 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|cnt0[3]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.732      ;
; -0.786 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|cnt0[0]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.732      ;
; -0.786 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|cnt0[1]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.732      ;
; -0.786 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|cnt0[2]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.732      ;
; -0.786 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|cnt0[5]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.732      ;
; -0.786 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|cnt0[4]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.732      ;
; -0.786 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|cnt0[6]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.732      ;
; -0.786 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|cnt0[7]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.732      ;
; -0.786 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|cnt0[8]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.732      ;
; -0.786 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|cnt0[9]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.732      ;
; -0.786 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|cnt0[10] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.732      ;
; -0.786 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|cnt0[11] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.732      ;
; -0.786 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|cnt0[13] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.732      ;
; -0.786 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|cnt0[14] ; clk          ; clk         ; 1.000        ; -0.041     ; 1.732      ;
; -0.783 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|cnt1[2]  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.727      ;
; -0.773 ; uart_tx:u_uart_tx|cnt0[11] ; uart_tx:u_uart_tx|cnt0[5]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.719      ;
; -0.773 ; uart_tx:u_uart_tx|cnt0[11] ; uart_tx:u_uart_tx|cnt0[1]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.719      ;
; -0.773 ; uart_tx:u_uart_tx|cnt0[11] ; uart_tx:u_uart_tx|cnt0[0]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.719      ;
; -0.773 ; uart_tx:u_uart_tx|cnt0[11] ; uart_tx:u_uart_tx|cnt0[3]  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.719      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.181 ; uart_rx:u_uart_rx|flag     ; uart_rx:u_uart_rx|flag     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_rx:u_uart_rx|cnt1[1]  ; uart_rx:u_uart_rx|cnt1[1]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_rx:u_uart_rx|cnt1[0]  ; uart_rx:u_uart_rx|cnt1[0]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_rx:u_uart_rx|cnt1[3]  ; uart_rx:u_uart_rx|cnt1[3]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.182 ; uart_rx:u_uart_rx|data[7]  ; uart_rx:u_uart_rx|data[7]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_rx:u_uart_rx|data[0]  ; uart_rx:u_uart_rx|data[0]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_rx:u_uart_rx|data[1]  ; uart_rx:u_uart_rx|data[1]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_rx:u_uart_rx|data[2]  ; uart_rx:u_uart_rx|data[2]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_rx:u_uart_rx|data[5]  ; uart_rx:u_uart_rx|data[5]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_rx:u_uart_rx|data[6]  ; uart_rx:u_uart_rx|data[6]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_rx:u_uart_rx|data[4]  ; uart_rx:u_uart_rx|data[4]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_rx:u_uart_rx|data[3]  ; uart_rx:u_uart_rx|data[3]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:u_uart_tx|flag     ; uart_tx:u_uart_tx|flag     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:u_uart_tx|cnt1[0]  ; uart_tx:u_uart_tx|cnt1[0]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:u_uart_tx|cnt1[2]  ; uart_tx:u_uart_tx|cnt1[2]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:u_uart_tx|cnt1[1]  ; uart_tx:u_uart_tx|cnt1[1]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_tx:u_uart_tx|cnt1[3]  ; uart_tx:u_uart_tx|cnt1[3]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_rx:u_uart_rx|cnt1[2]  ; uart_rx:u_uart_rx|cnt1[2]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.183 ; uart_tx:u_uart_tx|dout     ; uart_tx:u_uart_tx|dout     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.250 ; uart_rx:u_uart_rx|rx0      ; uart_rx:u_uart_rx|rx1      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.375      ;
; 0.260 ; uart_rx:u_uart_rx|rx1      ; uart_rx:u_uart_rx|rx2      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.385      ;
; 0.299 ; uart_tx:u_uart_tx|cnt0[15] ; uart_tx:u_uart_tx|cnt0[15] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.424      ;
; 0.299 ; uart_rx:u_uart_rx|cnt0[15] ; uart_rx:u_uart_rx|cnt0[15] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.424      ;
; 0.300 ; uart_tx:u_uart_tx|cnt0[1]  ; uart_tx:u_uart_tx|cnt0[1]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; uart_tx:u_uart_tx|cnt0[3]  ; uart_tx:u_uart_tx|cnt0[3]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; uart_tx:u_uart_tx|cnt0[11] ; uart_tx:u_uart_tx|cnt0[11] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; uart_tx:u_uart_tx|cnt0[13] ; uart_tx:u_uart_tx|cnt0[13] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; uart_rx:u_uart_rx|cnt0[3]  ; uart_rx:u_uart_rx|cnt0[3]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; uart_rx:u_uart_rx|cnt0[1]  ; uart_rx:u_uart_rx|cnt0[1]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; uart_rx:u_uart_rx|cnt0[11] ; uart_rx:u_uart_rx|cnt0[11] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; uart_rx:u_uart_rx|cnt0[13] ; uart_rx:u_uart_rx|cnt0[13] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.301 ; uart_tx:u_uart_tx|cnt0[6]  ; uart_tx:u_uart_tx|cnt0[6]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; uart_tx:u_uart_tx|cnt0[7]  ; uart_tx:u_uart_tx|cnt0[7]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; uart_tx:u_uart_tx|cnt0[9]  ; uart_tx:u_uart_tx|cnt0[9]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; uart_rx:u_uart_rx|cnt0[6]  ; uart_rx:u_uart_rx|cnt0[6]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; uart_rx:u_uart_rx|cnt0[7]  ; uart_rx:u_uart_rx|cnt0[7]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; uart_rx:u_uart_rx|cnt0[9]  ; uart_rx:u_uart_rx|cnt0[9]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.302 ; uart_tx:u_uart_tx|cnt0[2]  ; uart_tx:u_uart_tx|cnt0[2]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; uart_tx:u_uart_tx|cnt0[8]  ; uart_tx:u_uart_tx|cnt0[8]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; uart_tx:u_uart_tx|cnt0[14] ; uart_tx:u_uart_tx|cnt0[14] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; uart_tx:u_uart_tx|cnt0[4]  ; uart_tx:u_uart_tx|cnt0[4]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; uart_rx:u_uart_rx|cnt0[2]  ; uart_rx:u_uart_rx|cnt0[2]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; uart_rx:u_uart_rx|cnt0[4]  ; uart_rx:u_uart_rx|cnt0[4]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; uart_rx:u_uart_rx|cnt0[8]  ; uart_rx:u_uart_rx|cnt0[8]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; uart_rx:u_uart_rx|cnt0[14] ; uart_rx:u_uart_rx|cnt0[14] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.303 ; uart_tx:u_uart_tx|cnt0[10] ; uart_tx:u_uart_tx|cnt0[10] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.428      ;
; 0.303 ; uart_tx:u_uart_tx|cnt0[12] ; uart_tx:u_uart_tx|cnt0[12] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.428      ;
; 0.303 ; uart_rx:u_uart_rx|cnt0[12] ; uart_rx:u_uart_rx|cnt0[12] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.428      ;
; 0.303 ; uart_rx:u_uart_rx|cnt0[10] ; uart_rx:u_uart_rx|cnt0[10] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.428      ;
; 0.311 ; uart_tx:u_uart_tx|cnt0[5]  ; uart_tx:u_uart_tx|cnt0[5]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.436      ;
; 0.311 ; uart_rx:u_uart_rx|cnt0[5]  ; uart_rx:u_uart_rx|cnt0[5]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.436      ;
; 0.312 ; uart_tx:u_uart_tx|cnt0[0]  ; uart_tx:u_uart_tx|cnt0[0]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.437      ;
; 0.312 ; uart_rx:u_uart_rx|cnt0[0]  ; uart_rx:u_uart_rx|cnt0[0]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.437      ;
; 0.346 ; uart_rx:u_uart_rx|data[1]  ; uart_rx:u_uart_rx|dout[1]  ; clk          ; clk         ; 0.000        ; 0.048      ; 0.478      ;
; 0.347 ; uart_rx:u_uart_rx|cnt0[5]  ; uart_rx:u_uart_rx|dout_vld ; clk          ; clk         ; 0.000        ; 0.044      ; 0.475      ;
; 0.350 ; uart_rx:u_uart_rx|rx2      ; uart_rx:u_uart_rx|data[1]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.475      ;
; 0.351 ; uart_rx:u_uart_rx|rx2      ; uart_rx:u_uart_rx|data[2]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.476      ;
; 0.356 ; uart_rx:u_uart_rx|data[6]  ; uart_rx:u_uart_rx|dout[6]  ; clk          ; clk         ; 0.000        ; 0.048      ; 0.488      ;
; 0.358 ; uart_rx:u_uart_rx|data[0]  ; uart_rx:u_uart_rx|dout[0]  ; clk          ; clk         ; 0.000        ; 0.048      ; 0.490      ;
; 0.358 ; uart_rx:u_uart_rx|data[4]  ; uart_rx:u_uart_rx|dout[4]  ; clk          ; clk         ; 0.000        ; 0.048      ; 0.490      ;
; 0.359 ; uart_rx:u_uart_rx|rx2      ; uart_rx:u_uart_rx|data[0]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.484      ;
; 0.359 ; uart_rx:u_uart_rx|rx2      ; uart_rx:u_uart_rx|data[5]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.484      ;
; 0.359 ; uart_rx:u_uart_rx|rx2      ; uart_rx:u_uart_rx|data[6]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.484      ;
; 0.359 ; uart_rx:u_uart_rx|rx2      ; uart_rx:u_uart_rx|data[4]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.484      ;
; 0.368 ; uart_rx:u_uart_rx|data[5]  ; uart_rx:u_uart_rx|dout[5]  ; clk          ; clk         ; 0.000        ; 0.048      ; 0.500      ;
; 0.382 ; uart_tx:u_uart_tx|cnt1[0]  ; uart_tx:u_uart_tx|cnt1[1]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.507      ;
; 0.390 ; uart_rx:u_uart_rx|cnt1[0]  ; uart_rx:u_uart_rx|cnt1[1]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.516      ;
; 0.398 ; uart_rx:u_uart_rx|cnt1[2]  ; uart_rx:u_uart_rx|data[1]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.521      ;
; 0.398 ; uart_rx:u_uart_rx|cnt1[2]  ; uart_rx:u_uart_rx|data[2]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.521      ;
; 0.404 ; uart_rx:u_uart_rx|cnt1[2]  ; uart_rx:u_uart_rx|data[5]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.527      ;
; 0.404 ; uart_rx:u_uart_rx|cnt1[2]  ; uart_rx:u_uart_rx|data[6]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.527      ;
; 0.405 ; uart_tx:u_uart_tx|flag     ; uart_tx:u_uart_tx|dout     ; clk          ; clk         ; 0.000        ; 0.035      ; 0.524      ;
; 0.412 ; uart_rx:u_uart_rx|data[2]  ; uart_rx:u_uart_rx|dout[2]  ; clk          ; clk         ; 0.000        ; 0.048      ; 0.544      ;
; 0.424 ; uart_rx:u_uart_rx|data[7]  ; uart_rx:u_uart_rx|dout[7]  ; clk          ; clk         ; 0.000        ; 0.048      ; 0.556      ;
; 0.433 ; uart_rx:u_uart_rx|data[3]  ; uart_rx:u_uart_rx|dout[3]  ; clk          ; clk         ; 0.000        ; 0.046      ; 0.563      ;
; 0.449 ; uart_tx:u_uart_tx|cnt0[1]  ; uart_tx:u_uart_tx|cnt0[2]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.574      ;
; 0.449 ; uart_tx:u_uart_tx|cnt0[13] ; uart_tx:u_uart_tx|cnt0[14] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.574      ;
; 0.449 ; uart_tx:u_uart_tx|cnt0[3]  ; uart_tx:u_uart_tx|cnt0[4]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.574      ;
; 0.449 ; uart_rx:u_uart_rx|cnt0[1]  ; uart_rx:u_uart_rx|cnt0[2]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.574      ;
; 0.449 ; uart_rx:u_uart_rx|cnt0[3]  ; uart_rx:u_uart_rx|cnt0[4]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.574      ;
; 0.449 ; uart_rx:u_uart_rx|cnt0[13] ; uart_rx:u_uart_rx|cnt0[14] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.574      ;
; 0.449 ; uart_tx:u_uart_tx|cnt0[11] ; uart_tx:u_uart_tx|cnt0[12] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.574      ;
; 0.449 ; uart_rx:u_uart_rx|cnt0[11] ; uart_rx:u_uart_rx|cnt0[12] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.574      ;
; 0.450 ; uart_tx:u_uart_tx|cnt0[7]  ; uart_tx:u_uart_tx|cnt0[8]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.575      ;
; 0.450 ; uart_rx:u_uart_rx|cnt0[7]  ; uart_rx:u_uart_rx|cnt0[8]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.575      ;
; 0.450 ; uart_tx:u_uart_tx|cnt0[9]  ; uart_tx:u_uart_tx|cnt0[10] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.575      ;
; 0.450 ; uart_rx:u_uart_rx|cnt0[9]  ; uart_rx:u_uart_rx|cnt0[10] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.575      ;
; 0.457 ; uart_tx:u_uart_tx|cnt0[5]  ; uart_tx:u_uart_tx|cnt1[0]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.580      ;
; 0.459 ; uart_tx:u_uart_tx|cnt0[0]  ; uart_tx:u_uart_tx|cnt0[1]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.584      ;
; 0.459 ; uart_rx:u_uart_rx|cnt0[0]  ; uart_rx:u_uart_rx|cnt0[1]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.584      ;
; 0.459 ; uart_tx:u_uart_tx|cnt0[6]  ; uart_tx:u_uart_tx|cnt0[7]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.584      ;
; 0.459 ; uart_rx:u_uart_rx|cnt0[6]  ; uart_rx:u_uart_rx|cnt0[7]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.584      ;
; 0.460 ; uart_tx:u_uart_tx|cnt0[14] ; uart_tx:u_uart_tx|cnt0[15] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.585      ;
; 0.460 ; uart_rx:u_uart_rx|cnt0[14] ; uart_rx:u_uart_rx|cnt0[15] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.585      ;
; 0.460 ; uart_tx:u_uart_tx|cnt0[2]  ; uart_tx:u_uart_tx|cnt0[3]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.585      ;
; 0.460 ; uart_rx:u_uart_rx|cnt0[2]  ; uart_rx:u_uart_rx|cnt0[3]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.585      ;
; 0.460 ; uart_tx:u_uart_tx|cnt0[5]  ; uart_tx:u_uart_tx|cnt0[6]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.585      ;
; 0.460 ; uart_tx:u_uart_tx|cnt0[8]  ; uart_tx:u_uart_tx|cnt0[9]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.585      ;
; 0.460 ; uart_rx:u_uart_rx|cnt0[5]  ; uart_rx:u_uart_rx|cnt0[6]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.585      ;
; 0.460 ; uart_rx:u_uart_rx|cnt0[8]  ; uart_rx:u_uart_rx|cnt0[9]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.585      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 1
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 0.723 ns




+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.588   ; 0.181 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -3.588   ; 0.181 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -207.744 ; 0.0   ; 0.0      ; 0.0     ; -108.577            ;
;  clk             ; -207.744 ; 0.000 ; N/A      ; N/A     ; -108.577            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; uart_tx       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; uart_rx                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2071     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2071     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 72    ; 72   ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_rx    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; uart_tx     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_rx    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; uart_tx     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.1.0 Build 625 09/12/2018 SJ Standard Edition
    Info: Processing started: Wed May 18 10:54:56 2022
Info: Command: quartus_sta uart_top -c uart_top
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uart_top.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.588
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.588            -207.744 clk 
Info (332146): Worst-case hold slack is 0.442
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.442               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -108.577 clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.262
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.262            -191.274 clk 
Info (332146): Worst-case hold slack is 0.392
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.392               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -108.577 clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.890
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.890             -47.871 clk 
Info (332146): Worst-case hold slack is 0.181
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.181               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -78.508 clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 1
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 0.723 ns
    Info (332114): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4864 megabytes
    Info: Processing ended: Wed May 18 10:54:58 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


