 Address ; RegName ; Clk ; Rst ; Port ; Public ; Signal ; BitPos ; Default ; SW(R/W) ; HW(W) ; MCU(W) ; MISC ; Description 
  0x000; EFUSE_BLK0_RDATA0; clk ; reset_n ;;;; [31:28]; 4'b0; RO   ;;;;
;;;;;; rd_flash_crypt_cnt ; [27:20] ; 8'b0 ; RO ;;;;
;;;;;; rd_efuse_rd_dis ; [19:16] ; 4'b0 ; RO ;;;;
;;;;;; rd_efuse_wr_dis; [15:0] ; 16'b0 ; RO ;;;;
 0x004; EFUSE_BLK0_RDATA1; clk ; reset_n ;;;rd_wifi_mac_crc_low; [31:0]; 32'b0; RO   ;;;;
 0x008; EFUSE_BLK0_RDATA2; clk ; reset_n ;;;; [31:24]; 8'b0; RO   ;;;;
;;;;;; rd_wifi_mac_crc_high; [23:0] ; 24'b0 ; RO ;;;;
 0x00c; EFUSE_BLK0_RDATA3; clk ; reset_n ;;;; [31:17]; 15'b0; RO   ;;;;
;;;;;; rd_chip_ver_reserve; [16:4] ; 13'b0 ; RO ;;;;
;;;;;; rd_chip_ver_dis_cache; [3] ; 1'b0 ; RO ;;;;
;;;;;; rd_chip_ver_32pad; [2] ; 1'b0 ; RO ;;;;
;;;;;; rd_chip_ver_dis_bt; [1] ; 1'b0 ; RO ;;;;
;;;;;; rd_soft_disable_jtag; [0] ; 1'b0 ; RO ;;;;
 0x010; EFUSE_BLK0_RDATA4; clk ; reset_n ;;;; [31:17]; 15'b0; RO   ;;;;
;;;;;; rd_sdio_force; [16] ; 1'b0 ; RO ;;;;
;;;;;; rd_sdio_tieh; [15] ; 1'b0 ; RO ;;;;
;;;;;; rd_xpd_sdio_reg; [14] ; 1'b0 ; RO ;;;;
;;;;;; rd_sdio_drefl; [13:12] ; 2'b0 ; RO ;;;;
;;;;;; rd_sdio_drefm; [11:10] ; 2'b0 ; RO ;;;;
;;;;;; rd_sdio_drefh; [9:8] ; 2'b0 ; RO ;;;;
;;;;;; rd_ck8m_freq; [7:0] ; 8'b0 ; RO ;;;;
 0x014; EFUSE_BLK0_RDATA5; clk ; reset_n ;;; rd_flash_crypt_config; [31:28]; 4'b0; RO   ;;;;
;;;;;; rd_reserve_use1; [27:24] ; 4'b0 ; RO ;;;;
;;;;;; rd_tsens_dos; [23:20]; 4'b0; RO ;;;;
;;;;;; rd_spi_pad_config; [19:0] ; 20'b0 ; RO ;;;;
 0x018; EFUSE_BLK0_RDATA6; clk ; reset_n ;;;; [31:11]; 21'b0; RO   ;;;;
;;;;;; rd_key_status; [10] ; 1'b0 ; RO ;;;;
;;;;;; rd_disable_dl_cache; [9] ; 1'b0 ; RO ;;;;
;;;;;; rd_disable_dl_decrypt; [8] ; 1'b0 ; RO ;;;;
;;;;;; rd_disable_dl_encrypt; [7] ; 1'b0 ; RO ;;;;
;;;;;; rd_hard_disable_jtag; [6] ; 1'b0 ; RO ;;;;
;;;;;; rd_abs_done_1; [5] ; 1'b0 ; RO ;;;;
;;;;;; rd_abs_done_0; [4] ; 1'b0 ; RO ;;;;
;;;;;; rd_disable_sdio_host; [3] ; 1'b0 ; RO ;;;;
;;;;;; rd_dig_reserve; [2] ; 1'b0 ; RO ;;;;
;;;;;; rd_coding_scheme; [1:0] ; 2'b0 ; RO ;;;;
 0x01c; EFUSE_BLK0_WDATA0; clk ; reset_n ;;;; [31:28]; 4'b0; RO   ;;;;
;;;;;; reg_flash_crypt_cnt ; [27:20] ; 8'b0 ; R/W ;;;;
;;;;;; reg_efuse_rd_dis ; [19:16] ; 4'b0 ; R/W ;;;;
;;;;;; reg_efuse_wr_dis; [15:0] ; 16'b0 ; R/W ;;;;
 0x020; EFUSE_BLK0_WDATA1; clk ; reset_n ;;; reg_wifi_mac_crc_low; [31:0]; 32'b0; R/W   ;;;;
 0x024; EFUSE_BLK0_WDATA2; clk ; reset_n ;;;; [31:24]; 8'b0; RO   ;;;;
;;;;;; reg_wifi_mac_crc_high; [23:0] ; 24'b0 ; R/W ;;;;
 0x028; EFUSE_BLK0_WDATA3; clk ; reset_n ;;;; [31:17]; 15'b0; RO   ;;;;
;;;;;; reg_chip_ver_reserve; [16:4] ; 13'b0 ; R/W ;;;;
;;;;;; reg_chip_ver_dis_cache; [3] ; 1'b0 ; R/W ;;;;
;;;;;; reg_chip_ver_32pad; [2] ; 1'b0 ; R/W ;;;;
;;;;;; reg_chip_ver_dis_bt; [1] ; 1'b0 ; R/W ;;;;
;;;;;; reg_soft_disable_jtag; [0] ; 1'b0 ; R/W ;;;;
 0x02c; EFUSE_BLK0_WDATA4; clk ; reset_n ;;;; [31:17]; 15'b0; RO   ;;;;
;;;;;; reg_sdio_force; [16] ; 1'b0 ; R/W ;;;;
;;;;;; reg_sdio_tieh; [15] ; 1'b0 ; R/W ;;;;
;;;;;; reg_xpd_sdio_reg; [14] ; 1'b0 ; R/W ;;;;
;;;;;; reg_sdio_drefl; [13:12] ; 2'b0 ; R/W ;;;;
;;;;;; reg_sdio_drefm; [11:10] ; 2'b0 ; R/W ;;;;
;;;;;; reg_sdio_drefh; [9:8] ; 2'b0 ; R/W ;;;;
;;;;;; reg_ck8m_freq; [7:0] ; 8'b0 ; R/W ;;;;
 0x030; EFUSE_BLK0_WDATA5; clk ; reset_n ;;; reg_flash_crypt_config; [31:28]; 4'b0; R/W   ;;;;
;;;;;; reg_reserve_use1; [27:24] ; 4'b0; R/W   ;;;;
;;;;;; reg_tsens_dos; [23:20] ; 4'b0 ; R/W ;;;;
;;;;;; reg_spi_pad_config; [19:0] ; 20'b0 ; R/W ;;;;
 0x034; EFUSE_BLK0_WDATA6; clk ; reset_n ;;;; [31:11]; 11'b0; RO   ;;;;
;;;;;; reg_key_status; [10] ; 1'b0 ; R/W ;;;;
;;;;;; reg_disable_dl_cache; [9] ; 1'b0 ; R/W ;;;;
;;;;;; reg_disable_dl_decrypt; [8] ; 1'b0 ; R/W ;;;;
;;;;;; reg_disable_dl_encrypt; [7] ; 1'b0 ; R/W ;;;;
;;;;;; reg_hard_disable_jtag; [6] ; 1'b0 ; R/W ;;;;
;;;;;; reg_abs_done_1; [5] ; 1'b0 ; R/W ;;;;
;;;;;; reg_abs_done_0; [4] ; 1'b0 ; R/W ;;;;
;;;;;; reg_disable_sdio_host; [3] ; 1'b0 ; R/W ;;;;
;;;;;; reg_dig_reserve; [2] ; 1'b0 ; R/W ;;;;
;;;;;; reg_coding_scheme; [1:0] ; 2'b0 ; R/W ;;;;
 0x038; EFUSE_BLK1_RDATA0; clk ; reset_n ;;; efuse_blk1_dout0; [31:0] ; 32'h0 ; RO ;;;;
 0x03c; EFUSE_BLK1_RDATA1; clk ; reset_n ;;; efuse_blk1_dout1; [31:0] ; 32'h0 ; RO ;;;;
 0x040; EFUSE_BLK1_RDATA2; clk ; reset_n ;;; efuse_blk1_dout2; [31:0] ; 32'h0 ; RO ;;;;
 0x044; EFUSE_BLK1_RDATA3; clk ; reset_n ;;; efuse_blk1_dout3; [31:0] ; 32'h0 ; RO ;;;;
 0x048; EFUSE_BLK1_RDATA4; clk ; reset_n ;;; efuse_blk1_dout4; [31:0] ; 32'h0 ; RO ;;;;
 0x04c; EFUSE_BLK1_RDATA5; clk ; reset_n ;;; efuse_blk1_dout5; [31:0] ; 32'h0 ; RO ;;;;
 0x050; EFUSE_BLK1_RDATA6; clk ; reset_n ;;; efuse_blk1_dout6; [31:0] ; 32'h0 ; RO ;;;;
 0x054; EFUSE_BLK1_RDATA7; clk ; reset_n ;;; efuse_blk1_dout7; [31:0] ; 32'h0 ; RO ;;;;
 0x058; EFUSE_BLK2_RDATA0; clk ; reset_n ;;; efuse_blk2_dout0; [31:0] ; 32'h0 ; RO ;;;;
 0x05c; EFUSE_BLK2_RDATA1; clk ; reset_n ;;; efuse_blk2_dout1; [31:0] ; 32'h0 ; RO ;;;;
 0x060; EFUSE_BLK2_RDATA2; clk ; reset_n ;;; efuse_blk2_dout2; [31:0] ; 32'h0 ; RO ;;;;
 0x064; EFUSE_BLK2_RDATA3; clk ; reset_n ;;; efuse_blk2_dout3; [31:0] ; 32'h0 ; RO ;;;;
 0x068; EFUSE_BLK2_RDATA4; clk ; reset_n ;;; efuse_blk2_dout4; [31:0] ; 32'h0 ; RO ;;;;
 0x06c; EFUSE_BLK2_RDATA5; clk ; reset_n ;;; efuse_blk2_dout5; [31:0] ; 32'h0 ; RO ;;;;
 0x070; EFUSE_BLK2_RDATA6; clk ; reset_n ;;; efuse_blk2_dout6; [31:0] ; 32'h0 ; RO ;;;;
 0x074; EFUSE_BLK2_RDATA7; clk ; reset_n ;;; efuse_blk2_dout7; [31:0] ; 32'h0 ; RO ;;;;
 0x078; EFUSE_BLK3_RDATA0; clk ; reset_n ;;; efuse_blk3_dout0; [31:0] ; 32'h0 ; RO ;;;;
 0x07c; EFUSE_BLK3_RDATA1; clk ; reset_n ;;; efuse_blk3_dout1; [31:0] ; 32'h0 ; RO ;;;;
 0x080; EFUSE_BLK3_RDATA2; clk ; reset_n ;;; efuse_blk3_dout2; [31:0] ; 32'h0 ; RO ;;;;
 0x084; EFUSE_BLK3_RDATA3; clk ; reset_n ;;; efuse_blk3_dout3; [31:0] ; 32'h0 ; RO ;;;;
 0x088; EFUSE_BLK3_RDATA4; clk ; reset_n ;;; efuse_blk3_dout4; [31:0] ; 32'h0 ; RO ;;;;
 0x08c; EFUSE_BLK3_RDATA5; clk ; reset_n ;;; efuse_blk3_dout5; [31:0] ; 32'h0 ; RO ;;;;
 0x090; EFUSE_BLK3_RDATA6; clk ; reset_n ;;; efuse_blk3_dout6; [31:0] ; 32'h0 ; RO ;;;;
 0x094; EFUSE_BLK3_RDATA7; clk ; reset_n ;;; efuse_blk3_dout7; [31:0] ; 32'h0 ; RO ;;;;
 0x098; EFUSE_BLK1_WDATA0; clk ; reset_n ;;; efuse_blk1_din0; [31:0] ; 32'h0 ; R/W ;;;;
 0x09c; EFUSE_BLK1_WDATA1; clk ; reset_n ;;; efuse_blk1_din1; [31:0] ; 32'h0 ; R/W ;;;;
 0x0a0; EFUSE_BLK1_WDATA2; clk ; reset_n ;;; efuse_blk1_din2; [31:0] ; 32'h0 ; R/W ;;;;
 0x0a4; EFUSE_BLK1_WDATA3; clk ; reset_n ;;; efuse_blk1_din3; [31:0] ; 32'h0 ; R/W ;;;;
 0x0a8; EFUSE_BLK1_WDATA4; clk ; reset_n ;;; efuse_blk1_din4; [31:0] ; 32'h0 ; R/W ;;;;
 0x0ac; EFUSE_BLK1_WDATA5; clk ; reset_n ;;; efuse_blk1_din5; [31:0] ; 32'h0 ; R/W ;;;;
 0x0b0; EFUSE_BLK1_WDATA6; clk ; reset_n ;;; efuse_blk1_din6; [31:0] ; 32'h0 ; R/W ;;;;
 0x0b4; EFUSE_BLK1_WDATA7; clk ; reset_n ;;; efuse_blk1_din7; [31:0] ; 32'h0 ; R/W ;;;;
 0x0b8; EFUSE_BLK2_WDATA0; clk ; reset_n ;;; efuse_blk2_din0; [31:0] ; 32'h0 ; R/W ;;;;
 0x0bc; EFUSE_BLK2_WDATA1; clk ; reset_n ;;; efuse_blk2_din1; [31:0] ; 32'h0 ; R/W ;;;;
 0x0c0; EFUSE_BLK2_WDATA2; clk ; reset_n ;;; efuse_blk2_din2; [31:0] ; 32'h0 ; R/W ;;;;
 0x0c4; EFUSE_BLK2_WDATA3; clk ; reset_n ;;; efuse_blk2_din3; [31:0] ; 32'h0 ; R/W ;;;;
 0x0c8; EFUSE_BLK2_WDATA4; clk ; reset_n ;;; efuse_blk2_din4; [31:0] ; 32'h0 ; R/W ;;;;
 0x0cc; EFUSE_BLK2_WDATA5; clk ; reset_n ;;; efuse_blk2_din5; [31:0] ; 32'h0 ; R/W ;;;;
 0x0d0; EFUSE_BLK2_WDATA6; clk ; reset_n ;;; efuse_blk2_din6; [31:0] ; 32'h0 ; R/W ;;;;
 0x0d4; EFUSE_BLK2_WDATA7; clk ; reset_n ;;; efuse_blk2_din7; [31:0] ; 32'h0 ; R/W ;;;;
 0x0d8; EFUSE_BLK3_WDATA0; clk ; reset_n ;;; efuse_blk3_din0; [31:0] ; 32'h0 ; R/W ;;;;
 0x0dc; EFUSE_BLK3_WDATA1; clk ; reset_n ;;; efuse_blk3_din1; [31:0] ; 32'h0 ; R/W ;;;;
 0x0e0; EFUSE_BLK3_WDATA2; clk ; reset_n ;;; efuse_blk3_din2; [31:0] ; 32'h0 ; R/W ;;;;
 0x0e4; EFUSE_BLK3_WDATA3; clk ; reset_n ;;; efuse_blk3_din3; [31:0] ; 32'h0 ; R/W ;;;;
 0x0e8; EFUSE_BLK3_WDATA4; clk ; reset_n ;;; efuse_blk3_din4; [31:0] ; 32'h0 ; R/W ;;;;
 0x0ec; EFUSE_BLK3_WDATA5; clk ; reset_n ;;; efuse_blk3_din5; [31:0] ; 32'h0 ; R/W ;;;;
 0x0f0; EFUSE_BLK3_WDATA6; clk ; reset_n ;;; efuse_blk3_din6; [31:0] ; 32'h0 ; R/W ;;;;
 0x0f4; EFUSE_BLK3_WDATA7; clk ; reset_n ;;; efuse_blk3_din7; [31:0] ; 32'h0 ; R/W ;;;;
 0x0f8; EFUSE_CLK; clk ; reset_n ; Not ;;; [31:17]; 15'b0; RO ;;;;
;;;; Not ;; reg_clk_en; [16]; 1'b0; R/W ;;;;
;;;;;; efuse_clk_sel1; [15:8]; 8'h40; R/W ;;;;
;;;;;; efuse_clk_sel0; [7:0]; 8'h52; R/W ;;;;
 0x0fc; EFUSE_CONF; clk ; reset_n ; Not ;;; [31:17]; 15'h0; RO ;;;;
;;;;;; efuse_force_no_wr_rd_dis; [16]; 1'h1; R/W ;;;;
;;;;;; efuse_op_code; [15:0]; 16'h0; R/W ;;;;
 0x100; EFUSE_STATUS; clk ; reset_n ;;; efuse_debug; [31:0] ; 32'h0 ; RO ;;;;
 0x104; EFUSE_CMD; clk ; reset_n ; Not ;;; [31:2]; 30'h0; RO ;;;;
;;;;;; efuse_pgm_cmd; [1]; 1'b0; R/W ; efuse_pgm_done/1'b0;;;
;;;;;; efuse_read_cmd; [0]; 1'b0; R/W ; efuse_read_done/1'b0;;;
 0x108; EFUSE_INT_RAW; clk ; reset_n ;;;; [31:2]; 30'b0; RO   ;;; INT_RAW ;
;;;; Not ;; efuse_pgm_done_int_raw ; [1] ; 1'b0 ; RO   ; efuse_pgm_done/1'b1 ; efuse_pgm_done_int_clr/1'b0 ;;
;;;; Not ;; efuse_read_done_int_raw ; [0] ; 1'b0 ; RO   ; efuse_read_done/1'b1 ; efuse_read_done_int_clr/1'b0 ;;
 0x10c; EFUSE_INT_ST; clk ; reset_n ;;;; [31:2]; 30'b0; RO   ;;; INT_ST ;
;;;; Not ;; efuse_pgm_done_int_st ; [1] ; 1'b0 ; RO   ;;;;
;;;; Not ;; efuse_read_done_int_st ; [0] ; 1'b0 ; RO   ;;;;
 0x110; EFUSE_INT_ENA; clk ; reset_n ;;;; [31:2]; 30'b0; RO   ;;; INT_ENA ;
;;;; Not ;; efuse_pgm_done_int_ena ; [1] ; 1'b0 ; R/W ;;;;
;;;; Not ;; efuse_read_done_int_ena ; [0] ; 1'b0 ; R/W ;;;;
 0x114; EFUSE_INT_CLR; clk ; reset_n ;;;; [31:2]; 30'b0; RO   ;;; INT_CLR;
;;;; Not ;; efuse_pgm_done_int_clr ; [1] ; 1'b0 ; WO;;;;
;;;; Not ;; efuse_read_done_int_clr ; [0] ; 1'b0 ; WO;;;;
 0x118; EFUSE_DAC_CONF; clk ; reset_n ;;;; [31:9]; 23'b0; RO   ;;;;
;;;;;; efuse_dac_clk_pad_sel ; [8] ; 1'b0 ; R/W ;;;;
;;;;;; efuse_dac_clk_div; [7:0] ; 8'd40 ; R/W ;;;;
 0x11c; EFUSE_DEC_STATUS; clk ; reset_n ;;;; [31:12]; 20'b0; RO   ;;;;
;;;;;; efuse_dec_warnings; [11:0] ; 12'b0 ; RO ;;;;
 0x120; EFUSE_RD_TIM_CONF; clk ; reset_n ;;;read_init_num; [31:24]; 8'h40; R/W ;;;;
;;;;;;efuse_tsur_a;[23:16]; 8'h1; R/W ;;;;
;;;;;;efuse_trd; [15:8] ; 8'h3; R/W ;;;;
;;;;;;efuse_thr_a; [7:0] ; 8'h1 ; R/W ;;;;
0x124; EFUSE_WR_TIM_CONF0; clk ; reset_n ;;;efuse_tpgm;[31:16]; 16'h320; R/W ;;;;
;;;;;;efuse_tpgm_inactive; [15:8] ; 8'h3; R/W ;;;;
;;;;;;efuse_thp_a; [7:0] ; 8'h1 ; R/W ;;;;
0x128; EFUSE_WR_TIM_CONF1; clk ; reset_n ;;;;[31:24];8'h0; RO   ;;;;
;;;;;;pwr_on_num;[23:8];16'h7000; R/W ;;;;
;;;;;;efuse_tsup_a; [7:0] ; 8'h1; R/W ;;;;
0x12c; EFUSE_REPEAT_ERR0; clk ; reset_n ;;;key_status_err; [31];1'b0; RO ;;;;
;;;;;;sdio_drefl_err; [30:29];2'b0; RO ;;;;
;;;;;;sdio_drefm_err; [28:27];2'b0; RO ;;;;
;;;;;;sdio_drefh_err; [26:25];2'b0; RO ;;;;
;;;;;;ck8m_freq_err; [24:17];8'b0; RO ;;;;
;;;;;;chip_ver_reserve_err; [16:4] ;13'b0; RO ;;;;
;;;;;;efuse_rd_dis_err; [3:0];4'b0; RO   ;;;;
0x130; EFUSE_REPEAT_ERR1; clk ; reset_n ;;;reserve_use1_err; [31:28];4'b0; RO   ;;;;
;;;;;;tsens_dos_err; [27:24];4'b0; RO   ;;;;
;;;;;;flash_crypt_config_err; [23:20];4'b0; RO   ;;;;
;;;;;;spi_pad_config_err; [19:0] ;20'b0; RO   ;;;;
0x134; EFUSE_REPEAT_ERR2; clk ; reset_n ;;;;[31:15];17'b0; RO   ;;;;
;;;;;;sdio_force_err;[14];1'b0; RO   ;;;;
;;;;;;sdio_tieh_err;[13];1'b0; RO   ;;;;
;;;;;;xpd_sdio_reg_err;[12];1'b0; RO   ;;;;
;;;;;;chip_ver_dis_cache_err;[11];1'b0; RO   ;;;;
;;;;;;chip_ver_32pad_err;[10];1'b0; RO   ;;;;
;;;;;;chip_ver_dis_bt_err;[9];1'b0; RO   ;;;;
;;;;;;soft_disable_jtag_err;[8];1'b0; RO   ;;;;
;;;;;;dig_reserve_err;[7];1'b0; RO   ;;;;
;;;;;;disable_sdio_host_err;[6];1'b0; RO   ;;;;
;;;;;;disable_dl_cache_err;[5];1'b0; RO   ;;;;
;;;;;;disable_dl_decrypt_err;[4];1'b0; RO   ;;;;
;;;;;;disable_dl_encrypt_err;[3];1'b0; RO   ;;;;
;;;;;;hard_disable_jtag_err;[2];1'b0; RO   ;;;;
;;;;;;abs_done_1_err;[1];1'b0; RO   ;;;;
;;;;;;abs_done_0_err;[0];1'b0; RO   ;;;;
 0x1FC; EFUSE_DATE; clk ; reset_n ; Not ;; efuse_date; [31:0]; 32'h17030100; R/W  ;;;;
