TimeQuest Timing Analyzer report for GSensor
Tue Apr 21 13:21:42 2015
Quartus II 64-Bit Version 14.1.0 Build 186 12/03/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'CLOCK50'
 14. Slow 1200mV 85C Model Hold: 'CLOCK50'
 15. Slow 1200mV 85C Model Recovery: 'CLOCK50'
 16. Slow 1200mV 85C Model Removal: 'CLOCK50'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK50'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Output Enable Times
 23. Minimum Output Enable Times
 24. Output Disable Times
 25. Minimum Output Disable Times
 26. Slow 1200mV 85C Model Metastability Report
 27. Slow 1200mV 0C Model Fmax Summary
 28. Slow 1200mV 0C Model Setup Summary
 29. Slow 1200mV 0C Model Hold Summary
 30. Slow 1200mV 0C Model Recovery Summary
 31. Slow 1200mV 0C Model Removal Summary
 32. Slow 1200mV 0C Model Minimum Pulse Width Summary
 33. Slow 1200mV 0C Model Setup: 'CLOCK50'
 34. Slow 1200mV 0C Model Hold: 'CLOCK50'
 35. Slow 1200mV 0C Model Recovery: 'CLOCK50'
 36. Slow 1200mV 0C Model Removal: 'CLOCK50'
 37. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK50'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Output Enable Times
 43. Minimum Output Enable Times
 44. Output Disable Times
 45. Minimum Output Disable Times
 46. Slow 1200mV 0C Model Metastability Report
 47. Fast 1200mV 0C Model Setup Summary
 48. Fast 1200mV 0C Model Hold Summary
 49. Fast 1200mV 0C Model Recovery Summary
 50. Fast 1200mV 0C Model Removal Summary
 51. Fast 1200mV 0C Model Minimum Pulse Width Summary
 52. Fast 1200mV 0C Model Setup: 'CLOCK50'
 53. Fast 1200mV 0C Model Hold: 'CLOCK50'
 54. Fast 1200mV 0C Model Recovery: 'CLOCK50'
 55. Fast 1200mV 0C Model Removal: 'CLOCK50'
 56. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK50'
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Output Enable Times
 62. Minimum Output Enable Times
 63. Output Disable Times
 64. Minimum Output Disable Times
 65. Fast 1200mV 0C Model Metastability Report
 66. Multicorner Timing Analysis Summary
 67. Setup Times
 68. Hold Times
 69. Clock to Output Times
 70. Minimum Clock to Output Times
 71. Board Trace Model Assignments
 72. Input Transition Times
 73. Signal Integrity Metrics (Slow 1200mv 0c Model)
 74. Signal Integrity Metrics (Slow 1200mv 85c Model)
 75. Signal Integrity Metrics (Fast 1200mv 0c Model)
 76. Setup Transfers
 77. Hold Transfers
 78. Recovery Transfers
 79. Removal Transfers
 80. Report TCCS
 81. Report RSKM
 82. Unconstrained Paths
 83. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 14.1.0 Build 186 12/03/2014 SJ Web Edition ;
; Revision Name      ; GSensor                                            ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE22F17C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------+
; SDC File List                                       ;
+-----------------+--------+--------------------------+
; SDC File Path   ; Status ; Read at                  ;
+-----------------+--------+--------------------------+
; GSensor.out.sdc ; OK     ; Tue Apr 21 13:21:40 2015 ;
+-----------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK50    ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 67.72 MHz ; 67.72 MHz       ; CLOCK50    ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+---------+-------+-------------------+
; Clock   ; Slack ; End Point TNS     ;
+---------+-------+-------------------+
; CLOCK50 ; 5.233 ; 0.000             ;
+---------+-------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; CLOCK50 ; 0.304 ; 0.000            ;
+---------+-------+------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; CLOCK50 ; 16.042 ; 0.000               ;
+---------+--------+---------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+---------+-------+---------------------+
; Clock   ; Slack ; End Point TNS       ;
+---------+-------+---------------------+
; CLOCK50 ; 3.000 ; 0.000               ;
+---------+-------+---------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------+-------+---------------------------------+
; Clock   ; Slack ; End Point TNS                   ;
+---------+-------+---------------------------------+
; CLOCK50 ; 9.486 ; 0.000                           ;
+---------+-------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK50'                                                                                                                                                                                     ;
+--------+------------------------------------------------------------------------------------------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                        ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 5.233  ; vga:u_vga|out_red                                                                                                ; out_red                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.130     ; 2.637      ;
; 5.236  ; vga:u_vga|out_green                                                                                              ; out_green                ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.127     ; 2.637      ;
; 5.237  ; vga:u_vga|out_v_sync                                                                                             ; out_v_sync               ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.126     ; 2.637      ;
; 5.237  ; vga:u_vga|out_h_sync                                                                                             ; out_h_sync               ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.126     ; 2.637      ;
; 5.237  ; vga:u_vga|out_blue                                                                                               ; out_blue                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.126     ; 2.637      ;
; 9.318  ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_address_reg0 ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.378     ; 10.319     ;
; 9.644  ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_address_reg0 ; vga:u_vga|green_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.377     ; 9.994      ;
; 10.056 ; vga:u_vga|v_cnt[0]                                                                                               ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.080     ; 9.879      ;
; 10.125 ; vga:u_vga|v_cnt[10]                                                                                              ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.080     ; 9.810      ;
; 10.146 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 9.806      ;
; 10.156 ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_address_reg0 ; vga:u_vga|blue_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.377     ; 9.482      ;
; 10.281 ; vga:u_vga|h_cnt[2]                                                                                               ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 9.671      ;
; 10.286 ; vga:u_vga|current_line[8]                                                                                        ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.070     ; 9.659      ;
; 10.312 ; vga:u_vga|v_cnt[0]                                                                                               ; vga:u_vga|green_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.079     ; 9.624      ;
; 10.330 ; vga:u_vga|v_cnt[9]                                                                                               ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.080     ; 9.605      ;
; 10.337 ; vga:u_vga|v_cnt[1]                                                                                               ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.080     ; 9.598      ;
; 10.376 ; vga:u_vga|current_line[6]                                                                                        ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.070     ; 9.569      ;
; 10.381 ; vga:u_vga|v_cnt[10]                                                                                              ; vga:u_vga|green_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.079     ; 9.555      ;
; 10.402 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|green_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 9.551      ;
; 10.412 ; vga:u_vga|current_line[5]                                                                                        ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.070     ; 9.533      ;
; 10.425 ; vga:u_vga|h_cnt[3]                                                                                               ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 9.527      ;
; 10.449 ; vga:u_vga|v_cnt[2]                                                                                               ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.080     ; 9.486      ;
; 10.518 ; vga:u_vga|h_cnt[5]                                                                                               ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 9.434      ;
; 10.530 ; vga:u_vga|v_cnt[7]                                                                                               ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.080     ; 9.405      ;
; 10.535 ; vga:u_vga|current_line[9]                                                                                        ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.064     ; 9.416      ;
; 10.537 ; vga:u_vga|h_cnt[2]                                                                                               ; vga:u_vga|green_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 9.416      ;
; 10.542 ; vga:u_vga|current_line[8]                                                                                        ; vga:u_vga|green_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 9.404      ;
; 10.586 ; vga:u_vga|v_cnt[9]                                                                                               ; vga:u_vga|green_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.079     ; 9.350      ;
; 10.593 ; vga:u_vga|v_cnt[1]                                                                                               ; vga:u_vga|green_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.079     ; 9.343      ;
; 10.632 ; vga:u_vga|current_line[6]                                                                                        ; vga:u_vga|green_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 9.314      ;
; 10.633 ; vga:u_vga|v_cnt[5]                                                                                               ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.080     ; 9.302      ;
; 10.668 ; vga:u_vga|current_line[5]                                                                                        ; vga:u_vga|green_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 9.278      ;
; 10.681 ; vga:u_vga|h_cnt[3]                                                                                               ; vga:u_vga|green_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 9.272      ;
; 10.705 ; vga:u_vga|v_cnt[2]                                                                                               ; vga:u_vga|green_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.079     ; 9.231      ;
; 10.769 ; vga:u_vga|v_cnt[6]                                                                                               ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.080     ; 9.166      ;
; 10.774 ; vga:u_vga|h_cnt[5]                                                                                               ; vga:u_vga|green_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 9.179      ;
; 10.781 ; vga:u_vga|v_cnt[8]                                                                                               ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.080     ; 9.154      ;
; 10.786 ; vga:u_vga|v_cnt[7]                                                                                               ; vga:u_vga|green_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.079     ; 9.150      ;
; 10.791 ; vga:u_vga|current_line[9]                                                                                        ; vga:u_vga|green_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 9.161      ;
; 10.795 ; vga:u_vga|h_cnt[9]                                                                                               ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 9.157      ;
; 10.817 ; vga:u_vga|v_cnt[0]                                                                                               ; vga:u_vga|blue_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.079     ; 9.119      ;
; 10.861 ; vga:u_vga|h_cnt[10]                                                                                              ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 9.091      ;
; 10.886 ; vga:u_vga|v_cnt[10]                                                                                              ; vga:u_vga|blue_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.079     ; 9.050      ;
; 10.889 ; vga:u_vga|v_cnt[5]                                                                                               ; vga:u_vga|green_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.079     ; 9.047      ;
; 10.898 ; vga:u_vga|v_cnt[4]                                                                                               ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.080     ; 9.037      ;
; 10.907 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|blue_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 9.046      ;
; 10.908 ; vga:u_vga|current_line[7]                                                                                        ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.071     ; 9.036      ;
; 10.968 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|submarines[1]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.081     ; 8.966      ;
; 10.979 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|submarines[26] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.085     ; 8.951      ;
; 10.983 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|submarines[37] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.081     ; 8.951      ;
; 10.984 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|submarines[4]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.081     ; 8.950      ;
; 10.986 ; vga:u_vga|h_cnt[7]                                                                                               ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 8.966      ;
; 11.000 ; vga:u_vga|h_cnt[6]                                                                                               ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 8.952      ;
; 11.001 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|submarines[7]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.081     ; 8.933      ;
; 11.001 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|submarines[10] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.082     ; 8.932      ;
; 11.001 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|submarines[8]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.082     ; 8.932      ;
; 11.003 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|submarines[3]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.081     ; 8.931      ;
; 11.003 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|submarines[0]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.081     ; 8.931      ;
; 11.004 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|submarines[12] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.082     ; 8.929      ;
; 11.005 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|submarines[14] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.082     ; 8.928      ;
; 11.025 ; vga:u_vga|v_cnt[6]                                                                                               ; vga:u_vga|green_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.079     ; 8.911      ;
; 11.036 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|submarines[6]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.081     ; 8.898      ;
; 11.037 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|submarines[2]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.081     ; 8.897      ;
; 11.037 ; vga:u_vga|v_cnt[8]                                                                                               ; vga:u_vga|green_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.079     ; 8.899      ;
; 11.037 ; vga:u_vga|current_line[3]                                                                                        ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.071     ; 8.907      ;
; 11.042 ; vga:u_vga|h_cnt[2]                                                                                               ; vga:u_vga|blue_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 8.911      ;
; 11.046 ; vga:u_vga|h_cnt[8]                                                                                               ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.063     ; 8.906      ;
; 11.047 ; vga:u_vga|current_line[8]                                                                                        ; vga:u_vga|blue_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 8.899      ;
; 11.051 ; vga:u_vga|h_cnt[9]                                                                                               ; vga:u_vga|green_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 8.902      ;
; 11.059 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|submarines[24] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.085     ; 8.871      ;
; 11.062 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|submarines[9]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.082     ; 8.871      ;
; 11.065 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|submarines[13] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.082     ; 8.868      ;
; 11.067 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|submarines[43] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.082     ; 8.866      ;
; 11.068 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|submarines[11] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.082     ; 8.865      ;
; 11.091 ; vga:u_vga|v_cnt[9]                                                                                               ; vga:u_vga|blue_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.079     ; 8.845      ;
; 11.098 ; vga:u_vga|v_cnt[1]                                                                                               ; vga:u_vga|blue_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.079     ; 8.838      ;
; 11.117 ; vga:u_vga|h_cnt[10]                                                                                              ; vga:u_vga|green_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 8.836      ;
; 11.120 ; vga:u_vga|h_cnt[8]                                                                                               ; vga:u_vga|submarines[1]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.081     ; 8.814      ;
; 11.131 ; vga:u_vga|h_cnt[8]                                                                                               ; vga:u_vga|submarines[26] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.085     ; 8.799      ;
; 11.135 ; vga:u_vga|h_cnt[8]                                                                                               ; vga:u_vga|submarines[37] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.081     ; 8.799      ;
; 11.136 ; vga:u_vga|h_cnt[8]                                                                                               ; vga:u_vga|submarines[4]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.081     ; 8.798      ;
; 11.137 ; vga:u_vga|current_line[6]                                                                                        ; vga:u_vga|blue_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 8.809      ;
; 11.137 ; vga:u_vga|current_line[4]                                                                                        ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.071     ; 8.807      ;
; 11.153 ; vga:u_vga|h_cnt[8]                                                                                               ; vga:u_vga|submarines[7]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.081     ; 8.781      ;
; 11.153 ; vga:u_vga|h_cnt[8]                                                                                               ; vga:u_vga|submarines[10] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.082     ; 8.780      ;
; 11.153 ; vga:u_vga|h_cnt[8]                                                                                               ; vga:u_vga|submarines[8]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.082     ; 8.780      ;
; 11.155 ; vga:u_vga|h_cnt[8]                                                                                               ; vga:u_vga|submarines[3]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.081     ; 8.779      ;
; 11.155 ; vga:u_vga|h_cnt[8]                                                                                               ; vga:u_vga|submarines[0]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.081     ; 8.779      ;
; 11.156 ; vga:u_vga|h_cnt[8]                                                                                               ; vga:u_vga|submarines[12] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.082     ; 8.777      ;
; 11.157 ; vga:u_vga|h_cnt[8]                                                                                               ; vga:u_vga|submarines[14] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.082     ; 8.776      ;
; 11.164 ; vga:u_vga|current_line[7]                                                                                        ; vga:u_vga|green_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.070     ; 8.781      ;
; 11.171 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|submarines[39] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.080     ; 8.764      ;
; 11.173 ; vga:u_vga|current_line[5]                                                                                        ; vga:u_vga|blue_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.069     ; 8.773      ;
; 11.176 ; vga:u_vga|v_cnt[4]                                                                                               ; vga:u_vga|green_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.079     ; 8.760      ;
; 11.186 ; vga:u_vga|h_cnt[3]                                                                                               ; vga:u_vga|blue_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 8.767      ;
; 11.188 ; vga:u_vga|h_cnt[8]                                                                                               ; vga:u_vga|submarines[6]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.081     ; 8.746      ;
; 11.189 ; vga:u_vga|h_cnt[8]                                                                                               ; vga:u_vga|submarines[2]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.081     ; 8.745      ;
; 11.204 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|submarines[42] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.081     ; 8.730      ;
; 11.208 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|submarines[35] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.080     ; 8.727      ;
; 11.210 ; vga:u_vga|v_cnt[2]                                                                                               ; vga:u_vga|blue_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.079     ; 8.726      ;
+--------+------------------------------------------------------------------------------------------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK50'                                                                                                                                                                                           ;
+-------+--------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.304 ; vga:u_vga|address_a_sub[1]     ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.383      ; 0.874      ;
; 0.357 ; vga:u_vga|submarines_debug[39] ; vga:u_vga|submarines_debug[39]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines_debug[14] ; vga:u_vga|submarines_debug[14]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines_debug[50] ; vga:u_vga|submarines_debug[50]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|current_line[9]      ; vga:u_vga|current_line[9]                                                                                        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_sub_disp[5]     ; vga:u_vga|data_sub_disp[5]                                                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_sub_disp[4]     ; vga:u_vga|data_sub_disp[4]                                                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_sub_disp[3]     ; vga:u_vga|data_sub_disp[3]                                                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_sub_disp[2]     ; vga:u_vga|data_sub_disp[2]                                                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_sub_disp[1]     ; vga:u_vga|data_sub_disp[1]                                                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|data_sub_disp[0]     ; vga:u_vga|data_sub_disp[0]                                                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[39]       ; vga:u_vga|submarines[39]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[35]       ; vga:u_vga|submarines[35]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[43]       ; vga:u_vga|submarines[43]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[38]       ; vga:u_vga|submarines[38]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[32]       ; vga:u_vga|submarines[32]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[34]       ; vga:u_vga|submarines[34]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[13]       ; vga:u_vga|submarines[13]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[9]        ; vga:u_vga|submarines[9]                                                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[11]       ; vga:u_vga|submarines[11]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[12]       ; vga:u_vga|submarines[12]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[14]       ; vga:u_vga|submarines[14]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[10]       ; vga:u_vga|submarines[10]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; vga:u_vga|submarines[8]        ; vga:u_vga|submarines[8]                                                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[42] ; vga:u_vga|submarines_debug[42]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[32] ; vga:u_vga|submarines_debug[32]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[34] ; vga:u_vga|submarines_debug[34]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[40] ; vga:u_vga|submarines_debug[40]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[47] ; vga:u_vga|submarines_debug[47]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[45] ; vga:u_vga|submarines_debug[45]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[37] ; vga:u_vga|submarines_debug[37]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[46] ; vga:u_vga|submarines_debug[46]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[38] ; vga:u_vga|submarines_debug[38]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[36] ; vga:u_vga|submarines_debug[36]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[44] ; vga:u_vga|submarines_debug[44]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[15] ; vga:u_vga|submarines_debug[15]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[12] ; vga:u_vga|submarines_debug[12]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[13] ; vga:u_vga|submarines_debug[13]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[6]  ; vga:u_vga|submarines_debug[6]                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[7]  ; vga:u_vga|submarines_debug[7]                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[5]  ; vga:u_vga|submarines_debug[5]                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[4]  ; vga:u_vga|submarines_debug[4]                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[2]  ; vga:u_vga|submarines_debug[2]                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[3]  ; vga:u_vga|submarines_debug[3]                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[0]  ; vga:u_vga|submarines_debug[0]                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[1]  ; vga:u_vga|submarines_debug[1]                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[8]  ; vga:u_vga|submarines_debug[8]                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[10] ; vga:u_vga|submarines_debug[10]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[49] ; vga:u_vga|submarines_debug[49]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[48] ; vga:u_vga|submarines_debug[48]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_sub_disp[8]     ; vga:u_vga|data_sub_disp[8]                                                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_sub_disp[6]     ; vga:u_vga|data_sub_disp[6]                                                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|current_line[8]      ; vga:u_vga|current_line[8]                                                                                        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|current_line[5]      ; vga:u_vga|current_line[5]                                                                                        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|current_line[6]      ; vga:u_vga|current_line[6]                                                                                        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[43] ; vga:u_vga|submarines_debug[43]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[41] ; vga:u_vga|submarines_debug[41]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[35] ; vga:u_vga|submarines_debug[35]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[33] ; vga:u_vga|submarines_debug[33]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[16] ; vga:u_vga|submarines_debug[16]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[17] ; vga:u_vga|submarines_debug[17]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[21] ; vga:u_vga|submarines_debug[21]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[20] ; vga:u_vga|submarines_debug[20]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[19] ; vga:u_vga|submarines_debug[19]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[18] ; vga:u_vga|submarines_debug[18]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[23] ; vga:u_vga|submarines_debug[23]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[22] ; vga:u_vga|submarines_debug[22]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[31] ; vga:u_vga|submarines_debug[31]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[30] ; vga:u_vga|submarines_debug[30]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[27] ; vga:u_vga|submarines_debug[27]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[26] ; vga:u_vga|submarines_debug[26]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[29] ; vga:u_vga|submarines_debug[29]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[24] ; vga:u_vga|submarines_debug[24]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[25] ; vga:u_vga|submarines_debug[25]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[28] ; vga:u_vga|submarines_debug[28]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[11] ; vga:u_vga|submarines_debug[11]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines_debug[9]  ; vga:u_vga|submarines_debug[9]                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_sub_disp[11]    ; vga:u_vga|data_sub_disp[11]                                                                                      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_sub_disp[9]     ; vga:u_vga|data_sub_disp[9]                                                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_sub_disp[7]     ; vga:u_vga|data_sub_disp[7]                                                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|generate_rocket      ; vga:u_vga|generate_rocket                                                                                        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|generate_subarine    ; vga:u_vga|generate_subarine                                                                                      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|nb_submarines[0]     ; vga:u_vga|nb_submarines[0]                                                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|current_line[7]      ; vga:u_vga|current_line[7]                                                                                        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|wr_en_a_sub          ; vga:u_vga|wr_en_a_sub                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|data_a_sub[10]       ; vga:u_vga|data_a_sub[10]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|update_submarines    ; vga:u_vga|update_submarines                                                                                      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[45]       ; vga:u_vga|submarines[45]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[47]       ; vga:u_vga|submarines[47]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[37]       ; vga:u_vga|submarines[37]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[41]       ; vga:u_vga|submarines[41]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[44]       ; vga:u_vga|submarines[44]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[46]       ; vga:u_vga|submarines[46]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[36]       ; vga:u_vga|submarines[36]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[40]       ; vga:u_vga|submarines[40]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[42]       ; vga:u_vga|submarines[42]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[33]       ; vga:u_vga|submarines[33]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[15]       ; vga:u_vga|submarines[15]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[3]        ; vga:u_vga|submarines[3]                                                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vga:u_vga|submarines[1]        ; vga:u_vga|submarines[1]                                                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.062      ; 0.577      ;
+-------+--------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'CLOCK50'                                                                                                                                                        ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 16.042 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.328     ; 1.645      ;
; 16.042 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.328     ; 1.645      ;
; 16.042 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.328     ; 1.645      ;
; 16.042 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.328     ; 1.645      ;
; 16.042 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.328     ; 1.645      ;
; 16.061 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.324     ; 1.630      ;
; 16.061 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.324     ; 1.630      ;
; 16.061 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.324     ; 1.630      ;
; 16.061 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.324     ; 1.630      ;
; 16.061 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.324     ; 1.630      ;
; 16.061 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.324     ; 1.630      ;
; 16.061 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.324     ; 1.630      ;
; 16.061 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.324     ; 1.630      ;
; 16.061 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.324     ; 1.630      ;
; 16.061 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.324     ; 1.630      ;
; 16.061 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.324     ; 1.630      ;
; 16.061 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.324     ; 1.630      ;
; 16.061 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.324     ; 1.630      ;
; 16.061 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.324     ; 1.630      ;
; 16.061 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.324     ; 1.630      ;
; 16.062 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.323     ; 1.630      ;
; 16.062 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.323     ; 1.630      ;
; 16.062 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.323     ; 1.630      ;
; 16.062 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.323     ; 1.630      ;
; 16.207 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.327     ; 1.481      ;
; 16.207 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.327     ; 1.481      ;
; 16.207 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.327     ; 1.481      ;
; 16.207 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.327     ; 1.481      ;
; 16.207 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.327     ; 1.481      ;
; 16.207 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.327     ; 1.481      ;
; 16.207 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.327     ; 1.481      ;
; 16.207 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.327     ; 1.481      ;
; 16.207 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.327     ; 1.481      ;
; 16.207 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.327     ; 1.481      ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'CLOCK50'                                                                                                                                                        ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.000 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.840     ; 1.317      ;
; 3.000 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.840     ; 1.317      ;
; 3.000 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.840     ; 1.317      ;
; 3.000 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.840     ; 1.317      ;
; 3.000 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.840     ; 1.317      ;
; 3.000 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.840     ; 1.317      ;
; 3.000 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.840     ; 1.317      ;
; 3.000 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.840     ; 1.317      ;
; 3.000 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.840     ; 1.317      ;
; 3.000 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.840     ; 1.317      ;
; 3.150 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.836     ; 1.471      ;
; 3.150 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.836     ; 1.471      ;
; 3.150 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.836     ; 1.471      ;
; 3.150 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.836     ; 1.471      ;
; 3.151 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.836     ; 1.472      ;
; 3.151 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.836     ; 1.472      ;
; 3.151 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.836     ; 1.472      ;
; 3.151 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.836     ; 1.472      ;
; 3.151 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.836     ; 1.472      ;
; 3.151 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.836     ; 1.472      ;
; 3.151 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.836     ; 1.472      ;
; 3.151 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.836     ; 1.472      ;
; 3.151 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.836     ; 1.472      ;
; 3.151 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.836     ; 1.472      ;
; 3.151 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.836     ; 1.472      ;
; 3.151 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.836     ; 1.472      ;
; 3.151 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.836     ; 1.472      ;
; 3.151 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.836     ; 1.472      ;
; 3.151 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.836     ; 1.472      ;
; 3.178 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.841     ; 1.494      ;
; 3.178 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.841     ; 1.494      ;
; 3.178 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.841     ; 1.494      ;
; 3.178 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.841     ; 1.494      ;
; 3.178 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.841     ; 1.494      ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK50'                                                                                                                                              ;
+-------+--------------+----------------+-----------------+---------+------------+------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                                                                                                           ;
+-------+--------------+----------------+-----------------+---------+------------+------------------------------------------------------------------------------------------------------------------+
; 9.486 ; 9.716        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_address_reg0 ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_address_reg0 ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 9.488 ; 9.718        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_we_reg       ;
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_datain_reg0  ;
; 9.584 ; 9.739        ; 0.155          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|out_blue                                                                                               ;
; 9.584 ; 9.739        ; 0.155          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|out_green                                                                                              ;
; 9.584 ; 9.739        ; 0.155          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|out_h_sync                                                                                             ;
; 9.584 ; 9.739        ; 0.155          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|out_red                                                                                                ;
; 9.584 ; 9.739        ; 0.155          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|out_v_sync                                                                                             ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status                                                                       ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                                                                  ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                                                                  ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                                                                  ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                                                                  ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|direction                                                                          ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|high_byte                                                                          ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|high_byte_d                                                                        ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[0]                                                                       ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[1]                                                                       ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[2]                                                                       ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[3]                                                                       ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[0]                                                                  ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[1]                                                                  ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[2]                                                                  ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[3]                                                                  ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[4]                                                                  ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[5]                                                                  ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[6]                                                                  ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[7]                                                                  ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[0]                                                                  ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[1]                                                                  ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[0]                                                                  ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[1]                                                                  ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[2]                                                                  ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[3]                                                                  ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[4]                                                                  ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[5]                                                                  ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[6]                                                                  ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[7]                                                                  ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[10]                                                                       ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[8]                                                                        ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[9]                                                                        ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_back                                                                          ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_back_d                                                                        ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                                                                 ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                                                                ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                                                                ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                                                                ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                                                                ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                                                                ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                                                                 ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                                                                 ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                                                                 ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                                                                 ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                                                                 ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                                                                 ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                                                                 ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                                                                 ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                                                                 ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_ready                                                                         ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[0]                                 ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[1]                                 ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[2]                                 ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[3]                                 ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[4]                                 ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[5]                                 ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[6]                                 ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[7]                                 ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0]                                       ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1]                                       ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2]                                       ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3]                                       ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en                                       ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_go                                                                             ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_rocket[0]                                                                                      ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_rocket[1]                                                                                      ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_rocket[2]                                                                                      ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_rocket[3]                                                                                      ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_rocket[4]                                                                                      ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_rocket[5]                                                                                      ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_rocket[6]                                                                                      ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|cycle_cnt[0]                                                                                           ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|cycle_cnt[1]                                                                                           ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|cycle_cnt[2]                                                                                           ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|cycle_cnt[3]                                                                                           ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|cycle_cnt[4]                                                                                           ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|cycle_cnt[5]                                                                                           ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|cycle_cnt[6]                                                                                           ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_sub[10]                                                                                         ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|generate_rocket                                                                                        ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|generate_subarine                                                                                      ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|nb_submarines[0]                                                                                       ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|nb_submarines[1]                                                                                       ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|nb_submarines[2]                                                                                       ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|nb_submarines[3]                                                                                       ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|nb_submarines[4]                                                                                       ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|nb_submarines[5]                                                                                       ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|submarines[33]                                                                                         ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|submarines[40]                                                                                         ;
+-------+--------------+----------------+-----------------+---------+------------+------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_INT ; CLOCK50    ; 5.846 ; 6.311 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; 4.369 ; 4.925 ; Rise       ; CLOCK50         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; G_SENSOR_INT ; CLOCK50    ; -4.288 ; -4.789 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; -3.669 ; -4.211 ; Rise       ; CLOCK50         ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 4.759 ; 4.697 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 5.293 ; 5.217 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 7.196 ; 7.255 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 4.763 ; 4.676 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 4.764 ; 4.677 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 4.763 ; 4.676 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 4.767 ; 4.680 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 4.763 ; 4.676 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 4.693 ; 4.947 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 4.206 ; 4.149 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 4.159 ; 4.411 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 4.629 ; 4.607 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 4.681 ; 4.594 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 4.683 ; 4.596 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 4.681 ; 4.594 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 4.685 ; 4.598 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 4.682 ; 4.595 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 4.159 ; 4.411 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 5.531 ; 5.409 ; Rise       ; CLOCK50         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 4.780 ; 4.658 ; Rise       ; CLOCK50         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 5.396     ; 5.518     ; Rise       ; CLOCK50         ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 4.748     ; 4.870     ; Rise       ; CLOCK50         ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 70.14 MHz ; 70.14 MHz       ; CLOCK50    ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; CLOCK50 ; 5.742 ; 0.000            ;
+---------+-------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; CLOCK50 ; 0.297 ; 0.000           ;
+---------+-------+-----------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; CLOCK50 ; 16.522 ; 0.000              ;
+---------+--------+--------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+---------+-------+--------------------+
; Clock   ; Slack ; End Point TNS      ;
+---------+-------+--------------------+
; CLOCK50 ; 2.658 ; 0.000              ;
+---------+-------+--------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+-------+--------------------------------+
; Clock   ; Slack ; End Point TNS                  ;
+---------+-------+--------------------------------+
; CLOCK50 ; 9.489 ; 0.000                          ;
+---------+-------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK50'                                                                                                                                                                                      ;
+--------+------------------------------------------------------------------------------------------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                        ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 5.742  ; vga:u_vga|out_red                                                                                                ; out_red                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.916     ; 2.342      ;
; 5.744  ; vga:u_vga|out_green                                                                                              ; out_green                ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.914     ; 2.342      ;
; 5.746  ; vga:u_vga|out_v_sync                                                                                             ; out_v_sync               ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.912     ; 2.342      ;
; 5.746  ; vga:u_vga|out_h_sync                                                                                             ; out_h_sync               ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.912     ; 2.342      ;
; 5.746  ; vga:u_vga|out_blue                                                                                               ; out_blue                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.912     ; 2.342      ;
; 10.461 ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_address_reg0 ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.337     ; 9.217      ;
; 10.714 ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_address_reg0 ; vga:u_vga|green_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.336     ; 8.965      ;
; 11.042 ; vga:u_vga|v_cnt[0]                                                                                               ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.071     ; 8.902      ;
; 11.059 ; vga:u_vga|v_cnt[10]                                                                                              ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.071     ; 8.885      ;
; 11.096 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 8.863      ;
; 11.168 ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_address_reg0 ; vga:u_vga|blue_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.336     ; 8.511      ;
; 11.197 ; vga:u_vga|current_line[8]                                                                                        ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 8.756      ;
; 11.203 ; vga:u_vga|h_cnt[2]                                                                                               ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 8.756      ;
; 11.281 ; vga:u_vga|v_cnt[9]                                                                                               ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.071     ; 8.663      ;
; 11.286 ; vga:u_vga|v_cnt[1]                                                                                               ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.071     ; 8.658      ;
; 11.295 ; vga:u_vga|v_cnt[0]                                                                                               ; vga:u_vga|green_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.070     ; 8.650      ;
; 11.312 ; vga:u_vga|v_cnt[10]                                                                                              ; vga:u_vga|green_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.070     ; 8.633      ;
; 11.320 ; vga:u_vga|current_line[6]                                                                                        ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 8.633      ;
; 11.327 ; vga:u_vga|current_line[5]                                                                                        ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 8.626      ;
; 11.340 ; vga:u_vga|h_cnt[3]                                                                                               ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 8.619      ;
; 11.349 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|green_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 8.611      ;
; 11.372 ; vga:u_vga|v_cnt[2]                                                                                               ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.071     ; 8.572      ;
; 11.448 ; vga:u_vga|h_cnt[5]                                                                                               ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 8.511      ;
; 11.450 ; vga:u_vga|current_line[8]                                                                                        ; vga:u_vga|green_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.061     ; 8.504      ;
; 11.456 ; vga:u_vga|h_cnt[2]                                                                                               ; vga:u_vga|green_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 8.504      ;
; 11.459 ; vga:u_vga|v_cnt[7]                                                                                               ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.071     ; 8.485      ;
; 11.460 ; vga:u_vga|current_line[9]                                                                                        ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.057     ; 8.498      ;
; 11.534 ; vga:u_vga|v_cnt[9]                                                                                               ; vga:u_vga|green_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.070     ; 8.411      ;
; 11.539 ; vga:u_vga|v_cnt[1]                                                                                               ; vga:u_vga|green_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.070     ; 8.406      ;
; 11.554 ; vga:u_vga|v_cnt[5]                                                                                               ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.071     ; 8.390      ;
; 11.573 ; vga:u_vga|current_line[6]                                                                                        ; vga:u_vga|green_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.061     ; 8.381      ;
; 11.580 ; vga:u_vga|current_line[5]                                                                                        ; vga:u_vga|green_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.061     ; 8.374      ;
; 11.593 ; vga:u_vga|h_cnt[3]                                                                                               ; vga:u_vga|green_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 8.367      ;
; 11.625 ; vga:u_vga|v_cnt[2]                                                                                               ; vga:u_vga|green_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.070     ; 8.320      ;
; 11.651 ; vga:u_vga|v_cnt[6]                                                                                               ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.071     ; 8.293      ;
; 11.694 ; vga:u_vga|v_cnt[8]                                                                                               ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.071     ; 8.250      ;
; 11.696 ; vga:u_vga|h_cnt[9]                                                                                               ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 8.263      ;
; 11.701 ; vga:u_vga|h_cnt[5]                                                                                               ; vga:u_vga|green_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 8.259      ;
; 11.704 ; vga:u_vga|h_cnt[10]                                                                                              ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 8.255      ;
; 11.712 ; vga:u_vga|v_cnt[7]                                                                                               ; vga:u_vga|green_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.070     ; 8.233      ;
; 11.713 ; vga:u_vga|current_line[9]                                                                                        ; vga:u_vga|green_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 8.246      ;
; 11.749 ; vga:u_vga|v_cnt[0]                                                                                               ; vga:u_vga|blue_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.070     ; 8.196      ;
; 11.766 ; vga:u_vga|v_cnt[10]                                                                                              ; vga:u_vga|blue_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.070     ; 8.179      ;
; 11.780 ; vga:u_vga|v_cnt[4]                                                                                               ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.071     ; 8.164      ;
; 11.789 ; vga:u_vga|current_line[7]                                                                                        ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 8.164      ;
; 11.803 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|blue_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 8.157      ;
; 11.807 ; vga:u_vga|v_cnt[5]                                                                                               ; vga:u_vga|green_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.070     ; 8.138      ;
; 11.822 ; vga:u_vga|h_cnt[6]                                                                                               ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 8.137      ;
; 11.825 ; vga:u_vga|h_cnt[7]                                                                                               ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 8.134      ;
; 11.870 ; vga:u_vga|current_line[3]                                                                                        ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 8.083      ;
; 11.904 ; vga:u_vga|current_line[8]                                                                                        ; vga:u_vga|blue_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.061     ; 8.050      ;
; 11.904 ; vga:u_vga|v_cnt[6]                                                                                               ; vga:u_vga|green_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.070     ; 8.041      ;
; 11.910 ; vga:u_vga|h_cnt[2]                                                                                               ; vga:u_vga|blue_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 8.050      ;
; 11.918 ; vga:u_vga|h_cnt[8]                                                                                               ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 8.041      ;
; 11.926 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|submarines[4]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.072     ; 8.017      ;
; 11.934 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|submarines[37] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.072     ; 8.009      ;
; 11.935 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|submarines[26] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.076     ; 8.004      ;
; 11.936 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|submarines[1]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.072     ; 8.007      ;
; 11.945 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|submarines[10] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.073     ; 7.997      ;
; 11.945 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|submarines[8]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.073     ; 7.997      ;
; 11.947 ; vga:u_vga|v_cnt[8]                                                                                               ; vga:u_vga|green_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.070     ; 7.998      ;
; 11.948 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|submarines[12] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.073     ; 7.994      ;
; 11.948 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|submarines[0]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.072     ; 7.995      ;
; 11.949 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|submarines[14] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.073     ; 7.993      ;
; 11.949 ; vga:u_vga|h_cnt[9]                                                                                               ; vga:u_vga|green_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 8.011      ;
; 11.957 ; vga:u_vga|h_cnt[10]                                                                                              ; vga:u_vga|green_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 8.003      ;
; 11.961 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|submarines[7]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.072     ; 7.982      ;
; 11.963 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|submarines[3]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.072     ; 7.980      ;
; 11.974 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|submarines[2]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.072     ; 7.969      ;
; 11.974 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|submarines[6]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.072     ; 7.969      ;
; 11.988 ; vga:u_vga|v_cnt[9]                                                                                               ; vga:u_vga|blue_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.070     ; 7.957      ;
; 11.993 ; vga:u_vga|v_cnt[1]                                                                                               ; vga:u_vga|blue_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.070     ; 7.952      ;
; 11.998 ; vga:u_vga|current_line[4]                                                                                        ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.062     ; 7.955      ;
; 12.007 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|submarines[24] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.076     ; 7.932      ;
; 12.008 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|submarines[9]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.073     ; 7.934      ;
; 12.010 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|submarines[43] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.073     ; 7.932      ;
; 12.010 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|submarines[13] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.073     ; 7.932      ;
; 12.013 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|submarines[11] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.073     ; 7.929      ;
; 12.027 ; vga:u_vga|current_line[6]                                                                                        ; vga:u_vga|blue_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.061     ; 7.927      ;
; 12.033 ; vga:u_vga|v_cnt[4]                                                                                               ; vga:u_vga|green_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.070     ; 7.912      ;
; 12.034 ; vga:u_vga|current_line[5]                                                                                        ; vga:u_vga|blue_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.061     ; 7.920      ;
; 12.042 ; vga:u_vga|current_line[7]                                                                                        ; vga:u_vga|green_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.061     ; 7.912      ;
; 12.047 ; vga:u_vga|h_cnt[3]                                                                                               ; vga:u_vga|blue_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 7.913      ;
; 12.067 ; vga:u_vga|h_cnt[8]                                                                                               ; vga:u_vga|submarines[4]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.072     ; 7.876      ;
; 12.075 ; vga:u_vga|h_cnt[6]                                                                                               ; vga:u_vga|green_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 7.885      ;
; 12.075 ; vga:u_vga|h_cnt[8]                                                                                               ; vga:u_vga|submarines[37] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.072     ; 7.868      ;
; 12.076 ; vga:u_vga|h_cnt[8]                                                                                               ; vga:u_vga|submarines[26] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.076     ; 7.863      ;
; 12.077 ; vga:u_vga|h_cnt[8]                                                                                               ; vga:u_vga|submarines[1]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.072     ; 7.866      ;
; 12.078 ; vga:u_vga|h_cnt[7]                                                                                               ; vga:u_vga|green_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 7.882      ;
; 12.079 ; vga:u_vga|v_cnt[2]                                                                                               ; vga:u_vga|blue_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.070     ; 7.866      ;
; 12.086 ; vga:u_vga|h_cnt[8]                                                                                               ; vga:u_vga|submarines[10] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.073     ; 7.856      ;
; 12.086 ; vga:u_vga|h_cnt[8]                                                                                               ; vga:u_vga|submarines[8]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.073     ; 7.856      ;
; 12.089 ; vga:u_vga|h_cnt[8]                                                                                               ; vga:u_vga|submarines[12] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.073     ; 7.853      ;
; 12.089 ; vga:u_vga|h_cnt[8]                                                                                               ; vga:u_vga|submarines[0]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.072     ; 7.854      ;
; 12.090 ; vga:u_vga|h_cnt[8]                                                                                               ; vga:u_vga|submarines[14] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.073     ; 7.852      ;
; 12.102 ; vga:u_vga|h_cnt[8]                                                                                               ; vga:u_vga|submarines[7]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.072     ; 7.841      ;
; 12.104 ; vga:u_vga|h_cnt[8]                                                                                               ; vga:u_vga|submarines[3]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.072     ; 7.839      ;
; 12.111 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|submarines[39] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.071     ; 7.833      ;
; 12.115 ; vga:u_vga|h_cnt[8]                                                                                               ; vga:u_vga|submarines[2]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.072     ; 7.828      ;
; 12.115 ; vga:u_vga|h_cnt[8]                                                                                               ; vga:u_vga|submarines[6]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.072     ; 7.828      ;
+--------+------------------------------------------------------------------------------------------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK50'                                                                                                                                                                                                                                        ;
+-------+----------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                  ; To Node                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.297 ; vga:u_vga|address_a_sub[1]                                                 ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.343      ; 0.809      ;
; 0.311 ; vga:u_vga|submarines_debug[16]                                             ; vga:u_vga|submarines_debug[16]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines_debug[17]                                             ; vga:u_vga|submarines_debug[17]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines_debug[21]                                             ; vga:u_vga|submarines_debug[21]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines_debug[20]                                             ; vga:u_vga|submarines_debug[20]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines_debug[19]                                             ; vga:u_vga|submarines_debug[19]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines_debug[18]                                             ; vga:u_vga|submarines_debug[18]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines_debug[23]                                             ; vga:u_vga|submarines_debug[23]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines_debug[22]                                             ; vga:u_vga|submarines_debug[22]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines_debug[14]                                             ; vga:u_vga|submarines_debug[14]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|submarines_debug[50]                                             ; vga:u_vga|submarines_debug[50]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|data_sub_disp[11]                                                ; vga:u_vga|data_sub_disp[11]                                                                                      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|v_cnt[9]                                                         ; vga:u_vga|v_cnt[9]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; vga:u_vga|v_cnt[10]                                                        ; vga:u_vga|v_cnt[10]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|direction                                    ; spi_ee_config:u_spi_ee_config|direction                                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; spi_ee_config:u_spi_ee_config|spi_go                                                                             ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; spi_ee_config:u_spi_ee_config|clear_status                                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|read_back                                    ; spi_ee_config:u_spi_ee_config|read_back                                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|read_ready                                   ; spi_ee_config:u_spi_ee_config|read_ready                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; spi_ee_config:u_spi_ee_config|high_byte                                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2]                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1]                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[42]                                             ; vga:u_vga|submarines_debug[42]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[32]                                             ; vga:u_vga|submarines_debug[32]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[34]                                             ; vga:u_vga|submarines_debug[34]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[40]                                             ; vga:u_vga|submarines_debug[40]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[47]                                             ; vga:u_vga|submarines_debug[47]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[45]                                             ; vga:u_vga|submarines_debug[45]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[37]                                             ; vga:u_vga|submarines_debug[37]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[46]                                             ; vga:u_vga|submarines_debug[46]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[38]                                             ; vga:u_vga|submarines_debug[38]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[36]                                             ; vga:u_vga|submarines_debug[36]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[44]                                             ; vga:u_vga|submarines_debug[44]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[15]                                             ; vga:u_vga|submarines_debug[15]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[12]                                             ; vga:u_vga|submarines_debug[12]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[13]                                             ; vga:u_vga|submarines_debug[13]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[6]                                              ; vga:u_vga|submarines_debug[6]                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[7]                                              ; vga:u_vga|submarines_debug[7]                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[5]                                              ; vga:u_vga|submarines_debug[5]                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[4]                                              ; vga:u_vga|submarines_debug[4]                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[2]                                              ; vga:u_vga|submarines_debug[2]                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[3]                                              ; vga:u_vga|submarines_debug[3]                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[0]                                              ; vga:u_vga|submarines_debug[0]                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[1]                                              ; vga:u_vga|submarines_debug[1]                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[8]                                              ; vga:u_vga|submarines_debug[8]                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[10]                                             ; vga:u_vga|submarines_debug[10]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[49]                                             ; vga:u_vga|submarines_debug[49]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[48]                                             ; vga:u_vga|submarines_debug[48]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_sub_disp[8]                                                 ; vga:u_vga|data_sub_disp[8]                                                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_sub_disp[6]                                                 ; vga:u_vga|data_sub_disp[6]                                                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|current_line[8]                                                  ; vga:u_vga|current_line[8]                                                                                        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|current_line[5]                                                  ; vga:u_vga|current_line[5]                                                                                        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|current_line[6]                                                  ; vga:u_vga|current_line[6]                                                                                        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[43]                                             ; vga:u_vga|submarines_debug[43]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[41]                                             ; vga:u_vga|submarines_debug[41]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[35]                                             ; vga:u_vga|submarines_debug[35]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[33]                                             ; vga:u_vga|submarines_debug[33]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[39]                                             ; vga:u_vga|submarines_debug[39]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[31]                                             ; vga:u_vga|submarines_debug[31]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[30]                                             ; vga:u_vga|submarines_debug[30]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[27]                                             ; vga:u_vga|submarines_debug[27]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[26]                                             ; vga:u_vga|submarines_debug[26]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[29]                                             ; vga:u_vga|submarines_debug[29]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[24]                                             ; vga:u_vga|submarines_debug[24]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[25]                                             ; vga:u_vga|submarines_debug[25]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[28]                                             ; vga:u_vga|submarines_debug[28]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[11]                                             ; vga:u_vga|submarines_debug[11]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines_debug[9]                                              ; vga:u_vga|submarines_debug[9]                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_sub_disp[9]                                                 ; vga:u_vga|data_sub_disp[9]                                                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_sub_disp[7]                                                 ; vga:u_vga|data_sub_disp[7]                                                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|current_line[9]                                                  ; vga:u_vga|current_line[9]                                                                                        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_sub_disp[5]                                                 ; vga:u_vga|data_sub_disp[5]                                                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_sub_disp[4]                                                 ; vga:u_vga|data_sub_disp[4]                                                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_sub_disp[3]                                                 ; vga:u_vga|data_sub_disp[3]                                                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_sub_disp[2]                                                 ; vga:u_vga|data_sub_disp[2]                                                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_sub_disp[1]                                                 ; vga:u_vga|data_sub_disp[1]                                                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_sub_disp[0]                                                 ; vga:u_vga|data_sub_disp[0]                                                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|wr_en_a_sub                                                      ; vga:u_vga|wr_en_a_sub                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|data_a_sub[10]                                                   ; vga:u_vga|data_a_sub[10]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|update_submarines                                                ; vga:u_vga|update_submarines                                                                                      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[45]                                                   ; vga:u_vga|submarines[45]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[47]                                                   ; vga:u_vga|submarines[47]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[39]                                                   ; vga:u_vga|submarines[39]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[37]                                                   ; vga:u_vga|submarines[37]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[35]                                                   ; vga:u_vga|submarines[35]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[41]                                                   ; vga:u_vga|submarines[41]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[43]                                                   ; vga:u_vga|submarines[43]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[44]                                                   ; vga:u_vga|submarines[44]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[46]                                                   ; vga:u_vga|submarines[46]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[36]                                                   ; vga:u_vga|submarines[36]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[38]                                                   ; vga:u_vga|submarines[38]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[32]                                                   ; vga:u_vga|submarines[32]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[34]                                                   ; vga:u_vga|submarines[34]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[40]                                                   ; vga:u_vga|submarines[40]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vga:u_vga|submarines[42]                                                   ; vga:u_vga|submarines[42]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.055      ; 0.511      ;
+-------+----------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'CLOCK50'                                                                                                                                                         ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 16.522 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.037     ; 1.456      ;
; 16.522 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.037     ; 1.456      ;
; 16.522 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.037     ; 1.456      ;
; 16.522 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.037     ; 1.456      ;
; 16.522 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.037     ; 1.456      ;
; 16.528 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.032     ; 1.455      ;
; 16.528 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.032     ; 1.455      ;
; 16.528 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.032     ; 1.455      ;
; 16.528 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.032     ; 1.455      ;
; 16.535 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.033     ; 1.447      ;
; 16.535 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.033     ; 1.447      ;
; 16.535 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.033     ; 1.447      ;
; 16.535 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.033     ; 1.447      ;
; 16.535 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.033     ; 1.447      ;
; 16.535 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.033     ; 1.447      ;
; 16.535 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.033     ; 1.447      ;
; 16.535 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.033     ; 1.447      ;
; 16.535 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.033     ; 1.447      ;
; 16.535 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.033     ; 1.447      ;
; 16.535 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.033     ; 1.447      ;
; 16.535 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.033     ; 1.447      ;
; 16.535 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.033     ; 1.447      ;
; 16.535 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.033     ; 1.447      ;
; 16.535 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.033     ; 1.447      ;
; 16.667 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.036     ; 1.312      ;
; 16.667 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.036     ; 1.312      ;
; 16.667 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.036     ; 1.312      ;
; 16.667 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.036     ; 1.312      ;
; 16.667 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.036     ; 1.312      ;
; 16.667 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.036     ; 1.312      ;
; 16.667 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.036     ; 1.312      ;
; 16.667 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.036     ; 1.312      ;
; 16.667 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.036     ; 1.312      ;
; 16.667 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -2.036     ; 1.312      ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'CLOCK50'                                                                                                                                                         ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.658 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.606     ; 1.196      ;
; 2.658 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.606     ; 1.196      ;
; 2.658 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.606     ; 1.196      ;
; 2.658 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.606     ; 1.196      ;
; 2.658 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.606     ; 1.196      ;
; 2.658 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.606     ; 1.196      ;
; 2.658 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.606     ; 1.196      ;
; 2.658 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.606     ; 1.196      ;
; 2.658 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.606     ; 1.196      ;
; 2.658 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.606     ; 1.196      ;
; 2.795 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.602     ; 1.337      ;
; 2.795 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.602     ; 1.337      ;
; 2.795 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.602     ; 1.337      ;
; 2.795 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.602     ; 1.337      ;
; 2.797 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.603     ; 1.338      ;
; 2.797 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.603     ; 1.338      ;
; 2.797 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.603     ; 1.338      ;
; 2.797 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.603     ; 1.338      ;
; 2.797 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.603     ; 1.338      ;
; 2.797 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.603     ; 1.338      ;
; 2.797 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.603     ; 1.338      ;
; 2.797 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.603     ; 1.338      ;
; 2.797 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.603     ; 1.338      ;
; 2.797 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.603     ; 1.338      ;
; 2.797 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.603     ; 1.338      ;
; 2.797 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.603     ; 1.338      ;
; 2.797 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.603     ; 1.338      ;
; 2.797 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.603     ; 1.338      ;
; 2.797 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.603     ; 1.338      ;
; 2.826 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.607     ; 1.363      ;
; 2.826 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.607     ; 1.363      ;
; 2.826 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.607     ; 1.363      ;
; 2.826 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.607     ; 1.363      ;
; 2.826 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.607     ; 1.363      ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK50'                                                                                                                                               ;
+-------+--------------+----------------+-----------------+---------+------------+------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                                                                                                           ;
+-------+--------------+----------------+-----------------+---------+------------+------------------------------------------------------------------------------------------------------------------+
; 9.489 ; 9.719        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_address_reg0 ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_address_reg0 ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_we_reg       ;
; 9.490 ; 9.720        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_datain_reg0  ;
; 9.492 ; 9.722        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status                                                                       ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                                                                  ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                                                                  ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                                                                  ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                                                                  ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|direction                                                                          ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|high_byte                                                                          ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|high_byte_d                                                                        ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[0]                                                                       ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[1]                                                                       ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[2]                                                                       ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[3]                                                                       ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[0]                                                                  ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[1]                                                                  ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[2]                                                                  ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[3]                                                                  ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[4]                                                                  ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[5]                                                                  ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[6]                                                                  ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[7]                                                                  ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[0]                                                                  ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[1]                                                                  ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[0]                                                                  ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[1]                                                                  ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[2]                                                                  ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[3]                                                                  ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[4]                                                                  ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[5]                                                                  ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[6]                                                                  ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[7]                                                                  ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[0]                                                                        ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[10]                                                                       ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[11]                                                                       ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[12]                                                                       ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[15]                                                                       ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[1]                                                                        ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[2]                                                                        ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[3]                                                                        ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[4]                                                                        ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[5]                                                                        ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[6]                                                                        ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[8]                                                                        ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[9]                                                                        ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_back                                                                          ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_back_d                                                                        ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                                                                 ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                                                                ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                                                                ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                                                                ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                                                                ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                                                                ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                                                                 ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                                                                 ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                                                                 ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                                                                 ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                                                                 ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                                                                 ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                                                                 ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                                                                 ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                                                                 ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_ready                                                                         ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[0]                                 ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[1]                                 ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[2]                                 ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[3]                                 ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[4]                                 ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[5]                                 ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[6]                                 ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[7]                                 ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0]                                       ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1]                                       ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2]                                       ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3]                                       ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en                                       ;
; 9.560 ; 9.744        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_go                                                                             ;
; 9.587 ; 9.742        ; 0.155          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|out_blue                                                                                               ;
; 9.587 ; 9.742        ; 0.155          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|out_green                                                                                              ;
; 9.587 ; 9.742        ; 0.155          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|out_h_sync                                                                                             ;
; 9.587 ; 9.742        ; 0.155          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|out_red                                                                                                ;
; 9.587 ; 9.742        ; 0.155          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|out_v_sync                                                                                             ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|cycle_cnt[0]                                                                                           ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|cycle_cnt[1]                                                                                           ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|cycle_cnt[2]                                                                                           ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|cycle_cnt[3]                                                                                           ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|cycle_cnt[4]                                                                                           ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|cycle_cnt[5]                                                                                           ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|cycle_cnt[6]                                                                                           ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|generate_rocket                                                                                        ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|generate_subarine                                                                                      ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|nb_submarines[0]                                                                                       ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|nb_submarines[1]                                                                                       ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|nb_submarines[2]                                                                                       ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|nb_submarines[3]                                                                                       ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|nb_submarines[4]                                                                                       ;
; 9.595 ; 9.779        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|nb_submarines[5]                                                                                       ;
+-------+--------------+----------------+-----------------+---------+------------+------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_INT ; CLOCK50    ; 5.153 ; 5.550 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; 3.806 ; 4.267 ; Rise       ; CLOCK50         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; G_SENSOR_INT ; CLOCK50    ; -3.747 ; -4.166 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; -3.186 ; -3.636 ; Rise       ; CLOCK50         ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 4.292 ; 4.316 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 4.831 ; 4.661 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 6.494 ; 6.453 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 4.254 ; 4.179 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 4.256 ; 4.181 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 4.254 ; 4.179 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 4.258 ; 4.183 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 4.254 ; 4.179 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 4.289 ; 4.465 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 3.790 ; 3.816 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 3.801 ; 3.981 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 4.217 ; 4.104 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 4.183 ; 4.107 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 4.185 ; 4.109 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 4.183 ; 4.107 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 4.187 ; 4.111 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 4.183 ; 4.107 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 3.801 ; 3.981 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 5.007 ; 4.865 ; Rise       ; CLOCK50         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 4.372 ; 4.230 ; Rise       ; CLOCK50         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 4.812     ; 4.954     ; Rise       ; CLOCK50         ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 4.218     ; 4.360     ; Rise       ; CLOCK50         ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; CLOCK50 ; 7.160 ; 0.000            ;
+---------+-------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; CLOCK50 ; 0.151 ; 0.000           ;
+---------+-------+-----------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; CLOCK50 ; 17.679 ; 0.000              ;
+---------+--------+--------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+---------+-------+--------------------+
; Clock   ; Slack ; End Point TNS      ;
+---------+-------+--------------------+
; CLOCK50 ; 1.720 ; 0.000              ;
+---------+-------+--------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+-------+--------------------------------+
; Clock   ; Slack ; End Point TNS                  ;
+---------+-------+--------------------------------+
; CLOCK50 ; 9.208 ; 0.000                          ;
+---------+-------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK50'                                                                                                                                                                                      ;
+--------+------------------------------------------------------------------------------------------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                        ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------------------------------------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 7.160  ; vga:u_vga|out_red                                                                                                ; out_red                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.136     ; 1.704      ;
; 7.162  ; vga:u_vga|out_green                                                                                              ; out_green                ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.134     ; 1.704      ;
; 7.164  ; vga:u_vga|out_v_sync                                                                                             ; out_v_sync               ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.132     ; 1.704      ;
; 7.164  ; vga:u_vga|out_h_sync                                                                                             ; out_h_sync               ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.132     ; 1.704      ;
; 7.164  ; vga:u_vga|out_blue                                                                                               ; out_blue                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.132     ; 1.704      ;
; 14.041 ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_address_reg0 ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.217     ; 5.749      ;
; 14.284 ; vga:u_vga|v_cnt[0]                                                                                               ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.047     ; 5.676      ;
; 14.343 ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_address_reg0 ; vga:u_vga|green_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.216     ; 5.448      ;
; 14.387 ; vga:u_vga|current_line[8]                                                                                        ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.041     ; 5.579      ;
; 14.399 ; vga:u_vga|v_cnt[10]                                                                                              ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.047     ; 5.561      ;
; 14.414 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.038     ; 5.555      ;
; 14.445 ; vga:u_vga|v_cnt[0]                                                                                               ; vga:u_vga|green_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.046     ; 5.516      ;
; 14.455 ; vga:u_vga|v_cnt[1]                                                                                               ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.047     ; 5.505      ;
; 14.458 ; vga:u_vga|v_cnt[9]                                                                                               ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.047     ; 5.502      ;
; 14.482 ; vga:u_vga|current_line[6]                                                                                        ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.041     ; 5.484      ;
; 14.484 ; vga:u_vga|h_cnt[2]                                                                                               ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 5.486      ;
; 14.501 ; vga:u_vga|current_line[5]                                                                                        ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.041     ; 5.465      ;
; 14.517 ; vga:u_vga|v_cnt[2]                                                                                               ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.047     ; 5.443      ;
; 14.548 ; vga:u_vga|current_line[8]                                                                                        ; vga:u_vga|green_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 5.419      ;
; 14.560 ; vga:u_vga|v_cnt[10]                                                                                              ; vga:u_vga|green_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.046     ; 5.401      ;
; 14.562 ; vga:u_vga|h_cnt[3]                                                                                               ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 5.408      ;
; 14.563 ; vga:u_vga|h_cnt[5]                                                                                               ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 5.407      ;
; 14.575 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|green_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 5.395      ;
; 14.587 ; vga:u_vga|v_cnt[7]                                                                                               ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.047     ; 5.373      ;
; 14.595 ; vga:u_vga|current_line[9]                                                                                        ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.038     ; 5.374      ;
; 14.616 ; vga:u_vga|v_cnt[1]                                                                                               ; vga:u_vga|green_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.046     ; 5.345      ;
; 14.619 ; vga:u_vga|v_cnt[9]                                                                                               ; vga:u_vga|green_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.046     ; 5.342      ;
; 14.635 ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_address_reg0 ; vga:u_vga|blue_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.216     ; 5.156      ;
; 14.642 ; vga:u_vga|v_cnt[5]                                                                                               ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.047     ; 5.318      ;
; 14.643 ; vga:u_vga|current_line[6]                                                                                        ; vga:u_vga|green_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 5.324      ;
; 14.645 ; vga:u_vga|h_cnt[2]                                                                                               ; vga:u_vga|green_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 5.326      ;
; 14.662 ; vga:u_vga|current_line[5]                                                                                        ; vga:u_vga|green_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 5.305      ;
; 14.678 ; vga:u_vga|v_cnt[2]                                                                                               ; vga:u_vga|green_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.046     ; 5.283      ;
; 14.716 ; vga:u_vga|v_cnt[6]                                                                                               ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.047     ; 5.244      ;
; 14.723 ; vga:u_vga|h_cnt[3]                                                                                               ; vga:u_vga|green_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 5.248      ;
; 14.724 ; vga:u_vga|h_cnt[5]                                                                                               ; vga:u_vga|green_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 5.247      ;
; 14.726 ; vga:u_vga|v_cnt[8]                                                                                               ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.047     ; 5.234      ;
; 14.737 ; vga:u_vga|v_cnt[0]                                                                                               ; vga:u_vga|blue_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.046     ; 5.224      ;
; 14.740 ; vga:u_vga|h_cnt[9]                                                                                               ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 5.230      ;
; 14.748 ; vga:u_vga|v_cnt[7]                                                                                               ; vga:u_vga|green_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.046     ; 5.213      ;
; 14.756 ; vga:u_vga|current_line[9]                                                                                        ; vga:u_vga|green_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 5.214      ;
; 14.768 ; vga:u_vga|v_cnt[4]                                                                                               ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.047     ; 5.192      ;
; 14.803 ; vga:u_vga|v_cnt[5]                                                                                               ; vga:u_vga|green_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.046     ; 5.158      ;
; 14.806 ; vga:u_vga|h_cnt[10]                                                                                              ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.038     ; 5.163      ;
; 14.810 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|submarines[4]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.051     ; 5.146      ;
; 14.813 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|submarines[37] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.051     ; 5.143      ;
; 14.813 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|submarines[26] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 5.138      ;
; 14.815 ; vga:u_vga|current_line[7]                                                                                        ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.041     ; 5.151      ;
; 14.818 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|submarines[1]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.051     ; 5.138      ;
; 14.823 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|submarines[0]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.051     ; 5.133      ;
; 14.824 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|submarines[10] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 5.131      ;
; 14.824 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|submarines[8]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 5.131      ;
; 14.826 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|submarines[12] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 5.129      ;
; 14.827 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|submarines[14] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 5.128      ;
; 14.836 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|submarines[7]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.051     ; 5.120      ;
; 14.839 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|submarines[3]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.051     ; 5.117      ;
; 14.840 ; vga:u_vga|current_line[8]                                                                                        ; vga:u_vga|blue_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 5.127      ;
; 14.845 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|submarines[2]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.051     ; 5.111      ;
; 14.845 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|submarines[6]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.051     ; 5.111      ;
; 14.852 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|submarines[9]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 5.103      ;
; 14.852 ; vga:u_vga|v_cnt[10]                                                                                              ; vga:u_vga|blue_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.046     ; 5.109      ;
; 14.853 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|submarines[13] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 5.102      ;
; 14.855 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|submarines[24] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.056     ; 5.096      ;
; 14.857 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|submarines[11] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 5.098      ;
; 14.863 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|submarines[43] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.052     ; 5.092      ;
; 14.867 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|blue_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 5.103      ;
; 14.870 ; vga:u_vga|h_cnt[7]                                                                                               ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 5.100      ;
; 14.877 ; vga:u_vga|v_cnt[6]                                                                                               ; vga:u_vga|green_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.046     ; 5.084      ;
; 14.880 ; vga:u_vga|h_cnt[8]                                                                                               ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 5.090      ;
; 14.882 ; vga:u_vga|h_cnt[6]                                                                                               ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.037     ; 5.088      ;
; 14.887 ; vga:u_vga|v_cnt[8]                                                                                               ; vga:u_vga|green_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.046     ; 5.074      ;
; 14.896 ; vga:u_vga|h_cnt[8]                                                                                               ; vga:u_vga|submarines[4]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.050     ; 5.061      ;
; 14.896 ; vga:u_vga|current_line[3]                                                                                        ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.041     ; 5.070      ;
; 14.899 ; vga:u_vga|h_cnt[8]                                                                                               ; vga:u_vga|submarines[37] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.050     ; 5.058      ;
; 14.899 ; vga:u_vga|h_cnt[8]                                                                                               ; vga:u_vga|submarines[26] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 5.053      ;
; 14.901 ; vga:u_vga|h_cnt[9]                                                                                               ; vga:u_vga|green_signal   ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 5.070      ;
; 14.904 ; vga:u_vga|h_cnt[8]                                                                                               ; vga:u_vga|submarines[1]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.050     ; 5.053      ;
; 14.908 ; vga:u_vga|v_cnt[1]                                                                                               ; vga:u_vga|blue_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.046     ; 5.053      ;
; 14.909 ; vga:u_vga|h_cnt[8]                                                                                               ; vga:u_vga|submarines[0]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.050     ; 5.048      ;
; 14.910 ; vga:u_vga|h_cnt[8]                                                                                               ; vga:u_vga|submarines[10] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.051     ; 5.046      ;
; 14.910 ; vga:u_vga|h_cnt[8]                                                                                               ; vga:u_vga|submarines[8]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.051     ; 5.046      ;
; 14.911 ; vga:u_vga|v_cnt[9]                                                                                               ; vga:u_vga|blue_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.046     ; 5.050      ;
; 14.912 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|submarines[39] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.050     ; 5.045      ;
; 14.912 ; vga:u_vga|h_cnt[8]                                                                                               ; vga:u_vga|submarines[12] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.051     ; 5.044      ;
; 14.913 ; vga:u_vga|h_cnt[8]                                                                                               ; vga:u_vga|submarines[14] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.051     ; 5.043      ;
; 14.922 ; vga:u_vga|h_cnt[8]                                                                                               ; vga:u_vga|submarines[7]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.050     ; 5.035      ;
; 14.925 ; vga:u_vga|h_cnt[8]                                                                                               ; vga:u_vga|submarines[3]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.050     ; 5.032      ;
; 14.930 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|submarines[42] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.051     ; 5.026      ;
; 14.931 ; vga:u_vga|h_cnt[8]                                                                                               ; vga:u_vga|submarines[2]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.050     ; 5.026      ;
; 14.931 ; vga:u_vga|h_cnt[8]                                                                                               ; vga:u_vga|submarines[6]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.050     ; 5.026      ;
; 14.935 ; vga:u_vga|current_line[6]                                                                                        ; vga:u_vga|blue_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 5.032      ;
; 14.937 ; vga:u_vga|h_cnt[4]                                                                                               ; vga:u_vga|submarines[35] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.050     ; 5.020      ;
; 14.937 ; vga:u_vga|h_cnt[2]                                                                                               ; vga:u_vga|blue_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.036     ; 5.034      ;
; 14.938 ; vga:u_vga|h_cnt[8]                                                                                               ; vga:u_vga|submarines[9]  ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.051     ; 5.018      ;
; 14.939 ; vga:u_vga|h_cnt[8]                                                                                               ; vga:u_vga|submarines[13] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.051     ; 5.017      ;
; 14.941 ; vga:u_vga|h_cnt[8]                                                                                               ; vga:u_vga|submarines[24] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.055     ; 5.011      ;
; 14.943 ; vga:u_vga|h_cnt[8]                                                                                               ; vga:u_vga|submarines[11] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.051     ; 5.013      ;
; 14.947 ; vga:u_vga|current_line[4]                                                                                        ; vga:u_vga|red_signal     ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.041     ; 5.019      ;
; 14.949 ; vga:u_vga|h_cnt[8]                                                                                               ; vga:u_vga|submarines[43] ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.051     ; 5.007      ;
; 14.954 ; vga:u_vga|current_line[5]                                                                                        ; vga:u_vga|blue_signal    ; CLOCK50      ; CLOCK50     ; 20.000       ; -0.040     ; 5.013      ;
+--------+------------------------------------------------------------------------------------------------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK50'                                                                                                                                                                                                ;
+-------+------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.151 ; vga:u_vga|address_a_sub[1]         ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_address_reg0 ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.223      ; 0.478      ;
; 0.186 ; vga:u_vga|submarines_debug[42]     ; vga:u_vga|submarines_debug[42]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[32]     ; vga:u_vga|submarines_debug[32]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[34]     ; vga:u_vga|submarines_debug[34]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[40]     ; vga:u_vga|submarines_debug[40]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[47]     ; vga:u_vga|submarines_debug[47]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[45]     ; vga:u_vga|submarines_debug[45]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[37]     ; vga:u_vga|submarines_debug[37]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[46]     ; vga:u_vga|submarines_debug[46]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[38]     ; vga:u_vga|submarines_debug[38]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[36]     ; vga:u_vga|submarines_debug[36]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[44]     ; vga:u_vga|submarines_debug[44]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[15]     ; vga:u_vga|submarines_debug[15]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[12]     ; vga:u_vga|submarines_debug[12]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[13]     ; vga:u_vga|submarines_debug[13]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[8]      ; vga:u_vga|submarines_debug[8]                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[10]     ; vga:u_vga|submarines_debug[10]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[49]     ; vga:u_vga|submarines_debug[49]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[48]     ; vga:u_vga|submarines_debug[48]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_sub_disp[6]         ; vga:u_vga|data_sub_disp[6]                                                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[43]     ; vga:u_vga|submarines_debug[43]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[41]     ; vga:u_vga|submarines_debug[41]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[35]     ; vga:u_vga|submarines_debug[35]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[33]     ; vga:u_vga|submarines_debug[33]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[39]     ; vga:u_vga|submarines_debug[39]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[14]     ; vga:u_vga|submarines_debug[14]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[11]     ; vga:u_vga|submarines_debug[11]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[9]      ; vga:u_vga|submarines_debug[9]                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines_debug[50]     ; vga:u_vga|submarines_debug[50]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_sub_disp[11]        ; vga:u_vga|data_sub_disp[11]                                                                                      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_sub_disp[9]         ; vga:u_vga|data_sub_disp[9]                                                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_sub_disp[7]         ; vga:u_vga|data_sub_disp[7]                                                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|current_line[9]          ; vga:u_vga|current_line[9]                                                                                        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|current_line[7]          ; vga:u_vga|current_line[7]                                                                                        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_sub_disp[5]         ; vga:u_vga|data_sub_disp[5]                                                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_sub_disp[4]         ; vga:u_vga|data_sub_disp[4]                                                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_sub_disp[3]         ; vga:u_vga|data_sub_disp[3]                                                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_sub_disp[2]         ; vga:u_vga|data_sub_disp[2]                                                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_sub_disp[1]         ; vga:u_vga|data_sub_disp[1]                                                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|data_sub_disp[0]         ; vga:u_vga|data_sub_disp[0]                                                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[39]           ; vga:u_vga|submarines[39]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[35]           ; vga:u_vga|submarines[35]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[43]           ; vga:u_vga|submarines[43]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[38]           ; vga:u_vga|submarines[38]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[32]           ; vga:u_vga|submarines[32]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[34]           ; vga:u_vga|submarines[34]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[13]           ; vga:u_vga|submarines[13]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[9]            ; vga:u_vga|submarines[9]                                                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[11]           ; vga:u_vga|submarines[11]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[12]           ; vga:u_vga|submarines[12]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[14]           ; vga:u_vga|submarines[14]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[10]           ; vga:u_vga|submarines[10]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[8]            ; vga:u_vga|submarines[8]                                                                                          ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[22]           ; vga:u_vga|submarines[22]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[26]           ; vga:u_vga|submarines[26]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[18]           ; vga:u_vga|submarines[18]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[27]           ; vga:u_vga|submarines[27]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[23]           ; vga:u_vga|submarines[23]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|submarines[19]           ; vga:u_vga|submarines[19]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|v_cnt[9]                 ; vga:u_vga|v_cnt[9]                                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vga:u_vga|v_cnt[10]                ; vga:u_vga|v_cnt[10]                                                                                              ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; reset_delay:u_reset_delay|cont[20] ; reset_delay:u_reset_delay|cont[20]                                                                               ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[6]      ; vga:u_vga|submarines_debug[6]                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[7]      ; vga:u_vga|submarines_debug[7]                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[5]      ; vga:u_vga|submarines_debug[5]                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[4]      ; vga:u_vga|submarines_debug[4]                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[2]      ; vga:u_vga|submarines_debug[2]                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[3]      ; vga:u_vga|submarines_debug[3]                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[0]      ; vga:u_vga|submarines_debug[0]                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[1]      ; vga:u_vga|submarines_debug[1]                                                                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|data_sub_disp[8]         ; vga:u_vga|data_sub_disp[8]                                                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|current_line[8]          ; vga:u_vga|current_line[8]                                                                                        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|current_line[5]          ; vga:u_vga|current_line[5]                                                                                        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|current_line[6]          ; vga:u_vga|current_line[6]                                                                                        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[16]     ; vga:u_vga|submarines_debug[16]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[17]     ; vga:u_vga|submarines_debug[17]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[21]     ; vga:u_vga|submarines_debug[21]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[20]     ; vga:u_vga|submarines_debug[20]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[19]     ; vga:u_vga|submarines_debug[19]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[18]     ; vga:u_vga|submarines_debug[18]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[23]     ; vga:u_vga|submarines_debug[23]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[22]     ; vga:u_vga|submarines_debug[22]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[31]     ; vga:u_vga|submarines_debug[31]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[30]     ; vga:u_vga|submarines_debug[30]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[27]     ; vga:u_vga|submarines_debug[27]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[26]     ; vga:u_vga|submarines_debug[26]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[29]     ; vga:u_vga|submarines_debug[29]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[24]     ; vga:u_vga|submarines_debug[24]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[25]     ; vga:u_vga|submarines_debug[25]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines_debug[28]     ; vga:u_vga|submarines_debug[28]                                                                                   ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|generate_rocket          ; vga:u_vga|generate_rocket                                                                                        ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|generate_subarine        ; vga:u_vga|generate_subarine                                                                                      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|nb_submarines[0]         ; vga:u_vga|nb_submarines[0]                                                                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|wr_en_a_sub              ; vga:u_vga|wr_en_a_sub                                                                                            ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|data_a_sub[10]           ; vga:u_vga|data_a_sub[10]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|update_submarines        ; vga:u_vga|update_submarines                                                                                      ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines[45]           ; vga:u_vga|submarines[45]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines[47]           ; vga:u_vga|submarines[47]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines[37]           ; vga:u_vga|submarines[37]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vga:u_vga|submarines[41]           ; vga:u_vga|submarines[41]                                                                                         ; CLOCK50      ; CLOCK50     ; 0.000        ; 0.036      ; 0.307      ;
+-------+------------------------------------+------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'CLOCK50'                                                                                                                                                         ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 17.679 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.386     ; 0.942      ;
; 17.679 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.386     ; 0.942      ;
; 17.679 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.386     ; 0.942      ;
; 17.679 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.386     ; 0.942      ;
; 17.679 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.386     ; 0.942      ;
; 17.688 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.381     ; 0.938      ;
; 17.688 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.381     ; 0.938      ;
; 17.688 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.381     ; 0.938      ;
; 17.688 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.381     ; 0.938      ;
; 17.689 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.381     ; 0.937      ;
; 17.689 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.381     ; 0.937      ;
; 17.689 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.381     ; 0.937      ;
; 17.689 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.381     ; 0.937      ;
; 17.689 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.381     ; 0.937      ;
; 17.689 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.381     ; 0.937      ;
; 17.689 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.381     ; 0.937      ;
; 17.689 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.381     ; 0.937      ;
; 17.689 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.381     ; 0.937      ;
; 17.689 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.381     ; 0.937      ;
; 17.689 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.381     ; 0.937      ;
; 17.689 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.381     ; 0.937      ;
; 17.689 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.381     ; 0.937      ;
; 17.689 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.381     ; 0.937      ;
; 17.689 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.381     ; 0.937      ;
; 17.781 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.384     ; 0.842      ;
; 17.781 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.384     ; 0.842      ;
; 17.781 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.384     ; 0.842      ;
; 17.781 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.384     ; 0.842      ;
; 17.781 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.384     ; 0.842      ;
; 17.781 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.384     ; 0.842      ;
; 17.781 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.384     ; 0.842      ;
; 17.781 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.384     ; 0.842      ;
; 17.781 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.384     ; 0.842      ;
; 17.781 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 20.000       ; -1.384     ; 0.842      ;
+--------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'CLOCK50'                                                                                                                                                         ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                                                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.720 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back_d                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.091     ; 0.713      ;
; 1.720 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_back                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.091     ; 0.713      ;
; 1.720 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.091     ; 0.713      ;
; 1.720 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_go                                       ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.091     ; 0.713      ;
; 1.720 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.091     ; 0.713      ;
; 1.720 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte                                    ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.091     ; 0.713      ;
; 1.720 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[3]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.091     ; 0.713      ;
; 1.720 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[2]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.091     ; 0.713      ;
; 1.720 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[1]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.091     ; 0.713      ;
; 1.720 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|ini_index[0]                                 ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.091     ; 0.713      ;
; 1.802 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.088     ; 0.798      ;
; 1.802 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.088     ; 0.798      ;
; 1.802 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.088     ; 0.798      ;
; 1.802 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.088     ; 0.798      ;
; 1.802 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                          ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.088     ; 0.798      ;
; 1.802 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.088     ; 0.798      ;
; 1.802 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.088     ; 0.798      ;
; 1.802 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.088     ; 0.798      ;
; 1.802 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.088     ; 0.798      ;
; 1.802 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.088     ; 0.798      ;
; 1.802 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.088     ; 0.798      ;
; 1.802 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.088     ; 0.798      ;
; 1.802 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.088     ; 0.798      ;
; 1.802 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.088     ; 0.798      ;
; 1.802 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                           ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.088     ; 0.798      ;
; 1.804 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.088     ; 0.800      ;
; 1.804 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.088     ; 0.800      ;
; 1.804 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.088     ; 0.800      ;
; 1.804 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                            ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.088     ; 0.800      ;
; 1.815 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|high_byte_d                                  ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.093     ; 0.806      ;
; 1.815 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.093     ; 0.806      ;
; 1.815 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.093     ; 0.806      ;
; 1.815 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.093     ; 0.806      ;
; 1.815 ; reset_delay:u_reset_delay|oRST_xhdl1 ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0] ; CLOCK50      ; CLOCK50     ; 0.000        ; -1.093     ; 0.806      ;
+-------+--------------------------------------+----------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK50'                                                                                                                                               ;
+-------+--------------+----------------+-----------------+---------+------------+------------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock   ; Clock Edge ; Target                                                                                                           ;
+-------+--------------+----------------+-----------------+---------+------------+------------------------------------------------------------------------------------------------------------------+
; 9.208 ; 9.438        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_address_reg0 ;
; 9.208 ; 9.438        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_we_reg       ;
; 9.209 ; 9.439        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_address_reg0 ;
; 9.210 ; 9.440        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 9.211 ; 9.441        ; 0.230          ; Low Pulse Width ; CLOCK50 ; Rise       ; ram_sub:u_ram_sub|altsyncram:altsyncram_component|altsyncram_i8o3:auto_generated|ram_block1a0~portb_datain_reg0  ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[0]                                                                  ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[1]                                                                  ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[2]                                                                  ;
; 9.231 ; 9.415        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status_d[3]                                                                  ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|clear_status                                                                       ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|direction                                                                          ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|high_byte                                                                          ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|high_byte_d                                                                        ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[0]                                                                       ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[1]                                                                       ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[2]                                                                       ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|ini_index[3]                                                                       ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[2]                                                                  ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[6]                                                                  ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[0]                                                                        ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[10]                                                                       ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[11]                                                                       ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[12]                                                                       ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[15]                                                                       ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[1]                                                                        ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[2]                                                                        ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[3]                                                                        ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[4]                                                                        ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[5]                                                                        ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[6]                                                                        ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[8]                                                                        ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|p2s_data[9]                                                                        ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_back                                                                          ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_back_d                                                                        ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[0]                                                                 ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[10]                                                                ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[11]                                                                ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[12]                                                                ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[13]                                                                ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[14]                                                                ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[1]                                                                 ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[2]                                                                 ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[3]                                                                 ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[4]                                                                 ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[5]                                                                 ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[6]                                                                 ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[7]                                                                 ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[8]                                                                 ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_idle_count[9]                                                                 ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|read_ready                                                                         ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[0]                                 ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[1]                                 ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[2]                                 ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[3]                                 ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[4]                                 ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[5]                                 ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[6]                                 ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|oS2P_DATA_xhdl2[7]                                 ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[0]                                       ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[1]                                       ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[2]                                       ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count[3]                                       ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_controller:u_spi_controller|spi_count_en                                       ;
; 9.232 ; 9.416        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|spi_go                                                                             ;
; 9.233 ; 9.417        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[0]                                                                  ;
; 9.233 ; 9.417        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[1]                                                                  ;
; 9.233 ; 9.417        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[3]                                                                  ;
; 9.233 ; 9.417        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[4]                                                                  ;
; 9.233 ; 9.417        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[5]                                                                  ;
; 9.233 ; 9.417        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|low_byte_dataY[7]                                                                  ;
; 9.233 ; 9.417        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[0]                                                                  ;
; 9.233 ; 9.417        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YH_xhdl2[1]                                                                  ;
; 9.233 ; 9.417        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[0]                                                                  ;
; 9.233 ; 9.417        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[1]                                                                  ;
; 9.233 ; 9.417        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[2]                                                                  ;
; 9.233 ; 9.417        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[3]                                                                  ;
; 9.233 ; 9.417        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[4]                                                                  ;
; 9.233 ; 9.417        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[5]                                                                  ;
; 9.233 ; 9.417        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[6]                                                                  ;
; 9.233 ; 9.417        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; spi_ee_config:u_spi_ee_config|oDATA_YL_xhdl1[7]                                                                  ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_rocket[0]                                                                                      ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_rocket[1]                                                                                      ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_rocket[2]                                                                                      ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_rocket[3]                                                                                      ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_rocket[4]                                                                                      ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_rocket[5]                                                                                      ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|current_rocket[6]                                                                                      ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_sub[0]                                                                                          ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_sub[1]                                                                                          ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_sub[2]                                                                                          ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_sub[3]                                                                                          ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_sub[4]                                                                                          ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_sub[5]                                                                                          ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_sub[6]                                                                                          ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_sub[7]                                                                                          ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_sub[8]                                                                                          ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|data_a_sub[9]                                                                                          ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|submarines[16]                                                                                         ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|submarines[17]                                                                                         ;
; 9.272 ; 9.456        ; 0.184          ; Low Pulse Width ; CLOCK50 ; Rise       ; vga:u_vga|submarines[21]                                                                                         ;
+-------+--------------+----------------+-----------------+---------+------------+------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_INT ; CLOCK50    ; 3.327 ; 4.052 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; 2.536 ; 3.334 ; Rise       ; CLOCK50         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; G_SENSOR_INT ; CLOCK50    ; -2.452 ; -3.181 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; -2.124 ; -2.913 ; Rise       ; CLOCK50         ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 2.838 ; 2.728 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 3.059 ; 3.410 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 4.144 ; 4.232 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 2.836 ; 2.781 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 2.838 ; 2.783 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 2.836 ; 2.781 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 2.840 ; 2.785 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 2.836 ; 2.781 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 2.720 ; 3.410 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 2.506 ; 2.402 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 2.403 ; 2.755 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 2.663 ; 2.702 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 2.787 ; 2.732 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 2.789 ; 2.734 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 2.787 ; 2.732 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 2.791 ; 2.736 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 2.788 ; 2.733 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 2.403 ; 3.088 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 3.203 ; 3.110 ; Rise       ; CLOCK50         ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 2.736 ; 2.643 ; Rise       ; CLOCK50         ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 3.155     ; 3.248     ; Rise       ; CLOCK50         ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; I2C_SDAT  ; CLOCK50    ; 2.798     ; 2.891     ; Rise       ; CLOCK50         ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 5.233 ; 0.151 ; 16.042   ; 1.720   ; 9.208               ;
;  CLOCK50         ; 5.233 ; 0.151 ; 16.042   ; 1.720   ; 9.208               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK50         ; 0.000 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_INT ; CLOCK50    ; 5.846 ; 6.311 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; 4.369 ; 4.925 ; Rise       ; CLOCK50         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; G_SENSOR_INT ; CLOCK50    ; -2.452 ; -3.181 ; Rise       ; CLOCK50         ;
; I2C_SDAT     ; CLOCK50    ; -2.124 ; -2.913 ; Rise       ; CLOCK50         ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 4.759 ; 4.697 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 5.293 ; 5.217 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 7.196 ; 7.255 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 4.763 ; 4.676 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 4.764 ; 4.677 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 4.763 ; 4.676 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 4.767 ; 4.680 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 4.763 ; 4.676 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 4.693 ; 4.947 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; G_SENSOR_CS_N ; CLOCK50    ; 2.506 ; 2.402 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 2.403 ; 2.755 ; Rise       ; CLOCK50         ;
; I2C_SDAT      ; CLOCK50    ; 2.663 ; 2.702 ; Rise       ; CLOCK50         ;
; out_blue      ; CLOCK50    ; 2.787 ; 2.732 ; Rise       ; CLOCK50         ;
; out_green     ; CLOCK50    ; 2.789 ; 2.734 ; Rise       ; CLOCK50         ;
; out_h_sync    ; CLOCK50    ; 2.787 ; 2.732 ; Rise       ; CLOCK50         ;
; out_red       ; CLOCK50    ; 2.791 ; 2.736 ; Rise       ; CLOCK50         ;
; out_v_sync    ; CLOCK50    ; 2.788 ; 2.733 ; Rise       ; CLOCK50         ;
; I2C_SCLK      ; CLOCK50    ; 2.403 ; 3.088 ; Fall       ; CLOCK50         ;
+---------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; I2C_SCLK      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; G_SENSOR_CS_N ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_red       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_green     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_blue      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_h_sync    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out_v_sync    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; I2C_SDAT      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; KEY[1]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; I2C_SDAT                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; CLOCK_50                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; G_SENSOR_INT            ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; KEY[0]                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; I2C_SCLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; G_SENSOR_CS_N ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.16 V              ; -0.11 V             ; 0.302 V                              ; 0.22 V                               ; 4.82e-10 s                  ; 4.27e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.16 V             ; -0.11 V            ; 0.302 V                             ; 0.22 V                              ; 4.82e-10 s                 ; 4.27e-10 s                 ; Yes                       ; No                        ;
; out_red       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; out_green     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; out_blue      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; out_h_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; out_v_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.24e-08 V                   ; 3.14 V              ; -0.115 V            ; 0.31 V                               ; 0.241 V                              ; 5.06e-10 s                  ; 4.37e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 2.24e-08 V                  ; 3.14 V             ; -0.115 V           ; 0.31 V                              ; 0.241 V                             ; 5.06e-10 s                 ; 4.37e-10 s                 ; No                        ; No                        ;
; I2C_SDAT      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.05e-09 V                   ; 3.21 V              ; -0.181 V            ; 0.16 V                               ; 0.253 V                              ; 2.77e-10 s                  ; 2.32e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.05e-09 V                  ; 3.21 V             ; -0.181 V           ; 0.16 V                              ; 0.253 V                             ; 2.77e-10 s                 ; 2.32e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.54e-08 V                   ; 3.14 V              ; -0.074 V            ; 0.343 V                              ; 0.194 V                              ; 7.35e-10 s                  ; 6.36e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.54e-08 V                  ; 3.14 V             ; -0.074 V           ; 0.343 V                             ; 0.194 V                             ; 7.35e-10 s                 ; 6.36e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; I2C_SCLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; G_SENSOR_CS_N ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.13 V              ; -0.0781 V           ; 0.202 V                              ; 0.359 V                              ; 6.54e-10 s                  ; 5e-10 s                     ; No                         ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.13 V             ; -0.0781 V          ; 0.202 V                             ; 0.359 V                             ; 6.54e-10 s                 ; 5e-10 s                    ; No                        ; No                        ;
; out_red       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; out_green     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; out_blue      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; out_h_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; out_v_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.99e-06 V                   ; 3.11 V              ; -0.0717 V           ; 0.209 V                              ; 0.168 V                              ; 6.66e-10 s                  ; 6.19e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.99e-06 V                  ; 3.11 V             ; -0.0717 V          ; 0.209 V                             ; 0.168 V                             ; 6.66e-10 s                 ; 6.19e-10 s                 ; Yes                       ; No                        ;
; I2C_SDAT      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.123 V            ; 0.134 V                              ; 0.323 V                              ; 3.02e-10 s                  ; 2.85e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.123 V           ; 0.134 V                             ; 0.323 V                             ; 3.02e-10 s                 ; 2.85e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2e-06 V                      ; 3.12 V              ; -0.0547 V           ; 0.276 V                              ; 0.181 V                              ; 9.17e-10 s                  ; 8.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2e-06 V                     ; 3.12 V             ; -0.0547 V          ; 0.276 V                             ; 0.181 V                             ; 9.17e-10 s                 ; 8.31e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; I2C_SCLK      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; G_SENSOR_CS_N ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; out_red       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; out_green     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; out_blue      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; out_h_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; out_v_sync    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; I2C_SDAT      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK50    ; CLOCK50  ; 37569    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK50    ; CLOCK50  ; 37569    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK50    ; CLOCK50  ; 34       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK50    ; CLOCK50  ; 34       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 1     ; 1    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 32    ; 32   ;
; Unconstrained Output Ports      ; 3     ; 3    ;
; Unconstrained Output Port Paths ; 21    ; 21   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 14.1.0 Build 186 12/03/2014 SJ Web Edition
    Info: Processing started: Tue Apr 21 13:21:39 2015
Info: Command: quartus_sta GSensor -c GSensor
Info: qsta_default_script.tcl version: #3
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'GSensor.out.sdc'
Warning (332060): Node: vga:u_vga|v_sync was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register vga:u_vga|sign_g_y is being clocked by vga:u_vga|v_sync
Warning (332070): Port "out_blue" relative to the rising edge of clock "CLOCK50" does not specify a min-fall output delay
Warning (332070): Port "out_blue" relative to the rising edge of clock "CLOCK50" does not specify a min-rise output delay
Warning (332070): Port "out_green" relative to the rising edge of clock "CLOCK50" does not specify a min-fall output delay
Warning (332070): Port "out_green" relative to the rising edge of clock "CLOCK50" does not specify a min-rise output delay
Warning (332070): Port "out_h_sync" relative to the rising edge of clock "CLOCK50" does not specify a min-fall output delay
Warning (332070): Port "out_h_sync" relative to the rising edge of clock "CLOCK50" does not specify a min-rise output delay
Warning (332070): Port "out_red" relative to the rising edge of clock "CLOCK50" does not specify a min-fall output delay
Warning (332070): Port "out_red" relative to the rising edge of clock "CLOCK50" does not specify a min-rise output delay
Warning (332070): Port "out_v_sync" relative to the rising edge of clock "CLOCK50" does not specify a min-fall output delay
Warning (332070): Port "out_v_sync" relative to the rising edge of clock "CLOCK50" does not specify a min-rise output delay
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From CLOCK50 (Rise) to CLOCK50 (Rise) (setup and hold)
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 5.233
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.233               0.000 CLOCK50 
Info (332146): Worst-case hold slack is 0.304
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.304               0.000 CLOCK50 
Info (332146): Worst-case recovery slack is 16.042
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    16.042               0.000 CLOCK50 
Info (332146): Worst-case removal slack is 3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.000               0.000 CLOCK50 
Info (332146): Worst-case minimum pulse width slack is 9.486
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.486               0.000 CLOCK50 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: vga:u_vga|v_sync was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register vga:u_vga|sign_g_y is being clocked by vga:u_vga|v_sync
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From CLOCK50 (Rise) to CLOCK50 (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 5.742
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.742               0.000 CLOCK50 
Info (332146): Worst-case hold slack is 0.297
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.297               0.000 CLOCK50 
Info (332146): Worst-case recovery slack is 16.522
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    16.522               0.000 CLOCK50 
Info (332146): Worst-case removal slack is 2.658
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.658               0.000 CLOCK50 
Info (332146): Worst-case minimum pulse width slack is 9.489
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.489               0.000 CLOCK50 
Info: Analyzing Fast 1200mV 0C Model
Warning (332060): Node: vga:u_vga|v_sync was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register vga:u_vga|sign_g_y is being clocked by vga:u_vga|v_sync
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: u_spipll|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From CLOCK50 (Rise) to CLOCK50 (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 7.160
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     7.160               0.000 CLOCK50 
Info (332146): Worst-case hold slack is 0.151
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.151               0.000 CLOCK50 
Info (332146): Worst-case recovery slack is 17.679
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    17.679               0.000 CLOCK50 
Info (332146): Worst-case removal slack is 1.720
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.720               0.000 CLOCK50 
Info (332146): Worst-case minimum pulse width slack is 9.208
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.208               0.000 CLOCK50 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 28 warnings
    Info: Peak virtual memory: 676 megabytes
    Info: Processing ended: Tue Apr 21 13:21:42 2015
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


