第7章、逻辑门
=======

标签： 计算机是怎样运行的

* * *

单输入逻辑门
------

### 反相器

上一章我们说过，nMOS管和pMOS管相当于两个互补的开关，我们可以使用一个pMOS管`T₁`，一个nMOS管`T₂`来代替之前使用的继电器来搭建一个`反相器`：

![image_1eplb32ebfehedu6okajr1qic6f.png-9.9kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/f3d3b1194f9b4546a51bd474c6d4f985~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=360&h=343&s=10129&e=png&b=ffffff)

我们分析一下它的工作过程：

*   当输入电压`Vin`是低电压时，`T1`导通，`T2`截止，从而使输出电压`Vout`与`V电源`相同。
    
    也就是说这个设备使信号从`逻辑0`变为了`逻辑1`。
    
*   当输入电压`Vin`是高电压时，`T1`截止，`T2`导通，从而使输出电压`Vout`与接地电压相同，也就是`0V`。
    
    也就是说这个设备使信号从`逻辑1`变为了`逻辑0`。
    

可以看到，使用pMOS管和nMOS管作为电控开关，可以很顺利的替代继电器来制作一个`反相器`。采用如上图所示的CMOS电路搭建的`反相器`的传输延迟时间非常小，小到了纳秒，甚至皮秒级别。

在使用继电器作为电控开关时，当输入电压为高电压时，继电器的线圈中会通过电流，也就意味着会产生功耗，而CMOS电路不论输入电压是高电压还是低电压，都不会产生功耗，所以更省电（CMOS电路在切换输入信号的瞬间会有一些功耗，不过我们这里就忽略不计，不展开讨论了哈）。

> 小贴士：  
>   
> 可能大家对纳秒和皮秒没有什么直观的概念，我们有必要看一下秒（s）、毫秒（ms）、微秒（μs）、纳秒（ns）、皮秒（ps）这些时间单位之间的换算关系：  
>   
> 1s=1000ms=1000000μs=1000000000ns=1000000000000ps

`反相器`（inverter）是用于改变信号的，它有一个别名，称为`非门`（NOT gate）

> 小贴士：  
>   
> 门有开和关两种状态，我们可以把输出信号为逻辑0当作门关了，把输出信号为逻辑1当作门开了，用门的状态来比喻信号的状态也是比较贴切的。

为了简便起见，我们之后就可以使用下边这个符号来代表反相器了：

![image_1epl559gf1ja01ug31fhe1lnp1rtt1j.png-20.3kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/3a1b711552e74415b325986b120bfed2~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=945&h=248&s=20796&e=png&b=ffffff)

有没有瞬间感觉到世界变得简单～ 我们之后在提到`反相器`或者`非门`的时候都直接用这个符号表示，就不关心它到底是使用继电器实现的，还是晶体管实现的。我们再把反相器的真值表强调一下：

A

Y

0

1

1

0

它的输入有2种可能，我们使用这个新符号来画一下这两种情况：

![image_1epl56a891fin1kde9sfkp13ru20.png-18.2kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/81cb0390d3224fab926f1f5040c551fc~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=828&h=371&s=18662&e=png&b=ffffff)

### 传输门

电压信号可以沿着导线向远方传播，如下图所示，A点的电压信号可以沿着导线传到Y点：

![image_1epl9i51o13hdtr717qu15dbfai41.png-5.5kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/a21141593fbf4a4d922193291311d7e4~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=644&h=160&s=5672&e=png&b=ffffff)

如果我们把A点和Y点之间的导线断开，如下图所示：

![image_1epl9mde71m8i143kivtgn117g44r.png-5.2kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/e943146b92c04a038352a853808309f1~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=594&h=143&s=5366&e=png&b=ffffff)

那么此时Y点的电压信号就与A点的电压信号没有关系了，我们说Y点的信号进入了高阻态。

如果我们想调节Y点的信号与A点的信号相同，或者Y点的信号进入高阻态，那可以在A点和Y点之间加一个开关，如下图所示：

![image_1epl9s97rk3h155g6e11vulu8858.png-7.6kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/5203b2e81f3d4258ad1cb67770202606~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=539&h=179&s=7740&e=png&b=ffffff)

那么：

*   当开关闭合时，Y点的信号就与A点的信号相同。
*   当开关断开时，Y点的信号进入高阻态。

我们也可以把上图中的手动开关替换成由MOS管构成的电控开关：

*   使用nMOS管来替代手动开关，如下图所示：
    
    ![image_1epla1knevnojc1kru1dd4p8l5l.png-7.8kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/11d7da2953b8490383e0ae6cf301df99~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=394&h=271&s=7993&e=png&b=ffffff)
    
    当E点的电压为高电压时，nMOS管导通，那么A点的信号可以传输到Y点；当E点的电压为低电压时，nMOS管截止，那么A点的信号无法传输到Y点，Y点的信号处于高阻态。更形象的表达如下图所示：
    
    ![image_1epl7i7ar1jb71bfo1i8i10cntl02q.png-17.9kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/17fc361ff958435ca67aa51d1a0604ac~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=567&h=452&s=18369&e=png&b=ffffff)
    
*   使用pMOS管来替代手动开关，如下图所示：
    
    ![image_1epla35u28hc1pfiief1ll21o2o62.png-8.2kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/261c35b3a739446e938f999fff1906f5~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=362&h=272&s=8386&e=png&b=ffffff)
    
    当E点的电压为低电压时，那么A点的信号可以传输到Y点；当E点的电压为高电压时，pMOS管截止，那么A点的信号无法传输到Y点，Y点的信号处于高阻态。更形象的表达如下图所示：
    
    ![image_1epl7opmn8rr1qp31qppbssndu3k.png-16.6kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/fc3e94957d314c65ba8c328ac9a2c418~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=615&h=410&s=17047&e=png&b=ffffff)
    

使用单个MOS管作为电控开关看起来没什么问题，我们只需要控制E点的电压，就可以很容易的做到控制A点的电压信号能否传播到Y点。

不过很遗憾，MOS管只是近似地被看成一个电控开关，出于物理上的原因，nMOS管其实只适合传递低电压信号，使用它传递高电压信号会有一定程度的损失（这里的“损失”指输出电压稍低于V电源）；而pMOS管其实只适合传递高电压信号，使用它传递低电压信号会有一定程度的损失（这里的“损失”指输出电压稍高于0V）。也就是nMOS管其实适合传输强0弱1，pMOS管适合传输强1弱0。

> 小贴士：  
>   
> 要讲清楚为什么nMOS管适合传输强0弱1，pMOS管适合传输强1弱0需要涉及很多物理和电路知识，本书作为入门书籍，并不准备展开唠叨，之后有机会的话可以在集成电路的书籍中跟大家唠叨一下哈。大家现在只需要知道我们通常只使用nMOS管传递低电压信号，pMOS管传递高电压信号即可。

如果我们想让晶体管组成的开关既能传输强0，也能传输强1该咋办？其实将一个nMOS管和一个pMOS管并联起来就可以解决这个问题，如下图所示：

![image_1f75jmgeggu9vm810o411kp1ju89.png-13kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/e00eedba24b74e3493d17891eee472a2~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=497&h=410&s=13266&e=png&b=ffffff)

图中的E‾\\overline{\\text{E}}E点的信号是E点的信号通过反相器产生的，那么：

*   当E点的信号是逻辑0时，E‾\\overline{\\text{E}}E点的信号肯定是逻辑1。那么此时图中的pMOS管和nMOS管都处于截止状态，Y点的电压处于高阻态。
    
*   当E点的信号是逻辑1时，E‾\\overline{\\text{E}}E点的信号肯定是逻辑0，此时pMOS管和nMOS管均处于导通状态。那么：
    
    *   当A点的信号为逻辑0时，信号可以通过nMOS管传递到Y点而没有损失。
    *   当A点的信号为逻辑1时，信号可以通过pMOS管传递到Y点而没有损失。

上述的这个设备称为传输门（transmission gate），我们通过控制E点的电压，从而间接控制电压信号能否从A点传输到Y点。由于E点和E‾\\overline{\\text{E}}E点的电压信号肯定是相反的，我们在画图的时候有时候也会省略掉图中的反相器，如下图所示：

![image_1eplv8pv119dgsse1a4pps81mmi8t.png-9.6kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/b4f1274ec1b64920afb5916ad055f241~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=379&h=333&s=9813&e=png&b=ffffff)

当然，上边的图还是有点儿复杂，我们再画一下传输门的简化示意图：

![image_1eplvgh9sgflt0p1in2nrq16hs9.png-13.1kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/a281daf084d349589f4e6b5b37b4cae7~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=446&h=389&s=13403&e=png&b=ffffff)

两输入逻辑门
------

`反相器`和`传输门`都是只接受一个输入信号，产生一个输出信号的信号处理设备，它们也可以被称为`单输入逻辑门`。如果一个信号处理设备能接受多个输入信号，按照一定规则去产生一个输出信号的话，事情就变得更有意思了一些，如下图所示：

![image_1epptrgpg163a19j76ku1kdb9pqm.png-31.4kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/c158efb866c64f25bced985ef8b30fc4~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=786&h=437&s=32164&e=png&b=ffffff)

上图中的信号处理设备接受n个输入信号，产生1个输出信号，每次都画n条线会比较麻烦，我们可以按照下图的方式简化一下：

![image_1epq8pigsqcb12d21koi2g7sok13.png-23.3kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/6ea850da517549debddd63c49a4985ca~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=738&h=427&s=23831&e=png&b=ffffff)

我们使用较细的线代表单个信号，使用较粗的线代表多个信号，并且在线上边花了一个斜杠，并标注了字母`n`，表示该线代表n个信号。这种接受多个输入信号，产生一个输出信号的信号处理设备也可以被称作`多输入逻辑门`。

### 多个MOS管组合为开关网络

要处理多个输入信号，就需要使用更多的`MOS管`了，我们先看看把两个`MOS管`组合起来，然后每个`MOS管`的`G`端都加一个输入信号之后会发生什么事：

*   如果我们把两个`nMOS管`串联起来，就像这样：
    
    ![image_1du6u62g1bnm18ki6gl7u0atd4b.png-12.4kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/b638b7c693f44ab1955f92b25c4a9c7b~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=337&h=327&s=12658&e=png&b=ffffff)
    
    如图所示，`T1`和`T2`均为`nMOS管`，它们是以串联的方式连接的。输入信号A作用于`T1`管的`G`端，输入信号B作用于`T2`管的`G`端。
    
    前边说过，我们只是简单的将`MOS管`看作为一个电控开关（虽然单个的MOS管是一个非理想开关），由中学的物理知识我们可以知道，对于`T1`和`T2`这两个串联的电控开关来说，只有当它们都导通的时候，信号才可以在`D`端和`S`端之间传递，否则只要有1个电控开关截止，那么信号就不可以在`D`端和`S`端之间传递。
    
    我们其实可以把串联起来的两个`nMOS管`当作一个整体，也就是一个更大号的开关，我们可以称其为`由两个nMOS管串联而成的开关网络`。当两个小的`nMOS管`都导通时，由两个nMOS管串联而成的开关网络才算是导通，否则只要有1个`nMOS管`截止，那么这个开关网络就算是截止。
    
    很显然，对于这个由两个`nMOS管`串联起来的开关网络来说，只有输入信号A和B同时为高电压，或者说逻辑1的时候，这个开关网络才算是导通，只要有一个输入信号为低电压，或者说逻辑0的时候，这个开关网络就算是截止。
    
*   如果我们把两个`nMOS管`并联起来，就像这样：
    
    ![image_1du71nsppkvg1ok9aj311mtr4u5l.png-12.1kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/5116ed71ad3f4decba019c5d8c0510c7~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=317&h=274&s=12401&e=png&b=fefefe)
    
    这两个并联起来的`nMOS管`也组成了一个开关网络（相当于一个大号的开关），由中学物理的知识我们可以知道，只有输入信号A和B同时为低电压，或者说逻辑0的时候，这个由两个nMOS管并联的开关网络才算是截止，只要有一个输入信号为高电压，或者说逻辑1的时候，这个开关网络就算是导通。
    
*   如果我们把两个`pMOS管`串联起来，就像这样：
    
    ![image_1du71v1ncd4e166e2np1to7m3k62.png-12.9kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/be63625042444027a4a7f349be1de872~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=327&h=324&s=13203&e=png&b=fefefe)
    
    同理，这两个串联起来的`pMOS管`也组成了一个开关网络（相当于一个大号的开关），那么只有输入信号A和B同时为低电压，或者说逻辑0的时候，这个由两个pMOS管串联的开关网络才算是导通，只要有一个输入信号为高电压，或者说逻辑1的时候，这个开关网络就算是截止。
    
*   如果我们把两个`pMOS管`并联起来，就像这样：
    
    ![image_1du72243q1ti01hb6g001v5sm6g6f.png-13kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/66f37369299a41ec8df4dc618ce8eeb7~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=333&h=284&s=13270&e=png&b=fefefe)
    
    同理，这两个并联起来的`pMOS管`也组成了一个开关网络（相当于一个大号的开关），那么只有输入信号A和B同时为高电压，或者说逻辑1的时候，这个由两个pMOS管并联的开关网络才算是截止，只要有一个输入信号为低电压，或者说逻辑0的时候，这个开关网络就算是导通。
    
*   将`nMOS管`和`pMOS管`混合起来作为一个开关网络
    
    一般情况下我们不这么干，因为前边已经说过了，`nMOS管`适合传输逻辑0，`pMOS管`适合传输逻辑1，所以由多个`nMOS管`组合而成的开关网络也只是用来传输逻辑0，由多个`pMOS管`组合而成的开关网络也只是用来传输逻辑1。如果把它们混合起来的话，在某些输入下可能导致信号质量降低。比方说我们把一个`nMOS管`和`pMOS管`串联起来，就像这样：
    
    ![image_1du72vn4e5pgdai18ga1cb4vq7s.png-9.6kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/fa2363c80dcb4594bb3ccd68c4b27a90~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=259&h=271&s=9829&e=png&b=fefefe)
    
    如图所示，`T1`是`pMOS`管，`T2`是`nMOS`管，如果它们串联之后作为一个开关网络的话，当输入信号A为逻辑0，输入信号B为逻辑1时，这个开关网络就导通了，这个导通的开关网络是用来在D端和S端传递逻辑0信号合适呢，还是传递逻辑1信号合适呢？很显然都不合适，都会有损失～
    

在了解了由多个MOS管组成的开关网络之后，我们再回过头看这个图：

![image_1epq92njk1lf52prc1j1ao11jdf1p.png-23.3kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/cd76812d2b2545a1b1ee4823ed4b4f2c~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=738&h=430&s=23889&e=png&b=ffffff)

我们知道，由pMOS管组成的开关网络适用于传递高电压信号，由nMOS管组成的开关网络适用于传递低电压信号。每个开关网络都可以被当作一个大号开关，由输入信号决定这些大号开关是导通还是截止。那我们可以把由pMOS管组成的开关网络和nMOS管组成的开关网络按照下图所示的形式连接起来：

![image_1epqanhbsjaq1pvte3b1fuc11sq9.png-19.3kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/17216be2e7284cc4bdbb357ae24a1770~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=570&h=509&s=19749&e=png&b=ffffff)

如图所示，我们把由pMOS管组成的开关网络称为`上拉网络`（英文名：`pull-up network`），上拉网络是为了传递逻辑1；把由nMOS管组成的开关网络称为`下拉网络`（英文名：`pull-down network`），下拉网络是为了传递逻辑0。那么：

*   当上拉网络导通，下拉网络截止时，输出信号就是逻辑1。
    
*   当下拉网络导通，上拉网络截止时，输出信号就是逻辑0。
    

不过此时我们不能允许上拉网络和下拉网络同时截止，否则的话输入信号和输出信号就没有关系了，此时电路的输出信号进入高阻态。我们也不能将上拉网络和下拉网络同时导通，否则的话意味着从电源正极到电源负极有一条导通的路径，将有电流流过，上拉网络和下拉网络的两端都将有分压（需要再强调一遍，MOS管并不是理想开关，在导通时也是有一定电阻的），输出信号线上的电压取决于上拉网络的电阻和下拉网络的电阻的阻值是多少，反正不是电源正极的电压或者电源负极的电压，我们可以把这种情况下的输出信号看作是不确定的信号。

我们画个表格来总结一下上拉网络和下拉网络导通和截止情况下的输出信号都是什么：

上拉网络截止

上拉网络导通

下拉网络截止

高阻态

逻辑1

下拉网络导通

逻辑0

不确定

### 与非门和或非门

下边我们就来看一下当上拉网络和下拉网络中都只包含2个`MOS管`的时候会发生什么事情。

*   上拉网络中的两个`pMOS管`串联，下拉网络中的两个`nMOS管`也串联：
    
    ![image_1epqfuj1msp016j5ms0urq10so13.png-15.2kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/efe81aeb032f497c84ed395348d855ba~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=449&h=471&s=15527&e=png&b=ffffff)
    
    如图所示，我们将两个输入信号分别称为`A`和`B`，把输出信号称为`Y`。为简便起见，后续我们可以把“输入信号A为逻辑0”这句话简写为A=0，把“输入信号A为逻辑1“简写为A=1，输入信号B的简写也类似。那么：
    
    *   当A=0，B=0时，`T1`和`T2`导通，也就是上拉网络导通；`T3`和`T4`截止，也就是下拉网络截止，则输出信号Y为逻辑1。
        
    *   当A=0，B=1时，`T1`导通，`T2`截止，因为`T1`和`T2`是串联的，所以整个上拉网络截止；`T3`截止，`T4`导通，因为`T3`和`T4`是串联的，所以整个下拉网络截止。此时输出信号Y进入高阻态。
        
    *   当A=1，B=0时，`T1`截止，`T2`导通，所以整个上拉网络截止；`T3`导通，`T4`截止，所以整个下拉网络截止。此时输出信号Y进入高阻态。
        
    *   当A=1，B=1时，`T1`和`T2`截止，也就是上拉网络截止；`T3`和`T4`导通，也就是下拉网络导通，则输出信号Y为逻辑0。
        
    
    可以看到，当`A=0，B=1`或者`A=1，B=0`时，输出信号Y会进入高阻态，也就是说在这两种情况下我们无法确定输出信号Y是啥，这并不是我们期望看到的。
    
*   上拉网络中的两个`pMOS管`并联，下拉网络中的两个`nMOS管`也并联：
    
    ![image_1epqg92brbv01rtt16f1r761tkj1t.png-16.6kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/162bfa4bc4f74aa39e174394f7a91a1e~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=577&h=435&s=17027&e=png&b=ffffff)
    
    很容易我们也可以分析出，当`A=0，B=1`或者`A=1，B=0`时，上拉网络和下拉网络将同时导通，那么Y点的电压并不是电源正极的电压，也不是电源负极的电压，这也是我们不想看到的。
    
*   上拉网络中的两个`pMOS管`并联，下拉网络中的两个`nMOS管`串联：
    
    ![image_1epqgbr3n109f17ca1lq4gkf1rla2a.png-17.4kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/8fc1a2d3da1e4791a1ba961d4f8755e8~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=592&h=508&s=17830&e=png&b=ffffff)
    
    我们分析一下各种输入情况：
    
    *   当A=0，B=0时，`T1`和`T2`导通，也就是上拉网络导通；`T3`和`T4`截止，也就是下拉网络截止，则输出信号Y为逻辑1。
        
    *   当A=0，B=1时，`T1`导通，`T2`截止，因为`T1`和`T2`是并联的，所以整个上拉网络导通；`T3`截止，`T4`导通，因为`T3`和`T4`是串联的，所以整个下拉网络截止。此时输出信号Y也为逻辑1。
        
    *   当A=1，B=0时，`T1`截止，`T2`导通，所以整个上拉网络导通；`T3`导通，`T4`截止，所以整个下拉网络截止。此时输出信号Y也为逻辑1。
        
    *   当A=1，B=1时，`T1`和`T2`截止，也就是上拉网络截止；`T3`和`T4`导通，也就是下拉网络导通，则输出信号Y为逻辑0。
        
    
    当然，上边的分情况讨论太过啰嗦，我们把上述电路中的输入和输出情况的真值表画一下：
    
    A
    
    B
    
    Y
    
    0
    
    0
    
    1
    
    0
    
    1
    
    1
    
    1
    
    0
    
    1
    
    1
    
    1
    
    0
    
    综上所述，我们画的这个电路在两个输入信号均为逻辑1的时候，输出信号才为逻辑0，否则输出信号为逻辑1。我们就把产生这样输入输出效果的电子设备称之为一个`与非门`（NAND gate）。为了在电路图上画起来方便，有的科学家大叔特意设计了下边这个符号来代替我们上边方框里的那个电路图：
    
    ![image_1epqigl0tjk31l2gbvp1rb6ebk3k.png-18kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/b79df5c7ece0414f8add4e4e185dd5c2~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=700&h=287&s=18382&e=png&b=ffffff)
    
*   上拉网络中的两个`pMOS管`串联，下拉网络中的两个`nMOS管`并联：
    
    ![image_1epqgj2daut484s4rq1gr4166137.png-15.7kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/0f4e23527105419c8c9b3f6ca405d0cc~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=573&h=406&s=16027&e=png&b=ffffff)
    
    大家可以按照前边的步骤自行分析一下在各种输入的情况下输出都是什么，为节省篇幅我们这里就不分析了，直接把上边电路对应的真值表画出来就好：
    
    A
    
    B
    
    Y
    
    0
    
    0
    
    1
    
    0
    
    1
    
    0
    
    1
    
    0
    
    0
    
    1
    
    1
    
    0
    
    从上边的真值表我们可以看出来，我们画的这个电路在两个输入信号均为逻辑0的时候，输出信号才为逻辑1，否则输出信号为逻辑0。我们就把产生这样输入输出效果的电子设备称之为一个`或非门`（NOR gate）。为了在电路图上画起来方便，有的科学家大叔特意设计了下边这个符号来代替我们上边方框里的那个电路图：
    
    ![image_1epqiju0h1f59185rpi01oh51b3k41.png-18.8kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/fb88e9ce98324bf0bb4c9cbdddb7b3f5~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=709&h=251&s=19280&e=png&b=ffffff)
    

### 其他的一些两输入逻辑门

从上边的叙述中我们知道，`与非门`和`或非门`都起到了将两个输入信号合并为一个输出信号的作用，只不过它们的合并方式不同。也就是对于某些情况的输入信号来说，`与非门`和`或非门`的输出信号是不同的，比方说在`A=0, B=1`和`A=1, B=0`的情况下，`与非门`的输出信号是逻辑1，或非门的输出信号是逻辑0。

对于将两个输入信号（假设分别是A和B）合并为一个输出信号的电路，总共有4种输入情况：

*   输入情况一：A=0, B=0
*   输入情况二：A=0, B=1
*   输入情况三：A=1, B=0
*   输入情况四：A=1, B=1

每种输入情况产生的输出信号又有2种可能，所以其实理论上可以有`2⁴`，也就是16种输出情况。我们画个表来展示一下：

![image_1duc08aod1f741tce12nq17b8e7cde.png-98.3kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/13770b1fca0a413596b6e46647488b75~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=1162&h=522&s=100646&e=png&b=fefefe)

我们特意把输出情况中的`情况9`和`情况15`的背景加粗了，因为这两种输出情况正好对应着我们前边唠叨过的`或非门`和`与非门`。其实除了或非门和与非门这两种两输入逻辑门，针对上表中的每一种输出情况，我们都可以设计一个两输入逻辑门来支持这样的输出。我们紧接着掌握另外几个常见的两输入逻辑门：

*   与门（AND gate）
    
    当输入信号A和输入信号B经过某个电子设备后产生的输出信号满足如下所示的真值表时，我们就把那个对应的电子设备称为一个`与门`：
    
    A
    
    B
    
    Y
    
    0
    
    0
    
    0
    
    0
    
    1
    
    0
    
    1
    
    0
    
    0
    
    1
    
    1
    
    1
    
    很显然对于给定的输入信号来说，`与门`的输出信号正好和`与非门`相反，其实我们只要在`与非门`后边加上一个`反相器`就可以实现一个`与门`：
    
    ![image_1epqsrrshgjre5i6m61d5c1tti4e.png-7.2kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/483a36411b65410fb798464426366880~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=640&h=148&s=7356&e=png&b=ffffff)
    
    我们上边使用`CMOS电路`设计的`与非门`用了4个`MOS管`，非门用了2个`MOS管`，所以设计的这个与门就需要使用6个`MOS管`。`与门`还是很常用的，它是有它特有的电路符号的，如图所示：
    
    ![image_1epqt9tlh1quuuq2gq011r91tst58.png-8.5kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/6eae9598d4094a9bbb5108de900f251c~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=465&h=188&s=8726&e=png&b=ffffff)
    
    为了引起大家的注意，我们这里特别强调一下`与门`的两个特性（这两个特性很重要，需要背住的那种）：
    
    1.  当我们确定了与门的某一个输入信号为逻辑0时，输出信号必定为逻辑0（也就是不用关心另一个输入信号是什么）。
        
        比方说我们确定了`A=0`，那么不论B是什么，都有`Y=0`。
        
    2.  当我们确定了与门的某一个输入信号为逻辑1时，输出信号就和另一个输入信号相同。
        
        比方说我们确定了`A=1`，那么当`B=0`时，`Y=0`；当`B=1`时，`Y=1`。
        
*   或门（OR gate）
    
    当输入信号A和输入信号B经过某个电子设备后产生的输出信号满足如下所示的真值表时，我们就把那个对应的电子设备称为一个`或门`：
    
    A
    
    B
    
    Y
    
    0
    
    0
    
    0
    
    0
    
    1
    
    1
    
    1
    
    0
    
    1
    
    1
    
    1
    
    1
    
    很显然对于给定的输入信号来说，`或门`的输出信号正好和`或非门`相反，其实我们只要在`或非门`后边加上一个`反相器`就可以实现一个`或门`：
    
    ![image_1epqthmprdpk8o61hinoumo65l.png-8kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/c5849695261e47b5906fb83a5ed4ac76~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=603&h=133&s=8190&e=png&b=ffffff)
    
    当然，我们刚设计的这个`或门`也需要使用6个`MOS管`。`或门`也是很常用的，它的电路符号如下：
    
    ![image_1epqtvmgp18b61dea1it01dpgl8i62.png-9.4kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/8d51e2aee10447159e9e0c43d12027ed~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=463&h=163&s=9652&e=png&b=fefefe)
    
    为了引起大家的注意，我们这里特别强调一下`或门`的两个特性：
    
    1.  当我们确定了或门的某一个输入信号为逻辑1时，输出信号必定为逻辑1（也就是不用关心另一个输入信号是什么）。
        
        比方说我们确定了`A=1`，那么不论B是什么，都有`Y=1`。
        
    2.  当我们确定了或门的某一个输入信号为逻辑0时，输出信号就和另一个输入信号相同。
        
        比方说我们确定了`A=0`，那么当`B=0`时，`Y=0`；当`B=1`时，`Y=1`。
        
*   异或门（XOR gate）
    
    当输入信号A和输入信号B经过某个电子设备后产生的输出信号满足如下所示的真值表时，我们就把那个对应的电子设备称为一个`异或门`：
    
    A
    
    B
    
    Y
    
    0
    
    0
    
    0
    
    0
    
    1
    
    1
    
    1
    
    0
    
    1
    
    1
    
    1
    
    0
    
    `异或门`的电路符号如下所示：
    
    ![image_1epqu36hd1i8hqkjd3qj1c1kan6f.png-10.4kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/3ed8fb1ff5e74ebebadff6e4098db53a~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=524&h=175&s=10659&e=png&b=ffffff)
    
    从真值表中我们可以看出来，异或门有一个突出特点就是：当两个输入信号相同时，输出信号为逻辑0，当两个输出信号不同时，输出信号为逻辑1。
    
    > 小贴士：  
    >   
    > 请牢牢记住异或门的这个特点，后边我们有大用场。
    
    下边该唠叨一下如何实现这个`异或门`了，不过我们并不打算用最基础的`MOS管`去实现它，而是直接使用我们已经掌握的这些常用逻辑门去实现它。我们重新审视一下`异或门`的真值表，发现只有当`A=0, B=1`和`A=1, B=0`这两种输入情况下才会让`Y=1`，那么就可以按着下边的思路去实现这个`异或门`：
    
    *   先做一个只有在`A=0, B=1`时输出信号才为逻辑1的设备，可以称之为`设备1`。
        
        就我们目前学过的两输入逻辑门中，哪种逻辑门只有在一种输入情况下输出信号才为逻辑1，其他3种输入情况下输出都为逻辑0呢？很显然`与门`和`或非门`满足这种要求，我们以与门为例来制作`设备1`。
        
        不过`与门`只有在两个输入信号都为逻辑1的情况下，输出信号才为逻辑1，我们这里要求只有在`A=0, B=1`时输出信号才为逻辑1，该咋办？简单！在输入信号A后边紧接着附加一个反相器就解决了，如图所示：
        
        ![image_1epso6oqkocbbnb11efr28mtv79.png-9.8kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/506711a4c0b445b4840312800a19cb2b~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=542&h=180&s=10059&e=png&b=ffffff)
        
    *   再做一个只有在`A=1, B=0`时输出信号才为逻辑1的设备，可以称之为`设备2`。
        
        和制作`设备1`的情况类似，只要我们在输入信号B后边紧接着附加一个反相器就好了，如图所示：
        
        ![image_1epso8fcf1vdc15575fq1tihia77m.png-9.8kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/a577faa640e448ee93bf9628bb231d38~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=534&h=180&s=10030&e=png&b=ffffff)
        
    *   那么只要`设备1`和`设备2`中有一个设备的输出信号为逻辑1，那么整个电路的输出信号就为逻辑1。
        
        两个输入信号只要一个为逻辑1，那么输出信号就是逻辑1的逻辑门是个啥？当然是`或门`，我们把`设备1`和`设备2`的输出信号作为一个`或门`的输入信号就满足了要求，就像这样：
        
        ![image_1epson3a9b1h68115vlnu1ud883.png-33.3kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/abcc9481f00b48539e500206ca2e726d~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=865&h=441&s=34118&e=png&b=ffffff)
        
        如图所示：
        
        *   当`A=0, B=1`时，`设备1`输出逻辑1，那么整个电路就输出逻辑1；
        *   当`A=1, B=0`时，`设备2`输出逻辑1，那么整个电路也输出逻辑1；
        *   当`A=0, B=0`和`A=1, B=1`时，设备1和设备2都输出逻辑0，整个电路最终也都输出逻辑0
        
        上图种的电路完美的符合了`异或门`的需求！
        
    
    问题解决！`异或门`被我们使用现有的两输入逻辑门给拼出来了哈哈～ 当然，实现`异或门`的方式不止是这一种，比如下边的电路图也是`异或门`的一种实现（大家可以数数两种实现都分别需要多少个MOS管）：
    
    ![image_1epspdgsbi7312ulpsi1md11r0p8g.png-17kB](https://p3-juejin.byteimg.com/tos-cn-i-k3u1fbpfcp/34a38f6764124b6da4a92212a8c9411e~tplv-k3u1fbpfcp-jj-mark:1600:0:0:0:q75.image#?w=767&h=302&s=17456&e=png&b=ffffff)
    
    当然，还有其他的一些实现方式，甚至可以直接使用MOS管，而不是逻辑门来设计异或门，我们就不一一唠叨了。从现在开始，忘掉`异或门`是怎么实现的吧，我们只需要记住它的电路符号，并且知道它的功能是：当两个输入信号相同时，输出信号为0，当两个输出信号不同时，输出信号为1。
    

多输入逻辑门
------

上边唠叨了一些两输入的逻辑门，我们当然也可以制作一些多输入的逻辑门，比方说在N输入与门中，只有在所有的输入信号都为逻辑1时，输出信号才为逻辑1；在N输入或门中，只要有至少1个输入信号为逻辑1时，输出信号就为1。其他多输入逻辑门本书中用不到，就不多唠叨了。

逻辑门小结
-----

到现在为止，我们已经唠叨了许多逻辑门电路了，这些电路可以让信号按照特定的方式作出改变。虽然这些知识没什么难度，但是还是要强调一下下边两个方面：

*   关于逻辑门的实现
    
    就是对于同一个逻辑门来说，我们可以使用不同的材料来实现它，比方说继电器、真空管、晶体管啥的，说不定未来人类又发明出啥新材料，也可以用来实现这些逻辑门，甚至在《三体》中，刘慈欣使用人来搭建逻辑门。即使对于同一种材料来说，我们也可能会有不同的电路连接方式来实现这个逻辑门，由于本书的主题并不是电路设计，我们也不会去往更深的电路设计方向去研究。
    
*   关于逻辑门的抽象
    
    当我们已经知道某个逻辑门的特性时候，比方对于`与门`来说，只有在两个输入都是`1`的时候，最终的输出才能是`1`，其余的输入情况对应的输出都是`0`，我们就重点关注如何使用这种特性来满足我们更复杂的一些需求，而不去纠结这个逻辑门到底是使用什么物理器件实现的。我们说这个过程就是对`逻辑门`做了一个抽象的处理，对于使用逻辑门的人来说，只需要把逻辑门当作一个黑盒子，只去关注这个黑盒子的特性，而不需要关注它是如何实现的，这可以让使用逻辑门的人专注于解决更复杂的问题，而不必投入更多的精力去考虑实现的细节。
    
    `抽象`在计算机中的应用比比皆是，主要是为了使问题得到简化，比方说对于看电视的人来说，只需要知道如何使用遥控器就好，而不需要了解具体电视到底是如何接收信号，如何把图像显示出来的这些实现细节。