<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:14:39.1439</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.02.07</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-7029908</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>다수의 전도성 영역을 갖는 메모리 액세스 라인</inventionTitle><inventionTitleEng>MEMORY ACCESS LINE HAVING MULTIPLE CONDUCTIVE REGIONS</inventionTitleEng><openDate>2025.09.30</openDate><openNumber>10-2025-0142923</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.09.08</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/27</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/27</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 16/04</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G11C 5/06</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 일부 실시형태는 장치들 중 하나가 제1 전도성 구조물, 제2 전도성 구조물, 제3 전도성 구조물 및 메모리 셀을 포함하는, 장치들을 포함한다. 메모리 셀은 장치의 제1 레벨 상에 위치되고 제1 전도성 구조물에 결합된 반도체 부분, 및 제1 레벨 상에 위치되고 반도체 부분에 결합되며 제2 전도성 구조물로부터 분리된 전하 저장 구조물을 포함한다. 제3 전도성 구조물은 반도체 부분에 인접하여 장치의 제2 레벨 상에 위치되고, 제1, 제2, 및 제3 전도성 영역을 포함한다. 제3 전도성 영역은 제1 전도성 영역과 제2 전도성 영역 사이에 위치되고, 제1 전도성 영역의 재료 및 제2 전도성 영역의 재료와는 상이한 재료를 갖는다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2024.08.15</internationOpenDate><internationOpenNumber>WO2024168028</internationOpenNumber><internationalApplicationDate>2024.02.07</internationalApplicationDate><internationalApplicationNumber>PCT/US2024/014790</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 장치로서,제1 전도성 구조물;제2 전도성 구조물;메모리 셀로서,  상기 장치의 제1 레벨 상에 위치되고 상기 제1 전도성 구조물에 결합된 반도체 부분; 및 상기 제1 레벨 상에 위치되고 상기 반도체 부분에 결합되며 상기 제2 반도체 구조물로부터 분리된 전하 저장 구조물 을 포함하는, 상기 메모리 셀; 및상기 반도체 부분에 인접하여 상기 장치의 제2 레벨 상에 위치된 제3 전도성 구조물로서, 상기 제3 전도성 구조물은 제1, 제2 및 제3 전도성 영역을 포함하고, 상기 제3 전도성 영역은 상기 제1 및 상기 제2 전도성 영역 사이에 위치되고, 상기 제1 전도성 영역의 재료 및 상기 제2 전도성 영역의 재료와는 상이한 재료를 갖는, 상기 제3 전도성 구조물을 포함하는, 장치. </claim></claimInfo><claimInfo><claim>2. 청구항 1에서, 상기 제1 전도성 영역의 재료와 상기 제2 전도성 영역의 재료는 동일한, 장치.</claim></claimInfo><claimInfo><claim>3. 청구항 1에 있어서, 상기 제3 전도성 영역의 재료는 금속을 포함하는, 장치.</claim></claimInfo><claimInfo><claim>4. 청구항 1에 있어서, 상기 제1 및 제2 전도성 영역은 전도성으로 도핑된 폴리실리콘을 포함하는, 장치.</claim></claimInfo><claimInfo><claim>5. 청구항 1에 있어서, 상기 제1 전도성 영역의 재료는 제1 금속을 포함하고;상기 제3 전도성 영역의 재료는 제2 금속을 포함하고, 상기 제2 금속은 상기 제1 금속보다 높은 일함수를 갖는, 장치. </claim></claimInfo><claimInfo><claim>6. 청구항 1에 있어서, 상기 제1 전도성 영역은 상기 제1 전도성 구조물에 인접하고, 제1 유전체 재료에 의해 상기 제1 전도성 구조물로부터 분리되고;상기 제2 전도성 영역은 상기 제2 전도성 구조물에 인접하고, 제2 유전체 재료에 의해 상기 제2 전도성 구조물로부터 분리되는, 장치. </claim></claimInfo><claimInfo><claim>7. 청구항 1에 있어서, 상기 제2 전도성 구조물에 결합된 전도성 부분을 추가로 포함하고,상기 전하 저장 구조물은 제1 부분, 상기 제1 부분에 대향하는 제2 부분, 및 상기 제1 부분과 상기 제2 부분을 연결하는 제3 부분을 포함하고;상기 전도성 부분의 일부는 상기 전하 저장 구조물의 상기 제1 및 제2 부분 사이에 위치되고, 제1 유전체 재료에 의해 상기 전하 저장 구조물의 상기 제1, 제2, 및 제3 부분으로부터 분리되는, 장치. </claim></claimInfo><claimInfo><claim>8. 청구항 1에 있어서, 상기 제1 전도성 구조물은 상기 장치의 데이터 라인의 일부인, 장치.</claim></claimInfo><claimInfo><claim>9. 청구항 1에 있어서, 상기 제2 전도성 구조물은 상기 장치의 접지 연결부의 일부인, 장치. </claim></claimInfo><claimInfo><claim>10. 청구항 1에 있어서, 상기 제3 전도성 구조물은 상기 장치의 워드 라인의 일부인, 장치. </claim></claimInfo><claimInfo><claim>11. 장치로서,제1 방향으로 길이를 갖는 제1 전도성 구조물을 포함하는 데이터 라인;상기 제1 방향으로 길이를 갖는 제2 전도성 구조물;상기 제 1 및 제 2 전도성 구조물에 결합된 메모리 셀로서, 상기 메모리 셀은,  상기 제1 전도성 구조물에 결합된 채널 영역을 포함하는 트랜지스터로서, 상기 채널 영역은 제1 측면과, 상기 제1 방향으로 상기 제1 측면에 대향하는 제2 측면을 포함하는, 상기 트랜지스터; 및 상기 채널 영역에 결합된 전하 저장 구조물 을 포함하는, 상기 메모리 셀;상기 채널 영역의 상기 제1 측면에 위치되고, 제1 유전체 재료에 의해 상기 채널 영역으로부터 분리된 제1 추가 전도성 구조물로서, 제2 방향으로 길이를 갖는 상기 제1 추가 전도성 구조물; 및상기 채널 영역의 상기 제2 측면에 위치되고, 제2 유전체 재료에 의해 상기 채널 영역으로부터 분리된 제2 추가 전도성 구조물로서, 상기 제2 전도성 구조물은 상기 제2 방향으로 길이를 갖고, 상기 제1 및 제2 추가 전도성 구조물 각각은 동일한 재료를 갖는 제1 및 제2 전도성 영역, 및 상기 제1 및 제2 전도성 영역 사이의 제3 전도성 영역을 포함하고, 상기 제3 전도성 영역과 상기 제1 전도성 영역은 상이한 재료를 갖는, 상기 제2 추가 전도성 구조물을 포함하는, 장치. </claim></claimInfo><claimInfo><claim>12. 청구항 11에 있어서, 상기 제3 전도성 영역은 티타늄 질화물, 텅스텐, 몰리브덴, 루테늄, 및 티타늄 중 적어도 하나를 포함하는, 장치.</claim></claimInfo><claimInfo><claim>13. 청구항 11에 있어서, 상기 제1 및 제2 전도성 영역은 N-형 전도율의 전도성으로 도핑된 폴리실리콘과 란타늄-도핑된 금속 중 적어도 하나를 포함하는, 장치. </claim></claimInfo><claimInfo><claim>14. 청구항 11에 있어서, 상기 제1 및 제2 추가 전도성 구조물은 서로 결합되는, 장치.</claim></claimInfo><claimInfo><claim>15. 청구항 11에 있어서, 상기 제3 전도성 영역의 일부는 상기 트랜지스터의 게이트를 형성하는, 장치.</claim></claimInfo><claimInfo><claim>16. 장치로서,서로 상하로 위치된 티어(tier)들로서, 각각의 티어는 메모리 셀들을 포함하는, 상기 티어들;제1 전도성 구조물을 포함하는 제1 데이터 라인, 제2 전도성 구조물을 포함하는 제2 데이터 라인, 및 제3 전도성 구조물로서, 상기 제1, 제2, 및 제3 전도성 구조물은 상기 티어들을 통해 연장되는, 상기 제1 데이터 라인, 상기 제2 데이터 라인 및 상기 제3 전도성 구조물;상기 티어들 중 하나의 티어의 메모리 셀에 포함된 제1 메모리 셀과 제2 메모리 셀로서, 상기 제1 메모리 셀은 하나의 티어로부터 다른 티어로의 방향에 수직인 방향으로 상기 제2 메모리 셀로부터 거리를 두고 위치되고, 상기 제1 및 제2 메모리 셀 각각은,  상기 장치의 제1 레벨 상에 위치되고, 상기 제1 및 제2 전도성 구조물 중 하나에 결합된 반도체 부분; 및 상기 제1 레벨 상에 위치되고 상기 반도체 부분에 결합되며, 상기 제3 전도성 구조로부터 분리된 전하 저장 구조물 을 포함하는, 상기 제1 메모리 셀과 상기 제2 메모리 셀;상기 제1 메모리 셀의 상기 반도체 부분에 인접하여 상기 장치의 제2 레벨 상에 위치된 제4 전도성 구조물; 및상기 제2 메모리 셀의 반도체 부분에 인접하여 상기 장치의 상기 제2 레벨 상에 위치된 제5 전도성 구조물로서, 상기 제4 및 제5 전도성 구조물 각각은 제1, 제2 및 제3 전도성 영역을 포함하고, 상기 제3 전도성 영역은 상기 제1 및 제2 전도성 영역 사이에 위치되고, 상기 제3 전도성 영역의 재료는 상기 제1 및 제2 전도성 영역 각각의 재료와는 다른 일함수를 갖는, 상기 제5 전도성 구조물을 포함하는, 장치. </claim></claimInfo><claimInfo><claim>17. 청구항 16에 있어서, 상기 제3 전도성 영역의 일함수는 상기 제1 및 제2 전도성 영역 각각의 일함수보다 높은, 장치.</claim></claimInfo><claimInfo><claim>18. 청구항 16에 있어서, 상기 제1 및 제2 전도성 게이트는 N-형의 전도성으로 도핑된 폴리실리콘을 포함하는, 장치.</claim></claimInfo><claimInfo><claim>19. 청구항 16에 있어서, 상기 제3 전도성 영역은 금속을 포함하는, 장치. </claim></claimInfo><claimInfo><claim>20. 청구항 16에 있어서,상기 제3 전도성 구조물에 결합된 제1 전도성 부분으로서, 상기 제1 메모리 셀의 상기 전하 저장 구조물에 인접하게 위치되고, 제1 유전체 재료에 의해 상기 제1 메모리 셀의 상기 전하 저장 구조물로부터 분리되는, 상기 제1 전도성 부분; 및상기 제3 전도성 구조물에 결합된 제2 전도성 부분으로서, 상기 제2 메모리 셀의 상기 전하 저장 구조물에 인접하게 위치되고, 제2 유전체 재료에 의해 상기 제2 메모리 셀의 상기 전하 저장 구조물로부터 분리되는, 상기 제2 전도성 부분을 추가로 포함하는, 장치. </claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국, 아이다호, 보이세, 사우스 페더럴 웨이 ****</address><code>519980651917</code><country>미국</country><engName>MICRON TECHNOLOGY, INC.</engName><name>마이크론 테크놀로지, 인크.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 아이다호...</address><code> </code><country>인도</country><engName>KARDA, Kamal M.</engName><name>카르다, 카말 엠.</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아 ...</address><code> </code><country>미국</country><engName>LEE, Si-Woo</engName><name>이, 시-우</name></inventorInfo><inventorInfo><address>미국 ***** 아이다호 ...</address><code> </code><country>미국</country><engName>LIU, Haitao</engName><name>류, 하이타오</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 종로구 사직로*길 **, 세양빌딩 (내자동) *층(김.장법률사무소)</address><code>919980003619</code><country>대한민국</country><engName>YANG, Young June</engName><name>양영준</name></agentInfo><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>919990005000</code><country>대한민국</country><engName>PAIK MAN GI</engName><name>백만기</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2023.02.09</priorityApplicationDate><priorityApplicationNumber>63/444,464</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2025.09.08</receiptDate><receiptNumber>1-1-2025-1029309-16</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2025.09.11</receiptDate><receiptNumber>1-5-2025-0155309-42</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257029908.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93d776c9acbce09a4a9e86d8acdd0f560491b80126a99e272445ce2f8df432340a5033279b48bf9c3621428a075551b15aeed105b63c37f6c1</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf41278d8e0c9c5e5f11403e0577311c0116f97e4baef37fa215195cac33e48238347e8576e04b4c1a66d989385f2b60141d5dd2dae8cef952</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>