
test3-LED.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .data         00000000  00800100  00800100  00000308  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  1 .text         00000294  00000000  00000000  00000074  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  2 .bss          00000004  00800100  00800100  00000308  2**0
                  ALLOC
  3 .comment      00000030  00000000  00000000  00000308  2**0
                  CONTENTS, READONLY
  4 .note.gnu.avr.deviceinfo 00000040  00000000  00000000  00000338  2**2
                  CONTENTS, READONLY
  5 .debug_aranges 00000040  00000000  00000000  00000378  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_info   00000746  00000000  00000000  000003b8  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_abbrev 0000068e  00000000  00000000  00000afe  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_line   000002a5  00000000  00000000  0000118c  2**0
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_frame  000000f4  00000000  00000000  00001434  2**2
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_str    00000398  00000000  00000000  00001528  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_loc    00000196  00000000  00000000  000018c0  2**0
                  CONTENTS, READONLY, DEBUGGING
 12 .debug_ranges 00000030  00000000  00000000  00001a56  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	0c 94 34 00 	jmp	0x68	; 0x68 <__ctors_end>
   4:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
   8:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
   c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  10:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  14:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  18:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  1c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  20:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  24:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  28:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  2c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  30:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  34:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  38:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  3c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  40:	0c 94 6e 00 	jmp	0xdc	; 0xdc <__vector_16>
  44:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  48:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  4c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  50:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  54:	0c 94 aa 00 	jmp	0x154	; 0x154 <__vector_21>
  58:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  5c:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  60:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>
  64:	0c 94 46 00 	jmp	0x8c	; 0x8c <__bad_interrupt>

00000068 <__ctors_end>:
  68:	11 24       	eor	r1, r1
  6a:	1f be       	out	0x3f, r1	; 63
  6c:	cf ef       	ldi	r28, 0xFF	; 255
  6e:	d8 e0       	ldi	r29, 0x08	; 8
  70:	de bf       	out	0x3e, r29	; 62
  72:	cd bf       	out	0x3d, r28	; 61

00000074 <__do_clear_bss>:
  74:	21 e0       	ldi	r18, 0x01	; 1
  76:	a0 e0       	ldi	r26, 0x00	; 0
  78:	b1 e0       	ldi	r27, 0x01	; 1
  7a:	01 c0       	rjmp	.+2      	; 0x7e <.do_clear_bss_start>

0000007c <.do_clear_bss_loop>:
  7c:	1d 92       	st	X+, r1

0000007e <.do_clear_bss_start>:
  7e:	a4 30       	cpi	r26, 0x04	; 4
  80:	b2 07       	cpc	r27, r18
  82:	e1 f7       	brne	.-8      	; 0x7c <.do_clear_bss_loop>
  84:	0e 94 5a 00 	call	0xb4	; 0xb4 <main>
  88:	0c 94 48 01 	jmp	0x290	; 0x290 <_exit>

0000008c <__bad_interrupt>:
  8c:	0c 94 00 00 	jmp	0	; 0x0 <__vectors>

00000090 <startConversion>:
    startConversion();
}

void startConversion()
{
    ADCSRA |= (1 << ADSC);
  90:	ea e7       	ldi	r30, 0x7A	; 122
  92:	f0 e0       	ldi	r31, 0x00	; 0
  94:	80 81       	ld	r24, Z
  96:	80 64       	ori	r24, 0x40	; 64
  98:	80 83       	st	Z, r24
  9a:	08 95       	ret

0000009c <setupADC>:
    }
}

void setupADC()
{
    ADMUX = (1 << REFS0) | (1 << MUX0) | (1 << MUX1);
  9c:	83 e4       	ldi	r24, 0x43	; 67
  9e:	80 93 7c 00 	sts	0x007C, r24	; 0x80007c <__TEXT_REGION_LENGTH__+0x7e007c>
    ADCSRA = (1 << ADEN) | (1 << ADIE) | (1 << ADPS0) | (1 << ADPS1) | (1 << ADPS2);
  a2:	8f e8       	ldi	r24, 0x8F	; 143
  a4:	80 93 7a 00 	sts	0x007A, r24	; 0x80007a <__TEXT_REGION_LENGTH__+0x7e007a>
    DIDR0 = (1 << ADC5D);
  a8:	80 e2       	ldi	r24, 0x20	; 32
  aa:	80 93 7e 00 	sts	0x007E, r24	; 0x80007e <__TEXT_REGION_LENGTH__+0x7e007e>
	
    startConversion();
  ae:	0e 94 48 00 	call	0x90	; 0x90 <startConversion>
  b2:	08 95       	ret

000000b4 <main>:

double dutyCycle = 0;

int main(void)
{
	DDRD = (1 << PORTD6) | (1 << PORTD5);
  b4:	80 e6       	ldi	r24, 0x60	; 96
  b6:	8a b9       	out	0x0a, r24	; 10
	DDRB = (1 << PORTB3);
  b8:	88 e0       	ldi	r24, 0x08	; 8
  ba:	84 b9       	out	0x04, r24	; 4
    
    TCCR0A = (1 << COM0A1) | (1 << COM0B1) | (1 << WGM00) | (1 << WGM01);
  bc:	83 ea       	ldi	r24, 0xA3	; 163
  be:	84 bd       	out	0x24, r24	; 36
	TCCR2A = (1 << COM0A1) | (1 << WGM00) | (1 << WGM01);
  c0:	83 e8       	ldi	r24, 0x83	; 131
  c2:	80 93 b0 00 	sts	0x00B0, r24	; 0x8000b0 <__TEXT_REGION_LENGTH__+0x7e00b0>
    TIMSK0 = (1 << TOIE0);
  c6:	81 e0       	ldi	r24, 0x01	; 1
  c8:	80 93 6e 00 	sts	0x006E, r24	; 0x80006e <__TEXT_REGION_LENGTH__+0x7e006e>
    
    setupADC();
  cc:	0e 94 4e 00 	call	0x9c	; 0x9c <setupADC>
    
    sei();
  d0:	78 94       	sei
    
    TCCR0B = (1 << CS00) | (1 << CS02);
  d2:	85 e0       	ldi	r24, 0x05	; 5
  d4:	85 bd       	out	0x25, r24	; 37
	TCCR2B = (1 << CS00) | (1 << CS02);
  d6:	80 93 b1 00 	sts	0x00B1, r24	; 0x8000b1 <__TEXT_REGION_LENGTH__+0x7e00b1>
  da:	ff cf       	rjmp	.-2      	; 0xda <main+0x26>

000000dc <__vector_16>:
{
    ADCSRA |= (1 << ADSC);
}

ISR(TIMER0_OVF_vect)
{
  dc:	1f 92       	push	r1
  de:	0f 92       	push	r0
  e0:	0f b6       	in	r0, 0x3f	; 63
  e2:	0f 92       	push	r0
  e4:	11 24       	eor	r1, r1
  e6:	2f 93       	push	r18
  e8:	3f 93       	push	r19
  ea:	4f 93       	push	r20
  ec:	5f 93       	push	r21
  ee:	6f 93       	push	r22
  f0:	7f 93       	push	r23
  f2:	8f 93       	push	r24
  f4:	9f 93       	push	r25
  f6:	af 93       	push	r26
  f8:	bf 93       	push	r27
  fa:	ef 93       	push	r30
  fc:	ff 93       	push	r31
	{
		OCR0A = 18;
		OCR0B = 20;
		OCR2A = 0;
	}
	else if (dutyCycle < 200 && 1) //red
  fe:	20 e0       	ldi	r18, 0x00	; 0
 100:	30 e0       	ldi	r19, 0x00	; 0
 102:	48 e4       	ldi	r20, 0x48	; 72
 104:	53 e4       	ldi	r21, 0x43	; 67
 106:	60 91 00 01 	lds	r22, 0x0100	; 0x800100 <_edata>
 10a:	70 91 01 01 	lds	r23, 0x0101	; 0x800101 <_edata+0x1>
 10e:	80 91 02 01 	lds	r24, 0x0102	; 0x800102 <_edata+0x2>
 112:	90 91 03 01 	lds	r25, 0x0103	; 0x800103 <_edata+0x3>
 116:	0e 94 e2 00 	call	0x1c4	; 0x1c4 <__cmpsf2>
 11a:	88 23       	and	r24, r24
 11c:	2c f4       	brge	.+10     	; 0x128 <__vector_16+0x4c>
	{
		OCR0A = 0;
 11e:	17 bc       	out	0x27, r1	; 39
		OCR0B = 0;
 120:	18 bc       	out	0x28, r1	; 40
		OCR2A = 0;
 122:	10 92 b3 00 	sts	0x00B3, r1	; 0x8000b3 <__TEXT_REGION_LENGTH__+0x7e00b3>
 126:	05 c0       	rjmp	.+10     	; 0x132 <__vector_16+0x56>
	}
	else //purple
	{
		OCR0A = 200;
 128:	88 ec       	ldi	r24, 0xC8	; 200
 12a:	87 bd       	out	0x27, r24	; 39
		OCR0B = 0;
 12c:	18 bc       	out	0x28, r1	; 40
		OCR2A = 200;
 12e:	80 93 b3 00 	sts	0x00B3, r24	; 0x8000b3 <__TEXT_REGION_LENGTH__+0x7e00b3>
	}

}
 132:	ff 91       	pop	r31
 134:	ef 91       	pop	r30
 136:	bf 91       	pop	r27
 138:	af 91       	pop	r26
 13a:	9f 91       	pop	r25
 13c:	8f 91       	pop	r24
 13e:	7f 91       	pop	r23
 140:	6f 91       	pop	r22
 142:	5f 91       	pop	r21
 144:	4f 91       	pop	r20
 146:	3f 91       	pop	r19
 148:	2f 91       	pop	r18
 14a:	0f 90       	pop	r0
 14c:	0f be       	out	0x3f, r0	; 63
 14e:	0f 90       	pop	r0
 150:	1f 90       	pop	r1
 152:	18 95       	reti

00000154 <__vector_21>:

ISR(ADC_vect)
{
 154:	1f 92       	push	r1
 156:	0f 92       	push	r0
 158:	0f b6       	in	r0, 0x3f	; 63
 15a:	0f 92       	push	r0
 15c:	11 24       	eor	r1, r1
 15e:	2f 93       	push	r18
 160:	3f 93       	push	r19
 162:	4f 93       	push	r20
 164:	5f 93       	push	r21
 166:	6f 93       	push	r22
 168:	7f 93       	push	r23
 16a:	8f 93       	push	r24
 16c:	9f 93       	push	r25
 16e:	af 93       	push	r26
 170:	bf 93       	push	r27
 172:	ef 93       	push	r30
 174:	ff 93       	push	r31
	dutyCycle = ADC/4;
 176:	60 91 78 00 	lds	r22, 0x0078	; 0x800078 <__TEXT_REGION_LENGTH__+0x7e0078>
 17a:	70 91 79 00 	lds	r23, 0x0079	; 0x800079 <__TEXT_REGION_LENGTH__+0x7e0079>
 17e:	76 95       	lsr	r23
 180:	67 95       	ror	r22
 182:	76 95       	lsr	r23
 184:	67 95       	ror	r22
 186:	80 e0       	ldi	r24, 0x00	; 0
 188:	90 e0       	ldi	r25, 0x00	; 0
 18a:	0e 94 e7 00 	call	0x1ce	; 0x1ce <__floatunsisf>
 18e:	60 93 00 01 	sts	0x0100, r22	; 0x800100 <_edata>
 192:	70 93 01 01 	sts	0x0101, r23	; 0x800101 <_edata+0x1>
 196:	80 93 02 01 	sts	0x0102, r24	; 0x800102 <_edata+0x2>
 19a:	90 93 03 01 	sts	0x0103, r25	; 0x800103 <_edata+0x3>
	startConversion();
 19e:	0e 94 48 00 	call	0x90	; 0x90 <startConversion>
 1a2:	ff 91       	pop	r31
 1a4:	ef 91       	pop	r30
 1a6:	bf 91       	pop	r27
 1a8:	af 91       	pop	r26
 1aa:	9f 91       	pop	r25
 1ac:	8f 91       	pop	r24
 1ae:	7f 91       	pop	r23
 1b0:	6f 91       	pop	r22
 1b2:	5f 91       	pop	r21
 1b4:	4f 91       	pop	r20
 1b6:	3f 91       	pop	r19
 1b8:	2f 91       	pop	r18
 1ba:	0f 90       	pop	r0
 1bc:	0f be       	out	0x3f, r0	; 63
 1be:	0f 90       	pop	r0
 1c0:	1f 90       	pop	r1
 1c2:	18 95       	reti

000001c4 <__cmpsf2>:
 1c4:	0e 94 24 01 	call	0x248	; 0x248 <__fp_cmp>
 1c8:	08 f4       	brcc	.+2      	; 0x1cc <__cmpsf2+0x8>
 1ca:	81 e0       	ldi	r24, 0x01	; 1
 1cc:	08 95       	ret

000001ce <__floatunsisf>:
 1ce:	e8 94       	clt
 1d0:	09 c0       	rjmp	.+18     	; 0x1e4 <__floatsisf+0x12>

000001d2 <__floatsisf>:
 1d2:	97 fb       	bst	r25, 7
 1d4:	3e f4       	brtc	.+14     	; 0x1e4 <__floatsisf+0x12>
 1d6:	90 95       	com	r25
 1d8:	80 95       	com	r24
 1da:	70 95       	com	r23
 1dc:	61 95       	neg	r22
 1de:	7f 4f       	sbci	r23, 0xFF	; 255
 1e0:	8f 4f       	sbci	r24, 0xFF	; 255
 1e2:	9f 4f       	sbci	r25, 0xFF	; 255
 1e4:	99 23       	and	r25, r25
 1e6:	a9 f0       	breq	.+42     	; 0x212 <__floatsisf+0x40>
 1e8:	f9 2f       	mov	r31, r25
 1ea:	96 e9       	ldi	r25, 0x96	; 150
 1ec:	bb 27       	eor	r27, r27
 1ee:	93 95       	inc	r25
 1f0:	f6 95       	lsr	r31
 1f2:	87 95       	ror	r24
 1f4:	77 95       	ror	r23
 1f6:	67 95       	ror	r22
 1f8:	b7 95       	ror	r27
 1fa:	f1 11       	cpse	r31, r1
 1fc:	f8 cf       	rjmp	.-16     	; 0x1ee <__floatsisf+0x1c>
 1fe:	fa f4       	brpl	.+62     	; 0x23e <__floatsisf+0x6c>
 200:	bb 0f       	add	r27, r27
 202:	11 f4       	brne	.+4      	; 0x208 <__floatsisf+0x36>
 204:	60 ff       	sbrs	r22, 0
 206:	1b c0       	rjmp	.+54     	; 0x23e <__floatsisf+0x6c>
 208:	6f 5f       	subi	r22, 0xFF	; 255
 20a:	7f 4f       	sbci	r23, 0xFF	; 255
 20c:	8f 4f       	sbci	r24, 0xFF	; 255
 20e:	9f 4f       	sbci	r25, 0xFF	; 255
 210:	16 c0       	rjmp	.+44     	; 0x23e <__floatsisf+0x6c>
 212:	88 23       	and	r24, r24
 214:	11 f0       	breq	.+4      	; 0x21a <__floatsisf+0x48>
 216:	96 e9       	ldi	r25, 0x96	; 150
 218:	11 c0       	rjmp	.+34     	; 0x23c <__floatsisf+0x6a>
 21a:	77 23       	and	r23, r23
 21c:	21 f0       	breq	.+8      	; 0x226 <__floatsisf+0x54>
 21e:	9e e8       	ldi	r25, 0x8E	; 142
 220:	87 2f       	mov	r24, r23
 222:	76 2f       	mov	r23, r22
 224:	05 c0       	rjmp	.+10     	; 0x230 <__floatsisf+0x5e>
 226:	66 23       	and	r22, r22
 228:	71 f0       	breq	.+28     	; 0x246 <__floatsisf+0x74>
 22a:	96 e8       	ldi	r25, 0x86	; 134
 22c:	86 2f       	mov	r24, r22
 22e:	70 e0       	ldi	r23, 0x00	; 0
 230:	60 e0       	ldi	r22, 0x00	; 0
 232:	2a f0       	brmi	.+10     	; 0x23e <__floatsisf+0x6c>
 234:	9a 95       	dec	r25
 236:	66 0f       	add	r22, r22
 238:	77 1f       	adc	r23, r23
 23a:	88 1f       	adc	r24, r24
 23c:	da f7       	brpl	.-10     	; 0x234 <__floatsisf+0x62>
 23e:	88 0f       	add	r24, r24
 240:	96 95       	lsr	r25
 242:	87 95       	ror	r24
 244:	97 f9       	bld	r25, 7
 246:	08 95       	ret

00000248 <__fp_cmp>:
 248:	99 0f       	add	r25, r25
 24a:	00 08       	sbc	r0, r0
 24c:	55 0f       	add	r21, r21
 24e:	aa 0b       	sbc	r26, r26
 250:	e0 e8       	ldi	r30, 0x80	; 128
 252:	fe ef       	ldi	r31, 0xFE	; 254
 254:	16 16       	cp	r1, r22
 256:	17 06       	cpc	r1, r23
 258:	e8 07       	cpc	r30, r24
 25a:	f9 07       	cpc	r31, r25
 25c:	c0 f0       	brcs	.+48     	; 0x28e <__fp_cmp+0x46>
 25e:	12 16       	cp	r1, r18
 260:	13 06       	cpc	r1, r19
 262:	e4 07       	cpc	r30, r20
 264:	f5 07       	cpc	r31, r21
 266:	98 f0       	brcs	.+38     	; 0x28e <__fp_cmp+0x46>
 268:	62 1b       	sub	r22, r18
 26a:	73 0b       	sbc	r23, r19
 26c:	84 0b       	sbc	r24, r20
 26e:	95 0b       	sbc	r25, r21
 270:	39 f4       	brne	.+14     	; 0x280 <__fp_cmp+0x38>
 272:	0a 26       	eor	r0, r26
 274:	61 f0       	breq	.+24     	; 0x28e <__fp_cmp+0x46>
 276:	23 2b       	or	r18, r19
 278:	24 2b       	or	r18, r20
 27a:	25 2b       	or	r18, r21
 27c:	21 f4       	brne	.+8      	; 0x286 <__fp_cmp+0x3e>
 27e:	08 95       	ret
 280:	0a 26       	eor	r0, r26
 282:	09 f4       	brne	.+2      	; 0x286 <__fp_cmp+0x3e>
 284:	a1 40       	sbci	r26, 0x01	; 1
 286:	a6 95       	lsr	r26
 288:	8f ef       	ldi	r24, 0xFF	; 255
 28a:	81 1d       	adc	r24, r1
 28c:	81 1d       	adc	r24, r1
 28e:	08 95       	ret

00000290 <_exit>:
 290:	f8 94       	cli

00000292 <__stop_program>:
 292:	ff cf       	rjmp	.-2      	; 0x292 <__stop_program>
