<?xml version="1.0" encoding="UTF-8"?>
<project name="phased_delay_ide" board="Mojo V3" language="Verilog">
  <files>
    <src top="true">mojo_top.v</src>
    <src>input_capture.v</src>
    <src>serial_tx.v</src>
    <src>cclk_detector.v</src>
    <src>shift_register.v</src>
    <src>spi_slave.v</src>
    <src>serial_rx.v</src>
    <src>clk_divider.v</src>
    <src>avr_interface.v</src>
    <src>pwm.v</src>
    <ucf>mojo.ucf</ucf>
  </files>
</project>
