{
  "module_name": "dpcs_2_0_0_offset.h",
  "hash_id": "6b3e8d0499b6487c29a4cb07ce1d2a22f9f1a9f883163c16b3f1d5ef95e2acdb",
  "original_prompt": "Ingested from linux-6.6.14/drivers/gpu/drm/amd/include/asic_reg/dpcs/dpcs_2_0_0_offset.h",
  "human_readable_source": " \n#ifndef _dpcs_2_0_0_OFFSET_HEADER\n#define _dpcs_2_0_0_OFFSET_HEADER\n\n\n\n\n\n#define mmDPCSTX0_DPCSTX_TX_CLOCK_CNTL                                                                 0x2928\n#define mmDPCSTX0_DPCSTX_TX_CLOCK_CNTL_BASE_IDX                                                        2\n#define mmDPCSTX0_DPCSTX_TX_CNTL                                                                       0x2929\n#define mmDPCSTX0_DPCSTX_TX_CNTL_BASE_IDX                                                              2\n#define mmDPCSTX0_DPCSTX_CBUS_CNTL                                                                     0x292a\n#define mmDPCSTX0_DPCSTX_CBUS_CNTL_BASE_IDX                                                            2\n#define mmDPCSTX0_DPCSTX_INTERRUPT_CNTL                                                                0x292b\n#define mmDPCSTX0_DPCSTX_INTERRUPT_CNTL_BASE_IDX                                                       2\n#define mmDPCSTX0_DPCSTX_PLL_UPDATE_ADDR                                                               0x292c\n#define mmDPCSTX0_DPCSTX_PLL_UPDATE_ADDR_BASE_IDX                                                      2\n#define mmDPCSTX0_DPCSTX_PLL_UPDATE_DATA                                                               0x292d\n#define mmDPCSTX0_DPCSTX_PLL_UPDATE_DATA_BASE_IDX                                                      2\n#define mmDPCSTX0_DPCSTX_DEBUG_CONFIG                                                                  0x292e\n#define mmDPCSTX0_DPCSTX_DEBUG_CONFIG_BASE_IDX                                                         2\n\n\n\n\n#define mmRDPCSTX0_RDPCSTX_CNTL                                                                        0x2930\n#define mmRDPCSTX0_RDPCSTX_CNTL_BASE_IDX                                                               2\n#define mmRDPCSTX0_RDPCSTX_CLOCK_CNTL                                                                  0x2931\n#define mmRDPCSTX0_RDPCSTX_CLOCK_CNTL_BASE_IDX                                                         2\n#define mmRDPCSTX0_RDPCSTX_INTERRUPT_CONTROL                                                           0x2932\n#define mmRDPCSTX0_RDPCSTX_INTERRUPT_CONTROL_BASE_IDX                                                  2\n#define mmRDPCSTX0_RDPCSTX_PLL_UPDATE_DATA                                                             0x2933\n#define mmRDPCSTX0_RDPCSTX_PLL_UPDATE_DATA_BASE_IDX                                                    2\n#define mmRDPCSTX0_RDPCS_TX_CR_ADDR                                                                    0x2934\n#define mmRDPCSTX0_RDPCS_TX_CR_ADDR_BASE_IDX                                                           2\n#define mmRDPCSTX0_RDPCS_TX_CR_DATA                                                                    0x2935\n#define mmRDPCSTX0_RDPCS_TX_CR_DATA_BASE_IDX                                                           2\n#define mmRDPCSTX0_RDPCS_TX_SRAM_CNTL                                                                  0x2936\n#define mmRDPCSTX0_RDPCS_TX_SRAM_CNTL_BASE_IDX                                                         2\n#define mmRDPCSTX0_RDPCSTX_MEM_POWER_CTRL                                                              0x2937\n#define mmRDPCSTX0_RDPCSTX_MEM_POWER_CTRL_BASE_IDX                                                     2\n#define mmRDPCSTX0_RDPCSTX_MEM_POWER_CTRL2                                                             0x2938\n#define mmRDPCSTX0_RDPCSTX_MEM_POWER_CTRL2_BASE_IDX                                                    2\n#define mmRDPCSTX0_RDPCSTX_SCRATCH                                                                     0x2939\n#define mmRDPCSTX0_RDPCSTX_SCRATCH_BASE_IDX                                                            2\n#define mmRDPCSTX0_RDPCSTX_DMCU_DPALT_DIS_BLOCK_REG                                                    0x293c\n#define mmRDPCSTX0_RDPCSTX_DMCU_DPALT_DIS_BLOCK_REG_BASE_IDX                                           2\n#define mmRDPCSTX0_RDPCSTX_DEBUG_CONFIG                                                                0x293d\n#define mmRDPCSTX0_RDPCSTX_DEBUG_CONFIG_BASE_IDX                                                       2\n#define mmRDPCSTX0_RDPCSTX_PHY_CNTL0                                                                   0x2940\n#define mmRDPCSTX0_RDPCSTX_PHY_CNTL0_BASE_IDX                                                          2\n#define mmRDPCSTX0_RDPCSTX_PHY_CNTL1                                                                   0x2941\n#define mmRDPCSTX0_RDPCSTX_PHY_CNTL1_BASE_IDX                                                          2\n#define mmRDPCSTX0_RDPCSTX_PHY_CNTL2                                                                   0x2942\n#define mmRDPCSTX0_RDPCSTX_PHY_CNTL2_BASE_IDX                                                          2\n#define mmRDPCSTX0_RDPCSTX_PHY_CNTL3                                                                   0x2943\n#define mmRDPCSTX0_RDPCSTX_PHY_CNTL3_BASE_IDX                                                          2\n#define mmRDPCSTX0_RDPCSTX_PHY_CNTL4                                                                   0x2944\n#define mmRDPCSTX0_RDPCSTX_PHY_CNTL4_BASE_IDX                                                          2\n#define mmRDPCSTX0_RDPCSTX_PHY_CNTL5                                                                   0x2945\n#define mmRDPCSTX0_RDPCSTX_PHY_CNTL5_BASE_IDX                                                          2\n#define mmRDPCSTX0_RDPCSTX_PHY_CNTL6                                                                   0x2946\n#define mmRDPCSTX0_RDPCSTX_PHY_CNTL6_BASE_IDX                                                          2\n#define mmRDPCSTX0_RDPCSTX_PHY_CNTL7                                                                   0x2947\n#define mmRDPCSTX0_RDPCSTX_PHY_CNTL7_BASE_IDX                                                          2\n#define mmRDPCSTX0_RDPCSTX_PHY_CNTL8                                                                   0x2948\n#define mmRDPCSTX0_RDPCSTX_PHY_CNTL8_BASE_IDX                                                          2\n#define mmRDPCSTX0_RDPCSTX_PHY_CNTL9                                                                   0x2949\n#define mmRDPCSTX0_RDPCSTX_PHY_CNTL9_BASE_IDX                                                          2\n#define mmRDPCSTX0_RDPCSTX_PHY_CNTL10                                                                  0x294a\n#define mmRDPCSTX0_RDPCSTX_PHY_CNTL10_BASE_IDX                                                         2\n#define mmRDPCSTX0_RDPCSTX_PHY_CNTL11                                                                  0x294b\n#define mmRDPCSTX0_RDPCSTX_PHY_CNTL11_BASE_IDX                                                         2\n#define mmRDPCSTX0_RDPCSTX_PHY_CNTL12                                                                  0x294c\n#define mmRDPCSTX0_RDPCSTX_PHY_CNTL12_BASE_IDX                                                         2\n#define mmRDPCSTX0_RDPCSTX_PHY_CNTL13                                                                  0x294d\n#define mmRDPCSTX0_RDPCSTX_PHY_CNTL13_BASE_IDX                                                         2\n#define mmRDPCSTX0_RDPCSTX_PHY_CNTL14                                                                  0x294e\n#define mmRDPCSTX0_RDPCSTX_PHY_CNTL14_BASE_IDX                                                         2\n#define mmRDPCSTX0_RDPCSTX_PHY_FUSE0                                                                   0x294f\n#define mmRDPCSTX0_RDPCSTX_PHY_FUSE0_BASE_IDX                                                          2\n#define mmRDPCSTX0_RDPCSTX_PHY_FUSE1                                                                   0x2950\n#define mmRDPCSTX0_RDPCSTX_PHY_FUSE1_BASE_IDX                                                          2\n#define mmRDPCSTX0_RDPCSTX_PHY_FUSE2                                                                   0x2951\n#define mmRDPCSTX0_RDPCSTX_PHY_FUSE2_BASE_IDX                                                          2\n#define mmRDPCSTX0_RDPCSTX_PHY_FUSE3                                                                   0x2952\n#define mmRDPCSTX0_RDPCSTX_PHY_FUSE3_BASE_IDX                                                          2\n#define mmRDPCSTX0_RDPCSTX_PHY_RX_LD_VAL                                                               0x2953\n#define mmRDPCSTX0_RDPCSTX_PHY_RX_LD_VAL_BASE_IDX                                                      2\n#define mmRDPCSTX0_RDPCSTX_DMCU_DPALT_PHY_CNTL3                                                        0x2954\n#define mmRDPCSTX0_RDPCSTX_DMCU_DPALT_PHY_CNTL3_BASE_IDX                                               2\n#define mmRDPCSTX0_RDPCSTX_DMCU_DPALT_PHY_CNTL6                                                        0x2955\n#define mmRDPCSTX0_RDPCSTX_DMCU_DPALT_PHY_CNTL6_BASE_IDX                                               2\n#define mmRDPCSTX0_RDPCSTX_DPALT_CONTROL_REG                                                           0x2956\n#define mmRDPCSTX0_RDPCSTX_DPALT_CONTROL_REG_BASE_IDX                                                  2\n\n\n\n\n#define mmDPCSSYS_CR0_DPCSSYS_CR_ADDR                                                                  0x2934\n#define mmDPCSSYS_CR0_DPCSSYS_CR_ADDR_BASE_IDX                                                         2\n#define mmDPCSSYS_CR0_DPCSSYS_CR_DATA                                                                  0x2935\n#define mmDPCSSYS_CR0_DPCSSYS_CR_DATA_BASE_IDX                                                         2\n\n\n\n\n#define mmDPCSTX1_DPCSTX_TX_CLOCK_CNTL                                                                 0x2a00\n#define mmDPCSTX1_DPCSTX_TX_CLOCK_CNTL_BASE_IDX                                                        2\n#define mmDPCSTX1_DPCSTX_TX_CNTL                                                                       0x2a01\n#define mmDPCSTX1_DPCSTX_TX_CNTL_BASE_IDX                                                              2\n#define mmDPCSTX1_DPCSTX_CBUS_CNTL                                                                     0x2a02\n#define mmDPCSTX1_DPCSTX_CBUS_CNTL_BASE_IDX                                                            2\n#define mmDPCSTX1_DPCSTX_INTERRUPT_CNTL                                                                0x2a03\n#define mmDPCSTX1_DPCSTX_INTERRUPT_CNTL_BASE_IDX                                                       2\n#define mmDPCSTX1_DPCSTX_PLL_UPDATE_ADDR                                                               0x2a04\n#define mmDPCSTX1_DPCSTX_PLL_UPDATE_ADDR_BASE_IDX                                                      2\n#define mmDPCSTX1_DPCSTX_PLL_UPDATE_DATA                                                               0x2a05\n#define mmDPCSTX1_DPCSTX_PLL_UPDATE_DATA_BASE_IDX                                                      2\n#define mmDPCSTX1_DPCSTX_DEBUG_CONFIG                                                                  0x2a06\n#define mmDPCSTX1_DPCSTX_DEBUG_CONFIG_BASE_IDX                                                         2\n\n\n\n\n#define mmRDPCSTX1_RDPCSTX_CNTL                                                                        0x2a08\n#define mmRDPCSTX1_RDPCSTX_CNTL_BASE_IDX                                                               2\n#define mmRDPCSTX1_RDPCSTX_CLOCK_CNTL                                                                  0x2a09\n#define mmRDPCSTX1_RDPCSTX_CLOCK_CNTL_BASE_IDX                                                         2\n#define mmRDPCSTX1_RDPCSTX_INTERRUPT_CONTROL                                                           0x2a0a\n#define mmRDPCSTX1_RDPCSTX_INTERRUPT_CONTROL_BASE_IDX                                                  2\n#define mmRDPCSTX1_RDPCSTX_PLL_UPDATE_DATA                                                             0x2a0b\n#define mmRDPCSTX1_RDPCSTX_PLL_UPDATE_DATA_BASE_IDX                                                    2\n#define mmRDPCSTX1_RDPCS_TX_CR_ADDR                                                                    0x2a0c\n#define mmRDPCSTX1_RDPCS_TX_CR_ADDR_BASE_IDX                                                           2\n#define mmRDPCSTX1_RDPCS_TX_CR_DATA                                                                    0x2a0d\n#define mmRDPCSTX1_RDPCS_TX_CR_DATA_BASE_IDX                                                           2\n#define mmRDPCSTX1_RDPCS_TX_SRAM_CNTL                                                                  0x2a0e\n#define mmRDPCSTX1_RDPCS_TX_SRAM_CNTL_BASE_IDX                                                         2\n#define mmRDPCSTX1_RDPCSTX_MEM_POWER_CTRL                                                              0x2a0f\n#define mmRDPCSTX1_RDPCSTX_MEM_POWER_CTRL_BASE_IDX                                                     2\n#define mmRDPCSTX1_RDPCSTX_MEM_POWER_CTRL2                                                             0x2a10\n#define mmRDPCSTX1_RDPCSTX_MEM_POWER_CTRL2_BASE_IDX                                                    2\n#define mmRDPCSTX1_RDPCSTX_SCRATCH                                                                     0x2a11\n#define mmRDPCSTX1_RDPCSTX_SCRATCH_BASE_IDX                                                            2\n#define mmRDPCSTX1_RDPCSTX_DMCU_DPALT_DIS_BLOCK_REG                                                    0x2a14\n#define mmRDPCSTX1_RDPCSTX_DMCU_DPALT_DIS_BLOCK_REG_BASE_IDX                                           2\n#define mmRDPCSTX1_RDPCSTX_DEBUG_CONFIG                                                                0x2a15\n#define mmRDPCSTX1_RDPCSTX_DEBUG_CONFIG_BASE_IDX                                                       2\n#define mmRDPCSTX1_RDPCSTX_PHY_CNTL0                                                                   0x2a18\n#define mmRDPCSTX1_RDPCSTX_PHY_CNTL0_BASE_IDX                                                          2\n#define mmRDPCSTX1_RDPCSTX_PHY_CNTL1                                                                   0x2a19\n#define mmRDPCSTX1_RDPCSTX_PHY_CNTL1_BASE_IDX                                                          2\n#define mmRDPCSTX1_RDPCSTX_PHY_CNTL2                                                                   0x2a1a\n#define mmRDPCSTX1_RDPCSTX_PHY_CNTL2_BASE_IDX                                                          2\n#define mmRDPCSTX1_RDPCSTX_PHY_CNTL3                                                                   0x2a1b\n#define mmRDPCSTX1_RDPCSTX_PHY_CNTL3_BASE_IDX                                                          2\n#define mmRDPCSTX1_RDPCSTX_PHY_CNTL4                                                                   0x2a1c\n#define mmRDPCSTX1_RDPCSTX_PHY_CNTL4_BASE_IDX                                                          2\n#define mmRDPCSTX1_RDPCSTX_PHY_CNTL5                                                                   0x2a1d\n#define mmRDPCSTX1_RDPCSTX_PHY_CNTL5_BASE_IDX                                                          2\n#define mmRDPCSTX1_RDPCSTX_PHY_CNTL6                                                                   0x2a1e\n#define mmRDPCSTX1_RDPCSTX_PHY_CNTL6_BASE_IDX                                                          2\n#define mmRDPCSTX1_RDPCSTX_PHY_CNTL7                                                                   0x2a1f\n#define mmRDPCSTX1_RDPCSTX_PHY_CNTL7_BASE_IDX                                                          2\n#define mmRDPCSTX1_RDPCSTX_PHY_CNTL8                                                                   0x2a20\n#define mmRDPCSTX1_RDPCSTX_PHY_CNTL8_BASE_IDX                                                          2\n#define mmRDPCSTX1_RDPCSTX_PHY_CNTL9                                                                   0x2a21\n#define mmRDPCSTX1_RDPCSTX_PHY_CNTL9_BASE_IDX                                                          2\n#define mmRDPCSTX1_RDPCSTX_PHY_CNTL10                                                                  0x2a22\n#define mmRDPCSTX1_RDPCSTX_PHY_CNTL10_BASE_IDX                                                         2\n#define mmRDPCSTX1_RDPCSTX_PHY_CNTL11                                                                  0x2a23\n#define mmRDPCSTX1_RDPCSTX_PHY_CNTL11_BASE_IDX                                                         2\n#define mmRDPCSTX1_RDPCSTX_PHY_CNTL12                                                                  0x2a24\n#define mmRDPCSTX1_RDPCSTX_PHY_CNTL12_BASE_IDX                                                         2\n#define mmRDPCSTX1_RDPCSTX_PHY_CNTL13                                                                  0x2a25\n#define mmRDPCSTX1_RDPCSTX_PHY_CNTL13_BASE_IDX                                                         2\n#define mmRDPCSTX1_RDPCSTX_PHY_CNTL14                                                                  0x2a26\n#define mmRDPCSTX1_RDPCSTX_PHY_CNTL14_BASE_IDX                                                         2\n#define mmRDPCSTX1_RDPCSTX_PHY_FUSE0                                                                   0x2a27\n#define mmRDPCSTX1_RDPCSTX_PHY_FUSE0_BASE_IDX                                                          2\n#define mmRDPCSTX1_RDPCSTX_PHY_FUSE1                                                                   0x2a28\n#define mmRDPCSTX1_RDPCSTX_PHY_FUSE1_BASE_IDX                                                          2\n#define mmRDPCSTX1_RDPCSTX_PHY_FUSE2                                                                   0x2a29\n#define mmRDPCSTX1_RDPCSTX_PHY_FUSE2_BASE_IDX                                                          2\n#define mmRDPCSTX1_RDPCSTX_PHY_FUSE3                                                                   0x2a2a\n#define mmRDPCSTX1_RDPCSTX_PHY_FUSE3_BASE_IDX                                                          2\n#define mmRDPCSTX1_RDPCSTX_PHY_RX_LD_VAL                                                               0x2a2b\n#define mmRDPCSTX1_RDPCSTX_PHY_RX_LD_VAL_BASE_IDX                                                      2\n#define mmRDPCSTX1_RDPCSTX_DMCU_DPALT_PHY_CNTL3                                                        0x2a2c\n#define mmRDPCSTX1_RDPCSTX_DMCU_DPALT_PHY_CNTL3_BASE_IDX                                               2\n#define mmRDPCSTX1_RDPCSTX_DMCU_DPALT_PHY_CNTL6                                                        0x2a2d\n#define mmRDPCSTX1_RDPCSTX_DMCU_DPALT_PHY_CNTL6_BASE_IDX                                               2\n#define mmRDPCSTX1_RDPCSTX_DPALT_CONTROL_REG                                                           0x2a2e\n#define mmRDPCSTX1_RDPCSTX_DPALT_CONTROL_REG_BASE_IDX                                                  2\n\n\n\n\n#define mmDPCSSYS_CR1_DPCSSYS_CR_ADDR                                                                  0x2a0c\n#define mmDPCSSYS_CR1_DPCSSYS_CR_ADDR_BASE_IDX                                                         2\n#define mmDPCSSYS_CR1_DPCSSYS_CR_DATA                                                                  0x2a0d\n#define mmDPCSSYS_CR1_DPCSSYS_CR_DATA_BASE_IDX                                                         2\n\n\n\n\n#define mmDPCSTX2_DPCSTX_TX_CLOCK_CNTL                                                                 0x2ad8\n#define mmDPCSTX2_DPCSTX_TX_CLOCK_CNTL_BASE_IDX                                                        2\n#define mmDPCSTX2_DPCSTX_TX_CNTL                                                                       0x2ad9\n#define mmDPCSTX2_DPCSTX_TX_CNTL_BASE_IDX                                                              2\n#define mmDPCSTX2_DPCSTX_CBUS_CNTL                                                                     0x2ada\n#define mmDPCSTX2_DPCSTX_CBUS_CNTL_BASE_IDX                                                            2\n#define mmDPCSTX2_DPCSTX_INTERRUPT_CNTL                                                                0x2adb\n#define mmDPCSTX2_DPCSTX_INTERRUPT_CNTL_BASE_IDX                                                       2\n#define mmDPCSTX2_DPCSTX_PLL_UPDATE_ADDR                                                               0x2adc\n#define mmDPCSTX2_DPCSTX_PLL_UPDATE_ADDR_BASE_IDX                                                      2\n#define mmDPCSTX2_DPCSTX_PLL_UPDATE_DATA                                                               0x2add\n#define mmDPCSTX2_DPCSTX_PLL_UPDATE_DATA_BASE_IDX                                                      2\n#define mmDPCSTX2_DPCSTX_DEBUG_CONFIG                                                                  0x2ade\n#define mmDPCSTX2_DPCSTX_DEBUG_CONFIG_BASE_IDX                                                         2\n\n\n\n\n#define mmRDPCSTX2_RDPCSTX_CNTL                                                                        0x2ae0\n#define mmRDPCSTX2_RDPCSTX_CNTL_BASE_IDX                                                               2\n#define mmRDPCSTX2_RDPCSTX_CLOCK_CNTL                                                                  0x2ae1\n#define mmRDPCSTX2_RDPCSTX_CLOCK_CNTL_BASE_IDX                                                         2\n#define mmRDPCSTX2_RDPCSTX_INTERRUPT_CONTROL                                                           0x2ae2\n#define mmRDPCSTX2_RDPCSTX_INTERRUPT_CONTROL_BASE_IDX                                                  2\n#define mmRDPCSTX2_RDPCSTX_PLL_UPDATE_DATA                                                             0x2ae3\n#define mmRDPCSTX2_RDPCSTX_PLL_UPDATE_DATA_BASE_IDX                                                    2\n#define mmRDPCSTX2_RDPCS_TX_CR_ADDR                                                                    0x2ae4\n#define mmRDPCSTX2_RDPCS_TX_CR_ADDR_BASE_IDX                                                           2\n#define mmRDPCSTX2_RDPCS_TX_CR_DATA                                                                    0x2ae5\n#define mmRDPCSTX2_RDPCS_TX_CR_DATA_BASE_IDX                                                           2\n#define mmRDPCSTX2_RDPCS_TX_SRAM_CNTL                                                                  0x2ae6\n#define mmRDPCSTX2_RDPCS_TX_SRAM_CNTL_BASE_IDX                                                         2\n#define mmRDPCSTX2_RDPCSTX_MEM_POWER_CTRL                                                              0x2ae7\n#define mmRDPCSTX2_RDPCSTX_MEM_POWER_CTRL_BASE_IDX                                                     2\n#define mmRDPCSTX2_RDPCSTX_MEM_POWER_CTRL2                                                             0x2ae8\n#define mmRDPCSTX2_RDPCSTX_MEM_POWER_CTRL2_BASE_IDX                                                    2\n#define mmRDPCSTX2_RDPCSTX_SCRATCH                                                                     0x2ae9\n#define mmRDPCSTX2_RDPCSTX_SCRATCH_BASE_IDX                                                            2\n#define mmRDPCSTX2_RDPCSTX_DMCU_DPALT_DIS_BLOCK_REG                                                    0x2aec\n#define mmRDPCSTX2_RDPCSTX_DMCU_DPALT_DIS_BLOCK_REG_BASE_IDX                                           2\n#define mmRDPCSTX2_RDPCSTX_DEBUG_CONFIG                                                                0x2aed\n#define mmRDPCSTX2_RDPCSTX_DEBUG_CONFIG_BASE_IDX                                                       2\n#define mmRDPCSTX2_RDPCSTX_PHY_CNTL0                                                                   0x2af0\n#define mmRDPCSTX2_RDPCSTX_PHY_CNTL0_BASE_IDX                                                          2\n#define mmRDPCSTX2_RDPCSTX_PHY_CNTL1                                                                   0x2af1\n#define mmRDPCSTX2_RDPCSTX_PHY_CNTL1_BASE_IDX                                                          2\n#define mmRDPCSTX2_RDPCSTX_PHY_CNTL2                                                                   0x2af2\n#define mmRDPCSTX2_RDPCSTX_PHY_CNTL2_BASE_IDX                                                          2\n#define mmRDPCSTX2_RDPCSTX_PHY_CNTL3                                                                   0x2af3\n#define mmRDPCSTX2_RDPCSTX_PHY_CNTL3_BASE_IDX                                                          2\n#define mmRDPCSTX2_RDPCSTX_PHY_CNTL4                                                                   0x2af4\n#define mmRDPCSTX2_RDPCSTX_PHY_CNTL4_BASE_IDX                                                          2\n#define mmRDPCSTX2_RDPCSTX_PHY_CNTL5                                                                   0x2af5\n#define mmRDPCSTX2_RDPCSTX_PHY_CNTL5_BASE_IDX                                                          2\n#define mmRDPCSTX2_RDPCSTX_PHY_CNTL6                                                                   0x2af6\n#define mmRDPCSTX2_RDPCSTX_PHY_CNTL6_BASE_IDX                                                          2\n#define mmRDPCSTX2_RDPCSTX_PHY_CNTL7                                                                   0x2af7\n#define mmRDPCSTX2_RDPCSTX_PHY_CNTL7_BASE_IDX                                                          2\n#define mmRDPCSTX2_RDPCSTX_PHY_CNTL8                                                                   0x2af8\n#define mmRDPCSTX2_RDPCSTX_PHY_CNTL8_BASE_IDX                                                          2\n#define mmRDPCSTX2_RDPCSTX_PHY_CNTL9                                                                   0x2af9\n#define mmRDPCSTX2_RDPCSTX_PHY_CNTL9_BASE_IDX                                                          2\n#define mmRDPCSTX2_RDPCSTX_PHY_CNTL10                                                                  0x2afa\n#define mmRDPCSTX2_RDPCSTX_PHY_CNTL10_BASE_IDX                                                         2\n#define mmRDPCSTX2_RDPCSTX_PHY_CNTL11                                                                  0x2afb\n#define mmRDPCSTX2_RDPCSTX_PHY_CNTL11_BASE_IDX                                                         2\n#define mmRDPCSTX2_RDPCSTX_PHY_CNTL12                                                                  0x2afc\n#define mmRDPCSTX2_RDPCSTX_PHY_CNTL12_BASE_IDX                                                         2\n#define mmRDPCSTX2_RDPCSTX_PHY_CNTL13                                                                  0x2afd\n#define mmRDPCSTX2_RDPCSTX_PHY_CNTL13_BASE_IDX                                                         2\n#define mmRDPCSTX2_RDPCSTX_PHY_CNTL14                                                                  0x2afe\n#define mmRDPCSTX2_RDPCSTX_PHY_CNTL14_BASE_IDX                                                         2\n#define mmRDPCSTX2_RDPCSTX_PHY_FUSE0                                                                   0x2aff\n#define mmRDPCSTX2_RDPCSTX_PHY_FUSE0_BASE_IDX                                                          2\n#define mmRDPCSTX2_RDPCSTX_PHY_FUSE1                                                                   0x2b00\n#define mmRDPCSTX2_RDPCSTX_PHY_FUSE1_BASE_IDX                                                          2\n#define mmRDPCSTX2_RDPCSTX_PHY_FUSE2                                                                   0x2b01\n#define mmRDPCSTX2_RDPCSTX_PHY_FUSE2_BASE_IDX                                                          2\n#define mmRDPCSTX2_RDPCSTX_PHY_FUSE3                                                                   0x2b02\n#define mmRDPCSTX2_RDPCSTX_PHY_FUSE3_BASE_IDX                                                          2\n#define mmRDPCSTX2_RDPCSTX_PHY_RX_LD_VAL                                                               0x2b03\n#define mmRDPCSTX2_RDPCSTX_PHY_RX_LD_VAL_BASE_IDX                                                      2\n#define mmRDPCSTX2_RDPCSTX_DMCU_DPALT_PHY_CNTL3                                                        0x2b04\n#define mmRDPCSTX2_RDPCSTX_DMCU_DPALT_PHY_CNTL3_BASE_IDX                                               2\n#define mmRDPCSTX2_RDPCSTX_DMCU_DPALT_PHY_CNTL6                                                        0x2b05\n#define mmRDPCSTX2_RDPCSTX_DMCU_DPALT_PHY_CNTL6_BASE_IDX                                               2\n#define mmRDPCSTX2_RDPCSTX_DPALT_CONTROL_REG                                                           0x2b06\n#define mmRDPCSTX2_RDPCSTX_DPALT_CONTROL_REG_BASE_IDX                                                  2\n\n\n\n\n#define mmDPCSSYS_CR2_DPCSSYS_CR_ADDR                                                                  0x2ae4\n#define mmDPCSSYS_CR2_DPCSSYS_CR_ADDR_BASE_IDX                                                         2\n#define mmDPCSSYS_CR2_DPCSSYS_CR_DATA                                                                  0x2ae5\n#define mmDPCSSYS_CR2_DPCSSYS_CR_DATA_BASE_IDX                                                         2\n\n\n\n\n#define mmDPCSTX3_DPCSTX_TX_CLOCK_CNTL                                                                 0x2bb0\n#define mmDPCSTX3_DPCSTX_TX_CLOCK_CNTL_BASE_IDX                                                        2\n#define mmDPCSTX3_DPCSTX_TX_CNTL                                                                       0x2bb1\n#define mmDPCSTX3_DPCSTX_TX_CNTL_BASE_IDX                                                              2\n#define mmDPCSTX3_DPCSTX_CBUS_CNTL                                                                     0x2bb2\n#define mmDPCSTX3_DPCSTX_CBUS_CNTL_BASE_IDX                                                            2\n#define mmDPCSTX3_DPCSTX_INTERRUPT_CNTL                                                                0x2bb3\n#define mmDPCSTX3_DPCSTX_INTERRUPT_CNTL_BASE_IDX                                                       2\n#define mmDPCSTX3_DPCSTX_PLL_UPDATE_ADDR                                                               0x2bb4\n#define mmDPCSTX3_DPCSTX_PLL_UPDATE_ADDR_BASE_IDX                                                      2\n#define mmDPCSTX3_DPCSTX_PLL_UPDATE_DATA                                                               0x2bb5\n#define mmDPCSTX3_DPCSTX_PLL_UPDATE_DATA_BASE_IDX                                                      2\n#define mmDPCSTX3_DPCSTX_DEBUG_CONFIG                                                                  0x2bb6\n#define mmDPCSTX3_DPCSTX_DEBUG_CONFIG_BASE_IDX                                                         2\n\n\n\n\n#define mmRDPCSTX3_RDPCSTX_CNTL                                                                        0x2bb8\n#define mmRDPCSTX3_RDPCSTX_CNTL_BASE_IDX                                                               2\n#define mmRDPCSTX3_RDPCSTX_CLOCK_CNTL                                                                  0x2bb9\n#define mmRDPCSTX3_RDPCSTX_CLOCK_CNTL_BASE_IDX                                                         2\n#define mmRDPCSTX3_RDPCSTX_INTERRUPT_CONTROL                                                           0x2bba\n#define mmRDPCSTX3_RDPCSTX_INTERRUPT_CONTROL_BASE_IDX                                                  2\n#define mmRDPCSTX3_RDPCSTX_PLL_UPDATE_DATA                                                             0x2bbb\n#define mmRDPCSTX3_RDPCSTX_PLL_UPDATE_DATA_BASE_IDX                                                    2\n#define mmRDPCSTX3_RDPCS_TX_CR_ADDR                                                                    0x2bbc\n#define mmRDPCSTX3_RDPCS_TX_CR_ADDR_BASE_IDX                                                           2\n#define mmRDPCSTX3_RDPCS_TX_CR_DATA                                                                    0x2bbd\n#define mmRDPCSTX3_RDPCS_TX_CR_DATA_BASE_IDX                                                           2\n#define mmRDPCSTX3_RDPCS_TX_SRAM_CNTL                                                                  0x2bbe\n#define mmRDPCSTX3_RDPCS_TX_SRAM_CNTL_BASE_IDX                                                         2\n#define mmRDPCSTX3_RDPCSTX_MEM_POWER_CTRL                                                              0x2bbf\n#define mmRDPCSTX3_RDPCSTX_MEM_POWER_CTRL_BASE_IDX                                                     2\n#define mmRDPCSTX3_RDPCSTX_MEM_POWER_CTRL2                                                             0x2bc0\n#define mmRDPCSTX3_RDPCSTX_MEM_POWER_CTRL2_BASE_IDX                                                    2\n#define mmRDPCSTX3_RDPCSTX_SCRATCH                                                                     0x2bc1\n#define mmRDPCSTX3_RDPCSTX_SCRATCH_BASE_IDX                                                            2\n#define mmRDPCSTX3_RDPCSTX_DMCU_DPALT_DIS_BLOCK_REG                                                    0x2bc4\n#define mmRDPCSTX3_RDPCSTX_DMCU_DPALT_DIS_BLOCK_REG_BASE_IDX                                           2\n#define mmRDPCSTX3_RDPCSTX_DEBUG_CONFIG                                                                0x2bc5\n#define mmRDPCSTX3_RDPCSTX_DEBUG_CONFIG_BASE_IDX                                                       2\n#define mmRDPCSTX3_RDPCSTX_PHY_CNTL0                                                                   0x2bc8\n#define mmRDPCSTX3_RDPCSTX_PHY_CNTL0_BASE_IDX                                                          2\n#define mmRDPCSTX3_RDPCSTX_PHY_CNTL1                                                                   0x2bc9\n#define mmRDPCSTX3_RDPCSTX_PHY_CNTL1_BASE_IDX                                                          2\n#define mmRDPCSTX3_RDPCSTX_PHY_CNTL2                                                                   0x2bca\n#define mmRDPCSTX3_RDPCSTX_PHY_CNTL2_BASE_IDX                                                          2\n#define mmRDPCSTX3_RDPCSTX_PHY_CNTL3                                                                   0x2bcb\n#define mmRDPCSTX3_RDPCSTX_PHY_CNTL3_BASE_IDX                                                          2\n#define mmRDPCSTX3_RDPCSTX_PHY_CNTL4                                                                   0x2bcc\n#define mmRDPCSTX3_RDPCSTX_PHY_CNTL4_BASE_IDX                                                          2\n#define mmRDPCSTX3_RDPCSTX_PHY_CNTL5                                                                   0x2bcd\n#define mmRDPCSTX3_RDPCSTX_PHY_CNTL5_BASE_IDX                                                          2\n#define mmRDPCSTX3_RDPCSTX_PHY_CNTL6                                                                   0x2bce\n#define mmRDPCSTX3_RDPCSTX_PHY_CNTL6_BASE_IDX                                                          2\n#define mmRDPCSTX3_RDPCSTX_PHY_CNTL7                                                                   0x2bcf\n#define mmRDPCSTX3_RDPCSTX_PHY_CNTL7_BASE_IDX                                                          2\n#define mmRDPCSTX3_RDPCSTX_PHY_CNTL8                                                                   0x2bd0\n#define mmRDPCSTX3_RDPCSTX_PHY_CNTL8_BASE_IDX                                                          2\n#define mmRDPCSTX3_RDPCSTX_PHY_CNTL9                                                                   0x2bd1\n#define mmRDPCSTX3_RDPCSTX_PHY_CNTL9_BASE_IDX                                                          2\n#define mmRDPCSTX3_RDPCSTX_PHY_CNTL10                                                                  0x2bd2\n#define mmRDPCSTX3_RDPCSTX_PHY_CNTL10_BASE_IDX                                                         2\n#define mmRDPCSTX3_RDPCSTX_PHY_CNTL11                                                                  0x2bd3\n#define mmRDPCSTX3_RDPCSTX_PHY_CNTL11_BASE_IDX                                                         2\n#define mmRDPCSTX3_RDPCSTX_PHY_CNTL12                                                                  0x2bd4\n#define mmRDPCSTX3_RDPCSTX_PHY_CNTL12_BASE_IDX                                                         2\n#define mmRDPCSTX3_RDPCSTX_PHY_CNTL13                                                                  0x2bd5\n#define mmRDPCSTX3_RDPCSTX_PHY_CNTL13_BASE_IDX                                                         2\n#define mmRDPCSTX3_RDPCSTX_PHY_CNTL14                                                                  0x2bd6\n#define mmRDPCSTX3_RDPCSTX_PHY_CNTL14_BASE_IDX                                                         2\n#define mmRDPCSTX3_RDPCSTX_PHY_FUSE0                                                                   0x2bd7\n#define mmRDPCSTX3_RDPCSTX_PHY_FUSE0_BASE_IDX                                                          2\n#define mmRDPCSTX3_RDPCSTX_PHY_FUSE1                                                                   0x2bd8\n#define mmRDPCSTX3_RDPCSTX_PHY_FUSE1_BASE_IDX                                                          2\n#define mmRDPCSTX3_RDPCSTX_PHY_FUSE2                                                                   0x2bd9\n#define mmRDPCSTX3_RDPCSTX_PHY_FUSE2_BASE_IDX                                                          2\n#define mmRDPCSTX3_RDPCSTX_PHY_FUSE3                                                                   0x2bda\n#define mmRDPCSTX3_RDPCSTX_PHY_FUSE3_BASE_IDX                                                          2\n#define mmRDPCSTX3_RDPCSTX_PHY_RX_LD_VAL                                                               0x2bdb\n#define mmRDPCSTX3_RDPCSTX_PHY_RX_LD_VAL_BASE_IDX                                                      2\n#define mmRDPCSTX3_RDPCSTX_DMCU_DPALT_PHY_CNTL3                                                        0x2bdc\n#define mmRDPCSTX3_RDPCSTX_DMCU_DPALT_PHY_CNTL3_BASE_IDX                                               2\n#define mmRDPCSTX3_RDPCSTX_DMCU_DPALT_PHY_CNTL6                                                        0x2bdd\n#define mmRDPCSTX3_RDPCSTX_DMCU_DPALT_PHY_CNTL6_BASE_IDX                                               2\n#define mmRDPCSTX3_RDPCSTX_DPALT_CONTROL_REG                                                           0x2bde\n#define mmRDPCSTX3_RDPCSTX_DPALT_CONTROL_REG_BASE_IDX                                                  2\n\n\n\n\n#define mmDPCSSYS_CR3_DPCSSYS_CR_ADDR                                                                  0x2bbc\n#define mmDPCSSYS_CR3_DPCSSYS_CR_ADDR_BASE_IDX                                                         2\n#define mmDPCSSYS_CR3_DPCSSYS_CR_DATA                                                                  0x2bbd\n#define mmDPCSSYS_CR3_DPCSSYS_CR_DATA_BASE_IDX                                                         2\n\n\n\n\n#define mmDPCSRX_PHY_CNTL                                                                              0x2c76\n#define mmDPCSRX_PHY_CNTL_BASE_IDX                                                                     2\n#define mmDPCSRX_RX_CLOCK_CNTL                                                                         0x2c78\n#define mmDPCSRX_RX_CLOCK_CNTL_BASE_IDX                                                                2\n#define mmDPCSRX_RX_CNTL                                                                               0x2c7a\n#define mmDPCSRX_RX_CNTL_BASE_IDX                                                                      2\n#define mmDPCSRX_CBUS_CNTL                                                                             0x2c7b\n#define mmDPCSRX_CBUS_CNTL_BASE_IDX                                                                    2\n#define mmDPCSRX_REG_ERROR_STATUS                                                                      0x2c7c\n#define mmDPCSRX_REG_ERROR_STATUS_BASE_IDX                                                             2\n#define mmDPCSRX_RX_ERROR_STATUS                                                                       0x2c7d\n#define mmDPCSRX_RX_ERROR_STATUS_BASE_IDX                                                              2\n#define mmDPCSRX_INDEX_MODE_ADDR                                                                       0x2c80\n#define mmDPCSRX_INDEX_MODE_ADDR_BASE_IDX                                                              2\n#define mmDPCSRX_INDEX_MODE_DATA                                                                       0x2c81\n#define mmDPCSRX_INDEX_MODE_DATA_BASE_IDX                                                              2\n#define mmDPCSRX_DEBUG_CONFIG                                                                          0x2c82\n#define mmDPCSRX_DEBUG_CONFIG_BASE_IDX                                                                 2\n\n\n\n\n#define mmDPCSTX4_DPCSTX_TX_CLOCK_CNTL                                                                 0x2c88\n#define mmDPCSTX4_DPCSTX_TX_CLOCK_CNTL_BASE_IDX                                                        2\n#define mmDPCSTX4_DPCSTX_TX_CNTL                                                                       0x2c89\n#define mmDPCSTX4_DPCSTX_TX_CNTL_BASE_IDX                                                              2\n#define mmDPCSTX4_DPCSTX_CBUS_CNTL                                                                     0x2c8a\n#define mmDPCSTX4_DPCSTX_CBUS_CNTL_BASE_IDX                                                            2\n#define mmDPCSTX4_DPCSTX_INTERRUPT_CNTL                                                                0x2c8b\n#define mmDPCSTX4_DPCSTX_INTERRUPT_CNTL_BASE_IDX                                                       2\n#define mmDPCSTX4_DPCSTX_PLL_UPDATE_ADDR                                                               0x2c8c\n#define mmDPCSTX4_DPCSTX_PLL_UPDATE_ADDR_BASE_IDX                                                      2\n#define mmDPCSTX4_DPCSTX_PLL_UPDATE_DATA                                                               0x2c8d\n#define mmDPCSTX4_DPCSTX_PLL_UPDATE_DATA_BASE_IDX                                                      2\n#define mmDPCSTX4_DPCSTX_DEBUG_CONFIG                                                                  0x2c8e\n#define mmDPCSTX4_DPCSTX_DEBUG_CONFIG_BASE_IDX                                                         2\n\n\n\n\n#define mmRDPCSTX4_RDPCSTX_CNTL                                                                        0x2c90\n#define mmRDPCSTX4_RDPCSTX_CNTL_BASE_IDX                                                               2\n#define mmRDPCSTX4_RDPCSTX_CLOCK_CNTL                                                                  0x2c91\n#define mmRDPCSTX4_RDPCSTX_CLOCK_CNTL_BASE_IDX                                                         2\n#define mmRDPCSTX4_RDPCSTX_INTERRUPT_CONTROL                                                           0x2c92\n#define mmRDPCSTX4_RDPCSTX_INTERRUPT_CONTROL_BASE_IDX                                                  2\n#define mmRDPCSTX4_RDPCSTX_PLL_UPDATE_DATA                                                             0x2c93\n#define mmRDPCSTX4_RDPCSTX_PLL_UPDATE_DATA_BASE_IDX                                                    2\n#define mmRDPCSTX4_RDPCS_TX_CR_ADDR                                                                    0x2c94\n#define mmRDPCSTX4_RDPCS_TX_CR_ADDR_BASE_IDX                                                           2\n#define mmRDPCSTX4_RDPCS_TX_CR_DATA                                                                    0x2c95\n#define mmRDPCSTX4_RDPCS_TX_CR_DATA_BASE_IDX                                                           2\n#define mmRDPCSTX4_RDPCS_TX_SRAM_CNTL                                                                  0x2c96\n#define mmRDPCSTX4_RDPCS_TX_SRAM_CNTL_BASE_IDX                                                         2\n#define mmRDPCSTX4_RDPCSTX_MEM_POWER_CTRL                                                              0x2c97\n#define mmRDPCSTX4_RDPCSTX_MEM_POWER_CTRL_BASE_IDX                                                     2\n#define mmRDPCSTX4_RDPCSTX_MEM_POWER_CTRL2                                                             0x2c98\n#define mmRDPCSTX4_RDPCSTX_MEM_POWER_CTRL2_BASE_IDX                                                    2\n#define mmRDPCSTX4_RDPCSTX_SCRATCH                                                                     0x2c99\n#define mmRDPCSTX4_RDPCSTX_SCRATCH_BASE_IDX                                                            2\n#define mmRDPCSTX4_RDPCSTX_DMCU_DPALT_DIS_BLOCK_REG                                                    0x2c9c\n#define mmRDPCSTX4_RDPCSTX_DMCU_DPALT_DIS_BLOCK_REG_BASE_IDX                                           2\n#define mmRDPCSTX4_RDPCSTX_DEBUG_CONFIG                                                                0x2c9d\n#define mmRDPCSTX4_RDPCSTX_DEBUG_CONFIG_BASE_IDX                                                       2\n#define mmRDPCSTX4_RDPCSTX_PHY_CNTL0                                                                   0x2ca0\n#define mmRDPCSTX4_RDPCSTX_PHY_CNTL0_BASE_IDX                                                          2\n#define mmRDPCSTX4_RDPCSTX_PHY_CNTL1                                                                   0x2ca1\n#define mmRDPCSTX4_RDPCSTX_PHY_CNTL1_BASE_IDX                                                          2\n#define mmRDPCSTX4_RDPCSTX_PHY_CNTL2                                                                   0x2ca2\n#define mmRDPCSTX4_RDPCSTX_PHY_CNTL2_BASE_IDX                                                          2\n#define mmRDPCSTX4_RDPCSTX_PHY_CNTL3                                                                   0x2ca3\n#define mmRDPCSTX4_RDPCSTX_PHY_CNTL3_BASE_IDX                                                          2\n#define mmRDPCSTX4_RDPCSTX_PHY_CNTL4                                                                   0x2ca4\n#define mmRDPCSTX4_RDPCSTX_PHY_CNTL4_BASE_IDX                                                          2\n#define mmRDPCSTX4_RDPCSTX_PHY_CNTL5                                                                   0x2ca5\n#define mmRDPCSTX4_RDPCSTX_PHY_CNTL5_BASE_IDX                                                          2\n#define mmRDPCSTX4_RDPCSTX_PHY_CNTL6                                                                   0x2ca6\n#define mmRDPCSTX4_RDPCSTX_PHY_CNTL6_BASE_IDX                                                          2\n#define mmRDPCSTX4_RDPCSTX_PHY_CNTL7                                                                   0x2ca7\n#define mmRDPCSTX4_RDPCSTX_PHY_CNTL7_BASE_IDX                                                          2\n#define mmRDPCSTX4_RDPCSTX_PHY_CNTL8                                                                   0x2ca8\n#define mmRDPCSTX4_RDPCSTX_PHY_CNTL8_BASE_IDX                                                          2\n#define mmRDPCSTX4_RDPCSTX_PHY_CNTL9                                                                   0x2ca9\n#define mmRDPCSTX4_RDPCSTX_PHY_CNTL9_BASE_IDX                                                          2\n#define mmRDPCSTX4_RDPCSTX_PHY_CNTL10                                                                  0x2caa\n#define mmRDPCSTX4_RDPCSTX_PHY_CNTL10_BASE_IDX                                                         2\n#define mmRDPCSTX4_RDPCSTX_PHY_CNTL11                                                                  0x2cab\n#define mmRDPCSTX4_RDPCSTX_PHY_CNTL11_BASE_IDX                                                         2\n#define mmRDPCSTX4_RDPCSTX_PHY_CNTL12                                                                  0x2cac\n#define mmRDPCSTX4_RDPCSTX_PHY_CNTL12_BASE_IDX                                                         2\n#define mmRDPCSTX4_RDPCSTX_PHY_CNTL13                                                                  0x2cad\n#define mmRDPCSTX4_RDPCSTX_PHY_CNTL13_BASE_IDX                                                         2\n#define mmRDPCSTX4_RDPCSTX_PHY_CNTL14                                                                  0x2cae\n#define mmRDPCSTX4_RDPCSTX_PHY_CNTL14_BASE_IDX                                                         2\n#define mmRDPCSTX4_RDPCSTX_PHY_FUSE0                                                                   0x2caf\n#define mmRDPCSTX4_RDPCSTX_PHY_FUSE0_BASE_IDX                                                          2\n#define mmRDPCSTX4_RDPCSTX_PHY_FUSE1                                                                   0x2cb0\n#define mmRDPCSTX4_RDPCSTX_PHY_FUSE1_BASE_IDX                                                          2\n#define mmRDPCSTX4_RDPCSTX_PHY_FUSE2                                                                   0x2cb1\n#define mmRDPCSTX4_RDPCSTX_PHY_FUSE2_BASE_IDX                                                          2\n#define mmRDPCSTX4_RDPCSTX_PHY_FUSE3                                                                   0x2cb2\n#define mmRDPCSTX4_RDPCSTX_PHY_FUSE3_BASE_IDX                                                          2\n#define mmRDPCSTX4_RDPCSTX_PHY_RX_LD_VAL                                                               0x2cb3\n#define mmRDPCSTX4_RDPCSTX_PHY_RX_LD_VAL_BASE_IDX                                                      2\n#define mmRDPCSTX4_RDPCSTX_DMCU_DPALT_PHY_CNTL3                                                        0x2cb4\n#define mmRDPCSTX4_RDPCSTX_DMCU_DPALT_PHY_CNTL3_BASE_IDX                                               2\n#define mmRDPCSTX4_RDPCSTX_DMCU_DPALT_PHY_CNTL6                                                        0x2cb5\n#define mmRDPCSTX4_RDPCSTX_DMCU_DPALT_PHY_CNTL6_BASE_IDX                                               2\n#define mmRDPCSTX4_RDPCSTX_DPALT_CONTROL_REG                                                           0x2cb6\n#define mmRDPCSTX4_RDPCSTX_DPALT_CONTROL_REG_BASE_IDX                                                  2\n\n\n\n\n#define mmDPCSSYS_CR4_DPCSSYS_CR_ADDR                                                                  0x2c94\n#define mmDPCSSYS_CR4_DPCSSYS_CR_ADDR_BASE_IDX                                                         2\n#define mmDPCSSYS_CR4_DPCSSYS_CR_DATA                                                                  0x2c95\n#define mmDPCSSYS_CR4_DPCSSYS_CR_DATA_BASE_IDX                                                         2\n\n\n\n\n#define mmDPCSTX5_DPCSTX_TX_CLOCK_CNTL                                                                 0x2d60\n#define mmDPCSTX5_DPCSTX_TX_CLOCK_CNTL_BASE_IDX                                                        2\n#define mmDPCSTX5_DPCSTX_TX_CNTL                                                                       0x2d61\n#define mmDPCSTX5_DPCSTX_TX_CNTL_BASE_IDX                                                              2\n#define mmDPCSTX5_DPCSTX_CBUS_CNTL                                                                     0x2d62\n#define mmDPCSTX5_DPCSTX_CBUS_CNTL_BASE_IDX                                                            2\n#define mmDPCSTX5_DPCSTX_INTERRUPT_CNTL                                                                0x2d63\n#define mmDPCSTX5_DPCSTX_INTERRUPT_CNTL_BASE_IDX                                                       2\n#define mmDPCSTX5_DPCSTX_PLL_UPDATE_ADDR                                                               0x2d64\n#define mmDPCSTX5_DPCSTX_PLL_UPDATE_ADDR_BASE_IDX                                                      2\n#define mmDPCSTX5_DPCSTX_PLL_UPDATE_DATA                                                               0x2d65\n#define mmDPCSTX5_DPCSTX_PLL_UPDATE_DATA_BASE_IDX                                                      2\n#define mmDPCSTX5_DPCSTX_DEBUG_CONFIG                                                                  0x2d66\n#define mmDPCSTX5_DPCSTX_DEBUG_CONFIG_BASE_IDX                                                         2\n\n\n\n\n#define mmRDPCSTX5_RDPCSTX_CNTL                                                                        0x2d68\n#define mmRDPCSTX5_RDPCSTX_CNTL_BASE_IDX                                                               2\n#define mmRDPCSTX5_RDPCSTX_CLOCK_CNTL                                                                  0x2d69\n#define mmRDPCSTX5_RDPCSTX_CLOCK_CNTL_BASE_IDX                                                         2\n#define mmRDPCSTX5_RDPCSTX_INTERRUPT_CONTROL                                                           0x2d6a\n#define mmRDPCSTX5_RDPCSTX_INTERRUPT_CONTROL_BASE_IDX                                                  2\n#define mmRDPCSTX5_RDPCSTX_PLL_UPDATE_DATA                                                             0x2d6b\n#define mmRDPCSTX5_RDPCSTX_PLL_UPDATE_DATA_BASE_IDX                                                    2\n#define mmRDPCSTX5_RDPCS_TX_CR_ADDR                                                                    0x2d6c\n#define mmRDPCSTX5_RDPCS_TX_CR_ADDR_BASE_IDX                                                           2\n#define mmRDPCSTX5_RDPCS_TX_CR_DATA                                                                    0x2d6d\n#define mmRDPCSTX5_RDPCS_TX_CR_DATA_BASE_IDX                                                           2\n#define mmRDPCSTX5_RDPCS_TX_SRAM_CNTL                                                                  0x2d6e\n#define mmRDPCSTX5_RDPCS_TX_SRAM_CNTL_BASE_IDX                                                         2\n#define mmRDPCSTX5_RDPCSTX_MEM_POWER_CTRL                                                              0x2d6f\n#define mmRDPCSTX5_RDPCSTX_MEM_POWER_CTRL_BASE_IDX                                                     2\n#define mmRDPCSTX5_RDPCSTX_MEM_POWER_CTRL2                                                             0x2d70\n#define mmRDPCSTX5_RDPCSTX_MEM_POWER_CTRL2_BASE_IDX                                                    2\n#define mmRDPCSTX5_RDPCSTX_SCRATCH                                                                     0x2d71\n#define mmRDPCSTX5_RDPCSTX_SCRATCH_BASE_IDX                                                            2\n#define mmRDPCSTX5_RDPCSTX_DMCU_DPALT_DIS_BLOCK_REG                                                    0x2d74\n#define mmRDPCSTX5_RDPCSTX_DMCU_DPALT_DIS_BLOCK_REG_BASE_IDX                                           2\n#define mmRDPCSTX5_RDPCSTX_DEBUG_CONFIG                                                                0x2d75\n#define mmRDPCSTX5_RDPCSTX_DEBUG_CONFIG_BASE_IDX                                                       2\n#define mmRDPCSTX5_RDPCSTX_PHY_CNTL0                                                                   0x2d78\n#define mmRDPCSTX5_RDPCSTX_PHY_CNTL0_BASE_IDX                                                          2\n#define mmRDPCSTX5_RDPCSTX_PHY_CNTL1                                                                   0x2d79\n#define mmRDPCSTX5_RDPCSTX_PHY_CNTL1_BASE_IDX                                                          2\n#define mmRDPCSTX5_RDPCSTX_PHY_CNTL2                                                                   0x2d7a\n#define mmRDPCSTX5_RDPCSTX_PHY_CNTL2_BASE_IDX                                                          2\n#define mmRDPCSTX5_RDPCSTX_PHY_CNTL3                                                                   0x2d7b\n#define mmRDPCSTX5_RDPCSTX_PHY_CNTL3_BASE_IDX                                                          2\n#define mmRDPCSTX5_RDPCSTX_PHY_CNTL4                                                                   0x2d7c\n#define mmRDPCSTX5_RDPCSTX_PHY_CNTL4_BASE_IDX                                                          2\n#define mmRDPCSTX5_RDPCSTX_PHY_CNTL5                                                                   0x2d7d\n#define mmRDPCSTX5_RDPCSTX_PHY_CNTL5_BASE_IDX                                                          2\n#define mmRDPCSTX5_RDPCSTX_PHY_CNTL6                                                                   0x2d7e\n#define mmRDPCSTX5_RDPCSTX_PHY_CNTL6_BASE_IDX                                                          2\n#define mmRDPCSTX5_RDPCSTX_PHY_CNTL7                                                                   0x2d7f\n#define mmRDPCSTX5_RDPCSTX_PHY_CNTL7_BASE_IDX                                                          2\n#define mmRDPCSTX5_RDPCSTX_PHY_CNTL8                                                                   0x2d80\n#define mmRDPCSTX5_RDPCSTX_PHY_CNTL8_BASE_IDX                                                          2\n#define mmRDPCSTX5_RDPCSTX_PHY_CNTL9                                                                   0x2d81\n#define mmRDPCSTX5_RDPCSTX_PHY_CNTL9_BASE_IDX                                                          2\n#define mmRDPCSTX5_RDPCSTX_PHY_CNTL10                                                                  0x2d82\n#define mmRDPCSTX5_RDPCSTX_PHY_CNTL10_BASE_IDX                                                         2\n#define mmRDPCSTX5_RDPCSTX_PHY_CNTL11                                                                  0x2d83\n#define mmRDPCSTX5_RDPCSTX_PHY_CNTL11_BASE_IDX                                                         2\n#define mmRDPCSTX5_RDPCSTX_PHY_CNTL12                                                                  0x2d84\n#define mmRDPCSTX5_RDPCSTX_PHY_CNTL12_BASE_IDX                                                         2\n#define mmRDPCSTX5_RDPCSTX_PHY_CNTL13                                                                  0x2d85\n#define mmRDPCSTX5_RDPCSTX_PHY_CNTL13_BASE_IDX                                                         2\n#define mmRDPCSTX5_RDPCSTX_PHY_CNTL14                                                                  0x2d86\n#define mmRDPCSTX5_RDPCSTX_PHY_CNTL14_BASE_IDX                                                         2\n#define mmRDPCSTX5_RDPCSTX_PHY_FUSE0                                                                   0x2d87\n#define mmRDPCSTX5_RDPCSTX_PHY_FUSE0_BASE_IDX                                                          2\n#define mmRDPCSTX5_RDPCSTX_PHY_FUSE1                                                                   0x2d88\n#define mmRDPCSTX5_RDPCSTX_PHY_FUSE1_BASE_IDX                                                          2\n#define mmRDPCSTX5_RDPCSTX_PHY_FUSE2                                                                   0x2d89\n#define mmRDPCSTX5_RDPCSTX_PHY_FUSE2_BASE_IDX                                                          2\n#define mmRDPCSTX5_RDPCSTX_PHY_FUSE3                                                                   0x2d8a\n#define mmRDPCSTX5_RDPCSTX_PHY_FUSE3_BASE_IDX                                                          2\n#define mmRDPCSTX5_RDPCSTX_PHY_RX_LD_VAL                                                               0x2d8b\n#define mmRDPCSTX5_RDPCSTX_PHY_RX_LD_VAL_BASE_IDX                                                      2\n#define mmRDPCSTX5_RDPCSTX_DMCU_DPALT_PHY_CNTL3                                                        0x2d8c\n#define mmRDPCSTX5_RDPCSTX_DMCU_DPALT_PHY_CNTL3_BASE_IDX                                               2\n#define mmRDPCSTX5_RDPCSTX_DMCU_DPALT_PHY_CNTL6                                                        0x2d8d\n#define mmRDPCSTX5_RDPCSTX_DMCU_DPALT_PHY_CNTL6_BASE_IDX                                               2\n#define mmRDPCSTX5_RDPCSTX_DPALT_CONTROL_REG                                                           0x2d8e\n#define mmRDPCSTX5_RDPCSTX_DPALT_CONTROL_REG_BASE_IDX                                                  2\n\n\n\n\n#define mmDPCSSYS_CR5_DPCSSYS_CR_ADDR                                                                  0x2d6c\n#define mmDPCSSYS_CR5_DPCSSYS_CR_ADDR_BASE_IDX                                                         2\n#define mmDPCSSYS_CR5_DPCSSYS_CR_DATA                                                                  0x2d6d\n#define mmDPCSSYS_CR5_DPCSSYS_CR_DATA_BASE_IDX                                                         2\n\n#endif\n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}