TimeQuest Timing Analyzer report for topic
Sun May 21 17:15:24 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLK'
 12. Slow Model Hold: 'CLK'
 13. Slow Model Minimum Pulse Width: 'CLK'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'CLK'
 24. Fast Model Hold: 'CLK'
 25. Fast Model Minimum Pulse Width: 'CLK'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; topic                                                             ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+------------------------------------------------+
; Slow Model Fmax Summary                        ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 35.1 MHz ; 35.1 MHz        ; CLK        ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; CLK   ; -27.490 ; -2087.820     ;
+-------+---------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -1.380 ; -234.380              ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                                                                                                                                                    ;
+---------+-------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                           ; To Node                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -27.490 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst|inst1  ; CLK          ; CLK         ; 1.000        ; -0.026     ; 28.500     ;
; -27.488 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst|inst1  ; CLK          ; CLK         ; 1.000        ; 0.002      ; 28.526     ;
; -27.464 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst|inst1  ; CLK          ; CLK         ; 1.000        ; 0.002      ; 28.502     ;
; -27.460 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst|inst1                   ; CLK          ; CLK         ; 1.000        ; -0.026     ; 28.470     ;
; -27.458 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst|inst1                   ; CLK          ; CLK         ; 1.000        ; 0.002      ; 28.496     ;
; -27.434 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst|inst1                   ; CLK          ; CLK         ; 1.000        ; 0.002      ; 28.472     ;
; -27.325 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.026     ; 28.335     ;
; -27.323 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.002      ; 28.361     ;
; -27.299 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.002      ; 28.337     ;
; -27.111 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst|inst1  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 28.147     ;
; -27.081 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst|inst1                   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 28.117     ;
; -26.961 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst4|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst|inst1  ; CLK          ; CLK         ; 1.000        ; -0.026     ; 27.971     ;
; -26.946 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 27.982     ;
; -26.931 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst4|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst|inst1                   ; CLK          ; CLK         ; 1.000        ; -0.026     ; 27.941     ;
; -26.920 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst2|inst1 ; CLK          ; CLK         ; 1.000        ; -0.026     ; 27.930     ;
; -26.918 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst2|inst1 ; CLK          ; CLK         ; 1.000        ; 0.002      ; 27.956     ;
; -26.894 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst2|inst1 ; CLK          ; CLK         ; 1.000        ; 0.002      ; 27.932     ;
; -26.872 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst|inst1  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 27.908     ;
; -26.849 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst|inst1  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 27.885     ;
; -26.842 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst|inst1                   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 27.878     ;
; -26.819 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst|inst1                   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 27.855     ;
; -26.800 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst1|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.026     ; 27.810     ;
; -26.798 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst1|inst1                  ; CLK          ; CLK         ; 1.000        ; 0.002      ; 27.836     ;
; -26.796 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst4|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.026     ; 27.806     ;
; -26.774 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst1|inst1                  ; CLK          ; CLK         ; 1.000        ; 0.002      ; 27.812     ;
; -26.707 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 27.743     ;
; -26.684 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 27.720     ;
; -26.541 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst2|inst1 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 27.577     ;
; -26.516 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst3|inst1 ; CLK          ; CLK         ; 1.000        ; -0.026     ; 27.526     ;
; -26.516 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst2|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.026     ; 27.526     ;
; -26.514 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst3|inst1 ; CLK          ; CLK         ; 1.000        ; 0.002      ; 27.552     ;
; -26.514 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst2|inst1                  ; CLK          ; CLK         ; 1.000        ; 0.002      ; 27.552     ;
; -26.490 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst3|inst1 ; CLK          ; CLK         ; 1.000        ; 0.002      ; 27.528     ;
; -26.490 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst2|inst1                  ; CLK          ; CLK         ; 1.000        ; 0.002      ; 27.528     ;
; -26.421 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst1|inst1                  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 27.457     ;
; -26.391 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst4|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst2|inst1 ; CLK          ; CLK         ; 1.000        ; -0.026     ; 27.401     ;
; -26.302 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst2|inst1 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 27.338     ;
; -26.279 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst2|inst1 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 27.315     ;
; -26.271 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst4|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst1|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.026     ; 27.281     ;
; -26.220 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst3|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst|inst1  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 27.256     ;
; -26.190 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst3|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst|inst1                   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 27.226     ;
; -26.182 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst1|inst1                  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 27.218     ;
; -26.181 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst4|inst1 ; CLK          ; CLK         ; 1.000        ; -0.026     ; 27.191     ;
; -26.179 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst4|inst1 ; CLK          ; CLK         ; 1.000        ; 0.002      ; 27.217     ;
; -26.159 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst1|inst1                  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 27.195     ;
; -26.155 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst4|inst1 ; CLK          ; CLK         ; 1.000        ; 0.002      ; 27.193     ;
; -26.137 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst3|inst1 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 27.173     ;
; -26.137 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst2|inst1                  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 27.173     ;
; -26.077 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst3|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst|inst1  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 27.113     ;
; -26.055 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst3|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 27.091     ;
; -26.047 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst3|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst|inst1                   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 27.083     ;
; -26.042 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst4|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst|inst1  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 27.078     ;
; -26.012 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst4|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst|inst1                   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 27.048     ;
; -25.987 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst4|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst3|inst1 ; CLK          ; CLK         ; 1.000        ; -0.026     ; 26.997     ;
; -25.987 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst4|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst2|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.026     ; 26.997     ;
; -25.979 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst3|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.026     ; 26.989     ;
; -25.977 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst3|inst1                  ; CLK          ; CLK         ; 1.000        ; 0.002      ; 27.015     ;
; -25.953 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst3|inst1                  ; CLK          ; CLK         ; 1.000        ; 0.002      ; 26.991     ;
; -25.922 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst1|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst|inst1  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 26.958     ;
; -25.912 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst3|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 26.948     ;
; -25.898 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst3|inst1 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 26.934     ;
; -25.898 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst2|inst1                  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 26.934     ;
; -25.892 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst1|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst|inst1                   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 26.928     ;
; -25.883 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst2|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst|inst1  ; CLK          ; CLK         ; 1.000        ; 0.002      ; 26.921     ;
; -25.877 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst4|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 26.913     ;
; -25.875 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst3|inst1 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 26.911     ;
; -25.875 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst2|inst1                  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 26.911     ;
; -25.853 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst2|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst|inst1                   ; CLK          ; CLK         ; 1.000        ; 0.002      ; 26.891     ;
; -25.802 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst4|inst1 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 26.838     ;
; -25.784 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst4|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.026     ; 26.794     ;
; -25.782 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst4|inst1                  ; CLK          ; CLK         ; 1.000        ; 0.002      ; 26.820     ;
; -25.764 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst5|inst1 ; CLK          ; CLK         ; 1.000        ; -0.026     ; 26.774     ;
; -25.762 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst5|inst1 ; CLK          ; CLK         ; 1.000        ; 0.002      ; 26.800     ;
; -25.758 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst4|inst1                  ; CLK          ; CLK         ; 1.000        ; 0.002      ; 26.796     ;
; -25.757 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst1|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 26.793     ;
; -25.738 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst5|inst1 ; CLK          ; CLK         ; 1.000        ; 0.002      ; 26.776     ;
; -25.718 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst2|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.002      ; 26.756     ;
; -25.674 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst1|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst|inst1  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 26.710     ;
; -25.652 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst4|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst4|inst1 ; CLK          ; CLK         ; 1.000        ; -0.026     ; 26.662     ;
; -25.650 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst3|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst2|inst1 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 26.686     ;
; -25.644 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst1|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst|inst1                   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 26.680     ;
; -25.600 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst3|inst1                  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 26.636     ;
; -25.563 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst4|inst1 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 26.599     ;
; -25.540 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst4|inst1 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 26.576     ;
; -25.530 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst3|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst1|inst1                  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 26.566     ;
; -25.509 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst1|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 26.545     ;
; -25.507 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst3|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst2|inst1 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 26.543     ;
; -25.472 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst4|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst2|inst1 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 26.508     ;
; -25.450 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst4|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst3|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.026     ; 26.460     ;
; -25.405 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst4|inst1                  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 26.441     ;
; -25.387 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst3|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst1|inst1                  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 26.423     ;
; -25.385 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst5|inst1 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 26.421     ;
; -25.375 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst5|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.026     ; 26.385     ;
; -25.373 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst5|inst1                  ; CLK          ; CLK         ; 1.000        ; 0.002      ; 26.411     ;
; -25.361 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst3|inst1                  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 26.397     ;
; -25.352 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst1|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst2|inst1 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 26.388     ;
; -25.352 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst4|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst1|inst1                  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 26.388     ;
; -25.349 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst5|inst1                  ; CLK          ; CLK         ; 1.000        ; 0.002      ; 26.387     ;
; -25.338 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst3|inst1                  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 26.374     ;
; -25.313 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst2|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst2|inst1 ; CLK          ; CLK         ; 1.000        ; 0.002      ; 26.351     ;
+---------+-------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                                                                                                                                      ;
+-------+---------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                             ; To Node                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst6                           ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst6                           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst8                           ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst8                           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst4                           ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst4                           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst2                           ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst2                           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst12                          ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst12                          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst10                          ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst10                          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Controller:inst1|inst1                                                                ; Controller:inst1|inst1                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Controller:inst1|inst2                                                                ; Controller:inst1|inst2                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1                       ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1   ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1    ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1    ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst2|inst1    ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst2|inst1    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst|inst1     ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst|inst1     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst1|SRwPL1bit:inst6|inst1   ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst1|SRwPL1bit:inst6|inst1   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst1|SRwPL1bit:inst2|inst1   ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst1|SRwPL1bit:inst2|inst1   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst2|inst1   ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst2|inst1   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst6|inst1   ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst6|inst1   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst4|inst1   ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst4|inst1   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst2|inst1   ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst2|inst1   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst|inst1    ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst|inst1    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst4|inst1   ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst4|inst1   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst|inst1    ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst|inst1    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst6|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst6|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst|inst1   ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst|inst1   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst6|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst6|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst|inst1   ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst|inst1   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.520 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst5|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst4|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.786      ;
; 0.520 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst6|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst5|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.786      ;
; 0.523 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst1|SRwPL1bit:inst2|inst1                      ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst1|SRwPL1bit:inst3|inst1                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.789      ;
; 0.524 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst2|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.790      ;
; 0.528 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst3|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst2|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.794      ;
; 0.529 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst7|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst6|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.795      ;
; 0.530 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst3|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst2|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst6|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst5|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst5|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst4|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst4|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst3|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst4|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst3|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst12                          ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst10                          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.796      ;
; 0.531 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst7|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst6|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst2|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst1|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst7|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.797      ;
; 0.531 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst5|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst4|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.797      ;
; 0.532 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst7|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst6|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.798      ;
; 0.533 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst2|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.799      ;
; 0.533 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst3|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst2|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.799      ;
; 0.534 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst4|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst3|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.800      ;
; 0.535 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst1|inst1   ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst1|inst1                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.801      ;
; 0.537 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst3|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst2|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.803      ;
; 0.538 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst1|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst1|inst1                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.804      ;
; 0.541 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst1|inst1   ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst9|inst1                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.807      ;
; 0.542 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst7|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst7|inst1                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.808      ;
; 0.551 ; Controller:inst1|inst2                                                                ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.817      ;
; 0.555 ; Controller:inst1|inst2                                                                ; Controller:inst1|inst1                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.821      ;
; 0.592 ; Controller:inst1|inst                                                                 ; Controller:inst1|inst2                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.858      ;
; 0.647 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst5|inst1                      ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst6|inst1                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.913      ;
; 0.648 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst3|inst1                      ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst4|inst1                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.914      ;
; 0.649 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst1|inst1                      ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst2|inst1                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.915      ;
; 0.654 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst3|inst1                      ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst4|inst1                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.920      ;
; 0.655 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst1|SRwPL1bit:inst|inst1                       ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst1|SRwPL1bit:inst1|inst1                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.921      ;
; 0.657 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst|inst1   ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst7|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.923      ;
; 0.658 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1                       ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.924      ;
; 0.658 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst1|SRwPL1bit:inst1|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst1|SRwPL1bit:inst|inst1   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.924      ;
; 0.661 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst4|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst3|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.927      ;
; 0.661 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst2|inst1    ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst|RFC:inst10|inst1                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.927      ;
; 0.663 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst1|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.929      ;
; 0.663 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst1|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst1|inst1                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.929      ;
; 0.663 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst5|inst1   ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst5|inst1                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.929      ;
; 0.663 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst1|SRwPL1bit:inst2|inst1   ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst|RFC:inst2|inst1                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.929      ;
; 0.664 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst7|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst7|inst1                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.930      ;
; 0.666 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst6|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst14|inst1                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.932      ;
; 0.666 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst|inst1     ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst|RFC:inst8|inst1                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.932      ;
; 0.675 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst3|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst3|inst1                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.941      ;
; 0.706 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst6|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst5|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.972      ;
; 0.706 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst2|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.972      ;
; 0.710 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst5|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst4|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.976      ;
; 0.711 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst6|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst5|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.977      ;
; 0.712 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst1|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.978      ;
; 0.715 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst1|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst|inst1   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.981      ;
; 0.719 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst1|inst1   ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst|RFC:inst9|inst1                    ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.983      ;
; 0.790 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst2|inst1                       ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst3|inst1                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.056      ;
; 0.793 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst1|inst1                       ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst2|inst1                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.059      ;
; 0.794 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst7|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst6|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.060      ;
; 0.795 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst1|SRwPL1bit:inst3|inst1                      ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst1|SRwPL1bit:inst4|inst1                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.061      ;
; 0.796 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst6|inst1                      ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst7|inst1                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.062      ;
; 0.796 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst|inst1                        ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst1|inst1                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.062      ;
; 0.796 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst3|inst1                       ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst4|inst1                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.062      ;
; 0.800 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst2|inst1                      ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst3|inst1                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.066      ;
; 0.800 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst4|inst1                      ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst5|inst1                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.066      ;
; 0.801 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst|inst1                       ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst1|inst1                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.067      ;
; 0.801 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst1|inst1                      ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst2|inst1                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.067      ;
; 0.801 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst6|inst1                      ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst7|inst1                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.067      ;
; 0.801 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst1|SRwPL1bit:inst5|inst1                      ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst1|SRwPL1bit:inst6|inst1                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.067      ;
; 0.802 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst4|inst1                      ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst5|inst1                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst1|SRwPL1bit:inst6|inst1                      ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst1|SRwPL1bit:inst7|inst1                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst1|SRwPL1bit:inst5|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst1|SRwPL1bit:inst4|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst3|inst1   ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst11|inst1                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.068      ;
; 0.802 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst|inst1    ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst|inst1                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.068      ;
; 0.803 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst6|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst5|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.069      ;
; 0.804 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst2|inst1                      ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst3|inst1                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.070      ;
+-------+---------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Controller:inst1|inst                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Controller:inst1|inst                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Controller:inst1|inst1                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Controller:inst1|inst1                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Controller:inst1|inst2                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Controller:inst1|inst2                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst10         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst10         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst12         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst12         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst2          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst2          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst4          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst4          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst6          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst6          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst8          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst8          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst10|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst10|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst11|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst11|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst12|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst12|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst13|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst13|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst14|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst14|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst15|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst15|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst1|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst1|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst2|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst2|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst3|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst3|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst4|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst4|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst5|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst5|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst6|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst6|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst7|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst7|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst8|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst8|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst9|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst9|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst|inst1   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst|inst1   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst10|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst10|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst11|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst11|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst12|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst12|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst13|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst13|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst14|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst14|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst15|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst15|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst1|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst1|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst2|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst2|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst3|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst3|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst4|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst4|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst5|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst5|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst6|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst6|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst7|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst7|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst8|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst8|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst9|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst9|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst|inst1   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst|inst1   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst10|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst10|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst11|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst11|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst12|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst12|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst13|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst13|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst14|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst14|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst15|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst15|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst1|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst1|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst2|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst2|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst3|inst1  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; CLK        ; 4.432  ; 4.432  ; Rise       ; CLK             ;
;  A[0]     ; CLK        ; -0.714 ; -0.714 ; Rise       ; CLK             ;
;  A[1]     ; CLK        ; 4.432  ; 4.432  ; Rise       ; CLK             ;
;  A[2]     ; CLK        ; 4.158  ; 4.158  ; Rise       ; CLK             ;
;  A[3]     ; CLK        ; 3.801  ; 3.801  ; Rise       ; CLK             ;
;  A[4]     ; CLK        ; 3.778  ; 3.778  ; Rise       ; CLK             ;
;  A[5]     ; CLK        ; 4.036  ; 4.036  ; Rise       ; CLK             ;
;  A[6]     ; CLK        ; 4.222  ; 4.222  ; Rise       ; CLK             ;
;  A[7]     ; CLK        ; 4.344  ; 4.344  ; Rise       ; CLK             ;
;  A[8]     ; CLK        ; 3.250  ; 3.250  ; Rise       ; CLK             ;
;  A[9]     ; CLK        ; 3.259  ; 3.259  ; Rise       ; CLK             ;
;  A[10]    ; CLK        ; 3.215  ; 3.215  ; Rise       ; CLK             ;
;  A[11]    ; CLK        ; 3.272  ; 3.272  ; Rise       ; CLK             ;
;  A[12]    ; CLK        ; 3.153  ; 3.153  ; Rise       ; CLK             ;
;  A[13]    ; CLK        ; 3.184  ; 3.184  ; Rise       ; CLK             ;
;  A[14]    ; CLK        ; 3.140  ; 3.140  ; Rise       ; CLK             ;
;  A[15]    ; CLK        ; 2.989  ; 2.989  ; Rise       ; CLK             ;
;  A[16]    ; CLK        ; 3.264  ; 3.264  ; Rise       ; CLK             ;
;  A[17]    ; CLK        ; 3.434  ; 3.434  ; Rise       ; CLK             ;
;  A[18]    ; CLK        ; 3.258  ; 3.258  ; Rise       ; CLK             ;
;  A[19]    ; CLK        ; 3.409  ; 3.409  ; Rise       ; CLK             ;
;  A[20]    ; CLK        ; 3.288  ; 3.288  ; Rise       ; CLK             ;
;  A[21]    ; CLK        ; 3.126  ; 3.126  ; Rise       ; CLK             ;
;  A[22]    ; CLK        ; 3.311  ; 3.311  ; Rise       ; CLK             ;
;  A[23]    ; CLK        ; 3.153  ; 3.153  ; Rise       ; CLK             ;
;  A[24]    ; CLK        ; 4.288  ; 4.288  ; Rise       ; CLK             ;
;  A[25]    ; CLK        ; 4.168  ; 4.168  ; Rise       ; CLK             ;
;  A[26]    ; CLK        ; 3.548  ; 3.548  ; Rise       ; CLK             ;
;  A[27]    ; CLK        ; 3.697  ; 3.697  ; Rise       ; CLK             ;
;  A[28]    ; CLK        ; 3.173  ; 3.173  ; Rise       ; CLK             ;
;  A[29]    ; CLK        ; 3.436  ; 3.436  ; Rise       ; CLK             ;
;  A[30]    ; CLK        ; 4.244  ; 4.244  ; Rise       ; CLK             ;
;  A[31]    ; CLK        ; 4.221  ; 4.221  ; Rise       ; CLK             ;
; B[*]      ; CLK        ; 5.735  ; 5.735  ; Rise       ; CLK             ;
;  B[0]     ; CLK        ; 4.282  ; 4.282  ; Rise       ; CLK             ;
;  B[1]     ; CLK        ; 4.572  ; 4.572  ; Rise       ; CLK             ;
;  B[2]     ; CLK        ; 5.028  ; 5.028  ; Rise       ; CLK             ;
;  B[3]     ; CLK        ; 4.229  ; 4.229  ; Rise       ; CLK             ;
;  B[4]     ; CLK        ; 4.916  ; 4.916  ; Rise       ; CLK             ;
;  B[5]     ; CLK        ; 5.218  ; 5.218  ; Rise       ; CLK             ;
;  B[6]     ; CLK        ; 5.735  ; 5.735  ; Rise       ; CLK             ;
;  B[7]     ; CLK        ; 5.309  ; 5.309  ; Rise       ; CLK             ;
;  B[8]     ; CLK        ; 4.476  ; 4.476  ; Rise       ; CLK             ;
;  B[9]     ; CLK        ; 4.281  ; 4.281  ; Rise       ; CLK             ;
;  B[10]    ; CLK        ; 3.896  ; 3.896  ; Rise       ; CLK             ;
;  B[11]    ; CLK        ; 3.683  ; 3.683  ; Rise       ; CLK             ;
;  B[12]    ; CLK        ; 3.679  ; 3.679  ; Rise       ; CLK             ;
;  B[13]    ; CLK        ; 3.838  ; 3.838  ; Rise       ; CLK             ;
;  B[14]    ; CLK        ; 3.565  ; 3.565  ; Rise       ; CLK             ;
;  B[15]    ; CLK        ; 4.295  ; 4.295  ; Rise       ; CLK             ;
;  B[16]    ; CLK        ; 4.772  ; 4.772  ; Rise       ; CLK             ;
;  B[17]    ; CLK        ; 3.643  ; 3.643  ; Rise       ; CLK             ;
;  B[18]    ; CLK        ; 3.909  ; 3.909  ; Rise       ; CLK             ;
;  B[19]    ; CLK        ; 4.230  ; 4.230  ; Rise       ; CLK             ;
;  B[20]    ; CLK        ; 3.632  ; 3.632  ; Rise       ; CLK             ;
;  B[21]    ; CLK        ; 4.177  ; 4.177  ; Rise       ; CLK             ;
;  B[22]    ; CLK        ; 3.199  ; 3.199  ; Rise       ; CLK             ;
;  B[23]    ; CLK        ; 4.269  ; 4.269  ; Rise       ; CLK             ;
;  B[24]    ; CLK        ; 3.916  ; 3.916  ; Rise       ; CLK             ;
;  B[25]    ; CLK        ; 3.195  ; 3.195  ; Rise       ; CLK             ;
;  B[26]    ; CLK        ; 3.899  ; 3.899  ; Rise       ; CLK             ;
;  B[27]    ; CLK        ; 4.042  ; 4.042  ; Rise       ; CLK             ;
;  B[28]    ; CLK        ; 4.495  ; 4.495  ; Rise       ; CLK             ;
;  B[29]    ; CLK        ; 4.026  ; 4.026  ; Rise       ; CLK             ;
;  B[30]    ; CLK        ; 4.731  ; 4.731  ; Rise       ; CLK             ;
;  B[31]    ; CLK        ; 4.292  ; 4.292  ; Rise       ; CLK             ;
; Start     ; CLK        ; -0.032 ; -0.032 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; CLK        ; 0.944  ; 0.944  ; Rise       ; CLK             ;
;  A[0]     ; CLK        ; 0.944  ; 0.944  ; Rise       ; CLK             ;
;  A[1]     ; CLK        ; -4.202 ; -4.202 ; Rise       ; CLK             ;
;  A[2]     ; CLK        ; -3.928 ; -3.928 ; Rise       ; CLK             ;
;  A[3]     ; CLK        ; -3.571 ; -3.571 ; Rise       ; CLK             ;
;  A[4]     ; CLK        ; -3.548 ; -3.548 ; Rise       ; CLK             ;
;  A[5]     ; CLK        ; -3.806 ; -3.806 ; Rise       ; CLK             ;
;  A[6]     ; CLK        ; -3.992 ; -3.992 ; Rise       ; CLK             ;
;  A[7]     ; CLK        ; -4.114 ; -4.114 ; Rise       ; CLK             ;
;  A[8]     ; CLK        ; -3.020 ; -3.020 ; Rise       ; CLK             ;
;  A[9]     ; CLK        ; -3.029 ; -3.029 ; Rise       ; CLK             ;
;  A[10]    ; CLK        ; -2.985 ; -2.985 ; Rise       ; CLK             ;
;  A[11]    ; CLK        ; -3.042 ; -3.042 ; Rise       ; CLK             ;
;  A[12]    ; CLK        ; -2.923 ; -2.923 ; Rise       ; CLK             ;
;  A[13]    ; CLK        ; -2.954 ; -2.954 ; Rise       ; CLK             ;
;  A[14]    ; CLK        ; -2.910 ; -2.910 ; Rise       ; CLK             ;
;  A[15]    ; CLK        ; -2.759 ; -2.759 ; Rise       ; CLK             ;
;  A[16]    ; CLK        ; -3.034 ; -3.034 ; Rise       ; CLK             ;
;  A[17]    ; CLK        ; -3.204 ; -3.204 ; Rise       ; CLK             ;
;  A[18]    ; CLK        ; -3.028 ; -3.028 ; Rise       ; CLK             ;
;  A[19]    ; CLK        ; -3.179 ; -3.179 ; Rise       ; CLK             ;
;  A[20]    ; CLK        ; -3.058 ; -3.058 ; Rise       ; CLK             ;
;  A[21]    ; CLK        ; -2.896 ; -2.896 ; Rise       ; CLK             ;
;  A[22]    ; CLK        ; -3.081 ; -3.081 ; Rise       ; CLK             ;
;  A[23]    ; CLK        ; -2.923 ; -2.923 ; Rise       ; CLK             ;
;  A[24]    ; CLK        ; -4.058 ; -4.058 ; Rise       ; CLK             ;
;  A[25]    ; CLK        ; -3.938 ; -3.938 ; Rise       ; CLK             ;
;  A[26]    ; CLK        ; -3.318 ; -3.318 ; Rise       ; CLK             ;
;  A[27]    ; CLK        ; -3.467 ; -3.467 ; Rise       ; CLK             ;
;  A[28]    ; CLK        ; -2.943 ; -2.943 ; Rise       ; CLK             ;
;  A[29]    ; CLK        ; -3.206 ; -3.206 ; Rise       ; CLK             ;
;  A[30]    ; CLK        ; -4.014 ; -4.014 ; Rise       ; CLK             ;
;  A[31]    ; CLK        ; -3.991 ; -3.991 ; Rise       ; CLK             ;
; B[*]      ; CLK        ; -2.965 ; -2.965 ; Rise       ; CLK             ;
;  B[0]     ; CLK        ; -4.052 ; -4.052 ; Rise       ; CLK             ;
;  B[1]     ; CLK        ; -4.342 ; -4.342 ; Rise       ; CLK             ;
;  B[2]     ; CLK        ; -4.798 ; -4.798 ; Rise       ; CLK             ;
;  B[3]     ; CLK        ; -3.999 ; -3.999 ; Rise       ; CLK             ;
;  B[4]     ; CLK        ; -4.686 ; -4.686 ; Rise       ; CLK             ;
;  B[5]     ; CLK        ; -4.988 ; -4.988 ; Rise       ; CLK             ;
;  B[6]     ; CLK        ; -5.505 ; -5.505 ; Rise       ; CLK             ;
;  B[7]     ; CLK        ; -5.079 ; -5.079 ; Rise       ; CLK             ;
;  B[8]     ; CLK        ; -4.246 ; -4.246 ; Rise       ; CLK             ;
;  B[9]     ; CLK        ; -4.051 ; -4.051 ; Rise       ; CLK             ;
;  B[10]    ; CLK        ; -3.666 ; -3.666 ; Rise       ; CLK             ;
;  B[11]    ; CLK        ; -3.453 ; -3.453 ; Rise       ; CLK             ;
;  B[12]    ; CLK        ; -3.449 ; -3.449 ; Rise       ; CLK             ;
;  B[13]    ; CLK        ; -3.608 ; -3.608 ; Rise       ; CLK             ;
;  B[14]    ; CLK        ; -3.335 ; -3.335 ; Rise       ; CLK             ;
;  B[15]    ; CLK        ; -4.065 ; -4.065 ; Rise       ; CLK             ;
;  B[16]    ; CLK        ; -4.542 ; -4.542 ; Rise       ; CLK             ;
;  B[17]    ; CLK        ; -3.413 ; -3.413 ; Rise       ; CLK             ;
;  B[18]    ; CLK        ; -3.679 ; -3.679 ; Rise       ; CLK             ;
;  B[19]    ; CLK        ; -4.000 ; -4.000 ; Rise       ; CLK             ;
;  B[20]    ; CLK        ; -3.402 ; -3.402 ; Rise       ; CLK             ;
;  B[21]    ; CLK        ; -3.947 ; -3.947 ; Rise       ; CLK             ;
;  B[22]    ; CLK        ; -2.969 ; -2.969 ; Rise       ; CLK             ;
;  B[23]    ; CLK        ; -4.039 ; -4.039 ; Rise       ; CLK             ;
;  B[24]    ; CLK        ; -3.686 ; -3.686 ; Rise       ; CLK             ;
;  B[25]    ; CLK        ; -2.965 ; -2.965 ; Rise       ; CLK             ;
;  B[26]    ; CLK        ; -3.669 ; -3.669 ; Rise       ; CLK             ;
;  B[27]    ; CLK        ; -3.812 ; -3.812 ; Rise       ; CLK             ;
;  B[28]    ; CLK        ; -4.265 ; -4.265 ; Rise       ; CLK             ;
;  B[29]    ; CLK        ; -3.796 ; -3.796 ; Rise       ; CLK             ;
;  B[30]    ; CLK        ; -4.501 ; -4.501 ; Rise       ; CLK             ;
;  B[31]    ; CLK        ; -4.062 ; -4.062 ; Rise       ; CLK             ;
; Start     ; CLK        ; 0.262  ; 0.262  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Done      ; CLK        ; 8.937 ; 8.937 ; Rise       ; CLK             ;
; O[*]      ; CLK        ; 8.119 ; 8.119 ; Rise       ; CLK             ;
;  O[0]     ; CLK        ; 7.634 ; 7.634 ; Rise       ; CLK             ;
;  O[1]     ; CLK        ; 7.345 ; 7.345 ; Rise       ; CLK             ;
;  O[2]     ; CLK        ; 8.119 ; 8.119 ; Rise       ; CLK             ;
;  O[3]     ; CLK        ; 6.686 ; 6.686 ; Rise       ; CLK             ;
;  O[4]     ; CLK        ; 6.447 ; 6.447 ; Rise       ; CLK             ;
;  O[5]     ; CLK        ; 7.812 ; 7.812 ; Rise       ; CLK             ;
;  O[6]     ; CLK        ; 7.368 ; 7.368 ; Rise       ; CLK             ;
;  O[7]     ; CLK        ; 7.566 ; 7.566 ; Rise       ; CLK             ;
;  O[8]     ; CLK        ; 6.652 ; 6.652 ; Rise       ; CLK             ;
;  O[9]     ; CLK        ; 6.400 ; 6.400 ; Rise       ; CLK             ;
;  O[10]    ; CLK        ; 6.910 ; 6.910 ; Rise       ; CLK             ;
;  O[11]    ; CLK        ; 7.154 ; 7.154 ; Rise       ; CLK             ;
;  O[12]    ; CLK        ; 6.429 ; 6.429 ; Rise       ; CLK             ;
;  O[13]    ; CLK        ; 8.101 ; 8.101 ; Rise       ; CLK             ;
;  O[14]    ; CLK        ; 7.776 ; 7.776 ; Rise       ; CLK             ;
;  O[15]    ; CLK        ; 7.808 ; 7.808 ; Rise       ; CLK             ;
;  O[16]    ; CLK        ; 6.366 ; 6.366 ; Rise       ; CLK             ;
;  O[17]    ; CLK        ; 6.374 ; 6.374 ; Rise       ; CLK             ;
;  O[18]    ; CLK        ; 6.822 ; 6.822 ; Rise       ; CLK             ;
;  O[19]    ; CLK        ; 7.779 ; 7.779 ; Rise       ; CLK             ;
;  O[20]    ; CLK        ; 6.623 ; 6.623 ; Rise       ; CLK             ;
;  O[21]    ; CLK        ; 7.732 ; 7.732 ; Rise       ; CLK             ;
;  O[22]    ; CLK        ; 7.798 ; 7.798 ; Rise       ; CLK             ;
;  O[23]    ; CLK        ; 7.045 ; 7.045 ; Rise       ; CLK             ;
;  O[24]    ; CLK        ; 8.042 ; 8.042 ; Rise       ; CLK             ;
;  O[25]    ; CLK        ; 6.428 ; 6.428 ; Rise       ; CLK             ;
;  O[26]    ; CLK        ; 6.405 ; 6.405 ; Rise       ; CLK             ;
;  O[27]    ; CLK        ; 7.596 ; 7.596 ; Rise       ; CLK             ;
;  O[28]    ; CLK        ; 6.709 ; 6.709 ; Rise       ; CLK             ;
;  O[29]    ; CLK        ; 6.926 ; 6.926 ; Rise       ; CLK             ;
;  O[30]    ; CLK        ; 6.923 ; 6.923 ; Rise       ; CLK             ;
;  O[31]    ; CLK        ; 7.194 ; 7.194 ; Rise       ; CLK             ;
;  O[32]    ; CLK        ; 7.323 ; 7.323 ; Rise       ; CLK             ;
;  O[33]    ; CLK        ; 7.635 ; 7.635 ; Rise       ; CLK             ;
;  O[34]    ; CLK        ; 7.088 ; 7.088 ; Rise       ; CLK             ;
;  O[35]    ; CLK        ; 7.354 ; 7.354 ; Rise       ; CLK             ;
;  O[36]    ; CLK        ; 6.585 ; 6.585 ; Rise       ; CLK             ;
;  O[37]    ; CLK        ; 6.582 ; 6.582 ; Rise       ; CLK             ;
;  O[38]    ; CLK        ; 8.028 ; 8.028 ; Rise       ; CLK             ;
;  O[39]    ; CLK        ; 7.650 ; 7.650 ; Rise       ; CLK             ;
;  O[40]    ; CLK        ; 7.780 ; 7.780 ; Rise       ; CLK             ;
;  O[41]    ; CLK        ; 7.859 ; 7.859 ; Rise       ; CLK             ;
;  O[42]    ; CLK        ; 7.490 ; 7.490 ; Rise       ; CLK             ;
;  O[43]    ; CLK        ; 7.803 ; 7.803 ; Rise       ; CLK             ;
;  O[44]    ; CLK        ; 8.057 ; 8.057 ; Rise       ; CLK             ;
;  O[45]    ; CLK        ; 8.039 ; 8.039 ; Rise       ; CLK             ;
;  O[46]    ; CLK        ; 6.691 ; 6.691 ; Rise       ; CLK             ;
;  O[47]    ; CLK        ; 6.898 ; 6.898 ; Rise       ; CLK             ;
;  O[48]    ; CLK        ; 6.404 ; 6.404 ; Rise       ; CLK             ;
;  O[49]    ; CLK        ; 6.404 ; 6.404 ; Rise       ; CLK             ;
;  O[50]    ; CLK        ; 8.015 ; 8.015 ; Rise       ; CLK             ;
;  O[51]    ; CLK        ; 7.916 ; 7.916 ; Rise       ; CLK             ;
;  O[52]    ; CLK        ; 7.325 ; 7.325 ; Rise       ; CLK             ;
;  O[53]    ; CLK        ; 6.373 ; 6.373 ; Rise       ; CLK             ;
;  O[54]    ; CLK        ; 7.828 ; 7.828 ; Rise       ; CLK             ;
;  O[55]    ; CLK        ; 6.767 ; 6.767 ; Rise       ; CLK             ;
;  O[56]    ; CLK        ; 7.106 ; 7.106 ; Rise       ; CLK             ;
;  O[57]    ; CLK        ; 6.391 ; 6.391 ; Rise       ; CLK             ;
;  O[58]    ; CLK        ; 7.116 ; 7.116 ; Rise       ; CLK             ;
;  O[59]    ; CLK        ; 7.348 ; 7.348 ; Rise       ; CLK             ;
;  O[60]    ; CLK        ; 8.042 ; 8.042 ; Rise       ; CLK             ;
;  O[61]    ; CLK        ; 7.566 ; 7.566 ; Rise       ; CLK             ;
;  O[62]    ; CLK        ; 6.642 ; 6.642 ; Rise       ; CLK             ;
;  O[63]    ; CLK        ; 7.155 ; 7.155 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Done      ; CLK        ; 8.028 ; 8.028 ; Rise       ; CLK             ;
; O[*]      ; CLK        ; 6.366 ; 6.366 ; Rise       ; CLK             ;
;  O[0]     ; CLK        ; 7.634 ; 7.634 ; Rise       ; CLK             ;
;  O[1]     ; CLK        ; 7.345 ; 7.345 ; Rise       ; CLK             ;
;  O[2]     ; CLK        ; 8.119 ; 8.119 ; Rise       ; CLK             ;
;  O[3]     ; CLK        ; 6.686 ; 6.686 ; Rise       ; CLK             ;
;  O[4]     ; CLK        ; 6.447 ; 6.447 ; Rise       ; CLK             ;
;  O[5]     ; CLK        ; 7.812 ; 7.812 ; Rise       ; CLK             ;
;  O[6]     ; CLK        ; 7.368 ; 7.368 ; Rise       ; CLK             ;
;  O[7]     ; CLK        ; 7.566 ; 7.566 ; Rise       ; CLK             ;
;  O[8]     ; CLK        ; 6.652 ; 6.652 ; Rise       ; CLK             ;
;  O[9]     ; CLK        ; 6.400 ; 6.400 ; Rise       ; CLK             ;
;  O[10]    ; CLK        ; 6.910 ; 6.910 ; Rise       ; CLK             ;
;  O[11]    ; CLK        ; 7.154 ; 7.154 ; Rise       ; CLK             ;
;  O[12]    ; CLK        ; 6.429 ; 6.429 ; Rise       ; CLK             ;
;  O[13]    ; CLK        ; 8.101 ; 8.101 ; Rise       ; CLK             ;
;  O[14]    ; CLK        ; 7.776 ; 7.776 ; Rise       ; CLK             ;
;  O[15]    ; CLK        ; 7.808 ; 7.808 ; Rise       ; CLK             ;
;  O[16]    ; CLK        ; 6.366 ; 6.366 ; Rise       ; CLK             ;
;  O[17]    ; CLK        ; 6.374 ; 6.374 ; Rise       ; CLK             ;
;  O[18]    ; CLK        ; 6.822 ; 6.822 ; Rise       ; CLK             ;
;  O[19]    ; CLK        ; 7.779 ; 7.779 ; Rise       ; CLK             ;
;  O[20]    ; CLK        ; 6.623 ; 6.623 ; Rise       ; CLK             ;
;  O[21]    ; CLK        ; 7.732 ; 7.732 ; Rise       ; CLK             ;
;  O[22]    ; CLK        ; 7.798 ; 7.798 ; Rise       ; CLK             ;
;  O[23]    ; CLK        ; 7.045 ; 7.045 ; Rise       ; CLK             ;
;  O[24]    ; CLK        ; 8.042 ; 8.042 ; Rise       ; CLK             ;
;  O[25]    ; CLK        ; 6.428 ; 6.428 ; Rise       ; CLK             ;
;  O[26]    ; CLK        ; 6.405 ; 6.405 ; Rise       ; CLK             ;
;  O[27]    ; CLK        ; 7.596 ; 7.596 ; Rise       ; CLK             ;
;  O[28]    ; CLK        ; 6.709 ; 6.709 ; Rise       ; CLK             ;
;  O[29]    ; CLK        ; 6.926 ; 6.926 ; Rise       ; CLK             ;
;  O[30]    ; CLK        ; 6.923 ; 6.923 ; Rise       ; CLK             ;
;  O[31]    ; CLK        ; 7.194 ; 7.194 ; Rise       ; CLK             ;
;  O[32]    ; CLK        ; 7.323 ; 7.323 ; Rise       ; CLK             ;
;  O[33]    ; CLK        ; 7.635 ; 7.635 ; Rise       ; CLK             ;
;  O[34]    ; CLK        ; 7.088 ; 7.088 ; Rise       ; CLK             ;
;  O[35]    ; CLK        ; 7.354 ; 7.354 ; Rise       ; CLK             ;
;  O[36]    ; CLK        ; 6.585 ; 6.585 ; Rise       ; CLK             ;
;  O[37]    ; CLK        ; 6.582 ; 6.582 ; Rise       ; CLK             ;
;  O[38]    ; CLK        ; 8.028 ; 8.028 ; Rise       ; CLK             ;
;  O[39]    ; CLK        ; 7.650 ; 7.650 ; Rise       ; CLK             ;
;  O[40]    ; CLK        ; 7.780 ; 7.780 ; Rise       ; CLK             ;
;  O[41]    ; CLK        ; 7.859 ; 7.859 ; Rise       ; CLK             ;
;  O[42]    ; CLK        ; 7.490 ; 7.490 ; Rise       ; CLK             ;
;  O[43]    ; CLK        ; 7.803 ; 7.803 ; Rise       ; CLK             ;
;  O[44]    ; CLK        ; 8.057 ; 8.057 ; Rise       ; CLK             ;
;  O[45]    ; CLK        ; 8.039 ; 8.039 ; Rise       ; CLK             ;
;  O[46]    ; CLK        ; 6.691 ; 6.691 ; Rise       ; CLK             ;
;  O[47]    ; CLK        ; 6.898 ; 6.898 ; Rise       ; CLK             ;
;  O[48]    ; CLK        ; 6.404 ; 6.404 ; Rise       ; CLK             ;
;  O[49]    ; CLK        ; 6.404 ; 6.404 ; Rise       ; CLK             ;
;  O[50]    ; CLK        ; 8.015 ; 8.015 ; Rise       ; CLK             ;
;  O[51]    ; CLK        ; 7.916 ; 7.916 ; Rise       ; CLK             ;
;  O[52]    ; CLK        ; 7.325 ; 7.325 ; Rise       ; CLK             ;
;  O[53]    ; CLK        ; 6.373 ; 6.373 ; Rise       ; CLK             ;
;  O[54]    ; CLK        ; 7.828 ; 7.828 ; Rise       ; CLK             ;
;  O[55]    ; CLK        ; 6.767 ; 6.767 ; Rise       ; CLK             ;
;  O[56]    ; CLK        ; 7.106 ; 7.106 ; Rise       ; CLK             ;
;  O[57]    ; CLK        ; 6.391 ; 6.391 ; Rise       ; CLK             ;
;  O[58]    ; CLK        ; 7.116 ; 7.116 ; Rise       ; CLK             ;
;  O[59]    ; CLK        ; 7.348 ; 7.348 ; Rise       ; CLK             ;
;  O[60]    ; CLK        ; 8.042 ; 8.042 ; Rise       ; CLK             ;
;  O[61]    ; CLK        ; 7.566 ; 7.566 ; Rise       ; CLK             ;
;  O[62]    ; CLK        ; 6.642 ; 6.642 ; Rise       ; CLK             ;
;  O[63]    ; CLK        ; 7.155 ; 7.155 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; CLK   ; -11.071 ; -775.140      ;
+-------+---------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -1.380 ; -234.380              ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                                                                                                                                                    ;
+---------+-------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                           ; To Node                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -11.071 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst|inst1                   ; CLK          ; CLK         ; 1.000        ; -0.021     ; 12.082     ;
; -11.068 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst|inst1  ; CLK          ; CLK         ; 1.000        ; -0.021     ; 12.079     ;
; -11.043 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst|inst1                   ; CLK          ; CLK         ; 1.000        ; 0.001      ; 12.076     ;
; -11.040 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst|inst1  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 12.073     ;
; -11.039 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst|inst1                   ; CLK          ; CLK         ; 1.000        ; 0.001      ; 12.072     ;
; -11.036 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst|inst1  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 12.069     ;
; -11.015 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.021     ; 12.026     ;
; -10.987 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.001      ; 12.020     ;
; -10.983 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.001      ; 12.016     ;
; -10.903 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst|inst1                   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 11.935     ;
; -10.900 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst|inst1  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 11.932     ;
; -10.849 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst4|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst|inst1                   ; CLK          ; CLK         ; 1.000        ; -0.021     ; 11.860     ;
; -10.847 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 11.879     ;
; -10.846 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst4|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst|inst1  ; CLK          ; CLK         ; 1.000        ; -0.021     ; 11.857     ;
; -10.819 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst2|inst1 ; CLK          ; CLK         ; 1.000        ; -0.021     ; 11.830     ;
; -10.800 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst|inst1                   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 11.832     ;
; -10.797 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst|inst1  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 11.829     ;
; -10.793 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst|inst1                   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 11.825     ;
; -10.793 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst4|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; -0.021     ; 11.804     ;
; -10.791 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst2|inst1 ; CLK          ; CLK         ; 1.000        ; 0.001      ; 11.824     ;
; -10.790 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst|inst1  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 11.822     ;
; -10.787 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst2|inst1 ; CLK          ; CLK         ; 1.000        ; 0.001      ; 11.820     ;
; -10.774 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst1|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.021     ; 11.785     ;
; -10.746 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst1|inst1                  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 11.779     ;
; -10.744 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 11.776     ;
; -10.742 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst1|inst1                  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 11.775     ;
; -10.737 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 11.769     ;
; -10.676 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst3|inst1 ; CLK          ; CLK         ; 1.000        ; -0.021     ; 11.687     ;
; -10.651 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst2|inst1 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 11.683     ;
; -10.649 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst2|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.021     ; 11.660     ;
; -10.648 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst3|inst1 ; CLK          ; CLK         ; 1.000        ; 0.001      ; 11.681     ;
; -10.644 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst3|inst1 ; CLK          ; CLK         ; 1.000        ; 0.001      ; 11.677     ;
; -10.621 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst2|inst1                  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 11.654     ;
; -10.617 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst2|inst1                  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 11.650     ;
; -10.606 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst1|inst1                  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 11.638     ;
; -10.597 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst4|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst2|inst1 ; CLK          ; CLK         ; 1.000        ; -0.021     ; 11.608     ;
; -10.552 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst4|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst1|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.021     ; 11.563     ;
; -10.548 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst2|inst1 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 11.580     ;
; -10.541 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst2|inst1 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 11.573     ;
; -10.534 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst3|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst|inst1                   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 11.566     ;
; -10.531 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst3|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst|inst1  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 11.563     ;
; -10.518 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst4|inst1 ; CLK          ; CLK         ; 1.000        ; -0.021     ; 11.529     ;
; -10.508 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst3|inst1 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 11.540     ;
; -10.503 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst1|inst1                  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 11.535     ;
; -10.496 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst1|inst1                  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 11.528     ;
; -10.490 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst4|inst1 ; CLK          ; CLK         ; 1.000        ; 0.001      ; 11.523     ;
; -10.486 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst4|inst1 ; CLK          ; CLK         ; 1.000        ; 0.001      ; 11.519     ;
; -10.481 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst2|inst1                  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 11.513     ;
; -10.478 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst3|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 11.510     ;
; -10.466 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst4|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst|inst1                   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 11.498     ;
; -10.463 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst4|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst|inst1  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 11.495     ;
; -10.460 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst3|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst|inst1                   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 11.492     ;
; -10.457 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst3|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst|inst1  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 11.489     ;
; -10.454 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst4|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst3|inst1 ; CLK          ; CLK         ; 1.000        ; -0.021     ; 11.465     ;
; -10.427 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst3|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.021     ; 11.438     ;
; -10.427 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst4|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst2|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.021     ; 11.438     ;
; -10.423 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst1|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst|inst1                   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 11.455     ;
; -10.420 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst1|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst|inst1  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 11.452     ;
; -10.410 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst4|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 11.442     ;
; -10.405 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst3|inst1 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 11.437     ;
; -10.404 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst3|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 11.436     ;
; -10.399 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst3|inst1                  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 11.432     ;
; -10.398 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst3|inst1 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 11.430     ;
; -10.395 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst3|inst1                  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 11.428     ;
; -10.378 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst2|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst|inst1                   ; CLK          ; CLK         ; 1.000        ; 0.001      ; 11.411     ;
; -10.378 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst2|inst1                  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 11.410     ;
; -10.375 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst2|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst|inst1  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 11.408     ;
; -10.371 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst2|inst1                  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 11.403     ;
; -10.367 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst1|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 11.399     ;
; -10.352 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst4|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.021     ; 11.363     ;
; -10.350 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst4|inst1 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 11.382     ;
; -10.338 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst5|inst1 ; CLK          ; CLK         ; 1.000        ; -0.021     ; 11.349     ;
; -10.324 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst4|inst1                  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 11.357     ;
; -10.322 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst2|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.001      ; 11.355     ;
; -10.320 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst4|inst1                  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 11.353     ;
; -10.310 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst5|inst1 ; CLK          ; CLK         ; 1.000        ; 0.001      ; 11.343     ;
; -10.306 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst5|inst1 ; CLK          ; CLK         ; 1.000        ; 0.001      ; 11.339     ;
; -10.298 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst1|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst|inst1                   ; CLK          ; CLK         ; 1.000        ; 0.000      ; 11.330     ;
; -10.296 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst4|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst4|inst1 ; CLK          ; CLK         ; 1.000        ; -0.021     ; 11.307     ;
; -10.295 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst1|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst|inst1  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 11.327     ;
; -10.282 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst3|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst2|inst1 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 11.314     ;
; -10.259 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst3|inst1                  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 11.291     ;
; -10.247 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst4|inst1 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 11.279     ;
; -10.242 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst1|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst1|inst1 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 11.274     ;
; -10.240 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst4|inst1 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 11.272     ;
; -10.237 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst3|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst1|inst1                  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 11.269     ;
; -10.214 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst4|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst2|inst1 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 11.246     ;
; -10.208 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst3|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst2|inst1 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 11.240     ;
; -10.205 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst4|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst3|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.021     ; 11.216     ;
; -10.184 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst4|inst1                  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 11.216     ;
; -10.178 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst5|inst1                  ; CLK          ; CLK         ; 1.000        ; -0.021     ; 11.189     ;
; -10.171 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst1|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst2|inst1 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 11.203     ;
; -10.170 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst5|inst1 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 11.202     ;
; -10.169 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst4|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst1|inst1                  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 11.201     ;
; -10.163 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst3|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst1|inst1                  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 11.195     ;
; -10.156 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1 ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst3|inst1                  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 11.188     ;
; -10.150 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst5|inst1                  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 11.183     ;
; -10.149 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst3|inst1                  ; CLK          ; CLK         ; 1.000        ; 0.000      ; 11.181     ;
; -10.146 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst5|inst1                  ; CLK          ; CLK         ; 1.000        ; 0.001      ; 11.179     ;
; -10.139 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst3|inst1 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst3|inst1 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 11.171     ;
+---------+-------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                                                                                                                                      ;
+-------+---------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                             ; To Node                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst6                           ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst6                           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst8                           ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst8                           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst4                           ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst4                           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst2                           ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst2                           ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst12                          ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst12                          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst10                          ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst10                          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Controller:inst1|inst1                                                                ; Controller:inst1|inst1                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Controller:inst1|inst2                                                                ; Controller:inst1|inst2                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1                       ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1   ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1    ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst7|inst1    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1    ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst2|inst1    ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst2|inst1    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst|inst1     ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst|inst1     ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst1|SRwPL1bit:inst6|inst1   ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst1|SRwPL1bit:inst6|inst1   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst1|SRwPL1bit:inst2|inst1   ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst1|SRwPL1bit:inst2|inst1   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst2|inst1   ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst2|inst1   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst6|inst1   ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst6|inst1   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst4|inst1   ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst4|inst1   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst2|inst1   ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst2|inst1   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst|inst1    ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst|inst1    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst4|inst1   ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst4|inst1   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst|inst1    ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst|inst1    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst6|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst6|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst|inst1   ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst|inst1   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst6|inst1  ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst6|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst|inst1   ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst|inst1   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.237 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst5|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst4|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.389      ;
; 0.237 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst6|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst5|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.389      ;
; 0.240 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst2|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst1|SRwPL1bit:inst2|inst1                      ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst1|SRwPL1bit:inst3|inst1                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst3|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst2|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst6|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst5|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst5|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst4|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst4|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst3|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst7|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst6|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst4|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst3|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst3|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst2|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst7|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst6|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst2|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst1|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst7|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst5|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst4|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst7|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst6|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst12                          ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst10                          ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst2|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst3|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst2|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst1|inst1   ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst1|inst1                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst3|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst2|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst4|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst3|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst1|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst1|inst1                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.400      ;
; 0.251 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst1|inst1   ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst9|inst1                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.403      ;
; 0.253 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst7|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst7|inst1                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.405      ;
; 0.256 ; Controller:inst1|inst2                                                                ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.408      ;
; 0.261 ; Controller:inst1|inst2                                                                ; Controller:inst1|inst1                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.413      ;
; 0.278 ; Controller:inst1|inst                                                                 ; Controller:inst1|inst2                                                                ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.430      ;
; 0.288 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst3|inst1                      ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst4|inst1                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.440      ;
; 0.289 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst1|inst1                      ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst2|inst1                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.441      ;
; 0.291 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst5|inst1                      ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst6|inst1                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.443      ;
; 0.292 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst5|inst1   ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst5|inst1                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.444      ;
; 0.293 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst1|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst1|inst1                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.445      ;
; 0.293 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst7|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst7|inst1                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.445      ;
; 0.294 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst2|inst1    ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst|RFC:inst10|inst1                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.446      ;
; 0.295 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst3|inst1                      ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst4|inst1                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.447      ;
; 0.296 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst1|SRwPL1bit:inst|inst1                       ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst1|SRwPL1bit:inst1|inst1                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.448      ;
; 0.296 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst1|SRwPL1bit:inst1|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst1|SRwPL1bit:inst|inst1   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.448      ;
; 0.297 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst1|SRwPL1bit:inst2|inst1   ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst|RFC:inst2|inst1                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.449      ;
; 0.299 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst6|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst14|inst1                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.451      ;
; 0.300 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst|inst1     ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst|RFC:inst8|inst1                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.452      ;
; 0.303 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst3|inst1  ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst3|inst1                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.455      ;
; 0.317 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst|inst1   ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst7|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.469      ;
; 0.320 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst4|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst3|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.472      ;
; 0.322 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst1|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.474      ;
; 0.322 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst6|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst5|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.474      ;
; 0.322 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst2|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst3|SRwPL1bit:inst1|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.474      ;
; 0.323 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst1|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.475      ;
; 0.324 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst5|inst1                       ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst6|inst1                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.476      ;
; 0.325 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst6|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst1|SRwPL1bit:inst5|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.477      ;
; 0.325 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst5|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst4|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.477      ;
; 0.328 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst1|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst|inst1   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.480      ;
; 0.328 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst1|inst1   ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst|RFC:inst9|inst1                    ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.479      ;
; 0.359 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst3|inst1   ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst11|inst1                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst|inst1    ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst|inst1                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst2|inst1                       ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst3|inst1                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst1|SRwPL1bit:inst3|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst1|SRwPL1bit:inst2|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst2|inst1   ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst2|inst1                   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst4|inst1                      ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst5|inst1                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst6|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst5|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst|inst1   ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst7|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst1|SRwPL1bit:inst3|inst1                      ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst1|SRwPL1bit:inst4|inst1                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst1|inst1                       ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst2|inst1                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst|SRwPL:inst1|SRwPL1bit:inst6|inst1   ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst|RFC:inst6|inst1                    ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst6|inst1                      ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst7|inst1                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst|inst1                        ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst1|inst1                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst3|inst1                       ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst|SRwPL1bit:inst4|inst1                       ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst1|SRwPL1bit:inst5|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst1|SRwPL1bit:inst4|inst1  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst7|inst1 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst1|SRwPL:inst2|SRwPL1bit:inst6|inst1 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; Datapath:inst|SRwPL_64bits:inst4|SRwPL_32bit:inst1|SRwPL:inst|SRwPL1bit:inst6|inst1   ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst14|inst1                  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst2|inst1                      ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst3|SRwPL1bit:inst3|inst1                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst1|inst1  ; Datapath:inst|SRwPL_64bits:inst16|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst|inst1   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst4|inst1                      ; Datapath:inst|SRwPL_32bit:inst|SRwPL:inst2|SRwPL1bit:inst5|inst1                      ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.517      ;
+-------+---------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                                                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Controller:inst1|inst                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Controller:inst1|inst                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Controller:inst1|inst1                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Controller:inst1|inst1                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Controller:inst1|inst2                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Controller:inst1|inst2                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst10         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst10         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst12         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst12         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst2          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst2          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst4          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst4          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst6          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst6          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst8          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|Counter:inst12|Up_DownCounter6bit:inst3|inst8          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst10|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst10|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst11|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst11|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst12|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst12|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst13|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst13|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst14|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst14|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst15|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst15|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst1|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst1|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst2|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst2|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst3|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst3|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst4|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst4|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst5|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst5|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst6|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst6|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst7|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst7|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst8|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst8|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst9|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst9|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst|inst1   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst1|RFC:inst|inst1   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst10|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst10|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst11|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst11|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst12|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst12|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst13|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst13|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst14|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst14|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst15|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst15|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst1|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst1|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst2|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst2|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst3|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst3|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst4|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst4|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst5|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst5|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst6|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst6|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst7|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst7|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst8|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst8|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst9|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst9|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst|inst1   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst2|RFC:inst|inst1   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst10|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst10|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst11|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst11|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst12|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst12|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst13|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst13|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst14|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst14|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst15|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst15|inst1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst1|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst1|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst2|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst2|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Datapath:inst|REG_64bits:inst10|ThanhGhi16bit:inst3|RFC:inst3|inst1  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; CLK        ; 2.376  ; 2.376  ; Rise       ; CLK             ;
;  A[0]     ; CLK        ; -0.682 ; -0.682 ; Rise       ; CLK             ;
;  A[1]     ; CLK        ; 2.376  ; 2.376  ; Rise       ; CLK             ;
;  A[2]     ; CLK        ; 2.206  ; 2.206  ; Rise       ; CLK             ;
;  A[3]     ; CLK        ; 2.001  ; 2.001  ; Rise       ; CLK             ;
;  A[4]     ; CLK        ; 1.990  ; 1.990  ; Rise       ; CLK             ;
;  A[5]     ; CLK        ; 2.152  ; 2.152  ; Rise       ; CLK             ;
;  A[6]     ; CLK        ; 2.262  ; 2.262  ; Rise       ; CLK             ;
;  A[7]     ; CLK        ; 2.317  ; 2.317  ; Rise       ; CLK             ;
;  A[8]     ; CLK        ; 1.757  ; 1.757  ; Rise       ; CLK             ;
;  A[9]     ; CLK        ; 1.772  ; 1.772  ; Rise       ; CLK             ;
;  A[10]    ; CLK        ; 1.751  ; 1.751  ; Rise       ; CLK             ;
;  A[11]    ; CLK        ; 1.782  ; 1.782  ; Rise       ; CLK             ;
;  A[12]    ; CLK        ; 1.726  ; 1.726  ; Rise       ; CLK             ;
;  A[13]    ; CLK        ; 1.729  ; 1.729  ; Rise       ; CLK             ;
;  A[14]    ; CLK        ; 1.735  ; 1.735  ; Rise       ; CLK             ;
;  A[15]    ; CLK        ; 1.654  ; 1.654  ; Rise       ; CLK             ;
;  A[16]    ; CLK        ; 1.772  ; 1.772  ; Rise       ; CLK             ;
;  A[17]    ; CLK        ; 1.870  ; 1.870  ; Rise       ; CLK             ;
;  A[18]    ; CLK        ; 1.770  ; 1.770  ; Rise       ; CLK             ;
;  A[19]    ; CLK        ; 1.826  ; 1.826  ; Rise       ; CLK             ;
;  A[20]    ; CLK        ; 1.801  ; 1.801  ; Rise       ; CLK             ;
;  A[21]    ; CLK        ; 1.727  ; 1.727  ; Rise       ; CLK             ;
;  A[22]    ; CLK        ; 1.821  ; 1.821  ; Rise       ; CLK             ;
;  A[23]    ; CLK        ; 1.745  ; 1.745  ; Rise       ; CLK             ;
;  A[24]    ; CLK        ; 2.273  ; 2.273  ; Rise       ; CLK             ;
;  A[25]    ; CLK        ; 2.226  ; 2.226  ; Rise       ; CLK             ;
;  A[26]    ; CLK        ; 1.969  ; 1.969  ; Rise       ; CLK             ;
;  A[27]    ; CLK        ; 1.980  ; 1.980  ; Rise       ; CLK             ;
;  A[28]    ; CLK        ; 1.735  ; 1.735  ; Rise       ; CLK             ;
;  A[29]    ; CLK        ; 1.845  ; 1.845  ; Rise       ; CLK             ;
;  A[30]    ; CLK        ; 2.260  ; 2.260  ; Rise       ; CLK             ;
;  A[31]    ; CLK        ; 2.220  ; 2.220  ; Rise       ; CLK             ;
; B[*]      ; CLK        ; 2.942  ; 2.942  ; Rise       ; CLK             ;
;  B[0]     ; CLK        ; 2.270  ; 2.270  ; Rise       ; CLK             ;
;  B[1]     ; CLK        ; 2.361  ; 2.361  ; Rise       ; CLK             ;
;  B[2]     ; CLK        ; 2.635  ; 2.635  ; Rise       ; CLK             ;
;  B[3]     ; CLK        ; 2.246  ; 2.246  ; Rise       ; CLK             ;
;  B[4]     ; CLK        ; 2.509  ; 2.509  ; Rise       ; CLK             ;
;  B[5]     ; CLK        ; 2.725  ; 2.725  ; Rise       ; CLK             ;
;  B[6]     ; CLK        ; 2.942  ; 2.942  ; Rise       ; CLK             ;
;  B[7]     ; CLK        ; 2.756  ; 2.756  ; Rise       ; CLK             ;
;  B[8]     ; CLK        ; 2.342  ; 2.342  ; Rise       ; CLK             ;
;  B[9]     ; CLK        ; 2.231  ; 2.231  ; Rise       ; CLK             ;
;  B[10]    ; CLK        ; 2.047  ; 2.047  ; Rise       ; CLK             ;
;  B[11]    ; CLK        ; 1.930  ; 1.930  ; Rise       ; CLK             ;
;  B[12]    ; CLK        ; 1.941  ; 1.941  ; Rise       ; CLK             ;
;  B[13]    ; CLK        ; 2.105  ; 2.105  ; Rise       ; CLK             ;
;  B[14]    ; CLK        ; 1.981  ; 1.981  ; Rise       ; CLK             ;
;  B[15]    ; CLK        ; 2.286  ; 2.286  ; Rise       ; CLK             ;
;  B[16]    ; CLK        ; 2.483  ; 2.483  ; Rise       ; CLK             ;
;  B[17]    ; CLK        ; 1.936  ; 1.936  ; Rise       ; CLK             ;
;  B[18]    ; CLK        ; 2.069  ; 2.069  ; Rise       ; CLK             ;
;  B[19]    ; CLK        ; 2.288  ; 2.288  ; Rise       ; CLK             ;
;  B[20]    ; CLK        ; 1.929  ; 1.929  ; Rise       ; CLK             ;
;  B[21]    ; CLK        ; 2.222  ; 2.222  ; Rise       ; CLK             ;
;  B[22]    ; CLK        ; 1.746  ; 1.746  ; Rise       ; CLK             ;
;  B[23]    ; CLK        ; 2.226  ; 2.226  ; Rise       ; CLK             ;
;  B[24]    ; CLK        ; 2.118  ; 2.118  ; Rise       ; CLK             ;
;  B[25]    ; CLK        ; 1.741  ; 1.741  ; Rise       ; CLK             ;
;  B[26]    ; CLK        ; 2.078  ; 2.078  ; Rise       ; CLK             ;
;  B[27]    ; CLK        ; 2.166  ; 2.166  ; Rise       ; CLK             ;
;  B[28]    ; CLK        ; 2.366  ; 2.366  ; Rise       ; CLK             ;
;  B[29]    ; CLK        ; 2.150  ; 2.150  ; Rise       ; CLK             ;
;  B[30]    ; CLK        ; 2.480  ; 2.480  ; Rise       ; CLK             ;
;  B[31]    ; CLK        ; 2.249  ; 2.249  ; Rise       ; CLK             ;
; Start     ; CLK        ; -0.350 ; -0.350 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; CLK        ; 0.802  ; 0.802  ; Rise       ; CLK             ;
;  A[0]     ; CLK        ; 0.802  ; 0.802  ; Rise       ; CLK             ;
;  A[1]     ; CLK        ; -2.256 ; -2.256 ; Rise       ; CLK             ;
;  A[2]     ; CLK        ; -2.086 ; -2.086 ; Rise       ; CLK             ;
;  A[3]     ; CLK        ; -1.881 ; -1.881 ; Rise       ; CLK             ;
;  A[4]     ; CLK        ; -1.870 ; -1.870 ; Rise       ; CLK             ;
;  A[5]     ; CLK        ; -2.032 ; -2.032 ; Rise       ; CLK             ;
;  A[6]     ; CLK        ; -2.142 ; -2.142 ; Rise       ; CLK             ;
;  A[7]     ; CLK        ; -2.197 ; -2.197 ; Rise       ; CLK             ;
;  A[8]     ; CLK        ; -1.637 ; -1.637 ; Rise       ; CLK             ;
;  A[9]     ; CLK        ; -1.652 ; -1.652 ; Rise       ; CLK             ;
;  A[10]    ; CLK        ; -1.631 ; -1.631 ; Rise       ; CLK             ;
;  A[11]    ; CLK        ; -1.662 ; -1.662 ; Rise       ; CLK             ;
;  A[12]    ; CLK        ; -1.606 ; -1.606 ; Rise       ; CLK             ;
;  A[13]    ; CLK        ; -1.609 ; -1.609 ; Rise       ; CLK             ;
;  A[14]    ; CLK        ; -1.615 ; -1.615 ; Rise       ; CLK             ;
;  A[15]    ; CLK        ; -1.534 ; -1.534 ; Rise       ; CLK             ;
;  A[16]    ; CLK        ; -1.652 ; -1.652 ; Rise       ; CLK             ;
;  A[17]    ; CLK        ; -1.750 ; -1.750 ; Rise       ; CLK             ;
;  A[18]    ; CLK        ; -1.650 ; -1.650 ; Rise       ; CLK             ;
;  A[19]    ; CLK        ; -1.706 ; -1.706 ; Rise       ; CLK             ;
;  A[20]    ; CLK        ; -1.681 ; -1.681 ; Rise       ; CLK             ;
;  A[21]    ; CLK        ; -1.607 ; -1.607 ; Rise       ; CLK             ;
;  A[22]    ; CLK        ; -1.701 ; -1.701 ; Rise       ; CLK             ;
;  A[23]    ; CLK        ; -1.625 ; -1.625 ; Rise       ; CLK             ;
;  A[24]    ; CLK        ; -2.153 ; -2.153 ; Rise       ; CLK             ;
;  A[25]    ; CLK        ; -2.106 ; -2.106 ; Rise       ; CLK             ;
;  A[26]    ; CLK        ; -1.849 ; -1.849 ; Rise       ; CLK             ;
;  A[27]    ; CLK        ; -1.860 ; -1.860 ; Rise       ; CLK             ;
;  A[28]    ; CLK        ; -1.615 ; -1.615 ; Rise       ; CLK             ;
;  A[29]    ; CLK        ; -1.725 ; -1.725 ; Rise       ; CLK             ;
;  A[30]    ; CLK        ; -2.140 ; -2.140 ; Rise       ; CLK             ;
;  A[31]    ; CLK        ; -2.100 ; -2.100 ; Rise       ; CLK             ;
; B[*]      ; CLK        ; -1.621 ; -1.621 ; Rise       ; CLK             ;
;  B[0]     ; CLK        ; -2.150 ; -2.150 ; Rise       ; CLK             ;
;  B[1]     ; CLK        ; -2.241 ; -2.241 ; Rise       ; CLK             ;
;  B[2]     ; CLK        ; -2.515 ; -2.515 ; Rise       ; CLK             ;
;  B[3]     ; CLK        ; -2.126 ; -2.126 ; Rise       ; CLK             ;
;  B[4]     ; CLK        ; -2.389 ; -2.389 ; Rise       ; CLK             ;
;  B[5]     ; CLK        ; -2.605 ; -2.605 ; Rise       ; CLK             ;
;  B[6]     ; CLK        ; -2.822 ; -2.822 ; Rise       ; CLK             ;
;  B[7]     ; CLK        ; -2.636 ; -2.636 ; Rise       ; CLK             ;
;  B[8]     ; CLK        ; -2.222 ; -2.222 ; Rise       ; CLK             ;
;  B[9]     ; CLK        ; -2.111 ; -2.111 ; Rise       ; CLK             ;
;  B[10]    ; CLK        ; -1.927 ; -1.927 ; Rise       ; CLK             ;
;  B[11]    ; CLK        ; -1.810 ; -1.810 ; Rise       ; CLK             ;
;  B[12]    ; CLK        ; -1.821 ; -1.821 ; Rise       ; CLK             ;
;  B[13]    ; CLK        ; -1.985 ; -1.985 ; Rise       ; CLK             ;
;  B[14]    ; CLK        ; -1.861 ; -1.861 ; Rise       ; CLK             ;
;  B[15]    ; CLK        ; -2.166 ; -2.166 ; Rise       ; CLK             ;
;  B[16]    ; CLK        ; -2.363 ; -2.363 ; Rise       ; CLK             ;
;  B[17]    ; CLK        ; -1.816 ; -1.816 ; Rise       ; CLK             ;
;  B[18]    ; CLK        ; -1.949 ; -1.949 ; Rise       ; CLK             ;
;  B[19]    ; CLK        ; -2.168 ; -2.168 ; Rise       ; CLK             ;
;  B[20]    ; CLK        ; -1.809 ; -1.809 ; Rise       ; CLK             ;
;  B[21]    ; CLK        ; -2.102 ; -2.102 ; Rise       ; CLK             ;
;  B[22]    ; CLK        ; -1.626 ; -1.626 ; Rise       ; CLK             ;
;  B[23]    ; CLK        ; -2.106 ; -2.106 ; Rise       ; CLK             ;
;  B[24]    ; CLK        ; -1.998 ; -1.998 ; Rise       ; CLK             ;
;  B[25]    ; CLK        ; -1.621 ; -1.621 ; Rise       ; CLK             ;
;  B[26]    ; CLK        ; -1.958 ; -1.958 ; Rise       ; CLK             ;
;  B[27]    ; CLK        ; -2.046 ; -2.046 ; Rise       ; CLK             ;
;  B[28]    ; CLK        ; -2.246 ; -2.246 ; Rise       ; CLK             ;
;  B[29]    ; CLK        ; -2.030 ; -2.030 ; Rise       ; CLK             ;
;  B[30]    ; CLK        ; -2.360 ; -2.360 ; Rise       ; CLK             ;
;  B[31]    ; CLK        ; -2.129 ; -2.129 ; Rise       ; CLK             ;
; Start     ; CLK        ; 0.470  ; 0.470  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Done      ; CLK        ; 4.844 ; 4.844 ; Rise       ; CLK             ;
; O[*]      ; CLK        ; 4.531 ; 4.531 ; Rise       ; CLK             ;
;  O[0]     ; CLK        ; 4.235 ; 4.235 ; Rise       ; CLK             ;
;  O[1]     ; CLK        ; 4.087 ; 4.087 ; Rise       ; CLK             ;
;  O[2]     ; CLK        ; 4.457 ; 4.457 ; Rise       ; CLK             ;
;  O[3]     ; CLK        ; 3.805 ; 3.805 ; Rise       ; CLK             ;
;  O[4]     ; CLK        ; 3.691 ; 3.691 ; Rise       ; CLK             ;
;  O[5]     ; CLK        ; 4.309 ; 4.309 ; Rise       ; CLK             ;
;  O[6]     ; CLK        ; 4.146 ; 4.146 ; Rise       ; CLK             ;
;  O[7]     ; CLK        ; 4.236 ; 4.236 ; Rise       ; CLK             ;
;  O[8]     ; CLK        ; 3.780 ; 3.780 ; Rise       ; CLK             ;
;  O[9]     ; CLK        ; 3.663 ; 3.663 ; Rise       ; CLK             ;
;  O[10]    ; CLK        ; 3.898 ; 3.898 ; Rise       ; CLK             ;
;  O[11]    ; CLK        ; 4.013 ; 4.013 ; Rise       ; CLK             ;
;  O[12]    ; CLK        ; 3.687 ; 3.687 ; Rise       ; CLK             ;
;  O[13]    ; CLK        ; 4.455 ; 4.455 ; Rise       ; CLK             ;
;  O[14]    ; CLK        ; 4.320 ; 4.320 ; Rise       ; CLK             ;
;  O[15]    ; CLK        ; 4.301 ; 4.301 ; Rise       ; CLK             ;
;  O[16]    ; CLK        ; 3.643 ; 3.643 ; Rise       ; CLK             ;
;  O[17]    ; CLK        ; 3.653 ; 3.653 ; Rise       ; CLK             ;
;  O[18]    ; CLK        ; 3.853 ; 3.853 ; Rise       ; CLK             ;
;  O[19]    ; CLK        ; 4.271 ; 4.271 ; Rise       ; CLK             ;
;  O[20]    ; CLK        ; 3.761 ; 3.761 ; Rise       ; CLK             ;
;  O[21]    ; CLK        ; 4.344 ; 4.344 ; Rise       ; CLK             ;
;  O[22]    ; CLK        ; 4.307 ; 4.307 ; Rise       ; CLK             ;
;  O[23]    ; CLK        ; 3.978 ; 3.978 ; Rise       ; CLK             ;
;  O[24]    ; CLK        ; 4.401 ; 4.401 ; Rise       ; CLK             ;
;  O[25]    ; CLK        ; 3.686 ; 3.686 ; Rise       ; CLK             ;
;  O[26]    ; CLK        ; 3.662 ; 3.662 ; Rise       ; CLK             ;
;  O[27]    ; CLK        ; 4.214 ; 4.214 ; Rise       ; CLK             ;
;  O[28]    ; CLK        ; 3.836 ; 3.836 ; Rise       ; CLK             ;
;  O[29]    ; CLK        ; 3.872 ; 3.872 ; Rise       ; CLK             ;
;  O[30]    ; CLK        ; 3.913 ; 3.913 ; Rise       ; CLK             ;
;  O[31]    ; CLK        ; 4.005 ; 4.005 ; Rise       ; CLK             ;
;  O[32]    ; CLK        ; 4.099 ; 4.099 ; Rise       ; CLK             ;
;  O[33]    ; CLK        ; 4.165 ; 4.165 ; Rise       ; CLK             ;
;  O[34]    ; CLK        ; 4.018 ; 4.018 ; Rise       ; CLK             ;
;  O[35]    ; CLK        ; 4.112 ; 4.112 ; Rise       ; CLK             ;
;  O[36]    ; CLK        ; 3.738 ; 3.738 ; Rise       ; CLK             ;
;  O[37]    ; CLK        ; 3.736 ; 3.736 ; Rise       ; CLK             ;
;  O[38]    ; CLK        ; 4.406 ; 4.406 ; Rise       ; CLK             ;
;  O[39]    ; CLK        ; 4.175 ; 4.175 ; Rise       ; CLK             ;
;  O[40]    ; CLK        ; 4.296 ; 4.296 ; Rise       ; CLK             ;
;  O[41]    ; CLK        ; 4.334 ; 4.334 ; Rise       ; CLK             ;
;  O[42]    ; CLK        ; 4.150 ; 4.150 ; Rise       ; CLK             ;
;  O[43]    ; CLK        ; 4.337 ; 4.337 ; Rise       ; CLK             ;
;  O[44]    ; CLK        ; 4.430 ; 4.430 ; Rise       ; CLK             ;
;  O[45]    ; CLK        ; 4.409 ; 4.409 ; Rise       ; CLK             ;
;  O[46]    ; CLK        ; 3.822 ; 3.822 ; Rise       ; CLK             ;
;  O[47]    ; CLK        ; 3.892 ; 3.892 ; Rise       ; CLK             ;
;  O[48]    ; CLK        ; 3.677 ; 3.677 ; Rise       ; CLK             ;
;  O[49]    ; CLK        ; 3.676 ; 3.676 ; Rise       ; CLK             ;
;  O[50]    ; CLK        ; 4.402 ; 4.402 ; Rise       ; CLK             ;
;  O[51]    ; CLK        ; 4.383 ; 4.383 ; Rise       ; CLK             ;
;  O[52]    ; CLK        ; 4.124 ; 4.124 ; Rise       ; CLK             ;
;  O[53]    ; CLK        ; 3.646 ; 3.646 ; Rise       ; CLK             ;
;  O[54]    ; CLK        ; 4.287 ; 4.287 ; Rise       ; CLK             ;
;  O[55]    ; CLK        ; 3.826 ; 3.826 ; Rise       ; CLK             ;
;  O[56]    ; CLK        ; 4.013 ; 4.013 ; Rise       ; CLK             ;
;  O[57]    ; CLK        ; 3.664 ; 3.664 ; Rise       ; CLK             ;
;  O[58]    ; CLK        ; 3.980 ; 3.980 ; Rise       ; CLK             ;
;  O[59]    ; CLK        ; 4.102 ; 4.102 ; Rise       ; CLK             ;
;  O[60]    ; CLK        ; 4.531 ; 4.531 ; Rise       ; CLK             ;
;  O[61]    ; CLK        ; 4.200 ; 4.200 ; Rise       ; CLK             ;
;  O[62]    ; CLK        ; 3.775 ; 3.775 ; Rise       ; CLK             ;
;  O[63]    ; CLK        ; 4.017 ; 4.017 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Done      ; CLK        ; 4.434 ; 4.434 ; Rise       ; CLK             ;
; O[*]      ; CLK        ; 3.643 ; 3.643 ; Rise       ; CLK             ;
;  O[0]     ; CLK        ; 4.235 ; 4.235 ; Rise       ; CLK             ;
;  O[1]     ; CLK        ; 4.087 ; 4.087 ; Rise       ; CLK             ;
;  O[2]     ; CLK        ; 4.457 ; 4.457 ; Rise       ; CLK             ;
;  O[3]     ; CLK        ; 3.805 ; 3.805 ; Rise       ; CLK             ;
;  O[4]     ; CLK        ; 3.691 ; 3.691 ; Rise       ; CLK             ;
;  O[5]     ; CLK        ; 4.309 ; 4.309 ; Rise       ; CLK             ;
;  O[6]     ; CLK        ; 4.146 ; 4.146 ; Rise       ; CLK             ;
;  O[7]     ; CLK        ; 4.236 ; 4.236 ; Rise       ; CLK             ;
;  O[8]     ; CLK        ; 3.780 ; 3.780 ; Rise       ; CLK             ;
;  O[9]     ; CLK        ; 3.663 ; 3.663 ; Rise       ; CLK             ;
;  O[10]    ; CLK        ; 3.898 ; 3.898 ; Rise       ; CLK             ;
;  O[11]    ; CLK        ; 4.013 ; 4.013 ; Rise       ; CLK             ;
;  O[12]    ; CLK        ; 3.687 ; 3.687 ; Rise       ; CLK             ;
;  O[13]    ; CLK        ; 4.455 ; 4.455 ; Rise       ; CLK             ;
;  O[14]    ; CLK        ; 4.320 ; 4.320 ; Rise       ; CLK             ;
;  O[15]    ; CLK        ; 4.301 ; 4.301 ; Rise       ; CLK             ;
;  O[16]    ; CLK        ; 3.643 ; 3.643 ; Rise       ; CLK             ;
;  O[17]    ; CLK        ; 3.653 ; 3.653 ; Rise       ; CLK             ;
;  O[18]    ; CLK        ; 3.853 ; 3.853 ; Rise       ; CLK             ;
;  O[19]    ; CLK        ; 4.271 ; 4.271 ; Rise       ; CLK             ;
;  O[20]    ; CLK        ; 3.761 ; 3.761 ; Rise       ; CLK             ;
;  O[21]    ; CLK        ; 4.344 ; 4.344 ; Rise       ; CLK             ;
;  O[22]    ; CLK        ; 4.307 ; 4.307 ; Rise       ; CLK             ;
;  O[23]    ; CLK        ; 3.978 ; 3.978 ; Rise       ; CLK             ;
;  O[24]    ; CLK        ; 4.401 ; 4.401 ; Rise       ; CLK             ;
;  O[25]    ; CLK        ; 3.686 ; 3.686 ; Rise       ; CLK             ;
;  O[26]    ; CLK        ; 3.662 ; 3.662 ; Rise       ; CLK             ;
;  O[27]    ; CLK        ; 4.214 ; 4.214 ; Rise       ; CLK             ;
;  O[28]    ; CLK        ; 3.836 ; 3.836 ; Rise       ; CLK             ;
;  O[29]    ; CLK        ; 3.872 ; 3.872 ; Rise       ; CLK             ;
;  O[30]    ; CLK        ; 3.913 ; 3.913 ; Rise       ; CLK             ;
;  O[31]    ; CLK        ; 4.005 ; 4.005 ; Rise       ; CLK             ;
;  O[32]    ; CLK        ; 4.099 ; 4.099 ; Rise       ; CLK             ;
;  O[33]    ; CLK        ; 4.165 ; 4.165 ; Rise       ; CLK             ;
;  O[34]    ; CLK        ; 4.018 ; 4.018 ; Rise       ; CLK             ;
;  O[35]    ; CLK        ; 4.112 ; 4.112 ; Rise       ; CLK             ;
;  O[36]    ; CLK        ; 3.738 ; 3.738 ; Rise       ; CLK             ;
;  O[37]    ; CLK        ; 3.736 ; 3.736 ; Rise       ; CLK             ;
;  O[38]    ; CLK        ; 4.406 ; 4.406 ; Rise       ; CLK             ;
;  O[39]    ; CLK        ; 4.175 ; 4.175 ; Rise       ; CLK             ;
;  O[40]    ; CLK        ; 4.296 ; 4.296 ; Rise       ; CLK             ;
;  O[41]    ; CLK        ; 4.334 ; 4.334 ; Rise       ; CLK             ;
;  O[42]    ; CLK        ; 4.150 ; 4.150 ; Rise       ; CLK             ;
;  O[43]    ; CLK        ; 4.337 ; 4.337 ; Rise       ; CLK             ;
;  O[44]    ; CLK        ; 4.430 ; 4.430 ; Rise       ; CLK             ;
;  O[45]    ; CLK        ; 4.409 ; 4.409 ; Rise       ; CLK             ;
;  O[46]    ; CLK        ; 3.822 ; 3.822 ; Rise       ; CLK             ;
;  O[47]    ; CLK        ; 3.892 ; 3.892 ; Rise       ; CLK             ;
;  O[48]    ; CLK        ; 3.677 ; 3.677 ; Rise       ; CLK             ;
;  O[49]    ; CLK        ; 3.676 ; 3.676 ; Rise       ; CLK             ;
;  O[50]    ; CLK        ; 4.402 ; 4.402 ; Rise       ; CLK             ;
;  O[51]    ; CLK        ; 4.383 ; 4.383 ; Rise       ; CLK             ;
;  O[52]    ; CLK        ; 4.124 ; 4.124 ; Rise       ; CLK             ;
;  O[53]    ; CLK        ; 3.646 ; 3.646 ; Rise       ; CLK             ;
;  O[54]    ; CLK        ; 4.287 ; 4.287 ; Rise       ; CLK             ;
;  O[55]    ; CLK        ; 3.826 ; 3.826 ; Rise       ; CLK             ;
;  O[56]    ; CLK        ; 4.013 ; 4.013 ; Rise       ; CLK             ;
;  O[57]    ; CLK        ; 3.664 ; 3.664 ; Rise       ; CLK             ;
;  O[58]    ; CLK        ; 3.980 ; 3.980 ; Rise       ; CLK             ;
;  O[59]    ; CLK        ; 4.102 ; 4.102 ; Rise       ; CLK             ;
;  O[60]    ; CLK        ; 4.531 ; 4.531 ; Rise       ; CLK             ;
;  O[61]    ; CLK        ; 4.200 ; 4.200 ; Rise       ; CLK             ;
;  O[62]    ; CLK        ; 3.775 ; 3.775 ; Rise       ; CLK             ;
;  O[63]    ; CLK        ; 4.017 ; 4.017 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -27.490   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  CLK             ; -27.490   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -2087.82  ; 0.0   ; 0.0      ; 0.0     ; -234.38             ;
;  CLK             ; -2087.820 ; 0.000 ; N/A      ; N/A     ; -234.380            ;
+------------------+-----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; CLK        ; 4.432  ; 4.432  ; Rise       ; CLK             ;
;  A[0]     ; CLK        ; -0.682 ; -0.682 ; Rise       ; CLK             ;
;  A[1]     ; CLK        ; 4.432  ; 4.432  ; Rise       ; CLK             ;
;  A[2]     ; CLK        ; 4.158  ; 4.158  ; Rise       ; CLK             ;
;  A[3]     ; CLK        ; 3.801  ; 3.801  ; Rise       ; CLK             ;
;  A[4]     ; CLK        ; 3.778  ; 3.778  ; Rise       ; CLK             ;
;  A[5]     ; CLK        ; 4.036  ; 4.036  ; Rise       ; CLK             ;
;  A[6]     ; CLK        ; 4.222  ; 4.222  ; Rise       ; CLK             ;
;  A[7]     ; CLK        ; 4.344  ; 4.344  ; Rise       ; CLK             ;
;  A[8]     ; CLK        ; 3.250  ; 3.250  ; Rise       ; CLK             ;
;  A[9]     ; CLK        ; 3.259  ; 3.259  ; Rise       ; CLK             ;
;  A[10]    ; CLK        ; 3.215  ; 3.215  ; Rise       ; CLK             ;
;  A[11]    ; CLK        ; 3.272  ; 3.272  ; Rise       ; CLK             ;
;  A[12]    ; CLK        ; 3.153  ; 3.153  ; Rise       ; CLK             ;
;  A[13]    ; CLK        ; 3.184  ; 3.184  ; Rise       ; CLK             ;
;  A[14]    ; CLK        ; 3.140  ; 3.140  ; Rise       ; CLK             ;
;  A[15]    ; CLK        ; 2.989  ; 2.989  ; Rise       ; CLK             ;
;  A[16]    ; CLK        ; 3.264  ; 3.264  ; Rise       ; CLK             ;
;  A[17]    ; CLK        ; 3.434  ; 3.434  ; Rise       ; CLK             ;
;  A[18]    ; CLK        ; 3.258  ; 3.258  ; Rise       ; CLK             ;
;  A[19]    ; CLK        ; 3.409  ; 3.409  ; Rise       ; CLK             ;
;  A[20]    ; CLK        ; 3.288  ; 3.288  ; Rise       ; CLK             ;
;  A[21]    ; CLK        ; 3.126  ; 3.126  ; Rise       ; CLK             ;
;  A[22]    ; CLK        ; 3.311  ; 3.311  ; Rise       ; CLK             ;
;  A[23]    ; CLK        ; 3.153  ; 3.153  ; Rise       ; CLK             ;
;  A[24]    ; CLK        ; 4.288  ; 4.288  ; Rise       ; CLK             ;
;  A[25]    ; CLK        ; 4.168  ; 4.168  ; Rise       ; CLK             ;
;  A[26]    ; CLK        ; 3.548  ; 3.548  ; Rise       ; CLK             ;
;  A[27]    ; CLK        ; 3.697  ; 3.697  ; Rise       ; CLK             ;
;  A[28]    ; CLK        ; 3.173  ; 3.173  ; Rise       ; CLK             ;
;  A[29]    ; CLK        ; 3.436  ; 3.436  ; Rise       ; CLK             ;
;  A[30]    ; CLK        ; 4.244  ; 4.244  ; Rise       ; CLK             ;
;  A[31]    ; CLK        ; 4.221  ; 4.221  ; Rise       ; CLK             ;
; B[*]      ; CLK        ; 5.735  ; 5.735  ; Rise       ; CLK             ;
;  B[0]     ; CLK        ; 4.282  ; 4.282  ; Rise       ; CLK             ;
;  B[1]     ; CLK        ; 4.572  ; 4.572  ; Rise       ; CLK             ;
;  B[2]     ; CLK        ; 5.028  ; 5.028  ; Rise       ; CLK             ;
;  B[3]     ; CLK        ; 4.229  ; 4.229  ; Rise       ; CLK             ;
;  B[4]     ; CLK        ; 4.916  ; 4.916  ; Rise       ; CLK             ;
;  B[5]     ; CLK        ; 5.218  ; 5.218  ; Rise       ; CLK             ;
;  B[6]     ; CLK        ; 5.735  ; 5.735  ; Rise       ; CLK             ;
;  B[7]     ; CLK        ; 5.309  ; 5.309  ; Rise       ; CLK             ;
;  B[8]     ; CLK        ; 4.476  ; 4.476  ; Rise       ; CLK             ;
;  B[9]     ; CLK        ; 4.281  ; 4.281  ; Rise       ; CLK             ;
;  B[10]    ; CLK        ; 3.896  ; 3.896  ; Rise       ; CLK             ;
;  B[11]    ; CLK        ; 3.683  ; 3.683  ; Rise       ; CLK             ;
;  B[12]    ; CLK        ; 3.679  ; 3.679  ; Rise       ; CLK             ;
;  B[13]    ; CLK        ; 3.838  ; 3.838  ; Rise       ; CLK             ;
;  B[14]    ; CLK        ; 3.565  ; 3.565  ; Rise       ; CLK             ;
;  B[15]    ; CLK        ; 4.295  ; 4.295  ; Rise       ; CLK             ;
;  B[16]    ; CLK        ; 4.772  ; 4.772  ; Rise       ; CLK             ;
;  B[17]    ; CLK        ; 3.643  ; 3.643  ; Rise       ; CLK             ;
;  B[18]    ; CLK        ; 3.909  ; 3.909  ; Rise       ; CLK             ;
;  B[19]    ; CLK        ; 4.230  ; 4.230  ; Rise       ; CLK             ;
;  B[20]    ; CLK        ; 3.632  ; 3.632  ; Rise       ; CLK             ;
;  B[21]    ; CLK        ; 4.177  ; 4.177  ; Rise       ; CLK             ;
;  B[22]    ; CLK        ; 3.199  ; 3.199  ; Rise       ; CLK             ;
;  B[23]    ; CLK        ; 4.269  ; 4.269  ; Rise       ; CLK             ;
;  B[24]    ; CLK        ; 3.916  ; 3.916  ; Rise       ; CLK             ;
;  B[25]    ; CLK        ; 3.195  ; 3.195  ; Rise       ; CLK             ;
;  B[26]    ; CLK        ; 3.899  ; 3.899  ; Rise       ; CLK             ;
;  B[27]    ; CLK        ; 4.042  ; 4.042  ; Rise       ; CLK             ;
;  B[28]    ; CLK        ; 4.495  ; 4.495  ; Rise       ; CLK             ;
;  B[29]    ; CLK        ; 4.026  ; 4.026  ; Rise       ; CLK             ;
;  B[30]    ; CLK        ; 4.731  ; 4.731  ; Rise       ; CLK             ;
;  B[31]    ; CLK        ; 4.292  ; 4.292  ; Rise       ; CLK             ;
; Start     ; CLK        ; -0.032 ; -0.032 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; CLK        ; 0.944  ; 0.944  ; Rise       ; CLK             ;
;  A[0]     ; CLK        ; 0.944  ; 0.944  ; Rise       ; CLK             ;
;  A[1]     ; CLK        ; -2.256 ; -2.256 ; Rise       ; CLK             ;
;  A[2]     ; CLK        ; -2.086 ; -2.086 ; Rise       ; CLK             ;
;  A[3]     ; CLK        ; -1.881 ; -1.881 ; Rise       ; CLK             ;
;  A[4]     ; CLK        ; -1.870 ; -1.870 ; Rise       ; CLK             ;
;  A[5]     ; CLK        ; -2.032 ; -2.032 ; Rise       ; CLK             ;
;  A[6]     ; CLK        ; -2.142 ; -2.142 ; Rise       ; CLK             ;
;  A[7]     ; CLK        ; -2.197 ; -2.197 ; Rise       ; CLK             ;
;  A[8]     ; CLK        ; -1.637 ; -1.637 ; Rise       ; CLK             ;
;  A[9]     ; CLK        ; -1.652 ; -1.652 ; Rise       ; CLK             ;
;  A[10]    ; CLK        ; -1.631 ; -1.631 ; Rise       ; CLK             ;
;  A[11]    ; CLK        ; -1.662 ; -1.662 ; Rise       ; CLK             ;
;  A[12]    ; CLK        ; -1.606 ; -1.606 ; Rise       ; CLK             ;
;  A[13]    ; CLK        ; -1.609 ; -1.609 ; Rise       ; CLK             ;
;  A[14]    ; CLK        ; -1.615 ; -1.615 ; Rise       ; CLK             ;
;  A[15]    ; CLK        ; -1.534 ; -1.534 ; Rise       ; CLK             ;
;  A[16]    ; CLK        ; -1.652 ; -1.652 ; Rise       ; CLK             ;
;  A[17]    ; CLK        ; -1.750 ; -1.750 ; Rise       ; CLK             ;
;  A[18]    ; CLK        ; -1.650 ; -1.650 ; Rise       ; CLK             ;
;  A[19]    ; CLK        ; -1.706 ; -1.706 ; Rise       ; CLK             ;
;  A[20]    ; CLK        ; -1.681 ; -1.681 ; Rise       ; CLK             ;
;  A[21]    ; CLK        ; -1.607 ; -1.607 ; Rise       ; CLK             ;
;  A[22]    ; CLK        ; -1.701 ; -1.701 ; Rise       ; CLK             ;
;  A[23]    ; CLK        ; -1.625 ; -1.625 ; Rise       ; CLK             ;
;  A[24]    ; CLK        ; -2.153 ; -2.153 ; Rise       ; CLK             ;
;  A[25]    ; CLK        ; -2.106 ; -2.106 ; Rise       ; CLK             ;
;  A[26]    ; CLK        ; -1.849 ; -1.849 ; Rise       ; CLK             ;
;  A[27]    ; CLK        ; -1.860 ; -1.860 ; Rise       ; CLK             ;
;  A[28]    ; CLK        ; -1.615 ; -1.615 ; Rise       ; CLK             ;
;  A[29]    ; CLK        ; -1.725 ; -1.725 ; Rise       ; CLK             ;
;  A[30]    ; CLK        ; -2.140 ; -2.140 ; Rise       ; CLK             ;
;  A[31]    ; CLK        ; -2.100 ; -2.100 ; Rise       ; CLK             ;
; B[*]      ; CLK        ; -1.621 ; -1.621 ; Rise       ; CLK             ;
;  B[0]     ; CLK        ; -2.150 ; -2.150 ; Rise       ; CLK             ;
;  B[1]     ; CLK        ; -2.241 ; -2.241 ; Rise       ; CLK             ;
;  B[2]     ; CLK        ; -2.515 ; -2.515 ; Rise       ; CLK             ;
;  B[3]     ; CLK        ; -2.126 ; -2.126 ; Rise       ; CLK             ;
;  B[4]     ; CLK        ; -2.389 ; -2.389 ; Rise       ; CLK             ;
;  B[5]     ; CLK        ; -2.605 ; -2.605 ; Rise       ; CLK             ;
;  B[6]     ; CLK        ; -2.822 ; -2.822 ; Rise       ; CLK             ;
;  B[7]     ; CLK        ; -2.636 ; -2.636 ; Rise       ; CLK             ;
;  B[8]     ; CLK        ; -2.222 ; -2.222 ; Rise       ; CLK             ;
;  B[9]     ; CLK        ; -2.111 ; -2.111 ; Rise       ; CLK             ;
;  B[10]    ; CLK        ; -1.927 ; -1.927 ; Rise       ; CLK             ;
;  B[11]    ; CLK        ; -1.810 ; -1.810 ; Rise       ; CLK             ;
;  B[12]    ; CLK        ; -1.821 ; -1.821 ; Rise       ; CLK             ;
;  B[13]    ; CLK        ; -1.985 ; -1.985 ; Rise       ; CLK             ;
;  B[14]    ; CLK        ; -1.861 ; -1.861 ; Rise       ; CLK             ;
;  B[15]    ; CLK        ; -2.166 ; -2.166 ; Rise       ; CLK             ;
;  B[16]    ; CLK        ; -2.363 ; -2.363 ; Rise       ; CLK             ;
;  B[17]    ; CLK        ; -1.816 ; -1.816 ; Rise       ; CLK             ;
;  B[18]    ; CLK        ; -1.949 ; -1.949 ; Rise       ; CLK             ;
;  B[19]    ; CLK        ; -2.168 ; -2.168 ; Rise       ; CLK             ;
;  B[20]    ; CLK        ; -1.809 ; -1.809 ; Rise       ; CLK             ;
;  B[21]    ; CLK        ; -2.102 ; -2.102 ; Rise       ; CLK             ;
;  B[22]    ; CLK        ; -1.626 ; -1.626 ; Rise       ; CLK             ;
;  B[23]    ; CLK        ; -2.106 ; -2.106 ; Rise       ; CLK             ;
;  B[24]    ; CLK        ; -1.998 ; -1.998 ; Rise       ; CLK             ;
;  B[25]    ; CLK        ; -1.621 ; -1.621 ; Rise       ; CLK             ;
;  B[26]    ; CLK        ; -1.958 ; -1.958 ; Rise       ; CLK             ;
;  B[27]    ; CLK        ; -2.046 ; -2.046 ; Rise       ; CLK             ;
;  B[28]    ; CLK        ; -2.246 ; -2.246 ; Rise       ; CLK             ;
;  B[29]    ; CLK        ; -2.030 ; -2.030 ; Rise       ; CLK             ;
;  B[30]    ; CLK        ; -2.360 ; -2.360 ; Rise       ; CLK             ;
;  B[31]    ; CLK        ; -2.129 ; -2.129 ; Rise       ; CLK             ;
; Start     ; CLK        ; 0.470  ; 0.470  ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Done      ; CLK        ; 8.937 ; 8.937 ; Rise       ; CLK             ;
; O[*]      ; CLK        ; 8.119 ; 8.119 ; Rise       ; CLK             ;
;  O[0]     ; CLK        ; 7.634 ; 7.634 ; Rise       ; CLK             ;
;  O[1]     ; CLK        ; 7.345 ; 7.345 ; Rise       ; CLK             ;
;  O[2]     ; CLK        ; 8.119 ; 8.119 ; Rise       ; CLK             ;
;  O[3]     ; CLK        ; 6.686 ; 6.686 ; Rise       ; CLK             ;
;  O[4]     ; CLK        ; 6.447 ; 6.447 ; Rise       ; CLK             ;
;  O[5]     ; CLK        ; 7.812 ; 7.812 ; Rise       ; CLK             ;
;  O[6]     ; CLK        ; 7.368 ; 7.368 ; Rise       ; CLK             ;
;  O[7]     ; CLK        ; 7.566 ; 7.566 ; Rise       ; CLK             ;
;  O[8]     ; CLK        ; 6.652 ; 6.652 ; Rise       ; CLK             ;
;  O[9]     ; CLK        ; 6.400 ; 6.400 ; Rise       ; CLK             ;
;  O[10]    ; CLK        ; 6.910 ; 6.910 ; Rise       ; CLK             ;
;  O[11]    ; CLK        ; 7.154 ; 7.154 ; Rise       ; CLK             ;
;  O[12]    ; CLK        ; 6.429 ; 6.429 ; Rise       ; CLK             ;
;  O[13]    ; CLK        ; 8.101 ; 8.101 ; Rise       ; CLK             ;
;  O[14]    ; CLK        ; 7.776 ; 7.776 ; Rise       ; CLK             ;
;  O[15]    ; CLK        ; 7.808 ; 7.808 ; Rise       ; CLK             ;
;  O[16]    ; CLK        ; 6.366 ; 6.366 ; Rise       ; CLK             ;
;  O[17]    ; CLK        ; 6.374 ; 6.374 ; Rise       ; CLK             ;
;  O[18]    ; CLK        ; 6.822 ; 6.822 ; Rise       ; CLK             ;
;  O[19]    ; CLK        ; 7.779 ; 7.779 ; Rise       ; CLK             ;
;  O[20]    ; CLK        ; 6.623 ; 6.623 ; Rise       ; CLK             ;
;  O[21]    ; CLK        ; 7.732 ; 7.732 ; Rise       ; CLK             ;
;  O[22]    ; CLK        ; 7.798 ; 7.798 ; Rise       ; CLK             ;
;  O[23]    ; CLK        ; 7.045 ; 7.045 ; Rise       ; CLK             ;
;  O[24]    ; CLK        ; 8.042 ; 8.042 ; Rise       ; CLK             ;
;  O[25]    ; CLK        ; 6.428 ; 6.428 ; Rise       ; CLK             ;
;  O[26]    ; CLK        ; 6.405 ; 6.405 ; Rise       ; CLK             ;
;  O[27]    ; CLK        ; 7.596 ; 7.596 ; Rise       ; CLK             ;
;  O[28]    ; CLK        ; 6.709 ; 6.709 ; Rise       ; CLK             ;
;  O[29]    ; CLK        ; 6.926 ; 6.926 ; Rise       ; CLK             ;
;  O[30]    ; CLK        ; 6.923 ; 6.923 ; Rise       ; CLK             ;
;  O[31]    ; CLK        ; 7.194 ; 7.194 ; Rise       ; CLK             ;
;  O[32]    ; CLK        ; 7.323 ; 7.323 ; Rise       ; CLK             ;
;  O[33]    ; CLK        ; 7.635 ; 7.635 ; Rise       ; CLK             ;
;  O[34]    ; CLK        ; 7.088 ; 7.088 ; Rise       ; CLK             ;
;  O[35]    ; CLK        ; 7.354 ; 7.354 ; Rise       ; CLK             ;
;  O[36]    ; CLK        ; 6.585 ; 6.585 ; Rise       ; CLK             ;
;  O[37]    ; CLK        ; 6.582 ; 6.582 ; Rise       ; CLK             ;
;  O[38]    ; CLK        ; 8.028 ; 8.028 ; Rise       ; CLK             ;
;  O[39]    ; CLK        ; 7.650 ; 7.650 ; Rise       ; CLK             ;
;  O[40]    ; CLK        ; 7.780 ; 7.780 ; Rise       ; CLK             ;
;  O[41]    ; CLK        ; 7.859 ; 7.859 ; Rise       ; CLK             ;
;  O[42]    ; CLK        ; 7.490 ; 7.490 ; Rise       ; CLK             ;
;  O[43]    ; CLK        ; 7.803 ; 7.803 ; Rise       ; CLK             ;
;  O[44]    ; CLK        ; 8.057 ; 8.057 ; Rise       ; CLK             ;
;  O[45]    ; CLK        ; 8.039 ; 8.039 ; Rise       ; CLK             ;
;  O[46]    ; CLK        ; 6.691 ; 6.691 ; Rise       ; CLK             ;
;  O[47]    ; CLK        ; 6.898 ; 6.898 ; Rise       ; CLK             ;
;  O[48]    ; CLK        ; 6.404 ; 6.404 ; Rise       ; CLK             ;
;  O[49]    ; CLK        ; 6.404 ; 6.404 ; Rise       ; CLK             ;
;  O[50]    ; CLK        ; 8.015 ; 8.015 ; Rise       ; CLK             ;
;  O[51]    ; CLK        ; 7.916 ; 7.916 ; Rise       ; CLK             ;
;  O[52]    ; CLK        ; 7.325 ; 7.325 ; Rise       ; CLK             ;
;  O[53]    ; CLK        ; 6.373 ; 6.373 ; Rise       ; CLK             ;
;  O[54]    ; CLK        ; 7.828 ; 7.828 ; Rise       ; CLK             ;
;  O[55]    ; CLK        ; 6.767 ; 6.767 ; Rise       ; CLK             ;
;  O[56]    ; CLK        ; 7.106 ; 7.106 ; Rise       ; CLK             ;
;  O[57]    ; CLK        ; 6.391 ; 6.391 ; Rise       ; CLK             ;
;  O[58]    ; CLK        ; 7.116 ; 7.116 ; Rise       ; CLK             ;
;  O[59]    ; CLK        ; 7.348 ; 7.348 ; Rise       ; CLK             ;
;  O[60]    ; CLK        ; 8.042 ; 8.042 ; Rise       ; CLK             ;
;  O[61]    ; CLK        ; 7.566 ; 7.566 ; Rise       ; CLK             ;
;  O[62]    ; CLK        ; 6.642 ; 6.642 ; Rise       ; CLK             ;
;  O[63]    ; CLK        ; 7.155 ; 7.155 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; Done      ; CLK        ; 4.434 ; 4.434 ; Rise       ; CLK             ;
; O[*]      ; CLK        ; 3.643 ; 3.643 ; Rise       ; CLK             ;
;  O[0]     ; CLK        ; 4.235 ; 4.235 ; Rise       ; CLK             ;
;  O[1]     ; CLK        ; 4.087 ; 4.087 ; Rise       ; CLK             ;
;  O[2]     ; CLK        ; 4.457 ; 4.457 ; Rise       ; CLK             ;
;  O[3]     ; CLK        ; 3.805 ; 3.805 ; Rise       ; CLK             ;
;  O[4]     ; CLK        ; 3.691 ; 3.691 ; Rise       ; CLK             ;
;  O[5]     ; CLK        ; 4.309 ; 4.309 ; Rise       ; CLK             ;
;  O[6]     ; CLK        ; 4.146 ; 4.146 ; Rise       ; CLK             ;
;  O[7]     ; CLK        ; 4.236 ; 4.236 ; Rise       ; CLK             ;
;  O[8]     ; CLK        ; 3.780 ; 3.780 ; Rise       ; CLK             ;
;  O[9]     ; CLK        ; 3.663 ; 3.663 ; Rise       ; CLK             ;
;  O[10]    ; CLK        ; 3.898 ; 3.898 ; Rise       ; CLK             ;
;  O[11]    ; CLK        ; 4.013 ; 4.013 ; Rise       ; CLK             ;
;  O[12]    ; CLK        ; 3.687 ; 3.687 ; Rise       ; CLK             ;
;  O[13]    ; CLK        ; 4.455 ; 4.455 ; Rise       ; CLK             ;
;  O[14]    ; CLK        ; 4.320 ; 4.320 ; Rise       ; CLK             ;
;  O[15]    ; CLK        ; 4.301 ; 4.301 ; Rise       ; CLK             ;
;  O[16]    ; CLK        ; 3.643 ; 3.643 ; Rise       ; CLK             ;
;  O[17]    ; CLK        ; 3.653 ; 3.653 ; Rise       ; CLK             ;
;  O[18]    ; CLK        ; 3.853 ; 3.853 ; Rise       ; CLK             ;
;  O[19]    ; CLK        ; 4.271 ; 4.271 ; Rise       ; CLK             ;
;  O[20]    ; CLK        ; 3.761 ; 3.761 ; Rise       ; CLK             ;
;  O[21]    ; CLK        ; 4.344 ; 4.344 ; Rise       ; CLK             ;
;  O[22]    ; CLK        ; 4.307 ; 4.307 ; Rise       ; CLK             ;
;  O[23]    ; CLK        ; 3.978 ; 3.978 ; Rise       ; CLK             ;
;  O[24]    ; CLK        ; 4.401 ; 4.401 ; Rise       ; CLK             ;
;  O[25]    ; CLK        ; 3.686 ; 3.686 ; Rise       ; CLK             ;
;  O[26]    ; CLK        ; 3.662 ; 3.662 ; Rise       ; CLK             ;
;  O[27]    ; CLK        ; 4.214 ; 4.214 ; Rise       ; CLK             ;
;  O[28]    ; CLK        ; 3.836 ; 3.836 ; Rise       ; CLK             ;
;  O[29]    ; CLK        ; 3.872 ; 3.872 ; Rise       ; CLK             ;
;  O[30]    ; CLK        ; 3.913 ; 3.913 ; Rise       ; CLK             ;
;  O[31]    ; CLK        ; 4.005 ; 4.005 ; Rise       ; CLK             ;
;  O[32]    ; CLK        ; 4.099 ; 4.099 ; Rise       ; CLK             ;
;  O[33]    ; CLK        ; 4.165 ; 4.165 ; Rise       ; CLK             ;
;  O[34]    ; CLK        ; 4.018 ; 4.018 ; Rise       ; CLK             ;
;  O[35]    ; CLK        ; 4.112 ; 4.112 ; Rise       ; CLK             ;
;  O[36]    ; CLK        ; 3.738 ; 3.738 ; Rise       ; CLK             ;
;  O[37]    ; CLK        ; 3.736 ; 3.736 ; Rise       ; CLK             ;
;  O[38]    ; CLK        ; 4.406 ; 4.406 ; Rise       ; CLK             ;
;  O[39]    ; CLK        ; 4.175 ; 4.175 ; Rise       ; CLK             ;
;  O[40]    ; CLK        ; 4.296 ; 4.296 ; Rise       ; CLK             ;
;  O[41]    ; CLK        ; 4.334 ; 4.334 ; Rise       ; CLK             ;
;  O[42]    ; CLK        ; 4.150 ; 4.150 ; Rise       ; CLK             ;
;  O[43]    ; CLK        ; 4.337 ; 4.337 ; Rise       ; CLK             ;
;  O[44]    ; CLK        ; 4.430 ; 4.430 ; Rise       ; CLK             ;
;  O[45]    ; CLK        ; 4.409 ; 4.409 ; Rise       ; CLK             ;
;  O[46]    ; CLK        ; 3.822 ; 3.822 ; Rise       ; CLK             ;
;  O[47]    ; CLK        ; 3.892 ; 3.892 ; Rise       ; CLK             ;
;  O[48]    ; CLK        ; 3.677 ; 3.677 ; Rise       ; CLK             ;
;  O[49]    ; CLK        ; 3.676 ; 3.676 ; Rise       ; CLK             ;
;  O[50]    ; CLK        ; 4.402 ; 4.402 ; Rise       ; CLK             ;
;  O[51]    ; CLK        ; 4.383 ; 4.383 ; Rise       ; CLK             ;
;  O[52]    ; CLK        ; 4.124 ; 4.124 ; Rise       ; CLK             ;
;  O[53]    ; CLK        ; 3.646 ; 3.646 ; Rise       ; CLK             ;
;  O[54]    ; CLK        ; 4.287 ; 4.287 ; Rise       ; CLK             ;
;  O[55]    ; CLK        ; 3.826 ; 3.826 ; Rise       ; CLK             ;
;  O[56]    ; CLK        ; 4.013 ; 4.013 ; Rise       ; CLK             ;
;  O[57]    ; CLK        ; 3.664 ; 3.664 ; Rise       ; CLK             ;
;  O[58]    ; CLK        ; 3.980 ; 3.980 ; Rise       ; CLK             ;
;  O[59]    ; CLK        ; 4.102 ; 4.102 ; Rise       ; CLK             ;
;  O[60]    ; CLK        ; 4.531 ; 4.531 ; Rise       ; CLK             ;
;  O[61]    ; CLK        ; 4.200 ; 4.200 ; Rise       ; CLK             ;
;  O[62]    ; CLK        ; 3.775 ; 3.775 ; Rise       ; CLK             ;
;  O[63]    ; CLK        ; 4.017 ; 4.017 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 12832    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 12832    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 65    ; 65   ;
; Unconstrained Input Port Paths  ; 65    ; 65   ;
; Unconstrained Output Ports      ; 65    ; 65   ;
; Unconstrained Output Port Paths ; 67    ; 67   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun May 21 17:15:23 2023
Info: Command: quartus_sta topic -c topic
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'topic.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -27.490
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -27.490     -2087.820 CLK 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -234.380 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -11.071
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -11.071      -775.140 CLK 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -234.380 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4557 megabytes
    Info: Processing ended: Sun May 21 17:15:24 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


