\section{CFET（Complementary FET）構造}
CFET（Complementary Field-Effect Transistor）は、n型およびp型のトランジスタを垂直方向に積層した三次元デバイス構造であり、  
従来の平面配置（lateral arrangement）から垂直配置（vertical stacking）への構造転換を特徴とする。  
このアプローチにより、トランジスタ・セルが占有する平面面積を大幅に削減し、  
同一チップ面積あたりの集積度をFinFETやGAA構造を超えて向上させることが可能となる。

CFETでは、nFETとpFETが上下に積層され、それぞれ独立したゲートおよびソース／ドレイン構造を持つ。  
この垂直積層構造により、同一セル内で上下デバイスが相補的に動作するため、  
標準セル高さを縮小しながら論理駆動能力を維持できる。  
さらに、Backside Power Rail（BPR）技術との統合が容易であり、  
信号線と電源線の物理的分離によって配線抵抗および寄生結合を低減し、電源ノイズ耐性を向上させる。

GAA技術をベースとするCFETでは、上下のトランジスタを独立に電気的制御する必要があるため、  
チャネル層間のアイソレーション精度および熱干渉の抑制が設計上の要点となる。  
n型とp型デバイスが異なる移動度・発熱特性を有する場合、  
垂直方向の熱対称性（thermal symmetry）が支配因子となり、  
電流駆動能力および信頼性（NBTI／HCI耐性）に直接影響を及ぼす。

製造上の課題としては、垂直積層におけるソース／ドレインの選択的エピタキシャル成長、  
層間絶縁膜（Inter-Layer Dielectric; ILD）の平坦化精度、  
およびn/pトランジスタ間の電気的アイソレーション確保が挙げられる。  
特に、上部デバイス形成後に下部デバイス特性が劣化しないよう、  
プロセス全体の低温化（$<400\,^{\circ}\mathrm{C}$）が不可欠である。  
このため、Selective EpitaxyやLow-Temperature ALDによるメタルゲート堆積など、  
熱負荷を最小限に抑えるプロセス技術が開発されている。

CFETは、GAAを超えて「論理対称性と物理空間効率の両立」を実現する究極の三次元CMOSアーキテクチャである。  
現在、IMEC、Intel、Samsungなどの主要研究機関・メーカーが試作段階に到達しており、  
1\,nmクラス以降のロジックデバイスにおける有力な主流候補と位置付けられている。  
次章では、こうした三次元構造を支える配線および電源インテグレーション技術（BEOLおよびBPR）について論じる。

\input{tables/tab_cfet_stack}
\input{figs/fig_cfet_cross}
