XUSB_PADCTL_HSIC_PADX_CTL0,FUNC_0
XUSB_PADCTL_HSIC_PADX_CTL1,FUNC_1
XUSB_PADCTL_HSIC_PADX_CTL2,FUNC_2
XUSB_PADCTL_HSIC_PAD_CTL0_PD_RX_DATA0,VAR_0
XUSB_PADCTL_HSIC_PAD_CTL0_PD_RX_DATA1,VAR_1
XUSB_PADCTL_HSIC_PAD_CTL0_PD_RX_STROBE,VAR_2
XUSB_PADCTL_HSIC_PAD_CTL0_PD_TX_DATA0,VAR_3
XUSB_PADCTL_HSIC_PAD_CTL0_PD_TX_DATA1,VAR_4
XUSB_PADCTL_HSIC_PAD_CTL0_PD_TX_STROBE,VAR_5
XUSB_PADCTL_HSIC_PAD_CTL0_PD_ZI_DATA0,VAR_6
XUSB_PADCTL_HSIC_PAD_CTL0_PD_ZI_DATA1,VAR_7
XUSB_PADCTL_HSIC_PAD_CTL0_PD_ZI_STROBE,VAR_8
XUSB_PADCTL_HSIC_PAD_CTL0_RPD_DATA0,VAR_9
XUSB_PADCTL_HSIC_PAD_CTL0_RPD_DATA1,VAR_10
XUSB_PADCTL_HSIC_PAD_CTL0_RPD_STROBE,VAR_11
XUSB_PADCTL_HSIC_PAD_CTL0_RPU_DATA0,VAR_12
XUSB_PADCTL_HSIC_PAD_CTL0_RPU_DATA1,VAR_13
XUSB_PADCTL_HSIC_PAD_CTL0_RPU_STROBE,VAR_14
XUSB_PADCTL_HSIC_PAD_CTL1_TX_RTUNEP_MASK,VAR_15
XUSB_PADCTL_HSIC_PAD_CTL1_TX_RTUNEP_SHIFT,VAR_16
XUSB_PADCTL_HSIC_PAD_CTL2_RX_DATA_TRIM_MASK,VAR_17
XUSB_PADCTL_HSIC_PAD_CTL2_RX_DATA_TRIM_SHIFT,VAR_18
XUSB_PADCTL_HSIC_PAD_CTL2_RX_STROBE_TRIM_MASK,VAR_19
XUSB_PADCTL_HSIC_PAD_CTL2_RX_STROBE_TRIM_SHIFT,VAR_20
XUSB_PADCTL_HSIC_PAD_TRK_CTL,VAR_21
XUSB_PADCTL_HSIC_PAD_TRK_CTL_PD_TRK,VAR_22
XUSB_PADCTL_HSIC_PAD_TRK_CTL_TRK_DONE_RESET_TIMER_MASK,VAR_23
XUSB_PADCTL_HSIC_PAD_TRK_CTL_TRK_DONE_RESET_TIMER_SHIFT,VAR_24
XUSB_PADCTL_HSIC_PAD_TRK_CTL_TRK_DONE_RESET_TIMER_VAL,VAR_25
XUSB_PADCTL_HSIC_PAD_TRK_CTL_TRK_START_TIMER_MASK,VAR_26
XUSB_PADCTL_HSIC_PAD_TRK_CTL_TRK_START_TIMER_SHIFT,VAR_27
XUSB_PADCTL_HSIC_PAD_TRK_CTL_TRK_START_TIMER_VAL,VAR_28
XUSB_PADCTL_HSIC_STRB_TRIM_CONTROL,VAR_29
clk_disable_unprepare,FUNC_3
clk_prepare_enable,FUNC_4
padctl_readl,FUNC_5
padctl_writel,FUNC_6
phy_get_drvdata,FUNC_7
regulator_disable,FUNC_8
regulator_enable,FUNC_9
to_hsic_lane,FUNC_10
to_hsic_pad,FUNC_11
to_tegra210_xusb_padctl,FUNC_12
udelay,FUNC_13
tegra210_hsic_phy_power_on,FUNC_14
phy,VAR_30
lane,VAR_31
hsic,VAR_32
pad,VAR_33
padctl,VAR_34
priv,VAR_35
index,VAR_36
value,VAR_37
err,VAR_38
