# **数字电路实验报告：实验 04_Verilog 硬件描述语言** 

姓名：曾舒立；学号：PB19000200；日期：2021/11/1。

## **实验目的** 

掌握 Verilog HDL 常用语法

能够熟练阅读并理解 Verilog 代码

能够设计较复杂的数字功能电路

能够将 Verilog 代码与实际硬件相对应

## **实验环境** 

PC 一台

Windows 或 Linux 操作系统

Java 运行环境（jre）

Logisim 仿真工具vlab.ustc.edu.cn (jre、Logisim 工具以及 Verilog 语法介绍都可在此网站获取)

## 实验过程

### 题目1

```verilog
module test(
input a,
output reg b);//由于b在always内被赋值，b必须为reg型
always @(*)
begin
    if(a) b = 1'b0;//if语句需要写在过程语句中
    else b = 1'b1;
end
endmodule
```

### 题目2

```verilog
module test(
input [4:0] a,
output reg [4:0] b);//补全
always@(*)
b = a;
endmodule//补全
```

### 题目3

```verilog
c=8'b0011_0000
d=8'b1111_0011
e=8'b1100_0011
f=8'b1100_1100
g=8'b0011_0000
h=8'b0000_0110
i=8'b0000_0000
j=8'b1111_0000
k=8'b0100_0011
```

### 题目4

```verilog
module sub_test(
input a,b,
output c);//由于c为assign中被赋值的值，于是c应该为wire型
assign c = (a<b)? a : b;
endmodule

module test(
input a,b,c,
output o);
wire temp;//由于temp为被调用模块的输出，必须为wire型
sub_test s0(.a(a),.b(b),.c(temp));//调用模块时，端口信号可以通过位置或名称进行关联，但两种关联方式不能混用。
sub_test s1(temp,c,o);//同上行
endmodule
```

### 题目5

```verilog
module sub_test(
input a,b,//括号内应该包括input与output的所有端口
output o);//同上
assign o = a + b;
endmodule

module test(
input a,b,
output c);
    sub_test sub_test(a,b,c);//例化模块不应该在always内
endmodule
```

## **总结与思考** 

1. 请总结本次实验的收获

   学会了verilog的语法，理解了verilog所描述的是实际电路的功能而不是一个过程。

2. 请评价本次实验的难易程度

   较为简单。

3. 请评价本次实验的任务量

   比较合适。

4. 请为本次实验提供改进建议

   暂无。