Classic Timing Analyzer report for AA2380-MAXV_TSTQ9
Wed Jan 31 08:46:57 2024
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'AVG[0]'
  7. Clock Setup: 'SR[0]'
  8. Clock Setup: 'MCLK'
  9. Clock Setup: 'SR[1]'
 10. Clock Setup: 'AVG[1]'
 11. Clock Setup: 'SR[2]'
 12. Clock Setup: 'AVG[2]'
 13. Clock Setup: 'AQMODE'
 14. Clock Hold: 'AVG[0]'
 15. Clock Hold: 'SR[0]'
 16. Clock Hold: 'MCLK'
 17. Clock Hold: 'SR[1]'
 18. Clock Hold: 'AVG[1]'
 19. Clock Hold: 'SR[2]'
 20. Clock Hold: 'AVG[2]'
 21. Clock Hold: 'AQMODE'
 22. tsu
 23. tco
 24. tpd
 25. th
 26. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                                                 ;
+------------------------------+------------------------------------------+---------------+----------------------------------+-------------------------------------------+-----------------------------------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From                                      ; To                                      ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+-------------------------------------------+-----------------------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; 14.803 ns                        ; AQMODE                                    ; F1_readADC_multimodes:inst2|AVGen_READ  ; --         ; AVG[2]   ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 22.772 ns                        ; F20_EmulateADC:inst1|SRDATA[23]           ; SDOR                                    ; AVG[0]     ; --       ; 0            ;
; Worst-case tpd               ; N/A                                      ; None          ; 17.323 ns                        ; AVG[2]                                    ; Test_ADC_SHIFT                          ; --         ; --       ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; 6.465 ns                         ; AQMODE                                    ; F1_readADC_multimodes:inst2|AVGen_SCK   ; --         ; AVG[0]   ; 0            ;
; Clock Setup: 'AVG[2]'        ; N/A                                      ; None          ; 43.53 MHz ( period = 22.974 ns ) ; F1_readADC_multimodes:inst2|CNVen_SCK     ; F1_readADC_multimodes:inst2|T_CNVen_SCK ; AVG[2]     ; AVG[2]   ; 0            ;
; Clock Setup: 'SR[2]'         ; N/A                                      ; None          ; 51.86 MHz ( period = 19.284 ns ) ; F1_readADC_multimodes:inst2|CNVen_SCK     ; F1_readADC_multimodes:inst2|T_CNVen_SCK ; SR[2]      ; SR[2]    ; 0            ;
; Clock Setup: 'AVG[1]'        ; N/A                                      ; None          ; 55.25 MHz ( period = 18.098 ns ) ; F1_readADC_multimodes:inst2|CNVen_SCK     ; F1_readADC_multimodes:inst2|T_CNVen_SCK ; AVG[1]     ; AVG[1]   ; 0            ;
; Clock Setup: 'AVG[0]'        ; N/A                                      ; None          ; 55.85 MHz ( period = 17.904 ns ) ; F1_readADC_multimodes:inst2|CNVen_SCK     ; F1_readADC_multimodes:inst2|T_CNVen_SCK ; AVG[0]     ; AVG[0]   ; 0            ;
; Clock Setup: 'SR[1]'         ; N/A                                      ; None          ; 56.09 MHz ( period = 17.828 ns ) ; F1_readADC_multimodes:inst2|CNVen_SCK     ; F1_readADC_multimodes:inst2|T_CNVen_SCK ; SR[1]      ; SR[1]    ; 0            ;
; Clock Setup: 'SR[0]'         ; N/A                                      ; None          ; 57.98 MHz ( period = 17.248 ns ) ; F1_readADC_multimodes:inst2|CNVen_SCK     ; F1_readADC_multimodes:inst2|T_CNVen_SCK ; SR[0]      ; SR[0]    ; 0            ;
; Clock Setup: 'MCLK'          ; N/A                                      ; None          ; 71.09 MHz ( period = 14.066 ns ) ; F1_readADC_multimodes:inst2|CNVen_SCK     ; F1_readADC_multimodes:inst2|T_CNVen_SCK ; MCLK       ; MCLK     ; 0            ;
; Clock Setup: 'AQMODE'        ; N/A                                      ; None          ; 150.11 MHz ( period = 6.662 ns ) ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVen_SCK   ; AQMODE     ; AQMODE   ; 0            ;
; Clock Hold: 'AVG[2]'         ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[17] ; AVG[2]     ; AVG[2]   ; 315          ;
; Clock Hold: 'MCLK'           ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; F1_readADC_multimodes:inst2|sBUSYR        ; F1_readADC_multimodes:inst2|CNVen_SHFT  ; MCLK       ; MCLK     ; 265          ;
; Clock Hold: 'SR[2]'          ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[17] ; SR[2]      ; SR[2]    ; 288          ;
; Clock Hold: 'SR[0]'          ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; F20_EmulateADC:inst1|SRDATA[12]           ; F20_EmulateADC:inst1|SRDATA[13]         ; SR[0]      ; SR[0]    ; 289          ;
; Clock Hold: 'AVG[0]'         ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; F20_EmulateADC:inst1|SRDATA[12]           ; F20_EmulateADC:inst1|SRDATA[13]         ; AVG[0]     ; AVG[0]   ; 289          ;
; Clock Hold: 'SR[1]'          ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; F20_EmulateADC:inst1|SRDATA[12]           ; F20_EmulateADC:inst1|SRDATA[13]         ; SR[1]      ; SR[1]    ; 289          ;
; Clock Hold: 'AVG[1]'         ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; F20_EmulateADC:inst1|SRDATA[12]           ; F20_EmulateADC:inst1|SRDATA[13]         ; AVG[1]     ; AVG[1]   ; 289          ;
; Clock Hold: 'AQMODE'         ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[17] ; AQMODE     ; AQMODE   ; 3            ;
; Total number of failed paths ;                                          ;               ;                                  ;                                           ;                                         ;            ;          ; 2027         ;
+------------------------------+------------------------------------------+---------------+----------------------------------+-------------------------------------------+-----------------------------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EPM570F256C4       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; Off                ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; AVG[0]          ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; SR[0]           ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; MCLK            ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; SR[1]           ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; AVG[1]          ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; SR[2]           ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; AVG[2]          ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; AQMODE          ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'AVG[0]'                                                                                                                                                                                                                                                                             ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------------------+-------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                                      ; To                                        ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------------------+-------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 55.85 MHz ( period = 17.904 ns )                    ; F1_readADC_multimodes:inst2|CNVen_SCK     ; F1_readADC_multimodes:inst2|T_CNVen_SCK   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 1.858 ns                ;
; N/A                                     ; 56.17 MHz ( period = 17.804 ns )                    ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; F1_readADC_multimodes:inst2|T_CNVen_SHFT  ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 1.808 ns                ;
; N/A                                     ; 74.83 MHz ( period = 13.363 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; F1_readADC_multimodes:inst2|DOUTR[7]      ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.182 ns                ;
; N/A                                     ; 74.84 MHz ( period = 13.361 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; F1_readADC_multimodes:inst2|DOUTL[7]      ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.180 ns                ;
; N/A                                     ; 75.84 MHz ( period = 13.185 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; F1_readADC_multimodes:inst2|DOUTR[2]      ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.004 ns                ;
; N/A                                     ; 75.88 MHz ( period = 13.178 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; F1_readADC_multimodes:inst2|DOUTL[2]      ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.997 ns                ;
; N/A                                     ; 76.06 MHz ( period = 13.147 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; F1_readADC_multimodes:inst2|DOUTL[14]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.966 ns                ;
; N/A                                     ; 76.12 MHz ( period = 13.137 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; F1_readADC_multimodes:inst2|DOUTR[14]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.956 ns                ;
; N/A                                     ; 76.31 MHz ( period = 13.105 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; F1_readADC_multimodes:inst2|DOUTL[10]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.924 ns                ;
; N/A                                     ; 76.33 MHz ( period = 13.101 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; F1_readADC_multimodes:inst2|DOUTR[10]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.920 ns                ;
; N/A                                     ; 76.85 MHz ( period = 13.013 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; F1_readADC_multimodes:inst2|DOUTR[5]      ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.832 ns                ;
; N/A                                     ; 76.86 MHz ( period = 13.011 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; F1_readADC_multimodes:inst2|DOUTL[5]      ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.830 ns                ;
; N/A                                     ; 76.95 MHz ( period = 12.995 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; F1_readADC_multimodes:inst2|DOUTL[8]      ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.814 ns                ;
; N/A                                     ; 76.96 MHz ( period = 12.994 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; F1_readADC_multimodes:inst2|DOUTR[8]      ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.813 ns                ;
; N/A                                     ; 77.25 MHz ( period = 12.945 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; F1_readADC_multimodes:inst2|DOUTL[12]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.764 ns                ;
; N/A                                     ; 77.26 MHz ( period = 12.944 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; F1_readADC_multimodes:inst2|DOUTR[12]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.763 ns                ;
; N/A                                     ; 78.93 MHz ( period = 12.669 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; F1_readADC_multimodes:inst2|DOUTR[9]      ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.488 ns                ;
; N/A                                     ; 78.94 MHz ( period = 12.668 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; F1_readADC_multimodes:inst2|DOUTR[3]      ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.487 ns                ;
; N/A                                     ; 78.95 MHz ( period = 12.667 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; F1_readADC_multimodes:inst2|DOUTL[3]      ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.486 ns                ;
; N/A                                     ; 78.96 MHz ( period = 12.665 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; F1_readADC_multimodes:inst2|DOUTL[9]      ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.484 ns                ;
; N/A                                     ; 80.12 MHz ( period = 12.481 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; F1_readADC_multimodes:inst2|DOUTR[11]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.300 ns                ;
; N/A                                     ; 80.15 MHz ( period = 12.476 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; F1_readADC_multimodes:inst2|DOUTL[11]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.295 ns                ;
; N/A                                     ; 80.99 MHz ( period = 12.347 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 5.467 ns                ;
; N/A                                     ; 81.29 MHz ( period = 12.302 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; F1_readADC_multimodes:inst2|DOUTL[22]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.121 ns                ;
; N/A                                     ; 81.29 MHz ( period = 12.302 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; F1_readADC_multimodes:inst2|DOUTR[22]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.121 ns                ;
; N/A                                     ; 81.44 MHz ( period = 12.279 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; F1_readADC_multimodes:inst2|DOUTR[18]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.098 ns                ;
; N/A                                     ; 81.45 MHz ( period = 12.278 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; F1_readADC_multimodes:inst2|DOUTL[18]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.097 ns                ;
; N/A                                     ; 81.98 MHz ( period = 12.198 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; F1_readADC_multimodes:inst2|DOUTR[23]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.017 ns                ;
; N/A                                     ; 82.03 MHz ( period = 12.190 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; F1_readADC_multimodes:inst2|DOUTL[23]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.009 ns                ;
; N/A                                     ; 82.08 MHz ( period = 12.183 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; F1_readADC_multimodes:inst2|DOUTR[19]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.002 ns                ;
; N/A                                     ; 82.09 MHz ( period = 12.182 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; F1_readADC_multimodes:inst2|DOUTL[19]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.001 ns                ;
; N/A                                     ; 83.02 MHz ( period = 12.045 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 5.186 ns                ;
; N/A                                     ; 83.03 MHz ( period = 12.044 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.082 ns                ;
; N/A                                     ; 83.03 MHz ( period = 12.044 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.082 ns                ;
; N/A                                     ; 83.03 MHz ( period = 12.044 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.082 ns                ;
; N/A                                     ; 83.03 MHz ( period = 12.044 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.082 ns                ;
; N/A                                     ; 83.72 MHz ( period = 11.944 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 5.064 ns                ;
; N/A                                     ; 85.95 MHz ( period = 11.634 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.775 ns                ;
; N/A                                     ; 86.05 MHz ( period = 11.621 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 5.360 ns                ;
; N/A                                     ; 86.05 MHz ( period = 11.621 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 5.360 ns                ;
; N/A                                     ; 86.05 MHz ( period = 11.621 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 5.360 ns                ;
; N/A                                     ; 86.05 MHz ( period = 11.621 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 5.360 ns                ;
; N/A                                     ; 86.05 MHz ( period = 11.621 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 5.360 ns                ;
; N/A                                     ; 86.17 MHz ( period = 11.605 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.643 ns                ;
; N/A                                     ; 86.17 MHz ( period = 11.605 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.643 ns                ;
; N/A                                     ; 86.17 MHz ( period = 11.605 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.643 ns                ;
; N/A                                     ; 86.17 MHz ( period = 11.605 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.643 ns                ;
; N/A                                     ; 86.42 MHz ( period = 11.572 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.692 ns                ;
; N/A                                     ; 86.91 MHz ( period = 11.506 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.626 ns                ;
; N/A                                     ; 87.51 MHz ( period = 11.427 ns )                    ; F20_EmulateADC:inst1|SCK_count[0]         ; F20_EmulateADC:inst1|SCK_count[5]         ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.465 ns                ;
; N/A                                     ; 87.51 MHz ( period = 11.427 ns )                    ; F20_EmulateADC:inst1|SCK_count[0]         ; F20_EmulateADC:inst1|SCK_count[4]         ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.465 ns                ;
; N/A                                     ; 87.51 MHz ( period = 11.427 ns )                    ; F20_EmulateADC:inst1|SCK_count[0]         ; F20_EmulateADC:inst1|SCK_count[3]         ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.465 ns                ;
; N/A                                     ; 87.51 MHz ( period = 11.427 ns )                    ; F20_EmulateADC:inst1|SCK_count[0]         ; F20_EmulateADC:inst1|SCK_count[1]         ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.465 ns                ;
; N/A                                     ; 87.51 MHz ( period = 11.427 ns )                    ; F20_EmulateADC:inst1|SCK_count[0]         ; F20_EmulateADC:inst1|SCK_count[2]         ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.465 ns                ;
; N/A                                     ; 87.52 MHz ( period = 11.426 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; F1_readADC_multimodes:inst2|DOUTL[15]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 1.245 ns                ;
; N/A                                     ; 87.52 MHz ( period = 11.426 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; F1_readADC_multimodes:inst2|DOUTR[15]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 1.245 ns                ;
; N/A                                     ; 87.58 MHz ( period = 11.418 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; F1_readADC_multimodes:inst2|DOUTR[20]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 1.237 ns                ;
; N/A                                     ; 87.59 MHz ( period = 11.417 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; F1_readADC_multimodes:inst2|DOUTL[20]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 1.236 ns                ;
; N/A                                     ; 87.66 MHz ( period = 11.408 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; F1_readADC_multimodes:inst2|DOUTL[21]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 1.227 ns                ;
; N/A                                     ; 87.66 MHz ( period = 11.408 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; F1_readADC_multimodes:inst2|DOUTL[16]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 1.227 ns                ;
; N/A                                     ; 87.66 MHz ( period = 11.408 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; F1_readADC_multimodes:inst2|DOUTR[17]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 1.227 ns                ;
; N/A                                     ; 87.67 MHz ( period = 11.406 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; F1_readADC_multimodes:inst2|DOUTL[17]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 1.225 ns                ;
; N/A                                     ; 87.67 MHz ( period = 11.406 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; F1_readADC_multimodes:inst2|DOUTR[16]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 1.225 ns                ;
; N/A                                     ; 87.69 MHz ( period = 11.404 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; F1_readADC_multimodes:inst2|DOUTR[21]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 1.223 ns                ;
; N/A                                     ; 88.35 MHz ( period = 11.319 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 5.079 ns                ;
; N/A                                     ; 88.35 MHz ( period = 11.319 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 5.079 ns                ;
; N/A                                     ; 88.35 MHz ( period = 11.319 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 5.079 ns                ;
; N/A                                     ; 88.35 MHz ( period = 11.319 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 5.079 ns                ;
; N/A                                     ; 88.35 MHz ( period = 11.319 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 5.079 ns                ;
; N/A                                     ; 88.46 MHz ( period = 11.305 ns )                    ; F20_EmulateADC:inst1|SCK_count[3]         ; F20_EmulateADC:inst1|SCK_count[5]         ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.343 ns                ;
; N/A                                     ; 88.46 MHz ( period = 11.305 ns )                    ; F20_EmulateADC:inst1|SCK_count[3]         ; F20_EmulateADC:inst1|SCK_count[4]         ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.343 ns                ;
; N/A                                     ; 88.46 MHz ( period = 11.305 ns )                    ; F20_EmulateADC:inst1|SCK_count[3]         ; F20_EmulateADC:inst1|SCK_count[3]         ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.343 ns                ;
; N/A                                     ; 88.46 MHz ( period = 11.305 ns )                    ; F20_EmulateADC:inst1|SCK_count[3]         ; F20_EmulateADC:inst1|SCK_count[1]         ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.343 ns                ;
; N/A                                     ; 88.46 MHz ( period = 11.305 ns )                    ; F20_EmulateADC:inst1|SCK_count[3]         ; F20_EmulateADC:inst1|SCK_count[2]         ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.343 ns                ;
; N/A                                     ; 88.48 MHz ( period = 11.302 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[0]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.340 ns                ;
; N/A                                     ; 88.57 MHz ( period = 11.291 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.411 ns                ;
; N/A                                     ; 88.62 MHz ( period = 11.284 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.404 ns                ;
; N/A                                     ; 89.01 MHz ( period = 11.235 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.273 ns                ;
; N/A                                     ; 89.01 MHz ( period = 11.235 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.273 ns                ;
; N/A                                     ; 89.01 MHz ( period = 11.235 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.273 ns                ;
; N/A                                     ; 89.01 MHz ( period = 11.235 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.273 ns                ;
; N/A                                     ; 89.05 MHz ( period = 11.230 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; F1_readADC_multimodes:inst2|DOUTR[6]      ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 1.049 ns                ;
; N/A                                     ; 89.06 MHz ( period = 11.228 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; F1_readADC_multimodes:inst2|DOUTL[13]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 1.047 ns                ;
; N/A                                     ; 89.07 MHz ( period = 11.227 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; F1_readADC_multimodes:inst2|DOUTL[4]      ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 1.046 ns                ;
; N/A                                     ; 89.07 MHz ( period = 11.227 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; F1_readADC_multimodes:inst2|DOUTR[13]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 1.046 ns                ;
; N/A                                     ; 89.08 MHz ( period = 11.226 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; F1_readADC_multimodes:inst2|DOUTR[4]      ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 1.045 ns                ;
; N/A                                     ; 89.09 MHz ( period = 11.225 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; F1_readADC_multimodes:inst2|DOUTL[6]      ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 1.044 ns                ;
; N/A                                     ; 89.14 MHz ( period = 11.218 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.957 ns                ;
; N/A                                     ; 89.14 MHz ( period = 11.218 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.957 ns                ;
; N/A                                     ; 89.14 MHz ( period = 11.218 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; F1_readADC_multimodes:inst2|DOUTL[0]      ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 1.037 ns                ;
; N/A                                     ; 89.14 MHz ( period = 11.218 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; F1_readADC_multimodes:inst2|DOUTR[0]      ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 1.037 ns                ;
; N/A                                     ; 89.14 MHz ( period = 11.218 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.957 ns                ;
; N/A                                     ; 89.14 MHz ( period = 11.218 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.957 ns                ;
; N/A                                     ; 89.14 MHz ( period = 11.218 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.957 ns                ;
; N/A                                     ; 89.23 MHz ( period = 11.207 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; F1_readADC_multimodes:inst2|DOUTL[1]      ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 1.026 ns                ;
; N/A                                     ; 89.24 MHz ( period = 11.206 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; F1_readADC_multimodes:inst2|DOUTR[1]      ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 1.025 ns                ;
; N/A                                     ; 89.37 MHz ( period = 11.190 ns )                    ; F20_EmulateADC:inst1|SCK_count[2]         ; F20_EmulateADC:inst1|SCK_count[5]         ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.228 ns                ;
; N/A                                     ; 89.37 MHz ( period = 11.190 ns )                    ; F20_EmulateADC:inst1|SCK_count[2]         ; F20_EmulateADC:inst1|SCK_count[4]         ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.228 ns                ;
; N/A                                     ; 89.37 MHz ( period = 11.190 ns )                    ; F20_EmulateADC:inst1|SCK_count[2]         ; F20_EmulateADC:inst1|SCK_count[3]         ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.228 ns                ;
; N/A                                     ; 89.37 MHz ( period = 11.190 ns )                    ; F20_EmulateADC:inst1|SCK_count[2]         ; F20_EmulateADC:inst1|SCK_count[1]         ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.228 ns                ;
; N/A                                     ; 89.37 MHz ( period = 11.190 ns )                    ; F20_EmulateADC:inst1|SCK_count[2]         ; F20_EmulateADC:inst1|SCK_count[2]         ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.228 ns                ;
; N/A                                     ; 89.53 MHz ( period = 11.169 ns )                    ; F20_EmulateADC:inst1|SCK_count[1]         ; F20_EmulateADC:inst1|SCK_count[5]         ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.207 ns                ;
; N/A                                     ; 89.53 MHz ( period = 11.169 ns )                    ; F20_EmulateADC:inst1|SCK_count[1]         ; F20_EmulateADC:inst1|SCK_count[4]         ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.207 ns                ;
; N/A                                     ; 89.53 MHz ( period = 11.169 ns )                    ; F20_EmulateADC:inst1|SCK_count[1]         ; F20_EmulateADC:inst1|SCK_count[3]         ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.207 ns                ;
; N/A                                     ; 89.53 MHz ( period = 11.169 ns )                    ; F20_EmulateADC:inst1|SCK_count[1]         ; F20_EmulateADC:inst1|SCK_count[1]         ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.207 ns                ;
; N/A                                     ; 89.53 MHz ( period = 11.169 ns )                    ; F20_EmulateADC:inst1|SCK_count[1]         ; F20_EmulateADC:inst1|SCK_count[2]         ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.207 ns                ;
; N/A                                     ; 89.74 MHz ( period = 11.143 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.263 ns                ;
; N/A                                     ; 89.74 MHz ( period = 11.143 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.861 ns                ;
; N/A                                     ; 90.20 MHz ( period = 11.086 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.124 ns                ;
; N/A                                     ; 90.20 MHz ( period = 11.086 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.124 ns                ;
; N/A                                     ; 90.20 MHz ( period = 11.086 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.124 ns                ;
; N/A                                     ; 90.20 MHz ( period = 11.086 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.124 ns                ;
; N/A                                     ; 90.44 MHz ( period = 11.057 ns )                    ; F20_EmulateADC:inst1|SCK_count[4]         ; F20_EmulateADC:inst1|SCK_count[5]         ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.095 ns                ;
; N/A                                     ; 90.44 MHz ( period = 11.057 ns )                    ; F20_EmulateADC:inst1|SCK_count[4]         ; F20_EmulateADC:inst1|SCK_count[4]         ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.095 ns                ;
; N/A                                     ; 90.44 MHz ( period = 11.057 ns )                    ; F20_EmulateADC:inst1|SCK_count[4]         ; F20_EmulateADC:inst1|SCK_count[3]         ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.095 ns                ;
; N/A                                     ; 90.44 MHz ( period = 11.057 ns )                    ; F20_EmulateADC:inst1|SCK_count[4]         ; F20_EmulateADC:inst1|SCK_count[1]         ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.095 ns                ;
; N/A                                     ; 90.44 MHz ( period = 11.057 ns )                    ; F20_EmulateADC:inst1|SCK_count[4]         ; F20_EmulateADC:inst1|SCK_count[2]         ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.095 ns                ;
; N/A                                     ; 90.45 MHz ( period = 11.056 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.790 ns                ;
; N/A                                     ; 90.67 MHz ( period = 11.029 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.067 ns                ;
; N/A                                     ; 90.67 MHz ( period = 11.029 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.067 ns                ;
; N/A                                     ; 90.67 MHz ( period = 11.029 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.067 ns                ;
; N/A                                     ; 90.67 MHz ( period = 11.029 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.067 ns                ;
; N/A                                     ; 91.45 MHz ( period = 10.935 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.669 ns                ;
; N/A                                     ; 91.63 MHz ( period = 10.914 ns )                    ; F20_EmulateADC:inst1|SCK_count[5]         ; F20_EmulateADC:inst1|SCK_count[5]         ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.952 ns                ;
; N/A                                     ; 91.63 MHz ( period = 10.914 ns )                    ; F20_EmulateADC:inst1|SCK_count[5]         ; F20_EmulateADC:inst1|SCK_count[4]         ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.952 ns                ;
; N/A                                     ; 91.63 MHz ( period = 10.914 ns )                    ; F20_EmulateADC:inst1|SCK_count[5]         ; F20_EmulateADC:inst1|SCK_count[3]         ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.952 ns                ;
; N/A                                     ; 91.63 MHz ( period = 10.914 ns )                    ; F20_EmulateADC:inst1|SCK_count[5]         ; F20_EmulateADC:inst1|SCK_count[1]         ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.952 ns                ;
; N/A                                     ; 91.63 MHz ( period = 10.914 ns )                    ; F20_EmulateADC:inst1|SCK_count[5]         ; F20_EmulateADC:inst1|SCK_count[2]         ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.952 ns                ;
; N/A                                     ; 92.06 MHz ( period = 10.863 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[0]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.901 ns                ;
; N/A                                     ; 92.17 MHz ( period = 10.849 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.583 ns                ;
; N/A                                     ; 92.24 MHz ( period = 10.841 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.580 ns                ;
; N/A                                     ; 92.50 MHz ( period = 10.811 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.545 ns                ;
; N/A                                     ; 92.52 MHz ( period = 10.808 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.542 ns                ;
; N/A                                     ; 92.76 MHz ( period = 10.780 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.519 ns                ;
; N/A                                     ; 92.76 MHz ( period = 10.780 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.519 ns                ;
; N/A                                     ; 92.76 MHz ( period = 10.780 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.519 ns                ;
; N/A                                     ; 92.76 MHz ( period = 10.780 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.519 ns                ;
; N/A                                     ; 92.76 MHz ( period = 10.780 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.519 ns                ;
; N/A                                     ; 92.89 MHz ( period = 10.766 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.500 ns                ;
; N/A                                     ; 92.99 MHz ( period = 10.754 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.488 ns                ;
; N/A                                     ; 93.11 MHz ( period = 10.740 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.458 ns                ;
; N/A                                     ; 93.19 MHz ( period = 10.731 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.465 ns                ;
; N/A                                     ; 93.55 MHz ( period = 10.690 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.424 ns                ;
; N/A                                     ; 93.61 MHz ( period = 10.683 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.417 ns                ;
; N/A                                     ; 93.68 MHz ( period = 10.675 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.409 ns                ;
; N/A                                     ; 94.03 MHz ( period = 10.635 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.369 ns                ;
; N/A                                     ; 94.19 MHz ( period = 10.617 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.351 ns                ;
; N/A                                     ; 94.69 MHz ( period = 10.561 ns )                    ; F20_EmulateADC:inst1|SRDATA[22]           ; F20_EmulateADC:inst1|SRDATA[23]           ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.599 ns                ;
; N/A                                     ; 94.76 MHz ( period = 10.553 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.287 ns                ;
; N/A                                     ; 94.93 MHz ( period = 10.534 ns )                    ; F20_EmulateADC:inst1|SCK_count[0]         ; F20_EmulateADC:inst1|SCK_count[0]         ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.572 ns                ;
; N/A                                     ; 94.94 MHz ( period = 10.533 ns )                    ; F20_EmulateADC:inst1|SCK_count[0]         ; F20_EmulateADC:inst1|CLEAR_REG            ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.571 ns                ;
; N/A                                     ; 95.32 MHz ( period = 10.491 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.225 ns                ;
; N/A                                     ; 95.54 MHz ( period = 10.467 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.201 ns                ;
; N/A                                     ; 95.59 MHz ( period = 10.461 ns )                    ; F20_EmulateADC:inst1|SRDATA[15]           ; F20_EmulateADC:inst1|SRDATA[16]           ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.499 ns                ;
; N/A                                     ; 96.00 MHz ( period = 10.417 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.156 ns                ;
; N/A                                     ; 96.00 MHz ( period = 10.417 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.156 ns                ;
; N/A                                     ; 96.00 MHz ( period = 10.417 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.156 ns                ;
; N/A                                     ; 96.00 MHz ( period = 10.417 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.156 ns                ;
; N/A                                     ; 96.00 MHz ( period = 10.417 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.156 ns                ;
; N/A                                     ; 96.04 MHz ( period = 10.412 ns )                    ; F20_EmulateADC:inst1|SCK_count[3]         ; F20_EmulateADC:inst1|SCK_count[0]         ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.450 ns                ;
; N/A                                     ; 96.05 MHz ( period = 10.411 ns )                    ; F20_EmulateADC:inst1|SCK_count[3]         ; F20_EmulateADC:inst1|CLEAR_REG            ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.449 ns                ;
; N/A                                     ; 96.06 MHz ( period = 10.410 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.144 ns                ;
; N/A                                     ; 96.15 MHz ( period = 10.400 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.520 ns                ;
; N/A                                     ; 96.27 MHz ( period = 10.387 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.507 ns                ;
; N/A                                     ; 96.40 MHz ( period = 10.373 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.107 ns                ;
; N/A                                     ; 96.45 MHz ( period = 10.368 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.102 ns                ;
; N/A                                     ; 96.78 MHz ( period = 10.333 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.067 ns                ;
; N/A                                     ; 96.78 MHz ( period = 10.333 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[0]     ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.371 ns                ;
; N/A                                     ; 96.80 MHz ( period = 10.331 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.065 ns                ;
; N/A                                     ; 96.83 MHz ( period = 10.327 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.061 ns                ;
; N/A                                     ; 96.98 MHz ( period = 10.311 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.045 ns                ;
; N/A                                     ; 97.04 MHz ( period = 10.305 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.039 ns                ;
; N/A                                     ; 97.06 MHz ( period = 10.303 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.037 ns                ;
; N/A                                     ; 97.07 MHz ( period = 10.302 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.020 ns                ;
; N/A                                     ; 97.08 MHz ( period = 10.301 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.035 ns                ;
; N/A                                     ; 97.12 MHz ( period = 10.297 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.031 ns                ;
; N/A                                     ; 97.12 MHz ( period = 10.297 ns )                    ; F20_EmulateADC:inst1|SCK_count[2]         ; F20_EmulateADC:inst1|SCK_count[0]         ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.335 ns                ;
; N/A                                     ; 97.13 MHz ( period = 10.296 ns )                    ; F20_EmulateADC:inst1|SCK_count[2]         ; F20_EmulateADC:inst1|CLEAR_REG            ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.334 ns                ;
; N/A                                     ; 97.13 MHz ( period = 10.295 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 4.029 ns                ;
; N/A                                     ; 97.31 MHz ( period = 10.276 ns )                    ; F20_EmulateADC:inst1|SCK_count[1]         ; F20_EmulateADC:inst1|SCK_count[0]         ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.314 ns                ;
; N/A                                     ; 97.32 MHz ( period = 10.275 ns )                    ; F20_EmulateADC:inst1|SCK_count[1]         ; F20_EmulateADC:inst1|CLEAR_REG            ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 2.313 ns                ;
; N/A                                     ; 97.46 MHz ( period = 10.261 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.995 ns                ;
; N/A                                     ; 97.47 MHz ( period = 10.260 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.994 ns                ;
; N/A                                     ; 97.49 MHz ( period = 10.257 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.991 ns                ;
; N/A                                     ; 97.83 MHz ( period = 10.222 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.956 ns                ;
; N/A                                     ; 98.08 MHz ( period = 10.196 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.930 ns                ;
; N/A                                     ; 98.10 MHz ( period = 10.194 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.928 ns                ;
; N/A                                     ; 98.15 MHz ( period = 10.188 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.922 ns                ;
; N/A                                     ; 98.24 MHz ( period = 10.179 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.913 ns                ;
; N/A                                     ; 98.27 MHz ( period = 10.176 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.910 ns                ;
; N/A                                     ; 98.32 MHz ( period = 10.171 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.905 ns                ;
; N/A                                     ; 98.38 MHz ( period = 10.165 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.899 ns                ;
; N/A                                     ; 98.41 MHz ( period = 10.162 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.896 ns                ;
; N/A                                     ; 98.42 MHz ( period = 10.161 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.895 ns                ;
; N/A                                     ; 98.45 MHz ( period = 10.157 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.891 ns                ;
; N/A                                     ; 98.57 MHz ( period = 10.145 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.879 ns                ;
; N/A                                     ; 98.72 MHz ( period = 10.130 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.864 ns                ;
; N/A                                     ; 98.78 MHz ( period = 10.123 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.857 ns                ;
; N/A                                     ; 98.86 MHz ( period = 10.115 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.849 ns                ;
; N/A                                     ; 98.88 MHz ( period = 10.113 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; AVG[0]     ; AVG[0]   ; None                        ; None                      ; 3.847 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                           ;                                           ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------------------+-------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'SR[0]'                                                                                                                                                                                                                                                                              ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------------------+-------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                                      ; To                                        ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------------------+-------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 57.98 MHz ( period = 17.248 ns )                    ; F1_readADC_multimodes:inst2|CNVen_SCK     ; F1_readADC_multimodes:inst2|T_CNVen_SCK   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 1.858 ns                ;
; N/A                                     ; 58.32 MHz ( period = 17.148 ns )                    ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; F1_readADC_multimodes:inst2|T_CNVen_SHFT  ; SR[0]      ; SR[0]    ; None                        ; None                      ; 1.808 ns                ;
; N/A                                     ; 73.57 MHz ( period = 13.592 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; F1_readADC_multimodes:inst2|DOUTR[7]      ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.182 ns                ;
; N/A                                     ; 73.58 MHz ( period = 13.590 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; F1_readADC_multimodes:inst2|DOUTL[7]      ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.180 ns                ;
; N/A                                     ; 74.55 MHz ( period = 13.414 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; F1_readADC_multimodes:inst2|DOUTR[2]      ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.004 ns                ;
; N/A                                     ; 74.59 MHz ( period = 13.407 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; F1_readADC_multimodes:inst2|DOUTL[2]      ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.997 ns                ;
; N/A                                     ; 74.76 MHz ( period = 13.376 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; F1_readADC_multimodes:inst2|DOUTL[14]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.966 ns                ;
; N/A                                     ; 74.82 MHz ( period = 13.366 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; F1_readADC_multimodes:inst2|DOUTR[14]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.956 ns                ;
; N/A                                     ; 75.00 MHz ( period = 13.334 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; F1_readADC_multimodes:inst2|DOUTL[10]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.924 ns                ;
; N/A                                     ; 75.02 MHz ( period = 13.330 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; F1_readADC_multimodes:inst2|DOUTR[10]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.920 ns                ;
; N/A                                     ; 75.52 MHz ( period = 13.242 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; F1_readADC_multimodes:inst2|DOUTR[5]      ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.832 ns                ;
; N/A                                     ; 75.53 MHz ( period = 13.240 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; F1_readADC_multimodes:inst2|DOUTL[5]      ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.830 ns                ;
; N/A                                     ; 75.62 MHz ( period = 13.224 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; F1_readADC_multimodes:inst2|DOUTL[8]      ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.814 ns                ;
; N/A                                     ; 75.63 MHz ( period = 13.223 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; F1_readADC_multimodes:inst2|DOUTR[8]      ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.813 ns                ;
; N/A                                     ; 75.91 MHz ( period = 13.174 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; F1_readADC_multimodes:inst2|DOUTL[12]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.764 ns                ;
; N/A                                     ; 75.91 MHz ( period = 13.173 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; F1_readADC_multimodes:inst2|DOUTR[12]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.763 ns                ;
; N/A                                     ; 77.53 MHz ( period = 12.898 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; F1_readADC_multimodes:inst2|DOUTR[9]      ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.488 ns                ;
; N/A                                     ; 77.54 MHz ( period = 12.897 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; F1_readADC_multimodes:inst2|DOUTR[3]      ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.487 ns                ;
; N/A                                     ; 77.54 MHz ( period = 12.896 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; F1_readADC_multimodes:inst2|DOUTL[3]      ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.486 ns                ;
; N/A                                     ; 77.56 MHz ( period = 12.894 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; F1_readADC_multimodes:inst2|DOUTL[9]      ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.484 ns                ;
; N/A                                     ; 78.68 MHz ( period = 12.710 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; F1_readADC_multimodes:inst2|DOUTR[11]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.300 ns                ;
; N/A                                     ; 78.71 MHz ( period = 12.705 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; F1_readADC_multimodes:inst2|DOUTL[11]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.295 ns                ;
; N/A                                     ; 79.80 MHz ( period = 12.531 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; F1_readADC_multimodes:inst2|DOUTL[22]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.121 ns                ;
; N/A                                     ; 79.80 MHz ( period = 12.531 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; F1_readADC_multimodes:inst2|DOUTR[22]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.121 ns                ;
; N/A                                     ; 79.95 MHz ( period = 12.508 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; F1_readADC_multimodes:inst2|DOUTR[18]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.098 ns                ;
; N/A                                     ; 79.96 MHz ( period = 12.507 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; F1_readADC_multimodes:inst2|DOUTL[18]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.097 ns                ;
; N/A                                     ; 80.47 MHz ( period = 12.427 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; F1_readADC_multimodes:inst2|DOUTR[23]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.017 ns                ;
; N/A                                     ; 80.52 MHz ( period = 12.419 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; F1_readADC_multimodes:inst2|DOUTL[23]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.009 ns                ;
; N/A                                     ; 80.57 MHz ( period = 12.412 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; F1_readADC_multimodes:inst2|DOUTR[19]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.002 ns                ;
; N/A                                     ; 80.57 MHz ( period = 12.411 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; F1_readADC_multimodes:inst2|DOUTL[19]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.001 ns                ;
; N/A                                     ; 81.41 MHz ( period = 12.284 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.082 ns                ;
; N/A                                     ; 81.41 MHz ( period = 12.284 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.082 ns                ;
; N/A                                     ; 81.41 MHz ( period = 12.284 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.082 ns                ;
; N/A                                     ; 81.41 MHz ( period = 12.284 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.082 ns                ;
; N/A                                     ; 83.20 MHz ( period = 12.019 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 5.467 ns                ;
; N/A                                     ; 84.42 MHz ( period = 11.845 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.643 ns                ;
; N/A                                     ; 84.42 MHz ( period = 11.845 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.643 ns                ;
; N/A                                     ; 84.42 MHz ( period = 11.845 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.643 ns                ;
; N/A                                     ; 84.42 MHz ( period = 11.845 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.643 ns                ;
; N/A                                     ; 85.35 MHz ( period = 11.717 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 5.186 ns                ;
; N/A                                     ; 85.71 MHz ( period = 11.667 ns )                    ; F20_EmulateADC:inst1|SCK_count[0]         ; F20_EmulateADC:inst1|SCK_count[5]         ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.465 ns                ;
; N/A                                     ; 85.71 MHz ( period = 11.667 ns )                    ; F20_EmulateADC:inst1|SCK_count[0]         ; F20_EmulateADC:inst1|SCK_count[4]         ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.465 ns                ;
; N/A                                     ; 85.71 MHz ( period = 11.667 ns )                    ; F20_EmulateADC:inst1|SCK_count[0]         ; F20_EmulateADC:inst1|SCK_count[3]         ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.465 ns                ;
; N/A                                     ; 85.71 MHz ( period = 11.667 ns )                    ; F20_EmulateADC:inst1|SCK_count[0]         ; F20_EmulateADC:inst1|SCK_count[1]         ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.465 ns                ;
; N/A                                     ; 85.71 MHz ( period = 11.667 ns )                    ; F20_EmulateADC:inst1|SCK_count[0]         ; F20_EmulateADC:inst1|SCK_count[2]         ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.465 ns                ;
; N/A                                     ; 85.80 MHz ( period = 11.655 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; F1_readADC_multimodes:inst2|DOUTL[15]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 1.245 ns                ;
; N/A                                     ; 85.80 MHz ( period = 11.655 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; F1_readADC_multimodes:inst2|DOUTR[15]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 1.245 ns                ;
; N/A                                     ; 85.86 MHz ( period = 11.647 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; F1_readADC_multimodes:inst2|DOUTR[20]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 1.237 ns                ;
; N/A                                     ; 85.87 MHz ( period = 11.646 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; F1_readADC_multimodes:inst2|DOUTL[20]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 1.236 ns                ;
; N/A                                     ; 85.93 MHz ( period = 11.637 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; F1_readADC_multimodes:inst2|DOUTL[21]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 1.227 ns                ;
; N/A                                     ; 85.93 MHz ( period = 11.637 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; F1_readADC_multimodes:inst2|DOUTL[16]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 1.227 ns                ;
; N/A                                     ; 85.93 MHz ( period = 11.637 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; F1_readADC_multimodes:inst2|DOUTR[17]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 1.227 ns                ;
; N/A                                     ; 85.95 MHz ( period = 11.635 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; F1_readADC_multimodes:inst2|DOUTL[17]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 1.225 ns                ;
; N/A                                     ; 85.95 MHz ( period = 11.635 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; F1_readADC_multimodes:inst2|DOUTR[16]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 1.225 ns                ;
; N/A                                     ; 85.96 MHz ( period = 11.633 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; F1_readADC_multimodes:inst2|DOUTR[21]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 1.223 ns                ;
; N/A                                     ; 86.09 MHz ( period = 11.616 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 5.064 ns                ;
; N/A                                     ; 86.62 MHz ( period = 11.545 ns )                    ; F20_EmulateADC:inst1|SCK_count[3]         ; F20_EmulateADC:inst1|SCK_count[5]         ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.343 ns                ;
; N/A                                     ; 86.62 MHz ( period = 11.545 ns )                    ; F20_EmulateADC:inst1|SCK_count[3]         ; F20_EmulateADC:inst1|SCK_count[4]         ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.343 ns                ;
; N/A                                     ; 86.62 MHz ( period = 11.545 ns )                    ; F20_EmulateADC:inst1|SCK_count[3]         ; F20_EmulateADC:inst1|SCK_count[3]         ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.343 ns                ;
; N/A                                     ; 86.62 MHz ( period = 11.545 ns )                    ; F20_EmulateADC:inst1|SCK_count[3]         ; F20_EmulateADC:inst1|SCK_count[1]         ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.343 ns                ;
; N/A                                     ; 86.62 MHz ( period = 11.545 ns )                    ; F20_EmulateADC:inst1|SCK_count[3]         ; F20_EmulateADC:inst1|SCK_count[2]         ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.343 ns                ;
; N/A                                     ; 86.64 MHz ( period = 11.542 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[0]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.340 ns                ;
; N/A                                     ; 87.15 MHz ( period = 11.475 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.273 ns                ;
; N/A                                     ; 87.15 MHz ( period = 11.475 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.273 ns                ;
; N/A                                     ; 87.15 MHz ( period = 11.475 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.273 ns                ;
; N/A                                     ; 87.15 MHz ( period = 11.475 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.273 ns                ;
; N/A                                     ; 87.27 MHz ( period = 11.459 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; F1_readADC_multimodes:inst2|DOUTR[6]      ; SR[0]      ; SR[0]    ; None                        ; None                      ; 1.049 ns                ;
; N/A                                     ; 87.28 MHz ( period = 11.457 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; F1_readADC_multimodes:inst2|DOUTL[13]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 1.047 ns                ;
; N/A                                     ; 87.29 MHz ( period = 11.456 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; F1_readADC_multimodes:inst2|DOUTL[4]      ; SR[0]      ; SR[0]    ; None                        ; None                      ; 1.046 ns                ;
; N/A                                     ; 87.29 MHz ( period = 11.456 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; F1_readADC_multimodes:inst2|DOUTR[13]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 1.046 ns                ;
; N/A                                     ; 87.30 MHz ( period = 11.455 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; F1_readADC_multimodes:inst2|DOUTR[4]      ; SR[0]      ; SR[0]    ; None                        ; None                      ; 1.045 ns                ;
; N/A                                     ; 87.31 MHz ( period = 11.454 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; F1_readADC_multimodes:inst2|DOUTL[6]      ; SR[0]      ; SR[0]    ; None                        ; None                      ; 1.044 ns                ;
; N/A                                     ; 87.36 MHz ( period = 11.447 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; F1_readADC_multimodes:inst2|DOUTL[0]      ; SR[0]      ; SR[0]    ; None                        ; None                      ; 1.037 ns                ;
; N/A                                     ; 87.36 MHz ( period = 11.447 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; F1_readADC_multimodes:inst2|DOUTR[0]      ; SR[0]      ; SR[0]    ; None                        ; None                      ; 1.037 ns                ;
; N/A                                     ; 87.44 MHz ( period = 11.436 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; F1_readADC_multimodes:inst2|DOUTL[1]      ; SR[0]      ; SR[0]    ; None                        ; None                      ; 1.026 ns                ;
; N/A                                     ; 87.45 MHz ( period = 11.435 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; F1_readADC_multimodes:inst2|DOUTR[1]      ; SR[0]      ; SR[0]    ; None                        ; None                      ; 1.025 ns                ;
; N/A                                     ; 87.49 MHz ( period = 11.430 ns )                    ; F20_EmulateADC:inst1|SCK_count[2]         ; F20_EmulateADC:inst1|SCK_count[5]         ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.228 ns                ;
; N/A                                     ; 87.49 MHz ( period = 11.430 ns )                    ; F20_EmulateADC:inst1|SCK_count[2]         ; F20_EmulateADC:inst1|SCK_count[4]         ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.228 ns                ;
; N/A                                     ; 87.49 MHz ( period = 11.430 ns )                    ; F20_EmulateADC:inst1|SCK_count[2]         ; F20_EmulateADC:inst1|SCK_count[3]         ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.228 ns                ;
; N/A                                     ; 87.49 MHz ( period = 11.430 ns )                    ; F20_EmulateADC:inst1|SCK_count[2]         ; F20_EmulateADC:inst1|SCK_count[1]         ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.228 ns                ;
; N/A                                     ; 87.49 MHz ( period = 11.430 ns )                    ; F20_EmulateADC:inst1|SCK_count[2]         ; F20_EmulateADC:inst1|SCK_count[2]         ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.228 ns                ;
; N/A                                     ; 87.65 MHz ( period = 11.409 ns )                    ; F20_EmulateADC:inst1|SCK_count[1]         ; F20_EmulateADC:inst1|SCK_count[5]         ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.207 ns                ;
; N/A                                     ; 87.65 MHz ( period = 11.409 ns )                    ; F20_EmulateADC:inst1|SCK_count[1]         ; F20_EmulateADC:inst1|SCK_count[4]         ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.207 ns                ;
; N/A                                     ; 87.65 MHz ( period = 11.409 ns )                    ; F20_EmulateADC:inst1|SCK_count[1]         ; F20_EmulateADC:inst1|SCK_count[3]         ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.207 ns                ;
; N/A                                     ; 87.65 MHz ( period = 11.409 ns )                    ; F20_EmulateADC:inst1|SCK_count[1]         ; F20_EmulateADC:inst1|SCK_count[1]         ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.207 ns                ;
; N/A                                     ; 87.65 MHz ( period = 11.409 ns )                    ; F20_EmulateADC:inst1|SCK_count[1]         ; F20_EmulateADC:inst1|SCK_count[2]         ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.207 ns                ;
; N/A                                     ; 88.29 MHz ( period = 11.326 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.124 ns                ;
; N/A                                     ; 88.29 MHz ( period = 11.326 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.124 ns                ;
; N/A                                     ; 88.29 MHz ( period = 11.326 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.124 ns                ;
; N/A                                     ; 88.29 MHz ( period = 11.326 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.124 ns                ;
; N/A                                     ; 88.45 MHz ( period = 11.306 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.775 ns                ;
; N/A                                     ; 88.52 MHz ( period = 11.297 ns )                    ; F20_EmulateADC:inst1|SCK_count[4]         ; F20_EmulateADC:inst1|SCK_count[5]         ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.095 ns                ;
; N/A                                     ; 88.52 MHz ( period = 11.297 ns )                    ; F20_EmulateADC:inst1|SCK_count[4]         ; F20_EmulateADC:inst1|SCK_count[4]         ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.095 ns                ;
; N/A                                     ; 88.52 MHz ( period = 11.297 ns )                    ; F20_EmulateADC:inst1|SCK_count[4]         ; F20_EmulateADC:inst1|SCK_count[3]         ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.095 ns                ;
; N/A                                     ; 88.52 MHz ( period = 11.297 ns )                    ; F20_EmulateADC:inst1|SCK_count[4]         ; F20_EmulateADC:inst1|SCK_count[1]         ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.095 ns                ;
; N/A                                     ; 88.52 MHz ( period = 11.297 ns )                    ; F20_EmulateADC:inst1|SCK_count[4]         ; F20_EmulateADC:inst1|SCK_count[2]         ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.095 ns                ;
; N/A                                     ; 88.53 MHz ( period = 11.296 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.790 ns                ;
; N/A                                     ; 88.55 MHz ( period = 11.293 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; SR[0]      ; SR[0]    ; None                        ; None                      ; 5.360 ns                ;
; N/A                                     ; 88.55 MHz ( period = 11.293 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[0]      ; SR[0]    ; None                        ; None                      ; 5.360 ns                ;
; N/A                                     ; 88.55 MHz ( period = 11.293 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; SR[0]      ; SR[0]    ; None                        ; None                      ; 5.360 ns                ;
; N/A                                     ; 88.55 MHz ( period = 11.293 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[0]      ; SR[0]    ; None                        ; None                      ; 5.360 ns                ;
; N/A                                     ; 88.55 MHz ( period = 11.293 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[0]      ; SR[0]    ; None                        ; None                      ; 5.360 ns                ;
; N/A                                     ; 88.74 MHz ( period = 11.269 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.067 ns                ;
; N/A                                     ; 88.74 MHz ( period = 11.269 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.067 ns                ;
; N/A                                     ; 88.74 MHz ( period = 11.269 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.067 ns                ;
; N/A                                     ; 88.74 MHz ( period = 11.269 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.067 ns                ;
; N/A                                     ; 88.94 MHz ( period = 11.244 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.692 ns                ;
; N/A                                     ; 89.46 MHz ( period = 11.178 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.626 ns                ;
; N/A                                     ; 89.49 MHz ( period = 11.175 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.669 ns                ;
; N/A                                     ; 89.65 MHz ( period = 11.154 ns )                    ; F20_EmulateADC:inst1|SCK_count[5]         ; F20_EmulateADC:inst1|SCK_count[5]         ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.952 ns                ;
; N/A                                     ; 89.65 MHz ( period = 11.154 ns )                    ; F20_EmulateADC:inst1|SCK_count[5]         ; F20_EmulateADC:inst1|SCK_count[4]         ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.952 ns                ;
; N/A                                     ; 89.65 MHz ( period = 11.154 ns )                    ; F20_EmulateADC:inst1|SCK_count[5]         ; F20_EmulateADC:inst1|SCK_count[3]         ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.952 ns                ;
; N/A                                     ; 89.65 MHz ( period = 11.154 ns )                    ; F20_EmulateADC:inst1|SCK_count[5]         ; F20_EmulateADC:inst1|SCK_count[1]         ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.952 ns                ;
; N/A                                     ; 89.65 MHz ( period = 11.154 ns )                    ; F20_EmulateADC:inst1|SCK_count[5]         ; F20_EmulateADC:inst1|SCK_count[2]         ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.952 ns                ;
; N/A                                     ; 90.07 MHz ( period = 11.103 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[0]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.901 ns                ;
; N/A                                     ; 90.18 MHz ( period = 11.089 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.583 ns                ;
; N/A                                     ; 90.49 MHz ( period = 11.051 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.545 ns                ;
; N/A                                     ; 90.51 MHz ( period = 11.048 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.542 ns                ;
; N/A                                     ; 90.86 MHz ( period = 11.006 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.500 ns                ;
; N/A                                     ; 90.96 MHz ( period = 10.994 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.488 ns                ;
; N/A                                     ; 90.98 MHz ( period = 10.991 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; SR[0]      ; SR[0]    ; None                        ; None                      ; 5.079 ns                ;
; N/A                                     ; 90.98 MHz ( period = 10.991 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[0]      ; SR[0]    ; None                        ; None                      ; 5.079 ns                ;
; N/A                                     ; 90.98 MHz ( period = 10.991 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; SR[0]      ; SR[0]    ; None                        ; None                      ; 5.079 ns                ;
; N/A                                     ; 90.98 MHz ( period = 10.991 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[0]      ; SR[0]    ; None                        ; None                      ; 5.079 ns                ;
; N/A                                     ; 90.98 MHz ( period = 10.991 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[0]      ; SR[0]    ; None                        ; None                      ; 5.079 ns                ;
; N/A                                     ; 91.15 MHz ( period = 10.971 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.465 ns                ;
; N/A                                     ; 91.22 MHz ( period = 10.963 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.411 ns                ;
; N/A                                     ; 91.27 MHz ( period = 10.956 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.404 ns                ;
; N/A                                     ; 91.49 MHz ( period = 10.930 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.424 ns                ;
; N/A                                     ; 91.55 MHz ( period = 10.923 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.417 ns                ;
; N/A                                     ; 91.62 MHz ( period = 10.915 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.409 ns                ;
; N/A                                     ; 91.83 MHz ( period = 10.890 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.957 ns                ;
; N/A                                     ; 91.83 MHz ( period = 10.890 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.957 ns                ;
; N/A                                     ; 91.83 MHz ( period = 10.890 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.957 ns                ;
; N/A                                     ; 91.83 MHz ( period = 10.890 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.957 ns                ;
; N/A                                     ; 91.83 MHz ( period = 10.890 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.957 ns                ;
; N/A                                     ; 91.95 MHz ( period = 10.875 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.369 ns                ;
; N/A                                     ; 92.11 MHz ( period = 10.857 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.351 ns                ;
; N/A                                     ; 92.46 MHz ( period = 10.815 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.263 ns                ;
; N/A                                     ; 92.46 MHz ( period = 10.815 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.861 ns                ;
; N/A                                     ; 92.58 MHz ( period = 10.801 ns )                    ; F20_EmulateADC:inst1|SRDATA[22]           ; F20_EmulateADC:inst1|SRDATA[23]           ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.599 ns                ;
; N/A                                     ; 92.65 MHz ( period = 10.793 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.287 ns                ;
; N/A                                     ; 92.82 MHz ( period = 10.774 ns )                    ; F20_EmulateADC:inst1|SCK_count[0]         ; F20_EmulateADC:inst1|SCK_count[0]         ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.572 ns                ;
; N/A                                     ; 92.82 MHz ( period = 10.773 ns )                    ; F20_EmulateADC:inst1|SCK_count[0]         ; F20_EmulateADC:inst1|CLEAR_REG            ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.571 ns                ;
; N/A                                     ; 93.19 MHz ( period = 10.731 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.225 ns                ;
; N/A                                     ; 93.40 MHz ( period = 10.707 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.201 ns                ;
; N/A                                     ; 93.45 MHz ( period = 10.701 ns )                    ; F20_EmulateADC:inst1|SRDATA[15]           ; F20_EmulateADC:inst1|SRDATA[16]           ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.499 ns                ;
; N/A                                     ; 93.88 MHz ( period = 10.652 ns )                    ; F20_EmulateADC:inst1|SCK_count[3]         ; F20_EmulateADC:inst1|SCK_count[0]         ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.450 ns                ;
; N/A                                     ; 93.89 MHz ( period = 10.651 ns )                    ; F20_EmulateADC:inst1|SCK_count[3]         ; F20_EmulateADC:inst1|CLEAR_REG            ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.449 ns                ;
; N/A                                     ; 93.90 MHz ( period = 10.650 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.144 ns                ;
; N/A                                     ; 94.22 MHz ( period = 10.613 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.107 ns                ;
; N/A                                     ; 94.27 MHz ( period = 10.608 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.102 ns                ;
; N/A                                     ; 94.58 MHz ( period = 10.573 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.067 ns                ;
; N/A                                     ; 94.58 MHz ( period = 10.573 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[0]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.371 ns                ;
; N/A                                     ; 94.60 MHz ( period = 10.571 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.065 ns                ;
; N/A                                     ; 94.63 MHz ( period = 10.567 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.061 ns                ;
; N/A                                     ; 94.78 MHz ( period = 10.551 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.045 ns                ;
; N/A                                     ; 94.83 MHz ( period = 10.545 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.039 ns                ;
; N/A                                     ; 94.85 MHz ( period = 10.543 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.037 ns                ;
; N/A                                     ; 94.87 MHz ( period = 10.541 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.035 ns                ;
; N/A                                     ; 94.90 MHz ( period = 10.537 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.031 ns                ;
; N/A                                     ; 94.90 MHz ( period = 10.537 ns )                    ; F20_EmulateADC:inst1|SCK_count[2]         ; F20_EmulateADC:inst1|SCK_count[0]         ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.335 ns                ;
; N/A                                     ; 94.91 MHz ( period = 10.536 ns )                    ; F20_EmulateADC:inst1|SCK_count[2]         ; F20_EmulateADC:inst1|CLEAR_REG            ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.334 ns                ;
; N/A                                     ; 94.92 MHz ( period = 10.535 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.029 ns                ;
; N/A                                     ; 95.09 MHz ( period = 10.516 ns )                    ; F20_EmulateADC:inst1|SCK_count[1]         ; F20_EmulateADC:inst1|SCK_count[0]         ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.314 ns                ;
; N/A                                     ; 95.10 MHz ( period = 10.515 ns )                    ; F20_EmulateADC:inst1|SCK_count[1]         ; F20_EmulateADC:inst1|CLEAR_REG            ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.313 ns                ;
; N/A                                     ; 95.12 MHz ( period = 10.513 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.580 ns                ;
; N/A                                     ; 95.23 MHz ( period = 10.501 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.995 ns                ;
; N/A                                     ; 95.24 MHz ( period = 10.500 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.994 ns                ;
; N/A                                     ; 95.27 MHz ( period = 10.497 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.991 ns                ;
; N/A                                     ; 95.58 MHz ( period = 10.462 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.956 ns                ;
; N/A                                     ; 95.68 MHz ( period = 10.452 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.519 ns                ;
; N/A                                     ; 95.68 MHz ( period = 10.452 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.519 ns                ;
; N/A                                     ; 95.68 MHz ( period = 10.452 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.519 ns                ;
; N/A                                     ; 95.68 MHz ( period = 10.452 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.519 ns                ;
; N/A                                     ; 95.68 MHz ( period = 10.452 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.519 ns                ;
; N/A                                     ; 95.82 MHz ( period = 10.436 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.930 ns                ;
; N/A                                     ; 95.84 MHz ( period = 10.434 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.928 ns                ;
; N/A                                     ; 95.90 MHz ( period = 10.428 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.922 ns                ;
; N/A                                     ; 95.98 MHz ( period = 10.419 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.913 ns                ;
; N/A                                     ; 96.01 MHz ( period = 10.416 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.910 ns                ;
; N/A                                     ; 96.04 MHz ( period = 10.412 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; SR[0]      ; SR[0]    ; None                        ; None                      ; 4.458 ns                ;
; N/A                                     ; 96.05 MHz ( period = 10.411 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.905 ns                ;
; N/A                                     ; 96.11 MHz ( period = 10.405 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.899 ns                ;
; N/A                                     ; 96.14 MHz ( period = 10.402 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.896 ns                ;
; N/A                                     ; 96.14 MHz ( period = 10.401 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.895 ns                ;
; N/A                                     ; 96.18 MHz ( period = 10.397 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.891 ns                ;
; N/A                                     ; 96.29 MHz ( period = 10.385 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.879 ns                ;
; N/A                                     ; 96.43 MHz ( period = 10.370 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.864 ns                ;
; N/A                                     ; 96.50 MHz ( period = 10.363 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.857 ns                ;
; N/A                                     ; 96.57 MHz ( period = 10.355 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.849 ns                ;
; N/A                                     ; 96.59 MHz ( period = 10.353 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.847 ns                ;
; N/A                                     ; 96.62 MHz ( period = 10.350 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.844 ns                ;
; N/A                                     ; 96.67 MHz ( period = 10.345 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.839 ns                ;
; N/A                                     ; 96.70 MHz ( period = 10.341 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.835 ns                ;
; N/A                                     ; 96.72 MHz ( period = 10.339 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.833 ns                ;
; N/A                                     ; 96.73 MHz ( period = 10.338 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.832 ns                ;
; N/A                                     ; 96.76 MHz ( period = 10.335 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.829 ns                ;
; N/A                                     ; 97.03 MHz ( period = 10.306 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; SR[0]      ; SR[0]    ; None                        ; None                      ; 3.800 ns                ;
; N/A                                     ; 97.10 MHz ( period = 10.299 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|TCLK23[0]     ; SR[0]      ; SR[0]    ; None                        ; None                      ; 2.097 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                           ;                                           ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------------------+-------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'MCLK'                                                                                                                                                                                                                                                                               ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------------------+-------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                                      ; To                                        ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------------------+-------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 71.09 MHz ( period = 14.066 ns )                    ; F1_readADC_multimodes:inst2|CNVen_SCK     ; F1_readADC_multimodes:inst2|T_CNVen_SCK   ; MCLK       ; MCLK     ; None                        ; None                      ; 1.858 ns                ;
; N/A                                     ; 71.60 MHz ( period = 13.966 ns )                    ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; F1_readADC_multimodes:inst2|T_CNVen_SHFT  ; MCLK       ; MCLK     ; None                        ; None                      ; 1.808 ns                ;
; N/A                                     ; 79.90 MHz ( period = 12.516 ns )                    ; F20_EmulateADC:inst1|BUSY_on              ; F20_EmulateADC:inst1|Busy_count[3]        ; MCLK       ; MCLK     ; None                        ; None                      ; 2.166 ns                ;
; N/A                                     ; 79.90 MHz ( period = 12.516 ns )                    ; F20_EmulateADC:inst1|BUSY_on              ; F20_EmulateADC:inst1|Busy_count[5]        ; MCLK       ; MCLK     ; None                        ; None                      ; 2.166 ns                ;
; N/A                                     ; 79.90 MHz ( period = 12.516 ns )                    ; F20_EmulateADC:inst1|BUSY_on              ; F20_EmulateADC:inst1|Busy_count[4]        ; MCLK       ; MCLK     ; None                        ; None                      ; 2.166 ns                ;
; N/A                                     ; 79.90 MHz ( period = 12.516 ns )                    ; F20_EmulateADC:inst1|BUSY_on              ; F20_EmulateADC:inst1|Busy_count[0]        ; MCLK       ; MCLK     ; None                        ; None                      ; 2.166 ns                ;
; N/A                                     ; 79.90 MHz ( period = 12.516 ns )                    ; F20_EmulateADC:inst1|BUSY_on              ; F20_EmulateADC:inst1|Busy_count[1]        ; MCLK       ; MCLK     ; None                        ; None                      ; 2.166 ns                ;
; N/A                                     ; 79.90 MHz ( period = 12.516 ns )                    ; F20_EmulateADC:inst1|BUSY_on              ; F20_EmulateADC:inst1|Busy_count[2]        ; MCLK       ; MCLK     ; None                        ; None                      ; 2.166 ns                ;
; N/A                                     ; 80.85 MHz ( period = 12.368 ns )                    ; F20_EmulateADC:inst1|BUSY_on              ; F20_EmulateADC:inst1|Busy_end             ; MCLK       ; MCLK     ; None                        ; None                      ; 2.018 ns                ;
; N/A                                     ; 86.21 MHz ( period = 11.599 ns )                    ; F20_EmulateADC:inst1|BUSY_on              ; F1_readADC_multimodes:inst2|sBUSYR        ; MCLK       ; MCLK     ; None                        ; None                      ; 1.249 ns                ;
; N/A                                     ; 87.37 MHz ( period = 11.445 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; F1_readADC_multimodes:inst2|DOUTR[7]      ; MCLK       ; MCLK     ; None                        ; None                      ; 3.182 ns                ;
; N/A                                     ; 87.39 MHz ( period = 11.443 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; F1_readADC_multimodes:inst2|DOUTL[7]      ; MCLK       ; MCLK     ; None                        ; None                      ; 3.180 ns                ;
; N/A                                     ; 88.75 MHz ( period = 11.267 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; F1_readADC_multimodes:inst2|DOUTR[2]      ; MCLK       ; MCLK     ; None                        ; None                      ; 3.004 ns                ;
; N/A                                     ; 88.81 MHz ( period = 11.260 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; F1_readADC_multimodes:inst2|DOUTL[2]      ; MCLK       ; MCLK     ; None                        ; None                      ; 2.997 ns                ;
; N/A                                     ; 89.06 MHz ( period = 11.229 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; F1_readADC_multimodes:inst2|DOUTL[14]     ; MCLK       ; MCLK     ; None                        ; None                      ; 2.966 ns                ;
; N/A                                     ; 89.13 MHz ( period = 11.219 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; F1_readADC_multimodes:inst2|DOUTR[14]     ; MCLK       ; MCLK     ; None                        ; None                      ; 2.956 ns                ;
; N/A                                     ; 89.39 MHz ( period = 11.187 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; F1_readADC_multimodes:inst2|DOUTL[10]     ; MCLK       ; MCLK     ; None                        ; None                      ; 2.924 ns                ;
; N/A                                     ; 89.42 MHz ( period = 11.183 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; F1_readADC_multimodes:inst2|DOUTR[10]     ; MCLK       ; MCLK     ; None                        ; None                      ; 2.920 ns                ;
; N/A                                     ; 90.13 MHz ( period = 11.095 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; F1_readADC_multimodes:inst2|DOUTR[5]      ; MCLK       ; MCLK     ; None                        ; None                      ; 2.832 ns                ;
; N/A                                     ; 90.15 MHz ( period = 11.093 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; F1_readADC_multimodes:inst2|DOUTL[5]      ; MCLK       ; MCLK     ; None                        ; None                      ; 2.830 ns                ;
; N/A                                     ; 90.28 MHz ( period = 11.077 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; F1_readADC_multimodes:inst2|DOUTL[8]      ; MCLK       ; MCLK     ; None                        ; None                      ; 2.814 ns                ;
; N/A                                     ; 90.29 MHz ( period = 11.076 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; F1_readADC_multimodes:inst2|DOUTR[8]      ; MCLK       ; MCLK     ; None                        ; None                      ; 2.813 ns                ;
; N/A                                     ; 90.69 MHz ( period = 11.027 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; F1_readADC_multimodes:inst2|DOUTL[12]     ; MCLK       ; MCLK     ; None                        ; None                      ; 2.764 ns                ;
; N/A                                     ; 90.69 MHz ( period = 11.026 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; F1_readADC_multimodes:inst2|DOUTR[12]     ; MCLK       ; MCLK     ; None                        ; None                      ; 2.763 ns                ;
; N/A                                     ; 93.01 MHz ( period = 10.751 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; F1_readADC_multimodes:inst2|DOUTR[9]      ; MCLK       ; MCLK     ; None                        ; None                      ; 2.488 ns                ;
; N/A                                     ; 93.02 MHz ( period = 10.750 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; F1_readADC_multimodes:inst2|DOUTR[3]      ; MCLK       ; MCLK     ; None                        ; None                      ; 2.487 ns                ;
; N/A                                     ; 93.03 MHz ( period = 10.749 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; F1_readADC_multimodes:inst2|DOUTL[3]      ; MCLK       ; MCLK     ; None                        ; None                      ; 2.486 ns                ;
; N/A                                     ; 93.05 MHz ( period = 10.747 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; F1_readADC_multimodes:inst2|DOUTL[9]      ; MCLK       ; MCLK     ; None                        ; None                      ; 2.484 ns                ;
; N/A                                     ; 94.67 MHz ( period = 10.563 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; F1_readADC_multimodes:inst2|DOUTR[11]     ; MCLK       ; MCLK     ; None                        ; None                      ; 2.300 ns                ;
; N/A                                     ; 94.71 MHz ( period = 10.558 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; F1_readADC_multimodes:inst2|DOUTL[11]     ; MCLK       ; MCLK     ; None                        ; None                      ; 2.295 ns                ;
; N/A                                     ; 95.90 MHz ( period = 10.428 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; MCLK       ; MCLK     ; None                        ; None                      ; 5.467 ns                ;
; N/A                                     ; 96.30 MHz ( period = 10.384 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; F1_readADC_multimodes:inst2|DOUTL[22]     ; MCLK       ; MCLK     ; None                        ; None                      ; 2.121 ns                ;
; N/A                                     ; 96.30 MHz ( period = 10.384 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; F1_readADC_multimodes:inst2|DOUTR[22]     ; MCLK       ; MCLK     ; None                        ; None                      ; 2.121 ns                ;
; N/A                                     ; 96.52 MHz ( period = 10.361 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; F1_readADC_multimodes:inst2|DOUTR[18]     ; MCLK       ; MCLK     ; None                        ; None                      ; 2.098 ns                ;
; N/A                                     ; 96.53 MHz ( period = 10.360 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; F1_readADC_multimodes:inst2|DOUTL[18]     ; MCLK       ; MCLK     ; None                        ; None                      ; 2.097 ns                ;
; N/A                                     ; 97.28 MHz ( period = 10.280 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; F1_readADC_multimodes:inst2|DOUTR[23]     ; MCLK       ; MCLK     ; None                        ; None                      ; 2.017 ns                ;
; N/A                                     ; 97.35 MHz ( period = 10.272 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; F1_readADC_multimodes:inst2|DOUTL[23]     ; MCLK       ; MCLK     ; None                        ; None                      ; 2.009 ns                ;
; N/A                                     ; 97.42 MHz ( period = 10.265 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; F1_readADC_multimodes:inst2|DOUTR[19]     ; MCLK       ; MCLK     ; None                        ; None                      ; 2.002 ns                ;
; N/A                                     ; 97.43 MHz ( period = 10.264 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; F1_readADC_multimodes:inst2|DOUTL[19]     ; MCLK       ; MCLK     ; None                        ; None                      ; 2.001 ns                ;
; N/A                                     ; 98.76 MHz ( period = 10.126 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; MCLK       ; MCLK     ; None                        ; None                      ; 5.186 ns                ;
; N/A                                     ; 99.75 MHz ( period = 10.025 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; MCLK       ; MCLK     ; None                        ; None                      ; 5.064 ns                ;
; N/A                                     ; 102.46 MHz ( period = 9.760 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; MCLK       ; MCLK     ; None                        ; None                      ; 4.082 ns                ;
; N/A                                     ; 102.46 MHz ( period = 9.760 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; MCLK       ; MCLK     ; None                        ; None                      ; 4.082 ns                ;
; N/A                                     ; 102.46 MHz ( period = 9.760 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; MCLK       ; MCLK     ; None                        ; None                      ; 4.082 ns                ;
; N/A                                     ; 102.46 MHz ( period = 9.760 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; MCLK       ; MCLK     ; None                        ; None                      ; 4.082 ns                ;
; N/A                                     ; 102.93 MHz ( period = 9.715 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; MCLK       ; MCLK     ; None                        ; None                      ; 4.775 ns                ;
; N/A                                     ; 103.07 MHz ( period = 9.702 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; MCLK       ; MCLK     ; None                        ; None                      ; 5.360 ns                ;
; N/A                                     ; 103.07 MHz ( period = 9.702 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; MCLK       ; MCLK     ; None                        ; None                      ; 5.360 ns                ;
; N/A                                     ; 103.07 MHz ( period = 9.702 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; MCLK       ; MCLK     ; None                        ; None                      ; 5.360 ns                ;
; N/A                                     ; 103.07 MHz ( period = 9.702 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; MCLK       ; MCLK     ; None                        ; None                      ; 5.360 ns                ;
; N/A                                     ; 103.07 MHz ( period = 9.702 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; MCLK       ; MCLK     ; None                        ; None                      ; 5.360 ns                ;
; N/A                                     ; 103.59 MHz ( period = 9.653 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; MCLK       ; MCLK     ; None                        ; None                      ; 4.692 ns                ;
; N/A                                     ; 104.31 MHz ( period = 9.587 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; MCLK       ; MCLK     ; None                        ; None                      ; 4.626 ns                ;
; N/A                                     ; 105.17 MHz ( period = 9.508 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; F1_readADC_multimodes:inst2|DOUTL[15]     ; MCLK       ; MCLK     ; None                        ; None                      ; 1.245 ns                ;
; N/A                                     ; 105.17 MHz ( period = 9.508 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; F1_readADC_multimodes:inst2|DOUTR[15]     ; MCLK       ; MCLK     ; None                        ; None                      ; 1.245 ns                ;
; N/A                                     ; 105.26 MHz ( period = 9.500 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; F1_readADC_multimodes:inst2|DOUTR[20]     ; MCLK       ; MCLK     ; None                        ; None                      ; 1.237 ns                ;
; N/A                                     ; 105.27 MHz ( period = 9.499 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; F1_readADC_multimodes:inst2|DOUTL[20]     ; MCLK       ; MCLK     ; None                        ; None                      ; 1.236 ns                ;
; N/A                                     ; 105.37 MHz ( period = 9.490 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; F1_readADC_multimodes:inst2|DOUTL[21]     ; MCLK       ; MCLK     ; None                        ; None                      ; 1.227 ns                ;
; N/A                                     ; 105.37 MHz ( period = 9.490 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; F1_readADC_multimodes:inst2|DOUTL[16]     ; MCLK       ; MCLK     ; None                        ; None                      ; 1.227 ns                ;
; N/A                                     ; 105.37 MHz ( period = 9.490 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; F1_readADC_multimodes:inst2|DOUTR[17]     ; MCLK       ; MCLK     ; None                        ; None                      ; 1.227 ns                ;
; N/A                                     ; 105.40 MHz ( period = 9.488 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; F1_readADC_multimodes:inst2|DOUTL[17]     ; MCLK       ; MCLK     ; None                        ; None                      ; 1.225 ns                ;
; N/A                                     ; 105.40 MHz ( period = 9.488 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; F1_readADC_multimodes:inst2|DOUTR[16]     ; MCLK       ; MCLK     ; None                        ; None                      ; 1.225 ns                ;
; N/A                                     ; 105.42 MHz ( period = 9.486 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; F1_readADC_multimodes:inst2|DOUTR[21]     ; MCLK       ; MCLK     ; None                        ; None                      ; 1.223 ns                ;
; N/A                                     ; 106.38 MHz ( period = 9.400 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; MCLK       ; MCLK     ; None                        ; None                      ; 5.079 ns                ;
; N/A                                     ; 106.38 MHz ( period = 9.400 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; MCLK       ; MCLK     ; None                        ; None                      ; 5.079 ns                ;
; N/A                                     ; 106.38 MHz ( period = 9.400 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; MCLK       ; MCLK     ; None                        ; None                      ; 5.079 ns                ;
; N/A                                     ; 106.38 MHz ( period = 9.400 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; MCLK       ; MCLK     ; None                        ; None                      ; 5.079 ns                ;
; N/A                                     ; 106.38 MHz ( period = 9.400 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; MCLK       ; MCLK     ; None                        ; None                      ; 5.079 ns                ;
; N/A                                     ; 106.70 MHz ( period = 9.372 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; MCLK       ; MCLK     ; None                        ; None                      ; 4.411 ns                ;
; N/A                                     ; 106.78 MHz ( period = 9.365 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; MCLK       ; MCLK     ; None                        ; None                      ; 4.404 ns                ;
; N/A                                     ; 107.28 MHz ( period = 9.321 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; MCLK       ; MCLK     ; None                        ; None                      ; 3.643 ns                ;
; N/A                                     ; 107.28 MHz ( period = 9.321 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; MCLK       ; MCLK     ; None                        ; None                      ; 3.643 ns                ;
; N/A                                     ; 107.28 MHz ( period = 9.321 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; MCLK       ; MCLK     ; None                        ; None                      ; 3.643 ns                ;
; N/A                                     ; 107.28 MHz ( period = 9.321 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; MCLK       ; MCLK     ; None                        ; None                      ; 3.643 ns                ;
; N/A                                     ; 107.39 MHz ( period = 9.312 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; F1_readADC_multimodes:inst2|DOUTR[6]      ; MCLK       ; MCLK     ; None                        ; None                      ; 1.049 ns                ;
; N/A                                     ; 107.41 MHz ( period = 9.310 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; F1_readADC_multimodes:inst2|DOUTL[13]     ; MCLK       ; MCLK     ; None                        ; None                      ; 1.047 ns                ;
; N/A                                     ; 107.42 MHz ( period = 9.309 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; F1_readADC_multimodes:inst2|DOUTL[4]      ; MCLK       ; MCLK     ; None                        ; None                      ; 1.046 ns                ;
; N/A                                     ; 107.42 MHz ( period = 9.309 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; F1_readADC_multimodes:inst2|DOUTR[13]     ; MCLK       ; MCLK     ; None                        ; None                      ; 1.046 ns                ;
; N/A                                     ; 107.43 MHz ( period = 9.308 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; F1_readADC_multimodes:inst2|DOUTR[4]      ; MCLK       ; MCLK     ; None                        ; None                      ; 1.045 ns                ;
; N/A                                     ; 107.45 MHz ( period = 9.307 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; F1_readADC_multimodes:inst2|DOUTL[6]      ; MCLK       ; MCLK     ; None                        ; None                      ; 1.044 ns                ;
; N/A                                     ; 107.53 MHz ( period = 9.300 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; F1_readADC_multimodes:inst2|DOUTL[0]      ; MCLK       ; MCLK     ; None                        ; None                      ; 1.037 ns                ;
; N/A                                     ; 107.53 MHz ( period = 9.300 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; F1_readADC_multimodes:inst2|DOUTR[0]      ; MCLK       ; MCLK     ; None                        ; None                      ; 1.037 ns                ;
; N/A                                     ; 107.54 MHz ( period = 9.299 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; MCLK       ; MCLK     ; None                        ; None                      ; 4.957 ns                ;
; N/A                                     ; 107.54 MHz ( period = 9.299 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; MCLK       ; MCLK     ; None                        ; None                      ; 4.957 ns                ;
; N/A                                     ; 107.54 MHz ( period = 9.299 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; MCLK       ; MCLK     ; None                        ; None                      ; 4.957 ns                ;
; N/A                                     ; 107.54 MHz ( period = 9.299 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; MCLK       ; MCLK     ; None                        ; None                      ; 4.957 ns                ;
; N/A                                     ; 107.54 MHz ( period = 9.299 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; MCLK       ; MCLK     ; None                        ; None                      ; 4.957 ns                ;
; N/A                                     ; 107.65 MHz ( period = 9.289 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; F1_readADC_multimodes:inst2|DOUTL[1]      ; MCLK       ; MCLK     ; None                        ; None                      ; 1.026 ns                ;
; N/A                                     ; 107.67 MHz ( period = 9.288 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; F1_readADC_multimodes:inst2|DOUTR[1]      ; MCLK       ; MCLK     ; None                        ; None                      ; 1.025 ns                ;
; N/A                                     ; 108.41 MHz ( period = 9.224 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; MCLK       ; MCLK     ; None                        ; None                      ; 4.263 ns                ;
; N/A                                     ; 108.41 MHz ( period = 9.224 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; MCLK       ; MCLK     ; None                        ; None                      ; 4.861 ns                ;
; N/A                                     ; 109.37 MHz ( period = 9.143 ns )                    ; F20_EmulateADC:inst1|SCK_count[0]         ; F20_EmulateADC:inst1|SCK_count[5]         ; MCLK       ; MCLK     ; None                        ; None                      ; 3.465 ns                ;
; N/A                                     ; 109.37 MHz ( period = 9.143 ns )                    ; F20_EmulateADC:inst1|SCK_count[0]         ; F20_EmulateADC:inst1|SCK_count[4]         ; MCLK       ; MCLK     ; None                        ; None                      ; 3.465 ns                ;
; N/A                                     ; 109.37 MHz ( period = 9.143 ns )                    ; F20_EmulateADC:inst1|SCK_count[0]         ; F20_EmulateADC:inst1|SCK_count[3]         ; MCLK       ; MCLK     ; None                        ; None                      ; 3.465 ns                ;
; N/A                                     ; 109.37 MHz ( period = 9.143 ns )                    ; F20_EmulateADC:inst1|SCK_count[0]         ; F20_EmulateADC:inst1|SCK_count[1]         ; MCLK       ; MCLK     ; None                        ; None                      ; 3.465 ns                ;
; N/A                                     ; 109.37 MHz ( period = 9.143 ns )                    ; F20_EmulateADC:inst1|SCK_count[0]         ; F20_EmulateADC:inst1|SCK_count[2]         ; MCLK       ; MCLK     ; None                        ; None                      ; 3.465 ns                ;
; N/A                                     ; 110.85 MHz ( period = 9.021 ns )                    ; F20_EmulateADC:inst1|SCK_count[3]         ; F20_EmulateADC:inst1|SCK_count[5]         ; MCLK       ; MCLK     ; None                        ; None                      ; 3.343 ns                ;
; N/A                                     ; 110.85 MHz ( period = 9.021 ns )                    ; F20_EmulateADC:inst1|SCK_count[3]         ; F20_EmulateADC:inst1|SCK_count[4]         ; MCLK       ; MCLK     ; None                        ; None                      ; 3.343 ns                ;
; N/A                                     ; 110.85 MHz ( period = 9.021 ns )                    ; F20_EmulateADC:inst1|SCK_count[3]         ; F20_EmulateADC:inst1|SCK_count[3]         ; MCLK       ; MCLK     ; None                        ; None                      ; 3.343 ns                ;
; N/A                                     ; 110.85 MHz ( period = 9.021 ns )                    ; F20_EmulateADC:inst1|SCK_count[3]         ; F20_EmulateADC:inst1|SCK_count[1]         ; MCLK       ; MCLK     ; None                        ; None                      ; 3.343 ns                ;
; N/A                                     ; 110.85 MHz ( period = 9.021 ns )                    ; F20_EmulateADC:inst1|SCK_count[3]         ; F20_EmulateADC:inst1|SCK_count[2]         ; MCLK       ; MCLK     ; None                        ; None                      ; 3.343 ns                ;
; N/A                                     ; 110.89 MHz ( period = 9.018 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[0]     ; MCLK       ; MCLK     ; None                        ; None                      ; 3.340 ns                ;
; N/A                                     ; 111.72 MHz ( period = 8.951 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; MCLK       ; MCLK     ; None                        ; None                      ; 3.273 ns                ;
; N/A                                     ; 111.72 MHz ( period = 8.951 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; MCLK       ; MCLK     ; None                        ; None                      ; 3.273 ns                ;
; N/A                                     ; 111.72 MHz ( period = 8.951 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; MCLK       ; MCLK     ; None                        ; None                      ; 3.273 ns                ;
; N/A                                     ; 111.72 MHz ( period = 8.951 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; MCLK       ; MCLK     ; None                        ; None                      ; 3.273 ns                ;
; N/A                                     ; 112.08 MHz ( period = 8.922 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; MCLK       ; MCLK     ; None                        ; None                      ; 4.580 ns                ;
; N/A                                     ; 112.28 MHz ( period = 8.906 ns )                    ; F20_EmulateADC:inst1|SCK_count[2]         ; F20_EmulateADC:inst1|SCK_count[5]         ; MCLK       ; MCLK     ; None                        ; None                      ; 3.228 ns                ;
; N/A                                     ; 112.28 MHz ( period = 8.906 ns )                    ; F20_EmulateADC:inst1|SCK_count[2]         ; F20_EmulateADC:inst1|SCK_count[4]         ; MCLK       ; MCLK     ; None                        ; None                      ; 3.228 ns                ;
; N/A                                     ; 112.28 MHz ( period = 8.906 ns )                    ; F20_EmulateADC:inst1|SCK_count[2]         ; F20_EmulateADC:inst1|SCK_count[3]         ; MCLK       ; MCLK     ; None                        ; None                      ; 3.228 ns                ;
; N/A                                     ; 112.28 MHz ( period = 8.906 ns )                    ; F20_EmulateADC:inst1|SCK_count[2]         ; F20_EmulateADC:inst1|SCK_count[1]         ; MCLK       ; MCLK     ; None                        ; None                      ; 3.228 ns                ;
; N/A                                     ; 112.28 MHz ( period = 8.906 ns )                    ; F20_EmulateADC:inst1|SCK_count[2]         ; F20_EmulateADC:inst1|SCK_count[2]         ; MCLK       ; MCLK     ; None                        ; None                      ; 3.228 ns                ;
; N/A                                     ; 112.55 MHz ( period = 8.885 ns )                    ; F20_EmulateADC:inst1|SCK_count[1]         ; F20_EmulateADC:inst1|SCK_count[5]         ; MCLK       ; MCLK     ; None                        ; None                      ; 3.207 ns                ;
; N/A                                     ; 112.55 MHz ( period = 8.885 ns )                    ; F20_EmulateADC:inst1|SCK_count[1]         ; F20_EmulateADC:inst1|SCK_count[4]         ; MCLK       ; MCLK     ; None                        ; None                      ; 3.207 ns                ;
; N/A                                     ; 112.55 MHz ( period = 8.885 ns )                    ; F20_EmulateADC:inst1|SCK_count[1]         ; F20_EmulateADC:inst1|SCK_count[3]         ; MCLK       ; MCLK     ; None                        ; None                      ; 3.207 ns                ;
; N/A                                     ; 112.55 MHz ( period = 8.885 ns )                    ; F20_EmulateADC:inst1|SCK_count[1]         ; F20_EmulateADC:inst1|SCK_count[1]         ; MCLK       ; MCLK     ; None                        ; None                      ; 3.207 ns                ;
; N/A                                     ; 112.55 MHz ( period = 8.885 ns )                    ; F20_EmulateADC:inst1|SCK_count[1]         ; F20_EmulateADC:inst1|SCK_count[2]         ; MCLK       ; MCLK     ; None                        ; None                      ; 3.207 ns                ;
; N/A                                     ; 112.85 MHz ( period = 8.861 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; MCLK       ; MCLK     ; None                        ; None                      ; 4.519 ns                ;
; N/A                                     ; 112.85 MHz ( period = 8.861 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; MCLK       ; MCLK     ; None                        ; None                      ; 4.519 ns                ;
; N/A                                     ; 112.85 MHz ( period = 8.861 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; MCLK       ; MCLK     ; None                        ; None                      ; 4.519 ns                ;
; N/A                                     ; 112.85 MHz ( period = 8.861 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; MCLK       ; MCLK     ; None                        ; None                      ; 4.519 ns                ;
; N/A                                     ; 112.85 MHz ( period = 8.861 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; MCLK       ; MCLK     ; None                        ; None                      ; 4.519 ns                ;
; N/A                                     ; 113.37 MHz ( period = 8.821 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; MCLK       ; MCLK     ; None                        ; None                      ; 4.458 ns                ;
; N/A                                     ; 113.61 MHz ( period = 8.802 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; MCLK       ; MCLK     ; None                        ; None                      ; 3.124 ns                ;
; N/A                                     ; 113.61 MHz ( period = 8.802 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; MCLK       ; MCLK     ; None                        ; None                      ; 3.124 ns                ;
; N/A                                     ; 113.61 MHz ( period = 8.802 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; MCLK       ; MCLK     ; None                        ; None                      ; 3.124 ns                ;
; N/A                                     ; 113.61 MHz ( period = 8.802 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; MCLK       ; MCLK     ; None                        ; None                      ; 3.124 ns                ;
; N/A                                     ; 113.99 MHz ( period = 8.773 ns )                    ; F20_EmulateADC:inst1|SCK_count[4]         ; F20_EmulateADC:inst1|SCK_count[5]         ; MCLK       ; MCLK     ; None                        ; None                      ; 3.095 ns                ;
; N/A                                     ; 113.99 MHz ( period = 8.773 ns )                    ; F20_EmulateADC:inst1|SCK_count[4]         ; F20_EmulateADC:inst1|SCK_count[4]         ; MCLK       ; MCLK     ; None                        ; None                      ; 3.095 ns                ;
; N/A                                     ; 113.99 MHz ( period = 8.773 ns )                    ; F20_EmulateADC:inst1|SCK_count[4]         ; F20_EmulateADC:inst1|SCK_count[3]         ; MCLK       ; MCLK     ; None                        ; None                      ; 3.095 ns                ;
; N/A                                     ; 113.99 MHz ( period = 8.773 ns )                    ; F20_EmulateADC:inst1|SCK_count[4]         ; F20_EmulateADC:inst1|SCK_count[1]         ; MCLK       ; MCLK     ; None                        ; None                      ; 3.095 ns                ;
; N/A                                     ; 113.99 MHz ( period = 8.773 ns )                    ; F20_EmulateADC:inst1|SCK_count[4]         ; F20_EmulateADC:inst1|SCK_count[2]         ; MCLK       ; MCLK     ; None                        ; None                      ; 3.095 ns                ;
; N/A                                     ; 114.00 MHz ( period = 8.772 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; MCLK       ; MCLK     ; None                        ; None                      ; 4.790 ns                ;
; N/A                                     ; 114.35 MHz ( period = 8.745 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; MCLK       ; MCLK     ; None                        ; None                      ; 3.067 ns                ;
; N/A                                     ; 114.35 MHz ( period = 8.745 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; MCLK       ; MCLK     ; None                        ; None                      ; 3.067 ns                ;
; N/A                                     ; 114.35 MHz ( period = 8.745 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; MCLK       ; MCLK     ; None                        ; None                      ; 3.067 ns                ;
; N/A                                     ; 114.35 MHz ( period = 8.745 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; MCLK       ; MCLK     ; None                        ; None                      ; 3.067 ns                ;
; N/A                                     ; 115.59 MHz ( period = 8.651 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; MCLK       ; MCLK     ; None                        ; None                      ; 4.669 ns                ;
; N/A                                     ; 115.87 MHz ( period = 8.630 ns )                    ; F20_EmulateADC:inst1|SCK_count[5]         ; F20_EmulateADC:inst1|SCK_count[5]         ; MCLK       ; MCLK     ; None                        ; None                      ; 2.952 ns                ;
; N/A                                     ; 115.87 MHz ( period = 8.630 ns )                    ; F20_EmulateADC:inst1|SCK_count[5]         ; F20_EmulateADC:inst1|SCK_count[4]         ; MCLK       ; MCLK     ; None                        ; None                      ; 2.952 ns                ;
; N/A                                     ; 115.87 MHz ( period = 8.630 ns )                    ; F20_EmulateADC:inst1|SCK_count[5]         ; F20_EmulateADC:inst1|SCK_count[3]         ; MCLK       ; MCLK     ; None                        ; None                      ; 2.952 ns                ;
; N/A                                     ; 115.87 MHz ( period = 8.630 ns )                    ; F20_EmulateADC:inst1|SCK_count[5]         ; F20_EmulateADC:inst1|SCK_count[1]         ; MCLK       ; MCLK     ; None                        ; None                      ; 2.952 ns                ;
; N/A                                     ; 115.87 MHz ( period = 8.630 ns )                    ; F20_EmulateADC:inst1|SCK_count[5]         ; F20_EmulateADC:inst1|SCK_count[2]         ; MCLK       ; MCLK     ; None                        ; None                      ; 2.952 ns                ;
; N/A                                     ; 116.56 MHz ( period = 8.579 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[0]     ; MCLK       ; MCLK     ; None                        ; None                      ; 2.901 ns                ;
; N/A                                     ; 116.75 MHz ( period = 8.565 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; MCLK       ; MCLK     ; None                        ; None                      ; 4.583 ns                ;
; N/A                                     ; 117.27 MHz ( period = 8.527 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; MCLK       ; MCLK     ; None                        ; None                      ; 4.545 ns                ;
; N/A                                     ; 117.32 MHz ( period = 8.524 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; MCLK       ; MCLK     ; None                        ; None                      ; 4.542 ns                ;
; N/A                                     ; 117.67 MHz ( period = 8.498 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; MCLK       ; MCLK     ; None                        ; None                      ; 4.156 ns                ;
; N/A                                     ; 117.67 MHz ( period = 8.498 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; MCLK       ; MCLK     ; None                        ; None                      ; 4.156 ns                ;
; N/A                                     ; 117.67 MHz ( period = 8.498 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; MCLK       ; MCLK     ; None                        ; None                      ; 4.156 ns                ;
; N/A                                     ; 117.67 MHz ( period = 8.498 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; MCLK       ; MCLK     ; None                        ; None                      ; 4.156 ns                ;
; N/A                                     ; 117.67 MHz ( period = 8.498 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; MCLK       ; MCLK     ; None                        ; None                      ; 4.156 ns                ;
; N/A                                     ; 117.90 MHz ( period = 8.482 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; MCLK       ; MCLK     ; None                        ; None                      ; 4.500 ns                ;
; N/A                                     ; 117.91 MHz ( period = 8.481 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; MCLK       ; MCLK     ; None                        ; None                      ; 3.520 ns                ;
; N/A                                     ; 118.06 MHz ( period = 8.470 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; MCLK       ; MCLK     ; None                        ; None                      ; 4.488 ns                ;
; N/A                                     ; 118.09 MHz ( period = 8.468 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; MCLK       ; MCLK     ; None                        ; None                      ; 3.507 ns                ;
; N/A                                     ; 118.11 MHz ( period = 8.467 ns )                    ; F1_readADC_multimodes:inst2|CNVA          ; F1_readADC_multimodes:inst2|countCNV[2]   ; MCLK       ; MCLK     ; None                        ; None                      ; 1.259 ns                ;
; N/A                                     ; 118.11 MHz ( period = 8.467 ns )                    ; F1_readADC_multimodes:inst2|CNVA          ; F1_readADC_multimodes:inst2|countCNV[1]   ; MCLK       ; MCLK     ; None                        ; None                      ; 1.259 ns                ;
; N/A                                     ; 118.19 MHz ( period = 8.461 ns )                    ; F1_readADC_multimodes:inst2|CNVA          ; F1_readADC_multimodes:inst2|CNVstop       ; MCLK       ; MCLK     ; None                        ; None                      ; 1.253 ns                ;
; N/A                                     ; 118.19 MHz ( period = 8.461 ns )                    ; F1_readADC_multimodes:inst2|CNVA          ; F1_readADC_multimodes:inst2|countCNV[0]   ; MCLK       ; MCLK     ; None                        ; None                      ; 1.253 ns                ;
; N/A                                     ; 118.39 MHz ( period = 8.447 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; MCLK       ; MCLK     ; None                        ; None                      ; 4.465 ns                ;
; N/A                                     ; 118.96 MHz ( period = 8.406 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; MCLK       ; MCLK     ; None                        ; None                      ; 4.424 ns                ;
; N/A                                     ; 119.06 MHz ( period = 8.399 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; MCLK       ; MCLK     ; None                        ; None                      ; 4.417 ns                ;
; N/A                                     ; 119.18 MHz ( period = 8.391 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; MCLK       ; MCLK     ; None                        ; None                      ; 4.409 ns                ;
; N/A                                     ; 119.29 MHz ( period = 8.383 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; MCLK       ; MCLK     ; None                        ; None                      ; 4.020 ns                ;
; N/A                                     ; 119.75 MHz ( period = 8.351 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; MCLK       ; MCLK     ; None                        ; None                      ; 4.369 ns                ;
; N/A                                     ; 120.00 MHz ( period = 8.333 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; MCLK       ; MCLK     ; None                        ; None                      ; 4.351 ns                ;
; N/A                                     ; 120.82 MHz ( period = 8.277 ns )                    ; F20_EmulateADC:inst1|SRDATA[22]           ; F20_EmulateADC:inst1|SRDATA[23]           ; MCLK       ; MCLK     ; None                        ; None                      ; 2.599 ns                ;
; N/A                                     ; 120.93 MHz ( period = 8.269 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; MCLK       ; MCLK     ; None                        ; None                      ; 4.287 ns                ;
; N/A                                     ; 121.21 MHz ( period = 8.250 ns )                    ; F20_EmulateADC:inst1|SCK_count[0]         ; F20_EmulateADC:inst1|SCK_count[0]         ; MCLK       ; MCLK     ; None                        ; None                      ; 2.572 ns                ;
; N/A                                     ; 121.23 MHz ( period = 8.249 ns )                    ; F20_EmulateADC:inst1|SCK_count[0]         ; F20_EmulateADC:inst1|CLEAR_REG            ; MCLK       ; MCLK     ; None                        ; None                      ; 2.571 ns                ;
; N/A                                     ; 121.85 MHz ( period = 8.207 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; MCLK       ; MCLK     ; None                        ; None                      ; 4.225 ns                ;
; N/A                                     ; 122.20 MHz ( period = 8.183 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; MCLK       ; MCLK     ; None                        ; None                      ; 4.201 ns                ;
; N/A                                     ; 122.29 MHz ( period = 8.177 ns )                    ; F20_EmulateADC:inst1|SRDATA[15]           ; F20_EmulateADC:inst1|SRDATA[16]           ; MCLK       ; MCLK     ; None                        ; None                      ; 2.499 ns                ;
; N/A                                     ; 122.94 MHz ( period = 8.134 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; MCLK       ; MCLK     ; None                        ; None                      ; 3.173 ns                ;
; N/A                                     ; 123.03 MHz ( period = 8.128 ns )                    ; F20_EmulateADC:inst1|SCK_count[3]         ; F20_EmulateADC:inst1|SCK_count[0]         ; MCLK       ; MCLK     ; None                        ; None                      ; 2.450 ns                ;
; N/A                                     ; 123.05 MHz ( period = 8.127 ns )                    ; F20_EmulateADC:inst1|SCK_count[3]         ; F20_EmulateADC:inst1|CLEAR_REG            ; MCLK       ; MCLK     ; None                        ; None                      ; 2.449 ns                ;
; N/A                                     ; 123.06 MHz ( period = 8.126 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; MCLK       ; MCLK     ; None                        ; None                      ; 4.144 ns                ;
; N/A                                     ; 123.62 MHz ( period = 8.089 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; MCLK       ; MCLK     ; None                        ; None                      ; 4.107 ns                ;
; N/A                                     ; 123.70 MHz ( period = 8.084 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; MCLK       ; MCLK     ; None                        ; None                      ; 4.102 ns                ;
; N/A                                     ; 124.24 MHz ( period = 8.049 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; MCLK       ; MCLK     ; None                        ; None                      ; 4.067 ns                ;
; N/A                                     ; 124.24 MHz ( period = 8.049 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[0]     ; MCLK       ; MCLK     ; None                        ; None                      ; 2.371 ns                ;
; N/A                                     ; 124.27 MHz ( period = 8.047 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; MCLK       ; MCLK     ; None                        ; None                      ; 4.065 ns                ;
; N/A                                     ; 124.33 MHz ( period = 8.043 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; MCLK       ; MCLK     ; None                        ; None                      ; 4.061 ns                ;
; N/A                                     ; 124.58 MHz ( period = 8.027 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; MCLK       ; MCLK     ; None                        ; None                      ; 4.045 ns                ;
; N/A                                     ; 124.67 MHz ( period = 8.021 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; MCLK       ; MCLK     ; None                        ; None                      ; 4.039 ns                ;
; N/A                                     ; 124.69 MHz ( period = 8.020 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; MCLK       ; MCLK     ; None                        ; None                      ; 3.657 ns                ;
; N/A                                     ; 124.70 MHz ( period = 8.019 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; MCLK       ; MCLK     ; None                        ; None                      ; 4.037 ns                ;
; N/A                                     ; 124.73 MHz ( period = 8.017 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; MCLK       ; MCLK     ; None                        ; None                      ; 4.035 ns                ;
; N/A                                     ; 124.80 MHz ( period = 8.013 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; MCLK       ; MCLK     ; None                        ; None                      ; 4.031 ns                ;
; N/A                                     ; 124.80 MHz ( period = 8.013 ns )                    ; F20_EmulateADC:inst1|SCK_count[2]         ; F20_EmulateADC:inst1|SCK_count[0]         ; MCLK       ; MCLK     ; None                        ; None                      ; 2.335 ns                ;
; N/A                                     ; 124.81 MHz ( period = 8.012 ns )                    ; F20_EmulateADC:inst1|SCK_count[2]         ; F20_EmulateADC:inst1|CLEAR_REG            ; MCLK       ; MCLK     ; None                        ; None                      ; 2.334 ns                ;
; N/A                                     ; 124.83 MHz ( period = 8.011 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; MCLK       ; MCLK     ; None                        ; None                      ; 4.029 ns                ;
; N/A                                     ; 125.13 MHz ( period = 7.992 ns )                    ; F20_EmulateADC:inst1|SCK_count[1]         ; F20_EmulateADC:inst1|SCK_count[0]         ; MCLK       ; MCLK     ; None                        ; None                      ; 2.314 ns                ;
; N/A                                     ; 125.14 MHz ( period = 7.991 ns )                    ; F20_EmulateADC:inst1|SCK_count[1]         ; F20_EmulateADC:inst1|CLEAR_REG            ; MCLK       ; MCLK     ; None                        ; None                      ; 2.313 ns                ;
; N/A                                     ; 125.36 MHz ( period = 7.977 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; MCLK       ; MCLK     ; None                        ; None                      ; 3.995 ns                ;
; N/A                                     ; 125.38 MHz ( period = 7.976 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; MCLK       ; MCLK     ; None                        ; None                      ; 3.994 ns                ;
; N/A                                     ; 125.42 MHz ( period = 7.973 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; MCLK       ; MCLK     ; None                        ; None                      ; 3.991 ns                ;
; N/A                                     ; 125.98 MHz ( period = 7.938 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; MCLK       ; MCLK     ; None                        ; None                      ; 3.956 ns                ;
; N/A                                     ; 126.39 MHz ( period = 7.912 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; MCLK       ; MCLK     ; None                        ; None                      ; 3.930 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                           ;                                           ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------------------+-------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'SR[1]'                                                                                                                                                                                                                                                                              ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------------------+-------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                                      ; To                                        ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------------------+-------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 56.09 MHz ( period = 17.828 ns )                    ; F1_readADC_multimodes:inst2|CNVen_SCK     ; F1_readADC_multimodes:inst2|T_CNVen_SCK   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 1.858 ns                ;
; N/A                                     ; 56.41 MHz ( period = 17.728 ns )                    ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; F1_readADC_multimodes:inst2|T_CNVen_SHFT  ; SR[1]      ; SR[1]    ; None                        ; None                      ; 1.808 ns                ;
; N/A                                     ; 74.73 MHz ( period = 13.381 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; F1_readADC_multimodes:inst2|DOUTR[7]      ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.182 ns                ;
; N/A                                     ; 74.74 MHz ( period = 13.379 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; F1_readADC_multimodes:inst2|DOUTL[7]      ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.180 ns                ;
; N/A                                     ; 75.74 MHz ( period = 13.203 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; F1_readADC_multimodes:inst2|DOUTR[2]      ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.004 ns                ;
; N/A                                     ; 75.78 MHz ( period = 13.196 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; F1_readADC_multimodes:inst2|DOUTL[2]      ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.997 ns                ;
; N/A                                     ; 75.96 MHz ( period = 13.165 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; F1_readADC_multimodes:inst2|DOUTL[14]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.966 ns                ;
; N/A                                     ; 76.02 MHz ( period = 13.155 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; F1_readADC_multimodes:inst2|DOUTR[14]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.956 ns                ;
; N/A                                     ; 76.20 MHz ( period = 13.123 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; F1_readADC_multimodes:inst2|DOUTL[10]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.924 ns                ;
; N/A                                     ; 76.23 MHz ( period = 13.119 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; F1_readADC_multimodes:inst2|DOUTR[10]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.920 ns                ;
; N/A                                     ; 76.74 MHz ( period = 13.031 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; F1_readADC_multimodes:inst2|DOUTR[5]      ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.832 ns                ;
; N/A                                     ; 76.75 MHz ( period = 13.029 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; F1_readADC_multimodes:inst2|DOUTL[5]      ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.830 ns                ;
; N/A                                     ; 76.85 MHz ( period = 13.013 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; F1_readADC_multimodes:inst2|DOUTL[8]      ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.814 ns                ;
; N/A                                     ; 76.85 MHz ( period = 13.012 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; F1_readADC_multimodes:inst2|DOUTR[8]      ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.813 ns                ;
; N/A                                     ; 77.14 MHz ( period = 12.963 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; F1_readADC_multimodes:inst2|DOUTL[12]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.764 ns                ;
; N/A                                     ; 77.15 MHz ( period = 12.962 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; F1_readADC_multimodes:inst2|DOUTR[12]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.763 ns                ;
; N/A                                     ; 78.82 MHz ( period = 12.687 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; F1_readADC_multimodes:inst2|DOUTR[9]      ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.488 ns                ;
; N/A                                     ; 78.83 MHz ( period = 12.686 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; F1_readADC_multimodes:inst2|DOUTR[3]      ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.487 ns                ;
; N/A                                     ; 78.83 MHz ( period = 12.685 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; F1_readADC_multimodes:inst2|DOUTL[3]      ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.486 ns                ;
; N/A                                     ; 78.85 MHz ( period = 12.683 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; F1_readADC_multimodes:inst2|DOUTL[9]      ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.484 ns                ;
; N/A                                     ; 80.01 MHz ( period = 12.499 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; F1_readADC_multimodes:inst2|DOUTR[11]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.300 ns                ;
; N/A                                     ; 80.04 MHz ( period = 12.494 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; F1_readADC_multimodes:inst2|DOUTL[11]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.295 ns                ;
; N/A                                     ; 81.17 MHz ( period = 12.320 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; F1_readADC_multimodes:inst2|DOUTL[22]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.121 ns                ;
; N/A                                     ; 81.17 MHz ( period = 12.320 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; F1_readADC_multimodes:inst2|DOUTR[22]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.121 ns                ;
; N/A                                     ; 81.24 MHz ( period = 12.309 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 5.467 ns                ;
; N/A                                     ; 81.32 MHz ( period = 12.297 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; F1_readADC_multimodes:inst2|DOUTR[18]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.098 ns                ;
; N/A                                     ; 81.33 MHz ( period = 12.296 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; F1_readADC_multimodes:inst2|DOUTL[18]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.097 ns                ;
; N/A                                     ; 81.86 MHz ( period = 12.216 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; F1_readADC_multimodes:inst2|DOUTR[23]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.017 ns                ;
; N/A                                     ; 81.91 MHz ( period = 12.208 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; F1_readADC_multimodes:inst2|DOUTL[23]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.009 ns                ;
; N/A                                     ; 81.96 MHz ( period = 12.201 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; F1_readADC_multimodes:inst2|DOUTR[19]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.002 ns                ;
; N/A                                     ; 81.97 MHz ( period = 12.200 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; F1_readADC_multimodes:inst2|DOUTL[19]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.001 ns                ;
; N/A                                     ; 83.03 MHz ( period = 12.044 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.082 ns                ;
; N/A                                     ; 83.03 MHz ( period = 12.044 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.082 ns                ;
; N/A                                     ; 83.03 MHz ( period = 12.044 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.082 ns                ;
; N/A                                     ; 83.03 MHz ( period = 12.044 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.082 ns                ;
; N/A                                     ; 83.28 MHz ( period = 12.007 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 5.186 ns                ;
; N/A                                     ; 83.99 MHz ( period = 11.906 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 5.064 ns                ;
; N/A                                     ; 86.17 MHz ( period = 11.605 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.643 ns                ;
; N/A                                     ; 86.17 MHz ( period = 11.605 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.643 ns                ;
; N/A                                     ; 86.17 MHz ( period = 11.605 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.643 ns                ;
; N/A                                     ; 86.17 MHz ( period = 11.605 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.643 ns                ;
; N/A                                     ; 86.24 MHz ( period = 11.596 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.775 ns                ;
; N/A                                     ; 86.33 MHz ( period = 11.583 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; SR[1]      ; SR[1]    ; None                        ; None                      ; 5.360 ns                ;
; N/A                                     ; 86.33 MHz ( period = 11.583 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[1]      ; SR[1]    ; None                        ; None                      ; 5.360 ns                ;
; N/A                                     ; 86.33 MHz ( period = 11.583 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; SR[1]      ; SR[1]    ; None                        ; None                      ; 5.360 ns                ;
; N/A                                     ; 86.33 MHz ( period = 11.583 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[1]      ; SR[1]    ; None                        ; None                      ; 5.360 ns                ;
; N/A                                     ; 86.33 MHz ( period = 11.583 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[1]      ; SR[1]    ; None                        ; None                      ; 5.360 ns                ;
; N/A                                     ; 86.70 MHz ( period = 11.534 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.692 ns                ;
; N/A                                     ; 87.20 MHz ( period = 11.468 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.626 ns                ;
; N/A                                     ; 87.38 MHz ( period = 11.444 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; F1_readADC_multimodes:inst2|DOUTL[15]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 1.245 ns                ;
; N/A                                     ; 87.38 MHz ( period = 11.444 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; F1_readADC_multimodes:inst2|DOUTR[15]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 1.245 ns                ;
; N/A                                     ; 87.44 MHz ( period = 11.436 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; F1_readADC_multimodes:inst2|DOUTR[20]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 1.237 ns                ;
; N/A                                     ; 87.45 MHz ( period = 11.435 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; F1_readADC_multimodes:inst2|DOUTL[20]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 1.236 ns                ;
; N/A                                     ; 87.51 MHz ( period = 11.427 ns )                    ; F20_EmulateADC:inst1|SCK_count[0]         ; F20_EmulateADC:inst1|SCK_count[5]         ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.465 ns                ;
; N/A                                     ; 87.51 MHz ( period = 11.427 ns )                    ; F20_EmulateADC:inst1|SCK_count[0]         ; F20_EmulateADC:inst1|SCK_count[4]         ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.465 ns                ;
; N/A                                     ; 87.51 MHz ( period = 11.427 ns )                    ; F20_EmulateADC:inst1|SCK_count[0]         ; F20_EmulateADC:inst1|SCK_count[3]         ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.465 ns                ;
; N/A                                     ; 87.51 MHz ( period = 11.427 ns )                    ; F20_EmulateADC:inst1|SCK_count[0]         ; F20_EmulateADC:inst1|SCK_count[1]         ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.465 ns                ;
; N/A                                     ; 87.51 MHz ( period = 11.427 ns )                    ; F20_EmulateADC:inst1|SCK_count[0]         ; F20_EmulateADC:inst1|SCK_count[2]         ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.465 ns                ;
; N/A                                     ; 87.52 MHz ( period = 11.426 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; F1_readADC_multimodes:inst2|DOUTL[21]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 1.227 ns                ;
; N/A                                     ; 87.52 MHz ( period = 11.426 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; F1_readADC_multimodes:inst2|DOUTL[16]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 1.227 ns                ;
; N/A                                     ; 87.52 MHz ( period = 11.426 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; F1_readADC_multimodes:inst2|DOUTR[17]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 1.227 ns                ;
; N/A                                     ; 87.54 MHz ( period = 11.424 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; F1_readADC_multimodes:inst2|DOUTL[17]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 1.225 ns                ;
; N/A                                     ; 87.54 MHz ( period = 11.424 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; F1_readADC_multimodes:inst2|DOUTR[16]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 1.225 ns                ;
; N/A                                     ; 87.55 MHz ( period = 11.422 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; F1_readADC_multimodes:inst2|DOUTR[21]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 1.223 ns                ;
; N/A                                     ; 88.46 MHz ( period = 11.305 ns )                    ; F20_EmulateADC:inst1|SCK_count[3]         ; F20_EmulateADC:inst1|SCK_count[5]         ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.343 ns                ;
; N/A                                     ; 88.46 MHz ( period = 11.305 ns )                    ; F20_EmulateADC:inst1|SCK_count[3]         ; F20_EmulateADC:inst1|SCK_count[4]         ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.343 ns                ;
; N/A                                     ; 88.46 MHz ( period = 11.305 ns )                    ; F20_EmulateADC:inst1|SCK_count[3]         ; F20_EmulateADC:inst1|SCK_count[3]         ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.343 ns                ;
; N/A                                     ; 88.46 MHz ( period = 11.305 ns )                    ; F20_EmulateADC:inst1|SCK_count[3]         ; F20_EmulateADC:inst1|SCK_count[1]         ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.343 ns                ;
; N/A                                     ; 88.46 MHz ( period = 11.305 ns )                    ; F20_EmulateADC:inst1|SCK_count[3]         ; F20_EmulateADC:inst1|SCK_count[2]         ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.343 ns                ;
; N/A                                     ; 88.48 MHz ( period = 11.302 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[0]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.340 ns                ;
; N/A                                     ; 88.64 MHz ( period = 11.281 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; SR[1]      ; SR[1]    ; None                        ; None                      ; 5.079 ns                ;
; N/A                                     ; 88.64 MHz ( period = 11.281 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[1]      ; SR[1]    ; None                        ; None                      ; 5.079 ns                ;
; N/A                                     ; 88.64 MHz ( period = 11.281 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; SR[1]      ; SR[1]    ; None                        ; None                      ; 5.079 ns                ;
; N/A                                     ; 88.64 MHz ( period = 11.281 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[1]      ; SR[1]    ; None                        ; None                      ; 5.079 ns                ;
; N/A                                     ; 88.64 MHz ( period = 11.281 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[1]      ; SR[1]    ; None                        ; None                      ; 5.079 ns                ;
; N/A                                     ; 88.87 MHz ( period = 11.253 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.411 ns                ;
; N/A                                     ; 88.90 MHz ( period = 11.248 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; F1_readADC_multimodes:inst2|DOUTR[6]      ; SR[1]      ; SR[1]    ; None                        ; None                      ; 1.049 ns                ;
; N/A                                     ; 88.92 MHz ( period = 11.246 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.404 ns                ;
; N/A                                     ; 88.92 MHz ( period = 11.246 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; F1_readADC_multimodes:inst2|DOUTL[13]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 1.047 ns                ;
; N/A                                     ; 88.93 MHz ( period = 11.245 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; F1_readADC_multimodes:inst2|DOUTL[4]      ; SR[1]      ; SR[1]    ; None                        ; None                      ; 1.046 ns                ;
; N/A                                     ; 88.93 MHz ( period = 11.245 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; F1_readADC_multimodes:inst2|DOUTR[13]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 1.046 ns                ;
; N/A                                     ; 88.94 MHz ( period = 11.244 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; F1_readADC_multimodes:inst2|DOUTR[4]      ; SR[1]      ; SR[1]    ; None                        ; None                      ; 1.045 ns                ;
; N/A                                     ; 88.94 MHz ( period = 11.243 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; F1_readADC_multimodes:inst2|DOUTL[6]      ; SR[1]      ; SR[1]    ; None                        ; None                      ; 1.044 ns                ;
; N/A                                     ; 89.00 MHz ( period = 11.236 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; F1_readADC_multimodes:inst2|DOUTL[0]      ; SR[1]      ; SR[1]    ; None                        ; None                      ; 1.037 ns                ;
; N/A                                     ; 89.00 MHz ( period = 11.236 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; F1_readADC_multimodes:inst2|DOUTR[0]      ; SR[1]      ; SR[1]    ; None                        ; None                      ; 1.037 ns                ;
; N/A                                     ; 89.01 MHz ( period = 11.235 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.273 ns                ;
; N/A                                     ; 89.01 MHz ( period = 11.235 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.273 ns                ;
; N/A                                     ; 89.01 MHz ( period = 11.235 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.273 ns                ;
; N/A                                     ; 89.01 MHz ( period = 11.235 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.273 ns                ;
; N/A                                     ; 89.09 MHz ( period = 11.225 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; F1_readADC_multimodes:inst2|DOUTL[1]      ; SR[1]      ; SR[1]    ; None                        ; None                      ; 1.026 ns                ;
; N/A                                     ; 89.09 MHz ( period = 11.224 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; F1_readADC_multimodes:inst2|DOUTR[1]      ; SR[1]      ; SR[1]    ; None                        ; None                      ; 1.025 ns                ;
; N/A                                     ; 89.37 MHz ( period = 11.190 ns )                    ; F20_EmulateADC:inst1|SCK_count[2]         ; F20_EmulateADC:inst1|SCK_count[5]         ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.228 ns                ;
; N/A                                     ; 89.37 MHz ( period = 11.190 ns )                    ; F20_EmulateADC:inst1|SCK_count[2]         ; F20_EmulateADC:inst1|SCK_count[4]         ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.228 ns                ;
; N/A                                     ; 89.37 MHz ( period = 11.190 ns )                    ; F20_EmulateADC:inst1|SCK_count[2]         ; F20_EmulateADC:inst1|SCK_count[3]         ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.228 ns                ;
; N/A                                     ; 89.37 MHz ( period = 11.190 ns )                    ; F20_EmulateADC:inst1|SCK_count[2]         ; F20_EmulateADC:inst1|SCK_count[1]         ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.228 ns                ;
; N/A                                     ; 89.37 MHz ( period = 11.190 ns )                    ; F20_EmulateADC:inst1|SCK_count[2]         ; F20_EmulateADC:inst1|SCK_count[2]         ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.228 ns                ;
; N/A                                     ; 89.45 MHz ( period = 11.180 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.957 ns                ;
; N/A                                     ; 89.45 MHz ( period = 11.180 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.957 ns                ;
; N/A                                     ; 89.45 MHz ( period = 11.180 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.957 ns                ;
; N/A                                     ; 89.45 MHz ( period = 11.180 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.957 ns                ;
; N/A                                     ; 89.45 MHz ( period = 11.180 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.957 ns                ;
; N/A                                     ; 89.53 MHz ( period = 11.169 ns )                    ; F20_EmulateADC:inst1|SCK_count[1]         ; F20_EmulateADC:inst1|SCK_count[5]         ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.207 ns                ;
; N/A                                     ; 89.53 MHz ( period = 11.169 ns )                    ; F20_EmulateADC:inst1|SCK_count[1]         ; F20_EmulateADC:inst1|SCK_count[4]         ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.207 ns                ;
; N/A                                     ; 89.53 MHz ( period = 11.169 ns )                    ; F20_EmulateADC:inst1|SCK_count[1]         ; F20_EmulateADC:inst1|SCK_count[3]         ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.207 ns                ;
; N/A                                     ; 89.53 MHz ( period = 11.169 ns )                    ; F20_EmulateADC:inst1|SCK_count[1]         ; F20_EmulateADC:inst1|SCK_count[1]         ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.207 ns                ;
; N/A                                     ; 89.53 MHz ( period = 11.169 ns )                    ; F20_EmulateADC:inst1|SCK_count[1]         ; F20_EmulateADC:inst1|SCK_count[2]         ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.207 ns                ;
; N/A                                     ; 90.05 MHz ( period = 11.105 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.263 ns                ;
; N/A                                     ; 90.05 MHz ( period = 11.105 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.861 ns                ;
; N/A                                     ; 90.20 MHz ( period = 11.086 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.124 ns                ;
; N/A                                     ; 90.20 MHz ( period = 11.086 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.124 ns                ;
; N/A                                     ; 90.20 MHz ( period = 11.086 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.124 ns                ;
; N/A                                     ; 90.20 MHz ( period = 11.086 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.124 ns                ;
; N/A                                     ; 90.44 MHz ( period = 11.057 ns )                    ; F20_EmulateADC:inst1|SCK_count[4]         ; F20_EmulateADC:inst1|SCK_count[5]         ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.095 ns                ;
; N/A                                     ; 90.44 MHz ( period = 11.057 ns )                    ; F20_EmulateADC:inst1|SCK_count[4]         ; F20_EmulateADC:inst1|SCK_count[4]         ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.095 ns                ;
; N/A                                     ; 90.44 MHz ( period = 11.057 ns )                    ; F20_EmulateADC:inst1|SCK_count[4]         ; F20_EmulateADC:inst1|SCK_count[3]         ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.095 ns                ;
; N/A                                     ; 90.44 MHz ( period = 11.057 ns )                    ; F20_EmulateADC:inst1|SCK_count[4]         ; F20_EmulateADC:inst1|SCK_count[1]         ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.095 ns                ;
; N/A                                     ; 90.44 MHz ( period = 11.057 ns )                    ; F20_EmulateADC:inst1|SCK_count[4]         ; F20_EmulateADC:inst1|SCK_count[2]         ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.095 ns                ;
; N/A                                     ; 90.45 MHz ( period = 11.056 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.790 ns                ;
; N/A                                     ; 90.67 MHz ( period = 11.029 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.067 ns                ;
; N/A                                     ; 90.67 MHz ( period = 11.029 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.067 ns                ;
; N/A                                     ; 90.67 MHz ( period = 11.029 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.067 ns                ;
; N/A                                     ; 90.67 MHz ( period = 11.029 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.067 ns                ;
; N/A                                     ; 91.45 MHz ( period = 10.935 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.669 ns                ;
; N/A                                     ; 91.63 MHz ( period = 10.914 ns )                    ; F20_EmulateADC:inst1|SCK_count[5]         ; F20_EmulateADC:inst1|SCK_count[5]         ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.952 ns                ;
; N/A                                     ; 91.63 MHz ( period = 10.914 ns )                    ; F20_EmulateADC:inst1|SCK_count[5]         ; F20_EmulateADC:inst1|SCK_count[4]         ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.952 ns                ;
; N/A                                     ; 91.63 MHz ( period = 10.914 ns )                    ; F20_EmulateADC:inst1|SCK_count[5]         ; F20_EmulateADC:inst1|SCK_count[3]         ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.952 ns                ;
; N/A                                     ; 91.63 MHz ( period = 10.914 ns )                    ; F20_EmulateADC:inst1|SCK_count[5]         ; F20_EmulateADC:inst1|SCK_count[1]         ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.952 ns                ;
; N/A                                     ; 91.63 MHz ( period = 10.914 ns )                    ; F20_EmulateADC:inst1|SCK_count[5]         ; F20_EmulateADC:inst1|SCK_count[2]         ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.952 ns                ;
; N/A                                     ; 92.06 MHz ( period = 10.863 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[0]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.901 ns                ;
; N/A                                     ; 92.17 MHz ( period = 10.849 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.583 ns                ;
; N/A                                     ; 92.50 MHz ( period = 10.811 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.545 ns                ;
; N/A                                     ; 92.52 MHz ( period = 10.808 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.542 ns                ;
; N/A                                     ; 92.57 MHz ( period = 10.803 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.580 ns                ;
; N/A                                     ; 92.89 MHz ( period = 10.766 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.500 ns                ;
; N/A                                     ; 92.99 MHz ( period = 10.754 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.488 ns                ;
; N/A                                     ; 93.09 MHz ( period = 10.742 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.519 ns                ;
; N/A                                     ; 93.09 MHz ( period = 10.742 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.519 ns                ;
; N/A                                     ; 93.09 MHz ( period = 10.742 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.519 ns                ;
; N/A                                     ; 93.09 MHz ( period = 10.742 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.519 ns                ;
; N/A                                     ; 93.09 MHz ( period = 10.742 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.519 ns                ;
; N/A                                     ; 93.19 MHz ( period = 10.731 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.465 ns                ;
; N/A                                     ; 93.44 MHz ( period = 10.702 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.458 ns                ;
; N/A                                     ; 93.55 MHz ( period = 10.690 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.424 ns                ;
; N/A                                     ; 93.61 MHz ( period = 10.683 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.417 ns                ;
; N/A                                     ; 93.68 MHz ( period = 10.675 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.409 ns                ;
; N/A                                     ; 94.03 MHz ( period = 10.635 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.369 ns                ;
; N/A                                     ; 94.19 MHz ( period = 10.617 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.351 ns                ;
; N/A                                     ; 94.69 MHz ( period = 10.561 ns )                    ; F20_EmulateADC:inst1|SRDATA[22]           ; F20_EmulateADC:inst1|SRDATA[23]           ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.599 ns                ;
; N/A                                     ; 94.76 MHz ( period = 10.553 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.287 ns                ;
; N/A                                     ; 94.93 MHz ( period = 10.534 ns )                    ; F20_EmulateADC:inst1|SCK_count[0]         ; F20_EmulateADC:inst1|SCK_count[0]         ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.572 ns                ;
; N/A                                     ; 94.94 MHz ( period = 10.533 ns )                    ; F20_EmulateADC:inst1|SCK_count[0]         ; F20_EmulateADC:inst1|CLEAR_REG            ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.571 ns                ;
; N/A                                     ; 95.32 MHz ( period = 10.491 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.225 ns                ;
; N/A                                     ; 95.54 MHz ( period = 10.467 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.201 ns                ;
; N/A                                     ; 95.59 MHz ( period = 10.461 ns )                    ; F20_EmulateADC:inst1|SRDATA[15]           ; F20_EmulateADC:inst1|SRDATA[16]           ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.499 ns                ;
; N/A                                     ; 96.04 MHz ( period = 10.412 ns )                    ; F20_EmulateADC:inst1|SCK_count[3]         ; F20_EmulateADC:inst1|SCK_count[0]         ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.450 ns                ;
; N/A                                     ; 96.05 MHz ( period = 10.411 ns )                    ; F20_EmulateADC:inst1|SCK_count[3]         ; F20_EmulateADC:inst1|CLEAR_REG            ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.449 ns                ;
; N/A                                     ; 96.06 MHz ( period = 10.410 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.144 ns                ;
; N/A                                     ; 96.35 MHz ( period = 10.379 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.156 ns                ;
; N/A                                     ; 96.35 MHz ( period = 10.379 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.156 ns                ;
; N/A                                     ; 96.35 MHz ( period = 10.379 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.156 ns                ;
; N/A                                     ; 96.35 MHz ( period = 10.379 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.156 ns                ;
; N/A                                     ; 96.35 MHz ( period = 10.379 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.156 ns                ;
; N/A                                     ; 96.40 MHz ( period = 10.373 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.107 ns                ;
; N/A                                     ; 96.45 MHz ( period = 10.368 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.102 ns                ;
; N/A                                     ; 96.51 MHz ( period = 10.362 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.520 ns                ;
; N/A                                     ; 96.63 MHz ( period = 10.349 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.507 ns                ;
; N/A                                     ; 96.78 MHz ( period = 10.333 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.067 ns                ;
; N/A                                     ; 96.78 MHz ( period = 10.333 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[0]     ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.371 ns                ;
; N/A                                     ; 96.80 MHz ( period = 10.331 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.065 ns                ;
; N/A                                     ; 96.83 MHz ( period = 10.327 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.061 ns                ;
; N/A                                     ; 96.98 MHz ( period = 10.311 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.045 ns                ;
; N/A                                     ; 97.04 MHz ( period = 10.305 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.039 ns                ;
; N/A                                     ; 97.06 MHz ( period = 10.303 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.037 ns                ;
; N/A                                     ; 97.08 MHz ( period = 10.301 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.035 ns                ;
; N/A                                     ; 97.12 MHz ( period = 10.297 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.031 ns                ;
; N/A                                     ; 97.12 MHz ( period = 10.297 ns )                    ; F20_EmulateADC:inst1|SCK_count[2]         ; F20_EmulateADC:inst1|SCK_count[0]         ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.335 ns                ;
; N/A                                     ; 97.13 MHz ( period = 10.296 ns )                    ; F20_EmulateADC:inst1|SCK_count[2]         ; F20_EmulateADC:inst1|CLEAR_REG            ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.334 ns                ;
; N/A                                     ; 97.13 MHz ( period = 10.295 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.029 ns                ;
; N/A                                     ; 97.31 MHz ( period = 10.276 ns )                    ; F20_EmulateADC:inst1|SCK_count[1]         ; F20_EmulateADC:inst1|SCK_count[0]         ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.314 ns                ;
; N/A                                     ; 97.32 MHz ( period = 10.275 ns )                    ; F20_EmulateADC:inst1|SCK_count[1]         ; F20_EmulateADC:inst1|CLEAR_REG            ; SR[1]      ; SR[1]    ; None                        ; None                      ; 2.313 ns                ;
; N/A                                     ; 97.43 MHz ( period = 10.264 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; SR[1]      ; SR[1]    ; None                        ; None                      ; 4.020 ns                ;
; N/A                                     ; 97.46 MHz ( period = 10.261 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.995 ns                ;
; N/A                                     ; 97.47 MHz ( period = 10.260 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.994 ns                ;
; N/A                                     ; 97.49 MHz ( period = 10.257 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.991 ns                ;
; N/A                                     ; 97.83 MHz ( period = 10.222 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.956 ns                ;
; N/A                                     ; 98.08 MHz ( period = 10.196 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.930 ns                ;
; N/A                                     ; 98.10 MHz ( period = 10.194 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.928 ns                ;
; N/A                                     ; 98.15 MHz ( period = 10.188 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.922 ns                ;
; N/A                                     ; 98.24 MHz ( period = 10.179 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.913 ns                ;
; N/A                                     ; 98.27 MHz ( period = 10.176 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.910 ns                ;
; N/A                                     ; 98.32 MHz ( period = 10.171 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.905 ns                ;
; N/A                                     ; 98.38 MHz ( period = 10.165 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.899 ns                ;
; N/A                                     ; 98.41 MHz ( period = 10.162 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.896 ns                ;
; N/A                                     ; 98.42 MHz ( period = 10.161 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.895 ns                ;
; N/A                                     ; 98.45 MHz ( period = 10.157 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.891 ns                ;
; N/A                                     ; 98.57 MHz ( period = 10.145 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.879 ns                ;
; N/A                                     ; 98.72 MHz ( period = 10.130 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.864 ns                ;
; N/A                                     ; 98.78 MHz ( period = 10.123 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.857 ns                ;
; N/A                                     ; 98.86 MHz ( period = 10.115 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.849 ns                ;
; N/A                                     ; 98.88 MHz ( period = 10.113 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; SR[1]      ; SR[1]    ; None                        ; None                      ; 3.847 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                           ;                                           ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------------------+-------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'AVG[1]'                                                                                                                                                                                                                                                                             ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------------------+-------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                                      ; To                                        ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------------------+-------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 55.25 MHz ( period = 18.098 ns )                    ; F1_readADC_multimodes:inst2|CNVen_SCK     ; F1_readADC_multimodes:inst2|T_CNVen_SCK   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 1.858 ns                ;
; N/A                                     ; 55.56 MHz ( period = 17.998 ns )                    ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; F1_readADC_multimodes:inst2|T_CNVen_SHFT  ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 1.808 ns                ;
; N/A                                     ; 74.29 MHz ( period = 13.460 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; F1_readADC_multimodes:inst2|DOUTR[7]      ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.182 ns                ;
; N/A                                     ; 74.31 MHz ( period = 13.458 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; F1_readADC_multimodes:inst2|DOUTL[7]      ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.180 ns                ;
; N/A                                     ; 75.29 MHz ( period = 13.282 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; F1_readADC_multimodes:inst2|DOUTR[2]      ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.004 ns                ;
; N/A                                     ; 75.33 MHz ( period = 13.275 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; F1_readADC_multimodes:inst2|DOUTL[2]      ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.997 ns                ;
; N/A                                     ; 75.51 MHz ( period = 13.244 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; F1_readADC_multimodes:inst2|DOUTL[14]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.966 ns                ;
; N/A                                     ; 75.56 MHz ( period = 13.234 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; F1_readADC_multimodes:inst2|DOUTR[14]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.956 ns                ;
; N/A                                     ; 75.75 MHz ( period = 13.202 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; F1_readADC_multimodes:inst2|DOUTL[10]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.924 ns                ;
; N/A                                     ; 75.77 MHz ( period = 13.198 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; F1_readADC_multimodes:inst2|DOUTR[10]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.920 ns                ;
; N/A                                     ; 76.28 MHz ( period = 13.110 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; F1_readADC_multimodes:inst2|DOUTR[5]      ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.832 ns                ;
; N/A                                     ; 76.29 MHz ( period = 13.108 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; F1_readADC_multimodes:inst2|DOUTL[5]      ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.830 ns                ;
; N/A                                     ; 76.38 MHz ( period = 13.092 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; F1_readADC_multimodes:inst2|DOUTL[8]      ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.814 ns                ;
; N/A                                     ; 76.39 MHz ( period = 13.091 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; F1_readADC_multimodes:inst2|DOUTR[8]      ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.813 ns                ;
; N/A                                     ; 76.68 MHz ( period = 13.042 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; F1_readADC_multimodes:inst2|DOUTL[12]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.764 ns                ;
; N/A                                     ; 76.68 MHz ( period = 13.041 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; F1_readADC_multimodes:inst2|DOUTR[12]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.763 ns                ;
; N/A                                     ; 78.33 MHz ( period = 12.766 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; F1_readADC_multimodes:inst2|DOUTR[9]      ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.488 ns                ;
; N/A                                     ; 78.34 MHz ( period = 12.765 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; F1_readADC_multimodes:inst2|DOUTR[3]      ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.487 ns                ;
; N/A                                     ; 78.35 MHz ( period = 12.764 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; F1_readADC_multimodes:inst2|DOUTL[3]      ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.486 ns                ;
; N/A                                     ; 78.36 MHz ( period = 12.762 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; F1_readADC_multimodes:inst2|DOUTL[9]      ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.484 ns                ;
; N/A                                     ; 79.50 MHz ( period = 12.578 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; F1_readADC_multimodes:inst2|DOUTR[11]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.300 ns                ;
; N/A                                     ; 79.54 MHz ( period = 12.573 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; F1_readADC_multimodes:inst2|DOUTL[11]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.295 ns                ;
; N/A                                     ; 80.36 MHz ( period = 12.444 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 5.467 ns                ;
; N/A                                     ; 80.65 MHz ( period = 12.399 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; F1_readADC_multimodes:inst2|DOUTL[22]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.121 ns                ;
; N/A                                     ; 80.65 MHz ( period = 12.399 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; F1_readADC_multimodes:inst2|DOUTR[22]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.121 ns                ;
; N/A                                     ; 80.80 MHz ( period = 12.376 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; F1_readADC_multimodes:inst2|DOUTR[18]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.098 ns                ;
; N/A                                     ; 80.81 MHz ( period = 12.375 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; F1_readADC_multimodes:inst2|DOUTL[18]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.097 ns                ;
; N/A                                     ; 81.33 MHz ( period = 12.295 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; F1_readADC_multimodes:inst2|DOUTR[23]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.017 ns                ;
; N/A                                     ; 81.39 MHz ( period = 12.287 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; F1_readADC_multimodes:inst2|DOUTL[23]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.009 ns                ;
; N/A                                     ; 81.43 MHz ( period = 12.280 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; F1_readADC_multimodes:inst2|DOUTR[19]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.002 ns                ;
; N/A                                     ; 81.44 MHz ( period = 12.279 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; F1_readADC_multimodes:inst2|DOUTL[19]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.001 ns                ;
; N/A                                     ; 82.36 MHz ( period = 12.142 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 5.186 ns                ;
; N/A                                     ; 83.03 MHz ( period = 12.044 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.082 ns                ;
; N/A                                     ; 83.03 MHz ( period = 12.044 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.082 ns                ;
; N/A                                     ; 83.03 MHz ( period = 12.044 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.082 ns                ;
; N/A                                     ; 83.03 MHz ( period = 12.044 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.082 ns                ;
; N/A                                     ; 83.05 MHz ( period = 12.041 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 5.064 ns                ;
; N/A                                     ; 85.24 MHz ( period = 11.731 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.775 ns                ;
; N/A                                     ; 85.34 MHz ( period = 11.718 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 5.360 ns                ;
; N/A                                     ; 85.34 MHz ( period = 11.718 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 5.360 ns                ;
; N/A                                     ; 85.34 MHz ( period = 11.718 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 5.360 ns                ;
; N/A                                     ; 85.34 MHz ( period = 11.718 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 5.360 ns                ;
; N/A                                     ; 85.34 MHz ( period = 11.718 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 5.360 ns                ;
; N/A                                     ; 85.70 MHz ( period = 11.669 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.692 ns                ;
; N/A                                     ; 86.17 MHz ( period = 11.605 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.643 ns                ;
; N/A                                     ; 86.17 MHz ( period = 11.605 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.643 ns                ;
; N/A                                     ; 86.17 MHz ( period = 11.605 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.643 ns                ;
; N/A                                     ; 86.17 MHz ( period = 11.605 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.643 ns                ;
; N/A                                     ; 86.18 MHz ( period = 11.603 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.626 ns                ;
; N/A                                     ; 86.78 MHz ( period = 11.523 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; F1_readADC_multimodes:inst2|DOUTL[15]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 1.245 ns                ;
; N/A                                     ; 86.78 MHz ( period = 11.523 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; F1_readADC_multimodes:inst2|DOUTR[15]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 1.245 ns                ;
; N/A                                     ; 86.84 MHz ( period = 11.515 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; F1_readADC_multimodes:inst2|DOUTR[20]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 1.237 ns                ;
; N/A                                     ; 86.85 MHz ( period = 11.514 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; F1_readADC_multimodes:inst2|DOUTL[20]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 1.236 ns                ;
; N/A                                     ; 86.92 MHz ( period = 11.505 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; F1_readADC_multimodes:inst2|DOUTL[21]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 1.227 ns                ;
; N/A                                     ; 86.92 MHz ( period = 11.505 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; F1_readADC_multimodes:inst2|DOUTL[16]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 1.227 ns                ;
; N/A                                     ; 86.92 MHz ( period = 11.505 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; F1_readADC_multimodes:inst2|DOUTR[17]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 1.227 ns                ;
; N/A                                     ; 86.93 MHz ( period = 11.503 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; F1_readADC_multimodes:inst2|DOUTL[17]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 1.225 ns                ;
; N/A                                     ; 86.93 MHz ( period = 11.503 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; F1_readADC_multimodes:inst2|DOUTR[16]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 1.225 ns                ;
; N/A                                     ; 86.95 MHz ( period = 11.501 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; F1_readADC_multimodes:inst2|DOUTR[21]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 1.223 ns                ;
; N/A                                     ; 87.51 MHz ( period = 11.427 ns )                    ; F20_EmulateADC:inst1|SCK_count[0]         ; F20_EmulateADC:inst1|SCK_count[5]         ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.465 ns                ;
; N/A                                     ; 87.51 MHz ( period = 11.427 ns )                    ; F20_EmulateADC:inst1|SCK_count[0]         ; F20_EmulateADC:inst1|SCK_count[4]         ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.465 ns                ;
; N/A                                     ; 87.51 MHz ( period = 11.427 ns )                    ; F20_EmulateADC:inst1|SCK_count[0]         ; F20_EmulateADC:inst1|SCK_count[3]         ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.465 ns                ;
; N/A                                     ; 87.51 MHz ( period = 11.427 ns )                    ; F20_EmulateADC:inst1|SCK_count[0]         ; F20_EmulateADC:inst1|SCK_count[1]         ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.465 ns                ;
; N/A                                     ; 87.51 MHz ( period = 11.427 ns )                    ; F20_EmulateADC:inst1|SCK_count[0]         ; F20_EmulateADC:inst1|SCK_count[2]         ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.465 ns                ;
; N/A                                     ; 87.60 MHz ( period = 11.416 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 5.079 ns                ;
; N/A                                     ; 87.60 MHz ( period = 11.416 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 5.079 ns                ;
; N/A                                     ; 87.60 MHz ( period = 11.416 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 5.079 ns                ;
; N/A                                     ; 87.60 MHz ( period = 11.416 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 5.079 ns                ;
; N/A                                     ; 87.60 MHz ( period = 11.416 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 5.079 ns                ;
; N/A                                     ; 87.81 MHz ( period = 11.388 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.411 ns                ;
; N/A                                     ; 87.87 MHz ( period = 11.381 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.404 ns                ;
; N/A                                     ; 88.28 MHz ( period = 11.327 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; F1_readADC_multimodes:inst2|DOUTR[6]      ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 1.049 ns                ;
; N/A                                     ; 88.30 MHz ( period = 11.325 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; F1_readADC_multimodes:inst2|DOUTL[13]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 1.047 ns                ;
; N/A                                     ; 88.31 MHz ( period = 11.324 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; F1_readADC_multimodes:inst2|DOUTL[4]      ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 1.046 ns                ;
; N/A                                     ; 88.31 MHz ( period = 11.324 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; F1_readADC_multimodes:inst2|DOUTR[13]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 1.046 ns                ;
; N/A                                     ; 88.32 MHz ( period = 11.323 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; F1_readADC_multimodes:inst2|DOUTR[4]      ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 1.045 ns                ;
; N/A                                     ; 88.32 MHz ( period = 11.322 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; F1_readADC_multimodes:inst2|DOUTL[6]      ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 1.044 ns                ;
; N/A                                     ; 88.38 MHz ( period = 11.315 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.957 ns                ;
; N/A                                     ; 88.38 MHz ( period = 11.315 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.957 ns                ;
; N/A                                     ; 88.38 MHz ( period = 11.315 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; F1_readADC_multimodes:inst2|DOUTL[0]      ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 1.037 ns                ;
; N/A                                     ; 88.38 MHz ( period = 11.315 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; F1_readADC_multimodes:inst2|DOUTR[0]      ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 1.037 ns                ;
; N/A                                     ; 88.38 MHz ( period = 11.315 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.957 ns                ;
; N/A                                     ; 88.38 MHz ( period = 11.315 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.957 ns                ;
; N/A                                     ; 88.38 MHz ( period = 11.315 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.957 ns                ;
; N/A                                     ; 88.46 MHz ( period = 11.305 ns )                    ; F20_EmulateADC:inst1|SCK_count[3]         ; F20_EmulateADC:inst1|SCK_count[5]         ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.343 ns                ;
; N/A                                     ; 88.46 MHz ( period = 11.305 ns )                    ; F20_EmulateADC:inst1|SCK_count[3]         ; F20_EmulateADC:inst1|SCK_count[4]         ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.343 ns                ;
; N/A                                     ; 88.46 MHz ( period = 11.305 ns )                    ; F20_EmulateADC:inst1|SCK_count[3]         ; F20_EmulateADC:inst1|SCK_count[3]         ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.343 ns                ;
; N/A                                     ; 88.46 MHz ( period = 11.305 ns )                    ; F20_EmulateADC:inst1|SCK_count[3]         ; F20_EmulateADC:inst1|SCK_count[1]         ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.343 ns                ;
; N/A                                     ; 88.46 MHz ( period = 11.305 ns )                    ; F20_EmulateADC:inst1|SCK_count[3]         ; F20_EmulateADC:inst1|SCK_count[2]         ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.343 ns                ;
; N/A                                     ; 88.46 MHz ( period = 11.304 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; F1_readADC_multimodes:inst2|DOUTL[1]      ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 1.026 ns                ;
; N/A                                     ; 88.47 MHz ( period = 11.303 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; F1_readADC_multimodes:inst2|DOUTR[1]      ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 1.025 ns                ;
; N/A                                     ; 88.48 MHz ( period = 11.302 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[0]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.340 ns                ;
; N/A                                     ; 88.97 MHz ( period = 11.240 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.263 ns                ;
; N/A                                     ; 88.97 MHz ( period = 11.240 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.861 ns                ;
; N/A                                     ; 89.01 MHz ( period = 11.235 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.273 ns                ;
; N/A                                     ; 89.01 MHz ( period = 11.235 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.273 ns                ;
; N/A                                     ; 89.01 MHz ( period = 11.235 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.273 ns                ;
; N/A                                     ; 89.01 MHz ( period = 11.235 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.273 ns                ;
; N/A                                     ; 89.37 MHz ( period = 11.190 ns )                    ; F20_EmulateADC:inst1|SCK_count[2]         ; F20_EmulateADC:inst1|SCK_count[5]         ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.228 ns                ;
; N/A                                     ; 89.37 MHz ( period = 11.190 ns )                    ; F20_EmulateADC:inst1|SCK_count[2]         ; F20_EmulateADC:inst1|SCK_count[4]         ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.228 ns                ;
; N/A                                     ; 89.37 MHz ( period = 11.190 ns )                    ; F20_EmulateADC:inst1|SCK_count[2]         ; F20_EmulateADC:inst1|SCK_count[3]         ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.228 ns                ;
; N/A                                     ; 89.37 MHz ( period = 11.190 ns )                    ; F20_EmulateADC:inst1|SCK_count[2]         ; F20_EmulateADC:inst1|SCK_count[1]         ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.228 ns                ;
; N/A                                     ; 89.37 MHz ( period = 11.190 ns )                    ; F20_EmulateADC:inst1|SCK_count[2]         ; F20_EmulateADC:inst1|SCK_count[2]         ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.228 ns                ;
; N/A                                     ; 89.53 MHz ( period = 11.169 ns )                    ; F20_EmulateADC:inst1|SCK_count[1]         ; F20_EmulateADC:inst1|SCK_count[5]         ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.207 ns                ;
; N/A                                     ; 89.53 MHz ( period = 11.169 ns )                    ; F20_EmulateADC:inst1|SCK_count[1]         ; F20_EmulateADC:inst1|SCK_count[4]         ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.207 ns                ;
; N/A                                     ; 89.53 MHz ( period = 11.169 ns )                    ; F20_EmulateADC:inst1|SCK_count[1]         ; F20_EmulateADC:inst1|SCK_count[3]         ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.207 ns                ;
; N/A                                     ; 89.53 MHz ( period = 11.169 ns )                    ; F20_EmulateADC:inst1|SCK_count[1]         ; F20_EmulateADC:inst1|SCK_count[1]         ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.207 ns                ;
; N/A                                     ; 89.53 MHz ( period = 11.169 ns )                    ; F20_EmulateADC:inst1|SCK_count[1]         ; F20_EmulateADC:inst1|SCK_count[2]         ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.207 ns                ;
; N/A                                     ; 90.20 MHz ( period = 11.086 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.124 ns                ;
; N/A                                     ; 90.20 MHz ( period = 11.086 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.124 ns                ;
; N/A                                     ; 90.20 MHz ( period = 11.086 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.124 ns                ;
; N/A                                     ; 90.20 MHz ( period = 11.086 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.124 ns                ;
; N/A                                     ; 90.44 MHz ( period = 11.057 ns )                    ; F20_EmulateADC:inst1|SCK_count[4]         ; F20_EmulateADC:inst1|SCK_count[5]         ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.095 ns                ;
; N/A                                     ; 90.44 MHz ( period = 11.057 ns )                    ; F20_EmulateADC:inst1|SCK_count[4]         ; F20_EmulateADC:inst1|SCK_count[4]         ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.095 ns                ;
; N/A                                     ; 90.44 MHz ( period = 11.057 ns )                    ; F20_EmulateADC:inst1|SCK_count[4]         ; F20_EmulateADC:inst1|SCK_count[3]         ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.095 ns                ;
; N/A                                     ; 90.44 MHz ( period = 11.057 ns )                    ; F20_EmulateADC:inst1|SCK_count[4]         ; F20_EmulateADC:inst1|SCK_count[1]         ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.095 ns                ;
; N/A                                     ; 90.44 MHz ( period = 11.057 ns )                    ; F20_EmulateADC:inst1|SCK_count[4]         ; F20_EmulateADC:inst1|SCK_count[2]         ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.095 ns                ;
; N/A                                     ; 90.45 MHz ( period = 11.056 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.790 ns                ;
; N/A                                     ; 90.67 MHz ( period = 11.029 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.067 ns                ;
; N/A                                     ; 90.67 MHz ( period = 11.029 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.067 ns                ;
; N/A                                     ; 90.67 MHz ( period = 11.029 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.067 ns                ;
; N/A                                     ; 90.67 MHz ( period = 11.029 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.067 ns                ;
; N/A                                     ; 91.42 MHz ( period = 10.938 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.580 ns                ;
; N/A                                     ; 91.45 MHz ( period = 10.935 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.669 ns                ;
; N/A                                     ; 91.63 MHz ( period = 10.914 ns )                    ; F20_EmulateADC:inst1|SCK_count[5]         ; F20_EmulateADC:inst1|SCK_count[5]         ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.952 ns                ;
; N/A                                     ; 91.63 MHz ( period = 10.914 ns )                    ; F20_EmulateADC:inst1|SCK_count[5]         ; F20_EmulateADC:inst1|SCK_count[4]         ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.952 ns                ;
; N/A                                     ; 91.63 MHz ( period = 10.914 ns )                    ; F20_EmulateADC:inst1|SCK_count[5]         ; F20_EmulateADC:inst1|SCK_count[3]         ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.952 ns                ;
; N/A                                     ; 91.63 MHz ( period = 10.914 ns )                    ; F20_EmulateADC:inst1|SCK_count[5]         ; F20_EmulateADC:inst1|SCK_count[1]         ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.952 ns                ;
; N/A                                     ; 91.63 MHz ( period = 10.914 ns )                    ; F20_EmulateADC:inst1|SCK_count[5]         ; F20_EmulateADC:inst1|SCK_count[2]         ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.952 ns                ;
; N/A                                     ; 91.94 MHz ( period = 10.877 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.519 ns                ;
; N/A                                     ; 91.94 MHz ( period = 10.877 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.519 ns                ;
; N/A                                     ; 91.94 MHz ( period = 10.877 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.519 ns                ;
; N/A                                     ; 91.94 MHz ( period = 10.877 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.519 ns                ;
; N/A                                     ; 91.94 MHz ( period = 10.877 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.519 ns                ;
; N/A                                     ; 92.06 MHz ( period = 10.863 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[0]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.901 ns                ;
; N/A                                     ; 92.17 MHz ( period = 10.849 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.583 ns                ;
; N/A                                     ; 92.28 MHz ( period = 10.837 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.458 ns                ;
; N/A                                     ; 92.50 MHz ( period = 10.811 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.545 ns                ;
; N/A                                     ; 92.52 MHz ( period = 10.808 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.542 ns                ;
; N/A                                     ; 92.89 MHz ( period = 10.766 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.500 ns                ;
; N/A                                     ; 92.99 MHz ( period = 10.754 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.488 ns                ;
; N/A                                     ; 93.19 MHz ( period = 10.731 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.465 ns                ;
; N/A                                     ; 93.55 MHz ( period = 10.690 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.424 ns                ;
; N/A                                     ; 93.61 MHz ( period = 10.683 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.417 ns                ;
; N/A                                     ; 93.68 MHz ( period = 10.675 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.409 ns                ;
; N/A                                     ; 94.03 MHz ( period = 10.635 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.369 ns                ;
; N/A                                     ; 94.19 MHz ( period = 10.617 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.351 ns                ;
; N/A                                     ; 94.69 MHz ( period = 10.561 ns )                    ; F20_EmulateADC:inst1|SRDATA[22]           ; F20_EmulateADC:inst1|SRDATA[23]           ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.599 ns                ;
; N/A                                     ; 94.76 MHz ( period = 10.553 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.287 ns                ;
; N/A                                     ; 94.93 MHz ( period = 10.534 ns )                    ; F20_EmulateADC:inst1|SCK_count[0]         ; F20_EmulateADC:inst1|SCK_count[0]         ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.572 ns                ;
; N/A                                     ; 94.94 MHz ( period = 10.533 ns )                    ; F20_EmulateADC:inst1|SCK_count[0]         ; F20_EmulateADC:inst1|CLEAR_REG            ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.571 ns                ;
; N/A                                     ; 95.11 MHz ( period = 10.514 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.156 ns                ;
; N/A                                     ; 95.11 MHz ( period = 10.514 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.156 ns                ;
; N/A                                     ; 95.11 MHz ( period = 10.514 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.156 ns                ;
; N/A                                     ; 95.11 MHz ( period = 10.514 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.156 ns                ;
; N/A                                     ; 95.11 MHz ( period = 10.514 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.156 ns                ;
; N/A                                     ; 95.27 MHz ( period = 10.497 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.520 ns                ;
; N/A                                     ; 95.32 MHz ( period = 10.491 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.225 ns                ;
; N/A                                     ; 95.38 MHz ( period = 10.484 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.507 ns                ;
; N/A                                     ; 95.54 MHz ( period = 10.467 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.201 ns                ;
; N/A                                     ; 95.59 MHz ( period = 10.461 ns )                    ; F20_EmulateADC:inst1|SRDATA[15]           ; F20_EmulateADC:inst1|SRDATA[16]           ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.499 ns                ;
; N/A                                     ; 96.04 MHz ( period = 10.412 ns )                    ; F20_EmulateADC:inst1|SCK_count[3]         ; F20_EmulateADC:inst1|SCK_count[0]         ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.450 ns                ;
; N/A                                     ; 96.05 MHz ( period = 10.411 ns )                    ; F20_EmulateADC:inst1|SCK_count[3]         ; F20_EmulateADC:inst1|CLEAR_REG            ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.449 ns                ;
; N/A                                     ; 96.06 MHz ( period = 10.410 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.144 ns                ;
; N/A                                     ; 96.16 MHz ( period = 10.399 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.020 ns                ;
; N/A                                     ; 96.40 MHz ( period = 10.373 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.107 ns                ;
; N/A                                     ; 96.45 MHz ( period = 10.368 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.102 ns                ;
; N/A                                     ; 96.78 MHz ( period = 10.333 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.067 ns                ;
; N/A                                     ; 96.78 MHz ( period = 10.333 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[0]     ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.371 ns                ;
; N/A                                     ; 96.80 MHz ( period = 10.331 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.065 ns                ;
; N/A                                     ; 96.83 MHz ( period = 10.327 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.061 ns                ;
; N/A                                     ; 96.98 MHz ( period = 10.311 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.045 ns                ;
; N/A                                     ; 97.04 MHz ( period = 10.305 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.039 ns                ;
; N/A                                     ; 97.06 MHz ( period = 10.303 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.037 ns                ;
; N/A                                     ; 97.08 MHz ( period = 10.301 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.035 ns                ;
; N/A                                     ; 97.12 MHz ( period = 10.297 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.031 ns                ;
; N/A                                     ; 97.12 MHz ( period = 10.297 ns )                    ; F20_EmulateADC:inst1|SCK_count[2]         ; F20_EmulateADC:inst1|SCK_count[0]         ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.335 ns                ;
; N/A                                     ; 97.13 MHz ( period = 10.296 ns )                    ; F20_EmulateADC:inst1|SCK_count[2]         ; F20_EmulateADC:inst1|CLEAR_REG            ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.334 ns                ;
; N/A                                     ; 97.13 MHz ( period = 10.295 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 4.029 ns                ;
; N/A                                     ; 97.31 MHz ( period = 10.276 ns )                    ; F20_EmulateADC:inst1|SCK_count[1]         ; F20_EmulateADC:inst1|SCK_count[0]         ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.314 ns                ;
; N/A                                     ; 97.32 MHz ( period = 10.275 ns )                    ; F20_EmulateADC:inst1|SCK_count[1]         ; F20_EmulateADC:inst1|CLEAR_REG            ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 2.313 ns                ;
; N/A                                     ; 97.46 MHz ( period = 10.261 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.995 ns                ;
; N/A                                     ; 97.47 MHz ( period = 10.260 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.994 ns                ;
; N/A                                     ; 97.49 MHz ( period = 10.257 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.991 ns                ;
; N/A                                     ; 97.83 MHz ( period = 10.222 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.956 ns                ;
; N/A                                     ; 98.08 MHz ( period = 10.196 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.930 ns                ;
; N/A                                     ; 98.10 MHz ( period = 10.194 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.928 ns                ;
; N/A                                     ; 98.15 MHz ( period = 10.188 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.922 ns                ;
; N/A                                     ; 98.24 MHz ( period = 10.179 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.913 ns                ;
; N/A                                     ; 98.27 MHz ( period = 10.176 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.910 ns                ;
; N/A                                     ; 98.32 MHz ( period = 10.171 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.905 ns                ;
; N/A                                     ; 98.38 MHz ( period = 10.165 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.899 ns                ;
; N/A                                     ; 98.41 MHz ( period = 10.162 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.896 ns                ;
; N/A                                     ; 98.42 MHz ( period = 10.161 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.895 ns                ;
; N/A                                     ; 98.45 MHz ( period = 10.157 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.891 ns                ;
; N/A                                     ; 98.52 MHz ( period = 10.150 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.173 ns                ;
; N/A                                     ; 98.57 MHz ( period = 10.145 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.879 ns                ;
; N/A                                     ; 98.72 MHz ( period = 10.130 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.864 ns                ;
; N/A                                     ; 98.78 MHz ( period = 10.123 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.857 ns                ;
; N/A                                     ; 98.86 MHz ( period = 10.115 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; AVG[1]     ; AVG[1]   ; None                        ; None                      ; 3.849 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                           ;                                           ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------------------+-------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'SR[2]'                                                                                                                                                                                                                                                                              ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------------------+-------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                                      ; To                                        ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------------------+-------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 51.86 MHz ( period = 19.284 ns )                    ; F1_readADC_multimodes:inst2|CNVen_SCK     ; F1_readADC_multimodes:inst2|T_CNVen_SCK   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 1.858 ns                ;
; N/A                                     ; 52.13 MHz ( period = 19.184 ns )                    ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; F1_readADC_multimodes:inst2|T_CNVen_SHFT  ; SR[2]      ; SR[2]    ; None                        ; None                      ; 1.808 ns                ;
; N/A                                     ; 71.90 MHz ( period = 13.909 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; F1_readADC_multimodes:inst2|DOUTR[7]      ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.182 ns                ;
; N/A                                     ; 71.91 MHz ( period = 13.907 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; F1_readADC_multimodes:inst2|DOUTL[7]      ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.180 ns                ;
; N/A                                     ; 72.83 MHz ( period = 13.731 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; F1_readADC_multimodes:inst2|DOUTR[2]      ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.004 ns                ;
; N/A                                     ; 72.87 MHz ( period = 13.724 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; F1_readADC_multimodes:inst2|DOUTL[2]      ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.997 ns                ;
; N/A                                     ; 73.03 MHz ( period = 13.693 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; F1_readADC_multimodes:inst2|DOUTL[14]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.966 ns                ;
; N/A                                     ; 73.08 MHz ( period = 13.683 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; F1_readADC_multimodes:inst2|DOUTR[14]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.956 ns                ;
; N/A                                     ; 73.25 MHz ( period = 13.651 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; F1_readADC_multimodes:inst2|DOUTL[10]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.924 ns                ;
; N/A                                     ; 73.28 MHz ( period = 13.647 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; F1_readADC_multimodes:inst2|DOUTR[10]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.920 ns                ;
; N/A                                     ; 73.75 MHz ( period = 13.559 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; F1_readADC_multimodes:inst2|DOUTR[5]      ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.832 ns                ;
; N/A                                     ; 73.76 MHz ( period = 13.557 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; F1_readADC_multimodes:inst2|DOUTL[5]      ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.830 ns                ;
; N/A                                     ; 73.85 MHz ( period = 13.541 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; F1_readADC_multimodes:inst2|DOUTL[8]      ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.814 ns                ;
; N/A                                     ; 73.86 MHz ( period = 13.540 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; F1_readADC_multimodes:inst2|DOUTR[8]      ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.813 ns                ;
; N/A                                     ; 74.12 MHz ( period = 13.491 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; F1_readADC_multimodes:inst2|DOUTL[12]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.764 ns                ;
; N/A                                     ; 74.13 MHz ( period = 13.490 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; F1_readADC_multimodes:inst2|DOUTR[12]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.763 ns                ;
; N/A                                     ; 75.67 MHz ( period = 13.215 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; F1_readADC_multimodes:inst2|DOUTR[9]      ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.488 ns                ;
; N/A                                     ; 75.68 MHz ( period = 13.214 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; F1_readADC_multimodes:inst2|DOUTR[3]      ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.487 ns                ;
; N/A                                     ; 75.68 MHz ( period = 13.213 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; F1_readADC_multimodes:inst2|DOUTL[3]      ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.486 ns                ;
; N/A                                     ; 75.69 MHz ( period = 13.211 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; F1_readADC_multimodes:inst2|DOUTL[9]      ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.484 ns                ;
; N/A                                     ; 76.70 MHz ( period = 13.037 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 5.467 ns                ;
; N/A                                     ; 76.76 MHz ( period = 13.027 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; F1_readADC_multimodes:inst2|DOUTR[11]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.300 ns                ;
; N/A                                     ; 76.79 MHz ( period = 13.022 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; F1_readADC_multimodes:inst2|DOUTL[11]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.295 ns                ;
; N/A                                     ; 77.83 MHz ( period = 12.848 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; F1_readADC_multimodes:inst2|DOUTL[22]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.121 ns                ;
; N/A                                     ; 77.83 MHz ( period = 12.848 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; F1_readADC_multimodes:inst2|DOUTR[22]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.121 ns                ;
; N/A                                     ; 77.97 MHz ( period = 12.825 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; F1_readADC_multimodes:inst2|DOUTR[18]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.098 ns                ;
; N/A                                     ; 77.98 MHz ( period = 12.824 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; F1_readADC_multimodes:inst2|DOUTL[18]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.097 ns                ;
; N/A                                     ; 78.47 MHz ( period = 12.744 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; F1_readADC_multimodes:inst2|DOUTR[23]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.017 ns                ;
; N/A                                     ; 78.52 MHz ( period = 12.736 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; F1_readADC_multimodes:inst2|DOUTL[23]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.009 ns                ;
; N/A                                     ; 78.52 MHz ( period = 12.735 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 5.186 ns                ;
; N/A                                     ; 78.56 MHz ( period = 12.729 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; F1_readADC_multimodes:inst2|DOUTR[19]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.002 ns                ;
; N/A                                     ; 78.57 MHz ( period = 12.728 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; F1_readADC_multimodes:inst2|DOUTL[19]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.001 ns                ;
; N/A                                     ; 79.15 MHz ( period = 12.634 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 5.064 ns                ;
; N/A                                     ; 80.85 MHz ( period = 12.369 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.082 ns                ;
; N/A                                     ; 80.85 MHz ( period = 12.369 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.082 ns                ;
; N/A                                     ; 80.85 MHz ( period = 12.369 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.082 ns                ;
; N/A                                     ; 80.85 MHz ( period = 12.369 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.082 ns                ;
; N/A                                     ; 81.14 MHz ( period = 12.324 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.775 ns                ;
; N/A                                     ; 81.23 MHz ( period = 12.311 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; SR[2]      ; SR[2]    ; None                        ; None                      ; 5.360 ns                ;
; N/A                                     ; 81.23 MHz ( period = 12.311 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[2]      ; SR[2]    ; None                        ; None                      ; 5.360 ns                ;
; N/A                                     ; 81.23 MHz ( period = 12.311 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; SR[2]      ; SR[2]    ; None                        ; None                      ; 5.360 ns                ;
; N/A                                     ; 81.23 MHz ( period = 12.311 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[2]      ; SR[2]    ; None                        ; None                      ; 5.360 ns                ;
; N/A                                     ; 81.23 MHz ( period = 12.311 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[2]      ; SR[2]    ; None                        ; None                      ; 5.360 ns                ;
; N/A                                     ; 81.55 MHz ( period = 12.262 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.692 ns                ;
; N/A                                     ; 81.99 MHz ( period = 12.196 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.626 ns                ;
; N/A                                     ; 83.27 MHz ( period = 12.009 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; SR[2]      ; SR[2]    ; None                        ; None                      ; 5.079 ns                ;
; N/A                                     ; 83.27 MHz ( period = 12.009 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[2]      ; SR[2]    ; None                        ; None                      ; 5.079 ns                ;
; N/A                                     ; 83.27 MHz ( period = 12.009 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; SR[2]      ; SR[2]    ; None                        ; None                      ; 5.079 ns                ;
; N/A                                     ; 83.27 MHz ( period = 12.009 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[2]      ; SR[2]    ; None                        ; None                      ; 5.079 ns                ;
; N/A                                     ; 83.27 MHz ( period = 12.009 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[2]      ; SR[2]    ; None                        ; None                      ; 5.079 ns                ;
; N/A                                     ; 83.47 MHz ( period = 11.981 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.411 ns                ;
; N/A                                     ; 83.51 MHz ( period = 11.974 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.404 ns                ;
; N/A                                     ; 83.53 MHz ( period = 11.972 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; F1_readADC_multimodes:inst2|DOUTL[15]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 1.245 ns                ;
; N/A                                     ; 83.53 MHz ( period = 11.972 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; F1_readADC_multimodes:inst2|DOUTR[15]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 1.245 ns                ;
; N/A                                     ; 83.58 MHz ( period = 11.964 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; F1_readADC_multimodes:inst2|DOUTR[20]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 1.237 ns                ;
; N/A                                     ; 83.59 MHz ( period = 11.963 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; F1_readADC_multimodes:inst2|DOUTL[20]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 1.236 ns                ;
; N/A                                     ; 83.65 MHz ( period = 11.954 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; F1_readADC_multimodes:inst2|DOUTL[21]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 1.227 ns                ;
; N/A                                     ; 83.65 MHz ( period = 11.954 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; F1_readADC_multimodes:inst2|DOUTL[16]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 1.227 ns                ;
; N/A                                     ; 83.65 MHz ( period = 11.954 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; F1_readADC_multimodes:inst2|DOUTR[17]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 1.227 ns                ;
; N/A                                     ; 83.67 MHz ( period = 11.952 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; F1_readADC_multimodes:inst2|DOUTL[17]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 1.225 ns                ;
; N/A                                     ; 83.67 MHz ( period = 11.952 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; F1_readADC_multimodes:inst2|DOUTR[16]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 1.225 ns                ;
; N/A                                     ; 83.68 MHz ( period = 11.950 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; F1_readADC_multimodes:inst2|DOUTR[21]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 1.223 ns                ;
; N/A                                     ; 83.82 MHz ( period = 11.930 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.643 ns                ;
; N/A                                     ; 83.82 MHz ( period = 11.930 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.643 ns                ;
; N/A                                     ; 83.82 MHz ( period = 11.930 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.643 ns                ;
; N/A                                     ; 83.82 MHz ( period = 11.930 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.643 ns                ;
; N/A                                     ; 83.98 MHz ( period = 11.908 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.957 ns                ;
; N/A                                     ; 83.98 MHz ( period = 11.908 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.957 ns                ;
; N/A                                     ; 83.98 MHz ( period = 11.908 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.957 ns                ;
; N/A                                     ; 83.98 MHz ( period = 11.908 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.957 ns                ;
; N/A                                     ; 83.98 MHz ( period = 11.908 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.957 ns                ;
; N/A                                     ; 84.51 MHz ( period = 11.833 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.263 ns                ;
; N/A                                     ; 84.51 MHz ( period = 11.833 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.861 ns                ;
; N/A                                     ; 84.92 MHz ( period = 11.776 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; F1_readADC_multimodes:inst2|DOUTR[6]      ; SR[2]      ; SR[2]    ; None                        ; None                      ; 1.049 ns                ;
; N/A                                     ; 84.93 MHz ( period = 11.774 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; F1_readADC_multimodes:inst2|DOUTL[13]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 1.047 ns                ;
; N/A                                     ; 84.94 MHz ( period = 11.773 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; F1_readADC_multimodes:inst2|DOUTL[4]      ; SR[2]      ; SR[2]    ; None                        ; None                      ; 1.046 ns                ;
; N/A                                     ; 84.94 MHz ( period = 11.773 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; F1_readADC_multimodes:inst2|DOUTR[13]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 1.046 ns                ;
; N/A                                     ; 84.95 MHz ( period = 11.772 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; F1_readADC_multimodes:inst2|DOUTR[4]      ; SR[2]      ; SR[2]    ; None                        ; None                      ; 1.045 ns                ;
; N/A                                     ; 84.95 MHz ( period = 11.771 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; F1_readADC_multimodes:inst2|DOUTL[6]      ; SR[2]      ; SR[2]    ; None                        ; None                      ; 1.044 ns                ;
; N/A                                     ; 85.01 MHz ( period = 11.764 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; F1_readADC_multimodes:inst2|DOUTL[0]      ; SR[2]      ; SR[2]    ; None                        ; None                      ; 1.037 ns                ;
; N/A                                     ; 85.01 MHz ( period = 11.764 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; F1_readADC_multimodes:inst2|DOUTR[0]      ; SR[2]      ; SR[2]    ; None                        ; None                      ; 1.037 ns                ;
; N/A                                     ; 85.08 MHz ( period = 11.753 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; F1_readADC_multimodes:inst2|DOUTL[1]      ; SR[2]      ; SR[2]    ; None                        ; None                      ; 1.026 ns                ;
; N/A                                     ; 85.09 MHz ( period = 11.752 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; F1_readADC_multimodes:inst2|DOUTR[1]      ; SR[2]      ; SR[2]    ; None                        ; None                      ; 1.025 ns                ;
; N/A                                     ; 85.09 MHz ( period = 11.752 ns )                    ; F20_EmulateADC:inst1|SCK_count[0]         ; F20_EmulateADC:inst1|SCK_count[5]         ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.465 ns                ;
; N/A                                     ; 85.09 MHz ( period = 11.752 ns )                    ; F20_EmulateADC:inst1|SCK_count[0]         ; F20_EmulateADC:inst1|SCK_count[4]         ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.465 ns                ;
; N/A                                     ; 85.09 MHz ( period = 11.752 ns )                    ; F20_EmulateADC:inst1|SCK_count[0]         ; F20_EmulateADC:inst1|SCK_count[3]         ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.465 ns                ;
; N/A                                     ; 85.09 MHz ( period = 11.752 ns )                    ; F20_EmulateADC:inst1|SCK_count[0]         ; F20_EmulateADC:inst1|SCK_count[1]         ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.465 ns                ;
; N/A                                     ; 85.09 MHz ( period = 11.752 ns )                    ; F20_EmulateADC:inst1|SCK_count[0]         ; F20_EmulateADC:inst1|SCK_count[2]         ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.465 ns                ;
; N/A                                     ; 85.98 MHz ( period = 11.630 ns )                    ; F20_EmulateADC:inst1|SCK_count[3]         ; F20_EmulateADC:inst1|SCK_count[5]         ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.343 ns                ;
; N/A                                     ; 85.98 MHz ( period = 11.630 ns )                    ; F20_EmulateADC:inst1|SCK_count[3]         ; F20_EmulateADC:inst1|SCK_count[4]         ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.343 ns                ;
; N/A                                     ; 85.98 MHz ( period = 11.630 ns )                    ; F20_EmulateADC:inst1|SCK_count[3]         ; F20_EmulateADC:inst1|SCK_count[3]         ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.343 ns                ;
; N/A                                     ; 85.98 MHz ( period = 11.630 ns )                    ; F20_EmulateADC:inst1|SCK_count[3]         ; F20_EmulateADC:inst1|SCK_count[1]         ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.343 ns                ;
; N/A                                     ; 85.98 MHz ( period = 11.630 ns )                    ; F20_EmulateADC:inst1|SCK_count[3]         ; F20_EmulateADC:inst1|SCK_count[2]         ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.343 ns                ;
; N/A                                     ; 86.01 MHz ( period = 11.627 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[0]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.340 ns                ;
; N/A                                     ; 86.51 MHz ( period = 11.560 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.273 ns                ;
; N/A                                     ; 86.51 MHz ( period = 11.560 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.273 ns                ;
; N/A                                     ; 86.51 MHz ( period = 11.560 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.273 ns                ;
; N/A                                     ; 86.51 MHz ( period = 11.560 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.273 ns                ;
; N/A                                     ; 86.72 MHz ( period = 11.531 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.580 ns                ;
; N/A                                     ; 86.84 MHz ( period = 11.515 ns )                    ; F20_EmulateADC:inst1|SCK_count[2]         ; F20_EmulateADC:inst1|SCK_count[5]         ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.228 ns                ;
; N/A                                     ; 86.84 MHz ( period = 11.515 ns )                    ; F20_EmulateADC:inst1|SCK_count[2]         ; F20_EmulateADC:inst1|SCK_count[4]         ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.228 ns                ;
; N/A                                     ; 86.84 MHz ( period = 11.515 ns )                    ; F20_EmulateADC:inst1|SCK_count[2]         ; F20_EmulateADC:inst1|SCK_count[3]         ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.228 ns                ;
; N/A                                     ; 86.84 MHz ( period = 11.515 ns )                    ; F20_EmulateADC:inst1|SCK_count[2]         ; F20_EmulateADC:inst1|SCK_count[1]         ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.228 ns                ;
; N/A                                     ; 86.84 MHz ( period = 11.515 ns )                    ; F20_EmulateADC:inst1|SCK_count[2]         ; F20_EmulateADC:inst1|SCK_count[2]         ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.228 ns                ;
; N/A                                     ; 87.00 MHz ( period = 11.494 ns )                    ; F20_EmulateADC:inst1|SCK_count[1]         ; F20_EmulateADC:inst1|SCK_count[5]         ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.207 ns                ;
; N/A                                     ; 87.00 MHz ( period = 11.494 ns )                    ; F20_EmulateADC:inst1|SCK_count[1]         ; F20_EmulateADC:inst1|SCK_count[4]         ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.207 ns                ;
; N/A                                     ; 87.00 MHz ( period = 11.494 ns )                    ; F20_EmulateADC:inst1|SCK_count[1]         ; F20_EmulateADC:inst1|SCK_count[3]         ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.207 ns                ;
; N/A                                     ; 87.00 MHz ( period = 11.494 ns )                    ; F20_EmulateADC:inst1|SCK_count[1]         ; F20_EmulateADC:inst1|SCK_count[1]         ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.207 ns                ;
; N/A                                     ; 87.00 MHz ( period = 11.494 ns )                    ; F20_EmulateADC:inst1|SCK_count[1]         ; F20_EmulateADC:inst1|SCK_count[2]         ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.207 ns                ;
; N/A                                     ; 87.18 MHz ( period = 11.470 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.519 ns                ;
; N/A                                     ; 87.18 MHz ( period = 11.470 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.519 ns                ;
; N/A                                     ; 87.18 MHz ( period = 11.470 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.519 ns                ;
; N/A                                     ; 87.18 MHz ( period = 11.470 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.519 ns                ;
; N/A                                     ; 87.18 MHz ( period = 11.470 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.519 ns                ;
; N/A                                     ; 87.49 MHz ( period = 11.430 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.458 ns                ;
; N/A                                     ; 87.63 MHz ( period = 11.411 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.124 ns                ;
; N/A                                     ; 87.63 MHz ( period = 11.411 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.124 ns                ;
; N/A                                     ; 87.63 MHz ( period = 11.411 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.124 ns                ;
; N/A                                     ; 87.63 MHz ( period = 11.411 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.124 ns                ;
; N/A                                     ; 87.86 MHz ( period = 11.382 ns )                    ; F20_EmulateADC:inst1|SCK_count[4]         ; F20_EmulateADC:inst1|SCK_count[5]         ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.095 ns                ;
; N/A                                     ; 87.86 MHz ( period = 11.382 ns )                    ; F20_EmulateADC:inst1|SCK_count[4]         ; F20_EmulateADC:inst1|SCK_count[4]         ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.095 ns                ;
; N/A                                     ; 87.86 MHz ( period = 11.382 ns )                    ; F20_EmulateADC:inst1|SCK_count[4]         ; F20_EmulateADC:inst1|SCK_count[3]         ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.095 ns                ;
; N/A                                     ; 87.86 MHz ( period = 11.382 ns )                    ; F20_EmulateADC:inst1|SCK_count[4]         ; F20_EmulateADC:inst1|SCK_count[1]         ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.095 ns                ;
; N/A                                     ; 87.86 MHz ( period = 11.382 ns )                    ; F20_EmulateADC:inst1|SCK_count[4]         ; F20_EmulateADC:inst1|SCK_count[2]         ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.095 ns                ;
; N/A                                     ; 87.87 MHz ( period = 11.381 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.790 ns                ;
; N/A                                     ; 88.07 MHz ( period = 11.354 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.067 ns                ;
; N/A                                     ; 88.07 MHz ( period = 11.354 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.067 ns                ;
; N/A                                     ; 88.07 MHz ( period = 11.354 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.067 ns                ;
; N/A                                     ; 88.07 MHz ( period = 11.354 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.067 ns                ;
; N/A                                     ; 88.81 MHz ( period = 11.260 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.669 ns                ;
; N/A                                     ; 88.98 MHz ( period = 11.239 ns )                    ; F20_EmulateADC:inst1|SCK_count[5]         ; F20_EmulateADC:inst1|SCK_count[5]         ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.952 ns                ;
; N/A                                     ; 88.98 MHz ( period = 11.239 ns )                    ; F20_EmulateADC:inst1|SCK_count[5]         ; F20_EmulateADC:inst1|SCK_count[4]         ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.952 ns                ;
; N/A                                     ; 88.98 MHz ( period = 11.239 ns )                    ; F20_EmulateADC:inst1|SCK_count[5]         ; F20_EmulateADC:inst1|SCK_count[3]         ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.952 ns                ;
; N/A                                     ; 88.98 MHz ( period = 11.239 ns )                    ; F20_EmulateADC:inst1|SCK_count[5]         ; F20_EmulateADC:inst1|SCK_count[1]         ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.952 ns                ;
; N/A                                     ; 88.98 MHz ( period = 11.239 ns )                    ; F20_EmulateADC:inst1|SCK_count[5]         ; F20_EmulateADC:inst1|SCK_count[2]         ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.952 ns                ;
; N/A                                     ; 89.38 MHz ( period = 11.188 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[0]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.901 ns                ;
; N/A                                     ; 89.49 MHz ( period = 11.174 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.583 ns                ;
; N/A                                     ; 89.80 MHz ( period = 11.136 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.545 ns                ;
; N/A                                     ; 89.82 MHz ( period = 11.133 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.542 ns                ;
; N/A                                     ; 90.03 MHz ( period = 11.107 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.156 ns                ;
; N/A                                     ; 90.03 MHz ( period = 11.107 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.156 ns                ;
; N/A                                     ; 90.03 MHz ( period = 11.107 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.156 ns                ;
; N/A                                     ; 90.03 MHz ( period = 11.107 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.156 ns                ;
; N/A                                     ; 90.03 MHz ( period = 11.107 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.156 ns                ;
; N/A                                     ; 90.16 MHz ( period = 11.091 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.500 ns                ;
; N/A                                     ; 90.17 MHz ( period = 11.090 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.520 ns                ;
; N/A                                     ; 90.26 MHz ( period = 11.079 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.488 ns                ;
; N/A                                     ; 90.28 MHz ( period = 11.077 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.507 ns                ;
; N/A                                     ; 90.45 MHz ( period = 11.056 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.465 ns                ;
; N/A                                     ; 90.79 MHz ( period = 11.015 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.424 ns                ;
; N/A                                     ; 90.84 MHz ( period = 11.008 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.417 ns                ;
; N/A                                     ; 90.91 MHz ( period = 11.000 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.409 ns                ;
; N/A                                     ; 90.98 MHz ( period = 10.992 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.020 ns                ;
; N/A                                     ; 91.24 MHz ( period = 10.960 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.369 ns                ;
; N/A                                     ; 91.39 MHz ( period = 10.942 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.351 ns                ;
; N/A                                     ; 91.86 MHz ( period = 10.886 ns )                    ; F20_EmulateADC:inst1|SRDATA[22]           ; F20_EmulateADC:inst1|SRDATA[23]           ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.599 ns                ;
; N/A                                     ; 91.93 MHz ( period = 10.878 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.287 ns                ;
; N/A                                     ; 92.09 MHz ( period = 10.859 ns )                    ; F20_EmulateADC:inst1|SCK_count[0]         ; F20_EmulateADC:inst1|SCK_count[0]         ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.572 ns                ;
; N/A                                     ; 92.10 MHz ( period = 10.858 ns )                    ; F20_EmulateADC:inst1|SCK_count[0]         ; F20_EmulateADC:inst1|CLEAR_REG            ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.571 ns                ;
; N/A                                     ; 92.46 MHz ( period = 10.816 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.225 ns                ;
; N/A                                     ; 92.66 MHz ( period = 10.792 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.201 ns                ;
; N/A                                     ; 92.71 MHz ( period = 10.786 ns )                    ; F20_EmulateADC:inst1|SRDATA[15]           ; F20_EmulateADC:inst1|SRDATA[16]           ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.499 ns                ;
; N/A                                     ; 93.08 MHz ( period = 10.743 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.173 ns                ;
; N/A                                     ; 93.14 MHz ( period = 10.737 ns )                    ; F20_EmulateADC:inst1|SCK_count[3]         ; F20_EmulateADC:inst1|SCK_count[0]         ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.450 ns                ;
; N/A                                     ; 93.14 MHz ( period = 10.736 ns )                    ; F20_EmulateADC:inst1|SCK_count[3]         ; F20_EmulateADC:inst1|CLEAR_REG            ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.449 ns                ;
; N/A                                     ; 93.15 MHz ( period = 10.735 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.144 ns                ;
; N/A                                     ; 93.48 MHz ( period = 10.698 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.107 ns                ;
; N/A                                     ; 93.52 MHz ( period = 10.693 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.102 ns                ;
; N/A                                     ; 93.83 MHz ( period = 10.658 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.067 ns                ;
; N/A                                     ; 93.83 MHz ( period = 10.658 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[0]     ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.371 ns                ;
; N/A                                     ; 93.84 MHz ( period = 10.656 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.065 ns                ;
; N/A                                     ; 93.88 MHz ( period = 10.652 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.061 ns                ;
; N/A                                     ; 94.02 MHz ( period = 10.636 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.045 ns                ;
; N/A                                     ; 94.07 MHz ( period = 10.630 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.039 ns                ;
; N/A                                     ; 94.08 MHz ( period = 10.629 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.657 ns                ;
; N/A                                     ; 94.09 MHz ( period = 10.628 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.037 ns                ;
; N/A                                     ; 94.11 MHz ( period = 10.626 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.035 ns                ;
; N/A                                     ; 94.14 MHz ( period = 10.622 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.031 ns                ;
; N/A                                     ; 94.14 MHz ( period = 10.622 ns )                    ; F20_EmulateADC:inst1|SCK_count[2]         ; F20_EmulateADC:inst1|SCK_count[0]         ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.335 ns                ;
; N/A                                     ; 94.15 MHz ( period = 10.621 ns )                    ; F20_EmulateADC:inst1|SCK_count[2]         ; F20_EmulateADC:inst1|CLEAR_REG            ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.334 ns                ;
; N/A                                     ; 94.16 MHz ( period = 10.620 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 4.029 ns                ;
; N/A                                     ; 94.33 MHz ( period = 10.601 ns )                    ; F20_EmulateADC:inst1|SCK_count[1]         ; F20_EmulateADC:inst1|SCK_count[0]         ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.314 ns                ;
; N/A                                     ; 94.34 MHz ( period = 10.600 ns )                    ; F20_EmulateADC:inst1|SCK_count[1]         ; F20_EmulateADC:inst1|CLEAR_REG            ; SR[2]      ; SR[2]    ; None                        ; None                      ; 2.313 ns                ;
; N/A                                     ; 94.46 MHz ( period = 10.586 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.995 ns                ;
; N/A                                     ; 94.47 MHz ( period = 10.585 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.994 ns                ;
; N/A                                     ; 94.50 MHz ( period = 10.582 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.991 ns                ;
; N/A                                     ; 94.81 MHz ( period = 10.547 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.956 ns                ;
; N/A                                     ; 95.05 MHz ( period = 10.521 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.930 ns                ;
; N/A                                     ; 95.07 MHz ( period = 10.519 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.928 ns                ;
; N/A                                     ; 95.12 MHz ( period = 10.513 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.922 ns                ;
; N/A                                     ; 95.20 MHz ( period = 10.504 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.913 ns                ;
; N/A                                     ; 95.23 MHz ( period = 10.501 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.910 ns                ;
; N/A                                     ; 95.27 MHz ( period = 10.496 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.905 ns                ;
; N/A                                     ; 95.33 MHz ( period = 10.490 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.899 ns                ;
; N/A                                     ; 95.36 MHz ( period = 10.487 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.896 ns                ;
; N/A                                     ; 95.37 MHz ( period = 10.486 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.895 ns                ;
; N/A                                     ; 95.40 MHz ( period = 10.482 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.891 ns                ;
; N/A                                     ; 95.51 MHz ( period = 10.470 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.879 ns                ;
; N/A                                     ; 95.65 MHz ( period = 10.455 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.864 ns                ;
; N/A                                     ; 95.71 MHz ( period = 10.448 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; SR[2]      ; SR[2]    ; None                        ; None                      ; 3.857 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                           ;                                           ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------------------+-------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'AVG[2]'                                                                                                                                                                                                                                                                             ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------------------+-------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                                      ; To                                        ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------------------+-------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 43.53 MHz ( period = 22.974 ns )                    ; F1_readADC_multimodes:inst2|CNVen_SCK     ; F1_readADC_multimodes:inst2|T_CNVen_SCK   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 1.858 ns                ;
; N/A                                     ; 43.72 MHz ( period = 22.874 ns )                    ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; F1_readADC_multimodes:inst2|T_CNVen_SHFT  ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 1.808 ns                ;
; N/A                                     ; 67.00 MHz ( period = 14.926 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; F1_readADC_multimodes:inst2|DOUTR[7]      ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.182 ns                ;
; N/A                                     ; 67.01 MHz ( period = 14.924 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; F1_readADC_multimodes:inst2|DOUTL[7]      ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.180 ns                ;
; N/A                                     ; 67.20 MHz ( period = 14.882 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 5.467 ns                ;
; N/A                                     ; 67.81 MHz ( period = 14.748 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; F1_readADC_multimodes:inst2|DOUTR[2]      ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.004 ns                ;
; N/A                                     ; 67.84 MHz ( period = 14.741 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; F1_readADC_multimodes:inst2|DOUTL[2]      ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.997 ns                ;
; N/A                                     ; 67.98 MHz ( period = 14.710 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; F1_readADC_multimodes:inst2|DOUTL[14]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.966 ns                ;
; N/A                                     ; 68.03 MHz ( period = 14.700 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; F1_readADC_multimodes:inst2|DOUTR[14]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.956 ns                ;
; N/A                                     ; 68.18 MHz ( period = 14.668 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; F1_readADC_multimodes:inst2|DOUTL[10]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.924 ns                ;
; N/A                                     ; 68.19 MHz ( period = 14.664 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; F1_readADC_multimodes:inst2|DOUTR[10]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.920 ns                ;
; N/A                                     ; 68.59 MHz ( period = 14.580 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 5.186 ns                ;
; N/A                                     ; 68.61 MHz ( period = 14.576 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; F1_readADC_multimodes:inst2|DOUTR[5]      ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.832 ns                ;
; N/A                                     ; 68.62 MHz ( period = 14.574 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; F1_readADC_multimodes:inst2|DOUTL[5]      ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.830 ns                ;
; N/A                                     ; 68.69 MHz ( period = 14.558 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; F1_readADC_multimodes:inst2|DOUTL[8]      ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.814 ns                ;
; N/A                                     ; 68.70 MHz ( period = 14.557 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; F1_readADC_multimodes:inst2|DOUTR[8]      ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.813 ns                ;
; N/A                                     ; 68.93 MHz ( period = 14.508 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; F1_readADC_multimodes:inst2|DOUTL[12]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.764 ns                ;
; N/A                                     ; 68.93 MHz ( period = 14.507 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; F1_readADC_multimodes:inst2|DOUTR[12]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.763 ns                ;
; N/A                                     ; 69.07 MHz ( period = 14.479 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 5.064 ns                ;
; N/A                                     ; 70.26 MHz ( period = 14.232 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; F1_readADC_multimodes:inst2|DOUTR[9]      ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.488 ns                ;
; N/A                                     ; 70.27 MHz ( period = 14.231 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; F1_readADC_multimodes:inst2|DOUTR[3]      ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.487 ns                ;
; N/A                                     ; 70.27 MHz ( period = 14.230 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; F1_readADC_multimodes:inst2|DOUTL[3]      ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.486 ns                ;
; N/A                                     ; 70.28 MHz ( period = 14.228 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; F1_readADC_multimodes:inst2|DOUTL[9]      ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.484 ns                ;
; N/A                                     ; 70.35 MHz ( period = 14.214 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.082 ns                ;
; N/A                                     ; 70.35 MHz ( period = 14.214 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.082 ns                ;
; N/A                                     ; 70.35 MHz ( period = 14.214 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.082 ns                ;
; N/A                                     ; 70.35 MHz ( period = 14.214 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.082 ns                ;
; N/A                                     ; 70.58 MHz ( period = 14.169 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.775 ns                ;
; N/A                                     ; 70.64 MHz ( period = 14.156 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 5.360 ns                ;
; N/A                                     ; 70.64 MHz ( period = 14.156 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 5.360 ns                ;
; N/A                                     ; 70.64 MHz ( period = 14.156 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 5.360 ns                ;
; N/A                                     ; 70.64 MHz ( period = 14.156 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 5.360 ns                ;
; N/A                                     ; 70.64 MHz ( period = 14.156 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 5.360 ns                ;
; N/A                                     ; 70.89 MHz ( period = 14.107 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.692 ns                ;
; N/A                                     ; 71.20 MHz ( period = 14.044 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; F1_readADC_multimodes:inst2|DOUTR[11]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.300 ns                ;
; N/A                                     ; 71.22 MHz ( period = 14.041 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.626 ns                ;
; N/A                                     ; 71.23 MHz ( period = 14.039 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; F1_readADC_multimodes:inst2|DOUTL[11]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.295 ns                ;
; N/A                                     ; 72.12 MHz ( period = 13.865 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; F1_readADC_multimodes:inst2|DOUTL[22]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.121 ns                ;
; N/A                                     ; 72.12 MHz ( period = 13.865 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; F1_readADC_multimodes:inst2|DOUTR[22]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.121 ns                ;
; N/A                                     ; 72.18 MHz ( period = 13.854 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 5.079 ns                ;
; N/A                                     ; 72.18 MHz ( period = 13.854 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 5.079 ns                ;
; N/A                                     ; 72.18 MHz ( period = 13.854 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 5.079 ns                ;
; N/A                                     ; 72.18 MHz ( period = 13.854 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 5.079 ns                ;
; N/A                                     ; 72.18 MHz ( period = 13.854 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 5.079 ns                ;
; N/A                                     ; 72.24 MHz ( period = 13.842 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; F1_readADC_multimodes:inst2|DOUTR[18]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.098 ns                ;
; N/A                                     ; 72.25 MHz ( period = 13.841 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; F1_readADC_multimodes:inst2|DOUTL[18]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.097 ns                ;
; N/A                                     ; 72.33 MHz ( period = 13.826 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.411 ns                ;
; N/A                                     ; 72.36 MHz ( period = 13.819 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.404 ns                ;
; N/A                                     ; 72.60 MHz ( period = 13.775 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.643 ns                ;
; N/A                                     ; 72.60 MHz ( period = 13.775 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.643 ns                ;
; N/A                                     ; 72.60 MHz ( period = 13.775 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.643 ns                ;
; N/A                                     ; 72.60 MHz ( period = 13.775 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.643 ns                ;
; N/A                                     ; 72.67 MHz ( period = 13.761 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; F1_readADC_multimodes:inst2|DOUTR[23]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.017 ns                ;
; N/A                                     ; 72.71 MHz ( period = 13.753 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.957 ns                ;
; N/A                                     ; 72.71 MHz ( period = 13.753 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.957 ns                ;
; N/A                                     ; 72.71 MHz ( period = 13.753 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; F1_readADC_multimodes:inst2|DOUTL[23]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.009 ns                ;
; N/A                                     ; 72.71 MHz ( period = 13.753 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.957 ns                ;
; N/A                                     ; 72.71 MHz ( period = 13.753 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.957 ns                ;
; N/A                                     ; 72.71 MHz ( period = 13.753 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.957 ns                ;
; N/A                                     ; 72.75 MHz ( period = 13.746 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; F1_readADC_multimodes:inst2|DOUTR[19]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.002 ns                ;
; N/A                                     ; 72.75 MHz ( period = 13.745 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; F1_readADC_multimodes:inst2|DOUTL[19]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.001 ns                ;
; N/A                                     ; 73.11 MHz ( period = 13.678 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.263 ns                ;
; N/A                                     ; 73.11 MHz ( period = 13.678 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.861 ns                ;
; N/A                                     ; 73.55 MHz ( period = 13.597 ns )                    ; F20_EmulateADC:inst1|SCK_count[0]         ; F20_EmulateADC:inst1|SCK_count[5]         ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.465 ns                ;
; N/A                                     ; 73.55 MHz ( period = 13.597 ns )                    ; F20_EmulateADC:inst1|SCK_count[0]         ; F20_EmulateADC:inst1|SCK_count[4]         ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.465 ns                ;
; N/A                                     ; 73.55 MHz ( period = 13.597 ns )                    ; F20_EmulateADC:inst1|SCK_count[0]         ; F20_EmulateADC:inst1|SCK_count[3]         ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.465 ns                ;
; N/A                                     ; 73.55 MHz ( period = 13.597 ns )                    ; F20_EmulateADC:inst1|SCK_count[0]         ; F20_EmulateADC:inst1|SCK_count[1]         ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.465 ns                ;
; N/A                                     ; 73.55 MHz ( period = 13.597 ns )                    ; F20_EmulateADC:inst1|SCK_count[0]         ; F20_EmulateADC:inst1|SCK_count[2]         ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.465 ns                ;
; N/A                                     ; 74.21 MHz ( period = 13.475 ns )                    ; F20_EmulateADC:inst1|SCK_count[3]         ; F20_EmulateADC:inst1|SCK_count[5]         ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.343 ns                ;
; N/A                                     ; 74.21 MHz ( period = 13.475 ns )                    ; F20_EmulateADC:inst1|SCK_count[3]         ; F20_EmulateADC:inst1|SCK_count[4]         ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.343 ns                ;
; N/A                                     ; 74.21 MHz ( period = 13.475 ns )                    ; F20_EmulateADC:inst1|SCK_count[3]         ; F20_EmulateADC:inst1|SCK_count[3]         ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.343 ns                ;
; N/A                                     ; 74.21 MHz ( period = 13.475 ns )                    ; F20_EmulateADC:inst1|SCK_count[3]         ; F20_EmulateADC:inst1|SCK_count[1]         ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.343 ns                ;
; N/A                                     ; 74.21 MHz ( period = 13.475 ns )                    ; F20_EmulateADC:inst1|SCK_count[3]         ; F20_EmulateADC:inst1|SCK_count[2]         ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.343 ns                ;
; N/A                                     ; 74.23 MHz ( period = 13.472 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[0]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.340 ns                ;
; N/A                                     ; 74.60 MHz ( period = 13.405 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.273 ns                ;
; N/A                                     ; 74.60 MHz ( period = 13.405 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.273 ns                ;
; N/A                                     ; 74.60 MHz ( period = 13.405 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.273 ns                ;
; N/A                                     ; 74.60 MHz ( period = 13.405 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.273 ns                ;
; N/A                                     ; 74.76 MHz ( period = 13.376 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.580 ns                ;
; N/A                                     ; 74.85 MHz ( period = 13.360 ns )                    ; F20_EmulateADC:inst1|SCK_count[2]         ; F20_EmulateADC:inst1|SCK_count[5]         ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.228 ns                ;
; N/A                                     ; 74.85 MHz ( period = 13.360 ns )                    ; F20_EmulateADC:inst1|SCK_count[2]         ; F20_EmulateADC:inst1|SCK_count[4]         ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.228 ns                ;
; N/A                                     ; 74.85 MHz ( period = 13.360 ns )                    ; F20_EmulateADC:inst1|SCK_count[2]         ; F20_EmulateADC:inst1|SCK_count[3]         ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.228 ns                ;
; N/A                                     ; 74.85 MHz ( period = 13.360 ns )                    ; F20_EmulateADC:inst1|SCK_count[2]         ; F20_EmulateADC:inst1|SCK_count[1]         ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.228 ns                ;
; N/A                                     ; 74.85 MHz ( period = 13.360 ns )                    ; F20_EmulateADC:inst1|SCK_count[2]         ; F20_EmulateADC:inst1|SCK_count[2]         ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.228 ns                ;
; N/A                                     ; 74.97 MHz ( period = 13.339 ns )                    ; F20_EmulateADC:inst1|SCK_count[1]         ; F20_EmulateADC:inst1|SCK_count[5]         ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.207 ns                ;
; N/A                                     ; 74.97 MHz ( period = 13.339 ns )                    ; F20_EmulateADC:inst1|SCK_count[1]         ; F20_EmulateADC:inst1|SCK_count[4]         ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.207 ns                ;
; N/A                                     ; 74.97 MHz ( period = 13.339 ns )                    ; F20_EmulateADC:inst1|SCK_count[1]         ; F20_EmulateADC:inst1|SCK_count[3]         ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.207 ns                ;
; N/A                                     ; 74.97 MHz ( period = 13.339 ns )                    ; F20_EmulateADC:inst1|SCK_count[1]         ; F20_EmulateADC:inst1|SCK_count[1]         ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.207 ns                ;
; N/A                                     ; 74.97 MHz ( period = 13.339 ns )                    ; F20_EmulateADC:inst1|SCK_count[1]         ; F20_EmulateADC:inst1|SCK_count[2]         ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.207 ns                ;
; N/A                                     ; 75.10 MHz ( period = 13.315 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.519 ns                ;
; N/A                                     ; 75.10 MHz ( period = 13.315 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.519 ns                ;
; N/A                                     ; 75.10 MHz ( period = 13.315 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.519 ns                ;
; N/A                                     ; 75.10 MHz ( period = 13.315 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.519 ns                ;
; N/A                                     ; 75.10 MHz ( period = 13.315 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.519 ns                ;
; N/A                                     ; 75.33 MHz ( period = 13.275 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.458 ns                ;
; N/A                                     ; 75.44 MHz ( period = 13.256 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.124 ns                ;
; N/A                                     ; 75.44 MHz ( period = 13.256 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.124 ns                ;
; N/A                                     ; 75.44 MHz ( period = 13.256 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.124 ns                ;
; N/A                                     ; 75.44 MHz ( period = 13.256 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.124 ns                ;
; N/A                                     ; 75.60 MHz ( period = 13.227 ns )                    ; F20_EmulateADC:inst1|SCK_count[4]         ; F20_EmulateADC:inst1|SCK_count[5]         ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.095 ns                ;
; N/A                                     ; 75.60 MHz ( period = 13.227 ns )                    ; F20_EmulateADC:inst1|SCK_count[4]         ; F20_EmulateADC:inst1|SCK_count[4]         ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.095 ns                ;
; N/A                                     ; 75.60 MHz ( period = 13.227 ns )                    ; F20_EmulateADC:inst1|SCK_count[4]         ; F20_EmulateADC:inst1|SCK_count[3]         ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.095 ns                ;
; N/A                                     ; 75.60 MHz ( period = 13.227 ns )                    ; F20_EmulateADC:inst1|SCK_count[4]         ; F20_EmulateADC:inst1|SCK_count[1]         ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.095 ns                ;
; N/A                                     ; 75.60 MHz ( period = 13.227 ns )                    ; F20_EmulateADC:inst1|SCK_count[4]         ; F20_EmulateADC:inst1|SCK_count[2]         ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.095 ns                ;
; N/A                                     ; 75.61 MHz ( period = 13.226 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.790 ns                ;
; N/A                                     ; 75.76 MHz ( period = 13.199 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.067 ns                ;
; N/A                                     ; 75.76 MHz ( period = 13.199 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.067 ns                ;
; N/A                                     ; 75.76 MHz ( period = 13.199 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.067 ns                ;
; N/A                                     ; 75.76 MHz ( period = 13.199 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.067 ns                ;
; N/A                                     ; 76.31 MHz ( period = 13.105 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.669 ns                ;
; N/A                                     ; 76.43 MHz ( period = 13.084 ns )                    ; F20_EmulateADC:inst1|SCK_count[5]         ; F20_EmulateADC:inst1|SCK_count[5]         ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.952 ns                ;
; N/A                                     ; 76.43 MHz ( period = 13.084 ns )                    ; F20_EmulateADC:inst1|SCK_count[5]         ; F20_EmulateADC:inst1|SCK_count[4]         ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.952 ns                ;
; N/A                                     ; 76.43 MHz ( period = 13.084 ns )                    ; F20_EmulateADC:inst1|SCK_count[5]         ; F20_EmulateADC:inst1|SCK_count[3]         ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.952 ns                ;
; N/A                                     ; 76.43 MHz ( period = 13.084 ns )                    ; F20_EmulateADC:inst1|SCK_count[5]         ; F20_EmulateADC:inst1|SCK_count[1]         ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.952 ns                ;
; N/A                                     ; 76.43 MHz ( period = 13.084 ns )                    ; F20_EmulateADC:inst1|SCK_count[5]         ; F20_EmulateADC:inst1|SCK_count[2]         ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.952 ns                ;
; N/A                                     ; 76.73 MHz ( period = 13.033 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[0]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.901 ns                ;
; N/A                                     ; 76.81 MHz ( period = 13.019 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.583 ns                ;
; N/A                                     ; 76.99 MHz ( period = 12.989 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; F1_readADC_multimodes:inst2|DOUTL[15]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 1.245 ns                ;
; N/A                                     ; 76.99 MHz ( period = 12.989 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; F1_readADC_multimodes:inst2|DOUTR[15]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 1.245 ns                ;
; N/A                                     ; 77.04 MHz ( period = 12.981 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.545 ns                ;
; N/A                                     ; 77.04 MHz ( period = 12.981 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; F1_readADC_multimodes:inst2|DOUTR[20]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 1.237 ns                ;
; N/A                                     ; 77.04 MHz ( period = 12.980 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; F1_readADC_multimodes:inst2|DOUTL[20]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 1.236 ns                ;
; N/A                                     ; 77.05 MHz ( period = 12.978 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.542 ns                ;
; N/A                                     ; 77.10 MHz ( period = 12.971 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; F1_readADC_multimodes:inst2|DOUTL[21]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 1.227 ns                ;
; N/A                                     ; 77.10 MHz ( period = 12.971 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; F1_readADC_multimodes:inst2|DOUTL[16]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 1.227 ns                ;
; N/A                                     ; 77.10 MHz ( period = 12.971 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; F1_readADC_multimodes:inst2|DOUTR[17]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 1.227 ns                ;
; N/A                                     ; 77.11 MHz ( period = 12.969 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; F1_readADC_multimodes:inst2|DOUTL[17]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 1.225 ns                ;
; N/A                                     ; 77.11 MHz ( period = 12.969 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; F1_readADC_multimodes:inst2|DOUTR[16]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 1.225 ns                ;
; N/A                                     ; 77.12 MHz ( period = 12.967 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; F1_readADC_multimodes:inst2|DOUTR[21]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 1.223 ns                ;
; N/A                                     ; 77.21 MHz ( period = 12.952 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.156 ns                ;
; N/A                                     ; 77.21 MHz ( period = 12.952 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.156 ns                ;
; N/A                                     ; 77.21 MHz ( period = 12.952 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.156 ns                ;
; N/A                                     ; 77.21 MHz ( period = 12.952 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.156 ns                ;
; N/A                                     ; 77.21 MHz ( period = 12.952 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.156 ns                ;
; N/A                                     ; 77.30 MHz ( period = 12.936 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.500 ns                ;
; N/A                                     ; 77.31 MHz ( period = 12.935 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.520 ns                ;
; N/A                                     ; 77.38 MHz ( period = 12.924 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.488 ns                ;
; N/A                                     ; 77.39 MHz ( period = 12.922 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.507 ns                ;
; N/A                                     ; 77.51 MHz ( period = 12.901 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.465 ns                ;
; N/A                                     ; 77.76 MHz ( period = 12.860 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.424 ns                ;
; N/A                                     ; 77.80 MHz ( period = 12.853 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.417 ns                ;
; N/A                                     ; 77.85 MHz ( period = 12.845 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.409 ns                ;
; N/A                                     ; 77.90 MHz ( period = 12.837 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.020 ns                ;
; N/A                                     ; 78.09 MHz ( period = 12.805 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.369 ns                ;
; N/A                                     ; 78.17 MHz ( period = 12.793 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; F1_readADC_multimodes:inst2|DOUTR[6]      ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 1.049 ns                ;
; N/A                                     ; 78.18 MHz ( period = 12.791 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; F1_readADC_multimodes:inst2|DOUTL[13]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 1.047 ns                ;
; N/A                                     ; 78.19 MHz ( period = 12.790 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; F1_readADC_multimodes:inst2|DOUTL[4]      ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 1.046 ns                ;
; N/A                                     ; 78.19 MHz ( period = 12.790 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; F1_readADC_multimodes:inst2|DOUTR[13]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 1.046 ns                ;
; N/A                                     ; 78.19 MHz ( period = 12.789 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; F1_readADC_multimodes:inst2|DOUTR[4]      ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 1.045 ns                ;
; N/A                                     ; 78.20 MHz ( period = 12.788 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; F1_readADC_multimodes:inst2|DOUTL[6]      ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 1.044 ns                ;
; N/A                                     ; 78.20 MHz ( period = 12.787 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.351 ns                ;
; N/A                                     ; 78.24 MHz ( period = 12.781 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; F1_readADC_multimodes:inst2|DOUTL[0]      ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 1.037 ns                ;
; N/A                                     ; 78.24 MHz ( period = 12.781 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; F1_readADC_multimodes:inst2|DOUTR[0]      ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 1.037 ns                ;
; N/A                                     ; 78.31 MHz ( period = 12.770 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; F1_readADC_multimodes:inst2|DOUTL[1]      ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 1.026 ns                ;
; N/A                                     ; 78.31 MHz ( period = 12.769 ns )                    ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; F1_readADC_multimodes:inst2|DOUTR[1]      ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 1.025 ns                ;
; N/A                                     ; 78.55 MHz ( period = 12.731 ns )                    ; F20_EmulateADC:inst1|SRDATA[22]           ; F20_EmulateADC:inst1|SRDATA[23]           ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.599 ns                ;
; N/A                                     ; 78.60 MHz ( period = 12.723 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.287 ns                ;
; N/A                                     ; 78.72 MHz ( period = 12.704 ns )                    ; F20_EmulateADC:inst1|SCK_count[0]         ; F20_EmulateADC:inst1|SCK_count[0]         ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.572 ns                ;
; N/A                                     ; 78.72 MHz ( period = 12.703 ns )                    ; F20_EmulateADC:inst1|SCK_count[0]         ; F20_EmulateADC:inst1|CLEAR_REG            ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.571 ns                ;
; N/A                                     ; 78.98 MHz ( period = 12.661 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.225 ns                ;
; N/A                                     ; 79.13 MHz ( period = 12.637 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.201 ns                ;
; N/A                                     ; 79.17 MHz ( period = 12.631 ns )                    ; F20_EmulateADC:inst1|SRDATA[15]           ; F20_EmulateADC:inst1|SRDATA[16]           ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.499 ns                ;
; N/A                                     ; 79.44 MHz ( period = 12.588 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.173 ns                ;
; N/A                                     ; 79.48 MHz ( period = 12.582 ns )                    ; F20_EmulateADC:inst1|SCK_count[3]         ; F20_EmulateADC:inst1|SCK_count[0]         ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.450 ns                ;
; N/A                                     ; 79.48 MHz ( period = 12.581 ns )                    ; F20_EmulateADC:inst1|SCK_count[3]         ; F20_EmulateADC:inst1|CLEAR_REG            ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.449 ns                ;
; N/A                                     ; 79.49 MHz ( period = 12.580 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.144 ns                ;
; N/A                                     ; 79.73 MHz ( period = 12.543 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.107 ns                ;
; N/A                                     ; 79.76 MHz ( period = 12.538 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.102 ns                ;
; N/A                                     ; 79.98 MHz ( period = 12.503 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.067 ns                ;
; N/A                                     ; 79.98 MHz ( period = 12.503 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[0]     ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.371 ns                ;
; N/A                                     ; 79.99 MHz ( period = 12.501 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.065 ns                ;
; N/A                                     ; 80.02 MHz ( period = 12.497 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.061 ns                ;
; N/A                                     ; 80.12 MHz ( period = 12.481 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.045 ns                ;
; N/A                                     ; 80.16 MHz ( period = 12.475 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.039 ns                ;
; N/A                                     ; 80.17 MHz ( period = 12.474 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.657 ns                ;
; N/A                                     ; 80.17 MHz ( period = 12.473 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.037 ns                ;
; N/A                                     ; 80.19 MHz ( period = 12.471 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.035 ns                ;
; N/A                                     ; 80.21 MHz ( period = 12.467 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.031 ns                ;
; N/A                                     ; 80.21 MHz ( period = 12.467 ns )                    ; F20_EmulateADC:inst1|SCK_count[2]         ; F20_EmulateADC:inst1|SCK_count[0]         ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.335 ns                ;
; N/A                                     ; 80.22 MHz ( period = 12.466 ns )                    ; F20_EmulateADC:inst1|SCK_count[2]         ; F20_EmulateADC:inst1|CLEAR_REG            ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.334 ns                ;
; N/A                                     ; 80.22 MHz ( period = 12.465 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 4.029 ns                ;
; N/A                                     ; 80.35 MHz ( period = 12.446 ns )                    ; F20_EmulateADC:inst1|SCK_count[1]         ; F20_EmulateADC:inst1|SCK_count[0]         ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.314 ns                ;
; N/A                                     ; 80.35 MHz ( period = 12.445 ns )                    ; F20_EmulateADC:inst1|SCK_count[1]         ; F20_EmulateADC:inst1|CLEAR_REG            ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 2.313 ns                ;
; N/A                                     ; 80.44 MHz ( period = 12.431 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.995 ns                ;
; N/A                                     ; 80.45 MHz ( period = 12.430 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.994 ns                ;
; N/A                                     ; 80.47 MHz ( period = 12.427 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.991 ns                ;
; N/A                                     ; 80.70 MHz ( period = 12.392 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.956 ns                ;
; N/A                                     ; 80.87 MHz ( period = 12.366 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.930 ns                ;
; N/A                                     ; 80.88 MHz ( period = 12.364 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.928 ns                ;
; N/A                                     ; 80.92 MHz ( period = 12.358 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.922 ns                ;
; N/A                                     ; 80.98 MHz ( period = 12.349 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.913 ns                ;
; N/A                                     ; 81.00 MHz ( period = 12.346 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.910 ns                ;
; N/A                                     ; 81.03 MHz ( period = 12.341 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.905 ns                ;
; N/A                                     ; 81.07 MHz ( period = 12.335 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.899 ns                ;
; N/A                                     ; 81.09 MHz ( period = 12.332 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.896 ns                ;
; N/A                                     ; 81.10 MHz ( period = 12.331 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.895 ns                ;
; N/A                                     ; 81.12 MHz ( period = 12.327 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.891 ns                ;
; N/A                                     ; 81.20 MHz ( period = 12.315 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.879 ns                ;
; N/A                                     ; 81.30 MHz ( period = 12.300 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.864 ns                ;
; N/A                                     ; 81.35 MHz ( period = 12.293 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; AVG[2]     ; AVG[2]   ; None                        ; None                      ; 3.857 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                           ;                                           ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------------------+-------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'AQMODE'                                                                                                                                                                                                                                                                             ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------------------+-------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                                      ; To                                        ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------------------+-------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 150.11 MHz ( period = 6.662 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AQMODE     ; AQMODE   ; None                        ; None                      ; 5.467 ns                ;
; N/A                                     ; 153.05 MHz ( period = 6.534 ns )                    ; F1_readADC_multimodes:inst2|CNVen_SCK     ; F1_readADC_multimodes:inst2|T_CNVen_SCK   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 1.858 ns                ;
; N/A                                     ; 155.42 MHz ( period = 6.434 ns )                    ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; F1_readADC_multimodes:inst2|T_CNVen_SHFT  ; AQMODE     ; AQMODE   ; None                        ; None                      ; 1.808 ns                ;
; N/A                                     ; 157.23 MHz ( period = 6.360 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AQMODE     ; AQMODE   ; None                        ; None                      ; 5.186 ns                ;
; N/A                                     ; 159.77 MHz ( period = 6.259 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AQMODE     ; AQMODE   ; None                        ; None                      ; 5.064 ns                ;
; N/A                                     ; 166.83 MHz ( period = 5.994 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.082 ns                ;
; N/A                                     ; 166.83 MHz ( period = 5.994 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.082 ns                ;
; N/A                                     ; 166.83 MHz ( period = 5.994 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.082 ns                ;
; N/A                                     ; 166.83 MHz ( period = 5.994 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.082 ns                ;
; N/A                                     ; 168.10 MHz ( period = 5.949 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.775 ns                ;
; N/A                                     ; 168.46 MHz ( period = 5.936 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AQMODE     ; AQMODE   ; None                        ; None                      ; 5.360 ns                ;
; N/A                                     ; 168.46 MHz ( period = 5.936 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AQMODE     ; AQMODE   ; None                        ; None                      ; 5.360 ns                ;
; N/A                                     ; 168.46 MHz ( period = 5.936 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AQMODE     ; AQMODE   ; None                        ; None                      ; 5.360 ns                ;
; N/A                                     ; 168.46 MHz ( period = 5.936 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AQMODE     ; AQMODE   ; None                        ; None                      ; 5.360 ns                ;
; N/A                                     ; 168.46 MHz ( period = 5.936 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AQMODE     ; AQMODE   ; None                        ; None                      ; 5.360 ns                ;
; N/A                                     ; 169.87 MHz ( period = 5.887 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.692 ns                ;
; N/A                                     ; 171.79 MHz ( period = 5.821 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.626 ns                ;
; N/A                                     ; 177.49 MHz ( period = 5.634 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AQMODE     ; AQMODE   ; None                        ; None                      ; 5.079 ns                ;
; N/A                                     ; 177.49 MHz ( period = 5.634 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AQMODE     ; AQMODE   ; None                        ; None                      ; 5.079 ns                ;
; N/A                                     ; 177.49 MHz ( period = 5.634 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AQMODE     ; AQMODE   ; None                        ; None                      ; 5.079 ns                ;
; N/A                                     ; 177.49 MHz ( period = 5.634 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AQMODE     ; AQMODE   ; None                        ; None                      ; 5.079 ns                ;
; N/A                                     ; 177.49 MHz ( period = 5.634 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AQMODE     ; AQMODE   ; None                        ; None                      ; 5.079 ns                ;
; N/A                                     ; 178.38 MHz ( period = 5.606 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.411 ns                ;
; N/A                                     ; 178.60 MHz ( period = 5.599 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.404 ns                ;
; N/A                                     ; 180.02 MHz ( period = 5.555 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.643 ns                ;
; N/A                                     ; 180.02 MHz ( period = 5.555 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.643 ns                ;
; N/A                                     ; 180.02 MHz ( period = 5.555 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.643 ns                ;
; N/A                                     ; 180.02 MHz ( period = 5.555 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.643 ns                ;
; N/A                                     ; 180.73 MHz ( period = 5.533 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.957 ns                ;
; N/A                                     ; 180.73 MHz ( period = 5.533 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.957 ns                ;
; N/A                                     ; 180.73 MHz ( period = 5.533 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.957 ns                ;
; N/A                                     ; 180.73 MHz ( period = 5.533 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.957 ns                ;
; N/A                                     ; 180.73 MHz ( period = 5.533 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.957 ns                ;
; N/A                                     ; 183.22 MHz ( period = 5.458 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.263 ns                ;
; N/A                                     ; 183.22 MHz ( period = 5.458 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.861 ns                ;
; N/A                                     ; 185.98 MHz ( period = 5.377 ns )                    ; F20_EmulateADC:inst1|SCK_count[0]         ; F20_EmulateADC:inst1|SCK_count[5]         ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.465 ns                ;
; N/A                                     ; 185.98 MHz ( period = 5.377 ns )                    ; F20_EmulateADC:inst1|SCK_count[0]         ; F20_EmulateADC:inst1|SCK_count[4]         ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.465 ns                ;
; N/A                                     ; 185.98 MHz ( period = 5.377 ns )                    ; F20_EmulateADC:inst1|SCK_count[0]         ; F20_EmulateADC:inst1|SCK_count[3]         ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.465 ns                ;
; N/A                                     ; 185.98 MHz ( period = 5.377 ns )                    ; F20_EmulateADC:inst1|SCK_count[0]         ; F20_EmulateADC:inst1|SCK_count[1]         ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.465 ns                ;
; N/A                                     ; 185.98 MHz ( period = 5.377 ns )                    ; F20_EmulateADC:inst1|SCK_count[0]         ; F20_EmulateADC:inst1|SCK_count[2]         ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.465 ns                ;
; N/A                                     ; 190.29 MHz ( period = 5.255 ns )                    ; F20_EmulateADC:inst1|SCK_count[3]         ; F20_EmulateADC:inst1|SCK_count[5]         ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.343 ns                ;
; N/A                                     ; 190.29 MHz ( period = 5.255 ns )                    ; F20_EmulateADC:inst1|SCK_count[3]         ; F20_EmulateADC:inst1|SCK_count[4]         ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.343 ns                ;
; N/A                                     ; 190.29 MHz ( period = 5.255 ns )                    ; F20_EmulateADC:inst1|SCK_count[3]         ; F20_EmulateADC:inst1|SCK_count[3]         ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.343 ns                ;
; N/A                                     ; 190.29 MHz ( period = 5.255 ns )                    ; F20_EmulateADC:inst1|SCK_count[3]         ; F20_EmulateADC:inst1|SCK_count[1]         ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.343 ns                ;
; N/A                                     ; 190.29 MHz ( period = 5.255 ns )                    ; F20_EmulateADC:inst1|SCK_count[3]         ; F20_EmulateADC:inst1|SCK_count[2]         ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.343 ns                ;
; N/A                                     ; 190.40 MHz ( period = 5.252 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|TCLK23[0]     ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.340 ns                ;
; N/A                                     ; 192.86 MHz ( period = 5.185 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.273 ns                ;
; N/A                                     ; 192.86 MHz ( period = 5.185 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.273 ns                ;
; N/A                                     ; 192.86 MHz ( period = 5.185 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.273 ns                ;
; N/A                                     ; 192.86 MHz ( period = 5.185 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.273 ns                ;
; N/A                                     ; 193.95 MHz ( period = 5.156 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.580 ns                ;
; N/A                                     ; 194.55 MHz ( period = 5.140 ns )                    ; F20_EmulateADC:inst1|SCK_count[2]         ; F20_EmulateADC:inst1|SCK_count[5]         ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.228 ns                ;
; N/A                                     ; 194.55 MHz ( period = 5.140 ns )                    ; F20_EmulateADC:inst1|SCK_count[2]         ; F20_EmulateADC:inst1|SCK_count[4]         ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.228 ns                ;
; N/A                                     ; 194.55 MHz ( period = 5.140 ns )                    ; F20_EmulateADC:inst1|SCK_count[2]         ; F20_EmulateADC:inst1|SCK_count[3]         ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.228 ns                ;
; N/A                                     ; 194.55 MHz ( period = 5.140 ns )                    ; F20_EmulateADC:inst1|SCK_count[2]         ; F20_EmulateADC:inst1|SCK_count[1]         ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.228 ns                ;
; N/A                                     ; 194.55 MHz ( period = 5.140 ns )                    ; F20_EmulateADC:inst1|SCK_count[2]         ; F20_EmulateADC:inst1|SCK_count[2]         ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.228 ns                ;
; N/A                                     ; 195.35 MHz ( period = 5.119 ns )                    ; F20_EmulateADC:inst1|SCK_count[1]         ; F20_EmulateADC:inst1|SCK_count[5]         ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.207 ns                ;
; N/A                                     ; 195.35 MHz ( period = 5.119 ns )                    ; F20_EmulateADC:inst1|SCK_count[1]         ; F20_EmulateADC:inst1|SCK_count[4]         ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.207 ns                ;
; N/A                                     ; 195.35 MHz ( period = 5.119 ns )                    ; F20_EmulateADC:inst1|SCK_count[1]         ; F20_EmulateADC:inst1|SCK_count[3]         ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.207 ns                ;
; N/A                                     ; 195.35 MHz ( period = 5.119 ns )                    ; F20_EmulateADC:inst1|SCK_count[1]         ; F20_EmulateADC:inst1|SCK_count[1]         ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.207 ns                ;
; N/A                                     ; 195.35 MHz ( period = 5.119 ns )                    ; F20_EmulateADC:inst1|SCK_count[1]         ; F20_EmulateADC:inst1|SCK_count[2]         ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.207 ns                ;
; N/A                                     ; 196.27 MHz ( period = 5.095 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.519 ns                ;
; N/A                                     ; 196.27 MHz ( period = 5.095 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.519 ns                ;
; N/A                                     ; 196.27 MHz ( period = 5.095 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.519 ns                ;
; N/A                                     ; 196.27 MHz ( period = 5.095 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.519 ns                ;
; N/A                                     ; 196.27 MHz ( period = 5.095 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.519 ns                ;
; N/A                                     ; 197.82 MHz ( period = 5.055 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.458 ns                ;
; N/A                                     ; 198.57 MHz ( period = 5.036 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.124 ns                ;
; N/A                                     ; 198.57 MHz ( period = 5.036 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.124 ns                ;
; N/A                                     ; 198.57 MHz ( period = 5.036 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.124 ns                ;
; N/A                                     ; 198.57 MHz ( period = 5.036 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.124 ns                ;
; N/A                                     ; 199.72 MHz ( period = 5.007 ns )                    ; F20_EmulateADC:inst1|SCK_count[4]         ; F20_EmulateADC:inst1|SCK_count[5]         ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.095 ns                ;
; N/A                                     ; 199.72 MHz ( period = 5.007 ns )                    ; F20_EmulateADC:inst1|SCK_count[4]         ; F20_EmulateADC:inst1|SCK_count[4]         ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.095 ns                ;
; N/A                                     ; 199.72 MHz ( period = 5.007 ns )                    ; F20_EmulateADC:inst1|SCK_count[4]         ; F20_EmulateADC:inst1|SCK_count[3]         ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.095 ns                ;
; N/A                                     ; 199.72 MHz ( period = 5.007 ns )                    ; F20_EmulateADC:inst1|SCK_count[4]         ; F20_EmulateADC:inst1|SCK_count[1]         ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.095 ns                ;
; N/A                                     ; 199.72 MHz ( period = 5.007 ns )                    ; F20_EmulateADC:inst1|SCK_count[4]         ; F20_EmulateADC:inst1|SCK_count[2]         ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.095 ns                ;
; N/A                                     ; 199.76 MHz ( period = 5.006 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.790 ns                ;
; N/A                                     ; 200.84 MHz ( period = 4.979 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.067 ns                ;
; N/A                                     ; 200.84 MHz ( period = 4.979 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.067 ns                ;
; N/A                                     ; 200.84 MHz ( period = 4.979 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|TCLK23[1]     ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.067 ns                ;
; N/A                                     ; 200.84 MHz ( period = 4.979 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.067 ns                ;
; N/A                                     ; 204.71 MHz ( period = 4.885 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.669 ns                ;
; N/A                                     ; 205.59 MHz ( period = 4.864 ns )                    ; F20_EmulateADC:inst1|SCK_count[5]         ; F20_EmulateADC:inst1|SCK_count[5]         ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.952 ns                ;
; N/A                                     ; 205.59 MHz ( period = 4.864 ns )                    ; F20_EmulateADC:inst1|SCK_count[5]         ; F20_EmulateADC:inst1|SCK_count[4]         ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.952 ns                ;
; N/A                                     ; 205.59 MHz ( period = 4.864 ns )                    ; F20_EmulateADC:inst1|SCK_count[5]         ; F20_EmulateADC:inst1|SCK_count[3]         ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.952 ns                ;
; N/A                                     ; 205.59 MHz ( period = 4.864 ns )                    ; F20_EmulateADC:inst1|SCK_count[5]         ; F20_EmulateADC:inst1|SCK_count[1]         ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.952 ns                ;
; N/A                                     ; 205.59 MHz ( period = 4.864 ns )                    ; F20_EmulateADC:inst1|SCK_count[5]         ; F20_EmulateADC:inst1|SCK_count[2]         ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.952 ns                ;
; N/A                                     ; 207.77 MHz ( period = 4.813 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|TCLK23[0]     ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.901 ns                ;
; N/A                                     ; 208.38 MHz ( period = 4.799 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.583 ns                ;
; N/A                                     ; 210.04 MHz ( period = 4.761 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.545 ns                ;
; N/A                                     ; 210.17 MHz ( period = 4.758 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.542 ns                ;
; N/A                                     ; 211.33 MHz ( period = 4.732 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.156 ns                ;
; N/A                                     ; 211.33 MHz ( period = 4.732 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.156 ns                ;
; N/A                                     ; 211.33 MHz ( period = 4.732 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.156 ns                ;
; N/A                                     ; 211.33 MHz ( period = 4.732 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.156 ns                ;
; N/A                                     ; 211.33 MHz ( period = 4.732 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.156 ns                ;
; N/A                                     ; 212.04 MHz ( period = 4.716 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.500 ns                ;
; N/A                                     ; 212.09 MHz ( period = 4.715 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.520 ns                ;
; N/A                                     ; 212.59 MHz ( period = 4.704 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.488 ns                ;
; N/A                                     ; 212.68 MHz ( period = 4.702 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.507 ns                ;
; N/A                                     ; 213.63 MHz ( period = 4.681 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.465 ns                ;
; N/A                                     ; 215.52 MHz ( period = 4.640 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.424 ns                ;
; N/A                                     ; 215.84 MHz ( period = 4.633 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.417 ns                ;
; N/A                                     ; 216.22 MHz ( period = 4.625 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.409 ns                ;
; N/A                                     ; 216.59 MHz ( period = 4.617 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.020 ns                ;
; N/A                                     ; 218.10 MHz ( period = 4.585 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.369 ns                ;
; N/A                                     ; 218.96 MHz ( period = 4.567 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.351 ns                ;
; N/A                                     ; 221.68 MHz ( period = 4.511 ns )                    ; F20_EmulateADC:inst1|SRDATA[22]           ; F20_EmulateADC:inst1|SRDATA[23]           ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.599 ns                ;
; N/A                                     ; 222.07 MHz ( period = 4.503 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.287 ns                ;
; N/A                                     ; 223.02 MHz ( period = 4.484 ns )                    ; F20_EmulateADC:inst1|SCK_count[0]         ; F20_EmulateADC:inst1|SCK_count[0]         ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.572 ns                ;
; N/A                                     ; 223.06 MHz ( period = 4.483 ns )                    ; F20_EmulateADC:inst1|SCK_count[0]         ; F20_EmulateADC:inst1|CLEAR_REG            ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.571 ns                ;
; N/A                                     ; 225.17 MHz ( period = 4.441 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.225 ns                ;
; N/A                                     ; 226.40 MHz ( period = 4.417 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.201 ns                ;
; N/A                                     ; 226.71 MHz ( period = 4.411 ns )                    ; F20_EmulateADC:inst1|SRDATA[15]           ; F20_EmulateADC:inst1|SRDATA[16]           ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.499 ns                ;
; N/A                                     ; 228.94 MHz ( period = 4.368 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.173 ns                ;
; N/A                                     ; 229.25 MHz ( period = 4.362 ns )                    ; F20_EmulateADC:inst1|SCK_count[3]         ; F20_EmulateADC:inst1|SCK_count[0]         ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.450 ns                ;
; N/A                                     ; 229.31 MHz ( period = 4.361 ns )                    ; F20_EmulateADC:inst1|SCK_count[3]         ; F20_EmulateADC:inst1|CLEAR_REG            ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.449 ns                ;
; N/A                                     ; 229.36 MHz ( period = 4.360 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.144 ns                ;
; N/A                                     ; 231.32 MHz ( period = 4.323 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.107 ns                ;
; N/A                                     ; 231.59 MHz ( period = 4.318 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.102 ns                ;
; N/A                                     ; 233.48 MHz ( period = 4.283 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.067 ns                ;
; N/A                                     ; 233.48 MHz ( period = 4.283 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|TCLK23[0]     ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.371 ns                ;
; N/A                                     ; 233.59 MHz ( period = 4.281 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.065 ns                ;
; N/A                                     ; 233.81 MHz ( period = 4.277 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.061 ns                ;
; N/A                                     ; 234.69 MHz ( period = 4.261 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.045 ns                ;
; N/A                                     ; 235.02 MHz ( period = 4.255 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.039 ns                ;
; N/A                                     ; 235.07 MHz ( period = 4.254 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.657 ns                ;
; N/A                                     ; 235.13 MHz ( period = 4.253 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.037 ns                ;
; N/A                                     ; 235.24 MHz ( period = 4.251 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.035 ns                ;
; N/A                                     ; 235.46 MHz ( period = 4.247 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.031 ns                ;
; N/A                                     ; 235.46 MHz ( period = 4.247 ns )                    ; F20_EmulateADC:inst1|SCK_count[2]         ; F20_EmulateADC:inst1|SCK_count[0]         ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.335 ns                ;
; N/A                                     ; 235.52 MHz ( period = 4.246 ns )                    ; F20_EmulateADC:inst1|SCK_count[2]         ; F20_EmulateADC:inst1|CLEAR_REG            ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.334 ns                ;
; N/A                                     ; 235.57 MHz ( period = 4.245 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 4.029 ns                ;
; N/A                                     ; 236.63 MHz ( period = 4.226 ns )                    ; F20_EmulateADC:inst1|SCK_count[1]         ; F20_EmulateADC:inst1|SCK_count[0]         ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.314 ns                ;
; N/A                                     ; 236.69 MHz ( period = 4.225 ns )                    ; F20_EmulateADC:inst1|SCK_count[1]         ; F20_EmulateADC:inst1|CLEAR_REG            ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.313 ns                ;
; N/A                                     ; 237.47 MHz ( period = 4.211 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.995 ns                ;
; N/A                                     ; 237.53 MHz ( period = 4.210 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.994 ns                ;
; N/A                                     ; 237.70 MHz ( period = 4.207 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.991 ns                ;
; N/A                                     ; 239.69 MHz ( period = 4.172 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.956 ns                ;
; N/A                                     ; 241.20 MHz ( period = 4.146 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.930 ns                ;
; N/A                                     ; 241.31 MHz ( period = 4.144 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.928 ns                ;
; N/A                                     ; 241.66 MHz ( period = 4.138 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.922 ns                ;
; N/A                                     ; 242.19 MHz ( period = 4.129 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.913 ns                ;
; N/A                                     ; 242.37 MHz ( period = 4.126 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.910 ns                ;
; N/A                                     ; 242.66 MHz ( period = 4.121 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.905 ns                ;
; N/A                                     ; 243.01 MHz ( period = 4.115 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.899 ns                ;
; N/A                                     ; 243.19 MHz ( period = 4.112 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.896 ns                ;
; N/A                                     ; 243.25 MHz ( period = 4.111 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.895 ns                ;
; N/A                                     ; 243.49 MHz ( period = 4.107 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.891 ns                ;
; N/A                                     ; 244.20 MHz ( period = 4.095 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.879 ns                ;
; N/A                                     ; 245.10 MHz ( period = 4.080 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.864 ns                ;
; N/A                                     ; 245.52 MHz ( period = 4.073 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.857 ns                ;
; N/A                                     ; 246.00 MHz ( period = 4.065 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.849 ns                ;
; N/A                                     ; 246.12 MHz ( period = 4.063 ns )                    ; F20_EmulateADC:inst1|SRDATA[23]           ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.847 ns                ;
; N/A                                     ; 246.31 MHz ( period = 4.060 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.844 ns                ;
; N/A                                     ; 246.61 MHz ( period = 4.055 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.839 ns                ;
; N/A                                     ; 246.85 MHz ( period = 4.051 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.835 ns                ;
; N/A                                     ; 246.97 MHz ( period = 4.049 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.833 ns                ;
; N/A                                     ; 247.04 MHz ( period = 4.048 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.832 ns                ;
; N/A                                     ; 247.22 MHz ( period = 4.045 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.829 ns                ;
; N/A                                     ; 249.00 MHz ( period = 4.016 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.800 ns                ;
; N/A                                     ; 249.44 MHz ( period = 4.009 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|TCLK23[0]     ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.097 ns                ;
; N/A                                     ; 249.88 MHz ( period = 4.002 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.786 ns                ;
; N/A                                     ; 251.13 MHz ( period = 3.982 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.766 ns                ;
; N/A                                     ; 251.19 MHz ( period = 3.981 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.765 ns                ;
; N/A                                     ; 251.38 MHz ( period = 3.978 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.762 ns                ;
; N/A                                     ; 251.51 MHz ( period = 3.976 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.400 ns                ;
; N/A                                     ; 251.51 MHz ( period = 3.976 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.400 ns                ;
; N/A                                     ; 251.51 MHz ( period = 3.976 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.760 ns                ;
; N/A                                     ; 251.51 MHz ( period = 3.976 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.400 ns                ;
; N/A                                     ; 251.51 MHz ( period = 3.976 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.400 ns                ;
; N/A                                     ; 251.51 MHz ( period = 3.976 ns )                    ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.400 ns                ;
; N/A                                     ; 251.57 MHz ( period = 3.975 ns )                    ; F20_EmulateADC:inst1|SRDATA[8]            ; F20_EmulateADC:inst1|SRDATA[9]            ; AQMODE     ; AQMODE   ; None                        ; None                      ; 2.063 ns                ;
; N/A                                     ; 252.02 MHz ( period = 3.968 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.752 ns                ;
; N/A                                     ; 252.14 MHz ( period = 3.966 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.750 ns                ;
; N/A                                     ; 253.36 MHz ( period = 3.947 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.731 ns                ;
; N/A                                     ; 253.42 MHz ( period = 3.946 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.730 ns                ;
; N/A                                     ; 254.19 MHz ( period = 3.934 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.718 ns                ;
; N/A                                     ; 254.52 MHz ( period = 3.929 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.713 ns                ;
; N/A                                     ; 255.95 MHz ( period = 3.907 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.691 ns                ;
; N/A                                     ; 256.61 MHz ( period = 3.897 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.681 ns                ;
; N/A                                     ; 258.06 MHz ( period = 3.875 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.659 ns                ;
; N/A                                     ; 259.94 MHz ( period = 3.847 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.631 ns                ;
; N/A                                     ; 262.05 MHz ( period = 3.816 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.600 ns                ;
; N/A                                     ; 262.12 MHz ( period = 3.815 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.599 ns                ;
; N/A                                     ; 262.47 MHz ( period = 3.810 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.594 ns                ;
; N/A                                     ; 264.27 MHz ( period = 3.784 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[2]     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.568 ns                ;
; N/A                                     ; 264.90 MHz ( period = 3.775 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.559 ns                ;
; N/A                                     ; 264.97 MHz ( period = 3.774 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.558 ns                ;
; N/A                                     ; 265.46 MHz ( period = 3.767 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.551 ns                ;
; N/A                                     ; 265.53 MHz ( period = 3.766 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.550 ns                ;
; N/A                                     ; 267.81 MHz ( period = 3.734 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[0]     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.518 ns                ;
; N/A                                     ; 268.96 MHz ( period = 3.718 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[1]     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.502 ns                ;
; N/A                                     ; 269.18 MHz ( period = 3.715 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.499 ns                ;
; N/A                                     ; 269.32 MHz ( period = 3.713 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[4]     ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.497 ns                ;
; N/A                                     ; 272.48 MHz ( period = 3.670 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.454 ns                ;
; N/A                                     ; 272.70 MHz ( period = 3.667 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.451 ns                ;
; N/A                                     ; 272.70 MHz ( period = 3.667 ns )                    ; F20_EmulateADC:inst1|SCK_count[5]         ; F20_EmulateADC:inst1|SCK_count[0]         ; AQMODE     ; AQMODE   ; None                        ; None                      ; 1.755 ns                ;
; N/A                                     ; 272.78 MHz ( period = 3.666 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.450 ns                ;
; N/A                                     ; 272.78 MHz ( period = 3.666 ns )                    ; F1_readADC_multimodes:inst2|TCLK23[3]     ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; AQMODE     ; AQMODE   ; None                        ; None                      ; 3.450 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                           ;                                           ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+-------------------------------------------+-------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'AVG[0]'                                                                                                                                                                                                                                    ;
+------------------------------------------+-----------------------------------------------------+-------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                                                ; To                                        ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------------------------------------------------+-------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[12]                     ; F20_EmulateADC:inst1|SRDATA[13]           ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.206 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[16]                     ; F20_EmulateADC:inst1|SRDATA[17]           ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.210 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[10]                     ; F20_EmulateADC:inst1|SRDATA[11]           ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.214 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[0]                      ; F20_EmulateADC:inst1|SRDATA[1]            ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.217 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[11]                     ; F20_EmulateADC:inst1|SRDATA[12]           ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.218 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[5]                      ; F20_EmulateADC:inst1|SRDATA[6]            ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.218 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[19]                     ; F20_EmulateADC:inst1|SRDATA[20]           ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.222 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[20]                     ; F20_EmulateADC:inst1|SRDATA[21]           ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.225 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[2]                      ; F20_EmulateADC:inst1|SRDATA[3]            ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.225 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[1]                      ; F20_EmulateADC:inst1|SRDATA[2]            ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.225 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[21]                     ; F20_EmulateADC:inst1|SRDATA[22]           ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.226 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[3]                      ; F20_EmulateADC:inst1|SRDATA[4]            ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.227 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[5]                   ; F20_EmulateADC:inst1|SCK_count[5]         ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.248 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.753 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.772 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|CLEAR_REG                      ; F20_EmulateADC:inst1|CLEAR_REG            ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.431 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[4]                      ; F20_EmulateADC:inst1|SRDATA[5]            ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.590 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[13]                     ; F20_EmulateADC:inst1|SRDATA[14]           ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.598 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[3]                   ; F20_EmulateADC:inst1|SCK_count[3]         ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.608 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[5]                   ; F20_EmulateADC:inst1|CLEAR_REG            ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.638 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[0]     ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.641 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.647 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[17]                     ; F20_EmulateADC:inst1|SRDATA[18]           ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.679 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[6]                      ; F20_EmulateADC:inst1|SRDATA[7]            ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.679 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[7]                      ; F20_EmulateADC:inst1|SRDATA[8]            ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.684 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[18]                     ; F20_EmulateADC:inst1|SRDATA[19]           ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.685 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[14]                     ; F20_EmulateADC:inst1|SRDATA[15]           ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.689 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.693 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[2]                   ; F20_EmulateADC:inst1|SCK_count[2]         ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.693 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[9]                      ; F20_EmulateADC:inst1|SRDATA[10]           ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.694 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[1]                   ; F20_EmulateADC:inst1|SCK_count[1]         ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.702 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.712 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.142 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[4]                   ; F20_EmulateADC:inst1|SCK_count[4]         ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.731 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[4]                   ; F20_EmulateADC:inst1|SCK_count[0]         ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.735 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.149 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[4]                   ; F20_EmulateADC:inst1|CLEAR_REG            ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.738 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.153 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[5]                   ; F20_EmulateADC:inst1|SCK_count[0]         ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.755 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.168 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.171 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.250 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[0]                   ; F20_EmulateADC:inst1|SCK_count[1]         ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.889 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[1]     ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.905 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.411 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.419 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.420 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[1]     ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.043 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[8]                      ; F20_EmulateADC:inst1|SRDATA[9]            ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.063 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[0]     ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.097 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.554 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.608 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.677 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.688 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[3]                   ; F20_EmulateADC:inst1|SCK_count[4]         ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.284 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[1]                   ; F20_EmulateADC:inst1|CLEAR_REG            ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.313 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[1]                   ; F20_EmulateADC:inst1|SCK_count[0]         ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.314 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.323 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[2]                   ; F20_EmulateADC:inst1|CLEAR_REG            ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.334 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[2]                   ; F20_EmulateADC:inst1|SCK_count[0]         ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.335 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|TCLK23[0]     ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.371 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[3]                   ; F20_EmulateADC:inst1|SCK_count[5]         ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.374 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.413 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.848 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.860 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[3]                   ; F20_EmulateADC:inst1|CLEAR_REG            ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.449 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[3]                   ; F20_EmulateADC:inst1|SCK_count[0]         ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.450 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[2]                   ; F20_EmulateADC:inst1|SCK_count[3]         ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.458 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[1]                   ; F20_EmulateADC:inst1|SCK_count[2]         ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.467 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[0]                   ; F20_EmulateADC:inst1|SCK_count[0]         ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.471 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.477 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[4]                   ; F20_EmulateADC:inst1|SCK_count[5]         ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.496 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[15]                     ; F20_EmulateADC:inst1|SRDATA[16]           ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.499 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.913 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.916 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.920 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.940 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[2]                   ; F20_EmulateADC:inst1|SCK_count[4]         ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.548 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[1]                   ; F20_EmulateADC:inst1|SCK_count[3]         ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.557 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[0]                   ; F20_EmulateADC:inst1|SCK_count[2]         ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.565 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[0]                   ; F20_EmulateADC:inst1|CLEAR_REG            ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.571 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.581 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.995 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.002 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.003 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[22]                     ; F20_EmulateADC:inst1|SRDATA[23]           ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.599 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.015 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.025 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.025 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.046 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[2]                   ; F20_EmulateADC:inst1|SCK_count[5]         ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.638 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.053 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[1]                   ; F20_EmulateADC:inst1|SCK_count[4]         ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.647 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[0]                   ; F20_EmulateADC:inst1|SCK_count[3]         ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.655 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.671 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.087 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.097 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.108 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.111 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.114 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.115 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[1]                   ; F20_EmulateADC:inst1|SCK_count[5]         ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.737 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.152 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[0]                   ; F20_EmulateADC:inst1|SCK_count[4]         ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.745 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.761 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.183 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.183 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.184 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.187 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.808 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.238 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.240 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.240 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.242 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.242 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[0]                   ; F20_EmulateADC:inst1|SCK_count[5]         ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.835 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.248 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.278 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.280 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[7]              ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.601 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.898 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[0]     ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.901 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[1]              ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.619 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[0]              ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.623 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.352 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.359 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.360 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.363 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[5]                   ; F20_EmulateADC:inst1|SCK_count[4]         ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.952 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[5]                   ; F20_EmulateADC:inst1|SCK_count[3]         ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.952 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[5]                   ; F20_EmulateADC:inst1|SCK_count[1]         ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.952 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[5]                   ; F20_EmulateADC:inst1|SCK_count[2]         ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.952 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[2]              ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.671 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.369 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.372 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[12]             ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.679 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[14]             ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.686 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[5]              ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.686 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[8]              ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.687 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.383 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[11]             ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.700 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[9]              ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.701 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[15]             ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.702 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.988 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.401 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[13]             ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.718 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.417 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.417 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.419 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.419 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[6]              ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.727 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[4]              ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.728 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.435 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.443 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.449 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.067 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[1]     ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.067 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.486 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.502 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[4]                   ; F20_EmulateADC:inst1|SCK_count[3]         ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.095 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[4]                   ; F20_EmulateADC:inst1|SCK_count[1]         ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.095 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[4]                   ; F20_EmulateADC:inst1|SCK_count[2]         ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.095 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.518 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.551 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.555 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.568 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.599 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.600 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.610 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.618 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.619 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.631 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[2]                   ; F20_EmulateADC:inst1|SCK_count[1]         ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.228 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[3]              ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.954 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.659 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.681 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.273 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|TCLK23[1]     ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.273 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.273 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.691 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.713 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.718 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[10]             ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 2.022 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[0]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.631 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.730 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.731 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.735 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[0]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.624 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.738 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.741 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.742 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.743 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.744 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.750 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|TCLK23[0]     ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.340 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[3]                   ; F20_EmulateADC:inst1|SCK_count[1]         ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.343 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[3]                   ; F20_EmulateADC:inst1|SCK_count[2]         ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.343 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.786 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[4]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 1.687 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; AVG[0]     ; AVG[0]   ; None                       ; None                       ; 3.800 ns                 ;
; Timing analysis restricted to 200 rows.  ; To change the limit use Settings (Assignments menu) ;                                           ;            ;          ;                            ;                            ;                          ;
+------------------------------------------+-----------------------------------------------------+-------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'SR[0]'                                                                                                                                                                                                                                   ;
+------------------------------------------+-----------------------------------------------------+-----------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                                                ; To                                      ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------------------------------------------------+-----------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[12]                     ; F20_EmulateADC:inst1|SRDATA[13]         ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.206 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[16]                     ; F20_EmulateADC:inst1|SRDATA[17]         ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.210 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[10]                     ; F20_EmulateADC:inst1|SRDATA[11]         ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.214 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[0]                      ; F20_EmulateADC:inst1|SRDATA[1]          ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.217 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[11]                     ; F20_EmulateADC:inst1|SRDATA[12]         ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.218 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[5]                      ; F20_EmulateADC:inst1|SRDATA[6]          ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.218 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[19]                     ; F20_EmulateADC:inst1|SRDATA[20]         ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.222 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[20]                     ; F20_EmulateADC:inst1|SRDATA[21]         ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.225 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[2]                      ; F20_EmulateADC:inst1|SRDATA[3]          ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.225 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[1]                      ; F20_EmulateADC:inst1|SRDATA[2]          ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.225 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[21]                     ; F20_EmulateADC:inst1|SRDATA[22]         ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.226 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[3]                      ; F20_EmulateADC:inst1|SRDATA[4]          ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.227 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[5]                   ; F20_EmulateADC:inst1|SCK_count[5]       ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.248 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[17] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.753 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[21] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.772 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|CLEAR_REG                      ; F20_EmulateADC:inst1|CLEAR_REG          ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.431 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[4]                      ; F20_EmulateADC:inst1|SRDATA[5]          ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.590 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[13]                     ; F20_EmulateADC:inst1|SRDATA[14]         ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.598 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[3]                   ; F20_EmulateADC:inst1|SCK_count[3]       ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.608 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[5]                   ; F20_EmulateADC:inst1|CLEAR_REG          ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.638 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[0]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.641 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|TCLK23[2]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.647 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[17]                     ; F20_EmulateADC:inst1|SRDATA[18]         ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.679 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[6]                      ; F20_EmulateADC:inst1|SRDATA[7]          ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.679 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[7]                      ; F20_EmulateADC:inst1|SRDATA[8]          ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.684 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[18]                     ; F20_EmulateADC:inst1|SRDATA[19]         ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.685 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[14]                     ; F20_EmulateADC:inst1|SRDATA[15]         ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.689 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|TCLK23[4]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.693 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[2]                   ; F20_EmulateADC:inst1|SCK_count[2]       ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.693 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[9]                      ; F20_EmulateADC:inst1|SRDATA[10]         ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.694 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[1]                   ; F20_EmulateADC:inst1|SCK_count[1]       ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.702 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[3]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.712 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[4]                   ; F20_EmulateADC:inst1|SCK_count[4]       ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.731 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[4]                   ; F20_EmulateADC:inst1|SCK_count[0]       ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.735 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[4]                   ; F20_EmulateADC:inst1|CLEAR_REG          ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.738 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[23] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.142 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[22] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.149 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[23] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.153 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[5]                   ; F20_EmulateADC:inst1|SCK_count[0]       ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.755 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[18] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.168 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[19] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.171 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[10] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.250 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[0]                   ; F20_EmulateADC:inst1|SCK_count[1]       ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.889 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[1]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.905 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[14] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.411 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[8]  ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.419 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[12] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.420 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[1]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.043 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[8]                      ; F20_EmulateADC:inst1|SRDATA[9]          ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.063 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[0]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.097 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[16] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.554 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[20] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.608 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[7]  ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.677 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[3]                   ; F20_EmulateADC:inst1|SCK_count[4]       ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.284 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[3]  ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.688 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[1]                   ; F20_EmulateADC:inst1|CLEAR_REG          ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.313 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[1]                   ; F20_EmulateADC:inst1|SCK_count[0]       ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.314 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|TCLK23[3]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.323 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[2]                   ; F20_EmulateADC:inst1|CLEAR_REG          ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.334 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[2]                   ; F20_EmulateADC:inst1|SCK_count[0]       ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.335 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|TCLK23[0]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.371 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[3]                   ; F20_EmulateADC:inst1|SCK_count[5]       ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.374 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|TCLK23[4]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.413 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[10] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.848 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[3]                   ; F20_EmulateADC:inst1|CLEAR_REG          ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.449 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[3]                   ; F20_EmulateADC:inst1|SCK_count[0]       ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.450 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[2]                   ; F20_EmulateADC:inst1|SCK_count[3]       ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.458 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[5]  ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.860 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[1]                   ; F20_EmulateADC:inst1|SCK_count[2]       ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.467 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[0]                   ; F20_EmulateADC:inst1|SCK_count[0]       ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.471 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[4]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.477 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[4]                   ; F20_EmulateADC:inst1|SCK_count[5]       ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.496 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[15]                     ; F20_EmulateADC:inst1|SRDATA[16]         ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.499 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[8]  ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.913 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[12] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.916 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[5]  ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.920 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[22] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.940 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[2]                   ; F20_EmulateADC:inst1|SCK_count[4]       ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.548 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[1]                   ; F20_EmulateADC:inst1|SCK_count[3]       ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.557 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[0]                   ; F20_EmulateADC:inst1|SCK_count[2]       ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.565 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[0]                   ; F20_EmulateADC:inst1|CLEAR_REG          ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.571 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[2]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.581 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[14] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.995 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[22]                     ; F20_EmulateADC:inst1|SRDATA[23]         ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.599 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[16] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.002 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[7]  ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.003 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[17] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.015 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[19] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.025 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[18] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.025 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[2]                   ; F20_EmulateADC:inst1|SCK_count[5]       ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.638 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[23] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.046 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[1]                   ; F20_EmulateADC:inst1|SCK_count[4]       ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.647 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[22] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.053 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[0]                   ; F20_EmulateADC:inst1|SCK_count[3]       ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.655 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[3]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.671 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[21] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.087 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[7]  ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.097 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[3]  ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.108 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[14] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.111 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[8]  ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.114 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[12] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.115 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[1]                   ; F20_EmulateADC:inst1|SCK_count[5]       ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.737 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[0]                   ; F20_EmulateADC:inst1|SCK_count[4]       ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.745 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[22] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.152 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[4]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.761 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[13] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.183 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[11] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.183 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[15] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.184 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[9]  ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.187 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[2]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.808 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[0]                   ; F20_EmulateADC:inst1|SCK_count[5]       ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.835 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[18] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.238 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[15] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.240 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[9]  ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.240 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[13] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.242 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[11] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.242 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[13] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.248 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[15] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.278 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[5]  ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.280 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[7]              ; F1_readADC_multimodes:inst2|r_DATAR[7]  ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.601 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[3]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.898 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[0]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.901 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[1]              ; F1_readADC_multimodes:inst2|r_DATAR[1]  ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.619 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[0]              ; F1_readADC_multimodes:inst2|r_DATAR[0]  ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.623 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[8]  ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.352 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[5]                   ; F20_EmulateADC:inst1|SCK_count[4]       ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.952 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[5]                   ; F20_EmulateADC:inst1|SCK_count[3]       ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.952 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[5]                   ; F20_EmulateADC:inst1|SCK_count[1]       ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.952 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[5]                   ; F20_EmulateADC:inst1|SCK_count[2]       ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.952 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[12] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.359 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[6]  ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.360 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[5]  ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.363 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[2]              ; F1_readADC_multimodes:inst2|r_DATAR[2]  ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.671 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[0]  ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.369 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[7]  ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.372 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[12]             ; F1_readADC_multimodes:inst2|r_DATAR[12] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.679 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[14]             ; F1_readADC_multimodes:inst2|r_DATAR[14] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.686 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[5]              ; F1_readADC_multimodes:inst2|r_DATAR[5]  ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.686 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[8]              ; F1_readADC_multimodes:inst2|r_DATAR[8]  ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.687 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[3]  ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.383 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[4]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.988 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[11]             ; F1_readADC_multimodes:inst2|r_DATAR[11] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.700 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[9]              ; F1_readADC_multimodes:inst2|r_DATAR[9]  ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.701 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[15]             ; F1_readADC_multimodes:inst2|r_DATAR[15] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.702 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[4]  ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.401 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[13]             ; F1_readADC_multimodes:inst2|r_DATAR[13] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.718 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[15] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.417 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[9]  ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.417 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[13] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.419 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[11] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.419 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[6]              ; F1_readADC_multimodes:inst2|r_DATAR[6]  ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.727 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[4]              ; F1_readADC_multimodes:inst2|r_DATAR[4]  ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.728 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[14] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.435 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[7]  ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.443 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[10] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.449 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[2]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.067 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[1]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.067 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[20] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.486 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[4]                   ; F20_EmulateADC:inst1|SCK_count[3]       ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.095 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[4]                   ; F20_EmulateADC:inst1|SCK_count[1]       ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.095 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[4]                   ; F20_EmulateADC:inst1|SCK_count[2]       ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.095 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[18] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.502 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[16] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.518 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[23] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.551 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[5]  ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.555 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[19] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.568 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[22] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.599 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[11] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.600 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[14] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.610 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[8]  ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.618 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[12] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.619 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[2]                   ; F20_EmulateADC:inst1|SCK_count[1]       ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.228 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[10] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.631 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[3]              ; F1_readADC_multimodes:inst2|r_DATAR[3]  ; SR[0]      ; SR[0]    ; None                       ; None                       ; 1.954 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[17] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.659 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|TCLK23[2]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.273 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|TCLK23[1]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.273 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|TCLK23[3]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.273 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[16] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.681 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[13] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.691 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[21] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.713 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[15] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.718 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[10]             ; F1_readADC_multimodes:inst2|r_DATAR[10] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 2.022 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[2]  ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.730 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[3]  ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.731 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[4]  ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.735 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[4]  ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.738 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[2]  ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.741 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|TCLK23[0]   ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.340 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[2]  ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.742 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[6]  ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.743 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[6]  ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.744 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[3]                   ; F20_EmulateADC:inst1|SCK_count[1]       ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.343 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[3]                   ; F20_EmulateADC:inst1|SCK_count[2]       ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.343 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[23] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.750 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[9]  ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.786 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[6]  ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.800 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[0]  ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.808 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[19] ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.832 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[4]  ; SR[0]      ; SR[0]    ; None                       ; None                       ; 3.844 ns                 ;
; Timing analysis restricted to 200 rows.  ; To change the limit use Settings (Assignments menu) ;                                         ;            ;          ;                            ;                            ;                          ;
+------------------------------------------+-----------------------------------------------------+-----------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'MCLK'                                                                                                                                                                                                                                      ;
+------------------------------------------+-----------------------------------------------------+-------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                                                ; To                                        ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------------------------------------------------+-------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|sBUSYR                  ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; MCLK       ; MCLK     ; None                       ; None                       ; 3.609 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|sBUSYR                  ; F1_readADC_multimodes:inst2|CNVen_SCK     ; MCLK       ; MCLK     ; None                       ; None                       ; 3.609 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; MCLK       ; MCLK     ; None                       ; None                       ; 1.753 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; MCLK       ; MCLK     ; None                       ; None                       ; 1.772 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[12]                     ; F20_EmulateADC:inst1|SRDATA[13]           ; MCLK       ; MCLK     ; None                       ; None                       ; 1.206 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[16]                     ; F20_EmulateADC:inst1|SRDATA[17]           ; MCLK       ; MCLK     ; None                       ; None                       ; 1.210 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[10]                     ; F20_EmulateADC:inst1|SRDATA[11]           ; MCLK       ; MCLK     ; None                       ; None                       ; 1.214 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[0]                      ; F20_EmulateADC:inst1|SRDATA[1]            ; MCLK       ; MCLK     ; None                       ; None                       ; 1.217 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[11]                     ; F20_EmulateADC:inst1|SRDATA[12]           ; MCLK       ; MCLK     ; None                       ; None                       ; 1.218 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[5]                      ; F20_EmulateADC:inst1|SRDATA[6]            ; MCLK       ; MCLK     ; None                       ; None                       ; 1.218 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[19]                     ; F20_EmulateADC:inst1|SRDATA[20]           ; MCLK       ; MCLK     ; None                       ; None                       ; 1.222 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[20]                     ; F20_EmulateADC:inst1|SRDATA[21]           ; MCLK       ; MCLK     ; None                       ; None                       ; 1.225 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[2]                      ; F20_EmulateADC:inst1|SRDATA[3]            ; MCLK       ; MCLK     ; None                       ; None                       ; 1.225 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[1]                      ; F20_EmulateADC:inst1|SRDATA[2]            ; MCLK       ; MCLK     ; None                       ; None                       ; 1.225 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[21]                     ; F20_EmulateADC:inst1|SRDATA[22]           ; MCLK       ; MCLK     ; None                       ; None                       ; 1.226 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[3]                      ; F20_EmulateADC:inst1|SRDATA[4]            ; MCLK       ; MCLK     ; None                       ; None                       ; 1.227 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[5]                   ; F20_EmulateADC:inst1|SCK_count[5]         ; MCLK       ; MCLK     ; None                       ; None                       ; 1.248 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; MCLK       ; MCLK     ; None                       ; None                       ; 2.142 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; MCLK       ; MCLK     ; None                       ; None                       ; 2.149 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; MCLK       ; MCLK     ; None                       ; None                       ; 2.153 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; MCLK       ; MCLK     ; None                       ; None                       ; 2.168 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; MCLK       ; MCLK     ; None                       ; None                       ; 2.171 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|CLEAR_REG                      ; F20_EmulateADC:inst1|CLEAR_REG            ; MCLK       ; MCLK     ; None                       ; None                       ; 1.431 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; MCLK       ; MCLK     ; None                       ; None                       ; 2.250 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[4]                      ; F20_EmulateADC:inst1|SRDATA[5]            ; MCLK       ; MCLK     ; None                       ; None                       ; 1.590 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[13]                     ; F20_EmulateADC:inst1|SRDATA[14]           ; MCLK       ; MCLK     ; None                       ; None                       ; 1.598 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[3]                   ; F20_EmulateADC:inst1|SCK_count[3]         ; MCLK       ; MCLK     ; None                       ; None                       ; 1.608 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; MCLK       ; MCLK     ; None                       ; None                       ; 2.411 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[5]                   ; F20_EmulateADC:inst1|CLEAR_REG            ; MCLK       ; MCLK     ; None                       ; None                       ; 1.638 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[0]     ; MCLK       ; MCLK     ; None                       ; None                       ; 1.641 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; MCLK       ; MCLK     ; None                       ; None                       ; 2.419 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; MCLK       ; MCLK     ; None                       ; None                       ; 2.420 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|TCLK23[2]     ; MCLK       ; MCLK     ; None                       ; None                       ; 1.647 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[17]                     ; F20_EmulateADC:inst1|SRDATA[18]           ; MCLK       ; MCLK     ; None                       ; None                       ; 1.679 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[6]                      ; F20_EmulateADC:inst1|SRDATA[7]            ; MCLK       ; MCLK     ; None                       ; None                       ; 1.679 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[7]                      ; F20_EmulateADC:inst1|SRDATA[8]            ; MCLK       ; MCLK     ; None                       ; None                       ; 1.684 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[18]                     ; F20_EmulateADC:inst1|SRDATA[19]           ; MCLK       ; MCLK     ; None                       ; None                       ; 1.685 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[14]                     ; F20_EmulateADC:inst1|SRDATA[15]           ; MCLK       ; MCLK     ; None                       ; None                       ; 1.689 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|TCLK23[4]     ; MCLK       ; MCLK     ; None                       ; None                       ; 1.693 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[2]                   ; F20_EmulateADC:inst1|SCK_count[2]         ; MCLK       ; MCLK     ; None                       ; None                       ; 1.693 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[9]                      ; F20_EmulateADC:inst1|SRDATA[10]           ; MCLK       ; MCLK     ; None                       ; None                       ; 1.694 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[1]                   ; F20_EmulateADC:inst1|SCK_count[1]         ; MCLK       ; MCLK     ; None                       ; None                       ; 1.702 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[3]     ; MCLK       ; MCLK     ; None                       ; None                       ; 1.712 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[4]                   ; F20_EmulateADC:inst1|SCK_count[4]         ; MCLK       ; MCLK     ; None                       ; None                       ; 1.731 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[4]                   ; F20_EmulateADC:inst1|SCK_count[0]         ; MCLK       ; MCLK     ; None                       ; None                       ; 1.735 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[4]                   ; F20_EmulateADC:inst1|CLEAR_REG            ; MCLK       ; MCLK     ; None                       ; None                       ; 1.738 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[5]                   ; F20_EmulateADC:inst1|SCK_count[0]         ; MCLK       ; MCLK     ; None                       ; None                       ; 1.755 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; MCLK       ; MCLK     ; None                       ; None                       ; 2.554 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; MCLK       ; MCLK     ; None                       ; None                       ; 2.608 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[0]                   ; F20_EmulateADC:inst1|SCK_count[1]         ; MCLK       ; MCLK     ; None                       ; None                       ; 1.889 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; MCLK       ; MCLK     ; None                       ; None                       ; 2.677 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[1]     ; MCLK       ; MCLK     ; None                       ; None                       ; 1.905 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; MCLK       ; MCLK     ; None                       ; None                       ; 2.688 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[1]     ; MCLK       ; MCLK     ; None                       ; None                       ; 2.043 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[8]                      ; F20_EmulateADC:inst1|SRDATA[9]            ; MCLK       ; MCLK     ; None                       ; None                       ; 2.063 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; MCLK       ; MCLK     ; None                       ; None                       ; 2.848 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; MCLK       ; MCLK     ; None                       ; None                       ; 2.860 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[0]     ; MCLK       ; MCLK     ; None                       ; None                       ; 2.097 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; MCLK       ; MCLK     ; None                       ; None                       ; 2.913 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; MCLK       ; MCLK     ; None                       ; None                       ; 2.916 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; MCLK       ; MCLK     ; None                       ; None                       ; 2.920 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; MCLK       ; MCLK     ; None                       ; None                       ; 2.940 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; MCLK       ; MCLK     ; None                       ; None                       ; 2.995 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.002 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; MCLK       ; MCLK     ; None                       ; None                       ; 3.003 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.015 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.025 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.025 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.046 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.053 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[3]                   ; F20_EmulateADC:inst1|SCK_count[4]         ; MCLK       ; MCLK     ; None                       ; None                       ; 2.284 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.087 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[1]                   ; F20_EmulateADC:inst1|CLEAR_REG            ; MCLK       ; MCLK     ; None                       ; None                       ; 2.313 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[1]                   ; F20_EmulateADC:inst1|SCK_count[0]         ; MCLK       ; MCLK     ; None                       ; None                       ; 2.314 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; MCLK       ; MCLK     ; None                       ; None                       ; 3.097 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|TCLK23[3]     ; MCLK       ; MCLK     ; None                       ; None                       ; 2.323 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; MCLK       ; MCLK     ; None                       ; None                       ; 3.108 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.111 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[2]                   ; F20_EmulateADC:inst1|CLEAR_REG            ; MCLK       ; MCLK     ; None                       ; None                       ; 2.334 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[2]                   ; F20_EmulateADC:inst1|SCK_count[0]         ; MCLK       ; MCLK     ; None                       ; None                       ; 2.335 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; MCLK       ; MCLK     ; None                       ; None                       ; 3.114 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.115 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|TCLK23[0]     ; MCLK       ; MCLK     ; None                       ; None                       ; 2.371 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[3]                   ; F20_EmulateADC:inst1|SCK_count[5]         ; MCLK       ; MCLK     ; None                       ; None                       ; 2.374 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.152 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.183 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.183 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.184 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; MCLK       ; MCLK     ; None                       ; None                       ; 3.187 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|TCLK23[4]     ; MCLK       ; MCLK     ; None                       ; None                       ; 2.413 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[3]                   ; F20_EmulateADC:inst1|CLEAR_REG            ; MCLK       ; MCLK     ; None                       ; None                       ; 2.449 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[3]                   ; F20_EmulateADC:inst1|SCK_count[0]         ; MCLK       ; MCLK     ; None                       ; None                       ; 2.450 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[2]                   ; F20_EmulateADC:inst1|SCK_count[3]         ; MCLK       ; MCLK     ; None                       ; None                       ; 2.458 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.238 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.240 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; MCLK       ; MCLK     ; None                       ; None                       ; 3.240 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.242 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.242 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[1]                   ; F20_EmulateADC:inst1|SCK_count[2]         ; MCLK       ; MCLK     ; None                       ; None                       ; 2.467 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.248 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[0]                   ; F20_EmulateADC:inst1|SCK_count[0]         ; MCLK       ; MCLK     ; None                       ; None                       ; 2.471 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[4]     ; MCLK       ; MCLK     ; None                       ; None                       ; 2.477 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[4]                   ; F20_EmulateADC:inst1|SCK_count[5]         ; MCLK       ; MCLK     ; None                       ; None                       ; 2.496 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[15]                     ; F20_EmulateADC:inst1|SRDATA[16]           ; MCLK       ; MCLK     ; None                       ; None                       ; 2.499 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.278 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; MCLK       ; MCLK     ; None                       ; None                       ; 3.280 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[7]              ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; MCLK       ; MCLK     ; None                       ; None                       ; 1.601 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[1]              ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; MCLK       ; MCLK     ; None                       ; None                       ; 1.619 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[0]              ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; MCLK       ; MCLK     ; None                       ; None                       ; 1.623 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[2]                   ; F20_EmulateADC:inst1|SCK_count[4]         ; MCLK       ; MCLK     ; None                       ; None                       ; 2.548 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[1]                   ; F20_EmulateADC:inst1|SCK_count[3]         ; MCLK       ; MCLK     ; None                       ; None                       ; 2.557 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[0]                   ; F20_EmulateADC:inst1|SCK_count[2]         ; MCLK       ; MCLK     ; None                       ; None                       ; 2.565 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[0]                   ; F20_EmulateADC:inst1|CLEAR_REG            ; MCLK       ; MCLK     ; None                       ; None                       ; 2.571 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; MCLK       ; MCLK     ; None                       ; None                       ; 3.352 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[2]     ; MCLK       ; MCLK     ; None                       ; None                       ; 2.581 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.359 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; MCLK       ; MCLK     ; None                       ; None                       ; 3.360 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; MCLK       ; MCLK     ; None                       ; None                       ; 3.363 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[2]              ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; MCLK       ; MCLK     ; None                       ; None                       ; 1.671 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; MCLK       ; MCLK     ; None                       ; None                       ; 3.369 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; MCLK       ; MCLK     ; None                       ; None                       ; 3.372 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[12]             ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; MCLK       ; MCLK     ; None                       ; None                       ; 1.679 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[22]                     ; F20_EmulateADC:inst1|SRDATA[23]           ; MCLK       ; MCLK     ; None                       ; None                       ; 2.599 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[14]             ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; MCLK       ; MCLK     ; None                       ; None                       ; 1.686 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[5]              ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; MCLK       ; MCLK     ; None                       ; None                       ; 1.686 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[8]              ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; MCLK       ; MCLK     ; None                       ; None                       ; 1.687 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; MCLK       ; MCLK     ; None                       ; None                       ; 3.383 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[11]             ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; MCLK       ; MCLK     ; None                       ; None                       ; 1.700 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[9]              ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; MCLK       ; MCLK     ; None                       ; None                       ; 1.701 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[15]             ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; MCLK       ; MCLK     ; None                       ; None                       ; 1.702 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; MCLK       ; MCLK     ; None                       ; None                       ; 3.401 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[13]             ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; MCLK       ; MCLK     ; None                       ; None                       ; 1.718 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[2]                   ; F20_EmulateADC:inst1|SCK_count[5]         ; MCLK       ; MCLK     ; None                       ; None                       ; 2.638 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.417 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; MCLK       ; MCLK     ; None                       ; None                       ; 3.417 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.419 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.419 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[6]              ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; MCLK       ; MCLK     ; None                       ; None                       ; 1.727 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[4]              ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; MCLK       ; MCLK     ; None                       ; None                       ; 1.728 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[1]                   ; F20_EmulateADC:inst1|SCK_count[4]         ; MCLK       ; MCLK     ; None                       ; None                       ; 2.647 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[0]                   ; F20_EmulateADC:inst1|SCK_count[3]         ; MCLK       ; MCLK     ; None                       ; None                       ; 2.655 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.435 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; MCLK       ; MCLK     ; None                       ; None                       ; 3.443 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[3]     ; MCLK       ; MCLK     ; None                       ; None                       ; 2.671 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.449 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.486 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.502 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[1]                   ; F20_EmulateADC:inst1|SCK_count[5]         ; MCLK       ; MCLK     ; None                       ; None                       ; 2.737 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.518 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[0]                   ; F20_EmulateADC:inst1|SCK_count[4]         ; MCLK       ; MCLK     ; None                       ; None                       ; 2.745 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[4]     ; MCLK       ; MCLK     ; None                       ; None                       ; 2.761 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.551 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; MCLK       ; MCLK     ; None                       ; None                       ; 3.555 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.568 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[2]     ; MCLK       ; MCLK     ; None                       ; None                       ; 2.808 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.599 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.600 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.610 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[0]                   ; F20_EmulateADC:inst1|SCK_count[5]         ; MCLK       ; MCLK     ; None                       ; None                       ; 2.835 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; MCLK       ; MCLK     ; None                       ; None                       ; 3.618 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.619 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.631 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[3]              ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; MCLK       ; MCLK     ; None                       ; None                       ; 1.954 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.659 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[3]     ; MCLK       ; MCLK     ; None                       ; None                       ; 2.898 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[0]     ; MCLK       ; MCLK     ; None                       ; None                       ; 2.901 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.681 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.691 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.713 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.718 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[10]             ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; MCLK       ; MCLK     ; None                       ; None                       ; 2.022 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[0]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; MCLK       ; MCLK     ; None                       ; None                       ; 1.631 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[5]                   ; F20_EmulateADC:inst1|SCK_count[4]         ; MCLK       ; MCLK     ; None                       ; None                       ; 2.952 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[5]                   ; F20_EmulateADC:inst1|SCK_count[3]         ; MCLK       ; MCLK     ; None                       ; None                       ; 2.952 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[5]                   ; F20_EmulateADC:inst1|SCK_count[1]         ; MCLK       ; MCLK     ; None                       ; None                       ; 2.952 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[5]                   ; F20_EmulateADC:inst1|SCK_count[2]         ; MCLK       ; MCLK     ; None                       ; None                       ; 2.952 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; MCLK       ; MCLK     ; None                       ; None                       ; 3.730 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; MCLK       ; MCLK     ; None                       ; None                       ; 3.731 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; MCLK       ; MCLK     ; None                       ; None                       ; 3.735 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[0]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; MCLK       ; MCLK     ; None                       ; None                       ; 1.624 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; MCLK       ; MCLK     ; None                       ; None                       ; 3.738 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; MCLK       ; MCLK     ; None                       ; None                       ; 3.741 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; MCLK       ; MCLK     ; None                       ; None                       ; 3.742 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; MCLK       ; MCLK     ; None                       ; None                       ; 3.743 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; MCLK       ; MCLK     ; None                       ; None                       ; 3.744 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.750 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[4]     ; MCLK       ; MCLK     ; None                       ; None                       ; 2.988 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; MCLK       ; MCLK     ; None                       ; None                       ; 3.786 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[4]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; MCLK       ; MCLK     ; None                       ; None                       ; 1.687 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; MCLK       ; MCLK     ; None                       ; None                       ; 3.800 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; MCLK       ; MCLK     ; None                       ; None                       ; 3.808 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[2]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; MCLK       ; MCLK     ; None                       ; None                       ; 1.700 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.832 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; MCLK       ; MCLK     ; None                       ; None                       ; 3.844 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[2]     ; MCLK       ; MCLK     ; None                       ; None                       ; 3.067 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[1]     ; MCLK       ; MCLK     ; None                       ; None                       ; 3.067 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; MCLK       ; MCLK     ; None                       ; None                       ; 3.847 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; MCLK       ; MCLK     ; None                       ; None                       ; 3.864 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[4]                   ; F20_EmulateADC:inst1|SCK_count[3]         ; MCLK       ; MCLK     ; None                       ; None                       ; 3.095 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[4]                   ; F20_EmulateADC:inst1|SCK_count[1]         ; MCLK       ; MCLK     ; None                       ; None                       ; 3.095 ns                 ;
; Timing analysis restricted to 200 rows.  ; To change the limit use Settings (Assignments menu) ;                                           ;            ;          ;                            ;                            ;                          ;
+------------------------------------------+-----------------------------------------------------+-------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'SR[1]'                                                                                                                                                                                                                                     ;
+------------------------------------------+-----------------------------------------------------+-------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                                                ; To                                        ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------------------------------------------------+-------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[12]                     ; F20_EmulateADC:inst1|SRDATA[13]           ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.206 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[16]                     ; F20_EmulateADC:inst1|SRDATA[17]           ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.210 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[10]                     ; F20_EmulateADC:inst1|SRDATA[11]           ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.214 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[0]                      ; F20_EmulateADC:inst1|SRDATA[1]            ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.217 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[11]                     ; F20_EmulateADC:inst1|SRDATA[12]           ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.218 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[5]                      ; F20_EmulateADC:inst1|SRDATA[6]            ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.218 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[19]                     ; F20_EmulateADC:inst1|SRDATA[20]           ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.222 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[20]                     ; F20_EmulateADC:inst1|SRDATA[21]           ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.225 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[2]                      ; F20_EmulateADC:inst1|SRDATA[3]            ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.225 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[1]                      ; F20_EmulateADC:inst1|SRDATA[2]            ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.225 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[21]                     ; F20_EmulateADC:inst1|SRDATA[22]           ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.226 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[3]                      ; F20_EmulateADC:inst1|SRDATA[4]            ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.227 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[5]                   ; F20_EmulateADC:inst1|SCK_count[5]         ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.248 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.753 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.772 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|CLEAR_REG                      ; F20_EmulateADC:inst1|CLEAR_REG            ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.431 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[4]                      ; F20_EmulateADC:inst1|SRDATA[5]            ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.590 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[13]                     ; F20_EmulateADC:inst1|SRDATA[14]           ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.598 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[3]                   ; F20_EmulateADC:inst1|SCK_count[3]         ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.608 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[5]                   ; F20_EmulateADC:inst1|CLEAR_REG            ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.638 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[0]     ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.641 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|TCLK23[2]     ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.647 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[17]                     ; F20_EmulateADC:inst1|SRDATA[18]           ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.679 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[6]                      ; F20_EmulateADC:inst1|SRDATA[7]            ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.679 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[7]                      ; F20_EmulateADC:inst1|SRDATA[8]            ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.684 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[18]                     ; F20_EmulateADC:inst1|SRDATA[19]           ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.685 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[14]                     ; F20_EmulateADC:inst1|SRDATA[15]           ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.689 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|TCLK23[4]     ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.693 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[2]                   ; F20_EmulateADC:inst1|SCK_count[2]         ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.693 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[9]                      ; F20_EmulateADC:inst1|SRDATA[10]           ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.694 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[1]                   ; F20_EmulateADC:inst1|SCK_count[1]         ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.702 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[3]     ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.712 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[4]                   ; F20_EmulateADC:inst1|SCK_count[4]         ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.731 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[4]                   ; F20_EmulateADC:inst1|SCK_count[0]         ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.735 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[4]                   ; F20_EmulateADC:inst1|CLEAR_REG            ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.738 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.142 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.149 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.153 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[5]                   ; F20_EmulateADC:inst1|SCK_count[0]         ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.755 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.168 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.171 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.250 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[0]                   ; F20_EmulateADC:inst1|SCK_count[1]         ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.889 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[1]     ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.905 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.411 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.419 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.420 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[1]     ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.043 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[8]                      ; F20_EmulateADC:inst1|SRDATA[9]            ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.063 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[0]     ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.097 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.554 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.608 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.677 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[3]                   ; F20_EmulateADC:inst1|SCK_count[4]         ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.284 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.688 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[1]                   ; F20_EmulateADC:inst1|CLEAR_REG            ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.313 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[1]                   ; F20_EmulateADC:inst1|SCK_count[0]         ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.314 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|TCLK23[3]     ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.323 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[2]                   ; F20_EmulateADC:inst1|CLEAR_REG            ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.334 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[2]                   ; F20_EmulateADC:inst1|SCK_count[0]         ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.335 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|TCLK23[0]     ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.371 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[3]                   ; F20_EmulateADC:inst1|SCK_count[5]         ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.374 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|TCLK23[4]     ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.413 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.848 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[3]                   ; F20_EmulateADC:inst1|CLEAR_REG            ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.449 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[3]                   ; F20_EmulateADC:inst1|SCK_count[0]         ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.450 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[2]                   ; F20_EmulateADC:inst1|SCK_count[3]         ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.458 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.860 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[1]                   ; F20_EmulateADC:inst1|SCK_count[2]         ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.467 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[0]                   ; F20_EmulateADC:inst1|SCK_count[0]         ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.471 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[4]     ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.477 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[4]                   ; F20_EmulateADC:inst1|SCK_count[5]         ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.496 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[15]                     ; F20_EmulateADC:inst1|SRDATA[16]           ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.499 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.913 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.916 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.920 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.940 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[2]                   ; F20_EmulateADC:inst1|SCK_count[4]         ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.548 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[1]                   ; F20_EmulateADC:inst1|SCK_count[3]         ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.557 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[0]                   ; F20_EmulateADC:inst1|SCK_count[2]         ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.565 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[0]                   ; F20_EmulateADC:inst1|CLEAR_REG            ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.571 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[2]     ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.581 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.995 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[22]                     ; F20_EmulateADC:inst1|SRDATA[23]           ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.599 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.002 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.003 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.015 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.025 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.025 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[2]                   ; F20_EmulateADC:inst1|SCK_count[5]         ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.638 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.046 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[1]                   ; F20_EmulateADC:inst1|SCK_count[4]         ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.647 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.053 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[0]                   ; F20_EmulateADC:inst1|SCK_count[3]         ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.655 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[3]     ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.671 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.087 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.097 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.108 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.111 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.114 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.115 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[1]                   ; F20_EmulateADC:inst1|SCK_count[5]         ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.737 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[0]                   ; F20_EmulateADC:inst1|SCK_count[4]         ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.745 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.152 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[4]     ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.761 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.183 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.183 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.184 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.187 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[2]     ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.808 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[0]                   ; F20_EmulateADC:inst1|SCK_count[5]         ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.835 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.238 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.240 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.240 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.242 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.242 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.248 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.278 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.280 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[7]              ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.601 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[3]     ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.898 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[0]     ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.901 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[1]              ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.619 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[0]              ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.623 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.352 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[5]                   ; F20_EmulateADC:inst1|SCK_count[4]         ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.952 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[5]                   ; F20_EmulateADC:inst1|SCK_count[3]         ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.952 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[5]                   ; F20_EmulateADC:inst1|SCK_count[1]         ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.952 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[5]                   ; F20_EmulateADC:inst1|SCK_count[2]         ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.952 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.359 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.360 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.363 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[2]              ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.671 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.369 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.372 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[12]             ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.679 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[14]             ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.686 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[5]              ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.686 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[8]              ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.687 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.383 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[4]     ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.988 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[11]             ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.700 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[9]              ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.701 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[15]             ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.702 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.401 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[13]             ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.718 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.417 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.417 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.419 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.419 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[6]              ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.727 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[4]              ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.728 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.435 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.443 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.449 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[2]     ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.067 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[1]     ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.067 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.486 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[4]                   ; F20_EmulateADC:inst1|SCK_count[3]         ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.095 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[4]                   ; F20_EmulateADC:inst1|SCK_count[1]         ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.095 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[4]                   ; F20_EmulateADC:inst1|SCK_count[2]         ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.095 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.502 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.518 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.551 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.555 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.568 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.599 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.600 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.610 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.618 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.619 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[2]                   ; F20_EmulateADC:inst1|SCK_count[1]         ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.228 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.631 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[3]              ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.954 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.659 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|TCLK23[2]     ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.273 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|TCLK23[1]     ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.273 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|TCLK23[3]     ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.273 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.681 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.691 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.713 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.718 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[10]             ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 2.022 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.730 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.731 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.735 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.738 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.741 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|TCLK23[0]     ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.340 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.742 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.743 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.744 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[3]                   ; F20_EmulateADC:inst1|SCK_count[1]         ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.343 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[3]                   ; F20_EmulateADC:inst1|SCK_count[2]         ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.343 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.750 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[0]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.631 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[0]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; SR[1]      ; SR[1]    ; None                       ; None                       ; 1.624 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.786 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.800 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; SR[1]      ; SR[1]    ; None                       ; None                       ; 3.808 ns                 ;
; Timing analysis restricted to 200 rows.  ; To change the limit use Settings (Assignments menu) ;                                           ;            ;          ;                            ;                            ;                          ;
+------------------------------------------+-----------------------------------------------------+-------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'AVG[1]'                                                                                                                                                                                                                                    ;
+------------------------------------------+-----------------------------------------------------+-------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                                                ; To                                        ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------------------------------------------------+-------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[12]                     ; F20_EmulateADC:inst1|SRDATA[13]           ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.206 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[16]                     ; F20_EmulateADC:inst1|SRDATA[17]           ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.210 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[10]                     ; F20_EmulateADC:inst1|SRDATA[11]           ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.214 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[0]                      ; F20_EmulateADC:inst1|SRDATA[1]            ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.217 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[11]                     ; F20_EmulateADC:inst1|SRDATA[12]           ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.218 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[5]                      ; F20_EmulateADC:inst1|SRDATA[6]            ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.218 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[19]                     ; F20_EmulateADC:inst1|SRDATA[20]           ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.222 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[20]                     ; F20_EmulateADC:inst1|SRDATA[21]           ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.225 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[2]                      ; F20_EmulateADC:inst1|SRDATA[3]            ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.225 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[1]                      ; F20_EmulateADC:inst1|SRDATA[2]            ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.225 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[21]                     ; F20_EmulateADC:inst1|SRDATA[22]           ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.226 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[3]                      ; F20_EmulateADC:inst1|SRDATA[4]            ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.227 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.753 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[5]                   ; F20_EmulateADC:inst1|SCK_count[5]         ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.248 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.772 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|CLEAR_REG                      ; F20_EmulateADC:inst1|CLEAR_REG            ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.431 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[4]                      ; F20_EmulateADC:inst1|SRDATA[5]            ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.590 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[13]                     ; F20_EmulateADC:inst1|SRDATA[14]           ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.598 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[3]                   ; F20_EmulateADC:inst1|SCK_count[3]         ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.608 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.142 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[5]                   ; F20_EmulateADC:inst1|CLEAR_REG            ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.638 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.149 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[0]     ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.641 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.153 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.647 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.168 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.171 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[17]                     ; F20_EmulateADC:inst1|SRDATA[18]           ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.679 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[6]                      ; F20_EmulateADC:inst1|SRDATA[7]            ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.679 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[7]                      ; F20_EmulateADC:inst1|SRDATA[8]            ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.684 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[18]                     ; F20_EmulateADC:inst1|SRDATA[19]           ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.685 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[14]                     ; F20_EmulateADC:inst1|SRDATA[15]           ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.689 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.693 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[2]                   ; F20_EmulateADC:inst1|SCK_count[2]         ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.693 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[9]                      ; F20_EmulateADC:inst1|SRDATA[10]           ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.694 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[1]                   ; F20_EmulateADC:inst1|SCK_count[1]         ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.702 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.712 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[4]                   ; F20_EmulateADC:inst1|SCK_count[4]         ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.731 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[4]                   ; F20_EmulateADC:inst1|SCK_count[0]         ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.735 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[4]                   ; F20_EmulateADC:inst1|CLEAR_REG            ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.738 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.250 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[5]                   ; F20_EmulateADC:inst1|SCK_count[0]         ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.755 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[0]                   ; F20_EmulateADC:inst1|SCK_count[1]         ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.889 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.411 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[1]     ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.905 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.419 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.420 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[1]     ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.043 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.554 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[8]                      ; F20_EmulateADC:inst1|SRDATA[9]            ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.063 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[0]     ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.097 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.608 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.677 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.688 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[3]                   ; F20_EmulateADC:inst1|SCK_count[4]         ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.284 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[1]                   ; F20_EmulateADC:inst1|CLEAR_REG            ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.313 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[1]                   ; F20_EmulateADC:inst1|SCK_count[0]         ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.314 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.323 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[2]                   ; F20_EmulateADC:inst1|CLEAR_REG            ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.334 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[2]                   ; F20_EmulateADC:inst1|SCK_count[0]         ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.335 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.848 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.860 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|TCLK23[0]     ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.371 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[3]                   ; F20_EmulateADC:inst1|SCK_count[5]         ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.374 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.913 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.916 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.920 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.413 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.940 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[3]                   ; F20_EmulateADC:inst1|CLEAR_REG            ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.449 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[3]                   ; F20_EmulateADC:inst1|SCK_count[0]         ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.450 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[2]                   ; F20_EmulateADC:inst1|SCK_count[3]         ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.458 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[1]                   ; F20_EmulateADC:inst1|SCK_count[2]         ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.467 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[0]                   ; F20_EmulateADC:inst1|SCK_count[0]         ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.471 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.477 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.995 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.002 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.003 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[4]                   ; F20_EmulateADC:inst1|SCK_count[5]         ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.496 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[15]                     ; F20_EmulateADC:inst1|SRDATA[16]           ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.499 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.015 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.025 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.025 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.046 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.053 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[2]                   ; F20_EmulateADC:inst1|SCK_count[4]         ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.548 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[1]                   ; F20_EmulateADC:inst1|SCK_count[3]         ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.557 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[0]                   ; F20_EmulateADC:inst1|SCK_count[2]         ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.565 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[0]                   ; F20_EmulateADC:inst1|CLEAR_REG            ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.571 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.087 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.581 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.097 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[22]                     ; F20_EmulateADC:inst1|SRDATA[23]           ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.599 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.108 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.111 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.114 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.115 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[2]                   ; F20_EmulateADC:inst1|SCK_count[5]         ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.638 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.152 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[1]                   ; F20_EmulateADC:inst1|SCK_count[4]         ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.647 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[0]                   ; F20_EmulateADC:inst1|SCK_count[3]         ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.655 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.671 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.183 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.183 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.184 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.187 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.238 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.240 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.240 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.242 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.242 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[1]                   ; F20_EmulateADC:inst1|SCK_count[5]         ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.737 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.248 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[0]                   ; F20_EmulateADC:inst1|SCK_count[4]         ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.745 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.761 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.278 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.280 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[7]              ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.601 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[1]              ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.619 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.808 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[0]              ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.623 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[0]                   ; F20_EmulateADC:inst1|SCK_count[5]         ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.835 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.352 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.359 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.360 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.363 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[2]              ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.671 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.369 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.372 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[12]             ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.679 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[14]             ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.686 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[5]              ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.686 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[8]              ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.687 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.383 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[11]             ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.700 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[9]              ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.701 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[15]             ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.702 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.401 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.898 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[0]     ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.901 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[13]             ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.718 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.417 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.417 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.419 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.419 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[6]              ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.727 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[4]              ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.728 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.435 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.443 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.449 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[5]                   ; F20_EmulateADC:inst1|SCK_count[4]         ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.952 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[5]                   ; F20_EmulateADC:inst1|SCK_count[3]         ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.952 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[5]                   ; F20_EmulateADC:inst1|SCK_count[1]         ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.952 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[5]                   ; F20_EmulateADC:inst1|SCK_count[2]         ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.952 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.486 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.988 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.502 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.518 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.551 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.555 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.568 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.067 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[1]     ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.067 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.599 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.600 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[4]                   ; F20_EmulateADC:inst1|SCK_count[3]         ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.095 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[4]                   ; F20_EmulateADC:inst1|SCK_count[1]         ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.095 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[4]                   ; F20_EmulateADC:inst1|SCK_count[2]         ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.095 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.610 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.618 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.619 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.631 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[3]              ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.954 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.659 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.681 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.691 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.713 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.718 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[10]             ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 2.022 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[0]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.631 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.730 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.731 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.735 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[0]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.624 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[2]                   ; F20_EmulateADC:inst1|SCK_count[1]         ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.228 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.738 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.741 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.742 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.743 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.744 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.750 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.273 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|TCLK23[1]     ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.273 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.273 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.786 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[4]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.687 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.800 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.808 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[2]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 1.700 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AVG[1]     ; AVG[1]   ; None                       ; None                       ; 3.832 ns                 ;
; Timing analysis restricted to 200 rows.  ; To change the limit use Settings (Assignments menu) ;                                           ;            ;          ;                            ;                            ;                          ;
+------------------------------------------+-----------------------------------------------------+-------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'SR[2]'                                                                                                                                                                                                                                     ;
+------------------------------------------+-----------------------------------------------------+-------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                                                ; To                                        ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------------------------------------------------+-------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.753 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.772 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[12]                     ; F20_EmulateADC:inst1|SRDATA[13]           ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.206 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[16]                     ; F20_EmulateADC:inst1|SRDATA[17]           ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.210 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[10]                     ; F20_EmulateADC:inst1|SRDATA[11]           ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.214 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[0]                      ; F20_EmulateADC:inst1|SRDATA[1]            ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.217 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[11]                     ; F20_EmulateADC:inst1|SRDATA[12]           ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.218 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[5]                      ; F20_EmulateADC:inst1|SRDATA[6]            ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.218 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[19]                     ; F20_EmulateADC:inst1|SRDATA[20]           ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.222 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[20]                     ; F20_EmulateADC:inst1|SRDATA[21]           ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.225 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[2]                      ; F20_EmulateADC:inst1|SRDATA[3]            ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.225 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[1]                      ; F20_EmulateADC:inst1|SRDATA[2]            ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.225 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[21]                     ; F20_EmulateADC:inst1|SRDATA[22]           ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.226 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[3]                      ; F20_EmulateADC:inst1|SRDATA[4]            ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.227 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[5]                   ; F20_EmulateADC:inst1|SCK_count[5]         ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.248 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.142 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.149 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.153 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.168 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.171 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|CLEAR_REG                      ; F20_EmulateADC:inst1|CLEAR_REG            ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.431 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.250 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[4]                      ; F20_EmulateADC:inst1|SRDATA[5]            ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.590 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[13]                     ; F20_EmulateADC:inst1|SRDATA[14]           ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.598 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[3]                   ; F20_EmulateADC:inst1|SCK_count[3]         ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.608 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.411 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[5]                   ; F20_EmulateADC:inst1|CLEAR_REG            ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.638 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[0]     ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.641 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.419 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.420 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|TCLK23[2]     ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.647 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[17]                     ; F20_EmulateADC:inst1|SRDATA[18]           ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.679 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[6]                      ; F20_EmulateADC:inst1|SRDATA[7]            ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.679 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[7]                      ; F20_EmulateADC:inst1|SRDATA[8]            ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.684 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[18]                     ; F20_EmulateADC:inst1|SRDATA[19]           ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.685 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[14]                     ; F20_EmulateADC:inst1|SRDATA[15]           ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.689 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|TCLK23[4]     ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.693 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[2]                   ; F20_EmulateADC:inst1|SCK_count[2]         ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.693 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[9]                      ; F20_EmulateADC:inst1|SRDATA[10]           ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.694 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[1]                   ; F20_EmulateADC:inst1|SCK_count[1]         ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.702 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[3]     ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.712 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[4]                   ; F20_EmulateADC:inst1|SCK_count[4]         ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.731 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[4]                   ; F20_EmulateADC:inst1|SCK_count[0]         ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.735 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[4]                   ; F20_EmulateADC:inst1|CLEAR_REG            ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.738 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[5]                   ; F20_EmulateADC:inst1|SCK_count[0]         ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.755 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.554 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.608 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[0]                   ; F20_EmulateADC:inst1|SCK_count[1]         ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.889 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.677 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[1]     ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.905 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.688 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[1]     ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.043 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[8]                      ; F20_EmulateADC:inst1|SRDATA[9]            ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.063 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.848 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.860 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[0]     ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.097 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.913 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.916 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.920 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.940 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.995 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.002 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.003 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.015 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.025 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.025 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.046 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.053 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[3]                   ; F20_EmulateADC:inst1|SCK_count[4]         ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.284 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.087 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[1]                   ; F20_EmulateADC:inst1|CLEAR_REG            ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.313 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[1]                   ; F20_EmulateADC:inst1|SCK_count[0]         ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.314 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.097 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|TCLK23[3]     ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.323 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.108 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.111 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[2]                   ; F20_EmulateADC:inst1|CLEAR_REG            ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.334 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[2]                   ; F20_EmulateADC:inst1|SCK_count[0]         ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.335 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.114 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.115 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|TCLK23[0]     ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.371 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[3]                   ; F20_EmulateADC:inst1|SCK_count[5]         ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.374 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.152 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.183 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.183 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.184 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.187 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|TCLK23[4]     ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.413 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[3]                   ; F20_EmulateADC:inst1|CLEAR_REG            ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.449 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[3]                   ; F20_EmulateADC:inst1|SCK_count[0]         ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.450 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[2]                   ; F20_EmulateADC:inst1|SCK_count[3]         ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.458 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.238 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.240 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.240 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.242 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.242 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[1]                   ; F20_EmulateADC:inst1|SCK_count[2]         ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.467 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.248 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[0]                   ; F20_EmulateADC:inst1|SCK_count[0]         ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.471 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[4]     ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.477 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[4]                   ; F20_EmulateADC:inst1|SCK_count[5]         ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.496 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[15]                     ; F20_EmulateADC:inst1|SRDATA[16]           ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.499 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.278 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.280 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[7]              ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.601 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[1]              ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.619 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[0]              ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.623 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[2]                   ; F20_EmulateADC:inst1|SCK_count[4]         ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.548 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[1]                   ; F20_EmulateADC:inst1|SCK_count[3]         ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.557 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[0]                   ; F20_EmulateADC:inst1|SCK_count[2]         ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.565 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[0]                   ; F20_EmulateADC:inst1|CLEAR_REG            ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.571 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.352 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[2]     ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.581 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.359 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.360 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.363 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[2]              ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.671 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.369 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.372 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[12]             ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.679 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[22]                     ; F20_EmulateADC:inst1|SRDATA[23]           ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.599 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[14]             ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.686 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[5]              ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.686 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[8]              ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.687 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.383 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[11]             ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.700 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[9]              ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.701 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[15]             ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.702 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.401 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[13]             ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.718 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[2]                   ; F20_EmulateADC:inst1|SCK_count[5]         ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.638 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.417 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.417 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.419 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.419 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[6]              ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.727 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[4]              ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.728 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[1]                   ; F20_EmulateADC:inst1|SCK_count[4]         ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.647 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[0]                   ; F20_EmulateADC:inst1|SCK_count[3]         ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.655 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.435 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.443 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[3]     ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.671 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.449 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.486 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.502 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[1]                   ; F20_EmulateADC:inst1|SCK_count[5]         ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.737 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.518 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[0]                   ; F20_EmulateADC:inst1|SCK_count[4]         ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.745 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[4]     ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.761 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.551 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.555 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.568 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[2]     ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.808 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.599 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.600 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.610 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[0]                   ; F20_EmulateADC:inst1|SCK_count[5]         ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.835 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.618 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.619 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.631 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[3]              ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.954 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.659 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[3]     ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.898 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[0]     ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.901 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.681 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.691 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.713 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.718 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[10]             ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.022 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[0]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.631 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[5]                   ; F20_EmulateADC:inst1|SCK_count[4]         ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.952 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[5]                   ; F20_EmulateADC:inst1|SCK_count[3]         ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.952 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[5]                   ; F20_EmulateADC:inst1|SCK_count[1]         ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.952 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[5]                   ; F20_EmulateADC:inst1|SCK_count[2]         ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.952 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.730 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.731 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.735 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[0]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.624 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.738 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.741 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.742 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.743 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.744 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.750 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[4]     ; SR[2]      ; SR[2]    ; None                       ; None                       ; 2.988 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.786 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[4]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.687 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.800 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.808 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[2]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[2]      ; SR[2]    ; None                       ; None                       ; 1.700 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.832 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.844 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[2]     ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.067 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[1]     ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.067 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.847 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.864 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[4]                   ; F20_EmulateADC:inst1|SCK_count[3]         ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.095 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[4]                   ; F20_EmulateADC:inst1|SCK_count[1]         ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.095 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[4]                   ; F20_EmulateADC:inst1|SCK_count[2]         ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.095 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; SR[2]      ; SR[2]    ; None                       ; None                       ; 3.895 ns                 ;
; Timing analysis restricted to 200 rows.  ; To change the limit use Settings (Assignments menu) ;                                           ;            ;          ;                            ;                            ;                          ;
+------------------------------------------+-----------------------------------------------------+-------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'AVG[2]'                                                                                                                                                                                                                                    ;
+------------------------------------------+-----------------------------------------------------+-------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                                                ; To                                        ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------------------------------------------------+-------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.753 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.772 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[12]                     ; F20_EmulateADC:inst1|SRDATA[13]           ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.206 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[16]                     ; F20_EmulateADC:inst1|SRDATA[17]           ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.210 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[10]                     ; F20_EmulateADC:inst1|SRDATA[11]           ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.214 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[0]                      ; F20_EmulateADC:inst1|SRDATA[1]            ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.217 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[11]                     ; F20_EmulateADC:inst1|SRDATA[12]           ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.218 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[5]                      ; F20_EmulateADC:inst1|SRDATA[6]            ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.218 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[19]                     ; F20_EmulateADC:inst1|SRDATA[20]           ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.222 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[20]                     ; F20_EmulateADC:inst1|SRDATA[21]           ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.225 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[2]                      ; F20_EmulateADC:inst1|SRDATA[3]            ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.225 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[1]                      ; F20_EmulateADC:inst1|SRDATA[2]            ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.225 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[21]                     ; F20_EmulateADC:inst1|SRDATA[22]           ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.226 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[3]                      ; F20_EmulateADC:inst1|SRDATA[4]            ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.227 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[5]                   ; F20_EmulateADC:inst1|SCK_count[5]         ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.248 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.142 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.149 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.153 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.168 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.171 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|CLEAR_REG                      ; F20_EmulateADC:inst1|CLEAR_REG            ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.431 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.250 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[4]                      ; F20_EmulateADC:inst1|SRDATA[5]            ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.590 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[13]                     ; F20_EmulateADC:inst1|SRDATA[14]           ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.598 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[3]                   ; F20_EmulateADC:inst1|SCK_count[3]         ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.608 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.411 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[5]                   ; F20_EmulateADC:inst1|CLEAR_REG            ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.638 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[0]     ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.641 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.419 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.420 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.647 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[17]                     ; F20_EmulateADC:inst1|SRDATA[18]           ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.679 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[6]                      ; F20_EmulateADC:inst1|SRDATA[7]            ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.679 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[7]                      ; F20_EmulateADC:inst1|SRDATA[8]            ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.684 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[18]                     ; F20_EmulateADC:inst1|SRDATA[19]           ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.685 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[14]                     ; F20_EmulateADC:inst1|SRDATA[15]           ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.689 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.693 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[2]                   ; F20_EmulateADC:inst1|SCK_count[2]         ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.693 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[9]                      ; F20_EmulateADC:inst1|SRDATA[10]           ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.694 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[1]                   ; F20_EmulateADC:inst1|SCK_count[1]         ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.702 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.712 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[4]                   ; F20_EmulateADC:inst1|SCK_count[4]         ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.731 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[4]                   ; F20_EmulateADC:inst1|SCK_count[0]         ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.735 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[4]                   ; F20_EmulateADC:inst1|CLEAR_REG            ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.738 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[5]                   ; F20_EmulateADC:inst1|SCK_count[0]         ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.755 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.554 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.608 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[0]                   ; F20_EmulateADC:inst1|SCK_count[1]         ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.889 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.677 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[1]     ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.905 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.688 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[1]     ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.043 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[8]                      ; F20_EmulateADC:inst1|SRDATA[9]            ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.063 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.848 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.860 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[0]     ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.097 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.913 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.916 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.920 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.940 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.995 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.002 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.003 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.015 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.025 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.025 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.046 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.053 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[3]                   ; F20_EmulateADC:inst1|SCK_count[4]         ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.284 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.087 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[1]                   ; F20_EmulateADC:inst1|CLEAR_REG            ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.313 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[1]                   ; F20_EmulateADC:inst1|SCK_count[0]         ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.314 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.097 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.323 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.108 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.111 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[2]                   ; F20_EmulateADC:inst1|CLEAR_REG            ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.334 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[2]                   ; F20_EmulateADC:inst1|SCK_count[0]         ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.335 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.114 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.115 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|TCLK23[0]     ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.371 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[3]                   ; F20_EmulateADC:inst1|SCK_count[5]         ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.374 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.152 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.183 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.183 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.184 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.187 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.413 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[3]                   ; F20_EmulateADC:inst1|CLEAR_REG            ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.449 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[3]                   ; F20_EmulateADC:inst1|SCK_count[0]         ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.450 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[2]                   ; F20_EmulateADC:inst1|SCK_count[3]         ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.458 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.238 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.240 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.240 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.242 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.242 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[1]                   ; F20_EmulateADC:inst1|SCK_count[2]         ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.467 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.248 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[0]                   ; F20_EmulateADC:inst1|SCK_count[0]         ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.471 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.477 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[4]                   ; F20_EmulateADC:inst1|SCK_count[5]         ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.496 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[15]                     ; F20_EmulateADC:inst1|SRDATA[16]           ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.499 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.278 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.280 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[7]              ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.601 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[1]              ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.619 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[0]              ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.623 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[2]                   ; F20_EmulateADC:inst1|SCK_count[4]         ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.548 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[1]                   ; F20_EmulateADC:inst1|SCK_count[3]         ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.557 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[0]                   ; F20_EmulateADC:inst1|SCK_count[2]         ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.565 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[0]                   ; F20_EmulateADC:inst1|CLEAR_REG            ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.571 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.352 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.581 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.359 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.360 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.363 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[2]              ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.671 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.369 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.372 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[12]             ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.679 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[22]                     ; F20_EmulateADC:inst1|SRDATA[23]           ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.599 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[14]             ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.686 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[5]              ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.686 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[8]              ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.687 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.383 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[11]             ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.700 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[9]              ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.701 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[15]             ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.702 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.401 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[13]             ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.718 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[2]                   ; F20_EmulateADC:inst1|SCK_count[5]         ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.638 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.417 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.417 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.419 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.419 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[6]              ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.727 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[4]              ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.728 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[1]                   ; F20_EmulateADC:inst1|SCK_count[4]         ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.647 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[0]                   ; F20_EmulateADC:inst1|SCK_count[3]         ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.655 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.435 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[7]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.443 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.671 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.449 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[20]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.486 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[18]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.502 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[1]                   ; F20_EmulateADC:inst1|SCK_count[5]         ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.737 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.518 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[0]                   ; F20_EmulateADC:inst1|SCK_count[4]         ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.745 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.761 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.551 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[5]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.555 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.568 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.808 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[22]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.599 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.600 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[14]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.610 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[0]                   ; F20_EmulateADC:inst1|SCK_count[5]         ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.835 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[8]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.618 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[12]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.619 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.631 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[3]              ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.954 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[17]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.659 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[3]     ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.898 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|TCLK23[0]     ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.901 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[16]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.681 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[13]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.691 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|r_DATAR[21]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.713 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[15]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.718 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|r_DATAR[10]             ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.022 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[0]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.631 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[5]                   ; F20_EmulateADC:inst1|SCK_count[4]         ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.952 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[5]                   ; F20_EmulateADC:inst1|SCK_count[3]         ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.952 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[5]                   ; F20_EmulateADC:inst1|SCK_count[1]         ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.952 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[5]                   ; F20_EmulateADC:inst1|SCK_count[2]         ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.952 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.730 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[3]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.731 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.735 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[0]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.624 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.738 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.741 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[2]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.742 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.743 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[4]               ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.744 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|r_DATAR[23]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.750 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[0]               ; F1_readADC_multimodes:inst2|TCLK23[4]     ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 2.988 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[9]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.786 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[4]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.687 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[6]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.800 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[0]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.808 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|CNVclk_cnt[2]           ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 1.700 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[19]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.832 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[2]               ; F1_readADC_multimodes:inst2|r_DATAR[4]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.844 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[2]     ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.067 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[3]               ; F1_readADC_multimodes:inst2|TCLK23[1]     ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.067 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23]                     ; F1_readADC_multimodes:inst2|r_DATAR[1]    ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.847 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[11]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.864 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[4]                   ; F20_EmulateADC:inst1|SCK_count[3]         ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.095 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[4]                   ; F20_EmulateADC:inst1|SCK_count[1]         ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.095 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SCK_count[4]                   ; F20_EmulateADC:inst1|SCK_count[2]         ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.095 ns                 ;
; Not operational: Clock Skew > Data Delay ; F1_readADC_multimodes:inst2|TCLK23[1]               ; F1_readADC_multimodes:inst2|r_DATAR[10]   ; AVG[2]     ; AVG[2]   ; None                       ; None                       ; 3.895 ns                 ;
; Timing analysis restricted to 200 rows.  ; To change the limit use Settings (Assignments menu) ;                                           ;            ;          ;                            ;                            ;                          ;
+------------------------------------------+-----------------------------------------------------+-------------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'AQMODE'                                                                                                                                                                                                              ;
+------------------------------------------+---------------------------------+-----------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                            ; To                                      ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+---------------------------------+-----------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23] ; F1_readADC_multimodes:inst2|r_DATAR[17] ; AQMODE     ; AQMODE   ; None                       ; None                       ; 1.753 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[23] ; F1_readADC_multimodes:inst2|r_DATAR[21] ; AQMODE     ; AQMODE   ; None                       ; None                       ; 1.772 ns                 ;
; Not operational: Clock Skew > Data Delay ; F20_EmulateADC:inst1|SRDATA[12] ; F20_EmulateADC:inst1|SRDATA[13]         ; AQMODE     ; AQMODE   ; None                       ; None                       ; 1.206 ns                 ;
+------------------------------------------+---------------------------------+-----------------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; tsu                                                                                                                                                                        ;
+-----------------------------------------+-----------------------------------------------------+------------+--------+-------------------------------------------+----------+
; Slack                                   ; Required tsu                                        ; Actual tsu ; From   ; To                                        ; To Clock ;
+-----------------------------------------+-----------------------------------------------------+------------+--------+-------------------------------------------+----------+
; N/A                                     ; None                                                ; 14.803 ns  ; AQMODE ; F1_readADC_multimodes:inst2|AVGen_READ    ; AVG[2]   ;
; N/A                                     ; None                                                ; 14.285 ns  ; AQMODE ; F1_readADC_multimodes:inst2|AVGen_READ    ; SR[2]    ;
; N/A                                     ; None                                                ; 14.216 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|AVGen_READ    ; AVG[2]   ;
; N/A                                     ; None                                                ; 13.698 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|AVGen_READ    ; SR[2]    ;
; N/A                                     ; None                                                ; 12.871 ns  ; AQMODE ; F1_readADC_multimodes:inst2|AVGen_READ    ; SR[1]    ;
; N/A                                     ; None                                                ; 12.458 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|AVGen_READ    ; AVG[2]   ;
; N/A                                     ; None                                                ; 12.455 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|AVGen_READ    ; AVG[2]   ;
; N/A                                     ; None                                                ; 12.284 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|AVGen_READ    ; SR[1]    ;
; N/A                                     ; None                                                ; 12.251 ns  ; AQMODE ; F1_readADC_multimodes:inst2|AVGen_READ    ; SR[0]    ;
; N/A                                     ; None                                                ; 12.072 ns  ; AQMODE ; F1_readADC_multimodes:inst2|AVGen_READ    ; AVG[1]   ;
; N/A                                     ; None                                                ; 11.987 ns  ; AQMODE ; F1_readADC_multimodes:inst2|AVGen_READ    ; AVG[0]   ;
; N/A                                     ; None                                                ; 11.940 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|AVGen_READ    ; SR[2]    ;
; N/A                                     ; None                                                ; 11.937 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|AVGen_READ    ; SR[2]    ;
; N/A                                     ; None                                                ; 11.664 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|AVGen_READ    ; SR[0]    ;
; N/A                                     ; None                                                ; 11.485 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|AVGen_READ    ; AVG[1]   ;
; N/A                                     ; None                                                ; 11.400 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|AVGen_READ    ; AVG[0]   ;
; N/A                                     ; None                                                ; 10.526 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|AVGen_READ    ; SR[1]    ;
; N/A                                     ; None                                                ; 10.523 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|AVGen_READ    ; SR[1]    ;
; N/A                                     ; None                                                ; 10.408 ns  ; AQMODE ; F1_readADC_multimodes:inst2|AVGen_READ    ; MCLK     ;
; N/A                                     ; None                                                ; 9.906 ns   ; AVG[0] ; F1_readADC_multimodes:inst2|AVGen_READ    ; SR[0]    ;
; N/A                                     ; None                                                ; 9.903 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|AVGen_READ    ; SR[0]    ;
; N/A                                     ; None                                                ; 9.821 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVGen_READ    ; MCLK     ;
; N/A                                     ; None                                                ; 9.727 ns   ; AVG[0] ; F1_readADC_multimodes:inst2|AVGen_READ    ; AVG[1]   ;
; N/A                                     ; None                                                ; 9.724 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|AVGen_READ    ; AVG[1]   ;
; N/A                                     ; None                                                ; 9.642 ns   ; AVG[0] ; F1_readADC_multimodes:inst2|AVGen_READ    ; AVG[0]   ;
; N/A                                     ; None                                                ; 9.639 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|AVGen_READ    ; AVG[0]   ;
; N/A                                     ; None                                                ; 8.063 ns   ; AVG[0] ; F1_readADC_multimodes:inst2|AVGen_READ    ; MCLK     ;
; N/A                                     ; None                                                ; 8.060 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|AVGen_READ    ; MCLK     ;
; N/A                                     ; None                                                ; 7.087 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVGen_SCK     ; AVG[2]   ;
; N/A                                     ; None                                                ; 6.972 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVG_count[6]  ; AVG[2]   ;
; N/A                                     ; None                                                ; 6.971 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVG_count[1]  ; AVG[2]   ;
; N/A                                     ; None                                                ; 6.970 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVG_count[7]  ; AVG[2]   ;
; N/A                                     ; None                                                ; 6.966 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVG_count[3]  ; AVG[2]   ;
; N/A                                     ; None                                                ; 6.963 ns   ; AQMODE ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[2]   ;
; N/A                                     ; None                                                ; 6.920 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVG_count[0]  ; AVG[2]   ;
; N/A                                     ; None                                                ; 6.919 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVG_count[5]  ; AVG[2]   ;
; N/A                                     ; None                                                ; 6.894 ns   ; AQMODE ; F1_readADC_multimodes:inst2|CNVen_SCK     ; SR[2]    ;
; N/A                                     ; None                                                ; 6.569 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVGen_SCK     ; SR[2]    ;
; N/A                                     ; None                                                ; 6.495 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[2]   ;
; N/A                                     ; None                                                ; 6.454 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVG_count[6]  ; SR[2]    ;
; N/A                                     ; None                                                ; 6.453 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVG_count[1]  ; SR[2]    ;
; N/A                                     ; None                                                ; 6.452 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVG_count[7]  ; SR[2]    ;
; N/A                                     ; None                                                ; 6.449 ns   ; AQMODE ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AQMODE   ;
; N/A                                     ; None                                                ; 6.448 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVG_count[3]  ; SR[2]    ;
; N/A                                     ; None                                                ; 6.426 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; SR[2]    ;
; N/A                                     ; None                                                ; 6.402 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVG_count[0]  ; SR[2]    ;
; N/A                                     ; None                                                ; 6.401 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVG_count[5]  ; SR[2]    ;
; N/A                                     ; None                                                ; 6.237 ns   ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[2]   ;
; N/A                                     ; None                                                ; 6.237 ns   ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[2]   ;
; N/A                                     ; None                                                ; 6.237 ns   ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[2]   ;
; N/A                                     ; None                                                ; 6.237 ns   ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[2]   ;
; N/A                                     ; None                                                ; 6.237 ns   ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[2]   ;
; N/A                                     ; None                                                ; 6.168 ns   ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; SR[2]    ;
; N/A                                     ; None                                                ; 6.168 ns   ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[2]    ;
; N/A                                     ; None                                                ; 6.168 ns   ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; SR[2]    ;
; N/A                                     ; None                                                ; 6.168 ns   ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[2]    ;
; N/A                                     ; None                                                ; 6.168 ns   ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[2]    ;
; N/A                                     ; None                                                ; 5.981 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AQMODE   ;
; N/A                                     ; None                                                ; 5.847 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|AVGen_SCK     ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.813 ns   ; AVG[0] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.810 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.797 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVG_count[2]  ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.796 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVG_count[4]  ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.769 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.769 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.769 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.769 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.769 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.759 ns   ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.746 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|AVG_count[6]  ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.745 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|AVG_count[1]  ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.744 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|AVG_count[7]  ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.744 ns   ; AVG[0] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; SR[2]    ;
; N/A                                     ; None                                                ; 5.741 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; SR[2]    ;
; N/A                                     ; None                                                ; 5.740 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|AVG_count[3]  ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.723 ns   ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AQMODE   ;
; N/A                                     ; None                                                ; 5.723 ns   ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AQMODE   ;
; N/A                                     ; None                                                ; 5.723 ns   ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AQMODE   ;
; N/A                                     ; None                                                ; 5.723 ns   ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AQMODE   ;
; N/A                                     ; None                                                ; 5.723 ns   ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AQMODE   ;
; N/A                                     ; None                                                ; 5.700 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; SR[2]    ;
; N/A                                     ; None                                                ; 5.700 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[2]    ;
; N/A                                     ; None                                                ; 5.700 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; SR[2]    ;
; N/A                                     ; None                                                ; 5.700 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[2]    ;
; N/A                                     ; None                                                ; 5.700 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[2]    ;
; N/A                                     ; None                                                ; 5.694 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|AVG_count[0]  ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.693 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|AVG_count[5]  ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.690 ns   ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; SR[2]    ;
; N/A                                     ; None                                                ; 5.528 ns   ; AQMODE ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.459 ns   ; AQMODE ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; SR[2]    ;
; N/A                                     ; None                                                ; 5.376 ns   ; AQMODE ; F1_readADC_multimodes:inst2|CNVen_SCK     ; SR[1]    ;
; N/A                                     ; None                                                ; 5.329 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|AVGen_SCK     ; SR[2]    ;
; N/A                                     ; None                                                ; 5.299 ns   ; AVG[0] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AQMODE   ;
; N/A                                     ; None                                                ; 5.296 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AQMODE   ;
; N/A                                     ; None                                                ; 5.291 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.279 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVG_count[2]  ; SR[2]    ;
; N/A                                     ; None                                                ; 5.278 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVG_count[4]  ; SR[2]    ;
; N/A                                     ; None                                                ; 5.255 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AQMODE   ;
; N/A                                     ; None                                                ; 5.255 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AQMODE   ;
; N/A                                     ; None                                                ; 5.255 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AQMODE   ;
; N/A                                     ; None                                                ; 5.255 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AQMODE   ;
; N/A                                     ; None                                                ; 5.255 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AQMODE   ;
; N/A                                     ; None                                                ; 5.245 ns   ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AQMODE   ;
; N/A                                     ; None                                                ; 5.228 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|AVG_count[6]  ; SR[2]    ;
; N/A                                     ; None                                                ; 5.227 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|AVG_count[1]  ; SR[2]    ;
; N/A                                     ; None                                                ; 5.226 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|AVG_count[7]  ; SR[2]    ;
; N/A                                     ; None                                                ; 5.222 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; SR[2]    ;
; N/A                                     ; None                                                ; 5.222 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|AVG_count[3]  ; SR[2]    ;
; N/A                                     ; None                                                ; 5.176 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|AVG_count[0]  ; SR[2]    ;
; N/A                                     ; None                                                ; 5.175 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|AVG_count[5]  ; SR[2]    ;
; N/A                                     ; None                                                ; 5.155 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVGen_SCK     ; SR[1]    ;
; N/A                                     ; None                                                ; 5.087 ns   ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.087 ns   ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.087 ns   ; AVG[0] ; F1_readADC_multimodes:inst2|AVGen_SCK     ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.087 ns   ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.087 ns   ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.087 ns   ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.084 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.084 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.084 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.084 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.084 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.058 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.040 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVG_count[6]  ; SR[1]    ;
; N/A                                     ; None                                                ; 5.039 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVG_count[1]  ; SR[1]    ;
; N/A                                     ; None                                                ; 5.038 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVG_count[7]  ; SR[1]    ;
; N/A                                     ; None                                                ; 5.034 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVG_count[3]  ; SR[1]    ;
; N/A                                     ; None                                                ; 5.018 ns   ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; SR[2]    ;
; N/A                                     ; None                                                ; 5.018 ns   ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[2]    ;
; N/A                                     ; None                                                ; 5.018 ns   ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; SR[2]    ;
; N/A                                     ; None                                                ; 5.018 ns   ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[2]    ;
; N/A                                     ; None                                                ; 5.018 ns   ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[2]    ;
; N/A                                     ; None                                                ; 5.015 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; SR[2]    ;
; N/A                                     ; None                                                ; 5.015 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[2]    ;
; N/A                                     ; None                                                ; 5.015 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; SR[2]    ;
; N/A                                     ; None                                                ; 5.015 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[2]    ;
; N/A                                     ; None                                                ; 5.015 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[2]    ;
; N/A                                     ; None                                                ; 5.014 ns   ; AQMODE ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AQMODE   ;
; N/A                                     ; None                                                ; 4.989 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; SR[2]    ;
; N/A                                     ; None                                                ; 4.988 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVG_count[0]  ; SR[1]    ;
; N/A                                     ; None                                                ; 4.987 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVG_count[5]  ; SR[1]    ;
; N/A                                     ; None                                                ; 4.908 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; SR[1]    ;
; N/A                                     ; None                                                ; 4.777 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AQMODE   ;
; N/A                                     ; None                                                ; 4.756 ns   ; AQMODE ; F1_readADC_multimodes:inst2|CNVen_SCK     ; SR[0]    ;
; N/A                                     ; None                                                ; 4.755 ns   ; AVG[0] ; F1_readADC_multimodes:inst2|AVG_count[6]  ; AVG[2]   ;
; N/A                                     ; None                                                ; 4.754 ns   ; AVG[0] ; F1_readADC_multimodes:inst2|AVG_count[1]  ; AVG[2]   ;
; N/A                                     ; None                                                ; 4.753 ns   ; AVG[0] ; F1_readADC_multimodes:inst2|AVG_count[7]  ; AVG[2]   ;
; N/A                                     ; None                                                ; 4.749 ns   ; AVG[0] ; F1_readADC_multimodes:inst2|AVG_count[3]  ; AVG[2]   ;
; N/A                                     ; None                                                ; 4.703 ns   ; AVG[0] ; F1_readADC_multimodes:inst2|AVG_count[0]  ; AVG[2]   ;
; N/A                                     ; None                                                ; 4.702 ns   ; AVG[0] ; F1_readADC_multimodes:inst2|AVG_count[5]  ; AVG[2]   ;
; N/A                                     ; None                                                ; 4.650 ns   ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; SR[1]    ;
; N/A                                     ; None                                                ; 4.650 ns   ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[1]    ;
; N/A                                     ; None                                                ; 4.650 ns   ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; SR[1]    ;
; N/A                                     ; None                                                ; 4.650 ns   ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[1]    ;
; N/A                                     ; None                                                ; 4.650 ns   ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[1]    ;
; N/A                                     ; None                                                ; 4.609 ns   ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[2]   ;
; N/A                                     ; None                                                ; 4.606 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[2]   ;
; N/A                                     ; None                                                ; 4.577 ns   ; AQMODE ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[1]   ;
; N/A                                     ; None                                                ; 4.573 ns   ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AQMODE   ;
; N/A                                     ; None                                                ; 4.573 ns   ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AQMODE   ;
; N/A                                     ; None                                                ; 4.573 ns   ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AQMODE   ;
; N/A                                     ; None                                                ; 4.573 ns   ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AQMODE   ;
; N/A                                     ; None                                                ; 4.573 ns   ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AQMODE   ;
; N/A                                     ; None                                                ; 4.571 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|AVG_count[2]  ; AVG[2]   ;
; N/A                                     ; None                                                ; 4.570 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AQMODE   ;
; N/A                                     ; None                                                ; 4.570 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AQMODE   ;
; N/A                                     ; None                                                ; 4.570 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|AVG_count[4]  ; AVG[2]   ;
; N/A                                     ; None                                                ; 4.570 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AQMODE   ;
; N/A                                     ; None                                                ; 4.570 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AQMODE   ;
; N/A                                     ; None                                                ; 4.570 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AQMODE   ;
; N/A                                     ; None                                                ; 4.569 ns   ; AVG[0] ; F1_readADC_multimodes:inst2|AVGen_SCK     ; SR[2]    ;
; N/A                                     ; None                                                ; 4.544 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AQMODE   ;
; N/A                                     ; None                                                ; 4.540 ns   ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; SR[2]    ;
; N/A                                     ; None                                                ; 4.537 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; SR[2]    ;
; N/A                                     ; None                                                ; 4.535 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVGen_SCK     ; SR[0]    ;
; N/A                                     ; None                                                ; 4.492 ns   ; AQMODE ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[0]   ;
; N/A                                     ; None                                                ; 4.420 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVG_count[6]  ; SR[0]    ;
; N/A                                     ; None                                                ; 4.419 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVG_count[1]  ; SR[0]    ;
; N/A                                     ; None                                                ; 4.418 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVG_count[7]  ; SR[0]    ;
; N/A                                     ; None                                                ; 4.414 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVG_count[3]  ; SR[0]    ;
; N/A                                     ; None                                                ; 4.376 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AVG[2]   ;
; N/A                                     ; None                                                ; 4.368 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVG_count[0]  ; SR[0]    ;
; N/A                                     ; None                                                ; 4.367 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVG_count[5]  ; SR[0]    ;
; N/A                                     ; None                                                ; 4.356 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVGen_SCK     ; AVG[1]   ;
; N/A                                     ; None                                                ; 4.307 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; SR[2]    ;
; N/A                                     ; None                                                ; 4.288 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; SR[0]    ;
; N/A                                     ; None                                                ; 4.271 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVGen_SCK     ; AVG[0]   ;
; N/A                                     ; None                                                ; 4.241 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVG_count[6]  ; AVG[1]   ;
; N/A                                     ; None                                                ; 4.240 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVG_count[1]  ; AVG[1]   ;
; N/A                                     ; None                                                ; 4.239 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVG_count[7]  ; AVG[1]   ;
; N/A                                     ; None                                                ; 4.237 ns   ; AVG[0] ; F1_readADC_multimodes:inst2|AVG_count[6]  ; SR[2]    ;
; N/A                                     ; None                                                ; 4.236 ns   ; AVG[0] ; F1_readADC_multimodes:inst2|AVG_count[1]  ; SR[2]    ;
; N/A                                     ; None                                                ; 4.235 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVG_count[3]  ; AVG[1]   ;
; N/A                                     ; None                                                ; 4.235 ns   ; AVG[0] ; F1_readADC_multimodes:inst2|AVG_count[7]  ; SR[2]    ;
; N/A                                     ; None                                                ; 4.231 ns   ; AVG[0] ; F1_readADC_multimodes:inst2|AVG_count[3]  ; SR[2]    ;
; N/A                                     ; None                                                ; 4.226 ns   ; AVG[0] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; SR[1]    ;
; N/A                                     ; None                                                ; 4.223 ns   ; AVG[1] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; SR[1]    ;
; N/A                                     ; None                                                ; 4.222 ns   ; AVG[0] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AVG[2]   ;
; N/A                                     ; None                                                ; 4.189 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVG_count[0]  ; AVG[1]   ;
; N/A                                     ; None                                                ; 4.188 ns   ; AVG[2] ; F1_readADC_multimodes:inst2|AVG_count[5]  ; AVG[1]   ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;        ;                                           ;          ;
+-----------------------------------------+-----------------------------------------------------+------------+--------+-------------------------------------------+----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; tco                                                                                                                                                                                        ;
+-----------------------------------------+-----------------------------------------------------+------------+---------------------------------------------+--------------------+------------+
; Slack                                   ; Required tco                                        ; Actual tco ; From                                        ; To                 ; From Clock ;
+-----------------------------------------+-----------------------------------------------------+------------+---------------------------------------------+--------------------+------------+
; N/A                                     ; None                                                ; 22.772 ns  ; F20_EmulateADC:inst1|SRDATA[23]             ; SDOR               ; AVG[0]     ;
; N/A                                     ; None                                                ; 22.748 ns  ; F20_EmulateADC:inst1|SRDATA[23]             ; SDOR               ; SR[0]      ;
; N/A                                     ; None                                                ; 22.687 ns  ; F20_EmulateADC:inst1|SRDATA[23]             ; SDOR               ; AVG[1]     ;
; N/A                                     ; None                                                ; 22.471 ns  ; F20_EmulateADC:inst1|SRDATA[23]             ; SDOR               ; AVG[2]     ;
; N/A                                     ; None                                                ; 22.431 ns  ; F20_EmulateADC:inst1|SRDATA[23]             ; SDOR               ; MCLK       ;
; N/A                                     ; None                                                ; 22.391 ns  ; F1_readADC_multimodes:inst2|TCLK23[1]       ; Test_TCLK23[1]     ; AVG[0]     ;
; N/A                                     ; None                                                ; 22.367 ns  ; F1_readADC_multimodes:inst2|TCLK23[1]       ; Test_TCLK23[1]     ; SR[0]      ;
; N/A                                     ; None                                                ; 22.318 ns  ; F1_readADC_multimodes:inst2|TCLK23[4]       ; Test_TCLK23[4]     ; AVG[0]     ;
; N/A                                     ; None                                                ; 22.306 ns  ; F1_readADC_multimodes:inst2|TCLK23[1]       ; Test_TCLK23[1]     ; AVG[1]     ;
; N/A                                     ; None                                                ; 22.294 ns  ; F1_readADC_multimodes:inst2|TCLK23[4]       ; Test_TCLK23[4]     ; SR[0]      ;
; N/A                                     ; None                                                ; 22.287 ns  ; F1_readADC_multimodes:inst2|TCLK23[2]       ; Test_TCLK23[2]     ; AVG[0]     ;
; N/A                                     ; None                                                ; 22.263 ns  ; F1_readADC_multimodes:inst2|TCLK23[2]       ; Test_TCLK23[2]     ; SR[0]      ;
; N/A                                     ; None                                                ; 22.250 ns  ; F1_readADC_multimodes:inst2|TCLK23[3]       ; Test_TCLK23[3]     ; AVG[0]     ;
; N/A                                     ; None                                                ; 22.247 ns  ; F1_readADC_multimodes:inst2|TCLK23[0]       ; Test_TCLK23[0]     ; AVG[0]     ;
; N/A                                     ; None                                                ; 22.236 ns  ; F20_EmulateADC:inst1|SRDATA[23]             ; SDOL               ; AVG[0]     ;
; N/A                                     ; None                                                ; 22.233 ns  ; F1_readADC_multimodes:inst2|TCLK23[4]       ; Test_TCLK23[4]     ; AVG[1]     ;
; N/A                                     ; None                                                ; 22.226 ns  ; F1_readADC_multimodes:inst2|TCLK23[3]       ; Test_TCLK23[3]     ; SR[0]      ;
; N/A                                     ; None                                                ; 22.223 ns  ; F1_readADC_multimodes:inst2|TCLK23[0]       ; Test_TCLK23[0]     ; SR[0]      ;
; N/A                                     ; None                                                ; 22.212 ns  ; F20_EmulateADC:inst1|SRDATA[23]             ; SDOL               ; SR[0]      ;
; N/A                                     ; None                                                ; 22.202 ns  ; F1_readADC_multimodes:inst2|TCLK23[2]       ; Test_TCLK23[2]     ; AVG[1]     ;
; N/A                                     ; None                                                ; 22.165 ns  ; F1_readADC_multimodes:inst2|TCLK23[3]       ; Test_TCLK23[3]     ; AVG[1]     ;
; N/A                                     ; None                                                ; 22.162 ns  ; F1_readADC_multimodes:inst2|TCLK23[0]       ; Test_TCLK23[0]     ; AVG[1]     ;
; N/A                                     ; None                                                ; 22.151 ns  ; F20_EmulateADC:inst1|SRDATA[23]             ; SDOL               ; AVG[1]     ;
; N/A                                     ; None                                                ; 22.090 ns  ; F1_readADC_multimodes:inst2|TCLK23[1]       ; Test_TCLK23[1]     ; AVG[2]     ;
; N/A                                     ; None                                                ; 22.050 ns  ; F1_readADC_multimodes:inst2|TCLK23[1]       ; Test_TCLK23[1]     ; MCLK       ;
; N/A                                     ; None                                                ; 22.017 ns  ; F1_readADC_multimodes:inst2|TCLK23[4]       ; Test_TCLK23[4]     ; AVG[2]     ;
; N/A                                     ; None                                                ; 21.986 ns  ; F1_readADC_multimodes:inst2|TCLK23[2]       ; Test_TCLK23[2]     ; AVG[2]     ;
; N/A                                     ; None                                                ; 21.977 ns  ; F1_readADC_multimodes:inst2|TCLK23[4]       ; Test_TCLK23[4]     ; MCLK       ;
; N/A                                     ; None                                                ; 21.949 ns  ; F1_readADC_multimodes:inst2|TCLK23[3]       ; Test_TCLK23[3]     ; AVG[2]     ;
; N/A                                     ; None                                                ; 21.946 ns  ; F1_readADC_multimodes:inst2|TCLK23[0]       ; Test_TCLK23[0]     ; AVG[2]     ;
; N/A                                     ; None                                                ; 21.946 ns  ; F1_readADC_multimodes:inst2|TCLK23[2]       ; Test_TCLK23[2]     ; MCLK       ;
; N/A                                     ; None                                                ; 21.935 ns  ; F20_EmulateADC:inst1|SRDATA[23]             ; SDOL               ; AVG[2]     ;
; N/A                                     ; None                                                ; 21.909 ns  ; F1_readADC_multimodes:inst2|TCLK23[3]       ; Test_TCLK23[3]     ; MCLK       ;
; N/A                                     ; None                                                ; 21.906 ns  ; F1_readADC_multimodes:inst2|TCLK23[0]       ; Test_TCLK23[0]     ; MCLK       ;
; N/A                                     ; None                                                ; 21.895 ns  ; F20_EmulateADC:inst1|SRDATA[23]             ; SDOL               ; MCLK       ;
; N/A                                     ; None                                                ; 21.888 ns  ; F20_EmulateADC:inst1|SRDATA[23]             ; SDOR               ; SR[1]      ;
; N/A                                     ; None                                                ; 21.507 ns  ; F1_readADC_multimodes:inst2|TCLK23[1]       ; Test_TCLK23[1]     ; SR[1]      ;
; N/A                                     ; None                                                ; 21.434 ns  ; F1_readADC_multimodes:inst2|TCLK23[4]       ; Test_TCLK23[4]     ; SR[1]      ;
; N/A                                     ; None                                                ; 21.403 ns  ; F1_readADC_multimodes:inst2|TCLK23[2]       ; Test_TCLK23[2]     ; SR[1]      ;
; N/A                                     ; None                                                ; 21.366 ns  ; F1_readADC_multimodes:inst2|TCLK23[3]       ; Test_TCLK23[3]     ; SR[1]      ;
; N/A                                     ; None                                                ; 21.363 ns  ; F1_readADC_multimodes:inst2|TCLK23[0]       ; Test_TCLK23[0]     ; SR[1]      ;
; N/A                                     ; None                                                ; 21.352 ns  ; F20_EmulateADC:inst1|SRDATA[23]             ; SDOL               ; SR[1]      ;
; N/A                                     ; None                                                ; 20.695 ns  ; F20_EmulateADC:inst1|SRDATA[23]             ; SDOR               ; SR[2]      ;
; N/A                                     ; None                                                ; 20.314 ns  ; F1_readADC_multimodes:inst2|TCLK23[1]       ; Test_TCLK23[1]     ; SR[2]      ;
; N/A                                     ; None                                                ; 20.241 ns  ; F1_readADC_multimodes:inst2|TCLK23[4]       ; Test_TCLK23[4]     ; SR[2]      ;
; N/A                                     ; None                                                ; 20.210 ns  ; F1_readADC_multimodes:inst2|TCLK23[2]       ; Test_TCLK23[2]     ; SR[2]      ;
; N/A                                     ; None                                                ; 20.173 ns  ; F1_readADC_multimodes:inst2|TCLK23[3]       ; Test_TCLK23[3]     ; SR[2]      ;
; N/A                                     ; None                                                ; 20.170 ns  ; F1_readADC_multimodes:inst2|TCLK23[0]       ; Test_TCLK23[0]     ; SR[2]      ;
; N/A                                     ; None                                                ; 20.159 ns  ; F20_EmulateADC:inst1|SRDATA[23]             ; SDOL               ; SR[2]      ;
; N/A                                     ; None                                                ; 18.785 ns  ; F1_readADC_multimodes:inst2|AVGen_SCK       ; SCKR               ; AVG[0]     ;
; N/A                                     ; None                                                ; 18.761 ns  ; F1_readADC_multimodes:inst2|AVGen_SCK       ; SCKR               ; SR[0]      ;
; N/A                                     ; None                                                ; 18.704 ns  ; F1_readADC_multimodes:inst2|CNVclk_cnt[2]   ; Test_CNVclk_cnt[2] ; AVG[2]     ;
; N/A                                     ; None                                                ; 18.700 ns  ; F1_readADC_multimodes:inst2|AVGen_SCK       ; SCKR               ; AVG[1]     ;
; N/A                                     ; None                                                ; 18.664 ns  ; F1_readADC_multimodes:inst2|CNVclk_cnt[2]   ; Test_CNVclk_cnt[2] ; MCLK       ;
; N/A                                     ; None                                                ; 18.656 ns  ; F1_readADC_multimodes:inst2|CNVclk_cnt[5]   ; Test_CNVclk_cnt[5] ; AVG[2]     ;
; N/A                                     ; None                                                ; 18.652 ns  ; F1_readADC_multimodes:inst2|CNVclk_cnt[2]   ; Test_CNVclk_cnt[2] ; AVG[1]     ;
; N/A                                     ; None                                                ; 18.640 ns  ; F1_readADC_multimodes:inst2|CNVclk_cnt[2]   ; Test_CNVclk_cnt[2] ; AVG[0]     ;
; N/A                                     ; None                                                ; 18.616 ns  ; F1_readADC_multimodes:inst2|CNVclk_cnt[5]   ; Test_CNVclk_cnt[5] ; MCLK       ;
; N/A                                     ; None                                                ; 18.604 ns  ; F1_readADC_multimodes:inst2|CNVclk_cnt[5]   ; Test_CNVclk_cnt[5] ; AVG[1]     ;
; N/A                                     ; None                                                ; 18.592 ns  ; F1_readADC_multimodes:inst2|CNVclk_cnt[5]   ; Test_CNVclk_cnt[5] ; AVG[0]     ;
; N/A                                     ; None                                                ; 18.484 ns  ; F1_readADC_multimodes:inst2|T_CNVen_SCK     ; SCKR               ; AVG[2]     ;
; N/A                                     ; None                                                ; 18.444 ns  ; F1_readADC_multimodes:inst2|T_CNVen_SCK     ; SCKR               ; MCLK       ;
; N/A                                     ; None                                                ; 18.432 ns  ; F1_readADC_multimodes:inst2|T_CNVen_SCK     ; SCKR               ; AVG[1]     ;
; N/A                                     ; None                                                ; 18.420 ns  ; F1_readADC_multimodes:inst2|T_CNVen_SCK     ; SCKR               ; AVG[0]     ;
; N/A                                     ; None                                                ; 18.302 ns  ; F1_readADC_multimodes:inst2|CNVclk_cnt[3]   ; Test_CNVclk_cnt[3] ; AVG[2]     ;
; N/A                                     ; None                                                ; 18.262 ns  ; F1_readADC_multimodes:inst2|CNVclk_cnt[3]   ; Test_CNVclk_cnt[3] ; MCLK       ;
; N/A                                     ; None                                                ; 18.250 ns  ; F1_readADC_multimodes:inst2|CNVclk_cnt[3]   ; Test_CNVclk_cnt[3] ; AVG[1]     ;
; N/A                                     ; None                                                ; 18.238 ns  ; F1_readADC_multimodes:inst2|CNVclk_cnt[3]   ; Test_CNVclk_cnt[3] ; AVG[0]     ;
; N/A                                     ; None                                                ; 18.145 ns  ; F1_readADC_multimodes:inst2|CNVclk_cnt[4]   ; Test_CNVclk_cnt[4] ; AVG[2]     ;
; N/A                                     ; None                                                ; 18.105 ns  ; F1_readADC_multimodes:inst2|CNVclk_cnt[4]   ; Test_CNVclk_cnt[4] ; MCLK       ;
; N/A                                     ; None                                                ; 18.094 ns  ; F1_readADC_multimodes:inst2|CNVclk_cnt[1]   ; Test_CNVclk_cnt[1] ; AVG[2]     ;
; N/A                                     ; None                                                ; 18.093 ns  ; F1_readADC_multimodes:inst2|CNVclk_cnt[4]   ; Test_CNVclk_cnt[4] ; AVG[1]     ;
; N/A                                     ; None                                                ; 18.083 ns  ; F1_readADC_multimodes:inst2|CNVclk_cnt[0]   ; Test_CNVclk_cnt[0] ; AVG[2]     ;
; N/A                                     ; None                                                ; 18.081 ns  ; F1_readADC_multimodes:inst2|CNVclk_cnt[4]   ; Test_CNVclk_cnt[4] ; AVG[0]     ;
; N/A                                     ; None                                                ; 18.054 ns  ; F1_readADC_multimodes:inst2|CNVclk_cnt[1]   ; Test_CNVclk_cnt[1] ; MCLK       ;
; N/A                                     ; None                                                ; 18.048 ns  ; F1_readADC_multimodes:inst2|CNVclk_cnt[2]   ; Test_CNVclk_cnt[2] ; SR[0]      ;
; N/A                                     ; None                                                ; 18.043 ns  ; F1_readADC_multimodes:inst2|CNVclk_cnt[0]   ; Test_CNVclk_cnt[0] ; MCLK       ;
; N/A                                     ; None                                                ; 18.042 ns  ; F1_readADC_multimodes:inst2|CNVclk_cnt[1]   ; Test_CNVclk_cnt[1] ; AVG[1]     ;
; N/A                                     ; None                                                ; 18.031 ns  ; F1_readADC_multimodes:inst2|CNVclk_cnt[0]   ; Test_CNVclk_cnt[0] ; AVG[1]     ;
; N/A                                     ; None                                                ; 18.030 ns  ; F1_readADC_multimodes:inst2|CNVclk_cnt[1]   ; Test_CNVclk_cnt[1] ; AVG[0]     ;
; N/A                                     ; None                                                ; 18.019 ns  ; F1_readADC_multimodes:inst2|CNVclk_cnt[0]   ; Test_CNVclk_cnt[0] ; AVG[0]     ;
; N/A                                     ; None                                                ; 18.000 ns  ; F1_readADC_multimodes:inst2|CNVclk_cnt[5]   ; Test_CNVclk_cnt[5] ; SR[0]      ;
; N/A                                     ; None                                                ; 17.954 ns  ; F1_readADC_multimodes:inst2|AVGen_SCK       ; SCKR               ; MCLK       ;
; N/A                                     ; None                                                ; 17.901 ns  ; F1_readADC_multimodes:inst2|AVGen_SCK       ; SCKR               ; SR[1]      ;
; N/A                                     ; None                                                ; 17.828 ns  ; F1_readADC_multimodes:inst2|T_CNVen_SCK     ; SCKR               ; SR[0]      ;
; N/A                                     ; None                                                ; 17.740 ns  ; F1_readADC_multimodes:inst2|T_CNVen_SHFT    ; Test_ADC_SHIFT     ; AVG[2]     ;
; N/A                                     ; None                                                ; 17.718 ns  ; F1_readADC_multimodes:inst2|CNVclk_cnt[2]   ; Test_CNVclk_cnt[2] ; SR[1]      ;
; N/A                                     ; None                                                ; 17.700 ns  ; F1_readADC_multimodes:inst2|T_CNVen_SHFT    ; Test_ADC_SHIFT     ; MCLK       ;
; N/A                                     ; None                                                ; 17.688 ns  ; F1_readADC_multimodes:inst2|T_CNVen_SHFT    ; Test_ADC_SHIFT     ; AVG[1]     ;
; N/A                                     ; None                                                ; 17.682 ns  ; F1_readADC_multimodes:inst2|T_CNVen_SHFT    ; Test_TCNVen_SHFT   ; AVG[2]     ;
; N/A                                     ; None                                                ; 17.676 ns  ; F1_readADC_multimodes:inst2|T_CNVen_SHFT    ; Test_ADC_SHIFT     ; AVG[0]     ;
; N/A                                     ; None                                                ; 17.670 ns  ; F1_readADC_multimodes:inst2|CNVclk_cnt[5]   ; Test_CNVclk_cnt[5] ; SR[1]      ;
; N/A                                     ; None                                                ; 17.665 ns  ; F1_readADC_multimodes:inst2|AVGen_READ      ; Test_ADC_SHIFT     ; AVG[0]     ;
; N/A                                     ; None                                                ; 17.646 ns  ; F1_readADC_multimodes:inst2|CNVclk_cnt[3]   ; Test_CNVclk_cnt[3] ; SR[0]      ;
; N/A                                     ; None                                                ; 17.642 ns  ; F1_readADC_multimodes:inst2|T_CNVen_SHFT    ; Test_TCNVen_SHFT   ; MCLK       ;
; N/A                                     ; None                                                ; 17.641 ns  ; F1_readADC_multimodes:inst2|AVGen_READ      ; Test_ADC_SHIFT     ; SR[0]      ;
; N/A                                     ; None                                                ; 17.630 ns  ; F1_readADC_multimodes:inst2|T_CNVen_SHFT    ; Test_TCNVen_SHFT   ; AVG[1]     ;
; N/A                                     ; None                                                ; 17.618 ns  ; F1_readADC_multimodes:inst2|T_CNVen_SHFT    ; Test_TCNVen_SHFT   ; AVG[0]     ;
; N/A                                     ; None                                                ; 17.580 ns  ; F1_readADC_multimodes:inst2|AVGen_READ      ; Test_ADC_SHIFT     ; AVG[1]     ;
; N/A                                     ; None                                                ; 17.567 ns  ; F1_readADC_multimodes:inst2|CNVen_SCK       ; Test_ENVen_SCK     ; AVG[2]     ;
; N/A                                     ; None                                                ; 17.551 ns  ; F1_readADC_multimodes:inst2|CNVen_SHFT      ; Test_CNVen_SHFT    ; AVG[2]     ;
; N/A                                     ; None                                                ; 17.527 ns  ; F1_readADC_multimodes:inst2|CNVen_SCK       ; Test_ENVen_SCK     ; MCLK       ;
; N/A                                     ; None                                                ; 17.515 ns  ; F1_readADC_multimodes:inst2|CNVen_SCK       ; Test_ENVen_SCK     ; AVG[1]     ;
; N/A                                     ; None                                                ; 17.511 ns  ; F1_readADC_multimodes:inst2|CNVen_SHFT      ; Test_CNVen_SHFT    ; MCLK       ;
; N/A                                     ; None                                                ; 17.503 ns  ; F1_readADC_multimodes:inst2|CNVen_SCK       ; Test_ENVen_SCK     ; AVG[0]     ;
; N/A                                     ; None                                                ; 17.499 ns  ; F1_readADC_multimodes:inst2|CNVen_SHFT      ; Test_CNVen_SHFT    ; AVG[1]     ;
; N/A                                     ; None                                                ; 17.498 ns  ; F1_readADC_multimodes:inst2|T_CNVen_SCK     ; SCKR               ; SR[1]      ;
; N/A                                     ; None                                                ; 17.489 ns  ; F1_readADC_multimodes:inst2|CNVclk_cnt[4]   ; Test_CNVclk_cnt[4] ; SR[0]      ;
; N/A                                     ; None                                                ; 17.487 ns  ; F1_readADC_multimodes:inst2|CNVen_SHFT      ; Test_CNVen_SHFT    ; AVG[0]     ;
; N/A                                     ; None                                                ; 17.486 ns  ; F1_readADC_multimodes:inst2|AVGen_SCK       ; Test_ADC_CLK       ; AVG[0]     ;
; N/A                                     ; None                                                ; 17.486 ns  ; F1_readADC_multimodes:inst2|AVGen_SCK       ; SCKL               ; AVG[0]     ;
; N/A                                     ; None                                                ; 17.462 ns  ; F1_readADC_multimodes:inst2|AVGen_SCK       ; Test_ADC_CLK       ; SR[0]      ;
; N/A                                     ; None                                                ; 17.462 ns  ; F1_readADC_multimodes:inst2|AVGen_SCK       ; SCKL               ; SR[0]      ;
; N/A                                     ; None                                                ; 17.438 ns  ; F1_readADC_multimodes:inst2|CNVclk_cnt[1]   ; Test_CNVclk_cnt[1] ; SR[0]      ;
; N/A                                     ; None                                                ; 17.427 ns  ; F1_readADC_multimodes:inst2|CNVclk_cnt[0]   ; Test_CNVclk_cnt[0] ; SR[0]      ;
; N/A                                     ; None                                                ; 17.401 ns  ; F1_readADC_multimodes:inst2|AVGen_SCK       ; Test_ADC_CLK       ; AVG[1]     ;
; N/A                                     ; None                                                ; 17.401 ns  ; F1_readADC_multimodes:inst2|AVGen_SCK       ; SCKL               ; AVG[1]     ;
; N/A                                     ; None                                                ; 17.316 ns  ; F1_readADC_multimodes:inst2|CNVclk_cnt[3]   ; Test_CNVclk_cnt[3] ; SR[1]      ;
; N/A                                     ; None                                                ; 17.283 ns  ; F1_readADC_multimodes:inst2|MCLK_divider[6] ; Test_ADC_SHIFT     ; MCLK       ;
; N/A                                     ; None                                                ; 17.185 ns  ; F1_readADC_multimodes:inst2|T_CNVen_SCK     ; Test_ADC_CLK       ; AVG[2]     ;
; N/A                                     ; None                                                ; 17.185 ns  ; F1_readADC_multimodes:inst2|T_CNVen_SCK     ; SCKL               ; AVG[2]     ;
; N/A                                     ; None                                                ; 17.159 ns  ; F1_readADC_multimodes:inst2|CNVclk_cnt[4]   ; Test_CNVclk_cnt[4] ; SR[1]      ;
; N/A                                     ; None                                                ; 17.145 ns  ; F1_readADC_multimodes:inst2|T_CNVen_SCK     ; Test_ADC_CLK       ; MCLK       ;
; N/A                                     ; None                                                ; 17.145 ns  ; F1_readADC_multimodes:inst2|T_CNVen_SCK     ; SCKL               ; MCLK       ;
; N/A                                     ; None                                                ; 17.133 ns  ; F1_readADC_multimodes:inst2|T_CNVen_SCK     ; Test_ADC_CLK       ; AVG[1]     ;
; N/A                                     ; None                                                ; 17.133 ns  ; F1_readADC_multimodes:inst2|T_CNVen_SCK     ; SCKL               ; AVG[1]     ;
; N/A                                     ; None                                                ; 17.121 ns  ; F1_readADC_multimodes:inst2|T_CNVen_SCK     ; Test_ADC_CLK       ; AVG[0]     ;
; N/A                                     ; None                                                ; 17.121 ns  ; F1_readADC_multimodes:inst2|T_CNVen_SCK     ; SCKL               ; AVG[0]     ;
; N/A                                     ; None                                                ; 17.108 ns  ; F1_readADC_multimodes:inst2|CNVclk_cnt[1]   ; Test_CNVclk_cnt[1] ; SR[1]      ;
; N/A                                     ; None                                                ; 17.108 ns  ; F1_readADC_multimodes:inst2|MCLK_divider[6] ; SCKR               ; MCLK       ;
; N/A                                     ; None                                                ; 17.097 ns  ; F1_readADC_multimodes:inst2|CNVclk_cnt[0]   ; Test_CNVclk_cnt[0] ; SR[1]      ;
; N/A                                     ; None                                                ; 17.084 ns  ; F1_readADC_multimodes:inst2|T_CNVen_SHFT    ; Test_ADC_SHIFT     ; SR[0]      ;
; N/A                                     ; None                                                ; 17.069 ns  ; F1_readADC_multimodes:inst2|AVGen_SCK       ; SCKR               ; AVG[2]     ;
; N/A                                     ; None                                                ; 17.026 ns  ; F1_readADC_multimodes:inst2|T_CNVen_SHFT    ; Test_TCNVen_SHFT   ; SR[0]      ;
; N/A                                     ; None                                                ; 16.933 ns  ; F20_EmulateADC:inst1|BUSY_on                ; BUSYL              ; AVG[0]     ;
; N/A                                     ; None                                                ; 16.928 ns  ; F1_readADC_multimodes:inst2|CNVclk_cnt[2]   ; Test_CNVclk_cnt[2] ; SR[2]      ;
; N/A                                     ; None                                                ; 16.911 ns  ; F1_readADC_multimodes:inst2|CNVen_SCK       ; Test_ENVen_SCK     ; SR[0]      ;
; N/A                                     ; None                                                ; 16.909 ns  ; F20_EmulateADC:inst1|BUSY_on                ; BUSYL              ; SR[0]      ;
; N/A                                     ; None                                                ; 16.895 ns  ; F1_readADC_multimodes:inst2|CNVen_SHFT      ; Test_CNVen_SHFT    ; SR[0]      ;
; N/A                                     ; None                                                ; 16.880 ns  ; F1_readADC_multimodes:inst2|CNVclk_cnt[5]   ; Test_CNVclk_cnt[5] ; SR[2]      ;
; N/A                                     ; None                                                ; 16.853 ns  ; F1_readADC_multimodes:inst2|T_CNVen_SCK     ; Test_TCNVen_SCK    ; AVG[2]     ;
; N/A                                     ; None                                                ; 16.850 ns  ; F1_readADC_multimodes:inst2|DOUTR[1]        ; DOUTR[1]           ; MCLK       ;
; N/A                                     ; None                                                ; 16.848 ns  ; F1_readADC_multimodes:inst2|DOUTL[13]       ; DOUTL[13]          ; MCLK       ;
; N/A                                     ; None                                                ; 16.848 ns  ; F20_EmulateADC:inst1|BUSY_on                ; BUSYL              ; AVG[1]     ;
; N/A                                     ; None                                                ; 16.834 ns  ; F1_readADC_multimodes:inst2|AVGen_READ      ; Test_ADC_SHIFT     ; MCLK       ;
; N/A                                     ; None                                                ; 16.813 ns  ; F1_readADC_multimodes:inst2|T_CNVen_SCK     ; Test_TCNVen_SCK    ; MCLK       ;
; N/A                                     ; None                                                ; 16.801 ns  ; F1_readADC_multimodes:inst2|T_CNVen_SCK     ; Test_TCNVen_SCK    ; AVG[1]     ;
; N/A                                     ; None                                                ; 16.789 ns  ; F1_readADC_multimodes:inst2|T_CNVen_SCK     ; Test_TCNVen_SCK    ; AVG[0]     ;
; N/A                                     ; None                                                ; 16.781 ns  ; F1_readADC_multimodes:inst2|AVGen_READ      ; Test_ADC_SHIFT     ; SR[1]      ;
; N/A                                     ; None                                                ; 16.754 ns  ; F1_readADC_multimodes:inst2|T_CNVen_SHFT    ; Test_ADC_SHIFT     ; SR[1]      ;
; N/A                                     ; None                                                ; 16.708 ns  ; F1_readADC_multimodes:inst2|T_CNVen_SCK     ; SCKR               ; SR[2]      ;
; N/A                                     ; None                                                ; 16.696 ns  ; F1_readADC_multimodes:inst2|T_CNVen_SHFT    ; Test_TCNVen_SHFT   ; SR[1]      ;
; N/A                                     ; None                                                ; 16.655 ns  ; F1_readADC_multimodes:inst2|AVGen_SCK       ; Test_ADC_CLK       ; MCLK       ;
; N/A                                     ; None                                                ; 16.655 ns  ; F1_readADC_multimodes:inst2|AVGen_SCK       ; SCKL               ; MCLK       ;
; N/A                                     ; None                                                ; 16.613 ns  ; F1_readADC_multimodes:inst2|MCLK_divider[0] ; Test_ADC_SHIFT     ; MCLK       ;
; N/A                                     ; None                                                ; 16.602 ns  ; F1_readADC_multimodes:inst2|AVGen_SCK       ; Test_ADC_CLK       ; SR[1]      ;
; N/A                                     ; None                                                ; 16.602 ns  ; F1_readADC_multimodes:inst2|AVGen_SCK       ; SCKL               ; SR[1]      ;
; N/A                                     ; None                                                ; 16.581 ns  ; F1_readADC_multimodes:inst2|CNVen_SCK       ; Test_ENVen_SCK     ; SR[1]      ;
; N/A                                     ; None                                                ; 16.565 ns  ; F1_readADC_multimodes:inst2|CNVen_SHFT      ; Test_CNVen_SHFT    ; SR[1]      ;
; N/A                                     ; None                                                ; 16.529 ns  ; F1_readADC_multimodes:inst2|T_CNVen_SCK     ; Test_ADC_CLK       ; SR[0]      ;
; N/A                                     ; None                                                ; 16.529 ns  ; F1_readADC_multimodes:inst2|T_CNVen_SCK     ; SCKL               ; SR[0]      ;
; N/A                                     ; None                                                ; 16.526 ns  ; F1_readADC_multimodes:inst2|CNVclk_cnt[3]   ; Test_CNVclk_cnt[3] ; SR[2]      ;
; N/A                                     ; None                                                ; 16.506 ns  ; F1_readADC_multimodes:inst2|DOUTR[9]        ; DOUTR[9]           ; MCLK       ;
; N/A                                     ; None                                                ; 16.448 ns  ; F1_readADC_multimodes:inst2|MCLK_divider[5] ; Test_ADC_SHIFT     ; MCLK       ;
; N/A                                     ; None                                                ; 16.438 ns  ; F1_readADC_multimodes:inst2|MCLK_divider[0] ; SCKR               ; MCLK       ;
; N/A                                     ; None                                                ; 16.424 ns  ; F20_EmulateADC:inst1|BUSY_on                ; BUSYR              ; AVG[0]     ;
; N/A                                     ; None                                                ; 16.400 ns  ; F20_EmulateADC:inst1|BUSY_on                ; BUSYR              ; SR[0]      ;
; N/A                                     ; None                                                ; 16.399 ns  ; F1_readADC_multimodes:inst2|MCLK_divider[3] ; Test_ADC_SHIFT     ; MCLK       ;
; N/A                                     ; None                                                ; 16.391 ns  ; F1_readADC_multimodes:inst2|AVGen_SCK       ; Test_AVGen_SCK     ; AVG[0]     ;
; N/A                                     ; None                                                ; 16.375 ns  ; F1_readADC_multimodes:inst2|AVG_count[2]    ; Test_AVG_count[2]  ; AVG[0]     ;
; N/A                                     ; None                                                ; 16.369 ns  ; F1_readADC_multimodes:inst2|CNVclk_cnt[4]   ; Test_CNVclk_cnt[4] ; SR[2]      ;
; N/A                                     ; None                                                ; 16.367 ns  ; F1_readADC_multimodes:inst2|AVGen_SCK       ; Test_AVGen_SCK     ; SR[0]      ;
; N/A                                     ; None                                                ; 16.351 ns  ; F1_readADC_multimodes:inst2|AVG_count[2]    ; Test_AVG_count[2]  ; SR[0]      ;
; N/A                                     ; None                                                ; 16.344 ns  ; F1_readADC_multimodes:inst2|AVGen_SCK       ; SCKR               ; SR[2]      ;
; N/A                                     ; None                                                ; 16.339 ns  ; F20_EmulateADC:inst1|BUSY_on                ; BUSYR              ; AVG[1]     ;
; N/A                                     ; None                                                ; 16.333 ns  ; F1_readADC_multimodes:inst2|DOUTL[21]       ; DOUTL[21]          ; MCLK       ;
; N/A                                     ; None                                                ; 16.318 ns  ; F1_readADC_multimodes:inst2|CNVclk_cnt[1]   ; Test_CNVclk_cnt[1] ; SR[2]      ;
; N/A                                     ; None                                                ; 16.307 ns  ; F1_readADC_multimodes:inst2|CNVclk_cnt[0]   ; Test_CNVclk_cnt[0] ; SR[2]      ;
; N/A                                     ; None                                                ; 16.306 ns  ; F1_readADC_multimodes:inst2|AVGen_SCK       ; Test_AVGen_SCK     ; AVG[1]     ;
; N/A                                     ; None                                                ; 16.290 ns  ; F1_readADC_multimodes:inst2|AVG_count[2]    ; Test_AVG_count[2]  ; AVG[1]     ;
; N/A                                     ; None                                                ; 16.273 ns  ; F1_readADC_multimodes:inst2|MCLK_divider[5] ; SCKR               ; MCLK       ;
; N/A                                     ; None                                                ; 16.224 ns  ; F1_readADC_multimodes:inst2|MCLK_divider[3] ; SCKR               ; MCLK       ;
; N/A                                     ; None                                                ; 16.216 ns  ; F1_readADC_multimodes:inst2|MCLK_divider[4] ; Test_ADC_SHIFT     ; MCLK       ;
; N/A                                     ; None                                                ; 16.199 ns  ; F1_readADC_multimodes:inst2|T_CNVen_SCK     ; Test_ADC_CLK       ; SR[1]      ;
; N/A                                     ; None                                                ; 16.199 ns  ; F1_readADC_multimodes:inst2|T_CNVen_SCK     ; SCKL               ; SR[1]      ;
; N/A                                     ; None                                                ; 16.197 ns  ; F1_readADC_multimodes:inst2|T_CNVen_SCK     ; Test_TCNVen_SCK    ; SR[0]      ;
; N/A                                     ; None                                                ; 16.176 ns  ; F1_readADC_multimodes:inst2|MCLK_divider[1] ; Test_ADC_SHIFT     ; MCLK       ;
; N/A                                     ; None                                                ; 16.110 ns  ; F1_readADC_multimodes:inst2|DOUTL[12]       ; DOUTL[12]          ; MCLK       ;
; N/A                                     ; None                                                ; 16.102 ns  ; F20_EmulateADC:inst1|BUSY_on                ; BUSYL              ; MCLK       ;
; N/A                                     ; None                                                ; 16.095 ns  ; F1_readADC_multimodes:inst2|MCLK_divider[2] ; Test_ADC_SHIFT     ; MCLK       ;
; N/A                                     ; None                                                ; 16.049 ns  ; F20_EmulateADC:inst1|BUSY_on                ; BUSYL              ; SR[1]      ;
; N/A                                     ; None                                                ; 16.041 ns  ; F1_readADC_multimodes:inst2|MCLK_divider[4] ; SCKR               ; MCLK       ;
; N/A                                     ; None                                                ; 16.013 ns  ; F1_readADC_multimodes:inst2|DOUTL[8]        ; DOUTL[8]           ; MCLK       ;
; N/A                                     ; None                                                ; 16.001 ns  ; F1_readADC_multimodes:inst2|MCLK_divider[1] ; SCKR               ; MCLK       ;
; N/A                                     ; None                                                ; 15.990 ns  ; F1_readADC_multimodes:inst2|DOUTR[6]        ; DOUTR[6]           ; MCLK       ;
; N/A                                     ; None                                                ; 15.964 ns  ; F1_readADC_multimodes:inst2|T_CNVen_SHFT    ; Test_ADC_SHIFT     ; SR[2]      ;
; N/A                                     ; None                                                ; 15.955 ns  ; F1_readADC_multimodes:inst2|DOUTR[22]       ; DOUTR[22]          ; MCLK       ;
; N/A                                     ; None                                                ; 15.949 ns  ; F1_readADC_multimodes:inst2|AVGen_READ      ; Test_ADC_SHIFT     ; AVG[2]     ;
; N/A                                     ; None                                                ; 15.925 ns  ; F1_readADC_multimodes:inst2|DOUTR[14]       ; DOUTR[14]          ; MCLK       ;
; N/A                                     ; None                                                ; 15.920 ns  ; F1_readADC_multimodes:inst2|MCLK_divider[2] ; SCKR               ; MCLK       ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;                                             ;                    ;            ;
+-----------------------------------------+-----------------------------------------------------+------------+---------------------------------------------+--------------------+------------+


+--------------------------------------------------------------------------+
; tpd                                                                      ;
+-------+-------------------+-----------------+--------+-------------------+
; Slack ; Required P2P Time ; Actual P2P Time ; From   ; To                ;
+-------+-------------------+-----------------+--------+-------------------+
; N/A   ; None              ; 17.323 ns       ; AVG[2] ; Test_ADC_SHIFT    ;
; N/A   ; None              ; 17.271 ns       ; AVG[1] ; Test_ADC_SHIFT    ;
; N/A   ; None              ; 17.259 ns       ; AVG[0] ; Test_ADC_SHIFT    ;
; N/A   ; None              ; 17.148 ns       ; AVG[2] ; SCKR              ;
; N/A   ; None              ; 17.096 ns       ; AVG[1] ; SCKR              ;
; N/A   ; None              ; 17.084 ns       ; AVG[0] ; SCKR              ;
; N/A   ; None              ; 16.667 ns       ; SR[0]  ; Test_ADC_SHIFT    ;
; N/A   ; None              ; 16.492 ns       ; SR[0]  ; SCKR              ;
; N/A   ; None              ; 16.337 ns       ; SR[1]  ; Test_ADC_SHIFT    ;
; N/A   ; None              ; 16.162 ns       ; SR[1]  ; SCKR              ;
; N/A   ; None              ; 15.849 ns       ; AVG[2] ; Test_ADC_CLK      ;
; N/A   ; None              ; 15.849 ns       ; AVG[2] ; SCKL              ;
; N/A   ; None              ; 15.797 ns       ; AVG[1] ; Test_ADC_CLK      ;
; N/A   ; None              ; 15.797 ns       ; AVG[1] ; SCKL              ;
; N/A   ; None              ; 15.785 ns       ; AVG[0] ; Test_ADC_CLK      ;
; N/A   ; None              ; 15.785 ns       ; AVG[0] ; SCKL              ;
; N/A   ; None              ; 15.547 ns       ; SR[2]  ; Test_ADC_SHIFT    ;
; N/A   ; None              ; 15.446 ns       ; AVG[2] ; Test_ReadCLK      ;
; N/A   ; None              ; 15.394 ns       ; AVG[1] ; Test_ReadCLK      ;
; N/A   ; None              ; 15.382 ns       ; AVG[0] ; Test_ReadCLK      ;
; N/A   ; None              ; 15.372 ns       ; SR[2]  ; SCKR              ;
; N/A   ; None              ; 15.193 ns       ; SR[0]  ; Test_ADC_CLK      ;
; N/A   ; None              ; 15.193 ns       ; SR[0]  ; SCKL              ;
; N/A   ; None              ; 14.863 ns       ; SR[1]  ; Test_ADC_CLK      ;
; N/A   ; None              ; 14.863 ns       ; SR[1]  ; SCKL              ;
; N/A   ; None              ; 14.790 ns       ; SR[0]  ; Test_ReadCLK      ;
; N/A   ; None              ; 14.460 ns       ; SR[1]  ; Test_ReadCLK      ;
; N/A   ; None              ; 14.410 ns       ; MCLK   ; Test_ADC_SHIFT    ;
; N/A   ; None              ; 14.235 ns       ; MCLK   ; SCKR              ;
; N/A   ; None              ; 14.073 ns       ; SR[2]  ; Test_ADC_CLK      ;
; N/A   ; None              ; 14.073 ns       ; SR[2]  ; SCKL              ;
; N/A   ; None              ; 13.670 ns       ; SR[2]  ; Test_ReadCLK      ;
; N/A   ; None              ; 12.936 ns       ; MCLK   ; Test_ADC_CLK      ;
; N/A   ; None              ; 12.936 ns       ; MCLK   ; SCKL              ;
; N/A   ; None              ; 12.784 ns       ; AVG[1] ; Test_SEL_RDCLK[3] ;
; N/A   ; None              ; 12.533 ns       ; MCLK   ; Test_ReadCLK      ;
; N/A   ; None              ; 12.500 ns       ; SR[0]  ; Fsox128           ;
; N/A   ; None              ; 12.462 ns       ; SR[0]  ; Test_SEL_RDCLK[3] ;
; N/A   ; None              ; 12.330 ns       ; AVG[0] ; Test_SEL_RDCLK[3] ;
; N/A   ; None              ; 12.307 ns       ; AVG[1] ; Test_SEL_RDCLK[2] ;
; N/A   ; None              ; 12.132 ns       ; SR[1]  ; Test_SEL_RDCLK[3] ;
; N/A   ; None              ; 12.127 ns       ; SR[1]  ; Fsox128           ;
; N/A   ; None              ; 11.985 ns       ; SR[0]  ; Test_SEL_RDCLK[2] ;
; N/A   ; None              ; 11.972 ns       ; AVG[0] ; Test_SEL_RDCLK[2] ;
; N/A   ; None              ; 11.833 ns       ; AVG[2] ; Test_SEL_RDCLK[3] ;
; N/A   ; None              ; 11.827 ns       ; AVG[0] ; Fsox128           ;
; N/A   ; None              ; 11.742 ns       ; AVG[1] ; Fsox128           ;
; N/A   ; None              ; 11.655 ns       ; SR[1]  ; Test_SEL_RDCLK[2] ;
; N/A   ; None              ; 11.535 ns       ; AVG[0] ; nFS               ;
; N/A   ; None              ; 11.511 ns       ; SR[0]  ; nFS               ;
; N/A   ; None              ; 11.450 ns       ; AVG[1] ; nFS               ;
; N/A   ; None              ; 11.349 ns       ; SR[2]  ; Test_SEL_RDCLK[3] ;
; N/A   ; None              ; 10.944 ns       ; AVG[2] ; Fsox128           ;
; N/A   ; None              ; 10.937 ns       ; SR[0]  ; Fso               ;
; N/A   ; None              ; 10.865 ns       ; SR[2]  ; Test_SEL_RDCLK[2] ;
; N/A   ; None              ; 10.814 ns       ; AVG[2] ; Test_SEL_RDCLK[2] ;
; N/A   ; None              ; 10.732 ns       ; SR[2]  ; Fsox128           ;
; N/A   ; None              ; 10.651 ns       ; SR[1]  ; nFS               ;
; N/A   ; None              ; 10.298 ns       ; AVG[0] ; Fso               ;
; N/A   ; None              ; 10.213 ns       ; AVG[1] ; Fso               ;
; N/A   ; None              ; 10.145 ns       ; AVG[2] ; Test_SEL_RDCLK[1] ;
; N/A   ; None              ; 10.106 ns       ; AVG[2] ; Test_CK_cycle[4]  ;
; N/A   ; None              ; 10.093 ns       ; AVG[1] ; Test_SEL_RDCLK[1] ;
; N/A   ; None              ; 10.081 ns       ; AVG[0] ; Test_SEL_RDCLK[1] ;
; N/A   ; None              ; 9.819 ns        ; AVG[2] ; nFS               ;
; N/A   ; None              ; 9.818 ns        ; AVG[2] ; Test_SEL_RDCLK[0] ;
; N/A   ; None              ; 9.766 ns        ; AVG[1] ; Test_SEL_RDCLK[0] ;
; N/A   ; None              ; 9.754 ns        ; AVG[0] ; Test_SEL_RDCLK[0] ;
; N/A   ; None              ; 9.681 ns        ; AVG[0] ; Test_SEL_nFS[2]   ;
; N/A   ; None              ; 9.669 ns        ; SR[1]  ; Fso               ;
; N/A   ; None              ; 9.617 ns        ; AQMODE ; Test_ADC_SHIFT    ;
; N/A   ; None              ; 9.596 ns        ; AVG[1] ; Test_SEL_nFS[2]   ;
; N/A   ; None              ; 9.485 ns        ; SR[1]  ; Test_SEL_RDCLK[1] ;
; N/A   ; None              ; 9.462 ns        ; SR[0]  ; Test_SEL_RDCLK[1] ;
; N/A   ; None              ; 9.442 ns        ; AQMODE ; SCKR              ;
; N/A   ; None              ; 9.417 ns        ; SR[0]  ; Test_SEL_nFS[2]   ;
; N/A   ; None              ; 9.321 ns        ; AQMODE ; Test_CK_cycle[2]  ;
; N/A   ; None              ; 9.145 ns        ; SR[0]  ; Test_SEL_RDCLK[0] ;
; N/A   ; None              ; 9.094 ns        ; SR[2]  ; nFS               ;
; N/A   ; None              ; 8.851 ns        ; AVG[2] ; Test_CK_cycle[2]  ;
; N/A   ; None              ; 8.826 ns        ; AVG[0] ; Test_OutOfRange   ;
; N/A   ; None              ; 8.806 ns        ; AQMODE ; Test_CK_cycle[0]  ;
; N/A   ; None              ; 8.799 ns        ; AVG[2] ; Fso               ;
; N/A   ; None              ; 8.797 ns        ; SR[1]  ; Test_SEL_nFS[2]   ;
; N/A   ; None              ; 8.741 ns        ; AVG[1] ; Test_OutOfRange   ;
; N/A   ; None              ; 8.683 ns        ; SR[0]  ; Test_SEL_nFS[1]   ;
; N/A   ; None              ; 8.571 ns        ; SR[2]  ; Fso               ;
; N/A   ; None              ; 8.562 ns        ; AQMODE ; Test_CK_cycle[4]  ;
; N/A   ; None              ; 8.562 ns        ; SR[0]  ; Test_OutOfRange   ;
; N/A   ; None              ; 8.525 ns        ; SR[1]  ; Test_SEL_RDCLK[0] ;
; N/A   ; None              ; 8.331 ns        ; AQMODE ; Test_CK_cycle[1]  ;
; N/A   ; None              ; 8.263 ns        ; AQMODE ; Test_CK_cycle[3]  ;
; N/A   ; None              ; 8.169 ns        ; AVG[1] ; Test_CK_cycle[2]  ;
; N/A   ; None              ; 8.158 ns        ; AVG[1] ; Test_CK_cycle[4]  ;
; N/A   ; None              ; 8.143 ns        ; AQMODE ; Test_ADC_CLK      ;
; N/A   ; None              ; 8.143 ns        ; AQMODE ; SCKL              ;
; N/A   ; None              ; 8.122 ns        ; SR[1]  ; Test_SEL_nFS[1]   ;
; N/A   ; None              ; 8.021 ns        ; AVG[0] ; Test_SEL_nFS[1]   ;
; N/A   ; None              ; 7.966 ns        ; AVG[1] ; Test_SEL_nFS[1]   ;
; N/A   ; None              ; 7.965 ns        ; AVG[2] ; Test_SEL_nFS[2]   ;
; N/A   ; None              ; 7.943 ns        ; AVG[2] ; Test_OutOfRange   ;
; N/A   ; None              ; 7.942 ns        ; SR[1]  ; Test_OutOfRange   ;
; N/A   ; None              ; 7.863 ns        ; AVG[2] ; Test_CK_cycle[1]  ;
; N/A   ; None              ; 7.795 ns        ; AVG[2] ; Test_CK_cycle[3]  ;
; N/A   ; None              ; 7.793 ns        ; AVG[2] ; Test_CK_cycle[0]  ;
; N/A   ; None              ; 7.740 ns        ; AQMODE ; Test_ReadCLK      ;
; N/A   ; None              ; 7.731 ns        ; SR[2]  ; Test_OutOfRange   ;
; N/A   ; None              ; 7.433 ns        ; SR[0]  ; Test_SpdifOK      ;
; N/A   ; None              ; 7.358 ns        ; SR[2]  ; Test_SEL_RDCLK[1] ;
; N/A   ; None              ; 7.240 ns        ; SR[2]  ; Test_SEL_nFS[2]   ;
; N/A   ; None              ; 7.181 ns        ; AVG[0] ; Test_CK_cycle[1]  ;
; N/A   ; None              ; 7.178 ns        ; AVG[1] ; Test_CK_cycle[1]  ;
; N/A   ; None              ; 7.113 ns        ; AVG[0] ; Test_CK_cycle[3]  ;
; N/A   ; None              ; 7.110 ns        ; AVG[1] ; Test_CK_cycle[3]  ;
; N/A   ; None              ; 7.086 ns        ; SR[2]  ; Test_SpdifOK      ;
; N/A   ; None              ; 7.054 ns        ; SR[0]  ; Test_SEL_nFS[0]   ;
; N/A   ; None              ; 7.033 ns        ; SR[2]  ; Test_SEL_RDCLK[0] ;
; N/A   ; None              ; 6.811 ns        ; SR[1]  ; Test_SpdifOK      ;
; N/A   ; None              ; 6.052 ns        ; AVG[0] ; Test_SEL_nFS[0]   ;
+-------+-------------------+-----------------+--------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; th                                                                                                                                                                        ;
+-----------------------------------------+-----------------------------------------------------+-----------+--------+-------------------------------------------+----------+
; Minimum Slack                           ; Required th                                         ; Actual th ; From   ; To                                        ; To Clock ;
+-----------------------------------------+-----------------------------------------------------+-----------+--------+-------------------------------------------+----------+
; N/A                                     ; None                                                ; 6.465 ns  ; AQMODE ; F1_readADC_multimodes:inst2|AVGen_SCK     ; AVG[0]   ;
; N/A                                     ; None                                                ; 6.441 ns  ; AQMODE ; F1_readADC_multimodes:inst2|AVGen_SCK     ; SR[0]    ;
; N/A                                     ; None                                                ; 6.380 ns  ; AQMODE ; F1_readADC_multimodes:inst2|AVGen_SCK     ; AVG[1]   ;
; N/A                                     ; None                                                ; 6.346 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[2]   ;
; N/A                                     ; None                                                ; 6.306 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; MCLK     ;
; N/A                                     ; None                                                ; 6.294 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[1]   ;
; N/A                                     ; None                                                ; 6.282 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[0]   ;
; N/A                                     ; None                                                ; 6.159 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AVG[2]   ;
; N/A                                     ; None                                                ; 6.119 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; MCLK     ;
; N/A                                     ; None                                                ; 6.107 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AVG[1]   ;
; N/A                                     ; None                                                ; 6.095 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AVG[0]   ;
; N/A                                     ; None                                                ; 5.942 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.902 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; MCLK     ;
; N/A                                     ; None                                                ; 5.890 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[1]   ;
; N/A                                     ; None                                                ; 5.878 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[0]   ;
; N/A                                     ; None                                                ; 5.868 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.868 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.868 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.868 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.868 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.828 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; MCLK     ;
; N/A                                     ; None                                                ; 5.828 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; MCLK     ;
; N/A                                     ; None                                                ; 5.828 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; MCLK     ;
; N/A                                     ; None                                                ; 5.828 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; MCLK     ;
; N/A                                     ; None                                                ; 5.828 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; MCLK     ;
; N/A                                     ; None                                                ; 5.816 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[1]   ;
; N/A                                     ; None                                                ; 5.816 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[1]   ;
; N/A                                     ; None                                                ; 5.816 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[1]   ;
; N/A                                     ; None                                                ; 5.816 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[1]   ;
; N/A                                     ; None                                                ; 5.816 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[1]   ;
; N/A                                     ; None                                                ; 5.804 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[0]   ;
; N/A                                     ; None                                                ; 5.804 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[0]   ;
; N/A                                     ; None                                                ; 5.804 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[0]   ;
; N/A                                     ; None                                                ; 5.804 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[0]   ;
; N/A                                     ; None                                                ; 5.804 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[0]   ;
; N/A                                     ; None                                                ; 5.755 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.715 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; MCLK     ;
; N/A                                     ; None                                                ; 5.703 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AVG[1]   ;
; N/A                                     ; None                                                ; 5.691 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AVG[0]   ;
; N/A                                     ; None                                                ; 5.690 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; SR[0]    ;
; N/A                                     ; None                                                ; 5.634 ns  ; AQMODE ; F1_readADC_multimodes:inst2|AVGen_SCK     ; MCLK     ;
; N/A                                     ; None                                                ; 5.617 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.581 ns  ; AQMODE ; F1_readADC_multimodes:inst2|AVGen_SCK     ; SR[1]    ;
; N/A                                     ; None                                                ; 5.577 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; MCLK     ;
; N/A                                     ; None                                                ; 5.565 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AVG[1]   ;
; N/A                                     ; None                                                ; 5.553 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AVG[0]   ;
; N/A                                     ; None                                                ; 5.524 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.503 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; SR[0]    ;
; N/A                                     ; None                                                ; 5.484 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; MCLK     ;
; N/A                                     ; None                                                ; 5.472 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[1]   ;
; N/A                                     ; None                                                ; 5.464 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.464 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.464 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.464 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.464 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.460 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[0]   ;
; N/A                                     ; None                                                ; 5.424 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; MCLK     ;
; N/A                                     ; None                                                ; 5.424 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; MCLK     ;
; N/A                                     ; None                                                ; 5.424 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; MCLK     ;
; N/A                                     ; None                                                ; 5.424 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; MCLK     ;
; N/A                                     ; None                                                ; 5.424 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; MCLK     ;
; N/A                                     ; None                                                ; 5.412 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[1]   ;
; N/A                                     ; None                                                ; 5.412 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[1]   ;
; N/A                                     ; None                                                ; 5.412 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[1]   ;
; N/A                                     ; None                                                ; 5.412 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[1]   ;
; N/A                                     ; None                                                ; 5.412 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[1]   ;
; N/A                                     ; None                                                ; 5.400 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[0]   ;
; N/A                                     ; None                                                ; 5.400 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[0]   ;
; N/A                                     ; None                                                ; 5.400 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[0]   ;
; N/A                                     ; None                                                ; 5.400 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[0]   ;
; N/A                                     ; None                                                ; 5.400 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[0]   ;
; N/A                                     ; None                                                ; 5.360 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; SR[1]    ;
; N/A                                     ; None                                                ; 5.286 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; SR[0]    ;
; N/A                                     ; None                                                ; 5.212 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; SR[0]    ;
; N/A                                     ; None                                                ; 5.212 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[0]    ;
; N/A                                     ; None                                                ; 5.212 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; SR[0]    ;
; N/A                                     ; None                                                ; 5.212 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[0]    ;
; N/A                                     ; None                                                ; 5.212 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[0]    ;
; N/A                                     ; None                                                ; 5.173 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; SR[1]    ;
; N/A                                     ; None                                                ; 5.142 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.132 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|AVG_count[4]  ; AVG[0]   ;
; N/A                                     ; None                                                ; 5.131 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|AVG_count[2]  ; AVG[0]   ;
; N/A                                     ; None                                                ; 5.108 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|AVG_count[4]  ; SR[0]    ;
; N/A                                     ; None                                                ; 5.107 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|AVG_count[2]  ; SR[0]    ;
; N/A                                     ; None                                                ; 5.102 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; MCLK     ;
; N/A                                     ; None                                                ; 5.099 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; SR[0]    ;
; N/A                                     ; None                                                ; 5.090 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[1]   ;
; N/A                                     ; None                                                ; 5.078 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[0]   ;
; N/A                                     ; None                                                ; 5.047 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|AVG_count[4]  ; AVG[1]   ;
; N/A                                     ; None                                                ; 5.046 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.046 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.046 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|AVG_count[2]  ; AVG[1]   ;
; N/A                                     ; None                                                ; 5.046 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.046 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.046 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[2]   ;
; N/A                                     ; None                                                ; 5.006 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; MCLK     ;
; N/A                                     ; None                                                ; 5.006 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; MCLK     ;
; N/A                                     ; None                                                ; 5.006 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; MCLK     ;
; N/A                                     ; None                                                ; 5.006 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; MCLK     ;
; N/A                                     ; None                                                ; 5.006 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; MCLK     ;
; N/A                                     ; None                                                ; 4.994 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[1]   ;
; N/A                                     ; None                                                ; 4.994 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[1]   ;
; N/A                                     ; None                                                ; 4.994 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[1]   ;
; N/A                                     ; None                                                ; 4.994 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[1]   ;
; N/A                                     ; None                                                ; 4.994 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[1]   ;
; N/A                                     ; None                                                ; 4.982 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[0]   ;
; N/A                                     ; None                                                ; 4.982 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[0]   ;
; N/A                                     ; None                                                ; 4.982 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[0]   ;
; N/A                                     ; None                                                ; 4.982 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[0]   ;
; N/A                                     ; None                                                ; 4.982 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[0]   ;
; N/A                                     ; None                                                ; 4.961 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; SR[0]    ;
; N/A                                     ; None                                                ; 4.956 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; SR[1]    ;
; N/A                                     ; None                                                ; 4.935 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AVG[2]   ;
; N/A                                     ; None                                                ; 4.914 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|AVGen_READ    ; AVG[0]   ;
; N/A                                     ; None                                                ; 4.895 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; MCLK     ;
; N/A                                     ; None                                                ; 4.890 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|AVGen_READ    ; SR[0]    ;
; N/A                                     ; None                                                ; 4.883 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AVG[1]   ;
; N/A                                     ; None                                                ; 4.882 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; SR[1]    ;
; N/A                                     ; None                                                ; 4.882 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[1]    ;
; N/A                                     ; None                                                ; 4.882 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; SR[1]    ;
; N/A                                     ; None                                                ; 4.882 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[1]    ;
; N/A                                     ; None                                                ; 4.882 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[1]    ;
; N/A                                     ; None                                                ; 4.871 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; AVG[0]   ;
; N/A                                     ; None                                                ; 4.868 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; SR[0]    ;
; N/A                                     ; None                                                ; 4.842 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[2]   ;
; N/A                                     ; None                                                ; 4.829 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|AVGen_READ    ; AVG[1]   ;
; N/A                                     ; None                                                ; 4.808 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; SR[0]    ;
; N/A                                     ; None                                                ; 4.808 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[0]    ;
; N/A                                     ; None                                                ; 4.808 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; SR[0]    ;
; N/A                                     ; None                                                ; 4.808 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[0]    ;
; N/A                                     ; None                                                ; 4.808 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[0]    ;
; N/A                                     ; None                                                ; 4.802 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; MCLK     ;
; N/A                                     ; None                                                ; 4.790 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[1]   ;
; N/A                                     ; None                                                ; 4.778 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; AVG[0]   ;
; N/A                                     ; None                                                ; 4.769 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; SR[1]    ;
; N/A                                     ; None                                                ; 4.749 ns  ; AQMODE ; F1_readADC_multimodes:inst2|AVGen_SCK     ; AVG[2]   ;
; N/A                                     ; None                                                ; 4.738 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[2]   ;
; N/A                                     ; None                                                ; 4.698 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVen_SCK     ; MCLK     ;
; N/A                                     ; None                                                ; 4.686 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[1]   ;
; N/A                                     ; None                                                ; 4.674 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[0]   ;
; N/A                                     ; None                                                ; 4.631 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; SR[1]    ;
; N/A                                     ; None                                                ; 4.570 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; SR[2]    ;
; N/A                                     ; None                                                ; 4.538 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; SR[1]    ;
; N/A                                     ; None                                                ; 4.486 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; SR[0]    ;
; N/A                                     ; None                                                ; 4.478 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; SR[1]    ;
; N/A                                     ; None                                                ; 4.478 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[1]    ;
; N/A                                     ; None                                                ; 4.478 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; SR[1]    ;
; N/A                                     ; None                                                ; 4.478 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[1]    ;
; N/A                                     ; None                                                ; 4.478 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[1]    ;
; N/A                                     ; None                                                ; 4.451 ns  ; AQMODE ; F1_readADC_multimodes:inst2|AVGen_READ    ; AVG[0]   ;
; N/A                                     ; None                                                ; 4.427 ns  ; AQMODE ; F1_readADC_multimodes:inst2|AVGen_READ    ; SR[0]    ;
; N/A                                     ; None                                                ; 4.390 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; SR[0]    ;
; N/A                                     ; None                                                ; 4.390 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[0]    ;
; N/A                                     ; None                                                ; 4.390 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; SR[0]    ;
; N/A                                     ; None                                                ; 4.390 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[0]    ;
; N/A                                     ; None                                                ; 4.390 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[0]    ;
; N/A                                     ; None                                                ; 4.383 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; SR[2]    ;
; N/A                                     ; None                                                ; 4.366 ns  ; AQMODE ; F1_readADC_multimodes:inst2|AVGen_READ    ; AVG[1]   ;
; N/A                                     ; None                                                ; 4.364 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[2]   ;
; N/A                                     ; None                                                ; 4.364 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[2]   ;
; N/A                                     ; None                                                ; 4.364 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[2]   ;
; N/A                                     ; None                                                ; 4.364 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[2]   ;
; N/A                                     ; None                                                ; 4.364 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[2]   ;
; N/A                                     ; None                                                ; 4.324 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; MCLK     ;
; N/A                                     ; None                                                ; 4.324 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; MCLK     ;
; N/A                                     ; None                                                ; 4.324 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; MCLK     ;
; N/A                                     ; None                                                ; 4.324 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; MCLK     ;
; N/A                                     ; None                                                ; 4.324 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; MCLK     ;
; N/A                                     ; None                                                ; 4.320 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[2]   ;
; N/A                                     ; None                                                ; 4.312 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[1]   ;
; N/A                                     ; None                                                ; 4.312 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[1]   ;
; N/A                                     ; None                                                ; 4.312 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[1]   ;
; N/A                                     ; None                                                ; 4.312 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[1]   ;
; N/A                                     ; None                                                ; 4.312 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[1]   ;
; N/A                                     ; None                                                ; 4.301 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|AVG_count[4]  ; MCLK     ;
; N/A                                     ; None                                                ; 4.300 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; AVG[0]   ;
; N/A                                     ; None                                                ; 4.300 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; AVG[0]   ;
; N/A                                     ; None                                                ; 4.300 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; AVG[0]   ;
; N/A                                     ; None                                                ; 4.300 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; AVG[0]   ;
; N/A                                     ; None                                                ; 4.300 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; AVG[0]   ;
; N/A                                     ; None                                                ; 4.300 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|AVG_count[2]  ; MCLK     ;
; N/A                                     ; None                                                ; 4.280 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; MCLK     ;
; N/A                                     ; None                                                ; 4.279 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVen_SHFT    ; SR[0]    ;
; N/A                                     ; None                                                ; 4.268 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[1]   ;
; N/A                                     ; None                                                ; 4.256 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; AVG[0]   ;
; N/A                                     ; None                                                ; 4.248 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|AVG_count[4]  ; SR[1]    ;
; N/A                                     ; None                                                ; 4.247 ns  ; AVG[0] ; F1_readADC_multimodes:inst2|AVG_count[2]  ; SR[1]    ;
; N/A                                     ; None                                                ; 4.186 ns  ; AVG[2] ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; SR[0]    ;
; N/A                                     ; None                                                ; 4.166 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVclk_cnt[0] ; SR[2]    ;
; N/A                                     ; None                                                ; 4.156 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVen_SCK     ; SR[1]    ;
; N/A                                     ; None                                                ; 4.101 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|AVG_count[4]  ; AVG[0]   ;
; N/A                                     ; None                                                ; 4.100 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|AVG_count[2]  ; AVG[0]   ;
; N/A                                     ; None                                                ; 4.092 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[5] ; SR[2]    ;
; N/A                                     ; None                                                ; 4.092 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[4] ; SR[2]    ;
; N/A                                     ; None                                                ; 4.092 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[3] ; SR[2]    ;
; N/A                                     ; None                                                ; 4.092 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[2] ; SR[2]    ;
; N/A                                     ; None                                                ; 4.092 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|CNVclk_cnt[1] ; SR[2]    ;
; N/A                                     ; None                                                ; 4.083 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|AVGen_READ    ; MCLK     ;
; N/A                                     ; None                                                ; 4.082 ns  ; AQMODE ; F1_readADC_multimodes:inst2|CNVen_SCK     ; SR[0]    ;
; N/A                                     ; None                                                ; 4.077 ns  ; AVG[1] ; F1_readADC_multimodes:inst2|AVG_count[4]  ; SR[0]    ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;           ;        ;                                           ;          ;
+-----------------------------------------+-----------------------------------------------------+-----------+--------+-------------------------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Wed Jan 31 08:46:56 2024
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off AA2380_MAXV -c AA2380-MAXV_TSTQ9
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "AVG[0]" is an undefined clock
    Info: Assuming node "SR[0]" is an undefined clock
    Info: Assuming node "MCLK" is an undefined clock
    Info: Assuming node "SR[1]" is an undefined clock
    Info: Assuming node "AVG[1]" is an undefined clock
    Info: Assuming node "SR[2]" is an undefined clock
    Info: Assuming node "AVG[2]" is an undefined clock
    Info: Assuming node "AQMODE" is an undefined clock
Warning: Found 68 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Mux15~0" as buffer
    Info: Detected ripple clock "F1_readADC_multimodes:inst2|T_CNVen_SHFT" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Test_SEL_RDCLK[3]~5" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Mux15~1" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Mux15~5" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Mux15~4" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Mux15~3" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Mux15~2" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Mux16" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Mux16~5" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Mux16~4" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Mux16~3" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Mux16~2" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Mux16~1" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Mux16~0" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Mux8~5" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Mux8~4" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Mux8~3" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Mux8~1" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Mux8~0" as buffer
    Info: Detected ripple clock "F1_readADC_multimodes:inst2|T_CNVen_SCK" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Mux9~5" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Mux9~4" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Mux9~3" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Mux9~2" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Mux9~1" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Mux9~0" as buffer
    Info: Detected ripple clock "F1_readADC_multimodes:inst2|MCLK_divider[7]" as buffer
    Info: Detected ripple clock "F1_readADC_multimodes:inst2|MCLK_divider[8]" as buffer
    Info: Detected ripple clock "F1_readADC_multimodes:inst2|MCLK_divider[9]" as buffer
    Info: Detected ripple clock "F1_readADC_multimodes:inst2|MCLK_divider[10]" as buffer
    Info: Detected ripple clock "F1_readADC_multimodes:inst2|MCLK_divider[6]" as buffer
    Info: Detected ripple clock "F1_readADC_multimodes:inst2|MCLK_divider[11]" as buffer
    Info: Detected ripple clock "F1_readADC_multimodes:inst2|MCLK_divider[12]" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Test_SEL_RDCLK[0]~4" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|SEL_RDCLK~3" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Test_SEL_RDCLK[1]~3" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|SEL_RDCLK~2" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Add3~3" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Test_SEL_RDCLK[2]~2" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Add2~1" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|SEL_RDCLK~0" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Add2~0" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Add3~2" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Add3~1" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Add3~0" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Add0~4" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Add0~3" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Add0~2" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Equal0~0" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Test_ADC_SHIFT" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Mux9" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Fso" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|ReadCLK~0" as buffer
    Info: Detected ripple clock "F1_readADC_multimodes:inst2|AVGen_SCK" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Test_ReadCLK" as buffer
    Info: Detected ripple clock "F1_readADC_multimodes:inst2|AVGen_READ" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Add0~1" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|Add0~0" as buffer
    Info: Detected ripple clock "F1_readADC_multimodes:inst2|MCLK_divider[5]" as buffer
    Info: Detected ripple clock "F1_readADC_multimodes:inst2|MCLK_divider[4]" as buffer
    Info: Detected ripple clock "F1_readADC_multimodes:inst2|MCLK_divider[2]" as buffer
    Info: Detected ripple clock "F1_readADC_multimodes:inst2|MCLK_divider[3]" as buffer
    Info: Detected ripple clock "F1_readADC_multimodes:inst2|MCLK_divider[0]" as buffer
    Info: Detected ripple clock "F1_readADC_multimodes:inst2|MCLK_divider[1]" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|SCKL" as buffer
    Info: Detected gated clock "F1_readADC_multimodes:inst2|nFS" as buffer
    Info: Detected ripple clock "F1_readADC_multimodes:inst2|CNVA" as buffer
Info: Clock "AVG[0]" has Internal fmax of 55.85 MHz between source register "F1_readADC_multimodes:inst2|CNVen_SCK" and destination register "F1_readADC_multimodes:inst2|T_CNVen_SCK" (period= 17.904 ns)
    Info: + Longest register to register delay is 1.858 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X4_Y4_N8; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|CNVen_SCK'
        Info: 2: + IC(1.630 ns) + CELL(0.228 ns) = 1.858 ns; Loc. = LC_X8_Y4_N4; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|T_CNVen_SCK'
        Info: Total cell delay = 0.228 ns ( 12.27 % )
        Info: Total interconnect delay = 1.630 ns ( 87.73 % )
    Info: - Smallest clock skew is -6.518 ns
        Info: + Shortest clock path from clock "AVG[0]" to destination register is 7.177 ns
            Info: 1: + IC(0.000 ns) + CELL(0.920 ns) = 0.920 ns; Loc. = PIN_F14; Fanout = 13; CLK Node = 'AVG[0]'
            Info: 2: + IC(2.149 ns) + CELL(0.601 ns) = 3.670 ns; Loc. = LC_X10_Y4_N2; Fanout = 12; COMB Node = 'F1_readADC_multimodes:inst2|Add0~0'
            Info: 3: + IC(1.456 ns) + CELL(0.742 ns) = 5.868 ns; Loc. = LC_X8_Y4_N2; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Test_ReadCLK'
            Info: 4: + IC(0.563 ns) + CELL(0.746 ns) = 7.177 ns; Loc. = LC_X8_Y4_N4; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|T_CNVen_SCK'
            Info: Total cell delay = 3.009 ns ( 41.93 % )
            Info: Total interconnect delay = 4.168 ns ( 58.07 % )
        Info: - Longest clock path from clock "AVG[0]" to source register is 13.695 ns
            Info: 1: + IC(0.000 ns) + CELL(0.920 ns) = 0.920 ns; Loc. = PIN_F14; Fanout = 13; CLK Node = 'AVG[0]'
            Info: 2: + IC(2.025 ns) + CELL(0.415 ns) = 3.360 ns; Loc. = LC_X9_Y4_N1; Fanout = 11; COMB Node = 'F1_readADC_multimodes:inst2|Equal0~0'
            Info: 3: + IC(0.626 ns) + CELL(0.601 ns) = 4.587 ns; Loc. = LC_X9_Y4_N7; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|SEL_RDCLK~3'
            Info: 4: + IC(0.623 ns) + CELL(0.415 ns) = 5.625 ns; Loc. = LC_X9_Y4_N9; Fanout = 4; COMB Node = 'F1_readADC_multimodes:inst2|Test_SEL_RDCLK[0]~4'
            Info: 5: + IC(0.981 ns) + CELL(0.415 ns) = 7.021 ns; Loc. = LC_X10_Y4_N0; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux15~2'
            Info: 6: + IC(0.636 ns) + CELL(0.415 ns) = 8.072 ns; Loc. = LC_X10_Y4_N8; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux15~3'
            Info: 7: + IC(1.569 ns) + CELL(0.742 ns) = 10.383 ns; Loc. = LC_X8_Y4_N9; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux15'
            Info: 8: + IC(0.596 ns) + CELL(0.163 ns) = 11.142 ns; Loc. = LC_X8_Y4_N1; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|ReadCLK~0'
            Info: 9: + IC(0.248 ns) + CELL(0.163 ns) = 11.553 ns; Loc. = LC_X8_Y4_N2; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Test_ReadCLK'
            Info: 10: + IC(1.396 ns) + CELL(0.746 ns) = 13.695 ns; Loc. = LC_X4_Y4_N8; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|CNVen_SCK'
            Info: Total cell delay = 4.995 ns ( 36.47 % )
            Info: Total interconnect delay = 8.700 ns ( 63.53 % )
    Info: + Micro clock to output delay of source is 0.305 ns
    Info: + Micro setup delay of destination is 0.271 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Info: Clock "SR[0]" has Internal fmax of 57.98 MHz between source register "F1_readADC_multimodes:inst2|CNVen_SCK" and destination register "F1_readADC_multimodes:inst2|T_CNVen_SCK" (period= 17.248 ns)
    Info: + Longest register to register delay is 1.858 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X4_Y4_N8; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|CNVen_SCK'
        Info: 2: + IC(1.630 ns) + CELL(0.228 ns) = 1.858 ns; Loc. = LC_X8_Y4_N4; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|T_CNVen_SCK'
        Info: Total cell delay = 0.228 ns ( 12.27 % )
        Info: Total interconnect delay = 1.630 ns ( 87.73 % )
    Info: - Smallest clock skew is -6.190 ns
        Info: + Shortest clock path from clock "SR[0]" to destination register is 6.913 ns
            Info: 1: + IC(0.000 ns) + CELL(0.945 ns) = 0.945 ns; Loc. = PIN_J12; Fanout = 15; CLK Node = 'SR[0]'
            Info: 2: + IC(1.719 ns) + CELL(0.742 ns) = 3.406 ns; Loc. = LC_X10_Y4_N2; Fanout = 12; COMB Node = 'F1_readADC_multimodes:inst2|Add0~0'
            Info: 3: + IC(1.456 ns) + CELL(0.742 ns) = 5.604 ns; Loc. = LC_X8_Y4_N2; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Test_ReadCLK'
            Info: 4: + IC(0.563 ns) + CELL(0.746 ns) = 6.913 ns; Loc. = LC_X8_Y4_N4; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|T_CNVen_SCK'
            Info: Total cell delay = 3.175 ns ( 45.93 % )
            Info: Total interconnect delay = 3.738 ns ( 54.07 % )
        Info: - Longest clock path from clock "SR[0]" to source register is 13.103 ns
            Info: 1: + IC(0.000 ns) + CELL(0.945 ns) = 0.945 ns; Loc. = PIN_J12; Fanout = 15; CLK Node = 'SR[0]'
            Info: 2: + IC(1.722 ns) + CELL(0.742 ns) = 3.409 ns; Loc. = LC_X10_Y4_N4; Fanout = 2; COMB Node = 'F1_readADC_multimodes:inst2|Add3~0'
            Info: 3: + IC(0.640 ns) + CELL(0.415 ns) = 4.464 ns; Loc. = LC_X10_Y4_N9; Fanout = 3; COMB Node = 'F1_readADC_multimodes:inst2|Add3~2'
            Info: 4: + IC(0.617 ns) + CELL(0.163 ns) = 5.244 ns; Loc. = LC_X10_Y4_N6; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Add2~1'
            Info: 5: + IC(0.629 ns) + CELL(0.415 ns) = 6.288 ns; Loc. = LC_X10_Y4_N7; Fanout = 2; COMB Node = 'F1_readADC_multimodes:inst2|SEL_RDCLK~1'
            Info: 6: + IC(0.591 ns) + CELL(0.601 ns) = 7.480 ns; Loc. = LC_X10_Y4_N8; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux15~3'
            Info: 7: + IC(1.569 ns) + CELL(0.742 ns) = 9.791 ns; Loc. = LC_X8_Y4_N9; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux15'
            Info: 8: + IC(0.596 ns) + CELL(0.163 ns) = 10.550 ns; Loc. = LC_X8_Y4_N1; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|ReadCLK~0'
            Info: 9: + IC(0.248 ns) + CELL(0.163 ns) = 10.961 ns; Loc. = LC_X8_Y4_N2; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Test_ReadCLK'
            Info: 10: + IC(1.396 ns) + CELL(0.746 ns) = 13.103 ns; Loc. = LC_X4_Y4_N8; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|CNVen_SCK'
            Info: Total cell delay = 5.095 ns ( 38.88 % )
            Info: Total interconnect delay = 8.008 ns ( 61.12 % )
    Info: + Micro clock to output delay of source is 0.305 ns
    Info: + Micro setup delay of destination is 0.271 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Info: Clock "MCLK" has Internal fmax of 71.09 MHz between source register "F1_readADC_multimodes:inst2|CNVen_SCK" and destination register "F1_readADC_multimodes:inst2|T_CNVen_SCK" (period= 14.066 ns)
    Info: + Longest register to register delay is 1.858 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X4_Y4_N8; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|CNVen_SCK'
        Info: 2: + IC(1.630 ns) + CELL(0.228 ns) = 1.858 ns; Loc. = LC_X8_Y4_N4; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|T_CNVen_SCK'
        Info: Total cell delay = 0.228 ns ( 12.27 % )
        Info: Total interconnect delay = 1.630 ns ( 87.73 % )
    Info: - Smallest clock skew is -4.599 ns
        Info: + Shortest clock path from clock "MCLK" to destination register is 9.120 ns
            Info: 1: + IC(0.000 ns) + CELL(0.945 ns) = 0.945 ns; Loc. = PIN_H5; Fanout = 27; CLK Node = 'MCLK'
            Info: 2: + IC(1.972 ns) + CELL(0.415 ns) = 3.332 ns; Loc. = LC_X9_Y4_N0; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux15~4'
            Info: 3: + IC(0.959 ns) + CELL(0.742 ns) = 5.033 ns; Loc. = LC_X8_Y4_N0; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux15~5'
            Info: 4: + IC(0.596 ns) + CELL(0.601 ns) = 6.230 ns; Loc. = LC_X8_Y4_N8; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux15~6'
            Info: 5: + IC(0.248 ns) + CELL(0.163 ns) = 6.641 ns; Loc. = LC_X8_Y4_N9; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux15'
            Info: 6: + IC(0.596 ns) + CELL(0.163 ns) = 7.400 ns; Loc. = LC_X8_Y4_N1; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|ReadCLK~0'
            Info: 7: + IC(0.248 ns) + CELL(0.163 ns) = 7.811 ns; Loc. = LC_X8_Y4_N2; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Test_ReadCLK'
            Info: 8: + IC(0.563 ns) + CELL(0.746 ns) = 9.120 ns; Loc. = LC_X8_Y4_N4; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|T_CNVen_SCK'
            Info: Total cell delay = 3.938 ns ( 43.18 % )
            Info: Total interconnect delay = 5.182 ns ( 56.82 % )
        Info: - Longest clock path from clock "MCLK" to source register is 13.719 ns
            Info: 1: + IC(0.000 ns) + CELL(0.945 ns) = 0.945 ns; Loc. = PIN_H5; Fanout = 27; CLK Node = 'MCLK'
            Info: 2: + IC(1.300 ns) + CELL(1.051 ns) = 3.296 ns; Loc. = LC_X11_Y4_N9; Fanout = 5; REG Node = 'F1_readADC_multimodes:inst2|MCLK_divider[6]'
            Info: 3: + IC(2.334 ns) + CELL(0.742 ns) = 6.372 ns; Loc. = LC_X11_Y5_N6; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux16~0'
            Info: 4: + IC(0.577 ns) + CELL(0.742 ns) = 7.691 ns; Loc. = LC_X11_Y5_N8; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux16~2'
            Info: 5: + IC(0.587 ns) + CELL(0.163 ns) = 8.441 ns; Loc. = LC_X11_Y5_N3; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux16'
            Info: 6: + IC(1.983 ns) + CELL(0.742 ns) = 11.166 ns; Loc. = LC_X8_Y4_N1; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|ReadCLK~0'
            Info: 7: + IC(0.248 ns) + CELL(0.163 ns) = 11.577 ns; Loc. = LC_X8_Y4_N2; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Test_ReadCLK'
            Info: 8: + IC(1.396 ns) + CELL(0.746 ns) = 13.719 ns; Loc. = LC_X4_Y4_N8; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|CNVen_SCK'
            Info: Total cell delay = 5.294 ns ( 38.59 % )
            Info: Total interconnect delay = 8.425 ns ( 61.41 % )
    Info: + Micro clock to output delay of source is 0.305 ns
    Info: + Micro setup delay of destination is 0.271 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Info: Clock "SR[1]" has Internal fmax of 56.09 MHz between source register "F1_readADC_multimodes:inst2|CNVen_SCK" and destination register "F1_readADC_multimodes:inst2|T_CNVen_SCK" (period= 17.828 ns)
    Info: + Longest register to register delay is 1.858 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X4_Y4_N8; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|CNVen_SCK'
        Info: 2: + IC(1.630 ns) + CELL(0.228 ns) = 1.858 ns; Loc. = LC_X8_Y4_N4; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|T_CNVen_SCK'
        Info: Total cell delay = 0.228 ns ( 12.27 % )
        Info: Total interconnect delay = 1.630 ns ( 87.73 % )
    Info: - Smallest clock skew is -6.480 ns
        Info: + Shortest clock path from clock "SR[1]" to destination register is 6.293 ns
            Info: 1: + IC(0.000 ns) + CELL(0.920 ns) = 0.920 ns; Loc. = PIN_J16; Fanout = 13; CLK Node = 'SR[1]'
            Info: 2: + IC(1.703 ns) + CELL(0.163 ns) = 2.786 ns; Loc. = LC_X10_Y4_N2; Fanout = 12; COMB Node = 'F1_readADC_multimodes:inst2|Add0~0'
            Info: 3: + IC(1.456 ns) + CELL(0.742 ns) = 4.984 ns; Loc. = LC_X8_Y4_N2; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Test_ReadCLK'
            Info: 4: + IC(0.563 ns) + CELL(0.746 ns) = 6.293 ns; Loc. = LC_X8_Y4_N4; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|T_CNVen_SCK'
            Info: Total cell delay = 2.571 ns ( 40.85 % )
            Info: Total interconnect delay = 3.722 ns ( 59.15 % )
        Info: - Longest clock path from clock "SR[1]" to source register is 12.773 ns
            Info: 1: + IC(0.000 ns) + CELL(0.920 ns) = 0.920 ns; Loc. = PIN_J16; Fanout = 13; CLK Node = 'SR[1]'
            Info: 2: + IC(1.744 ns) + CELL(0.415 ns) = 3.079 ns; Loc. = LC_X10_Y4_N4; Fanout = 2; COMB Node = 'F1_readADC_multimodes:inst2|Add3~0'
            Info: 3: + IC(0.640 ns) + CELL(0.415 ns) = 4.134 ns; Loc. = LC_X10_Y4_N9; Fanout = 3; COMB Node = 'F1_readADC_multimodes:inst2|Add3~2'
            Info: 4: + IC(0.617 ns) + CELL(0.163 ns) = 4.914 ns; Loc. = LC_X10_Y4_N6; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Add2~1'
            Info: 5: + IC(0.629 ns) + CELL(0.415 ns) = 5.958 ns; Loc. = LC_X10_Y4_N7; Fanout = 2; COMB Node = 'F1_readADC_multimodes:inst2|SEL_RDCLK~1'
            Info: 6: + IC(0.591 ns) + CELL(0.601 ns) = 7.150 ns; Loc. = LC_X10_Y4_N8; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux15~3'
            Info: 7: + IC(1.569 ns) + CELL(0.742 ns) = 9.461 ns; Loc. = LC_X8_Y4_N9; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux15'
            Info: 8: + IC(0.596 ns) + CELL(0.163 ns) = 10.220 ns; Loc. = LC_X8_Y4_N1; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|ReadCLK~0'
            Info: 9: + IC(0.248 ns) + CELL(0.163 ns) = 10.631 ns; Loc. = LC_X8_Y4_N2; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Test_ReadCLK'
            Info: 10: + IC(1.396 ns) + CELL(0.746 ns) = 12.773 ns; Loc. = LC_X4_Y4_N8; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|CNVen_SCK'
            Info: Total cell delay = 4.743 ns ( 37.13 % )
            Info: Total interconnect delay = 8.030 ns ( 62.87 % )
    Info: + Micro clock to output delay of source is 0.305 ns
    Info: + Micro setup delay of destination is 0.271 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Info: Clock "AVG[1]" has Internal fmax of 55.25 MHz between source register "F1_readADC_multimodes:inst2|CNVen_SCK" and destination register "F1_readADC_multimodes:inst2|T_CNVen_SCK" (period= 18.098 ns)
    Info: + Longest register to register delay is 1.858 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X4_Y4_N8; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|CNVen_SCK'
        Info: 2: + IC(1.630 ns) + CELL(0.228 ns) = 1.858 ns; Loc. = LC_X8_Y4_N4; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|T_CNVen_SCK'
        Info: Total cell delay = 0.228 ns ( 12.27 % )
        Info: Total interconnect delay = 1.630 ns ( 87.73 % )
    Info: - Smallest clock skew is -6.615 ns
        Info: + Shortest clock path from clock "AVG[1]" to destination register is 7.092 ns
            Info: 1: + IC(0.000 ns) + CELL(0.920 ns) = 0.920 ns; Loc. = PIN_G15; Fanout = 15; CLK Node = 'AVG[1]'
            Info: 2: + IC(2.250 ns) + CELL(0.415 ns) = 3.585 ns; Loc. = LC_X10_Y4_N2; Fanout = 12; COMB Node = 'F1_readADC_multimodes:inst2|Add0~0'
            Info: 3: + IC(1.456 ns) + CELL(0.742 ns) = 5.783 ns; Loc. = LC_X8_Y4_N2; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Test_ReadCLK'
            Info: 4: + IC(0.563 ns) + CELL(0.746 ns) = 7.092 ns; Loc. = LC_X8_Y4_N4; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|T_CNVen_SCK'
            Info: Total cell delay = 2.823 ns ( 39.81 % )
            Info: Total interconnect delay = 4.269 ns ( 60.19 % )
        Info: - Longest clock path from clock "AVG[1]" to source register is 13.707 ns
            Info: 1: + IC(0.000 ns) + CELL(0.920 ns) = 0.920 ns; Loc. = PIN_G15; Fanout = 15; CLK Node = 'AVG[1]'
            Info: 2: + IC(2.289 ns) + CELL(0.163 ns) = 3.372 ns; Loc. = LC_X9_Y4_N1; Fanout = 11; COMB Node = 'F1_readADC_multimodes:inst2|Equal0~0'
            Info: 3: + IC(0.626 ns) + CELL(0.601 ns) = 4.599 ns; Loc. = LC_X9_Y4_N7; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|SEL_RDCLK~3'
            Info: 4: + IC(0.623 ns) + CELL(0.415 ns) = 5.637 ns; Loc. = LC_X9_Y4_N9; Fanout = 4; COMB Node = 'F1_readADC_multimodes:inst2|Test_SEL_RDCLK[0]~4'
            Info: 5: + IC(0.981 ns) + CELL(0.415 ns) = 7.033 ns; Loc. = LC_X10_Y4_N0; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux15~2'
            Info: 6: + IC(0.636 ns) + CELL(0.415 ns) = 8.084 ns; Loc. = LC_X10_Y4_N8; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux15~3'
            Info: 7: + IC(1.569 ns) + CELL(0.742 ns) = 10.395 ns; Loc. = LC_X8_Y4_N9; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux15'
            Info: 8: + IC(0.596 ns) + CELL(0.163 ns) = 11.154 ns; Loc. = LC_X8_Y4_N1; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|ReadCLK~0'
            Info: 9: + IC(0.248 ns) + CELL(0.163 ns) = 11.565 ns; Loc. = LC_X8_Y4_N2; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Test_ReadCLK'
            Info: 10: + IC(1.396 ns) + CELL(0.746 ns) = 13.707 ns; Loc. = LC_X4_Y4_N8; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|CNVen_SCK'
            Info: Total cell delay = 4.743 ns ( 34.60 % )
            Info: Total interconnect delay = 8.964 ns ( 65.40 % )
    Info: + Micro clock to output delay of source is 0.305 ns
    Info: + Micro setup delay of destination is 0.271 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Info: Clock "SR[2]" has Internal fmax of 51.86 MHz between source register "F1_readADC_multimodes:inst2|CNVen_SCK" and destination register "F1_readADC_multimodes:inst2|T_CNVen_SCK" (period= 19.284 ns)
    Info: + Longest register to register delay is 1.858 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X4_Y4_N8; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|CNVen_SCK'
        Info: 2: + IC(1.630 ns) + CELL(0.228 ns) = 1.858 ns; Loc. = LC_X8_Y4_N4; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|T_CNVen_SCK'
        Info: Total cell delay = 0.228 ns ( 12.27 % )
        Info: Total interconnect delay = 1.630 ns ( 87.73 % )
    Info: - Smallest clock skew is -7.208 ns
        Info: + Shortest clock path from clock "SR[2]" to destination register is 4.775 ns
            Info: 1: + IC(0.000 ns) + CELL(0.920 ns) = 0.920 ns; Loc. = PIN_J14; Fanout = 16; CLK Node = 'SR[2]'
            Info: 2: + IC(2.131 ns) + CELL(0.415 ns) = 3.466 ns; Loc. = LC_X8_Y4_N2; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Test_ReadCLK'
            Info: 3: + IC(0.563 ns) + CELL(0.746 ns) = 4.775 ns; Loc. = LC_X8_Y4_N4; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|T_CNVen_SCK'
            Info: Total cell delay = 2.081 ns ( 43.58 % )
            Info: Total interconnect delay = 2.694 ns ( 56.42 % )
        Info: - Longest clock path from clock "SR[2]" to source register is 11.983 ns
            Info: 1: + IC(0.000 ns) + CELL(0.920 ns) = 0.920 ns; Loc. = PIN_J14; Fanout = 16; CLK Node = 'SR[2]'
            Info: 2: + IC(1.823 ns) + CELL(0.601 ns) = 3.344 ns; Loc. = LC_X10_Y4_N9; Fanout = 3; COMB Node = 'F1_readADC_multimodes:inst2|Add3~2'
            Info: 3: + IC(0.617 ns) + CELL(0.163 ns) = 4.124 ns; Loc. = LC_X10_Y4_N6; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Add2~1'
            Info: 4: + IC(0.629 ns) + CELL(0.415 ns) = 5.168 ns; Loc. = LC_X10_Y4_N7; Fanout = 2; COMB Node = 'F1_readADC_multimodes:inst2|SEL_RDCLK~1'
            Info: 5: + IC(0.591 ns) + CELL(0.601 ns) = 6.360 ns; Loc. = LC_X10_Y4_N8; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux15~3'
            Info: 6: + IC(1.569 ns) + CELL(0.742 ns) = 8.671 ns; Loc. = LC_X8_Y4_N9; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux15'
            Info: 7: + IC(0.596 ns) + CELL(0.163 ns) = 9.430 ns; Loc. = LC_X8_Y4_N1; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|ReadCLK~0'
            Info: 8: + IC(0.248 ns) + CELL(0.163 ns) = 9.841 ns; Loc. = LC_X8_Y4_N2; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Test_ReadCLK'
            Info: 9: + IC(1.396 ns) + CELL(0.746 ns) = 11.983 ns; Loc. = LC_X4_Y4_N8; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|CNVen_SCK'
            Info: Total cell delay = 4.514 ns ( 37.67 % )
            Info: Total interconnect delay = 7.469 ns ( 62.33 % )
    Info: + Micro clock to output delay of source is 0.305 ns
    Info: + Micro setup delay of destination is 0.271 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Info: Clock "AVG[2]" has Internal fmax of 43.53 MHz between source register "F1_readADC_multimodes:inst2|CNVen_SCK" and destination register "F1_readADC_multimodes:inst2|T_CNVen_SCK" (period= 22.974 ns)
    Info: + Longest register to register delay is 1.858 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X4_Y4_N8; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|CNVen_SCK'
        Info: 2: + IC(1.630 ns) + CELL(0.228 ns) = 1.858 ns; Loc. = LC_X8_Y4_N4; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|T_CNVen_SCK'
        Info: Total cell delay = 0.228 ns ( 12.27 % )
        Info: Total interconnect delay = 1.630 ns ( 87.73 % )
    Info: - Smallest clock skew is -9.053 ns
        Info: + Shortest clock path from clock "AVG[2]" to destination register is 4.706 ns
            Info: 1: + IC(0.000 ns) + CELL(0.920 ns) = 0.920 ns; Loc. = PIN_M8; Fanout = 33; CLK Node = 'AVG[2]'
            Info: 2: + IC(1.876 ns) + CELL(0.601 ns) = 3.397 ns; Loc. = LC_X8_Y4_N2; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Test_ReadCLK'
            Info: 3: + IC(0.563 ns) + CELL(0.746 ns) = 4.706 ns; Loc. = LC_X8_Y4_N4; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|T_CNVen_SCK'
            Info: Total cell delay = 2.267 ns ( 48.17 % )
            Info: Total interconnect delay = 2.439 ns ( 51.83 % )
        Info: - Longest clock path from clock "AVG[2]" to source register is 13.759 ns
            Info: 1: + IC(0.000 ns) + CELL(0.920 ns) = 0.920 ns; Loc. = PIN_M8; Fanout = 33; CLK Node = 'AVG[2]'
            Info: 2: + IC(1.903 ns) + CELL(0.601 ns) = 3.424 ns; Loc. = LC_X9_Y4_N1; Fanout = 11; COMB Node = 'F1_readADC_multimodes:inst2|Equal0~0'
            Info: 3: + IC(0.626 ns) + CELL(0.601 ns) = 4.651 ns; Loc. = LC_X9_Y4_N7; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|SEL_RDCLK~3'
            Info: 4: + IC(0.623 ns) + CELL(0.415 ns) = 5.689 ns; Loc. = LC_X9_Y4_N9; Fanout = 4; COMB Node = 'F1_readADC_multimodes:inst2|Test_SEL_RDCLK[0]~4'
            Info: 5: + IC(0.981 ns) + CELL(0.415 ns) = 7.085 ns; Loc. = LC_X10_Y4_N0; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux15~2'
            Info: 6: + IC(0.636 ns) + CELL(0.415 ns) = 8.136 ns; Loc. = LC_X10_Y4_N8; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux15~3'
            Info: 7: + IC(1.569 ns) + CELL(0.742 ns) = 10.447 ns; Loc. = LC_X8_Y4_N9; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux15'
            Info: 8: + IC(0.596 ns) + CELL(0.163 ns) = 11.206 ns; Loc. = LC_X8_Y4_N1; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|ReadCLK~0'
            Info: 9: + IC(0.248 ns) + CELL(0.163 ns) = 11.617 ns; Loc. = LC_X8_Y4_N2; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Test_ReadCLK'
            Info: 10: + IC(1.396 ns) + CELL(0.746 ns) = 13.759 ns; Loc. = LC_X4_Y4_N8; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|CNVen_SCK'
            Info: Total cell delay = 5.181 ns ( 37.66 % )
            Info: Total interconnect delay = 8.578 ns ( 62.34 % )
    Info: + Micro clock to output delay of source is 0.305 ns
    Info: + Micro setup delay of destination is 0.271 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Info: Clock "AQMODE" has Internal fmax of 150.11 MHz between source register "F1_readADC_multimodes:inst2|CNVclk_cnt[1]" and destination register "F1_readADC_multimodes:inst2|CNVen_SCK" (period= 6.662 ns)
    Info: + Longest register to register delay is 5.467 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X3_Y7_N5; Fanout = 7; REG Node = 'F1_readADC_multimodes:inst2|CNVclk_cnt[1]'
        Info: 2: + IC(0.793 ns) + CELL(0.415 ns) = 1.208 ns; Loc. = LC_X3_Y7_N3; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|LessThan3~0'
        Info: 3: + IC(0.248 ns) + CELL(0.163 ns) = 1.619 ns; Loc. = LC_X3_Y7_N4; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|LessThan3~1'
        Info: 4: + IC(0.638 ns) + CELL(0.415 ns) = 2.672 ns; Loc. = LC_X3_Y7_N1; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|LessThan3~2'
        Info: 5: + IC(0.599 ns) + CELL(0.163 ns) = 3.434 ns; Loc. = LC_X3_Y7_N0; Fanout = 7; COMB Node = 'F1_readADC_multimodes:inst2|LessThan3~3'
        Info: 6: + IC(1.553 ns) + CELL(0.480 ns) = 5.467 ns; Loc. = LC_X4_Y4_N8; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|CNVen_SCK'
        Info: Total cell delay = 1.636 ns ( 29.93 % )
        Info: Total interconnect delay = 3.831 ns ( 70.07 % )
    Info: - Smallest clock skew is -0.619 ns
        Info: + Shortest clock path from clock "AQMODE" to destination register is 6.053 ns
            Info: 1: + IC(0.000 ns) + CELL(0.920 ns) = 0.920 ns; Loc. = PIN_M4; Fanout = 16; CLK Node = 'AQMODE'
            Info: 2: + IC(2.165 ns) + CELL(0.415 ns) = 3.500 ns; Loc. = LC_X8_Y4_N1; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|ReadCLK~0'
            Info: 3: + IC(0.248 ns) + CELL(0.163 ns) = 3.911 ns; Loc. = LC_X8_Y4_N2; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Test_ReadCLK'
            Info: 4: + IC(1.396 ns) + CELL(0.746 ns) = 6.053 ns; Loc. = LC_X4_Y4_N8; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|CNVen_SCK'
            Info: Total cell delay = 2.244 ns ( 37.07 % )
            Info: Total interconnect delay = 3.809 ns ( 62.93 % )
        Info: - Longest clock path from clock "AQMODE" to source register is 6.672 ns
            Info: 1: + IC(0.000 ns) + CELL(0.920 ns) = 0.920 ns; Loc. = PIN_M4; Fanout = 16; CLK Node = 'AQMODE'
            Info: 2: + IC(2.165 ns) + CELL(0.415 ns) = 3.500 ns; Loc. = LC_X8_Y4_N1; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|ReadCLK~0'
            Info: 3: + IC(0.248 ns) + CELL(0.163 ns) = 3.911 ns; Loc. = LC_X8_Y4_N2; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Test_ReadCLK'
            Info: 4: + IC(2.015 ns) + CELL(0.746 ns) = 6.672 ns; Loc. = LC_X3_Y7_N5; Fanout = 7; REG Node = 'F1_readADC_multimodes:inst2|CNVclk_cnt[1]'
            Info: Total cell delay = 2.244 ns ( 33.63 % )
            Info: Total interconnect delay = 4.428 ns ( 66.37 % )
    Info: + Micro clock to output delay of source is 0.305 ns
    Info: + Micro setup delay of destination is 0.271 ns
Warning: Circuit may not operate. Detected 201 non-operational path(s) clocked by clock "AVG[0]" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "F20_EmulateADC:inst1|SRDATA[12]" and destination pin or register "F20_EmulateADC:inst1|SRDATA[13]" for clock "AVG[0]" (Hold time is 6.054 ns)
    Info: + Largest clock skew is 7.386 ns
        Info: + Longest clock path from clock "AVG[0]" to destination register is 18.437 ns
            Info: 1: + IC(0.000 ns) + CELL(0.920 ns) = 0.920 ns; Loc. = PIN_F14; Fanout = 13; CLK Node = 'AVG[0]'
            Info: 2: + IC(2.149 ns) + CELL(0.601 ns) = 3.670 ns; Loc. = LC_X10_Y4_N2; Fanout = 12; COMB Node = 'F1_readADC_multimodes:inst2|Add0~0'
            Info: 3: + IC(1.562 ns) + CELL(0.601 ns) = 5.833 ns; Loc. = LC_X11_Y5_N5; Fanout = 3; COMB Node = 'F1_readADC_multimodes:inst2|Add0~2'
            Info: 4: + IC(1.966 ns) + CELL(0.742 ns) = 8.541 ns; Loc. = LC_X7_Y4_N4; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux8'
            Info: 5: + IC(0.434 ns) + CELL(0.163 ns) = 9.138 ns; Loc. = LC_X7_Y4_N5; Fanout = 12; COMB Node = 'F1_readADC_multimodes:inst2|nFS'
            Info: 6: + IC(1.561 ns) + CELL(1.051 ns) = 11.750 ns; Loc. = LC_X8_Y7_N6; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|AVGen_SCK'
            Info: 7: + IC(1.665 ns) + CELL(0.601 ns) = 14.016 ns; Loc. = LC_X8_Y4_N4; Fanout = 41; COMB Node = 'F1_readADC_multimodes:inst2|SCKL'
            Info: 8: + IC(3.675 ns) + CELL(0.746 ns) = 18.437 ns; Loc. = LC_X6_Y6_N7; Fanout = 1; REG Node = 'F20_EmulateADC:inst1|SRDATA[13]'
            Info: Total cell delay = 5.425 ns ( 29.42 % )
            Info: Total interconnect delay = 13.012 ns ( 70.58 % )
        Info: - Shortest clock path from clock "AVG[0]" to source register is 11.051 ns
            Info: 1: + IC(0.000 ns) + CELL(0.920 ns) = 0.920 ns; Loc. = PIN_F14; Fanout = 13; CLK Node = 'AVG[0]'
            Info: 2: + IC(2.149 ns) + CELL(0.601 ns) = 3.670 ns; Loc. = LC_X10_Y4_N2; Fanout = 12; COMB Node = 'F1_readADC_multimodes:inst2|Add0~0'
            Info: 3: + IC(1.456 ns) + CELL(0.742 ns) = 5.868 ns; Loc. = LC_X8_Y4_N2; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Test_ReadCLK'
            Info: 4: + IC(0.599 ns) + CELL(0.163 ns) = 6.630 ns; Loc. = LC_X8_Y4_N4; Fanout = 41; COMB Node = 'F1_readADC_multimodes:inst2|SCKL'
            Info: 5: + IC(3.675 ns) + CELL(0.746 ns) = 11.051 ns; Loc. = LC_X6_Y6_N8; Fanout = 1; REG Node = 'F20_EmulateADC:inst1|SRDATA[12]'
            Info: Total cell delay = 3.172 ns ( 28.70 % )
            Info: Total interconnect delay = 7.879 ns ( 71.30 % )
    Info: - Micro clock to output delay of source is 0.305 ns
    Info: - Shortest register to register delay is 1.206 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X6_Y6_N8; Fanout = 1; REG Node = 'F20_EmulateADC:inst1|SRDATA[12]'
        Info: 2: + IC(0.726 ns) + CELL(0.480 ns) = 1.206 ns; Loc. = LC_X6_Y6_N7; Fanout = 1; REG Node = 'F20_EmulateADC:inst1|SRDATA[13]'
        Info: Total cell delay = 0.480 ns ( 39.80 % )
        Info: Total interconnect delay = 0.726 ns ( 60.20 % )
    Info: + Micro hold delay of destination is 0.179 ns
Warning: Circuit may not operate. Detected 201 non-operational path(s) clocked by clock "SR[0]" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "F20_EmulateADC:inst1|SRDATA[12]" and destination pin or register "F20_EmulateADC:inst1|SRDATA[13]" for clock "SR[0]" (Hold time is 6.294 ns)
    Info: + Largest clock skew is 7.626 ns
        Info: + Longest clock path from clock "SR[0]" to destination register is 18.413 ns
            Info: 1: + IC(0.000 ns) + CELL(0.945 ns) = 0.945 ns; Loc. = PIN_J12; Fanout = 15; CLK Node = 'SR[0]'
            Info: 2: + IC(2.107 ns) + CELL(0.601 ns) = 3.653 ns; Loc. = LC_X11_Y5_N0; Fanout = 9; COMB Node = 'F1_readADC_multimodes:inst2|Add0~4'
            Info: 3: + IC(1.526 ns) + CELL(0.415 ns) = 5.594 ns; Loc. = LC_X11_Y4_N1; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux8~4'
            Info: 4: + IC(1.453 ns) + CELL(0.415 ns) = 7.462 ns; Loc. = LC_X7_Y4_N0; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux8~5'
            Info: 5: + IC(0.640 ns) + CELL(0.415 ns) = 8.517 ns; Loc. = LC_X7_Y4_N4; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux8'
            Info: 6: + IC(0.434 ns) + CELL(0.163 ns) = 9.114 ns; Loc. = LC_X7_Y4_N5; Fanout = 12; COMB Node = 'F1_readADC_multimodes:inst2|nFS'
            Info: 7: + IC(1.561 ns) + CELL(1.051 ns) = 11.726 ns; Loc. = LC_X8_Y7_N6; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|AVGen_SCK'
            Info: 8: + IC(1.665 ns) + CELL(0.601 ns) = 13.992 ns; Loc. = LC_X8_Y4_N4; Fanout = 41; COMB Node = 'F1_readADC_multimodes:inst2|SCKL'
            Info: 9: + IC(3.675 ns) + CELL(0.746 ns) = 18.413 ns; Loc. = LC_X6_Y6_N7; Fanout = 1; REG Node = 'F20_EmulateADC:inst1|SRDATA[13]'
            Info: Total cell delay = 5.352 ns ( 29.07 % )
            Info: Total interconnect delay = 13.061 ns ( 70.93 % )
        Info: - Shortest clock path from clock "SR[0]" to source register is 10.787 ns
            Info: 1: + IC(0.000 ns) + CELL(0.945 ns) = 0.945 ns; Loc. = PIN_J12; Fanout = 15; CLK Node = 'SR[0]'
            Info: 2: + IC(1.719 ns) + CELL(0.742 ns) = 3.406 ns; Loc. = LC_X10_Y4_N2; Fanout = 12; COMB Node = 'F1_readADC_multimodes:inst2|Add0~0'
            Info: 3: + IC(1.456 ns) + CELL(0.742 ns) = 5.604 ns; Loc. = LC_X8_Y4_N2; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Test_ReadCLK'
            Info: 4: + IC(0.599 ns) + CELL(0.163 ns) = 6.366 ns; Loc. = LC_X8_Y4_N4; Fanout = 41; COMB Node = 'F1_readADC_multimodes:inst2|SCKL'
            Info: 5: + IC(3.675 ns) + CELL(0.746 ns) = 10.787 ns; Loc. = LC_X6_Y6_N8; Fanout = 1; REG Node = 'F20_EmulateADC:inst1|SRDATA[12]'
            Info: Total cell delay = 3.338 ns ( 30.94 % )
            Info: Total interconnect delay = 7.449 ns ( 69.06 % )
    Info: - Micro clock to output delay of source is 0.305 ns
    Info: - Shortest register to register delay is 1.206 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X6_Y6_N8; Fanout = 1; REG Node = 'F20_EmulateADC:inst1|SRDATA[12]'
        Info: 2: + IC(0.726 ns) + CELL(0.480 ns) = 1.206 ns; Loc. = LC_X6_Y6_N7; Fanout = 1; REG Node = 'F20_EmulateADC:inst1|SRDATA[13]'
        Info: Total cell delay = 0.480 ns ( 39.80 % )
        Info: Total interconnect delay = 0.726 ns ( 60.20 % )
    Info: + Micro hold delay of destination is 0.179 ns
Warning: Circuit may not operate. Detected 201 non-operational path(s) clocked by clock "MCLK" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "F1_readADC_multimodes:inst2|sBUSYR" and destination pin or register "F1_readADC_multimodes:inst2|CNVen_SHFT" for clock "MCLK" (Hold time is 6.993 ns)
    Info: + Largest clock skew is 10.728 ns
        Info: + Longest clock path from clock "MCLK" to destination register is 13.719 ns
            Info: 1: + IC(0.000 ns) + CELL(0.945 ns) = 0.945 ns; Loc. = PIN_H5; Fanout = 27; CLK Node = 'MCLK'
            Info: 2: + IC(1.300 ns) + CELL(1.051 ns) = 3.296 ns; Loc. = LC_X11_Y4_N9; Fanout = 5; REG Node = 'F1_readADC_multimodes:inst2|MCLK_divider[6]'
            Info: 3: + IC(2.334 ns) + CELL(0.742 ns) = 6.372 ns; Loc. = LC_X11_Y5_N6; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux16~0'
            Info: 4: + IC(0.577 ns) + CELL(0.742 ns) = 7.691 ns; Loc. = LC_X11_Y5_N8; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux16~2'
            Info: 5: + IC(0.587 ns) + CELL(0.163 ns) = 8.441 ns; Loc. = LC_X11_Y5_N3; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux16'
            Info: 6: + IC(1.983 ns) + CELL(0.742 ns) = 11.166 ns; Loc. = LC_X8_Y4_N1; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|ReadCLK~0'
            Info: 7: + IC(0.248 ns) + CELL(0.163 ns) = 11.577 ns; Loc. = LC_X8_Y4_N2; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Test_ReadCLK'
            Info: 8: + IC(1.396 ns) + CELL(0.746 ns) = 13.719 ns; Loc. = LC_X4_Y4_N3; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|CNVen_SHFT'
            Info: Total cell delay = 5.294 ns ( 38.59 % )
            Info: Total interconnect delay = 8.425 ns ( 61.41 % )
        Info: - Shortest clock path from clock "MCLK" to source register is 2.991 ns
            Info: 1: + IC(0.000 ns) + CELL(0.945 ns) = 0.945 ns; Loc. = PIN_H5; Fanout = 27; CLK Node = 'MCLK'
            Info: 2: + IC(1.300 ns) + CELL(0.746 ns) = 2.991 ns; Loc. = LC_X12_Y6_N7; Fanout = 8; REG Node = 'F1_readADC_multimodes:inst2|sBUSYR'
            Info: Total cell delay = 1.691 ns ( 56.54 % )
            Info: Total interconnect delay = 1.300 ns ( 43.46 % )
    Info: - Micro clock to output delay of source is 0.305 ns
    Info: - Shortest register to register delay is 3.609 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X12_Y6_N7; Fanout = 8; REG Node = 'F1_readADC_multimodes:inst2|sBUSYR'
        Info: 2: + IC(2.599 ns) + CELL(1.010 ns) = 3.609 ns; Loc. = LC_X4_Y4_N3; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|CNVen_SHFT'
        Info: Total cell delay = 1.010 ns ( 27.99 % )
        Info: Total interconnect delay = 2.599 ns ( 72.01 % )
    Info: + Micro hold delay of destination is 0.179 ns
Warning: Circuit may not operate. Detected 201 non-operational path(s) clocked by clock "SR[1]" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "F20_EmulateADC:inst1|SRDATA[12]" and destination pin or register "F20_EmulateADC:inst1|SRDATA[13]" for clock "SR[1]" (Hold time is 6.054 ns)
    Info: + Largest clock skew is 7.386 ns
        Info: + Longest clock path from clock "SR[1]" to destination register is 17.553 ns
            Info: 1: + IC(0.000 ns) + CELL(0.920 ns) = 0.920 ns; Loc. = PIN_J16; Fanout = 13; CLK Node = 'SR[1]'
            Info: 2: + IC(1.703 ns) + CELL(0.163 ns) = 2.786 ns; Loc. = LC_X10_Y4_N2; Fanout = 12; COMB Node = 'F1_readADC_multimodes:inst2|Add0~0'
            Info: 3: + IC(1.562 ns) + CELL(0.601 ns) = 4.949 ns; Loc. = LC_X11_Y5_N5; Fanout = 3; COMB Node = 'F1_readADC_multimodes:inst2|Add0~2'
            Info: 4: + IC(1.966 ns) + CELL(0.742 ns) = 7.657 ns; Loc. = LC_X7_Y4_N4; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux8'
            Info: 5: + IC(0.434 ns) + CELL(0.163 ns) = 8.254 ns; Loc. = LC_X7_Y4_N5; Fanout = 12; COMB Node = 'F1_readADC_multimodes:inst2|nFS'
            Info: 6: + IC(1.561 ns) + CELL(1.051 ns) = 10.866 ns; Loc. = LC_X8_Y7_N6; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|AVGen_SCK'
            Info: 7: + IC(1.665 ns) + CELL(0.601 ns) = 13.132 ns; Loc. = LC_X8_Y4_N4; Fanout = 41; COMB Node = 'F1_readADC_multimodes:inst2|SCKL'
            Info: 8: + IC(3.675 ns) + CELL(0.746 ns) = 17.553 ns; Loc. = LC_X6_Y6_N7; Fanout = 1; REG Node = 'F20_EmulateADC:inst1|SRDATA[13]'
            Info: Total cell delay = 4.987 ns ( 28.41 % )
            Info: Total interconnect delay = 12.566 ns ( 71.59 % )
        Info: - Shortest clock path from clock "SR[1]" to source register is 10.167 ns
            Info: 1: + IC(0.000 ns) + CELL(0.920 ns) = 0.920 ns; Loc. = PIN_J16; Fanout = 13; CLK Node = 'SR[1]'
            Info: 2: + IC(1.703 ns) + CELL(0.163 ns) = 2.786 ns; Loc. = LC_X10_Y4_N2; Fanout = 12; COMB Node = 'F1_readADC_multimodes:inst2|Add0~0'
            Info: 3: + IC(1.456 ns) + CELL(0.742 ns) = 4.984 ns; Loc. = LC_X8_Y4_N2; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Test_ReadCLK'
            Info: 4: + IC(0.599 ns) + CELL(0.163 ns) = 5.746 ns; Loc. = LC_X8_Y4_N4; Fanout = 41; COMB Node = 'F1_readADC_multimodes:inst2|SCKL'
            Info: 5: + IC(3.675 ns) + CELL(0.746 ns) = 10.167 ns; Loc. = LC_X6_Y6_N8; Fanout = 1; REG Node = 'F20_EmulateADC:inst1|SRDATA[12]'
            Info: Total cell delay = 2.734 ns ( 26.89 % )
            Info: Total interconnect delay = 7.433 ns ( 73.11 % )
    Info: - Micro clock to output delay of source is 0.305 ns
    Info: - Shortest register to register delay is 1.206 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X6_Y6_N8; Fanout = 1; REG Node = 'F20_EmulateADC:inst1|SRDATA[12]'
        Info: 2: + IC(0.726 ns) + CELL(0.480 ns) = 1.206 ns; Loc. = LC_X6_Y6_N7; Fanout = 1; REG Node = 'F20_EmulateADC:inst1|SRDATA[13]'
        Info: Total cell delay = 0.480 ns ( 39.80 % )
        Info: Total interconnect delay = 0.726 ns ( 60.20 % )
    Info: + Micro hold delay of destination is 0.179 ns
Warning: Circuit may not operate. Detected 201 non-operational path(s) clocked by clock "AVG[1]" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "F20_EmulateADC:inst1|SRDATA[12]" and destination pin or register "F20_EmulateADC:inst1|SRDATA[13]" for clock "AVG[1]" (Hold time is 6.054 ns)
    Info: + Largest clock skew is 7.386 ns
        Info: + Longest clock path from clock "AVG[1]" to destination register is 18.352 ns
            Info: 1: + IC(0.000 ns) + CELL(0.920 ns) = 0.920 ns; Loc. = PIN_G15; Fanout = 15; CLK Node = 'AVG[1]'
            Info: 2: + IC(2.250 ns) + CELL(0.415 ns) = 3.585 ns; Loc. = LC_X10_Y4_N2; Fanout = 12; COMB Node = 'F1_readADC_multimodes:inst2|Add0~0'
            Info: 3: + IC(1.562 ns) + CELL(0.601 ns) = 5.748 ns; Loc. = LC_X11_Y5_N5; Fanout = 3; COMB Node = 'F1_readADC_multimodes:inst2|Add0~2'
            Info: 4: + IC(1.966 ns) + CELL(0.742 ns) = 8.456 ns; Loc. = LC_X7_Y4_N4; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux8'
            Info: 5: + IC(0.434 ns) + CELL(0.163 ns) = 9.053 ns; Loc. = LC_X7_Y4_N5; Fanout = 12; COMB Node = 'F1_readADC_multimodes:inst2|nFS'
            Info: 6: + IC(1.561 ns) + CELL(1.051 ns) = 11.665 ns; Loc. = LC_X8_Y7_N6; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|AVGen_SCK'
            Info: 7: + IC(1.665 ns) + CELL(0.601 ns) = 13.931 ns; Loc. = LC_X8_Y4_N4; Fanout = 41; COMB Node = 'F1_readADC_multimodes:inst2|SCKL'
            Info: 8: + IC(3.675 ns) + CELL(0.746 ns) = 18.352 ns; Loc. = LC_X6_Y6_N7; Fanout = 1; REG Node = 'F20_EmulateADC:inst1|SRDATA[13]'
            Info: Total cell delay = 5.239 ns ( 28.55 % )
            Info: Total interconnect delay = 13.113 ns ( 71.45 % )
        Info: - Shortest clock path from clock "AVG[1]" to source register is 10.966 ns
            Info: 1: + IC(0.000 ns) + CELL(0.920 ns) = 0.920 ns; Loc. = PIN_G15; Fanout = 15; CLK Node = 'AVG[1]'
            Info: 2: + IC(2.250 ns) + CELL(0.415 ns) = 3.585 ns; Loc. = LC_X10_Y4_N2; Fanout = 12; COMB Node = 'F1_readADC_multimodes:inst2|Add0~0'
            Info: 3: + IC(1.456 ns) + CELL(0.742 ns) = 5.783 ns; Loc. = LC_X8_Y4_N2; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Test_ReadCLK'
            Info: 4: + IC(0.599 ns) + CELL(0.163 ns) = 6.545 ns; Loc. = LC_X8_Y4_N4; Fanout = 41; COMB Node = 'F1_readADC_multimodes:inst2|SCKL'
            Info: 5: + IC(3.675 ns) + CELL(0.746 ns) = 10.966 ns; Loc. = LC_X6_Y6_N8; Fanout = 1; REG Node = 'F20_EmulateADC:inst1|SRDATA[12]'
            Info: Total cell delay = 2.986 ns ( 27.23 % )
            Info: Total interconnect delay = 7.980 ns ( 72.77 % )
    Info: - Micro clock to output delay of source is 0.305 ns
    Info: - Shortest register to register delay is 1.206 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X6_Y6_N8; Fanout = 1; REG Node = 'F20_EmulateADC:inst1|SRDATA[12]'
        Info: 2: + IC(0.726 ns) + CELL(0.480 ns) = 1.206 ns; Loc. = LC_X6_Y6_N7; Fanout = 1; REG Node = 'F20_EmulateADC:inst1|SRDATA[13]'
        Info: Total cell delay = 0.480 ns ( 39.80 % )
        Info: Total interconnect delay = 0.726 ns ( 60.20 % )
    Info: + Micro hold delay of destination is 0.179 ns
Warning: Circuit may not operate. Detected 201 non-operational path(s) clocked by clock "SR[2]" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "F20_EmulateADC:inst1|SRDATA[23]" and destination pin or register "F1_readADC_multimodes:inst2|r_DATAR[17]" for clock "SR[2]" (Hold time is 6.609 ns)
    Info: + Largest clock skew is 8.488 ns
        Info: + Longest clock path from clock "SR[2]" to destination register is 17.137 ns
            Info: 1: + IC(0.000 ns) + CELL(0.920 ns) = 0.920 ns; Loc. = PIN_J14; Fanout = 16; CLK Node = 'SR[2]'
            Info: 2: + IC(1.823 ns) + CELL(0.601 ns) = 3.344 ns; Loc. = LC_X10_Y4_N9; Fanout = 3; COMB Node = 'F1_readADC_multimodes:inst2|Add3~2'
            Info: 3: + IC(0.617 ns) + CELL(0.163 ns) = 4.124 ns; Loc. = LC_X10_Y4_N6; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Add2~1'
            Info: 4: + IC(0.629 ns) + CELL(0.415 ns) = 5.168 ns; Loc. = LC_X10_Y4_N7; Fanout = 2; COMB Node = 'F1_readADC_multimodes:inst2|SEL_RDCLK~1'
            Info: 5: + IC(0.591 ns) + CELL(0.601 ns) = 6.360 ns; Loc. = LC_X10_Y4_N8; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux15~3'
            Info: 6: + IC(1.569 ns) + CELL(0.742 ns) = 8.671 ns; Loc. = LC_X8_Y4_N9; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux15'
            Info: 7: + IC(0.596 ns) + CELL(0.163 ns) = 9.430 ns; Loc. = LC_X8_Y4_N1; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|ReadCLK~0'
            Info: 8: + IC(0.248 ns) + CELL(0.163 ns) = 9.841 ns; Loc. = LC_X8_Y4_N2; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Test_ReadCLK'
            Info: 9: + IC(0.563 ns) + CELL(1.051 ns) = 11.455 ns; Loc. = LC_X8_Y4_N3; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|T_CNVen_SHFT'
            Info: 10: + IC(0.000 ns) + CELL(0.484 ns) = 11.939 ns; Loc. = LC_X8_Y4_N3; Fanout = 25; COMB Node = 'F1_readADC_multimodes:inst2|Test_ADC_SHIFT'
            Info: 11: + IC(4.452 ns) + CELL(0.746 ns) = 17.137 ns; Loc. = LC_X8_Y5_N9; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|r_DATAR[17]'
            Info: Total cell delay = 6.049 ns ( 35.30 % )
            Info: Total interconnect delay = 11.088 ns ( 64.70 % )
        Info: - Shortest clock path from clock "SR[2]" to source register is 8.649 ns
            Info: 1: + IC(0.000 ns) + CELL(0.920 ns) = 0.920 ns; Loc. = PIN_J14; Fanout = 16; CLK Node = 'SR[2]'
            Info: 2: + IC(2.131 ns) + CELL(0.415 ns) = 3.466 ns; Loc. = LC_X8_Y4_N2; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Test_ReadCLK'
            Info: 3: + IC(0.599 ns) + CELL(0.163 ns) = 4.228 ns; Loc. = LC_X8_Y4_N4; Fanout = 41; COMB Node = 'F1_readADC_multimodes:inst2|SCKL'
            Info: 4: + IC(3.675 ns) + CELL(0.746 ns) = 8.649 ns; Loc. = LC_X7_Y5_N9; Fanout = 14; REG Node = 'F20_EmulateADC:inst1|SRDATA[23]'
            Info: Total cell delay = 2.244 ns ( 25.95 % )
            Info: Total interconnect delay = 6.405 ns ( 74.05 % )
    Info: - Micro clock to output delay of source is 0.305 ns
    Info: - Shortest register to register delay is 1.753 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X7_Y5_N9; Fanout = 14; REG Node = 'F20_EmulateADC:inst1|SRDATA[23]'
        Info: 2: + IC(1.100 ns) + CELL(0.653 ns) = 1.753 ns; Loc. = LC_X8_Y5_N9; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|r_DATAR[17]'
        Info: Total cell delay = 0.653 ns ( 37.25 % )
        Info: Total interconnect delay = 1.100 ns ( 62.75 % )
    Info: + Micro hold delay of destination is 0.179 ns
Warning: Circuit may not operate. Detected 201 non-operational path(s) clocked by clock "AVG[2]" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "F20_EmulateADC:inst1|SRDATA[23]" and destination pin or register "F1_readADC_multimodes:inst2|r_DATAR[17]" for clock "AVG[2]" (Hold time is 8.454 ns)
    Info: + Largest clock skew is 10.333 ns
        Info: + Longest clock path from clock "AVG[2]" to destination register is 18.913 ns
            Info: 1: + IC(0.000 ns) + CELL(0.920 ns) = 0.920 ns; Loc. = PIN_M8; Fanout = 33; CLK Node = 'AVG[2]'
            Info: 2: + IC(1.903 ns) + CELL(0.601 ns) = 3.424 ns; Loc. = LC_X9_Y4_N1; Fanout = 11; COMB Node = 'F1_readADC_multimodes:inst2|Equal0~0'
            Info: 3: + IC(0.626 ns) + CELL(0.601 ns) = 4.651 ns; Loc. = LC_X9_Y4_N7; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|SEL_RDCLK~3'
            Info: 4: + IC(0.623 ns) + CELL(0.415 ns) = 5.689 ns; Loc. = LC_X9_Y4_N9; Fanout = 4; COMB Node = 'F1_readADC_multimodes:inst2|Test_SEL_RDCLK[0]~4'
            Info: 5: + IC(0.981 ns) + CELL(0.415 ns) = 7.085 ns; Loc. = LC_X10_Y4_N0; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux15~2'
            Info: 6: + IC(0.636 ns) + CELL(0.415 ns) = 8.136 ns; Loc. = LC_X10_Y4_N8; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux15~3'
            Info: 7: + IC(1.569 ns) + CELL(0.742 ns) = 10.447 ns; Loc. = LC_X8_Y4_N9; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux15'
            Info: 8: + IC(0.596 ns) + CELL(0.163 ns) = 11.206 ns; Loc. = LC_X8_Y4_N1; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|ReadCLK~0'
            Info: 9: + IC(0.248 ns) + CELL(0.163 ns) = 11.617 ns; Loc. = LC_X8_Y4_N2; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Test_ReadCLK'
            Info: 10: + IC(0.563 ns) + CELL(1.051 ns) = 13.231 ns; Loc. = LC_X8_Y4_N3; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|T_CNVen_SHFT'
            Info: 11: + IC(0.000 ns) + CELL(0.484 ns) = 13.715 ns; Loc. = LC_X8_Y4_N3; Fanout = 25; COMB Node = 'F1_readADC_multimodes:inst2|Test_ADC_SHIFT'
            Info: 12: + IC(4.452 ns) + CELL(0.746 ns) = 18.913 ns; Loc. = LC_X8_Y5_N9; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|r_DATAR[17]'
            Info: Total cell delay = 6.716 ns ( 35.51 % )
            Info: Total interconnect delay = 12.197 ns ( 64.49 % )
        Info: - Shortest clock path from clock "AVG[2]" to source register is 8.580 ns
            Info: 1: + IC(0.000 ns) + CELL(0.920 ns) = 0.920 ns; Loc. = PIN_M8; Fanout = 33; CLK Node = 'AVG[2]'
            Info: 2: + IC(1.876 ns) + CELL(0.601 ns) = 3.397 ns; Loc. = LC_X8_Y4_N2; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Test_ReadCLK'
            Info: 3: + IC(0.599 ns) + CELL(0.163 ns) = 4.159 ns; Loc. = LC_X8_Y4_N4; Fanout = 41; COMB Node = 'F1_readADC_multimodes:inst2|SCKL'
            Info: 4: + IC(3.675 ns) + CELL(0.746 ns) = 8.580 ns; Loc. = LC_X7_Y5_N9; Fanout = 14; REG Node = 'F20_EmulateADC:inst1|SRDATA[23]'
            Info: Total cell delay = 2.430 ns ( 28.32 % )
            Info: Total interconnect delay = 6.150 ns ( 71.68 % )
    Info: - Micro clock to output delay of source is 0.305 ns
    Info: - Shortest register to register delay is 1.753 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X7_Y5_N9; Fanout = 14; REG Node = 'F20_EmulateADC:inst1|SRDATA[23]'
        Info: 2: + IC(1.100 ns) + CELL(0.653 ns) = 1.753 ns; Loc. = LC_X8_Y5_N9; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|r_DATAR[17]'
        Info: Total cell delay = 0.653 ns ( 37.25 % )
        Info: Total interconnect delay = 1.100 ns ( 62.75 % )
    Info: + Micro hold delay of destination is 0.179 ns
Warning: Circuit may not operate. Detected 3 non-operational path(s) clocked by clock "AQMODE" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "F20_EmulateADC:inst1|SRDATA[23]" and destination pin or register "F1_readADC_multimodes:inst2|r_DATAR[17]" for clock "AQMODE" (Hold time is 234 ps)
    Info: + Largest clock skew is 2.113 ns
        Info: + Longest clock path from clock "AQMODE" to destination register is 11.207 ns
            Info: 1: + IC(0.000 ns) + CELL(0.920 ns) = 0.920 ns; Loc. = PIN_M4; Fanout = 16; CLK Node = 'AQMODE'
            Info: 2: + IC(2.165 ns) + CELL(0.415 ns) = 3.500 ns; Loc. = LC_X8_Y4_N1; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|ReadCLK~0'
            Info: 3: + IC(0.248 ns) + CELL(0.163 ns) = 3.911 ns; Loc. = LC_X8_Y4_N2; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Test_ReadCLK'
            Info: 4: + IC(0.563 ns) + CELL(1.051 ns) = 5.525 ns; Loc. = LC_X8_Y4_N3; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|T_CNVen_SHFT'
            Info: 5: + IC(0.000 ns) + CELL(0.484 ns) = 6.009 ns; Loc. = LC_X8_Y4_N3; Fanout = 25; COMB Node = 'F1_readADC_multimodes:inst2|Test_ADC_SHIFT'
            Info: 6: + IC(4.452 ns) + CELL(0.746 ns) = 11.207 ns; Loc. = LC_X8_Y5_N9; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|r_DATAR[17]'
            Info: Total cell delay = 3.779 ns ( 33.72 % )
            Info: Total interconnect delay = 7.428 ns ( 66.28 % )
        Info: - Shortest clock path from clock "AQMODE" to source register is 9.094 ns
            Info: 1: + IC(0.000 ns) + CELL(0.920 ns) = 0.920 ns; Loc. = PIN_M4; Fanout = 16; CLK Node = 'AQMODE'
            Info: 2: + IC(2.165 ns) + CELL(0.415 ns) = 3.500 ns; Loc. = LC_X8_Y4_N1; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|ReadCLK~0'
            Info: 3: + IC(0.248 ns) + CELL(0.163 ns) = 3.911 ns; Loc. = LC_X8_Y4_N2; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Test_ReadCLK'
            Info: 4: + IC(0.599 ns) + CELL(0.163 ns) = 4.673 ns; Loc. = LC_X8_Y4_N4; Fanout = 41; COMB Node = 'F1_readADC_multimodes:inst2|SCKL'
            Info: 5: + IC(3.675 ns) + CELL(0.746 ns) = 9.094 ns; Loc. = LC_X7_Y5_N9; Fanout = 14; REG Node = 'F20_EmulateADC:inst1|SRDATA[23]'
            Info: Total cell delay = 2.407 ns ( 26.47 % )
            Info: Total interconnect delay = 6.687 ns ( 73.53 % )
    Info: - Micro clock to output delay of source is 0.305 ns
    Info: - Shortest register to register delay is 1.753 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X7_Y5_N9; Fanout = 14; REG Node = 'F20_EmulateADC:inst1|SRDATA[23]'
        Info: 2: + IC(1.100 ns) + CELL(0.653 ns) = 1.753 ns; Loc. = LC_X8_Y5_N9; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|r_DATAR[17]'
        Info: Total cell delay = 0.653 ns ( 37.25 % )
        Info: Total interconnect delay = 1.100 ns ( 62.75 % )
    Info: + Micro hold delay of destination is 0.179 ns
Info: tsu for register "F1_readADC_multimodes:inst2|AVGen_READ" (data pin = "AQMODE", clock pin = "AVG[2]") is 14.803 ns
    Info: + Longest pin to register delay is 20.013 ns
        Info: 1: + IC(0.000 ns) + CELL(0.920 ns) = 0.920 ns; Loc. = PIN_M4; Fanout = 16; CLK Node = 'AQMODE'
        Info: 2: + IC(3.259 ns) + CELL(0.607 ns) = 4.786 ns; Loc. = LC_X10_Y5_N7; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|lpm_divide:Div0|lpm_divide_ovl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_die:divider|add_sub_g7c:add_sub_2|add_sub_cella[0]~COUT'
        Info: 3: + IC(0.000 ns) + CELL(0.662 ns) = 5.448 ns; Loc. = LC_X10_Y5_N8; Fanout = 2; COMB Node = 'F1_readADC_multimodes:inst2|lpm_divide:Div0|lpm_divide_ovl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_die:divider|add_sub_g7c:add_sub_2|add_sub_cella[1]~20'
        Info: 4: + IC(0.580 ns) + CELL(0.794 ns) = 6.822 ns; Loc. = LC_X10_Y5_N0; Fanout = 2; COMB Node = 'F1_readADC_multimodes:inst2|lpm_divide:Div0|lpm_divide_ovl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_die:divider|add_sub_g7c:add_sub_2|add_sub_cella[1]~17'
        Info: 5: + IC(0.000 ns) + CELL(0.100 ns) = 6.922 ns; Loc. = LC_X10_Y5_N1; Fanout = 2; COMB Node = 'F1_readADC_multimodes:inst2|lpm_divide:Div0|lpm_divide_ovl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_die:divider|add_sub_g7c:add_sub_2|add_sub_cella[1]~12'
        Info: 6: + IC(0.000 ns) + CELL(0.100 ns) = 7.022 ns; Loc. = LC_X10_Y5_N2; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|lpm_divide:Div0|lpm_divide_ovl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_die:divider|add_sub_g7c:add_sub_2|add_sub_cella[1]~7'
        Info: 7: + IC(0.000 ns) + CELL(0.662 ns) = 7.684 ns; Loc. = LC_X10_Y5_N3; Fanout = 4; COMB Node = 'F1_readADC_multimodes:inst2|lpm_divide:Div0|lpm_divide_ovl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_die:divider|add_sub_g7c:add_sub_2|add_sub_cella[1]~0'
        Info: 8: + IC(0.998 ns) + CELL(0.415 ns) = 9.097 ns; Loc. = LC_X9_Y5_N8; Fanout = 4; COMB Node = 'F1_readADC_multimodes:inst2|lpm_divide:Div0|lpm_divide_ovl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_die:divider|StageOut[11]~2'
        Info: 9: + IC(0.588 ns) + CELL(0.794 ns) = 10.479 ns; Loc. = LC_X9_Y5_N2; Fanout = 2; COMB Node = 'F1_readADC_multimodes:inst2|lpm_divide:Div0|lpm_divide_ovl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_die:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~12'
        Info: 10: + IC(0.000 ns) + CELL(0.100 ns) = 10.579 ns; Loc. = LC_X9_Y5_N3; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|lpm_divide:Div0|lpm_divide_ovl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_die:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~7'
        Info: 11: + IC(0.000 ns) + CELL(0.662 ns) = 11.241 ns; Loc. = LC_X9_Y5_N4; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|lpm_divide:Div0|lpm_divide_ovl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_die:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~0'
        Info: 12: + IC(0.633 ns) + CELL(0.415 ns) = 12.289 ns; Loc. = LC_X9_Y5_N6; Fanout = 5; COMB Node = 'F1_readADC_multimodes:inst2|lpm_divide:Div0|lpm_divide_ovl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_die:divider|selnose[18]'
        Info: 13: + IC(1.574 ns) + CELL(0.163 ns) = 14.026 ns; Loc. = LC_X9_Y6_N1; Fanout = 2; COMB Node = 'F1_readADC_multimodes:inst2|lpm_divide:Div0|lpm_divide_ovl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_die:divider|StageOut[16]~5'
        Info: 14: + IC(0.939 ns) + CELL(0.794 ns) = 15.759 ns; Loc. = LC_X8_Y6_N3; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|lpm_divide:Div0|lpm_divide_ovl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_die:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]~17'
        Info: 15: + IC(0.000 ns) + CELL(0.212 ns) = 15.971 ns; Loc. = LC_X8_Y6_N4; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|lpm_divide:Div0|lpm_divide_ovl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_die:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]~12'
        Info: 16: + IC(0.000 ns) + CELL(0.792 ns) = 16.763 ns; Loc. = LC_X8_Y6_N6; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|lpm_divide:Div0|lpm_divide_ovl:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_die:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]~0'
        Info: 17: + IC(0.615 ns) + CELL(0.415 ns) = 17.793 ns; Loc. = LC_X8_Y6_N9; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|LessThan6~2'
        Info: 18: + IC(0.577 ns) + CELL(0.163 ns) = 18.533 ns; Loc. = LC_X8_Y6_N7; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|LessThan6~3'
        Info: 19: + IC(0.248 ns) + CELL(0.163 ns) = 18.944 ns; Loc. = LC_X8_Y6_N8; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|LessThan6~5'
        Info: 20: + IC(0.589 ns) + CELL(0.480 ns) = 20.013 ns; Loc. = LC_X8_Y6_N0; Fanout = 3; REG Node = 'F1_readADC_multimodes:inst2|AVGen_READ'
        Info: Total cell delay = 9.413 ns ( 47.03 % )
        Info: Total interconnect delay = 10.600 ns ( 52.97 % )
    Info: + Micro setup delay of destination is 0.271 ns
    Info: - Shortest clock path from clock "AVG[2]" to destination register is 5.481 ns
        Info: 1: + IC(0.000 ns) + CELL(0.920 ns) = 0.920 ns; Loc. = PIN_M8; Fanout = 33; CLK Node = 'AVG[2]'
        Info: 2: + IC(1.659 ns) + CELL(0.601 ns) = 3.180 ns; Loc. = LC_X7_Y4_N5; Fanout = 12; COMB Node = 'F1_readADC_multimodes:inst2|nFS'
        Info: 3: + IC(1.555 ns) + CELL(0.746 ns) = 5.481 ns; Loc. = LC_X8_Y6_N0; Fanout = 3; REG Node = 'F1_readADC_multimodes:inst2|AVGen_READ'
        Info: Total cell delay = 2.267 ns ( 41.36 % )
        Info: Total interconnect delay = 3.214 ns ( 58.64 % )
Info: tco from clock "AVG[0]" to destination pin "SDOR" through register "F20_EmulateADC:inst1|SRDATA[23]" is 22.772 ns
    Info: + Longest clock path from clock "AVG[0]" to source register is 18.437 ns
        Info: 1: + IC(0.000 ns) + CELL(0.920 ns) = 0.920 ns; Loc. = PIN_F14; Fanout = 13; CLK Node = 'AVG[0]'
        Info: 2: + IC(2.149 ns) + CELL(0.601 ns) = 3.670 ns; Loc. = LC_X10_Y4_N2; Fanout = 12; COMB Node = 'F1_readADC_multimodes:inst2|Add0~0'
        Info: 3: + IC(1.562 ns) + CELL(0.601 ns) = 5.833 ns; Loc. = LC_X11_Y5_N5; Fanout = 3; COMB Node = 'F1_readADC_multimodes:inst2|Add0~2'
        Info: 4: + IC(1.966 ns) + CELL(0.742 ns) = 8.541 ns; Loc. = LC_X7_Y4_N4; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux8'
        Info: 5: + IC(0.434 ns) + CELL(0.163 ns) = 9.138 ns; Loc. = LC_X7_Y4_N5; Fanout = 12; COMB Node = 'F1_readADC_multimodes:inst2|nFS'
        Info: 6: + IC(1.561 ns) + CELL(1.051 ns) = 11.750 ns; Loc. = LC_X8_Y7_N6; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|AVGen_SCK'
        Info: 7: + IC(1.665 ns) + CELL(0.601 ns) = 14.016 ns; Loc. = LC_X8_Y4_N4; Fanout = 41; COMB Node = 'F1_readADC_multimodes:inst2|SCKL'
        Info: 8: + IC(3.675 ns) + CELL(0.746 ns) = 18.437 ns; Loc. = LC_X7_Y5_N9; Fanout = 14; REG Node = 'F20_EmulateADC:inst1|SRDATA[23]'
        Info: Total cell delay = 5.425 ns ( 29.42 % )
        Info: Total interconnect delay = 13.012 ns ( 70.58 % )
    Info: + Micro clock to output delay of source is 0.305 ns
    Info: + Longest register to pin delay is 4.030 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X7_Y5_N9; Fanout = 14; REG Node = 'F20_EmulateADC:inst1|SRDATA[23]'
        Info: 2: + IC(2.147 ns) + CELL(1.883 ns) = 4.030 ns; Loc. = PIN_L3; Fanout = 0; PIN Node = 'SDOR'
        Info: Total cell delay = 1.883 ns ( 46.72 % )
        Info: Total interconnect delay = 2.147 ns ( 53.28 % )
Info: Longest tpd from source pin "AVG[2]" to destination pin "Test_ADC_SHIFT" is 17.323 ns
    Info: 1: + IC(0.000 ns) + CELL(0.920 ns) = 0.920 ns; Loc. = PIN_M8; Fanout = 33; CLK Node = 'AVG[2]'
    Info: 2: + IC(1.903 ns) + CELL(0.601 ns) = 3.424 ns; Loc. = LC_X9_Y4_N1; Fanout = 11; COMB Node = 'F1_readADC_multimodes:inst2|Equal0~0'
    Info: 3: + IC(0.626 ns) + CELL(0.601 ns) = 4.651 ns; Loc. = LC_X9_Y4_N7; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|SEL_RDCLK~3'
    Info: 4: + IC(0.623 ns) + CELL(0.415 ns) = 5.689 ns; Loc. = LC_X9_Y4_N9; Fanout = 4; COMB Node = 'F1_readADC_multimodes:inst2|Test_SEL_RDCLK[0]~4'
    Info: 5: + IC(0.981 ns) + CELL(0.415 ns) = 7.085 ns; Loc. = LC_X10_Y4_N0; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux15~2'
    Info: 6: + IC(0.636 ns) + CELL(0.415 ns) = 8.136 ns; Loc. = LC_X10_Y4_N8; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux15~3'
    Info: 7: + IC(1.569 ns) + CELL(0.742 ns) = 10.447 ns; Loc. = LC_X8_Y4_N9; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux15'
    Info: 8: + IC(0.596 ns) + CELL(0.163 ns) = 11.206 ns; Loc. = LC_X8_Y4_N1; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|ReadCLK~0'
    Info: 9: + IC(0.248 ns) + CELL(0.163 ns) = 11.617 ns; Loc. = LC_X8_Y4_N2; Fanout = 13; COMB Node = 'F1_readADC_multimodes:inst2|Test_ReadCLK'
    Info: 10: + IC(0.939 ns) + CELL(0.742 ns) = 13.298 ns; Loc. = LC_X8_Y4_N3; Fanout = 25; COMB Node = 'F1_readADC_multimodes:inst2|Test_ADC_SHIFT'
    Info: 11: + IC(2.142 ns) + CELL(1.883 ns) = 17.323 ns; Loc. = PIN_P11; Fanout = 0; PIN Node = 'Test_ADC_SHIFT'
    Info: Total cell delay = 7.060 ns ( 40.76 % )
    Info: Total interconnect delay = 10.263 ns ( 59.24 % )
Info: th for register "F1_readADC_multimodes:inst2|AVGen_SCK" (data pin = "AQMODE", clock pin = "AVG[0]") is 6.465 ns
    Info: + Longest clock path from clock "AVG[0]" to destination register is 11.445 ns
        Info: 1: + IC(0.000 ns) + CELL(0.920 ns) = 0.920 ns; Loc. = PIN_F14; Fanout = 13; CLK Node = 'AVG[0]'
        Info: 2: + IC(2.149 ns) + CELL(0.601 ns) = 3.670 ns; Loc. = LC_X10_Y4_N2; Fanout = 12; COMB Node = 'F1_readADC_multimodes:inst2|Add0~0'
        Info: 3: + IC(1.562 ns) + CELL(0.601 ns) = 5.833 ns; Loc. = LC_X11_Y5_N5; Fanout = 3; COMB Node = 'F1_readADC_multimodes:inst2|Add0~2'
        Info: 4: + IC(1.966 ns) + CELL(0.742 ns) = 8.541 ns; Loc. = LC_X7_Y4_N4; Fanout = 1; COMB Node = 'F1_readADC_multimodes:inst2|Mux8'
        Info: 5: + IC(0.434 ns) + CELL(0.163 ns) = 9.138 ns; Loc. = LC_X7_Y4_N5; Fanout = 12; COMB Node = 'F1_readADC_multimodes:inst2|nFS'
        Info: 6: + IC(1.561 ns) + CELL(0.746 ns) = 11.445 ns; Loc. = LC_X8_Y7_N6; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|AVGen_SCK'
        Info: Total cell delay = 3.773 ns ( 32.97 % )
        Info: Total interconnect delay = 7.672 ns ( 67.03 % )
    Info: + Micro hold delay of destination is 0.179 ns
    Info: - Shortest pin to register delay is 5.159 ns
        Info: 1: + IC(0.000 ns) + CELL(0.920 ns) = 0.920 ns; Loc. = PIN_M4; Fanout = 16; CLK Node = 'AQMODE'
        Info: 2: + IC(3.586 ns) + CELL(0.653 ns) = 5.159 ns; Loc. = LC_X8_Y7_N6; Fanout = 2; REG Node = 'F1_readADC_multimodes:inst2|AVGen_SCK'
        Info: Total cell delay = 1.573 ns ( 30.49 % )
        Info: Total interconnect delay = 3.586 ns ( 69.51 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 10 warnings
    Info: Peak virtual memory: 164 megabytes
    Info: Processing ended: Wed Jan 31 08:46:57 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


