#ifndef _JESD_XIP_204D_TX_H_
#define _JESD_XIP_204D_TX_H_

// ******************************************************************************
// ------------------------------------------------------------------------------
//                               INTEL CONFIDENTIAL
// ------------------------------------------------------------------------------
//    Copyright (c) 2018 - 2024 Intel Corporation
//
//    This software and the related documents are Intel copyrighted materials,
//    and your use of them is governed by the express license under which they
//    were provided to you ("License").
//    Unless the License provides otherwise, you may not use, modify, copy, publish,
//    distribute, disclose or transmit this software or the related documents
//    without Intel's prior written permission.
//
//    This software and the related documents are provided as is, with no express or
//    implied warranties, other than those that are expressly stated in the License.
// ------------------------------------------------------------------------------
//
//    DO NOT EDIT THIS FILE !!!
//
//    This file has been automatically generated by OneSource
//
// ******************************************************************************

#ifndef __KERNEL__
#include <stdint.h>
#endif // __KERNEL__
// ******************************************* Base address macros

#define DLNK_JESD0_XIP_204D_TX_BASE  ( 0x06701000 )
#define DLNK_JESD1_XIP_204D_TX_BASE  ( 0x06f01000 )
#define DLNK_JESD2_XIP_204D_TX_BASE  ( 0x07701000 )
#define DLNK_JESD3_XIP_204D_TX_BASE  ( 0x07f01000 )

// ******************************************* /Base address macros


// ******************************************* Register offset macros

#define JESD_XIP_204D_TX_DATAPATH_INTERCONNECT_OFFSET ( 0x00000018U )
#define JESD_XIP_204D_TX_SUBCLASS_OFFSET ( 0x0000001cU )
#define JESD_XIP_204D_TX_CF_OFFSET ( 0x00000020U )
#define JESD_XIP_204D_TX_CS_OFFSET ( 0x00000024U )
#define JESD_XIP_204D_TX_F_OFFSET ( 0x00000028U )
#define JESD_XIP_204D_TX_L_OFFSET ( 0x00000030U )
#define JESD_XIP_204D_TX_N_OFFSET ( 0x00000034U )
#define JESD_XIP_204D_TX_M_OFFSET ( 0x00000038U )
#define JESD_XIP_204D_TX_NTOTAL_OFFSET ( 0x0000003cU )
#define JESD_XIP_204D_TX_S_OFFSET ( 0x00000040U )
#define JESD_XIP_204D_TX_HD_OFFSET ( 0x00000044U )
#define JESD_XIP_204D_TX_SCR_OFFSET ( 0x00000048U )
#define JESD_XIP_204D_TX_ENMODULE_OFFSET ( 0x00000050U )
#define JESD_XIP_204D_TX_CORE_INTR_MASK_OFFSET ( 0x00000124U )
#define JESD_XIP_204D_TX_CORE_INTR_STAT_OFFSET ( 0x00000128U )
#define JESD_XIP_204D_TX_CLK_RATIO_OFFSET ( 0x0000013cU )
#define JESD_XIP_204D_TX_TL_LATENCY_OFFSET ( 0x000002c0U )
#define JESD_XIP_204D_TX_FEC_OFFSET ( 0x000002c4U )
#define JESD_XIP_204D_TX_A_OFFSET ( 0x000002d4U )
#define JESD_XIP_204D_TX_BIT_ORDER_OFFSET ( 0x000002d8U )
#define JESD_XIP_204D_TX_TL_TEST_MODE_OFFSET ( 0x000002dcU )
#define JESD_XIP_204D_TX_BUFF_DELAY_OFFSET ( 0x000002e0U )
#define JESD_XIP_204D_TX_SYSREF_CFG_OFFSET ( 0x000002e4U )
#define JESD_XIP_204D_TX_SONIF_OFFSET ( 0x00000368U )
#define JESD_XIP_204D_TX_SYSREF_CNTER_STAT_OFFSET ( 0x00000374U )
#define JESD_XIP_204D_TX_SAMPLE_REQ_OFFSET ( 0x000003e0U )
#define JESD_XIP_204D_TX_GEN_SYSREF_OFFSET ( 0x000003e4U )
#define JESD_XIP_204D_TX_GEARBOX_EMPTY_STAT_OFFSET ( 0x000003e8U )
#define JESD_XIP_204D_TX_GEARBOX_FULL_STAT_OFFSET ( 0x000003ecU )
#define JESD_XIP_204D_TX_TXRX_FIFO_WAIT_CNT_OFFSET ( 0x000003f0U )
#define JESD_XIP_204D_TX_ERR_INJECT_CTRL_OFFSET ( 0x00000630U )
#define JESD_XIP_204D_TX_ERR_INJECT_PERIOD_OFFSET ( 0x00000634U )
#define JESD_XIP_204D_TX_TEST_PATTERN_LSB_OFFSET ( 0x00000640U )
#define JESD_XIP_204D_TX_TEST_PATTERN_MSB_OFFSET ( 0x00000644U )
#define JESD_XIP_204D_TX_PRBS_CFG_OFFSET ( 0x00000648U )

// ******************************************* /Register offset macros


// ******************************************* AddressSpace macros
#define JESD_XIP_204D_TX_DATAPATH_INTERCONNECT_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_TX_DATAPATH_INTERCONNECT_OFFSET ) ))
#define JESD_XIP_204D_TX_SUBCLASS_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_TX_SUBCLASS_OFFSET ) ))
#define JESD_XIP_204D_TX_CF_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_TX_CF_OFFSET ) ))
#define JESD_XIP_204D_TX_CS_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_TX_CS_OFFSET ) ))
#define JESD_XIP_204D_TX_F_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_TX_F_OFFSET ) ))
#define JESD_XIP_204D_TX_L_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_TX_L_OFFSET ) ))
#define JESD_XIP_204D_TX_N_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_TX_N_OFFSET ) ))
#define JESD_XIP_204D_TX_M_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_TX_M_OFFSET ) ))
#define JESD_XIP_204D_TX_NTOTAL_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_TX_NTOTAL_OFFSET ) ))
#define JESD_XIP_204D_TX_S_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_TX_S_OFFSET ) ))
#define JESD_XIP_204D_TX_HD_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_TX_HD_OFFSET ) ))
#define JESD_XIP_204D_TX_SCR_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_TX_SCR_OFFSET ) ))
#define JESD_XIP_204D_TX_ENMODULE_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_TX_ENMODULE_OFFSET ) ))
#define JESD_XIP_204D_TX_CORE_INTR_MASK_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_TX_CORE_INTR_MASK_OFFSET ) ))
#define JESD_XIP_204D_TX_CORE_INTR_STAT_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_TX_CORE_INTR_STAT_OFFSET ) ))
#define JESD_XIP_204D_TX_CLK_RATIO_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_TX_CLK_RATIO_OFFSET ) ))
#define JESD_XIP_204D_TX_TL_LATENCY_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_TX_TL_LATENCY_OFFSET ) ))
#define JESD_XIP_204D_TX_FEC_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_TX_FEC_OFFSET ) ))
#define JESD_XIP_204D_TX_A_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_TX_A_OFFSET ) ))
#define JESD_XIP_204D_TX_BIT_ORDER_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_TX_BIT_ORDER_OFFSET ) ))
#define JESD_XIP_204D_TX_TL_TEST_MODE_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_TX_TL_TEST_MODE_OFFSET ) ))
#define JESD_XIP_204D_TX_BUFF_DELAY_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_TX_BUFF_DELAY_OFFSET ) ))
#define JESD_XIP_204D_TX_SYSREF_CFG_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_TX_SYSREF_CFG_OFFSET ) ))
#define JESD_XIP_204D_TX_SONIF_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_TX_SONIF_OFFSET ) ))
#define JESD_XIP_204D_TX_SYSREF_CNTER_STAT_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_TX_SYSREF_CNTER_STAT_OFFSET ) ))
#define JESD_XIP_204D_TX_SAMPLE_REQ_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_TX_SAMPLE_REQ_OFFSET ) ))
#define JESD_XIP_204D_TX_GEN_SYSREF_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_TX_GEN_SYSREF_OFFSET ) ))
#define JESD_XIP_204D_TX_GEARBOX_EMPTY_STAT_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_TX_GEARBOX_EMPTY_STAT_OFFSET ) ))
#define JESD_XIP_204D_TX_GEARBOX_FULL_STAT_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_TX_GEARBOX_FULL_STAT_OFFSET ) ))
#define JESD_XIP_204D_TX_TXRX_FIFO_WAIT_CNT_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_TX_TXRX_FIFO_WAIT_CNT_OFFSET ) ))
#define JESD_XIP_204D_TX_ERR_INJECT_CTRL_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_TX_ERR_INJECT_CTRL_OFFSET ) ))
#define JESD_XIP_204D_TX_ERR_INJECT_PERIOD_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_TX_ERR_INJECT_PERIOD_OFFSET ) ))
#define JESD_XIP_204D_TX_TEST_PATTERN_LSB_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_TX_TEST_PATTERN_LSB_OFFSET ) ))
#define JESD_XIP_204D_TX_TEST_PATTERN_MSB_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_TX_TEST_PATTERN_MSB_OFFSET ) ))
#define JESD_XIP_204D_TX_PRBS_CFG_ADR(_BASE) (( ( _BASE ) + ( JESD_XIP_204D_TX_PRBS_CFG_OFFSET ) ))

// ******************************************* /Address Space

//************************************************ RegisterStructs


/** @brief JESD_XIP_204D_TX_MEM_JESD_XIP_204D_TX_TX_DATAPATH_INTERCONNECT_REG[1] register description at address offset 0x18
  *
  * Register default value:        0x00000000
  * Register full path in IP: jesd_xip_204d_tx_MEM/jesd_xip_204d_tx/tx/datapath_interconnect_reg
  * DATAPATH_INTERCONNECT_REG
  */

typedef union {
  struct {
    uint32_t DATAPATH_INTERCONNECT : 2;
    ///< Value of 0 = 64b66b, 1 = 8b10b, 2 = RSFEC
    ///< AccessType="RW" BitOffset="0" ResetValue="0x0"
    uint32_t  : 30;
    ///< Reserved
    ///< AccessType="RO" BitOffset="2" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_tx_datapath_interconnect_reg_t;

#define JESD_XIP_204D_TX_DATAPATH_INTERCONNECT_DEFAULT (0x00000000U)
#define JESD_XIP_204D_TX_DATAPATH_INTERCONNECT_RD_MASK (0x00000003U)
#define JESD_XIP_204D_TX_DATAPATH_INTERCONNECT_WR_MASK (0x00000003U)


///< Value of 0 = 64b66b, 1 = 8b10b, 2 = RSFEC
#define JESD_XIP_204D_TX_DATAPATH_INTERCONNECT_DATAPATH_INTERCONNECT_BF_OFF ( 0)
#define JESD_XIP_204D_TX_DATAPATH_INTERCONNECT_DATAPATH_INTERCONNECT_BF_WID ( 2)
#define JESD_XIP_204D_TX_DATAPATH_INTERCONNECT_DATAPATH_INTERCONNECT_BF_MSK (0x00000003)
#define JESD_XIP_204D_TX_DATAPATH_INTERCONNECT_DATAPATH_INTERCONNECT_BF_DEF (0x00000000)
#define JESD_XIP_204D_TX_DATAPATH_INTERCONNECT_ARR_SZ0 (1)
#define JESD_XIP_204D_TX_DATAPATH_INTERCONNECT_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_TX_MEM_JESD_XIP_204D_TX_TX_SUBCLASS_REG[1] register description at address offset 0x1c
  *
  * Register default value:        0x00000001
  * Register full path in IP: jesd_xip_204d_tx_MEM/jesd_xip_204d_tx/tx/subclass_reg
  * SUBCLASS_REG
  */

typedef union {
  struct {
    uint32_t TX_SUBCLASS : 3;
    ///< Subclass mode of operation (0 or 1)
    ///< AccessType="RW" BitOffset="0" ResetValue="0x1"
    uint32_t  : 29;
    ///< Reserved
    ///< AccessType="RO" BitOffset="3" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_tx_subclass_reg_t;

#define JESD_XIP_204D_TX_SUBCLASS_DEFAULT (0x00000001U)
#define JESD_XIP_204D_TX_SUBCLASS_RD_MASK (0x00000007U)
#define JESD_XIP_204D_TX_SUBCLASS_WR_MASK (0x00000007U)


///< Subclass mode of operation (0 or 1)
#define JESD_XIP_204D_TX_SUBCLASS_TX_SUBCLASS_BF_OFF ( 0)
#define JESD_XIP_204D_TX_SUBCLASS_TX_SUBCLASS_BF_WID ( 3)
#define JESD_XIP_204D_TX_SUBCLASS_TX_SUBCLASS_BF_MSK (0x00000007)
#define JESD_XIP_204D_TX_SUBCLASS_TX_SUBCLASS_BF_DEF (0x00000001)
#define JESD_XIP_204D_TX_SUBCLASS_ARR_SZ0 (1)
#define JESD_XIP_204D_TX_SUBCLASS_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_TX_MEM_JESD_XIP_204D_TX_TX_CF_REG[1] register description at address offset 0x20
  *
  * Register default value:        0x00040000
  * Register full path in IP: jesd_xip_204d_tx_MEM/jesd_xip_204d_tx/tx/cf_reg
  * CF_REG
  */

typedef union {
  struct {
    uint32_t CF : 4;
    ///< Number of control words per converter device
    ///< AccessType="RW" BitOffset="0" ResetValue="0x0"
    uint32_t  : 1;
    ///< Reserved
    ///< AccessType="RO" BitOffset="4" ResetValue="None"
    uint32_t CF_FIRST_LANE : 5;
    ///< ---
    ///< AccessType="RW" BitOffset="5" ResetValue="0x0"
    uint32_t CF_FIRST_NIBBLE : 8;
    ///< ---
    ///< AccessType="RW" BitOffset="10" ResetValue="0x0"
    uint32_t CONV_IN_CF_GROUP : 8;
    ///< ---
    ///< AccessType="RW" BitOffset="18" ResetValue="0x1"
    uint32_t  : 6;
    ///< Reserved
    ///< AccessType="RO" BitOffset="26" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_tx_cf_reg_t;

#define JESD_XIP_204D_TX_CF_DEFAULT (0x00040000U)
#define JESD_XIP_204D_TX_CF_RD_MASK (0x03ffffefU)
#define JESD_XIP_204D_TX_CF_WR_MASK (0x03ffffefU)


///< Number of control words per converter device
#define JESD_XIP_204D_TX_CF_BF_OFF ( 0)
#define JESD_XIP_204D_TX_CF_BF_WID ( 4)
#define JESD_XIP_204D_TX_CF_BF_MSK (0x0000000F)
#define JESD_XIP_204D_TX_CF_BF_DEF (0x00000000)

#define JESD_XIP_204D_TX_CF_FIRST_LANE_BF_OFF ( 5)
#define JESD_XIP_204D_TX_CF_FIRST_LANE_BF_WID ( 5)
#define JESD_XIP_204D_TX_CF_FIRST_LANE_BF_MSK (0x000003E0)
#define JESD_XIP_204D_TX_CF_FIRST_LANE_BF_DEF (0x00000000)

#define JESD_XIP_204D_TX_CF_FIRST_NIBBLE_BF_OFF (10)
#define JESD_XIP_204D_TX_CF_FIRST_NIBBLE_BF_WID ( 8)
#define JESD_XIP_204D_TX_CF_FIRST_NIBBLE_BF_MSK (0x0003FC00)
#define JESD_XIP_204D_TX_CF_FIRST_NIBBLE_BF_DEF (0x00000000)

#define JESD_XIP_204D_TX_CF_CONV_IN_CF_GRP_BF_OFF (18)
#define JESD_XIP_204D_TX_CF_CONV_IN_CF_GRP_BF_WID ( 8)
#define JESD_XIP_204D_TX_CF_CONV_IN_CF_GRP_BF_MSK (0x03FC0000)
#define JESD_XIP_204D_TX_CF_CONV_IN_CF_GRP_BF_DEF (0x00040000)
#define JESD_XIP_204D_TX_CF_ARR_SZ0 (1)
#define JESD_XIP_204D_TX_CF_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_TX_MEM_JESD_XIP_204D_TX_TX_CS_REG[1] register description at address offset 0x24
  *
  * Register default value:        0x00000000
  * Register full path in IP: jesd_xip_204d_tx_MEM/jesd_xip_204d_tx/tx/cs_reg
  * CS_REG
  */

typedef union {
  struct {
    uint32_t CS : 2;
    ///< ---
    ///< AccessType="RW" BitOffset="0" ResetValue="0x0"
    uint32_t  : 30;
    ///< Reserved
    ///< AccessType="RO" BitOffset="2" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_tx_cs_reg_t;

#define JESD_XIP_204D_TX_CS_DEFAULT (0x00000000U)
#define JESD_XIP_204D_TX_CS_RD_MASK (0x00000003U)
#define JESD_XIP_204D_TX_CS_WR_MASK (0x00000003U)


#define JESD_XIP_204D_TX_CS_BF_OFF ( 0)
#define JESD_XIP_204D_TX_CS_BF_WID ( 2)
#define JESD_XIP_204D_TX_CS_BF_MSK (0x00000003)
#define JESD_XIP_204D_TX_CS_BF_DEF (0x00000000)
#define JESD_XIP_204D_TX_CS_ARR_SZ0 (1)
#define JESD_XIP_204D_TX_CS_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_TX_MEM_JESD_XIP_204D_TX_TX_F_REG[1] register description at address offset 0x28
  *
  * Register default value:        0x00000000
  * Register full path in IP: jesd_xip_204d_tx_MEM/jesd_xip_204d_tx/tx/f_reg
  * F_REG
  */

typedef union {
  struct {
    uint32_t F : 8;
    ///< ---
    ///< AccessType="RW" BitOffset="0" ResetValue="0x0"
    uint32_t F_2 : 8;
    ///< ---
    ///< AccessType="RW" BitOffset="8" ResetValue="0x0"
    uint32_t  : 16;
    ///< Reserved
    ///< AccessType="RO" BitOffset="16" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_tx_f_reg_t;

#define JESD_XIP_204D_TX_F_DEFAULT (0x00000000U)
#define JESD_XIP_204D_TX_F_RD_MASK (0x0000ffffU)
#define JESD_XIP_204D_TX_F_WR_MASK (0x0000ffffU)


#define JESD_XIP_204D_TX_F_BF_OFF ( 0)
#define JESD_XIP_204D_TX_F_BF_WID ( 8)
#define JESD_XIP_204D_TX_F_BF_MSK (0x000000FF)
#define JESD_XIP_204D_TX_F_BF_DEF (0x00000000)

#define JESD_XIP_204D_TX_F_2_BF_OFF ( 8)
#define JESD_XIP_204D_TX_F_2_BF_WID ( 8)
#define JESD_XIP_204D_TX_F_2_BF_MSK (0x0000FF00)
#define JESD_XIP_204D_TX_F_2_BF_DEF (0x00000000)
#define JESD_XIP_204D_TX_F_ARR_SZ0 (1)
#define JESD_XIP_204D_TX_F_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_TX_MEM_JESD_XIP_204D_TX_TX_L_REG[1] register description at address offset 0x30
  *
  * Register default value:        0x00000303
  * Register full path in IP: jesd_xip_204d_tx_MEM/jesd_xip_204d_tx/tx/l_reg
  * L_REG
  */

typedef union {
  struct {
    uint32_t L : 5;
    ///< ---
    ///< AccessType="RW" BitOffset="0" ResetValue="0x3"
    uint32_t  : 3;
    ///< Reserved
    ///< AccessType="RO" BitOffset="5" ResetValue="None"
    uint32_t L_2 : 5;
    ///< ---
    ///< AccessType="RW" BitOffset="8" ResetValue="0x3"
    uint32_t  : 19;
    ///< Reserved
    ///< AccessType="RO" BitOffset="13" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_tx_l_reg_t;

#define JESD_XIP_204D_TX_L_DEFAULT (0x00000303U)
#define JESD_XIP_204D_TX_L_RD_MASK (0x00001f1fU)
#define JESD_XIP_204D_TX_L_WR_MASK (0x00001f1fU)


#define JESD_XIP_204D_TX_L_BF_OFF ( 0)
#define JESD_XIP_204D_TX_L_BF_WID ( 5)
#define JESD_XIP_204D_TX_L_BF_MSK (0x0000001F)
#define JESD_XIP_204D_TX_L_BF_DEF (0x00000003)

#define JESD_XIP_204D_TX_L_2_BF_OFF ( 8)
#define JESD_XIP_204D_TX_L_2_BF_WID ( 5)
#define JESD_XIP_204D_TX_L_2_BF_MSK (0x00001F00)
#define JESD_XIP_204D_TX_L_2_BF_DEF (0x00000300)
#define JESD_XIP_204D_TX_L_ARR_SZ0 (1)
#define JESD_XIP_204D_TX_L_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_TX_MEM_JESD_XIP_204D_TX_TX_N_REG[1] register description at address offset 0x34
  *
  * Register default value:        0x0000000F
  * Register full path in IP: jesd_xip_204d_tx_MEM/jesd_xip_204d_tx/tx/n_reg
  * N_REG
  */

typedef union {
  struct {
    uint32_t N : 5;
    ///< ---
    ///< AccessType="RW" BitOffset="0" ResetValue="0xF"
    uint32_t  : 27;
    ///< Reserved
    ///< AccessType="RO" BitOffset="5" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_tx_n_reg_t;

#define JESD_XIP_204D_TX_N_DEFAULT (0x0000000fU)
#define JESD_XIP_204D_TX_N_RD_MASK (0x0000001fU)
#define JESD_XIP_204D_TX_N_WR_MASK (0x0000001fU)


#define JESD_XIP_204D_TX_N_BF_OFF ( 0)
#define JESD_XIP_204D_TX_N_BF_WID ( 5)
#define JESD_XIP_204D_TX_N_BF_MSK (0x0000001F)
#define JESD_XIP_204D_TX_N_BF_DEF (0x0000000F)
#define JESD_XIP_204D_TX_N_ARR_SZ0 (1)
#define JESD_XIP_204D_TX_N_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_TX_MEM_JESD_XIP_204D_TX_TX_M_REG[1] register description at address offset 0x38
  *
  * Register default value:        0x00000303
  * Register full path in IP: jesd_xip_204d_tx_MEM/jesd_xip_204d_tx/tx/m_reg
  * M_REG
  */

typedef union {
  struct {
    uint32_t M : 8;
    ///< ---
    ///< AccessType="RW" BitOffset="0" ResetValue="0x3"
    uint32_t M_2 : 8;
    ///< ---
    ///< AccessType="RW" BitOffset="8" ResetValue="0x3"
    uint32_t  : 16;
    ///< Reserved
    ///< AccessType="RO" BitOffset="16" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_tx_m_reg_t;

#define JESD_XIP_204D_TX_M_DEFAULT (0x00000303U)
#define JESD_XIP_204D_TX_M_RD_MASK (0x0000ffffU)
#define JESD_XIP_204D_TX_M_WR_MASK (0x0000ffffU)


#define JESD_XIP_204D_TX_M_BF_OFF ( 0)
#define JESD_XIP_204D_TX_M_BF_WID ( 8)
#define JESD_XIP_204D_TX_M_BF_MSK (0x000000FF)
#define JESD_XIP_204D_TX_M_BF_DEF (0x00000003)

#define JESD_XIP_204D_TX_M_2_BF_OFF ( 8)
#define JESD_XIP_204D_TX_M_2_BF_WID ( 8)
#define JESD_XIP_204D_TX_M_2_BF_MSK (0x0000FF00)
#define JESD_XIP_204D_TX_M_2_BF_DEF (0x00000300)
#define JESD_XIP_204D_TX_M_ARR_SZ0 (1)
#define JESD_XIP_204D_TX_M_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_TX_MEM_JESD_XIP_204D_TX_TX_NTOTAL_REG[1] register description at address offset 0x3c
  *
  * Register default value:        0x0000000F
  * Register full path in IP: jesd_xip_204d_tx_MEM/jesd_xip_204d_tx/tx/ntotal_reg
  * NTOTAL_REG
  */

typedef union {
  struct {
    uint32_t NTOTAL : 5;
    ///< ---
    ///< AccessType="RW" BitOffset="0" ResetValue="0xF"
    uint32_t  : 27;
    ///< Reserved
    ///< AccessType="RO" BitOffset="5" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_tx_ntotal_reg_t;

#define JESD_XIP_204D_TX_NTOTAL_DEFAULT (0x0000000fU)
#define JESD_XIP_204D_TX_NTOTAL_RD_MASK (0x0000001fU)
#define JESD_XIP_204D_TX_NTOTAL_WR_MASK (0x0000001fU)


#define JESD_XIP_204D_TX_NTOTAL_BF_OFF ( 0)
#define JESD_XIP_204D_TX_NTOTAL_BF_WID ( 5)
#define JESD_XIP_204D_TX_NTOTAL_BF_MSK (0x0000001F)
#define JESD_XIP_204D_TX_NTOTAL_BF_DEF (0x0000000F)
#define JESD_XIP_204D_TX_NTOTAL_ARR_SZ0 (1)
#define JESD_XIP_204D_TX_NTOTAL_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_TX_MEM_JESD_XIP_204D_TX_TX_S_REG[1] register description at address offset 0x40
  *
  * Register default value:        0x00000000
  * Register full path in IP: jesd_xip_204d_tx_MEM/jesd_xip_204d_tx/tx/s_reg
  * S_REG
  */

typedef union {
  struct {
    uint32_t S : 5;
    ///< ---
    ///< AccessType="RW" BitOffset="0" ResetValue="0x0"
    uint32_t  : 3;
    ///< Reserved
    ///< AccessType="RO" BitOffset="5" ResetValue="None"
    uint32_t S_2 : 5;
    ///< ---
    ///< AccessType="RW" BitOffset="8" ResetValue="0x0"
    uint32_t  : 19;
    ///< Reserved
    ///< AccessType="RO" BitOffset="13" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_tx_s_reg_t;

#define JESD_XIP_204D_TX_S_DEFAULT (0x00000000U)
#define JESD_XIP_204D_TX_S_RD_MASK (0x00001f1fU)
#define JESD_XIP_204D_TX_S_WR_MASK (0x00001f1fU)


#define JESD_XIP_204D_TX_S_BF_OFF ( 0)
#define JESD_XIP_204D_TX_S_BF_WID ( 5)
#define JESD_XIP_204D_TX_S_BF_MSK (0x0000001F)
#define JESD_XIP_204D_TX_S_BF_DEF (0x00000000)

#define JESD_XIP_204D_TX_S_2_BF_OFF ( 8)
#define JESD_XIP_204D_TX_S_2_BF_WID ( 5)
#define JESD_XIP_204D_TX_S_2_BF_MSK (0x00001F00)
#define JESD_XIP_204D_TX_S_2_BF_DEF (0x00000000)
#define JESD_XIP_204D_TX_S_ARR_SZ0 (1)
#define JESD_XIP_204D_TX_S_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_TX_MEM_JESD_XIP_204D_TX_TX_HD_REG[1] register description at address offset 0x44
  *
  * Register default value:        0x00000000
  * Register full path in IP: jesd_xip_204d_tx_MEM/jesd_xip_204d_tx/tx/hd_reg
  * HD_REG
  */

typedef union {
  struct {
    uint32_t HD : 1;
    ///< ---
    ///< AccessType="RW" BitOffset="0" ResetValue="0x0"
    uint32_t  : 31;
    ///< Reserved
    ///< AccessType="RO" BitOffset="1" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_tx_hd_reg_t;

#define JESD_XIP_204D_TX_HD_DEFAULT (0x00000000U)
#define JESD_XIP_204D_TX_HD_RD_MASK (0x00000001U)
#define JESD_XIP_204D_TX_HD_WR_MASK (0x00000001U)


#define JESD_XIP_204D_TX_HD_BF_OFF ( 0)
#define JESD_XIP_204D_TX_HD_BF_WID ( 1)
#define JESD_XIP_204D_TX_HD_BF_MSK (0x00000001)
#define JESD_XIP_204D_TX_HD_BF_DEF (0x00000000)
#define JESD_XIP_204D_TX_HD_ARR_SZ0 (1)
#define JESD_XIP_204D_TX_HD_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_TX_MEM_JESD_XIP_204D_TX_TX_SCR_REG[1] register description at address offset 0x48
  *
  * Register default value:        0x00000000
  * Register full path in IP: jesd_xip_204d_tx_MEM/jesd_xip_204d_tx/tx/scr_reg
  * SCR_REG
  */

typedef union {
  struct {
    uint32_t SCR_ENABLE : 1;
    ///< ---
    ///< AccessType="RW" BitOffset="0" ResetValue="0x0"
    uint32_t  : 31;
    ///< Reserved
    ///< AccessType="RO" BitOffset="1" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_tx_scr_reg_t;

#define JESD_XIP_204D_TX_SCR_DEFAULT (0x00000000U)
#define JESD_XIP_204D_TX_SCR_RD_MASK (0x00000001U)
#define JESD_XIP_204D_TX_SCR_WR_MASK (0x00000001U)


#define JESD_XIP_204D_TX_SCR_EN_BF_OFF ( 0)
#define JESD_XIP_204D_TX_SCR_EN_BF_WID ( 1)
#define JESD_XIP_204D_TX_SCR_EN_BF_MSK (0x00000001)
#define JESD_XIP_204D_TX_SCR_EN_BF_DEF (0x00000000)
#define JESD_XIP_204D_TX_SCR_ARR_SZ0 (1)
#define JESD_XIP_204D_TX_SCR_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_TX_MEM_JESD_XIP_204D_TX_TX_ENABLEMODULE_REG[1] register description at address offset 0x50
  *
  * Register default value:        0x00000000
  * Register full path in IP: jesd_xip_204d_tx_MEM/jesd_xip_204d_tx/tx/enablemodule_reg
  * ENABLEMODULE_REG
  */

typedef union {
  struct {
    uint32_t ENABLEMODULE : 1;
    ///< ---
    ///< AccessType="RW" BitOffset="0" ResetValue="0x0"
    uint32_t  : 31;
    ///< Reserved
    ///< AccessType="RO" BitOffset="1" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_tx_enmodule_reg_t;

#define JESD_XIP_204D_TX_ENMODULE_DEFAULT (0x00000000U)
#define JESD_XIP_204D_TX_ENMODULE_RD_MASK (0x00000001U)
#define JESD_XIP_204D_TX_ENMODULE_WR_MASK (0x00000001U)


#define JESD_XIP_204D_TX_ENMODULE_BF_OFF ( 0)
#define JESD_XIP_204D_TX_ENMODULE_BF_WID ( 1)
#define JESD_XIP_204D_TX_ENMODULE_BF_MSK (0x00000001)
#define JESD_XIP_204D_TX_ENMODULE_BF_DEF (0x00000000)
#define JESD_XIP_204D_TX_ENMODULE_ARR_SZ0 (1)
#define JESD_XIP_204D_TX_ENMODULE_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_TX_MEM_JESD_XIP_204D_TX_TX_TX_CORE_INTERRUPT_MASK_REG[1] register description at address offset 0x124
  *
  * Register default value:        0x00000000
  * Register full path in IP: jesd_xip_204d_tx_MEM/jesd_xip_204d_tx/tx/tx_core_interrupt_mask_reg
  * TX_CORE_INTERRUPT_MASK_REG
  */

typedef union {
  struct {
    uint32_t EMPTY_INT_MASK : 1;
    ///< ---
    ///< AccessType="RW" BitOffset="0" ResetValue="0x0"
    uint32_t FULL_INT_MASK : 1;
    ///< ---
    ///< AccessType="RW" BitOffset="1" ResetValue="0x0"
    uint32_t  : 30;
    ///< Reserved
    ///< AccessType="RO" BitOffset="2" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_tx_core_intr_mask_reg_t;

#define JESD_XIP_204D_TX_CORE_INTR_MASK_DEFAULT (0x00000000U)
#define JESD_XIP_204D_TX_CORE_INTR_MASK_RD_MASK (0x00000003U)
#define JESD_XIP_204D_TX_CORE_INTR_MASK_WR_MASK (0x00000003U)


#define JESD_XIP_204D_TX_CORE_INTR_MASK_EMPTY_INT_MASK_BF_OFF ( 0)
#define JESD_XIP_204D_TX_CORE_INTR_MASK_EMPTY_INT_MASK_BF_WID ( 1)
#define JESD_XIP_204D_TX_CORE_INTR_MASK_EMPTY_INT_MASK_BF_MSK (0x00000001)
#define JESD_XIP_204D_TX_CORE_INTR_MASK_EMPTY_INT_MASK_BF_DEF (0x00000000)

#define JESD_XIP_204D_TX_CORE_INTR_MASK_FULL_INT_MASK_BF_OFF ( 1)
#define JESD_XIP_204D_TX_CORE_INTR_MASK_FULL_INT_MASK_BF_WID ( 1)
#define JESD_XIP_204D_TX_CORE_INTR_MASK_FULL_INT_MASK_BF_MSK (0x00000002)
#define JESD_XIP_204D_TX_CORE_INTR_MASK_FULL_INT_MASK_BF_DEF (0x00000000)
#define JESD_XIP_204D_TX_CORE_INTR_MASK_ARR_SZ0 (1)
#define JESD_XIP_204D_TX_CORE_INTR_MASK_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_TX_MEM_JESD_XIP_204D_TX_TX_TX_CORE_INTERRUPT_STATUS_REG[1] register description at address offset 0x128
  *
  * Register default value:        0x00000000
  * Register full path in IP: jesd_xip_204d_tx_MEM/jesd_xip_204d_tx/tx/tx_core_interrupt_status_reg
  * TX_CORE_INTERRUPT_STATUS_REG
  */

typedef union {
  struct {
    uint32_t EMPTY_INT_STATUS : 1;
    ///< ---
    ///< AccessType="RO/V" BitOffset="0" ResetValue="0x0"
    uint32_t FULL_INT_STATUS : 1;
    ///< ---
    ///< AccessType="RO/V" BitOffset="1" ResetValue="0x0"
    uint32_t  : 30;
    ///< Reserved
    ///< AccessType="RO" BitOffset="2" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_tx_core_intr_stat_reg_t;

#define JESD_XIP_204D_TX_CORE_INTR_STAT_DEFAULT (0x00000000U)
#define JESD_XIP_204D_TX_CORE_INTR_STAT_RD_MASK (0x00000003U)
#define JESD_XIP_204D_TX_CORE_INTR_STAT_WR_MASK (0x00000000U)


#define JESD_XIP_204D_TX_CORE_INTR_STAT_EMPTY_INT_STAT_BF_OFF ( 0)
#define JESD_XIP_204D_TX_CORE_INTR_STAT_EMPTY_INT_STAT_BF_WID ( 1)
#define JESD_XIP_204D_TX_CORE_INTR_STAT_EMPTY_INT_STAT_BF_MSK (0x00000001)
#define JESD_XIP_204D_TX_CORE_INTR_STAT_EMPTY_INT_STAT_BF_DEF (0x00000000)

#define JESD_XIP_204D_TX_CORE_INTR_STAT_FULL_INT_STAT_BF_OFF ( 1)
#define JESD_XIP_204D_TX_CORE_INTR_STAT_FULL_INT_STAT_BF_WID ( 1)
#define JESD_XIP_204D_TX_CORE_INTR_STAT_FULL_INT_STAT_BF_MSK (0x00000002)
#define JESD_XIP_204D_TX_CORE_INTR_STAT_FULL_INT_STAT_BF_DEF (0x00000000)
#define JESD_XIP_204D_TX_CORE_INTR_STAT_ARR_SZ0 (1)
#define JESD_XIP_204D_TX_CORE_INTR_STAT_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_TX_MEM_JESD_XIP_204D_TX_TX_CLK_RATIO_REG[1] register description at address offset 0x13c
  *
  * Register default value:        0x00000000
  * Register full path in IP: jesd_xip_204d_tx_MEM/jesd_xip_204d_tx/tx/clk_ratio_reg
  * CLK_RATIO_REG
  */

typedef union {
  struct {
    uint32_t CLK_RATIO : 2;
    ///< ---
    ///< AccessType="RW" BitOffset="0" ResetValue="0x0"
    uint32_t  : 2;
    ///< Reserved
    ///< AccessType="RO" BitOffset="2" ResetValue="None"
    uint32_t CLK_RATIO_2 : 2;
    ///< ---
    ///< AccessType="RW" BitOffset="4" ResetValue="0x0"
    uint32_t  : 26;
    ///< Reserved
    ///< AccessType="RO" BitOffset="6" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_tx_clk_ratio_reg_t;

#define JESD_XIP_204D_TX_CLK_RATIO_DEFAULT (0x00000000U)
#define JESD_XIP_204D_TX_CLK_RATIO_RD_MASK (0x00000033U)
#define JESD_XIP_204D_TX_CLK_RATIO_WR_MASK (0x00000033U)


#define JESD_XIP_204D_TX_CLK_RATIO_CLK_RATIO_BF_OFF ( 0)
#define JESD_XIP_204D_TX_CLK_RATIO_CLK_RATIO_BF_WID ( 2)
#define JESD_XIP_204D_TX_CLK_RATIO_CLK_RATIO_BF_MSK (0x00000003)
#define JESD_XIP_204D_TX_CLK_RATIO_CLK_RATIO_BF_DEF (0x00000000)

#define JESD_XIP_204D_TX_CLK_RATIO_CLK_RATIO_2_BF_OFF ( 4)
#define JESD_XIP_204D_TX_CLK_RATIO_CLK_RATIO_2_BF_WID ( 2)
#define JESD_XIP_204D_TX_CLK_RATIO_CLK_RATIO_2_BF_MSK (0x00000030)
#define JESD_XIP_204D_TX_CLK_RATIO_CLK_RATIO_2_BF_DEF (0x00000000)
#define JESD_XIP_204D_TX_CLK_RATIO_ARR_SZ0 (1)
#define JESD_XIP_204D_TX_CLK_RATIO_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_TX_MEM_JESD_XIP_204D_TX_TX_TX_TL_LATENCY_REG[1] register description at address offset 0x2c0
  *
  * Register default value:        0x00040004
  * Register full path in IP: jesd_xip_204d_tx_MEM/jesd_xip_204d_tx/tx/tx_tl_latency_reg
  * TX_TL_LATENCY_REG
  */

typedef union {
  struct {
    uint32_t TX_TL_LATENCY : 10;
    ///< ---
    ///< AccessType="RW" BitOffset="0" ResetValue="0x4"
    uint32_t  : 6;
    ///< Reserved
    ///< AccessType="RO" BitOffset="10" ResetValue="None"
    uint32_t TX_TL_2_LATENCY : 10;
    ///< ---
    ///< AccessType="RW" BitOffset="16" ResetValue="0x4"
    uint32_t  : 6;
    ///< Reserved
    ///< AccessType="RO" BitOffset="26" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_tx_tl_latency_reg_t;

#define JESD_XIP_204D_TX_TL_LATENCY_DEFAULT (0x00040004U)
#define JESD_XIP_204D_TX_TL_LATENCY_RD_MASK (0x03ff03ffU)
#define JESD_XIP_204D_TX_TL_LATENCY_WR_MASK (0x03ff03ffU)


#define JESD_XIP_204D_TX_TL_LATENCY_TX_TL_LATENCY_BF_OFF ( 0)
#define JESD_XIP_204D_TX_TL_LATENCY_TX_TL_LATENCY_BF_WID (10)
#define JESD_XIP_204D_TX_TL_LATENCY_TX_TL_LATENCY_BF_MSK (0x000003FF)
#define JESD_XIP_204D_TX_TL_LATENCY_TX_TL_LATENCY_BF_DEF (0x00000004)

#define JESD_XIP_204D_TX_TL_LATENCY_TX_TL_2_LATENCY_BF_OFF (16)
#define JESD_XIP_204D_TX_TL_LATENCY_TX_TL_2_LATENCY_BF_WID (10)
#define JESD_XIP_204D_TX_TL_LATENCY_TX_TL_2_LATENCY_BF_MSK (0x03FF0000)
#define JESD_XIP_204D_TX_TL_LATENCY_TX_TL_2_LATENCY_BF_DEF (0x00040000)
#define JESD_XIP_204D_TX_TL_LATENCY_ARR_SZ0 (1)
#define JESD_XIP_204D_TX_TL_LATENCY_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_TX_MEM_JESD_XIP_204D_TX_TX_FEC_REG[1] register description at address offset 0x2c4
  *
  * Register default value:        0x00000300
  * Register full path in IP: jesd_xip_204d_tx_MEM/jesd_xip_204d_tx/tx/fec_reg
  * FEC_REG
  */

typedef union {
  struct {
    uint32_t  : 8;
    ///< Reserved
    ///< AccessType="RO" BitOffset="0" ResetValue="None"
    uint32_t FEC_MODE : 8;
    ///< ---
    ///< AccessType="RW" BitOffset="8" ResetValue="0x3"
    uint32_t  : 16;
    ///< Reserved
    ///< AccessType="RO" BitOffset="16" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_tx_fec_reg_t;

#define JESD_XIP_204D_TX_FEC_DEFAULT (0x00000300U)
#define JESD_XIP_204D_TX_FEC_RD_MASK (0x0000ff00U)
#define JESD_XIP_204D_TX_FEC_WR_MASK (0x0000ff00U)


#define JESD_XIP_204D_TX_FEC_MODE_BF_OFF ( 8)
#define JESD_XIP_204D_TX_FEC_MODE_BF_WID ( 8)
#define JESD_XIP_204D_TX_FEC_MODE_BF_MSK (0x0000FF00)
#define JESD_XIP_204D_TX_FEC_MODE_BF_DEF (0x00000300)
#define JESD_XIP_204D_TX_FEC_ARR_SZ0 (1)
#define JESD_XIP_204D_TX_FEC_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_TX_MEM_JESD_XIP_204D_TX_TX_A_REG[1] register description at address offset 0x2d4
  *
  * Register default value:        0x00000003
  * Register full path in IP: jesd_xip_204d_tx_MEM/jesd_xip_204d_tx/tx/a_reg
  * A_REG
  */

typedef union {
  struct {
    uint32_t A : 8;
    ///< ---
    ///< AccessType="RW" BitOffset="0" ResetValue="0x3"
    uint32_t  : 24;
    ///< Reserved
    ///< AccessType="RO" BitOffset="8" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_tx_a_reg_t;

#define JESD_XIP_204D_TX_A_DEFAULT (0x00000003U)
#define JESD_XIP_204D_TX_A_RD_MASK (0x000000ffU)
#define JESD_XIP_204D_TX_A_WR_MASK (0x000000ffU)


#define JESD_XIP_204D_TX_A_BF_OFF ( 0)
#define JESD_XIP_204D_TX_A_BF_WID ( 8)
#define JESD_XIP_204D_TX_A_BF_MSK (0x000000FF)
#define JESD_XIP_204D_TX_A_BF_DEF (0x00000003)
#define JESD_XIP_204D_TX_A_ARR_SZ0 (1)
#define JESD_XIP_204D_TX_A_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_TX_MEM_JESD_XIP_204D_TX_TX_BIT_ORDER_REG[1] register description at address offset 0x2d8
  *
  * Register default value:        0x00000003
  * Register full path in IP: jesd_xip_204d_tx_MEM/jesd_xip_204d_tx/tx/bit_order_reg
  * BIT_ORDER_REG
  */

typedef union {
  struct {
    uint32_t BIT_ORDER : 3;
    ///< ---
    ///< AccessType="RW" BitOffset="0" ResetValue="0x3"
    uint32_t  : 1;
    ///< Reserved
    ///< AccessType="RO" BitOffset="3" ResetValue="None"
    uint32_t BIT_ORDER_SERDES : 1;
    ///< ---
    ///< AccessType="RW" BitOffset="4" ResetValue="0x0"
    uint32_t  : 27;
    ///< Reserved
    ///< AccessType="RO" BitOffset="5" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_tx_bit_order_reg_t;

#define JESD_XIP_204D_TX_BIT_ORDER_DEFAULT (0x00000003U)
#define JESD_XIP_204D_TX_BIT_ORDER_RD_MASK (0x00000017U)
#define JESD_XIP_204D_TX_BIT_ORDER_WR_MASK (0x00000017U)


#define JESD_XIP_204D_TX_BIT_ORDER_BIT_ORDER_BF_OFF ( 0)
#define JESD_XIP_204D_TX_BIT_ORDER_BIT_ORDER_BF_WID ( 3)
#define JESD_XIP_204D_TX_BIT_ORDER_BIT_ORDER_BF_MSK (0x00000007)
#define JESD_XIP_204D_TX_BIT_ORDER_BIT_ORDER_BF_DEF (0x00000003)

#define JESD_XIP_204D_TX_BIT_ORDER_BIT_ORDER_SERDES_BF_OFF ( 4)
#define JESD_XIP_204D_TX_BIT_ORDER_BIT_ORDER_SERDES_BF_WID ( 1)
#define JESD_XIP_204D_TX_BIT_ORDER_BIT_ORDER_SERDES_BF_MSK (0x00000010)
#define JESD_XIP_204D_TX_BIT_ORDER_BIT_ORDER_SERDES_BF_DEF (0x00000000)
#define JESD_XIP_204D_TX_BIT_ORDER_ARR_SZ0 (1)
#define JESD_XIP_204D_TX_BIT_ORDER_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_TX_MEM_JESD_XIP_204D_TX_TX_TL_TEST_MODE_REG[1] register description at address offset 0x2dc
  *
  * Register default value:        0x00000000
  * Register full path in IP: jesd_xip_204d_tx_MEM/jesd_xip_204d_tx/tx/tl_test_mode_reg
  * TL_TEST_MODE_REG
  */

typedef union {
  struct {
    uint32_t TEST_MODE_ENABLE : 1;
    ///< ---
    ///< AccessType="RW" BitOffset="0" ResetValue="0x0"
    uint32_t PATTERN : 1;
    ///< ---
    ///< AccessType="RW" BitOffset="1" ResetValue="0x0"
    uint32_t  : 30;
    ///< Reserved
    ///< AccessType="RO" BitOffset="2" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_tx_tl_test_mode_reg_t;

#define JESD_XIP_204D_TX_TL_TEST_MODE_DEFAULT (0x00000000U)
#define JESD_XIP_204D_TX_TL_TEST_MODE_RD_MASK (0x00000003U)
#define JESD_XIP_204D_TX_TL_TEST_MODE_WR_MASK (0x00000003U)


#define JESD_XIP_204D_TX_TL_TEST_MODE_TEST_MODE_EN_BF_OFF ( 0)
#define JESD_XIP_204D_TX_TL_TEST_MODE_TEST_MODE_EN_BF_WID ( 1)
#define JESD_XIP_204D_TX_TL_TEST_MODE_TEST_MODE_EN_BF_MSK (0x00000001)
#define JESD_XIP_204D_TX_TL_TEST_MODE_TEST_MODE_EN_BF_DEF (0x00000000)

#define JESD_XIP_204D_TX_TL_TEST_MODE_PATTERN_BF_OFF ( 1)
#define JESD_XIP_204D_TX_TL_TEST_MODE_PATTERN_BF_WID ( 1)
#define JESD_XIP_204D_TX_TL_TEST_MODE_PATTERN_BF_MSK (0x00000002)
#define JESD_XIP_204D_TX_TL_TEST_MODE_PATTERN_BF_DEF (0x00000000)
#define JESD_XIP_204D_TX_TL_TEST_MODE_ARR_SZ0 (1)
#define JESD_XIP_204D_TX_TL_TEST_MODE_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_TX_MEM_JESD_XIP_204D_TX_TX_BUFFER_DELAY_REG[1] register description at address offset 0x2e0
  *
  * Register default value:        0x00000000
  * Register full path in IP: jesd_xip_204d_tx_MEM/jesd_xip_204d_tx/tx/buffer_delay_reg
  * BUFFER_DELAY_REG
  */

typedef union {
  struct {
    uint32_t BUFFER_DELAY : 12;
    ///< ---
    ///< AccessType="RW" BitOffset="0" ResetValue="0x0"
    uint32_t  : 20;
    ///< Reserved
    ///< AccessType="RO" BitOffset="12" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_tx_buff_delay_reg_t;

#define JESD_XIP_204D_TX_BUFF_DELAY_DEFAULT (0x00000000U)
#define JESD_XIP_204D_TX_BUFF_DELAY_RD_MASK (0x00000fffU)
#define JESD_XIP_204D_TX_BUFF_DELAY_WR_MASK (0x00000fffU)


#define JESD_XIP_204D_TX_BUFF_DELAY_BUFF_DELAY_BF_OFF ( 0)
#define JESD_XIP_204D_TX_BUFF_DELAY_BUFF_DELAY_BF_WID (12)
#define JESD_XIP_204D_TX_BUFF_DELAY_BUFF_DELAY_BF_MSK (0x00000FFF)
#define JESD_XIP_204D_TX_BUFF_DELAY_BUFF_DELAY_BF_DEF (0x00000000)
#define JESD_XIP_204D_TX_BUFF_DELAY_ARR_SZ0 (1)
#define JESD_XIP_204D_TX_BUFF_DELAY_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_TX_MEM_JESD_XIP_204D_TX_TX_TX_SYSREF_CONFIG_REG[1] register description at address offset 0x2e4
  *
  * Register default value:        0x00000000
  * Register full path in IP: jesd_xip_204d_tx_MEM/jesd_xip_204d_tx/tx/tx_sysref_config_reg
  * TX_SYSREF_CONFIG_REG
  */

typedef union {
  struct {
    uint32_t MAXSHIFT : 5;
    ///< ---
    ///< AccessType="RW" BitOffset="0" ResetValue="0x0"
    uint32_t IGNORE_SYSREF : 1;
    ///< ---
    ///< AccessType="RW" BitOffset="5" ResetValue="0x0"
    uint32_t FORCE_SYSREF : 1;
    ///< ---
    ///< AccessType="RW/V" BitOffset="6" ResetValue="0x0"
    uint32_t  : 25;
    ///< Reserved
    ///< AccessType="RO" BitOffset="7" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_tx_sysref_cfg_reg_t;

#define JESD_XIP_204D_TX_SYSREF_CFG_DEFAULT (0x00000000U)
#define JESD_XIP_204D_TX_SYSREF_CFG_RD_MASK (0x0000007fU)
#define JESD_XIP_204D_TX_SYSREF_CFG_WR_MASK (0x0000007fU)


#define JESD_XIP_204D_TX_SYSREF_CFG_MAXSHIFT_BF_OFF ( 0)
#define JESD_XIP_204D_TX_SYSREF_CFG_MAXSHIFT_BF_WID ( 5)
#define JESD_XIP_204D_TX_SYSREF_CFG_MAXSHIFT_BF_MSK (0x0000001F)
#define JESD_XIP_204D_TX_SYSREF_CFG_MAXSHIFT_BF_DEF (0x00000000)

#define JESD_XIP_204D_TX_SYSREF_CFG_IGNORE_SYSREF_BF_OFF ( 5)
#define JESD_XIP_204D_TX_SYSREF_CFG_IGNORE_SYSREF_BF_WID ( 1)
#define JESD_XIP_204D_TX_SYSREF_CFG_IGNORE_SYSREF_BF_MSK (0x00000020)
#define JESD_XIP_204D_TX_SYSREF_CFG_IGNORE_SYSREF_BF_DEF (0x00000000)

#define JESD_XIP_204D_TX_SYSREF_CFG_FORCE_SYSREF_BF_OFF ( 6)
#define JESD_XIP_204D_TX_SYSREF_CFG_FORCE_SYSREF_BF_WID ( 1)
#define JESD_XIP_204D_TX_SYSREF_CFG_FORCE_SYSREF_BF_MSK (0x00000040)
#define JESD_XIP_204D_TX_SYSREF_CFG_FORCE_SYSREF_BF_DEF (0x00000000)
#define JESD_XIP_204D_TX_SYSREF_CFG_ARR_SZ0 (1)
#define JESD_XIP_204D_TX_SYSREF_CFG_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_TX_MEM_JESD_XIP_204D_TX_TX_SONIF_REG[1] register description at address offset 0x368
  *
  * Register default value:        0x00000000
  * Register full path in IP: jesd_xip_204d_tx_MEM/jesd_xip_204d_tx/tx/sonif_reg
  * SONIF_REG
  */

typedef union {
  struct {
    uint32_t SONIF : 13;
    ///< ---
    ///< AccessType="RW" BitOffset="0" ResetValue="0x0"
    uint32_t  : 3;
    ///< Reserved
    ///< AccessType="RO" BitOffset="13" ResetValue="None"
    uint32_t SONIF_2 : 13;
    ///< ---
    ///< AccessType="RW" BitOffset="16" ResetValue="0x0"
    uint32_t  : 3;
    ///< Reserved
    ///< AccessType="RO" BitOffset="29" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_tx_sonif_reg_t;

#define JESD_XIP_204D_TX_SONIF_DEFAULT (0x00000000U)
#define JESD_XIP_204D_TX_SONIF_RD_MASK (0x1fff1fffU)
#define JESD_XIP_204D_TX_SONIF_WR_MASK (0x1fff1fffU)


#define JESD_XIP_204D_TX_SONIF_BF_OFF ( 0)
#define JESD_XIP_204D_TX_SONIF_BF_WID (13)
#define JESD_XIP_204D_TX_SONIF_BF_MSK (0x00001FFF)
#define JESD_XIP_204D_TX_SONIF_BF_DEF (0x00000000)

#define JESD_XIP_204D_TX_SONIF_2_BF_OFF (16)
#define JESD_XIP_204D_TX_SONIF_2_BF_WID (13)
#define JESD_XIP_204D_TX_SONIF_2_BF_MSK (0x1FFF0000)
#define JESD_XIP_204D_TX_SONIF_2_BF_DEF (0x00000000)
#define JESD_XIP_204D_TX_SONIF_ARR_SZ0 (1)
#define JESD_XIP_204D_TX_SONIF_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_TX_MEM_JESD_XIP_204D_TX_TX_SYSREF_COUNTER_STATUS_REG[1] register description at address offset 0x374
  *
  * Register default value:        0x00000000
  * Register full path in IP: jesd_xip_204d_tx_MEM/jesd_xip_204d_tx/tx/sysref_counter_status_reg
  * SYSREF_COUNTER_STATUS_REG
  */

typedef union {
  struct {
    uint32_t SYSREF_COUNTER_STATUS : 32;
    ///< ---
    ///< AccessType="RO/V" BitOffset="0" ResetValue="0x0"
  } ;
  uint32_t value;
} jesd_xip_204d_tx_sysref_cnter_stat_reg_t;

#define JESD_XIP_204D_TX_SYSREF_CNTER_STAT_DEFAULT (0x00000000U)
#define JESD_XIP_204D_TX_SYSREF_CNTER_STAT_RD_MASK (0xffffffffU)
#define JESD_XIP_204D_TX_SYSREF_CNTER_STAT_WR_MASK (0x00000000U)


#define JESD_XIP_204D_TX_SYSREF_CNTER_STAT_SYSREF_CNTER_STAT_BF_OFF ( 0)
#define JESD_XIP_204D_TX_SYSREF_CNTER_STAT_SYSREF_CNTER_STAT_BF_WID (32)
#define JESD_XIP_204D_TX_SYSREF_CNTER_STAT_SYSREF_CNTER_STAT_BF_MSK (0xFFFFFFFF)
#define JESD_XIP_204D_TX_SYSREF_CNTER_STAT_SYSREF_CNTER_STAT_BF_DEF (0x00000000)
#define JESD_XIP_204D_TX_SYSREF_CNTER_STAT_ARR_SZ0 (1)
#define JESD_XIP_204D_TX_SYSREF_CNTER_STAT_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_TX_MEM_JESD_XIP_204D_TX_TX_TX_SAMPLE_REQ_REG[1] register description at address offset 0x3e0
  *
  * Register default value:        0x00010001
  * Register full path in IP: jesd_xip_204d_tx_MEM/jesd_xip_204d_tx/tx/tx_sample_req_reg
  * TX_SAMPLE_REQ_REG
  */

typedef union {
  struct {
    uint32_t POS_CYCLES : 8;
    ///< ---
    ///< AccessType="RW" BitOffset="0" ResetValue="0x1"
    uint32_t NEG_CYCLES : 8;
    ///< ---
    ///< AccessType="RW" BitOffset="8" ResetValue="0x0"
    uint32_t POS_CYCLES_2 : 8;
    ///< ---
    ///< AccessType="RW" BitOffset="16" ResetValue="0x1"
    uint32_t NEG_CYCLES_2 : 8;
    ///< ---
    ///< AccessType="RW" BitOffset="24" ResetValue="0x0"
  } ;
  uint32_t value;
} jesd_xip_204d_tx_sample_req_reg_t;

#define JESD_XIP_204D_TX_SAMPLE_REQ_DEFAULT (0x00010001U)
#define JESD_XIP_204D_TX_SAMPLE_REQ_RD_MASK (0xffffffffU)
#define JESD_XIP_204D_TX_SAMPLE_REQ_WR_MASK (0xffffffffU)


#define JESD_XIP_204D_TX_SAMPLE_REQ_POS_CYCLES_BF_OFF ( 0)
#define JESD_XIP_204D_TX_SAMPLE_REQ_POS_CYCLES_BF_WID ( 8)
#define JESD_XIP_204D_TX_SAMPLE_REQ_POS_CYCLES_BF_MSK (0x000000FF)
#define JESD_XIP_204D_TX_SAMPLE_REQ_POS_CYCLES_BF_DEF (0x00000001)

#define JESD_XIP_204D_TX_SAMPLE_REQ_NEG_CYCLES_BF_OFF ( 8)
#define JESD_XIP_204D_TX_SAMPLE_REQ_NEG_CYCLES_BF_WID ( 8)
#define JESD_XIP_204D_TX_SAMPLE_REQ_NEG_CYCLES_BF_MSK (0x0000FF00)
#define JESD_XIP_204D_TX_SAMPLE_REQ_NEG_CYCLES_BF_DEF (0x00000000)

#define JESD_XIP_204D_TX_SAMPLE_REQ_POS_CYCLES_2_BF_OFF (16)
#define JESD_XIP_204D_TX_SAMPLE_REQ_POS_CYCLES_2_BF_WID ( 8)
#define JESD_XIP_204D_TX_SAMPLE_REQ_POS_CYCLES_2_BF_MSK (0x00FF0000)
#define JESD_XIP_204D_TX_SAMPLE_REQ_POS_CYCLES_2_BF_DEF (0x00010000)

#define JESD_XIP_204D_TX_SAMPLE_REQ_NEG_CYCLES_2_BF_OFF (24)
#define JESD_XIP_204D_TX_SAMPLE_REQ_NEG_CYCLES_2_BF_WID ( 8)
#define JESD_XIP_204D_TX_SAMPLE_REQ_NEG_CYCLES_2_BF_MSK (0xFF000000)
#define JESD_XIP_204D_TX_SAMPLE_REQ_NEG_CYCLES_2_BF_DEF (0x00000000)
#define JESD_XIP_204D_TX_SAMPLE_REQ_ARR_SZ0 (1)
#define JESD_XIP_204D_TX_SAMPLE_REQ_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_TX_MEM_JESD_XIP_204D_TX_TX_GEN_SYSREF_REG[1] register description at address offset 0x3e4
  *
  * Register default value:        0x00000000
  * Register full path in IP: jesd_xip_204d_tx_MEM/jesd_xip_204d_tx/tx/gen_sysref_reg
  * GEN_SYSREF_REG
  */

typedef union {
  struct {
    uint32_t GEN_SYSREF : 1;
    ///< ---
    ///< AccessType="RW/V" BitOffset="0" ResetValue="0x0"
    uint32_t  : 31;
    ///< Reserved
    ///< AccessType="RO" BitOffset="1" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_tx_gen_sysref_reg_t;

#define JESD_XIP_204D_TX_GEN_SYSREF_DEFAULT (0x00000000U)
#define JESD_XIP_204D_TX_GEN_SYSREF_RD_MASK (0x00000001U)
#define JESD_XIP_204D_TX_GEN_SYSREF_WR_MASK (0x00000001U)


#define JESD_XIP_204D_TX_GEN_SYSREF_GEN_SYSREF_BF_OFF ( 0)
#define JESD_XIP_204D_TX_GEN_SYSREF_GEN_SYSREF_BF_WID ( 1)
#define JESD_XIP_204D_TX_GEN_SYSREF_GEN_SYSREF_BF_MSK (0x00000001)
#define JESD_XIP_204D_TX_GEN_SYSREF_GEN_SYSREF_BF_DEF (0x00000000)
#define JESD_XIP_204D_TX_GEN_SYSREF_ARR_SZ0 (1)
#define JESD_XIP_204D_TX_GEN_SYSREF_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_TX_MEM_JESD_XIP_204D_TX_TX_GEARBOX_EMPTY_STATUS_REG[1] register description at address offset 0x3e8
  *
  * Register default value:        0x00000000
  * Register full path in IP: jesd_xip_204d_tx_MEM/jesd_xip_204d_tx/tx/gearbox_empty_status_reg
  * GEARBOX_EMPTY_STATUS_REG
  */

typedef union {
  struct {
    uint32_t GEARBOX_EMPTY_STATUS : 24;
    ///< ---
    ///< AccessType="RO/V" BitOffset="0" ResetValue="0x0"
    uint32_t  : 8;
    ///< Reserved
    ///< AccessType="RO" BitOffset="24" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_tx_gearbox_empty_stat_reg_t;

#define JESD_XIP_204D_TX_GEARBOX_EMPTY_STAT_DEFAULT (0x00000000U)
#define JESD_XIP_204D_TX_GEARBOX_EMPTY_STAT_RD_MASK (0x00ffffffU)
#define JESD_XIP_204D_TX_GEARBOX_EMPTY_STAT_WR_MASK (0x00000000U)


#define JESD_XIP_204D_TX_GEARBOX_EMPTY_STAT_GEARBOX_EMPTY_STAT_BF_OFF ( 0)
#define JESD_XIP_204D_TX_GEARBOX_EMPTY_STAT_GEARBOX_EMPTY_STAT_BF_WID (24)
#define JESD_XIP_204D_TX_GEARBOX_EMPTY_STAT_GEARBOX_EMPTY_STAT_BF_MSK (0x00FFFFFF)
#define JESD_XIP_204D_TX_GEARBOX_EMPTY_STAT_GEARBOX_EMPTY_STAT_BF_DEF (0x00000000)
#define JESD_XIP_204D_TX_GEARBOX_EMPTY_STAT_ARR_SZ0 (1)
#define JESD_XIP_204D_TX_GEARBOX_EMPTY_STAT_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_TX_MEM_JESD_XIP_204D_TX_TX_GEARBOX_FULL_STATUS_REG[1] register description at address offset 0x3ec
  *
  * Register default value:        0x00000000
  * Register full path in IP: jesd_xip_204d_tx_MEM/jesd_xip_204d_tx/tx/gearbox_full_status_reg
  * GEARBOX_FULL_STATUS_REG
  */

typedef union {
  struct {
    uint32_t GEARBOX_FULL_STATUS : 24;
    ///< ---
    ///< AccessType="RO/V" BitOffset="0" ResetValue="0x0"
    uint32_t  : 8;
    ///< Reserved
    ///< AccessType="RO" BitOffset="24" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_tx_gearbox_full_stat_reg_t;

#define JESD_XIP_204D_TX_GEARBOX_FULL_STAT_DEFAULT (0x00000000U)
#define JESD_XIP_204D_TX_GEARBOX_FULL_STAT_RD_MASK (0x00ffffffU)
#define JESD_XIP_204D_TX_GEARBOX_FULL_STAT_WR_MASK (0x00000000U)


#define JESD_XIP_204D_TX_GEARBOX_FULL_STAT_GEARBOX_FULL_STAT_BF_OFF ( 0)
#define JESD_XIP_204D_TX_GEARBOX_FULL_STAT_GEARBOX_FULL_STAT_BF_WID (24)
#define JESD_XIP_204D_TX_GEARBOX_FULL_STAT_GEARBOX_FULL_STAT_BF_MSK (0x00FFFFFF)
#define JESD_XIP_204D_TX_GEARBOX_FULL_STAT_GEARBOX_FULL_STAT_BF_DEF (0x00000000)
#define JESD_XIP_204D_TX_GEARBOX_FULL_STAT_ARR_SZ0 (1)
#define JESD_XIP_204D_TX_GEARBOX_FULL_STAT_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_TX_MEM_JESD_XIP_204D_TX_TX_TXRX_FIFO_WAIT_COUNT_REG[1] register description at address offset 0x3f0
  *
  * Register default value:        0x00000000
  * Register full path in IP: jesd_xip_204d_tx_MEM/jesd_xip_204d_tx/tx/txrx_fifo_wait_count_reg
  * TXRX_FIFO_WAIT_COUNT_REG
  */

typedef union {
  struct {
    uint32_t FIFO_WAIT_COUNT : 16;
    ///< ---
    ///< AccessType="RW" BitOffset="0" ResetValue="0x0"
    uint32_t  : 16;
    ///< Reserved
    ///< AccessType="RO" BitOffset="16" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_tx_txrx_fifo_wait_cnt_reg_t;

#define JESD_XIP_204D_TX_TXRX_FIFO_WAIT_CNT_DEFAULT (0x00000000U)
#define JESD_XIP_204D_TX_TXRX_FIFO_WAIT_CNT_RD_MASK (0x0000ffffU)
#define JESD_XIP_204D_TX_TXRX_FIFO_WAIT_CNT_WR_MASK (0x0000ffffU)


#define JESD_XIP_204D_TX_TXRX_FIFO_WAIT_CNT_FIFO_WAIT_CNT_BF_OFF ( 0)
#define JESD_XIP_204D_TX_TXRX_FIFO_WAIT_CNT_FIFO_WAIT_CNT_BF_WID (16)
#define JESD_XIP_204D_TX_TXRX_FIFO_WAIT_CNT_FIFO_WAIT_CNT_BF_MSK (0x0000FFFF)
#define JESD_XIP_204D_TX_TXRX_FIFO_WAIT_CNT_FIFO_WAIT_CNT_BF_DEF (0x00000000)
#define JESD_XIP_204D_TX_TXRX_FIFO_WAIT_CNT_ARR_SZ0 (1)
#define JESD_XIP_204D_TX_TXRX_FIFO_WAIT_CNT_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_TX_MEM_JESD_XIP_204D_TX_TX_ERROR_INJECT_CTRL_REG[1] register description at address offset 0x630
  *
  * Register default value:        0x00000000
  * Register full path in IP: jesd_xip_204d_tx_MEM/jesd_xip_204d_tx/tx/error_inject_ctrl_reg
  * ERROR_INJECT_CTRL_REG
  */

typedef union {
  struct {
    uint32_t ERROR_INJECT_TYPE : 4;
    ///< ---
    ///< AccessType="RW" BitOffset="0" ResetValue="0x0"
    uint32_t  : 4;
    ///< Reserved
    ///< AccessType="RO" BitOffset="4" ResetValue="None"
    uint32_t LANE_MASK : 24;
    ///< ---
    ///< AccessType="RW" BitOffset="8" ResetValue="0x0"
  } ;
  uint32_t value;
} jesd_xip_204d_tx_err_inject_ctrl_reg_t;

#define JESD_XIP_204D_TX_ERR_INJECT_CTRL_DEFAULT (0x00000000U)
#define JESD_XIP_204D_TX_ERR_INJECT_CTRL_RD_MASK (0xffffff0fU)
#define JESD_XIP_204D_TX_ERR_INJECT_CTRL_WR_MASK (0xffffff0fU)


#define JESD_XIP_204D_TX_ERR_INJECT_CTRL_ERR_INJECT_TYPE_BF_OFF ( 0)
#define JESD_XIP_204D_TX_ERR_INJECT_CTRL_ERR_INJECT_TYPE_BF_WID ( 4)
#define JESD_XIP_204D_TX_ERR_INJECT_CTRL_ERR_INJECT_TYPE_BF_MSK (0x0000000F)
#define JESD_XIP_204D_TX_ERR_INJECT_CTRL_ERR_INJECT_TYPE_BF_DEF (0x00000000)

#define JESD_XIP_204D_TX_ERR_INJECT_CTRL_LANE_MASK_BF_OFF ( 8)
#define JESD_XIP_204D_TX_ERR_INJECT_CTRL_LANE_MASK_BF_WID (24)
#define JESD_XIP_204D_TX_ERR_INJECT_CTRL_LANE_MASK_BF_MSK (0xFFFFFF00)
#define JESD_XIP_204D_TX_ERR_INJECT_CTRL_LANE_MASK_BF_DEF (0x00000000)
#define JESD_XIP_204D_TX_ERR_INJECT_CTRL_ARR_SZ0 (1)
#define JESD_XIP_204D_TX_ERR_INJECT_CTRL_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_TX_MEM_JESD_XIP_204D_TX_TX_ERROR_INJECT_PERIOD_REG[1] register description at address offset 0x634
  *
  * Register default value:        0x00000000
  * Register full path in IP: jesd_xip_204d_tx_MEM/jesd_xip_204d_tx/tx/error_inject_period_reg
  * ERROR_INJECT_PERIOD_REG
  */

typedef union {
  struct {
    uint32_t ERROR_INJECT_PERIOD : 32;
    ///< ---
    ///< AccessType="RW" BitOffset="0" ResetValue="0x0"
  } ;
  uint32_t value;
} jesd_xip_204d_tx_err_inject_period_reg_t;

#define JESD_XIP_204D_TX_ERR_INJECT_PERIOD_DEFAULT (0x00000000U)
#define JESD_XIP_204D_TX_ERR_INJECT_PERIOD_RD_MASK (0xffffffffU)
#define JESD_XIP_204D_TX_ERR_INJECT_PERIOD_WR_MASK (0xffffffffU)


#define JESD_XIP_204D_TX_ERR_INJECT_PERIOD_ERR_INJECT_PERIOD_BF_OFF ( 0)
#define JESD_XIP_204D_TX_ERR_INJECT_PERIOD_ERR_INJECT_PERIOD_BF_WID (32)
#define JESD_XIP_204D_TX_ERR_INJECT_PERIOD_ERR_INJECT_PERIOD_BF_MSK (0xFFFFFFFF)
#define JESD_XIP_204D_TX_ERR_INJECT_PERIOD_ERR_INJECT_PERIOD_BF_DEF (0x00000000)
#define JESD_XIP_204D_TX_ERR_INJECT_PERIOD_ARR_SZ0 (1)
#define JESD_XIP_204D_TX_ERR_INJECT_PERIOD_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_TX_MEM_JESD_XIP_204D_TX_TX_TEST_PATTERN_LSB_REG[1] register description at address offset 0x640
  *
  * Register default value:        0x00000000
  * Register full path in IP: jesd_xip_204d_tx_MEM/jesd_xip_204d_tx/tx/test_pattern_lsb_reg
  * TEST_PATTERN_LSB_REG
  */

typedef union {
  struct {
    uint32_t TEST_PATTERN_LSB : 32;
    ///< ---
    ///< AccessType="RW" BitOffset="0" ResetValue="0x0"
  } ;
  uint32_t value;
} jesd_xip_204d_tx_test_pattern_lsb_reg_t;

#define JESD_XIP_204D_TX_TEST_PATTERN_LSB_DEFAULT (0x00000000U)
#define JESD_XIP_204D_TX_TEST_PATTERN_LSB_RD_MASK (0xffffffffU)
#define JESD_XIP_204D_TX_TEST_PATTERN_LSB_WR_MASK (0xffffffffU)


#define JESD_XIP_204D_TX_TEST_PATTERN_LSB_TEST_PATTERN_LSB_BF_OFF ( 0)
#define JESD_XIP_204D_TX_TEST_PATTERN_LSB_TEST_PATTERN_LSB_BF_WID (32)
#define JESD_XIP_204D_TX_TEST_PATTERN_LSB_TEST_PATTERN_LSB_BF_MSK (0xFFFFFFFF)
#define JESD_XIP_204D_TX_TEST_PATTERN_LSB_TEST_PATTERN_LSB_BF_DEF (0x00000000)
#define JESD_XIP_204D_TX_TEST_PATTERN_LSB_ARR_SZ0 (1)
#define JESD_XIP_204D_TX_TEST_PATTERN_LSB_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_TX_MEM_JESD_XIP_204D_TX_TX_TEST_PATTERN_MSB_REG[1] register description at address offset 0x644
  *
  * Register default value:        0x00000000
  * Register full path in IP: jesd_xip_204d_tx_MEM/jesd_xip_204d_tx/tx/test_pattern_msb_reg
  * TEST_PATTERN_MSB_REG
  */

typedef union {
  struct {
    uint32_t TEST_PATTERN_MSB : 32;
    ///< ---
    ///< AccessType="RW" BitOffset="0" ResetValue="0x0"
  } ;
  uint32_t value;
} jesd_xip_204d_tx_test_pattern_msb_reg_t;

#define JESD_XIP_204D_TX_TEST_PATTERN_MSB_DEFAULT (0x00000000U)
#define JESD_XIP_204D_TX_TEST_PATTERN_MSB_RD_MASK (0xffffffffU)
#define JESD_XIP_204D_TX_TEST_PATTERN_MSB_WR_MASK (0xffffffffU)


#define JESD_XIP_204D_TX_TEST_PATTERN_MSB_TEST_PATTERN_MSB_BF_OFF ( 0)
#define JESD_XIP_204D_TX_TEST_PATTERN_MSB_TEST_PATTERN_MSB_BF_WID (32)
#define JESD_XIP_204D_TX_TEST_PATTERN_MSB_TEST_PATTERN_MSB_BF_MSK (0xFFFFFFFF)
#define JESD_XIP_204D_TX_TEST_PATTERN_MSB_TEST_PATTERN_MSB_BF_DEF (0x00000000)
#define JESD_XIP_204D_TX_TEST_PATTERN_MSB_ARR_SZ0 (1)
#define JESD_XIP_204D_TX_TEST_PATTERN_MSB_ARRAY_STRIDE0 (0x0000)


/** @brief JESD_XIP_204D_TX_MEM_JESD_XIP_204D_TX_TX_PRBS_CONFIG_REG[1] register description at address offset 0x648
  *
  * Register default value:        0x00000000
  * Register full path in IP: jesd_xip_204d_tx_MEM/jesd_xip_204d_tx/tx/prbs_config_reg
  * PRBS_CONFIG_REG
  */

typedef union {
  struct {
    uint32_t PRBS_CONFIG : 3;
    ///< ---
    ///< AccessType="RW" BitOffset="0" ResetValue="0x0"
    uint32_t  : 29;
    ///< Reserved
    ///< AccessType="RO" BitOffset="3" ResetValue="None"
  } ;
  uint32_t value;
} jesd_xip_204d_tx_prbs_cfg_reg_t;

#define JESD_XIP_204D_TX_PRBS_CFG_DEFAULT (0x00000000U)
#define JESD_XIP_204D_TX_PRBS_CFG_RD_MASK (0x00000007U)
#define JESD_XIP_204D_TX_PRBS_CFG_WR_MASK (0x00000007U)


#define JESD_XIP_204D_TX_PRBS_CFG_PRBS_CFG_BF_OFF ( 0)
#define JESD_XIP_204D_TX_PRBS_CFG_PRBS_CFG_BF_WID ( 3)
#define JESD_XIP_204D_TX_PRBS_CFG_PRBS_CFG_BF_MSK (0x00000007)
#define JESD_XIP_204D_TX_PRBS_CFG_PRBS_CFG_BF_DEF (0x00000000)
#define JESD_XIP_204D_TX_PRBS_CFG_ARR_SZ0 (1)
#define JESD_XIP_204D_TX_PRBS_CFG_ARRAY_STRIDE0 (0x0000)

//************************************************ /RegisterStructs


// ******************************************* Register pointer macros

#define JESD_XIP_204D_TX_DATAPATH_INTERCONNECT_REG(_BASE) ((jesd_xip_204d_tx_datapath_interconnect_reg_t*) JESD_XIP_204D_TX_DATAPATH_INTERCONNECT_ADR(_BASE))
#define JESD_XIP_204D_TX_SUBCLASS_REG(_BASE) ((jesd_xip_204d_tx_subclass_reg_t*) JESD_XIP_204D_TX_SUBCLASS_ADR(_BASE))
#define JESD_XIP_204D_TX_CF_REG(_BASE) ((jesd_xip_204d_tx_cf_reg_t*) JESD_XIP_204D_TX_CF_ADR(_BASE))
#define JESD_XIP_204D_TX_CS_REG(_BASE) ((jesd_xip_204d_tx_cs_reg_t*) JESD_XIP_204D_TX_CS_ADR(_BASE))
#define JESD_XIP_204D_TX_F_REG(_BASE) ((jesd_xip_204d_tx_f_reg_t*) JESD_XIP_204D_TX_F_ADR(_BASE))
#define JESD_XIP_204D_TX_L_REG(_BASE) ((jesd_xip_204d_tx_l_reg_t*) JESD_XIP_204D_TX_L_ADR(_BASE))
#define JESD_XIP_204D_TX_N_REG(_BASE) ((jesd_xip_204d_tx_n_reg_t*) JESD_XIP_204D_TX_N_ADR(_BASE))
#define JESD_XIP_204D_TX_M_REG(_BASE) ((jesd_xip_204d_tx_m_reg_t*) JESD_XIP_204D_TX_M_ADR(_BASE))
#define JESD_XIP_204D_TX_NTOTAL_REG(_BASE) ((jesd_xip_204d_tx_ntotal_reg_t*) JESD_XIP_204D_TX_NTOTAL_ADR(_BASE))
#define JESD_XIP_204D_TX_S_REG(_BASE) ((jesd_xip_204d_tx_s_reg_t*) JESD_XIP_204D_TX_S_ADR(_BASE))
#define JESD_XIP_204D_TX_HD_REG(_BASE) ((jesd_xip_204d_tx_hd_reg_t*) JESD_XIP_204D_TX_HD_ADR(_BASE))
#define JESD_XIP_204D_TX_SCR_REG(_BASE) ((jesd_xip_204d_tx_scr_reg_t*) JESD_XIP_204D_TX_SCR_ADR(_BASE))
#define JESD_XIP_204D_TX_ENMODULE_REG(_BASE) ((jesd_xip_204d_tx_enmodule_reg_t*) JESD_XIP_204D_TX_ENMODULE_ADR(_BASE))
#define JESD_XIP_204D_TX_CORE_INTR_MASK_REG(_BASE) ((jesd_xip_204d_tx_core_intr_mask_reg_t*) JESD_XIP_204D_TX_CORE_INTR_MASK_ADR(_BASE))
#define JESD_XIP_204D_TX_CORE_INTR_STAT_REG(_BASE) ((jesd_xip_204d_tx_core_intr_stat_reg_t*) JESD_XIP_204D_TX_CORE_INTR_STAT_ADR(_BASE))
#define JESD_XIP_204D_TX_CLK_RATIO_REG(_BASE) ((jesd_xip_204d_tx_clk_ratio_reg_t*) JESD_XIP_204D_TX_CLK_RATIO_ADR(_BASE))
#define JESD_XIP_204D_TX_TL_LATENCY_REG(_BASE) ((jesd_xip_204d_tx_tl_latency_reg_t*) JESD_XIP_204D_TX_TL_LATENCY_ADR(_BASE))
#define JESD_XIP_204D_TX_FEC_REG(_BASE) ((jesd_xip_204d_tx_fec_reg_t*) JESD_XIP_204D_TX_FEC_ADR(_BASE))
#define JESD_XIP_204D_TX_A_REG(_BASE) ((jesd_xip_204d_tx_a_reg_t*) JESD_XIP_204D_TX_A_ADR(_BASE))
#define JESD_XIP_204D_TX_BIT_ORDER_REG(_BASE) ((jesd_xip_204d_tx_bit_order_reg_t*) JESD_XIP_204D_TX_BIT_ORDER_ADR(_BASE))
#define JESD_XIP_204D_TX_TL_TEST_MODE_REG(_BASE) ((jesd_xip_204d_tx_tl_test_mode_reg_t*) JESD_XIP_204D_TX_TL_TEST_MODE_ADR(_BASE))
#define JESD_XIP_204D_TX_BUFF_DELAY_REG(_BASE) ((jesd_xip_204d_tx_buff_delay_reg_t*) JESD_XIP_204D_TX_BUFF_DELAY_ADR(_BASE))
#define JESD_XIP_204D_TX_SYSREF_CFG_REG(_BASE) ((jesd_xip_204d_tx_sysref_cfg_reg_t*) JESD_XIP_204D_TX_SYSREF_CFG_ADR(_BASE))
#define JESD_XIP_204D_TX_SONIF_REG(_BASE) ((jesd_xip_204d_tx_sonif_reg_t*) JESD_XIP_204D_TX_SONIF_ADR(_BASE))
#define JESD_XIP_204D_TX_SYSREF_CNTER_STAT_REG(_BASE) ((jesd_xip_204d_tx_sysref_cnter_stat_reg_t*) JESD_XIP_204D_TX_SYSREF_CNTER_STAT_ADR(_BASE))
#define JESD_XIP_204D_TX_SAMPLE_REQ_REG(_BASE) ((jesd_xip_204d_tx_sample_req_reg_t*) JESD_XIP_204D_TX_SAMPLE_REQ_ADR(_BASE))
#define JESD_XIP_204D_TX_GEN_SYSREF_REG(_BASE) ((jesd_xip_204d_tx_gen_sysref_reg_t*) JESD_XIP_204D_TX_GEN_SYSREF_ADR(_BASE))
#define JESD_XIP_204D_TX_GEARBOX_EMPTY_STAT_REG(_BASE) ((jesd_xip_204d_tx_gearbox_empty_stat_reg_t*) JESD_XIP_204D_TX_GEARBOX_EMPTY_STAT_ADR(_BASE))
#define JESD_XIP_204D_TX_GEARBOX_FULL_STAT_REG(_BASE) ((jesd_xip_204d_tx_gearbox_full_stat_reg_t*) JESD_XIP_204D_TX_GEARBOX_FULL_STAT_ADR(_BASE))
#define JESD_XIP_204D_TX_TXRX_FIFO_WAIT_CNT_REG(_BASE) ((jesd_xip_204d_tx_txrx_fifo_wait_cnt_reg_t*) JESD_XIP_204D_TX_TXRX_FIFO_WAIT_CNT_ADR(_BASE))
#define JESD_XIP_204D_TX_ERR_INJECT_CTRL_REG(_BASE) ((jesd_xip_204d_tx_err_inject_ctrl_reg_t*) JESD_XIP_204D_TX_ERR_INJECT_CTRL_ADR(_BASE))
#define JESD_XIP_204D_TX_ERR_INJECT_PERIOD_REG(_BASE) ((jesd_xip_204d_tx_err_inject_period_reg_t*) JESD_XIP_204D_TX_ERR_INJECT_PERIOD_ADR(_BASE))
#define JESD_XIP_204D_TX_TEST_PATTERN_LSB_REG(_BASE) ((jesd_xip_204d_tx_test_pattern_lsb_reg_t*) JESD_XIP_204D_TX_TEST_PATTERN_LSB_ADR(_BASE))
#define JESD_XIP_204D_TX_TEST_PATTERN_MSB_REG(_BASE) ((jesd_xip_204d_tx_test_pattern_msb_reg_t*) JESD_XIP_204D_TX_TEST_PATTERN_MSB_ADR(_BASE))
#define JESD_XIP_204D_TX_PRBS_CFG_REG(_BASE) ((jesd_xip_204d_tx_prbs_cfg_reg_t*) JESD_XIP_204D_TX_PRBS_CFG_ADR(_BASE))

// ******************************************* /Register pointer macros


// ******************************************* AddressSpace struct
typedef struct
{
    const uint8_t        reservedArea0 [24];  /*< Address offset = 0x0 */
    jesd_xip_204d_tx_datapath_interconnect_reg_t TX_DATAPATH_INTERCONNECT; /*< Address offset = 0x18 */
    jesd_xip_204d_tx_subclass_reg_t TX_SUBCLASS; /*< Address offset = 0x1c */
    jesd_xip_204d_tx_cf_reg_t TX_CF; /*< Address offset = 0x20 */
    jesd_xip_204d_tx_cs_reg_t TX_CS; /*< Address offset = 0x24 */
    jesd_xip_204d_tx_f_reg_t TX_F; /*< Address offset = 0x28 */
    const uint8_t        reservedArea1 [4];   /*< Address offset = 0x2c */
    jesd_xip_204d_tx_l_reg_t TX_L; /*< Address offset = 0x30 */
    jesd_xip_204d_tx_n_reg_t TX_N; /*< Address offset = 0x34 */
    jesd_xip_204d_tx_m_reg_t TX_M; /*< Address offset = 0x38 */
    jesd_xip_204d_tx_ntotal_reg_t TX_NTOTAL; /*< Address offset = 0x3c */
    jesd_xip_204d_tx_s_reg_t TX_S; /*< Address offset = 0x40 */
    jesd_xip_204d_tx_hd_reg_t TX_HD; /*< Address offset = 0x44 */
    jesd_xip_204d_tx_scr_reg_t TX_SCR; /*< Address offset = 0x48 */
    const uint8_t        reservedArea2 [4];   /*< Address offset = 0x4c */
    jesd_xip_204d_tx_enmodule_reg_t TX_ENMODULE; /*< Address offset = 0x50 */
    const uint8_t        reservedArea3 [208]; /*< Address offset = 0x54 */
    jesd_xip_204d_tx_core_intr_mask_reg_t TX_CORE_INTR_MASK; /*< Address offset = 0x124 */
    jesd_xip_204d_tx_core_intr_stat_reg_t TX_CORE_INTR_STAT; /*< Address offset = 0x128 */
    const uint8_t        reservedArea4 [16];  /*< Address offset = 0x12c */
    jesd_xip_204d_tx_clk_ratio_reg_t TX_CLK_RATIO; /*< Address offset = 0x13c */
    const uint8_t        reservedArea5 [384]; /*< Address offset = 0x140 */
    jesd_xip_204d_tx_tl_latency_reg_t TX_TL_LATENCY; /*< Address offset = 0x2c0 */
    jesd_xip_204d_tx_fec_reg_t TX_FEC; /*< Address offset = 0x2c4 */
    const uint8_t        reservedArea6 [12];  /*< Address offset = 0x2c8 */
    jesd_xip_204d_tx_a_reg_t TX_A; /*< Address offset = 0x2d4 */
    jesd_xip_204d_tx_bit_order_reg_t TX_BIT_ORDER; /*< Address offset = 0x2d8 */
    jesd_xip_204d_tx_tl_test_mode_reg_t TX_TL_TEST_MODE; /*< Address offset = 0x2dc */
    jesd_xip_204d_tx_buff_delay_reg_t TX_BUFF_DELAY; /*< Address offset = 0x2e0 */
    jesd_xip_204d_tx_sysref_cfg_reg_t TX_SYSREF_CFG; /*< Address offset = 0x2e4 */
    const uint8_t        reservedArea7 [128]; /*< Address offset = 0x2e8 */
    jesd_xip_204d_tx_sonif_reg_t TX_SONIF; /*< Address offset = 0x368 */
    const uint8_t        reservedArea8 [8];   /*< Address offset = 0x36c */
    jesd_xip_204d_tx_sysref_cnter_stat_reg_t TX_SYSREF_CNTER_STAT; /*< Address offset = 0x374 */
    const uint8_t        reservedArea9 [104]; /*< Address offset = 0x378 */
    jesd_xip_204d_tx_sample_req_reg_t TX_SAMPLE_REQ; /*< Address offset = 0x3e0 */
    jesd_xip_204d_tx_gen_sysref_reg_t TX_GEN_SYSREF; /*< Address offset = 0x3e4 */
    jesd_xip_204d_tx_gearbox_empty_stat_reg_t TX_GEARBOX_EMPTY_STAT; /*< Address offset = 0x3e8 */
    jesd_xip_204d_tx_gearbox_full_stat_reg_t TX_GEARBOX_FULL_STAT; /*< Address offset = 0x3ec */
    jesd_xip_204d_tx_txrx_fifo_wait_cnt_reg_t TX_TXRX_FIFO_WAIT_CNT; /*< Address offset = 0x3f0 */
    const uint8_t        reservedArea10 [572]; /*< Address offset = 0x3f4 */
    jesd_xip_204d_tx_err_inject_ctrl_reg_t TX_ERR_INJECT_CTRL; /*< Address offset = 0x630 */
    jesd_xip_204d_tx_err_inject_period_reg_t TX_ERR_INJECT_PERIOD; /*< Address offset = 0x634 */
    const uint8_t        reservedArea11 [8];  /*< Address offset = 0x638 */
    jesd_xip_204d_tx_test_pattern_lsb_reg_t TX_TEST_PATTERN_LSB; /*< Address offset = 0x640 */
    jesd_xip_204d_tx_test_pattern_msb_reg_t TX_TEST_PATTERN_MSB; /*< Address offset = 0x644 */
    jesd_xip_204d_tx_prbs_cfg_reg_t TX_PRBS_CFG; /*< Address offset = 0x648 */
} jesd_xip_204d_tx_t;     // size: 0x008c

// AddressSpace struct pointer
//
#define DLNK_JESD0_XIP_204D_TX  ((jesd_xip_204d_tx_t*) DLNK_JESD0_XIP_204D_TX_BASE)
#define DLNK_JESD1_XIP_204D_TX  ((jesd_xip_204d_tx_t*) DLNK_JESD1_XIP_204D_TX_BASE)
#define DLNK_JESD2_XIP_204D_TX  ((jesd_xip_204d_tx_t*) DLNK_JESD2_XIP_204D_TX_BASE)
#define DLNK_JESD3_XIP_204D_TX  ((jesd_xip_204d_tx_t*) DLNK_JESD3_XIP_204D_TX_BASE)

// ******************************************* /Address Space

#endif      // _JESD_XIP_204D_TX_H_

