## final project  
本次Lab主要工作為做出如pdf所示的電路結構，並進行PPA優化。  
# 分工
本次final project為小組分工我主要提供pattern和design初版，以及parallelinput優化方案。

# serialinput
在serialinput中我主要把輸入端先放入1個reg後再進行計算。  
在這個版本下 PPA是最差的。  

# parallelinput
在parallelinput中我直接進行計算。  
在這個版本下arear是最優的。  
