# 关于setup和hold的本质 - 模拟器件特性

![image](https://user-images.githubusercontent.com/62500426/185783082-5d8cc9b5-13f9-474b-b225-7bf37d7d739d.png)

setup time: 在clk的上升沿到来之前，D要传输到Z的时间。因为当Z的值还没有稳定的时候，D如果变化，那么这个背靠背的反相器就无法锁住值。

hold time:  第一个传输门关闭需要的时间，在传输门关闭期间，D->W要保持稳定，这样在传输门关闭之后，W稳定才不会导致背靠背反相器锁住的值发生变化。


# double-flop synchroniser - single bit 同步 设计易忽略的要点

利用double flop，bdata发生变化可能是在adata翻转之后1个周期，也可能是2个周期，这是由于第一级flop的metastable可能会resolve在不同的值。如果第一级flop 稳定在和adata相同的值，那么就只需要1个周期就能看到bdata翻转。而如果第一级flop 稳定在和adata相反的值，那么则需要再多一个周期。所以在设计和仿真验证中，不能假定bdata一定会在2个周期之后发生变化，而是将这个因素随机在仿真中，有的时候真的会暴露出设计中的问题。

而且，如果tx pulse只cover了rx clock的“three edge”没有再长， 那么如果第一级sync flop出现亚稳态并resolve，第二级稳定采样到， 那rx clock就只同步出1个cycle的pulse，
这时，不可能夹出 rising edge的同步！  （rise_w = reg_a ^ reg_a_dly //reg_a大于等于2个cycle）

对于enable==HIGH时需要进行相应操作的信号来说，很显然由于2-flop synchronizer的限制，tx_pulse同步到rx_clk时钟域就无法保证持续相应的周期数!!!

-> all in all， double-sync无法保证rx_clk的pulse与tx的持续相同的周期数！

# 变色龙异或门
1. 0 ^ a = a
2. 单周期信号 ^ 它的dly信号 = 电平信号
3. 多周期信号 ^ 它的dly信号 = 单脉冲信号

# 如何克服前一节说的double-flop synchroniser的缺陷？ ->无法保证rx_clk的pulse与tx的持续相同的周期数
<img width="738" alt="image" src="https://user-images.githubusercontent.com/62500426/187070558-f25b21fb-ccbe-461a-97a3-3a1b72129e76.png">
<img width="508" alt="image" src="https://user-images.githubusercontent.com/62500426/187074972-105505d2-2145-4093-af2c-c2ce9c4436d3.png">

->想个办法让产生过pulse这个之前发生过的事件记录在那里就好了。
1.将aclk时钟域的pulse信号转为一个level信号
2.用2-flop synchronizer来同步这个level信号
3.在bclk时钟域将同步过来的level信号转化为pulse
->要注意的是，
既然这个pulse synchronizer中间利用了2flop，那么2flop的3edge要求就必须要满足，换句话说，我们转化成为的level的信号Tq要足够长。如果Tq不满足bclk的3edge要求，那么这个level信号我们就无法同步过去，也就无法产生bclk的pulse了。
那么aclk的pulse速率的极限情况就是，一个pulse接着一个pulse。如果这种情况下都可以满足”3-edge”的话，那再稀疏的pulse流就更能满足了。
(要记住，2FF-sync和“3-edge”要求的深度绑定！)
接下来，那万一极限情况不能满足“3-edge”呢？ 
-> FIFO大法好 :)

其实也可以用握手，但是一次握手的cycle数太多了。
用fifo的话，既可以满足一段时间连续给tx pulse，又可以满足最终的目的：同步后的pulse数和同步前的一样。
