ENTITY secuencia IS
    PORT (
	clk : in std_logic  ; 
	clr : in std_logic  ; 
	x : in std_logic  ; 
	an0 : inout std_logic  ; 
	d : inout std_logic_vector (6 downto 0)
    ) ;
END secuencia ;
