# Verilog笔记

## Verilog的主要特性

+ 可采用3种不同的方式进行设计建模
  + 行为级描述：使用过程化结构建模
  + 数据流描述：使用连续赋值语句建模
  + 结构化方式：使用门和模块例化语句
+ 两类数据类型：
  + 线网(`wire`) : 表示物理元件之间的连线
  + 寄存器(`reg`) : 表示抽象的数据存储元件
+ 能够描述层次设计
+ 原语可以是组合逻辑也可以是时序逻辑
+ 提供显示语言结构指定设计中的指定端口到端口的时延，以及路径时延和时序检查
+ 同一语言可用于生成模拟激励和指定测试的约束条件



## 主要应用---生成专用集成电路

+ 可编程逻辑器件
+ 半定制或全定制ASIC
+ 混合ASIC