SDRAM_pipeline由311511010蘇泰齊負責
UART由311505023傅冠融負責
