# Rel-gio-Digital-com-FSM-em-verilog
Projeto espec√≠fico para ser testado na placa virtual da Pitanga, por isso o arquivo PINOUT
