TimeQuest Timing Analyzer report for Microcomputer
Sun Jan 22 15:55:09 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'cpuClock'
 12. Slow Model Setup: 'clk'
 13. Slow Model Setup: 'serialClkCount[15]'
 14. Slow Model Setup: 'sdClock'
 15. Slow Model Setup: 'T80s:cpu1|IORQ_n'
 16. Slow Model Hold: 'T80s:cpu1|IORQ_n'
 17. Slow Model Hold: 'clk'
 18. Slow Model Hold: 'cpuClock'
 19. Slow Model Hold: 'sdClock'
 20. Slow Model Hold: 'serialClkCount[15]'
 21. Slow Model Recovery: 'serialClkCount[15]'
 22. Slow Model Recovery: 'sdClock'
 23. Slow Model Recovery: 'T80s:cpu1|IORQ_n'
 24. Slow Model Removal: 'T80s:cpu1|IORQ_n'
 25. Slow Model Removal: 'serialClkCount[15]'
 26. Slow Model Removal: 'sdClock'
 27. Slow Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'
 28. Slow Model Minimum Pulse Width: 'clk'
 29. Slow Model Minimum Pulse Width: 'cpuClock'
 30. Slow Model Minimum Pulse Width: 'serialClkCount[15]'
 31. Slow Model Minimum Pulse Width: 'sdClock'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Output Enable Times
 37. Minimum Output Enable Times
 38. Output Disable Times
 39. Minimum Output Disable Times
 40. Fast Model Setup Summary
 41. Fast Model Hold Summary
 42. Fast Model Recovery Summary
 43. Fast Model Removal Summary
 44. Fast Model Minimum Pulse Width Summary
 45. Fast Model Setup: 'clk'
 46. Fast Model Setup: 'cpuClock'
 47. Fast Model Setup: 'serialClkCount[15]'
 48. Fast Model Setup: 'sdClock'
 49. Fast Model Setup: 'T80s:cpu1|IORQ_n'
 50. Fast Model Hold: 'clk'
 51. Fast Model Hold: 'T80s:cpu1|IORQ_n'
 52. Fast Model Hold: 'serialClkCount[15]'
 53. Fast Model Hold: 'cpuClock'
 54. Fast Model Hold: 'sdClock'
 55. Fast Model Recovery: 'serialClkCount[15]'
 56. Fast Model Recovery: 'sdClock'
 57. Fast Model Recovery: 'T80s:cpu1|IORQ_n'
 58. Fast Model Removal: 'serialClkCount[15]'
 59. Fast Model Removal: 'T80s:cpu1|IORQ_n'
 60. Fast Model Removal: 'sdClock'
 61. Fast Model Minimum Pulse Width: 'clk'
 62. Fast Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'
 63. Fast Model Minimum Pulse Width: 'cpuClock'
 64. Fast Model Minimum Pulse Width: 'serialClkCount[15]'
 65. Fast Model Minimum Pulse Width: 'sdClock'
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Output Enable Times
 71. Minimum Output Enable Times
 72. Output Disable Times
 73. Minimum Output Disable Times
 74. Multicorner Timing Analysis Summary
 75. Setup Times
 76. Hold Times
 77. Clock to Output Times
 78. Minimum Clock to Output Times
 79. Setup Transfers
 80. Hold Transfers
 81. Recovery Transfers
 82. Removal Transfers
 83. Report TCCS
 84. Report RSKM
 85. Unconstrained Paths
 86. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Microcomputer                                                     ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                 ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; Clock Name         ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; clk                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                ;
; cpuClock           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { cpuClock }           ;
; sdClock            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sdClock }            ;
; serialClkCount[15] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { serialClkCount[15] } ;
; T80s:cpu1|IORQ_n   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { T80s:cpu1|IORQ_n }   ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+


+----------------------------------------------------------+
; Slow Model Fmax Summary                                  ;
+------------+-----------------+--------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name         ; Note ;
+------------+-----------------+--------------------+------+
; 27.61 MHz  ; 27.61 MHz       ; clk                ;      ;
; 53.32 MHz  ; 53.32 MHz       ; cpuClock           ;      ;
; 78.94 MHz  ; 78.94 MHz       ; T80s:cpu1|IORQ_n   ;      ;
; 125.61 MHz ; 125.61 MHz      ; sdClock            ;      ;
; 169.52 MHz ; 169.52 MHz      ; serialClkCount[15] ;      ;
+------------+-----------------+--------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------+
; Slow Model Setup Summary                     ;
+--------------------+---------+---------------+
; Clock              ; Slack   ; End Point TNS ;
+--------------------+---------+---------------+
; cpuClock           ; -17.753 ; -4617.524     ;
; clk                ; -17.607 ; -6382.862     ;
; serialClkCount[15] ; -8.237  ; -1223.556     ;
; sdClock            ; -7.569  ; -768.978      ;
; T80s:cpu1|IORQ_n   ; -6.436  ; -276.168      ;
+--------------------+---------+---------------+


+---------------------------------------------+
; Slow Model Hold Summary                     ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; T80s:cpu1|IORQ_n   ; -3.696 ; -61.062       ;
; clk                ; -2.272 ; -2.272        ;
; cpuClock           ; 0.499  ; 0.000         ;
; sdClock            ; 0.499  ; 0.000         ;
; serialClkCount[15] ; 0.499  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Slow Model Recovery Summary                 ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; serialClkCount[15] ; -6.328 ; -165.049      ;
; sdClock            ; -1.526 ; -13.514       ;
; T80s:cpu1|IORQ_n   ; 0.004  ; 0.000         ;
+--------------------+--------+---------------+


+--------------------------------------------+
; Slow Model Removal Summary                 ;
+--------------------+-------+---------------+
; Clock              ; Slack ; End Point TNS ;
+--------------------+-------+---------------+
; T80s:cpu1|IORQ_n   ; 0.001 ; 0.000         ;
; serialClkCount[15] ; 0.974 ; 0.000         ;
; sdClock            ; 1.910 ; 0.000         ;
+--------------------+-------+---------------+


+---------------------------------------------+
; Slow Model Minimum Pulse Width Summary      ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; T80s:cpu1|IORQ_n   ; -3.579 ; -449.280      ;
; clk                ; -2.567 ; -2838.673     ;
; cpuClock           ; -0.742 ; -513.464      ;
; serialClkCount[15] ; -0.742 ; -264.152      ;
; sdClock            ; -0.742 ; -210.728      ;
+--------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'cpuClock'                                                                                                                           ;
+---------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -17.753 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 18.799     ;
; -17.664 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 18.732     ;
; -17.644 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.023      ; 18.707     ;
; -17.629 ; T80s:cpu1|T80:u0|ISet[0]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 18.693     ;
; -17.602 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 18.647     ;
; -17.600 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 18.645     ;
; -17.598 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 18.647     ;
; -17.595 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 18.644     ;
; -17.587 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.013      ; 18.640     ;
; -17.537 ; T80s:cpu1|T80:u0|ISet[1]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 18.601     ;
; -17.513 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 18.580     ;
; -17.511 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 18.578     ;
; -17.509 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.031      ; 18.580     ;
; -17.506 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.031      ; 18.577     ;
; -17.498 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.035      ; 18.573     ;
; -17.493 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.022      ; 18.555     ;
; -17.491 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.022      ; 18.553     ;
; -17.490 ; T80s:cpu1|T80:u0|IR[6]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.006      ; 18.536     ;
; -17.489 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.026      ; 18.555     ;
; -17.486 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.026      ; 18.552     ;
; -17.478 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.030      ; 18.548     ;
; -17.478 ; T80s:cpu1|T80:u0|ISet[0]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.023      ; 18.541     ;
; -17.476 ; T80s:cpu1|T80:u0|ISet[0]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.023      ; 18.539     ;
; -17.474 ; T80s:cpu1|T80:u0|ISet[0]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 18.541     ;
; -17.471 ; T80s:cpu1|T80:u0|ISet[0]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 18.538     ;
; -17.470 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.013      ; 18.523     ;
; -17.463 ; T80s:cpu1|T80:u0|ISet[0]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.031      ; 18.534     ;
; -17.434 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.486     ;
; -17.433 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.485     ;
; -17.393 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.445     ;
; -17.386 ; T80s:cpu1|T80:u0|ISet[1]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.023      ; 18.449     ;
; -17.384 ; T80s:cpu1|T80:u0|ISet[1]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.023      ; 18.447     ;
; -17.382 ; T80s:cpu1|T80:u0|ISet[1]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 18.449     ;
; -17.379 ; T80s:cpu1|T80:u0|ISet[1]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 18.446     ;
; -17.378 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.013      ; 18.431     ;
; -17.373 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 18.424     ;
; -17.373 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.013      ; 18.426     ;
; -17.371 ; T80s:cpu1|T80:u0|ISet[1]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.031      ; 18.442     ;
; -17.355 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.407     ;
; -17.345 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.034      ; 18.419     ;
; -17.344 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.034      ; 18.418     ;
; -17.343 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 18.390     ;
; -17.340 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 18.387     ;
; -17.339 ; T80s:cpu1|T80:u0|IR[6]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 18.384     ;
; -17.337 ; T80s:cpu1|T80:u0|IR[6]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.005      ; 18.382     ;
; -17.335 ; T80s:cpu1|T80:u0|IR[6]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 18.384     ;
; -17.332 ; T80s:cpu1|T80:u0|IR[6]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 18.381     ;
; -17.325 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 18.394     ;
; -17.324 ; T80s:cpu1|T80:u0|IR[6]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.013      ; 18.377     ;
; -17.324 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 18.393     ;
; -17.319 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.371     ;
; -17.317 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.369     ;
; -17.315 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 18.371     ;
; -17.314 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.013      ; 18.367     ;
; -17.312 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 18.368     ;
; -17.310 ; T80s:cpu1|T80:u0|ISet[0]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.030      ; 18.380     ;
; -17.309 ; T80s:cpu1|T80:u0|ISet[0]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.030      ; 18.379     ;
; -17.304 ; T80s:cpu1|T80:u0|F[6]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.020      ; 18.364     ;
; -17.304 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.034      ; 18.378     ;
; -17.289 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.035      ; 18.364     ;
; -17.284 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 18.353     ;
; -17.284 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.033      ; 18.357     ;
; -17.284 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.035      ; 18.359     ;
; -17.269 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.030      ; 18.339     ;
; -17.269 ; T80s:cpu1|T80:u0|ISet[0]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.030      ; 18.339     ;
; -17.266 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.034      ; 18.340     ;
; -17.264 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 18.332     ;
; -17.264 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.030      ; 18.334     ;
; -17.259 ; T80s:cpu1|T80:u0|MCycle[2] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 18.327     ;
; -17.258 ; T80s:cpu1|T80:u0|F[7]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.019      ; 18.317     ;
; -17.258 ; T80s:cpu1|T80:u0|MCycle[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 18.326     ;
; -17.254 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 18.323     ;
; -17.254 ; T80s:cpu1|T80:u0|ISet[0]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.031      ; 18.325     ;
; -17.251 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 18.320     ;
; -17.249 ; T80s:cpu1|T80:u0|ISet[0]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 18.318     ;
; -17.249 ; T80s:cpu1|T80:u0|ISet[0]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.031      ; 18.320     ;
; -17.246 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 18.315     ;
; -17.238 ; T80s:cpu1|T80:u0|IR[0]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.025      ; 18.303     ;
; -17.234 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 18.298     ;
; -17.232 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.284     ;
; -17.232 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.284     ;
; -17.231 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 18.295     ;
; -17.231 ; T80s:cpu1|T80:u0|ISet[0]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.030      ; 18.301     ;
; -17.230 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.282     ;
; -17.225 ; T80s:cpu1|T80:u0|F[2]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.035      ; 18.300     ;
; -17.221 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 18.269     ;
; -17.219 ; T80s:cpu1|T80:u0|ISet[0]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.025      ; 18.284     ;
; -17.218 ; T80s:cpu1|T80:u0|ISet[1]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.030      ; 18.288     ;
; -17.217 ; T80s:cpu1|T80:u0|ISet[1]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.030      ; 18.287     ;
; -17.216 ; T80s:cpu1|T80:u0|ISet[0]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.025      ; 18.281     ;
; -17.213 ; T80s:cpu1|T80:u0|F[0]      ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.013      ; 18.266     ;
; -17.210 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.262     ;
; -17.205 ; T80s:cpu1|T80:u0|IR[2]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.030      ; 18.275     ;
; -17.204 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 18.251     ;
; -17.203 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.007      ; 18.250     ;
; -17.190 ; T80s:cpu1|T80:u0|ISet[0]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.031      ; 18.261     ;
; -17.177 ; T80s:cpu1|T80:u0|ISet[1]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.030      ; 18.247     ;
; -17.176 ; T80s:cpu1|T80:u0|IR[4]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.001      ; 18.217     ;
; -17.171 ; T80s:cpu1|T80:u0|IR[6]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.223     ;
; -17.170 ; T80s:cpu1|T80:u0|IR[6]     ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 18.222     ;
+---------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                                                                                                          ;
+---------+------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                          ; To Node                                                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -17.607 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7  ; clk          ; clk         ; 0.500        ; 0.117      ; 18.178     ;
; -17.602 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8  ; clk          ; clk         ; 0.500        ; 0.117      ; 18.173     ;
; -17.481 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7  ; clk          ; clk         ; 0.500        ; 0.116      ; 18.051     ;
; -17.480 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg6  ; clk          ; clk         ; 0.500        ; 0.117      ; 18.051     ;
; -17.476 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8  ; clk          ; clk         ; 0.500        ; 0.116      ; 18.046     ;
; -17.416 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7  ; clk          ; clk         ; 0.500        ; 0.117      ; 17.987     ;
; -17.411 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8  ; clk          ; clk         ; 0.500        ; 0.117      ; 17.982     ;
; -17.407 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg5  ; clk          ; clk         ; 0.500        ; 0.117      ; 17.978     ;
; -17.354 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg6  ; clk          ; clk         ; 0.500        ; 0.116      ; 17.924     ;
; -17.322 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8    ; clk          ; clk         ; 0.500        ; 0.101      ; 17.877     ;
; -17.296 ; SBCTextDisplayRGB:io2|charHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7  ; clk          ; clk         ; 0.500        ; 0.117      ; 17.867     ;
; -17.291 ; SBCTextDisplayRGB:io2|charHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8  ; clk          ; clk         ; 0.500        ; 0.117      ; 17.862     ;
; -17.289 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg6  ; clk          ; clk         ; 0.500        ; 0.117      ; 17.860     ;
; -17.287 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg8    ; clk          ; clk         ; 0.500        ; 0.115      ; 17.856     ;
; -17.287 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg8  ; clk          ; clk         ; 0.500        ; 0.109      ; 17.850     ;
; -17.285 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ; clk          ; clk         ; 0.500        ; 0.112      ; 17.851     ;
; -17.284 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg7    ; clk          ; clk         ; 0.500        ; 0.087      ; 17.825     ;
; -17.281 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg5  ; clk          ; clk         ; 0.500        ; 0.116      ; 17.851     ;
; -17.278 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ; clk          ; clk         ; 0.500        ; 0.112      ; 17.844     ;
; -17.278 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg7  ; clk          ; clk         ; 0.500        ; 0.109      ; 17.841     ;
; -17.276 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg9    ; clk          ; clk         ; 0.500        ; 0.115      ; 17.845     ;
; -17.274 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg9    ; clk          ; clk         ; 0.500        ; 0.087      ; 17.815     ;
; -17.270 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg9  ; clk          ; clk         ; 0.500        ; 0.117      ; 17.841     ;
; -17.269 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg7    ; clk          ; clk         ; 0.500        ; 0.115      ; 17.838     ;
; -17.267 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7    ; clk          ; clk         ; 0.500        ; 0.105      ; 17.826     ;
; -17.245 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg8    ; clk          ; clk         ; 0.500        ; 0.087      ; 17.786     ;
; -17.245 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg9  ; clk          ; clk         ; 0.500        ; 0.109      ; 17.808     ;
; -17.238 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg9    ; clk          ; clk         ; 0.500        ; 0.101      ; 17.793     ;
; -17.234 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7    ; clk          ; clk         ; 0.500        ; 0.101      ; 17.789     ;
; -17.230 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ; clk          ; clk         ; 0.500        ; 0.112      ; 17.796     ;
; -17.225 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8    ; clk          ; clk         ; 0.500        ; 0.105      ; 17.784     ;
; -17.216 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg5  ; clk          ; clk         ; 0.500        ; 0.117      ; 17.787     ;
; -17.196 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8    ; clk          ; clk         ; 0.500        ; 0.100      ; 17.750     ;
; -17.171 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg4    ; clk          ; clk         ; 0.500        ; 0.115      ; 17.740     ;
; -17.170 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ; clk          ; clk         ; 0.500        ; 0.112      ; 17.736     ;
; -17.169 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg4  ; clk          ; clk         ; 0.500        ; 0.109      ; 17.732     ;
; -17.169 ; SBCTextDisplayRGB:io2|charHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg6  ; clk          ; clk         ; 0.500        ; 0.117      ; 17.740     ;
; -17.161 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg8    ; clk          ; clk         ; 0.500        ; 0.114      ; 17.729     ;
; -17.161 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg8  ; clk          ; clk         ; 0.500        ; 0.108      ; 17.723     ;
; -17.159 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ; clk          ; clk         ; 0.500        ; 0.111      ; 17.724     ;
; -17.158 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg7    ; clk          ; clk         ; 0.500        ; 0.086      ; 17.698     ;
; -17.152 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ; clk          ; clk         ; 0.500        ; 0.111      ; 17.717     ;
; -17.152 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg7  ; clk          ; clk         ; 0.500        ; 0.108      ; 17.714     ;
; -17.150 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg9    ; clk          ; clk         ; 0.500        ; 0.114      ; 17.718     ;
; -17.148 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg9    ; clk          ; clk         ; 0.500        ; 0.086      ; 17.688     ;
; -17.144 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg9  ; clk          ; clk         ; 0.500        ; 0.116      ; 17.714     ;
; -17.143 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg7    ; clk          ; clk         ; 0.500        ; 0.114      ; 17.711     ;
; -17.141 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4    ; clk          ; clk         ; 0.500        ; 0.105      ; 17.700     ;
; -17.141 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7    ; clk          ; clk         ; 0.500        ; 0.104      ; 17.699     ;
; -17.140 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.117      ; 17.711     ;
; -17.136 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg3    ; clk          ; clk         ; 0.500        ; 0.101      ; 17.691     ;
; -17.134 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg4  ; clk          ; clk         ; 0.500        ; 0.117      ; 17.705     ;
; -17.131 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8    ; clk          ; clk         ; 0.500        ; 0.101      ; 17.686     ;
; -17.128 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg3    ; clk          ; clk         ; 0.500        ; 0.087      ; 17.669     ;
; -17.119 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg8    ; clk          ; clk         ; 0.500        ; 0.086      ; 17.659     ;
; -17.119 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg9  ; clk          ; clk         ; 0.500        ; 0.108      ; 17.681     ;
; -17.112 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg1  ; clk          ; clk         ; 0.500        ; 0.117      ; 17.683     ;
; -17.112 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ; clk          ; clk         ; 0.500        ; 0.112      ; 17.678     ;
; -17.112 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg9    ; clk          ; clk         ; 0.500        ; 0.100      ; 17.666     ;
; -17.110 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg1    ; clk          ; clk         ; 0.500        ; 0.115      ; 17.679     ;
; -17.108 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg2  ; clk          ; clk         ; 0.500        ; 0.117      ; 17.679     ;
; -17.108 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7    ; clk          ; clk         ; 0.500        ; 0.100      ; 17.662     ;
; -17.104 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg10 ; clk          ; clk         ; 0.500        ; 0.117      ; 17.675     ;
; -17.104 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ; clk          ; clk         ; 0.500        ; 0.111      ; 17.669     ;
; -17.102 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg6    ; clk          ; clk         ; 0.500        ; 0.115      ; 17.671     ;
; -17.102 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg6  ; clk          ; clk         ; 0.500        ; 0.109      ; 17.665     ;
; -17.100 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ; clk          ; clk         ; 0.500        ; 0.112      ; 17.666     ;
; -17.099 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8    ; clk          ; clk         ; 0.500        ; 0.104      ; 17.657     ;
; -17.096 ; SBCTextDisplayRGB:io2|charHoriz[6] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg5  ; clk          ; clk         ; 0.500        ; 0.117      ; 17.667     ;
; -17.096 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg8    ; clk          ; clk         ; 0.500        ; 0.115      ; 17.665     ;
; -17.096 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg8  ; clk          ; clk         ; 0.500        ; 0.109      ; 17.659     ;
; -17.095 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg10   ; clk          ; clk         ; 0.500        ; 0.115      ; 17.664     ;
; -17.094 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ; clk          ; clk         ; 0.500        ; 0.112      ; 17.660     ;
; -17.093 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg10   ; clk          ; clk         ; 0.500        ; 0.101      ; 17.648     ;
; -17.093 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg7    ; clk          ; clk         ; 0.500        ; 0.087      ; 17.634     ;
; -17.091 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6    ; clk          ; clk         ; 0.500        ; 0.105      ; 17.650     ;
; -17.087 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ; clk          ; clk         ; 0.500        ; 0.112      ; 17.653     ;
; -17.087 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg7  ; clk          ; clk         ; 0.500        ; 0.109      ; 17.650     ;
; -17.085 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg9    ; clk          ; clk         ; 0.500        ; 0.115      ; 17.654     ;
; -17.083 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg9    ; clk          ; clk         ; 0.500        ; 0.087      ; 17.624     ;
; -17.079 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg9  ; clk          ; clk         ; 0.500        ; 0.117      ; 17.650     ;
; -17.078 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg7    ; clk          ; clk         ; 0.500        ; 0.115      ; 17.647     ;
; -17.076 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7    ; clk          ; clk         ; 0.500        ; 0.105      ; 17.635     ;
; -17.057 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg5    ; clk          ; clk         ; 0.500        ; 0.101      ; 17.612     ;
; -17.054 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg8    ; clk          ; clk         ; 0.500        ; 0.087      ; 17.595     ;
; -17.054 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg9  ; clk          ; clk         ; 0.500        ; 0.109      ; 17.617     ;
; -17.047 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg9    ; clk          ; clk         ; 0.500        ; 0.101      ; 17.602     ;
; -17.045 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg4    ; clk          ; clk         ; 0.500        ; 0.114      ; 17.613     ;
; -17.044 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ; clk          ; clk         ; 0.500        ; 0.111      ; 17.609     ;
; -17.043 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg5    ; clk          ; clk         ; 0.500        ; 0.115      ; 17.612     ;
; -17.043 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg4  ; clk          ; clk         ; 0.500        ; 0.108      ; 17.605     ;
; -17.043 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7    ; clk          ; clk         ; 0.500        ; 0.101      ; 17.598     ;
; -17.041 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg5    ; clk          ; clk         ; 0.500        ; 0.087      ; 17.582     ;
; -17.039 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ; clk          ; clk         ; 0.500        ; 0.112      ; 17.605     ;
; -17.034 ; SBCTextDisplayRGB:io2|charHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8    ; clk          ; clk         ; 0.500        ; 0.105      ; 17.593     ;
; -17.032 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7  ; clk          ; clk         ; 0.500        ; 0.116      ; 17.602     ;
; -17.027 ; SBCTextDisplayRGB:io2|startAddr[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8  ; clk          ; clk         ; 0.500        ; 0.116      ; 17.597     ;
; -17.024 ; SBCTextDisplayRGB:io2|charHoriz[5] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg5  ; clk          ; clk         ; 0.500        ; 0.109      ; 17.587     ;
; -17.015 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4    ; clk          ; clk         ; 0.500        ; 0.104      ; 17.573     ;
; -17.014 ; SBCTextDisplayRGB:io2|startAddr[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.116      ; 17.584     ;
+---------+------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'serialClkCount[15]'                                                                                                      ;
+--------+-----------------------+-------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                       ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------------------+--------------+--------------------+--------------+------------+------------+
; -8.237 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~63  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.073     ; 7.704      ;
; -8.184 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~63  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.715     ; 8.009      ;
; -8.000 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|rxBuffer~63  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.715     ; 7.825      ;
; -7.987 ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxBuffer~63  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.072     ; 7.455      ;
; -7.913 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxBuffer~63  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.789     ; 7.664      ;
; -7.894 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~47  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.077     ; 7.357      ;
; -7.891 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~38  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.074     ; 7.357      ;
; -7.867 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~77  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.067     ; 7.340      ;
; -7.841 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~47  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.719     ; 7.662      ;
; -7.838 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~38  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.716     ; 7.662      ;
; -7.827 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~45  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.067     ; 7.300      ;
; -7.827 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~48  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.067     ; 7.300      ;
; -7.827 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~49  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.067     ; 7.300      ;
; -7.827 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~51  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.067     ; 7.300      ;
; -7.827 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~46  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.067     ; 7.300      ;
; -7.827 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~50  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.067     ; 7.300      ;
; -7.827 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~52  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.067     ; 7.300      ;
; -7.814 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~77  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.709     ; 7.645      ;
; -7.778 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~24  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.077     ; 7.241      ;
; -7.778 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~23  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.077     ; 7.241      ;
; -7.778 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~22  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.077     ; 7.241      ;
; -7.774 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~45  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.709     ; 7.605      ;
; -7.774 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~48  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.709     ; 7.605      ;
; -7.774 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~49  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.709     ; 7.605      ;
; -7.774 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~51  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.709     ; 7.605      ;
; -7.774 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~46  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.709     ; 7.605      ;
; -7.774 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~50  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.709     ; 7.605      ;
; -7.774 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~52  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.709     ; 7.605      ;
; -7.768 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~26  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.070     ; 7.238      ;
; -7.725 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~24  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.719     ; 7.546      ;
; -7.725 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~23  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.719     ; 7.546      ;
; -7.725 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~22  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.719     ; 7.546      ;
; -7.715 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~26  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.712     ; 7.543      ;
; -7.657 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|rxBuffer~47  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.719     ; 7.478      ;
; -7.654 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|rxBuffer~38  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.716     ; 7.478      ;
; -7.644 ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxBuffer~47  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.076     ; 7.108      ;
; -7.641 ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxBuffer~38  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.073     ; 7.108      ;
; -7.630 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|rxBuffer~77  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.709     ; 7.461      ;
; -7.617 ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxBuffer~77  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.066     ; 7.091      ;
; -7.599 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~53  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.077     ; 7.062      ;
; -7.599 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~56  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.077     ; 7.062      ;
; -7.599 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~57  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.077     ; 7.062      ;
; -7.599 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~59  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.077     ; 7.062      ;
; -7.599 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~55  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.077     ; 7.062      ;
; -7.599 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~54  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.077     ; 7.062      ;
; -7.599 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~58  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.077     ; 7.062      ;
; -7.599 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~60  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.077     ; 7.062      ;
; -7.597 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~85  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.077     ; 7.060      ;
; -7.597 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~88  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.077     ; 7.060      ;
; -7.597 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~89  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.077     ; 7.060      ;
; -7.597 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~91  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.077     ; 7.060      ;
; -7.597 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~87  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.077     ; 7.060      ;
; -7.597 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~86  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.077     ; 7.060      ;
; -7.597 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~90  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.077     ; 7.060      ;
; -7.597 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~92  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.077     ; 7.060      ;
; -7.593 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~15  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.077     ; 7.056      ;
; -7.590 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|rxBuffer~45  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.709     ; 7.421      ;
; -7.590 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|rxBuffer~48  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.709     ; 7.421      ;
; -7.590 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|rxBuffer~49  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.709     ; 7.421      ;
; -7.590 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|rxBuffer~51  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.709     ; 7.421      ;
; -7.590 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|rxBuffer~46  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.709     ; 7.421      ;
; -7.590 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|rxBuffer~50  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.709     ; 7.421      ;
; -7.590 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|rxBuffer~52  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.709     ; 7.421      ;
; -7.577 ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxBuffer~45  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.066     ; 7.051      ;
; -7.577 ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxBuffer~48  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.066     ; 7.051      ;
; -7.577 ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxBuffer~49  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.066     ; 7.051      ;
; -7.577 ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxBuffer~51  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.066     ; 7.051      ;
; -7.577 ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxBuffer~46  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.066     ; 7.051      ;
; -7.577 ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxBuffer~50  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.066     ; 7.051      ;
; -7.577 ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxBuffer~52  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.066     ; 7.051      ;
; -7.570 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxBuffer~47  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.793     ; 7.317      ;
; -7.567 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~125 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.073     ; 7.034      ;
; -7.567 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~128 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.073     ; 7.034      ;
; -7.567 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~129 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.073     ; 7.034      ;
; -7.567 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~131 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.073     ; 7.034      ;
; -7.567 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~127 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.073     ; 7.034      ;
; -7.567 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~126 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.073     ; 7.034      ;
; -7.567 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~130 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.073     ; 7.034      ;
; -7.567 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~132 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.073     ; 7.034      ;
; -7.567 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxBuffer~38  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.790     ; 7.317      ;
; -7.562 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~109 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.073     ; 7.029      ;
; -7.562 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~112 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.073     ; 7.029      ;
; -7.562 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~113 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.073     ; 7.029      ;
; -7.562 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~115 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.073     ; 7.029      ;
; -7.562 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~111 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.073     ; 7.029      ;
; -7.562 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~110 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.073     ; 7.029      ;
; -7.562 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~114 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.073     ; 7.029      ;
; -7.562 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~116 ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.073     ; 7.029      ;
; -7.546 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~53  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.719     ; 7.367      ;
; -7.546 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~56  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.719     ; 7.367      ;
; -7.546 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~57  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.719     ; 7.367      ;
; -7.546 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~59  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.719     ; 7.367      ;
; -7.546 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~55  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.719     ; 7.367      ;
; -7.546 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~54  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.719     ; 7.367      ;
; -7.546 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~58  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.719     ; 7.367      ;
; -7.546 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~60  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.719     ; 7.367      ;
; -7.544 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~85  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.719     ; 7.365      ;
; -7.544 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~88  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.719     ; 7.365      ;
; -7.544 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~89  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.719     ; 7.365      ;
; -7.544 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~91  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.719     ; 7.365      ;
+--------+-----------------------+-------------------------------+--------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'sdClock'                                                                                                                                            ;
+--------+-----------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                         ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+
; -7.569 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[0]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.138     ; 4.971      ;
; -7.569 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[1]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.138     ; 4.971      ;
; -7.569 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[2]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.138     ; 4.971      ;
; -7.569 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[3]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.138     ; 4.971      ;
; -7.569 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[4]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.138     ; 4.971      ;
; -7.569 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[5]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.138     ; 4.971      ;
; -7.569 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[7]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.138     ; 4.971      ;
; -7.569 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[8]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.138     ; 4.971      ;
; -7.569 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[9]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.138     ; 4.971      ;
; -7.569 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[6]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.138     ; 4.971      ;
; -7.560 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[2]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.136     ; 4.964      ;
; -7.560 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[0]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.136     ; 4.964      ;
; -7.320 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[4]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.128     ; 4.732      ;
; -7.320 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[5]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.128     ; 4.732      ;
; -7.320 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[6]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.128     ; 4.732      ;
; -7.320 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[7]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.128     ; 4.732      ;
; -7.218 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[1]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.135     ; 4.623      ;
; -7.218 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[2]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.135     ; 4.623      ;
; -7.218 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[3]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.135     ; 4.623      ;
; -7.218 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[4]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.135     ; 4.623      ;
; -7.218 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[5]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.135     ; 4.623      ;
; -7.218 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[6]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.135     ; 4.623      ;
; -7.218 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[7]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.135     ; 4.623      ;
; -7.139 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[4]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.691     ; 4.988      ;
; -7.139 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[5]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.691     ; 4.988      ;
; -7.139 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[6]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.691     ; 4.988      ;
; -7.139 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[7]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.691     ; 4.988      ;
; -6.961 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 8.011      ;
; -6.961 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[5]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 8.011      ;
; -6.961 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[6]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 8.011      ;
; -6.961 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[7]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 8.011      ;
; -6.919 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[1]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.136     ; 4.323      ;
; -6.919 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[3]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.136     ; 4.323      ;
; -6.896 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[0]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.140     ; 4.296      ;
; -6.793 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.write_block_wait ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.705     ; 4.628      ;
; -6.793 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.rst              ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.705     ; 4.628      ;
; -6.793 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.read_block_data  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.705     ; 4.628      ;
; -6.793 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.idle             ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.705     ; 4.628      ;
; -6.771 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|state.write_block_byte        ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -3.123     ; 4.188      ;
; -6.771 ; sd_controller:sd1|bit_counter[7]  ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.811      ;
; -6.771 ; sd_controller:sd1|bit_counter[7]  ; sd_controller:sd1|bit_counter[5]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.811      ;
; -6.771 ; sd_controller:sd1|bit_counter[7]  ; sd_controller:sd1|bit_counter[6]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.811      ;
; -6.771 ; sd_controller:sd1|bit_counter[7]  ; sd_controller:sd1|bit_counter[7]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.811      ;
; -6.743 ; sd_controller:sd1|bit_counter[6]  ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.783      ;
; -6.743 ; sd_controller:sd1|bit_counter[6]  ; sd_controller:sd1|bit_counter[5]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.783      ;
; -6.743 ; sd_controller:sd1|bit_counter[6]  ; sd_controller:sd1|bit_counter[6]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.783      ;
; -6.743 ; sd_controller:sd1|bit_counter[6]  ; sd_controller:sd1|bit_counter[7]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.783      ;
; -6.738 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[1]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.699     ; 4.579      ;
; -6.738 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[3]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.699     ; 4.579      ;
; -6.685 ; sd_controller:sd1|bit_counter[3]  ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; 0.008      ; 7.733      ;
; -6.685 ; sd_controller:sd1|bit_counter[3]  ; sd_controller:sd1|bit_counter[5]                ; sdClock          ; sdClock     ; 1.000        ; 0.008      ; 7.733      ;
; -6.685 ; sd_controller:sd1|bit_counter[3]  ; sd_controller:sd1|bit_counter[6]                ; sdClock          ; sdClock     ; 1.000        ; 0.008      ; 7.733      ;
; -6.685 ; sd_controller:sd1|bit_counter[3]  ; sd_controller:sd1|bit_counter[7]                ; sdClock          ; sdClock     ; 1.000        ; 0.008      ; 7.733      ;
; -6.675 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 7.725      ;
; -6.675 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[5]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 7.725      ;
; -6.675 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[6]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 7.725      ;
; -6.675 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[7]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 7.725      ;
; -6.655 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; 0.008      ; 7.703      ;
; -6.655 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|bit_counter[5]                ; sdClock          ; sdClock     ; 1.000        ; 0.008      ; 7.703      ;
; -6.655 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|bit_counter[6]                ; sdClock          ; sdClock     ; 1.000        ; 0.008      ; 7.703      ;
; -6.655 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|bit_counter[7]                ; sdClock          ; sdClock     ; 1.000        ; 0.008      ; 7.703      ;
; -6.577 ; sd_controller:sd1|bit_counter[4]  ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.617      ;
; -6.577 ; sd_controller:sd1|bit_counter[4]  ; sd_controller:sd1|bit_counter[5]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.617      ;
; -6.577 ; sd_controller:sd1|bit_counter[4]  ; sd_controller:sd1|bit_counter[6]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.617      ;
; -6.577 ; sd_controller:sd1|bit_counter[4]  ; sd_controller:sd1|bit_counter[7]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.617      ;
; -6.560 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[1]                ; sdClock          ; sdClock     ; 1.000        ; 0.002      ; 7.602      ;
; -6.560 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[3]                ; sdClock          ; sdClock     ; 1.000        ; 0.002      ; 7.602      ;
; -6.555 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[2]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.699     ; 4.396      ;
; -6.555 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[0]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.699     ; 4.396      ;
; -6.549 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[0]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.701     ; 4.388      ;
; -6.549 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[1]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.701     ; 4.388      ;
; -6.549 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[2]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.701     ; 4.388      ;
; -6.549 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[3]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.701     ; 4.388      ;
; -6.549 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[4]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.701     ; 4.388      ;
; -6.549 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[5]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.701     ; 4.388      ;
; -6.549 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[7]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.701     ; 4.388      ;
; -6.549 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[8]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.701     ; 4.388      ;
; -6.549 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[9]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.701     ; 4.388      ;
; -6.549 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[6]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -2.701     ; 4.388      ;
; -6.513 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 7.563      ;
; -6.513 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[5]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 7.563      ;
; -6.513 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[6]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 7.563      ;
; -6.513 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[7]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 7.563      ;
; -6.501 ; sd_controller:sd1|bit_counter[2]  ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; 0.008      ; 7.549      ;
; -6.501 ; sd_controller:sd1|bit_counter[2]  ; sd_controller:sd1|bit_counter[5]                ; sdClock          ; sdClock     ; 1.000        ; 0.008      ; 7.549      ;
; -6.501 ; sd_controller:sd1|bit_counter[2]  ; sd_controller:sd1|bit_counter[6]                ; sdClock          ; sdClock     ; 1.000        ; 0.008      ; 7.549      ;
; -6.501 ; sd_controller:sd1|bit_counter[2]  ; sd_controller:sd1|bit_counter[7]                ; sdClock          ; sdClock     ; 1.000        ; 0.008      ; 7.549      ;
; -6.399 ; sd_controller:sd1|bit_counter[5]  ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.439      ;
; -6.399 ; sd_controller:sd1|bit_counter[5]  ; sd_controller:sd1|bit_counter[5]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.439      ;
; -6.399 ; sd_controller:sd1|bit_counter[5]  ; sd_controller:sd1|bit_counter[6]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.439      ;
; -6.399 ; sd_controller:sd1|bit_counter[5]  ; sd_controller:sd1|bit_counter[7]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 7.439      ;
; -6.370 ; sd_controller:sd1|bit_counter[7]  ; sd_controller:sd1|bit_counter[1]                ; sdClock          ; sdClock     ; 1.000        ; -0.008     ; 7.402      ;
; -6.370 ; sd_controller:sd1|bit_counter[7]  ; sd_controller:sd1|bit_counter[3]                ; sdClock          ; sdClock     ; 1.000        ; -0.008     ; 7.402      ;
; -6.359 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|dout[3]                       ; sdClock          ; sdClock     ; 1.000        ; -0.015     ; 7.384      ;
; -6.359 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|dout[2]                       ; sdClock          ; sdClock     ; 1.000        ; -0.015     ; 7.384      ;
; -6.349 ; sd_controller:sd1|byte_counter[6] ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 7.399      ;
; -6.349 ; sd_controller:sd1|byte_counter[6] ; sd_controller:sd1|bit_counter[5]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 7.399      ;
; -6.349 ; sd_controller:sd1|byte_counter[6] ; sd_controller:sd1|bit_counter[6]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 7.399      ;
; -6.349 ; sd_controller:sd1|byte_counter[6] ; sd_controller:sd1|bit_counter[7]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 7.399      ;
; -6.342 ; sd_controller:sd1|bit_counter[6]  ; sd_controller:sd1|bit_counter[1]                ; sdClock          ; sdClock     ; 1.000        ; -0.008     ; 7.374      ;
+--------+-----------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'T80s:cpu1|IORQ_n'                                                                                                                                    ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; -6.436 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.689     ; 4.787      ;
; -6.377 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.689     ; 4.728      ;
; -6.190 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.721     ; 4.509      ;
; -6.180 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.707     ; 4.513      ;
; -6.173 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.707     ; 4.506      ;
; -6.122 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.707     ; 4.455      ;
; -6.119 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.707     ; 4.452      ;
; -6.106 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.721     ; 4.425      ;
; -6.088 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.707     ; 4.421      ;
; -6.046 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.707     ; 4.379      ;
; -6.035 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.707     ; 4.368      ;
; -5.987 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.707     ; 4.320      ;
; -5.958 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.371     ; 4.627      ;
; -5.900 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.371     ; 4.569      ;
; -5.834 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -3.946     ; 2.428      ;
; -5.538 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.433     ; 6.145      ;
; -5.350 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -3.202     ; 2.688      ;
; -5.299 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.433     ; 5.906      ;
; -5.294 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.433     ; 5.901      ;
; -5.274 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.433     ; 5.881      ;
; -5.230 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.433     ; 5.837      ;
; -5.183 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.442     ; 5.781      ;
; -5.133 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.442     ; 5.731      ;
; -5.103 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.442     ; 5.701      ;
; -5.085 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.844     ; 3.281      ;
; -5.085 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[3] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.844     ; 3.281      ;
; -5.085 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.844     ; 3.281      ;
; -5.085 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.844     ; 3.281      ;
; -5.085 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[7] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.844     ; 3.281      ;
; -5.085 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[5] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.844     ; 3.281      ;
; -5.085 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[4] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.844     ; 3.281      ;
; -5.085 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[6] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.844     ; 3.281      ;
; -5.033 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.442     ; 5.631      ;
; -5.022 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.433     ; 5.629      ;
; -4.996 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.442     ; 5.594      ;
; -4.994 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.442     ; 5.592      ;
; -4.948 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.442     ; 5.546      ;
; -4.946 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.442     ; 5.544      ;
; -4.867 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.442     ; 5.465      ;
; -4.854 ; SBCTextDisplayRGB:io2|controlReg[6]    ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -3.202     ; 2.192      ;
; -4.773 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.442     ; 5.371      ;
; -4.478 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.945     ; 3.573      ;
; -4.451 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.945     ; 3.546      ;
; -4.445 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.721     ; 2.764      ;
; -4.408 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.371     ; 3.077      ;
; -4.408 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.371     ; 3.077      ;
; -4.381 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.371     ; 3.050      ;
; -4.381 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.371     ; 3.050      ;
; -4.278 ; SBCTextDisplayRGB:io2|controlReg[5]    ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -3.202     ; 1.616      ;
; -4.265 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.433     ; 4.872      ;
; -4.249 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.433     ; 4.856      ;
; -4.231 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.433     ; 4.838      ;
; -4.215 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.433     ; 4.822      ;
; -4.180 ; SBCTextDisplayRGB:io2|controlReg[7]    ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -3.203     ; 1.517      ;
; -4.167 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -1.945     ; 3.262      ;
; -4.091 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.438     ; 4.693      ;
; -4.091 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.438     ; 4.693      ;
; -4.091 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.438     ; 4.693      ;
; -4.091 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.438     ; 4.693      ;
; -4.091 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.438     ; 4.693      ;
; -4.091 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.438     ; 4.693      ;
; -4.063 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.438     ; 4.665      ;
; -4.063 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.438     ; 4.665      ;
; -4.063 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.438     ; 4.665      ;
; -4.063 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.438     ; 4.665      ;
; -4.063 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.438     ; 4.665      ;
; -4.063 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.438     ; 4.665      ;
; -4.032 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.371     ; 2.701      ;
; -3.962 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.433     ; 4.569      ;
; -3.959 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.433     ; 4.566      ;
; -3.883 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.433     ; 4.490      ;
; -3.871 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.371     ; 2.540      ;
; -3.844 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.371     ; 2.513      ;
; -3.838 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.707     ; 2.171      ;
; -3.838 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.707     ; 2.171      ;
; -3.837 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.707     ; 2.170      ;
; -3.811 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.689     ; 2.162      ;
; -3.772 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.433     ; 4.379      ;
; -3.745 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.438     ; 4.347      ;
; -3.745 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.438     ; 4.347      ;
; -3.745 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.438     ; 4.347      ;
; -3.745 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.438     ; 4.347      ;
; -3.745 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.438     ; 4.347      ;
; -3.745 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.438     ; 4.347      ;
; -3.606 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.442     ; 4.204      ;
; -3.605 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.442     ; 4.203      ;
; -3.535 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.707     ; 1.868      ;
; -3.485 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.371     ; 2.154      ;
; -3.485 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -2.371     ; 2.154      ;
; -3.362 ; T80s:cpu1|T80:u0|A[2]                  ; n_RomActive                            ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.313     ; 3.589      ;
; -3.308 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.433     ; 3.915      ;
; -3.306 ; T80s:cpu1|T80:u0|A[3]                  ; n_RomActive                            ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.313     ; 3.533      ;
; -3.260 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.438     ; 3.862      ;
; -3.260 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.438     ; 3.862      ;
; -3.260 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.438     ; 3.862      ;
; -3.260 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.438     ; 3.862      ;
; -3.260 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.438     ; 3.862      ;
; -3.260 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.438     ; 3.862      ;
; -3.255 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.442     ; 3.853      ;
; -3.252 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.442     ; 3.850      ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'T80s:cpu1|IORQ_n'                                                                                                                                       ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock       ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; -3.696 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteWritten  ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 5.194      ; 1.804      ;
; -2.477 ; bufferedUART:io1|txByteSent            ; bufferedUART:io1|txByteWritten         ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.000        ; 3.483      ; 1.312      ;
; -2.417 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[0] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 5.187      ; 3.076      ;
; -2.417 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[3] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 5.187      ; 3.076      ;
; -2.417 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[2] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 5.187      ; 3.076      ;
; -2.417 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[1] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 5.187      ; 3.076      ;
; -2.417 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[7] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 5.187      ; 3.076      ;
; -2.417 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[5] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 5.187      ; 3.076      ;
; -2.417 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[4] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 5.187      ; 3.076      ;
; -2.417 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[6] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 5.187      ; 3.076      ;
; -1.872 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 2.371      ; 0.805      ;
; -1.872 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 2.371      ; 0.805      ;
; -1.872 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 2.371      ; 0.805      ;
; -1.838 ; bufferedUART:io1|rxBuffer~130          ; bufferedUART:io1|dataOut[5]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.905      ; 1.873      ;
; -1.668 ; SBCTextDisplayRGB:io2|kbBuffer~49      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.934      ; 2.072      ;
; -1.659 ; bufferedUART:io1|rxBuffer~63           ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.905      ; 2.052      ;
; -1.618 ; bufferedUART:io1|rxBuffer~105          ; bufferedUART:io1|dataOut[4]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.899      ; 2.087      ;
; -1.616 ; bufferedUART:io1|rxBuffer~72           ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.899      ; 2.089      ;
; -1.562 ; SBCTextDisplayRGB:io2|kbBuffer~66      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.597      ; 1.841      ;
; -1.562 ; SBCTextDisplayRGB:io2|kbBuffer~65      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.597      ; 1.841      ;
; -1.557 ; SBCTextDisplayRGB:io2|kbBuffer~62      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.597      ; 1.846      ;
; -1.537 ; SBCTextDisplayRGB:io2|kbBuffer~28      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.947      ; 2.216      ;
; -1.324 ; SBCTextDisplayRGB:io2|kbBuffer~30      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.611      ; 2.093      ;
; -1.318 ; SBCTextDisplayRGB:io2|kbBuffer~32      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.609      ; 2.097      ;
; -1.315 ; SBCTextDisplayRGB:io2|kbBuffer~61      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.615      ; 2.106      ;
; -1.314 ; SBCTextDisplayRGB:io2|kbBuffer~29      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.611      ; 2.103      ;
; -1.308 ; SBCTextDisplayRGB:io2|kbBuffer~38      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.611      ; 2.109      ;
; -1.308 ; bufferedUART:io1|rxBuffer~131          ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.905      ; 2.403      ;
; -1.282 ; SBCTextDisplayRGB:io2|kbBuffer~64      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.597      ; 2.121      ;
; -1.274 ; bufferedUART:io1|rxBuffer~67           ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.899      ; 2.431      ;
; -1.264 ; SBCTextDisplayRGB:io2|kbBuffer~46      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.584      ; 2.126      ;
; -1.250 ; T80s:cpu1|T80:u0|DO[7]                 ; SBCTextDisplayRGB:io2|controlReg[7]    ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.477      ; 3.033      ;
; -1.211 ; bufferedUART:io1|rxBuffer~121          ; bufferedUART:io1|dataOut[4]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.902      ; 2.497      ;
; -1.191 ; bufferedUART:io1|rxBuffer~120          ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.902      ; 2.517      ;
; -1.177 ; bufferedUART:io1|rxBuffer~106          ; bufferedUART:io1|dataOut[5]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.899      ; 2.528      ;
; -1.175 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 2.371      ; 1.502      ;
; -1.175 ; bufferedUART:io1|rxBuffer~103          ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.899      ; 2.530      ;
; -1.174 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 2.371      ; 1.503      ;
; -1.127 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.363      ; 3.042      ;
; -1.124 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 2.371      ; 1.553      ;
; -1.123 ; bufferedUART:io1|rxBuffer~128          ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.905      ; 2.588      ;
; -1.117 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteWritten  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.470      ; 3.159      ;
; -1.116 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|controlReg[6]    ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.470      ; 3.160      ;
; -1.116 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|controlReg[5]    ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.470      ; 3.160      ;
; -1.109 ; SBCTextDisplayRGB:io2|kbBuffer~56      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.934      ; 2.631      ;
; -1.108 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|controlReg[7]    ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.471      ; 3.169      ;
; -1.103 ; bufferedUART:io1|rxBuffer~50           ; bufferedUART:io1|dataOut[5]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.899      ; 2.602      ;
; -1.050 ; bufferedUART:io1|rxBuffer~112          ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.905      ; 2.661      ;
; -0.993 ; SBCTextDisplayRGB:io2|kbBuffer~44      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.597      ; 2.410      ;
; -0.988 ; SBCTextDisplayRGB:io2|kbBuffer~41      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.597      ; 2.415      ;
; -0.973 ; sd_controller:sd1|sd_write_flag        ; sd_controller:sd1|host_write_flag      ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 3.140      ; 1.973      ;
; -0.970 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dataOut[7]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 3.639      ; 2.975      ;
; -0.969 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dataOut[3]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 3.213      ; 2.550      ;
; -0.959 ; sd_controller:sd1|sd_read_flag         ; sd_controller:sd1|host_read_flag       ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 2.701      ; 1.548      ;
; -0.953 ; bufferedUART:io1|rxBuffer~47           ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.909      ; 2.762      ;
; -0.946 ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.948      ; 2.808      ;
; -0.889 ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.948      ; 2.865      ;
; -0.889 ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.948      ; 2.865      ;
; -0.889 ; bufferedUART:io1|rxBuffer~122          ; bufferedUART:io1|dataOut[5]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.902      ; 2.819      ;
; -0.887 ; bufferedUART:io1|rxBuffer~21           ; bufferedUART:io1|dataOut[0]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.906      ; 2.825      ;
; -0.885 ; bufferedUART:io1|rxBuffer~139          ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.906      ; 2.827      ;
; -0.883 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 2.371      ; 1.794      ;
; -0.881 ; bufferedUART:io1|rxBuffer~134          ; bufferedUART:io1|dataOut[1]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.915      ; 2.840      ;
; -0.879 ; SBCTextDisplayRGB:io2|kbBuffer~35      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.947      ; 2.874      ;
; -0.858 ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.948      ; 2.896      ;
; -0.857 ; bufferedUART:io1|rxBuffer~73           ; bufferedUART:io1|dataOut[4]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.899      ; 2.848      ;
; -0.855 ; T80s:cpu1|T80:u0|DO[7]                 ; SBCTextDisplayRGB:io2|dispByteLatch[7] ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.469      ; 3.420      ;
; -0.845 ; bufferedUART:io1|rxBuffer~43           ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.899      ; 2.860      ;
; -0.815 ; bufferedUART:io1|rxBuffer~140          ; bufferedUART:io1|dataOut[7]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.915      ; 2.906      ;
; -0.797 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 3.213      ; 2.722      ;
; -0.786 ; T80s:cpu1|T80:u0|DO[4]                 ; SBCTextDisplayRGB:io2|dispByteLatch[4] ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.469      ; 3.489      ;
; -0.779 ; SBCTextDisplayRGB:io2|kbBuffer~63      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.933      ; 2.960      ;
; -0.764 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 3.213      ; 2.755      ;
; -0.764 ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 3.213      ; 2.755      ;
; -0.758 ; SBCTextDisplayRGB:io2|kbBuffer~11      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.609      ; 2.657      ;
; -0.749 ; SBCTextDisplayRGB:io2|kbBuffer~40      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.615      ; 2.672      ;
; -0.747 ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.948      ; 3.007      ;
; -0.743 ; T80s:cpu1|T80:u0|DO[3]                 ; SBCTextDisplayRGB:io2|dispByteLatch[3] ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.457      ; 3.520      ;
; -0.738 ; bufferedUART:io1|rxBuffer~87           ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.909      ; 2.977      ;
; -0.726 ; bufferedUART:io1|rxBuffer~94           ; bufferedUART:io1|dataOut[1]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.906      ; 2.986      ;
; -0.725 ; SBCTextDisplayRGB:io2|kbBuffer~43      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.597      ; 2.678      ;
; -0.723 ; SBCTextDisplayRGB:io2|kbInPointer[2]   ; SBCTextDisplayRGB:io2|dataOut[7]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 4.374      ; 3.457      ;
; -0.709 ; bufferedUART:io1|rxBuffer~107          ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.899      ; 2.996      ;
; -0.700 ; bufferedUART:io1|rxBuffer~41           ; bufferedUART:io1|dataOut[4]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.899      ; 3.005      ;
; -0.691 ; bufferedUART:io1|rxBuffer~127          ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.905      ; 3.020      ;
; -0.680 ; SBCTextDisplayRGB:io2|kbBuffer~59      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.598      ; 2.724      ;
; -0.674 ; T80s:cpu1|T80:u0|DO[6]                 ; SBCTextDisplayRGB:io2|controlReg[6]    ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 4.467      ; 3.599      ;
; -0.665 ; SBCTextDisplayRGB:io2|kbBuffer~14      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.946      ; 3.087      ;
; -0.642 ; bufferedUART:io1|rxBuffer~118          ; bufferedUART:io1|dataOut[1]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.911      ; 3.075      ;
; -0.603 ; SBCTextDisplayRGB:io2|kbBuffer~37      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.611      ; 2.814      ;
; -0.596 ; SBCTextDisplayRGB:io2|kbBuffer~36      ; SBCTextDisplayRGB:io2|dataOut[4]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.611      ; 2.821      ;
; -0.586 ; SBCTextDisplayRGB:io2|kbBuffer~31      ; SBCTextDisplayRGB:io2|dataOut[6]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.611      ; 2.831      ;
; -0.577 ; SBCTextDisplayRGB:io2|kbBuffer~13      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.610      ; 2.839      ;
; -0.548 ; SBCTextDisplayRGB:io2|kbBuffer~42      ; SBCTextDisplayRGB:io2|dataOut[3]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.933      ; 3.191      ;
; -0.539 ; bufferedUART:io1|rxBuffer~18           ; bufferedUART:io1|dataOut[5]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.899      ; 3.166      ;
; -0.538 ; bufferedUART:io1|rxBuffer~98           ; bufferedUART:io1|dataOut[5]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.897      ; 3.165      ;
; -0.533 ; SBCTextDisplayRGB:io2|kbBuffer~16      ; SBCTextDisplayRGB:io2|dataOut[5]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.610      ; 2.883      ;
; -0.528 ; SBCTextDisplayRGB:io2|kbBuffer~48      ; SBCTextDisplayRGB:io2|dataOut[2]       ; clk                ; T80s:cpu1|IORQ_n ; -0.500       ; 3.598      ; 2.876      ;
; -0.524 ; bufferedUART:io1|rxBuffer~125          ; bufferedUART:io1|dataOut[0]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 3.914      ; 3.196      ;
; -0.523 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 2.371      ; 2.154      ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                     ;
+--------+-------------------------------------------+-------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+--------------------+-------------+--------------+------------+------------+
; -2.272 ; serialClkCount[15]                        ; serialClkCount[15]                        ; serialClkCount[15] ; clk         ; 0.000        ; 2.721      ; 1.059      ;
; -1.772 ; serialClkCount[15]                        ; serialClkCount[15]                        ; serialClkCount[15] ; clk         ; -0.500       ; 2.721      ; 1.059      ;
; 0.176  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO|Q_tmp[0]                ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.754      ; 3.540      ;
; 0.176  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO|Q_tmp[1]                ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.754      ; 3.540      ;
; 0.176  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO|Q_tmp[2]                ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.754      ; 3.540      ;
; 0.176  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO|Q_tmp[3]                ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.754      ; 3.540      ;
; 0.176  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO|Q_tmp[4]                ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.754      ; 3.540      ;
; 0.176  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO|Q_tmp[5]                ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.754      ; 3.540      ;
; 0.176  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO|Q_tmp[6]                ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.754      ; 3.540      ;
; 0.176  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO|Q_tmp[7]                ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 2.754      ; 3.540      ;
; 0.499  ; serialClkCount[4]                         ; serialClkCount[4]                         ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|hActive             ; SBCTextDisplayRGB:io2|hActive             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|vActive             ; SBCTextDisplayRGB:io2|vActive             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|pixelClockCount[0]  ; SBCTextDisplayRGB:io2|pixelClockCount[0]  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[0]     ; SBCTextDisplayRGB:io2|kbWriteTimer[0]     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[1]     ; SBCTextDisplayRGB:io2|kbWriteTimer[1]     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[2]     ; SBCTextDisplayRGB:io2|kbWriteTimer[2]     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[3]     ; SBCTextDisplayRGB:io2|kbWriteTimer[3]     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[4]     ; SBCTextDisplayRGB:io2|kbWriteTimer[4]     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[5]     ; SBCTextDisplayRGB:io2|kbWriteTimer[5]     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[6]     ; SBCTextDisplayRGB:io2|kbWriteTimer[6]     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[8]     ; SBCTextDisplayRGB:io2|kbWriteTimer[8]     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[9]     ; SBCTextDisplayRGB:io2|kbWriteTimer[9]     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[10]    ; SBCTextDisplayRGB:io2|kbWriteTimer[10]    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[11]    ; SBCTextDisplayRGB:io2|kbWriteTimer[11]    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[12]    ; SBCTextDisplayRGB:io2|kbWriteTimer[12]    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[13]    ; SBCTextDisplayRGB:io2|kbWriteTimer[13]    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[14]    ; SBCTextDisplayRGB:io2|kbWriteTimer[14]    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[15]    ; SBCTextDisplayRGB:io2|kbWriteTimer[15]    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[16]    ; SBCTextDisplayRGB:io2|kbWriteTimer[16]    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[17]    ; SBCTextDisplayRGB:io2|kbWriteTimer[17]    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[18]    ; SBCTextDisplayRGB:io2|kbWriteTimer[18]    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[19]    ; SBCTextDisplayRGB:io2|kbWriteTimer[19]    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[20]    ; SBCTextDisplayRGB:io2|kbWriteTimer[20]    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[21]    ; SBCTextDisplayRGB:io2|kbWriteTimer[21]    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[22]    ; SBCTextDisplayRGB:io2|kbWriteTimer[22]    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[23]    ; SBCTextDisplayRGB:io2|kbWriteTimer[23]    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[24]    ; SBCTextDisplayRGB:io2|kbWriteTimer[24]    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[25]    ; SBCTextDisplayRGB:io2|kbWriteTimer[25]    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkOut           ; SBCTextDisplayRGB:io2|ps2ClkOut           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkFiltered      ; SBCTextDisplayRGB:io2|ps2ClkFiltered      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[2]      ; SBCTextDisplayRGB:io2|ps2ClkCount[2]      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[3]      ; SBCTextDisplayRGB:io2|ps2ClkCount[3]      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[0]      ; SBCTextDisplayRGB:io2|ps2ClkCount[0]      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Shift            ; SBCTextDisplayRGB:io2|ps2Shift            ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2WriteByte2[3]    ; SBCTextDisplayRGB:io2|ps2WriteByte2[3]    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Scroll           ; SBCTextDisplayRGB:io2|ps2Scroll           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Caps             ; SBCTextDisplayRGB:io2|ps2Caps             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Num              ; SBCTextDisplayRGB:io2|ps2Num              ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWRParity          ; SBCTextDisplayRGB:io2|kbWRParity          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|n_kbWR              ; SBCTextDisplayRGB:io2|n_kbWR              ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbWriteTimer[7]     ; SBCTextDisplayRGB:io2|kbWriteTimer[7]     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2ClkCount[1]      ; SBCTextDisplayRGB:io2|ps2ClkCount[1]      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbInPointer[0]      ; SBCTextDisplayRGB:io2|kbInPointer[0]      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbInPointer[1]      ; SBCTextDisplayRGB:io2|kbInPointer[1]      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|kbInPointer[2]      ; SBCTextDisplayRGB:io2|kbInPointer[2]      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; bufferedUART:io1|rxdFiltered              ; bufferedUART:io1|rxdFiltered              ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|ps2Ctrl             ; SBCTextDisplayRGB:io2|ps2Ctrl             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param4[0]           ; SBCTextDisplayRGB:io2|param4[0]           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param3[0]           ; SBCTextDisplayRGB:io2|param3[0]           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param2[0]           ; SBCTextDisplayRGB:io2|param2[0]           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|param1[0]           ; SBCTextDisplayRGB:io2|param1[0]           ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|dispState.dispWrite ; SBCTextDisplayRGB:io2|dispState.dispWrite ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|cursorVert[2]       ; SBCTextDisplayRGB:io2|cursorVert[2]       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|pixelCount[0]       ; SBCTextDisplayRGB:io2|pixelCount[0]       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|pixelCount[1]       ; SBCTextDisplayRGB:io2|pixelCount[1]       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|pixelCount[2]       ; SBCTextDisplayRGB:io2|pixelCount[2]       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[0]     ; SBCTextDisplayRGB:io2|charScanLine[0]     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[1]     ; SBCTextDisplayRGB:io2|charScanLine[1]     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[2]     ; SBCTextDisplayRGB:io2|charScanLine[2]     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|charScanLine[3]     ; SBCTextDisplayRGB:io2|charScanLine[3]     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|cursorVert[3]       ; SBCTextDisplayRGB:io2|cursorVert[3]       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|cursorVert[4]       ; SBCTextDisplayRGB:io2|cursorVert[4]       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|dispState.idle      ; SBCTextDisplayRGB:io2|dispState.idle      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|paramCount[2]       ; SBCTextDisplayRGB:io2|paramCount[2]       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|paramCount[0]       ; SBCTextDisplayRGB:io2|paramCount[0]       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|paramCount[1]       ; SBCTextDisplayRGB:io2|paramCount[1]       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|dispByteSent        ; SBCTextDisplayRGB:io2|dispByteSent        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|attBold             ; SBCTextDisplayRGB:io2|attBold             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499  ; SBCTextDisplayRGB:io2|attInverse          ; SBCTextDisplayRGB:io2|attInverse          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.676  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO|Q_tmp[0]                ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 2.754      ; 3.540      ;
; 0.676  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO|Q_tmp[1]                ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 2.754      ; 3.540      ;
; 0.676  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO|Q_tmp[2]                ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 2.754      ; 3.540      ;
; 0.676  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO|Q_tmp[3]                ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 2.754      ; 3.540      ;
; 0.676  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO|Q_tmp[4]                ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 2.754      ; 3.540      ;
; 0.676  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO|Q_tmp[5]                ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 2.754      ; 3.540      ;
; 0.676  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO|Q_tmp[6]                ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 2.754      ; 3.540      ;
; 0.676  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO|Q_tmp[7]                ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 2.754      ; 3.540      ;
; 0.752  ; SBCTextDisplayRGB:io2|horizCount[11]      ; SBCTextDisplayRGB:io2|horizCount[11]      ; clk                ; clk         ; 0.000        ; 0.000      ; 1.058      ;
; 0.759  ; SBCTextDisplayRGB:io2|dispState.clearLine ; SBCTextDisplayRGB:io2|dispState.clearL2   ; clk                ; clk         ; 0.000        ; 0.000      ; 1.065      ;
; 0.770  ; SBCTextDisplayRGB:io2|charScanLine[0]     ; SBCTextDisplayRGB:io2|charScanLine[1]     ; clk                ; clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.793  ; SBCTextDisplayRGB:io2|pixelClockCount[0]  ; SBCTextDisplayRGB:io2|pixelCount[1]       ; clk                ; clk         ; 0.000        ; 0.000      ; 1.099      ;
; 0.797  ; SBCTextDisplayRGB:io2|pixelClockCount[0]  ; SBCTextDisplayRGB:io2|pixelCount[0]       ; clk                ; clk         ; 0.000        ; 0.000      ; 1.103      ;
; 0.804  ; SBCTextDisplayRGB:io2|ps2Byte[3]          ; SBCTextDisplayRGB:io2|ps2Byte[2]          ; clk                ; clk         ; 0.000        ; 0.000      ; 1.110      ;
; 0.808  ; SBCTextDisplayRGB:io2|ps2Byte[1]          ; SBCTextDisplayRGB:io2|ps2Byte[0]          ; clk                ; clk         ; 0.000        ; 0.000      ; 1.114      ;
; 0.879  ; SBCTextDisplayRGB:io2|dispState.del2      ; SBCTextDisplayRGB:io2|dispWR              ; clk                ; clk         ; 0.000        ; 0.000      ; 1.185      ;
; 0.890  ; sdClkCount[5]                             ; sdClock                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 1.196      ;
; 0.912  ; SBCTextDisplayRGB:io2|dispState.del2      ; SBCTextDisplayRGB:io2|dispState.del3      ; clk                ; clk         ; 0.000        ; 0.000      ; 1.218      ;
; 0.917  ; SBCTextDisplayRGB:io2|cursorVert[3]       ; SBCTextDisplayRGB:io2|savedCursorVert[3]  ; clk                ; clk         ; 0.000        ; 0.000      ; 1.223      ;
; 0.917  ; SBCTextDisplayRGB:io2|cursorHoriz[4]      ; SBCTextDisplayRGB:io2|savedCursorHoriz[4] ; clk                ; clk         ; 0.000        ; 0.000      ; 1.223      ;
+--------+-------------------------------------------+-------------------------------------------+--------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'cpuClock'                                                                                                                              ;
+-------+-------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[0]     ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TState[1]     ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|Halt_FF                  ; T80s:cpu1|T80:u0|Halt_FF       ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|Alternate                ; T80s:cpu1|T80:u0|Alternate     ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|R[7]                     ; T80s:cpu1|T80:u0|R[7]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|IntE_FF2                 ; T80s:cpu1|T80:u0|IntE_FF2      ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|BTR_r                    ; T80s:cpu1|T80:u0|BTR_r         ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; T80s:cpu1|T80:u0|MCycle[0]                ; T80s:cpu1|T80:u0|MCycle[0]     ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 0.805      ;
; 0.748 ; T80s:cpu1|T80:u0|I[4]                     ; T80s:cpu1|T80:u0|A[12]         ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.054      ;
; 0.762 ; T80s:cpu1|T80:u0|R[6]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.068      ;
; 0.764 ; T80s:cpu1|T80:u0|ACC[6]                   ; T80s:cpu1|T80:u0|Ap[6]         ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.070      ;
; 0.906 ; T80s:cpu1|T80:u0|ACC[2]                   ; T80s:cpu1|T80:u0|Ap[2]         ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.212      ;
; 0.915 ; T80s:cpu1|T80:u0|Ap[2]                    ; T80s:cpu1|T80:u0|ACC[2]        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.221      ;
; 0.915 ; T80s:cpu1|T80:u0|Ap[7]                    ; T80s:cpu1|T80:u0|ACC[7]        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.221      ;
; 0.919 ; T80s:cpu1|T80:u0|ACC[0]                   ; T80s:cpu1|T80:u0|Ap[0]         ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.225      ;
; 0.922 ; T80s:cpu1|T80:u0|ACC[5]                   ; T80s:cpu1|T80:u0|Ap[5]         ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.228      ;
; 0.939 ; T80s:cpu1|T80:u0|F[2]                     ; T80s:cpu1|T80:u0|Fp[2]         ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.245      ;
; 0.965 ; T80s:cpu1|T80:u0|MCycle[2]                ; T80s:cpu1|T80:u0|MCycle[2]     ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.271      ;
; 0.967 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|MREQ_n               ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.273      ;
; 0.971 ; T80s:cpu1|T80:u0|MCycle[1]                ; T80s:cpu1|T80:u0|MCycle[1]     ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.277      ;
; 1.046 ; T80s:cpu1|T80:u0|Ap[0]                    ; T80s:cpu1|T80:u0|ACC[0]        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.352      ;
; 1.161 ; sd_controller:sd1|dout[6]                 ; T80s:cpu1|DI_Reg[6]            ; sdClock      ; cpuClock    ; 0.000        ; 0.795      ; 2.262      ;
; 1.166 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[1]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.472      ;
; 1.168 ; T80s:cpu1|T80:u0|I[0]                     ; T80s:cpu1|T80:u0|A[8]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.474      ;
; 1.175 ; T80s:cpu1|T80:u0|I[3]                     ; T80s:cpu1|T80:u0|A[11]         ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.481      ;
; 1.176 ; T80s:cpu1|T80:u0|I[2]                     ; T80s:cpu1|T80:u0|A[10]         ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.482      ;
; 1.177 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[2]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.483      ;
; 1.180 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[0]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.486      ;
; 1.181 ; T80s:cpu1|T80:u0|Ap[6]                    ; T80s:cpu1|T80:u0|ACC[6]        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.487      ;
; 1.185 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|A[0]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.491      ;
; 1.214 ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|MREQ_n               ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.520      ;
; 1.217 ; T80s:cpu1|T80:u0|ACC[1]                   ; T80s:cpu1|T80:u0|Ap[1]         ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.523      ;
; 1.219 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[1]     ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.525      ;
; 1.220 ; T80s:cpu1|T80:u0|Ap[5]                    ; T80s:cpu1|T80:u0|ACC[5]        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.526      ;
; 1.222 ; T80s:cpu1|T80:u0|ACC[4]                   ; T80s:cpu1|T80:u0|Ap[4]         ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.528      ;
; 1.226 ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.532      ;
; 1.228 ; T80s:cpu1|T80:u0|Ap[4]                    ; T80s:cpu1|T80:u0|ACC[4]        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.534      ;
; 1.235 ; T80s:cpu1|T80:u0|R[5]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.541      ;
; 1.237 ; T80s:cpu1|T80:u0|ACC[7]                   ; T80s:cpu1|T80:u0|Ap[7]         ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.543      ;
; 1.370 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][2] ; T80s:cpu1|T80:u0|RegBusA_r[10] ; cpuClock     ; cpuClock    ; 0.000        ; 0.003      ; 1.679      ;
; 1.480 ; T80s:cpu1|T80:u0|Alternate                ; T80s:cpu1|T80:u0|RegAddrC[2]   ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.786      ;
; 1.483 ; T80s:cpu1|T80:u0|DO[5]                    ; T80s:cpu1|T80:u0|DO[5]         ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.789      ;
; 1.508 ; T80s:cpu1|T80:u0|F[6]                     ; T80s:cpu1|T80:u0|No_BTR        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.814      ;
; 1.508 ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.814      ;
; 1.583 ; T80s:cpu1|T80:u0|I[5]                     ; T80s:cpu1|T80:u0|A[13]         ; cpuClock     ; cpuClock    ; 0.000        ; 0.008      ; 1.897      ;
; 1.645 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[2]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.951      ;
; 1.656 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.962      ;
; 1.658 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[1]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.964      ;
; 1.676 ; T80s:cpu1|T80:u0|XY_State[1]              ; T80s:cpu1|T80:u0|RegAddrC[2]   ; cpuClock     ; cpuClock    ; 0.000        ; -0.006     ; 1.976      ;
; 1.687 ; T80s:cpu1|T80:u0|ACC[0]                   ; T80s:cpu1|T80:u0|ACC[0]        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 1.993      ;
; 1.697 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][4] ; T80s:cpu1|T80:u0|RegBusA_r[12] ; cpuClock     ; cpuClock    ; 0.000        ; 0.003      ; 2.006      ;
; 1.706 ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 2.012      ;
; 1.715 ; T80s:cpu1|T80:u0|R[5]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 2.021      ;
; 1.730 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[2][3] ; T80s:cpu1|T80:u0|RegBusA_r[3]  ; cpuClock     ; cpuClock    ; 0.000        ; 0.005      ; 2.041      ;
; 1.731 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 2.037      ;
; 1.733 ; sd_controller:sd1|dout[6]                 ; T80s:cpu1|T80:u0|IR[6]         ; sdClock      ; cpuClock    ; 0.000        ; 0.795      ; 2.834      ;
; 1.736 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; T80s:cpu1|T80:u0|RegBusA_r[15] ; cpuClock     ; cpuClock    ; 0.000        ; -0.004     ; 2.038      ;
; 1.742 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 2.048      ;
; 1.742 ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 2.048      ;
; 1.744 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[2]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 2.050      ;
; 1.745 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[5][2] ; T80s:cpu1|T80:u0|RegBusA_r[2]  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 2.051      ;
; 1.784 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][0] ; T80s:cpu1|T80:u0|RegBusA_r[8]  ; cpuClock     ; cpuClock    ; 0.000        ; 0.005      ; 2.095      ;
; 1.786 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[2][7] ; T80s:cpu1|T80:u0|RegBusA_r[7]  ; cpuClock     ; cpuClock    ; 0.000        ; 0.013      ; 2.105      ;
; 1.792 ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 2.098      ;
; 1.796 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; T80s:cpu1|T80:u0|RegBusA_r[12] ; cpuClock     ; cpuClock    ; 0.000        ; -0.001     ; 2.101      ;
; 1.797 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[7][4] ; T80s:cpu1|T80:u0|RegBusA_r[4]  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 2.103      ;
; 1.800 ; T80s:cpu1|T80:u0|ACC[2]                   ; T80s:cpu1|T80:u0|ACC[2]        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 2.106      ;
; 1.805 ; T80s:cpu1|T80:u0|ACC[4]                   ; T80s:cpu1|T80:u0|ACC[4]        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 2.111      ;
; 1.815 ; T80s:cpu1|T80:u0|PC[0]                    ; T80s:cpu1|T80:u0|PC[0]         ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 2.121      ;
; 1.817 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 2.123      ;
; 1.828 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 2.134      ;
; 1.830 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 2.136      ;
; 1.858 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; T80s:cpu1|T80:u0|RegBusA_r[9]  ; cpuClock     ; cpuClock    ; 0.000        ; -0.003     ; 2.161      ;
; 1.858 ; T80s:cpu1|T80:u0|Ap[3]                    ; T80s:cpu1|T80:u0|ACC[3]        ; cpuClock     ; cpuClock    ; 0.000        ; -0.001     ; 2.163      ;
; 1.878 ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 2.184      ;
; 1.887 ; T80s:cpu1|T80:u0|ACC[0]                   ; T80s:cpu1|T80:u0|R[0]          ; cpuClock     ; cpuClock    ; 0.000        ; -0.002     ; 2.191      ;
; 1.888 ; T80s:cpu1|T80:u0|ACC[7]                   ; T80s:cpu1|T80:u0|I[7]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.017      ; 2.211      ;
; 1.902 ; T80s:cpu1|T80:u0|I[6]                     ; T80s:cpu1|T80:u0|A[14]         ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 2.208      ;
; 1.903 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 2.209      ;
; 1.906 ; T80s:cpu1|T80:u0|DO[3]                    ; T80s:cpu1|T80:u0|DO[3]         ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 2.212      ;
; 1.914 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 2.220      ;
; 1.915 ; T80s:cpu1|T80:u0|ACC[1]                   ; T80s:cpu1|T80:u0|I[1]          ; cpuClock     ; cpuClock    ; 0.000        ; -0.014     ; 2.207      ;
; 1.916 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 2.222      ;
; 1.918 ; sd_controller:sd1|dout[5]                 ; T80s:cpu1|DI_Reg[5]            ; sdClock      ; cpuClock    ; 0.000        ; 0.779      ; 3.003      ;
; 1.919 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[5][3] ; T80s:cpu1|T80:u0|RegBusA_r[3]  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 2.225      ;
; 1.920 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[3][2] ; T80s:cpu1|T80:u0|RegBusA_r[2]  ; cpuClock     ; cpuClock    ; 0.000        ; -0.004     ; 2.222      ;
; 1.921 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[5][5] ; T80s:cpu1|T80:u0|RegBusA_r[5]  ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 2.227      ;
; 1.925 ; T80s:cpu1|T80:u0|No_BTR                   ; T80s:cpu1|T80:u0|BTR_r         ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 2.231      ;
; 1.928 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[3][6] ; T80s:cpu1|T80:u0|RegBusA_r[6]  ; cpuClock     ; cpuClock    ; 0.000        ; 0.003      ; 2.237      ;
; 1.933 ; T80s:cpu1|T80:u0|ACC[6]                   ; T80s:cpu1|T80:u0|ACC[6]        ; cpuClock     ; cpuClock    ; 0.000        ; 0.000      ; 2.239      ;
; 1.943 ; T80s:cpu1|T80:u0|BusB[3]                  ; T80s:cpu1|T80:u0|F[3]          ; cpuClock     ; cpuClock    ; 0.000        ; -0.010     ; 2.239      ;
; 1.951 ; sd_controller:sd1|dout[4]                 ; T80s:cpu1|DI_Reg[4]            ; sdClock      ; cpuClock    ; 0.000        ; 0.795      ; 3.052      ;
; 1.952 ; T80s:cpu1|T80:u0|BusB[6]                  ; T80s:cpu1|T80:u0|DO[6]         ; cpuClock     ; cpuClock    ; 0.000        ; 0.003      ; 2.261      ;
; 1.962 ; T80s:cpu1|T80:u0|ACC[1]                   ; T80s:cpu1|T80:u0|R[1]          ; cpuClock     ; cpuClock    ; 0.000        ; -0.002     ; 2.266      ;
; 1.967 ; T80s:cpu1|T80:u0|I[7]                     ; T80s:cpu1|T80:u0|A[15]         ; cpuClock     ; cpuClock    ; 0.000        ; -0.011     ; 2.262      ;
; 1.969 ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|A[3]          ; cpuClock     ; cpuClock    ; 0.000        ; -0.063     ; 2.212      ;
+-------+-------------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'sdClock'                                                                                                                                                      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; sd_controller:sd1|dout[0]                       ; sd_controller:sd1|dout[0]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[3]                       ; sd_controller:sd1|dout[3]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|init_busy                     ; sd_controller:sd1|init_busy                     ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[4]                       ; sd_controller:sd1|dout[4]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[6]                       ; sd_controller:sd1|dout[6]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[2]                       ; sd_controller:sd1|dout[2]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|block_start_ack               ; sd_controller:sd1|block_start_ack               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|response_mode                 ; sd_controller:sd1|response_mode                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|state.send_cmd                ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|return_state.cmd55            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.cmd41            ; sd_controller:sd1|return_state.cmd41            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|state.write_block_byte        ; sd_controller:sd1|state.write_block_byte        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|sclk_sig                      ; sd_controller:sd1|sclk_sig                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|sd_write_flag                 ; sd_controller:sd1|sd_write_flag                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[1]                       ; sd_controller:sd1|dout[1]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|block_busy                    ; sd_controller:sd1|block_busy                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[5]                       ; sd_controller:sd1|dout[5]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|dout[7]                       ; sd_controller:sd1|dout[7]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|led_on_count[0]               ; sd_controller:sd1|led_on_count[0]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|sdCS                          ; sd_controller:sd1|sdCS                          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[45]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_out[47]                   ; sd_controller:sd1|cmd_out[47]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; sd_controller:sd1|cmd_mode                      ; sd_controller:sd1|cmd_mode                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.805      ;
; 0.738 ; sd_controller:sd1|cmd_out[1]                    ; sd_controller:sd1|cmd_out[2]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.044      ;
; 0.740 ; sd_controller:sd1|cmd_out[41]                   ; sd_controller:sd1|cmd_out[42]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.046      ;
; 0.741 ; sd_controller:sd1|cmd_out[3]                    ; sd_controller:sd1|cmd_out[4]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.047      ;
; 0.742 ; sd_controller:sd1|return_state.read_block_data  ; sd_controller:sd1|state.read_block_data         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.048      ;
; 0.744 ; sd_controller:sd1|cmd_out[51]                   ; sd_controller:sd1|cmd_out[52]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.050      ;
; 0.754 ; sd_controller:sd1|recv_data[6]                  ; sd_controller:sd1|recv_data[7]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.060      ;
; 0.755 ; sd_controller:sd1|recv_data[2]                  ; sd_controller:sd1|recv_data[3]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.061      ;
; 0.759 ; sd_controller:sd1|recv_data[3]                  ; sd_controller:sd1|recv_data[4]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.065      ;
; 0.760 ; sd_controller:sd1|recv_data[4]                  ; sd_controller:sd1|recv_data[5]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.066      ;
; 0.762 ; sd_controller:sd1|recv_data[0]                  ; sd_controller:sd1|recv_data[1]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.068      ;
; 0.827 ; sd_controller:sd1|state.write_block_data        ; sd_controller:sd1|data_sig[3]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.133      ;
; 0.828 ; sd_controller:sd1|state.write_block_data        ; sd_controller:sd1|data_sig[1]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.134      ;
; 0.830 ; sd_controller:sd1|state.write_block_data        ; sd_controller:sd1|data_sig[2]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.136      ;
; 0.832 ; sd_controller:sd1|state.write_block_data        ; sd_controller:sd1|data_sig[7]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.138      ;
; 0.867 ; sd_controller:sd1|cmd_out[47]                   ; sd_controller:sd1|cmd_out[48]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.173      ;
; 0.868 ; sd_controller:sd1|cmd_out[48]                   ; sd_controller:sd1|cmd_out[49]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.174      ;
; 0.868 ; sd_controller:sd1|cmd_out[52]                   ; sd_controller:sd1|cmd_out[53]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.174      ;
; 0.897 ; sd_controller:sd1|cmd_out[15]                   ; sd_controller:sd1|cmd_out[16]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.203      ;
; 0.901 ; sd_controller:sd1|data_sig[6]                   ; sd_controller:sd1|data_sig[7]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.207      ;
; 0.902 ; sd_controller:sd1|data_sig[5]                   ; sd_controller:sd1|data_sig[6]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.208      ;
; 0.902 ; sd_controller:sd1|cmd_out[22]                   ; sd_controller:sd1|cmd_out[23]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.208      ;
; 0.902 ; sd_controller:sd1|cmd_out[23]                   ; sd_controller:sd1|cmd_out[24]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.208      ;
; 0.902 ; sd_controller:sd1|cmd_out[37]                   ; sd_controller:sd1|cmd_out[38]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.208      ;
; 0.903 ; sd_controller:sd1|cmd_out[18]                   ; sd_controller:sd1|cmd_out[19]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.209      ;
; 0.903 ; sd_controller:sd1|cmd_out[19]                   ; sd_controller:sd1|cmd_out[20]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.209      ;
; 0.903 ; sd_controller:sd1|cmd_out[30]                   ; sd_controller:sd1|cmd_out[31]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.209      ;
; 0.904 ; sd_controller:sd1|data_sig[2]                   ; sd_controller:sd1|data_sig[3]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.210      ;
; 0.905 ; sd_controller:sd1|data_sig[1]                   ; sd_controller:sd1|data_sig[2]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.211      ;
; 0.905 ; sd_controller:sd1|data_sig[4]                   ; sd_controller:sd1|data_sig[5]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.211      ;
; 0.905 ; sd_controller:sd1|cmd_out[21]                   ; sd_controller:sd1|cmd_out[22]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.211      ;
; 0.905 ; sd_controller:sd1|cmd_out[32]                   ; sd_controller:sd1|cmd_out[33]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.211      ;
; 0.905 ; sd_controller:sd1|cmd_out[33]                   ; sd_controller:sd1|cmd_out[34]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.211      ;
; 0.905 ; sd_controller:sd1|cmd_out[34]                   ; sd_controller:sd1|cmd_out[35]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.211      ;
; 0.906 ; sd_controller:sd1|cmd_out[17]                   ; sd_controller:sd1|cmd_out[18]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; sd_controller:sd1|cmd_out[36]                   ; sd_controller:sd1|cmd_out[37]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.212      ;
; 0.913 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|state.cmd55                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.219      ;
; 0.916 ; sd_controller:sd1|cmd_out[4]                    ; sd_controller:sd1|cmd_out[5]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.222      ;
; 0.916 ; sd_controller:sd1|cmd_out[5]                    ; sd_controller:sd1|cmd_out[6]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.222      ;
; 1.056 ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|state.write_block_init        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.362      ;
; 1.115 ; sd_controller:sd1|cmd_out[7]                    ; sd_controller:sd1|cmd_out[8]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.421      ;
; 1.118 ; sd_controller:sd1|cmd_out[11]                   ; sd_controller:sd1|cmd_out[12]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.424      ;
; 1.143 ; sd_controller:sd1|led_on_count[1]               ; sd_controller:sd1|led_on_count[1]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.449      ;
; 1.147 ; sd_controller:sd1|return_state.cmd41            ; sd_controller:sd1|state.cmd41                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.453      ;
; 1.164 ; sd_controller:sd1|cmd_out[50]                   ; sd_controller:sd1|cmd_out[51]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.470      ;
; 1.166 ; sd_controller:sd1|recv_data[5]                  ; sd_controller:sd1|recv_data[6]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.472      ;
; 1.168 ; sd_controller:sd1|state.write_block_cmd         ; sd_controller:sd1|block_start_ack               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.474      ;
; 1.169 ; sd_controller:sd1|cmd_out[49]                   ; sd_controller:sd1|cmd_out[50]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.475      ;
; 1.172 ; sd_controller:sd1|cmd_out[54]                   ; sd_controller:sd1|cmd_out[55]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.478      ;
; 1.188 ; sd_controller:sd1|recv_data[0]                  ; sd_controller:sd1|dout[0]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.494      ;
; 1.188 ; sd_controller:sd1|state.cmd55                   ; sd_controller:sd1|return_state.cmd41            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.494      ;
; 1.191 ; sd_controller:sd1|state.read_block_cmd          ; sd_controller:sd1|return_state.read_block_wait  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.497      ;
; 1.194 ; sd_controller:sd1|cmd_out[13]                   ; sd_controller:sd1|cmd_out[14]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.500      ;
; 1.197 ; sd_controller:sd1|cmd_out[8]                    ; sd_controller:sd1|cmd_out[9]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.503      ;
; 1.197 ; sd_controller:sd1|cmd_out[9]                    ; sd_controller:sd1|cmd_out[10]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.503      ;
; 1.197 ; sd_controller:sd1|cmd_out[10]                   ; sd_controller:sd1|cmd_out[11]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.503      ;
; 1.200 ; sd_controller:sd1|state.read_block_data         ; sd_controller:sd1|return_state.read_block_data  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.506      ;
; 1.200 ; sd_controller:sd1|cmd_out[20]                   ; sd_controller:sd1|cmd_out[21]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.506      ;
; 1.202 ; sd_controller:sd1|cmd_out[12]                   ; sd_controller:sd1|cmd_out[13]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.508      ;
; 1.203 ; sd_controller:sd1|led_on_count[5]               ; sd_controller:sd1|led_on_count[5]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.509      ;
; 1.203 ; sd_controller:sd1|cmd_out[28]                   ; sd_controller:sd1|cmd_out[29]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.509      ;
; 1.203 ; sd_controller:sd1|cmd_out[35]                   ; sd_controller:sd1|cmd_out[36]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.509      ;
; 1.203 ; sd_controller:sd1|state.write_block_cmd         ; sd_controller:sd1|return_state.write_block_init ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.509      ;
; 1.204 ; sd_controller:sd1|cmd_out[25]                   ; sd_controller:sd1|cmd_out[26]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.510      ;
; 1.204 ; sd_controller:sd1|cmd_out[26]                   ; sd_controller:sd1|cmd_out[27]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.510      ;
; 1.204 ; sd_controller:sd1|cmd_out[38]                   ; sd_controller:sd1|cmd_out[39]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.510      ;
; 1.206 ; sd_controller:sd1|cmd_out[29]                   ; sd_controller:sd1|cmd_out[30]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.512      ;
; 1.209 ; sd_controller:sd1|cmd_out[31]                   ; sd_controller:sd1|cmd_out[32]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.515      ;
; 1.213 ; sd_controller:sd1|cmd_out[53]                   ; sd_controller:sd1|cmd_out[54]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.519      ;
; 1.215 ; sd_controller:sd1|data_sig[3]                   ; sd_controller:sd1|data_sig[4]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.521      ;
; 1.217 ; sd_controller:sd1|recv_data[1]                  ; sd_controller:sd1|recv_data[2]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.523      ;
; 1.218 ; sd_controller:sd1|cmd_out[2]                    ; sd_controller:sd1|cmd_out[3]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.524      ;
; 1.233 ; sd_controller:sd1|cmd_out[43]                   ; sd_controller:sd1|cmd_out[44]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.539      ;
; 1.235 ; sd_controller:sd1|state.cmd41                   ; sd_controller:sd1|return_state.poll_cmd         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.541      ;
; 1.237 ; sd_controller:sd1|state.read_block_data         ; sd_controller:sd1|return_state.idle             ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 1.543      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'serialClkCount[15]'                                                                                                                                        ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+
; 0.499 ; bufferedUART:io1|rxState.idle           ; bufferedUART:io1|rxState.idle           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[1]          ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[2]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxBitCount[3]          ; bufferedUART:io1|rxBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|rxState.stopBit        ; bufferedUART:io1|rxState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[0]          ; bufferedUART:io1|txBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[1]          ; bufferedUART:io1|txBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[2]          ; bufferedUART:io1|txBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBitCount[3]          ; bufferedUART:io1|txBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txState.stopBit        ; bufferedUART:io1|txState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txByteSent             ; bufferedUART:io1|txByteSent             ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txBuffer[7]            ; bufferedUART:io1|txBuffer[7]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; bufferedUART:io1|txd                    ; bufferedUART:io1|txd                    ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.805      ;
; 0.743 ; bufferedUART:io1|txBuffer[1]            ; bufferedUART:io1|txBuffer[0]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.049      ;
; 0.758 ; bufferedUART:io1|rxInPointer[5]         ; bufferedUART:io1|rxInPointer[5]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.064      ;
; 0.763 ; bufferedUART:io1|txClockCount[5]        ; bufferedUART:io1|txClockCount[5]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.069      ;
; 0.775 ; bufferedUART:io1|rxClockCount[5]        ; bufferedUART:io1|rxClockCount[5]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.081      ;
; 0.920 ; bufferedUART:io1|txBuffer[6]            ; bufferedUART:io1|txBuffer[5]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.226      ;
; 1.120 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxCurrentByteBuffer[3] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.426      ;
; 1.170 ; bufferedUART:io1|txBuffer[2]            ; bufferedUART:io1|txBuffer[1]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.476      ;
; 1.181 ; bufferedUART:io1|rxInPointer[4]         ; bufferedUART:io1|rxInPointer[4]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.487      ;
; 1.182 ; bufferedUART:io1|txClockCount[3]        ; bufferedUART:io1|txClockCount[3]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.488      ;
; 1.187 ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.493      ;
; 1.187 ; bufferedUART:io1|rxBitCount[1]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.493      ;
; 1.197 ; bufferedUART:io1|rxClockCount[3]        ; bufferedUART:io1|rxClockCount[3]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.503      ;
; 1.206 ; bufferedUART:io1|rxCurrentByteBuffer[1] ; bufferedUART:io1|rxBuffer~54            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.512      ;
; 1.216 ; bufferedUART:io1|txBuffer[3]            ; bufferedUART:io1|txBuffer[2]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.522      ;
; 1.220 ; bufferedUART:io1|txBuffer[5]            ; bufferedUART:io1|txBuffer[4]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.526      ;
; 1.223 ; bufferedUART:io1|txBuffer[4]            ; bufferedUART:io1|txBuffer[3]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.529      ;
; 1.226 ; bufferedUART:io1|rxClockCount[2]        ; bufferedUART:io1|rxClockCount[2]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; bufferedUART:io1|txClockCount[2]        ; bufferedUART:io1|txClockCount[2]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.532      ;
; 1.229 ; bufferedUART:io1|rxClockCount[4]        ; bufferedUART:io1|rxClockCount[4]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.535      ;
; 1.230 ; bufferedUART:io1|txClockCount[4]        ; bufferedUART:io1|txClockCount[4]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.536      ;
; 1.234 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxBuffer~55            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.540      ;
; 1.235 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxCurrentByteBuffer[1] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.541      ;
; 1.284 ; bufferedUART:io1|rxInPointer[0]         ; bufferedUART:io1|rxInPointer[0]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.590      ;
; 1.291 ; bufferedUART:io1|rxInPointer[2]         ; bufferedUART:io1|rxInPointer[2]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.597      ;
; 1.327 ; bufferedUART:io1|rxInPointer[1]         ; bufferedUART:io1|rxInPointer[1]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.633      ;
; 1.334 ; bufferedUART:io1|rxInPointer[3]         ; bufferedUART:io1|rxInPointer[3]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.640      ;
; 1.412 ; bufferedUART:io1|txBitCount[0]          ; bufferedUART:io1|txBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.003     ; 1.715      ;
; 1.432 ; bufferedUART:io1|txBuffer[7]            ; bufferedUART:io1|txBuffer[6]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.004     ; 1.734      ;
; 1.446 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxCurrentByteBuffer[5] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.003      ; 1.755      ;
; 1.446 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxBuffer~123           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.002      ; 1.754      ;
; 1.453 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.002      ; 1.761      ;
; 1.453 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.002      ; 1.761      ;
; 1.455 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.002      ; 1.763      ;
; 1.455 ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.002      ; 1.763      ;
; 1.472 ; bufferedUART:io1|txClockCount[1]        ; bufferedUART:io1|txClockCount[1]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.778      ;
; 1.475 ; bufferedUART:io1|rxClockCount[1]        ; bufferedUART:io1|rxClockCount[1]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.781      ;
; 1.479 ; bufferedUART:io1|rxdFiltered            ; bufferedUART:io1|rxCurrentByteBuffer[7] ; clk                ; serialClkCount[15] ; 0.000        ; -0.416     ; 1.369      ;
; 1.509 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txd                    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.340      ; 4.459      ;
; 1.517 ; bufferedUART:io1|txClockCount[0]        ; bufferedUART:io1|txClockCount[0]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.823      ;
; 1.528 ; bufferedUART:io1|rxClockCount[0]        ; bufferedUART:io1|rxClockCount[0]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.834      ;
; 1.567 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[7]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 2.343      ; 4.520      ;
; 1.584 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxBuffer~106           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.002      ; 1.892      ;
; 1.610 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxBuffer~42            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.002      ; 1.918      ;
; 1.612 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxBuffer~74            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.002      ; 1.920      ;
; 1.613 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxBuffer~15            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.919      ;
; 1.613 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxBuffer~47            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.919      ;
; 1.614 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxCurrentByteBuffer[4] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.007     ; 1.913      ;
; 1.617 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxBuffer~23            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.923      ;
; 1.618 ; bufferedUART:io1|rxCurrentByteBuffer[0] ; bufferedUART:io1|rxBuffer~77            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.002      ; 1.926      ;
; 1.618 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxBuffer~87            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.924      ;
; 1.619 ; bufferedUART:io1|rxCurrentByteBuffer[0] ; bufferedUART:io1|rxBuffer~69            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.002      ; 1.927      ;
; 1.620 ; bufferedUART:io1|rxCurrentByteBuffer[0] ; bufferedUART:io1|rxBuffer~101           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.002      ; 1.928      ;
; 1.623 ; bufferedUART:io1|rxCurrentByteBuffer[0] ; bufferedUART:io1|rxBuffer~37            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.002      ; 1.931      ;
; 1.633 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxBuffer~137           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.002      ; 1.941      ;
; 1.634 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxBuffer~129           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.003      ; 1.943      ;
; 1.634 ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxBuffer~113           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.003      ; 1.943      ;
; 1.634 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxBuffer~135           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.003      ; 1.943      ;
; 1.636 ; bufferedUART:io1|rxCurrentByteBuffer[0] ; bufferedUART:io1|rxBuffer~45            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.002      ; 1.944      ;
; 1.638 ; bufferedUART:io1|rxCurrentByteBuffer[1] ; bufferedUART:io1|rxBuffer~134           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.003      ; 1.947      ;
; 1.639 ; bufferedUART:io1|rxCurrentByteBuffer[1] ; bufferedUART:io1|rxBuffer~38            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.003      ; 1.948      ;
; 1.640 ; bufferedUART:io1|rxCurrentByteBuffer[0] ; bufferedUART:io1|rxBuffer~13            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.002      ; 1.948      ;
; 1.648 ; bufferedUART:io1|rxCurrentByteBuffer[1] ; bufferedUART:io1|rxBuffer~118           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.007      ; 1.961      ;
; 1.660 ; bufferedUART:io1|rxInPointer[4]         ; bufferedUART:io1|rxInPointer[5]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 1.966      ;
; 1.669 ; bufferedUART:io1|rxCurrentByteBuffer[2] ; bufferedUART:io1|rxBuffer~119           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.007      ; 1.982      ;
; 1.671 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxBuffer~18            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.002      ; 1.979      ;
; 1.671 ; bufferedUART:io1|rxCurrentByteBuffer[5] ; bufferedUART:io1|rxBuffer~50            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.002      ; 1.979      ;
; 1.699 ; bufferedUART:io1|rxBitCount[2]          ; bufferedUART:io1|rxBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.005      ;
; 1.706 ; bufferedUART:io1|txClockCount[2]        ; bufferedUART:io1|txClockCount[3]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.012      ;
; 1.706 ; bufferedUART:io1|rxClockCount[2]        ; bufferedUART:io1|rxClockCount[3]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.012      ;
; 1.709 ; bufferedUART:io1|rxClockCount[4]        ; bufferedUART:io1|rxClockCount[5]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.015      ;
; 1.710 ; bufferedUART:io1|txClockCount[4]        ; bufferedUART:io1|txClockCount[5]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.016      ;
; 1.762 ; bufferedUART:io1|rxInPointer[0]         ; bufferedUART:io1|rxInPointer[1]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.068      ;
; 1.770 ; bufferedUART:io1|rxInPointer[2]         ; bufferedUART:io1|rxInPointer[3]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.076      ;
; 1.771 ; bufferedUART:io1|txClockCount[3]        ; bufferedUART:io1|txClockCount[4]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.077      ;
; 1.777 ; bufferedUART:io1|txClockCount[2]        ; bufferedUART:io1|txState.idle           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.083      ;
; 1.777 ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.083      ;
; 1.786 ; bufferedUART:io1|rxClockCount[3]        ; bufferedUART:io1|rxClockCount[4]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.092      ;
; 1.807 ; bufferedUART:io1|rxInPointer[1]         ; bufferedUART:io1|rxInPointer[2]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.113      ;
; 1.814 ; bufferedUART:io1|rxInPointer[3]         ; bufferedUART:io1|rxInPointer[4]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.120      ;
; 1.844 ; bufferedUART:io1|txState.idle           ; bufferedUART:io1|txByteSent             ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.003      ; 2.153      ;
; 1.848 ; bufferedUART:io1|rxInPointer[0]         ; bufferedUART:io1|rxInPointer[2]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.154      ;
; 1.852 ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txBuffer[1]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; -0.001     ; 2.157      ;
; 1.854 ; bufferedUART:io1|rxCurrentByteBuffer[6] ; bufferedUART:io1|rxBuffer~27            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.007      ; 2.167      ;
; 1.856 ; bufferedUART:io1|rxInPointer[2]         ; bufferedUART:io1|rxInPointer[4]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 2.162      ;
+-------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'serialClkCount[15]'                                                                                                      ;
+--------+-----------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                          ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; -6.328 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.070     ; 5.798      ;
; -6.328 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.070     ; 5.798      ;
; -6.328 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.070     ; 5.798      ;
; -6.328 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.070     ; 5.798      ;
; -6.328 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.070     ; 5.798      ;
; -6.328 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.070     ; 5.798      ;
; -6.328 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.070     ; 5.798      ;
; -6.328 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.070     ; 5.798      ;
; -6.328 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.070     ; 5.798      ;
; -6.275 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.712     ; 6.103      ;
; -6.275 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.712     ; 6.103      ;
; -6.275 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.712     ; 6.103      ;
; -6.275 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.712     ; 6.103      ;
; -6.275 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.712     ; 6.103      ;
; -6.275 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.712     ; 6.103      ;
; -6.275 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.712     ; 6.103      ;
; -6.275 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.712     ; 6.103      ;
; -6.275 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.712     ; 6.103      ;
; -6.250 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.067     ; 5.723      ;
; -6.250 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.067     ; 5.723      ;
; -6.250 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.067     ; 5.723      ;
; -6.250 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.067     ; 5.723      ;
; -6.250 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.067     ; 5.723      ;
; -6.250 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.067     ; 5.723      ;
; -6.250 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.067     ; 5.723      ;
; -6.197 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.709     ; 6.028      ;
; -6.197 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.709     ; 6.028      ;
; -6.197 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.709     ; 6.028      ;
; -6.197 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.709     ; 6.028      ;
; -6.197 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.709     ; 6.028      ;
; -6.197 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.709     ; 6.028      ;
; -6.197 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.709     ; 6.028      ;
; -6.091 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.712     ; 5.919      ;
; -6.091 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.712     ; 5.919      ;
; -6.091 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.712     ; 5.919      ;
; -6.091 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.712     ; 5.919      ;
; -6.091 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.712     ; 5.919      ;
; -6.091 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.712     ; 5.919      ;
; -6.091 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.712     ; 5.919      ;
; -6.091 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.712     ; 5.919      ;
; -6.091 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.712     ; 5.919      ;
; -6.078 ; T80s:cpu1|RD_n        ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.069     ; 5.549      ;
; -6.078 ; T80s:cpu1|RD_n        ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.069     ; 5.549      ;
; -6.078 ; T80s:cpu1|RD_n        ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.069     ; 5.549      ;
; -6.078 ; T80s:cpu1|RD_n        ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.069     ; 5.549      ;
; -6.078 ; T80s:cpu1|RD_n        ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.069     ; 5.549      ;
; -6.078 ; T80s:cpu1|RD_n        ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.069     ; 5.549      ;
; -6.078 ; T80s:cpu1|RD_n        ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.069     ; 5.549      ;
; -6.078 ; T80s:cpu1|RD_n        ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.069     ; 5.549      ;
; -6.078 ; T80s:cpu1|RD_n        ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.069     ; 5.549      ;
; -6.013 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.709     ; 5.844      ;
; -6.013 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.709     ; 5.844      ;
; -6.013 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.709     ; 5.844      ;
; -6.013 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.709     ; 5.844      ;
; -6.013 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.709     ; 5.844      ;
; -6.013 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.709     ; 5.844      ;
; -6.013 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.709     ; 5.844      ;
; -6.004 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.786     ; 5.758      ;
; -6.004 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.786     ; 5.758      ;
; -6.004 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.786     ; 5.758      ;
; -6.004 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.786     ; 5.758      ;
; -6.004 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.786     ; 5.758      ;
; -6.004 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.786     ; 5.758      ;
; -6.004 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.786     ; 5.758      ;
; -6.004 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.786     ; 5.758      ;
; -6.004 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.786     ; 5.758      ;
; -6.000 ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.066     ; 5.474      ;
; -6.000 ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.066     ; 5.474      ;
; -6.000 ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.066     ; 5.474      ;
; -6.000 ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.066     ; 5.474      ;
; -6.000 ; T80s:cpu1|RD_n        ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.066     ; 5.474      ;
; -6.000 ; T80s:cpu1|RD_n        ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.066     ; 5.474      ;
; -6.000 ; T80s:cpu1|RD_n        ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.066     ; 5.474      ;
; -5.931 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.069     ; 5.402      ;
; -5.931 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.069     ; 5.402      ;
; -5.931 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.069     ; 5.402      ;
; -5.931 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.069     ; 5.402      ;
; -5.931 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.069     ; 5.402      ;
; -5.931 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.069     ; 5.402      ;
; -5.931 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.069     ; 5.402      ;
; -5.931 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -1.069     ; 5.402      ;
; -5.926 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.783     ; 5.683      ;
; -5.926 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.783     ; 5.683      ;
; -5.926 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.783     ; 5.683      ;
; -5.926 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.783     ; 5.683      ;
; -5.926 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.783     ; 5.683      ;
; -5.926 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.783     ; 5.683      ;
; -5.926 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.783     ; 5.683      ;
; -5.878 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.711     ; 5.707      ;
; -5.878 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.711     ; 5.707      ;
; -5.878 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.711     ; 5.707      ;
; -5.878 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.711     ; 5.707      ;
; -5.878 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.711     ; 5.707      ;
; -5.878 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.711     ; 5.707      ;
; -5.878 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.711     ; 5.707      ;
; -5.878 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.711     ; 5.707      ;
; -5.694 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.711     ; 5.523      ;
; -5.694 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.711     ; 5.523      ;
; -5.694 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.711     ; 5.523      ;
; -5.694 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.711     ; 5.523      ;
+--------+-----------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'sdClock'                                                                                                                  ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.526 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.567      ;
; -1.526 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.567      ;
; -1.526 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.567      ;
; -1.526 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.567      ;
; -1.526 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.567      ;
; -1.526 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.567      ;
; -1.526 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.567      ;
; -1.526 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.567      ;
; -1.396 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.437      ;
; -1.396 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.437      ;
; -1.396 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.437      ;
; -1.396 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.437      ;
; -1.396 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.437      ;
; -1.396 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.437      ;
; -1.396 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.437      ;
; -1.396 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; 0.001      ; 2.437      ;
; -1.306 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.346      ;
; -1.176 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 2.216      ;
+--------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'T80s:cpu1|IORQ_n'                                                                                                              ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                       ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+
; 0.004 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 2.426      ; 2.962      ;
; 0.004 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read  ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 2.426      ; 2.962      ;
; 0.016 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 2.422      ; 2.946      ;
; 0.016 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read  ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 2.422      ; 2.946      ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'T80s:cpu1|IORQ_n'                                                                                                               ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                       ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+
; 0.001 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 3.139      ; 2.946      ;
; 0.001 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read  ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 3.139      ; 2.946      ;
; 0.013 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 3.143      ; 2.962      ;
; 0.013 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read  ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 3.143      ; 2.962      ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'serialClkCount[15]'                                                                                                           ;
+-------+------------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                          ; Launch Clock     ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; 0.974 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.340      ; 3.924      ;
; 0.974 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.340      ; 3.924      ;
; 0.974 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.340      ; 3.924      ;
; 1.272 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.341      ; 4.223      ;
; 1.272 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.341      ; 4.223      ;
; 1.272 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.341      ; 4.223      ;
; 1.272 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.341      ; 4.223      ;
; 1.272 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.341      ; 4.223      ;
; 1.272 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.341      ; 4.223      ;
; 1.272 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.341      ; 4.223      ;
; 1.272 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.341      ; 4.223      ;
; 1.474 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.340      ; 3.924      ;
; 1.474 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.340      ; 3.924      ;
; 1.474 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.340      ; 3.924      ;
; 1.591 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.343      ; 4.544      ;
; 1.591 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.343      ; 4.544      ;
; 1.591 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.343      ; 4.544      ;
; 1.591 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.343      ; 4.544      ;
; 1.591 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.343      ; 4.544      ;
; 1.591 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.343      ; 4.544      ;
; 1.591 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.343      ; 4.544      ;
; 1.669 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.340      ; 4.619      ;
; 1.669 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.340      ; 4.619      ;
; 1.669 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.340      ; 4.619      ;
; 1.669 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.340      ; 4.619      ;
; 1.669 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.340      ; 4.619      ;
; 1.669 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.340      ; 4.619      ;
; 1.669 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.340      ; 4.619      ;
; 1.669 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.340      ; 4.619      ;
; 1.669 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 2.340      ; 4.619      ;
; 1.772 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.341      ; 4.223      ;
; 1.772 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.341      ; 4.223      ;
; 1.772 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.341      ; 4.223      ;
; 1.772 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.341      ; 4.223      ;
; 1.772 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.341      ; 4.223      ;
; 1.772 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.341      ; 4.223      ;
; 1.772 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.341      ; 4.223      ;
; 1.772 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.341      ; 4.223      ;
; 2.091 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.343      ; 4.544      ;
; 2.091 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.343      ; 4.544      ;
; 2.091 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.343      ; 4.544      ;
; 2.091 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.343      ; 4.544      ;
; 2.091 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.343      ; 4.544      ;
; 2.091 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.343      ; 4.544      ;
; 2.091 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.343      ; 4.544      ;
; 2.169 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.340      ; 4.619      ;
; 2.169 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.340      ; 4.619      ;
; 2.169 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.340      ; 4.619      ;
; 2.169 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.340      ; 4.619      ;
; 2.169 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.340      ; 4.619      ;
; 2.169 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.340      ; 4.619      ;
; 2.169 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.340      ; 4.619      ;
; 2.169 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.340      ; 4.619      ;
; 2.169 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 2.340      ; 4.619      ;
; 4.054 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; -1.146     ; 2.714      ;
; 4.054 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; -1.146     ; 2.714      ;
; 4.054 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; -1.146     ; 2.714      ;
; 4.352 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; -1.145     ; 3.013      ;
; 4.352 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; -1.145     ; 3.013      ;
; 4.352 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; -1.145     ; 3.013      ;
; 4.352 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; -1.145     ; 3.013      ;
; 4.352 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; -1.145     ; 3.013      ;
; 4.352 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; -1.145     ; 3.013      ;
; 4.352 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; -1.145     ; 3.013      ;
; 4.352 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; -1.145     ; 3.013      ;
; 4.453 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; -1.141     ; 3.118      ;
; 4.453 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; -1.141     ; 3.118      ;
; 4.453 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; -1.141     ; 3.118      ;
; 4.671 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; -1.143     ; 3.334      ;
; 4.671 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; -1.143     ; 3.334      ;
; 4.671 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; -1.143     ; 3.334      ;
; 4.671 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; -1.143     ; 3.334      ;
; 4.671 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; -1.143     ; 3.334      ;
; 4.671 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; -1.143     ; 3.334      ;
; 4.671 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txByteSent      ; cpuClock         ; serialClkCount[15] ; -0.500       ; -1.143     ; 3.334      ;
; 4.749 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; -1.146     ; 3.409      ;
; 4.749 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; -1.146     ; 3.409      ;
; 4.749 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; -1.146     ; 3.409      ;
; 4.749 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; -1.146     ; 3.409      ;
; 4.749 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; -1.146     ; 3.409      ;
; 4.749 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; -1.146     ; 3.409      ;
; 4.749 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; -1.146     ; 3.409      ;
; 4.749 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; -1.146     ; 3.409      ;
; 4.749 ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; -1.146     ; 3.409      ;
; 4.751 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; -1.140     ; 3.417      ;
; 4.751 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; -1.140     ; 3.417      ;
; 4.751 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; -1.140     ; 3.417      ;
; 4.751 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; -1.140     ; 3.417      ;
; 4.751 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; -1.140     ; 3.417      ;
; 4.751 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; -1.140     ; 3.417      ;
; 4.751 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; -1.140     ; 3.417      ;
; 4.751 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; -1.140     ; 3.417      ;
; 5.019 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|rxState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; -1.133     ; 3.692      ;
; 5.019 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; -1.133     ; 3.692      ;
; 5.019 ; T80s:cpu1|T80:u0|A[0]  ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; -1.133     ; 3.692      ;
; 5.070 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; -1.138     ; 3.738      ;
; 5.070 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; -1.138     ; 3.738      ;
; 5.070 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; -1.138     ; 3.738      ;
; 5.070 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; -1.138     ; 3.738      ;
; 5.070 ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; -1.138     ; 3.738      ;
+-------+------------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'sdClock'                                                                                                                  ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 1.910 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 2.216      ;
; 2.040 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 2.346      ;
; 2.130 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.437      ;
; 2.130 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.437      ;
; 2.130 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.437      ;
; 2.130 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.437      ;
; 2.130 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.437      ;
; 2.130 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.437      ;
; 2.130 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.437      ;
; 2.130 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.437      ;
; 2.260 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.567      ;
; 2.260 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.567      ;
; 2.260 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.567      ;
; 2.260 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.567      ;
; 2.260 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.567      ;
; 2.260 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.567      ;
; 2.260 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.567      ;
; 2.260 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; 0.001      ; 2.567      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'                                                                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; -3.579 ; -2.337       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[5]    ;
; -3.579 ; -2.337       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[5]    ;
; -3.579 ; -2.337       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[6]    ;
; -3.579 ; -2.337       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[6]    ;
; -3.579 ; -2.337       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[7]    ;
; -3.579 ; -2.337       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[7]    ;
; -3.579 ; -2.337       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ;
; -3.579 ; -2.337       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ;
; -3.579 ; -2.337       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[1] ;
; -3.579 ; -2.337       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[1] ;
; -3.579 ; -2.337       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ;
; -3.579 ; -2.337       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ;
; -3.579 ; -2.337       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[3] ;
; -3.579 ; -2.337       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[3] ;
; -3.579 ; -2.337       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ;
; -3.579 ; -2.337       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ;
; -3.579 ; -2.337       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[5] ;
; -3.579 ; -2.337       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[5] ;
; -3.579 ; -2.337       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[6] ;
; -3.579 ; -2.337       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[6] ;
; -3.579 ; -2.337       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[7] ;
; -3.579 ; -2.337       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[7] ;
; -3.579 ; -2.337       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteWritten  ;
; -3.579 ; -2.337       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteWritten  ;
; -3.113 ; -1.871       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -3.113 ; -1.871       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -3.113 ; -1.871       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -3.113 ; -1.871       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -3.113 ; -1.871       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -3.113 ; -1.871       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -3.113 ; -1.871       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -3.113 ; -1.871       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -3.113 ; -1.871       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -3.113 ; -1.871       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -3.113 ; -1.871       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -3.113 ; -1.871       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -3.113 ; -1.871       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -3.113 ; -1.871       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -3.113 ; -1.871       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -3.113 ; -1.871       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -3.113 ; -1.871       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -3.113 ; -1.871       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -3.113 ; -1.871       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -3.113 ; -1.871       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -3.113 ; -1.871       ; 1.242          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -3.113 ; -1.871       ; 1.242          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -2.337 ; -2.337       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; comb~11|combout                        ;
; -2.337 ; -2.337       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; comb~11|combout                        ;
; -2.337 ; -2.337       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; comb~17clkctrl|inclk[0]                ;
; -2.337 ; -2.337       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; comb~17clkctrl|inclk[0]                ;
; -2.337 ; -2.337       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; comb~17clkctrl|outclk                  ;
; -2.337 ; -2.337       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; comb~17clkctrl|outclk                  ;
; -2.337 ; -2.337       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; io2|controlReg[5]|clk                  ;
; -2.337 ; -2.337       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; io2|controlReg[5]|clk                  ;
; -2.337 ; -2.337       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; io2|controlReg[6]|clk                  ;
; -2.337 ; -2.337       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; io2|controlReg[6]|clk                  ;
; -2.337 ; -2.337       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; io2|controlReg[7]|clk                  ;
; -2.337 ; -2.337       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; io2|controlReg[7]|clk                  ;
; -2.337 ; -2.337       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; io2|dispByteLatch[0]|clk               ;
; -2.337 ; -2.337       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; io2|dispByteLatch[0]|clk               ;
; -2.337 ; -2.337       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; io2|dispByteLatch[1]|clk               ;
; -2.337 ; -2.337       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; io2|dispByteLatch[1]|clk               ;
; -2.337 ; -2.337       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; io2|dispByteLatch[2]|clk               ;
; -2.337 ; -2.337       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; io2|dispByteLatch[2]|clk               ;
; -2.337 ; -2.337       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; io2|dispByteLatch[3]|clk               ;
; -2.337 ; -2.337       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; io2|dispByteLatch[3]|clk               ;
; -2.337 ; -2.337       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; io2|dispByteLatch[4]|clk               ;
; -2.337 ; -2.337       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; io2|dispByteLatch[4]|clk               ;
; -2.337 ; -2.337       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; io2|dispByteLatch[5]|clk               ;
; -2.337 ; -2.337       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; io2|dispByteLatch[5]|clk               ;
; -2.337 ; -2.337       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; io2|dispByteLatch[6]|clk               ;
; -2.337 ; -2.337       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; io2|dispByteLatch[6]|clk               ;
; -2.337 ; -2.337       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; io2|dispByteLatch[7]|clk               ;
; -2.337 ; -2.337       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; io2|dispByteLatch[7]|clk               ;
; -2.337 ; -2.337       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; io2|dispByteWritten|clk                ;
; -2.337 ; -2.337       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; io2|dispByteWritten|clk                ;
; -1.871 ; -1.871       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; comb~12|combout                        ;
; -1.871 ; -1.871       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; comb~12|combout                        ;
; -1.871 ; -1.871       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[0]|clk                     ;
; -1.871 ; -1.871       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[0]|clk                     ;
; -1.871 ; -1.871       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[1]|clk                     ;
; -1.871 ; -1.871       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[1]|clk                     ;
; -1.871 ; -1.871       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[2]|clk                     ;
; -1.871 ; -1.871       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[2]|clk                     ;
; -1.871 ; -1.871       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[3]|clk                     ;
; -1.871 ; -1.871       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[3]|clk                     ;
; -1.871 ; -1.871       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[4]|clk                     ;
; -1.871 ; -1.871       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[4]|clk                     ;
; -1.871 ; -1.871       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[5]|clk                     ;
; -1.871 ; -1.871       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[5]|clk                     ;
; -1.871 ; -1.871       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[6]|clk                     ;
; -1.871 ; -1.871       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[6]|clk                     ;
; -1.871 ; -1.871       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[7]|clk                     ;
; -1.871 ; -1.871       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|dataOut[7]|clk                     ;
; -1.871 ; -1.871       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|kbReadPointer[0]|clk               ;
; -1.871 ; -1.871       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|kbReadPointer[0]|clk               ;
; -1.871 ; -1.871       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|kbReadPointer[1]|clk               ;
; -1.871 ; -1.871       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|kbReadPointer[1]|clk               ;
; -1.871 ; -1.871       ; 0.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; io2|kbReadPointer[2]|clk               ;
; -1.871 ; -1.871       ; 0.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; io2|kbReadPointer[2]|clk               ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'cpuClock'                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'serialClkCount[15]'                                                                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'sdClock'                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[0]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[0]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[1]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[1]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[2]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[2]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[3]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[3]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[4]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[4]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[5]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[5]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[6]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[6]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[7]  ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[7]  ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|block_busy      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|block_busy      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|block_start_ack ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|block_start_ack ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[0] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[0] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[1] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[1] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[2] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[2] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[3] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[3] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[4] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[4] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[5] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[5] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[6] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[6] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[7] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[7] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[8] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[8] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[9] ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[9] ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_mode        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_mode        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[10]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[10]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[11]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[11]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[12]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[12]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[13]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[13]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[14]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[14]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[15]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[15]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[16]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[16]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[17]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[17]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[18]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[18]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[19]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[19]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[1]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[1]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[20]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[20]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[21]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[21]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[22]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[22]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[23]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[23]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[24]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[24]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[25]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[25]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[26]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[26]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[27]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[27]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[28]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[28]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[29]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[29]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[2]      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[2]      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[30]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[30]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[31]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[31]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[32]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[32]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[33]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[33]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[34]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[34]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[35]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[35]     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[36]     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[36]     ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; 11.597 ; 11.597 ; Fall       ; clk             ;
; ps2Clk       ; clk        ; 8.633  ; 8.633  ; Fall       ; clk             ;
; ps2Data      ; clk        ; 5.822  ; 5.822  ; Fall       ; clk             ;
; rxd1         ; clk        ; 8.122  ; 8.122  ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; 7.720  ; 7.720  ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 6.692  ; 6.692  ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 7.319  ; 7.319  ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 6.884  ; 6.884  ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 7.284  ; 7.284  ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 7.145  ; 7.145  ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 7.460  ; 7.460  ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 7.584  ; 7.584  ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 7.720  ; 7.720  ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; 9.281  ; 9.281  ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; 9.942  ; 9.942  ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -5.159 ; -5.159 ; Fall       ; clk             ;
; ps2Clk       ; clk        ; -6.001 ; -6.001 ; Fall       ; clk             ;
; ps2Data      ; clk        ; -5.556 ; -5.556 ; Fall       ; clk             ;
; rxd1         ; clk        ; -5.468 ; -5.468 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; -5.793 ; -5.793 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -5.860 ; -5.860 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -5.793 ; -5.793 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -6.052 ; -6.052 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -6.451 ; -6.451 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -6.311 ; -6.311 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -6.321 ; -6.321 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -6.746 ; -6.746 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -6.649 ; -6.649 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; -5.734 ; -5.734 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; -4.993 ; -4.993 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                     ;
+------------------+--------------------+--------+--------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+--------+--------+------------+--------------------+
; n_ChipSS         ; T80s:cpu1|IORQ_n   ;        ; 7.555  ; Rise       ; T80s:cpu1|IORQ_n   ;
; n_ChipSS         ; T80s:cpu1|IORQ_n   ; 7.555  ;        ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 9.017  ; 9.017  ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 12.612 ; 12.612 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 12.564 ; 12.564 ; Fall       ; T80s:cpu1|IORQ_n   ;
; ioOut8[*]        ; clk                ; 9.444  ; 9.444  ; Rise       ; clk                ;
;  ioOut8[0]       ; clk                ; 9.385  ; 9.385  ; Rise       ; clk                ;
;  ioOut8[1]       ; clk                ; 8.207  ; 8.207  ; Rise       ; clk                ;
;  ioOut8[2]       ; clk                ; 8.799  ; 8.799  ; Rise       ; clk                ;
;  ioOut8[3]       ; clk                ; 8.928  ; 8.928  ; Rise       ; clk                ;
;  ioOut8[4]       ; clk                ; 8.722  ; 8.722  ; Rise       ; clk                ;
;  ioOut8[5]       ; clk                ; 8.707  ; 8.707  ; Rise       ; clk                ;
;  ioOut8[6]       ; clk                ; 8.832  ; 8.832  ; Rise       ; clk                ;
;  ioOut8[7]       ; clk                ; 9.444  ; 9.444  ; Rise       ; clk                ;
; hSync            ; clk                ; 10.348 ; 10.348 ; Fall       ; clk                ;
; ps2Clk           ; clk                ; 9.174  ; 9.174  ; Fall       ; clk                ;
; ps2Data          ; clk                ; 8.562  ; 8.562  ; Fall       ; clk                ;
; rts1             ; clk                ; 8.269  ; 8.269  ; Fall       ; clk                ;
; vSync            ; clk                ; 9.369  ; 9.369  ; Fall       ; clk                ;
; video            ; clk                ; 9.626  ; 9.626  ; Fall       ; clk                ;
; videoB0          ; clk                ; 7.941  ; 7.941  ; Fall       ; clk                ;
; videoB1          ; clk                ; 7.937  ; 7.937  ; Fall       ; clk                ;
; videoG0          ; clk                ; 8.295  ; 8.295  ; Fall       ; clk                ;
; videoG1          ; clk                ; 7.931  ; 7.931  ; Fall       ; clk                ;
; videoR0          ; clk                ; 8.331  ; 8.331  ; Fall       ; clk                ;
; videoR1          ; clk                ; 8.138  ; 8.138  ; Fall       ; clk                ;
; videoSync        ; clk                ; 11.147 ; 11.147 ; Fall       ; clk                ;
; n_ChipSS         ; cpuClock           ; 12.154 ; 12.154 ; Rise       ; cpuClock           ;
; n_sRamCS         ; cpuClock           ; 10.820 ; 10.820 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 14.415 ; 14.415 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 14.367 ; 14.367 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 11.047 ; 11.047 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 10.582 ; 10.582 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 9.372  ; 9.372  ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 9.410  ; 9.410  ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 9.712  ; 9.712  ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 9.234  ; 9.234  ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 10.395 ; 10.395 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 10.706 ; 10.706 ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 11.047 ; 11.047 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 10.047 ; 10.047 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 10.006 ; 10.006 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 9.622  ; 9.622  ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 9.558  ; 9.558  ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 11.001 ; 11.001 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 9.808  ; 9.808  ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 9.171  ; 9.171  ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 9.875  ; 9.875  ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 10.700 ; 10.700 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 10.700 ; 10.700 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 9.926  ; 9.926  ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 10.050 ; 10.050 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 9.467  ; 9.467  ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 10.285 ; 10.285 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 9.108  ; 9.108  ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 8.795  ; 8.795  ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 9.220  ; 9.220  ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 8.168  ; 8.168  ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 8.287  ; 8.287  ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 10.864 ; 10.864 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 9.612  ; 9.612  ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 8.641  ; 8.641  ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+--------+--------+------------+--------------------+


+-------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                             ;
+------------------+--------------------+--------+--------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+--------+--------+------------+--------------------+
; n_ChipSS         ; T80s:cpu1|IORQ_n   ;        ; 7.362  ; Rise       ; T80s:cpu1|IORQ_n   ;
; n_ChipSS         ; T80s:cpu1|IORQ_n   ; 7.362  ;        ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 9.017  ; 9.017  ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 12.612 ; 12.612 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 12.564 ; 12.564 ; Fall       ; T80s:cpu1|IORQ_n   ;
; ioOut8[*]        ; clk                ; 8.207  ; 8.207  ; Rise       ; clk                ;
;  ioOut8[0]       ; clk                ; 9.385  ; 9.385  ; Rise       ; clk                ;
;  ioOut8[1]       ; clk                ; 8.207  ; 8.207  ; Rise       ; clk                ;
;  ioOut8[2]       ; clk                ; 8.799  ; 8.799  ; Rise       ; clk                ;
;  ioOut8[3]       ; clk                ; 8.928  ; 8.928  ; Rise       ; clk                ;
;  ioOut8[4]       ; clk                ; 8.722  ; 8.722  ; Rise       ; clk                ;
;  ioOut8[5]       ; clk                ; 8.707  ; 8.707  ; Rise       ; clk                ;
;  ioOut8[6]       ; clk                ; 8.832  ; 8.832  ; Rise       ; clk                ;
;  ioOut8[7]       ; clk                ; 9.444  ; 9.444  ; Rise       ; clk                ;
; hSync            ; clk                ; 10.348 ; 10.348 ; Fall       ; clk                ;
; ps2Clk           ; clk                ; 9.174  ; 9.174  ; Fall       ; clk                ;
; ps2Data          ; clk                ; 8.562  ; 8.562  ; Fall       ; clk                ;
; rts1             ; clk                ; 8.269  ; 8.269  ; Fall       ; clk                ;
; vSync            ; clk                ; 9.369  ; 9.369  ; Fall       ; clk                ;
; video            ; clk                ; 9.626  ; 9.626  ; Fall       ; clk                ;
; videoB0          ; clk                ; 7.941  ; 7.941  ; Fall       ; clk                ;
; videoB1          ; clk                ; 7.937  ; 7.937  ; Fall       ; clk                ;
; videoG0          ; clk                ; 8.295  ; 8.295  ; Fall       ; clk                ;
; videoG1          ; clk                ; 7.931  ; 7.931  ; Fall       ; clk                ;
; videoR0          ; clk                ; 8.331  ; 8.331  ; Fall       ; clk                ;
; videoR1          ; clk                ; 8.138  ; 8.138  ; Fall       ; clk                ;
; videoSync        ; clk                ; 10.026 ; 10.026 ; Fall       ; clk                ;
; n_ChipSS         ; cpuClock           ; 10.309 ; 10.309 ; Rise       ; cpuClock           ;
; n_sRamCS         ; cpuClock           ; 9.569  ; 9.569  ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 9.660  ; 9.660  ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 9.613  ; 9.613  ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 9.171  ; 9.171  ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 10.582 ; 10.582 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 9.372  ; 9.372  ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 9.410  ; 9.410  ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 9.712  ; 9.712  ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 9.234  ; 9.234  ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 10.395 ; 10.395 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 10.706 ; 10.706 ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 11.047 ; 11.047 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 10.047 ; 10.047 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 10.006 ; 10.006 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 9.622  ; 9.622  ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 9.558  ; 9.558  ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 11.001 ; 11.001 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 9.808  ; 9.808  ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 9.171  ; 9.171  ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 9.875  ; 9.875  ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 8.795  ; 8.795  ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 10.700 ; 10.700 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 9.926  ; 9.926  ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 10.050 ; 10.050 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 9.467  ; 9.467  ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 10.285 ; 10.285 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 9.108  ; 9.108  ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 8.795  ; 8.795  ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 9.220  ; 9.220  ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 8.168  ; 8.168  ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 8.287  ; 8.287  ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 10.498 ; 10.498 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 9.612  ; 9.612  ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 8.641  ; 8.641  ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+--------+--------+------------+--------------------+


+--------------------------------------------------------------------------+
; Output Enable Times                                                      ;
+--------------+------------+--------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 10.318 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 11.051 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 10.318 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 10.657 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 10.657 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 10.657 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 11.041 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 11.060 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 11.060 ;      ; Rise       ; cpuClock        ;
+--------------+------------+--------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 9.032 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 9.765 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 9.032 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 9.371 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 9.371 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 9.371 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 9.755 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 9.774 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 9.774 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 10.318    ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 11.051    ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 10.318    ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 10.657    ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 10.657    ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 10.657    ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 11.041    ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 11.060    ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 11.060    ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 9.032     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 9.765     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 9.032     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 9.371     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 9.371     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 9.371     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 9.755     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 9.774     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 9.774     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------+
; Fast Model Setup Summary                    ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -5.031 ; -1560.307     ;
; cpuClock           ; -4.858 ; -1208.335     ;
; serialClkCount[15] ; -2.118 ; -296.694      ;
; sdClock            ; -2.095 ; -168.816      ;
; T80s:cpu1|IORQ_n   ; -1.902 ; -55.437       ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Hold Summary                     ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -1.304 ; -5.088        ;
; T80s:cpu1|IORQ_n   ; -1.060 ; -10.715       ;
; serialClkCount[15] ; -0.054 ; -0.090        ;
; cpuClock           ; 0.123  ; 0.000         ;
; sdClock            ; 0.215  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Recovery Summary                 ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; serialClkCount[15] ; -1.557 ; -40.358       ;
; sdClock            ; 0.001  ; 0.000         ;
; T80s:cpu1|IORQ_n   ; 0.143  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Removal Summary                  ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; serialClkCount[15] ; -0.032 ; -0.096        ;
; T80s:cpu1|IORQ_n   ; 0.492  ; 0.000         ;
; sdClock            ; 0.749  ; 0.000         ;
+--------------------+--------+---------------+


+---------------------------------------------+
; Fast Model Minimum Pulse Width Summary      ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; clk                ; -2.000 ; -1999.732     ;
; T80s:cpu1|IORQ_n   ; -1.378 ; -163.742      ;
; cpuClock           ; -0.500 ; -346.000      ;
; serialClkCount[15] ; -0.500 ; -178.000      ;
; sdClock            ; -0.500 ; -142.000      ;
+--------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                                                                                                           ;
+--------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.031 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7  ; clk          ; clk         ; 0.500        ; 0.074      ; 5.604      ;
; -5.025 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8  ; clk          ; clk         ; 0.500        ; 0.074      ; 5.598      ;
; -5.001 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg6  ; clk          ; clk         ; 0.500        ; 0.074      ; 5.574      ;
; -4.999 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7  ; clk          ; clk         ; 0.500        ; 0.074      ; 5.572      ;
; -4.993 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8  ; clk          ; clk         ; 0.500        ; 0.074      ; 5.566      ;
; -4.981 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7  ; clk          ; clk         ; 0.500        ; 0.074      ; 5.554      ;
; -4.975 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8  ; clk          ; clk         ; 0.500        ; 0.074      ; 5.548      ;
; -4.970 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg5  ; clk          ; clk         ; 0.500        ; 0.074      ; 5.543      ;
; -4.969 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8    ; clk          ; clk         ; 0.500        ; 0.061      ; 5.529      ;
; -4.969 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg6  ; clk          ; clk         ; 0.500        ; 0.074      ; 5.542      ;
; -4.951 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg6  ; clk          ; clk         ; 0.500        ; 0.074      ; 5.524      ;
; -4.950 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg7    ; clk          ; clk         ; 0.500        ; 0.047      ; 5.496      ;
; -4.949 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg8    ; clk          ; clk         ; 0.500        ; 0.073      ; 5.521      ;
; -4.948 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg9    ; clk          ; clk         ; 0.500        ; 0.047      ; 5.494      ;
; -4.946 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg8  ; clk          ; clk         ; 0.500        ; 0.068      ; 5.513      ;
; -4.945 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ; clk          ; clk         ; 0.500        ; 0.071      ; 5.515      ;
; -4.941 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ; clk          ; clk         ; 0.500        ; 0.071      ; 5.511      ;
; -4.939 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg7  ; clk          ; clk         ; 0.500        ; 0.068      ; 5.506      ;
; -4.938 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg9    ; clk          ; clk         ; 0.500        ; 0.073      ; 5.510      ;
; -4.938 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg5  ; clk          ; clk         ; 0.500        ; 0.074      ; 5.511      ;
; -4.937 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg9  ; clk          ; clk         ; 0.500        ; 0.074      ; 5.510      ;
; -4.937 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8    ; clk          ; clk         ; 0.500        ; 0.061      ; 5.497      ;
; -4.935 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg7    ; clk          ; clk         ; 0.500        ; 0.073      ; 5.507      ;
; -4.931 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7    ; clk          ; clk         ; 0.500        ; 0.063      ; 5.493      ;
; -4.929 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg8    ; clk          ; clk         ; 0.500        ; 0.047      ; 5.475      ;
; -4.925 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7  ; clk          ; clk         ; 0.500        ; 0.074      ; 5.498      ;
; -4.924 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg4    ; clk          ; clk         ; 0.500        ; 0.073      ; 5.496      ;
; -4.923 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7    ; clk          ; clk         ; 0.500        ; 0.061      ; 5.483      ;
; -4.921 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg9    ; clk          ; clk         ; 0.500        ; 0.061      ; 5.481      ;
; -4.921 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ; clk          ; clk         ; 0.500        ; 0.071      ; 5.491      ;
; -4.920 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg5  ; clk          ; clk         ; 0.500        ; 0.074      ; 5.493      ;
; -4.919 ; SBCTextDisplayRGB:io2|cursorVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6    ; clk          ; clk         ; 0.500        ; 0.056      ; 5.474      ;
; -4.919 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8  ; clk          ; clk         ; 0.500        ; 0.074      ; 5.492      ;
; -4.919 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg8    ; clk          ; clk         ; 0.500        ; 0.061      ; 5.479      ;
; -4.918 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg7    ; clk          ; clk         ; 0.500        ; 0.047      ; 5.464      ;
; -4.917 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg4  ; clk          ; clk         ; 0.500        ; 0.068      ; 5.484      ;
; -4.917 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg8    ; clk          ; clk         ; 0.500        ; 0.073      ; 5.489      ;
; -4.916 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg9    ; clk          ; clk         ; 0.500        ; 0.047      ; 5.462      ;
; -4.914 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ; clk          ; clk         ; 0.500        ; 0.071      ; 5.484      ;
; -4.914 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg9  ; clk          ; clk         ; 0.500        ; 0.068      ; 5.481      ;
; -4.914 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg8  ; clk          ; clk         ; 0.500        ; 0.068      ; 5.481      ;
; -4.913 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg3  ; clk          ; clk         ; 0.500        ; 0.074      ; 5.486      ;
; -4.913 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ; clk          ; clk         ; 0.500        ; 0.071      ; 5.483      ;
; -4.909 ; SBCTextDisplayRGB:io2|cursorVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7    ; clk          ; clk         ; 0.500        ; 0.056      ; 5.464      ;
; -4.909 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ; clk          ; clk         ; 0.500        ; 0.071      ; 5.479      ;
; -4.909 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6    ; clk          ; clk         ; 0.500        ; 0.044      ; 5.452      ;
; -4.908 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg3    ; clk          ; clk         ; 0.500        ; 0.061      ; 5.468      ;
; -4.908 ; SBCTextDisplayRGB:io2|cursorVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg5    ; clk          ; clk         ; 0.500        ; 0.056      ; 5.463      ;
; -4.908 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8    ; clk          ; clk         ; 0.500        ; 0.063      ; 5.470      ;
; -4.907 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg7  ; clk          ; clk         ; 0.500        ; 0.068      ; 5.474      ;
; -4.906 ; SBCTextDisplayRGB:io2|cursorVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6    ; clk          ; clk         ; 0.500        ; 0.070      ; 5.475      ;
; -4.906 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg3    ; clk          ; clk         ; 0.500        ; 0.047      ; 5.452      ;
; -4.906 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg9    ; clk          ; clk         ; 0.500        ; 0.073      ; 5.478      ;
; -4.905 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg4  ; clk          ; clk         ; 0.500        ; 0.074      ; 5.478      ;
; -4.905 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg9  ; clk          ; clk         ; 0.500        ; 0.074      ; 5.478      ;
; -4.904 ; SBCTextDisplayRGB:io2|cursorVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg4    ; clk          ; clk         ; 0.500        ; 0.056      ; 5.459      ;
; -4.903 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg7    ; clk          ; clk         ; 0.500        ; 0.073      ; 5.475      ;
; -4.902 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4    ; clk          ; clk         ; 0.500        ; 0.063      ; 5.464      ;
; -4.900 ; SBCTextDisplayRGB:io2|cursorVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7    ; clk          ; clk         ; 0.500        ; 0.070      ; 5.469      ;
; -4.900 ; SBCTextDisplayRGB:io2|cursorVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg10   ; clk          ; clk         ; 0.500        ; 0.056      ; 5.455      ;
; -4.900 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg7    ; clk          ; clk         ; 0.500        ; 0.047      ; 5.446      ;
; -4.899 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7    ; clk          ; clk         ; 0.500        ; 0.063      ; 5.461      ;
; -4.899 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg8    ; clk          ; clk         ; 0.500        ; 0.073      ; 5.471      ;
; -4.899 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7    ; clk          ; clk         ; 0.500        ; 0.044      ; 5.442      ;
; -4.898 ; SBCTextDisplayRGB:io2|cursorVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg9    ; clk          ; clk         ; 0.500        ; 0.056      ; 5.453      ;
; -4.898 ; SBCTextDisplayRGB:io2|cursorVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg8    ; clk          ; clk         ; 0.500        ; 0.056      ; 5.453      ;
; -4.898 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg2  ; clk          ; clk         ; 0.500        ; 0.074      ; 5.471      ;
; -4.898 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg9    ; clk          ; clk         ; 0.500        ; 0.047      ; 5.444      ;
; -4.898 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg5    ; clk          ; clk         ; 0.500        ; 0.044      ; 5.441      ;
; -4.897 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg1  ; clk          ; clk         ; 0.500        ; 0.074      ; 5.470      ;
; -4.897 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~porta_address_reg8    ; clk          ; clk         ; 0.500        ; 0.047      ; 5.443      ;
; -4.897 ; SBCTextDisplayRGB:io2|cursorVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg6    ; clk          ; clk         ; 0.500        ; 0.048      ; 5.444      ;
; -4.896 ; SBCTextDisplayRGB:io2|cursorVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg10   ; clk          ; clk         ; 0.500        ; 0.070      ; 5.465      ;
; -4.896 ; SBCTextDisplayRGB:io2|cursorVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ; clk          ; clk         ; 0.500        ; 0.060      ; 5.455      ;
; -4.896 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg8  ; clk          ; clk         ; 0.500        ; 0.068      ; 5.463      ;
; -4.896 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg6    ; clk          ; clk         ; 0.500        ; 0.058      ; 5.453      ;
; -4.895 ; SBCTextDisplayRGB:io2|cursorVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg4    ; clk          ; clk         ; 0.500        ; 0.070      ; 5.464      ;
; -4.895 ; SBCTextDisplayRGB:io2|cursorVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ; clk          ; clk         ; 0.500        ; 0.060      ; 5.454      ;
; -4.895 ; SBCTextDisplayRGB:io2|charHoriz[6]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg6  ; clk          ; clk         ; 0.500        ; 0.074      ; 5.468      ;
; -4.895 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ; clk          ; clk         ; 0.500        ; 0.071      ; 5.465      ;
; -4.894 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg4    ; clk          ; clk         ; 0.500        ; 0.044      ; 5.437      ;
; -4.892 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg4    ; clk          ; clk         ; 0.500        ; 0.073      ; 5.464      ;
; -4.891 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg10 ; clk          ; clk         ; 0.500        ; 0.074      ; 5.464      ;
; -4.891 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg7    ; clk          ; clk         ; 0.500        ; 0.061      ; 5.451      ;
; -4.891 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ; clk          ; clk         ; 0.500        ; 0.071      ; 5.461      ;
; -4.890 ; SBCTextDisplayRGB:io2|cursorVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ; clk          ; clk         ; 0.500        ; 0.060      ; 5.449      ;
; -4.890 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg7    ; clk          ; clk         ; 0.500        ; 0.058      ; 5.447      ;
; -4.890 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg10   ; clk          ; clk         ; 0.500        ; 0.044      ; 5.433      ;
; -4.889 ; SBCTextDisplayRGB:io2|cursorVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg9    ; clk          ; clk         ; 0.500        ; 0.070      ; 5.458      ;
; -4.889 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg9    ; clk          ; clk         ; 0.500        ; 0.061      ; 5.449      ;
; -4.889 ; SBCTextDisplayRGB:io2|startAddr[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ; clk          ; clk         ; 0.500        ; 0.071      ; 5.459      ;
; -4.889 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a5~porta_address_reg7  ; clk          ; clk         ; 0.500        ; 0.068      ; 5.456      ;
; -4.888 ; SBCTextDisplayRGB:io2|cursorVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~portb_address_reg5    ; clk          ; clk         ; 0.500        ; 0.070      ; 5.457      ;
; -4.888 ; SBCTextDisplayRGB:io2|cursorVert[1]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ; clk          ; clk         ; 0.500        ; 0.060      ; 5.447      ;
; -4.888 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg9    ; clk          ; clk         ; 0.500        ; 0.073      ; 5.460      ;
; -4.888 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg9    ; clk          ; clk         ; 0.500        ; 0.044      ; 5.431      ;
; -4.888 ; SBCTextDisplayRGB:io2|cursorHoriz[4] ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg8    ; clk          ; clk         ; 0.500        ; 0.044      ; 5.431      ;
; -4.887 ; SBCTextDisplayRGB:io2|cursorVert[2]  ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a2~portb_address_reg7    ; clk          ; clk         ; 0.500        ; 0.048      ; 5.434      ;
; -4.887 ; SBCTextDisplayRGB:io2|charHoriz[4]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a4~porta_address_reg9  ; clk          ; clk         ; 0.500        ; 0.074      ; 5.460      ;
; -4.886 ; SBCTextDisplayRGB:io2|charHoriz[5]   ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KRAM:dispCharRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a6~porta_address_reg6    ; clk          ; clk         ; 0.500        ; 0.073      ; 5.458      ;
+--------+--------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'cpuClock'                                                                                                                        ;
+--------+--------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.858 ; T80s:cpu1|T80:u0|ISet[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.023      ; 5.913      ;
; -4.857 ; T80s:cpu1|T80:u0|ISet[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.025      ; 5.914      ;
; -4.855 ; T80s:cpu1|T80:u0|ISet[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 5.916      ;
; -4.854 ; T80s:cpu1|T80:u0|ISet[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.025      ; 5.911      ;
; -4.843 ; T80s:cpu1|T80:u0|IR[2]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 5.899      ;
; -4.842 ; T80s:cpu1|T80:u0|IR[2]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.026      ; 5.900      ;
; -4.840 ; T80s:cpu1|T80:u0|IR[2]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.030      ; 5.902      ;
; -4.839 ; T80s:cpu1|T80:u0|IR[2]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.026      ; 5.897      ;
; -4.812 ; T80s:cpu1|T80:u0|ISet[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.019      ; 5.863      ;
; -4.809 ; T80s:cpu1|T80:u0|ISet[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.019      ; 5.860      ;
; -4.797 ; T80s:cpu1|T80:u0|IR[2]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.020      ; 5.849      ;
; -4.794 ; T80s:cpu1|T80:u0|IR[2]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.020      ; 5.846      ;
; -4.782 ; T80s:cpu1|T80:u0|IR[4]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.822      ;
; -4.781 ; T80s:cpu1|T80:u0|IR[4]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 5.823      ;
; -4.779 ; T80s:cpu1|T80:u0|ISet[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 5.839      ;
; -4.779 ; T80s:cpu1|T80:u0|IR[4]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 5.825      ;
; -4.778 ; T80s:cpu1|T80:u0|IR[4]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 5.820      ;
; -4.774 ; T80s:cpu1|T80:u0|ISet[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.023      ; 5.829      ;
; -4.773 ; T80s:cpu1|T80:u0|ISet[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.025      ; 5.830      ;
; -4.771 ; T80s:cpu1|T80:u0|ISet[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 5.830      ;
; -4.771 ; T80s:cpu1|T80:u0|ISet[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 5.832      ;
; -4.770 ; T80s:cpu1|T80:u0|ISet[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 5.829      ;
; -4.770 ; T80s:cpu1|T80:u0|ISet[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.025      ; 5.827      ;
; -4.768 ; T80s:cpu1|T80:u0|ISet[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 5.829      ;
; -4.764 ; T80s:cpu1|T80:u0|IR[2]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 5.825      ;
; -4.756 ; T80s:cpu1|T80:u0|IR[2]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 5.816      ;
; -4.755 ; T80s:cpu1|T80:u0|IR[2]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 5.815      ;
; -4.753 ; T80s:cpu1|T80:u0|IR[2]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.030      ; 5.815      ;
; -4.747 ; T80s:cpu1|T80:u0|ISet[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 5.808      ;
; -4.745 ; T80s:cpu1|T80:u0|ISet[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.026      ; 5.803      ;
; -4.738 ; T80s:cpu1|T80:u0|IR[6]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.778      ;
; -4.737 ; T80s:cpu1|T80:u0|IR[6]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 5.779      ;
; -4.736 ; T80s:cpu1|T80:u0|IR[4]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 5.772      ;
; -4.735 ; T80s:cpu1|T80:u0|IR[6]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 5.781      ;
; -4.734 ; T80s:cpu1|T80:u0|IR[6]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.010      ; 5.776      ;
; -4.733 ; T80s:cpu1|T80:u0|IR[4]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 5.769      ;
; -4.732 ; T80s:cpu1|T80:u0|ISet[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.023      ; 5.787      ;
; -4.732 ; T80s:cpu1|T80:u0|IR[2]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.030      ; 5.794      ;
; -4.730 ; T80s:cpu1|T80:u0|IR[2]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 5.789      ;
; -4.729 ; T80s:cpu1|T80:u0|ISet[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.023      ; 5.784      ;
; -4.728 ; T80s:cpu1|T80:u0|ISet[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 5.788      ;
; -4.728 ; T80s:cpu1|T80:u0|ISet[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.019      ; 5.779      ;
; -4.727 ; T80s:cpu1|T80:u0|ISet[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 5.783      ;
; -4.725 ; T80s:cpu1|T80:u0|ISet[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 5.785      ;
; -4.725 ; T80s:cpu1|T80:u0|ISet[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.019      ; 5.776      ;
; -4.722 ; T80s:cpu1|T80:u0|ISet[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 5.770      ;
; -4.717 ; T80s:cpu1|T80:u0|IR[2]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 5.773      ;
; -4.714 ; T80s:cpu1|T80:u0|IR[2]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 5.770      ;
; -4.713 ; T80s:cpu1|T80:u0|IR[2]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 5.774      ;
; -4.712 ; T80s:cpu1|T80:u0|IR[2]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.025      ; 5.769      ;
; -4.710 ; T80s:cpu1|T80:u0|IR[2]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 5.771      ;
; -4.707 ; T80s:cpu1|T80:u0|IR[2]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.017      ; 5.756      ;
; -4.703 ; T80s:cpu1|T80:u0|IR[4]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.013      ; 5.748      ;
; -4.700 ; T80s:cpu1|T80:u0|F[2]    ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 5.759      ;
; -4.699 ; T80s:cpu1|T80:u0|F[2]    ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 5.760      ;
; -4.697 ; T80s:cpu1|T80:u0|F[2]    ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.033      ; 5.762      ;
; -4.696 ; T80s:cpu1|T80:u0|F[2]    ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 5.757      ;
; -4.695 ; T80s:cpu1|T80:u0|ISet[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 5.755      ;
; -4.695 ; T80s:cpu1|T80:u0|IR[4]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 5.739      ;
; -4.694 ; T80s:cpu1|T80:u0|IR[4]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 5.738      ;
; -4.692 ; T80s:cpu1|T80:u0|IR[6]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 5.728      ;
; -4.692 ; T80s:cpu1|T80:u0|IR[4]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 5.738      ;
; -4.689 ; T80s:cpu1|T80:u0|IR[6]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.004      ; 5.725      ;
; -4.687 ; T80s:cpu1|T80:u0|ISet[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 5.746      ;
; -4.686 ; T80s:cpu1|T80:u0|ISet[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 5.745      ;
; -4.684 ; T80s:cpu1|T80:u0|ISet[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 5.745      ;
; -4.683 ; T80s:cpu1|T80:u0|ISet[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.023      ; 5.738      ;
; -4.682 ; T80s:cpu1|T80:u0|ISet[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.023      ; 5.737      ;
; -4.676 ; T80s:cpu1|T80:u0|F[6]    ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 5.722      ;
; -4.675 ; T80s:cpu1|T80:u0|F[6]    ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 5.723      ;
; -4.673 ; T80s:cpu1|T80:u0|F[6]    ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.020      ; 5.725      ;
; -4.672 ; T80s:cpu1|T80:u0|ISet[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 5.733      ;
; -4.672 ; T80s:cpu1|T80:u0|ISet[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.025      ; 5.729      ;
; -4.672 ; T80s:cpu1|T80:u0|F[6]    ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.016      ; 5.720      ;
; -4.671 ; T80s:cpu1|T80:u0|IR[4]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.014      ; 5.717      ;
; -4.669 ; T80s:cpu1|T80:u0|IR[4]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.011      ; 5.712      ;
; -4.668 ; T80s:cpu1|T80:u0|IR[2]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 5.724      ;
; -4.667 ; T80s:cpu1|T80:u0|ISet[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.028      ; 5.727      ;
; -4.667 ; T80s:cpu1|T80:u0|ISet[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 5.723      ;
; -4.667 ; T80s:cpu1|T80:u0|IR[2]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 5.723      ;
; -4.664 ; T80s:cpu1|T80:u0|ISet[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 5.723      ;
; -4.663 ; T80s:cpu1|T80:u0|ISet[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 5.724      ;
; -4.662 ; T80s:cpu1|T80:u0|ISet[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.023      ; 5.717      ;
; -4.662 ; T80s:cpu1|T80:u0|ISet[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.019      ; 5.713      ;
; -4.662 ; T80s:cpu1|T80:u0|ISet[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.019      ; 5.713      ;
; -4.661 ; T80s:cpu1|T80:u0|ISet[1] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.026      ; 5.719      ;
; -4.659 ; T80s:cpu1|T80:u0|IR[6]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.013      ; 5.704      ;
; -4.657 ; T80s:cpu1|T80:u0|IR[2]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[2][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.030      ; 5.719      ;
; -4.657 ; T80s:cpu1|T80:u0|IR[2]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[4][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.026      ; 5.715      ;
; -4.656 ; T80s:cpu1|T80:u0|IR[4]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.696      ;
; -4.654 ; T80s:cpu1|T80:u0|F[2]    ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.023      ; 5.709      ;
; -4.653 ; T80s:cpu1|T80:u0|IR[4]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.008      ; 5.693      ;
; -4.652 ; T80s:cpu1|T80:u0|ISet[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[5][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.027      ; 5.711      ;
; -4.652 ; T80s:cpu1|T80:u0|IR[4]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.013      ; 5.697      ;
; -4.652 ; T80s:cpu1|T80:u0|IR[2]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][4] ; cpuClock     ; cpuClock    ; 1.000        ; 0.029      ; 5.713      ;
; -4.652 ; T80s:cpu1|T80:u0|IR[2]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][5] ; cpuClock     ; cpuClock    ; 1.000        ; 0.025      ; 5.709      ;
; -4.651 ; T80s:cpu1|T80:u0|IR[6]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[1][6] ; cpuClock     ; cpuClock    ; 1.000        ; 0.012      ; 5.695      ;
; -4.651 ; T80s:cpu1|T80:u0|IR[4]   ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][7] ; cpuClock     ; cpuClock    ; 1.000        ; 0.009      ; 5.692      ;
; -4.651 ; T80s:cpu1|T80:u0|F[2]    ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[6][2] ; cpuClock     ; cpuClock    ; 1.000        ; 0.023      ; 5.706      ;
; -4.650 ; T80s:cpu1|T80:u0|ISet[0] ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[0][3] ; cpuClock     ; cpuClock    ; 1.000        ; 0.024      ; 5.706      ;
+--------+--------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'serialClkCount[15]'                                                                                                      ;
+--------+-----------------------+-------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                       ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-------------------------------+--------------+--------------------+--------------+------------+------------+
; -2.118 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~63  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.022      ; 2.672      ;
; -2.088 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~63  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.079     ; 2.541      ;
; -2.037 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|rxBuffer~63  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.022      ; 2.591      ;
; -2.036 ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxBuffer~63  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.079     ; 2.489      ;
; -2.029 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~47  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.017      ; 2.578      ;
; -2.022 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~38  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.022      ; 2.576      ;
; -1.999 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~47  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.084     ; 2.447      ;
; -1.992 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~38  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.079     ; 2.445      ;
; -1.981 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~45  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.028      ; 2.541      ;
; -1.981 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~48  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.028      ; 2.541      ;
; -1.981 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~49  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.028      ; 2.541      ;
; -1.981 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~51  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.028      ; 2.541      ;
; -1.981 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~46  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.028      ; 2.541      ;
; -1.981 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~50  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.028      ; 2.541      ;
; -1.981 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~52  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.028      ; 2.541      ;
; -1.978 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxBuffer~63  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.017      ; 2.527      ;
; -1.972 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~24  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.017      ; 2.521      ;
; -1.972 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~23  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.017      ; 2.521      ;
; -1.972 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~22  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.017      ; 2.521      ;
; -1.966 ; T80s:cpu1|T80:u0|A[0] ; bufferedUART:io1|rxBuffer~63  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.357     ; 2.141      ;
; -1.963 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~77  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.028      ; 2.523      ;
; -1.957 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~53  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.017      ; 2.506      ;
; -1.957 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~56  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.017      ; 2.506      ;
; -1.957 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~57  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.017      ; 2.506      ;
; -1.957 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~59  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.017      ; 2.506      ;
; -1.957 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~55  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.017      ; 2.506      ;
; -1.957 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~54  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.017      ; 2.506      ;
; -1.957 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~58  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.017      ; 2.506      ;
; -1.957 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~60  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.017      ; 2.506      ;
; -1.955 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~85  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.017      ; 2.504      ;
; -1.955 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~88  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.017      ; 2.504      ;
; -1.955 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~89  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.017      ; 2.504      ;
; -1.955 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~91  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.017      ; 2.504      ;
; -1.955 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~87  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.017      ; 2.504      ;
; -1.955 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~86  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.017      ; 2.504      ;
; -1.955 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~26  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.025      ; 2.512      ;
; -1.955 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~90  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.017      ; 2.504      ;
; -1.955 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~92  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.017      ; 2.504      ;
; -1.951 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~45  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.073     ; 2.410      ;
; -1.951 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~48  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.073     ; 2.410      ;
; -1.951 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~49  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.073     ; 2.410      ;
; -1.951 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~51  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.073     ; 2.410      ;
; -1.951 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~46  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.073     ; 2.410      ;
; -1.951 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~50  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.073     ; 2.410      ;
; -1.951 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~52  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.073     ; 2.410      ;
; -1.948 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|rxBuffer~47  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.017      ; 2.497      ;
; -1.947 ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxBuffer~47  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.084     ; 2.395      ;
; -1.942 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~24  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.084     ; 2.390      ;
; -1.942 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~23  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.084     ; 2.390      ;
; -1.942 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~22  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.084     ; 2.390      ;
; -1.941 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|rxBuffer~38  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.022      ; 2.495      ;
; -1.940 ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxBuffer~38  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.079     ; 2.393      ;
; -1.933 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~77  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.073     ; 2.392      ;
; -1.927 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~53  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.084     ; 2.375      ;
; -1.927 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~56  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.084     ; 2.375      ;
; -1.927 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~57  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.084     ; 2.375      ;
; -1.927 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~59  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.084     ; 2.375      ;
; -1.927 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~55  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.084     ; 2.375      ;
; -1.927 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~54  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.084     ; 2.375      ;
; -1.927 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~58  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.084     ; 2.375      ;
; -1.927 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~60  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.084     ; 2.375      ;
; -1.925 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~85  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.084     ; 2.373      ;
; -1.925 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~88  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.084     ; 2.373      ;
; -1.925 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~89  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.084     ; 2.373      ;
; -1.925 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~91  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.084     ; 2.373      ;
; -1.925 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~87  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.084     ; 2.373      ;
; -1.925 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~86  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.084     ; 2.373      ;
; -1.925 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~26  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.076     ; 2.381      ;
; -1.925 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~90  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.084     ; 2.373      ;
; -1.925 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBuffer~92  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.084     ; 2.373      ;
; -1.918 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~125 ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.022      ; 2.472      ;
; -1.918 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~128 ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.022      ; 2.472      ;
; -1.918 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~129 ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.022      ; 2.472      ;
; -1.918 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~131 ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.022      ; 2.472      ;
; -1.918 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~127 ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.022      ; 2.472      ;
; -1.918 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~126 ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.022      ; 2.472      ;
; -1.918 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~130 ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.022      ; 2.472      ;
; -1.918 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~132 ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.022      ; 2.472      ;
; -1.916 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~109 ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.022      ; 2.470      ;
; -1.916 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~112 ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.022      ; 2.470      ;
; -1.916 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~113 ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.022      ; 2.470      ;
; -1.916 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~115 ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.022      ; 2.470      ;
; -1.916 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~111 ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.022      ; 2.470      ;
; -1.916 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~110 ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.022      ; 2.470      ;
; -1.916 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~114 ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.022      ; 2.470      ;
; -1.916 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~116 ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.022      ; 2.470      ;
; -1.911 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBuffer~15  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.017      ; 2.460      ;
; -1.900 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|rxBuffer~45  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.028      ; 2.460      ;
; -1.900 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|rxBuffer~48  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.028      ; 2.460      ;
; -1.900 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|rxBuffer~49  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.028      ; 2.460      ;
; -1.900 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|rxBuffer~51  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.028      ; 2.460      ;
; -1.900 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|rxBuffer~46  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.028      ; 2.460      ;
; -1.900 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|rxBuffer~50  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.028      ; 2.460      ;
; -1.900 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|rxBuffer~52  ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.028      ; 2.460      ;
; -1.899 ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxBuffer~45  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.073     ; 2.358      ;
; -1.899 ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxBuffer~48  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.073     ; 2.358      ;
; -1.899 ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxBuffer~49  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.073     ; 2.358      ;
; -1.899 ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxBuffer~51  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.073     ; 2.358      ;
; -1.899 ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxBuffer~46  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.073     ; 2.358      ;
; -1.899 ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxBuffer~50  ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.073     ; 2.358      ;
+--------+-----------------------+-------------------------------+--------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'sdClock'                                                                                                                                            ;
+--------+-----------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                         ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+
; -2.095 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[0]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.960     ; 1.667      ;
; -2.095 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[1]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.960     ; 1.667      ;
; -2.095 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[2]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.960     ; 1.667      ;
; -2.095 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[3]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.960     ; 1.667      ;
; -2.095 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[4]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.960     ; 1.667      ;
; -2.095 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[5]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.960     ; 1.667      ;
; -2.095 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[7]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.960     ; 1.667      ;
; -2.095 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[8]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.960     ; 1.667      ;
; -2.095 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[9]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.960     ; 1.667      ;
; -2.095 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|byte_counter[6]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.960     ; 1.667      ;
; -2.092 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[2]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.959     ; 1.665      ;
; -2.092 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[0]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.959     ; 1.665      ;
; -2.028 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[4]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.950     ; 1.610      ;
; -2.028 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[5]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.950     ; 1.610      ;
; -2.028 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[6]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.950     ; 1.610      ;
; -2.028 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[7]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.950     ; 1.610      ;
; -1.992 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[1]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.958     ; 1.566      ;
; -1.992 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[2]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.958     ; 1.566      ;
; -1.992 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[3]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.958     ; 1.566      ;
; -1.992 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[4]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.958     ; 1.566      ;
; -1.992 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[5]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.958     ; 1.566      ;
; -1.992 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[6]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.958     ; 1.566      ;
; -1.992 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[7]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.958     ; 1.566      ;
; -1.904 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[1]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.959     ; 1.477      ;
; -1.904 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|bit_counter[3]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.959     ; 1.477      ;
; -1.775 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|data_sig[0]                   ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.964     ; 1.343      ;
; -1.764 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[4]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.582     ; 1.714      ;
; -1.764 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[5]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.582     ; 1.714      ;
; -1.764 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[6]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.582     ; 1.714      ;
; -1.764 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[7]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.582     ; 1.714      ;
; -1.732 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|state.write_block_byte        ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.946     ; 1.318      ;
; -1.715 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.write_block_wait ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.591     ; 1.656      ;
; -1.715 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.rst              ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.591     ; 1.656      ;
; -1.715 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.read_block_data  ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.591     ; 1.656      ;
; -1.715 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|return_state.idle             ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.591     ; 1.656      ;
; -1.640 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[1]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.591     ; 1.581      ;
; -1.640 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[3]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.591     ; 1.581      ;
; -1.621 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 2.663      ;
; -1.621 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[5]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 2.663      ;
; -1.621 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[6]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 2.663      ;
; -1.621 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[7]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 2.663      ;
; -1.602 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|state.write_block_data        ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.958     ; 1.176      ;
; -1.599 ; sd_controller:sd1|bit_counter[7]  ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.631      ;
; -1.599 ; sd_controller:sd1|bit_counter[7]  ; sd_controller:sd1|bit_counter[5]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.631      ;
; -1.599 ; sd_controller:sd1|bit_counter[7]  ; sd_controller:sd1|bit_counter[6]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.631      ;
; -1.599 ; sd_controller:sd1|bit_counter[7]  ; sd_controller:sd1|bit_counter[7]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.631      ;
; -1.590 ; sd_controller:sd1|host_write_flag ; sd_controller:sd1|state.receive_byte            ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.964     ; 1.158      ;
; -1.585 ; sd_controller:sd1|bit_counter[6]  ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.617      ;
; -1.585 ; sd_controller:sd1|bit_counter[6]  ; sd_controller:sd1|bit_counter[5]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.617      ;
; -1.585 ; sd_controller:sd1|bit_counter[6]  ; sd_controller:sd1|bit_counter[6]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.617      ;
; -1.585 ; sd_controller:sd1|bit_counter[6]  ; sd_controller:sd1|bit_counter[7]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.617      ;
; -1.558 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[0]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.592     ; 1.498      ;
; -1.558 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[1]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.592     ; 1.498      ;
; -1.558 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[2]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.592     ; 1.498      ;
; -1.558 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[3]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.592     ; 1.498      ;
; -1.558 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[4]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.592     ; 1.498      ;
; -1.558 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[5]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.592     ; 1.498      ;
; -1.558 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[7]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.592     ; 1.498      ;
; -1.558 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[8]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.592     ; 1.498      ;
; -1.558 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[9]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.592     ; 1.498      ;
; -1.558 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|byte_counter[6]               ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.592     ; 1.498      ;
; -1.555 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[2]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.591     ; 1.496      ;
; -1.555 ; sd_controller:sd1|host_read_flag  ; sd_controller:sd1|bit_counter[0]                ; T80s:cpu1|IORQ_n ; sdClock     ; 0.500        ; -0.591     ; 1.496      ;
; -1.552 ; sd_controller:sd1|bit_counter[3]  ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; 0.009      ; 2.593      ;
; -1.552 ; sd_controller:sd1|bit_counter[3]  ; sd_controller:sd1|bit_counter[5]                ; sdClock          ; sdClock     ; 1.000        ; 0.009      ; 2.593      ;
; -1.552 ; sd_controller:sd1|bit_counter[3]  ; sd_controller:sd1|bit_counter[6]                ; sdClock          ; sdClock     ; 1.000        ; 0.009      ; 2.593      ;
; -1.552 ; sd_controller:sd1|bit_counter[3]  ; sd_controller:sd1|bit_counter[7]                ; sdClock          ; sdClock     ; 1.000        ; 0.009      ; 2.593      ;
; -1.537 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; 0.009      ; 2.578      ;
; -1.537 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|bit_counter[5]                ; sdClock          ; sdClock     ; 1.000        ; 0.009      ; 2.578      ;
; -1.537 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|bit_counter[6]                ; sdClock          ; sdClock     ; 1.000        ; 0.009      ; 2.578      ;
; -1.537 ; sd_controller:sd1|bit_counter[1]  ; sd_controller:sd1|bit_counter[7]                ; sdClock          ; sdClock     ; 1.000        ; 0.009      ; 2.578      ;
; -1.534 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|return_state.write_block_wait ; sdClock          ; sdClock     ; 1.000        ; 0.001      ; 2.567      ;
; -1.534 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|return_state.rst              ; sdClock          ; sdClock     ; 1.000        ; 0.001      ; 2.567      ;
; -1.534 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|return_state.read_block_data  ; sdClock          ; sdClock     ; 1.000        ; 0.001      ; 2.567      ;
; -1.534 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|return_state.idle             ; sdClock          ; sdClock     ; 1.000        ; 0.001      ; 2.567      ;
; -1.513 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 2.555      ;
; -1.513 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[5]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 2.555      ;
; -1.513 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[6]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 2.555      ;
; -1.513 ; sd_controller:sd1|byte_counter[7] ; sd_controller:sd1|bit_counter[7]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 2.555      ;
; -1.509 ; sd_controller:sd1|bit_counter[4]  ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.541      ;
; -1.509 ; sd_controller:sd1|bit_counter[4]  ; sd_controller:sd1|bit_counter[5]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.541      ;
; -1.509 ; sd_controller:sd1|bit_counter[4]  ; sd_controller:sd1|bit_counter[6]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.541      ;
; -1.509 ; sd_controller:sd1|bit_counter[4]  ; sd_controller:sd1|bit_counter[7]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.541      ;
; -1.497 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[1]                ; sdClock          ; sdClock     ; 1.000        ; 0.001      ; 2.530      ;
; -1.497 ; sd_controller:sd1|byte_counter[8] ; sd_controller:sd1|bit_counter[3]                ; sdClock          ; sdClock     ; 1.000        ; 0.001      ; 2.530      ;
; -1.475 ; sd_controller:sd1|bit_counter[7]  ; sd_controller:sd1|bit_counter[1]                ; sdClock          ; sdClock     ; 1.000        ; -0.009     ; 2.498      ;
; -1.475 ; sd_controller:sd1|bit_counter[7]  ; sd_controller:sd1|bit_counter[3]                ; sdClock          ; sdClock     ; 1.000        ; -0.009     ; 2.498      ;
; -1.469 ; sd_controller:sd1|bit_counter[2]  ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; 0.009      ; 2.510      ;
; -1.469 ; sd_controller:sd1|bit_counter[2]  ; sd_controller:sd1|bit_counter[5]                ; sdClock          ; sdClock     ; 1.000        ; 0.009      ; 2.510      ;
; -1.469 ; sd_controller:sd1|bit_counter[2]  ; sd_controller:sd1|bit_counter[6]                ; sdClock          ; sdClock     ; 1.000        ; 0.009      ; 2.510      ;
; -1.469 ; sd_controller:sd1|bit_counter[2]  ; sd_controller:sd1|bit_counter[7]                ; sdClock          ; sdClock     ; 1.000        ; 0.009      ; 2.510      ;
; -1.461 ; sd_controller:sd1|bit_counter[6]  ; sd_controller:sd1|bit_counter[1]                ; sdClock          ; sdClock     ; 1.000        ; -0.009     ; 2.484      ;
; -1.461 ; sd_controller:sd1|bit_counter[6]  ; sd_controller:sd1|bit_counter[3]                ; sdClock          ; sdClock     ; 1.000        ; -0.009     ; 2.484      ;
; -1.456 ; sd_controller:sd1|bit_counter[5]  ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.488      ;
; -1.456 ; sd_controller:sd1|bit_counter[5]  ; sd_controller:sd1|bit_counter[5]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.488      ;
; -1.456 ; sd_controller:sd1|bit_counter[5]  ; sd_controller:sd1|bit_counter[6]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.488      ;
; -1.456 ; sd_controller:sd1|bit_counter[5]  ; sd_controller:sd1|bit_counter[7]                ; sdClock          ; sdClock     ; 1.000        ; 0.000      ; 2.488      ;
; -1.439 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[4]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 2.481      ;
; -1.439 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[5]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 2.481      ;
; -1.439 ; sd_controller:sd1|byte_counter[5] ; sd_controller:sd1|bit_counter[6]                ; sdClock          ; sdClock     ; 1.000        ; 0.010      ; 2.481      ;
+--------+-----------------------------------+-------------------------------------------------+------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'T80s:cpu1|IORQ_n'                                                                                                                                    ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+
; -1.902 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -1.610     ; 0.824      ;
; -1.748 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -1.381     ; 0.899      ;
; -1.607 ; SBCTextDisplayRGB:io2|controlReg[6]    ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -1.381     ; 0.758      ;
; -1.485 ; SBCTextDisplayRGB:io2|controlReg[5]    ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -1.381     ; 0.636      ;
; -1.374 ; SBCTextDisplayRGB:io2|controlReg[7]    ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 0.500        ; -1.382     ; 0.524      ;
; -1.357 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.865     ; 1.524      ;
; -1.339 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.865     ; 1.506      ;
; -1.279 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.872     ; 1.439      ;
; -1.271 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.872     ; 1.431      ;
; -1.264 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.872     ; 1.424      ;
; -1.261 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.872     ; 1.421      ;
; -1.259 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.872     ; 1.419      ;
; -1.251 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.878     ; 1.405      ;
; -1.249 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.872     ; 1.409      ;
; -1.245 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.872     ; 1.405      ;
; -1.239 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.781     ; 1.490      ;
; -1.226 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.872     ; 1.386      ;
; -1.221 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.781     ; 1.472      ;
; -1.216 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.878     ; 1.370      ;
; -1.037 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.157     ; 1.912      ;
; -1.012 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.882     ; 1.162      ;
; -1.012 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[3] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.882     ; 1.162      ;
; -1.012 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.882     ; 1.162      ;
; -1.012 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.882     ; 1.162      ;
; -1.012 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[7] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.882     ; 1.162      ;
; -1.012 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[5] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.882     ; 1.162      ;
; -1.012 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[4] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.882     ; 1.162      ;
; -1.012 ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[6] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.882     ; 1.162      ;
; -0.986 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|host_read_flag       ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.006     ; 1.512      ;
; -0.974 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.157     ; 1.849      ;
; -0.971 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[1]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.157     ; 1.846      ;
; -0.965 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.157     ; 1.840      ;
; -0.959 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.164     ; 1.827      ;
; -0.946 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[6]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.164     ; 1.814      ;
; -0.943 ; T80s:cpu1|T80:u0|A[0]                  ; n_RomActive                            ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.418     ; 1.057      ;
; -0.912 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.157     ; 1.787      ;
; -0.897 ; bufferedUART:io1|rxReadPointer[1]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.164     ; 1.765      ;
; -0.890 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.164     ; 1.758      ;
; -0.877 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[4]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.164     ; 1.745      ;
; -0.869 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.164     ; 1.737      ;
; -0.869 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[5]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.164     ; 1.737      ;
; -0.868 ; bufferedUART:io1|rxReadPointer[0]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.157     ; 1.743      ;
; -0.865 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.164     ; 1.733      ;
; -0.844 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[2]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.164     ; 1.712      ;
; -0.835 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|dataOut[3]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.164     ; 1.703      ;
; -0.809 ; T80s:cpu1|T80:u0|A[2]                  ; sd_controller:sd1|host_read_flag       ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.272      ; 1.613      ;
; -0.783 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.878     ; 0.937      ;
; -0.766 ; T80s:cpu1|T80:u0|A[2]                  ; n_RomActive                            ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.140     ; 1.158      ;
; -0.756 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.781     ; 1.007      ;
; -0.756 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.781     ; 1.007      ;
; -0.755 ; T80s:cpu1|T80:u0|A[3]                  ; n_RomActive                            ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.140     ; 1.147      ;
; -0.745 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.161     ; 1.616      ;
; -0.745 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.161     ; 1.616      ;
; -0.745 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.161     ; 1.616      ;
; -0.745 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.161     ; 1.616      ;
; -0.745 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.161     ; 1.616      ;
; -0.745 ; bufferedUART:io1|rxReadPointer[3]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.161     ; 1.616      ;
; -0.741 ; T80s:cpu1|T80:u0|A[1]                  ; sd_controller:sd1|host_read_flag       ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.373      ; 1.646      ;
; -0.739 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.636     ; 1.135      ;
; -0.738 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.781     ; 0.989      ;
; -0.738 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.781     ; 0.989      ;
; -0.733 ; SBCTextDisplayRGB:io2|kbInPointer[0]   ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; -0.059     ; 1.206      ;
; -0.721 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.636     ; 1.117      ;
; -0.706 ; SBCTextDisplayRGB:io2|kbInPointer[1]   ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; -0.059     ; 1.179      ;
; -0.701 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[17]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.497      ; 1.730      ;
; -0.701 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[18]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.497      ; 1.730      ;
; -0.701 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[19]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.497      ; 1.730      ;
; -0.701 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[20]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.497      ; 1.730      ;
; -0.701 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[21]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.497      ; 1.730      ;
; -0.701 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[22]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.497      ; 1.730      ;
; -0.701 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[23]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.497      ; 1.730      ;
; -0.701 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[24]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.497      ; 1.730      ;
; -0.698 ; T80s:cpu1|T80:u0|A[1]                  ; n_RomActive                            ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.039     ; 1.191      ;
; -0.690 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.157     ; 1.565      ;
; -0.688 ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.157     ; 1.563      ;
; -0.681 ; T80s:cpu1|T80:u0|A[6]                  ; n_RomActive                            ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; -0.140     ; 1.073      ;
; -0.675 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|dataOut[7]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.157     ; 1.550      ;
; -0.673 ; bufferedUART:io1|rxReadPointer[4]      ; bufferedUART:io1|dataOut[0]            ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.157     ; 1.548      ;
; -0.663 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[0]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.161     ; 1.534      ;
; -0.663 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[3]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.161     ; 1.534      ;
; -0.663 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[4]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.161     ; 1.534      ;
; -0.663 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.161     ; 1.534      ;
; -0.663 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[2]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.161     ; 1.534      ;
; -0.663 ; bufferedUART:io1|rxReadPointer[2]      ; bufferedUART:io1|rxReadPointer[1]      ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.161     ; 1.534      ;
; -0.656 ; SBCTextDisplayRGB:io2|kbBuffer~26      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; -0.047     ; 1.141      ;
; -0.653 ; SBCTextDisplayRGB:io2|kbBuffer~53      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; -0.071     ; 1.114      ;
; -0.644 ; SBCTextDisplayRGB:io2|kbBuffer~25      ; SBCTextDisplayRGB:io2|dataOut[0]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; -0.059     ; 1.117      ;
; -0.639 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.636     ; 1.035      ;
; -0.633 ; SBCTextDisplayRGB:io2|kbBuffer~12      ; SBCTextDisplayRGB:io2|dataOut[1]       ; clk              ; T80s:cpu1|IORQ_n ; 0.500        ; -0.047     ; 1.118      ;
; -0.621 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[25]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.497      ; 1.650      ;
; -0.621 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[26]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.497      ; 1.650      ;
; -0.621 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[27]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.497      ; 1.650      ;
; -0.621 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[28]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.497      ; 1.650      ;
; -0.621 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[29]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.497      ; 1.650      ;
; -0.621 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[30]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.497      ; 1.650      ;
; -0.621 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|address[31]          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.497      ; 1.650      ;
; -0.619 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|block_write          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.501      ; 1.652      ;
; -0.616 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n ; T80s:cpu1|IORQ_n ; 1.000        ; -0.781     ; 0.867      ;
; -0.616 ; T80s:cpu1|T80:u0|A[0]                  ; sd_controller:sd1|block_read           ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.501      ; 1.649      ;
; -0.615 ; T80s:cpu1|T80:u0|DO[1]                 ; sd_controller:sd1|block_write          ; cpuClock         ; T80s:cpu1|IORQ_n ; 0.500        ; 0.490      ; 1.637      ;
+--------+----------------------------------------+----------------------------------------+------------------+------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                                 ;
+--------+-------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                                                                                               ; Launch Clock       ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+
; -1.304 ; serialClkCount[15]                        ; serialClkCount[15]                                                                                                    ; serialClkCount[15] ; clk         ; 0.000        ; 1.406      ; 0.395      ;
; -0.804 ; serialClkCount[15]                        ; serialClkCount[15]                                                                                                    ; serialClkCount[15] ; clk         ; -0.500       ; 1.406      ; 0.395      ;
; -0.473 ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO|Q_tmp[0]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.436      ; 1.256      ;
; -0.473 ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO|Q_tmp[1]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.436      ; 1.256      ;
; -0.473 ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO|Q_tmp[2]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.436      ; 1.256      ;
; -0.473 ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO|Q_tmp[3]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.436      ; 1.256      ;
; -0.473 ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO|Q_tmp[4]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.436      ; 1.256      ;
; -0.473 ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO|Q_tmp[5]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.436      ; 1.256      ;
; -0.473 ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO|Q_tmp[6]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.436      ; 1.256      ;
; -0.473 ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO|Q_tmp[7]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; 0.000        ; 1.436      ; 1.256      ;
; 0.027  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO|Q_tmp[0]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 1.436      ; 1.256      ;
; 0.027  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO|Q_tmp[1]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 1.436      ; 1.256      ;
; 0.027  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO|Q_tmp[2]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 1.436      ; 1.256      ;
; 0.027  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO|Q_tmp[3]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 1.436      ; 1.256      ;
; 0.027  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO|Q_tmp[4]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 1.436      ; 1.256      ;
; 0.027  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO|Q_tmp[5]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 1.436      ; 1.256      ;
; 0.027  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO|Q_tmp[6]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 1.436      ; 1.256      ;
; 0.027  ; T80s:cpu1|IORQ_n                          ; OUT_LATCH:latchIO|Q_tmp[7]                                                                                            ; T80s:cpu1|IORQ_n   ; clk         ; -0.500       ; 1.436      ; 1.256      ;
; 0.213  ; T80s:cpu1|T80:u0|A[7]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg7 ; cpuClock           ; clk         ; 0.000        ; 0.358      ; 0.709      ;
; 0.215  ; serialClkCount[4]                         ; serialClkCount[4]                                                                                                     ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|hActive             ; SBCTextDisplayRGB:io2|hActive                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|vActive             ; SBCTextDisplayRGB:io2|vActive                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|pixelClockCount[0]  ; SBCTextDisplayRGB:io2|pixelClockCount[0]                                                                              ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[0]     ; SBCTextDisplayRGB:io2|kbWriteTimer[0]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[1]     ; SBCTextDisplayRGB:io2|kbWriteTimer[1]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[2]     ; SBCTextDisplayRGB:io2|kbWriteTimer[2]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[3]     ; SBCTextDisplayRGB:io2|kbWriteTimer[3]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[4]     ; SBCTextDisplayRGB:io2|kbWriteTimer[4]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[5]     ; SBCTextDisplayRGB:io2|kbWriteTimer[5]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[6]     ; SBCTextDisplayRGB:io2|kbWriteTimer[6]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[8]     ; SBCTextDisplayRGB:io2|kbWriteTimer[8]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[9]     ; SBCTextDisplayRGB:io2|kbWriteTimer[9]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[10]    ; SBCTextDisplayRGB:io2|kbWriteTimer[10]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[11]    ; SBCTextDisplayRGB:io2|kbWriteTimer[11]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[12]    ; SBCTextDisplayRGB:io2|kbWriteTimer[12]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[13]    ; SBCTextDisplayRGB:io2|kbWriteTimer[13]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[14]    ; SBCTextDisplayRGB:io2|kbWriteTimer[14]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[15]    ; SBCTextDisplayRGB:io2|kbWriteTimer[15]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[16]    ; SBCTextDisplayRGB:io2|kbWriteTimer[16]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[17]    ; SBCTextDisplayRGB:io2|kbWriteTimer[17]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[18]    ; SBCTextDisplayRGB:io2|kbWriteTimer[18]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[19]    ; SBCTextDisplayRGB:io2|kbWriteTimer[19]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[20]    ; SBCTextDisplayRGB:io2|kbWriteTimer[20]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[21]    ; SBCTextDisplayRGB:io2|kbWriteTimer[21]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[22]    ; SBCTextDisplayRGB:io2|kbWriteTimer[22]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[23]    ; SBCTextDisplayRGB:io2|kbWriteTimer[23]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[24]    ; SBCTextDisplayRGB:io2|kbWriteTimer[24]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[25]    ; SBCTextDisplayRGB:io2|kbWriteTimer[25]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2ClkOut           ; SBCTextDisplayRGB:io2|ps2ClkOut                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2ClkFiltered      ; SBCTextDisplayRGB:io2|ps2ClkFiltered                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2ClkCount[2]      ; SBCTextDisplayRGB:io2|ps2ClkCount[2]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2ClkCount[3]      ; SBCTextDisplayRGB:io2|ps2ClkCount[3]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2ClkCount[0]      ; SBCTextDisplayRGB:io2|ps2ClkCount[0]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2Shift            ; SBCTextDisplayRGB:io2|ps2Shift                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2WriteByte2[3]    ; SBCTextDisplayRGB:io2|ps2WriteByte2[3]                                                                                ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2Scroll           ; SBCTextDisplayRGB:io2|ps2Scroll                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2Caps             ; SBCTextDisplayRGB:io2|ps2Caps                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2Num              ; SBCTextDisplayRGB:io2|ps2Num                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWRParity          ; SBCTextDisplayRGB:io2|kbWRParity                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|n_kbWR              ; SBCTextDisplayRGB:io2|n_kbWR                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbWriteTimer[7]     ; SBCTextDisplayRGB:io2|kbWriteTimer[7]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2ClkCount[1]      ; SBCTextDisplayRGB:io2|ps2ClkCount[1]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbInPointer[0]      ; SBCTextDisplayRGB:io2|kbInPointer[0]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbInPointer[1]      ; SBCTextDisplayRGB:io2|kbInPointer[1]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|kbInPointer[2]      ; SBCTextDisplayRGB:io2|kbInPointer[2]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|rxdFiltered              ; bufferedUART:io1|rxdFiltered                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|ps2Ctrl             ; SBCTextDisplayRGB:io2|ps2Ctrl                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|param4[0]           ; SBCTextDisplayRGB:io2|param4[0]                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|param3[0]           ; SBCTextDisplayRGB:io2|param3[0]                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|param2[0]           ; SBCTextDisplayRGB:io2|param2[0]                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|param1[0]           ; SBCTextDisplayRGB:io2|param1[0]                                                                                       ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|dispState.dispWrite ; SBCTextDisplayRGB:io2|dispState.dispWrite                                                                             ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|cursorVert[2]       ; SBCTextDisplayRGB:io2|cursorVert[2]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|pixelCount[0]       ; SBCTextDisplayRGB:io2|pixelCount[0]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|pixelCount[1]       ; SBCTextDisplayRGB:io2|pixelCount[1]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|pixelCount[2]       ; SBCTextDisplayRGB:io2|pixelCount[2]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|charScanLine[0]     ; SBCTextDisplayRGB:io2|charScanLine[0]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|charScanLine[1]     ; SBCTextDisplayRGB:io2|charScanLine[1]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|charScanLine[2]     ; SBCTextDisplayRGB:io2|charScanLine[2]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|charScanLine[3]     ; SBCTextDisplayRGB:io2|charScanLine[3]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|cursorVert[3]       ; SBCTextDisplayRGB:io2|cursorVert[3]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|cursorVert[4]       ; SBCTextDisplayRGB:io2|cursorVert[4]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|dispState.idle      ; SBCTextDisplayRGB:io2|dispState.idle                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|paramCount[2]       ; SBCTextDisplayRGB:io2|paramCount[2]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|paramCount[0]       ; SBCTextDisplayRGB:io2|paramCount[0]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|paramCount[1]       ; SBCTextDisplayRGB:io2|paramCount[1]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|dispByteSent        ; SBCTextDisplayRGB:io2|dispByteSent                                                                                    ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|attBold             ; SBCTextDisplayRGB:io2|attBold                                                                                         ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; SBCTextDisplayRGB:io2|attInverse          ; SBCTextDisplayRGB:io2|attInverse                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.242  ; SBCTextDisplayRGB:io2|horizCount[11]      ; SBCTextDisplayRGB:io2|horizCount[11]                                                                                  ; clk                ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.245  ; SBCTextDisplayRGB:io2|dispState.clearLine ; SBCTextDisplayRGB:io2|dispState.clearL2                                                                               ; clk                ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.255  ; SBCTextDisplayRGB:io2|charScanLine[0]     ; SBCTextDisplayRGB:io2|charScanLine[1]                                                                                 ; clk                ; clk         ; 0.000        ; 0.000      ; 0.407      ;
; 0.265  ; SBCTextDisplayRGB:io2|pixelClockCount[0]  ; SBCTextDisplayRGB:io2|pixelCount[1]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.417      ;
; 0.267  ; SBCTextDisplayRGB:io2|ps2Byte[3]          ; SBCTextDisplayRGB:io2|ps2Byte[2]                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.419      ;
; 0.268  ; T80s:cpu1|T80:u0|A[1]                     ; Z80_CPM_BASIC_ROM:rom1|altsyncram:altsyncram_component|altsyncram_4391:auto_generated|ram_block1a0~porta_address_reg1 ; cpuClock           ; clk         ; 0.000        ; 0.358      ; 0.764      ;
; 0.268  ; SBCTextDisplayRGB:io2|pixelClockCount[0]  ; SBCTextDisplayRGB:io2|pixelCount[0]                                                                                   ; clk                ; clk         ; 0.000        ; 0.000      ; 0.420      ;
; 0.273  ; SBCTextDisplayRGB:io2|ps2Byte[1]          ; SBCTextDisplayRGB:io2|ps2Byte[0]                                                                                      ; clk                ; clk         ; 0.000        ; 0.000      ; 0.425      ;
; 0.297  ; SBCTextDisplayRGB:io2|dispState.del2      ; SBCTextDisplayRGB:io2|dispWR                                                                                          ; clk                ; clk         ; 0.000        ; 0.000      ; 0.449      ;
; 0.306  ; sdClkCount[5]                             ; sdClock                                                                                                               ; clk                ; clk         ; 0.000        ; 0.000      ; 0.458      ;
; 0.307  ; SBCTextDisplayRGB:io2|cursBlinkCount[25]  ; SBCTextDisplayRGB:io2|cursorOn                                                                                        ; clk                ; clk         ; 0.000        ; 0.000      ; 0.459      ;
+--------+-------------------------------------------+-----------------------------------------------------------------------------------------------------------------------+--------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'T80s:cpu1|IORQ_n'                                                                                                                                       ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock       ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+
; -1.060 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteWritten  ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.555      ; 0.647      ;
; -0.737 ; bufferedUART:io1|txByteSent            ; bufferedUART:io1|txByteWritten         ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; 0.000        ; 1.096      ; 0.511      ;
; -0.609 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[0] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.551      ; 1.094      ;
; -0.609 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[3] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.551      ; 1.094      ;
; -0.609 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[2] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.551      ; 1.094      ;
; -0.609 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[1] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.551      ; 1.094      ;
; -0.609 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[7] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.551      ; 1.094      ;
; -0.609 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[5] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.551      ; 1.094      ;
; -0.609 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[4] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.551      ; 1.094      ;
; -0.609 ; SBCTextDisplayRGB:io2|dispByteSent     ; SBCTextDisplayRGB:io2|dispByteLatch[6] ; clk                ; T80s:cpu1|IORQ_n ; 0.000        ; 1.551      ; 1.094      ;
; -0.566 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.781      ; 0.367      ;
; -0.566 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.781      ; 0.367      ;
; -0.566 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.781      ; 0.367      ;
; -0.412 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.781      ; 0.521      ;
; -0.411 ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.781      ; 0.522      ;
; -0.402 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.781      ; 0.531      ;
; -0.313 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[3]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.781      ; 0.620      ;
; -0.270 ; bufferedUART:io1|rxBuffer~130          ; bufferedUART:io1|dataOut[5]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.296      ; 0.678      ;
; -0.223 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[0]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.684      ; 0.613      ;
; -0.218 ; bufferedUART:io1|rxBuffer~63           ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.296      ; 0.730      ;
; -0.214 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.781      ; 0.719      ;
; -0.194 ; bufferedUART:io1|rxBuffer~72           ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.291      ; 0.749      ;
; -0.191 ; bufferedUART:io1|rxBuffer~105          ; bufferedUART:io1|dataOut[4]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.290      ; 0.751      ;
; -0.189 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[4]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.690      ; 0.653      ;
; -0.177 ; bufferedUART:io1|rxBuffer~131          ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.296      ; 0.771      ;
; -0.121 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[1]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.697      ; 0.728      ;
; -0.110 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.690      ; 0.732      ;
; -0.110 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.690      ; 0.732      ;
; -0.110 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[5]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.690      ; 0.732      ;
; -0.099 ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.781      ; 0.834      ;
; -0.096 ; bufferedUART:io1|rxBuffer~67           ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.290      ; 0.846      ;
; -0.094 ; bufferedUART:io1|rxBuffer~112          ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.296      ; 0.854      ;
; -0.092 ; bufferedUART:io1|rxBuffer~121          ; bufferedUART:io1|dataOut[4]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.293      ; 0.853      ;
; -0.081 ; bufferedUART:io1|rxBuffer~120          ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.293      ; 0.864      ;
; -0.079 ; T80s:cpu1|T80:u0|DO[7]                 ; SBCTextDisplayRGB:io2|controlReg[7]    ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.472      ; 1.045      ;
; -0.069 ; bufferedUART:io1|rxBuffer~128          ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.296      ; 0.879      ;
; -0.066 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.781      ; 0.867      ;
; -0.066 ; bufferedUART:io1|rxBuffer~106          ; bufferedUART:io1|dataOut[5]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.290      ; 0.876      ;
; -0.065 ; bufferedUART:io1|rxBuffer~103          ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.290      ; 0.877      ;
; -0.061 ; bufferedUART:io1|rxBuffer~139          ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.296      ; 0.887      ;
; -0.043 ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.926      ; 1.035      ;
; -0.025 ; bufferedUART:io1|rxBuffer~50           ; bufferedUART:io1|dataOut[5]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.290      ; 0.917      ;
; 0.001  ; bufferedUART:io1|rxBuffer~47           ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.301      ; 0.954      ;
; 0.003  ; bufferedUART:io1|rxBuffer~21           ; bufferedUART:io1|dataOut[0]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.296      ; 0.951      ;
; 0.003  ; sd_controller:sd1|block_write          ; sd_controller:sd1|block_write          ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.212      ; 0.367      ;
; 0.003  ; sd_controller:sd1|block_read           ; sd_controller:sd1|block_read           ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.212      ; 0.367      ;
; 0.005  ; bufferedUART:io1|rxBuffer~127          ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.296      ; 0.953      ;
; 0.006  ; bufferedUART:io1|rxBuffer~122          ; bufferedUART:io1|dataOut[5]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.293      ; 0.951      ;
; 0.021  ; bufferedUART:io1|rxBuffer~134          ; bufferedUART:io1|dataOut[1]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.303      ; 0.976      ;
; 0.031  ; bufferedUART:io1|rxBuffer~73           ; bufferedUART:io1|dataOut[4]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.291      ; 0.974      ;
; 0.032  ; T80s:cpu1|T80:u0|A[0]                  ; bufferedUART:io1|dataOut[0]            ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.946      ; 1.130      ;
; 0.036  ; bufferedUART:io1|rxBuffer~43           ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.291      ; 0.979      ;
; 0.039  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.926      ; 1.117      ;
; 0.039  ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.722      ; 0.913      ;
; 0.041  ; T80s:cpu1|T80:u0|A[0]                  ; bufferedUART:io1|dataOut[1]            ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.946      ; 1.139      ;
; 0.044  ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.722      ; 0.918      ;
; 0.044  ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|kbReadPointer[2] ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.722      ; 0.918      ;
; 0.044  ; T80s:cpu1|T80:u0|DO[7]                 ; SBCTextDisplayRGB:io2|dispByteLatch[7] ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.467      ; 1.163      ;
; 0.045  ; bufferedUART:io1|rxBuffer~94           ; bufferedUART:io1|dataOut[1]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.296      ; 0.993      ;
; 0.057  ; SBCTextDisplayRGB:io2|kbReadPointer[1] ; SBCTextDisplayRGB:io2|dataOut[7]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.926      ; 1.135      ;
; 0.063  ; sd_controller:sd1|sd_write_flag        ; sd_controller:sd1|host_write_flag      ; sdClock            ; T80s:cpu1|IORQ_n ; -0.500       ; 0.964      ; 0.679      ;
; 0.067  ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dispByteWritten  ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.467      ; 1.186      ;
; 0.067  ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|controlReg[6]    ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.467      ; 1.186      ;
; 0.067  ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|controlReg[5]    ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.467      ; 1.186      ;
; 0.071  ; bufferedUART:io1|rxBuffer~41           ; bufferedUART:io1|dataOut[4]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.291      ; 1.014      ;
; 0.071  ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|controlReg[7]    ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.468      ; 1.191      ;
; 0.074  ; bufferedUART:io1|rxBuffer~87           ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.301      ; 1.027      ;
; 0.074  ; bufferedUART:io1|rxBuffer~118          ; bufferedUART:io1|dataOut[1]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.300      ; 1.026      ;
; 0.086  ; T80s:cpu1|T80:u0|DO[4]                 ; SBCTextDisplayRGB:io2|dispByteLatch[4] ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.467      ; 1.205      ;
; 0.087  ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dataOut[7]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.867      ; 1.106      ;
; 0.091  ; bufferedUART:io1|rxBuffer~140          ; bufferedUART:io1|dataOut[7]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.303      ; 1.046      ;
; 0.093  ; T80s:cpu1|T80:u0|A[0]                  ; SBCTextDisplayRGB:io2|dataOut[3]       ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.722      ; 0.967      ;
; 0.095  ; bufferedUART:io1|rxReadPointer[5]      ; bufferedUART:io1|rxReadPointer[5]      ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.161      ; 0.408      ;
; 0.103  ; bufferedUART:io1|rxBuffer~107          ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.290      ; 1.045      ;
; 0.105  ; bufferedUART:io1|rxBuffer~66           ; bufferedUART:io1|dataOut[5]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.290      ; 1.047      ;
; 0.114  ; T80s:cpu1|T80:u0|DO[3]                 ; SBCTextDisplayRGB:io2|dispByteLatch[3] ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.459      ; 1.225      ;
; 0.123  ; bufferedUART:io1|rxBuffer~125          ; bufferedUART:io1|dataOut[0]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.303      ; 1.078      ;
; 0.129  ; bufferedUART:io1|rxBuffer~98           ; bufferedUART:io1|dataOut[5]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.289      ; 1.070      ;
; 0.129  ; T80s:cpu1|T80:u0|DO[6]                 ; SBCTextDisplayRGB:io2|controlReg[6]    ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.465      ; 1.246      ;
; 0.133  ; bufferedUART:io1|rxBuffer~110          ; bufferedUART:io1|dataOut[1]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.303      ; 1.088      ;
; 0.136  ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[0] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.874      ; 1.162      ;
; 0.136  ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[3] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.874      ; 1.162      ;
; 0.136  ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[2] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.874      ; 1.162      ;
; 0.136  ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[1] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.874      ; 1.162      ;
; 0.136  ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[7] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.874      ; 1.162      ;
; 0.136  ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[5] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.874      ; 1.162      ;
; 0.136  ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[4] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.874      ; 1.162      ;
; 0.136  ; SBCTextDisplayRGB:io2|dispByteWritten  ; SBCTextDisplayRGB:io2|dispByteLatch[6] ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.874      ; 1.162      ;
; 0.138  ; bufferedUART:io1|rxBuffer~18           ; bufferedUART:io1|dataOut[5]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.290      ; 1.080      ;
; 0.139  ; T80s:cpu1|T80:u0|A[0]                  ; bufferedUART:io1|dataOut[7]            ; cpuClock           ; T80s:cpu1|IORQ_n ; 0.000        ; 0.946      ; 1.237      ;
; 0.147  ; T80s:cpu1|T80:u0|DO[1]                 ; SBCTextDisplayRGB:io2|dispByteLatch[1] ; cpuClock           ; T80s:cpu1|IORQ_n ; -0.500       ; 1.452      ; 1.251      ;
; 0.164  ; bufferedUART:io1|rxBuffer~15           ; bufferedUART:io1|dataOut[2]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.301      ; 1.117      ;
; 0.168  ; bufferedUART:io1|rxBuffer~104          ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.290      ; 1.110      ;
; 0.168  ; bufferedUART:io1|rxBuffer~115          ; bufferedUART:io1|dataOut[6]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.296      ; 1.116      ;
; 0.168  ; bufferedUART:io1|rxBuffer~26           ; bufferedUART:io1|dataOut[5]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.293      ; 1.113      ;
; 0.176  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[2]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.690      ; 1.018      ;
; 0.179  ; SBCTextDisplayRGB:io2|kbReadPointer[0] ; SBCTextDisplayRGB:io2|dataOut[6]       ; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n ; 0.000        ; 0.690      ; 1.021      ;
; 0.179  ; bufferedUART:io1|rxBuffer~136          ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.296      ; 1.127      ;
; 0.182  ; bufferedUART:io1|rxBuffer~38           ; bufferedUART:io1|dataOut[1]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.303      ; 1.137      ;
; 0.183  ; bufferedUART:io1|rxBuffer~80           ; bufferedUART:io1|dataOut[3]            ; serialClkCount[15] ; T80s:cpu1|IORQ_n ; -0.500       ; 1.289      ; 1.124      ;
+--------+----------------------------------------+----------------------------------------+--------------------+------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'serialClkCount[15]'                                                                                                                                         ;
+--------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                                 ; Launch Clock       ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+
; -0.054 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txd                    ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.166      ; 1.405      ;
; -0.036 ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[7]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.167      ; 1.424      ;
; 0.198  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[7] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.162      ; 1.653      ;
; 0.204  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[5] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.166      ; 1.663      ;
; 0.204  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[0] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.166      ; 1.663      ;
; 0.215  ; bufferedUART:io1|rxState.idle           ; bufferedUART:io1|rxState.idle           ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|rxState.dataBit        ; bufferedUART:io1|rxState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|rxBitCount[1]          ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|rxBitCount[2]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|rxBitCount[3]          ; bufferedUART:io1|rxBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|rxState.stopBit        ; bufferedUART:io1|rxState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txBitCount[0]          ; bufferedUART:io1|txBitCount[0]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txBitCount[1]          ; bufferedUART:io1|txBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txBitCount[2]          ; bufferedUART:io1|txBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txBitCount[3]          ; bufferedUART:io1|txBitCount[3]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txState.stopBit        ; bufferedUART:io1|txState.stopBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txState.dataBit        ; bufferedUART:io1|txState.dataBit        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txByteSent             ; bufferedUART:io1|txByteSent             ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txBuffer[7]            ; bufferedUART:io1|txBuffer[7]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; bufferedUART:io1|txd                    ; bufferedUART:io1|txd                    ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.367      ;
; 0.240  ; bufferedUART:io1|txBuffer[1]            ; bufferedUART:io1|txBuffer[0]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.392      ;
; 0.244  ; bufferedUART:io1|rxInPointer[5]         ; bufferedUART:io1|rxInPointer[5]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.396      ;
; 0.248  ; bufferedUART:io1|txClockCount[5]        ; bufferedUART:io1|txClockCount[5]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.400      ;
; 0.253  ; bufferedUART:io1|rxClockCount[5]        ; bufferedUART:io1|rxClockCount[5]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.405      ;
; 0.278  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~13            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.170      ; 1.741      ;
; 0.278  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~16            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.170      ; 1.741      ;
; 0.278  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~17            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.170      ; 1.741      ;
; 0.278  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~19            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.170      ; 1.741      ;
; 0.278  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~14            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.170      ; 1.741      ;
; 0.278  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~18            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.170      ; 1.741      ;
; 0.278  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~20            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.170      ; 1.741      ;
; 0.292  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxInPointer[0]         ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.167      ; 1.752      ;
; 0.292  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxInPointer[1]         ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.167      ; 1.752      ;
; 0.292  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxInPointer[2]         ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.167      ; 1.752      ;
; 0.292  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxInPointer[4]         ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.167      ; 1.752      ;
; 0.292  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxInPointer[5]         ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.167      ; 1.752      ;
; 0.292  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxInPointer[3]         ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.167      ; 1.752      ;
; 0.294  ; bufferedUART:io1|txBuffer[6]            ; bufferedUART:io1|txBuffer[5]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.446      ;
; 0.332  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[6] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.163      ; 1.788      ;
; 0.332  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~21            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.171      ; 1.796      ;
; 0.332  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~25            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.171      ; 1.796      ;
; 0.332  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~27            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.171      ; 1.796      ;
; 0.332  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~28            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.171      ; 1.796      ;
; 0.335  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[6]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.164      ; 1.792      ;
; 0.335  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[5]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.164      ; 1.792      ;
; 0.335  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[4]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.164      ; 1.792      ;
; 0.335  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[3]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.164      ; 1.792      ;
; 0.335  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[2]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.164      ; 1.792      ;
; 0.335  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[1]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.164      ; 1.792      ;
; 0.335  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|txBuffer[0]            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.164      ; 1.792      ;
; 0.348  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[4] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.160      ; 1.801      ;
; 0.348  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[3] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.160      ; 1.801      ;
; 0.354  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~101           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.170      ; 1.817      ;
; 0.354  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~104           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.170      ; 1.817      ;
; 0.354  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~105           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.170      ; 1.817      ;
; 0.354  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~107           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.170      ; 1.817      ;
; 0.354  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~103           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.170      ; 1.817      ;
; 0.354  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~102           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.170      ; 1.817      ;
; 0.354  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~106           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.170      ; 1.817      ;
; 0.354  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~108           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.170      ; 1.817      ;
; 0.361  ; bufferedUART:io1|rxInPointer[4]         ; bufferedUART:io1|rxInPointer[4]         ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.513      ;
; 0.363  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[2] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.159      ; 1.815      ;
; 0.363  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxCurrentByteBuffer[1] ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.159      ; 1.815      ;
; 0.366  ; bufferedUART:io1|txClockCount[3]        ; bufferedUART:io1|txClockCount[3]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.518      ;
; 0.366  ; bufferedUART:io1|txBuffer[2]            ; bufferedUART:io1|txBuffer[1]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.518      ;
; 0.367  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~80            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.171      ; 1.831      ;
; 0.367  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~81            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.171      ; 1.831      ;
; 0.367  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~83            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.171      ; 1.831      ;
; 0.367  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~79            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.171      ; 1.831      ;
; 0.367  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~78            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.171      ; 1.831      ;
; 0.367  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~82            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.171      ; 1.831      ;
; 0.367  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~84            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.171      ; 1.831      ;
; 0.369  ; bufferedUART:io1|txBuffer[5]            ; bufferedUART:io1|txBuffer[4]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.521      ;
; 0.371  ; bufferedUART:io1|txBuffer[4]            ; bufferedUART:io1|txBuffer[3]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372  ; bufferedUART:io1|rxClockCount[3]        ; bufferedUART:io1|rxClockCount[3]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372  ; bufferedUART:io1|rxBitCount[1]          ; bufferedUART:io1|rxBitCount[2]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.524      ;
; 0.373  ; bufferedUART:io1|txBuffer[3]            ; bufferedUART:io1|txBuffer[2]            ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.525      ;
; 0.374  ; bufferedUART:io1|rxClockCount[2]        ; bufferedUART:io1|rxClockCount[2]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.526      ;
; 0.374  ; bufferedUART:io1|txClockCount[2]        ; bufferedUART:io1|txClockCount[2]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.526      ;
; 0.374  ; bufferedUART:io1|txClockCount[4]        ; bufferedUART:io1|txClockCount[4]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.526      ;
; 0.375  ; bufferedUART:io1|rxClockCount[4]        ; bufferedUART:io1|rxClockCount[4]        ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.527      ;
; 0.375  ; bufferedUART:io1|rxBitCount[0]          ; bufferedUART:io1|rxBitCount[1]          ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.527      ;
; 0.388  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~29            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.170      ; 1.851      ;
; 0.388  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~32            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.170      ; 1.851      ;
; 0.388  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~33            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.170      ; 1.851      ;
; 0.388  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~35            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.170      ; 1.851      ;
; 0.388  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~31            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.170      ; 1.851      ;
; 0.388  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~30            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.170      ; 1.851      ;
; 0.388  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~34            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.170      ; 1.851      ;
; 0.388  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~36            ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.170      ; 1.851      ;
; 0.398  ; bufferedUART:io1|rxCurrentByteBuffer[4] ; bufferedUART:io1|rxCurrentByteBuffer[3] ; serialClkCount[15] ; serialClkCount[15] ; 0.000        ; 0.000      ; 0.550      ;
; 0.405  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~133           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.164      ; 1.862      ;
; 0.405  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~136           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.164      ; 1.862      ;
; 0.405  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~137           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.164      ; 1.862      ;
; 0.405  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~139           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.164      ; 1.862      ;
; 0.405  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~135           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.164      ; 1.862      ;
; 0.405  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~134           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.164      ; 1.862      ;
; 0.405  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~138           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.164      ; 1.862      ;
; 0.405  ; T80s:cpu1|IORQ_n                        ; bufferedUART:io1|rxBuffer~140           ; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0.000        ; 1.164      ; 1.862      ;
+--------+-----------------------------------------+-----------------------------------------+--------------------+--------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'cpuClock'                                                                                                                                  ;
+-------+-------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                        ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+
; 0.123 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[7]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.514      ; 1.930      ;
; 0.179 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[5]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.514      ; 1.986      ;
; 0.215 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[0]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TState[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T80s:cpu1|T80:u0|Halt_FF                  ; T80s:cpu1|T80:u0|Halt_FF       ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T80s:cpu1|T80:u0|Alternate                ; T80s:cpu1|T80:u0|Alternate     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T80s:cpu1|T80:u0|R[7]                     ; T80s:cpu1|T80:u0|R[7]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T80s:cpu1|T80:u0|IntE_FF2                 ; T80s:cpu1|T80:u0|IntE_FF2      ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T80s:cpu1|T80:u0|BTR_r                    ; T80s:cpu1|T80:u0|BTR_r         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; T80s:cpu1|T80:u0|MCycle[0]                ; T80s:cpu1|T80:u0|MCycle[0]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.367      ;
; 0.241 ; T80s:cpu1|T80:u0|I[4]                     ; T80s:cpu1|T80:u0|A[12]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.393      ;
; 0.246 ; T80s:cpu1|T80:u0|R[6]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.398      ;
; 0.249 ; T80s:cpu1|T80:u0|ACC[6]                   ; T80s:cpu1|T80:u0|Ap[6]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.401      ;
; 0.291 ; T80s:cpu1|T80:u0|Ap[7]                    ; T80s:cpu1|T80:u0|ACC[7]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.443      ;
; 0.292 ; T80s:cpu1|T80:u0|Ap[2]                    ; T80s:cpu1|T80:u0|ACC[2]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.444      ;
; 0.317 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|MREQ_n               ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.469      ;
; 0.323 ; T80s:cpu1|T80:u0|Ap[0]                    ; T80s:cpu1|T80:u0|ACC[0]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.475      ;
; 0.327 ; T80s:cpu1|T80:u0|ACC[2]                   ; T80s:cpu1|T80:u0|Ap[2]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; sd_controller:sd1|dout[6]                 ; T80s:cpu1|DI_Reg[6]            ; sdClock          ; cpuClock    ; 0.000        ; 0.266      ; 0.745      ;
; 0.334 ; T80s:cpu1|T80:u0|ACC[0]                   ; T80s:cpu1|T80:u0|Ap[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.486      ;
; 0.338 ; T80s:cpu1|T80:u0|ACC[5]                   ; T80s:cpu1|T80:u0|Ap[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.490      ;
; 0.345 ; T80s:cpu1|T80:u0|F[2]                     ; T80s:cpu1|T80:u0|Fp[2]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.497      ;
; 0.355 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[1]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.507      ;
; 0.356 ; T80s:cpu1|T80:u0|MCycle[2]                ; T80s:cpu1|T80:u0|MCycle[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.508      ;
; 0.359 ; T80s:cpu1|T80:u0|I[3]                     ; T80s:cpu1|T80:u0|A[11]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[0]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; T80s:cpu1|T80:u0|I[2]                     ; T80s:cpu1|T80:u0|A[10]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; T80s:cpu1|T80:u0|MCycle[1]                ; T80s:cpu1|T80:u0|MCycle[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; T80s:cpu1|T80:u0|I[0]                     ; T80s:cpu1|T80:u0|A[8]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.515      ;
; 0.365 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[0]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.510      ; 2.168      ;
; 0.366 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|A[0]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.518      ;
; 0.368 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[7]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.515      ; 2.176      ;
; 0.370 ; T80s:cpu1|T80:u0|Ap[6]                    ; T80s:cpu1|T80:u0|ACC[6]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.523      ;
; 0.375 ; T80s:cpu1|T80:u0|R[5]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; T80s:cpu1|T80:u0|Ap[5]                    ; T80s:cpu1|T80:u0|ACC[5]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.528      ;
; 0.378 ; T80s:cpu1|T80:u0|Ap[4]                    ; T80s:cpu1|T80:u0|ACC[4]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.530      ;
; 0.386 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.538      ;
; 0.387 ; T80s:cpu1|T80:u0|TState[2]                ; T80s:cpu1|MREQ_n               ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.539      ;
; 0.389 ; T80s:cpu1|T80:u0|TState[0]                ; T80s:cpu1|T80:u0|TState[1]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.541      ;
; 0.414 ; T80s:cpu1|T80:u0|ACC[1]                   ; T80s:cpu1|T80:u0|Ap[1]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.566      ;
; 0.419 ; T80s:cpu1|T80:u0|ACC[4]                   ; T80s:cpu1|T80:u0|Ap[4]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.571      ;
; 0.426 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[5]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.515      ; 2.234      ;
; 0.426 ; T80s:cpu1|T80:u0|ACC[7]                   ; T80s:cpu1|T80:u0|Ap[7]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.578      ;
; 0.448 ; T80s:cpu1|T80:u0|Alternate                ; T80s:cpu1|T80:u0|RegAddrC[2]   ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.600      ;
; 0.459 ; T80s:cpu1|T80:u0|TState[1]                ; T80s:cpu1|T80:u0|TState[2]     ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.611      ;
; 0.461 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][2] ; T80s:cpu1|T80:u0|RegBusA_r[10] ; cpuClock         ; cpuClock    ; 0.000        ; 0.002      ; 0.615      ;
; 0.463 ; T80s:cpu1|T80:u0|F[6]                     ; T80s:cpu1|T80:u0|No_BTR        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.615      ;
; 0.479 ; T80s:cpu1|T80:u0|I[5]                     ; T80s:cpu1|T80:u0|A[13]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.007      ; 0.638      ;
; 0.493 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.645      ;
; 0.494 ; sd_controller:sd1|dout[6]                 ; T80s:cpu1|T80:u0|IR[6]         ; sdClock          ; cpuClock    ; 0.000        ; 0.266      ; 0.912      ;
; 0.496 ; T80s:cpu1|T80:u0|DO[5]                    ; T80s:cpu1|T80:u0|DO[5]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.648      ;
; 0.498 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[1]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.651      ;
; 0.511 ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.663      ;
; 0.515 ; T80s:cpu1|T80:u0|R[5]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.667      ;
; 0.516 ; T80s:cpu1|T80:u0|ACC[0]                   ; T80s:cpu1|T80:u0|ACC[0]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.668      ;
; 0.528 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|T80:u0|IR[0]         ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.510      ; 2.331      ;
; 0.528 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[5][2] ; T80s:cpu1|T80:u0|RegBusA_r[2]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.680      ;
; 0.528 ; T80s:cpu1|T80:u0|XY_State[1]              ; T80s:cpu1|T80:u0|RegAddrC[2]   ; cpuClock         ; cpuClock    ; 0.000        ; -0.005     ; 0.675      ;
; 0.528 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.680      ;
; 0.533 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[2]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; T80s:cpu1|T80:u0|R[4]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.686      ;
; 0.535 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[7][4] ; T80s:cpu1|T80:u0|RegBusA_r[4]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.687      ;
; 0.540 ; T80s:cpu1|T80:u0|ACC[2]                   ; T80s:cpu1|T80:u0|ACC[2]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.692      ;
; 0.544 ; T80s:cpu1|T80:u0|PC[0]                    ; T80s:cpu1|T80:u0|PC[0]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.696      ;
; 0.546 ; T80s:cpu1|T80:u0|ACC[4]                   ; T80s:cpu1|T80:u0|ACC[4]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.698      ;
; 0.563 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[2][3] ; T80s:cpu1|T80:u0|RegBusA_r[3]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.005      ; 0.720      ;
; 0.563 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.715      ;
; 0.564 ; sd_controller:sd1|dout[4]                 ; T80s:cpu1|DI_Reg[4]            ; sdClock          ; cpuClock    ; 0.000        ; 0.266      ; 0.982      ;
; 0.568 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.720      ;
; 0.569 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[3]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.721      ;
; 0.573 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][7] ; T80s:cpu1|T80:u0|RegBusA_r[15] ; cpuClock         ; cpuClock    ; 0.000        ; -0.003     ; 0.722      ;
; 0.576 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[5][3] ; T80s:cpu1|T80:u0|RegBusA_r[3]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.728      ;
; 0.577 ; sd_controller:sd1|dout[5]                 ; T80s:cpu1|DI_Reg[5]            ; sdClock          ; cpuClock    ; 0.000        ; 0.250      ; 0.979      ;
; 0.578 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][4] ; T80s:cpu1|T80:u0|RegBusA_r[12] ; cpuClock         ; cpuClock    ; 0.000        ; 0.002      ; 0.732      ;
; 0.579 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[5][5] ; T80s:cpu1|T80:u0|RegBusA_r[5]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.731      ;
; 0.579 ; T80s:cpu1|T80:u0|No_BTR                   ; T80s:cpu1|T80:u0|BTR_r         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.731      ;
; 0.581 ; T80s:cpu1|T80:u0|R[3]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.733      ;
; 0.582 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][4] ; T80s:cpu1|T80:u0|RegBusA_r[12] ; cpuClock         ; cpuClock    ; 0.000        ; -0.001     ; 0.733      ;
; 0.584 ; T80s:cpu1|T80:u0|ACC[6]                   ; T80s:cpu1|T80:u0|ACC[6]        ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.736      ;
; 0.590 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[1]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.514      ; 2.397      ;
; 0.590 ; T80s:cpu1|T80:u0|I[6]                     ; T80s:cpu1|T80:u0|A[14]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.742      ;
; 0.591 ; T80s:cpu1|IORQ_n                          ; T80s:cpu1|DI_Reg[2]            ; T80s:cpu1|IORQ_n ; cpuClock    ; 0.000        ; 1.514      ; 2.398      ;
; 0.594 ; T80s:cpu1|T80:u0|BusB[3]                  ; T80s:cpu1|T80:u0|F[3]          ; cpuClock         ; cpuClock    ; 0.000        ; -0.010     ; 0.736      ;
; 0.595 ; T80s:cpu1|T80:u0|BusB[6]                  ; T80s:cpu1|T80:u0|DO[6]         ; cpuClock         ; cpuClock    ; 0.000        ; 0.003      ; 0.750      ;
; 0.596 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[7][0] ; T80s:cpu1|T80:u0|RegBusA_r[8]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.006      ; 0.754      ;
; 0.597 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[2][7] ; T80s:cpu1|T80:u0|RegBusA_r[7]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.012      ; 0.761      ;
; 0.598 ; T80s:cpu1|T80:u0|R[1]                     ; T80s:cpu1|T80:u0|R[5]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.750      ;
; 0.601 ; sd_controller:sd1|dout[2]                 ; T80s:cpu1|DI_Reg[2]            ; sdClock          ; cpuClock    ; 0.000        ; 0.270      ; 1.023      ;
; 0.602 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsL[2][5] ; T80s:cpu1|T80:u0|RegBusA_r[5]  ; cpuClock         ; cpuClock    ; 0.000        ; 0.001      ; 0.755      ;
; 0.603 ; T80s:cpu1|T80:u0|T80_Reg:Regs|RegsH[3][1] ; T80s:cpu1|T80:u0|RegBusA_r[9]  ; cpuClock         ; cpuClock    ; 0.000        ; -0.005     ; 0.750      ;
; 0.603 ; T80s:cpu1|T80:u0|R[2]                     ; T80s:cpu1|T80:u0|R[6]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.755      ;
; 0.604 ; T80s:cpu1|T80:u0|R[0]                     ; T80s:cpu1|T80:u0|R[4]          ; cpuClock         ; cpuClock    ; 0.000        ; 0.000      ; 0.756      ;
+-------+-------------------------------------------+--------------------------------+------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'sdClock'                                                                                                                                                      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; sd_controller:sd1|dout[0]                       ; sd_controller:sd1|dout[0]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[3]                       ; sd_controller:sd1|dout[3]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|init_busy                     ; sd_controller:sd1|init_busy                     ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[4]                       ; sd_controller:sd1|dout[4]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[6]                       ; sd_controller:sd1|dout[6]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[2]                       ; sd_controller:sd1|dout[2]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|block_start_ack               ; sd_controller:sd1|block_start_ack               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|return_state.write_block_init ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|response_mode                 ; sd_controller:sd1|response_mode                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.send_cmd                ; sd_controller:sd1|state.send_cmd                ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|return_state.cmd55            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.cmd41            ; sd_controller:sd1|return_state.cmd41            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.poll_cmd         ; sd_controller:sd1|return_state.poll_cmd         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|state.write_block_byte        ; sd_controller:sd1|state.write_block_byte        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|sclk_sig                      ; sd_controller:sd1|sclk_sig                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|return_state.read_block_wait  ; sd_controller:sd1|return_state.read_block_wait  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|sd_write_flag                 ; sd_controller:sd1|sd_write_flag                 ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[1]                       ; sd_controller:sd1|dout[1]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|block_busy                    ; sd_controller:sd1|block_busy                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[5]                       ; sd_controller:sd1|dout[5]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|dout[7]                       ; sd_controller:sd1|dout[7]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|led_on_count[0]               ; sd_controller:sd1|led_on_count[0]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|sdCS                          ; sd_controller:sd1|sdCS                          ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_out[45]                   ; sd_controller:sd1|cmd_out[45]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_out[47]                   ; sd_controller:sd1|cmd_out[47]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; sd_controller:sd1|cmd_mode                      ; sd_controller:sd1|cmd_mode                      ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.367      ;
; 0.238 ; sd_controller:sd1|cmd_out[1]                    ; sd_controller:sd1|cmd_out[2]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; sd_controller:sd1|return_state.read_block_data  ; sd_controller:sd1|state.read_block_data         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sd_controller:sd1|cmd_out[3]                    ; sd_controller:sd1|cmd_out[4]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.391      ;
; 0.239 ; sd_controller:sd1|cmd_out[41]                   ; sd_controller:sd1|cmd_out[42]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; sd_controller:sd1|cmd_out[51]                   ; sd_controller:sd1|cmd_out[52]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.392      ;
; 0.243 ; sd_controller:sd1|recv_data[6]                  ; sd_controller:sd1|recv_data[7]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; sd_controller:sd1|recv_data[2]                  ; sd_controller:sd1|recv_data[3]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.396      ;
; 0.246 ; sd_controller:sd1|recv_data[3]                  ; sd_controller:sd1|recv_data[4]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; sd_controller:sd1|recv_data[4]                  ; sd_controller:sd1|recv_data[5]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; sd_controller:sd1|recv_data[0]                  ; sd_controller:sd1|recv_data[1]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.399      ;
; 0.288 ; sd_controller:sd1|return_state.cmd55            ; sd_controller:sd1|state.cmd55                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.440      ;
; 0.291 ; sd_controller:sd1|cmd_out[47]                   ; sd_controller:sd1|cmd_out[48]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.443      ;
; 0.291 ; sd_controller:sd1|cmd_out[48]                   ; sd_controller:sd1|cmd_out[49]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.443      ;
; 0.291 ; sd_controller:sd1|cmd_out[52]                   ; sd_controller:sd1|cmd_out[53]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.443      ;
; 0.292 ; sd_controller:sd1|cmd_out[4]                    ; sd_controller:sd1|cmd_out[5]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.444      ;
; 0.293 ; sd_controller:sd1|cmd_out[5]                    ; sd_controller:sd1|cmd_out[6]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.445      ;
; 0.299 ; sd_controller:sd1|state.write_block_data        ; sd_controller:sd1|data_sig[3]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.451      ;
; 0.300 ; sd_controller:sd1|state.write_block_data        ; sd_controller:sd1|data_sig[1]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.452      ;
; 0.302 ; sd_controller:sd1|state.write_block_data        ; sd_controller:sd1|data_sig[2]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.454      ;
; 0.304 ; sd_controller:sd1|state.write_block_data        ; sd_controller:sd1|data_sig[7]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.456      ;
; 0.324 ; sd_controller:sd1|cmd_out[15]                   ; sd_controller:sd1|cmd_out[16]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.476      ;
; 0.326 ; sd_controller:sd1|data_sig[6]                   ; sd_controller:sd1|data_sig[7]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.478      ;
; 0.327 ; sd_controller:sd1|data_sig[5]                   ; sd_controller:sd1|data_sig[6]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; sd_controller:sd1|cmd_out[19]                   ; sd_controller:sd1|cmd_out[20]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; sd_controller:sd1|cmd_out[22]                   ; sd_controller:sd1|cmd_out[23]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; sd_controller:sd1|cmd_out[23]                   ; sd_controller:sd1|cmd_out[24]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; sd_controller:sd1|cmd_out[37]                   ; sd_controller:sd1|cmd_out[38]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.479      ;
; 0.328 ; sd_controller:sd1|return_state.write_block_init ; sd_controller:sd1|state.write_block_init        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.480      ;
; 0.328 ; sd_controller:sd1|data_sig[2]                   ; sd_controller:sd1|data_sig[3]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.480      ;
; 0.328 ; sd_controller:sd1|cmd_out[18]                   ; sd_controller:sd1|cmd_out[19]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.480      ;
; 0.328 ; sd_controller:sd1|cmd_out[30]                   ; sd_controller:sd1|cmd_out[31]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.480      ;
; 0.329 ; sd_controller:sd1|data_sig[1]                   ; sd_controller:sd1|data_sig[2]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; sd_controller:sd1|data_sig[4]                   ; sd_controller:sd1|data_sig[5]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; sd_controller:sd1|cmd_out[21]                   ; sd_controller:sd1|cmd_out[22]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; sd_controller:sd1|cmd_out[32]                   ; sd_controller:sd1|cmd_out[33]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; sd_controller:sd1|cmd_out[34]                   ; sd_controller:sd1|cmd_out[35]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.481      ;
; 0.330 ; sd_controller:sd1|cmd_out[17]                   ; sd_controller:sd1|cmd_out[18]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.482      ;
; 0.330 ; sd_controller:sd1|cmd_out[33]                   ; sd_controller:sd1|cmd_out[34]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.482      ;
; 0.331 ; sd_controller:sd1|cmd_out[36]                   ; sd_controller:sd1|cmd_out[37]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.483      ;
; 0.357 ; sd_controller:sd1|cmd_out[49]                   ; sd_controller:sd1|cmd_out[50]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.509      ;
; 0.357 ; sd_controller:sd1|cmd_out[50]                   ; sd_controller:sd1|cmd_out[51]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.509      ;
; 0.360 ; sd_controller:sd1|cmd_out[54]                   ; sd_controller:sd1|cmd_out[55]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; sd_controller:sd1|recv_data[5]                  ; sd_controller:sd1|recv_data[6]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; sd_controller:sd1|led_on_count[1]               ; sd_controller:sd1|led_on_count[1]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.515      ;
; 0.367 ; sd_controller:sd1|cmd_out[53]                   ; sd_controller:sd1|cmd_out[54]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; sd_controller:sd1|state.cmd55                   ; sd_controller:sd1|return_state.cmd41            ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.520      ;
; 0.371 ; sd_controller:sd1|return_state.cmd41            ; sd_controller:sd1|state.cmd41                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; sd_controller:sd1|recv_data[0]                  ; sd_controller:sd1|dout[0]                       ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; sd_controller:sd1|state.read_block_cmd          ; sd_controller:sd1|return_state.read_block_wait  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.523      ;
; 0.374 ; sd_controller:sd1|recv_data[1]                  ; sd_controller:sd1|recv_data[2]                  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; sd_controller:sd1|state.cmd41                   ; sd_controller:sd1|return_state.poll_cmd         ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; sd_controller:sd1|state.read_block_data         ; sd_controller:sd1|return_state.read_block_data  ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; sd_controller:sd1|cmd_out[2]                    ; sd_controller:sd1|cmd_out[3]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; sd_controller:sd1|state.write_block_cmd         ; sd_controller:sd1|block_start_ack               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; sd_controller:sd1|state.write_block_cmd         ; sd_controller:sd1|return_state.write_block_init ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.527      ;
; 0.377 ; sd_controller:sd1|led_on_count[2]               ; sd_controller:sd1|led_on_count[2]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; sd_controller:sd1|led_on_count[4]               ; sd_controller:sd1|led_on_count[4]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; sd_controller:sd1|led_on_count[5]               ; sd_controller:sd1|led_on_count[5]               ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; sd_controller:sd1|cmd_out[43]                   ; sd_controller:sd1|cmd_out[44]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.530      ;
; 0.383 ; sd_controller:sd1|state.read_block_data         ; sd_controller:sd1|return_state.idle             ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.535      ;
; 0.397 ; sd_controller:sd1|state.write_block_data        ; sd_controller:sd1|data_sig[4]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.549      ;
; 0.399 ; sd_controller:sd1|cmd_out[7]                    ; sd_controller:sd1|cmd_out[8]                    ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 0.550      ;
; 0.399 ; sd_controller:sd1|cmd_out[11]                   ; sd_controller:sd1|cmd_out[12]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.551      ;
; 0.401 ; sd_controller:sd1|state.write_block_data        ; sd_controller:sd1|data_sig[5]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.553      ;
; 0.402 ; sd_controller:sd1|state.write_block_data        ; sd_controller:sd1|data_sig[6]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.554      ;
; 0.405 ; sd_controller:sd1|cmd_out[13]                   ; sd_controller:sd1|cmd_out[14]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.557      ;
; 0.406 ; sd_controller:sd1|cmd_out[10]                   ; sd_controller:sd1|cmd_out[11]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.558      ;
; 0.407 ; sd_controller:sd1|cmd_out[8]                    ; sd_controller:sd1|cmd_out[9]                    ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.559      ;
; 0.407 ; sd_controller:sd1|cmd_out[9]                    ; sd_controller:sd1|cmd_out[10]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.559      ;
; 0.407 ; sd_controller:sd1|cmd_out[20]                   ; sd_controller:sd1|cmd_out[21]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.559      ;
; 0.409 ; sd_controller:sd1|cmd_out[12]                   ; sd_controller:sd1|cmd_out[13]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.561      ;
; 0.409 ; sd_controller:sd1|cmd_out[28]                   ; sd_controller:sd1|cmd_out[29]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.561      ;
; 0.409 ; sd_controller:sd1|cmd_out[35]                   ; sd_controller:sd1|cmd_out[36]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.561      ;
; 0.410 ; sd_controller:sd1|cmd_out[38]                   ; sd_controller:sd1|cmd_out[39]                   ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.562      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'serialClkCount[15]'                                                                                                      ;
+--------+-----------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                          ; Launch Clock ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+
; -1.557 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.024      ; 2.113      ;
; -1.557 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.024      ; 2.113      ;
; -1.557 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.024      ; 2.113      ;
; -1.557 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.024      ; 2.113      ;
; -1.557 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.024      ; 2.113      ;
; -1.557 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.024      ; 2.113      ;
; -1.557 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.024      ; 2.113      ;
; -1.557 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.024      ; 2.113      ;
; -1.557 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.024      ; 2.113      ;
; -1.546 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.025      ; 2.103      ;
; -1.546 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.025      ; 2.103      ;
; -1.546 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.025      ; 2.103      ;
; -1.546 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.025      ; 2.103      ;
; -1.546 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.025      ; 2.103      ;
; -1.546 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.025      ; 2.103      ;
; -1.546 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.025      ; 2.103      ;
; -1.527 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.077     ; 1.982      ;
; -1.527 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.077     ; 1.982      ;
; -1.527 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.077     ; 1.982      ;
; -1.527 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.077     ; 1.982      ;
; -1.527 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.077     ; 1.982      ;
; -1.527 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.077     ; 1.982      ;
; -1.527 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.077     ; 1.982      ;
; -1.527 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.077     ; 1.982      ;
; -1.527 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.077     ; 1.982      ;
; -1.516 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.076     ; 1.972      ;
; -1.516 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.076     ; 1.972      ;
; -1.516 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.076     ; 1.972      ;
; -1.516 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.076     ; 1.972      ;
; -1.516 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.076     ; 1.972      ;
; -1.516 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.076     ; 1.972      ;
; -1.516 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.076     ; 1.972      ;
; -1.476 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.024      ; 2.032      ;
; -1.476 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.024      ; 2.032      ;
; -1.476 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.024      ; 2.032      ;
; -1.476 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.024      ; 2.032      ;
; -1.476 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.024      ; 2.032      ;
; -1.476 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.024      ; 2.032      ;
; -1.476 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.024      ; 2.032      ;
; -1.476 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.024      ; 2.032      ;
; -1.476 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.024      ; 2.032      ;
; -1.475 ; T80s:cpu1|RD_n        ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.077     ; 1.930      ;
; -1.475 ; T80s:cpu1|RD_n        ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.077     ; 1.930      ;
; -1.475 ; T80s:cpu1|RD_n        ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.077     ; 1.930      ;
; -1.475 ; T80s:cpu1|RD_n        ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.077     ; 1.930      ;
; -1.475 ; T80s:cpu1|RD_n        ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.077     ; 1.930      ;
; -1.475 ; T80s:cpu1|RD_n        ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.077     ; 1.930      ;
; -1.475 ; T80s:cpu1|RD_n        ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.077     ; 1.930      ;
; -1.475 ; T80s:cpu1|RD_n        ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.077     ; 1.930      ;
; -1.475 ; T80s:cpu1|RD_n        ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.077     ; 1.930      ;
; -1.465 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.025      ; 2.022      ;
; -1.465 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.025      ; 2.022      ;
; -1.465 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.025      ; 2.022      ;
; -1.465 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.025      ; 2.022      ;
; -1.465 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.025      ; 2.022      ;
; -1.465 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.025      ; 2.022      ;
; -1.465 ; T80s:cpu1|T80:u0|A[5] ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.025      ; 2.022      ;
; -1.464 ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.076     ; 1.920      ;
; -1.464 ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.076     ; 1.920      ;
; -1.464 ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.076     ; 1.920      ;
; -1.464 ; T80s:cpu1|RD_n        ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.076     ; 1.920      ;
; -1.464 ; T80s:cpu1|RD_n        ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.076     ; 1.920      ;
; -1.464 ; T80s:cpu1|RD_n        ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.076     ; 1.920      ;
; -1.464 ; T80s:cpu1|RD_n        ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.076     ; 1.920      ;
; -1.433 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.024      ; 1.989      ;
; -1.433 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.024      ; 1.989      ;
; -1.433 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.024      ; 1.989      ;
; -1.433 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.024      ; 1.989      ;
; -1.433 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.024      ; 1.989      ;
; -1.433 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.024      ; 1.989      ;
; -1.433 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxState.dataBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.024      ; 1.989      ;
; -1.433 ; T80s:cpu1|T80:u0|A[4] ; bufferedUART:io1|rxState.stopBit ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.024      ; 1.989      ;
; -1.417 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.019      ; 1.968      ;
; -1.417 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.019      ; 1.968      ;
; -1.417 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.019      ; 1.968      ;
; -1.417 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.019      ; 1.968      ;
; -1.417 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.019      ; 1.968      ;
; -1.417 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.019      ; 1.968      ;
; -1.417 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.019      ; 1.968      ;
; -1.417 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.019      ; 1.968      ;
; -1.417 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.019      ; 1.968      ;
; -1.406 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.020      ; 1.958      ;
; -1.406 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.020      ; 1.958      ;
; -1.406 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.020      ; 1.958      ;
; -1.406 ; T80s:cpu1|WR_n        ; bufferedUART:io1|rxBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.020      ; 1.958      ;
; -1.406 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txBitCount[0]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.020      ; 1.958      ;
; -1.406 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txBitCount[2]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.020      ; 1.958      ;
; -1.406 ; T80s:cpu1|WR_n        ; bufferedUART:io1|txByteSent      ; cpuClock     ; serialClkCount[15] ; 0.500        ; 0.020      ; 1.958      ;
; -1.405 ; T80s:cpu1|T80:u0|A[0] ; bufferedUART:io1|txClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.355     ; 1.582      ;
; -1.405 ; T80s:cpu1|T80:u0|A[0] ; bufferedUART:io1|txClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.355     ; 1.582      ;
; -1.405 ; T80s:cpu1|T80:u0|A[0] ; bufferedUART:io1|txClockCount[2] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.355     ; 1.582      ;
; -1.405 ; T80s:cpu1|T80:u0|A[0] ; bufferedUART:io1|txClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.355     ; 1.582      ;
; -1.405 ; T80s:cpu1|T80:u0|A[0] ; bufferedUART:io1|txClockCount[4] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.355     ; 1.582      ;
; -1.405 ; T80s:cpu1|T80:u0|A[0] ; bufferedUART:io1|txBitCount[1]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.355     ; 1.582      ;
; -1.405 ; T80s:cpu1|T80:u0|A[0] ; bufferedUART:io1|txBitCount[3]   ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.355     ; 1.582      ;
; -1.405 ; T80s:cpu1|T80:u0|A[0] ; bufferedUART:io1|txClockCount[5] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.355     ; 1.582      ;
; -1.405 ; T80s:cpu1|T80:u0|A[0] ; bufferedUART:io1|txState.idle    ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.355     ; 1.582      ;
; -1.403 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxClockCount[0] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.077     ; 1.858      ;
; -1.403 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxClockCount[1] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.077     ; 1.858      ;
; -1.403 ; T80s:cpu1|T80:u0|A[6] ; bufferedUART:io1|rxClockCount[3] ; cpuClock     ; serialClkCount[15] ; 0.500        ; -0.077     ; 1.858      ;
+--------+-----------------------+----------------------------------+--------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'sdClock'                                                                                                                 ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.001 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 1.030      ;
; 0.001 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 1.030      ;
; 0.001 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 1.030      ;
; 0.001 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 1.030      ;
; 0.001 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 1.030      ;
; 0.001 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 1.030      ;
; 0.001 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 1.030      ;
; 0.001 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 1.030      ;
; 0.057 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 0.974      ;
; 0.057 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 0.974      ;
; 0.057 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 0.974      ;
; 0.057 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 0.974      ;
; 0.057 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 0.974      ;
; 0.057 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 0.974      ;
; 0.057 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 0.974      ;
; 0.057 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 1.000        ; -0.001     ; 0.974      ;
; 0.075 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 0.957      ;
; 0.131 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 1.000        ; 0.000      ; 0.901      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'T80s:cpu1|IORQ_n'                                                                                                              ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                       ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+
; 0.143 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 0.753      ; 1.142      ;
; 0.143 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read  ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 0.753      ; 1.142      ;
; 0.176 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 0.750      ; 1.106      ;
; 0.176 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read  ; sdClock      ; T80s:cpu1|IORQ_n ; 0.500        ; 0.750      ; 1.106      ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'serialClkCount[15]'                                                                                                            ;
+--------+------------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                          ; Launch Clock     ; Latch Clock        ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+
; -0.032 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.165      ; 1.426      ;
; -0.032 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.165      ; 1.426      ;
; -0.032 ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.165      ; 1.426      ;
; 0.048  ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.166      ; 1.507      ;
; 0.048  ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.166      ; 1.507      ;
; 0.048  ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.166      ; 1.507      ;
; 0.048  ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.166      ; 1.507      ;
; 0.048  ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.166      ; 1.507      ;
; 0.048  ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.166      ; 1.507      ;
; 0.048  ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.166      ; 1.507      ;
; 0.048  ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.166      ; 1.507      ;
; 0.161  ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.167      ; 1.621      ;
; 0.161  ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.167      ; 1.621      ;
; 0.161  ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.167      ; 1.621      ;
; 0.161  ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.167      ; 1.621      ;
; 0.161  ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.167      ; 1.621      ;
; 0.161  ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.167      ; 1.621      ;
; 0.161  ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.167      ; 1.621      ;
; 0.172  ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.166      ; 1.631      ;
; 0.172  ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.166      ; 1.631      ;
; 0.172  ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.166      ; 1.631      ;
; 0.172  ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.166      ; 1.631      ;
; 0.172  ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.166      ; 1.631      ;
; 0.172  ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.166      ; 1.631      ;
; 0.172  ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.166      ; 1.631      ;
; 0.172  ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.166      ; 1.631      ;
; 0.172  ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0.000        ; 1.166      ; 1.631      ;
; 0.468  ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.165      ; 1.426      ;
; 0.468  ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.165      ; 1.426      ;
; 0.468  ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.165      ; 1.426      ;
; 0.548  ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.166      ; 1.507      ;
; 0.548  ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.166      ; 1.507      ;
; 0.548  ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.166      ; 1.507      ;
; 0.548  ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.166      ; 1.507      ;
; 0.548  ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.166      ; 1.507      ;
; 0.548  ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.166      ; 1.507      ;
; 0.548  ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxState.dataBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.166      ; 1.507      ;
; 0.548  ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxState.stopBit ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.166      ; 1.507      ;
; 0.661  ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.167      ; 1.621      ;
; 0.661  ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.167      ; 1.621      ;
; 0.661  ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.167      ; 1.621      ;
; 0.661  ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|rxBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.167      ; 1.621      ;
; 0.661  ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txBitCount[0]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.167      ; 1.621      ;
; 0.661  ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txBitCount[2]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.167      ; 1.621      ;
; 0.661  ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txByteSent      ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.167      ; 1.621      ;
; 0.672  ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txClockCount[0] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.166      ; 1.631      ;
; 0.672  ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txClockCount[1] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.166      ; 1.631      ;
; 0.672  ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txClockCount[2] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.166      ; 1.631      ;
; 0.672  ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txClockCount[3] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.166      ; 1.631      ;
; 0.672  ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txClockCount[4] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.166      ; 1.631      ;
; 0.672  ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txBitCount[1]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.166      ; 1.631      ;
; 0.672  ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txBitCount[3]   ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.166      ; 1.631      ;
; 0.672  ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txClockCount[5] ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.166      ; 1.631      ;
; 0.672  ; T80s:cpu1|IORQ_n       ; bufferedUART:io1|txState.idle    ; T80s:cpu1|IORQ_n ; serialClkCount[15] ; -0.500       ; 1.166      ; 1.631      ;
; 1.763  ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; -0.367     ; 1.048      ;
; 1.763  ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; -0.367     ; 1.048      ;
; 1.763  ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; -0.367     ; 1.048      ;
; 1.843  ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; -0.366     ; 1.129      ;
; 1.843  ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; -0.366     ; 1.129      ;
; 1.843  ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; -0.366     ; 1.129      ;
; 1.843  ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; -0.366     ; 1.129      ;
; 1.843  ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; -0.366     ; 1.129      ;
; 1.843  ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; -0.366     ; 1.129      ;
; 1.843  ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; -0.366     ; 1.129      ;
; 1.843  ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; -0.366     ; 1.129      ;
; 1.850  ; T80s:cpu1|T80:u0|A[3]  ; bufferedUART:io1|rxState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; -0.078     ; 1.424      ;
; 1.850  ; T80s:cpu1|T80:u0|A[3]  ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; -0.078     ; 1.424      ;
; 1.850  ; T80s:cpu1|T80:u0|A[3]  ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; -0.078     ; 1.424      ;
; 1.895  ; T80s:cpu1|T80:u0|A[1]  ; bufferedUART:io1|rxState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.023      ; 1.570      ;
; 1.895  ; T80s:cpu1|T80:u0|A[1]  ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.023      ; 1.570      ;
; 1.895  ; T80s:cpu1|T80:u0|A[1]  ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.023      ; 1.570      ;
; 1.911  ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|rxState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; -0.364     ; 1.199      ;
; 1.911  ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; -0.364     ; 1.199      ;
; 1.911  ; T80s:cpu1|T80:u0|DO[0] ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; -0.364     ; 1.199      ;
; 1.930  ; T80s:cpu1|T80:u0|A[3]  ; bufferedUART:io1|rxClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; -0.077     ; 1.505      ;
; 1.930  ; T80s:cpu1|T80:u0|A[3]  ; bufferedUART:io1|rxClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; -0.077     ; 1.505      ;
; 1.930  ; T80s:cpu1|T80:u0|A[3]  ; bufferedUART:io1|rxClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; -0.077     ; 1.505      ;
; 1.930  ; T80s:cpu1|T80:u0|A[3]  ; bufferedUART:io1|rxClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; -0.077     ; 1.505      ;
; 1.930  ; T80s:cpu1|T80:u0|A[3]  ; bufferedUART:io1|rxClockCount[5] ; cpuClock         ; serialClkCount[15] ; -0.500       ; -0.077     ; 1.505      ;
; 1.930  ; T80s:cpu1|T80:u0|A[3]  ; bufferedUART:io1|rxClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; -0.077     ; 1.505      ;
; 1.930  ; T80s:cpu1|T80:u0|A[3]  ; bufferedUART:io1|rxState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; -0.077     ; 1.505      ;
; 1.930  ; T80s:cpu1|T80:u0|A[3]  ; bufferedUART:io1|rxState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; -0.077     ; 1.505      ;
; 1.939  ; T80s:cpu1|T80:u0|A[2]  ; bufferedUART:io1|rxState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; -0.078     ; 1.513      ;
; 1.939  ; T80s:cpu1|T80:u0|A[2]  ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; -0.078     ; 1.513      ;
; 1.939  ; T80s:cpu1|T80:u0|A[2]  ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; -0.078     ; 1.513      ;
; 1.941  ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|rxState.idle    ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.023      ; 1.616      ;
; 1.941  ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|txState.stopBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.023      ; 1.616      ;
; 1.941  ; T80s:cpu1|T80:u0|A[7]  ; bufferedUART:io1|txState.dataBit ; cpuClock         ; serialClkCount[15] ; -0.500       ; 0.023      ; 1.616      ;
; 1.956  ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; -0.365     ; 1.243      ;
; 1.956  ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[1]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; -0.365     ; 1.243      ;
; 1.956  ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; -0.365     ; 1.243      ;
; 1.956  ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|rxBitCount[3]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; -0.365     ; 1.243      ;
; 1.956  ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[0]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; -0.365     ; 1.243      ;
; 1.956  ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txBitCount[2]   ; cpuClock         ; serialClkCount[15] ; -0.500       ; -0.365     ; 1.243      ;
; 1.956  ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txByteSent      ; cpuClock         ; serialClkCount[15] ; -0.500       ; -0.365     ; 1.243      ;
; 1.967  ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[0] ; cpuClock         ; serialClkCount[15] ; -0.500       ; -0.366     ; 1.253      ;
; 1.967  ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[1] ; cpuClock         ; serialClkCount[15] ; -0.500       ; -0.366     ; 1.253      ;
; 1.967  ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[2] ; cpuClock         ; serialClkCount[15] ; -0.500       ; -0.366     ; 1.253      ;
; 1.967  ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[3] ; cpuClock         ; serialClkCount[15] ; -0.500       ; -0.366     ; 1.253      ;
; 1.967  ; T80s:cpu1|T80:u0|DO[1] ; bufferedUART:io1|txClockCount[4] ; cpuClock         ; serialClkCount[15] ; -0.500       ; -0.366     ; 1.253      ;
+--------+------------------------+----------------------------------+------------------+--------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'T80s:cpu1|IORQ_n'                                                                                                               ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                       ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+
; 0.492 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_write ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 0.962      ; 1.106      ;
; 0.492 ; sd_controller:sd1|block_start_ack ; sd_controller:sd1|block_read  ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 0.962      ; 1.106      ;
; 0.525 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_write ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 0.965      ; 1.142      ;
; 0.525 ; sd_controller:sd1|init_busy       ; sd_controller:sd1|block_read  ; sdClock      ; T80s:cpu1|IORQ_n ; -0.500       ; 0.965      ; 1.142      ;
+-------+-----------------------------------+-------------------------------+--------------+------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'sdClock'                                                                                                                  ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.749 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.901      ;
; 0.805 ; sd_controller:sd1|block_busy ; sd_controller:sd1|driveLED        ; sdClock      ; sdClock     ; 0.000        ; 0.000      ; 0.957      ;
; 0.823 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 0.974      ;
; 0.823 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 0.974      ;
; 0.823 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 0.974      ;
; 0.823 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 0.974      ;
; 0.823 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 0.974      ;
; 0.823 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 0.974      ;
; 0.823 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 0.974      ;
; 0.823 ; sd_controller:sd1|init_busy  ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 0.974      ;
; 0.879 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[1] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 1.030      ;
; 0.879 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[2] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 1.030      ;
; 0.879 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[4] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 1.030      ;
; 0.879 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[5] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 1.030      ;
; 0.879 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[6] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 1.030      ;
; 0.879 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[7] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 1.030      ;
; 0.879 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[3] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 1.030      ;
; 0.879 ; sd_controller:sd1|block_busy ; sd_controller:sd1|led_on_count[0] ; sdClock      ; sdClock     ; 0.000        ; -0.001     ; 1.030      ;
+-------+------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a0~portb_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk   ; Rise       ; SBCTextDisplayRGB:io2|DisplayRam2K:\GEN_2KATTRAM:dispAttRam|altsyncram:altsyncram_component|altsyncram_v272:auto_generated|ram_block1a1~portb_address_reg5  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'T80s:cpu1|IORQ_n'                                                                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+
; -1.378 ; -0.378       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[5]    ;
; -1.378 ; -0.378       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[5]    ;
; -1.378 ; -0.378       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[6]    ;
; -1.378 ; -0.378       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[6]    ;
; -1.378 ; -0.378       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[7]    ;
; -1.378 ; -0.378       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|controlReg[7]    ;
; -1.378 ; -0.378       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ;
; -1.378 ; -0.378       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[0] ;
; -1.378 ; -0.378       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[1] ;
; -1.378 ; -0.378       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[1] ;
; -1.378 ; -0.378       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ;
; -1.378 ; -0.378       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[2] ;
; -1.378 ; -0.378       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[3] ;
; -1.378 ; -0.378       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[3] ;
; -1.378 ; -0.378       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ;
; -1.378 ; -0.378       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[4] ;
; -1.378 ; -0.378       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[5] ;
; -1.378 ; -0.378       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[5] ;
; -1.378 ; -0.378       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[6] ;
; -1.378 ; -0.378       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[6] ;
; -1.378 ; -0.378       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[7] ;
; -1.378 ; -0.378       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteLatch[7] ;
; -1.378 ; -0.378       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteWritten  ;
; -1.378 ; -0.378       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; SBCTextDisplayRGB:io2|dispByteWritten  ;
; -1.281 ; -0.281       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -1.281 ; -0.281       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[0]       ;
; -1.281 ; -0.281       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -1.281 ; -0.281       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[1]       ;
; -1.281 ; -0.281       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -1.281 ; -0.281       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[2]       ;
; -1.281 ; -0.281       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -1.281 ; -0.281       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[3]       ;
; -1.281 ; -0.281       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -1.281 ; -0.281       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[4]       ;
; -1.281 ; -0.281       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -1.281 ; -0.281       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[5]       ;
; -1.281 ; -0.281       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -1.281 ; -0.281       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[6]       ;
; -1.281 ; -0.281       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -1.281 ; -0.281       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|dataOut[7]       ;
; -1.281 ; -0.281       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -1.281 ; -0.281       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[0] ;
; -1.281 ; -0.281       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -1.281 ; -0.281       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[1] ;
; -1.281 ; -0.281       ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -1.281 ; -0.281       ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Rise       ; SBCTextDisplayRGB:io2|kbReadPointer[2] ;
; -0.836 ; 0.164        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag       ;
; -0.836 ; 0.164        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|host_read_flag       ;
; -0.712 ; 0.288        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[10]          ;
; -0.712 ; 0.288        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[10]          ;
; -0.712 ; 0.288        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[11]          ;
; -0.712 ; 0.288        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[11]          ;
; -0.712 ; 0.288        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[12]          ;
; -0.712 ; 0.288        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[12]          ;
; -0.712 ; 0.288        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[13]          ;
; -0.712 ; 0.288        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[13]          ;
; -0.712 ; 0.288        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[14]          ;
; -0.712 ; 0.288        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[14]          ;
; -0.712 ; 0.288        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[15]          ;
; -0.712 ; 0.288        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[15]          ;
; -0.712 ; 0.288        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[16]          ;
; -0.712 ; 0.288        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[16]          ;
; -0.712 ; 0.288        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[17]          ;
; -0.712 ; 0.288        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[17]          ;
; -0.712 ; 0.288        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[18]          ;
; -0.712 ; 0.288        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[18]          ;
; -0.712 ; 0.288        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[19]          ;
; -0.712 ; 0.288        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[19]          ;
; -0.712 ; 0.288        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[20]          ;
; -0.712 ; 0.288        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[20]          ;
; -0.712 ; 0.288        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[21]          ;
; -0.712 ; 0.288        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[21]          ;
; -0.712 ; 0.288        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[22]          ;
; -0.712 ; 0.288        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[22]          ;
; -0.712 ; 0.288        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[23]          ;
; -0.712 ; 0.288        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[23]          ;
; -0.712 ; 0.288        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[24]          ;
; -0.712 ; 0.288        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[24]          ;
; -0.712 ; 0.288        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[25]          ;
; -0.712 ; 0.288        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[25]          ;
; -0.712 ; 0.288        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[26]          ;
; -0.712 ; 0.288        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[26]          ;
; -0.712 ; 0.288        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[27]          ;
; -0.712 ; 0.288        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[27]          ;
; -0.712 ; 0.288        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[28]          ;
; -0.712 ; 0.288        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[28]          ;
; -0.712 ; 0.288        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[29]          ;
; -0.712 ; 0.288        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[29]          ;
; -0.712 ; 0.288        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[30]          ;
; -0.712 ; 0.288        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[30]          ;
; -0.712 ; 0.288        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[31]          ;
; -0.712 ; 0.288        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[31]          ;
; -0.712 ; 0.288        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[9]           ;
; -0.712 ; 0.288        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|address[9]           ;
; -0.712 ; 0.288        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|block_read           ;
; -0.712 ; 0.288        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|block_read           ;
; -0.712 ; 0.288        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|block_write          ;
; -0.712 ; 0.288        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|block_write          ;
; -0.712 ; 0.288        ; 1.000          ; High Pulse Width ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[0]       ;
; -0.712 ; 0.288        ; 1.000          ; Low Pulse Width  ; T80s:cpu1|IORQ_n ; Fall       ; sd_controller:sd1|din_latched[0]       ;
+--------+--------------+----------------+------------------+------------------+------------+----------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'cpuClock'                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|DI_Reg[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|IORQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|MREQ_n              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|RD_n                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ACC[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|ALU_Op_r[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|A[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Alternate    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Ap[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Arith16_r    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; cpuClock ; Rise       ; T80s:cpu1|T80:u0|Auto_Wait_t1 ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'serialClkCount[15]'                                                                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBitCount[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~100  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~101  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~102  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~103  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~104  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~105  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~106  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~107  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~108  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~109  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~110  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~111  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~112  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~113  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~114  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~115  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~116  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~117  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~118  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~119  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~120  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~121  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~122  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~123  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~124  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~125  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~126  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~127  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~128  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~129  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~13   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~130  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~131  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~132  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~133  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~134  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~135  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~136  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~137  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~138  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~139  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~14   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~140  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~15   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~16   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; serialClkCount[15] ; Fall       ; bufferedUART:io1|rxBuffer~17   ;
+--------+--------------+----------------+------------------+--------------------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'sdClock'                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|bit_counter[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|block_busy      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|block_busy      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|block_start_ack ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|block_start_ack ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|byte_counter[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_mode        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_mode        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[13]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[13]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[14]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[14]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[15]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[15]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[16]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[16]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[17]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[17]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[18]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[18]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[19]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[19]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[20]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[20]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[21]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[21]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[22]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[22]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[23]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[23]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[24]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[24]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[25]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[25]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[26]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[26]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[27]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[27]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[28]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[28]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[29]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[29]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[30]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[30]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[31]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[31]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[32]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[32]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[33]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[33]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[34]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[34]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[35]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[35]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[36]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; sdClock ; Rise       ; sd_controller:sd1|cmd_out[36]     ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; n_reset      ; clk        ; 4.499 ; 4.499 ; Fall       ; clk             ;
; ps2Clk       ; clk        ; 3.593 ; 3.593 ; Fall       ; clk             ;
; ps2Data      ; clk        ; 2.560 ; 2.560 ; Fall       ; clk             ;
; rxd1         ; clk        ; 3.308 ; 3.308 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; 3.189 ; 3.189 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 2.837 ; 2.837 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 3.027 ; 3.027 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 2.891 ; 2.891 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 3.024 ; 3.024 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 2.954 ; 2.954 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 3.056 ; 3.056 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 3.128 ; 3.128 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 3.189 ; 3.189 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; 4.040 ; 4.040 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; 4.203 ; 4.203 ; Rise       ; sdClock         ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -2.411 ; -2.411 ; Fall       ; clk             ;
; ps2Clk       ; clk        ; -2.647 ; -2.647 ; Fall       ; clk             ;
; ps2Data      ; clk        ; -2.440 ; -2.440 ; Fall       ; clk             ;
; rxd1         ; clk        ; -2.364 ; -2.364 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; -2.534 ; -2.534 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -2.554 ; -2.554 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -2.534 ; -2.534 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -2.608 ; -2.608 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -2.740 ; -2.740 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -2.669 ; -2.669 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -2.689 ; -2.689 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -2.841 ; -2.841 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -2.824 ; -2.824 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; -2.623 ; -2.623 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; -2.398 ; -2.398 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                   ;
+------------------+--------------------+-------+-------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+-------+-------+------------+--------------------+
; n_ChipSS         ; T80s:cpu1|IORQ_n   ;       ; 2.910 ; Rise       ; T80s:cpu1|IORQ_n   ;
; n_ChipSS         ; T80s:cpu1|IORQ_n   ; 2.910 ;       ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 3.566 ; 3.566 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 4.746 ; 4.746 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 4.680 ; 4.680 ; Fall       ; T80s:cpu1|IORQ_n   ;
; ioOut8[*]        ; clk                ; 4.110 ; 4.110 ; Rise       ; clk                ;
;  ioOut8[0]       ; clk                ; 4.080 ; 4.080 ; Rise       ; clk                ;
;  ioOut8[1]       ; clk                ; 3.777 ; 3.777 ; Rise       ; clk                ;
;  ioOut8[2]       ; clk                ; 3.941 ; 3.941 ; Rise       ; clk                ;
;  ioOut8[3]       ; clk                ; 3.990 ; 3.990 ; Rise       ; clk                ;
;  ioOut8[4]       ; clk                ; 3.899 ; 3.899 ; Rise       ; clk                ;
;  ioOut8[5]       ; clk                ; 3.893 ; 3.893 ; Rise       ; clk                ;
;  ioOut8[6]       ; clk                ; 3.956 ; 3.956 ; Rise       ; clk                ;
;  ioOut8[7]       ; clk                ; 4.110 ; 4.110 ; Rise       ; clk                ;
; hSync            ; clk                ; 4.448 ; 4.448 ; Fall       ; clk                ;
; ps2Clk           ; clk                ; 4.072 ; 4.072 ; Fall       ; clk                ;
; ps2Data          ; clk                ; 3.929 ; 3.929 ; Fall       ; clk                ;
; rts1             ; clk                ; 3.810 ; 3.810 ; Fall       ; clk                ;
; vSync            ; clk                ; 4.236 ; 4.236 ; Fall       ; clk                ;
; video            ; clk                ; 4.187 ; 4.187 ; Fall       ; clk                ;
; videoB0          ; clk                ; 3.641 ; 3.641 ; Fall       ; clk                ;
; videoB1          ; clk                ; 3.637 ; 3.637 ; Fall       ; clk                ;
; videoG0          ; clk                ; 3.744 ; 3.744 ; Fall       ; clk                ;
; videoG1          ; clk                ; 3.636 ; 3.636 ; Fall       ; clk                ;
; videoR0          ; clk                ; 3.773 ; 3.773 ; Fall       ; clk                ;
; videoR1          ; clk                ; 3.732 ; 3.732 ; Fall       ; clk                ;
; videoSync        ; clk                ; 4.608 ; 4.608 ; Fall       ; clk                ;
; n_ChipSS         ; cpuClock           ; 4.558 ; 4.558 ; Rise       ; cpuClock           ;
; n_sRamCS         ; cpuClock           ; 4.443 ; 4.443 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 5.623 ; 5.623 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 5.557 ; 5.557 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 4.472 ; 4.472 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 4.472 ; 4.472 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 3.795 ; 3.795 ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 3.879 ; 3.879 ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 3.900 ; 3.900 ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 3.774 ; 3.774 ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 4.092 ; 4.092 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 4.240 ; 4.240 ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 4.355 ; 4.355 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 4.239 ; 4.239 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 4.194 ; 4.194 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 4.065 ; 4.065 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 4.042 ; 4.042 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 4.450 ; 4.450 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 4.041 ; 4.041 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 3.885 ; 3.885 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 4.094 ; 4.094 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 4.551 ; 4.551 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 4.551 ; 4.551 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 4.214 ; 4.214 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 4.241 ; 4.241 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 3.999 ; 3.999 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 4.260 ; 4.260 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 3.880 ; 3.880 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 3.798 ; 3.798 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 3.953 ; 3.953 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 3.510 ; 3.510 ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 3.566 ; 3.566 ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 4.399 ; 4.399 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 4.012 ; 4.012 ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 3.799 ; 3.799 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+-------+-------+------------+--------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+------------------+--------------------+-------+-------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+-------+-------+------------+--------------------+
; n_ChipSS         ; T80s:cpu1|IORQ_n   ;       ; 2.830 ; Rise       ; T80s:cpu1|IORQ_n   ;
; n_ChipSS         ; T80s:cpu1|IORQ_n   ; 2.830 ;       ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 3.566 ; 3.566 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 4.746 ; 4.746 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 4.680 ; 4.680 ; Fall       ; T80s:cpu1|IORQ_n   ;
; ioOut8[*]        ; clk                ; 3.777 ; 3.777 ; Rise       ; clk                ;
;  ioOut8[0]       ; clk                ; 4.080 ; 4.080 ; Rise       ; clk                ;
;  ioOut8[1]       ; clk                ; 3.777 ; 3.777 ; Rise       ; clk                ;
;  ioOut8[2]       ; clk                ; 3.941 ; 3.941 ; Rise       ; clk                ;
;  ioOut8[3]       ; clk                ; 3.990 ; 3.990 ; Rise       ; clk                ;
;  ioOut8[4]       ; clk                ; 3.899 ; 3.899 ; Rise       ; clk                ;
;  ioOut8[5]       ; clk                ; 3.893 ; 3.893 ; Rise       ; clk                ;
;  ioOut8[6]       ; clk                ; 3.956 ; 3.956 ; Rise       ; clk                ;
;  ioOut8[7]       ; clk                ; 4.110 ; 4.110 ; Rise       ; clk                ;
; hSync            ; clk                ; 4.448 ; 4.448 ; Fall       ; clk                ;
; ps2Clk           ; clk                ; 4.072 ; 4.072 ; Fall       ; clk                ;
; ps2Data          ; clk                ; 3.929 ; 3.929 ; Fall       ; clk                ;
; rts1             ; clk                ; 3.810 ; 3.810 ; Fall       ; clk                ;
; vSync            ; clk                ; 4.236 ; 4.236 ; Fall       ; clk                ;
; video            ; clk                ; 4.187 ; 4.187 ; Fall       ; clk                ;
; videoB0          ; clk                ; 3.641 ; 3.641 ; Fall       ; clk                ;
; videoB1          ; clk                ; 3.637 ; 3.637 ; Fall       ; clk                ;
; videoG0          ; clk                ; 3.744 ; 3.744 ; Fall       ; clk                ;
; videoG1          ; clk                ; 3.636 ; 3.636 ; Fall       ; clk                ;
; videoR0          ; clk                ; 3.773 ; 3.773 ; Fall       ; clk                ;
; videoR1          ; clk                ; 3.732 ; 3.732 ; Fall       ; clk                ;
; videoSync        ; clk                ; 4.399 ; 4.399 ; Fall       ; clk                ;
; n_ChipSS         ; cpuClock           ; 4.015 ; 4.015 ; Rise       ; cpuClock           ;
; n_sRamCS         ; cpuClock           ; 4.033 ; 4.033 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 4.150 ; 4.150 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 4.086 ; 4.086 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 3.774 ; 3.774 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 4.472 ; 4.472 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 3.795 ; 3.795 ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 3.879 ; 3.879 ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 3.900 ; 3.900 ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 3.774 ; 3.774 ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 4.092 ; 4.092 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 4.240 ; 4.240 ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 4.355 ; 4.355 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 4.239 ; 4.239 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 4.194 ; 4.194 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 4.065 ; 4.065 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 4.042 ; 4.042 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 4.450 ; 4.450 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 4.041 ; 4.041 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 3.885 ; 3.885 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 4.094 ; 4.094 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 3.798 ; 3.798 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 4.551 ; 4.551 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 4.214 ; 4.214 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 4.241 ; 4.241 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 3.999 ; 3.999 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 4.260 ; 4.260 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 3.880 ; 3.880 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 3.798 ; 3.798 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 3.953 ; 3.953 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 3.510 ; 3.510 ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 3.566 ; 3.566 ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 4.291 ; 4.291 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 4.012 ; 4.012 ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 3.799 ; 3.799 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+-------+-------+------------+--------------------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 4.033 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 4.251 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 4.033 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 4.127 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 4.127 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 4.127 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 4.241 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 4.258 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 4.258 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 3.855 ;      ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 4.073 ;      ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 3.855 ;      ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 3.949 ;      ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 3.949 ;      ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 3.949 ;      ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 4.063 ;      ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 4.080 ;      ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 4.080 ;      ; Rise       ; cpuClock        ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 4.033     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 4.251     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 4.033     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 4.127     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 4.127     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 4.127     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 4.241     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 4.258     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 4.258     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; sramData[*]  ; cpuClock   ; 3.855     ;           ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 4.073     ;           ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 3.855     ;           ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 3.949     ;           ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 3.949     ;           ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 3.949     ;           ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 4.063     ;           ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 4.080     ;           ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 4.080     ;           ; Rise       ; cpuClock        ;
+--------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                   ;
+---------------------+------------+---------+----------+---------+---------------------+
; Clock               ; Setup      ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------+------------+---------+----------+---------+---------------------+
; Worst-case Slack    ; -17.753    ; -3.696  ; -6.328   ; -0.032  ; -3.579              ;
;  T80s:cpu1|IORQ_n   ; -6.436     ; -3.696  ; 0.004    ; 0.001   ; -3.579              ;
;  clk                ; -17.607    ; -2.272  ; N/A      ; N/A     ; -2.567              ;
;  cpuClock           ; -17.753    ; 0.123   ; N/A      ; N/A     ; -0.742              ;
;  sdClock            ; -7.569     ; 0.215   ; -1.526   ; 0.749   ; -0.742              ;
;  serialClkCount[15] ; -8.237     ; -0.054  ; -6.328   ; -0.032  ; -0.742              ;
; Design-wide TNS     ; -13269.088 ; -63.334 ; -178.563 ; -0.096  ; -4276.297           ;
;  T80s:cpu1|IORQ_n   ; -276.168   ; -61.062 ; 0.000    ; 0.000   ; -449.280            ;
;  clk                ; -6382.862  ; -5.088  ; N/A      ; N/A     ; -2838.673           ;
;  cpuClock           ; -4617.524  ; 0.000   ; N/A      ; N/A     ; -513.464            ;
;  sdClock            ; -768.978   ; 0.000   ; -13.514  ; 0.000   ; -210.728            ;
;  serialClkCount[15] ; -1223.556  ; -0.090  ; -165.049 ; -0.096  ; -264.152            ;
+---------------------+------------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; 11.597 ; 11.597 ; Fall       ; clk             ;
; ps2Clk       ; clk        ; 8.633  ; 8.633  ; Fall       ; clk             ;
; ps2Data      ; clk        ; 5.822  ; 5.822  ; Fall       ; clk             ;
; rxd1         ; clk        ; 8.122  ; 8.122  ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; 7.720  ; 7.720  ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; 6.692  ; 6.692  ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; 7.319  ; 7.319  ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; 6.884  ; 6.884  ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; 7.284  ; 7.284  ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; 7.145  ; 7.145  ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; 7.460  ; 7.460  ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; 7.584  ; 7.584  ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; 7.720  ; 7.720  ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; 9.281  ; 9.281  ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; 9.942  ; 9.942  ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; n_reset      ; clk        ; -2.411 ; -2.411 ; Fall       ; clk             ;
; ps2Clk       ; clk        ; -2.647 ; -2.647 ; Fall       ; clk             ;
; ps2Data      ; clk        ; -2.440 ; -2.440 ; Fall       ; clk             ;
; rxd1         ; clk        ; -2.364 ; -2.364 ; Fall       ; clk             ;
; sramData[*]  ; cpuClock   ; -2.534 ; -2.534 ; Rise       ; cpuClock        ;
;  sramData[0] ; cpuClock   ; -2.554 ; -2.554 ; Rise       ; cpuClock        ;
;  sramData[1] ; cpuClock   ; -2.534 ; -2.534 ; Rise       ; cpuClock        ;
;  sramData[2] ; cpuClock   ; -2.608 ; -2.608 ; Rise       ; cpuClock        ;
;  sramData[3] ; cpuClock   ; -2.740 ; -2.740 ; Rise       ; cpuClock        ;
;  sramData[4] ; cpuClock   ; -2.669 ; -2.669 ; Rise       ; cpuClock        ;
;  sramData[5] ; cpuClock   ; -2.689 ; -2.689 ; Rise       ; cpuClock        ;
;  sramData[6] ; cpuClock   ; -2.841 ; -2.841 ; Rise       ; cpuClock        ;
;  sramData[7] ; cpuClock   ; -2.824 ; -2.824 ; Rise       ; cpuClock        ;
; n_reset      ; sdClock    ; -2.623 ; -2.623 ; Rise       ; sdClock         ;
; sdMISO       ; sdClock    ; -2.398 ; -2.398 ; Rise       ; sdClock         ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                     ;
+------------------+--------------------+--------+--------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+--------+--------+------------+--------------------+
; n_ChipSS         ; T80s:cpu1|IORQ_n   ;        ; 7.555  ; Rise       ; T80s:cpu1|IORQ_n   ;
; n_ChipSS         ; T80s:cpu1|IORQ_n   ; 7.555  ;        ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 9.017  ; 9.017  ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 12.612 ; 12.612 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 12.564 ; 12.564 ; Fall       ; T80s:cpu1|IORQ_n   ;
; ioOut8[*]        ; clk                ; 9.444  ; 9.444  ; Rise       ; clk                ;
;  ioOut8[0]       ; clk                ; 9.385  ; 9.385  ; Rise       ; clk                ;
;  ioOut8[1]       ; clk                ; 8.207  ; 8.207  ; Rise       ; clk                ;
;  ioOut8[2]       ; clk                ; 8.799  ; 8.799  ; Rise       ; clk                ;
;  ioOut8[3]       ; clk                ; 8.928  ; 8.928  ; Rise       ; clk                ;
;  ioOut8[4]       ; clk                ; 8.722  ; 8.722  ; Rise       ; clk                ;
;  ioOut8[5]       ; clk                ; 8.707  ; 8.707  ; Rise       ; clk                ;
;  ioOut8[6]       ; clk                ; 8.832  ; 8.832  ; Rise       ; clk                ;
;  ioOut8[7]       ; clk                ; 9.444  ; 9.444  ; Rise       ; clk                ;
; hSync            ; clk                ; 10.348 ; 10.348 ; Fall       ; clk                ;
; ps2Clk           ; clk                ; 9.174  ; 9.174  ; Fall       ; clk                ;
; ps2Data          ; clk                ; 8.562  ; 8.562  ; Fall       ; clk                ;
; rts1             ; clk                ; 8.269  ; 8.269  ; Fall       ; clk                ;
; vSync            ; clk                ; 9.369  ; 9.369  ; Fall       ; clk                ;
; video            ; clk                ; 9.626  ; 9.626  ; Fall       ; clk                ;
; videoB0          ; clk                ; 7.941  ; 7.941  ; Fall       ; clk                ;
; videoB1          ; clk                ; 7.937  ; 7.937  ; Fall       ; clk                ;
; videoG0          ; clk                ; 8.295  ; 8.295  ; Fall       ; clk                ;
; videoG1          ; clk                ; 7.931  ; 7.931  ; Fall       ; clk                ;
; videoR0          ; clk                ; 8.331  ; 8.331  ; Fall       ; clk                ;
; videoR1          ; clk                ; 8.138  ; 8.138  ; Fall       ; clk                ;
; videoSync        ; clk                ; 11.147 ; 11.147 ; Fall       ; clk                ;
; n_ChipSS         ; cpuClock           ; 12.154 ; 12.154 ; Rise       ; cpuClock           ;
; n_sRamCS         ; cpuClock           ; 10.820 ; 10.820 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 14.415 ; 14.415 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 14.367 ; 14.367 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 11.047 ; 11.047 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 10.582 ; 10.582 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 9.372  ; 9.372  ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 9.410  ; 9.410  ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 9.712  ; 9.712  ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 9.234  ; 9.234  ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 10.395 ; 10.395 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 10.706 ; 10.706 ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 11.047 ; 11.047 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 10.047 ; 10.047 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 10.006 ; 10.006 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 9.622  ; 9.622  ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 9.558  ; 9.558  ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 11.001 ; 11.001 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 9.808  ; 9.808  ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 9.171  ; 9.171  ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 9.875  ; 9.875  ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 10.700 ; 10.700 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 10.700 ; 10.700 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 9.926  ; 9.926  ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 10.050 ; 10.050 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 9.467  ; 9.467  ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 10.285 ; 10.285 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 9.108  ; 9.108  ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 8.795  ; 8.795  ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 9.220  ; 9.220  ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 8.168  ; 8.168  ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 8.287  ; 8.287  ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 10.864 ; 10.864 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 9.612  ; 9.612  ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 8.641  ; 8.641  ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+--------+--------+------------+--------------------+


+-----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                           ;
+------------------+--------------------+-------+-------+------------+--------------------+
; Data Port        ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+------------------+--------------------+-------+-------+------------+--------------------+
; n_ChipSS         ; T80s:cpu1|IORQ_n   ;       ; 2.830 ; Rise       ; T80s:cpu1|IORQ_n   ;
; n_ChipSS         ; T80s:cpu1|IORQ_n   ; 2.830 ;       ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamCS         ; T80s:cpu1|IORQ_n   ; 3.566 ; 3.566 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamOE         ; T80s:cpu1|IORQ_n   ; 4.746 ; 4.746 ; Fall       ; T80s:cpu1|IORQ_n   ;
; n_sRamWE         ; T80s:cpu1|IORQ_n   ; 4.680 ; 4.680 ; Fall       ; T80s:cpu1|IORQ_n   ;
; ioOut8[*]        ; clk                ; 3.777 ; 3.777 ; Rise       ; clk                ;
;  ioOut8[0]       ; clk                ; 4.080 ; 4.080 ; Rise       ; clk                ;
;  ioOut8[1]       ; clk                ; 3.777 ; 3.777 ; Rise       ; clk                ;
;  ioOut8[2]       ; clk                ; 3.941 ; 3.941 ; Rise       ; clk                ;
;  ioOut8[3]       ; clk                ; 3.990 ; 3.990 ; Rise       ; clk                ;
;  ioOut8[4]       ; clk                ; 3.899 ; 3.899 ; Rise       ; clk                ;
;  ioOut8[5]       ; clk                ; 3.893 ; 3.893 ; Rise       ; clk                ;
;  ioOut8[6]       ; clk                ; 3.956 ; 3.956 ; Rise       ; clk                ;
;  ioOut8[7]       ; clk                ; 4.110 ; 4.110 ; Rise       ; clk                ;
; hSync            ; clk                ; 4.448 ; 4.448 ; Fall       ; clk                ;
; ps2Clk           ; clk                ; 4.072 ; 4.072 ; Fall       ; clk                ;
; ps2Data          ; clk                ; 3.929 ; 3.929 ; Fall       ; clk                ;
; rts1             ; clk                ; 3.810 ; 3.810 ; Fall       ; clk                ;
; vSync            ; clk                ; 4.236 ; 4.236 ; Fall       ; clk                ;
; video            ; clk                ; 4.187 ; 4.187 ; Fall       ; clk                ;
; videoB0          ; clk                ; 3.641 ; 3.641 ; Fall       ; clk                ;
; videoB1          ; clk                ; 3.637 ; 3.637 ; Fall       ; clk                ;
; videoG0          ; clk                ; 3.744 ; 3.744 ; Fall       ; clk                ;
; videoG1          ; clk                ; 3.636 ; 3.636 ; Fall       ; clk                ;
; videoR0          ; clk                ; 3.773 ; 3.773 ; Fall       ; clk                ;
; videoR1          ; clk                ; 3.732 ; 3.732 ; Fall       ; clk                ;
; videoSync        ; clk                ; 4.399 ; 4.399 ; Fall       ; clk                ;
; n_ChipSS         ; cpuClock           ; 4.015 ; 4.015 ; Rise       ; cpuClock           ;
; n_sRamCS         ; cpuClock           ; 4.033 ; 4.033 ; Rise       ; cpuClock           ;
; n_sRamOE         ; cpuClock           ; 4.150 ; 4.150 ; Rise       ; cpuClock           ;
; n_sRamWE         ; cpuClock           ; 4.086 ; 4.086 ; Rise       ; cpuClock           ;
; sramAddress[*]   ; cpuClock           ; 3.774 ; 3.774 ; Rise       ; cpuClock           ;
;  sramAddress[0]  ; cpuClock           ; 4.472 ; 4.472 ; Rise       ; cpuClock           ;
;  sramAddress[1]  ; cpuClock           ; 3.795 ; 3.795 ; Rise       ; cpuClock           ;
;  sramAddress[2]  ; cpuClock           ; 3.879 ; 3.879 ; Rise       ; cpuClock           ;
;  sramAddress[3]  ; cpuClock           ; 3.900 ; 3.900 ; Rise       ; cpuClock           ;
;  sramAddress[4]  ; cpuClock           ; 3.774 ; 3.774 ; Rise       ; cpuClock           ;
;  sramAddress[5]  ; cpuClock           ; 4.092 ; 4.092 ; Rise       ; cpuClock           ;
;  sramAddress[6]  ; cpuClock           ; 4.240 ; 4.240 ; Rise       ; cpuClock           ;
;  sramAddress[7]  ; cpuClock           ; 4.355 ; 4.355 ; Rise       ; cpuClock           ;
;  sramAddress[8]  ; cpuClock           ; 4.239 ; 4.239 ; Rise       ; cpuClock           ;
;  sramAddress[9]  ; cpuClock           ; 4.194 ; 4.194 ; Rise       ; cpuClock           ;
;  sramAddress[10] ; cpuClock           ; 4.065 ; 4.065 ; Rise       ; cpuClock           ;
;  sramAddress[11] ; cpuClock           ; 4.042 ; 4.042 ; Rise       ; cpuClock           ;
;  sramAddress[12] ; cpuClock           ; 4.450 ; 4.450 ; Rise       ; cpuClock           ;
;  sramAddress[13] ; cpuClock           ; 4.041 ; 4.041 ; Rise       ; cpuClock           ;
;  sramAddress[14] ; cpuClock           ; 3.885 ; 3.885 ; Rise       ; cpuClock           ;
;  sramAddress[15] ; cpuClock           ; 4.094 ; 4.094 ; Rise       ; cpuClock           ;
; sramData[*]      ; cpuClock           ; 3.798 ; 3.798 ; Rise       ; cpuClock           ;
;  sramData[0]     ; cpuClock           ; 4.551 ; 4.551 ; Rise       ; cpuClock           ;
;  sramData[1]     ; cpuClock           ; 4.214 ; 4.214 ; Rise       ; cpuClock           ;
;  sramData[2]     ; cpuClock           ; 4.241 ; 4.241 ; Rise       ; cpuClock           ;
;  sramData[3]     ; cpuClock           ; 3.999 ; 3.999 ; Rise       ; cpuClock           ;
;  sramData[4]     ; cpuClock           ; 4.260 ; 4.260 ; Rise       ; cpuClock           ;
;  sramData[5]     ; cpuClock           ; 3.880 ; 3.880 ; Rise       ; cpuClock           ;
;  sramData[6]     ; cpuClock           ; 3.798 ; 3.798 ; Rise       ; cpuClock           ;
;  sramData[7]     ; cpuClock           ; 3.953 ; 3.953 ; Rise       ; cpuClock           ;
; driveLED         ; sdClock            ; 3.510 ; 3.510 ; Rise       ; sdClock            ;
; sdCS             ; sdClock            ; 3.566 ; 3.566 ; Rise       ; sdClock            ;
; sdMOSI           ; sdClock            ; 4.291 ; 4.291 ; Rise       ; sdClock            ;
; sdSCLK           ; sdClock            ; 4.012 ; 4.012 ; Rise       ; sdClock            ;
; txd1             ; serialClkCount[15] ; 3.799 ; 3.799 ; Fall       ; serialClkCount[15] ;
+------------------+--------------------+-------+-------+------------+--------------------+


+-------------------------------------------------------------------------------------+
; Setup Transfers                                                                     ;
+--------------------+--------------------+----------+----------+----------+----------+
; From Clock         ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------+--------------------+----------+----------+----------+----------+
; clk                ; clk                ; 1423     ; 41089582 ; 1122     ; 47816    ;
; cpuClock           ; clk                ; 465      ; 0        ; 0        ; 0        ;
; serialClkCount[15] ; clk                ; 1        ; 1        ; 0        ; 57       ;
; T80s:cpu1|IORQ_n   ; clk                ; 16       ; 16       ; 56       ; 13770    ;
; clk                ; cpuClock           ; 416      ; 0        ; 0        ; 0        ;
; cpuClock           ; cpuClock           ; 4924979  ; 0        ; 0        ; 0        ;
; sdClock            ; cpuClock           ; 24       ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; cpuClock           ; 280      ; 316      ; 0        ; 0        ;
; sdClock            ; sdClock            ; 4655     ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; sdClock            ; 0        ; 99       ; 0        ; 0        ;
; clk                ; serialClkCount[15] ; 0        ; 0        ; 0        ; 14       ;
; cpuClock           ; serialClkCount[15] ; 0        ; 0        ; 1963     ; 0        ;
; serialClkCount[15] ; serialClkCount[15] ; 0        ; 0        ; 0        ; 2262     ;
; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0        ; 0        ; 453      ; 484      ;
; clk                ; T80s:cpu1|IORQ_n   ; 0        ; 73       ; 0        ; 9        ;
; cpuClock           ; T80s:cpu1|IORQ_n   ; 25       ; 0        ; 206      ; 0        ;
; sdClock            ; T80s:cpu1|IORQ_n   ; 0        ; 0        ; 10       ; 0        ;
; serialClkCount[15] ; T80s:cpu1|IORQ_n   ; 0        ; 178      ; 0        ; 1        ;
; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n   ; 295      ; 10       ; 0        ; 19       ;
+--------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------+
; Hold Transfers                                                                      ;
+--------------------+--------------------+----------+----------+----------+----------+
; From Clock         ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------+--------------------+----------+----------+----------+----------+
; clk                ; clk                ; 1423     ; 41089582 ; 1122     ; 47816    ;
; cpuClock           ; clk                ; 465      ; 0        ; 0        ; 0        ;
; serialClkCount[15] ; clk                ; 1        ; 1        ; 0        ; 57       ;
; T80s:cpu1|IORQ_n   ; clk                ; 16       ; 16       ; 56       ; 13770    ;
; clk                ; cpuClock           ; 416      ; 0        ; 0        ; 0        ;
; cpuClock           ; cpuClock           ; 4924979  ; 0        ; 0        ; 0        ;
; sdClock            ; cpuClock           ; 24       ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; cpuClock           ; 280      ; 316      ; 0        ; 0        ;
; sdClock            ; sdClock            ; 4655     ; 0        ; 0        ; 0        ;
; T80s:cpu1|IORQ_n   ; sdClock            ; 0        ; 99       ; 0        ; 0        ;
; clk                ; serialClkCount[15] ; 0        ; 0        ; 0        ; 14       ;
; cpuClock           ; serialClkCount[15] ; 0        ; 0        ; 1963     ; 0        ;
; serialClkCount[15] ; serialClkCount[15] ; 0        ; 0        ; 0        ; 2262     ;
; T80s:cpu1|IORQ_n   ; serialClkCount[15] ; 0        ; 0        ; 453      ; 484      ;
; clk                ; T80s:cpu1|IORQ_n   ; 0        ; 73       ; 0        ; 9        ;
; cpuClock           ; T80s:cpu1|IORQ_n   ; 25       ; 0        ; 206      ; 0        ;
; sdClock            ; T80s:cpu1|IORQ_n   ; 0        ; 0        ; 10       ; 0        ;
; serialClkCount[15] ; T80s:cpu1|IORQ_n   ; 0        ; 178      ; 0        ; 1        ;
; T80s:cpu1|IORQ_n   ; T80s:cpu1|IORQ_n   ; 295      ; 10       ; 0        ; 19       ;
+--------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Recovery Transfers                                                                ;
+------------------+--------------------+----------+----------+----------+----------+
; From Clock       ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+--------------------+----------+----------+----------+----------+
; sdClock          ; sdClock            ; 18       ; 0        ; 0        ; 0        ;
; cpuClock         ; serialClkCount[15] ; 0        ; 0        ; 351      ; 0        ;
; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0        ; 0        ; 81       ; 81       ;
; sdClock          ; T80s:cpu1|IORQ_n   ; 0        ; 0        ; 4        ; 0        ;
+------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Removal Transfers                                                                 ;
+------------------+--------------------+----------+----------+----------+----------+
; From Clock       ; To Clock           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+--------------------+----------+----------+----------+----------+
; sdClock          ; sdClock            ; 18       ; 0        ; 0        ; 0        ;
; cpuClock         ; serialClkCount[15] ; 0        ; 0        ; 351      ; 0        ;
; T80s:cpu1|IORQ_n ; serialClkCount[15] ; 0        ; 0        ; 81       ; 81       ;
; sdClock          ; T80s:cpu1|IORQ_n   ; 0        ; 0        ; 4        ; 0        ;
+------------------+--------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 501   ; 501  ;
; Unconstrained Output Ports      ; 54    ; 54   ;
; Unconstrained Output Port Paths ; 95    ; 95   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Jan 22 15:54:58 2017
Info: Command: quartus_sta Microcomputer -c Microcomputer
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Microcomputer.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name T80s:cpu1|IORQ_n T80s:cpu1|IORQ_n
    Info (332105): create_clock -period 1.000 -name cpuClock cpuClock
    Info (332105): create_clock -period 1.000 -name sdClock sdClock
    Info (332105): create_clock -period 1.000 -name serialClkCount[15] serialClkCount[15]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -17.753
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -17.753     -4617.524 cpuClock 
    Info (332119):   -17.607     -6382.862 clk 
    Info (332119):    -8.237     -1223.556 serialClkCount[15] 
    Info (332119):    -7.569      -768.978 sdClock 
    Info (332119):    -6.436      -276.168 T80s:cpu1|IORQ_n 
Info (332146): Worst-case hold slack is -3.696
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.696       -61.062 T80s:cpu1|IORQ_n 
    Info (332119):    -2.272        -2.272 clk 
    Info (332119):     0.499         0.000 cpuClock 
    Info (332119):     0.499         0.000 sdClock 
    Info (332119):     0.499         0.000 serialClkCount[15] 
Info (332146): Worst-case recovery slack is -6.328
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.328      -165.049 serialClkCount[15] 
    Info (332119):    -1.526       -13.514 sdClock 
    Info (332119):     0.004         0.000 T80s:cpu1|IORQ_n 
Info (332146): Worst-case removal slack is 0.001
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.001         0.000 T80s:cpu1|IORQ_n 
    Info (332119):     0.974         0.000 serialClkCount[15] 
    Info (332119):     1.910         0.000 sdClock 
Info (332146): Worst-case minimum pulse width slack is -3.579
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.579      -449.280 T80s:cpu1|IORQ_n 
    Info (332119):    -2.567     -2838.673 clk 
    Info (332119):    -0.742      -513.464 cpuClock 
    Info (332119):    -0.742      -264.152 serialClkCount[15] 
    Info (332119):    -0.742      -210.728 sdClock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.031
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.031     -1560.307 clk 
    Info (332119):    -4.858     -1208.335 cpuClock 
    Info (332119):    -2.118      -296.694 serialClkCount[15] 
    Info (332119):    -2.095      -168.816 sdClock 
    Info (332119):    -1.902       -55.437 T80s:cpu1|IORQ_n 
Info (332146): Worst-case hold slack is -1.304
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.304        -5.088 clk 
    Info (332119):    -1.060       -10.715 T80s:cpu1|IORQ_n 
    Info (332119):    -0.054        -0.090 serialClkCount[15] 
    Info (332119):     0.123         0.000 cpuClock 
    Info (332119):     0.215         0.000 sdClock 
Info (332146): Worst-case recovery slack is -1.557
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.557       -40.358 serialClkCount[15] 
    Info (332119):     0.001         0.000 sdClock 
    Info (332119):     0.143         0.000 T80s:cpu1|IORQ_n 
Info (332146): Worst-case removal slack is -0.032
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.032        -0.096 serialClkCount[15] 
    Info (332119):     0.492         0.000 T80s:cpu1|IORQ_n 
    Info (332119):     0.749         0.000 sdClock 
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -1999.732 clk 
    Info (332119):    -1.378      -163.742 T80s:cpu1|IORQ_n 
    Info (332119):    -0.500      -346.000 cpuClock 
    Info (332119):    -0.500      -178.000 serialClkCount[15] 
    Info (332119):    -0.500      -142.000 sdClock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 480 megabytes
    Info: Processing ended: Sun Jan 22 15:55:09 2017
    Info: Elapsed time: 00:00:11
    Info: Total CPU time (on all processors): 00:00:06


