0.6
2019.1
May 24 2019
14:51:52
/home/nsh1/NSHcx203/Lab5/task2/task2.sim/sim_1/behav/xsim/glbl.v,1558713910,verilog,,,,glbl,,,,,,,,
/home/nsh1/NSHcx203/Lab5/task2/task2.srcs/sim_1/new/tb_nbitctr.sv,1732016745,systemVerilog,,,,tb_nbitctr,,,,,,,,
/home/nsh1/NSHcx203/Lab5/task2/task2.srcs/sim_1/new/tb_nbitctr100mhz.sv,1732019104,systemVerilog,,,,tb_nbitctr100mhz,,,,,,,,
/home/nsh1/NSHcx203/Lab5/task2/task2.srcs/sources_1/new/nbitctr.sv,1732082265,systemVerilog,,/home/nsh1/NSHcx203/Lab5/task2/task2.srcs/sim_1/new/tb_nbitctr100mhz.sv,,nbitctr,,,,,,,,
