ArchName;Param;Op;Arith;vLen;wLen
aarch64;value;add;int;1;8;16;32;64
aarch64;value;add;int;8;8;16
aarch64;value;add;int;16;8
aarch64;value;add;int;4;16;32
aarch64;value;add;int;2;32;64
aarch64;value;mul;int;1;8;16;32;64
aarch64;value;mul;int;8;8;16
aarch64;value;mul;int;4;16;32
aarch64;value;mul;int;2;32
aarch64;value;sub;int;1;8;16;32;64
aarch64;value;sub;int;8;8;16
aarch64;value;sub;int;16;8
aarch64;value;sub;int;4;16;32
aarch64;value;sub;int;2;32;64
aarch64;value;div;int;1;8;16;32;64
aarch64;value;add;flt;1;32;64
aarch64;value;add;flt;2;32;64
aarch64;value;add;flt;4;32
aarch64;value;mul;flt;1;32;64
aarch64;value;mul;flt;2;32;64
aarch64;value;mul;flt;4;32
aarch64;value;sub;flt;1;32;64
aarch64;value;sub;flt;2;32;64
aarch64;value;sub;flt;4;32
aarch64;value;div;flt;1;32;64
aarch64;value;div;flt;2;32;64
aarch64;value;div;flt;4;32
aarch64;value;or;int;1;8;16;32;64
aarch64;value;or;int;8;8;16
aarch64;value;or;int;16;8
aarch64;value;or;int;4;16;32
aarch64;value;or;int;2;32;64
aarch64;value;and;int;1;8;16;32;64
aarch64;value;and;int;2;8;16;32;64
aarch64;value;and;int;4;8;16;32
aarch64;value;and;int;8;8;16
aarch64;value;and;int;16;8
aarch64;value;xor;int;1;8;16;32;64
aarch64;value;xor;int;8;8;16
aarch64;value;xor;int;16;8
aarch64;value;xor;int;4;16;32
aarch64;value;xor;int;2;32;64
aarch64;value;sl;int;1;8;16;32;64
aarch64;value;sr;int;1;8;16;32;64
aarch64;address;add;int;1;8;16;32;64
aarch64;address;mul;int;1;8;16;32;64
aarch64;address;sub;int;1;8;16;32;64
aarch64;address;div;int;1;8;16;32;64
aarch64;address;add;flt;1;32;64
aarch64;address;mul;flt;1;32;64
aarch64;address;sub;flt;1;32;64
aarch64;address;div;flt;1;32;64
aarch64;address;or;int;1;8;16;32;64
aarch64;address;and;int;1;8;16;32;64
aarch64;address;xor;int;1;8;16;32;64
aarch64;address;sl;int;1;8;16;32;64
aarch64;address;sr;int;1;8;16;32;64
riscv;value;add;int;1;8;16;32
riscv;value;mul;int;1;8;16;32
riscv;value;sub;int;1;8;16;32
riscv;value;div;int;1;8;16;32
riscv;value;add;flt;1;32;64
riscv;value;mul;flt;1;32
riscv;value;sub;flt;1;32
riscv;value;div;flt;1;32;64
riscv;value;or;int;1;8;16;32
riscv;value;and;int;1;8;16;32
riscv;value;xor;int;1;8;16;32
riscv;value;sl;int;1;8;16;32
riscv;value;sr;int;1;8;16;32
riscv;address;add;int;1;8;16;32
riscv;address;mul;int;1;8;16;32
riscv;address;sub;int;1;8;16;32
riscv;address;div;int;1;8;16;32
riscv;address;add;flt;1;32
riscv;address;mul;flt;1;32
riscv;address;sub;flt;1;32
riscv;address;div;flt;1;32
riscv;address;or;int;1;8;16;32
riscv;address;and;int;1;8;16;32
riscv;address;xor;int;1;8;16;32
riscv;address;sl;int;1;8;16;32
riscv;address;sr;int;1;8;16;32
power;value;add;int;1;8;16;32
power;value;mul;int;1;8;16;32
power;value;sub;int;1;8;16;32
power;value;div;int;1;8;16;32;64
power;value;add;flt;1;32;64
power;value;mul;flt;1;32;64
power;value;sub;flt;1;32;64
power;value;div;flt;1;32;64
power;value;or;int;1;8;16;32
power;value;and;int;1;8;16;32;64
power;value;xor;int;1;8;16;32
power;value;sl;int;1;8;16;32;64
power;value;sr;int;1;8;16;32;64
power;address;add;int;1;8;16;32
power;address;mul;int;1;8;16;32
power;address;sub;int;1;8;16;32
power;address;div;int;1;8;16;32
power;address;add;flt;1;32
power;address;mul;flt;1;32
power;address;sub;flt;1;32
power;address;div;flt;1;32
power;address;or;int;1;8;16;32
power;address;and;int;1;8;16;32
power;address;xor;int;1;8;16;32
power;address;sl;int;1;8;16;32
