%TCIDATA{LaTeXparent=0,0,these.tex}

\chapter*{LISTA DE SÍMBOLOS}

% \subsection*{Símbolos Latinos}

% \begin{tabular}{p{0.1\textwidth}p{0.63\textwidth}>{\PreserveBacklash\raggedleft}p{0.15\textwidth}}
% $v$  & Velocidade linear  & {[}m/s{]}\tabularnewline
% \end{tabular}


% \subsection*{Símbolos Gregos}

% \begin{tabular}{p{0.1\textwidth}p{0.63\textwidth}>{\PreserveBacklash\raggedleft}p{0.15\textwidth}}
% $\omega$ & Velocidade angular & {[}rad/s{]}\tabularnewline
% \end{tabular}


% \subsection*{Grupos Adimensionais}
%
% \begin{tabular}{p{0.1\textwidth}p{0.8\textwidth}}
% i, k & Contador\tabularnewline
% \end{tabular}


% \subsection*{Subscritos}

% \begin{tabular}{p{0.1\textwidth}p{0.8\textwidth}}
% $ref$  & referência \tabularnewline
% $fer$  & ferramenta \tabularnewline
% $sis$  & sistema \tabularnewline
% $des$  & desejado\tabularnewline
% \end{tabular}


% \subsection*{Sobrescritos}

% \begin{tabular}{p{0.1\textwidth}p{0.8\textwidth}}
% $\cdot$  & Variação temporal \tabularnewline
% $-$  & Valor médio \tabularnewline
% \end{tabular}


\subsection*{Siglas}

\begin{tabular}{p{0.1\textwidth}p{0.8\textwidth}}
    {ASIC}      & {Circuito Integrado de Aplicação Específica --- \textit{Application Specific Integrated Circuit}}\tabularnewline{}
    {BSD}       & {Distribuição de Software de Berkeley --- \textit{Berkeley Software Distribution}}\tabularnewline{}
    {CISC}      & {Computador com Conjunto de Instruções Complexo --- \textit{Complex Instruction Set Computer}} \tabularnewline{}
    {CSR}       & {Registradores de Controle e Estado --- \textit{Control and Status Registers}} \tabularnewline{}
    {DSP}       & {Processamento Digital de Sinais --- \textit{Digital Signal Processing}} \tabularnewline{}
    {FPGA}      & {Arranjo de Portas Programáveis em Campo --- \textit{Field Programmable Gate Array}} \tabularnewline{}
    {hart}      & {\textit{hardware thread}} \tabularnewline{}
    {HDL}       & {Linguagem de Descrição de \textit{Hardware} --- \textit{Hardware Description Language}} \tabularnewline{}
    {HLS}       & {Síntese de Alto Nível --- \textit{High-Level Synthesis}} \tabularnewline{}
    {IDE}       & {Ambiente Integrado de Desenvolvimento --- \textit{Integrated Development Environment}} \tabularnewline{}
    {ISA}       & {Arquitetura do Conjunto de Instruções --- \textit{Instruction Set Architecture}} \tabularnewline{}
    {MIPS}      & {Microprocessador sem Estágios Intertravados de \textit{Pipeline} --- \textit{Microprocessor without Interlocked Pipeline Stages}} \tabularnewline{}
    {OAC}       & {Organização e Arquitetura de Computadores} \tabularnewline{}
    {PC}        & {Contador de Programa --- \textit{Program Counter}} \tabularnewline{}
    {PLL}       & {Malha de Captura de Fase --- \textit{Phase-Locked Loop}} \tabularnewline{}
    {PCB}       & {Placa de Circuito Impresso --- \textit{Printed Circuit Board}} \tabularnewline{}
    {RAS}       & {Pilha de Endereços de Retorno --- \textit{Return Address Stack}} \tabularnewline{}
    {RISC}      & {Computador com Conjunto de Instruções Reduzido --- \textit{Reduced Instruction Set Computer}} \tabularnewline{}
    {RTL}       & {\textit{Register-Transfer Level}} \tabularnewline{}
    {SBC}       & {Computadores em Placa Única --- \textit{Single Board Computers}} \tabularnewline{}
    {SDK}       & {Conjunto de Programas de Desenvolvimento --- \textit{Software Development Kit}} \tabularnewline{}
    {SSD}       & {Unidade de Estado Sólido --- \textit{Solid State Driver}} \tabularnewline{}
    {SiMPLE}    & {Ambiente de Aprendizado Uniciclo, Multiciclo e \textit{Pipeline} --- \textit{Single-cycle Multicycle Pipeline Learning Environment}} \tabularnewline{}
    {SoC}       & {Sistema em um Chip --- \textit{System on Chip}} \tabularnewline{}
    {TSMC}      & {\textit{Taiwan Semiconductor Manufacturing Company}} \tabularnewline{}
\end{tabular}

