20	 d:/rtl_fpga/sd2/verilog/aula6-sinc/contador_vhdl.vhd
20	 d:/rtl_fpga/sd2/verilog/aula6-sinc/contador_vhdl.vhd
20	 d:/rtl_fpga/sd2/verilog/aula6-sinc/contador_vhdl.vhd
20	 d:/rtl_fpga/sd2/verilog/aula6-sinc/contador_vhdl.vhd
20	 d:/rtl_fpga/sd2/verilog/aula6-sinc/contador_vhdl.vhd
20	 d:/rtl_fpga/sd2/verilog/aula6-sinc/contador_vhdl.vhd
20	 d:/rtl_fpga/sd2/verilog/aula6-sinc/contador_vhdl.vhd
20	 d:/rtl_fpga/sd2/verilog/aula6-sinc/contador_vhdl.vhd
20	 d:/rtl_fpga/sd2/verilog/aula6-sinc/contador_vhdl.vhd
20	 d:/rtl_fpga/sd2/verilog/aula6-sinc/contador_vhdl.vhd
20	 d:/rtl_fpga/sd2/verilog/aula6-sinc/contador_vhdl.vhd
