# 2_background.md
# Background

---

## 2.1 0.18 µm AMS CMOS プロセスの位置づけ
0.18 µm AMS CMOS ノードは、現在でも車載、産業機器、IoT 用 SoC に広く用いられている。  
その理由は以下の通りである：  
- **高耐圧デバイスが利用可能**（20–60 V 級の HV LDMOS など）  
- **アナログ回路・センサ回路との混載適性**（低ノイズ・広電源範囲）  
- **長期供給保証**：車載認定 (AEC-Q100) や産業用途の寿命要件に適合  
- **コストバランス**：先端ノードに比べマスク・加工コストが低い  

このため、新しい電源技術を導入する「実用性の高い舞台」として有効である。

---

## 2.2 オンチップインダクタの制約
標準 BEOL メタルを用いた Air-core スパイラルインダクタには以下の課題がある：  
- **低い Q 値**：基板損失・金属抵抗により Q≒3–5 程度に制限される  
- **大面積化**：10–100 nH を得るために 0.5–1 mm² のレイアウトを要する  
- **高電流駆動の限界**：数百 mA を超えると抵抗損と温度上昇が顕著  
- **基板ノイズ結合**：高周波磁界がシリコン基板へ結合し、AMS 回路へ干渉  

これらの制約のため、Air-core インダクタだけでは **効率的な IVR の実現が困難**である。

---

## 2.3 従来の対策
- **MIM キャパ＋LDO**：  
  リップルやノイズ抑制は可能だが、電流駆動力が不足し効率も低い。  
- **外付けインダクタ利用**：  
  高効率だが、**実装面積・BOM コスト・EMI**が増大する。  
- **基板技術（SOI/高抵抗 Si）**：  
  Q 値改善は得られるが、プロセスコストが高く、標準 0.18 µm AMS に直結しない。

---

## 2.4 LDO の役割と限界
LDO (Low Dropout Regulator) は以下の利点を持つ：  
- 高 PSRR (Power Supply Rejection Ratio)  
- 高速応答  
- コンパクトな回路構成  

しかし、単独では以下の限界がある：  
- 効率が低い（ドロップアウト電圧分が常に損失となる）  
- 出力電流が増えると発熱・電圧降下が顕著  
- 大容量キャパシタが必要（面積負担大）  

---

## 2.5 研究ギャップ
- Air-core インダクタでは Q が不足し、効率的なオンチップ IVR は難しい  
- LDO 単独では効率が確保できない  
- 先端ノード研究はあるが、**成熟ノード AMS + 磁性体インダクタ + LDO ハイブリッド**は十分に検討されていない  

したがって、**磁性体ラミネーションによるインダクタ性能向上**と、**既存 LDO を組み合わせたハイブリッド構成**が、実用性と即応性のある解決策となる。
