<?xml version="1.0" encoding="UTF-8"?>
<patent-document ucid="EP-2960938-A1" country="EP" doc-number="2960938" kind="A1" date="20151230" family-id="52016665" file-reference-id="301323" date-produced="20180824" status="corrected" lang="FR"><bibliographic-data><publication-reference fvid="160451393" ucid="EP-2960938-A1"><document-id><country>EP</country><doc-number>2960938</doc-number><kind>A1</kind><date>20151230</date><lang>FR</lang></document-id></publication-reference><application-reference ucid="EP-15172650-A" is-representative="YES"><document-id mxw-id="PAPP193865754" load-source="docdb" format="epo"><country>EP</country><doc-number>15172650</doc-number><kind>A</kind><date>20150618</date><lang>FR</lang></document-id><document-id mxw-id="PAPP193865755" load-source="patent-office" format="original"><country>EP</country><doc-number>15172650.2</doc-number><date>20150618</date><lang>FR</lang></document-id></application-reference><priority-claims><priority-claim mxw-id="PPC162027199" ucid="FR-1455999-A" load-source="docdb"><document-id format="epo"><country>FR</country><doc-number>1455999</doc-number><kind>A</kind><date>20140626</date></document-id></priority-claim></priority-claims><technical-data><classifications-ipcr><classification-ipcr mxw-id="PCL-1988519937" load-source="docdb">H01L  29/732       20060101ALI20151023BHEP        </classification-ipcr><classification-ipcr mxw-id="PCL-1988522900" load-source="docdb">H01L  29/87        20060101ALI20151023BHEP        </classification-ipcr><classification-ipcr mxw-id="PCL-1988524428" load-source="docdb">H01L  27/07        20060101AFI20151023BHEP        </classification-ipcr></classifications-ipcr><classifications-cpc><classification-cpc mxw-id="PCL-1832231694" load-source="docdb" scheme="CPC">H01L  29/87        20130101 LI20170406BHEP        </classification-cpc><classification-cpc mxw-id="PCL-1832231695" load-source="docdb" scheme="CPC">H01L  29/7322      20130101 LI20170406BHEP        </classification-cpc><classification-cpc mxw-id="PCL-1832231696" load-source="docdb" scheme="CPC">H01L  29/732       20130101 LI20170406BHEP        </classification-cpc><classification-cpc mxw-id="PCL-1832231697" load-source="docdb" scheme="CPC">H01L  27/0761      20130101 LI20170406BHEP        </classification-cpc><classification-cpc mxw-id="PCL-1832231698" load-source="docdb" scheme="CPC">H01L  27/0262      20130101 LA20170406BHEP        </classification-cpc><classification-cpc mxw-id="PCL-1984697042" load-source="docdb" scheme="CPC">H01L  29/7827      20130101 LI20151231BHEP        </classification-cpc><classification-cpc mxw-id="PCL-1984697338" load-source="docdb" scheme="CPC">H01L  27/0629      20130101 LI20151231BHEP        </classification-cpc><classification-cpc mxw-id="PCL-1984698937" load-source="docdb" scheme="CPC">H02H   3/20        20130101 FI20151231BHEP        </classification-cpc><classification-cpc mxw-id="PCL-1984699835" load-source="docdb" scheme="CPC">H01L  29/7395      20130101 LI20151231BHEP        </classification-cpc><classification-cpc mxw-id="PCL-1984701708" load-source="docdb" scheme="CPC">H01L  29/872       20130101 LI20151231BHEP        </classification-cpc><classification-cpc mxw-id="PCL-1984702411" load-source="docdb" scheme="CPC">H01L  27/0248      20130101 LI20151231BHEP        </classification-cpc><classification-cpc mxw-id="PCL-1984703079" load-source="docdb" scheme="CPC">H01L  28/20        20130101 LI20151231BHEP        </classification-cpc></classifications-cpc><invention-title mxw-id="PT165545645" lang="DE" load-source="patent-office">SCHUTZKOMPONENTE GEGEN ÜBERSPANNUNGEN</invention-title><invention-title mxw-id="PT165545646" lang="EN" load-source="patent-office">COMPONENT FOR PROTECTION AGAINST OVERVOLTAGES</invention-title><invention-title mxw-id="PT165545647" lang="FR" load-source="patent-office">Composant de protection contre des surtensions</invention-title><citations><patent-citations><patcit mxw-id="PCIT366545936" load-source="docdb" ucid="EP-0677874-A1"><document-id format="epo"><country>EP</country><doc-number>0677874</doc-number><kind>A1</kind><date>19951018</date></document-id><sources><source name="SEA" category="YA" created-by-npl="N"/></sources></patcit><patcit mxw-id="PCIT335745011" load-source="docdb" ucid="EP-0742591-A1"><document-id format="epo"><country>EP</country><doc-number>0742591</doc-number><kind>A1</kind><date>19961113</date></document-id><sources><source name="SEA" category="A" created-by-npl="N"/></sources></patcit><patcit mxw-id="PCIT335740231" load-source="docdb" ucid="EP-0827204-A2"><document-id format="epo"><country>EP</country><doc-number>0827204</doc-number><kind>A2</kind><date>19980304</date></document-id><sources><source name="SEA" category="A" created-by-npl="N"/></sources></patcit><patcit mxw-id="PCIT366545937" load-source="docdb" ucid="EP-1098355-A1"><document-id format="epo"><country>EP</country><doc-number>1098355</doc-number><kind>A1</kind><date>20010509</date></document-id><sources><source name="SEA" category="YA" created-by-npl="N"/></sources></patcit><patcit mxw-id="PCIT377656605" load-source="docdb" ucid="FR-1352864-A" dnum-type="application"><document-id format="epo"><country>FR</country><doc-number>1352864</doc-number><kind>A</kind><date>20130329</date></document-id><sources><source name="APP" created-by-npl="N"/></sources></patcit><patcit mxw-id="PCIT335740168" load-source="docdb" ucid="US-20120161200-A1"><document-id format="epo"><country>US</country><doc-number>20120161200</doc-number><kind>A1</kind><date>20120628</date></document-id><sources><source name="SEA" category="A" created-by-npl="N"/></sources></patcit><patcit mxw-id="PCIT335741097" load-source="docdb" ucid="US-20120267679-A1"><document-id format="epo"><country>US</country><doc-number>20120267679</doc-number><kind>A1</kind><date>20121025</date></document-id><sources><source name="SEA" category="A" created-by-npl="N"/></sources></patcit></patent-citations></citations></technical-data><parties><applicants><applicant mxw-id="PPAR1103336140" load-source="docdb" sequence="1" format="epo"><addressbook><last-name>ST MICROELECTRONICS TOURS SAS</last-name><address><country>FR</country></address></addressbook></applicant><applicant mxw-id="PPAR1103311633" load-source="docdb" sequence="1" format="intermediate"><addressbook><last-name>STMICROELECTRONICS (TOURS) SAS</last-name></addressbook></applicant><applicant mxw-id="PPAR1101649505" load-source="patent-office" sequence="1" format="original"><addressbook><last-name>STMicroelectronics (Tours) SAS</last-name><iid>101531155</iid><address><street>10, Rue Thales de Milet</street><city>37100 Tours</city><country>FR</country></address></addressbook></applicant></applicants><inventors><inventor mxw-id="PPAR1103339938" load-source="docdb" sequence="1" format="epo"><addressbook><last-name>ROUVIERE MATHIEU</last-name><address><country>FR</country></address></addressbook></inventor><inventor mxw-id="PPAR1103314849" load-source="docdb" sequence="1" format="intermediate"><addressbook><last-name>Rouviere, Mathieu</last-name></addressbook></inventor><inventor mxw-id="PPAR1101642100" load-source="patent-office" sequence="1" format="original"><addressbook><last-name>Rouviere, Mathieu</last-name><address><street>3, Rue de la Fontaine</street><city>37380 Crotelles</city><country>FR</country></address></addressbook></inventor><inventor mxw-id="PPAR1103329296" load-source="docdb" sequence="2" format="epo"><addressbook><last-name>MOINDRON LAURENT</last-name><address><country>FR</country></address></addressbook></inventor><inventor mxw-id="PPAR1103315262" load-source="docdb" sequence="2" format="intermediate"><addressbook><last-name>MOINDRON, LAURENT</last-name></addressbook></inventor><inventor mxw-id="PPAR1101645575" load-source="patent-office" sequence="2" format="original"><addressbook><last-name>MOINDRON, LAURENT</last-name><address><street>4, Rue de la Mignonerie</street><city>37390 Vernou Sur Brenne</city><country>FR</country></address></addressbook></inventor><inventor mxw-id="PPAR1103321342" load-source="docdb" sequence="3" format="epo"><addressbook><last-name>BALLON CHRISTIAN</last-name><address><country>FR</country></address></addressbook></inventor><inventor mxw-id="PPAR1103335673" load-source="docdb" sequence="3" format="intermediate"><addressbook><last-name>BALLON, CHRISTIAN</last-name></addressbook></inventor><inventor mxw-id="PPAR1101650458" load-source="patent-office" sequence="3" format="original"><addressbook><last-name>BALLON, CHRISTIAN</last-name><address><street>119, rue du Rempart</street><city>37000 Tours</city><country>FR</country></address></addressbook></inventor></inventors><agents><agent mxw-id="PPAR1101648281" load-source="patent-office" sequence="1" format="original"><addressbook><last-name>Thibon, Laurent</last-name><iid>101351059</iid><address><street>Cabinet Beaumont 1, rue Champollion</street><city>38000 Grenoble</city><country>FR</country></address></addressbook></agent></agents></parties><international-convention-data><designated-states><ep-contracting-states><country mxw-id="DS660605954" load-source="docdb">AL</country><country mxw-id="DS660609640" load-source="docdb">AT</country><country mxw-id="DS660605956" load-source="docdb">BE</country><country mxw-id="DS660684259" load-source="docdb">BG</country><country mxw-id="DS660686701" load-source="docdb">CH</country><country mxw-id="DS660608915" load-source="docdb">CY</country><country mxw-id="DS660609641" load-source="docdb">CZ</country><country mxw-id="DS660605957" load-source="docdb">DE</country><country mxw-id="DS660608916" load-source="docdb">DK</country><country mxw-id="DS660608917" load-source="docdb">EE</country><country mxw-id="DS660687842" load-source="docdb">ES</country><country mxw-id="DS660684260" load-source="docdb">FI</country><country mxw-id="DS660684261" load-source="docdb">FR</country><country mxw-id="DS660605958" load-source="docdb">GB</country><country mxw-id="DS660608918" load-source="docdb">GR</country><country mxw-id="DS660605959" load-source="docdb">HR</country><country mxw-id="DS660609642" load-source="docdb">HU</country><country mxw-id="DS660686702" load-source="docdb">IE</country><country mxw-id="DS660608923" load-source="docdb">IS</country><country mxw-id="DS660684262" load-source="docdb">IT</country><country mxw-id="DS660608924" load-source="docdb">LI</country><country mxw-id="DS660783096" load-source="docdb">LT</country><country mxw-id="DS660609647" load-source="docdb">LU</country><country mxw-id="DS660783097" load-source="docdb">LV</country><country mxw-id="DS660783098" load-source="docdb">MC</country><country mxw-id="DS660684142" load-source="docdb">MK</country><country mxw-id="DS660684147" load-source="docdb">MT</country><country mxw-id="DS660687863" load-source="docdb">NL</country><country mxw-id="DS660684271" load-source="docdb">NO</country><country mxw-id="DS660684148" load-source="docdb">PL</country><country mxw-id="DS660686707" load-source="docdb">PT</country><country mxw-id="DS660687864" load-source="docdb">RO</country><country mxw-id="DS660686708" load-source="docdb">RS</country><country mxw-id="DS660684149" load-source="docdb">SE</country><country mxw-id="DS660686709" load-source="docdb">SI</country><country mxw-id="DS660684272" load-source="docdb">SK</country><country mxw-id="DS660684150" load-source="docdb">SM</country><country mxw-id="DS660608925" load-source="docdb">TR</country></ep-contracting-states><ep-extended-states><ep-extended-state-data><country>BA</country></ep-extended-state-data><ep-extended-state-data><country>ME</country></ep-extended-state-data></ep-extended-states></designated-states></international-convention-data></bibliographic-data><abstract mxw-id="PA166479763" lang="FR" load-source="patent-office"><p id="pa01" num="0001">L'invention concerne un composant (10) comportant une diode de Shockley verticale (D1) comprenant du haut vers le bas une première région (15) d'un premier type de conductivité, un substrat (13a) d'un second type de conductivité, une deuxième région (17) du premier type de conductivité dans laquelle est formée une troisième région (19) du second type de conductivité, ce composant comportant en outre un premier transistor vertical (T2'), ce transistor comprenant du haut vers le bas une portion (13b) dudit substrat séparée de la diode de Shockley (D1) par un mur vertical (22), une portion de la deuxième région (17), une quatrième région (24) de même nature que la troisième région (19), formée dans ladite portion de la deuxième région (17), la troisième région (19) étant connectée à la quatrième région (24).
<img id="iaf01" file="imgaf001.tif" wi="165" he="82" img-content="drawing" img-format="tif"/></p></abstract><abstract mxw-id="PA166759575" lang="FR" source="EPO" load-source="docdb"><p>L'invention concerne un composant (10) comportant une diode de Shockley verticale (D1) comprenant du haut vers le bas une première région (15) d'un premier type de conductivité, un substrat (13a) d'un second type de conductivité, une deuxième région (17) du premier type de conductivité dans laquelle est formée une troisième région (19) du second type de conductivité, ce composant comportant en outre un premier transistor vertical (T2'), ce transistor comprenant du haut vers le bas une portion (13b) dudit substrat séparée de la diode de Shockley (D1) par un mur vertical (22), une portion de la deuxième région (17), une quatrième région (24) de même nature que la troisième région (19), formée dans ladite portion de la deuxième région (17), la troisième région (19) étant connectée à la quatrième région (24).</p></abstract><description mxw-id="PDES98404464" lang="FR" load-source="patent-office"><!-- EPO <DP n="1"> --><heading id="h0001"><u>Domaine</u></heading><p id="p0001" num="0001">La présente demande concerne un composant de protection contre des surtensions.</p><heading id="h0002"><u>Exposé de l'art antérieur</u></heading><p id="p0002" num="0002">Un composant de protection contre des surtensions est un composant qui devient passant quand la tension à ses bornes dépasse un certain seuil, appelé tension de claquage couramment désignée par l'abréviation V<sub>BR</sub>. Un composant de protection est par exemple du type à retournement.</p><p id="p0003" num="0003">Un inconvénient des composants de protection à retournement est qu'ils ne se rebloquent que si la tension à leurs bornes est telle que le courant qui les traverse devient inférieur à un courant de maintien I<sub>h</sub>. On a donc proposé un dispositif permettant de rebloquer de tels composants en les court-circuitant dès la fin d'une surtension. Un tel dispositif de protection est décrit dans la demande de brevet français non publiée déposée sous le numéro <patcit id="pcit0001" dnum="FR1352864"><text>13/52864</text></patcit> (B12542) le 29 mars 2013.</p><heading id="h0003"><u>Résumé</u></heading><p id="p0004" num="0004">Ainsi, un mode de réalisation prévoit un composant comportant une diode de Shockley verticale comprenant du haut vers le bas une première région d'un premier type de<!-- EPO <DP n="2"> --> conductivité, un substrat d'un second type de conductivité, une deuxième région du premier type de conductivité dans laquelle est formée une troisième région du second type de conductivité, ce composant comportant en outre un premier transistor vertical, ce transistor comprenant du haut vers le bas une portion dudit substrat séparée de la diode de Shockley par un mur vertical, une portion de la deuxième région, une quatrième région de même nature que la troisième région, formée dans ladite portion de la deuxième région, la troisième région étant connectée à la quatrième région.</p><p id="p0005" num="0005">Selon un mode de réalisation, le composant comporte en outre un deuxième transistor de même structure que le premier transistor.</p><p id="p0006" num="0006">Selon un mode de réalisation, le premier transistor est situé dans un coin de la puce contenant la diode de Shockley.</p><p id="p0007" num="0007">Un autre mode de réalisation prévoit un système de protection comportant un composant tel que ci-dessus, un commutateur connecté en parallèle de la diode de Shockley, une résistance dont une première borne est connectée à la borne principale supérieure du premier transistor, et une source de tension connectée à la deuxième borne de ladite résistance, la borne principale supérieure du premier transistor étant connectée à un circuit de détection et de commande du commutateur.</p><p id="p0008" num="0008">Selon un mode de réalisation, le commutateur est commandé à la fermeture et à l'ouverture en fonction de la tension entre la borne principale supérieure du premier transistor et la troisième région.</p><p id="p0009" num="0009">Selon un mode de réalisation, le système comprend en outre un deuxième transistor de même structure que le premier transistor, et une deuxième résistance dont une première borne est connectée à la borne principale supérieure du deuxième transistor, et dont la deuxième borne est connectée à la source de tension, la borne principale supérieure du deuxième<!-- EPO <DP n="3"> --> transistor étant connectée au circuit de détection et de commande du commutateur.</p><p id="p0010" num="0010">Selon un mode de réalisation, le commutateur est commandé à la fermeture en fonction de la première tension entre la borne principale supérieure du premier transistor et la troisième région, et le commutateur est commandé à l'ouverture en fonction de la deuxième tension entre la borne principale supérieure du deuxième transistor et la troisième région.</p><heading id="h0004"><u>Brève description des dessins</u></heading><p id="p0011" num="0011">Ces caractéristiques et avantages, ainsi que d'autres, seront exposés en détail dans la description suivante de modes de réalisation particuliers faite à titre non limitatif en relation avec les figures jointes parmi lesquelles :
<ul><li>la <figref idrefs="f0001">figure 1</figref> représente un exemple d'une ligne d'alimentation, reliant une source à une charge, protégée par un dispositif de protection tel que celui décrit dans la demande de brevet français non publiée déposée sous le numéro <patcit id="pcit0002" dnum="FR1352864"><text>13/52864 le 29 mars 2013</text></patcit> ;</li><li>la <figref idrefs="f0001">figure 2</figref> est une vue en coupe représentant un mode de réalisation d'un composant de protection contre des surtensions et son schéma électrique ;</li><li>la <figref idrefs="f0001">figure 3</figref> est une vue de dessus du composant représenté en vue en coupe en <figref idrefs="f0001">figure 2</figref> ;</li><li>la <figref idrefs="f0002">figure 4</figref> est un schéma électrique d'un mode de réalisation d'un dispositif de protection ;</li><li>la <figref idrefs="f0002">figure 5</figref> est un chronogramme représentant des courants et des tensions dans le dispositif de protection contre des surtensions de la <figref idrefs="f0002">figure 4</figref> pendant une surtension ;</li><li>la <figref idrefs="f0003">figure 6</figref> est un schéma électrique d'une variante de réalisation d'un composant de protection contre des surtensions ;</li><li>la <figref idrefs="f0003">figure 7</figref> est un chronogramme représentant des courants et des tensions dans le dispositif de protection contre des surtensions de la <figref idrefs="f0003">figure 6</figref> à la fin d'une surtension ; et<!-- EPO <DP n="4"> --></li><li>la <figref idrefs="f0004">figure 8</figref> est une vue en coupe d'un exemple de réalisation pratique d'un composant illustré de façon simplifiée en <figref idrefs="f0001">figure 2 et 3</figref>.</li></ul></p><p id="p0012" num="0012">Par souci de clarté, de mêmes éléments ont été désignés par de mêmes références aux différentes figures et, de plus, comme cela est habituel dans la représentation des circuits intégrés, les diverses figures ne sont pas tracées à l'échelle.</p><heading id="h0005"><u>Description détaillée</u></heading><p id="p0013" num="0013">La <figref idrefs="f0001">figure 1</figref> représente un exemple d'une ligne d'alimentation, reliant une source 1 à une charge 3, protégée par un dispositif de protection 5 tel que celui décrit dans la demande de brevet susmentionnée. La source impose une tension V<sub>S</sub> aux bornes de la ligne. Le dispositif 5 est placé au plus près de la charge afin de la protéger au mieux de surtensions pouvant survenir sur la ligne par exemple par suite de coups de foudre.</p><p id="p0014" num="0014">Le dispositif de protection 5 comprend entre deux bornes A et K le montage en parallèle :
<ul><li>d'une diode de protection de type à retournement D,</li><li>d'un commutateur SW, et</li><li>d'un circuit de commande (CONTROL) du commutateur SW.</li></ul></p><p id="p0015" num="0015">Le fonctionnement du dispositif de protection de la <figref idrefs="f0001">figure 1</figref> est le suivant.</p><p id="p0016" num="0016">La diode de protection a une tension de claquage supérieure à la tension V<sub>S</sub>. En l'absence de surtension, la diode est non passante. Le commutateur SW est alors ouvert. Quand une surtension apparaît, la diode de protection devient passante. Une fois la surtension passée, la source 1 impose dans la diode D un courant supérieur au courant de maintien I<sub>h</sub>. Le commutateur SW est alors rendu passant ce qui dérive le courant passant dans la diode D dans le commutateur SW. Il en résulte normalement que le courant dans la diode D devient inférieur au courant de maintien I<sub>h</sub> et, quand le commutateur SW est réouvert, la diode est rebloquée.<!-- EPO <DP n="5"> --></p><p id="p0017" num="0017">La demande de brevet susmentionnée propose de commander le commutateur SW à la fermeture lorsque la tension V<sub>AK</sub> aux bornes de la diode devient inférieure à une première tension de seuil et de commander le commutateur SW à l'ouverture lorsque la tension V<sub>AK</sub> devient inférieure à une deuxième tension de seuil.</p><p id="p0018" num="0018">La première tension de seuil correspond à une valeur supérieure à la tension imposée par la source 1 aux bornes de la diode quand cette diode est passante.</p><p id="p0019" num="0019">La deuxième tension de seuil est inférieure à la tension existante aux bornes de la diode quand elle est parcourue par un courant égal au courant de maintien Ih.</p><p id="p0020" num="0020">De plus, il a été observé expérimentalement que vers la fin du pic de surtension, le courant dans la diode ne suit pas la tension VAK mais a tendance à présenter un pic secondaire. Ainsi, si la fermeture du commutateur SW est effectuée en fonction de la tension VAK, le courant dans ce commutateur tendra à commencer par augmenter, ce qui risque d'endommager ce commutateur.</p><p id="p0021" num="0021">Il serait donc préférable de commander le commutateur SW à la fermeture en se référant au courant réel dans la diode D de façon à fermer le commutateur lorsque le courant dans la diode est effectivement en phase de décroissance.</p><p id="p0022" num="0022">Il serait souhaitable d'ouvrir le commutateur SW aussi vite que possible après sa fermeture. Des expériences menées par les inventeurs ont montré que si on ouvrait le commutateur SW dans les conditions indiquées ci-dessus (ouverture dès que la tension VAK atteint une valeur inférieure à celle correspondant au passage du courant Ih dans la diode), la diode ne se rebloquait pas toujours. Les inventeurs ont analysé les causes de cette défaillance et l'attribuent au fait que, lors de la fermeture du commutateur SW, des parasites hautes fréquences apparaissent sur la tension V<sub>AK</sub>. Ainsi, en commandant le commutateur SW à l'ouverture en fonction de la tension V<sub>AK</sub>, le commutateur SW risque d'être commandé à l'ouverture lors d'un<!-- EPO <DP n="6"> --> creux de tension alors que le courant dans la diode D est encore supérieur au courant de maintien Ih.</p><p id="p0023" num="0023">La <figref idrefs="f0001">figure 2</figref> est une vue en coupe représentant un mode de réalisation d'un composant 10 de protection contre des surtensions et son schéma électrique.</p><p id="p0024" num="0024">La partie droite de la <figref idrefs="f0001">figure 2</figref> représente une diode de Shockley verticale PNPN simplifiée D1 comprenant :
<ul><li>une portion 13a d'un substrat semiconducteur de type N,</li><li>du côté de la face supérieure de la portion 13a, une région 15 de type P, correspondant à l'anode de la diode, ne touchant pas les bords gauche et droit de la portion 13a,</li><li>du côté de la face inférieure de la portion 13a, une région 17 de type P ne touchant pas le bord droit de la portion 13a,</li><li>dans la région 17, une région 19 de type N, correspondant à la cathode de la diode, ne touchant pas le bord de la région 17.</li></ul></p><p id="p0025" num="0025">Une métallisation liée à une électrode d'anode A est en contact avec la région 15 et une métallisation liée à une électrode de cathode K est en contact avec la région 19.</p><p id="p0026" num="0026">La partie gauche de la <figref idrefs="f0001">figure 2</figref> représente un transistor NPN vertical 21 comprenant :
<ul><li>une portion 13b du même substrat que la portion 13a, séparée de la portion 13a par un mur 22 de type P,</li><li>du côté de la face supérieure de la portion 13b, une région 23 de contact ohmique de collecteur fortement dopée de type N ne touchant pas le bord gauche de la portion 13b et le mur 22,</li><li>du côté de la face inférieure de la portion 13b, une région de type P, correspondant au prolongement de la région 17, ne touchant pas le bord gauche de la portion 13b,</li><li>dans la région 17, une région 24 d'émetteur de même type et de même dopage que la région 19, ne touchant pas le bord de la couche 17 et le bord droit de la partie gauche de la figure.</li></ul></p><p id="p0027" num="0027">Une métallisation d'émetteur liée à l'électrode K est en contact avec la région 24 de type N. Une métallisation de collecteur liée à une électrode READ est en contact avec la portion de substrat 13b par l'intermédiaire de la région 23. Une<!-- EPO <DP n="7"> --> couche isolante 25 permet d'éviter que la métallisation K soit en contact avec des parties du substrat 13a-13b et avec la couche 17 au niveau du transistor. Une couche isolante 27 permet d'éviter que les métallisations READ et A soit en contact avec des parties du substrat 13a-13b.</p><p id="p0028" num="0028">On a reporté sur la <figref idrefs="f0001">figure 2</figref> le schéma électrique du composant 10. La diode de Shockley D1 correspond à un transistor bipolaire T1 de type PNP connecté à un transistor bipolaire T2 de type NPN. La base du transistor T1 est connectée au collecteur du transistor T2, et le collecteur du transistor T1 est connecté à la base du transistor T2. L'émetteur du transistor T1 correspond à la région 15 (anode), sa base correspond à la portion 13a et son collecteur correspond à la région 17. Le collecteur du transistor T2 correspond à la portion 13a, sa base correspond à la région 17 et son émetteur correspond à la région 19 (cathode).</p><p id="p0029" num="0029">Un transistor T2' correspond au transistor 21. La base du transistor T2' est connectée à la base du transistor T2. Le collecteur du transistor T2' correspond à la portion de substrat 13b, sa base correspond à la région 17 et son émetteur correspond à la région 24.</p><p id="p0030" num="0030">Etant donné que les collecteurs, les bases et les émetteurs des transistors T2 et T2' sont respectivement de même type et de même dopage et que leurs bases et leurs émetteurs sont communs ou interconnectés, les transistors T2 et T2' forment un miroir de courant.</p><p id="p0031" num="0031">La <figref idrefs="f0001">figure 3</figref> est une vue de dessus du composant 10 représenté en vue en coupe en <figref idrefs="f0001">figure 2</figref>. Le transistor 21 est situé dans le coin en haut à gauche de la diode de Shockley D1. La surface du transistor T2' est plus petite que la surface de la diode D1. Le rapport entre la surface de collecteur du transistor T2' et la surface de collecteur du transistor T2 est notée k, k étant un nombre supérieur à 1. Comme les transistors T2 et T2' sont montés en miroir de courant, le courant de<!-- EPO <DP n="8"> --> collecteur du transistor T2' sera k fois plus faible que le courant de collecteur du transistor T2.</p><p id="p0032" num="0032">La <figref idrefs="f0002">figure 4</figref> est un schéma électrique d'un dispositif de protection 30 comprenant le composant 10, un circuit de détection et de commande 33 et un commutateur SW. Les électrodes A et K du composant 10 sont connectées à une ligne d'alimentation, comme en <figref idrefs="f0001">figure 1</figref>. Le circuit de détection et de commande 33 comprend une résistance R1 connectant une source de tension VCC à l'électrode READ du composant 10, et un circuit de commande CONTROL connecté d'une part à l'électrode READ et d'autre part à la commande du commutateur SW.</p><p id="p0033" num="0033">La <figref idrefs="f0002">figure 5</figref> est un chronogramme représentant le courant de collecteur Ic2' du transistor T2', le courant de collecteur Ic2 du transistor T2, et la tension VREAD entre les électrodes READ et K pendant une surtension.</p><p id="p0034" num="0034">Le fonctionnement du dispositif de protection 30 est le suivant.</p><p id="p0035" num="0035">En l'absence de surtension, la diode de Shockley D1 est non-passante et les transistors T1, T2 et T2' sont non passants. La tension VREAD est égale à VCC. Quand une surtension apparaît, à un instant t0, la diode de Shockley D1 devient passante, le courant qui la traverse passant par le transistor T2.</p><p id="p0036" num="0036">Le courant de collecteur Ic2' du transistor T2' est k fois plus faible que le courant de collecteur Ic2 du transistor T2. De plus, du fait de la présence de la résistance R1, ce courant Ic2' est écrêté à une valeur Ic2'max = VCC/R1.</p><p id="p0037" num="0037">A partir de l'instant t0, le courant Ic2 traversant la diode de Shockley D1 augmente rapidement et la tension VREAD diminue rapidement.</p><p id="p0038" num="0038">L'instant t1 correspond au moment où le courant Ic2 devient supérieur à une valeur k*Ic2'max. A partir de ce moment, le courant Ic2' est égal à la valeur Ic2'max et la tension VREAD est égale à zéro.<!-- EPO <DP n="9"> --></p><p id="p0039" num="0039">L'instant t2 correspond au moment où le courant Ic2 devient inférieur à la valeur d'écrêtage k*Ic2'max. A partir de ce moment, la tension VREAD croît et est déterminée par la relation VREAD = VCC-R1*Ic2'.</p><p id="p0040" num="0040">L'instant t3 correspond au moment où le circuit CONTROL détecte que la tension VREAD devient supérieure à un premier seuil de tension Vref1, ce qui signifie que le courant dans la diode de Shockley D1 est devenu inférieur à une valeur choisie. Le seuil Vref1 est par exemple choisi égal à VCC/2. Le circuit CONTROL ferme alors le commutateur SW après avoir vérifié que la tension VREAD est passée par une valeur sensiblement nulle. Du fait de la fermeture du commutateur SW, le courant traversant la diode de Shockley D1 et donc le courant Ic2' diminuent fortement. Il en résulte que la tension VREAD augmente fortement.</p><p id="p0041" num="0041">L'instant t4 correspond au moment où le circuit CONTROL détecte que la tension VREAD devient supérieure à un deuxième seuil de tension Vref2. Ce deuxième seuil est choisi pour traduire le fait que le courant dans la diode de Shockley D1 est devenu inférieur au courant de maintien Ih de la diode de Shockley D1. Le circuit CONTROL ouvre alors le commutateur SW et la diode de Shockley D1 est rebloquée.</p><p id="p0042" num="0042">Ainsi, le commutateur SW est commandé à l'ouverture et à la fermeture en fonction du courant réel traversant la diode de Shockley D1 et non en fonction de la tension aux bornes de l'ensemble de la diode de Shockley D1 et du commutateur SW.</p><p id="p0043" num="0043">Un avantage de commander le commutateur SW à la fermeture en fonction du courant réel traversant la diode de Shockley D1 est qu'on peut fermer le commutateur SW à une valeur de courant choisie en tenant compte de la présence possible susmentionnée d'un pic secondaire de courant en fin de surtension.</p><p id="p0044" num="0044">Un autre avantage de commander le commutateur SW à l'ouverture en fonction du courant réel traversant la diode de Shockley D1 est que le courant n'est pas affecté par les<!-- EPO <DP n="10"> --> oscillations hautes fréquences (liées à la commutation d'inductances parasites) comme peut l'être la tension V<sub>AK</sub> aux bornes de la diode de Shockley et du commutateur SW à la fermeture du commutateur SW. Ainsi, le circuit CONTROL ouvre le commutateur SW alors que le courant dans la diode de Shockley est effectivement inférieur au courant de maintien Ih.</p><p id="p0045" num="0045">En pratique, la valeur du courant auquel on souhaite fermer le commutateur SW est beaucoup plus grande (par exemple 50 fois plus grande) que la valeur Ih. Ainsi, le seuil de tension Vref1 auquel on choisit de fermer le commutateur SW est généralement beaucoup plus petit que le seuil de tension Vref2 auquel il convient de réouvrir le commutateur SW.</p><p id="p0046" num="0046">A titre d'exemple, si on choisit le premier seuil Vref1 égal à VCC/2, le seuil de tension Vref2 est très proche de la tension VCC, égal à VCC - ε, avec ε très proche de 0. Il est donc difficile de distinguer le seuil Vref2 de la tension VCC et le circuit CONTROL risque d'ouvrir le commutateur SW alors que le courant dans la diode de Shockley D1 est encore supérieur au courant de maintien Ih. La diode de Shockley D1 reste alors passante. Pour éviter cet inconvénient, on pourra adopter la variante décrite en relation avec les <figref idrefs="f0003">figures 6 et 7</figref>.</p><p id="p0047" num="0047">La <figref idrefs="f0003">figure 6</figref> est un schéma électrique d'une variante de réalisation du composant 10 décrit en relation avec les <figref idrefs="f0001">figures 2 et 3</figref>. Au lieu d'intégrer un seul transistor de lecture T2' à une diode de Shockley D1 comme en <figref idrefs="f0001">figure 2</figref>, on intègre deux transistors de lecture T2' et T2". Il est ainsi possible d'obtenir de fortes sensibilités de détection pour des valeurs de courants très différentes, par exemple un courant de l'ordre de plus de 50 A pour la fermeture du commutateur SW et un courant de moins de 1 A pour son ouverture.</p><p id="p0048" num="0048">Dans un mode de réalisation, les collecteurs des transistors T2' et T2" ont les mêmes surfaces, k fois plus petites que la surface de la diode, et sont connectés à la source de tension VCC par l'intermédiaire de résistances R1 et<!-- EPO <DP n="11"> --> R2 distinctes. La valeur de la résistance R1 est inférieure à la valeur de la résistance R2.</p><p id="p0049" num="0049">La <figref idrefs="f0003">figure 7</figref> est un chronogramme représentant le courant de collecteur Ic2' du transistor T2', le courant de collecteur Ic2" du transistor T2", la tension VREAD1 de collecteur du transistor T2', et la tension VREAD2 de collecteur du transistor T2". Le commutateur SW est commandé à la fermeture en fonction de la tension VREAD1 et est commandé à l'ouverture en fonction de la tension VREAD2.</p><p id="p0050" num="0050">Le commutateur SW est fermé comme précédemment à un instant t3 lorsque le courant de collecteur Ic2' du transistor T2' devient inférieur à une valeur choisie (par exemple 1/k fois 50 A). Le commutateur SW est ouvert quand le courant de collecteur Ic2" du transistor T2" devient inférieur à 1/k fois Ih (par exemple 1/k fois 1 A).</p><p id="p0051" num="0051">Avant l'instant t10, le courant Ic2" est écrêté à une valeur VCC/R2 nettement inférieure à la valeur VCC/R1 à laquelle était écrêté le courant Ic2'. On choisit par exemple d'écrêter le courant Ic2" à la valeur 2*Ih, au facteur 1/k près. De cette manière, la tension VREAD2 est égale au seuil de tension Vref2 égal à VCC/2 lorsque le courant Ic2" est égal à 1/k fois Ih.</p><p id="p0052" num="0052">A l'instant t10, le courant Ic2" devient inférieur à la valeur VCC/R2. A partir de cet instant, la tension VREAD2 augmente tandis que le courant Ic2" décroit.</p><p id="p0053" num="0053">A l'instant t11, la tension VREAD2 devient inférieure au seuil de tension Vref2 car le courant Ic2" devient inférieur à 1/k fois Ih. Le commutateur SW est alors commandé à l'ouverture et la diode est rebloquée.</p><p id="p0054" num="0054">Ainsi, le seuil Vref2 peut, comme le seuil Vref1, être éloigné de la tension VCC. Le commutateur SW est donc commandé à la fermeture comme à l'ouverture sans risque d'erreur. De plus, les seuils Vref1 et Vref2 peuvent être égaux, ce qui permet de ne générer qu'une seule tension de référence.</p><p id="p0055" num="0055">La <figref idrefs="f0004">figure 8</figref> est une vue en coupe d'un exemple de réalisation pratique du composant 10 illustré de façon<!-- EPO <DP n="12"> --> simplifiée en <figref idrefs="f0001">figures 2 et 3</figref>. Dans la <figref idrefs="f0004">figure 8</figref>, la diode de Shockley D1 comprend comme précédemment un substrat 13a de type N, une couche supérieure 15 de type P, et une région inférieure 17 de type P dans laquelle est formée une région 19 de type N. Elle comprend en outre, une région 51 de type N en contact avec la face supérieure de la région 17, et une région 53 de type P en contact avec la face inférieure de la région 15. Les régions 51 et 53 ne se rejoignent pas. De plus, la région 19 est munie de trous de court-circuit d'émetteur 55.</p><p id="p0056" num="0056">Le choix des niveaux de dopage des régions 51 et 53, et la densité des trous de court-circuit permet d'ajuster la tension de claquage VBR de la diode de Shockley D1 et sa tenue en tension.</p><p id="p0057" num="0057">En pratique, la région 53 est réalisée par diffusion profonde tout comme le mur 22. On profite donc de l'étape de fabrication de la région 53 pour fabriquer le mur 22.</p><p id="p0058" num="0058">Des modes de réalisation particuliers ont été décrits. Diverses variantes et modifications apparaîtront à l'homme de l'art. En particulier, tous les types de conductivité mentionnés ci-dessus peuvent être inversés. Ainsi toutes les régions de type P peuvent être de type N et toutes les régions de type N peuvent être de type P.</p><p id="p0059" num="0059">On a décrit un composant dans lequel la condition d'écrêtage du courant dans le transistor T2' est fixée par une résistance R1, et la condition d'écrêtage du courant dans le transistor T2" est fixée par une résistance R2, les collecteurs des transistors T2' et T2" ayant les mêmes surfaces. A titre de variante, on pourrait prévoir que les conditions d'écrêtage des courants dans les transistors T2' et T2" sont aussi fixées par les surfaces relatives des transistors T2' et T2".</p><p id="p0060" num="0060">De plus, on a décrit le mur 22 comme étant une région semiconductrice de type P. Le mur 22 pourrait aussi correspondre à une tranchée isolante s'étendant de la surface supérieure de la structure jusqu'à la région 17 de type P.<!-- EPO <DP n="13"> --></p><p id="p0061" num="0061">Par ailleurs, on a décrit la prévision de résistances R1 et éventuellement R2 externes au composant intégré. L'homme de l'art pourra prévoir une intégration de cette ou de ces résistances.</p><p id="p0062" num="0062">Le commutateur SW peut par exemple être un transistor MOS ou un transistor bipolaire à grille isolée (IGBT).</p></description><claims mxw-id="PCLM90459398" lang="FR" load-source="patent-office"><!-- EPO <DP n="14"> --><claim id="c-fr-0001" num="0001"><claim-text>Composant (10) comportant :
<claim-text>une diode de Shockley verticale (D1) comprenant du haut vers le bas :
<claim-text>- une première région (15) d'un premier type de conductivité,</claim-text>
<claim-text>- un substrat (13a) d'un second type de conductivité,</claim-text>
<claim-text>- une deuxième région (17) du premier type de conductivité dans laquelle est formée une troisième région (19) du second type de conductivité,</claim-text></claim-text>
<claim-text>ce composant comportant en outre un premier transistor vertical (T2'), ce transistor comprenant du haut vers le bas :
<claim-text>- une portion (13b) dudit substrat séparée de la diode de Shockley (D1) par un mur vertical (22),</claim-text>
<claim-text>- une portion de la deuxième région (17),</claim-text>
<claim-text>- une quatrième région (24) de même nature que la troisième région (19), formée dans ladite portion de la deuxième région (17),</claim-text></claim-text>
<claim-text>la troisième région (19) étant connectée à la quatrième région (24).</claim-text></claim-text></claim><claim id="c-fr-0002" num="0002"><claim-text>Composant selon la revendication 1, comportant en outre un deuxième transistor (T2") de même structure que le premier transistor (T2').</claim-text></claim><claim id="c-fr-0003" num="0003"><claim-text>Composant selon la revendication 1, dans lequel le premier transistor (T2') est situé dans un coin de la puce contenant la diode de Shockley (D1).</claim-text></claim><claim id="c-fr-0004" num="0004"><claim-text>Système de protection (30) comportant :
<claim-text>un composant selon la revendication 1 ;</claim-text>
<claim-text>un commutateur (SW) connecté en parallèle de la diode de Shockley (D1) ;</claim-text>
<claim-text>une résistance (R1) dont une première borne est connectée à la borne principale supérieure du premier transistor ; et</claim-text>
<claim-text>une source de tension (VCC) connectée à la deuxième borne de ladite résistance (R1),<!-- EPO <DP n="15"> --></claim-text>
<claim-text>la borne principale supérieure du premier transistor étant connectée à un circuit de détection et de commande du commutateur (SW).</claim-text></claim-text></claim><claim id="c-fr-0005" num="0005"><claim-text>Système selon la revendication 4, dans lequel le commutateur (SW) est commandé à la fermeture et à l'ouverture en fonction de la tension (VREAD) entre la borne principale supérieure du premier transistor et la troisième région (19).</claim-text></claim><claim id="c-fr-0006" num="0006"><claim-text>Système de protection selon la revendication 4 comportant en outre :
<claim-text>un deuxième transistor (T2") de même structure que le premier transistor (T2') ; et</claim-text>
<claim-text>une deuxième résistance (R2) dont une première borne est connectée à la borne principale supérieure du deuxième transistor, et dont la deuxième borne est connectée à la source de tension (VCC),</claim-text>
<claim-text>la borne principale supérieure du deuxième transistor étant connectée au circuit de détection et de commande du commutateur (SW).</claim-text></claim-text></claim><claim id="c-fr-0007" num="0007"><claim-text>Système selon la revendication 6, dans lequel le commutateur (SW) est commandé à la fermeture en fonction de la première tension (VREAD1) entre la borne principale supérieure du premier transistor et la troisième région (19), et le commutateur (SW) est commandé à l'ouverture en fonction de la deuxième tension (VREAD2) entre la borne principale supérieure du deuxième transistor et la troisième région (19).</claim-text></claim></claims><drawings mxw-id="PDW20422128" load-source="patent-office"><!-- EPO <DP n="16"> --><figure id="f0001" num="1,2,3"><img id="if0001" file="imgf0001.tif" wi="165" he="231" img-content="drawing" img-format="tif"/></figure><!-- EPO <DP n="17"> --><figure id="f0002" num="4,5"><img id="if0002" file="imgf0002.tif" wi="165" he="222" img-content="drawing" img-format="tif"/></figure><!-- EPO <DP n="18"> --><figure id="f0003" num="6,7"><img id="if0003" file="imgf0003.tif" wi="165" he="215" img-content="drawing" img-format="tif"/></figure><!-- EPO <DP n="19"> --><figure id="f0004" num="8"><img id="if0004" file="imgf0004.tif" wi="165" he="120" img-content="drawing" img-format="tif"/></figure></drawings><search-report-data><doc-page id="srep0001" file="srep0001.tif" wi="158" he="233" type="tif"/><doc-page id="srep0002" file="srep0002.tif" wi="158" he="233" type="tif"/></search-report-data><copyright>User acknowledges that Fairview Research LLC and its third party providers retain all right, title and interest in and to this xml under applicable copyright laws.  User acquires no ownership rights to this xml including but not limited to its format.  User hereby accepts the terms and conditions of the Licence Agreement</copyright></patent-document>
