TimeQuest Timing Analyzer report for SerialAsynchronousReceiver
Thu Dec 06 17:07:11 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'FSM:L0|CS.s1'
 13. Slow 1200mV 85C Model Setup: 'FSM:L0|rxck'
 14. Slow 1200mV 85C Model Setup: 'clk'
 15. Slow 1200mV 85C Model Setup: 'FSM:L0|CS.s3'
 16. Slow 1200mV 85C Model Hold: 'clk'
 17. Slow 1200mV 85C Model Hold: 'FSM:L0|CS.s3'
 18. Slow 1200mV 85C Model Hold: 'FSM:L0|rxck'
 19. Slow 1200mV 85C Model Hold: 'FSM:L0|CS.s1'
 20. Slow 1200mV 85C Model Recovery: 'FSM:L0|rxck'
 21. Slow 1200mV 85C Model Recovery: 'clk'
 22. Slow 1200mV 85C Model Recovery: 'FSM:L0|CS.s3'
 23. Slow 1200mV 85C Model Removal: 'FSM:L0|rxck'
 24. Slow 1200mV 85C Model Removal: 'FSM:L0|CS.s3'
 25. Slow 1200mV 85C Model Removal: 'clk'
 26. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 27. Slow 1200mV 85C Model Minimum Pulse Width: 'FSM:L0|rxck'
 28. Slow 1200mV 85C Model Minimum Pulse Width: 'FSM:L0|CS.s3'
 29. Slow 1200mV 85C Model Minimum Pulse Width: 'FSM:L0|CS.s1'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Propagation Delay
 35. Minimum Propagation Delay
 36. Slow 1200mV 85C Model Metastability Report
 37. Slow 1200mV 0C Model Fmax Summary
 38. Slow 1200mV 0C Model Setup Summary
 39. Slow 1200mV 0C Model Hold Summary
 40. Slow 1200mV 0C Model Recovery Summary
 41. Slow 1200mV 0C Model Removal Summary
 42. Slow 1200mV 0C Model Minimum Pulse Width Summary
 43. Slow 1200mV 0C Model Setup: 'FSM:L0|CS.s1'
 44. Slow 1200mV 0C Model Setup: 'FSM:L0|rxck'
 45. Slow 1200mV 0C Model Setup: 'clk'
 46. Slow 1200mV 0C Model Setup: 'FSM:L0|CS.s3'
 47. Slow 1200mV 0C Model Hold: 'clk'
 48. Slow 1200mV 0C Model Hold: 'FSM:L0|CS.s3'
 49. Slow 1200mV 0C Model Hold: 'FSM:L0|rxck'
 50. Slow 1200mV 0C Model Hold: 'FSM:L0|CS.s1'
 51. Slow 1200mV 0C Model Recovery: 'FSM:L0|rxck'
 52. Slow 1200mV 0C Model Recovery: 'clk'
 53. Slow 1200mV 0C Model Recovery: 'FSM:L0|CS.s3'
 54. Slow 1200mV 0C Model Removal: 'FSM:L0|rxck'
 55. Slow 1200mV 0C Model Removal: 'FSM:L0|CS.s3'
 56. Slow 1200mV 0C Model Removal: 'clk'
 57. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 58. Slow 1200mV 0C Model Minimum Pulse Width: 'FSM:L0|rxck'
 59. Slow 1200mV 0C Model Minimum Pulse Width: 'FSM:L0|CS.s3'
 60. Slow 1200mV 0C Model Minimum Pulse Width: 'FSM:L0|CS.s1'
 61. Setup Times
 62. Hold Times
 63. Clock to Output Times
 64. Minimum Clock to Output Times
 65. Propagation Delay
 66. Minimum Propagation Delay
 67. Slow 1200mV 0C Model Metastability Report
 68. Fast 1200mV 0C Model Setup Summary
 69. Fast 1200mV 0C Model Hold Summary
 70. Fast 1200mV 0C Model Recovery Summary
 71. Fast 1200mV 0C Model Removal Summary
 72. Fast 1200mV 0C Model Minimum Pulse Width Summary
 73. Fast 1200mV 0C Model Setup: 'FSM:L0|CS.s1'
 74. Fast 1200mV 0C Model Setup: 'FSM:L0|rxck'
 75. Fast 1200mV 0C Model Setup: 'clk'
 76. Fast 1200mV 0C Model Setup: 'FSM:L0|CS.s3'
 77. Fast 1200mV 0C Model Hold: 'clk'
 78. Fast 1200mV 0C Model Hold: 'FSM:L0|rxck'
 79. Fast 1200mV 0C Model Hold: 'FSM:L0|CS.s3'
 80. Fast 1200mV 0C Model Hold: 'FSM:L0|CS.s1'
 81. Fast 1200mV 0C Model Recovery: 'FSM:L0|rxck'
 82. Fast 1200mV 0C Model Recovery: 'clk'
 83. Fast 1200mV 0C Model Recovery: 'FSM:L0|CS.s3'
 84. Fast 1200mV 0C Model Removal: 'clk'
 85. Fast 1200mV 0C Model Removal: 'FSM:L0|rxck'
 86. Fast 1200mV 0C Model Removal: 'FSM:L0|CS.s3'
 87. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 88. Fast 1200mV 0C Model Minimum Pulse Width: 'FSM:L0|rxck'
 89. Fast 1200mV 0C Model Minimum Pulse Width: 'FSM:L0|CS.s3'
 90. Fast 1200mV 0C Model Minimum Pulse Width: 'FSM:L0|CS.s1'
 91. Setup Times
 92. Hold Times
 93. Clock to Output Times
 94. Minimum Clock to Output Times
 95. Propagation Delay
 96. Minimum Propagation Delay
 97. Fast 1200mV 0C Model Metastability Report
 98. Multicorner Timing Analysis Summary
 99. Setup Times
100. Hold Times
101. Clock to Output Times
102. Minimum Clock to Output Times
103. Progagation Delay
104. Minimum Progagation Delay
105. Board Trace Model Assignments
106. Input Transition Times
107. Signal Integrity Metrics (Slow 1200mv 0c Model)
108. Signal Integrity Metrics (Slow 1200mv 85c Model)
109. Signal Integrity Metrics (Fast 1200mv 0c Model)
110. Setup Transfers
111. Hold Transfers
112. Recovery Transfers
113. Removal Transfers
114. Report TCCS
115. Report RSKM
116. Unconstrained Paths
117. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; SerialAsynchronousReceiver                                        ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE115F29C7                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                     ;
+--------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------+
; Clock Name   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets          ;
+--------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------+
; clk          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }          ;
; FSM:L0|CS.s1 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FSM:L0|CS.s1 } ;
; FSM:L0|CS.s3 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FSM:L0|CS.s3 } ;
; FSM:L0|rxck  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FSM:L0|rxck }  ;
+--------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                         ;
+------------+-----------------+-------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name  ; Note                                                          ;
+------------+-----------------+-------------+---------------------------------------------------------------+
; 266.88 MHz ; 266.88 MHz      ; FSM:L0|rxck ;                                                               ;
; 514.4 MHz  ; 250.0 MHz       ; clk         ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+-------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------+
; Slow 1200mV 85C Model Setup Summary   ;
+--------------+--------+---------------+
; Clock        ; Slack  ; End Point TNS ;
+--------------+--------+---------------+
; FSM:L0|CS.s1 ; -3.229 ; -3.229        ;
; FSM:L0|rxck  ; -2.747 ; -4.278        ;
; clk          ; -1.433 ; -5.317        ;
; FSM:L0|CS.s3 ; 0.105  ; 0.000         ;
+--------------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 85C Model Hold Summary    ;
+--------------+--------+---------------+
; Clock        ; Slack  ; End Point TNS ;
+--------------+--------+---------------+
; clk          ; -2.107 ; -2.112        ;
; FSM:L0|CS.s3 ; 0.048  ; 0.000         ;
; FSM:L0|rxck  ; 0.082  ; 0.000         ;
; FSM:L0|CS.s1 ; 2.806  ; 0.000         ;
+--------------+--------+---------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+--------------+--------+----------------+
; Clock        ; Slack  ; End Point TNS  ;
+--------------+--------+----------------+
; FSM:L0|rxck  ; -3.211 ; -46.856        ;
; clk          ; -2.565 ; -7.695         ;
; FSM:L0|CS.s3 ; 0.304  ; 0.000          ;
+--------------+--------+----------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+--------------+--------+---------------+
; Clock        ; Slack  ; End Point TNS ;
+--------------+--------+---------------+
; FSM:L0|rxck  ; -0.296 ; -3.443        ;
; FSM:L0|CS.s3 ; 0.034  ; 0.000         ;
; clk          ; 0.078  ; 0.000         ;
+--------------+--------+---------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------------+--------+---------------------------+
; Clock        ; Slack  ; End Point TNS             ;
+--------------+--------+---------------------------+
; clk          ; -3.000 ; -14.565                   ;
; FSM:L0|rxck  ; -1.285 ; -20.560                   ;
; FSM:L0|CS.s3 ; -1.285 ; -10.280                   ;
; FSM:L0|CS.s1 ; 0.413  ; 0.000                     ;
+--------------+--------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'FSM:L0|CS.s1'                                                                     ;
+--------+--------------+------------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node          ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+------------------+--------------+--------------+--------------+------------+------------+
; -3.229 ; FSM:L0|CS.s5 ; FSM:L0|dataReady ; clk          ; FSM:L0|CS.s1 ; 1.000        ; -2.420     ; 0.641      ;
+--------+--------------+------------------+--------------+--------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'FSM:L0|rxck'                                                                                      ;
+--------+------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -2.747 ; shiftregister:L2|sr[9] ; shiftregister:L2|sr[10] ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -2.754     ; 0.991      ;
; -0.343 ; DivBy11:L1|counter[2]  ; DivBy11:L1|rxf          ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.080     ; 1.261      ;
; -0.341 ; DivBy11:L1|counter[2]  ; DivBy11:L1|counter[3]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.080     ; 1.259      ;
; -0.220 ; DivBy11:L1|counter[2]  ; DivBy11:L1|counter[1]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.080     ; 1.138      ;
; -0.207 ; DivBy11:L1|counter[0]  ; DivBy11:L1|counter[2]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.080     ; 1.125      ;
; -0.207 ; DivBy11:L1|counter[0]  ; DivBy11:L1|counter[3]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.080     ; 1.125      ;
; -0.197 ; DivBy11:L1|counter[3]  ; DivBy11:L1|counter[1]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.080     ; 1.115      ;
; -0.183 ; DivBy11:L1|counter[2]  ; DivBy11:L1|counter[0]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.080     ; 1.101      ;
; -0.170 ; DivBy11:L1|counter[0]  ; DivBy11:L1|rxf          ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.080     ; 1.088      ;
; -0.155 ; DivBy11:L1|counter[3]  ; DivBy11:L1|counter[0]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.080     ; 1.073      ;
; -0.154 ; DivBy11:L1|counter[1]  ; DivBy11:L1|rxf          ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.080     ; 1.072      ;
; -0.049 ; shiftregister:L2|sr[2] ; shiftregister:L2|sr[3]  ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.080     ; 0.967      ;
; -0.049 ; shiftregister:L2|sr[7] ; shiftregister:L2|sr[8]  ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.080     ; 0.967      ;
; -0.047 ; shiftregister:L2|sr[8] ; shiftregister:L2|sr[9]  ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.080     ; 0.965      ;
; -0.046 ; shiftregister:L2|sr[3] ; shiftregister:L2|sr[4]  ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.080     ; 0.964      ;
; -0.046 ; shiftregister:L2|sr[5] ; shiftregister:L2|sr[6]  ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.080     ; 0.964      ;
; 0.072  ; DivBy11:L1|counter[0]  ; DivBy11:L1|counter[1]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.080     ; 0.846      ;
; 0.086  ; DivBy11:L1|counter[1]  ; DivBy11:L1|counter[3]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.080     ; 0.832      ;
; 0.086  ; DivBy11:L1|counter[1]  ; DivBy11:L1|counter[2]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.080     ; 0.832      ;
; 0.087  ; DivBy11:L1|counter[1]  ; DivBy11:L1|counter[0]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.080     ; 0.831      ;
; 0.102  ; DivBy11:L1|counter[3]  ; DivBy11:L1|rxf          ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.080     ; 0.816      ;
; 0.114  ; shiftregister:L2|sr[6] ; shiftregister:L2|sr[7]  ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.080     ; 0.804      ;
; 0.116  ; shiftregister:L2|sr[4] ; shiftregister:L2|sr[5]  ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.080     ; 0.802      ;
; 0.128  ; shiftregister:L2|sr[0] ; shiftregister:L2|sr[1]  ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.046     ; 0.824      ;
; 0.153  ; DivBy11:L1|counter[3]  ; DivBy11:L1|counter[3]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; DivBy11:L1|counter[1]  ; DivBy11:L1|counter[1]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; DivBy11:L1|counter[2]  ; DivBy11:L1|counter[2]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; DivBy11:L1|counter[0]  ; DivBy11:L1|counter[0]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.080     ; 0.765      ;
; 0.340  ; shiftregister:L2|sr[1] ; shiftregister:L2|sr[2]  ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; 2.524      ; 3.182      ;
+--------+------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                         ;
+--------+-------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -1.433 ; DivBy11:L1|rxf          ; FSM:L0|CS.s2      ; FSM:L0|rxck  ; clk         ; 1.000        ; -0.779     ; 1.642      ;
; -1.102 ; DivBy11:L1|rxf          ; FSM:L0|CS.s3      ; FSM:L0|rxck  ; clk         ; 1.000        ; -0.779     ; 1.311      ;
; -1.021 ; shiftregister:L2|sr[10] ; FSM:L0|CS.s5      ; FSM:L0|rxck  ; clk         ; 1.000        ; 1.913      ; 3.922      ;
; -0.944 ; FSM:L0|CS.s4            ; FSM:L0|CS.s4      ; clk          ; clk         ; 1.000        ; -0.080     ; 1.862      ;
; -0.931 ; shiftregister:L2|sr[1]  ; FSM:L0|CS.s5      ; FSM:L0|rxck  ; clk         ; 1.000        ; 1.913      ; 3.832      ;
; -0.817 ; FSM:L0|CS.s4            ; FSM:L0|CS.s1      ; clk          ; clk         ; 1.000        ; -0.080     ; 1.735      ;
; -0.813 ; FSM:L0|CS.s2            ; FSM:L0|CS.s1      ; clk          ; clk         ; 1.000        ; -0.080     ; 1.731      ;
; -0.694 ; shiftregister:L2|sr[0]  ; FSM:L0|CS.s5      ; FSM:L0|rxck  ; clk         ; 1.000        ; 1.913      ; 3.595      ;
; -0.557 ; shiftregister:L2|sr[10] ; FSM:L0|CS.s4      ; FSM:L0|rxck  ; clk         ; 1.000        ; 1.913      ; 3.458      ;
; -0.513 ; shiftregister:L2|sr[1]  ; FSM:L0|CS.s4      ; FSM:L0|rxck  ; clk         ; 1.000        ; 1.913      ; 3.414      ;
; -0.469 ; shiftregister:L2|sr[0]  ; FSM:L0|CS.s4      ; FSM:L0|rxck  ; clk         ; 1.000        ; 1.913      ; 3.370      ;
; -0.258 ; FSM:L0|CS.s2            ; FSM:L0|CS.s2      ; clk          ; clk         ; 1.000        ; -0.080     ; 1.176      ;
; -0.151 ; FSM:L0|CS.s3            ; FSM:L0|CS.s4      ; FSM:L0|CS.s3 ; clk         ; 0.500        ; 2.958      ; 3.829      ;
; -0.083 ; FSM:L0|CS.s3            ; FSM:L0|CS.s5      ; FSM:L0|CS.s3 ; clk         ; 0.500        ; 2.958      ; 3.761      ;
; 0.005  ; FSM:L0|counter[1]       ; FSM:L0|rxck       ; clk          ; clk         ; 1.000        ; -0.080     ; 0.913      ;
; 0.039  ; FSM:L0|CS.s1            ; FSM:L0|CS.s2      ; FSM:L0|CS.s1 ; clk         ; 0.500        ; 2.958      ; 3.649      ;
; 0.110  ; FSM:L0|counter[0]       ; FSM:L0|counter[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 0.808      ;
; 0.110  ; FSM:L0|CS.s2            ; FSM:L0|CS.s3      ; clk          ; clk         ; 1.000        ; -0.080     ; 0.808      ;
; 0.118  ; FSM:L0|counter[0]       ; FSM:L0|rxck       ; clk          ; clk         ; 1.000        ; -0.080     ; 0.800      ;
; 0.153  ; FSM:L0|counter[0]       ; FSM:L0|counter[0] ; clk          ; clk         ; 1.000        ; -0.080     ; 0.765      ;
; 0.153  ; FSM:L0|counter[1]       ; FSM:L0|counter[1] ; clk          ; clk         ; 1.000        ; -0.080     ; 0.765      ;
; 0.299  ; FSM:L0|CS.s3            ; FSM:L0|CS.s4      ; FSM:L0|CS.s3 ; clk         ; 1.000        ; 2.958      ; 3.879      ;
; 0.465  ; FSM:L0|CS.s3            ; FSM:L0|CS.s5      ; FSM:L0|CS.s3 ; clk         ; 1.000        ; 2.958      ; 3.713      ;
; 0.533  ; FSM:L0|CS.s1            ; FSM:L0|CS.s2      ; FSM:L0|CS.s1 ; clk         ; 1.000        ; 2.958      ; 3.655      ;
; 1.824  ; FSM:L0|CS.s1            ; FSM:L0|CS.s1      ; FSM:L0|CS.s1 ; clk         ; 0.500        ; 2.958      ; 1.864      ;
; 2.173  ; FSM:L0|CS.s3            ; FSM:L0|CS.s1      ; FSM:L0|CS.s3 ; clk         ; 0.500        ; 2.958      ; 1.505      ;
; 2.380  ; FSM:L0|CS.s1            ; FSM:L0|CS.s1      ; FSM:L0|CS.s1 ; clk         ; 1.000        ; 2.958      ; 1.808      ;
; 2.718  ; FSM:L0|CS.s3            ; FSM:L0|CS.s1      ; FSM:L0|CS.s3 ; clk         ; 1.000        ; 2.958      ; 1.460      ;
+--------+-------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'FSM:L0|CS.s3'                                                                                ;
+-------+------------------------+--------------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node              ; To Node            ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+--------------------+--------------+--------------+--------------+------------+------------+
; 0.105 ; shiftregister:L2|sr[9] ; DataLatch:L3|OQ[7] ; FSM:L0|rxck  ; FSM:L0|CS.s3 ; 1.000        ; 0.264      ; 1.157      ;
; 0.112 ; shiftregister:L2|sr[6] ; DataLatch:L3|OQ[4] ; FSM:L0|rxck  ; FSM:L0|CS.s3 ; 1.000        ; 0.264      ; 1.150      ;
; 0.119 ; shiftregister:L2|sr[4] ; DataLatch:L3|OQ[2] ; FSM:L0|rxck  ; FSM:L0|CS.s3 ; 1.000        ; 0.264      ; 1.143      ;
; 0.278 ; shiftregister:L2|sr[2] ; DataLatch:L3|OQ[0] ; FSM:L0|rxck  ; FSM:L0|CS.s3 ; 1.000        ; 0.264      ; 0.984      ;
; 0.280 ; shiftregister:L2|sr[7] ; DataLatch:L3|OQ[5] ; FSM:L0|rxck  ; FSM:L0|CS.s3 ; 1.000        ; 0.264      ; 0.982      ;
; 0.281 ; shiftregister:L2|sr[8] ; DataLatch:L3|OQ[6] ; FSM:L0|rxck  ; FSM:L0|CS.s3 ; 1.000        ; 0.264      ; 0.981      ;
; 0.282 ; shiftregister:L2|sr[3] ; DataLatch:L3|OQ[1] ; FSM:L0|rxck  ; FSM:L0|CS.s3 ; 1.000        ; 0.264      ; 0.980      ;
; 0.282 ; shiftregister:L2|sr[5] ; DataLatch:L3|OQ[3] ; FSM:L0|rxck  ; FSM:L0|CS.s3 ; 1.000        ; 0.264      ; 0.980      ;
+-------+------------------------+--------------------+--------------+--------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                          ;
+--------+-------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -2.107 ; FSM:L0|CS.s3            ; FSM:L0|CS.s1      ; FSM:L0|CS.s3 ; clk         ; 0.000        ; 3.070      ; 1.411      ;
; -1.762 ; FSM:L0|CS.s1            ; FSM:L0|CS.s1      ; FSM:L0|CS.s1 ; clk         ; 0.000        ; 3.070      ; 1.746      ;
; -1.563 ; FSM:L0|CS.s3            ; FSM:L0|CS.s1      ; FSM:L0|CS.s3 ; clk         ; -0.500       ; 3.070      ; 1.455      ;
; -1.208 ; FSM:L0|CS.s1            ; FSM:L0|CS.s1      ; FSM:L0|CS.s1 ; clk         ; -0.500       ; 3.070      ; 1.800      ;
; -0.005 ; FSM:L0|CS.s1            ; FSM:L0|CS.s2      ; FSM:L0|CS.s1 ; clk         ; 0.000        ; 3.070      ; 3.503      ;
; 0.056  ; FSM:L0|CS.s3            ; FSM:L0|CS.s5      ; FSM:L0|CS.s3 ; clk         ; 0.000        ; 3.070      ; 3.574      ;
; 0.139  ; FSM:L0|CS.s3            ; FSM:L0|CS.s4      ; FSM:L0|CS.s3 ; clk         ; 0.000        ; 3.070      ; 3.657      ;
; 0.403  ; FSM:L0|counter[1]       ; FSM:L0|counter[1] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.408  ; FSM:L0|counter[0]       ; FSM:L0|counter[0] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.674      ;
; 0.428  ; FSM:L0|counter[0]       ; FSM:L0|counter[1] ; clk          ; clk         ; 0.000        ; 0.080      ; 0.694      ;
; 0.437  ; FSM:L0|counter[0]       ; FSM:L0|rxck       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.703      ;
; 0.443  ; FSM:L0|CS.s2            ; FSM:L0|CS.s3      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.709      ;
; 0.481  ; FSM:L0|CS.s1            ; FSM:L0|CS.s2      ; FSM:L0|CS.s1 ; clk         ; -0.500       ; 3.070      ; 3.489      ;
; 0.546  ; FSM:L0|counter[1]       ; FSM:L0|rxck       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.812      ;
; 0.570  ; FSM:L0|CS.s3            ; FSM:L0|CS.s4      ; FSM:L0|CS.s3 ; clk         ; -0.500       ; 3.070      ; 3.588      ;
; 0.602  ; FSM:L0|CS.s3            ; FSM:L0|CS.s5      ; FSM:L0|CS.s3 ; clk         ; -0.500       ; 3.070      ; 3.620      ;
; 0.799  ; FSM:L0|CS.s2            ; FSM:L0|CS.s2      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.065      ;
; 0.841  ; shiftregister:L2|sr[1]  ; FSM:L0|CS.s4      ; FSM:L0|rxck  ; clk         ; 0.000        ; 2.086      ; 3.143      ;
; 0.843  ; shiftregister:L2|sr[0]  ; FSM:L0|CS.s4      ; FSM:L0|rxck  ; clk         ; 0.000        ; 2.086      ; 3.145      ;
; 0.982  ; shiftregister:L2|sr[10] ; FSM:L0|CS.s4      ; FSM:L0|rxck  ; clk         ; 0.000        ; 2.086      ; 3.284      ;
; 1.148  ; shiftregister:L2|sr[0]  ; FSM:L0|CS.s5      ; FSM:L0|rxck  ; clk         ; 0.000        ; 2.086      ; 3.450      ;
; 1.219  ; FSM:L0|CS.s4            ; FSM:L0|CS.s1      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.485      ;
; 1.343  ; FSM:L0|CS.s2            ; FSM:L0|CS.s1      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.609      ;
; 1.361  ; shiftregister:L2|sr[10] ; FSM:L0|CS.s5      ; FSM:L0|rxck  ; clk         ; 0.000        ; 2.086      ; 3.663      ;
; 1.365  ; shiftregister:L2|sr[1]  ; FSM:L0|CS.s5      ; FSM:L0|rxck  ; clk         ; 0.000        ; 2.086      ; 3.667      ;
; 1.488  ; DivBy11:L1|rxf          ; FSM:L0|CS.s3      ; FSM:L0|rxck  ; clk         ; 0.000        ; -0.498     ; 1.206      ;
; 1.515  ; FSM:L0|CS.s4            ; FSM:L0|CS.s4      ; clk          ; clk         ; 0.000        ; 0.080      ; 1.781      ;
; 1.832  ; DivBy11:L1|rxf          ; FSM:L0|CS.s2      ; FSM:L0|rxck  ; clk         ; 0.000        ; -0.498     ; 1.550      ;
+--------+-------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'FSM:L0|CS.s3'                                                                                 ;
+-------+------------------------+--------------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node              ; To Node            ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+--------------------+--------------+--------------+--------------+------------+------------+
; 0.048 ; shiftregister:L2|sr[3] ; DataLatch:L3|OQ[1] ; FSM:L0|rxck  ; FSM:L0|CS.s3 ; 0.000        ; 0.620      ; 0.874      ;
; 0.048 ; shiftregister:L2|sr[5] ; DataLatch:L3|OQ[3] ; FSM:L0|rxck  ; FSM:L0|CS.s3 ; 0.000        ; 0.620      ; 0.874      ;
; 0.049 ; shiftregister:L2|sr[8] ; DataLatch:L3|OQ[6] ; FSM:L0|rxck  ; FSM:L0|CS.s3 ; 0.000        ; 0.620      ; 0.875      ;
; 0.050 ; shiftregister:L2|sr[7] ; DataLatch:L3|OQ[5] ; FSM:L0|rxck  ; FSM:L0|CS.s3 ; 0.000        ; 0.620      ; 0.876      ;
; 0.051 ; shiftregister:L2|sr[2] ; DataLatch:L3|OQ[0] ; FSM:L0|rxck  ; FSM:L0|CS.s3 ; 0.000        ; 0.620      ; 0.877      ;
; 0.084 ; shiftregister:L2|sr[6] ; DataLatch:L3|OQ[4] ; FSM:L0|rxck  ; FSM:L0|CS.s3 ; 0.000        ; 0.620      ; 0.910      ;
; 0.087 ; shiftregister:L2|sr[4] ; DataLatch:L3|OQ[2] ; FSM:L0|rxck  ; FSM:L0|CS.s3 ; 0.000        ; 0.620      ; 0.913      ;
; 0.102 ; shiftregister:L2|sr[9] ; DataLatch:L3|OQ[7] ; FSM:L0|rxck  ; FSM:L0|CS.s3 ; 0.000        ; 0.620      ; 0.928      ;
+-------+------------------------+--------------------+--------------+--------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'FSM:L0|rxck'                                                                                      ;
+-------+------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.082 ; shiftregister:L2|sr[1] ; shiftregister:L2|sr[2]  ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 2.754      ; 3.022      ;
; 0.403 ; DivBy11:L1|counter[2]  ; DivBy11:L1|counter[2]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; DivBy11:L1|counter[1]  ; DivBy11:L1|counter[1]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; DivBy11:L1|counter[3]  ; DivBy11:L1|counter[3]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.080      ; 0.669      ;
; 0.408 ; DivBy11:L1|counter[0]  ; DivBy11:L1|counter[0]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.080      ; 0.674      ;
; 0.438 ; shiftregister:L2|sr[4] ; shiftregister:L2|sr[5]  ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.080      ; 0.704      ;
; 0.439 ; shiftregister:L2|sr[6] ; shiftregister:L2|sr[7]  ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.080      ; 0.705      ;
; 0.443 ; DivBy11:L1|counter[1]  ; DivBy11:L1|counter[2]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.080      ; 0.709      ;
; 0.443 ; DivBy11:L1|counter[1]  ; DivBy11:L1|counter[0]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.080      ; 0.709      ;
; 0.444 ; DivBy11:L1|counter[1]  ; DivBy11:L1|counter[3]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.080      ; 0.710      ;
; 0.445 ; DivBy11:L1|counter[3]  ; DivBy11:L1|rxf          ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.080      ; 0.711      ;
; 0.458 ; DivBy11:L1|counter[0]  ; DivBy11:L1|counter[1]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.080      ; 0.724      ;
; 0.494 ; shiftregister:L2|sr[0] ; shiftregister:L2|sr[1]  ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.046      ; 0.726      ;
; 0.561 ; shiftregister:L2|sr[3] ; shiftregister:L2|sr[4]  ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.080      ; 0.827      ;
; 0.561 ; shiftregister:L2|sr[5] ; shiftregister:L2|sr[6]  ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.080      ; 0.827      ;
; 0.562 ; shiftregister:L2|sr[8] ; shiftregister:L2|sr[9]  ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.080      ; 0.828      ;
; 0.563 ; shiftregister:L2|sr[2] ; shiftregister:L2|sr[3]  ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.080      ; 0.829      ;
; 0.563 ; shiftregister:L2|sr[7] ; shiftregister:L2|sr[8]  ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.080      ; 0.829      ;
; 0.670 ; DivBy11:L1|counter[2]  ; DivBy11:L1|counter[0]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.080      ; 0.936      ;
; 0.678 ; DivBy11:L1|counter[0]  ; DivBy11:L1|counter[2]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.080      ; 0.944      ;
; 0.678 ; DivBy11:L1|counter[0]  ; DivBy11:L1|counter[3]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.080      ; 0.944      ;
; 0.680 ; DivBy11:L1|counter[1]  ; DivBy11:L1|rxf          ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.080      ; 0.946      ;
; 0.683 ; DivBy11:L1|counter[3]  ; DivBy11:L1|counter[0]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.080      ; 0.949      ;
; 0.715 ; DivBy11:L1|counter[2]  ; DivBy11:L1|counter[1]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.080      ; 0.981      ;
; 0.716 ; DivBy11:L1|counter[3]  ; DivBy11:L1|counter[1]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.080      ; 0.982      ;
; 0.741 ; DivBy11:L1|counter[0]  ; DivBy11:L1|rxf          ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.080      ; 1.007      ;
; 0.841 ; DivBy11:L1|counter[2]  ; DivBy11:L1|counter[3]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.080      ; 1.107      ;
; 0.881 ; DivBy11:L1|counter[2]  ; DivBy11:L1|rxf          ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.080      ; 1.147      ;
; 3.249 ; shiftregister:L2|sr[9] ; shiftregister:L2|sr[10] ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; -2.524     ; 0.911      ;
+-------+------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'FSM:L0|CS.s1'                                                                     ;
+-------+--------------+------------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node    ; To Node          ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+------------------+--------------+--------------+--------------+------------+------------+
; 2.806 ; FSM:L0|CS.s5 ; FSM:L0|dataReady ; clk          ; FSM:L0|CS.s1 ; 0.000        ; -2.233     ; 0.593      ;
+-------+--------------+------------------+--------------+--------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'FSM:L0|rxck'                                                                         ;
+--------+--------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -3.211 ; FSM:L0|CS.s4 ; shiftregister:L2|sr[10] ; clk          ; FSM:L0|rxck ; 1.000        ; -2.086     ; 2.113      ;
; -3.211 ; FSM:L0|CS.s4 ; shiftregister:L2|sr[1]  ; clk          ; FSM:L0|rxck ; 1.000        ; -2.086     ; 2.113      ;
; -3.211 ; FSM:L0|CS.s4 ; shiftregister:L2|sr[0]  ; clk          ; FSM:L0|rxck ; 1.000        ; -2.086     ; 2.113      ;
; -3.202 ; FSM:L0|CS.s2 ; shiftregister:L2|sr[10] ; clk          ; FSM:L0|rxck ; 1.000        ; -2.086     ; 2.104      ;
; -3.202 ; FSM:L0|CS.s2 ; shiftregister:L2|sr[1]  ; clk          ; FSM:L0|rxck ; 1.000        ; -2.086     ; 2.104      ;
; -3.202 ; FSM:L0|CS.s2 ; shiftregister:L2|sr[0]  ; clk          ; FSM:L0|rxck ; 1.000        ; -2.086     ; 2.104      ;
; -2.915 ; FSM:L0|CS.s4 ; DivBy11:L1|counter[2]   ; clk          ; FSM:L0|rxck ; 1.000        ; 0.498      ; 4.401      ;
; -2.915 ; FSM:L0|CS.s4 ; DivBy11:L1|counter[0]   ; clk          ; FSM:L0|rxck ; 1.000        ; 0.498      ; 4.401      ;
; -2.915 ; FSM:L0|CS.s4 ; DivBy11:L1|counter[1]   ; clk          ; FSM:L0|rxck ; 1.000        ; 0.498      ; 4.401      ;
; -2.915 ; FSM:L0|CS.s4 ; DivBy11:L1|counter[3]   ; clk          ; FSM:L0|rxck ; 1.000        ; 0.498      ; 4.401      ;
; -2.915 ; FSM:L0|CS.s4 ; DivBy11:L1|rxf          ; clk          ; FSM:L0|rxck ; 1.000        ; 0.498      ; 4.401      ;
; -2.873 ; FSM:L0|CS.s2 ; DivBy11:L1|counter[2]   ; clk          ; FSM:L0|rxck ; 1.000        ; 0.498      ; 4.359      ;
; -2.873 ; FSM:L0|CS.s2 ; DivBy11:L1|counter[0]   ; clk          ; FSM:L0|rxck ; 1.000        ; 0.498      ; 4.359      ;
; -2.873 ; FSM:L0|CS.s2 ; DivBy11:L1|counter[1]   ; clk          ; FSM:L0|rxck ; 1.000        ; 0.498      ; 4.359      ;
; -2.873 ; FSM:L0|CS.s2 ; DivBy11:L1|counter[3]   ; clk          ; FSM:L0|rxck ; 1.000        ; 0.498      ; 4.359      ;
; -2.873 ; FSM:L0|CS.s2 ; DivBy11:L1|rxf          ; clk          ; FSM:L0|rxck ; 1.000        ; 0.498      ; 4.359      ;
; -2.831 ; FSM:L0|CS.s4 ; shiftregister:L2|sr[2]  ; clk          ; FSM:L0|rxck ; 1.000        ; 0.499      ; 4.318      ;
; -2.831 ; FSM:L0|CS.s4 ; shiftregister:L2|sr[3]  ; clk          ; FSM:L0|rxck ; 1.000        ; 0.499      ; 4.318      ;
; -2.831 ; FSM:L0|CS.s4 ; shiftregister:L2|sr[4]  ; clk          ; FSM:L0|rxck ; 1.000        ; 0.499      ; 4.318      ;
; -2.831 ; FSM:L0|CS.s4 ; shiftregister:L2|sr[5]  ; clk          ; FSM:L0|rxck ; 1.000        ; 0.499      ; 4.318      ;
; -2.831 ; FSM:L0|CS.s4 ; shiftregister:L2|sr[6]  ; clk          ; FSM:L0|rxck ; 1.000        ; 0.499      ; 4.318      ;
; -2.831 ; FSM:L0|CS.s4 ; shiftregister:L2|sr[7]  ; clk          ; FSM:L0|rxck ; 1.000        ; 0.499      ; 4.318      ;
; -2.831 ; FSM:L0|CS.s4 ; shiftregister:L2|sr[8]  ; clk          ; FSM:L0|rxck ; 1.000        ; 0.499      ; 4.318      ;
; -2.831 ; FSM:L0|CS.s4 ; shiftregister:L2|sr[9]  ; clk          ; FSM:L0|rxck ; 1.000        ; 0.499      ; 4.318      ;
; -2.810 ; FSM:L0|CS.s2 ; shiftregister:L2|sr[2]  ; clk          ; FSM:L0|rxck ; 1.000        ; 0.499      ; 4.297      ;
; -2.810 ; FSM:L0|CS.s2 ; shiftregister:L2|sr[3]  ; clk          ; FSM:L0|rxck ; 1.000        ; 0.499      ; 4.297      ;
; -2.810 ; FSM:L0|CS.s2 ; shiftregister:L2|sr[4]  ; clk          ; FSM:L0|rxck ; 1.000        ; 0.499      ; 4.297      ;
; -2.810 ; FSM:L0|CS.s2 ; shiftregister:L2|sr[5]  ; clk          ; FSM:L0|rxck ; 1.000        ; 0.499      ; 4.297      ;
; -2.810 ; FSM:L0|CS.s2 ; shiftregister:L2|sr[6]  ; clk          ; FSM:L0|rxck ; 1.000        ; 0.499      ; 4.297      ;
; -2.810 ; FSM:L0|CS.s2 ; shiftregister:L2|sr[7]  ; clk          ; FSM:L0|rxck ; 1.000        ; 0.499      ; 4.297      ;
; -2.810 ; FSM:L0|CS.s2 ; shiftregister:L2|sr[8]  ; clk          ; FSM:L0|rxck ; 1.000        ; 0.499      ; 4.297      ;
; -2.810 ; FSM:L0|CS.s2 ; shiftregister:L2|sr[9]  ; clk          ; FSM:L0|rxck ; 1.000        ; 0.499      ; 4.297      ;
; -0.513 ; FSM:L0|CS.s1 ; shiftregister:L2|sr[10] ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.500        ; 0.984      ; 2.237      ;
; -0.513 ; FSM:L0|CS.s1 ; shiftregister:L2|sr[1]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.500        ; 0.984      ; 2.237      ;
; -0.513 ; FSM:L0|CS.s1 ; shiftregister:L2|sr[0]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.500        ; 0.984      ; 2.237      ;
; -0.184 ; FSM:L0|CS.s1 ; DivBy11:L1|counter[2]   ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.500        ; 3.568      ; 4.492      ;
; -0.184 ; FSM:L0|CS.s1 ; DivBy11:L1|counter[0]   ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.500        ; 3.568      ; 4.492      ;
; -0.184 ; FSM:L0|CS.s1 ; DivBy11:L1|counter[1]   ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.500        ; 3.568      ; 4.492      ;
; -0.184 ; FSM:L0|CS.s1 ; DivBy11:L1|counter[3]   ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.500        ; 3.568      ; 4.492      ;
; -0.184 ; FSM:L0|CS.s1 ; DivBy11:L1|rxf          ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.500        ; 3.568      ; 4.492      ;
; -0.164 ; FSM:L0|CS.s3 ; shiftregister:L2|sr[10] ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.500        ; 0.984      ; 1.878      ;
; -0.164 ; FSM:L0|CS.s3 ; shiftregister:L2|sr[1]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.500        ; 0.984      ; 1.878      ;
; -0.164 ; FSM:L0|CS.s3 ; shiftregister:L2|sr[0]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.500        ; 0.984      ; 1.878      ;
; -0.121 ; FSM:L0|CS.s1 ; shiftregister:L2|sr[2]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.500        ; 3.569      ; 4.430      ;
; -0.121 ; FSM:L0|CS.s1 ; shiftregister:L2|sr[3]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.500        ; 3.569      ; 4.430      ;
; -0.121 ; FSM:L0|CS.s1 ; shiftregister:L2|sr[4]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.500        ; 3.569      ; 4.430      ;
; -0.121 ; FSM:L0|CS.s1 ; shiftregister:L2|sr[5]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.500        ; 3.569      ; 4.430      ;
; -0.121 ; FSM:L0|CS.s1 ; shiftregister:L2|sr[6]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.500        ; 3.569      ; 4.430      ;
; -0.121 ; FSM:L0|CS.s1 ; shiftregister:L2|sr[7]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.500        ; 3.569      ; 4.430      ;
; -0.121 ; FSM:L0|CS.s1 ; shiftregister:L2|sr[8]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.500        ; 3.569      ; 4.430      ;
; -0.121 ; FSM:L0|CS.s1 ; shiftregister:L2|sr[9]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.500        ; 3.569      ; 4.430      ;
; 0.038  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[10] ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 1.000        ; 0.984      ; 2.186      ;
; 0.038  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[1]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 1.000        ; 0.984      ; 2.186      ;
; 0.038  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[0]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 1.000        ; 0.984      ; 2.186      ;
; 0.165  ; FSM:L0|CS.s3 ; DivBy11:L1|counter[2]   ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.500        ; 3.568      ; 4.133      ;
; 0.165  ; FSM:L0|CS.s3 ; DivBy11:L1|counter[0]   ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.500        ; 3.568      ; 4.133      ;
; 0.165  ; FSM:L0|CS.s3 ; DivBy11:L1|counter[1]   ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.500        ; 3.568      ; 4.133      ;
; 0.165  ; FSM:L0|CS.s3 ; DivBy11:L1|counter[3]   ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.500        ; 3.568      ; 4.133      ;
; 0.165  ; FSM:L0|CS.s3 ; DivBy11:L1|rxf          ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.500        ; 3.568      ; 4.133      ;
; 0.228  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[2]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.500        ; 3.569      ; 4.071      ;
; 0.228  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[3]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.500        ; 3.569      ; 4.071      ;
; 0.228  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[4]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.500        ; 3.569      ; 4.071      ;
; 0.228  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[5]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.500        ; 3.569      ; 4.071      ;
; 0.228  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[6]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.500        ; 3.569      ; 4.071      ;
; 0.228  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[7]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.500        ; 3.569      ; 4.071      ;
; 0.228  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[8]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.500        ; 3.569      ; 4.071      ;
; 0.228  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[9]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.500        ; 3.569      ; 4.071      ;
; 0.334  ; FSM:L0|CS.s1 ; DivBy11:L1|counter[2]   ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 1.000        ; 3.568      ; 4.474      ;
; 0.334  ; FSM:L0|CS.s1 ; DivBy11:L1|counter[0]   ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 1.000        ; 3.568      ; 4.474      ;
; 0.334  ; FSM:L0|CS.s1 ; DivBy11:L1|counter[1]   ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 1.000        ; 3.568      ; 4.474      ;
; 0.334  ; FSM:L0|CS.s1 ; DivBy11:L1|counter[3]   ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 1.000        ; 3.568      ; 4.474      ;
; 0.334  ; FSM:L0|CS.s1 ; DivBy11:L1|rxf          ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 1.000        ; 3.568      ; 4.474      ;
; 0.376  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[10] ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 1.000        ; 0.984      ; 1.838      ;
; 0.376  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[1]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 1.000        ; 0.984      ; 1.838      ;
; 0.376  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[0]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 1.000        ; 0.984      ; 1.838      ;
; 0.418  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[2]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 1.000        ; 3.569      ; 4.391      ;
; 0.418  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[3]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 1.000        ; 3.569      ; 4.391      ;
; 0.418  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[4]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 1.000        ; 3.569      ; 4.391      ;
; 0.418  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[5]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 1.000        ; 3.569      ; 4.391      ;
; 0.418  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[6]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 1.000        ; 3.569      ; 4.391      ;
; 0.418  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[7]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 1.000        ; 3.569      ; 4.391      ;
; 0.418  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[8]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 1.000        ; 3.569      ; 4.391      ;
; 0.418  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[9]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 1.000        ; 3.569      ; 4.391      ;
; 0.672  ; FSM:L0|CS.s3 ; DivBy11:L1|counter[2]   ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 1.000        ; 3.568      ; 4.126      ;
; 0.672  ; FSM:L0|CS.s3 ; DivBy11:L1|counter[0]   ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 1.000        ; 3.568      ; 4.126      ;
; 0.672  ; FSM:L0|CS.s3 ; DivBy11:L1|counter[1]   ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 1.000        ; 3.568      ; 4.126      ;
; 0.672  ; FSM:L0|CS.s3 ; DivBy11:L1|counter[3]   ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 1.000        ; 3.568      ; 4.126      ;
; 0.672  ; FSM:L0|CS.s3 ; DivBy11:L1|rxf          ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 1.000        ; 3.568      ; 4.126      ;
; 0.756  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[2]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 1.000        ; 3.569      ; 4.043      ;
; 0.756  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[3]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 1.000        ; 3.569      ; 4.043      ;
; 0.756  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[4]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 1.000        ; 3.569      ; 4.043      ;
; 0.756  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[5]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 1.000        ; 3.569      ; 4.043      ;
; 0.756  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[6]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 1.000        ; 3.569      ; 4.043      ;
; 0.756  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[7]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 1.000        ; 3.569      ; 4.043      ;
; 0.756  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[8]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 1.000        ; 3.569      ; 4.043      ;
; 0.756  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[9]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 1.000        ; 3.569      ; 4.043      ;
+--------+--------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                             ;
+--------+----------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+-------------------+--------------+-------------+--------------+------------+------------+
; -2.565 ; DivBy11:L1|rxf ; FSM:L0|counter[0] ; FSM:L0|rxck  ; clk         ; 1.000        ; -0.778     ; 2.775      ;
; -2.565 ; DivBy11:L1|rxf ; FSM:L0|counter[1] ; FSM:L0|rxck  ; clk         ; 1.000        ; -0.778     ; 2.775      ;
; -2.565 ; DivBy11:L1|rxf ; FSM:L0|rxck       ; FSM:L0|rxck  ; clk         ; 1.000        ; -0.778     ; 2.775      ;
; -1.393 ; FSM:L0|CS.s2   ; FSM:L0|counter[0] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.312      ;
; -1.393 ; FSM:L0|CS.s2   ; FSM:L0|counter[1] ; clk          ; clk         ; 1.000        ; -0.079     ; 2.312      ;
; -1.393 ; FSM:L0|CS.s2   ; FSM:L0|rxck       ; clk          ; clk         ; 1.000        ; -0.079     ; 2.312      ;
; -0.064 ; FSM:L0|CS.s1   ; FSM:L0|counter[0] ; FSM:L0|CS.s1 ; clk         ; 0.500        ; 2.959      ; 3.753      ;
; -0.064 ; FSM:L0|CS.s1   ; FSM:L0|counter[1] ; FSM:L0|CS.s1 ; clk         ; 0.500        ; 2.959      ; 3.753      ;
; -0.064 ; FSM:L0|CS.s1   ; FSM:L0|rxck       ; FSM:L0|CS.s1 ; clk         ; 0.500        ; 2.959      ; 3.753      ;
; 0.437  ; FSM:L0|CS.s1   ; FSM:L0|counter[0] ; FSM:L0|CS.s1 ; clk         ; 1.000        ; 2.959      ; 3.752      ;
; 0.437  ; FSM:L0|CS.s1   ; FSM:L0|counter[1] ; FSM:L0|CS.s1 ; clk         ; 1.000        ; 2.959      ; 3.752      ;
; 0.437  ; FSM:L0|CS.s1   ; FSM:L0|rxck       ; FSM:L0|CS.s1 ; clk         ; 1.000        ; 2.959      ; 3.752      ;
+--------+----------------+-------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'FSM:L0|CS.s3'                                                                  ;
+-------+-------------+--------------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node   ; To Node            ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+--------------------+--------------+--------------+--------------+------------+------------+
; 0.304 ; FSM:L0|dlEn ; DataLatch:L3|OQ[0] ; clk          ; FSM:L0|CS.s3 ; 1.000        ; 0.932      ; 1.616      ;
; 0.304 ; FSM:L0|dlEn ; DataLatch:L3|OQ[1] ; clk          ; FSM:L0|CS.s3 ; 1.000        ; 0.932      ; 1.616      ;
; 0.304 ; FSM:L0|dlEn ; DataLatch:L3|OQ[2] ; clk          ; FSM:L0|CS.s3 ; 1.000        ; 0.932      ; 1.616      ;
; 0.304 ; FSM:L0|dlEn ; DataLatch:L3|OQ[3] ; clk          ; FSM:L0|CS.s3 ; 1.000        ; 0.932      ; 1.616      ;
; 0.304 ; FSM:L0|dlEn ; DataLatch:L3|OQ[4] ; clk          ; FSM:L0|CS.s3 ; 1.000        ; 0.932      ; 1.616      ;
; 0.304 ; FSM:L0|dlEn ; DataLatch:L3|OQ[5] ; clk          ; FSM:L0|CS.s3 ; 1.000        ; 0.932      ; 1.616      ;
; 0.304 ; FSM:L0|dlEn ; DataLatch:L3|OQ[6] ; clk          ; FSM:L0|CS.s3 ; 1.000        ; 0.932      ; 1.616      ;
; 0.304 ; FSM:L0|dlEn ; DataLatch:L3|OQ[7] ; clk          ; FSM:L0|CS.s3 ; 1.000        ; 0.932      ; 1.616      ;
+-------+-------------+--------------------+--------------+--------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'FSM:L0|rxck'                                                                          ;
+--------+--------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -0.296 ; FSM:L0|CS.s3 ; shiftregister:L2|sr[2]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.000        ; 3.738      ; 3.880      ;
; -0.296 ; FSM:L0|CS.s3 ; shiftregister:L2|sr[3]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.000        ; 3.738      ; 3.880      ;
; -0.296 ; FSM:L0|CS.s3 ; shiftregister:L2|sr[4]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.000        ; 3.738      ; 3.880      ;
; -0.296 ; FSM:L0|CS.s3 ; shiftregister:L2|sr[5]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.000        ; 3.738      ; 3.880      ;
; -0.296 ; FSM:L0|CS.s3 ; shiftregister:L2|sr[6]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.000        ; 3.738      ; 3.880      ;
; -0.296 ; FSM:L0|CS.s3 ; shiftregister:L2|sr[7]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.000        ; 3.738      ; 3.880      ;
; -0.296 ; FSM:L0|CS.s3 ; shiftregister:L2|sr[8]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.000        ; 3.738      ; 3.880      ;
; -0.296 ; FSM:L0|CS.s3 ; shiftregister:L2|sr[9]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.000        ; 3.738      ; 3.880      ;
; -0.215 ; FSM:L0|CS.s3 ; DivBy11:L1|counter[2]   ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.000        ; 3.737      ; 3.960      ;
; -0.215 ; FSM:L0|CS.s3 ; DivBy11:L1|counter[0]   ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.000        ; 3.737      ; 3.960      ;
; -0.215 ; FSM:L0|CS.s3 ; DivBy11:L1|counter[1]   ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.000        ; 3.737      ; 3.960      ;
; -0.215 ; FSM:L0|CS.s3 ; DivBy11:L1|counter[3]   ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.000        ; 3.737      ; 3.960      ;
; -0.215 ; FSM:L0|CS.s3 ; DivBy11:L1|rxf          ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.000        ; 3.737      ; 3.960      ;
; 0.049  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[2]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.000        ; 3.738      ; 4.215      ;
; 0.049  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[3]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.000        ; 3.738      ; 4.215      ;
; 0.049  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[4]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.000        ; 3.738      ; 4.215      ;
; 0.049  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[5]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.000        ; 3.738      ; 4.215      ;
; 0.049  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[6]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.000        ; 3.738      ; 4.215      ;
; 0.049  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[7]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.000        ; 3.738      ; 4.215      ;
; 0.049  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[8]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.000        ; 3.738      ; 4.215      ;
; 0.049  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[9]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.000        ; 3.738      ; 4.215      ;
; 0.130  ; FSM:L0|CS.s1 ; DivBy11:L1|counter[2]   ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.000        ; 3.737      ; 4.295      ;
; 0.130  ; FSM:L0|CS.s1 ; DivBy11:L1|counter[0]   ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.000        ; 3.737      ; 4.295      ;
; 0.130  ; FSM:L0|CS.s1 ; DivBy11:L1|counter[1]   ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.000        ; 3.737      ; 4.295      ;
; 0.130  ; FSM:L0|CS.s1 ; DivBy11:L1|counter[3]   ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.000        ; 3.737      ; 4.295      ;
; 0.130  ; FSM:L0|CS.s1 ; DivBy11:L1|rxf          ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.000        ; 3.737      ; 4.295      ;
; 0.232  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[2]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; -0.500       ; 3.738      ; 3.908      ;
; 0.232  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[3]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; -0.500       ; 3.738      ; 3.908      ;
; 0.232  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[4]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; -0.500       ; 3.738      ; 3.908      ;
; 0.232  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[5]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; -0.500       ; 3.738      ; 3.908      ;
; 0.232  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[6]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; -0.500       ; 3.738      ; 3.908      ;
; 0.232  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[7]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; -0.500       ; 3.738      ; 3.908      ;
; 0.232  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[8]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; -0.500       ; 3.738      ; 3.908      ;
; 0.232  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[9]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; -0.500       ; 3.738      ; 3.908      ;
; 0.281  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[10] ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.000        ; 1.045      ; 1.764      ;
; 0.281  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[1]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.000        ; 1.045      ; 1.764      ;
; 0.281  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[0]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.000        ; 1.045      ; 1.764      ;
; 0.293  ; FSM:L0|CS.s3 ; DivBy11:L1|counter[2]   ; FSM:L0|CS.s3 ; FSM:L0|rxck ; -0.500       ; 3.737      ; 3.968      ;
; 0.293  ; FSM:L0|CS.s3 ; DivBy11:L1|counter[0]   ; FSM:L0|CS.s3 ; FSM:L0|rxck ; -0.500       ; 3.737      ; 3.968      ;
; 0.293  ; FSM:L0|CS.s3 ; DivBy11:L1|counter[1]   ; FSM:L0|CS.s3 ; FSM:L0|rxck ; -0.500       ; 3.737      ; 3.968      ;
; 0.293  ; FSM:L0|CS.s3 ; DivBy11:L1|counter[3]   ; FSM:L0|CS.s3 ; FSM:L0|rxck ; -0.500       ; 3.737      ; 3.968      ;
; 0.293  ; FSM:L0|CS.s3 ; DivBy11:L1|rxf          ; FSM:L0|CS.s3 ; FSM:L0|rxck ; -0.500       ; 3.737      ; 3.968      ;
; 0.587  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[2]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; -0.500       ; 3.738      ; 4.253      ;
; 0.587  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[3]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; -0.500       ; 3.738      ; 4.253      ;
; 0.587  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[4]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; -0.500       ; 3.738      ; 4.253      ;
; 0.587  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[5]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; -0.500       ; 3.738      ; 4.253      ;
; 0.587  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[6]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; -0.500       ; 3.738      ; 4.253      ;
; 0.587  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[7]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; -0.500       ; 3.738      ; 4.253      ;
; 0.587  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[8]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; -0.500       ; 3.738      ; 4.253      ;
; 0.587  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[9]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; -0.500       ; 3.738      ; 4.253      ;
; 0.626  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[10] ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.000        ; 1.045      ; 2.099      ;
; 0.626  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[1]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.000        ; 1.045      ; 2.099      ;
; 0.626  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[0]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.000        ; 1.045      ; 2.099      ;
; 0.648  ; FSM:L0|CS.s1 ; DivBy11:L1|counter[2]   ; FSM:L0|CS.s1 ; FSM:L0|rxck ; -0.500       ; 3.737      ; 4.313      ;
; 0.648  ; FSM:L0|CS.s1 ; DivBy11:L1|counter[0]   ; FSM:L0|CS.s1 ; FSM:L0|rxck ; -0.500       ; 3.737      ; 4.313      ;
; 0.648  ; FSM:L0|CS.s1 ; DivBy11:L1|counter[1]   ; FSM:L0|CS.s1 ; FSM:L0|rxck ; -0.500       ; 3.737      ; 4.313      ;
; 0.648  ; FSM:L0|CS.s1 ; DivBy11:L1|counter[3]   ; FSM:L0|CS.s1 ; FSM:L0|rxck ; -0.500       ; 3.737      ; 4.313      ;
; 0.648  ; FSM:L0|CS.s1 ; DivBy11:L1|rxf          ; FSM:L0|CS.s1 ; FSM:L0|rxck ; -0.500       ; 3.737      ; 4.313      ;
; 0.820  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[10] ; FSM:L0|CS.s3 ; FSM:L0|rxck ; -0.500       ; 1.045      ; 1.803      ;
; 0.820  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[1]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; -0.500       ; 1.045      ; 1.803      ;
; 0.820  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[0]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; -0.500       ; 1.045      ; 1.803      ;
; 1.175  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[10] ; FSM:L0|CS.s1 ; FSM:L0|rxck ; -0.500       ; 1.045      ; 2.148      ;
; 1.175  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[1]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; -0.500       ; 1.045      ; 2.148      ;
; 1.175  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[0]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; -0.500       ; 1.045      ; 2.148      ;
; 2.942  ; FSM:L0|CS.s4 ; shiftregister:L2|sr[2]  ; clk          ; FSM:L0|rxck ; 0.000        ; 0.780      ; 3.938      ;
; 2.942  ; FSM:L0|CS.s4 ; shiftregister:L2|sr[3]  ; clk          ; FSM:L0|rxck ; 0.000        ; 0.780      ; 3.938      ;
; 2.942  ; FSM:L0|CS.s4 ; shiftregister:L2|sr[4]  ; clk          ; FSM:L0|rxck ; 0.000        ; 0.780      ; 3.938      ;
; 2.942  ; FSM:L0|CS.s4 ; shiftregister:L2|sr[5]  ; clk          ; FSM:L0|rxck ; 0.000        ; 0.780      ; 3.938      ;
; 2.942  ; FSM:L0|CS.s4 ; shiftregister:L2|sr[6]  ; clk          ; FSM:L0|rxck ; 0.000        ; 0.780      ; 3.938      ;
; 2.942  ; FSM:L0|CS.s4 ; shiftregister:L2|sr[7]  ; clk          ; FSM:L0|rxck ; 0.000        ; 0.780      ; 3.938      ;
; 2.942  ; FSM:L0|CS.s4 ; shiftregister:L2|sr[8]  ; clk          ; FSM:L0|rxck ; 0.000        ; 0.780      ; 3.938      ;
; 2.942  ; FSM:L0|CS.s4 ; shiftregister:L2|sr[9]  ; clk          ; FSM:L0|rxck ; 0.000        ; 0.780      ; 3.938      ;
; 3.003  ; FSM:L0|CS.s4 ; DivBy11:L1|counter[2]   ; clk          ; FSM:L0|rxck ; 0.000        ; 0.779      ; 3.998      ;
; 3.003  ; FSM:L0|CS.s4 ; DivBy11:L1|counter[0]   ; clk          ; FSM:L0|rxck ; 0.000        ; 0.779      ; 3.998      ;
; 3.003  ; FSM:L0|CS.s4 ; DivBy11:L1|counter[1]   ; clk          ; FSM:L0|rxck ; 0.000        ; 0.779      ; 3.998      ;
; 3.003  ; FSM:L0|CS.s4 ; DivBy11:L1|counter[3]   ; clk          ; FSM:L0|rxck ; 0.000        ; 0.779      ; 3.998      ;
; 3.003  ; FSM:L0|CS.s4 ; DivBy11:L1|rxf          ; clk          ; FSM:L0|rxck ; 0.000        ; 0.779      ; 3.998      ;
; 3.082  ; FSM:L0|CS.s2 ; shiftregister:L2|sr[2]  ; clk          ; FSM:L0|rxck ; 0.000        ; 0.780      ; 4.078      ;
; 3.082  ; FSM:L0|CS.s2 ; shiftregister:L2|sr[3]  ; clk          ; FSM:L0|rxck ; 0.000        ; 0.780      ; 4.078      ;
; 3.082  ; FSM:L0|CS.s2 ; shiftregister:L2|sr[4]  ; clk          ; FSM:L0|rxck ; 0.000        ; 0.780      ; 4.078      ;
; 3.082  ; FSM:L0|CS.s2 ; shiftregister:L2|sr[5]  ; clk          ; FSM:L0|rxck ; 0.000        ; 0.780      ; 4.078      ;
; 3.082  ; FSM:L0|CS.s2 ; shiftregister:L2|sr[6]  ; clk          ; FSM:L0|rxck ; 0.000        ; 0.780      ; 4.078      ;
; 3.082  ; FSM:L0|CS.s2 ; shiftregister:L2|sr[7]  ; clk          ; FSM:L0|rxck ; 0.000        ; 0.780      ; 4.078      ;
; 3.082  ; FSM:L0|CS.s2 ; shiftregister:L2|sr[8]  ; clk          ; FSM:L0|rxck ; 0.000        ; 0.780      ; 4.078      ;
; 3.082  ; FSM:L0|CS.s2 ; shiftregister:L2|sr[9]  ; clk          ; FSM:L0|rxck ; 0.000        ; 0.780      ; 4.078      ;
; 3.163  ; FSM:L0|CS.s2 ; DivBy11:L1|counter[2]   ; clk          ; FSM:L0|rxck ; 0.000        ; 0.779      ; 4.158      ;
; 3.163  ; FSM:L0|CS.s2 ; DivBy11:L1|counter[0]   ; clk          ; FSM:L0|rxck ; 0.000        ; 0.779      ; 4.158      ;
; 3.163  ; FSM:L0|CS.s2 ; DivBy11:L1|counter[1]   ; clk          ; FSM:L0|rxck ; 0.000        ; 0.779      ; 4.158      ;
; 3.163  ; FSM:L0|CS.s2 ; DivBy11:L1|counter[3]   ; clk          ; FSM:L0|rxck ; 0.000        ; 0.779      ; 4.158      ;
; 3.163  ; FSM:L0|CS.s2 ; DivBy11:L1|rxf          ; clk          ; FSM:L0|rxck ; 0.000        ; 0.779      ; 4.158      ;
; 3.530  ; FSM:L0|CS.s4 ; shiftregister:L2|sr[10] ; clk          ; FSM:L0|rxck ; 0.000        ; -1.913     ; 1.833      ;
; 3.530  ; FSM:L0|CS.s4 ; shiftregister:L2|sr[1]  ; clk          ; FSM:L0|rxck ; 0.000        ; -1.913     ; 1.833      ;
; 3.530  ; FSM:L0|CS.s4 ; shiftregister:L2|sr[0]  ; clk          ; FSM:L0|rxck ; 0.000        ; -1.913     ; 1.833      ;
; 3.659  ; FSM:L0|CS.s2 ; shiftregister:L2|sr[10] ; clk          ; FSM:L0|rxck ; 0.000        ; -1.913     ; 1.962      ;
; 3.659  ; FSM:L0|CS.s2 ; shiftregister:L2|sr[1]  ; clk          ; FSM:L0|rxck ; 0.000        ; -1.913     ; 1.962      ;
; 3.659  ; FSM:L0|CS.s2 ; shiftregister:L2|sr[0]  ; clk          ; FSM:L0|rxck ; 0.000        ; -1.913     ; 1.962      ;
+--------+--------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'FSM:L0|CS.s3'                                                                   ;
+-------+-------------+--------------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node   ; To Node            ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+--------------------+--------------+--------------+--------------+------------+------------+
; 0.034 ; FSM:L0|dlEn ; DataLatch:L3|OQ[0] ; clk          ; FSM:L0|CS.s3 ; 0.000        ; 1.231      ; 1.481      ;
; 0.034 ; FSM:L0|dlEn ; DataLatch:L3|OQ[1] ; clk          ; FSM:L0|CS.s3 ; 0.000        ; 1.231      ; 1.481      ;
; 0.034 ; FSM:L0|dlEn ; DataLatch:L3|OQ[2] ; clk          ; FSM:L0|CS.s3 ; 0.000        ; 1.231      ; 1.481      ;
; 0.034 ; FSM:L0|dlEn ; DataLatch:L3|OQ[3] ; clk          ; FSM:L0|CS.s3 ; 0.000        ; 1.231      ; 1.481      ;
; 0.034 ; FSM:L0|dlEn ; DataLatch:L3|OQ[4] ; clk          ; FSM:L0|CS.s3 ; 0.000        ; 1.231      ; 1.481      ;
; 0.034 ; FSM:L0|dlEn ; DataLatch:L3|OQ[5] ; clk          ; FSM:L0|CS.s3 ; 0.000        ; 1.231      ; 1.481      ;
; 0.034 ; FSM:L0|dlEn ; DataLatch:L3|OQ[6] ; clk          ; FSM:L0|CS.s3 ; 0.000        ; 1.231      ; 1.481      ;
; 0.034 ; FSM:L0|dlEn ; DataLatch:L3|OQ[7] ; clk          ; FSM:L0|CS.s3 ; 0.000        ; 1.231      ; 1.481      ;
+-------+-------------+--------------------+--------------+--------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                             ;
+-------+----------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.078 ; FSM:L0|CS.s1   ; FSM:L0|counter[0] ; FSM:L0|CS.s1 ; clk         ; 0.000        ; 3.071      ; 3.587      ;
; 0.078 ; FSM:L0|CS.s1   ; FSM:L0|counter[1] ; FSM:L0|CS.s1 ; clk         ; 0.000        ; 3.071      ; 3.587      ;
; 0.078 ; FSM:L0|CS.s1   ; FSM:L0|rxck       ; FSM:L0|CS.s1 ; clk         ; 0.000        ; 3.071      ; 3.587      ;
; 0.571 ; FSM:L0|CS.s1   ; FSM:L0|counter[0] ; FSM:L0|CS.s1 ; clk         ; -0.500       ; 3.071      ; 3.580      ;
; 0.571 ; FSM:L0|CS.s1   ; FSM:L0|counter[1] ; FSM:L0|CS.s1 ; clk         ; -0.500       ; 3.071      ; 3.580      ;
; 0.571 ; FSM:L0|CS.s1   ; FSM:L0|rxck       ; FSM:L0|CS.s1 ; clk         ; -0.500       ; 3.071      ; 3.580      ;
; 1.888 ; FSM:L0|CS.s2   ; FSM:L0|counter[0] ; clk          ; clk         ; 0.000        ; 0.081      ; 2.155      ;
; 1.888 ; FSM:L0|CS.s2   ; FSM:L0|counter[1] ; clk          ; clk         ; 0.000        ; 0.081      ; 2.155      ;
; 1.888 ; FSM:L0|CS.s2   ; FSM:L0|rxck       ; clk          ; clk         ; 0.000        ; 0.081      ; 2.155      ;
; 2.936 ; DivBy11:L1|rxf ; FSM:L0|counter[0] ; FSM:L0|rxck  ; clk         ; 0.000        ; -0.497     ; 2.655      ;
; 2.936 ; DivBy11:L1|rxf ; FSM:L0|counter[1] ; FSM:L0|rxck  ; clk         ; 0.000        ; -0.497     ; 2.655      ;
; 2.936 ; DivBy11:L1|rxf ; FSM:L0|rxck       ; FSM:L0|rxck  ; clk         ; 0.000        ; -0.497     ; 2.655      ;
+-------+----------------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; FSM:L0|CS.s1              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; FSM:L0|CS.s2              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; FSM:L0|CS.s3              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; FSM:L0|CS.s4              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; FSM:L0|CS.s5              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; FSM:L0|counter[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; FSM:L0|counter[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; FSM:L0|dlEn               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; FSM:L0|rxck               ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; FSM:L0|CS.s1              ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; FSM:L0|CS.s2              ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; FSM:L0|CS.s3              ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; FSM:L0|CS.s4              ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; FSM:L0|CS.s5              ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; FSM:L0|counter[0]         ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; FSM:L0|counter[1]         ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; FSM:L0|dlEn               ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; FSM:L0|rxck               ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; FSM:L0|CS.s1              ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; FSM:L0|CS.s2              ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; FSM:L0|CS.s3              ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; FSM:L0|CS.s4              ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; FSM:L0|CS.s5              ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; FSM:L0|counter[0]         ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; FSM:L0|counter[1]         ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; FSM:L0|dlEn               ;
; 0.335  ; 0.555        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; FSM:L0|rxck               ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o               ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L0|CS.s1|clk              ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L0|CS.s2|clk              ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L0|CS.s3|clk              ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L0|CS.s4|clk              ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L0|CS.s5|clk              ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L0|counter[0]|clk         ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L0|counter[1]|clk         ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L0|dlEn|clk               ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L0|rxck|clk               ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i               ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; L0|CS.s1|clk              ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; L0|CS.s2|clk              ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; L0|CS.s3|clk              ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; L0|CS.s4|clk              ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; L0|CS.s5|clk              ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; L0|counter[0]|clk         ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; L0|counter[1]|clk         ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; L0|dlEn|clk               ;
; 0.591  ; 0.591        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; L0|rxck|clk               ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.592  ; 0.592        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.606  ; 0.606        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'FSM:L0|rxck'                                                        ;
+--------+--------------+----------------+------------------+-------------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+-------------+------------+--------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FSM:L0|rxck ; Rise       ; DivBy11:L1|counter[0]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FSM:L0|rxck ; Rise       ; DivBy11:L1|counter[1]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FSM:L0|rxck ; Rise       ; DivBy11:L1|counter[2]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FSM:L0|rxck ; Rise       ; DivBy11:L1|counter[3]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FSM:L0|rxck ; Rise       ; DivBy11:L1|rxf           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[10]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[4]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[5]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[6]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[7]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[8]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[9]   ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[0]   ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[10]  ;
; 0.277  ; 0.497        ; 0.220          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[1]   ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; DivBy11:L1|counter[0]    ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; DivBy11:L1|counter[1]    ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; DivBy11:L1|counter[2]    ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; DivBy11:L1|counter[3]    ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; DivBy11:L1|rxf           ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[2]   ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[3]   ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[4]   ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[5]   ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[6]   ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[7]   ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[8]   ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[9]   ;
; 0.303  ; 0.491        ; 0.188          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; DivBy11:L1|counter[0]    ;
; 0.303  ; 0.491        ; 0.188          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; DivBy11:L1|counter[1]    ;
; 0.303  ; 0.491        ; 0.188          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; DivBy11:L1|counter[2]    ;
; 0.303  ; 0.491        ; 0.188          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; DivBy11:L1|counter[3]    ;
; 0.303  ; 0.491        ; 0.188          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; DivBy11:L1|rxf           ;
; 0.303  ; 0.491        ; 0.188          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[2]   ;
; 0.303  ; 0.491        ; 0.188          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[3]   ;
; 0.303  ; 0.491        ; 0.188          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[4]   ;
; 0.303  ; 0.491        ; 0.188          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[5]   ;
; 0.303  ; 0.491        ; 0.188          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[6]   ;
; 0.303  ; 0.491        ; 0.188          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[7]   ;
; 0.303  ; 0.491        ; 0.188          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[8]   ;
; 0.303  ; 0.491        ; 0.188          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[9]   ;
; 0.312  ; 0.500        ; 0.188          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[0]   ;
; 0.312  ; 0.500        ; 0.188          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[10]  ;
; 0.312  ; 0.500        ; 0.188          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[1]   ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; L0|rxck~clkctrl|inclk[0] ;
; 0.449  ; 0.449        ; 0.000          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; L0|rxck~clkctrl|outclk   ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; L1|counter[0]|clk        ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; L1|counter[1]|clk        ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; L1|counter[2]|clk        ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; L1|counter[3]|clk        ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; L1|rxf|clk               ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; L2|sr[2]|clk             ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; L2|sr[3]|clk             ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; L2|sr[4]|clk             ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; L2|sr[5]|clk             ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; L2|sr[6]|clk             ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; L2|sr[7]|clk             ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; L2|sr[8]|clk             ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; L2|sr[9]|clk             ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; L2|sr[0]|clk             ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; L2|sr[10]|clk            ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; L2|sr[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; L0|rxck|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; L0|rxck|q                ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; L2|sr[0]|clk             ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; L2|sr[10]|clk            ;
; 0.533  ; 0.533        ; 0.000          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; L2|sr[1]|clk             ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; L1|counter[0]|clk        ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; L1|counter[1]|clk        ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; L1|counter[2]|clk        ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; L1|counter[3]|clk        ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; L1|rxf|clk               ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; L2|sr[2]|clk             ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; L2|sr[3]|clk             ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; L2|sr[4]|clk             ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; L2|sr[5]|clk             ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; L2|sr[6]|clk             ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; L2|sr[7]|clk             ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; L2|sr[8]|clk             ;
; 0.542  ; 0.542        ; 0.000          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; L2|sr[9]|clk             ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; L0|rxck~clkctrl|inclk[0] ;
; 0.549  ; 0.549        ; 0.000          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; L0|rxck~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+-------------+------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'FSM:L0|CS.s3'                                                      ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[2]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[3]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[4]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[5]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[6]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[7]     ;
; 0.270  ; 0.458        ; 0.188          ; Low Pulse Width  ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[0]     ;
; 0.270  ; 0.458        ; 0.188          ; Low Pulse Width  ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[1]     ;
; 0.270  ; 0.458        ; 0.188          ; Low Pulse Width  ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[2]     ;
; 0.270  ; 0.458        ; 0.188          ; Low Pulse Width  ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[3]     ;
; 0.270  ; 0.458        ; 0.188          ; Low Pulse Width  ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[4]     ;
; 0.270  ; 0.458        ; 0.188          ; Low Pulse Width  ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[5]     ;
; 0.270  ; 0.458        ; 0.188          ; Low Pulse Width  ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[6]     ;
; 0.270  ; 0.458        ; 0.188          ; Low Pulse Width  ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[7]     ;
; 0.319  ; 0.539        ; 0.220          ; High Pulse Width ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[0]     ;
; 0.319  ; 0.539        ; 0.220          ; High Pulse Width ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[1]     ;
; 0.319  ; 0.539        ; 0.220          ; High Pulse Width ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[2]     ;
; 0.319  ; 0.539        ; 0.220          ; High Pulse Width ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[3]     ;
; 0.319  ; 0.539        ; 0.220          ; High Pulse Width ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[4]     ;
; 0.319  ; 0.539        ; 0.220          ; High Pulse Width ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[5]     ;
; 0.319  ; 0.539        ; 0.220          ; High Pulse Width ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[6]     ;
; 0.319  ; 0.539        ; 0.220          ; High Pulse Width ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[7]     ;
; 0.415  ; 0.415        ; 0.000          ; Low Pulse Width  ; FSM:L0|CS.s3 ; Rise       ; L0|pd|datac            ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; FSM:L0|CS.s3 ; Rise       ; L0|pd~clkctrl|inclk[0] ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; FSM:L0|CS.s3 ; Rise       ; L0|pd~clkctrl|outclk   ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; FSM:L0|CS.s3 ; Rise       ; L0|pd|combout          ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; FSM:L0|CS.s3 ; Rise       ; L3|OQ[0]|clk           ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; FSM:L0|CS.s3 ; Rise       ; L3|OQ[1]|clk           ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; FSM:L0|CS.s3 ; Rise       ; L3|OQ[2]|clk           ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; FSM:L0|CS.s3 ; Rise       ; L3|OQ[3]|clk           ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; FSM:L0|CS.s3 ; Rise       ; L3|OQ[4]|clk           ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; FSM:L0|CS.s3 ; Rise       ; L3|OQ[5]|clk           ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; FSM:L0|CS.s3 ; Rise       ; L3|OQ[6]|clk           ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; FSM:L0|CS.s3 ; Rise       ; L3|OQ[7]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FSM:L0|CS.s3 ; Rise       ; L0|CS.s3|q             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:L0|CS.s3 ; Rise       ; L0|CS.s3|q             ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; FSM:L0|CS.s3 ; Rise       ; L3|OQ[0]|clk           ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; FSM:L0|CS.s3 ; Rise       ; L3|OQ[1]|clk           ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; FSM:L0|CS.s3 ; Rise       ; L3|OQ[2]|clk           ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; FSM:L0|CS.s3 ; Rise       ; L3|OQ[3]|clk           ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; FSM:L0|CS.s3 ; Rise       ; L3|OQ[4]|clk           ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; FSM:L0|CS.s3 ; Rise       ; L3|OQ[5]|clk           ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; FSM:L0|CS.s3 ; Rise       ; L3|OQ[6]|clk           ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; FSM:L0|CS.s3 ; Rise       ; L3|OQ[7]|clk           ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; FSM:L0|CS.s3 ; Rise       ; L0|pd|combout          ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; FSM:L0|CS.s3 ; Rise       ; L0|pd~clkctrl|inclk[0] ;
; 0.581  ; 0.581        ; 0.000          ; High Pulse Width ; FSM:L0|CS.s3 ; Rise       ; L0|pd~clkctrl|outclk   ;
; 0.582  ; 0.582        ; 0.000          ; High Pulse Width ; FSM:L0|CS.s3 ; Rise       ; L0|pd|datac            ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'FSM:L0|CS.s1'                                                 ;
+-------+--------------+----------------+------------------+--------------+------------+--------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target             ;
+-------+--------------+----------------+------------------+--------------+------------+--------------------+
; 0.413 ; 0.413        ; 0.000          ; Low Pulse Width  ; FSM:L0|CS.s1 ; Rise       ; L0|dataReady|datab ;
; 0.427 ; 0.427        ; 0.000          ; Low Pulse Width  ; FSM:L0|CS.s1 ; Rise       ; FSM:L0|dataReady   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:L0|CS.s1 ; Rise       ; L0|CS.s1|q         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:L0|CS.s1 ; Rise       ; L0|CS.s1|q         ;
; 0.570 ; 0.570        ; 0.000          ; High Pulse Width ; FSM:L0|CS.s1 ; Rise       ; FSM:L0|dataReady   ;
; 0.584 ; 0.584        ; 0.000          ; High Pulse Width ; FSM:L0|CS.s1 ; Rise       ; L0|dataReady|datab ;
+-------+--------------+----------------+------------------+--------------+------------+--------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+-------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+-------------+-------+-------+------------+-----------------+
; rx        ; FSM:L0|rxck ; 2.966 ; 3.327 ; Rise       ; FSM:L0|rxck     ;
; ack       ; clk         ; 3.639 ; 4.147 ; Rise       ; clk             ;
; en        ; clk         ; 4.477 ; 4.973 ; Rise       ; clk             ;
; rx        ; clk         ; 2.175 ; 2.587 ; Rise       ; clk             ;
+-----------+-------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+-----------+-------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+-------------+--------+--------+------------+-----------------+
; rx        ; FSM:L0|rxck ; -2.581 ; -2.926 ; Rise       ; FSM:L0|rxck     ;
; ack       ; clk         ; -3.040 ; -3.513 ; Rise       ; clk             ;
; en        ; clk         ; -2.854 ; -3.363 ; Rise       ; clk             ;
; rx        ; clk         ; -0.864 ; -1.221 ; Rise       ; clk             ;
+-----------+-------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+--------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+--------------+-------+-------+------------+-----------------+
; dry       ; FSM:L0|CS.s1 ; 4.419 ; 4.318 ; Rise       ; FSM:L0|CS.s1    ;
; OQ[*]     ; FSM:L0|CS.s3 ; 9.646 ; 9.509 ; Rise       ; FSM:L0|CS.s3    ;
;  OQ[0]    ; FSM:L0|CS.s3 ; 8.415 ; 8.341 ; Rise       ; FSM:L0|CS.s3    ;
;  OQ[1]    ; FSM:L0|CS.s3 ; 9.122 ; 8.989 ; Rise       ; FSM:L0|CS.s3    ;
;  OQ[2]    ; FSM:L0|CS.s3 ; 8.558 ; 8.538 ; Rise       ; FSM:L0|CS.s3    ;
;  OQ[3]    ; FSM:L0|CS.s3 ; 9.646 ; 9.509 ; Rise       ; FSM:L0|CS.s3    ;
;  OQ[4]    ; FSM:L0|CS.s3 ; 8.684 ; 8.590 ; Rise       ; FSM:L0|CS.s3    ;
;  OQ[5]    ; FSM:L0|CS.s3 ; 8.798 ; 8.755 ; Rise       ; FSM:L0|CS.s3    ;
;  OQ[6]    ; FSM:L0|CS.s3 ; 8.150 ; 8.091 ; Rise       ; FSM:L0|CS.s3    ;
;  OQ[7]    ; FSM:L0|CS.s3 ; 8.116 ; 8.064 ; Rise       ; FSM:L0|CS.s3    ;
; err       ; clk          ; 8.795 ; 9.001 ; Rise       ; clk             ;
+-----------+--------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+--------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+--------------+-------+-------+------------+-----------------+
; dry       ; FSM:L0|CS.s1 ; 4.224 ; 4.126 ; Rise       ; FSM:L0|CS.s1    ;
; OQ[*]     ; FSM:L0|CS.s3 ; 7.808 ; 7.756 ; Rise       ; FSM:L0|CS.s3    ;
;  OQ[0]    ; FSM:L0|CS.s3 ; 8.096 ; 8.024 ; Rise       ; FSM:L0|CS.s3    ;
;  OQ[1]    ; FSM:L0|CS.s3 ; 8.773 ; 8.644 ; Rise       ; FSM:L0|CS.s3    ;
;  OQ[2]    ; FSM:L0|CS.s3 ; 8.232 ; 8.210 ; Rise       ; FSM:L0|CS.s3    ;
;  OQ[3]    ; FSM:L0|CS.s3 ; 9.276 ; 9.142 ; Rise       ; FSM:L0|CS.s3    ;
;  OQ[4]    ; FSM:L0|CS.s3 ; 8.353 ; 8.260 ; Rise       ; FSM:L0|CS.s3    ;
;  OQ[5]    ; FSM:L0|CS.s3 ; 8.462 ; 8.419 ; Rise       ; FSM:L0|CS.s3    ;
;  OQ[6]    ; FSM:L0|CS.s3 ; 7.841 ; 7.783 ; Rise       ; FSM:L0|CS.s3    ;
;  OQ[7]    ; FSM:L0|CS.s3 ; 7.808 ; 7.756 ; Rise       ; FSM:L0|CS.s3    ;
; err       ; clk          ; 8.455 ; 8.640 ; Rise       ; clk             ;
+-----------+--------------+-------+-------+------------+-----------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+----+--------+--------+----+
; Input Port ; Output Port ; RR ; RF     ; FR     ; FF ;
+------------+-------------+----+--------+--------+----+
; ack        ; err         ;    ; 10.509 ; 10.806 ;    ;
+------------+-------------+----+--------+--------+----+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+-------------+----+--------+--------+----+
; Input Port ; Output Port ; RR ; RF     ; FR     ; FF ;
+------------+-------------+----+--------+--------+----+
; ack        ; err         ;    ; 10.136 ; 10.421 ;    ;
+------------+-------------+----+--------+--------+----+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                          ;
+------------+-----------------+-------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name  ; Note                                                          ;
+------------+-----------------+-------------+---------------------------------------------------------------+
; 297.27 MHz ; 297.27 MHz      ; FSM:L0|rxck ;                                                               ;
; 552.49 MHz ; 250.0 MHz       ; clk         ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+-------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------+
; Slow 1200mV 0C Model Setup Summary    ;
+--------------+--------+---------------+
; Clock        ; Slack  ; End Point TNS ;
+--------------+--------+---------------+
; FSM:L0|CS.s1 ; -2.815 ; -2.815        ;
; FSM:L0|rxck  ; -2.364 ; -3.016        ;
; clk          ; -1.208 ; -4.476        ;
; FSM:L0|CS.s3 ; 0.219  ; 0.000         ;
+--------------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Hold Summary     ;
+--------------+--------+---------------+
; Clock        ; Slack  ; End Point TNS ;
+--------------+--------+---------------+
; clk          ; -1.912 ; -1.912        ;
; FSM:L0|CS.s3 ; 0.026  ; 0.000         ;
; FSM:L0|rxck  ; 0.066  ; 0.000         ;
; FSM:L0|CS.s1 ; 2.533  ; 0.000         ;
+--------------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+--------------+--------+---------------+
; Clock        ; Slack  ; End Point TNS ;
+--------------+--------+---------------+
; FSM:L0|rxck  ; -2.799 ; -41.639       ;
; clk          ; -2.255 ; -6.765        ;
; FSM:L0|CS.s3 ; 0.384  ; 0.000         ;
+--------------+--------+---------------+


+---------------------------------------+
; Slow 1200mV 0C Model Removal Summary  ;
+--------------+--------+---------------+
; Clock        ; Slack  ; End Point TNS ;
+--------------+--------+---------------+
; FSM:L0|rxck  ; -0.291 ; -3.428        ;
; FSM:L0|CS.s3 ; 0.032  ; 0.000         ;
; clk          ; 0.112  ; 0.000         ;
+--------------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------------+--------+--------------------------+
; Clock        ; Slack  ; End Point TNS            ;
+--------------+--------+--------------------------+
; clk          ; -3.000 ; -14.565                  ;
; FSM:L0|rxck  ; -1.285 ; -20.560                  ;
; FSM:L0|CS.s3 ; -1.285 ; -10.280                  ;
; FSM:L0|CS.s1 ; 0.428  ; 0.000                    ;
+--------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'FSM:L0|CS.s1'                                                                      ;
+--------+--------------+------------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node          ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+------------------+--------------+--------------+--------------+------------+------------+
; -2.815 ; FSM:L0|CS.s5 ; FSM:L0|dataReady ; clk          ; FSM:L0|CS.s1 ; 1.000        ; -2.190     ; 0.579      ;
+--------+--------------+------------------+--------------+--------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'FSM:L0|rxck'                                                                                       ;
+--------+------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -2.364 ; shiftregister:L2|sr[9] ; shiftregister:L2|sr[10] ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -2.475     ; 0.888      ;
; -0.204 ; DivBy11:L1|counter[2]  ; DivBy11:L1|counter[3]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.073     ; 1.130      ;
; -0.204 ; DivBy11:L1|counter[2]  ; DivBy11:L1|rxf          ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.073     ; 1.130      ;
; -0.095 ; DivBy11:L1|counter[2]  ; DivBy11:L1|counter[1]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.073     ; 1.021      ;
; -0.089 ; DivBy11:L1|counter[0]  ; DivBy11:L1|counter[3]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.073     ; 1.015      ;
; -0.088 ; DivBy11:L1|counter[0]  ; DivBy11:L1|counter[2]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.073     ; 1.014      ;
; -0.081 ; DivBy11:L1|counter[3]  ; DivBy11:L1|counter[1]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.073     ; 1.007      ;
; -0.061 ; DivBy11:L1|counter[2]  ; DivBy11:L1|counter[0]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.073     ; 0.987      ;
; -0.058 ; DivBy11:L1|counter[0]  ; DivBy11:L1|rxf          ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.073     ; 0.984      ;
; -0.042 ; DivBy11:L1|counter[3]  ; DivBy11:L1|counter[0]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.073     ; 0.968      ;
; -0.034 ; DivBy11:L1|counter[1]  ; DivBy11:L1|rxf          ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.073     ; 0.960      ;
; 0.054  ; shiftregister:L2|sr[2] ; shiftregister:L2|sr[3]  ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.073     ; 0.872      ;
; 0.054  ; shiftregister:L2|sr[7] ; shiftregister:L2|sr[8]  ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.073     ; 0.872      ;
; 0.056  ; shiftregister:L2|sr[8] ; shiftregister:L2|sr[9]  ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.073     ; 0.870      ;
; 0.057  ; shiftregister:L2|sr[3] ; shiftregister:L2|sr[4]  ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.073     ; 0.869      ;
; 0.057  ; shiftregister:L2|sr[5] ; shiftregister:L2|sr[6]  ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.073     ; 0.869      ;
; 0.159  ; DivBy11:L1|counter[0]  ; DivBy11:L1|counter[1]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.073     ; 0.767      ;
; 0.171  ; DivBy11:L1|counter[1]  ; DivBy11:L1|counter[3]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.073     ; 0.755      ;
; 0.171  ; DivBy11:L1|counter[1]  ; DivBy11:L1|counter[2]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.073     ; 0.755      ;
; 0.172  ; DivBy11:L1|counter[1]  ; DivBy11:L1|counter[0]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.073     ; 0.754      ;
; 0.190  ; DivBy11:L1|counter[3]  ; DivBy11:L1|rxf          ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.073     ; 0.736      ;
; 0.202  ; shiftregister:L2|sr[6] ; shiftregister:L2|sr[7]  ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.073     ; 0.724      ;
; 0.205  ; shiftregister:L2|sr[4] ; shiftregister:L2|sr[5]  ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.073     ; 0.721      ;
; 0.216  ; shiftregister:L2|sr[0] ; shiftregister:L2|sr[1]  ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.042     ; 0.741      ;
; 0.243  ; DivBy11:L1|counter[3]  ; DivBy11:L1|counter[3]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; DivBy11:L1|counter[1]  ; DivBy11:L1|counter[1]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; DivBy11:L1|counter[2]  ; DivBy11:L1|counter[2]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.073     ; 0.683      ;
; 0.243  ; DivBy11:L1|counter[0]  ; DivBy11:L1|counter[0]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.073     ; 0.683      ;
; 0.305  ; shiftregister:L2|sr[1] ; shiftregister:L2|sr[2]  ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; 2.267      ; 2.961      ;
+--------+------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                          ;
+--------+-------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -1.208 ; DivBy11:L1|rxf          ; FSM:L0|CS.s2      ; FSM:L0|rxck  ; clk         ; 1.000        ; -0.694     ; 1.503      ;
; -0.917 ; shiftregister:L2|sr[10] ; FSM:L0|CS.s5      ; FSM:L0|rxck  ; clk         ; 1.000        ; 1.724      ; 3.630      ;
; -0.887 ; DivBy11:L1|rxf          ; FSM:L0|CS.s3      ; FSM:L0|rxck  ; clk         ; 1.000        ; -0.694     ; 1.182      ;
; -0.831 ; shiftregister:L2|sr[1]  ; FSM:L0|CS.s5      ; FSM:L0|rxck  ; clk         ; 1.000        ; 1.724      ; 3.544      ;
; -0.810 ; FSM:L0|CS.s4            ; FSM:L0|CS.s4      ; clk          ; clk         ; 1.000        ; -0.072     ; 1.737      ;
; -0.654 ; FSM:L0|CS.s2            ; FSM:L0|CS.s1      ; clk          ; clk         ; 1.000        ; -0.072     ; 1.581      ;
; -0.645 ; FSM:L0|CS.s4            ; FSM:L0|CS.s1      ; clk          ; clk         ; 1.000        ; -0.072     ; 1.572      ;
; -0.624 ; shiftregister:L2|sr[0]  ; FSM:L0|CS.s5      ; FSM:L0|rxck  ; clk         ; 1.000        ; 1.724      ; 3.337      ;
; -0.526 ; shiftregister:L2|sr[10] ; FSM:L0|CS.s4      ; FSM:L0|rxck  ; clk         ; 1.000        ; 1.724      ; 3.239      ;
; -0.438 ; shiftregister:L2|sr[1]  ; FSM:L0|CS.s4      ; FSM:L0|rxck  ; clk         ; 1.000        ; 1.724      ; 3.151      ;
; -0.402 ; shiftregister:L2|sr[0]  ; FSM:L0|CS.s4      ; FSM:L0|rxck  ; clk         ; 1.000        ; 1.724      ; 3.115      ;
; -0.131 ; FSM:L0|CS.s2            ; FSM:L0|CS.s2      ; clk          ; clk         ; 1.000        ; -0.072     ; 1.058      ;
; -0.030 ; FSM:L0|CS.s3            ; FSM:L0|CS.s4      ; FSM:L0|CS.s3 ; clk         ; 0.500        ; 2.687      ; 3.419      ;
; -0.001 ; FSM:L0|CS.s3            ; FSM:L0|CS.s5      ; FSM:L0|CS.s3 ; clk         ; 0.500        ; 2.687      ; 3.390      ;
; 0.093  ; FSM:L0|counter[1]       ; FSM:L0|rxck       ; clk          ; clk         ; 1.000        ; -0.072     ; 0.834      ;
; 0.124  ; FSM:L0|CS.s1            ; FSM:L0|CS.s2      ; FSM:L0|CS.s1 ; clk         ; 0.500        ; 2.687      ; 3.275      ;
; 0.193  ; FSM:L0|counter[0]       ; FSM:L0|counter[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 0.734      ;
; 0.200  ; FSM:L0|CS.s2            ; FSM:L0|CS.s3      ; clk          ; clk         ; 1.000        ; -0.072     ; 0.727      ;
; 0.207  ; FSM:L0|counter[0]       ; FSM:L0|rxck       ; clk          ; clk         ; 1.000        ; -0.072     ; 0.720      ;
; 0.244  ; FSM:L0|counter[0]       ; FSM:L0|counter[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; FSM:L0|counter[1]       ; FSM:L0|counter[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 0.683      ;
; 0.259  ; FSM:L0|CS.s3            ; FSM:L0|CS.s4      ; FSM:L0|CS.s3 ; clk         ; 1.000        ; 2.687      ; 3.630      ;
; 0.434  ; FSM:L0|CS.s3            ; FSM:L0|CS.s5      ; FSM:L0|CS.s3 ; clk         ; 1.000        ; 2.687      ; 3.455      ;
; 0.498  ; FSM:L0|CS.s1            ; FSM:L0|CS.s2      ; FSM:L0|CS.s1 ; clk         ; 1.000        ; 2.687      ; 3.401      ;
; 1.694  ; FSM:L0|CS.s1            ; FSM:L0|CS.s1      ; FSM:L0|CS.s1 ; clk         ; 0.500        ; 2.687      ; 1.705      ;
; 2.016  ; FSM:L0|CS.s3            ; FSM:L0|CS.s1      ; FSM:L0|CS.s3 ; clk         ; 0.500        ; 2.687      ; 1.373      ;
; 2.250  ; FSM:L0|CS.s1            ; FSM:L0|CS.s1      ; FSM:L0|CS.s1 ; clk         ; 1.000        ; 2.687      ; 1.649      ;
; 2.555  ; FSM:L0|CS.s3            ; FSM:L0|CS.s1      ; FSM:L0|CS.s3 ; clk         ; 1.000        ; 2.687      ; 1.334      ;
+--------+-------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'FSM:L0|CS.s3'                                                                                 ;
+-------+------------------------+--------------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node              ; To Node            ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+--------------------+--------------+--------------+--------------+------------+------------+
; 0.219 ; shiftregister:L2|sr[9] ; DataLatch:L3|OQ[7] ; FSM:L0|rxck  ; FSM:L0|CS.s3 ; 1.000        ; 0.259      ; 1.039      ;
; 0.227 ; shiftregister:L2|sr[6] ; DataLatch:L3|OQ[4] ; FSM:L0|rxck  ; FSM:L0|CS.s3 ; 1.000        ; 0.259      ; 1.031      ;
; 0.232 ; shiftregister:L2|sr[4] ; DataLatch:L3|OQ[2] ; FSM:L0|rxck  ; FSM:L0|CS.s3 ; 1.000        ; 0.259      ; 1.026      ;
; 0.360 ; shiftregister:L2|sr[2] ; DataLatch:L3|OQ[0] ; FSM:L0|rxck  ; FSM:L0|CS.s3 ; 1.000        ; 0.259      ; 0.898      ;
; 0.362 ; shiftregister:L2|sr[7] ; DataLatch:L3|OQ[5] ; FSM:L0|rxck  ; FSM:L0|CS.s3 ; 1.000        ; 0.259      ; 0.896      ;
; 0.363 ; shiftregister:L2|sr[8] ; DataLatch:L3|OQ[6] ; FSM:L0|rxck  ; FSM:L0|CS.s3 ; 1.000        ; 0.259      ; 0.895      ;
; 0.364 ; shiftregister:L2|sr[3] ; DataLatch:L3|OQ[1] ; FSM:L0|rxck  ; FSM:L0|CS.s3 ; 1.000        ; 0.259      ; 0.894      ;
; 0.364 ; shiftregister:L2|sr[5] ; DataLatch:L3|OQ[3] ; FSM:L0|rxck  ; FSM:L0|CS.s3 ; 1.000        ; 0.259      ; 0.894      ;
+-------+------------------------+--------------------+--------------+--------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                           ;
+--------+-------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -1.912 ; FSM:L0|CS.s3            ; FSM:L0|CS.s1      ; FSM:L0|CS.s3 ; clk         ; 0.000        ; 2.787      ; 1.289      ;
; -1.601 ; FSM:L0|CS.s1            ; FSM:L0|CS.s1      ; FSM:L0|CS.s1 ; clk         ; 0.000        ; 2.787      ; 1.590      ;
; -1.375 ; FSM:L0|CS.s3            ; FSM:L0|CS.s1      ; FSM:L0|CS.s3 ; clk         ; -0.500       ; 2.787      ; 1.326      ;
; -1.045 ; FSM:L0|CS.s1            ; FSM:L0|CS.s1      ; FSM:L0|CS.s1 ; clk         ; -0.500       ; 2.787      ; 1.646      ;
; 0.067  ; FSM:L0|CS.s1            ; FSM:L0|CS.s2      ; FSM:L0|CS.s1 ; clk         ; 0.000        ; 2.787      ; 3.258      ;
; 0.124  ; FSM:L0|CS.s3            ; FSM:L0|CS.s5      ; FSM:L0|CS.s3 ; clk         ; 0.000        ; 2.787      ; 3.325      ;
; 0.219  ; FSM:L0|CS.s3            ; FSM:L0|CS.s4      ; FSM:L0|CS.s3 ; clk         ; 0.000        ; 2.787      ; 3.420      ;
; 0.354  ; FSM:L0|counter[1]       ; FSM:L0|counter[1] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.365  ; FSM:L0|counter[0]       ; FSM:L0|counter[0] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.608      ;
; 0.387  ; FSM:L0|counter[0]       ; FSM:L0|counter[1] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.630      ;
; 0.403  ; FSM:L0|counter[0]       ; FSM:L0|rxck       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.646      ;
; 0.408  ; FSM:L0|CS.s2            ; FSM:L0|CS.s3      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.651      ;
; 0.440  ; FSM:L0|CS.s1            ; FSM:L0|CS.s2      ; FSM:L0|CS.s1 ; clk         ; -0.500       ; 2.787      ; 3.131      ;
; 0.494  ; FSM:L0|counter[1]       ; FSM:L0|rxck       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.737      ;
; 0.501  ; FSM:L0|CS.s3            ; FSM:L0|CS.s4      ; FSM:L0|CS.s3 ; clk         ; -0.500       ; 2.787      ; 3.202      ;
; 0.561  ; FSM:L0|CS.s3            ; FSM:L0|CS.s5      ; FSM:L0|CS.s3 ; clk         ; -0.500       ; 2.787      ; 3.262      ;
; 0.737  ; FSM:L0|CS.s2            ; FSM:L0|CS.s2      ; clk          ; clk         ; 0.000        ; 0.072      ; 0.980      ;
; 0.755  ; shiftregister:L2|sr[1]  ; FSM:L0|CS.s4      ; FSM:L0|rxck  ; clk         ; 0.000        ; 1.880      ; 2.836      ;
; 0.769  ; shiftregister:L2|sr[0]  ; FSM:L0|CS.s4      ; FSM:L0|rxck  ; clk         ; 0.000        ; 1.880      ; 2.850      ;
; 0.857  ; shiftregister:L2|sr[10] ; FSM:L0|CS.s4      ; FSM:L0|rxck  ; clk         ; 0.000        ; 1.880      ; 2.938      ;
; 1.036  ; shiftregister:L2|sr[0]  ; FSM:L0|CS.s5      ; FSM:L0|rxck  ; clk         ; 0.000        ; 1.880      ; 3.117      ;
; 1.114  ; FSM:L0|CS.s4            ; FSM:L0|CS.s1      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.357      ;
; 1.222  ; FSM:L0|CS.s2            ; FSM:L0|CS.s1      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.465      ;
; 1.228  ; shiftregister:L2|sr[10] ; FSM:L0|CS.s5      ; FSM:L0|rxck  ; clk         ; 0.000        ; 1.880      ; 3.309      ;
; 1.237  ; shiftregister:L2|sr[1]  ; FSM:L0|CS.s5      ; FSM:L0|rxck  ; clk         ; 0.000        ; 1.880      ; 3.318      ;
; 1.354  ; DivBy11:L1|rxf          ; FSM:L0|CS.s3      ; FSM:L0|rxck  ; clk         ; 0.000        ; -0.442     ; 1.113      ;
; 1.356  ; FSM:L0|CS.s4            ; FSM:L0|CS.s4      ; clk          ; clk         ; 0.000        ; 0.072      ; 1.599      ;
; 1.665  ; DivBy11:L1|rxf          ; FSM:L0|CS.s2      ; FSM:L0|rxck  ; clk         ; 0.000        ; -0.442     ; 1.424      ;
+--------+-------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'FSM:L0|CS.s3'                                                                                  ;
+-------+------------------------+--------------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node              ; To Node            ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+--------------------+--------------+--------------+--------------+------------+------------+
; 0.026 ; shiftregister:L2|sr[3] ; DataLatch:L3|OQ[1] ; FSM:L0|rxck  ; FSM:L0|CS.s3 ; 0.000        ; 0.581      ; 0.798      ;
; 0.026 ; shiftregister:L2|sr[5] ; DataLatch:L3|OQ[3] ; FSM:L0|rxck  ; FSM:L0|CS.s3 ; 0.000        ; 0.581      ; 0.798      ;
; 0.027 ; shiftregister:L2|sr[7] ; DataLatch:L3|OQ[5] ; FSM:L0|rxck  ; FSM:L0|CS.s3 ; 0.000        ; 0.581      ; 0.799      ;
; 0.027 ; shiftregister:L2|sr[8] ; DataLatch:L3|OQ[6] ; FSM:L0|rxck  ; FSM:L0|CS.s3 ; 0.000        ; 0.581      ; 0.799      ;
; 0.029 ; shiftregister:L2|sr[2] ; DataLatch:L3|OQ[0] ; FSM:L0|rxck  ; FSM:L0|CS.s3 ; 0.000        ; 0.581      ; 0.801      ;
; 0.059 ; shiftregister:L2|sr[6] ; DataLatch:L3|OQ[4] ; FSM:L0|rxck  ; FSM:L0|CS.s3 ; 0.000        ; 0.581      ; 0.831      ;
; 0.062 ; shiftregister:L2|sr[4] ; DataLatch:L3|OQ[2] ; FSM:L0|rxck  ; FSM:L0|CS.s3 ; 0.000        ; 0.581      ; 0.834      ;
; 0.077 ; shiftregister:L2|sr[9] ; DataLatch:L3|OQ[7] ; FSM:L0|rxck  ; FSM:L0|CS.s3 ; 0.000        ; 0.581      ; 0.849      ;
+-------+------------------------+--------------------+--------------+--------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'FSM:L0|rxck'                                                                                       ;
+-------+------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.066 ; shiftregister:L2|sr[1] ; shiftregister:L2|sr[2]  ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 2.475      ; 2.712      ;
; 0.353 ; DivBy11:L1|counter[2]  ; DivBy11:L1|counter[2]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; DivBy11:L1|counter[1]  ; DivBy11:L1|counter[1]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; DivBy11:L1|counter[3]  ; DivBy11:L1|counter[3]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.073      ; 0.597      ;
; 0.364 ; DivBy11:L1|counter[0]  ; DivBy11:L1|counter[0]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.073      ; 0.608      ;
; 0.399 ; DivBy11:L1|counter[1]  ; DivBy11:L1|counter[2]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.073      ; 0.643      ;
; 0.399 ; DivBy11:L1|counter[1]  ; DivBy11:L1|counter[0]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.073      ; 0.643      ;
; 0.400 ; DivBy11:L1|counter[1]  ; DivBy11:L1|counter[3]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.073      ; 0.644      ;
; 0.402 ; shiftregister:L2|sr[4] ; shiftregister:L2|sr[5]  ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.073      ; 0.646      ;
; 0.404 ; shiftregister:L2|sr[6] ; shiftregister:L2|sr[7]  ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.073      ; 0.648      ;
; 0.411 ; DivBy11:L1|counter[3]  ; DivBy11:L1|rxf          ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.073      ; 0.655      ;
; 0.413 ; DivBy11:L1|counter[0]  ; DivBy11:L1|counter[1]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.073      ; 0.657      ;
; 0.453 ; shiftregister:L2|sr[0] ; shiftregister:L2|sr[1]  ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.042      ; 0.666      ;
; 0.513 ; shiftregister:L2|sr[3] ; shiftregister:L2|sr[4]  ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.073      ; 0.757      ;
; 0.513 ; shiftregister:L2|sr[5] ; shiftregister:L2|sr[6]  ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.073      ; 0.757      ;
; 0.514 ; shiftregister:L2|sr[8] ; shiftregister:L2|sr[9]  ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.073      ; 0.758      ;
; 0.515 ; shiftregister:L2|sr[2] ; shiftregister:L2|sr[3]  ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.073      ; 0.759      ;
; 0.515 ; shiftregister:L2|sr[7] ; shiftregister:L2|sr[8]  ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.073      ; 0.759      ;
; 0.612 ; DivBy11:L1|counter[2]  ; DivBy11:L1|counter[0]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.073      ; 0.856      ;
; 0.618 ; DivBy11:L1|counter[0]  ; DivBy11:L1|counter[2]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.073      ; 0.862      ;
; 0.619 ; DivBy11:L1|counter[0]  ; DivBy11:L1|counter[3]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.073      ; 0.863      ;
; 0.622 ; DivBy11:L1|counter[3]  ; DivBy11:L1|counter[0]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.073      ; 0.866      ;
; 0.622 ; DivBy11:L1|counter[1]  ; DivBy11:L1|rxf          ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.073      ; 0.866      ;
; 0.650 ; DivBy11:L1|counter[2]  ; DivBy11:L1|counter[1]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.073      ; 0.894      ;
; 0.656 ; DivBy11:L1|counter[3]  ; DivBy11:L1|counter[1]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.073      ; 0.900      ;
; 0.682 ; DivBy11:L1|counter[0]  ; DivBy11:L1|rxf          ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.073      ; 0.926      ;
; 0.778 ; DivBy11:L1|counter[2]  ; DivBy11:L1|counter[3]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.073      ; 1.022      ;
; 0.808 ; DivBy11:L1|counter[2]  ; DivBy11:L1|rxf          ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.073      ; 1.052      ;
; 2.932 ; shiftregister:L2|sr[9] ; shiftregister:L2|sr[10] ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; -2.267     ; 0.836      ;
+-------+------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'FSM:L0|CS.s1'                                                                      ;
+-------+--------------+------------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node    ; To Node          ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+------------------+--------------+--------------+--------------+------------+------------+
; 2.533 ; FSM:L0|CS.s5 ; FSM:L0|dataReady ; clk          ; FSM:L0|CS.s1 ; 0.000        ; -2.021     ; 0.532      ;
+-------+--------------+------------------+--------------+--------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'FSM:L0|rxck'                                                                          ;
+--------+--------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -2.799 ; FSM:L0|CS.s2 ; shiftregister:L2|sr[10] ; clk          ; FSM:L0|rxck ; 1.000        ; -1.880     ; 1.908      ;
; -2.799 ; FSM:L0|CS.s2 ; shiftregister:L2|sr[1]  ; clk          ; FSM:L0|rxck ; 1.000        ; -1.880     ; 1.908      ;
; -2.799 ; FSM:L0|CS.s2 ; shiftregister:L2|sr[0]  ; clk          ; FSM:L0|rxck ; 1.000        ; -1.880     ; 1.908      ;
; -2.796 ; FSM:L0|CS.s4 ; shiftregister:L2|sr[10] ; clk          ; FSM:L0|rxck ; 1.000        ; -1.880     ; 1.905      ;
; -2.796 ; FSM:L0|CS.s4 ; shiftregister:L2|sr[1]  ; clk          ; FSM:L0|rxck ; 1.000        ; -1.880     ; 1.905      ;
; -2.796 ; FSM:L0|CS.s4 ; shiftregister:L2|sr[0]  ; clk          ; FSM:L0|rxck ; 1.000        ; -1.880     ; 1.905      ;
; -2.594 ; FSM:L0|CS.s2 ; DivBy11:L1|counter[2]   ; clk          ; FSM:L0|rxck ; 1.000        ; 0.442      ; 4.025      ;
; -2.594 ; FSM:L0|CS.s2 ; DivBy11:L1|counter[0]   ; clk          ; FSM:L0|rxck ; 1.000        ; 0.442      ; 4.025      ;
; -2.594 ; FSM:L0|CS.s2 ; DivBy11:L1|counter[1]   ; clk          ; FSM:L0|rxck ; 1.000        ; 0.442      ; 4.025      ;
; -2.594 ; FSM:L0|CS.s2 ; DivBy11:L1|counter[3]   ; clk          ; FSM:L0|rxck ; 1.000        ; 0.442      ; 4.025      ;
; -2.594 ; FSM:L0|CS.s2 ; DivBy11:L1|rxf          ; clk          ; FSM:L0|rxck ; 1.000        ; 0.442      ; 4.025      ;
; -2.534 ; FSM:L0|CS.s2 ; shiftregister:L2|sr[2]  ; clk          ; FSM:L0|rxck ; 1.000        ; 0.443      ; 3.966      ;
; -2.534 ; FSM:L0|CS.s2 ; shiftregister:L2|sr[3]  ; clk          ; FSM:L0|rxck ; 1.000        ; 0.443      ; 3.966      ;
; -2.534 ; FSM:L0|CS.s2 ; shiftregister:L2|sr[4]  ; clk          ; FSM:L0|rxck ; 1.000        ; 0.443      ; 3.966      ;
; -2.534 ; FSM:L0|CS.s2 ; shiftregister:L2|sr[5]  ; clk          ; FSM:L0|rxck ; 1.000        ; 0.443      ; 3.966      ;
; -2.534 ; FSM:L0|CS.s2 ; shiftregister:L2|sr[6]  ; clk          ; FSM:L0|rxck ; 1.000        ; 0.443      ; 3.966      ;
; -2.534 ; FSM:L0|CS.s2 ; shiftregister:L2|sr[7]  ; clk          ; FSM:L0|rxck ; 1.000        ; 0.443      ; 3.966      ;
; -2.534 ; FSM:L0|CS.s2 ; shiftregister:L2|sr[8]  ; clk          ; FSM:L0|rxck ; 1.000        ; 0.443      ; 3.966      ;
; -2.534 ; FSM:L0|CS.s2 ; shiftregister:L2|sr[9]  ; clk          ; FSM:L0|rxck ; 1.000        ; 0.443      ; 3.966      ;
; -2.523 ; FSM:L0|CS.s4 ; DivBy11:L1|counter[2]   ; clk          ; FSM:L0|rxck ; 1.000        ; 0.442      ; 3.954      ;
; -2.523 ; FSM:L0|CS.s4 ; DivBy11:L1|counter[0]   ; clk          ; FSM:L0|rxck ; 1.000        ; 0.442      ; 3.954      ;
; -2.523 ; FSM:L0|CS.s4 ; DivBy11:L1|counter[1]   ; clk          ; FSM:L0|rxck ; 1.000        ; 0.442      ; 3.954      ;
; -2.523 ; FSM:L0|CS.s4 ; DivBy11:L1|counter[3]   ; clk          ; FSM:L0|rxck ; 1.000        ; 0.442      ; 3.954      ;
; -2.523 ; FSM:L0|CS.s4 ; DivBy11:L1|rxf          ; clk          ; FSM:L0|rxck ; 1.000        ; 0.442      ; 3.954      ;
; -2.448 ; FSM:L0|CS.s4 ; shiftregister:L2|sr[2]  ; clk          ; FSM:L0|rxck ; 1.000        ; 0.443      ; 3.880      ;
; -2.448 ; FSM:L0|CS.s4 ; shiftregister:L2|sr[3]  ; clk          ; FSM:L0|rxck ; 1.000        ; 0.443      ; 3.880      ;
; -2.448 ; FSM:L0|CS.s4 ; shiftregister:L2|sr[4]  ; clk          ; FSM:L0|rxck ; 1.000        ; 0.443      ; 3.880      ;
; -2.448 ; FSM:L0|CS.s4 ; shiftregister:L2|sr[5]  ; clk          ; FSM:L0|rxck ; 1.000        ; 0.443      ; 3.880      ;
; -2.448 ; FSM:L0|CS.s4 ; shiftregister:L2|sr[6]  ; clk          ; FSM:L0|rxck ; 1.000        ; 0.443      ; 3.880      ;
; -2.448 ; FSM:L0|CS.s4 ; shiftregister:L2|sr[7]  ; clk          ; FSM:L0|rxck ; 1.000        ; 0.443      ; 3.880      ;
; -2.448 ; FSM:L0|CS.s4 ; shiftregister:L2|sr[8]  ; clk          ; FSM:L0|rxck ; 1.000        ; 0.443      ; 3.880      ;
; -2.448 ; FSM:L0|CS.s4 ; shiftregister:L2|sr[9]  ; clk          ; FSM:L0|rxck ; 1.000        ; 0.443      ; 3.880      ;
; -0.403 ; FSM:L0|CS.s1 ; shiftregister:L2|sr[10] ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.500        ; 0.907      ; 2.032      ;
; -0.403 ; FSM:L0|CS.s1 ; shiftregister:L2|sr[1]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.500        ; 0.907      ; 2.032      ;
; -0.403 ; FSM:L0|CS.s1 ; shiftregister:L2|sr[0]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.500        ; 0.907      ; 2.032      ;
; -0.198 ; FSM:L0|CS.s1 ; DivBy11:L1|counter[2]   ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.500        ; 3.229      ; 4.149      ;
; -0.198 ; FSM:L0|CS.s1 ; DivBy11:L1|counter[0]   ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.500        ; 3.229      ; 4.149      ;
; -0.198 ; FSM:L0|CS.s1 ; DivBy11:L1|counter[1]   ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.500        ; 3.229      ; 4.149      ;
; -0.198 ; FSM:L0|CS.s1 ; DivBy11:L1|counter[3]   ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.500        ; 3.229      ; 4.149      ;
; -0.198 ; FSM:L0|CS.s1 ; DivBy11:L1|rxf          ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.500        ; 3.229      ; 4.149      ;
; -0.138 ; FSM:L0|CS.s1 ; shiftregister:L2|sr[2]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.500        ; 3.230      ; 4.090      ;
; -0.138 ; FSM:L0|CS.s1 ; shiftregister:L2|sr[3]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.500        ; 3.230      ; 4.090      ;
; -0.138 ; FSM:L0|CS.s1 ; shiftregister:L2|sr[4]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.500        ; 3.230      ; 4.090      ;
; -0.138 ; FSM:L0|CS.s1 ; shiftregister:L2|sr[5]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.500        ; 3.230      ; 4.090      ;
; -0.138 ; FSM:L0|CS.s1 ; shiftregister:L2|sr[6]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.500        ; 3.230      ; 4.090      ;
; -0.138 ; FSM:L0|CS.s1 ; shiftregister:L2|sr[7]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.500        ; 3.230      ; 4.090      ;
; -0.138 ; FSM:L0|CS.s1 ; shiftregister:L2|sr[8]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.500        ; 3.230      ; 4.090      ;
; -0.138 ; FSM:L0|CS.s1 ; shiftregister:L2|sr[9]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.500        ; 3.230      ; 4.090      ;
; -0.081 ; FSM:L0|CS.s3 ; shiftregister:L2|sr[10] ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.500        ; 0.907      ; 1.700      ;
; -0.081 ; FSM:L0|CS.s3 ; shiftregister:L2|sr[1]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.500        ; 0.907      ; 1.700      ;
; -0.081 ; FSM:L0|CS.s3 ; shiftregister:L2|sr[0]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.500        ; 0.907      ; 1.700      ;
; 0.124  ; FSM:L0|CS.s3 ; DivBy11:L1|counter[2]   ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.500        ; 3.229      ; 3.817      ;
; 0.124  ; FSM:L0|CS.s3 ; DivBy11:L1|counter[0]   ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.500        ; 3.229      ; 3.817      ;
; 0.124  ; FSM:L0|CS.s3 ; DivBy11:L1|counter[1]   ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.500        ; 3.229      ; 3.817      ;
; 0.124  ; FSM:L0|CS.s3 ; DivBy11:L1|counter[3]   ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.500        ; 3.229      ; 3.817      ;
; 0.124  ; FSM:L0|CS.s3 ; DivBy11:L1|rxf          ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.500        ; 3.229      ; 3.817      ;
; 0.147  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[10] ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 1.000        ; 0.907      ; 1.982      ;
; 0.147  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[1]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 1.000        ; 0.907      ; 1.982      ;
; 0.147  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[0]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 1.000        ; 0.907      ; 1.982      ;
; 0.184  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[2]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.500        ; 3.230      ; 3.758      ;
; 0.184  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[3]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.500        ; 3.230      ; 3.758      ;
; 0.184  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[4]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.500        ; 3.230      ; 3.758      ;
; 0.184  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[5]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.500        ; 3.230      ; 3.758      ;
; 0.184  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[6]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.500        ; 3.230      ; 3.758      ;
; 0.184  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[7]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.500        ; 3.230      ; 3.758      ;
; 0.184  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[8]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.500        ; 3.230      ; 3.758      ;
; 0.184  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[9]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.500        ; 3.230      ; 3.758      ;
; 0.420  ; FSM:L0|CS.s1 ; DivBy11:L1|counter[2]   ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 1.000        ; 3.229      ; 4.031      ;
; 0.420  ; FSM:L0|CS.s1 ; DivBy11:L1|counter[0]   ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 1.000        ; 3.229      ; 4.031      ;
; 0.420  ; FSM:L0|CS.s1 ; DivBy11:L1|counter[1]   ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 1.000        ; 3.229      ; 4.031      ;
; 0.420  ; FSM:L0|CS.s1 ; DivBy11:L1|counter[3]   ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 1.000        ; 3.229      ; 4.031      ;
; 0.420  ; FSM:L0|CS.s1 ; DivBy11:L1|rxf          ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 1.000        ; 3.229      ; 4.031      ;
; 0.452  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[10] ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 1.000        ; 0.907      ; 1.667      ;
; 0.452  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[1]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 1.000        ; 0.907      ; 1.667      ;
; 0.452  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[0]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 1.000        ; 0.907      ; 1.667      ;
; 0.495  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[2]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 1.000        ; 3.230      ; 3.957      ;
; 0.495  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[3]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 1.000        ; 3.230      ; 3.957      ;
; 0.495  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[4]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 1.000        ; 3.230      ; 3.957      ;
; 0.495  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[5]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 1.000        ; 3.230      ; 3.957      ;
; 0.495  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[6]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 1.000        ; 3.230      ; 3.957      ;
; 0.495  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[7]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 1.000        ; 3.230      ; 3.957      ;
; 0.495  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[8]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 1.000        ; 3.230      ; 3.957      ;
; 0.495  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[9]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 1.000        ; 3.230      ; 3.957      ;
; 0.725  ; FSM:L0|CS.s3 ; DivBy11:L1|counter[2]   ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 1.000        ; 3.229      ; 3.716      ;
; 0.725  ; FSM:L0|CS.s3 ; DivBy11:L1|counter[0]   ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 1.000        ; 3.229      ; 3.716      ;
; 0.725  ; FSM:L0|CS.s3 ; DivBy11:L1|counter[1]   ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 1.000        ; 3.229      ; 3.716      ;
; 0.725  ; FSM:L0|CS.s3 ; DivBy11:L1|counter[3]   ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 1.000        ; 3.229      ; 3.716      ;
; 0.725  ; FSM:L0|CS.s3 ; DivBy11:L1|rxf          ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 1.000        ; 3.229      ; 3.716      ;
; 0.800  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[2]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 1.000        ; 3.230      ; 3.642      ;
; 0.800  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[3]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 1.000        ; 3.230      ; 3.642      ;
; 0.800  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[4]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 1.000        ; 3.230      ; 3.642      ;
; 0.800  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[5]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 1.000        ; 3.230      ; 3.642      ;
; 0.800  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[6]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 1.000        ; 3.230      ; 3.642      ;
; 0.800  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[7]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 1.000        ; 3.230      ; 3.642      ;
; 0.800  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[8]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 1.000        ; 3.230      ; 3.642      ;
; 0.800  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[9]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 1.000        ; 3.230      ; 3.642      ;
+--------+--------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                              ;
+--------+----------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+-------------------+--------------+-------------+--------------+------------+------------+
; -2.255 ; DivBy11:L1|rxf ; FSM:L0|counter[0] ; FSM:L0|rxck  ; clk         ; 1.000        ; -0.694     ; 2.550      ;
; -2.255 ; DivBy11:L1|rxf ; FSM:L0|counter[1] ; FSM:L0|rxck  ; clk         ; 1.000        ; -0.694     ; 2.550      ;
; -2.255 ; DivBy11:L1|rxf ; FSM:L0|rxck       ; FSM:L0|rxck  ; clk         ; 1.000        ; -0.694     ; 2.550      ;
; -1.178 ; FSM:L0|CS.s2   ; FSM:L0|counter[0] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.105      ;
; -1.178 ; FSM:L0|CS.s2   ; FSM:L0|counter[1] ; clk          ; clk         ; 1.000        ; -0.072     ; 2.105      ;
; -1.178 ; FSM:L0|CS.s2   ; FSM:L0|rxck       ; clk          ; clk         ; 1.000        ; -0.072     ; 2.105      ;
; 0.020  ; FSM:L0|CS.s1   ; FSM:L0|counter[0] ; FSM:L0|CS.s1 ; clk         ; 0.500        ; 2.687      ; 3.379      ;
; 0.020  ; FSM:L0|CS.s1   ; FSM:L0|counter[1] ; FSM:L0|CS.s1 ; clk         ; 0.500        ; 2.687      ; 3.379      ;
; 0.020  ; FSM:L0|CS.s1   ; FSM:L0|rxck       ; FSM:L0|CS.s1 ; clk         ; 0.500        ; 2.687      ; 3.379      ;
; 0.445  ; FSM:L0|CS.s1   ; FSM:L0|counter[0] ; FSM:L0|CS.s1 ; clk         ; 1.000        ; 2.687      ; 3.454      ;
; 0.445  ; FSM:L0|CS.s1   ; FSM:L0|counter[1] ; FSM:L0|CS.s1 ; clk         ; 1.000        ; 2.687      ; 3.454      ;
; 0.445  ; FSM:L0|CS.s1   ; FSM:L0|rxck       ; FSM:L0|CS.s1 ; clk         ; 1.000        ; 2.687      ; 3.454      ;
+--------+----------------+-------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'FSM:L0|CS.s3'                                                                   ;
+-------+-------------+--------------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node   ; To Node            ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+--------------------+--------------+--------------+--------------+------------+------------+
; 0.384 ; FSM:L0|dlEn ; DataLatch:L3|OQ[0] ; clk          ; FSM:L0|CS.s3 ; 1.000        ; 0.854      ; 1.459      ;
; 0.384 ; FSM:L0|dlEn ; DataLatch:L3|OQ[1] ; clk          ; FSM:L0|CS.s3 ; 1.000        ; 0.854      ; 1.459      ;
; 0.384 ; FSM:L0|dlEn ; DataLatch:L3|OQ[2] ; clk          ; FSM:L0|CS.s3 ; 1.000        ; 0.854      ; 1.459      ;
; 0.384 ; FSM:L0|dlEn ; DataLatch:L3|OQ[3] ; clk          ; FSM:L0|CS.s3 ; 1.000        ; 0.854      ; 1.459      ;
; 0.384 ; FSM:L0|dlEn ; DataLatch:L3|OQ[4] ; clk          ; FSM:L0|CS.s3 ; 1.000        ; 0.854      ; 1.459      ;
; 0.384 ; FSM:L0|dlEn ; DataLatch:L3|OQ[5] ; clk          ; FSM:L0|CS.s3 ; 1.000        ; 0.854      ; 1.459      ;
; 0.384 ; FSM:L0|dlEn ; DataLatch:L3|OQ[6] ; clk          ; FSM:L0|CS.s3 ; 1.000        ; 0.854      ; 1.459      ;
; 0.384 ; FSM:L0|dlEn ; DataLatch:L3|OQ[7] ; clk          ; FSM:L0|CS.s3 ; 1.000        ; 0.854      ; 1.459      ;
+-------+-------------+--------------------+--------------+--------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'FSM:L0|rxck'                                                                           ;
+--------+--------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -0.291 ; FSM:L0|CS.s3 ; shiftregister:L2|sr[2]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.000        ; 3.382      ; 3.495      ;
; -0.291 ; FSM:L0|CS.s3 ; shiftregister:L2|sr[3]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.000        ; 3.382      ; 3.495      ;
; -0.291 ; FSM:L0|CS.s3 ; shiftregister:L2|sr[4]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.000        ; 3.382      ; 3.495      ;
; -0.291 ; FSM:L0|CS.s3 ; shiftregister:L2|sr[5]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.000        ; 3.382      ; 3.495      ;
; -0.291 ; FSM:L0|CS.s3 ; shiftregister:L2|sr[6]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.000        ; 3.382      ; 3.495      ;
; -0.291 ; FSM:L0|CS.s3 ; shiftregister:L2|sr[7]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.000        ; 3.382      ; 3.495      ;
; -0.291 ; FSM:L0|CS.s3 ; shiftregister:L2|sr[8]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.000        ; 3.382      ; 3.495      ;
; -0.291 ; FSM:L0|CS.s3 ; shiftregister:L2|sr[9]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.000        ; 3.382      ; 3.495      ;
; -0.220 ; FSM:L0|CS.s3 ; DivBy11:L1|counter[2]   ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.000        ; 3.381      ; 3.565      ;
; -0.220 ; FSM:L0|CS.s3 ; DivBy11:L1|counter[0]   ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.000        ; 3.381      ; 3.565      ;
; -0.220 ; FSM:L0|CS.s3 ; DivBy11:L1|counter[1]   ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.000        ; 3.381      ; 3.565      ;
; -0.220 ; FSM:L0|CS.s3 ; DivBy11:L1|counter[3]   ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.000        ; 3.381      ; 3.565      ;
; -0.220 ; FSM:L0|CS.s3 ; DivBy11:L1|rxf          ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.000        ; 3.381      ; 3.565      ;
; 0.020  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[2]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.000        ; 3.382      ; 3.796      ;
; 0.020  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[3]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.000        ; 3.382      ; 3.796      ;
; 0.020  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[4]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.000        ; 3.382      ; 3.796      ;
; 0.020  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[5]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.000        ; 3.382      ; 3.796      ;
; 0.020  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[6]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.000        ; 3.382      ; 3.796      ;
; 0.020  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[7]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.000        ; 3.382      ; 3.796      ;
; 0.020  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[8]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.000        ; 3.382      ; 3.796      ;
; 0.020  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[9]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.000        ; 3.382      ; 3.796      ;
; 0.091  ; FSM:L0|CS.s1 ; DivBy11:L1|counter[2]   ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.000        ; 3.381      ; 3.866      ;
; 0.091  ; FSM:L0|CS.s1 ; DivBy11:L1|counter[0]   ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.000        ; 3.381      ; 3.866      ;
; 0.091  ; FSM:L0|CS.s1 ; DivBy11:L1|counter[1]   ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.000        ; 3.381      ; 3.866      ;
; 0.091  ; FSM:L0|CS.s1 ; DivBy11:L1|counter[3]   ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.000        ; 3.381      ; 3.866      ;
; 0.091  ; FSM:L0|CS.s1 ; DivBy11:L1|rxf          ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.000        ; 3.381      ; 3.866      ;
; 0.232  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[10] ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.000        ; 0.963      ; 1.599      ;
; 0.232  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[1]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.000        ; 0.963      ; 1.599      ;
; 0.232  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[0]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.000        ; 0.963      ; 1.599      ;
; 0.322  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[2]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; -0.500       ; 3.382      ; 3.608      ;
; 0.322  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[3]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; -0.500       ; 3.382      ; 3.608      ;
; 0.322  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[4]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; -0.500       ; 3.382      ; 3.608      ;
; 0.322  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[5]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; -0.500       ; 3.382      ; 3.608      ;
; 0.322  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[6]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; -0.500       ; 3.382      ; 3.608      ;
; 0.322  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[7]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; -0.500       ; 3.382      ; 3.608      ;
; 0.322  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[8]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; -0.500       ; 3.382      ; 3.608      ;
; 0.322  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[9]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; -0.500       ; 3.382      ; 3.608      ;
; 0.380  ; FSM:L0|CS.s3 ; DivBy11:L1|counter[2]   ; FSM:L0|CS.s3 ; FSM:L0|rxck ; -0.500       ; 3.381      ; 3.665      ;
; 0.380  ; FSM:L0|CS.s3 ; DivBy11:L1|counter[0]   ; FSM:L0|CS.s3 ; FSM:L0|rxck ; -0.500       ; 3.381      ; 3.665      ;
; 0.380  ; FSM:L0|CS.s3 ; DivBy11:L1|counter[1]   ; FSM:L0|CS.s3 ; FSM:L0|rxck ; -0.500       ; 3.381      ; 3.665      ;
; 0.380  ; FSM:L0|CS.s3 ; DivBy11:L1|counter[3]   ; FSM:L0|CS.s3 ; FSM:L0|rxck ; -0.500       ; 3.381      ; 3.665      ;
; 0.380  ; FSM:L0|CS.s3 ; DivBy11:L1|rxf          ; FSM:L0|CS.s3 ; FSM:L0|rxck ; -0.500       ; 3.381      ; 3.665      ;
; 0.543  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[10] ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.000        ; 0.963      ; 1.900      ;
; 0.543  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[1]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.000        ; 0.963      ; 1.900      ;
; 0.543  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[0]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.000        ; 0.963      ; 1.900      ;
; 0.652  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[2]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; -0.500       ; 3.382      ; 3.928      ;
; 0.652  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[3]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; -0.500       ; 3.382      ; 3.928      ;
; 0.652  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[4]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; -0.500       ; 3.382      ; 3.928      ;
; 0.652  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[5]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; -0.500       ; 3.382      ; 3.928      ;
; 0.652  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[6]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; -0.500       ; 3.382      ; 3.928      ;
; 0.652  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[7]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; -0.500       ; 3.382      ; 3.928      ;
; 0.652  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[8]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; -0.500       ; 3.382      ; 3.928      ;
; 0.652  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[9]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; -0.500       ; 3.382      ; 3.928      ;
; 0.710  ; FSM:L0|CS.s1 ; DivBy11:L1|counter[2]   ; FSM:L0|CS.s1 ; FSM:L0|rxck ; -0.500       ; 3.381      ; 3.985      ;
; 0.710  ; FSM:L0|CS.s1 ; DivBy11:L1|counter[0]   ; FSM:L0|CS.s1 ; FSM:L0|rxck ; -0.500       ; 3.381      ; 3.985      ;
; 0.710  ; FSM:L0|CS.s1 ; DivBy11:L1|counter[1]   ; FSM:L0|CS.s1 ; FSM:L0|rxck ; -0.500       ; 3.381      ; 3.985      ;
; 0.710  ; FSM:L0|CS.s1 ; DivBy11:L1|counter[3]   ; FSM:L0|CS.s1 ; FSM:L0|rxck ; -0.500       ; 3.381      ; 3.985      ;
; 0.710  ; FSM:L0|CS.s1 ; DivBy11:L1|rxf          ; FSM:L0|CS.s1 ; FSM:L0|rxck ; -0.500       ; 3.381      ; 3.985      ;
; 0.765  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[10] ; FSM:L0|CS.s3 ; FSM:L0|rxck ; -0.500       ; 0.963      ; 1.632      ;
; 0.765  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[1]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; -0.500       ; 0.963      ; 1.632      ;
; 0.765  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[0]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; -0.500       ; 0.963      ; 1.632      ;
; 1.095  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[10] ; FSM:L0|CS.s1 ; FSM:L0|rxck ; -0.500       ; 0.963      ; 1.952      ;
; 1.095  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[1]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; -0.500       ; 0.963      ; 1.952      ;
; 1.095  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[0]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; -0.500       ; 0.963      ; 1.952      ;
; 2.712  ; FSM:L0|CS.s4 ; shiftregister:L2|sr[2]  ; clk          ; FSM:L0|rxck ; 0.000        ; 0.695      ; 3.608      ;
; 2.712  ; FSM:L0|CS.s4 ; shiftregister:L2|sr[3]  ; clk          ; FSM:L0|rxck ; 0.000        ; 0.695      ; 3.608      ;
; 2.712  ; FSM:L0|CS.s4 ; shiftregister:L2|sr[4]  ; clk          ; FSM:L0|rxck ; 0.000        ; 0.695      ; 3.608      ;
; 2.712  ; FSM:L0|CS.s4 ; shiftregister:L2|sr[5]  ; clk          ; FSM:L0|rxck ; 0.000        ; 0.695      ; 3.608      ;
; 2.712  ; FSM:L0|CS.s4 ; shiftregister:L2|sr[6]  ; clk          ; FSM:L0|rxck ; 0.000        ; 0.695      ; 3.608      ;
; 2.712  ; FSM:L0|CS.s4 ; shiftregister:L2|sr[7]  ; clk          ; FSM:L0|rxck ; 0.000        ; 0.695      ; 3.608      ;
; 2.712  ; FSM:L0|CS.s4 ; shiftregister:L2|sr[8]  ; clk          ; FSM:L0|rxck ; 0.000        ; 0.695      ; 3.608      ;
; 2.712  ; FSM:L0|CS.s4 ; shiftregister:L2|sr[9]  ; clk          ; FSM:L0|rxck ; 0.000        ; 0.695      ; 3.608      ;
; 2.775  ; FSM:L0|CS.s2 ; shiftregister:L2|sr[2]  ; clk          ; FSM:L0|rxck ; 0.000        ; 0.695      ; 3.671      ;
; 2.775  ; FSM:L0|CS.s2 ; shiftregister:L2|sr[3]  ; clk          ; FSM:L0|rxck ; 0.000        ; 0.695      ; 3.671      ;
; 2.775  ; FSM:L0|CS.s2 ; shiftregister:L2|sr[4]  ; clk          ; FSM:L0|rxck ; 0.000        ; 0.695      ; 3.671      ;
; 2.775  ; FSM:L0|CS.s2 ; shiftregister:L2|sr[5]  ; clk          ; FSM:L0|rxck ; 0.000        ; 0.695      ; 3.671      ;
; 2.775  ; FSM:L0|CS.s2 ; shiftregister:L2|sr[6]  ; clk          ; FSM:L0|rxck ; 0.000        ; 0.695      ; 3.671      ;
; 2.775  ; FSM:L0|CS.s2 ; shiftregister:L2|sr[7]  ; clk          ; FSM:L0|rxck ; 0.000        ; 0.695      ; 3.671      ;
; 2.775  ; FSM:L0|CS.s2 ; shiftregister:L2|sr[8]  ; clk          ; FSM:L0|rxck ; 0.000        ; 0.695      ; 3.671      ;
; 2.775  ; FSM:L0|CS.s2 ; shiftregister:L2|sr[9]  ; clk          ; FSM:L0|rxck ; 0.000        ; 0.695      ; 3.671      ;
; 2.783  ; FSM:L0|CS.s4 ; DivBy11:L1|counter[2]   ; clk          ; FSM:L0|rxck ; 0.000        ; 0.694      ; 3.678      ;
; 2.783  ; FSM:L0|CS.s4 ; DivBy11:L1|counter[0]   ; clk          ; FSM:L0|rxck ; 0.000        ; 0.694      ; 3.678      ;
; 2.783  ; FSM:L0|CS.s4 ; DivBy11:L1|counter[1]   ; clk          ; FSM:L0|rxck ; 0.000        ; 0.694      ; 3.678      ;
; 2.783  ; FSM:L0|CS.s4 ; DivBy11:L1|counter[3]   ; clk          ; FSM:L0|rxck ; 0.000        ; 0.694      ; 3.678      ;
; 2.783  ; FSM:L0|CS.s4 ; DivBy11:L1|rxf          ; clk          ; FSM:L0|rxck ; 0.000        ; 0.694      ; 3.678      ;
; 2.846  ; FSM:L0|CS.s2 ; DivBy11:L1|counter[2]   ; clk          ; FSM:L0|rxck ; 0.000        ; 0.694      ; 3.741      ;
; 2.846  ; FSM:L0|CS.s2 ; DivBy11:L1|counter[0]   ; clk          ; FSM:L0|rxck ; 0.000        ; 0.694      ; 3.741      ;
; 2.846  ; FSM:L0|CS.s2 ; DivBy11:L1|counter[1]   ; clk          ; FSM:L0|rxck ; 0.000        ; 0.694      ; 3.741      ;
; 2.846  ; FSM:L0|CS.s2 ; DivBy11:L1|counter[3]   ; clk          ; FSM:L0|rxck ; 0.000        ; 0.694      ; 3.741      ;
; 2.846  ; FSM:L0|CS.s2 ; DivBy11:L1|rxf          ; clk          ; FSM:L0|rxck ; 0.000        ; 0.694      ; 3.741      ;
; 3.186  ; FSM:L0|CS.s4 ; shiftregister:L2|sr[10] ; clk          ; FSM:L0|rxck ; 0.000        ; -1.724     ; 1.663      ;
; 3.186  ; FSM:L0|CS.s4 ; shiftregister:L2|sr[1]  ; clk          ; FSM:L0|rxck ; 0.000        ; -1.724     ; 1.663      ;
; 3.186  ; FSM:L0|CS.s4 ; shiftregister:L2|sr[0]  ; clk          ; FSM:L0|rxck ; 0.000        ; -1.724     ; 1.663      ;
; 3.298  ; FSM:L0|CS.s2 ; shiftregister:L2|sr[10] ; clk          ; FSM:L0|rxck ; 0.000        ; -1.724     ; 1.775      ;
; 3.298  ; FSM:L0|CS.s2 ; shiftregister:L2|sr[1]  ; clk          ; FSM:L0|rxck ; 0.000        ; -1.724     ; 1.775      ;
; 3.298  ; FSM:L0|CS.s2 ; shiftregister:L2|sr[0]  ; clk          ; FSM:L0|rxck ; 0.000        ; -1.724     ; 1.775      ;
+--------+--------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'FSM:L0|CS.s3'                                                                    ;
+-------+-------------+--------------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node   ; To Node            ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+--------------------+--------------+--------------+--------------+------------+------------+
; 0.032 ; FSM:L0|dlEn ; DataLatch:L3|OQ[0] ; clk          ; FSM:L0|CS.s3 ; 0.000        ; 1.124      ; 1.357      ;
; 0.032 ; FSM:L0|dlEn ; DataLatch:L3|OQ[1] ; clk          ; FSM:L0|CS.s3 ; 0.000        ; 1.124      ; 1.357      ;
; 0.032 ; FSM:L0|dlEn ; DataLatch:L3|OQ[2] ; clk          ; FSM:L0|CS.s3 ; 0.000        ; 1.124      ; 1.357      ;
; 0.032 ; FSM:L0|dlEn ; DataLatch:L3|OQ[3] ; clk          ; FSM:L0|CS.s3 ; 0.000        ; 1.124      ; 1.357      ;
; 0.032 ; FSM:L0|dlEn ; DataLatch:L3|OQ[4] ; clk          ; FSM:L0|CS.s3 ; 0.000        ; 1.124      ; 1.357      ;
; 0.032 ; FSM:L0|dlEn ; DataLatch:L3|OQ[5] ; clk          ; FSM:L0|CS.s3 ; 0.000        ; 1.124      ; 1.357      ;
; 0.032 ; FSM:L0|dlEn ; DataLatch:L3|OQ[6] ; clk          ; FSM:L0|CS.s3 ; 0.000        ; 1.124      ; 1.357      ;
; 0.032 ; FSM:L0|dlEn ; DataLatch:L3|OQ[7] ; clk          ; FSM:L0|CS.s3 ; 0.000        ; 1.124      ; 1.357      ;
+-------+-------------+--------------------+--------------+--------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                              ;
+-------+----------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node      ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.112 ; FSM:L0|CS.s1   ; FSM:L0|counter[0] ; FSM:L0|CS.s1 ; clk         ; 0.000        ; 2.787      ; 3.303      ;
; 0.112 ; FSM:L0|CS.s1   ; FSM:L0|counter[1] ; FSM:L0|CS.s1 ; clk         ; 0.000        ; 2.787      ; 3.303      ;
; 0.112 ; FSM:L0|CS.s1   ; FSM:L0|rxck       ; FSM:L0|CS.s1 ; clk         ; 0.000        ; 2.787      ; 3.303      ;
; 0.533 ; FSM:L0|CS.s1   ; FSM:L0|counter[0] ; FSM:L0|CS.s1 ; clk         ; -0.500       ; 2.787      ; 3.224      ;
; 0.533 ; FSM:L0|CS.s1   ; FSM:L0|counter[1] ; FSM:L0|CS.s1 ; clk         ; -0.500       ; 2.787      ; 3.224      ;
; 0.533 ; FSM:L0|CS.s1   ; FSM:L0|rxck       ; FSM:L0|CS.s1 ; clk         ; -0.500       ; 2.787      ; 3.224      ;
; 1.708 ; FSM:L0|CS.s2   ; FSM:L0|counter[0] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.951      ;
; 1.708 ; FSM:L0|CS.s2   ; FSM:L0|counter[1] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.951      ;
; 1.708 ; FSM:L0|CS.s2   ; FSM:L0|rxck       ; clk          ; clk         ; 0.000        ; 0.072      ; 1.951      ;
; 2.636 ; DivBy11:L1|rxf ; FSM:L0|counter[0] ; FSM:L0|rxck  ; clk         ; 0.000        ; -0.442     ; 2.395      ;
; 2.636 ; DivBy11:L1|rxf ; FSM:L0|counter[1] ; FSM:L0|rxck  ; clk         ; 0.000        ; -0.442     ; 2.395      ;
; 2.636 ; DivBy11:L1|rxf ; FSM:L0|rxck       ; FSM:L0|rxck  ; clk         ; 0.000        ; -0.442     ; 2.395      ;
+-------+----------------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; FSM:L0|CS.s1              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; FSM:L0|CS.s2              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; FSM:L0|CS.s3              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; FSM:L0|CS.s4              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; FSM:L0|CS.s5              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; FSM:L0|counter[0]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; FSM:L0|counter[1]         ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; FSM:L0|dlEn               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; FSM:L0|rxck               ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; FSM:L0|counter[0]         ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; FSM:L0|counter[1]         ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; FSM:L0|rxck               ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; FSM:L0|CS.s1              ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; FSM:L0|CS.s2              ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; FSM:L0|CS.s3              ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; FSM:L0|CS.s4              ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; FSM:L0|CS.s5              ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; FSM:L0|dlEn               ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; FSM:L0|CS.s1              ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; FSM:L0|CS.s2              ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; FSM:L0|CS.s3              ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; FSM:L0|CS.s4              ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; FSM:L0|CS.s5              ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; FSM:L0|dlEn               ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; FSM:L0|counter[0]         ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; FSM:L0|counter[1]         ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; FSM:L0|rxck               ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o               ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L0|counter[0]|clk         ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L0|counter[1]|clk         ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L0|rxck|clk               ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L0|CS.s1|clk              ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L0|CS.s2|clk              ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L0|CS.s3|clk              ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L0|CS.s4|clk              ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L0|CS.s5|clk              ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L0|dlEn|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i               ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; L0|CS.s1|clk              ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; L0|CS.s2|clk              ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; L0|CS.s3|clk              ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; L0|CS.s4|clk              ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; L0|CS.s5|clk              ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; L0|dlEn|clk               ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; L0|counter[0]|clk         ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; L0|counter[1]|clk         ;
; 0.575  ; 0.575        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; L0|rxck|clk               ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'FSM:L0|rxck'                                                         ;
+--------+--------------+----------------+------------------+-------------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+-------------+------------+--------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FSM:L0|rxck ; Rise       ; DivBy11:L1|counter[0]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FSM:L0|rxck ; Rise       ; DivBy11:L1|counter[1]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FSM:L0|rxck ; Rise       ; DivBy11:L1|counter[2]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FSM:L0|rxck ; Rise       ; DivBy11:L1|counter[3]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FSM:L0|rxck ; Rise       ; DivBy11:L1|rxf           ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[10]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[4]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[5]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[6]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[7]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[8]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[9]   ;
; 0.243  ; 0.461        ; 0.218          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; DivBy11:L1|counter[0]    ;
; 0.243  ; 0.461        ; 0.218          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; DivBy11:L1|counter[1]    ;
; 0.243  ; 0.461        ; 0.218          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; DivBy11:L1|counter[2]    ;
; 0.243  ; 0.461        ; 0.218          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; DivBy11:L1|counter[3]    ;
; 0.243  ; 0.461        ; 0.218          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; DivBy11:L1|rxf           ;
; 0.243  ; 0.461        ; 0.218          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[2]   ;
; 0.243  ; 0.461        ; 0.218          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[3]   ;
; 0.243  ; 0.461        ; 0.218          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[4]   ;
; 0.243  ; 0.461        ; 0.218          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[5]   ;
; 0.243  ; 0.461        ; 0.218          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[6]   ;
; 0.243  ; 0.461        ; 0.218          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[7]   ;
; 0.243  ; 0.461        ; 0.218          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[8]   ;
; 0.243  ; 0.461        ; 0.218          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[9]   ;
; 0.258  ; 0.476        ; 0.218          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[0]   ;
; 0.258  ; 0.476        ; 0.218          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[10]  ;
; 0.258  ; 0.476        ; 0.218          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[1]   ;
; 0.336  ; 0.522        ; 0.186          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[0]   ;
; 0.336  ; 0.522        ; 0.186          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[10]  ;
; 0.336  ; 0.522        ; 0.186          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[1]   ;
; 0.351  ; 0.537        ; 0.186          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; DivBy11:L1|counter[0]    ;
; 0.351  ; 0.537        ; 0.186          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; DivBy11:L1|counter[1]    ;
; 0.351  ; 0.537        ; 0.186          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; DivBy11:L1|counter[2]    ;
; 0.351  ; 0.537        ; 0.186          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; DivBy11:L1|counter[3]    ;
; 0.351  ; 0.537        ; 0.186          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; DivBy11:L1|rxf           ;
; 0.351  ; 0.537        ; 0.186          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[2]   ;
; 0.351  ; 0.537        ; 0.186          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[3]   ;
; 0.351  ; 0.537        ; 0.186          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[4]   ;
; 0.351  ; 0.537        ; 0.186          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[5]   ;
; 0.351  ; 0.537        ; 0.186          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[6]   ;
; 0.351  ; 0.537        ; 0.186          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[7]   ;
; 0.351  ; 0.537        ; 0.186          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[8]   ;
; 0.351  ; 0.537        ; 0.186          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[9]   ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; L2|sr[0]|clk             ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; L2|sr[10]|clk            ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; L2|sr[1]|clk             ;
; 0.491  ; 0.491        ; 0.000          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; L0|rxck~clkctrl|inclk[0] ;
; 0.491  ; 0.491        ; 0.000          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; L0|rxck~clkctrl|outclk   ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; L1|counter[0]|clk        ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; L1|counter[1]|clk        ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; L1|counter[2]|clk        ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; L1|counter[3]|clk        ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; L1|rxf|clk               ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; L2|sr[2]|clk             ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; L2|sr[3]|clk             ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; L2|sr[4]|clk             ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; L2|sr[5]|clk             ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; L2|sr[6]|clk             ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; L2|sr[7]|clk             ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; L2|sr[8]|clk             ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; L2|sr[9]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; L0|rxck|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; L0|rxck|q                ;
; 0.501  ; 0.501        ; 0.000          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; L1|counter[0]|clk        ;
; 0.501  ; 0.501        ; 0.000          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; L1|counter[1]|clk        ;
; 0.501  ; 0.501        ; 0.000          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; L1|counter[2]|clk        ;
; 0.501  ; 0.501        ; 0.000          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; L1|counter[3]|clk        ;
; 0.501  ; 0.501        ; 0.000          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; L1|rxf|clk               ;
; 0.501  ; 0.501        ; 0.000          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; L2|sr[2]|clk             ;
; 0.501  ; 0.501        ; 0.000          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; L2|sr[3]|clk             ;
; 0.501  ; 0.501        ; 0.000          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; L2|sr[4]|clk             ;
; 0.501  ; 0.501        ; 0.000          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; L2|sr[5]|clk             ;
; 0.501  ; 0.501        ; 0.000          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; L2|sr[6]|clk             ;
; 0.501  ; 0.501        ; 0.000          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; L2|sr[7]|clk             ;
; 0.501  ; 0.501        ; 0.000          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; L2|sr[8]|clk             ;
; 0.501  ; 0.501        ; 0.000          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; L2|sr[9]|clk             ;
; 0.508  ; 0.508        ; 0.000          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; L0|rxck~clkctrl|inclk[0] ;
; 0.508  ; 0.508        ; 0.000          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; L0|rxck~clkctrl|outclk   ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; L2|sr[0]|clk             ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; L2|sr[10]|clk            ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; L2|sr[1]|clk             ;
+--------+--------------+----------------+------------------+-------------+------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'FSM:L0|CS.s3'                                                       ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------+
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[0]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[1]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[2]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[3]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[4]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[5]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[6]     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[7]     ;
; 0.250  ; 0.468        ; 0.218          ; High Pulse Width ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[0]     ;
; 0.250  ; 0.468        ; 0.218          ; High Pulse Width ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[1]     ;
; 0.250  ; 0.468        ; 0.218          ; High Pulse Width ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[2]     ;
; 0.250  ; 0.468        ; 0.218          ; High Pulse Width ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[3]     ;
; 0.250  ; 0.468        ; 0.218          ; High Pulse Width ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[4]     ;
; 0.250  ; 0.468        ; 0.218          ; High Pulse Width ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[5]     ;
; 0.250  ; 0.468        ; 0.218          ; High Pulse Width ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[6]     ;
; 0.250  ; 0.468        ; 0.218          ; High Pulse Width ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[7]     ;
; 0.345  ; 0.531        ; 0.186          ; Low Pulse Width  ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[0]     ;
; 0.345  ; 0.531        ; 0.186          ; Low Pulse Width  ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[1]     ;
; 0.345  ; 0.531        ; 0.186          ; Low Pulse Width  ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[2]     ;
; 0.345  ; 0.531        ; 0.186          ; Low Pulse Width  ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[3]     ;
; 0.345  ; 0.531        ; 0.186          ; Low Pulse Width  ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[4]     ;
; 0.345  ; 0.531        ; 0.186          ; Low Pulse Width  ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[5]     ;
; 0.345  ; 0.531        ; 0.186          ; Low Pulse Width  ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[6]     ;
; 0.345  ; 0.531        ; 0.186          ; Low Pulse Width  ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[7]     ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; FSM:L0|CS.s3 ; Rise       ; L0|pd|datac            ;
; 0.436  ; 0.436        ; 0.000          ; Low Pulse Width  ; FSM:L0|CS.s3 ; Rise       ; L0|pd|combout          ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; FSM:L0|CS.s3 ; Rise       ; L0|pd~clkctrl|inclk[0] ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; FSM:L0|CS.s3 ; Rise       ; L0|pd~clkctrl|outclk   ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; FSM:L0|CS.s3 ; Rise       ; L3|OQ[0]|clk           ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; FSM:L0|CS.s3 ; Rise       ; L3|OQ[1]|clk           ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; FSM:L0|CS.s3 ; Rise       ; L3|OQ[2]|clk           ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; FSM:L0|CS.s3 ; Rise       ; L3|OQ[3]|clk           ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; FSM:L0|CS.s3 ; Rise       ; L3|OQ[4]|clk           ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; FSM:L0|CS.s3 ; Rise       ; L3|OQ[5]|clk           ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; FSM:L0|CS.s3 ; Rise       ; L3|OQ[6]|clk           ;
; 0.492  ; 0.492        ; 0.000          ; Low Pulse Width  ; FSM:L0|CS.s3 ; Rise       ; L3|OQ[7]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FSM:L0|CS.s3 ; Rise       ; L0|CS.s3|q             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:L0|CS.s3 ; Rise       ; L0|CS.s3|q             ;
; 0.507  ; 0.507        ; 0.000          ; High Pulse Width ; FSM:L0|CS.s3 ; Rise       ; L3|OQ[0]|clk           ;
; 0.507  ; 0.507        ; 0.000          ; High Pulse Width ; FSM:L0|CS.s3 ; Rise       ; L3|OQ[1]|clk           ;
; 0.507  ; 0.507        ; 0.000          ; High Pulse Width ; FSM:L0|CS.s3 ; Rise       ; L3|OQ[2]|clk           ;
; 0.507  ; 0.507        ; 0.000          ; High Pulse Width ; FSM:L0|CS.s3 ; Rise       ; L3|OQ[3]|clk           ;
; 0.507  ; 0.507        ; 0.000          ; High Pulse Width ; FSM:L0|CS.s3 ; Rise       ; L3|OQ[4]|clk           ;
; 0.507  ; 0.507        ; 0.000          ; High Pulse Width ; FSM:L0|CS.s3 ; Rise       ; L3|OQ[5]|clk           ;
; 0.507  ; 0.507        ; 0.000          ; High Pulse Width ; FSM:L0|CS.s3 ; Rise       ; L3|OQ[6]|clk           ;
; 0.507  ; 0.507        ; 0.000          ; High Pulse Width ; FSM:L0|CS.s3 ; Rise       ; L3|OQ[7]|clk           ;
; 0.515  ; 0.515        ; 0.000          ; High Pulse Width ; FSM:L0|CS.s3 ; Rise       ; L0|pd~clkctrl|inclk[0] ;
; 0.515  ; 0.515        ; 0.000          ; High Pulse Width ; FSM:L0|CS.s3 ; Rise       ; L0|pd~clkctrl|outclk   ;
; 0.561  ; 0.561        ; 0.000          ; High Pulse Width ; FSM:L0|CS.s3 ; Rise       ; L0|pd|combout          ;
; 0.571  ; 0.571        ; 0.000          ; High Pulse Width ; FSM:L0|CS.s3 ; Rise       ; L0|pd|datac            ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'FSM:L0|CS.s1'                                                  ;
+-------+--------------+----------------+------------------+--------------+------------+--------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target             ;
+-------+--------------+----------------+------------------+--------------+------------+--------------------+
; 0.428 ; 0.428        ; 0.000          ; Low Pulse Width  ; FSM:L0|CS.s1 ; Rise       ; L0|dataReady|datab ;
; 0.449 ; 0.449        ; 0.000          ; Low Pulse Width  ; FSM:L0|CS.s1 ; Rise       ; FSM:L0|dataReady   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:L0|CS.s1 ; Rise       ; L0|CS.s1|q         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:L0|CS.s1 ; Rise       ; L0|CS.s1|q         ;
; 0.547 ; 0.547        ; 0.000          ; High Pulse Width ; FSM:L0|CS.s1 ; Rise       ; FSM:L0|dataReady   ;
; 0.570 ; 0.570        ; 0.000          ; High Pulse Width ; FSM:L0|CS.s1 ; Rise       ; L0|dataReady|datab ;
+-------+--------------+----------------+------------------+--------------+------------+--------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+-------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+-------------+-------+-------+------------+-----------------+
; rx        ; FSM:L0|rxck ; 2.601 ; 2.856 ; Rise       ; FSM:L0|rxck     ;
; ack       ; clk         ; 3.255 ; 3.611 ; Rise       ; clk             ;
; en        ; clk         ; 4.052 ; 4.339 ; Rise       ; clk             ;
; rx        ; clk         ; 1.901 ; 2.198 ; Rise       ; clk             ;
+-----------+-------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+-----------+-------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+-------------+--------+--------+------------+-----------------+
; rx        ; FSM:L0|rxck ; -2.259 ; -2.498 ; Rise       ; FSM:L0|rxck     ;
; ack       ; clk         ; -2.736 ; -3.022 ; Rise       ; clk             ;
; en        ; clk         ; -2.578 ; -2.877 ; Rise       ; clk             ;
; rx        ; clk         ; -0.710 ; -0.964 ; Rise       ; clk             ;
+-----------+-------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+--------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+--------------+-------+-------+------------+-----------------+
; dry       ; FSM:L0|CS.s1 ; 3.981 ; 3.861 ; Rise       ; FSM:L0|CS.s1    ;
; OQ[*]     ; FSM:L0|CS.s3 ; 8.765 ; 8.553 ; Rise       ; FSM:L0|CS.s3    ;
;  OQ[0]    ; FSM:L0|CS.s3 ; 7.628 ; 7.512 ; Rise       ; FSM:L0|CS.s3    ;
;  OQ[1]    ; FSM:L0|CS.s3 ; 8.268 ; 8.090 ; Rise       ; FSM:L0|CS.s3    ;
;  OQ[2]    ; FSM:L0|CS.s3 ; 7.741 ; 7.685 ; Rise       ; FSM:L0|CS.s3    ;
;  OQ[3]    ; FSM:L0|CS.s3 ; 8.765 ; 8.553 ; Rise       ; FSM:L0|CS.s3    ;
;  OQ[4]    ; FSM:L0|CS.s3 ; 7.858 ; 7.733 ; Rise       ; FSM:L0|CS.s3    ;
;  OQ[5]    ; FSM:L0|CS.s3 ; 7.964 ; 7.877 ; Rise       ; FSM:L0|CS.s3    ;
;  OQ[6]    ; FSM:L0|CS.s3 ; 7.369 ; 7.285 ; Rise       ; FSM:L0|CS.s3    ;
;  OQ[7]    ; FSM:L0|CS.s3 ; 7.341 ; 7.260 ; Rise       ; FSM:L0|CS.s3    ;
; err       ; clk          ; 7.907 ; 8.146 ; Rise       ; clk             ;
+-----------+--------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+--------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+--------------+-------+-------+------------+-----------------+
; dry       ; FSM:L0|CS.s1 ; 3.785 ; 3.670 ; Rise       ; FSM:L0|CS.s1    ;
; OQ[*]     ; FSM:L0|CS.s3 ; 7.044 ; 6.965 ; Rise       ; FSM:L0|CS.s3    ;
;  OQ[0]    ; FSM:L0|CS.s3 ; 7.320 ; 7.209 ; Rise       ; FSM:L0|CS.s3    ;
;  OQ[1]    ; FSM:L0|CS.s3 ; 7.933 ; 7.761 ; Rise       ; FSM:L0|CS.s3    ;
;  OQ[2]    ; FSM:L0|CS.s3 ; 7.427 ; 7.373 ; Rise       ; FSM:L0|CS.s3    ;
;  OQ[3]    ; FSM:L0|CS.s3 ; 8.409 ; 8.206 ; Rise       ; FSM:L0|CS.s3    ;
;  OQ[4]    ; FSM:L0|CS.s3 ; 7.539 ; 7.418 ; Rise       ; FSM:L0|CS.s3    ;
;  OQ[5]    ; FSM:L0|CS.s3 ; 7.641 ; 7.556 ; Rise       ; FSM:L0|CS.s3    ;
;  OQ[6]    ; FSM:L0|CS.s3 ; 7.071 ; 6.990 ; Rise       ; FSM:L0|CS.s3    ;
;  OQ[7]    ; FSM:L0|CS.s3 ; 7.044 ; 6.965 ; Rise       ; FSM:L0|CS.s3    ;
; err       ; clk          ; 7.591 ; 7.807 ; Rise       ; clk             ;
+-----------+--------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; ack        ; err         ;    ; 9.494 ; 9.557 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; ack        ; err         ;    ; 9.142 ; 9.199 ;    ;
+------------+-------------+----+-------+-------+----+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------+
; Fast 1200mV 0C Model Setup Summary    ;
+--------------+--------+---------------+
; Clock        ; Slack  ; End Point TNS ;
+--------------+--------+---------------+
; FSM:L0|CS.s1 ; -1.213 ; -1.213        ;
; FSM:L0|rxck  ; -0.971 ; -0.971        ;
; clk          ; -0.167 ; -0.195        ;
; FSM:L0|CS.s3 ; 0.531  ; 0.000         ;
+--------------+--------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Hold Summary     ;
+--------------+--------+---------------+
; Clock        ; Slack  ; End Point TNS ;
+--------------+--------+---------------+
; clk          ; -1.209 ; -1.797        ;
; FSM:L0|rxck  ; -0.128 ; -0.128        ;
; FSM:L0|CS.s3 ; 0.006  ; 0.000         ;
; FSM:L0|CS.s1 ; 1.498  ; 0.000         ;
+--------------+--------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+--------------+--------+---------------+
; Clock        ; Slack  ; End Point TNS ;
+--------------+--------+---------------+
; FSM:L0|rxck  ; -1.228 ; -18.138       ;
; clk          ; -0.747 ; -2.241        ;
; FSM:L0|CS.s3 ; 0.577  ; 0.000         ;
+--------------+--------+---------------+


+---------------------------------------+
; Fast 1200mV 0C Model Removal Summary  ;
+--------------+--------+---------------+
; Clock        ; Slack  ; End Point TNS ;
+--------------+--------+---------------+
; clk          ; -0.179 ; -0.537        ;
; FSM:L0|rxck  ; -0.100 ; -1.065        ;
; FSM:L0|CS.s3 ; 0.012  ; 0.000         ;
+--------------+--------+---------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------------+--------+--------------------------+
; Clock        ; Slack  ; End Point TNS            ;
+--------------+--------+--------------------------+
; clk          ; -3.000 ; -12.558                  ;
; FSM:L0|rxck  ; -1.000 ; -16.000                  ;
; FSM:L0|CS.s3 ; -1.000 ; -8.000                   ;
; FSM:L0|CS.s1 ; 0.447  ; 0.000                    ;
+--------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'FSM:L0|CS.s1'                                                                      ;
+--------+--------------+------------------+--------------+--------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node          ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+------------------+--------------+--------------+--------------+------------+------------+
; -1.213 ; FSM:L0|CS.s5 ; FSM:L0|dataReady ; clk          ; FSM:L0|CS.s1 ; 1.000        ; -1.336     ; 0.300      ;
+--------+--------------+------------------+--------------+--------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'FSM:L0|rxck'                                                                                       ;
+--------+------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -0.971 ; shiftregister:L2|sr[9] ; shiftregister:L2|sr[10] ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -1.479     ; 0.479      ;
; 0.336  ; DivBy11:L1|counter[2]  ; DivBy11:L1|counter[3]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.041     ; 0.610      ;
; 0.336  ; DivBy11:L1|counter[2]  ; DivBy11:L1|rxf          ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.041     ; 0.610      ;
; 0.400  ; DivBy11:L1|counter[2]  ; DivBy11:L1|counter[1]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.041     ; 0.546      ;
; 0.408  ; DivBy11:L1|counter[0]  ; DivBy11:L1|counter[3]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.041     ; 0.538      ;
; 0.409  ; DivBy11:L1|counter[0]  ; DivBy11:L1|counter[2]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.041     ; 0.537      ;
; 0.415  ; DivBy11:L1|counter[3]  ; DivBy11:L1|counter[1]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.041     ; 0.531      ;
; 0.417  ; DivBy11:L1|counter[2]  ; DivBy11:L1|counter[0]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.041     ; 0.529      ;
; 0.435  ; DivBy11:L1|counter[0]  ; DivBy11:L1|rxf          ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.041     ; 0.511      ;
; 0.436  ; DivBy11:L1|counter[1]  ; DivBy11:L1|rxf          ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.041     ; 0.510      ;
; 0.437  ; DivBy11:L1|counter[3]  ; DivBy11:L1|counter[0]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.041     ; 0.509      ;
; 0.489  ; shiftregister:L2|sr[7] ; shiftregister:L2|sr[8]  ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.041     ; 0.457      ;
; 0.490  ; shiftregister:L2|sr[2] ; shiftregister:L2|sr[3]  ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.041     ; 0.456      ;
; 0.492  ; shiftregister:L2|sr[8] ; shiftregister:L2|sr[9]  ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.041     ; 0.454      ;
; 0.494  ; shiftregister:L2|sr[3] ; shiftregister:L2|sr[4]  ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.041     ; 0.452      ;
; 0.494  ; shiftregister:L2|sr[5] ; shiftregister:L2|sr[6]  ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.041     ; 0.452      ;
; 0.548  ; DivBy11:L1|counter[0]  ; DivBy11:L1|counter[1]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.041     ; 0.398      ;
; 0.555  ; DivBy11:L1|counter[1]  ; DivBy11:L1|counter[3]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.041     ; 0.391      ;
; 0.555  ; DivBy11:L1|counter[1]  ; DivBy11:L1|counter[2]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.041     ; 0.391      ;
; 0.559  ; DivBy11:L1|counter[3]  ; DivBy11:L1|rxf          ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.041     ; 0.387      ;
; 0.560  ; DivBy11:L1|counter[1]  ; DivBy11:L1|counter[0]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.041     ; 0.386      ;
; 0.564  ; shiftregister:L2|sr[6] ; shiftregister:L2|sr[7]  ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.041     ; 0.382      ;
; 0.567  ; shiftregister:L2|sr[4] ; shiftregister:L2|sr[5]  ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.041     ; 0.379      ;
; 0.574  ; shiftregister:L2|sr[0] ; shiftregister:L2|sr[1]  ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.022     ; 0.391      ;
; 0.587  ; DivBy11:L1|counter[3]  ; DivBy11:L1|counter[3]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.041     ; 0.359      ;
; 0.587  ; DivBy11:L1|counter[1]  ; DivBy11:L1|counter[1]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.041     ; 0.359      ;
; 0.587  ; DivBy11:L1|counter[2]  ; DivBy11:L1|counter[2]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.041     ; 0.359      ;
; 0.587  ; DivBy11:L1|counter[0]  ; DivBy11:L1|counter[0]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; -0.041     ; 0.359      ;
; 0.663  ; shiftregister:L2|sr[1] ; shiftregister:L2|sr[2]  ; FSM:L0|rxck  ; FSM:L0|rxck ; 1.000        ; 1.362      ; 1.686      ;
+--------+------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                          ;
+--------+-------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -0.167 ; DivBy11:L1|rxf          ; FSM:L0|CS.s2      ; FSM:L0|rxck  ; clk         ; 1.000        ; -0.365     ; 0.779      ;
; -0.028 ; DivBy11:L1|rxf          ; FSM:L0|CS.s3      ; FSM:L0|rxck  ; clk         ; 1.000        ; -0.365     ; 0.640      ;
; 0.052  ; shiftregister:L2|sr[1]  ; FSM:L0|CS.s5      ; FSM:L0|rxck  ; clk         ; 1.000        ; 1.082      ; 2.007      ;
; 0.058  ; FSM:L0|CS.s4            ; FSM:L0|CS.s4      ; clk          ; clk         ; 1.000        ; -0.041     ; 0.888      ;
; 0.077  ; shiftregister:L2|sr[10] ; FSM:L0|CS.s5      ; FSM:L0|rxck  ; clk         ; 1.000        ; 1.082      ; 1.982      ;
; 0.130  ; FSM:L0|CS.s4            ; FSM:L0|CS.s1      ; clk          ; clk         ; 1.000        ; -0.041     ; 0.816      ;
; 0.160  ; FSM:L0|CS.s2            ; FSM:L0|CS.s1      ; clk          ; clk         ; 1.000        ; -0.041     ; 0.786      ;
; 0.167  ; shiftregister:L2|sr[0]  ; FSM:L0|CS.s5      ; FSM:L0|rxck  ; clk         ; 1.000        ; 1.082      ; 1.892      ;
; 0.190  ; FSM:L0|CS.s3            ; FSM:L0|CS.s5      ; FSM:L0|CS.s3 ; clk         ; 0.500        ; 1.577      ; 1.969      ;
; 0.206  ; FSM:L0|CS.s1            ; FSM:L0|CS.s2      ; FSM:L0|CS.s1 ; clk         ; 0.500        ; 1.577      ; 1.963      ;
; 0.264  ; FSM:L0|CS.s3            ; FSM:L0|CS.s4      ; FSM:L0|CS.s3 ; clk         ; 0.500        ; 1.577      ; 1.895      ;
; 0.380  ; shiftregister:L2|sr[10] ; FSM:L0|CS.s4      ; FSM:L0|rxck  ; clk         ; 1.000        ; 1.082      ; 1.679      ;
; 0.381  ; FSM:L0|CS.s2            ; FSM:L0|CS.s2      ; clk          ; clk         ; 1.000        ; -0.041     ; 0.565      ;
; 0.485  ; shiftregister:L2|sr[1]  ; FSM:L0|CS.s4      ; FSM:L0|rxck  ; clk         ; 1.000        ; 1.082      ; 1.574      ;
; 0.497  ; shiftregister:L2|sr[0]  ; FSM:L0|CS.s4      ; FSM:L0|rxck  ; clk         ; 1.000        ; 1.082      ; 1.562      ;
; 0.527  ; FSM:L0|counter[1]       ; FSM:L0|rxck       ; clk          ; clk         ; 1.000        ; -0.041     ; 0.419      ;
; 0.563  ; FSM:L0|CS.s2            ; FSM:L0|CS.s3      ; clk          ; clk         ; 1.000        ; -0.041     ; 0.383      ;
; 0.568  ; FSM:L0|counter[0]       ; FSM:L0|counter[1] ; clk          ; clk         ; 1.000        ; -0.041     ; 0.378      ;
; 0.568  ; FSM:L0|counter[0]       ; FSM:L0|rxck       ; clk          ; clk         ; 1.000        ; -0.041     ; 0.378      ;
; 0.587  ; FSM:L0|counter[0]       ; FSM:L0|counter[0] ; clk          ; clk         ; 1.000        ; -0.041     ; 0.359      ;
; 0.587  ; FSM:L0|counter[1]       ; FSM:L0|counter[1] ; clk          ; clk         ; 1.000        ; -0.041     ; 0.359      ;
; 0.912  ; FSM:L0|CS.s3            ; FSM:L0|CS.s5      ; FSM:L0|CS.s3 ; clk         ; 1.000        ; 1.577      ; 1.747      ;
; 0.929  ; FSM:L0|CS.s1            ; FSM:L0|CS.s2      ; FSM:L0|CS.s1 ; clk         ; 1.000        ; 1.577      ; 1.740      ;
; 0.938  ; FSM:L0|CS.s3            ; FSM:L0|CS.s4      ; FSM:L0|CS.s3 ; clk         ; 1.000        ; 1.577      ; 1.721      ;
; 1.326  ; FSM:L0|CS.s1            ; FSM:L0|CS.s1      ; FSM:L0|CS.s1 ; clk         ; 0.500        ; 1.577      ; 0.843      ;
; 1.471  ; FSM:L0|CS.s3            ; FSM:L0|CS.s1      ; FSM:L0|CS.s3 ; clk         ; 0.500        ; 1.577      ; 0.688      ;
; 1.830  ; FSM:L0|CS.s1            ; FSM:L0|CS.s1      ; FSM:L0|CS.s1 ; clk         ; 1.000        ; 1.577      ; 0.839      ;
; 1.988  ; FSM:L0|CS.s3            ; FSM:L0|CS.s1      ; FSM:L0|CS.s3 ; clk         ; 1.000        ; 1.577      ; 0.671      ;
+--------+-------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'FSM:L0|CS.s3'                                                                                 ;
+-------+------------------------+--------------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node              ; To Node            ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+--------------------+--------------+--------------+--------------+------------+------------+
; 0.531 ; shiftregister:L2|sr[9] ; DataLatch:L3|OQ[7] ; FSM:L0|rxck  ; FSM:L0|CS.s3 ; 1.000        ; 0.098      ; 0.554      ;
; 0.538 ; shiftregister:L2|sr[6] ; DataLatch:L3|OQ[4] ; FSM:L0|rxck  ; FSM:L0|CS.s3 ; 1.000        ; 0.098      ; 0.547      ;
; 0.539 ; shiftregister:L2|sr[4] ; DataLatch:L3|OQ[2] ; FSM:L0|rxck  ; FSM:L0|CS.s3 ; 1.000        ; 0.098      ; 0.546      ;
; 0.636 ; shiftregister:L2|sr[2] ; DataLatch:L3|OQ[0] ; FSM:L0|rxck  ; FSM:L0|CS.s3 ; 1.000        ; 0.098      ; 0.449      ;
; 0.636 ; shiftregister:L2|sr[7] ; DataLatch:L3|OQ[5] ; FSM:L0|rxck  ; FSM:L0|CS.s3 ; 1.000        ; 0.098      ; 0.449      ;
; 0.639 ; shiftregister:L2|sr[8] ; DataLatch:L3|OQ[6] ; FSM:L0|rxck  ; FSM:L0|CS.s3 ; 1.000        ; 0.098      ; 0.446      ;
; 0.640 ; shiftregister:L2|sr[5] ; DataLatch:L3|OQ[3] ; FSM:L0|rxck  ; FSM:L0|CS.s3 ; 1.000        ; 0.098      ; 0.445      ;
; 0.641 ; shiftregister:L2|sr[3] ; DataLatch:L3|OQ[1] ; FSM:L0|rxck  ; FSM:L0|CS.s3 ; 1.000        ; 0.098      ; 0.444      ;
+-------+------------------------+--------------------+--------------+--------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                           ;
+--------+-------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -1.209 ; FSM:L0|CS.s3            ; FSM:L0|CS.s1      ; FSM:L0|CS.s3 ; clk         ; 0.000        ; 1.638      ; 0.648      ;
; -1.038 ; FSM:L0|CS.s1            ; FSM:L0|CS.s1      ; FSM:L0|CS.s1 ; clk         ; 0.000        ; 1.638      ; 0.809      ;
; -0.692 ; FSM:L0|CS.s3            ; FSM:L0|CS.s1      ; FSM:L0|CS.s3 ; clk         ; -0.500       ; 1.638      ; 0.665      ;
; -0.534 ; FSM:L0|CS.s1            ; FSM:L0|CS.s1      ; FSM:L0|CS.s1 ; clk         ; -0.500       ; 1.638      ; 0.813      ;
; -0.236 ; FSM:L0|CS.s3            ; FSM:L0|CS.s4      ; FSM:L0|CS.s3 ; clk         ; 0.000        ; 1.638      ; 1.621      ;
; -0.176 ; FSM:L0|CS.s3            ; FSM:L0|CS.s5      ; FSM:L0|CS.s3 ; clk         ; 0.000        ; 1.638      ; 1.681      ;
; -0.176 ; FSM:L0|CS.s1            ; FSM:L0|CS.s2      ; FSM:L0|CS.s1 ; clk         ; 0.000        ; 1.638      ; 1.671      ;
; 0.179  ; shiftregister:L2|sr[10] ; FSM:L0|CS.s4      ; FSM:L0|rxck  ; clk         ; 0.000        ; 1.173      ; 1.466      ;
; 0.182  ; FSM:L0|counter[1]       ; FSM:L0|counter[1] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.189  ; FSM:L0|counter[0]       ; FSM:L0|counter[0] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.314      ;
; 0.191  ; shiftregister:L2|sr[0]  ; FSM:L0|CS.s4      ; FSM:L0|rxck  ; clk         ; 0.000        ; 1.173      ; 1.478      ;
; 0.192  ; FSM:L0|counter[0]       ; FSM:L0|rxck       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.317      ;
; 0.193  ; FSM:L0|counter[0]       ; FSM:L0|counter[1] ; clk          ; clk         ; 0.000        ; 0.041      ; 0.318      ;
; 0.195  ; FSM:L0|CS.s2            ; FSM:L0|CS.s3      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.320      ;
; 0.210  ; shiftregister:L2|sr[1]  ; FSM:L0|CS.s4      ; FSM:L0|rxck  ; clk         ; 0.000        ; 1.173      ; 1.497      ;
; 0.248  ; FSM:L0|counter[1]       ; FSM:L0|rxck       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.373      ;
; 0.333  ; shiftregister:L2|sr[0]  ; FSM:L0|CS.s5      ; FSM:L0|rxck  ; clk         ; 0.000        ; 1.173      ; 1.620      ;
; 0.355  ; FSM:L0|CS.s2            ; FSM:L0|CS.s2      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.480      ;
; 0.422  ; FSM:L0|CS.s3            ; FSM:L0|CS.s4      ; FSM:L0|CS.s3 ; clk         ; -0.500       ; 1.638      ; 1.779      ;
; 0.436  ; shiftregister:L2|sr[1]  ; FSM:L0|CS.s5      ; FSM:L0|rxck  ; clk         ; 0.000        ; 1.173      ; 1.723      ;
; 0.509  ; shiftregister:L2|sr[10] ; FSM:L0|CS.s5      ; FSM:L0|rxck  ; clk         ; 0.000        ; 1.173      ; 1.796      ;
; 0.530  ; FSM:L0|CS.s1            ; FSM:L0|CS.s2      ; FSM:L0|CS.s1 ; clk         ; -0.500       ; 1.638      ; 1.877      ;
; 0.538  ; FSM:L0|CS.s3            ; FSM:L0|CS.s5      ; FSM:L0|CS.s3 ; clk         ; -0.500       ; 1.638      ; 1.895      ;
; 0.551  ; FSM:L0|CS.s4            ; FSM:L0|CS.s1      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.676      ;
; 0.623  ; FSM:L0|CS.s2            ; FSM:L0|CS.s1      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.748      ;
; 0.647  ; DivBy11:L1|rxf          ; FSM:L0|CS.s3      ; FSM:L0|rxck  ; clk         ; 0.000        ; -0.217     ; 0.544      ;
; 0.663  ; FSM:L0|CS.s4            ; FSM:L0|CS.s4      ; clk          ; clk         ; 0.000        ; 0.041      ; 0.788      ;
; 0.820  ; DivBy11:L1|rxf          ; FSM:L0|CS.s2      ; FSM:L0|rxck  ; clk         ; 0.000        ; -0.217     ; 0.717      ;
+--------+-------------------------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'FSM:L0|rxck'                                                                                        ;
+--------+------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -0.128 ; shiftregister:L2|sr[1] ; shiftregister:L2|sr[2]  ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 1.479      ; 1.435      ;
; 0.182  ; DivBy11:L1|counter[2]  ; DivBy11:L1|counter[2]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; DivBy11:L1|counter[1]  ; DivBy11:L1|counter[1]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.041      ; 0.307      ;
; 0.182  ; DivBy11:L1|counter[3]  ; DivBy11:L1|counter[3]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.041      ; 0.307      ;
; 0.189  ; DivBy11:L1|counter[0]  ; DivBy11:L1|counter[0]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.041      ; 0.314      ;
; 0.193  ; shiftregister:L2|sr[4] ; shiftregister:L2|sr[5]  ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.041      ; 0.318      ;
; 0.195  ; shiftregister:L2|sr[6] ; shiftregister:L2|sr[7]  ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.041      ; 0.320      ;
; 0.198  ; DivBy11:L1|counter[3]  ; DivBy11:L1|rxf          ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.041      ; 0.323      ;
; 0.200  ; DivBy11:L1|counter[1]  ; DivBy11:L1|counter[2]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.041      ; 0.325      ;
; 0.201  ; DivBy11:L1|counter[1]  ; DivBy11:L1|counter[3]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.041      ; 0.326      ;
; 0.204  ; DivBy11:L1|counter[1]  ; DivBy11:L1|counter[0]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.041      ; 0.329      ;
; 0.209  ; DivBy11:L1|counter[0]  ; DivBy11:L1|counter[1]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.041      ; 0.334      ;
; 0.224  ; shiftregister:L2|sr[0] ; shiftregister:L2|sr[1]  ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.022      ; 0.330      ;
; 0.252  ; shiftregister:L2|sr[5] ; shiftregister:L2|sr[6]  ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.041      ; 0.377      ;
; 0.253  ; shiftregister:L2|sr[3] ; shiftregister:L2|sr[4]  ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.041      ; 0.378      ;
; 0.254  ; shiftregister:L2|sr[8] ; shiftregister:L2|sr[9]  ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.041      ; 0.379      ;
; 0.255  ; shiftregister:L2|sr[2] ; shiftregister:L2|sr[3]  ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.041      ; 0.380      ;
; 0.255  ; shiftregister:L2|sr[7] ; shiftregister:L2|sr[8]  ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.041      ; 0.380      ;
; 0.307  ; DivBy11:L1|counter[2]  ; DivBy11:L1|counter[0]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.041      ; 0.432      ;
; 0.309  ; DivBy11:L1|counter[1]  ; DivBy11:L1|rxf          ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.041      ; 0.434      ;
; 0.311  ; DivBy11:L1|counter[0]  ; DivBy11:L1|counter[2]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.041      ; 0.436      ;
; 0.311  ; DivBy11:L1|counter[3]  ; DivBy11:L1|counter[0]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.041      ; 0.436      ;
; 0.312  ; DivBy11:L1|counter[0]  ; DivBy11:L1|counter[3]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.041      ; 0.437      ;
; 0.327  ; DivBy11:L1|counter[2]  ; DivBy11:L1|counter[1]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.041      ; 0.452      ;
; 0.329  ; DivBy11:L1|counter[3]  ; DivBy11:L1|counter[1]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.041      ; 0.454      ;
; 0.332  ; DivBy11:L1|counter[0]  ; DivBy11:L1|rxf          ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.041      ; 0.457      ;
; 0.378  ; DivBy11:L1|counter[2]  ; DivBy11:L1|counter[3]   ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.041      ; 0.503      ;
; 0.399  ; DivBy11:L1|counter[2]  ; DivBy11:L1|rxf          ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; 0.041      ; 0.524      ;
; 1.682  ; shiftregister:L2|sr[9] ; shiftregister:L2|sr[10] ; FSM:L0|rxck  ; FSM:L0|rxck ; 0.000        ; -1.362     ; 0.404      ;
+--------+------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'FSM:L0|CS.s3'                                                                                  ;
+-------+------------------------+--------------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node              ; To Node            ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+--------------------+--------------+--------------+--------------+------------+------------+
; 0.006 ; shiftregister:L2|sr[3] ; DataLatch:L3|OQ[1] ; FSM:L0|rxck  ; FSM:L0|CS.s3 ; 0.000        ; 0.282      ; 0.392      ;
; 0.006 ; shiftregister:L2|sr[5] ; DataLatch:L3|OQ[3] ; FSM:L0|rxck  ; FSM:L0|CS.s3 ; 0.000        ; 0.282      ; 0.392      ;
; 0.006 ; shiftregister:L2|sr[8] ; DataLatch:L3|OQ[6] ; FSM:L0|rxck  ; FSM:L0|CS.s3 ; 0.000        ; 0.282      ; 0.392      ;
; 0.008 ; shiftregister:L2|sr[7] ; DataLatch:L3|OQ[5] ; FSM:L0|rxck  ; FSM:L0|CS.s3 ; 0.000        ; 0.282      ; 0.394      ;
; 0.009 ; shiftregister:L2|sr[2] ; DataLatch:L3|OQ[0] ; FSM:L0|rxck  ; FSM:L0|CS.s3 ; 0.000        ; 0.282      ; 0.395      ;
; 0.032 ; shiftregister:L2|sr[6] ; DataLatch:L3|OQ[4] ; FSM:L0|rxck  ; FSM:L0|CS.s3 ; 0.000        ; 0.282      ; 0.418      ;
; 0.033 ; shiftregister:L2|sr[4] ; DataLatch:L3|OQ[2] ; FSM:L0|rxck  ; FSM:L0|CS.s3 ; 0.000        ; 0.282      ; 0.419      ;
; 0.042 ; shiftregister:L2|sr[9] ; DataLatch:L3|OQ[7] ; FSM:L0|rxck  ; FSM:L0|CS.s3 ; 0.000        ; 0.282      ; 0.428      ;
+-------+------------------------+--------------------+--------------+--------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'FSM:L0|CS.s1'                                                                      ;
+-------+--------------+------------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node    ; To Node          ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+------------------+--------------+--------------+--------------+------------+------------+
; 1.498 ; FSM:L0|CS.s5 ; FSM:L0|dataReady ; clk          ; FSM:L0|CS.s1 ; 0.000        ; -1.242     ; 0.276      ;
+-------+--------------+------------------+--------------+--------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'FSM:L0|rxck'                                                                          ;
+--------+--------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -1.228 ; FSM:L0|CS.s4 ; shiftregister:L2|sr[10] ; clk          ; FSM:L0|rxck ; 1.000        ; -1.173     ; 1.032      ;
; -1.228 ; FSM:L0|CS.s4 ; shiftregister:L2|sr[1]  ; clk          ; FSM:L0|rxck ; 1.000        ; -1.173     ; 1.032      ;
; -1.228 ; FSM:L0|CS.s4 ; shiftregister:L2|sr[0]  ; clk          ; FSM:L0|rxck ; 1.000        ; -1.173     ; 1.032      ;
; -1.197 ; FSM:L0|CS.s2 ; shiftregister:L2|sr[10] ; clk          ; FSM:L0|rxck ; 1.000        ; -1.173     ; 1.001      ;
; -1.197 ; FSM:L0|CS.s2 ; shiftregister:L2|sr[1]  ; clk          ; FSM:L0|rxck ; 1.000        ; -1.173     ; 1.001      ;
; -1.197 ; FSM:L0|CS.s2 ; shiftregister:L2|sr[0]  ; clk          ; FSM:L0|rxck ; 1.000        ; -1.173     ; 1.001      ;
; -1.142 ; FSM:L0|CS.s4 ; DivBy11:L1|counter[2]   ; clk          ; FSM:L0|rxck ; 1.000        ; 0.217      ; 2.336      ;
; -1.142 ; FSM:L0|CS.s4 ; DivBy11:L1|counter[0]   ; clk          ; FSM:L0|rxck ; 1.000        ; 0.217      ; 2.336      ;
; -1.142 ; FSM:L0|CS.s4 ; DivBy11:L1|counter[1]   ; clk          ; FSM:L0|rxck ; 1.000        ; 0.217      ; 2.336      ;
; -1.142 ; FSM:L0|CS.s4 ; DivBy11:L1|counter[3]   ; clk          ; FSM:L0|rxck ; 1.000        ; 0.217      ; 2.336      ;
; -1.142 ; FSM:L0|CS.s4 ; DivBy11:L1|rxf          ; clk          ; FSM:L0|rxck ; 1.000        ; 0.217      ; 2.336      ;
; -1.100 ; FSM:L0|CS.s2 ; DivBy11:L1|counter[2]   ; clk          ; FSM:L0|rxck ; 1.000        ; 0.217      ; 2.294      ;
; -1.100 ; FSM:L0|CS.s2 ; DivBy11:L1|counter[0]   ; clk          ; FSM:L0|rxck ; 1.000        ; 0.217      ; 2.294      ;
; -1.100 ; FSM:L0|CS.s2 ; DivBy11:L1|counter[1]   ; clk          ; FSM:L0|rxck ; 1.000        ; 0.217      ; 2.294      ;
; -1.100 ; FSM:L0|CS.s2 ; DivBy11:L1|counter[3]   ; clk          ; FSM:L0|rxck ; 1.000        ; 0.217      ; 2.294      ;
; -1.100 ; FSM:L0|CS.s2 ; DivBy11:L1|rxf          ; clk          ; FSM:L0|rxck ; 1.000        ; 0.217      ; 2.294      ;
; -1.093 ; FSM:L0|CS.s4 ; shiftregister:L2|sr[2]  ; clk          ; FSM:L0|rxck ; 1.000        ; 0.219      ; 2.289      ;
; -1.093 ; FSM:L0|CS.s4 ; shiftregister:L2|sr[3]  ; clk          ; FSM:L0|rxck ; 1.000        ; 0.219      ; 2.289      ;
; -1.093 ; FSM:L0|CS.s4 ; shiftregister:L2|sr[4]  ; clk          ; FSM:L0|rxck ; 1.000        ; 0.219      ; 2.289      ;
; -1.093 ; FSM:L0|CS.s4 ; shiftregister:L2|sr[5]  ; clk          ; FSM:L0|rxck ; 1.000        ; 0.219      ; 2.289      ;
; -1.093 ; FSM:L0|CS.s4 ; shiftregister:L2|sr[6]  ; clk          ; FSM:L0|rxck ; 1.000        ; 0.219      ; 2.289      ;
; -1.093 ; FSM:L0|CS.s4 ; shiftregister:L2|sr[7]  ; clk          ; FSM:L0|rxck ; 1.000        ; 0.219      ; 2.289      ;
; -1.093 ; FSM:L0|CS.s4 ; shiftregister:L2|sr[8]  ; clk          ; FSM:L0|rxck ; 1.000        ; 0.219      ; 2.289      ;
; -1.093 ; FSM:L0|CS.s4 ; shiftregister:L2|sr[9]  ; clk          ; FSM:L0|rxck ; 1.000        ; 0.219      ; 2.289      ;
; -1.051 ; FSM:L0|CS.s2 ; shiftregister:L2|sr[2]  ; clk          ; FSM:L0|rxck ; 1.000        ; 0.219      ; 2.247      ;
; -1.051 ; FSM:L0|CS.s2 ; shiftregister:L2|sr[3]  ; clk          ; FSM:L0|rxck ; 1.000        ; 0.219      ; 2.247      ;
; -1.051 ; FSM:L0|CS.s2 ; shiftregister:L2|sr[4]  ; clk          ; FSM:L0|rxck ; 1.000        ; 0.219      ; 2.247      ;
; -1.051 ; FSM:L0|CS.s2 ; shiftregister:L2|sr[5]  ; clk          ; FSM:L0|rxck ; 1.000        ; 0.219      ; 2.247      ;
; -1.051 ; FSM:L0|CS.s2 ; shiftregister:L2|sr[6]  ; clk          ; FSM:L0|rxck ; 1.000        ; 0.219      ; 2.247      ;
; -1.051 ; FSM:L0|CS.s2 ; shiftregister:L2|sr[7]  ; clk          ; FSM:L0|rxck ; 1.000        ; 0.219      ; 2.247      ;
; -1.051 ; FSM:L0|CS.s2 ; shiftregister:L2|sr[8]  ; clk          ; FSM:L0|rxck ; 1.000        ; 0.219      ; 2.247      ;
; -1.051 ; FSM:L0|CS.s2 ; shiftregister:L2|sr[9]  ; clk          ; FSM:L0|rxck ; 1.000        ; 0.219      ; 2.247      ;
; 0.009  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[10] ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.500        ; 0.465      ; 1.058      ;
; 0.009  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[1]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.500        ; 0.465      ; 1.058      ;
; 0.009  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[0]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.500        ; 0.465      ; 1.058      ;
; 0.154  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[10] ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.500        ; 0.465      ; 0.903      ;
; 0.154  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[1]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.500        ; 0.465      ; 0.903      ;
; 0.154  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[0]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.500        ; 0.465      ; 0.903      ;
; 0.271  ; FSM:L0|CS.s1 ; DivBy11:L1|counter[2]   ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.500        ; 1.855      ; 2.186      ;
; 0.271  ; FSM:L0|CS.s1 ; DivBy11:L1|counter[0]   ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.500        ; 1.855      ; 2.186      ;
; 0.271  ; FSM:L0|CS.s1 ; DivBy11:L1|counter[1]   ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.500        ; 1.855      ; 2.186      ;
; 0.271  ; FSM:L0|CS.s1 ; DivBy11:L1|counter[3]   ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.500        ; 1.855      ; 2.186      ;
; 0.271  ; FSM:L0|CS.s1 ; DivBy11:L1|rxf          ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.500        ; 1.855      ; 2.186      ;
; 0.302  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[2]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.500        ; 1.857      ; 2.157      ;
; 0.302  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[3]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.500        ; 1.857      ; 2.157      ;
; 0.302  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[4]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.500        ; 1.857      ; 2.157      ;
; 0.302  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[5]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.500        ; 1.857      ; 2.157      ;
; 0.302  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[6]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.500        ; 1.857      ; 2.157      ;
; 0.302  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[7]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.500        ; 1.857      ; 2.157      ;
; 0.302  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[8]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.500        ; 1.857      ; 2.157      ;
; 0.302  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[9]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.500        ; 1.857      ; 2.157      ;
; 0.416  ; FSM:L0|CS.s3 ; DivBy11:L1|counter[2]   ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.500        ; 1.855      ; 2.031      ;
; 0.416  ; FSM:L0|CS.s3 ; DivBy11:L1|counter[0]   ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.500        ; 1.855      ; 2.031      ;
; 0.416  ; FSM:L0|CS.s3 ; DivBy11:L1|counter[1]   ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.500        ; 1.855      ; 2.031      ;
; 0.416  ; FSM:L0|CS.s3 ; DivBy11:L1|counter[3]   ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.500        ; 1.855      ; 2.031      ;
; 0.416  ; FSM:L0|CS.s3 ; DivBy11:L1|rxf          ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.500        ; 1.855      ; 2.031      ;
; 0.447  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[2]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.500        ; 1.857      ; 2.002      ;
; 0.447  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[3]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.500        ; 1.857      ; 2.002      ;
; 0.447  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[4]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.500        ; 1.857      ; 2.002      ;
; 0.447  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[5]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.500        ; 1.857      ; 2.002      ;
; 0.447  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[6]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.500        ; 1.857      ; 2.002      ;
; 0.447  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[7]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.500        ; 1.857      ; 2.002      ;
; 0.447  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[8]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.500        ; 1.857      ; 2.002      ;
; 0.447  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[9]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.500        ; 1.857      ; 2.002      ;
; 0.512  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[10] ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 1.000        ; 0.465      ; 1.055      ;
; 0.512  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[1]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 1.000        ; 0.465      ; 1.055      ;
; 0.512  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[0]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 1.000        ; 0.465      ; 1.055      ;
; 0.598  ; FSM:L0|CS.s1 ; DivBy11:L1|counter[2]   ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 1.000        ; 1.855      ; 2.359      ;
; 0.598  ; FSM:L0|CS.s1 ; DivBy11:L1|counter[0]   ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 1.000        ; 1.855      ; 2.359      ;
; 0.598  ; FSM:L0|CS.s1 ; DivBy11:L1|counter[1]   ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 1.000        ; 1.855      ; 2.359      ;
; 0.598  ; FSM:L0|CS.s1 ; DivBy11:L1|counter[3]   ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 1.000        ; 1.855      ; 2.359      ;
; 0.598  ; FSM:L0|CS.s1 ; DivBy11:L1|rxf          ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 1.000        ; 1.855      ; 2.359      ;
; 0.647  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[2]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 1.000        ; 1.857      ; 2.312      ;
; 0.647  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[3]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 1.000        ; 1.857      ; 2.312      ;
; 0.647  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[4]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 1.000        ; 1.857      ; 2.312      ;
; 0.647  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[5]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 1.000        ; 1.857      ; 2.312      ;
; 0.647  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[6]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 1.000        ; 1.857      ; 2.312      ;
; 0.647  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[7]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 1.000        ; 1.857      ; 2.312      ;
; 0.647  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[8]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 1.000        ; 1.857      ; 2.312      ;
; 0.647  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[9]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 1.000        ; 1.857      ; 2.312      ;
; 0.670  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[10] ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 1.000        ; 0.465      ; 0.887      ;
; 0.670  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[1]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 1.000        ; 0.465      ; 0.887      ;
; 0.670  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[0]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 1.000        ; 0.465      ; 0.887      ;
; 0.756  ; FSM:L0|CS.s3 ; DivBy11:L1|counter[2]   ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 1.000        ; 1.855      ; 2.191      ;
; 0.756  ; FSM:L0|CS.s3 ; DivBy11:L1|counter[0]   ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 1.000        ; 1.855      ; 2.191      ;
; 0.756  ; FSM:L0|CS.s3 ; DivBy11:L1|counter[1]   ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 1.000        ; 1.855      ; 2.191      ;
; 0.756  ; FSM:L0|CS.s3 ; DivBy11:L1|counter[3]   ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 1.000        ; 1.855      ; 2.191      ;
; 0.756  ; FSM:L0|CS.s3 ; DivBy11:L1|rxf          ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 1.000        ; 1.855      ; 2.191      ;
; 0.805  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[2]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 1.000        ; 1.857      ; 2.144      ;
; 0.805  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[3]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 1.000        ; 1.857      ; 2.144      ;
; 0.805  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[4]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 1.000        ; 1.857      ; 2.144      ;
; 0.805  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[5]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 1.000        ; 1.857      ; 2.144      ;
; 0.805  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[6]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 1.000        ; 1.857      ; 2.144      ;
; 0.805  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[7]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 1.000        ; 1.857      ; 2.144      ;
; 0.805  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[8]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 1.000        ; 1.857      ; 2.144      ;
; 0.805  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[9]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 1.000        ; 1.857      ; 2.144      ;
+--------+--------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                              ;
+--------+----------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+-------------------+--------------+-------------+--------------+------------+------------+
; -0.747 ; DivBy11:L1|rxf ; FSM:L0|counter[0] ; FSM:L0|rxck  ; clk         ; 1.000        ; -0.364     ; 1.360      ;
; -0.747 ; DivBy11:L1|rxf ; FSM:L0|counter[1] ; FSM:L0|rxck  ; clk         ; 1.000        ; -0.364     ; 1.360      ;
; -0.747 ; DivBy11:L1|rxf ; FSM:L0|rxck       ; FSM:L0|rxck  ; clk         ; 1.000        ; -0.364     ; 1.360      ;
; -0.154 ; FSM:L0|CS.s2   ; FSM:L0|counter[0] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.101      ;
; -0.154 ; FSM:L0|CS.s2   ; FSM:L0|counter[1] ; clk          ; clk         ; 1.000        ; -0.040     ; 1.101      ;
; -0.154 ; FSM:L0|CS.s2   ; FSM:L0|rxck       ; clk          ; clk         ; 1.000        ; -0.040     ; 1.101      ;
; 0.324  ; FSM:L0|CS.s1   ; FSM:L0|counter[0] ; FSM:L0|CS.s1 ; clk         ; 0.500        ; 1.578      ; 1.846      ;
; 0.324  ; FSM:L0|CS.s1   ; FSM:L0|counter[1] ; FSM:L0|CS.s1 ; clk         ; 0.500        ; 1.578      ; 1.846      ;
; 0.324  ; FSM:L0|CS.s1   ; FSM:L0|rxck       ; FSM:L0|CS.s1 ; clk         ; 0.500        ; 1.578      ; 1.846      ;
; 0.919  ; FSM:L0|CS.s1   ; FSM:L0|counter[0] ; FSM:L0|CS.s1 ; clk         ; 1.000        ; 1.578      ; 1.751      ;
; 0.919  ; FSM:L0|CS.s1   ; FSM:L0|counter[1] ; FSM:L0|CS.s1 ; clk         ; 1.000        ; 1.578      ; 1.751      ;
; 0.919  ; FSM:L0|CS.s1   ; FSM:L0|rxck       ; FSM:L0|CS.s1 ; clk         ; 1.000        ; 1.578      ; 1.751      ;
+--------+----------------+-------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'FSM:L0|CS.s3'                                                                   ;
+-------+-------------+--------------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node   ; To Node            ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+--------------------+--------------+--------------+--------------+------------+------------+
; 0.577 ; FSM:L0|dlEn ; DataLatch:L3|OQ[0] ; clk          ; FSM:L0|CS.s3 ; 1.000        ; 0.404      ; 0.804      ;
; 0.577 ; FSM:L0|dlEn ; DataLatch:L3|OQ[1] ; clk          ; FSM:L0|CS.s3 ; 1.000        ; 0.404      ; 0.804      ;
; 0.577 ; FSM:L0|dlEn ; DataLatch:L3|OQ[2] ; clk          ; FSM:L0|CS.s3 ; 1.000        ; 0.404      ; 0.804      ;
; 0.577 ; FSM:L0|dlEn ; DataLatch:L3|OQ[3] ; clk          ; FSM:L0|CS.s3 ; 1.000        ; 0.404      ; 0.804      ;
; 0.577 ; FSM:L0|dlEn ; DataLatch:L3|OQ[4] ; clk          ; FSM:L0|CS.s3 ; 1.000        ; 0.404      ; 0.804      ;
; 0.577 ; FSM:L0|dlEn ; DataLatch:L3|OQ[5] ; clk          ; FSM:L0|CS.s3 ; 1.000        ; 0.404      ; 0.804      ;
; 0.577 ; FSM:L0|dlEn ; DataLatch:L3|OQ[6] ; clk          ; FSM:L0|CS.s3 ; 1.000        ; 0.404      ; 0.804      ;
; 0.577 ; FSM:L0|dlEn ; DataLatch:L3|OQ[7] ; clk          ; FSM:L0|CS.s3 ; 1.000        ; 0.404      ; 0.804      ;
+-------+-------------+--------------------+--------------+--------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                               ;
+--------+----------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+-------------------+--------------+-------------+--------------+------------+------------+
; -0.179 ; FSM:L0|CS.s1   ; FSM:L0|counter[0] ; FSM:L0|CS.s1 ; clk         ; 0.000        ; 1.639      ; 1.669      ;
; -0.179 ; FSM:L0|CS.s1   ; FSM:L0|counter[1] ; FSM:L0|CS.s1 ; clk         ; 0.000        ; 1.639      ; 1.669      ;
; -0.179 ; FSM:L0|CS.s1   ; FSM:L0|rxck       ; FSM:L0|CS.s1 ; clk         ; 0.000        ; 1.639      ; 1.669      ;
; 0.413  ; FSM:L0|CS.s1   ; FSM:L0|counter[0] ; FSM:L0|CS.s1 ; clk         ; -0.500       ; 1.639      ; 1.761      ;
; 0.413  ; FSM:L0|CS.s1   ; FSM:L0|counter[1] ; FSM:L0|CS.s1 ; clk         ; -0.500       ; 1.639      ; 1.761      ;
; 0.413  ; FSM:L0|CS.s1   ; FSM:L0|rxck       ; FSM:L0|CS.s1 ; clk         ; -0.500       ; 1.639      ; 1.761      ;
; 0.908  ; FSM:L0|CS.s2   ; FSM:L0|counter[0] ; clk          ; clk         ; 0.000        ; 0.042      ; 1.034      ;
; 0.908  ; FSM:L0|CS.s2   ; FSM:L0|counter[1] ; clk          ; clk         ; 0.000        ; 0.042      ; 1.034      ;
; 0.908  ; FSM:L0|CS.s2   ; FSM:L0|rxck       ; clk          ; clk         ; 0.000        ; 0.042      ; 1.034      ;
; 1.341  ; DivBy11:L1|rxf ; FSM:L0|counter[0] ; FSM:L0|rxck  ; clk         ; 0.000        ; -0.216     ; 1.239      ;
; 1.341  ; DivBy11:L1|rxf ; FSM:L0|counter[1] ; FSM:L0|rxck  ; clk         ; 0.000        ; -0.216     ; 1.239      ;
; 1.341  ; DivBy11:L1|rxf ; FSM:L0|rxck       ; FSM:L0|rxck  ; clk         ; 0.000        ; -0.216     ; 1.239      ;
+--------+----------------+-------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'FSM:L0|rxck'                                                                           ;
+--------+--------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -0.100 ; FSM:L0|CS.s3 ; shiftregister:L2|sr[2]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.000        ; 1.944      ; 2.053      ;
; -0.100 ; FSM:L0|CS.s3 ; shiftregister:L2|sr[3]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.000        ; 1.944      ; 2.053      ;
; -0.100 ; FSM:L0|CS.s3 ; shiftregister:L2|sr[4]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.000        ; 1.944      ; 2.053      ;
; -0.100 ; FSM:L0|CS.s3 ; shiftregister:L2|sr[5]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.000        ; 1.944      ; 2.053      ;
; -0.100 ; FSM:L0|CS.s3 ; shiftregister:L2|sr[6]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.000        ; 1.944      ; 2.053      ;
; -0.100 ; FSM:L0|CS.s3 ; shiftregister:L2|sr[7]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.000        ; 1.944      ; 2.053      ;
; -0.100 ; FSM:L0|CS.s3 ; shiftregister:L2|sr[8]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.000        ; 1.944      ; 2.053      ;
; -0.100 ; FSM:L0|CS.s3 ; shiftregister:L2|sr[9]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.000        ; 1.944      ; 2.053      ;
; -0.053 ; FSM:L0|CS.s3 ; DivBy11:L1|counter[2]   ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.000        ; 1.942      ; 2.098      ;
; -0.053 ; FSM:L0|CS.s3 ; DivBy11:L1|counter[0]   ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.000        ; 1.942      ; 2.098      ;
; -0.053 ; FSM:L0|CS.s3 ; DivBy11:L1|counter[1]   ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.000        ; 1.942      ; 2.098      ;
; -0.053 ; FSM:L0|CS.s3 ; DivBy11:L1|counter[3]   ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.000        ; 1.942      ; 2.098      ;
; -0.053 ; FSM:L0|CS.s3 ; DivBy11:L1|rxf          ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.000        ; 1.942      ; 2.098      ;
; 0.071  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[2]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.000        ; 1.944      ; 2.214      ;
; 0.071  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[3]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.000        ; 1.944      ; 2.214      ;
; 0.071  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[4]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.000        ; 1.944      ; 2.214      ;
; 0.071  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[5]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.000        ; 1.944      ; 2.214      ;
; 0.071  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[6]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.000        ; 1.944      ; 2.214      ;
; 0.071  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[7]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.000        ; 1.944      ; 2.214      ;
; 0.071  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[8]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.000        ; 1.944      ; 2.214      ;
; 0.071  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[9]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.000        ; 1.944      ; 2.214      ;
; 0.118  ; FSM:L0|CS.s1 ; DivBy11:L1|counter[2]   ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.000        ; 1.942      ; 2.259      ;
; 0.118  ; FSM:L0|CS.s1 ; DivBy11:L1|counter[0]   ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.000        ; 1.942      ; 2.259      ;
; 0.118  ; FSM:L0|CS.s1 ; DivBy11:L1|counter[1]   ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.000        ; 1.942      ; 2.259      ;
; 0.118  ; FSM:L0|CS.s1 ; DivBy11:L1|counter[3]   ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.000        ; 1.942      ; 2.259      ;
; 0.118  ; FSM:L0|CS.s1 ; DivBy11:L1|rxf          ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.000        ; 1.942      ; 2.259      ;
; 0.141  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[10] ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.000        ; 0.495      ; 0.845      ;
; 0.141  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[1]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.000        ; 0.495      ; 0.845      ;
; 0.141  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[0]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; 0.000        ; 0.495      ; 0.845      ;
; 0.268  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[2]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; -0.500       ; 1.944      ; 1.921      ;
; 0.268  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[3]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; -0.500       ; 1.944      ; 1.921      ;
; 0.268  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[4]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; -0.500       ; 1.944      ; 1.921      ;
; 0.268  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[5]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; -0.500       ; 1.944      ; 1.921      ;
; 0.268  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[6]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; -0.500       ; 1.944      ; 1.921      ;
; 0.268  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[7]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; -0.500       ; 1.944      ; 1.921      ;
; 0.268  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[8]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; -0.500       ; 1.944      ; 1.921      ;
; 0.268  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[9]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; -0.500       ; 1.944      ; 1.921      ;
; 0.299  ; FSM:L0|CS.s3 ; DivBy11:L1|counter[2]   ; FSM:L0|CS.s3 ; FSM:L0|rxck ; -0.500       ; 1.942      ; 1.950      ;
; 0.299  ; FSM:L0|CS.s3 ; DivBy11:L1|counter[0]   ; FSM:L0|CS.s3 ; FSM:L0|rxck ; -0.500       ; 1.942      ; 1.950      ;
; 0.299  ; FSM:L0|CS.s3 ; DivBy11:L1|counter[1]   ; FSM:L0|CS.s3 ; FSM:L0|rxck ; -0.500       ; 1.942      ; 1.950      ;
; 0.299  ; FSM:L0|CS.s3 ; DivBy11:L1|counter[3]   ; FSM:L0|CS.s3 ; FSM:L0|rxck ; -0.500       ; 1.942      ; 1.950      ;
; 0.299  ; FSM:L0|CS.s3 ; DivBy11:L1|rxf          ; FSM:L0|CS.s3 ; FSM:L0|rxck ; -0.500       ; 1.942      ; 1.950      ;
; 0.312  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[10] ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.000        ; 0.495      ; 1.006      ;
; 0.312  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[1]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.000        ; 0.495      ; 1.006      ;
; 0.312  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[0]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; 0.000        ; 0.495      ; 1.006      ;
; 0.426  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[2]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; -0.500       ; 1.944      ; 2.069      ;
; 0.426  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[3]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; -0.500       ; 1.944      ; 2.069      ;
; 0.426  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[4]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; -0.500       ; 1.944      ; 2.069      ;
; 0.426  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[5]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; -0.500       ; 1.944      ; 2.069      ;
; 0.426  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[6]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; -0.500       ; 1.944      ; 2.069      ;
; 0.426  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[7]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; -0.500       ; 1.944      ; 2.069      ;
; 0.426  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[8]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; -0.500       ; 1.944      ; 2.069      ;
; 0.426  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[9]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; -0.500       ; 1.944      ; 2.069      ;
; 0.457  ; FSM:L0|CS.s1 ; DivBy11:L1|counter[2]   ; FSM:L0|CS.s1 ; FSM:L0|rxck ; -0.500       ; 1.942      ; 2.098      ;
; 0.457  ; FSM:L0|CS.s1 ; DivBy11:L1|counter[0]   ; FSM:L0|CS.s1 ; FSM:L0|rxck ; -0.500       ; 1.942      ; 2.098      ;
; 0.457  ; FSM:L0|CS.s1 ; DivBy11:L1|counter[1]   ; FSM:L0|CS.s1 ; FSM:L0|rxck ; -0.500       ; 1.942      ; 2.098      ;
; 0.457  ; FSM:L0|CS.s1 ; DivBy11:L1|counter[3]   ; FSM:L0|CS.s1 ; FSM:L0|rxck ; -0.500       ; 1.942      ; 2.098      ;
; 0.457  ; FSM:L0|CS.s1 ; DivBy11:L1|rxf          ; FSM:L0|CS.s1 ; FSM:L0|rxck ; -0.500       ; 1.942      ; 2.098      ;
; 0.662  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[10] ; FSM:L0|CS.s3 ; FSM:L0|rxck ; -0.500       ; 0.495      ; 0.866      ;
; 0.662  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[1]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; -0.500       ; 0.495      ; 0.866      ;
; 0.662  ; FSM:L0|CS.s3 ; shiftregister:L2|sr[0]  ; FSM:L0|CS.s3 ; FSM:L0|rxck ; -0.500       ; 0.495      ; 0.866      ;
; 0.820  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[10] ; FSM:L0|CS.s1 ; FSM:L0|rxck ; -0.500       ; 0.495      ; 1.014      ;
; 0.820  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[1]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; -0.500       ; 0.495      ; 1.014      ;
; 0.820  ; FSM:L0|CS.s1 ; shiftregister:L2|sr[0]  ; FSM:L0|CS.s1 ; FSM:L0|rxck ; -0.500       ; 0.495      ; 1.014      ;
; 1.451  ; FSM:L0|CS.s4 ; shiftregister:L2|sr[2]  ; clk          ; FSM:L0|rxck ; 0.000        ; 0.367      ; 1.932      ;
; 1.451  ; FSM:L0|CS.s4 ; shiftregister:L2|sr[3]  ; clk          ; FSM:L0|rxck ; 0.000        ; 0.367      ; 1.932      ;
; 1.451  ; FSM:L0|CS.s4 ; shiftregister:L2|sr[4]  ; clk          ; FSM:L0|rxck ; 0.000        ; 0.367      ; 1.932      ;
; 1.451  ; FSM:L0|CS.s4 ; shiftregister:L2|sr[5]  ; clk          ; FSM:L0|rxck ; 0.000        ; 0.367      ; 1.932      ;
; 1.451  ; FSM:L0|CS.s4 ; shiftregister:L2|sr[6]  ; clk          ; FSM:L0|rxck ; 0.000        ; 0.367      ; 1.932      ;
; 1.451  ; FSM:L0|CS.s4 ; shiftregister:L2|sr[7]  ; clk          ; FSM:L0|rxck ; 0.000        ; 0.367      ; 1.932      ;
; 1.451  ; FSM:L0|CS.s4 ; shiftregister:L2|sr[8]  ; clk          ; FSM:L0|rxck ; 0.000        ; 0.367      ; 1.932      ;
; 1.451  ; FSM:L0|CS.s4 ; shiftregister:L2|sr[9]  ; clk          ; FSM:L0|rxck ; 0.000        ; 0.367      ; 1.932      ;
; 1.482  ; FSM:L0|CS.s4 ; DivBy11:L1|counter[2]   ; clk          ; FSM:L0|rxck ; 0.000        ; 0.365      ; 1.961      ;
; 1.482  ; FSM:L0|CS.s4 ; DivBy11:L1|counter[0]   ; clk          ; FSM:L0|rxck ; 0.000        ; 0.365      ; 1.961      ;
; 1.482  ; FSM:L0|CS.s4 ; DivBy11:L1|counter[1]   ; clk          ; FSM:L0|rxck ; 0.000        ; 0.365      ; 1.961      ;
; 1.482  ; FSM:L0|CS.s4 ; DivBy11:L1|counter[3]   ; clk          ; FSM:L0|rxck ; 0.000        ; 0.365      ; 1.961      ;
; 1.482  ; FSM:L0|CS.s4 ; DivBy11:L1|rxf          ; clk          ; FSM:L0|rxck ; 0.000        ; 0.365      ; 1.961      ;
; 1.534  ; FSM:L0|CS.s2 ; shiftregister:L2|sr[2]  ; clk          ; FSM:L0|rxck ; 0.000        ; 0.367      ; 2.015      ;
; 1.534  ; FSM:L0|CS.s2 ; shiftregister:L2|sr[3]  ; clk          ; FSM:L0|rxck ; 0.000        ; 0.367      ; 2.015      ;
; 1.534  ; FSM:L0|CS.s2 ; shiftregister:L2|sr[4]  ; clk          ; FSM:L0|rxck ; 0.000        ; 0.367      ; 2.015      ;
; 1.534  ; FSM:L0|CS.s2 ; shiftregister:L2|sr[5]  ; clk          ; FSM:L0|rxck ; 0.000        ; 0.367      ; 2.015      ;
; 1.534  ; FSM:L0|CS.s2 ; shiftregister:L2|sr[6]  ; clk          ; FSM:L0|rxck ; 0.000        ; 0.367      ; 2.015      ;
; 1.534  ; FSM:L0|CS.s2 ; shiftregister:L2|sr[7]  ; clk          ; FSM:L0|rxck ; 0.000        ; 0.367      ; 2.015      ;
; 1.534  ; FSM:L0|CS.s2 ; shiftregister:L2|sr[8]  ; clk          ; FSM:L0|rxck ; 0.000        ; 0.367      ; 2.015      ;
; 1.534  ; FSM:L0|CS.s2 ; shiftregister:L2|sr[9]  ; clk          ; FSM:L0|rxck ; 0.000        ; 0.367      ; 2.015      ;
; 1.565  ; FSM:L0|CS.s2 ; DivBy11:L1|counter[2]   ; clk          ; FSM:L0|rxck ; 0.000        ; 0.365      ; 2.044      ;
; 1.565  ; FSM:L0|CS.s2 ; DivBy11:L1|counter[0]   ; clk          ; FSM:L0|rxck ; 0.000        ; 0.365      ; 2.044      ;
; 1.565  ; FSM:L0|CS.s2 ; DivBy11:L1|counter[1]   ; clk          ; FSM:L0|rxck ; 0.000        ; 0.365      ; 2.044      ;
; 1.565  ; FSM:L0|CS.s2 ; DivBy11:L1|counter[3]   ; clk          ; FSM:L0|rxck ; 0.000        ; 0.365      ; 2.044      ;
; 1.565  ; FSM:L0|CS.s2 ; DivBy11:L1|rxf          ; clk          ; FSM:L0|rxck ; 0.000        ; 0.365      ; 2.044      ;
; 1.845  ; FSM:L0|CS.s4 ; shiftregister:L2|sr[10] ; clk          ; FSM:L0|rxck ; 0.000        ; -1.082     ; 0.877      ;
; 1.845  ; FSM:L0|CS.s4 ; shiftregister:L2|sr[1]  ; clk          ; FSM:L0|rxck ; 0.000        ; -1.082     ; 0.877      ;
; 1.845  ; FSM:L0|CS.s4 ; shiftregister:L2|sr[0]  ; clk          ; FSM:L0|rxck ; 0.000        ; -1.082     ; 0.877      ;
; 1.913  ; FSM:L0|CS.s2 ; shiftregister:L2|sr[10] ; clk          ; FSM:L0|rxck ; 0.000        ; -1.082     ; 0.945      ;
; 1.913  ; FSM:L0|CS.s2 ; shiftregister:L2|sr[1]  ; clk          ; FSM:L0|rxck ; 0.000        ; -1.082     ; 0.945      ;
; 1.913  ; FSM:L0|CS.s2 ; shiftregister:L2|sr[0]  ; clk          ; FSM:L0|rxck ; 0.000        ; -1.082     ; 0.945      ;
+--------+--------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'FSM:L0|CS.s3'                                                                    ;
+-------+-------------+--------------------+--------------+--------------+--------------+------------+------------+
; Slack ; From Node   ; To Node            ; Launch Clock ; Latch Clock  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+--------------------+--------------+--------------+--------------+------------+------------+
; 0.012 ; FSM:L0|dlEn ; DataLatch:L3|OQ[0] ; clk          ; FSM:L0|CS.s3 ; 0.000        ; 0.562      ; 0.688      ;
; 0.012 ; FSM:L0|dlEn ; DataLatch:L3|OQ[1] ; clk          ; FSM:L0|CS.s3 ; 0.000        ; 0.562      ; 0.688      ;
; 0.012 ; FSM:L0|dlEn ; DataLatch:L3|OQ[2] ; clk          ; FSM:L0|CS.s3 ; 0.000        ; 0.562      ; 0.688      ;
; 0.012 ; FSM:L0|dlEn ; DataLatch:L3|OQ[3] ; clk          ; FSM:L0|CS.s3 ; 0.000        ; 0.562      ; 0.688      ;
; 0.012 ; FSM:L0|dlEn ; DataLatch:L3|OQ[4] ; clk          ; FSM:L0|CS.s3 ; 0.000        ; 0.562      ; 0.688      ;
; 0.012 ; FSM:L0|dlEn ; DataLatch:L3|OQ[5] ; clk          ; FSM:L0|CS.s3 ; 0.000        ; 0.562      ; 0.688      ;
; 0.012 ; FSM:L0|dlEn ; DataLatch:L3|OQ[6] ; clk          ; FSM:L0|CS.s3 ; 0.000        ; 0.562      ; 0.688      ;
; 0.012 ; FSM:L0|dlEn ; DataLatch:L3|OQ[7] ; clk          ; FSM:L0|CS.s3 ; 0.000        ; 0.562      ; 0.688      ;
+-------+-------------+--------------------+--------------+--------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FSM:L0|CS.s1              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FSM:L0|CS.s2              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FSM:L0|CS.s3              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FSM:L0|CS.s4              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FSM:L0|CS.s5              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FSM:L0|counter[0]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FSM:L0|counter[1]         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FSM:L0|dlEn               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; FSM:L0|rxck               ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FSM:L0|CS.s1              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FSM:L0|CS.s2              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FSM:L0|CS.s3              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FSM:L0|CS.s4              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FSM:L0|CS.s5              ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FSM:L0|counter[0]         ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FSM:L0|counter[1]         ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FSM:L0|dlEn               ;
; -0.062 ; 0.122        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; FSM:L0|rxck               ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L0|CS.s1|clk              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L0|CS.s2|clk              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L0|CS.s3|clk              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L0|CS.s4|clk              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L0|CS.s5|clk              ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L0|counter[0]|clk         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L0|counter[1]|clk         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L0|dlEn|clk               ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; L0|rxck|clk               ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o               ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i               ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FSM:L0|CS.s1              ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FSM:L0|CS.s2              ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FSM:L0|CS.s3              ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FSM:L0|CS.s4              ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FSM:L0|CS.s5              ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FSM:L0|counter[0]         ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FSM:L0|counter[1]         ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FSM:L0|dlEn               ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; FSM:L0|rxck               ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o               ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; L0|CS.s1|clk              ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; L0|CS.s2|clk              ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; L0|CS.s3|clk              ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; L0|CS.s4|clk              ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; L0|CS.s5|clk              ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; L0|counter[0]|clk         ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; L0|counter[1]|clk         ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; L0|dlEn|clk               ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; L0|rxck|clk               ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'FSM:L0|rxck'                                                         ;
+--------+--------------+----------------+------------------+-------------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock       ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+-------------+------------+--------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FSM:L0|rxck ; Rise       ; DivBy11:L1|counter[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FSM:L0|rxck ; Rise       ; DivBy11:L1|counter[1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FSM:L0|rxck ; Rise       ; DivBy11:L1|counter[2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FSM:L0|rxck ; Rise       ; DivBy11:L1|counter[3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FSM:L0|rxck ; Rise       ; DivBy11:L1|rxf           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[9]   ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; DivBy11:L1|counter[0]    ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; DivBy11:L1|counter[1]    ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; DivBy11:L1|counter[2]    ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; DivBy11:L1|counter[3]    ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; DivBy11:L1|rxf           ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[2]   ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[3]   ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[4]   ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[5]   ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[6]   ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[7]   ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[8]   ;
; 0.215  ; 0.399        ; 0.184          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[9]   ;
; 0.283  ; 0.467        ; 0.184          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[0]   ;
; 0.283  ; 0.467        ; 0.184          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[10]  ;
; 0.283  ; 0.467        ; 0.184          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[1]   ;
; 0.313  ; 0.529        ; 0.216          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[0]   ;
; 0.313  ; 0.529        ; 0.216          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[10]  ;
; 0.313  ; 0.529        ; 0.216          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[1]   ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[2]   ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[3]   ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[4]   ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[5]   ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[6]   ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[7]   ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[8]   ;
; 0.378  ; 0.594        ; 0.216          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; shiftregister:L2|sr[9]   ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; DivBy11:L1|counter[0]    ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; DivBy11:L1|counter[1]    ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; DivBy11:L1|counter[2]    ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; DivBy11:L1|counter[3]    ;
; 0.379  ; 0.595        ; 0.216          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; DivBy11:L1|rxf           ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; L1|counter[0]|clk        ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; L1|counter[1]|clk        ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; L1|counter[2]|clk        ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; L1|counter[3]|clk        ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; L1|rxf|clk               ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; L2|sr[2]|clk             ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; L2|sr[3]|clk             ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; L2|sr[4]|clk             ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; L2|sr[5]|clk             ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; L2|sr[6]|clk             ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; L2|sr[7]|clk             ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; L2|sr[8]|clk             ;
; 0.395  ; 0.395        ; 0.000          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; L2|sr[9]|clk             ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; L0|rxck~clkctrl|inclk[0] ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; L0|rxck~clkctrl|outclk   ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; L2|sr[0]|clk             ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; L2|sr[10]|clk            ;
; 0.463  ; 0.463        ; 0.000          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; L2|sr[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; L0|rxck|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:L0|rxck ; Rise       ; L0|rxck|q                ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; L2|sr[0]|clk             ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; L2|sr[10]|clk            ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; L2|sr[1]|clk             ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; L0|rxck~clkctrl|inclk[0] ;
; 0.590  ; 0.590        ; 0.000          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; L0|rxck~clkctrl|outclk   ;
; 0.600  ; 0.600        ; 0.000          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; L2|sr[2]|clk             ;
; 0.600  ; 0.600        ; 0.000          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; L2|sr[3]|clk             ;
; 0.600  ; 0.600        ; 0.000          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; L2|sr[4]|clk             ;
; 0.600  ; 0.600        ; 0.000          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; L2|sr[5]|clk             ;
; 0.600  ; 0.600        ; 0.000          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; L2|sr[6]|clk             ;
; 0.600  ; 0.600        ; 0.000          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; L2|sr[7]|clk             ;
; 0.600  ; 0.600        ; 0.000          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; L2|sr[8]|clk             ;
; 0.600  ; 0.600        ; 0.000          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; L2|sr[9]|clk             ;
; 0.601  ; 0.601        ; 0.000          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; L1|counter[0]|clk        ;
; 0.601  ; 0.601        ; 0.000          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; L1|counter[1]|clk        ;
; 0.601  ; 0.601        ; 0.000          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; L1|counter[2]|clk        ;
; 0.601  ; 0.601        ; 0.000          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; L1|counter[3]|clk        ;
; 0.601  ; 0.601        ; 0.000          ; High Pulse Width ; FSM:L0|rxck ; Rise       ; L1|rxf|clk               ;
+--------+--------------+----------------+------------------+-------------+------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'FSM:L0|CS.s3'                                                       ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[4]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[5]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[6]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[7]     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[0]     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[1]     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[2]     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[3]     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[4]     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[5]     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[6]     ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width  ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[7]     ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; FSM:L0|CS.s3 ; Rise       ; L3|OQ[0]|clk           ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; FSM:L0|CS.s3 ; Rise       ; L3|OQ[1]|clk           ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; FSM:L0|CS.s3 ; Rise       ; L3|OQ[2]|clk           ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; FSM:L0|CS.s3 ; Rise       ; L3|OQ[3]|clk           ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; FSM:L0|CS.s3 ; Rise       ; L3|OQ[4]|clk           ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; FSM:L0|CS.s3 ; Rise       ; L3|OQ[5]|clk           ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; FSM:L0|CS.s3 ; Rise       ; L3|OQ[6]|clk           ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; FSM:L0|CS.s3 ; Rise       ; L3|OQ[7]|clk           ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; FSM:L0|CS.s3 ; Rise       ; L0|pd~clkctrl|inclk[0] ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; FSM:L0|CS.s3 ; Rise       ; L0|pd~clkctrl|outclk   ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[0]     ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[1]     ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[2]     ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[3]     ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[4]     ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[5]     ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[6]     ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; FSM:L0|CS.s3 ; Rise       ; DataLatch:L3|OQ[7]     ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; FSM:L0|CS.s3 ; Rise       ; L0|pd|combout          ;
; 0.456  ; 0.456        ; 0.000          ; Low Pulse Width  ; FSM:L0|CS.s3 ; Rise       ; L0|pd|datac            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FSM:L0|CS.s3 ; Rise       ; L0|CS.s3|q             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:L0|CS.s3 ; Rise       ; L0|CS.s3|q             ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; FSM:L0|CS.s3 ; Rise       ; L0|pd|datac            ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; FSM:L0|CS.s3 ; Rise       ; L0|pd|combout          ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; FSM:L0|CS.s3 ; Rise       ; L0|pd~clkctrl|inclk[0] ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; FSM:L0|CS.s3 ; Rise       ; L0|pd~clkctrl|outclk   ;
; 0.633  ; 0.633        ; 0.000          ; High Pulse Width ; FSM:L0|CS.s3 ; Rise       ; L3|OQ[0]|clk           ;
; 0.633  ; 0.633        ; 0.000          ; High Pulse Width ; FSM:L0|CS.s3 ; Rise       ; L3|OQ[1]|clk           ;
; 0.633  ; 0.633        ; 0.000          ; High Pulse Width ; FSM:L0|CS.s3 ; Rise       ; L3|OQ[2]|clk           ;
; 0.633  ; 0.633        ; 0.000          ; High Pulse Width ; FSM:L0|CS.s3 ; Rise       ; L3|OQ[3]|clk           ;
; 0.633  ; 0.633        ; 0.000          ; High Pulse Width ; FSM:L0|CS.s3 ; Rise       ; L3|OQ[4]|clk           ;
; 0.633  ; 0.633        ; 0.000          ; High Pulse Width ; FSM:L0|CS.s3 ; Rise       ; L3|OQ[5]|clk           ;
; 0.633  ; 0.633        ; 0.000          ; High Pulse Width ; FSM:L0|CS.s3 ; Rise       ; L3|OQ[6]|clk           ;
; 0.633  ; 0.633        ; 0.000          ; High Pulse Width ; FSM:L0|CS.s3 ; Rise       ; L3|OQ[7]|clk           ;
+--------+--------------+----------------+------------------+--------------+------------+------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'FSM:L0|CS.s1'                                                  ;
+-------+--------------+----------------+------------------+--------------+------------+--------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock        ; Clock Edge ; Target             ;
+-------+--------------+----------------+------------------+--------------+------------+--------------------+
; 0.447 ; 0.447        ; 0.000          ; Low Pulse Width  ; FSM:L0|CS.s1 ; Rise       ; FSM:L0|dataReady   ;
; 0.450 ; 0.450        ; 0.000          ; Low Pulse Width  ; FSM:L0|CS.s1 ; Rise       ; L0|dataReady|datab ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; FSM:L0|CS.s1 ; Rise       ; L0|CS.s1|q         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; FSM:L0|CS.s1 ; Rise       ; L0|CS.s1|q         ;
; 0.548 ; 0.548        ; 0.000          ; High Pulse Width ; FSM:L0|CS.s1 ; Rise       ; L0|dataReady|datab ;
; 0.549 ; 0.549        ; 0.000          ; High Pulse Width ; FSM:L0|CS.s1 ; Rise       ; FSM:L0|dataReady   ;
+-------+--------------+----------------+------------------+--------------+------------+--------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+-------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+-------------+-------+-------+------------+-----------------+
; rx        ; FSM:L0|rxck ; 1.576 ; 2.145 ; Rise       ; FSM:L0|rxck     ;
; ack       ; clk         ; 1.736 ; 2.466 ; Rise       ; clk             ;
; en        ; clk         ; 2.167 ; 2.907 ; Rise       ; clk             ;
; rx        ; clk         ; 1.000 ; 1.616 ; Rise       ; clk             ;
+-----------+-------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+-----------+-------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+-------------+--------+--------+------------+-----------------+
; rx        ; FSM:L0|rxck ; -1.393 ; -1.948 ; Rise       ; FSM:L0|rxck     ;
; ack       ; clk         ; -1.420 ; -2.121 ; Rise       ; clk             ;
; en        ; clk         ; -1.386 ; -2.145 ; Rise       ; clk             ;
; rx        ; clk         ; -0.401 ; -0.965 ; Rise       ; clk             ;
+-----------+-------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+--------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+--------------+-------+-------+------------+-----------------+
; dry       ; FSM:L0|CS.s1 ; 2.303 ; 2.334 ; Rise       ; FSM:L0|CS.s1    ;
; OQ[*]     ; FSM:L0|CS.s3 ; 4.931 ; 5.048 ; Rise       ; FSM:L0|CS.s3    ;
;  OQ[0]    ; FSM:L0|CS.s3 ; 4.360 ; 4.426 ; Rise       ; FSM:L0|CS.s3    ;
;  OQ[1]    ; FSM:L0|CS.s3 ; 4.676 ; 4.770 ; Rise       ; FSM:L0|CS.s3    ;
;  OQ[2]    ; FSM:L0|CS.s3 ; 4.422 ; 4.516 ; Rise       ; FSM:L0|CS.s3    ;
;  OQ[3]    ; FSM:L0|CS.s3 ; 4.931 ; 5.048 ; Rise       ; FSM:L0|CS.s3    ;
;  OQ[4]    ; FSM:L0|CS.s3 ; 4.471 ; 4.547 ; Rise       ; FSM:L0|CS.s3    ;
;  OQ[5]    ; FSM:L0|CS.s3 ; 4.539 ; 4.635 ; Rise       ; FSM:L0|CS.s3    ;
;  OQ[6]    ; FSM:L0|CS.s3 ; 4.221 ; 4.277 ; Rise       ; FSM:L0|CS.s3    ;
;  OQ[7]    ; FSM:L0|CS.s3 ; 4.203 ; 4.257 ; Rise       ; FSM:L0|CS.s3    ;
; err       ; clk          ; 4.736 ; 4.687 ; Rise       ; clk             ;
+-----------+--------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+--------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+--------------+-------+-------+------------+-----------------+
; dry       ; FSM:L0|CS.s1 ; 2.211 ; 2.240 ; Rise       ; FSM:L0|CS.s1    ;
; OQ[*]     ; FSM:L0|CS.s3 ; 4.046 ; 4.098 ; Rise       ; FSM:L0|CS.s3    ;
;  OQ[0]    ; FSM:L0|CS.s3 ; 4.198 ; 4.262 ; Rise       ; FSM:L0|CS.s3    ;
;  OQ[1]    ; FSM:L0|CS.s3 ; 4.500 ; 4.590 ; Rise       ; FSM:L0|CS.s3    ;
;  OQ[2]    ; FSM:L0|CS.s3 ; 4.256 ; 4.346 ; Rise       ; FSM:L0|CS.s3    ;
;  OQ[3]    ; FSM:L0|CS.s3 ; 4.744 ; 4.857 ; Rise       ; FSM:L0|CS.s3    ;
;  OQ[4]    ; FSM:L0|CS.s3 ; 4.303 ; 4.375 ; Rise       ; FSM:L0|CS.s3    ;
;  OQ[5]    ; FSM:L0|CS.s3 ; 4.368 ; 4.461 ; Rise       ; FSM:L0|CS.s3    ;
;  OQ[6]    ; FSM:L0|CS.s3 ; 4.064 ; 4.118 ; Rise       ; FSM:L0|CS.s3    ;
;  OQ[7]    ; FSM:L0|CS.s3 ; 4.046 ; 4.098 ; Rise       ; FSM:L0|CS.s3    ;
; err       ; clk          ; 4.554 ; 4.500 ; Rise       ; clk             ;
+-----------+--------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; ack        ; err         ;    ; 5.395 ; 6.210 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; ack        ; err         ;    ; 5.203 ; 6.004 ;    ;
+------------+-------------+----+-------+-------+----+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+---------+--------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack ; -3.229  ; -2.107 ; -3.211   ; -0.296  ; -3.000              ;
;  FSM:L0|CS.s1    ; -3.229  ; 1.498  ; N/A      ; N/A     ; 0.413               ;
;  FSM:L0|CS.s3    ; 0.105   ; 0.006  ; 0.304    ; 0.012   ; -1.285              ;
;  FSM:L0|rxck     ; -2.747  ; -0.128 ; -3.211   ; -0.296  ; -1.285              ;
;  clk             ; -1.433  ; -2.107 ; -2.565   ; -0.179  ; -3.000              ;
; Design-wide TNS  ; -12.824 ; -2.112 ; -54.551  ; -3.443  ; -45.405             ;
;  FSM:L0|CS.s1    ; -3.229  ; 0.000  ; N/A      ; N/A     ; 0.000               ;
;  FSM:L0|CS.s3    ; 0.000   ; 0.000  ; 0.000    ; 0.000   ; -10.280             ;
;  FSM:L0|rxck     ; -4.278  ; -0.128 ; -46.856  ; -3.443  ; -20.560             ;
;  clk             ; -5.317  ; -2.112 ; -7.695   ; -0.537  ; -14.565             ;
+------------------+---------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+-------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+-------------+-------+-------+------------+-----------------+
; rx        ; FSM:L0|rxck ; 2.966 ; 3.327 ; Rise       ; FSM:L0|rxck     ;
; ack       ; clk         ; 3.639 ; 4.147 ; Rise       ; clk             ;
; en        ; clk         ; 4.477 ; 4.973 ; Rise       ; clk             ;
; rx        ; clk         ; 2.175 ; 2.587 ; Rise       ; clk             ;
+-----------+-------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+-----------+-------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+-------------+--------+--------+------------+-----------------+
; rx        ; FSM:L0|rxck ; -1.393 ; -1.948 ; Rise       ; FSM:L0|rxck     ;
; ack       ; clk         ; -1.420 ; -2.121 ; Rise       ; clk             ;
; en        ; clk         ; -1.386 ; -2.145 ; Rise       ; clk             ;
; rx        ; clk         ; -0.401 ; -0.964 ; Rise       ; clk             ;
+-----------+-------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+--------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+--------------+-------+-------+------------+-----------------+
; dry       ; FSM:L0|CS.s1 ; 4.419 ; 4.318 ; Rise       ; FSM:L0|CS.s1    ;
; OQ[*]     ; FSM:L0|CS.s3 ; 9.646 ; 9.509 ; Rise       ; FSM:L0|CS.s3    ;
;  OQ[0]    ; FSM:L0|CS.s3 ; 8.415 ; 8.341 ; Rise       ; FSM:L0|CS.s3    ;
;  OQ[1]    ; FSM:L0|CS.s3 ; 9.122 ; 8.989 ; Rise       ; FSM:L0|CS.s3    ;
;  OQ[2]    ; FSM:L0|CS.s3 ; 8.558 ; 8.538 ; Rise       ; FSM:L0|CS.s3    ;
;  OQ[3]    ; FSM:L0|CS.s3 ; 9.646 ; 9.509 ; Rise       ; FSM:L0|CS.s3    ;
;  OQ[4]    ; FSM:L0|CS.s3 ; 8.684 ; 8.590 ; Rise       ; FSM:L0|CS.s3    ;
;  OQ[5]    ; FSM:L0|CS.s3 ; 8.798 ; 8.755 ; Rise       ; FSM:L0|CS.s3    ;
;  OQ[6]    ; FSM:L0|CS.s3 ; 8.150 ; 8.091 ; Rise       ; FSM:L0|CS.s3    ;
;  OQ[7]    ; FSM:L0|CS.s3 ; 8.116 ; 8.064 ; Rise       ; FSM:L0|CS.s3    ;
; err       ; clk          ; 8.795 ; 9.001 ; Rise       ; clk             ;
+-----------+--------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+--------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port   ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+--------------+-------+-------+------------+-----------------+
; dry       ; FSM:L0|CS.s1 ; 2.211 ; 2.240 ; Rise       ; FSM:L0|CS.s1    ;
; OQ[*]     ; FSM:L0|CS.s3 ; 4.046 ; 4.098 ; Rise       ; FSM:L0|CS.s3    ;
;  OQ[0]    ; FSM:L0|CS.s3 ; 4.198 ; 4.262 ; Rise       ; FSM:L0|CS.s3    ;
;  OQ[1]    ; FSM:L0|CS.s3 ; 4.500 ; 4.590 ; Rise       ; FSM:L0|CS.s3    ;
;  OQ[2]    ; FSM:L0|CS.s3 ; 4.256 ; 4.346 ; Rise       ; FSM:L0|CS.s3    ;
;  OQ[3]    ; FSM:L0|CS.s3 ; 4.744 ; 4.857 ; Rise       ; FSM:L0|CS.s3    ;
;  OQ[4]    ; FSM:L0|CS.s3 ; 4.303 ; 4.375 ; Rise       ; FSM:L0|CS.s3    ;
;  OQ[5]    ; FSM:L0|CS.s3 ; 4.368 ; 4.461 ; Rise       ; FSM:L0|CS.s3    ;
;  OQ[6]    ; FSM:L0|CS.s3 ; 4.064 ; 4.118 ; Rise       ; FSM:L0|CS.s3    ;
;  OQ[7]    ; FSM:L0|CS.s3 ; 4.046 ; 4.098 ; Rise       ; FSM:L0|CS.s3    ;
; err       ; clk          ; 4.554 ; 4.500 ; Rise       ; clk             ;
+-----------+--------------+-------+-------+------------+-----------------+


+------------------------------------------------------+
; Progagation Delay                                    ;
+------------+-------------+----+--------+--------+----+
; Input Port ; Output Port ; RR ; RF     ; FR     ; FF ;
+------------+-------------+----+--------+--------+----+
; ack        ; err         ;    ; 10.509 ; 10.806 ;    ;
+------------+-------------+----+--------+--------+----+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; ack        ; err         ;    ; 5.203 ; 6.004 ;    ;
+------------+-------------+----+-------+-------+----+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; dry           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; err           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OQ[0]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OQ[1]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OQ[2]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OQ[3]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OQ[4]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OQ[5]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OQ[6]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OQ[7]         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; ack                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rx                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; en                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dry           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; err           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; OQ[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; OQ[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; OQ[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; OQ[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; OQ[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; OQ[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; OQ[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; OQ[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dry           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; err           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; OQ[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; OQ[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; OQ[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; OQ[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; OQ[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; OQ[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; OQ[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; OQ[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dry           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; err           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OQ[0]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OQ[1]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OQ[2]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OQ[3]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OQ[4]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OQ[5]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OQ[6]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; OQ[7]         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------+
; Setup Transfers                                                         ;
+--------------+--------------+----------+----------+----------+----------+
; From Clock   ; To Clock     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------+--------------+----------+----------+----------+----------+
; clk          ; clk          ; 10       ; 0        ; 0        ; 0        ;
; FSM:L0|CS.s1 ; clk          ; 2        ; 2        ; 0        ; 0        ;
; FSM:L0|CS.s3 ; clk          ; 3        ; 3        ; 0        ; 0        ;
; FSM:L0|rxck  ; clk          ; 8        ; 0        ; 0        ; 0        ;
; clk          ; FSM:L0|CS.s1 ; 1        ; 0        ; 0        ; 0        ;
; FSM:L0|rxck  ; FSM:L0|CS.s3 ; 8        ; 0        ; 0        ; 0        ;
; FSM:L0|rxck  ; FSM:L0|rxck  ; 29       ; 0        ; 0        ; 0        ;
+--------------+--------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------+
; Hold Transfers                                                          ;
+--------------+--------------+----------+----------+----------+----------+
; From Clock   ; To Clock     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------+--------------+----------+----------+----------+----------+
; clk          ; clk          ; 10       ; 0        ; 0        ; 0        ;
; FSM:L0|CS.s1 ; clk          ; 2        ; 2        ; 0        ; 0        ;
; FSM:L0|CS.s3 ; clk          ; 3        ; 3        ; 0        ; 0        ;
; FSM:L0|rxck  ; clk          ; 8        ; 0        ; 0        ; 0        ;
; clk          ; FSM:L0|CS.s1 ; 1        ; 0        ; 0        ; 0        ;
; FSM:L0|rxck  ; FSM:L0|CS.s3 ; 8        ; 0        ; 0        ; 0        ;
; FSM:L0|rxck  ; FSM:L0|rxck  ; 29       ; 0        ; 0        ; 0        ;
+--------------+--------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------+
; Recovery Transfers                                                      ;
+--------------+--------------+----------+----------+----------+----------+
; From Clock   ; To Clock     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------+--------------+----------+----------+----------+----------+
; clk          ; clk          ; 3        ; 0        ; 0        ; 0        ;
; FSM:L0|CS.s1 ; clk          ; 3        ; 3        ; 0        ; 0        ;
; FSM:L0|rxck  ; clk          ; 3        ; 0        ; 0        ; 0        ;
; clk          ; FSM:L0|CS.s3 ; 8        ; 0        ; 0        ; 0        ;
; clk          ; FSM:L0|rxck  ; 32       ; 0        ; 0        ; 0        ;
; FSM:L0|CS.s1 ; FSM:L0|rxck  ; 16       ; 16       ; 0        ; 0        ;
; FSM:L0|CS.s3 ; FSM:L0|rxck  ; 16       ; 16       ; 0        ; 0        ;
+--------------+--------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------+
; Removal Transfers                                                       ;
+--------------+--------------+----------+----------+----------+----------+
; From Clock   ; To Clock     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------+--------------+----------+----------+----------+----------+
; clk          ; clk          ; 3        ; 0        ; 0        ; 0        ;
; FSM:L0|CS.s1 ; clk          ; 3        ; 3        ; 0        ; 0        ;
; FSM:L0|rxck  ; clk          ; 3        ; 0        ; 0        ; 0        ;
; clk          ; FSM:L0|CS.s3 ; 8        ; 0        ; 0        ; 0        ;
; clk          ; FSM:L0|rxck  ; 32       ; 0        ; 0        ; 0        ;
; FSM:L0|CS.s1 ; FSM:L0|rxck  ; 16       ; 16       ; 0        ; 0        ;
; FSM:L0|CS.s3 ; FSM:L0|rxck  ; 16       ; 16       ; 0        ; 0        ;
+--------------+--------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 70    ; 70   ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 11    ; 11   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Dec 06 17:07:03 2018
Info: Command: quartus_sta SerialAsynchronousReceiver -c SerialAsynchronousReceiver
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 1 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SerialAsynchronousReceiver.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name FSM:L0|rxck FSM:L0|rxck
    Info (332105): create_clock -period 1.000 -name FSM:L0|CS.s3 FSM:L0|CS.s3
    Info (332105): create_clock -period 1.000 -name FSM:L0|CS.s1 FSM:L0|CS.s1
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.229
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.229        -3.229 FSM:L0|CS.s1 
    Info (332119):    -2.747        -4.278 FSM:L0|rxck 
    Info (332119):    -1.433        -5.317 clk 
    Info (332119):     0.105         0.000 FSM:L0|CS.s3 
Info (332146): Worst-case hold slack is -2.107
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.107        -2.112 clk 
    Info (332119):     0.048         0.000 FSM:L0|CS.s3 
    Info (332119):     0.082         0.000 FSM:L0|rxck 
    Info (332119):     2.806         0.000 FSM:L0|CS.s1 
Info (332146): Worst-case recovery slack is -3.211
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.211       -46.856 FSM:L0|rxck 
    Info (332119):    -2.565        -7.695 clk 
    Info (332119):     0.304         0.000 FSM:L0|CS.s3 
Info (332146): Worst-case removal slack is -0.296
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.296        -3.443 FSM:L0|rxck 
    Info (332119):     0.034         0.000 FSM:L0|CS.s3 
    Info (332119):     0.078         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -14.565 clk 
    Info (332119):    -1.285       -20.560 FSM:L0|rxck 
    Info (332119):    -1.285       -10.280 FSM:L0|CS.s3 
    Info (332119):     0.413         0.000 FSM:L0|CS.s1 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.815
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.815        -2.815 FSM:L0|CS.s1 
    Info (332119):    -2.364        -3.016 FSM:L0|rxck 
    Info (332119):    -1.208        -4.476 clk 
    Info (332119):     0.219         0.000 FSM:L0|CS.s3 
Info (332146): Worst-case hold slack is -1.912
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.912        -1.912 clk 
    Info (332119):     0.026         0.000 FSM:L0|CS.s3 
    Info (332119):     0.066         0.000 FSM:L0|rxck 
    Info (332119):     2.533         0.000 FSM:L0|CS.s1 
Info (332146): Worst-case recovery slack is -2.799
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.799       -41.639 FSM:L0|rxck 
    Info (332119):    -2.255        -6.765 clk 
    Info (332119):     0.384         0.000 FSM:L0|CS.s3 
Info (332146): Worst-case removal slack is -0.291
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.291        -3.428 FSM:L0|rxck 
    Info (332119):     0.032         0.000 FSM:L0|CS.s3 
    Info (332119):     0.112         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -14.565 clk 
    Info (332119):    -1.285       -20.560 FSM:L0|rxck 
    Info (332119):    -1.285       -10.280 FSM:L0|CS.s3 
    Info (332119):     0.428         0.000 FSM:L0|CS.s1 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.213
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.213        -1.213 FSM:L0|CS.s1 
    Info (332119):    -0.971        -0.971 FSM:L0|rxck 
    Info (332119):    -0.167        -0.195 clk 
    Info (332119):     0.531         0.000 FSM:L0|CS.s3 
Info (332146): Worst-case hold slack is -1.209
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.209        -1.797 clk 
    Info (332119):    -0.128        -0.128 FSM:L0|rxck 
    Info (332119):     0.006         0.000 FSM:L0|CS.s3 
    Info (332119):     1.498         0.000 FSM:L0|CS.s1 
Info (332146): Worst-case recovery slack is -1.228
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.228       -18.138 FSM:L0|rxck 
    Info (332119):    -0.747        -2.241 clk 
    Info (332119):     0.577         0.000 FSM:L0|CS.s3 
Info (332146): Worst-case removal slack is -0.179
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.179        -0.537 clk 
    Info (332119):    -0.100        -1.065 FSM:L0|rxck 
    Info (332119):     0.012         0.000 FSM:L0|CS.s3 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -12.558 clk 
    Info (332119):    -1.000       -16.000 FSM:L0|rxck 
    Info (332119):    -1.000        -8.000 FSM:L0|CS.s3 
    Info (332119):     0.447         0.000 FSM:L0|CS.s1 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 554 megabytes
    Info: Processing ended: Thu Dec 06 17:07:11 2018
    Info: Elapsed time: 00:00:08
    Info: Total CPU time (on all processors): 00:00:05


