$comment
	File created using the following command:
		vcd file contador.msim.vcd -direction
$end
$date
	Thu Oct 20 09:01:14 2022
$end
$version
	ModelSim Version 2020.1
$end
$timescale
	1ps
$end

$scope module contador_vhd_vec_tst $end
$var wire 1 ! CLOCK_50 $end
$var wire 1 " enderecoR [1] $end
$var wire 1 # enderecoR [0] $end
$var wire 1 $ FPGA_RESET_N $end
$var wire 1 % HabilitaRAM $end
$var wire 1 & HEX0 [6] $end
$var wire 1 ' HEX0 [5] $end
$var wire 1 ( HEX0 [4] $end
$var wire 1 ) HEX0 [3] $end
$var wire 1 * HEX0 [2] $end
$var wire 1 + HEX0 [1] $end
$var wire 1 , HEX0 [0] $end
$var wire 1 - HEX1 [6] $end
$var wire 1 . HEX1 [5] $end
$var wire 1 / HEX1 [4] $end
$var wire 1 0 HEX1 [3] $end
$var wire 1 1 HEX1 [2] $end
$var wire 1 2 HEX1 [1] $end
$var wire 1 3 HEX1 [0] $end
$var wire 1 4 HEX2 [6] $end
$var wire 1 5 HEX2 [5] $end
$var wire 1 6 HEX2 [4] $end
$var wire 1 7 HEX2 [3] $end
$var wire 1 8 HEX2 [2] $end
$var wire 1 9 HEX2 [1] $end
$var wire 1 : HEX2 [0] $end
$var wire 1 ; HEX3 [6] $end
$var wire 1 < HEX3 [5] $end
$var wire 1 = HEX3 [4] $end
$var wire 1 > HEX3 [3] $end
$var wire 1 ? HEX3 [2] $end
$var wire 1 @ HEX3 [1] $end
$var wire 1 A HEX3 [0] $end
$var wire 1 B HEX4 [6] $end
$var wire 1 C HEX4 [5] $end
$var wire 1 D HEX4 [4] $end
$var wire 1 E HEX4 [3] $end
$var wire 1 F HEX4 [2] $end
$var wire 1 G HEX4 [1] $end
$var wire 1 H HEX4 [0] $end
$var wire 1 I HEX5 [6] $end
$var wire 1 J HEX5 [5] $end
$var wire 1 K HEX5 [4] $end
$var wire 1 L HEX5 [3] $end
$var wire 1 M HEX5 [2] $end
$var wire 1 N HEX5 [1] $end
$var wire 1 O HEX5 [0] $end
$var wire 1 P KEY [3] $end
$var wire 1 Q KEY [2] $end
$var wire 1 R KEY [1] $end
$var wire 1 S KEY [0] $end
$var wire 1 T LEDR [9] $end
$var wire 1 U LEDR [8] $end
$var wire 1 V LEDR [7] $end
$var wire 1 W LEDR [6] $end
$var wire 1 X LEDR [5] $end
$var wire 1 Y LEDR [4] $end
$var wire 1 Z LEDR [3] $end
$var wire 1 [ LEDR [2] $end
$var wire 1 \ LEDR [1] $end
$var wire 1 ] LEDR [0] $end
$var wire 1 ^ MEM_ADDRESS [8] $end
$var wire 1 _ MEM_ADDRESS [7] $end
$var wire 1 ` MEM_ADDRESS [6] $end
$var wire 1 a MEM_ADDRESS [5] $end
$var wire 1 b MEM_ADDRESS [4] $end
$var wire 1 c MEM_ADDRESS [3] $end
$var wire 1 d MEM_ADDRESS [2] $end
$var wire 1 e MEM_ADDRESS [1] $end
$var wire 1 f MEM_ADDRESS [0] $end
$var wire 1 g MEM_OUTT [7] $end
$var wire 1 h MEM_OUTT [6] $end
$var wire 1 i MEM_OUTT [5] $end
$var wire 1 j MEM_OUTT [4] $end
$var wire 1 k MEM_OUTT [3] $end
$var wire 1 l MEM_OUTT [2] $end
$var wire 1 m MEM_OUTT [1] $end
$var wire 1 n MEM_OUTT [0] $end
$var wire 1 o PC_OUT [8] $end
$var wire 1 p PC_OUT [7] $end
$var wire 1 q PC_OUT [6] $end
$var wire 1 r PC_OUT [5] $end
$var wire 1 s PC_OUT [4] $end
$var wire 1 t PC_OUT [3] $end
$var wire 1 u PC_OUT [2] $end
$var wire 1 v PC_OUT [1] $end
$var wire 1 w PC_OUT [0] $end
$var wire 1 x REGA_OUT [7] $end
$var wire 1 y REGA_OUT [6] $end
$var wire 1 z REGA_OUT [5] $end
$var wire 1 { REGA_OUT [4] $end
$var wire 1 | REGA_OUT [3] $end
$var wire 1 } REGA_OUT [2] $end
$var wire 1 ~ REGA_OUT [1] $end
$var wire 1 !! REGA_OUT [0] $end
$var wire 1 "! SW [9] $end
$var wire 1 #! SW [8] $end
$var wire 1 $! SW [7] $end
$var wire 1 %! SW [6] $end
$var wire 1 &! SW [5] $end
$var wire 1 '! SW [4] $end
$var wire 1 (! SW [3] $end
$var wire 1 )! SW [2] $end
$var wire 1 *! SW [1] $end
$var wire 1 +! SW [0] $end

$scope module i1 $end
$var wire 1 ,! gnd $end
$var wire 1 -! vcc $end
$var wire 1 .! unknown $end
$var wire 1 /! devoe $end
$var wire 1 0! devclrn $end
$var wire 1 1! devpor $end
$var wire 1 2! ww_devoe $end
$var wire 1 3! ww_devclrn $end
$var wire 1 4! ww_devpor $end
$var wire 1 5! ww_CLOCK_50 $end
$var wire 1 6! ww_KEY [3] $end
$var wire 1 7! ww_KEY [2] $end
$var wire 1 8! ww_KEY [1] $end
$var wire 1 9! ww_KEY [0] $end
$var wire 1 :! ww_SW [9] $end
$var wire 1 ;! ww_SW [8] $end
$var wire 1 <! ww_SW [7] $end
$var wire 1 =! ww_SW [6] $end
$var wire 1 >! ww_SW [5] $end
$var wire 1 ?! ww_SW [4] $end
$var wire 1 @! ww_SW [3] $end
$var wire 1 A! ww_SW [2] $end
$var wire 1 B! ww_SW [1] $end
$var wire 1 C! ww_SW [0] $end
$var wire 1 D! ww_FPGA_RESET_N $end
$var wire 1 E! ww_PC_OUT [8] $end
$var wire 1 F! ww_PC_OUT [7] $end
$var wire 1 G! ww_PC_OUT [6] $end
$var wire 1 H! ww_PC_OUT [5] $end
$var wire 1 I! ww_PC_OUT [4] $end
$var wire 1 J! ww_PC_OUT [3] $end
$var wire 1 K! ww_PC_OUT [2] $end
$var wire 1 L! ww_PC_OUT [1] $end
$var wire 1 M! ww_PC_OUT [0] $end
$var wire 1 N! ww_LEDR [9] $end
$var wire 1 O! ww_LEDR [8] $end
$var wire 1 P! ww_LEDR [7] $end
$var wire 1 Q! ww_LEDR [6] $end
$var wire 1 R! ww_LEDR [5] $end
$var wire 1 S! ww_LEDR [4] $end
$var wire 1 T! ww_LEDR [3] $end
$var wire 1 U! ww_LEDR [2] $end
$var wire 1 V! ww_LEDR [1] $end
$var wire 1 W! ww_LEDR [0] $end
$var wire 1 X! ww_REGA_OUT [7] $end
$var wire 1 Y! ww_REGA_OUT [6] $end
$var wire 1 Z! ww_REGA_OUT [5] $end
$var wire 1 [! ww_REGA_OUT [4] $end
$var wire 1 \! ww_REGA_OUT [3] $end
$var wire 1 ]! ww_REGA_OUT [2] $end
$var wire 1 ^! ww_REGA_OUT [1] $end
$var wire 1 _! ww_REGA_OUT [0] $end
$var wire 1 `! ww_HabilitaRAM $end
$var wire 1 a! ww_MEM_ADDRESS [8] $end
$var wire 1 b! ww_MEM_ADDRESS [7] $end
$var wire 1 c! ww_MEM_ADDRESS [6] $end
$var wire 1 d! ww_MEM_ADDRESS [5] $end
$var wire 1 e! ww_MEM_ADDRESS [4] $end
$var wire 1 f! ww_MEM_ADDRESS [3] $end
$var wire 1 g! ww_MEM_ADDRESS [2] $end
$var wire 1 h! ww_MEM_ADDRESS [1] $end
$var wire 1 i! ww_MEM_ADDRESS [0] $end
$var wire 1 j! ww_MEM_OUTT [7] $end
$var wire 1 k! ww_MEM_OUTT [6] $end
$var wire 1 l! ww_MEM_OUTT [5] $end
$var wire 1 m! ww_MEM_OUTT [4] $end
$var wire 1 n! ww_MEM_OUTT [3] $end
$var wire 1 o! ww_MEM_OUTT [2] $end
$var wire 1 p! ww_MEM_OUTT [1] $end
$var wire 1 q! ww_MEM_OUTT [0] $end
$var wire 1 r! ww_enderecoR [1] $end
$var wire 1 s! ww_enderecoR [0] $end
$var wire 1 t! ww_HEX0 [6] $end
$var wire 1 u! ww_HEX0 [5] $end
$var wire 1 v! ww_HEX0 [4] $end
$var wire 1 w! ww_HEX0 [3] $end
$var wire 1 x! ww_HEX0 [2] $end
$var wire 1 y! ww_HEX0 [1] $end
$var wire 1 z! ww_HEX0 [0] $end
$var wire 1 {! ww_HEX1 [6] $end
$var wire 1 |! ww_HEX1 [5] $end
$var wire 1 }! ww_HEX1 [4] $end
$var wire 1 ~! ww_HEX1 [3] $end
$var wire 1 !" ww_HEX1 [2] $end
$var wire 1 "" ww_HEX1 [1] $end
$var wire 1 #" ww_HEX1 [0] $end
$var wire 1 $" ww_HEX2 [6] $end
$var wire 1 %" ww_HEX2 [5] $end
$var wire 1 &" ww_HEX2 [4] $end
$var wire 1 '" ww_HEX2 [3] $end
$var wire 1 (" ww_HEX2 [2] $end
$var wire 1 )" ww_HEX2 [1] $end
$var wire 1 *" ww_HEX2 [0] $end
$var wire 1 +" ww_HEX3 [6] $end
$var wire 1 ," ww_HEX3 [5] $end
$var wire 1 -" ww_HEX3 [4] $end
$var wire 1 ." ww_HEX3 [3] $end
$var wire 1 /" ww_HEX3 [2] $end
$var wire 1 0" ww_HEX3 [1] $end
$var wire 1 1" ww_HEX3 [0] $end
$var wire 1 2" ww_HEX4 [6] $end
$var wire 1 3" ww_HEX4 [5] $end
$var wire 1 4" ww_HEX4 [4] $end
$var wire 1 5" ww_HEX4 [3] $end
$var wire 1 6" ww_HEX4 [2] $end
$var wire 1 7" ww_HEX4 [1] $end
$var wire 1 8" ww_HEX4 [0] $end
$var wire 1 9" ww_HEX5 [6] $end
$var wire 1 :" ww_HEX5 [5] $end
$var wire 1 ;" ww_HEX5 [4] $end
$var wire 1 <" ww_HEX5 [3] $end
$var wire 1 =" ww_HEX5 [2] $end
$var wire 1 >" ww_HEX5 [1] $end
$var wire 1 ?" ww_HEX5 [0] $end
$var wire 1 @" \KEY[3]~input_o\ $end
$var wire 1 A" \KEY[1]~input_o\ $end
$var wire 1 B" \MEM_OUTT[0]~output_o\ $end
$var wire 1 C" \MEM_OUTT[1]~output_o\ $end
$var wire 1 D" \MEM_OUTT[2]~output_o\ $end
$var wire 1 E" \MEM_OUTT[3]~output_o\ $end
$var wire 1 F" \MEM_OUTT[4]~output_o\ $end
$var wire 1 G" \MEM_OUTT[5]~output_o\ $end
$var wire 1 H" \MEM_OUTT[6]~output_o\ $end
$var wire 1 I" \MEM_OUTT[7]~output_o\ $end
$var wire 1 J" \PC_OUT[0]~output_o\ $end
$var wire 1 K" \PC_OUT[1]~output_o\ $end
$var wire 1 L" \PC_OUT[2]~output_o\ $end
$var wire 1 M" \PC_OUT[3]~output_o\ $end
$var wire 1 N" \PC_OUT[4]~output_o\ $end
$var wire 1 O" \PC_OUT[5]~output_o\ $end
$var wire 1 P" \PC_OUT[6]~output_o\ $end
$var wire 1 Q" \PC_OUT[7]~output_o\ $end
$var wire 1 R" \PC_OUT[8]~output_o\ $end
$var wire 1 S" \LEDR[0]~output_o\ $end
$var wire 1 T" \LEDR[1]~output_o\ $end
$var wire 1 U" \LEDR[2]~output_o\ $end
$var wire 1 V" \LEDR[3]~output_o\ $end
$var wire 1 W" \LEDR[4]~output_o\ $end
$var wire 1 X" \LEDR[5]~output_o\ $end
$var wire 1 Y" \LEDR[6]~output_o\ $end
$var wire 1 Z" \LEDR[7]~output_o\ $end
$var wire 1 [" \LEDR[8]~output_o\ $end
$var wire 1 \" \LEDR[9]~output_o\ $end
$var wire 1 ]" \REGA_OUT[0]~output_o\ $end
$var wire 1 ^" \REGA_OUT[1]~output_o\ $end
$var wire 1 _" \REGA_OUT[2]~output_o\ $end
$var wire 1 `" \REGA_OUT[3]~output_o\ $end
$var wire 1 a" \REGA_OUT[4]~output_o\ $end
$var wire 1 b" \REGA_OUT[5]~output_o\ $end
$var wire 1 c" \REGA_OUT[6]~output_o\ $end
$var wire 1 d" \REGA_OUT[7]~output_o\ $end
$var wire 1 e" \HabilitaRAM~output_o\ $end
$var wire 1 f" \MEM_ADDRESS[0]~output_o\ $end
$var wire 1 g" \MEM_ADDRESS[1]~output_o\ $end
$var wire 1 h" \MEM_ADDRESS[2]~output_o\ $end
$var wire 1 i" \MEM_ADDRESS[3]~output_o\ $end
$var wire 1 j" \MEM_ADDRESS[4]~output_o\ $end
$var wire 1 k" \MEM_ADDRESS[5]~output_o\ $end
$var wire 1 l" \MEM_ADDRESS[6]~output_o\ $end
$var wire 1 m" \MEM_ADDRESS[7]~output_o\ $end
$var wire 1 n" \MEM_ADDRESS[8]~output_o\ $end
$var wire 1 o" \enderecoR[0]~output_o\ $end
$var wire 1 p" \enderecoR[1]~output_o\ $end
$var wire 1 q" \HEX0[0]~output_o\ $end
$var wire 1 r" \HEX0[1]~output_o\ $end
$var wire 1 s" \HEX0[2]~output_o\ $end
$var wire 1 t" \HEX0[3]~output_o\ $end
$var wire 1 u" \HEX0[4]~output_o\ $end
$var wire 1 v" \HEX0[5]~output_o\ $end
$var wire 1 w" \HEX0[6]~output_o\ $end
$var wire 1 x" \HEX1[0]~output_o\ $end
$var wire 1 y" \HEX1[1]~output_o\ $end
$var wire 1 z" \HEX1[2]~output_o\ $end
$var wire 1 {" \HEX1[3]~output_o\ $end
$var wire 1 |" \HEX1[4]~output_o\ $end
$var wire 1 }" \HEX1[5]~output_o\ $end
$var wire 1 ~" \HEX1[6]~output_o\ $end
$var wire 1 !# \HEX2[0]~output_o\ $end
$var wire 1 "# \HEX2[1]~output_o\ $end
$var wire 1 ## \HEX2[2]~output_o\ $end
$var wire 1 $# \HEX2[3]~output_o\ $end
$var wire 1 %# \HEX2[4]~output_o\ $end
$var wire 1 &# \HEX2[5]~output_o\ $end
$var wire 1 '# \HEX2[6]~output_o\ $end
$var wire 1 (# \HEX3[0]~output_o\ $end
$var wire 1 )# \HEX3[1]~output_o\ $end
$var wire 1 *# \HEX3[2]~output_o\ $end
$var wire 1 +# \HEX3[3]~output_o\ $end
$var wire 1 ,# \HEX3[4]~output_o\ $end
$var wire 1 -# \HEX3[5]~output_o\ $end
$var wire 1 .# \HEX3[6]~output_o\ $end
$var wire 1 /# \HEX4[0]~output_o\ $end
$var wire 1 0# \HEX4[1]~output_o\ $end
$var wire 1 1# \HEX4[2]~output_o\ $end
$var wire 1 2# \HEX4[3]~output_o\ $end
$var wire 1 3# \HEX4[4]~output_o\ $end
$var wire 1 4# \HEX4[5]~output_o\ $end
$var wire 1 5# \HEX4[6]~output_o\ $end
$var wire 1 6# \HEX5[0]~output_o\ $end
$var wire 1 7# \HEX5[1]~output_o\ $end
$var wire 1 8# \HEX5[2]~output_o\ $end
$var wire 1 9# \HEX5[3]~output_o\ $end
$var wire 1 :# \HEX5[4]~output_o\ $end
$var wire 1 ;# \HEX5[5]~output_o\ $end
$var wire 1 <# \HEX5[6]~output_o\ $end
$var wire 1 =# \CLOCK_50~input_o\ $end
$var wire 1 ># \ROM1|memROM~15_combout\ $end
$var wire 1 ?# \ROM1|memROM~16_combout\ $end
$var wire 1 @# \ROM1|memROM~22_combout\ $end
$var wire 1 A# \ROM1|memROM~23_combout\ $end
$var wire 1 B# \ROM1|memROM~24_combout\ $end
$var wire 1 C# \ROM1|memROM~7_combout\ $end
$var wire 1 D# \ROM1|memROM~20_combout\ $end
$var wire 1 E# \processador|incrementaPC|Add0~2\ $end
$var wire 1 F# \processador|incrementaPC|Add0~6\ $end
$var wire 1 G# \processador|incrementaPC|Add0~10\ $end
$var wire 1 H# \processador|incrementaPC|Add0~14\ $end
$var wire 1 I# \processador|incrementaPC|Add0~18\ $end
$var wire 1 J# \processador|incrementaPC|Add0~22\ $end
$var wire 1 K# \processador|incrementaPC|Add0~26\ $end
$var wire 1 L# \processador|incrementaPC|Add0~29_sumout\ $end
$var wire 1 M# \ROM1|memROM~28_combout\ $end
$var wire 1 N# \ROM1|memROM~29_combout\ $end
$var wire 1 O# \processador|LOG_DESVIO|SelMuxPC~0_combout\ $end
$var wire 1 P# \processador|MUX2|MUX_OUT[7]~7_combout\ $end
$var wire 1 Q# \ROM1|memROM~36_combout\ $end
$var wire 1 R# \ROM1|memROM~27_combout\ $end
$var wire 1 S# \processador|decoderInstru1|saida~1_combout\ $end
$var wire 1 T# \processador|decoderInstru1|saida~0_combout\ $end
$var wire 1 U# \processador|decoderInstru1|Equal11~0_combout\ $end
$var wire 1 V# \processador|decoderInstru1|saida[4]~2_combout\ $end
$var wire 1 W# \ROM1|memROM~9_combout\ $end
$var wire 1 X# \comb~0_combout\ $end
$var wire 1 Y# \processador|decoderInstru1|saida~3_combout\ $end
$var wire 1 Z# \processador|decoderInstru1|saida~4_combout\ $end
$var wire 1 [# \ROM1|memROM~6_combout\ $end
$var wire 1 \# \KEY_3|saida[0]~1_combout\ $end
$var wire 1 ]# \comb~2_combout\ $end
$var wire 1 ^# \RAM1|ram~563_combout\ $end
$var wire 1 _# \RAM1|ram~564_combout\ $end
$var wire 1 `# \RAM1|ram~59_q\ $end
$var wire 1 a# \RAM1|ram~559_combout\ $end
$var wire 1 b# \RAM1|ram~560_combout\ $end
$var wire 1 c# \RAM1|ram~19_q\ $end
$var wire 1 d# \RAM1|ram~561_combout\ $end
$var wire 1 e# \RAM1|ram~562_combout\ $end
$var wire 1 f# \RAM1|ram~27_q\ $end
$var wire 1 g# \RAM1|ram~540_combout\ $end
$var wire 1 h# \RAM1|ram~565_combout\ $end
$var wire 1 i# \RAM1|ram~566_combout\ $end
$var wire 1 j# \RAM1|ram~115_q\ $end
$var wire 1 k# \RAM1|ram~588_combout\ $end
$var wire 1 l# \RAM1|ram~569_combout\ $end
$var wire 1 m# \RAM1|ram~570_combout\ $end
$var wire 1 n# \RAM1|ram~275_q\ $end
$var wire 1 o# \RAM1|ram~541_combout\ $end
$var wire 1 p# \RAM1|ram~567_combout\ $end
$var wire 1 q# \RAM1|ram~568_combout\ $end
$var wire 1 r# \RAM1|ram~35_q\ $end
$var wire 1 s# \RAM1|ram~542_combout\ $end
$var wire 1 t# \RAM1|ram~573_combout\ $end
$var wire 1 u# \RAM1|ram~574_combout\ $end
$var wire 1 v# \RAM1|ram~523_q\ $end
$var wire 1 w# \RAM1|ram~571_combout\ $end
$var wire 1 x# \RAM1|ram~572_combout\ $end
$var wire 1 y# \RAM1|ram~291_q\ $end
$var wire 1 z# \RAM1|ram~543_combout\ $end
$var wire 1 {# \RAM1|ram~544_combout\ $end
$var wire 1 |# \SW[4]~input_o\ $end
$var wire 1 }# \processador|MUX1|saida_MUX[4]~4_combout\ $end
$var wire 1 ~# \SW_0_7|saida[4]~11_combout\ $end
$var wire 1 !$ \SW[3]~input_o\ $end
$var wire 1 "$ \processador|MUX1|saida_MUX[3]~3_combout\ $end
$var wire 1 #$ \ROM1|memROM~33_combout\ $end
$var wire 1 $$ \SW[2]~input_o\ $end
$var wire 1 %$ \processador|MUX1|saida_MUX[2]~2_combout\ $end
$var wire 1 &$ \ROM1|memROM~32_combout\ $end
$var wire 1 '$ \SW[1]~input_o\ $end
$var wire 1 ($ \processador|MUX1|saida_MUX[1]~1_combout\ $end
$var wire 1 )$ \ROM1|memROM~31_combout\ $end
$var wire 1 *$ \KEY_3|saida[0]~2_combout\ $end
$var wire 1 +$ \KEY[0]~input_o\ $end
$var wire 1 ,$ \KEY_3|saida[0]~9_combout\ $end
$var wire 1 -$ \RESET_511~1_combout\ $end
$var wire 1 .$ \RESET_511~0_combout\ $end
$var wire 1 /$ \RESET_511~2_combout\ $end
$var wire 1 0$ \FF_DEBOUNCER_0|DOUT~q\ $end
$var wire 1 1$ \logica_Seven_Seg|comb~2_combout\ $end
$var wire 1 2$ \FPGA_RESET_N~input_o\ $end
$var wire 1 3$ \KEY_3|saida[0]~3_combout\ $end
$var wire 1 4$ \RESET_510~0_combout\ $end
$var wire 1 5$ \comb~1_combout\ $end
$var wire 1 6$ \SW[9]~input_o\ $end
$var wire 1 7$ \KEY[2]~input_o\ $end
$var wire 1 8$ \RESET_508~0_combout\ $end
$var wire 1 9$ \RESET_508~1_combout\ $end
$var wire 1 :$ \FF_DEBOUNCER_2|DOUT~q\ $end
$var wire 1 ;$ \KEY_3|saida[0]~4_combout\ $end
$var wire 1 <$ \SW[0]~input_o\ $end
$var wire 1 =$ \SW[8]~input_o\ $end
$var wire 1 >$ \KEY_3|saida[0]~5_combout\ $end
$var wire 1 ?$ \KEY_3|saida[0]~6_combout\ $end
$var wire 1 @$ \KEY_3|saida[0]~7_combout\ $end
$var wire 1 A$ \processador|MUX1|saida_MUX[0]~0_combout\ $end
$var wire 1 B$ \ROM1|memROM~30_combout\ $end
$var wire 1 C$ \processador|ULA1|Add0~1_sumout\ $end
$var wire 1 D$ \processador|ULA1|Add1~34_cout\ $end
$var wire 1 E$ \processador|ULA1|Add1~1_sumout\ $end
$var wire 1 F$ \processador|ULA1|saida[0]~0_combout\ $end
$var wire 1 G$ \ROM1|memROM~0_combout\ $end
$var wire 1 H$ \ROM1|memROM~3_combout\ $end
$var wire 1 I$ \processador|BANCO_REGISTRADORES|registrador~51_combout\ $end
$var wire 1 J$ \processador|BANCO_REGISTRADORES|registrador~11_q\ $end
$var wire 1 K$ \ROM1|memROM~2_combout\ $end
$var wire 1 L$ \ROM1|memROM~5_combout\ $end
$var wire 1 M$ \processador|BANCO_REGISTRADORES|registrador~52_combout\ $end
$var wire 1 N$ \processador|BANCO_REGISTRADORES|registrador~19_q\ $end
$var wire 1 O$ \processador|BANCO_REGISTRADORES|registrador~53_combout\ $end
$var wire 1 P$ \processador|BANCO_REGISTRADORES|registrador~27_q\ $end
$var wire 1 Q$ \processador|BANCO_REGISTRADORES|registrador~54_combout\ $end
$var wire 1 R$ \processador|BANCO_REGISTRADORES|registrador~35_q\ $end
$var wire 1 S$ \processador|BANCO_REGISTRADORES|registrador~43_combout\ $end
$var wire 1 T$ \RAM1|ram~31_q\ $end
$var wire 1 U$ \RAM1|ram~287_q\ $end
$var wire 1 V$ \RAM1|ram~519_q\ $end
$var wire 1 W$ \RAM1|ram~576_combout\ $end
$var wire 1 X$ \RAM1|ram~111_q\ $end
$var wire 1 Y$ \RAM1|ram~577_combout\ $end
$var wire 1 Z$ \RAM1|ram~271_q\ $end
$var wire 1 [$ \RAM1|ram~15_q\ $end
$var wire 1 \$ \RAM1|ram~23_q\ $end
$var wire 1 ]$ \RAM1|ram~55_q\ $end
$var wire 1 ^$ \RAM1|ram~575_combout\ $end
$var wire 1 _$ \RAM1|ram~578_combout\ $end
$var wire 1 `$ \RAM1|ram~579_combout\ $end
$var wire 1 a$ \RAM1|ram~527_combout\ $end
$var wire 1 b$ \SW_0_7|saida[0]~15_combout\ $end
$var wire 1 c$ \comb~3_combout\ $end
$var wire 1 d$ \SW_9|saida[0]~0_combout\ $end
$var wire 1 e$ \KEY_2|saida[0]~0_combout\ $end
$var wire 1 f$ \SW_8|saida[0]~0_combout\ $end
$var wire 1 g$ \KEY_3|saida[0]~10_combout\ $end
$var wire 1 h$ \KEY_3|saida[0]~11_combout\ $end
$var wire 1 i$ \processador|ULA1|Add0~2\ $end
$var wire 1 j$ \processador|ULA1|Add0~5_sumout\ $end
$var wire 1 k$ \processador|ULA1|Add1~2\ $end
$var wire 1 l$ \processador|ULA1|Add1~5_sumout\ $end
$var wire 1 m$ \processador|ULA1|saida[1]~1_combout\ $end
$var wire 1 n$ \processador|BANCO_REGISTRADORES|registrador~12_q\ $end
$var wire 1 o$ \processador|BANCO_REGISTRADORES|registrador~20_q\ $end
$var wire 1 p$ \processador|BANCO_REGISTRADORES|registrador~28_q\ $end
$var wire 1 q$ \processador|BANCO_REGISTRADORES|registrador~36_q\ $end
$var wire 1 r$ \processador|BANCO_REGISTRADORES|registrador~44_combout\ $end
$var wire 1 s$ \RAM1|ram~32_q\ $end
$var wire 1 t$ \RAM1|ram~24_q\ $end
$var wire 1 u$ \RAM1|ram~16_q\ $end
$var wire 1 v$ \RAM1|ram~600_combout\ $end
$var wire 1 w$ \RAM1|ram~272_q\ $end
$var wire 1 x$ \RAM1|ram~288_q\ $end
$var wire 1 y$ \RAM1|ram~528_combout\ $end
$var wire 1 z$ \RAM1|ram~56_q\ $end
$var wire 1 {$ \RAM1|ram~112_q\ $end
$var wire 1 |$ \RAM1|ram~529_combout\ $end
$var wire 1 }$ \RAM1|ram~520_q\ $end
$var wire 1 ~$ \RAM1|ram~530_combout\ $end
$var wire 1 !% \RAM1|ram~531_combout\ $end
$var wire 1 "% \SW_0_7|saida[1]~7_combout\ $end
$var wire 1 #% \processador|ULA1|Add0~6\ $end
$var wire 1 $% \processador|ULA1|Add0~9_sumout\ $end
$var wire 1 %% \processador|ULA1|Add1~6\ $end
$var wire 1 &% \processador|ULA1|Add1~9_sumout\ $end
$var wire 1 '% \processador|ULA1|saida[2]~2_combout\ $end
$var wire 1 (% \processador|BANCO_REGISTRADORES|registrador~13_q\ $end
$var wire 1 )% \processador|BANCO_REGISTRADORES|registrador~21_q\ $end
$var wire 1 *% \processador|BANCO_REGISTRADORES|registrador~29_q\ $end
$var wire 1 +% \processador|BANCO_REGISTRADORES|registrador~37_q\ $end
$var wire 1 ,% \processador|BANCO_REGISTRADORES|registrador~45_combout\ $end
$var wire 1 -% \RAM1|ram~33_q\ $end
$var wire 1 .% \RAM1|ram~113_q\ $end
$var wire 1 /% \RAM1|ram~17_q\ $end
$var wire 1 0% \RAM1|ram~596_combout\ $end
$var wire 1 1% \RAM1|ram~289_q\ $end
$var wire 1 2% \RAM1|ram~273_q\ $end
$var wire 1 3% \RAM1|ram~532_combout\ $end
$var wire 1 4% \RAM1|ram~25_q\ $end
$var wire 1 5% \RAM1|ram~57_q\ $end
$var wire 1 6% \RAM1|ram~533_combout\ $end
$var wire 1 7% \RAM1|ram~521_q\ $end
$var wire 1 8% \RAM1|ram~534_combout\ $end
$var wire 1 9% \RAM1|ram~535_combout\ $end
$var wire 1 :% \SW_0_7|saida[2]~9_combout\ $end
$var wire 1 ;% \processador|ULA1|Add0~10\ $end
$var wire 1 <% \processador|ULA1|Add0~13_sumout\ $end
$var wire 1 =% \processador|ULA1|Add1~10\ $end
$var wire 1 >% \processador|ULA1|Add1~13_sumout\ $end
$var wire 1 ?% \processador|ULA1|saida[3]~3_combout\ $end
$var wire 1 @% \processador|BANCO_REGISTRADORES|registrador~14_q\ $end
$var wire 1 A% \processador|BANCO_REGISTRADORES|registrador~22_q\ $end
$var wire 1 B% \processador|BANCO_REGISTRADORES|registrador~30_q\ $end
$var wire 1 C% \processador|BANCO_REGISTRADORES|registrador~38_q\ $end
$var wire 1 D% \processador|BANCO_REGISTRADORES|registrador~46_combout\ $end
$var wire 1 E% \RAM1|ram~114_q\ $end
$var wire 1 F% \RAM1|ram~18_q\ $end
$var wire 1 G% \RAM1|ram~26_q\ $end
$var wire 1 H% \RAM1|ram~58_q\ $end
$var wire 1 I% \RAM1|ram~536_combout\ $end
$var wire 1 J% \RAM1|ram~34_q\ $end
$var wire 1 K% \RAM1|ram~592_combout\ $end
$var wire 1 L% \RAM1|ram~290_q\ $end
$var wire 1 M% \RAM1|ram~274_q\ $end
$var wire 1 N% \RAM1|ram~537_combout\ $end
$var wire 1 O% \RAM1|ram~522_q\ $end
$var wire 1 P% \RAM1|ram~538_combout\ $end
$var wire 1 Q% \RAM1|ram~539_combout\ $end
$var wire 1 R% \SW_0_7|saida[3]~10_combout\ $end
$var wire 1 S% \processador|ULA1|Add0~14\ $end
$var wire 1 T% \processador|ULA1|Add0~17_sumout\ $end
$var wire 1 U% \processador|ULA1|saida[4]~4_combout\ $end
$var wire 1 V% \processador|BANCO_REGISTRADORES|registrador~15_q\ $end
$var wire 1 W% \processador|BANCO_REGISTRADORES|registrador~23_q\ $end
$var wire 1 X% \processador|BANCO_REGISTRADORES|registrador~31_q\ $end
$var wire 1 Y% \processador|BANCO_REGISTRADORES|registrador~39_q\ $end
$var wire 1 Z% \processador|BANCO_REGISTRADORES|registrador~47_combout\ $end
$var wire 1 [% \processador|ULA1|Add1~14\ $end
$var wire 1 \% \processador|ULA1|Add1~17_sumout\ $end
$var wire 1 ]% \SW[5]~input_o\ $end
$var wire 1 ^% \processador|MUX1|saida_MUX[5]~5_combout\ $end
$var wire 1 _% \ROM1|memROM~34_combout\ $end
$var wire 1 `% \processador|ULA1|Add0~18\ $end
$var wire 1 a% \processador|ULA1|Add0~21_sumout\ $end
$var wire 1 b% \processador|ULA1|saida[5]~5_combout\ $end
$var wire 1 c% \processador|BANCO_REGISTRADORES|registrador~16_q\ $end
$var wire 1 d% \processador|BANCO_REGISTRADORES|registrador~24_q\ $end
$var wire 1 e% \processador|BANCO_REGISTRADORES|registrador~32_q\ $end
$var wire 1 f% \processador|BANCO_REGISTRADORES|registrador~40_q\ $end
$var wire 1 g% \processador|BANCO_REGISTRADORES|registrador~48_combout\ $end
$var wire 1 h% \RAM1|ram~20_q\ $end
$var wire 1 i% \RAM1|ram~276_q\ $end
$var wire 1 j% \RAM1|ram~36_q\ $end
$var wire 1 k% \RAM1|ram~292_q\ $end
$var wire 1 l% \RAM1|ram~545_combout\ $end
$var wire 1 m% \RAM1|ram~546_combout\ $end
$var wire 1 n% \RAM1|ram~116_q\ $end
$var wire 1 o% \RAM1|ram~547_combout\ $end
$var wire 1 p% \RAM1|ram~28_q\ $end
$var wire 1 q% \RAM1|ram~548_combout\ $end
$var wire 1 r% \RAM1|ram~524_q\ $end
$var wire 1 s% \RAM1|ram~60_q\ $end
$var wire 1 t% \RAM1|ram~549_combout\ $end
$var wire 1 u% \RAM1|ram~550_combout\ $end
$var wire 1 v% \SW_0_7|saida[5]~12_combout\ $end
$var wire 1 w% \processador|ULA1|Add1~18\ $end
$var wire 1 x% \processador|ULA1|Add1~21_sumout\ $end
$var wire 1 y% \SW[6]~input_o\ $end
$var wire 1 z% \processador|MUX1|saida_MUX[6]~6_combout\ $end
$var wire 1 {% \ROM1|memROM~35_combout\ $end
$var wire 1 |% \processador|ULA1|Add0~22\ $end
$var wire 1 }% \processador|ULA1|Add0~25_sumout\ $end
$var wire 1 ~% \processador|ULA1|saida[6]~6_combout\ $end
$var wire 1 !& \processador|BANCO_REGISTRADORES|registrador~17_q\ $end
$var wire 1 "& \processador|BANCO_REGISTRADORES|registrador~25_q\ $end
$var wire 1 #& \processador|BANCO_REGISTRADORES|registrador~33_q\ $end
$var wire 1 $& \processador|BANCO_REGISTRADORES|registrador~41_q\ $end
$var wire 1 %& \processador|BANCO_REGISTRADORES|registrador~49_combout\ $end
$var wire 1 && \RAM1|ram~117_q\ $end
$var wire 1 '& \RAM1|ram~21_q\ $end
$var wire 1 (& \RAM1|ram~29_q\ $end
$var wire 1 )& \RAM1|ram~61_q\ $end
$var wire 1 *& \RAM1|ram~551_combout\ $end
$var wire 1 +& \RAM1|ram~37_q\ $end
$var wire 1 ,& \RAM1|ram~584_combout\ $end
$var wire 1 -& \RAM1|ram~277_q\ $end
$var wire 1 .& \RAM1|ram~293_q\ $end
$var wire 1 /& \RAM1|ram~552_combout\ $end
$var wire 1 0& \RAM1|ram~525_q\ $end
$var wire 1 1& \RAM1|ram~553_combout\ $end
$var wire 1 2& \RAM1|ram~554_combout\ $end
$var wire 1 3& \SW_0_7|saida[6]~13_combout\ $end
$var wire 1 4& \processador|ULA1|Add1~22\ $end
$var wire 1 5& \processador|ULA1|Add1~25_sumout\ $end
$var wire 1 6& \RAM1|ram~278_q\ $end
$var wire 1 7& \RAM1|ram~118_q\ $end
$var wire 1 8& \RAM1|ram~22_q\ $end
$var wire 1 9& \RAM1|ram~580_combout\ $end
$var wire 1 :& \RAM1|ram~62_q\ $end
$var wire 1 ;& \RAM1|ram~30_q\ $end
$var wire 1 <& \RAM1|ram~555_combout\ $end
$var wire 1 =& \RAM1|ram~38_q\ $end
$var wire 1 >& \RAM1|ram~294_q\ $end
$var wire 1 ?& \RAM1|ram~556_combout\ $end
$var wire 1 @& \RAM1|ram~526_q\ $end
$var wire 1 A& \RAM1|ram~557_combout\ $end
$var wire 1 B& \RAM1|ram~558_combout\ $end
$var wire 1 C& \SW[7]~input_o\ $end
$var wire 1 D& \processador|MUX1|saida_MUX[7]~7_combout\ $end
$var wire 1 E& \SW_0_7|saida[7]~14_combout\ $end
$var wire 1 F& \processador|ULA1|Add0~26\ $end
$var wire 1 G& \processador|ULA1|Add0~29_sumout\ $end
$var wire 1 H& \processador|ULA1|saida[7]~7_combout\ $end
$var wire 1 I& \processador|BANCO_REGISTRADORES|registrador~18_q\ $end
$var wire 1 J& \processador|BANCO_REGISTRADORES|registrador~26_q\ $end
$var wire 1 K& \processador|BANCO_REGISTRADORES|registrador~34_q\ $end
$var wire 1 L& \processador|BANCO_REGISTRADORES|registrador~42_q\ $end
$var wire 1 M& \processador|BANCO_REGISTRADORES|registrador~50_combout\ $end
$var wire 1 N& \processador|ULA1|Add1~26\ $end
$var wire 1 O& \processador|ULA1|Add1~29_sumout\ $end
$var wire 1 P& \processador|FLAG|DOUT~1_combout\ $end
$var wire 1 Q& \processador|FLAG|DOUT~2_combout\ $end
$var wire 1 R& \processador|FLAG|DOUT~0_combout\ $end
$var wire 1 S& \processador|FLAG|DOUT~q\ $end
$var wire 1 T& \processador|MUX2|Equal1~0_combout\ $end
$var wire 1 U& \processador|incrementaPC|Add0~25_sumout\ $end
$var wire 1 V& \processador|MUX2|MUX_OUT[6]~6_combout\ $end
$var wire 1 W& \ROM1|memROM~25_combout\ $end
$var wire 1 X& \ROM1|memROM~26_combout\ $end
$var wire 1 Y& \processador|MUX2|Equal2~0_combout\ $end
$var wire 1 Z& \processador|incrementaPC|Add0~13_sumout\ $end
$var wire 1 [& \processador|MUX2|MUX_OUT[3]~3_combout\ $end
$var wire 1 \& \ROM1|memROM~13_combout\ $end
$var wire 1 ]& \ROM1|memROM~14_combout\ $end
$var wire 1 ^& \processador|incrementaPC|Add0~9_sumout\ $end
$var wire 1 _& \processador|MUX2|MUX_OUT[2]~2_combout\ $end
$var wire 1 `& \ROM1|memROM~11_combout\ $end
$var wire 1 a& \ROM1|memROM~12_combout\ $end
$var wire 1 b& \processador|incrementaPC|Add0~5_sumout\ $end
$var wire 1 c& \processador|MUX2|MUX_OUT[1]~1_combout\ $end
$var wire 1 d& \ROM1|memROM~18_combout\ $end
$var wire 1 e& \ROM1|memROM~19_combout\ $end
$var wire 1 f& \processador|incrementaPC|Add0~21_sumout\ $end
$var wire 1 g& \processador|MUX2|MUX_OUT[5]~5_combout\ $end
$var wire 1 h& \ROM1|memROM~1_combout\ $end
$var wire 1 i& \ROM1|memROM~10_combout\ $end
$var wire 1 j& \processador|incrementaPC|Add0~1_sumout\ $end
$var wire 1 k& \processador|MUX2|MUX_OUT[0]~0_combout\ $end
$var wire 1 l& \ROM1|memROM~8_combout\ $end
$var wire 1 m& \ROM1|memROM~17_combout\ $end
$var wire 1 n& \processador|incrementaPC|Add0~17_sumout\ $end
$var wire 1 o& \processador|MUX2|MUX_OUT[4]~4_combout\ $end
$var wire 1 p& \ROM1|memROM~4_combout\ $end
$var wire 1 q& \ROM1|memROM~21_combout\ $end
$var wire 1 r& \processador|incrementaPC|Add0~30\ $end
$var wire 1 s& \processador|incrementaPC|Add0~33_sumout\ $end
$var wire 1 t& \processador|MUX2|MUX_OUT[8]~8_combout\ $end
$var wire 1 u& \decoderBloco|Equal7~0_combout\ $end
$var wire 1 v& \RAM1|dado_out~0_combout\ $end
$var wire 1 w& \KEY_3|saida[0]~8_combout\ $end
$var wire 1 x& \SW_0_7|saida[1]~8_combout\ $end
$var wire 1 y& \logica_Seven_Seg|comb~0_combout\ $end
$var wire 1 z& \logica_LED|comb~0_combout\ $end
$var wire 1 {& \logica_Seven_Seg|comb~1_combout\ $end
$var wire 1 |& \logica_LED|FlipFlop1|DOUT~0_combout\ $end
$var wire 1 }& \logica_LED|FlipFlop1|DOUT~q\ $end
$var wire 1 ~& \logica_LED|FlipFlop2|DOUT~0_combout\ $end
$var wire 1 !' \logica_LED|FlipFlop2|DOUT~q\ $end
$var wire 1 "' \logica_Seven_Seg|comb~3_combout\ $end
$var wire 1 #' \logica_Seven_Seg|H0|rascSaida7seg[0]~0_combout\ $end
$var wire 1 $' \logica_Seven_Seg|H0|rascSaida7seg[1]~1_combout\ $end
$var wire 1 %' \logica_Seven_Seg|H0|rascSaida7seg[2]~2_combout\ $end
$var wire 1 &' \logica_Seven_Seg|H0|rascSaida7seg[3]~3_combout\ $end
$var wire 1 '' \logica_Seven_Seg|H0|rascSaida7seg[4]~4_combout\ $end
$var wire 1 (' \logica_Seven_Seg|H0|rascSaida7seg[5]~5_combout\ $end
$var wire 1 )' \logica_Seven_Seg|H0|rascSaida7seg[6]~6_combout\ $end
$var wire 1 *' \logica_Seven_Seg|comb~4_combout\ $end
$var wire 1 +' \logica_Seven_Seg|H2|rascSaida7seg[0]~0_combout\ $end
$var wire 1 ,' \logica_Seven_Seg|H2|rascSaida7seg[1]~1_combout\ $end
$var wire 1 -' \logica_Seven_Seg|H2|rascSaida7seg[2]~2_combout\ $end
$var wire 1 .' \logica_Seven_Seg|H2|rascSaida7seg[3]~3_combout\ $end
$var wire 1 /' \logica_Seven_Seg|H2|rascSaida7seg[4]~4_combout\ $end
$var wire 1 0' \logica_Seven_Seg|H2|rascSaida7seg[5]~5_combout\ $end
$var wire 1 1' \logica_Seven_Seg|H2|rascSaida7seg[6]~6_combout\ $end
$var wire 1 2' \logica_Seven_Seg|comb~5_combout\ $end
$var wire 1 3' \logica_Seven_Seg|H3|rascSaida7seg[0]~0_combout\ $end
$var wire 1 4' \logica_Seven_Seg|H3|rascSaida7seg[1]~1_combout\ $end
$var wire 1 5' \logica_Seven_Seg|H3|rascSaida7seg[2]~2_combout\ $end
$var wire 1 6' \logica_Seven_Seg|H3|rascSaida7seg[3]~3_combout\ $end
$var wire 1 7' \logica_Seven_Seg|H3|rascSaida7seg[4]~4_combout\ $end
$var wire 1 8' \logica_Seven_Seg|H3|rascSaida7seg[5]~5_combout\ $end
$var wire 1 9' \logica_Seven_Seg|H3|rascSaida7seg[6]~6_combout\ $end
$var wire 1 :' \decoderBloco|Equal3~0_combout\ $end
$var wire 1 ;' \logica_Seven_Seg|comb~6_combout\ $end
$var wire 1 <' \logica_Seven_Seg|H4|rascSaida7seg[0]~0_combout\ $end
$var wire 1 =' \logica_Seven_Seg|H4|rascSaida7seg[1]~1_combout\ $end
$var wire 1 >' \logica_Seven_Seg|H4|rascSaida7seg[2]~2_combout\ $end
$var wire 1 ?' \logica_Seven_Seg|H4|rascSaida7seg[3]~3_combout\ $end
$var wire 1 @' \logica_Seven_Seg|H4|rascSaida7seg[4]~4_combout\ $end
$var wire 1 A' \logica_Seven_Seg|H4|rascSaida7seg[5]~5_combout\ $end
$var wire 1 B' \logica_Seven_Seg|H4|rascSaida7seg[6]~6_combout\ $end
$var wire 1 C' \logica_Seven_Seg|REG3|DOUT\ [3] $end
$var wire 1 D' \logica_Seven_Seg|REG3|DOUT\ [2] $end
$var wire 1 E' \logica_Seven_Seg|REG3|DOUT\ [1] $end
$var wire 1 F' \logica_Seven_Seg|REG3|DOUT\ [0] $end
$var wire 1 G' \logica_Seven_Seg|REG0|DOUT\ [3] $end
$var wire 1 H' \logica_Seven_Seg|REG0|DOUT\ [2] $end
$var wire 1 I' \logica_Seven_Seg|REG0|DOUT\ [1] $end
$var wire 1 J' \logica_Seven_Seg|REG0|DOUT\ [0] $end
$var wire 1 K' \processador|PC|DOUT\ [8] $end
$var wire 1 L' \processador|PC|DOUT\ [7] $end
$var wire 1 M' \processador|PC|DOUT\ [6] $end
$var wire 1 N' \processador|PC|DOUT\ [5] $end
$var wire 1 O' \processador|PC|DOUT\ [4] $end
$var wire 1 P' \processador|PC|DOUT\ [3] $end
$var wire 1 Q' \processador|PC|DOUT\ [2] $end
$var wire 1 R' \processador|PC|DOUT\ [1] $end
$var wire 1 S' \processador|PC|DOUT\ [0] $end
$var wire 1 T' \logica_LED|REG_LEDS|DOUT\ [7] $end
$var wire 1 U' \logica_LED|REG_LEDS|DOUT\ [6] $end
$var wire 1 V' \logica_LED|REG_LEDS|DOUT\ [5] $end
$var wire 1 W' \logica_LED|REG_LEDS|DOUT\ [4] $end
$var wire 1 X' \logica_LED|REG_LEDS|DOUT\ [3] $end
$var wire 1 Y' \logica_LED|REG_LEDS|DOUT\ [2] $end
$var wire 1 Z' \logica_LED|REG_LEDS|DOUT\ [1] $end
$var wire 1 [' \logica_LED|REG_LEDS|DOUT\ [0] $end
$var wire 1 \' \processador|REG_RET|DOUT\ [8] $end
$var wire 1 ]' \processador|REG_RET|DOUT\ [7] $end
$var wire 1 ^' \processador|REG_RET|DOUT\ [6] $end
$var wire 1 _' \processador|REG_RET|DOUT\ [5] $end
$var wire 1 `' \processador|REG_RET|DOUT\ [4] $end
$var wire 1 a' \processador|REG_RET|DOUT\ [3] $end
$var wire 1 b' \processador|REG_RET|DOUT\ [2] $end
$var wire 1 c' \processador|REG_RET|DOUT\ [1] $end
$var wire 1 d' \processador|REG_RET|DOUT\ [0] $end
$var wire 1 e' \logica_Seven_Seg|REG2|DOUT\ [3] $end
$var wire 1 f' \logica_Seven_Seg|REG2|DOUT\ [2] $end
$var wire 1 g' \logica_Seven_Seg|REG2|DOUT\ [1] $end
$var wire 1 h' \logica_Seven_Seg|REG2|DOUT\ [0] $end
$var wire 1 i' \logica_Seven_Seg|REG4|DOUT\ [3] $end
$var wire 1 j' \logica_Seven_Seg|REG4|DOUT\ [2] $end
$var wire 1 k' \logica_Seven_Seg|REG4|DOUT\ [1] $end
$var wire 1 l' \logica_Seven_Seg|REG4|DOUT\ [0] $end
$var wire 1 m' \ROM1|ALT_INV_memROM~8_combout\ $end
$var wire 1 n' \ROM1|ALT_INV_memROM~7_combout\ $end
$var wire 1 o' \ROM1|ALT_INV_memROM~6_combout\ $end
$var wire 1 p' \processador|BANCO_REGISTRADORES|ALT_INV_registrador~50_combout\ $end
$var wire 1 q' \processador|BANCO_REGISTRADORES|ALT_INV_registrador~42_q\ $end
$var wire 1 r' \processador|BANCO_REGISTRADORES|ALT_INV_registrador~34_q\ $end
$var wire 1 s' \processador|BANCO_REGISTRADORES|ALT_INV_registrador~26_q\ $end
$var wire 1 t' \processador|BANCO_REGISTRADORES|ALT_INV_registrador~18_q\ $end
$var wire 1 u' \processador|BANCO_REGISTRADORES|ALT_INV_registrador~49_combout\ $end
$var wire 1 v' \processador|BANCO_REGISTRADORES|ALT_INV_registrador~41_q\ $end
$var wire 1 w' \processador|BANCO_REGISTRADORES|ALT_INV_registrador~33_q\ $end
$var wire 1 x' \processador|BANCO_REGISTRADORES|ALT_INV_registrador~25_q\ $end
$var wire 1 y' \processador|BANCO_REGISTRADORES|ALT_INV_registrador~17_q\ $end
$var wire 1 z' \processador|BANCO_REGISTRADORES|ALT_INV_registrador~48_combout\ $end
$var wire 1 {' \processador|BANCO_REGISTRADORES|ALT_INV_registrador~40_q\ $end
$var wire 1 |' \processador|BANCO_REGISTRADORES|ALT_INV_registrador~32_q\ $end
$var wire 1 }' \processador|BANCO_REGISTRADORES|ALT_INV_registrador~24_q\ $end
$var wire 1 ~' \processador|BANCO_REGISTRADORES|ALT_INV_registrador~16_q\ $end
$var wire 1 !( \processador|BANCO_REGISTRADORES|ALT_INV_registrador~47_combout\ $end
$var wire 1 "( \processador|BANCO_REGISTRADORES|ALT_INV_registrador~39_q\ $end
$var wire 1 #( \processador|BANCO_REGISTRADORES|ALT_INV_registrador~31_q\ $end
$var wire 1 $( \processador|BANCO_REGISTRADORES|ALT_INV_registrador~23_q\ $end
$var wire 1 %( \processador|BANCO_REGISTRADORES|ALT_INV_registrador~15_q\ $end
$var wire 1 &( \processador|BANCO_REGISTRADORES|ALT_INV_registrador~46_combout\ $end
$var wire 1 '( \processador|BANCO_REGISTRADORES|ALT_INV_registrador~38_q\ $end
$var wire 1 (( \processador|BANCO_REGISTRADORES|ALT_INV_registrador~30_q\ $end
$var wire 1 )( \processador|BANCO_REGISTRADORES|ALT_INV_registrador~22_q\ $end
$var wire 1 *( \processador|BANCO_REGISTRADORES|ALT_INV_registrador~14_q\ $end
$var wire 1 +( \processador|BANCO_REGISTRADORES|ALT_INV_registrador~45_combout\ $end
$var wire 1 ,( \processador|BANCO_REGISTRADORES|ALT_INV_registrador~37_q\ $end
$var wire 1 -( \processador|BANCO_REGISTRADORES|ALT_INV_registrador~29_q\ $end
$var wire 1 .( \processador|BANCO_REGISTRADORES|ALT_INV_registrador~21_q\ $end
$var wire 1 /( \processador|BANCO_REGISTRADORES|ALT_INV_registrador~13_q\ $end
$var wire 1 0( \processador|BANCO_REGISTRADORES|ALT_INV_registrador~44_combout\ $end
$var wire 1 1( \processador|BANCO_REGISTRADORES|ALT_INV_registrador~36_q\ $end
$var wire 1 2( \processador|BANCO_REGISTRADORES|ALT_INV_registrador~28_q\ $end
$var wire 1 3( \processador|BANCO_REGISTRADORES|ALT_INV_registrador~20_q\ $end
$var wire 1 4( \processador|BANCO_REGISTRADORES|ALT_INV_registrador~12_q\ $end
$var wire 1 5( \processador|BANCO_REGISTRADORES|ALT_INV_registrador~43_combout\ $end
$var wire 1 6( \ROM1|ALT_INV_memROM~5_combout\ $end
$var wire 1 7( \ROM1|ALT_INV_memROM~4_combout\ $end
$var wire 1 8( \ROM1|ALT_INV_memROM~3_combout\ $end
$var wire 1 9( \ROM1|ALT_INV_memROM~2_combout\ $end
$var wire 1 :( \ROM1|ALT_INV_memROM~1_combout\ $end
$var wire 1 ;( \ROM1|ALT_INV_memROM~0_combout\ $end
$var wire 1 <( \processador|BANCO_REGISTRADORES|ALT_INV_registrador~35_q\ $end
$var wire 1 =( \processador|BANCO_REGISTRADORES|ALT_INV_registrador~27_q\ $end
$var wire 1 >( \processador|BANCO_REGISTRADORES|ALT_INV_registrador~19_q\ $end
$var wire 1 ?( \processador|BANCO_REGISTRADORES|ALT_INV_registrador~11_q\ $end
$var wire 1 @( \logica_LED|FlipFlop2|ALT_INV_DOUT~q\ $end
$var wire 1 A( \logica_LED|FlipFlop1|ALT_INV_DOUT~q\ $end
$var wire 1 B( \RAM1|ALT_INV_ram~600_combout\ $end
$var wire 1 C( \RAM1|ALT_INV_ram~596_combout\ $end
$var wire 1 D( \RAM1|ALT_INV_ram~592_combout\ $end
$var wire 1 E( \RAM1|ALT_INV_ram~588_combout\ $end
$var wire 1 F( \RAM1|ALT_INV_ram~584_combout\ $end
$var wire 1 G( \RAM1|ALT_INV_ram~580_combout\ $end
$var wire 1 H( \processador|ULA1|ALT_INV_Add1~29_sumout\ $end
$var wire 1 I( \processador|ULA1|ALT_INV_Add0~29_sumout\ $end
$var wire 1 J( \processador|ULA1|ALT_INV_Add1~25_sumout\ $end
$var wire 1 K( \processador|ULA1|ALT_INV_Add0~25_sumout\ $end
$var wire 1 L( \processador|ULA1|ALT_INV_Add1~21_sumout\ $end
$var wire 1 M( \processador|ULA1|ALT_INV_Add0~21_sumout\ $end
$var wire 1 N( \processador|ULA1|ALT_INV_Add1~17_sumout\ $end
$var wire 1 O( \processador|ULA1|ALT_INV_Add0~17_sumout\ $end
$var wire 1 P( \processador|ULA1|ALT_INV_Add1~13_sumout\ $end
$var wire 1 Q( \processador|ULA1|ALT_INV_Add0~13_sumout\ $end
$var wire 1 R( \processador|ULA1|ALT_INV_Add1~9_sumout\ $end
$var wire 1 S( \processador|ULA1|ALT_INV_Add0~9_sumout\ $end
$var wire 1 T( \processador|ULA1|ALT_INV_Add1~5_sumout\ $end
$var wire 1 U( \processador|ULA1|ALT_INV_Add0~5_sumout\ $end
$var wire 1 V( \processador|ULA1|ALT_INV_Add1~1_sumout\ $end
$var wire 1 W( \processador|ULA1|ALT_INV_Add0~1_sumout\ $end
$var wire 1 X( \processador|incrementaPC|ALT_INV_Add0~33_sumout\ $end
$var wire 1 Y( \processador|incrementaPC|ALT_INV_Add0~29_sumout\ $end
$var wire 1 Z( \processador|incrementaPC|ALT_INV_Add0~25_sumout\ $end
$var wire 1 [( \processador|incrementaPC|ALT_INV_Add0~21_sumout\ $end
$var wire 1 \( \processador|incrementaPC|ALT_INV_Add0~17_sumout\ $end
$var wire 1 ]( \processador|incrementaPC|ALT_INV_Add0~13_sumout\ $end
$var wire 1 ^( \processador|incrementaPC|ALT_INV_Add0~9_sumout\ $end
$var wire 1 _( \processador|incrementaPC|ALT_INV_Add0~5_sumout\ $end
$var wire 1 `( \processador|incrementaPC|ALT_INV_Add0~1_sumout\ $end
$var wire 1 a( \processador|PC|ALT_INV_DOUT\ [8] $end
$var wire 1 b( \processador|PC|ALT_INV_DOUT\ [7] $end
$var wire 1 c( \processador|PC|ALT_INV_DOUT\ [6] $end
$var wire 1 d( \processador|PC|ALT_INV_DOUT\ [5] $end
$var wire 1 e( \processador|PC|ALT_INV_DOUT\ [4] $end
$var wire 1 f( \processador|PC|ALT_INV_DOUT\ [3] $end
$var wire 1 g( \processador|PC|ALT_INV_DOUT\ [2] $end
$var wire 1 h( \processador|PC|ALT_INV_DOUT\ [1] $end
$var wire 1 i( \processador|PC|ALT_INV_DOUT\ [0] $end
$var wire 1 j( \processador|MUX1|ALT_INV_saida_MUX[0]~0_combout\ $end
$var wire 1 k( \KEY_3|ALT_INV_saida[0]~7_combout\ $end
$var wire 1 l( \KEY_3|ALT_INV_saida[0]~6_combout\ $end
$var wire 1 m( \KEY_3|ALT_INV_saida[0]~5_combout\ $end
$var wire 1 n( \KEY_3|ALT_INV_saida[0]~4_combout\ $end
$var wire 1 o( \FF_DEBOUNCER_2|ALT_INV_DOUT~q\ $end
$var wire 1 p( \KEY_3|ALT_INV_saida[0]~3_combout\ $end
$var wire 1 q( \logica_Seven_Seg|ALT_INV_comb~2_combout\ $end
$var wire 1 r( \FF_DEBOUNCER_0|ALT_INV_DOUT~q\ $end
$var wire 1 s( \KEY_3|ALT_INV_saida[0]~2_combout\ $end
$var wire 1 t( \ALT_INV_comb~1_combout\ $end
$var wire 1 u( \KEY_3|ALT_INV_saida[0]~1_combout\ $end
$var wire 1 v( \RAM1|ALT_INV_ram~527_combout\ $end
$var wire 1 w( \RAM1|ALT_INV_ram~519_q\ $end
$var wire 1 x( \RAM1|ALT_INV_ram~287_q\ $end
$var wire 1 y( \RAM1|ALT_INV_ram~271_q\ $end
$var wire 1 z( \RAM1|ALT_INV_ram~31_q\ $end
$var wire 1 {( \RAM1|ALT_INV_ram~111_q\ $end
$var wire 1 |( \RAM1|ALT_INV_ram~55_q\ $end
$var wire 1 }( \RAM1|ALT_INV_ram~23_q\ $end
$var wire 1 ~( \RAM1|ALT_INV_ram~15_q\ $end
$var wire 1 !) \RAM1|ALT_INV_dado_out~0_combout\ $end
$var wire 1 ") \processador|decoderInstru1|ALT_INV_saida~4_combout\ $end
$var wire 1 #) \processador|decoderInstru1|ALT_INV_saida~3_combout\ $end
$var wire 1 $) \processador|decoderInstru1|ALT_INV_saida[4]~2_combout\ $end
$var wire 1 %) \processador|decoderInstru1|ALT_INV_saida~1_combout\ $end
$var wire 1 &) \processador|decoderInstru1|ALT_INV_saida~0_combout\ $end
$var wire 1 ') \ALT_INV_RESET_510~0_combout\ $end
$var wire 1 () \logica_Seven_Seg|ALT_INV_comb~1_combout\ $end
$var wire 1 )) \logica_Seven_Seg|ALT_INV_comb~0_combout\ $end
$var wire 1 *) \ALT_INV_comb~0_combout\ $end
$var wire 1 +) \processador|decoderInstru1|ALT_INV_Equal11~0_combout\ $end
$var wire 1 ,) \processador|REG_RET|ALT_INV_DOUT\ [8] $end
$var wire 1 -) \processador|REG_RET|ALT_INV_DOUT\ [7] $end
$var wire 1 .) \processador|REG_RET|ALT_INV_DOUT\ [6] $end
$var wire 1 /) \processador|REG_RET|ALT_INV_DOUT\ [5] $end
$var wire 1 0) \processador|REG_RET|ALT_INV_DOUT\ [4] $end
$var wire 1 1) \processador|REG_RET|ALT_INV_DOUT\ [3] $end
$var wire 1 2) \processador|REG_RET|ALT_INV_DOUT\ [2] $end
$var wire 1 3) \processador|REG_RET|ALT_INV_DOUT\ [1] $end
$var wire 1 4) \processador|REG_RET|ALT_INV_DOUT\ [0] $end
$var wire 1 5) \processador|MUX2|ALT_INV_Equal1~0_combout\ $end
$var wire 1 6) \processador|MUX2|ALT_INV_Equal2~0_combout\ $end
$var wire 1 7) \processador|FLAG|ALT_INV_DOUT~q\ $end
$var wire 1 8) \ROM1|ALT_INV_memROM~29_combout\ $end
$var wire 1 9) \ROM1|ALT_INV_memROM~28_combout\ $end
$var wire 1 :) \ROM1|ALT_INV_memROM~27_combout\ $end
$var wire 1 ;) \ROM1|ALT_INV_memROM~26_combout\ $end
$var wire 1 <) \ROM1|ALT_INV_memROM~25_combout\ $end
$var wire 1 =) \ROM1|ALT_INV_memROM~24_combout\ $end
$var wire 1 >) \ROM1|ALT_INV_memROM~23_combout\ $end
$var wire 1 ?) \ROM1|ALT_INV_memROM~22_combout\ $end
$var wire 1 @) \logica_Seven_Seg|REG4|ALT_INV_DOUT\ [3] $end
$var wire 1 A) \logica_Seven_Seg|REG4|ALT_INV_DOUT\ [2] $end
$var wire 1 B) \logica_Seven_Seg|REG4|ALT_INV_DOUT\ [1] $end
$var wire 1 C) \logica_Seven_Seg|REG4|ALT_INV_DOUT\ [0] $end
$var wire 1 D) \logica_Seven_Seg|REG3|ALT_INV_DOUT\ [3] $end
$var wire 1 E) \logica_Seven_Seg|REG3|ALT_INV_DOUT\ [2] $end
$var wire 1 F) \logica_Seven_Seg|REG3|ALT_INV_DOUT\ [1] $end
$var wire 1 G) \logica_Seven_Seg|REG3|ALT_INV_DOUT\ [0] $end
$var wire 1 H) \logica_Seven_Seg|REG2|ALT_INV_DOUT\ [3] $end
$var wire 1 I) \logica_Seven_Seg|REG2|ALT_INV_DOUT\ [2] $end
$var wire 1 J) \logica_Seven_Seg|REG2|ALT_INV_DOUT\ [1] $end
$var wire 1 K) \logica_Seven_Seg|REG2|ALT_INV_DOUT\ [0] $end
$var wire 1 L) \logica_Seven_Seg|REG0|ALT_INV_DOUT\ [3] $end
$var wire 1 M) \logica_Seven_Seg|REG0|ALT_INV_DOUT\ [2] $end
$var wire 1 N) \logica_Seven_Seg|REG0|ALT_INV_DOUT\ [1] $end
$var wire 1 O) \logica_Seven_Seg|REG0|ALT_INV_DOUT\ [0] $end
$var wire 1 P) \ROM1|ALT_INV_memROM~21_combout\ $end
$var wire 1 Q) \ROM1|ALT_INV_memROM~20_combout\ $end
$var wire 1 R) \ROM1|ALT_INV_memROM~19_combout\ $end
$var wire 1 S) \ROM1|ALT_INV_memROM~18_combout\ $end
$var wire 1 T) \ROM1|ALT_INV_memROM~17_combout\ $end
$var wire 1 U) \ROM1|ALT_INV_memROM~16_combout\ $end
$var wire 1 V) \ROM1|ALT_INV_memROM~15_combout\ $end
$var wire 1 W) \ROM1|ALT_INV_memROM~14_combout\ $end
$var wire 1 X) \ROM1|ALT_INV_memROM~13_combout\ $end
$var wire 1 Y) \ROM1|ALT_INV_memROM~12_combout\ $end
$var wire 1 Z) \ROM1|ALT_INV_memROM~11_combout\ $end
$var wire 1 [) \ROM1|ALT_INV_memROM~10_combout\ $end
$var wire 1 \) \ROM1|ALT_INV_memROM~9_combout\ $end
$var wire 1 ]) \decoderBloco|ALT_INV_Equal7~0_combout\ $end
$var wire 1 ^) \RAM1|ALT_INV_ram~561_combout\ $end
$var wire 1 _) \RAM1|ALT_INV_ram~559_combout\ $end
$var wire 1 `) \decoderBloco|ALT_INV_Equal3~0_combout\ $end
$var wire 1 a) \ALT_INV_comb~3_combout\ $end
$var wire 1 b) \SW_0_7|ALT_INV_saida[7]~14_combout\ $end
$var wire 1 c) \SW_0_7|ALT_INV_saida[6]~13_combout\ $end
$var wire 1 d) \SW_0_7|ALT_INV_saida[5]~12_combout\ $end
$var wire 1 e) \SW_0_7|ALT_INV_saida[4]~11_combout\ $end
$var wire 1 f) \SW_0_7|ALT_INV_saida[3]~10_combout\ $end
$var wire 1 g) \SW_0_7|ALT_INV_saida[2]~9_combout\ $end
$var wire 1 h) \SW_0_7|ALT_INV_saida[1]~7_combout\ $end
$var wire 1 i) \processador|MUX1|ALT_INV_saida_MUX[7]~7_combout\ $end
$var wire 1 j) \RAM1|ALT_INV_ram~558_combout\ $end
$var wire 1 k) \RAM1|ALT_INV_ram~557_combout\ $end
$var wire 1 l) \RAM1|ALT_INV_ram~526_q\ $end
$var wire 1 m) \RAM1|ALT_INV_ram~556_combout\ $end
$var wire 1 n) \RAM1|ALT_INV_ram~294_q\ $end
$var wire 1 o) \RAM1|ALT_INV_ram~38_q\ $end
$var wire 1 p) \RAM1|ALT_INV_ram~555_combout\ $end
$var wire 1 q) \RAM1|ALT_INV_ram~62_q\ $end
$var wire 1 r) \RAM1|ALT_INV_ram~30_q\ $end
$var wire 1 s) \RAM1|ALT_INV_ram~118_q\ $end
$var wire 1 t) \RAM1|ALT_INV_ram~278_q\ $end
$var wire 1 u) \RAM1|ALT_INV_ram~22_q\ $end
$var wire 1 v) \processador|MUX1|ALT_INV_saida_MUX[6]~6_combout\ $end
$var wire 1 w) \RAM1|ALT_INV_ram~554_combout\ $end
$var wire 1 x) \RAM1|ALT_INV_ram~553_combout\ $end
$var wire 1 y) \RAM1|ALT_INV_ram~525_q\ $end
$var wire 1 z) \RAM1|ALT_INV_ram~552_combout\ $end
$var wire 1 {) \RAM1|ALT_INV_ram~293_q\ $end
$var wire 1 |) \RAM1|ALT_INV_ram~277_q\ $end
$var wire 1 }) \RAM1|ALT_INV_ram~117_q\ $end
$var wire 1 ~) \RAM1|ALT_INV_ram~37_q\ $end
$var wire 1 !* \RAM1|ALT_INV_ram~551_combout\ $end
$var wire 1 "* \RAM1|ALT_INV_ram~61_q\ $end
$var wire 1 #* \RAM1|ALT_INV_ram~29_q\ $end
$var wire 1 $* \RAM1|ALT_INV_ram~21_q\ $end
$var wire 1 %* \processador|MUX1|ALT_INV_saida_MUX[5]~5_combout\ $end
$var wire 1 &* \RAM1|ALT_INV_ram~550_combout\ $end
$var wire 1 '* \RAM1|ALT_INV_ram~549_combout\ $end
$var wire 1 (* \RAM1|ALT_INV_ram~524_q\ $end
$var wire 1 )* \RAM1|ALT_INV_ram~60_q\ $end
$var wire 1 ** \RAM1|ALT_INV_ram~548_combout\ $end
$var wire 1 +* \RAM1|ALT_INV_ram~28_q\ $end
$var wire 1 ,* \RAM1|ALT_INV_ram~547_combout\ $end
$var wire 1 -* \RAM1|ALT_INV_ram~116_q\ $end
$var wire 1 .* \RAM1|ALT_INV_ram~546_combout\ $end
$var wire 1 /* \RAM1|ALT_INV_ram~545_combout\ $end
$var wire 1 0* \RAM1|ALT_INV_ram~292_q\ $end
$var wire 1 1* \RAM1|ALT_INV_ram~36_q\ $end
$var wire 1 2* \RAM1|ALT_INV_ram~276_q\ $end
$var wire 1 3* \RAM1|ALT_INV_ram~20_q\ $end
$var wire 1 4* \processador|MUX1|ALT_INV_saida_MUX[4]~4_combout\ $end
$var wire 1 5* \RAM1|ALT_INV_ram~544_combout\ $end
$var wire 1 6* \RAM1|ALT_INV_ram~543_combout\ $end
$var wire 1 7* \RAM1|ALT_INV_ram~523_q\ $end
$var wire 1 8* \RAM1|ALT_INV_ram~291_q\ $end
$var wire 1 9* \RAM1|ALT_INV_ram~542_combout\ $end
$var wire 1 :* \RAM1|ALT_INV_ram~35_q\ $end
$var wire 1 ;* \RAM1|ALT_INV_ram~541_combout\ $end
$var wire 1 <* \RAM1|ALT_INV_ram~275_q\ $end
$var wire 1 =* \RAM1|ALT_INV_ram~115_q\ $end
$var wire 1 >* \RAM1|ALT_INV_ram~59_q\ $end
$var wire 1 ?* \RAM1|ALT_INV_ram~540_combout\ $end
$var wire 1 @* \RAM1|ALT_INV_ram~27_q\ $end
$var wire 1 A* \RAM1|ALT_INV_ram~19_q\ $end
$var wire 1 B* \processador|MUX1|ALT_INV_saida_MUX[3]~3_combout\ $end
$var wire 1 C* \RAM1|ALT_INV_ram~539_combout\ $end
$var wire 1 D* \RAM1|ALT_INV_ram~538_combout\ $end
$var wire 1 E* \RAM1|ALT_INV_ram~522_q\ $end
$var wire 1 F* \RAM1|ALT_INV_ram~537_combout\ $end
$var wire 1 G* \RAM1|ALT_INV_ram~290_q\ $end
$var wire 1 H* \RAM1|ALT_INV_ram~274_q\ $end
$var wire 1 I* \RAM1|ALT_INV_ram~114_q\ $end
$var wire 1 J* \RAM1|ALT_INV_ram~34_q\ $end
$var wire 1 K* \RAM1|ALT_INV_ram~536_combout\ $end
$var wire 1 L* \RAM1|ALT_INV_ram~58_q\ $end
$var wire 1 M* \RAM1|ALT_INV_ram~26_q\ $end
$var wire 1 N* \RAM1|ALT_INV_ram~18_q\ $end
$var wire 1 O* \processador|MUX1|ALT_INV_saida_MUX[2]~2_combout\ $end
$var wire 1 P* \RAM1|ALT_INV_ram~535_combout\ $end
$var wire 1 Q* \RAM1|ALT_INV_ram~534_combout\ $end
$var wire 1 R* \RAM1|ALT_INV_ram~521_q\ $end
$var wire 1 S* \RAM1|ALT_INV_ram~533_combout\ $end
$var wire 1 T* \RAM1|ALT_INV_ram~57_q\ $end
$var wire 1 U* \RAM1|ALT_INV_ram~25_q\ $end
$var wire 1 V* \RAM1|ALT_INV_ram~532_combout\ $end
$var wire 1 W* \RAM1|ALT_INV_ram~289_q\ $end
$var wire 1 X* \RAM1|ALT_INV_ram~273_q\ $end
$var wire 1 Y* \RAM1|ALT_INV_ram~113_q\ $end
$var wire 1 Z* \RAM1|ALT_INV_ram~33_q\ $end
$var wire 1 [* \RAM1|ALT_INV_ram~17_q\ $end
$var wire 1 \* \processador|MUX1|ALT_INV_saida_MUX[1]~1_combout\ $end
$var wire 1 ]* \RAM1|ALT_INV_ram~531_combout\ $end
$var wire 1 ^* \RAM1|ALT_INV_ram~530_combout\ $end
$var wire 1 _* \RAM1|ALT_INV_ram~520_q\ $end
$var wire 1 `* \RAM1|ALT_INV_ram~529_combout\ $end
$var wire 1 a* \RAM1|ALT_INV_ram~56_q\ $end
$var wire 1 b* \RAM1|ALT_INV_ram~112_q\ $end
$var wire 1 c* \RAM1|ALT_INV_ram~528_combout\ $end
$var wire 1 d* \RAM1|ALT_INV_ram~288_q\ $end
$var wire 1 e* \RAM1|ALT_INV_ram~272_q\ $end
$var wire 1 f* \RAM1|ALT_INV_ram~24_q\ $end
$var wire 1 g* \RAM1|ALT_INV_ram~32_q\ $end
$var wire 1 h* \RAM1|ALT_INV_ram~16_q\ $end
$var wire 1 i* \ALT_INV_comb~2_combout\ $end
$var wire 1 j* \ALT_INV_SW[1]~input_o\ $end
$var wire 1 k* \ALT_INV_SW[8]~input_o\ $end
$var wire 1 l* \ALT_INV_SW[0]~input_o\ $end
$var wire 1 m* \ALT_INV_SW[9]~input_o\ $end
$var wire 1 n* \ALT_INV_FPGA_RESET_N~input_o\ $end
$var wire 1 o* \processador|FLAG|ALT_INV_DOUT~2_combout\ $end
$var wire 1 p* \processador|FLAG|ALT_INV_DOUT~1_combout\ $end
$var wire 1 q* \ROM1|ALT_INV_memROM~36_combout\ $end
$var wire 1 r* \RAM1|ALT_INV_ram~579_combout\ $end
$var wire 1 s* \RAM1|ALT_INV_ram~578_combout\ $end
$var wire 1 t* \RAM1|ALT_INV_ram~577_combout\ $end
$var wire 1 u* \RAM1|ALT_INV_ram~576_combout\ $end
$var wire 1 v* \RAM1|ALT_INV_ram~575_combout\ $end
$var wire 1 w* \ROM1|ALT_INV_memROM~35_combout\ $end
$var wire 1 x* \ROM1|ALT_INV_memROM~34_combout\ $end
$var wire 1 y* \ROM1|ALT_INV_memROM~33_combout\ $end
$var wire 1 z* \ROM1|ALT_INV_memROM~32_combout\ $end
$var wire 1 {* \ROM1|ALT_INV_memROM~31_combout\ $end
$var wire 1 |* \ROM1|ALT_INV_memROM~30_combout\ $end
$var wire 1 }* \KEY_3|ALT_INV_saida[0]~11_combout\ $end
$var wire 1 ~* \KEY_3|ALT_INV_saida[0]~10_combout\ $end
$var wire 1 !+ \SW_8|ALT_INV_saida[0]~0_combout\ $end
$var wire 1 "+ \KEY_2|ALT_INV_saida[0]~0_combout\ $end
$var wire 1 #+ \SW_9|ALT_INV_saida[0]~0_combout\ $end
$var wire 1 $+ \SW_0_7|ALT_INV_saida[0]~15_combout\ $end
$var wire 1 %+ \ALT_INV_RESET_508~1_combout\ $end
$var wire 1 &+ \ALT_INV_RESET_508~0_combout\ $end
$var wire 1 '+ \ALT_INV_RESET_511~2_combout\ $end
$var wire 1 (+ \ALT_INV_RESET_511~1_combout\ $end
$var wire 1 )+ \ALT_INV_RESET_511~0_combout\ $end
$var wire 1 *+ \KEY_3|ALT_INV_saida[0]~9_combout\ $end
$var wire 1 ++ \RAM1|ALT_INV_ram~573_combout\ $end
$var wire 1 ,+ \RAM1|ALT_INV_ram~571_combout\ $end
$var wire 1 -+ \RAM1|ALT_INV_ram~569_combout\ $end
$var wire 1 .+ \RAM1|ALT_INV_ram~567_combout\ $end
$var wire 1 /+ \RAM1|ALT_INV_ram~565_combout\ $end
$var wire 1 0+ \RAM1|ALT_INV_ram~563_combout\ $end
$var wire 1 1+ \ALT_INV_SW[7]~input_o\ $end
$var wire 1 2+ \ALT_INV_SW[6]~input_o\ $end
$var wire 1 3+ \ALT_INV_SW[5]~input_o\ $end
$var wire 1 4+ \ALT_INV_SW[4]~input_o\ $end
$var wire 1 5+ \ALT_INV_SW[3]~input_o\ $end
$var wire 1 6+ \ALT_INV_SW[2]~input_o\ $end
$upscope $end
$upscope $end
$enddefinitions $end
#0
$dumpvars
1!
0$
1%
0,!
1-!
x.!
1/!
10!
11!
12!
13!
14!
15!
0D!
1`!
0@"
0A"
zB"
zC"
zD"
zE"
zF"
zG"
zH"
zI"
0J"
0K"
0L"
0M"
0N"
0O"
0P"
0Q"
0R"
0S"
0T"
0U"
0V"
0W"
0X"
0Y"
0Z"
0["
0\"
0]"
0^"
0_"
0`"
0a"
0b"
0c"
0d"
1e"
0f"
0g"
0h"
0i"
0j"
0k"
0l"
0m"
0n"
0o"
0p"
0q"
0r"
0s"
0t"
0u"
0v"
1w"
0x"
0y"
0z"
0{"
0|"
0}"
1~"
0!#
0"#
0##
0$#
0%#
0&#
1'#
0(#
0)#
0*#
0+#
0,#
0-#
1.#
0/#
00#
01#
02#
03#
04#
15#
06#
07#
08#
09#
0:#
0;#
1<#
1=#
0>#
0?#
1@#
0A#
0B#
0C#
0D#
0E#
0F#
0G#
0H#
0I#
0J#
0K#
0L#
0M#
0N#
0O#
0P#
0Q#
1R#
1S#
0T#
0U#
0V#
0W#
0X#
0Y#
0Z#
0[#
0\#
0]#
0^#
0_#
0`#
0a#
0b#
0c#
0d#
0e#
0f#
0g#
0h#
0i#
0j#
0k#
0l#
0m#
0n#
0o#
0p#
0q#
0r#
0s#
0t#
0u#
0v#
0w#
0x#
0y#
0z#
0{#
0|#
1}#
1~#
0!$
1"$
0#$
0$$
1%$
0&$
0'$
1($
0)$
0*$
0+$
0,$
0-$
0.$
0/$
00$
01$
02$
03$
04$
05$
06$
07$
08$
09$
0:$
0;$
0<$
0=$
0>$
1?$
0@$
1A$
0B$
0C$
1D$
0E$
0F$
0G$
0H$
1I$
0J$
0K$
0L$
0M$
0N$
0O$
0P$
0Q$
0R$
0S$
0T$
0U$
0V$
0W$
0X$
1Y$
0Z$
0[$
0\$
0]$
0^$
0_$
0`$
0a$
0b$
0c$
0d$
0e$
0f$
1g$
1h$
0i$
0j$
1k$
0l$
0m$
0n$
0o$
0p$
0q$
0r$
0s$
0t$
0u$
0v$
0w$
0x$
0y$
0z$
0{$
0|$
0}$
0~$
0!%
1"%
0#%
0$%
1%%
0&%
0'%
0(%
0)%
0*%
0+%
0,%
0-%
0.%
0/%
00%
01%
02%
03%
04%
05%
06%
07%
08%
09%
1:%
0;%
0<%
1=%
0>%
0?%
0@%
0A%
0B%
0C%
0D%
0E%
0F%
0G%
0H%
0I%
0J%
0K%
0L%
0M%
0N%
0O%
0P%
0Q%
1R%
0S%
0T%
0U%
0V%
0W%
0X%
0Y%
0Z%
1[%
0\%
0]%
1^%
0_%
0`%
0a%
0b%
0c%
0d%
0e%
0f%
0g%
0h%
0i%
0j%
0k%
0l%
0m%
0n%
0o%
0p%
0q%
0r%
0s%
0t%
0u%
1v%
1w%
0x%
0y%
1z%
0{%
0|%
0}%
0~%
0!&
0"&
0#&
0$&
0%&
0&&
0'&
0(&
0)&
0*&
0+&
0,&
0-&
0.&
0/&
00&
01&
02&
13&
14&
05&
06&
07&
08&
09&
0:&
0;&
0<&
0=&
0>&
0?&
0@&
0A&
0B&
0C&
1D&
1E&
0F&
0G&
0H&
0I&
0J&
0K&
0L&
0M&
1N&
0O&
0P&
0Q&
0R&
0S&
0T&
0U&
0V&
1W&
0X&
0Y&
0Z&
0[&
0\&
0]&
0^&
0_&
0`&
0a&
0b&
0c&
0d&
0e&
0f&
0g&
1h&
0i&
1j&
1k&
0l&
0m&
0n&
0o&
1p&
0q&
0r&
0s&
0t&
1u&
0v&
1w&
0x&
0y&
0z&
0{&
0|&
0}&
0~&
0!'
0"'
0#'
0$'
0%'
0&'
0''
0('
1)'
0*'
0+'
0,'
0-'
0.'
0/'
00'
11'
02'
03'
04'
05'
06'
07'
08'
19'
0:'
0;'
0<'
0='
0>'
0?'
0@'
0A'
1B'
1m'
1n'
1o'
1p'
1q'
1r'
1s'
1t'
1u'
1v'
1w'
1x'
1y'
1z'
1{'
1|'
1}'
1~'
1!(
1"(
1#(
1$(
1%(
1&(
1'(
1((
1)(
1*(
1+(
1,(
1-(
1.(
1/(
10(
11(
12(
13(
14(
15(
16(
07(
18(
19(
0:(
1;(
1<(
1=(
1>(
1?(
1@(
1A(
1B(
1C(
1D(
1E(
1F(
1G(
1H(
1I(
1J(
1K(
1L(
1M(
1N(
1O(
1P(
1Q(
1R(
1S(
1T(
1U(
1V(
1W(
1X(
1Y(
1Z(
1[(
1\(
1](
1^(
1_(
0`(
0j(
1k(
0l(
1m(
1n(
1o(
1p(
1q(
1r(
1s(
1t(
1u(
1v(
1w(
1x(
1y(
1z(
1{(
1|(
1}(
1~(
1!)
1")
1#)
1$)
0%)
1&)
1')
1()
1))
1*)
1+)
15)
16)
17)
18)
19)
0:)
1;)
0<)
1=)
1>)
0?)
1P)
1Q)
1R)
1S)
1T)
1U)
1V)
1W)
1X)
1Y)
1Z)
1[)
1\)
0])
1^)
1_)
1`)
1a)
0b)
0c)
0d)
0e)
0f)
0g)
0h)
0i)
1j)
1k)
1l)
1m)
1n)
1o)
1p)
1q)
1r)
1s)
1t)
1u)
0v)
1w)
1x)
1y)
1z)
1{)
1|)
1})
1~)
1!*
1"*
1#*
1$*
0%*
1&*
1'*
1(*
1)*
1**
1+*
1,*
1-*
1.*
1/*
10*
11*
12*
13*
04*
15*
16*
17*
18*
19*
1:*
1;*
1<*
1=*
1>*
1?*
1@*
1A*
0B*
1C*
1D*
1E*
1F*
1G*
1H*
1I*
1J*
1K*
1L*
1M*
1N*
0O*
1P*
1Q*
1R*
1S*
1T*
1U*
1V*
1W*
1X*
1Y*
1Z*
1[*
0\*
1]*
1^*
1_*
1`*
1a*
1b*
1c*
1d*
1e*
1f*
1g*
1h*
1i*
1j*
1k*
1l*
1m*
1n*
1o*
1p*
1q*
1r*
1s*
0t*
1u*
1v*
1w*
1x*
1y*
1z*
1{*
1|*
0}*
0~*
1!+
1"+
1#+
1$+
1%+
1&+
1'+
1(+
1)+
1*+
1++
1,+
1-+
1.+
1/+
10+
11+
12+
13+
14+
15+
16+
0P
0Q
0R
0S
0"!
0#!
0$!
0%!
0&!
0'!
0(!
0)!
0*!
0+!
06!
07!
08!
09!
0:!
0;!
0<!
0=!
0>!
0?!
0@!
0A!
0B!
0C!
0E!
0F!
0G!
0H!
0I!
0J!
0K!
0L!
0M!
0N!
0O!
0P!
0Q!
0R!
0S!
0T!
0U!
0V!
0W!
0X!
0Y!
0Z!
0[!
0\!
0]!
0^!
0_!
0a!
0b!
0c!
0d!
0e!
0f!
0g!
0h!
0i!
zj!
zk!
zl!
zm!
zn!
zo!
zp!
zq!
0r!
0s!
1t!
0u!
0v!
0w!
0x!
0y!
0z!
1{!
0|!
0}!
0~!
0!"
0""
0#"
1$"
0%"
0&"
0'"
0("
0)"
0*"
1+"
0,"
0-"
0."
0/"
00"
01"
12"
03"
04"
05"
06"
07"
08"
19"
0:"
0;"
0<"
0="
0>"
0?"
0C'
0D'
0E'
0F'
0G'
0H'
0I'
0J'
0K'
0L'
0M'
0N'
0O'
0P'
0Q'
0R'
0S'
0T'
0U'
0V'
0W'
0X'
0Y'
0Z'
0['
0\'
0]'
0^'
0_'
0`'
0a'
0b'
0c'
0d'
0e'
0f'
0g'
0h'
0i'
0j'
0k'
0l'
1a(
1b(
1c(
1d(
1e(
1f(
1g(
1h(
1i(
1,)
1-)
1.)
1/)
10)
11)
12)
13)
14)
1@)
1A)
1B)
1C)
1D)
1E)
1F)
1G)
1H)
1I)
1J)
1K)
1L)
1M)
1N)
1O)
0"
0#
1&
0'
0(
0)
0*
0+
0,
1-
0.
0/
00
01
02
03
14
05
06
07
08
09
0:
1;
0<
0=
0>
0?
0@
0A
1B
0C
0D
0E
0F
0G
0H
1I
0J
0K
0L
0M
0N
0O
0T
0U
0V
0W
0X
0Y
0Z
0[
0\
0]
0^
0_
0`
0a
0b
0c
0d
0e
0f
zg
zh
zi
zj
zk
zl
zm
zn
0o
0p
0q
0r
0s
0t
0u
0v
0w
0x
0y
0z
0{
0|
0}
0~
0!!
$end
#10000
0!
05!
0=#
#20000
1!
15!
1=#
1S'
0i(
0@#
0j&
1E#
1`(
1?)
1J"
1b&
1A#
1U#
0k&
0_(
1M!
0+)
0>)
1w
1c&
0S#
1b#
1%)
1V#
0}#
0"$
0%$
0($
0A$
1C$
1E$
0k$
0I$
1j$
1l$
0%%
1$%
1&%
0=%
1<%
1>%
0[%
1T%
1\%
0w%
0^%
1a%
1x%
04&
0z%
1}%
15&
0N&
0D&
1G&
1O&
0H(
0I(
1i)
0J(
0K(
1v)
0L(
0M(
1%*
0N(
0O(
0P(
0Q(
0R(
0S(
0T(
0U(
0V(
0W(
1j(
1\*
1O*
1B*
14*
0$)
0O&
05&
0x%
0\%
0>%
0&%
0l$
1F$
1m$
1'%
1?%
1U%
1b%
1~%
1H&
1T(
1R(
1P(
1N(
1L(
1J(
1H(
0H&
0~%
0b%
0U%
0?%
0'%
0m$
#30000
0!
05!
0=#
#40000
1!
1S
15!
19!
1+$
1=#
1R'
0S'
10$
0r(
1i(
0h(
0b&
1F#
1@#
1j&
0E#
1H$
08(
0`(
0?)
1_(
0J"
1K"
1b&
0F#
1^&
0c&
0A#
0U#
1k&
1L$
0^(
0_(
0M!
1L!
0^&
06(
1+)
1>)
0w
1v
1c&
1_&
1^(
1S#
0b#
0_&
0%)
1p"
0V#
1}#
1"$
1%$
1($
1A$
0C$
0E$
1k$
1O$
0j$
1l$
0$%
1&%
0<%
1>%
0T%
1\%
1^%
0a%
1x%
1z%
0}%
15&
1D&
0G&
1O&
1r!
0H(
1I(
0i)
0J(
1K(
0v)
0L(
1M(
0%*
0N(
1O(
0P(
1Q(
0R(
1S(
0T(
1U(
1V(
1W(
0j(
0\*
0O*
0B*
04*
1$)
1"
0l$
1%%
0F$
1T(
0&%
1=%
1R(
0>%
1[%
1P(
0\%
1w%
1N(
0x%
14&
1L(
05&
1N&
1J(
0O&
1H(
#50000
0!
05!
0=#
#60000
1!
15!
1=#
1S'
0i(
0j&
1E#
1W#
1a#
1d#
0H$
18(
0^)
0_)
0\)
1`(
1J"
0b&
1F#
0k&
1X#
18$
1B$
1f$
1i&
1I$
0L$
1_(
1M!
1^&
16(
0[)
0!+
0|*
0&+
0*)
1w
0c&
0^(
1C$
1E$
0k$
0A$
0O$
1_&
1j(
0V(
0W(
0p"
1f"
1l$
0%%
1F$
0T(
0r!
1i!
1&%
0=%
0"
1f
0R(
1>%
0[%
0P(
1\%
0w%
0N(
1x%
04&
0L(
15&
0N&
0J(
1O&
0H(
#70000
0!
05!
0=#
#80000
1!
0S
15!
09!
0+$
1=#
1J$
1Q'
0R'
0S'
1i(
1h(
0g(
0?(
1S$
0^&
1G#
1b&
0F#
0@#
1j&
0E#
0`(
1?)
0_(
1^(
05(
0J"
0K"
1L"
0b&
1^&
0G#
1Z&
0C$
1i$
0E$
1k$
0_&
1c&
1A#
1U#
1k&
0](
0^(
1_(
0M!
0L!
1K!
0Z&
0+)
0>)
1V(
1W(
0w
0v
1u
1]"
0c&
1_&
1[&
0l$
1%%
1j$
1](
0S#
1e#
0U(
1T(
1_!
0[&
0&%
1=%
1%)
1!!
1R(
1V#
0}#
0"$
0%$
0($
0I$
0j$
1#%
1l$
0%%
1$%
1&%
0=%
1<%
1T%
0\%
0^%
1a%
0x%
0z%
1}%
05&
0D&
1G&
0O&
1H(
0I(
1i)
1J(
0K(
1v)
1L(
0M(
1%*
1N(
0O(
0Q(
0R(
0S(
0T(
1U(
1\*
1O*
1B*
14*
0$)
0>%
0&%
0$%
1;%
0F$
1m$
1'%
1?%
1S(
1R(
1P(
0<%
1S%
0?%
0'%
1Q(
0T%
1`%
1O(
0a%
1|%
1M(
0}%
1F&
1K(
0G&
1I(
#90000
0!
05!
0=#
#100000
1!
15!
1=#
1\$
1S'
0i(
0}(
1^$
1C#
0j&
1E#
1Q#
0W#
1[#
0d#
1l#
1G$
1d&
0S)
0;(
0-+
1^)
0o'
1\)
0q*
1`(
0n'
0v*
1J"
1b&
1_$
1D#
1{%
0k&
0R#
08$
0B$
0i&
1\#
1,$
1q&
0u&
0e#
1m#
1K$
11$
0f$
1_%
1e&
0_(
1M!
0R)
0x*
1!+
0q(
09(
1])
0P)
0*+
0u(
1[)
1|*
1&+
1:)
0w*
0Q)
0s*
1w
1c&
0V#
1Z#
0^$
1a$
1*$
15$
0m#
0S$
0_$
1s*
15(
0t(
0s(
0v(
1v*
0")
1$)
1k"
1o"
0e"
1n"
0f"
1l"
1'%
1?%
1U%
1b%
1~%
1H&
1M$
1@$
1C$
0i$
1E$
0k$
1F$
0a$
1d!
1s!
0`!
1a!
0i!
1c!
1v(
0V(
0W(
0k(
0f
1a
1`
1^
1#
0%
0]"
0l$
1j$
0#%
0U(
1T(
0_!
1$%
0;%
0!!
1B"
0S(
1<%
0S%
1q!
0Q(
1n
1T%
0`%
0O(
1a%
0|%
0M(
1}%
0F&
0K(
1G&
0I(
#110000
0!
05!
0=#
#120000
1!
1S
15!
19!
1+$
1=#
1N$
1o$
1)%
1A%
1W%
1d%
1"&
1J&
1R'
0S'
1i(
0h(
0s'
0x'
0}'
0$(
0)(
0.(
03(
0>(
1S$
1r$
1,%
1D%
1Z%
1g%
1%&
1M&
0b&
1F#
1M#
1B#
0C#
1j&
0E#
1W#
0[#
1d#
0l#
0d&
1S)
1-+
0^)
1o'
0\)
0`(
1n'
0=)
09)
1_(
0p'
0u'
0z'
0!(
0&(
0+(
00(
05(
0J"
1K"
1b&
0F#
0^&
1G#
0C$
1i$
0E$
1k$
0j$
1#%
1l$
0$%
1;%
1&%
0<%
1S%
1>%
0T%
1`%
1\%
0a%
1|%
1x%
0}%
1F&
15&
0G&
1O&
0c&
1N#
0U#
1X&
0D#
0{%
1k&
18$
1B$
1i&
0\#
0,$
0q&
1u&
01$
1f$
0_%
0e&
1^(
0_(
0M!
1L!
1Z&
1^&
0G#
1R)
1x*
0!+
1q(
0])
1P)
1*+
1u(
0[)
0|*
0&+
1w*
1Q)
0;)
1+)
08)
0H(
1I(
0J(
1K(
0L(
1M(
0N(
1O(
0P(
1Q(
0R(
1S(
0T(
1U(
1V(
1W(
0w
1v
1d"
1c"
1b"
1a"
1`"
1_"
1^"
1]"
1c&
0_&
1G&
1}%
1a%
1T%
1<%
1$%
0l$
1%%
1j$
0^(
0](
1V#
1S#
1T#
1Y#
0Z#
1^$
0*$
05$
1v&
1x&
0g$
1>$
0Z&
0U(
1T(
0S(
0Q(
0O(
0M(
0K(
0I(
1X!
1Y!
1Z!
1[!
1\!
1]!
1^!
1_!
1[&
1_&
0&%
1=%
1](
0m(
1~*
0!)
1t(
1s(
0v*
1")
0#)
0&)
0%)
0$)
1!!
1~
1}
1|
1{
1z
1y
1x
0k"
1e"
0n"
1f"
0l"
1R(
0V#
0j$
1l$
0$%
1&%
0<%
0T%
0\%
1w%
0a%
0x%
14&
0}%
05&
1N&
0G&
0O&
0F$
1_$
0>$
1g$
1}#
0~#
1"$
1%$
1($
0"%
0:%
0R%
1^%
0v%
1z%
03&
1D&
0E&
0h$
0?$
0w&
0[&
1[%
0d!
1`!
0a!
1i!
0c!
1l(
1}*
1b)
0i)
1c)
0v)
1d)
0%*
1f)
1g)
1h)
0\*
0O*
0B*
1e)
04*
0~*
1m(
0s*
1H(
1I(
1J(
1K(
1L(
1M(
1N(
1O(
1Q(
0R(
1S(
0T(
1U(
1$)
1f
0a
0`
0^
1%
1C"
1D"
1E"
1F"
1G"
1H"
1I"
1\%
1O&
15&
1x%
1F$
1a$
1?$
0U%
0?%
0'%
0m$
0b%
0~%
0H&
0L(
0J(
0H(
0N(
1p!
1o!
1n!
1m!
1l!
1k!
1j!
0l(
0v(
1m
1l
1k
1j
1i
1h
1g
0B"
0I"
0H"
0G"
0E"
0D"
0C"
0F"
1h$
1w&
0q!
0j!
0k!
0l!
0n!
0o!
0p!
0m!
0}*
0n
0m
0l
0k
0j
0i
0h
0g
1B"
1q!
1n
#130000
0!
05!
0=#
#140000
1!
15!
1=#
0o$
0)%
0A%
0W%
0d%
0"&
0J&
1S'
0i(
1s'
1x'
1}'
1$(
1)(
1.(
13(
0r$
0,%
0D%
0Z%
0g%
0%&
0M&
0B#
0j&
1E#
0N#
0Q#
0W#
1[#
0d#
1l#
1d&
0S)
0-+
1^)
0o'
1\)
1q*
18)
1`(
1=)
1p'
1u'
1z'
1!(
1&(
1+(
10(
1J"
0b&
1F#
1j$
0#%
0l$
1$%
0;%
0&%
1<%
0S%
0>%
1T%
0`%
0\%
1a%
0|%
0x%
1}%
0F&
05&
1G&
0O&
1U#
0X&
0k&
0S#
0T#
0Y#
1Z#
1R#
08$
0B$
0i&
1q&
0u&
1y&
1:'
11$
0f$
1_%
1e&
1_(
1M!
0^&
1G#
0R)
0x*
1!+
0q(
0`)
0))
1])
0P)
1[)
1|*
1&+
0:)
0")
1#)
1&)
1%)
1;)
0+)
1H(
0I(
1J(
0K(
1L(
0M(
1N(
0O(
1P(
0Q(
1R(
0S(
1T(
0U(
1w
0d"
0c"
0b"
0a"
0`"
0_"
0^"
0c&
0G&
0}%
0a%
0T%
0<%
0$%
1^(
1V#
0Z#
0^$
0v&
0x&
1{&
1"'
0_$
1Z&
1S(
1Q(
1O(
1M(
1K(
1I(
0X!
0Y!
0Z!
0[!
0\!
0]!
0^!
0_&
0](
1s*
0()
1!)
1v*
1")
0$)
0~
0}
0|
0{
0z
0y
0x
1k"
0e"
1n"
0f"
0F$
0M$
0}#
1~#
0"$
0%$
0($
0@$
1"%
1:%
1R%
0^%
1v%
0z%
13&
0D&
1E&
0a$
1[&
1d!
0`!
1a!
0i!
1v(
0b)
1i)
0c)
1v)
0d)
1%*
0f)
0g)
0h)
1k(
1\*
1O*
1B*
0e)
14*
0f
1a
1^
0%
zC"
zD"
zE"
zF"
zG"
zH"
zI"
1T%
1\%
0w%
0j$
1#%
1l$
0%%
1$%
1&%
0=%
1<%
1>%
0[%
1a%
1x%
04&
1}%
15&
0N&
1G&
1O&
zp!
zo!
zn!
zm!
zl!
zk!
zj!
0H(
0I(
0J(
0K(
0L(
0M(
0P(
0Q(
0R(
0S(
0T(
1U(
0N(
0O(
zm
zl
zk
zj
zi
zh
zg
zB"
0O&
05&
0\%
0>%
0&%
0$%
1;%
0x%
1U%
1m$
1'%
1?%
1b%
1~%
1H&
1L(
1S(
1R(
1P(
1N(
1J(
1H(
zq!
0<%
1S%
zn
0H&
0~%
0U%
0?%
0'%
0b%
1Q(
0T%
1`%
1O(
0a%
1|%
1M(
0}%
1F&
1K(
0G&
1I(
#150000
0!
05!
0=#
#160000
1!
0S
15!
09!
0+$
1=#
1P'
0Q'
0R'
0S'
1J'
0O)
1i(
1h(
1g(
0f(
0Z&
1H#
1^&
0G#
1b&
0F#
1@#
1j&
0E#
1N#
1Q#
0U#
0[#
0a#
0l#
0d&
1#'
1&'
1''
1('
1S)
1-+
1_)
1o'
1+)
0q*
08)
0`(
0?)
0_(
0^(
1](
0J"
0K"
0L"
1M"
0b&
0^&
1Z&
0H#
1n&
0[&
1_&
1c&
0A#
1k&
0R#
0{&
0"'
0q&
1u&
0y&
0:'
0X#
01$
0_%
0e&
0\(
0](
1^(
1_(
0M!
0L!
0K!
1J!
0n&
1R)
1x*
1q(
1*)
1`)
1))
0])
1P)
1()
1:)
1>)
0w
0v
0u
1t
1v"
1u"
1t"
1q"
0c&
0_&
1[&
1o&
1\(
1Y#
1P&
1v&
1u!
1v!
1w!
1z!
0o&
0!)
0p*
0#)
1,
1)
1(
1'
0k"
1e"
0n"
1x&
1}#
0~#
1"$
1%$
1($
1@$
0"%
0:%
0R%
1^%
0v%
1z%
03&
1D&
0E&
0w&
0d!
1`!
0a!
1b)
0i)
1c)
0v)
1d)
0%*
1f)
1g)
1h)
0k(
0\*
0O*
0B*
1e)
04*
0a
0^
1%
1T%
0`%
1\%
1A$
0h$
1j$
0#%
0l$
1%%
1$%
0;%
1&%
1<%
0S%
1>%
1a%
0|%
1x%
1}%
0F&
15&
1G&
1O&
0H(
0I(
0J(
0K(
0L(
0M(
0P(
0Q(
0R(
0S(
1T(
0U(
1}*
0j(
0N(
0O(
0B"
0C"
0D"
0E"
0F"
0G"
0H"
0I"
0G&
0}%
0T%
0<%
0&%
1=%
0$%
0a%
1U%
1C$
0i$
1E$
0m$
1'%
1?%
1b%
1~%
1H&
1M(
1S(
1R(
1Q(
1O(
1K(
1I(
0q!
0p!
0o!
0n!
0m!
0l!
0k!
0j!
0>%
1[%
0V(
0W(
0n
0m
0l
0k
0j
0i
0h
0g
0'%
0j$
1P(
1F$
0\%
1w%
1U(
0?%
1N(
0x%
14&
0U%
1L(
05&
1N&
0b%
1J(
0O&
0~%
1H(
0H&
#170000
0!
05!
0=#
#180000
1!
15!
1=#
1S'
0i(
0@#
1B#
0j&
1E#
0N#
0Q#
1W#
1^#
1a#
0G$
1\&
0X)
1;(
0_)
00+
0\)
1q*
18)
1`(
0=)
1?)
1J"
1b&
1A#
1X&
0k&
0Y#
0P&
0v&
1R#
1X#
18$
1B$
1f$
1i&
0K$
1&$
1]&
0_(
1M!
0W)
0z*
19(
0[)
0!+
0|*
0&+
0*)
0:)
1!)
1p*
1#)
0;)
0>)
1w
1c&
0}#
1~#
0"$
0($
1h$
1"%
1:%
1R%
0^%
1v%
0z%
13&
0D&
1E&
1w&
0A$
0%$
0@$
0x&
1k(
1O*
1j(
0b)
1i)
0c)
1v)
0d)
1%*
0f)
0g)
0h)
0}*
1\*
1B*
0e)
14*
1h"
0o"
1f"
1T%
1\%
0w%
0C$
1i$
0E$
1j$
1l$
0%%
1$%
1&%
0=%
1<%
1>%
0[%
1a%
1x%
04&
1}%
15&
0N&
1G&
1O&
1g!
0s!
1i!
0H(
0I(
0J(
0K(
0L(
0M(
0P(
0Q(
0R(
0S(
0T(
0U(
1V(
1W(
0N(
0O(
1f
1d
0#
zB"
zI"
zH"
zG"
zE"
zD"
zC"
zF"
0O&
05&
0\%
0>%
0&%
0j$
1#%
0x%
1U%
0F$
1m$
1'%
1?%
1b%
1~%
1H&
1L(
1U(
1R(
1P(
1N(
1J(
1H(
zq!
zj!
zk!
zl!
zn!
zo!
zp!
zm!
0$%
1;%
zn
zm
zl
zk
zj
zi
zh
zg
0H&
0~%
0U%
0?%
0'%
0b%
1S(
0<%
1S%
1Q(
0T%
1`%
1O(
0a%
1|%
1M(
0}%
1F&
1K(
0G&
1I(
#190000
0!
05!
0=#
#200000
1!
1S
15!
19!
1+$
1=#
1R'
0S'
1i(
0h(
0b&
1F#
1>#
0B#
1j&
0E#
1N#
1Q#
0W#
0^#
1h#
0/+
10+
1\)
0q*
08)
0`(
1=)
0V)
1_(
0J"
1K"
1b&
0F#
1^&
0c&
1?#
1#$
0X&
1k&
0R#
0X#
08$
0B$
0f$
0i&
0^(
0_(
0M!
1L!
0^&
1[)
1!+
1|*
1&+
1*)
1:)
1;)
0y*
0U)
0w
1v
1c&
1_&
1^(
1`$
1O#
1T&
1Y&
0Y$
1^$
0_&
0v*
1t*
06)
05)
0r*
0f"
1i"
1_&
0c&
0k&
1_$
0i!
1f!
0s*
0f
1c
#210000
0!
05!
0=#
#220000
1!
15!
1=#
1a'
1Q'
1c'
0R'
1d'
04)
1h(
03)
0g(
01)
1^&
1C#
0b&
0M#
0Q#
1W#
1[#
0h#
1t#
1`&
1d&
1l&
0m'
0S)
0Z)
0++
1/+
0o'
0\)
1q*
19)
1_(
0n'
0^(
0K"
1L"
1D#
1{%
0N#
1U#
1R#
1B$
1i&
1,$
1q&
1)$
1-$
18$
1a&
1X#
1c$
1_%
1e&
1.$
1m&
0u&
0L!
1K!
1])
0T)
0)+
0R)
0x*
0a)
0*)
0Y)
0&+
0(+
0{*
0P)
0*+
0[)
0|*
0:)
0+)
18)
0w*
0Q)
0v
1u
1V&
0O#
0T&
0Y&
0^$
1k&
1t&
1c&
1g&
1/$
1P#
0_$
1o&
1s*
0'+
1v*
16)
15)
0e"
1j"
1m"
1k"
1g"
1n"
1f"
1l"
0P#
0V&
0c&
0g&
0o&
0t&
1_$
00$
0`!
1e!
1b!
1d!
1h!
1a!
1i!
1c!
1r(
0s*
0%
1f
1e
1b
1a
1`
1_
1^
#230000
0!
05!
0=#
#240000
1!
0S
15!
09!
0+$
1=#
1S'
0i(
0>#
1@#
1B#
0C#
0j&
1E#
1Q#
0[#
1d#
0t#
1H$
0\&
0`&
0d&
0l&
1m'
1S)
1Z)
1X)
08(
1++
0^)
1o'
0q*
1`(
1n'
0=)
0?)
1V)
1J"
1b&
0?#
0#$
0A#
0U#
1X&
0D#
0{%
0k&
0R#
0,$
0q&
1L$
0&$
0]&
0)$
0-$
0a&
0c$
1f$
0_%
0e&
0.$
0m&
1u&
0_(
1M!
0])
1T)
1)+
1R)
1x*
0!+
1a)
1Y)
1(+
1{*
1W)
1z*
06(
1P)
1*+
1:)
1w*
1Q)
0;)
1+)
1>)
1y*
1U)
1w
1c&
1T#
1Z#
0S$
1^$
0`$
0/$
1Y$
0_$
1v&
0!)
1s*
0t*
1'+
1r*
0v*
15(
0")
0&)
1e"
0j"
0m"
0k"
0g"
0h"
1p"
0n"
0l"
0i"
0m$
1O$
1x&
1C$
0i$
1E$
0k$
1_$
1}#
0~#
1"$
1%$
1($
1@$
0"%
0:%
0R%
1^%
0v%
1z%
03&
1D&
0E&
0w&
1`!
0e!
0b!
0d!
0h!
0g!
1r!
0a!
0c!
0f!
1b)
0i)
1c)
0v)
1d)
0%*
1f)
1g)
1h)
0k(
0\*
0O*
0B*
1e)
04*
0s*
0V(
0W(
1%
0e
0d
0c
0b
0a
0`
0_
0^
1"
0]"
0l$
1j$
0#%
1F$
1a$
1T%
0`%
1\%
1A$
0h$
0j$
1l$
1$%
0;%
1&%
1<%
0S%
1>%
1a%
0|%
1x%
1}%
0F&
15&
1G&
1O&
0U(
1T(
0_!
0$%
0H(
0I(
0J(
0K(
0L(
0M(
0P(
0Q(
0R(
0S(
0T(
1U(
1}*
0j(
0N(
0O(
0v(
0!!
0B"
0C"
0D"
0E"
0F"
0G"
0H"
0I"
1m$
0G&
0}%
0T%
0<%
0a%
1S(
0A$
1h$
1w&
1U%
0C$
0E$
1k$
0m$
1'%
1?%
1b%
1~%
1H&
1M(
1Q(
1O(
1K(
1I(
0q!
0p!
0o!
0n!
0m!
0l!
0k!
0j!
0'%
1V(
1W(
0}*
1j(
0n
0m
0l
0k
0j
0i
0h
0g
0H&
0~%
0U%
0?%
0b%
0l$
1%%
1C$
1E$
0k$
0F$
1T(
0&%
1=%
0V(
0W(
1B"
1l$
0%%
1R(
1F$
0>%
1[%
0T(
1q!
1&%
0=%
1P(
1n
0\%
1w%
0R(
1>%
0[%
1N(
0x%
14&
0P(
1\%
0w%
1L(
05&
1N&
0N(
1x%
04&
1J(
0O&
0L(
15&
0N&
1H(
0J(
1O&
0H(
#250000
0!
05!
0=#
#260000
1!
15!
1=#
1P$
1R'
0S'
1i(
0h(
0=(
1S$
0b&
1F#
0@#
0B#
1j&
0E#
0Q#
0W#
1[#
0d#
1p#
1`&
0Z)
0.+
1^)
0o'
1\)
1q*
0`(
1=)
1?)
1_(
05(
0J"
1K"
1b&
0F#
0^&
1G#
0C$
1i$
0E$
1k$
0c&
1A#
1U#
0X&
1k&
1R#
0B$
0i&
1q&
0u&
1y&
1:'
1)$
14$
1d$
0f$
1a&
1^(
0_(
0M!
1L!
0Z&
1H#
1^&
0G#
0Y)
1!+
0#+
0')
0{*
0`)
0))
1])
0P)
1[)
1|*
0:)
1;)
0+)
0>)
1V(
1W(
0w
1v
1]"
1c&
0_&
0l$
1%%
1j$
0^(
1](
0F$
0T#
0Z#
0^$
0v&
0x&
1{&
0a$
1Z&
0H#
1n&
0U(
1T(
1_!
0[&
1_&
0&%
1=%
0\(
0](
1v(
0()
1!)
1v*
1")
1&)
1!!
1g"
0e"
1n"
0f"
1m$
0n&
1R(
0m$
1'%
1?%
1U%
1b%
1~%
1H&
0O$
0}#
1~#
0"$
0%$
0($
0@$
1"%
1:%
1R%
0^%
1v%
0z%
13&
0D&
1E&
1~&
1[&
1o&
0>%
1[%
1\(
1h!
0`!
1a!
0i!
0'%
1P(
0b)
1i)
0c)
1v)
0d)
1%*
0f)
0g)
0h)
1k(
1\*
1O*
1B*
0e)
14*
0f
1e
1^
0%
zC"
zD"
zE"
zF"
zG"
zH"
zI"
0o&
0\%
1w%
1T%
1\%
0w%
0j$
1#%
1l$
0%%
1$%
1&%
0=%
1<%
1>%
0[%
1a%
0x%
1}%
05&
1G&
0O&
0?%
1N(
zp!
zo!
zn!
zm!
zl!
zk!
zj!
1x%
1H(
0I(
1J(
0K(
1L(
0M(
0P(
0Q(
0R(
0S(
0T(
1U(
0N(
0O(
zm
zl
zk
zj
zi
zh
zg
zB"
0U%
0\%
0>%
0&%
0$%
1;%
0x%
0L(
1U%
1m$
1'%
1?%
0b%
0~%
0H&
1L(
1S(
1R(
1P(
1N(
zq!
1b%
0<%
1S%
zn
0U%
0?%
0'%
0b%
1Q(
0T%
1`%
1O(
0a%
1|%
1M(
0}%
1F&
1K(
0G&
1I(
#270000
0!
05!
0=#
#280000
1!
1S
15!
19!
1+$
1=#
1S'
1!'
10$
0r(
0@(
0i(
0j&
1E#
0p#
1w#
1d&
0S)
0,+
1.+
1`(
1\"
1J"
0b&
1F#
0k&
0d$
1e$
1_%
1e&
1_(
1N!
1M!
0^&
1G#
0R)
0x*
0"+
1#+
1T
1w
0c&
1^(
1*'
0Z&
1H#
0_&
1](
1k"
1n&
0[&
0\(
1d!
1a
1o&
#290000
0!
05!
0=#
#300000
1!
15!
1=#
0P'
0Q'
0R'
0S'
1O'
1h'
0K)
0e(
1i(
1h(
1g(
1f(
1Z&
0H#
1^&
0G#
1b&
0F#
1@#
1j&
0E#
0[#
0a#
0w#
0H$
0`&
0d&
1B#
0n&
1I#
1M#
0R#
0h&
0p&
1+'
1.'
1/'
10'
17(
1:(
1:)
09)
1\(
0=)
1S)
1Z)
18(
1,+
1_)
1o'
0`(
0?)
0_(
0^(
0](
1N"
0J"
0K"
0L"
0M"
1f&
0b&
0^&
0Z&
1n&
0I#
1[&
1_&
1c&
1k&
1X&
0o&
1N#
0V#
1Z#
0{&
0*'
0X#
0)$
04$
08$
0e$
0_%
0a&
0e&
1u&
0y&
0:'
0A#
0U#
0L$
0q&
0\(
1](
1^(
1_(
0[(
1I!
0M!
0L!
0K!
0J!
0f&
1P)
16(
1+)
1>)
1`)
1))
0])
1R)
1Y)
1x*
1"+
1&+
1')
1{*
1*)
1()
0")
1$)
08)
0;)
0w
0v
0u
0t
1s
1&#
1%#
1$#
1!#
1g&
0c&
0_&
0[&
1o&
1[(
1F$
1'%
1?%
1U%
1b%
1~%
1H&
1I$
1a$
0_$
1x&
0Z#
1Y&
1V#
1%"
1&"
1'"
1*"
0g&
0$)
06)
1")
1s*
0v(
1:
17
16
15
0n"
0p"
1e"
0k"
0g"
0a$
0I$
0x&
1[&
1c&
0o&
0F$
0'%
0?%
0U%
0b%
0~%
0H&
0a!
0r!
1`!
0d!
0h!
1v(
0e
0a
0^
0"
1%
1C"
1D"
1E"
1F"
1G"
1H"
1I"
1p!
1o!
1n!
1m!
1l!
1k!
1j!
1m
1l
1k
1j
1i
1h
1g
zC"
zD"
zE"
zF"
zG"
zH"
zI"
zp!
zo!
zn!
zm!
zl!
zk!
zj!
zm
zl
zk
zj
zi
zh
zg
#310000
0!
05!
0=#
#320000
1!
0S
15!
09!
0+$
1=#
1P'
1R'
1S'
0O'
1e(
0i(
0h(
0f(
1Z&
1b&
0j&
1E#
0N#
1W#
1\&
0n&
1R#
1h&
1p&
07(
0:(
0:)
1\(
0X)
0\)
18)
1`(
0_(
0](
0N"
1J"
1K"
1M"
0b&
1F#
1T&
1X#
1^#
1a#
1&$
18$
1B$
1f$
1]&
1i&
1_(
0I!
1M!
1L!
1J!
1^&
0[)
0W)
0!+
0|*
0&+
0z*
0_)
00+
0*)
05)
1w
1v
1t
0s
0^(
0[&
0c&
1_&
1f"
1h"
1i!
1g!
1f
1d
#330000
0!
05!
0=#
#340000
1!
15!
1=#
0P'
1Q'
0R'
1h(
0g(
1f(
0Z&
0^&
1G#
0^#
1l#
0@#
0B#
1C#
1b&
0F#
0M#
1Q#
0W#
1[#
1G$
0\&
1d&
0S)
1X)
0;(
0o'
1\)
0q*
19)
0_(
0n'
1=)
1?)
0-+
10+
1^(
1](
0K"
1L"
0M"
1^&
0G#
1Z&
1A#
0X&
1D#
1{%
1U#
0R#
08$
0B$
0i&
1\#
1,$
1q&
0u&
1K$
0&$
0]&
11$
0f$
1_%
1e&
0](
0^(
0L!
1K!
0J!
0Z&
0R)
0x*
1!+
0q(
1W)
1z*
09(
1])
0P)
0*+
0u(
1[)
1|*
1&+
1:)
0+)
0w*
0Q)
1;)
0>)
0v
1u
0t
1](
1V&
0V#
1Z#
0T&
0Y&
0k&
1*$
1t&
15$
0_&
1g&
0t(
0s(
16)
15)
0")
1$)
1k"
0h"
1o"
0e"
1n"
0f"
1l"
1F$
1'%
1?%
1U%
1b%
1~%
1H&
1M$
0V&
1_&
1c&
0g&
0t&
1@$
1d!
0g!
1s!
0`!
1a!
0i!
1c!
0k(
0f
0d
1a
1`
1^
1#
0%
1B"
1q!
1n
#350000
0!
05!
0=#
#360000
1!
1S
15!
19!
1+$
1=#
1o$
1)%
1A%
1W%
1d%
1"&
1J&
1R'
0S'
1i(
0h(
0s'
0x'
0}'
0$(
0)(
0.(
03(
1r$
1,%
1D%
1Z%
1g%
1%&
1M&
0b&
1F#
1M#
1B#
0C#
1j&
0E#
1W#
0[#
1d#
0l#
0d&
1S)
1-+
0^)
1o'
0\)
0`(
1n'
0=)
09)
1_(
0p'
0u'
0z'
0!(
0&(
0+(
00(
0J"
1K"
1b&
0F#
0^&
1G#
1j$
0l$
1%%
1$%
1&%
1<%
1>%
1T%
1\%
1a%
1x%
1}%
15&
1G&
1O&
0c&
1N#
0U#
1X&
0D#
0{%
1k&
18$
1B$
1i&
0\#
0,$
0q&
1u&
01$
1f$
0_%
0e&
1^(
0_(
0M!
1L!
1Z&
1^&
0G#
1R)
1x*
0!+
1q(
0])
1P)
1*+
1u(
0[)
0|*
0&+
1w*
1Q)
0;)
1+)
08)
0H(
0I(
0J(
0K(
0L(
0M(
0N(
0O(
0P(
0Q(
0R(
0S(
1T(
0U(
0w
1v
1d"
1c"
1b"
1a"
1`"
1_"
1^"
1c&
0_&
0&%
1=%
0^(
0](
1V#
1S#
1T#
1Y#
0Z#
1^$
0*$
05$
1v&
1x&
0g$
1>$
0Z&
1R(
1X!
1Y!
1Z!
1[!
1\!
1]!
1^!
1[&
1_&
0>%
1[%
1](
0m(
1~*
0!)
1t(
1s(
0v*
1")
0#)
0&)
0%)
0$)
1~
1}
1|
1{
1z
1y
1x
0k"
1e"
0n"
1f"
0l"
1P(
0V#
0j$
1l$
0$%
1&%
0<%
1>%
0T%
0a%
0x%
14&
0}%
05&
1N&
0G&
0O&
0F$
1_$
0>$
1g$
1}#
0~#
1"$
1%$
1($
0"%
0:%
0R%
1^%
0v%
1z%
03&
1D&
0E&
0h$
0?$
0w&
0[&
1w%
0d!
1`!
0a!
1i!
0c!
1l(
1}*
1b)
0i)
1c)
0v)
1d)
0%*
1f)
1g)
1h)
0\*
0O*
0B*
1e)
04*
0~*
1m(
0s*
1H(
1I(
1J(
1K(
1L(
1M(
1O(
0P(
1Q(
0R(
1S(
0T(
1U(
1$)
1f
0a
0`
0^
1%
1C"
1D"
1E"
1F"
1G"
1H"
1I"
1x%
1O&
15&
1F$
1a$
1?$
0U%
0?%
0'%
0m$
0b%
0~%
0H&
0J(
0H(
0L(
1p!
1o!
1n!
1m!
1l!
1k!
1j!
0l(
0v(
1m
1l
1k
1j
1i
1h
1g
0B"
0I"
0H"
0G"
0E"
0D"
0C"
0F"
1h$
1w&
0q!
0j!
0k!
0l!
0n!
0o!
0p!
0m!
0}*
0n
0m
0l
0k
0j
0i
0h
0g
1B"
1q!
1n
#370000
0!
05!
0=#
#380000
1!
15!
1=#
0o$
0)%
0A%
0W%
0d%
0"&
0J&
1S'
0i(
1s'
1x'
1}'
1$(
1)(
1.(
13(
0r$
0,%
0D%
0Z%
0g%
0%&
0M&
0B#
0j&
1E#
0N#
0Q#
0W#
1[#
0d#
1l#
1d&
0S)
0-+
1^)
0o'
1\)
1q*
18)
1`(
1=)
1p'
1u'
1z'
1!(
1&(
1+(
10(
1J"
0b&
1F#
1j$
0#%
0l$
1$%
0;%
0&%
1<%
0S%
0>%
1T%
0`%
0\%
1a%
0|%
0x%
1}%
0F&
05&
1G&
0O&
1U#
0X&
0k&
0S#
0T#
0Y#
1Z#
1R#
08$
0B$
0i&
1q&
0u&
1y&
1:'
11$
0f$
1_%
1e&
1_(
1M!
0^&
1G#
0R)
0x*
1!+
0q(
0`)
0))
1])
0P)
1[)
1|*
1&+
0:)
0")
1#)
1&)
1%)
1;)
0+)
1H(
0I(
1J(
0K(
1L(
0M(
1N(
0O(
1P(
0Q(
1R(
0S(
1T(
0U(
1w
0d"
0c"
0b"
0a"
0`"
0_"
0^"
0c&
0G&
0}%
0a%
0T%
0<%
0$%
1^(
1V#
0Z#
0^$
0v&
0x&
1{&
1"'
0_$
1Z&
1S(
1Q(
1O(
1M(
1K(
1I(
0X!
0Y!
0Z!
0[!
0\!
0]!
0^!
0_&
0](
1s*
0()
1!)
1v*
1")
0$)
0~
0}
0|
0{
0z
0y
0x
1k"
0e"
1n"
0f"
0F$
0M$
0}#
1~#
0"$
0%$
0($
0@$
1"%
1:%
1R%
0^%
1v%
0z%
13&
0D&
1E&
0a$
1[&
1d!
0`!
1a!
0i!
1v(
0b)
1i)
0c)
1v)
0d)
1%*
0f)
0g)
0h)
1k(
1\*
1O*
1B*
0e)
14*
0f
1a
1^
0%
zC"
zD"
zE"
zF"
zG"
zH"
zI"
1T%
1\%
0w%
0j$
1#%
1l$
0%%
1$%
1&%
0=%
1<%
1>%
0[%
1a%
1x%
04&
1}%
15&
0N&
1G&
1O&
zp!
zo!
zn!
zm!
zl!
zk!
zj!
0H(
0I(
0J(
0K(
0L(
0M(
0P(
0Q(
0R(
0S(
0T(
1U(
0N(
0O(
zm
zl
zk
zj
zi
zh
zg
zB"
0O&
05&
0\%
0>%
0&%
0$%
1;%
0x%
1U%
1m$
1'%
1?%
1b%
1~%
1H&
1L(
1S(
1R(
1P(
1N(
1J(
1H(
zq!
0<%
1S%
zn
0H&
0~%
0U%
0?%
0'%
0b%
1Q(
0T%
1`%
1O(
0a%
1|%
1M(
0}%
1F&
1K(
0G&
1I(
#390000
0!
05!
0=#
#400000
1!
0S
15!
09!
0+$
1=#
1P'
0Q'
0R'
0S'
1i(
1h(
1g(
0f(
0Z&
1H#
1^&
0G#
1b&
0F#
1@#
1j&
0E#
1N#
1Q#
0U#
0[#
0a#
0l#
0d&
1S)
1-+
1_)
1o'
1+)
0q*
08)
0`(
0?)
0_(
0^(
1](
0J"
0K"
0L"
1M"
0b&
0^&
1Z&
0H#
1n&
0[&
1_&
1c&
0A#
1k&
0R#
0{&
0"'
0q&
1u&
0y&
0:'
0X#
01$
0_%
0e&
0\(
0](
1^(
1_(
0M!
0L!
0K!
1J!
0n&
1R)
1x*
1q(
1*)
1`)
1))
0])
1P)
1()
1:)
1>)
0w
0v
0u
1t
0c&
0_&
1[&
1o&
1\(
1Y#
1P&
1v&
0o&
0!)
0p*
0#)
0k"
1e"
0n"
1x&
1}#
0~#
1"$
1%$
1($
1@$
0"%
0:%
0R%
1^%
0v%
1z%
03&
1D&
0E&
0w&
0d!
1`!
0a!
1b)
0i)
1c)
0v)
1d)
0%*
1f)
1g)
1h)
0k(
0\*
0O*
0B*
1e)
04*
0a
0^
1%
1T%
0`%
1\%
1A$
0h$
1j$
0#%
0l$
1%%
1$%
0;%
1&%
1<%
0S%
1>%
1a%
0|%
1x%
1}%
0F&
15&
1G&
1O&
0H(
0I(
0J(
0K(
0L(
0M(
0P(
0Q(
0R(
0S(
1T(
0U(
1}*
0j(
0N(
0O(
0B"
0C"
0D"
0E"
0F"
0G"
0H"
0I"
0G&
0}%
0T%
0<%
0&%
1=%
0$%
0a%
1U%
1C$
0i$
1E$
0m$
1'%
1?%
1b%
1~%
1H&
1M(
1S(
1R(
1Q(
1O(
1K(
1I(
0q!
0p!
0o!
0n!
0m!
0l!
0k!
0j!
0>%
1[%
0V(
0W(
0n
0m
0l
0k
0j
0i
0h
0g
0'%
0j$
1P(
1F$
0\%
1w%
1U(
0?%
1N(
0x%
14&
0U%
1L(
05&
1N&
0b%
1J(
0O&
0~%
1H(
0H&
#410000
0!
05!
0=#
#420000
1!
15!
1=#
1S'
0i(
0@#
1B#
0j&
1E#
0N#
0Q#
1W#
1^#
1a#
0G$
1\&
0X)
1;(
0_)
00+
0\)
1q*
18)
1`(
0=)
1?)
1J"
1b&
1A#
1X&
0k&
0Y#
0P&
0v&
1R#
1X#
18$
1B$
1f$
1i&
0K$
1&$
1]&
0_(
1M!
0W)
0z*
19(
0[)
0!+
0|*
0&+
0*)
0:)
1!)
1p*
1#)
0;)
0>)
1w
1c&
0}#
1~#
0"$
0($
1h$
1"%
1:%
1R%
0^%
1v%
0z%
13&
0D&
1E&
1w&
0A$
0%$
0@$
0x&
1k(
1O*
1j(
0b)
1i)
0c)
1v)
0d)
1%*
0f)
0g)
0h)
0}*
1\*
1B*
0e)
14*
1h"
0o"
1f"
1T%
1\%
0w%
0C$
1i$
0E$
1j$
1l$
0%%
1$%
1&%
0=%
1<%
1>%
0[%
1a%
1x%
04&
1}%
15&
0N&
1G&
1O&
1g!
0s!
1i!
0H(
0I(
0J(
0K(
0L(
0M(
0P(
0Q(
0R(
0S(
0T(
0U(
1V(
1W(
0N(
0O(
1f
1d
0#
zB"
zI"
zH"
zG"
zE"
zD"
zC"
zF"
0O&
05&
0\%
0>%
0&%
0j$
1#%
0x%
1U%
0F$
1m$
1'%
1?%
1b%
1~%
1H&
1L(
1U(
1R(
1P(
1N(
1J(
1H(
zq!
zj!
zk!
zl!
zn!
zo!
zp!
zm!
0$%
1;%
zn
zm
zl
zk
zj
zi
zh
zg
0H&
0~%
0U%
0?%
0'%
0b%
1S(
0<%
1S%
1Q(
0T%
1`%
1O(
0a%
1|%
1M(
0}%
1F&
1K(
0G&
1I(
#430000
0!
05!
0=#
#440000
1!
1S
15!
19!
1+$
1=#
1R'
0S'
1i(
0h(
0b&
1F#
1>#
0B#
1j&
0E#
1N#
1Q#
0W#
0^#
1h#
0/+
10+
1\)
0q*
08)
0`(
1=)
0V)
1_(
0J"
1K"
1b&
0F#
1^&
0c&
1?#
1#$
0X&
1k&
0R#
0X#
08$
0B$
0f$
0i&
0^(
0_(
0M!
1L!
0^&
1[)
1!+
1|*
1&+
1*)
1:)
1;)
0y*
0U)
0w
1v
1c&
1_&
1^(
1`$
1O#
1T&
1Y&
0Y$
1^$
0_&
0v*
1t*
06)
05)
0r*
0f"
1i"
1_&
0c&
0k&
1_$
0i!
1f!
0s*
0f
1c
#450000
0!
05!
0=#
#460000
1!
15!
1=#
1Q'
0R'
1h(
0g(
1^&
1C#
0b&
0M#
0Q#
1W#
1[#
0h#
1t#
1`&
1d&
1l&
0m'
0S)
0Z)
0++
1/+
0o'
0\)
1q*
19)
1_(
0n'
0^(
0K"
1L"
1D#
1{%
0N#
1U#
1R#
1B$
1i&
1,$
1q&
1)$
1-$
18$
1a&
1X#
1c$
1_%
1e&
1.$
1m&
0u&
0L!
1K!
1])
0T)
0)+
0R)
0x*
0a)
0*)
0Y)
0&+
0(+
0{*
0P)
0*+
0[)
0|*
0:)
0+)
18)
0w*
0Q)
0v
1u
1V&
0O#
0T&
0Y&
0^$
1k&
1t&
1c&
1g&
1/$
1P#
0_$
1o&
1s*
0'+
1v*
16)
15)
0e"
1j"
1m"
1k"
1g"
1n"
1f"
1l"
0P#
0V&
0c&
0g&
0o&
0t&
1_$
00$
0`!
1e!
1b!
1d!
1h!
1a!
1i!
1c!
1r(
0s*
0%
1f
1e
1b
1a
1`
1_
1^
#470000
0!
05!
0=#
#480000
1!
0S
15!
09!
0+$
1=#
1S'
0i(
0>#
1@#
1B#
0C#
0j&
1E#
1Q#
0[#
1d#
0t#
1H$
0\&
0`&
0d&
0l&
1m'
1S)
1Z)
1X)
08(
1++
0^)
1o'
0q*
1`(
1n'
0=)
0?)
1V)
1J"
1b&
0?#
0#$
0A#
0U#
1X&
0D#
0{%
0k&
0R#
0,$
0q&
1L$
0&$
0]&
0)$
0-$
0a&
0c$
1f$
0_%
0e&
0.$
0m&
1u&
0_(
1M!
0])
1T)
1)+
1R)
1x*
0!+
1a)
1Y)
1(+
1{*
1W)
1z*
06(
1P)
1*+
1:)
1w*
1Q)
0;)
1+)
1>)
1y*
1U)
1w
1c&
1T#
1Z#
1^$
0`$
0/$
1Y$
0_$
1v&
0!)
1s*
0t*
1'+
1r*
0v*
0")
0&)
1e"
0j"
0m"
0k"
0g"
0h"
1p"
0n"
0l"
0i"
0m$
1O$
1x&
1_$
1}#
0~#
1"$
1%$
1($
1@$
0"%
0:%
0R%
1^%
0v%
1z%
03&
1D&
0E&
0w&
1`!
0e!
0b!
0d!
0h!
0g!
1r!
0a!
0c!
0f!
1b)
0i)
1c)
0v)
1d)
0%*
1f)
1g)
1h)
0k(
0\*
0O*
0B*
1e)
04*
0s*
1%
0e
0d
0c
0b
0a
0`
0_
0^
1"
1a$
1T%
0`%
1\%
1A$
0h$
1j$
0#%
0l$
1%%
1$%
0;%
1&%
1<%
0S%
1>%
1a%
0|%
1x%
1}%
0F&
15&
1G&
1O&
0H(
0I(
0J(
0K(
0L(
0M(
0P(
0Q(
0R(
0S(
1T(
0U(
1}*
0j(
0N(
0O(
0v(
0B"
0C"
0D"
0E"
0F"
0G"
0H"
0I"
0G&
0}%
0T%
0<%
0&%
1=%
0$%
0a%
0A$
1h$
1w&
1U%
1C$
0i$
1E$
1m$
1'%
1?%
1b%
1~%
1H&
1M(
1S(
1R(
1Q(
1O(
1K(
1I(
0q!
0p!
0o!
0n!
0m!
0l!
0k!
0j!
0>%
1[%
0V(
0W(
0}*
1j(
0n
0m
0l
0k
0j
0i
0h
0g
0H&
0~%
0U%
0?%
0'%
0b%
0j$
1P(
0C$
1i$
0E$
1F$
0\%
1w%
1U(
1N(
1V(
1W(
1B"
0m$
0x%
14&
1j$
0F$
0U(
1L(
1q!
05&
1N&
1n
1m$
1J(
0O&
1H(
#490000
0!
05!
0=#
#500000
1!
15!
1=#
0P$
1p$
1R'
0S'
1i(
0h(
02(
1=(
0S$
1r$
0b&
1F#
0@#
0B#
1j&
0E#
0Q#
0W#
1[#
0d#
1p#
1`&
0Z)
0.+
1^)
0o'
1\)
1q*
0`(
1=)
1?)
1_(
00(
15(
0J"
1K"
1b&
0F#
0^&
1G#
1C$
0i$
1E$
0k$
0j$
1#%
1l$
0c&
1A#
1U#
0X&
1k&
1R#
0B$
0i&
1q&
0u&
1y&
1:'
1)$
14$
1d$
0f$
1a&
1^(
0_(
0M!
1L!
0Z&
1H#
1^&
0G#
0Y)
1!+
0#+
0')
0{*
0`)
0))
1])
0P)
1[)
1|*
0:)
1;)
0+)
0>)
0T(
1U(
0V(
0W(
0w
1v
1^"
0]"
1c&
0_&
1$%
0l$
1j$
0#%
0^(
1](
1F$
0m$
0T#
0Z#
0^$
0v&
0x&
1{&
0a$
1Z&
0H#
1n&
0U(
1T(
0S(
1^!
0_!
0[&
1_&
0$%
0\(
0](
1v(
0()
1!)
1v*
1")
1&)
0!!
1~
1g"
0e"
1n"
0f"
1'%
1m$
0n&
1S(
0m$
0'%
0O$
0}#
1~#
0"$
0%$
0($
0@$
1"%
1:%
1R%
0^%
1v%
0z%
13&
0D&
1E&
0~&
1[&
1o&
1\(
1h!
0`!
1a!
0i!
0b)
1i)
0c)
1v)
0d)
1%*
0f)
0g)
0h)
1k(
1\*
1O*
1B*
0e)
14*
0f
1e
1^
0%
zC"
zD"
zE"
zF"
zG"
zH"
zI"
0o&
1T%
1\%
0w%
0j$
1#%
1l$
0%%
1$%
1&%
0=%
1<%
1>%
0[%
1a%
1x%
04&
1}%
15&
0N&
1G&
1O&
zp!
zo!
zn!
zm!
zl!
zk!
zj!
0H(
0I(
0J(
0K(
0L(
0M(
0P(
0Q(
0R(
0S(
0T(
1U(
0N(
0O(
zm
zl
zk
zj
zi
zh
zg
zB"
0O&
05&
0\%
0>%
0&%
0$%
1;%
0x%
1U%
1m$
1'%
1?%
1b%
1~%
1H&
1L(
1S(
1R(
1P(
1N(
1J(
1H(
zq!
0<%
1S%
zn
0H&
0~%
0U%
0?%
0'%
0b%
1Q(
0T%
1`%
1O(
0a%
1|%
1M(
0}%
1F&
1K(
0G&
1I(
#510000
0!
05!
0=#
#520000
1!
1S
15!
19!
1+$
1=#
1S'
0!'
10$
0r(
1@(
0i(
0j&
1E#
0p#
1w#
1d&
0S)
0,+
1.+
1`(
0\"
1J"
0b&
1F#
0k&
0d$
1e$
1_%
1e&
1_(
0N!
1M!
0^&
1G#
0R)
0x*
0"+
1#+
0T
1w
0c&
1^(
1*'
0Z&
1H#
0_&
1](
1k"
1n&
0[&
0\(
1d!
1a
1o&
#530000
0!
05!
0=#
#540000
1!
15!
1=#
0P'
0Q'
0R'
0S'
1O'
0h'
1g'
0J)
1K)
0e(
1i(
1h(
1g(
1f(
1Z&
0H#
1^&
0G#
1b&
0F#
1@#
1j&
0E#
0[#
0a#
0w#
0H$
0`&
0d&
1B#
0n&
1I#
1M#
0R#
0h&
0p&
0+'
1-'
0.'
0/'
01'
17(
1:(
1:)
09)
1\(
0=)
1S)
1Z)
18(
1,+
1_)
1o'
0`(
0?)
0_(
0^(
0](
1N"
0J"
0K"
0L"
0M"
1f&
0b&
0^&
0Z&
1n&
0I#
1[&
1_&
1c&
1k&
1X&
0o&
1N#
0V#
1Z#
0{&
0*'
0X#
0)$
04$
08$
0e$
0_%
0a&
0e&
1u&
0y&
0:'
0A#
0U#
0L$
0q&
0\(
1](
1^(
1_(
0[(
1I!
0M!
0L!
0K!
0J!
0f&
1P)
16(
1+)
1>)
1`)
1))
0])
1R)
1Y)
1x*
1"+
1&+
1')
1{*
1*)
1()
0")
1$)
08)
0;)
0w
0v
0u
0t
1s
0'#
0%#
0$#
1##
0!#
1g&
0c&
0_&
0[&
1o&
1[(
1'%
1?%
1U%
1b%
1~%
1H&
1I$
1a$
0_$
1x&
0Z#
1Y&
1V#
1S$
0r$
0$"
0&"
0'"
1("
0*"
0g&
10(
05(
0$)
06)
1")
1s*
0v(
0:
18
07
06
04
0n"
0p"
1e"
0k"
0g"
0a$
0I$
0x&
1[&
1c&
0o&
0'%
0?%
0U%
0b%
0~%
0H&
0C$
1i$
0E$
1k$
1j$
0#%
0l$
0a!
0r!
1`!
0d!
0h!
1T(
0U(
1V(
1W(
1v(
0e
0a
0^
0"
1%
0^"
1]"
1C"
1D"
1E"
1F"
1G"
1H"
1I"
1$%
0;%
1l$
0j$
1#%
0F$
0m$
1U(
0T(
0S(
0^!
1_!
1p!
1o!
1n!
1m!
1l!
1k!
1j!
0$%
1;%
1<%
0S%
1!!
0~
1m
1l
1k
1j
1i
1h
1g
zC"
zD"
zE"
zF"
zG"
zH"
zI"
1m$
0Q(
1S(
1T%
0`%
0<%
1S%
zp!
zo!
zn!
zm!
zl!
zk!
zj!
1Q(
0O(
zm
zl
zk
zj
zi
zh
zg
0T%
1`%
1a%
0|%
0M(
1O(
1}%
0F&
0a%
1|%
1M(
0K(
0}%
1F&
1G&
0I(
1K(
0G&
1I(
#550000
0!
05!
0=#
#560000
1!
0S
15!
09!
0+$
1=#
1P'
1R'
1S'
0O'
1e(
0i(
0h(
0f(
1Z&
1b&
0j&
1E#
0N#
1W#
1\&
0n&
1R#
1h&
1p&
07(
0:(
0:)
1\(
0X)
0\)
18)
1`(
0_(
0](
0N"
1J"
1K"
1M"
0b&
1F#
1T&
1X#
1^#
1a#
1&$
18$
1B$
1f$
1]&
1i&
1_(
0I!
1M!
1L!
1J!
1^&
0[)
0W)
0!+
0|*
0&+
0z*
0_)
00+
0*)
05)
1w
1v
1t
0s
0^(
0[&
0c&
1_&
1f"
1h"
1i!
1g!
1f
1d
#570000
0!
05!
0=#
#580000
1!
15!
1=#
0P'
1Q'
0R'
1h(
0g(
1f(
0Z&
0^&
1G#
0^#
1l#
0@#
0B#
1C#
1b&
0F#
0M#
1Q#
0W#
1[#
1G$
0\&
1d&
0S)
1X)
0;(
0o'
1\)
0q*
19)
0_(
0n'
1=)
1?)
0-+
10+
1^(
1](
0K"
1L"
0M"
1^&
0G#
1Z&
1A#
0X&
1D#
1{%
1U#
0R#
08$
0B$
0i&
1\#
1,$
1q&
0u&
1K$
0&$
0]&
11$
0f$
1_%
1e&
0](
0^(
0L!
1K!
0J!
0Z&
0R)
0x*
1!+
0q(
1W)
1z*
09(
1])
0P)
0*+
0u(
1[)
1|*
1&+
1:)
0+)
0w*
0Q)
1;)
0>)
0v
1u
0t
1](
1V&
0V#
1Z#
0T&
0Y&
0k&
1*$
1t&
15$
0_&
1g&
0t(
0s(
16)
15)
0")
1$)
1k"
0h"
1o"
0e"
1n"
0f"
1l"
1F$
1'%
1?%
1U%
1b%
1~%
1H&
1M$
0V&
1_&
1c&
0g&
0t&
1@$
1d!
0g!
1s!
0`!
1a!
0i!
1c!
0k(
0f
0d
1a
1`
1^
1#
0%
1B"
1q!
1n
#590000
0!
05!
0=#
#600000
1!
1S
15!
19!
1+$
1=#
1o$
1)%
1A%
1W%
1d%
1"&
1J&
1R'
0S'
1i(
0h(
0s'
0x'
0}'
0$(
0)(
0.(
03(
1r$
1,%
1D%
1Z%
1g%
1%&
1M&
0b&
1F#
1M#
1B#
0C#
1j&
0E#
1W#
0[#
1d#
0l#
0d&
1S)
1-+
0^)
1o'
0\)
0`(
1n'
0=)
09)
1_(
0p'
0u'
0z'
0!(
0&(
0+(
00(
0J"
1K"
1b&
0F#
0^&
1G#
1j$
0l$
1%%
1$%
1&%
1<%
1>%
1T%
1\%
1a%
1x%
1}%
15&
1G&
1O&
0c&
1N#
0U#
1X&
0D#
0{%
1k&
18$
1B$
1i&
0\#
0,$
0q&
1u&
01$
1f$
0_%
0e&
1^(
0_(
0M!
1L!
1Z&
1^&
0G#
1R)
1x*
0!+
1q(
0])
1P)
1*+
1u(
0[)
0|*
0&+
1w*
1Q)
0;)
1+)
08)
0H(
0I(
0J(
0K(
0L(
0M(
0N(
0O(
0P(
0Q(
0R(
0S(
1T(
0U(
0w
1v
1d"
1c"
1b"
1a"
1`"
1_"
1^"
1c&
0_&
0&%
1=%
0^(
0](
1V#
1S#
1T#
1Y#
0Z#
1^$
0*$
05$
1v&
1x&
0g$
1>$
0Z&
1R(
1X!
1Y!
1Z!
1[!
1\!
1]!
1^!
1[&
1_&
0>%
1[%
1](
0m(
1~*
0!)
1t(
1s(
0v*
1")
0#)
0&)
0%)
0$)
1~
1}
1|
1{
1z
1y
1x
0k"
1e"
0n"
1f"
0l"
1P(
0V#
0j$
1l$
0$%
1&%
0<%
1>%
0T%
0a%
0x%
14&
0}%
05&
1N&
0G&
0O&
0F$
1_$
0>$
1g$
1}#
0~#
1"$
1%$
1($
0"%
0:%
0R%
1^%
0v%
1z%
03&
1D&
0E&
0h$
0?$
0w&
0[&
1w%
0d!
1`!
0a!
1i!
0c!
1l(
1}*
1b)
0i)
1c)
0v)
1d)
0%*
1f)
1g)
1h)
0\*
0O*
0B*
1e)
04*
0~*
1m(
0s*
1H(
1I(
1J(
1K(
1L(
1M(
1O(
0P(
1Q(
0R(
1S(
0T(
1U(
1$)
1f
0a
0`
0^
1%
1C"
1D"
1E"
1F"
1G"
1H"
1I"
1x%
1O&
15&
1F$
1a$
1?$
0U%
0?%
0'%
0m$
0b%
0~%
0H&
0J(
0H(
0L(
1p!
1o!
1n!
1m!
1l!
1k!
1j!
0l(
0v(
1m
1l
1k
1j
1i
1h
1g
0B"
0I"
0H"
0G"
0E"
0D"
0C"
0F"
1h$
1w&
0q!
0j!
0k!
0l!
0n!
0o!
0p!
0m!
0}*
0n
0m
0l
0k
0j
0i
0h
0g
1B"
1q!
1n
#610000
0!
05!
0=#
#620000
1!
15!
1=#
0o$
0)%
0A%
0W%
0d%
0"&
0J&
1S'
0i(
1s'
1x'
1}'
1$(
1)(
1.(
13(
0r$
0,%
0D%
0Z%
0g%
0%&
0M&
0B#
0j&
1E#
0N#
0Q#
0W#
1[#
0d#
1l#
1d&
0S)
0-+
1^)
0o'
1\)
1q*
18)
1`(
1=)
1p'
1u'
1z'
1!(
1&(
1+(
10(
1J"
0b&
1F#
1j$
0#%
0l$
1$%
0;%
0&%
1<%
0S%
0>%
1T%
0`%
0\%
1a%
0|%
0x%
1}%
0F&
05&
1G&
0O&
1U#
0X&
0k&
0S#
0T#
0Y#
1Z#
1R#
08$
0B$
0i&
1q&
0u&
1y&
1:'
11$
0f$
1_%
1e&
1_(
1M!
0^&
1G#
0R)
0x*
1!+
0q(
0`)
0))
1])
0P)
1[)
1|*
1&+
0:)
0")
1#)
1&)
1%)
1;)
0+)
1H(
0I(
1J(
0K(
1L(
0M(
1N(
0O(
1P(
0Q(
1R(
0S(
1T(
0U(
1w
0d"
0c"
0b"
0a"
0`"
0_"
0^"
0c&
0G&
0}%
0a%
0T%
0<%
0$%
1^(
1V#
0Z#
0^$
0v&
0x&
1{&
1"'
0_$
1Z&
1S(
1Q(
1O(
1M(
1K(
1I(
0X!
0Y!
0Z!
0[!
0\!
0]!
0^!
0_&
0](
1s*
0()
1!)
1v*
1")
0$)
0~
0}
0|
0{
0z
0y
0x
1k"
0e"
1n"
0f"
0F$
0M$
0}#
1~#
0"$
0%$
0($
0@$
1"%
1:%
1R%
0^%
1v%
0z%
13&
0D&
1E&
0a$
1[&
1d!
0`!
1a!
0i!
1v(
0b)
1i)
0c)
1v)
0d)
1%*
0f)
0g)
0h)
1k(
1\*
1O*
1B*
0e)
14*
0f
1a
1^
0%
zC"
zD"
zE"
zF"
zG"
zH"
zI"
1T%
1\%
0w%
0j$
1#%
1l$
0%%
1$%
1&%
0=%
1<%
1>%
0[%
1a%
1x%
04&
1}%
15&
0N&
1G&
1O&
zp!
zo!
zn!
zm!
zl!
zk!
zj!
0H(
0I(
0J(
0K(
0L(
0M(
0P(
0Q(
0R(
0S(
0T(
1U(
0N(
0O(
zm
zl
zk
zj
zi
zh
zg
zB"
0O&
05&
0\%
0>%
0&%
0$%
1;%
0x%
1U%
1m$
1'%
1?%
1b%
1~%
1H&
1L(
1S(
1R(
1P(
1N(
1J(
1H(
zq!
0<%
1S%
zn
0H&
0~%
0U%
0?%
0'%
0b%
1Q(
0T%
1`%
1O(
0a%
1|%
1M(
0}%
1F&
1K(
0G&
1I(
#630000
0!
05!
0=#
#640000
1!
0S
15!
09!
0+$
1=#
1P'
0Q'
0R'
0S'
1i(
1h(
1g(
0f(
0Z&
1H#
1^&
0G#
1b&
0F#
1@#
1j&
0E#
1N#
1Q#
0U#
0[#
0a#
0l#
0d&
1S)
1-+
1_)
1o'
1+)
0q*
08)
0`(
0?)
0_(
0^(
1](
0J"
0K"
0L"
1M"
0b&
0^&
1Z&
0H#
1n&
0[&
1_&
1c&
0A#
1k&
0R#
0{&
0"'
0q&
1u&
0y&
0:'
0X#
01$
0_%
0e&
0\(
0](
1^(
1_(
0M!
0L!
0K!
1J!
0n&
1R)
1x*
1q(
1*)
1`)
1))
0])
1P)
1()
1:)
1>)
0w
0v
0u
1t
0c&
0_&
1[&
1o&
1\(
1Y#
1P&
1v&
0o&
0!)
0p*
0#)
0k"
1e"
0n"
1x&
1}#
0~#
1"$
1%$
1($
1@$
0"%
0:%
0R%
1^%
0v%
1z%
03&
1D&
0E&
0w&
0d!
1`!
0a!
1b)
0i)
1c)
0v)
1d)
0%*
1f)
1g)
1h)
0k(
0\*
0O*
0B*
1e)
04*
0a
0^
1%
1T%
0`%
1\%
1A$
0h$
1j$
0#%
0l$
1%%
1$%
0;%
1&%
1<%
0S%
1>%
1a%
0|%
1x%
1}%
0F&
15&
1G&
1O&
0H(
0I(
0J(
0K(
0L(
0M(
0P(
0Q(
0R(
0S(
1T(
0U(
1}*
0j(
0N(
0O(
0B"
0C"
0D"
0E"
0F"
0G"
0H"
0I"
0G&
0}%
0T%
0<%
0&%
1=%
0$%
0a%
1U%
1C$
0i$
1E$
0m$
1'%
1?%
1b%
1~%
1H&
1M(
1S(
1R(
1Q(
1O(
1K(
1I(
0q!
0p!
0o!
0n!
0m!
0l!
0k!
0j!
0>%
1[%
0V(
0W(
0n
0m
0l
0k
0j
0i
0h
0g
0'%
0j$
1P(
1F$
0\%
1w%
1U(
0?%
1N(
0x%
14&
0U%
1L(
05&
1N&
0b%
1J(
0O&
0~%
1H(
0H&
#650000
0!
05!
0=#
#660000
1!
15!
1=#
1S'
0i(
0@#
1B#
0j&
1E#
0N#
0Q#
1W#
1^#
1a#
0G$
1\&
0X)
1;(
0_)
00+
0\)
1q*
18)
1`(
0=)
1?)
1J"
1b&
1A#
1X&
0k&
0Y#
0P&
0v&
1R#
1X#
18$
1B$
1f$
1i&
0K$
1&$
1]&
0_(
1M!
0W)
0z*
19(
0[)
0!+
0|*
0&+
0*)
0:)
1!)
1p*
1#)
0;)
0>)
1w
1c&
0}#
1~#
0"$
0($
1h$
1"%
1:%
1R%
0^%
1v%
0z%
13&
0D&
1E&
1w&
0A$
0%$
0@$
0x&
1k(
1O*
1j(
0b)
1i)
0c)
1v)
0d)
1%*
0f)
0g)
0h)
0}*
1\*
1B*
0e)
14*
1h"
0o"
1f"
1T%
1\%
0w%
0C$
1i$
0E$
1j$
1l$
0%%
1$%
1&%
0=%
1<%
1>%
0[%
1a%
1x%
04&
1}%
15&
0N&
1G&
1O&
1g!
0s!
1i!
0H(
0I(
0J(
0K(
0L(
0M(
0P(
0Q(
0R(
0S(
0T(
0U(
1V(
1W(
0N(
0O(
1f
1d
0#
zB"
zI"
zH"
zG"
zE"
zD"
zC"
zF"
0O&
05&
0\%
0>%
0&%
0j$
1#%
0x%
1U%
0F$
1m$
1'%
1?%
1b%
1~%
1H&
1L(
1U(
1R(
1P(
1N(
1J(
1H(
zq!
zj!
zk!
zl!
zn!
zo!
zp!
zm!
0$%
1;%
zn
zm
zl
zk
zj
zi
zh
zg
0H&
0~%
0U%
0?%
0'%
0b%
1S(
0<%
1S%
1Q(
0T%
1`%
1O(
0a%
1|%
1M(
0}%
1F&
1K(
0G&
1I(
#670000
0!
05!
0=#
#680000
1!
1S
15!
19!
1+$
1=#
1R'
0S'
1i(
0h(
0b&
1F#
1>#
0B#
1j&
0E#
1N#
1Q#
0W#
0^#
1h#
0/+
10+
1\)
0q*
08)
0`(
1=)
0V)
1_(
0J"
1K"
1b&
0F#
1^&
0c&
1?#
1#$
0X&
1k&
0R#
0X#
08$
0B$
0f$
0i&
0^(
0_(
0M!
1L!
0^&
1[)
1!+
1|*
1&+
1*)
1:)
1;)
0y*
0U)
0w
1v
1c&
1_&
1^(
1`$
1O#
1T&
1Y&
0Y$
1^$
0_&
0v*
1t*
06)
05)
0r*
0f"
1i"
1_&
0c&
0k&
1_$
0i!
1f!
0s*
0f
1c
#690000
0!
05!
0=#
#700000
1!
15!
1=#
1Q'
0R'
1h(
0g(
1^&
1C#
0b&
0M#
0Q#
1W#
1[#
0h#
1t#
1`&
1d&
1l&
0m'
0S)
0Z)
0++
1/+
0o'
0\)
1q*
19)
1_(
0n'
0^(
0K"
1L"
1D#
1{%
0N#
1U#
1R#
1B$
1i&
1,$
1q&
1)$
1-$
18$
1a&
1X#
1c$
1_%
1e&
1.$
1m&
0u&
0L!
1K!
1])
0T)
0)+
0R)
0x*
0a)
0*)
0Y)
0&+
0(+
0{*
0P)
0*+
0[)
0|*
0:)
0+)
18)
0w*
0Q)
0v
1u
1V&
0O#
0T&
0Y&
0^$
1k&
1t&
1c&
1g&
1/$
1P#
0_$
1o&
1s*
0'+
1v*
16)
15)
0e"
1j"
1m"
1k"
1g"
1n"
1f"
1l"
0P#
0V&
0c&
0g&
0o&
0t&
1_$
00$
0`!
1e!
1b!
1d!
1h!
1a!
1i!
1c!
1r(
0s*
0%
1f
1e
1b
1a
1`
1_
1^
#710000
0!
05!
0=#
#720000
1!
0S
15!
09!
0+$
1=#
1S'
0i(
0>#
1@#
1B#
0C#
0j&
1E#
1Q#
0[#
1d#
0t#
1H$
0\&
0`&
0d&
0l&
1m'
1S)
1Z)
1X)
08(
1++
0^)
1o'
0q*
1`(
1n'
0=)
0?)
1V)
1J"
1b&
0?#
0#$
0A#
0U#
1X&
0D#
0{%
0k&
0R#
0,$
0q&
1L$
0&$
0]&
0)$
0-$
0a&
0c$
1f$
0_%
0e&
0.$
0m&
1u&
0_(
1M!
0])
1T)
1)+
1R)
1x*
0!+
1a)
1Y)
1(+
1{*
1W)
1z*
06(
1P)
1*+
1:)
1w*
1Q)
0;)
1+)
1>)
1y*
1U)
1w
1c&
1T#
1Z#
0S$
1r$
1^$
0`$
0/$
1Y$
0_$
1v&
0!)
1s*
0t*
1'+
1r*
0v*
00(
15(
0")
0&)
1e"
0j"
0m"
0k"
0g"
0h"
1p"
0n"
0l"
0i"
1O$
1x&
1C$
0i$
1E$
0k$
1j$
0l$
1%%
0m$
1_$
1}#
0~#
1"$
1%$
1($
1@$
0"%
0:%
0R%
1^%
0v%
1z%
03&
1D&
0E&
0w&
1`!
0e!
0b!
0d!
0h!
0g!
1r!
0a!
0c!
0f!
1b)
0i)
1c)
0v)
1d)
0%*
1f)
1g)
1h)
0k(
0\*
0O*
0B*
1e)
04*
0s*
1T(
0U(
0V(
0W(
1%
0e
0d
0c
0b
0a
0`
0_
0^
1"
1^"
0]"
1&%
1l$
0%%
0j$
1F$
1a$
1T%
0`%
1\%
1m$
1A$
0h$
1j$
0#%
0l$
1%%
1$%
0;%
0&%
1=%
1<%
0S%
1>%
1a%
0|%
1x%
1}%
0F&
15&
1G&
1O&
1U(
0T(
0R(
1^!
0_!
1&%
0=%
0H(
0I(
0J(
0K(
0L(
0M(
0P(
0Q(
1R(
0S(
1T(
0U(
1}*
0j(
0N(
0O(
0v(
0!!
1~
0B"
0C"
0D"
0E"
0F"
0G"
0H"
0I"
0m$
0G&
0}%
0T%
0>%
1[%
0<%
0&%
1=%
0$%
0a%
0R(
0A$
1h$
1w&
1U%
0C$
0E$
1k$
1m$
1'%
1?%
1b%
1~%
1H&
1>%
0[%
1M(
1S(
1R(
1Q(
1P(
1O(
1K(
1I(
0q!
0p!
0o!
0n!
0m!
0l!
0k!
0j!
0>%
1[%
0\%
1w%
0P(
1V(
1W(
0}*
1j(
0n
0m
0l
0k
0j
0i
0h
0g
0H&
0~%
0U%
0?%
0'%
0b%
1\%
0w%
1l$
1N(
1P(
1C$
1E$
0k$
0F$
0x%
14&
0\%
1w%
0T(
0N(
1x%
04&
1N(
1L(
0V(
0W(
1B"
0x%
14&
05&
1N&
0l$
0L(
1F$
15&
0N&
1T(
1J(
1L(
1q!
0O&
05&
1N&
0J(
1n
1O&
1J(
1H(
0O&
0H(
1H(
#730000
0!
05!
0=#
#740000
1!
15!
1=#
1P$
1R'
0S'
1i(
0h(
0=(
1S$
0b&
1F#
0@#
0B#
1j&
0E#
0Q#
0W#
1[#
0d#
1p#
1`&
0Z)
0.+
1^)
0o'
1\)
1q*
0`(
1=)
1?)
1_(
05(
0J"
1K"
1b&
0F#
0^&
1G#
0C$
1i$
0E$
1k$
0c&
1A#
1U#
0X&
1k&
1R#
0B$
0i&
1q&
0u&
1y&
1:'
1)$
14$
1d$
0f$
1a&
1^(
0_(
0M!
1L!
0Z&
1H#
1^&
0G#
0Y)
1!+
0#+
0')
0{*
0`)
0))
1])
0P)
1[)
1|*
0:)
1;)
0+)
0>)
1V(
1W(
0w
1v
1]"
1c&
0_&
1l$
0j$
1#%
0^(
1](
0F$
0T#
0Z#
0^$
0v&
0x&
1{&
0a$
1Z&
0H#
1n&
1U(
0T(
1_!
0[&
1_&
1$%
0\(
0](
1v(
0()
1!)
1v*
1")
1&)
1!!
1g"
0e"
1n"
0f"
0m$
0n&
0S(
1m$
0O$
0}#
1~#
0"$
0%$
0($
0@$
1"%
1:%
1R%
0^%
1v%
0z%
13&
0D&
1E&
1~&
1[&
1o&
1\(
1h!
0`!
1a!
0i!
0b)
1i)
0c)
1v)
0d)
1%*
0f)
0g)
0h)
1k(
1\*
1O*
1B*
0e)
14*
0f
1e
1^
0%
zC"
zD"
zE"
zF"
zG"
zH"
zI"
0o&
1T%
1\%
0w%
1j$
0l$
0$%
1;%
1&%
0=%
1<%
1>%
0[%
1a%
1x%
04&
1}%
15&
0N&
1G&
1O&
zp!
zo!
zn!
zm!
zl!
zk!
zj!
0H(
0I(
0J(
0K(
0L(
0M(
0P(
0Q(
0R(
1S(
1T(
0U(
0N(
0O(
zm
zl
zk
zj
zi
zh
zg
zB"
0O&
05&
0\%
0>%
0<%
1S%
0x%
1U%
0m$
1'%
1?%
1b%
1~%
1H&
1L(
1Q(
1P(
1N(
1J(
1H(
zq!
0T%
1`%
zn
0H&
0~%
0U%
0?%
0b%
1O(
0a%
1|%
1M(
0}%
1F&
1K(
0G&
1I(
#750000
0!
05!
0=#
#760000
1!
1S
15!
19!
1+$
1=#
1S'
1!'
10$
0r(
0@(
0i(
0j&
1E#
0p#
1w#
1d&
0S)
0,+
1.+
1`(
1\"
1J"
0b&
1F#
0k&
0d$
1e$
1_%
1e&
1_(
1N!
1M!
0^&
1G#
0R)
0x*
0"+
1#+
1T
1w
0c&
1^(
1*'
0Z&
1H#
0_&
1](
1k"
1n&
0[&
0\(
1d!
1a
1o&
#770000
0!
05!
0=#
#780000
1!
15!
1=#
0P'
0Q'
0R'
0S'
1O'
1h'
0K)
0e(
1i(
1h(
1g(
1f(
1Z&
0H#
1^&
0G#
1b&
0F#
1@#
1j&
0E#
0[#
0a#
0w#
0H$
0`&
0d&
1B#
0n&
1I#
1M#
0R#
0h&
0p&
0-'
1/'
17(
1:(
1:)
09)
1\(
0=)
1S)
1Z)
18(
1,+
1_)
1o'
0`(
0?)
0_(
0^(
0](
1N"
0J"
0K"
0L"
0M"
1f&
0b&
0^&
0Z&
1n&
0I#
1[&
1_&
1c&
1k&
1X&
0o&
1N#
0V#
1Z#
0{&
0*'
0X#
0)$
04$
08$
0e$
0_%
0a&
0e&
1u&
0y&
0:'
0A#
0U#
0L$
0q&
0\(
1](
1^(
1_(
0[(
1I!
0M!
0L!
0K!
0J!
0f&
1P)
16(
1+)
1>)
1`)
1))
0])
1R)
1Y)
1x*
1"+
1&+
1')
1{*
1*)
1()
0")
1$)
08)
0;)
0w
0v
0u
0t
1s
1%#
0##
1g&
0c&
0_&
0[&
1o&
1[(
1F$
1m$
1?%
1U%
1b%
1~%
1H&
1I$
1a$
0_$
1x&
0Z#
1Y&
1V#
0r$
1&"
0("
0g&
10(
0$)
06)
1")
1s*
0v(
08
16
0n"
0p"
1e"
0k"
0g"
0a$
0I$
0x&
1[&
1c&
0o&
0F$
0?%
0U%
0b%
0~%
0H&
0j$
1l$
0%%
0m$
0a!
0r!
1`!
0d!
0h!
0T(
1U(
1v(
0e
0a
0^
0"
1%
0^"
1C"
1D"
1E"
1F"
1G"
1H"
1I"
0&%
1m$
1R(
0^!
1p!
1o!
1n!
1m!
1l!
1k!
1j!
0~
1m
1l
1k
1j
1i
1h
1g
zC"
zD"
zE"
zF"
zG"
zH"
zI"
0'%
zp!
zo!
zn!
zm!
zl!
zk!
zj!
zm
zl
zk
zj
zi
zh
zg
#790000
0!
05!
0=#
#800000
1!
0S
15!
09!
0+$
1=#
1P'
1R'
1S'
0O'
1e(
0i(
0h(
0f(
1Z&
1b&
0j&
1E#
0N#
1W#
1\&
0n&
1R#
1h&
1p&
07(
0:(
0:)
1\(
0X)
0\)
18)
1`(
0_(
0](
0N"
1J"
1K"
1M"
0b&
1F#
1T&
1X#
1^#
1a#
1&$
18$
1B$
1f$
1]&
1i&
1_(
0I!
1M!
1L!
1J!
1^&
0[)
0W)
0!+
0|*
0&+
0z*
0_)
00+
0*)
05)
1w
1v
1t
0s
0^(
0[&
0c&
1_&
1f"
1h"
1i!
1g!
1f
1d
#810000
0!
05!
0=#
#820000
1!
15!
1=#
0P'
1Q'
0R'
1h(
0g(
1f(
0Z&
0^&
1G#
0^#
1l#
0@#
0B#
1C#
1b&
0F#
0M#
1Q#
0W#
1[#
1G$
0\&
1d&
0S)
1X)
0;(
0o'
1\)
0q*
19)
0_(
0n'
1=)
1?)
0-+
10+
1^(
1](
0K"
1L"
0M"
1^&
0G#
1Z&
1A#
0X&
1D#
1{%
1U#
0R#
08$
0B$
0i&
1\#
1,$
1q&
0u&
1K$
0&$
0]&
11$
0f$
1_%
1e&
0](
0^(
0L!
1K!
0J!
0Z&
0R)
0x*
1!+
0q(
1W)
1z*
09(
1])
0P)
0*+
0u(
1[)
1|*
1&+
1:)
0+)
0w*
0Q)
1;)
0>)
0v
1u
0t
1](
1V&
0V#
1Z#
0T&
0Y&
0k&
1*$
1t&
15$
0_&
1g&
0t(
0s(
16)
15)
0")
1$)
1k"
0h"
1o"
0e"
1n"
0f"
1l"
1F$
1'%
1?%
1U%
1b%
1~%
1H&
1M$
0V&
1_&
1c&
0g&
0t&
1@$
1d!
0g!
1s!
0`!
1a!
0i!
1c!
0k(
0f
0d
1a
1`
1^
1#
0%
1B"
1q!
1n
#830000
0!
05!
0=#
#840000
1!
1S
15!
19!
1+$
1=#
1o$
1)%
1A%
1W%
1d%
1"&
1J&
1R'
0S'
1i(
0h(
0s'
0x'
0}'
0$(
0)(
0.(
03(
1r$
1,%
1D%
1Z%
1g%
1%&
1M&
0b&
1F#
1M#
1B#
0C#
1j&
0E#
1W#
0[#
1d#
0l#
0d&
1S)
1-+
0^)
1o'
0\)
0`(
1n'
0=)
09)
1_(
0p'
0u'
0z'
0!(
0&(
0+(
00(
0J"
1K"
1b&
0F#
0^&
1G#
1j$
0l$
1%%
1$%
1&%
1<%
1>%
1T%
1\%
1a%
1x%
1}%
15&
1G&
1O&
0c&
1N#
0U#
1X&
0D#
0{%
1k&
18$
1B$
1i&
0\#
0,$
0q&
1u&
01$
1f$
0_%
0e&
1^(
0_(
0M!
1L!
1Z&
1^&
0G#
1R)
1x*
0!+
1q(
0])
1P)
1*+
1u(
0[)
0|*
0&+
1w*
1Q)
0;)
1+)
08)
0H(
0I(
0J(
0K(
0L(
0M(
0N(
0O(
0P(
0Q(
0R(
0S(
1T(
0U(
0w
1v
1d"
1c"
1b"
1a"
1`"
1_"
1^"
1c&
0_&
0&%
1=%
0^(
0](
1V#
1S#
1T#
1Y#
0Z#
1^$
0*$
05$
1v&
1x&
0g$
1>$
0Z&
1R(
1X!
1Y!
1Z!
1[!
1\!
1]!
1^!
1[&
1_&
0>%
1[%
1](
0m(
1~*
0!)
1t(
1s(
0v*
1")
0#)
0&)
0%)
0$)
1~
1}
1|
1{
1z
1y
1x
0k"
1e"
0n"
1f"
0l"
1P(
0V#
0j$
1l$
0$%
1&%
0<%
1>%
0T%
0a%
0x%
14&
0}%
05&
1N&
0G&
0O&
0F$
1_$
0>$
1g$
1}#
0~#
1"$
1%$
1($
0"%
0:%
0R%
1^%
0v%
1z%
03&
1D&
0E&
0h$
0?$
0w&
0[&
1w%
0d!
1`!
0a!
1i!
0c!
1l(
1}*
1b)
0i)
1c)
0v)
1d)
0%*
1f)
1g)
1h)
0\*
0O*
0B*
1e)
04*
0~*
1m(
0s*
1H(
1I(
1J(
1K(
1L(
1M(
1O(
0P(
1Q(
0R(
1S(
0T(
1U(
1$)
1f
0a
0`
0^
1%
1C"
1D"
1E"
1F"
1G"
1H"
1I"
1x%
1O&
15&
1F$
1a$
1?$
0U%
0?%
0'%
0m$
0b%
0~%
0H&
0J(
0H(
0L(
1p!
1o!
1n!
1m!
1l!
1k!
1j!
0l(
0v(
1m
1l
1k
1j
1i
1h
1g
0B"
0I"
0H"
0G"
0E"
0D"
0C"
0F"
1h$
1w&
0q!
0j!
0k!
0l!
0n!
0o!
0p!
0m!
0}*
0n
0m
0l
0k
0j
0i
0h
0g
1B"
1q!
1n
#850000
0!
05!
0=#
#860000
1!
15!
1=#
0o$
0)%
0A%
0W%
0d%
0"&
0J&
1S'
0i(
1s'
1x'
1}'
1$(
1)(
1.(
13(
0r$
0,%
0D%
0Z%
0g%
0%&
0M&
0B#
0j&
1E#
0N#
0Q#
0W#
1[#
0d#
1l#
1d&
0S)
0-+
1^)
0o'
1\)
1q*
18)
1`(
1=)
1p'
1u'
1z'
1!(
1&(
1+(
10(
1J"
0b&
1F#
1j$
0#%
0l$
1$%
0;%
0&%
1<%
0S%
0>%
1T%
0`%
0\%
1a%
0|%
0x%
1}%
0F&
05&
1G&
0O&
1U#
0X&
0k&
0S#
0T#
0Y#
1Z#
1R#
08$
0B$
0i&
1q&
0u&
1y&
1:'
11$
0f$
1_%
1e&
1_(
1M!
0^&
1G#
0R)
0x*
1!+
0q(
0`)
0))
1])
0P)
1[)
1|*
1&+
0:)
0")
1#)
1&)
1%)
1;)
0+)
1H(
0I(
1J(
0K(
1L(
0M(
1N(
0O(
1P(
0Q(
1R(
0S(
1T(
0U(
1w
0d"
0c"
0b"
0a"
0`"
0_"
0^"
0c&
0G&
0}%
0a%
0T%
0<%
0$%
1^(
1V#
0Z#
0^$
0v&
0x&
1{&
1"'
0_$
1Z&
1S(
1Q(
1O(
1M(
1K(
1I(
0X!
0Y!
0Z!
0[!
0\!
0]!
0^!
0_&
0](
1s*
0()
1!)
1v*
1")
0$)
0~
0}
0|
0{
0z
0y
0x
1k"
0e"
1n"
0f"
0F$
0M$
0}#
1~#
0"$
0%$
0($
0@$
1"%
1:%
1R%
0^%
1v%
0z%
13&
0D&
1E&
0a$
1[&
1d!
0`!
1a!
0i!
1v(
0b)
1i)
0c)
1v)
0d)
1%*
0f)
0g)
0h)
1k(
1\*
1O*
1B*
0e)
14*
0f
1a
1^
0%
zC"
zD"
zE"
zF"
zG"
zH"
zI"
1T%
1\%
0w%
0j$
1#%
1l$
0%%
1$%
1&%
0=%
1<%
1>%
0[%
1a%
1x%
04&
1}%
15&
0N&
1G&
1O&
zp!
zo!
zn!
zm!
zl!
zk!
zj!
0H(
0I(
0J(
0K(
0L(
0M(
0P(
0Q(
0R(
0S(
0T(
1U(
0N(
0O(
zm
zl
zk
zj
zi
zh
zg
zB"
0O&
05&
0\%
0>%
0&%
0$%
1;%
0x%
1U%
1m$
1'%
1?%
1b%
1~%
1H&
1L(
1S(
1R(
1P(
1N(
1J(
1H(
zq!
0<%
1S%
zn
0H&
0~%
0U%
0?%
0'%
0b%
1Q(
0T%
1`%
1O(
0a%
1|%
1M(
0}%
1F&
1K(
0G&
1I(
#870000
0!
05!
0=#
#880000
1!
0S
15!
09!
0+$
1=#
1P'
0Q'
0R'
0S'
1i(
1h(
1g(
0f(
0Z&
1H#
1^&
0G#
1b&
0F#
1@#
1j&
0E#
1N#
1Q#
0U#
0[#
0a#
0l#
0d&
1S)
1-+
1_)
1o'
1+)
0q*
08)
0`(
0?)
0_(
0^(
1](
0J"
0K"
0L"
1M"
0b&
0^&
1Z&
0H#
1n&
0[&
1_&
1c&
0A#
1k&
0R#
0{&
0"'
0q&
1u&
0y&
0:'
0X#
01$
0_%
0e&
0\(
0](
1^(
1_(
0M!
0L!
0K!
1J!
0n&
1R)
1x*
1q(
1*)
1`)
1))
0])
1P)
1()
1:)
1>)
0w
0v
0u
1t
0c&
0_&
1[&
1o&
1\(
1Y#
1P&
1v&
0o&
0!)
0p*
0#)
0k"
1e"
0n"
1x&
1}#
0~#
1"$
1%$
1($
1@$
0"%
0:%
0R%
1^%
0v%
1z%
03&
1D&
0E&
0w&
0d!
1`!
0a!
1b)
0i)
1c)
0v)
1d)
0%*
1f)
1g)
1h)
0k(
0\*
0O*
0B*
1e)
04*
0a
0^
1%
1T%
0`%
1\%
1A$
0h$
1j$
0#%
0l$
1%%
1$%
0;%
1&%
1<%
0S%
1>%
1a%
0|%
1x%
1}%
0F&
15&
1G&
1O&
0H(
0I(
0J(
0K(
0L(
0M(
0P(
0Q(
0R(
0S(
1T(
0U(
1}*
0j(
0N(
0O(
0B"
0C"
0D"
0E"
0F"
0G"
0H"
0I"
0G&
0}%
0T%
0<%
0&%
1=%
0$%
0a%
1U%
1C$
0i$
1E$
0m$
1'%
1?%
1b%
1~%
1H&
1M(
1S(
1R(
1Q(
1O(
1K(
1I(
0q!
0p!
0o!
0n!
0m!
0l!
0k!
0j!
0>%
1[%
0V(
0W(
0n
0m
0l
0k
0j
0i
0h
0g
0'%
0j$
1P(
1F$
0\%
1w%
1U(
0?%
1N(
0x%
14&
0U%
1L(
05&
1N&
0b%
1J(
0O&
0~%
1H(
0H&
#890000
0!
05!
0=#
#900000
1!
15!
1=#
1S'
0i(
0@#
1B#
0j&
1E#
0N#
0Q#
1W#
1^#
1a#
0G$
1\&
0X)
1;(
0_)
00+
0\)
1q*
18)
1`(
0=)
1?)
1J"
1b&
1A#
1X&
0k&
0Y#
0P&
0v&
1R#
1X#
18$
1B$
1f$
1i&
0K$
1&$
1]&
0_(
1M!
0W)
0z*
19(
0[)
0!+
0|*
0&+
0*)
0:)
1!)
1p*
1#)
0;)
0>)
1w
1c&
0}#
1~#
0"$
0($
1h$
1"%
1:%
1R%
0^%
1v%
0z%
13&
0D&
1E&
1w&
0A$
0%$
0@$
0x&
1k(
1O*
1j(
0b)
1i)
0c)
1v)
0d)
1%*
0f)
0g)
0h)
0}*
1\*
1B*
0e)
14*
1h"
0o"
1f"
1T%
1\%
0w%
0C$
1i$
0E$
1j$
1l$
0%%
1$%
1&%
0=%
1<%
1>%
0[%
1a%
1x%
04&
1}%
15&
0N&
1G&
1O&
1g!
0s!
1i!
0H(
0I(
0J(
0K(
0L(
0M(
0P(
0Q(
0R(
0S(
0T(
0U(
1V(
1W(
0N(
0O(
1f
1d
0#
zB"
zI"
zH"
zG"
zE"
zD"
zC"
zF"
0O&
05&
0\%
0>%
0&%
0j$
1#%
0x%
1U%
0F$
1m$
1'%
1?%
1b%
1~%
1H&
1L(
1U(
1R(
1P(
1N(
1J(
1H(
zq!
zj!
zk!
zl!
zn!
zo!
zp!
zm!
0$%
1;%
zn
zm
zl
zk
zj
zi
zh
zg
0H&
0~%
0U%
0?%
0'%
0b%
1S(
0<%
1S%
1Q(
0T%
1`%
1O(
0a%
1|%
1M(
0}%
1F&
1K(
0G&
1I(
#910000
0!
05!
0=#
#920000
1!
1S
15!
19!
1+$
1=#
1R'
0S'
1i(
0h(
0b&
1F#
1>#
0B#
1j&
0E#
1N#
1Q#
0W#
0^#
1h#
0/+
10+
1\)
0q*
08)
0`(
1=)
0V)
1_(
0J"
1K"
1b&
0F#
1^&
0c&
1?#
1#$
0X&
1k&
0R#
0X#
08$
0B$
0f$
0i&
0^(
0_(
0M!
1L!
0^&
1[)
1!+
1|*
1&+
1*)
1:)
1;)
0y*
0U)
0w
1v
1c&
1_&
1^(
1`$
1O#
1T&
1Y&
0Y$
1^$
0_&
0v*
1t*
06)
05)
0r*
0f"
1i"
1_&
0c&
0k&
1_$
0i!
1f!
0s*
0f
1c
#930000
0!
05!
0=#
#940000
1!
15!
1=#
1Q'
0R'
1h(
0g(
1^&
1C#
0b&
0M#
0Q#
1W#
1[#
0h#
1t#
1`&
1d&
1l&
0m'
0S)
0Z)
0++
1/+
0o'
0\)
1q*
19)
1_(
0n'
0^(
0K"
1L"
1D#
1{%
0N#
1U#
1R#
1B$
1i&
1,$
1q&
1)$
1-$
18$
1a&
1X#
1c$
1_%
1e&
1.$
1m&
0u&
0L!
1K!
1])
0T)
0)+
0R)
0x*
0a)
0*)
0Y)
0&+
0(+
0{*
0P)
0*+
0[)
0|*
0:)
0+)
18)
0w*
0Q)
0v
1u
1V&
0O#
0T&
0Y&
0^$
1k&
1t&
1c&
1g&
1/$
1P#
0_$
1o&
1s*
0'+
1v*
16)
15)
0e"
1j"
1m"
1k"
1g"
1n"
1f"
1l"
0P#
0V&
0c&
0g&
0o&
0t&
1_$
00$
0`!
1e!
1b!
1d!
1h!
1a!
1i!
1c!
1r(
0s*
0%
1f
1e
1b
1a
1`
1_
1^
#950000
0!
05!
0=#
#960000
1!
0S
15!
09!
0+$
1=#
1S'
0i(
0>#
1@#
1B#
0C#
0j&
1E#
1Q#
0[#
1d#
0t#
1H$
0\&
0`&
0d&
0l&
1m'
1S)
1Z)
1X)
08(
1++
0^)
1o'
0q*
1`(
1n'
0=)
0?)
1V)
1J"
1b&
0?#
0#$
0A#
0U#
1X&
0D#
0{%
0k&
0R#
0,$
0q&
1L$
0&$
0]&
0)$
0-$
0a&
0c$
1f$
0_%
0e&
0.$
0m&
1u&
0_(
1M!
0])
1T)
1)+
1R)
1x*
0!+
1a)
1Y)
1(+
1{*
1W)
1z*
06(
1P)
1*+
1:)
1w*
1Q)
0;)
1+)
1>)
1y*
1U)
1w
1c&
1T#
1Z#
1r$
1^$
0`$
0/$
1Y$
0_$
1v&
0!)
1s*
0t*
1'+
1r*
0v*
00(
0")
0&)
1e"
0j"
0m"
0k"
0g"
0h"
1p"
0n"
0l"
0i"
1O$
1x&
1j$
0l$
1%%
0m$
1_$
1}#
0~#
1"$
1%$
1($
1@$
0"%
0:%
0R%
1^%
0v%
1z%
03&
1D&
0E&
0w&
1`!
0e!
0b!
0d!
0h!
0g!
1r!
0a!
0c!
0f!
1b)
0i)
1c)
0v)
1d)
0%*
1f)
1g)
1h)
0k(
0\*
0O*
0B*
1e)
04*
0s*
1T(
0U(
1%
0e
0d
0c
0b
0a
0`
0_
0^
1"
1^"
1&%
1a$
1T%
0`%
1\%
1m$
1A$
0h$
0j$
1l$
1$%
0;%
0&%
1=%
1<%
0S%
1>%
1a%
0|%
1x%
1}%
0F&
15&
1G&
1O&
0R(
1^!
0H(
0I(
0J(
0K(
0L(
0M(
0P(
0Q(
1R(
0S(
0T(
1U(
1}*
0j(
0N(
0O(
0v(
1~
0B"
0C"
0D"
0E"
0F"
0G"
0H"
0I"
0G&
0}%
0T%
0>%
1[%
0<%
0a%
0A$
1h$
1w&
1U%
1C$
0i$
1E$
0m$
1'%
1?%
1b%
1~%
1H&
1M(
1Q(
1P(
1O(
1K(
1I(
0q!
0p!
0o!
0n!
0m!
0l!
0k!
0j!
0\%
1w%
0V(
0W(
0}*
1j(
0n
0m
0l
0k
0j
0i
0h
0g
0H&
0~%
0U%
0?%
0b%
1j$
0#%
1N(
0C$
1i$
0E$
1F$
0x%
14&
0U(
0$%
1L(
1V(
1W(
1B"
1m$
05&
1N&
0j$
1#%
1S(
0F$
1U(
1J(
1q!
0'%
1$%
0O&
1n
0m$
1H(
0S(
1'%
#970000
0!
05!
0=#
#980000
1!
15!
1=#
0P$
0p$
1*%
1R'
0S'
1i(
0h(
0-(
12(
1=(
0S$
0r$
1,%
0b&
1F#
0@#
0B#
1j&
0E#
0Q#
0W#
1[#
0d#
1p#
1`&
0Z)
0.+
1^)
0o'
1\)
1q*
0`(
1=)
1?)
1_(
0+(
10(
15(
0J"
1K"
1b&
0F#
0^&
1G#
1C$
0i$
1E$
0k$
1j$
0#%
0l$
0$%
1;%
1&%
0c&
1A#
1U#
0X&
1k&
1R#
0B$
0i&
1q&
0u&
1y&
1:'
1)$
14$
1d$
0f$
1a&
1^(
0_(
0M!
1L!
0Z&
1H#
1^&
0G#
0Y)
1!+
0#+
0')
0{*
0`)
0))
1])
0P)
1[)
1|*
0:)
1;)
0+)
0>)
0R(
1S(
1T(
0U(
0V(
0W(
0w
1v
1_"
0^"
0]"
1c&
0_&
1<%
1$%
0;%
1l$
0%%
0j$
0^(
1](
1F$
1m$
0'%
0T#
0Z#
0^$
0v&
0x&
1{&
0a$
1Z&
0H#
1n&
1U(
0T(
0S(
0Q(
1]!
0^!
0_!
0[&
1_&
0&%
0<%
0\(
0](
1v(
0()
1!)
1v*
1")
1&)
0!!
0~
1}
1g"
0e"
1n"
0f"
1?%
1'%
0m$
0n&
1Q(
1R(
1m$
0?%
0O$
0}#
1~#
0"$
0%$
0($
0@$
1"%
1:%
1R%
0^%
1v%
0z%
13&
0D&
1E&
0~&
1[&
1o&
1\(
1h!
0`!
1a!
0i!
0'%
0b)
1i)
0c)
1v)
0d)
1%*
0f)
0g)
0h)
1k(
1\*
1O*
1B*
0e)
14*
0f
1e
1^
0%
zC"
zD"
zE"
zF"
zG"
zH"
zI"
0o&
1T%
1\%
0w%
1j$
0l$
0$%
1;%
1&%
0=%
1<%
1>%
0[%
1a%
1x%
04&
1}%
15&
0N&
1G&
1O&
zp!
zo!
zn!
zm!
zl!
zk!
zj!
0H(
0I(
0J(
0K(
0L(
0M(
0P(
0Q(
0R(
1S(
1T(
0U(
0N(
0O(
zm
zl
zk
zj
zi
zh
zg
zB"
0O&
05&
0\%
0>%
0<%
1S%
0x%
1U%
0m$
1'%
1?%
1b%
1~%
1H&
1L(
1Q(
1P(
1N(
1J(
1H(
zq!
0T%
1`%
zn
0H&
0~%
0U%
0?%
0b%
1O(
0a%
1|%
1M(
0}%
1F&
1K(
0G&
1I(
#990000
0!
05!
0=#
#1000000
