Fitter report for itr_201c
Tue Aug 02 17:11:37 2016
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Pin-Out File
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. Bidir Pins
 10. I/O Bank Usage
 11. All Package Pins
 12. Output Pin Default Load For Reported TCO
 13. Fitter Resource Utilization by Entity
 14. Delay Chain Summary
 15. Control Signals
 16. Global & Other Fast Signals
 17. Non-Global High Fan-Out Signals
 18. Other Routing Usage Summary
 19. LAB Logic Elements
 20. LAB-wide Signals
 21. LAB Signals Sourced
 22. LAB Signals Sourced Out
 23. LAB Distinct Inputs
 24. Fitter Device Options
 25. Fitter Messages
 26. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------+
; Fitter Summary                                                               ;
+---------------------------+--------------------------------------------------+
; Fitter Status             ; Successful - Tue Aug 02 17:11:37 2016            ;
; Quartus II 64-Bit Version ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version ;
; Revision Name             ; itr_201c                                         ;
; Top-level Entity Name     ; itr_201c                                         ;
; Family                    ; MAX II                                           ;
; Device                    ; EPM570T144C5                                     ;
; Timing Models             ; Final                                            ;
; Total logic elements      ; 533 / 570 ( 94 % )                               ;
; Total pins                ; 68 / 116 ( 59 % )                                ;
; Total virtual pins        ; 0                                                ;
; UFM blocks                ; 0 / 1 ( 0 % )                                    ;
+---------------------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EPM570T144C5                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; Guarantee I/O Paths Have Zero Hold Time at Fast Corner                     ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; Slow Slew Rate                                                             ; Off                            ; Off                            ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                           ; Auto                           ;
; Auto Register Duplication                                                  ; Auto                           ; Auto                           ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 6           ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.56        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ;  11.1%      ;
+----------------------------+-------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in F:/360yunpan/RenShuPeng/My_design/ITR-201C_V20_160725/CPLD_160728/output_files/itr_201c.pin.


+------------------------------------------------------------------+
; Fitter Resource Usage Summary                                    ;
+---------------------------------------------+--------------------+
; Resource                                    ; Usage              ;
+---------------------------------------------+--------------------+
; Total logic elements                        ; 533 / 570 ( 94 % ) ;
;     -- Combinational with no register       ; 169                ;
;     -- Register only                        ; 31                 ;
;     -- Combinational with a register        ; 333                ;
;                                             ;                    ;
; Logic element usage by number of LUT inputs ;                    ;
;     -- 4 input functions                    ; 197                ;
;     -- 3 input functions                    ; 42                 ;
;     -- 2 input functions                    ; 241                ;
;     -- 1 input functions                    ; 22                 ;
;     -- 0 input functions                    ; 0                  ;
;                                             ;                    ;
; Logic elements by mode                      ;                    ;
;     -- normal mode                          ; 415                ;
;     -- arithmetic mode                      ; 118                ;
;     -- qfbk mode                            ; 38                 ;
;     -- register cascade mode                ; 0                  ;
;     -- synchronous clear/load mode          ; 198                ;
;     -- asynchronous clear/load mode         ; 344                ;
;                                             ;                    ;
; Total registers                             ; 364 / 570 ( 64 % ) ;
; Total LABs                                  ; 57 / 57 ( 100 % )  ;
; Logic elements in carry chains              ; 130                ;
; Virtual pins                                ; 0                  ;
; I/O pins                                    ; 68 / 116 ( 59 % )  ;
;     -- Clock pins                           ; 2 / 4 ( 50 % )     ;
;                                             ;                    ;
; Global signals                              ; 4                  ;
; UFM blocks                                  ; 0 / 1 ( 0 % )      ;
; Global clocks                               ; 4 / 4 ( 100 % )    ;
; JTAGs                                       ; 0 / 1 ( 0 % )      ;
; Average interconnect usage (total/H/V)      ; 49% / 59% / 38%    ;
; Peak interconnect usage (total/H/V)         ; 49% / 59% / 38%    ;
; Maximum fan-out                             ; 348                ;
; Highest non-global fan-out                  ; 348                ;
; Total fan-out                               ; 2654               ;
; Average fan-out                             ; 4.42               ;
+---------------------------------------------+--------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                            ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Location assigned by ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+
; clk_1mhz       ; 91    ; 2        ; 13           ; 4            ; 3           ; 257                   ; 0                  ; yes    ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; cpld_key_in[0] ; 45    ; 1        ; 5            ; 3            ; 2           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; cpld_key_in[1] ; 48    ; 1        ; 5            ; 3            ; 1           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; cpld_key_in[2] ; 49    ; 1        ; 5            ; 3            ; 0           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; cpld_key_in[3] ; 50    ; 1        ; 6            ; 3            ; 3           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; cpu_rxd[1]     ; 77    ; 2        ; 13           ; 2            ; 4           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; cpu_rxd[2]     ; 75    ; 2        ; 13           ; 1            ; 3           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; cpu_txd[1]     ; 78    ; 2        ; 13           ; 2            ; 2           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; cpu_txd[2]     ; 76    ; 2        ; 13           ; 1            ; 1           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; fpga_clk       ; 18    ; 1        ; 0            ; 5            ; 0           ; 86                    ; 0                  ; yes    ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; gpmc_cs_n[1]   ; 139   ; 2        ; 5            ; 8            ; 2           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; gpmc_cs_n[2]   ; 140   ; 2        ; 4            ; 8            ; 1           ; 0                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; gpmc_cs_n[3]   ; 141   ; 2        ; 4            ; 8            ; 2           ; 6                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; gpmc_oe_n      ; 143   ; 2        ; 3            ; 8            ; 3           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; gpmc_we_n      ; 144   ; 2        ; 2            ; 8            ; 1           ; 2                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; led_link       ; 73    ; 2        ; 13           ; 1            ; 5           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; led_speed      ; 74    ; 2        ; 13           ; 1            ; 4           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; sa[0]          ; 1     ; 1        ; 2            ; 8            ; 3           ; 57                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; sa[1]          ; 2     ; 1        ; 1            ; 8            ; 0           ; 59                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; sa[2]          ; 3     ; 1        ; 1            ; 8            ; 2           ; 32                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; sa[3]          ; 4     ; 1        ; 0            ; 7            ; 0           ; 25                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; sa[4]          ; 5     ; 1        ; 0            ; 7            ; 2           ; 43                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; sa[5]          ; 6     ; 1        ; 0            ; 7            ; 3           ; 50                    ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; sa[6]          ; 7     ; 1        ; 0            ; 7            ; 4           ; 4                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; sa[7]          ; 8     ; 1        ; 0            ; 7            ; 5           ; 4                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; sw_rst_in      ; 80    ; 2        ; 13           ; 2            ; 0           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; sys_rst_n      ; 61    ; 1        ; 8            ; 3            ; 2           ; 347                   ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; wsd[1]         ; 96    ; 2        ; 13           ; 5            ; 5           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
; wsd[2]         ; 94    ; 2        ; 13           ; 4            ; 1           ; 1                     ; 0                  ; no     ; no              ; no       ; Off          ; 3.3-V LVTTL  ; User                 ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------+--------------+--------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                       ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Fast Output Connection ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+
; buzzer_out      ; 87    ; 2        ; 13           ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; cpld_key_out[0] ; 41    ; 1        ; 3            ; 3            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; cpld_key_out[1] ; 42    ; 1        ; 4            ; 3            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; User                 ; 10 pF ; -                    ; -                   ;
; cpld_key_out[2] ; 43    ; 1        ; 4            ; 3            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; cpld_key_out[3] ; 44    ; 1        ; 4            ; 3            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; cpld_lcd_nrst   ; 98    ; 2        ; 13           ; 5            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; cpld_led[0]     ; 15    ; 1        ; 0            ; 6            ; 5           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; cpld_led[1]     ; 16    ; 1        ; 0            ; 6            ; 6           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; io_led_out[0]   ; 108   ; 2        ; 13           ; 7            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; io_led_out[1]   ; 105   ; 2        ; 13           ; 6            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; io_led_out[2]   ; 107   ; 2        ; 13           ; 7            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; io_led_out[3]   ; 106   ; 2        ; 13           ; 7            ; 5           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; io_led_out[4]   ; 104   ; 2        ; 13           ; 6            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; io_led_out[5]   ; 103   ; 2        ; 13           ; 6            ; 5           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; io_rdy          ; 138   ; 2        ; 5            ; 8            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; irq_cpld[0]     ; 37    ; 1        ; 2            ; 3            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; irq_cpld[1]     ; 38    ; 1        ; 2            ; 3            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; irq_cpld[2]     ; 39    ; 1        ; 2            ; 3            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; irq_cpld[3]     ; 40    ; 1        ; 3            ; 3            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; lcd_vled        ; 102   ; 2        ; 13           ; 5            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; lvds_pwen       ; 101   ; 2        ; 13           ; 5            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; relay_ctrl[0]   ; 72    ; 1        ; 12           ; 0            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; relay_ctrl[1]   ; 71    ; 1        ; 12           ; 0            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; relay_ctrl[2]   ; 70    ; 1        ; 11           ; 0            ; 1           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; relay_ctrl[3]   ; 69    ; 1        ; 11           ; 0            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; rst_out_n       ; 84    ; 2        ; 13           ; 3            ; 3           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; rst_out_p       ; 85    ; 2        ; 13           ; 3            ; 2           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; sw_rst_out      ; 79    ; 2        ; 13           ; 2            ; 1           ; no              ; no             ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; wdg_out         ; 81    ; 2        ; 13           ; 3            ; 5           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; wsd_sample[1]   ; 97    ; 2        ; 13           ; 5            ; 4           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
; wsd_sample[2]   ; 95    ; 2        ; 13           ; 4            ; 0           ; no              ; no             ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; -                    ; -                   ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------+----------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                    ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Output Register ; Slow Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Fast Output Connection ; Location assigned by ; Load  ; Output Enable Source ; Output Enable Group ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+
; sd[0] ; 23    ; 1        ; 0            ; 5            ; 4           ; 11                    ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; sd[1]~49             ; -                   ;
; sd[1] ; 24    ; 1        ; 0            ; 5            ; 5           ; 8                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; sd[1]~49             ; -                   ;
; sd[2] ; 27    ; 1        ; 0            ; 4            ; 0           ; 5                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; sd[1]~49             ; -                   ;
; sd[3] ; 28    ; 1        ; 0            ; 4            ; 2           ; 5                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; sd[1]~49             ; -                   ;
; sd[4] ; 29    ; 1        ; 0            ; 4            ; 3           ; 2                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; sd[1]~49             ; -                   ;
; sd[5] ; 30    ; 1        ; 0            ; 4            ; 5           ; 2                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; User                 ; 10 pF ; sd[1]~49             ; -                   ;
; sd[6] ; 31    ; 1        ; 1            ; 3            ; 3           ; 2                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; no                     ; User                 ; 10 pF ; sd[1]~49             ; -                   ;
; sd[7] ; 32    ; 1        ; 1            ; 3            ; 1           ; 2                     ; 0                  ; no     ; no              ; no             ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; yes                    ; User                 ; 10 pF ; sd[1]~49             ; -                   ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+-----------------+----------------+-----------------+------------+----------+--------------+--------------+------------------+------------------------+----------------------+-------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 36 / 56 ( 64 % ) ; 3.3V          ; --           ;
; 2        ; 32 / 60 ( 53 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                ;
+----------+------------+----------+-----------------+--------+--------------+-----------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage  ; Dir.   ; I/O Standard ; Voltage   ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------+--------+--------------+-----------+------------+-----------------+----------+--------------+
; 1        ; 1          ; 1        ; sa[0]           ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 2        ; 2          ; 1        ; sa[1]           ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 3        ; 4          ; 1        ; sa[2]           ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 4        ; 6          ; 1        ; sa[3]           ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 5        ; 8          ; 1        ; sa[4]           ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 6        ; 9          ; 1        ; sa[5]           ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 7        ; 10         ; 1        ; sa[6]           ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ; 11         ; 1        ; sa[7]           ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 9        ;            ; 1        ; VCCIO1          ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 10       ;            ;          ; GNDIO           ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 11       ; 14         ; 1        ; RESERVED_INPUT  ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 12       ; 15         ; 1        ; RESERVED_INPUT  ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 13       ; 16         ; 1        ; RESERVED_INPUT  ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 14       ; 17         ; 1        ; RESERVED_INPUT  ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 15       ; 18         ; 1        ; cpld_led[0]     ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 16       ; 19         ; 1        ; cpld_led[1]     ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 17       ;            ;          ; GNDINT          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; fpga_clk        ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 19       ;            ;          ; VCCINT          ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; RESERVED_INPUT  ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 21       ; 22         ; 1        ; RESERVED_INPUT  ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 22       ; 23         ; 1        ; RESERVED_INPUT  ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 23       ; 24         ; 1        ; sd[0]           ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 24       ; 25         ; 1        ; sd[1]           ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 25       ;            ; 1        ; VCCIO1          ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 26       ;            ;          ; GNDIO           ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 27       ; 27         ; 1        ; sd[2]           ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 28       ; 29         ; 1        ; sd[3]           ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ; 30         ; 1        ; sd[4]           ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 30       ; 32         ; 1        ; sd[5]           ; bidir  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 34         ; 1        ; sd[6]           ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 32       ; 36         ; 1        ; sd[7]           ; bidir  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 33       ; 38         ; 1        ; #TMS            ; input  ;              ;           ; --         ;                 ; --       ; --           ;
; 34       ; 39         ; 1        ; #TDI            ; input  ;              ;           ; --         ;                 ; --       ; --           ;
; 35       ; 40         ; 1        ; #TCK            ; input  ;              ;           ; --         ;                 ; --       ; --           ;
; 36       ; 41         ; 1        ; #TDO            ; output ;              ;           ; --         ;                 ; --       ; --           ;
; 37       ; 42         ; 1        ; irq_cpld[0]     ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 38       ; 43         ; 1        ; irq_cpld[1]     ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 39       ; 45         ; 1        ; irq_cpld[2]     ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 40       ; 47         ; 1        ; irq_cpld[3]     ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 41       ; 48         ; 1        ; cpld_key_out[0] ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 42       ; 50         ; 1        ; cpld_key_out[1] ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 43       ; 51         ; 1        ; cpld_key_out[2] ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 44       ; 52         ; 1        ; cpld_key_out[3] ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 45       ; 55         ; 1        ; cpld_key_in[0]  ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 46       ;            ; 1        ; VCCIO1          ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 47       ;            ;          ; GNDIO           ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 48       ; 56         ; 1        ; cpld_key_in[1]  ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 49       ; 57         ; 1        ; cpld_key_in[2]  ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 50       ; 58         ; 1        ; cpld_key_in[3]  ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 51       ; 59         ; 1        ; RESERVED_INPUT  ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 52       ; 60         ; 1        ; RESERVED_INPUT  ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 53       ; 61         ; 1        ; RESERVED_INPUT  ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 54       ;            ;          ; GNDINT          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 55       ; 62         ; 1        ; RESERVED_INPUT  ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 56       ;            ;          ; VCCINT          ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; 57       ; 63         ; 1        ; RESERVED_INPUT  ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 58       ; 64         ; 1        ; RESERVED_INPUT  ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 59       ; 65         ; 1        ; RESERVED_INPUT  ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 60       ; 66         ; 1        ; RESERVED_INPUT  ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 61       ; 67         ; 1        ; sys_rst_n       ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 62       ; 68         ; 1        ; RESERVED_INPUT  ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 63       ; 69         ; 1        ; RESERVED_INPUT  ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 64       ;            ; 1        ; VCCIO1          ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 65       ;            ;          ; GNDIO           ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 66       ; 71         ; 1        ; RESERVED_INPUT  ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 67       ; 72         ; 1        ; RESERVED_INPUT  ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 68       ; 73         ; 1        ; RESERVED_INPUT  ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 69       ; 75         ; 1        ; relay_ctrl[3]   ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 76         ; 1        ; relay_ctrl[2]   ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 79         ; 1        ; relay_ctrl[1]   ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 81         ; 1        ; relay_ctrl[0]   ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 82         ; 2        ; led_link        ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 74       ; 83         ; 2        ; led_speed       ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 75       ; 84         ; 2        ; cpu_rxd[2]      ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 76       ; 86         ; 2        ; cpu_txd[2]      ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 77       ; 89         ; 2        ; cpu_rxd[1]      ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 78       ; 91         ; 2        ; cpu_txd[1]      ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 79       ; 92         ; 2        ; sw_rst_out      ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 80       ; 93         ; 2        ; sw_rst_in       ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 81       ; 94         ; 2        ; wdg_out         ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 82       ;            ; 2        ; VCCIO2          ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 83       ;            ;          ; GNDIO           ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 84       ; 96         ; 2        ; rst_out_n       ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 85       ; 97         ; 2        ; rst_out_p       ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 86       ; 98         ; 2        ; RESERVED_INPUT  ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 87       ; 99         ; 2        ; buzzer_out      ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 88       ; 100        ; 2        ; RESERVED_INPUT  ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 89       ; 101        ; 2        ; RESERVED_INPUT  ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 90       ;            ;          ; VCCINT          ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; 91       ; 102        ; 2        ; clk_1mhz        ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 92       ;            ;          ; GNDINT          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 93       ; 103        ; 2        ; RESERVED_INPUT  ;        ;              ;           ; Row I/O    ;                 ; no       ; Off          ;
; 94       ; 104        ; 2        ; wsd[2]          ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 95       ; 105        ; 2        ; wsd_sample[2]   ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 96       ; 106        ; 2        ; wsd[1]          ; input  ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 97       ; 107        ; 2        ; wsd_sample[1]   ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 98       ; 108        ; 2        ; cpld_lcd_nrst   ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 99       ;            ;          ; GNDIO           ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 100      ;            ; 2        ; VCCIO2          ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 101      ; 109        ; 2        ; lvds_pwen       ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 102      ; 111        ; 2        ; lcd_vled        ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 103      ; 112        ; 2        ; io_led_out[5]   ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 104      ; 115        ; 2        ; io_led_out[4]   ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 105      ; 116        ; 2        ; io_led_out[1]   ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 106      ; 118        ; 2        ; io_led_out[3]   ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 107      ; 120        ; 2        ; io_led_out[2]   ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 108      ; 122        ; 2        ; io_led_out[0]   ; output ; 3.3-V LVTTL  ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 109      ; 125        ; 2        ; RESERVED_INPUT  ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 110      ; 126        ; 2        ; RESERVED_INPUT  ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 111      ; 127        ; 2        ; RESERVED_INPUT  ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 112      ; 129        ; 2        ; RESERVED_INPUT  ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 113      ; 131        ; 2        ; RESERVED_INPUT  ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 114      ; 133        ; 2        ; RESERVED_INPUT  ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 115      ;            ;          ; GNDIO           ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 116      ;            ; 2        ; VCCIO2          ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 117      ; 135        ; 2        ; RESERVED_INPUT  ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 118      ; 136        ; 2        ; RESERVED_INPUT  ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 119      ; 137        ; 2        ; RESERVED_INPUT  ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 120      ; 138        ; 2        ; RESERVED_INPUT  ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 121      ; 139        ; 2        ; RESERVED_INPUT  ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 122      ; 140        ; 2        ; RESERVED_INPUT  ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 123      ; 141        ; 2        ; RESERVED_INPUT  ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 124      ; 142        ; 2        ; RESERVED_INPUT  ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 125      ; 143        ; 2        ; RESERVED_INPUT  ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 126      ;            ;          ; VCCINT          ; power  ;              ; 2.5V/3.3V ; --         ;                 ; --       ; --           ;
; 127      ; 144        ; 2        ; RESERVED_INPUT  ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 128      ;            ;          ; GNDINT          ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 129      ; 145        ; 2        ; RESERVED_INPUT  ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 130      ; 146        ; 2        ; RESERVED_INPUT  ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 131      ; 147        ; 2        ; RESERVED_INPUT  ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 132      ; 148        ; 2        ; RESERVED_INPUT  ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 133      ; 149        ; 2        ; RESERVED_INPUT  ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 134      ; 150        ; 2        ; RESERVED_INPUT  ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 135      ;            ;          ; GNDIO           ; gnd    ;              ;           ; --         ;                 ; --       ; --           ;
; 136      ;            ; 2        ; VCCIO2          ; power  ;              ; 3.3V      ; --         ;                 ; --       ; --           ;
; 137      ; 151        ; 2        ; RESERVED_INPUT  ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 138      ; 152        ; 2        ; io_rdy          ; output ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 139      ; 153        ; 2        ; gpmc_cs_n[1]    ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 140      ; 155        ; 2        ; gpmc_cs_n[2]    ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 141      ; 156        ; 2        ; gpmc_cs_n[3]    ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 142      ; 158        ; 2        ; RESERVED_INPUT  ;        ;              ;           ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 161        ; 2        ; gpmc_oe_n       ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
; 144      ; 163        ; 2        ; gpmc_we_n       ; input  ; 3.3-V LVTTL  ;           ; Column I/O ; Y               ; no       ; Off          ;
+----------+------------+----------+-----------------+--------+--------------+-----------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                    ;
+----------------------------+-------+------------------------+
; I/O Standard               ; Load  ; Termination Resistance ;
+----------------------------+-------+------------------------+
; 3.3-V LVTTL                ; 10 pF ; Not Available          ;
; 3.3-V LVCMOS               ; 10 pF ; Not Available          ;
; 2.5 V                      ; 10 pF ; Not Available          ;
; 1.8 V                      ; 10 pF ; Not Available          ;
; 1.5 V                      ; 10 pF ; Not Available          ;
; 3.3V Schmitt Trigger Input ; 10 pF ; Not Available          ;
; 2.5V Schmitt Trigger Input ; 10 pF ; Not Available          ;
+----------------------------+-------+------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                             ;
+-------------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; LC Registers ; UFM Blocks ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                               ; Library Name ;
+-------------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------------------------------------------------------+--------------+
; |itr_201c                                 ; 533 (241)   ; 364          ; 0          ; 68   ; 0            ; 169 (131)    ; 31 (0)            ; 333 (110)        ; 130 (64)        ; 105 (78)   ; |itr_201c                                                                         ; work         ;
;    |my_counter:C1|                        ; 10 (0)      ; 10           ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (0)           ; 10 (0)          ; 0 (0)      ; |itr_201c|my_counter:C1                                                           ; work         ;
;       |lpm_counter:LPM_COUNTER_component| ; 10 (0)      ; 10           ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (0)           ; 10 (0)          ; 0 (0)      ; |itr_201c|my_counter:C1|lpm_counter:LPM_COUNTER_component                         ; work         ;
;          |cntr_0nh:auto_generated|        ; 10 (10)     ; 10           ; 0          ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; 10 (10)         ; 0 (0)      ; |itr_201c|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated ; work         ;
;    |wsd:WSD1|                             ; 141 (141)   ; 122          ; 0          ; 0    ; 0            ; 19 (19)      ; 15 (15)           ; 107 (107)        ; 28 (28)         ; 14 (14)    ; |itr_201c|wsd:WSD1                                                                ; work         ;
;    |wsd:WSD2|                             ; 141 (141)   ; 122          ; 0          ; 0    ; 0            ; 19 (19)      ; 16 (16)           ; 106 (106)        ; 28 (28)         ; 13 (13)    ; |itr_201c|wsd:WSD2                                                                ; work         ;
+-------------------------------------------+-------------+--------------+------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------+
; Delay Chain Summary                        ;
+-----------------+----------+---------------+
; Name            ; Pin Type ; Pad to Core 0 ;
+-----------------+----------+---------------+
; gpmc_cs_n[1]    ; Input    ; (0)           ;
; gpmc_cs_n[2]    ; Input    ; (0)           ;
; cpld_key_in[0]  ; Input    ; (1)           ;
; cpld_key_in[1]  ; Input    ; (1)           ;
; cpld_key_in[2]  ; Input    ; (1)           ;
; cpld_key_in[3]  ; Input    ; (1)           ;
; sys_rst_n       ; Input    ; (1)           ;
; led_speed       ; Input    ; (1)           ;
; led_link        ; Input    ; (1)           ;
; cpu_txd[1]      ; Input    ; (1)           ;
; cpu_txd[2]      ; Input    ; (1)           ;
; cpu_rxd[1]      ; Input    ; (1)           ;
; cpu_rxd[2]      ; Input    ; (1)           ;
; clk_1mhz        ; Input    ; (0)           ;
; fpga_clk        ; Input    ; (0)           ;
; gpmc_cs_n[3]    ; Input    ; (1)           ;
; gpmc_we_n       ; Input    ; (1)           ;
; sa[3]           ; Input    ; (1)           ;
; sa[6]           ; Input    ; (1)           ;
; sa[7]           ; Input    ; (1)           ;
; sa[0]           ; Input    ; (1)           ;
; sa[1]           ; Input    ; (1)           ;
; sa[4]           ; Input    ; (1)           ;
; sa[2]           ; Input    ; (1)           ;
; sa[5]           ; Input    ; (1)           ;
; sw_rst_in       ; Input    ; (1)           ;
; gpmc_oe_n       ; Input    ; (1)           ;
; wsd[1]          ; Input    ; (1)           ;
; wsd[2]          ; Input    ; (1)           ;
; io_rdy          ; Output   ; --            ;
; irq_cpld[0]     ; Output   ; --            ;
; irq_cpld[1]     ; Output   ; --            ;
; irq_cpld[2]     ; Output   ; --            ;
; irq_cpld[3]     ; Output   ; --            ;
; cpld_led[0]     ; Output   ; --            ;
; cpld_led[1]     ; Output   ; --            ;
; relay_ctrl[0]   ; Output   ; --            ;
; relay_ctrl[1]   ; Output   ; --            ;
; relay_ctrl[2]   ; Output   ; --            ;
; relay_ctrl[3]   ; Output   ; --            ;
; wsd_sample[1]   ; Output   ; --            ;
; wsd_sample[2]   ; Output   ; --            ;
; sw_rst_out      ; Output   ; --            ;
; wdg_out         ; Output   ; --            ;
; buzzer_out      ; Output   ; --            ;
; rst_out_p       ; Output   ; --            ;
; rst_out_n       ; Output   ; --            ;
; io_led_out[0]   ; Output   ; --            ;
; io_led_out[1]   ; Output   ; --            ;
; io_led_out[2]   ; Output   ; --            ;
; io_led_out[3]   ; Output   ; --            ;
; io_led_out[4]   ; Output   ; --            ;
; io_led_out[5]   ; Output   ; --            ;
; cpld_key_out[0] ; Output   ; --            ;
; cpld_key_out[1] ; Output   ; --            ;
; cpld_key_out[2] ; Output   ; --            ;
; cpld_key_out[3] ; Output   ; --            ;
; lcd_vled        ; Output   ; --            ;
; lvds_pwen       ; Output   ; --            ;
; cpld_lcd_nrst   ; Output   ; --            ;
; sd[0]           ; Bidir    ; (1)           ;
; sd[1]           ; Bidir    ; (1)           ;
; sd[2]           ; Bidir    ; (1)           ;
; sd[3]           ; Bidir    ; (1)           ;
; sd[4]           ; Bidir    ; (1)           ;
; sd[5]           ; Bidir    ; (1)           ;
; sd[6]           ; Bidir    ; (1)           ;
; sd[7]           ; Bidir    ; (1)           ;
+-----------------+----------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------+--------------+---------+-------------------------+--------+----------------------+------------------+
; Name                                                                              ; Location     ; Fan-Out ; Usage                   ; Global ; Global Resource Used ; Global Line Name ;
+-----------------------------------------------------------------------------------+--------------+---------+-------------------------+--------+----------------------+------------------+
; Equal6~4                                                                          ; LC_X3_Y5_N5  ; 17      ; Sync. load              ; no     ; --                   ; --               ;
; WideAnd1~0                                                                        ; LC_X6_Y5_N8  ; 7       ; Clock enable            ; no     ; --                   ; --               ;
; always0~0                                                                         ; LC_X6_Y5_N1  ; 2       ; Clock enable            ; no     ; --                   ; --               ;
; always10~0                                                                        ; LC_X3_Y5_N6  ; 4       ; Clock enable            ; no     ; --                   ; --               ;
; always11~0                                                                        ; LC_X5_Y4_N0  ; 4       ; Clock enable            ; no     ; --                   ; --               ;
; always13~3                                                                        ; LC_X6_Y5_N7  ; 2       ; Clock enable            ; no     ; --                   ; --               ;
; always4~4                                                                         ; LC_X3_Y5_N1  ; 4       ; Clock enable            ; no     ; --                   ; --               ;
; always5~0                                                                         ; LC_X3_Y5_N0  ; 2       ; Clock enable            ; no     ; --                   ; --               ;
; always6~4                                                                         ; LC_X2_Y5_N1  ; 8       ; Clock enable            ; no     ; --                   ; --               ;
; buzz_cnt[16]~1                                                                    ; LC_X7_Y6_N2  ; 20      ; Clock enable            ; no     ; --                   ; --               ;
; buzz_cnt~3                                                                        ; LC_X5_Y6_N6  ; 4       ; Clock enable            ; no     ; --                   ; --               ;
; clk_1mhz                                                                          ; PIN_91       ; 257     ; Clock                   ; yes    ; Global Clock         ; GCLK3            ;
; fpga_clk                                                                          ; PIN_18       ; 86      ; Clock                   ; yes    ; Global Clock         ; GCLK0            ;
; led_load_cnt[15]~0                                                                ; LC_X2_Y5_N3  ; 8       ; Clock enable            ; no     ; --                   ; --               ;
; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; LC_X10_Y2_N9 ; 5       ; Clock                   ; yes    ; Global Clock         ; GCLK2            ;
; pwm_clk_div[2]                                                                    ; LC_X10_Y3_N8 ; 18      ; Clock                   ; yes    ; Global Clock         ; GCLK1            ;
; sd[1]~49                                                                          ; LC_X3_Y4_N6  ; 8       ; Output enable           ; no     ; --                   ; --               ;
; sys_rst_n                                                                         ; PIN_61       ; 347     ; Async. clear            ; no     ; --                   ; --               ;
; wsd:WSD1|LessThan0~1                                                              ; LC_X8_Y5_N0  ; 8       ; Sync. clear             ; no     ; --                   ; --               ;
; wsd:WSD1|curr_state.WSD_DATA                                                      ; LC_X7_Y4_N8  ; 52      ; Sync. clear, Sync. load ; no     ; --                   ; --               ;
; wsd:WSD1|curr_state.WSD_END                                                       ; LC_X7_Y4_N0  ; 15      ; Clock enable            ; no     ; --                   ; --               ;
; wsd:WSD1|curr_state.WSD_ST1                                                       ; LC_X5_Y7_N4  ; 11      ; Sync. clear             ; no     ; --                   ; --               ;
; wsd:WSD1|curr_state.WSD_ST2                                                       ; LC_X5_Y7_N9  ; 12      ; Sync. clear             ; no     ; --                   ; --               ;
; wsd:WSD1|data_counter[1]~23                                                       ; LC_X7_Y4_N7  ; 6       ; Clock enable            ; no     ; --                   ; --               ;
; wsd:WSD1|data_shift[33]~2                                                         ; LC_X8_Y7_N6  ; 40      ; Clock enable            ; no     ; --                   ; --               ;
; wsd:WSD1|delay_counter[2]~10                                                      ; LC_X8_Y4_N2  ; 6       ; Clock enable            ; no     ; --                   ; --               ;
; wsd:WSD1|state[2]                                                                 ; LC_X6_Y7_N6  ; 40      ; Clock enable            ; no     ; --                   ; --               ;
; wsd:WSD2|LessThan0~1                                                              ; LC_X10_Y3_N7 ; 8       ; Sync. clear             ; no     ; --                   ; --               ;
; wsd:WSD2|curr_state.WSD_DATA                                                      ; LC_X11_Y2_N2 ; 51      ; Sync. clear, Sync. load ; no     ; --                   ; --               ;
; wsd:WSD2|curr_state.WSD_END                                                       ; LC_X11_Y7_N3 ; 15      ; Clock enable            ; no     ; --                   ; --               ;
; wsd:WSD2|curr_state.WSD_ST1                                                       ; LC_X11_Y7_N9 ; 11      ; Sync. clear             ; no     ; --                   ; --               ;
; wsd:WSD2|curr_state.WSD_ST2                                                       ; LC_X11_Y7_N5 ; 12      ; Sync. clear             ; no     ; --                   ; --               ;
; wsd:WSD2|data_counter[0]~23                                                       ; LC_X10_Y4_N9 ; 6       ; Clock enable            ; no     ; --                   ; --               ;
; wsd:WSD2|data_shift[33]~2                                                         ; LC_X10_Y6_N5 ; 40      ; Clock enable            ; no     ; --                   ; --               ;
; wsd:WSD2|delay_counter[4]~10                                                      ; LC_X11_Y2_N4 ; 6       ; Clock enable            ; no     ; --                   ; --               ;
; wsd:WSD2|state[2]                                                                 ; LC_X10_Y5_N3 ; 41      ; Clock enable            ; no     ; --                   ; --               ;
+-----------------------------------------------------------------------------------+--------------+---------+-------------------------+--------+----------------------+------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                          ;
+-----------------------------------------------------------------------------------+--------------+---------+----------------------+------------------+
; Name                                                                              ; Location     ; Fan-Out ; Global Resource Used ; Global Line Name ;
+-----------------------------------------------------------------------------------+--------------+---------+----------------------+------------------+
; clk_1mhz                                                                          ; PIN_91       ; 257     ; Global Clock         ; GCLK3            ;
; fpga_clk                                                                          ; PIN_18       ; 86      ; Global Clock         ; GCLK0            ;
; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9] ; LC_X10_Y2_N9 ; 5       ; Global Clock         ; GCLK2            ;
; pwm_clk_div[2]                                                                    ; LC_X10_Y3_N8 ; 18      ; Global Clock         ; GCLK1            ;
+-----------------------------------------------------------------------------------+--------------+---------+----------------------+------------------+


+--------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                              ;
+----------------------------------------------------------------------------------------------------+---------+
; Name                                                                                               ; Fan-Out ;
+----------------------------------------------------------------------------------------------------+---------+
; sys_rst_n                                                                                          ; 348     ;
; sa[1]                                                                                              ; 59      ;
; sa[0]                                                                                              ; 57      ;
; wsd:WSD1|curr_state.WSD_DATA                                                                       ; 52      ;
; wsd:WSD2|curr_state.WSD_DATA                                                                       ; 51      ;
; sa[5]                                                                                              ; 50      ;
; sa[4]                                                                                              ; 43      ;
; wsd:WSD2|state[2]                                                                                  ; 41      ;
; wsd:WSD1|data_shift[33]~2                                                                          ; 40      ;
; wsd:WSD2|data_shift[33]~2                                                                          ; 40      ;
; wsd:WSD1|state[2]                                                                                  ; 40      ;
; sa[2]                                                                                              ; 32      ;
; sa[3]                                                                                              ; 25      ;
; buzz_cnt[16]~1                                                                                     ; 20      ;
; Equal6~4                                                                                           ; 17      ;
; wsd:WSD2|curr_state.WSD_END                                                                        ; 15      ;
; wsd:WSD1|curr_state.WSD_END                                                                        ; 15      ;
; wsd:WSD2|curr_state.WSD_ST2                                                                        ; 12      ;
; wsd:WSD1|curr_state.WSD_ST2                                                                        ; 12      ;
; sd[0]~8                                                                                            ; 11      ;
; wsd:WSD2|curr_state.WSD_ST1                                                                        ; 11      ;
; wsd:WSD1|curr_state.WSD_ST1                                                                        ; 11      ;
; wsd:WSD2|wsd_counter[3]                                                                            ; 9       ;
; wsd:WSD1|wsd_counter[3]                                                                            ; 9       ;
; buzz_cnt[24]                                                                                       ; 9       ;
; WideAnd1~0                                                                                         ; 9       ;
; sd[1]~9                                                                                            ; 8       ;
; always6~4                                                                                          ; 8       ;
; always13~4                                                                                         ; 8       ;
; led_load_cnt[15]~0                                                                                 ; 8       ;
; wsd:WSD2|LessThan0~1                                                                               ; 8       ;
; wsd:WSD1|LessThan0~1                                                                               ; 8       ;
; sd[1]~49                                                                                           ; 8       ;
; wsd:WSD2|wsd_counter[4]                                                                            ; 8       ;
; wsd:WSD1|wsd_counter[4]                                                                            ; 8       ;
; buzz_en                                                                                            ; 8       ;
; sd[2]~17                                                                                           ; 8       ;
; sd[6]~80                                                                                           ; 7       ;
; wsd:WSD2|wsd_counter[2]                                                                            ; 7       ;
; wsd:WSD1|wsd_counter[2]                                                                            ; 7       ;
; gpmc_cs_n[3]                                                                                       ; 6       ;
; wsd:WSD2|delay_counter[4]~10                                                                       ; 6       ;
; wsd:WSD1|delay_counter[2]~10                                                                       ; 6       ;
; wsd:WSD2|data_counter[0]~23                                                                        ; 6       ;
; wsd:WSD1|data_counter[1]~23                                                                        ; 6       ;
; wsd:WSD2|wsd_counter[1]                                                                            ; 6       ;
; wsd:WSD2|wsd_counter[5]                                                                            ; 6       ;
; wsd:WSD1|wsd_counter[1]                                                                            ; 6       ;
; wsd:WSD1|wsd_counter[5]                                                                            ; 6       ;
; sd[3]~11                                                                                           ; 5       ;
; sd[2]~10                                                                                           ; 5       ;
; wdg_cnt[1]~45                                                                                      ; 5       ;
; wdg_cnt[6]~35                                                                                      ; 5       ;
; Add1~117                                                                                           ; 5       ;
; wdg_cnt[11]~25                                                                                     ; 5       ;
; Add1~92                                                                                            ; 5       ;
; wdg_cnt[16]~15                                                                                     ; 5       ;
; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|counter_cella4~COUT        ; 5       ;
; Add1~57                                                                                            ; 5       ;
; wsd:WSD2|wsd_counter[7]                                                                            ; 5       ;
; wsd:WSD2|wsd_counter[6]                                                                            ; 5       ;
; wsd:WSD1|wsd_counter[7]                                                                            ; 5       ;
; wsd:WSD1|wsd_counter[6]                                                                            ; 5       ;
; led_pwm_cnt[7]~9                                                                                   ; 5       ;
; led_pwm_cnt[2]~5                                                                                   ; 5       ;
; Add1~7                                                                                             ; 5       ;
; sd[3]~16                                                                                           ; 5       ;
; wsd2_ctrl                                                                                          ; 5       ;
; wsd_ctrl                                                                                           ; 5       ;
; sa[7]                                                                                              ; 4       ;
; sa[6]                                                                                              ; 4       ;
; always4~4                                                                                          ; 4       ;
; buzz_cnt~3                                                                                         ; 4       ;
; wsd:WSD2|wsd[0]                                                                                    ; 4       ;
; wsd:WSD2|wsd_sample0                                                                               ; 4       ;
; wsd:WSD1|wsd[0]                                                                                    ; 4       ;
; wsd:WSD1|wsd_sample0                                                                               ; 4       ;
; sd[3]~104                                                                                          ; 4       ;
; Equal1~4                                                                                           ; 4       ;
; wsd:WSD2|wsd_counter[0]                                                                            ; 4       ;
; wsd:WSD1|wsd_counter[0]                                                                            ; 4       ;
; always11~0                                                                                         ; 4       ;
; always10~0                                                                                         ; 4       ;
; Equal1~2                                                                                           ; 4       ;
; wsd:WSD1|curr_state.WSD_ERR                                                                        ; 4       ;
; Add1~32                                                                                            ; 3       ;
; wsd:WSD2|always7~2                                                                                 ; 3       ;
; wsd:WSD2|delay                                                                                     ; 3       ;
; wsd:WSD1|always7~2                                                                                 ; 3       ;
; wsd:WSD1|delay                                                                                     ; 3       ;
; pwm_clk_div[0]                                                                                     ; 3       ;
; wsd:WSD2|LessThan2~1                                                                               ; 3       ;
; wsd:WSD2|wsd_counter[4]~5                                                                          ; 3       ;
; wsd:WSD2|wsd_start_time_out[4]~3                                                                   ; 3       ;
; wsd:WSD2|curr_state.WSD_IDLE                                                                       ; 3       ;
; wsd:WSD2|wsd[1]                                                                                    ; 3       ;
; wsd:WSD2|start_sample                                                                              ; 3       ;
; wsd:WSD1|LessThan2~1                                                                               ; 3       ;
; wsd:WSD1|wsd_counter[4]~5                                                                          ; 3       ;
; wsd:WSD1|wsd_start_time_out[4]~3                                                                   ; 3       ;
; wsd:WSD1|curr_state.WSD_IDLE                                                                       ; 3       ;
; wsd:WSD1|wsd[1]                                                                                    ; 3       ;
; wsd:WSD1|start_sample                                                                              ; 3       ;
; led_pwm_cnt[12]~27                                                                                 ; 3       ;
; always13~2                                                                                         ; 3       ;
; Equal1~3                                                                                           ; 3       ;
; Equal18~0                                                                                          ; 3       ;
; Equal11~0                                                                                          ; 3       ;
; wsd_ctrl~0                                                                                         ; 3       ;
; wsd:WSD2|curr_state.WSD_ERR                                                                        ; 3       ;
; key_shift[3]                                                                                       ; 3       ;
; key_shift[0]                                                                                       ; 3       ;
; led_pwm                                                                                            ; 3       ;
; wdg_cnt[23]                                                                                        ; 3       ;
; wsd:WSD2|data_ready_reg                                                                            ; 3       ;
; wsd:WSD1|data_ready_reg                                                                            ; 3       ;
; sd[7]~15                                                                                           ; 2       ;
; sd[6]~14                                                                                           ; 2       ;
; sd[5]~13                                                                                           ; 2       ;
; sd[4]~12                                                                                           ; 2       ;
; gpmc_we_n                                                                                          ; 2       ;
; cpld_key_in[3]                                                                                     ; 2       ;
; cpld_key_in[2]                                                                                     ; 2       ;
; cpld_key_in[1]                                                                                     ; 2       ;
; cpld_key_in[0]                                                                                     ; 2       ;
; wsd:WSD1|data_shift[37]                                                                            ; 2       ;
; wdg_cnt[0]                                                                                         ; 2       ;
; buzz_cnt[0]                                                                                        ; 2       ;
; wsd:WSD1|data_shift[1]                                                                             ; 2       ;
; wsd:WSD2|data_shift[1]                                                                             ; 2       ;
; wsd:WSD1|data_shift[33]~1                                                                          ; 2       ;
; wsd:WSD2|data_shift[33]~1                                                                          ; 2       ;
; wsd:WSD2|data_shift[37]                                                                            ; 2       ;
; wsd:WSD2|wsd_sample1                                                                               ; 2       ;
; wsd:WSD1|wsd_sample1                                                                               ; 2       ;
; wsd:WSD1|data_shift[8]                                                                             ; 2       ;
; wsd:WSD1|data_shift[16]                                                                            ; 2       ;
; wsd:WSD2|data_shift[8]                                                                             ; 2       ;
; wsd:WSD2|data_shift[16]                                                                            ; 2       ;
; wsd:WSD2|data_shift[24]                                                                            ; 2       ;
; wsd:WSD1|data_shift[32]                                                                            ; 2       ;
; wsd:WSD1|data_shift[24]                                                                            ; 2       ;
; wsd:WSD2|data_shift[32]                                                                            ; 2       ;
; wsd:WSD1|data_shift[39]                                                                            ; 2       ;
; wsd:WSD2|data_shift[39]                                                                            ; 2       ;
; wsd:WSD2|data_shift[23]                                                                            ; 2       ;
; wsd:WSD1|data_shift[31]                                                                            ; 2       ;
; wsd:WSD2|data_shift[31]                                                                            ; 2       ;
; wsd:WSD1|data_shift[23]                                                                            ; 2       ;
; wsd:WSD2|data_shift[7]                                                                             ; 2       ;
; wsd:WSD1|data_shift[15]                                                                            ; 2       ;
; wsd:WSD2|data_shift[15]                                                                            ; 2       ;
; wsd:WSD1|data_shift[7]                                                                             ; 2       ;
; wsd:WSD1|data_shift[6]                                                                             ; 2       ;
; wsd:WSD2|data_shift[14]                                                                            ; 2       ;
; wsd:WSD1|data_shift[14]                                                                            ; 2       ;
; wsd:WSD2|data_shift[6]                                                                             ; 2       ;
; wsd:WSD1|data_shift[30]                                                                            ; 2       ;
; wsd:WSD1|data_shift[38]                                                                            ; 2       ;
; wsd:WSD1|data_shift[22]                                                                            ; 2       ;
; wsd:WSD2|data_shift[38]                                                                            ; 2       ;
; wsd:WSD2|data_shift[22]                                                                            ; 2       ;
; wsd:WSD2|data_shift[30]                                                                            ; 2       ;
; wsd:WSD2|data_shift[21]                                                                            ; 2       ;
; wsd:WSD1|data_shift[9]                                                                             ; 2       ;
; wsd:WSD2|data_shift[18]                                                                            ; 2       ;
; wsd:WSD2|data_shift[34]                                                                            ; 2       ;
; wsd:WSD2|data_shift[0]~0                                                                           ; 2       ;
; wsd:WSD2|delay_counter[4]                                                                          ; 2       ;
; wsd:WSD2|delay_counter[5]                                                                          ; 2       ;
; wsd:WSD2|delay_counter[1]                                                                          ; 2       ;
; wsd:WSD2|data_shift[26]                                                                            ; 2       ;
; wsd:WSD2|delay_counter[3]~3                                                                        ; 2       ;
; wsd:WSD2|delay_counter[3]                                                                          ; 2       ;
; wsd:WSD2|delay_counter[2]                                                                          ; 2       ;
; wsd:WSD2|data_shift[2]                                                                             ; 2       ;
; wsd:WSD1|data_shift[3]                                                                             ; 2       ;
; wsd:WSD1|data_shift[34]                                                                            ; 2       ;
; wsd:WSD1|data_shift[0]~0                                                                           ; 2       ;
; wsd:WSD1|delay_counter[4]                                                                          ; 2       ;
; wsd:WSD1|delay_counter[5]                                                                          ; 2       ;
; wsd:WSD1|delay_counter[1]                                                                          ; 2       ;
; wsd:WSD1|data_shift[18]                                                                            ; 2       ;
; wsd:WSD1|delay_counter[3]~3                                                                        ; 2       ;
; wsd:WSD1|delay_counter[3]                                                                          ; 2       ;
; wsd:WSD1|delay_counter[2]                                                                          ; 2       ;
; wsd:WSD1|data_shift[33]                                                                            ; 2       ;
; wsd:WSD1|data_shift[21]                                                                            ; 2       ;
; wsd:WSD1|data_shift[29]                                                                            ; 2       ;
; wsd:WSD2|data_shift[29]                                                                            ; 2       ;
; wsd:WSD1|data_shift[13]                                                                            ; 2       ;
; sd[5]~127                                                                                          ; 2       ;
; wsd:WSD2|data_shift[13]                                                                            ; 2       ;
; wsd:WSD1|data_shift[5]                                                                             ; 2       ;
; wsd:WSD2|data_shift[5]                                                                             ; 2       ;
; sd[3]~90                                                                                           ; 2       ;
; wsd:WSD2|data_shift[25]                                                                            ; 2       ;
; key_shift[2]                                                                                       ; 2       ;
; wsd:WSD2|data_shift[20]                                                                            ; 2       ;
; sd[2]~72                                                                                           ; 2       ;
; key_shift[1]                                                                                       ; 2       ;
; wsd:WSD1|data_shift[28]                                                                            ; 2       ;
; wsd:WSD1|data_shift[20]                                                                            ; 2       ;
; wsd:WSD2|data_shift[28]                                                                            ; 2       ;
; wsd:WSD1|data_shift[36]                                                                            ; 2       ;
; wsd:WSD1|data_shift[17]                                                                            ; 2       ;
; wsd:WSD2|data_shift[36]                                                                            ; 2       ;
; wsd:WSD2|data_shift[4]                                                                             ; 2       ;
; sd[0]~28                                                                                           ; 2       ;
; pwm_clk_div[1]                                                                                     ; 2       ;
; led_load_cnt[15]                                                                                   ; 2       ;
; led_load_cnt[7]                                                                                    ; 2       ;
; wsd:WSD1|data_shift[12]                                                                            ; 2       ;
; wdg_cnt[21]~5                                                                                      ; 2       ;
; wsd:WSD2|LessThan2~2                                                                               ; 2       ;
; wsd:WSD2|data_shift[10]                                                                            ; 2       ;
; wsd:WSD2|data_shift[9]                                                                             ; 2       ;
; wsd:WSD2|Selector2~0                                                                               ; 2       ;
; wsd:WSD2|next_state.WSD_DATA~0                                                                     ; 2       ;
; wsd:WSD2|data_shift[33]                                                                            ; 2       ;
; wsd:WSD2|data_counter[2]                                                                           ; 2       ;
; wsd:WSD2|data_counter[1]                                                                           ; 2       ;
; wsd:WSD2|data_counter[0]                                                                           ; 2       ;
; wsd:WSD2|data_counter[3]~16                                                                        ; 2       ;
; wsd:WSD2|data_counter[3]                                                                           ; 2       ;
; wsd:WSD2|data_counter[4]                                                                           ; 2       ;
; wsd:WSD2|data_counter[5]                                                                           ; 2       ;
; wsd:WSD2|LessThan1~2                                                                               ; 2       ;
; wsd:WSD2|data_shift[17]                                                                            ; 2       ;
; wsd:WSD2|wsd_start_time_out[1]                                                                     ; 2       ;
; wsd:WSD2|wsd_start_time_out[0]                                                                     ; 2       ;
; wsd:WSD2|wsd_start_time_out[2]                                                                     ; 2       ;
; wsd:WSD2|wsd_start_time_out[7]                                                                     ; 2       ;
; wsd:WSD2|wsd_start_time_out[6]                                                                     ; 2       ;
; wsd:WSD2|wsd_start_time_out[5]                                                                     ; 2       ;
; wsd:WSD2|wsd_start_time_out[4]                                                                     ; 2       ;
; wsd:WSD2|wsd_start_time_out[3]                                                                     ; 2       ;
; wsd:WSD2|Selector1~0                                                                               ; 2       ;
; wsd:WSD1|LessThan2~2                                                                               ; 2       ;
; wsd:WSD1|data_shift[25]                                                                            ; 2       ;
; wsd:WSD1|data_shift[10]                                                                            ; 2       ;
; wsd:WSD1|Selector2~0                                                                               ; 2       ;
; wsd:WSD1|next_state.WSD_DATA~0                                                                     ; 2       ;
; wsd:WSD1|data_shift[2]                                                                             ; 2       ;
; wsd:WSD1|data_counter[2]                                                                           ; 2       ;
; wsd:WSD1|data_counter[1]                                                                           ; 2       ;
; wsd:WSD1|data_counter[0]                                                                           ; 2       ;
; wsd:WSD1|data_counter[3]~16                                                                        ; 2       ;
; wsd:WSD1|data_counter[3]                                                                           ; 2       ;
; wsd:WSD1|data_counter[4]                                                                           ; 2       ;
; wsd:WSD1|data_counter[5]                                                                           ; 2       ;
; wsd:WSD1|LessThan1~2                                                                               ; 2       ;
; wsd:WSD1|data_shift[26]                                                                            ; 2       ;
; wsd:WSD1|wsd_start_time_out[1]                                                                     ; 2       ;
; wsd:WSD1|wsd_start_time_out[0]                                                                     ; 2       ;
; wsd:WSD1|wsd_start_time_out[2]                                                                     ; 2       ;
; wsd:WSD1|wsd_start_time_out[7]                                                                     ; 2       ;
; wsd:WSD1|wsd_start_time_out[6]                                                                     ; 2       ;
; wsd:WSD1|wsd_start_time_out[5]                                                                     ; 2       ;
; wsd:WSD1|wsd_start_time_out[4]                                                                     ; 2       ;
; wsd:WSD1|wsd_start_time_out[3]                                                                     ; 2       ;
; wsd:WSD1|Selector1~0                                                                               ; 2       ;
; always13~3                                                                                         ; 2       ;
; led_pwm_cnt[14]                                                                                    ; 2       ;
; led_pwm_cnt[13]                                                                                    ; 2       ;
; led_pwm_cnt[12]                                                                                    ; 2       ;
; led_pwm_cnt[15]                                                                                    ; 2       ;
; led_pwm_cnt[11]                                                                                    ; 2       ;
; led_pwm_cnt[10]                                                                                    ; 2       ;
; led_pwm_cnt[9]                                                                                     ; 2       ;
; led_pwm_cnt[8]                                                                                     ; 2       ;
; led_pwm_cnt[6]                                                                                     ; 2       ;
; led_pwm_cnt[5]                                                                                     ; 2       ;
; led_pwm_cnt[4]                                                                                     ; 2       ;
; led_pwm_cnt[7]                                                                                     ; 2       ;
; led_pwm_cnt[3]                                                                                     ; 2       ;
; led_pwm_cnt[2]                                                                                     ; 2       ;
; led_pwm_cnt[1]                                                                                     ; 2       ;
; led_pwm_cnt[0]                                                                                     ; 2       ;
; always5~0                                                                                          ; 2       ;
; wsd:WSD1|data_shift[4]                                                                             ; 2       ;
; always0~0                                                                                          ; 2       ;
; wsd:WSD2|data_shift[12]                                                                            ; 2       ;
; wsd:WSD2|data_shift[19]                                                                            ; 2       ;
; wsd:WSD1|data_shift[27]                                                                            ; 2       ;
; wsd:WSD2|data_shift[27]                                                                            ; 2       ;
; wsd:WSD1|data_shift[19]                                                                            ; 2       ;
; wsd:WSD1|data_shift[35]                                                                            ; 2       ;
; Equal11~1                                                                                          ; 2       ;
; wsd:WSD2|data_shift[35]                                                                            ; 2       ;
; wsd:WSD2|data_shift[3]                                                                             ; 2       ;
; wsd:WSD1|data_shift[11]                                                                            ; 2       ;
; lvds_ctrl[0]                                                                                       ; 2       ;
; wsd:WSD2|data_shift[11]                                                                            ; 2       ;
; relay_control[3]                                                                                   ; 2       ;
; relay_control[1]                                                                                   ; 2       ;
; io_led_out_reg[0]                                                                                  ; 2       ;
; relay_enable[3]                                                                                    ; 2       ;
; relay_ctrl~2                                                                                       ; 2       ;
; relay_enable[1]                                                                                    ; 2       ;
; relay_ctrl~0                                                                                       ; 2       ;
; led_load_cnt[9]                                                                                    ; 2       ;
; wsd[2]                                                                                             ; 1       ;
; wsd[1]                                                                                             ; 1       ;
; gpmc_oe_n                                                                                          ; 1       ;
; sw_rst_in                                                                                          ; 1       ;
; cpu_rxd[2]                                                                                         ; 1       ;
; cpu_rxd[1]                                                                                         ; 1       ;
; cpu_txd[2]                                                                                         ; 1       ;
; cpu_txd[1]                                                                                         ; 1       ;
; led_link                                                                                           ; 1       ;
; led_speed                                                                                          ; 1       ;
; sd[0]~167                                                                                          ; 1       ;
; led_load_cnt[8]                                                                                    ; 1       ;
; sd[0]~166                                                                                          ; 1       ;
; sd[2]~165                                                                                          ; 1       ;
; relay_control[2]                                                                                   ; 1       ;
; sd[2]~164                                                                                          ; 1       ;
; sd[4]~163                                                                                          ; 1       ;
; sd[4]~162                                                                                          ; 1       ;
; wsd:WSD1|data_counter[1]~26                                                                        ; 1       ;
; wsd:WSD1|data_counter[1]~25                                                                        ; 1       ;
; wsd:WSD2|data_counter[0]~26                                                                        ; 1       ;
; wsd:WSD2|data_counter[0]~25                                                                        ; 1       ;
; wsd:WSD2|data_counter[0]~24                                                                        ; 1       ;
; wsd:WSD1|data_counter[1]~24                                                                        ; 1       ;
; wsd:WSD2|LessThan6~0                                                                               ; 1       ;
; wsd:WSD2|LessThan5~1                                                                               ; 1       ;
; wsd:WSD2|LessThan7~0                                                                               ; 1       ;
; wsd:WSD1|LessThan6~0                                                                               ; 1       ;
; wsd:WSD1|LessThan5~1                                                                               ; 1       ;
; wsd:WSD1|LessThan7~0                                                                               ; 1       ;
; sd[7]~161                                                                                          ; 1       ;
; sd[6]~160                                                                                          ; 1       ;
; sd[2]~159                                                                                          ; 1       ;
; Equal1~5                                                                                           ; 1       ;
; wdg_cnt[1]                                                                                         ; 1       ;
; wdg_cnt[2]~43COUT1_66                                                                              ; 1       ;
; wdg_cnt[2]~43                                                                                      ; 1       ;
; wdg_cnt[2]                                                                                         ; 1       ;
; wdg_cnt[3]~41COUT1_68                                                                              ; 1       ;
; wdg_cnt[3]~41                                                                                      ; 1       ;
; wdg_cnt[3]                                                                                         ; 1       ;
; wdg_cnt[4]~39COUT1_70                                                                              ; 1       ;
; wdg_cnt[4]~39                                                                                      ; 1       ;
; wdg_cnt[4]                                                                                         ; 1       ;
; wdg_cnt[5]~37COUT1_72                                                                              ; 1       ;
; wdg_cnt[5]~37                                                                                      ; 1       ;
; wdg_cnt[5]                                                                                         ; 1       ;
; Add1~122COUT1_146                                                                                  ; 1       ;
; Add1~122                                                                                           ; 1       ;
; buzz_cnt[1]                                                                                        ; 1       ;
; wdg_cnt[6]                                                                                         ; 1       ;
; buzz_cnt[2]                                                                                        ; 1       ;
; Add1~115                                                                                           ; 1       ;
; wdg_cnt[7]~33COUT1_74                                                                              ; 1       ;
; wdg_cnt[7]~33                                                                                      ; 1       ;
; wdg_cnt[7]                                                                                         ; 1       ;
; Add1~112COUT1_148                                                                                  ; 1       ;
; Add1~112                                                                                           ; 1       ;
; buzz_cnt[3]                                                                                        ; 1       ;
; Add1~110                                                                                           ; 1       ;
; wdg_cnt[8]~31COUT1_76                                                                              ; 1       ;
; wdg_cnt[8]~31                                                                                      ; 1       ;
; wdg_cnt[8]                                                                                         ; 1       ;
; Add1~107COUT1_150                                                                                  ; 1       ;
; Add1~107                                                                                           ; 1       ;
; buzz_cnt[4]                                                                                        ; 1       ;
; Add1~105                                                                                           ; 1       ;
; wdg_cnt[9]~29COUT1_78                                                                              ; 1       ;
; wdg_cnt[9]~29                                                                                      ; 1       ;
; wdg_cnt[9]                                                                                         ; 1       ;
; Add1~102COUT1_152                                                                                  ; 1       ;
; Add1~102                                                                                           ; 1       ;
; buzz_cnt[5]                                                                                        ; 1       ;
; Add1~100                                                                                           ; 1       ;
; wdg_cnt[10]~27COUT1_80                                                                             ; 1       ;
; wdg_cnt[10]~27                                                                                     ; 1       ;
; wdg_cnt[10]                                                                                        ; 1       ;
; Add1~97COUT1_154                                                                                   ; 1       ;
; Add1~97                                                                                            ; 1       ;
; buzz_cnt[6]                                                                                        ; 1       ;
; Add1~95                                                                                            ; 1       ;
; wdg_cnt[11]                                                                                        ; 1       ;
; buzz_cnt[7]                                                                                        ; 1       ;
; Add1~90                                                                                            ; 1       ;
; wdg_cnt[12]~23COUT1_82                                                                             ; 1       ;
; wdg_cnt[12]~23                                                                                     ; 1       ;
; wdg_cnt[12]                                                                                        ; 1       ;
; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|counter_cella0~COUTCOUT1_3 ; 1       ;
; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|counter_cella0~COUT        ; 1       ;
; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[0]                  ; 1       ;
; Add1~87COUT1_156                                                                                   ; 1       ;
; Add1~87                                                                                            ; 1       ;
; buzz_cnt[8]                                                                                        ; 1       ;
; Add1~85                                                                                            ; 1       ;
; wdg_cnt[13]~21COUT1_84                                                                             ; 1       ;
; wdg_cnt[13]~21                                                                                     ; 1       ;
; wdg_cnt[13]                                                                                        ; 1       ;
; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|counter_cella1~COUTCOUT1_3 ; 1       ;
; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|counter_cella1~COUT        ; 1       ;
; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[1]                  ; 1       ;
; Add1~82COUT1_158                                                                                   ; 1       ;
; Add1~82                                                                                            ; 1       ;
; buzz_cnt[9]                                                                                        ; 1       ;
; Add1~80                                                                                            ; 1       ;
; wdg_cnt[14]~19COUT1_86                                                                             ; 1       ;
; wdg_cnt[14]~19                                                                                     ; 1       ;
; wdg_cnt[14]                                                                                        ; 1       ;
; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|counter_cella2~COUTCOUT1_3 ; 1       ;
; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|counter_cella2~COUT        ; 1       ;
; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[2]                  ; 1       ;
; Add1~77COUT1_160                                                                                   ; 1       ;
; Add1~77                                                                                            ; 1       ;
; buzz_cnt[10]                                                                                       ; 1       ;
; Add1~75                                                                                            ; 1       ;
; Add1~72COUT1_172                                                                                   ; 1       ;
; Add1~72                                                                                            ; 1       ;
; buzz_cnt[18]                                                                                       ; 1       ;
; Add1~70                                                                                            ; 1       ;
; wdg_cnt[15]~17COUT1_88                                                                             ; 1       ;
; wdg_cnt[15]~17                                                                                     ; 1       ;
; wdg_cnt[15]                                                                                        ; 1       ;
; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|counter_cella3~COUTCOUT1_3 ; 1       ;
; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|counter_cella3~COUT        ; 1       ;
; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[3]                  ; 1       ;
; Add1~67COUT1_162                                                                                   ; 1       ;
; Add1~67                                                                                            ; 1       ;
; buzz_cnt[11]                                                                                       ; 1       ;
; Add1~65                                                                                            ; 1       ;
; Add1~62COUT1_174                                                                                   ; 1       ;
; Add1~62                                                                                            ; 1       ;
; buzz_cnt[19]                                                                                       ; 1       ;
; Add1~60                                                                                            ; 1       ;
; wdg_cnt[16]                                                                                        ; 1       ;
; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[4]                  ; 1       ;
; buzz_cnt[12]                                                                                       ; 1       ;
; Add1~55                                                                                            ; 1       ;
; Add1~52COUT1_176                                                                                   ; 1       ;
; Add1~52                                                                                            ; 1       ;
; Add1~50                                                                                            ; 1       ;
; buzz_cnt[20]                                                                                       ; 1       ;
; wdg_cnt[17]~13COUT1_90                                                                             ; 1       ;
; wdg_cnt[17]~13                                                                                     ; 1       ;
; wdg_cnt[17]                                                                                        ; 1       ;
; wsd:WSD1|data_shift[0]~3                                                                           ; 1       ;
; wsd:WSD2|data_shift[0]~3                                                                           ; 1       ;
; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|counter_cella5~COUTCOUT1_3 ; 1       ;
; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|counter_cella5~COUT        ; 1       ;
; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[5]                  ; 1       ;
; Add1~47COUT1_164                                                                                   ; 1       ;
; Add1~47                                                                                            ; 1       ;
; buzz_cnt[13]                                                                                       ; 1       ;
; Add1~45                                                                                            ; 1       ;
; Add1~42COUT1_178                                                                                   ; 1       ;
; Add1~42                                                                                            ; 1       ;
; Add1~40                                                                                            ; 1       ;
; buzz_cnt[21]                                                                                       ; 1       ;
; wdg_cnt[18]~11COUT1_92                                                                             ; 1       ;
; wdg_cnt[18]~11                                                                                     ; 1       ;
; wdg_cnt[18]                                                                                        ; 1       ;
; wsd:WSD1|data_shift[0]                                                                             ; 1       ;
; wsd:WSD2|data_shift[0]                                                                             ; 1       ;
; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|counter_cella6~COUTCOUT1_3 ; 1       ;
; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|counter_cella6~COUT        ; 1       ;
; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[6]                  ; 1       ;
; Add1~37COUT1_166                                                                                   ; 1       ;
; Add1~37                                                                                            ; 1       ;
; buzz_cnt[14]                                                                                       ; 1       ;
; Add1~35                                                                                            ; 1       ;
; Add1~30                                                                                            ; 1       ;
; buzz_cnt[22]                                                                                       ; 1       ;
; wdg_cnt[19]~9COUT1_94                                                                              ; 1       ;
; wdg_cnt[19]~9                                                                                      ; 1       ;
; wdg_cnt[19]                                                                                        ; 1       ;
; wsd:WSD2|delay_counter[0]~12COUT1_19                                                               ; 1       ;
; wsd:WSD2|delay_counter[0]~12                                                                       ; 1       ;
; wsd:WSD2|delay_counter[0]                                                                          ; 1       ;
; wsd:WSD1|delay_counter[0]~12COUT1_19                                                               ; 1       ;
; wsd:WSD1|delay_counter[0]~12                                                                       ; 1       ;
; wsd:WSD1|delay_counter[0]                                                                          ; 1       ;
; wsd:WSD1|data_shift[40]                                                                            ; 1       ;
; wsd:WSD2|data_shift[40]                                                                            ; 1       ;
; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|counter_cella7~COUTCOUT1_3 ; 1       ;
; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|counter_cella7~COUT        ; 1       ;
; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[7]                  ; 1       ;
; Add1~27COUT1_168                                                                                   ; 1       ;
; Add1~27                                                                                            ; 1       ;
; buzz_cnt[15]                                                                                       ; 1       ;
; Add1~25                                                                                            ; 1       ;
; Add1~22COUT1_180                                                                                   ; 1       ;
; Add1~22                                                                                            ; 1       ;
; Add1~20                                                                                            ; 1       ;
; buzz_cnt[23]                                                                                       ; 1       ;
; wdg_cnt[20]~7COUT1_96                                                                              ; 1       ;
; wdg_cnt[20]~7                                                                                      ; 1       ;
; wdg_cnt[20]                                                                                        ; 1       ;
; wsd:WSD2|Selector2~1                                                                               ; 1       ;
; wsd:WSD2|LessThan5~0                                                                               ; 1       ;
; wsd:WSD2|always7~1                                                                                 ; 1       ;
; wsd:WSD2|always7~0                                                                                 ; 1       ;
; wsd:WSD2|delay_counter[4]~9COUT1_25                                                                ; 1       ;
; wsd:WSD2|delay_counter[4]~9                                                                        ; 1       ;
; wsd:WSD2|delay_counter[1]~5COUT1_21                                                                ; 1       ;
; wsd:WSD2|delay_counter[1]~5                                                                        ; 1       ;
; wsd:WSD2|LessThan0~0                                                                               ; 1       ;
; wsd:WSD2|delay_counter[2]~1COUT1_23                                                                ; 1       ;
; wsd:WSD2|delay_counter[2]~1                                                                        ; 1       ;
; wsd:WSD2|wsd_sample_high_edge                                                                      ; 1       ;
; wsd:WSD1|Selector2~1                                                                               ; 1       ;
; wsd:WSD1|LessThan5~0                                                                               ; 1       ;
; wsd:WSD1|always7~1                                                                                 ; 1       ;
; wsd:WSD1|always7~0                                                                                 ; 1       ;
; wsd:WSD1|delay_counter[4]~9COUT1_25                                                                ; 1       ;
; wsd:WSD1|delay_counter[4]~9                                                                        ; 1       ;
; wsd:WSD1|delay_counter[1]~5COUT1_21                                                                ; 1       ;
; wsd:WSD1|delay_counter[1]~5                                                                        ; 1       ;
; wsd:WSD1|LessThan0~0                                                                               ; 1       ;
; wsd:WSD1|delay_counter[2]~1COUT1_23                                                                ; 1       ;
; wsd:WSD1|delay_counter[2]~1                                                                        ; 1       ;
; wsd:WSD1|wsd_sample_high_edge                                                                      ; 1       ;
; sd[7]~158                                                                                          ; 1       ;
; sd[7]~157                                                                                          ; 1       ;
; sd[7]~156                                                                                          ; 1       ;
; sd[7]~155                                                                                          ; 1       ;
; sd[7]~154                                                                                          ; 1       ;
; wsd:WSD1|data_out_reg[7]                                                                           ; 1       ;
; sd[7]~153                                                                                          ; 1       ;
; wsd:WSD1|data_out_reg[39]                                                                          ; 1       ;
; wsd:WSD1|data_out_reg[15]                                                                          ; 1       ;
; sd[7]~152                                                                                          ; 1       ;
; wsd:WSD2|data_out_reg[7]                                                                           ; 1       ;
; sd[7]~151                                                                                          ; 1       ;
; wsd:WSD2|data_out_reg[39]                                                                          ; 1       ;
; wsd:WSD2|data_out_reg[15]                                                                          ; 1       ;
; sd[7]~150                                                                                          ; 1       ;
; sd[7]~149                                                                                          ; 1       ;
; sd[7]~148                                                                                          ; 1       ;
; sd[7]~147                                                                                          ; 1       ;
; wsd:WSD2|data_out_reg[23]                                                                          ; 1       ;
; sd[7]~146                                                                                          ; 1       ;
; wsd:WSD1|data_out_reg[31]                                                                          ; 1       ;
; wsd:WSD1|data_out_reg[23]                                                                          ; 1       ;
; wsd:WSD2|data_out_reg[31]                                                                          ; 1       ;
; sd[6]~145                                                                                          ; 1       ;
; sd[6]~144                                                                                          ; 1       ;
; sd[2]~143                                                                                          ; 1       ;
; sd[2]~142                                                                                          ; 1       ;
; sd[2]~141                                                                                          ; 1       ;
; wsd:WSD1|data_out_reg[38]                                                                          ; 1       ;
; wsd:WSD2|data_out_reg[38]                                                                          ; 1       ;
; sd[2]~140                                                                                          ; 1       ;
; wsd:WSD2|data_out_reg[22]                                                                          ; 1       ;
; sd[2]~139                                                                                          ; 1       ;
; wsd:WSD1|data_out_reg[30]                                                                          ; 1       ;
; wsd:WSD2|data_out_reg[30]                                                                          ; 1       ;
; wsd:WSD1|data_out_reg[22]                                                                          ; 1       ;
; sd[2]~138                                                                                          ; 1       ;
; led_load_cnt[6]                                                                                    ; 1       ;
; sd[2]~137                                                                                          ; 1       ;
; sd[2]~136                                                                                          ; 1       ;
; sd[2]~135                                                                                          ; 1       ;
; sd[2]~134                                                                                          ; 1       ;
; wsd:WSD2|data_out_reg[6]                                                                           ; 1       ;
; sd[2]~133                                                                                          ; 1       ;
; wsd:WSD1|data_out_reg[14]                                                                          ; 1       ;
; wsd:WSD2|data_out_reg[14]                                                                          ; 1       ;
; wsd:WSD1|data_out_reg[6]                                                                           ; 1       ;
; led_load_cnt[14]                                                                                   ; 1       ;
; sd[2]~132                                                                                          ; 1       ;
; sd[5]~131                                                                                          ; 1       ;
; sd[5]~130                                                                                          ; 1       ;
; sd[5]~129                                                                                          ; 1       ;
; led_load_cnt[5]                                                                                    ; 1       ;
; sd[5]~128                                                                                          ; 1       ;
; wsd:WSD1|data_out_reg[5]                                                                           ; 1       ;
; wsd:WSD2|data_out_reg[13]                                                                          ; 1       ;
; wsd:WSD1|data_out_reg[13]                                                                          ; 1       ;
; wsd:WSD2|data_out_reg[5]                                                                           ; 1       ;
; sd[5]~126                                                                                          ; 1       ;
; sd[5]~125                                                                                          ; 1       ;
; sd[5]~124                                                                                          ; 1       ;
; wsd:WSD1|data_out_reg[29]                                                                          ; 1       ;
; sd[5]~123                                                                                          ; 1       ;
; wsd:WSD1|data_out_reg[37]                                                                          ; 1       ;
; wsd:WSD1|data_out_reg[21]                                                                          ; 1       ;
; sd[5]~122                                                                                          ; 1       ;
; sd[5]~121                                                                                          ; 1       ;
; wsd:WSD2|data_out_reg[37]                                                                          ; 1       ;
; wsd:WSD2|data_out_reg[21]                                                                          ; 1       ;
; wsd:WSD2|data_out_reg[29]                                                                          ; 1       ;
; sd[5]~120                                                                                          ; 1       ;
; led_load_cnt[13]                                                                                   ; 1       ;
; sd[5]~119                                                                                          ; 1       ;
; sd[4]~118                                                                                          ; 1       ;
; sd[4]~117                                                                                          ; 1       ;
; sd[1]~116                                                                                          ; 1       ;
; wsd:WSD2|data_out_reg[20]                                                                          ; 1       ;
; sd[1]~115                                                                                          ; 1       ;
; wsd:WSD1|data_out_reg[36]                                                                          ; 1       ;
; wsd:WSD2|data_out_reg[36]                                                                          ; 1       ;
; wsd:WSD1|data_out_reg[20]                                                                          ; 1       ;
; sd[4]~114                                                                                          ; 1       ;
; sd[4]~113                                                                                          ; 1       ;
; wsd:WSD1|data_out_reg[28]                                                                          ; 1       ;
; wsd:WSD2|data_out_reg[28]                                                                          ; 1       ;
; sd[4]~112                                                                                          ; 1       ;
; wsd:WSD1|data_out_reg[12]                                                                          ; 1       ;
; wsd:WSD2|data_out_reg[12]                                                                          ; 1       ;
; sd[4]~111                                                                                          ; 1       ;
; sd[4]~110                                                                                          ; 1       ;
; wsd:WSD1|data_out_reg[4]                                                                           ; 1       ;
; wsd:WSD2|data_out_reg[4]                                                                           ; 1       ;
; led_load_cnt[4]                                                                                    ; 1       ;
; sd[4]~109                                                                                          ; 1       ;
; sd[4]~108                                                                                          ; 1       ;
; led_load_cnt[12]                                                                                   ; 1       ;
; sd[4]~107                                                                                          ; 1       ;
; sd[3]~106                                                                                          ; 1       ;
; led_load_cnt[3]                                                                                    ; 1       ;
; sd[3]~105                                                                                          ; 1       ;
; sd[3]~103                                                                                          ; 1       ;
; led_load_cnt[11]                                                                                   ; 1       ;
; sd[3]~102                                                                                          ; 1       ;
; sd[3]~101                                                                                          ; 1       ;
; sd[3]~100                                                                                          ; 1       ;
; sd[3]~99                                                                                           ; 1       ;
; wsd:WSD2|data_out_reg[19]                                                                          ; 1       ;
; sd[3]~98                                                                                           ; 1       ;
; wsd:WSD1|data_out_reg[27]                                                                          ; 1       ;
; wsd:WSD1|data_out_reg[19]                                                                          ; 1       ;
; wsd:WSD2|data_out_reg[27]                                                                          ; 1       ;
; sd[3]~97                                                                                           ; 1       ;
; io_led_out_reg[3]                                                                                  ; 1       ;
; sd[3]~96                                                                                           ; 1       ;
; sd[3]~95                                                                                           ; 1       ;
; wsd:WSD1|data_out_reg[35]                                                                          ; 1       ;
; wsd:WSD2|data_out_reg[35]                                                                          ; 1       ;
; sd[3]~94                                                                                           ; 1       ;
; sd[3]~93                                                                                           ; 1       ;
; wsd:WSD2|data_out_reg[3]                                                                           ; 1       ;
; sd[3]~92                                                                                           ; 1       ;
; wsd:WSD1|data_out_reg[11]                                                                          ; 1       ;
; wsd:WSD1|data_out_reg[3]                                                                           ; 1       ;
; wsd:WSD2|data_out_reg[11]                                                                          ; 1       ;
; sd[3]~91                                                                                           ; 1       ;
; sd[2]~89                                                                                           ; 1       ;
; sd[2]~88                                                                                           ; 1       ;
; sd[2]~87                                                                                           ; 1       ;
; sd[2]~86                                                                                           ; 1       ;
; wsd:WSD2|data_out_reg[18]                                                                          ; 1       ;
; sd[2]~85                                                                                           ; 1       ;
; wsd:WSD1|data_out_reg[26]                                                                          ; 1       ;
; wsd:WSD2|data_out_reg[26]                                                                          ; 1       ;
; wsd:WSD1|data_out_reg[18]                                                                          ; 1       ;
; sd[2]~84                                                                                           ; 1       ;
; io_led_out_reg[2]                                                                                  ; 1       ;
; sd[2]~83                                                                                           ; 1       ;
; sd[2]~82                                                                                           ; 1       ;
; wsd:WSD1|data_out_reg[34]                                                                          ; 1       ;
; wsd:WSD2|data_out_reg[34]                                                                          ; 1       ;
; led_load_cnt[2]                                                                                    ; 1       ;
; sd[2]~81                                                                                           ; 1       ;
; sd[6]~79                                                                                           ; 1       ;
; sd[2]~78                                                                                           ; 1       ;
; sd[2]~77                                                                                           ; 1       ;
; sd[2]~76                                                                                           ; 1       ;
; wsd:WSD2|data_out_reg[2]                                                                           ; 1       ;
; sd[2]~75                                                                                           ; 1       ;
; wsd:WSD1|data_out_reg[10]                                                                          ; 1       ;
; wsd:WSD2|data_out_reg[10]                                                                          ; 1       ;
; wsd:WSD1|data_out_reg[2]                                                                           ; 1       ;
; led_load_cnt[10]                                                                                   ; 1       ;
; sd[2]~74                                                                                           ; 1       ;
; sd[2]~73                                                                                           ; 1       ;
; sd[1]~71                                                                                           ; 1       ;
; sd[1]~70                                                                                           ; 1       ;
; sd[1]~69                                                                                           ; 1       ;
; lvds_ctrl[1]                                                                                       ; 1       ;
; sd[1]~68                                                                                           ; 1       ;
; sd[1]~67                                                                                           ; 1       ;
; sd[1]~66                                                                                           ; 1       ;
; sd[1]~65                                                                                           ; 1       ;
; wsd:WSD2|data_out_reg[17]                                                                          ; 1       ;
; sd[1]~64                                                                                           ; 1       ;
; wsd:WSD1|data_out_reg[33]                                                                          ; 1       ;
; wsd:WSD2|data_out_reg[33]                                                                          ; 1       ;
; wsd:WSD1|data_out_reg[17]                                                                          ; 1       ;
; sd[1]~63                                                                                           ; 1       ;
; sd[1]~62                                                                                           ; 1       ;
; sd[1]~61                                                                                           ; 1       ;
; io_led_out_reg[1]                                                                                  ; 1       ;
; sd[1]~60                                                                                           ; 1       ;
; sd[1]~59                                                                                           ; 1       ;
; sd[1]~58                                                                                           ; 1       ;
; wsd:WSD1|data_out_reg[25]                                                                          ; 1       ;
; wsd:WSD2|data_out_reg[25]                                                                          ; 1       ;
; sd[1]~57                                                                                           ; 1       ;
; sd[1]~56                                                                                           ; 1       ;
; wsd:WSD1|data_out_reg[1]                                                                           ; 1       ;
; wsd:WSD2|data_out_reg[1]                                                                           ; 1       ;
; sd[1]~55                                                                                           ; 1       ;
; sd[1]~54                                                                                           ; 1       ;
; led_load_cnt[1]                                                                                    ; 1       ;
; sd[1]~53                                                                                           ; 1       ;
; sd[1]~52                                                                                           ; 1       ;
; sd[1]~51                                                                                           ; 1       ;
; wsd:WSD2|data_out_reg[9]                                                                           ; 1       ;
; sd[1]~50                                                                                           ; 1       ;
; wsd:WSD1|data_out_reg[9]                                                                           ; 1       ;
; sd[1]~48                                                                                           ; 1       ;
; sd[1]~47                                                                                           ; 1       ;
; sd[1]~46                                                                                           ; 1       ;
; sd[0]~45                                                                                           ; 1       ;
; sd[0]~44                                                                                           ; 1       ;
; sd[0]~43                                                                                           ; 1       ;
; sd[0]~42                                                                                           ; 1       ;
; led_load_cnt[0]                                                                                    ; 1       ;
; sd[0]~41                                                                                           ; 1       ;
; wsd:WSD1|data_out_reg[0]                                                                           ; 1       ;
; sd[0]~40                                                                                           ; 1       ;
; sd[0]~39                                                                                           ; 1       ;
; wsd:WSD1|data_out_reg[24]                                                                          ; 1       ;
; wdg_en                                                                                             ; 1       ;
; sd[0]~38                                                                                           ; 1       ;
; sd[0]~37                                                                                           ; 1       ;
; wsd:WSD1|data_out_reg[16]                                                                          ; 1       ;
; sd[0]~36                                                                                           ; 1       ;
; wsd:WSD1|data_out_reg[32]                                                                          ; 1       ;
; sd[0]~35                                                                                           ; 1       ;
; wsd:WSD1|WideOr3~0                                                                                 ; 1       ;
; relay_control[0]                                                                                   ; 1       ;
; sd[0]~34                                                                                           ; 1       ;
; wsd:WSD1|data_out_reg[8]                                                                           ; 1       ;
; sd[0]~33                                                                                           ; 1       ;
; sd[0]~32                                                                                           ; 1       ;
; sd[0]~31                                                                                           ; 1       ;
; sd[0]~30                                                                                           ; 1       ;
; wsd:WSD2|data_out_reg[8]                                                                           ; 1       ;
; wsd:WSD2|data_out_reg[0]                                                                           ; 1       ;
; sd[0]~29                                                                                           ; 1       ;
; sd[0]~27                                                                                           ; 1       ;
; wsd:WSD2|data_out_reg[16]                                                                          ; 1       ;
; sd[0]~26                                                                                           ; 1       ;
; wsd:WSD2|data_out_reg[32]                                                                          ; 1       ;
; wsd:WSD2|data_out_reg[24]                                                                          ; 1       ;
; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|counter_cella8~COUTCOUT1_3 ; 1       ;
; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|counter_cella8~COUT        ; 1       ;
; my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[8]                  ; 1       ;
; Add1~17COUT1_170                                                                                   ; 1       ;
; Add1~17                                                                                            ; 1       ;
; Add1~15                                                                                            ; 1       ;
; Add1~12COUT1_182                                                                                   ; 1       ;
; Add1~12                                                                                            ; 1       ;
; Add1~10                                                                                            ; 1       ;
; wdg_cnt[21]                                                                                        ; 1       ;
; wsd:WSD2|wsd_counter[1]~15COUT1_26                                                                 ; 1       ;
; wsd:WSD2|wsd_counter[1]~15                                                                         ; 1       ;
; wsd:WSD2|wsd_counter[0]~13COUT1_24                                                                 ; 1       ;
; wsd:WSD2|wsd_counter[0]~13                                                                         ; 1       ;
; wsd:WSD2|wsd_counter[2]~11COUT1_28                                                                 ; 1       ;
; wsd:WSD2|wsd_counter[2]~11                                                                         ; 1       ;
; wsd:WSD2|LessThan2~0                                                                               ; 1       ;
; wsd:WSD2|wsd_counter[6]~7COUT1_34                                                                  ; 1       ;
; wsd:WSD2|wsd_counter[6]~7                                                                          ; 1       ;
; wsd:WSD2|wsd_counter[3]~3COUT1_30                                                                  ; 1       ;
; wsd:WSD2|wsd_counter[3]~3                                                                          ; 1       ;
; wsd:WSD2|wsd_counter[5]~1COUT1_32                                                                  ; 1       ;
; wsd:WSD2|wsd_counter[5]~1                                                                          ; 1       ;
; wsd:WSD2|LessThan3~0                                                                               ; 1       ;
; wsd:WSD2|data_counter[2]~22COUT1_37                                                                ; 1       ;
; wsd:WSD2|data_counter[2]~22                                                                        ; 1       ;
; wsd:WSD2|data_counter[1]~20COUT1_35                                                                ; 1       ;
; wsd:WSD2|data_counter[1]~20                                                                        ; 1       ;
; wsd:WSD2|data_counter[0]~18COUT1_33                                                                ; 1       ;
; wsd:WSD2|data_counter[0]~18                                                                        ; 1       ;
; wsd:WSD2|data_counter[4]~14COUT1_39                                                                ; 1       ;
; wsd:WSD2|data_counter[4]~14                                                                        ; 1       ;
; wsd:WSD2|Selector1~1                                                                               ; 1       ;
; wsd:WSD2|LessThan1~1                                                                               ; 1       ;
; wsd:WSD2|wsd_start_time_out[1]~15COUT1_26                                                          ; 1       ;
; wsd:WSD2|wsd_start_time_out[1]~15                                                                  ; 1       ;
; wsd:WSD2|wsd_start_time_out[0]~13COUT1_24                                                          ; 1       ;
; wsd:WSD2|wsd_start_time_out[0]~13                                                                  ; 1       ;
; wsd:WSD2|wsd_start_time_out[2]~11COUT1_28                                                          ; 1       ;
; wsd:WSD2|wsd_start_time_out[2]~11                                                                  ; 1       ;
; wsd:WSD2|LessThan1~0                                                                               ; 1       ;
; wsd:WSD2|wsd_start_time_out[6]~7COUT1_34                                                           ; 1       ;
; wsd:WSD2|wsd_start_time_out[6]~7                                                                   ; 1       ;
; wsd:WSD2|wsd_start_time_out[5]~5COUT1_32                                                           ; 1       ;
; wsd:WSD2|wsd_start_time_out[5]~5                                                                   ; 1       ;
; wsd:WSD2|wsd_start_time_out[3]~1COUT1_30                                                           ; 1       ;
; wsd:WSD2|wsd_start_time_out[3]~1                                                                   ; 1       ;
; wsd:WSD1|wsd_counter[1]~15COUT1_26                                                                 ; 1       ;
; wsd:WSD1|wsd_counter[1]~15                                                                         ; 1       ;
; wsd:WSD1|wsd_counter[0]~13COUT1_24                                                                 ; 1       ;
; wsd:WSD1|wsd_counter[0]~13                                                                         ; 1       ;
; wsd:WSD1|wsd_counter[2]~11COUT1_28                                                                 ; 1       ;
; wsd:WSD1|wsd_counter[2]~11                                                                         ; 1       ;
; wsd:WSD1|LessThan2~0                                                                               ; 1       ;
; wsd:WSD1|wsd_counter[6]~7COUT1_34                                                                  ; 1       ;
; wsd:WSD1|wsd_counter[6]~7                                                                          ; 1       ;
; wsd:WSD1|wsd_counter[3]~3COUT1_30                                                                  ; 1       ;
; wsd:WSD1|wsd_counter[3]~3                                                                          ; 1       ;
; wsd:WSD1|wsd_counter[5]~1COUT1_32                                                                  ; 1       ;
; wsd:WSD1|wsd_counter[5]~1                                                                          ; 1       ;
; wsd:WSD1|LessThan3~0                                                                               ; 1       ;
; wsd:WSD1|data_counter[2]~22COUT1_37                                                                ; 1       ;
; wsd:WSD1|data_counter[2]~22                                                                        ; 1       ;
; wsd:WSD1|data_counter[1]~20COUT1_35                                                                ; 1       ;
; wsd:WSD1|data_counter[1]~20                                                                        ; 1       ;
; wsd:WSD1|data_counter[0]~18COUT1_33                                                                ; 1       ;
; wsd:WSD1|data_counter[0]~18                                                                        ; 1       ;
; wsd:WSD1|data_counter[4]~14COUT1_39                                                                ; 1       ;
; wsd:WSD1|data_counter[4]~14                                                                        ; 1       ;
; wsd:WSD1|Selector1~1                                                                               ; 1       ;
; wsd:WSD1|LessThan1~1                                                                               ; 1       ;
; wsd:WSD1|wsd_start_time_out[1]~15COUT1_26                                                          ; 1       ;
; wsd:WSD1|wsd_start_time_out[1]~15                                                                  ; 1       ;
; wsd:WSD1|wsd_start_time_out[0]~13COUT1_24                                                          ; 1       ;
; wsd:WSD1|wsd_start_time_out[0]~13                                                                  ; 1       ;
; wsd:WSD1|wsd_start_time_out[2]~11COUT1_28                                                          ; 1       ;
; wsd:WSD1|wsd_start_time_out[2]~11                                                                  ; 1       ;
; wsd:WSD1|LessThan1~0                                                                               ; 1       ;
; wsd:WSD1|wsd_start_time_out[6]~7COUT1_34                                                           ; 1       ;
; wsd:WSD1|wsd_start_time_out[6]~7                                                                   ; 1       ;
; wsd:WSD1|wsd_start_time_out[5]~5COUT1_32                                                           ; 1       ;
; wsd:WSD1|wsd_start_time_out[5]~5                                                                   ; 1       ;
; wsd:WSD1|wsd_start_time_out[3]~1COUT1_30                                                           ; 1       ;
; wsd:WSD1|wsd_start_time_out[3]~1                                                                   ; 1       ;
; Equal6~3                                                                                           ; 1       ;
; led_pwm_cnt[14]~31COUT1_68                                                                         ; 1       ;
; led_pwm_cnt[14]~31                                                                                 ; 1       ;
; led_pwm_cnt[13]~29COUT1_66                                                                         ; 1       ;
; led_pwm_cnt[13]~29                                                                                 ; 1       ;
; Equal6~2                                                                                           ; 1       ;
; led_pwm_cnt[11]~23COUT1_64                                                                         ; 1       ;
; led_pwm_cnt[11]~23                                                                                 ; 1       ;
; led_pwm_cnt[10]~21COUT1_62                                                                         ; 1       ;
; led_pwm_cnt[10]~21                                                                                 ; 1       ;
; led_pwm_cnt[9]~19COUT1_60                                                                          ; 1       ;
; led_pwm_cnt[9]~19                                                                                  ; 1       ;
; led_pwm_cnt[8]~17COUT1_58                                                                          ; 1       ;
; led_pwm_cnt[8]~17                                                                                  ; 1       ;
; Equal6~1                                                                                           ; 1       ;
; led_pwm_cnt[6]~15COUT1_56                                                                          ; 1       ;
; led_pwm_cnt[6]~15                                                                                  ; 1       ;
; led_pwm_cnt[5]~13COUT1_54                                                                          ; 1       ;
; led_pwm_cnt[5]~13                                                                                  ; 1       ;
; led_pwm_cnt[4]~11COUT1_52                                                                          ; 1       ;
; led_pwm_cnt[4]~11                                                                                  ; 1       ;
; Equal6~0                                                                                           ; 1       ;
; led_pwm_cnt[3]~7COUT1_50                                                                           ; 1       ;
; led_pwm_cnt[3]~7                                                                                   ; 1       ;
; led_pwm_cnt[1]~3COUT1_48                                                                           ; 1       ;
; led_pwm_cnt[1]~3                                                                                   ; 1       ;
; led_pwm_cnt[0]~1COUT1_46                                                                           ; 1       ;
; led_pwm_cnt[0]~1                                                                                   ; 1       ;
; buzz_cnt[17]                                                                                       ; 1       ;
; Add1~5                                                                                             ; 1       ;
; Add1~0                                                                                             ; 1       ;
; Equal18~1                                                                                          ; 1       ;
; Equal11~2                                                                                          ; 1       ;
; wdg_cnt[22]~3COUT1_98                                                                              ; 1       ;
; wdg_cnt[22]~3                                                                                      ; 1       ;
; wdg_cnt[22]                                                                                        ; 1       ;
; io_led_out~5                                                                                       ; 1       ;
; io_led_out~4                                                                                       ; 1       ;
; io_led_out~3                                                                                       ; 1       ;
; io_led_out~2                                                                                       ; 1       ;
; led_pwm_en[1]                                                                                      ; 1       ;
; io_led_out~1                                                                                       ; 1       ;
; led_pwm_en[0]                                                                                      ; 1       ;
; io_led_out~0                                                                                       ; 1       ;
; buzz_cnt[16]                                                                                       ; 1       ;
; buzzer_out~0                                                                                       ; 1       ;
; wdg_pwm                                                                                            ; 1       ;
; wdg_out~0                                                                                          ; 1       ;
; relay_ctrl~3                                                                                       ; 1       ;
; relay_enable[2]                                                                                    ; 1       ;
; relay_ctrl~1                                                                                       ; 1       ;
; relay_enable[0]                                                                                    ; 1       ;
; WideAnd2                                                                                           ; 1       ;
+----------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------+
; Other Routing Usage Summary                        ;
+-----------------------------+----------------------+
; Other Routing Resource Type ; Usage                ;
+-----------------------------+----------------------+
; C4s                         ; 481 / 1,624 ( 30 % ) ;
; Direct links                ; 135 / 1,930 ( 7 % )  ;
; Global clocks               ; 4 / 4 ( 100 % )      ;
; LAB clocks                  ; 25 / 56 ( 45 % )     ;
; LUT chains                  ; 20 / 513 ( 4 % )     ;
; Local interconnects         ; 900 / 1,930 ( 47 % ) ;
; R4s                         ; 717 / 1,472 ( 49 % ) ;
+-----------------------------+----------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 9.35) ; Number of LABs  (Total = 57) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 0                            ;
; 2                                          ; 0                            ;
; 3                                          ; 0                            ;
; 4                                          ; 0                            ;
; 5                                          ; 2                            ;
; 6                                          ; 3                            ;
; 7                                          ; 3                            ;
; 8                                          ; 1                            ;
; 9                                          ; 4                            ;
; 10                                         ; 44                           ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.77) ; Number of LABs  (Total = 57) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 52                           ;
; 1 Clock                            ; 45                           ;
; 1 Clock enable                     ; 24                           ;
; 1 Sync. clear                      ; 5                            ;
; 1 Sync. load                       ; 4                            ;
; 2 Clock enables                    ; 19                           ;
; 2 Clocks                           ; 9                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 11.19) ; Number of LABs  (Total = 57) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 2                            ;
; 7                                            ; 2                            ;
; 8                                            ; 1                            ;
; 9                                            ; 4                            ;
; 10                                           ; 20                           ;
; 11                                           ; 7                            ;
; 12                                           ; 4                            ;
; 13                                           ; 8                            ;
; 14                                           ; 4                            ;
; 15                                           ; 1                            ;
; 16                                           ; 2                            ;
; 17                                           ; 1                            ;
; 18                                           ; 0                            ;
; 19                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.25) ; Number of LABs  (Total = 57) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 2                            ;
; 1                                               ; 2                            ;
; 2                                               ; 0                            ;
; 3                                               ; 5                            ;
; 4                                               ; 3                            ;
; 5                                               ; 9                            ;
; 6                                               ; 3                            ;
; 7                                               ; 6                            ;
; 8                                               ; 7                            ;
; 9                                               ; 3                            ;
; 10                                              ; 8                            ;
; 11                                              ; 3                            ;
; 12                                              ; 2                            ;
; 13                                              ; 0                            ;
; 14                                              ; 1                            ;
; 15                                              ; 3                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 14.88) ; Number of LABs  (Total = 57) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 2                            ;
; 3                                            ; 3                            ;
; 4                                            ; 3                            ;
; 5                                            ; 0                            ;
; 6                                            ; 1                            ;
; 7                                            ; 1                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 2                            ;
; 12                                           ; 2                            ;
; 13                                           ; 4                            ;
; 14                                           ; 2                            ;
; 15                                           ; 2                            ;
; 16                                           ; 6                            ;
; 17                                           ; 9                            ;
; 18                                           ; 2                            ;
; 19                                           ; 1                            ;
; 20                                           ; 9                            ;
; 21                                           ; 6                            ;
; 22                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------+
; Fitter Device Options                                              ;
+----------------------------------------------+---------------------+
; Option                                       ; Setting             ;
+----------------------------------------------+---------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                 ;
; Enable device-wide reset (DEV_CLRn)          ; Off                 ;
; Enable device-wide output enable (DEV_OE)    ; Off                 ;
; Enable INIT_DONE output                      ; Off                 ;
; Configuration scheme                         ; Passive Serial      ;
; Reserve all unused pins                      ; As input tri-stated ;
; Base pin-out file on sameframe device        ; Off                 ;
+----------------------------------------------+---------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (119006): Selected device EPM570T144C5 for design "itr_201c"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EPM570T144I5 is compatible
    Info (176445): Device EPM570T144A5 is compatible
    Info (176445): Device EPM1270T144C5 is compatible
    Info (176445): Device EPM1270T144I5 is compatible
    Info (176445): Device EPM1270T144A5 is compatible
Critical Warning (332012): Synopsys Design Constraints File file not found: 'itr_201c.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332128): Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info (332127): Assuming a default timing requirement
Info (332111): Found 4 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):    1.000     clk_1mhz
    Info (332111):    1.000     fpga_clk
    Info (332111):    1.000 my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9]
    Info (332111):    1.000 pwm_clk_div[2]
Info (186079): Completed User Assigned Global Signals Promotion Operation
Info (186215): Automatically promoted signal "clk_1mhz" to use Global clock in PIN 91
Info (186215): Automatically promoted signal "fpga_clk" to use Global clock in PIN 18
Info (186216): Automatically promoted some destinations of signal "pwm_clk_div[2]" to use Global clock
    Info (186217): Destination "pwm_clk_div[2]" may be non-global or may not use global clock
Info (186216): Automatically promoted some destinations of signal "my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|safe_q[9]" to use Global clock
    Info (186217): Destination "my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_0nh:auto_generated|counter_cella9" may be non-global or may not use global clock
Info (186079): Completed Auto Global Promotion Operation
Info (176234): Starting register packing
Info (186391): Fitter is using Normal packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Info (186468): Started processing fast register assignments
Info (186469): Finished processing fast register assignments
Info (176235): Finished register packing
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (11888): Total time spent on timing analysis during the Fitter is 0.05 seconds.
Info (170216): Fitter cannot place all nodes on current device -- Fitter will automatically make another fitting attempt and tightly pack logic elements
Info (176234): Starting register packing
Info (186391): Fitter is using Minimize Area packing mode for logic elements with Auto setting for Auto Packed Registers logic option
Info (186468): Started processing fast register assignments
Info (186469): Finished processing fast register assignments
Info (176235): Finished register packing
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 35% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 35% of the available device resources in the region that extends from location X0_Y0 to location X13_Y8
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170202): The Fitter performed an Auto Fit compilation.  No optimizations were skipped because the design's timing and routability requirements required full optimization.
Info (11888): Total time spent on timing analysis during the Fitter is 0.86 seconds.
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:00
Info (144001): Generated suppressed messages file F:/360yunpan/RenShuPeng/My_design/ITR-201C_V20_160725/CPLD_160728/output_files/itr_201c.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 1221 megabytes
    Info: Processing ended: Tue Aug 02 17:11:37 2016
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:09


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in F:/360yunpan/RenShuPeng/My_design/ITR-201C_V20_160725/CPLD_160728/output_files/itr_201c.fit.smsg.


