一、选择类型题:
1．现代计算机组织结构是以__B___为中心，其基本结构遵循冯·诺依曼思想。

A. 寄存器   B. 存储器   C. 运算器   D. 控制器
 
2．存储字长是指__B____。 

A．存放在一个存储单元中的二进制代码组合； 

B．存放在一个存储单元中的二进制代码位数； 

C．存储单元的个数； 

D．机器指令的位数。 

3．CPU通过__B____启动通道。 

A．执行通道命令； 

B．执行I/O指令； 

C．发出中断请求； 

D．程序查询。 

4．对有关数据加以分类、统计、分析，这属于计算机在__C____方面的应用。 

A．数值计算； 

B．辅助设计； 

C．数据处理； 

D．实时控制。 

5．电子计算机的算术／逻辑单元、控制单元及存储器合称为C

A．CPU

B．ALU

C．主机；

D．UP 

6．存储周期是指__C____。 

A．存储器的写入时间； 

B．存储器进行连续写操作允许的最短间隔时间； 

C．存储器进行连续读或写操作所允许的最短间隔时间； 

D．指令执行时间。 

7．当定点运算发生溢出时，应__C____ 。 

A．向左规格化； 

B．向右规格化； 

C．发出出错信息； 

D．舍入处理。 

8．加法器采用先行进位的目的是__C____ 。 

A．优化加法器的结构； 

B．节省器材； 

C．加速传递进位信号； 

D．增强加法器结构。 

9．变址寻址方式中，操作数的有效地址是__C____。 

A．基址寄存器内容加上形式地址（位移量）； 

B．程序计数器内容加上形式地址； 

C．变址寄存器内容加上形式地址； 

D．寄存器内容加上形式地址。 

10．指令寄存器的位数取决于__B____。 

A．存储器的容量； 

B．指令字长； 

C．机器字长； 

D．存储字长。 

11．在控制器的控制方式中，机器周期内的时钟周期个数可以不相同，这属于_A_____。 

A．同步控制； 

B．异步控制； 

C．联合控制； 

D．人工控制。 

12．直接寻址的无条件转移指令功能是将指令中的地址码送入__A____。 

A．PC； 

B．地址寄存器； 

C．累加器； 

D．ALU。 

13．CPU响应中断的时间是__C____。 

A．中断源提出请求； 

B．取指周期结束； 

C．执行周期结束； 

D．间址周期结束。

14．基址寻址方式中，操作数的有效地址是__A____。 

A．基址寄存器内容加上形式地址（位移量）； 

B．程序计数器内容加上形式地址； 

C．变址寄存器内容加上形式地址； 

D．寄存器内容加上形式地址。

15．DMA访问主存时，让CPU处于等待状态，等DMA的一批数据访问结束后，CPU再恢复工作，这种情况称作__A____。 

A．停止CPU访问主存； 

B．周期挪用； 

C．DMA与CPU交替访问； 

D．DMA。

16．计算机操作的最小单位时间是__A____。 

A．时钟周期； 

B．指令周期； 

C．CPU周期； 

D．中断周期。

17．用以指定待执行指令所在地址的是__C____。 

A．指令寄存器； 

B．数据计数器； 

C．程序计数器； 

D．累加器。

18．一个16K×32位的存储器，其地址线和数据线的总和是__B____。 

A．48； 

B．46； 

C．36； 

D．32。 

19．某计算机字长是16位，它的存储容量是1MB，按字编址，它的寻址范围是__A____。 

A．512K； 

B．1M； 

C．512KB； 

D．1MB

20．浮点数的表示范围和精度取决于__C____ 。 

A．阶码的位数和尾数的机器数形式； 

B．阶码的机器数形式和尾数的位数； 

C．阶码的位数和尾数的位数； 

D．阶码的机器数形式和尾数的机器数形式。 

21．响应中断请求的条件是__B____。 

A．外设提出中断； 

B．外设工作完成和系统允许时； 

C．外设工作完成和中断标记触发器为“1”时； 

D．CPU提出中断。

22．中断向量可提供__C____。 

A．被选中设备的地址； 

B．传送数据的起始地址； 

C．中断服务程序入口地址； 

D．主程序的断点地址。 

23．在中断周期中，将允许中断触发器置“0”的操作由__A____完成。 

A．硬件； 

B．关中断指令； 

C．开中断指令； 

D．软件。

24．直接、间接、立即三种寻址方式指令的执行速度，由快至慢的排序是__C____。 

A．直接、立即、间接； 

B．直接、间接、立即； 

C．立即、直接、间接； 

D．立即、间接、直接。 

25．存放欲执行指令的寄存器是_D_____。 

A．MAR； 

B．PC； 

C．MDR； 

D．IR。

26．采用变址寻址可扩大寻址范围，且__C____。 

A．变址寄存器内容由用户确定，在程序执行过程中不可变； 

B．变址寄存器内容由操作系统确定，在程序执行过程中可变； 

C．变址寄存器内容由用户确定，在程序执行过程中可变； 

D．变址寄存器内容由操作系统确定，在程序执行过程不中可变；

27．计算机执行乘法指令时，由于其操作较复杂，需要更多的时间，通常采用_C_____控制方式。 

A．延长机器周期内节拍数的； 

B．异步； 

C．中央与局部控制相结合的； 

D．同步； 

28．微程序放在__B____中。 

A．存储器控制器； 

B．控制存储器； 

C．主存储器； 

D．Cache。

29．在CPU的寄存器中，__B____对用户是完全透明的。 

A．程序计数器； 

B．指令寄存器； 

C．状态寄存器； 

D．通用寄存器。 

30．运算器由许多部件组成，其核心部分是__B____。 

A．数据总线； 

B．算术逻辑运算单元； 

C．累加寄存器； 

D．多路开关。

31．三种集中式总线控制中，__A____方式对电路故障最敏感。 

A．链式查询； 

B．计数器定时查询； 

C．独立请求； 

D．以上都不对。

32．一条指令中包含的信息有 C 。 

A．操作码、控制码； 

B．操作码、向量地址； 

C．操作码、地址码。 

D．控制码、向量地址；

33．在各种异步通信方式中，__C____速度最快。 

A．全互锁； 

B．半互锁； 

C．不互锁。

D．以上都不是.

34．一个512KB的存储器，其地址线和数据线的总和是__C____。 

A．17； 

B．19； 

C．27。

D．32 

35．设寄存器内容为80H，若它对应的真值是 – 127，则该机器数是 C   

A．原码； 

B．补码； 

C．反码； 

D．移码。 

36．下列叙述中 是正确的  C   。 

A．程序中断方式中有中断请求，DMA方式中没有中断请求； 

B．程序中断方式和DMA方式中实现数据传送都需中断请求； （DMA不是为了传送信息，只是为了报告CPU）

C．程序中断方式和DMA方式中都有中断请求，但目的不同； 

D．DMA要等到指令周期结束时才进行周期窃取。

37．设机器数字长为32位，一个容量为16MB的存储器，CPU按半字寻址，其寻址范围是 B   。 

A．224； 

B．223； 

C．222； 

D．221。

38．在浮点机中，判断补码规格化形式的原则是__C____。 

A．尾数的第一数位为1，数符任意； 

B．尾数的符号位与第一数位相同； 

C．尾数的符号位与第一数位不同； 

D．阶符与数符不同。


39．I/O与主主机交换信息的方式中，DMA方式的特点是__C____。 

A．CPU与设备串行工作，传送与主程序串行工作； 

B．CPU与设备并行工作，传送与主程序串行工作； 

C．CPU与设备并行工作，传送与主程序并行工作； 

D．CPU与设备串行工作，传送与主程序并行工作。

40．若9BH表示移码（含1位符号位）．其对应的十进制数是__A____。 

A．27； 

B．-27； 

C．-101； 

D．101。

二、简答题

1．CPU包括哪几个工作周期？每个工作周期访存的作用是什么。

(1)取指周期:取指令和分析指令

(2)间址周期:取操作数的有效地址

(3)执行周期:执行指令

(4)中断周期:将程序断点保存到存储器

2．什么是指令周期、机器周期和时钟周期？三者有何关系? 
	
  指令周期：是指CPU取出、分析并执行一条指令所需的全部时间。
	
  机器周期：又称CPU周期，是指CPU与内存交换一次信息(读或写内存)所需要的时间。
	
  时钟周期：又称节拍周期，是处理操作的最基本的时间单位。

关系：一个指令周期包括若干个机器周期，一个机器周期又包括若干个时钟周期。 

3．总线通信控制有几种方式，简要说明各自的特点。

  共有四种通信方式
	
  同步通信：通信双方由统一时标控制数据传送
	
  异步通信：采用应答方式通信，没有公众时钟标准
	
  半同步通信：同步与异步相结合，统一时钟，可插入等待信号
	
  分离式通信：

  1.各模块欲占用总线使用权必须申请

  2.在得到使用权后，主模块在限定时间内，采用同步方式向对方传送信息，不等待对方回答

  3.模块在准备数据过程中不占用总线

  4.总线被占用时都在进行有效工作，充分发挥总线每个瞬间的潜力

4．为什么外围设备要通过接口与CPU 相连？接口有哪些功能？
	
  (1)一台机器通常配有多台外设，他们各自有其设备号，通过接口实现对设备的选择
	
  (2)I/O设备种类繁多，速度不一，与CPU速度相差可能很大，通过接口可实现数据缓冲，达到速度匹配
	
  (3)I/O设备可能串行传输数据，而CPU一般并行传送，通过接口可实现数据串并格式转换
	
  (4)I/O设备的输出电平可能与CPU的输入/出电平不同，通过接口可实现电平转换
	
  (5)CPU启动I/O设备工作，要向外设发各种控制信号，通过接口可传送控制命令；
	
  (6）I/O设备需将其工作状况及时报告CPU，通过接口可见是设备的工作状态，并保存状态信息供CPU查询；
	
  接口功能：选址、传送命令、反应设备状态、传送数据

5．说明一次程序中断的全过程并简述中断隐指令及其功能。

中断全过程：指从中断源发出中断请求，CPU响应这个请求，现行程序被中断，转至中断服务程序，直到中断服务程序执行完毕，CPU再返回原来的程序继续执行的整个过程。
   	
中断隐指令：指令系统中没有的指令，在CPU的中断相应周期自动完成的操作；其功能包括保护程序断点、寻找中断服务程序的入口地址、关中断等功能。

6．画出计算机中存储系统的层次结构，并说明不同层次的作用及对速度、容量的要求。

（图片请私聊我）
 
Cache和主存层次主要是解决CPU和主存速度不匹配的问题；

主存和辅存层次主要解决存储系统的容量问题。

主存：存放需要CPU运行的程序和数据，速度较快，容量较大。

Cache：存放当前访问频繁的内容，速度很快，容量较小。

辅存：存放需联机保存但暂不执行的程序和数据，容量很大，速度较慢。

三、计算题

1.定点数的乘法运算（原码和补码，列竖式）

定点数的乘法运算：

(1)	原码—P113

a)	写出题中两个数的原码

b)	提出符号位进行异或

c)	确定部分积Pi为0，Pi和被乘数位数一致

d)	确定乘数最低位为0还是1，为0则此时+0，为1加|X|，在每次判断后都要将Pi右移一位，补0；将Y右移一位，补上之前Pi的最后一位

e)	最后的积为乘数|Y|作为低位，部分积作为高位，最后加上符号位

(2)	补码—P117

同理

2.定点数转浮点数的格式转换

浮点数的阶码、尾数、规格化

3.浮点数加减法运算
   
 浮点数加减法—P139
  
4.cache的命中率、效率和平均访存时间计算

P196

（用h代替）Cache的命中率:cache访问次数/cache访问次数+主存访问次数

平均访存时间：h*(cache存取周期)+（1-h）*（主存存取周期）
或h*(cache存取时间)+(1-h)*（主存访问时间+cache访问时间）

效率：cache存取时间/平均访存时间

提高倍数=主存存取时间/平均访存时间-1

5.总线中波特率、比特率和带宽的计算。
  
第一种：带宽 = 时钟频率 x 数据位数

第二种：带宽 = 数据位数／总线传输周期

总线传输周期 = n* 时钟，周期，时钟周期=1/时钟频率

波特率为单位时间内传输的二进制数据的位数

比特率为单位时间内传输的二进制有效数据的位数
 
6.流水线的性能分析计算

P413

吞吐率(单位时间所能处理的任务或输出结果的数量)：若各个功能段时间为🔺t，则最大吞吐率TPmax为1/|🔺t |，若时间不等，则为1/max{🔺t }，延迟时间最长的功能段将成为流水线的瓶颈
解决方法：

1.	分离瓶颈段：将瓶颈子过程进一步细分为若干字过程，使之与其他过程时间相等

2.	重复设置瓶颈段：在瓶颈段，并联设置多功能套件，使他们轮流工作（若瓶颈子过程无法细分采用这种方式消除瓶颈）

实际吞吐率：TP=完成任务数/完成任务时间=TPmax/(1+(m-1)/n)….其中m指m段的指令流水线，n为n个指令，TPmax为最大吞吐率

流水线加速比：Sp=串行方式所需要的时间T1/采用m段流水线方式所需时间T2=m/(1+(m-1)/n)….可以看出当n>>m时，sp接近于m，想要获得更高的加速比，需要m更大

效率（流水线中各功能段的利用率）：E=n/(m+n-1)，当n>>m时，E≈1

四、分析设计题

1.主存格式设计及访存分析

2.指令格式设计及分析
  
  P232
  
3.存储器扩展、CPU与存储器连接
  
  P181，P183
  
  字拓展、位拓展、字位拓展

4.中断优先级设计相关
  
  P367
