### [題目](https://github.com/stormteeth/verilog-#lab-7)
### 問題
根據上次Lab 6學的FSM，這次的Lab 7也用上了上次的觀念來撰寫但這次的主程式看起來比Lab 6複雜上許多，主要是為了新的呼叫副程式概念，不然其實只要在上次的Lab 6做些修改Lab 7的答案就出來了。那這次就依照RTL的階層來看這次的Lab 7。

最外層:

![](result/Lab7-1.png)

中間層:

![](result/Lab7-2.png)

