
# Implementation of Precise Interrupts in Pipelined Processors

## 论文基本情况

> [acm dl](https://dl.acm.org/doi/pdf/10.1145/327070.327125) 1985 SIGARCH

## 摘要(Abstract)

因为流水线处理器的指令会被预先执行,所以主要解决的问题是中如何精确处理中断

在并行流水线的前提下, 提出了五种解决措施,第一种强制指令按照架构顺序完成和修改进程状态, 其余四种允许指令以任何顺序完成, 但需要使用额外的硬件在中断发生的时候可以恢复状态.

除方案一性能下降 16%,其余方案性能相似,损失不大

## 研究动机(Motivation/Introduction)

进程状态包括:PC,寄存器,内存.当中断发生时需要软件/硬件/软件+硬件协同处理来保存信息

当发生中断的时候, 需要保证

1. 已保存的 PC 之前的所有指令均已执行并已正确修改进程状态
2. 已保存的 PC 之后未执行且未修改
3. 如果中断是由程序中的指令引发的异常条件引起的,那么取决于处理器架构和具体的中断原因,中断要么已经完成要么尚未开始执行,不存在中间指令状态

在流水线架构当中指令并不会一条一条的完整顺次执行, 因此需要保证发生中断的时候上下文的进程状态是精确的. 这需要额外的硬件设备来储存和恢复进程状态.

## 历史调查(History Survey)

中断分两种类型:

1. 程序内中断, 例如非法指令,除零,溢出,页错误
2. 外部中断,比如定时器到达或者IO中断信号

在许多情况下,精确中断是必要的

1. IO中断 & 定时器时钟到达,需要精确控制操作系统中的进程状态
2. 调试任务中需要依靠异常中断来精确分割指令和控制流程
3. 算术异常,算术异常有很多种,比如除零,溢出,下溢,不合法操作,数据类型不匹配等等.除了需要各个处理器设计遵循 IEEE 标准(目前来说应该是 IEEE754 浮点规范),更多的应该是在软件层面处理,具体来说是编程语言和应用程序逻辑,比如异常检查,条件检查,类型检查,数据范围检查等等
4. 当虚拟内存的地址映射出现页错误的时候需要由操作系统重新查找页表然后把对应的页面置换进内存,然后继续进程执行
5. 系统软件模拟器可以扩展指令集来实现原体系结构未支持的操作码,识别未知操作码后利用中断信号传递给模拟器实现对应功能,这样可以在保持体系结构兼容性的基础上提高扩展性
6. 当虚拟机中的操作系统试图执行一些需要特殊权限或特权的指令,但出现了错误,导致了一个中断(也就是操作系统的执行被中止),那么此时主机软件(即虚拟机管理程序)可以模拟虚拟机中特权指令的行为以便虚拟机的继续执行,不会中断用户体验

## 解决方案(Solution)

## 实验结果

## 结论

## 自己的思考

### 阅读本文的收获和感想

### 本文提出方案存在的缺陷和可能的改进方法

![20231029204020](https://raw.githubusercontent.com/learner-lu/picbed/master/20231029204020.png)

![20231029205522](https://raw.githubusercontent.com/learner-lu/picbed/master/20231029205522.png)

![20231030091825](https://raw.githubusercontent.com/learner-lu/picbed/master/20231030091825.png)

## 参考

- [Digital Design and Computer Architecture](https://safari.ethz.ch/digitaltechnik/spring2021/doku.php?id=schedule)