# 邏輯設計 CH6 - CH8

## CH6: Combinational-Circuit Building Blocks
組合電路區塊

### Muiltiplayer（多工器）
#### 簡介
##### 圖例
* [Figure 6.1. A 2-to-1 multiplexer][1]
* [Figure 6.2. A 4-to-1 multiplexer][2]
* [Using 2-to-1 multiplexers to build a 4-to-1 multiplexer.][3]
##### 特色
* 將多種輸入，經由選擇輸入的控制，挑選某一輸入進行輸出。
* `n input -> log2(n) Select Input -> 1 ouput`
* 有 n 個輸入的多工器，需要 Log2(n) 的選擇輸入（Select Input）。
* 大型多工器可以由小型多工器組成。
* 根據選擇輸入給予的值，從上至下做輸入的的輸出。
##### 範例：縱橫制交換器（Crossbar Switch）
* 某電路擁有n個輸入、k個輸出，它的功能就是提供一個能連接到「任何輸入」連接到「任何輸出」的電路，其通常被稱作一個n*Ķ縱橫制交換機。
* [Figure 6.5. A practical application of multiplexers.][4]

##### 範例：可程式交換器（Programmable Switch）
* [implementation using multiplexers][5]

#### 使用多工器的綜合邏輯功能（Synthesis of Logic Function Using Multiplexers）
* [Figure 6.7. Synthesis of a logic function using multiplexers.][6]
* [Figure 6.8. Three-input majority function.][7]
* [Figure 6.9. Three-input XOR function implemented with 2-to-1 multiplexers.][8] 
* [Figure 6.10. Three-input XOR function implemented with a 4-to-1 multiplexer.][9]
* [Figure 6.11. Three-input majority function implemented using a 2-to-1 multiplexer.][10]

#### 使用香濃表達式的綜合多工器（Multiplexer Synthesis Using Shannon’s Expansion）
* 多工器組成的邏輯功能需要一個Function，該Function是被做為選擇輸入的變數鎖分解的。因此我們可以使用香濃表達式。
* 香濃表達式可以被一個以上的變數組成。
* [Shannon’s Expansion Theorem][11]
##### 範例
* `f = w1'w3' + w1w2 + w1w3 = w1'(w3') + w1(w2+w3)`
    * [Using multiplexer][12]
* `f = w1w2 +  w1w3 + w2w3 = w1'(w2'*0+w2w3) + w1(w2'w3 + w2*1)`
    * [Implement three-input majority function using only 2-to-1 multiplexers.][13]
* `f = w2'w3+w1'w2w3'+w2w3'w4'+w1w2'w4' = w2(w1'w3+w3'w4) + w2'(w3+w1w4')`
    * [any 4-variable function can be realized with at most three 3-LUTs.][14]


### Decoder（解碼器）
#### Decoder
 * 經有多個輸入所得的結果，控制某結果的單一輸出。
 * 解碼器電路是用來解碼被編碼的資訊。一個二進位的解碼器有如Fig. 6.15，是一個擁有n個輸入2n個輸出的邏輯電路。一個時間只會有一個輸出，且每個輸出對應到一種輸入的值。
 * [Figure 6.15. An n-to-2 binary decoder.][15]
 * [Figure 6.16. A 2-to-4 decoder.][16]
 * [A 3-to-8 decoder using two 2-to-4 decoders.][17]
 * [multiplexer built using a decoder.][18]
 * [Figure 6.21. A 2m x n read-only memory (ROM) block.][19]
#### Demultiplexers（多工解碼器）
 * 定義：多工器電路的目的就是將多種 n 轉換成一種被選擇輸入所控制的輸出，而相反的，將單一輸入的資料轉換成多種輸出資料，就是多工解碼器。
 * 多工解碼器可以被解碼器組成。像是Fig 6.16的電路，即可作為一個多工解碼器。
 * 正常來說，一個 n-to-2n的解碼器電路可以做為一個 1-to-2n的多工解碼器。然後，在實踐中，解碼器電路通常是作為一個解碼器多於多工解碼器。

### Encoder（編碼器）
#### 簡介
* 編碼器的功能和編碼器相反。他將被給予的資訊進行編碼，轉換成為緊湊的格式。
* 一個二進位的編碼器，會將2^n個輸入轉換成n-bit的代碼。
* [Figure 6.23. A 4-to-2 binary encoder.][20]
#### Priority Encoders（優先編碼器）
* 在一個優先編碼器中，每個輸入都會有一個優先級別與之關聯。編碼器的輸出會選擇被觸發且擁有較高級別的輸入。當一個輸入擁有比較高的優先節別時，其他的輸入都會被忽視。

### Code Converters（代碼轉換器）
#### BCD-to-7-segment decoder（BCD轉七段顯示器解碼器）
* 它將一個BCD（二進制編碼的十進制）的數位資料轉換成可以驅動七段顯示器的資訊
* [Figure 6.25. A BCD-to-7-segment display code converter.][21]

### Arithmetic Comparison Circuits（算術比較電路）

* 考慮比較電路的設計，有兩個n-bit的未指定二進制數字輸入A和B，這個比較電路會產生三種輸出：AeqB, AgtB, AltB

##### Example:
* A = a3a2a1a0, B = b3b2b1b0
* 定義一個中間信號：i3,i2,i1,i0，ik = (ak XOR bk)'
* AeqB = i3i2i1i0
* AgtB = a3b3' + i3a2b2' + i3i2a1b1' + i3i2i1a0b0'
* AltB = (AeqB+AgtB)'
* [Example][22]
* [Figure 6.26. A four-bit comparator circuit.][23]

### ￼￼￼Assignment
* 6.1
* 6.3
* 6.5
* 6.6
* 6.9
* 6.11 (expansion in terms of w2) o 6.12
* 6.13 (expansion in terms of w2) o 6.16
* 6.29

## CH7: Flip-Flops, Registers, Counters, and A Simple Processor（正反器、暫存器、計數器、簡單處理器）
* 循序邏輯（Sequential Logic）
#### 警報器電路原理
* 良好的操作是當傳感器（Sensor）產生一個正向訊號Set，警報器（alarm）會被打開，以響應一些不良的事件。一旦警報器被觸發，就算傳感器已被歸零，他仍需保持被觸發的狀態。因此，該電路就需要一個記憶單元去記憶警報既被觸發的狀態，直到Reset的信號被觸發
* [Alarm示意圖][24]

#### Memory Element（記憶單元）
* 在本章節，我們會介紹各種可以作為記憶單元、儲存元件的電路。
* [A simple memory element][25]
* [A controlled memory element.][26]

### Basic SR Latch（基本鎖閂）
#### 定義
* 當S、R輸入都轉為0時，他會記憶原本的狀態。
* 當`S = 0，R=0`時，輸出(Qa)與返回(Qb）皆保留上一時間單位的狀態。
* 當`S = 0，R=1`時，輸出(Qa)為0，返回(Qb）為1。
* 當`S = 1，R=0`時，輸出(Qa)為1，返回(Qb）為0。
* 當`S = 1，R=1`時，輸出(Qa)為0，返回(Qb）為0。
* [Basic SR Latch][27]
#### Uncertain (Undefined) State（不確定、未定義狀態）
* 當S與R皆從為1的輸入轉換成為0的輸入時，照理說Qa與Qb應該會轉為1的狀態，但當它們都為1時，會立即強制Qa=Qb=0。如此，這裡將會在Qa=Qb=0和Qa=Qb=1之間產生震盪，如過他們通過兩個NOR Gate的延遲是相同時，這個震盪將會無限期的繼續下去。

### Gated SR Latch（SR閘鎖閂）
* 在Basic SR Latch中，我們無法控制狀態改變的時間。相反的，Gated SR Latch將只有在`clk = 1`時，會響應輸入。不然（`clk = 0`），他將會保持他的狀態。
* 為了確保對Gated SR Latch的操作是有意義的，當`Clk`從1轉換為0時，我們必須避免產生S和R接等於1的狀態。
* 因此，為了避免在實踐中產生未定義模式（`S = R = 1`），在需要Latch室友輸出時，我們必須使輸入成為互補的狀態。
* [Fig. 7.6 Gated SR latch][28]
#### Gated SR Latch with NAND Gates（使用NAND Gates組成的Gated SR Latch）
* 因為NAND Gate和AND Gate相比，可使用更少的傳輸閘組成，所以比較建議使用NAND Gates組成Gated SR Latch。
* 當然，這兩種組成的Latch的真值表是相同的。
* [Figure 7.7. Gated SR latch with NAND gates.][29]

### Gated D Latch（D閘鎖閂）
* Gated D Latch在實踐上是更加實用的。他是建立在Gated ST Latch上，但是他把輸入分別使用S、R的部分取代只有一個輸入值D。
* 這個改變是很重要的，他讓Gated D Latch不可能會有`S=R=1`的問題與麻煩。
* [Figure 7.8. Gated D Latch][30]
* 因為gated D latch的輸出是被level of the clock input 入所控制，所以他是level sensitive
的。（之後我們會在另外介紹其它被稱為邊緣觸發的Latch）。
* [level sensitive][31]
#### Effects of Propagation Delays（傳播延遲的影響）
* 在前面的討論我們忽略的傳播延遲的影響。在實踐電路中，必須把這些延遲考慮在內。
* 設計師必須確保當Clk信號臨界變化發生時，D信號是穩定的。
* Setup Time (tsu):
    * D信號在Clk信號下降邊緣前必須穩定的最小時間。
* Hold Time (th):
    * D信號在Clk信號下降邊緣後，必須保持穩定的最小時間
* [示意圖][32]

### Master-Slave D Flip-Flop（主僕式邊緣觸發D型正反器）
 * 在level-sensitive的Latch中，當時clk信號啓動時，Latch的狀態會根據輸入信號的值不斷的改變。現在我們需要怡個儲存單元可以使他們改變狀態的次數在一個時間週期中不超過一次。
#### Master-Slave D Flip-Flop（主僕式D型正反器）
* 術語「正反器」表示有一個儲存單元，在clk控制信號在邊緣時，改變正反器的輸出狀態。
* 我們使用「> 」記號去表示正反器響應clk的「啟動邊緣」。啟動上昇或下降邊緣取決於inv的位置。
* [7.4.1 Master-Slave D Flip-Flop][33]

#### Edge-Triggered D Flip-Flop
* 有一種不同的電路但是也能完成如主僕式D型正反器的功能，它叫做邊緣觸發D型正反器。他只需要六個NAND Gate即可組成上昇邊緣觸發正反器。。
* 類似的電路遊NOR Gate組成，就是下降邊緣觸發正反器。
* [Edge-triggered D flip-flop][34]

#### Level-Sensitive vs. Edge-Triggered Storage Elements
* [Level-Sensitive vs. Edge-Triggered Storage Elements][35]

#### D Flip-Flops with Clear and Preset（D型正反器與清除和前置）
* 強制D型正反器擁有一個可知可行的初始狀態是非常重要的。
* Clear： 將D型正反器轉為0
* Preset：將D型正反器轉為1
* 提示：我們不能在同時間強制D型正反器Clear和Preset
* [D Flip-Flops with Clear and Preset][36]

#### Asynchronous Clear vs. Synchronous Clear（非同步清除與同步清除）
* 異步清除：不論時鐘訊號輸入的值，直接清除觸發器。
* 同步清除：會考慮在時鐘的有效邊緣去清除觸發器。如圖。
* [Synchronous Clear][37]

### T Flip-Flop（T型正反器）
* D型正反器是一個多種用途的儲存單元。它可以是一種不種不同用途的儲存單元。
* T型正反器：回饋連接使輸入信號D同等於在T控制下的Q或Q'
* T型正反器從當他為1時會有的切換的電路行為而名。
* [7.5 T Flip-Flop][38]

### JK Flip-Flop （JK正反器）
* 取代T型正反器單一的輸入T，我們使用輸入J、K，使得輸入`D = JQ' + K'Q`
* 他擁有SR正反器和T型正反器有用的功能與行為。他像是SR正反器，即J=S、K=R。但是當`J = K = 1`時，他就表現得如同T型正反器一般。
* [JK Flip-Flop][39]

### Summary of Terminology（術語總匯）
* Latch（鎖閂）：可以儲存1-bit的資訊。被設定為1時使用S輸入、被設定0時使用Ｒ輸入。
    * Basic Latch（基本鎖閂）：
    * Gated Latch（閘鎖閂）
        * Gated SR Latch（SR閘鎖閂）
        * Gated D Latch（D型閘鎖閂）
* Flip-flop（正反器）：有一個基於閘鎖閂的儲存單元，可使他輸出狀態只有在時鐘邊緣時被改變。
    * Edge-triggered flip-flop（邊緣處發正反器）
    * Master-slave flip-flop（主僕式正反器）

#### Summary
* [flip-flip true table][40]

### Registers（暫存器）
* 暫存器
    * 1個正反器可以儲存1 bit的資料，n個正反器則可以儲存n bit的資料，也可以作為n-bit number。我們會稱為這些正反器為暫存器。
* 移位暫存器
    * 暫存器提供他的資料進行移位的功能，即被稱為移位暫存器。
    * 資料bit在移位暫存器中是以串行的方式讀取。每個正反器的內容會在每個時鐘上昇邊緣傳遞給下一個正反器。
* [Right shift register][41]
* [shift register time table][42]

#### 7.8.2 Parallel-Access Shift Register
* Serial Transfer（串行傳輸）: 在單一時間使用一條線路傳輸1 bit。
* Parallel Transfer（平行傳輸）: 在單一時間使用多條線路傳輸所有bit。
* [Fig. 7.19 shows a 4-bit shift register that allows the parallel access.][43]

### Counters（計數器）
* 計數計電路在數位系統中有許多用途，像是：
    * 計算某事件出現的次數
    * 在一個系統中產生時間間隔控制各項任務。
    * 跟蹤特定事件之間經過的時間
    * 以此類推。
* 計數計可以使用加法器和減法器組成，但是我們可以使用更簡單的電路，使它的成本更低。我們將展示如何使用T型正反器和D型正反器設計計數器。

#### 7.9.1 Asynchronous Counters（異步計數器）
* 以T型正反器製作的向上計數器
    * 只有第一個正反器直接響應時鐘信號，我們會說該正反器是同步時鐘的。但是其他的正反器是有額外的延遲的。
    * 當計數等於3時，夏怡個時鐘暫停會造成計數成為4。這種行為類似RCA漣漪波進位，我們會稱這個計數器為異步計數器，或是漣波計數器。
    * [Figure 7.20. A three-bit up-counter.][44]
* 以T型正反器製作的向下計數器
    * [Figure 7.21. A three-bit down-counter.][45]

#### 7.9.2 Synchronous Counters（同步計數器）
* 異步計數器是簡單的，但是他的速度不快。我們可以透過同時傳遞時鐘訊號給所有正反器以建立更快的計數器，也就是同步計數器。
* 觀察這個特徵，他會：
    * Q0 再每個時鐘週期改變
    * Q1 只有在`Q0=1`時會改變。
    * Q2 只有在`Q0=Q1=1`時會改變。
* 因此，如果我們使用T型正反器去實作計數器，輸入T就會被定義為：
    * T0 = 1
    * T1 = Q0
    * T2 = Q0Q1
    * T3 = Q0Q1Q2
    * Tn = =Q0Q1...Qn-1
* [Table 7.1. Derivation of the synchronous up-counter.][46]
* [4-bit synchronous up-counter with T flip-flopslops][47]
* [4-bit synchronous up-counter with Enable and Clear Capability][48]
* [A four-bit counter with D flip-flop][49]
* [A counter with parallel-load capability][50]

### Reset Synchronization（重置同步）
#### Synchronous reset（同步重置）
* 我們對於在計數過程中將計數歸零是有興趣的。
* 例如，假設我們要去設計一個六進制的計數器，那我們就必須辨識當計數到達5時，去重設計數器（歸零）。
* 計數器的平行讀取功能可以用在當計數到達5時，去重設他的內容。因為計數器在啟動時鐘邊緣時被重設，我們可以說這類型計數器為同步重置。
* [A modulo-6 counter with synchronous reset.][51]

#### Asynchronous Reset（異步重置）
* 考量到使用單獨正反器的清除功能而不是平行讀取的方式的可能性。
* 有一個困難會在當技術等於5時產生。正反器會在NAND Gate被偵測為5時，在很短的時間被清除為0。時間相依在電路裡Gate的延遲，但不是在時鐘上。我們稱這個為異步重置。
* [A modulo-6 counter with asynchronous reset.][52]

### Other Type of Counters（其他類型計數器）
* [BCD Counter][53]
* [Ring Counter Start][54]
* [Johnson Counter][55]

### Assignment
* 7.5 (using T-FF)
* 7.6
* 7.7
* 7.8
* 7.9
* 7.15
* 7.16
* 7.17
* 7.18
* 7.34

## CH8: Synchronous Sequential Circuits（同步時序電路）
### Introduction
### Basic Design（基本設計）
### State-Assignment Problem（狀態分配問題）
### Mealy State Model（Mealy狀態模型）
### Design of Finite State Machines Using CAD Tools（使用CAD Tools設計有限狀態機）
### Serial Adder Example（串行加法器範例）
### State Minimization（最小化狀態）
### Design of a Counter Using the Sequential Circuit Approach（使用時序電路設計計時器）
### FSM as an Arbiter Circuit（用FSM作為仲裁者電路）
### Analysis of Synchronous Sequential Circuit（時序電路分析）
### Assignment
* 8.1*
* 8.2
* 8.3
* 8.5
* 8.6
* 8.9 (Hint: k=w1w2., and using D-FF)
* 8.15* (you have to illustrate the process)
* 8.7
* 8.8
* 8.17
* 8.18
* 8.19
* 8.20 
* 8.21 
* 8.22
* 8.25
* 8.26


----------


  [1]: https://lh6.googleusercontent.com/-IpEkAfk-PFY/UtDZZdbI7lI/AAAAAAAAJC4/2GU6Aj3xd7Y/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25881.38.19.png "Figure 6.1. A 2-to-1 multiplexer"
  [2]: https://lh6.googleusercontent.com/-2Q4CmOdzZWA/UtDZo3aaZPI/AAAAAAAAJDI/gYx9BXPBKLU/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25881.41.34.png "Figure 6.2. A 4-to-1 multiplexer."
  [3]: https://lh5.googleusercontent.com/-UbKSlpGZ2eo/UtDeYjyqQQI/AAAAAAAAJEA/uhXR2ubsy_Y/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25882.01.42.png "Using 2-to-1 multiplexers to build a 4-to-1 multiplexer."
  [4]: https://lh5.googleusercontent.com/-X9zhp36E1jk/UtDepRSHwvI/AAAAAAAAJEU/C0TBbry6mFc/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25882.02.43.png "Figure 6.5. A practical application of multiplexers."
  [5]: https://lh5.googleusercontent.com/-AsMxfvikMwU/UtDe57RNv_I/AAAAAAAAJEo/BBseSlYB9Ik/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25882.03.53.png "mplementation using multiplexers"
  [6]: https://lh4.googleusercontent.com/-dWxkUB9DUic/UtDdq46o_1I/AAAAAAAAJDk/kbZmldeSJMA/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25881.58.29.png "Figure 6.7. Synthesis of a logic function using multiplexers."
  [7]: https://lh4.googleusercontent.com/-0rPbFJ_jZuo/UtDfOz_w6RI/AAAAAAAAJFE/vtqFQxLHQPc/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25882.05.20.png "Figure 6.8. Three-input majority function."
  [8]: https://lh6.googleusercontent.com/-RNsLSKKRMos/UtDfbw-K7yI/AAAAAAAAJFQ/NA5aCVQP_z4/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25882.06.16.png "Figure 6.9. Three-input XOR function implemented with 2-to-1 multiplexers."
  [9]: https://lh4.googleusercontent.com/-shDSMJZLnPQ/UtDf6WUGvWI/AAAAAAAAJFk/YqlvVo5iNiY/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25882.08.17.png "Figure 6.10. Three-input XOR function implemented with a 4-to-1 multiplexer."
  [10]: https://lh6.googleusercontent.com/-nAgxwUYPy4A/UtDhwpnHzyI/AAAAAAAAJGI/VLDInjsS3LU/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25882.14.16.png "Figure 6.11. Three-input majority function implemented using a 2-to-1 multiplexer."
  [11]: https://lh5.googleusercontent.com/-21cl0JJKmJw/UtDih4mlCwI/AAAAAAAAJGc/Bt3SNkycwFQ/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25882.19.24.png "Shannon’s Expansion Theorem"
  [12]: https://lh6.googleusercontent.com/-9Cfx6YZ3MQU/UtDmtGSp5EI/AAAAAAAAJHg/_O6wZzmUhUc/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25882.37.13.png "Using multiplexer"
  [13]: https://lh6.googleusercontent.com/-UrVBpI6V8_g/UtDmjX3wCUI/AAAAAAAAJHM/7xfMQHimhE0/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25882.36.36.png "Implement three-input majority function using only 2-to-1 multiplexers."
  [14]: https://lh5.googleusercontent.com/-t_zkVXdX8Ow/UtDmY9qNAAI/AAAAAAAAJG0/DX3cweTGzds/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25882.35.34.png "any 4-variable function can be realized with at most three 3-LUTs."
  [15]: https://lh6.googleusercontent.com/-d-3gMB-h0Cw/UtDo41MS9OI/AAAAAAAAJIM/2KxMdQdXQMs/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25882.46.17.png "each output corresponds to one valuation of the inputs."
  [16]: https://lh5.googleusercontent.com/-ZTnjRql6DmU/UtDpDYlzPHI/AAAAAAAAJIk/vtkujoJtntk/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25882.47.19.png "Figure 6.16. A 2-to-4 decoder"
  [17]: https://lh6.googleusercontent.com/-EJygAY6pvJ8/UtDrq8_yniI/AAAAAAAAJI4/6VxpWESzrrc/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25882.58.08.png "A 3-to-8 decoder using two 2-to-4 decoders."
  [18]: https://lh4.googleusercontent.com/--6ZEtuFpPY8/UtD0hYr2sMI/AAAAAAAAJJQ/kSSuRCdtp5c/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25883.34.16.png "multiplexer built using a decoder."
  [19]: https://lh6.googleusercontent.com/-5dkRnPX35Oo/UtD1QqHbBfI/AAAAAAAAJJk/nQTOcVe38hs/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25883.39.04.png "Figure 6.21. A 2m x n read-only memory &#40;ROM&#41; block."
  [20]: https://lh5.googleusercontent.com/-A80RmtJv2lA/UtD4-88lI5I/AAAAAAAAJJ8/LhclxmUBHJ0/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25883.55.03.png "Figure 6.23. A 4-to-2 binary encoder."
  [21]: https://lh5.googleusercontent.com/-F5hBrqN2e_s/UtD69lfyWMI/AAAAAAAAJKU/ZB2FfAqZtaY/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25884.03.20.png "Figure 6.25. A BCD-to-7-segment display code converter."
  [22]: https://lh4.googleusercontent.com/-HMrsrAH5arY/UtD8rAgnF6I/AAAAAAAAJKw/F25ePnL8Z_c/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25884.10.48.png "Example"
  [23]: https://lh5.googleusercontent.com/-7QbM0NgpdO0/UtD819h1IaI/AAAAAAAAJLA/_eZQLFiK9-Q/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25884.11.44.png "Figure 6.26. A four-bit comparator circuit."
  [24]: https://lh5.googleusercontent.com/-yOUUB4ZVMR0/UtEAuzm4ihI/AAAAAAAAJLY/KQRG-gjdG0o/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25884.28.16.png "Alarm"
  [25]: https://lh6.googleusercontent.com/-H4D1mNdgSxI/UtEB59VpavI/AAAAAAAAJLw/WHv1zcoEY1Q/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25884.33.21.png "A simple memory element"
  [26]: https://lh3.googleusercontent.com/-K5VIgVAeoYI/UtECvjMPGaI/AAAAAAAAJME/W4iUTlBS2Xw/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25884.36.55.png "A controlled memory element."
  [27]: https://lh6.googleusercontent.com/-QNcLSnkwT-0/UtEDnLikzUI/AAAAAAAAJMY/1zC2Bbe8gdE/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25884.40.27.png "Basic SR Latch"
  [28]: https://lh4.googleusercontent.com/-6Ttt8Ospb7c/UtEJNHjSf-I/AAAAAAAAJMw/MwFaVSOU0Vs/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25885.04.12.png "Fig. 7.6 Gated SR latch"
  [29]: https://lh6.googleusercontent.com/-R2UevFdf7BY/UtELnHi0tJI/AAAAAAAAJNI/3qgnBD5490s/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25885.14.47.png "Figure 7.7. Gated SR latch with NAND gates."
  [30]: https://lh4.googleusercontent.com/-JfS8FklD1uY/UtE14o5EC_I/AAAAAAAAJN8/SXTWh3UBuGA/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25888.14.15.png "Figure 7.8. Gated D Latch"
  [31]: https://lh3.googleusercontent.com/-9CJ2SCPHFwY/UtE28WdEtKI/AAAAAAAAJOI/cX1K6TDzoXw/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25888.19.34.png "level sensitive"
  [32]: https://lh4.googleusercontent.com/-VhQTK8_K0hw/UtE5CGUuW8I/AAAAAAAAJOg/gT71l_yjTrs/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25888.27.27.png "tsu and th"
  [33]: https://lh6.googleusercontent.com/-0yQ6Kas7llM/UtE83a4j89I/AAAAAAAAJO4/6uUVuZs3hyo/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25888.44.44.png "7.4.1 Master-Slave D Flip-Flop"
  [34]: https://lh3.googleusercontent.com/-P7Khed3sOFA/UtE_fG757bI/AAAAAAAAJPQ/bPm3wNfKkjc/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25888.55.58.png "edge-triggered D flip-flop"
  [35]: https://lh5.googleusercontent.com/-LFpl4YfdD9M/UtFAw5PQ1sI/AAAAAAAAJPo/EIu9-11M1bo/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25889.01.38.png "Level-Sensitive vs. Edge-Triggered Storage Elements"
  [36]: https://lh4.googleusercontent.com/-sYG62x_3GVQ/UtFDAdCZSmI/AAAAAAAAJQA/80-q4URqtoI/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25889.05.39.png "D Flip-Flops with Clear and Preset"
  [37]: https://lh6.googleusercontent.com/-iy8vsR7up5U/UtFFMhu-YeI/AAAAAAAAJQY/ZpOyl8_3Unc/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25889.20.26.png "Synchronous Clear"
  [38]: https://lh4.googleusercontent.com/-gT3oMzn_2iw/UtFISeTxeUI/AAAAAAAAJQw/NL7yfqhqjok/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25889.29.47.png "7.5 T Flip-Flop"
  [39]: https://lh6.googleusercontent.com/-BHEipil-ujg/UtFJtjnuW_I/AAAAAAAAJRU/60QvJ-sjimM/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25889.39.37.png "JK Flip-Flop"
  [40]: https://lh4.googleusercontent.com/-ruKqXVDA6A0/UtFLXj_w7BI/AAAAAAAAJRs/a29X9xqSuPY/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25889.46.34.png "flip-flip true table"
  [41]: https://lh6.googleusercontent.com/-MK1oJQUsAAo/UtFNXLuk7-I/AAAAAAAAJSE/F4qW7D3xCFQ/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25889.55.15.png "Right shift register"
  [42]: https://lh3.googleusercontent.com/-8F4Y6kLvk-M/UtFN1jhLuoI/AAAAAAAAJS0/qQmNuhbc_-Y/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%25889.56.03.png "shift register time table"
  [43]: https://lh4.googleusercontent.com/-zKt2KqDaT_k/UtFOiq7sChI/AAAAAAAAJTM/JJf135lO0eU/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%258810.00.14.png "Fig. 7.19 shows a 4-bit shift register that allows the parallel access."
  [44]: https://lh3.googleusercontent.com/-QJinAIujmoU/UtFTgHcFhnI/AAAAAAAAJTk/q2TIjGTFf5s/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%258810.21.29.png "Figure 7.20. A three-bit up-counter."
  [45]: https://lh3.googleusercontent.com/-YcNbAwc5l4E/UtFTtMaB34I/AAAAAAAAJT4/OoQlc65MRuo/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%258810.22.25.png "Figure 7.21. A three-bit down-counter."
  [46]: https://lh5.googleusercontent.com/-Q4vvqvxoies/UtFU78S0BrI/AAAAAAAAJUQ/9rIXpVHDsjg/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%258810.27.28.png "Table 7.1. Derivation of the synchronous up-counter."
  [47]: https://lh4.googleusercontent.com/-AdfLh46aF1k/UtFVTq9QMyI/AAAAAAAAJUw/KankQLWffhs/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%258810.28.19.png "􏰀 4-bit synchronous up-counter with T flip-flops"
  [48]: https://lh6.googleusercontent.com/-QgWM6NuM3ps/UtFVhx0N8NI/AAAAAAAAJVM/I3HU0HipgO8/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%258810.28.27.png "4-bit synchronous up-counter with Enable and Clear Capability"
  [49]: https://lh3.googleusercontent.com/-hfymxxsh0Gg/UtFVp5NuAlI/AAAAAAAAJVg/O2egKfR8f8w/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%258810.28.40.png "A four-bit counter with D flip-flop"
  [50]: https://lh5.googleusercontent.com/-5SvGeqULiFM/UtFV0BgHXcI/AAAAAAAAJV0/us64p4eBQDg/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%258810.28.40.png "A counter with parallel-load capability"
  [51]: https://lh6.googleusercontent.com/-tROcyOaJq88/UtFYXTfTQMI/AAAAAAAAJWU/mQ5ZZHyk6JA/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%258810.42.17.png "A modulo-6 counter with synchronous reset."
  [52]: https://lh4.googleusercontent.com/-r1VH7E6GsBg/UtFaM_XHYnI/AAAAAAAAJWk/CKup9cWKV_k/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%258810.49.59.png "A modulo-6 counter with asynchronous reset."
  [53]: https://lh6.googleusercontent.com/-9leVMqqoFlU/UtFadc5DWqI/AAAAAAAAJW4/_kVFwFcNfzc/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%258810.51.07.png "BCD Counter"
  [54]: https://lh6.googleusercontent.com/-2T6Ewrx1HmE/UtFajZDf-hI/AAAAAAAAJXM/mnaOd5tbSjM/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%258810.51.07.png "Ring Counter Start"
  [55]: https://lh6.googleusercontent.com/-NN0xWEDomeU/UtFaqDv4SFI/AAAAAAAAJXg/dn21mB4UxJc/s0/%25E8%259E%25A2%25E5%25B9%2595%25E5%25BF%25AB%25E7%2585%25A7+2014-01-11+%25E4%25B8%258B%25E5%258D%258810.51.07.png "Johnson Counter"