
module mul17_16(CLK,A,B,P);

  input  CLK;
  input  [16:0] A;
  input  [15:0] B;
  output [24:0] P;


endmodule

