# 从设计到验证

​        今天和一个入行不久的朋友F君聊天，F君向我分享起自己是怎么入门芯片行业的经验，我才知道F君完全是自学成才，买了几本Verilog的书，还买了一张FPGA开发板，跟着教程一步一步的做下来。他回想起来，觉得其实入门设计还是比较容易的，因为设计的思路和大学里电子系的课程设计一脉相承。只要有好好的学习过数字电路，verilog相对不太复杂的语法还是相对比较好掌握的。我回想起自己来，果然也是一样的过程。

​        虽然我和F君都是从设计入的门，可是到了今天一看，却都是在从事验证的工作。F君开始向我大倒苦水，说验证感觉好难入门呀。有那么多东西要学习，Systemverilog，UVM。他也有买好些书籍，比如《芯片验证漫游指南》，《UVM实战》等等，可是他觉得总是抓不住要点。那么多的知识点，那么多的class，看完之后似懂非懂，成不了一个体系，在工作中也不知道要去如何应用。

​         其实F君是幸运的，他现在一入行就有统一的验证方法学UVM摆在那里。我当年从设计转做验证的时候，业界还没有统一的方法学呢，我第一份工作用的验证语言是specman E。那时候虽然我做的是设计工作，却也信心满满的打印了一本specman的书，打算好好的学习一下，可是就像F君现在的状态一样，完全之后完全不之所云。那种OOP的写法，那种随机的约束，真的有种天书的感觉，我也就不了了之了。后来第二份工作是采用C++作为验证语言，也因为工作关系从设计转到了验证，所以不得不认真的学习了C++，算是打下了比较扎实的OOP基础。由此再学习Systemverilog。在这个过程中，也慢慢有了验证的积累，也有了一些朦胧的方法学的思想，这时候开始接触VMM，就有了一种茅塞顿开的感觉。从VMM到UVM基本山就是一马平川了。

​         F君提议到：“你能否写一些东西给些设计基础的新人，帮助他们学习验证方法学呢？”。我最近正有些想法在脑袋里面，想分享给大家。我希望给大家做一个减法，目的不是为了让大家一次都完整的把所有的UVM细节都掌握。而是为了让大家深入的理解UVM这颗大树的枝干和脉络，后续大家就可以自己去查缺补漏。下面我们二话不说，直接进入正题。



# 基础知识和一些准备工作

你必须具备以下的知识：

           1. 数字电路基础。
           2. verilog/systemverilog的基本语法。
           3. 懂得仿真工具的使用（modelsim/Questa）。

生产力工具：
1. Ubuntu 18.4
2. Mentor Graphic 的仿真工具 Questa Sim

本文的所有代码均在Questa下编译通过，并给出Questa的编译和仿真命令。
