TimeQuest Timing Analyzer report for DE2_USB_API
Tue Apr 28 00:37:35 2015
Quartus II 64-Bit Version 12.0 Build 178 05/31/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'p1|altpll_component|pll|clk[0]'
 12. Slow Model Setup: 'AUDIO_DAC:u11|LRCK_4X'
 13. Slow Model Setup: 'I2C_AV_Config:u10|mI2C_CTRL_CLK'
 14. Slow Model Setup: 'TCK'
 15. Slow Model Setup: 'AUDIO_DAC:u11|LRCK_1X'
 16. Slow Model Setup: 'OSC_50'
 17. Slow Model Setup: 'USB_JTAG:u1|mTCK'
 18. Slow Model Setup: 'AUDIO_DAC:u11|LRCK_2X'
 19. Slow Model Setup: 'AUDIO_DAC:u11|oAUD_BCK'
 20. Slow Model Setup: 'p1|altpll_component|pll|clk[1]'
 21. Slow Model Hold: 'OSC_50'
 22. Slow Model Hold: 'p1|altpll_component|pll|clk[1]'
 23. Slow Model Hold: 'TCK'
 24. Slow Model Hold: 'AUDIO_DAC:u11|oAUD_BCK'
 25. Slow Model Hold: 'I2C_AV_Config:u10|mI2C_CTRL_CLK'
 26. Slow Model Hold: 'USB_JTAG:u1|mTCK'
 27. Slow Model Hold: 'p1|altpll_component|pll|clk[0]'
 28. Slow Model Hold: 'AUDIO_DAC:u11|LRCK_4X'
 29. Slow Model Hold: 'AUDIO_DAC:u11|LRCK_1X'
 30. Slow Model Hold: 'AUDIO_DAC:u11|LRCK_2X'
 31. Slow Model Minimum Pulse Width: 'TCK'
 32. Slow Model Minimum Pulse Width: 'I2C_AV_Config:u10|mI2C_CTRL_CLK'
 33. Slow Model Minimum Pulse Width: 'AUDIO_DAC:u11|LRCK_4X'
 34. Slow Model Minimum Pulse Width: 'USB_JTAG:u1|mTCK'
 35. Slow Model Minimum Pulse Width: 'AUDIO_DAC:u11|LRCK_2X'
 36. Slow Model Minimum Pulse Width: 'AUDIO_DAC:u11|LRCK_1X'
 37. Slow Model Minimum Pulse Width: 'AUDIO_DAC:u11|oAUD_BCK'
 38. Slow Model Minimum Pulse Width: 'OSC_50'
 39. Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[0]'
 40. Slow Model Minimum Pulse Width: 'OSC_27'
 41. Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[1]'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Propagation Delay
 47. Minimum Propagation Delay
 48. Output Enable Times
 49. Minimum Output Enable Times
 50. Output Disable Times
 51. Minimum Output Disable Times
 52. Fast Model Setup Summary
 53. Fast Model Hold Summary
 54. Fast Model Recovery Summary
 55. Fast Model Removal Summary
 56. Fast Model Minimum Pulse Width Summary
 57. Fast Model Setup: 'p1|altpll_component|pll|clk[0]'
 58. Fast Model Setup: 'AUDIO_DAC:u11|LRCK_4X'
 59. Fast Model Setup: 'I2C_AV_Config:u10|mI2C_CTRL_CLK'
 60. Fast Model Setup: 'p1|altpll_component|pll|clk[1]'
 61. Fast Model Setup: 'TCK'
 62. Fast Model Setup: 'AUDIO_DAC:u11|LRCK_2X'
 63. Fast Model Setup: 'AUDIO_DAC:u11|LRCK_1X'
 64. Fast Model Setup: 'OSC_50'
 65. Fast Model Setup: 'USB_JTAG:u1|mTCK'
 66. Fast Model Setup: 'AUDIO_DAC:u11|oAUD_BCK'
 67. Fast Model Hold: 'OSC_50'
 68. Fast Model Hold: 'TCK'
 69. Fast Model Hold: 'p1|altpll_component|pll|clk[1]'
 70. Fast Model Hold: 'AUDIO_DAC:u11|oAUD_BCK'
 71. Fast Model Hold: 'I2C_AV_Config:u10|mI2C_CTRL_CLK'
 72. Fast Model Hold: 'USB_JTAG:u1|mTCK'
 73. Fast Model Hold: 'p1|altpll_component|pll|clk[0]'
 74. Fast Model Hold: 'AUDIO_DAC:u11|LRCK_4X'
 75. Fast Model Hold: 'AUDIO_DAC:u11|LRCK_1X'
 76. Fast Model Hold: 'AUDIO_DAC:u11|LRCK_2X'
 77. Fast Model Minimum Pulse Width: 'TCK'
 78. Fast Model Minimum Pulse Width: 'I2C_AV_Config:u10|mI2C_CTRL_CLK'
 79. Fast Model Minimum Pulse Width: 'AUDIO_DAC:u11|LRCK_4X'
 80. Fast Model Minimum Pulse Width: 'USB_JTAG:u1|mTCK'
 81. Fast Model Minimum Pulse Width: 'AUDIO_DAC:u11|LRCK_2X'
 82. Fast Model Minimum Pulse Width: 'AUDIO_DAC:u11|LRCK_1X'
 83. Fast Model Minimum Pulse Width: 'AUDIO_DAC:u11|oAUD_BCK'
 84. Fast Model Minimum Pulse Width: 'OSC_50'
 85. Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[0]'
 86. Fast Model Minimum Pulse Width: 'OSC_27'
 87. Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[1]'
 88. Setup Times
 89. Hold Times
 90. Clock to Output Times
 91. Minimum Clock to Output Times
 92. Propagation Delay
 93. Minimum Propagation Delay
 94. Output Enable Times
 95. Minimum Output Enable Times
 96. Output Disable Times
 97. Minimum Output Disable Times
 98. Multicorner Timing Analysis Summary
 99. Setup Times
100. Hold Times
101. Clock to Output Times
102. Minimum Clock to Output Times
103. Progagation Delay
104. Minimum Progagation Delay
105. Setup Transfers
106. Hold Transfers
107. Report TCCS
108. Report RSKM
109. Unconstrained Paths
110. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 178 05/31/2012 SJ Full Version ;
; Revision Name      ; DE2_USB_API                                       ;
; Device Family      ; Cyclone II                                        ;
; Device Name        ; EP2C35F672C6                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Unavailable                                       ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                    ;
+----------------------------------------------+-----------+--------+------------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------------------+--------------------------------------------------+
; Clock Name                                   ; Type      ; Period ; Frequency  ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                         ; Targets                                          ;
+----------------------------------------------+-----------+--------+------------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------------------+--------------------------------------------------+
; AUDIO_DAC:u11|LRCK_1X                        ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                ; { AUDIO_DAC:u11|LRCK_1X }                        ;
; AUDIO_DAC:u11|LRCK_2X                        ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                ; { AUDIO_DAC:u11|LRCK_2X }                        ;
; AUDIO_DAC:u11|LRCK_4X                        ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                ; { AUDIO_DAC:u11|LRCK_4X }                        ;
; AUDIO_DAC:u11|oAUD_BCK                       ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                ; { AUDIO_DAC:u11|oAUD_BCK }                       ;
; I2C_AV_Config:u10|mI2C_CTRL_CLK              ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                ; { I2C_AV_Config:u10|mI2C_CTRL_CLK }              ;
; OSC_27                                       ; Base      ; 37.037 ; 27.0 MHz   ; 0.000  ; 18.518 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                ; { OSC_27 }                                       ;
; OSC_50                                       ; Base      ; 20.000 ; 50.0 MHz   ; 0.000  ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                ; { OSC_50 }                                       ;
; p1|altpll_component|pll|clk[0]               ; Generated ; 39.682 ; 25.2 MHz   ; 0.000  ; 19.841 ; 50.00      ; 15        ; 14          ;       ;        ;           ;            ; false    ; OSC_27 ; p1|altpll_component|pll|inclk[0]               ; { p1|altpll_component|pll|clk[0] }               ;
; p1|altpll_component|pll|clk[1]               ; Generated ; 55.555 ; 18.0 MHz   ; 0.000  ; 27.777 ; 50.00      ; 3         ; 2           ;       ;        ;           ;            ; false    ; OSC_27 ; p1|altpll_component|pll|inclk[0]               ; { p1|altpll_component|pll|clk[1] }               ;
; TCK                                          ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                ; { TCK }                                          ;
; u3|u1|sdram_pll1|altpll_component|pll|clk[2] ; Generated ; 20.000 ; 50.0 MHz   ; -3.000 ; 7.000  ; 50.00      ; 1         ; 1           ; -54.0 ;        ;           ;            ; false    ; OSC_50 ; u3|u1|sdram_pll1|altpll_component|pll|inclk[0] ; { u3|u1|sdram_pll1|altpll_component|pll|clk[2] } ;
; USB_JTAG:u1|mTCK                             ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                ; { USB_JTAG:u1|mTCK }                             ;
+----------------------------------------------+-----------+--------+------------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------------------+--------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                        ;
+------------+-----------------+---------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note                                                          ;
+------------+-----------------+---------------------------------+---------------------------------------------------------------+
; 78.78 MHz  ; 78.78 MHz       ; p1|altpll_component|pll|clk[0]  ;                                                               ;
; 117.98 MHz ; 117.98 MHz      ; OSC_50                          ;                                                               ;
; 264.69 MHz ; 264.69 MHz      ; AUDIO_DAC:u11|LRCK_4X           ;                                                               ;
; 285.39 MHz ; 285.39 MHz      ; I2C_AV_Config:u10|mI2C_CTRL_CLK ;                                                               ;
; 344.47 MHz ; 344.47 MHz      ; p1|altpll_component|pll|clk[1]  ;                                                               ;
; 467.73 MHz ; 467.73 MHz      ; AUDIO_DAC:u11|LRCK_1X           ;                                                               ;
; 492.37 MHz ; 450.05 MHz      ; TCK                             ; limit due to minimum period restriction (max I/O toggle rate) ;
; 506.84 MHz ; 500.0 MHz       ; USB_JTAG:u1|mTCK                ; limit due to high minimum pulse width violation (tch)         ;
; 790.51 MHz ; 500.0 MHz       ; AUDIO_DAC:u11|oAUD_BCK          ; limit due to low minimum pulse width violation (tcl)          ;
+------------+-----------------+---------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------+
; Slow Model Setup Summary                                  ;
+---------------------------------+---------+---------------+
; Clock                           ; Slack   ; End Point TNS ;
+---------------------------------+---------+---------------+
; p1|altpll_component|pll|clk[0]  ; -10.356 ; -297.017      ;
; AUDIO_DAC:u11|LRCK_4X           ; -2.713  ; -72.666       ;
; I2C_AV_Config:u10|mI2C_CTRL_CLK ; -2.504  ; -94.977       ;
; TCK                             ; -1.656  ; -5.137        ;
; AUDIO_DAC:u11|LRCK_1X           ; -1.138  ; -6.828        ;
; OSC_50                          ; -1.065  ; -8.140        ;
; USB_JTAG:u1|mTCK                ; -0.973  ; -8.554        ;
; AUDIO_DAC:u11|LRCK_2X           ; -0.781  ; -10.103       ;
; AUDIO_DAC:u11|oAUD_BCK          ; -0.265  ; -0.318        ;
; p1|altpll_component|pll|clk[1]  ; -0.127  ; -0.460        ;
+---------------------------------+---------+---------------+


+----------------------------------------------------------+
; Slow Model Hold Summary                                  ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; OSC_50                          ; -2.533 ; -2.533        ;
; p1|altpll_component|pll|clk[1]  ; -0.127 ; -0.440        ;
; TCK                             ; 0.130  ; 0.000         ;
; AUDIO_DAC:u11|oAUD_BCK          ; 0.391  ; 0.000         ;
; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.391  ; 0.000         ;
; USB_JTAG:u1|mTCK                ; 0.391  ; 0.000         ;
; p1|altpll_component|pll|clk[0]  ; 0.391  ; 0.000         ;
; AUDIO_DAC:u11|LRCK_4X           ; 0.525  ; 0.000         ;
; AUDIO_DAC:u11|LRCK_1X           ; 0.828  ; 0.000         ;
; AUDIO_DAC:u11|LRCK_2X           ; 1.208  ; 0.000         ;
+---------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; TCK                             ; -1.222 ; -6.222        ;
; I2C_AV_Config:u10|mI2C_CTRL_CLK ; -0.500 ; -56.000       ;
; AUDIO_DAC:u11|LRCK_4X           ; -0.500 ; -36.000       ;
; USB_JTAG:u1|mTCK                ; -0.500 ; -19.000       ;
; AUDIO_DAC:u11|LRCK_2X           ; -0.500 ; -16.000       ;
; AUDIO_DAC:u11|LRCK_1X           ; -0.500 ; -6.000        ;
; AUDIO_DAC:u11|oAUD_BCK          ; -0.500 ; -4.000        ;
; OSC_50                          ; 9.000  ; 0.000         ;
; p1|altpll_component|pll|clk[0]  ; 17.714 ; 0.000         ;
; OSC_27                          ; 18.518 ; 0.000         ;
; p1|altpll_component|pll|clk[1]  ; 26.777 ; 0.000         ;
+---------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'p1|altpll_component|pll|clk[0]'                                                                                                               ;
+---------+----------------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                          ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; -10.356 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_R[5] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.409     ; 7.985      ;
; -10.285 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_R[5] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.409     ; 7.914      ;
; -10.209 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_R[6] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.403     ; 7.844      ;
; -10.209 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_R[9] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.403     ; 7.844      ;
; -10.195 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_R[8] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.402     ; 7.831      ;
; -10.178 ; CMD_Decode:u5|oCursor_Y[3] ; VGA_Controller:u8|Cur_Color_R[5] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.409     ; 7.807      ;
; -10.138 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_R[6] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.403     ; 7.773      ;
; -10.138 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_R[9] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.403     ; 7.773      ;
; -10.132 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_R[2] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.406     ; 7.764      ;
; -10.132 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_R[4] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.406     ; 7.764      ;
; -10.124 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_R[8] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.402     ; 7.760      ;
; -10.103 ; CMD_Decode:u5|oCursor_X[2] ; VGA_Controller:u8|Cur_Color_R[5] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.439     ; 7.702      ;
; -10.082 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_B[5] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.409     ; 7.711      ;
; -10.078 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_R[0] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.409     ; 7.707      ;
; -10.076 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_R[1] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.409     ; 7.705      ;
; -10.072 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_G[5] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.409     ; 7.701      ;
; -10.061 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_R[2] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.406     ; 7.693      ;
; -10.061 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_R[4] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.406     ; 7.693      ;
; -10.054 ; CMD_Decode:u5|oCursor_Y[4] ; VGA_Controller:u8|Cur_Color_R[5] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.409     ; 7.683      ;
; -10.033 ; CMD_Decode:u5|oCursor_X[3] ; VGA_Controller:u8|Cur_Color_R[5] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.439     ; 7.632      ;
; -10.031 ; CMD_Decode:u5|oCursor_Y[3] ; VGA_Controller:u8|Cur_Color_R[6] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.403     ; 7.666      ;
; -10.031 ; CMD_Decode:u5|oCursor_Y[3] ; VGA_Controller:u8|Cur_Color_R[9] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.403     ; 7.666      ;
; -10.017 ; CMD_Decode:u5|oCursor_Y[3] ; VGA_Controller:u8|Cur_Color_R[8] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.402     ; 7.653      ;
; -10.011 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_B[5] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.409     ; 7.640      ;
; -10.007 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_R[0] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.409     ; 7.636      ;
; -10.005 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_R[1] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.409     ; 7.634      ;
; -10.001 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_G[5] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.409     ; 7.630      ;
; -9.956  ; CMD_Decode:u5|oCursor_X[2] ; VGA_Controller:u8|Cur_Color_R[6] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.433     ; 7.561      ;
; -9.956  ; CMD_Decode:u5|oCursor_X[2] ; VGA_Controller:u8|Cur_Color_R[9] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.433     ; 7.561      ;
; -9.954  ; CMD_Decode:u5|oCursor_Y[3] ; VGA_Controller:u8|Cur_Color_R[2] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.406     ; 7.586      ;
; -9.954  ; CMD_Decode:u5|oCursor_Y[3] ; VGA_Controller:u8|Cur_Color_R[4] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.406     ; 7.586      ;
; -9.947  ; CMD_Decode:u5|oCursor_Y[5] ; VGA_Controller:u8|Cur_Color_R[5] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.409     ; 7.576      ;
; -9.942  ; CMD_Decode:u5|oCursor_X[2] ; VGA_Controller:u8|Cur_Color_R[8] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.432     ; 7.548      ;
; -9.929  ; CMD_Decode:u5|oCursor_X[4] ; VGA_Controller:u8|Cur_Color_R[5] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.439     ; 7.528      ;
; -9.907  ; CMD_Decode:u5|oCursor_Y[4] ; VGA_Controller:u8|Cur_Color_R[6] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.403     ; 7.542      ;
; -9.907  ; CMD_Decode:u5|oCursor_Y[4] ; VGA_Controller:u8|Cur_Color_R[9] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.403     ; 7.542      ;
; -9.904  ; CMD_Decode:u5|oCursor_Y[3] ; VGA_Controller:u8|Cur_Color_B[5] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.409     ; 7.533      ;
; -9.900  ; CMD_Decode:u5|oCursor_Y[3] ; VGA_Controller:u8|Cur_Color_R[0] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.409     ; 7.529      ;
; -9.898  ; CMD_Decode:u5|oCursor_Y[3] ; VGA_Controller:u8|Cur_Color_R[1] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.409     ; 7.527      ;
; -9.894  ; CMD_Decode:u5|oCursor_Y[3] ; VGA_Controller:u8|Cur_Color_G[5] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.409     ; 7.523      ;
; -9.893  ; CMD_Decode:u5|oCursor_Y[4] ; VGA_Controller:u8|Cur_Color_R[8] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.402     ; 7.529      ;
; -9.886  ; CMD_Decode:u5|oCursor_X[3] ; VGA_Controller:u8|Cur_Color_R[6] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.433     ; 7.491      ;
; -9.886  ; CMD_Decode:u5|oCursor_X[3] ; VGA_Controller:u8|Cur_Color_R[9] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.433     ; 7.491      ;
; -9.879  ; CMD_Decode:u5|oCursor_X[2] ; VGA_Controller:u8|Cur_Color_R[2] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.436     ; 7.481      ;
; -9.879  ; CMD_Decode:u5|oCursor_X[2] ; VGA_Controller:u8|Cur_Color_R[4] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.436     ; 7.481      ;
; -9.872  ; CMD_Decode:u5|oCursor_X[3] ; VGA_Controller:u8|Cur_Color_R[8] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.432     ; 7.478      ;
; -9.830  ; CMD_Decode:u5|oCursor_Y[4] ; VGA_Controller:u8|Cur_Color_R[2] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.406     ; 7.462      ;
; -9.830  ; CMD_Decode:u5|oCursor_Y[4] ; VGA_Controller:u8|Cur_Color_R[4] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.406     ; 7.462      ;
; -9.829  ; CMD_Decode:u5|oCursor_X[2] ; VGA_Controller:u8|Cur_Color_B[5] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.439     ; 7.428      ;
; -9.825  ; CMD_Decode:u5|oCursor_X[2] ; VGA_Controller:u8|Cur_Color_R[0] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.439     ; 7.424      ;
; -9.823  ; CMD_Decode:u5|oCursor_X[2] ; VGA_Controller:u8|Cur_Color_R[1] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.439     ; 7.422      ;
; -9.819  ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_R[3] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.404     ; 7.453      ;
; -9.819  ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_R[7] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.404     ; 7.453      ;
; -9.819  ; CMD_Decode:u5|oCursor_X[2] ; VGA_Controller:u8|Cur_Color_G[5] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.439     ; 7.418      ;
; -9.809  ; CMD_Decode:u5|oCursor_X[3] ; VGA_Controller:u8|Cur_Color_R[2] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.436     ; 7.411      ;
; -9.809  ; CMD_Decode:u5|oCursor_X[3] ; VGA_Controller:u8|Cur_Color_R[4] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.436     ; 7.411      ;
; -9.802  ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_G[3] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.403     ; 7.437      ;
; -9.800  ; CMD_Decode:u5|oCursor_Y[5] ; VGA_Controller:u8|Cur_Color_R[6] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.403     ; 7.435      ;
; -9.800  ; CMD_Decode:u5|oCursor_Y[5] ; VGA_Controller:u8|Cur_Color_R[9] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.403     ; 7.435      ;
; -9.799  ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_B[6] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.403     ; 7.434      ;
; -9.798  ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_G[6] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.403     ; 7.433      ;
; -9.795  ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_G[0] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.403     ; 7.430      ;
; -9.794  ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_G[9] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.403     ; 7.429      ;
; -9.792  ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_B[3] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.403     ; 7.427      ;
; -9.790  ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_B[8] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.402     ; 7.426      ;
; -9.789  ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_B[7] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.402     ; 7.425      ;
; -9.788  ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_G[7] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.402     ; 7.424      ;
; -9.786  ; CMD_Decode:u5|oCursor_Y[5] ; VGA_Controller:u8|Cur_Color_R[8] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.402     ; 7.422      ;
; -9.783  ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_B[1] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.402     ; 7.419      ;
; -9.782  ; CMD_Decode:u5|oCursor_X[4] ; VGA_Controller:u8|Cur_Color_R[6] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.433     ; 7.387      ;
; -9.782  ; CMD_Decode:u5|oCursor_X[4] ; VGA_Controller:u8|Cur_Color_R[9] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.433     ; 7.387      ;
; -9.781  ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_B[0] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.402     ; 7.417      ;
; -9.780  ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_G[8] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.402     ; 7.416      ;
; -9.780  ; CMD_Decode:u5|oCursor_Y[4] ; VGA_Controller:u8|Cur_Color_B[5] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.409     ; 7.409      ;
; -9.776  ; CMD_Decode:u5|oCursor_Y[4] ; VGA_Controller:u8|Cur_Color_R[0] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.409     ; 7.405      ;
; -9.774  ; CMD_Decode:u5|oCursor_Y[4] ; VGA_Controller:u8|Cur_Color_R[1] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.409     ; 7.403      ;
; -9.770  ; CMD_Decode:u5|oCursor_Y[4] ; VGA_Controller:u8|Cur_Color_G[5] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.409     ; 7.399      ;
; -9.768  ; CMD_Decode:u5|oCursor_X[4] ; VGA_Controller:u8|Cur_Color_R[8] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.432     ; 7.374      ;
; -9.759  ; CMD_Decode:u5|oCursor_X[3] ; VGA_Controller:u8|Cur_Color_B[5] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.439     ; 7.358      ;
; -9.755  ; CMD_Decode:u5|oCursor_X[3] ; VGA_Controller:u8|Cur_Color_R[0] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.439     ; 7.354      ;
; -9.753  ; CMD_Decode:u5|oCursor_X[3] ; VGA_Controller:u8|Cur_Color_R[1] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.439     ; 7.352      ;
; -9.749  ; CMD_Decode:u5|oCursor_X[3] ; VGA_Controller:u8|Cur_Color_G[5] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.439     ; 7.348      ;
; -9.748  ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_R[3] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.404     ; 7.382      ;
; -9.748  ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_R[7] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.404     ; 7.382      ;
; -9.731  ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_G[3] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.403     ; 7.366      ;
; -9.728  ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_B[4] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.406     ; 7.360      ;
; -9.728  ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_B[6] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.403     ; 7.363      ;
; -9.727  ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_G[6] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.403     ; 7.362      ;
; -9.726  ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_G[2] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.406     ; 7.358      ;
; -9.726  ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_B[2] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.406     ; 7.358      ;
; -9.724  ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_B[9] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.406     ; 7.356      ;
; -9.724  ; CMD_Decode:u5|oCursor_X[5] ; VGA_Controller:u8|Cur_Color_R[5] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.439     ; 7.323      ;
; -9.724  ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_G[0] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.403     ; 7.359      ;
; -9.723  ; CMD_Decode:u5|oCursor_Y[5] ; VGA_Controller:u8|Cur_Color_R[2] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.406     ; 7.355      ;
; -9.723  ; CMD_Decode:u5|oCursor_Y[5] ; VGA_Controller:u8|Cur_Color_R[4] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.406     ; 7.355      ;
; -9.723  ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_G[9] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.403     ; 7.358      ;
; -9.722  ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_G[4] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.406     ; 7.354      ;
; -9.721  ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_G[1] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.406     ; 7.353      ;
; -9.721  ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_B[3] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.403     ; 7.356      ;
; -9.719  ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_B[8] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.402     ; 7.355      ;
+---------+----------------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'AUDIO_DAC:u11|LRCK_4X'                                                                                                                     ;
+--------+------------------------------+------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -2.713 ; AUDIO_DAC:u11|FLASH_Cont[9]  ; AUDIO_DAC:u11|FLASH_Cont[10] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 3.739      ;
; -2.713 ; AUDIO_DAC:u11|FLASH_Cont[9]  ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 3.739      ;
; -2.713 ; AUDIO_DAC:u11|FLASH_Cont[9]  ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 3.739      ;
; -2.713 ; AUDIO_DAC:u11|FLASH_Cont[9]  ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 3.739      ;
; -2.713 ; AUDIO_DAC:u11|FLASH_Cont[9]  ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 3.739      ;
; -2.713 ; AUDIO_DAC:u11|FLASH_Cont[9]  ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 3.739      ;
; -2.713 ; AUDIO_DAC:u11|FLASH_Cont[9]  ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 3.739      ;
; -2.713 ; AUDIO_DAC:u11|FLASH_Cont[9]  ; AUDIO_DAC:u11|FLASH_Cont[17] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 3.739      ;
; -2.713 ; AUDIO_DAC:u11|FLASH_Cont[9]  ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 3.739      ;
; -2.713 ; AUDIO_DAC:u11|FLASH_Cont[9]  ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 3.739      ;
; -2.693 ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|FLASH_Cont[10] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.729      ;
; -2.693 ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.729      ;
; -2.693 ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.729      ;
; -2.693 ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.729      ;
; -2.693 ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.729      ;
; -2.693 ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.729      ;
; -2.693 ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.729      ;
; -2.693 ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|FLASH_Cont[17] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.729      ;
; -2.693 ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.729      ;
; -2.693 ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.729      ;
; -2.652 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[10] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.688      ;
; -2.652 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.688      ;
; -2.652 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.688      ;
; -2.652 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.688      ;
; -2.652 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.688      ;
; -2.652 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.688      ;
; -2.652 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.688      ;
; -2.652 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[17] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.688      ;
; -2.652 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.688      ;
; -2.652 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.688      ;
; -2.611 ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|FLASH_Cont[10] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.647      ;
; -2.611 ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.647      ;
; -2.611 ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.647      ;
; -2.611 ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.647      ;
; -2.611 ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.647      ;
; -2.611 ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.647      ;
; -2.611 ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.647      ;
; -2.611 ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|FLASH_Cont[17] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.647      ;
; -2.611 ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.647      ;
; -2.611 ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.647      ;
; -2.560 ; AUDIO_DAC:u11|FLASH_Cont[10] ; AUDIO_DAC:u11|FLASH_Cont[10] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.596      ;
; -2.560 ; AUDIO_DAC:u11|FLASH_Cont[10] ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.596      ;
; -2.560 ; AUDIO_DAC:u11|FLASH_Cont[10] ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.596      ;
; -2.560 ; AUDIO_DAC:u11|FLASH_Cont[10] ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.596      ;
; -2.560 ; AUDIO_DAC:u11|FLASH_Cont[10] ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.596      ;
; -2.560 ; AUDIO_DAC:u11|FLASH_Cont[10] ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.596      ;
; -2.560 ; AUDIO_DAC:u11|FLASH_Cont[10] ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.596      ;
; -2.560 ; AUDIO_DAC:u11|FLASH_Cont[10] ; AUDIO_DAC:u11|FLASH_Cont[17] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.596      ;
; -2.560 ; AUDIO_DAC:u11|FLASH_Cont[10] ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.596      ;
; -2.560 ; AUDIO_DAC:u11|FLASH_Cont[10] ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.596      ;
; -2.476 ; AUDIO_DAC:u11|FLASH_Cont[8]  ; AUDIO_DAC:u11|FLASH_Cont[10] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 3.502      ;
; -2.476 ; AUDIO_DAC:u11|FLASH_Cont[8]  ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 3.502      ;
; -2.476 ; AUDIO_DAC:u11|FLASH_Cont[8]  ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 3.502      ;
; -2.476 ; AUDIO_DAC:u11|FLASH_Cont[8]  ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 3.502      ;
; -2.476 ; AUDIO_DAC:u11|FLASH_Cont[8]  ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 3.502      ;
; -2.476 ; AUDIO_DAC:u11|FLASH_Cont[8]  ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 3.502      ;
; -2.476 ; AUDIO_DAC:u11|FLASH_Cont[8]  ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 3.502      ;
; -2.476 ; AUDIO_DAC:u11|FLASH_Cont[8]  ; AUDIO_DAC:u11|FLASH_Cont[17] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 3.502      ;
; -2.476 ; AUDIO_DAC:u11|FLASH_Cont[8]  ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 3.502      ;
; -2.476 ; AUDIO_DAC:u11|FLASH_Cont[8]  ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 3.502      ;
; -2.476 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[10] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.512      ;
; -2.476 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.512      ;
; -2.476 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.512      ;
; -2.476 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.512      ;
; -2.476 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.512      ;
; -2.476 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.512      ;
; -2.476 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.512      ;
; -2.476 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[17] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.512      ;
; -2.476 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.512      ;
; -2.476 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.512      ;
; -2.472 ; AUDIO_DAC:u11|FLASH_Cont[2]  ; AUDIO_DAC:u11|FLASH_Cont[10] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 3.498      ;
; -2.472 ; AUDIO_DAC:u11|FLASH_Cont[2]  ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 3.498      ;
; -2.472 ; AUDIO_DAC:u11|FLASH_Cont[2]  ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 3.498      ;
; -2.472 ; AUDIO_DAC:u11|FLASH_Cont[2]  ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 3.498      ;
; -2.472 ; AUDIO_DAC:u11|FLASH_Cont[2]  ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 3.498      ;
; -2.472 ; AUDIO_DAC:u11|FLASH_Cont[2]  ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 3.498      ;
; -2.472 ; AUDIO_DAC:u11|FLASH_Cont[2]  ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 3.498      ;
; -2.472 ; AUDIO_DAC:u11|FLASH_Cont[2]  ; AUDIO_DAC:u11|FLASH_Cont[17] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 3.498      ;
; -2.472 ; AUDIO_DAC:u11|FLASH_Cont[2]  ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 3.498      ;
; -2.472 ; AUDIO_DAC:u11|FLASH_Cont[2]  ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 3.498      ;
; -2.451 ; AUDIO_DAC:u11|FLASH_Cont[0]  ; AUDIO_DAC:u11|FLASH_Cont[10] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 3.477      ;
; -2.451 ; AUDIO_DAC:u11|FLASH_Cont[0]  ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 3.477      ;
; -2.451 ; AUDIO_DAC:u11|FLASH_Cont[0]  ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 3.477      ;
; -2.451 ; AUDIO_DAC:u11|FLASH_Cont[0]  ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 3.477      ;
; -2.451 ; AUDIO_DAC:u11|FLASH_Cont[0]  ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 3.477      ;
; -2.451 ; AUDIO_DAC:u11|FLASH_Cont[0]  ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 3.477      ;
; -2.451 ; AUDIO_DAC:u11|FLASH_Cont[0]  ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 3.477      ;
; -2.451 ; AUDIO_DAC:u11|FLASH_Cont[0]  ; AUDIO_DAC:u11|FLASH_Cont[17] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 3.477      ;
; -2.451 ; AUDIO_DAC:u11|FLASH_Cont[0]  ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 3.477      ;
; -2.451 ; AUDIO_DAC:u11|FLASH_Cont[0]  ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 3.477      ;
; -2.410 ; AUDIO_DAC:u11|FLASH_Cont[9]  ; AUDIO_DAC:u11|FLASH_Cont[1]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.446      ;
; -2.410 ; AUDIO_DAC:u11|FLASH_Cont[9]  ; AUDIO_DAC:u11|FLASH_Cont[2]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.446      ;
; -2.410 ; AUDIO_DAC:u11|FLASH_Cont[9]  ; AUDIO_DAC:u11|FLASH_Cont[3]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.446      ;
; -2.410 ; AUDIO_DAC:u11|FLASH_Cont[9]  ; AUDIO_DAC:u11|FLASH_Cont[4]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.446      ;
; -2.410 ; AUDIO_DAC:u11|FLASH_Cont[9]  ; AUDIO_DAC:u11|FLASH_Cont[5]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.446      ;
; -2.410 ; AUDIO_DAC:u11|FLASH_Cont[9]  ; AUDIO_DAC:u11|FLASH_Cont[6]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.446      ;
; -2.410 ; AUDIO_DAC:u11|FLASH_Cont[9]  ; AUDIO_DAC:u11|FLASH_Cont[7]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.446      ;
; -2.410 ; AUDIO_DAC:u11|FLASH_Cont[9]  ; AUDIO_DAC:u11|FLASH_Cont[8]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.446      ;
; -2.410 ; AUDIO_DAC:u11|FLASH_Cont[9]  ; AUDIO_DAC:u11|FLASH_Cont[9]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.446      ;
; -2.410 ; AUDIO_DAC:u11|FLASH_Cont[9]  ; AUDIO_DAC:u11|FLASH_Cont[0]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 3.446      ;
+--------+------------------------------+------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'I2C_AV_Config:u10|mI2C_CTRL_CLK'                                                                                                                                                                  ;
+--------+---------------------------------------------------+--------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                    ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+--------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -2.504 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SDO    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.541      ;
; -2.259 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SDO    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.296      ;
; -2.224 ; I2C_AV_Config:u10|I2C_Controller:u0|SD[4]         ; I2C_AV_Config:u10|I2C_Controller:u0|SDO    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.259      ;
; -2.106 ; I2C_AV_Config:u10|I2C_Controller:u0|SD[6]         ; I2C_AV_Config:u10|I2C_Controller:u0|SDO    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.141      ;
; -2.103 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u10|I2C_Controller:u0|SDO    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.140      ;
; -2.078 ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ; I2C_AV_Config:u10|I2C_Controller:u0|SDO    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.114      ;
; -2.065 ; I2C_AV_Config:u10|I2C_Controller:u0|SD[15]        ; I2C_AV_Config:u10|I2C_Controller:u0|SDO    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 3.100      ;
; -2.063 ; I2C_AV_Config:u10|I2C_Controller:u0|SD[22]        ; I2C_AV_Config:u10|I2C_Controller:u0|SDO    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.099      ;
; -1.998 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[3]             ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.010     ; 3.024      ;
; -1.985 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[10]            ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.011     ; 3.010      ;
; -1.985 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[0]             ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.010     ; 3.011      ;
; -1.985 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[1]             ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.010     ; 3.011      ;
; -1.985 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[22]            ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.010     ; 3.011      ;
; -1.985 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[15]            ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.011     ; 3.010      ;
; -1.985 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[14]            ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.011     ; 3.010      ;
; -1.985 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[12]            ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.010     ; 3.011      ;
; -1.957 ; I2C_AV_Config:u10|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u10|I2C_Controller:u0|SDO    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.992      ;
; -1.945 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[4]             ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.981      ;
; -1.945 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[7]             ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.981      ;
; -1.945 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[5]             ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.981      ;
; -1.935 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[3]             ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.010     ; 2.961      ;
; -1.932 ; I2C_AV_Config:u10|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u10|I2C_Controller:u0|SDO    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.967      ;
; -1.932 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[3]             ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.010     ; 2.958      ;
; -1.922 ; I2C_AV_Config:u10|LUT_INDEX[5]                    ; I2C_AV_Config:u10|mI2C_DATA[3]             ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.010     ; 2.948      ;
; -1.909 ; I2C_AV_Config:u10|LUT_INDEX[5]                    ; I2C_AV_Config:u10|mI2C_DATA[10]            ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.011     ; 2.934      ;
; -1.909 ; I2C_AV_Config:u10|LUT_INDEX[5]                    ; I2C_AV_Config:u10|mI2C_DATA[0]             ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.010     ; 2.935      ;
; -1.909 ; I2C_AV_Config:u10|LUT_INDEX[5]                    ; I2C_AV_Config:u10|mI2C_DATA[1]             ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.010     ; 2.935      ;
; -1.909 ; I2C_AV_Config:u10|LUT_INDEX[5]                    ; I2C_AV_Config:u10|mI2C_DATA[22]            ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.010     ; 2.935      ;
; -1.909 ; I2C_AV_Config:u10|LUT_INDEX[5]                    ; I2C_AV_Config:u10|mI2C_DATA[15]            ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.011     ; 2.934      ;
; -1.909 ; I2C_AV_Config:u10|LUT_INDEX[5]                    ; I2C_AV_Config:u10|mI2C_DATA[14]            ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.011     ; 2.934      ;
; -1.909 ; I2C_AV_Config:u10|LUT_INDEX[5]                    ; I2C_AV_Config:u10|mI2C_DATA[12]            ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.010     ; 2.935      ;
; -1.906 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[12]            ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.010     ; 2.932      ;
; -1.887 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SDO    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.924      ;
; -1.874 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[10]            ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.011     ; 2.899      ;
; -1.869 ; I2C_AV_Config:u10|LUT_INDEX[5]                    ; I2C_AV_Config:u10|mI2C_DATA[4]             ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.905      ;
; -1.869 ; I2C_AV_Config:u10|LUT_INDEX[5]                    ; I2C_AV_Config:u10|mI2C_DATA[7]             ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.905      ;
; -1.869 ; I2C_AV_Config:u10|LUT_INDEX[5]                    ; I2C_AV_Config:u10|mI2C_DATA[5]             ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.905      ;
; -1.867 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[11] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.904      ;
; -1.867 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[3]  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.904      ;
; -1.867 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[0]  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.904      ;
; -1.867 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[5]  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.904      ;
; -1.867 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[22] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.904      ;
; -1.867 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[13] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.904      ;
; -1.867 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[14] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.904      ;
; -1.867 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[12] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.904      ;
; -1.865 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[3]             ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.010     ; 2.891      ;
; -1.822 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[12]            ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.010     ; 2.848      ;
; -1.819 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[11] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.856      ;
; -1.819 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[3]  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.856      ;
; -1.819 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[0]  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.856      ;
; -1.819 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[5]  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.856      ;
; -1.819 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[22] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.856      ;
; -1.819 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[13] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.856      ;
; -1.819 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[14] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.856      ;
; -1.819 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[12] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.856      ;
; -1.794 ; I2C_AV_Config:u10|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u10|I2C_Controller:u0|SDO    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.829      ;
; -1.789 ; I2C_AV_Config:u10|LUT_INDEX[4]                    ; I2C_AV_Config:u10|mI2C_DATA[3]             ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.010     ; 2.815      ;
; -1.776 ; I2C_AV_Config:u10|LUT_INDEX[4]                    ; I2C_AV_Config:u10|mI2C_DATA[10]            ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.011     ; 2.801      ;
; -1.776 ; I2C_AV_Config:u10|LUT_INDEX[4]                    ; I2C_AV_Config:u10|mI2C_DATA[0]             ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.010     ; 2.802      ;
; -1.776 ; I2C_AV_Config:u10|LUT_INDEX[4]                    ; I2C_AV_Config:u10|mI2C_DATA[1]             ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.010     ; 2.802      ;
; -1.776 ; I2C_AV_Config:u10|LUT_INDEX[4]                    ; I2C_AV_Config:u10|mI2C_DATA[22]            ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.010     ; 2.802      ;
; -1.776 ; I2C_AV_Config:u10|LUT_INDEX[4]                    ; I2C_AV_Config:u10|mI2C_DATA[15]            ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.011     ; 2.801      ;
; -1.776 ; I2C_AV_Config:u10|LUT_INDEX[4]                    ; I2C_AV_Config:u10|mI2C_DATA[14]            ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.011     ; 2.801      ;
; -1.776 ; I2C_AV_Config:u10|LUT_INDEX[4]                    ; I2C_AV_Config:u10|mI2C_DATA[12]            ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.010     ; 2.802      ;
; -1.771 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[1]             ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.010     ; 2.797      ;
; -1.742 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[10]            ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.011     ; 2.767      ;
; -1.742 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[0]             ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.010     ; 2.768      ;
; -1.742 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[1]             ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.010     ; 2.768      ;
; -1.742 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[22]            ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.010     ; 2.768      ;
; -1.742 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[15]            ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.011     ; 2.767      ;
; -1.742 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[14]            ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.011     ; 2.767      ;
; -1.742 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[12]            ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.010     ; 2.768      ;
; -1.736 ; I2C_AV_Config:u10|LUT_INDEX[4]                    ; I2C_AV_Config:u10|mI2C_DATA[4]             ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.772      ;
; -1.736 ; I2C_AV_Config:u10|LUT_INDEX[4]                    ; I2C_AV_Config:u10|mI2C_DATA[7]             ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.772      ;
; -1.736 ; I2C_AV_Config:u10|LUT_INDEX[4]                    ; I2C_AV_Config:u10|mI2C_DATA[5]             ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.772      ;
; -1.729 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[11]            ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.765      ;
; -1.729 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[9]             ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.765      ;
; -1.729 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[6]             ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.765      ;
; -1.715 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[11] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.752      ;
; -1.715 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[3]  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.752      ;
; -1.715 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[0]  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.752      ;
; -1.715 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[5]  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.752      ;
; -1.715 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[22] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.752      ;
; -1.715 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[13] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.752      ;
; -1.715 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[14] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.752      ;
; -1.715 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[12] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.752      ;
; -1.711 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[6]             ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.747      ;
; -1.708 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[0]             ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.010     ; 2.734      ;
; -1.708 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[22]            ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.010     ; 2.734      ;
; -1.708 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[15]            ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.011     ; 2.733      ;
; -1.708 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[14]            ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.011     ; 2.733      ;
; -1.707 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mSetup_ST.0001           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.743      ;
; -1.707 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mSetup_ST.0000           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.743      ;
; -1.707 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mSetup_ST.0010           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.743      ;
; -1.707 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_GO                  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.743      ;
; -1.705 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[11]            ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.741      ;
; -1.702 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[4]             ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.738      ;
; -1.702 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[7]             ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.738      ;
; -1.702 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[5]             ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.738      ;
; -1.701 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[4]  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 2.739      ;
+--------+---------------------------------------------------+--------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'TCK'                                                                                                                                 ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.656 ; CMD_Decode:u5|sel_SR               ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 1.161      ; 3.853      ;
; -1.525 ; CMD_Decode:u5|sel_SDR              ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 1.161      ; 3.722      ;
; -1.445 ; CMD_Decode:u5|sel_SR               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; OSC_50       ; TCK         ; 1.000        ; 1.161      ; 3.642      ;
; -1.362 ; CMD_Decode:u5|sel_SDR              ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; OSC_50       ; TCK         ; 1.000        ; 1.161      ; 3.559      ;
; -1.351 ; CMD_Decode:u5|sel_FL               ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 1.161      ; 3.548      ;
; -1.337 ; CMD_Decode:u5|oPS2_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 1.171      ; 3.544      ;
; -1.335 ; CMD_Decode:u5|oPS2_TXD_DATA[6]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 1.162      ; 3.533      ;
; -1.298 ; CMD_Decode:u5|oSR_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 1.172      ; 3.506      ;
; -1.213 ; CMD_Decode:u5|oPS2_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; OSC_50       ; TCK         ; 1.000        ; 1.171      ; 3.420      ;
; -1.208 ; CMD_Decode:u5|oSR_TXD_DATA[4]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 1.162      ; 3.406      ;
; -1.178 ; CMD_Decode:u5|oSR_TXD_DATA[0]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 1.158      ; 3.372      ;
; -1.174 ; CMD_Decode:u5|oSR_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; OSC_50       ; TCK         ; 1.000        ; 1.172      ; 3.382      ;
; -1.167 ; CMD_Decode:u5|oPS2_TXD_DATA[3]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 1.162      ; 3.365      ;
; -1.150 ; CMD_Decode:u5|sel_SR               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; OSC_50       ; TCK         ; 1.000        ; 1.161      ; 3.347      ;
; -1.067 ; CMD_Decode:u5|sel_SDR              ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; OSC_50       ; TCK         ; 1.000        ; 1.161      ; 3.264      ;
; -1.031 ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0] ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; TCK          ; TCK         ; 1.000        ; 0.000      ; 2.067      ;
; -0.998 ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1] ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; TCK          ; TCK         ; 1.000        ; 0.000      ; 2.034      ;
; -0.979 ; CMD_Decode:u5|oPS2_TXD_DATA[1]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 1.158      ; 3.173      ;
; -0.960 ; CMD_Decode:u5|oSDR_TXD_DATA[7]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 1.159      ; 3.155      ;
; -0.918 ; CMD_Decode:u5|oPS2_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; OSC_50       ; TCK         ; 1.000        ; 1.171      ; 3.125      ;
; -0.879 ; CMD_Decode:u5|oSR_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; OSC_50       ; TCK         ; 1.000        ; 1.172      ; 3.087      ;
; -0.869 ; CMD_Decode:u5|sel_FL               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; OSC_50       ; TCK         ; 1.000        ; 1.161      ; 3.066      ;
; -0.849 ; CMD_Decode:u5|sel_SR               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; OSC_50       ; TCK         ; 1.000        ; 1.161      ; 3.046      ;
; -0.833 ; CMD_Decode:u5|oSR_TXD_DATA[5]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 1.162      ; 3.031      ;
; -0.829 ; CMD_Decode:u5|oSDR_TXD_DATA[6]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 1.159      ; 3.024      ;
; -0.811 ; CMD_Decode:u5|oPS2_TXD_DATA[4]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 1.162      ; 3.009      ;
; -0.796 ; CMD_Decode:u5|oSDR_TXD_DATA[0]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 1.159      ; 2.991      ;
; -0.766 ; CMD_Decode:u5|sel_SDR              ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; OSC_50       ; TCK         ; 1.000        ; 1.161      ; 2.963      ;
; -0.765 ; CMD_Decode:u5|oPS2_TXD_DATA[2]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 1.158      ; 2.959      ;
; -0.746 ; CMD_Decode:u5|oSR_TXD_DATA[6]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 1.162      ; 2.944      ;
; -0.744 ; CMD_Decode:u5|oPS2_TXD_DATA[0]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 1.158      ; 2.938      ;
; -0.713 ; CMD_Decode:u5|oFL_TXD_DATA[5]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 1.151      ; 2.900      ;
; -0.709 ; CMD_Decode:u5|oSDR_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 1.174      ; 2.919      ;
; -0.662 ; CMD_Decode:u5|oSDR_TXD_DATA[1]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 1.159      ; 2.857      ;
; -0.619 ; CMD_Decode:u5|oSDR_TXD_DATA[4]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 1.159      ; 2.814      ;
; -0.617 ; CMD_Decode:u5|oPS2_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; OSC_50       ; TCK         ; 1.000        ; 1.171      ; 2.824      ;
; -0.585 ; CMD_Decode:u5|oSDR_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; OSC_50       ; TCK         ; 1.000        ; 1.174      ; 2.795      ;
; -0.578 ; CMD_Decode:u5|oSR_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; OSC_50       ; TCK         ; 1.000        ; 1.172      ; 2.786      ;
; -0.574 ; CMD_Decode:u5|sel_FL               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; OSC_50       ; TCK         ; 1.000        ; 1.161      ; 2.771      ;
; -0.571 ; CMD_Decode:u5|oFL_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 1.163      ; 2.770      ;
; -0.567 ; CMD_Decode:u5|oSR_TXD_DATA[3]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 1.162      ; 2.765      ;
; -0.541 ; CMD_Decode:u5|oSR_TXD_DATA[1]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 1.158      ; 2.735      ;
; -0.495 ; CMD_Decode:u5|oFL_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; OSC_50       ; TCK         ; 1.000        ; 1.163      ; 2.694      ;
; -0.447 ; CMD_Decode:u5|oFL_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; OSC_50       ; TCK         ; 1.000        ; 1.163      ; 2.646      ;
; -0.420 ; CMD_Decode:u5|oSDR_TXD_DATA[3]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 1.159      ; 2.615      ;
; -0.393 ; CMD_Decode:u5|oPS2_TXD_DATA[5]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 1.162      ; 2.591      ;
; -0.328 ; CMD_Decode:u5|oSR_TXD_DATA[2]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 1.158      ; 2.522      ;
; -0.315 ; CMD_Decode:u5|oSR_TXD_DATA[7]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 1.158      ; 2.509      ;
; -0.293 ; CMD_Decode:u5|oFL_TXD_DATA[3]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 1.159      ; 2.488      ;
; -0.290 ; CMD_Decode:u5|oSDR_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; OSC_50       ; TCK         ; 1.000        ; 1.174      ; 2.500      ;
; -0.273 ; CMD_Decode:u5|sel_FL               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; OSC_50       ; TCK         ; 1.000        ; 1.161      ; 2.470      ;
; -0.229 ; CMD_Decode:u5|oSDR_TXD_DATA[2]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 1.159      ; 2.424      ;
; -0.165 ; CMD_Decode:u5|oFL_TXD_DATA[6]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 1.159      ; 2.360      ;
; -0.124 ; CMD_Decode:u5|oFL_TXD_DATA[0]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 1.159      ; 2.319      ;
; -0.119 ; CMD_Decode:u5|oFL_TXD_DATA[2]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 1.159      ; 2.314      ;
; -0.096 ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; TCK          ; TCK         ; 1.000        ; 0.000      ; 1.132      ;
; -0.071 ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; TCK          ; TCK         ; 1.000        ; 0.000      ; 1.107      ;
; -0.037 ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2] ; USB_JTAG:u1|JTAG_TRANS:u1|oTxD_Done ; TCK          ; TCK         ; 1.000        ; 0.000      ; 1.073      ;
; -0.027 ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1] ; USB_JTAG:u1|JTAG_TRANS:u1|oTxD_Done ; TCK          ; TCK         ; 1.000        ; 0.000      ; 1.063      ;
; -0.026 ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; TCK          ; TCK         ; 1.000        ; 0.000      ; 1.062      ;
; -0.005 ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2] ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; TCK          ; TCK         ; 1.000        ; 0.000      ; 1.041      ;
; 0.011  ; CMD_Decode:u5|oSDR_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; OSC_50       ; TCK         ; 1.000        ; 1.174      ; 2.199      ;
; 0.013  ; CMD_Decode:u5|oFL_TXD_DATA[1]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 1.159      ; 2.182      ;
; 0.025  ; CMD_Decode:u5|oSDR_TXD_DATA[5]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 1.159      ; 2.170      ;
; 0.049  ; CMD_Decode:u5|oFL_TXD_DATA[4]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 1.159      ; 2.146      ;
; 0.152  ; CMD_Decode:u5|oFL_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; OSC_50       ; TCK         ; 1.000        ; 1.163      ; 2.047      ;
; 0.209  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0] ; USB_JTAG:u1|JTAG_TRANS:u1|oTxD_Done ; TCK          ; TCK         ; 1.000        ; 0.000      ; 0.827      ;
; 0.299  ; CMD_Decode:u5|oFL_TXD_DATA[7]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 1.159      ; 1.896      ;
; 0.379  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; TCK          ; TCK         ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; TCK          ; TCK         ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; TCK          ; TCK         ; 1.000        ; 0.000      ; 0.657      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'AUDIO_DAC:u11|LRCK_1X'                                                                                                               ;
+--------+---------------------------+---------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -1.138 ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.174      ;
; -1.138 ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.174      ;
; -1.138 ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.174      ;
; -1.138 ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.174      ;
; -1.138 ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.174      ;
; -1.138 ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.174      ;
; -1.110 ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.146      ;
; -1.110 ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.146      ;
; -1.110 ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.146      ;
; -1.110 ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.146      ;
; -1.110 ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.146      ;
; -1.110 ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.146      ;
; -0.967 ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.003      ;
; -0.967 ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.003      ;
; -0.967 ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.003      ;
; -0.967 ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.003      ;
; -0.967 ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.003      ;
; -0.967 ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 2.003      ;
; -0.826 ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 1.862      ;
; -0.826 ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 1.862      ;
; -0.826 ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 1.862      ;
; -0.826 ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 1.862      ;
; -0.826 ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 1.862      ;
; -0.826 ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 1.862      ;
; -0.745 ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 1.781      ;
; -0.745 ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 1.781      ;
; -0.745 ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 1.781      ;
; -0.745 ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 1.781      ;
; -0.745 ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 1.781      ;
; -0.745 ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 1.781      ;
; -0.574 ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 1.610      ;
; -0.574 ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 1.610      ;
; -0.574 ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 1.610      ;
; -0.574 ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 1.610      ;
; -0.574 ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 1.610      ;
; -0.574 ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 1.610      ;
+--------+---------------------------+---------------------------+-----------------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'OSC_50'                                                                                                                                                             ;
+--------+--------------------------------------+-----------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                       ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-----------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -1.065 ; USB_JTAG:u1|JTAG_TRANS:u1|oTxD_Done  ; USB_JTAG:u1|Pre_TxD_Done                      ; TCK                             ; OSC_50      ; 1.000        ; -1.160     ; 0.941      ;
; -1.054 ; USB_JTAG:u1|JTAG_TRANS:u1|oTxD_Done  ; USB_JTAG:u1|oTxD_Done                         ; TCK                             ; OSC_50      ; 1.000        ; -1.160     ; 0.930      ;
; -0.634 ; TCK                                  ; USB_JTAG:u1|mTCK                              ; TCK                             ; OSC_50      ; 0.500        ; 2.690      ; 3.860      ;
; -0.414 ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|oRxD_DATA[6]                      ; USB_JTAG:u1|mTCK                ; OSC_50      ; 1.000        ; 0.527      ; 1.977      ;
; -0.414 ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|oRxD_DATA[4]                      ; USB_JTAG:u1|mTCK                ; OSC_50      ; 1.000        ; 0.527      ; 1.977      ;
; -0.414 ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|oRxD_DATA[2]                      ; USB_JTAG:u1|mTCK                ; OSC_50      ; 1.000        ; 0.527      ; 1.977      ;
; -0.414 ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|oRxD_DATA[3]                      ; USB_JTAG:u1|mTCK                ; OSC_50      ; 1.000        ; 0.527      ; 1.977      ;
; -0.414 ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|oRxD_DATA[7]                      ; USB_JTAG:u1|mTCK                ; OSC_50      ; 1.000        ; 0.527      ; 1.977      ;
; -0.414 ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|oRxD_DATA[0]                      ; USB_JTAG:u1|mTCK                ; OSC_50      ; 1.000        ; 0.527      ; 1.977      ;
; -0.414 ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|oRxD_DATA[5]                      ; USB_JTAG:u1|mTCK                ; OSC_50      ; 1.000        ; 0.527      ; 1.977      ;
; -0.414 ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|oRxD_DATA[1]                      ; USB_JTAG:u1|mTCK                ; OSC_50      ; 1.000        ; 0.527      ; 1.977      ;
; -0.276 ; AUDIO_DAC:u11|FLASH_Cont[16]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[16] ; AUDIO_DAC:u11|LRCK_4X           ; OSC_50      ; 0.500        ; 0.312      ; 1.124      ;
; -0.248 ; AUDIO_DAC:u11|FLASH_Cont[9]          ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[9]  ; AUDIO_DAC:u11|LRCK_4X           ; OSC_50      ; 0.500        ; 0.292      ; 1.076      ;
; -0.248 ; AUDIO_DAC:u11|FLASH_Cont[17]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[17] ; AUDIO_DAC:u11|LRCK_4X           ; OSC_50      ; 0.500        ; 0.312      ; 1.096      ;
; -0.166 ; AUDIO_DAC:u11|FLASH_Cont[3]          ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[3]  ; AUDIO_DAC:u11|LRCK_4X           ; OSC_50      ; 0.500        ; 0.292      ; 0.994      ;
; -0.159 ; AUDIO_DAC:u11|FLASH_Cont[5]          ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[5]  ; AUDIO_DAC:u11|LRCK_4X           ; OSC_50      ; 0.500        ; 0.292      ; 0.987      ;
; -0.145 ; AUDIO_DAC:u11|FLASH_Cont[11]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[11] ; AUDIO_DAC:u11|LRCK_4X           ; OSC_50      ; 0.500        ; 0.312      ; 0.993      ;
; -0.139 ; AUDIO_DAC:u11|FLASH_Cont[19]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[19] ; AUDIO_DAC:u11|LRCK_4X           ; OSC_50      ; 0.500        ; 0.312      ; 0.987      ;
; -0.134 ; TCK                                  ; USB_JTAG:u1|mTCK                              ; TCK                             ; OSC_50      ; 1.000        ; 2.690      ; 3.860      ;
; -0.114 ; AUDIO_DAC:u11|FLASH_Cont[2]          ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[2]  ; AUDIO_DAC:u11|LRCK_4X           ; OSC_50      ; 0.500        ; 0.291      ; 0.941      ;
; -0.110 ; AUDIO_DAC:u11|FLASH_Cont[4]          ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[4]  ; AUDIO_DAC:u11|LRCK_4X           ; OSC_50      ; 0.500        ; 0.291      ; 0.937      ;
; -0.109 ; AUDIO_DAC:u11|FLASH_Cont[6]          ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[6]  ; AUDIO_DAC:u11|LRCK_4X           ; OSC_50      ; 0.500        ; 0.291      ; 0.936      ;
; -0.108 ; AUDIO_DAC:u11|FLASH_Cont[1]          ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[1]  ; AUDIO_DAC:u11|LRCK_4X           ; OSC_50      ; 0.500        ; 0.292      ; 0.936      ;
; -0.091 ; AUDIO_DAC:u11|FLASH_Cont[14]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[14] ; AUDIO_DAC:u11|LRCK_4X           ; OSC_50      ; 0.500        ; 0.312      ; 0.939      ;
; -0.088 ; AUDIO_DAC:u11|FLASH_Cont[12]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[12] ; AUDIO_DAC:u11|LRCK_4X           ; OSC_50      ; 0.500        ; 0.312      ; 0.936      ;
; -0.074 ; AUDIO_DAC:u11|FLASH_Cont[18]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[18] ; AUDIO_DAC:u11|LRCK_4X           ; OSC_50      ; 0.500        ; 0.312      ; 0.922      ;
; 0.020  ; AUDIO_DAC:u11|FLASH_Cont[8]          ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[8]  ; AUDIO_DAC:u11|LRCK_4X           ; OSC_50      ; 0.500        ; 0.291      ; 0.807      ;
; 0.023  ; AUDIO_DAC:u11|FLASH_Cont[0]          ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[0]  ; AUDIO_DAC:u11|LRCK_4X           ; OSC_50      ; 0.500        ; 0.291      ; 0.804      ;
; 0.028  ; AUDIO_DAC:u11|FLASH_Cont[7]          ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[7]  ; AUDIO_DAC:u11|LRCK_4X           ; OSC_50      ; 0.500        ; 0.291      ; 0.799      ;
; 0.044  ; AUDIO_DAC:u11|FLASH_Cont[10]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[10] ; AUDIO_DAC:u11|LRCK_4X           ; OSC_50      ; 0.500        ; 0.312      ; 0.804      ;
; 0.048  ; AUDIO_DAC:u11|FLASH_Cont[13]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[13] ; AUDIO_DAC:u11|LRCK_4X           ; OSC_50      ; 0.500        ; 0.312      ; 0.800      ;
; 0.050  ; AUDIO_DAC:u11|FLASH_Cont[15]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[15] ; AUDIO_DAC:u11|LRCK_4X           ; OSC_50      ; 0.500        ; 0.312      ; 0.798      ;
; 0.238  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[7] ; USB_JTAG:u1|oRxD_DATA[7]                      ; USB_JTAG:u1|mTCK                ; OSC_50      ; 1.000        ; 0.530      ; 1.328      ;
; 0.321  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3] ; USB_JTAG:u1|oRxD_DATA[3]                      ; USB_JTAG:u1|mTCK                ; OSC_50      ; 1.000        ; 0.530      ; 1.245      ;
; 0.361  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0] ; USB_JTAG:u1|oRxD_DATA[0]                      ; USB_JTAG:u1|mTCK                ; OSC_50      ; 1.000        ; 0.530      ; 1.205      ;
; 0.371  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6] ; USB_JTAG:u1|oRxD_DATA[6]                      ; USB_JTAG:u1|mTCK                ; OSC_50      ; 1.000        ; 0.530      ; 1.195      ;
; 0.375  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4] ; USB_JTAG:u1|oRxD_DATA[4]                      ; USB_JTAG:u1|mTCK                ; OSC_50      ; 1.000        ; 0.530      ; 1.191      ;
; 0.375  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1] ; USB_JTAG:u1|oRxD_DATA[1]                      ; USB_JTAG:u1|mTCK                ; OSC_50      ; 1.000        ; 0.530      ; 1.191      ;
; 0.377  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2] ; USB_JTAG:u1|oRxD_DATA[2]                      ; USB_JTAG:u1|mTCK                ; OSC_50      ; 1.000        ; 0.530      ; 1.189      ;
; 0.378  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5] ; USB_JTAG:u1|oRxD_DATA[5]                      ; USB_JTAG:u1|mTCK                ; OSC_50      ; 1.000        ; 0.530      ; 1.188      ;
; 0.580  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|oRxD_Ready                        ; USB_JTAG:u1|mTCK                ; OSC_50      ; 1.000        ; 0.525      ; 0.981      ;
; 0.582  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|Pre_RxD_Ready                     ; USB_JTAG:u1|mTCK                ; OSC_50      ; 1.000        ; 0.525      ; 0.979      ;
; 2.803  ; I2C_AV_Config:u10|mI2C_CTRL_CLK      ; I2C_AV_Config:u10|mI2C_CTRL_CLK               ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; OSC_50      ; 0.500        ; 2.674      ; 0.657      ;
; 3.303  ; I2C_AV_Config:u10|mI2C_CTRL_CLK      ; I2C_AV_Config:u10|mI2C_CTRL_CLK               ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; OSC_50      ; 1.000        ; 2.674      ; 0.657      ;
; 11.524 ; ps2_keyboard:u4|q[4]                 ; ps2_keyboard:u4|rx_ascii[6]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.005     ; 8.507      ;
; 11.697 ; ps2_keyboard:u4|q[1]                 ; ps2_keyboard:u4|rx_ascii[1]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.005     ; 8.334      ;
; 11.698 ; ps2_keyboard:u4|q[1]                 ; ps2_keyboard:u4|rx_ascii[2]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.005     ; 8.333      ;
; 11.701 ; ps2_keyboard:u4|q[1]                 ; ps2_keyboard:u4|rx_ascii[6]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.005     ; 8.330      ;
; 11.781 ; ps2_keyboard:u4|q[5]                 ; ps2_keyboard:u4|rx_ascii[1]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.005     ; 8.250      ;
; 11.782 ; ps2_keyboard:u4|q[5]                 ; ps2_keyboard:u4|rx_ascii[2]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.005     ; 8.249      ;
; 11.784 ; ps2_keyboard:u4|q[3]                 ; ps2_keyboard:u4|rx_ascii[1]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.005     ; 8.247      ;
; 11.785 ; ps2_keyboard:u4|q[3]                 ; ps2_keyboard:u4|rx_ascii[2]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.005     ; 8.246      ;
; 11.785 ; ps2_keyboard:u4|q[5]                 ; ps2_keyboard:u4|rx_ascii[6]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.005     ; 8.246      ;
; 11.788 ; ps2_keyboard:u4|q[3]                 ; ps2_keyboard:u4|rx_ascii[6]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.005     ; 8.243      ;
; 11.872 ; ps2_keyboard:u4|q[7]                 ; ps2_keyboard:u4|rx_ascii[1]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.005     ; 8.159      ;
; 11.873 ; ps2_keyboard:u4|q[7]                 ; ps2_keyboard:u4|rx_ascii[2]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.005     ; 8.158      ;
; 11.876 ; ps2_keyboard:u4|q[7]                 ; ps2_keyboard:u4|rx_ascii[6]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.005     ; 8.155      ;
; 11.933 ; ps2_keyboard:u4|q[4]                 ; ps2_keyboard:u4|rx_ascii[1]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.005     ; 8.098      ;
; 11.934 ; ps2_keyboard:u4|q[4]                 ; ps2_keyboard:u4|rx_ascii[2]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.005     ; 8.097      ;
; 11.968 ; ps2_keyboard:u4|q[1]                 ; ps2_keyboard:u4|rx_ascii[3]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.005     ; 8.063      ;
; 11.992 ; ps2_keyboard:u4|q[2]                 ; ps2_keyboard:u4|rx_ascii[1]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.005     ; 8.039      ;
; 11.993 ; ps2_keyboard:u4|q[2]                 ; ps2_keyboard:u4|rx_ascii[2]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.005     ; 8.038      ;
; 11.996 ; ps2_keyboard:u4|q[2]                 ; ps2_keyboard:u4|rx_ascii[6]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.005     ; 8.035      ;
; 12.040 ; ps2_keyboard:u4|left_shift_key       ; ps2_keyboard:u4|rx_ascii[1]                   ; OSC_50                          ; OSC_50      ; 20.000       ; 0.003      ; 7.999      ;
; 12.041 ; ps2_keyboard:u4|left_shift_key       ; ps2_keyboard:u4|rx_ascii[2]                   ; OSC_50                          ; OSC_50      ; 20.000       ; 0.003      ; 7.998      ;
; 12.044 ; ps2_keyboard:u4|left_shift_key       ; ps2_keyboard:u4|rx_ascii[6]                   ; OSC_50                          ; OSC_50      ; 20.000       ; 0.003      ; 7.995      ;
; 12.052 ; ps2_keyboard:u4|q[5]                 ; ps2_keyboard:u4|rx_ascii[3]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.005     ; 7.979      ;
; 12.055 ; ps2_keyboard:u4|q[3]                 ; ps2_keyboard:u4|rx_ascii[3]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.005     ; 7.976      ;
; 12.089 ; ps2_keyboard:u4|q[6]                 ; ps2_keyboard:u4|rx_ascii[6]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.005     ; 7.942      ;
; 12.112 ; ps2_keyboard:u4|q[1]                 ; ps2_keyboard:u4|rx_ascii[0]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.005     ; 7.919      ;
; 12.112 ; ps2_keyboard:u4|q[8]                 ; ps2_keyboard:u4|rx_ascii[1]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.005     ; 7.919      ;
; 12.113 ; ps2_keyboard:u4|q[8]                 ; ps2_keyboard:u4|rx_ascii[2]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.005     ; 7.918      ;
; 12.116 ; ps2_keyboard:u4|q[8]                 ; ps2_keyboard:u4|rx_ascii[6]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.005     ; 7.915      ;
; 12.143 ; ps2_keyboard:u4|q[7]                 ; ps2_keyboard:u4|rx_ascii[3]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.005     ; 7.888      ;
; 12.196 ; ps2_keyboard:u4|q[5]                 ; ps2_keyboard:u4|rx_ascii[0]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.005     ; 7.835      ;
; 12.199 ; ps2_keyboard:u4|q[3]                 ; ps2_keyboard:u4|rx_ascii[0]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.005     ; 7.832      ;
; 12.242 ; ps2_keyboard:u4|q[6]                 ; ps2_keyboard:u4|rx_ascii[1]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.005     ; 7.789      ;
; 12.243 ; ps2_keyboard:u4|q[6]                 ; ps2_keyboard:u4|rx_ascii[2]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.005     ; 7.788      ;
; 12.263 ; ps2_keyboard:u4|q[2]                 ; ps2_keyboard:u4|rx_ascii[3]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.005     ; 7.768      ;
; 12.287 ; ps2_keyboard:u4|q[7]                 ; ps2_keyboard:u4|rx_ascii[0]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.005     ; 7.744      ;
; 12.350 ; ps2_keyboard:u4|q[4]                 ; ps2_keyboard:u4|rx_ascii[0]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.005     ; 7.681      ;
; 12.368 ; ps2_keyboard:u4|left_shift_key       ; ps2_keyboard:u4|rx_ascii[3]                   ; OSC_50                          ; OSC_50      ; 20.000       ; 0.003      ; 7.671      ;
; 12.383 ; ps2_keyboard:u4|q[8]                 ; ps2_keyboard:u4|rx_ascii[3]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.005     ; 7.648      ;
; 12.407 ; ps2_keyboard:u4|q[2]                 ; ps2_keyboard:u4|rx_ascii[0]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.005     ; 7.624      ;
; 12.439 ; ps2_keyboard:u4|right_shift_key      ; ps2_keyboard:u4|rx_ascii[1]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.003     ; 7.594      ;
; 12.440 ; ps2_keyboard:u4|right_shift_key      ; ps2_keyboard:u4|rx_ascii[2]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.003     ; 7.593      ;
; 12.443 ; ps2_keyboard:u4|right_shift_key      ; ps2_keyboard:u4|rx_ascii[6]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.003     ; 7.590      ;
; 12.457 ; ps2_keyboard:u4|left_shift_key       ; ps2_keyboard:u4|rx_ascii[0]                   ; OSC_50                          ; OSC_50      ; 20.000       ; 0.003      ; 7.582      ;
; 12.494 ; ps2_keyboard:u4|q[4]                 ; ps2_keyboard:u4|rx_ascii[3]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.005     ; 7.537      ;
; 12.513 ; ps2_keyboard:u4|q[6]                 ; ps2_keyboard:u4|rx_ascii[3]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.005     ; 7.518      ;
; 12.527 ; ps2_keyboard:u4|q[8]                 ; ps2_keyboard:u4|rx_ascii[0]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.005     ; 7.504      ;
; 12.657 ; ps2_keyboard:u4|q[6]                 ; ps2_keyboard:u4|rx_ascii[0]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.005     ; 7.374      ;
; 12.767 ; ps2_keyboard:u4|right_shift_key      ; ps2_keyboard:u4|rx_ascii[3]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.003     ; 7.266      ;
; 12.814 ; ps2_keyboard:u4|q[1]                 ; ps2_keyboard:u4|rx_ascii[4]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.005     ; 7.217      ;
; 12.834 ; ps2_keyboard:u4|q[3]                 ; ps2_keyboard:u4|rx_ascii[5]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.005     ; 7.197      ;
; 12.856 ; ps2_keyboard:u4|right_shift_key      ; ps2_keyboard:u4|rx_ascii[0]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.003     ; 7.177      ;
; 12.900 ; ps2_keyboard:u4|q[5]                 ; ps2_keyboard:u4|rx_ascii[4]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.005     ; 7.131      ;
; 12.915 ; ps2_keyboard:u4|q[3]                 ; ps2_keyboard:u4|rx_ascii[4]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.005     ; 7.116      ;
; 12.934 ; ps2_keyboard:u4|q[4]                 ; ps2_keyboard:u4|rx_ascii[4]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.005     ; 7.097      ;
; 12.988 ; CMD_Decode:u5|CMD_Tmp[7]             ; CMD_Decode:u5|oSR_DATA[0]                     ; OSC_50                          ; OSC_50      ; 20.000       ; -0.004     ; 7.044      ;
+--------+--------------------------------------+-----------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'USB_JTAG:u1|mTCK'                                                                                                                            ;
+--------+----------------------------------+--------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                              ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------------------------+------------------+------------------+--------------+------------+------------+
; -0.973 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; -0.001     ; 2.008      ;
; -0.973 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; -0.001     ; 2.008      ;
; -0.973 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; -0.001     ; 2.008      ;
; -0.973 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; -0.001     ; 2.008      ;
; -0.973 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[7] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; -0.001     ; 2.008      ;
; -0.973 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; -0.001     ; 2.008      ;
; -0.973 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; -0.001     ; 2.008      ;
; -0.973 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; -0.001     ; 2.008      ;
; -0.875 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; -0.001     ; 1.910      ;
; -0.875 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; -0.001     ; 1.910      ;
; -0.875 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; -0.001     ; 1.910      ;
; -0.875 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; -0.001     ; 1.910      ;
; -0.875 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[7] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; -0.001     ; 1.910      ;
; -0.875 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; -0.001     ; 1.910      ;
; -0.875 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; -0.001     ; 1.910      ;
; -0.875 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; -0.001     ; 1.910      ;
; -0.708 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; -0.001     ; 1.743      ;
; -0.708 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; -0.001     ; 1.743      ;
; -0.708 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; -0.001     ; 1.743      ;
; -0.708 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; -0.001     ; 1.743      ;
; -0.708 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[7] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; -0.001     ; 1.743      ;
; -0.708 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; -0.001     ; 1.743      ;
; -0.708 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; -0.001     ; 1.743      ;
; -0.708 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; -0.001     ; 1.743      ;
; -0.610 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.002      ; 1.648      ;
; -0.481 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.002      ; 1.519      ;
; -0.340 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.002      ; 1.378      ;
; -0.081 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|rCont[1]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 1.117      ;
; -0.079 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|rCont[2]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 1.115      ;
; 0.098  ; USB_JTAG:u1|JTAG_REC:u0|rDATA[7] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[6]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.938      ;
; 0.099  ; USB_JTAG:u1|JTAG_REC:u0|rDATA[7] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.937      ;
; 0.234  ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|rCont[2]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.802      ;
; 0.237  ; USB_JTAG:u1|JTAG_REC:u0|rDATA[4] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[3]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.799      ;
; 0.238  ; USB_JTAG:u1|JTAG_REC:u0|rDATA[4] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.798      ;
; 0.240  ; USB_JTAG:u1|JTAG_REC:u0|rDATA[3] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.796      ;
; 0.241  ; USB_JTAG:u1|JTAG_REC:u0|rDATA[3] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[2]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.795      ;
; 0.244  ; USB_JTAG:u1|JTAG_REC:u0|rDATA[5] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.792      ;
; 0.244  ; USB_JTAG:u1|JTAG_REC:u0|rDATA[5] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[4]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.792      ;
; 0.246  ; USB_JTAG:u1|JTAG_REC:u0|rDATA[6] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[5]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.790      ;
; 0.246  ; USB_JTAG:u1|JTAG_REC:u0|rDATA[2] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[1]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.790      ;
; 0.246  ; USB_JTAG:u1|JTAG_REC:u0|rDATA[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.790      ;
; 0.248  ; USB_JTAG:u1|JTAG_REC:u0|rDATA[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.788      ;
; 0.248  ; USB_JTAG:u1|JTAG_REC:u0|rDATA[6] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.788      ;
; 0.379  ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|rCont[0]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|rCont[1]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|rCont[2]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.657      ;
+--------+----------------------------------+--------------------------------------+------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'AUDIO_DAC:u11|LRCK_2X'                                                                                                                       ;
+--------+---------------------------------+-----------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                     ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-----------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -0.781 ; AUDIO_DAC:u11|FLASH_Out_Tmp[13] ; AUDIO_DAC:u11|FLASH_Out[13] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.196     ; 1.121      ;
; -0.771 ; AUDIO_DAC:u11|FLASH_Out_Tmp[11] ; AUDIO_DAC:u11|FLASH_Out[11] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.196     ; 1.111      ;
; -0.764 ; AUDIO_DAC:u11|FLASH_Out_Tmp[9]  ; AUDIO_DAC:u11|FLASH_Out[9]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.196     ; 1.104      ;
; -0.763 ; AUDIO_DAC:u11|FLASH_Out_Tmp[14] ; AUDIO_DAC:u11|FLASH_Out[14] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.196     ; 1.103      ;
; -0.734 ; AUDIO_DAC:u11|FLASH_Out_Tmp[12] ; AUDIO_DAC:u11|FLASH_Out[12] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.196     ; 1.074      ;
; -0.728 ; AUDIO_DAC:u11|FLASH_Out_Tmp[15] ; AUDIO_DAC:u11|FLASH_Out[15] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.196     ; 1.068      ;
; -0.654 ; AUDIO_DAC:u11|FLASH_Out_Tmp[10] ; AUDIO_DAC:u11|FLASH_Out[10] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.196     ; 0.994      ;
; -0.634 ; AUDIO_DAC:u11|FLASH_Out_Tmp[8]  ; AUDIO_DAC:u11|FLASH_Out[8]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.196     ; 0.974      ;
; -0.591 ; AUDIO_DAC:u11|FLASH_Out_Tmp[2]  ; AUDIO_DAC:u11|FLASH_Out[2]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.196     ; 0.931      ;
; -0.590 ; AUDIO_DAC:u11|FLASH_Out_Tmp[5]  ; AUDIO_DAC:u11|FLASH_Out[5]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.196     ; 0.930      ;
; -0.590 ; AUDIO_DAC:u11|FLASH_Out_Tmp[1]  ; AUDIO_DAC:u11|FLASH_Out[1]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.196     ; 0.930      ;
; -0.586 ; AUDIO_DAC:u11|FLASH_Out_Tmp[3]  ; AUDIO_DAC:u11|FLASH_Out[3]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.196     ; 0.926      ;
; -0.586 ; AUDIO_DAC:u11|FLASH_Out_Tmp[0]  ; AUDIO_DAC:u11|FLASH_Out[0]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.196     ; 0.926      ;
; -0.447 ; AUDIO_DAC:u11|FLASH_Out_Tmp[7]  ; AUDIO_DAC:u11|FLASH_Out[7]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.196     ; 0.787      ;
; -0.446 ; AUDIO_DAC:u11|FLASH_Out_Tmp[6]  ; AUDIO_DAC:u11|FLASH_Out[6]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.196     ; 0.786      ;
; -0.438 ; AUDIO_DAC:u11|FLASH_Out_Tmp[4]  ; AUDIO_DAC:u11|FLASH_Out[4]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.196     ; 0.778      ;
+--------+---------------------------------+-----------------------------+-----------------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'AUDIO_DAC:u11|oAUD_BCK'                                                                                                                ;
+--------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; -0.265 ; AUDIO_DAC:u11|SEL_Cont[1] ; AUDIO_DAC:u11|SEL_Cont[3] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 1.000        ; 0.000      ; 1.301      ;
; -0.053 ; AUDIO_DAC:u11|SEL_Cont[1] ; AUDIO_DAC:u11|SEL_Cont[2] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 1.000        ; 0.000      ; 1.089      ;
; -0.040 ; AUDIO_DAC:u11|SEL_Cont[2] ; AUDIO_DAC:u11|SEL_Cont[3] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 1.000        ; 0.000      ; 1.076      ;
; 0.215  ; AUDIO_DAC:u11|SEL_Cont[0] ; AUDIO_DAC:u11|SEL_Cont[2] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 1.000        ; 0.000      ; 0.821      ;
; 0.217  ; AUDIO_DAC:u11|SEL_Cont[0] ; AUDIO_DAC:u11|SEL_Cont[3] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 1.000        ; 0.000      ; 0.819      ;
; 0.218  ; AUDIO_DAC:u11|SEL_Cont[0] ; AUDIO_DAC:u11|SEL_Cont[1] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 1.000        ; 0.000      ; 0.818      ;
; 0.379  ; AUDIO_DAC:u11|SEL_Cont[0] ; AUDIO_DAC:u11|SEL_Cont[0] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; AUDIO_DAC:u11|SEL_Cont[3] ; AUDIO_DAC:u11|SEL_Cont[3] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; AUDIO_DAC:u11|SEL_Cont[2] ; AUDIO_DAC:u11|SEL_Cont[2] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; AUDIO_DAC:u11|SEL_Cont[1] ; AUDIO_DAC:u11|SEL_Cont[1] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 1.000        ; 0.000      ; 0.657      ;
+--------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'p1|altpll_component|pll|clk[1]'                                                                                                                              ;
+--------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.127 ; AUDIO_DAC:u11|LRCK_4X        ; AUDIO_DAC:u11|LRCK_4X        ; AUDIO_DAC:u11|LRCK_4X          ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.239      ; 0.657      ;
; -0.127 ; AUDIO_DAC:u11|LRCK_4X        ; AUDIO_DAC:u11|LRCK_4X        ; AUDIO_DAC:u11|LRCK_4X          ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.239      ; 0.657      ;
; -0.124 ; AUDIO_DAC:u11|LRCK_2X        ; AUDIO_DAC:u11|LRCK_2X        ; AUDIO_DAC:u11|LRCK_2X          ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.242      ; 0.657      ;
; -0.124 ; AUDIO_DAC:u11|LRCK_2X        ; AUDIO_DAC:u11|LRCK_2X        ; AUDIO_DAC:u11|LRCK_2X          ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.242      ; 0.657      ;
; -0.111 ; AUDIO_DAC:u11|LRCK_1X        ; AUDIO_DAC:u11|LRCK_1X        ; AUDIO_DAC:u11|LRCK_1X          ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.255      ; 0.657      ;
; -0.111 ; AUDIO_DAC:u11|LRCK_1X        ; AUDIO_DAC:u11|LRCK_1X        ; AUDIO_DAC:u11|LRCK_1X          ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.255      ; 0.657      ;
; -0.098 ; AUDIO_DAC:u11|oAUD_BCK       ; AUDIO_DAC:u11|oAUD_BCK       ; AUDIO_DAC:u11|oAUD_BCK         ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.268      ; 0.657      ;
; -0.098 ; AUDIO_DAC:u11|oAUD_BCK       ; AUDIO_DAC:u11|oAUD_BCK       ; AUDIO_DAC:u11|oAUD_BCK         ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.268      ; 0.657      ;
; 52.652 ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; AUDIO_DAC:u11|LRCK_4X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; -0.002     ; 2.937      ;
; 52.668 ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; AUDIO_DAC:u11|LRCK_4X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; -0.002     ; 2.921      ;
; 52.676 ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; AUDIO_DAC:u11|LRCK_4X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; -0.002     ; 2.913      ;
; 52.716 ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.875      ;
; 52.716 ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.875      ;
; 52.716 ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.875      ;
; 52.716 ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.875      ;
; 52.716 ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.875      ;
; 52.716 ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.875      ;
; 52.716 ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; AUDIO_DAC:u11|LRCK_2X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.875      ;
; 52.716 ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.875      ;
; 52.761 ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.830      ;
; 52.761 ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.830      ;
; 52.761 ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.830      ;
; 52.761 ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.830      ;
; 52.761 ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.830      ;
; 52.761 ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.830      ;
; 52.761 ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.830      ;
; 52.761 ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.830      ;
; 52.810 ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; AUDIO_DAC:u11|LRCK_4X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; -0.002     ; 2.779      ;
; 52.879 ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.712      ;
; 52.879 ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.712      ;
; 52.879 ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.712      ;
; 52.879 ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.712      ;
; 52.879 ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.712      ;
; 52.879 ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.712      ;
; 52.879 ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.712      ;
; 52.879 ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.712      ;
; 52.895 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.696      ;
; 52.895 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.696      ;
; 52.895 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.696      ;
; 52.895 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.696      ;
; 52.895 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.696      ;
; 52.895 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.696      ;
; 52.895 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.696      ;
; 52.895 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.696      ;
; 52.895 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.696      ;
; 52.960 ; AUDIO_DAC:u11|LRCK_4X_DIV[0] ; AUDIO_DAC:u11|LRCK_4X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; -0.002     ; 2.629      ;
; 53.025 ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.566      ;
; 53.025 ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.566      ;
; 53.025 ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.566      ;
; 53.025 ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.566      ;
; 53.025 ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.566      ;
; 53.025 ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.566      ;
; 53.025 ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; AUDIO_DAC:u11|LRCK_2X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.566      ;
; 53.025 ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.566      ;
; 53.028 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.563      ;
; 53.028 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.563      ;
; 53.028 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.563      ;
; 53.028 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.563      ;
; 53.028 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.563      ;
; 53.028 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.563      ;
; 53.028 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.563      ;
; 53.028 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.563      ;
; 53.028 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.563      ;
; 53.047 ; AUDIO_DAC:u11|LRCK_4X_DIV[5] ; AUDIO_DAC:u11|LRCK_4X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; -0.002     ; 2.542      ;
; 53.073 ; AUDIO_DAC:u11|LRCK_4X_DIV[6] ; AUDIO_DAC:u11|LRCK_4X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; -0.002     ; 2.516      ;
; 53.207 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.384      ;
; 53.207 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.384      ;
; 53.207 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.384      ;
; 53.207 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.384      ;
; 53.207 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.384      ;
; 53.207 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.384      ;
; 53.207 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.384      ;
; 53.207 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.384      ;
; 53.207 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.384      ;
; 53.244 ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; AUDIO_DAC:u11|LRCK_4X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.347      ;
; 53.244 ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.347      ;
; 53.244 ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.347      ;
; 53.244 ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.347      ;
; 53.244 ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.347      ;
; 53.244 ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; AUDIO_DAC:u11|LRCK_4X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.347      ;
; 53.244 ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; AUDIO_DAC:u11|LRCK_4X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.347      ;
; 53.260 ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; AUDIO_DAC:u11|LRCK_4X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.331      ;
; 53.260 ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.331      ;
; 53.260 ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.331      ;
; 53.260 ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.331      ;
; 53.260 ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.331      ;
; 53.260 ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; AUDIO_DAC:u11|LRCK_4X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.331      ;
; 53.260 ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; AUDIO_DAC:u11|LRCK_4X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.331      ;
; 53.268 ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; AUDIO_DAC:u11|LRCK_4X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.323      ;
; 53.268 ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.323      ;
; 53.268 ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.323      ;
; 53.268 ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.323      ;
; 53.268 ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.323      ;
; 53.268 ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; AUDIO_DAC:u11|LRCK_4X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.323      ;
; 53.268 ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; AUDIO_DAC:u11|LRCK_4X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.323      ;
; 53.336 ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.255      ;
; 53.336 ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.255      ;
; 53.336 ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.255      ;
; 53.336 ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.255      ;
; 53.336 ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.255      ;
+--------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'OSC_50'                                                                                                                                                                                                                                   ;
+--------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                   ; To Node                                                                     ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -2.533 ; I2C_AV_Config:u10|mI2C_CTRL_CLK                                             ; I2C_AV_Config:u10|mI2C_CTRL_CLK                                             ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; OSC_50      ; 0.000        ; 2.674      ; 0.657      ;
; -2.033 ; I2C_AV_Config:u10|mI2C_CTRL_CLK                                             ; I2C_AV_Config:u10|mI2C_CTRL_CLK                                             ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; OSC_50      ; -0.500       ; 2.674      ; 0.657      ;
; 0.188  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready                                          ; USB_JTAG:u1|Pre_RxD_Ready                                                   ; USB_JTAG:u1|mTCK                ; OSC_50      ; 0.000        ; 0.525      ; 0.979      ;
; 0.190  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready                                          ; USB_JTAG:u1|oRxD_Ready                                                      ; USB_JTAG:u1|mTCK                ; OSC_50      ; 0.000        ; 0.525      ; 0.981      ;
; 0.391  ; Multi_Flash:u2|Flash_Controller:u1|Cont_DIV[0]                              ; Multi_Flash:u2|Flash_Controller:u1|Cont_DIV[0]                              ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; CMD_Decode:u5|mSR_ST.000                                                    ; CMD_Decode:u5|mSR_ST.000                                                    ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; CMD_Decode:u5|mSDR_WRn                                                      ; CMD_Decode:u5|mSDR_WRn                                                      ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Multi_Flash:u2|Flash_Controller:u1|mFinish                                  ; Multi_Flash:u2|Flash_Controller:u1|mFinish                                  ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; CMD_Decode:u5|mFL_ST.001                                                    ; CMD_Decode:u5|mFL_ST.001                                                    ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; CMD_Decode:u5|mFL_ST.011                                                    ; CMD_Decode:u5|mFL_ST.011                                                    ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; CMD_Decode:u5|mFL_ST.101                                                    ; CMD_Decode:u5|mFL_ST.101                                                    ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; CMD_Decode:u5|mFL_ST.111                                                    ; CMD_Decode:u5|mFL_ST.111                                                    ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; CMD_Decode:u5|oFL_TXD_Start                                                 ; CMD_Decode:u5|oFL_TXD_Start                                                 ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; CMD_Decode:u5|mSR_ST.011                                                    ; CMD_Decode:u5|mSR_ST.011                                                    ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; CMD_Decode:u5|mSR_ST.101                                                    ; CMD_Decode:u5|mSR_ST.101                                                    ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; CMD_Decode:u5|f_SRAM                                                        ; CMD_Decode:u5|f_SRAM                                                        ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; CMD_Decode:u5|oSR_TXD_Start                                                 ; CMD_Decode:u5|oSR_TXD_Start                                                 ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; ps2_keyboard:u4|m1_state.m1_rx_clk_l                                        ; ps2_keyboard:u4|m1_state.m1_rx_clk_l                                        ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; ps2_keyboard:u4|m1_state.m1_tx_clk_l                                        ; ps2_keyboard:u4|m1_state.m1_tx_clk_l                                        ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; ps2_keyboard:u4|m1_state.m1_tx_clk_h                                        ; ps2_keyboard:u4|m1_state.m1_tx_clk_h                                        ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; ps2_keyboard:u4|m1_state.m1_tx_wait_keyboard_ack                            ; ps2_keyboard:u4|m1_state.m1_tx_wait_keyboard_ack                            ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; ps2_keyboard:u4|m1_state.m1_tx_error_no_keyboard_ack                        ; ps2_keyboard:u4|m1_state.m1_tx_error_no_keyboard_ack                        ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; ps2_keyboard:u4|m1_state.m1_tx_done_recovery                                ; ps2_keyboard:u4|m1_state.m1_tx_done_recovery                                ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; ps2_keyboard:u4|right_shift_key                                             ; ps2_keyboard:u4|right_shift_key                                             ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; ps2_keyboard:u4|left_shift_key                                              ; ps2_keyboard:u4|left_shift_key                                              ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; ps2_keyboard:u4|m2_state                                                    ; ps2_keyboard:u4|m2_state                                                    ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; CMD_Decode:u5|mPS2_ST.001                                                   ; CMD_Decode:u5|mPS2_ST.001                                                   ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; CMD_Decode:u5|f_PS2                                                         ; CMD_Decode:u5|f_PS2                                                         ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; CMD_Decode:u5|f_SDR_SEL                                                     ; CMD_Decode:u5|f_SDR_SEL                                                     ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; CMD_Decode:u5|mSDR_ST.001                                                   ; CMD_Decode:u5|mSDR_ST.001                                                   ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; CMD_Decode:u5|mSDR_Start                                                    ; CMD_Decode:u5|mSDR_Start                                                    ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Multi_Sdram:u3|Sdram_Multiplexer:u0|ST.01                                   ; Multi_Sdram:u3|Sdram_Multiplexer:u0|ST.01                                   ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD                                 ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD                                 ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[0] ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[0] ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_load_mode            ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_load_mode            ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_precharge            ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_precharge            ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|ex_read                 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|ex_read                 ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|ex_write                ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|ex_write                ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|REF_ACK                 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|REF_ACK                 ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|REF_REQ       ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|REF_REQ       ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CM_ACK                  ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CM_ACK                  ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|CMD_ACK       ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|CMD_ACK       ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Multi_Sdram:u3|Sdram_Controller:u1|ST[0]                                    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[0]                                    ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Multi_Sdram:u3|Sdram_Controller:u1|mDONE                                    ; Multi_Sdram:u3|Sdram_Controller:u1|mDONE                                    ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Multi_Sdram:u3|Sdram_Controller:u1|DONE                                     ; Multi_Sdram:u3|Sdram_Controller:u1|DONE                                     ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; CMD_Decode:u5|mSDR_ST.011                                                   ; CMD_Decode:u5|mSDR_ST.011                                                   ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; CMD_Decode:u5|mSDR_ST.101                                                   ; CMD_Decode:u5|mSDR_ST.101                                                   ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; CMD_Decode:u5|f_SDRAM                                                       ; CMD_Decode:u5|f_SDRAM                                                       ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; CMD_Decode:u5|oSDR_TXD_Start                                                ; CMD_Decode:u5|oSDR_TXD_Start                                                ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; CMD_Decode:u5|f_FLASH                                                       ; CMD_Decode:u5|f_FLASH                                                       ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; CMD_Decode:u5|oFL_Start                                                     ; CMD_Decode:u5|oFL_Start                                                     ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Multi_Flash:u2|Flash_Controller:u1|mStart                                   ; Multi_Flash:u2|Flash_Controller:u1|mStart                                   ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Multi_Flash:u2|Flash_Controller:u1|ST.P5                                    ; Multi_Flash:u2|Flash_Controller:u1|ST.P5                                    ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; CMD_Decode:u5|f_VGA                                                         ; CMD_Decode:u5|f_VGA                                                         ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; CMD_Decode:u5|f_SR_SEL                                                      ; CMD_Decode:u5|f_SR_SEL                                                      ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_rw                   ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_rw                   ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|oe4                     ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|oe4                     ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Controller:u7|Cont[1]                                                   ; LCD_Controller:u7|Cont[1]                                                   ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Controller:u7|Cont[2]                                                   ; LCD_Controller:u7|Cont[2]                                                   ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Controller:u7|Cont[3]                                                   ; LCD_Controller:u7|Cont[3]                                                   ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Controller:u7|ST.10                                                     ; LCD_Controller:u7|ST.10                                                     ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Controller:u7|oDone                                                     ; LCD_Controller:u7|oDone                                                     ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; CMD_Decode:u5|mLCD_ST.001                                                   ; CMD_Decode:u5|mLCD_ST.001                                                   ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Controller:u7|mStart                                                    ; LCD_Controller:u7|mStart                                                    ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Controller:u7|Cont[0]                                                   ; LCD_Controller:u7|Cont[0]                                                   ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; CMD_Decode:u5|f_SEG7                                                        ; CMD_Decode:u5|f_SEG7                                                        ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; CMD_Decode:u5|f_LED                                                         ; CMD_Decode:u5|f_LED                                                         ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Multi_Sdram:u3|Sdram_Controller:u1|Write                                    ; Multi_Sdram:u3|Sdram_Controller:u1|Write                                    ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Multi_Sdram:u3|Sdram_Controller:u1|Read                                     ; Multi_Sdram:u3|Sdram_Controller:u1|Read                                     ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; Multi_Flash:u2|Flash_Controller:u1|ST.P6_CHP_ERA                            ; Multi_Flash:u2|Flash_Controller:u1|ST.P6_CHP_ERA                            ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_Controller:u7|LCD_EN                                                    ; LCD_Controller:u7|LCD_EN                                                    ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.657      ;
; 0.392  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5]                                        ; USB_JTAG:u1|oRxD_DATA[5]                                                    ; USB_JTAG:u1|mTCK                ; OSC_50      ; 0.000        ; 0.530      ; 1.188      ;
; 0.393  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2]                                        ; USB_JTAG:u1|oRxD_DATA[2]                                                    ; USB_JTAG:u1|mTCK                ; OSC_50      ; 0.000        ; 0.530      ; 1.189      ;
; 0.395  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4]                                        ; USB_JTAG:u1|oRxD_DATA[4]                                                    ; USB_JTAG:u1|mTCK                ; OSC_50      ; 0.000        ; 0.530      ; 1.191      ;
; 0.395  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1]                                        ; USB_JTAG:u1|oRxD_DATA[1]                                                    ; USB_JTAG:u1|mTCK                ; OSC_50      ; 0.000        ; 0.530      ; 1.191      ;
; 0.399  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6]                                        ; USB_JTAG:u1|oRxD_DATA[6]                                                    ; USB_JTAG:u1|mTCK                ; OSC_50      ; 0.000        ; 0.530      ; 1.195      ;
; 0.409  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0]                                        ; USB_JTAG:u1|oRxD_DATA[0]                                                    ; USB_JTAG:u1|mTCK                ; OSC_50      ; 0.000        ; 0.530      ; 1.205      ;
; 0.449  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3]                                        ; USB_JTAG:u1|oRxD_DATA[3]                                                    ; USB_JTAG:u1|mTCK                ; OSC_50      ; 0.000        ; 0.530      ; 1.245      ;
; 0.513  ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[5]         ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[5]         ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.779      ;
; 0.516  ; Multi_Flash:u2|Flash_Controller:u1|WE_CLK_Delay[2]                          ; Multi_Flash:u2|Flash_Controller:u1|WE_CLK_Delay[3]                          ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.782      ;
; 0.516  ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[2]         ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[2]         ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.782      ;
; 0.516  ; Multi_Sdram:u3|Sdram_Controller:u1|Pre_DONE                                 ; Multi_Sdram:u3|Sdram_Controller:u1|DONE                                     ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.782      ;
; 0.517  ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[6]        ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[5]        ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.783      ;
; 0.517  ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|WE_N                    ; Multi_Sdram:u3|Sdram_Controller:u1|WE_N                                     ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.783      ;
; 0.517  ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|RAS_N                   ; Multi_Sdram:u3|Sdram_Controller:u1|RAS_N                                    ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.783      ;
; 0.517  ; CMD_Decode:u5|oFL_DATA[6]                                                   ; Multi_Flash:u2|Flash_Controller:u1|r_DATA[6]                                ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.783      ;
; 0.517  ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CM_ACK                  ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|CMD_ACK       ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.783      ;
; 0.518  ; CMD_Decode:u5|oFL_ADDR[17]                                                  ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[17]                               ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.784      ;
; 0.518  ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[12]                             ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[12]                              ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.784      ;
; 0.518  ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[13]                             ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[13]                              ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.784      ;
; 0.519  ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[4]        ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[3]        ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.785      ;
; 0.519  ; CMD_Decode:u5|oSDR_DATA[14]                                                 ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[14]        ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.785      ;
; 0.519  ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[7]                              ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[7]                               ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.785      ;
; 0.519  ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[0]         ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[0]         ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.785      ;
; 0.520  ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[15]     ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[7]                   ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.786      ;
; 0.520  ; CMD_Decode:u5|oSDR_DATA[13]                                                 ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[13]        ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.786      ;
; 0.520  ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[13]        ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[13]        ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.786      ;
; 0.520  ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[7]         ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[7]         ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.786      ;
; 0.520  ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[1]         ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[1]         ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.786      ;
; 0.521  ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[0]      ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[0]                   ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.787      ;
+--------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'p1|altpll_component|pll|clk[1]'                                                                                                                               ;
+--------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.127 ; AUDIO_DAC:u11|oAUD_BCK       ; AUDIO_DAC:u11|oAUD_BCK       ; AUDIO_DAC:u11|oAUD_BCK         ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.268      ; 0.657      ;
; -0.127 ; AUDIO_DAC:u11|oAUD_BCK       ; AUDIO_DAC:u11|oAUD_BCK       ; AUDIO_DAC:u11|oAUD_BCK         ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.268      ; 0.657      ;
; -0.114 ; AUDIO_DAC:u11|LRCK_1X        ; AUDIO_DAC:u11|LRCK_1X        ; AUDIO_DAC:u11|LRCK_1X          ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.255      ; 0.657      ;
; -0.114 ; AUDIO_DAC:u11|LRCK_1X        ; AUDIO_DAC:u11|LRCK_1X        ; AUDIO_DAC:u11|LRCK_1X          ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.255      ; 0.657      ;
; -0.101 ; AUDIO_DAC:u11|LRCK_2X        ; AUDIO_DAC:u11|LRCK_2X        ; AUDIO_DAC:u11|LRCK_2X          ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.242      ; 0.657      ;
; -0.101 ; AUDIO_DAC:u11|LRCK_2X        ; AUDIO_DAC:u11|LRCK_2X        ; AUDIO_DAC:u11|LRCK_2X          ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.242      ; 0.657      ;
; -0.098 ; AUDIO_DAC:u11|LRCK_4X        ; AUDIO_DAC:u11|LRCK_4X        ; AUDIO_DAC:u11|LRCK_4X          ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.239      ; 0.657      ;
; -0.098 ; AUDIO_DAC:u11|LRCK_4X        ; AUDIO_DAC:u11|LRCK_4X        ; AUDIO_DAC:u11|LRCK_4X          ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.239      ; 0.657      ;
; 0.391  ; AUDIO_DAC:u11|BCK_DIV[0]     ; AUDIO_DAC:u11|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; AUDIO_DAC:u11|BCK_DIV[2]     ; AUDIO_DAC:u11|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; AUDIO_DAC:u11|BCK_DIV[1]     ; AUDIO_DAC:u11|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.538  ; AUDIO_DAC:u11|BCK_DIV[2]     ; AUDIO_DAC:u11|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.804      ;
; 0.539  ; AUDIO_DAC:u11|BCK_DIV[2]     ; AUDIO_DAC:u11|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.805      ;
; 0.542  ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.808      ;
; 0.797  ; AUDIO_DAC:u11|LRCK_4X_DIV[0] ; AUDIO_DAC:u11|LRCK_4X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.063      ;
; 0.798  ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.064      ;
; 0.806  ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; AUDIO_DAC:u11|LRCK_2X_DIV[6] ; AUDIO_DAC:u11|LRCK_2X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.072      ;
; 0.809  ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.075      ;
; 0.814  ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; AUDIO_DAC:u11|LRCK_4X_DIV[6] ; AUDIO_DAC:u11|LRCK_4X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.080      ;
; 0.830  ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.096      ;
; 0.833  ; AUDIO_DAC:u11|BCK_DIV[0]     ; AUDIO_DAC:u11|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.099      ;
; 0.837  ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.103      ;
; 0.841  ; AUDIO_DAC:u11|BCK_DIV[1]     ; AUDIO_DAC:u11|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.107      ;
; 0.842  ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.108      ;
; 0.842  ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.108      ;
; 0.842  ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.108      ;
; 0.842  ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.108      ;
; 0.845  ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.111      ;
; 0.845  ; AUDIO_DAC:u11|BCK_DIV[1]     ; AUDIO_DAC:u11|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.111      ;
; 0.846  ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.112      ;
; 0.848  ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.114      ;
; 0.850  ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.116      ;
; 0.854  ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.120      ;
; 0.855  ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; AUDIO_DAC:u11|LRCK_2X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.121      ;
; 0.927  ; AUDIO_DAC:u11|LRCK_2X_DIV[6] ; AUDIO_DAC:u11|LRCK_2X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.193      ;
; 0.980  ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; AUDIO_DAC:u11|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.246      ;
; 0.983  ; AUDIO_DAC:u11|LRCK_4X_DIV[5] ; AUDIO_DAC:u11|LRCK_4X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.249      ;
; 0.989  ; AUDIO_DAC:u11|BCK_DIV[0]     ; AUDIO_DAC:u11|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.255      ;
; 1.012  ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; AUDIO_DAC:u11|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.278      ;
; 1.072  ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; AUDIO_DAC:u11|LRCK_2X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.338      ;
; 1.180  ; AUDIO_DAC:u11|LRCK_4X_DIV[0] ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.446      ;
; 1.189  ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; AUDIO_DAC:u11|LRCK_2X_DIV[6] ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.455      ;
; 1.192  ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.458      ;
; 1.197  ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.463      ;
; 1.197  ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.463      ;
; 1.203  ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; AUDIO_DAC:u11|LRCK_2X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.469      ;
; 1.212  ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.478      ;
; 1.216  ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.482      ;
; 1.223  ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.489      ;
; 1.228  ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.494      ;
; 1.228  ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.494      ;
; 1.228  ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.494      ;
; 1.228  ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.494      ;
; 1.231  ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.497      ;
; 1.232  ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.498      ;
; 1.234  ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.500      ;
; 1.236  ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; AUDIO_DAC:u11|LRCK_2X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.502      ;
; 1.248  ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; AUDIO_DAC:u11|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.514      ;
; 1.251  ; AUDIO_DAC:u11|LRCK_4X_DIV[0] ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.517      ;
; 1.260  ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; AUDIO_DAC:u11|LRCK_2X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.526      ;
; 1.263  ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.529      ;
; 1.268  ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; AUDIO_DAC:u11|LRCK_4X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.534      ;
; 1.268  ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.534      ;
; 1.273  ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.539      ;
; 1.281  ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.547      ;
; 1.287  ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.553      ;
; 1.294  ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.560      ;
; 1.299  ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.565      ;
; 1.299  ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.565      ;
; 1.303  ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.569      ;
; 1.305  ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.571      ;
; 1.305  ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.571      ;
; 1.305  ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.571      ;
; 1.305  ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.571      ;
; 1.305  ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.571      ;
; 1.305  ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.571      ;
; 1.305  ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; AUDIO_DAC:u11|LRCK_2X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.571      ;
; 1.305  ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.571      ;
; 1.307  ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.573      ;
; 1.322  ; AUDIO_DAC:u11|LRCK_4X_DIV[0] ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.588      ;
; 1.323  ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.589      ;
; 1.323  ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.589      ;
; 1.323  ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.589      ;
; 1.323  ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.589      ;
; 1.323  ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.589      ;
; 1.323  ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.589      ;
; 1.323  ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.589      ;
; 1.331  ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.597      ;
; 1.331  ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.597      ;
; 1.339  ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; AUDIO_DAC:u11|LRCK_4X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.605      ;
; 1.339  ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.605      ;
; 1.344  ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.610      ;
+--------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'TCK'                                                                                                                                 ;
+-------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.130 ; CMD_Decode:u5|sel_FL               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; OSC_50       ; TCK         ; 0.000        ; 1.161      ; 1.557      ;
; 0.391 ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; TCK          ; TCK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; TCK          ; TCK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; TCK          ; TCK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.471 ; CMD_Decode:u5|oFL_TXD_DATA[7]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 1.159      ; 1.896      ;
; 0.561 ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0] ; USB_JTAG:u1|JTAG_TRANS:u1|oTxD_Done ; TCK          ; TCK         ; 0.000        ; 0.000      ; 0.827      ;
; 0.618 ; CMD_Decode:u5|oFL_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; OSC_50       ; TCK         ; 0.000        ; 1.163      ; 2.047      ;
; 0.721 ; CMD_Decode:u5|oFL_TXD_DATA[4]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 1.159      ; 2.146      ;
; 0.745 ; CMD_Decode:u5|oSDR_TXD_DATA[5]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 1.159      ; 2.170      ;
; 0.757 ; CMD_Decode:u5|oFL_TXD_DATA[1]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 1.159      ; 2.182      ;
; 0.759 ; CMD_Decode:u5|oSDR_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; OSC_50       ; TCK         ; 0.000        ; 1.174      ; 2.199      ;
; 0.775 ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2] ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; TCK          ; TCK         ; 0.000        ; 0.000      ; 1.041      ;
; 0.796 ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; TCK          ; TCK         ; 0.000        ; 0.000      ; 1.062      ;
; 0.797 ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1] ; USB_JTAG:u1|JTAG_TRANS:u1|oTxD_Done ; TCK          ; TCK         ; 0.000        ; 0.000      ; 1.063      ;
; 0.807 ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2] ; USB_JTAG:u1|JTAG_TRANS:u1|oTxD_Done ; TCK          ; TCK         ; 0.000        ; 0.000      ; 1.073      ;
; 0.807 ; CMD_Decode:u5|sel_FL               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; OSC_50       ; TCK         ; 0.000        ; 1.161      ; 2.234      ;
; 0.841 ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; TCK          ; TCK         ; 0.000        ; 0.000      ; 1.107      ;
; 0.856 ; CMD_Decode:u5|sel_SDR              ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; OSC_50       ; TCK         ; 0.000        ; 1.161      ; 2.283      ;
; 0.866 ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; TCK          ; TCK         ; 0.000        ; 0.000      ; 1.132      ;
; 0.889 ; CMD_Decode:u5|oFL_TXD_DATA[2]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 1.159      ; 2.314      ;
; 0.894 ; CMD_Decode:u5|oFL_TXD_DATA[0]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 1.159      ; 2.319      ;
; 0.935 ; CMD_Decode:u5|oFL_TXD_DATA[6]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 1.159      ; 2.360      ;
; 0.999 ; CMD_Decode:u5|oSDR_TXD_DATA[2]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 1.159      ; 2.424      ;
; 1.037 ; CMD_Decode:u5|sel_FL               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; OSC_50       ; TCK         ; 0.000        ; 1.161      ; 2.464      ;
; 1.060 ; CMD_Decode:u5|oSDR_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; OSC_50       ; TCK         ; 0.000        ; 1.174      ; 2.500      ;
; 1.063 ; CMD_Decode:u5|oFL_TXD_DATA[3]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 1.159      ; 2.488      ;
; 1.085 ; CMD_Decode:u5|oSR_TXD_DATA[7]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 1.158      ; 2.509      ;
; 1.098 ; CMD_Decode:u5|oSR_TXD_DATA[2]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 1.158      ; 2.522      ;
; 1.157 ; CMD_Decode:u5|sel_SDR              ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; OSC_50       ; TCK         ; 0.000        ; 1.161      ; 2.584      ;
; 1.161 ; CMD_Decode:u5|sel_FL               ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 1.161      ; 2.588      ;
; 1.163 ; CMD_Decode:u5|oPS2_TXD_DATA[5]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 1.162      ; 2.591      ;
; 1.190 ; CMD_Decode:u5|oSDR_TXD_DATA[3]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 1.159      ; 2.615      ;
; 1.217 ; CMD_Decode:u5|oFL_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; OSC_50       ; TCK         ; 0.000        ; 1.163      ; 2.646      ;
; 1.265 ; CMD_Decode:u5|oFL_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; OSC_50       ; TCK         ; 0.000        ; 1.163      ; 2.694      ;
; 1.276 ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0] ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; TCK          ; TCK         ; 0.000        ; 0.000      ; 1.542      ;
; 1.311 ; CMD_Decode:u5|oSR_TXD_DATA[1]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 1.158      ; 2.735      ;
; 1.337 ; CMD_Decode:u5|oSR_TXD_DATA[3]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 1.162      ; 2.765      ;
; 1.341 ; CMD_Decode:u5|oFL_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 1.163      ; 2.770      ;
; 1.348 ; CMD_Decode:u5|oSR_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; OSC_50       ; TCK         ; 0.000        ; 1.172      ; 2.786      ;
; 1.353 ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1] ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; TCK          ; TCK         ; 0.000        ; 0.000      ; 1.619      ;
; 1.355 ; CMD_Decode:u5|oSDR_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; OSC_50       ; TCK         ; 0.000        ; 1.174      ; 2.795      ;
; 1.387 ; CMD_Decode:u5|oPS2_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; OSC_50       ; TCK         ; 0.000        ; 1.171      ; 2.824      ;
; 1.389 ; CMD_Decode:u5|oSDR_TXD_DATA[4]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 1.159      ; 2.814      ;
; 1.432 ; CMD_Decode:u5|oSDR_TXD_DATA[1]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 1.159      ; 2.857      ;
; 1.437 ; CMD_Decode:u5|sel_SDR              ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 1.161      ; 2.864      ;
; 1.452 ; CMD_Decode:u5|sel_SDR              ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; OSC_50       ; TCK         ; 0.000        ; 1.161      ; 2.879      ;
; 1.479 ; CMD_Decode:u5|oSDR_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 1.174      ; 2.919      ;
; 1.483 ; CMD_Decode:u5|oFL_TXD_DATA[5]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 1.151      ; 2.900      ;
; 1.514 ; CMD_Decode:u5|oPS2_TXD_DATA[0]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 1.158      ; 2.938      ;
; 1.516 ; CMD_Decode:u5|oSR_TXD_DATA[6]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 1.162      ; 2.944      ;
; 1.535 ; CMD_Decode:u5|oPS2_TXD_DATA[2]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 1.158      ; 2.959      ;
; 1.546 ; CMD_Decode:u5|sel_SR               ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 1.161      ; 2.973      ;
; 1.566 ; CMD_Decode:u5|oSDR_TXD_DATA[0]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 1.159      ; 2.991      ;
; 1.581 ; CMD_Decode:u5|oPS2_TXD_DATA[4]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 1.162      ; 3.009      ;
; 1.599 ; CMD_Decode:u5|oSDR_TXD_DATA[6]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 1.159      ; 3.024      ;
; 1.603 ; CMD_Decode:u5|oSR_TXD_DATA[5]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 1.162      ; 3.031      ;
; 1.619 ; CMD_Decode:u5|sel_SR               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; OSC_50       ; TCK         ; 0.000        ; 1.161      ; 3.046      ;
; 1.649 ; CMD_Decode:u5|oSR_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; OSC_50       ; TCK         ; 0.000        ; 1.172      ; 3.087      ;
; 1.688 ; CMD_Decode:u5|oPS2_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; OSC_50       ; TCK         ; 0.000        ; 1.171      ; 3.125      ;
; 1.730 ; CMD_Decode:u5|oSDR_TXD_DATA[7]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 1.159      ; 3.155      ;
; 1.749 ; CMD_Decode:u5|oPS2_TXD_DATA[1]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 1.158      ; 3.173      ;
; 1.920 ; CMD_Decode:u5|sel_SR               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; OSC_50       ; TCK         ; 0.000        ; 1.161      ; 3.347      ;
; 1.937 ; CMD_Decode:u5|oPS2_TXD_DATA[3]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 1.162      ; 3.365      ;
; 1.944 ; CMD_Decode:u5|oSR_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; OSC_50       ; TCK         ; 0.000        ; 1.172      ; 3.382      ;
; 1.948 ; CMD_Decode:u5|oSR_TXD_DATA[0]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 1.158      ; 3.372      ;
; 1.978 ; CMD_Decode:u5|oSR_TXD_DATA[4]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 1.162      ; 3.406      ;
; 1.983 ; CMD_Decode:u5|oPS2_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; OSC_50       ; TCK         ; 0.000        ; 1.171      ; 3.420      ;
; 2.068 ; CMD_Decode:u5|oSR_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 1.172      ; 3.506      ;
; 2.105 ; CMD_Decode:u5|oPS2_TXD_DATA[6]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 1.162      ; 3.533      ;
; 2.107 ; CMD_Decode:u5|oPS2_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 1.171      ; 3.544      ;
; 2.215 ; CMD_Decode:u5|sel_SR               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; OSC_50       ; TCK         ; 0.000        ; 1.161      ; 3.642      ;
+-------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'AUDIO_DAC:u11|oAUD_BCK'                                                                                                                ;
+-------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.391 ; AUDIO_DAC:u11|SEL_Cont[0] ; AUDIO_DAC:u11|SEL_Cont[0] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AUDIO_DAC:u11|SEL_Cont[1] ; AUDIO_DAC:u11|SEL_Cont[1] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AUDIO_DAC:u11|SEL_Cont[2] ; AUDIO_DAC:u11|SEL_Cont[2] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AUDIO_DAC:u11|SEL_Cont[3] ; AUDIO_DAC:u11|SEL_Cont[3] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.552 ; AUDIO_DAC:u11|SEL_Cont[0] ; AUDIO_DAC:u11|SEL_Cont[1] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 0.000        ; 0.000      ; 0.818      ;
; 0.553 ; AUDIO_DAC:u11|SEL_Cont[0] ; AUDIO_DAC:u11|SEL_Cont[3] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 0.000        ; 0.000      ; 0.819      ;
; 0.555 ; AUDIO_DAC:u11|SEL_Cont[0] ; AUDIO_DAC:u11|SEL_Cont[2] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 0.000        ; 0.000      ; 0.821      ;
; 0.810 ; AUDIO_DAC:u11|SEL_Cont[2] ; AUDIO_DAC:u11|SEL_Cont[3] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 0.000        ; 0.000      ; 1.076      ;
; 0.823 ; AUDIO_DAC:u11|SEL_Cont[1] ; AUDIO_DAC:u11|SEL_Cont[2] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 0.000        ; 0.000      ; 1.089      ;
; 1.035 ; AUDIO_DAC:u11|SEL_Cont[1] ; AUDIO_DAC:u11|SEL_Cont[3] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 0.000        ; 0.000      ; 1.301      ;
+-------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'I2C_AV_Config:u10|mI2C_CTRL_CLK'                                                                                                                                                                         ;
+-------+---------------------------------------------------+---------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                           ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+---------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.391 ; I2C_AV_Config:u10|I2C_Controller:u0|END           ; I2C_AV_Config:u10|I2C_Controller:u0|END           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u10|mSetup_ST.0001                  ; I2C_AV_Config:u10|mSetup_ST.0001                  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u10|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u10|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u10|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u10|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u10|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u10|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u10|mI2C_GO                         ; I2C_AV_Config:u10|mI2C_GO                         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u10|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u10|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.535 ; I2C_AV_Config:u10|mSetup_ST.0000                  ; I2C_AV_Config:u10|mSetup_ST.0001                  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.801      ;
; 0.668 ; I2C_AV_Config:u10|mSetup_ST.0001                  ; I2C_AV_Config:u10|mSetup_ST.0000                  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.934      ;
; 0.686 ; I2C_AV_Config:u10|mI2C_DATA[15]                   ; I2C_AV_Config:u10|I2C_Controller:u0|SD[15]        ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.953      ;
; 0.689 ; I2C_AV_Config:u10|mSetup_ST.0010                  ; I2C_AV_Config:u10|mI2C_GO                         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.955      ;
; 0.713 ; I2C_AV_Config:u10|mI2C_DATA[10]                   ; I2C_AV_Config:u10|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.980      ;
; 0.770 ; I2C_AV_Config:u10|mSetup_ST.0010                  ; I2C_AV_Config:u10|mSetup_ST.0000                  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.036      ;
; 0.779 ; I2C_AV_Config:u10|mSetup_ST.0001                  ; I2C_AV_Config:u10|mSetup_ST.0010                  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.045      ;
; 0.794 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.060      ;
; 0.803 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.069      ;
; 0.812 ; I2C_AV_Config:u10|mSetup_ST.0001                  ; I2C_AV_Config:u10|mI2C_GO                         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.078      ;
; 0.823 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.089      ;
; 0.832 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.098      ;
; 0.844 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.110      ;
; 0.847 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.113      ;
; 0.852 ; I2C_AV_Config:u10|mI2C_DATA[3]                    ; I2C_AV_Config:u10|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.117      ;
; 0.855 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[8]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.121      ;
; 0.857 ; I2C_AV_Config:u10|mI2C_DATA[5]                    ; I2C_AV_Config:u10|I2C_Controller:u0|SD[5]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.011     ; 1.112      ;
; 0.863 ; I2C_AV_Config:u10|mI2C_DATA[9]                    ; I2C_AV_Config:u10|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.010     ; 1.119      ;
; 0.866 ; I2C_AV_Config:u10|LUT_INDEX[5]                    ; I2C_AV_Config:u10|LUT_INDEX[5]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.132      ;
; 0.872 ; I2C_AV_Config:u10|LUT_INDEX[5]                    ; I2C_AV_Config:u10|mI2C_DATA[13]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.138      ;
; 0.884 ; I2C_AV_Config:u10|LUT_INDEX[4]                    ; I2C_AV_Config:u10|mI2C_DATA[2]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.150      ;
; 0.884 ; I2C_AV_Config:u10|LUT_INDEX[4]                    ; I2C_AV_Config:u10|mI2C_DATA[13]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.150      ;
; 0.888 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.154      ;
; 0.895 ; I2C_AV_Config:u10|LUT_INDEX[4]                    ; I2C_AV_Config:u10|LUT_INDEX[4]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.161      ;
; 0.898 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.164      ;
; 0.898 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u10|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.164      ;
; 0.906 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.172      ;
; 0.985 ; I2C_AV_Config:u10|mI2C_DATA[2]                    ; I2C_AV_Config:u10|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.010     ; 1.241      ;
; 0.996 ; I2C_AV_Config:u10|mSetup_ST.0010                  ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.262      ;
; 0.997 ; I2C_AV_Config:u10|mI2C_DATA[4]                    ; I2C_AV_Config:u10|I2C_Controller:u0|SD[4]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.010     ; 1.253      ;
; 1.008 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[8]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.274      ;
; 1.011 ; I2C_AV_Config:u10|mI2C_DATA[6]                    ; I2C_AV_Config:u10|I2C_Controller:u0|SD[6]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.010     ; 1.267      ;
; 1.012 ; I2C_AV_Config:u10|mI2C_DATA[7]                    ; I2C_AV_Config:u10|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.010     ; 1.268      ;
; 1.058 ; I2C_AV_Config:u10|mI2C_DATA[22]                   ; I2C_AV_Config:u10|I2C_Controller:u0|SD[22]        ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.323      ;
; 1.061 ; I2C_AV_Config:u10|mI2C_DATA[1]                    ; I2C_AV_Config:u10|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.327      ;
; 1.075 ; I2C_AV_Config:u10|mI2C_DATA[14]                   ; I2C_AV_Config:u10|I2C_Controller:u0|SD[14]        ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.341      ;
; 1.077 ; I2C_AV_Config:u10|mI2C_DATA[12]                   ; I2C_AV_Config:u10|I2C_Controller:u0|SD[12]        ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.342      ;
; 1.090 ; I2C_AV_Config:u10|mI2C_DATA[13]                   ; I2C_AV_Config:u10|I2C_Controller:u0|SD[13]        ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.011     ; 1.345      ;
; 1.104 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[13]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.370      ;
; 1.128 ; I2C_AV_Config:u10|mI2C_DATA[0]                    ; I2C_AV_Config:u10|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.393      ;
; 1.128 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u10|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.394      ;
; 1.139 ; I2C_AV_Config:u10|mI2C_DATA[11]                   ; I2C_AV_Config:u10|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.011     ; 1.394      ;
; 1.140 ; I2C_AV_Config:u10|LUT_INDEX[4]                    ; I2C_AV_Config:u10|mI2C_DATA[11]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.406      ;
; 1.141 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[6]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.407      ;
; 1.156 ; I2C_AV_Config:u10|mI2C_DATA[8]                    ; I2C_AV_Config:u10|I2C_Controller:u0|SD[8]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.010     ; 1.412      ;
; 1.161 ; I2C_AV_Config:u10|LUT_INDEX[5]                    ; I2C_AV_Config:u10|mI2C_DATA[8]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.427      ;
; 1.179 ; I2C_AV_Config:u10|LUT_INDEX[5]                    ; I2C_AV_Config:u10|mI2C_DATA[4]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.445      ;
; 1.186 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.452      ;
; 1.199 ; I2C_AV_Config:u10|LUT_INDEX[4]                    ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.465      ;
; 1.216 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.481      ;
; 1.219 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|END           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.484      ;
; 1.224 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.489      ;
; 1.227 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.493      ;
; 1.228 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[9]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.494      ;
; 1.230 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|LUT_INDEX[4]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.496      ;
; 1.233 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.499      ;
; 1.238 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[13]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.504      ;
; 1.238 ; I2C_AV_Config:u10|LUT_INDEX[4]                    ; I2C_AV_Config:u10|mI2C_DATA[6]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.504      ;
; 1.242 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.508      ;
; 1.255 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u10|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.520      ;
; 1.256 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u10|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.521      ;
; 1.257 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.523      ;
; 1.263 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u10|I2C_Controller:u0|END           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.528      ;
; 1.264 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[2]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.530      ;
; 1.273 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[15]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.011     ; 1.528      ;
; 1.273 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.539      ;
; 1.281 ; I2C_AV_Config:u10|LUT_INDEX[4]                    ; I2C_AV_Config:u10|LUT_INDEX[5]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.547      ;
; 1.284 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.550      ;
; 1.292 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.558      ;
; 1.295 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u10|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.560      ;
; 1.296 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u10|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.561      ;
; 1.298 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|LUT_INDEX[4]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.564      ;
; 1.300 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u10|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.565      ;
; 1.300 ; I2C_AV_Config:u10|LUT_INDEX[5]                    ; I2C_AV_Config:u10|mI2C_DATA[9]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.566      ;
; 1.301 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|LUT_INDEX[5]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.567      ;
; 1.311 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.577      ;
; 1.313 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.579      ;
; 1.328 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|LUT_INDEX[4]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.594      ;
; 1.332 ; I2C_AV_Config:u10|LUT_INDEX[5]                    ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.598      ;
; 1.335 ; I2C_AV_Config:u10|LUT_INDEX[4]                    ; I2C_AV_Config:u10|mI2C_DATA[8]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.601      ;
; 1.340 ; I2C_AV_Config:u10|LUT_INDEX[5]                    ; I2C_AV_Config:u10|mI2C_DATA[14]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.011     ; 1.595      ;
; 1.354 ; I2C_AV_Config:u10|mI2C_GO                         ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.012     ; 1.608      ;
; 1.354 ; I2C_AV_Config:u10|mI2C_GO                         ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.012     ; 1.608      ;
; 1.354 ; I2C_AV_Config:u10|mI2C_GO                         ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.012     ; 1.608      ;
; 1.354 ; I2C_AV_Config:u10|mI2C_GO                         ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.012     ; 1.608      ;
; 1.354 ; I2C_AV_Config:u10|mI2C_GO                         ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.012     ; 1.608      ;
; 1.354 ; I2C_AV_Config:u10|mI2C_GO                         ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.012     ; 1.608      ;
; 1.355 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.621      ;
; 1.363 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.629      ;
; 1.367 ; I2C_AV_Config:u10|LUT_INDEX[5]                    ; I2C_AV_Config:u10|mI2C_DATA[15]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.011     ; 1.622      ;
; 1.368 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[11]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.634      ;
+-------+---------------------------------------------------+---------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'USB_JTAG:u1|mTCK'                                                                                                                            ;
+-------+----------------------------------+--------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                              ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+--------------------------------------+------------------+------------------+--------------+------------+------------+
; 0.391 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|rCont[0]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|rCont[1]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|rCont[2]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.522 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.788      ;
; 0.522 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[6] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.788      ;
; 0.524 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[6] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[5]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[2] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[1]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.790      ;
; 0.526 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[5] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.792      ;
; 0.526 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[5] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[4]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.792      ;
; 0.529 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[3] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[2]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.795      ;
; 0.530 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[3] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.796      ;
; 0.532 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[4] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.798      ;
; 0.533 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[4] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[3]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.799      ;
; 0.536 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|rCont[2]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.802      ;
; 0.671 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[7] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.937      ;
; 0.672 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[7] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[6]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.938      ;
; 0.849 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|rCont[2]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 1.115      ;
; 0.851 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|rCont[1]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 1.117      ;
; 1.110 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.002      ; 1.378      ;
; 1.251 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.002      ; 1.519      ;
; 1.380 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.002      ; 1.648      ;
; 1.478 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; -0.001     ; 1.743      ;
; 1.478 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; -0.001     ; 1.743      ;
; 1.478 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; -0.001     ; 1.743      ;
; 1.478 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; -0.001     ; 1.743      ;
; 1.478 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[7] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; -0.001     ; 1.743      ;
; 1.478 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; -0.001     ; 1.743      ;
; 1.478 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; -0.001     ; 1.743      ;
; 1.478 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; -0.001     ; 1.743      ;
; 1.645 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; -0.001     ; 1.910      ;
; 1.645 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; -0.001     ; 1.910      ;
; 1.645 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; -0.001     ; 1.910      ;
; 1.645 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; -0.001     ; 1.910      ;
; 1.645 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[7] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; -0.001     ; 1.910      ;
; 1.645 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; -0.001     ; 1.910      ;
; 1.645 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; -0.001     ; 1.910      ;
; 1.645 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; -0.001     ; 1.910      ;
; 1.743 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; -0.001     ; 2.008      ;
; 1.743 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; -0.001     ; 2.008      ;
; 1.743 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; -0.001     ; 2.008      ;
; 1.743 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; -0.001     ; 2.008      ;
; 1.743 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[7] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; -0.001     ; 2.008      ;
; 1.743 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; -0.001     ; 2.008      ;
; 1.743 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; -0.001     ; 2.008      ;
; 1.743 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; -0.001     ; 2.008      ;
+-------+----------------------------------+--------------------------------------+------------------+------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'p1|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                                                                                                ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                             ; To Node                                                                                                                                               ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.391 ; VGA_Controller:u8|oVGA_V_SYNC                                                                                                         ; VGA_Controller:u8|oVGA_V_SYNC                                                                                                                         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.516 ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|address_reg_a[5] ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|out_address_reg_a[5]             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.782      ;
; 0.516 ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|address_reg_a[4] ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|out_address_reg_a[4]             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.782      ;
; 0.520 ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|address_reg_a[0] ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|out_address_reg_a[0]             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.786      ;
; 0.524 ; VGA_OSD_RAM:u9|ADDR_d[2]                                                                                                              ; VGA_OSD_RAM:u9|ADDR_dd[2]                                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.790      ;
; 0.526 ; VGA_OSD_RAM:u9|ADDR_d[0]                                                                                                              ; VGA_OSD_RAM:u9|ADDR_dd[0]                                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.792      ;
; 0.526 ; VGA_OSD_RAM:u9|ADDR_d[1]                                                                                                              ; VGA_OSD_RAM:u9|ADDR_dd[1]                                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.792      ;
; 0.533 ; VGA_Controller:u8|V_Cont[9]                                                                                                           ; VGA_Controller:u8|V_Cont[9]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.799      ;
; 0.534 ; VGA_Controller:u8|V_Cont[9]                                                                                                           ; VGA_Controller:u8|oVGA_V_SYNC                                                                                                                         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.800      ;
; 0.548 ; VGA_Controller:u8|H_Cont[9]                                                                                                           ; VGA_Controller:u8|H_Cont[9]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.814      ;
; 0.649 ; VGA_OSD_RAM:u9|ADDR_dd[2]                                                                                                             ; VGA_OSD_RAM:u9|oRed[9]                                                                                                                                ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.915      ;
; 0.656 ; VGA_Controller:u8|oCoord_X[0]                                                                                                         ; VGA_Controller:u8|oAddress[0]                                                                                                                         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.922      ;
; 0.660 ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|address_reg_a[1] ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|out_address_reg_a[1]             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.926      ;
; 0.675 ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|address_reg_a[2] ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|out_address_reg_a[2]             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.941      ;
; 0.699 ; VGA_Controller:u8|oAddress[18]                                                                                                        ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|address_reg_a[6]                 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.965      ;
; 0.755 ; VGA_Controller:u8|H_Cont[9]                                                                                                           ; VGA_Controller:u8|oCoord_X[9]                                                                                                                         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.021      ;
; 0.767 ; VGA_Controller:u8|oCoord_X[2]                                                                                                         ; VGA_Controller:u8|oAddress[2]                                                                                                                         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.033      ;
; 0.791 ; VGA_Controller:u8|H_Cont[7]                                                                                                           ; VGA_Controller:u8|oVGA_H_SYNC                                                                                                                         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.057      ;
; 0.795 ; VGA_Controller:u8|V_Cont[0]                                                                                                           ; VGA_Controller:u8|V_Cont[0]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.061      ;
; 0.799 ; VGA_Controller:u8|oCoord_X[0]                                                                                                         ; VGA_Controller:u8|oAddress[1]                                                                                                                         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.065      ;
; 0.804 ; VGA_Controller:u8|V_Cont[1]                                                                                                           ; VGA_Controller:u8|V_Cont[1]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.070      ;
; 0.806 ; VGA_Controller:u8|V_Cont[4]                                                                                                           ; VGA_Controller:u8|V_Cont[4]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; VGA_Controller:u8|V_Cont[7]                                                                                                           ; VGA_Controller:u8|V_Cont[7]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; VGA_Controller:u8|V_Cont[2]                                                                                                           ; VGA_Controller:u8|V_Cont[2]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.816 ; VGA_Controller:u8|H_Cont[6]                                                                                                           ; VGA_Controller:u8|H_Cont[6]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.082      ;
; 0.822 ; VGA_Controller:u8|H_Cont[8]                                                                                                           ; VGA_Controller:u8|H_Cont[8]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.088      ;
; 0.824 ; VGA_Controller:u8|H_Cont[4]                                                                                                           ; VGA_Controller:u8|H_Cont[4]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.090      ;
; 0.824 ; VGA_Controller:u8|oCoord_X[1]                                                                                                         ; VGA_Controller:u8|oAddress[1]                                                                                                                         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.090      ;
; 0.827 ; VGA_Controller:u8|V_Cont[8]                                                                                                           ; VGA_Controller:u8|V_Cont[8]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.093      ;
; 0.838 ; VGA_Controller:u8|V_Cont[3]                                                                                                           ; VGA_Controller:u8|V_Cont[3]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; VGA_Controller:u8|H_Cont[1]                                                                                                           ; VGA_Controller:u8|H_Cont[1]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; VGA_Controller:u8|H_Cont[0]                                                                                                           ; VGA_Controller:u8|H_Cont[0]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; VGA_Controller:u8|V_Cont[5]                                                                                                           ; VGA_Controller:u8|V_Cont[5]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; VGA_Controller:u8|V_Cont[6]                                                                                                           ; VGA_Controller:u8|V_Cont[6]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.105      ;
; 0.854 ; VGA_Controller:u8|H_Cont[3]                                                                                                           ; VGA_Controller:u8|H_Cont[3]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.120      ;
; 0.855 ; VGA_Controller:u8|H_Cont[5]                                                                                                           ; VGA_Controller:u8|H_Cont[5]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.121      ;
; 0.868 ; VGA_Controller:u8|H_Cont[7]                                                                                                           ; VGA_Controller:u8|H_Cont[7]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.134      ;
; 0.935 ; VGA_OSD_RAM:u9|ADDR_dd[0]                                                                                                             ; VGA_OSD_RAM:u9|oRed[9]                                                                                                                                ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.201      ;
; 0.947 ; VGA_Controller:u8|oAddress[4]                                                                                                         ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a58~porta_address_reg1 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.053      ; 1.234      ;
; 0.964 ; VGA_Controller:u8|oAddress[7]                                                                                                         ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a58~porta_address_reg4 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.053      ; 1.251      ;
; 0.976 ; VGA_Controller:u8|oAddress[10]                                                                                                        ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a15~porta_address_reg7 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.054      ; 1.264      ;
; 0.978 ; VGA_Controller:u8|oAddress[3]                                                                                                         ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a58~porta_address_reg0 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.053      ; 1.265      ;
; 0.981 ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|address_reg_a[3] ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|out_address_reg_a[3]             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.005     ; 1.242      ;
; 0.983 ; VGA_Controller:u8|oAddress[5]                                                                                                         ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a58~porta_address_reg2 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.053      ; 1.270      ;
; 0.994 ; VGA_Controller:u8|oAddress[9]                                                                                                         ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a58~porta_address_reg6 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.053      ; 1.281      ;
; 1.001 ; VGA_Controller:u8|H_Cont[2]                                                                                                           ; VGA_Controller:u8|H_Cont[2]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.267      ;
; 1.009 ; VGA_Controller:u8|H_Cont[5]                                                                                                           ; VGA_Controller:u8|oCoord_X[5]                                                                                                                         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.275      ;
; 1.020 ; VGA_Controller:u8|V_Cont[0]                                                                                                           ; VGA_Controller:u8|oCoord_Y[0]                                                                                                                         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 1.288      ;
; 1.037 ; VGA_Controller:u8|H_Cont[3]                                                                                                           ; VGA_Controller:u8|oCoord_X[3]                                                                                                                         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.303      ;
; 1.039 ; VGA_Controller:u8|oAddress[11]                                                                                                        ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a15~porta_address_reg8 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.054      ; 1.327      ;
; 1.048 ; VGA_Controller:u8|H_Cont[4]                                                                                                           ; VGA_Controller:u8|oCoord_X[4]                                                                                                                         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.314      ;
; 1.051 ; VGA_Controller:u8|H_Cont[1]                                                                                                           ; VGA_Controller:u8|oCoord_X[1]                                                                                                                         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 1.321      ;
; 1.057 ; VGA_Controller:u8|H_Cont[7]                                                                                                           ; VGA_Controller:u8|oCoord_X[7]                                                                                                                         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.323      ;
; 1.171 ; VGA_Controller:u8|V_Cont[9]                                                                                                           ; VGA_Controller:u8|oCoord_Y[9]                                                                                                                         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.027     ; 1.410      ;
; 1.177 ; VGA_Controller:u8|oCoord_X[2]                                                                                                         ; VGA_Controller:u8|oAddress[3]                                                                                                                         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.443      ;
; 1.178 ; VGA_Controller:u8|V_Cont[0]                                                                                                           ; VGA_Controller:u8|V_Cont[1]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.444      ;
; 1.187 ; VGA_Controller:u8|V_Cont[1]                                                                                                           ; VGA_Controller:u8|V_Cont[2]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.453      ;
; 1.189 ; VGA_Controller:u8|V_Cont[2]                                                                                                           ; VGA_Controller:u8|V_Cont[3]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; VGA_Controller:u8|V_Cont[4]                                                                                                           ; VGA_Controller:u8|V_Cont[5]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.455      ;
; 1.191 ; VGA_Controller:u8|oAddress[8]                                                                                                         ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a58~porta_address_reg5 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.053      ; 1.478      ;
; 1.194 ; VGA_Controller:u8|H_Cont[2]                                                                                                           ; VGA_Controller:u8|oCoord_X[2]                                                                                                                         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 1.464      ;
; 1.199 ; VGA_Controller:u8|H_Cont[6]                                                                                                           ; VGA_Controller:u8|H_Cont[7]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.465      ;
; 1.205 ; VGA_Controller:u8|H_Cont[8]                                                                                                           ; VGA_Controller:u8|H_Cont[9]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.471      ;
; 1.207 ; VGA_Controller:u8|H_Cont[4]                                                                                                           ; VGA_Controller:u8|H_Cont[5]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.473      ;
; 1.213 ; VGA_Controller:u8|V_Cont[8]                                                                                                           ; VGA_Controller:u8|V_Cont[9]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.479      ;
; 1.222 ; VGA_Controller:u8|H_Cont[8]                                                                                                           ; VGA_Controller:u8|H_Cont[1]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.488      ;
; 1.222 ; VGA_Controller:u8|H_Cont[8]                                                                                                           ; VGA_Controller:u8|H_Cont[2]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.488      ;
; 1.222 ; VGA_Controller:u8|H_Cont[8]                                                                                                           ; VGA_Controller:u8|H_Cont[3]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.488      ;
; 1.222 ; VGA_Controller:u8|H_Cont[8]                                                                                                           ; VGA_Controller:u8|H_Cont[4]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.488      ;
; 1.222 ; VGA_Controller:u8|H_Cont[8]                                                                                                           ; VGA_Controller:u8|H_Cont[5]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.488      ;
; 1.222 ; VGA_Controller:u8|H_Cont[8]                                                                                                           ; VGA_Controller:u8|H_Cont[6]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.488      ;
; 1.222 ; VGA_Controller:u8|H_Cont[8]                                                                                                           ; VGA_Controller:u8|H_Cont[7]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.488      ;
; 1.222 ; VGA_Controller:u8|H_Cont[8]                                                                                                           ; VGA_Controller:u8|H_Cont[0]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.488      ;
; 1.224 ; VGA_Controller:u8|V_Cont[3]                                                                                                           ; VGA_Controller:u8|V_Cont[4]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.490      ;
; 1.225 ; VGA_Controller:u8|V_Cont[6]                                                                                                           ; VGA_Controller:u8|V_Cont[7]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.491      ;
; 1.225 ; VGA_Controller:u8|H_Cont[0]                                                                                                           ; VGA_Controller:u8|H_Cont[1]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.491      ;
; 1.225 ; VGA_Controller:u8|V_Cont[5]                                                                                                           ; VGA_Controller:u8|V_Cont[6]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.491      ;
; 1.225 ; VGA_Controller:u8|H_Cont[1]                                                                                                           ; VGA_Controller:u8|H_Cont[2]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.491      ;
; 1.240 ; VGA_Controller:u8|H_Cont[3]                                                                                                           ; VGA_Controller:u8|H_Cont[4]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.506      ;
; 1.241 ; VGA_Controller:u8|oCoord_X[6]                                                                                                         ; VGA_Controller:u8|oAddress[6]                                                                                                                         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 1.511      ;
; 1.241 ; VGA_Controller:u8|H_Cont[8]                                                                                                           ; VGA_Controller:u8|oCoord_X[8]                                                                                                                         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.507      ;
; 1.241 ; VGA_Controller:u8|H_Cont[5]                                                                                                           ; VGA_Controller:u8|H_Cont[6]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.507      ;
; 1.248 ; VGA_Controller:u8|oCoord_X[2]                                                                                                         ; VGA_Controller:u8|oAddress[4]                                                                                                                         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.514      ;
; 1.249 ; VGA_Controller:u8|V_Cont[0]                                                                                                           ; VGA_Controller:u8|V_Cont[2]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.515      ;
; 1.254 ; VGA_Controller:u8|H_Cont[7]                                                                                                           ; VGA_Controller:u8|H_Cont[8]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.520      ;
; 1.256 ; VGA_Controller:u8|oAddress[5]                                                                                                         ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a59~porta_address_reg2 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.052      ; 1.542      ;
; 1.257 ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|address_reg_a[6] ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|out_address_reg_a[6]             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.006     ; 1.517      ;
; 1.258 ; VGA_Controller:u8|V_Cont[1]                                                                                                           ; VGA_Controller:u8|V_Cont[3]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.524      ;
; 1.260 ; VGA_Controller:u8|V_Cont[2]                                                                                                           ; VGA_Controller:u8|V_Cont[4]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.526      ;
; 1.260 ; VGA_Controller:u8|V_Cont[4]                                                                                                           ; VGA_Controller:u8|V_Cont[6]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.526      ;
; 1.264 ; VGA_Controller:u8|oAddress[10]                                                                                                        ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a12~porta_address_reg7 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.052      ; 1.550      ;
; 1.266 ; VGA_Controller:u8|oAddress[7]                                                                                                         ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a59~porta_address_reg4 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.052      ; 1.552      ;
; 1.270 ; VGA_Controller:u8|oAddress[10]                                                                                                        ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a58~porta_address_reg7 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.053      ; 1.557      ;
; 1.270 ; VGA_Controller:u8|H_Cont[6]                                                                                                           ; VGA_Controller:u8|H_Cont[8]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.536      ;
; 1.272 ; VGA_Controller:u8|oAddress[5]                                                                                                         ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a15~porta_address_reg2 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.054      ; 1.560      ;
; 1.273 ; VGA_Controller:u8|oCoord_X[3]                                                                                                         ; VGA_Controller:u8|oAddress[3]                                                                                                                         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.004      ; 1.543      ;
; 1.274 ; VGA_Controller:u8|oCoord_X[0]                                                                                                         ; VGA_Controller:u8|oAddress[2]                                                                                                                         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.540      ;
; 1.275 ; VGA_Controller:u8|H_Cont[6]                                                                                                           ; VGA_Controller:u8|oCoord_X[6]                                                                                                                         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.541      ;
; 1.276 ; VGA_Controller:u8|oAddress[5]                                                                                                         ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a62~porta_address_reg2 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.050      ; 1.560      ;
; 1.278 ; VGA_Controller:u8|oAddress[11]                                                                                                        ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a12~porta_address_reg8 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.052      ; 1.564      ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'AUDIO_DAC:u11|LRCK_4X'                                                                                                                                           ;
+-------+-------------------------------------------------+---------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                         ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+---------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.525 ; AUDIO_DAC:u11|FLASH_Cont[19]                    ; AUDIO_DAC:u11|FLASH_Cont[19]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.791      ;
; 0.803 ; AUDIO_DAC:u11|FLASH_Cont[1]                     ; AUDIO_DAC:u11|FLASH_Cont[1]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.069      ;
; 0.805 ; AUDIO_DAC:u11|FLASH_Cont[9]                     ; AUDIO_DAC:u11|FLASH_Cont[9]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.071      ;
; 0.807 ; AUDIO_DAC:u11|FLASH_Cont[10]                    ; AUDIO_DAC:u11|FLASH_Cont[10]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.073      ;
; 0.807 ; AUDIO_DAC:u11|FLASH_Cont[11]                    ; AUDIO_DAC:u11|FLASH_Cont[11]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.073      ;
; 0.809 ; AUDIO_DAC:u11|FLASH_Cont[3]                     ; AUDIO_DAC:u11|FLASH_Cont[3]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.075      ;
; 0.810 ; AUDIO_DAC:u11|FLASH_Cont[5]                     ; AUDIO_DAC:u11|FLASH_Cont[5]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.076      ;
; 0.813 ; AUDIO_DAC:u11|FLASH_Cont[14]                    ; AUDIO_DAC:u11|FLASH_Cont[14]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.079      ;
; 0.818 ; AUDIO_DAC:u11|FLASH_Cont[17]                    ; AUDIO_DAC:u11|FLASH_Cont[17]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.084      ;
; 0.838 ; AUDIO_DAC:u11|FLASH_Cont[16]                    ; AUDIO_DAC:u11|FLASH_Cont[16]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.104      ;
; 0.843 ; AUDIO_DAC:u11|FLASH_Cont[2]                     ; AUDIO_DAC:u11|FLASH_Cont[2]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.109      ;
; 0.845 ; AUDIO_DAC:u11|FLASH_Cont[0]                     ; AUDIO_DAC:u11|FLASH_Cont[0]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.111      ;
; 0.984 ; AUDIO_DAC:u11|FLASH_Cont[12]                    ; AUDIO_DAC:u11|FLASH_Cont[12]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.250      ;
; 0.986 ; AUDIO_DAC:u11|FLASH_Cont[15]                    ; AUDIO_DAC:u11|FLASH_Cont[15]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.252      ;
; 0.989 ; AUDIO_DAC:u11|FLASH_Cont[13]                    ; AUDIO_DAC:u11|FLASH_Cont[13]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.255      ;
; 0.997 ; AUDIO_DAC:u11|FLASH_Cont[6]                     ; AUDIO_DAC:u11|FLASH_Cont[6]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.263      ;
; 1.015 ; AUDIO_DAC:u11|FLASH_Cont[7]                     ; AUDIO_DAC:u11|FLASH_Cont[7]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.281      ;
; 1.032 ; AUDIO_DAC:u11|FLASH_Cont[8]                     ; AUDIO_DAC:u11|FLASH_Cont[8]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.298      ;
; 1.085 ; Multi_Flash:u2|Flash_Multiplexer:u0|mFL_DATA[5] ; AUDIO_DAC:u11|FLASH_Out_Tmp[13] ; OSC_50                ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.292     ; 1.059      ;
; 1.190 ; AUDIO_DAC:u11|FLASH_Cont[10]                    ; AUDIO_DAC:u11|FLASH_Cont[11]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.456      ;
; 1.190 ; AUDIO_DAC:u11|FLASH_Cont[11]                    ; AUDIO_DAC:u11|FLASH_Cont[12]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.456      ;
; 1.192 ; AUDIO_DAC:u11|FLASH_Cont[3]                     ; AUDIO_DAC:u11|FLASH_Cont[4]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.458      ;
; 1.193 ; AUDIO_DAC:u11|FLASH_Cont[5]                     ; AUDIO_DAC:u11|FLASH_Cont[6]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.459      ;
; 1.196 ; AUDIO_DAC:u11|FLASH_Cont[14]                    ; AUDIO_DAC:u11|FLASH_Cont[15]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.462      ;
; 1.218 ; AUDIO_DAC:u11|FLASH_Cont[4]                     ; AUDIO_DAC:u11|FLASH_Cont[4]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.484      ;
; 1.224 ; AUDIO_DAC:u11|FLASH_Cont[16]                    ; AUDIO_DAC:u11|FLASH_Cont[17]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.490      ;
; 1.229 ; AUDIO_DAC:u11|FLASH_Cont[2]                     ; AUDIO_DAC:u11|FLASH_Cont[3]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.495      ;
; 1.231 ; AUDIO_DAC:u11|FLASH_Cont[0]                     ; AUDIO_DAC:u11|FLASH_Cont[1]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.497      ;
; 1.259 ; AUDIO_DAC:u11|FLASH_Cont[18]                    ; AUDIO_DAC:u11|FLASH_Cont[18]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.525      ;
; 1.261 ; AUDIO_DAC:u11|FLASH_Cont[11]                    ; AUDIO_DAC:u11|FLASH_Cont[13]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.527      ;
; 1.261 ; AUDIO_DAC:u11|FLASH_Cont[10]                    ; AUDIO_DAC:u11|FLASH_Cont[12]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.527      ;
; 1.263 ; AUDIO_DAC:u11|FLASH_Cont[3]                     ; AUDIO_DAC:u11|FLASH_Cont[5]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.529      ;
; 1.264 ; AUDIO_DAC:u11|FLASH_Cont[5]                     ; AUDIO_DAC:u11|FLASH_Cont[7]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.530      ;
; 1.267 ; AUDIO_DAC:u11|FLASH_Cont[14]                    ; AUDIO_DAC:u11|FLASH_Cont[16]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.533      ;
; 1.271 ; Multi_Flash:u2|Flash_Multiplexer:u0|mFL_DATA[5] ; AUDIO_DAC:u11|FLASH_Out_Tmp[5]  ; OSC_50                ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.292     ; 1.245      ;
; 1.278 ; AUDIO_DAC:u11|FLASH_Cont[1]                     ; AUDIO_DAC:u11|FLASH_Cont[2]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.544      ;
; 1.290 ; AUDIO_DAC:u11|FLASH_Cont[9]                     ; AUDIO_DAC:u11|FLASH_Cont[10]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.010     ; 1.546      ;
; 1.293 ; AUDIO_DAC:u11|FLASH_Cont[17]                    ; AUDIO_DAC:u11|FLASH_Cont[18]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.559      ;
; 1.300 ; AUDIO_DAC:u11|FLASH_Cont[2]                     ; AUDIO_DAC:u11|FLASH_Cont[4]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.566      ;
; 1.332 ; AUDIO_DAC:u11|FLASH_Cont[11]                    ; AUDIO_DAC:u11|FLASH_Cont[14]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.598      ;
; 1.332 ; AUDIO_DAC:u11|FLASH_Cont[10]                    ; AUDIO_DAC:u11|FLASH_Cont[13]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.598      ;
; 1.334 ; AUDIO_DAC:u11|FLASH_Cont[3]                     ; AUDIO_DAC:u11|FLASH_Cont[6]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.600      ;
; 1.335 ; AUDIO_DAC:u11|FLASH_Cont[5]                     ; AUDIO_DAC:u11|FLASH_Cont[8]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.601      ;
; 1.338 ; AUDIO_DAC:u11|FLASH_Cont[14]                    ; AUDIO_DAC:u11|FLASH_Cont[17]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.604      ;
; 1.349 ; AUDIO_DAC:u11|FLASH_Cont[1]                     ; AUDIO_DAC:u11|FLASH_Cont[3]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.615      ;
; 1.361 ; AUDIO_DAC:u11|FLASH_Cont[9]                     ; AUDIO_DAC:u11|FLASH_Cont[11]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.010     ; 1.617      ;
; 1.364 ; AUDIO_DAC:u11|FLASH_Cont[17]                    ; AUDIO_DAC:u11|FLASH_Cont[19]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.630      ;
; 1.367 ; AUDIO_DAC:u11|FLASH_Cont[12]                    ; AUDIO_DAC:u11|FLASH_Cont[13]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.633      ;
; 1.369 ; AUDIO_DAC:u11|FLASH_Cont[15]                    ; AUDIO_DAC:u11|FLASH_Cont[16]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.635      ;
; 1.371 ; AUDIO_DAC:u11|FLASH_Cont[2]                     ; AUDIO_DAC:u11|FLASH_Cont[5]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.637      ;
; 1.372 ; AUDIO_DAC:u11|FLASH_Cont[13]                    ; AUDIO_DAC:u11|FLASH_Cont[14]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.638      ;
; 1.380 ; AUDIO_DAC:u11|FLASH_Cont[6]                     ; AUDIO_DAC:u11|FLASH_Cont[7]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.646      ;
; 1.383 ; AUDIO_DAC:u11|FLASH_Cont[16]                    ; AUDIO_DAC:u11|FLASH_Cont[18]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.649      ;
; 1.390 ; AUDIO_DAC:u11|FLASH_Cont[0]                     ; AUDIO_DAC:u11|FLASH_Cont[2]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.656      ;
; 1.394 ; CMD_Decode:u5|oFL_Select[1]                     ; AUDIO_DAC:u11|FLASH_Out_Tmp[3]  ; OSC_50                ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.263     ; 1.397      ;
; 1.394 ; CMD_Decode:u5|oFL_Select[1]                     ; AUDIO_DAC:u11|FLASH_Out_Tmp[0]  ; OSC_50                ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.263     ; 1.397      ;
; 1.401 ; AUDIO_DAC:u11|FLASH_Cont[7]                     ; AUDIO_DAC:u11|FLASH_Cont[8]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.667      ;
; 1.403 ; AUDIO_DAC:u11|FLASH_Cont[11]                    ; AUDIO_DAC:u11|FLASH_Cont[15]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.669      ;
; 1.403 ; AUDIO_DAC:u11|FLASH_Cont[10]                    ; AUDIO_DAC:u11|FLASH_Cont[14]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.669      ;
; 1.405 ; AUDIO_DAC:u11|FLASH_Cont[3]                     ; AUDIO_DAC:u11|FLASH_Cont[7]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.671      ;
; 1.406 ; AUDIO_DAC:u11|FLASH_Cont[5]                     ; AUDIO_DAC:u11|FLASH_Cont[9]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.672      ;
; 1.418 ; AUDIO_DAC:u11|FLASH_Cont[8]                     ; AUDIO_DAC:u11|FLASH_Cont[9]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.684      ;
; 1.420 ; AUDIO_DAC:u11|FLASH_Cont[1]                     ; AUDIO_DAC:u11|FLASH_Cont[4]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.686      ;
; 1.432 ; AUDIO_DAC:u11|FLASH_Cont[9]                     ; AUDIO_DAC:u11|FLASH_Cont[12]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.010     ; 1.688      ;
; 1.438 ; AUDIO_DAC:u11|FLASH_Cont[12]                    ; AUDIO_DAC:u11|FLASH_Cont[14]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.704      ;
; 1.440 ; AUDIO_DAC:u11|FLASH_Cont[15]                    ; AUDIO_DAC:u11|FLASH_Cont[17]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.706      ;
; 1.442 ; AUDIO_DAC:u11|FLASH_Cont[2]                     ; AUDIO_DAC:u11|FLASH_Cont[6]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.708      ;
; 1.443 ; AUDIO_DAC:u11|FLASH_Cont[13]                    ; AUDIO_DAC:u11|FLASH_Cont[15]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.709      ;
; 1.451 ; AUDIO_DAC:u11|FLASH_Cont[6]                     ; AUDIO_DAC:u11|FLASH_Cont[8]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.717      ;
; 1.454 ; AUDIO_DAC:u11|FLASH_Cont[16]                    ; AUDIO_DAC:u11|FLASH_Cont[19]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.720      ;
; 1.461 ; AUDIO_DAC:u11|FLASH_Cont[0]                     ; AUDIO_DAC:u11|FLASH_Cont[3]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.727      ;
; 1.472 ; AUDIO_DAC:u11|FLASH_Cont[7]                     ; AUDIO_DAC:u11|FLASH_Cont[9]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.738      ;
; 1.474 ; AUDIO_DAC:u11|FLASH_Cont[11]                    ; AUDIO_DAC:u11|FLASH_Cont[16]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.740      ;
; 1.474 ; AUDIO_DAC:u11|FLASH_Cont[10]                    ; AUDIO_DAC:u11|FLASH_Cont[15]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.740      ;
; 1.476 ; AUDIO_DAC:u11|FLASH_Cont[3]                     ; AUDIO_DAC:u11|FLASH_Cont[8]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.742      ;
; 1.491 ; AUDIO_DAC:u11|FLASH_Cont[1]                     ; AUDIO_DAC:u11|FLASH_Cont[5]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.757      ;
; 1.497 ; AUDIO_DAC:u11|FLASH_Cont[14]                    ; AUDIO_DAC:u11|FLASH_Cont[18]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.763      ;
; 1.503 ; AUDIO_DAC:u11|FLASH_Cont[9]                     ; AUDIO_DAC:u11|FLASH_Cont[13]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.010     ; 1.759      ;
; 1.509 ; AUDIO_DAC:u11|FLASH_Cont[12]                    ; AUDIO_DAC:u11|FLASH_Cont[15]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.775      ;
; 1.513 ; AUDIO_DAC:u11|FLASH_Cont[2]                     ; AUDIO_DAC:u11|FLASH_Cont[7]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.779      ;
; 1.514 ; AUDIO_DAC:u11|FLASH_Cont[13]                    ; AUDIO_DAC:u11|FLASH_Cont[16]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.780      ;
; 1.522 ; AUDIO_DAC:u11|FLASH_Cont[6]                     ; AUDIO_DAC:u11|FLASH_Cont[9]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.788      ;
; 1.532 ; AUDIO_DAC:u11|FLASH_Cont[0]                     ; AUDIO_DAC:u11|FLASH_Cont[4]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.798      ;
; 1.541 ; CMD_Decode:u5|oFL_Select[1]                     ; AUDIO_DAC:u11|FLASH_Out_Tmp[1]  ; OSC_50                ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.263     ; 1.544      ;
; 1.545 ; AUDIO_DAC:u11|FLASH_Cont[11]                    ; AUDIO_DAC:u11|FLASH_Cont[17]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.811      ;
; 1.545 ; AUDIO_DAC:u11|FLASH_Cont[10]                    ; AUDIO_DAC:u11|FLASH_Cont[16]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.811      ;
; 1.547 ; AUDIO_DAC:u11|FLASH_Cont[3]                     ; AUDIO_DAC:u11|FLASH_Cont[9]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.813      ;
; 1.562 ; AUDIO_DAC:u11|FLASH_Cont[5]                     ; AUDIO_DAC:u11|FLASH_Cont[10]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.010     ; 1.818      ;
; 1.562 ; AUDIO_DAC:u11|FLASH_Cont[1]                     ; AUDIO_DAC:u11|FLASH_Cont[6]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.828      ;
; 1.568 ; AUDIO_DAC:u11|FLASH_Cont[14]                    ; AUDIO_DAC:u11|FLASH_Cont[19]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.834      ;
; 1.574 ; AUDIO_DAC:u11|FLASH_Cont[9]                     ; AUDIO_DAC:u11|FLASH_Cont[14]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.010     ; 1.830      ;
; 1.574 ; AUDIO_DAC:u11|FLASH_Cont[8]                     ; AUDIO_DAC:u11|FLASH_Cont[10]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.010     ; 1.830      ;
; 1.577 ; CMD_Decode:u5|oFL_Select[1]                     ; AUDIO_DAC:u11|FLASH_Out_Tmp[11] ; OSC_50                ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.263     ; 1.580      ;
; 1.580 ; AUDIO_DAC:u11|FLASH_Cont[12]                    ; AUDIO_DAC:u11|FLASH_Cont[16]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.846      ;
; 1.584 ; AUDIO_DAC:u11|FLASH_Cont[2]                     ; AUDIO_DAC:u11|FLASH_Cont[8]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.850      ;
; 1.585 ; AUDIO_DAC:u11|FLASH_Cont[13]                    ; AUDIO_DAC:u11|FLASH_Cont[17]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.851      ;
; 1.599 ; AUDIO_DAC:u11|FLASH_Cont[15]                    ; AUDIO_DAC:u11|FLASH_Cont[18]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.865      ;
; 1.601 ; AUDIO_DAC:u11|FLASH_Cont[4]                     ; AUDIO_DAC:u11|FLASH_Cont[5]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.867      ;
; 1.603 ; AUDIO_DAC:u11|FLASH_Cont[0]                     ; AUDIO_DAC:u11|FLASH_Cont[5]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 1.869      ;
; 1.608 ; CMD_Decode:u5|oFL_Select[1]                     ; AUDIO_DAC:u11|FLASH_Out_Tmp[8]  ; OSC_50                ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.263     ; 1.611      ;
+-------+-------------------------------------------------+---------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'AUDIO_DAC:u11|LRCK_1X'                                                                                                               ;
+-------+---------------------------+---------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.828 ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.094      ;
; 0.828 ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.094      ;
; 0.829 ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.095      ;
; 0.856 ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.122      ;
; 0.858 ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.124      ;
; 1.010 ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.276      ;
; 1.211 ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.477      ;
; 1.212 ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.478      ;
; 1.242 ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.508      ;
; 1.244 ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.510      ;
; 1.282 ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.548      ;
; 1.283 ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.549      ;
; 1.313 ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.579      ;
; 1.344 ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.610      ;
; 1.344 ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.610      ;
; 1.344 ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.610      ;
; 1.344 ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.610      ;
; 1.344 ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.610      ;
; 1.353 ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.619      ;
; 1.354 ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.620      ;
; 1.384 ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.650      ;
; 1.393 ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.659      ;
; 1.424 ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.690      ;
; 1.455 ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.721      ;
; 1.464 ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.730      ;
; 1.495 ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.761      ;
; 1.515 ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.781      ;
; 1.515 ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.781      ;
; 1.515 ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.781      ;
; 1.515 ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.781      ;
; 1.596 ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.862      ;
; 1.596 ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.862      ;
; 1.596 ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.862      ;
; 1.737 ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 2.003      ;
; 1.737 ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 2.003      ;
; 1.908 ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 2.174      ;
+-------+---------------------------+---------------------------+-----------------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'AUDIO_DAC:u11|LRCK_2X'                                                                                                                       ;
+-------+---------------------------------+-----------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                     ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+-----------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 1.208 ; AUDIO_DAC:u11|FLASH_Out_Tmp[4]  ; AUDIO_DAC:u11|FLASH_Out[4]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.196     ; 0.778      ;
; 1.216 ; AUDIO_DAC:u11|FLASH_Out_Tmp[6]  ; AUDIO_DAC:u11|FLASH_Out[6]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.196     ; 0.786      ;
; 1.217 ; AUDIO_DAC:u11|FLASH_Out_Tmp[7]  ; AUDIO_DAC:u11|FLASH_Out[7]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.196     ; 0.787      ;
; 1.356 ; AUDIO_DAC:u11|FLASH_Out_Tmp[3]  ; AUDIO_DAC:u11|FLASH_Out[3]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.196     ; 0.926      ;
; 1.356 ; AUDIO_DAC:u11|FLASH_Out_Tmp[0]  ; AUDIO_DAC:u11|FLASH_Out[0]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.196     ; 0.926      ;
; 1.360 ; AUDIO_DAC:u11|FLASH_Out_Tmp[5]  ; AUDIO_DAC:u11|FLASH_Out[5]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.196     ; 0.930      ;
; 1.360 ; AUDIO_DAC:u11|FLASH_Out_Tmp[1]  ; AUDIO_DAC:u11|FLASH_Out[1]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.196     ; 0.930      ;
; 1.361 ; AUDIO_DAC:u11|FLASH_Out_Tmp[2]  ; AUDIO_DAC:u11|FLASH_Out[2]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.196     ; 0.931      ;
; 1.404 ; AUDIO_DAC:u11|FLASH_Out_Tmp[8]  ; AUDIO_DAC:u11|FLASH_Out[8]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.196     ; 0.974      ;
; 1.424 ; AUDIO_DAC:u11|FLASH_Out_Tmp[10] ; AUDIO_DAC:u11|FLASH_Out[10] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.196     ; 0.994      ;
; 1.498 ; AUDIO_DAC:u11|FLASH_Out_Tmp[15] ; AUDIO_DAC:u11|FLASH_Out[15] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.196     ; 1.068      ;
; 1.504 ; AUDIO_DAC:u11|FLASH_Out_Tmp[12] ; AUDIO_DAC:u11|FLASH_Out[12] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.196     ; 1.074      ;
; 1.533 ; AUDIO_DAC:u11|FLASH_Out_Tmp[14] ; AUDIO_DAC:u11|FLASH_Out[14] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.196     ; 1.103      ;
; 1.534 ; AUDIO_DAC:u11|FLASH_Out_Tmp[9]  ; AUDIO_DAC:u11|FLASH_Out[9]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.196     ; 1.104      ;
; 1.541 ; AUDIO_DAC:u11|FLASH_Out_Tmp[11] ; AUDIO_DAC:u11|FLASH_Out[11] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.196     ; 1.111      ;
; 1.551 ; AUDIO_DAC:u11|FLASH_Out_Tmp[13] ; AUDIO_DAC:u11|FLASH_Out[13] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.196     ; 1.121      ;
+-------+---------------------------------+-----------------------------+-----------------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'TCK'                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; TCK   ; Rise       ; TCK                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_JTAG:u1|JTAG_TRANS:u1|TDO                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_JTAG:u1|JTAG_TRANS:u1|TDO                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_JTAG:u1|JTAG_TRANS:u1|oTxD_Done                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_JTAG:u1|JTAG_TRANS:u1|oTxD_Done                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; TCK|combout                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; TCK|combout                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; p0|CLK_LOCK_altclkctrl_tb8_component|clkctrl1|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; p0|CLK_LOCK_altclkctrl_tb8_component|clkctrl1|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; p0|CLK_LOCK_altclkctrl_tb8_component|clkctrl1|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; p0|CLK_LOCK_altclkctrl_tb8_component|clkctrl1|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; u1|u1|TDO|clk                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; u1|u1|TDO|clk                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; u1|u1|oTxD_Done|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; u1|u1|oTxD_Done|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; u1|u1|rCont[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; u1|u1|rCont[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; u1|u1|rCont[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; u1|u1|rCont[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; u1|u1|rCont[2]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; u1|u1|rCont[2]|clk                                     ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'I2C_AV_Config:u10|mI2C_CTRL_CLK'                                                                                            ;
+--------+--------------+----------------+------------------+---------------------------------+------------+---------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                            ;
+--------+--------------+----------------+------------------+---------------------------------+------------+---------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[22]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[22]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|LUT_INDEX[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|LUT_INDEX[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|LUT_INDEX[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|LUT_INDEX[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[14]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[14]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[15]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[15]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[22]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[22]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[7]                    ;
+--------+--------------+----------------+------------------+---------------------------------+------------+---------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'AUDIO_DAC:u11|LRCK_4X'                                                                          ;
+--------+--------------+----------------+------------------+-----------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-----------------------+------------+---------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[10]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[10]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[11]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[11]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[12]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[12]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[13]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[13]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[14]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[14]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[15]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[15]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[16]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[16]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[17]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[17]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[18]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[18]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[19]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[19]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[8]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[8]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[9]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[9]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[10]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[10]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[11]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[11]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[12]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[12]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[13]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[13]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[14]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[14]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[15]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[15]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[16]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[16]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[17]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[17]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[18]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[18]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[19]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[19]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[3]|clk           ;
+--------+--------------+----------------+------------------+-----------------------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'USB_JTAG:u1|mTCK'                                                                               ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rCont[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rCont[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rCont[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rCont[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rCont[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rCont[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[7]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|mTCK|regout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|mTCK|regout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|mTCK~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|mTCK~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|mTCK~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|mTCK~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_Ready|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_Ready|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rCont[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rCont[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rCont[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rCont[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rCont[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rCont[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[3]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[3]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[4]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[4]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[5]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[5]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[6]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[6]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[7]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[7]|clk                   ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'AUDIO_DAC:u11|LRCK_2X'                                                                       ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[12]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[12]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[13]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[13]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[14]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[14]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[15]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[15]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[8]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[8]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[9]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[9]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[10]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[10]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[11]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[11]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[12]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[12]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[13]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[13]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[14]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[14]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[15]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[15]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[8]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[8]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[9]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[9]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|LRCK_2X|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|LRCK_2X|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|LRCK_2X~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|LRCK_2X~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|LRCK_2X~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|LRCK_2X~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'AUDIO_DAC:u11|LRCK_1X'                                                                       ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[5]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|LRCK_1X|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|LRCK_1X|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|LRCK_1X~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|LRCK_1X~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|LRCK_1X~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|LRCK_1X~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[5]|clk          ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'AUDIO_DAC:u11|oAUD_BCK'                                                                        ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|oAUD_BCK ; Fall       ; AUDIO_DAC:u11|SEL_Cont[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|oAUD_BCK ; Fall       ; AUDIO_DAC:u11|SEL_Cont[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|oAUD_BCK ; Fall       ; AUDIO_DAC:u11|SEL_Cont[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|oAUD_BCK ; Fall       ; AUDIO_DAC:u11|SEL_Cont[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|oAUD_BCK ; Fall       ; AUDIO_DAC:u11|SEL_Cont[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|oAUD_BCK ; Fall       ; AUDIO_DAC:u11|SEL_Cont[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|oAUD_BCK ; Fall       ; AUDIO_DAC:u11|SEL_Cont[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|oAUD_BCK ; Fall       ; AUDIO_DAC:u11|SEL_Cont[3]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|SEL_Cont[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|SEL_Cont[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|SEL_Cont[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|SEL_Cont[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|SEL_Cont[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|SEL_Cont[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|SEL_Cont[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|SEL_Cont[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|oAUD_BCK|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|oAUD_BCK|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|oAUD_BCK~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|oAUD_BCK~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|oAUD_BCK~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|oAUD_BCK~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'OSC_50'                                                                   ;
+-------+--------------+----------------+------------------+--------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+--------+------------+---------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[0]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[0]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[10] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[10] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[11] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[11] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[12] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[12] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[13] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[13] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[14] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[14] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[15] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[15] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[16] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[16] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[17] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[17] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[18] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[18] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[19] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[19] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[1]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[1]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[20] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[20] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[21] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[21] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[22] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[22] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[23] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[23] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[24] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[24] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[25] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[25] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[26] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[26] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[27] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[27] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[28] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[28] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[29] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[29] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[2]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[2]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[30] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[30] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[31] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[31] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[32] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[32] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[33] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[33] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[34] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[34] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[35] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[35] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[36] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[36] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[37] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[37] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[38] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[38] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[39] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[39] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[3]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[3]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[40] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[40] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[41] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[41] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[42] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[42] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[43] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[43] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[44] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[44] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[45] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[45] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[46] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[46] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[47] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[47] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[48] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[48] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[49] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[49] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[4]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[4]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[50] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[50] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[51] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[51] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[52] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[52] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[53] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[53] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[54] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[54] ;
+-------+--------------+----------------+------------------+--------+------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[0]'                                                                                                                                                                                                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                                                                                                                                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0                     ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0                     ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0~PORTADATAOUT1       ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0~PORTADATAOUT1       ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0~PORTADATAOUT2       ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0~PORTADATAOUT2       ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0~PORTADATAOUT3       ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0~PORTADATAOUT3       ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0~PORTADATAOUT4       ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0~PORTADATAOUT4       ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0~PORTADATAOUT5       ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0~PORTADATAOUT5       ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0~PORTADATAOUT6       ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0~PORTADATAOUT6       ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0~PORTADATAOUT7       ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0~PORTADATAOUT7       ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0~porta_address_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0~porta_address_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0~porta_address_reg1  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0~porta_address_reg1  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0~porta_address_reg2  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0~porta_address_reg2  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0~porta_address_reg3  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0~porta_address_reg3  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0~porta_address_reg4  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0~porta_address_reg4  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0~porta_address_reg5  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0~porta_address_reg5  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0~porta_address_reg6  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0~porta_address_reg6  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0~porta_address_reg7  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0~porta_address_reg7  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0~porta_address_reg8  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0~porta_address_reg8  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a1                     ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a1                     ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10                    ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10                    ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10~PORTADATAOUT1      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10~PORTADATAOUT1      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10~PORTADATAOUT2      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10~PORTADATAOUT2      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10~PORTADATAOUT3      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10~PORTADATAOUT3      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10~PORTADATAOUT4      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10~PORTADATAOUT4      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10~PORTADATAOUT5      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10~PORTADATAOUT5      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10~PORTADATAOUT6      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10~PORTADATAOUT6      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10~PORTADATAOUT7      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10~PORTADATAOUT7      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10~porta_address_reg0 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10~porta_address_reg0 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10~porta_address_reg1 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10~porta_address_reg1 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10~porta_address_reg2 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10~porta_address_reg2 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10~porta_address_reg3 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10~porta_address_reg3 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10~porta_address_reg4 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10~porta_address_reg4 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10~porta_address_reg5 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10~porta_address_reg5 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10~porta_address_reg6 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10~porta_address_reg6 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10~porta_address_reg7 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10~porta_address_reg7 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10~porta_address_reg8 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10~porta_address_reg8 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a11                    ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a11                    ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a11~PORTADATAOUT1      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a11~PORTADATAOUT1      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a11~PORTADATAOUT2      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a11~PORTADATAOUT2      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a11~PORTADATAOUT3      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a11~PORTADATAOUT3      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a11~PORTADATAOUT4      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a11~PORTADATAOUT4      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a11~PORTADATAOUT5      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a11~PORTADATAOUT5      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a11~PORTADATAOUT6      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a11~PORTADATAOUT6      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a11~PORTADATAOUT7      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a11~PORTADATAOUT7      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a11~porta_address_reg0 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a11~porta_address_reg0 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a11~porta_address_reg1 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a11~porta_address_reg1 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a11~porta_address_reg2 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a11~porta_address_reg2 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a11~porta_address_reg3 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a11~porta_address_reg3 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a11~porta_address_reg4 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a11~porta_address_reg4 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a11~porta_address_reg5 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a11~porta_address_reg5 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a11~porta_address_reg6 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a11~porta_address_reg6 ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'OSC_27'                                                                           ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------+
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; OSC_27 ; Rise       ; OSC_27|combout                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; OSC_27 ; Rise       ; p1|altpll_component|pll|clk[0]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; OSC_27 ; Rise       ; p1|altpll_component|pll|clk[1]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; OSC_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; OSC_27 ; Rise       ; OSC_27|combout                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; OSC_27 ; Rise       ; p1|altpll_component|pll|clk[0]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; OSC_27 ; Rise       ; p1|altpll_component|pll|clk[1]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; OSC_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 34.657 ; 37.037       ; 2.380          ; Port Rate        ; OSC_27 ; Rise       ; OSC_27                           ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[1]'                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|BCK_DIV[0]                   ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|BCK_DIV[1]                   ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|BCK_DIV[2]                   ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X                      ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[0]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[1]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[2]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[3]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[4]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[5]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[6]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[7]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[8]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X                      ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[0]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[1]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[2]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[3]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[4]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[5]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[6]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[7]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X                      ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[0]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[1]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[2]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[3]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[4]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[5]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[6]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|oAUD_BCK                     ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|BCK_DIV[0]                   ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|BCK_DIV[1]                   ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|BCK_DIV[2]                   ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X                      ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[0]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[1]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[2]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[3]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[4]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[5]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[6]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[7]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[8]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X                      ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[0]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[1]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[2]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[3]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[4]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[5]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[6]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[7]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X                      ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[0]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[1]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[2]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[3]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[4]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[5]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[6]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|oAUD_BCK                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|outclk   ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|BCK_DIV[0]|clk                         ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|BCK_DIV[1]|clk                         ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|BCK_DIV[2]|clk                         ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_1X_DIV[0]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_1X_DIV[1]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_1X_DIV[2]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_1X_DIV[3]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_1X_DIV[4]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_1X_DIV[5]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_1X_DIV[6]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_1X_DIV[7]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_1X_DIV[8]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_1X|clk                            ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_2X_DIV[0]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_2X_DIV[1]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_2X_DIV[2]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_2X_DIV[3]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_2X_DIV[4]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_2X_DIV[5]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_2X_DIV[6]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_2X_DIV[7]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_2X|clk                            ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_4X_DIV[0]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_4X_DIV[1]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_4X_DIV[2]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_4X_DIV[3]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_4X_DIV[4]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_4X_DIV[5]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_4X_DIV[6]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_4X|clk                            ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|oAUD_BCK|clk                           ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|outclk   ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|BCK_DIV[0]|clk                         ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|BCK_DIV[1]|clk                         ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|BCK_DIV[2]|clk                         ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                   ;
+--------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port    ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+--------------+---------------------------------+-------+-------+------------+---------------------------------+
; I2C_SDAT     ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 6.375 ; 6.375 ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ;
; KEY[*]       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 7.047 ; 7.047 ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ;
;  KEY[0]      ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 7.047 ; 7.047 ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ;
; DRAM_DQ[*]   ; OSC_50                          ; 3.580 ; 3.580 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[0]  ; OSC_50                          ; 3.141 ; 3.141 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[1]  ; OSC_50                          ; 2.868 ; 2.868 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[2]  ; OSC_50                          ; 3.180 ; 3.180 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[3]  ; OSC_50                          ; 3.293 ; 3.293 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[4]  ; OSC_50                          ; 2.801 ; 2.801 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[5]  ; OSC_50                          ; 2.841 ; 2.841 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[6]  ; OSC_50                          ; 3.162 ; 3.162 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[7]  ; OSC_50                          ; 3.212 ; 3.212 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[8]  ; OSC_50                          ; 3.152 ; 3.152 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[9]  ; OSC_50                          ; 3.216 ; 3.216 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[10] ; OSC_50                          ; 3.204 ; 3.204 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[11] ; OSC_50                          ; 3.188 ; 3.188 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[12] ; OSC_50                          ; 3.479 ; 3.479 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[13] ; OSC_50                          ; 3.580 ; 3.580 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[14] ; OSC_50                          ; 3.202 ; 3.202 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[15] ; OSC_50                          ; 3.482 ; 3.482 ; Rise       ; OSC_50                          ;
; FL_DQ[*]     ; OSC_50                          ; 4.596 ; 4.596 ; Rise       ; OSC_50                          ;
;  FL_DQ[0]    ; OSC_50                          ; 4.109 ; 4.109 ; Rise       ; OSC_50                          ;
;  FL_DQ[1]    ; OSC_50                          ; 4.591 ; 4.591 ; Rise       ; OSC_50                          ;
;  FL_DQ[2]    ; OSC_50                          ; 4.480 ; 4.480 ; Rise       ; OSC_50                          ;
;  FL_DQ[3]    ; OSC_50                          ; 4.515 ; 4.515 ; Rise       ; OSC_50                          ;
;  FL_DQ[4]    ; OSC_50                          ; 4.388 ; 4.388 ; Rise       ; OSC_50                          ;
;  FL_DQ[5]    ; OSC_50                          ; 4.397 ; 4.397 ; Rise       ; OSC_50                          ;
;  FL_DQ[6]    ; OSC_50                          ; 4.499 ; 4.499 ; Rise       ; OSC_50                          ;
;  FL_DQ[7]    ; OSC_50                          ; 4.596 ; 4.596 ; Rise       ; OSC_50                          ;
; KEY[*]       ; OSC_50                          ; 7.842 ; 7.842 ; Rise       ; OSC_50                          ;
;  KEY[0]      ; OSC_50                          ; 7.842 ; 7.842 ; Rise       ; OSC_50                          ;
; PS2_CLK      ; OSC_50                          ; 4.854 ; 4.854 ; Rise       ; OSC_50                          ;
; PS2_DAT      ; OSC_50                          ; 4.506 ; 4.506 ; Rise       ; OSC_50                          ;
; SRAM_DQ[*]   ; OSC_50                          ; 5.312 ; 5.312 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[0]  ; OSC_50                          ; 4.400 ; 4.400 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[1]  ; OSC_50                          ; 5.312 ; 5.312 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[2]  ; OSC_50                          ; 5.006 ; 5.006 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[3]  ; OSC_50                          ; 4.939 ; 4.939 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[4]  ; OSC_50                          ; 4.247 ; 4.247 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[5]  ; OSC_50                          ; 4.284 ; 4.284 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[6]  ; OSC_50                          ; 4.892 ; 4.892 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[7]  ; OSC_50                          ; 4.768 ; 4.768 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[8]  ; OSC_50                          ; 4.932 ; 4.932 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[9]  ; OSC_50                          ; 5.135 ; 5.135 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[10] ; OSC_50                          ; 4.906 ; 4.906 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[11] ; OSC_50                          ; 4.545 ; 4.545 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[12] ; OSC_50                          ; 4.202 ; 4.202 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[13] ; OSC_50                          ; 4.143 ; 4.143 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[14] ; OSC_50                          ; 4.273 ; 4.273 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[15] ; OSC_50                          ; 4.765 ; 4.765 ; Rise       ; OSC_50                          ;
; TCK          ; OSC_50                          ; 1.134 ; 1.134 ; Rise       ; OSC_50                          ;
; TCS          ; USB_JTAG:u1|mTCK                ; 6.326 ; 6.326 ; Rise       ; USB_JTAG:u1|mTCK                ;
; TDI          ; USB_JTAG:u1|mTCK                ; 5.173 ; 5.173 ; Rise       ; USB_JTAG:u1|mTCK                ;
; SRAM_DQ[*]   ; OSC_27                          ; 9.690 ; 9.690 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[0]  ; OSC_27                          ; 8.945 ; 8.945 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[1]  ; OSC_27                          ; 9.690 ; 9.690 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[2]  ; OSC_27                          ; 9.347 ; 9.347 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[3]  ; OSC_27                          ; 9.025 ; 9.025 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[4]  ; OSC_27                          ; 8.892 ; 8.892 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[5]  ; OSC_27                          ; 9.360 ; 9.360 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[6]  ; OSC_27                          ; 8.655 ; 8.655 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[7]  ; OSC_27                          ; 9.007 ; 9.007 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[8]  ; OSC_27                          ; 9.481 ; 9.481 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[9]  ; OSC_27                          ; 9.489 ; 9.489 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[10] ; OSC_27                          ; 8.943 ; 8.943 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[11] ; OSC_27                          ; 8.948 ; 8.948 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[12] ; OSC_27                          ; 8.821 ; 8.821 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[13] ; OSC_27                          ; 9.194 ; 9.194 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[14] ; OSC_27                          ; 8.063 ; 8.063 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[15] ; OSC_27                          ; 8.983 ; 8.983 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
+--------------+---------------------------------+-------+-------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                      ;
+--------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port    ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+--------------+---------------------------------+--------+--------+------------+---------------------------------+
; I2C_SDAT     ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; -5.512 ; -5.512 ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ;
; KEY[*]       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; -6.313 ; -6.313 ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ;
;  KEY[0]      ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; -6.313 ; -6.313 ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ;
; DRAM_DQ[*]   ; OSC_50                          ; -2.571 ; -2.571 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[0]  ; OSC_50                          ; -2.911 ; -2.911 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[1]  ; OSC_50                          ; -2.638 ; -2.638 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[2]  ; OSC_50                          ; -2.950 ; -2.950 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[3]  ; OSC_50                          ; -3.063 ; -3.063 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[4]  ; OSC_50                          ; -2.571 ; -2.571 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[5]  ; OSC_50                          ; -2.611 ; -2.611 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[6]  ; OSC_50                          ; -2.932 ; -2.932 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[7]  ; OSC_50                          ; -2.982 ; -2.982 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[8]  ; OSC_50                          ; -2.922 ; -2.922 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[9]  ; OSC_50                          ; -2.986 ; -2.986 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[10] ; OSC_50                          ; -2.974 ; -2.974 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[11] ; OSC_50                          ; -2.958 ; -2.958 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[12] ; OSC_50                          ; -3.249 ; -3.249 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[13] ; OSC_50                          ; -3.350 ; -3.350 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[14] ; OSC_50                          ; -2.972 ; -2.972 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[15] ; OSC_50                          ; -3.252 ; -3.252 ; Rise       ; OSC_50                          ;
; FL_DQ[*]     ; OSC_50                          ; -3.879 ; -3.879 ; Rise       ; OSC_50                          ;
;  FL_DQ[0]    ; OSC_50                          ; -3.879 ; -3.879 ; Rise       ; OSC_50                          ;
;  FL_DQ[1]    ; OSC_50                          ; -4.361 ; -4.361 ; Rise       ; OSC_50                          ;
;  FL_DQ[2]    ; OSC_50                          ; -4.250 ; -4.250 ; Rise       ; OSC_50                          ;
;  FL_DQ[3]    ; OSC_50                          ; -4.285 ; -4.285 ; Rise       ; OSC_50                          ;
;  FL_DQ[4]    ; OSC_50                          ; -4.158 ; -4.158 ; Rise       ; OSC_50                          ;
;  FL_DQ[5]    ; OSC_50                          ; -4.167 ; -4.167 ; Rise       ; OSC_50                          ;
;  FL_DQ[6]    ; OSC_50                          ; -4.269 ; -4.269 ; Rise       ; OSC_50                          ;
;  FL_DQ[7]    ; OSC_50                          ; -4.366 ; -4.366 ; Rise       ; OSC_50                          ;
; KEY[*]       ; OSC_50                          ; -4.890 ; -4.890 ; Rise       ; OSC_50                          ;
;  KEY[0]      ; OSC_50                          ; -4.890 ; -4.890 ; Rise       ; OSC_50                          ;
; PS2_CLK      ; OSC_50                          ; -4.624 ; -4.624 ; Rise       ; OSC_50                          ;
; PS2_DAT      ; OSC_50                          ; -4.276 ; -4.276 ; Rise       ; OSC_50                          ;
; SRAM_DQ[*]   ; OSC_50                          ; -3.913 ; -3.913 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[0]  ; OSC_50                          ; -4.170 ; -4.170 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[1]  ; OSC_50                          ; -5.082 ; -5.082 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[2]  ; OSC_50                          ; -4.776 ; -4.776 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[3]  ; OSC_50                          ; -4.709 ; -4.709 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[4]  ; OSC_50                          ; -4.017 ; -4.017 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[5]  ; OSC_50                          ; -4.054 ; -4.054 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[6]  ; OSC_50                          ; -4.662 ; -4.662 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[7]  ; OSC_50                          ; -4.538 ; -4.538 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[8]  ; OSC_50                          ; -4.702 ; -4.702 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[9]  ; OSC_50                          ; -4.905 ; -4.905 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[10] ; OSC_50                          ; -4.676 ; -4.676 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[11] ; OSC_50                          ; -4.315 ; -4.315 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[12] ; OSC_50                          ; -3.972 ; -3.972 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[13] ; OSC_50                          ; -3.913 ; -3.913 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[14] ; OSC_50                          ; -4.043 ; -4.043 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[15] ; OSC_50                          ; -4.535 ; -4.535 ; Rise       ; OSC_50                          ;
; TCK          ; OSC_50                          ; -0.904 ; -0.904 ; Rise       ; OSC_50                          ;
; TCS          ; USB_JTAG:u1|mTCK                ; -5.200 ; -5.200 ; Rise       ; USB_JTAG:u1|mTCK                ;
; TDI          ; USB_JTAG:u1|mTCK                ; -4.940 ; -4.940 ; Rise       ; USB_JTAG:u1|mTCK                ;
; SRAM_DQ[*]   ; OSC_27                          ; -7.301 ; -7.301 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[0]  ; OSC_27                          ; -8.010 ; -8.010 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[1]  ; OSC_27                          ; -9.009 ; -9.009 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[2]  ; OSC_27                          ; -8.371 ; -8.371 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[3]  ; OSC_27                          ; -8.147 ; -8.147 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[4]  ; OSC_27                          ; -8.355 ; -8.355 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[5]  ; OSC_27                          ; -8.675 ; -8.675 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[6]  ; OSC_27                          ; -7.893 ; -7.893 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[7]  ; OSC_27                          ; -8.065 ; -8.065 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[8]  ; OSC_27                          ; -8.546 ; -8.546 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[9]  ; OSC_27                          ; -8.808 ; -8.808 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[10] ; OSC_27                          ; -7.967 ; -7.967 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[11] ; OSC_27                          ; -8.070 ; -8.070 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[12] ; OSC_27                          ; -8.284 ; -8.284 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[13] ; OSC_27                          ; -8.509 ; -8.509 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[14] ; OSC_27                          ; -7.301 ; -7.301 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[15] ; OSC_27                          ; -8.041 ; -8.041 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
+--------------+---------------------------------+--------+--------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                          ;
+----------------+---------------------------------+--------+--------+------------+----------------------------------------------+
; Data Port      ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                              ;
+----------------+---------------------------------+--------+--------+------------+----------------------------------------------+
; AUD_ADCLRCK    ; AUDIO_DAC:u11|LRCK_1X           ; 6.151  ;        ; Rise       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACLRCK    ; AUDIO_DAC:u11|LRCK_1X           ; 6.151  ;        ; Rise       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_ADCLRCK    ; AUDIO_DAC:u11|LRCK_1X           ;        ; 6.151  ; Fall       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACDAT     ; AUDIO_DAC:u11|LRCK_1X           ; 14.720 ; 14.720 ; Fall       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACLRCK    ; AUDIO_DAC:u11|LRCK_1X           ;        ; 6.151  ; Fall       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACDAT     ; AUDIO_DAC:u11|LRCK_2X           ; 13.525 ; 13.525 ; Fall       ; AUDIO_DAC:u11|LRCK_2X                        ;
; AUD_BCLK       ; AUDIO_DAC:u11|oAUD_BCK          ; 5.543  ;        ; Rise       ; AUDIO_DAC:u11|oAUD_BCK                       ;
; AUD_BCLK       ; AUDIO_DAC:u11|oAUD_BCK          ;        ; 5.543  ; Fall       ; AUDIO_DAC:u11|oAUD_BCK                       ;
; AUD_DACDAT     ; AUDIO_DAC:u11|oAUD_BCK          ; 16.178 ; 16.178 ; Fall       ; AUDIO_DAC:u11|oAUD_BCK                       ;
; I2C_SCLK       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 11.455 ; 11.455 ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; I2C_SDAT       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 10.312 ; 10.312 ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; I2C_SCLK       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 8.454  ;        ; Fall       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; DRAM_ADDR[*]   ; OSC_50                          ; 6.972  ; 6.972  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[0]  ; OSC_50                          ; 6.789  ; 6.789  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[1]  ; OSC_50                          ; 6.788  ; 6.788  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[2]  ; OSC_50                          ; 6.812  ; 6.812  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[3]  ; OSC_50                          ; 6.831  ; 6.831  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[4]  ; OSC_50                          ; 6.518  ; 6.518  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[5]  ; OSC_50                          ; 6.774  ; 6.774  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[6]  ; OSC_50                          ; 6.972  ; 6.972  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[7]  ; OSC_50                          ; 6.536  ; 6.536  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[8]  ; OSC_50                          ; 6.498  ; 6.498  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[9]  ; OSC_50                          ; 6.499  ; 6.499  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[10] ; OSC_50                          ; 6.501  ; 6.501  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[11] ; OSC_50                          ; 6.772  ; 6.772  ; Rise       ; OSC_50                                       ;
; DRAM_BA_0      ; OSC_50                          ; 7.088  ; 7.088  ; Rise       ; OSC_50                                       ;
; DRAM_BA_1      ; OSC_50                          ; 7.059  ; 7.059  ; Rise       ; OSC_50                                       ;
; DRAM_CAS_N     ; OSC_50                          ; 7.118  ; 7.118  ; Rise       ; OSC_50                                       ;
; DRAM_CKE       ; OSC_50                          ; 6.772  ; 6.772  ; Rise       ; OSC_50                                       ;
; DRAM_CS_N      ; OSC_50                          ; 6.684  ; 6.684  ; Rise       ; OSC_50                                       ;
; DRAM_DQ[*]     ; OSC_50                          ; 7.795  ; 7.795  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[0]    ; OSC_50                          ; 7.202  ; 7.202  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[1]    ; OSC_50                          ; 7.233  ; 7.233  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[2]    ; OSC_50                          ; 7.234  ; 7.234  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[3]    ; OSC_50                          ; 6.732  ; 6.732  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[4]    ; OSC_50                          ; 6.730  ; 6.730  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[5]    ; OSC_50                          ; 7.474  ; 7.474  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[6]    ; OSC_50                          ; 6.734  ; 6.734  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[7]    ; OSC_50                          ; 7.527  ; 7.527  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[8]    ; OSC_50                          ; 7.521  ; 7.521  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[9]    ; OSC_50                          ; 7.275  ; 7.275  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[10]   ; OSC_50                          ; 7.718  ; 7.718  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[11]   ; OSC_50                          ; 7.286  ; 7.286  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[12]   ; OSC_50                          ; 7.036  ; 7.036  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[13]   ; OSC_50                          ; 7.539  ; 7.539  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[14]   ; OSC_50                          ; 7.052  ; 7.052  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[15]   ; OSC_50                          ; 7.795  ; 7.795  ; Rise       ; OSC_50                                       ;
; DRAM_LDQM      ; OSC_50                          ; 6.118  ; 6.118  ; Rise       ; OSC_50                                       ;
; DRAM_RAS_N     ; OSC_50                          ; 7.146  ; 7.146  ; Rise       ; OSC_50                                       ;
; DRAM_UDQM      ; OSC_50                          ; 6.090  ; 6.090  ; Rise       ; OSC_50                                       ;
; DRAM_WE_N      ; OSC_50                          ; 7.129  ; 7.129  ; Rise       ; OSC_50                                       ;
; FL_ADDR[*]     ; OSC_50                          ; 10.873 ; 10.873 ; Rise       ; OSC_50                                       ;
;  FL_ADDR[0]    ; OSC_50                          ; 10.291 ; 10.291 ; Rise       ; OSC_50                                       ;
;  FL_ADDR[1]    ; OSC_50                          ; 10.741 ; 10.741 ; Rise       ; OSC_50                                       ;
;  FL_ADDR[2]    ; OSC_50                          ; 10.337 ; 10.337 ; Rise       ; OSC_50                                       ;
;  FL_ADDR[3]    ; OSC_50                          ; 10.776 ; 10.776 ; Rise       ; OSC_50                                       ;
;  FL_ADDR[4]    ; OSC_50                          ; 10.116 ; 10.116 ; Rise       ; OSC_50                                       ;
;  FL_ADDR[5]    ; OSC_50                          ; 10.873 ; 10.873 ; Rise       ; OSC_50                                       ;
;  FL_ADDR[6]    ; OSC_50                          ; 10.055 ; 10.055 ; Rise       ; OSC_50                                       ;
;  FL_ADDR[7]    ; OSC_50                          ; 10.543 ; 10.543 ; Rise       ; OSC_50                                       ;
;  FL_ADDR[8]    ; OSC_50                          ; 10.100 ; 10.100 ; Rise       ; OSC_50                                       ;
;  FL_ADDR[9]    ; OSC_50                          ; 10.117 ; 10.117 ; Rise       ; OSC_50                                       ;
;  FL_ADDR[10]   ; OSC_50                          ; 10.088 ; 10.088 ; Rise       ; OSC_50                                       ;
;  FL_ADDR[11]   ; OSC_50                          ; 10.540 ; 10.540 ; Rise       ; OSC_50                                       ;
;  FL_ADDR[12]   ; OSC_50                          ; 8.933  ; 8.933  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[13]   ; OSC_50                          ; 8.975  ; 8.975  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[14]   ; OSC_50                          ; 8.733  ; 8.733  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[15]   ; OSC_50                          ; 8.768  ; 8.768  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[16]   ; OSC_50                          ; 8.734  ; 8.734  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[17]   ; OSC_50                          ; 8.759  ; 8.759  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[18]   ; OSC_50                          ; 8.706  ; 8.706  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[19]   ; OSC_50                          ; 8.693  ; 8.693  ; Rise       ; OSC_50                                       ;
; FL_CE_N        ; OSC_50                          ; 8.162  ; 8.162  ; Rise       ; OSC_50                                       ;
; FL_DQ[*]       ; OSC_50                          ; 11.314 ; 11.314 ; Rise       ; OSC_50                                       ;
;  FL_DQ[0]      ; OSC_50                          ; 9.965  ; 9.965  ; Rise       ; OSC_50                                       ;
;  FL_DQ[1]      ; OSC_50                          ; 10.127 ; 10.127 ; Rise       ; OSC_50                                       ;
;  FL_DQ[2]      ; OSC_50                          ; 10.088 ; 10.088 ; Rise       ; OSC_50                                       ;
;  FL_DQ[3]      ; OSC_50                          ; 10.143 ; 10.143 ; Rise       ; OSC_50                                       ;
;  FL_DQ[4]      ; OSC_50                          ; 11.314 ; 11.314 ; Rise       ; OSC_50                                       ;
;  FL_DQ[5]      ; OSC_50                          ; 9.986  ; 9.986  ; Rise       ; OSC_50                                       ;
;  FL_DQ[6]      ; OSC_50                          ; 8.858  ; 8.858  ; Rise       ; OSC_50                                       ;
;  FL_DQ[7]      ; OSC_50                          ; 10.078 ; 10.078 ; Rise       ; OSC_50                                       ;
; FL_OE_N        ; OSC_50                          ; 8.085  ; 8.085  ; Rise       ; OSC_50                                       ;
; FL_WE_N        ; OSC_50                          ; 9.051  ; 9.051  ; Rise       ; OSC_50                                       ;
; HEX0[*]        ; OSC_50                          ; 8.193  ; 8.193  ; Rise       ; OSC_50                                       ;
;  HEX0[0]       ; OSC_50                          ; 7.948  ; 7.948  ; Rise       ; OSC_50                                       ;
;  HEX0[1]       ; OSC_50                          ; 7.879  ; 7.879  ; Rise       ; OSC_50                                       ;
;  HEX0[2]       ; OSC_50                          ; 7.891  ; 7.891  ; Rise       ; OSC_50                                       ;
;  HEX0[3]       ; OSC_50                          ; 8.173  ; 8.173  ; Rise       ; OSC_50                                       ;
;  HEX0[4]       ; OSC_50                          ; 8.193  ; 8.193  ; Rise       ; OSC_50                                       ;
;  HEX0[5]       ; OSC_50                          ; 8.179  ; 8.179  ; Rise       ; OSC_50                                       ;
;  HEX0[6]       ; OSC_50                          ; 8.183  ; 8.183  ; Rise       ; OSC_50                                       ;
; HEX1[*]        ; OSC_50                          ; 10.003 ; 10.003 ; Rise       ; OSC_50                                       ;
;  HEX1[0]       ; OSC_50                          ; 9.755  ; 9.755  ; Rise       ; OSC_50                                       ;
;  HEX1[1]       ; OSC_50                          ; 8.909  ; 8.909  ; Rise       ; OSC_50                                       ;
;  HEX1[2]       ; OSC_50                          ; 8.786  ; 8.786  ; Rise       ; OSC_50                                       ;
;  HEX1[3]       ; OSC_50                          ; 10.003 ; 10.003 ; Rise       ; OSC_50                                       ;
;  HEX1[4]       ; OSC_50                          ; 9.173  ; 9.173  ; Rise       ; OSC_50                                       ;
;  HEX1[5]       ; OSC_50                          ; 9.145  ; 9.145  ; Rise       ; OSC_50                                       ;
;  HEX1[6]       ; OSC_50                          ; 8.702  ; 8.702  ; Rise       ; OSC_50                                       ;
; HEX2[*]        ; OSC_50                          ; 8.576  ; 8.576  ; Rise       ; OSC_50                                       ;
;  HEX2[0]       ; OSC_50                          ; 8.046  ; 8.046  ; Rise       ; OSC_50                                       ;
;  HEX2[1]       ; OSC_50                          ; 8.576  ; 8.576  ; Rise       ; OSC_50                                       ;
;  HEX2[2]       ; OSC_50                          ; 8.472  ; 8.472  ; Rise       ; OSC_50                                       ;
;  HEX2[3]       ; OSC_50                          ; 8.022  ; 8.022  ; Rise       ; OSC_50                                       ;
;  HEX2[4]       ; OSC_50                          ; 8.143  ; 8.143  ; Rise       ; OSC_50                                       ;
;  HEX2[5]       ; OSC_50                          ; 7.953  ; 7.953  ; Rise       ; OSC_50                                       ;
;  HEX2[6]       ; OSC_50                          ; 7.746  ; 7.746  ; Rise       ; OSC_50                                       ;
; HEX3[*]        ; OSC_50                          ; 9.895  ; 9.895  ; Rise       ; OSC_50                                       ;
;  HEX3[0]       ; OSC_50                          ; 9.323  ; 9.323  ; Rise       ; OSC_50                                       ;
;  HEX3[1]       ; OSC_50                          ; 9.895  ; 9.895  ; Rise       ; OSC_50                                       ;
;  HEX3[2]       ; OSC_50                          ; 9.636  ; 9.636  ; Rise       ; OSC_50                                       ;
;  HEX3[3]       ; OSC_50                          ; 9.564  ; 9.564  ; Rise       ; OSC_50                                       ;
;  HEX3[4]       ; OSC_50                          ; 9.798  ; 9.798  ; Rise       ; OSC_50                                       ;
;  HEX3[5]       ; OSC_50                          ; 9.156  ; 9.156  ; Rise       ; OSC_50                                       ;
;  HEX3[6]       ; OSC_50                          ; 8.632  ; 8.632  ; Rise       ; OSC_50                                       ;
; HEX4[*]        ; OSC_50                          ; 8.629  ; 8.629  ; Rise       ; OSC_50                                       ;
;  HEX4[0]       ; OSC_50                          ; 8.160  ; 8.160  ; Rise       ; OSC_50                                       ;
;  HEX4[1]       ; OSC_50                          ; 8.476  ; 8.476  ; Rise       ; OSC_50                                       ;
;  HEX4[2]       ; OSC_50                          ; 8.477  ; 8.477  ; Rise       ; OSC_50                                       ;
;  HEX4[3]       ; OSC_50                          ; 8.466  ; 8.466  ; Rise       ; OSC_50                                       ;
;  HEX4[4]       ; OSC_50                          ; 8.231  ; 8.231  ; Rise       ; OSC_50                                       ;
;  HEX4[5]       ; OSC_50                          ; 8.629  ; 8.629  ; Rise       ; OSC_50                                       ;
;  HEX4[6]       ; OSC_50                          ; 8.504  ; 8.504  ; Rise       ; OSC_50                                       ;
; HEX5[*]        ; OSC_50                          ; 8.812  ; 8.812  ; Rise       ; OSC_50                                       ;
;  HEX5[0]       ; OSC_50                          ; 8.812  ; 8.812  ; Rise       ; OSC_50                                       ;
;  HEX5[1]       ; OSC_50                          ; 7.758  ; 7.758  ; Rise       ; OSC_50                                       ;
;  HEX5[2]       ; OSC_50                          ; 8.459  ; 8.459  ; Rise       ; OSC_50                                       ;
;  HEX5[3]       ; OSC_50                          ; 8.505  ; 8.505  ; Rise       ; OSC_50                                       ;
;  HEX5[4]       ; OSC_50                          ; 8.454  ; 8.454  ; Rise       ; OSC_50                                       ;
;  HEX5[5]       ; OSC_50                          ; 8.493  ; 8.493  ; Rise       ; OSC_50                                       ;
;  HEX5[6]       ; OSC_50                          ; 8.255  ; 8.255  ; Rise       ; OSC_50                                       ;
; HEX6[*]        ; OSC_50                          ; 9.485  ; 9.485  ; Rise       ; OSC_50                                       ;
;  HEX6[0]       ; OSC_50                          ; 7.791  ; 7.791  ; Rise       ; OSC_50                                       ;
;  HEX6[1]       ; OSC_50                          ; 8.652  ; 8.652  ; Rise       ; OSC_50                                       ;
;  HEX6[2]       ; OSC_50                          ; 8.407  ; 8.407  ; Rise       ; OSC_50                                       ;
;  HEX6[3]       ; OSC_50                          ; 9.011  ; 9.011  ; Rise       ; OSC_50                                       ;
;  HEX6[4]       ; OSC_50                          ; 9.485  ; 9.485  ; Rise       ; OSC_50                                       ;
;  HEX6[5]       ; OSC_50                          ; 9.006  ; 9.006  ; Rise       ; OSC_50                                       ;
;  HEX6[6]       ; OSC_50                          ; 8.708  ; 8.708  ; Rise       ; OSC_50                                       ;
; HEX7[*]        ; OSC_50                          ; 8.951  ; 8.951  ; Rise       ; OSC_50                                       ;
;  HEX7[0]       ; OSC_50                          ; 8.870  ; 8.870  ; Rise       ; OSC_50                                       ;
;  HEX7[1]       ; OSC_50                          ; 8.866  ; 8.866  ; Rise       ; OSC_50                                       ;
;  HEX7[2]       ; OSC_50                          ; 8.923  ; 8.923  ; Rise       ; OSC_50                                       ;
;  HEX7[3]       ; OSC_50                          ; 8.951  ; 8.951  ; Rise       ; OSC_50                                       ;
;  HEX7[4]       ; OSC_50                          ; 8.428  ; 8.428  ; Rise       ; OSC_50                                       ;
;  HEX7[5]       ; OSC_50                          ; 8.836  ; 8.836  ; Rise       ; OSC_50                                       ;
;  HEX7[6]       ; OSC_50                          ; 8.721  ; 8.721  ; Rise       ; OSC_50                                       ;
; LCD_DATA[*]    ; OSC_50                          ; 8.975  ; 8.975  ; Rise       ; OSC_50                                       ;
;  LCD_DATA[0]   ; OSC_50                          ; 8.975  ; 8.975  ; Rise       ; OSC_50                                       ;
;  LCD_DATA[1]   ; OSC_50                          ; 8.301  ; 8.301  ; Rise       ; OSC_50                                       ;
;  LCD_DATA[2]   ; OSC_50                          ; 8.277  ; 8.277  ; Rise       ; OSC_50                                       ;
;  LCD_DATA[3]   ; OSC_50                          ; 8.311  ; 8.311  ; Rise       ; OSC_50                                       ;
;  LCD_DATA[4]   ; OSC_50                          ; 8.486  ; 8.486  ; Rise       ; OSC_50                                       ;
;  LCD_DATA[5]   ; OSC_50                          ; 7.585  ; 7.585  ; Rise       ; OSC_50                                       ;
;  LCD_DATA[6]   ; OSC_50                          ; 8.049  ; 8.049  ; Rise       ; OSC_50                                       ;
;  LCD_DATA[7]   ; OSC_50                          ; 8.756  ; 8.756  ; Rise       ; OSC_50                                       ;
; LCD_EN         ; OSC_50                          ; 8.373  ; 8.373  ; Rise       ; OSC_50                                       ;
; LCD_RS         ; OSC_50                          ; 7.970  ; 7.970  ; Rise       ; OSC_50                                       ;
; LED_GREEN[*]   ; OSC_50                          ; 8.846  ; 8.846  ; Rise       ; OSC_50                                       ;
;  LED_GREEN[0]  ; OSC_50                          ; 7.516  ; 7.516  ; Rise       ; OSC_50                                       ;
;  LED_GREEN[1]  ; OSC_50                          ; 8.397  ; 8.397  ; Rise       ; OSC_50                                       ;
;  LED_GREEN[2]  ; OSC_50                          ; 8.385  ; 8.385  ; Rise       ; OSC_50                                       ;
;  LED_GREEN[3]  ; OSC_50                          ; 7.738  ; 7.738  ; Rise       ; OSC_50                                       ;
;  LED_GREEN[4]  ; OSC_50                          ; 8.846  ; 8.846  ; Rise       ; OSC_50                                       ;
;  LED_GREEN[5]  ; OSC_50                          ; 8.332  ; 8.332  ; Rise       ; OSC_50                                       ;
;  LED_GREEN[6]  ; OSC_50                          ; 8.394  ; 8.394  ; Rise       ; OSC_50                                       ;
;  LED_GREEN[7]  ; OSC_50                          ; 7.712  ; 7.712  ; Rise       ; OSC_50                                       ;
;  LED_GREEN[8]  ; OSC_50                          ; 6.708  ; 6.708  ; Rise       ; OSC_50                                       ;
; LED_RED[*]     ; OSC_50                          ; 8.863  ; 8.863  ; Rise       ; OSC_50                                       ;
;  LED_RED[0]    ; OSC_50                          ; 8.140  ; 8.140  ; Rise       ; OSC_50                                       ;
;  LED_RED[1]    ; OSC_50                          ; 8.776  ; 8.776  ; Rise       ; OSC_50                                       ;
;  LED_RED[2]    ; OSC_50                          ; 8.813  ; 8.813  ; Rise       ; OSC_50                                       ;
;  LED_RED[3]    ; OSC_50                          ; 8.863  ; 8.863  ; Rise       ; OSC_50                                       ;
;  LED_RED[4]    ; OSC_50                          ; 8.146  ; 8.146  ; Rise       ; OSC_50                                       ;
;  LED_RED[5]    ; OSC_50                          ; 8.173  ; 8.173  ; Rise       ; OSC_50                                       ;
;  LED_RED[6]    ; OSC_50                          ; 8.170  ; 8.170  ; Rise       ; OSC_50                                       ;
;  LED_RED[7]    ; OSC_50                          ; 7.928  ; 7.928  ; Rise       ; OSC_50                                       ;
;  LED_RED[8]    ; OSC_50                          ; 7.178  ; 7.178  ; Rise       ; OSC_50                                       ;
;  LED_RED[9]    ; OSC_50                          ; 7.414  ; 7.414  ; Rise       ; OSC_50                                       ;
;  LED_RED[10]   ; OSC_50                          ; 7.195  ; 7.195  ; Rise       ; OSC_50                                       ;
;  LED_RED[11]   ; OSC_50                          ; 7.189  ; 7.189  ; Rise       ; OSC_50                                       ;
;  LED_RED[12]   ; OSC_50                          ; 7.199  ; 7.199  ; Rise       ; OSC_50                                       ;
;  LED_RED[13]   ; OSC_50                          ; 7.194  ; 7.194  ; Rise       ; OSC_50                                       ;
;  LED_RED[14]   ; OSC_50                          ; 6.981  ; 6.981  ; Rise       ; OSC_50                                       ;
;  LED_RED[15]   ; OSC_50                          ; 6.980  ; 6.980  ; Rise       ; OSC_50                                       ;
;  LED_RED[16]   ; OSC_50                          ; 6.963  ; 6.963  ; Rise       ; OSC_50                                       ;
;  LED_RED[17]   ; OSC_50                          ; 6.969  ; 6.969  ; Rise       ; OSC_50                                       ;
; SRAM_ADDR[*]   ; OSC_50                          ; 9.329  ; 9.329  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[0]  ; OSC_50                          ; 9.024  ; 9.024  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[1]  ; OSC_50                          ; 8.904  ; 8.904  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[2]  ; OSC_50                          ; 8.990  ; 8.990  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[3]  ; OSC_50                          ; 8.515  ; 8.515  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[4]  ; OSC_50                          ; 8.696  ; 8.696  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[5]  ; OSC_50                          ; 8.917  ; 8.917  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[6]  ; OSC_50                          ; 9.034  ; 9.034  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[7]  ; OSC_50                          ; 9.055  ; 9.055  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[8]  ; OSC_50                          ; 8.416  ; 8.416  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[9]  ; OSC_50                          ; 8.488  ; 8.488  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[10] ; OSC_50                          ; 8.473  ; 8.473  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[11] ; OSC_50                          ; 8.484  ; 8.484  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[12] ; OSC_50                          ; 8.784  ; 8.784  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[13] ; OSC_50                          ; 8.819  ; 8.819  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[14] ; OSC_50                          ; 9.271  ; 9.271  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[15] ; OSC_50                          ; 9.256  ; 9.256  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[16] ; OSC_50                          ; 9.328  ; 9.328  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[17] ; OSC_50                          ; 9.329  ; 9.329  ; Rise       ; OSC_50                                       ;
; SRAM_DQ[*]     ; OSC_50                          ; 8.804  ; 8.804  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[0]    ; OSC_50                          ; 8.226  ; 8.226  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[1]    ; OSC_50                          ; 8.165  ; 8.165  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[2]    ; OSC_50                          ; 8.131  ; 8.131  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[3]    ; OSC_50                          ; 7.986  ; 7.986  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[4]    ; OSC_50                          ; 8.804  ; 8.804  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[5]    ; OSC_50                          ; 8.298  ; 8.298  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[6]    ; OSC_50                          ; 8.373  ; 8.373  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[7]    ; OSC_50                          ; 7.699  ; 7.699  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[8]    ; OSC_50                          ; 7.736  ; 7.736  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[9]    ; OSC_50                          ; 7.769  ; 7.769  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[10]   ; OSC_50                          ; 8.008  ; 8.008  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[11]   ; OSC_50                          ; 7.751  ; 7.751  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[12]   ; OSC_50                          ; 8.005  ; 8.005  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[13]   ; OSC_50                          ; 7.708  ; 7.708  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[14]   ; OSC_50                          ; 7.494  ; 7.494  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[15]   ; OSC_50                          ; 7.511  ; 7.511  ; Rise       ; OSC_50                                       ;
; SRAM_OE_N      ; OSC_50                          ; 8.759  ; 8.759  ; Rise       ; OSC_50                                       ;
; SRAM_WE_N      ; OSC_50                          ; 9.434  ; 9.434  ; Rise       ; OSC_50                                       ;
; TDO            ; TCK                             ; 9.063  ; 9.063  ; Rise       ; TCK                                          ;
; SRAM_ADDR[*]   ; OSC_27                          ; 9.229  ; 9.229  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[0]  ; OSC_27                          ; 7.842  ; 7.842  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[1]  ; OSC_27                          ; 7.082  ; 7.082  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[2]  ; OSC_27                          ; 8.365  ; 8.365  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[3]  ; OSC_27                          ; 7.731  ; 7.731  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[4]  ; OSC_27                          ; 7.842  ; 7.842  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[5]  ; OSC_27                          ; 8.410  ; 8.410  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[6]  ; OSC_27                          ; 9.184  ; 9.184  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[7]  ; OSC_27                          ; 9.229  ; 9.229  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[8]  ; OSC_27                          ; 7.665  ; 7.665  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[9]  ; OSC_27                          ; 7.640  ; 7.640  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[10] ; OSC_27                          ; 8.588  ; 8.588  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[11] ; OSC_27                          ; 7.827  ; 7.827  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[12] ; OSC_27                          ; 7.825  ; 7.825  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[13] ; OSC_27                          ; 7.624  ; 7.624  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[14] ; OSC_27                          ; 7.134  ; 7.134  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[15] ; OSC_27                          ; 7.529  ; 7.529  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[16] ; OSC_27                          ; 7.572  ; 7.572  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[17] ; OSC_27                          ; 7.544  ; 7.544  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_B[*]       ; OSC_27                          ; 10.618 ; 10.618 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[0]      ; OSC_27                          ; 10.618 ; 10.618 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[1]      ; OSC_27                          ; 10.015 ; 10.015 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[2]      ; OSC_27                          ; 9.693  ; 9.693  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[3]      ; OSC_27                          ; 9.953  ; 9.953  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[4]      ; OSC_27                          ; 9.599  ; 9.599  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[5]      ; OSC_27                          ; 10.291 ; 10.291 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[6]      ; OSC_27                          ; 9.959  ; 9.959  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[7]      ; OSC_27                          ; 10.331 ; 10.331 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[8]      ; OSC_27                          ; 10.409 ; 10.409 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[9]      ; OSC_27                          ; 9.928  ; 9.928  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_BLANK      ; OSC_27                          ; 7.044  ; 7.044  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_CLK        ; OSC_27                          ; 2.885  ;        ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_G[*]       ; OSC_27                          ; 10.731 ; 10.731 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[0]      ; OSC_27                          ; 10.451 ; 10.451 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[1]      ; OSC_27                          ; 10.189 ; 10.189 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[2]      ; OSC_27                          ; 10.521 ; 10.521 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[3]      ; OSC_27                          ; 10.500 ; 10.500 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[4]      ; OSC_27                          ; 10.532 ; 10.532 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[5]      ; OSC_27                          ; 10.240 ; 10.240 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[6]      ; OSC_27                          ; 10.399 ; 10.399 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[7]      ; OSC_27                          ; 10.731 ; 10.731 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[8]      ; OSC_27                          ; 10.558 ; 10.558 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[9]      ; OSC_27                          ; 10.391 ; 10.391 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_HS         ; OSC_27                          ; 6.345  ; 6.345  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_R[*]       ; OSC_27                          ; 11.198 ; 11.198 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[0]      ; OSC_27                          ; 10.958 ; 10.958 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[1]      ; OSC_27                          ; 10.207 ; 10.207 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[2]      ; OSC_27                          ; 11.198 ; 11.198 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[3]      ; OSC_27                          ; 10.708 ; 10.708 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[4]      ; OSC_27                          ; 10.498 ; 10.498 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[5]      ; OSC_27                          ; 10.736 ; 10.736 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[6]      ; OSC_27                          ; 11.170 ; 11.170 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[7]      ; OSC_27                          ; 10.468 ; 10.468 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[8]      ; OSC_27                          ; 10.957 ; 10.957 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[9]      ; OSC_27                          ; 10.911 ; 10.911 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_VS         ; OSC_27                          ; 5.741  ; 5.741  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_CLK        ; OSC_27                          ;        ; 2.885  ; Fall       ; p1|altpll_component|pll|clk[0]               ;
; AUD_XCK        ; OSC_27                          ; 2.917  ;        ; Rise       ; p1|altpll_component|pll|clk[1]               ;
; AUD_XCK        ; OSC_27                          ;        ; 2.917  ; Fall       ; p1|altpll_component|pll|clk[1]               ;
; DRAM_CLK       ; OSC_50                          ; -2.132 ;        ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[2] ;
; DRAM_CLK       ; OSC_50                          ;        ; -2.132 ; Fall       ; u3|u1|sdram_pll1|altpll_component|pll|clk[2] ;
+----------------+---------------------------------+--------+--------+------------+----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                  ;
+----------------+---------------------------------+--------+--------+------------+----------------------------------------------+
; Data Port      ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                              ;
+----------------+---------------------------------+--------+--------+------------+----------------------------------------------+
; AUD_ADCLRCK    ; AUDIO_DAC:u11|LRCK_1X           ; 6.151  ;        ; Rise       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACLRCK    ; AUDIO_DAC:u11|LRCK_1X           ; 6.151  ;        ; Rise       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_ADCLRCK    ; AUDIO_DAC:u11|LRCK_1X           ;        ; 6.151  ; Fall       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACDAT     ; AUDIO_DAC:u11|LRCK_1X           ; 9.170  ; 9.170  ; Fall       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACLRCK    ; AUDIO_DAC:u11|LRCK_1X           ;        ; 6.151  ; Fall       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACDAT     ; AUDIO_DAC:u11|LRCK_2X           ; 11.110 ; 11.110 ; Fall       ; AUDIO_DAC:u11|LRCK_2X                        ;
; AUD_BCLK       ; AUDIO_DAC:u11|oAUD_BCK          ; 5.543  ;        ; Rise       ; AUDIO_DAC:u11|oAUD_BCK                       ;
; AUD_BCLK       ; AUDIO_DAC:u11|oAUD_BCK          ;        ; 5.543  ; Fall       ; AUDIO_DAC:u11|oAUD_BCK                       ;
; AUD_DACDAT     ; AUDIO_DAC:u11|oAUD_BCK          ; 12.296 ; 12.296 ; Fall       ; AUDIO_DAC:u11|oAUD_BCK                       ;
; I2C_SCLK       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 10.151 ; 8.454  ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; I2C_SDAT       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 10.312 ; 10.312 ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; I2C_SCLK       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 8.454  ;        ; Fall       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; DRAM_ADDR[*]   ; OSC_50                          ; 6.498  ; 6.498  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[0]  ; OSC_50                          ; 6.789  ; 6.789  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[1]  ; OSC_50                          ; 6.788  ; 6.788  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[2]  ; OSC_50                          ; 6.812  ; 6.812  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[3]  ; OSC_50                          ; 6.831  ; 6.831  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[4]  ; OSC_50                          ; 6.518  ; 6.518  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[5]  ; OSC_50                          ; 6.774  ; 6.774  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[6]  ; OSC_50                          ; 6.972  ; 6.972  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[7]  ; OSC_50                          ; 6.536  ; 6.536  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[8]  ; OSC_50                          ; 6.498  ; 6.498  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[9]  ; OSC_50                          ; 6.499  ; 6.499  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[10] ; OSC_50                          ; 6.501  ; 6.501  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[11] ; OSC_50                          ; 6.772  ; 6.772  ; Rise       ; OSC_50                                       ;
; DRAM_BA_0      ; OSC_50                          ; 7.088  ; 7.088  ; Rise       ; OSC_50                                       ;
; DRAM_BA_1      ; OSC_50                          ; 7.059  ; 7.059  ; Rise       ; OSC_50                                       ;
; DRAM_CAS_N     ; OSC_50                          ; 7.118  ; 7.118  ; Rise       ; OSC_50                                       ;
; DRAM_CKE       ; OSC_50                          ; 6.772  ; 6.772  ; Rise       ; OSC_50                                       ;
; DRAM_CS_N      ; OSC_50                          ; 6.684  ; 6.684  ; Rise       ; OSC_50                                       ;
; DRAM_DQ[*]     ; OSC_50                          ; 6.730  ; 6.730  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[0]    ; OSC_50                          ; 7.202  ; 7.202  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[1]    ; OSC_50                          ; 7.233  ; 7.233  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[2]    ; OSC_50                          ; 7.234  ; 7.234  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[3]    ; OSC_50                          ; 6.732  ; 6.732  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[4]    ; OSC_50                          ; 6.730  ; 6.730  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[5]    ; OSC_50                          ; 7.474  ; 7.474  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[6]    ; OSC_50                          ; 6.734  ; 6.734  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[7]    ; OSC_50                          ; 7.527  ; 7.527  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[8]    ; OSC_50                          ; 7.521  ; 7.521  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[9]    ; OSC_50                          ; 7.275  ; 7.275  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[10]   ; OSC_50                          ; 7.718  ; 7.718  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[11]   ; OSC_50                          ; 7.286  ; 7.286  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[12]   ; OSC_50                          ; 7.036  ; 7.036  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[13]   ; OSC_50                          ; 7.539  ; 7.539  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[14]   ; OSC_50                          ; 7.052  ; 7.052  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[15]   ; OSC_50                          ; 7.795  ; 7.795  ; Rise       ; OSC_50                                       ;
; DRAM_LDQM      ; OSC_50                          ; 6.118  ; 6.118  ; Rise       ; OSC_50                                       ;
; DRAM_RAS_N     ; OSC_50                          ; 7.146  ; 7.146  ; Rise       ; OSC_50                                       ;
; DRAM_UDQM      ; OSC_50                          ; 6.090  ; 6.090  ; Rise       ; OSC_50                                       ;
; DRAM_WE_N      ; OSC_50                          ; 7.129  ; 7.129  ; Rise       ; OSC_50                                       ;
; FL_ADDR[*]     ; OSC_50                          ; 8.099  ; 8.099  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[0]    ; OSC_50                          ; 8.585  ; 8.585  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[1]    ; OSC_50                          ; 8.811  ; 8.811  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[2]    ; OSC_50                          ; 8.633  ; 8.633  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[3]    ; OSC_50                          ; 8.543  ; 8.543  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[4]    ; OSC_50                          ; 8.420  ; 8.420  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[5]    ; OSC_50                          ; 8.318  ; 8.318  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[6]    ; OSC_50                          ; 8.360  ; 8.360  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[7]    ; OSC_50                          ; 8.791  ; 8.791  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[8]    ; OSC_50                          ; 8.402  ; 8.402  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[9]    ; OSC_50                          ; 8.185  ; 8.185  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[10]   ; OSC_50                          ; 8.386  ; 8.386  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[11]   ; OSC_50                          ; 9.294  ; 9.294  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[12]   ; OSC_50                          ; 8.369  ; 8.369  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[13]   ; OSC_50                          ; 8.407  ; 8.407  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[14]   ; OSC_50                          ; 8.152  ; 8.152  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[15]   ; OSC_50                          ; 8.205  ; 8.205  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[16]   ; OSC_50                          ; 8.171  ; 8.171  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[17]   ; OSC_50                          ; 8.180  ; 8.180  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[18]   ; OSC_50                          ; 8.120  ; 8.120  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[19]   ; OSC_50                          ; 8.099  ; 8.099  ; Rise       ; OSC_50                                       ;
; FL_CE_N        ; OSC_50                          ; 8.162  ; 8.162  ; Rise       ; OSC_50                                       ;
; FL_DQ[*]       ; OSC_50                          ; 8.409  ; 8.409  ; Rise       ; OSC_50                                       ;
;  FL_DQ[0]      ; OSC_50                          ; 9.139  ; 9.139  ; Rise       ; OSC_50                                       ;
;  FL_DQ[1]      ; OSC_50                          ; 8.940  ; 8.940  ; Rise       ; OSC_50                                       ;
;  FL_DQ[2]      ; OSC_50                          ; 8.900  ; 8.900  ; Rise       ; OSC_50                                       ;
;  FL_DQ[3]      ; OSC_50                          ; 8.955  ; 8.955  ; Rise       ; OSC_50                                       ;
;  FL_DQ[4]      ; OSC_50                          ; 8.899  ; 8.899  ; Rise       ; OSC_50                                       ;
;  FL_DQ[5]      ; OSC_50                          ; 8.988  ; 8.988  ; Rise       ; OSC_50                                       ;
;  FL_DQ[6]      ; OSC_50                          ; 8.409  ; 8.409  ; Rise       ; OSC_50                                       ;
;  FL_DQ[7]      ; OSC_50                          ; 8.897  ; 8.897  ; Rise       ; OSC_50                                       ;
; FL_OE_N        ; OSC_50                          ; 8.085  ; 8.085  ; Rise       ; OSC_50                                       ;
; FL_WE_N        ; OSC_50                          ; 8.390  ; 8.390  ; Rise       ; OSC_50                                       ;
; HEX0[*]        ; OSC_50                          ; 7.391  ; 7.391  ; Rise       ; OSC_50                                       ;
;  HEX0[0]       ; OSC_50                          ; 7.465  ; 7.465  ; Rise       ; OSC_50                                       ;
;  HEX0[1]       ; OSC_50                          ; 7.391  ; 7.391  ; Rise       ; OSC_50                                       ;
;  HEX0[2]       ; OSC_50                          ; 7.408  ; 7.408  ; Rise       ; OSC_50                                       ;
;  HEX0[3]       ; OSC_50                          ; 7.691  ; 7.691  ; Rise       ; OSC_50                                       ;
;  HEX0[4]       ; OSC_50                          ; 7.709  ; 7.709  ; Rise       ; OSC_50                                       ;
;  HEX0[5]       ; OSC_50                          ; 7.534  ; 7.534  ; Rise       ; OSC_50                                       ;
;  HEX0[6]       ; OSC_50                          ; 7.535  ; 7.535  ; Rise       ; OSC_50                                       ;
; HEX1[*]        ; OSC_50                          ; 7.681  ; 7.681  ; Rise       ; OSC_50                                       ;
;  HEX1[0]       ; OSC_50                          ; 8.761  ; 8.761  ; Rise       ; OSC_50                                       ;
;  HEX1[1]       ; OSC_50                          ; 7.890  ; 7.890  ; Rise       ; OSC_50                                       ;
;  HEX1[2]       ; OSC_50                          ; 7.772  ; 7.772  ; Rise       ; OSC_50                                       ;
;  HEX1[3]       ; OSC_50                          ; 8.988  ; 8.988  ; Rise       ; OSC_50                                       ;
;  HEX1[4]       ; OSC_50                          ; 8.159  ; 8.159  ; Rise       ; OSC_50                                       ;
;  HEX1[5]       ; OSC_50                          ; 8.130  ; 8.130  ; Rise       ; OSC_50                                       ;
;  HEX1[6]       ; OSC_50                          ; 7.681  ; 7.681  ; Rise       ; OSC_50                                       ;
; HEX2[*]        ; OSC_50                          ; 7.247  ; 7.247  ; Rise       ; OSC_50                                       ;
;  HEX2[0]       ; OSC_50                          ; 7.742  ; 7.742  ; Rise       ; OSC_50                                       ;
;  HEX2[1]       ; OSC_50                          ; 8.273  ; 8.273  ; Rise       ; OSC_50                                       ;
;  HEX2[2]       ; OSC_50                          ; 8.167  ; 8.167  ; Rise       ; OSC_50                                       ;
;  HEX2[3]       ; OSC_50                          ; 7.552  ; 7.552  ; Rise       ; OSC_50                                       ;
;  HEX2[4]       ; OSC_50                          ; 7.686  ; 7.686  ; Rise       ; OSC_50                                       ;
;  HEX2[5]       ; OSC_50                          ; 7.480  ; 7.480  ; Rise       ; OSC_50                                       ;
;  HEX2[6]       ; OSC_50                          ; 7.247  ; 7.247  ; Rise       ; OSC_50                                       ;
; HEX3[*]        ; OSC_50                          ; 8.361  ; 8.361  ; Rise       ; OSC_50                                       ;
;  HEX3[0]       ; OSC_50                          ; 9.083  ; 9.083  ; Rise       ; OSC_50                                       ;
;  HEX3[1]       ; OSC_50                          ; 9.629  ; 9.629  ; Rise       ; OSC_50                                       ;
;  HEX3[2]       ; OSC_50                          ; 9.370  ; 9.370  ; Rise       ; OSC_50                                       ;
;  HEX3[3]       ; OSC_50                          ; 9.297  ; 9.297  ; Rise       ; OSC_50                                       ;
;  HEX3[4]       ; OSC_50                          ; 9.567  ; 9.567  ; Rise       ; OSC_50                                       ;
;  HEX3[5]       ; OSC_50                          ; 8.920  ; 8.920  ; Rise       ; OSC_50                                       ;
;  HEX3[6]       ; OSC_50                          ; 8.361  ; 8.361  ; Rise       ; OSC_50                                       ;
; HEX4[*]        ; OSC_50                          ; 7.756  ; 7.756  ; Rise       ; OSC_50                                       ;
;  HEX4[0]       ; OSC_50                          ; 7.896  ; 7.896  ; Rise       ; OSC_50                                       ;
;  HEX4[1]       ; OSC_50                          ; 8.202  ; 8.202  ; Rise       ; OSC_50                                       ;
;  HEX4[2]       ; OSC_50                          ; 8.199  ; 8.199  ; Rise       ; OSC_50                                       ;
;  HEX4[3]       ; OSC_50                          ; 7.991  ; 7.991  ; Rise       ; OSC_50                                       ;
;  HEX4[4]       ; OSC_50                          ; 7.756  ; 7.756  ; Rise       ; OSC_50                                       ;
;  HEX4[5]       ; OSC_50                          ; 8.023  ; 8.023  ; Rise       ; OSC_50                                       ;
;  HEX4[6]       ; OSC_50                          ; 8.032  ; 8.032  ; Rise       ; OSC_50                                       ;
; HEX5[*]        ; OSC_50                          ; 7.453  ; 7.453  ; Rise       ; OSC_50                                       ;
;  HEX5[0]       ; OSC_50                          ; 8.531  ; 8.531  ; Rise       ; OSC_50                                       ;
;  HEX5[1]       ; OSC_50                          ; 7.453  ; 7.453  ; Rise       ; OSC_50                                       ;
;  HEX5[2]       ; OSC_50                          ; 8.145  ; 8.145  ; Rise       ; OSC_50                                       ;
;  HEX5[3]       ; OSC_50                          ; 8.191  ; 8.191  ; Rise       ; OSC_50                                       ;
;  HEX5[4]       ; OSC_50                          ; 8.175  ; 8.175  ; Rise       ; OSC_50                                       ;
;  HEX5[5]       ; OSC_50                          ; 8.015  ; 8.015  ; Rise       ; OSC_50                                       ;
;  HEX5[6]       ; OSC_50                          ; 7.778  ; 7.778  ; Rise       ; OSC_50                                       ;
; HEX6[*]        ; OSC_50                          ; 7.488  ; 7.488  ; Rise       ; OSC_50                                       ;
;  HEX6[0]       ; OSC_50                          ; 7.488  ; 7.488  ; Rise       ; OSC_50                                       ;
;  HEX6[1]       ; OSC_50                          ; 8.352  ; 8.352  ; Rise       ; OSC_50                                       ;
;  HEX6[2]       ; OSC_50                          ; 8.108  ; 8.108  ; Rise       ; OSC_50                                       ;
;  HEX6[3]       ; OSC_50                          ; 8.723  ; 8.723  ; Rise       ; OSC_50                                       ;
;  HEX6[4]       ; OSC_50                          ; 9.197  ; 9.197  ; Rise       ; OSC_50                                       ;
;  HEX6[5]       ; OSC_50                          ; 8.396  ; 8.396  ; Rise       ; OSC_50                                       ;
;  HEX6[6]       ; OSC_50                          ; 8.238  ; 8.238  ; Rise       ; OSC_50                                       ;
; HEX7[*]        ; OSC_50                          ; 8.144  ; 8.144  ; Rise       ; OSC_50                                       ;
;  HEX7[0]       ; OSC_50                          ; 8.594  ; 8.594  ; Rise       ; OSC_50                                       ;
;  HEX7[1]       ; OSC_50                          ; 8.554  ; 8.554  ; Rise       ; OSC_50                                       ;
;  HEX7[2]       ; OSC_50                          ; 8.611  ; 8.611  ; Rise       ; OSC_50                                       ;
;  HEX7[3]       ; OSC_50                          ; 8.638  ; 8.638  ; Rise       ; OSC_50                                       ;
;  HEX7[4]       ; OSC_50                          ; 8.144  ; 8.144  ; Rise       ; OSC_50                                       ;
;  HEX7[5]       ; OSC_50                          ; 8.528  ; 8.528  ; Rise       ; OSC_50                                       ;
;  HEX7[6]       ; OSC_50                          ; 8.414  ; 8.414  ; Rise       ; OSC_50                                       ;
; LCD_DATA[*]    ; OSC_50                          ; 7.585  ; 7.585  ; Rise       ; OSC_50                                       ;
;  LCD_DATA[0]   ; OSC_50                          ; 8.975  ; 8.975  ; Rise       ; OSC_50                                       ;
;  LCD_DATA[1]   ; OSC_50                          ; 8.301  ; 8.301  ; Rise       ; OSC_50                                       ;
;  LCD_DATA[2]   ; OSC_50                          ; 8.277  ; 8.277  ; Rise       ; OSC_50                                       ;
;  LCD_DATA[3]   ; OSC_50                          ; 8.311  ; 8.311  ; Rise       ; OSC_50                                       ;
;  LCD_DATA[4]   ; OSC_50                          ; 8.486  ; 8.486  ; Rise       ; OSC_50                                       ;
;  LCD_DATA[5]   ; OSC_50                          ; 7.585  ; 7.585  ; Rise       ; OSC_50                                       ;
;  LCD_DATA[6]   ; OSC_50                          ; 8.049  ; 8.049  ; Rise       ; OSC_50                                       ;
;  LCD_DATA[7]   ; OSC_50                          ; 8.756  ; 8.756  ; Rise       ; OSC_50                                       ;
; LCD_EN         ; OSC_50                          ; 8.373  ; 8.373  ; Rise       ; OSC_50                                       ;
; LCD_RS         ; OSC_50                          ; 7.970  ; 7.970  ; Rise       ; OSC_50                                       ;
; LED_GREEN[*]   ; OSC_50                          ; 6.708  ; 6.708  ; Rise       ; OSC_50                                       ;
;  LED_GREEN[0]  ; OSC_50                          ; 7.516  ; 7.516  ; Rise       ; OSC_50                                       ;
;  LED_GREEN[1]  ; OSC_50                          ; 8.397  ; 8.397  ; Rise       ; OSC_50                                       ;
;  LED_GREEN[2]  ; OSC_50                          ; 8.385  ; 8.385  ; Rise       ; OSC_50                                       ;
;  LED_GREEN[3]  ; OSC_50                          ; 7.738  ; 7.738  ; Rise       ; OSC_50                                       ;
;  LED_GREEN[4]  ; OSC_50                          ; 8.846  ; 8.846  ; Rise       ; OSC_50                                       ;
;  LED_GREEN[5]  ; OSC_50                          ; 8.332  ; 8.332  ; Rise       ; OSC_50                                       ;
;  LED_GREEN[6]  ; OSC_50                          ; 8.394  ; 8.394  ; Rise       ; OSC_50                                       ;
;  LED_GREEN[7]  ; OSC_50                          ; 7.712  ; 7.712  ; Rise       ; OSC_50                                       ;
;  LED_GREEN[8]  ; OSC_50                          ; 6.708  ; 6.708  ; Rise       ; OSC_50                                       ;
; LED_RED[*]     ; OSC_50                          ; 6.963  ; 6.963  ; Rise       ; OSC_50                                       ;
;  LED_RED[0]    ; OSC_50                          ; 8.140  ; 8.140  ; Rise       ; OSC_50                                       ;
;  LED_RED[1]    ; OSC_50                          ; 8.776  ; 8.776  ; Rise       ; OSC_50                                       ;
;  LED_RED[2]    ; OSC_50                          ; 8.813  ; 8.813  ; Rise       ; OSC_50                                       ;
;  LED_RED[3]    ; OSC_50                          ; 8.863  ; 8.863  ; Rise       ; OSC_50                                       ;
;  LED_RED[4]    ; OSC_50                          ; 8.146  ; 8.146  ; Rise       ; OSC_50                                       ;
;  LED_RED[5]    ; OSC_50                          ; 8.173  ; 8.173  ; Rise       ; OSC_50                                       ;
;  LED_RED[6]    ; OSC_50                          ; 8.170  ; 8.170  ; Rise       ; OSC_50                                       ;
;  LED_RED[7]    ; OSC_50                          ; 7.928  ; 7.928  ; Rise       ; OSC_50                                       ;
;  LED_RED[8]    ; OSC_50                          ; 7.178  ; 7.178  ; Rise       ; OSC_50                                       ;
;  LED_RED[9]    ; OSC_50                          ; 7.414  ; 7.414  ; Rise       ; OSC_50                                       ;
;  LED_RED[10]   ; OSC_50                          ; 7.195  ; 7.195  ; Rise       ; OSC_50                                       ;
;  LED_RED[11]   ; OSC_50                          ; 7.189  ; 7.189  ; Rise       ; OSC_50                                       ;
;  LED_RED[12]   ; OSC_50                          ; 7.199  ; 7.199  ; Rise       ; OSC_50                                       ;
;  LED_RED[13]   ; OSC_50                          ; 7.194  ; 7.194  ; Rise       ; OSC_50                                       ;
;  LED_RED[14]   ; OSC_50                          ; 6.981  ; 6.981  ; Rise       ; OSC_50                                       ;
;  LED_RED[15]   ; OSC_50                          ; 6.980  ; 6.980  ; Rise       ; OSC_50                                       ;
;  LED_RED[16]   ; OSC_50                          ; 6.963  ; 6.963  ; Rise       ; OSC_50                                       ;
;  LED_RED[17]   ; OSC_50                          ; 6.969  ; 6.969  ; Rise       ; OSC_50                                       ;
; SRAM_ADDR[*]   ; OSC_50                          ; 7.677  ; 7.677  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[0]  ; OSC_50                          ; 8.159  ; 8.159  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[1]  ; OSC_50                          ; 7.779  ; 7.779  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[2]  ; OSC_50                          ; 8.172  ; 8.172  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[3]  ; OSC_50                          ; 7.677  ; 7.677  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[4]  ; OSC_50                          ; 8.171  ; 8.171  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[5]  ; OSC_50                          ; 8.118  ; 8.118  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[6]  ; OSC_50                          ; 8.214  ; 8.214  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[7]  ; OSC_50                          ; 8.235  ; 8.235  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[8]  ; OSC_50                          ; 7.896  ; 7.896  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[9]  ; OSC_50                          ; 7.965  ; 7.965  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[10] ; OSC_50                          ; 7.957  ; 7.957  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[11] ; OSC_50                          ; 7.970  ; 7.970  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[12] ; OSC_50                          ; 7.951  ; 7.951  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[13] ; OSC_50                          ; 7.982  ; 7.982  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[14] ; OSC_50                          ; 8.167  ; 8.167  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[15] ; OSC_50                          ; 8.137  ; 8.137  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[16] ; OSC_50                          ; 8.207  ; 8.207  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[17] ; OSC_50                          ; 8.204  ; 8.204  ; Rise       ; OSC_50                                       ;
; SRAM_DQ[*]     ; OSC_50                          ; 6.996  ; 6.996  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[0]    ; OSC_50                          ; 7.715  ; 7.715  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[1]    ; OSC_50                          ; 7.666  ; 7.666  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[2]    ; OSC_50                          ; 7.623  ; 7.623  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[3]    ; OSC_50                          ; 7.487  ; 7.487  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[4]    ; OSC_50                          ; 7.583  ; 7.583  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[5]    ; OSC_50                          ; 7.500  ; 7.500  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[6]    ; OSC_50                          ; 7.546  ; 7.546  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[7]    ; OSC_50                          ; 7.187  ; 7.187  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[8]    ; OSC_50                          ; 7.361  ; 7.361  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[9]    ; OSC_50                          ; 7.257  ; 7.257  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[10]   ; OSC_50                          ; 7.235  ; 7.235  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[11]   ; OSC_50                          ; 7.240  ; 7.240  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[12]   ; OSC_50                          ; 7.221  ; 7.221  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[13]   ; OSC_50                          ; 7.255  ; 7.255  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[14]   ; OSC_50                          ; 6.996  ; 6.996  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[15]   ; OSC_50                          ; 7.313  ; 7.313  ; Rise       ; OSC_50                                       ;
; SRAM_OE_N      ; OSC_50                          ; 7.599  ; 7.599  ; Rise       ; OSC_50                                       ;
; SRAM_WE_N      ; OSC_50                          ; 8.273  ; 8.273  ; Rise       ; OSC_50                                       ;
; TDO            ; TCK                             ; 9.063  ; 9.063  ; Rise       ; TCK                                          ;
; SRAM_ADDR[*]   ; OSC_27                          ; 7.082  ; 7.082  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[0]  ; OSC_27                          ; 7.842  ; 7.842  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[1]  ; OSC_27                          ; 7.082  ; 7.082  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[2]  ; OSC_27                          ; 8.365  ; 8.365  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[3]  ; OSC_27                          ; 7.731  ; 7.731  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[4]  ; OSC_27                          ; 7.842  ; 7.842  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[5]  ; OSC_27                          ; 8.410  ; 8.410  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[6]  ; OSC_27                          ; 9.184  ; 9.184  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[7]  ; OSC_27                          ; 9.229  ; 9.229  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[8]  ; OSC_27                          ; 7.665  ; 7.665  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[9]  ; OSC_27                          ; 7.640  ; 7.640  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[10] ; OSC_27                          ; 8.588  ; 8.588  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[11] ; OSC_27                          ; 7.827  ; 7.827  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[12] ; OSC_27                          ; 7.825  ; 7.825  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[13] ; OSC_27                          ; 7.624  ; 7.624  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[14] ; OSC_27                          ; 7.134  ; 7.134  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[15] ; OSC_27                          ; 7.529  ; 7.529  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[16] ; OSC_27                          ; 7.572  ; 7.572  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[17] ; OSC_27                          ; 7.544  ; 7.544  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_B[*]       ; OSC_27                          ; 4.944  ; 4.944  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[0]      ; OSC_27                          ; 6.201  ; 6.201  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[1]      ; OSC_27                          ; 6.192  ; 6.192  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[2]      ; OSC_27                          ; 5.726  ; 5.726  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[3]      ; OSC_27                          ; 5.822  ; 5.822  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[4]      ; OSC_27                          ; 4.944  ; 4.944  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[5]      ; OSC_27                          ; 5.720  ; 5.720  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[6]      ; OSC_27                          ; 5.816  ; 5.816  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[7]      ; OSC_27                          ; 5.771  ; 5.771  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[8]      ; OSC_27                          ; 5.850  ; 5.850  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[9]      ; OSC_27                          ; 5.791  ; 5.791  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_BLANK      ; OSC_27                          ; 6.238  ; 6.238  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_CLK        ; OSC_27                          ; 2.885  ;        ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_G[*]       ; OSC_27                          ; 5.672  ; 5.672  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[0]      ; OSC_27                          ; 6.318  ; 6.318  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[1]      ; OSC_27                          ; 6.050  ; 6.050  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[2]      ; OSC_27                          ; 5.981  ; 5.981  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[3]      ; OSC_27                          ; 6.002  ; 6.002  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[4]      ; OSC_27                          ; 5.984  ; 5.984  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[5]      ; OSC_27                          ; 5.672  ; 5.672  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[6]      ; OSC_27                          ; 6.011  ; 6.011  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[7]      ; OSC_27                          ; 6.288  ; 6.288  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[8]      ; OSC_27                          ; 6.121  ; 6.121  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[9]      ; OSC_27                          ; 6.343  ; 6.343  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_HS         ; OSC_27                          ; 6.345  ; 6.345  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_R[*]       ; OSC_27                          ; 5.473  ; 5.473  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[0]      ; OSC_27                          ; 6.225  ; 6.225  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[1]      ; OSC_27                          ; 5.473  ; 5.473  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[2]      ; OSC_27                          ; 6.668  ; 6.668  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[3]      ; OSC_27                          ; 6.639  ; 6.639  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[4]      ; OSC_27                          ; 6.366  ; 6.366  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[5]      ; OSC_27                          ; 5.870  ; 5.870  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[6]      ; OSC_27                          ; 6.836  ; 6.836  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[7]      ; OSC_27                          ; 6.724  ; 6.724  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[8]      ; OSC_27                          ; 6.755  ; 6.755  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[9]      ; OSC_27                          ; 6.422  ; 6.422  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_VS         ; OSC_27                          ; 5.741  ; 5.741  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_CLK        ; OSC_27                          ;        ; 2.885  ; Fall       ; p1|altpll_component|pll|clk[0]               ;
; AUD_XCK        ; OSC_27                          ; 2.917  ;        ; Rise       ; p1|altpll_component|pll|clk[1]               ;
; AUD_XCK        ; OSC_27                          ;        ; 2.917  ; Fall       ; p1|altpll_component|pll|clk[1]               ;
; DRAM_CLK       ; OSC_50                          ; -2.132 ;        ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[2] ;
; DRAM_CLK       ; OSC_50                          ;        ; -2.132 ; Fall       ; u3|u1|sdram_pll1|altpll_component|pll|clk[2] ;
+----------------+---------------------------------+--------+--------+------------+----------------------------------------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+------------+-------------+-------+--------+--------+-------+
; Input Port ; Output Port ; RR    ; RF     ; FR     ; FF    ;
+------------+-------------+-------+--------+--------+-------+
; DPDT_SW[0] ; AUD_DACDAT  ; 9.963 ; 10.360 ; 10.360 ; 9.963 ;
; DPDT_SW[1] ; AUD_DACDAT  ;       ; 10.160 ; 10.160 ;       ;
+------------+-------------+-------+--------+--------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; DPDT_SW[0] ; AUD_DACDAT  ; 9.963 ; 9.930 ; 9.930 ; 9.963 ;
; DPDT_SW[1] ; AUD_DACDAT  ;       ; 9.734 ; 9.734 ;       ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; DRAM_DQ[*]   ; OSC_50     ; 6.023 ;      ; Rise       ; OSC_50          ;
;  DRAM_DQ[0]  ; OSC_50     ; 6.299 ;      ; Rise       ; OSC_50          ;
;  DRAM_DQ[1]  ; OSC_50     ; 6.329 ;      ; Rise       ; OSC_50          ;
;  DRAM_DQ[2]  ; OSC_50     ; 6.329 ;      ; Rise       ; OSC_50          ;
;  DRAM_DQ[3]  ; OSC_50     ; 6.023 ;      ; Rise       ; OSC_50          ;
;  DRAM_DQ[4]  ; OSC_50     ; 6.023 ;      ; Rise       ; OSC_50          ;
;  DRAM_DQ[5]  ; OSC_50     ; 6.023 ;      ; Rise       ; OSC_50          ;
;  DRAM_DQ[6]  ; OSC_50     ; 6.023 ;      ; Rise       ; OSC_50          ;
;  DRAM_DQ[7]  ; OSC_50     ; 6.354 ;      ; Rise       ; OSC_50          ;
;  DRAM_DQ[8]  ; OSC_50     ; 6.324 ;      ; Rise       ; OSC_50          ;
;  DRAM_DQ[9]  ; OSC_50     ; 6.354 ;      ; Rise       ; OSC_50          ;
;  DRAM_DQ[10] ; OSC_50     ; 6.354 ;      ; Rise       ; OSC_50          ;
;  DRAM_DQ[11] ; OSC_50     ; 6.362 ;      ; Rise       ; OSC_50          ;
;  DRAM_DQ[12] ; OSC_50     ; 6.362 ;      ; Rise       ; OSC_50          ;
;  DRAM_DQ[13] ; OSC_50     ; 6.372 ;      ; Rise       ; OSC_50          ;
;  DRAM_DQ[14] ; OSC_50     ; 6.372 ;      ; Rise       ; OSC_50          ;
;  DRAM_DQ[15] ; OSC_50     ; 6.354 ;      ; Rise       ; OSC_50          ;
; FL_DQ[*]     ; OSC_50     ; 8.384 ;      ; Rise       ; OSC_50          ;
;  FL_DQ[0]    ; OSC_50     ; 8.384 ;      ; Rise       ; OSC_50          ;
;  FL_DQ[1]    ; OSC_50     ; 8.384 ;      ; Rise       ; OSC_50          ;
;  FL_DQ[2]    ; OSC_50     ; 8.404 ;      ; Rise       ; OSC_50          ;
;  FL_DQ[3]    ; OSC_50     ; 8.404 ;      ; Rise       ; OSC_50          ;
;  FL_DQ[4]    ; OSC_50     ; 8.596 ;      ; Rise       ; OSC_50          ;
;  FL_DQ[5]    ; OSC_50     ; 8.596 ;      ; Rise       ; OSC_50          ;
;  FL_DQ[6]    ; OSC_50     ; 8.596 ;      ; Rise       ; OSC_50          ;
;  FL_DQ[7]    ; OSC_50     ; 8.596 ;      ; Rise       ; OSC_50          ;
; SRAM_DQ[*]   ; OSC_50     ; 8.938 ;      ; Rise       ; OSC_50          ;
;  SRAM_DQ[0]  ; OSC_50     ; 9.485 ;      ; Rise       ; OSC_50          ;
;  SRAM_DQ[1]  ; OSC_50     ; 9.495 ;      ; Rise       ; OSC_50          ;
;  SRAM_DQ[2]  ; OSC_50     ; 9.468 ;      ; Rise       ; OSC_50          ;
;  SRAM_DQ[3]  ; OSC_50     ; 9.448 ;      ; Rise       ; OSC_50          ;
;  SRAM_DQ[4]  ; OSC_50     ; 9.195 ;      ; Rise       ; OSC_50          ;
;  SRAM_DQ[5]  ; OSC_50     ; 9.195 ;      ; Rise       ; OSC_50          ;
;  SRAM_DQ[6]  ; OSC_50     ; 9.195 ;      ; Rise       ; OSC_50          ;
;  SRAM_DQ[7]  ; OSC_50     ; 9.168 ;      ; Rise       ; OSC_50          ;
;  SRAM_DQ[8]  ; OSC_50     ; 8.958 ;      ; Rise       ; OSC_50          ;
;  SRAM_DQ[9]  ; OSC_50     ; 8.958 ;      ; Rise       ; OSC_50          ;
;  SRAM_DQ[10] ; OSC_50     ; 8.958 ;      ; Rise       ; OSC_50          ;
;  SRAM_DQ[11] ; OSC_50     ; 8.958 ;      ; Rise       ; OSC_50          ;
;  SRAM_DQ[12] ; OSC_50     ; 8.947 ;      ; Rise       ; OSC_50          ;
;  SRAM_DQ[13] ; OSC_50     ; 8.947 ;      ; Rise       ; OSC_50          ;
;  SRAM_DQ[14] ; OSC_50     ; 8.938 ;      ; Rise       ; OSC_50          ;
;  SRAM_DQ[15] ; OSC_50     ; 8.938 ;      ; Rise       ; OSC_50          ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; DRAM_DQ[*]   ; OSC_50     ; 6.023 ;      ; Rise       ; OSC_50          ;
;  DRAM_DQ[0]  ; OSC_50     ; 6.299 ;      ; Rise       ; OSC_50          ;
;  DRAM_DQ[1]  ; OSC_50     ; 6.329 ;      ; Rise       ; OSC_50          ;
;  DRAM_DQ[2]  ; OSC_50     ; 6.329 ;      ; Rise       ; OSC_50          ;
;  DRAM_DQ[3]  ; OSC_50     ; 6.023 ;      ; Rise       ; OSC_50          ;
;  DRAM_DQ[4]  ; OSC_50     ; 6.023 ;      ; Rise       ; OSC_50          ;
;  DRAM_DQ[5]  ; OSC_50     ; 6.023 ;      ; Rise       ; OSC_50          ;
;  DRAM_DQ[6]  ; OSC_50     ; 6.023 ;      ; Rise       ; OSC_50          ;
;  DRAM_DQ[7]  ; OSC_50     ; 6.354 ;      ; Rise       ; OSC_50          ;
;  DRAM_DQ[8]  ; OSC_50     ; 6.324 ;      ; Rise       ; OSC_50          ;
;  DRAM_DQ[9]  ; OSC_50     ; 6.354 ;      ; Rise       ; OSC_50          ;
;  DRAM_DQ[10] ; OSC_50     ; 6.354 ;      ; Rise       ; OSC_50          ;
;  DRAM_DQ[11] ; OSC_50     ; 6.362 ;      ; Rise       ; OSC_50          ;
;  DRAM_DQ[12] ; OSC_50     ; 6.362 ;      ; Rise       ; OSC_50          ;
;  DRAM_DQ[13] ; OSC_50     ; 6.372 ;      ; Rise       ; OSC_50          ;
;  DRAM_DQ[14] ; OSC_50     ; 6.372 ;      ; Rise       ; OSC_50          ;
;  DRAM_DQ[15] ; OSC_50     ; 6.354 ;      ; Rise       ; OSC_50          ;
; FL_DQ[*]     ; OSC_50     ; 8.384 ;      ; Rise       ; OSC_50          ;
;  FL_DQ[0]    ; OSC_50     ; 8.384 ;      ; Rise       ; OSC_50          ;
;  FL_DQ[1]    ; OSC_50     ; 8.384 ;      ; Rise       ; OSC_50          ;
;  FL_DQ[2]    ; OSC_50     ; 8.404 ;      ; Rise       ; OSC_50          ;
;  FL_DQ[3]    ; OSC_50     ; 8.404 ;      ; Rise       ; OSC_50          ;
;  FL_DQ[4]    ; OSC_50     ; 8.596 ;      ; Rise       ; OSC_50          ;
;  FL_DQ[5]    ; OSC_50     ; 8.596 ;      ; Rise       ; OSC_50          ;
;  FL_DQ[6]    ; OSC_50     ; 8.596 ;      ; Rise       ; OSC_50          ;
;  FL_DQ[7]    ; OSC_50     ; 8.596 ;      ; Rise       ; OSC_50          ;
; SRAM_DQ[*]   ; OSC_50     ; 7.777 ;      ; Rise       ; OSC_50          ;
;  SRAM_DQ[0]  ; OSC_50     ; 8.324 ;      ; Rise       ; OSC_50          ;
;  SRAM_DQ[1]  ; OSC_50     ; 8.334 ;      ; Rise       ; OSC_50          ;
;  SRAM_DQ[2]  ; OSC_50     ; 8.307 ;      ; Rise       ; OSC_50          ;
;  SRAM_DQ[3]  ; OSC_50     ; 8.287 ;      ; Rise       ; OSC_50          ;
;  SRAM_DQ[4]  ; OSC_50     ; 8.034 ;      ; Rise       ; OSC_50          ;
;  SRAM_DQ[5]  ; OSC_50     ; 8.034 ;      ; Rise       ; OSC_50          ;
;  SRAM_DQ[6]  ; OSC_50     ; 8.034 ;      ; Rise       ; OSC_50          ;
;  SRAM_DQ[7]  ; OSC_50     ; 8.007 ;      ; Rise       ; OSC_50          ;
;  SRAM_DQ[8]  ; OSC_50     ; 7.797 ;      ; Rise       ; OSC_50          ;
;  SRAM_DQ[9]  ; OSC_50     ; 7.797 ;      ; Rise       ; OSC_50          ;
;  SRAM_DQ[10] ; OSC_50     ; 7.797 ;      ; Rise       ; OSC_50          ;
;  SRAM_DQ[11] ; OSC_50     ; 7.797 ;      ; Rise       ; OSC_50          ;
;  SRAM_DQ[12] ; OSC_50     ; 7.786 ;      ; Rise       ; OSC_50          ;
;  SRAM_DQ[13] ; OSC_50     ; 7.786 ;      ; Rise       ; OSC_50          ;
;  SRAM_DQ[14] ; OSC_50     ; 7.777 ;      ; Rise       ; OSC_50          ;
;  SRAM_DQ[15] ; OSC_50     ; 7.777 ;      ; Rise       ; OSC_50          ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; DRAM_DQ[*]   ; OSC_50     ; 6.023     ;           ; Rise       ; OSC_50          ;
;  DRAM_DQ[0]  ; OSC_50     ; 6.299     ;           ; Rise       ; OSC_50          ;
;  DRAM_DQ[1]  ; OSC_50     ; 6.329     ;           ; Rise       ; OSC_50          ;
;  DRAM_DQ[2]  ; OSC_50     ; 6.329     ;           ; Rise       ; OSC_50          ;
;  DRAM_DQ[3]  ; OSC_50     ; 6.023     ;           ; Rise       ; OSC_50          ;
;  DRAM_DQ[4]  ; OSC_50     ; 6.023     ;           ; Rise       ; OSC_50          ;
;  DRAM_DQ[5]  ; OSC_50     ; 6.023     ;           ; Rise       ; OSC_50          ;
;  DRAM_DQ[6]  ; OSC_50     ; 6.023     ;           ; Rise       ; OSC_50          ;
;  DRAM_DQ[7]  ; OSC_50     ; 6.354     ;           ; Rise       ; OSC_50          ;
;  DRAM_DQ[8]  ; OSC_50     ; 6.324     ;           ; Rise       ; OSC_50          ;
;  DRAM_DQ[9]  ; OSC_50     ; 6.354     ;           ; Rise       ; OSC_50          ;
;  DRAM_DQ[10] ; OSC_50     ; 6.354     ;           ; Rise       ; OSC_50          ;
;  DRAM_DQ[11] ; OSC_50     ; 6.362     ;           ; Rise       ; OSC_50          ;
;  DRAM_DQ[12] ; OSC_50     ; 6.362     ;           ; Rise       ; OSC_50          ;
;  DRAM_DQ[13] ; OSC_50     ; 6.372     ;           ; Rise       ; OSC_50          ;
;  DRAM_DQ[14] ; OSC_50     ; 6.372     ;           ; Rise       ; OSC_50          ;
;  DRAM_DQ[15] ; OSC_50     ; 6.354     ;           ; Rise       ; OSC_50          ;
; FL_DQ[*]     ; OSC_50     ; 8.384     ;           ; Rise       ; OSC_50          ;
;  FL_DQ[0]    ; OSC_50     ; 8.384     ;           ; Rise       ; OSC_50          ;
;  FL_DQ[1]    ; OSC_50     ; 8.384     ;           ; Rise       ; OSC_50          ;
;  FL_DQ[2]    ; OSC_50     ; 8.404     ;           ; Rise       ; OSC_50          ;
;  FL_DQ[3]    ; OSC_50     ; 8.404     ;           ; Rise       ; OSC_50          ;
;  FL_DQ[4]    ; OSC_50     ; 8.596     ;           ; Rise       ; OSC_50          ;
;  FL_DQ[5]    ; OSC_50     ; 8.596     ;           ; Rise       ; OSC_50          ;
;  FL_DQ[6]    ; OSC_50     ; 8.596     ;           ; Rise       ; OSC_50          ;
;  FL_DQ[7]    ; OSC_50     ; 8.596     ;           ; Rise       ; OSC_50          ;
; SRAM_DQ[*]   ; OSC_50     ; 8.938     ;           ; Rise       ; OSC_50          ;
;  SRAM_DQ[0]  ; OSC_50     ; 9.485     ;           ; Rise       ; OSC_50          ;
;  SRAM_DQ[1]  ; OSC_50     ; 9.495     ;           ; Rise       ; OSC_50          ;
;  SRAM_DQ[2]  ; OSC_50     ; 9.468     ;           ; Rise       ; OSC_50          ;
;  SRAM_DQ[3]  ; OSC_50     ; 9.448     ;           ; Rise       ; OSC_50          ;
;  SRAM_DQ[4]  ; OSC_50     ; 9.195     ;           ; Rise       ; OSC_50          ;
;  SRAM_DQ[5]  ; OSC_50     ; 9.195     ;           ; Rise       ; OSC_50          ;
;  SRAM_DQ[6]  ; OSC_50     ; 9.195     ;           ; Rise       ; OSC_50          ;
;  SRAM_DQ[7]  ; OSC_50     ; 9.168     ;           ; Rise       ; OSC_50          ;
;  SRAM_DQ[8]  ; OSC_50     ; 8.958     ;           ; Rise       ; OSC_50          ;
;  SRAM_DQ[9]  ; OSC_50     ; 8.958     ;           ; Rise       ; OSC_50          ;
;  SRAM_DQ[10] ; OSC_50     ; 8.958     ;           ; Rise       ; OSC_50          ;
;  SRAM_DQ[11] ; OSC_50     ; 8.958     ;           ; Rise       ; OSC_50          ;
;  SRAM_DQ[12] ; OSC_50     ; 8.947     ;           ; Rise       ; OSC_50          ;
;  SRAM_DQ[13] ; OSC_50     ; 8.947     ;           ; Rise       ; OSC_50          ;
;  SRAM_DQ[14] ; OSC_50     ; 8.938     ;           ; Rise       ; OSC_50          ;
;  SRAM_DQ[15] ; OSC_50     ; 8.938     ;           ; Rise       ; OSC_50          ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; DRAM_DQ[*]   ; OSC_50     ; 6.023     ;           ; Rise       ; OSC_50          ;
;  DRAM_DQ[0]  ; OSC_50     ; 6.299     ;           ; Rise       ; OSC_50          ;
;  DRAM_DQ[1]  ; OSC_50     ; 6.329     ;           ; Rise       ; OSC_50          ;
;  DRAM_DQ[2]  ; OSC_50     ; 6.329     ;           ; Rise       ; OSC_50          ;
;  DRAM_DQ[3]  ; OSC_50     ; 6.023     ;           ; Rise       ; OSC_50          ;
;  DRAM_DQ[4]  ; OSC_50     ; 6.023     ;           ; Rise       ; OSC_50          ;
;  DRAM_DQ[5]  ; OSC_50     ; 6.023     ;           ; Rise       ; OSC_50          ;
;  DRAM_DQ[6]  ; OSC_50     ; 6.023     ;           ; Rise       ; OSC_50          ;
;  DRAM_DQ[7]  ; OSC_50     ; 6.354     ;           ; Rise       ; OSC_50          ;
;  DRAM_DQ[8]  ; OSC_50     ; 6.324     ;           ; Rise       ; OSC_50          ;
;  DRAM_DQ[9]  ; OSC_50     ; 6.354     ;           ; Rise       ; OSC_50          ;
;  DRAM_DQ[10] ; OSC_50     ; 6.354     ;           ; Rise       ; OSC_50          ;
;  DRAM_DQ[11] ; OSC_50     ; 6.362     ;           ; Rise       ; OSC_50          ;
;  DRAM_DQ[12] ; OSC_50     ; 6.362     ;           ; Rise       ; OSC_50          ;
;  DRAM_DQ[13] ; OSC_50     ; 6.372     ;           ; Rise       ; OSC_50          ;
;  DRAM_DQ[14] ; OSC_50     ; 6.372     ;           ; Rise       ; OSC_50          ;
;  DRAM_DQ[15] ; OSC_50     ; 6.354     ;           ; Rise       ; OSC_50          ;
; FL_DQ[*]     ; OSC_50     ; 8.384     ;           ; Rise       ; OSC_50          ;
;  FL_DQ[0]    ; OSC_50     ; 8.384     ;           ; Rise       ; OSC_50          ;
;  FL_DQ[1]    ; OSC_50     ; 8.384     ;           ; Rise       ; OSC_50          ;
;  FL_DQ[2]    ; OSC_50     ; 8.404     ;           ; Rise       ; OSC_50          ;
;  FL_DQ[3]    ; OSC_50     ; 8.404     ;           ; Rise       ; OSC_50          ;
;  FL_DQ[4]    ; OSC_50     ; 8.596     ;           ; Rise       ; OSC_50          ;
;  FL_DQ[5]    ; OSC_50     ; 8.596     ;           ; Rise       ; OSC_50          ;
;  FL_DQ[6]    ; OSC_50     ; 8.596     ;           ; Rise       ; OSC_50          ;
;  FL_DQ[7]    ; OSC_50     ; 8.596     ;           ; Rise       ; OSC_50          ;
; SRAM_DQ[*]   ; OSC_50     ; 7.777     ;           ; Rise       ; OSC_50          ;
;  SRAM_DQ[0]  ; OSC_50     ; 8.324     ;           ; Rise       ; OSC_50          ;
;  SRAM_DQ[1]  ; OSC_50     ; 8.334     ;           ; Rise       ; OSC_50          ;
;  SRAM_DQ[2]  ; OSC_50     ; 8.307     ;           ; Rise       ; OSC_50          ;
;  SRAM_DQ[3]  ; OSC_50     ; 8.287     ;           ; Rise       ; OSC_50          ;
;  SRAM_DQ[4]  ; OSC_50     ; 8.034     ;           ; Rise       ; OSC_50          ;
;  SRAM_DQ[5]  ; OSC_50     ; 8.034     ;           ; Rise       ; OSC_50          ;
;  SRAM_DQ[6]  ; OSC_50     ; 8.034     ;           ; Rise       ; OSC_50          ;
;  SRAM_DQ[7]  ; OSC_50     ; 8.007     ;           ; Rise       ; OSC_50          ;
;  SRAM_DQ[8]  ; OSC_50     ; 7.797     ;           ; Rise       ; OSC_50          ;
;  SRAM_DQ[9]  ; OSC_50     ; 7.797     ;           ; Rise       ; OSC_50          ;
;  SRAM_DQ[10] ; OSC_50     ; 7.797     ;           ; Rise       ; OSC_50          ;
;  SRAM_DQ[11] ; OSC_50     ; 7.797     ;           ; Rise       ; OSC_50          ;
;  SRAM_DQ[12] ; OSC_50     ; 7.786     ;           ; Rise       ; OSC_50          ;
;  SRAM_DQ[13] ; OSC_50     ; 7.786     ;           ; Rise       ; OSC_50          ;
;  SRAM_DQ[14] ; OSC_50     ; 7.777     ;           ; Rise       ; OSC_50          ;
;  SRAM_DQ[15] ; OSC_50     ; 7.777     ;           ; Rise       ; OSC_50          ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------+
; Fast Model Setup Summary                                 ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; p1|altpll_component|pll|clk[0]  ; -5.183 ; -148.024      ;
; AUDIO_DAC:u11|LRCK_4X           ; -0.713 ; -18.919       ;
; I2C_AV_Config:u10|mI2C_CTRL_CLK ; -0.520 ; -16.427       ;
; p1|altpll_component|pll|clk[1]  ; -0.183 ; -0.692        ;
; TCK                             ; -0.125 ; -0.192        ;
; AUDIO_DAC:u11|LRCK_2X           ; -0.123 ; -0.951        ;
; AUDIO_DAC:u11|LRCK_1X           ; -0.017 ; -0.102        ;
; OSC_50                          ; -0.006 ; -0.006        ;
; USB_JTAG:u1|mTCK                ; -0.001 ; -0.008        ;
; AUDIO_DAC:u11|oAUD_BCK          ; 0.419  ; 0.000         ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Fast Model Hold Summary                                  ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; OSC_50                          ; -1.578 ; -1.578        ;
; TCK                             ; 0.043  ; 0.000         ;
; p1|altpll_component|pll|clk[1]  ; 0.044  ; 0.000         ;
; AUDIO_DAC:u11|oAUD_BCK          ; 0.215  ; 0.000         ;
; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.215  ; 0.000         ;
; USB_JTAG:u1|mTCK                ; 0.215  ; 0.000         ;
; p1|altpll_component|pll|clk[0]  ; 0.215  ; 0.000         ;
; AUDIO_DAC:u11|LRCK_4X           ; 0.240  ; 0.000         ;
; AUDIO_DAC:u11|LRCK_1X           ; 0.373  ; 0.000         ;
; AUDIO_DAC:u11|LRCK_2X           ; 0.825  ; 0.000         ;
+---------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                   ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; TCK                             ; -1.222 ; -6.222        ;
; I2C_AV_Config:u10|mI2C_CTRL_CLK ; -0.500 ; -56.000       ;
; AUDIO_DAC:u11|LRCK_4X           ; -0.500 ; -36.000       ;
; USB_JTAG:u1|mTCK                ; -0.500 ; -19.000       ;
; AUDIO_DAC:u11|LRCK_2X           ; -0.500 ; -16.000       ;
; AUDIO_DAC:u11|LRCK_1X           ; -0.500 ; -6.000        ;
; AUDIO_DAC:u11|oAUD_BCK          ; -0.500 ; -4.000        ;
; OSC_50                          ; 9.000  ; 0.000         ;
; p1|altpll_component|pll|clk[0]  ; 17.714 ; 0.000         ;
; OSC_27                          ; 18.518 ; 0.000         ;
; p1|altpll_component|pll|clk[1]  ; 26.777 ; 0.000         ;
+---------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'p1|altpll_component|pll|clk[0]'                                                                                                              ;
+--------+----------------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                          ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; -5.183 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_R[5] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.625     ; 3.592      ;
; -5.148 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_R[5] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.625     ; 3.557      ;
; -5.113 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_R[6] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.618     ; 3.529      ;
; -5.113 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_R[9] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.618     ; 3.529      ;
; -5.108 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_R[8] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.617     ; 3.525      ;
; -5.093 ; CMD_Decode:u5|oCursor_Y[3] ; VGA_Controller:u8|Cur_Color_R[5] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.625     ; 3.502      ;
; -5.078 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_R[6] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.618     ; 3.494      ;
; -5.078 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_R[9] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.618     ; 3.494      ;
; -5.077 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_R[2] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.621     ; 3.490      ;
; -5.077 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_R[4] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.621     ; 3.490      ;
; -5.073 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_R[8] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.617     ; 3.490      ;
; -5.049 ; CMD_Decode:u5|oCursor_X[2] ; VGA_Controller:u8|Cur_Color_R[5] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.651     ; 3.432      ;
; -5.042 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_R[2] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.621     ; 3.455      ;
; -5.042 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_R[4] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.621     ; 3.455      ;
; -5.023 ; CMD_Decode:u5|oCursor_Y[3] ; VGA_Controller:u8|Cur_Color_R[6] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.618     ; 3.439      ;
; -5.023 ; CMD_Decode:u5|oCursor_Y[3] ; VGA_Controller:u8|Cur_Color_R[9] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.618     ; 3.439      ;
; -5.018 ; CMD_Decode:u5|oCursor_Y[4] ; VGA_Controller:u8|Cur_Color_R[5] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.625     ; 3.427      ;
; -5.018 ; CMD_Decode:u5|oCursor_Y[3] ; VGA_Controller:u8|Cur_Color_R[8] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.617     ; 3.435      ;
; -5.015 ; CMD_Decode:u5|oCursor_X[3] ; VGA_Controller:u8|Cur_Color_R[5] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.651     ; 3.398      ;
; -4.997 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_R[0] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.625     ; 3.406      ;
; -4.997 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_B[5] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.625     ; 3.406      ;
; -4.995 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_R[1] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.625     ; 3.404      ;
; -4.989 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_G[5] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.625     ; 3.398      ;
; -4.987 ; CMD_Decode:u5|oCursor_Y[3] ; VGA_Controller:u8|Cur_Color_R[2] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.621     ; 3.400      ;
; -4.987 ; CMD_Decode:u5|oCursor_Y[3] ; VGA_Controller:u8|Cur_Color_R[4] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.621     ; 3.400      ;
; -4.979 ; CMD_Decode:u5|oCursor_X[2] ; VGA_Controller:u8|Cur_Color_R[6] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.644     ; 3.369      ;
; -4.979 ; CMD_Decode:u5|oCursor_X[2] ; VGA_Controller:u8|Cur_Color_R[9] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.644     ; 3.369      ;
; -4.974 ; CMD_Decode:u5|oCursor_X[2] ; VGA_Controller:u8|Cur_Color_R[8] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.643     ; 3.365      ;
; -4.970 ; CMD_Decode:u5|oCursor_Y[5] ; VGA_Controller:u8|Cur_Color_R[5] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.625     ; 3.379      ;
; -4.963 ; CMD_Decode:u5|oCursor_X[4] ; VGA_Controller:u8|Cur_Color_R[5] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.651     ; 3.346      ;
; -4.962 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_R[0] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.625     ; 3.371      ;
; -4.962 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_B[5] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.625     ; 3.371      ;
; -4.960 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_R[1] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.625     ; 3.369      ;
; -4.954 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_G[5] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.625     ; 3.363      ;
; -4.948 ; CMD_Decode:u5|oCursor_Y[4] ; VGA_Controller:u8|Cur_Color_R[6] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.618     ; 3.364      ;
; -4.948 ; CMD_Decode:u5|oCursor_Y[4] ; VGA_Controller:u8|Cur_Color_R[9] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.618     ; 3.364      ;
; -4.945 ; CMD_Decode:u5|oCursor_X[3] ; VGA_Controller:u8|Cur_Color_R[6] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.644     ; 3.335      ;
; -4.945 ; CMD_Decode:u5|oCursor_X[3] ; VGA_Controller:u8|Cur_Color_R[9] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.644     ; 3.335      ;
; -4.943 ; CMD_Decode:u5|oCursor_Y[4] ; VGA_Controller:u8|Cur_Color_R[8] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.617     ; 3.360      ;
; -4.943 ; CMD_Decode:u5|oCursor_X[2] ; VGA_Controller:u8|Cur_Color_R[2] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.647     ; 3.330      ;
; -4.943 ; CMD_Decode:u5|oCursor_X[2] ; VGA_Controller:u8|Cur_Color_R[4] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.647     ; 3.330      ;
; -4.940 ; CMD_Decode:u5|oCursor_X[3] ; VGA_Controller:u8|Cur_Color_R[8] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.643     ; 3.331      ;
; -4.924 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_R[3] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.620     ; 3.338      ;
; -4.924 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_R[7] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.620     ; 3.338      ;
; -4.912 ; CMD_Decode:u5|oCursor_Y[4] ; VGA_Controller:u8|Cur_Color_R[2] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.621     ; 3.325      ;
; -4.912 ; CMD_Decode:u5|oCursor_Y[4] ; VGA_Controller:u8|Cur_Color_R[4] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.621     ; 3.325      ;
; -4.909 ; CMD_Decode:u5|oCursor_X[3] ; VGA_Controller:u8|Cur_Color_R[2] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.647     ; 3.296      ;
; -4.909 ; CMD_Decode:u5|oCursor_X[3] ; VGA_Controller:u8|Cur_Color_R[4] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.647     ; 3.296      ;
; -4.907 ; CMD_Decode:u5|oCursor_Y[3] ; VGA_Controller:u8|Cur_Color_R[0] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.625     ; 3.316      ;
; -4.907 ; CMD_Decode:u5|oCursor_Y[3] ; VGA_Controller:u8|Cur_Color_B[5] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.625     ; 3.316      ;
; -4.905 ; CMD_Decode:u5|oCursor_Y[3] ; VGA_Controller:u8|Cur_Color_R[1] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.625     ; 3.314      ;
; -4.900 ; CMD_Decode:u5|oCursor_Y[5] ; VGA_Controller:u8|Cur_Color_R[6] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.618     ; 3.316      ;
; -4.900 ; CMD_Decode:u5|oCursor_Y[5] ; VGA_Controller:u8|Cur_Color_R[9] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.618     ; 3.316      ;
; -4.899 ; CMD_Decode:u5|oCursor_Y[3] ; VGA_Controller:u8|Cur_Color_G[5] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.625     ; 3.308      ;
; -4.895 ; CMD_Decode:u5|oCursor_Y[5] ; VGA_Controller:u8|Cur_Color_R[8] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.617     ; 3.312      ;
; -4.893 ; CMD_Decode:u5|oCursor_X[4] ; VGA_Controller:u8|Cur_Color_R[6] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.644     ; 3.283      ;
; -4.893 ; CMD_Decode:u5|oCursor_X[4] ; VGA_Controller:u8|Cur_Color_R[9] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.644     ; 3.283      ;
; -4.889 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_R[3] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.620     ; 3.303      ;
; -4.889 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_R[7] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.620     ; 3.303      ;
; -4.888 ; CMD_Decode:u5|oCursor_X[4] ; VGA_Controller:u8|Cur_Color_R[8] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.643     ; 3.279      ;
; -4.878 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_G[3] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.618     ; 3.294      ;
; -4.877 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_B[6] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.618     ; 3.293      ;
; -4.877 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_B[8] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.617     ; 3.294      ;
; -4.876 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_G[6] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.618     ; 3.292      ;
; -4.876 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_B[7] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.617     ; 3.293      ;
; -4.875 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_G[7] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.617     ; 3.292      ;
; -4.873 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_G[0] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.618     ; 3.289      ;
; -4.872 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_B[1] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.617     ; 3.289      ;
; -4.871 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_G[9] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.618     ; 3.287      ;
; -4.870 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_B[3] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.618     ; 3.286      ;
; -4.869 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_B[0] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.617     ; 3.286      ;
; -4.867 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_G[8] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.617     ; 3.284      ;
; -4.864 ; CMD_Decode:u5|oCursor_Y[5] ; VGA_Controller:u8|Cur_Color_R[2] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.621     ; 3.277      ;
; -4.864 ; CMD_Decode:u5|oCursor_Y[5] ; VGA_Controller:u8|Cur_Color_R[4] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.621     ; 3.277      ;
; -4.863 ; CMD_Decode:u5|oCursor_X[2] ; VGA_Controller:u8|Cur_Color_R[0] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.651     ; 3.246      ;
; -4.863 ; CMD_Decode:u5|oCursor_X[2] ; VGA_Controller:u8|Cur_Color_B[5] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.651     ; 3.246      ;
; -4.862 ; CMD_Decode:u5|oCursor_Y[6] ; VGA_Controller:u8|Cur_Color_R[5] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.625     ; 3.271      ;
; -4.861 ; CMD_Decode:u5|oCursor_X[2] ; VGA_Controller:u8|Cur_Color_R[1] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.651     ; 3.244      ;
; -4.857 ; CMD_Decode:u5|oCursor_X[4] ; VGA_Controller:u8|Cur_Color_R[2] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.647     ; 3.244      ;
; -4.857 ; CMD_Decode:u5|oCursor_X[4] ; VGA_Controller:u8|Cur_Color_R[4] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.647     ; 3.244      ;
; -4.855 ; CMD_Decode:u5|oCursor_X[2] ; VGA_Controller:u8|Cur_Color_G[5] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.651     ; 3.238      ;
; -4.844 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_B[4] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.621     ; 3.257      ;
; -4.843 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_G[3] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.618     ; 3.259      ;
; -4.842 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_G[2] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.621     ; 3.255      ;
; -4.842 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_B[2] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.621     ; 3.255      ;
; -4.842 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_B[6] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.618     ; 3.258      ;
; -4.842 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_B[8] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.617     ; 3.259      ;
; -4.841 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_G[6] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.618     ; 3.257      ;
; -4.841 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_B[7] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.617     ; 3.258      ;
; -4.840 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_G[4] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.621     ; 3.253      ;
; -4.840 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_B[9] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.621     ; 3.253      ;
; -4.840 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_G[7] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.617     ; 3.257      ;
; -4.838 ; CMD_Decode:u5|oCursor_Y[1] ; VGA_Controller:u8|Cur_Color_G[1] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.621     ; 3.251      ;
; -4.838 ; CMD_Decode:u5|oCursor_X[5] ; VGA_Controller:u8|Cur_Color_R[5] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.651     ; 3.221      ;
; -4.838 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_G[0] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.618     ; 3.254      ;
; -4.837 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_B[1] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.617     ; 3.254      ;
; -4.836 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_G[9] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.618     ; 3.252      ;
; -4.835 ; CMD_Decode:u5|oCursor_Y[2] ; VGA_Controller:u8|Cur_Color_B[3] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.618     ; 3.251      ;
; -4.834 ; CMD_Decode:u5|oCursor_Y[3] ; VGA_Controller:u8|Cur_Color_R[3] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.620     ; 3.248      ;
; -4.834 ; CMD_Decode:u5|oCursor_Y[3] ; VGA_Controller:u8|Cur_Color_R[7] ; OSC_50       ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.620     ; 3.248      ;
+--------+----------------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'AUDIO_DAC:u11|LRCK_4X'                                                                                                                     ;
+--------+------------------------------+------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -0.713 ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|FLASH_Cont[10] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.745      ;
; -0.713 ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.745      ;
; -0.713 ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.745      ;
; -0.713 ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.745      ;
; -0.713 ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.745      ;
; -0.713 ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.745      ;
; -0.713 ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.745      ;
; -0.713 ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|FLASH_Cont[17] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.745      ;
; -0.713 ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.745      ;
; -0.713 ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.745      ;
; -0.710 ; AUDIO_DAC:u11|FLASH_Cont[9]  ; AUDIO_DAC:u11|FLASH_Cont[10] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 1.732      ;
; -0.710 ; AUDIO_DAC:u11|FLASH_Cont[9]  ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 1.732      ;
; -0.710 ; AUDIO_DAC:u11|FLASH_Cont[9]  ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 1.732      ;
; -0.710 ; AUDIO_DAC:u11|FLASH_Cont[9]  ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 1.732      ;
; -0.710 ; AUDIO_DAC:u11|FLASH_Cont[9]  ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 1.732      ;
; -0.710 ; AUDIO_DAC:u11|FLASH_Cont[9]  ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 1.732      ;
; -0.710 ; AUDIO_DAC:u11|FLASH_Cont[9]  ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 1.732      ;
; -0.710 ; AUDIO_DAC:u11|FLASH_Cont[9]  ; AUDIO_DAC:u11|FLASH_Cont[17] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 1.732      ;
; -0.710 ; AUDIO_DAC:u11|FLASH_Cont[9]  ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 1.732      ;
; -0.710 ; AUDIO_DAC:u11|FLASH_Cont[9]  ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 1.732      ;
; -0.674 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[10] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.706      ;
; -0.674 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.706      ;
; -0.674 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.706      ;
; -0.674 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.706      ;
; -0.674 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.706      ;
; -0.674 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.706      ;
; -0.674 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.706      ;
; -0.674 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[17] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.706      ;
; -0.674 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.706      ;
; -0.674 ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.706      ;
; -0.660 ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|FLASH_Cont[10] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.692      ;
; -0.660 ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.692      ;
; -0.660 ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.692      ;
; -0.660 ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.692      ;
; -0.660 ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.692      ;
; -0.660 ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.692      ;
; -0.660 ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.692      ;
; -0.660 ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|FLASH_Cont[17] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.692      ;
; -0.660 ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.692      ;
; -0.660 ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.692      ;
; -0.626 ; AUDIO_DAC:u11|FLASH_Cont[10] ; AUDIO_DAC:u11|FLASH_Cont[10] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.658      ;
; -0.626 ; AUDIO_DAC:u11|FLASH_Cont[10] ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.658      ;
; -0.626 ; AUDIO_DAC:u11|FLASH_Cont[10] ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.658      ;
; -0.626 ; AUDIO_DAC:u11|FLASH_Cont[10] ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.658      ;
; -0.626 ; AUDIO_DAC:u11|FLASH_Cont[10] ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.658      ;
; -0.626 ; AUDIO_DAC:u11|FLASH_Cont[10] ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.658      ;
; -0.626 ; AUDIO_DAC:u11|FLASH_Cont[10] ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.658      ;
; -0.626 ; AUDIO_DAC:u11|FLASH_Cont[10] ; AUDIO_DAC:u11|FLASH_Cont[17] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.658      ;
; -0.626 ; AUDIO_DAC:u11|FLASH_Cont[10] ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.658      ;
; -0.626 ; AUDIO_DAC:u11|FLASH_Cont[10] ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.658      ;
; -0.597 ; AUDIO_DAC:u11|FLASH_Cont[2]  ; AUDIO_DAC:u11|FLASH_Cont[10] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 1.619      ;
; -0.597 ; AUDIO_DAC:u11|FLASH_Cont[8]  ; AUDIO_DAC:u11|FLASH_Cont[10] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 1.619      ;
; -0.597 ; AUDIO_DAC:u11|FLASH_Cont[2]  ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 1.619      ;
; -0.597 ; AUDIO_DAC:u11|FLASH_Cont[8]  ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 1.619      ;
; -0.597 ; AUDIO_DAC:u11|FLASH_Cont[2]  ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 1.619      ;
; -0.597 ; AUDIO_DAC:u11|FLASH_Cont[8]  ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 1.619      ;
; -0.597 ; AUDIO_DAC:u11|FLASH_Cont[2]  ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 1.619      ;
; -0.597 ; AUDIO_DAC:u11|FLASH_Cont[8]  ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 1.619      ;
; -0.597 ; AUDIO_DAC:u11|FLASH_Cont[2]  ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 1.619      ;
; -0.597 ; AUDIO_DAC:u11|FLASH_Cont[8]  ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 1.619      ;
; -0.597 ; AUDIO_DAC:u11|FLASH_Cont[2]  ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 1.619      ;
; -0.597 ; AUDIO_DAC:u11|FLASH_Cont[8]  ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 1.619      ;
; -0.597 ; AUDIO_DAC:u11|FLASH_Cont[2]  ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 1.619      ;
; -0.597 ; AUDIO_DAC:u11|FLASH_Cont[8]  ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 1.619      ;
; -0.597 ; AUDIO_DAC:u11|FLASH_Cont[2]  ; AUDIO_DAC:u11|FLASH_Cont[17] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 1.619      ;
; -0.597 ; AUDIO_DAC:u11|FLASH_Cont[8]  ; AUDIO_DAC:u11|FLASH_Cont[17] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 1.619      ;
; -0.597 ; AUDIO_DAC:u11|FLASH_Cont[2]  ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 1.619      ;
; -0.597 ; AUDIO_DAC:u11|FLASH_Cont[8]  ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 1.619      ;
; -0.597 ; AUDIO_DAC:u11|FLASH_Cont[2]  ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 1.619      ;
; -0.597 ; AUDIO_DAC:u11|FLASH_Cont[8]  ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 1.619      ;
; -0.596 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[10] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.628      ;
; -0.596 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.628      ;
; -0.596 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.628      ;
; -0.596 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.628      ;
; -0.596 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.628      ;
; -0.596 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.628      ;
; -0.596 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.628      ;
; -0.596 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[17] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.628      ;
; -0.596 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.628      ;
; -0.596 ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.000      ; 1.628      ;
; -0.592 ; AUDIO_DAC:u11|FLASH_Cont[0]  ; AUDIO_DAC:u11|FLASH_Cont[10] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 1.614      ;
; -0.592 ; AUDIO_DAC:u11|FLASH_Cont[0]  ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 1.614      ;
; -0.592 ; AUDIO_DAC:u11|FLASH_Cont[0]  ; AUDIO_DAC:u11|FLASH_Cont[12] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 1.614      ;
; -0.592 ; AUDIO_DAC:u11|FLASH_Cont[0]  ; AUDIO_DAC:u11|FLASH_Cont[13] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 1.614      ;
; -0.592 ; AUDIO_DAC:u11|FLASH_Cont[0]  ; AUDIO_DAC:u11|FLASH_Cont[14] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 1.614      ;
; -0.592 ; AUDIO_DAC:u11|FLASH_Cont[0]  ; AUDIO_DAC:u11|FLASH_Cont[15] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 1.614      ;
; -0.592 ; AUDIO_DAC:u11|FLASH_Cont[0]  ; AUDIO_DAC:u11|FLASH_Cont[16] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 1.614      ;
; -0.592 ; AUDIO_DAC:u11|FLASH_Cont[0]  ; AUDIO_DAC:u11|FLASH_Cont[17] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 1.614      ;
; -0.592 ; AUDIO_DAC:u11|FLASH_Cont[0]  ; AUDIO_DAC:u11|FLASH_Cont[18] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 1.614      ;
; -0.592 ; AUDIO_DAC:u11|FLASH_Cont[0]  ; AUDIO_DAC:u11|FLASH_Cont[19] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; -0.010     ; 1.614      ;
; -0.574 ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|FLASH_Cont[1]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.010      ; 1.616      ;
; -0.574 ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|FLASH_Cont[2]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.010      ; 1.616      ;
; -0.574 ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|FLASH_Cont[3]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.010      ; 1.616      ;
; -0.574 ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|FLASH_Cont[4]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.010      ; 1.616      ;
; -0.574 ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|FLASH_Cont[5]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.010      ; 1.616      ;
; -0.574 ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|FLASH_Cont[6]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.010      ; 1.616      ;
; -0.574 ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|FLASH_Cont[7]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.010      ; 1.616      ;
; -0.574 ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|FLASH_Cont[8]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.010      ; 1.616      ;
; -0.574 ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|FLASH_Cont[9]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.010      ; 1.616      ;
; -0.574 ; AUDIO_DAC:u11|FLASH_Cont[11] ; AUDIO_DAC:u11|FLASH_Cont[0]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 1.000        ; 0.010      ; 1.616      ;
+--------+------------------------------+------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'I2C_AV_Config:u10|mI2C_CTRL_CLK'                                                                                                                                                                  ;
+--------+---------------------------------------------------+--------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                                         ; To Node                                    ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------+--------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -0.520 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SDO    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.552      ;
; -0.434 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[3]             ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.011     ; 1.455      ;
; -0.425 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[10]            ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.010     ; 1.447      ;
; -0.425 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[0]             ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.009     ; 1.448      ;
; -0.425 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[1]             ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.009     ; 1.448      ;
; -0.425 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[22]            ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.009     ; 1.448      ;
; -0.425 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[15]            ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.010     ; 1.447      ;
; -0.425 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[14]            ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.010     ; 1.447      ;
; -0.425 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[12]            ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.009     ; 1.448      ;
; -0.415 ; I2C_AV_Config:u10|I2C_Controller:u0|SD[4]         ; I2C_AV_Config:u10|I2C_Controller:u0|SDO    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.446      ;
; -0.411 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SDO    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.443      ;
; -0.400 ; I2C_AV_Config:u10|LUT_INDEX[5]                    ; I2C_AV_Config:u10|mI2C_DATA[3]             ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.011     ; 1.421      ;
; -0.398 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[11] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.430      ;
; -0.398 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[3]  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.430      ;
; -0.398 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[0]  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.430      ;
; -0.398 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[5]  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.430      ;
; -0.398 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[22] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.430      ;
; -0.398 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[13] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.430      ;
; -0.398 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[14] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.430      ;
; -0.398 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[12] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.430      ;
; -0.394 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[4]             ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.425      ;
; -0.394 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[7]             ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.425      ;
; -0.394 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[5]             ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.425      ;
; -0.391 ; I2C_AV_Config:u10|LUT_INDEX[5]                    ; I2C_AV_Config:u10|mI2C_DATA[10]            ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.010     ; 1.413      ;
; -0.391 ; I2C_AV_Config:u10|LUT_INDEX[5]                    ; I2C_AV_Config:u10|mI2C_DATA[0]             ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.009     ; 1.414      ;
; -0.391 ; I2C_AV_Config:u10|LUT_INDEX[5]                    ; I2C_AV_Config:u10|mI2C_DATA[1]             ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.009     ; 1.414      ;
; -0.391 ; I2C_AV_Config:u10|LUT_INDEX[5]                    ; I2C_AV_Config:u10|mI2C_DATA[22]            ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.009     ; 1.414      ;
; -0.391 ; I2C_AV_Config:u10|LUT_INDEX[5]                    ; I2C_AV_Config:u10|mI2C_DATA[15]            ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.010     ; 1.413      ;
; -0.391 ; I2C_AV_Config:u10|LUT_INDEX[5]                    ; I2C_AV_Config:u10|mI2C_DATA[14]            ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.010     ; 1.413      ;
; -0.391 ; I2C_AV_Config:u10|LUT_INDEX[5]                    ; I2C_AV_Config:u10|mI2C_DATA[12]            ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.009     ; 1.414      ;
; -0.373 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[11] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.405      ;
; -0.373 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[3]  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.405      ;
; -0.373 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[0]  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.405      ;
; -0.373 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[5]  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.405      ;
; -0.373 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[22] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.405      ;
; -0.373 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[13] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.405      ;
; -0.373 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[14] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.405      ;
; -0.373 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[12] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.405      ;
; -0.368 ; I2C_AV_Config:u10|LUT_INDEX[4]                    ; I2C_AV_Config:u10|mI2C_DATA[3]             ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.011     ; 1.389      ;
; -0.360 ; I2C_AV_Config:u10|LUT_INDEX[5]                    ; I2C_AV_Config:u10|mI2C_DATA[4]             ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.391      ;
; -0.360 ; I2C_AV_Config:u10|LUT_INDEX[5]                    ; I2C_AV_Config:u10|mI2C_DATA[7]             ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.391      ;
; -0.360 ; I2C_AV_Config:u10|LUT_INDEX[5]                    ; I2C_AV_Config:u10|mI2C_DATA[5]             ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.391      ;
; -0.359 ; I2C_AV_Config:u10|LUT_INDEX[4]                    ; I2C_AV_Config:u10|mI2C_DATA[10]            ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.010     ; 1.381      ;
; -0.359 ; I2C_AV_Config:u10|LUT_INDEX[4]                    ; I2C_AV_Config:u10|mI2C_DATA[0]             ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.009     ; 1.382      ;
; -0.359 ; I2C_AV_Config:u10|LUT_INDEX[4]                    ; I2C_AV_Config:u10|mI2C_DATA[1]             ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.009     ; 1.382      ;
; -0.359 ; I2C_AV_Config:u10|LUT_INDEX[4]                    ; I2C_AV_Config:u10|mI2C_DATA[22]            ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.009     ; 1.382      ;
; -0.359 ; I2C_AV_Config:u10|LUT_INDEX[4]                    ; I2C_AV_Config:u10|mI2C_DATA[15]            ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.010     ; 1.381      ;
; -0.359 ; I2C_AV_Config:u10|LUT_INDEX[4]                    ; I2C_AV_Config:u10|mI2C_DATA[14]            ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.010     ; 1.381      ;
; -0.359 ; I2C_AV_Config:u10|LUT_INDEX[4]                    ; I2C_AV_Config:u10|mI2C_DATA[12]            ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.009     ; 1.382      ;
; -0.358 ; I2C_AV_Config:u10|I2C_Controller:u0|SD[6]         ; I2C_AV_Config:u10|I2C_Controller:u0|SDO    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.389      ;
; -0.354 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[3]             ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.011     ; 1.375      ;
; -0.352 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u10|I2C_Controller:u0|SDO    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.384      ;
; -0.347 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[3]             ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.011     ; 1.368      ;
; -0.345 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[10]            ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.010     ; 1.367      ;
; -0.345 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[0]             ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.009     ; 1.368      ;
; -0.345 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[1]             ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.009     ; 1.368      ;
; -0.345 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[22]            ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.009     ; 1.368      ;
; -0.345 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[15]            ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.010     ; 1.367      ;
; -0.345 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[14]            ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.010     ; 1.367      ;
; -0.345 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[12]            ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.009     ; 1.368      ;
; -0.340 ; I2C_AV_Config:u10|I2C_Controller:u0|SD[15]        ; I2C_AV_Config:u10|I2C_Controller:u0|SDO    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.371      ;
; -0.336 ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ; I2C_AV_Config:u10|I2C_Controller:u0|SDO    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.368      ;
; -0.336 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[11] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.368      ;
; -0.336 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[3]  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.368      ;
; -0.336 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[0]  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.368      ;
; -0.336 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[5]  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.368      ;
; -0.336 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[22] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.368      ;
; -0.336 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[13] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.368      ;
; -0.336 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[14] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.368      ;
; -0.336 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[12] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.368      ;
; -0.329 ; I2C_AV_Config:u10|I2C_Controller:u0|SD[22]        ; I2C_AV_Config:u10|I2C_Controller:u0|SDO    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.361      ;
; -0.328 ; I2C_AV_Config:u10|LUT_INDEX[4]                    ; I2C_AV_Config:u10|mI2C_DATA[4]             ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.359      ;
; -0.328 ; I2C_AV_Config:u10|LUT_INDEX[4]                    ; I2C_AV_Config:u10|mI2C_DATA[7]             ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.359      ;
; -0.328 ; I2C_AV_Config:u10|LUT_INDEX[4]                    ; I2C_AV_Config:u10|mI2C_DATA[5]             ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.359      ;
; -0.328 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[12]            ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.010     ; 1.350      ;
; -0.324 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[3]             ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.012     ; 1.344      ;
; -0.316 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[4]  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.349      ;
; -0.316 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[10] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.349      ;
; -0.316 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[7]  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.349      ;
; -0.316 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[8]  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.349      ;
; -0.316 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[9]  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.349      ;
; -0.316 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[1]  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.349      ;
; -0.316 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[2]  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.349      ;
; -0.316 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[6]  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.349      ;
; -0.316 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD[15] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.349      ;
; -0.315 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[10]            ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.011     ; 1.336      ;
; -0.315 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[0]             ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.010     ; 1.337      ;
; -0.315 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[1]             ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.010     ; 1.337      ;
; -0.315 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[22]            ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.010     ; 1.337      ;
; -0.315 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[15]            ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.011     ; 1.336      ;
; -0.315 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[14]            ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.011     ; 1.336      ;
; -0.314 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[4]             ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.345      ;
; -0.314 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[7]             ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.345      ;
; -0.314 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[5]             ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.345      ;
; -0.299 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[11]            ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.330      ;
; -0.299 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[9]             ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.330      ;
; -0.299 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[6]             ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.330      ;
; -0.291 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mSetup_ST.0001           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.324      ;
; -0.291 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mSetup_ST.0000           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.324      ;
; -0.291 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mSetup_ST.0010           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.324      ;
+--------+---------------------------------------------------+--------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'p1|altpll_component|pll|clk[1]'                                                                                                                              ;
+--------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.183 ; AUDIO_DAC:u11|LRCK_4X        ; AUDIO_DAC:u11|LRCK_4X        ; AUDIO_DAC:u11|LRCK_4X          ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.006      ; 0.367      ;
; -0.183 ; AUDIO_DAC:u11|LRCK_4X        ; AUDIO_DAC:u11|LRCK_4X        ; AUDIO_DAC:u11|LRCK_4X          ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.006      ; 0.367      ;
; -0.181 ; AUDIO_DAC:u11|LRCK_2X        ; AUDIO_DAC:u11|LRCK_2X        ; AUDIO_DAC:u11|LRCK_2X          ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.008      ; 0.367      ;
; -0.181 ; AUDIO_DAC:u11|LRCK_2X        ; AUDIO_DAC:u11|LRCK_2X        ; AUDIO_DAC:u11|LRCK_2X          ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.008      ; 0.367      ;
; -0.169 ; AUDIO_DAC:u11|LRCK_1X        ; AUDIO_DAC:u11|LRCK_1X        ; AUDIO_DAC:u11|LRCK_1X          ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.020      ; 0.367      ;
; -0.169 ; AUDIO_DAC:u11|LRCK_1X        ; AUDIO_DAC:u11|LRCK_1X        ; AUDIO_DAC:u11|LRCK_1X          ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.020      ; 0.367      ;
; -0.159 ; AUDIO_DAC:u11|oAUD_BCK       ; AUDIO_DAC:u11|oAUD_BCK       ; AUDIO_DAC:u11|oAUD_BCK         ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.030      ; 0.367      ;
; -0.159 ; AUDIO_DAC:u11|oAUD_BCK       ; AUDIO_DAC:u11|oAUD_BCK       ; AUDIO_DAC:u11|oAUD_BCK         ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.030      ; 0.367      ;
; 54.224 ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.363      ;
; 54.224 ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.363      ;
; 54.224 ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.363      ;
; 54.224 ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.363      ;
; 54.224 ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.363      ;
; 54.224 ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.363      ;
; 54.224 ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; AUDIO_DAC:u11|LRCK_2X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.363      ;
; 54.224 ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.363      ;
; 54.239 ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; AUDIO_DAC:u11|LRCK_4X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.001      ; 1.349      ;
; 54.242 ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.345      ;
; 54.242 ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.345      ;
; 54.242 ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.345      ;
; 54.242 ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.345      ;
; 54.242 ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.345      ;
; 54.242 ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.345      ;
; 54.242 ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.345      ;
; 54.242 ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.345      ;
; 54.244 ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; AUDIO_DAC:u11|LRCK_4X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.001      ; 1.344      ;
; 54.245 ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; AUDIO_DAC:u11|LRCK_4X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.001      ; 1.343      ;
; 54.293 ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.294      ;
; 54.293 ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.294      ;
; 54.293 ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.294      ;
; 54.293 ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.294      ;
; 54.293 ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.294      ;
; 54.293 ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.294      ;
; 54.293 ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.294      ;
; 54.293 ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.294      ;
; 54.313 ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; AUDIO_DAC:u11|LRCK_4X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.001      ; 1.275      ;
; 54.319 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.268      ;
; 54.319 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.268      ;
; 54.319 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.268      ;
; 54.319 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.268      ;
; 54.319 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.268      ;
; 54.319 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.268      ;
; 54.319 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.268      ;
; 54.319 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.268      ;
; 54.319 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.268      ;
; 54.333 ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.254      ;
; 54.333 ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.254      ;
; 54.333 ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.254      ;
; 54.333 ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.254      ;
; 54.333 ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.254      ;
; 54.333 ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.254      ;
; 54.333 ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; AUDIO_DAC:u11|LRCK_2X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.254      ;
; 54.333 ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.254      ;
; 54.352 ; AUDIO_DAC:u11|LRCK_4X_DIV[0] ; AUDIO_DAC:u11|LRCK_4X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.001      ; 1.236      ;
; 54.378 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.209      ;
; 54.378 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.209      ;
; 54.378 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.209      ;
; 54.378 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.209      ;
; 54.378 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.209      ;
; 54.378 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.209      ;
; 54.378 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.209      ;
; 54.378 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.209      ;
; 54.378 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.209      ;
; 54.410 ; AUDIO_DAC:u11|LRCK_4X_DIV[5] ; AUDIO_DAC:u11|LRCK_4X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.001      ; 1.178      ;
; 54.413 ; AUDIO_DAC:u11|LRCK_4X_DIV[6] ; AUDIO_DAC:u11|LRCK_4X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.001      ; 1.175      ;
; 54.458 ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; AUDIO_DAC:u11|LRCK_4X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.129      ;
; 54.458 ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.129      ;
; 54.458 ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.129      ;
; 54.458 ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.129      ;
; 54.458 ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.129      ;
; 54.458 ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; AUDIO_DAC:u11|LRCK_4X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.129      ;
; 54.458 ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; AUDIO_DAC:u11|LRCK_4X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.129      ;
; 54.460 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.127      ;
; 54.460 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.127      ;
; 54.460 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.127      ;
; 54.460 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.127      ;
; 54.460 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.127      ;
; 54.460 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.127      ;
; 54.460 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.127      ;
; 54.460 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.127      ;
; 54.460 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.127      ;
; 54.463 ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; AUDIO_DAC:u11|LRCK_4X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.124      ;
; 54.463 ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.124      ;
; 54.463 ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.124      ;
; 54.463 ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.124      ;
; 54.463 ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.124      ;
; 54.463 ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; AUDIO_DAC:u11|LRCK_4X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.124      ;
; 54.463 ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; AUDIO_DAC:u11|LRCK_4X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.124      ;
; 54.464 ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; AUDIO_DAC:u11|LRCK_4X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.123      ;
; 54.464 ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.123      ;
; 54.464 ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.123      ;
; 54.464 ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.123      ;
; 54.464 ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.123      ;
; 54.464 ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; AUDIO_DAC:u11|LRCK_4X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.123      ;
; 54.464 ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; AUDIO_DAC:u11|LRCK_4X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.123      ;
; 54.487 ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.100      ;
; 54.487 ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.100      ;
; 54.487 ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.100      ;
; 54.487 ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.100      ;
; 54.487 ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.100      ;
+--------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'TCK'                                                                                                                                 ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.125 ; CMD_Decode:u5|sel_SR               ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 0.549      ; 1.706      ;
; -0.081 ; CMD_Decode:u5|sel_SDR              ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 0.549      ; 1.662      ;
; -0.067 ; CMD_Decode:u5|sel_SR               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; OSC_50       ; TCK         ; 1.000        ; 0.549      ; 1.648      ;
; -0.025 ; CMD_Decode:u5|sel_SDR              ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; OSC_50       ; TCK         ; 1.000        ; 0.549      ; 1.606      ;
; -0.006 ; CMD_Decode:u5|oPS2_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 0.559      ; 1.597      ;
; 0.004  ; CMD_Decode:u5|sel_FL               ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 0.549      ; 1.577      ;
; 0.008  ; CMD_Decode:u5|oSR_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 0.561      ; 1.585      ;
; 0.017  ; CMD_Decode:u5|oPS2_TXD_DATA[6]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 0.551      ; 1.566      ;
; 0.050  ; CMD_Decode:u5|oPS2_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; OSC_50       ; TCK         ; 1.000        ; 0.559      ; 1.541      ;
; 0.061  ; CMD_Decode:u5|sel_SR               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; OSC_50       ; TCK         ; 1.000        ; 0.549      ; 1.520      ;
; 0.064  ; CMD_Decode:u5|oSR_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; OSC_50       ; TCK         ; 1.000        ; 0.561      ; 1.529      ;
; 0.072  ; CMD_Decode:u5|oSR_TXD_DATA[4]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 0.551      ; 1.511      ;
; 0.093  ; CMD_Decode:u5|oSR_TXD_DATA[0]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 0.547      ; 1.486      ;
; 0.095  ; CMD_Decode:u5|oPS2_TXD_DATA[3]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 0.551      ; 1.488      ;
; 0.103  ; CMD_Decode:u5|sel_SDR              ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; OSC_50       ; TCK         ; 1.000        ; 0.549      ; 1.478      ;
; 0.105  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0] ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; TCK          ; TCK         ; 1.000        ; 0.000      ; 0.927      ;
; 0.115  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1] ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; TCK          ; TCK         ; 1.000        ; 0.000      ; 0.917      ;
; 0.162  ; CMD_Decode:u5|oSDR_TXD_DATA[7]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 0.548      ; 1.418      ;
; 0.172  ; CMD_Decode:u5|oPS2_TXD_DATA[1]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 0.547      ; 1.407      ;
; 0.173  ; CMD_Decode:u5|sel_FL               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; OSC_50       ; TCK         ; 1.000        ; 0.549      ; 1.408      ;
; 0.178  ; CMD_Decode:u5|oPS2_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; OSC_50       ; TCK         ; 1.000        ; 0.559      ; 1.413      ;
; 0.186  ; CMD_Decode:u5|sel_SR               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; OSC_50       ; TCK         ; 1.000        ; 0.549      ; 1.395      ;
; 0.192  ; CMD_Decode:u5|oSR_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; OSC_50       ; TCK         ; 1.000        ; 0.561      ; 1.401      ;
; 0.214  ; CMD_Decode:u5|oSDR_TXD_DATA[6]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 0.548      ; 1.366      ;
; 0.217  ; CMD_Decode:u5|oPS2_TXD_DATA[4]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 0.551      ; 1.366      ;
; 0.228  ; CMD_Decode:u5|sel_SDR              ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; OSC_50       ; TCK         ; 1.000        ; 0.549      ; 1.353      ;
; 0.239  ; CMD_Decode:u5|oSDR_TXD_DATA[0]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 0.548      ; 1.341      ;
; 0.245  ; CMD_Decode:u5|oSR_TXD_DATA[5]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 0.551      ; 1.338      ;
; 0.248  ; CMD_Decode:u5|oSR_TXD_DATA[6]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 0.551      ; 1.335      ;
; 0.252  ; CMD_Decode:u5|oPS2_TXD_DATA[0]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 0.547      ; 1.327      ;
; 0.262  ; CMD_Decode:u5|oSDR_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 0.562      ; 1.332      ;
; 0.266  ; CMD_Decode:u5|oFL_TXD_DATA[5]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 0.540      ; 1.306      ;
; 0.277  ; CMD_Decode:u5|oPS2_TXD_DATA[2]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 0.547      ; 1.302      ;
; 0.290  ; CMD_Decode:u5|oSDR_TXD_DATA[1]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 0.548      ; 1.290      ;
; 0.301  ; CMD_Decode:u5|oFL_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 0.551      ; 1.282      ;
; 0.301  ; CMD_Decode:u5|sel_FL               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; OSC_50       ; TCK         ; 1.000        ; 0.549      ; 1.280      ;
; 0.302  ; CMD_Decode:u5|oSDR_TXD_DATA[4]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 0.548      ; 1.278      ;
; 0.303  ; CMD_Decode:u5|oPS2_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; OSC_50       ; TCK         ; 1.000        ; 0.559      ; 1.288      ;
; 0.317  ; CMD_Decode:u5|oSR_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; OSC_50       ; TCK         ; 1.000        ; 0.561      ; 1.276      ;
; 0.318  ; CMD_Decode:u5|oSDR_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; OSC_50       ; TCK         ; 1.000        ; 0.562      ; 1.276      ;
; 0.325  ; CMD_Decode:u5|oFL_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; OSC_50       ; TCK         ; 1.000        ; 0.551      ; 1.258      ;
; 0.330  ; CMD_Decode:u5|oSR_TXD_DATA[3]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 0.551      ; 1.253      ;
; 0.333  ; CMD_Decode:u5|oSR_TXD_DATA[1]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 0.547      ; 1.246      ;
; 0.357  ; CMD_Decode:u5|oFL_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; OSC_50       ; TCK         ; 1.000        ; 0.551      ; 1.226      ;
; 0.400  ; CMD_Decode:u5|oSDR_TXD_DATA[3]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 0.548      ; 1.180      ;
; 0.409  ; CMD_Decode:u5|oPS2_TXD_DATA[5]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 0.551      ; 1.174      ;
; 0.412  ; CMD_Decode:u5|oSR_TXD_DATA[7]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 0.547      ; 1.167      ;
; 0.426  ; CMD_Decode:u5|sel_FL               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; OSC_50       ; TCK         ; 1.000        ; 0.549      ; 1.155      ;
; 0.430  ; CMD_Decode:u5|oSR_TXD_DATA[2]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 0.547      ; 1.149      ;
; 0.446  ; CMD_Decode:u5|oSDR_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; OSC_50       ; TCK         ; 1.000        ; 0.562      ; 1.148      ;
; 0.474  ; CMD_Decode:u5|oFL_TXD_DATA[3]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 0.548      ; 1.106      ;
; 0.488  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; TCK          ; TCK         ; 1.000        ; 0.000      ; 0.544      ;
; 0.490  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; TCK          ; TCK         ; 1.000        ; 0.000      ; 0.542      ;
; 0.490  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2] ; USB_JTAG:u1|JTAG_TRANS:u1|oTxD_Done ; TCK          ; TCK         ; 1.000        ; 0.000      ; 0.542      ;
; 0.490  ; CMD_Decode:u5|oSDR_TXD_DATA[2]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 0.548      ; 1.090      ;
; 0.494  ; CMD_Decode:u5|oFL_TXD_DATA[6]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 0.548      ; 1.086      ;
; 0.503  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1] ; USB_JTAG:u1|JTAG_TRANS:u1|oTxD_Done ; TCK          ; TCK         ; 1.000        ; 0.000      ; 0.529      ;
; 0.505  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; TCK          ; TCK         ; 1.000        ; 0.000      ; 0.527      ;
; 0.518  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2] ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; TCK          ; TCK         ; 1.000        ; 0.000      ; 0.514      ;
; 0.522  ; CMD_Decode:u5|oFL_TXD_DATA[0]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 0.548      ; 1.058      ;
; 0.554  ; CMD_Decode:u5|oFL_TXD_DATA[2]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 0.548      ; 1.026      ;
; 0.571  ; CMD_Decode:u5|oSDR_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; OSC_50       ; TCK         ; 1.000        ; 0.562      ; 1.023      ;
; 0.576  ; CMD_Decode:u5|oFL_TXD_DATA[1]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 0.548      ; 1.004      ;
; 0.583  ; CMD_Decode:u5|oSDR_TXD_DATA[5]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 0.548      ; 0.997      ;
; 0.584  ; CMD_Decode:u5|oFL_TXD_DATA[4]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 0.548      ; 0.996      ;
; 0.610  ; CMD_Decode:u5|oFL_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; OSC_50       ; TCK         ; 1.000        ; 0.551      ; 0.973      ;
; 0.616  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0] ; USB_JTAG:u1|JTAG_TRANS:u1|oTxD_Done ; TCK          ; TCK         ; 1.000        ; 0.000      ; 0.416      ;
; 0.665  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; TCK          ; TCK         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; TCK          ; TCK         ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; TCK          ; TCK         ; 1.000        ; 0.000      ; 0.367      ;
; 0.679  ; CMD_Decode:u5|oFL_TXD_DATA[7]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 1.000        ; 0.548      ; 0.901      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'AUDIO_DAC:u11|LRCK_2X'                                                                                                                       ;
+--------+---------------------------------+-----------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                     ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-----------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -0.123 ; AUDIO_DAC:u11|FLASH_Out_Tmp[13] ; AUDIO_DAC:u11|FLASH_Out[13] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.090     ; 0.565      ;
; -0.118 ; AUDIO_DAC:u11|FLASH_Out_Tmp[11] ; AUDIO_DAC:u11|FLASH_Out[11] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.090     ; 0.560      ;
; -0.115 ; AUDIO_DAC:u11|FLASH_Out_Tmp[9]  ; AUDIO_DAC:u11|FLASH_Out[9]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.090     ; 0.557      ;
; -0.114 ; AUDIO_DAC:u11|FLASH_Out_Tmp[14] ; AUDIO_DAC:u11|FLASH_Out[14] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.091     ; 0.555      ;
; -0.111 ; AUDIO_DAC:u11|FLASH_Out_Tmp[12] ; AUDIO_DAC:u11|FLASH_Out[12] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.090     ; 0.553      ;
; -0.106 ; AUDIO_DAC:u11|FLASH_Out_Tmp[15] ; AUDIO_DAC:u11|FLASH_Out[15] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.091     ; 0.547      ;
; -0.047 ; AUDIO_DAC:u11|FLASH_Out_Tmp[10] ; AUDIO_DAC:u11|FLASH_Out[10] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.091     ; 0.488      ;
; -0.039 ; AUDIO_DAC:u11|FLASH_Out_Tmp[2]  ; AUDIO_DAC:u11|FLASH_Out[2]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.091     ; 0.480      ;
; -0.038 ; AUDIO_DAC:u11|FLASH_Out_Tmp[5]  ; AUDIO_DAC:u11|FLASH_Out[5]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.090     ; 0.480      ;
; -0.037 ; AUDIO_DAC:u11|FLASH_Out_Tmp[1]  ; AUDIO_DAC:u11|FLASH_Out[1]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.090     ; 0.479      ;
; -0.035 ; AUDIO_DAC:u11|FLASH_Out_Tmp[8]  ; AUDIO_DAC:u11|FLASH_Out[8]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.090     ; 0.477      ;
; -0.034 ; AUDIO_DAC:u11|FLASH_Out_Tmp[3]  ; AUDIO_DAC:u11|FLASH_Out[3]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.090     ; 0.476      ;
; -0.034 ; AUDIO_DAC:u11|FLASH_Out_Tmp[0]  ; AUDIO_DAC:u11|FLASH_Out[0]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.090     ; 0.476      ;
; 0.048  ; AUDIO_DAC:u11|FLASH_Out_Tmp[7]  ; AUDIO_DAC:u11|FLASH_Out[7]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.091     ; 0.393      ;
; 0.049  ; AUDIO_DAC:u11|FLASH_Out_Tmp[6]  ; AUDIO_DAC:u11|FLASH_Out[6]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.091     ; 0.392      ;
; 0.055  ; AUDIO_DAC:u11|FLASH_Out_Tmp[4]  ; AUDIO_DAC:u11|FLASH_Out[4]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; 0.500        ; -0.090     ; 0.387      ;
+--------+---------------------------------+-----------------------------+-----------------------+-----------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'AUDIO_DAC:u11|LRCK_1X'                                                                                                               ;
+--------+---------------------------+---------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -0.017 ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 1.049      ;
; -0.017 ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 1.049      ;
; -0.017 ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 1.049      ;
; -0.017 ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 1.049      ;
; -0.017 ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 1.049      ;
; -0.017 ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 1.049      ;
; -0.008 ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 1.040      ;
; -0.008 ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 1.040      ;
; -0.008 ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 1.040      ;
; -0.008 ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 1.040      ;
; -0.008 ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 1.040      ;
; -0.008 ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 1.040      ;
; 0.061  ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.971      ;
; 0.061  ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.971      ;
; 0.061  ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.971      ;
; 0.061  ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.971      ;
; 0.061  ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.971      ;
; 0.061  ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.971      ;
; 0.095  ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.937      ;
; 0.095  ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.937      ;
; 0.095  ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.937      ;
; 0.095  ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.937      ;
; 0.095  ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.937      ;
; 0.095  ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.937      ;
; 0.139  ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.893      ;
; 0.139  ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.893      ;
; 0.139  ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.893      ;
; 0.139  ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.893      ;
; 0.139  ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.893      ;
; 0.139  ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.893      ;
; 0.196  ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.836      ;
; 0.196  ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.836      ;
; 0.196  ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.836      ;
; 0.196  ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.836      ;
; 0.196  ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.836      ;
; 0.196  ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 1.000        ; 0.000      ; 0.836      ;
+--------+---------------------------+---------------------------+-----------------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'OSC_50'                                                                                                                                                             ;
+--------+--------------------------------------+-----------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                                       ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+-----------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -0.006 ; USB_JTAG:u1|JTAG_TRANS:u1|oTxD_Done  ; USB_JTAG:u1|Pre_TxD_Done                      ; TCK                             ; OSC_50      ; 1.000        ; -0.550     ; 0.488      ;
; 0.008  ; USB_JTAG:u1|JTAG_TRANS:u1|oTxD_Done  ; USB_JTAG:u1|oTxD_Done                         ; TCK                             ; OSC_50      ; 1.000        ; -0.550     ; 0.474      ;
; 0.053  ; TCK                                  ; USB_JTAG:u1|mTCK                              ; TCK                             ; OSC_50      ; 0.500        ; 1.666      ; 2.145      ;
; 0.210  ; AUDIO_DAC:u11|FLASH_Cont[16]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[16] ; AUDIO_DAC:u11|LRCK_4X           ; OSC_50      ; 0.500        ; 0.217      ; 0.539      ;
; 0.211  ; AUDIO_DAC:u11|FLASH_Cont[9]          ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[9]  ; AUDIO_DAC:u11|LRCK_4X           ; OSC_50      ; 0.500        ; 0.197      ; 0.518      ;
; 0.220  ; AUDIO_DAC:u11|FLASH_Cont[17]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[17] ; AUDIO_DAC:u11|LRCK_4X           ; OSC_50      ; 0.500        ; 0.217      ; 0.529      ;
; 0.245  ; AUDIO_DAC:u11|FLASH_Cont[3]          ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[3]  ; AUDIO_DAC:u11|LRCK_4X           ; OSC_50      ; 0.500        ; 0.197      ; 0.484      ;
; 0.249  ; AUDIO_DAC:u11|FLASH_Cont[5]          ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[5]  ; AUDIO_DAC:u11|LRCK_4X           ; OSC_50      ; 0.500        ; 0.197      ; 0.480      ;
; 0.265  ; AUDIO_DAC:u11|FLASH_Cont[11]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[11] ; AUDIO_DAC:u11|LRCK_4X           ; OSC_50      ; 0.500        ; 0.217      ; 0.484      ;
; 0.266  ; AUDIO_DAC:u11|FLASH_Cont[1]          ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[1]  ; AUDIO_DAC:u11|LRCK_4X           ; OSC_50      ; 0.500        ; 0.197      ; 0.463      ;
; 0.270  ; AUDIO_DAC:u11|FLASH_Cont[19]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[19] ; AUDIO_DAC:u11|LRCK_4X           ; OSC_50      ; 0.500        ; 0.217      ; 0.479      ;
; 0.274  ; AUDIO_DAC:u11|FLASH_Cont[4]          ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[4]  ; AUDIO_DAC:u11|LRCK_4X           ; OSC_50      ; 0.500        ; 0.197      ; 0.455      ;
; 0.275  ; AUDIO_DAC:u11|FLASH_Cont[2]          ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[2]  ; AUDIO_DAC:u11|LRCK_4X           ; OSC_50      ; 0.500        ; 0.197      ; 0.454      ;
; 0.276  ; AUDIO_DAC:u11|FLASH_Cont[6]          ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[6]  ; AUDIO_DAC:u11|LRCK_4X           ; OSC_50      ; 0.500        ; 0.197      ; 0.453      ;
; 0.298  ; AUDIO_DAC:u11|FLASH_Cont[14]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[14] ; AUDIO_DAC:u11|LRCK_4X           ; OSC_50      ; 0.500        ; 0.217      ; 0.451      ;
; 0.300  ; AUDIO_DAC:u11|FLASH_Cont[12]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[12] ; AUDIO_DAC:u11|LRCK_4X           ; OSC_50      ; 0.500        ; 0.217      ; 0.449      ;
; 0.308  ; AUDIO_DAC:u11|FLASH_Cont[18]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[18] ; AUDIO_DAC:u11|LRCK_4X           ; OSC_50      ; 0.500        ; 0.217      ; 0.441      ;
; 0.328  ; AUDIO_DAC:u11|FLASH_Cont[8]          ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[8]  ; AUDIO_DAC:u11|LRCK_4X           ; OSC_50      ; 0.500        ; 0.197      ; 0.401      ;
; 0.331  ; AUDIO_DAC:u11|FLASH_Cont[0]          ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[0]  ; AUDIO_DAC:u11|LRCK_4X           ; OSC_50      ; 0.500        ; 0.197      ; 0.398      ;
; 0.331  ; AUDIO_DAC:u11|FLASH_Cont[7]          ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[7]  ; AUDIO_DAC:u11|LRCK_4X           ; OSC_50      ; 0.500        ; 0.197      ; 0.398      ;
; 0.348  ; AUDIO_DAC:u11|FLASH_Cont[10]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[10] ; AUDIO_DAC:u11|LRCK_4X           ; OSC_50      ; 0.500        ; 0.217      ; 0.401      ;
; 0.351  ; AUDIO_DAC:u11|FLASH_Cont[13]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[13] ; AUDIO_DAC:u11|LRCK_4X           ; OSC_50      ; 0.500        ; 0.217      ; 0.398      ;
; 0.352  ; AUDIO_DAC:u11|FLASH_Cont[15]         ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[15] ; AUDIO_DAC:u11|LRCK_4X           ; OSC_50      ; 0.500        ; 0.217      ; 0.397      ;
; 0.365  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|oRxD_DATA[6]                      ; USB_JTAG:u1|mTCK                ; OSC_50      ; 1.000        ; 0.314      ; 0.981      ;
; 0.365  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|oRxD_DATA[4]                      ; USB_JTAG:u1|mTCK                ; OSC_50      ; 1.000        ; 0.314      ; 0.981      ;
; 0.365  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|oRxD_DATA[2]                      ; USB_JTAG:u1|mTCK                ; OSC_50      ; 1.000        ; 0.314      ; 0.981      ;
; 0.365  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|oRxD_DATA[3]                      ; USB_JTAG:u1|mTCK                ; OSC_50      ; 1.000        ; 0.314      ; 0.981      ;
; 0.365  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|oRxD_DATA[7]                      ; USB_JTAG:u1|mTCK                ; OSC_50      ; 1.000        ; 0.314      ; 0.981      ;
; 0.365  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|oRxD_DATA[0]                      ; USB_JTAG:u1|mTCK                ; OSC_50      ; 1.000        ; 0.314      ; 0.981      ;
; 0.365  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|oRxD_DATA[5]                      ; USB_JTAG:u1|mTCK                ; OSC_50      ; 1.000        ; 0.314      ; 0.981      ;
; 0.365  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|oRxD_DATA[1]                      ; USB_JTAG:u1|mTCK                ; OSC_50      ; 1.000        ; 0.314      ; 0.981      ;
; 0.553  ; TCK                                  ; USB_JTAG:u1|mTCK                              ; TCK                             ; OSC_50      ; 1.000        ; 1.666      ; 2.145      ;
; 0.694  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[7] ; USB_JTAG:u1|oRxD_DATA[7]                      ; USB_JTAG:u1|mTCK                ; OSC_50      ; 1.000        ; 0.317      ; 0.655      ;
; 0.746  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3] ; USB_JTAG:u1|oRxD_DATA[3]                      ; USB_JTAG:u1|mTCK                ; OSC_50      ; 1.000        ; 0.317      ; 0.603      ;
; 0.767  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2] ; USB_JTAG:u1|oRxD_DATA[2]                      ; USB_JTAG:u1|mTCK                ; OSC_50      ; 1.000        ; 0.317      ; 0.582      ;
; 0.770  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0] ; USB_JTAG:u1|oRxD_DATA[0]                      ; USB_JTAG:u1|mTCK                ; OSC_50      ; 1.000        ; 0.317      ; 0.579      ;
; 0.776  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6] ; USB_JTAG:u1|oRxD_DATA[6]                      ; USB_JTAG:u1|mTCK                ; OSC_50      ; 1.000        ; 0.317      ; 0.573      ;
; 0.779  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4] ; USB_JTAG:u1|oRxD_DATA[4]                      ; USB_JTAG:u1|mTCK                ; OSC_50      ; 1.000        ; 0.317      ; 0.570      ;
; 0.779  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1] ; USB_JTAG:u1|oRxD_DATA[1]                      ; USB_JTAG:u1|mTCK                ; OSC_50      ; 1.000        ; 0.317      ; 0.570      ;
; 0.781  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5] ; USB_JTAG:u1|oRxD_DATA[5]                      ; USB_JTAG:u1|mTCK                ; OSC_50      ; 1.000        ; 0.317      ; 0.568      ;
; 0.867  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|Pre_RxD_Ready                     ; USB_JTAG:u1|mTCK                ; OSC_50      ; 1.000        ; 0.312      ; 0.477      ;
; 0.867  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|oRxD_Ready                        ; USB_JTAG:u1|mTCK                ; OSC_50      ; 1.000        ; 0.312      ; 0.477      ;
; 1.958  ; I2C_AV_Config:u10|mI2C_CTRL_CLK      ; I2C_AV_Config:u10|mI2C_CTRL_CLK               ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; OSC_50      ; 0.500        ; 1.652      ; 0.367      ;
; 2.458  ; I2C_AV_Config:u10|mI2C_CTRL_CLK      ; I2C_AV_Config:u10|mI2C_CTRL_CLK               ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; OSC_50      ; 1.000        ; 1.652      ; 0.367      ;
; 16.198 ; ps2_keyboard:u4|q[4]                 ; ps2_keyboard:u4|rx_ascii[6]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.003     ; 3.831      ;
; 16.236 ; ps2_keyboard:u4|q[3]                 ; ps2_keyboard:u4|rx_ascii[1]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.003     ; 3.793      ;
; 16.237 ; ps2_keyboard:u4|q[3]                 ; ps2_keyboard:u4|rx_ascii[2]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.003     ; 3.792      ;
; 16.238 ; ps2_keyboard:u4|q[1]                 ; ps2_keyboard:u4|rx_ascii[1]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.003     ; 3.791      ;
; 16.239 ; ps2_keyboard:u4|q[1]                 ; ps2_keyboard:u4|rx_ascii[2]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.003     ; 3.790      ;
; 16.260 ; ps2_keyboard:u4|q[3]                 ; ps2_keyboard:u4|rx_ascii[6]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.003     ; 3.769      ;
; 16.262 ; ps2_keyboard:u4|q[1]                 ; ps2_keyboard:u4|rx_ascii[6]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.003     ; 3.767      ;
; 16.265 ; ps2_keyboard:u4|q[5]                 ; ps2_keyboard:u4|rx_ascii[1]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.003     ; 3.764      ;
; 16.266 ; ps2_keyboard:u4|q[5]                 ; ps2_keyboard:u4|rx_ascii[2]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.003     ; 3.763      ;
; 16.280 ; ps2_keyboard:u4|q[4]                 ; ps2_keyboard:u4|rx_ascii[1]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.003     ; 3.749      ;
; 16.281 ; ps2_keyboard:u4|q[4]                 ; ps2_keyboard:u4|rx_ascii[2]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.003     ; 3.748      ;
; 16.284 ; ps2_keyboard:u4|q[7]                 ; ps2_keyboard:u4|rx_ascii[1]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.003     ; 3.745      ;
; 16.285 ; ps2_keyboard:u4|q[7]                 ; ps2_keyboard:u4|rx_ascii[2]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.003     ; 3.744      ;
; 16.289 ; ps2_keyboard:u4|q[5]                 ; ps2_keyboard:u4|rx_ascii[6]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.003     ; 3.740      ;
; 16.308 ; ps2_keyboard:u4|q[7]                 ; ps2_keyboard:u4|rx_ascii[6]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.003     ; 3.721      ;
; 16.353 ; ps2_keyboard:u4|q[3]                 ; ps2_keyboard:u4|rx_ascii[3]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.003     ; 3.676      ;
; 16.355 ; ps2_keyboard:u4|q[1]                 ; ps2_keyboard:u4|rx_ascii[3]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.003     ; 3.674      ;
; 16.372 ; ps2_keyboard:u4|q[2]                 ; ps2_keyboard:u4|rx_ascii[1]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.003     ; 3.657      ;
; 16.373 ; ps2_keyboard:u4|q[2]                 ; ps2_keyboard:u4|rx_ascii[2]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.003     ; 3.656      ;
; 16.382 ; ps2_keyboard:u4|q[5]                 ; ps2_keyboard:u4|rx_ascii[3]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.003     ; 3.647      ;
; 16.396 ; ps2_keyboard:u4|q[2]                 ; ps2_keyboard:u4|rx_ascii[6]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.003     ; 3.633      ;
; 16.401 ; ps2_keyboard:u4|q[7]                 ; ps2_keyboard:u4|rx_ascii[3]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.003     ; 3.628      ;
; 16.407 ; ps2_keyboard:u4|q[3]                 ; ps2_keyboard:u4|rx_ascii[0]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.003     ; 3.622      ;
; 16.409 ; ps2_keyboard:u4|q[1]                 ; ps2_keyboard:u4|rx_ascii[0]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.003     ; 3.620      ;
; 16.413 ; ps2_keyboard:u4|q[8]                 ; ps2_keyboard:u4|rx_ascii[1]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.003     ; 3.616      ;
; 16.414 ; ps2_keyboard:u4|q[8]                 ; ps2_keyboard:u4|rx_ascii[2]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.003     ; 3.615      ;
; 16.435 ; ps2_keyboard:u4|left_shift_key       ; ps2_keyboard:u4|rx_ascii[1]                   ; OSC_50                          ; OSC_50      ; 20.000       ; 0.004      ; 3.601      ;
; 16.436 ; ps2_keyboard:u4|left_shift_key       ; ps2_keyboard:u4|rx_ascii[2]                   ; OSC_50                          ; OSC_50      ; 20.000       ; 0.004      ; 3.600      ;
; 16.436 ; ps2_keyboard:u4|q[5]                 ; ps2_keyboard:u4|rx_ascii[0]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.003     ; 3.593      ;
; 16.437 ; ps2_keyboard:u4|q[8]                 ; ps2_keyboard:u4|rx_ascii[6]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.003     ; 3.592      ;
; 16.454 ; ps2_keyboard:u4|q[6]                 ; ps2_keyboard:u4|rx_ascii[6]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.003     ; 3.575      ;
; 16.455 ; ps2_keyboard:u4|q[7]                 ; ps2_keyboard:u4|rx_ascii[0]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.003     ; 3.574      ;
; 16.459 ; ps2_keyboard:u4|left_shift_key       ; ps2_keyboard:u4|rx_ascii[6]                   ; OSC_50                          ; OSC_50      ; 20.000       ; 0.004      ; 3.577      ;
; 16.475 ; ps2_keyboard:u4|q[4]                 ; ps2_keyboard:u4|rx_ascii[0]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.003     ; 3.554      ;
; 16.483 ; ps2_keyboard:u4|q[6]                 ; ps2_keyboard:u4|rx_ascii[1]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.003     ; 3.546      ;
; 16.484 ; ps2_keyboard:u4|q[6]                 ; ps2_keyboard:u4|rx_ascii[2]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.003     ; 3.545      ;
; 16.489 ; ps2_keyboard:u4|q[2]                 ; ps2_keyboard:u4|rx_ascii[3]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.003     ; 3.540      ;
; 16.530 ; ps2_keyboard:u4|q[8]                 ; ps2_keyboard:u4|rx_ascii[3]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.003     ; 3.499      ;
; 16.543 ; ps2_keyboard:u4|q[2]                 ; ps2_keyboard:u4|rx_ascii[0]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.003     ; 3.486      ;
; 16.552 ; ps2_keyboard:u4|left_shift_key       ; ps2_keyboard:u4|rx_ascii[3]                   ; OSC_50                          ; OSC_50      ; 20.000       ; 0.004      ; 3.484      ;
; 16.584 ; ps2_keyboard:u4|q[8]                 ; ps2_keyboard:u4|rx_ascii[0]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.003     ; 3.445      ;
; 16.600 ; ps2_keyboard:u4|q[6]                 ; ps2_keyboard:u4|rx_ascii[3]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.003     ; 3.429      ;
; 16.605 ; ps2_keyboard:u4|q[4]                 ; ps2_keyboard:u4|rx_ascii[3]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.003     ; 3.424      ;
; 16.606 ; ps2_keyboard:u4|left_shift_key       ; ps2_keyboard:u4|rx_ascii[0]                   ; OSC_50                          ; OSC_50      ; 20.000       ; 0.004      ; 3.430      ;
; 16.614 ; ps2_keyboard:u4|right_shift_key      ; ps2_keyboard:u4|rx_ascii[1]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.002     ; 3.416      ;
; 16.615 ; ps2_keyboard:u4|right_shift_key      ; ps2_keyboard:u4|rx_ascii[2]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.002     ; 3.415      ;
; 16.638 ; ps2_keyboard:u4|right_shift_key      ; ps2_keyboard:u4|rx_ascii[6]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.002     ; 3.392      ;
; 16.654 ; ps2_keyboard:u4|q[6]                 ; ps2_keyboard:u4|rx_ascii[0]                   ; OSC_50                          ; OSC_50      ; 20.000       ; -0.003     ; 3.375      ;
; 16.716 ; CMD_Decode:u5|CMD_Tmp[7]             ; CMD_Decode:u5|oSR_DATA[0]                     ; OSC_50                          ; OSC_50      ; 20.000       ; -0.005     ; 3.311      ;
; 16.716 ; CMD_Decode:u5|CMD_Tmp[7]             ; CMD_Decode:u5|oSR_DATA[8]                     ; OSC_50                          ; OSC_50      ; 20.000       ; -0.005     ; 3.311      ;
; 16.716 ; CMD_Decode:u5|CMD_Tmp[7]             ; CMD_Decode:u5|oSR_DATA[1]                     ; OSC_50                          ; OSC_50      ; 20.000       ; -0.005     ; 3.311      ;
; 16.716 ; CMD_Decode:u5|CMD_Tmp[7]             ; CMD_Decode:u5|oSR_DATA[9]                     ; OSC_50                          ; OSC_50      ; 20.000       ; -0.005     ; 3.311      ;
; 16.716 ; CMD_Decode:u5|CMD_Tmp[7]             ; CMD_Decode:u5|oSR_DATA[2]                     ; OSC_50                          ; OSC_50      ; 20.000       ; -0.005     ; 3.311      ;
; 16.716 ; CMD_Decode:u5|CMD_Tmp[7]             ; CMD_Decode:u5|oSR_DATA[11]                    ; OSC_50                          ; OSC_50      ; 20.000       ; -0.005     ; 3.311      ;
; 16.716 ; CMD_Decode:u5|CMD_Tmp[7]             ; CMD_Decode:u5|oSR_DATA[13]                    ; OSC_50                          ; OSC_50      ; 20.000       ; -0.005     ; 3.311      ;
; 16.716 ; CMD_Decode:u5|CMD_Tmp[7]             ; CMD_Decode:u5|oSR_DATA[14]                    ; OSC_50                          ; OSC_50      ; 20.000       ; -0.005     ; 3.311      ;
+--------+--------------------------------------+-----------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'USB_JTAG:u1|mTCK'                                                                                                                            ;
+--------+----------------------------------+--------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                              ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------------------------+------------------+------------------+--------------+------------+------------+
; -0.001 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; -0.001     ; 1.032      ;
; -0.001 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; -0.001     ; 1.032      ;
; -0.001 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; -0.001     ; 1.032      ;
; -0.001 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; -0.001     ; 1.032      ;
; -0.001 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[7] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; -0.001     ; 1.032      ;
; -0.001 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; -0.001     ; 1.032      ;
; -0.001 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; -0.001     ; 1.032      ;
; -0.001 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; -0.001     ; 1.032      ;
; 0.071  ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; -0.001     ; 0.960      ;
; 0.071  ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; -0.001     ; 0.960      ;
; 0.071  ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; -0.001     ; 0.960      ;
; 0.071  ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; -0.001     ; 0.960      ;
; 0.071  ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[7] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; -0.001     ; 0.960      ;
; 0.071  ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; -0.001     ; 0.960      ;
; 0.071  ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; -0.001     ; 0.960      ;
; 0.071  ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; -0.001     ; 0.960      ;
; 0.132  ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; -0.001     ; 0.899      ;
; 0.132  ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; -0.001     ; 0.899      ;
; 0.132  ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; -0.001     ; 0.899      ;
; 0.132  ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; -0.001     ; 0.899      ;
; 0.132  ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[7] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; -0.001     ; 0.899      ;
; 0.132  ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; -0.001     ; 0.899      ;
; 0.132  ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; -0.001     ; 0.899      ;
; 0.132  ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; -0.001     ; 0.899      ;
; 0.254  ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.002      ; 0.780      ;
; 0.334  ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.002      ; 0.700      ;
; 0.392  ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.002      ; 0.642      ;
; 0.500  ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|rCont[1]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.532      ;
; 0.501  ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|rCont[2]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.531      ;
; 0.545  ; USB_JTAG:u1|JTAG_REC:u0|rDATA[7] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[6]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.487      ;
; 0.546  ; USB_JTAG:u1|JTAG_REC:u0|rDATA[7] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.486      ;
; 0.630  ; USB_JTAG:u1|JTAG_REC:u0|rDATA[4] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[3]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.402      ;
; 0.632  ; USB_JTAG:u1|JTAG_REC:u0|rDATA[4] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.400      ;
; 0.633  ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|rCont[2]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.399      ;
; 0.634  ; USB_JTAG:u1|JTAG_REC:u0|rDATA[3] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.398      ;
; 0.635  ; USB_JTAG:u1|JTAG_REC:u0|rDATA[3] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[2]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.397      ;
; 0.636  ; USB_JTAG:u1|JTAG_REC:u0|rDATA[5] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.396      ;
; 0.636  ; USB_JTAG:u1|JTAG_REC:u0|rDATA[5] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[4]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.396      ;
; 0.637  ; USB_JTAG:u1|JTAG_REC:u0|rDATA[6] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[5]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.395      ;
; 0.637  ; USB_JTAG:u1|JTAG_REC:u0|rDATA[2] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[1]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.395      ;
; 0.637  ; USB_JTAG:u1|JTAG_REC:u0|rDATA[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.395      ;
; 0.639  ; USB_JTAG:u1|JTAG_REC:u0|rDATA[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.393      ;
; 0.639  ; USB_JTAG:u1|JTAG_REC:u0|rDATA[6] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.393      ;
; 0.665  ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|rCont[0]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|rCont[1]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|rCont[2]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 1.000        ; 0.000      ; 0.367      ;
+--------+----------------------------------+--------------------------------------+------------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'AUDIO_DAC:u11|oAUD_BCK'                                                                                                               ;
+-------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.419 ; AUDIO_DAC:u11|SEL_Cont[1] ; AUDIO_DAC:u11|SEL_Cont[3] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 1.000        ; 0.000      ; 0.613      ;
; 0.509 ; AUDIO_DAC:u11|SEL_Cont[1] ; AUDIO_DAC:u11|SEL_Cont[2] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 1.000        ; 0.000      ; 0.523      ;
; 0.514 ; AUDIO_DAC:u11|SEL_Cont[2] ; AUDIO_DAC:u11|SEL_Cont[3] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 1.000        ; 0.000      ; 0.518      ;
; 0.622 ; AUDIO_DAC:u11|SEL_Cont[0] ; AUDIO_DAC:u11|SEL_Cont[2] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 1.000        ; 0.000      ; 0.410      ;
; 0.625 ; AUDIO_DAC:u11|SEL_Cont[0] ; AUDIO_DAC:u11|SEL_Cont[3] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 1.000        ; 0.000      ; 0.407      ;
; 0.626 ; AUDIO_DAC:u11|SEL_Cont[0] ; AUDIO_DAC:u11|SEL_Cont[1] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 1.000        ; 0.000      ; 0.406      ;
; 0.665 ; AUDIO_DAC:u11|SEL_Cont[0] ; AUDIO_DAC:u11|SEL_Cont[0] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; AUDIO_DAC:u11|SEL_Cont[3] ; AUDIO_DAC:u11|SEL_Cont[3] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; AUDIO_DAC:u11|SEL_Cont[2] ; AUDIO_DAC:u11|SEL_Cont[2] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; AUDIO_DAC:u11|SEL_Cont[1] ; AUDIO_DAC:u11|SEL_Cont[1] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 1.000        ; 0.000      ; 0.367      ;
+-------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'OSC_50'                                                                                                                                                                                                                                   ;
+--------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                   ; To Node                                                                     ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -1.578 ; I2C_AV_Config:u10|mI2C_CTRL_CLK                                             ; I2C_AV_Config:u10|mI2C_CTRL_CLK                                             ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; OSC_50      ; 0.000        ; 1.652      ; 0.367      ;
; -1.078 ; I2C_AV_Config:u10|mI2C_CTRL_CLK                                             ; I2C_AV_Config:u10|mI2C_CTRL_CLK                                             ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; OSC_50      ; -0.500       ; 1.652      ; 0.367      ;
; 0.013  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready                                          ; USB_JTAG:u1|Pre_RxD_Ready                                                   ; USB_JTAG:u1|mTCK                ; OSC_50      ; 0.000        ; 0.312      ; 0.477      ;
; 0.013  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready                                          ; USB_JTAG:u1|oRxD_Ready                                                      ; USB_JTAG:u1|mTCK                ; OSC_50      ; 0.000        ; 0.312      ; 0.477      ;
; 0.099  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5]                                        ; USB_JTAG:u1|oRxD_DATA[5]                                                    ; USB_JTAG:u1|mTCK                ; OSC_50      ; 0.000        ; 0.317      ; 0.568      ;
; 0.101  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4]                                        ; USB_JTAG:u1|oRxD_DATA[4]                                                    ; USB_JTAG:u1|mTCK                ; OSC_50      ; 0.000        ; 0.317      ; 0.570      ;
; 0.101  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1]                                        ; USB_JTAG:u1|oRxD_DATA[1]                                                    ; USB_JTAG:u1|mTCK                ; OSC_50      ; 0.000        ; 0.317      ; 0.570      ;
; 0.104  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6]                                        ; USB_JTAG:u1|oRxD_DATA[6]                                                    ; USB_JTAG:u1|mTCK                ; OSC_50      ; 0.000        ; 0.317      ; 0.573      ;
; 0.110  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0]                                        ; USB_JTAG:u1|oRxD_DATA[0]                                                    ; USB_JTAG:u1|mTCK                ; OSC_50      ; 0.000        ; 0.317      ; 0.579      ;
; 0.113  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2]                                        ; USB_JTAG:u1|oRxD_DATA[2]                                                    ; USB_JTAG:u1|mTCK                ; OSC_50      ; 0.000        ; 0.317      ; 0.582      ;
; 0.134  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3]                                        ; USB_JTAG:u1|oRxD_DATA[3]                                                    ; USB_JTAG:u1|mTCK                ; OSC_50      ; 0.000        ; 0.317      ; 0.603      ;
; 0.186  ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[7]                                        ; USB_JTAG:u1|oRxD_DATA[7]                                                    ; USB_JTAG:u1|mTCK                ; OSC_50      ; 0.000        ; 0.317      ; 0.655      ;
; 0.215  ; Multi_Flash:u2|Flash_Controller:u1|Cont_DIV[0]                              ; Multi_Flash:u2|Flash_Controller:u1|Cont_DIV[0]                              ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|mSR_ST.000                                                    ; CMD_Decode:u5|mSR_ST.000                                                    ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|mSDR_WRn                                                      ; CMD_Decode:u5|mSDR_WRn                                                      ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Multi_Flash:u2|Flash_Controller:u1|mFinish                                  ; Multi_Flash:u2|Flash_Controller:u1|mFinish                                  ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|mFL_ST.001                                                    ; CMD_Decode:u5|mFL_ST.001                                                    ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|mFL_ST.011                                                    ; CMD_Decode:u5|mFL_ST.011                                                    ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|mFL_ST.101                                                    ; CMD_Decode:u5|mFL_ST.101                                                    ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|mFL_ST.111                                                    ; CMD_Decode:u5|mFL_ST.111                                                    ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|oFL_TXD_Start                                                 ; CMD_Decode:u5|oFL_TXD_Start                                                 ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|mSR_ST.011                                                    ; CMD_Decode:u5|mSR_ST.011                                                    ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|mSR_ST.101                                                    ; CMD_Decode:u5|mSR_ST.101                                                    ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|f_SRAM                                                        ; CMD_Decode:u5|f_SRAM                                                        ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|oSR_TXD_Start                                                 ; CMD_Decode:u5|oSR_TXD_Start                                                 ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ps2_keyboard:u4|m1_state.m1_rx_clk_l                                        ; ps2_keyboard:u4|m1_state.m1_rx_clk_l                                        ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ps2_keyboard:u4|m1_state.m1_tx_clk_l                                        ; ps2_keyboard:u4|m1_state.m1_tx_clk_l                                        ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ps2_keyboard:u4|m1_state.m1_tx_clk_h                                        ; ps2_keyboard:u4|m1_state.m1_tx_clk_h                                        ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ps2_keyboard:u4|m1_state.m1_tx_wait_keyboard_ack                            ; ps2_keyboard:u4|m1_state.m1_tx_wait_keyboard_ack                            ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ps2_keyboard:u4|m1_state.m1_tx_error_no_keyboard_ack                        ; ps2_keyboard:u4|m1_state.m1_tx_error_no_keyboard_ack                        ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ps2_keyboard:u4|m1_state.m1_tx_done_recovery                                ; ps2_keyboard:u4|m1_state.m1_tx_done_recovery                                ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ps2_keyboard:u4|right_shift_key                                             ; ps2_keyboard:u4|right_shift_key                                             ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ps2_keyboard:u4|left_shift_key                                              ; ps2_keyboard:u4|left_shift_key                                              ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; ps2_keyboard:u4|m2_state                                                    ; ps2_keyboard:u4|m2_state                                                    ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|mPS2_ST.001                                                   ; CMD_Decode:u5|mPS2_ST.001                                                   ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|f_PS2                                                         ; CMD_Decode:u5|f_PS2                                                         ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|f_SDR_SEL                                                     ; CMD_Decode:u5|f_SDR_SEL                                                     ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|mSDR_ST.001                                                   ; CMD_Decode:u5|mSDR_ST.001                                                   ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|mSDR_Start                                                    ; CMD_Decode:u5|mSDR_Start                                                    ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Multi_Sdram:u3|Sdram_Multiplexer:u0|ST.01                                   ; Multi_Sdram:u3|Sdram_Multiplexer:u0|ST.01                                   ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD                                 ; Multi_Sdram:u3|Sdram_Multiplexer:u0|mSDR_RD                                 ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[0] ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|init_timer[0] ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_load_mode            ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_load_mode            ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_precharge            ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_precharge            ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|ex_read                 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|ex_read                 ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|ex_write                ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|ex_write                ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|REF_ACK                 ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|REF_ACK                 ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|REF_REQ       ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|REF_REQ       ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CM_ACK                  ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CM_ACK                  ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|CMD_ACK       ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|CMD_ACK       ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Multi_Sdram:u3|Sdram_Controller:u1|ST[0]                                    ; Multi_Sdram:u3|Sdram_Controller:u1|ST[0]                                    ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Multi_Sdram:u3|Sdram_Controller:u1|mDONE                                    ; Multi_Sdram:u3|Sdram_Controller:u1|mDONE                                    ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Multi_Sdram:u3|Sdram_Controller:u1|DONE                                     ; Multi_Sdram:u3|Sdram_Controller:u1|DONE                                     ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|mSDR_ST.011                                                   ; CMD_Decode:u5|mSDR_ST.011                                                   ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|mSDR_ST.101                                                   ; CMD_Decode:u5|mSDR_ST.101                                                   ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|f_SDRAM                                                       ; CMD_Decode:u5|f_SDRAM                                                       ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|oSDR_TXD_Start                                                ; CMD_Decode:u5|oSDR_TXD_Start                                                ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|f_FLASH                                                       ; CMD_Decode:u5|f_FLASH                                                       ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|oFL_Start                                                     ; CMD_Decode:u5|oFL_Start                                                     ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Multi_Flash:u2|Flash_Controller:u1|mStart                                   ; Multi_Flash:u2|Flash_Controller:u1|mStart                                   ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Multi_Flash:u2|Flash_Controller:u1|ST.P5                                    ; Multi_Flash:u2|Flash_Controller:u1|ST.P5                                    ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|f_VGA                                                         ; CMD_Decode:u5|f_VGA                                                         ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|f_SR_SEL                                                      ; CMD_Decode:u5|f_SR_SEL                                                      ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_rw                   ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|do_rw                   ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|oe4                     ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|oe4                     ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Controller:u7|Cont[1]                                                   ; LCD_Controller:u7|Cont[1]                                                   ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Controller:u7|Cont[2]                                                   ; LCD_Controller:u7|Cont[2]                                                   ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Controller:u7|Cont[3]                                                   ; LCD_Controller:u7|Cont[3]                                                   ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Controller:u7|ST.10                                                     ; LCD_Controller:u7|ST.10                                                     ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Controller:u7|oDone                                                     ; LCD_Controller:u7|oDone                                                     ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|mLCD_ST.001                                                   ; CMD_Decode:u5|mLCD_ST.001                                                   ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Controller:u7|mStart                                                    ; LCD_Controller:u7|mStart                                                    ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Controller:u7|Cont[0]                                                   ; LCD_Controller:u7|Cont[0]                                                   ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|f_SEG7                                                        ; CMD_Decode:u5|f_SEG7                                                        ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CMD_Decode:u5|f_LED                                                         ; CMD_Decode:u5|f_LED                                                         ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Multi_Sdram:u3|Sdram_Controller:u1|Write                                    ; Multi_Sdram:u3|Sdram_Controller:u1|Write                                    ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Multi_Sdram:u3|Sdram_Controller:u1|Read                                     ; Multi_Sdram:u3|Sdram_Controller:u1|Read                                     ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; Multi_Flash:u2|Flash_Controller:u1|ST.P6_CHP_ERA                            ; Multi_Flash:u2|Flash_Controller:u1|ST.P6_CHP_ERA                            ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_Controller:u7|LCD_EN                                                    ; LCD_Controller:u7|LCD_EN                                                    ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.367      ;
; 0.236  ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[5]         ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[5]         ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.388      ;
; 0.237  ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|WE_N                    ; Multi_Sdram:u3|Sdram_Controller:u1|WE_N                                     ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.389      ;
; 0.237  ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|RAS_N                   ; Multi_Sdram:u3|Sdram_Controller:u1|RAS_N                                    ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.389      ;
; 0.237  ; Multi_Flash:u2|Flash_Controller:u1|WE_CLK_Delay[2]                          ; Multi_Flash:u2|Flash_Controller:u1|WE_CLK_Delay[3]                          ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.389      ;
; 0.237  ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|CM_ACK                  ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|CMD_ACK       ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.389      ;
; 0.237  ; Multi_Sdram:u3|Sdram_Controller:u1|Pre_DONE                                 ; Multi_Sdram:u3|Sdram_Controller:u1|DONE                                     ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.389      ;
; 0.238  ; CMD_Decode:u5|CMD_Tmp[31]                                                   ; CMD_Decode:u5|CMD_Tmp[39]                                                   ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.390      ;
; 0.238  ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[6]        ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[5]        ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.390      ;
; 0.238  ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[13]                             ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[13]                              ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.390      ;
; 0.238  ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[2]         ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[2]         ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.390      ;
; 0.239  ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[4]        ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|command_delay[3]        ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[15]     ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[7]                   ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; CMD_Decode:u5|oFL_ADDR[17]                                                  ; Multi_Flash:u2|Flash_Controller:u1|r_ADDR[17]                               ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[12]                             ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[12]                              ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; CMD_Decode:u5|oFL_DATA[6]                                                   ; Multi_Flash:u2|Flash_Controller:u1|r_DATA[6]                                ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; CMD_Decode:u5|oSDR_DATA[14]                                                 ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[14]        ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; Multi_Sdram:u3|Sdram_Controller:u1|mDATAOUT[7]                              ; Multi_Sdram:u3|Sdram_Controller:u1|DATAOUT[7]                               ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN1[0]         ; Multi_Sdram:u3|Sdram_Controller:u1|sdr_data_path:data_path1|DIN2[0]         ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.391      ;
; 0.240  ; CMD_Decode:u5|CMD_Tmp[30]                                                   ; CMD_Decode:u5|CMD_Tmp[38]                                                   ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.392      ;
; 0.240  ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[0]      ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[0]                   ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.392      ;
; 0.240  ; Multi_Sdram:u3|Sdram_Controller:u1|control_interface:control1|SADDR[1]      ; Multi_Sdram:u3|Sdram_Controller:u1|command:command1|SA[1]                   ; OSC_50                          ; OSC_50      ; 0.000        ; 0.000      ; 0.392      ;
+--------+-----------------------------------------------------------------------------+-----------------------------------------------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'TCK'                                                                                                                                 ;
+-------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.043 ; CMD_Decode:u5|sel_FL               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; OSC_50       ; TCK         ; 0.000        ; 0.549      ; 0.744      ;
; 0.201 ; CMD_Decode:u5|oFL_TXD_DATA[7]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 0.548      ; 0.901      ;
; 0.215 ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; TCK          ; TCK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; TCK          ; TCK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; TCK          ; TCK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.264 ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0] ; USB_JTAG:u1|JTAG_TRANS:u1|oTxD_Done ; TCK          ; TCK         ; 0.000        ; 0.000      ; 0.416      ;
; 0.270 ; CMD_Decode:u5|oFL_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; OSC_50       ; TCK         ; 0.000        ; 0.551      ; 0.973      ;
; 0.296 ; CMD_Decode:u5|oFL_TXD_DATA[4]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 0.548      ; 0.996      ;
; 0.297 ; CMD_Decode:u5|oSDR_TXD_DATA[5]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 0.548      ; 0.997      ;
; 0.304 ; CMD_Decode:u5|oFL_TXD_DATA[1]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 0.548      ; 1.004      ;
; 0.309 ; CMD_Decode:u5|oSDR_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; OSC_50       ; TCK         ; 0.000        ; 0.562      ; 1.023      ;
; 0.324 ; CMD_Decode:u5|sel_FL               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; OSC_50       ; TCK         ; 0.000        ; 0.549      ; 1.025      ;
; 0.326 ; CMD_Decode:u5|oFL_TXD_DATA[2]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 0.548      ; 1.026      ;
; 0.346 ; CMD_Decode:u5|sel_SDR              ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; OSC_50       ; TCK         ; 0.000        ; 0.549      ; 1.047      ;
; 0.358 ; CMD_Decode:u5|oFL_TXD_DATA[0]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 0.548      ; 1.058      ;
; 0.362 ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2] ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; TCK          ; TCK         ; 0.000        ; 0.000      ; 0.514      ;
; 0.375 ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; TCK          ; TCK         ; 0.000        ; 0.000      ; 0.527      ;
; 0.377 ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1] ; USB_JTAG:u1|JTAG_TRANS:u1|oTxD_Done ; TCK          ; TCK         ; 0.000        ; 0.000      ; 0.529      ;
; 0.386 ; CMD_Decode:u5|oFL_TXD_DATA[6]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 0.548      ; 1.086      ;
; 0.390 ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; TCK          ; TCK         ; 0.000        ; 0.000      ; 0.542      ;
; 0.390 ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2] ; USB_JTAG:u1|JTAG_TRANS:u1|oTxD_Done ; TCK          ; TCK         ; 0.000        ; 0.000      ; 0.542      ;
; 0.390 ; CMD_Decode:u5|oSDR_TXD_DATA[2]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 0.548      ; 1.090      ;
; 0.392 ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0] ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; TCK          ; TCK         ; 0.000        ; 0.000      ; 0.544      ;
; 0.406 ; CMD_Decode:u5|oFL_TXD_DATA[3]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 0.548      ; 1.106      ;
; 0.427 ; CMD_Decode:u5|sel_FL               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; OSC_50       ; TCK         ; 0.000        ; 0.549      ; 1.128      ;
; 0.434 ; CMD_Decode:u5|oSDR_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; OSC_50       ; TCK         ; 0.000        ; 0.562      ; 1.148      ;
; 0.450 ; CMD_Decode:u5|oSR_TXD_DATA[2]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 0.547      ; 1.149      ;
; 0.468 ; CMD_Decode:u5|oSR_TXD_DATA[7]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 0.547      ; 1.167      ;
; 0.471 ; CMD_Decode:u5|oPS2_TXD_DATA[5]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 0.551      ; 1.174      ;
; 0.471 ; CMD_Decode:u5|sel_SDR              ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; OSC_50       ; TCK         ; 0.000        ; 0.549      ; 1.172      ;
; 0.480 ; CMD_Decode:u5|oSDR_TXD_DATA[3]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 0.548      ; 1.180      ;
; 0.483 ; CMD_Decode:u5|sel_FL               ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 0.549      ; 1.184      ;
; 0.523 ; CMD_Decode:u5|oFL_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; OSC_50       ; TCK         ; 0.000        ; 0.551      ; 1.226      ;
; 0.547 ; CMD_Decode:u5|oSR_TXD_DATA[1]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 0.547      ; 1.246      ;
; 0.550 ; CMD_Decode:u5|oSR_TXD_DATA[3]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 0.551      ; 1.253      ;
; 0.555 ; CMD_Decode:u5|oFL_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; OSC_50       ; TCK         ; 0.000        ; 0.551      ; 1.258      ;
; 0.562 ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0] ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; TCK          ; TCK         ; 0.000        ; 0.000      ; 0.714      ;
; 0.562 ; CMD_Decode:u5|oSDR_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; OSC_50       ; TCK         ; 0.000        ; 0.562      ; 1.276      ;
; 0.563 ; CMD_Decode:u5|oSR_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; OSC_50       ; TCK         ; 0.000        ; 0.561      ; 1.276      ;
; 0.577 ; CMD_Decode:u5|oPS2_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; OSC_50       ; TCK         ; 0.000        ; 0.559      ; 1.288      ;
; 0.578 ; CMD_Decode:u5|oSDR_TXD_DATA[4]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 0.548      ; 1.278      ;
; 0.579 ; CMD_Decode:u5|oFL_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 0.551      ; 1.282      ;
; 0.585 ; CMD_Decode:u5|sel_SDR              ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 0.549      ; 1.286      ;
; 0.588 ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1] ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; TCK          ; TCK         ; 0.000        ; 0.000      ; 0.740      ;
; 0.590 ; CMD_Decode:u5|oSDR_TXD_DATA[1]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 0.548      ; 1.290      ;
; 0.599 ; CMD_Decode:u5|sel_SDR              ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; OSC_50       ; TCK         ; 0.000        ; 0.549      ; 1.300      ;
; 0.603 ; CMD_Decode:u5|oPS2_TXD_DATA[2]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 0.547      ; 1.302      ;
; 0.614 ; CMD_Decode:u5|oFL_TXD_DATA[5]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 0.540      ; 1.306      ;
; 0.615 ; CMD_Decode:u5|sel_SR               ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 0.549      ; 1.316      ;
; 0.618 ; CMD_Decode:u5|oSDR_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 0.562      ; 1.332      ;
; 0.628 ; CMD_Decode:u5|oPS2_TXD_DATA[0]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 0.547      ; 1.327      ;
; 0.632 ; CMD_Decode:u5|oSR_TXD_DATA[6]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 0.551      ; 1.335      ;
; 0.635 ; CMD_Decode:u5|oSR_TXD_DATA[5]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 0.551      ; 1.338      ;
; 0.641 ; CMD_Decode:u5|oSDR_TXD_DATA[0]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 0.548      ; 1.341      ;
; 0.663 ; CMD_Decode:u5|oPS2_TXD_DATA[4]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 0.551      ; 1.366      ;
; 0.666 ; CMD_Decode:u5|oSDR_TXD_DATA[6]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 0.548      ; 1.366      ;
; 0.688 ; CMD_Decode:u5|oSR_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; OSC_50       ; TCK         ; 0.000        ; 0.561      ; 1.401      ;
; 0.694 ; CMD_Decode:u5|sel_SR               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]  ; OSC_50       ; TCK         ; 0.000        ; 0.549      ; 1.395      ;
; 0.702 ; CMD_Decode:u5|oPS2_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; OSC_50       ; TCK         ; 0.000        ; 0.559      ; 1.413      ;
; 0.708 ; CMD_Decode:u5|oPS2_TXD_DATA[1]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 0.547      ; 1.407      ;
; 0.718 ; CMD_Decode:u5|oSDR_TXD_DATA[7]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 0.548      ; 1.418      ;
; 0.785 ; CMD_Decode:u5|oPS2_TXD_DATA[3]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 0.551      ; 1.488      ;
; 0.787 ; CMD_Decode:u5|oSR_TXD_DATA[0]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 0.547      ; 1.486      ;
; 0.808 ; CMD_Decode:u5|oSR_TXD_DATA[4]      ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 0.551      ; 1.511      ;
; 0.816 ; CMD_Decode:u5|oSR_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; OSC_50       ; TCK         ; 0.000        ; 0.561      ; 1.529      ;
; 0.819 ; CMD_Decode:u5|sel_SR               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]  ; OSC_50       ; TCK         ; 0.000        ; 0.549      ; 1.520      ;
; 0.830 ; CMD_Decode:u5|oPS2_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; OSC_50       ; TCK         ; 0.000        ; 0.559      ; 1.541      ;
; 0.863 ; CMD_Decode:u5|oPS2_TXD_DATA[6]     ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 0.551      ; 1.566      ;
; 0.872 ; CMD_Decode:u5|oSR_TXD_Start        ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 0.561      ; 1.585      ;
; 0.886 ; CMD_Decode:u5|oPS2_TXD_Start       ; USB_JTAG:u1|JTAG_TRANS:u1|TDO       ; OSC_50       ; TCK         ; 0.000        ; 0.559      ; 1.597      ;
; 0.947 ; CMD_Decode:u5|sel_SR               ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]  ; OSC_50       ; TCK         ; 0.000        ; 0.549      ; 1.648      ;
+-------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'p1|altpll_component|pll|clk[1]'                                                                                                                              ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.044 ; AUDIO_DAC:u11|oAUD_BCK       ; AUDIO_DAC:u11|oAUD_BCK       ; AUDIO_DAC:u11|oAUD_BCK         ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.030      ; 0.367      ;
; 0.044 ; AUDIO_DAC:u11|oAUD_BCK       ; AUDIO_DAC:u11|oAUD_BCK       ; AUDIO_DAC:u11|oAUD_BCK         ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.030      ; 0.367      ;
; 0.054 ; AUDIO_DAC:u11|LRCK_1X        ; AUDIO_DAC:u11|LRCK_1X        ; AUDIO_DAC:u11|LRCK_1X          ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.020      ; 0.367      ;
; 0.054 ; AUDIO_DAC:u11|LRCK_1X        ; AUDIO_DAC:u11|LRCK_1X        ; AUDIO_DAC:u11|LRCK_1X          ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.020      ; 0.367      ;
; 0.066 ; AUDIO_DAC:u11|LRCK_2X        ; AUDIO_DAC:u11|LRCK_2X        ; AUDIO_DAC:u11|LRCK_2X          ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.008      ; 0.367      ;
; 0.066 ; AUDIO_DAC:u11|LRCK_2X        ; AUDIO_DAC:u11|LRCK_2X        ; AUDIO_DAC:u11|LRCK_2X          ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.008      ; 0.367      ;
; 0.068 ; AUDIO_DAC:u11|LRCK_4X        ; AUDIO_DAC:u11|LRCK_4X        ; AUDIO_DAC:u11|LRCK_4X          ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 0.367      ;
; 0.068 ; AUDIO_DAC:u11|LRCK_4X        ; AUDIO_DAC:u11|LRCK_4X        ; AUDIO_DAC:u11|LRCK_4X          ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.006      ; 0.367      ;
; 0.215 ; AUDIO_DAC:u11|BCK_DIV[0]     ; AUDIO_DAC:u11|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AUDIO_DAC:u11|BCK_DIV[2]     ; AUDIO_DAC:u11|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AUDIO_DAC:u11|BCK_DIV[1]     ; AUDIO_DAC:u11|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.248 ; AUDIO_DAC:u11|BCK_DIV[2]     ; AUDIO_DAC:u11|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.400      ;
; 0.249 ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.401      ;
; 0.249 ; AUDIO_DAC:u11|BCK_DIV[2]     ; AUDIO_DAC:u11|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.401      ;
; 0.357 ; AUDIO_DAC:u11|LRCK_4X_DIV[0] ; AUDIO_DAC:u11|LRCK_4X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.510      ;
; 0.362 ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; AUDIO_DAC:u11|LRCK_2X_DIV[6] ; AUDIO_DAC:u11|LRCK_2X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.516      ;
; 0.367 ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; AUDIO_DAC:u11|LRCK_4X_DIV[6] ; AUDIO_DAC:u11|LRCK_4X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.520      ;
; 0.372 ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.524      ;
; 0.375 ; AUDIO_DAC:u11|BCK_DIV[1]     ; AUDIO_DAC:u11|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; AUDIO_DAC:u11|BCK_DIV[1]     ; AUDIO_DAC:u11|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; AUDIO_DAC:u11|BCK_DIV[0]     ; AUDIO_DAC:u11|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.528      ;
; 0.379 ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.531      ;
; 0.381 ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.533      ;
; 0.383 ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.535      ;
; 0.384 ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; AUDIO_DAC:u11|LRCK_2X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.536      ;
; 0.430 ; AUDIO_DAC:u11|LRCK_2X_DIV[6] ; AUDIO_DAC:u11|LRCK_2X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.582      ;
; 0.438 ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; AUDIO_DAC:u11|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.590      ;
; 0.443 ; AUDIO_DAC:u11|LRCK_4X_DIV[5] ; AUDIO_DAC:u11|LRCK_4X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.595      ;
; 0.445 ; AUDIO_DAC:u11|BCK_DIV[0]     ; AUDIO_DAC:u11|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.597      ;
; 0.449 ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; AUDIO_DAC:u11|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.601      ;
; 0.468 ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; AUDIO_DAC:u11|LRCK_2X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.620      ;
; 0.495 ; AUDIO_DAC:u11|LRCK_4X_DIV[0] ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.647      ;
; 0.500 ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.652      ;
; 0.501 ; AUDIO_DAC:u11|LRCK_2X_DIV[6] ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.653      ;
; 0.502 ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.654      ;
; 0.502 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.654      ;
; 0.505 ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.505 ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.508 ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.660      ;
; 0.512 ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.664      ;
; 0.516 ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.668      ;
; 0.519 ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.671      ;
; 0.521 ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; AUDIO_DAC:u11|LRCK_2X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.673      ;
; 0.528 ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; AUDIO_DAC:u11|LRCK_2X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.680      ;
; 0.530 ; AUDIO_DAC:u11|LRCK_4X_DIV[0] ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.682      ;
; 0.535 ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; AUDIO_DAC:u11|LRCK_2X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.687      ;
; 0.537 ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.689      ;
; 0.537 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.689      ;
; 0.540 ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; AUDIO_DAC:u11|LRCK_4X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.692      ;
; 0.540 ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.692      ;
; 0.541 ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; AUDIO_DAC:u11|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.693      ;
; 0.543 ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.695      ;
; 0.545 ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.697      ;
; 0.547 ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; AUDIO_DAC:u11|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.699      ;
; 0.551 ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.703      ;
; 0.551 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.703      ;
; 0.551 ; AUDIO_DAC:u11|LRCK_2X_DIV[0] ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.703      ;
; 0.551 ; AUDIO_DAC:u11|LRCK_1X_DIV[2] ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.703      ;
; 0.554 ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.706      ;
; 0.556 ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.708      ;
; 0.557 ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.709      ;
; 0.565 ; AUDIO_DAC:u11|LRCK_4X_DIV[0] ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.717      ;
; 0.570 ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; AUDIO_DAC:u11|LRCK_2X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.722      ;
; 0.572 ; AUDIO_DAC:u11|LRCK_1X_DIV[1] ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.724      ;
; 0.575 ; AUDIO_DAC:u11|LRCK_4X_DIV[3] ; AUDIO_DAC:u11|LRCK_4X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.727      ;
; 0.575 ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.727      ;
; 0.578 ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; AUDIO_DAC:u11|LRCK_4X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.730      ;
; 0.581 ; AUDIO_DAC:u11|LRCK_4X_DIV[5] ; AUDIO_DAC:u11|LRCK_4X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.733      ;
; 0.582 ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; AUDIO_DAC:u11|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.734      ;
; 0.586 ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.738      ;
; 0.586 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.738      ;
; 0.589 ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; AUDIO_DAC:u11|LRCK_2X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.741      ;
; 0.592 ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.744      ;
; 0.600 ; AUDIO_DAC:u11|LRCK_4X_DIV[0] ; AUDIO_DAC:u11|LRCK_4X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.752      ;
; 0.610 ; AUDIO_DAC:u11|LRCK_2X_DIV[1] ; AUDIO_DAC:u11|LRCK_2X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.762      ;
; 0.610 ; AUDIO_DAC:u11|LRCK_1X_DIV[3] ; AUDIO_DAC:u11|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.762      ;
; 0.610 ; AUDIO_DAC:u11|LRCK_4X_DIV[1] ; AUDIO_DAC:u11|LRCK_4X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.762      ;
; 0.613 ; AUDIO_DAC:u11|LRCK_4X_DIV[2] ; AUDIO_DAC:u11|LRCK_4X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.765      ;
; 0.614 ; AUDIO_DAC:u11|LRCK_1X_DIV[6] ; AUDIO_DAC:u11|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.766      ;
; 0.621 ; AUDIO_DAC:u11|LRCK_2X_DIV[2] ; AUDIO_DAC:u11|LRCK_2X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.773      ;
; 0.621 ; AUDIO_DAC:u11|LRCK_1X_DIV[0] ; AUDIO_DAC:u11|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.773      ;
+-------+------------------------------+------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'AUDIO_DAC:u11|oAUD_BCK'                                                                                                                ;
+-------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock           ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+
; 0.215 ; AUDIO_DAC:u11|SEL_Cont[0] ; AUDIO_DAC:u11|SEL_Cont[0] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AUDIO_DAC:u11|SEL_Cont[1] ; AUDIO_DAC:u11|SEL_Cont[1] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AUDIO_DAC:u11|SEL_Cont[2] ; AUDIO_DAC:u11|SEL_Cont[2] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AUDIO_DAC:u11|SEL_Cont[3] ; AUDIO_DAC:u11|SEL_Cont[3] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.254 ; AUDIO_DAC:u11|SEL_Cont[0] ; AUDIO_DAC:u11|SEL_Cont[1] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 0.000        ; 0.000      ; 0.406      ;
; 0.255 ; AUDIO_DAC:u11|SEL_Cont[0] ; AUDIO_DAC:u11|SEL_Cont[3] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 0.000        ; 0.000      ; 0.407      ;
; 0.258 ; AUDIO_DAC:u11|SEL_Cont[0] ; AUDIO_DAC:u11|SEL_Cont[2] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 0.000        ; 0.000      ; 0.410      ;
; 0.366 ; AUDIO_DAC:u11|SEL_Cont[2] ; AUDIO_DAC:u11|SEL_Cont[3] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 0.000        ; 0.000      ; 0.518      ;
; 0.371 ; AUDIO_DAC:u11|SEL_Cont[1] ; AUDIO_DAC:u11|SEL_Cont[2] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 0.000        ; 0.000      ; 0.523      ;
; 0.461 ; AUDIO_DAC:u11|SEL_Cont[1] ; AUDIO_DAC:u11|SEL_Cont[3] ; AUDIO_DAC:u11|oAUD_BCK ; AUDIO_DAC:u11|oAUD_BCK ; 0.000        ; 0.000      ; 0.613      ;
+-------+---------------------------+---------------------------+------------------------+------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'I2C_AV_Config:u10|mI2C_CTRL_CLK'                                                                                                                                                                         ;
+-------+---------------------------------------------------+---------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                           ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+---------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.215 ; I2C_AV_Config:u10|I2C_Controller:u0|END           ; I2C_AV_Config:u10|I2C_Controller:u0|END           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u10|mSetup_ST.0001                  ; I2C_AV_Config:u10|mSetup_ST.0001                  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u10|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u10|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u10|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u10|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u10|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u10|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u10|mI2C_GO                         ; I2C_AV_Config:u10|mI2C_GO                         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u10|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u10|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.266 ; I2C_AV_Config:u10|mSetup_ST.0000                  ; I2C_AV_Config:u10|mSetup_ST.0001                  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.418      ;
; 0.297 ; I2C_AV_Config:u10|mSetup_ST.0001                  ; I2C_AV_Config:u10|mSetup_ST.0000                  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.449      ;
; 0.323 ; I2C_AV_Config:u10|mSetup_ST.0010                  ; I2C_AV_Config:u10|mI2C_GO                         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.475      ;
; 0.325 ; I2C_AV_Config:u10|mI2C_DATA[15]                   ; I2C_AV_Config:u10|I2C_Controller:u0|SD[15]        ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.476      ;
; 0.328 ; I2C_AV_Config:u10|mI2C_DATA[10]                   ; I2C_AV_Config:u10|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.479      ;
; 0.361 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.513      ;
; 0.365 ; I2C_AV_Config:u10|mSetup_ST.0010                  ; I2C_AV_Config:u10|mSetup_ST.0000                  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.517      ;
; 0.369 ; I2C_AV_Config:u10|mSetup_ST.0001                  ; I2C_AV_Config:u10|mI2C_GO                         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.521      ;
; 0.371 ; I2C_AV_Config:u10|mSetup_ST.0001                  ; I2C_AV_Config:u10|mSetup_ST.0010                  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.523      ;
; 0.378 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.530      ;
; 0.380 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.532      ;
; 0.385 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.537      ;
; 0.386 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.538      ;
; 0.389 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.541      ;
; 0.395 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[8]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.547      ;
; 0.397 ; I2C_AV_Config:u10|LUT_INDEX[5]                    ; I2C_AV_Config:u10|LUT_INDEX[5]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.549      ;
; 0.400 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.552      ;
; 0.402 ; I2C_AV_Config:u10|LUT_INDEX[4]                    ; I2C_AV_Config:u10|LUT_INDEX[4]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.554      ;
; 0.405 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.557      ;
; 0.405 ; I2C_AV_Config:u10|LUT_INDEX[5]                    ; I2C_AV_Config:u10|mI2C_DATA[13]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.557      ;
; 0.409 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.561      ;
; 0.410 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u10|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.562      ;
; 0.413 ; I2C_AV_Config:u10|LUT_INDEX[4]                    ; I2C_AV_Config:u10|mI2C_DATA[2]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.565      ;
; 0.413 ; I2C_AV_Config:u10|LUT_INDEX[4]                    ; I2C_AV_Config:u10|mI2C_DATA[13]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.565      ;
; 0.414 ; I2C_AV_Config:u10|mI2C_DATA[3]                    ; I2C_AV_Config:u10|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.565      ;
; 0.421 ; I2C_AV_Config:u10|mI2C_DATA[5]                    ; I2C_AV_Config:u10|I2C_Controller:u0|SD[5]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.011     ; 0.562      ;
; 0.424 ; I2C_AV_Config:u10|mI2C_DATA[9]                    ; I2C_AV_Config:u10|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.010     ; 0.566      ;
; 0.451 ; I2C_AV_Config:u10|mI2C_DATA[2]                    ; I2C_AV_Config:u10|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.011     ; 0.592      ;
; 0.451 ; I2C_AV_Config:u10|mSetup_ST.0010                  ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.603      ;
; 0.458 ; I2C_AV_Config:u10|mI2C_DATA[4]                    ; I2C_AV_Config:u10|I2C_Controller:u0|SD[4]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.010     ; 0.600      ;
; 0.458 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[8]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.610      ;
; 0.466 ; I2C_AV_Config:u10|mI2C_DATA[7]                    ; I2C_AV_Config:u10|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.010     ; 0.608      ;
; 0.466 ; I2C_AV_Config:u10|mI2C_DATA[6]                    ; I2C_AV_Config:u10|I2C_Controller:u0|SD[6]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.010     ; 0.608      ;
; 0.485 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[13]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.637      ;
; 0.496 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.648      ;
; 0.505 ; I2C_AV_Config:u10|mI2C_DATA[1]                    ; I2C_AV_Config:u10|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 0.655      ;
; 0.506 ; I2C_AV_Config:u10|mI2C_DATA[22]                   ; I2C_AV_Config:u10|I2C_Controller:u0|SD[22]        ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.003     ; 0.655      ;
; 0.511 ; I2C_AV_Config:u10|mI2C_DATA[14]                   ; I2C_AV_Config:u10|I2C_Controller:u0|SD[14]        ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 0.661      ;
; 0.516 ; I2C_AV_Config:u10|mI2C_DATA[12]                   ; I2C_AV_Config:u10|I2C_Controller:u0|SD[12]        ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.003     ; 0.665      ;
; 0.518 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.670      ;
; 0.520 ; I2C_AV_Config:u10|LUT_INDEX[5]                    ; I2C_AV_Config:u10|mI2C_DATA[8]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.672      ;
; 0.521 ; I2C_AV_Config:u10|LUT_INDEX[4]                    ; I2C_AV_Config:u10|mI2C_DATA[11]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.672      ;
; 0.523 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u10|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.675      ;
; 0.523 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|LUT_INDEX[4]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.675      ;
; 0.524 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.676      ;
; 0.525 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[6]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.676      ;
; 0.526 ; I2C_AV_Config:u10|mI2C_DATA[13]                   ; I2C_AV_Config:u10|I2C_Controller:u0|SD[13]        ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.012     ; 0.666      ;
; 0.527 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.679      ;
; 0.531 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.683      ;
; 0.536 ; I2C_AV_Config:u10|LUT_INDEX[5]                    ; I2C_AV_Config:u10|mI2C_DATA[4]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.687      ;
; 0.537 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[13]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.689      ;
; 0.542 ; I2C_AV_Config:u10|LUT_INDEX[4]                    ; I2C_AV_Config:u10|LUT_INDEX[5]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.694      ;
; 0.544 ; I2C_AV_Config:u10|mI2C_DATA[0]                    ; I2C_AV_Config:u10|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.003     ; 0.693      ;
; 0.545 ; I2C_AV_Config:u10|mI2C_DATA[11]                   ; I2C_AV_Config:u10|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.011     ; 0.686      ;
; 0.545 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.697      ;
; 0.549 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.701      ;
; 0.553 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|LUT_INDEX[4]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.705      ;
; 0.553 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.704      ;
; 0.554 ; I2C_AV_Config:u10|mI2C_DATA[8]                    ; I2C_AV_Config:u10|I2C_Controller:u0|SD[8]         ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.011     ; 0.695      ;
; 0.555 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|END           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.706      ;
; 0.555 ; I2C_AV_Config:u10|LUT_INDEX[4]                    ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.708      ;
; 0.555 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_DATA[2]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.706      ;
; 0.558 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.709      ;
; 0.558 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|LUT_INDEX[5]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.710      ;
; 0.561 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|mI2C_DATA[9]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.712      ;
; 0.562 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u10|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.713      ;
; 0.562 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.714      ;
; 0.563 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u10|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.714      ;
; 0.564 ; I2C_AV_Config:u10|LUT_INDEX[4]                    ; I2C_AV_Config:u10|mI2C_DATA[6]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.715      ;
; 0.566 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|LUT_INDEX[4]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.718      ;
; 0.568 ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.719      ;
; 0.571 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.723      ;
; 0.579 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u10|I2C_Controller:u0|END           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.730      ;
; 0.580 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.732      ;
; 0.581 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u10|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.732      ;
; 0.582 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u10|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.733      ;
; 0.584 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.736      ;
; 0.587 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u10|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.738      ;
; 0.587 ; I2C_AV_Config:u10|LUT_INDEX[5]                    ; I2C_AV_Config:u10|LUT_INDEX[0]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.740      ;
; 0.588 ; I2C_AV_Config:u10|LUT_INDEX[2]                    ; I2C_AV_Config:u10|LUT_INDEX[5]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.740      ;
; 0.596 ; I2C_AV_Config:u10|LUT_INDEX[3]                    ; I2C_AV_Config:u10|mI2C_DATA[15]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.010     ; 0.738      ;
; 0.597 ; I2C_AV_Config:u10|LUT_INDEX[4]                    ; I2C_AV_Config:u10|mI2C_DATA[8]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.749      ;
; 0.597 ; I2C_AV_Config:u10|LUT_INDEX[5]                    ; I2C_AV_Config:u10|mI2C_DATA[9]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.748      ;
; 0.597 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.749      ;
; 0.601 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|LUT_INDEX[5]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.753      ;
; 0.606 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.758      ;
; 0.615 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.767      ;
; 0.615 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[2]                    ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.767      ;
; 0.615 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.767      ;
; 0.621 ; I2C_AV_Config:u10|LUT_INDEX[1]                    ; I2C_AV_Config:u10|mI2C_DATA[11]                   ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.772      ;
; 0.623 ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u10|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.774      ;
+-------+---------------------------------------------------+---------------------------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'USB_JTAG:u1|mTCK'                                                                                                                            ;
+-------+----------------------------------+--------------------------------------+------------------+------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                              ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+--------------------------------------+------------------+------------------+--------------+------------+------------+
; 0.215 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|rCont[0]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|rCont[1]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|rCont[2]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.241 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[6] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.393      ;
; 0.243 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[6] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[5]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[2] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[1]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[5] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[5] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[4]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[3] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[2]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[3] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|rCont[2]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[4] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.400      ;
; 0.250 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[4] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[3]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.402      ;
; 0.334 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[7] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.486      ;
; 0.335 ; USB_JTAG:u1|JTAG_REC:u0|rDATA[7] ; USB_JTAG:u1|JTAG_REC:u0|rDATA[6]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.487      ;
; 0.379 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|rCont[2]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|rCont[1]     ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.000      ; 0.532      ;
; 0.488 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.002      ; 0.642      ;
; 0.546 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.002      ; 0.700      ;
; 0.626 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; 0.002      ; 0.780      ;
; 0.748 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; -0.001     ; 0.899      ;
; 0.748 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; -0.001     ; 0.899      ;
; 0.748 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; -0.001     ; 0.899      ;
; 0.748 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; -0.001     ; 0.899      ;
; 0.748 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[7] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; -0.001     ; 0.899      ;
; 0.748 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; -0.001     ; 0.899      ;
; 0.748 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; -0.001     ; 0.899      ;
; 0.748 ; USB_JTAG:u1|JTAG_REC:u0|rCont[1] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; -0.001     ; 0.899      ;
; 0.809 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; -0.001     ; 0.960      ;
; 0.809 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; -0.001     ; 0.960      ;
; 0.809 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; -0.001     ; 0.960      ;
; 0.809 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; -0.001     ; 0.960      ;
; 0.809 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[7] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; -0.001     ; 0.960      ;
; 0.809 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; -0.001     ; 0.960      ;
; 0.809 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; -0.001     ; 0.960      ;
; 0.809 ; USB_JTAG:u1|JTAG_REC:u0|rCont[2] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; -0.001     ; 0.960      ;
; 0.881 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; -0.001     ; 1.032      ;
; 0.881 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; -0.001     ; 1.032      ;
; 0.881 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; -0.001     ; 1.032      ;
; 0.881 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; -0.001     ; 1.032      ;
; 0.881 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[7] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; -0.001     ; 1.032      ;
; 0.881 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; -0.001     ; 1.032      ;
; 0.881 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; -0.001     ; 1.032      ;
; 0.881 ; USB_JTAG:u1|JTAG_REC:u0|rCont[0] ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1] ; USB_JTAG:u1|mTCK ; USB_JTAG:u1|mTCK ; 0.000        ; -0.001     ; 1.032      ;
+-------+----------------------------------+--------------------------------------+------------------+------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'p1|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                                                                                                ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                             ; To Node                                                                                                                                               ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; VGA_Controller:u8|oVGA_V_SYNC                                                                                                         ; VGA_Controller:u8|oVGA_V_SYNC                                                                                                                         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.237 ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|address_reg_a[4] ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|out_address_reg_a[4]             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.389      ;
; 0.238 ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|address_reg_a[5] ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|out_address_reg_a[5]             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.390      ;
; 0.240 ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|address_reg_a[0] ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|out_address_reg_a[0]             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.244 ; VGA_Controller:u8|V_Cont[9]                                                                                                           ; VGA_Controller:u8|V_Cont[9]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; VGA_Controller:u8|V_Cont[9]                                                                                                           ; VGA_Controller:u8|oVGA_V_SYNC                                                                                                                         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.397      ;
; 0.252 ; VGA_Controller:u8|H_Cont[9]                                                                                                           ; VGA_Controller:u8|H_Cont[9]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.404      ;
; 0.262 ; VGA_OSD_RAM:u9|ADDR_d[2]                                                                                                              ; VGA_OSD_RAM:u9|ADDR_dd[2]                                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.414      ;
; 0.263 ; VGA_OSD_RAM:u9|ADDR_d[0]                                                                                                              ; VGA_OSD_RAM:u9|ADDR_dd[0]                                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.415      ;
; 0.263 ; VGA_OSD_RAM:u9|ADDR_d[1]                                                                                                              ; VGA_OSD_RAM:u9|ADDR_dd[1]                                                                                                                             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.415      ;
; 0.288 ; VGA_OSD_RAM:u9|ADDR_dd[2]                                                                                                             ; VGA_OSD_RAM:u9|oRed[9]                                                                                                                                ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.440      ;
; 0.290 ; VGA_Controller:u8|oCoord_X[0]                                                                                                         ; VGA_Controller:u8|oAddress[0]                                                                                                                         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.442      ;
; 0.325 ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|address_reg_a[1] ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|out_address_reg_a[1]             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.477      ;
; 0.334 ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|address_reg_a[2] ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|out_address_reg_a[2]             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.486      ;
; 0.346 ; VGA_Controller:u8|H_Cont[9]                                                                                                           ; VGA_Controller:u8|oCoord_X[9]                                                                                                                         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.498      ;
; 0.349 ; VGA_Controller:u8|oAddress[18]                                                                                                        ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|address_reg_a[6]                 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.501      ;
; 0.355 ; VGA_Controller:u8|V_Cont[0]                                                                                                           ; VGA_Controller:u8|V_Cont[0]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.507      ;
; 0.357 ; VGA_Controller:u8|oCoord_X[2]                                                                                                         ; VGA_Controller:u8|oAddress[2]                                                                                                                         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.509      ;
; 0.359 ; VGA_Controller:u8|V_Cont[1]                                                                                                           ; VGA_Controller:u8|V_Cont[1]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; VGA_Controller:u8|V_Cont[2]                                                                                                           ; VGA_Controller:u8|V_Cont[2]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; VGA_Controller:u8|V_Cont[4]                                                                                                           ; VGA_Controller:u8|V_Cont[4]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; VGA_Controller:u8|V_Cont[7]                                                                                                           ; VGA_Controller:u8|V_Cont[7]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; VGA_Controller:u8|oCoord_X[0]                                                                                                         ; VGA_Controller:u8|oAddress[1]                                                                                                                         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.515      ;
; 0.366 ; VGA_Controller:u8|V_Cont[8]                                                                                                           ; VGA_Controller:u8|V_Cont[8]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; VGA_Controller:u8|oCoord_X[1]                                                                                                         ; VGA_Controller:u8|oAddress[1]                                                                                                                         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; VGA_Controller:u8|H_Cont[6]                                                                                                           ; VGA_Controller:u8|H_Cont[6]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.369 ; VGA_Controller:u8|H_Cont[4]                                                                                                           ; VGA_Controller:u8|H_Cont[4]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; VGA_Controller:u8|H_Cont[7]                                                                                                           ; VGA_Controller:u8|oVGA_H_SYNC                                                                                                                         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; VGA_Controller:u8|H_Cont[8]                                                                                                           ; VGA_Controller:u8|H_Cont[8]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; VGA_Controller:u8|V_Cont[3]                                                                                                           ; VGA_Controller:u8|V_Cont[3]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; VGA_Controller:u8|H_Cont[1]                                                                                                           ; VGA_Controller:u8|H_Cont[1]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; VGA_Controller:u8|H_Cont[0]                                                                                                           ; VGA_Controller:u8|H_Cont[0]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; VGA_Controller:u8|V_Cont[5]                                                                                                           ; VGA_Controller:u8|V_Cont[5]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; VGA_Controller:u8|V_Cont[6]                                                                                                           ; VGA_Controller:u8|V_Cont[6]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.380 ; VGA_Controller:u8|H_Cont[3]                                                                                                           ; VGA_Controller:u8|H_Cont[3]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.532      ;
; 0.382 ; VGA_Controller:u8|H_Cont[5]                                                                                                           ; VGA_Controller:u8|H_Cont[5]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.534      ;
; 0.387 ; VGA_Controller:u8|H_Cont[7]                                                                                                           ; VGA_Controller:u8|H_Cont[7]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.539      ;
; 0.413 ; VGA_Controller:u8|oAddress[4]                                                                                                         ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a58~porta_address_reg1 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.061      ; 0.612      ;
; 0.416 ; VGA_OSD_RAM:u9|ADDR_dd[0]                                                                                                             ; VGA_OSD_RAM:u9|oRed[9]                                                                                                                                ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.568      ;
; 0.424 ; VGA_Controller:u8|oAddress[7]                                                                                                         ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a58~porta_address_reg4 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.061      ; 0.623      ;
; 0.430 ; VGA_Controller:u8|oAddress[3]                                                                                                         ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a58~porta_address_reg0 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.061      ; 0.629      ;
; 0.433 ; VGA_Controller:u8|oAddress[10]                                                                                                        ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a15~porta_address_reg7 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.061      ; 0.632      ;
; 0.434 ; VGA_Controller:u8|oAddress[5]                                                                                                         ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a58~porta_address_reg2 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.061      ; 0.633      ;
; 0.441 ; VGA_Controller:u8|oAddress[9]                                                                                                         ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a58~porta_address_reg6 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.061      ; 0.640      ;
; 0.453 ; VGA_Controller:u8|H_Cont[2]                                                                                                           ; VGA_Controller:u8|H_Cont[2]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.605      ;
; 0.464 ; VGA_Controller:u8|V_Cont[0]                                                                                                           ; VGA_Controller:u8|oCoord_Y[0]                                                                                                                         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.618      ;
; 0.465 ; VGA_Controller:u8|oAddress[11]                                                                                                        ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a15~porta_address_reg8 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.061      ; 0.664      ;
; 0.472 ; VGA_Controller:u8|H_Cont[5]                                                                                                           ; VGA_Controller:u8|oCoord_X[5]                                                                                                                         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.624      ;
; 0.474 ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|address_reg_a[3] ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|out_address_reg_a[3]             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.005     ; 0.621      ;
; 0.478 ; VGA_Controller:u8|H_Cont[3]                                                                                                           ; VGA_Controller:u8|oCoord_X[3]                                                                                                                         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.630      ;
; 0.478 ; VGA_Controller:u8|H_Cont[4]                                                                                                           ; VGA_Controller:u8|oCoord_X[4]                                                                                                                         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.630      ;
; 0.480 ; VGA_Controller:u8|H_Cont[7]                                                                                                           ; VGA_Controller:u8|oCoord_X[7]                                                                                                                         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.632      ;
; 0.488 ; VGA_Controller:u8|H_Cont[1]                                                                                                           ; VGA_Controller:u8|oCoord_X[1]                                                                                                                         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 0.643      ;
; 0.493 ; VGA_Controller:u8|V_Cont[0]                                                                                                           ; VGA_Controller:u8|V_Cont[1]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.645      ;
; 0.495 ; VGA_Controller:u8|oCoord_X[2]                                                                                                         ; VGA_Controller:u8|oAddress[3]                                                                                                                         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.647      ;
; 0.497 ; VGA_Controller:u8|V_Cont[1]                                                                                                           ; VGA_Controller:u8|V_Cont[2]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; VGA_Controller:u8|V_Cont[2]                                                                                                           ; VGA_Controller:u8|V_Cont[3]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; VGA_Controller:u8|V_Cont[4]                                                                                                           ; VGA_Controller:u8|V_Cont[5]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.505 ; VGA_Controller:u8|H_Cont[6]                                                                                                           ; VGA_Controller:u8|H_Cont[7]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.506 ; VGA_Controller:u8|V_Cont[8]                                                                                                           ; VGA_Controller:u8|V_Cont[9]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.658      ;
; 0.507 ; VGA_Controller:u8|H_Cont[4]                                                                                                           ; VGA_Controller:u8|H_Cont[5]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.659      ;
; 0.508 ; VGA_Controller:u8|H_Cont[8]                                                                                                           ; VGA_Controller:u8|H_Cont[9]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.660      ;
; 0.511 ; VGA_Controller:u8|V_Cont[3]                                                                                                           ; VGA_Controller:u8|V_Cont[4]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; VGA_Controller:u8|V_Cont[6]                                                                                                           ; VGA_Controller:u8|V_Cont[7]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; VGA_Controller:u8|H_Cont[0]                                                                                                           ; VGA_Controller:u8|H_Cont[1]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; VGA_Controller:u8|V_Cont[5]                                                                                                           ; VGA_Controller:u8|V_Cont[6]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; VGA_Controller:u8|H_Cont[1]                                                                                                           ; VGA_Controller:u8|H_Cont[2]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.664      ;
; 0.520 ; VGA_Controller:u8|H_Cont[3]                                                                                                           ; VGA_Controller:u8|H_Cont[4]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.672      ;
; 0.522 ; VGA_Controller:u8|H_Cont[5]                                                                                                           ; VGA_Controller:u8|H_Cont[6]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.674      ;
; 0.524 ; VGA_Controller:u8|oAddress[8]                                                                                                         ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a58~porta_address_reg5 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.061      ; 0.723      ;
; 0.527 ; VGA_Controller:u8|H_Cont[7]                                                                                                           ; VGA_Controller:u8|H_Cont[8]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.679      ;
; 0.528 ; VGA_Controller:u8|V_Cont[0]                                                                                                           ; VGA_Controller:u8|V_Cont[2]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.680      ;
; 0.530 ; VGA_Controller:u8|oCoord_X[2]                                                                                                         ; VGA_Controller:u8|oAddress[4]                                                                                                                         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.682      ;
; 0.532 ; VGA_Controller:u8|V_Cont[1]                                                                                                           ; VGA_Controller:u8|V_Cont[3]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; VGA_Controller:u8|V_Cont[2]                                                                                                           ; VGA_Controller:u8|V_Cont[4]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; VGA_Controller:u8|V_Cont[4]                                                                                                           ; VGA_Controller:u8|V_Cont[6]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.686      ;
; 0.540 ; VGA_Controller:u8|H_Cont[6]                                                                                                           ; VGA_Controller:u8|H_Cont[8]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.692      ;
; 0.542 ; VGA_Controller:u8|H_Cont[2]                                                                                                           ; VGA_Controller:u8|oCoord_X[2]                                                                                                                         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 0.697      ;
; 0.542 ; VGA_Controller:u8|H_Cont[4]                                                                                                           ; VGA_Controller:u8|H_Cont[6]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.694      ;
; 0.546 ; VGA_Controller:u8|V_Cont[3]                                                                                                           ; VGA_Controller:u8|V_Cont[5]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; VGA_Controller:u8|V_Cont[5]                                                                                                           ; VGA_Controller:u8|V_Cont[7]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.699      ;
; 0.547 ; VGA_Controller:u8|H_Cont[0]                                                                                                           ; VGA_Controller:u8|H_Cont[2]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.699      ;
; 0.548 ; VGA_Controller:u8|oAddress[5]                                                                                                         ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a59~porta_address_reg2 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.059      ; 0.745      ;
; 0.553 ; VGA_Controller:u8|oCoord_X[0]                                                                                                         ; VGA_Controller:u8|oAddress[2]                                                                                                                         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.705      ;
; 0.554 ; VGA_Controller:u8|oAddress[10]                                                                                                        ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a12~porta_address_reg7 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.059      ; 0.751      ;
; 0.554 ; VGA_Controller:u8|V_Cont[7]                                                                                                           ; VGA_Controller:u8|V_Cont[8]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.706      ;
; 0.555 ; VGA_Controller:u8|H_Cont[3]                                                                                                           ; VGA_Controller:u8|H_Cont[5]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.707      ;
; 0.556 ; VGA_Controller:u8|oAddress[7]                                                                                                         ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a59~porta_address_reg4 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.059      ; 0.753      ;
; 0.557 ; VGA_Controller:u8|H_Cont[5]                                                                                                           ; VGA_Controller:u8|H_Cont[7]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.709      ;
; 0.559 ; VGA_Controller:u8|oAddress[10]                                                                                                        ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a58~porta_address_reg7 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.060      ; 0.757      ;
; 0.560 ; VGA_Controller:u8|oAddress[5]                                                                                                         ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a15~porta_address_reg2 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.062      ; 0.760      ;
; 0.560 ; VGA_Controller:u8|oCoord_X[1]                                                                                                         ; VGA_Controller:u8|oAddress[2]                                                                                                                         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.712      ;
; 0.562 ; VGA_Controller:u8|H_Cont[8]                                                                                                           ; VGA_Controller:u8|oCoord_X[8]                                                                                                                         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.714      ;
; 0.562 ; VGA_Controller:u8|H_Cont[7]                                                                                                           ; VGA_Controller:u8|H_Cont[9]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.714      ;
; 0.563 ; VGA_Controller:u8|V_Cont[0]                                                                                                           ; VGA_Controller:u8|V_Cont[3]                                                                                                                           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.715      ;
; 0.564 ; VGA_Controller:u8|oAddress[11]                                                                                                        ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a12~porta_address_reg8 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.059      ; 0.761      ;
; 0.565 ; VGA_Controller:u8|oCoord_X[2]                                                                                                         ; VGA_Controller:u8|oAddress[5]                                                                                                                         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.717      ;
; 0.565 ; VGA_Controller:u8|V_Cont[9]                                                                                                           ; VGA_Controller:u8|oCoord_Y[9]                                                                                                                         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.022     ; 0.695      ;
; 0.567 ; VGA_Controller:u8|oAddress[7]                                                                                                         ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a15~porta_address_reg4 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.062      ; 0.767      ;
; 0.567 ; VGA_Controller:u8|oAddress[6]                                                                                                         ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a15~porta_address_reg3 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.062      ; 0.767      ;
+-------+---------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'AUDIO_DAC:u11|LRCK_4X'                                                                                                                                           ;
+-------+-------------------------------------------------+---------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                         ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+---------------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.240 ; AUDIO_DAC:u11|FLASH_Cont[19]                    ; AUDIO_DAC:u11|FLASH_Cont[19]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.392      ;
; 0.359 ; AUDIO_DAC:u11|FLASH_Cont[1]                     ; AUDIO_DAC:u11|FLASH_Cont[1]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; AUDIO_DAC:u11|FLASH_Cont[9]                     ; AUDIO_DAC:u11|FLASH_Cont[9]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; AUDIO_DAC:u11|FLASH_Cont[11]                    ; AUDIO_DAC:u11|FLASH_Cont[11]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; AUDIO_DAC:u11|FLASH_Cont[3]                     ; AUDIO_DAC:u11|FLASH_Cont[3]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; AUDIO_DAC:u11|FLASH_Cont[5]                     ; AUDIO_DAC:u11|FLASH_Cont[5]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; AUDIO_DAC:u11|FLASH_Cont[10]                    ; AUDIO_DAC:u11|FLASH_Cont[10]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.513      ;
; 0.365 ; AUDIO_DAC:u11|FLASH_Cont[14]                    ; AUDIO_DAC:u11|FLASH_Cont[14]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; AUDIO_DAC:u11|FLASH_Cont[17]                    ; AUDIO_DAC:u11|FLASH_Cont[17]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.518      ;
; 0.371 ; AUDIO_DAC:u11|FLASH_Cont[16]                    ; AUDIO_DAC:u11|FLASH_Cont[16]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.523      ;
; 0.374 ; AUDIO_DAC:u11|FLASH_Cont[2]                     ; AUDIO_DAC:u11|FLASH_Cont[2]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; AUDIO_DAC:u11|FLASH_Cont[0]                     ; AUDIO_DAC:u11|FLASH_Cont[0]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.526      ;
; 0.439 ; AUDIO_DAC:u11|FLASH_Cont[12]                    ; AUDIO_DAC:u11|FLASH_Cont[12]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.591      ;
; 0.444 ; AUDIO_DAC:u11|FLASH_Cont[13]                    ; AUDIO_DAC:u11|FLASH_Cont[13]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.596      ;
; 0.444 ; AUDIO_DAC:u11|FLASH_Cont[15]                    ; AUDIO_DAC:u11|FLASH_Cont[15]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.596      ;
; 0.448 ; AUDIO_DAC:u11|FLASH_Cont[6]                     ; AUDIO_DAC:u11|FLASH_Cont[6]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.600      ;
; 0.451 ; AUDIO_DAC:u11|FLASH_Cont[7]                     ; AUDIO_DAC:u11|FLASH_Cont[7]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.603      ;
; 0.458 ; AUDIO_DAC:u11|FLASH_Cont[8]                     ; AUDIO_DAC:u11|FLASH_Cont[8]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.610      ;
; 0.498 ; AUDIO_DAC:u11|FLASH_Cont[11]                    ; AUDIO_DAC:u11|FLASH_Cont[12]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; AUDIO_DAC:u11|FLASH_Cont[3]                     ; AUDIO_DAC:u11|FLASH_Cont[4]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; AUDIO_DAC:u11|FLASH_Cont[10]                    ; AUDIO_DAC:u11|FLASH_Cont[11]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; AUDIO_DAC:u11|FLASH_Cont[5]                     ; AUDIO_DAC:u11|FLASH_Cont[6]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.651      ;
; 0.503 ; AUDIO_DAC:u11|FLASH_Cont[14]                    ; AUDIO_DAC:u11|FLASH_Cont[15]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.655      ;
; 0.511 ; AUDIO_DAC:u11|FLASH_Cont[16]                    ; AUDIO_DAC:u11|FLASH_Cont[17]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.663      ;
; 0.514 ; AUDIO_DAC:u11|FLASH_Cont[0]                     ; AUDIO_DAC:u11|FLASH_Cont[1]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; AUDIO_DAC:u11|FLASH_Cont[2]                     ; AUDIO_DAC:u11|FLASH_Cont[3]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.666      ;
; 0.533 ; AUDIO_DAC:u11|FLASH_Cont[11]                    ; AUDIO_DAC:u11|FLASH_Cont[13]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; AUDIO_DAC:u11|FLASH_Cont[3]                     ; AUDIO_DAC:u11|FLASH_Cont[5]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; AUDIO_DAC:u11|FLASH_Cont[5]                     ; AUDIO_DAC:u11|FLASH_Cont[7]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.686      ;
; 0.534 ; AUDIO_DAC:u11|FLASH_Cont[10]                    ; AUDIO_DAC:u11|FLASH_Cont[12]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.686      ;
; 0.538 ; AUDIO_DAC:u11|FLASH_Cont[14]                    ; AUDIO_DAC:u11|FLASH_Cont[16]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.690      ;
; 0.543 ; AUDIO_DAC:u11|FLASH_Cont[4]                     ; AUDIO_DAC:u11|FLASH_Cont[4]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.695      ;
; 0.549 ; AUDIO_DAC:u11|FLASH_Cont[2]                     ; AUDIO_DAC:u11|FLASH_Cont[4]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.701      ;
; 0.552 ; AUDIO_DAC:u11|FLASH_Cont[1]                     ; AUDIO_DAC:u11|FLASH_Cont[2]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.704      ;
; 0.555 ; AUDIO_DAC:u11|FLASH_Cont[9]                     ; AUDIO_DAC:u11|FLASH_Cont[10]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.010     ; 0.697      ;
; 0.558 ; AUDIO_DAC:u11|FLASH_Cont[18]                    ; AUDIO_DAC:u11|FLASH_Cont[18]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.710      ;
; 0.559 ; AUDIO_DAC:u11|FLASH_Cont[17]                    ; AUDIO_DAC:u11|FLASH_Cont[18]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.711      ;
; 0.568 ; AUDIO_DAC:u11|FLASH_Cont[11]                    ; AUDIO_DAC:u11|FLASH_Cont[14]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.720      ;
; 0.569 ; AUDIO_DAC:u11|FLASH_Cont[5]                     ; AUDIO_DAC:u11|FLASH_Cont[8]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.721      ;
; 0.569 ; AUDIO_DAC:u11|FLASH_Cont[3]                     ; AUDIO_DAC:u11|FLASH_Cont[6]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.721      ;
; 0.569 ; AUDIO_DAC:u11|FLASH_Cont[10]                    ; AUDIO_DAC:u11|FLASH_Cont[13]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.721      ;
; 0.573 ; AUDIO_DAC:u11|FLASH_Cont[14]                    ; AUDIO_DAC:u11|FLASH_Cont[17]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.725      ;
; 0.577 ; AUDIO_DAC:u11|FLASH_Cont[12]                    ; AUDIO_DAC:u11|FLASH_Cont[13]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.729      ;
; 0.580 ; Multi_Flash:u2|Flash_Multiplexer:u0|mFL_DATA[5] ; AUDIO_DAC:u11|FLASH_Out_Tmp[13] ; OSC_50                ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.198     ; 0.534      ;
; 0.582 ; AUDIO_DAC:u11|FLASH_Cont[15]                    ; AUDIO_DAC:u11|FLASH_Cont[16]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.734      ;
; 0.582 ; AUDIO_DAC:u11|FLASH_Cont[13]                    ; AUDIO_DAC:u11|FLASH_Cont[14]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.734      ;
; 0.584 ; AUDIO_DAC:u11|FLASH_Cont[2]                     ; AUDIO_DAC:u11|FLASH_Cont[5]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.736      ;
; 0.586 ; AUDIO_DAC:u11|FLASH_Cont[6]                     ; AUDIO_DAC:u11|FLASH_Cont[7]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.738      ;
; 0.587 ; AUDIO_DAC:u11|FLASH_Cont[1]                     ; AUDIO_DAC:u11|FLASH_Cont[3]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.739      ;
; 0.590 ; AUDIO_DAC:u11|FLASH_Cont[9]                     ; AUDIO_DAC:u11|FLASH_Cont[11]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.010     ; 0.732      ;
; 0.591 ; AUDIO_DAC:u11|FLASH_Cont[7]                     ; AUDIO_DAC:u11|FLASH_Cont[8]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.743      ;
; 0.594 ; AUDIO_DAC:u11|FLASH_Cont[17]                    ; AUDIO_DAC:u11|FLASH_Cont[19]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.746      ;
; 0.598 ; AUDIO_DAC:u11|FLASH_Cont[8]                     ; AUDIO_DAC:u11|FLASH_Cont[9]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.750      ;
; 0.603 ; AUDIO_DAC:u11|FLASH_Cont[11]                    ; AUDIO_DAC:u11|FLASH_Cont[15]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.755      ;
; 0.604 ; AUDIO_DAC:u11|FLASH_Cont[3]                     ; AUDIO_DAC:u11|FLASH_Cont[7]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.756      ;
; 0.604 ; AUDIO_DAC:u11|FLASH_Cont[10]                    ; AUDIO_DAC:u11|FLASH_Cont[14]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.756      ;
; 0.604 ; AUDIO_DAC:u11|FLASH_Cont[5]                     ; AUDIO_DAC:u11|FLASH_Cont[9]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.756      ;
; 0.605 ; AUDIO_DAC:u11|FLASH_Cont[16]                    ; AUDIO_DAC:u11|FLASH_Cont[18]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.757      ;
; 0.608 ; AUDIO_DAC:u11|FLASH_Cont[0]                     ; AUDIO_DAC:u11|FLASH_Cont[2]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.760      ;
; 0.612 ; AUDIO_DAC:u11|FLASH_Cont[12]                    ; AUDIO_DAC:u11|FLASH_Cont[14]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.764      ;
; 0.617 ; AUDIO_DAC:u11|FLASH_Cont[15]                    ; AUDIO_DAC:u11|FLASH_Cont[17]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.769      ;
; 0.617 ; AUDIO_DAC:u11|FLASH_Cont[13]                    ; AUDIO_DAC:u11|FLASH_Cont[15]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.769      ;
; 0.619 ; AUDIO_DAC:u11|FLASH_Cont[2]                     ; AUDIO_DAC:u11|FLASH_Cont[6]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.771      ;
; 0.621 ; AUDIO_DAC:u11|FLASH_Cont[6]                     ; AUDIO_DAC:u11|FLASH_Cont[8]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.773      ;
; 0.622 ; AUDIO_DAC:u11|FLASH_Cont[1]                     ; AUDIO_DAC:u11|FLASH_Cont[4]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.774      ;
; 0.625 ; AUDIO_DAC:u11|FLASH_Cont[9]                     ; AUDIO_DAC:u11|FLASH_Cont[12]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.010     ; 0.767      ;
; 0.626 ; AUDIO_DAC:u11|FLASH_Cont[7]                     ; AUDIO_DAC:u11|FLASH_Cont[9]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.778      ;
; 0.638 ; AUDIO_DAC:u11|FLASH_Cont[11]                    ; AUDIO_DAC:u11|FLASH_Cont[16]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.790      ;
; 0.639 ; AUDIO_DAC:u11|FLASH_Cont[3]                     ; AUDIO_DAC:u11|FLASH_Cont[8]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.791      ;
; 0.639 ; AUDIO_DAC:u11|FLASH_Cont[10]                    ; AUDIO_DAC:u11|FLASH_Cont[15]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.791      ;
; 0.640 ; AUDIO_DAC:u11|FLASH_Cont[16]                    ; AUDIO_DAC:u11|FLASH_Cont[19]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.792      ;
; 0.643 ; AUDIO_DAC:u11|FLASH_Cont[0]                     ; AUDIO_DAC:u11|FLASH_Cont[3]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.795      ;
; 0.647 ; AUDIO_DAC:u11|FLASH_Cont[12]                    ; AUDIO_DAC:u11|FLASH_Cont[15]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.799      ;
; 0.652 ; AUDIO_DAC:u11|FLASH_Cont[13]                    ; AUDIO_DAC:u11|FLASH_Cont[16]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.804      ;
; 0.654 ; AUDIO_DAC:u11|FLASH_Cont[2]                     ; AUDIO_DAC:u11|FLASH_Cont[7]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.806      ;
; 0.656 ; AUDIO_DAC:u11|FLASH_Cont[6]                     ; AUDIO_DAC:u11|FLASH_Cont[9]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.808      ;
; 0.657 ; AUDIO_DAC:u11|FLASH_Cont[1]                     ; AUDIO_DAC:u11|FLASH_Cont[5]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.809      ;
; 0.660 ; AUDIO_DAC:u11|FLASH_Cont[9]                     ; AUDIO_DAC:u11|FLASH_Cont[13]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.010     ; 0.802      ;
; 0.661 ; Multi_Flash:u2|Flash_Multiplexer:u0|mFL_DATA[5] ; AUDIO_DAC:u11|FLASH_Out_Tmp[5]  ; OSC_50                ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.198     ; 0.615      ;
; 0.667 ; AUDIO_DAC:u11|FLASH_Cont[14]                    ; AUDIO_DAC:u11|FLASH_Cont[18]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.819      ;
; 0.673 ; AUDIO_DAC:u11|FLASH_Cont[11]                    ; AUDIO_DAC:u11|FLASH_Cont[17]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.825      ;
; 0.674 ; AUDIO_DAC:u11|FLASH_Cont[3]                     ; AUDIO_DAC:u11|FLASH_Cont[9]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.826      ;
; 0.674 ; AUDIO_DAC:u11|FLASH_Cont[10]                    ; AUDIO_DAC:u11|FLASH_Cont[16]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.826      ;
; 0.678 ; AUDIO_DAC:u11|FLASH_Cont[0]                     ; AUDIO_DAC:u11|FLASH_Cont[4]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.830      ;
; 0.681 ; AUDIO_DAC:u11|FLASH_Cont[4]                     ; AUDIO_DAC:u11|FLASH_Cont[5]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.833      ;
; 0.682 ; AUDIO_DAC:u11|FLASH_Cont[12]                    ; AUDIO_DAC:u11|FLASH_Cont[16]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.834      ;
; 0.686 ; CMD_Decode:u5|oFL_Select[1]                     ; AUDIO_DAC:u11|FLASH_Out_Tmp[3]  ; OSC_50                ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.173     ; 0.665      ;
; 0.687 ; CMD_Decode:u5|oFL_Select[1]                     ; AUDIO_DAC:u11|FLASH_Out_Tmp[0]  ; OSC_50                ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.173     ; 0.666      ;
; 0.687 ; AUDIO_DAC:u11|FLASH_Cont[13]                    ; AUDIO_DAC:u11|FLASH_Cont[17]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.839      ;
; 0.689 ; AUDIO_DAC:u11|FLASH_Cont[2]                     ; AUDIO_DAC:u11|FLASH_Cont[8]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.841      ;
; 0.692 ; AUDIO_DAC:u11|FLASH_Cont[1]                     ; AUDIO_DAC:u11|FLASH_Cont[6]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.844      ;
; 0.695 ; AUDIO_DAC:u11|FLASH_Cont[8]                     ; AUDIO_DAC:u11|FLASH_Cont[10]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.010     ; 0.837      ;
; 0.695 ; AUDIO_DAC:u11|FLASH_Cont[9]                     ; AUDIO_DAC:u11|FLASH_Cont[14]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.010     ; 0.837      ;
; 0.698 ; AUDIO_DAC:u11|FLASH_Cont[18]                    ; AUDIO_DAC:u11|FLASH_Cont[19]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.850      ;
; 0.701 ; AUDIO_DAC:u11|FLASH_Cont[5]                     ; AUDIO_DAC:u11|FLASH_Cont[10]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; -0.010     ; 0.843      ;
; 0.702 ; AUDIO_DAC:u11|FLASH_Cont[14]                    ; AUDIO_DAC:u11|FLASH_Cont[19]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.854      ;
; 0.709 ; AUDIO_DAC:u11|FLASH_Cont[10]                    ; AUDIO_DAC:u11|FLASH_Cont[17]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.861      ;
; 0.711 ; AUDIO_DAC:u11|FLASH_Cont[15]                    ; AUDIO_DAC:u11|FLASH_Cont[18]    ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.863      ;
; 0.713 ; AUDIO_DAC:u11|FLASH_Cont[0]                     ; AUDIO_DAC:u11|FLASH_Cont[5]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.865      ;
; 0.716 ; AUDIO_DAC:u11|FLASH_Cont[4]                     ; AUDIO_DAC:u11|FLASH_Cont[6]     ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_4X ; 0.000        ; 0.000      ; 0.868      ;
+-------+-------------------------------------------------+---------------------------------+-----------------------+-----------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'AUDIO_DAC:u11|LRCK_1X'                                                                                                               ;
+-------+---------------------------+---------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.373 ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.525      ;
; 0.375 ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.527      ;
; 0.378 ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.530      ;
; 0.381 ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.533      ;
; 0.384 ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.536      ;
; 0.457 ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.609      ;
; 0.511 ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.663      ;
; 0.513 ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.665      ;
; 0.521 ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.673      ;
; 0.524 ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.676      ;
; 0.546 ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.698      ;
; 0.548 ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.700      ;
; 0.556 ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.708      ;
; 0.581 ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.733      ;
; 0.583 ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.735      ;
; 0.591 ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.743      ;
; 0.595 ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.747      ;
; 0.616 ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.768      ;
; 0.626 ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.778      ;
; 0.630 ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.782      ;
; 0.651 ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.803      ;
; 0.684 ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.836      ;
; 0.684 ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.836      ;
; 0.684 ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.836      ;
; 0.684 ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.836      ;
; 0.684 ; AUDIO_DAC:u11|SIN_Cont[5] ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.836      ;
; 0.741 ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.893      ;
; 0.741 ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.893      ;
; 0.741 ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.893      ;
; 0.741 ; AUDIO_DAC:u11|SIN_Cont[4] ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.893      ;
; 0.785 ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.937      ;
; 0.785 ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.937      ;
; 0.785 ; AUDIO_DAC:u11|SIN_Cont[3] ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.937      ;
; 0.819 ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.971      ;
; 0.819 ; AUDIO_DAC:u11|SIN_Cont[2] ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 0.971      ;
; 0.897 ; AUDIO_DAC:u11|SIN_Cont[1] ; AUDIO_DAC:u11|SIN_Cont[0] ; AUDIO_DAC:u11|LRCK_1X ; AUDIO_DAC:u11|LRCK_1X ; 0.000        ; 0.000      ; 1.049      ;
+-------+---------------------------+---------------------------+-----------------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'AUDIO_DAC:u11|LRCK_2X'                                                                                                                       ;
+-------+---------------------------------+-----------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node                     ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+-----------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.825 ; AUDIO_DAC:u11|FLASH_Out_Tmp[4]  ; AUDIO_DAC:u11|FLASH_Out[4]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.090     ; 0.387      ;
; 0.831 ; AUDIO_DAC:u11|FLASH_Out_Tmp[6]  ; AUDIO_DAC:u11|FLASH_Out[6]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.091     ; 0.392      ;
; 0.832 ; AUDIO_DAC:u11|FLASH_Out_Tmp[7]  ; AUDIO_DAC:u11|FLASH_Out[7]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.091     ; 0.393      ;
; 0.914 ; AUDIO_DAC:u11|FLASH_Out_Tmp[3]  ; AUDIO_DAC:u11|FLASH_Out[3]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.090     ; 0.476      ;
; 0.914 ; AUDIO_DAC:u11|FLASH_Out_Tmp[0]  ; AUDIO_DAC:u11|FLASH_Out[0]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.090     ; 0.476      ;
; 0.915 ; AUDIO_DAC:u11|FLASH_Out_Tmp[8]  ; AUDIO_DAC:u11|FLASH_Out[8]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.090     ; 0.477      ;
; 0.917 ; AUDIO_DAC:u11|FLASH_Out_Tmp[1]  ; AUDIO_DAC:u11|FLASH_Out[1]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.090     ; 0.479      ;
; 0.918 ; AUDIO_DAC:u11|FLASH_Out_Tmp[5]  ; AUDIO_DAC:u11|FLASH_Out[5]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.090     ; 0.480      ;
; 0.919 ; AUDIO_DAC:u11|FLASH_Out_Tmp[2]  ; AUDIO_DAC:u11|FLASH_Out[2]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.091     ; 0.480      ;
; 0.927 ; AUDIO_DAC:u11|FLASH_Out_Tmp[10] ; AUDIO_DAC:u11|FLASH_Out[10] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.091     ; 0.488      ;
; 0.986 ; AUDIO_DAC:u11|FLASH_Out_Tmp[15] ; AUDIO_DAC:u11|FLASH_Out[15] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.091     ; 0.547      ;
; 0.991 ; AUDIO_DAC:u11|FLASH_Out_Tmp[12] ; AUDIO_DAC:u11|FLASH_Out[12] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.090     ; 0.553      ;
; 0.994 ; AUDIO_DAC:u11|FLASH_Out_Tmp[14] ; AUDIO_DAC:u11|FLASH_Out[14] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.091     ; 0.555      ;
; 0.995 ; AUDIO_DAC:u11|FLASH_Out_Tmp[9]  ; AUDIO_DAC:u11|FLASH_Out[9]  ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.090     ; 0.557      ;
; 0.998 ; AUDIO_DAC:u11|FLASH_Out_Tmp[11] ; AUDIO_DAC:u11|FLASH_Out[11] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.090     ; 0.560      ;
; 1.003 ; AUDIO_DAC:u11|FLASH_Out_Tmp[13] ; AUDIO_DAC:u11|FLASH_Out[13] ; AUDIO_DAC:u11|LRCK_4X ; AUDIO_DAC:u11|LRCK_2X ; -0.500       ; -0.090     ; 0.565      ;
+-------+---------------------------------+-----------------------------+-----------------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'TCK'                                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; TCK   ; Rise       ; TCK                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_JTAG:u1|JTAG_TRANS:u1|TDO                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_JTAG:u1|JTAG_TRANS:u1|TDO                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_JTAG:u1|JTAG_TRANS:u1|oTxD_Done                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_JTAG:u1|JTAG_TRANS:u1|oTxD_Done                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; TCK   ; Rise       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; TCK   ; Rise       ; USB_JTAG:u1|JTAG_TRANS:u1|rCont[2]                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; TCK|combout                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; TCK|combout                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; p0|CLK_LOCK_altclkctrl_tb8_component|clkctrl1|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; p0|CLK_LOCK_altclkctrl_tb8_component|clkctrl1|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; p0|CLK_LOCK_altclkctrl_tb8_component|clkctrl1|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; p0|CLK_LOCK_altclkctrl_tb8_component|clkctrl1|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; u1|u1|TDO|clk                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; u1|u1|TDO|clk                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; u1|u1|oTxD_Done|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; u1|u1|oTxD_Done|clk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; u1|u1|rCont[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; u1|u1|rCont[0]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; u1|u1|rCont[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; u1|u1|rCont[1]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TCK   ; Rise       ; u1|u1|rCont[2]|clk                                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TCK   ; Rise       ; u1|u1|rCont[2]|clk                                     ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'I2C_AV_Config:u10|mI2C_CTRL_CLK'                                                                                            ;
+--------+--------------+----------------+------------------+---------------------------------+------------+---------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                            ;
+--------+--------------+----------------+------------------+---------------------------------+------------+---------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[22]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[22]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|LUT_INDEX[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|LUT_INDEX[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|LUT_INDEX[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|LUT_INDEX[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[14]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[14]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[15]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[15]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[22]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[22]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u10|mI2C_DATA[7]                    ;
+--------+--------------+----------------+------------------+---------------------------------+------------+---------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'AUDIO_DAC:u11|LRCK_4X'                                                                          ;
+--------+--------------+----------------+------------------+-----------------------+------------+---------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                          ;
+--------+--------------+----------------+------------------+-----------------------+------------+---------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[10]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[10]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[11]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[11]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[12]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[12]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[13]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[13]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[14]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[14]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[15]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[15]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[16]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[16]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[17]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[17]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[18]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[18]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[19]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[19]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[8]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[8]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[9]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Fall       ; AUDIO_DAC:u11|FLASH_Cont[9]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; AUDIO_DAC:u11|FLASH_Out_Tmp[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[10]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[10]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[11]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[11]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[12]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[12]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[13]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[13]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[14]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[14]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[15]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[15]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[16]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[16]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[17]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[17]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[18]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[18]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[19]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[19]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_4X ; Rise       ; u11|FLASH_Cont[3]|clk           ;
+--------+--------------+----------------+------------------+-----------------------+------------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'USB_JTAG:u1|mTCK'                                                                               ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_DATA[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|oRxD_Ready   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rCont[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rCont[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rCont[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rCont[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rCont[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rCont[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; USB_JTAG:u1|JTAG_REC:u0|rDATA[7]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|mTCK|regout                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|mTCK|regout                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|mTCK~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|mTCK~clkctrl|inclk[0]             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|mTCK~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|mTCK~clkctrl|outclk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_DATA[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_Ready|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|oRxD_Ready|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rCont[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rCont[0]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rCont[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rCont[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rCont[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rCont[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[1]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[2]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[3]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[3]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[4]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[4]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[5]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[5]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[6]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[6]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[7]|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; USB_JTAG:u1|mTCK ; Rise       ; u1|u0|rDATA[7]|clk                   ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'AUDIO_DAC:u11|LRCK_2X'                                                                       ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[12]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[12]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[13]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[13]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[14]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[14]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[15]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[15]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[8]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[8]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[9]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Fall       ; AUDIO_DAC:u11|FLASH_Out[9]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[0]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[10]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[10]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[11]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[11]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[12]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[12]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[13]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[13]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[14]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[14]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[15]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[15]|clk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[1]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[2]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[3]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[5]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[6]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[7]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[8]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[8]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[9]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|FLASH_Out[9]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|LRCK_2X|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|LRCK_2X|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|LRCK_2X~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|LRCK_2X~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|LRCK_2X~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_2X ; Rise       ; u11|LRCK_2X~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'AUDIO_DAC:u11|LRCK_1X'                                                                       ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Fall       ; AUDIO_DAC:u11|SIN_Cont[5]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|LRCK_1X|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|LRCK_1X|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|LRCK_1X~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|LRCK_1X~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|LRCK_1X~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|LRCK_1X~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|LRCK_1X ; Rise       ; u11|SIN_Cont[5]|clk          ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'AUDIO_DAC:u11|oAUD_BCK'                                                                        ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|oAUD_BCK ; Fall       ; AUDIO_DAC:u11|SEL_Cont[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|oAUD_BCK ; Fall       ; AUDIO_DAC:u11|SEL_Cont[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|oAUD_BCK ; Fall       ; AUDIO_DAC:u11|SEL_Cont[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|oAUD_BCK ; Fall       ; AUDIO_DAC:u11|SEL_Cont[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|oAUD_BCK ; Fall       ; AUDIO_DAC:u11|SEL_Cont[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|oAUD_BCK ; Fall       ; AUDIO_DAC:u11|SEL_Cont[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u11|oAUD_BCK ; Fall       ; AUDIO_DAC:u11|SEL_Cont[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u11|oAUD_BCK ; Fall       ; AUDIO_DAC:u11|SEL_Cont[3]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|SEL_Cont[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|SEL_Cont[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|SEL_Cont[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|SEL_Cont[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|SEL_Cont[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|SEL_Cont[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|SEL_Cont[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|SEL_Cont[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|oAUD_BCK|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|oAUD_BCK|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|oAUD_BCK~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|oAUD_BCK~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|oAUD_BCK~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u11|oAUD_BCK ; Rise       ; u11|oAUD_BCK~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+------------------------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'OSC_50'                                                                   ;
+-------+--------------+----------------+------------------+--------+------------+---------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                    ;
+-------+--------------+----------------+------------------+--------+------------+---------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[0]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[0]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[10] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[10] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[11] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[11] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[12] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[12] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[13] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[13] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[14] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[14] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[15] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[15] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[16] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[16] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[17] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[17] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[18] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[18] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[19] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[19] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[1]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[1]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[20] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[20] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[21] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[21] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[22] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[22] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[23] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[23] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[24] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[24] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[25] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[25] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[26] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[26] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[27] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[27] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[28] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[28] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[29] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[29] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[2]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[2]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[30] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[30] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[31] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[31] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[32] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[32] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[33] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[33] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[34] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[34] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[35] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[35] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[36] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[36] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[37] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[37] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[38] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[38] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[39] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[39] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[3]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[3]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[40] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[40] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[41] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[41] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[42] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[42] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[43] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[43] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[44] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[44] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[45] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[45] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[46] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[46] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[47] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[47] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[48] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[48] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[49] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[49] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[4]  ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[4]  ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[50] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[50] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[51] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[51] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[52] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[52] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[53] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[53] ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[54] ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; OSC_50 ; Rise       ; CMD_Decode:u5|CMD_Tmp[54] ;
+-------+--------------+----------------+------------------+--------+------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[0]'                                                                                                                                                                                                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                                                                                                                                ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0                     ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0                     ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0~PORTADATAOUT1       ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0~PORTADATAOUT1       ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0~PORTADATAOUT2       ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0~PORTADATAOUT2       ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0~PORTADATAOUT3       ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0~PORTADATAOUT3       ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0~PORTADATAOUT4       ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0~PORTADATAOUT4       ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0~PORTADATAOUT5       ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0~PORTADATAOUT5       ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0~PORTADATAOUT6       ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0~PORTADATAOUT6       ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0~PORTADATAOUT7       ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0~PORTADATAOUT7       ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0~porta_address_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0~porta_address_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0~porta_address_reg1  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0~porta_address_reg1  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0~porta_address_reg2  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0~porta_address_reg2  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0~porta_address_reg3  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0~porta_address_reg3  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0~porta_address_reg4  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0~porta_address_reg4  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0~porta_address_reg5  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0~porta_address_reg5  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0~porta_address_reg6  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0~porta_address_reg6  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0~porta_address_reg7  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0~porta_address_reg7  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0~porta_address_reg8  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a0~porta_address_reg8  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a1                     ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a1                     ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10                    ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10                    ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10~PORTADATAOUT1      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10~PORTADATAOUT1      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10~PORTADATAOUT2      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10~PORTADATAOUT2      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10~PORTADATAOUT3      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10~PORTADATAOUT3      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10~PORTADATAOUT4      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10~PORTADATAOUT4      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10~PORTADATAOUT5      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10~PORTADATAOUT5      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10~PORTADATAOUT6      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10~PORTADATAOUT6      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10~PORTADATAOUT7      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10~PORTADATAOUT7      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10~porta_address_reg0 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10~porta_address_reg0 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10~porta_address_reg1 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10~porta_address_reg1 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10~porta_address_reg2 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10~porta_address_reg2 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10~porta_address_reg3 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10~porta_address_reg3 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10~porta_address_reg4 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10~porta_address_reg4 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10~porta_address_reg5 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10~porta_address_reg5 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10~porta_address_reg6 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10~porta_address_reg6 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10~porta_address_reg7 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10~porta_address_reg7 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10~porta_address_reg8 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a10~porta_address_reg8 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a11                    ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a11                    ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a11~PORTADATAOUT1      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a11~PORTADATAOUT1      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a11~PORTADATAOUT2      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a11~PORTADATAOUT2      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a11~PORTADATAOUT3      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a11~PORTADATAOUT3      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a11~PORTADATAOUT4      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a11~PORTADATAOUT4      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a11~PORTADATAOUT5      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a11~PORTADATAOUT5      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a11~PORTADATAOUT6      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a11~PORTADATAOUT6      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a11~PORTADATAOUT7      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a11~PORTADATAOUT7      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a11~porta_address_reg0 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a11~porta_address_reg0 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a11~porta_address_reg1 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a11~porta_address_reg1 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a11~porta_address_reg2 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a11~porta_address_reg2 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a11~porta_address_reg3 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a11~porta_address_reg3 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a11~porta_address_reg4 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a11~porta_address_reg4 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a11~porta_address_reg5 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a11~porta_address_reg5 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a11~porta_address_reg6 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_OSD_RAM:u9|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_q7o1:auto_generated|altsyncram_p132:altsyncram1|ram_block2a11~porta_address_reg6 ;
+--------+--------------+----------------+------------------+--------------------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'OSC_27'                                                                           ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------+
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; OSC_27 ; Rise       ; OSC_27|combout                   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; OSC_27 ; Rise       ; p1|altpll_component|pll|clk[0]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; OSC_27 ; Rise       ; p1|altpll_component|pll|clk[1]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; OSC_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; OSC_27 ; Rise       ; OSC_27|combout                   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; OSC_27 ; Rise       ; p1|altpll_component|pll|clk[0]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; OSC_27 ; Rise       ; p1|altpll_component|pll|clk[1]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; OSC_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 34.657 ; 37.037       ; 2.380          ; Port Rate        ; OSC_27 ; Rise       ; OSC_27                           ;
+--------+--------------+----------------+------------------+--------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[1]'                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|BCK_DIV[0]                   ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|BCK_DIV[1]                   ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|BCK_DIV[2]                   ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X                      ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[0]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[1]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[2]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[3]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[4]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[5]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[6]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[7]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[8]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X                      ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[0]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[1]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[2]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[3]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[4]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[5]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[6]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[7]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X                      ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[0]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[1]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[2]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[3]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[4]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[5]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[6]               ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|oAUD_BCK                     ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|BCK_DIV[0]                   ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|BCK_DIV[1]                   ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|BCK_DIV[2]                   ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X                      ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[0]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[1]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[2]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[3]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[4]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[5]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[6]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[7]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_1X_DIV[8]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X                      ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[0]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[1]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[2]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[3]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[4]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[5]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[6]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_2X_DIV[7]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X                      ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[0]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[1]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[2]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[3]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[4]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[5]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|LRCK_4X_DIV[6]               ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u11|oAUD_BCK                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|outclk   ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|BCK_DIV[0]|clk                         ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|BCK_DIV[1]|clk                         ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|BCK_DIV[2]|clk                         ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_1X_DIV[0]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_1X_DIV[1]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_1X_DIV[2]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_1X_DIV[3]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_1X_DIV[4]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_1X_DIV[5]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_1X_DIV[6]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_1X_DIV[7]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_1X_DIV[8]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_1X|clk                            ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_2X_DIV[0]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_2X_DIV[1]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_2X_DIV[2]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_2X_DIV[3]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_2X_DIV[4]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_2X_DIV[5]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_2X_DIV[6]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_2X_DIV[7]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_2X|clk                            ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_4X_DIV[0]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_4X_DIV[1]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_4X_DIV[2]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_4X_DIV[3]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_4X_DIV[4]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_4X_DIV[5]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_4X_DIV[6]|clk                     ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|LRCK_4X|clk                            ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|oAUD_BCK|clk                           ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|outclk   ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|BCK_DIV[0]|clk                         ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|BCK_DIV[1]|clk                         ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u11|BCK_DIV[2]|clk                         ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                   ;
+--------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port    ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+--------------+---------------------------------+-------+-------+------------+---------------------------------+
; I2C_SDAT     ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 3.423 ; 3.423 ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ;
; KEY[*]       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 3.801 ; 3.801 ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ;
;  KEY[0]      ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 3.801 ; 3.801 ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ;
; DRAM_DQ[*]   ; OSC_50                          ; 1.990 ; 1.990 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[0]  ; OSC_50                          ; 1.731 ; 1.731 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[1]  ; OSC_50                          ; 1.620 ; 1.620 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[2]  ; OSC_50                          ; 1.768 ; 1.768 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[3]  ; OSC_50                          ; 1.836 ; 1.836 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[4]  ; OSC_50                          ; 1.585 ; 1.585 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[5]  ; OSC_50                          ; 1.593 ; 1.593 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[6]  ; OSC_50                          ; 1.753 ; 1.753 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[7]  ; OSC_50                          ; 1.802 ; 1.802 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[8]  ; OSC_50                          ; 1.761 ; 1.761 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[9]  ; OSC_50                          ; 1.805 ; 1.805 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[10] ; OSC_50                          ; 1.794 ; 1.794 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[11] ; OSC_50                          ; 1.779 ; 1.779 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[12] ; OSC_50                          ; 1.915 ; 1.915 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[13] ; OSC_50                          ; 1.990 ; 1.990 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[14] ; OSC_50                          ; 1.793 ; 1.793 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[15] ; OSC_50                          ; 1.914 ; 1.914 ; Rise       ; OSC_50                          ;
; FL_DQ[*]     ; OSC_50                          ; 2.491 ; 2.491 ; Rise       ; OSC_50                          ;
;  FL_DQ[0]    ; OSC_50                          ; 2.231 ; 2.231 ; Rise       ; OSC_50                          ;
;  FL_DQ[1]    ; OSC_50                          ; 2.485 ; 2.485 ; Rise       ; OSC_50                          ;
;  FL_DQ[2]    ; OSC_50                          ; 2.425 ; 2.425 ; Rise       ; OSC_50                          ;
;  FL_DQ[3]    ; OSC_50                          ; 2.443 ; 2.443 ; Rise       ; OSC_50                          ;
;  FL_DQ[4]    ; OSC_50                          ; 2.379 ; 2.379 ; Rise       ; OSC_50                          ;
;  FL_DQ[5]    ; OSC_50                          ; 2.376 ; 2.376 ; Rise       ; OSC_50                          ;
;  FL_DQ[6]    ; OSC_50                          ; 2.445 ; 2.445 ; Rise       ; OSC_50                          ;
;  FL_DQ[7]    ; OSC_50                          ; 2.491 ; 2.491 ; Rise       ; OSC_50                          ;
; KEY[*]       ; OSC_50                          ; 4.161 ; 4.161 ; Rise       ; OSC_50                          ;
;  KEY[0]      ; OSC_50                          ; 4.161 ; 4.161 ; Rise       ; OSC_50                          ;
; PS2_CLK      ; OSC_50                          ; 2.679 ; 2.679 ; Rise       ; OSC_50                          ;
; PS2_DAT      ; OSC_50                          ; 2.493 ; 2.493 ; Rise       ; OSC_50                          ;
; SRAM_DQ[*]   ; OSC_50                          ; 2.796 ; 2.796 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[0]  ; OSC_50                          ; 2.378 ; 2.378 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[1]  ; OSC_50                          ; 2.796 ; 2.796 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[2]  ; OSC_50                          ; 2.667 ; 2.667 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[3]  ; OSC_50                          ; 2.618 ; 2.618 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[4]  ; OSC_50                          ; 2.241 ; 2.241 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[5]  ; OSC_50                          ; 2.266 ; 2.266 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[6]  ; OSC_50                          ; 2.538 ; 2.538 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[7]  ; OSC_50                          ; 2.479 ; 2.479 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[8]  ; OSC_50                          ; 2.661 ; 2.661 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[9]  ; OSC_50                          ; 2.665 ; 2.665 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[10] ; OSC_50                          ; 2.604 ; 2.604 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[11] ; OSC_50                          ; 2.398 ; 2.398 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[12] ; OSC_50                          ; 2.252 ; 2.252 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[13] ; OSC_50                          ; 2.208 ; 2.208 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[14] ; OSC_50                          ; 2.272 ; 2.272 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[15] ; OSC_50                          ; 2.505 ; 2.505 ; Rise       ; OSC_50                          ;
; TCK          ; OSC_50                          ; 0.447 ; 0.447 ; Rise       ; OSC_50                          ;
; TCS          ; USB_JTAG:u1|mTCK                ; 3.426 ; 3.426 ; Rise       ; USB_JTAG:u1|mTCK                ;
; TDI          ; USB_JTAG:u1|mTCK                ; 2.857 ; 2.857 ; Rise       ; USB_JTAG:u1|mTCK                ;
; SRAM_DQ[*]   ; OSC_27                          ; 5.284 ; 5.284 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[0]  ; OSC_27                          ; 4.962 ; 4.962 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[1]  ; OSC_27                          ; 5.284 ; 5.284 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[2]  ; OSC_27                          ; 5.146 ; 5.146 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[3]  ; OSC_27                          ; 4.980 ; 4.980 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[4]  ; OSC_27                          ; 4.846 ; 4.846 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[5]  ; OSC_27                          ; 5.077 ; 5.077 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[6]  ; OSC_27                          ; 4.750 ; 4.750 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[7]  ; OSC_27                          ; 4.895 ; 4.895 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[8]  ; OSC_27                          ; 5.239 ; 5.239 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[9]  ; OSC_27                          ; 5.148 ; 5.148 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[10] ; OSC_27                          ; 4.961 ; 4.961 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[11] ; OSC_27                          ; 4.919 ; 4.919 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[12] ; OSC_27                          ; 4.857 ; 4.857 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[13] ; OSC_27                          ; 5.018 ; 5.018 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[14] ; OSC_27                          ; 4.483 ; 4.483 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[15] ; OSC_27                          ; 4.919 ; 4.919 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
+--------------+---------------------------------+-------+-------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                      ;
+--------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port    ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+--------------+---------------------------------+--------+--------+------------+---------------------------------+
; I2C_SDAT     ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; -3.045 ; -3.045 ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ;
; KEY[*]       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; -3.459 ; -3.459 ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ;
;  KEY[0]      ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; -3.459 ; -3.459 ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ;
; DRAM_DQ[*]   ; OSC_50                          ; -1.465 ; -1.465 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[0]  ; OSC_50                          ; -1.611 ; -1.611 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[1]  ; OSC_50                          ; -1.500 ; -1.500 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[2]  ; OSC_50                          ; -1.648 ; -1.648 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[3]  ; OSC_50                          ; -1.716 ; -1.716 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[4]  ; OSC_50                          ; -1.465 ; -1.465 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[5]  ; OSC_50                          ; -1.473 ; -1.473 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[6]  ; OSC_50                          ; -1.633 ; -1.633 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[7]  ; OSC_50                          ; -1.682 ; -1.682 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[8]  ; OSC_50                          ; -1.641 ; -1.641 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[9]  ; OSC_50                          ; -1.685 ; -1.685 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[10] ; OSC_50                          ; -1.674 ; -1.674 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[11] ; OSC_50                          ; -1.659 ; -1.659 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[12] ; OSC_50                          ; -1.795 ; -1.795 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[13] ; OSC_50                          ; -1.870 ; -1.870 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[14] ; OSC_50                          ; -1.673 ; -1.673 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[15] ; OSC_50                          ; -1.794 ; -1.794 ; Rise       ; OSC_50                          ;
; FL_DQ[*]     ; OSC_50                          ; -2.111 ; -2.111 ; Rise       ; OSC_50                          ;
;  FL_DQ[0]    ; OSC_50                          ; -2.111 ; -2.111 ; Rise       ; OSC_50                          ;
;  FL_DQ[1]    ; OSC_50                          ; -2.365 ; -2.365 ; Rise       ; OSC_50                          ;
;  FL_DQ[2]    ; OSC_50                          ; -2.305 ; -2.305 ; Rise       ; OSC_50                          ;
;  FL_DQ[3]    ; OSC_50                          ; -2.323 ; -2.323 ; Rise       ; OSC_50                          ;
;  FL_DQ[4]    ; OSC_50                          ; -2.259 ; -2.259 ; Rise       ; OSC_50                          ;
;  FL_DQ[5]    ; OSC_50                          ; -2.256 ; -2.256 ; Rise       ; OSC_50                          ;
;  FL_DQ[6]    ; OSC_50                          ; -2.325 ; -2.325 ; Rise       ; OSC_50                          ;
;  FL_DQ[7]    ; OSC_50                          ; -2.371 ; -2.371 ; Rise       ; OSC_50                          ;
; KEY[*]       ; OSC_50                          ; -2.752 ; -2.752 ; Rise       ; OSC_50                          ;
;  KEY[0]      ; OSC_50                          ; -2.752 ; -2.752 ; Rise       ; OSC_50                          ;
; PS2_CLK      ; OSC_50                          ; -2.559 ; -2.559 ; Rise       ; OSC_50                          ;
; PS2_DAT      ; OSC_50                          ; -2.373 ; -2.373 ; Rise       ; OSC_50                          ;
; SRAM_DQ[*]   ; OSC_50                          ; -2.088 ; -2.088 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[0]  ; OSC_50                          ; -2.258 ; -2.258 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[1]  ; OSC_50                          ; -2.676 ; -2.676 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[2]  ; OSC_50                          ; -2.547 ; -2.547 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[3]  ; OSC_50                          ; -2.498 ; -2.498 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[4]  ; OSC_50                          ; -2.121 ; -2.121 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[5]  ; OSC_50                          ; -2.146 ; -2.146 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[6]  ; OSC_50                          ; -2.418 ; -2.418 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[7]  ; OSC_50                          ; -2.359 ; -2.359 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[8]  ; OSC_50                          ; -2.541 ; -2.541 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[9]  ; OSC_50                          ; -2.545 ; -2.545 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[10] ; OSC_50                          ; -2.484 ; -2.484 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[11] ; OSC_50                          ; -2.278 ; -2.278 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[12] ; OSC_50                          ; -2.132 ; -2.132 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[13] ; OSC_50                          ; -2.088 ; -2.088 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[14] ; OSC_50                          ; -2.152 ; -2.152 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[15] ; OSC_50                          ; -2.385 ; -2.385 ; Rise       ; OSC_50                          ;
; TCK          ; OSC_50                          ; -0.327 ; -0.327 ; Rise       ; OSC_50                          ;
; TCS          ; USB_JTAG:u1|mTCK                ; -2.902 ; -2.902 ; Rise       ; USB_JTAG:u1|mTCK                ;
; TDI          ; USB_JTAG:u1|mTCK                ; -2.734 ; -2.734 ; Rise       ; USB_JTAG:u1|mTCK                ;
; SRAM_DQ[*]   ; OSC_27                          ; -4.145 ; -4.145 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[0]  ; OSC_27                          ; -4.548 ; -4.548 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[1]  ; OSC_27                          ; -4.947 ; -4.947 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[2]  ; OSC_27                          ; -4.707 ; -4.707 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[3]  ; OSC_27                          ; -4.572 ; -4.572 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[4]  ; OSC_27                          ; -4.599 ; -4.599 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[5]  ; OSC_27                          ; -4.741 ; -4.741 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[6]  ; OSC_27                          ; -4.412 ; -4.412 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[7]  ; OSC_27                          ; -4.474 ; -4.474 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[8]  ; OSC_27                          ; -4.825 ; -4.825 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[9]  ; OSC_27                          ; -4.811 ; -4.811 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[10] ; OSC_27                          ; -4.522 ; -4.522 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[11] ; OSC_27                          ; -4.511 ; -4.511 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[12] ; OSC_27                          ; -4.610 ; -4.610 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[13] ; OSC_27                          ; -4.682 ; -4.682 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[14] ; OSC_27                          ; -4.145 ; -4.145 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[15] ; OSC_27                          ; -4.498 ; -4.498 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
+--------------+---------------------------------+--------+--------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                          ;
+----------------+---------------------------------+--------+--------+------------+----------------------------------------------+
; Data Port      ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                              ;
+----------------+---------------------------------+--------+--------+------------+----------------------------------------------+
; AUD_ADCLRCK    ; AUDIO_DAC:u11|LRCK_1X           ; 3.254  ;        ; Rise       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACLRCK    ; AUDIO_DAC:u11|LRCK_1X           ; 3.254  ;        ; Rise       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_ADCLRCK    ; AUDIO_DAC:u11|LRCK_1X           ;        ; 3.254  ; Fall       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACDAT     ; AUDIO_DAC:u11|LRCK_1X           ; 7.346  ; 7.346  ; Fall       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACLRCK    ; AUDIO_DAC:u11|LRCK_1X           ;        ; 3.254  ; Fall       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACDAT     ; AUDIO_DAC:u11|LRCK_2X           ; 6.827  ; 6.827  ; Fall       ; AUDIO_DAC:u11|LRCK_2X                        ;
; AUD_BCLK       ; AUDIO_DAC:u11|oAUD_BCK          ; 3.004  ;        ; Rise       ; AUDIO_DAC:u11|oAUD_BCK                       ;
; AUD_BCLK       ; AUDIO_DAC:u11|oAUD_BCK          ;        ; 3.004  ; Fall       ; AUDIO_DAC:u11|oAUD_BCK                       ;
; AUD_DACDAT     ; AUDIO_DAC:u11|oAUD_BCK          ; 8.052  ; 8.052  ; Fall       ; AUDIO_DAC:u11|oAUD_BCK                       ;
; I2C_SCLK       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 5.948  ; 5.948  ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; I2C_SDAT       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 5.423  ; 5.423  ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; I2C_SCLK       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 4.236  ;        ; Fall       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; DRAM_ADDR[*]   ; OSC_50                          ; 3.862  ; 3.862  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[0]  ; OSC_50                          ; 3.778  ; 3.778  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[1]  ; OSC_50                          ; 3.782  ; 3.782  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[2]  ; OSC_50                          ; 3.799  ; 3.799  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[3]  ; OSC_50                          ; 3.815  ; 3.815  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[4]  ; OSC_50                          ; 3.672  ; 3.672  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[5]  ; OSC_50                          ; 3.769  ; 3.769  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[6]  ; OSC_50                          ; 3.862  ; 3.862  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[7]  ; OSC_50                          ; 3.667  ; 3.667  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[8]  ; OSC_50                          ; 3.651  ; 3.651  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[9]  ; OSC_50                          ; 3.653  ; 3.653  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[10] ; OSC_50                          ; 3.659  ; 3.659  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[11] ; OSC_50                          ; 3.765  ; 3.765  ; Rise       ; OSC_50                                       ;
; DRAM_BA_0      ; OSC_50                          ; 3.977  ; 3.977  ; Rise       ; OSC_50                                       ;
; DRAM_BA_1      ; OSC_50                          ; 3.937  ; 3.937  ; Rise       ; OSC_50                                       ;
; DRAM_CAS_N     ; OSC_50                          ; 3.952  ; 3.952  ; Rise       ; OSC_50                                       ;
; DRAM_CKE       ; OSC_50                          ; 3.828  ; 3.828  ; Rise       ; OSC_50                                       ;
; DRAM_CS_N      ; OSC_50                          ; 3.756  ; 3.756  ; Rise       ; OSC_50                                       ;
; DRAM_DQ[*]     ; OSC_50                          ; 4.261  ; 4.261  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[0]    ; OSC_50                          ; 3.965  ; 3.965  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[1]    ; OSC_50                          ; 3.998  ; 3.998  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[2]    ; OSC_50                          ; 3.997  ; 3.997  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[3]    ; OSC_50                          ; 3.760  ; 3.760  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[4]    ; OSC_50                          ; 3.759  ; 3.759  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[5]    ; OSC_50                          ; 4.092  ; 4.092  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[6]    ; OSC_50                          ; 3.762  ; 3.762  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[7]    ; OSC_50                          ; 4.140  ; 4.140  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[8]    ; OSC_50                          ; 4.123  ; 4.123  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[9]    ; OSC_50                          ; 4.043  ; 4.043  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[10]   ; OSC_50                          ; 4.261  ; 4.261  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[11]   ; OSC_50                          ; 4.054  ; 4.054  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[12]   ; OSC_50                          ; 3.910  ; 3.910  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[13]   ; OSC_50                          ; 4.165  ; 4.165  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[14]   ; OSC_50                          ; 3.955  ; 3.955  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[15]   ; OSC_50                          ; 4.243  ; 4.243  ; Rise       ; OSC_50                                       ;
; DRAM_LDQM      ; OSC_50                          ; 3.506  ; 3.506  ; Rise       ; OSC_50                                       ;
; DRAM_RAS_N     ; OSC_50                          ; 3.970  ; 3.970  ; Rise       ; OSC_50                                       ;
; DRAM_UDQM      ; OSC_50                          ; 3.470  ; 3.470  ; Rise       ; OSC_50                                       ;
; DRAM_WE_N      ; OSC_50                          ; 3.965  ; 3.965  ; Rise       ; OSC_50                                       ;
; FL_ADDR[*]     ; OSC_50                          ; 5.724  ; 5.724  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[0]    ; OSC_50                          ; 5.409  ; 5.409  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[1]    ; OSC_50                          ; 5.653  ; 5.653  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[2]    ; OSC_50                          ; 5.446  ; 5.446  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[3]    ; OSC_50                          ; 5.673  ; 5.673  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[4]    ; OSC_50                          ; 5.376  ; 5.376  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[5]    ; OSC_50                          ; 5.724  ; 5.724  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[6]    ; OSC_50                          ; 5.304  ; 5.304  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[7]    ; OSC_50                          ; 5.565  ; 5.565  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[8]    ; OSC_50                          ; 5.336  ; 5.336  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[9]    ; OSC_50                          ; 5.411  ; 5.411  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[10]   ; OSC_50                          ; 5.334  ; 5.334  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[11]   ; OSC_50                          ; 5.576  ; 5.576  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[12]   ; OSC_50                          ; 4.812  ; 4.812  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[13]   ; OSC_50                          ; 4.835  ; 4.835  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[14]   ; OSC_50                          ; 4.730  ; 4.730  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[15]   ; OSC_50                          ; 4.757  ; 4.757  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[16]   ; OSC_50                          ; 4.733  ; 4.733  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[17]   ; OSC_50                          ; 4.742  ; 4.742  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[18]   ; OSC_50                          ; 4.712  ; 4.712  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[19]   ; OSC_50                          ; 4.700  ; 4.700  ; Rise       ; OSC_50                                       ;
; FL_CE_N        ; OSC_50                          ; 4.464  ; 4.464  ; Rise       ; OSC_50                                       ;
; FL_DQ[*]       ; OSC_50                          ; 5.916  ; 5.916  ; Rise       ; OSC_50                                       ;
;  FL_DQ[0]      ; OSC_50                          ; 5.282  ; 5.282  ; Rise       ; OSC_50                                       ;
;  FL_DQ[1]      ; OSC_50                          ; 5.342  ; 5.342  ; Rise       ; OSC_50                                       ;
;  FL_DQ[2]      ; OSC_50                          ; 5.358  ; 5.358  ; Rise       ; OSC_50                                       ;
;  FL_DQ[3]      ; OSC_50                          ; 5.358  ; 5.358  ; Rise       ; OSC_50                                       ;
;  FL_DQ[4]      ; OSC_50                          ; 5.916  ; 5.916  ; Rise       ; OSC_50                                       ;
;  FL_DQ[5]      ; OSC_50                          ; 5.293  ; 5.293  ; Rise       ; OSC_50                                       ;
;  FL_DQ[6]      ; OSC_50                          ; 4.812  ; 4.812  ; Rise       ; OSC_50                                       ;
;  FL_DQ[7]      ; OSC_50                          ; 5.331  ; 5.331  ; Rise       ; OSC_50                                       ;
; FL_OE_N        ; OSC_50                          ; 4.407  ; 4.407  ; Rise       ; OSC_50                                       ;
; FL_WE_N        ; OSC_50                          ; 4.852  ; 4.852  ; Rise       ; OSC_50                                       ;
; HEX0[*]        ; OSC_50                          ; 4.490  ; 4.490  ; Rise       ; OSC_50                                       ;
;  HEX0[0]       ; OSC_50                          ; 4.369  ; 4.369  ; Rise       ; OSC_50                                       ;
;  HEX0[1]       ; OSC_50                          ; 4.318  ; 4.318  ; Rise       ; OSC_50                                       ;
;  HEX0[2]       ; OSC_50                          ; 4.328  ; 4.328  ; Rise       ; OSC_50                                       ;
;  HEX0[3]       ; OSC_50                          ; 4.478  ; 4.478  ; Rise       ; OSC_50                                       ;
;  HEX0[4]       ; OSC_50                          ; 4.490  ; 4.490  ; Rise       ; OSC_50                                       ;
;  HEX0[5]       ; OSC_50                          ; 4.477  ; 4.477  ; Rise       ; OSC_50                                       ;
;  HEX0[6]       ; OSC_50                          ; 4.479  ; 4.479  ; Rise       ; OSC_50                                       ;
; HEX1[*]        ; OSC_50                          ; 5.369  ; 5.369  ; Rise       ; OSC_50                                       ;
;  HEX1[0]       ; OSC_50                          ; 5.182  ; 5.182  ; Rise       ; OSC_50                                       ;
;  HEX1[1]       ; OSC_50                          ; 4.835  ; 4.835  ; Rise       ; OSC_50                                       ;
;  HEX1[2]       ; OSC_50                          ; 4.732  ; 4.732  ; Rise       ; OSC_50                                       ;
;  HEX1[3]       ; OSC_50                          ; 5.369  ; 5.369  ; Rise       ; OSC_50                                       ;
;  HEX1[4]       ; OSC_50                          ; 4.899  ; 4.899  ; Rise       ; OSC_50                                       ;
;  HEX1[5]       ; OSC_50                          ; 4.873  ; 4.873  ; Rise       ; OSC_50                                       ;
;  HEX1[6]       ; OSC_50                          ; 4.688  ; 4.688  ; Rise       ; OSC_50                                       ;
; HEX2[*]        ; OSC_50                          ; 4.565  ; 4.565  ; Rise       ; OSC_50                                       ;
;  HEX2[0]       ; OSC_50                          ; 4.389  ; 4.389  ; Rise       ; OSC_50                                       ;
;  HEX2[1]       ; OSC_50                          ; 4.560  ; 4.560  ; Rise       ; OSC_50                                       ;
;  HEX2[2]       ; OSC_50                          ; 4.565  ; 4.565  ; Rise       ; OSC_50                                       ;
;  HEX2[3]       ; OSC_50                          ; 4.392  ; 4.392  ; Rise       ; OSC_50                                       ;
;  HEX2[4]       ; OSC_50                          ; 4.418  ; 4.418  ; Rise       ; OSC_50                                       ;
;  HEX2[5]       ; OSC_50                          ; 4.337  ; 4.337  ; Rise       ; OSC_50                                       ;
;  HEX2[6]       ; OSC_50                          ; 4.244  ; 4.244  ; Rise       ; OSC_50                                       ;
; HEX3[*]        ; OSC_50                          ; 5.252  ; 5.252  ; Rise       ; OSC_50                                       ;
;  HEX3[0]       ; OSC_50                          ; 4.965  ; 4.965  ; Rise       ; OSC_50                                       ;
;  HEX3[1]       ; OSC_50                          ; 5.198  ; 5.198  ; Rise       ; OSC_50                                       ;
;  HEX3[2]       ; OSC_50                          ; 5.252  ; 5.252  ; Rise       ; OSC_50                                       ;
;  HEX3[3]       ; OSC_50                          ; 5.218  ; 5.218  ; Rise       ; OSC_50                                       ;
;  HEX3[4]       ; OSC_50                          ; 5.156  ; 5.156  ; Rise       ; OSC_50                                       ;
;  HEX3[5]       ; OSC_50                          ; 4.901  ; 4.901  ; Rise       ; OSC_50                                       ;
;  HEX3[6]       ; OSC_50                          ; 4.674  ; 4.674  ; Rise       ; OSC_50                                       ;
; HEX4[*]        ; OSC_50                          ; 4.614  ; 4.614  ; Rise       ; OSC_50                                       ;
;  HEX4[0]       ; OSC_50                          ; 4.420  ; 4.420  ; Rise       ; OSC_50                                       ;
;  HEX4[1]       ; OSC_50                          ; 4.530  ; 4.530  ; Rise       ; OSC_50                                       ;
;  HEX4[2]       ; OSC_50                          ; 4.537  ; 4.537  ; Rise       ; OSC_50                                       ;
;  HEX4[3]       ; OSC_50                          ; 4.519  ; 4.519  ; Rise       ; OSC_50                                       ;
;  HEX4[4]       ; OSC_50                          ; 4.453  ; 4.453  ; Rise       ; OSC_50                                       ;
;  HEX4[5]       ; OSC_50                          ; 4.614  ; 4.614  ; Rise       ; OSC_50                                       ;
;  HEX4[6]       ; OSC_50                          ; 4.557  ; 4.557  ; Rise       ; OSC_50                                       ;
; HEX5[*]        ; OSC_50                          ; 4.834  ; 4.834  ; Rise       ; OSC_50                                       ;
;  HEX5[0]       ; OSC_50                          ; 4.834  ; 4.834  ; Rise       ; OSC_50                                       ;
;  HEX5[1]       ; OSC_50                          ; 4.230  ; 4.230  ; Rise       ; OSC_50                                       ;
;  HEX5[2]       ; OSC_50                          ; 4.522  ; 4.522  ; Rise       ; OSC_50                                       ;
;  HEX5[3]       ; OSC_50                          ; 4.554  ; 4.554  ; Rise       ; OSC_50                                       ;
;  HEX5[4]       ; OSC_50                          ; 4.532  ; 4.532  ; Rise       ; OSC_50                                       ;
;  HEX5[5]       ; OSC_50                          ; 4.540  ; 4.540  ; Rise       ; OSC_50                                       ;
;  HEX5[6]       ; OSC_50                          ; 4.459  ; 4.459  ; Rise       ; OSC_50                                       ;
; HEX6[*]        ; OSC_50                          ; 5.176  ; 5.176  ; Rise       ; OSC_50                                       ;
;  HEX6[0]       ; OSC_50                          ; 4.265  ; 4.265  ; Rise       ; OSC_50                                       ;
;  HEX6[1]       ; OSC_50                          ; 4.647  ; 4.647  ; Rise       ; OSC_50                                       ;
;  HEX6[2]       ; OSC_50                          ; 4.529  ; 4.529  ; Rise       ; OSC_50                                       ;
;  HEX6[3]       ; OSC_50                          ; 4.825  ; 4.825  ; Rise       ; OSC_50                                       ;
;  HEX6[4]       ; OSC_50                          ; 5.176  ; 5.176  ; Rise       ; OSC_50                                       ;
;  HEX6[5]       ; OSC_50                          ; 4.840  ; 4.840  ; Rise       ; OSC_50                                       ;
;  HEX6[6]       ; OSC_50                          ; 4.701  ; 4.701  ; Rise       ; OSC_50                                       ;
; HEX7[*]        ; OSC_50                          ; 4.799  ; 4.799  ; Rise       ; OSC_50                                       ;
;  HEX7[0]       ; OSC_50                          ; 4.767  ; 4.767  ; Rise       ; OSC_50                                       ;
;  HEX7[1]       ; OSC_50                          ; 4.776  ; 4.776  ; Rise       ; OSC_50                                       ;
;  HEX7[2]       ; OSC_50                          ; 4.799  ; 4.799  ; Rise       ; OSC_50                                       ;
;  HEX7[3]       ; OSC_50                          ; 4.782  ; 4.782  ; Rise       ; OSC_50                                       ;
;  HEX7[4]       ; OSC_50                          ; 4.564  ; 4.564  ; Rise       ; OSC_50                                       ;
;  HEX7[5]       ; OSC_50                          ; 4.778  ; 4.778  ; Rise       ; OSC_50                                       ;
;  HEX7[6]       ; OSC_50                          ; 4.733  ; 4.733  ; Rise       ; OSC_50                                       ;
; LCD_DATA[*]    ; OSC_50                          ; 4.967  ; 4.967  ; Rise       ; OSC_50                                       ;
;  LCD_DATA[0]   ; OSC_50                          ; 4.967  ; 4.967  ; Rise       ; OSC_50                                       ;
;  LCD_DATA[1]   ; OSC_50                          ; 4.536  ; 4.536  ; Rise       ; OSC_50                                       ;
;  LCD_DATA[2]   ; OSC_50                          ; 4.603  ; 4.603  ; Rise       ; OSC_50                                       ;
;  LCD_DATA[3]   ; OSC_50                          ; 4.533  ; 4.533  ; Rise       ; OSC_50                                       ;
;  LCD_DATA[4]   ; OSC_50                          ; 4.612  ; 4.612  ; Rise       ; OSC_50                                       ;
;  LCD_DATA[5]   ; OSC_50                          ; 4.249  ; 4.249  ; Rise       ; OSC_50                                       ;
;  LCD_DATA[6]   ; OSC_50                          ; 4.447  ; 4.447  ; Rise       ; OSC_50                                       ;
;  LCD_DATA[7]   ; OSC_50                          ; 4.744  ; 4.744  ; Rise       ; OSC_50                                       ;
; LCD_EN         ; OSC_50                          ; 4.571  ; 4.571  ; Rise       ; OSC_50                                       ;
; LCD_RS         ; OSC_50                          ; 4.408  ; 4.408  ; Rise       ; OSC_50                                       ;
; LED_GREEN[*]   ; OSC_50                          ; 4.968  ; 4.968  ; Rise       ; OSC_50                                       ;
;  LED_GREEN[0]  ; OSC_50                          ; 4.241  ; 4.241  ; Rise       ; OSC_50                                       ;
;  LED_GREEN[1]  ; OSC_50                          ; 4.628  ; 4.628  ; Rise       ; OSC_50                                       ;
;  LED_GREEN[2]  ; OSC_50                          ; 4.579  ; 4.579  ; Rise       ; OSC_50                                       ;
;  LED_GREEN[3]  ; OSC_50                          ; 4.339  ; 4.339  ; Rise       ; OSC_50                                       ;
;  LED_GREEN[4]  ; OSC_50                          ; 4.968  ; 4.968  ; Rise       ; OSC_50                                       ;
;  LED_GREEN[5]  ; OSC_50                          ; 4.590  ; 4.590  ; Rise       ; OSC_50                                       ;
;  LED_GREEN[6]  ; OSC_50                          ; 4.594  ; 4.594  ; Rise       ; OSC_50                                       ;
;  LED_GREEN[7]  ; OSC_50                          ; 4.311  ; 4.311  ; Rise       ; OSC_50                                       ;
;  LED_GREEN[8]  ; OSC_50                          ; 3.801  ; 3.801  ; Rise       ; OSC_50                                       ;
; LED_RED[*]     ; OSC_50                          ; 4.798  ; 4.798  ; Rise       ; OSC_50                                       ;
;  LED_RED[0]    ; OSC_50                          ; 4.521  ; 4.521  ; Rise       ; OSC_50                                       ;
;  LED_RED[1]    ; OSC_50                          ; 4.791  ; 4.791  ; Rise       ; OSC_50                                       ;
;  LED_RED[2]    ; OSC_50                          ; 4.766  ; 4.766  ; Rise       ; OSC_50                                       ;
;  LED_RED[3]    ; OSC_50                          ; 4.798  ; 4.798  ; Rise       ; OSC_50                                       ;
;  LED_RED[4]    ; OSC_50                          ; 4.515  ; 4.515  ; Rise       ; OSC_50                                       ;
;  LED_RED[5]    ; OSC_50                          ; 4.527  ; 4.527  ; Rise       ; OSC_50                                       ;
;  LED_RED[6]    ; OSC_50                          ; 4.531  ; 4.531  ; Rise       ; OSC_50                                       ;
;  LED_RED[7]    ; OSC_50                          ; 4.422  ; 4.422  ; Rise       ; OSC_50                                       ;
;  LED_RED[8]    ; OSC_50                          ; 4.021  ; 4.021  ; Rise       ; OSC_50                                       ;
;  LED_RED[9]    ; OSC_50                          ; 4.130  ; 4.130  ; Rise       ; OSC_50                                       ;
;  LED_RED[10]   ; OSC_50                          ; 4.035  ; 4.035  ; Rise       ; OSC_50                                       ;
;  LED_RED[11]   ; OSC_50                          ; 4.031  ; 4.031  ; Rise       ; OSC_50                                       ;
;  LED_RED[12]   ; OSC_50                          ; 4.040  ; 4.040  ; Rise       ; OSC_50                                       ;
;  LED_RED[13]   ; OSC_50                          ; 4.038  ; 4.038  ; Rise       ; OSC_50                                       ;
;  LED_RED[14]   ; OSC_50                          ; 3.951  ; 3.951  ; Rise       ; OSC_50                                       ;
;  LED_RED[15]   ; OSC_50                          ; 3.951  ; 3.951  ; Rise       ; OSC_50                                       ;
;  LED_RED[16]   ; OSC_50                          ; 3.938  ; 3.938  ; Rise       ; OSC_50                                       ;
;  LED_RED[17]   ; OSC_50                          ; 3.943  ; 3.943  ; Rise       ; OSC_50                                       ;
; SRAM_ADDR[*]   ; OSC_50                          ; 5.016  ; 5.016  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[0]  ; OSC_50                          ; 4.883  ; 4.883  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[1]  ; OSC_50                          ; 4.871  ; 4.871  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[2]  ; OSC_50                          ; 4.862  ; 4.862  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[3]  ; OSC_50                          ; 4.688  ; 4.688  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[4]  ; OSC_50                          ; 4.716  ; 4.716  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[5]  ; OSC_50                          ; 4.877  ; 4.877  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[6]  ; OSC_50                          ; 4.903  ; 4.903  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[7]  ; OSC_50                          ; 4.915  ; 4.915  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[8]  ; OSC_50                          ; 4.608  ; 4.608  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[9]  ; OSC_50                          ; 4.627  ; 4.627  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[10] ; OSC_50                          ; 4.616  ; 4.616  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[11] ; OSC_50                          ; 4.624  ; 4.624  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[12] ; OSC_50                          ; 4.777  ; 4.777  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[13] ; OSC_50                          ; 4.812  ; 4.812  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[14] ; OSC_50                          ; 4.977  ; 4.977  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[15] ; OSC_50                          ; 4.958  ; 4.958  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[16] ; OSC_50                          ; 5.016  ; 5.016  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[17] ; OSC_50                          ; 5.015  ; 5.015  ; Rise       ; OSC_50                                       ;
; SRAM_DQ[*]     ; OSC_50                          ; 4.764  ; 4.764  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[0]    ; OSC_50                          ; 4.522  ; 4.522  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[1]    ; OSC_50                          ; 4.516  ; 4.516  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[2]    ; OSC_50                          ; 4.494  ; 4.494  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[3]    ; OSC_50                          ; 4.400  ; 4.400  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[4]    ; OSC_50                          ; 4.764  ; 4.764  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[5]    ; OSC_50                          ; 4.573  ; 4.573  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[6]    ; OSC_50                          ; 4.578  ; 4.578  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[7]    ; OSC_50                          ; 4.256  ; 4.256  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[8]    ; OSC_50                          ; 4.288  ; 4.288  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[9]    ; OSC_50                          ; 4.320  ; 4.320  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[10]   ; OSC_50                          ; 4.437  ; 4.437  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[11]   ; OSC_50                          ; 4.308  ; 4.308  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[12]   ; OSC_50                          ; 4.432  ; 4.432  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[13]   ; OSC_50                          ; 4.285  ; 4.285  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[14]   ; OSC_50                          ; 4.172  ; 4.172  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[15]   ; OSC_50                          ; 4.179  ; 4.179  ; Rise       ; OSC_50                                       ;
; SRAM_OE_N      ; OSC_50                          ; 4.732  ; 4.732  ; Rise       ; OSC_50                                       ;
; SRAM_WE_N      ; OSC_50                          ; 5.028  ; 5.028  ; Rise       ; OSC_50                                       ;
; TDO            ; TCK                             ; 4.963  ; 4.963  ; Rise       ; TCK                                          ;
; SRAM_ADDR[*]   ; OSC_27                          ; 4.618  ; 4.618  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[0]  ; OSC_27                          ; 3.869  ; 3.869  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[1]  ; OSC_27                          ; 3.521  ; 3.521  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[2]  ; OSC_27                          ; 4.078  ; 4.078  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[3]  ; OSC_27                          ; 3.824  ; 3.824  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[4]  ; OSC_27                          ; 3.844  ; 3.844  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[5]  ; OSC_27                          ; 4.120  ; 4.120  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[6]  ; OSC_27                          ; 4.618  ; 4.618  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[7]  ; OSC_27                          ; 4.519  ; 4.519  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[8]  ; OSC_27                          ; 3.798  ; 3.798  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[9]  ; OSC_27                          ; 3.757  ; 3.757  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[10] ; OSC_27                          ; 4.264  ; 4.264  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[11] ; OSC_27                          ; 3.869  ; 3.869  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[12] ; OSC_27                          ; 3.808  ; 3.808  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[13] ; OSC_27                          ; 3.734  ; 3.734  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[14] ; OSC_27                          ; 3.512  ; 3.512  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[15] ; OSC_27                          ; 3.663  ; 3.663  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[16] ; OSC_27                          ; 3.703  ; 3.703  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[17] ; OSC_27                          ; 3.681  ; 3.681  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_B[*]       ; OSC_27                          ; 5.089  ; 5.089  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[0]      ; OSC_27                          ; 5.089  ; 5.089  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[1]      ; OSC_27                          ; 4.811  ; 4.811  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[2]      ; OSC_27                          ; 4.646  ; 4.646  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[3]      ; OSC_27                          ; 4.772  ; 4.772  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[4]      ; OSC_27                          ; 4.658  ; 4.658  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[5]      ; OSC_27                          ; 4.962  ; 4.962  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[6]      ; OSC_27                          ; 4.797  ; 4.797  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[7]      ; OSC_27                          ; 4.950  ; 4.950  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[8]      ; OSC_27                          ; 4.983  ; 4.983  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[9]      ; OSC_27                          ; 4.766  ; 4.766  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_BLANK      ; OSC_27                          ; 3.456  ; 3.456  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_CLK        ; OSC_27                          ; 1.432  ;        ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_G[*]       ; OSC_27                          ; 5.131  ; 5.131  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[0]      ; OSC_27                          ; 5.028  ; 5.028  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[1]      ; OSC_27                          ; 4.894  ; 4.894  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[2]      ; OSC_27                          ; 5.062  ; 5.062  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[3]      ; OSC_27                          ; 5.039  ; 5.039  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[4]      ; OSC_27                          ; 5.071  ; 5.071  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[5]      ; OSC_27                          ; 4.919  ; 4.919  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[6]      ; OSC_27                          ; 4.981  ; 4.981  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[7]      ; OSC_27                          ; 5.131  ; 5.131  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[8]      ; OSC_27                          ; 5.057  ; 5.057  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[9]      ; OSC_27                          ; 4.990  ; 4.990  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_HS         ; OSC_27                          ; 3.147  ; 3.147  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_R[*]       ; OSC_27                          ; 5.475  ; 5.475  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[0]      ; OSC_27                          ; 5.313  ; 5.313  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[1]      ; OSC_27                          ; 4.952  ; 4.952  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[2]      ; OSC_27                          ; 5.401  ; 5.401  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[3]      ; OSC_27                          ; 5.128  ; 5.128  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[4]      ; OSC_27                          ; 5.048  ; 5.048  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[5]      ; OSC_27                          ; 5.140  ; 5.140  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[6]      ; OSC_27                          ; 5.475  ; 5.475  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[7]      ; OSC_27                          ; 5.019  ; 5.019  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[8]      ; OSC_27                          ; 5.231  ; 5.231  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[9]      ; OSC_27                          ; 5.202  ; 5.202  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_VS         ; OSC_27                          ; 2.932  ; 2.932  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_CLK        ; OSC_27                          ;        ; 1.432  ; Fall       ; p1|altpll_component|pll|clk[0]               ;
; AUD_XCK        ; OSC_27                          ; 1.463  ;        ; Rise       ; p1|altpll_component|pll|clk[1]               ;
; AUD_XCK        ; OSC_27                          ;        ; 1.463  ; Fall       ; p1|altpll_component|pll|clk[1]               ;
; DRAM_CLK       ; OSC_50                          ; -2.846 ;        ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[2] ;
; DRAM_CLK       ; OSC_50                          ;        ; -2.846 ; Fall       ; u3|u1|sdram_pll1|altpll_component|pll|clk[2] ;
+----------------+---------------------------------+--------+--------+------------+----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                  ;
+----------------+---------------------------------+--------+--------+------------+----------------------------------------------+
; Data Port      ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                              ;
+----------------+---------------------------------+--------+--------+------------+----------------------------------------------+
; AUD_ADCLRCK    ; AUDIO_DAC:u11|LRCK_1X           ; 3.254  ;        ; Rise       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACLRCK    ; AUDIO_DAC:u11|LRCK_1X           ; 3.254  ;        ; Rise       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_ADCLRCK    ; AUDIO_DAC:u11|LRCK_1X           ;        ; 3.254  ; Fall       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACDAT     ; AUDIO_DAC:u11|LRCK_1X           ; 4.930  ; 4.930  ; Fall       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACLRCK    ; AUDIO_DAC:u11|LRCK_1X           ;        ; 3.254  ; Fall       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACDAT     ; AUDIO_DAC:u11|LRCK_2X           ; 5.808  ; 5.808  ; Fall       ; AUDIO_DAC:u11|LRCK_2X                        ;
; AUD_BCLK       ; AUDIO_DAC:u11|oAUD_BCK          ; 3.004  ;        ; Rise       ; AUDIO_DAC:u11|oAUD_BCK                       ;
; AUD_BCLK       ; AUDIO_DAC:u11|oAUD_BCK          ;        ; 3.004  ; Fall       ; AUDIO_DAC:u11|oAUD_BCK                       ;
; AUD_DACDAT     ; AUDIO_DAC:u11|oAUD_BCK          ; 6.322  ; 6.322  ; Fall       ; AUDIO_DAC:u11|oAUD_BCK                       ;
; I2C_SCLK       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 5.397  ; 4.236  ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; I2C_SDAT       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 5.423  ; 5.423  ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; I2C_SCLK       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 4.236  ;        ; Fall       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; DRAM_ADDR[*]   ; OSC_50                          ; 3.651  ; 3.651  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[0]  ; OSC_50                          ; 3.778  ; 3.778  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[1]  ; OSC_50                          ; 3.782  ; 3.782  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[2]  ; OSC_50                          ; 3.799  ; 3.799  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[3]  ; OSC_50                          ; 3.815  ; 3.815  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[4]  ; OSC_50                          ; 3.672  ; 3.672  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[5]  ; OSC_50                          ; 3.769  ; 3.769  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[6]  ; OSC_50                          ; 3.862  ; 3.862  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[7]  ; OSC_50                          ; 3.667  ; 3.667  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[8]  ; OSC_50                          ; 3.651  ; 3.651  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[9]  ; OSC_50                          ; 3.653  ; 3.653  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[10] ; OSC_50                          ; 3.659  ; 3.659  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[11] ; OSC_50                          ; 3.765  ; 3.765  ; Rise       ; OSC_50                                       ;
; DRAM_BA_0      ; OSC_50                          ; 3.977  ; 3.977  ; Rise       ; OSC_50                                       ;
; DRAM_BA_1      ; OSC_50                          ; 3.937  ; 3.937  ; Rise       ; OSC_50                                       ;
; DRAM_CAS_N     ; OSC_50                          ; 3.952  ; 3.952  ; Rise       ; OSC_50                                       ;
; DRAM_CKE       ; OSC_50                          ; 3.828  ; 3.828  ; Rise       ; OSC_50                                       ;
; DRAM_CS_N      ; OSC_50                          ; 3.756  ; 3.756  ; Rise       ; OSC_50                                       ;
; DRAM_DQ[*]     ; OSC_50                          ; 3.759  ; 3.759  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[0]    ; OSC_50                          ; 3.965  ; 3.965  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[1]    ; OSC_50                          ; 3.998  ; 3.998  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[2]    ; OSC_50                          ; 3.997  ; 3.997  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[3]    ; OSC_50                          ; 3.760  ; 3.760  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[4]    ; OSC_50                          ; 3.759  ; 3.759  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[5]    ; OSC_50                          ; 4.092  ; 4.092  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[6]    ; OSC_50                          ; 3.762  ; 3.762  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[7]    ; OSC_50                          ; 4.140  ; 4.140  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[8]    ; OSC_50                          ; 4.123  ; 4.123  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[9]    ; OSC_50                          ; 4.043  ; 4.043  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[10]   ; OSC_50                          ; 4.261  ; 4.261  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[11]   ; OSC_50                          ; 4.054  ; 4.054  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[12]   ; OSC_50                          ; 3.910  ; 3.910  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[13]   ; OSC_50                          ; 4.165  ; 4.165  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[14]   ; OSC_50                          ; 3.955  ; 3.955  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[15]   ; OSC_50                          ; 4.243  ; 4.243  ; Rise       ; OSC_50                                       ;
; DRAM_LDQM      ; OSC_50                          ; 3.506  ; 3.506  ; Rise       ; OSC_50                                       ;
; DRAM_RAS_N     ; OSC_50                          ; 3.970  ; 3.970  ; Rise       ; OSC_50                                       ;
; DRAM_UDQM      ; OSC_50                          ; 3.470  ; 3.470  ; Rise       ; OSC_50                                       ;
; DRAM_WE_N      ; OSC_50                          ; 3.965  ; 3.965  ; Rise       ; OSC_50                                       ;
; FL_ADDR[*]     ; OSC_50                          ; 4.416  ; 4.416  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[0]    ; OSC_50                          ; 4.645  ; 4.645  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[1]    ; OSC_50                          ; 4.723  ; 4.723  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[2]    ; OSC_50                          ; 4.681  ; 4.681  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[3]    ; OSC_50                          ; 4.636  ; 4.636  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[4]    ; OSC_50                          ; 4.619  ; 4.619  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[5]    ; OSC_50                          ; 4.529  ; 4.529  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[6]    ; OSC_50                          ; 4.547  ; 4.547  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[7]    ; OSC_50                          ; 4.713  ; 4.713  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[8]    ; OSC_50                          ; 4.578  ; 4.578  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[9]    ; OSC_50                          ; 4.480  ; 4.480  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[10]   ; OSC_50                          ; 4.571  ; 4.571  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[11]   ; OSC_50                          ; 4.956  ; 4.956  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[12]   ; OSC_50                          ; 4.557  ; 4.557  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[13]   ; OSC_50                          ; 4.575  ; 4.575  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[14]   ; OSC_50                          ; 4.461  ; 4.461  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[15]   ; OSC_50                          ; 4.499  ; 4.499  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[16]   ; OSC_50                          ; 4.478  ; 4.478  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[17]   ; OSC_50                          ; 4.473  ; 4.473  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[18]   ; OSC_50                          ; 4.437  ; 4.437  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[19]   ; OSC_50                          ; 4.416  ; 4.416  ; Rise       ; OSC_50                                       ;
; FL_CE_N        ; OSC_50                          ; 4.464  ; 4.464  ; Rise       ; OSC_50                                       ;
; FL_DQ[*]       ; OSC_50                          ; 4.625  ; 4.625  ; Rise       ; OSC_50                                       ;
;  FL_DQ[0]      ; OSC_50                          ; 4.894  ; 4.894  ; Rise       ; OSC_50                                       ;
;  FL_DQ[1]      ; OSC_50                          ; 4.806  ; 4.806  ; Rise       ; OSC_50                                       ;
;  FL_DQ[2]      ; OSC_50                          ; 4.819  ; 4.819  ; Rise       ; OSC_50                                       ;
;  FL_DQ[3]      ; OSC_50                          ; 4.819  ; 4.819  ; Rise       ; OSC_50                                       ;
;  FL_DQ[4]      ; OSC_50                          ; 4.813  ; 4.813  ; Rise       ; OSC_50                                       ;
;  FL_DQ[5]      ; OSC_50                          ; 4.859  ; 4.859  ; Rise       ; OSC_50                                       ;
;  FL_DQ[6]      ; OSC_50                          ; 4.625  ; 4.625  ; Rise       ; OSC_50                                       ;
;  FL_DQ[7]      ; OSC_50                          ; 4.810  ; 4.810  ; Rise       ; OSC_50                                       ;
; FL_OE_N        ; OSC_50                          ; 4.407  ; 4.407  ; Rise       ; OSC_50                                       ;
; FL_WE_N        ; OSC_50                          ; 4.577  ; 4.577  ; Rise       ; OSC_50                                       ;
; HEX0[*]        ; OSC_50                          ; 4.098  ; 4.098  ; Rise       ; OSC_50                                       ;
;  HEX0[0]       ; OSC_50                          ; 4.154  ; 4.154  ; Rise       ; OSC_50                                       ;
;  HEX0[1]       ; OSC_50                          ; 4.098  ; 4.098  ; Rise       ; OSC_50                                       ;
;  HEX0[2]       ; OSC_50                          ; 4.113  ; 4.113  ; Rise       ; OSC_50                                       ;
;  HEX0[3]       ; OSC_50                          ; 4.263  ; 4.263  ; Rise       ; OSC_50                                       ;
;  HEX0[4]       ; OSC_50                          ; 4.275  ; 4.275  ; Rise       ; OSC_50                                       ;
;  HEX0[5]       ; OSC_50                          ; 4.216  ; 4.216  ; Rise       ; OSC_50                                       ;
;  HEX0[6]       ; OSC_50                          ; 4.216  ; 4.216  ; Rise       ; OSC_50                                       ;
; HEX1[*]        ; OSC_50                          ; 4.222  ; 4.222  ; Rise       ; OSC_50                                       ;
;  HEX1[0]       ; OSC_50                          ; 4.716  ; 4.716  ; Rise       ; OSC_50                                       ;
;  HEX1[1]       ; OSC_50                          ; 4.369  ; 4.369  ; Rise       ; OSC_50                                       ;
;  HEX1[2]       ; OSC_50                          ; 4.271  ; 4.271  ; Rise       ; OSC_50                                       ;
;  HEX1[3]       ; OSC_50                          ; 4.906  ; 4.906  ; Rise       ; OSC_50                                       ;
;  HEX1[4]       ; OSC_50                          ; 4.438  ; 4.438  ; Rise       ; OSC_50                                       ;
;  HEX1[5]       ; OSC_50                          ; 4.411  ; 4.411  ; Rise       ; OSC_50                                       ;
;  HEX1[6]       ; OSC_50                          ; 4.222  ; 4.222  ; Rise       ; OSC_50                                       ;
; HEX2[*]        ; OSC_50                          ; 4.054  ; 4.054  ; Rise       ; OSC_50                                       ;
;  HEX2[0]       ; OSC_50                          ; 4.263  ; 4.263  ; Rise       ; OSC_50                                       ;
;  HEX2[1]       ; OSC_50                          ; 4.434  ; 4.434  ; Rise       ; OSC_50                                       ;
;  HEX2[2]       ; OSC_50                          ; 4.438  ; 4.438  ; Rise       ; OSC_50                                       ;
;  HEX2[3]       ; OSC_50                          ; 4.207  ; 4.207  ; Rise       ; OSC_50                                       ;
;  HEX2[4]       ; OSC_50                          ; 4.242  ; 4.242  ; Rise       ; OSC_50                                       ;
;  HEX2[5]       ; OSC_50                          ; 4.158  ; 4.158  ; Rise       ; OSC_50                                       ;
;  HEX2[6]       ; OSC_50                          ; 4.054  ; 4.054  ; Rise       ; OSC_50                                       ;
; HEX3[*]        ; OSC_50                          ; 4.560  ; 4.560  ; Rise       ; OSC_50                                       ;
;  HEX3[0]       ; OSC_50                          ; 4.851  ; 4.851  ; Rise       ; OSC_50                                       ;
;  HEX3[1]       ; OSC_50                          ; 5.087  ; 5.087  ; Rise       ; OSC_50                                       ;
;  HEX3[2]       ; OSC_50                          ; 5.137  ; 5.137  ; Rise       ; OSC_50                                       ;
;  HEX3[3]       ; OSC_50                          ; 5.107  ; 5.107  ; Rise       ; OSC_50                                       ;
;  HEX3[4]       ; OSC_50                          ; 5.045  ; 5.045  ; Rise       ; OSC_50                                       ;
;  HEX3[5]       ; OSC_50                          ; 4.791  ; 4.791  ; Rise       ; OSC_50                                       ;
;  HEX3[6]       ; OSC_50                          ; 4.560  ; 4.560  ; Rise       ; OSC_50                                       ;
; HEX4[*]        ; OSC_50                          ; 4.277  ; 4.277  ; Rise       ; OSC_50                                       ;
;  HEX4[0]       ; OSC_50                          ; 4.302  ; 4.302  ; Rise       ; OSC_50                                       ;
;  HEX4[1]       ; OSC_50                          ; 4.424  ; 4.424  ; Rise       ; OSC_50                                       ;
;  HEX4[2]       ; OSC_50                          ; 4.422  ; 4.422  ; Rise       ; OSC_50                                       ;
;  HEX4[3]       ; OSC_50                          ; 4.344  ; 4.344  ; Rise       ; OSC_50                                       ;
;  HEX4[4]       ; OSC_50                          ; 4.277  ; 4.277  ; Rise       ; OSC_50                                       ;
;  HEX4[5]       ; OSC_50                          ; 4.371  ; 4.371  ; Rise       ; OSC_50                                       ;
;  HEX4[6]       ; OSC_50                          ; 4.379  ; 4.379  ; Rise       ; OSC_50                                       ;
; HEX5[*]        ; OSC_50                          ; 4.107  ; 4.107  ; Rise       ; OSC_50                                       ;
;  HEX5[0]       ; OSC_50                          ; 4.711  ; 4.711  ; Rise       ; OSC_50                                       ;
;  HEX5[1]       ; OSC_50                          ; 4.107  ; 4.107  ; Rise       ; OSC_50                                       ;
;  HEX5[2]       ; OSC_50                          ; 4.383  ; 4.383  ; Rise       ; OSC_50                                       ;
;  HEX5[3]       ; OSC_50                          ; 4.422  ; 4.422  ; Rise       ; OSC_50                                       ;
;  HEX5[4]       ; OSC_50                          ; 4.406  ; 4.406  ; Rise       ; OSC_50                                       ;
;  HEX5[5]       ; OSC_50                          ; 4.363  ; 4.363  ; Rise       ; OSC_50                                       ;
;  HEX5[6]       ; OSC_50                          ; 4.284  ; 4.284  ; Rise       ; OSC_50                                       ;
; HEX6[*]        ; OSC_50                          ; 4.138  ; 4.138  ; Rise       ; OSC_50                                       ;
;  HEX6[0]       ; OSC_50                          ; 4.138  ; 4.138  ; Rise       ; OSC_50                                       ;
;  HEX6[1]       ; OSC_50                          ; 4.524  ; 4.524  ; Rise       ; OSC_50                                       ;
;  HEX6[2]       ; OSC_50                          ; 4.399  ; 4.399  ; Rise       ; OSC_50                                       ;
;  HEX6[3]       ; OSC_50                          ; 4.713  ; 4.713  ; Rise       ; OSC_50                                       ;
;  HEX6[4]       ; OSC_50                          ; 5.064  ; 5.064  ; Rise       ; OSC_50                                       ;
;  HEX6[5]       ; OSC_50                          ; 4.598  ; 4.598  ; Rise       ; OSC_50                                       ;
;  HEX6[6]       ; OSC_50                          ; 4.530  ; 4.530  ; Rise       ; OSC_50                                       ;
; HEX7[*]        ; OSC_50                          ; 4.438  ; 4.438  ; Rise       ; OSC_50                                       ;
;  HEX7[0]       ; OSC_50                          ; 4.640  ; 4.640  ; Rise       ; OSC_50                                       ;
;  HEX7[1]       ; OSC_50                          ; 4.647  ; 4.647  ; Rise       ; OSC_50                                       ;
;  HEX7[2]       ; OSC_50                          ; 4.663  ; 4.663  ; Rise       ; OSC_50                                       ;
;  HEX7[3]       ; OSC_50                          ; 4.650  ; 4.650  ; Rise       ; OSC_50                                       ;
;  HEX7[4]       ; OSC_50                          ; 4.438  ; 4.438  ; Rise       ; OSC_50                                       ;
;  HEX7[5]       ; OSC_50                          ; 4.652  ; 4.652  ; Rise       ; OSC_50                                       ;
;  HEX7[6]       ; OSC_50                          ; 4.607  ; 4.607  ; Rise       ; OSC_50                                       ;
; LCD_DATA[*]    ; OSC_50                          ; 4.249  ; 4.249  ; Rise       ; OSC_50                                       ;
;  LCD_DATA[0]   ; OSC_50                          ; 4.967  ; 4.967  ; Rise       ; OSC_50                                       ;
;  LCD_DATA[1]   ; OSC_50                          ; 4.536  ; 4.536  ; Rise       ; OSC_50                                       ;
;  LCD_DATA[2]   ; OSC_50                          ; 4.603  ; 4.603  ; Rise       ; OSC_50                                       ;
;  LCD_DATA[3]   ; OSC_50                          ; 4.533  ; 4.533  ; Rise       ; OSC_50                                       ;
;  LCD_DATA[4]   ; OSC_50                          ; 4.612  ; 4.612  ; Rise       ; OSC_50                                       ;
;  LCD_DATA[5]   ; OSC_50                          ; 4.249  ; 4.249  ; Rise       ; OSC_50                                       ;
;  LCD_DATA[6]   ; OSC_50                          ; 4.447  ; 4.447  ; Rise       ; OSC_50                                       ;
;  LCD_DATA[7]   ; OSC_50                          ; 4.744  ; 4.744  ; Rise       ; OSC_50                                       ;
; LCD_EN         ; OSC_50                          ; 4.571  ; 4.571  ; Rise       ; OSC_50                                       ;
; LCD_RS         ; OSC_50                          ; 4.408  ; 4.408  ; Rise       ; OSC_50                                       ;
; LED_GREEN[*]   ; OSC_50                          ; 3.801  ; 3.801  ; Rise       ; OSC_50                                       ;
;  LED_GREEN[0]  ; OSC_50                          ; 4.241  ; 4.241  ; Rise       ; OSC_50                                       ;
;  LED_GREEN[1]  ; OSC_50                          ; 4.628  ; 4.628  ; Rise       ; OSC_50                                       ;
;  LED_GREEN[2]  ; OSC_50                          ; 4.579  ; 4.579  ; Rise       ; OSC_50                                       ;
;  LED_GREEN[3]  ; OSC_50                          ; 4.339  ; 4.339  ; Rise       ; OSC_50                                       ;
;  LED_GREEN[4]  ; OSC_50                          ; 4.968  ; 4.968  ; Rise       ; OSC_50                                       ;
;  LED_GREEN[5]  ; OSC_50                          ; 4.590  ; 4.590  ; Rise       ; OSC_50                                       ;
;  LED_GREEN[6]  ; OSC_50                          ; 4.594  ; 4.594  ; Rise       ; OSC_50                                       ;
;  LED_GREEN[7]  ; OSC_50                          ; 4.311  ; 4.311  ; Rise       ; OSC_50                                       ;
;  LED_GREEN[8]  ; OSC_50                          ; 3.801  ; 3.801  ; Rise       ; OSC_50                                       ;
; LED_RED[*]     ; OSC_50                          ; 3.938  ; 3.938  ; Rise       ; OSC_50                                       ;
;  LED_RED[0]    ; OSC_50                          ; 4.521  ; 4.521  ; Rise       ; OSC_50                                       ;
;  LED_RED[1]    ; OSC_50                          ; 4.791  ; 4.791  ; Rise       ; OSC_50                                       ;
;  LED_RED[2]    ; OSC_50                          ; 4.766  ; 4.766  ; Rise       ; OSC_50                                       ;
;  LED_RED[3]    ; OSC_50                          ; 4.798  ; 4.798  ; Rise       ; OSC_50                                       ;
;  LED_RED[4]    ; OSC_50                          ; 4.515  ; 4.515  ; Rise       ; OSC_50                                       ;
;  LED_RED[5]    ; OSC_50                          ; 4.527  ; 4.527  ; Rise       ; OSC_50                                       ;
;  LED_RED[6]    ; OSC_50                          ; 4.531  ; 4.531  ; Rise       ; OSC_50                                       ;
;  LED_RED[7]    ; OSC_50                          ; 4.422  ; 4.422  ; Rise       ; OSC_50                                       ;
;  LED_RED[8]    ; OSC_50                          ; 4.021  ; 4.021  ; Rise       ; OSC_50                                       ;
;  LED_RED[9]    ; OSC_50                          ; 4.130  ; 4.130  ; Rise       ; OSC_50                                       ;
;  LED_RED[10]   ; OSC_50                          ; 4.035  ; 4.035  ; Rise       ; OSC_50                                       ;
;  LED_RED[11]   ; OSC_50                          ; 4.031  ; 4.031  ; Rise       ; OSC_50                                       ;
;  LED_RED[12]   ; OSC_50                          ; 4.040  ; 4.040  ; Rise       ; OSC_50                                       ;
;  LED_RED[13]   ; OSC_50                          ; 4.038  ; 4.038  ; Rise       ; OSC_50                                       ;
;  LED_RED[14]   ; OSC_50                          ; 3.951  ; 3.951  ; Rise       ; OSC_50                                       ;
;  LED_RED[15]   ; OSC_50                          ; 3.951  ; 3.951  ; Rise       ; OSC_50                                       ;
;  LED_RED[16]   ; OSC_50                          ; 3.938  ; 3.938  ; Rise       ; OSC_50                                       ;
;  LED_RED[17]   ; OSC_50                          ; 3.943  ; 3.943  ; Rise       ; OSC_50                                       ;
; SRAM_ADDR[*]   ; OSC_50                          ; 4.309  ; 4.309  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[0]  ; OSC_50                          ; 4.533  ; 4.533  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[1]  ; OSC_50                          ; 4.384  ; 4.384  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[2]  ; OSC_50                          ; 4.501  ; 4.501  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[3]  ; OSC_50                          ; 4.309  ; 4.309  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[4]  ; OSC_50                          ; 4.499  ; 4.499  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[5]  ; OSC_50                          ; 4.500  ; 4.500  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[6]  ; OSC_50                          ; 4.540  ; 4.540  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[7]  ; OSC_50                          ; 4.552  ; 4.552  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[8]  ; OSC_50                          ; 4.396  ; 4.396  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[9]  ; OSC_50                          ; 4.412  ; 4.412  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[10] ; OSC_50                          ; 4.407  ; 4.407  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[11] ; OSC_50                          ; 4.417  ; 4.417  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[12] ; OSC_50                          ; 4.404  ; 4.404  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[13] ; OSC_50                          ; 4.434  ; 4.434  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[14] ; OSC_50                          ; 4.495  ; 4.495  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[15] ; OSC_50                          ; 4.477  ; 4.477  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[16] ; OSC_50                          ; 4.529  ; 4.529  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[17] ; OSC_50                          ; 4.526  ; 4.526  ; Rise       ; OSC_50                                       ;
; SRAM_DQ[*]     ; OSC_50                          ; 3.959  ; 3.959  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[0]    ; OSC_50                          ; 4.297  ; 4.297  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[1]    ; OSC_50                          ; 4.302  ; 4.302  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[2]    ; OSC_50                          ; 4.272  ; 4.272  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[3]    ; OSC_50                          ; 4.193  ; 4.193  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[4]    ; OSC_50                          ; 4.191  ; 4.191  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[5]    ; OSC_50                          ; 4.195  ; 4.195  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[6]    ; OSC_50                          ; 4.227  ; 4.227  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[7]    ; OSC_50                          ; 4.030  ; 4.030  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[8]    ; OSC_50                          ; 4.102  ; 4.102  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[9]    ; OSC_50                          ; 4.094  ; 4.094  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[10]   ; OSC_50                          ; 4.081  ; 4.081  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[11]   ; OSC_50                          ; 4.083  ; 4.083  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[12]   ; OSC_50                          ; 4.067  ; 4.067  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[13]   ; OSC_50                          ; 4.090  ; 4.090  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[14]   ; OSC_50                          ; 3.959  ; 3.959  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[15]   ; OSC_50                          ; 4.070  ; 4.070  ; Rise       ; OSC_50                                       ;
; SRAM_OE_N      ; OSC_50                          ; 4.237  ; 4.237  ; Rise       ; OSC_50                                       ;
; SRAM_WE_N      ; OSC_50                          ; 4.539  ; 4.539  ; Rise       ; OSC_50                                       ;
; TDO            ; TCK                             ; 4.963  ; 4.963  ; Rise       ; TCK                                          ;
; SRAM_ADDR[*]   ; OSC_27                          ; 3.512  ; 3.512  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[0]  ; OSC_27                          ; 3.869  ; 3.869  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[1]  ; OSC_27                          ; 3.521  ; 3.521  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[2]  ; OSC_27                          ; 4.078  ; 4.078  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[3]  ; OSC_27                          ; 3.824  ; 3.824  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[4]  ; OSC_27                          ; 3.844  ; 3.844  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[5]  ; OSC_27                          ; 4.120  ; 4.120  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[6]  ; OSC_27                          ; 4.618  ; 4.618  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[7]  ; OSC_27                          ; 4.519  ; 4.519  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[8]  ; OSC_27                          ; 3.798  ; 3.798  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[9]  ; OSC_27                          ; 3.757  ; 3.757  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[10] ; OSC_27                          ; 4.264  ; 4.264  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[11] ; OSC_27                          ; 3.869  ; 3.869  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[12] ; OSC_27                          ; 3.808  ; 3.808  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[13] ; OSC_27                          ; 3.734  ; 3.734  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[14] ; OSC_27                          ; 3.512  ; 3.512  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[15] ; OSC_27                          ; 3.663  ; 3.663  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[16] ; OSC_27                          ; 3.703  ; 3.703  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[17] ; OSC_27                          ; 3.681  ; 3.681  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_B[*]       ; OSC_27                          ; 2.517  ; 2.517  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[0]      ; OSC_27                          ; 3.069  ; 3.069  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[1]      ; OSC_27                          ; 3.072  ; 3.072  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[2]      ; OSC_27                          ; 2.838  ; 2.838  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[3]      ; OSC_27                          ; 2.879  ; 2.879  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[4]      ; OSC_27                          ; 2.517  ; 2.517  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[5]      ; OSC_27                          ; 2.869  ; 2.869  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[6]      ; OSC_27                          ; 2.893  ; 2.893  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[7]      ; OSC_27                          ; 2.877  ; 2.877  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[8]      ; OSC_27                          ; 2.911  ; 2.911  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[9]      ; OSC_27                          ; 2.877  ; 2.877  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_BLANK      ; OSC_27                          ; 3.132  ; 3.132  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_CLK        ; OSC_27                          ; 1.432  ;        ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_G[*]       ; OSC_27                          ; 2.832  ; 2.832  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[0]      ; OSC_27                          ; 3.130  ; 3.130  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[1]      ; OSC_27                          ; 3.005  ; 3.005  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[2]      ; OSC_27                          ; 2.958  ; 2.958  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[3]      ; OSC_27                          ; 2.984  ; 2.984  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[4]      ; OSC_27                          ; 2.963  ; 2.963  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[5]      ; OSC_27                          ; 2.832  ; 2.832  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[6]      ; OSC_27                          ; 2.957  ; 2.957  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[7]      ; OSC_27                          ; 3.106  ; 3.106  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[8]      ; OSC_27                          ; 3.038  ; 3.038  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[9]      ; OSC_27                          ; 3.117  ; 3.117  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_HS         ; OSC_27                          ; 3.147  ; 3.147  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_R[*]       ; OSC_27                          ; 2.767  ; 2.767  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[0]      ; OSC_27                          ; 3.125  ; 3.125  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[1]      ; OSC_27                          ; 2.767  ; 2.767  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[2]      ; OSC_27                          ; 3.303  ; 3.303  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[3]      ; OSC_27                          ; 3.257  ; 3.257  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[4]      ; OSC_27                          ; 3.165  ; 3.165  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[5]      ; OSC_27                          ; 2.914  ; 2.914  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[6]      ; OSC_27                          ; 3.476  ; 3.476  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[7]      ; OSC_27                          ; 3.299  ; 3.299  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[8]      ; OSC_27                          ; 3.313  ; 3.313  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[9]      ; OSC_27                          ; 3.138  ; 3.138  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_VS         ; OSC_27                          ; 2.932  ; 2.932  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_CLK        ; OSC_27                          ;        ; 1.432  ; Fall       ; p1|altpll_component|pll|clk[0]               ;
; AUD_XCK        ; OSC_27                          ; 1.463  ;        ; Rise       ; p1|altpll_component|pll|clk[1]               ;
; AUD_XCK        ; OSC_27                          ;        ; 1.463  ; Fall       ; p1|altpll_component|pll|clk[1]               ;
; DRAM_CLK       ; OSC_50                          ; -2.846 ;        ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[2] ;
; DRAM_CLK       ; OSC_50                          ;        ; -2.846 ; Fall       ; u3|u1|sdram_pll1|altpll_component|pll|clk[2] ;
+----------------+---------------------------------+--------+--------+------------+----------------------------------------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; DPDT_SW[0] ; AUD_DACDAT  ; 5.093 ; 5.245 ; 5.245 ; 5.093 ;
; DPDT_SW[1] ; AUD_DACDAT  ;       ; 5.134 ; 5.134 ;       ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; DPDT_SW[0] ; AUD_DACDAT  ; 5.093 ; 5.058 ; 5.058 ; 5.093 ;
; DPDT_SW[1] ; AUD_DACDAT  ;       ; 4.951 ; 4.951 ;       ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; DRAM_DQ[*]   ; OSC_50     ; 3.410 ;      ; Rise       ; OSC_50          ;
;  DRAM_DQ[0]  ; OSC_50     ; 3.529 ;      ; Rise       ; OSC_50          ;
;  DRAM_DQ[1]  ; OSC_50     ; 3.559 ;      ; Rise       ; OSC_50          ;
;  DRAM_DQ[2]  ; OSC_50     ; 3.559 ;      ; Rise       ; OSC_50          ;
;  DRAM_DQ[3]  ; OSC_50     ; 3.410 ;      ; Rise       ; OSC_50          ;
;  DRAM_DQ[4]  ; OSC_50     ; 3.410 ;      ; Rise       ; OSC_50          ;
;  DRAM_DQ[5]  ; OSC_50     ; 3.410 ;      ; Rise       ; OSC_50          ;
;  DRAM_DQ[6]  ; OSC_50     ; 3.410 ;      ; Rise       ; OSC_50          ;
;  DRAM_DQ[7]  ; OSC_50     ; 3.579 ;      ; Rise       ; OSC_50          ;
;  DRAM_DQ[8]  ; OSC_50     ; 3.549 ;      ; Rise       ; OSC_50          ;
;  DRAM_DQ[9]  ; OSC_50     ; 3.579 ;      ; Rise       ; OSC_50          ;
;  DRAM_DQ[10] ; OSC_50     ; 3.579 ;      ; Rise       ; OSC_50          ;
;  DRAM_DQ[11] ; OSC_50     ; 3.585 ;      ; Rise       ; OSC_50          ;
;  DRAM_DQ[12] ; OSC_50     ; 3.585 ;      ; Rise       ; OSC_50          ;
;  DRAM_DQ[13] ; OSC_50     ; 3.595 ;      ; Rise       ; OSC_50          ;
;  DRAM_DQ[14] ; OSC_50     ; 3.595 ;      ; Rise       ; OSC_50          ;
;  DRAM_DQ[15] ; OSC_50     ; 3.577 ;      ; Rise       ; OSC_50          ;
; FL_DQ[*]     ; OSC_50     ; 4.548 ;      ; Rise       ; OSC_50          ;
;  FL_DQ[0]    ; OSC_50     ; 4.548 ;      ; Rise       ; OSC_50          ;
;  FL_DQ[1]    ; OSC_50     ; 4.548 ;      ; Rise       ; OSC_50          ;
;  FL_DQ[2]    ; OSC_50     ; 4.568 ;      ; Rise       ; OSC_50          ;
;  FL_DQ[3]    ; OSC_50     ; 4.568 ;      ; Rise       ; OSC_50          ;
;  FL_DQ[4]    ; OSC_50     ; 4.651 ;      ; Rise       ; OSC_50          ;
;  FL_DQ[5]    ; OSC_50     ; 4.651 ;      ; Rise       ; OSC_50          ;
;  FL_DQ[6]    ; OSC_50     ; 4.651 ;      ; Rise       ; OSC_50          ;
;  FL_DQ[7]    ; OSC_50     ; 4.651 ;      ; Rise       ; OSC_50          ;
; SRAM_DQ[*]   ; OSC_50     ; 4.793 ;      ; Rise       ; OSC_50          ;
;  SRAM_DQ[0]  ; OSC_50     ; 5.062 ;      ; Rise       ; OSC_50          ;
;  SRAM_DQ[1]  ; OSC_50     ; 5.072 ;      ; Rise       ; OSC_50          ;
;  SRAM_DQ[2]  ; OSC_50     ; 5.053 ;      ; Rise       ; OSC_50          ;
;  SRAM_DQ[3]  ; OSC_50     ; 5.033 ;      ; Rise       ; OSC_50          ;
;  SRAM_DQ[4]  ; OSC_50     ; 4.906 ;      ; Rise       ; OSC_50          ;
;  SRAM_DQ[5]  ; OSC_50     ; 4.906 ;      ; Rise       ; OSC_50          ;
;  SRAM_DQ[6]  ; OSC_50     ; 4.906 ;      ; Rise       ; OSC_50          ;
;  SRAM_DQ[7]  ; OSC_50     ; 4.883 ;      ; Rise       ; OSC_50          ;
;  SRAM_DQ[8]  ; OSC_50     ; 4.814 ;      ; Rise       ; OSC_50          ;
;  SRAM_DQ[9]  ; OSC_50     ; 4.814 ;      ; Rise       ; OSC_50          ;
;  SRAM_DQ[10] ; OSC_50     ; 4.814 ;      ; Rise       ; OSC_50          ;
;  SRAM_DQ[11] ; OSC_50     ; 4.814 ;      ; Rise       ; OSC_50          ;
;  SRAM_DQ[12] ; OSC_50     ; 4.803 ;      ; Rise       ; OSC_50          ;
;  SRAM_DQ[13] ; OSC_50     ; 4.803 ;      ; Rise       ; OSC_50          ;
;  SRAM_DQ[14] ; OSC_50     ; 4.793 ;      ; Rise       ; OSC_50          ;
;  SRAM_DQ[15] ; OSC_50     ; 4.793 ;      ; Rise       ; OSC_50          ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; DRAM_DQ[*]   ; OSC_50     ; 3.410 ;      ; Rise       ; OSC_50          ;
;  DRAM_DQ[0]  ; OSC_50     ; 3.529 ;      ; Rise       ; OSC_50          ;
;  DRAM_DQ[1]  ; OSC_50     ; 3.559 ;      ; Rise       ; OSC_50          ;
;  DRAM_DQ[2]  ; OSC_50     ; 3.559 ;      ; Rise       ; OSC_50          ;
;  DRAM_DQ[3]  ; OSC_50     ; 3.410 ;      ; Rise       ; OSC_50          ;
;  DRAM_DQ[4]  ; OSC_50     ; 3.410 ;      ; Rise       ; OSC_50          ;
;  DRAM_DQ[5]  ; OSC_50     ; 3.410 ;      ; Rise       ; OSC_50          ;
;  DRAM_DQ[6]  ; OSC_50     ; 3.410 ;      ; Rise       ; OSC_50          ;
;  DRAM_DQ[7]  ; OSC_50     ; 3.579 ;      ; Rise       ; OSC_50          ;
;  DRAM_DQ[8]  ; OSC_50     ; 3.549 ;      ; Rise       ; OSC_50          ;
;  DRAM_DQ[9]  ; OSC_50     ; 3.579 ;      ; Rise       ; OSC_50          ;
;  DRAM_DQ[10] ; OSC_50     ; 3.579 ;      ; Rise       ; OSC_50          ;
;  DRAM_DQ[11] ; OSC_50     ; 3.585 ;      ; Rise       ; OSC_50          ;
;  DRAM_DQ[12] ; OSC_50     ; 3.585 ;      ; Rise       ; OSC_50          ;
;  DRAM_DQ[13] ; OSC_50     ; 3.595 ;      ; Rise       ; OSC_50          ;
;  DRAM_DQ[14] ; OSC_50     ; 3.595 ;      ; Rise       ; OSC_50          ;
;  DRAM_DQ[15] ; OSC_50     ; 3.577 ;      ; Rise       ; OSC_50          ;
; FL_DQ[*]     ; OSC_50     ; 4.548 ;      ; Rise       ; OSC_50          ;
;  FL_DQ[0]    ; OSC_50     ; 4.548 ;      ; Rise       ; OSC_50          ;
;  FL_DQ[1]    ; OSC_50     ; 4.548 ;      ; Rise       ; OSC_50          ;
;  FL_DQ[2]    ; OSC_50     ; 4.568 ;      ; Rise       ; OSC_50          ;
;  FL_DQ[3]    ; OSC_50     ; 4.568 ;      ; Rise       ; OSC_50          ;
;  FL_DQ[4]    ; OSC_50     ; 4.651 ;      ; Rise       ; OSC_50          ;
;  FL_DQ[5]    ; OSC_50     ; 4.651 ;      ; Rise       ; OSC_50          ;
;  FL_DQ[6]    ; OSC_50     ; 4.651 ;      ; Rise       ; OSC_50          ;
;  FL_DQ[7]    ; OSC_50     ; 4.651 ;      ; Rise       ; OSC_50          ;
; SRAM_DQ[*]   ; OSC_50     ; 4.304 ;      ; Rise       ; OSC_50          ;
;  SRAM_DQ[0]  ; OSC_50     ; 4.573 ;      ; Rise       ; OSC_50          ;
;  SRAM_DQ[1]  ; OSC_50     ; 4.583 ;      ; Rise       ; OSC_50          ;
;  SRAM_DQ[2]  ; OSC_50     ; 4.564 ;      ; Rise       ; OSC_50          ;
;  SRAM_DQ[3]  ; OSC_50     ; 4.544 ;      ; Rise       ; OSC_50          ;
;  SRAM_DQ[4]  ; OSC_50     ; 4.417 ;      ; Rise       ; OSC_50          ;
;  SRAM_DQ[5]  ; OSC_50     ; 4.417 ;      ; Rise       ; OSC_50          ;
;  SRAM_DQ[6]  ; OSC_50     ; 4.417 ;      ; Rise       ; OSC_50          ;
;  SRAM_DQ[7]  ; OSC_50     ; 4.394 ;      ; Rise       ; OSC_50          ;
;  SRAM_DQ[8]  ; OSC_50     ; 4.325 ;      ; Rise       ; OSC_50          ;
;  SRAM_DQ[9]  ; OSC_50     ; 4.325 ;      ; Rise       ; OSC_50          ;
;  SRAM_DQ[10] ; OSC_50     ; 4.325 ;      ; Rise       ; OSC_50          ;
;  SRAM_DQ[11] ; OSC_50     ; 4.325 ;      ; Rise       ; OSC_50          ;
;  SRAM_DQ[12] ; OSC_50     ; 4.314 ;      ; Rise       ; OSC_50          ;
;  SRAM_DQ[13] ; OSC_50     ; 4.314 ;      ; Rise       ; OSC_50          ;
;  SRAM_DQ[14] ; OSC_50     ; 4.304 ;      ; Rise       ; OSC_50          ;
;  SRAM_DQ[15] ; OSC_50     ; 4.304 ;      ; Rise       ; OSC_50          ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; DRAM_DQ[*]   ; OSC_50     ; 3.410     ;           ; Rise       ; OSC_50          ;
;  DRAM_DQ[0]  ; OSC_50     ; 3.529     ;           ; Rise       ; OSC_50          ;
;  DRAM_DQ[1]  ; OSC_50     ; 3.559     ;           ; Rise       ; OSC_50          ;
;  DRAM_DQ[2]  ; OSC_50     ; 3.559     ;           ; Rise       ; OSC_50          ;
;  DRAM_DQ[3]  ; OSC_50     ; 3.410     ;           ; Rise       ; OSC_50          ;
;  DRAM_DQ[4]  ; OSC_50     ; 3.410     ;           ; Rise       ; OSC_50          ;
;  DRAM_DQ[5]  ; OSC_50     ; 3.410     ;           ; Rise       ; OSC_50          ;
;  DRAM_DQ[6]  ; OSC_50     ; 3.410     ;           ; Rise       ; OSC_50          ;
;  DRAM_DQ[7]  ; OSC_50     ; 3.579     ;           ; Rise       ; OSC_50          ;
;  DRAM_DQ[8]  ; OSC_50     ; 3.549     ;           ; Rise       ; OSC_50          ;
;  DRAM_DQ[9]  ; OSC_50     ; 3.579     ;           ; Rise       ; OSC_50          ;
;  DRAM_DQ[10] ; OSC_50     ; 3.579     ;           ; Rise       ; OSC_50          ;
;  DRAM_DQ[11] ; OSC_50     ; 3.585     ;           ; Rise       ; OSC_50          ;
;  DRAM_DQ[12] ; OSC_50     ; 3.585     ;           ; Rise       ; OSC_50          ;
;  DRAM_DQ[13] ; OSC_50     ; 3.595     ;           ; Rise       ; OSC_50          ;
;  DRAM_DQ[14] ; OSC_50     ; 3.595     ;           ; Rise       ; OSC_50          ;
;  DRAM_DQ[15] ; OSC_50     ; 3.577     ;           ; Rise       ; OSC_50          ;
; FL_DQ[*]     ; OSC_50     ; 4.548     ;           ; Rise       ; OSC_50          ;
;  FL_DQ[0]    ; OSC_50     ; 4.548     ;           ; Rise       ; OSC_50          ;
;  FL_DQ[1]    ; OSC_50     ; 4.548     ;           ; Rise       ; OSC_50          ;
;  FL_DQ[2]    ; OSC_50     ; 4.568     ;           ; Rise       ; OSC_50          ;
;  FL_DQ[3]    ; OSC_50     ; 4.568     ;           ; Rise       ; OSC_50          ;
;  FL_DQ[4]    ; OSC_50     ; 4.651     ;           ; Rise       ; OSC_50          ;
;  FL_DQ[5]    ; OSC_50     ; 4.651     ;           ; Rise       ; OSC_50          ;
;  FL_DQ[6]    ; OSC_50     ; 4.651     ;           ; Rise       ; OSC_50          ;
;  FL_DQ[7]    ; OSC_50     ; 4.651     ;           ; Rise       ; OSC_50          ;
; SRAM_DQ[*]   ; OSC_50     ; 4.793     ;           ; Rise       ; OSC_50          ;
;  SRAM_DQ[0]  ; OSC_50     ; 5.062     ;           ; Rise       ; OSC_50          ;
;  SRAM_DQ[1]  ; OSC_50     ; 5.072     ;           ; Rise       ; OSC_50          ;
;  SRAM_DQ[2]  ; OSC_50     ; 5.053     ;           ; Rise       ; OSC_50          ;
;  SRAM_DQ[3]  ; OSC_50     ; 5.033     ;           ; Rise       ; OSC_50          ;
;  SRAM_DQ[4]  ; OSC_50     ; 4.906     ;           ; Rise       ; OSC_50          ;
;  SRAM_DQ[5]  ; OSC_50     ; 4.906     ;           ; Rise       ; OSC_50          ;
;  SRAM_DQ[6]  ; OSC_50     ; 4.906     ;           ; Rise       ; OSC_50          ;
;  SRAM_DQ[7]  ; OSC_50     ; 4.883     ;           ; Rise       ; OSC_50          ;
;  SRAM_DQ[8]  ; OSC_50     ; 4.814     ;           ; Rise       ; OSC_50          ;
;  SRAM_DQ[9]  ; OSC_50     ; 4.814     ;           ; Rise       ; OSC_50          ;
;  SRAM_DQ[10] ; OSC_50     ; 4.814     ;           ; Rise       ; OSC_50          ;
;  SRAM_DQ[11] ; OSC_50     ; 4.814     ;           ; Rise       ; OSC_50          ;
;  SRAM_DQ[12] ; OSC_50     ; 4.803     ;           ; Rise       ; OSC_50          ;
;  SRAM_DQ[13] ; OSC_50     ; 4.803     ;           ; Rise       ; OSC_50          ;
;  SRAM_DQ[14] ; OSC_50     ; 4.793     ;           ; Rise       ; OSC_50          ;
;  SRAM_DQ[15] ; OSC_50     ; 4.793     ;           ; Rise       ; OSC_50          ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; DRAM_DQ[*]   ; OSC_50     ; 3.410     ;           ; Rise       ; OSC_50          ;
;  DRAM_DQ[0]  ; OSC_50     ; 3.529     ;           ; Rise       ; OSC_50          ;
;  DRAM_DQ[1]  ; OSC_50     ; 3.559     ;           ; Rise       ; OSC_50          ;
;  DRAM_DQ[2]  ; OSC_50     ; 3.559     ;           ; Rise       ; OSC_50          ;
;  DRAM_DQ[3]  ; OSC_50     ; 3.410     ;           ; Rise       ; OSC_50          ;
;  DRAM_DQ[4]  ; OSC_50     ; 3.410     ;           ; Rise       ; OSC_50          ;
;  DRAM_DQ[5]  ; OSC_50     ; 3.410     ;           ; Rise       ; OSC_50          ;
;  DRAM_DQ[6]  ; OSC_50     ; 3.410     ;           ; Rise       ; OSC_50          ;
;  DRAM_DQ[7]  ; OSC_50     ; 3.579     ;           ; Rise       ; OSC_50          ;
;  DRAM_DQ[8]  ; OSC_50     ; 3.549     ;           ; Rise       ; OSC_50          ;
;  DRAM_DQ[9]  ; OSC_50     ; 3.579     ;           ; Rise       ; OSC_50          ;
;  DRAM_DQ[10] ; OSC_50     ; 3.579     ;           ; Rise       ; OSC_50          ;
;  DRAM_DQ[11] ; OSC_50     ; 3.585     ;           ; Rise       ; OSC_50          ;
;  DRAM_DQ[12] ; OSC_50     ; 3.585     ;           ; Rise       ; OSC_50          ;
;  DRAM_DQ[13] ; OSC_50     ; 3.595     ;           ; Rise       ; OSC_50          ;
;  DRAM_DQ[14] ; OSC_50     ; 3.595     ;           ; Rise       ; OSC_50          ;
;  DRAM_DQ[15] ; OSC_50     ; 3.577     ;           ; Rise       ; OSC_50          ;
; FL_DQ[*]     ; OSC_50     ; 4.548     ;           ; Rise       ; OSC_50          ;
;  FL_DQ[0]    ; OSC_50     ; 4.548     ;           ; Rise       ; OSC_50          ;
;  FL_DQ[1]    ; OSC_50     ; 4.548     ;           ; Rise       ; OSC_50          ;
;  FL_DQ[2]    ; OSC_50     ; 4.568     ;           ; Rise       ; OSC_50          ;
;  FL_DQ[3]    ; OSC_50     ; 4.568     ;           ; Rise       ; OSC_50          ;
;  FL_DQ[4]    ; OSC_50     ; 4.651     ;           ; Rise       ; OSC_50          ;
;  FL_DQ[5]    ; OSC_50     ; 4.651     ;           ; Rise       ; OSC_50          ;
;  FL_DQ[6]    ; OSC_50     ; 4.651     ;           ; Rise       ; OSC_50          ;
;  FL_DQ[7]    ; OSC_50     ; 4.651     ;           ; Rise       ; OSC_50          ;
; SRAM_DQ[*]   ; OSC_50     ; 4.304     ;           ; Rise       ; OSC_50          ;
;  SRAM_DQ[0]  ; OSC_50     ; 4.573     ;           ; Rise       ; OSC_50          ;
;  SRAM_DQ[1]  ; OSC_50     ; 4.583     ;           ; Rise       ; OSC_50          ;
;  SRAM_DQ[2]  ; OSC_50     ; 4.564     ;           ; Rise       ; OSC_50          ;
;  SRAM_DQ[3]  ; OSC_50     ; 4.544     ;           ; Rise       ; OSC_50          ;
;  SRAM_DQ[4]  ; OSC_50     ; 4.417     ;           ; Rise       ; OSC_50          ;
;  SRAM_DQ[5]  ; OSC_50     ; 4.417     ;           ; Rise       ; OSC_50          ;
;  SRAM_DQ[6]  ; OSC_50     ; 4.417     ;           ; Rise       ; OSC_50          ;
;  SRAM_DQ[7]  ; OSC_50     ; 4.394     ;           ; Rise       ; OSC_50          ;
;  SRAM_DQ[8]  ; OSC_50     ; 4.325     ;           ; Rise       ; OSC_50          ;
;  SRAM_DQ[9]  ; OSC_50     ; 4.325     ;           ; Rise       ; OSC_50          ;
;  SRAM_DQ[10] ; OSC_50     ; 4.325     ;           ; Rise       ; OSC_50          ;
;  SRAM_DQ[11] ; OSC_50     ; 4.325     ;           ; Rise       ; OSC_50          ;
;  SRAM_DQ[12] ; OSC_50     ; 4.314     ;           ; Rise       ; OSC_50          ;
;  SRAM_DQ[13] ; OSC_50     ; 4.314     ;           ; Rise       ; OSC_50          ;
;  SRAM_DQ[14] ; OSC_50     ; 4.304     ;           ; Rise       ; OSC_50          ;
;  SRAM_DQ[15] ; OSC_50     ; 4.304     ;           ; Rise       ; OSC_50          ;
+--------------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                             ;
+----------------------------------+----------+--------+----------+---------+---------------------+
; Clock                            ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                 ; -10.356  ; -2.533 ; N/A      ; N/A     ; -1.222              ;
;  AUDIO_DAC:u11|LRCK_1X           ; -1.138   ; 0.373  ; N/A      ; N/A     ; -0.500              ;
;  AUDIO_DAC:u11|LRCK_2X           ; -0.781   ; 0.825  ; N/A      ; N/A     ; -0.500              ;
;  AUDIO_DAC:u11|LRCK_4X           ; -2.713   ; 0.240  ; N/A      ; N/A     ; -0.500              ;
;  AUDIO_DAC:u11|oAUD_BCK          ; -0.265   ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  I2C_AV_Config:u10|mI2C_CTRL_CLK ; -2.504   ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  OSC_27                          ; N/A      ; N/A    ; N/A      ; N/A     ; 18.518              ;
;  OSC_50                          ; -1.065   ; -2.533 ; N/A      ; N/A     ; 9.000               ;
;  TCK                             ; -1.656   ; 0.043  ; N/A      ; N/A     ; -1.222              ;
;  USB_JTAG:u1|mTCK                ; -0.973   ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  p1|altpll_component|pll|clk[0]  ; -10.356  ; 0.215  ; N/A      ; N/A     ; 17.714              ;
;  p1|altpll_component|pll|clk[1]  ; -0.183   ; -0.127 ; N/A      ; N/A     ; 26.777              ;
; Design-wide TNS                  ; -504.2   ; -2.973 ; 0.0      ; 0.0     ; -143.222            ;
;  AUDIO_DAC:u11|LRCK_1X           ; -6.828   ; 0.000  ; N/A      ; N/A     ; -6.000              ;
;  AUDIO_DAC:u11|LRCK_2X           ; -10.103  ; 0.000  ; N/A      ; N/A     ; -16.000             ;
;  AUDIO_DAC:u11|LRCK_4X           ; -72.666  ; 0.000  ; N/A      ; N/A     ; -36.000             ;
;  AUDIO_DAC:u11|oAUD_BCK          ; -0.318   ; 0.000  ; N/A      ; N/A     ; -4.000              ;
;  I2C_AV_Config:u10|mI2C_CTRL_CLK ; -94.977  ; 0.000  ; N/A      ; N/A     ; -56.000             ;
;  OSC_27                          ; N/A      ; N/A    ; N/A      ; N/A     ; 0.000               ;
;  OSC_50                          ; -8.140   ; -2.533 ; N/A      ; N/A     ; 0.000               ;
;  TCK                             ; -5.137   ; 0.000  ; N/A      ; N/A     ; -6.222              ;
;  USB_JTAG:u1|mTCK                ; -8.554   ; 0.000  ; N/A      ; N/A     ; -19.000             ;
;  p1|altpll_component|pll|clk[0]  ; -297.017 ; 0.000  ; N/A      ; N/A     ; 0.000               ;
;  p1|altpll_component|pll|clk[1]  ; -0.692   ; -0.440 ; N/A      ; N/A     ; 0.000               ;
+----------------------------------+----------+--------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                   ;
+--------------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port    ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+--------------+---------------------------------+-------+-------+------------+---------------------------------+
; I2C_SDAT     ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 6.375 ; 6.375 ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ;
; KEY[*]       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 7.047 ; 7.047 ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ;
;  KEY[0]      ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 7.047 ; 7.047 ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ;
; DRAM_DQ[*]   ; OSC_50                          ; 3.580 ; 3.580 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[0]  ; OSC_50                          ; 3.141 ; 3.141 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[1]  ; OSC_50                          ; 2.868 ; 2.868 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[2]  ; OSC_50                          ; 3.180 ; 3.180 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[3]  ; OSC_50                          ; 3.293 ; 3.293 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[4]  ; OSC_50                          ; 2.801 ; 2.801 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[5]  ; OSC_50                          ; 2.841 ; 2.841 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[6]  ; OSC_50                          ; 3.162 ; 3.162 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[7]  ; OSC_50                          ; 3.212 ; 3.212 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[8]  ; OSC_50                          ; 3.152 ; 3.152 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[9]  ; OSC_50                          ; 3.216 ; 3.216 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[10] ; OSC_50                          ; 3.204 ; 3.204 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[11] ; OSC_50                          ; 3.188 ; 3.188 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[12] ; OSC_50                          ; 3.479 ; 3.479 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[13] ; OSC_50                          ; 3.580 ; 3.580 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[14] ; OSC_50                          ; 3.202 ; 3.202 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[15] ; OSC_50                          ; 3.482 ; 3.482 ; Rise       ; OSC_50                          ;
; FL_DQ[*]     ; OSC_50                          ; 4.596 ; 4.596 ; Rise       ; OSC_50                          ;
;  FL_DQ[0]    ; OSC_50                          ; 4.109 ; 4.109 ; Rise       ; OSC_50                          ;
;  FL_DQ[1]    ; OSC_50                          ; 4.591 ; 4.591 ; Rise       ; OSC_50                          ;
;  FL_DQ[2]    ; OSC_50                          ; 4.480 ; 4.480 ; Rise       ; OSC_50                          ;
;  FL_DQ[3]    ; OSC_50                          ; 4.515 ; 4.515 ; Rise       ; OSC_50                          ;
;  FL_DQ[4]    ; OSC_50                          ; 4.388 ; 4.388 ; Rise       ; OSC_50                          ;
;  FL_DQ[5]    ; OSC_50                          ; 4.397 ; 4.397 ; Rise       ; OSC_50                          ;
;  FL_DQ[6]    ; OSC_50                          ; 4.499 ; 4.499 ; Rise       ; OSC_50                          ;
;  FL_DQ[7]    ; OSC_50                          ; 4.596 ; 4.596 ; Rise       ; OSC_50                          ;
; KEY[*]       ; OSC_50                          ; 7.842 ; 7.842 ; Rise       ; OSC_50                          ;
;  KEY[0]      ; OSC_50                          ; 7.842 ; 7.842 ; Rise       ; OSC_50                          ;
; PS2_CLK      ; OSC_50                          ; 4.854 ; 4.854 ; Rise       ; OSC_50                          ;
; PS2_DAT      ; OSC_50                          ; 4.506 ; 4.506 ; Rise       ; OSC_50                          ;
; SRAM_DQ[*]   ; OSC_50                          ; 5.312 ; 5.312 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[0]  ; OSC_50                          ; 4.400 ; 4.400 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[1]  ; OSC_50                          ; 5.312 ; 5.312 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[2]  ; OSC_50                          ; 5.006 ; 5.006 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[3]  ; OSC_50                          ; 4.939 ; 4.939 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[4]  ; OSC_50                          ; 4.247 ; 4.247 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[5]  ; OSC_50                          ; 4.284 ; 4.284 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[6]  ; OSC_50                          ; 4.892 ; 4.892 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[7]  ; OSC_50                          ; 4.768 ; 4.768 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[8]  ; OSC_50                          ; 4.932 ; 4.932 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[9]  ; OSC_50                          ; 5.135 ; 5.135 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[10] ; OSC_50                          ; 4.906 ; 4.906 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[11] ; OSC_50                          ; 4.545 ; 4.545 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[12] ; OSC_50                          ; 4.202 ; 4.202 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[13] ; OSC_50                          ; 4.143 ; 4.143 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[14] ; OSC_50                          ; 4.273 ; 4.273 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[15] ; OSC_50                          ; 4.765 ; 4.765 ; Rise       ; OSC_50                          ;
; TCK          ; OSC_50                          ; 1.134 ; 1.134 ; Rise       ; OSC_50                          ;
; TCS          ; USB_JTAG:u1|mTCK                ; 6.326 ; 6.326 ; Rise       ; USB_JTAG:u1|mTCK                ;
; TDI          ; USB_JTAG:u1|mTCK                ; 5.173 ; 5.173 ; Rise       ; USB_JTAG:u1|mTCK                ;
; SRAM_DQ[*]   ; OSC_27                          ; 9.690 ; 9.690 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[0]  ; OSC_27                          ; 8.945 ; 8.945 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[1]  ; OSC_27                          ; 9.690 ; 9.690 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[2]  ; OSC_27                          ; 9.347 ; 9.347 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[3]  ; OSC_27                          ; 9.025 ; 9.025 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[4]  ; OSC_27                          ; 8.892 ; 8.892 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[5]  ; OSC_27                          ; 9.360 ; 9.360 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[6]  ; OSC_27                          ; 8.655 ; 8.655 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[7]  ; OSC_27                          ; 9.007 ; 9.007 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[8]  ; OSC_27                          ; 9.481 ; 9.481 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[9]  ; OSC_27                          ; 9.489 ; 9.489 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[10] ; OSC_27                          ; 8.943 ; 8.943 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[11] ; OSC_27                          ; 8.948 ; 8.948 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[12] ; OSC_27                          ; 8.821 ; 8.821 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[13] ; OSC_27                          ; 9.194 ; 9.194 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[14] ; OSC_27                          ; 8.063 ; 8.063 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[15] ; OSC_27                          ; 8.983 ; 8.983 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
+--------------+---------------------------------+-------+-------+------------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                      ;
+--------------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port    ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+--------------+---------------------------------+--------+--------+------------+---------------------------------+
; I2C_SDAT     ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; -3.045 ; -3.045 ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ;
; KEY[*]       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; -3.459 ; -3.459 ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ;
;  KEY[0]      ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; -3.459 ; -3.459 ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ;
; DRAM_DQ[*]   ; OSC_50                          ; -1.465 ; -1.465 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[0]  ; OSC_50                          ; -1.611 ; -1.611 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[1]  ; OSC_50                          ; -1.500 ; -1.500 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[2]  ; OSC_50                          ; -1.648 ; -1.648 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[3]  ; OSC_50                          ; -1.716 ; -1.716 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[4]  ; OSC_50                          ; -1.465 ; -1.465 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[5]  ; OSC_50                          ; -1.473 ; -1.473 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[6]  ; OSC_50                          ; -1.633 ; -1.633 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[7]  ; OSC_50                          ; -1.682 ; -1.682 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[8]  ; OSC_50                          ; -1.641 ; -1.641 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[9]  ; OSC_50                          ; -1.685 ; -1.685 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[10] ; OSC_50                          ; -1.674 ; -1.674 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[11] ; OSC_50                          ; -1.659 ; -1.659 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[12] ; OSC_50                          ; -1.795 ; -1.795 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[13] ; OSC_50                          ; -1.870 ; -1.870 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[14] ; OSC_50                          ; -1.673 ; -1.673 ; Rise       ; OSC_50                          ;
;  DRAM_DQ[15] ; OSC_50                          ; -1.794 ; -1.794 ; Rise       ; OSC_50                          ;
; FL_DQ[*]     ; OSC_50                          ; -2.111 ; -2.111 ; Rise       ; OSC_50                          ;
;  FL_DQ[0]    ; OSC_50                          ; -2.111 ; -2.111 ; Rise       ; OSC_50                          ;
;  FL_DQ[1]    ; OSC_50                          ; -2.365 ; -2.365 ; Rise       ; OSC_50                          ;
;  FL_DQ[2]    ; OSC_50                          ; -2.305 ; -2.305 ; Rise       ; OSC_50                          ;
;  FL_DQ[3]    ; OSC_50                          ; -2.323 ; -2.323 ; Rise       ; OSC_50                          ;
;  FL_DQ[4]    ; OSC_50                          ; -2.259 ; -2.259 ; Rise       ; OSC_50                          ;
;  FL_DQ[5]    ; OSC_50                          ; -2.256 ; -2.256 ; Rise       ; OSC_50                          ;
;  FL_DQ[6]    ; OSC_50                          ; -2.325 ; -2.325 ; Rise       ; OSC_50                          ;
;  FL_DQ[7]    ; OSC_50                          ; -2.371 ; -2.371 ; Rise       ; OSC_50                          ;
; KEY[*]       ; OSC_50                          ; -2.752 ; -2.752 ; Rise       ; OSC_50                          ;
;  KEY[0]      ; OSC_50                          ; -2.752 ; -2.752 ; Rise       ; OSC_50                          ;
; PS2_CLK      ; OSC_50                          ; -2.559 ; -2.559 ; Rise       ; OSC_50                          ;
; PS2_DAT      ; OSC_50                          ; -2.373 ; -2.373 ; Rise       ; OSC_50                          ;
; SRAM_DQ[*]   ; OSC_50                          ; -2.088 ; -2.088 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[0]  ; OSC_50                          ; -2.258 ; -2.258 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[1]  ; OSC_50                          ; -2.676 ; -2.676 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[2]  ; OSC_50                          ; -2.547 ; -2.547 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[3]  ; OSC_50                          ; -2.498 ; -2.498 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[4]  ; OSC_50                          ; -2.121 ; -2.121 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[5]  ; OSC_50                          ; -2.146 ; -2.146 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[6]  ; OSC_50                          ; -2.418 ; -2.418 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[7]  ; OSC_50                          ; -2.359 ; -2.359 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[8]  ; OSC_50                          ; -2.541 ; -2.541 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[9]  ; OSC_50                          ; -2.545 ; -2.545 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[10] ; OSC_50                          ; -2.484 ; -2.484 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[11] ; OSC_50                          ; -2.278 ; -2.278 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[12] ; OSC_50                          ; -2.132 ; -2.132 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[13] ; OSC_50                          ; -2.088 ; -2.088 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[14] ; OSC_50                          ; -2.152 ; -2.152 ; Rise       ; OSC_50                          ;
;  SRAM_DQ[15] ; OSC_50                          ; -2.385 ; -2.385 ; Rise       ; OSC_50                          ;
; TCK          ; OSC_50                          ; -0.327 ; -0.327 ; Rise       ; OSC_50                          ;
; TCS          ; USB_JTAG:u1|mTCK                ; -2.902 ; -2.902 ; Rise       ; USB_JTAG:u1|mTCK                ;
; TDI          ; USB_JTAG:u1|mTCK                ; -2.734 ; -2.734 ; Rise       ; USB_JTAG:u1|mTCK                ;
; SRAM_DQ[*]   ; OSC_27                          ; -4.145 ; -4.145 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[0]  ; OSC_27                          ; -4.548 ; -4.548 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[1]  ; OSC_27                          ; -4.947 ; -4.947 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[2]  ; OSC_27                          ; -4.707 ; -4.707 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[3]  ; OSC_27                          ; -4.572 ; -4.572 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[4]  ; OSC_27                          ; -4.599 ; -4.599 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[5]  ; OSC_27                          ; -4.741 ; -4.741 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[6]  ; OSC_27                          ; -4.412 ; -4.412 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[7]  ; OSC_27                          ; -4.474 ; -4.474 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[8]  ; OSC_27                          ; -4.825 ; -4.825 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[9]  ; OSC_27                          ; -4.811 ; -4.811 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[10] ; OSC_27                          ; -4.522 ; -4.522 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[11] ; OSC_27                          ; -4.511 ; -4.511 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[12] ; OSC_27                          ; -4.610 ; -4.610 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[13] ; OSC_27                          ; -4.682 ; -4.682 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[14] ; OSC_27                          ; -4.145 ; -4.145 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
;  SRAM_DQ[15] ; OSC_27                          ; -4.498 ; -4.498 ; Rise       ; p1|altpll_component|pll|clk[0]  ;
+--------------+---------------------------------+--------+--------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                          ;
+----------------+---------------------------------+--------+--------+------------+----------------------------------------------+
; Data Port      ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                              ;
+----------------+---------------------------------+--------+--------+------------+----------------------------------------------+
; AUD_ADCLRCK    ; AUDIO_DAC:u11|LRCK_1X           ; 6.151  ;        ; Rise       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACLRCK    ; AUDIO_DAC:u11|LRCK_1X           ; 6.151  ;        ; Rise       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_ADCLRCK    ; AUDIO_DAC:u11|LRCK_1X           ;        ; 6.151  ; Fall       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACDAT     ; AUDIO_DAC:u11|LRCK_1X           ; 14.720 ; 14.720 ; Fall       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACLRCK    ; AUDIO_DAC:u11|LRCK_1X           ;        ; 6.151  ; Fall       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACDAT     ; AUDIO_DAC:u11|LRCK_2X           ; 13.525 ; 13.525 ; Fall       ; AUDIO_DAC:u11|LRCK_2X                        ;
; AUD_BCLK       ; AUDIO_DAC:u11|oAUD_BCK          ; 5.543  ;        ; Rise       ; AUDIO_DAC:u11|oAUD_BCK                       ;
; AUD_BCLK       ; AUDIO_DAC:u11|oAUD_BCK          ;        ; 5.543  ; Fall       ; AUDIO_DAC:u11|oAUD_BCK                       ;
; AUD_DACDAT     ; AUDIO_DAC:u11|oAUD_BCK          ; 16.178 ; 16.178 ; Fall       ; AUDIO_DAC:u11|oAUD_BCK                       ;
; I2C_SCLK       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 11.455 ; 11.455 ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; I2C_SDAT       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 10.312 ; 10.312 ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; I2C_SCLK       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 8.454  ;        ; Fall       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; DRAM_ADDR[*]   ; OSC_50                          ; 6.972  ; 6.972  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[0]  ; OSC_50                          ; 6.789  ; 6.789  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[1]  ; OSC_50                          ; 6.788  ; 6.788  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[2]  ; OSC_50                          ; 6.812  ; 6.812  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[3]  ; OSC_50                          ; 6.831  ; 6.831  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[4]  ; OSC_50                          ; 6.518  ; 6.518  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[5]  ; OSC_50                          ; 6.774  ; 6.774  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[6]  ; OSC_50                          ; 6.972  ; 6.972  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[7]  ; OSC_50                          ; 6.536  ; 6.536  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[8]  ; OSC_50                          ; 6.498  ; 6.498  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[9]  ; OSC_50                          ; 6.499  ; 6.499  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[10] ; OSC_50                          ; 6.501  ; 6.501  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[11] ; OSC_50                          ; 6.772  ; 6.772  ; Rise       ; OSC_50                                       ;
; DRAM_BA_0      ; OSC_50                          ; 7.088  ; 7.088  ; Rise       ; OSC_50                                       ;
; DRAM_BA_1      ; OSC_50                          ; 7.059  ; 7.059  ; Rise       ; OSC_50                                       ;
; DRAM_CAS_N     ; OSC_50                          ; 7.118  ; 7.118  ; Rise       ; OSC_50                                       ;
; DRAM_CKE       ; OSC_50                          ; 6.772  ; 6.772  ; Rise       ; OSC_50                                       ;
; DRAM_CS_N      ; OSC_50                          ; 6.684  ; 6.684  ; Rise       ; OSC_50                                       ;
; DRAM_DQ[*]     ; OSC_50                          ; 7.795  ; 7.795  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[0]    ; OSC_50                          ; 7.202  ; 7.202  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[1]    ; OSC_50                          ; 7.233  ; 7.233  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[2]    ; OSC_50                          ; 7.234  ; 7.234  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[3]    ; OSC_50                          ; 6.732  ; 6.732  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[4]    ; OSC_50                          ; 6.730  ; 6.730  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[5]    ; OSC_50                          ; 7.474  ; 7.474  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[6]    ; OSC_50                          ; 6.734  ; 6.734  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[7]    ; OSC_50                          ; 7.527  ; 7.527  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[8]    ; OSC_50                          ; 7.521  ; 7.521  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[9]    ; OSC_50                          ; 7.275  ; 7.275  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[10]   ; OSC_50                          ; 7.718  ; 7.718  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[11]   ; OSC_50                          ; 7.286  ; 7.286  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[12]   ; OSC_50                          ; 7.036  ; 7.036  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[13]   ; OSC_50                          ; 7.539  ; 7.539  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[14]   ; OSC_50                          ; 7.052  ; 7.052  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[15]   ; OSC_50                          ; 7.795  ; 7.795  ; Rise       ; OSC_50                                       ;
; DRAM_LDQM      ; OSC_50                          ; 6.118  ; 6.118  ; Rise       ; OSC_50                                       ;
; DRAM_RAS_N     ; OSC_50                          ; 7.146  ; 7.146  ; Rise       ; OSC_50                                       ;
; DRAM_UDQM      ; OSC_50                          ; 6.090  ; 6.090  ; Rise       ; OSC_50                                       ;
; DRAM_WE_N      ; OSC_50                          ; 7.129  ; 7.129  ; Rise       ; OSC_50                                       ;
; FL_ADDR[*]     ; OSC_50                          ; 10.873 ; 10.873 ; Rise       ; OSC_50                                       ;
;  FL_ADDR[0]    ; OSC_50                          ; 10.291 ; 10.291 ; Rise       ; OSC_50                                       ;
;  FL_ADDR[1]    ; OSC_50                          ; 10.741 ; 10.741 ; Rise       ; OSC_50                                       ;
;  FL_ADDR[2]    ; OSC_50                          ; 10.337 ; 10.337 ; Rise       ; OSC_50                                       ;
;  FL_ADDR[3]    ; OSC_50                          ; 10.776 ; 10.776 ; Rise       ; OSC_50                                       ;
;  FL_ADDR[4]    ; OSC_50                          ; 10.116 ; 10.116 ; Rise       ; OSC_50                                       ;
;  FL_ADDR[5]    ; OSC_50                          ; 10.873 ; 10.873 ; Rise       ; OSC_50                                       ;
;  FL_ADDR[6]    ; OSC_50                          ; 10.055 ; 10.055 ; Rise       ; OSC_50                                       ;
;  FL_ADDR[7]    ; OSC_50                          ; 10.543 ; 10.543 ; Rise       ; OSC_50                                       ;
;  FL_ADDR[8]    ; OSC_50                          ; 10.100 ; 10.100 ; Rise       ; OSC_50                                       ;
;  FL_ADDR[9]    ; OSC_50                          ; 10.117 ; 10.117 ; Rise       ; OSC_50                                       ;
;  FL_ADDR[10]   ; OSC_50                          ; 10.088 ; 10.088 ; Rise       ; OSC_50                                       ;
;  FL_ADDR[11]   ; OSC_50                          ; 10.540 ; 10.540 ; Rise       ; OSC_50                                       ;
;  FL_ADDR[12]   ; OSC_50                          ; 8.933  ; 8.933  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[13]   ; OSC_50                          ; 8.975  ; 8.975  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[14]   ; OSC_50                          ; 8.733  ; 8.733  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[15]   ; OSC_50                          ; 8.768  ; 8.768  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[16]   ; OSC_50                          ; 8.734  ; 8.734  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[17]   ; OSC_50                          ; 8.759  ; 8.759  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[18]   ; OSC_50                          ; 8.706  ; 8.706  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[19]   ; OSC_50                          ; 8.693  ; 8.693  ; Rise       ; OSC_50                                       ;
; FL_CE_N        ; OSC_50                          ; 8.162  ; 8.162  ; Rise       ; OSC_50                                       ;
; FL_DQ[*]       ; OSC_50                          ; 11.314 ; 11.314 ; Rise       ; OSC_50                                       ;
;  FL_DQ[0]      ; OSC_50                          ; 9.965  ; 9.965  ; Rise       ; OSC_50                                       ;
;  FL_DQ[1]      ; OSC_50                          ; 10.127 ; 10.127 ; Rise       ; OSC_50                                       ;
;  FL_DQ[2]      ; OSC_50                          ; 10.088 ; 10.088 ; Rise       ; OSC_50                                       ;
;  FL_DQ[3]      ; OSC_50                          ; 10.143 ; 10.143 ; Rise       ; OSC_50                                       ;
;  FL_DQ[4]      ; OSC_50                          ; 11.314 ; 11.314 ; Rise       ; OSC_50                                       ;
;  FL_DQ[5]      ; OSC_50                          ; 9.986  ; 9.986  ; Rise       ; OSC_50                                       ;
;  FL_DQ[6]      ; OSC_50                          ; 8.858  ; 8.858  ; Rise       ; OSC_50                                       ;
;  FL_DQ[7]      ; OSC_50                          ; 10.078 ; 10.078 ; Rise       ; OSC_50                                       ;
; FL_OE_N        ; OSC_50                          ; 8.085  ; 8.085  ; Rise       ; OSC_50                                       ;
; FL_WE_N        ; OSC_50                          ; 9.051  ; 9.051  ; Rise       ; OSC_50                                       ;
; HEX0[*]        ; OSC_50                          ; 8.193  ; 8.193  ; Rise       ; OSC_50                                       ;
;  HEX0[0]       ; OSC_50                          ; 7.948  ; 7.948  ; Rise       ; OSC_50                                       ;
;  HEX0[1]       ; OSC_50                          ; 7.879  ; 7.879  ; Rise       ; OSC_50                                       ;
;  HEX0[2]       ; OSC_50                          ; 7.891  ; 7.891  ; Rise       ; OSC_50                                       ;
;  HEX0[3]       ; OSC_50                          ; 8.173  ; 8.173  ; Rise       ; OSC_50                                       ;
;  HEX0[4]       ; OSC_50                          ; 8.193  ; 8.193  ; Rise       ; OSC_50                                       ;
;  HEX0[5]       ; OSC_50                          ; 8.179  ; 8.179  ; Rise       ; OSC_50                                       ;
;  HEX0[6]       ; OSC_50                          ; 8.183  ; 8.183  ; Rise       ; OSC_50                                       ;
; HEX1[*]        ; OSC_50                          ; 10.003 ; 10.003 ; Rise       ; OSC_50                                       ;
;  HEX1[0]       ; OSC_50                          ; 9.755  ; 9.755  ; Rise       ; OSC_50                                       ;
;  HEX1[1]       ; OSC_50                          ; 8.909  ; 8.909  ; Rise       ; OSC_50                                       ;
;  HEX1[2]       ; OSC_50                          ; 8.786  ; 8.786  ; Rise       ; OSC_50                                       ;
;  HEX1[3]       ; OSC_50                          ; 10.003 ; 10.003 ; Rise       ; OSC_50                                       ;
;  HEX1[4]       ; OSC_50                          ; 9.173  ; 9.173  ; Rise       ; OSC_50                                       ;
;  HEX1[5]       ; OSC_50                          ; 9.145  ; 9.145  ; Rise       ; OSC_50                                       ;
;  HEX1[6]       ; OSC_50                          ; 8.702  ; 8.702  ; Rise       ; OSC_50                                       ;
; HEX2[*]        ; OSC_50                          ; 8.576  ; 8.576  ; Rise       ; OSC_50                                       ;
;  HEX2[0]       ; OSC_50                          ; 8.046  ; 8.046  ; Rise       ; OSC_50                                       ;
;  HEX2[1]       ; OSC_50                          ; 8.576  ; 8.576  ; Rise       ; OSC_50                                       ;
;  HEX2[2]       ; OSC_50                          ; 8.472  ; 8.472  ; Rise       ; OSC_50                                       ;
;  HEX2[3]       ; OSC_50                          ; 8.022  ; 8.022  ; Rise       ; OSC_50                                       ;
;  HEX2[4]       ; OSC_50                          ; 8.143  ; 8.143  ; Rise       ; OSC_50                                       ;
;  HEX2[5]       ; OSC_50                          ; 7.953  ; 7.953  ; Rise       ; OSC_50                                       ;
;  HEX2[6]       ; OSC_50                          ; 7.746  ; 7.746  ; Rise       ; OSC_50                                       ;
; HEX3[*]        ; OSC_50                          ; 9.895  ; 9.895  ; Rise       ; OSC_50                                       ;
;  HEX3[0]       ; OSC_50                          ; 9.323  ; 9.323  ; Rise       ; OSC_50                                       ;
;  HEX3[1]       ; OSC_50                          ; 9.895  ; 9.895  ; Rise       ; OSC_50                                       ;
;  HEX3[2]       ; OSC_50                          ; 9.636  ; 9.636  ; Rise       ; OSC_50                                       ;
;  HEX3[3]       ; OSC_50                          ; 9.564  ; 9.564  ; Rise       ; OSC_50                                       ;
;  HEX3[4]       ; OSC_50                          ; 9.798  ; 9.798  ; Rise       ; OSC_50                                       ;
;  HEX3[5]       ; OSC_50                          ; 9.156  ; 9.156  ; Rise       ; OSC_50                                       ;
;  HEX3[6]       ; OSC_50                          ; 8.632  ; 8.632  ; Rise       ; OSC_50                                       ;
; HEX4[*]        ; OSC_50                          ; 8.629  ; 8.629  ; Rise       ; OSC_50                                       ;
;  HEX4[0]       ; OSC_50                          ; 8.160  ; 8.160  ; Rise       ; OSC_50                                       ;
;  HEX4[1]       ; OSC_50                          ; 8.476  ; 8.476  ; Rise       ; OSC_50                                       ;
;  HEX4[2]       ; OSC_50                          ; 8.477  ; 8.477  ; Rise       ; OSC_50                                       ;
;  HEX4[3]       ; OSC_50                          ; 8.466  ; 8.466  ; Rise       ; OSC_50                                       ;
;  HEX4[4]       ; OSC_50                          ; 8.231  ; 8.231  ; Rise       ; OSC_50                                       ;
;  HEX4[5]       ; OSC_50                          ; 8.629  ; 8.629  ; Rise       ; OSC_50                                       ;
;  HEX4[6]       ; OSC_50                          ; 8.504  ; 8.504  ; Rise       ; OSC_50                                       ;
; HEX5[*]        ; OSC_50                          ; 8.812  ; 8.812  ; Rise       ; OSC_50                                       ;
;  HEX5[0]       ; OSC_50                          ; 8.812  ; 8.812  ; Rise       ; OSC_50                                       ;
;  HEX5[1]       ; OSC_50                          ; 7.758  ; 7.758  ; Rise       ; OSC_50                                       ;
;  HEX5[2]       ; OSC_50                          ; 8.459  ; 8.459  ; Rise       ; OSC_50                                       ;
;  HEX5[3]       ; OSC_50                          ; 8.505  ; 8.505  ; Rise       ; OSC_50                                       ;
;  HEX5[4]       ; OSC_50                          ; 8.454  ; 8.454  ; Rise       ; OSC_50                                       ;
;  HEX5[5]       ; OSC_50                          ; 8.493  ; 8.493  ; Rise       ; OSC_50                                       ;
;  HEX5[6]       ; OSC_50                          ; 8.255  ; 8.255  ; Rise       ; OSC_50                                       ;
; HEX6[*]        ; OSC_50                          ; 9.485  ; 9.485  ; Rise       ; OSC_50                                       ;
;  HEX6[0]       ; OSC_50                          ; 7.791  ; 7.791  ; Rise       ; OSC_50                                       ;
;  HEX6[1]       ; OSC_50                          ; 8.652  ; 8.652  ; Rise       ; OSC_50                                       ;
;  HEX6[2]       ; OSC_50                          ; 8.407  ; 8.407  ; Rise       ; OSC_50                                       ;
;  HEX6[3]       ; OSC_50                          ; 9.011  ; 9.011  ; Rise       ; OSC_50                                       ;
;  HEX6[4]       ; OSC_50                          ; 9.485  ; 9.485  ; Rise       ; OSC_50                                       ;
;  HEX6[5]       ; OSC_50                          ; 9.006  ; 9.006  ; Rise       ; OSC_50                                       ;
;  HEX6[6]       ; OSC_50                          ; 8.708  ; 8.708  ; Rise       ; OSC_50                                       ;
; HEX7[*]        ; OSC_50                          ; 8.951  ; 8.951  ; Rise       ; OSC_50                                       ;
;  HEX7[0]       ; OSC_50                          ; 8.870  ; 8.870  ; Rise       ; OSC_50                                       ;
;  HEX7[1]       ; OSC_50                          ; 8.866  ; 8.866  ; Rise       ; OSC_50                                       ;
;  HEX7[2]       ; OSC_50                          ; 8.923  ; 8.923  ; Rise       ; OSC_50                                       ;
;  HEX7[3]       ; OSC_50                          ; 8.951  ; 8.951  ; Rise       ; OSC_50                                       ;
;  HEX7[4]       ; OSC_50                          ; 8.428  ; 8.428  ; Rise       ; OSC_50                                       ;
;  HEX7[5]       ; OSC_50                          ; 8.836  ; 8.836  ; Rise       ; OSC_50                                       ;
;  HEX7[6]       ; OSC_50                          ; 8.721  ; 8.721  ; Rise       ; OSC_50                                       ;
; LCD_DATA[*]    ; OSC_50                          ; 8.975  ; 8.975  ; Rise       ; OSC_50                                       ;
;  LCD_DATA[0]   ; OSC_50                          ; 8.975  ; 8.975  ; Rise       ; OSC_50                                       ;
;  LCD_DATA[1]   ; OSC_50                          ; 8.301  ; 8.301  ; Rise       ; OSC_50                                       ;
;  LCD_DATA[2]   ; OSC_50                          ; 8.277  ; 8.277  ; Rise       ; OSC_50                                       ;
;  LCD_DATA[3]   ; OSC_50                          ; 8.311  ; 8.311  ; Rise       ; OSC_50                                       ;
;  LCD_DATA[4]   ; OSC_50                          ; 8.486  ; 8.486  ; Rise       ; OSC_50                                       ;
;  LCD_DATA[5]   ; OSC_50                          ; 7.585  ; 7.585  ; Rise       ; OSC_50                                       ;
;  LCD_DATA[6]   ; OSC_50                          ; 8.049  ; 8.049  ; Rise       ; OSC_50                                       ;
;  LCD_DATA[7]   ; OSC_50                          ; 8.756  ; 8.756  ; Rise       ; OSC_50                                       ;
; LCD_EN         ; OSC_50                          ; 8.373  ; 8.373  ; Rise       ; OSC_50                                       ;
; LCD_RS         ; OSC_50                          ; 7.970  ; 7.970  ; Rise       ; OSC_50                                       ;
; LED_GREEN[*]   ; OSC_50                          ; 8.846  ; 8.846  ; Rise       ; OSC_50                                       ;
;  LED_GREEN[0]  ; OSC_50                          ; 7.516  ; 7.516  ; Rise       ; OSC_50                                       ;
;  LED_GREEN[1]  ; OSC_50                          ; 8.397  ; 8.397  ; Rise       ; OSC_50                                       ;
;  LED_GREEN[2]  ; OSC_50                          ; 8.385  ; 8.385  ; Rise       ; OSC_50                                       ;
;  LED_GREEN[3]  ; OSC_50                          ; 7.738  ; 7.738  ; Rise       ; OSC_50                                       ;
;  LED_GREEN[4]  ; OSC_50                          ; 8.846  ; 8.846  ; Rise       ; OSC_50                                       ;
;  LED_GREEN[5]  ; OSC_50                          ; 8.332  ; 8.332  ; Rise       ; OSC_50                                       ;
;  LED_GREEN[6]  ; OSC_50                          ; 8.394  ; 8.394  ; Rise       ; OSC_50                                       ;
;  LED_GREEN[7]  ; OSC_50                          ; 7.712  ; 7.712  ; Rise       ; OSC_50                                       ;
;  LED_GREEN[8]  ; OSC_50                          ; 6.708  ; 6.708  ; Rise       ; OSC_50                                       ;
; LED_RED[*]     ; OSC_50                          ; 8.863  ; 8.863  ; Rise       ; OSC_50                                       ;
;  LED_RED[0]    ; OSC_50                          ; 8.140  ; 8.140  ; Rise       ; OSC_50                                       ;
;  LED_RED[1]    ; OSC_50                          ; 8.776  ; 8.776  ; Rise       ; OSC_50                                       ;
;  LED_RED[2]    ; OSC_50                          ; 8.813  ; 8.813  ; Rise       ; OSC_50                                       ;
;  LED_RED[3]    ; OSC_50                          ; 8.863  ; 8.863  ; Rise       ; OSC_50                                       ;
;  LED_RED[4]    ; OSC_50                          ; 8.146  ; 8.146  ; Rise       ; OSC_50                                       ;
;  LED_RED[5]    ; OSC_50                          ; 8.173  ; 8.173  ; Rise       ; OSC_50                                       ;
;  LED_RED[6]    ; OSC_50                          ; 8.170  ; 8.170  ; Rise       ; OSC_50                                       ;
;  LED_RED[7]    ; OSC_50                          ; 7.928  ; 7.928  ; Rise       ; OSC_50                                       ;
;  LED_RED[8]    ; OSC_50                          ; 7.178  ; 7.178  ; Rise       ; OSC_50                                       ;
;  LED_RED[9]    ; OSC_50                          ; 7.414  ; 7.414  ; Rise       ; OSC_50                                       ;
;  LED_RED[10]   ; OSC_50                          ; 7.195  ; 7.195  ; Rise       ; OSC_50                                       ;
;  LED_RED[11]   ; OSC_50                          ; 7.189  ; 7.189  ; Rise       ; OSC_50                                       ;
;  LED_RED[12]   ; OSC_50                          ; 7.199  ; 7.199  ; Rise       ; OSC_50                                       ;
;  LED_RED[13]   ; OSC_50                          ; 7.194  ; 7.194  ; Rise       ; OSC_50                                       ;
;  LED_RED[14]   ; OSC_50                          ; 6.981  ; 6.981  ; Rise       ; OSC_50                                       ;
;  LED_RED[15]   ; OSC_50                          ; 6.980  ; 6.980  ; Rise       ; OSC_50                                       ;
;  LED_RED[16]   ; OSC_50                          ; 6.963  ; 6.963  ; Rise       ; OSC_50                                       ;
;  LED_RED[17]   ; OSC_50                          ; 6.969  ; 6.969  ; Rise       ; OSC_50                                       ;
; SRAM_ADDR[*]   ; OSC_50                          ; 9.329  ; 9.329  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[0]  ; OSC_50                          ; 9.024  ; 9.024  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[1]  ; OSC_50                          ; 8.904  ; 8.904  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[2]  ; OSC_50                          ; 8.990  ; 8.990  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[3]  ; OSC_50                          ; 8.515  ; 8.515  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[4]  ; OSC_50                          ; 8.696  ; 8.696  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[5]  ; OSC_50                          ; 8.917  ; 8.917  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[6]  ; OSC_50                          ; 9.034  ; 9.034  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[7]  ; OSC_50                          ; 9.055  ; 9.055  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[8]  ; OSC_50                          ; 8.416  ; 8.416  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[9]  ; OSC_50                          ; 8.488  ; 8.488  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[10] ; OSC_50                          ; 8.473  ; 8.473  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[11] ; OSC_50                          ; 8.484  ; 8.484  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[12] ; OSC_50                          ; 8.784  ; 8.784  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[13] ; OSC_50                          ; 8.819  ; 8.819  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[14] ; OSC_50                          ; 9.271  ; 9.271  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[15] ; OSC_50                          ; 9.256  ; 9.256  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[16] ; OSC_50                          ; 9.328  ; 9.328  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[17] ; OSC_50                          ; 9.329  ; 9.329  ; Rise       ; OSC_50                                       ;
; SRAM_DQ[*]     ; OSC_50                          ; 8.804  ; 8.804  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[0]    ; OSC_50                          ; 8.226  ; 8.226  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[1]    ; OSC_50                          ; 8.165  ; 8.165  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[2]    ; OSC_50                          ; 8.131  ; 8.131  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[3]    ; OSC_50                          ; 7.986  ; 7.986  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[4]    ; OSC_50                          ; 8.804  ; 8.804  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[5]    ; OSC_50                          ; 8.298  ; 8.298  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[6]    ; OSC_50                          ; 8.373  ; 8.373  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[7]    ; OSC_50                          ; 7.699  ; 7.699  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[8]    ; OSC_50                          ; 7.736  ; 7.736  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[9]    ; OSC_50                          ; 7.769  ; 7.769  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[10]   ; OSC_50                          ; 8.008  ; 8.008  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[11]   ; OSC_50                          ; 7.751  ; 7.751  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[12]   ; OSC_50                          ; 8.005  ; 8.005  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[13]   ; OSC_50                          ; 7.708  ; 7.708  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[14]   ; OSC_50                          ; 7.494  ; 7.494  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[15]   ; OSC_50                          ; 7.511  ; 7.511  ; Rise       ; OSC_50                                       ;
; SRAM_OE_N      ; OSC_50                          ; 8.759  ; 8.759  ; Rise       ; OSC_50                                       ;
; SRAM_WE_N      ; OSC_50                          ; 9.434  ; 9.434  ; Rise       ; OSC_50                                       ;
; TDO            ; TCK                             ; 9.063  ; 9.063  ; Rise       ; TCK                                          ;
; SRAM_ADDR[*]   ; OSC_27                          ; 9.229  ; 9.229  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[0]  ; OSC_27                          ; 7.842  ; 7.842  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[1]  ; OSC_27                          ; 7.082  ; 7.082  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[2]  ; OSC_27                          ; 8.365  ; 8.365  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[3]  ; OSC_27                          ; 7.731  ; 7.731  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[4]  ; OSC_27                          ; 7.842  ; 7.842  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[5]  ; OSC_27                          ; 8.410  ; 8.410  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[6]  ; OSC_27                          ; 9.184  ; 9.184  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[7]  ; OSC_27                          ; 9.229  ; 9.229  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[8]  ; OSC_27                          ; 7.665  ; 7.665  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[9]  ; OSC_27                          ; 7.640  ; 7.640  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[10] ; OSC_27                          ; 8.588  ; 8.588  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[11] ; OSC_27                          ; 7.827  ; 7.827  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[12] ; OSC_27                          ; 7.825  ; 7.825  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[13] ; OSC_27                          ; 7.624  ; 7.624  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[14] ; OSC_27                          ; 7.134  ; 7.134  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[15] ; OSC_27                          ; 7.529  ; 7.529  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[16] ; OSC_27                          ; 7.572  ; 7.572  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[17] ; OSC_27                          ; 7.544  ; 7.544  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_B[*]       ; OSC_27                          ; 10.618 ; 10.618 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[0]      ; OSC_27                          ; 10.618 ; 10.618 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[1]      ; OSC_27                          ; 10.015 ; 10.015 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[2]      ; OSC_27                          ; 9.693  ; 9.693  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[3]      ; OSC_27                          ; 9.953  ; 9.953  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[4]      ; OSC_27                          ; 9.599  ; 9.599  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[5]      ; OSC_27                          ; 10.291 ; 10.291 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[6]      ; OSC_27                          ; 9.959  ; 9.959  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[7]      ; OSC_27                          ; 10.331 ; 10.331 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[8]      ; OSC_27                          ; 10.409 ; 10.409 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[9]      ; OSC_27                          ; 9.928  ; 9.928  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_BLANK      ; OSC_27                          ; 7.044  ; 7.044  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_CLK        ; OSC_27                          ; 2.885  ;        ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_G[*]       ; OSC_27                          ; 10.731 ; 10.731 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[0]      ; OSC_27                          ; 10.451 ; 10.451 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[1]      ; OSC_27                          ; 10.189 ; 10.189 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[2]      ; OSC_27                          ; 10.521 ; 10.521 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[3]      ; OSC_27                          ; 10.500 ; 10.500 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[4]      ; OSC_27                          ; 10.532 ; 10.532 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[5]      ; OSC_27                          ; 10.240 ; 10.240 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[6]      ; OSC_27                          ; 10.399 ; 10.399 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[7]      ; OSC_27                          ; 10.731 ; 10.731 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[8]      ; OSC_27                          ; 10.558 ; 10.558 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[9]      ; OSC_27                          ; 10.391 ; 10.391 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_HS         ; OSC_27                          ; 6.345  ; 6.345  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_R[*]       ; OSC_27                          ; 11.198 ; 11.198 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[0]      ; OSC_27                          ; 10.958 ; 10.958 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[1]      ; OSC_27                          ; 10.207 ; 10.207 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[2]      ; OSC_27                          ; 11.198 ; 11.198 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[3]      ; OSC_27                          ; 10.708 ; 10.708 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[4]      ; OSC_27                          ; 10.498 ; 10.498 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[5]      ; OSC_27                          ; 10.736 ; 10.736 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[6]      ; OSC_27                          ; 11.170 ; 11.170 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[7]      ; OSC_27                          ; 10.468 ; 10.468 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[8]      ; OSC_27                          ; 10.957 ; 10.957 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[9]      ; OSC_27                          ; 10.911 ; 10.911 ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_VS         ; OSC_27                          ; 5.741  ; 5.741  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_CLK        ; OSC_27                          ;        ; 2.885  ; Fall       ; p1|altpll_component|pll|clk[0]               ;
; AUD_XCK        ; OSC_27                          ; 2.917  ;        ; Rise       ; p1|altpll_component|pll|clk[1]               ;
; AUD_XCK        ; OSC_27                          ;        ; 2.917  ; Fall       ; p1|altpll_component|pll|clk[1]               ;
; DRAM_CLK       ; OSC_50                          ; -2.132 ;        ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[2] ;
; DRAM_CLK       ; OSC_50                          ;        ; -2.132 ; Fall       ; u3|u1|sdram_pll1|altpll_component|pll|clk[2] ;
+----------------+---------------------------------+--------+--------+------------+----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                  ;
+----------------+---------------------------------+--------+--------+------------+----------------------------------------------+
; Data Port      ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                              ;
+----------------+---------------------------------+--------+--------+------------+----------------------------------------------+
; AUD_ADCLRCK    ; AUDIO_DAC:u11|LRCK_1X           ; 3.254  ;        ; Rise       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACLRCK    ; AUDIO_DAC:u11|LRCK_1X           ; 3.254  ;        ; Rise       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_ADCLRCK    ; AUDIO_DAC:u11|LRCK_1X           ;        ; 3.254  ; Fall       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACDAT     ; AUDIO_DAC:u11|LRCK_1X           ; 4.930  ; 4.930  ; Fall       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACLRCK    ; AUDIO_DAC:u11|LRCK_1X           ;        ; 3.254  ; Fall       ; AUDIO_DAC:u11|LRCK_1X                        ;
; AUD_DACDAT     ; AUDIO_DAC:u11|LRCK_2X           ; 5.808  ; 5.808  ; Fall       ; AUDIO_DAC:u11|LRCK_2X                        ;
; AUD_BCLK       ; AUDIO_DAC:u11|oAUD_BCK          ; 3.004  ;        ; Rise       ; AUDIO_DAC:u11|oAUD_BCK                       ;
; AUD_BCLK       ; AUDIO_DAC:u11|oAUD_BCK          ;        ; 3.004  ; Fall       ; AUDIO_DAC:u11|oAUD_BCK                       ;
; AUD_DACDAT     ; AUDIO_DAC:u11|oAUD_BCK          ; 6.322  ; 6.322  ; Fall       ; AUDIO_DAC:u11|oAUD_BCK                       ;
; I2C_SCLK       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 5.397  ; 4.236  ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; I2C_SDAT       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 5.423  ; 5.423  ; Rise       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; I2C_SCLK       ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 4.236  ;        ; Fall       ; I2C_AV_Config:u10|mI2C_CTRL_CLK              ;
; DRAM_ADDR[*]   ; OSC_50                          ; 3.651  ; 3.651  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[0]  ; OSC_50                          ; 3.778  ; 3.778  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[1]  ; OSC_50                          ; 3.782  ; 3.782  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[2]  ; OSC_50                          ; 3.799  ; 3.799  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[3]  ; OSC_50                          ; 3.815  ; 3.815  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[4]  ; OSC_50                          ; 3.672  ; 3.672  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[5]  ; OSC_50                          ; 3.769  ; 3.769  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[6]  ; OSC_50                          ; 3.862  ; 3.862  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[7]  ; OSC_50                          ; 3.667  ; 3.667  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[8]  ; OSC_50                          ; 3.651  ; 3.651  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[9]  ; OSC_50                          ; 3.653  ; 3.653  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[10] ; OSC_50                          ; 3.659  ; 3.659  ; Rise       ; OSC_50                                       ;
;  DRAM_ADDR[11] ; OSC_50                          ; 3.765  ; 3.765  ; Rise       ; OSC_50                                       ;
; DRAM_BA_0      ; OSC_50                          ; 3.977  ; 3.977  ; Rise       ; OSC_50                                       ;
; DRAM_BA_1      ; OSC_50                          ; 3.937  ; 3.937  ; Rise       ; OSC_50                                       ;
; DRAM_CAS_N     ; OSC_50                          ; 3.952  ; 3.952  ; Rise       ; OSC_50                                       ;
; DRAM_CKE       ; OSC_50                          ; 3.828  ; 3.828  ; Rise       ; OSC_50                                       ;
; DRAM_CS_N      ; OSC_50                          ; 3.756  ; 3.756  ; Rise       ; OSC_50                                       ;
; DRAM_DQ[*]     ; OSC_50                          ; 3.759  ; 3.759  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[0]    ; OSC_50                          ; 3.965  ; 3.965  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[1]    ; OSC_50                          ; 3.998  ; 3.998  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[2]    ; OSC_50                          ; 3.997  ; 3.997  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[3]    ; OSC_50                          ; 3.760  ; 3.760  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[4]    ; OSC_50                          ; 3.759  ; 3.759  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[5]    ; OSC_50                          ; 4.092  ; 4.092  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[6]    ; OSC_50                          ; 3.762  ; 3.762  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[7]    ; OSC_50                          ; 4.140  ; 4.140  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[8]    ; OSC_50                          ; 4.123  ; 4.123  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[9]    ; OSC_50                          ; 4.043  ; 4.043  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[10]   ; OSC_50                          ; 4.261  ; 4.261  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[11]   ; OSC_50                          ; 4.054  ; 4.054  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[12]   ; OSC_50                          ; 3.910  ; 3.910  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[13]   ; OSC_50                          ; 4.165  ; 4.165  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[14]   ; OSC_50                          ; 3.955  ; 3.955  ; Rise       ; OSC_50                                       ;
;  DRAM_DQ[15]   ; OSC_50                          ; 4.243  ; 4.243  ; Rise       ; OSC_50                                       ;
; DRAM_LDQM      ; OSC_50                          ; 3.506  ; 3.506  ; Rise       ; OSC_50                                       ;
; DRAM_RAS_N     ; OSC_50                          ; 3.970  ; 3.970  ; Rise       ; OSC_50                                       ;
; DRAM_UDQM      ; OSC_50                          ; 3.470  ; 3.470  ; Rise       ; OSC_50                                       ;
; DRAM_WE_N      ; OSC_50                          ; 3.965  ; 3.965  ; Rise       ; OSC_50                                       ;
; FL_ADDR[*]     ; OSC_50                          ; 4.416  ; 4.416  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[0]    ; OSC_50                          ; 4.645  ; 4.645  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[1]    ; OSC_50                          ; 4.723  ; 4.723  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[2]    ; OSC_50                          ; 4.681  ; 4.681  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[3]    ; OSC_50                          ; 4.636  ; 4.636  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[4]    ; OSC_50                          ; 4.619  ; 4.619  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[5]    ; OSC_50                          ; 4.529  ; 4.529  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[6]    ; OSC_50                          ; 4.547  ; 4.547  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[7]    ; OSC_50                          ; 4.713  ; 4.713  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[8]    ; OSC_50                          ; 4.578  ; 4.578  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[9]    ; OSC_50                          ; 4.480  ; 4.480  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[10]   ; OSC_50                          ; 4.571  ; 4.571  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[11]   ; OSC_50                          ; 4.956  ; 4.956  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[12]   ; OSC_50                          ; 4.557  ; 4.557  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[13]   ; OSC_50                          ; 4.575  ; 4.575  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[14]   ; OSC_50                          ; 4.461  ; 4.461  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[15]   ; OSC_50                          ; 4.499  ; 4.499  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[16]   ; OSC_50                          ; 4.478  ; 4.478  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[17]   ; OSC_50                          ; 4.473  ; 4.473  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[18]   ; OSC_50                          ; 4.437  ; 4.437  ; Rise       ; OSC_50                                       ;
;  FL_ADDR[19]   ; OSC_50                          ; 4.416  ; 4.416  ; Rise       ; OSC_50                                       ;
; FL_CE_N        ; OSC_50                          ; 4.464  ; 4.464  ; Rise       ; OSC_50                                       ;
; FL_DQ[*]       ; OSC_50                          ; 4.625  ; 4.625  ; Rise       ; OSC_50                                       ;
;  FL_DQ[0]      ; OSC_50                          ; 4.894  ; 4.894  ; Rise       ; OSC_50                                       ;
;  FL_DQ[1]      ; OSC_50                          ; 4.806  ; 4.806  ; Rise       ; OSC_50                                       ;
;  FL_DQ[2]      ; OSC_50                          ; 4.819  ; 4.819  ; Rise       ; OSC_50                                       ;
;  FL_DQ[3]      ; OSC_50                          ; 4.819  ; 4.819  ; Rise       ; OSC_50                                       ;
;  FL_DQ[4]      ; OSC_50                          ; 4.813  ; 4.813  ; Rise       ; OSC_50                                       ;
;  FL_DQ[5]      ; OSC_50                          ; 4.859  ; 4.859  ; Rise       ; OSC_50                                       ;
;  FL_DQ[6]      ; OSC_50                          ; 4.625  ; 4.625  ; Rise       ; OSC_50                                       ;
;  FL_DQ[7]      ; OSC_50                          ; 4.810  ; 4.810  ; Rise       ; OSC_50                                       ;
; FL_OE_N        ; OSC_50                          ; 4.407  ; 4.407  ; Rise       ; OSC_50                                       ;
; FL_WE_N        ; OSC_50                          ; 4.577  ; 4.577  ; Rise       ; OSC_50                                       ;
; HEX0[*]        ; OSC_50                          ; 4.098  ; 4.098  ; Rise       ; OSC_50                                       ;
;  HEX0[0]       ; OSC_50                          ; 4.154  ; 4.154  ; Rise       ; OSC_50                                       ;
;  HEX0[1]       ; OSC_50                          ; 4.098  ; 4.098  ; Rise       ; OSC_50                                       ;
;  HEX0[2]       ; OSC_50                          ; 4.113  ; 4.113  ; Rise       ; OSC_50                                       ;
;  HEX0[3]       ; OSC_50                          ; 4.263  ; 4.263  ; Rise       ; OSC_50                                       ;
;  HEX0[4]       ; OSC_50                          ; 4.275  ; 4.275  ; Rise       ; OSC_50                                       ;
;  HEX0[5]       ; OSC_50                          ; 4.216  ; 4.216  ; Rise       ; OSC_50                                       ;
;  HEX0[6]       ; OSC_50                          ; 4.216  ; 4.216  ; Rise       ; OSC_50                                       ;
; HEX1[*]        ; OSC_50                          ; 4.222  ; 4.222  ; Rise       ; OSC_50                                       ;
;  HEX1[0]       ; OSC_50                          ; 4.716  ; 4.716  ; Rise       ; OSC_50                                       ;
;  HEX1[1]       ; OSC_50                          ; 4.369  ; 4.369  ; Rise       ; OSC_50                                       ;
;  HEX1[2]       ; OSC_50                          ; 4.271  ; 4.271  ; Rise       ; OSC_50                                       ;
;  HEX1[3]       ; OSC_50                          ; 4.906  ; 4.906  ; Rise       ; OSC_50                                       ;
;  HEX1[4]       ; OSC_50                          ; 4.438  ; 4.438  ; Rise       ; OSC_50                                       ;
;  HEX1[5]       ; OSC_50                          ; 4.411  ; 4.411  ; Rise       ; OSC_50                                       ;
;  HEX1[6]       ; OSC_50                          ; 4.222  ; 4.222  ; Rise       ; OSC_50                                       ;
; HEX2[*]        ; OSC_50                          ; 4.054  ; 4.054  ; Rise       ; OSC_50                                       ;
;  HEX2[0]       ; OSC_50                          ; 4.263  ; 4.263  ; Rise       ; OSC_50                                       ;
;  HEX2[1]       ; OSC_50                          ; 4.434  ; 4.434  ; Rise       ; OSC_50                                       ;
;  HEX2[2]       ; OSC_50                          ; 4.438  ; 4.438  ; Rise       ; OSC_50                                       ;
;  HEX2[3]       ; OSC_50                          ; 4.207  ; 4.207  ; Rise       ; OSC_50                                       ;
;  HEX2[4]       ; OSC_50                          ; 4.242  ; 4.242  ; Rise       ; OSC_50                                       ;
;  HEX2[5]       ; OSC_50                          ; 4.158  ; 4.158  ; Rise       ; OSC_50                                       ;
;  HEX2[6]       ; OSC_50                          ; 4.054  ; 4.054  ; Rise       ; OSC_50                                       ;
; HEX3[*]        ; OSC_50                          ; 4.560  ; 4.560  ; Rise       ; OSC_50                                       ;
;  HEX3[0]       ; OSC_50                          ; 4.851  ; 4.851  ; Rise       ; OSC_50                                       ;
;  HEX3[1]       ; OSC_50                          ; 5.087  ; 5.087  ; Rise       ; OSC_50                                       ;
;  HEX3[2]       ; OSC_50                          ; 5.137  ; 5.137  ; Rise       ; OSC_50                                       ;
;  HEX3[3]       ; OSC_50                          ; 5.107  ; 5.107  ; Rise       ; OSC_50                                       ;
;  HEX3[4]       ; OSC_50                          ; 5.045  ; 5.045  ; Rise       ; OSC_50                                       ;
;  HEX3[5]       ; OSC_50                          ; 4.791  ; 4.791  ; Rise       ; OSC_50                                       ;
;  HEX3[6]       ; OSC_50                          ; 4.560  ; 4.560  ; Rise       ; OSC_50                                       ;
; HEX4[*]        ; OSC_50                          ; 4.277  ; 4.277  ; Rise       ; OSC_50                                       ;
;  HEX4[0]       ; OSC_50                          ; 4.302  ; 4.302  ; Rise       ; OSC_50                                       ;
;  HEX4[1]       ; OSC_50                          ; 4.424  ; 4.424  ; Rise       ; OSC_50                                       ;
;  HEX4[2]       ; OSC_50                          ; 4.422  ; 4.422  ; Rise       ; OSC_50                                       ;
;  HEX4[3]       ; OSC_50                          ; 4.344  ; 4.344  ; Rise       ; OSC_50                                       ;
;  HEX4[4]       ; OSC_50                          ; 4.277  ; 4.277  ; Rise       ; OSC_50                                       ;
;  HEX4[5]       ; OSC_50                          ; 4.371  ; 4.371  ; Rise       ; OSC_50                                       ;
;  HEX4[6]       ; OSC_50                          ; 4.379  ; 4.379  ; Rise       ; OSC_50                                       ;
; HEX5[*]        ; OSC_50                          ; 4.107  ; 4.107  ; Rise       ; OSC_50                                       ;
;  HEX5[0]       ; OSC_50                          ; 4.711  ; 4.711  ; Rise       ; OSC_50                                       ;
;  HEX5[1]       ; OSC_50                          ; 4.107  ; 4.107  ; Rise       ; OSC_50                                       ;
;  HEX5[2]       ; OSC_50                          ; 4.383  ; 4.383  ; Rise       ; OSC_50                                       ;
;  HEX5[3]       ; OSC_50                          ; 4.422  ; 4.422  ; Rise       ; OSC_50                                       ;
;  HEX5[4]       ; OSC_50                          ; 4.406  ; 4.406  ; Rise       ; OSC_50                                       ;
;  HEX5[5]       ; OSC_50                          ; 4.363  ; 4.363  ; Rise       ; OSC_50                                       ;
;  HEX5[6]       ; OSC_50                          ; 4.284  ; 4.284  ; Rise       ; OSC_50                                       ;
; HEX6[*]        ; OSC_50                          ; 4.138  ; 4.138  ; Rise       ; OSC_50                                       ;
;  HEX6[0]       ; OSC_50                          ; 4.138  ; 4.138  ; Rise       ; OSC_50                                       ;
;  HEX6[1]       ; OSC_50                          ; 4.524  ; 4.524  ; Rise       ; OSC_50                                       ;
;  HEX6[2]       ; OSC_50                          ; 4.399  ; 4.399  ; Rise       ; OSC_50                                       ;
;  HEX6[3]       ; OSC_50                          ; 4.713  ; 4.713  ; Rise       ; OSC_50                                       ;
;  HEX6[4]       ; OSC_50                          ; 5.064  ; 5.064  ; Rise       ; OSC_50                                       ;
;  HEX6[5]       ; OSC_50                          ; 4.598  ; 4.598  ; Rise       ; OSC_50                                       ;
;  HEX6[6]       ; OSC_50                          ; 4.530  ; 4.530  ; Rise       ; OSC_50                                       ;
; HEX7[*]        ; OSC_50                          ; 4.438  ; 4.438  ; Rise       ; OSC_50                                       ;
;  HEX7[0]       ; OSC_50                          ; 4.640  ; 4.640  ; Rise       ; OSC_50                                       ;
;  HEX7[1]       ; OSC_50                          ; 4.647  ; 4.647  ; Rise       ; OSC_50                                       ;
;  HEX7[2]       ; OSC_50                          ; 4.663  ; 4.663  ; Rise       ; OSC_50                                       ;
;  HEX7[3]       ; OSC_50                          ; 4.650  ; 4.650  ; Rise       ; OSC_50                                       ;
;  HEX7[4]       ; OSC_50                          ; 4.438  ; 4.438  ; Rise       ; OSC_50                                       ;
;  HEX7[5]       ; OSC_50                          ; 4.652  ; 4.652  ; Rise       ; OSC_50                                       ;
;  HEX7[6]       ; OSC_50                          ; 4.607  ; 4.607  ; Rise       ; OSC_50                                       ;
; LCD_DATA[*]    ; OSC_50                          ; 4.249  ; 4.249  ; Rise       ; OSC_50                                       ;
;  LCD_DATA[0]   ; OSC_50                          ; 4.967  ; 4.967  ; Rise       ; OSC_50                                       ;
;  LCD_DATA[1]   ; OSC_50                          ; 4.536  ; 4.536  ; Rise       ; OSC_50                                       ;
;  LCD_DATA[2]   ; OSC_50                          ; 4.603  ; 4.603  ; Rise       ; OSC_50                                       ;
;  LCD_DATA[3]   ; OSC_50                          ; 4.533  ; 4.533  ; Rise       ; OSC_50                                       ;
;  LCD_DATA[4]   ; OSC_50                          ; 4.612  ; 4.612  ; Rise       ; OSC_50                                       ;
;  LCD_DATA[5]   ; OSC_50                          ; 4.249  ; 4.249  ; Rise       ; OSC_50                                       ;
;  LCD_DATA[6]   ; OSC_50                          ; 4.447  ; 4.447  ; Rise       ; OSC_50                                       ;
;  LCD_DATA[7]   ; OSC_50                          ; 4.744  ; 4.744  ; Rise       ; OSC_50                                       ;
; LCD_EN         ; OSC_50                          ; 4.571  ; 4.571  ; Rise       ; OSC_50                                       ;
; LCD_RS         ; OSC_50                          ; 4.408  ; 4.408  ; Rise       ; OSC_50                                       ;
; LED_GREEN[*]   ; OSC_50                          ; 3.801  ; 3.801  ; Rise       ; OSC_50                                       ;
;  LED_GREEN[0]  ; OSC_50                          ; 4.241  ; 4.241  ; Rise       ; OSC_50                                       ;
;  LED_GREEN[1]  ; OSC_50                          ; 4.628  ; 4.628  ; Rise       ; OSC_50                                       ;
;  LED_GREEN[2]  ; OSC_50                          ; 4.579  ; 4.579  ; Rise       ; OSC_50                                       ;
;  LED_GREEN[3]  ; OSC_50                          ; 4.339  ; 4.339  ; Rise       ; OSC_50                                       ;
;  LED_GREEN[4]  ; OSC_50                          ; 4.968  ; 4.968  ; Rise       ; OSC_50                                       ;
;  LED_GREEN[5]  ; OSC_50                          ; 4.590  ; 4.590  ; Rise       ; OSC_50                                       ;
;  LED_GREEN[6]  ; OSC_50                          ; 4.594  ; 4.594  ; Rise       ; OSC_50                                       ;
;  LED_GREEN[7]  ; OSC_50                          ; 4.311  ; 4.311  ; Rise       ; OSC_50                                       ;
;  LED_GREEN[8]  ; OSC_50                          ; 3.801  ; 3.801  ; Rise       ; OSC_50                                       ;
; LED_RED[*]     ; OSC_50                          ; 3.938  ; 3.938  ; Rise       ; OSC_50                                       ;
;  LED_RED[0]    ; OSC_50                          ; 4.521  ; 4.521  ; Rise       ; OSC_50                                       ;
;  LED_RED[1]    ; OSC_50                          ; 4.791  ; 4.791  ; Rise       ; OSC_50                                       ;
;  LED_RED[2]    ; OSC_50                          ; 4.766  ; 4.766  ; Rise       ; OSC_50                                       ;
;  LED_RED[3]    ; OSC_50                          ; 4.798  ; 4.798  ; Rise       ; OSC_50                                       ;
;  LED_RED[4]    ; OSC_50                          ; 4.515  ; 4.515  ; Rise       ; OSC_50                                       ;
;  LED_RED[5]    ; OSC_50                          ; 4.527  ; 4.527  ; Rise       ; OSC_50                                       ;
;  LED_RED[6]    ; OSC_50                          ; 4.531  ; 4.531  ; Rise       ; OSC_50                                       ;
;  LED_RED[7]    ; OSC_50                          ; 4.422  ; 4.422  ; Rise       ; OSC_50                                       ;
;  LED_RED[8]    ; OSC_50                          ; 4.021  ; 4.021  ; Rise       ; OSC_50                                       ;
;  LED_RED[9]    ; OSC_50                          ; 4.130  ; 4.130  ; Rise       ; OSC_50                                       ;
;  LED_RED[10]   ; OSC_50                          ; 4.035  ; 4.035  ; Rise       ; OSC_50                                       ;
;  LED_RED[11]   ; OSC_50                          ; 4.031  ; 4.031  ; Rise       ; OSC_50                                       ;
;  LED_RED[12]   ; OSC_50                          ; 4.040  ; 4.040  ; Rise       ; OSC_50                                       ;
;  LED_RED[13]   ; OSC_50                          ; 4.038  ; 4.038  ; Rise       ; OSC_50                                       ;
;  LED_RED[14]   ; OSC_50                          ; 3.951  ; 3.951  ; Rise       ; OSC_50                                       ;
;  LED_RED[15]   ; OSC_50                          ; 3.951  ; 3.951  ; Rise       ; OSC_50                                       ;
;  LED_RED[16]   ; OSC_50                          ; 3.938  ; 3.938  ; Rise       ; OSC_50                                       ;
;  LED_RED[17]   ; OSC_50                          ; 3.943  ; 3.943  ; Rise       ; OSC_50                                       ;
; SRAM_ADDR[*]   ; OSC_50                          ; 4.309  ; 4.309  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[0]  ; OSC_50                          ; 4.533  ; 4.533  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[1]  ; OSC_50                          ; 4.384  ; 4.384  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[2]  ; OSC_50                          ; 4.501  ; 4.501  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[3]  ; OSC_50                          ; 4.309  ; 4.309  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[4]  ; OSC_50                          ; 4.499  ; 4.499  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[5]  ; OSC_50                          ; 4.500  ; 4.500  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[6]  ; OSC_50                          ; 4.540  ; 4.540  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[7]  ; OSC_50                          ; 4.552  ; 4.552  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[8]  ; OSC_50                          ; 4.396  ; 4.396  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[9]  ; OSC_50                          ; 4.412  ; 4.412  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[10] ; OSC_50                          ; 4.407  ; 4.407  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[11] ; OSC_50                          ; 4.417  ; 4.417  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[12] ; OSC_50                          ; 4.404  ; 4.404  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[13] ; OSC_50                          ; 4.434  ; 4.434  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[14] ; OSC_50                          ; 4.495  ; 4.495  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[15] ; OSC_50                          ; 4.477  ; 4.477  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[16] ; OSC_50                          ; 4.529  ; 4.529  ; Rise       ; OSC_50                                       ;
;  SRAM_ADDR[17] ; OSC_50                          ; 4.526  ; 4.526  ; Rise       ; OSC_50                                       ;
; SRAM_DQ[*]     ; OSC_50                          ; 3.959  ; 3.959  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[0]    ; OSC_50                          ; 4.297  ; 4.297  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[1]    ; OSC_50                          ; 4.302  ; 4.302  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[2]    ; OSC_50                          ; 4.272  ; 4.272  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[3]    ; OSC_50                          ; 4.193  ; 4.193  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[4]    ; OSC_50                          ; 4.191  ; 4.191  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[5]    ; OSC_50                          ; 4.195  ; 4.195  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[6]    ; OSC_50                          ; 4.227  ; 4.227  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[7]    ; OSC_50                          ; 4.030  ; 4.030  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[8]    ; OSC_50                          ; 4.102  ; 4.102  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[9]    ; OSC_50                          ; 4.094  ; 4.094  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[10]   ; OSC_50                          ; 4.081  ; 4.081  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[11]   ; OSC_50                          ; 4.083  ; 4.083  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[12]   ; OSC_50                          ; 4.067  ; 4.067  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[13]   ; OSC_50                          ; 4.090  ; 4.090  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[14]   ; OSC_50                          ; 3.959  ; 3.959  ; Rise       ; OSC_50                                       ;
;  SRAM_DQ[15]   ; OSC_50                          ; 4.070  ; 4.070  ; Rise       ; OSC_50                                       ;
; SRAM_OE_N      ; OSC_50                          ; 4.237  ; 4.237  ; Rise       ; OSC_50                                       ;
; SRAM_WE_N      ; OSC_50                          ; 4.539  ; 4.539  ; Rise       ; OSC_50                                       ;
; TDO            ; TCK                             ; 4.963  ; 4.963  ; Rise       ; TCK                                          ;
; SRAM_ADDR[*]   ; OSC_27                          ; 3.512  ; 3.512  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[0]  ; OSC_27                          ; 3.869  ; 3.869  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[1]  ; OSC_27                          ; 3.521  ; 3.521  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[2]  ; OSC_27                          ; 4.078  ; 4.078  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[3]  ; OSC_27                          ; 3.824  ; 3.824  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[4]  ; OSC_27                          ; 3.844  ; 3.844  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[5]  ; OSC_27                          ; 4.120  ; 4.120  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[6]  ; OSC_27                          ; 4.618  ; 4.618  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[7]  ; OSC_27                          ; 4.519  ; 4.519  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[8]  ; OSC_27                          ; 3.798  ; 3.798  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[9]  ; OSC_27                          ; 3.757  ; 3.757  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[10] ; OSC_27                          ; 4.264  ; 4.264  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[11] ; OSC_27                          ; 3.869  ; 3.869  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[12] ; OSC_27                          ; 3.808  ; 3.808  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[13] ; OSC_27                          ; 3.734  ; 3.734  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[14] ; OSC_27                          ; 3.512  ; 3.512  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[15] ; OSC_27                          ; 3.663  ; 3.663  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[16] ; OSC_27                          ; 3.703  ; 3.703  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  SRAM_ADDR[17] ; OSC_27                          ; 3.681  ; 3.681  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_B[*]       ; OSC_27                          ; 2.517  ; 2.517  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[0]      ; OSC_27                          ; 3.069  ; 3.069  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[1]      ; OSC_27                          ; 3.072  ; 3.072  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[2]      ; OSC_27                          ; 2.838  ; 2.838  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[3]      ; OSC_27                          ; 2.879  ; 2.879  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[4]      ; OSC_27                          ; 2.517  ; 2.517  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[5]      ; OSC_27                          ; 2.869  ; 2.869  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[6]      ; OSC_27                          ; 2.893  ; 2.893  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[7]      ; OSC_27                          ; 2.877  ; 2.877  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[8]      ; OSC_27                          ; 2.911  ; 2.911  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_B[9]      ; OSC_27                          ; 2.877  ; 2.877  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_BLANK      ; OSC_27                          ; 3.132  ; 3.132  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_CLK        ; OSC_27                          ; 1.432  ;        ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_G[*]       ; OSC_27                          ; 2.832  ; 2.832  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[0]      ; OSC_27                          ; 3.130  ; 3.130  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[1]      ; OSC_27                          ; 3.005  ; 3.005  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[2]      ; OSC_27                          ; 2.958  ; 2.958  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[3]      ; OSC_27                          ; 2.984  ; 2.984  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[4]      ; OSC_27                          ; 2.963  ; 2.963  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[5]      ; OSC_27                          ; 2.832  ; 2.832  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[6]      ; OSC_27                          ; 2.957  ; 2.957  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[7]      ; OSC_27                          ; 3.106  ; 3.106  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[8]      ; OSC_27                          ; 3.038  ; 3.038  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_G[9]      ; OSC_27                          ; 3.117  ; 3.117  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_HS         ; OSC_27                          ; 3.147  ; 3.147  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_R[*]       ; OSC_27                          ; 2.767  ; 2.767  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[0]      ; OSC_27                          ; 3.125  ; 3.125  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[1]      ; OSC_27                          ; 2.767  ; 2.767  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[2]      ; OSC_27                          ; 3.303  ; 3.303  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[3]      ; OSC_27                          ; 3.257  ; 3.257  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[4]      ; OSC_27                          ; 3.165  ; 3.165  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[5]      ; OSC_27                          ; 2.914  ; 2.914  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[6]      ; OSC_27                          ; 3.476  ; 3.476  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[7]      ; OSC_27                          ; 3.299  ; 3.299  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[8]      ; OSC_27                          ; 3.313  ; 3.313  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
;  VGA_R[9]      ; OSC_27                          ; 3.138  ; 3.138  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_VS         ; OSC_27                          ; 2.932  ; 2.932  ; Rise       ; p1|altpll_component|pll|clk[0]               ;
; VGA_CLK        ; OSC_27                          ;        ; 1.432  ; Fall       ; p1|altpll_component|pll|clk[0]               ;
; AUD_XCK        ; OSC_27                          ; 1.463  ;        ; Rise       ; p1|altpll_component|pll|clk[1]               ;
; AUD_XCK        ; OSC_27                          ;        ; 1.463  ; Fall       ; p1|altpll_component|pll|clk[1]               ;
; DRAM_CLK       ; OSC_50                          ; -2.846 ;        ; Rise       ; u3|u1|sdram_pll1|altpll_component|pll|clk[2] ;
; DRAM_CLK       ; OSC_50                          ;        ; -2.846 ; Fall       ; u3|u1|sdram_pll1|altpll_component|pll|clk[2] ;
+----------------+---------------------------------+--------+--------+------------+----------------------------------------------+


+------------------------------------------------------------+
; Progagation Delay                                          ;
+------------+-------------+-------+--------+--------+-------+
; Input Port ; Output Port ; RR    ; RF     ; FR     ; FF    ;
+------------+-------------+-------+--------+--------+-------+
; DPDT_SW[0] ; AUD_DACDAT  ; 9.963 ; 10.360 ; 10.360 ; 9.963 ;
; DPDT_SW[1] ; AUD_DACDAT  ;       ; 10.160 ; 10.160 ;       ;
+------------+-------------+-------+--------+--------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; DPDT_SW[0] ; AUD_DACDAT  ; 5.093 ; 5.058 ; 5.058 ; 5.093 ;
; DPDT_SW[1] ; AUD_DACDAT  ;       ; 4.951 ; 4.951 ;       ;
+------------+-------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                               ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; AUDIO_DAC:u11|LRCK_1X           ; AUDIO_DAC:u11|LRCK_1X           ; 0        ; 0        ; 0        ; 57       ;
; AUDIO_DAC:u11|LRCK_4X           ; AUDIO_DAC:u11|LRCK_2X           ; 0        ; 0        ; 16       ; 0        ;
; AUDIO_DAC:u11|LRCK_4X           ; AUDIO_DAC:u11|LRCK_4X           ; 0        ; 16       ; 0        ; 610      ;
; OSC_50                          ; AUDIO_DAC:u11|LRCK_4X           ; 48       ; 0        ; 0        ; 0        ;
; AUDIO_DAC:u11|oAUD_BCK          ; AUDIO_DAC:u11|oAUD_BCK          ; 0        ; 0        ; 0        ; 10       ;
; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 803      ; 0        ; 0        ; 0        ;
; AUDIO_DAC:u11|LRCK_4X           ; OSC_50                          ; 0        ; 20       ; 0        ; 0        ;
; I2C_AV_Config:u10|mI2C_CTRL_CLK ; OSC_50                          ; 1        ; 1        ; 0        ; 0        ;
; OSC_50                          ; OSC_50                          ; 16309    ; 0        ; 0        ; 0        ;
; TCK                             ; OSC_50                          ; 3        ; 1        ; 0        ; 0        ;
; USB_JTAG:u1|mTCK                ; OSC_50                          ; 18       ; 0        ; 0        ; 0        ;
; OSC_50                          ; p1|altpll_component|pll|clk[0]  ; 31098    ; 0        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[0]  ; p1|altpll_component|pll|clk[0]  ; 18634    ; 0        ; 0        ; 0        ;
; AUDIO_DAC:u11|LRCK_1X           ; p1|altpll_component|pll|clk[1]  ; 1        ; 1        ; 0        ; 0        ;
; AUDIO_DAC:u11|LRCK_2X           ; p1|altpll_component|pll|clk[1]  ; 1        ; 1        ; 0        ; 0        ;
; AUDIO_DAC:u11|LRCK_4X           ; p1|altpll_component|pll|clk[1]  ; 1        ; 1        ; 0        ; 0        ;
; AUDIO_DAC:u11|oAUD_BCK          ; p1|altpll_component|pll|clk[1]  ; 1        ; 1        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[1]  ; p1|altpll_component|pll|clk[1]  ; 339      ; 0        ; 0        ; 0        ;
; OSC_50                          ; TCK                             ; 98       ; 0        ; 0        ; 0        ;
; TCK                             ; TCK                             ; 16       ; 0        ; 0        ; 0        ;
; USB_JTAG:u1|mTCK                ; USB_JTAG:u1|mTCK                ; 46       ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; AUDIO_DAC:u11|LRCK_1X           ; AUDIO_DAC:u11|LRCK_1X           ; 0        ; 0        ; 0        ; 57       ;
; AUDIO_DAC:u11|LRCK_4X           ; AUDIO_DAC:u11|LRCK_2X           ; 0        ; 0        ; 16       ; 0        ;
; AUDIO_DAC:u11|LRCK_4X           ; AUDIO_DAC:u11|LRCK_4X           ; 0        ; 16       ; 0        ; 610      ;
; OSC_50                          ; AUDIO_DAC:u11|LRCK_4X           ; 48       ; 0        ; 0        ; 0        ;
; AUDIO_DAC:u11|oAUD_BCK          ; AUDIO_DAC:u11|oAUD_BCK          ; 0        ; 0        ; 0        ; 10       ;
; I2C_AV_Config:u10|mI2C_CTRL_CLK ; I2C_AV_Config:u10|mI2C_CTRL_CLK ; 803      ; 0        ; 0        ; 0        ;
; AUDIO_DAC:u11|LRCK_4X           ; OSC_50                          ; 0        ; 20       ; 0        ; 0        ;
; I2C_AV_Config:u10|mI2C_CTRL_CLK ; OSC_50                          ; 1        ; 1        ; 0        ; 0        ;
; OSC_50                          ; OSC_50                          ; 16309    ; 0        ; 0        ; 0        ;
; TCK                             ; OSC_50                          ; 3        ; 1        ; 0        ; 0        ;
; USB_JTAG:u1|mTCK                ; OSC_50                          ; 18       ; 0        ; 0        ; 0        ;
; OSC_50                          ; p1|altpll_component|pll|clk[0]  ; 31098    ; 0        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[0]  ; p1|altpll_component|pll|clk[0]  ; 18634    ; 0        ; 0        ; 0        ;
; AUDIO_DAC:u11|LRCK_1X           ; p1|altpll_component|pll|clk[1]  ; 1        ; 1        ; 0        ; 0        ;
; AUDIO_DAC:u11|LRCK_2X           ; p1|altpll_component|pll|clk[1]  ; 1        ; 1        ; 0        ; 0        ;
; AUDIO_DAC:u11|LRCK_4X           ; p1|altpll_component|pll|clk[1]  ; 1        ; 1        ; 0        ; 0        ;
; AUDIO_DAC:u11|oAUD_BCK          ; p1|altpll_component|pll|clk[1]  ; 1        ; 1        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[1]  ; p1|altpll_component|pll|clk[1]  ; 339      ; 0        ; 0        ; 0        ;
; OSC_50                          ; TCK                             ; 98       ; 0        ; 0        ; 0        ;
; TCK                             ; TCK                             ; 16       ; 0        ; 0        ; 0        ;
; USB_JTAG:u1|mTCK                ; USB_JTAG:u1|mTCK                ; 46       ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 48    ; 48   ;
; Unconstrained Input Port Paths  ; 1100  ; 1100 ;
; Unconstrained Output Ports      ; 240   ; 240  ;
; Unconstrained Output Port Paths ; 1281  ; 1281 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 178 05/31/2012 SJ Full Version
    Info: Processing started: Tue Apr 28 00:37:32 2015
Info: Command: quartus_sta DE2_USB_API -c DE2_USB_API
Info: qsta_default_script.tcl version: #4
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Critical Warning (138069): Setting INCREMENTAL_COMPILATION to "OFF" is no longer supported. Assignment is ignored. To disable partitions, set the IGNORE_PARTITIONS global assignment to "ON" instead.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DE2_USB_API.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 37.037 -waveform {0.000 18.518} -name OSC_27 OSC_27
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name OSC_50 OSC_50
    Info (332110): create_generated_clock -source {u3|u1|sdram_pll1|altpll_component|pll|inclk[0]} -phase -54.00 -duty_cycle 50.00 -name {u3|u1|sdram_pll1|altpll_component|pll|clk[2]} {u3|u1|sdram_pll1|altpll_component|pll|clk[2]}
    Info (332110): create_generated_clock -source {p1|altpll_component|pll|inclk[0]} -divide_by 15 -multiply_by 14 -duty_cycle 50.00 -name {p1|altpll_component|pll|clk[0]} {p1|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {p1|altpll_component|pll|inclk[0]} -divide_by 3 -multiply_by 2 -duty_cycle 50.00 -name {p1|altpll_component|pll|clk[1]} {p1|altpll_component|pll|clk[1]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name USB_JTAG:u1|mTCK USB_JTAG:u1|mTCK
    Info (332105): create_clock -period 1.000 -name TCK TCK
    Info (332105): create_clock -period 1.000 -name I2C_AV_Config:u10|mI2C_CTRL_CLK I2C_AV_Config:u10|mI2C_CTRL_CLK
    Info (332105): create_clock -period 1.000 -name AUDIO_DAC:u11|LRCK_1X AUDIO_DAC:u11|LRCK_1X
    Info (332105): create_clock -period 1.000 -name AUDIO_DAC:u11|LRCK_4X AUDIO_DAC:u11|LRCK_4X
    Info (332105): create_clock -period 1.000 -name AUDIO_DAC:u11|LRCK_2X AUDIO_DAC:u11|LRCK_2X
    Info (332105): create_clock -period 1.000 -name AUDIO_DAC:u11|oAUD_BCK AUDIO_DAC:u11|oAUD_BCK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -10.356
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -10.356      -297.017 p1|altpll_component|pll|clk[0] 
    Info (332119):    -2.713       -72.666 AUDIO_DAC:u11|LRCK_4X 
    Info (332119):    -2.504       -94.977 I2C_AV_Config:u10|mI2C_CTRL_CLK 
    Info (332119):    -1.656        -5.137 TCK 
    Info (332119):    -1.138        -6.828 AUDIO_DAC:u11|LRCK_1X 
    Info (332119):    -1.065        -8.140 OSC_50 
    Info (332119):    -0.973        -8.554 USB_JTAG:u1|mTCK 
    Info (332119):    -0.781       -10.103 AUDIO_DAC:u11|LRCK_2X 
    Info (332119):    -0.265        -0.318 AUDIO_DAC:u11|oAUD_BCK 
    Info (332119):    -0.127        -0.460 p1|altpll_component|pll|clk[1] 
Info (332146): Worst-case hold slack is -2.533
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.533        -2.533 OSC_50 
    Info (332119):    -0.127        -0.440 p1|altpll_component|pll|clk[1] 
    Info (332119):     0.130         0.000 TCK 
    Info (332119):     0.391         0.000 AUDIO_DAC:u11|oAUD_BCK 
    Info (332119):     0.391         0.000 I2C_AV_Config:u10|mI2C_CTRL_CLK 
    Info (332119):     0.391         0.000 USB_JTAG:u1|mTCK 
    Info (332119):     0.391         0.000 p1|altpll_component|pll|clk[0] 
    Info (332119):     0.525         0.000 AUDIO_DAC:u11|LRCK_4X 
    Info (332119):     0.828         0.000 AUDIO_DAC:u11|LRCK_1X 
    Info (332119):     1.208         0.000 AUDIO_DAC:u11|LRCK_2X 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222        -6.222 TCK 
    Info (332119):    -0.500       -56.000 I2C_AV_Config:u10|mI2C_CTRL_CLK 
    Info (332119):    -0.500       -36.000 AUDIO_DAC:u11|LRCK_4X 
    Info (332119):    -0.500       -19.000 USB_JTAG:u1|mTCK 
    Info (332119):    -0.500       -16.000 AUDIO_DAC:u11|LRCK_2X 
    Info (332119):    -0.500        -6.000 AUDIO_DAC:u11|LRCK_1X 
    Info (332119):    -0.500        -4.000 AUDIO_DAC:u11|oAUD_BCK 
    Info (332119):     9.000         0.000 OSC_50 
    Info (332119):    17.714         0.000 p1|altpll_component|pll|clk[0] 
    Info (332119):    18.518         0.000 OSC_27 
    Info (332119):    26.777         0.000 p1|altpll_component|pll|clk[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.183
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.183      -148.024 p1|altpll_component|pll|clk[0] 
    Info (332119):    -0.713       -18.919 AUDIO_DAC:u11|LRCK_4X 
    Info (332119):    -0.520       -16.427 I2C_AV_Config:u10|mI2C_CTRL_CLK 
    Info (332119):    -0.183        -0.692 p1|altpll_component|pll|clk[1] 
    Info (332119):    -0.125        -0.192 TCK 
    Info (332119):    -0.123        -0.951 AUDIO_DAC:u11|LRCK_2X 
    Info (332119):    -0.017        -0.102 AUDIO_DAC:u11|LRCK_1X 
    Info (332119):    -0.006        -0.006 OSC_50 
    Info (332119):    -0.001        -0.008 USB_JTAG:u1|mTCK 
    Info (332119):     0.419         0.000 AUDIO_DAC:u11|oAUD_BCK 
Info (332146): Worst-case hold slack is -1.578
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.578        -1.578 OSC_50 
    Info (332119):     0.043         0.000 TCK 
    Info (332119):     0.044         0.000 p1|altpll_component|pll|clk[1] 
    Info (332119):     0.215         0.000 AUDIO_DAC:u11|oAUD_BCK 
    Info (332119):     0.215         0.000 I2C_AV_Config:u10|mI2C_CTRL_CLK 
    Info (332119):     0.215         0.000 USB_JTAG:u1|mTCK 
    Info (332119):     0.215         0.000 p1|altpll_component|pll|clk[0] 
    Info (332119):     0.240         0.000 AUDIO_DAC:u11|LRCK_4X 
    Info (332119):     0.373         0.000 AUDIO_DAC:u11|LRCK_1X 
    Info (332119):     0.825         0.000 AUDIO_DAC:u11|LRCK_2X 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222        -6.222 TCK 
    Info (332119):    -0.500       -56.000 I2C_AV_Config:u10|mI2C_CTRL_CLK 
    Info (332119):    -0.500       -36.000 AUDIO_DAC:u11|LRCK_4X 
    Info (332119):    -0.500       -19.000 USB_JTAG:u1|mTCK 
    Info (332119):    -0.500       -16.000 AUDIO_DAC:u11|LRCK_2X 
    Info (332119):    -0.500        -6.000 AUDIO_DAC:u11|LRCK_1X 
    Info (332119):    -0.500        -4.000 AUDIO_DAC:u11|oAUD_BCK 
    Info (332119):     9.000         0.000 OSC_50 
    Info (332119):    17.714         0.000 p1|altpll_component|pll|clk[0] 
    Info (332119):    18.518         0.000 OSC_27 
    Info (332119):    26.777         0.000 p1|altpll_component|pll|clk[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 474 megabytes
    Info: Processing ended: Tue Apr 28 00:37:35 2015
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


