TimeQuest Timing Analyzer report for vga_with_hw_test_image
Fri Dec 11 14:26:09 2015
Quartus II 64-Bit Version 14.0.0 Build 200 06/17/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Slow 1200mV 85C Model Metastability Report
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'clk'
 28. Slow 1200mV 0C Model Hold: 'clk'
 29. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Slow 1200mV 0C Model Metastability Report
 35. Fast 1200mV 0C Model Setup Summary
 36. Fast 1200mV 0C Model Hold Summary
 37. Fast 1200mV 0C Model Recovery Summary
 38. Fast 1200mV 0C Model Removal Summary
 39. Fast 1200mV 0C Model Minimum Pulse Width Summary
 40. Fast 1200mV 0C Model Setup: 'clk'
 41. Fast 1200mV 0C Model Hold: 'clk'
 42. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Propagation Delay
 46. Minimum Propagation Delay
 47. Fast 1200mV 0C Model Metastability Report
 48. Multicorner Timing Analysis Summary
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Propagation Delay
 52. Minimum Propagation Delay
 53. Board Trace Model Assignments
 54. Input Transition Times
 55. Signal Integrity Metrics (Slow 1200mv 0c Model)
 56. Signal Integrity Metrics (Slow 1200mv 85c Model)
 57. Signal Integrity Metrics (Fast 1200mv 0c Model)
 58. Setup Transfers
 59. Hold Transfers
 60. Report TCCS
 61. Report RSKM
 62. Unconstrained Paths
 63. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 14.0.0 Build 200 06/17/2014 SJ Web Edition ;
; Revision Name      ; vga_with_hw_test_image                             ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29C7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------+
; SDC File List                                                      ;
+--------------------------------+--------+--------------------------+
; SDC File Path                  ; Status ; Read at                  ;
+--------------------------------+--------+--------------------------+
; vga_with_hw_test_image.out.sdc ; OK     ; Fri Dec 11 14:26:01 2015 ;
+--------------------------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 100.38 MHz ; 100.38 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; 10.038 ; 0.000              ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.402 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 9.707 ; 0.000                             ;
+-------+-------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                            ;
+--------+---------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 10.038 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.107     ; 9.853      ;
; 10.038 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.107     ; 9.853      ;
; 10.038 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.107     ; 9.853      ;
; 10.038 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.107     ; 9.853      ;
; 10.039 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.107     ; 9.852      ;
; 10.039 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.107     ; 9.852      ;
; 10.039 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.107     ; 9.852      ;
; 10.039 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.107     ; 9.852      ;
; 10.067 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.108     ; 9.823      ;
; 10.067 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.108     ; 9.823      ;
; 10.067 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.108     ; 9.823      ;
; 10.067 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.108     ; 9.823      ;
; 10.067 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.108     ; 9.823      ;
; 10.068 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.108     ; 9.822      ;
; 10.068 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.108     ; 9.822      ;
; 10.068 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.108     ; 9.822      ;
; 10.068 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.108     ; 9.822      ;
; 10.068 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.108     ; 9.822      ;
; 10.193 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.107     ; 9.698      ;
; 10.193 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.107     ; 9.698      ;
; 10.193 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.107     ; 9.698      ;
; 10.193 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.107     ; 9.698      ;
; 10.197 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.107     ; 9.694      ;
; 10.197 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.107     ; 9.694      ;
; 10.197 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.107     ; 9.694      ;
; 10.197 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.107     ; 9.694      ;
; 10.222 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.108     ; 9.668      ;
; 10.222 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.108     ; 9.668      ;
; 10.222 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.108     ; 9.668      ;
; 10.222 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.108     ; 9.668      ;
; 10.222 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.108     ; 9.668      ;
; 10.226 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.108     ; 9.664      ;
; 10.226 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.108     ; 9.664      ;
; 10.226 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.108     ; 9.664      ;
; 10.226 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.108     ; 9.664      ;
; 10.226 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.108     ; 9.664      ;
; 10.316 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.107     ; 9.575      ;
; 10.316 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.107     ; 9.575      ;
; 10.316 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.107     ; 9.575      ;
; 10.316 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.107     ; 9.575      ;
; 10.330 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.107     ; 9.561      ;
; 10.330 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.107     ; 9.561      ;
; 10.330 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.107     ; 9.561      ;
; 10.330 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.107     ; 9.561      ;
; 10.345 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.108     ; 9.545      ;
; 10.345 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.108     ; 9.545      ;
; 10.345 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.108     ; 9.545      ;
; 10.345 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.108     ; 9.545      ;
; 10.345 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.108     ; 9.545      ;
; 10.359 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.108     ; 9.531      ;
; 10.359 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.108     ; 9.531      ;
; 10.359 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.108     ; 9.531      ;
; 10.359 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.108     ; 9.531      ;
; 10.359 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.108     ; 9.531      ;
; 10.509 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.107     ; 9.382      ;
; 10.509 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.107     ; 9.382      ;
; 10.509 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.107     ; 9.382      ;
; 10.509 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.107     ; 9.382      ;
; 10.530 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.073     ; 9.395      ;
; 10.530 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.073     ; 9.395      ;
; 10.530 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.073     ; 9.395      ;
; 10.531 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.073     ; 9.394      ;
; 10.531 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.073     ; 9.394      ;
; 10.531 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.073     ; 9.394      ;
; 10.538 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.108     ; 9.352      ;
; 10.538 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.108     ; 9.352      ;
; 10.538 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.108     ; 9.352      ;
; 10.538 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.108     ; 9.352      ;
; 10.538 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.108     ; 9.352      ;
; 10.628 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.107     ; 9.263      ;
; 10.628 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.107     ; 9.263      ;
; 10.628 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.107     ; 9.263      ;
; 10.628 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.107     ; 9.263      ;
; 10.657 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.108     ; 9.233      ;
; 10.657 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.108     ; 9.233      ;
; 10.657 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.108     ; 9.233      ;
; 10.657 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.108     ; 9.233      ;
; 10.657 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.108     ; 9.233      ;
; 10.685 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.073     ; 9.240      ;
; 10.685 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.073     ; 9.240      ;
; 10.685 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.073     ; 9.240      ;
; 10.689 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.073     ; 9.236      ;
; 10.689 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.073     ; 9.236      ;
; 10.689 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.073     ; 9.236      ;
; 10.808 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.073     ; 9.117      ;
; 10.808 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.073     ; 9.117      ;
; 10.808 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.073     ; 9.117      ;
; 10.822 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.073     ; 9.103      ;
; 10.822 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.073     ; 9.103      ;
; 10.822 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.073     ; 9.103      ;
; 10.945 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.107     ; 8.946      ;
; 10.945 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.107     ; 8.946      ;
; 10.945 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.107     ; 8.946      ;
; 10.945 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.107     ; 8.946      ;
; 10.974 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.108     ; 8.916      ;
; 10.974 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.108     ; 8.916      ;
; 10.974 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.108     ; 8.916      ;
; 10.974 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.108     ; 8.916      ;
; 10.974 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.108     ; 8.916      ;
; 11.001 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.073     ; 8.924      ;
+--------+---------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                 ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.407 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.674      ;
; 0.407 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[11] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.674      ;
; 0.519 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[11] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.786      ;
; 0.520 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.787      ;
; 0.520 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.787      ;
; 0.521 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.788      ;
; 0.521 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.788      ;
; 0.522 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.789      ;
; 0.525 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.792      ;
; 0.525 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.792      ;
; 0.526 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 0.793      ;
; 0.708 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.975      ;
; 0.790 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.790 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.934 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.201      ;
; 0.935 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.202      ;
; 0.937 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.204      ;
; 1.120 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.387      ;
; 1.121 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.388      ;
; 1.123 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.390      ;
; 1.124 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.391      ;
; 1.125 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.392      ;
; 1.129 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.396      ;
; 1.130 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.397      ;
; 1.131 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.398      ;
; 1.191 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.458      ;
; 1.192 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.459      ;
; 1.194 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.461      ;
; 1.224 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.491      ;
; 1.224 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.491      ;
; 1.225 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.492      ;
; 1.228 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.495      ;
; 1.228 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.495      ;
; 1.229 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.496      ;
; 1.229 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.496      ;
; 1.230 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.497      ;
; 1.231 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[11] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.498      ;
; 1.248 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.515      ;
; 1.248 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.515      ;
; 1.410 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.085      ; 1.681      ;
; 1.492 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.759      ;
; 1.492 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.759      ;
; 1.493 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.760      ;
; 1.494 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.761      ;
; 1.496 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.763      ;
; 1.496 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.763      ;
; 1.497 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.764      ;
; 1.498 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.765      ;
; 1.499 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[11] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.766      ;
; 1.504 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.771      ;
; 1.505 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.772      ;
; 1.507 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.774      ;
; 1.524 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[9]   ; clk          ; clk         ; 0.000        ; 0.084      ; 1.794      ;
; 1.525 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[5]   ; clk          ; clk         ; 0.000        ; 0.088      ; 1.799      ;
; 1.549 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.816      ;
; 1.557 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.824      ;
; 1.559 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.826      ;
; 1.559 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.826      ;
; 1.559 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.826      ;
; 1.561 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.828      ;
; 1.572 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.087      ; 1.845      ;
; 1.576 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[1]      ; clk          ; clk         ; 0.000        ; 0.098      ; 1.860      ;
; 1.588 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.855      ;
; 1.593 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[4]      ; clk          ; clk         ; 0.000        ; 0.098      ; 1.877      ;
; 1.597 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.864      ;
; 1.597 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.864      ;
; 1.599 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.866      ;
; 1.601 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.868      ;
; 1.620 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.887      ;
; 1.628 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.895      ;
; 1.629 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.896      ;
; 1.630 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[11]  ; clk          ; clk         ; 0.000        ; 0.085      ; 1.901      ;
; 1.631 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 1.898      ;
; 1.639 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.906      ;
; 1.653 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.920      ;
; 1.692 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.088      ; 1.966      ;
; 1.704 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.085      ; 1.975      ;
; 1.718 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[11]  ; clk          ; clk         ; 0.000        ; 0.085      ; 1.989      ;
; 1.726 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.993      ;
; 1.727 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.994      ;
; 1.743 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.010      ;
; 1.743 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.010      ;
; 1.745 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[10] ; clk          ; clk         ; 0.000        ; 0.081      ; 2.012      ;
; 1.769 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.036      ;
; 1.776 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.043      ;
; 1.781 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.048      ;
; 1.781 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|h_count[9]  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.048      ;
; 1.782 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.049      ;
; 1.785 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.081      ; 2.052      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                       ;
+-------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                  ;
+-------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------+
; 9.707 ; 9.895        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[6]                                             ;
; 9.707 ; 9.895        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[7]                                             ;
; 9.707 ; 9.895        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[8]                                             ;
; 9.707 ; 9.895        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[9]                                             ;
; 9.708 ; 9.896        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[0]                                             ;
; 9.708 ; 9.896        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[1]                                             ;
; 9.708 ; 9.896        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[2]                                             ;
; 9.708 ; 9.896        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[3]                                             ;
; 9.708 ; 9.896        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[4]                                             ;
; 9.709 ; 9.897        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|disp_ena                                           ;
; 9.709 ; 9.897        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[10]                                            ;
; 9.709 ; 9.897        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[31]                                            ;
; 9.709 ; 9.897        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[5]                                             ;
; 9.709 ; 9.897        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_sync                                             ;
; 9.710 ; 9.898        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[0]                                         ;
; 9.710 ; 9.898        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[10]                                        ;
; 9.710 ; 9.898        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[11]                                        ;
; 9.710 ; 9.898        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[1]                                         ;
; 9.710 ; 9.898        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[2]                                         ;
; 9.710 ; 9.898        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[3]                                         ;
; 9.710 ; 9.898        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[4]                                         ;
; 9.710 ; 9.898        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[5]                                         ;
; 9.710 ; 9.898        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[6]                                         ;
; 9.710 ; 9.898        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[7]                                         ;
; 9.710 ; 9.898        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[8]                                         ;
; 9.710 ; 9.898        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[9]                                         ;
; 9.711 ; 9.899        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[0]                                          ;
; 9.711 ; 9.899        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[10]                                         ;
; 9.711 ; 9.899        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[11]                                         ;
; 9.711 ; 9.899        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[1]                                          ;
; 9.711 ; 9.899        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[2]                                          ;
; 9.711 ; 9.899        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[31]                                         ;
; 9.711 ; 9.899        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[3]                                          ;
; 9.711 ; 9.899        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[4]                                          ;
; 9.711 ; 9.899        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[5]                                          ;
; 9.711 ; 9.899        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[6]                                          ;
; 9.711 ; 9.899        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[7]                                          ;
; 9.711 ; 9.899        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[8]                                          ;
; 9.711 ; 9.899        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[9]                                          ;
; 9.711 ; 9.899        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_sync                                             ;
; 9.711 ; 9.899        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[0]                                         ;
; 9.711 ; 9.899        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[10]                                        ;
; 9.711 ; 9.899        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[1]                                         ;
; 9.711 ; 9.899        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[2]                                         ;
; 9.711 ; 9.899        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[3]                                         ;
; 9.711 ; 9.899        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[4]                                         ;
; 9.711 ; 9.899        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[5]                                         ;
; 9.711 ; 9.899        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[6]                                         ;
; 9.711 ; 9.899        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[7]                                         ;
; 9.711 ; 9.899        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[8]                                         ;
; 9.711 ; 9.899        ; 0.188          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[9]                                         ;
; 9.818 ; 9.818        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk~input|o                                                             ;
; 9.820 ; 9.820        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0]                       ;
; 9.820 ; 9.820        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst2|altpll_component|auto_generated|pll1|observablevcoout             ;
; 9.841 ; 9.841        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst2|altpll_component|auto_generated|pll1|inclk[0]                     ;
; 9.854 ; 9.854        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst2|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 9.854 ; 9.854        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst2|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 9.860 ; 9.860        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|row[0]|clk                                                        ;
; 9.860 ; 9.860        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|row[1]|clk                                                        ;
; 9.860 ; 9.860        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|row[2]|clk                                                        ;
; 9.860 ; 9.860        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|row[3]|clk                                                        ;
; 9.860 ; 9.860        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|row[4]|clk                                                        ;
; 9.860 ; 9.860        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|row[6]|clk                                                        ;
; 9.860 ; 9.860        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|row[7]|clk                                                        ;
; 9.860 ; 9.860        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|row[8]|clk                                                        ;
; 9.860 ; 9.860        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|row[9]|clk                                                        ;
; 9.862 ; 9.862        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|disp_ena|clk                                                      ;
; 9.862 ; 9.862        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|row[10]|clk                                                       ;
; 9.862 ; 9.862        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|row[31]|clk                                                       ;
; 9.862 ; 9.862        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|row[5]|clk                                                        ;
; 9.862 ; 9.862        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|v_sync|clk                                                        ;
; 9.863 ; 9.863        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[10]|clk                                                    ;
; 9.863 ; 9.863        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[6]|clk                                                     ;
; 9.863 ; 9.863        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[7]|clk                                                     ;
; 9.863 ; 9.863        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[9]|clk                                                     ;
; 9.863 ; 9.863        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count[0]|clk                                                    ;
; 9.863 ; 9.863        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count[10]|clk                                                   ;
; 9.863 ; 9.863        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count[11]|clk                                                   ;
; 9.863 ; 9.863        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count[1]|clk                                                    ;
; 9.863 ; 9.863        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count[2]|clk                                                    ;
; 9.863 ; 9.863        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count[3]|clk                                                    ;
; 9.863 ; 9.863        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count[4]|clk                                                    ;
; 9.863 ; 9.863        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count[5]|clk                                                    ;
; 9.863 ; 9.863        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count[6]|clk                                                    ;
; 9.863 ; 9.863        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count[7]|clk                                                    ;
; 9.863 ; 9.863        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count[8]|clk                                                    ;
; 9.863 ; 9.863        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count[9]|clk                                                    ;
; 9.863 ; 9.863        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_sync|clk                                                        ;
; 9.863 ; 9.863        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|v_count[10]|clk                                                   ;
; 9.863 ; 9.863        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|v_count[1]|clk                                                    ;
; 9.863 ; 9.863        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|v_count[2]|clk                                                    ;
; 9.863 ; 9.863        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|v_count[3]|clk                                                    ;
; 9.863 ; 9.863        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|v_count[4]|clk                                                    ;
; 9.863 ; 9.863        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|v_count[8]|clk                                                    ;
; 9.863 ; 9.863        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|v_count[9]|clk                                                    ;
; 9.864 ; 9.864        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[0]|clk                                                     ;
; 9.864 ; 9.864        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[11]|clk                                                    ;
; 9.864 ; 9.864        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[1]|clk                                                     ;
; 9.864 ; 9.864        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[2]|clk                                                     ;
; 9.864 ; 9.864        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[31]|clk                                                    ;
+-------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; blue[*]   ; clk        ; 37.488 ; 37.452 ; Rise       ; clk             ;
;  blue[0]  ; clk        ; 15.663 ; 15.639 ; Rise       ; clk             ;
;  blue[1]  ; clk        ; 32.075 ; 31.749 ; Rise       ; clk             ;
;  blue[2]  ; clk        ; 37.488 ; 37.452 ; Rise       ; clk             ;
;  blue[3]  ; clk        ; 15.450 ; 15.457 ; Rise       ; clk             ;
;  blue[4]  ; clk        ; 15.450 ; 15.457 ; Rise       ; clk             ;
;  blue[5]  ; clk        ; 35.350 ; 35.150 ; Rise       ; clk             ;
;  blue[6]  ; clk        ; 37.468 ; 37.432 ; Rise       ; clk             ;
;  blue[7]  ; clk        ; 35.350 ; 35.150 ; Rise       ; clk             ;
; green[*]  ; clk        ; 32.709 ; 32.498 ; Rise       ; clk             ;
;  green[0] ; clk        ; 31.341 ; 30.972 ; Rise       ; clk             ;
;  green[1] ; clk        ; 30.988 ; 30.603 ; Rise       ; clk             ;
;  green[2] ; clk        ; 24.709 ; 24.523 ; Rise       ; clk             ;
;  green[3] ; clk        ; 30.978 ; 30.593 ; Rise       ; clk             ;
;  green[4] ; clk        ; 32.666 ; 32.458 ; Rise       ; clk             ;
;  green[5] ; clk        ; 32.676 ; 32.468 ; Rise       ; clk             ;
;  green[6] ; clk        ; 32.140 ; 32.188 ; Rise       ; clk             ;
;  green[7] ; clk        ; 32.709 ; 32.498 ; Rise       ; clk             ;
; h_sync    ; clk        ; 7.402  ; 7.291  ; Rise       ; clk             ;
; pixel_clk ; clk        ; 2.832  ; 2.855  ; Rise       ; clk             ;
; red[*]    ; clk        ; 39.429 ; 38.919 ; Rise       ; clk             ;
;  red[0]   ; clk        ; 23.410 ; 23.225 ; Rise       ; clk             ;
;  red[1]   ; clk        ; 16.279 ; 16.169 ; Rise       ; clk             ;
;  red[2]   ; clk        ; 33.213 ; 32.898 ; Rise       ; clk             ;
;  red[3]   ; clk        ; 16.274 ; 16.164 ; Rise       ; clk             ;
;  red[4]   ; clk        ; 15.673 ; 15.553 ; Rise       ; clk             ;
;  red[5]   ; clk        ; 16.296 ; 16.187 ; Rise       ; clk             ;
;  red[6]   ; clk        ; 37.987 ; 37.582 ; Rise       ; clk             ;
;  red[7]   ; clk        ; 39.429 ; 38.919 ; Rise       ; clk             ;
; v_sync    ; clk        ; 6.559  ; 6.427  ; Rise       ; clk             ;
; pixel_clk ; clk        ; 2.832  ; 2.855  ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; blue[*]   ; clk        ; 6.505  ; 6.516  ; Rise       ; clk             ;
;  blue[0]  ; clk        ; 6.709  ; 6.691  ; Rise       ; clk             ;
;  blue[1]  ; clk        ; 8.587  ; 8.376  ; Rise       ; clk             ;
;  blue[2]  ; clk        ; 9.657  ; 9.670  ; Rise       ; clk             ;
;  blue[3]  ; clk        ; 6.505  ; 6.516  ; Rise       ; clk             ;
;  blue[4]  ; clk        ; 6.505  ; 6.516  ; Rise       ; clk             ;
;  blue[5]  ; clk        ; 7.604  ; 7.461  ; Rise       ; clk             ;
;  blue[6]  ; clk        ; 9.637  ; 9.650  ; Rise       ; clk             ;
;  blue[7]  ; clk        ; 7.604  ; 7.461  ; Rise       ; clk             ;
; green[*]  ; clk        ; 6.859  ; 6.846  ; Rise       ; clk             ;
;  green[0] ; clk        ; 8.910  ; 8.782  ; Rise       ; clk             ;
;  green[1] ; clk        ; 8.571  ; 8.427  ; Rise       ; clk             ;
;  green[2] ; clk        ; 10.632 ; 10.448 ; Rise       ; clk             ;
;  green[3] ; clk        ; 8.561  ; 8.417  ; Rise       ; clk             ;
;  green[4] ; clk        ; 6.859  ; 6.846  ; Rise       ; clk             ;
;  green[5] ; clk        ; 6.869  ; 6.856  ; Rise       ; clk             ;
;  green[6] ; clk        ; 7.347  ; 7.308  ; Rise       ; clk             ;
;  green[7] ; clk        ; 6.900  ; 6.885  ; Rise       ; clk             ;
; h_sync    ; clk        ; 6.663  ; 6.552  ; Rise       ; clk             ;
; pixel_clk ; clk        ; 2.288  ; 2.312  ; Rise       ; clk             ;
; red[*]    ; clk        ; 6.531  ; 6.525  ; Rise       ; clk             ;
;  red[0]   ; clk        ; 9.667  ; 9.557  ; Rise       ; clk             ;
;  red[1]   ; clk        ; 7.114  ; 7.117  ; Rise       ; clk             ;
;  red[2]   ; clk        ; 8.268  ; 8.087  ; Rise       ; clk             ;
;  red[3]   ; clk        ; 7.108  ; 7.112  ; Rise       ; clk             ;
;  red[4]   ; clk        ; 6.531  ; 6.525  ; Rise       ; clk             ;
;  red[5]   ; clk        ; 7.130  ; 7.135  ; Rise       ; clk             ;
;  red[6]   ; clk        ; 7.329  ; 7.306  ; Rise       ; clk             ;
;  red[7]   ; clk        ; 8.714  ; 8.592  ; Rise       ; clk             ;
; v_sync    ; clk        ; 5.856  ; 5.725  ; Rise       ; clk             ;
; pixel_clk ; clk        ; 2.288  ; 2.312  ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; playerTurn ; green[0]    ; 31.483 ;        ;        ; 31.835 ;
; playerTurn ; green[1]    ; 31.130 ;        ;        ; 31.466 ;
; playerTurn ; green[3]    ; 31.120 ;        ;        ; 31.456 ;
; playerTurn ; green[4]    ; 32.489 ;        ;        ; 33.050 ;
; playerTurn ; green[5]    ; 32.499 ;        ;        ; 33.060 ;
; playerTurn ; green[7]    ; 32.532 ;        ;        ; 33.090 ;
; playerTurn ; pin_name3   ; 8.736  ;        ;        ; 9.196  ;
; playerTurn ; red[2]      ; 25.734 ; 31.998 ; 32.982 ; 25.904 ;
; playerTurn ; red[6]      ;        ; 13.063 ; 13.688 ;        ;
; playerTurn ; red[7]      ; 14.497 ;        ;        ; 14.969 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; playerTurn ; green[0]    ; 14.567 ;        ;        ; 15.005 ;
; playerTurn ; green[1]    ; 14.228 ;        ;        ; 14.650 ;
; playerTurn ; green[3]    ; 14.218 ;        ;        ; 14.640 ;
; playerTurn ; green[4]    ; 12.590 ;        ;        ; 13.114 ;
; playerTurn ; green[5]    ; 12.600 ;        ;        ; 13.124 ;
; playerTurn ; green[7]    ; 12.631 ;        ;        ; 13.153 ;
; playerTurn ; pin_name3   ; 8.434  ;        ;        ; 8.875  ;
; playerTurn ; red[2]      ; 24.598 ; 13.229 ; 14.025 ; 24.776 ;
; playerTurn ; red[6]      ;        ; 12.581 ; 13.189 ;        ;
; playerTurn ; red[7]      ; 13.962 ;        ;        ; 14.415 ;
+------------+-------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 108.65 MHz ; 108.65 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 10.796 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.354 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.689 ; 0.000                            ;
+-------+-------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                             ;
+--------+---------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 10.796 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.095     ; 9.108      ;
; 10.796 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.095     ; 9.108      ;
; 10.796 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.095     ; 9.108      ;
; 10.796 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.095     ; 9.108      ;
; 10.797 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.095     ; 9.107      ;
; 10.797 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.095     ; 9.107      ;
; 10.797 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.095     ; 9.107      ;
; 10.797 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.095     ; 9.107      ;
; 10.823 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.096     ; 9.080      ;
; 10.823 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.096     ; 9.080      ;
; 10.823 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.096     ; 9.080      ;
; 10.823 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.096     ; 9.080      ;
; 10.823 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.096     ; 9.080      ;
; 10.824 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.096     ; 9.079      ;
; 10.824 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.096     ; 9.079      ;
; 10.824 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.096     ; 9.079      ;
; 10.824 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.096     ; 9.079      ;
; 10.824 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.096     ; 9.079      ;
; 10.930 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.095     ; 8.974      ;
; 10.930 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.095     ; 8.974      ;
; 10.930 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.095     ; 8.974      ;
; 10.930 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.095     ; 8.974      ;
; 10.957 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.096     ; 8.946      ;
; 10.957 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.096     ; 8.946      ;
; 10.957 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.096     ; 8.946      ;
; 10.957 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.096     ; 8.946      ;
; 10.957 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.096     ; 8.946      ;
; 10.965 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.095     ; 8.939      ;
; 10.965 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.095     ; 8.939      ;
; 10.965 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.095     ; 8.939      ;
; 10.965 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.095     ; 8.939      ;
; 10.992 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.096     ; 8.911      ;
; 10.992 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.096     ; 8.911      ;
; 10.992 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.096     ; 8.911      ;
; 10.992 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.096     ; 8.911      ;
; 10.992 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.096     ; 8.911      ;
; 11.042 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.095     ; 8.862      ;
; 11.042 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.095     ; 8.862      ;
; 11.042 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.095     ; 8.862      ;
; 11.042 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.095     ; 8.862      ;
; 11.069 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.096     ; 8.834      ;
; 11.069 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.096     ; 8.834      ;
; 11.069 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.096     ; 8.834      ;
; 11.069 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.096     ; 8.834      ;
; 11.069 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.096     ; 8.834      ;
; 11.080 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.095     ; 8.824      ;
; 11.080 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.095     ; 8.824      ;
; 11.080 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.095     ; 8.824      ;
; 11.080 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.095     ; 8.824      ;
; 11.107 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.096     ; 8.796      ;
; 11.107 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.096     ; 8.796      ;
; 11.107 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.096     ; 8.796      ;
; 11.107 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.096     ; 8.796      ;
; 11.107 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.096     ; 8.796      ;
; 11.232 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.095     ; 8.672      ;
; 11.232 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.095     ; 8.672      ;
; 11.232 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.095     ; 8.672      ;
; 11.232 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.095     ; 8.672      ;
; 11.239 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.062     ; 8.698      ;
; 11.239 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.062     ; 8.698      ;
; 11.239 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.062     ; 8.698      ;
; 11.240 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.062     ; 8.697      ;
; 11.240 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.062     ; 8.697      ;
; 11.240 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.062     ; 8.697      ;
; 11.259 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.096     ; 8.644      ;
; 11.259 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.096     ; 8.644      ;
; 11.259 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.096     ; 8.644      ;
; 11.259 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.096     ; 8.644      ;
; 11.259 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.096     ; 8.644      ;
; 11.344 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.095     ; 8.560      ;
; 11.344 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.095     ; 8.560      ;
; 11.344 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.095     ; 8.560      ;
; 11.344 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.095     ; 8.560      ;
; 11.371 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.096     ; 8.532      ;
; 11.371 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.096     ; 8.532      ;
; 11.371 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.096     ; 8.532      ;
; 11.371 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.096     ; 8.532      ;
; 11.371 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.096     ; 8.532      ;
; 11.373 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.062     ; 8.564      ;
; 11.373 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.062     ; 8.564      ;
; 11.373 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.062     ; 8.564      ;
; 11.408 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.062     ; 8.529      ;
; 11.408 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.062     ; 8.529      ;
; 11.408 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.062     ; 8.529      ;
; 11.485 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.062     ; 8.452      ;
; 11.485 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.062     ; 8.452      ;
; 11.485 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.062     ; 8.452      ;
; 11.523 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.062     ; 8.414      ;
; 11.523 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.062     ; 8.414      ;
; 11.523 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.062     ; 8.414      ;
; 11.648 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.095     ; 8.256      ;
; 11.648 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.095     ; 8.256      ;
; 11.648 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.095     ; 8.256      ;
; 11.648 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.095     ; 8.256      ;
; 11.675 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.096     ; 8.228      ;
; 11.675 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.096     ; 8.228      ;
; 11.675 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.096     ; 8.228      ;
; 11.675 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.096     ; 8.228      ;
; 11.675 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.096     ; 8.228      ;
; 11.675 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.062     ; 8.262      ;
+--------+---------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                  ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.354 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[10] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.365 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.608      ;
; 0.365 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[11] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.608      ;
; 0.471 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[11] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.714      ;
; 0.472 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.715      ;
; 0.473 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.716      ;
; 0.473 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.716      ;
; 0.473 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.716      ;
; 0.474 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.717      ;
; 0.477 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.720      ;
; 0.478 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.721      ;
; 0.478 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.721      ;
; 0.644 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.887      ;
; 0.717 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.960      ;
; 0.717 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 0.960      ;
; 0.838 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.081      ;
; 0.839 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.082      ;
; 0.841 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.084      ;
; 1.027 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.270      ;
; 1.028 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.271      ;
; 1.029 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.272      ;
; 1.031 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.274      ;
; 1.031 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.274      ;
; 1.035 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.278      ;
; 1.036 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.279      ;
; 1.036 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.279      ;
; 1.070 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.313      ;
; 1.071 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.314      ;
; 1.073 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.316      ;
; 1.107 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.350      ;
; 1.108 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.351      ;
; 1.108 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.351      ;
; 1.112 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.355      ;
; 1.112 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.355      ;
; 1.114 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.357      ;
; 1.114 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.357      ;
; 1.115 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.358      ;
; 1.116 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[11] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.359      ;
; 1.149 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.392      ;
; 1.149 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.392      ;
; 1.282 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.530      ;
; 1.339 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.582      ;
; 1.340 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.583      ;
; 1.340 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.583      ;
; 1.344 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.587      ;
; 1.344 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.587      ;
; 1.346 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.589      ;
; 1.346 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.589      ;
; 1.347 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.590      ;
; 1.348 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[11] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.591      ;
; 1.349 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.592      ;
; 1.350 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.593      ;
; 1.352 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.595      ;
; 1.382 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[9]   ; clk          ; clk         ; 0.000        ; 0.075      ; 1.628      ;
; 1.384 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[5]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.635      ;
; 1.400 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.643      ;
; 1.400 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.643      ;
; 1.402 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[10] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.645      ;
; 1.405 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.648      ;
; 1.419 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[1]      ; clk          ; clk         ; 0.000        ; 0.086      ; 1.676      ;
; 1.421 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.664      ;
; 1.422 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.665      ;
; 1.423 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.079      ; 1.673      ;
; 1.432 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[4]      ; clk          ; clk         ; 0.000        ; 0.086      ; 1.689      ;
; 1.434 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.678      ;
; 1.434 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.678      ;
; 1.436 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[10] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.680      ;
; 1.455 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.698      ;
; 1.462 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.705      ;
; 1.463 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.706      ;
; 1.464 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[11]  ; clk          ; clk         ; 0.000        ; 0.076      ; 1.711      ;
; 1.465 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.708      ;
; 1.470 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.713      ;
; 1.470 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.713      ;
; 1.480 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.723      ;
; 1.487 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.730      ;
; 1.532 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[3]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.783      ;
; 1.544 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.786      ;
; 1.544 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.786      ;
; 1.544 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.077      ; 1.792      ;
; 1.553 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[11]  ; clk          ; clk         ; 0.000        ; 0.076      ; 1.800      ;
; 1.568 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.812      ;
; 1.568 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.812      ;
; 1.570 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[10] ; clk          ; clk         ; 0.000        ; 0.073      ; 1.814      ;
; 1.605 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.073      ; 1.849      ;
; 1.609 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.852      ;
; 1.613 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.856      ;
; 1.614 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.857      ;
; 1.616 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.072      ; 1.859      ;
; 1.618 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.861      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                        ;
+-------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                  ;
+-------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------+
; 9.689 ; 9.875        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[0]                                             ;
; 9.689 ; 9.875        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[1]                                             ;
; 9.689 ; 9.875        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[2]                                             ;
; 9.689 ; 9.875        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[3]                                             ;
; 9.689 ; 9.875        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[4]                                             ;
; 9.689 ; 9.875        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[6]                                             ;
; 9.689 ; 9.875        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[7]                                             ;
; 9.689 ; 9.875        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[8]                                             ;
; 9.689 ; 9.875        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[9]                                             ;
; 9.691 ; 9.877        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[6]                                          ;
; 9.691 ; 9.877        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[7]                                          ;
; 9.691 ; 9.877        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[8]                                          ;
; 9.691 ; 9.877        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[0]                                         ;
; 9.691 ; 9.877        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[10]                                        ;
; 9.691 ; 9.877        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[11]                                        ;
; 9.691 ; 9.877        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[1]                                         ;
; 9.691 ; 9.877        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[2]                                         ;
; 9.691 ; 9.877        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[3]                                         ;
; 9.691 ; 9.877        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[4]                                         ;
; 9.691 ; 9.877        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[5]                                         ;
; 9.691 ; 9.877        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[6]                                         ;
; 9.691 ; 9.877        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[7]                                         ;
; 9.691 ; 9.877        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[8]                                         ;
; 9.691 ; 9.877        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[9]                                         ;
; 9.692 ; 9.878        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[0]                                          ;
; 9.692 ; 9.878        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[10]                                         ;
; 9.692 ; 9.878        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[11]                                         ;
; 9.692 ; 9.878        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[1]                                          ;
; 9.692 ; 9.878        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[2]                                          ;
; 9.692 ; 9.878        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[31]                                         ;
; 9.692 ; 9.878        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[3]                                          ;
; 9.692 ; 9.878        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[4]                                          ;
; 9.692 ; 9.878        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[5]                                          ;
; 9.692 ; 9.878        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[9]                                          ;
; 9.692 ; 9.878        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|disp_ena                                           ;
; 9.692 ; 9.878        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_sync                                             ;
; 9.692 ; 9.878        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[10]                                            ;
; 9.692 ; 9.878        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[31]                                            ;
; 9.692 ; 9.878        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[5]                                             ;
; 9.692 ; 9.878        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[0]                                         ;
; 9.692 ; 9.878        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[10]                                        ;
; 9.692 ; 9.878        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[1]                                         ;
; 9.692 ; 9.878        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[2]                                         ;
; 9.692 ; 9.878        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[3]                                         ;
; 9.692 ; 9.878        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[4]                                         ;
; 9.692 ; 9.878        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[5]                                         ;
; 9.692 ; 9.878        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[6]                                         ;
; 9.692 ; 9.878        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[7]                                         ;
; 9.692 ; 9.878        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[8]                                         ;
; 9.692 ; 9.878        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[9]                                         ;
; 9.692 ; 9.878        ; 0.186          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_sync                                             ;
; 9.803 ; 9.803        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0]                       ;
; 9.803 ; 9.803        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst2|altpll_component|auto_generated|pll1|observablevcoout             ;
; 9.828 ; 9.828        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; clk~input|o                                                             ;
; 9.831 ; 9.831        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst2|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 9.831 ; 9.831        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst2|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 9.837 ; 9.837        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|row[0]|clk                                                        ;
; 9.837 ; 9.837        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|row[1]|clk                                                        ;
; 9.837 ; 9.837        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|row[2]|clk                                                        ;
; 9.837 ; 9.837        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|row[3]|clk                                                        ;
; 9.837 ; 9.837        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|row[4]|clk                                                        ;
; 9.837 ; 9.837        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|row[6]|clk                                                        ;
; 9.837 ; 9.837        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|row[7]|clk                                                        ;
; 9.837 ; 9.837        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|row[8]|clk                                                        ;
; 9.837 ; 9.837        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|row[9]|clk                                                        ;
; 9.839 ; 9.839        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[6]|clk                                                     ;
; 9.839 ; 9.839        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[7]|clk                                                     ;
; 9.839 ; 9.839        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[8]|clk                                                     ;
; 9.839 ; 9.839        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count[0]|clk                                                    ;
; 9.839 ; 9.839        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count[10]|clk                                                   ;
; 9.839 ; 9.839        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count[11]|clk                                                   ;
; 9.839 ; 9.839        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count[1]|clk                                                    ;
; 9.839 ; 9.839        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count[2]|clk                                                    ;
; 9.839 ; 9.839        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count[3]|clk                                                    ;
; 9.839 ; 9.839        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count[4]|clk                                                    ;
; 9.839 ; 9.839        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count[5]|clk                                                    ;
; 9.839 ; 9.839        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count[6]|clk                                                    ;
; 9.839 ; 9.839        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count[7]|clk                                                    ;
; 9.839 ; 9.839        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count[8]|clk                                                    ;
; 9.839 ; 9.839        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count[9]|clk                                                    ;
; 9.840 ; 9.840        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[0]|clk                                                     ;
; 9.840 ; 9.840        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[10]|clk                                                    ;
; 9.840 ; 9.840        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[11]|clk                                                    ;
; 9.840 ; 9.840        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[1]|clk                                                     ;
; 9.840 ; 9.840        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[2]|clk                                                     ;
; 9.840 ; 9.840        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[31]|clk                                                    ;
; 9.840 ; 9.840        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[3]|clk                                                     ;
; 9.840 ; 9.840        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[4]|clk                                                     ;
; 9.840 ; 9.840        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[5]|clk                                                     ;
; 9.840 ; 9.840        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[9]|clk                                                     ;
; 9.840 ; 9.840        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|disp_ena|clk                                                      ;
; 9.840 ; 9.840        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_sync|clk                                                        ;
; 9.840 ; 9.840        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|row[10]|clk                                                       ;
; 9.840 ; 9.840        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|row[31]|clk                                                       ;
; 9.840 ; 9.840        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|row[5]|clk                                                        ;
; 9.840 ; 9.840        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|v_count[0]|clk                                                    ;
; 9.840 ; 9.840        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|v_count[10]|clk                                                   ;
; 9.840 ; 9.840        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|v_count[1]|clk                                                    ;
; 9.840 ; 9.840        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|v_count[2]|clk                                                    ;
; 9.840 ; 9.840        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|v_count[3]|clk                                                    ;
+-------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; blue[*]   ; clk        ; 34.733 ; 33.838 ; Rise       ; clk             ;
;  blue[0]  ; clk        ; 14.557 ; 14.125 ; Rise       ; clk             ;
;  blue[1]  ; clk        ; 29.792 ; 28.685 ; Rise       ; clk             ;
;  blue[2]  ; clk        ; 34.733 ; 33.838 ; Rise       ; clk             ;
;  blue[3]  ; clk        ; 14.358 ; 13.963 ; Rise       ; clk             ;
;  blue[4]  ; clk        ; 14.358 ; 13.963 ; Rise       ; clk             ;
;  blue[5]  ; clk        ; 32.724 ; 31.786 ; Rise       ; clk             ;
;  blue[6]  ; clk        ; 34.713 ; 33.818 ; Rise       ; clk             ;
;  blue[7]  ; clk        ; 32.724 ; 31.786 ; Rise       ; clk             ;
; green[*]  ; clk        ; 30.325 ; 29.286 ; Rise       ; clk             ;
;  green[0] ; clk        ; 29.073 ; 28.000 ; Rise       ; clk             ;
;  green[1] ; clk        ; 28.738 ; 27.668 ; Rise       ; clk             ;
;  green[2] ; clk        ; 22.678 ; 22.206 ; Rise       ; clk             ;
;  green[3] ; clk        ; 28.728 ; 27.658 ; Rise       ; clk             ;
;  green[4] ; clk        ; 30.290 ; 29.249 ; Rise       ; clk             ;
;  green[5] ; clk        ; 30.300 ; 29.259 ; Rise       ; clk             ;
;  green[6] ; clk        ; 29.811 ; 29.118 ; Rise       ; clk             ;
;  green[7] ; clk        ; 30.325 ; 29.286 ; Rise       ; clk             ;
; h_sync    ; clk        ; 6.902  ; 6.637  ; Rise       ; clk             ;
; pixel_clk ; clk        ; 2.642  ; 2.678  ; Rise       ; clk             ;
; red[*]    ; clk        ; 36.629 ; 35.036 ; Rise       ; clk             ;
;  red[0]   ; clk        ; 21.618 ; 21.297 ; Rise       ; clk             ;
;  red[1]   ; clk        ; 14.821 ; 14.904 ; Rise       ; clk             ;
;  red[2]   ; clk        ; 30.803 ; 29.732 ; Rise       ; clk             ;
;  red[3]   ; clk        ; 14.815 ; 14.899 ; Rise       ; clk             ;
;  red[4]   ; clk        ; 14.252 ; 14.352 ; Rise       ; clk             ;
;  red[5]   ; clk        ; 14.838 ; 14.923 ; Rise       ; clk             ;
;  red[6]   ; clk        ; 35.290 ; 33.832 ; Rise       ; clk             ;
;  red[7]   ; clk        ; 36.629 ; 35.036 ; Rise       ; clk             ;
; v_sync    ; clk        ; 6.112  ; 5.880  ; Rise       ; clk             ;
; pixel_clk ; clk        ; 2.642  ; 2.678  ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; blue[*]   ; clk        ; 6.073 ; 5.921 ; Rise       ; clk             ;
;  blue[0]  ; clk        ; 6.265 ; 6.077 ; Rise       ; clk             ;
;  blue[1]  ; clk        ; 7.966 ; 7.689 ; Rise       ; clk             ;
;  blue[2]  ; clk        ; 9.021 ; 8.767 ; Rise       ; clk             ;
;  blue[3]  ; clk        ; 6.073 ; 5.921 ; Rise       ; clk             ;
;  blue[4]  ; clk        ; 6.073 ; 5.921 ; Rise       ; clk             ;
;  blue[5]  ; clk        ; 7.093 ; 6.796 ; Rise       ; clk             ;
;  blue[6]  ; clk        ; 9.001 ; 8.747 ; Rise       ; clk             ;
;  blue[7]  ; clk        ; 7.093 ; 6.796 ; Rise       ; clk             ;
; green[*]  ; clk        ; 6.410 ; 6.220 ; Rise       ; clk             ;
;  green[0] ; clk        ; 8.337 ; 7.980 ; Rise       ; clk             ;
;  green[1] ; clk        ; 8.015 ; 7.661 ; Rise       ; clk             ;
;  green[2] ; clk        ; 9.955 ; 9.518 ; Rise       ; clk             ;
;  green[3] ; clk        ; 8.005 ; 7.651 ; Rise       ; clk             ;
;  green[4] ; clk        ; 6.410 ; 6.220 ; Rise       ; clk             ;
;  green[5] ; clk        ; 6.420 ; 6.230 ; Rise       ; clk             ;
;  green[6] ; clk        ; 6.789 ; 6.707 ; Rise       ; clk             ;
;  green[7] ; clk        ; 6.444 ; 6.255 ; Rise       ; clk             ;
; h_sync    ; clk        ; 6.221 ; 5.963 ; Rise       ; clk             ;
; pixel_clk ; clk        ; 2.142 ; 2.180 ; Rise       ; clk             ;
; red[*]    ; clk        ; 6.109 ; 5.929 ; Rise       ; clk             ;
;  red[0]   ; clk        ; 9.017 ; 8.710 ; Rise       ; clk             ;
;  red[1]   ; clk        ; 6.655 ; 6.459 ; Rise       ; clk             ;
;  red[2]   ; clk        ; 7.751 ; 7.350 ; Rise       ; clk             ;
;  red[3]   ; clk        ; 6.650 ; 6.455 ; Rise       ; clk             ;
;  red[4]   ; clk        ; 6.109 ; 5.929 ; Rise       ; clk             ;
;  red[5]   ; clk        ; 6.672 ; 6.478 ; Rise       ; clk             ;
;  red[6]   ; clk        ; 6.866 ; 6.626 ; Rise       ; clk             ;
;  red[7]   ; clk        ; 8.151 ; 7.783 ; Rise       ; clk             ;
; v_sync    ; clk        ; 5.464 ; 5.238 ; Rise       ; clk             ;
; pixel_clk ; clk        ; 2.142 ; 2.180 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; playerTurn ; green[0]    ; 29.101 ;        ;        ; 28.454 ;
; playerTurn ; green[1]    ; 28.766 ;        ;        ; 28.122 ;
; playerTurn ; green[3]    ; 28.756 ;        ;        ; 28.112 ;
; playerTurn ; green[4]    ; 30.045 ;        ;        ; 29.513 ;
; playerTurn ; green[5]    ; 30.055 ;        ;        ; 29.523 ;
; playerTurn ; green[7]    ; 30.080 ;        ;        ; 29.550 ;
; playerTurn ; pin_name3   ; 7.880  ;        ;        ; 8.169  ;
; playerTurn ; red[2]      ; 23.733 ; 28.727 ; 30.365 ; 23.153 ;
; playerTurn ; red[6]      ;        ; 11.789 ; 12.328 ;        ;
; playerTurn ; red[7]      ; 13.278 ;        ;        ; 13.324 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; playerTurn ; green[0]    ; 13.330 ;        ;        ; 13.373 ;
; playerTurn ; green[1]    ; 13.008 ;        ;        ; 13.054 ;
; playerTurn ; green[3]    ; 12.998 ;        ;        ; 13.044 ;
; playerTurn ; green[4]    ; 11.484 ;        ;        ; 11.648 ;
; playerTurn ; green[5]    ; 11.494 ;        ;        ; 11.658 ;
; playerTurn ; green[7]    ; 11.518 ;        ;        ; 11.683 ;
; playerTurn ; pin_name3   ; 7.594  ;        ;        ; 7.869  ;
; playerTurn ; red[2]      ; 22.688 ; 11.917 ; 12.677 ; 22.120 ;
; playerTurn ; red[6]      ;        ; 11.341 ; 11.865 ;        ;
; playerTurn ; red[7]      ; 12.772 ;        ;        ; 12.816 ;
+------------+-------------+--------+--------+--------+--------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 15.003 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.181 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.227 ; 0.000                            ;
+-------+-------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                             ;
+--------+---------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 15.003 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.928      ;
; 15.003 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.928      ;
; 15.003 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.928      ;
; 15.003 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.928      ;
; 15.005 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.926      ;
; 15.005 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.926      ;
; 15.005 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.926      ;
; 15.005 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.926      ;
; 15.018 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.913      ;
; 15.018 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.913      ;
; 15.018 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.913      ;
; 15.018 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.913      ;
; 15.018 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.913      ;
; 15.020 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.911      ;
; 15.020 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.911      ;
; 15.020 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.911      ;
; 15.020 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.911      ;
; 15.020 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.911      ;
; 15.070 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.861      ;
; 15.070 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.861      ;
; 15.070 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.861      ;
; 15.070 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.861      ;
; 15.072 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.859      ;
; 15.072 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.859      ;
; 15.072 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.859      ;
; 15.072 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.859      ;
; 15.085 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.846      ;
; 15.085 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.846      ;
; 15.085 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.846      ;
; 15.085 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.846      ;
; 15.085 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.846      ;
; 15.087 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.844      ;
; 15.087 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.844      ;
; 15.087 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.844      ;
; 15.087 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.844      ;
; 15.087 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.844      ;
; 15.132 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.799      ;
; 15.132 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.799      ;
; 15.132 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.799      ;
; 15.132 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.799      ;
; 15.133 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.798      ;
; 15.133 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.798      ;
; 15.133 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.798      ;
; 15.133 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.798      ;
; 15.147 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.784      ;
; 15.147 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.784      ;
; 15.147 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.784      ;
; 15.147 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.784      ;
; 15.147 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.784      ;
; 15.148 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.783      ;
; 15.148 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.783      ;
; 15.148 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.783      ;
; 15.148 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.783      ;
; 15.148 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.783      ;
; 15.218 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.713      ;
; 15.218 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.713      ;
; 15.218 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.713      ;
; 15.218 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.713      ;
; 15.233 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.698      ;
; 15.233 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.698      ;
; 15.233 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.698      ;
; 15.233 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.698      ;
; 15.233 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.698      ;
; 15.262 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.034     ; 4.691      ;
; 15.262 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.034     ; 4.691      ;
; 15.262 ; vga_controller:inst1|h_count[2] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.691      ;
; 15.264 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.034     ; 4.689      ;
; 15.264 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.034     ; 4.689      ;
; 15.264 ; vga_controller:inst1|h_count[3] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.689      ;
; 15.277 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.654      ;
; 15.277 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.654      ;
; 15.277 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.654      ;
; 15.277 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.654      ;
; 15.292 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.639      ;
; 15.292 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.639      ;
; 15.292 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.639      ;
; 15.292 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.639      ;
; 15.292 ; vga_controller:inst1|h_count[6] ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.639      ;
; 15.329 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.034     ; 4.624      ;
; 15.329 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.034     ; 4.624      ;
; 15.329 ; vga_controller:inst1|h_count[8] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.624      ;
; 15.331 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.034     ; 4.622      ;
; 15.331 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.034     ; 4.622      ;
; 15.331 ; vga_controller:inst1|h_count[4] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.622      ;
; 15.391 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.034     ; 4.562      ;
; 15.391 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.034     ; 4.562      ;
; 15.391 ; vga_controller:inst1|h_count[1] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.562      ;
; 15.392 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.034     ; 4.561      ;
; 15.392 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[10] ; clk          ; clk         ; 20.000       ; -0.034     ; 4.561      ;
; 15.392 ; vga_controller:inst1|h_count[7] ; vga_controller:inst1|row[5]  ; clk          ; clk         ; 20.000       ; -0.034     ; 4.561      ;
; 15.458 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[9]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.473      ;
; 15.458 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[6]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.473      ;
; 15.458 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[8]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.473      ;
; 15.458 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[7]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.473      ;
; 15.473 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[0]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.458      ;
; 15.473 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[4]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.458      ;
; 15.473 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[3]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.458      ;
; 15.473 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[2]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.458      ;
; 15.473 ; vga_controller:inst1|h_count[0] ; vga_controller:inst1|row[1]  ; clk          ; clk         ; 20.000       ; -0.056     ; 4.458      ;
; 15.477 ; vga_controller:inst1|h_count[5] ; vga_controller:inst1|row[31] ; clk          ; clk         ; 20.000       ; -0.034     ; 4.476      ;
+--------+---------------------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                  ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.181 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[0]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; vga_controller:inst1|v_count[10] ; vga_controller:inst1|v_count[10] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; vga_controller:inst1|v_count[2]  ; vga_controller:inst1|v_count[2]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; vga_controller:inst1|v_count[3]  ; vga_controller:inst1|v_count[3]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.188 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.314      ;
; 0.188 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[11] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.314      ;
; 0.245 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[11] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.371      ;
; 0.246 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.372      ;
; 0.246 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.372      ;
; 0.246 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.372      ;
; 0.246 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.372      ;
; 0.247 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.373      ;
; 0.250 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.376      ;
; 0.251 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.377      ;
; 0.251 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[9]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.377      ;
; 0.326 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.452      ;
; 0.371 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.497      ;
; 0.371 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.497      ;
; 0.447 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.573      ;
; 0.448 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.574      ;
; 0.452 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.578      ;
; 0.507 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.633      ;
; 0.509 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.635      ;
; 0.510 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.636      ;
; 0.512 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.638      ;
; 0.513 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.639      ;
; 0.518 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.644      ;
; 0.519 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.645      ;
; 0.519 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[9]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.645      ;
; 0.565 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.691      ;
; 0.566 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.692      ;
; 0.567 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.693      ;
; 0.567 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.693      ;
; 0.570 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.696      ;
; 0.576 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.702      ;
; 0.576 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.702      ;
; 0.576 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[9]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.702      ;
; 0.578 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.704      ;
; 0.579 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.705      ;
; 0.580 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.706      ;
; 0.581 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.707      ;
; 0.581 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.707      ;
; 0.582 ; vga_controller:inst1|h_count[9]  ; vga_controller:inst1|h_count[11] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.708      ;
; 0.638 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.046      ; 0.768      ;
; 0.681 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[0]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.807      ;
; 0.687 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.813      ;
; 0.704 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.830      ;
; 0.704 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.830      ;
; 0.707 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.833      ;
; 0.710 ; vga_controller:inst1|h_count[1]  ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.836      ;
; 0.713 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.839      ;
; 0.713 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.839      ;
; 0.713 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[9]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.839      ;
; 0.715 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.841      ;
; 0.716 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.842      ;
; 0.717 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.843      ;
; 0.718 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[6]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.844      ;
; 0.718 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[5]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.844      ;
; 0.719 ; vga_controller:inst1|h_count[3]  ; vga_controller:inst1|h_count[3]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.845      ;
; 0.719 ; vga_controller:inst1|h_count[4]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.845      ;
; 0.719 ; vga_controller:inst1|h_count[0]  ; vga_controller:inst1|h_count[11] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.845      ;
; 0.720 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.846      ;
; 0.725 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.851      ;
; 0.725 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.851      ;
; 0.726 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[10] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.852      ;
; 0.731 ; vga_controller:inst1|h_count[2]  ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.857      ;
; 0.732 ; vga_controller:inst1|v_count[1]  ; vga_controller:inst1|row[1]      ; clk          ; clk         ; 0.000        ; 0.053      ; 0.869      ;
; 0.733 ; vga_controller:inst1|v_count[4]  ; vga_controller:inst1|row[4]      ; clk          ; clk         ; 0.000        ; 0.053      ; 0.870      ;
; 0.736 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[11]  ; clk          ; clk         ; 0.000        ; 0.045      ; 0.865      ;
; 0.745 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.871      ;
; 0.745 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[9]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.871      ;
; 0.746 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[9]   ; clk          ; clk         ; 0.000        ; 0.044      ; 0.874      ;
; 0.746 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[10] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.872      ;
; 0.750 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[5]   ; clk          ; clk         ; 0.000        ; 0.049      ; 0.883      ;
; 0.756 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[6]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.882      ;
; 0.756 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[7]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.882      ;
; 0.759 ; vga_controller:inst1|h_count[5]  ; vga_controller:inst1|h_count[10] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.885      ;
; 0.766 ; vga_controller:inst1|v_count[5]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.892      ;
; 0.775 ; vga_controller:inst1|h_count[10] ; vga_controller:inst1|column[8]   ; clk          ; clk         ; 0.000        ; 0.048      ; 0.907      ;
; 0.804 ; vga_controller:inst1|v_count[7]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.930      ;
; 0.807 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[5]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.933      ;
; 0.807 ; vga_controller:inst1|v_count[8]  ; vga_controller:inst1|v_count[7]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.933      ;
; 0.811 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[1]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.937      ;
; 0.816 ; vga_controller:inst1|h_count[8]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.942      ;
; 0.818 ; vga_controller:inst1|v_count[6]  ; vga_controller:inst1|v_count[8]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.944      ;
; 0.822 ; vga_controller:inst1|h_count[11] ; vga_controller:inst1|column[10]  ; clk          ; clk         ; 0.000        ; 0.046      ; 0.952      ;
; 0.828 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|h_count[2]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.954      ;
; 0.828 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|h_count[4]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.954      ;
; 0.828 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|h_count[9]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.954      ;
; 0.830 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|h_count[8]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.956      ;
; 0.831 ; vga_controller:inst1|h_count[6]  ; vga_controller:inst1|h_count[1]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.957      ;
; 0.831 ; vga_controller:inst1|v_count[9]  ; vga_controller:inst1|v_count[10] ; clk          ; clk         ; 0.000        ; 0.042      ; 0.957      ;
; 0.831 ; vga_controller:inst1|v_count[0]  ; vga_controller:inst1|v_count[4]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.957      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                            ;
+-------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                      ;
+-------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------+
; 9.227 ; 9.411        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[6]                              ;
; 9.227 ; 9.411        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[7]                              ;
; 9.227 ; 9.411        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[9]                              ;
; 9.227 ; 9.411        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[0]                                 ;
; 9.227 ; 9.411        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[1]                                 ;
; 9.227 ; 9.411        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[2]                                 ;
; 9.227 ; 9.411        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[3]                                 ;
; 9.227 ; 9.411        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[4]                                 ;
; 9.228 ; 9.412        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[0]                              ;
; 9.228 ; 9.412        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[10]                             ;
; 9.228 ; 9.412        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[11]                             ;
; 9.228 ; 9.412        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[1]                              ;
; 9.228 ; 9.412        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[2]                              ;
; 9.228 ; 9.412        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[31]                             ;
; 9.228 ; 9.412        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[3]                              ;
; 9.228 ; 9.412        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[4]                              ;
; 9.228 ; 9.412        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[5]                              ;
; 9.228 ; 9.412        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|column[8]                              ;
; 9.228 ; 9.412        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[0]                             ;
; 9.228 ; 9.412        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[10]                            ;
; 9.228 ; 9.412        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[11]                            ;
; 9.228 ; 9.412        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[1]                             ;
; 9.228 ; 9.412        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[2]                             ;
; 9.228 ; 9.412        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[3]                             ;
; 9.228 ; 9.412        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[4]                             ;
; 9.228 ; 9.412        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[5]                             ;
; 9.228 ; 9.412        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[6]                             ;
; 9.228 ; 9.412        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[7]                             ;
; 9.228 ; 9.412        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[8]                             ;
; 9.228 ; 9.412        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_count[9]                             ;
; 9.228 ; 9.412        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|h_sync                                 ;
; 9.228 ; 9.412        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[6]                                 ;
; 9.228 ; 9.412        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[7]                                 ;
; 9.228 ; 9.412        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[8]                                 ;
; 9.228 ; 9.412        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[9]                                 ;
; 9.228 ; 9.412        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[0]                             ;
; 9.228 ; 9.412        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[10]                            ;
; 9.228 ; 9.412        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[1]                             ;
; 9.228 ; 9.412        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[2]                             ;
; 9.228 ; 9.412        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[3]                             ;
; 9.228 ; 9.412        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[4]                             ;
; 9.228 ; 9.412        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[5]                             ;
; 9.228 ; 9.412        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[6]                             ;
; 9.228 ; 9.412        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[7]                             ;
; 9.228 ; 9.412        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[8]                             ;
; 9.228 ; 9.412        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_count[9]                             ;
; 9.229 ; 9.413        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|disp_ena                               ;
; 9.229 ; 9.413        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[10]                                ;
; 9.229 ; 9.413        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[31]                                ;
; 9.229 ; 9.413        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|row[5]                                 ;
; 9.229 ; 9.413        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; vga_controller:inst1|v_sync                                 ;
; 9.405 ; 9.405        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst2|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.405 ; 9.405        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst2|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.407 ; 9.407        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[6]|clk                                         ;
; 9.407 ; 9.407        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[7]|clk                                         ;
; 9.407 ; 9.407        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[9]|clk                                         ;
; 9.407 ; 9.407        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|row[0]|clk                                            ;
; 9.407 ; 9.407        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|row[1]|clk                                            ;
; 9.407 ; 9.407        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|row[2]|clk                                            ;
; 9.407 ; 9.407        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|row[3]|clk                                            ;
; 9.407 ; 9.407        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|row[4]|clk                                            ;
; 9.408 ; 9.408        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[0]|clk                                         ;
; 9.408 ; 9.408        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[10]|clk                                        ;
; 9.408 ; 9.408        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[11]|clk                                        ;
; 9.408 ; 9.408        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[1]|clk                                         ;
; 9.408 ; 9.408        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[2]|clk                                         ;
; 9.408 ; 9.408        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[31]|clk                                        ;
; 9.408 ; 9.408        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[3]|clk                                         ;
; 9.408 ; 9.408        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[4]|clk                                         ;
; 9.408 ; 9.408        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[5]|clk                                         ;
; 9.408 ; 9.408        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|column[8]|clk                                         ;
; 9.408 ; 9.408        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count[0]|clk                                        ;
; 9.408 ; 9.408        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count[10]|clk                                       ;
; 9.408 ; 9.408        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count[11]|clk                                       ;
; 9.408 ; 9.408        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count[1]|clk                                        ;
; 9.408 ; 9.408        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count[2]|clk                                        ;
; 9.408 ; 9.408        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count[3]|clk                                        ;
; 9.408 ; 9.408        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count[4]|clk                                        ;
; 9.408 ; 9.408        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count[5]|clk                                        ;
; 9.408 ; 9.408        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count[6]|clk                                        ;
; 9.408 ; 9.408        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count[7]|clk                                        ;
; 9.408 ; 9.408        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count[8]|clk                                        ;
; 9.408 ; 9.408        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_count[9]|clk                                        ;
; 9.408 ; 9.408        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|h_sync|clk                                            ;
; 9.408 ; 9.408        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|row[6]|clk                                            ;
; 9.408 ; 9.408        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|row[7]|clk                                            ;
; 9.408 ; 9.408        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|row[8]|clk                                            ;
; 9.408 ; 9.408        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|row[9]|clk                                            ;
; 9.408 ; 9.408        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|v_count[0]|clk                                        ;
; 9.408 ; 9.408        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|v_count[10]|clk                                       ;
; 9.408 ; 9.408        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|v_count[1]|clk                                        ;
; 9.408 ; 9.408        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|v_count[2]|clk                                        ;
; 9.408 ; 9.408        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|v_count[3]|clk                                        ;
; 9.408 ; 9.408        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|v_count[4]|clk                                        ;
; 9.408 ; 9.408        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|v_count[5]|clk                                        ;
; 9.408 ; 9.408        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|v_count[6]|clk                                        ;
; 9.408 ; 9.408        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|v_count[7]|clk                                        ;
; 9.408 ; 9.408        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|v_count[8]|clk                                        ;
; 9.408 ; 9.408        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|v_count[9]|clk                                        ;
; 9.409 ; 9.409        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; inst1|disp_ena|clk                                          ;
+-------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; blue[*]   ; clk        ; 18.266 ; 19.634 ; Rise       ; clk             ;
;  blue[0]  ; clk        ; 7.670  ; 8.330  ; Rise       ; clk             ;
;  blue[1]  ; clk        ; 15.473 ; 16.462 ; Rise       ; clk             ;
;  blue[2]  ; clk        ; 18.266 ; 19.634 ; Rise       ; clk             ;
;  blue[3]  ; clk        ; 7.572  ; 8.229  ; Rise       ; clk             ;
;  blue[4]  ; clk        ; 7.572  ; 8.229  ; Rise       ; clk             ;
;  blue[5]  ; clk        ; 17.185 ; 18.356 ; Rise       ; clk             ;
;  blue[6]  ; clk        ; 18.246 ; 19.614 ; Rise       ; clk             ;
;  blue[7]  ; clk        ; 17.185 ; 18.356 ; Rise       ; clk             ;
; green[*]  ; clk        ; 15.637 ; 16.819 ; Rise       ; clk             ;
;  green[0] ; clk        ; 15.129 ; 16.288 ; Rise       ; clk             ;
;  green[1] ; clk        ; 14.946 ; 16.086 ; Rise       ; clk             ;
;  green[2] ; clk        ; 12.626 ; 12.917 ; Rise       ; clk             ;
;  green[3] ; clk        ; 14.936 ; 16.076 ; Rise       ; clk             ;
;  green[4] ; clk        ; 15.626 ; 16.803 ; Rise       ; clk             ;
;  green[5] ; clk        ; 15.636 ; 16.813 ; Rise       ; clk             ;
;  green[6] ; clk        ; 15.498 ; 16.559 ; Rise       ; clk             ;
;  green[7] ; clk        ; 15.637 ; 16.819 ; Rise       ; clk             ;
; h_sync    ; clk        ; 3.743  ; 3.973  ; Rise       ; clk             ;
; pixel_clk ; clk        ; 1.514  ; 2.077  ; Rise       ; clk             ;
; red[*]    ; clk        ; 18.918 ; 20.502 ; Rise       ; clk             ;
;  red[0]   ; clk        ; 12.016 ; 12.211 ; Rise       ; clk             ;
;  red[1]   ; clk        ; 8.504  ; 8.072  ; Rise       ; clk             ;
;  red[2]   ; clk        ; 16.100 ; 17.050 ; Rise       ; clk             ;
;  red[3]   ; clk        ; 8.498  ; 8.067  ; Rise       ; clk             ;
;  red[4]   ; clk        ; 8.197  ; 7.725  ; Rise       ; clk             ;
;  red[5]   ; clk        ; 8.521  ; 8.087  ; Rise       ; clk             ;
;  red[6]   ; clk        ; 18.231 ; 19.741 ; Rise       ; clk             ;
;  red[7]   ; clk        ; 18.918 ; 20.502 ; Rise       ; clk             ;
; v_sync    ; clk        ; 3.377  ; 3.526  ; Rise       ; clk             ;
; pixel_clk ; clk        ; 1.514  ; 2.077  ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; blue[*]   ; clk        ; 3.279 ; 3.517 ; Rise       ; clk             ;
;  blue[0]  ; clk        ; 3.373 ; 3.615 ; Rise       ; clk             ;
;  blue[1]  ; clk        ; 4.400 ; 4.442 ; Rise       ; clk             ;
;  blue[2]  ; clk        ; 4.880 ; 5.319 ; Rise       ; clk             ;
;  blue[3]  ; clk        ; 3.279 ; 3.517 ; Rise       ; clk             ;
;  blue[4]  ; clk        ; 3.279 ; 3.517 ; Rise       ; clk             ;
;  blue[5]  ; clk        ; 3.843 ; 4.092 ; Rise       ; clk             ;
;  blue[6]  ; clk        ; 4.860 ; 5.299 ; Rise       ; clk             ;
;  blue[7]  ; clk        ; 3.843 ; 4.092 ; Rise       ; clk             ;
; green[*]  ; clk        ; 3.462 ; 3.707 ; Rise       ; clk             ;
;  green[0] ; clk        ; 4.455 ; 4.805 ; Rise       ; clk             ;
;  green[1] ; clk        ; 4.279 ; 4.610 ; Rise       ; clk             ;
;  green[2] ; clk        ; 5.253 ; 5.526 ; Rise       ; clk             ;
;  green[3] ; clk        ; 4.269 ; 4.600 ; Rise       ; clk             ;
;  green[4] ; clk        ; 3.462 ; 3.707 ; Rise       ; clk             ;
;  green[5] ; clk        ; 3.472 ; 3.717 ; Rise       ; clk             ;
;  green[6] ; clk        ; 3.756 ; 3.778 ; Rise       ; clk             ;
;  green[7] ; clk        ; 3.473 ; 3.723 ; Rise       ; clk             ;
; h_sync    ; clk        ; 3.361 ; 3.579 ; Rise       ; clk             ;
; pixel_clk ; clk        ; 1.229 ; 1.788 ; Rise       ; clk             ;
; red[*]    ; clk        ; 3.274 ; 3.508 ; Rise       ; clk             ;
;  red[0]   ; clk        ; 4.786 ; 5.031 ; Rise       ; clk             ;
;  red[1]   ; clk        ; 3.569 ; 3.841 ; Rise       ; clk             ;
;  red[2]   ; clk        ; 4.134 ; 4.425 ; Rise       ; clk             ;
;  red[3]   ; clk        ; 3.563 ; 3.835 ; Rise       ; clk             ;
;  red[4]   ; clk        ; 3.274 ; 3.508 ; Rise       ; clk             ;
;  red[5]   ; clk        ; 3.585 ; 3.856 ; Rise       ; clk             ;
;  red[6]   ; clk        ; 3.675 ; 3.947 ; Rise       ; clk             ;
;  red[7]   ; clk        ; 4.337 ; 4.680 ; Rise       ; clk             ;
; v_sync    ; clk        ; 3.010 ; 3.151 ; Rise       ; clk             ;
; pixel_clk ; clk        ; 1.229 ; 1.788 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; playerTurn ; green[0]    ; 15.290 ;        ;        ; 17.444 ;
; playerTurn ; green[1]    ; 15.107 ;        ;        ; 17.242 ;
; playerTurn ; green[3]    ; 15.097 ;        ;        ; 17.232 ;
; playerTurn ; green[4]    ; 15.719 ;        ;        ; 18.028 ;
; playerTurn ; green[5]    ; 15.729 ;        ;        ; 18.038 ;
; playerTurn ; green[7]    ; 15.730 ;        ;        ; 18.044 ;
; playerTurn ; pin_name3   ; 4.662  ;        ;        ; 5.520  ;
; playerTurn ; red[2]      ; 12.661 ; 16.838 ; 16.681 ; 14.405 ;
; playerTurn ; red[6]      ;        ; 6.913  ; 7.787  ;        ;
; playerTurn ; red[7]      ; 7.428  ;        ;        ; 8.688  ;
+------------+-------------+--------+--------+--------+--------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+------------+-------------+--------+-------+-------+--------+
; Input Port ; Output Port ; RR     ; RF    ; FR    ; FF     ;
+------------+-------------+--------+-------+-------+--------+
; playerTurn ; green[0]    ; 7.453  ;       ;       ; 8.664  ;
; playerTurn ; green[1]    ; 7.277  ;       ;       ; 8.469  ;
; playerTurn ; green[3]    ; 7.267  ;       ;       ; 8.459  ;
; playerTurn ; green[4]    ; 6.491  ;       ;       ; 7.633  ;
; playerTurn ; green[5]    ; 6.501  ;       ;       ; 7.643  ;
; playerTurn ; green[7]    ; 6.502  ;       ;       ; 7.649  ;
; playerTurn ; pin_name3   ; 4.504  ;       ;       ; 5.349  ;
; playerTurn ; red[2]      ; 12.084 ; 7.086 ; 7.871 ; 13.825 ;
; playerTurn ; red[6]      ;        ; 6.660 ; 7.524 ;        ;
; playerTurn ; red[7]      ; 7.156  ;       ;       ; 8.387  ;
+------------+-------------+--------+-------+-------+--------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 10.038 ; 0.181 ; N/A      ; N/A     ; 9.227               ;
;  clk             ; 10.038 ; 0.181 ; N/A      ; N/A     ; 9.227               ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; blue[*]   ; clk        ; 37.488 ; 37.452 ; Rise       ; clk             ;
;  blue[0]  ; clk        ; 15.663 ; 15.639 ; Rise       ; clk             ;
;  blue[1]  ; clk        ; 32.075 ; 31.749 ; Rise       ; clk             ;
;  blue[2]  ; clk        ; 37.488 ; 37.452 ; Rise       ; clk             ;
;  blue[3]  ; clk        ; 15.450 ; 15.457 ; Rise       ; clk             ;
;  blue[4]  ; clk        ; 15.450 ; 15.457 ; Rise       ; clk             ;
;  blue[5]  ; clk        ; 35.350 ; 35.150 ; Rise       ; clk             ;
;  blue[6]  ; clk        ; 37.468 ; 37.432 ; Rise       ; clk             ;
;  blue[7]  ; clk        ; 35.350 ; 35.150 ; Rise       ; clk             ;
; green[*]  ; clk        ; 32.709 ; 32.498 ; Rise       ; clk             ;
;  green[0] ; clk        ; 31.341 ; 30.972 ; Rise       ; clk             ;
;  green[1] ; clk        ; 30.988 ; 30.603 ; Rise       ; clk             ;
;  green[2] ; clk        ; 24.709 ; 24.523 ; Rise       ; clk             ;
;  green[3] ; clk        ; 30.978 ; 30.593 ; Rise       ; clk             ;
;  green[4] ; clk        ; 32.666 ; 32.458 ; Rise       ; clk             ;
;  green[5] ; clk        ; 32.676 ; 32.468 ; Rise       ; clk             ;
;  green[6] ; clk        ; 32.140 ; 32.188 ; Rise       ; clk             ;
;  green[7] ; clk        ; 32.709 ; 32.498 ; Rise       ; clk             ;
; h_sync    ; clk        ; 7.402  ; 7.291  ; Rise       ; clk             ;
; pixel_clk ; clk        ; 2.832  ; 2.855  ; Rise       ; clk             ;
; red[*]    ; clk        ; 39.429 ; 38.919 ; Rise       ; clk             ;
;  red[0]   ; clk        ; 23.410 ; 23.225 ; Rise       ; clk             ;
;  red[1]   ; clk        ; 16.279 ; 16.169 ; Rise       ; clk             ;
;  red[2]   ; clk        ; 33.213 ; 32.898 ; Rise       ; clk             ;
;  red[3]   ; clk        ; 16.274 ; 16.164 ; Rise       ; clk             ;
;  red[4]   ; clk        ; 15.673 ; 15.553 ; Rise       ; clk             ;
;  red[5]   ; clk        ; 16.296 ; 16.187 ; Rise       ; clk             ;
;  red[6]   ; clk        ; 37.987 ; 37.582 ; Rise       ; clk             ;
;  red[7]   ; clk        ; 39.429 ; 38.919 ; Rise       ; clk             ;
; v_sync    ; clk        ; 6.559  ; 6.427  ; Rise       ; clk             ;
; pixel_clk ; clk        ; 2.832  ; 2.855  ; Fall       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; blue[*]   ; clk        ; 3.279 ; 3.517 ; Rise       ; clk             ;
;  blue[0]  ; clk        ; 3.373 ; 3.615 ; Rise       ; clk             ;
;  blue[1]  ; clk        ; 4.400 ; 4.442 ; Rise       ; clk             ;
;  blue[2]  ; clk        ; 4.880 ; 5.319 ; Rise       ; clk             ;
;  blue[3]  ; clk        ; 3.279 ; 3.517 ; Rise       ; clk             ;
;  blue[4]  ; clk        ; 3.279 ; 3.517 ; Rise       ; clk             ;
;  blue[5]  ; clk        ; 3.843 ; 4.092 ; Rise       ; clk             ;
;  blue[6]  ; clk        ; 4.860 ; 5.299 ; Rise       ; clk             ;
;  blue[7]  ; clk        ; 3.843 ; 4.092 ; Rise       ; clk             ;
; green[*]  ; clk        ; 3.462 ; 3.707 ; Rise       ; clk             ;
;  green[0] ; clk        ; 4.455 ; 4.805 ; Rise       ; clk             ;
;  green[1] ; clk        ; 4.279 ; 4.610 ; Rise       ; clk             ;
;  green[2] ; clk        ; 5.253 ; 5.526 ; Rise       ; clk             ;
;  green[3] ; clk        ; 4.269 ; 4.600 ; Rise       ; clk             ;
;  green[4] ; clk        ; 3.462 ; 3.707 ; Rise       ; clk             ;
;  green[5] ; clk        ; 3.472 ; 3.717 ; Rise       ; clk             ;
;  green[6] ; clk        ; 3.756 ; 3.778 ; Rise       ; clk             ;
;  green[7] ; clk        ; 3.473 ; 3.723 ; Rise       ; clk             ;
; h_sync    ; clk        ; 3.361 ; 3.579 ; Rise       ; clk             ;
; pixel_clk ; clk        ; 1.229 ; 1.788 ; Rise       ; clk             ;
; red[*]    ; clk        ; 3.274 ; 3.508 ; Rise       ; clk             ;
;  red[0]   ; clk        ; 4.786 ; 5.031 ; Rise       ; clk             ;
;  red[1]   ; clk        ; 3.569 ; 3.841 ; Rise       ; clk             ;
;  red[2]   ; clk        ; 4.134 ; 4.425 ; Rise       ; clk             ;
;  red[3]   ; clk        ; 3.563 ; 3.835 ; Rise       ; clk             ;
;  red[4]   ; clk        ; 3.274 ; 3.508 ; Rise       ; clk             ;
;  red[5]   ; clk        ; 3.585 ; 3.856 ; Rise       ; clk             ;
;  red[6]   ; clk        ; 3.675 ; 3.947 ; Rise       ; clk             ;
;  red[7]   ; clk        ; 4.337 ; 4.680 ; Rise       ; clk             ;
; v_sync    ; clk        ; 3.010 ; 3.151 ; Rise       ; clk             ;
; pixel_clk ; clk        ; 1.229 ; 1.788 ; Fall       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; playerTurn ; green[0]    ; 31.483 ;        ;        ; 31.835 ;
; playerTurn ; green[1]    ; 31.130 ;        ;        ; 31.466 ;
; playerTurn ; green[3]    ; 31.120 ;        ;        ; 31.456 ;
; playerTurn ; green[4]    ; 32.489 ;        ;        ; 33.050 ;
; playerTurn ; green[5]    ; 32.499 ;        ;        ; 33.060 ;
; playerTurn ; green[7]    ; 32.532 ;        ;        ; 33.090 ;
; playerTurn ; pin_name3   ; 8.736  ;        ;        ; 9.196  ;
; playerTurn ; red[2]      ; 25.734 ; 31.998 ; 32.982 ; 25.904 ;
; playerTurn ; red[6]      ;        ; 13.063 ; 13.688 ;        ;
; playerTurn ; red[7]      ; 14.497 ;        ;        ; 14.969 ;
+------------+-------------+--------+--------+--------+--------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+------------+-------------+--------+-------+-------+--------+
; Input Port ; Output Port ; RR     ; RF    ; FR    ; FF     ;
+------------+-------------+--------+-------+-------+--------+
; playerTurn ; green[0]    ; 7.453  ;       ;       ; 8.664  ;
; playerTurn ; green[1]    ; 7.277  ;       ;       ; 8.469  ;
; playerTurn ; green[3]    ; 7.267  ;       ;       ; 8.459  ;
; playerTurn ; green[4]    ; 6.491  ;       ;       ; 7.633  ;
; playerTurn ; green[5]    ; 6.501  ;       ;       ; 7.643  ;
; playerTurn ; green[7]    ; 6.502  ;       ;       ; 7.649  ;
; playerTurn ; pin_name3   ; 4.504  ;       ;       ; 5.349  ;
; playerTurn ; red[2]      ; 12.084 ; 7.086 ; 7.871 ; 13.825 ;
; playerTurn ; red[6]      ;        ; 6.660 ; 7.524 ;        ;
; playerTurn ; red[7]      ; 7.156  ;       ;       ; 8.387  ;
+------------+-------------+--------+-------+-------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; pixel_clk     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; h_sync        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; v_sync        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_blank       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; n_sync        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; pin_name3     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[7]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; blue[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[7]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[6]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[5]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[4]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; green[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[7]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[6]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[5]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[4]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[3]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[2]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[1]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; red[0]        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; playerTurn              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; upDown                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; savebutton              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; reset                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; switch                  ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pixel_clk     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; h_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; v_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; n_blank       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; n_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; pin_name3     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; blue[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; green[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; red[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.58e-08 V                   ; 3.13 V              ; -0.117 V            ; 0.143 V                              ; 0.259 V                              ; 6.22e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.58e-08 V                  ; 3.13 V             ; -0.117 V           ; 0.143 V                             ; 0.259 V                             ; 6.22e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.73e-09 V                   ; 3.19 V              ; -0.173 V            ; 0.149 V                              ; 0.259 V                              ; 2.79e-10 s                  ; 2.42e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.73e-09 V                  ; 3.19 V             ; -0.173 V           ; 0.149 V                             ; 0.259 V                             ; 2.79e-10 s                 ; 2.42e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.11e-08 V                   ; 3.13 V              ; -0.0798 V           ; 0.192 V                              ; 0.22 V                               ; 8.68e-10 s                  ; 6.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 1.11e-08 V                  ; 3.13 V             ; -0.0798 V          ; 0.192 V                             ; 0.22 V                              ; 8.68e-10 s                 ; 6.46e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pixel_clk     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; h_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; v_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; n_blank       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; n_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; pin_name3     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; blue[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; green[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; red[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.9e-06 V                    ; 3.11 V              ; -0.0625 V           ; 0.224 V                              ; 0.17 V                               ; 6.86e-10 s                  ; 6.31e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.9e-06 V                   ; 3.11 V             ; -0.0625 V          ; 0.224 V                             ; 0.17 V                              ; 6.86e-10 s                 ; 6.31e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.54e-07 V                   ; 3.14 V              ; -0.115 V            ; 0.146 V                              ; 0.141 V                              ; 3.07e-10 s                  ; 3.96e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 6.54e-07 V                  ; 3.14 V             ; -0.115 V           ; 0.146 V                             ; 0.141 V                             ; 3.07e-10 s                 ; 3.96e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.28e-06 V                   ; 3.11 V              ; -0.0528 V           ; 0.302 V                              ; 0.199 V                              ; 9.51e-10 s                  ; 8.47e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 1.28e-06 V                  ; 3.11 V             ; -0.0528 V          ; 0.302 V                             ; 0.199 V                             ; 9.51e-10 s                 ; 8.47e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; pixel_clk     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; h_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; v_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; n_blank       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; n_sync        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; pin_name3     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; blue[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; green[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[7]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[6]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[5]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[4]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[3]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[2]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[1]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; red[0]        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 5680     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 5680     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 3     ; 3    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 273   ; 273  ;
; Unconstrained Output Ports      ; 28    ; 28   ;
; Unconstrained Output Port Paths ; 2659  ; 2659 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 14.0.0 Build 200 06/17/2014 SJ Web Edition
    Info: Processing started: Fri Dec 11 14:25:59 2015
Info: Command: quartus_sta vga_with_hw_test_image -c vga_with_hw_test_image
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 128 combinational loops as latches.
Info (332104): Reading SDC File: 'vga_with_hw_test_image.out.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: inst8 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register lpm_counter:inst5|cntr_opd:auto_generated|counter_reg_bit[0] is being clocked by inst8
Warning (332060): Node: switch was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register inst8 is being clocked by switch
Warning (332060): Node: reset was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch hw_image_generator:inst|count3[7][7][0] is being clocked by reset
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst2|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 10.038
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    10.038               0.000 clk 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.402               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.707
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.707               0.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: inst8 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register lpm_counter:inst5|cntr_opd:auto_generated|counter_reg_bit[0] is being clocked by inst8
Warning (332060): Node: switch was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register inst8 is being clocked by switch
Warning (332060): Node: reset was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch hw_image_generator:inst|count3[7][7][0] is being clocked by reset
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst2|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332146): Worst-case setup slack is 10.796
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    10.796               0.000 clk 
Info (332146): Worst-case hold slack is 0.354
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.354               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.689
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.689               0.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Warning (332060): Node: inst8 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register lpm_counter:inst5|cntr_opd:auto_generated|counter_reg_bit[0] is being clocked by inst8
Warning (332060): Node: switch was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register inst8 is being clocked by switch
Warning (332060): Node: reset was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch hw_image_generator:inst|count3[7][7][0] is being clocked by reset
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: inst2|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332146): Worst-case setup slack is 15.003
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    15.003               0.000 clk 
Info (332146): Worst-case hold slack is 0.181
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.181               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.227
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.227               0.000 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 17 warnings
    Info: Peak virtual memory: 622 megabytes
    Info: Processing ended: Fri Dec 11 14:26:09 2015
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:03


