---
title: 时序逻辑电路
date: 2025-03-14
author: Yama
---

## 1 时序逻辑电路概述

输出结果的输出不仅由外部输入决定，还由当前的状态决定（or 由过去时刻的行为）

当输入新的信号之后，电路的状态可以改变，**也可以保持在当前状态**

### 有限状态机 | Finite state machine (FSM)

有限状态机时用来刻画状态转换的工具

通常，用**状态图**来表示有限状态机

-   状态用圆圈表示
-   状态转换用箭头(`有向边`)，并**标注状态转变的输入信号和输出信号**;

>   在图中，状态转换的箭头上面用 输入信号/输出信号 表示输入和输出

**例：检测输入序列是否为连续4个“1”**

​	A-初始态：若输入1，则转B 

​	B-连续1个“1”：若输入1，则转C

​	C-连续2个“1”：若输入1，则转D

​	D-连续3个“1”：若输入1，则状态不变 ，并输出为1（表示检测到连续4个1）

​	任何状态下，输入0都会转到初态A

<img src="https://yamapicgo.oss-cn-nanjing.aliyuncs.com/picgoImage/image-20250314105927158.png" style="width:50%"/>

---

**如何用数字逻辑实现一个FSM？**

用二进制编码的方式，表示输入输出，状态（关键是状态）

-   **输出函数**：

-   **激励函数**：

-   **记忆模块**：



### **时序逻辑电路的结构**

状态记忆模块：由多个状态记忆单元构成（存储元件）

次态激励逻辑模块F ：激励函数（现态和外部输入的逻辑函数）

输出逻辑模块G ：输出函数（现态和外部输入的逻辑函数）

-   Mealy型：输出依赖于当前状态和当前输入信号 

-   Moore型：输出仅依赖于当前状态，和当前输入信号无关

![image-20250314112122667](https://yamapicgo.oss-cn-nanjing.aliyuncs.com/picgoImage/image-20250314112122667.png)

<center>Mealy</center>

![image-20250314112743952](https://yamapicgo.oss-cn-nanjing.aliyuncs.com/picgoImage/image-20250314112743952.png)

<center>Moore</center>

**其中的激励函数和输出函数模块都是`组合逻辑电路`！！！**

记忆模块把旧的状态给激活函数和输出模块，然后激励模块才把新的状态给记忆模块；

>   拿旧状态去算新状态和输出！

---

**同步时序逻辑电路 和 异步时序逻辑电路**

-   同步时序逻辑电路：在统一的时钟信号控制下进行状态转换

​	通过Clk来控制记忆模块

异步时序逻辑电路：没有统一的时钟信号来控制状态的改变

**时钟脉冲**

时钟脉冲之间的时间间隔称为`时钟周期`。单位是秒。通常将1秒内所产生的脉冲个数称为`时钟频率`。单位是Hz计算机中的系统时钟就是一个典型的、频率精确和稳定的脉冲信号发生器。

### 时序逻辑电路的定时

![image-20250314113535631](https://yamapicgo.oss-cn-nanjing.aliyuncs.com/picgoImage/image-20250314113535631.png)

## 2 锁存器和触发器

### 双稳态元件

一种可以表示两种状态的元件。

-   状态1：置位态（Set）
-   状态0：复位态（Reset)

**双稳态元件的简单实现：**

串联两个反相器，则反相器的输出状态不同，且保持稳定Q为高电平时，为置位状态；Q为低电平时，为复位状态

<img src="https://yamapicgo.oss-cn-nanjing.aliyuncs.com/picgoImage/image-20250314114119774.png" style="width:50%" />

**用两个反相器串联构建的   双稳态元件无法改变电路状态** 

用1个或多个输入信号能驱动   双稳态元件进入稳定状态，这   些输入信号称为激励信号   或激励输入。 

---

### 锁存器 | latch

通过激励信号的电平信号来控制存储元件的状态

置位复位锁存器(Set-Reset latch)：

-   具有置位和复位激励信号置位激励信号Set有效时，强制存储元件的输出Q为1
-   复位激励信号Reset有效时，强制存储元件的输出Q为0

![image-20250314114631262](https://yamapicgo.oss-cn-nanjing.aliyuncs.com/picgoImage/image-20250314114631262.png)

### 触发器 | flip-flop

具有时钟控制信号(clock) 通过**时钟信号的边沿**和set/reset的电平共同来触发存储元件改变状态

![image-20250314114853081](https://yamapicgo.oss-cn-nanjing.aliyuncs.com/picgoImage/image-20250314114853081.png)

### SR 锁存器

SR锁存器：使用一对交叉耦合的或非门构成双稳态电路，也称为置位-重置（复位）锁存器。

S是置位输入端，R是重置输入端

从输入驱动信号有效开始，到输出达到稳定为止有一定的延迟，这个延迟称为**触发延迟**或**锁存延迟**
