# üñ•Ô∏è Simulador de Arquitectura de von Neumann

Este simulador emula el comportamiento b√°sico de una **m√°quina de von Neumann**, permitiendo la ejecuci√≥n de operaciones aritm√©ticas y l√≥gicas simples con una arquitectura secuencial cl√°sica. Ha sido desarrollado como herramienta educativa para visualizar c√≥mo una CPU procesa instrucciones paso a paso dentro de un entorno controlado.

---

## üöÄ ¬øQu√© hace este simulador?

- Simula el ciclo de instrucci√≥n **Fetch - Decode - Execute**.
- Permite ejecutar **programas precargados** con instrucciones b√°sicas.
- Muestra c√≥mo se mueven los datos entre la **memoria**, el **registro de instrucciones**, la **unidad de control** y la **ALU (unidad aritm√©tico-l√≥gica)**.
- Detecta condiciones especiales como **overflow**.

---

## üì¶ Programas precargados

A continuaci√≥n, se describen los programas que vienen incluidos por defecto en el simulador:

| Programa                          | Descripci√≥n                                               | Resultado   |
|----------------------------------|-----------------------------------------------------------|-------------|
| `5 + 2`                          | Suma directa entre dos operandos.                         | `7`         |
| `(1 + 1) ^ 5`                    | Potenciaci√≥n anidada: se suma 1+1 y se eleva a la 5ta.    | `32`        |
| `01001011 OR 01010101`          | Operaci√≥n l√≥gica OR entre dos n√∫meros binarios.           | `01011111`  |
| `01001011 AND 01010101`         | Operaci√≥n l√≥gica AND entre dos n√∫meros binarios.          | `01000001`  |
| `255 + 1`                        | Suma que provoca **overflow** en un sistema de 8 bits.    | `OVERFLOW`  |
| `((2 ^ 2) + 2) ^ 2`              | Operaci√≥n combinada con suma y potencia anidada.          | `36`        |
| `(8 - 3) ^ 3`                    | Resta seguida de potenciaci√≥n.                            | `125`       |

---

## ‚öôÔ∏è ¬øC√≥mo funciona?

1. **Carga de instrucciones**: Las instrucciones se cargan en memoria, imitando un programa.
2. **Ciclo de instrucci√≥n**:
   - **Fetch**: Se obtiene la siguiente instrucci√≥n desde la memoria.
   - **Decode**: Se decodifica para identificar operaci√≥n y operandos.
   - **Execute**: Se ejecuta la operaci√≥n en la ALU.
3. **Resultado**: El resultado se almacena en un registro y puede visualizarse en pantalla.

---

## üß† ¬øQu√© es la arquitectura de von Neumann?

Es un modelo computacional que define una arquitectura basada en:
- **Memoria √∫nica compartida** para instrucciones y datos.
- **Ejecuci√≥n secuencial** de instrucciones.
- Un ciclo de instrucci√≥n repetitivo para procesar datos.

Este simulador replica esa idea de forma sencilla y visual.

---

## üõ†Ô∏è Posibles mejoras

- Soporte para programas personalizados.
- Visualizaci√≥n paso a paso del ciclo completo.
- Control del tama√±o de los registros para simular m√°s bits.

---
