headline,mainEntityOfPage,image,datePublished,dateModified,author,media_en,media_jp,str_count,body,images,external_links
世界半導体市場、24年7月は前年比18.7％増の513億ドル（EE Times Japan）,https://news.yahoo.co.jp/articles/4b37009cee2bc208cf5e27a77657175dad1087fd,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240918-00000150-it_eetimes-000-1-view.jpg?exp=10800,2024-09-18T21:27:50+09:00,2024-09-18T21:27:50+09:00,EE Times Japan,it_eetimes,EE Times Japan,538,\n（写真：EE Times Japan）\n米国半導体工業会（SIA：Semiconductor Industry Association）は2024年9月3日（米国時間）、2024年7月の世界半導体売上高が前年同月比18.7％増の513億米ドルになったと発表した。\n世界半導体市場の推移［クリックで拡大］ 出所：SIA（データ元：WSTS）\n2024年7月の世界半導体売上高は前月比でも2.7％増の成長となった。SIAの社長兼CEO（最高経営責任者）であるJohn Neuffer氏は、「世界半導体売上高は2024年7月、前年同月比で大幅な成長を遂げ、前月比でも4カ月連続の増加となった。特に2024年7月の米州は好調で前年同月比40.1％増の成長を見せた」とコメントしている。\n\n 2024年7月の世界半導体市場を地域別でみると米州が前年同月比40.1％増、中国が同19.5％増、アジア太平洋／その他が同16.7％増と成長した一方、欧州は同12.0％減、日本は同0.8％減となった。前月比では米州が4.3％増、日本が3.3％増、アジア太平洋／その他が3.9％増、中国が0.9％増となったが、欧州は0.5％減のマイナス成長となった。\nEE Times Japan,['https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240918-00000150-it_eetimes-000-1-view.jpg?pri=l&w=640&h=334&exp=10800'],"['https://news.yahoo.co.jp/articles/4b37009cee2bc208cf5e27a77657175dad1087fd/images/000', 'https://image.itmedia.co.jp/l/im/ee/articles/2409/04/l_jn20240904sia001.png#utm_source=yahoo_v3&utm_medium=feed&utm_campaign=20240918-150&utm_term=it_eetimes-sci&utm_content=img']"
GaN専用300mm QST基板、信越化学がサンプル出荷（EE Times Japan）,https://news.yahoo.co.jp/articles/0a49f257d58a81147919726c841ab32839c41b63,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240918-00000147-it_eetimes-000-1-view.jpg?exp=10800,2024-09-18T21:26:20+09:00,2024-09-18T21:26:20+09:00,EE Times Japan,it_eetimes,EE Times Japan,533,\n（写真：EE Times Japan）\n信越化学工業は2024年9月、GaN専用の成長基板であるQST基板について、300mm化を実現し、サンプル出荷を始めた。大口径基板を用いることでGaNデバイスの製造コストを抑えることが可能となる。\nQST基板の外観イメージ［クリックで拡大］ 出所：信越化学\nQST基板は、米国Qromisが開発したGaN成長専用の複合材料基板で、信越化学は2019年にライセンスを取得した。これまでに、直径が150mmと200mmのQST基板および、GaN on QSTエピタキシャル基板を販売してきた。そして今回、300mm QST基板の開発に成功した。150mm、200mmのQST基板について設備増強を進めると同時に、今後は300mmQST基板の量産化にも取り組む。\n\n 開発した300mm QST基板は、GaNと熱膨張係数が同等である。このため「反り」や「クラック」がない高品質の厚膜300mm GaNエピタキシャル成長が可能となる。既に国内外の顧客は、QST基板および、GaN on QSTエピタキシャル基板を用いて、パワーデバイスや高周波デバイス、LEDの開発に乗り出しているという。\nEE Times Japan,['https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240918-00000147-it_eetimes-000-1-view.jpg?pri=l&w=640&h=334&exp=10800'],"['https://news.yahoo.co.jp/articles/0a49f257d58a81147919726c841ab32839c41b63/images/000', 'https://image.itmedia.co.jp/l/im/ee/articles/2409/05/l_tm_240905shinetsu01.jpg#utm_source=yahoo_v3&utm_medium=feed&utm_campaign=20240918-147&utm_term=it_eetimes-sci&utm_content=img']"
半導体製造の露光工程における検査時間を大幅短縮（EE Times Japan）,https://news.yahoo.co.jp/articles/b71a58f621123f4f59c604bb38bf01d8a0681028,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240918-00000146-it_eetimes-000-1-view.jpg?exp=10800,2024-09-18T21:25:54+09:00,2024-09-18T21:25:54+09:00,EE Times Japan,it_eetimes,EE Times Japan,1230,\n従来手法（AFM）とLaser-PEEMによる潜像検査のイメージ［クリックで拡大］ 出所：東京大学\n東京大学の研究グループは2024年8月、レーザー励起光電子顕微鏡（Laser-PEEM）を用い、レジストに描画された潜像を極めて高速に検査できる方法を開発したと発表した。この方法を用いると半導体製造の露光工程における検査時間を大幅に短縮できる。\nLaser-PEEMによって観察された潜像とレジストパターン［クリックで拡大］ 出所：東京大学\n最先端半導体の製造工程では、回路の線幅が10nm以下という微細加工技術が導入されている。この中で、微細化のカギを握る工程の1つがEUV（極端紫外線）による露光である。微細化と同時にトランジスタの構造は複雑化している。このため、半導体チップの歩留まりや信頼性を向上させるには、回路パターンに不具合があれば、早い段階で取り除く必要がある。\n\n これまでは、走査型電子顕微鏡（SEM）を用い、現像工程後に回路パターンの凹凸形状を検査していた。これに対し、原子間力顕微鏡（AFM）を用いて、露光後に形成される潜像を観察する方法も提案されたが、この方法はSEMによる検査に比べ100倍以上も処理時間がかかるという課題があった。\n\n こうした中で東京大学物性研究所は、高解像度のLaser-PEEMを2015年に開発した。露光によるレジストの化学結合について、その変化を敏感に検出し潜像を可視化できる可能性があるという。ただ、解像度が高くなればスループットが低下するという課題があった。そこで今回は、光源に連続波レーザーを用い、測定時間が0.1秒で解像度は2.6nmを達成した。\n\n 研究グループは、レジストに500nmの線幅で描画された潜像試料を作製し、Laser-PEEMによる潜像観察の実証実験を行い、描画した潜像パターンを可視化することに成功した。また、現像後のレジストパターンも高いコントラストで観察できたという。\n\n Laser-PEEMによる潜像観察のスループットはAFMの80倍以上、現像後のレジストパターンに対しては、SEMの1.5倍以上となることが分かった。レーザー出力やスポットサイズを最適化すれば、AFMの100万倍以上、SEMの1万倍以上というスループットが実現できることを確認した。\n\n 研究グループによると、Laser-PEEMを用いれば半導体製造の検査プロセスを短縮できるだけでなく、従来のリソグラフィ技術開発を大幅に効率化できる新たな方法を提供できる可能性が高いという。\n\n 今回の研究成果は、東京大学物性研究所の藤原弘和特任研究員（現在は同大学大学院新領域創成科学研究科特任助教）、バレイユセドリック特任研究員（現在は日立ハイテク）、大川万里生特任研究員、同大学大学院新領域創成科学研究科の谷内敏之特任准教授らによるものである。\nEE Times Japan,['https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240918-00000146-it_eetimes-000-1-view.jpg?exp=10800'],"['https://news.yahoo.co.jp/articles/b71a58f621123f4f59c604bb38bf01d8a0681028/images/000', 'https://image.itmedia.co.jp/l/im/ee/articles/2409/05/l_tm_240905tokyo02.jpg#utm_source=yahoo_v3&utm_medium=feed&utm_campaign=20240918-146&utm_term=it_eetimes-sci&utm_content=img']"
Samsung幹部が裏面電源供給技術ロードマップの詳細を語る（EE Times Japan）,https://news.yahoo.co.jp/articles/78212360dfef97280f3604ea8bf1bba0d0ecaba7,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240918-00000149-it_eetimes-000-1-view.jpg?exp=10800,2024-09-18T21:27:25+09:00,2024-09-18T21:27:25+09:00,EE Times Japan,it_eetimes,EE Times Japan,1161,\n出所：Samsung Electronics\nSamsung Electronics（以下、Samsung）が、裏面電源供給ネットワーク（BSPDN）のロードマップに関する詳細を明かした。2027年の量産開始時には、2nmプロセスノードがこの新技術向けに最適化される予定だという。\n\n 台湾の市場調査会社TrendForceによると、業界メディアはこれまで、IntelやSamsung、TSMCといった大手ファウンドリーのBSPDN技術の動向ついてたびたび報じてきたが、Samsung Foundryの上級幹部が同社のBSPDNロードマップの詳細を明かしたのは今回が初めてだという。\n\n Korean Economic Daily（韓国経済新聞）が報じたところによれば、SamsungのPDK開発チーム担当バイスプレジデントを務めるLee Sung-Jae氏は、「BSPDNは、既存の表面電源供給（FSPDN）と比べて2nmチップのサイズを17％縮小することが可能だ。また、2nmチップの性能を8％、電力効率を15％、それぞれ向上できる」と述べている。\n\n Intelの研究によると、既存の表面電源供給では一般的に、電源供給ラインがチップ表面のスペース全体の約20％を占めているという。BSPDN技術は、ウエハーの裏面に電源供給ラインを配置することで電力線と信号線の間のボトルネックを取り除き、より小型のチップを容易に製造可能とする。\n\n さらに裏面電源供給では、より太く低抵抗のワイヤが使用可能になるため、さらなる高性能化と省電力化を実現する。Samsungが「VLSIシンポジウム 2023」において発表した論文によると、BSPDNは配線長を9.2％短縮することも可能だという。\n\n 同社はこの論文の中で、2つのArmベースのテストチップに裏面電源供給を実装し、それぞれ10％および19％のダイ面積縮小を達成したと主張している。ただし、同社はこのテストチップのプロセスノードについては明かしていない。\n\n ここで注目すべきは、Samsungは3nmチップでGAA（Gate-All-Around）技術を採用した先駆者だったが、現在ではBSPDN技術の実装において、IntelやTSMCに追随する形となっているという点だ。\n\n Intelは2024年中に、裏面電源供給技術「PowerVia」をベースとした半導体チップを製造する予定だ。またTSMCも、2026年に量産開始予定の1.6nmチップに、同社の裏面電源供給技術「Super PowerRail」アーキテクチャを統合する予定だとしている。\n\n※米国EE Timesの記事を翻訳、査読しました。\nEE Times Japan,['https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240918-00000149-it_eetimes-000-1-view.jpg?exp=10800'],['https://news.yahoo.co.jp/articles/78212360dfef97280f3604ea8bf1bba0d0ecaba7/images/000']
ワイドバンドギャップ半導体向けの新たな接合材料（EE Times Japan）,https://news.yahoo.co.jp/articles/4526fed79ad849278991286f872213984858231f,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240918-00000145-it_eetimes-000-1-view.jpg?exp=10800,2024-09-18T21:25:28+09:00,2024-09-18T21:25:28+09:00,EE Times Japan,it_eetimes,EE Times Japan,893,\n左はAg－Si合金粉末断面の走査透過電子顕微鏡／エネルギー分散型X線分光（STEM－EDS）像、右は明視野のSTEM像［クリックで拡大］ 出所：大阪大学\n大阪大学産業科学研究所フレキシブル3D実装協働研究所の中山幸仁特任准教授らは2024年9月、ダイセル無機複合実装研究所との共同研究で、銀（Ag）とシリコン（Si）の共晶合金を液体急冷すると、非晶質SiやAg過飽和固溶体の準安定相が出現することを発見したと発表した。また、液体急冷Ag－Si合金を大気中で加熱すると、Ag過飽和固溶体に含まれるSiが酸化反応を起こし、副産物としてAgが析出されることも明らかにした。\nAg－Si合金粉末の加熱処理前（左）と後（右）のSEM像［クリックで拡大］ 出所：大阪大学\nAg-Si合金を急冷すると、Ag3SiやAg2Siなど化合物の準安定相が存在することは知られていた。そこで今回は、液体急冷法を用いAg－Si合金を急速冷却した。この結果、Ag相とSi相がナノスケールサイズで相分離していることを明らかにした。また、Ag相にはSiが約5％固溶したAg過飽和固溶体が形成され、非晶質でSiが凝固していることを確認した。\n\n さらに、液体急冷Ag－Si合金粉末を加熱した。窒素99.9％、酸素0.1％の混合ガスをフローさせながら280℃で3時間エージングを行うと、250℃付近からAg析出現象が起こり、粉体表面にAgが析出された。\n\n SiCやGaNなどのワイドバンドギャップ半導体デバイス向け接合材料として、Agが注目されている。研究グループはこれまで、低温で析出したAgをパワー半導体の接合材料に応用することを検討してきた。\n\n 今回の実験では、表面にAgが析出した液体急冷Ag－Si合金リボンをシート形状に加工し、Cu（銅）チップとAg蒸着コート済のCu基板で挟んだ。その後、大気中で20MPaの圧縮応力を加えながら、300℃で1時間の加熱を行い、焼結接合させることに成功した。接合材料として利用できる十分な強度を有していることを実証した。\nEE Times Japan,['https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240918-00000145-it_eetimes-000-1-view.jpg?exp=10800'],"['https://news.yahoo.co.jp/articles/4526fed79ad849278991286f872213984858231f/images/000', 'https://image.itmedia.co.jp/l/im/ee/articles/2409/10/l_tm_240910osaka02.jpg#utm_source=yahoo_v3&utm_medium=feed&utm_campaign=20240918-145&utm_term=it_eetimes-sci&utm_content=img']"
最大100万点保管できる新倉庫が稼働開始、コアスタッフ（EE Times Japan）,https://news.yahoo.co.jp/articles/901b06ccd59ab4acc6930979b9f48b52f00bca31,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240918-00000148-it_eetimes-000-1-view.jpg?exp=10800,2024-09-18T21:26:48+09:00,2024-09-18T21:26:48+09:00,EE Times Japan,it_eetimes,EE Times Japan,2004,\n（写真：EE Times Japan）\nコアスタッフは2024年9月3日、2022年12月から建設していた新物流センター「Zero Hub」（長野県佐久市）の開所式を行った。鉄骨4階建てで、敷地面積は1万6761m2、延床面積は1万5020m2。在庫保管可能数は約50万～100万点（最大）だ。倉庫業務の生産性は、自動倉庫や無人搬送車（AGV）を導入したことで、従来拠点に比べて3～5倍に向上した。総工費は約50億円。既に稼働していて、現在は、約1万4000コンテナ／約9万点の在庫を保管している。\n左＝Zero Hubの外観／右＝旧物流センターとの比較［クリックで拡大］ 出所：コアスタッフ\nコアスタッフ社長の戸澤正紀氏は開所式で、「延べ床面積／在庫保管可能数ともに大幅に拡大した。これにより、今までできなかった取り組みができるようになる。Zero Hubの開所で直接的に売り上げが増加するわけではないが、自動倉庫やAGVの導入で生産性を向上させられるため、売り上げ増の余地ができたと考えている」と述べた。一方で、「半導体市場が2024年後半から回復していくことを考えると、現状の設備で必ずしも十分だとは考えていない。今後も必要に応じて、自動倉庫の追加導入や増床を検討する」と語った。\n高さ20mの自動倉庫やAGVを公開\n同社は、開所式に合わせてZero Hubの館内見学会を実施した。\n\n 自動倉庫は、高さ20m（4階吹き抜け）のフリーサイズケース自動倉庫（1号機）と、ダブルディープシャトル自動倉庫（2号機）を備え、1号機と2号機で合わせて約10万点を保管できる。1号機は主に1個からの注文に対応する製品を保管、2号機は主に入荷製品の一時保管に使用する。\n\n AGVは2台導入していて、床に貼られた「QRコード」を認識しながら自動で走行し、倉庫内の在庫を運搬する。エレベーターも自動で乗り降りできるため、積み込み以外の作業工数を削減できる。\n\n 2～4階には、自動倉庫に入らない大きさの在庫や、箱詰めが完了した在庫を保管する棚が860個（開所時点）設置されている。顧客への貸し出しを想定した施錠可能なスペースも用意している。\n\n 1階では、出荷チーム／入荷チーム／在庫チームの3チームに分かれて在庫管理や発送業務を行っている。解析エリアも設置していて、市場流通品を中心に、真贋判定や故障検査などの解析を行っている。現在、従業員数は約65人で、シフト制（2交代制）で週7日間勤務している。今後、最大140人規模まで雇用を拡大する予定だ。\n3つの「ゼロ」で半導体業界／社会に貢献\nコアスタッフは、Zero Hubのコンセプトとして「リードタイム ゼロ」「余剰在庫 ゼロ」「温暖化ガス ゼロ」の3つのゼロを掲げている。\n\n リードタイム ゼロでは、Zero Hubに在庫を集めて一括管理することで、リードタイムを短縮し、即日／翌日配送を目指す。また、従来のトラック輸送に加え、北陸新幹線と連携することで、新物流センターの最寄り駅である佐久平駅（長野県）と成田空港をつなぐ物流網を構築できないかを検討しているという。これにより、物流コストの増加や配送納期の長期化といった「物流2024年問題」＊）に対応していく考えだ。\n\n＊）2024年4月からトラックドライバーの時間外労働の上限が年間960時間に制限されることで懸念される物流の停滞などの問題の総称\n\n 同社は、余剰在庫 ゼロに向けた取り組みとして、半導体製品の在庫保管／物流業務一式を請け負う新サービス「LOS（Logistics Outsourcing Service）」を提供開始する。LOSでは、顧客の半導体製品や在庫をあらかじめ新物流センターに集約することで、配送効率を向上する。戸澤氏は「半導体業界では、年間数億円もの半導体の余剰在庫が破棄されている。しかし、ある企業では過剰在庫として扱われている製品でも、ある企業では不足している場合がある。コアスタッフが過剰在庫を管理し、不足している企業に販売することで、過剰在庫の削減に貢献する」と説明した。なお、在庫保管期間は「コアスタッフが在庫を管理し始めてから約2年間」だという。\n\n Zero Hubは、環境省が定める環境性能の最高水準である『ZEB』（net Zero Energy Building）を達成している。『ZEB』は、建物全体で消費する一次エネルギー消費量を太陽光発電による創エネや省エネで100％以上削減するもので、これにより温暖化ガス ゼロを実現する。また、余剰電力を蓄電池で保管する他、2系統受電を採用しているため、万が一、1つの変電所が停電した場合でも、もう一方の変電所から電気が供給される。\nEE Times Japan,['https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240918-00000148-it_eetimes-000-1-view.jpg?exp=10800'],"['https://news.yahoo.co.jp/articles/901b06ccd59ab4acc6930979b9f48b52f00bca31/images/000', 'https://image.itmedia.co.jp/l/im/ee/articles/2409/05/l_sh240904_core00_w290.jpg#utm_source=yahoo_v3&utm_medium=feed&utm_campaign=20240918-148&utm_term=it_eetimes-sci&utm_content=img']"
特定の色中心から選択的に「単一光子」を発生（EE Times Japan）,https://news.yahoo.co.jp/articles/113e5a3b7ca146fdde94d5dc7c23b6edd7fb9646,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240918-00000144-it_eetimes-000-1-view.jpg?exp=10800,2024-09-18T21:25:06+09:00,2024-09-18T21:25:06+09:00,EE Times Japan,it_eetimes,EE Times Japan,1436,\nhBNの色中心を選択的に励起するイメージ図［クリックで拡大］ 出所：京都大学他\n京都大学と公立千歳科学技術大学および、シドニー工科大学の研究グループは2024年9月、エネルギーが小さい励起光を用い、特定の色中心から選択的に「単一光子」を発生させることに成功したと発表した。この励起方法でノイズとなる背景光子を低減できることも実証した。良質な単一光子を発生できれば、光量子コンピュータや量子暗号通信などの性能が飛躍的に向上するとみられている。\n励起光のエネルギーが発生光子よりも大きい場合（左）と小さい場合（右）［クリックで拡大］ 出所：京都大学他\n単一光子源を実現する物質として、「六方晶窒化ホウ素（hBN）」が注目されている。hBN内の原子を1つだけ取り除いた色中心（欠陥中心）と呼ばれる構造は、単色性に優れた光子を室温で安定に発生させることができるという。\n\n 色中心から光子を発生させる場合、通常は発生光子よりもエネルギーが大きい（波長が短い）光を励起光として用いることが多い。ところが、発光波長の異なる複数の色中心がほぼ同じ場所にある場合、対象となる色中心以外からの発光がノイズとなり、単一光子源として機能しなかった。\n\n そこで今回、色中心から発生する光子のエネルギーよりも、エネルギーが小さい（波長が長い）光を励起光として用いた。hBNの原子振動（フォノン）によるエネルギーを組み合わせることにより、色中心を励起させた。この結果、エネルギーの異なる複数の色中心が同じ場所に存在しても、単一光子を発生させることが可能となった。\n\n 研究グループは実験で、励起光として波長532nmと波長637nmという2種類のレーザー光を用い、幅約200nmで高さ約20nmのhBN粒子（ナノフレーク）に集光した。そして、発生した光子の発光スペクトルを観測するとともに、単一光子性を評価した。\n\n 実験の結果から、波長532nmのレーザー光で励起すると、560nmから620nmの広い帯域に、複数のピークを持つ発光が観測された。一方、波長637nmのレーザー光で励起すると、短波長側の発光ピークが大きく抑制され、単一光子源として動作していることを確認した。エネルギーの小さな励起光を利用することで、ノイズとなる背景光子が広いエネルギー範囲で低減できることも分かった。\n発生光子の単一光子性を評価\nさらに、発生光子の単一光子性を評価した。遅延時間が0ナノ秒時の同時計数値は、波長532nmで励起すると0.53±0.02となった。これに対し、波長637nmのレーザー光で励起した場合は、0.08±0.05と小さくなった。この値は、0.5以下で単一光子源の条件を満たし、0に近づくほどノイズが小さい「良質の単一光子源」であることを示すものだという。\n\n また、110Kから260Kまで温度を変化させた実験では、色中心からの発光強度が、hBN中のフォノンの量に比例することを確認した。同時に、フォノンのエネルギーが組み合わさることで、色中心の励起が行われていることを実証した。\n\n 今回の成果は、京都大学大学院工学研究科の岡城勇大修士課程学生、嶋崎幸之介博士課程学生、鈴木和樹修士課程学生（研究当時）、向井佑助教、竹内繁樹教授と公立千歳科学技術大学の高島秀聡准教授および、シドニー工科大学の共同研究によるものである。\nEE Times Japan,['https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240918-00000144-it_eetimes-000-1-view.jpg?exp=10800'],"['https://news.yahoo.co.jp/articles/113e5a3b7ca146fdde94d5dc7c23b6edd7fb9646/images/000', 'https://image.itmedia.co.jp/l/im/ee/articles/2409/18/l_tm_240918kyoto02.jpg#utm_source=yahoo_v3&utm_medium=feed&utm_campaign=20240918-144&utm_term=it_eetimes-sci&utm_content=img']"
サマリウム－鉄－窒素焼結磁石の高性能化に成功（EE Times Japan）,https://news.yahoo.co.jp/articles/ce7c9fd9cffc702b01d868c1fffc1c00eb4445ea,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240918-00000142-it_eetimes-000-1-view.jpg?exp=10800,2024-09-18T21:23:56+09:00,2024-09-18T21:23:56+09:00,EE Times Japan,it_eetimes,EE Times Japan,834,\n焼結助剤なしと、新開発の焼結助剤を添加して焼結させたSm2Fe17N3焼結磁石断面の電子顕微鏡像［クリックで拡大］ 出所：産総研他\n日本特殊陶業と産業技術総合研究所（産総研）は2024年9月、新たに開発した焼結助剤と磁石合成プロセスを用い、高性能の「サマリウム－鉄－窒素（Sm2Fe17N3）焼結磁石」を作製する技術を開発したと発表した。EV（電気自動車）に搭載される高効率モーター用磁石などに適用していく。\n焼結助剤なしと、新開発の焼結助剤を添加して焼結させたSm2Fe17N3焼結磁石の磁化曲線［クリックで拡大］ 出所：産総研他\nSm2Fe17N3磁石は、高い磁石特性を有することから、ポストネオジム－鉄－ホウ素（Nd-Fe-B）磁石として期待されている。ただ、性能向上に必要となる高密度化がこれまで難しかったという。\n\n 日本特殊陶業と産総研は、2022年4月に設立した「日本特殊陶業－産総研カーボンニュートラル先進無機材料連携研究ラボ」において、Sm2Fe17N3焼結磁石の開発に取り組んできた。\n\n そして今回、Sm2Fe17N3磁石で磁化を下げずに緻密化効果を得るため、焼結助剤としてマグネシウムやカルシウムなど周期表第二族に属する元素を含む合金を開発した。しかも、適切に微粉化した焼結助剤合金とSm2Fe17N3粉末を均一に混合した混合粉末を用い、結晶の向きを一方向にそろえて焼結するプロセスを開発した。これによって、Sm2Fe17N3永久磁石の高密度化に成功した。\n\n 研究グループは、Sm2Fe17N3磁石の磁化曲線についても調べた。新開発の焼結助剤を添加して焼結させたSm2Fe17N3磁石は焼結助剤なしと比べ、残留磁化が10％以上、最大エネルギー積は20％以上もそれぞれ向上した。これらの結果から、磁化を向上させるためには、多くの粉末を高充填し永久磁石相を増やすのが有効であることを実証した。\nEE Times Japan,['https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240918-00000142-it_eetimes-000-1-view.jpg?exp=10800'],"['https://news.yahoo.co.jp/articles/ce7c9fd9cffc702b01d868c1fffc1c00eb4445ea/images/000', 'https://image.itmedia.co.jp/l/im/ee/articles/2409/17/l_tm_240917aist02.jpg#utm_source=yahoo_v3&utm_medium=feed&utm_campaign=20240918-142&utm_term=it_eetimes-sci&utm_content=img']"
超低輝度時の有機EL素子を評価できる測定システム（EE Times Japan）,https://news.yahoo.co.jp/articles/ac9f5c4f09a24f053e9c4580ac6b07261610a63c,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240918-00000143-it_eetimes-000-1-view.jpg?exp=10800,2024-09-18T21:24:43+09:00,2024-09-18T21:24:43+09:00,EE Times Japan,it_eetimes,EE Times Japan,538,\n（写真：EE Times Japan）\n東陽テクニカの米国子会社TOYOTechは2024年9月、シャープディスプレイテクノロジーや北陸先端科学技術大学院大学と共同で、有機EL素子の超低輝度における挙動を調べる検査技術を開発したと発表した。TOYOTechは2024年10月1日より、DC-JVL測定システム「DCM1000」として販売する。\n「DCM1000」の外観［クリックで拡大］ 出所：TOYOTech\n有機EL素子の評価方法としてこれまで、電圧を印加しながら素子に流れる電流と発光輝度を同時に測定していた。ただ、この方法で得られるJ-V-L（電流密度－電圧－輝度）特性では測定装置の問題もあり、素子が光り始める時の微小な電流と低輝度について測定できなかったという。\n\n そこで今回、有機EL素子に流れる微小電流（変位電流）と、高感度のシリコンフォトダイオードによる発光強度を同時に測定した。そして、急激な電流変化が発生する電圧と発光開始電圧の差を検出し解析した。この測定方式は高輝度での電流、発光強度についても範囲を常に最適化しながら測定が行える。このため、有機EL素子の劣化で発生する表示ムラの解析などにも活用できる。\nEE Times Japan,['https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240918-00000143-it_eetimes-000-1-view.jpg?exp=10800'],"['https://news.yahoo.co.jp/articles/ac9f5c4f09a24f053e9c4580ac6b07261610a63c/images/000', 'https://image.itmedia.co.jp/l/im/ee/articles/2409/18/l_tm_240918toyotech01.jpg#utm_source=yahoo_v3&utm_medium=feed&utm_campaign=20240918-143&utm_term=it_eetimes-sci&utm_content=img']"
VCSEL対応光半導体を開発　DSP不要で消費電力を大幅削減（EE Times Japan）,https://news.yahoo.co.jp/articles/3eff7f8ad364b3598853525c1d12948479951af7,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240918-00000024-it_eetimes-000-1-view.jpg?exp=10800,2024-09-18T15:35:08+09:00,2024-09-18T15:35:08+09:00,EE Times Japan,it_eetimes,EE Times Japan,788,\nVCSEL対応DSPレス光半導体の回路構成とアイパターン［クリックで拡大］ 出所：ザインエレクトロニクス\nザインエレクトロニクスは2024年9月10日、次世代通信規格PCI Express 6.0対応の超高速PAM4 64Gbps（ギガビット/秒）通信用光半導体チップセットを開発したと発表した。DSPを不要とする「世界初」（同社）のVCSEL（垂直共振器型面発光レーザー）ドライバーとトランスインピーダンスアンプ（TIA）で構成されていて、光通信線路の消費電力を60%削減し、光DSP処理で生じるレイテンシを90％低減する。\n\n 次世代PCI Expressの光伝送では、シリコンフォトニクス技術を活用した方式や、DSPを活用したVCSELドライバー方式などが検討されている。しかし、これらの方式では消費電力が大きいという課題がある。前者では、外部変調レーザーの消費電力が大きく、後者ではDSPの消費電力が大きい上に、DSPのデジタル処理で遅延が発生することも課題になっている。\n\n 今回、ザインエレクトロニクスは、同社のアナログ技術を発展させることで、光通信DSPを使用せずに、エンドポイントASICからの正確な信号伝送性能を実現した。これにより、光通信線路上の消費電力を大幅に削減するとともに、DSPのデジタル処理で生じる遅延時間を無くし、レイテンシも大きく低減した。\n\n 同社は、今回の新技術について「生成AI（人工知能）の普及により、データセンターの消費電力は飛躍的に増加している。今回実現した光半導体ソリューションにより、データセンターにおける光通信線路の消費電力と遅延を大幅に低減する効果が期待できる。今後、次々世代通信規格PCI Express7.0向けの次世代光半導体チップセットも開発する計画だ」と述べた。\nEE Times Japan,['https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240918-00000024-it_eetimes-000-1-view.jpg?exp=10800'],['https://news.yahoo.co.jp/articles/3eff7f8ad364b3598853525c1d12948479951af7/images/000']
「省エネなAI」に効く？ アナログチップの可能性（EE Times Japan）,https://news.yahoo.co.jp/articles/fa574bc25e58910888a172158a989681d99568b2,https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240918-00000141-it_eetimes-000-1-view.jpg?exp=10800,2024-09-18T21:23:18+09:00,2024-09-18T21:23:18+09:00,EE Times Japan,it_eetimes,EE Times Japan,2235,\n（写真：EE Times Japan）\nAI（人工知能）はさまざまな産業に革命をもたらし、画期的なデータ処理や意思決定、自動化の進歩を実現してきた。しかし、AI、特に機械学習（ML）やディープラーニング（DL）アプリケーションでは膨大な計算が必要となり、エネルギー消費や環境の持続可能性に関する大きな懸念が生じている。\n\n 例えば、AI技術は現在、世界の電力使用量の約7％を消費している。これは、インドの年間電力使用量に相当する。AIが拡大し続ける中、AIハードウェアに対するより持続可能なアプローチを模索することが不可欠である。アナログチップの開発と活用は、有望な手段となる。\n\n AIアプリケーションの急激な成長によって、エネルギー消費量は大幅に増加している。その主な要因は、必要とされる膨大な計算リソースである。現在のAIシステムのバックボーンである従来のデジタルコンピューティングは、特にエネルギーを大量に消費し、二酸化炭素排出量の増加を招いている。AI計算の中核をなすデータセンターは現在、世界の電力の約1％を消費しているが、現在の傾向が続けば、この数字は今後数十年で3％から8％に上昇する可能性がある。\n\n AIが環境に与える影響には、エネルギーの使用だけでなく、電子ハードウェアの製造と廃棄があり、重大な環境被害をもたらす電子廃棄物（e-waste）の要因になっている。大規模データセンターの冷却要件は、水の使用と環境の悪化に拍車を掛けている。こうしたことを考慮すると、エネルギーと資源の消費を削減し子廃棄物を最小限に抑える持続可能なAI 技術の必要性が浮き彫りになってくる。持続可能なAIとは、エネルギー効率の高いハードウェアや、消費電力を抑える最適化されたアルゴリズムの開発などを指す。エネルギーを大きく節約できる可能性を秘めたアナログチップは、こうした課題に対する実行可能な解決策となる。\nIBMやスタートアップが取り組むアナログチップの開発\nIBMは、AIアプリケーション向けアナログチップ開発の最前線に立ち、脳に着想を得た設計でイノベーションを先導してきた。IBMのアナログチップは、アナログ相変化メモリ（PCM）技術を採用し、従来のデジタルチップと比べてエネルギー消費を大きく抑えて動作する。PCM技術は、結晶状態とアモルファス（非晶質）状態の間で材料相を変化させて、高密度ストレージと高速アクセス時間を実現する。これは、効率的なAIデータ処理に不可欠な特性である。IBMの設計では、PCMは人工ニューラルネットワークのシナプス荷重をエミュレートして、エネルギー効率の高い学習と推論プロセスを促進するために採用されている。\n\n IBM以外にも、さまざまなスタートアップや研究機関がAIにおけるアナログチップの可能性を前進させている。米国テキサス州オースティンを拠点とするスタートアップであるMythicは、メモリと計算機能を融合したアナログAIプロセッサを設計した。AIタスクをメモリ内で実行できるため、データ移動を最小限に抑え、エネルギー効率を高めることができる。\n\n 米国カリフォルニア州レッドウッドシティのRain Neuromorphicsは、生物学的ニューラルネットワークを模倣するように設計されたアナログチップを使用したニューロモーフィックコンピューティングに注力している。\n2つの主要課題\nアナログチップは、エネルギー効率に優れ、拡張可能なハードウェアソリューションを提供することで、さまざまなAIアプリケーションを進化させる可能性がある。アナログチップが特に影響を与える可能性がある分野として、エッジコンピューティングや、ニューロモーフィックコンピューティングが挙げられる。さらに、AIの学習と推論に適した性能を本質的に備えている。ニューラルネットワークの計算の中核となる行列乗算を、デジタルチップよりもはるかに効率的に実行できるのだ。そのため、AIの学習と推論で大幅にエネルギーを削減できる可能性がある。その結果、AIモデルの展開を（エネルギー消費量の点で）現実的に加速でき、デジタルチップの搭載／採用に伴う膨大なエネルギー増を抑えることができるだろう。アナログチップは、AI技術の持続可能性と拡張性を実現する上で、自然な選択肢になるわけだ。\n\n ただし課題もある。その一つが、デジタル演算の精度と正確性を実現するアナログコンピューティングアーキテクチャの開発だ。アナログ演算は本質的にノイズやばらつきを受けやすいため、これらの問題はAIモデルの信頼性に影響を与える可能性がある。現在、これらの懸念を軽減し、アナログAIシステムの堅ろう性を強化する技術の開発が進められている。\n\n もう一つの課題は、現在のAIシステムの大部分がデジタルインフラであるということだ。ここにアナログチップを統合するには、ハードウェアとソフトウェアスタックの両方に大幅な変更が必要になる。\n\n これらの課題はあるものの、アナログとデジタルの強みを融合するハイブリッドアーキテクチャの構築に向けた取り組みが進んでいる。省エネのAIソリューションの需要が高まる中、アナログチップは重要な役割を果たすと期待されている。\n\n※米国EE Timesの記事を翻訳、査読しました。\nEE Times Japan,['https://newsatcl-pctr.c.yimg.jp/t/amd-img/20240918-00000141-it_eetimes-000-1-view.jpg?pri=l&w=640&h=334&exp=10800'],['https://news.yahoo.co.jp/articles/fa574bc25e58910888a172158a989681d99568b2/images/000']
