Timing Analyzer report for test_sistema_completo_uart
Thu Jan  9 19:30:42 2025
Quartus Prime Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_50'
 13. Slow 1200mV 85C Model Hold: 'clk_50'
 14. Slow 1200mV 85C Model Recovery: 'clk_50'
 15. Slow 1200mV 85C Model Removal: 'clk_50'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'clk_50'
 24. Slow 1200mV 0C Model Hold: 'clk_50'
 25. Slow 1200mV 0C Model Recovery: 'clk_50'
 26. Slow 1200mV 0C Model Removal: 'clk_50'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'clk_50'
 34. Fast 1200mV 0C Model Hold: 'clk_50'
 35. Fast 1200mV 0C Model Recovery: 'clk_50'
 36. Fast 1200mV 0C Model Removal: 'clk_50'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Recovery Transfers
 47. Removal Transfers
 48. Report TCCS
 49. Report RSKM
 50. Unconstrained Paths Summary
 51. Clock Status Summary
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Unconstrained Input Ports
 55. Unconstrained Output Ports
 56. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; test_sistema_completo_uart                             ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE115F29C7                                          ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.12        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  12.4%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; clk_50     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 122.14 MHz ; 122.14 MHz      ; clk_50     ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+--------+--------+-------------------+
; Clock  ; Slack  ; End Point TNS     ;
+--------+--------+-------------------+
; clk_50 ; -7.187 ; -3701.367         ;
+--------+--------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+--------+-------+-------------------+
; Clock  ; Slack ; End Point TNS     ;
+--------+-------+-------------------+
; clk_50 ; 0.385 ; 0.000             ;
+--------+-------+-------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; clk_50 ; -2.945 ; -1690.290            ;
+--------+--------+----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+--------+-------+----------------------+
; Clock  ; Slack ; End Point TNS        ;
+--------+-------+----------------------+
; clk_50 ; 2.022 ; 0.000                ;
+--------+-------+----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+--------+--------+---------------------------------+
; Clock  ; Slack  ; End Point TNS                   ;
+--------+--------+---------------------------------+
; clk_50 ; -3.000 ; -1209.340                       ;
+--------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_50'                                                                                                                                                                                           ;
+--------+--------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.187 ; coordinador_mod_tes:inst8|state.reset_todo       ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_50       ; clk_50      ; 1.000        ; 0.233      ; 8.458      ;
; -7.139 ; coordinador_mod_tes:inst8|state.reset_todo       ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_address_reg0 ; clk_50       ; clk_50      ; 1.000        ; 0.254      ; 8.431      ;
; -6.940 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_address_reg0 ; clk_50       ; clk_50      ; 1.000        ; 0.254      ; 8.232      ;
; -6.890 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_50       ; clk_50      ; 1.000        ; 0.233      ; 8.161      ;
; -6.835 ; coordinador_mod_tes:inst8|state.reset_todo       ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_datain_reg0  ; clk_50       ; clk_50      ; 1.000        ; 0.260      ; 8.133      ;
; -6.809 ; coordinador_mod_tes:inst8|state.reset_todo       ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0 ; clk_50       ; clk_50      ; 1.000        ; 0.227      ; 8.074      ;
; -6.613 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0 ; clk_50       ; clk_50      ; 1.000        ; 0.227      ; 7.878      ;
; -6.599 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_datain_reg0  ; clk_50       ; clk_50      ; 1.000        ; 0.260      ; 7.897      ;
; -6.470 ; coordinador_mod_tes:inst8|state.reset_todo       ; uart_tx:inst12|data_to_send[0]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.083     ; 7.385      ;
; -6.470 ; coordinador_mod_tes:inst8|state.reset_todo       ; uart_tx:inst12|data_to_send[1]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.083     ; 7.385      ;
; -6.470 ; coordinador_mod_tes:inst8|state.reset_todo       ; uart_tx:inst12|data_to_send[2]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.083     ; 7.385      ;
; -6.470 ; coordinador_mod_tes:inst8|state.reset_todo       ; uart_tx:inst12|data_to_send[3]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.083     ; 7.385      ;
; -6.470 ; coordinador_mod_tes:inst8|state.reset_todo       ; uart_tx:inst12|data_to_send[4]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.083     ; 7.385      ;
; -6.470 ; coordinador_mod_tes:inst8|state.reset_todo       ; uart_tx:inst12|data_to_send[5]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.083     ; 7.385      ;
; -6.426 ; coordinador_mod_tes:inst8|state.reset_todo       ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg       ; clk_50       ; clk_50      ; 1.000        ; 0.227      ; 7.691      ;
; -6.357 ; algo_3_final:inst|reg_anterior[3]                ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.090     ; 7.265      ;
; -6.329 ; algo_3_final:inst|reg_ancho_1[3]                 ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.098     ; 7.229      ;
; -6.243 ; algo_3_final:inst|reg_anterior[2]                ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.090     ; 7.151      ;
; -6.205 ; coordinador_mod_tes:inst8|state.trigger_wait     ; algo_3_final:inst|dir_histograma_int[2]                                                       ; clk_50       ; clk_50      ; 1.000        ; 0.270      ; 7.473      ;
; -6.205 ; coordinador_mod_tes:inst8|state.trigger_wait     ; algo_3_final:inst|dir_histograma_int[1]                                                       ; clk_50       ; clk_50      ; 1.000        ; 0.270      ; 7.473      ;
; -6.205 ; coordinador_mod_tes:inst8|state.trigger_wait     ; algo_3_final:inst|dir_histograma_int[3]                                                       ; clk_50       ; clk_50      ; 1.000        ; 0.270      ; 7.473      ;
; -6.205 ; coordinador_mod_tes:inst8|state.trigger_wait     ; algo_3_final:inst|dir_histograma_int[4]                                                       ; clk_50       ; clk_50      ; 1.000        ; 0.270      ; 7.473      ;
; -6.192 ; algo_3_final:inst|reg_anterior[5]                ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.090     ; 7.100      ;
; -6.189 ; algo_3_final:inst|reg_ancho_1[5]                 ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.098     ; 7.089      ;
; -6.149 ; algo_3_final:inst|reg_anterior[4]                ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.090     ; 7.057      ;
; -6.129 ; algo_3_final:inst|reg_ancho_1[4]                 ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.098     ; 7.029      ;
; -6.122 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; uart_tx:inst12|data_to_send[0]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.083     ; 7.037      ;
; -6.122 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; uart_tx:inst12|data_to_send[1]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.083     ; 7.037      ;
; -6.122 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; uart_tx:inst12|data_to_send[2]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.083     ; 7.037      ;
; -6.122 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; uart_tx:inst12|data_to_send[3]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.083     ; 7.037      ;
; -6.122 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; uart_tx:inst12|data_to_send[4]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.083     ; 7.037      ;
; -6.122 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; uart_tx:inst12|data_to_send[5]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.083     ; 7.037      ;
; -6.114 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg       ; clk_50       ; clk_50      ; 1.000        ; 0.227      ; 7.379      ;
; -6.107 ; algo_3_final:inst|reg_ancho_2[1]                 ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; 0.333      ; 7.438      ;
; -6.087 ; coordinador_mod_tes:inst8|dir_mem_hist_int[5]    ; algo_3_final:inst|dir_histograma_int[2]                                                       ; clk_50       ; clk_50      ; 1.000        ; 0.270      ; 7.355      ;
; -6.087 ; coordinador_mod_tes:inst8|dir_mem_hist_int[5]    ; algo_3_final:inst|dir_histograma_int[1]                                                       ; clk_50       ; clk_50      ; 1.000        ; 0.270      ; 7.355      ;
; -6.087 ; coordinador_mod_tes:inst8|dir_mem_hist_int[5]    ; algo_3_final:inst|dir_histograma_int[3]                                                       ; clk_50       ; clk_50      ; 1.000        ; 0.270      ; 7.355      ;
; -6.087 ; coordinador_mod_tes:inst8|dir_mem_hist_int[5]    ; algo_3_final:inst|dir_histograma_int[4]                                                       ; clk_50       ; clk_50      ; 1.000        ; 0.270      ; 7.355      ;
; -6.050 ; coordinador_mod_tes:inst8|state.reset_todo       ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_we_reg       ; clk_50       ; clk_50      ; 1.000        ; 0.254      ; 7.342      ;
; -6.036 ; algo_3_final:inst|reg_ancho_1[6]                 ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.098     ; 6.936      ;
; -6.010 ; algo_3_final:inst|reg_ancho_1[7]                 ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.097     ; 6.911      ;
; -5.987 ; algo_3_final:inst|reg_ancho_3[1]                 ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; 0.340      ; 7.325      ;
; -5.982 ; algo_3_final:inst|reg_anterior[6]                ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.090     ; 6.890      ;
; -5.978 ; coordinador_mod_tes:inst8|dir_mem_hist_int[6]    ; algo_3_final:inst|dir_histograma_int[2]                                                       ; clk_50       ; clk_50      ; 1.000        ; 0.270      ; 7.246      ;
; -5.978 ; coordinador_mod_tes:inst8|dir_mem_hist_int[6]    ; algo_3_final:inst|dir_histograma_int[1]                                                       ; clk_50       ; clk_50      ; 1.000        ; 0.270      ; 7.246      ;
; -5.978 ; coordinador_mod_tes:inst8|dir_mem_hist_int[6]    ; algo_3_final:inst|dir_histograma_int[3]                                                       ; clk_50       ; clk_50      ; 1.000        ; 0.270      ; 7.246      ;
; -5.978 ; coordinador_mod_tes:inst8|dir_mem_hist_int[6]    ; algo_3_final:inst|dir_histograma_int[4]                                                       ; clk_50       ; clk_50      ; 1.000        ; 0.270      ; 7.246      ;
; -5.969 ; coordinador_mod_tes:inst8|state.reset_todo       ; uart_tx:inst12|fsm_state.FSM_IDLE                                                             ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 6.878      ;
; -5.944 ; algo_3_final:inst|reg_anterior[0]                ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; 0.340      ; 7.282      ;
; -5.908 ; algo_3_final:inst|indice_histograma[1]           ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_datain_reg0  ; clk_50       ; clk_50      ; 1.000        ; -0.112     ; 6.834      ;
; -5.902 ; algo_3_final:inst|reg_anterior[1]                ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; 0.340      ; 7.240      ;
; -5.883 ; algo_3_final:inst|reg_ancho_3[0]                 ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; 0.340      ; 7.221      ;
; -5.881 ; algo_3_final:inst|reg_anterior[3]                ; algo_3_final:inst|data_a_escribir[7]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.512     ; 6.367      ;
; -5.874 ; algo_3_final:inst|indice_histograma[0]           ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_datain_reg0  ; clk_50       ; clk_50      ; 1.000        ; -0.112     ; 6.800      ;
; -5.853 ; algo_3_final:inst|reg_ancho_1[3]                 ; algo_3_final:inst|data_a_escribir[7]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.520     ; 6.331      ;
; -5.852 ; algo_3_final:inst|pix_count_int[1]               ; algo_3_final:inst|data_a_escribir[7]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.498     ; 6.352      ;
; -5.846 ; algo_3_final:inst|reg_ancho_2[0]                 ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; 0.333      ; 7.177      ;
; -5.845 ; algo_3_final:inst|pix_count_int[4]               ; algo_3_final:inst|data_a_escribir[7]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.498     ; 6.345      ;
; -5.817 ; algo_3_final:inst|reg_ancho_1[1]                 ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; 0.333      ; 7.148      ;
; -5.817 ; algo_3_final:inst|reg_ancho_1[0]                 ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; 0.333      ; 7.148      ;
; -5.799 ; algo_3_final:inst|pix_count_int[1]               ; algo_3_final:inst|dir_histograma_int[2]                                                       ; clk_50       ; clk_50      ; 1.000        ; -0.131     ; 6.666      ;
; -5.799 ; algo_3_final:inst|pix_count_int[1]               ; algo_3_final:inst|dir_histograma_int[1]                                                       ; clk_50       ; clk_50      ; 1.000        ; -0.131     ; 6.666      ;
; -5.799 ; algo_3_final:inst|pix_count_int[1]               ; algo_3_final:inst|dir_histograma_int[3]                                                       ; clk_50       ; clk_50      ; 1.000        ; -0.131     ; 6.666      ;
; -5.799 ; algo_3_final:inst|pix_count_int[1]               ; algo_3_final:inst|dir_histograma_int[4]                                                       ; clk_50       ; clk_50      ; 1.000        ; -0.131     ; 6.666      ;
; -5.794 ; algo_3_final:inst|reg_ancho_2[3]                 ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; 0.333      ; 7.125      ;
; -5.792 ; algo_3_final:inst|pix_count_int[4]               ; algo_3_final:inst|dir_histograma_int[2]                                                       ; clk_50       ; clk_50      ; 1.000        ; -0.131     ; 6.659      ;
; -5.792 ; algo_3_final:inst|pix_count_int[4]               ; algo_3_final:inst|dir_histograma_int[1]                                                       ; clk_50       ; clk_50      ; 1.000        ; -0.131     ; 6.659      ;
; -5.792 ; algo_3_final:inst|pix_count_int[4]               ; algo_3_final:inst|dir_histograma_int[3]                                                       ; clk_50       ; clk_50      ; 1.000        ; -0.131     ; 6.659      ;
; -5.792 ; algo_3_final:inst|pix_count_int[4]               ; algo_3_final:inst|dir_histograma_int[4]                                                       ; clk_50       ; clk_50      ; 1.000        ; -0.131     ; 6.659      ;
; -5.767 ; algo_3_final:inst|reg_anterior[2]                ; algo_3_final:inst|data_a_escribir[7]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.512     ; 6.253      ;
; -5.746 ; algo_3_final:inst|reg_ancho_3[2]                 ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; 0.340      ; 7.084      ;
; -5.741 ; coordinador_mod_tes:inst8|state.trigger_wait     ; algo_3_final:inst|dir_histograma_int[0]                                                       ; clk_50       ; clk_50      ; 1.000        ; 0.270      ; 7.009      ;
; -5.741 ; coordinador_mod_tes:inst8|state.trigger_wait     ; algo_3_final:inst|dir_histograma_int[5]                                                       ; clk_50       ; clk_50      ; 1.000        ; 0.270      ; 7.009      ;
; -5.741 ; coordinador_mod_tes:inst8|state.trigger_wait     ; algo_3_final:inst|dir_histograma_int[6]                                                       ; clk_50       ; clk_50      ; 1.000        ; 0.270      ; 7.009      ;
; -5.741 ; coordinador_mod_tes:inst8|state.trigger_wait     ; algo_3_final:inst|dir_histograma_int[7]                                                       ; clk_50       ; clk_50      ; 1.000        ; 0.270      ; 7.009      ;
; -5.741 ; coordinador_mod_tes:inst8|state.trigger_wait     ; algo_3_final:inst|dir_histograma_int[8]                                                       ; clk_50       ; clk_50      ; 1.000        ; 0.270      ; 7.009      ;
; -5.741 ; coordinador_mod_tes:inst8|state.trigger_wait     ; algo_3_final:inst|dir_histograma_int[9]                                                       ; clk_50       ; clk_50      ; 1.000        ; 0.270      ; 7.009      ;
; -5.738 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_we_reg       ; clk_50       ; clk_50      ; 1.000        ; 0.254      ; 7.030      ;
; -5.716 ; algo_3_final:inst|reg_anterior[5]                ; algo_3_final:inst|data_a_escribir[7]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.512     ; 6.202      ;
; -5.713 ; algo_3_final:inst|reg_ancho_1[5]                 ; algo_3_final:inst|data_a_escribir[7]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.520     ; 6.191      ;
; -5.709 ; algo_3_final:inst|reg_ancho_2[2]                 ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; 0.333      ; 7.040      ;
; -5.696 ; algo_3_final:inst|reg_anterior[3]                ; algo_3_final:inst|data_a_escribir[10]                                                         ; clk_50       ; clk_50      ; 1.000        ; -0.123     ; 6.571      ;
; -5.691 ; algo_3_final:inst|reg_ancho_1[2]                 ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; 0.333      ; 7.022      ;
; -5.681 ; coordinador_mod_tes:inst8|state.reset_todo       ; uart_tx:inst12|data_to_send[7]                                                                ; clk_50       ; clk_50      ; 1.000        ; 0.334      ; 7.013      ;
; -5.673 ; algo_3_final:inst|reg_anterior[4]                ; algo_3_final:inst|data_a_escribir[7]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.512     ; 6.159      ;
; -5.668 ; algo_3_final:inst|reg_ancho_1[3]                 ; algo_3_final:inst|data_a_escribir[10]                                                         ; clk_50       ; clk_50      ; 1.000        ; -0.131     ; 6.535      ;
; -5.660 ; algo_3_final:inst|reg_ancho_2[5]                 ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; 0.333      ; 6.991      ;
; -5.653 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|histogram[5][13]                                                            ; clk_50       ; clk_50      ; 1.000        ; 0.350      ; 7.001      ;
; -5.653 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|histogram[5][12]                                                            ; clk_50       ; clk_50      ; 1.000        ; 0.350      ; 7.001      ;
; -5.653 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|histogram[5][11]                                                            ; clk_50       ; clk_50      ; 1.000        ; 0.350      ; 7.001      ;
; -5.653 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|histogram[5][10]                                                            ; clk_50       ; clk_50      ; 1.000        ; 0.350      ; 7.001      ;
; -5.653 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|histogram[5][9]                                                             ; clk_50       ; clk_50      ; 1.000        ; 0.350      ; 7.001      ;
; -5.653 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|histogram[5][8]                                                             ; clk_50       ; clk_50      ; 1.000        ; 0.350      ; 7.001      ;
; -5.653 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|histogram[5][7]                                                             ; clk_50       ; clk_50      ; 1.000        ; 0.350      ; 7.001      ;
; -5.653 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|histogram[5][6]                                                             ; clk_50       ; clk_50      ; 1.000        ; 0.350      ; 7.001      ;
; -5.653 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|histogram[5][5]                                                             ; clk_50       ; clk_50      ; 1.000        ; 0.350      ; 7.001      ;
; -5.653 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|histogram[5][4]                                                             ; clk_50       ; clk_50      ; 1.000        ; 0.350      ; 7.001      ;
; -5.653 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|histogram[5][3]                                                             ; clk_50       ; clk_50      ; 1.000        ; 0.350      ; 7.001      ;
; -5.653 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|histogram[5][2]                                                             ; clk_50       ; clk_50      ; 1.000        ; 0.350      ; 7.001      ;
; -5.653 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|histogram[5][1]                                                             ; clk_50       ; clk_50      ; 1.000        ; 0.350      ; 7.001      ;
+--------+--------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_50'                                                                                                                                                    ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.385 ; coordinador_mod_tes:inst8|state.esp_fin_escritura   ; coordinador_mod_tes:inst8|state.esp_fin_escritura   ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; coordinador_mod_tes:inst8|state.esp_borrado_1       ; coordinador_mod_tes:inst8|state.esp_borrado_1       ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; uart_tx:inst12|data_to_send[7]                      ; uart_tx:inst12|data_to_send[7]                      ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; algo_3_final:inst|histogram[5][0]                   ; algo_3_final:inst|histogram[5][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; algo_3_final:inst|histogram[3][0]                   ; algo_3_final:inst|histogram[3][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; algo_3_final:inst|histogram[14][0]                  ; algo_3_final:inst|histogram[14][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; algo_3_final:inst|histogram[13][0]                  ; algo_3_final:inst|histogram[13][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; algo_3_final:inst|histogram[12][0]                  ; algo_3_final:inst|histogram[12][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; algo_3_final:inst|histogram[29][0]                  ; algo_3_final:inst|histogram[29][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; algo_3_final:inst|state.lectura_anterior            ; algo_3_final:inst|state.lectura_anterior            ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 0.669      ;
; 0.385 ; algo_3_final:inst|indice[0]                         ; algo_3_final:inst|indice[0]                         ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 0.669      ;
; 0.386 ; algo_3_final:inst|histogram[7][0]                   ; algo_3_final:inst|histogram[7][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; algo_3_final:inst|histogram[8][0]                   ; algo_3_final:inst|histogram[8][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; algo_3_final:inst|histogram[11][0]                  ; algo_3_final:inst|histogram[11][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; algo_3_final:inst|histogram[15][0]                  ; algo_3_final:inst|histogram[15][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; algo_3_final:inst|histogram[16][0]                  ; algo_3_final:inst|histogram[16][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; algo_3_final:inst|histogram[24][0]                  ; algo_3_final:inst|histogram[24][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; algo_3_final:inst|histogram[28][0]                  ; algo_3_final:inst|histogram[28][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; algo_3_final:inst|histogram[30][0]                  ; algo_3_final:inst|histogram[30][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; algo_3_final:inst|histogram[18][0]                  ; algo_3_final:inst|histogram[18][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; algo_3_final:inst|histogram[22][0]                  ; algo_3_final:inst|histogram[22][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; algo_3_final:inst|histogram[17][0]                  ; algo_3_final:inst|histogram[17][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; algo_3_final:inst|histogram[21][0]                  ; algo_3_final:inst|histogram[21][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; algo_3_final:inst|state.lectura_ancho_2             ; algo_3_final:inst|state.lectura_ancho_2             ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; algo_3_final:inst|state.lectura_ancho_1             ; algo_3_final:inst|state.lectura_ancho_1             ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; algo_3_final:inst|state.lectura_ancho_3             ; algo_3_final:inst|state.lectura_ancho_3             ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; algo_3_final:inst|ignorar_anterior                  ; algo_3_final:inst|ignorar_anterior                  ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; algo_3_final:inst|ignorar_ancho_1                   ; algo_3_final:inst|ignorar_ancho_1                   ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; algo_3_final:inst|eventos[0]                        ; algo_3_final:inst|eventos[0]                        ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; algo_3_final:inst|state.lectura_cantidad_energia    ; algo_3_final:inst|state.lectura_cantidad_energia    ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; algo_3_final:inst|state.fin_escritura_histograma    ; algo_3_final:inst|state.fin_escritura_histograma    ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.669      ;
; 0.386 ; algo_3_final:inst|data_a_escribir[0]                ; algo_3_final:inst|data_a_escribir[0]                ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.669      ;
; 0.387 ; algo_3_final:inst|histogram[6][0]                   ; algo_3_final:inst|histogram[6][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.096      ; 0.669      ;
; 0.387 ; algo_3_final:inst|histogram[1][0]                   ; algo_3_final:inst|histogram[1][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.096      ; 0.669      ;
; 0.387 ; algo_3_final:inst|histogram[32][0]                  ; algo_3_final:inst|histogram[32][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.096      ; 0.669      ;
; 0.387 ; algo_3_final:inst|histogram[27][0]                  ; algo_3_final:inst|histogram[27][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.096      ; 0.669      ;
; 0.387 ; algo_3_final:inst|histogram[20][0]                  ; algo_3_final:inst|histogram[20][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.096      ; 0.669      ;
; 0.387 ; algo_3_final:inst|histogram[26][0]                  ; algo_3_final:inst|histogram[26][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.096      ; 0.669      ;
; 0.387 ; algo_3_final:inst|histogram[25][0]                  ; algo_3_final:inst|histogram[25][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.096      ; 0.669      ;
; 0.388 ; algo_3_final:inst|histogram[4][0]                   ; algo_3_final:inst|histogram[4][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.095      ; 0.669      ;
; 0.388 ; algo_3_final:inst|histogram[10][0]                  ; algo_3_final:inst|histogram[10][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.095      ; 0.669      ;
; 0.388 ; algo_3_final:inst|histogram[9][0]                   ; algo_3_final:inst|histogram[9][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.095      ; 0.669      ;
; 0.388 ; algo_3_final:inst|histogram[31][0]                  ; algo_3_final:inst|histogram[31][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.095      ; 0.669      ;
; 0.388 ; algo_3_final:inst|histogram[19][0]                  ; algo_3_final:inst|histogram[19][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.095      ; 0.669      ;
; 0.388 ; algo_3_final:inst|histogram[23][0]                  ; algo_3_final:inst|histogram[23][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.095      ; 0.669      ;
; 0.389 ; algo_3_final:inst|histogram[2][0]                   ; algo_3_final:inst|histogram[2][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.094      ; 0.669      ;
; 0.392 ; algo_3_final:inst|pix_count_int[0]                  ; algo_3_final:inst|pix_count_int[0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.096      ; 0.674      ;
; 0.402 ; coordinador_mod_tes:inst8|state.envio_uart_2        ; coordinador_mod_tes:inst8|state.envio_uart_2        ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; coordinador_mod_tes:inst8|img[1]                    ; coordinador_mod_tes:inst8|img[1]                    ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; UART_RX:inst11|r_RX_DV                              ; UART_RX:inst11|r_RX_DV                              ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; UART_RX:inst11|r_Bit_Index[2]                       ; UART_RX:inst11|r_Bit_Index[2]                       ; clk_50       ; clk_50      ; 0.000        ; 0.081      ; 0.669      ;
; 0.403 ; ack_sender:inst14|uart_byte[0]                      ; ack_sender:inst14|uart_byte[0]                      ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:inst12|fsm_state.FSM_STOP                   ; uart_tx:inst12|fsm_state.FSM_STOP                   ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:inst12|bit_counter[3]                       ; uart_tx:inst12|bit_counter[3]                       ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:inst12|bit_counter[1]                       ; uart_tx:inst12|bit_counter[1]                       ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:inst12|bit_counter[2]                       ; uart_tx:inst12|bit_counter[2]                       ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:inst12|bit_counter[0]                       ; uart_tx:inst12|bit_counter[0]                       ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:inst12|fsm_state.FSM_SEND                   ; uart_tx:inst12|fsm_state.FSM_SEND                   ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_tx:inst12|fsm_state.FSM_START                  ; uart_tx:inst12|fsm_state.FSM_START                  ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; ack_sender:inst14|state.SEND                        ; ack_sender:inst14|state.SEND                        ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; ack_sender:inst14|state.WAIT_BUSY                   ; ack_sender:inst14|state.WAIT_BUSY                   ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; ack_sender:inst14|tx_enable                         ; ack_sender:inst14|tx_enable                         ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; algo_3_final:inst|state.end_histograma              ; algo_3_final:inst|state.end_histograma              ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; algo_3_final:inst|state.lectura_memorias_histograma ; algo_3_final:inst|state.lectura_memorias_histograma ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; algo_3_final:inst|dir_mem_3[0]                      ; algo_3_final:inst|dir_mem_3[0]                      ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_algo_nuevo:inst10|state                        ; uart_algo_nuevo:inst10|state                        ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst11|r_RX_Byte[5]                         ; UART_RX:inst11|r_RX_Byte[5]                         ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst11|r_RX_Byte[7]                         ; UART_RX:inst11|r_RX_Byte[7]                         ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst11|r_RX_Byte[6]                         ; UART_RX:inst11|r_RX_Byte[6]                         ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst11|r_RX_Byte[0]                         ; UART_RX:inst11|r_RX_Byte[0]                         ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst11|r_RX_Byte[4]                         ; UART_RX:inst11|r_RX_Byte[4]                         ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst11|r_RX_Byte[3]                         ; UART_RX:inst11|r_RX_Byte[3]                         ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst11|r_RX_Byte[1]                         ; UART_RX:inst11|r_RX_Byte[1]                         ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst11|r_RX_Byte[2]                         ; UART_RX:inst11|r_RX_Byte[2]                         ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst11|r_SM_Main.s_RX_Stop_Bit              ; UART_RX:inst11|r_SM_Main.s_RX_Stop_Bit              ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst11|r_SM_Main.s_RX_Data_Bits             ; UART_RX:inst11|r_SM_Main.s_RX_Data_Bits             ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst11|r_Bit_Index[0]                       ; UART_RX:inst11|r_Bit_Index[0]                       ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst11|r_Bit_Index[1]                       ; UART_RX:inst11|r_Bit_Index[1]                       ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst11|r_SM_Main.s_Idle                     ; UART_RX:inst11|r_SM_Main.s_Idle                     ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; UART_RX:inst11|r_SM_Main.s_RX_Start_Bit             ; UART_RX:inst11|r_SM_Main.s_RX_Start_Bit             ; clk_50       ; clk_50      ; 0.000        ; 0.080      ; 0.669      ;
; 0.404 ; coordinador_mod_tes:inst8|state.envio_uart_4        ; coordinador_mod_tes:inst8|state.envio_uart_4        ; clk_50       ; clk_50      ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; algo_3_final:inst|state.escritura_erase_2           ; algo_3_final:inst|state.erase                       ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 0.688      ;
; 0.405 ; coordinador_mod_tes:inst8|flag_esp_fin_histograma   ; coordinador_mod_tes:inst8|flag_esp_fin_histograma   ; clk_50       ; clk_50      ; 0.000        ; 0.078      ; 0.669      ;
; 0.410 ; algo_3_final:inst|pix_count_int[20]                 ; algo_3_final:inst|pix_count_int[20]                 ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 0.694      ;
; 0.411 ; algo_3_final:inst|histogram[8][13]                  ; algo_3_final:inst|histogram[8][13]                  ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.694      ;
; 0.411 ; algo_3_final:inst|histogram[13][13]                 ; algo_3_final:inst|histogram[13][13]                 ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.694      ;
; 0.424 ; algo_3_final:inst|histogram[11][13]                 ; algo_3_final:inst|histogram[11][13]                 ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 0.708      ;
; 0.424 ; algo_3_final:inst|histogram[3][13]                  ; algo_3_final:inst|histogram[3][13]                  ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 0.708      ;
; 0.424 ; algo_3_final:inst|histogram[15][13]                 ; algo_3_final:inst|histogram[15][13]                 ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 0.708      ;
; 0.424 ; algo_3_final:inst|histogram[28][13]                 ; algo_3_final:inst|histogram[28][13]                 ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 0.708      ;
; 0.424 ; algo_3_final:inst|histogram[26][13]                 ; algo_3_final:inst|histogram[26][13]                 ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 0.708      ;
; 0.424 ; algo_3_final:inst|histogram[18][13]                 ; algo_3_final:inst|histogram[18][13]                 ; clk_50       ; clk_50      ; 0.000        ; 0.098      ; 0.708      ;
; 0.425 ; algo_3_final:inst|histogram[4][13]                  ; algo_3_final:inst|histogram[4][13]                  ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.708      ;
; 0.425 ; algo_3_final:inst|histogram[6][13]                  ; algo_3_final:inst|histogram[6][13]                  ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.708      ;
; 0.425 ; algo_3_final:inst|histogram[9][13]                  ; algo_3_final:inst|histogram[9][13]                  ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.708      ;
; 0.425 ; algo_3_final:inst|histogram[12][13]                 ; algo_3_final:inst|histogram[12][13]                 ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.708      ;
; 0.425 ; algo_3_final:inst|histogram[21][13]                 ; algo_3_final:inst|histogram[21][13]                 ; clk_50       ; clk_50      ; 0.000        ; 0.097      ; 0.708      ;
; 0.426 ; algo_3_final:inst|histogram[31][13]                 ; algo_3_final:inst|histogram[31][13]                 ; clk_50       ; clk_50      ; 0.000        ; 0.096      ; 0.708      ;
; 0.426 ; algo_3_final:inst|histogram[19][13]                 ; algo_3_final:inst|histogram[19][13]                 ; clk_50       ; clk_50      ; 0.000        ; 0.096      ; 0.708      ;
; 0.426 ; algo_3_final:inst|histogram[23][13]                 ; algo_3_final:inst|histogram[23][13]                 ; clk_50       ; clk_50      ; 0.000        ; 0.096      ; 0.708      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk_50'                                                                                                                                              ;
+--------+--------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.945 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.dir_ancho_1                 ; clk_50       ; clk_50      ; 1.000        ; -0.099     ; 3.844      ;
; -2.943 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.end_histograma              ; clk_50       ; clk_50      ; 1.000        ; -0.105     ; 3.836      ;
; -2.943 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.lectura_memorias_histograma ; clk_50       ; clk_50      ; 1.000        ; -0.105     ; 3.836      ;
; -2.943 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[0]                        ; clk_50       ; clk_50      ; 1.000        ; -0.105     ; 3.836      ;
; -2.943 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[10]                       ; clk_50       ; clk_50      ; 1.000        ; -0.105     ; 3.836      ;
; -2.943 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[3]                        ; clk_50       ; clk_50      ; 1.000        ; -0.105     ; 3.836      ;
; -2.943 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[1]                        ; clk_50       ; clk_50      ; 1.000        ; -0.105     ; 3.836      ;
; -2.943 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[2]                        ; clk_50       ; clk_50      ; 1.000        ; -0.105     ; 3.836      ;
; -2.943 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[4]                        ; clk_50       ; clk_50      ; 1.000        ; -0.105     ; 3.836      ;
; -2.943 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[5]                        ; clk_50       ; clk_50      ; 1.000        ; -0.105     ; 3.836      ;
; -2.943 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[6]                        ; clk_50       ; clk_50      ; 1.000        ; -0.105     ; 3.836      ;
; -2.943 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[8]                        ; clk_50       ; clk_50      ; 1.000        ; -0.105     ; 3.836      ;
; -2.943 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[7]                        ; clk_50       ; clk_50      ; 1.000        ; -0.105     ; 3.836      ;
; -2.943 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[9]                        ; clk_50       ; clk_50      ; 1.000        ; -0.105     ; 3.836      ;
; -2.931 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.dir_ancho_1                 ; clk_50       ; clk_50      ; 1.000        ; -0.099     ; 3.830      ;
; -2.930 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.end_histograma              ; clk_50       ; clk_50      ; 1.000        ; -0.105     ; 3.823      ;
; -2.930 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.lectura_memorias_histograma ; clk_50       ; clk_50      ; 1.000        ; -0.105     ; 3.823      ;
; -2.930 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[0]                        ; clk_50       ; clk_50      ; 1.000        ; -0.105     ; 3.823      ;
; -2.930 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[10]                       ; clk_50       ; clk_50      ; 1.000        ; -0.105     ; 3.823      ;
; -2.930 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[3]                        ; clk_50       ; clk_50      ; 1.000        ; -0.105     ; 3.823      ;
; -2.930 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[1]                        ; clk_50       ; clk_50      ; 1.000        ; -0.105     ; 3.823      ;
; -2.930 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[2]                        ; clk_50       ; clk_50      ; 1.000        ; -0.105     ; 3.823      ;
; -2.930 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[4]                        ; clk_50       ; clk_50      ; 1.000        ; -0.105     ; 3.823      ;
; -2.930 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[5]                        ; clk_50       ; clk_50      ; 1.000        ; -0.105     ; 3.823      ;
; -2.930 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[6]                        ; clk_50       ; clk_50      ; 1.000        ; -0.105     ; 3.823      ;
; -2.930 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[8]                        ; clk_50       ; clk_50      ; 1.000        ; -0.105     ; 3.823      ;
; -2.930 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[7]                        ; clk_50       ; clk_50      ; 1.000        ; -0.105     ; 3.823      ;
; -2.930 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[9]                        ; clk_50       ; clk_50      ; 1.000        ; -0.105     ; 3.823      ;
; -2.689 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[8]                   ; clk_50       ; clk_50      ; 1.000        ; 0.226      ; 3.837      ;
; -2.689 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[9]                   ; clk_50       ; clk_50      ; 1.000        ; 0.226      ; 3.837      ;
; -2.689 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[10]                  ; clk_50       ; clk_50      ; 1.000        ; 0.226      ; 3.837      ;
; -2.689 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[12]                  ; clk_50       ; clk_50      ; 1.000        ; 0.226      ; 3.837      ;
; -2.666 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[22][0]                  ; clk_50       ; clk_50      ; 1.000        ; 0.271      ; 3.935      ;
; -2.666 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[18][0]                  ; clk_50       ; clk_50      ; 1.000        ; 0.272      ; 3.936      ;
; -2.665 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[20][0]                  ; clk_50       ; clk_50      ; 1.000        ; 0.257      ; 3.920      ;
; -2.665 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[6][0]                   ; clk_50       ; clk_50      ; 1.000        ; 0.248      ; 3.911      ;
; -2.664 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[26][0]                  ; clk_50       ; clk_50      ; 1.000        ; 0.276      ; 3.938      ;
; -2.664 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[9][0]                   ; clk_50       ; clk_50      ; 1.000        ; 0.253      ; 3.915      ;
; -2.664 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[10][0]                  ; clk_50       ; clk_50      ; 1.000        ; 0.253      ; 3.915      ;
; -2.664 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[4][0]                   ; clk_50       ; clk_50      ; 1.000        ; 0.251      ; 3.913      ;
; -2.657 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[23][0]                  ; clk_50       ; clk_50      ; 1.000        ; 0.230      ; 3.885      ;
; -2.657 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[19][0]                  ; clk_50       ; clk_50      ; 1.000        ; 0.228      ; 3.883      ;
; -2.657 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[31][0]                  ; clk_50       ; clk_50      ; 1.000        ; 0.247      ; 3.902      ;
; -2.656 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[2][0]                   ; clk_50       ; clk_50      ; 1.000        ; 0.224      ; 3.878      ;
; -2.649 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[30][0]                  ; clk_50       ; clk_50      ; 1.000        ; 0.281      ; 3.928      ;
; -2.648 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[25][0]                  ; clk_50       ; clk_50      ; 1.000        ; 0.267      ; 3.913      ;
; -2.642 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[8][0]                   ; clk_50       ; clk_50      ; 1.000        ; 0.269      ; 3.909      ;
; -2.642 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[8][1]                   ; clk_50       ; clk_50      ; 1.000        ; 0.267      ; 3.907      ;
; -2.642 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[8][2]                   ; clk_50       ; clk_50      ; 1.000        ; 0.267      ; 3.907      ;
; -2.642 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[8][3]                   ; clk_50       ; clk_50      ; 1.000        ; 0.267      ; 3.907      ;
; -2.642 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[8][4]                   ; clk_50       ; clk_50      ; 1.000        ; 0.267      ; 3.907      ;
; -2.642 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[8][5]                   ; clk_50       ; clk_50      ; 1.000        ; 0.267      ; 3.907      ;
; -2.642 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[8][6]                   ; clk_50       ; clk_50      ; 1.000        ; 0.267      ; 3.907      ;
; -2.642 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[8][7]                   ; clk_50       ; clk_50      ; 1.000        ; 0.267      ; 3.907      ;
; -2.642 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[8][8]                   ; clk_50       ; clk_50      ; 1.000        ; 0.267      ; 3.907      ;
; -2.642 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[8][9]                   ; clk_50       ; clk_50      ; 1.000        ; 0.267      ; 3.907      ;
; -2.642 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[8][10]                  ; clk_50       ; clk_50      ; 1.000        ; 0.267      ; 3.907      ;
; -2.642 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[8][11]                  ; clk_50       ; clk_50      ; 1.000        ; 0.267      ; 3.907      ;
; -2.642 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[8][12]                  ; clk_50       ; clk_50      ; 1.000        ; 0.267      ; 3.907      ;
; -2.642 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[8][13]                  ; clk_50       ; clk_50      ; 1.000        ; 0.267      ; 3.907      ;
; -2.641 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[28][0]                  ; clk_50       ; clk_50      ; 1.000        ; 0.278      ; 3.917      ;
; -2.641 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[24][0]                  ; clk_50       ; clk_50      ; 1.000        ; 0.278      ; 3.917      ;
; -2.640 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[21][1]                  ; clk_50       ; clk_50      ; 1.000        ; 0.278      ; 3.916      ;
; -2.640 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[21][2]                  ; clk_50       ; clk_50      ; 1.000        ; 0.278      ; 3.916      ;
; -2.640 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[21][3]                  ; clk_50       ; clk_50      ; 1.000        ; 0.278      ; 3.916      ;
; -2.640 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[21][4]                  ; clk_50       ; clk_50      ; 1.000        ; 0.278      ; 3.916      ;
; -2.640 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[21][5]                  ; clk_50       ; clk_50      ; 1.000        ; 0.278      ; 3.916      ;
; -2.640 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[21][6]                  ; clk_50       ; clk_50      ; 1.000        ; 0.278      ; 3.916      ;
; -2.640 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[21][7]                  ; clk_50       ; clk_50      ; 1.000        ; 0.278      ; 3.916      ;
; -2.640 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[21][8]                  ; clk_50       ; clk_50      ; 1.000        ; 0.278      ; 3.916      ;
; -2.640 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[21][9]                  ; clk_50       ; clk_50      ; 1.000        ; 0.278      ; 3.916      ;
; -2.640 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[21][10]                 ; clk_50       ; clk_50      ; 1.000        ; 0.278      ; 3.916      ;
; -2.640 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[21][11]                 ; clk_50       ; clk_50      ; 1.000        ; 0.278      ; 3.916      ;
; -2.640 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[21][12]                 ; clk_50       ; clk_50      ; 1.000        ; 0.278      ; 3.916      ;
; -2.640 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[21][13]                 ; clk_50       ; clk_50      ; 1.000        ; 0.278      ; 3.916      ;
; -2.640 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[16][1]                  ; clk_50       ; clk_50      ; 1.000        ; 0.287      ; 3.925      ;
; -2.640 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[16][2]                  ; clk_50       ; clk_50      ; 1.000        ; 0.287      ; 3.925      ;
; -2.640 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[16][3]                  ; clk_50       ; clk_50      ; 1.000        ; 0.287      ; 3.925      ;
; -2.640 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[16][4]                  ; clk_50       ; clk_50      ; 1.000        ; 0.287      ; 3.925      ;
; -2.640 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[16][5]                  ; clk_50       ; clk_50      ; 1.000        ; 0.287      ; 3.925      ;
; -2.640 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[16][6]                  ; clk_50       ; clk_50      ; 1.000        ; 0.287      ; 3.925      ;
; -2.640 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[16][7]                  ; clk_50       ; clk_50      ; 1.000        ; 0.287      ; 3.925      ;
; -2.640 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[16][8]                  ; clk_50       ; clk_50      ; 1.000        ; 0.287      ; 3.925      ;
; -2.640 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[16][9]                  ; clk_50       ; clk_50      ; 1.000        ; 0.287      ; 3.925      ;
; -2.640 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[16][10]                 ; clk_50       ; clk_50      ; 1.000        ; 0.287      ; 3.925      ;
; -2.640 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[16][11]                 ; clk_50       ; clk_50      ; 1.000        ; 0.287      ; 3.925      ;
; -2.640 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[16][12]                 ; clk_50       ; clk_50      ; 1.000        ; 0.287      ; 3.925      ;
; -2.640 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[16][13]                 ; clk_50       ; clk_50      ; 1.000        ; 0.287      ; 3.925      ;
; -2.640 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[10][1]                  ; clk_50       ; clk_50      ; 1.000        ; 0.267      ; 3.905      ;
; -2.640 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[10][2]                  ; clk_50       ; clk_50      ; 1.000        ; 0.267      ; 3.905      ;
; -2.640 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[10][3]                  ; clk_50       ; clk_50      ; 1.000        ; 0.267      ; 3.905      ;
; -2.640 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[10][4]                  ; clk_50       ; clk_50      ; 1.000        ; 0.267      ; 3.905      ;
; -2.640 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[10][5]                  ; clk_50       ; clk_50      ; 1.000        ; 0.267      ; 3.905      ;
; -2.640 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[10][6]                  ; clk_50       ; clk_50      ; 1.000        ; 0.267      ; 3.905      ;
; -2.640 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[10][7]                  ; clk_50       ; clk_50      ; 1.000        ; 0.267      ; 3.905      ;
; -2.640 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[10][8]                  ; clk_50       ; clk_50      ; 1.000        ; 0.267      ; 3.905      ;
; -2.640 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[10][9]                  ; clk_50       ; clk_50      ; 1.000        ; 0.267      ; 3.905      ;
; -2.640 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[10][10]                 ; clk_50       ; clk_50      ; 1.000        ; 0.267      ; 3.905      ;
; -2.640 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[10][11]                 ; clk_50       ; clk_50      ; 1.000        ; 0.267      ; 3.905      ;
; -2.640 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[10][12]                 ; clk_50       ; clk_50      ; 1.000        ; 0.267      ; 3.905      ;
+--------+--------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk_50'                                                                                                                             ;
+-------+--------------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.022 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_1[6]   ; clk_50       ; clk_50      ; 0.000        ; 0.504      ; 2.712      ;
; 2.022 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_1[5]   ; clk_50       ; clk_50      ; 0.000        ; 0.504      ; 2.712      ;
; 2.022 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_1[4]   ; clk_50       ; clk_50      ; 0.000        ; 0.504      ; 2.712      ;
; 2.022 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_1[3]   ; clk_50       ; clk_50      ; 0.000        ; 0.504      ; 2.712      ;
; 2.058 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_1[6]   ; clk_50       ; clk_50      ; 0.000        ; 0.504      ; 2.748      ;
; 2.058 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_1[5]   ; clk_50       ; clk_50      ; 0.000        ; 0.504      ; 2.748      ;
; 2.058 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_1[4]   ; clk_50       ; clk_50      ; 0.000        ; 0.504      ; 2.748      ;
; 2.058 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_1[3]   ; clk_50       ; clk_50      ; 0.000        ; 0.504      ; 2.748      ;
; 2.302 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_1[7]   ; clk_50       ; clk_50      ; 0.000        ; 0.503      ; 2.991      ;
; 2.302 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_1[10]  ; clk_50       ; clk_50      ; 0.000        ; 0.503      ; 2.991      ;
; 2.309 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_anterior[10] ; clk_50       ; clk_50      ; 0.000        ; 0.497      ; 2.992      ;
; 2.349 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[10] ; clk_50       ; clk_50      ; 0.000        ; 0.497      ; 3.032      ;
; 2.354 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_1[7]   ; clk_50       ; clk_50      ; 0.000        ; 0.503      ; 3.043      ;
; 2.354 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_1[10]  ; clk_50       ; clk_50      ; 0.000        ; 0.503      ; 3.043      ;
; 2.361 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.389      ; 2.936      ;
; 2.361 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[1]  ; clk_50       ; clk_50      ; 0.000        ; 0.389      ; 2.936      ;
; 2.361 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.389      ; 2.936      ;
; 2.361 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cantidad_temp[0] ; clk_50       ; clk_50      ; 0.000        ; 0.389      ; 2.936      ;
; 2.413 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|energia_temp[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.389      ; 2.988      ;
; 2.413 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|energia_temp[1]  ; clk_50       ; clk_50      ; 0.000        ; 0.389      ; 2.988      ;
; 2.413 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|energia_temp[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.389      ; 2.988      ;
; 2.413 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cantidad_temp[0] ; clk_50       ; clk_50      ; 0.000        ; 0.389      ; 2.988      ;
; 2.446 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_2[0]   ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 2.705      ;
; 2.446 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_1[0]   ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 2.705      ;
; 2.446 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_1[1]   ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 2.705      ;
; 2.446 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_2[1]   ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 2.705      ;
; 2.446 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_1[2]   ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 2.705      ;
; 2.446 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_2[2]   ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 2.705      ;
; 2.446 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_2[6]   ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 2.705      ;
; 2.446 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_2[5]   ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 2.705      ;
; 2.446 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_2[4]   ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 2.705      ;
; 2.446 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_2[3]   ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 2.705      ;
; 2.446 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_1[8]   ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 2.705      ;
; 2.446 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_2[8]   ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 2.705      ;
; 2.446 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_2[9]   ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 2.705      ;
; 2.446 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_1[9]   ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 2.705      ;
; 2.446 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_2[10]  ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 2.705      ;
; 2.446 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_2[7]   ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 2.705      ;
; 2.468 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_2[0]   ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 2.727      ;
; 2.468 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_1[0]   ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 2.727      ;
; 2.468 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_1[1]   ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 2.727      ;
; 2.468 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_2[1]   ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 2.727      ;
; 2.468 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_1[2]   ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 2.727      ;
; 2.468 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_2[2]   ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 2.727      ;
; 2.468 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_2[6]   ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 2.727      ;
; 2.468 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_2[5]   ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 2.727      ;
; 2.468 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_2[4]   ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 2.727      ;
; 2.468 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_2[3]   ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 2.727      ;
; 2.468 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_1[8]   ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 2.727      ;
; 2.468 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_2[8]   ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 2.727      ;
; 2.468 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_2[9]   ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 2.727      ;
; 2.468 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_1[9]   ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 2.727      ;
; 2.468 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_2[10]  ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 2.727      ;
; 2.468 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_2[7]   ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 2.727      ;
; 2.533 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_anterior[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.496      ; 3.215      ;
; 2.533 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_anterior[6]  ; clk_50       ; clk_50      ; 0.000        ; 0.496      ; 3.215      ;
; 2.533 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_anterior[5]  ; clk_50       ; clk_50      ; 0.000        ; 0.496      ; 3.215      ;
; 2.533 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_anterior[4]  ; clk_50       ; clk_50      ; 0.000        ; 0.496      ; 3.215      ;
; 2.533 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_anterior[3]  ; clk_50       ; clk_50      ; 0.000        ; 0.496      ; 3.215      ;
; 2.585 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.496      ; 3.267      ;
; 2.585 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[6]  ; clk_50       ; clk_50      ; 0.000        ; 0.496      ; 3.267      ;
; 2.585 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[5]  ; clk_50       ; clk_50      ; 0.000        ; 0.496      ; 3.267      ;
; 2.585 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[4]  ; clk_50       ; clk_50      ; 0.000        ; 0.496      ; 3.267      ;
; 2.585 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[3]  ; clk_50       ; clk_50      ; 0.000        ; 0.496      ; 3.267      ;
; 2.639 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[7]  ; clk_50       ; clk_50      ; 0.000        ; 0.389      ; 3.214      ;
; 2.639 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cantidad_temp[2] ; clk_50       ; clk_50      ; 0.000        ; 0.389      ; 3.214      ;
; 2.639 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cantidad_temp[3] ; clk_50       ; clk_50      ; 0.000        ; 0.389      ; 3.214      ;
; 2.639 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cantidad_temp[4] ; clk_50       ; clk_50      ; 0.000        ; 0.389      ; 3.214      ;
; 2.645 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[11] ; clk_50       ; clk_50      ; 0.000        ; 0.385      ; 3.216      ;
; 2.645 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[13] ; clk_50       ; clk_50      ; 0.000        ; 0.385      ; 3.216      ;
; 2.645 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cantidad_temp[1] ; clk_50       ; clk_50      ; 0.000        ; 0.385      ; 3.216      ;
; 2.645 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cantidad_temp[5] ; clk_50       ; clk_50      ; 0.000        ; 0.385      ; 3.216      ;
; 2.691 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|energia_temp[7]  ; clk_50       ; clk_50      ; 0.000        ; 0.389      ; 3.266      ;
; 2.691 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cantidad_temp[2] ; clk_50       ; clk_50      ; 0.000        ; 0.389      ; 3.266      ;
; 2.691 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cantidad_temp[3] ; clk_50       ; clk_50      ; 0.000        ; 0.389      ; 3.266      ;
; 2.691 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cantidad_temp[4] ; clk_50       ; clk_50      ; 0.000        ; 0.389      ; 3.266      ;
; 2.697 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|energia_temp[11] ; clk_50       ; clk_50      ; 0.000        ; 0.385      ; 3.268      ;
; 2.697 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|energia_temp[13] ; clk_50       ; clk_50      ; 0.000        ; 0.385      ; 3.268      ;
; 2.697 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cantidad_temp[1] ; clk_50       ; clk_50      ; 0.000        ; 0.385      ; 3.268      ;
; 2.697 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cantidad_temp[5] ; clk_50       ; clk_50      ; 0.000        ; 0.385      ; 3.268      ;
; 2.699 ; coordinador_mod_tes:inst8|state.reset_todo       ; uart_algo_nuevo:inst10|reg_data[2] ; clk_50       ; clk_50      ; 0.000        ; 0.067      ; 2.952      ;
; 2.699 ; coordinador_mod_tes:inst8|state.reset_todo       ; uart_algo_nuevo:inst10|reg_data[3] ; clk_50       ; clk_50      ; 0.000        ; 0.067      ; 2.952      ;
; 2.699 ; coordinador_mod_tes:inst8|state.reset_todo       ; uart_algo_nuevo:inst10|reg_data[4] ; clk_50       ; clk_50      ; 0.000        ; 0.067      ; 2.952      ;
; 2.699 ; coordinador_mod_tes:inst8|state.reset_todo       ; uart_algo_nuevo:inst10|reg_data[0] ; clk_50       ; clk_50      ; 0.000        ; 0.067      ; 2.952      ;
; 2.699 ; coordinador_mod_tes:inst8|state.reset_todo       ; uart_algo_nuevo:inst10|reg_data[7] ; clk_50       ; clk_50      ; 0.000        ; 0.067      ; 2.952      ;
; 2.699 ; coordinador_mod_tes:inst8|state.reset_todo       ; uart_algo_nuevo:inst10|reg_data[5] ; clk_50       ; clk_50      ; 0.000        ; 0.067      ; 2.952      ;
; 2.699 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_data_reg[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.067      ; 2.952      ;
; 2.699 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_data_reg[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.067      ; 2.952      ;
; 2.699 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_data_reg[1]  ; clk_50       ; clk_50      ; 0.000        ; 0.067      ; 2.952      ;
; 2.699 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_data_reg[6]  ; clk_50       ; clk_50      ; 0.000        ; 0.067      ; 2.952      ;
; 2.699 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_data_reg[5]  ; clk_50       ; clk_50      ; 0.000        ; 0.067      ; 2.952      ;
; 2.699 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_data_reg[4]  ; clk_50       ; clk_50      ; 0.000        ; 0.067      ; 2.952      ;
; 2.699 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_data_reg[3]  ; clk_50       ; clk_50      ; 0.000        ; 0.067      ; 2.952      ;
; 2.699 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_data_reg[7]  ; clk_50       ; clk_50      ; 0.000        ; 0.067      ; 2.952      ;
; 2.702 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[3]  ; clk_50       ; clk_50      ; 0.000        ; 0.388      ; 3.276      ;
; 2.702 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[4]  ; clk_50       ; clk_50      ; 0.000        ; 0.388      ; 3.276      ;
; 2.702 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[5]  ; clk_50       ; clk_50      ; 0.000        ; 0.388      ; 3.276      ;
; 2.702 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[6]  ; clk_50       ; clk_50      ; 0.000        ; 0.388      ; 3.276      ;
; 2.727 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; uart_algo_nuevo:inst10|reg_data[2] ; clk_50       ; clk_50      ; 0.000        ; 0.067      ; 2.980      ;
; 2.727 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; uart_algo_nuevo:inst10|reg_data[3] ; clk_50       ; clk_50      ; 0.000        ; 0.067      ; 2.980      ;
+-------+--------------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 132.94 MHz ; 132.94 MHz      ; clk_50     ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; clk_50 ; -6.522 ; -3306.580        ;
+--------+--------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; clk_50 ; 0.338 ; 0.000            ;
+--------+-------+------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+--------+--------+---------------------+
; Clock  ; Slack  ; End Point TNS       ;
+--------+--------+---------------------+
; clk_50 ; -2.531 ; -1444.271           ;
+--------+--------+---------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+--------+-------+---------------------+
; Clock  ; Slack ; End Point TNS       ;
+--------+-------+---------------------+
; clk_50 ; 1.809 ; 0.000               ;
+--------+-------+---------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; clk_50 ; -3.000 ; -1207.140                      ;
+--------+--------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_50'                                                                                                                                                                                            ;
+--------+--------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.522 ; coordinador_mod_tes:inst8|state.reset_todo       ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_50       ; clk_50      ; 1.000        ; 0.197      ; 7.749      ;
; -6.457 ; coordinador_mod_tes:inst8|state.reset_todo       ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_address_reg0 ; clk_50       ; clk_50      ; 1.000        ; 0.219      ; 7.706      ;
; -6.258 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_50       ; clk_50      ; 1.000        ; 0.197      ; 7.485      ;
; -6.193 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_address_reg0 ; clk_50       ; clk_50      ; 1.000        ; 0.219      ; 7.442      ;
; -6.185 ; coordinador_mod_tes:inst8|state.reset_todo       ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_datain_reg0  ; clk_50       ; clk_50      ; 1.000        ; 0.224      ; 7.439      ;
; -6.154 ; coordinador_mod_tes:inst8|state.reset_todo       ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0 ; clk_50       ; clk_50      ; 1.000        ; 0.192      ; 7.376      ;
; -5.921 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_datain_reg0  ; clk_50       ; clk_50      ; 1.000        ; 0.224      ; 7.175      ;
; -5.890 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0 ; clk_50       ; clk_50      ; 1.000        ; 0.192      ; 7.112      ;
; -5.792 ; coordinador_mod_tes:inst8|state.reset_todo       ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg       ; clk_50       ; clk_50      ; 1.000        ; 0.192      ; 7.014      ;
; -5.783 ; coordinador_mod_tes:inst8|state.reset_todo       ; uart_tx:inst12|data_to_send[0]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 6.709      ;
; -5.783 ; coordinador_mod_tes:inst8|state.reset_todo       ; uart_tx:inst12|data_to_send[1]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 6.709      ;
; -5.783 ; coordinador_mod_tes:inst8|state.reset_todo       ; uart_tx:inst12|data_to_send[2]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 6.709      ;
; -5.783 ; coordinador_mod_tes:inst8|state.reset_todo       ; uart_tx:inst12|data_to_send[3]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 6.709      ;
; -5.783 ; coordinador_mod_tes:inst8|state.reset_todo       ; uart_tx:inst12|data_to_send[4]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 6.709      ;
; -5.783 ; coordinador_mod_tes:inst8|state.reset_todo       ; uart_tx:inst12|data_to_send[5]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 6.709      ;
; -5.659 ; coordinador_mod_tes:inst8|state.trigger_wait     ; algo_3_final:inst|dir_histograma_int[2]                                                       ; clk_50       ; clk_50      ; 1.000        ; 0.245      ; 6.903      ;
; -5.659 ; coordinador_mod_tes:inst8|state.trigger_wait     ; algo_3_final:inst|dir_histograma_int[1]                                                       ; clk_50       ; clk_50      ; 1.000        ; 0.245      ; 6.903      ;
; -5.659 ; coordinador_mod_tes:inst8|state.trigger_wait     ; algo_3_final:inst|dir_histograma_int[3]                                                       ; clk_50       ; clk_50      ; 1.000        ; 0.245      ; 6.903      ;
; -5.659 ; coordinador_mod_tes:inst8|state.trigger_wait     ; algo_3_final:inst|dir_histograma_int[4]                                                       ; clk_50       ; clk_50      ; 1.000        ; 0.245      ; 6.903      ;
; -5.593 ; algo_3_final:inst|reg_ancho_1[3]                 ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.088     ; 6.504      ;
; -5.590 ; algo_3_final:inst|reg_anterior[3]                ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.080     ; 6.509      ;
; -5.542 ; algo_3_final:inst|reg_anterior[2]                ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.080     ; 6.461      ;
; -5.528 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg       ; clk_50       ; clk_50      ; 1.000        ; 0.192      ; 6.750      ;
; -5.519 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; uart_tx:inst12|data_to_send[0]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 6.445      ;
; -5.519 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; uart_tx:inst12|data_to_send[1]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 6.445      ;
; -5.519 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; uart_tx:inst12|data_to_send[2]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 6.445      ;
; -5.519 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; uart_tx:inst12|data_to_send[3]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 6.445      ;
; -5.519 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; uart_tx:inst12|data_to_send[4]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 6.445      ;
; -5.519 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; uart_tx:inst12|data_to_send[5]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.073     ; 6.445      ;
; -5.486 ; coordinador_mod_tes:inst8|dir_mem_hist_int[5]    ; algo_3_final:inst|dir_histograma_int[2]                                                       ; clk_50       ; clk_50      ; 1.000        ; 0.245      ; 6.730      ;
; -5.486 ; coordinador_mod_tes:inst8|dir_mem_hist_int[5]    ; algo_3_final:inst|dir_histograma_int[1]                                                       ; clk_50       ; clk_50      ; 1.000        ; 0.245      ; 6.730      ;
; -5.486 ; coordinador_mod_tes:inst8|dir_mem_hist_int[5]    ; algo_3_final:inst|dir_histograma_int[3]                                                       ; clk_50       ; clk_50      ; 1.000        ; 0.245      ; 6.730      ;
; -5.486 ; coordinador_mod_tes:inst8|dir_mem_hist_int[5]    ; algo_3_final:inst|dir_histograma_int[4]                                                       ; clk_50       ; clk_50      ; 1.000        ; 0.245      ; 6.730      ;
; -5.478 ; algo_3_final:inst|reg_anterior[4]                ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.080     ; 6.397      ;
; -5.470 ; algo_3_final:inst|reg_ancho_1[5]                 ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.088     ; 6.381      ;
; -5.449 ; algo_3_final:inst|indice_histograma[1]           ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_datain_reg0  ; clk_50       ; clk_50      ; 1.000        ; -0.110     ; 6.369      ;
; -5.446 ; algo_3_final:inst|reg_anterior[5]                ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.080     ; 6.365      ;
; -5.437 ; coordinador_mod_tes:inst8|state.reset_todo       ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_we_reg       ; clk_50       ; clk_50      ; 1.000        ; 0.219      ; 6.686      ;
; -5.408 ; algo_3_final:inst|reg_ancho_1[4]                 ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.088     ; 6.319      ;
; -5.357 ; algo_3_final:inst|indice_histograma[0]           ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_datain_reg0  ; clk_50       ; clk_50      ; 1.000        ; -0.110     ; 6.277      ;
; -5.344 ; algo_3_final:inst|reg_ancho_2[1]                 ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; 0.309      ; 6.652      ;
; -5.338 ; algo_3_final:inst|reg_ancho_1[6]                 ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.088     ; 6.249      ;
; -5.335 ; coordinador_mod_tes:inst8|dir_mem_hist_int[6]    ; algo_3_final:inst|dir_histograma_int[2]                                                       ; clk_50       ; clk_50      ; 1.000        ; 0.245      ; 6.579      ;
; -5.335 ; coordinador_mod_tes:inst8|dir_mem_hist_int[6]    ; algo_3_final:inst|dir_histograma_int[1]                                                       ; clk_50       ; clk_50      ; 1.000        ; 0.245      ; 6.579      ;
; -5.335 ; coordinador_mod_tes:inst8|dir_mem_hist_int[6]    ; algo_3_final:inst|dir_histograma_int[3]                                                       ; clk_50       ; clk_50      ; 1.000        ; 0.245      ; 6.579      ;
; -5.335 ; coordinador_mod_tes:inst8|dir_mem_hist_int[6]    ; algo_3_final:inst|dir_histograma_int[4]                                                       ; clk_50       ; clk_50      ; 1.000        ; 0.245      ; 6.579      ;
; -5.328 ; algo_3_final:inst|pix_count_int[1]               ; algo_3_final:inst|data_a_escribir[7]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.454     ; 5.873      ;
; -5.323 ; algo_3_final:inst|pix_count_int[4]               ; algo_3_final:inst|data_a_escribir[7]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.454     ; 5.868      ;
; -5.319 ; coordinador_mod_tes:inst8|state.reset_todo       ; uart_tx:inst12|fsm_state.FSM_IDLE                                                             ; clk_50       ; clk_50      ; 1.000        ; -0.079     ; 6.239      ;
; -5.307 ; algo_3_final:inst|reg_ancho_1[7]                 ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.086     ; 6.220      ;
; -5.301 ; algo_3_final:inst|reg_anterior[6]                ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.080     ; 6.220      ;
; -5.280 ; algo_3_final:inst|reg_ancho_3[1]                 ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; 0.315      ; 6.594      ;
; -5.269 ; coordinador_mod_tes:inst8|state.trigger_wait     ; algo_3_final:inst|dir_histograma_int[0]                                                       ; clk_50       ; clk_50      ; 1.000        ; 0.243      ; 6.511      ;
; -5.269 ; coordinador_mod_tes:inst8|state.trigger_wait     ; algo_3_final:inst|dir_histograma_int[5]                                                       ; clk_50       ; clk_50      ; 1.000        ; 0.243      ; 6.511      ;
; -5.269 ; coordinador_mod_tes:inst8|state.trigger_wait     ; algo_3_final:inst|dir_histograma_int[6]                                                       ; clk_50       ; clk_50      ; 1.000        ; 0.243      ; 6.511      ;
; -5.269 ; coordinador_mod_tes:inst8|state.trigger_wait     ; algo_3_final:inst|dir_histograma_int[7]                                                       ; clk_50       ; clk_50      ; 1.000        ; 0.243      ; 6.511      ;
; -5.269 ; coordinador_mod_tes:inst8|state.trigger_wait     ; algo_3_final:inst|dir_histograma_int[8]                                                       ; clk_50       ; clk_50      ; 1.000        ; 0.243      ; 6.511      ;
; -5.269 ; coordinador_mod_tes:inst8|state.trigger_wait     ; algo_3_final:inst|dir_histograma_int[9]                                                       ; clk_50       ; clk_50      ; 1.000        ; 0.243      ; 6.511      ;
; -5.256 ; algo_3_final:inst|reg_anterior[0]                ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; 0.315      ; 6.570      ;
; -5.249 ; algo_3_final:inst|pix_count_int[1]               ; algo_3_final:inst|dir_histograma_int[2]                                                       ; clk_50       ; clk_50      ; 1.000        ; -0.123     ; 6.125      ;
; -5.249 ; algo_3_final:inst|pix_count_int[1]               ; algo_3_final:inst|dir_histograma_int[1]                                                       ; clk_50       ; clk_50      ; 1.000        ; -0.123     ; 6.125      ;
; -5.249 ; algo_3_final:inst|pix_count_int[1]               ; algo_3_final:inst|dir_histograma_int[3]                                                       ; clk_50       ; clk_50      ; 1.000        ; -0.123     ; 6.125      ;
; -5.249 ; algo_3_final:inst|pix_count_int[1]               ; algo_3_final:inst|dir_histograma_int[4]                                                       ; clk_50       ; clk_50      ; 1.000        ; -0.123     ; 6.125      ;
; -5.244 ; algo_3_final:inst|pix_count_int[4]               ; algo_3_final:inst|dir_histograma_int[2]                                                       ; clk_50       ; clk_50      ; 1.000        ; -0.123     ; 6.120      ;
; -5.244 ; algo_3_final:inst|pix_count_int[4]               ; algo_3_final:inst|dir_histograma_int[1]                                                       ; clk_50       ; clk_50      ; 1.000        ; -0.123     ; 6.120      ;
; -5.244 ; algo_3_final:inst|pix_count_int[4]               ; algo_3_final:inst|dir_histograma_int[3]                                                       ; clk_50       ; clk_50      ; 1.000        ; -0.123     ; 6.120      ;
; -5.244 ; algo_3_final:inst|pix_count_int[4]               ; algo_3_final:inst|dir_histograma_int[4]                                                       ; clk_50       ; clk_50      ; 1.000        ; -0.123     ; 6.120      ;
; -5.205 ; algo_3_final:inst|reg_ancho_3[0]                 ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; 0.315      ; 6.519      ;
; -5.179 ; algo_3_final:inst|reg_anterior[3]                ; algo_3_final:inst|data_a_escribir[7]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.467     ; 5.711      ;
; -5.177 ; algo_3_final:inst|reg_anterior[1]                ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; 0.315      ; 6.491      ;
; -5.173 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_we_reg       ; clk_50       ; clk_50      ; 1.000        ; 0.219      ; 6.422      ;
; -5.167 ; algo_3_final:inst|reg_ancho_1[3]                 ; algo_3_final:inst|data_a_escribir[7]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.475     ; 5.691      ;
; -5.159 ; algo_3_final:inst|pix_count_int[2]               ; algo_3_final:inst|data_a_escribir[7]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.454     ; 5.704      ;
; -5.131 ; algo_3_final:inst|reg_anterior[2]                ; algo_3_final:inst|data_a_escribir[7]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.467     ; 5.663      ;
; -5.121 ; algo_3_final:inst|reg_ancho_2[0]                 ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; 0.309      ; 6.429      ;
; -5.114 ; algo_3_final:inst|pix_count_int[9]               ; algo_3_final:inst|data_a_escribir[7]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.454     ; 5.659      ;
; -5.113 ; algo_3_final:inst|pix_count_int[8]               ; algo_3_final:inst|data_a_escribir[7]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.454     ; 5.658      ;
; -5.103 ; algo_3_final:inst|reg_ancho_1[1]                 ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; 0.309      ; 6.411      ;
; -5.096 ; coordinador_mod_tes:inst8|dir_mem_hist_int[5]    ; algo_3_final:inst|dir_histograma_int[0]                                                       ; clk_50       ; clk_50      ; 1.000        ; 0.243      ; 6.338      ;
; -5.096 ; coordinador_mod_tes:inst8|dir_mem_hist_int[5]    ; algo_3_final:inst|dir_histograma_int[5]                                                       ; clk_50       ; clk_50      ; 1.000        ; 0.243      ; 6.338      ;
; -5.096 ; coordinador_mod_tes:inst8|dir_mem_hist_int[5]    ; algo_3_final:inst|dir_histograma_int[6]                                                       ; clk_50       ; clk_50      ; 1.000        ; 0.243      ; 6.338      ;
; -5.096 ; coordinador_mod_tes:inst8|dir_mem_hist_int[5]    ; algo_3_final:inst|dir_histograma_int[7]                                                       ; clk_50       ; clk_50      ; 1.000        ; 0.243      ; 6.338      ;
; -5.096 ; coordinador_mod_tes:inst8|dir_mem_hist_int[5]    ; algo_3_final:inst|dir_histograma_int[8]                                                       ; clk_50       ; clk_50      ; 1.000        ; 0.243      ; 6.338      ;
; -5.096 ; coordinador_mod_tes:inst8|dir_mem_hist_int[5]    ; algo_3_final:inst|dir_histograma_int[9]                                                       ; clk_50       ; clk_50      ; 1.000        ; 0.243      ; 6.338      ;
; -5.090 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|histogram[5][13]                                                            ; clk_50       ; clk_50      ; 1.000        ; 0.319      ; 6.408      ;
; -5.090 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|histogram[5][12]                                                            ; clk_50       ; clk_50      ; 1.000        ; 0.319      ; 6.408      ;
; -5.090 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|histogram[5][11]                                                            ; clk_50       ; clk_50      ; 1.000        ; 0.319      ; 6.408      ;
; -5.090 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|histogram[5][10]                                                            ; clk_50       ; clk_50      ; 1.000        ; 0.319      ; 6.408      ;
; -5.090 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|histogram[5][9]                                                             ; clk_50       ; clk_50      ; 1.000        ; 0.319      ; 6.408      ;
; -5.090 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|histogram[5][8]                                                             ; clk_50       ; clk_50      ; 1.000        ; 0.319      ; 6.408      ;
; -5.090 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|histogram[5][7]                                                             ; clk_50       ; clk_50      ; 1.000        ; 0.319      ; 6.408      ;
; -5.090 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|histogram[5][6]                                                             ; clk_50       ; clk_50      ; 1.000        ; 0.319      ; 6.408      ;
; -5.090 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|histogram[5][5]                                                             ; clk_50       ; clk_50      ; 1.000        ; 0.319      ; 6.408      ;
; -5.090 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|histogram[5][4]                                                             ; clk_50       ; clk_50      ; 1.000        ; 0.319      ; 6.408      ;
; -5.090 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|histogram[5][3]                                                             ; clk_50       ; clk_50      ; 1.000        ; 0.319      ; 6.408      ;
; -5.090 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|histogram[5][2]                                                             ; clk_50       ; clk_50      ; 1.000        ; 0.319      ; 6.408      ;
; -5.090 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|histogram[5][1]                                                             ; clk_50       ; clk_50      ; 1.000        ; 0.319      ; 6.408      ;
; -5.084 ; algo_3_final:inst|reg_ancho_3[2]                 ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; 0.315      ; 6.398      ;
; -5.080 ; algo_3_final:inst|pix_count_int[2]               ; algo_3_final:inst|dir_histograma_int[2]                                                       ; clk_50       ; clk_50      ; 1.000        ; -0.123     ; 5.956      ;
; -5.080 ; algo_3_final:inst|pix_count_int[2]               ; algo_3_final:inst|dir_histograma_int[1]                                                       ; clk_50       ; clk_50      ; 1.000        ; -0.123     ; 5.956      ;
+--------+--------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_50'                                                                                                                                                     ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.338 ; coordinador_mod_tes:inst8|state.esp_fin_escritura   ; coordinador_mod_tes:inst8|state.esp_fin_escritura   ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; coordinador_mod_tes:inst8|state.esp_borrado_1       ; coordinador_mod_tes:inst8|state.esp_borrado_1       ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; uart_tx:inst12|data_to_send[7]                      ; uart_tx:inst12|data_to_send[7]                      ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; algo_3_final:inst|histogram[5][0]                   ; algo_3_final:inst|histogram[5][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; algo_3_final:inst|state.lectura_ancho_2             ; algo_3_final:inst|state.lectura_ancho_2             ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; algo_3_final:inst|state.lectura_anterior            ; algo_3_final:inst|state.lectura_anterior            ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; algo_3_final:inst|indice[0]                         ; algo_3_final:inst|indice[0]                         ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 0.597      ;
; 0.338 ; algo_3_final:inst|state.lectura_cantidad_energia    ; algo_3_final:inst|state.lectura_cantidad_energia    ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 0.597      ;
; 0.339 ; algo_3_final:inst|histogram[7][0]                   ; algo_3_final:inst|histogram[7][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; algo_3_final:inst|histogram[8][0]                   ; algo_3_final:inst|histogram[8][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; algo_3_final:inst|histogram[11][0]                  ; algo_3_final:inst|histogram[11][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; algo_3_final:inst|histogram[3][0]                   ; algo_3_final:inst|histogram[3][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; algo_3_final:inst|histogram[15][0]                  ; algo_3_final:inst|histogram[15][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; algo_3_final:inst|histogram[14][0]                  ; algo_3_final:inst|histogram[14][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; algo_3_final:inst|histogram[13][0]                  ; algo_3_final:inst|histogram[13][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; algo_3_final:inst|histogram[12][0]                  ; algo_3_final:inst|histogram[12][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; algo_3_final:inst|histogram[16][0]                  ; algo_3_final:inst|histogram[16][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; algo_3_final:inst|histogram[24][0]                  ; algo_3_final:inst|histogram[24][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; algo_3_final:inst|histogram[28][0]                  ; algo_3_final:inst|histogram[28][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; algo_3_final:inst|histogram[30][0]                  ; algo_3_final:inst|histogram[30][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; algo_3_final:inst|histogram[26][0]                  ; algo_3_final:inst|histogram[26][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; algo_3_final:inst|histogram[18][0]                  ; algo_3_final:inst|histogram[18][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; algo_3_final:inst|histogram[17][0]                  ; algo_3_final:inst|histogram[17][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; algo_3_final:inst|histogram[21][0]                  ; algo_3_final:inst|histogram[21][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; algo_3_final:inst|histogram[29][0]                  ; algo_3_final:inst|histogram[29][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; algo_3_final:inst|state.lectura_ancho_1             ; algo_3_final:inst|state.lectura_ancho_1             ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; algo_3_final:inst|state.lectura_ancho_3             ; algo_3_final:inst|state.lectura_ancho_3             ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; algo_3_final:inst|ignorar_anterior                  ; algo_3_final:inst|ignorar_anterior                  ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; algo_3_final:inst|ignorar_ancho_1                   ; algo_3_final:inst|ignorar_ancho_1                   ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; algo_3_final:inst|eventos[0]                        ; algo_3_final:inst|eventos[0]                        ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.339 ; algo_3_final:inst|data_a_escribir[0]                ; algo_3_final:inst|data_a_escribir[0]                ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.597      ;
; 0.340 ; algo_3_final:inst|histogram[4][0]                   ; algo_3_final:inst|histogram[4][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 0.597      ;
; 0.340 ; algo_3_final:inst|histogram[1][0]                   ; algo_3_final:inst|histogram[1][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 0.597      ;
; 0.340 ; algo_3_final:inst|histogram[32][0]                  ; algo_3_final:inst|histogram[32][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 0.597      ;
; 0.340 ; algo_3_final:inst|histogram[27][0]                  ; algo_3_final:inst|histogram[27][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 0.597      ;
; 0.340 ; algo_3_final:inst|histogram[20][0]                  ; algo_3_final:inst|histogram[20][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 0.597      ;
; 0.340 ; algo_3_final:inst|histogram[22][0]                  ; algo_3_final:inst|histogram[22][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 0.597      ;
; 0.340 ; algo_3_final:inst|histogram[25][0]                  ; algo_3_final:inst|histogram[25][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 0.597      ;
; 0.340 ; algo_3_final:inst|state.fin_escritura_histograma    ; algo_3_final:inst|state.fin_escritura_histograma    ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 0.597      ;
; 0.341 ; algo_3_final:inst|histogram[6][0]                   ; algo_3_final:inst|histogram[6][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.085      ; 0.597      ;
; 0.341 ; algo_3_final:inst|histogram[10][0]                  ; algo_3_final:inst|histogram[10][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.085      ; 0.597      ;
; 0.341 ; algo_3_final:inst|histogram[9][0]                   ; algo_3_final:inst|histogram[9][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.085      ; 0.597      ;
; 0.341 ; algo_3_final:inst|histogram[31][0]                  ; algo_3_final:inst|histogram[31][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.085      ; 0.597      ;
; 0.341 ; algo_3_final:inst|histogram[19][0]                  ; algo_3_final:inst|histogram[19][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.085      ; 0.597      ;
; 0.341 ; algo_3_final:inst|histogram[23][0]                  ; algo_3_final:inst|histogram[23][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.085      ; 0.597      ;
; 0.342 ; algo_3_final:inst|histogram[2][0]                   ; algo_3_final:inst|histogram[2][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.084      ; 0.597      ;
; 0.350 ; algo_3_final:inst|pix_count_int[0]                  ; algo_3_final:inst|pix_count_int[0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.608      ;
; 0.353 ; coordinador_mod_tes:inst8|img[1]                    ; coordinador_mod_tes:inst8|img[1]                    ; clk_50       ; clk_50      ; 0.000        ; 0.073      ; 0.597      ;
; 0.354 ; uart_tx:inst12|fsm_state.FSM_STOP                   ; uart_tx:inst12|fsm_state.FSM_STOP                   ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:inst12|bit_counter[3]                       ; uart_tx:inst12|bit_counter[3]                       ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:inst12|bit_counter[1]                       ; uart_tx:inst12|bit_counter[1]                       ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:inst12|bit_counter[2]                       ; uart_tx:inst12|bit_counter[2]                       ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:inst12|bit_counter[0]                       ; uart_tx:inst12|bit_counter[0]                       ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:inst12|fsm_state.FSM_SEND                   ; uart_tx:inst12|fsm_state.FSM_SEND                   ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:inst12|fsm_state.FSM_START                  ; uart_tx:inst12|fsm_state.FSM_START                  ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; coordinador_mod_tes:inst8|state.envio_uart_2        ; coordinador_mod_tes:inst8|state.envio_uart_2        ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; algo_3_final:inst|state.end_histograma              ; algo_3_final:inst|state.end_histograma              ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; algo_3_final:inst|state.lectura_memorias_histograma ; algo_3_final:inst|state.lectura_memorias_histograma ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_algo_nuevo:inst10|state                        ; uart_algo_nuevo:inst10|state                        ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst11|r_RX_Byte[5]                         ; UART_RX:inst11|r_RX_Byte[5]                         ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst11|r_RX_Byte[7]                         ; UART_RX:inst11|r_RX_Byte[7]                         ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst11|r_RX_Byte[6]                         ; UART_RX:inst11|r_RX_Byte[6]                         ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst11|r_RX_Byte[0]                         ; UART_RX:inst11|r_RX_Byte[0]                         ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst11|r_RX_Byte[4]                         ; UART_RX:inst11|r_RX_Byte[4]                         ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst11|r_RX_Byte[3]                         ; UART_RX:inst11|r_RX_Byte[3]                         ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst11|r_RX_Byte[1]                         ; UART_RX:inst11|r_RX_Byte[1]                         ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst11|r_RX_Byte[2]                         ; UART_RX:inst11|r_RX_Byte[2]                         ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst11|r_RX_DV                              ; UART_RX:inst11|r_RX_DV                              ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; UART_RX:inst11|r_Bit_Index[2]                       ; UART_RX:inst11|r_Bit_Index[2]                       ; clk_50       ; clk_50      ; 0.000        ; 0.072      ; 0.597      ;
; 0.355 ; algo_3_final:inst|dir_mem_3[0]                      ; algo_3_final:inst|dir_mem_3[0]                      ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:inst11|r_SM_Main.s_RX_Stop_Bit              ; UART_RX:inst11|r_SM_Main.s_RX_Stop_Bit              ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:inst11|r_SM_Main.s_RX_Data_Bits             ; UART_RX:inst11|r_SM_Main.s_RX_Data_Bits             ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:inst11|r_Bit_Index[0]                       ; UART_RX:inst11|r_Bit_Index[0]                       ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:inst11|r_Bit_Index[1]                       ; UART_RX:inst11|r_Bit_Index[1]                       ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:inst11|r_SM_Main.s_Idle                     ; UART_RX:inst11|r_SM_Main.s_Idle                     ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; UART_RX:inst11|r_SM_Main.s_RX_Start_Bit             ; UART_RX:inst11|r_SM_Main.s_RX_Start_Bit             ; clk_50       ; clk_50      ; 0.000        ; 0.071      ; 0.597      ;
; 0.356 ; ack_sender:inst14|uart_byte[0]                      ; ack_sender:inst14|uart_byte[0]                      ; clk_50       ; clk_50      ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; ack_sender:inst14|state.SEND                        ; ack_sender:inst14|state.SEND                        ; clk_50       ; clk_50      ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; ack_sender:inst14|state.WAIT_BUSY                   ; ack_sender:inst14|state.WAIT_BUSY                   ; clk_50       ; clk_50      ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; ack_sender:inst14|tx_enable                         ; ack_sender:inst14|tx_enable                         ; clk_50       ; clk_50      ; 0.000        ; 0.070      ; 0.597      ;
; 0.356 ; coordinador_mod_tes:inst8|state.envio_uart_4        ; coordinador_mod_tes:inst8|state.envio_uart_4        ; clk_50       ; clk_50      ; 0.000        ; 0.070      ; 0.597      ;
; 0.357 ; coordinador_mod_tes:inst8|flag_esp_fin_histograma   ; coordinador_mod_tes:inst8|flag_esp_fin_histograma   ; clk_50       ; clk_50      ; 0.000        ; 0.069      ; 0.597      ;
; 0.365 ; algo_3_final:inst|state.escritura_erase_2           ; algo_3_final:inst|state.erase                       ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 0.624      ;
; 0.371 ; algo_3_final:inst|histogram[8][13]                  ; algo_3_final:inst|histogram[8][13]                  ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.629      ;
; 0.371 ; algo_3_final:inst|histogram[13][13]                 ; algo_3_final:inst|histogram[13][13]                 ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.629      ;
; 0.371 ; algo_3_final:inst|pix_count_int[20]                 ; algo_3_final:inst|pix_count_int[20]                 ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 0.630      ;
; 0.383 ; algo_3_final:inst|histogram[11][13]                 ; algo_3_final:inst|histogram[11][13]                 ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 0.642      ;
; 0.383 ; algo_3_final:inst|histogram[3][13]                  ; algo_3_final:inst|histogram[3][13]                  ; clk_50       ; clk_50      ; 0.000        ; 0.089      ; 0.643      ;
; 0.383 ; algo_3_final:inst|histogram[15][13]                 ; algo_3_final:inst|histogram[15][13]                 ; clk_50       ; clk_50      ; 0.000        ; 0.089      ; 0.643      ;
; 0.383 ; algo_3_final:inst|histogram[28][13]                 ; algo_3_final:inst|histogram[28][13]                 ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 0.642      ;
; 0.384 ; algo_3_final:inst|histogram[4][13]                  ; algo_3_final:inst|histogram[4][13]                  ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.642      ;
; 0.384 ; algo_3_final:inst|histogram[6][13]                  ; algo_3_final:inst|histogram[6][13]                  ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.642      ;
; 0.384 ; algo_3_final:inst|histogram[9][13]                  ; algo_3_final:inst|histogram[9][13]                  ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.642      ;
; 0.384 ; algo_3_final:inst|histogram[26][13]                 ; algo_3_final:inst|histogram[26][13]                 ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 0.643      ;
; 0.384 ; algo_3_final:inst|histogram[18][13]                 ; algo_3_final:inst|histogram[18][13]                 ; clk_50       ; clk_50      ; 0.000        ; 0.088      ; 0.643      ;
; 0.384 ; algo_3_final:inst|histogram[21][13]                 ; algo_3_final:inst|histogram[21][13]                 ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.642      ;
; 0.385 ; algo_3_final:inst|histogram[2][13]                  ; algo_3_final:inst|histogram[2][13]                  ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 0.642      ;
; 0.385 ; algo_3_final:inst|histogram[12][13]                 ; algo_3_final:inst|histogram[12][13]                 ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.643      ;
; 0.385 ; algo_3_final:inst|histogram[31][13]                 ; algo_3_final:inst|histogram[31][13]                 ; clk_50       ; clk_50      ; 0.000        ; 0.087      ; 0.643      ;
; 0.385 ; algo_3_final:inst|histogram[19][13]                 ; algo_3_final:inst|histogram[19][13]                 ; clk_50       ; clk_50      ; 0.000        ; 0.086      ; 0.642      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk_50'                                                                                                                                               ;
+--------+--------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.531 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.dir_ancho_1                 ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 3.441      ;
; -2.528 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.end_histograma              ; clk_50       ; clk_50      ; 1.000        ; -0.094     ; 3.433      ;
; -2.528 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.lectura_memorias_histograma ; clk_50       ; clk_50      ; 1.000        ; -0.094     ; 3.433      ;
; -2.528 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[0]                        ; clk_50       ; clk_50      ; 1.000        ; -0.094     ; 3.433      ;
; -2.528 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[10]                       ; clk_50       ; clk_50      ; 1.000        ; -0.094     ; 3.433      ;
; -2.528 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[3]                        ; clk_50       ; clk_50      ; 1.000        ; -0.094     ; 3.433      ;
; -2.528 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[1]                        ; clk_50       ; clk_50      ; 1.000        ; -0.094     ; 3.433      ;
; -2.528 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[2]                        ; clk_50       ; clk_50      ; 1.000        ; -0.094     ; 3.433      ;
; -2.528 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[4]                        ; clk_50       ; clk_50      ; 1.000        ; -0.094     ; 3.433      ;
; -2.528 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[5]                        ; clk_50       ; clk_50      ; 1.000        ; -0.094     ; 3.433      ;
; -2.528 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[6]                        ; clk_50       ; clk_50      ; 1.000        ; -0.094     ; 3.433      ;
; -2.528 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[8]                        ; clk_50       ; clk_50      ; 1.000        ; -0.094     ; 3.433      ;
; -2.528 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[7]                        ; clk_50       ; clk_50      ; 1.000        ; -0.094     ; 3.433      ;
; -2.528 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[9]                        ; clk_50       ; clk_50      ; 1.000        ; -0.094     ; 3.433      ;
; -2.502 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.dir_ancho_1                 ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 3.412      ;
; -2.500 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.end_histograma              ; clk_50       ; clk_50      ; 1.000        ; -0.094     ; 3.405      ;
; -2.500 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.lectura_memorias_histograma ; clk_50       ; clk_50      ; 1.000        ; -0.094     ; 3.405      ;
; -2.500 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[0]                        ; clk_50       ; clk_50      ; 1.000        ; -0.094     ; 3.405      ;
; -2.500 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[10]                       ; clk_50       ; clk_50      ; 1.000        ; -0.094     ; 3.405      ;
; -2.500 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[3]                        ; clk_50       ; clk_50      ; 1.000        ; -0.094     ; 3.405      ;
; -2.500 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[1]                        ; clk_50       ; clk_50      ; 1.000        ; -0.094     ; 3.405      ;
; -2.500 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[2]                        ; clk_50       ; clk_50      ; 1.000        ; -0.094     ; 3.405      ;
; -2.500 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[4]                        ; clk_50       ; clk_50      ; 1.000        ; -0.094     ; 3.405      ;
; -2.500 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[5]                        ; clk_50       ; clk_50      ; 1.000        ; -0.094     ; 3.405      ;
; -2.500 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[6]                        ; clk_50       ; clk_50      ; 1.000        ; -0.094     ; 3.405      ;
; -2.500 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[8]                        ; clk_50       ; clk_50      ; 1.000        ; -0.094     ; 3.405      ;
; -2.500 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[7]                        ; clk_50       ; clk_50      ; 1.000        ; -0.094     ; 3.405      ;
; -2.500 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[9]                        ; clk_50       ; clk_50      ; 1.000        ; -0.094     ; 3.405      ;
; -2.411 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[8]                   ; clk_50       ; clk_50      ; 1.000        ; 0.197      ; 3.539      ;
; -2.411 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[9]                   ; clk_50       ; clk_50      ; 1.000        ; 0.197      ; 3.539      ;
; -2.411 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[10]                  ; clk_50       ; clk_50      ; 1.000        ; 0.197      ; 3.539      ;
; -2.411 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[12]                  ; clk_50       ; clk_50      ; 1.000        ; 0.197      ; 3.539      ;
; -2.383 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|energia_temp[8]                   ; clk_50       ; clk_50      ; 1.000        ; 0.197      ; 3.511      ;
; -2.383 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|energia_temp[9]                   ; clk_50       ; clk_50      ; 1.000        ; 0.197      ; 3.511      ;
; -2.383 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|energia_temp[10]                  ; clk_50       ; clk_50      ; 1.000        ; 0.197      ; 3.511      ;
; -2.383 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|energia_temp[12]                  ; clk_50       ; clk_50      ; 1.000        ; 0.197      ; 3.511      ;
; -2.271 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[18][0]                  ; clk_50       ; clk_50      ; 1.000        ; 0.246      ; 3.516      ;
; -2.271 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[26][0]                  ; clk_50       ; clk_50      ; 1.000        ; 0.249      ; 3.519      ;
; -2.270 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[22][0]                  ; clk_50       ; clk_50      ; 1.000        ; 0.246      ; 3.515      ;
; -2.269 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[20][0]                  ; clk_50       ; clk_50      ; 1.000        ; 0.232      ; 3.500      ;
; -2.268 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[9][0]                   ; clk_50       ; clk_50      ; 1.000        ; 0.228      ; 3.495      ;
; -2.268 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[10][0]                  ; clk_50       ; clk_50      ; 1.000        ; 0.228      ; 3.495      ;
; -2.268 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[6][0]                   ; clk_50       ; clk_50      ; 1.000        ; 0.224      ; 3.491      ;
; -2.268 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[4][0]                   ; clk_50       ; clk_50      ; 1.000        ; 0.226      ; 3.493      ;
; -2.267 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[31][0]                  ; clk_50       ; clk_50      ; 1.000        ; 0.221      ; 3.487      ;
; -2.266 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[23][0]                  ; clk_50       ; clk_50      ; 1.000        ; 0.205      ; 3.470      ;
; -2.266 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[19][0]                  ; clk_50       ; clk_50      ; 1.000        ; 0.203      ; 3.468      ;
; -2.265 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[2][0]                   ; clk_50       ; clk_50      ; 1.000        ; 0.199      ; 3.463      ;
; -2.260 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[30][0]                  ; clk_50       ; clk_50      ; 1.000        ; 0.252      ; 3.511      ;
; -2.258 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[25][0]                  ; clk_50       ; clk_50      ; 1.000        ; 0.239      ; 3.496      ;
; -2.245 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[8][0]                   ; clk_50       ; clk_50      ; 1.000        ; 0.246      ; 3.490      ;
; -2.245 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[8][1]                   ; clk_50       ; clk_50      ; 1.000        ; 0.244      ; 3.488      ;
; -2.245 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[8][2]                   ; clk_50       ; clk_50      ; 1.000        ; 0.244      ; 3.488      ;
; -2.245 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[8][3]                   ; clk_50       ; clk_50      ; 1.000        ; 0.244      ; 3.488      ;
; -2.245 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[8][4]                   ; clk_50       ; clk_50      ; 1.000        ; 0.244      ; 3.488      ;
; -2.245 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[8][5]                   ; clk_50       ; clk_50      ; 1.000        ; 0.244      ; 3.488      ;
; -2.245 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[8][6]                   ; clk_50       ; clk_50      ; 1.000        ; 0.244      ; 3.488      ;
; -2.245 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[8][7]                   ; clk_50       ; clk_50      ; 1.000        ; 0.244      ; 3.488      ;
; -2.245 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[8][8]                   ; clk_50       ; clk_50      ; 1.000        ; 0.244      ; 3.488      ;
; -2.245 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[8][9]                   ; clk_50       ; clk_50      ; 1.000        ; 0.244      ; 3.488      ;
; -2.245 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[8][10]                  ; clk_50       ; clk_50      ; 1.000        ; 0.244      ; 3.488      ;
; -2.245 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[8][11]                  ; clk_50       ; clk_50      ; 1.000        ; 0.244      ; 3.488      ;
; -2.245 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[8][12]                  ; clk_50       ; clk_50      ; 1.000        ; 0.244      ; 3.488      ;
; -2.245 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[8][13]                  ; clk_50       ; clk_50      ; 1.000        ; 0.244      ; 3.488      ;
; -2.244 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[28][0]                  ; clk_50       ; clk_50      ; 1.000        ; 0.254      ; 3.497      ;
; -2.244 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[24][0]                  ; clk_50       ; clk_50      ; 1.000        ; 0.254      ; 3.497      ;
; -2.244 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[16][1]                  ; clk_50       ; clk_50      ; 1.000        ; 0.263      ; 3.506      ;
; -2.244 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[16][2]                  ; clk_50       ; clk_50      ; 1.000        ; 0.263      ; 3.506      ;
; -2.244 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[16][3]                  ; clk_50       ; clk_50      ; 1.000        ; 0.263      ; 3.506      ;
; -2.244 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[16][4]                  ; clk_50       ; clk_50      ; 1.000        ; 0.263      ; 3.506      ;
; -2.244 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[16][5]                  ; clk_50       ; clk_50      ; 1.000        ; 0.263      ; 3.506      ;
; -2.244 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[16][6]                  ; clk_50       ; clk_50      ; 1.000        ; 0.263      ; 3.506      ;
; -2.244 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[16][7]                  ; clk_50       ; clk_50      ; 1.000        ; 0.263      ; 3.506      ;
; -2.244 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[16][8]                  ; clk_50       ; clk_50      ; 1.000        ; 0.263      ; 3.506      ;
; -2.244 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[16][9]                  ; clk_50       ; clk_50      ; 1.000        ; 0.263      ; 3.506      ;
; -2.244 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[16][10]                 ; clk_50       ; clk_50      ; 1.000        ; 0.263      ; 3.506      ;
; -2.244 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[16][11]                 ; clk_50       ; clk_50      ; 1.000        ; 0.263      ; 3.506      ;
; -2.244 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[16][12]                 ; clk_50       ; clk_50      ; 1.000        ; 0.263      ; 3.506      ;
; -2.244 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[16][13]                 ; clk_50       ; clk_50      ; 1.000        ; 0.263      ; 3.506      ;
; -2.244 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[1][0]                   ; clk_50       ; clk_50      ; 1.000        ; 0.246      ; 3.489      ;
; -2.243 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[10][1]                  ; clk_50       ; clk_50      ; 1.000        ; 0.244      ; 3.486      ;
; -2.243 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[10][2]                  ; clk_50       ; clk_50      ; 1.000        ; 0.244      ; 3.486      ;
; -2.243 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[10][3]                  ; clk_50       ; clk_50      ; 1.000        ; 0.244      ; 3.486      ;
; -2.243 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[10][4]                  ; clk_50       ; clk_50      ; 1.000        ; 0.244      ; 3.486      ;
; -2.243 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[10][5]                  ; clk_50       ; clk_50      ; 1.000        ; 0.244      ; 3.486      ;
; -2.243 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[10][6]                  ; clk_50       ; clk_50      ; 1.000        ; 0.244      ; 3.486      ;
; -2.243 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[10][7]                  ; clk_50       ; clk_50      ; 1.000        ; 0.244      ; 3.486      ;
; -2.243 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[10][8]                  ; clk_50       ; clk_50      ; 1.000        ; 0.244      ; 3.486      ;
; -2.243 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[10][9]                  ; clk_50       ; clk_50      ; 1.000        ; 0.244      ; 3.486      ;
; -2.243 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[10][10]                 ; clk_50       ; clk_50      ; 1.000        ; 0.244      ; 3.486      ;
; -2.243 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[10][11]                 ; clk_50       ; clk_50      ; 1.000        ; 0.244      ; 3.486      ;
; -2.243 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[10][12]                 ; clk_50       ; clk_50      ; 1.000        ; 0.244      ; 3.486      ;
; -2.243 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[10][13]                 ; clk_50       ; clk_50      ; 1.000        ; 0.244      ; 3.486      ;
; -2.242 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[21][0]                  ; clk_50       ; clk_50      ; 1.000        ; 0.261      ; 3.502      ;
; -2.242 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[21][1]                  ; clk_50       ; clk_50      ; 1.000        ; 0.255      ; 3.496      ;
; -2.242 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[21][2]                  ; clk_50       ; clk_50      ; 1.000        ; 0.255      ; 3.496      ;
; -2.242 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[21][3]                  ; clk_50       ; clk_50      ; 1.000        ; 0.255      ; 3.496      ;
; -2.242 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[21][4]                  ; clk_50       ; clk_50      ; 1.000        ; 0.255      ; 3.496      ;
; -2.242 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[21][5]                  ; clk_50       ; clk_50      ; 1.000        ; 0.255      ; 3.496      ;
; -2.242 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[21][6]                  ; clk_50       ; clk_50      ; 1.000        ; 0.255      ; 3.496      ;
+--------+--------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk_50'                                                                                                                              ;
+-------+--------------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.809 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_1[6]   ; clk_50       ; clk_50      ; 0.000        ; 0.461      ; 2.441      ;
; 1.809 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_1[5]   ; clk_50       ; clk_50      ; 0.000        ; 0.461      ; 2.441      ;
; 1.809 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_1[4]   ; clk_50       ; clk_50      ; 0.000        ; 0.461      ; 2.441      ;
; 1.809 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_1[3]   ; clk_50       ; clk_50      ; 0.000        ; 0.461      ; 2.441      ;
; 1.843 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_1[6]   ; clk_50       ; clk_50      ; 0.000        ; 0.461      ; 2.475      ;
; 1.843 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_1[5]   ; clk_50       ; clk_50      ; 0.000        ; 0.461      ; 2.475      ;
; 1.843 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_1[4]   ; clk_50       ; clk_50      ; 0.000        ; 0.461      ; 2.475      ;
; 1.843 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_1[3]   ; clk_50       ; clk_50      ; 0.000        ; 0.461      ; 2.475      ;
; 2.058 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_1[7]   ; clk_50       ; clk_50      ; 0.000        ; 0.459      ; 2.688      ;
; 2.058 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_1[10]  ; clk_50       ; clk_50      ; 0.000        ; 0.459      ; 2.688      ;
; 2.066 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_anterior[10] ; clk_50       ; clk_50      ; 0.000        ; 0.454      ; 2.691      ;
; 2.092 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_1[7]   ; clk_50       ; clk_50      ; 0.000        ; 0.459      ; 2.722      ;
; 2.092 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_1[10]  ; clk_50       ; clk_50      ; 0.000        ; 0.459      ; 2.722      ;
; 2.100 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[10] ; clk_50       ; clk_50      ; 0.000        ; 0.454      ; 2.725      ;
; 2.130 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.348      ; 2.646      ;
; 2.130 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[1]  ; clk_50       ; clk_50      ; 0.000        ; 0.348      ; 2.646      ;
; 2.130 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.348      ; 2.646      ;
; 2.130 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cantidad_temp[0] ; clk_50       ; clk_50      ; 0.000        ; 0.348      ; 2.646      ;
; 2.164 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|energia_temp[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.348      ; 2.680      ;
; 2.164 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|energia_temp[1]  ; clk_50       ; clk_50      ; 0.000        ; 0.348      ; 2.680      ;
; 2.164 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|energia_temp[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.348      ; 2.680      ;
; 2.164 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cantidad_temp[0] ; clk_50       ; clk_50      ; 0.000        ; 0.348      ; 2.680      ;
; 2.195 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_2[0]   ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 2.430      ;
; 2.195 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_1[0]   ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 2.430      ;
; 2.195 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_1[1]   ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 2.430      ;
; 2.195 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_2[1]   ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 2.430      ;
; 2.195 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_1[2]   ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 2.430      ;
; 2.195 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_2[2]   ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 2.430      ;
; 2.195 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_2[6]   ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 2.430      ;
; 2.195 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_2[5]   ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 2.430      ;
; 2.195 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_2[4]   ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 2.430      ;
; 2.195 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_2[3]   ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 2.430      ;
; 2.195 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_1[8]   ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 2.430      ;
; 2.195 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_2[8]   ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 2.430      ;
; 2.195 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_2[9]   ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 2.430      ;
; 2.195 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_1[9]   ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 2.430      ;
; 2.195 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_2[10]  ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 2.430      ;
; 2.195 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_2[7]   ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 2.430      ;
; 2.229 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_2[0]   ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 2.464      ;
; 2.229 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_1[0]   ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 2.464      ;
; 2.229 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_1[1]   ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 2.464      ;
; 2.229 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_2[1]   ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 2.464      ;
; 2.229 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_1[2]   ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 2.464      ;
; 2.229 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_2[2]   ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 2.464      ;
; 2.229 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_2[6]   ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 2.464      ;
; 2.229 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_2[5]   ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 2.464      ;
; 2.229 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_2[4]   ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 2.464      ;
; 2.229 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_2[3]   ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 2.464      ;
; 2.229 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_1[8]   ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 2.464      ;
; 2.229 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_2[8]   ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 2.464      ;
; 2.229 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_2[9]   ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 2.464      ;
; 2.229 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_1[9]   ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 2.464      ;
; 2.229 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_2[10]  ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 2.464      ;
; 2.229 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_2[7]   ; clk_50       ; clk_50      ; 0.000        ; 0.064      ; 2.464      ;
; 2.269 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_anterior[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.453      ; 2.893      ;
; 2.269 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_anterior[6]  ; clk_50       ; clk_50      ; 0.000        ; 0.453      ; 2.893      ;
; 2.269 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_anterior[5]  ; clk_50       ; clk_50      ; 0.000        ; 0.453      ; 2.893      ;
; 2.269 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_anterior[4]  ; clk_50       ; clk_50      ; 0.000        ; 0.453      ; 2.893      ;
; 2.269 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_anterior[3]  ; clk_50       ; clk_50      ; 0.000        ; 0.453      ; 2.893      ;
; 2.303 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.453      ; 2.927      ;
; 2.303 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[6]  ; clk_50       ; clk_50      ; 0.000        ; 0.453      ; 2.927      ;
; 2.303 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[5]  ; clk_50       ; clk_50      ; 0.000        ; 0.453      ; 2.927      ;
; 2.303 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[4]  ; clk_50       ; clk_50      ; 0.000        ; 0.453      ; 2.927      ;
; 2.303 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[3]  ; clk_50       ; clk_50      ; 0.000        ; 0.453      ; 2.927      ;
; 2.380 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[7]  ; clk_50       ; clk_50      ; 0.000        ; 0.347      ; 2.895      ;
; 2.380 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cantidad_temp[2] ; clk_50       ; clk_50      ; 0.000        ; 0.347      ; 2.895      ;
; 2.380 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cantidad_temp[3] ; clk_50       ; clk_50      ; 0.000        ; 0.347      ; 2.895      ;
; 2.380 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cantidad_temp[4] ; clk_50       ; clk_50      ; 0.000        ; 0.347      ; 2.895      ;
; 2.385 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[11] ; clk_50       ; clk_50      ; 0.000        ; 0.345      ; 2.898      ;
; 2.385 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[13] ; clk_50       ; clk_50      ; 0.000        ; 0.345      ; 2.898      ;
; 2.385 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cantidad_temp[1] ; clk_50       ; clk_50      ; 0.000        ; 0.345      ; 2.898      ;
; 2.385 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cantidad_temp[5] ; clk_50       ; clk_50      ; 0.000        ; 0.345      ; 2.898      ;
; 2.414 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|energia_temp[7]  ; clk_50       ; clk_50      ; 0.000        ; 0.347      ; 2.929      ;
; 2.414 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cantidad_temp[2] ; clk_50       ; clk_50      ; 0.000        ; 0.347      ; 2.929      ;
; 2.414 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cantidad_temp[3] ; clk_50       ; clk_50      ; 0.000        ; 0.347      ; 2.929      ;
; 2.414 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cantidad_temp[4] ; clk_50       ; clk_50      ; 0.000        ; 0.347      ; 2.929      ;
; 2.419 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|energia_temp[11] ; clk_50       ; clk_50      ; 0.000        ; 0.345      ; 2.932      ;
; 2.419 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|energia_temp[13] ; clk_50       ; clk_50      ; 0.000        ; 0.345      ; 2.932      ;
; 2.419 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cantidad_temp[1] ; clk_50       ; clk_50      ; 0.000        ; 0.345      ; 2.932      ;
; 2.419 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cantidad_temp[5] ; clk_50       ; clk_50      ; 0.000        ; 0.345      ; 2.932      ;
; 2.423 ; coordinador_mod_tes:inst8|state.reset_todo       ; uart_algo_nuevo:inst10|reg_data[2] ; clk_50       ; clk_50      ; 0.000        ; 0.059      ; 2.653      ;
; 2.423 ; coordinador_mod_tes:inst8|state.reset_todo       ; uart_algo_nuevo:inst10|reg_data[3] ; clk_50       ; clk_50      ; 0.000        ; 0.059      ; 2.653      ;
; 2.423 ; coordinador_mod_tes:inst8|state.reset_todo       ; uart_algo_nuevo:inst10|reg_data[4] ; clk_50       ; clk_50      ; 0.000        ; 0.059      ; 2.653      ;
; 2.423 ; coordinador_mod_tes:inst8|state.reset_todo       ; uart_algo_nuevo:inst10|reg_data[0] ; clk_50       ; clk_50      ; 0.000        ; 0.059      ; 2.653      ;
; 2.423 ; coordinador_mod_tes:inst8|state.reset_todo       ; uart_algo_nuevo:inst10|reg_data[7] ; clk_50       ; clk_50      ; 0.000        ; 0.059      ; 2.653      ;
; 2.423 ; coordinador_mod_tes:inst8|state.reset_todo       ; uart_algo_nuevo:inst10|reg_data[5] ; clk_50       ; clk_50      ; 0.000        ; 0.059      ; 2.653      ;
; 2.423 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_data_reg[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.059      ; 2.653      ;
; 2.423 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_data_reg[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.059      ; 2.653      ;
; 2.423 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_data_reg[1]  ; clk_50       ; clk_50      ; 0.000        ; 0.059      ; 2.653      ;
; 2.423 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_data_reg[6]  ; clk_50       ; clk_50      ; 0.000        ; 0.059      ; 2.653      ;
; 2.423 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_data_reg[5]  ; clk_50       ; clk_50      ; 0.000        ; 0.059      ; 2.653      ;
; 2.423 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_data_reg[4]  ; clk_50       ; clk_50      ; 0.000        ; 0.059      ; 2.653      ;
; 2.423 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_data_reg[3]  ; clk_50       ; clk_50      ; 0.000        ; 0.059      ; 2.653      ;
; 2.423 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|pix_data_reg[7]  ; clk_50       ; clk_50      ; 0.000        ; 0.059      ; 2.653      ;
; 2.435 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[3]  ; clk_50       ; clk_50      ; 0.000        ; 0.347      ; 2.950      ;
; 2.435 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[4]  ; clk_50       ; clk_50      ; 0.000        ; 0.347      ; 2.950      ;
; 2.435 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[5]  ; clk_50       ; clk_50      ; 0.000        ; 0.347      ; 2.950      ;
; 2.435 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[6]  ; clk_50       ; clk_50      ; 0.000        ; 0.347      ; 2.950      ;
; 2.457 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; uart_algo_nuevo:inst10|reg_data[2] ; clk_50       ; clk_50      ; 0.000        ; 0.059      ; 2.687      ;
; 2.457 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; uart_algo_nuevo:inst10|reg_data[3] ; clk_50       ; clk_50      ; 0.000        ; 0.059      ; 2.687      ;
+-------+--------------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; clk_50 ; -3.320 ; -1451.787        ;
+--------+--------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+--------+-------+------------------+
; Clock  ; Slack ; End Point TNS    ;
+--------+-------+------------------+
; clk_50 ; 0.173 ; 0.000            ;
+--------+-------+------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+--------+--------+---------------------+
; Clock  ; Slack  ; End Point TNS       ;
+--------+--------+---------------------+
; clk_50 ; -1.086 ; -598.643            ;
+--------+--------+---------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+--------+-------+---------------------+
; Clock  ; Slack ; End Point TNS       ;
+--------+-------+---------------------+
; clk_50 ; 0.962 ; 0.000               ;
+--------+-------+---------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+--------+--------+--------------------------------+
; Clock  ; Slack  ; End Point TNS                  ;
+--------+--------+--------------------------------+
; clk_50 ; -3.000 ; -959.848                       ;
+--------+--------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_50'                                                                                                                                                                                              ;
+--------+----------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                          ; To Node                                                                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.320 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_address_reg0 ; clk_50       ; clk_50      ; 1.000        ; 0.100      ; 4.429      ;
; -3.286 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_50       ; clk_50      ; 1.000        ; 0.081      ; 4.376      ;
; -3.274 ; coordinador_mod_tes:inst8|state.reset_todo         ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_address_reg0 ; clk_50       ; clk_50      ; 1.000        ; 0.100      ; 4.383      ;
; -3.215 ; coordinador_mod_tes:inst8|state.reset_todo         ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_50       ; clk_50      ; 1.000        ; 0.081      ; 4.305      ;
; -3.130 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0 ; clk_50       ; clk_50      ; 1.000        ; 0.078      ; 4.217      ;
; -3.109 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_datain_reg0  ; clk_50       ; clk_50      ; 1.000        ; 0.103      ; 4.221      ;
; -3.084 ; coordinador_mod_tes:inst8|state.reset_todo         ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_address_reg0 ; clk_50       ; clk_50      ; 1.000        ; 0.078      ; 4.171      ;
; -3.046 ; coordinador_mod_tes:inst8|state.reset_todo         ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_datain_reg0  ; clk_50       ; clk_50      ; 1.000        ; 0.103      ; 4.158      ;
; -2.892 ; coordinador_mod_tes:inst8|state.reset_todo         ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg       ; clk_50       ; clk_50      ; 1.000        ; 0.078      ; 3.979      ;
; -2.887 ; coordinador_mod_tes:inst8|state.reset_todo         ; uart_tx:inst12|data_to_send[0]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.041     ; 3.833      ;
; -2.887 ; coordinador_mod_tes:inst8|state.reset_todo         ; uart_tx:inst12|data_to_send[1]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.041     ; 3.833      ;
; -2.887 ; coordinador_mod_tes:inst8|state.reset_todo         ; uart_tx:inst12|data_to_send[2]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.041     ; 3.833      ;
; -2.887 ; coordinador_mod_tes:inst8|state.reset_todo         ; uart_tx:inst12|data_to_send[3]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.041     ; 3.833      ;
; -2.887 ; coordinador_mod_tes:inst8|state.reset_todo         ; uart_tx:inst12|data_to_send[4]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.041     ; 3.833      ;
; -2.887 ; coordinador_mod_tes:inst8|state.reset_todo         ; uart_tx:inst12|data_to_send[5]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.041     ; 3.833      ;
; -2.847 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_we_reg       ; clk_50       ; clk_50      ; 1.000        ; 0.078      ; 3.934      ;
; -2.698 ; coordinador_mod_tes:inst8|state.reset_todo         ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_we_reg       ; clk_50       ; clk_50      ; 1.000        ; 0.100      ; 3.807      ;
; -2.697 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; uart_tx:inst12|data_to_send[0]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.041     ; 3.643      ;
; -2.697 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; uart_tx:inst12|data_to_send[1]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.041     ; 3.643      ;
; -2.697 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; uart_tx:inst12|data_to_send[2]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.041     ; 3.643      ;
; -2.697 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; uart_tx:inst12|data_to_send[3]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.041     ; 3.643      ;
; -2.697 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; uart_tx:inst12|data_to_send[4]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.041     ; 3.643      ;
; -2.697 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; uart_tx:inst12|data_to_send[5]                                                                ; clk_50       ; clk_50      ; 1.000        ; -0.041     ; 3.643      ;
; -2.653 ; coordinador_mod_tes:inst8|state.reset_todo         ; uart_tx:inst12|fsm_state.FSM_IDLE                                                             ; clk_50       ; clk_50      ; 1.000        ; -0.051     ; 3.589      ;
; -2.637 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_we_reg       ; clk_50       ; clk_50      ; 1.000        ; 0.100      ; 3.746      ;
; -2.633 ; coordinador_mod_tes:inst8|state.trigger_wait       ; algo_3_final:inst|dir_histograma_int[2]                                                       ; clk_50       ; clk_50      ; 1.000        ; 0.086      ; 3.706      ;
; -2.633 ; coordinador_mod_tes:inst8|state.trigger_wait       ; algo_3_final:inst|dir_histograma_int[1]                                                       ; clk_50       ; clk_50      ; 1.000        ; 0.086      ; 3.706      ;
; -2.633 ; coordinador_mod_tes:inst8|state.trigger_wait       ; algo_3_final:inst|dir_histograma_int[3]                                                       ; clk_50       ; clk_50      ; 1.000        ; 0.086      ; 3.706      ;
; -2.633 ; coordinador_mod_tes:inst8|state.trigger_wait       ; algo_3_final:inst|dir_histograma_int[4]                                                       ; clk_50       ; clk_50      ; 1.000        ; 0.086      ; 3.706      ;
; -2.618 ; algo_3_final:inst|reg_ancho_1[3]                   ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.053     ; 3.552      ;
; -2.612 ; algo_3_final:inst|reg_anterior[3]                  ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.044     ; 3.555      ;
; -2.602 ; coordinador_mod_tes:inst8|dir_mem_hist_int[5]      ; algo_3_final:inst|dir_histograma_int[2]                                                       ; clk_50       ; clk_50      ; 1.000        ; 0.086      ; 3.675      ;
; -2.602 ; coordinador_mod_tes:inst8|dir_mem_hist_int[5]      ; algo_3_final:inst|dir_histograma_int[1]                                                       ; clk_50       ; clk_50      ; 1.000        ; 0.086      ; 3.675      ;
; -2.602 ; coordinador_mod_tes:inst8|dir_mem_hist_int[5]      ; algo_3_final:inst|dir_histograma_int[3]                                                       ; clk_50       ; clk_50      ; 1.000        ; 0.086      ; 3.675      ;
; -2.602 ; coordinador_mod_tes:inst8|dir_mem_hist_int[5]      ; algo_3_final:inst|dir_histograma_int[4]                                                       ; clk_50       ; clk_50      ; 1.000        ; 0.086      ; 3.675      ;
; -2.572 ; algo_3_final:inst|indice_histograma[1]             ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_datain_reg0  ; clk_50       ; clk_50      ; 1.000        ; -0.044     ; 3.537      ;
; -2.562 ; algo_3_final:inst|reg_ancho_2[1]                   ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; 0.149      ; 3.698      ;
; -2.558 ; algo_3_final:inst|reg_ancho_1[4]                   ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.053     ; 3.492      ;
; -2.554 ; algo_3_final:inst|reg_anterior[2]                  ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.044     ; 3.497      ;
; -2.544 ; algo_3_final:inst|reg_ancho_1[5]                   ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.053     ; 3.478      ;
; -2.532 ; coordinador_mod_tes:inst8|dir_mem_hist_int[6]      ; algo_3_final:inst|dir_histograma_int[2]                                                       ; clk_50       ; clk_50      ; 1.000        ; 0.086      ; 3.605      ;
; -2.532 ; coordinador_mod_tes:inst8|dir_mem_hist_int[6]      ; algo_3_final:inst|dir_histograma_int[1]                                                       ; clk_50       ; clk_50      ; 1.000        ; 0.086      ; 3.605      ;
; -2.532 ; coordinador_mod_tes:inst8|dir_mem_hist_int[6]      ; algo_3_final:inst|dir_histograma_int[3]                                                       ; clk_50       ; clk_50      ; 1.000        ; 0.086      ; 3.605      ;
; -2.532 ; coordinador_mod_tes:inst8|dir_mem_hist_int[6]      ; algo_3_final:inst|dir_histograma_int[4]                                                       ; clk_50       ; clk_50      ; 1.000        ; 0.086      ; 3.605      ;
; -2.530 ; algo_3_final:inst|reg_anterior[5]                  ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.044     ; 3.473      ;
; -2.521 ; coordinador_mod_tes:inst8|state.reset_todo         ; uart_tx:inst12|data_to_send[7]                                                                ; clk_50       ; clk_50      ; 1.000        ; 0.155      ; 3.663      ;
; -2.504 ; algo_3_final:inst|reg_anterior[4]                  ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.044     ; 3.447      ;
; -2.503 ; algo_3_final:inst|reg_ancho_1[6]                   ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.053     ; 3.437      ;
; -2.494 ; algo_3_final:inst|indice_histograma[0]             ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_datain_reg0  ; clk_50       ; clk_50      ; 1.000        ; -0.044     ; 3.459      ;
; -2.484 ; coordinador_mod_tes:inst8|state.reset_todo         ; uart_tx:inst12|fsm_state.FSM_START                                                            ; clk_50       ; clk_50      ; 1.000        ; -0.051     ; 3.420      ;
; -2.463 ; coordinador_mod_tes:inst8|state.trigger_algorimo   ; uart_tx:inst12|fsm_state.FSM_IDLE                                                             ; clk_50       ; clk_50      ; 1.000        ; -0.051     ; 3.399      ;
; -2.461 ; algo_3_final:inst|reg_ancho_1[7]                   ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.053     ; 3.395      ;
; -2.448 ; coordinador_mod_tes:inst8|state.esp_borrado_2      ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_address_reg0 ; clk_50       ; clk_50      ; 1.000        ; 0.177      ; 3.634      ;
; -2.425 ; algo_3_final:inst|reg_ancho_2[0]                   ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; 0.149      ; 3.561      ;
; -2.422 ; algo_3_final:inst|reg_anterior[0]                  ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; 0.157      ; 3.566      ;
; -2.419 ; coordinador_mod_tes:inst8|state.esp_fin_histograma ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a5~porta_address_reg0 ; clk_50       ; clk_50      ; 1.000        ; 0.177      ; 3.605      ;
; -2.417 ; algo_3_final:inst|reg_ancho_1[0]                   ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; 0.149      ; 3.553      ;
; -2.415 ; algo_3_final:inst|reg_anterior[6]                  ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.044     ; 3.358      ;
; -2.414 ; coordinador_mod_tes:inst8|state.esp_borrado_2      ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_50       ; clk_50      ; 1.000        ; 0.158      ; 3.581      ;
; -2.407 ; coordinador_mod_tes:inst8|state.reset_todo         ; uart_tx:inst12|data_to_send[6]                                                                ; clk_50       ; clk_50      ; 1.000        ; 0.155      ; 3.549      ;
; -2.404 ; algo_3_final:inst|reg_anterior[3]                  ; algo_3_final:inst|data_a_escribir[7]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.242     ; 3.149      ;
; -2.401 ; algo_3_final:inst|reg_ancho_3[1]                   ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; 0.157      ; 3.545      ;
; -2.400 ; algo_3_final:inst|reg_ancho_2[3]                   ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; 0.149      ; 3.536      ;
; -2.399 ; coordinador_mod_tes:inst8|state.trigger_wait       ; algo_3_final:inst|dir_histograma_int[0]                                                       ; clk_50       ; clk_50      ; 1.000        ; 0.096      ; 3.482      ;
; -2.399 ; coordinador_mod_tes:inst8|state.trigger_wait       ; algo_3_final:inst|dir_histograma_int[5]                                                       ; clk_50       ; clk_50      ; 1.000        ; 0.096      ; 3.482      ;
; -2.399 ; coordinador_mod_tes:inst8|state.trigger_wait       ; algo_3_final:inst|dir_histograma_int[6]                                                       ; clk_50       ; clk_50      ; 1.000        ; 0.096      ; 3.482      ;
; -2.399 ; coordinador_mod_tes:inst8|state.trigger_wait       ; algo_3_final:inst|dir_histograma_int[7]                                                       ; clk_50       ; clk_50      ; 1.000        ; 0.096      ; 3.482      ;
; -2.399 ; coordinador_mod_tes:inst8|state.trigger_wait       ; algo_3_final:inst|dir_histograma_int[8]                                                       ; clk_50       ; clk_50      ; 1.000        ; 0.096      ; 3.482      ;
; -2.399 ; coordinador_mod_tes:inst8|state.trigger_wait       ; algo_3_final:inst|dir_histograma_int[9]                                                       ; clk_50       ; clk_50      ; 1.000        ; 0.096      ; 3.482      ;
; -2.398 ; algo_3_final:inst|reg_ancho_1[1]                   ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; 0.149      ; 3.534      ;
; -2.398 ; algo_3_final:inst|reg_anterior[1]                  ; algo_3_final:inst|data_a_escribir[0]                                                          ; clk_50       ; clk_50      ; 1.000        ; 0.157      ; 3.542      ;
; -2.392 ; coordinador_mod_tes:inst8|state.reset_todo         ; algo_3_final:inst|histogram[5][13]                                                            ; clk_50       ; clk_50      ; 1.000        ; 0.130      ; 3.509      ;
; -2.392 ; coordinador_mod_tes:inst8|state.reset_todo         ; algo_3_final:inst|histogram[5][12]                                                            ; clk_50       ; clk_50      ; 1.000        ; 0.130      ; 3.509      ;
; -2.392 ; coordinador_mod_tes:inst8|state.reset_todo         ; algo_3_final:inst|histogram[5][11]                                                            ; clk_50       ; clk_50      ; 1.000        ; 0.130      ; 3.509      ;
; -2.392 ; coordinador_mod_tes:inst8|state.reset_todo         ; algo_3_final:inst|histogram[5][10]                                                            ; clk_50       ; clk_50      ; 1.000        ; 0.130      ; 3.509      ;
; -2.392 ; coordinador_mod_tes:inst8|state.reset_todo         ; algo_3_final:inst|histogram[5][9]                                                             ; clk_50       ; clk_50      ; 1.000        ; 0.130      ; 3.509      ;
; -2.392 ; coordinador_mod_tes:inst8|state.reset_todo         ; algo_3_final:inst|histogram[5][8]                                                             ; clk_50       ; clk_50      ; 1.000        ; 0.130      ; 3.509      ;
; -2.392 ; coordinador_mod_tes:inst8|state.reset_todo         ; algo_3_final:inst|histogram[5][7]                                                             ; clk_50       ; clk_50      ; 1.000        ; 0.130      ; 3.509      ;
; -2.392 ; coordinador_mod_tes:inst8|state.reset_todo         ; algo_3_final:inst|histogram[5][6]                                                             ; clk_50       ; clk_50      ; 1.000        ; 0.130      ; 3.509      ;
; -2.392 ; coordinador_mod_tes:inst8|state.reset_todo         ; algo_3_final:inst|histogram[5][5]                                                             ; clk_50       ; clk_50      ; 1.000        ; 0.130      ; 3.509      ;
; -2.392 ; coordinador_mod_tes:inst8|state.reset_todo         ; algo_3_final:inst|histogram[5][4]                                                             ; clk_50       ; clk_50      ; 1.000        ; 0.130      ; 3.509      ;
; -2.392 ; coordinador_mod_tes:inst8|state.reset_todo         ; algo_3_final:inst|histogram[5][3]                                                             ; clk_50       ; clk_50      ; 1.000        ; 0.130      ; 3.509      ;
; -2.392 ; coordinador_mod_tes:inst8|state.reset_todo         ; algo_3_final:inst|histogram[5][2]                                                             ; clk_50       ; clk_50      ; 1.000        ; 0.130      ; 3.509      ;
; -2.392 ; coordinador_mod_tes:inst8|state.reset_todo         ; algo_3_final:inst|histogram[5][1]                                                             ; clk_50       ; clk_50      ; 1.000        ; 0.130      ; 3.509      ;
; -2.385 ; coordinador_mod_tes:inst8|state.esp_fin_histograma ; ram:inst6|altsyncram:mem_rtl_0|altsyncram_eg81:auto_generated|ram_block1a0~porta_datain_reg0  ; clk_50       ; clk_50      ; 1.000        ; 0.158      ; 3.552      ;
; -2.383 ; algo_3_final:inst|reg_ancho_1[3]                   ; algo_3_final:inst|data_a_escribir[7]                                                          ; clk_50       ; clk_50      ; 1.000        ; -0.251     ; 3.119      ;
; -2.376 ; algo_3_final:inst|pix_count_int[1]                 ; algo_3_final:inst|dir_histograma_int[2]                                                       ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 3.274      ;
; -2.376 ; algo_3_final:inst|pix_count_int[1]                 ; algo_3_final:inst|dir_histograma_int[1]                                                       ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 3.274      ;
; -2.376 ; algo_3_final:inst|pix_count_int[1]                 ; algo_3_final:inst|dir_histograma_int[3]                                                       ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 3.274      ;
; -2.376 ; algo_3_final:inst|pix_count_int[1]                 ; algo_3_final:inst|dir_histograma_int[4]                                                       ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 3.274      ;
; -2.375 ; algo_3_final:inst|pix_count_int[4]                 ; algo_3_final:inst|dir_histograma_int[2]                                                       ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 3.273      ;
; -2.375 ; algo_3_final:inst|pix_count_int[4]                 ; algo_3_final:inst|dir_histograma_int[1]                                                       ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 3.273      ;
; -2.375 ; algo_3_final:inst|pix_count_int[4]                 ; algo_3_final:inst|dir_histograma_int[3]                                                       ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 3.273      ;
; -2.375 ; algo_3_final:inst|pix_count_int[4]                 ; algo_3_final:inst|dir_histograma_int[4]                                                       ; clk_50       ; clk_50      ; 1.000        ; -0.089     ; 3.273      ;
; -2.368 ; coordinador_mod_tes:inst8|dir_mem_hist_int[5]      ; algo_3_final:inst|dir_histograma_int[0]                                                       ; clk_50       ; clk_50      ; 1.000        ; 0.096      ; 3.451      ;
; -2.368 ; coordinador_mod_tes:inst8|dir_mem_hist_int[5]      ; algo_3_final:inst|dir_histograma_int[5]                                                       ; clk_50       ; clk_50      ; 1.000        ; 0.096      ; 3.451      ;
; -2.368 ; coordinador_mod_tes:inst8|dir_mem_hist_int[5]      ; algo_3_final:inst|dir_histograma_int[6]                                                       ; clk_50       ; clk_50      ; 1.000        ; 0.096      ; 3.451      ;
; -2.368 ; coordinador_mod_tes:inst8|dir_mem_hist_int[5]      ; algo_3_final:inst|dir_histograma_int[7]                                                       ; clk_50       ; clk_50      ; 1.000        ; 0.096      ; 3.451      ;
; -2.368 ; coordinador_mod_tes:inst8|dir_mem_hist_int[5]      ; algo_3_final:inst|dir_histograma_int[8]                                                       ; clk_50       ; clk_50      ; 1.000        ; 0.096      ; 3.451      ;
; -2.368 ; coordinador_mod_tes:inst8|dir_mem_hist_int[5]      ; algo_3_final:inst|dir_histograma_int[9]                                                       ; clk_50       ; clk_50      ; 1.000        ; 0.096      ; 3.451      ;
+--------+----------------------------------------------------+-----------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_50'                                                                                                                                                     ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                           ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.173 ; coordinador_mod_tes:inst8|state.esp_fin_escritura   ; coordinador_mod_tes:inst8|state.esp_fin_escritura   ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; coordinador_mod_tes:inst8|state.esp_borrado_1       ; coordinador_mod_tes:inst8|state.esp_borrado_1       ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; uart_tx:inst12|data_to_send[7]                      ; uart_tx:inst12|data_to_send[7]                      ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; algo_3_final:inst|indice[0]                         ; algo_3_final:inst|indice[0]                         ; clk_50       ; clk_50      ; 0.000        ; 0.050      ; 0.307      ;
; 0.174 ; algo_3_final:inst|histogram[30][0]                  ; algo_3_final:inst|histogram[30][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; algo_3_final:inst|histogram[26][0]                  ; algo_3_final:inst|histogram[26][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; algo_3_final:inst|histogram[18][0]                  ; algo_3_final:inst|histogram[18][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; algo_3_final:inst|histogram[22][0]                  ; algo_3_final:inst|histogram[22][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; algo_3_final:inst|state.lectura_ancho_2             ; algo_3_final:inst|state.lectura_ancho_2             ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; algo_3_final:inst|state.lectura_ancho_1             ; algo_3_final:inst|state.lectura_ancho_1             ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; algo_3_final:inst|state.lectura_ancho_3             ; algo_3_final:inst|state.lectura_ancho_3             ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; algo_3_final:inst|state.lectura_anterior            ; algo_3_final:inst|state.lectura_anterior            ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; algo_3_final:inst|eventos[0]                        ; algo_3_final:inst|eventos[0]                        ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; algo_3_final:inst|state.lectura_cantidad_energia    ; algo_3_final:inst|state.lectura_cantidad_energia    ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; algo_3_final:inst|state.fin_escritura_histograma    ; algo_3_final:inst|state.fin_escritura_histograma    ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.174 ; algo_3_final:inst|data_a_escribir[0]                ; algo_3_final:inst|data_a_escribir[0]                ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.307      ;
; 0.175 ; algo_3_final:inst|histogram[5][0]                   ; algo_3_final:inst|histogram[5][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; algo_3_final:inst|histogram[4][0]                   ; algo_3_final:inst|histogram[4][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; algo_3_final:inst|histogram[7][0]                   ; algo_3_final:inst|histogram[7][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; algo_3_final:inst|histogram[10][0]                  ; algo_3_final:inst|histogram[10][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; algo_3_final:inst|histogram[8][0]                   ; algo_3_final:inst|histogram[8][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; algo_3_final:inst|histogram[9][0]                   ; algo_3_final:inst|histogram[9][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; algo_3_final:inst|histogram[11][0]                  ; algo_3_final:inst|histogram[11][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; algo_3_final:inst|histogram[3][0]                   ; algo_3_final:inst|histogram[3][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; algo_3_final:inst|histogram[1][0]                   ; algo_3_final:inst|histogram[1][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; algo_3_final:inst|histogram[15][0]                  ; algo_3_final:inst|histogram[15][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; algo_3_final:inst|histogram[14][0]                  ; algo_3_final:inst|histogram[14][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; algo_3_final:inst|histogram[13][0]                  ; algo_3_final:inst|histogram[13][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; algo_3_final:inst|histogram[12][0]                  ; algo_3_final:inst|histogram[12][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; algo_3_final:inst|histogram[31][0]                  ; algo_3_final:inst|histogram[31][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; algo_3_final:inst|histogram[27][0]                  ; algo_3_final:inst|histogram[27][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; algo_3_final:inst|histogram[16][0]                  ; algo_3_final:inst|histogram[16][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; algo_3_final:inst|histogram[20][0]                  ; algo_3_final:inst|histogram[20][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; algo_3_final:inst|histogram[24][0]                  ; algo_3_final:inst|histogram[24][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; algo_3_final:inst|histogram[28][0]                  ; algo_3_final:inst|histogram[28][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; algo_3_final:inst|histogram[25][0]                  ; algo_3_final:inst|histogram[25][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; algo_3_final:inst|histogram[17][0]                  ; algo_3_final:inst|histogram[17][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; algo_3_final:inst|histogram[21][0]                  ; algo_3_final:inst|histogram[21][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; algo_3_final:inst|histogram[29][0]                  ; algo_3_final:inst|histogram[29][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; algo_3_final:inst|ignorar_anterior                  ; algo_3_final:inst|ignorar_anterior                  ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.307      ;
; 0.175 ; algo_3_final:inst|ignorar_ancho_1                   ; algo_3_final:inst|ignorar_ancho_1                   ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.307      ;
; 0.176 ; algo_3_final:inst|histogram[6][0]                   ; algo_3_final:inst|histogram[6][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; algo_3_final:inst|histogram[32][0]                  ; algo_3_final:inst|histogram[32][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; algo_3_final:inst|histogram[19][0]                  ; algo_3_final:inst|histogram[19][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; algo_3_final:inst|histogram[23][0]                  ; algo_3_final:inst|histogram[23][0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.047      ; 0.307      ;
; 0.177 ; algo_3_final:inst|histogram[2][0]                   ; algo_3_final:inst|histogram[2][0]                   ; clk_50       ; clk_50      ; 0.000        ; 0.046      ; 0.307      ;
; 0.181 ; uart_tx:inst12|fsm_state.FSM_STOP                   ; uart_tx:inst12|fsm_state.FSM_STOP                   ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:inst12|bit_counter[3]                       ; uart_tx:inst12|bit_counter[3]                       ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:inst12|bit_counter[1]                       ; uart_tx:inst12|bit_counter[1]                       ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:inst12|bit_counter[2]                       ; uart_tx:inst12|bit_counter[2]                       ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:inst12|bit_counter[0]                       ; uart_tx:inst12|bit_counter[0]                       ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:inst12|fsm_state.FSM_SEND                   ; uart_tx:inst12|fsm_state.FSM_SEND                   ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:inst12|fsm_state.FSM_START                  ; uart_tx:inst12|fsm_state.FSM_START                  ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; algo_3_final:inst|pix_count_int[0]                  ; algo_3_final:inst|pix_count_int[0]                  ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.314      ;
; 0.181 ; coordinador_mod_tes:inst8|img[1]                    ; coordinador_mod_tes:inst8|img[1]                    ; clk_50       ; clk_50      ; 0.000        ; 0.042      ; 0.307      ;
; 0.182 ; coordinador_mod_tes:inst8|state.envio_uart_2        ; coordinador_mod_tes:inst8|state.envio_uart_2        ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; algo_3_final:inst|state.end_histograma              ; algo_3_final:inst|state.end_histograma              ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; algo_3_final:inst|state.lectura_memorias_histograma ; algo_3_final:inst|state.lectura_memorias_histograma ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; algo_3_final:inst|dir_mem_3[0]                      ; algo_3_final:inst|dir_mem_3[0]                      ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_algo_nuevo:inst10|state                        ; uart_algo_nuevo:inst10|state                        ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst11|r_RX_Byte[5]                         ; UART_RX:inst11|r_RX_Byte[5]                         ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst11|r_RX_Byte[7]                         ; UART_RX:inst11|r_RX_Byte[7]                         ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst11|r_RX_Byte[6]                         ; UART_RX:inst11|r_RX_Byte[6]                         ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst11|r_RX_Byte[0]                         ; UART_RX:inst11|r_RX_Byte[0]                         ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst11|r_RX_Byte[4]                         ; UART_RX:inst11|r_RX_Byte[4]                         ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst11|r_RX_Byte[3]                         ; UART_RX:inst11|r_RX_Byte[3]                         ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst11|r_RX_Byte[1]                         ; UART_RX:inst11|r_RX_Byte[1]                         ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst11|r_RX_Byte[2]                         ; UART_RX:inst11|r_RX_Byte[2]                         ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst11|r_RX_DV                              ; UART_RX:inst11|r_RX_DV                              ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst11|r_SM_Main.s_RX_Stop_Bit              ; UART_RX:inst11|r_SM_Main.s_RX_Stop_Bit              ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst11|r_SM_Main.s_RX_Data_Bits             ; UART_RX:inst11|r_SM_Main.s_RX_Data_Bits             ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst11|r_Bit_Index[2]                       ; UART_RX:inst11|r_Bit_Index[2]                       ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst11|r_Bit_Index[0]                       ; UART_RX:inst11|r_Bit_Index[0]                       ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst11|r_Bit_Index[1]                       ; UART_RX:inst11|r_Bit_Index[1]                       ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst11|r_SM_Main.s_Idle                     ; UART_RX:inst11|r_SM_Main.s_Idle                     ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; UART_RX:inst11|r_SM_Main.s_RX_Start_Bit             ; UART_RX:inst11|r_SM_Main.s_RX_Start_Bit             ; clk_50       ; clk_50      ; 0.000        ; 0.041      ; 0.307      ;
; 0.183 ; ack_sender:inst14|uart_byte[0]                      ; ack_sender:inst14|uart_byte[0]                      ; clk_50       ; clk_50      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; ack_sender:inst14|state.SEND                        ; ack_sender:inst14|state.SEND                        ; clk_50       ; clk_50      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; ack_sender:inst14|state.WAIT_BUSY                   ; ack_sender:inst14|state.WAIT_BUSY                   ; clk_50       ; clk_50      ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; ack_sender:inst14|tx_enable                         ; ack_sender:inst14|tx_enable                         ; clk_50       ; clk_50      ; 0.000        ; 0.040      ; 0.307      ;
; 0.184 ; coordinador_mod_tes:inst8|state.envio_uart_4        ; coordinador_mod_tes:inst8|state.envio_uart_4        ; clk_50       ; clk_50      ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; algo_3_final:inst|pix_count_int[20]                 ; algo_3_final:inst|pix_count_int[20]                 ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.317      ;
; 0.185 ; coordinador_mod_tes:inst8|flag_esp_fin_histograma   ; coordinador_mod_tes:inst8|flag_esp_fin_histograma   ; clk_50       ; clk_50      ; 0.000        ; 0.038      ; 0.307      ;
; 0.186 ; algo_3_final:inst|histogram[8][13]                  ; algo_3_final:inst|histogram[8][13]                  ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.318      ;
; 0.186 ; algo_3_final:inst|histogram[13][13]                 ; algo_3_final:inst|histogram[13][13]                 ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.318      ;
; 0.186 ; algo_3_final:inst|state.escritura_erase_2           ; algo_3_final:inst|state.erase                       ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.319      ;
; 0.191 ; algo_3_final:inst|histogram[28][13]                 ; algo_3_final:inst|histogram[28][13]                 ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.324      ;
; 0.192 ; algo_3_final:inst|histogram[4][13]                  ; algo_3_final:inst|histogram[4][13]                  ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.324      ;
; 0.192 ; algo_3_final:inst|histogram[6][13]                  ; algo_3_final:inst|histogram[6][13]                  ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.324      ;
; 0.192 ; algo_3_final:inst|histogram[9][13]                  ; algo_3_final:inst|histogram[9][13]                  ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.324      ;
; 0.192 ; algo_3_final:inst|histogram[11][13]                 ; algo_3_final:inst|histogram[11][13]                 ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.324      ;
; 0.192 ; algo_3_final:inst|histogram[3][13]                  ; algo_3_final:inst|histogram[3][13]                  ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.325      ;
; 0.192 ; algo_3_final:inst|histogram[2][13]                  ; algo_3_final:inst|histogram[2][13]                  ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.324      ;
; 0.192 ; algo_3_final:inst|histogram[15][13]                 ; algo_3_final:inst|histogram[15][13]                 ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.325      ;
; 0.192 ; algo_3_final:inst|histogram[19][13]                 ; algo_3_final:inst|histogram[19][13]                 ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.324      ;
; 0.192 ; algo_3_final:inst|histogram[26][13]                 ; algo_3_final:inst|histogram[26][13]                 ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.325      ;
; 0.192 ; algo_3_final:inst|histogram[18][13]                 ; algo_3_final:inst|histogram[18][13]                 ; clk_50       ; clk_50      ; 0.000        ; 0.049      ; 0.325      ;
; 0.192 ; algo_3_final:inst|histogram[21][13]                 ; algo_3_final:inst|histogram[21][13]                 ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.324      ;
; 0.193 ; algo_3_final:inst|histogram[12][13]                 ; algo_3_final:inst|histogram[12][13]                 ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.325      ;
; 0.193 ; algo_3_final:inst|histogram[31][13]                 ; algo_3_final:inst|histogram[31][13]                 ; clk_50       ; clk_50      ; 0.000        ; 0.048      ; 0.325      ;
+-------+-----------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk_50'                                                                                                                                               ;
+--------+--------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.086 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.dir_ancho_1                 ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 2.017      ;
; -1.084 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.end_histograma              ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 2.008      ;
; -1.084 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|state.lectura_memorias_histograma ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 2.008      ;
; -1.084 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[0]                        ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 2.008      ;
; -1.084 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[10]                       ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 2.008      ;
; -1.084 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[3]                        ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 2.008      ;
; -1.084 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[1]                        ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 2.008      ;
; -1.084 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[2]                        ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 2.008      ;
; -1.084 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[4]                        ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 2.008      ;
; -1.084 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[5]                        ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 2.008      ;
; -1.084 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[6]                        ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 2.008      ;
; -1.084 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[8]                        ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 2.008      ;
; -1.084 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[7]                        ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 2.008      ;
; -1.084 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|dir_mem[9]                        ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 2.008      ;
; -1.049 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.dir_ancho_1                 ; clk_50       ; clk_50      ; 1.000        ; -0.056     ; 1.980      ;
; -1.048 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.end_histograma              ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 1.972      ;
; -1.048 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|state.lectura_memorias_histograma ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 1.972      ;
; -1.048 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[0]                        ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 1.972      ;
; -1.048 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[10]                       ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 1.972      ;
; -1.048 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[3]                        ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 1.972      ;
; -1.048 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[1]                        ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 1.972      ;
; -1.048 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[2]                        ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 1.972      ;
; -1.048 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[4]                        ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 1.972      ;
; -1.048 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[5]                        ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 1.972      ;
; -1.048 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[6]                        ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 1.972      ;
; -1.048 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[8]                        ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 1.972      ;
; -1.048 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[7]                        ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 1.972      ;
; -1.048 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|dir_mem[9]                        ; clk_50       ; clk_50      ; 1.000        ; -0.063     ; 1.972      ;
; -0.972 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[22][0]                  ; clk_50       ; clk_50      ; 1.000        ; 0.106      ; 2.065      ;
; -0.972 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[18][0]                  ; clk_50       ; clk_50      ; 1.000        ; 0.107      ; 2.066      ;
; -0.972 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[20][0]                  ; clk_50       ; clk_50      ; 1.000        ; 0.091      ; 2.050      ;
; -0.971 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[26][0]                  ; clk_50       ; clk_50      ; 1.000        ; 0.110      ; 2.068      ;
; -0.971 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[6][0]                   ; clk_50       ; clk_50      ; 1.000        ; 0.083      ; 2.041      ;
; -0.971 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[4][0]                   ; clk_50       ; clk_50      ; 1.000        ; 0.085      ; 2.043      ;
; -0.970 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[9][0]                   ; clk_50       ; clk_50      ; 1.000        ; 0.087      ; 2.044      ;
; -0.970 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[10][0]                  ; clk_50       ; clk_50      ; 1.000        ; 0.087      ; 2.044      ;
; -0.969 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[31][0]                  ; clk_50       ; clk_50      ; 1.000        ; 0.086      ; 2.042      ;
; -0.967 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[23][0]                  ; clk_50       ; clk_50      ; 1.000        ; 0.070      ; 2.024      ;
; -0.967 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[19][0]                  ; clk_50       ; clk_50      ; 1.000        ; 0.068      ; 2.022      ;
; -0.967 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[2][0]                   ; clk_50       ; clk_50      ; 1.000        ; 0.064      ; 2.018      ;
; -0.966 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[30][0]                  ; clk_50       ; clk_50      ; 1.000        ; 0.108      ; 2.061      ;
; -0.965 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[25][0]                  ; clk_50       ; clk_50      ; 1.000        ; 0.094      ; 2.046      ;
; -0.962 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[21][1]                  ; clk_50       ; clk_50      ; 1.000        ; 0.097      ; 2.046      ;
; -0.962 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[21][2]                  ; clk_50       ; clk_50      ; 1.000        ; 0.097      ; 2.046      ;
; -0.962 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[21][3]                  ; clk_50       ; clk_50      ; 1.000        ; 0.097      ; 2.046      ;
; -0.962 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[21][4]                  ; clk_50       ; clk_50      ; 1.000        ; 0.097      ; 2.046      ;
; -0.962 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[21][5]                  ; clk_50       ; clk_50      ; 1.000        ; 0.097      ; 2.046      ;
; -0.962 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[21][6]                  ; clk_50       ; clk_50      ; 1.000        ; 0.097      ; 2.046      ;
; -0.962 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[21][7]                  ; clk_50       ; clk_50      ; 1.000        ; 0.097      ; 2.046      ;
; -0.962 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[21][8]                  ; clk_50       ; clk_50      ; 1.000        ; 0.097      ; 2.046      ;
; -0.962 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[21][9]                  ; clk_50       ; clk_50      ; 1.000        ; 0.097      ; 2.046      ;
; -0.962 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[21][10]                 ; clk_50       ; clk_50      ; 1.000        ; 0.097      ; 2.046      ;
; -0.962 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[21][11]                 ; clk_50       ; clk_50      ; 1.000        ; 0.097      ; 2.046      ;
; -0.962 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[21][12]                 ; clk_50       ; clk_50      ; 1.000        ; 0.097      ; 2.046      ;
; -0.962 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[21][13]                 ; clk_50       ; clk_50      ; 1.000        ; 0.097      ; 2.046      ;
; -0.961 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[28][0]                  ; clk_50       ; clk_50      ; 1.000        ; 0.099      ; 2.047      ;
; -0.961 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[24][0]                  ; clk_50       ; clk_50      ; 1.000        ; 0.099      ; 2.047      ;
; -0.961 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[16][1]                  ; clk_50       ; clk_50      ; 1.000        ; 0.107      ; 2.055      ;
; -0.961 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[16][2]                  ; clk_50       ; clk_50      ; 1.000        ; 0.107      ; 2.055      ;
; -0.961 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[16][3]                  ; clk_50       ; clk_50      ; 1.000        ; 0.107      ; 2.055      ;
; -0.961 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[16][4]                  ; clk_50       ; clk_50      ; 1.000        ; 0.107      ; 2.055      ;
; -0.961 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[16][5]                  ; clk_50       ; clk_50      ; 1.000        ; 0.107      ; 2.055      ;
; -0.961 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[16][6]                  ; clk_50       ; clk_50      ; 1.000        ; 0.107      ; 2.055      ;
; -0.961 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[16][7]                  ; clk_50       ; clk_50      ; 1.000        ; 0.107      ; 2.055      ;
; -0.961 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[16][8]                  ; clk_50       ; clk_50      ; 1.000        ; 0.107      ; 2.055      ;
; -0.961 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[16][9]                  ; clk_50       ; clk_50      ; 1.000        ; 0.107      ; 2.055      ;
; -0.961 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[16][10]                 ; clk_50       ; clk_50      ; 1.000        ; 0.107      ; 2.055      ;
; -0.961 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[16][11]                 ; clk_50       ; clk_50      ; 1.000        ; 0.107      ; 2.055      ;
; -0.961 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[16][12]                 ; clk_50       ; clk_50      ; 1.000        ; 0.107      ; 2.055      ;
; -0.961 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[16][13]                 ; clk_50       ; clk_50      ; 1.000        ; 0.107      ; 2.055      ;
; -0.961 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[1][0]                   ; clk_50       ; clk_50      ; 1.000        ; 0.091      ; 2.039      ;
; -0.961 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[8][0]                   ; clk_50       ; clk_50      ; 1.000        ; 0.095      ; 2.043      ;
; -0.961 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[8][1]                   ; clk_50       ; clk_50      ; 1.000        ; 0.093      ; 2.041      ;
; -0.961 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[8][2]                   ; clk_50       ; clk_50      ; 1.000        ; 0.093      ; 2.041      ;
; -0.961 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[8][3]                   ; clk_50       ; clk_50      ; 1.000        ; 0.093      ; 2.041      ;
; -0.961 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[8][4]                   ; clk_50       ; clk_50      ; 1.000        ; 0.093      ; 2.041      ;
; -0.961 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[8][5]                   ; clk_50       ; clk_50      ; 1.000        ; 0.093      ; 2.041      ;
; -0.961 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[8][6]                   ; clk_50       ; clk_50      ; 1.000        ; 0.093      ; 2.041      ;
; -0.961 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[8][7]                   ; clk_50       ; clk_50      ; 1.000        ; 0.093      ; 2.041      ;
; -0.961 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[8][8]                   ; clk_50       ; clk_50      ; 1.000        ; 0.093      ; 2.041      ;
; -0.961 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[8][9]                   ; clk_50       ; clk_50      ; 1.000        ; 0.093      ; 2.041      ;
; -0.961 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[8][10]                  ; clk_50       ; clk_50      ; 1.000        ; 0.093      ; 2.041      ;
; -0.961 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[8][11]                  ; clk_50       ; clk_50      ; 1.000        ; 0.093      ; 2.041      ;
; -0.961 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[8][12]                  ; clk_50       ; clk_50      ; 1.000        ; 0.093      ; 2.041      ;
; -0.961 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[8][13]                  ; clk_50       ; clk_50      ; 1.000        ; 0.093      ; 2.041      ;
; -0.961 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[10][1]                  ; clk_50       ; clk_50      ; 1.000        ; 0.091      ; 2.039      ;
; -0.961 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[10][2]                  ; clk_50       ; clk_50      ; 1.000        ; 0.091      ; 2.039      ;
; -0.961 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[10][3]                  ; clk_50       ; clk_50      ; 1.000        ; 0.091      ; 2.039      ;
; -0.961 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[10][4]                  ; clk_50       ; clk_50      ; 1.000        ; 0.091      ; 2.039      ;
; -0.961 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[10][5]                  ; clk_50       ; clk_50      ; 1.000        ; 0.091      ; 2.039      ;
; -0.961 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[10][6]                  ; clk_50       ; clk_50      ; 1.000        ; 0.091      ; 2.039      ;
; -0.961 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[10][7]                  ; clk_50       ; clk_50      ; 1.000        ; 0.091      ; 2.039      ;
; -0.961 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[10][8]                  ; clk_50       ; clk_50      ; 1.000        ; 0.091      ; 2.039      ;
; -0.961 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[10][9]                  ; clk_50       ; clk_50      ; 1.000        ; 0.091      ; 2.039      ;
; -0.961 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[10][10]                 ; clk_50       ; clk_50      ; 1.000        ; 0.091      ; 2.039      ;
; -0.961 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[10][11]                 ; clk_50       ; clk_50      ; 1.000        ; 0.091      ; 2.039      ;
; -0.961 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[10][12]                 ; clk_50       ; clk_50      ; 1.000        ; 0.091      ; 2.039      ;
; -0.961 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[10][13]                 ; clk_50       ; clk_50      ; 1.000        ; 0.091      ; 2.039      ;
; -0.960 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[21][0]                  ; clk_50       ; clk_50      ; 1.000        ; 0.104      ; 2.051      ;
; -0.960 ; coordinador_mod_tes:inst8|state.reset_histograma ; algo_3_final:inst|histogram[17][0]                  ; clk_50       ; clk_50      ; 1.000        ; 0.104      ; 2.051      ;
+--------+--------------------------------------------------+-----------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk_50'                                                                                                                              ;
+-------+--------------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.962 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_1[6]   ; clk_50       ; clk_50      ; 0.000        ; 0.239      ; 1.285      ;
; 0.962 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_1[5]   ; clk_50       ; clk_50      ; 0.000        ; 0.239      ; 1.285      ;
; 0.962 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_1[4]   ; clk_50       ; clk_50      ; 0.000        ; 0.239      ; 1.285      ;
; 0.962 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_1[3]   ; clk_50       ; clk_50      ; 0.000        ; 0.239      ; 1.285      ;
; 0.999 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_1[6]   ; clk_50       ; clk_50      ; 0.000        ; 0.239      ; 1.322      ;
; 0.999 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_1[5]   ; clk_50       ; clk_50      ; 0.000        ; 0.239      ; 1.322      ;
; 0.999 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_1[4]   ; clk_50       ; clk_50      ; 0.000        ; 0.239      ; 1.322      ;
; 0.999 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_1[3]   ; clk_50       ; clk_50      ; 0.000        ; 0.239      ; 1.322      ;
; 1.105 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_1[7]   ; clk_50       ; clk_50      ; 0.000        ; 0.239      ; 1.428      ;
; 1.105 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_1[10]  ; clk_50       ; clk_50      ; 0.000        ; 0.239      ; 1.428      ;
; 1.122 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[10] ; clk_50       ; clk_50      ; 0.000        ; 0.233      ; 1.439      ;
; 1.133 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|energia_temp[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.202      ; 1.425      ;
; 1.133 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|energia_temp[1]  ; clk_50       ; clk_50      ; 0.000        ; 0.202      ; 1.425      ;
; 1.133 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|energia_temp[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.202      ; 1.425      ;
; 1.133 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cantidad_temp[0] ; clk_50       ; clk_50      ; 0.000        ; 0.202      ; 1.425      ;
; 1.142 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_1[7]   ; clk_50       ; clk_50      ; 0.000        ; 0.239      ; 1.465      ;
; 1.142 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_1[10]  ; clk_50       ; clk_50      ; 0.000        ; 0.239      ; 1.465      ;
; 1.159 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_anterior[10] ; clk_50       ; clk_50      ; 0.000        ; 0.233      ; 1.476      ;
; 1.162 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_2[0]   ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 1.283      ;
; 1.162 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_1[0]   ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 1.283      ;
; 1.162 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_1[1]   ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 1.283      ;
; 1.162 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_2[1]   ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 1.283      ;
; 1.162 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_1[2]   ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 1.283      ;
; 1.162 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_2[2]   ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 1.283      ;
; 1.162 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_2[6]   ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 1.283      ;
; 1.162 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_2[5]   ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 1.283      ;
; 1.162 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_2[4]   ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 1.283      ;
; 1.162 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_2[3]   ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 1.283      ;
; 1.162 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_1[8]   ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 1.283      ;
; 1.162 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_2[8]   ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 1.283      ;
; 1.162 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_2[9]   ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 1.283      ;
; 1.162 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_1[9]   ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 1.283      ;
; 1.162 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_2[10]  ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 1.283      ;
; 1.162 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_2[7]   ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 1.283      ;
; 1.170 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.202      ; 1.462      ;
; 1.170 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[1]  ; clk_50       ; clk_50      ; 0.000        ; 0.202      ; 1.462      ;
; 1.170 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.202      ; 1.462      ;
; 1.170 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cantidad_temp[0] ; clk_50       ; clk_50      ; 0.000        ; 0.202      ; 1.462      ;
; 1.199 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_2[0]   ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 1.320      ;
; 1.199 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_1[0]   ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 1.320      ;
; 1.199 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_1[1]   ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 1.320      ;
; 1.199 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_2[1]   ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 1.320      ;
; 1.199 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_1[2]   ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 1.320      ;
; 1.199 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_2[2]   ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 1.320      ;
; 1.199 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_2[6]   ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 1.320      ;
; 1.199 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_2[5]   ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 1.320      ;
; 1.199 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_2[4]   ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 1.320      ;
; 1.199 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_2[3]   ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 1.320      ;
; 1.199 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_1[8]   ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 1.320      ;
; 1.199 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_2[8]   ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 1.320      ;
; 1.199 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_2[9]   ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 1.320      ;
; 1.199 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_1[9]   ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 1.320      ;
; 1.199 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_2[10]  ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 1.320      ;
; 1.199 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_ancho_2[7]   ; clk_50       ; clk_50      ; 0.000        ; 0.037      ; 1.320      ;
; 1.233 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.230      ; 1.547      ;
; 1.233 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[6]  ; clk_50       ; clk_50      ; 0.000        ; 0.230      ; 1.547      ;
; 1.233 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[5]  ; clk_50       ; clk_50      ; 0.000        ; 0.230      ; 1.547      ;
; 1.233 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[4]  ; clk_50       ; clk_50      ; 0.000        ; 0.230      ; 1.547      ;
; 1.233 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_anterior[3]  ; clk_50       ; clk_50      ; 0.000        ; 0.230      ; 1.547      ;
; 1.270 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_anterior[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.230      ; 1.584      ;
; 1.270 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_anterior[6]  ; clk_50       ; clk_50      ; 0.000        ; 0.230      ; 1.584      ;
; 1.270 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_anterior[5]  ; clk_50       ; clk_50      ; 0.000        ; 0.230      ; 1.584      ;
; 1.270 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_anterior[4]  ; clk_50       ; clk_50      ; 0.000        ; 0.230      ; 1.584      ;
; 1.270 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|reg_anterior[3]  ; clk_50       ; clk_50      ; 0.000        ; 0.230      ; 1.584      ;
; 1.273 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|energia_temp[7]  ; clk_50       ; clk_50      ; 0.000        ; 0.202      ; 1.565      ;
; 1.273 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cantidad_temp[2] ; clk_50       ; clk_50      ; 0.000        ; 0.202      ; 1.565      ;
; 1.273 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cantidad_temp[3] ; clk_50       ; clk_50      ; 0.000        ; 0.202      ; 1.565      ;
; 1.273 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cantidad_temp[4] ; clk_50       ; clk_50      ; 0.000        ; 0.202      ; 1.565      ;
; 1.279 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|energia_temp[11] ; clk_50       ; clk_50      ; 0.000        ; 0.200      ; 1.569      ;
; 1.279 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|energia_temp[13] ; clk_50       ; clk_50      ; 0.000        ; 0.200      ; 1.569      ;
; 1.279 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cantidad_temp[1] ; clk_50       ; clk_50      ; 0.000        ; 0.200      ; 1.569      ;
; 1.279 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|cantidad_temp[5] ; clk_50       ; clk_50      ; 0.000        ; 0.200      ; 1.569      ;
; 1.300 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|energia_temp[3]  ; clk_50       ; clk_50      ; 0.000        ; 0.202      ; 1.592      ;
; 1.300 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|energia_temp[4]  ; clk_50       ; clk_50      ; 0.000        ; 0.202      ; 1.592      ;
; 1.300 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|energia_temp[5]  ; clk_50       ; clk_50      ; 0.000        ; 0.202      ; 1.592      ;
; 1.300 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|energia_temp[6]  ; clk_50       ; clk_50      ; 0.000        ; 0.202      ; 1.592      ;
; 1.305 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; uart_algo_nuevo:inst10|reg_data[2] ; clk_50       ; clk_50      ; 0.000        ; 0.030      ; 1.419      ;
; 1.305 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; uart_algo_nuevo:inst10|reg_data[3] ; clk_50       ; clk_50      ; 0.000        ; 0.030      ; 1.419      ;
; 1.305 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; uart_algo_nuevo:inst10|reg_data[4] ; clk_50       ; clk_50      ; 0.000        ; 0.030      ; 1.419      ;
; 1.305 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; uart_algo_nuevo:inst10|reg_data[0] ; clk_50       ; clk_50      ; 0.000        ; 0.030      ; 1.419      ;
; 1.305 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; uart_algo_nuevo:inst10|reg_data[7] ; clk_50       ; clk_50      ; 0.000        ; 0.030      ; 1.419      ;
; 1.305 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; uart_algo_nuevo:inst10|reg_data[5] ; clk_50       ; clk_50      ; 0.000        ; 0.030      ; 1.419      ;
; 1.305 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|pix_data_reg[0]  ; clk_50       ; clk_50      ; 0.000        ; 0.030      ; 1.419      ;
; 1.305 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|pix_data_reg[2]  ; clk_50       ; clk_50      ; 0.000        ; 0.030      ; 1.419      ;
; 1.305 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|pix_data_reg[1]  ; clk_50       ; clk_50      ; 0.000        ; 0.030      ; 1.419      ;
; 1.305 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|pix_data_reg[6]  ; clk_50       ; clk_50      ; 0.000        ; 0.030      ; 1.419      ;
; 1.305 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|pix_data_reg[5]  ; clk_50       ; clk_50      ; 0.000        ; 0.030      ; 1.419      ;
; 1.305 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|pix_data_reg[4]  ; clk_50       ; clk_50      ; 0.000        ; 0.030      ; 1.419      ;
; 1.305 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|pix_data_reg[3]  ; clk_50       ; clk_50      ; 0.000        ; 0.030      ; 1.419      ;
; 1.305 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|pix_data_reg[7]  ; clk_50       ; clk_50      ; 0.000        ; 0.030      ; 1.419      ;
; 1.310 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[7]  ; clk_50       ; clk_50      ; 0.000        ; 0.202      ; 1.602      ;
; 1.310 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cantidad_temp[2] ; clk_50       ; clk_50      ; 0.000        ; 0.202      ; 1.602      ;
; 1.310 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cantidad_temp[3] ; clk_50       ; clk_50      ; 0.000        ; 0.202      ; 1.602      ;
; 1.310 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cantidad_temp[4] ; clk_50       ; clk_50      ; 0.000        ; 0.202      ; 1.602      ;
; 1.316 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[11] ; clk_50       ; clk_50      ; 0.000        ; 0.200      ; 1.606      ;
; 1.316 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|energia_temp[13] ; clk_50       ; clk_50      ; 0.000        ; 0.200      ; 1.606      ;
; 1.316 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cantidad_temp[1] ; clk_50       ; clk_50      ; 0.000        ; 0.200      ; 1.606      ;
; 1.316 ; coordinador_mod_tes:inst8|state.reset_todo       ; algo_3_final:inst|cantidad_temp[5] ; clk_50       ; clk_50      ; 0.000        ; 0.200      ; 1.606      ;
; 1.330 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_3[2]   ; clk_50       ; clk_50      ; 0.000        ; 0.029      ; 1.443      ;
; 1.330 ; coordinador_mod_tes:inst8|state.trigger_algorimo ; algo_3_final:inst|reg_ancho_3[6]   ; clk_50       ; clk_50      ; 0.000        ; 0.029      ; 1.443      ;
+-------+--------------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 1
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 0.524 ns




+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+-----------+-------+-----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery  ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+-----------+---------+---------------------+
; Worst-case Slack ; -7.187    ; 0.173 ; -2.945    ; 0.962   ; -3.000              ;
;  clk_50          ; -7.187    ; 0.173 ; -2.945    ; 0.962   ; -3.000              ;
; Design-wide TNS  ; -3701.367 ; 0.0   ; -1690.29  ; 0.0     ; -1209.34            ;
;  clk_50          ; -3701.367 ; 0.000 ; -1690.290 ; 0.000   ; -1209.340           ;
+------------------+-----------+-------+-----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                      ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin             ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; led_sw          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; uart_tx_o       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_energia[13] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_energia[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_energia[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_energia[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_energia[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_energia[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_energia[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_energia[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_energia[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_energia[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_energia[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_energia[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_energia[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led_energia[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+-----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; swtches[10]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; swtches[9]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; swtches[8]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; swtches[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; swtches[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; swtches[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; swtches[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; swtches[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; swtches[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; swtches[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; swtches[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; envio_btn               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; trigger_btn             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk_50                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset_btn               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; UART_RX_I               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_sw          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; uart_tx_o       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_energia[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_energia[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_energia[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_energia[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_energia[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; led_energia[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_energia[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_energia[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_energia[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_energia[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_energia[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_energia[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_energia[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; led_energia[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_sw          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; uart_tx_o       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_energia[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_energia[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_energia[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_energia[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_energia[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; led_energia[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_energia[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_energia[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_energia[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_energia[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_energia[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_energia[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_energia[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; led_energia[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin             ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; led_sw          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; uart_tx_o       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_energia[13] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_energia[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_energia[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_energia[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_energia[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; led_energia[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_energia[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_energia[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_energia[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_energia[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_energia[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_energia[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_energia[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led_energia[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+-----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_50     ; clk_50   ; 35621    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_50     ; clk_50   ; 35621    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_50     ; clk_50   ; 872      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk_50     ; clk_50   ; 872      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 773   ; 773  ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 16    ; 16   ;
+---------------------------------+-------+------+


+--------------------------------------+
; Clock Status Summary                 ;
+--------+--------+------+-------------+
; Target ; Clock  ; Type ; Status      ;
+--------+--------+------+-------------+
; clk_50 ; clk_50 ; Base ; Constrained ;
+--------+--------+------+-------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; UART_RX_I   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; envio_btn   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset_btn   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; trigger_btn ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                              ;
+-----------------+---------------------------------------------------------------------------------------+
; Output Port     ; Comment                                                                               ;
+-----------------+---------------------------------------------------------------------------------------+
; led_energia[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_energia[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_energia[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_energia[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_energia[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_energia[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_energia[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_energia[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_energia[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_energia[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_energia[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_energia[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_energia[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_energia[13] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_sw          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_tx_o       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+---------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; UART_RX_I   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; envio_btn   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset_btn   ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; trigger_btn ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                              ;
+-----------------+---------------------------------------------------------------------------------------+
; Output Port     ; Comment                                                                               ;
+-----------------+---------------------------------------------------------------------------------------+
; led_energia[0]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_energia[1]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_energia[2]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_energia[3]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_energia[4]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_energia[5]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_energia[6]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_energia[7]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_energia[8]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_energia[9]  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_energia[10] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_energia[11] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_energia[12] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_energia[13] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; led_sw          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_tx_o       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-----------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.0 Build 991 11/28/2023 SC Lite Edition
    Info: Processing started: Thu Jan  9 19:30:37 2025
Info: Command: quartus_sta test_sistema_completo_uart -c test_sistema_completo_uart
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'test_sistema_completo_uart.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_50 clk_50
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -7.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.187           -3701.367 clk_50 
Info (332146): Worst-case hold slack is 0.385
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.385               0.000 clk_50 
Info (332146): Worst-case recovery slack is -2.945
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.945           -1690.290 clk_50 
Info (332146): Worst-case removal slack is 2.022
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.022               0.000 clk_50 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1209.340 clk_50 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -6.522
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.522           -3306.580 clk_50 
Info (332146): Worst-case hold slack is 0.338
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.338               0.000 clk_50 
Info (332146): Worst-case recovery slack is -2.531
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.531           -1444.271 clk_50 
Info (332146): Worst-case removal slack is 1.809
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.809               0.000 clk_50 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000           -1207.140 clk_50 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.320
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.320           -1451.787 clk_50 
Info (332146): Worst-case hold slack is 0.173
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.173               0.000 clk_50 
Info (332146): Worst-case recovery slack is -1.086
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.086            -598.643 clk_50 
Info (332146): Worst-case removal slack is 0.962
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.962               0.000 clk_50 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -959.848 clk_50 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 1
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 0.524 ns
    Info (332114): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4865 megabytes
    Info: Processing ended: Thu Jan  9 19:30:42 2025
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:05


