{"Nomor": 15579, "Judul": "PERANCANGAN DAN VERIFIKASI REGISTER ASYNCHRONOUS PADA PLATFORM FPGA", "Abstrak": "Rangkaian asynchronous adalah alternatif bagi rangkaian sekuensial synchronous yang sudah umum digunakan saat ini. Rangkaian asynchronous tidak menggunakan clock, sehingga rangkaian jenis ini bebas dari permasalahan distribusi sinyal. Walaupun memiliki beberapa keunggulan, perancangan, pemodelan, dan pengujian model rangkaian perlu dilakukan agar rangkaian asynchronous dapat bekerja pada FPGA. Hal ini terjadi karena perangkat yang tersedia pada FPGA disediakan untuk mengembangkan rangkaian synchronous. Dalam penelitian ini, rangkaian yang dibuat berupa pengendali register yang bekerja dalam processor tanpa sinyal clock. Arsitektur processor diadaptasi dari contoh arsitektur yang tersedia dalam literatur. Penelitian dilakukan dengan tiga tahap. Tahap pertama dengan memodelkan organisasi rangkaian dengan petri-net. Pada tahap kedua, state rangkaian diperiksa untuk menemukan pasangan path yang mungkin menyebabkan hazard, Bagian-bagian fungsional processor yang tidak termasuk rangkaian kontrol register dimodelkan dengan  \n \n\ndelay. Kemudian tambahan delay diberikan pada path tertentu untuk menghilangkan hazard. Setelah itu, definisi state rangkaian dan delay diperiksa dengan mengikuti algoritma analisis waktu diskrit untuk memverifikasi prilaku rangkaian.", "Daftar File": {"2010 TA PP EVAN YANITRA 1-COVER.pdf": "https://digilib.itb.ac.id/gdl/download/72332", "2010 TA PP EVAN YANITRA 1-BAB 1.pdf": "https://digilib.itb.ac.id/gdl/download/72333", "2010 TA PP EVAN YANITRA 1-BAB 2.pdf": "https://digilib.itb.ac.id/gdl/download/72334", "2010 TA PP EVAN YANITRA 1-BAB 3.pdf": "https://digilib.itb.ac.id/gdl/download/72335", "2010 TA PP EVAN YANITRA 1-BAB 4.pdf": "https://digilib.itb.ac.id/gdl/download/72336", "2010 TA PP EVAN YANITRA 1-BAB 5.pdf": "https://digilib.itb.ac.id/gdl/download/72337", "2010 TA PP EVAN YANITRA 1-PUSTAKA.pdf": "https://digilib.itb.ac.id/gdl/download/72338"}, "Penulis": "EVAN YANITRA (NIM: 13203133)", "Kontributor / Dosen Pembimbing": ["Pembimbing Tugas Akhir :  Ir. Yudi Satria Gondokaryono M.SEE., Ph.D."], "Jenis Koleksi": "Tugas Akhir", "Penerbit": "", "Fakultas": "", "Subjek": "", "Kata Kunci": "asynchronous, verifikasi, FPGA", "Sumber": "", "Staf Input/Edit": "Alice D \u00a0\n                                     Ena Sukmana", "File": "7 file", "Tanggal Input": "27 Sep 2017"}