# CoWoS 與先進封裝技術深度解析

> 研究日期：2026-02-10
> 研究者：Lucy AI

---

## 📌 摘要

CoWoS（Chip-on-Wafer-on-Substrate）是台積電開發的 2.5D 先進封裝技術，透過矽中介層（Silicon Interposer）將多顆晶片（如 GPU + HBM）並排整合，實現超高頻寬連接。隨著 AI 運算需求爆發，CoWoS 已成為 AI 晶片的「必備基礎設施」，產能瓶頸持續至 2027 年。

**關鍵洞察**：
- 2026 年全球 CoWoS 需求達 **100 萬片**，年增 49%
- 台積電月產能將擴至 **10-13 萬片**（2026 年底）
- NVIDIA 佔 CoWoS 需求的 **63%**，其次為 Broadcom（13%）
- 封裝成本已佔 AI 晶片 BOM 的 **50-70%**

---

## 🏗️ CoWoS 技術架構

### 基本原理

CoWoS 使用「矽中介層」作為高速互連平台：
1. **邏輯晶片**（GPU/CPU）與 **記憶體**（HBM）並排放置於中介層上
2. 透過 **TSV（矽穿孔）** 實現垂直連接
3. 再將整體封裝於 **有機基板（Substrate）** 上

```
┌─────────────────────────────────────────┐
│              HBM    GPU/SoC    HBM      │  ← 晶片層
├─────────────────────────────────────────┤
│         Silicon Interposer (TSV)        │  ← 矽中介層
├─────────────────────────────────────────┤
│           Organic Substrate             │  ← 有機基板
└─────────────────────────────────────────┘
```

### CoWoS 家族比較

| 技術 | 中介層材料 | 頻寬 | 成本 | 良率 | 典型應用 |
|------|-----------|------|------|------|----------|
| **CoWoS-S** | 全矽中介層 | 最高 | 最高 | 較低 | NVIDIA H100/H200、AMD MI300 |
| **CoWoS-R** | RDL（聚合物+銅線） | 中等 | 最低 | 高 | 成本敏感 AI ASIC、網通設備 |
| **CoWoS-L** | LSI + RDL 組合 | 高 | 中等 | 高 | NVIDIA Blackwell、超大型 AI 模型 |

#### CoWoS-S（Silicon Interposer）
- 使用完整矽中介層，提供最高密度 TSV 互連
- 頻寬達 **TB/s 級別**
- 適合 HBM 密集整合
- 缺點：大面積矽中介層良率較低、成本高

#### CoWoS-R（RDL Interposer）
- 使用 **重分佈層（RDL）** 取代矽中介層
- 最小間距 4μm，最高 6 層金屬
- 成本最低，適合成本敏感應用
- 適合邊緣 AI、網通晶片

#### CoWoS-L（Local Silicon Interconnect）
- 結合 CoWoS-S 的高密度與 InFO 的靈活性
- 使用「局部矽互連」而非全矽中介層
- **可突破單一中介層尺寸限制**
- NVIDIA Blackwell 採用此技術
- 2026 年主流選擇

---

## 📊 市場需求與產能

### 全球 CoWoS 需求預測

| 年份 | 需求量（等效晶圓） | 年增率 |
|------|-------------------|--------|
| 2024 | 37 萬片 | - |
| 2025 | 67 萬片 | +81% |
| 2026 | 100 萬片 | +49% |
| 2027 | 140 萬片* | +40% |

*預估值

### 客戶需求分佈（2025-2026）

| 客戶 | 市佔率 | 技術選擇 | 訂單量（2026） |
|------|--------|----------|----------------|
| **NVIDIA** | 63% | CoWoS-L | ~70 萬片 |
| **Broadcom** | 13% | CoWoS-L | ~23 萬片 |
| **AMD** | 8% | CoWoS-S | ~4 萬片（日月光） |
| **Marvell** | 8% | CoWoS-L | - |
| **聯發科** | 2% | CoWoS-S | ~2 萬片 |
| 其他（Apple、Google、高通） | 6% | 混合 | - |

### 台積電產能擴張

| 時間點 | 月產能 | 備註 |
|--------|--------|------|
| 2025 Q4 | 6.5-7.5 萬片 | 竹南 AP6B 啟用 |
| 2026 H1 | 9-10 萬片 | 台中 AP5B 加入 |
| 2026 Q4 | 10-13 萬片 | 台南 AP8 擴產 |
| 2029 | +擴充 | 美國亞利桑那廠投產 |

**關鍵擴產據點**：
- 竹南 AP6B：2025 年 12 月取得使用執照
- 台中 AP5B：2026 上半年量產
- 台南 AP8：2025 年底小量生產，2026 達 4-5 萬片/月
- 美國亞利桑那：2026 年動工、2029 年投產

---

## 🔌 與 HBM 整合

### HBM4 對封裝的新要求

| 特性 | HBM3e | HBM4 |
|------|-------|------|
| 介面寬度 | 1024-bit | **2048-bit** |
| 堆疊層數 | 8-12 層 | **12-16 層** |
| 頻寬 | ~1.15 TB/s | ~1.5-2 TB/s |
| 封裝需求 | CoWoS-S/L | **需 SoIC 技術** |

### 整合挑戰

1. **熱管理**
   - Blackwell 伺服器機櫃功耗達 **數千瓦級別**
   - 多 HBM 堆疊產生熱點
   - 2027 年解方：**Co-Packaged Optics（CPO）** 用光取代電傳輸

2. **封裝尺寸**
   - NVIDIA Rubin 架構需 **4x 光罩尺寸中介層**
   - 最多整合 **12 顆 HBM4**
   - 5.5-reticle CoWoS 封裝已量產

3. **成本壓力**
   - 封裝成本佔晶片 BOM 的 **50-70%**
   - 「封裝比晶片貴」成為常態

---

## 🏭 台灣供應鏈概念股

### 核心龍頭

| 股票 | 公司 | 角色 | 2026 展望 |
|------|------|------|-----------|
| 2330 | 台積電 | CoWoS 製造 | 月產能 10-13 萬片 |
| 3711 | 日月光投控 | 封測代工 | AMD 4 萬片訂單 |

### ABF 載板供應商

| 股票 | 公司 | 產品 |
|------|------|------|
| 8046 | 南電 | 高階 ABF 載板 |
| 3189 | 景碩 | 高多層載板 |
| 3037 | 欣興電子 | ABF 載板核心供應 |
| 2316 | 楠梓電 | CoWoS 用 PCB 基板 |

### 設備與材料

| 股票 | 公司 | 產品 |
|------|------|------|
| 3131 | 弘塑 | 先進封裝設備 |
| 6187 | 萬潤 | 自動化設備 |
| 3583 | 辛耘 | 晶圓清洗設備 |
| 2467 | 志聖 | 濕製程與檢測設備 |
| 3374 | 精材 | CoWoS 封裝製程 |

### 測試廠

| 股票 | 公司 | 角色 |
|------|------|------|
| 2449 | 京元電子 | TPU/AI 晶片測試 |
| 3680 | 家登精密 | 光罩盒/傳送設備 |

### AI 設計服務

| 股票 | 公司 | 客戶/產品 |
|------|------|-----------|
| 3661 | 世芯-KY | AWS Trainium 3 |
| 3443 | 創意電子 | Google CPU、Tesla AI5 |

---

## 🆚 競爭技術比較

### 主要先進封裝技術

| 技術 | 開發商 | 類型 | 優勢 | 劣勢 |
|------|--------|------|------|------|
| **CoWoS** | 台積電 | 2.5D | 最高頻寬、成熟度高 | 成本高、產能受限 |
| **EMIB** | Intel | 2.5D | 成本低、靈活 | 頻寬略低 |
| **Foveros** | Intel | 3D | 高密度垂直整合 | 熱管理困難 |
| **X-Cube** | Samsung | 3D | 類似 Foveros | 成熟度較低 |

### CoWoS vs EMIB 深度比較

| 面向 | CoWoS | EMIB |
|------|-------|------|
| 連接方式 | 完整矽中介層 | 嵌入式矽橋接 |
| 互連密度 | 最高（全網格） | 高（局部優化） |
| 成本 | 高（中介層佔 50-70%） | 較低（僅用小型橋接） |
| 熱管理 | 良好但有 HBM 熱點 | 較好（局部連接助散熱） |
| 成熟度 | 最成熟、高產量 | 成熟、靈活供應鏈 |
| 應用 | AI GPU（NVIDIA、AMD） | 客製 ASIC、中階 AI |

### 2026 年技術展望

- **CoWoS-L** 仍是高階 AI GPU 首選
- **Intel EMIB** 成為「Plan B」替代方案
- **Co-Packaged Optics（CPO）** 進入加速採用期
- **混合封裝**（EMIB + Foveros）用於複雜系統

---

## 🔮 未來趨勢（2026-2028）

### 技術演進

1. **CoWoS + SoIC 整合**
   - 支援 HBM4 的 2048-bit 介面
   - 3.5D 混合架構成為主流

2. **Co-Packaged Optics（CPO）**
   - 用光取代電進行晶片間資料傳輸
   - 降低 50% 功耗
   - 2027 年進入量產

3. **超大封裝**
   - 從 5.5-reticle 擴展至 **9-reticle**
   - 支援 12+ HBM 堆疊

### 產能瓶頸

- CoWoS 產能瓶頸預計持續至 **2027 年**
- HBM 產能（美光等）已預售至 **2026 年以後**
- 台積電資本支出 520-560 億美元，10-20% 投入先進封裝

### 對記憶體產業影響

- HBM 與 CoWoS 高度綁定，需求連動
- HBM4 需更精密封裝，技術門檻提高
- 非 HBM 記憶體（如華邦電、力積電主營產品）不直接受惠
- 但整體 AI 需求帶動消費性電子回溫，間接利多

---

## 📈 投資觀點

### 直接受惠股

| 類別 | 股票 | 投資邏輯 |
|------|------|----------|
| 製造 | 台積電 2330 | CoWoS 獨佔，產能擴張 |
| 封測 | 日月光 3711 | 承接溢出訂單 |
| 載板 | 南電 8046、景碩 3189、欣興 3037 | ABF 載板需求倍增 |
| 設備 | 弘塑 3131、辛耘 3583 | 設備出貨成長 70-100% |

### 間接受惠

- **記憶體股**：HBM 需求帶動 DRAM 產業景氣，但華邦電、力積電主營非 HBM 產品
- **IP 設計**：世芯-KY、創意電子受惠 AI ASIC 設計

### 風險因素

1. **技術替代**：Intel EMIB 若成本優勢明顯，可能分流訂單
2. **產能過剩**：2027 年後若 AI 需求放緩，產能利用率下降
3. **地緣政治**：台灣集中度高，供應鏈風險

---

## 📚 參考資源

- [SemiWiki: CoWoS Capacity](https://semiwiki.com/forum/threads/cowos-capacity-set-to-skyrocket-by-2026.21773/)
- [36Kr: Advanced Packaging Analysis](https://eu.36kr.com/en/p/3580962946874242)
- [TechInsights: Advanced Packaging Outlook 2026](https://www.techinsights.com/outlook-reports-2026/advanced-packaging-outlook-report)
- [台積電先進封裝官方頁面](https://www.tsmc.com/chinese/dedicatedFoundry/technology/cowos.htm)

---

*文件更新時間：2026-02-10 01:00*
