## Fundamental of VLSI 2023
1. **Q：PMOS 和 NMOS 晶体管有相同的 $W$，$L$ 尺寸，并且他们的 $V_{GS}$，$V_{DS}$ 也相同，该电压使 PMOS 和 NMOS 同时处于饱和工作区，请问哪个晶体管的饱和电流更高，为什么？**

    答：NMOS 的饱和电流更高。这是因为 NMOS 中沟道载流子为电子，相比于 PMOS 的空穴而言迁移率更大，在相同电场强度下，电子的漂移速度更大。另一方面，由于 PMOS 和 NMOS 有相同的 $W$，$L$ 尺寸，它们工作在相同的饱和工作区，饱和电流与迁移率成正比，因此 NMOS 的饱和电流更高。

2. **Q：MOS 管的沟道设计长度 $L_d$ 为何与沟道实际长度 $L$（有效沟长）不同，原因何在？**

    答：因为 MOS 管的源区与漏区的扩散作用，导致有效的沟长 $L$ 比设计长度 $L_d$ 更短。

3. **Q：论述静态 CMOS 反相器的工作原理及其优点。**
    答：CMOS 反相器由一个 PMOS 和一个 NMOS 组成。当输入为高电压时，PMOS 截止，NMOS 导通，将输出下拉接地，从而形成稳态值 0V。反之，当输出为低电压时，PMOS 导通，NMOS 截止，将输出上拉接电源，从而形成稳态值 $V_{DD}$。它的优点如下：

    1. 输出的高低电平分别为 $V_{DD}$ 和 $\text{GND}$。换言之，电压摆幅等于电源电压。因此噪声容限很大。
    2. 逻辑电平与器件的相对尺寸无关，因此可以采用最小的晶体管尺寸。
    3. 稳态时在输出和 $V_{DD}$ 或 $\text{GND}$ 之间总存在一条具有有限电阻的通路。因此设计良好的 CMOS 反相器具有低输出阻抗，这使它对噪声和干扰不敏感。
    4. CMOS 反相器的输入阻抗极高，因为 MOS 管的栅是一个完全的绝缘体，因此不存在任何 dc（直流）输入电流。由于反相器的输入只连接到晶体管的栅上，因此稳态输入电流几乎为零。从而理论上单个反相器可以驱动无穷多个门而正确工作。
    5. 在稳态工作情况下电源线和地线之间没有直接的通路。没有电流存在（忽略漏电流）意味着该门并不消耗任何静态功率。

4. **Q：论述栅漏电容的密勒效应。**

    答：栅漏电容的密勒效应指的是当由低至高或由高至低的过渡中，栅漏电容两端的电压向相反的方向变化，因此在这一浮空电容上的电压变化是实际输出电压摆幅的两倍，从而可以用一个两倍于该电容值的接地电容来代替栅漏电容。

5. **Q：什么是 MOS 器件的体偏置效应，给出在体偏置条件下的 MOS 的阈值电压 $V_T$。**

    答：当在 MOS 器件的源与体之间加上一个衬底偏置电压 $V_{SB}$ 时，它使强反型所要求的表面电势增加并变为 $|-2\phi_F+V_{SB}|$。从而

    $$
    V_T=V_{T0}+\gamma (\sqrt{|(-2)\phi_F+V_{SB}|}-\sqrt{|2\phi_F|})
    $$

6. **TODO：Q：什么是扇入和扇出，说出扇入和扇出不能太大的原理。**


7. **TODO：Q：说明门延时的概念。**


8. **TODO：Q：简述门的驱动强度、尺寸、电流、电阻、电容之间的关系。**

9. **Q：一数字电路符合一阶 $\text{RC}$ 网络传播延时模型（如下图），$V_{in}$ 从 $0\to V_{DD}$ 的阶跃变化，求该数字电路 $v$ 从 $0.2V_{DD}\to 0.8V_{DD}$ 的时间。**

    答：电路中的电流为 $\displaystyle{i=C\frac{\mathrm{d}v}{\mathrm{d} t}}$，根据基尔霍夫电压定律，有

    $$V_{DD}-Ri=v$$
    $$V_{DD}-RC\frac{\mathrm{d}v}{\mathrm{d} t}=v$$
    $$RC\frac{\mathrm{d}v}{\mathrm{d} t}=V_{DD}-v$$
    $$\frac{\mathrm{d}v}{V_{DD}-v}=\frac{\mathrm{d}t}{RC}$$

    令 $u=V_{DD}-v$，$\tau=RC$，有

    $$-\frac{\mathrm{d}u}{u}=\frac{\mathrm{d}t}{\tau}$$

    两边同时积分，有

    $$-\int_{V_{DD}}^{V_{DD}-V_{out}}\frac{\mathrm{d}u}{u}=\int_{0}^{t}\frac{\mathrm{d}t}{\tau}$$
    $$-\ln{\frac{V_{DD}-V_{out}}{V_{DD}}}=\frac{t}{\tau}$$
    $$\frac{V_{DD}-V_{out}}{V_{DD}}=e^{-\frac{t}{\tau}}$$
    $$V_{out}=(1-e^{-\frac{t}{\tau}})V_{DD}$$

    求该数字电路 $v$ 从 $0.2V_{DD}\to 0.8V_{DD}$ 的时间 $t=(\ln{\frac{10}{2}}-\ln{\frac{10}{8}})\tau=\ln{4}\tau=1.4\tau$

10. **Q：静态 CMOS 反相器的器件参数如下：
NMOS：$V_{Tn}=0.4\text{V}$，$V_{DSATn}=0.63\text{V}$，$\mu_{n}C_{ox}=115\mu\text{A/V}^2$；PMOS：$V_{Tp}=-0.4\text{V}$，$V_{DSATp}=-1\text{V}$，$\mu_{p}C_{ox}=-30\mu\text{A/V}^2$；电源电压 $V_{DD}=2.5\text{V}$，实际沟道长度 $L_n=L_p=0.25\mu\text{m}$，**
    1. **请确定 $W_p/W_n$ 的比值，使反相器的开关阈值 $V_M=1.25\text{V}$（注：忽略沟长调制作用影响）；**

        答：令 $\frac{r}{1+r}=\frac{1.25\text{V}}{2.5\text{V}}$，得 $r=1$，从而

        $$\frac{k_pV_{DSATp}}{k_nV_{DSATn}}=1$$
        $$\frac{(W/L)_p}{(W/L)_n}=\frac{k_n^{\prime}V_{DSATn}(V_M-V_{Tn}-V_{DSATn}/2)}{k_p^{\prime}V_{DSATp}(V_{DD}-V_M+V_{Tp}+V_{DSATp}/2)}$$

        将数据代入，可得 $W_p/W_n=3.69$。
    2. **如果 $W_n/L_n=2$，$W_p/L_p=3$ 时（注：$\lambda_{n}=0.06\text{V}^{-1}$，$\lambda_{p}=-0.1\text{V}^{-1}$），求反相器的开关阈值 $V_M$ 和噪声容限 $NM_H$，$NM_L$；**

        答： 根据 
        $$r=\frac{k_pV_{DSATp}}{k_nV_{DSATn}}=\frac{(W/L)_pk_p^{\prime}V_{DSATp}}{(W/L)_nk_n^{\prime}V_{DSATn}}$$

        将数据代入，可得 $r=0.62$，从而 $V_M=\frac{rV_{DD}}{1+r}=0.96\text{V}$。

        阈值点 NMOS 电流为
        
        $$I_D(V_M)=k_nV_{DSATn}\left(V_M-V_{Tn}-\frac{V_{DSATn}}{2}\right)(1+\lambda V_M)$$

        代入数据，可得 $I_D(V_M)=37.5\times 10^{-6}\text{A}$。

        阈值点的增益为

        $$g=-\frac{1}{I_D(V_M)}\frac{k_nV_{DSATn}+k_pV_{DSATp}}{\lambda _n-\lambda _p}$$

        代入数据，可得 $g=-39.1$。

        由此得如下 $V_{IL}$，$V_{IH}$，$NM_L$，$NM_H$ 的值：

        $$V_{IL}=0.92\text{V},V_{IH}=0.98\text{V},NM_L=0.92\text{V},NM_H=1.52\text{V}$$
    3. **如果两个完全相同的反相器串联，$W_n=0.75\mu\text{m}$、$L_n=0.25\mu\text{m}$，反相器下拉时的扩散电容 $C_{dp}=1.5\text{fF}$、$C_{dn}=0.66\text{fF}$，覆盖电容 $C_{gn}=0.76\text{fF}$、$C_{gp}=2.28\text{fF}$，连线电容 $C_W=0.12\text{fF}$ 近似计算由高到低的传播延时 $t_{pHL}$**

        答：由表 3.3 可得 $2.5\mu\text{m}$ 下的 NMOS 等效电阻为 $R_{eqn}=\frac{13\text{k}\Omega}{(W/L)_n}$，从而 $t_{pHL}=0.96\times \frac{13\text{k}\Omega}{(W/L)_n}\times 5.32\text{fF}=15.9\text{ps}$

11. **Q：$0.6\mu\text{m}$ 工艺的 NMOS 晶体管 $t_{ox}=1\times 10^{-8}\text{m}$，$\epsilon_{ox}=3.5\times 10^{-11}\text{F/m}$，电子迁移率 $\mu_{n}=350\text{cm}^2\text{/V}\cdot\text{s}$，$W/L=2$，求 NMOS 增益。**

    答：NMOS 增益为

    $$k_n=\frac{\mu_{n}\epsilon_{ox}}{t_{ox}}\times\frac{W}{L}$$

    代入数据可得 $k_n=2.45\times 10^{-4}\text{F/V}$。

12. **Q：两个包含 NMOS 晶体管电路（如下图所示），NMOS 的尺寸及电压情况如图中所标注，其余的工艺参数相同，NMOS 均工作在电阻区，通过公式推导，验证 $I_{DS1}=I_{DS2}$（流过两个串联的等长晶体管的电流等于流过一个两倍长度的晶体管的晶体管的电流）。**

    答：假设两种 NMOS 管的增益因子分别为 $k_{n1}, k_{n2}$，由已知满足

    $$2k_{n1}=k_{n2}$$

    对于两个串联的 NMOS，流过它们的电流相等，由于它们均工作在电阻区，有

    $$I_{DS2}=k_{n2}[(V_{DD}-V_1-V_T)(V_{DS}-V_1)-\frac{(V_{DS}-V_1)^2}{2}]=k_{n2}[(V_{DD}-V_T)V_1-\frac{V_1^2}{2}]$$

    合并同类项，可得

    $$2[(V_{DD}-V_T)V_1-\frac{V_1^2}{2}]=(V_{DD}-V_T)V_{DS}-\frac{V_{DS}^2}{2}$$

    两边同乘 $k_{n1}$，可得
    $$2k_{n1}[(V_{DD}-V_T)V_1-\frac{V_1^2}{2}]=k_{n1}[(V_{DD}-V_T)V_{DS}-\frac{V_{DS}^2}{2}]$$

    将 $2k_{n1}=k_{n2}$ 代入，可得
    $$I_{DS2}=k_{n2}[(V_{DD}-V_T)V_1-\frac{V_1^2}{2}]=k_{n1}[(V_{DD}-V_T)V_{DS}-\frac{V_{DS}^2}{2}]=I_{DS1}$$

    命题得证。

13. **Q：NMOS 晶体管的工艺参数如下：$t_{ox}=2\times 10^{-8}\text{m}$，$W=10\mu\text{m}$，$L_{d}=1.5\mu\text{m}$，$x_d=0.25\mu\text{m}$，$L_s=5\mu\text{m}$，$x_j=0.4\mu\text{m}$，源区参杂浓度 $N_D=1020\text{原子/cm}^3$，衬底参杂浓度 $N_A=1016 \text{原子/cm}^3$，沟道阻挡层参杂浓度 $N_{A^+}=1019 \text{原子/cm}^3$。计算在 $300\text{K}$ 的温度下，**
    1. **分别求在 $V_D=5\text{V}$ 和 $2.5\text{V}$ 时的漏区扩散电容；**
    2. **求漏区的覆盖电容，$\epsilon_{ox}=3.5\times 10^{-11}\text{F/m}$。**

