n work Data_Block verilog;
av .compile_point_summary_status "Remapped";
av .compile_point_summary_reason "Design changed";
av .compile_point_update_model 1;
av .compile_point_fast_synthesis "No";
av .compile_point_cputime_used 17.9375;
av .compile_point_starttime_stamp "Mon May 15 21:47:47 2023";
av .compile_point_endtime_stamp "Mon May 15 21:48:04 2023";
av .compile_point_realtime_used 17.73;
