TimeQuest Timing Analyzer report for vgacam
Sun Nov 30 16:09:11 2014
Quartus II 64-Bit Version 11.0 Build 157 04/27/2011 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'final_project_fpga:final_project_fpga|xclk'
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Hold: 'final_project_fpga:final_project_fpga|xclk'
 16. Slow 1200mV 85C Model Hold: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'final_project_fpga:final_project_fpga|xclk'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Slow 1200mV 85C Model Metastability Report
 25. Slow 1200mV 0C Model Fmax Summary
 26. Slow 1200mV 0C Model Setup Summary
 27. Slow 1200mV 0C Model Hold Summary
 28. Slow 1200mV 0C Model Recovery Summary
 29. Slow 1200mV 0C Model Removal Summary
 30. Slow 1200mV 0C Model Minimum Pulse Width Summary
 31. Slow 1200mV 0C Model Setup: 'final_project_fpga:final_project_fpga|xclk'
 32. Slow 1200mV 0C Model Setup: 'clk'
 33. Slow 1200mV 0C Model Setup: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'
 34. Slow 1200mV 0C Model Hold: 'clk'
 35. Slow 1200mV 0C Model Hold: 'final_project_fpga:final_project_fpga|xclk'
 36. Slow 1200mV 0C Model Hold: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'
 37. Slow 1200mV 0C Model Minimum Pulse Width: 'final_project_fpga:final_project_fpga|xclk'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Slow 1200mV 0C Model Metastability Report
 45. Fast 1200mV 0C Model Setup Summary
 46. Fast 1200mV 0C Model Hold Summary
 47. Fast 1200mV 0C Model Recovery Summary
 48. Fast 1200mV 0C Model Removal Summary
 49. Fast 1200mV 0C Model Minimum Pulse Width Summary
 50. Fast 1200mV 0C Model Setup: 'final_project_fpga:final_project_fpga|xclk'
 51. Fast 1200mV 0C Model Setup: 'clk'
 52. Fast 1200mV 0C Model Setup: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'
 53. Fast 1200mV 0C Model Hold: 'final_project_fpga:final_project_fpga|xclk'
 54. Fast 1200mV 0C Model Hold: 'clk'
 55. Fast 1200mV 0C Model Hold: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'
 56. Fast 1200mV 0C Model Minimum Pulse Width: 'final_project_fpga:final_project_fpga|xclk'
 57. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 58. Fast 1200mV 0C Model Minimum Pulse Width: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'
 59. Setup Times
 60. Hold Times
 61. Clock to Output Times
 62. Minimum Clock to Output Times
 63. Fast 1200mV 0C Model Metastability Report
 64. Multicorner Timing Analysis Summary
 65. Setup Times
 66. Hold Times
 67. Clock to Output Times
 68. Minimum Clock to Output Times
 69. Board Trace Model Assignments
 70. Input Transition Times
 71. Slow Corner Signal Integrity Metrics
 72. Fast Corner Signal Integrity Metrics
 73. Setup Transfers
 74. Hold Transfers
 75. Report TCCS
 76. Report RSKM
 77. Unconstrained Paths
 78. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 157 04/27/2011 SJ Full Version ;
; Revision Name      ; vgacam                                            ;
; Device Family      ; Cyclone III                                       ;
; Device Name        ; EP3C5E144C8                                       ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Enabled                                           ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                     ;
+----------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------------------------+--------------------------------------------------------+
; Clock Name                                         ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                               ; Targets                                                ;
+----------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------------------------+--------------------------------------------------------+
; clk                                                ; Base      ; 25.000 ; 40.0 MHz   ; 0.000 ; 12.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                      ; { clk }                                                ;
; final_project_fpga:final_project_fpga|xclk         ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                      ; { final_project_fpga:final_project_fpga|xclk }         ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 39.705 ; 25.19 MHz  ; 0.000 ; 19.852 ; 50.00      ; 27        ; 17          ;       ;        ;           ;            ; false    ; clk    ; vgapll|altpll_component|auto_generated|pll1|inclk[0] ; { vgapll|altpll_component|auto_generated|pll1|clk[0] } ;
+----------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------------------------+--------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                                                ;
+------------+-----------------+----------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                         ; Note                                                          ;
+------------+-----------------+----------------------------------------------------+---------------------------------------------------------------+
; 255.56 MHz ; 255.56 MHz      ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;                                                               ;
; 521.92 MHz ; 402.09 MHz      ; final_project_fpga:final_project_fpga|xclk         ; limit due to minimum period restriction (tmin)                ;
; 900.9 MHz  ; 250.0 MHz       ; clk                                                ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+----------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                         ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; final_project_fpga:final_project_fpga|xclk         ; -0.916 ; -7.493        ;
; clk                                                ; 23.890 ; 0.000         ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 35.792 ; 0.000         ;
+----------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                         ;
+----------------------------------------------------+-------+---------------+
; Clock                                              ; Slack ; End Point TNS ;
+----------------------------------------------------+-------+---------------+
; clk                                                ; 0.465 ; 0.000         ;
; final_project_fpga:final_project_fpga|xclk         ; 0.465 ; 0.000         ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.510 ; 0.000         ;
+----------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                           ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; final_project_fpga:final_project_fpga|xclk         ; -1.487 ; -31.227       ;
; clk                                                ; 12.291 ; 0.000         ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 19.572 ; 0.000         ;
+----------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'final_project_fpga:final_project_fpga|xclk'                                                                                                                                                                                                                     ;
+--------+-----------------------------------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                                   ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; -0.916 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.081     ; 1.836      ;
; -0.916 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.081     ; 1.836      ;
; -0.916 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.081     ; 1.836      ;
; -0.916 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.081     ; 1.836      ;
; -0.916 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[0]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.081     ; 1.836      ;
; -0.916 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[1]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.081     ; 1.836      ;
; -0.916 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[2]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.081     ; 1.836      ;
; -0.916 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[3]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.081     ; 1.836      ;
; -0.375 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[2]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[2]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.081     ; 1.295      ;
; -0.373 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[3]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[3]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.081     ; 1.293      ;
; -0.370 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[0]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[0]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.081     ; 1.290      ;
; -0.367 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[12] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.081     ; 1.287      ;
; -0.335 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[15] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.081     ; 1.255      ;
; -0.331 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[13] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.081     ; 1.251      ;
; -0.174 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[14] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.081     ; 1.094      ;
; -0.172 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[1]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[1]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.081     ; 1.092      ;
; -0.165 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[6]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[14]     ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.081     ; 1.085      ;
; 0.038  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[5]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[13]     ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.081     ; 0.882      ;
; 0.039  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[7]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[15]     ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.080     ; 0.882      ;
; 0.040  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[4]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[12]     ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.080     ; 0.881      ;
; 0.062  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en        ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.081     ; 0.858      ;
+--------+-----------------------------------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                 ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 23.890 ; final_project_fpga:final_project_fpga|counter[0] ; final_project_fpga:final_project_fpga|xclk       ; clk          ; clk         ; 25.000       ; -0.081     ; 1.030      ;
; 24.062 ; final_project_fpga:final_project_fpga|counter[0] ; final_project_fpga:final_project_fpga|counter[0] ; clk          ; clk         ; 25.000       ; -0.081     ; 0.858      ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                         ;
+--------+-------------------------------+-------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 35.792 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 3.837      ;
; 35.792 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 3.837      ;
; 35.792 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 3.837      ;
; 35.792 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 3.837      ;
; 35.792 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 3.837      ;
; 35.792 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 3.837      ;
; 35.792 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 3.837      ;
; 35.792 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 3.837      ;
; 35.792 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 3.837      ;
; 35.792 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 3.837      ;
; 36.044 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 3.585      ;
; 36.044 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 3.585      ;
; 36.044 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 3.585      ;
; 36.044 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 3.585      ;
; 36.044 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 3.585      ;
; 36.044 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 3.585      ;
; 36.044 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 3.585      ;
; 36.044 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 3.585      ;
; 36.044 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 3.585      ;
; 36.044 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 3.585      ;
; 36.242 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 3.387      ;
; 36.242 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 3.387      ;
; 36.242 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 3.387      ;
; 36.242 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 3.387      ;
; 36.242 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 3.387      ;
; 36.242 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 3.387      ;
; 36.242 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 3.387      ;
; 36.242 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 3.387      ;
; 36.242 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 3.387      ;
; 36.242 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 3.387      ;
; 36.405 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 3.224      ;
; 36.405 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 3.224      ;
; 36.405 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 3.224      ;
; 36.405 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 3.224      ;
; 36.405 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 3.224      ;
; 36.405 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 3.224      ;
; 36.405 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 3.224      ;
; 36.405 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 3.224      ;
; 36.405 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 3.224      ;
; 36.405 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 3.224      ;
; 36.563 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 3.066      ;
; 36.563 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 3.066      ;
; 36.563 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 3.066      ;
; 36.563 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 3.066      ;
; 36.563 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 3.066      ;
; 36.563 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 3.066      ;
; 36.563 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 3.066      ;
; 36.563 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 3.066      ;
; 36.563 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 3.066      ;
; 36.563 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 3.066      ;
; 36.567 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 3.062      ;
; 36.567 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 3.062      ;
; 36.567 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 3.062      ;
; 36.567 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 3.062      ;
; 36.567 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 3.062      ;
; 36.567 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 3.062      ;
; 36.567 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 3.062      ;
; 36.567 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 3.062      ;
; 36.567 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 3.062      ;
; 36.567 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 3.062      ;
; 36.669 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 2.960      ;
; 36.669 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 2.960      ;
; 36.669 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 2.960      ;
; 36.669 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 2.960      ;
; 36.669 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 2.960      ;
; 36.669 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 2.960      ;
; 36.669 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 2.960      ;
; 36.669 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 2.960      ;
; 36.669 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 2.960      ;
; 36.669 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.077     ; 2.960      ;
; 36.771 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.855      ;
; 36.771 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.855      ;
; 36.771 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.855      ;
; 36.771 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.855      ;
; 36.771 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.855      ;
; 36.771 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.855      ;
; 36.771 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.855      ;
; 36.771 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.855      ;
; 36.771 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.855      ;
; 36.771 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.855      ;
; 36.825 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.801      ;
; 36.825 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.801      ;
; 36.825 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.801      ;
; 36.825 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.801      ;
; 36.825 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.801      ;
; 36.825 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.801      ;
; 36.825 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.801      ;
; 36.825 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.801      ;
; 36.825 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.801      ;
; 36.825 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.801      ;
; 36.828 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.798      ;
; 36.828 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.798      ;
; 36.828 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.798      ;
; 36.828 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.798      ;
; 36.828 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.798      ;
; 36.828 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.798      ;
; 36.828 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.798      ;
; 36.828 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.798      ;
; 36.828 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.798      ;
; 36.828 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.080     ; 2.798      ;
+--------+-------------------------------+-------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                 ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.465 ; final_project_fpga:final_project_fpga|counter[0] ; final_project_fpga:final_project_fpga|counter[0] ; clk          ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.625 ; final_project_fpga:final_project_fpga|counter[0] ; final_project_fpga:final_project_fpga|xclk       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.918      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'final_project_fpga:final_project_fpga|xclk'                                                                                                                                                                                                                     ;
+-------+-----------------------------------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                                   ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; 0.465 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en        ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.081      ; 0.758      ;
; 0.501 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[5]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[13]     ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.081      ; 0.794      ;
; 0.502 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[4]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[12]     ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.080      ; 0.794      ;
; 0.502 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[7]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[15]     ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.080      ; 0.794      ;
; 0.701 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[14] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.081      ; 0.994      ;
; 0.701 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[1]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[1]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.081      ; 0.994      ;
; 0.724 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[6]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[14]     ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.080      ; 1.016      ;
; 0.905 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[13] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.081      ; 1.198      ;
; 0.906 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[15] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.080      ; 1.198      ;
; 0.948 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[2]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[2]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.080      ; 1.240      ;
; 0.949 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[12] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.080      ; 1.241      ;
; 0.951 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[0]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[0]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.080      ; 1.243      ;
; 0.953 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[3]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[3]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.080      ; 1.245      ;
; 1.517 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.081      ; 1.810      ;
; 1.517 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.081      ; 1.810      ;
; 1.517 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.081      ; 1.810      ;
; 1.517 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.081      ; 1.810      ;
; 1.517 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[0]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.081      ; 1.810      ;
; 1.517 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[1]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.081      ; 1.810      ;
; 1.517 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[2]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.081      ; 1.810      ;
; 1.517 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[3]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.081      ; 1.810      ;
+-------+-----------------------------------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                          ;
+-------+-------------------------------+--------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                        ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+--------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 0.510 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|hcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.802      ;
; 0.518 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.810      ;
; 0.738 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.030      ;
; 0.740 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.032      ;
; 0.762 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.054      ;
; 0.770 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.062      ;
; 0.771 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.063      ;
; 0.771 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.063      ;
; 0.773 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.065      ;
; 0.773 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.065      ;
; 0.774 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.066      ;
; 0.774 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.066      ;
; 0.776 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.068      ;
; 0.779 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.071      ;
; 0.782 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.074      ;
; 0.782 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.074      ;
; 0.785 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.077      ;
; 0.786 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.078      ;
; 0.795 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.087      ;
; 0.868 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|oldhsync ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.163      ;
; 0.956 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.248      ;
; 0.977 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|oldhsync ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.272      ;
; 0.981 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|oldhsync ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.276      ;
; 1.092 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.384      ;
; 1.100 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.392      ;
; 1.101 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.393      ;
; 1.109 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.401      ;
; 1.110 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.402      ;
; 1.123 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|oldhsync ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.418      ;
; 1.125 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.417      ;
; 1.125 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.417      ;
; 1.126 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.418      ;
; 1.127 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.419      ;
; 1.133 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.425      ;
; 1.134 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.426      ;
; 1.134 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.426      ;
; 1.135 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.427      ;
; 1.135 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.427      ;
; 1.136 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.428      ;
; 1.137 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.429      ;
; 1.141 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.433      ;
; 1.142 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.434      ;
; 1.143 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.435      ;
; 1.143 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.435      ;
; 1.144 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.436      ;
; 1.144 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.436      ;
; 1.146 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.438      ;
; 1.152 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.444      ;
; 1.223 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.515      ;
; 1.232 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.524      ;
; 1.240 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.532      ;
; 1.241 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.533      ;
; 1.249 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.541      ;
; 1.250 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.542      ;
; 1.254 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|oldhsync ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.549      ;
; 1.256 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.548      ;
; 1.256 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.548      ;
; 1.257 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.549      ;
; 1.258 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.550      ;
; 1.265 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.557      ;
; 1.265 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.557      ;
; 1.265 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.557      ;
; 1.266 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.558      ;
; 1.267 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|hcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.559      ;
; 1.272 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.564      ;
; 1.273 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.565      ;
; 1.274 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.566      ;
; 1.274 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.566      ;
; 1.275 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.567      ;
; 1.275 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.567      ;
; 1.281 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.573      ;
; 1.282 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.574      ;
; 1.283 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.575      ;
; 1.283 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.575      ;
; 1.284 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.576      ;
; 1.284 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.576      ;
; 1.300 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.592      ;
; 1.326 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.618      ;
; 1.353 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.645      ;
; 1.353 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.645      ;
; 1.353 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.645      ;
; 1.353 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.645      ;
; 1.353 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.645      ;
; 1.353 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.645      ;
; 1.353 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.645      ;
; 1.353 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.645      ;
; 1.363 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.655      ;
; 1.372 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.664      ;
; 1.380 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.672      ;
; 1.381 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.673      ;
; 1.389 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.681      ;
; 1.390 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.682      ;
; 1.396 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.688      ;
; 1.396 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.688      ;
; 1.397 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.689      ;
; 1.405 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.697      ;
; 1.405 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.697      ;
; 1.405 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.697      ;
; 1.407 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|oldhsync ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.702      ;
; 1.412 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.704      ;
+-------+-------------------------------+--------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'final_project_fpga:final_project_fpga|xclk'                                                                                                         ;
+--------+--------------+----------------+------------------+--------------------------------------------+------------+---------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                      ; Clock Edge ; Target                                                                    ;
+--------+--------------+----------------+------------------+--------------------------------------------+------------+---------------------------------------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[12]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[13]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[14]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[15]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[7]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[3]  ;
; 0.181  ; 0.401        ; 0.220          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[0]      ;
; 0.181  ; 0.401        ; 0.220          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[12]     ;
; 0.181  ; 0.401        ; 0.220          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[13]     ;
; 0.181  ; 0.401        ; 0.220          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[14]     ;
; 0.181  ; 0.401        ; 0.220          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[15]     ;
; 0.181  ; 0.401        ; 0.220          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[1]      ;
; 0.181  ; 0.401        ; 0.220          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[2]      ;
; 0.181  ; 0.401        ; 0.220          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[3]      ;
; 0.181  ; 0.401        ; 0.220          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[4]      ;
; 0.181  ; 0.401        ; 0.220          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[5]      ;
; 0.181  ; 0.401        ; 0.220          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[6]      ;
; 0.181  ; 0.401        ; 0.220          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[7]      ;
; 0.181  ; 0.401        ; 0.220          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en        ;
; 0.181  ; 0.401        ; 0.220          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[0]  ;
; 0.181  ; 0.401        ; 0.220          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ;
; 0.181  ; 0.401        ; 0.220          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ;
; 0.181  ; 0.401        ; 0.220          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ;
; 0.181  ; 0.401        ; 0.220          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ;
; 0.181  ; 0.401        ; 0.220          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[1]  ;
; 0.181  ; 0.401        ; 0.220          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[2]  ;
; 0.181  ; 0.401        ; 0.220          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[3]  ;
; 0.407  ; 0.595        ; 0.188          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[0]      ;
; 0.407  ; 0.595        ; 0.188          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[12]     ;
; 0.407  ; 0.595        ; 0.188          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[13]     ;
; 0.407  ; 0.595        ; 0.188          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[14]     ;
; 0.407  ; 0.595        ; 0.188          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[15]     ;
; 0.407  ; 0.595        ; 0.188          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[1]      ;
; 0.407  ; 0.595        ; 0.188          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[2]      ;
; 0.407  ; 0.595        ; 0.188          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[3]      ;
; 0.407  ; 0.595        ; 0.188          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[4]      ;
; 0.407  ; 0.595        ; 0.188          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[5]      ;
; 0.407  ; 0.595        ; 0.188          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[6]      ;
; 0.407  ; 0.595        ; 0.188          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[7]      ;
; 0.407  ; 0.595        ; 0.188          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en        ;
; 0.407  ; 0.595        ; 0.188          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[0]  ;
; 0.407  ; 0.595        ; 0.188          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ;
; 0.407  ; 0.595        ; 0.188          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ;
; 0.407  ; 0.595        ; 0.188          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ;
; 0.407  ; 0.595        ; 0.188          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ;
; 0.407  ; 0.595        ; 0.188          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[1]  ;
; 0.407  ; 0.595        ; 0.188          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[2]  ;
; 0.407  ; 0.595        ; 0.188          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[3]  ;
; 0.425  ; 0.425        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|xclk~clkctrl|inclk[0]                                  ;
; 0.425  ; 0.425        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|xclk~clkctrl|outclk                                    ;
; 0.450  ; 0.450        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[0]|clk                                  ;
; 0.450  ; 0.450        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[12]|clk                                 ;
; 0.450  ; 0.450        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[13]|clk                                 ;
; 0.450  ; 0.450        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[14]|clk                                 ;
; 0.450  ; 0.450        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[15]|clk                                 ;
; 0.450  ; 0.450        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[1]|clk                                  ;
; 0.450  ; 0.450        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[2]|clk                                  ;
; 0.450  ; 0.450        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[3]|clk                                  ;
; 0.450  ; 0.450        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[4]|clk                                  ;
; 0.450  ; 0.450        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[5]|clk                                  ;
; 0.450  ; 0.450        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[6]|clk                                  ;
; 0.450  ; 0.450        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[7]|clk                                  ;
; 0.450  ; 0.450        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|en|clk                                    ;
; 0.450  ; 0.450        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[0]|clk                              ;
; 0.450  ; 0.450        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[12]|clk                             ;
; 0.450  ; 0.450        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[13]|clk                             ;
; 0.450  ; 0.450        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[14]|clk                             ;
; 0.450  ; 0.450        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[15]|clk                             ;
; 0.450  ; 0.450        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[1]|clk                              ;
; 0.450  ; 0.450        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[2]|clk                              ;
; 0.450  ; 0.450        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[3]|clk                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|xclk|q                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|xclk|q                                                 ;
; 0.547  ; 0.547        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[0]|clk                                  ;
; 0.547  ; 0.547        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[12]|clk                                 ;
; 0.547  ; 0.547        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[13]|clk                                 ;
; 0.547  ; 0.547        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[14]|clk                                 ;
; 0.547  ; 0.547        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[15]|clk                                 ;
; 0.547  ; 0.547        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[1]|clk                                  ;
; 0.547  ; 0.547        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[2]|clk                                  ;
; 0.547  ; 0.547        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[3]|clk                                  ;
; 0.547  ; 0.547        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[4]|clk                                  ;
; 0.547  ; 0.547        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[5]|clk                                  ;
; 0.547  ; 0.547        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[6]|clk                                  ;
; 0.547  ; 0.547        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[7]|clk                                  ;
+--------+--------------+----------------+------------------+--------------------------------------------+------------+---------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; 12.291 ; 12.511       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|counter[0]             ;
; 12.291 ; 12.511       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|xclk                   ;
; 12.300 ; 12.488       ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|counter[0]             ;
; 12.300 ; 12.488       ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|xclk                   ;
; 12.429 ; 12.429       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0]           ;
; 12.429 ; 12.429       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|observablevcoout ;
; 12.440 ; 12.440       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|counter[0]|clk                            ;
; 12.440 ; 12.440       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|xclk|clk                                  ;
; 12.449 ; 12.449       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                  ;
; 12.462 ; 12.462       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                    ;
; 12.462 ; 12.462       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                      ;
; 12.472 ; 12.472       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                  ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                  ;
; 12.527 ; 12.527       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 12.537 ; 12.537       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                    ;
; 12.537 ; 12.537       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                      ;
; 12.551 ; 12.551       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                  ;
; 12.560 ; 12.560       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|counter[0]|clk                            ;
; 12.560 ; 12.560       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|xclk|clk                                  ;
; 12.571 ; 12.571       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0]           ;
; 12.571 ; 12.571       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|observablevcoout ;
; 21.000 ; 25.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                          ;
; 22.513 ; 25.000       ; 2.487          ; Min Period       ; clk   ; Rise       ; final_project_fpga:final_project_fpga|counter[0]             ;
; 22.513 ; 25.000       ; 2.487          ; Min Period       ; clk   ; Rise       ; final_project_fpga:final_project_fpga|xclk                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                        ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                              ; Clock Edge ; Target                                                                   ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+
; 19.572 ; 19.792       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[0]                                            ;
; 19.572 ; 19.792       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[1]                                            ;
; 19.572 ; 19.792       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[2]                                            ;
; 19.572 ; 19.792       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[3]                                            ;
; 19.572 ; 19.792       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[4]                                            ;
; 19.572 ; 19.792       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[5]                                            ;
; 19.572 ; 19.792       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[6]                                            ;
; 19.572 ; 19.792       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[7]                                            ;
; 19.572 ; 19.792       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[8]                                            ;
; 19.572 ; 19.792       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[9]                                            ;
; 19.572 ; 19.792       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|oldhsync                                           ;
; 19.572 ; 19.792       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[0]                                            ;
; 19.572 ; 19.792       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[1]                                            ;
; 19.572 ; 19.792       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[2]                                            ;
; 19.572 ; 19.792       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[3]                                            ;
; 19.572 ; 19.792       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[4]                                            ;
; 19.572 ; 19.792       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[5]                                            ;
; 19.572 ; 19.792       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[6]                                            ;
; 19.572 ; 19.792       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[7]                                            ;
; 19.572 ; 19.792       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[8]                                            ;
; 19.572 ; 19.792       ; 0.220          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[9]                                            ;
; 19.723 ; 19.911       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[0]                                            ;
; 19.723 ; 19.911       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[1]                                            ;
; 19.723 ; 19.911       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[2]                                            ;
; 19.723 ; 19.911       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[3]                                            ;
; 19.723 ; 19.911       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[4]                                            ;
; 19.723 ; 19.911       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[5]                                            ;
; 19.723 ; 19.911       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[6]                                            ;
; 19.723 ; 19.911       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[7]                                            ;
; 19.723 ; 19.911       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[8]                                            ;
; 19.723 ; 19.911       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[9]                                            ;
; 19.723 ; 19.911       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|oldhsync                                           ;
; 19.723 ; 19.911       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[0]                                            ;
; 19.723 ; 19.911       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[1]                                            ;
; 19.723 ; 19.911       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[2]                                            ;
; 19.723 ; 19.911       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[3]                                            ;
; 19.723 ; 19.911       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[4]                                            ;
; 19.723 ; 19.911       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[5]                                            ;
; 19.723 ; 19.911       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[6]                                            ;
; 19.723 ; 19.911       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[7]                                            ;
; 19.723 ; 19.911       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[8]                                            ;
; 19.723 ; 19.911       ; 0.188          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[9]                                            ;
; 19.819 ; 19.819       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgapll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 19.819 ; 19.819       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgapll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[0]|clk                                                      ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[1]|clk                                                      ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[2]|clk                                                      ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[3]|clk                                                      ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[4]|clk                                                      ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[5]|clk                                                      ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[6]|clk                                                      ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[7]|clk                                                      ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[8]|clk                                                      ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[9]|clk                                                      ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|oldhsync|clk                                                     ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[0]|clk                                                      ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[1]|clk                                                      ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[2]|clk                                                      ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[3]|clk                                                      ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[4]|clk                                                      ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[5]|clk                                                      ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[6]|clk                                                      ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[7]|clk                                                      ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[8]|clk                                                      ;
; 19.841 ; 19.841       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[9]|clk                                                      ;
; 19.863 ; 19.863       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[0]|clk                                                      ;
; 19.863 ; 19.863       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[1]|clk                                                      ;
; 19.863 ; 19.863       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[2]|clk                                                      ;
; 19.863 ; 19.863       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[3]|clk                                                      ;
; 19.863 ; 19.863       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[4]|clk                                                      ;
; 19.863 ; 19.863       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[5]|clk                                                      ;
; 19.863 ; 19.863       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[6]|clk                                                      ;
; 19.863 ; 19.863       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[7]|clk                                                      ;
; 19.863 ; 19.863       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[8]|clk                                                      ;
; 19.863 ; 19.863       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[9]|clk                                                      ;
; 19.863 ; 19.863       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|oldhsync|clk                                                     ;
; 19.863 ; 19.863       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[0]|clk                                                      ;
; 19.863 ; 19.863       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[1]|clk                                                      ;
; 19.863 ; 19.863       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[2]|clk                                                      ;
; 19.863 ; 19.863       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[3]|clk                                                      ;
; 19.863 ; 19.863       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[4]|clk                                                      ;
; 19.863 ; 19.863       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[5]|clk                                                      ;
; 19.863 ; 19.863       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[6]|clk                                                      ;
; 19.863 ; 19.863       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[7]|clk                                                      ;
; 19.863 ; 19.863       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[8]|clk                                                      ;
; 19.863 ; 19.863       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[9]|clk                                                      ;
; 19.884 ; 19.884       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgapll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 19.884 ; 19.884       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgapll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[0]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[1]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[2]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[3]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[4]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[5]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[6]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[7]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[8]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[9]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|oldhsync                                           ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[0]                                            ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                          ;
+-------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; Data Port   ; Clock Port                                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+-------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; digital[*]  ; final_project_fpga:final_project_fpga|xclk ; 1.805  ; 2.020  ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[0] ; final_project_fpga:final_project_fpga|xclk ; 1.177  ; 1.396  ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[1] ; final_project_fpga:final_project_fpga|xclk ; 1.447  ; 1.608  ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[2] ; final_project_fpga:final_project_fpga|xclk ; 1.341  ; 1.573  ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[3] ; final_project_fpga:final_project_fpga|xclk ; 0.777  ; 1.034  ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[4] ; final_project_fpga:final_project_fpga|xclk ; -1.421 ; -1.320 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[5] ; final_project_fpga:final_project_fpga|xclk ; 1.784  ; 1.960  ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[6] ; final_project_fpga:final_project_fpga|xclk ; 1.805  ; 2.020  ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[7] ; final_project_fpga:final_project_fpga|xclk ; 1.744  ; 1.951  ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
; href        ; final_project_fpga:final_project_fpga|xclk ; 2.849  ; 3.130  ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
; vref        ; final_project_fpga:final_project_fpga|xclk ; 2.573  ; 2.930  ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
+-------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                           ;
+-------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; Data Port   ; Clock Port                                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+-------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; digital[*]  ; final_project_fpga:final_project_fpga|xclk ; 1.834  ; 1.747  ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[0] ; final_project_fpga:final_project_fpga|xclk ; -0.655 ; -0.851 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[1] ; final_project_fpga:final_project_fpga|xclk ; -0.913 ; -1.053 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[2] ; final_project_fpga:final_project_fpga|xclk ; -0.828 ; -1.048 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[3] ; final_project_fpga:final_project_fpga|xclk ; -0.270 ; -0.503 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[4] ; final_project_fpga:final_project_fpga|xclk ; 1.834  ; 1.747  ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[5] ; final_project_fpga:final_project_fpga|xclk ; -1.237 ; -1.392 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[6] ; final_project_fpga:final_project_fpga|xclk ; -1.275 ; -1.478 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[7] ; final_project_fpga:final_project_fpga|xclk ; -1.217 ; -1.413 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
; href        ; final_project_fpga:final_project_fpga|xclk ; -2.138 ; -2.387 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
; vref        ; final_project_fpga:final_project_fpga|xclk ; -1.971 ; -2.264 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
+-------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                      ;
+-----------+--------------------------------------------+--------+--------+------------+----------------------------------------------------+
; Data Port ; Clock Port                                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                    ;
+-----------+--------------------------------------------+--------+--------+------------+----------------------------------------------------+
; b[*]      ; final_project_fpga:final_project_fpga|xclk ; 10.500 ; 10.471 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[0]     ; final_project_fpga:final_project_fpga|xclk ; 8.881  ; 8.721  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[1]     ; final_project_fpga:final_project_fpga|xclk ; 10.500 ; 10.471 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[2]     ; final_project_fpga:final_project_fpga|xclk ; 8.442  ; 8.211  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[3]     ; final_project_fpga:final_project_fpga|xclk ; 8.085  ; 7.923  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[4]     ; final_project_fpga:final_project_fpga|xclk ; 8.111  ; 7.943  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[5]     ; final_project_fpga:final_project_fpga|xclk ; 8.437  ; 8.226  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[6]     ; final_project_fpga:final_project_fpga|xclk ; 8.179  ; 8.037  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[7]     ; final_project_fpga:final_project_fpga|xclk ; 9.863  ; 9.749  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
; g[*]      ; final_project_fpga:final_project_fpga|xclk ; 10.008 ; 9.685  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[0]     ; final_project_fpga:final_project_fpga|xclk ; 10.008 ; 9.685  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[1]     ; final_project_fpga:final_project_fpga|xclk ; 9.056  ; 8.930  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[2]     ; final_project_fpga:final_project_fpga|xclk ; 9.648  ; 9.382  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[3]     ; final_project_fpga:final_project_fpga|xclk ; 9.291  ; 9.161  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[4]     ; final_project_fpga:final_project_fpga|xclk ; 9.140  ; 8.931  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[5]     ; final_project_fpga:final_project_fpga|xclk ; 9.719  ; 9.312  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[6]     ; final_project_fpga:final_project_fpga|xclk ; 9.765  ; 9.563  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[7]     ; final_project_fpga:final_project_fpga|xclk ; 9.537  ; 9.194  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
; r[*]      ; final_project_fpga:final_project_fpga|xclk ; 11.936 ; 11.567 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[0]     ; final_project_fpga:final_project_fpga|xclk ; 10.017 ; 9.694  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[1]     ; final_project_fpga:final_project_fpga|xclk ; 9.673  ; 9.472  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[2]     ; final_project_fpga:final_project_fpga|xclk ; 9.696  ; 9.431  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[3]     ; final_project_fpga:final_project_fpga|xclk ; 8.959  ; 8.800  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[4]     ; final_project_fpga:final_project_fpga|xclk ; 9.170  ; 8.962  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[5]     ; final_project_fpga:final_project_fpga|xclk ; 11.936 ; 11.567 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[6]     ; final_project_fpga:final_project_fpga|xclk ; 9.372  ; 9.138  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[7]     ; final_project_fpga:final_project_fpga|xclk ; 10.219 ; 9.829  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
; xclk      ; final_project_fpga:final_project_fpga|xclk ; 3.489  ;        ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
; xclk      ; final_project_fpga:final_project_fpga|xclk ;        ; 3.391  ; Fall       ; final_project_fpga:final_project_fpga|xclk         ;
; b[*]      ; clk                                        ; 13.035 ; 12.760 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[0]     ; clk                                        ; 11.534 ; 11.579 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[1]     ; clk                                        ; 13.035 ; 12.760 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[2]     ; clk                                        ; 10.978 ; 10.500 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[3]     ; clk                                        ; 10.617 ; 10.209 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[4]     ; clk                                        ; 10.630 ; 10.223 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[5]     ; clk                                        ; 10.970 ; 10.511 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[6]     ; clk                                        ; 10.710 ; 10.324 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[7]     ; clk                                        ; 12.380 ; 12.032 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; g[*]      ; clk                                        ; 12.541 ; 11.970 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[0]     ; clk                                        ; 12.541 ; 11.970 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[1]     ; clk                                        ; 11.591 ; 11.219 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[2]     ; clk                                        ; 12.184 ; 11.671 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[3]     ; clk                                        ; 11.823 ; 11.447 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[4]     ; clk                                        ; 11.659 ; 11.211 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[5]     ; clk                                        ; 12.252 ; 11.597 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[6]     ; clk                                        ; 12.296 ; 11.850 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[7]     ; clk                                        ; 12.054 ; 11.477 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; hsync     ; clk                                        ; 6.643  ; 6.397  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; r[*]      ; clk                                        ; 14.469 ; 13.852 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[0]     ; clk                                        ; 12.550 ; 11.979 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[1]     ; clk                                        ; 12.208 ; 11.761 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[2]     ; clk                                        ; 12.232 ; 11.720 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[3]     ; clk                                        ; 11.491 ; 11.086 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[4]     ; clk                                        ; 11.689 ; 11.242 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[5]     ; clk                                        ; 14.469 ; 13.852 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[6]     ; clk                                        ; 11.903 ; 11.425 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[7]     ; clk                                        ; 12.736 ; 12.112 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; sync_b    ; clk                                        ; 9.724  ; 9.271  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk                                        ; 1.126  ;        ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vsync     ; clk                                        ; 6.724  ; 6.589  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk                                        ;        ; 1.125  ; Fall       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+--------------------------------------------+--------+--------+------------+----------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                              ;
+-----------+--------------------------------------------+--------+--------+------------+----------------------------------------------------+
; Data Port ; Clock Port                                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                    ;
+-----------+--------------------------------------------+--------+--------+------------+----------------------------------------------------+
; b[*]      ; final_project_fpga:final_project_fpga|xclk ; 7.825  ; 7.665  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[0]     ; final_project_fpga:final_project_fpga|xclk ; 8.608  ; 8.453  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[1]     ; final_project_fpga:final_project_fpga|xclk ; 10.200 ; 10.173 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[2]     ; final_project_fpga:final_project_fpga|xclk ; 8.167  ; 7.942  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[3]     ; final_project_fpga:final_project_fpga|xclk ; 7.825  ; 7.665  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[4]     ; final_project_fpga:final_project_fpga|xclk ; 7.850  ; 7.685  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[5]     ; final_project_fpga:final_project_fpga|xclk ; 8.163  ; 7.956  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[6]     ; final_project_fpga:final_project_fpga|xclk ; 7.918  ; 7.778  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[7]     ; final_project_fpga:final_project_fpga|xclk ; 9.589  ; 9.480  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
; g[*]      ; final_project_fpga:final_project_fpga|xclk ; 8.756  ; 8.631  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[0]     ; final_project_fpga:final_project_fpga|xclk ; 9.670  ; 9.356  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[1]     ; final_project_fpga:final_project_fpga|xclk ; 8.756  ; 8.631  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[2]     ; final_project_fpga:final_project_fpga|xclk ; 9.324  ; 9.065  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[3]     ; final_project_fpga:final_project_fpga|xclk ; 8.981  ; 8.853  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[4]     ; final_project_fpga:final_project_fpga|xclk ; 8.837  ; 8.632  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[5]     ; final_project_fpga:final_project_fpga|xclk ; 9.392  ; 8.998  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[6]     ; final_project_fpga:final_project_fpga|xclk ; 9.437  ; 9.239  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[7]     ; final_project_fpga:final_project_fpga|xclk ; 9.218  ; 8.885  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
; r[*]      ; final_project_fpga:final_project_fpga|xclk ; 8.664  ; 8.507  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[0]     ; final_project_fpga:final_project_fpga|xclk ; 9.679  ; 9.365  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[1]     ; final_project_fpga:final_project_fpga|xclk ; 9.350  ; 9.152  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[2]     ; final_project_fpga:final_project_fpga|xclk ; 9.372  ; 9.113  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[3]     ; final_project_fpga:final_project_fpga|xclk ; 8.664  ; 8.507  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[4]     ; final_project_fpga:final_project_fpga|xclk ; 8.867  ; 8.662  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[5]     ; final_project_fpga:final_project_fpga|xclk ; 11.579 ; 11.225 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[6]     ; final_project_fpga:final_project_fpga|xclk ; 9.060  ; 8.831  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[7]     ; final_project_fpga:final_project_fpga|xclk ; 9.873  ; 9.494  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
; xclk      ; final_project_fpga:final_project_fpga|xclk ; 3.446  ;        ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
; xclk      ; final_project_fpga:final_project_fpga|xclk ;        ; 3.350  ; Fall       ; final_project_fpga:final_project_fpga|xclk         ;
; b[*]      ; clk                                        ; 7.795  ; 7.417  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[0]     ; clk                                        ; 8.640  ; 8.684  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[1]     ; clk                                        ; 10.173 ; 9.928  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[2]     ; clk                                        ; 8.141  ; 7.698  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[3]     ; clk                                        ; 7.795  ; 7.417  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[4]     ; clk                                        ; 7.808  ; 7.432  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[5]     ; clk                                        ; 8.135  ; 7.707  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[6]     ; clk                                        ; 7.887  ; 7.532  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[7]     ; clk                                        ; 9.545  ; 9.230  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; g[*]      ; clk                                        ; 8.729  ; 8.379  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[0]     ; clk                                        ; 9.641  ; 9.108  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[1]     ; clk                                        ; 8.729  ; 8.386  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[2]     ; clk                                        ; 9.298  ; 8.821  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[3]     ; clk                                        ; 8.951  ; 8.605  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[4]     ; clk                                        ; 8.795  ; 8.379  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[5]     ; clk                                        ; 9.364  ; 8.749  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[6]     ; clk                                        ; 9.406  ; 8.993  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[7]     ; clk                                        ; 9.174  ; 8.635  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; hsync     ; clk                                        ; 5.245  ; 4.997  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; r[*]      ; clk                                        ; 8.634  ; 8.259  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[0]     ; clk                                        ; 9.650  ; 9.117  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[1]     ; clk                                        ; 9.323  ; 8.907  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[2]     ; clk                                        ; 9.346  ; 8.869  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[3]     ; clk                                        ; 8.634  ; 8.259  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[4]     ; clk                                        ; 8.825  ; 8.409  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[5]     ; clk                                        ; 11.551 ; 10.976 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[6]     ; clk                                        ; 9.029  ; 8.585  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[7]     ; clk                                        ; 9.829  ; 9.244  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; sync_b    ; clk                                        ; 6.265  ; 5.953  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk                                        ; 0.793  ;        ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vsync     ; clk                                        ; 5.286  ; 5.069  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk                                        ;        ; 0.790  ; Fall       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+--------------------------------------------+--------+--------+------------+----------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                                                 ;
+------------+-----------------+----------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                         ; Note                                                          ;
+------------+-----------------+----------------------------------------------------+---------------------------------------------------------------+
; 274.05 MHz ; 274.05 MHz      ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;                                                               ;
; 566.57 MHz ; 402.09 MHz      ; final_project_fpga:final_project_fpga|xclk         ; limit due to minimum period restriction (tmin)                ;
; 989.12 MHz ; 250.0 MHz       ; clk                                                ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+----------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                          ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; final_project_fpga:final_project_fpga|xclk         ; -0.765 ; -6.220        ;
; clk                                                ; 23.989 ; 0.000         ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 36.056 ; 0.000         ;
+----------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                          ;
+----------------------------------------------------+-------+---------------+
; Clock                                              ; Slack ; End Point TNS ;
+----------------------------------------------------+-------+---------------+
; clk                                                ; 0.417 ; 0.000         ;
; final_project_fpga:final_project_fpga|xclk         ; 0.417 ; 0.000         ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.470 ; 0.000         ;
+----------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                            ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; final_project_fpga:final_project_fpga|xclk         ; -1.487 ; -31.227       ;
; clk                                                ; 12.297 ; 0.000         ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 19.570 ; 0.000         ;
+----------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'final_project_fpga:final_project_fpga|xclk'                                                                                                                                                                                                                      ;
+--------+-----------------------------------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                             ; To Node                                                                   ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; -0.765 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.072     ; 1.695      ;
; -0.765 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.072     ; 1.695      ;
; -0.765 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.072     ; 1.695      ;
; -0.765 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.072     ; 1.695      ;
; -0.765 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[0]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.072     ; 1.695      ;
; -0.765 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[1]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.072     ; 1.695      ;
; -0.765 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[2]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.072     ; 1.695      ;
; -0.765 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[3]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.072     ; 1.695      ;
; -0.279 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[3]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[3]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.072     ; 1.209      ;
; -0.277 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[2]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[2]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.072     ; 1.207      ;
; -0.276 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[12] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.072     ; 1.206      ;
; -0.276 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[0]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[0]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.072     ; 1.206      ;
; -0.231 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[13] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.072     ; 1.161      ;
; -0.229 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[15] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.072     ; 1.159      ;
; -0.100 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[6]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[14]     ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.072     ; 1.030      ;
; -0.075 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[14] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.072     ; 1.005      ;
; -0.073 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[1]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[1]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.072     ; 1.003      ;
; 0.134  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[5]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[13]     ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.072     ; 0.796      ;
; 0.134  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[7]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[15]     ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.072     ; 0.796      ;
; 0.135  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[4]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[12]     ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.072     ; 0.795      ;
; 0.160  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en        ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.072     ; 0.770      ;
+--------+-----------------------------------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                  ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 23.989 ; final_project_fpga:final_project_fpga|counter[0] ; final_project_fpga:final_project_fpga|xclk       ; clk          ; clk         ; 25.000       ; -0.072     ; 0.941      ;
; 24.160 ; final_project_fpga:final_project_fpga|counter[0] ; final_project_fpga:final_project_fpga|counter[0] ; clk          ; clk         ; 25.000       ; -0.072     ; 0.770      ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                          ;
+--------+-------------------------------+-------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 36.056 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 3.581      ;
; 36.056 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 3.581      ;
; 36.056 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 3.581      ;
; 36.056 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 3.581      ;
; 36.056 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 3.581      ;
; 36.056 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 3.581      ;
; 36.056 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 3.581      ;
; 36.056 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 3.581      ;
; 36.056 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 3.581      ;
; 36.056 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 3.581      ;
; 36.312 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 3.325      ;
; 36.312 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 3.325      ;
; 36.312 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 3.325      ;
; 36.312 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 3.325      ;
; 36.312 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 3.325      ;
; 36.312 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 3.325      ;
; 36.312 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 3.325      ;
; 36.312 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 3.325      ;
; 36.312 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 3.325      ;
; 36.312 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 3.325      ;
; 36.500 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 3.137      ;
; 36.500 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 3.137      ;
; 36.500 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 3.137      ;
; 36.500 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 3.137      ;
; 36.500 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 3.137      ;
; 36.500 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 3.137      ;
; 36.500 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 3.137      ;
; 36.500 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 3.137      ;
; 36.500 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 3.137      ;
; 36.500 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 3.137      ;
; 36.634 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 3.003      ;
; 36.634 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 3.003      ;
; 36.634 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 3.003      ;
; 36.634 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 3.003      ;
; 36.634 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 3.003      ;
; 36.634 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 3.003      ;
; 36.634 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 3.003      ;
; 36.634 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 3.003      ;
; 36.634 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 3.003      ;
; 36.634 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 3.003      ;
; 36.766 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 2.871      ;
; 36.766 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 2.871      ;
; 36.766 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 2.871      ;
; 36.766 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 2.871      ;
; 36.766 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 2.871      ;
; 36.766 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 2.871      ;
; 36.766 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 2.871      ;
; 36.766 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 2.871      ;
; 36.766 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 2.871      ;
; 36.766 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 2.871      ;
; 36.769 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 2.868      ;
; 36.769 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 2.868      ;
; 36.769 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 2.868      ;
; 36.769 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 2.868      ;
; 36.769 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 2.868      ;
; 36.769 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 2.868      ;
; 36.769 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 2.868      ;
; 36.769 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 2.868      ;
; 36.769 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 2.868      ;
; 36.769 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 2.868      ;
; 36.887 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 2.750      ;
; 36.887 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 2.750      ;
; 36.887 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 2.750      ;
; 36.887 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 2.750      ;
; 36.887 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 2.750      ;
; 36.887 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 2.750      ;
; 36.887 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 2.750      ;
; 36.887 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 2.750      ;
; 36.887 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 2.750      ;
; 36.887 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.070     ; 2.750      ;
; 37.008 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.627      ;
; 37.008 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.627      ;
; 37.008 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.627      ;
; 37.008 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.627      ;
; 37.008 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.627      ;
; 37.008 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.627      ;
; 37.008 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.627      ;
; 37.008 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.627      ;
; 37.008 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.627      ;
; 37.008 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.627      ;
; 37.063 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.572      ;
; 37.063 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.572      ;
; 37.063 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.572      ;
; 37.063 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.572      ;
; 37.063 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.572      ;
; 37.063 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.572      ;
; 37.063 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.572      ;
; 37.063 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.572      ;
; 37.063 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.572      ;
; 37.063 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.572      ;
; 37.063 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.572      ;
; 37.063 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.572      ;
; 37.063 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.572      ;
; 37.063 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.572      ;
; 37.063 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.572      ;
; 37.063 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.572      ;
; 37.063 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.572      ;
; 37.063 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.572      ;
; 37.063 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.572      ;
; 37.063 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.072     ; 2.572      ;
+--------+-------------------------------+-------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                  ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.417 ; final_project_fpga:final_project_fpga|counter[0] ; final_project_fpga:final_project_fpga|counter[0] ; clk          ; clk         ; 0.000        ; 0.072      ; 0.684      ;
; 0.579 ; final_project_fpga:final_project_fpga|counter[0] ; final_project_fpga:final_project_fpga|xclk       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.846      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'final_project_fpga:final_project_fpga|xclk'                                                                                                                                                                                                                      ;
+-------+-----------------------------------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                                   ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; 0.417 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en        ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.072      ; 0.684      ;
; 0.470 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[4]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[12]     ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.072      ; 0.737      ;
; 0.470 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[7]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[15]     ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.072      ; 0.737      ;
; 0.471 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[5]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[13]     ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.072      ; 0.738      ;
; 0.645 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[6]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[14]     ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.072      ; 0.912      ;
; 0.646 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[1]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[1]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.072      ; 0.913      ;
; 0.648 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[14] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.072      ; 0.915      ;
; 0.837 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[13] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.072      ; 1.104      ;
; 0.844 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[15] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.072      ; 1.111      ;
; 0.869 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[12] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.072      ; 1.136      ;
; 0.872 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[0]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[0]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.072      ; 1.139      ;
; 0.874 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[3]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[3]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.072      ; 1.141      ;
; 0.875 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[2]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[2]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.072      ; 1.142      ;
; 1.407 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.072      ; 1.674      ;
; 1.407 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.072      ; 1.674      ;
; 1.407 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.072      ; 1.674      ;
; 1.407 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.072      ; 1.674      ;
; 1.407 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[0]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.072      ; 1.674      ;
; 1.407 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[1]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.072      ; 1.674      ;
; 1.407 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[2]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.072      ; 1.674      ;
; 1.407 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[3]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.072      ; 1.674      ;
+-------+-----------------------------------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                           ;
+-------+-------------------------------+--------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                        ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+--------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 0.470 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|hcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.737      ;
; 0.479 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.746      ;
; 0.686 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.953      ;
; 0.690 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.957      ;
; 0.712 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.979      ;
; 0.715 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.982      ;
; 0.715 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.982      ;
; 0.717 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.984      ;
; 0.719 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.986      ;
; 0.719 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.986      ;
; 0.720 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.987      ;
; 0.721 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.988      ;
; 0.721 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.988      ;
; 0.724 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.991      ;
; 0.726 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.993      ;
; 0.727 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.994      ;
; 0.728 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.995      ;
; 0.728 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.995      ;
; 0.742 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.009      ;
; 0.788 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|oldhsync ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.057      ;
; 0.866 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.133      ;
; 0.869 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|oldhsync ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.138      ;
; 0.872 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|oldhsync ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.141      ;
; 1.006 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.273      ;
; 1.007 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.274      ;
; 1.010 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.277      ;
; 1.011 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|oldhsync ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.280      ;
; 1.022 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.289      ;
; 1.024 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.291      ;
; 1.037 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.304      ;
; 1.037 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.304      ;
; 1.038 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.305      ;
; 1.039 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.306      ;
; 1.039 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.306      ;
; 1.039 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.306      ;
; 1.040 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.307      ;
; 1.040 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.307      ;
; 1.043 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.310      ;
; 1.043 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.310      ;
; 1.047 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.314      ;
; 1.048 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.315      ;
; 1.050 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.317      ;
; 1.051 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.318      ;
; 1.052 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.319      ;
; 1.053 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.320      ;
; 1.054 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.321      ;
; 1.055 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.322      ;
; 1.058 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.325      ;
; 1.104 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.371      ;
; 1.128 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.395      ;
; 1.129 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.396      ;
; 1.132 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.399      ;
; 1.134 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.401      ;
; 1.135 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.402      ;
; 1.135 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.402      ;
; 1.139 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.406      ;
; 1.143 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.410      ;
; 1.144 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.411      ;
; 1.146 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|oldhsync ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.415      ;
; 1.146 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.413      ;
; 1.148 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.415      ;
; 1.150 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|hcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.417      ;
; 1.159 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.426      ;
; 1.159 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.426      ;
; 1.160 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.427      ;
; 1.161 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.428      ;
; 1.161 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.428      ;
; 1.161 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.428      ;
; 1.162 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.429      ;
; 1.162 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.429      ;
; 1.165 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.432      ;
; 1.170 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.437      ;
; 1.172 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.439      ;
; 1.174 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.441      ;
; 1.175 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.442      ;
; 1.176 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.443      ;
; 1.177 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.444      ;
; 1.226 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.493      ;
; 1.241 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.508      ;
; 1.250 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.517      ;
; 1.251 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.518      ;
; 1.254 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.521      ;
; 1.256 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.523      ;
; 1.257 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.524      ;
; 1.257 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.524      ;
; 1.265 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.532      ;
; 1.266 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.533      ;
; 1.268 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|oldhsync ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.537      ;
; 1.268 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.535      ;
; 1.270 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.537      ;
; 1.273 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.540      ;
; 1.273 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.540      ;
; 1.273 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.540      ;
; 1.273 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.540      ;
; 1.273 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.540      ;
; 1.273 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.540      ;
; 1.273 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.540      ;
; 1.273 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.540      ;
; 1.281 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.548      ;
; 1.281 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.548      ;
+-------+-------------------------------+--------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'final_project_fpga:final_project_fpga|xclk'                                                                                                          ;
+--------+--------------+----------------+------------------+--------------------------------------------+------------+---------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                      ; Clock Edge ; Target                                                                    ;
+--------+--------------+----------------+------------------+--------------------------------------------+------------+---------------------------------------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[12]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[13]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[14]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[15]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[2]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[3]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[4]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[5]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[6]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[7]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[3]  ;
; 0.133  ; 0.349        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[0]      ;
; 0.133  ; 0.349        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[12]     ;
; 0.133  ; 0.349        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[13]     ;
; 0.133  ; 0.349        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[14]     ;
; 0.133  ; 0.349        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[15]     ;
; 0.133  ; 0.349        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[1]      ;
; 0.133  ; 0.349        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[2]      ;
; 0.133  ; 0.349        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[3]      ;
; 0.133  ; 0.349        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[4]      ;
; 0.133  ; 0.349        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[5]      ;
; 0.133  ; 0.349        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[6]      ;
; 0.133  ; 0.349        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[7]      ;
; 0.133  ; 0.349        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en        ;
; 0.133  ; 0.349        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[0]  ;
; 0.133  ; 0.349        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ;
; 0.133  ; 0.349        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ;
; 0.133  ; 0.349        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ;
; 0.133  ; 0.349        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ;
; 0.133  ; 0.349        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[1]  ;
; 0.133  ; 0.349        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[2]  ;
; 0.133  ; 0.349        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[3]  ;
; 0.379  ; 0.379        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|xclk~clkctrl|inclk[0]                                  ;
; 0.379  ; 0.379        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|xclk~clkctrl|outclk                                    ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[0]|clk                                  ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[12]|clk                                 ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[13]|clk                                 ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[14]|clk                                 ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[15]|clk                                 ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[1]|clk                                  ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[2]|clk                                  ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[3]|clk                                  ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[4]|clk                                  ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[5]|clk                                  ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[6]|clk                                  ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[7]|clk                                  ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|en|clk                                    ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[0]|clk                              ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[12]|clk                             ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[13]|clk                             ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[14]|clk                             ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[15]|clk                             ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[1]|clk                              ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[2]|clk                              ;
; 0.403  ; 0.403        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[3]|clk                              ;
; 0.460  ; 0.644        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[0]      ;
; 0.460  ; 0.644        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[12]     ;
; 0.460  ; 0.644        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[13]     ;
; 0.460  ; 0.644        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[14]     ;
; 0.460  ; 0.644        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[15]     ;
; 0.460  ; 0.644        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[1]      ;
; 0.460  ; 0.644        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[2]      ;
; 0.460  ; 0.644        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[3]      ;
; 0.460  ; 0.644        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[4]      ;
; 0.460  ; 0.644        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[5]      ;
; 0.460  ; 0.644        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[6]      ;
; 0.460  ; 0.644        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[7]      ;
; 0.460  ; 0.644        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en        ;
; 0.460  ; 0.644        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[0]  ;
; 0.460  ; 0.644        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ;
; 0.460  ; 0.644        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ;
; 0.460  ; 0.644        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ;
; 0.460  ; 0.644        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ;
; 0.460  ; 0.644        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[1]  ;
; 0.460  ; 0.644        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[2]  ;
; 0.460  ; 0.644        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[3]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|xclk|q                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|xclk|q                                                 ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[0]|clk                                  ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[12]|clk                                 ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[13]|clk                                 ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[14]|clk                                 ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[15]|clk                                 ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[1]|clk                                  ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[2]|clk                                  ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[3]|clk                                  ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[4]|clk                                  ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[5]|clk                                  ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[6]|clk                                  ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[7]|clk                                  ;
+--------+--------------+----------------+------------------+--------------------------------------------+------------+---------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; 12.297 ; 12.481       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|counter[0]             ;
; 12.297 ; 12.481       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|xclk                   ;
; 12.301 ; 12.517       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|counter[0]             ;
; 12.301 ; 12.517       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|xclk                   ;
; 12.417 ; 12.417       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0]           ;
; 12.417 ; 12.417       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|observablevcoout ;
; 12.429 ; 12.429       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|counter[0]|clk                            ;
; 12.429 ; 12.429       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|xclk|clk                                  ;
; 12.449 ; 12.449       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                  ;
; 12.453 ; 12.453       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                    ;
; 12.453 ; 12.453       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                      ;
; 12.465 ; 12.465       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                  ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                  ;
; 12.534 ; 12.534       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 12.547 ; 12.547       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                    ;
; 12.547 ; 12.547       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                      ;
; 12.551 ; 12.551       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                  ;
; 12.570 ; 12.570       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|counter[0]|clk                            ;
; 12.570 ; 12.570       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|xclk|clk                                  ;
; 12.583 ; 12.583       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0]           ;
; 12.583 ; 12.583       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|observablevcoout ;
; 21.000 ; 25.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                          ;
; 22.513 ; 25.000       ; 2.487          ; Min Period       ; clk   ; Rise       ; final_project_fpga:final_project_fpga|counter[0]             ;
; 22.513 ; 25.000       ; 2.487          ; Min Period       ; clk   ; Rise       ; final_project_fpga:final_project_fpga|xclk                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                         ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                              ; Clock Edge ; Target                                                                   ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+
; 19.570 ; 19.786       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[0]                                            ;
; 19.570 ; 19.786       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[1]                                            ;
; 19.570 ; 19.786       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[2]                                            ;
; 19.570 ; 19.786       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[3]                                            ;
; 19.570 ; 19.786       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[4]                                            ;
; 19.570 ; 19.786       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[5]                                            ;
; 19.570 ; 19.786       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[6]                                            ;
; 19.570 ; 19.786       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[7]                                            ;
; 19.570 ; 19.786       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[8]                                            ;
; 19.570 ; 19.786       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[9]                                            ;
; 19.570 ; 19.786       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|oldhsync                                           ;
; 19.570 ; 19.786       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[0]                                            ;
; 19.570 ; 19.786       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[1]                                            ;
; 19.570 ; 19.786       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[2]                                            ;
; 19.570 ; 19.786       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[3]                                            ;
; 19.570 ; 19.786       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[4]                                            ;
; 19.570 ; 19.786       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[5]                                            ;
; 19.570 ; 19.786       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[6]                                            ;
; 19.570 ; 19.786       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[7]                                            ;
; 19.570 ; 19.786       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[8]                                            ;
; 19.570 ; 19.786       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[9]                                            ;
; 19.731 ; 19.915       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[0]                                            ;
; 19.731 ; 19.915       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[1]                                            ;
; 19.731 ; 19.915       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[2]                                            ;
; 19.731 ; 19.915       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[3]                                            ;
; 19.731 ; 19.915       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[4]                                            ;
; 19.731 ; 19.915       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[5]                                            ;
; 19.731 ; 19.915       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[6]                                            ;
; 19.731 ; 19.915       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[7]                                            ;
; 19.731 ; 19.915       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[8]                                            ;
; 19.731 ; 19.915       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[9]                                            ;
; 19.731 ; 19.915       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|oldhsync                                           ;
; 19.731 ; 19.915       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[0]                                            ;
; 19.731 ; 19.915       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[1]                                            ;
; 19.731 ; 19.915       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[2]                                            ;
; 19.731 ; 19.915       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[3]                                            ;
; 19.731 ; 19.915       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[4]                                            ;
; 19.731 ; 19.915       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[5]                                            ;
; 19.731 ; 19.915       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[6]                                            ;
; 19.731 ; 19.915       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[7]                                            ;
; 19.731 ; 19.915       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[8]                                            ;
; 19.731 ; 19.915       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[9]                                            ;
; 19.818 ; 19.818       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgapll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 19.818 ; 19.818       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgapll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 19.840 ; 19.840       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[0]|clk                                                      ;
; 19.840 ; 19.840       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[1]|clk                                                      ;
; 19.840 ; 19.840       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[2]|clk                                                      ;
; 19.840 ; 19.840       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[3]|clk                                                      ;
; 19.840 ; 19.840       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[4]|clk                                                      ;
; 19.840 ; 19.840       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[5]|clk                                                      ;
; 19.840 ; 19.840       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[6]|clk                                                      ;
; 19.840 ; 19.840       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[7]|clk                                                      ;
; 19.840 ; 19.840       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[8]|clk                                                      ;
; 19.840 ; 19.840       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[9]|clk                                                      ;
; 19.840 ; 19.840       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|oldhsync|clk                                                     ;
; 19.840 ; 19.840       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[0]|clk                                                      ;
; 19.840 ; 19.840       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[1]|clk                                                      ;
; 19.840 ; 19.840       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[2]|clk                                                      ;
; 19.840 ; 19.840       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[3]|clk                                                      ;
; 19.840 ; 19.840       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[4]|clk                                                      ;
; 19.840 ; 19.840       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[5]|clk                                                      ;
; 19.840 ; 19.840       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[6]|clk                                                      ;
; 19.840 ; 19.840       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[7]|clk                                                      ;
; 19.840 ; 19.840       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[8]|clk                                                      ;
; 19.840 ; 19.840       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[9]|clk                                                      ;
; 19.864 ; 19.864       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[0]|clk                                                      ;
; 19.864 ; 19.864       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[1]|clk                                                      ;
; 19.864 ; 19.864       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[2]|clk                                                      ;
; 19.864 ; 19.864       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[3]|clk                                                      ;
; 19.864 ; 19.864       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[4]|clk                                                      ;
; 19.864 ; 19.864       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[5]|clk                                                      ;
; 19.864 ; 19.864       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[6]|clk                                                      ;
; 19.864 ; 19.864       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[7]|clk                                                      ;
; 19.864 ; 19.864       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[8]|clk                                                      ;
; 19.864 ; 19.864       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[9]|clk                                                      ;
; 19.864 ; 19.864       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|oldhsync|clk                                                     ;
; 19.864 ; 19.864       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[0]|clk                                                      ;
; 19.864 ; 19.864       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[1]|clk                                                      ;
; 19.864 ; 19.864       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[2]|clk                                                      ;
; 19.864 ; 19.864       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[3]|clk                                                      ;
; 19.864 ; 19.864       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[4]|clk                                                      ;
; 19.864 ; 19.864       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[5]|clk                                                      ;
; 19.864 ; 19.864       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[6]|clk                                                      ;
; 19.864 ; 19.864       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[7]|clk                                                      ;
; 19.864 ; 19.864       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[8]|clk                                                      ;
; 19.864 ; 19.864       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[9]|clk                                                      ;
; 19.885 ; 19.885       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgapll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 19.885 ; 19.885       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgapll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[0]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[1]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[2]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[3]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[4]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[5]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[6]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[7]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[8]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[9]                                            ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|oldhsync                                           ;
; 37.218 ; 39.705       ; 2.487          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[0]                                            ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                          ;
+-------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; Data Port   ; Clock Port                                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+-------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; digital[*]  ; final_project_fpga:final_project_fpga|xclk ; 1.598  ; 1.713  ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[0] ; final_project_fpga:final_project_fpga|xclk ; 1.011  ; 1.108  ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[1] ; final_project_fpga:final_project_fpga|xclk ; 1.278  ; 1.291  ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[2] ; final_project_fpga:final_project_fpga|xclk ; 1.154  ; 1.284  ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[3] ; final_project_fpga:final_project_fpga|xclk ; 0.628  ; 0.790  ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[4] ; final_project_fpga:final_project_fpga|xclk ; -1.265 ; -1.122 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[5] ; final_project_fpga:final_project_fpga|xclk ; 1.598  ; 1.639  ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[6] ; final_project_fpga:final_project_fpga|xclk ; 1.595  ; 1.713  ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[7] ; final_project_fpga:final_project_fpga|xclk ; 1.539  ; 1.651  ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
; href        ; final_project_fpga:final_project_fpga|xclk ; 2.571  ; 2.710  ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
; vref        ; final_project_fpga:final_project_fpga|xclk ; 2.297  ; 2.554  ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
+-------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                           ;
+-------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; Data Port   ; Clock Port                                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+-------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; digital[*]  ; final_project_fpga:final_project_fpga|xclk ; 1.642  ; 1.512  ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[0] ; final_project_fpga:final_project_fpga|xclk ; -0.539 ; -0.621 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[1] ; final_project_fpga:final_project_fpga|xclk ; -0.794 ; -0.796 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[2] ; final_project_fpga:final_project_fpga|xclk ; -0.691 ; -0.815 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[3] ; final_project_fpga:final_project_fpga|xclk ; -0.170 ; -0.315 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[4] ; final_project_fpga:final_project_fpga|xclk ; 1.642  ; 1.512  ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[5] ; final_project_fpga:final_project_fpga|xclk ; -1.103 ; -1.131 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[6] ; final_project_fpga:final_project_fpga|xclk ; -1.116 ; -1.228 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[7] ; final_project_fpga:final_project_fpga|xclk ; -1.062 ; -1.168 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
; href        ; final_project_fpga:final_project_fpga|xclk ; -1.925 ; -2.048 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
; vref        ; final_project_fpga:final_project_fpga|xclk ; -1.764 ; -1.942 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
+-------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                      ;
+-----------+--------------------------------------------+--------+--------+------------+----------------------------------------------------+
; Data Port ; Clock Port                                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                    ;
+-----------+--------------------------------------------+--------+--------+------------+----------------------------------------------------+
; b[*]      ; final_project_fpga:final_project_fpga|xclk ; 10.070 ; 9.876  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[0]     ; final_project_fpga:final_project_fpga|xclk ; 8.490  ; 8.143  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[1]     ; final_project_fpga:final_project_fpga|xclk ; 10.070 ; 9.876  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[2]     ; final_project_fpga:final_project_fpga|xclk ; 8.056  ; 7.719  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[3]     ; final_project_fpga:final_project_fpga|xclk ; 7.711  ; 7.438  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[4]     ; final_project_fpga:final_project_fpga|xclk ; 7.732  ; 7.469  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[5]     ; final_project_fpga:final_project_fpga|xclk ; 8.027  ; 7.745  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[6]     ; final_project_fpga:final_project_fpga|xclk ; 7.798  ; 7.552  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[7]     ; final_project_fpga:final_project_fpga|xclk ; 9.462  ; 9.263  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
; g[*]      ; final_project_fpga:final_project_fpga|xclk ; 9.549  ; 9.068  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[0]     ; final_project_fpga:final_project_fpga|xclk ; 9.549  ; 9.068  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[1]     ; final_project_fpga:final_project_fpga|xclk ; 8.629  ; 8.339  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[2]     ; final_project_fpga:final_project_fpga|xclk ; 9.197  ; 8.776  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[3]     ; final_project_fpga:final_project_fpga|xclk ; 8.845  ; 8.565  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[4]     ; final_project_fpga:final_project_fpga|xclk ; 8.722  ; 8.351  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[5]     ; final_project_fpga:final_project_fpga|xclk ; 9.284  ; 8.716  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[6]     ; final_project_fpga:final_project_fpga|xclk ; 9.305  ; 8.926  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[7]     ; final_project_fpga:final_project_fpga|xclk ; 9.094  ; 8.626  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
; r[*]      ; final_project_fpga:final_project_fpga|xclk ; 11.487 ; 10.898 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[0]     ; final_project_fpga:final_project_fpga|xclk ; 9.558  ; 9.079  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[1]     ; final_project_fpga:final_project_fpga|xclk ; 9.248  ; 8.829  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[2]     ; final_project_fpga:final_project_fpga|xclk ; 9.242  ; 8.824  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[3]     ; final_project_fpga:final_project_fpga|xclk ; 8.543  ; 8.241  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[4]     ; final_project_fpga:final_project_fpga|xclk ; 8.752  ; 8.387  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[5]     ; final_project_fpga:final_project_fpga|xclk ; 11.487 ; 10.898 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[6]     ; final_project_fpga:final_project_fpga|xclk ; 8.945  ; 8.526  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[7]     ; final_project_fpga:final_project_fpga|xclk ; 9.751  ; 9.179  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
; xclk      ; final_project_fpga:final_project_fpga|xclk ; 3.446  ;        ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
; xclk      ; final_project_fpga:final_project_fpga|xclk ;        ; 3.291  ; Fall       ; final_project_fpga:final_project_fpga|xclk         ;
; b[*]      ; clk                                        ; 12.707 ; 12.050 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[0]     ; clk                                        ; 10.961 ; 11.080 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[1]     ; clk                                        ; 12.707 ; 12.050 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[2]     ; clk                                        ; 10.694 ; 9.893  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[3]     ; clk                                        ; 10.346 ; 9.609  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[4]     ; clk                                        ; 10.358 ; 9.635  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[5]     ; clk                                        ; 10.663 ; 9.915  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[6]     ; clk                                        ; 10.432 ; 9.724  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[7]     ; clk                                        ; 12.089 ; 11.431 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; g[*]      ; clk                                        ; 12.185 ; 11.239 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[0]     ; clk                                        ; 12.185 ; 11.239 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[1]     ; clk                                        ; 11.266 ; 10.513 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[2]     ; clk                                        ; 11.835 ; 10.950 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[3]     ; clk                                        ; 11.480 ; 10.736 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[4]     ; clk                                        ; 11.348 ; 10.517 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[5]     ; clk                                        ; 11.920 ; 10.886 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[6]     ; clk                                        ; 11.939 ; 11.098 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[7]     ; clk                                        ; 11.721 ; 10.794 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; hsync     ; clk                                        ; 6.570  ; 6.249  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; r[*]      ; clk                                        ; 14.123 ; 13.068 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[0]     ; clk                                        ; 12.194 ; 11.250 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[1]     ; clk                                        ; 11.885 ; 11.003 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[2]     ; clk                                        ; 11.880 ; 10.998 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[3]     ; clk                                        ; 11.178 ; 10.412 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[4]     ; clk                                        ; 11.378 ; 10.553 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[5]     ; clk                                        ; 14.123 ; 13.068 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[6]     ; clk                                        ; 11.579 ; 10.698 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[7]     ; clk                                        ; 12.378 ; 11.347 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; sync_b    ; clk                                        ; 9.540  ; 8.812  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk                                        ; 1.409  ;        ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vsync     ; clk                                        ; 6.580  ; 6.358  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk                                        ;        ; 1.401  ; Fall       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+--------------------------------------------+--------+--------+------------+----------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                              ;
+-----------+--------------------------------------------+--------+--------+------------+----------------------------------------------------+
; Data Port ; Clock Port                                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                    ;
+-----------+--------------------------------------------+--------+--------+------------+----------------------------------------------------+
; b[*]      ; final_project_fpga:final_project_fpga|xclk ; 7.473  ; 7.207  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[0]     ; final_project_fpga:final_project_fpga|xclk ; 8.237  ; 7.901  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[1]     ; final_project_fpga:final_project_fpga|xclk ; 9.796  ; 9.609  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[2]     ; final_project_fpga:final_project_fpga|xclk ; 7.805  ; 7.476  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[3]     ; final_project_fpga:final_project_fpga|xclk ; 7.473  ; 7.207  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[4]     ; final_project_fpga:final_project_fpga|xclk ; 7.494  ; 7.237  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[5]     ; final_project_fpga:final_project_fpga|xclk ; 7.777  ; 7.501  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[6]     ; final_project_fpga:final_project_fpga|xclk ; 7.560  ; 7.320  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[7]     ; final_project_fpga:final_project_fpga|xclk ; 9.211  ; 9.020  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
; g[*]      ; final_project_fpga:final_project_fpga|xclk ; 8.354  ; 8.071  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[0]     ; final_project_fpga:final_project_fpga|xclk ; 9.237  ; 8.771  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[1]     ; final_project_fpga:final_project_fpga|xclk ; 8.354  ; 8.071  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[2]     ; final_project_fpga:final_project_fpga|xclk ; 8.899  ; 8.490  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[3]     ; final_project_fpga:final_project_fpga|xclk ; 8.561  ; 8.288  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[4]     ; final_project_fpga:final_project_fpga|xclk ; 8.443  ; 8.082  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[5]     ; final_project_fpga:final_project_fpga|xclk ; 8.982  ; 8.433  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[6]     ; final_project_fpga:final_project_fpga|xclk ; 9.003  ; 8.634  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[7]     ; final_project_fpga:final_project_fpga|xclk ; 8.800  ; 8.347  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
; r[*]      ; final_project_fpga:final_project_fpga|xclk ; 8.272  ; 7.977  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[0]     ; final_project_fpga:final_project_fpga|xclk ; 9.247  ; 8.782  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[1]     ; final_project_fpga:final_project_fpga|xclk ; 8.949  ; 8.543  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[2]     ; final_project_fpga:final_project_fpga|xclk ; 8.943  ; 8.537  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[3]     ; final_project_fpga:final_project_fpga|xclk ; 8.272  ; 7.977  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[4]     ; final_project_fpga:final_project_fpga|xclk ; 8.473  ; 8.117  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[5]     ; final_project_fpga:final_project_fpga|xclk ; 11.156 ; 10.591 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[6]     ; final_project_fpga:final_project_fpga|xclk ; 8.658  ; 8.250  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[7]     ; final_project_fpga:final_project_fpga|xclk ; 9.432  ; 8.877  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
; xclk      ; final_project_fpga:final_project_fpga|xclk ; 3.404  ;        ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
; xclk      ; final_project_fpga:final_project_fpga|xclk ;        ; 3.254  ; Fall       ; final_project_fpga:final_project_fpga|xclk         ;
; b[*]      ; clk                                        ; 7.690  ; 7.145  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[0]     ; clk                                        ; 8.402  ; 8.369  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[1]     ; clk                                        ; 10.015 ; 9.550  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[2]     ; clk                                        ; 8.025  ; 7.417  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[3]     ; clk                                        ; 7.690  ; 7.145  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[4]     ; clk                                        ; 7.702  ; 7.170  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[5]     ; clk                                        ; 7.995  ; 7.438  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[6]     ; clk                                        ; 7.776  ; 7.259  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[7]     ; clk                                        ; 9.420  ; 8.956  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; g[*]      ; clk                                        ; 8.573  ; 8.012  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[0]     ; clk                                        ; 9.455  ; 8.709  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[1]     ; clk                                        ; 8.573  ; 8.012  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[2]     ; clk                                        ; 9.119  ; 8.431  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[3]     ; clk                                        ; 8.778  ; 8.226  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[4]     ; clk                                        ; 8.651  ; 8.015  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[5]     ; clk                                        ; 9.200  ; 8.370  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[6]     ; clk                                        ; 9.219  ; 8.573  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[7]     ; clk                                        ; 9.009  ; 8.283  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; hsync     ; clk                                        ; 5.275  ; 4.898  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; r[*]      ; clk                                        ; 8.489  ; 7.915  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[0]     ; clk                                        ; 9.465  ; 8.720  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[1]     ; clk                                        ; 9.168  ; 8.484  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[2]     ; clk                                        ; 9.163  ; 8.478  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[3]     ; clk                                        ; 8.489  ; 7.915  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[4]     ; clk                                        ; 8.681  ; 8.050  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[5]     ; clk                                        ; 11.374 ; 10.528 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[6]     ; clk                                        ; 8.874  ; 8.189  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[7]     ; clk                                        ; 9.641  ; 8.813  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; sync_b    ; clk                                        ; 6.222  ; 5.788  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk                                        ; 1.117  ;        ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vsync     ; clk                                        ; 5.269  ; 4.998  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk                                        ;        ; 1.108  ; Fall       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+--------------------------------------------+--------+--------+------------+----------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                          ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; final_project_fpga:final_project_fpga|xclk         ; 0.193  ; 0.000         ;
; clk                                                ; 24.531 ; 0.000         ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 38.040 ; 0.000         ;
+----------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                          ;
+----------------------------------------------------+-------+---------------+
; Clock                                              ; Slack ; End Point TNS ;
+----------------------------------------------------+-------+---------------+
; final_project_fpga:final_project_fpga|xclk         ; 0.193 ; 0.000         ;
; clk                                                ; 0.194 ; 0.000         ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.205 ; 0.000         ;
+----------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                            ;
+----------------------------------------------------+--------+---------------+
; Clock                                              ; Slack  ; End Point TNS ;
+----------------------------------------------------+--------+---------------+
; final_project_fpga:final_project_fpga|xclk         ; -1.000 ; -21.000       ;
; clk                                                ; 11.938 ; 0.000         ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 19.649 ; 0.000         ;
+----------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'final_project_fpga:final_project_fpga|xclk'                                                                                                                                                                                                                     ;
+-------+-----------------------------------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                                   ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; 0.193 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.036     ; 0.758      ;
; 0.193 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.036     ; 0.758      ;
; 0.193 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.036     ; 0.758      ;
; 0.193 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.036     ; 0.758      ;
; 0.193 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[0]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.036     ; 0.758      ;
; 0.193 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[1]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.036     ; 0.758      ;
; 0.193 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[2]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.036     ; 0.758      ;
; 0.193 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[3]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.036     ; 0.758      ;
; 0.411 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[2]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[2]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.037     ; 0.539      ;
; 0.412 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[3]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[3]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.037     ; 0.538      ;
; 0.413 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[0]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[0]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.037     ; 0.537      ;
; 0.417 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[12] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.037     ; 0.533      ;
; 0.432 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[15] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.037     ; 0.518      ;
; 0.435 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[13] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.036     ; 0.516      ;
; 0.482 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[6]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[14]     ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.037     ; 0.468      ;
; 0.510 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[14] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.036     ; 0.441      ;
; 0.511 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[1]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[1]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.036     ; 0.440      ;
; 0.578 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[4]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[12]     ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.037     ; 0.372      ;
; 0.578 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[7]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[15]     ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.037     ; 0.372      ;
; 0.579 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[5]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[13]     ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.036     ; 0.372      ;
; 0.592 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en        ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 1.000        ; -0.036     ; 0.359      ;
+-------+-----------------------------------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                  ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 24.531 ; final_project_fpga:final_project_fpga|counter[0] ; final_project_fpga:final_project_fpga|xclk       ; clk          ; clk         ; 25.000       ; -0.036     ; 0.420      ;
; 24.592 ; final_project_fpga:final_project_fpga|counter[0] ; final_project_fpga:final_project_fpga|counter[0] ; clk          ; clk         ; 25.000       ; -0.036     ; 0.359      ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                          ;
+--------+-------------------------------+-------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 38.040 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.617      ;
; 38.040 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.617      ;
; 38.040 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.617      ;
; 38.040 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.617      ;
; 38.040 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.617      ;
; 38.040 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.617      ;
; 38.040 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.617      ;
; 38.040 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.617      ;
; 38.040 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.617      ;
; 38.040 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.617      ;
; 38.144 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.513      ;
; 38.144 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.513      ;
; 38.144 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.513      ;
; 38.144 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.513      ;
; 38.144 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.513      ;
; 38.144 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.513      ;
; 38.144 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.513      ;
; 38.144 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.513      ;
; 38.144 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.513      ;
; 38.144 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.513      ;
; 38.239 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.418      ;
; 38.239 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.418      ;
; 38.239 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.418      ;
; 38.239 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.418      ;
; 38.239 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.418      ;
; 38.239 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.418      ;
; 38.239 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.418      ;
; 38.239 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.418      ;
; 38.239 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.418      ;
; 38.239 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.418      ;
; 38.288 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.369      ;
; 38.288 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.369      ;
; 38.288 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.369      ;
; 38.288 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.369      ;
; 38.288 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.369      ;
; 38.288 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.369      ;
; 38.288 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.369      ;
; 38.288 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.369      ;
; 38.288 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.369      ;
; 38.288 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.369      ;
; 38.340 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.317      ;
; 38.340 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.317      ;
; 38.340 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.317      ;
; 38.340 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.317      ;
; 38.340 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.317      ;
; 38.340 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.317      ;
; 38.340 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.317      ;
; 38.340 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.317      ;
; 38.340 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.317      ;
; 38.340 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.317      ;
; 38.341 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.316      ;
; 38.341 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.316      ;
; 38.341 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.316      ;
; 38.341 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.316      ;
; 38.341 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.316      ;
; 38.341 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.316      ;
; 38.341 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.316      ;
; 38.341 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.316      ;
; 38.341 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.316      ;
; 38.341 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.316      ;
; 38.391 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.266      ;
; 38.391 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.266      ;
; 38.391 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.266      ;
; 38.391 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.266      ;
; 38.391 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.266      ;
; 38.391 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.266      ;
; 38.391 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.266      ;
; 38.391 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.266      ;
; 38.391 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.266      ;
; 38.391 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.035     ; 1.266      ;
; 38.479 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.177      ;
; 38.479 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.177      ;
; 38.479 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.177      ;
; 38.479 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.177      ;
; 38.479 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.177      ;
; 38.479 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.177      ;
; 38.479 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.177      ;
; 38.479 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.177      ;
; 38.479 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.177      ;
; 38.479 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.177      ;
; 38.503 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.153      ;
; 38.503 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.153      ;
; 38.503 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.153      ;
; 38.503 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.153      ;
; 38.503 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.153      ;
; 38.503 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.153      ;
; 38.503 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.153      ;
; 38.503 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.153      ;
; 38.503 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.153      ;
; 38.503 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.153      ;
; 38.505 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[9] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.151      ;
; 38.505 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[4] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.151      ;
; 38.505 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[8] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.151      ;
; 38.505 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[3] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.151      ;
; 38.505 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.151      ;
; 38.505 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[2] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.151      ;
; 38.505 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[1] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.151      ;
; 38.505 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[5] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.151      ;
; 38.505 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[6] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.151      ;
; 38.505 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[7] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 39.705       ; -0.036     ; 1.151      ;
+--------+-------------------------------+-------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'final_project_fpga:final_project_fpga|xclk'                                                                                                                                                                                                                      ;
+-------+-----------------------------------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                             ; To Node                                                                   ; Launch Clock                               ; Latch Clock                                ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+
; 0.193 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[4]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[12]     ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[7]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[15]     ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en        ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[5]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[13]     ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.036      ; 0.314      ;
; 0.269 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[14] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.036      ; 0.389      ;
; 0.269 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[1]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[1]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.036      ; 0.389      ;
; 0.273 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[6]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[14]     ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.036      ; 0.393      ;
; 0.335 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[15] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.036      ; 0.455      ;
; 0.337 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[13] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.036      ; 0.457      ;
; 0.347 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[12] ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.036      ; 0.467      ;
; 0.349 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[0]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[0]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.036      ; 0.469      ;
; 0.350 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[3]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[3]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.036      ; 0.470      ;
; 0.351 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[2]  ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[2]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.036      ; 0.471      ;
; 0.631 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.036      ; 0.751      ;
; 0.631 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.036      ; 0.751      ;
; 0.631 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.036      ; 0.751      ;
; 0.631 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.036      ; 0.751      ;
; 0.631 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[0]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.036      ; 0.751      ;
; 0.631 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[1]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.036      ; 0.751      ;
; 0.631 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[2]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.036      ; 0.751      ;
; 0.631 ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en    ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[3]  ; final_project_fpga:final_project_fpga|xclk ; final_project_fpga:final_project_fpga|xclk ; 0.000        ; 0.036      ; 0.751      ;
+-------+-----------------------------------------------------------------------+---------------------------------------------------------------------------+--------------------------------------------+--------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                  ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.194 ; final_project_fpga:final_project_fpga|counter[0] ; final_project_fpga:final_project_fpga|counter[0] ; clk          ; clk         ; 0.000        ; 0.036      ; 0.314      ;
; 0.252 ; final_project_fpga:final_project_fpga|counter[0] ; final_project_fpga:final_project_fpga|xclk       ; clk          ; clk         ; 0.000        ; 0.036      ; 0.372      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                           ;
+-------+-------------------------------+--------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                        ; Launch Clock                                       ; Latch Clock                                        ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+--------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+
; 0.205 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|hcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.325      ;
; 0.210 ; vgaController:vgaCont|vcnt[9] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.330      ;
; 0.294 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.414      ;
; 0.295 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.415      ;
; 0.305 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.425      ;
; 0.309 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.429      ;
; 0.310 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.430      ;
; 0.310 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.430      ;
; 0.311 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.431      ;
; 0.312 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.432      ;
; 0.312 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.432      ;
; 0.314 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.434      ;
; 0.315 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.435      ;
; 0.316 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.436      ;
; 0.316 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.436      ;
; 0.317 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.437      ;
; 0.321 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.441      ;
; 0.330 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|oldhsync ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.451      ;
; 0.370 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.490      ;
; 0.378 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|oldhsync ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.499      ;
; 0.378 ; vgaController:vgaCont|hcnt[9] ; vgaController:vgaCont|oldhsync ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.499      ;
; 0.431 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|oldhsync ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.552      ;
; 0.443 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.563      ;
; 0.452 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.572      ;
; 0.453 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.573      ;
; 0.455 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.575      ;
; 0.456 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.576      ;
; 0.458 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.578      ;
; 0.459 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.579      ;
; 0.459 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.579      ;
; 0.460 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.580      ;
; 0.464 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.584      ;
; 0.465 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.586      ;
; 0.468 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.588      ;
; 0.469 ; vgaController:vgaCont|vcnt[8] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.589      ;
; 0.469 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.589      ;
; 0.470 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.590      ;
; 0.470 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.590      ;
; 0.471 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.591      ;
; 0.472 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.592      ;
; 0.472 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.592      ;
; 0.473 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.593      ;
; 0.473 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.593      ;
; 0.474 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.594      ;
; 0.475 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.595      ;
; 0.495 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|oldhsync ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.616      ;
; 0.506 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.626      ;
; 0.509 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.629      ;
; 0.518 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.638      ;
; 0.519 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.639      ;
; 0.521 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.641      ;
; 0.521 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.641      ;
; 0.522 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.642      ;
; 0.522 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.642      ;
; 0.522 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.642      ;
; 0.523 ; vgaController:vgaCont|vcnt[7] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.643      ;
; 0.524 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.644      ;
; 0.525 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.645      ;
; 0.525 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.645      ;
; 0.527 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.647      ;
; 0.528 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.648      ;
; 0.528 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.648      ;
; 0.528 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.648      ;
; 0.528 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.648      ;
; 0.528 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.648      ;
; 0.528 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.648      ;
; 0.528 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.648      ;
; 0.528 ; vgaController:vgaCont|hcnt[8] ; vgaController:vgaCont|hcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.648      ;
; 0.528 ; vgaController:vgaCont|hcnt[7] ; vgaController:vgaCont|hcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.648      ;
; 0.528 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.648      ;
; 0.529 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.649      ;
; 0.530 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.650      ;
; 0.531 ; vgaController:vgaCont|vcnt[6] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.651      ;
; 0.532 ; vgaController:vgaCont|hcnt[3] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.652      ;
; 0.534 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.654      ;
; 0.535 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.655      ;
; 0.536 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.656      ;
; 0.536 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.656      ;
; 0.537 ; vgaController:vgaCont|vcnt[0] ; vgaController:vgaCont|vcnt[4]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.657      ;
; 0.538 ; vgaController:vgaCont|vcnt[2] ; vgaController:vgaCont|vcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.658      ;
; 0.538 ; vgaController:vgaCont|hcnt[6] ; vgaController:vgaCont|hcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.658      ;
; 0.539 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.659      ;
; 0.539 ; vgaController:vgaCont|hcnt[4] ; vgaController:vgaCont|hcnt[8]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.659      ;
; 0.560 ; vgaController:vgaCont|hcnt[5] ; vgaController:vgaCont|oldhsync ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.681      ;
; 0.572 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.692      ;
; 0.575 ; vgaController:vgaCont|hcnt[1] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.695      ;
; 0.583 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.703      ;
; 0.583 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[3]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.703      ;
; 0.583 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[0]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.703      ;
; 0.583 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[2]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.703      ;
; 0.583 ; vgaController:vgaCont|vcnt[4] ; vgaController:vgaCont|vcnt[1]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.703      ;
; 0.584 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.704      ;
; 0.585 ; vgaController:vgaCont|hcnt[2] ; vgaController:vgaCont|hcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.705      ;
; 0.587 ; vgaController:vgaCont|vcnt[1] ; vgaController:vgaCont|vcnt[5]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.707      ;
; 0.587 ; vgaController:vgaCont|hcnt[0] ; vgaController:vgaCont|hcnt[6]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.707      ;
; 0.588 ; vgaController:vgaCont|vcnt[5] ; vgaController:vgaCont|vcnt[9]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.708      ;
; 0.588 ; vgaController:vgaCont|vcnt[3] ; vgaController:vgaCont|vcnt[7]  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.708      ;
+-------+-------------------------------+--------------------------------+----------------------------------------------------+----------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'final_project_fpga:final_project_fpga|xclk'                                                                                                          ;
+--------+--------------+----------------+------------------+--------------------------------------------+------------+---------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                      ; Clock Edge ; Target                                                                    ;
+--------+--------------+----------------+------------------+--------------------------------------------+------------+---------------------------------------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[12]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[13]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[14]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[15]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[3]  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[13]     ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[14]     ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[1]      ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[5]      ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en        ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[0]  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[1]  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[2]  ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[3]  ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[0]      ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[12]     ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[15]     ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[2]      ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[3]      ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[4]      ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[6]      ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[7]      ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[0]      ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[12]     ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[13]     ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[14]     ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[15]     ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[1]      ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[2]      ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[3]      ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[4]      ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[5]      ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[6]      ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|d[7]      ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|en        ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[0]  ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[12] ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[13] ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[14] ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[15] ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[1]  ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[2]  ;
; 0.377  ; 0.593        ; 0.216          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga:final_project_fpga|read_y_cr_cb:read_y_cr_cb|pixel[3]  ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[13]|clk                                 ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[14]|clk                                 ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[1]|clk                                  ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[5]|clk                                  ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|en|clk                                    ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[0]|clk                              ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[12]|clk                             ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[13]|clk                             ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[14]|clk                             ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[15]|clk                             ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[1]|clk                              ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[2]|clk                              ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|pixel[3]|clk                              ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[0]|clk                                  ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[12]|clk                                 ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[15]|clk                                 ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[2]|clk                                  ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[3]|clk                                  ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[4]|clk                                  ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[6]|clk                                  ;
; 0.397  ; 0.397        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[7]|clk                                  ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|xclk~clkctrl|inclk[0]                                  ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|xclk~clkctrl|outclk                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|xclk|q                                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|xclk|q                                                 ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|xclk~clkctrl|inclk[0]                                  ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|xclk~clkctrl|outclk                                    ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[0]|clk                                  ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[12]|clk                                 ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[13]|clk                                 ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[14]|clk                                 ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[15]|clk                                 ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[1]|clk                                  ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[2]|clk                                  ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[3]|clk                                  ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[4]|clk                                  ;
; 0.599  ; 0.599        ; 0.000          ; High Pulse Width ; final_project_fpga:final_project_fpga|xclk ; Rise       ; final_project_fpga|read_y_cr_cb|d[5]|clk                                  ;
+--------+--------------+----------------+------------------+--------------------------------------------+------------+---------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+
; 11.938 ; 12.122       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|counter[0]             ;
; 11.938 ; 12.122       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga:final_project_fpga|xclk                   ;
; 12.097 ; 12.097       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0]           ;
; 12.097 ; 12.097       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|observablevcoout ;
; 12.118 ; 12.118       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|counter[0]|clk                            ;
; 12.118 ; 12.118       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; final_project_fpga|xclk|clk                                  ;
; 12.123 ; 12.123       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                  ;
; 12.125 ; 12.125       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 12.142 ; 12.142       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                    ;
; 12.142 ; 12.142       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                      ;
; 12.500 ; 12.500       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                  ;
; 12.500 ; 12.500       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                  ;
; 12.658 ; 12.874       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|counter[0]             ;
; 12.658 ; 12.874       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga:final_project_fpga|xclk                   ;
; 12.858 ; 12.858       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                    ;
; 12.858 ; 12.858       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                      ;
; 12.875 ; 12.875       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|inclk[0]         ;
; 12.877 ; 12.877       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                  ;
; 12.880 ; 12.880       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|counter[0]|clk                            ;
; 12.880 ; 12.880       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; final_project_fpga|xclk|clk                                  ;
; 12.902 ; 12.902       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0]           ;
; 12.902 ; 12.902       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; vgapll|altpll_component|auto_generated|pll1|observablevcoout ;
; 21.000 ; 25.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                          ;
; 23.000 ; 25.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; final_project_fpga:final_project_fpga|counter[0]             ;
; 23.000 ; 25.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; final_project_fpga:final_project_fpga|xclk                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'vgapll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                         ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                              ; Clock Edge ; Target                                                                   ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|oldhsync                                           ;
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[0]                                            ;
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[1]                                            ;
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[2]                                            ;
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[3]                                            ;
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[4]                                            ;
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[5]                                            ;
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[6]                                            ;
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[7]                                            ;
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[8]                                            ;
; 19.649 ; 19.865       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[9]                                            ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[0]                                            ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[1]                                            ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[2]                                            ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[3]                                            ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[4]                                            ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[5]                                            ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[6]                                            ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[7]                                            ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[8]                                            ;
; 19.650 ; 19.866       ; 0.216          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[9]                                            ;
; 19.652 ; 19.836       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[0]                                            ;
; 19.652 ; 19.836       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[1]                                            ;
; 19.652 ; 19.836       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[2]                                            ;
; 19.652 ; 19.836       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[3]                                            ;
; 19.652 ; 19.836       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[4]                                            ;
; 19.652 ; 19.836       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[5]                                            ;
; 19.652 ; 19.836       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[6]                                            ;
; 19.652 ; 19.836       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[7]                                            ;
; 19.652 ; 19.836       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[8]                                            ;
; 19.652 ; 19.836       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[9]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|oldhsync                                           ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[0]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[1]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[2]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[3]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[4]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[5]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[6]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[7]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[8]                                            ;
; 19.653 ; 19.837       ; 0.184          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[9]                                            ;
; 19.832 ; 19.832       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[0]|clk                                                      ;
; 19.832 ; 19.832       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[1]|clk                                                      ;
; 19.832 ; 19.832       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[2]|clk                                                      ;
; 19.832 ; 19.832       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[3]|clk                                                      ;
; 19.832 ; 19.832       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[4]|clk                                                      ;
; 19.832 ; 19.832       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[5]|clk                                                      ;
; 19.832 ; 19.832       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[6]|clk                                                      ;
; 19.832 ; 19.832       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[7]|clk                                                      ;
; 19.832 ; 19.832       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[8]|clk                                                      ;
; 19.832 ; 19.832       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[9]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|oldhsync|clk                                                     ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[0]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[1]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[2]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[3]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[4]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[5]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[6]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[7]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[8]|clk                                                      ;
; 19.833 ; 19.833       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[9]|clk                                                      ;
; 19.850 ; 19.850       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgapll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 19.850 ; 19.850       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgapll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 19.855 ; 19.855       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgapll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 19.855 ; 19.855       ; 0.000          ; Low Pulse Width  ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgapll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 19.871 ; 19.871       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|oldhsync|clk                                                     ;
; 19.871 ; 19.871       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[0]|clk                                                      ;
; 19.871 ; 19.871       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[1]|clk                                                      ;
; 19.871 ; 19.871       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[2]|clk                                                      ;
; 19.871 ; 19.871       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[3]|clk                                                      ;
; 19.871 ; 19.871       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[4]|clk                                                      ;
; 19.871 ; 19.871       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[5]|clk                                                      ;
; 19.871 ; 19.871       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[6]|clk                                                      ;
; 19.871 ; 19.871       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[7]|clk                                                      ;
; 19.871 ; 19.871       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[8]|clk                                                      ;
; 19.871 ; 19.871       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|vcnt[9]|clk                                                      ;
; 19.872 ; 19.872       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[0]|clk                                                      ;
; 19.872 ; 19.872       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[1]|clk                                                      ;
; 19.872 ; 19.872       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[2]|clk                                                      ;
; 19.872 ; 19.872       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[3]|clk                                                      ;
; 19.872 ; 19.872       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[4]|clk                                                      ;
; 19.872 ; 19.872       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[5]|clk                                                      ;
; 19.872 ; 19.872       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[6]|clk                                                      ;
; 19.872 ; 19.872       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[7]|clk                                                      ;
; 19.872 ; 19.872       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[8]|clk                                                      ;
; 19.872 ; 19.872       ; 0.000          ; High Pulse Width ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaCont|hcnt[9]|clk                                                      ;
; 37.705 ; 39.705       ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[0]                                            ;
; 37.705 ; 39.705       ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[1]                                            ;
; 37.705 ; 39.705       ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[2]                                            ;
; 37.705 ; 39.705       ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[3]                                            ;
; 37.705 ; 39.705       ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[4]                                            ;
; 37.705 ; 39.705       ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[5]                                            ;
; 37.705 ; 39.705       ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[6]                                            ;
; 37.705 ; 39.705       ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[7]                                            ;
; 37.705 ; 39.705       ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[8]                                            ;
; 37.705 ; 39.705       ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|hcnt[9]                                            ;
; 37.705 ; 39.705       ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|oldhsync                                           ;
; 37.705 ; 39.705       ; 2.000          ; Min Period       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; vgaController:vgaCont|vcnt[0]                                            ;
+--------+--------------+----------------+------------------+----------------------------------------------------+------------+--------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                          ;
+-------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; Data Port   ; Clock Port                                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+-------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; digital[*]  ; final_project_fpga:final_project_fpga|xclk ; 0.872  ; 1.464  ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[0] ; final_project_fpga:final_project_fpga|xclk ; 0.598  ; 1.171  ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[1] ; final_project_fpga:final_project_fpga|xclk ; 0.684  ; 1.257  ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[2] ; final_project_fpga:final_project_fpga|xclk ; 0.651  ; 1.213  ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[3] ; final_project_fpga:final_project_fpga|xclk ; 0.426  ; 0.973  ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[4] ; final_project_fpga:final_project_fpga|xclk ; -0.623 ; -0.280 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[5] ; final_project_fpga:final_project_fpga|xclk ; 0.872  ; 1.464  ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[6] ; final_project_fpga:final_project_fpga|xclk ; 0.871  ; 1.454  ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[7] ; final_project_fpga:final_project_fpga|xclk ; 0.854  ; 1.429  ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
; href        ; final_project_fpga:final_project_fpga|xclk ; 1.349  ; 1.992  ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
; vref        ; final_project_fpga:final_project_fpga|xclk ; 1.233  ; 1.820  ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
+-------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                           ;
+-------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; Data Port   ; Clock Port                                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+-------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; digital[*]  ; final_project_fpga:final_project_fpga|xclk ; 0.798  ; 0.460  ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[0] ; final_project_fpga:final_project_fpga|xclk ; -0.370 ; -0.930 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[1] ; final_project_fpga:final_project_fpga|xclk ; -0.452 ; -1.012 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[2] ; final_project_fpga:final_project_fpga|xclk ; -0.425 ; -0.981 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[3] ; final_project_fpga:final_project_fpga|xclk ; -0.203 ; -0.739 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[4] ; final_project_fpga:final_project_fpga|xclk ; 0.798  ; 0.460  ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[5] ; final_project_fpga:final_project_fpga|xclk ; -0.634 ; -1.212 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[6] ; final_project_fpga:final_project_fpga|xclk ; -0.637 ; -1.214 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[7] ; final_project_fpga:final_project_fpga|xclk ; -0.620 ; -1.190 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
; href        ; final_project_fpga:final_project_fpga|xclk ; -1.043 ; -1.661 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
; vref        ; final_project_fpga:final_project_fpga|xclk ; -0.962 ; -1.549 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
+-------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                    ;
+-----------+--------------------------------------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port                                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+--------------------------------------------+-------+-------+------------+----------------------------------------------------+
; b[*]      ; final_project_fpga:final_project_fpga|xclk ; 5.079 ; 5.300 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[0]     ; final_project_fpga:final_project_fpga|xclk ; 4.032 ; 4.227 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[1]     ; final_project_fpga:final_project_fpga|xclk ; 5.079 ; 5.300 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[2]     ; final_project_fpga:final_project_fpga|xclk ; 3.881 ; 3.988 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[3]     ; final_project_fpga:final_project_fpga|xclk ; 3.746 ; 3.825 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[4]     ; final_project_fpga:final_project_fpga|xclk ; 3.753 ; 3.854 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[5]     ; final_project_fpga:final_project_fpga|xclk ; 3.904 ; 3.994 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[6]     ; final_project_fpga:final_project_fpga|xclk ; 3.792 ; 3.910 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[7]     ; final_project_fpga:final_project_fpga|xclk ; 4.810 ; 4.964 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
; g[*]      ; final_project_fpga:final_project_fpga|xclk ; 4.537 ; 4.755 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[0]     ; final_project_fpga:final_project_fpga|xclk ; 4.537 ; 4.755 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[1]     ; final_project_fpga:final_project_fpga|xclk ; 4.159 ; 4.335 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[2]     ; final_project_fpga:final_project_fpga|xclk ; 4.414 ; 4.611 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[3]     ; final_project_fpga:final_project_fpga|xclk ; 4.320 ; 4.510 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[4]     ; final_project_fpga:final_project_fpga|xclk ; 4.183 ; 4.341 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[5]     ; final_project_fpga:final_project_fpga|xclk ; 4.387 ; 4.562 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[6]     ; final_project_fpga:final_project_fpga|xclk ; 4.484 ; 4.717 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[7]     ; final_project_fpga:final_project_fpga|xclk ; 4.330 ; 4.510 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
; r[*]      ; final_project_fpga:final_project_fpga|xclk ; 5.658 ; 5.935 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[0]     ; final_project_fpga:final_project_fpga|xclk ; 4.563 ; 4.775 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[1]     ; final_project_fpga:final_project_fpga|xclk ; 4.414 ; 4.622 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[2]     ; final_project_fpga:final_project_fpga|xclk ; 4.464 ; 4.662 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[3]     ; final_project_fpga:final_project_fpga|xclk ; 4.149 ; 4.292 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[4]     ; final_project_fpga:final_project_fpga|xclk ; 4.214 ; 4.371 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[5]     ; final_project_fpga:final_project_fpga|xclk ; 5.658 ; 5.935 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[6]     ; final_project_fpga:final_project_fpga|xclk ; 4.289 ; 4.471 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[7]     ; final_project_fpga:final_project_fpga|xclk ; 4.606 ; 4.837 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
; xclk      ; final_project_fpga:final_project_fpga|xclk ; 1.729 ;       ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
; xclk      ; final_project_fpga:final_project_fpga|xclk ;       ; 1.796 ; Fall       ; final_project_fpga:final_project_fpga|xclk         ;
; b[*]      ; clk                                        ; 5.874 ; 6.301 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[0]     ; clk                                        ; 5.208 ; 5.141 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[1]     ; clk                                        ; 5.874 ; 6.301 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[2]     ; clk                                        ; 4.677 ; 4.989 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[3]     ; clk                                        ; 4.540 ; 4.820 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[4]     ; clk                                        ; 4.535 ; 4.840 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[5]     ; clk                                        ; 4.699 ; 4.990 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[6]     ; clk                                        ; 4.585 ; 4.908 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[7]     ; clk                                        ; 5.599 ; 5.957 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; g[*]      ; clk                                        ; 5.331 ; 5.751 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[0]     ; clk                                        ; 5.331 ; 5.751 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[1]     ; clk                                        ; 4.954 ; 5.336 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[2]     ; clk                                        ; 5.210 ; 5.612 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[3]     ; clk                                        ; 5.114 ; 5.505 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[4]     ; clk                                        ; 4.965 ; 5.327 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[5]     ; clk                                        ; 5.182 ; 5.558 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[6]     ; clk                                        ; 5.277 ; 5.715 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[7]     ; clk                                        ; 5.119 ; 5.503 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; hsync     ; clk                                        ; 2.946 ; 3.005 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; r[*]      ; clk                                        ; 6.453 ; 6.931 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[0]     ; clk                                        ; 5.357 ; 5.771 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[1]     ; clk                                        ; 5.209 ; 5.623 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[2]     ; clk                                        ; 5.260 ; 5.663 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[3]     ; clk                                        ; 4.943 ; 5.287 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[4]     ; clk                                        ; 4.996 ; 5.357 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[5]     ; clk                                        ; 6.453 ; 6.931 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[6]     ; clk                                        ; 5.082 ; 5.469 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[7]     ; clk                                        ; 5.395 ; 5.830 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; sync_b    ; clk                                        ; 4.167 ; 4.412 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk                                        ; 0.586 ;       ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vsync     ; clk                                        ; 2.967 ; 3.059 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk                                        ;       ; 0.599 ; Fall       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+--------------------------------------------+-------+-------+------------+----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                            ;
+-----------+--------------------------------------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port                                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+--------------------------------------------+-------+-------+------------+----------------------------------------------------+
; b[*]      ; final_project_fpga:final_project_fpga|xclk ; 3.631 ; 3.705 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[0]     ; final_project_fpga:final_project_fpga|xclk ; 3.916 ; 4.105 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[1]     ; final_project_fpga:final_project_fpga|xclk ; 4.947 ; 5.161 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[2]     ; final_project_fpga:final_project_fpga|xclk ; 3.760 ; 3.861 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[3]     ; final_project_fpga:final_project_fpga|xclk ; 3.631 ; 3.705 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[4]     ; final_project_fpga:final_project_fpga|xclk ; 3.638 ; 3.734 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[5]     ; final_project_fpga:final_project_fpga|xclk ; 3.783 ; 3.868 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[6]     ; final_project_fpga:final_project_fpga|xclk ; 3.677 ; 3.790 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[7]     ; final_project_fpga:final_project_fpga|xclk ; 4.689 ; 4.838 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
; g[*]      ; final_project_fpga:final_project_fpga|xclk ; 4.027 ; 4.194 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[0]     ; final_project_fpga:final_project_fpga|xclk ; 4.390 ; 4.598 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[1]     ; final_project_fpga:final_project_fpga|xclk ; 4.027 ; 4.194 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[2]     ; final_project_fpga:final_project_fpga|xclk ; 4.271 ; 4.459 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[3]     ; final_project_fpga:final_project_fpga|xclk ; 4.181 ; 4.362 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[4]     ; final_project_fpga:final_project_fpga|xclk ; 4.050 ; 4.200 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[5]     ; final_project_fpga:final_project_fpga|xclk ; 4.245 ; 4.412 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[6]     ; final_project_fpga:final_project_fpga|xclk ; 4.339 ; 4.561 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[7]     ; final_project_fpga:final_project_fpga|xclk ; 4.191 ; 4.362 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
; r[*]      ; final_project_fpga:final_project_fpga|xclk ; 4.017 ; 4.154 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[0]     ; final_project_fpga:final_project_fpga|xclk ; 4.416 ; 4.617 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[1]     ; final_project_fpga:final_project_fpga|xclk ; 4.273 ; 4.471 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[2]     ; final_project_fpga:final_project_fpga|xclk ; 4.320 ; 4.509 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[3]     ; final_project_fpga:final_project_fpga|xclk ; 4.017 ; 4.154 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[4]     ; final_project_fpga:final_project_fpga|xclk ; 4.080 ; 4.229 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[5]     ; final_project_fpga:final_project_fpga|xclk ; 5.503 ; 5.770 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[6]     ; final_project_fpga:final_project_fpga|xclk ; 4.152 ; 4.325 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[7]     ; final_project_fpga:final_project_fpga|xclk ; 4.456 ; 4.677 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
; xclk      ; final_project_fpga:final_project_fpga|xclk ; 1.712 ;       ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
; xclk      ; final_project_fpga:final_project_fpga|xclk ;       ; 1.777 ; Fall       ; final_project_fpga:final_project_fpga|xclk         ;
; b[*]      ; clk                                        ; 3.409 ; 3.543 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[0]     ; clk                                        ; 3.889 ; 3.972 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[1]     ; clk                                        ; 4.731 ; 5.005 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[2]     ; clk                                        ; 3.545 ; 3.705 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[3]     ; clk                                        ; 3.414 ; 3.543 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[4]     ; clk                                        ; 3.409 ; 3.564 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[5]     ; clk                                        ; 3.566 ; 3.707 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[6]     ; clk                                        ; 3.459 ; 3.631 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[7]     ; clk                                        ; 4.467 ; 4.674 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; g[*]      ; clk                                        ; 3.811 ; 4.030 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[0]     ; clk                                        ; 4.173 ; 4.437 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[1]     ; clk                                        ; 3.811 ; 4.038 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[2]     ; clk                                        ; 4.056 ; 4.303 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[3]     ; clk                                        ; 3.964 ; 4.200 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[4]     ; clk                                        ; 3.821 ; 4.030 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[5]     ; clk                                        ; 4.028 ; 4.251 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[6]     ; clk                                        ; 4.121 ; 4.402 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[7]     ; clk                                        ; 3.969 ; 4.198 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; hsync     ; clk                                        ; 2.281 ; 2.404 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; r[*]      ; clk                                        ; 3.800 ; 3.992 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[0]     ; clk                                        ; 4.199 ; 4.456 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[1]     ; clk                                        ; 4.057 ; 4.315 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[2]     ; clk                                        ; 4.105 ; 4.353 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[3]     ; clk                                        ; 3.800 ; 3.992 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[4]     ; clk                                        ; 3.851 ; 4.059 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[5]     ; clk                                        ; 5.286 ; 5.609 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[6]     ; clk                                        ; 3.934 ; 4.166 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[7]     ; clk                                        ; 4.234 ; 4.513 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; sync_b    ; clk                                        ; 2.724 ; 2.848 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk                                        ; 0.425 ;       ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vsync     ; clk                                        ; 2.323 ; 2.386 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk                                        ;       ; 0.437 ; Fall       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+--------------------------------------------+-------+-------+------------+----------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                             ;
+-----------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                               ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                    ; -0.916 ; 0.193 ; N/A      ; N/A     ; -1.487              ;
;  clk                                                ; 23.890 ; 0.194 ; N/A      ; N/A     ; 11.938              ;
;  final_project_fpga:final_project_fpga|xclk         ; -0.916 ; 0.193 ; N/A      ; N/A     ; -1.487              ;
;  vgapll|altpll_component|auto_generated|pll1|clk[0] ; 35.792 ; 0.205 ; N/A      ; N/A     ; 19.570              ;
; Design-wide TNS                                     ; -7.493 ; 0.0   ; 0.0      ; 0.0     ; -31.227             ;
;  clk                                                ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  final_project_fpga:final_project_fpga|xclk         ; -7.493 ; 0.000 ; N/A      ; N/A     ; -31.227             ;
;  vgapll|altpll_component|auto_generated|pll1|clk[0] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+-----------------------------------------------------+--------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                          ;
+-------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; Data Port   ; Clock Port                                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+-------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; digital[*]  ; final_project_fpga:final_project_fpga|xclk ; 1.805  ; 2.020  ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[0] ; final_project_fpga:final_project_fpga|xclk ; 1.177  ; 1.396  ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[1] ; final_project_fpga:final_project_fpga|xclk ; 1.447  ; 1.608  ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[2] ; final_project_fpga:final_project_fpga|xclk ; 1.341  ; 1.573  ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[3] ; final_project_fpga:final_project_fpga|xclk ; 0.777  ; 1.034  ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[4] ; final_project_fpga:final_project_fpga|xclk ; -0.623 ; -0.280 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[5] ; final_project_fpga:final_project_fpga|xclk ; 1.784  ; 1.960  ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[6] ; final_project_fpga:final_project_fpga|xclk ; 1.805  ; 2.020  ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[7] ; final_project_fpga:final_project_fpga|xclk ; 1.744  ; 1.951  ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
; href        ; final_project_fpga:final_project_fpga|xclk ; 2.849  ; 3.130  ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
; vref        ; final_project_fpga:final_project_fpga|xclk ; 2.573  ; 2.930  ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
+-------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                           ;
+-------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; Data Port   ; Clock Port                                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference                            ;
+-------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+
; digital[*]  ; final_project_fpga:final_project_fpga|xclk ; 1.834  ; 1.747  ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[0] ; final_project_fpga:final_project_fpga|xclk ; -0.370 ; -0.621 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[1] ; final_project_fpga:final_project_fpga|xclk ; -0.452 ; -0.796 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[2] ; final_project_fpga:final_project_fpga|xclk ; -0.425 ; -0.815 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[3] ; final_project_fpga:final_project_fpga|xclk ; -0.170 ; -0.315 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[4] ; final_project_fpga:final_project_fpga|xclk ; 1.834  ; 1.747  ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[5] ; final_project_fpga:final_project_fpga|xclk ; -0.634 ; -1.131 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[6] ; final_project_fpga:final_project_fpga|xclk ; -0.637 ; -1.214 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
;  digital[7] ; final_project_fpga:final_project_fpga|xclk ; -0.620 ; -1.168 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
; href        ; final_project_fpga:final_project_fpga|xclk ; -1.043 ; -1.661 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
; vref        ; final_project_fpga:final_project_fpga|xclk ; -0.962 ; -1.549 ; Rise       ; final_project_fpga:final_project_fpga|xclk ;
+-------------+--------------------------------------------+--------+--------+------------+--------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                      ;
+-----------+--------------------------------------------+--------+--------+------------+----------------------------------------------------+
; Data Port ; Clock Port                                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                    ;
+-----------+--------------------------------------------+--------+--------+------------+----------------------------------------------------+
; b[*]      ; final_project_fpga:final_project_fpga|xclk ; 10.500 ; 10.471 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[0]     ; final_project_fpga:final_project_fpga|xclk ; 8.881  ; 8.721  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[1]     ; final_project_fpga:final_project_fpga|xclk ; 10.500 ; 10.471 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[2]     ; final_project_fpga:final_project_fpga|xclk ; 8.442  ; 8.211  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[3]     ; final_project_fpga:final_project_fpga|xclk ; 8.085  ; 7.923  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[4]     ; final_project_fpga:final_project_fpga|xclk ; 8.111  ; 7.943  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[5]     ; final_project_fpga:final_project_fpga|xclk ; 8.437  ; 8.226  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[6]     ; final_project_fpga:final_project_fpga|xclk ; 8.179  ; 8.037  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[7]     ; final_project_fpga:final_project_fpga|xclk ; 9.863  ; 9.749  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
; g[*]      ; final_project_fpga:final_project_fpga|xclk ; 10.008 ; 9.685  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[0]     ; final_project_fpga:final_project_fpga|xclk ; 10.008 ; 9.685  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[1]     ; final_project_fpga:final_project_fpga|xclk ; 9.056  ; 8.930  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[2]     ; final_project_fpga:final_project_fpga|xclk ; 9.648  ; 9.382  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[3]     ; final_project_fpga:final_project_fpga|xclk ; 9.291  ; 9.161  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[4]     ; final_project_fpga:final_project_fpga|xclk ; 9.140  ; 8.931  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[5]     ; final_project_fpga:final_project_fpga|xclk ; 9.719  ; 9.312  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[6]     ; final_project_fpga:final_project_fpga|xclk ; 9.765  ; 9.563  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[7]     ; final_project_fpga:final_project_fpga|xclk ; 9.537  ; 9.194  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
; r[*]      ; final_project_fpga:final_project_fpga|xclk ; 11.936 ; 11.567 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[0]     ; final_project_fpga:final_project_fpga|xclk ; 10.017 ; 9.694  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[1]     ; final_project_fpga:final_project_fpga|xclk ; 9.673  ; 9.472  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[2]     ; final_project_fpga:final_project_fpga|xclk ; 9.696  ; 9.431  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[3]     ; final_project_fpga:final_project_fpga|xclk ; 8.959  ; 8.800  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[4]     ; final_project_fpga:final_project_fpga|xclk ; 9.170  ; 8.962  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[5]     ; final_project_fpga:final_project_fpga|xclk ; 11.936 ; 11.567 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[6]     ; final_project_fpga:final_project_fpga|xclk ; 9.372  ; 9.138  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[7]     ; final_project_fpga:final_project_fpga|xclk ; 10.219 ; 9.829  ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
; xclk      ; final_project_fpga:final_project_fpga|xclk ; 3.489  ;        ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
; xclk      ; final_project_fpga:final_project_fpga|xclk ;        ; 3.391  ; Fall       ; final_project_fpga:final_project_fpga|xclk         ;
; b[*]      ; clk                                        ; 13.035 ; 12.760 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[0]     ; clk                                        ; 11.534 ; 11.579 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[1]     ; clk                                        ; 13.035 ; 12.760 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[2]     ; clk                                        ; 10.978 ; 10.500 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[3]     ; clk                                        ; 10.617 ; 10.209 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[4]     ; clk                                        ; 10.630 ; 10.223 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[5]     ; clk                                        ; 10.970 ; 10.511 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[6]     ; clk                                        ; 10.710 ; 10.324 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[7]     ; clk                                        ; 12.380 ; 12.032 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; g[*]      ; clk                                        ; 12.541 ; 11.970 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[0]     ; clk                                        ; 12.541 ; 11.970 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[1]     ; clk                                        ; 11.591 ; 11.219 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[2]     ; clk                                        ; 12.184 ; 11.671 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[3]     ; clk                                        ; 11.823 ; 11.447 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[4]     ; clk                                        ; 11.659 ; 11.211 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[5]     ; clk                                        ; 12.252 ; 11.597 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[6]     ; clk                                        ; 12.296 ; 11.850 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[7]     ; clk                                        ; 12.054 ; 11.477 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; hsync     ; clk                                        ; 6.643  ; 6.397  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; r[*]      ; clk                                        ; 14.469 ; 13.852 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[0]     ; clk                                        ; 12.550 ; 11.979 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[1]     ; clk                                        ; 12.208 ; 11.761 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[2]     ; clk                                        ; 12.232 ; 11.720 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[3]     ; clk                                        ; 11.491 ; 11.086 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[4]     ; clk                                        ; 11.689 ; 11.242 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[5]     ; clk                                        ; 14.469 ; 13.852 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[6]     ; clk                                        ; 11.903 ; 11.425 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[7]     ; clk                                        ; 12.736 ; 12.112 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; sync_b    ; clk                                        ; 9.724  ; 9.271  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk                                        ; 1.409  ;        ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vsync     ; clk                                        ; 6.724  ; 6.589  ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk                                        ;        ; 1.401  ; Fall       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+--------------------------------------------+--------+--------+------------+----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                            ;
+-----------+--------------------------------------------+-------+-------+------------+----------------------------------------------------+
; Data Port ; Clock Port                                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                    ;
+-----------+--------------------------------------------+-------+-------+------------+----------------------------------------------------+
; b[*]      ; final_project_fpga:final_project_fpga|xclk ; 3.631 ; 3.705 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[0]     ; final_project_fpga:final_project_fpga|xclk ; 3.916 ; 4.105 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[1]     ; final_project_fpga:final_project_fpga|xclk ; 4.947 ; 5.161 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[2]     ; final_project_fpga:final_project_fpga|xclk ; 3.760 ; 3.861 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[3]     ; final_project_fpga:final_project_fpga|xclk ; 3.631 ; 3.705 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[4]     ; final_project_fpga:final_project_fpga|xclk ; 3.638 ; 3.734 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[5]     ; final_project_fpga:final_project_fpga|xclk ; 3.783 ; 3.868 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[6]     ; final_project_fpga:final_project_fpga|xclk ; 3.677 ; 3.790 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  b[7]     ; final_project_fpga:final_project_fpga|xclk ; 4.689 ; 4.838 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
; g[*]      ; final_project_fpga:final_project_fpga|xclk ; 4.027 ; 4.194 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[0]     ; final_project_fpga:final_project_fpga|xclk ; 4.390 ; 4.598 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[1]     ; final_project_fpga:final_project_fpga|xclk ; 4.027 ; 4.194 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[2]     ; final_project_fpga:final_project_fpga|xclk ; 4.271 ; 4.459 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[3]     ; final_project_fpga:final_project_fpga|xclk ; 4.181 ; 4.362 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[4]     ; final_project_fpga:final_project_fpga|xclk ; 4.050 ; 4.200 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[5]     ; final_project_fpga:final_project_fpga|xclk ; 4.245 ; 4.412 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[6]     ; final_project_fpga:final_project_fpga|xclk ; 4.339 ; 4.561 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  g[7]     ; final_project_fpga:final_project_fpga|xclk ; 4.191 ; 4.362 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
; r[*]      ; final_project_fpga:final_project_fpga|xclk ; 4.017 ; 4.154 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[0]     ; final_project_fpga:final_project_fpga|xclk ; 4.416 ; 4.617 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[1]     ; final_project_fpga:final_project_fpga|xclk ; 4.273 ; 4.471 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[2]     ; final_project_fpga:final_project_fpga|xclk ; 4.320 ; 4.509 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[3]     ; final_project_fpga:final_project_fpga|xclk ; 4.017 ; 4.154 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[4]     ; final_project_fpga:final_project_fpga|xclk ; 4.080 ; 4.229 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[5]     ; final_project_fpga:final_project_fpga|xclk ; 5.503 ; 5.770 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[6]     ; final_project_fpga:final_project_fpga|xclk ; 4.152 ; 4.325 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
;  r[7]     ; final_project_fpga:final_project_fpga|xclk ; 4.456 ; 4.677 ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
; xclk      ; final_project_fpga:final_project_fpga|xclk ; 1.712 ;       ; Rise       ; final_project_fpga:final_project_fpga|xclk         ;
; xclk      ; final_project_fpga:final_project_fpga|xclk ;       ; 1.777 ; Fall       ; final_project_fpga:final_project_fpga|xclk         ;
; b[*]      ; clk                                        ; 3.409 ; 3.543 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[0]     ; clk                                        ; 3.889 ; 3.972 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[1]     ; clk                                        ; 4.731 ; 5.005 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[2]     ; clk                                        ; 3.545 ; 3.705 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[3]     ; clk                                        ; 3.414 ; 3.543 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[4]     ; clk                                        ; 3.409 ; 3.564 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[5]     ; clk                                        ; 3.566 ; 3.707 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[6]     ; clk                                        ; 3.459 ; 3.631 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  b[7]     ; clk                                        ; 4.467 ; 4.674 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; g[*]      ; clk                                        ; 3.811 ; 4.030 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[0]     ; clk                                        ; 4.173 ; 4.437 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[1]     ; clk                                        ; 3.811 ; 4.038 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[2]     ; clk                                        ; 4.056 ; 4.303 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[3]     ; clk                                        ; 3.964 ; 4.200 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[4]     ; clk                                        ; 3.821 ; 4.030 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[5]     ; clk                                        ; 4.028 ; 4.251 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[6]     ; clk                                        ; 4.121 ; 4.402 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  g[7]     ; clk                                        ; 3.969 ; 4.198 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; hsync     ; clk                                        ; 2.281 ; 2.404 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; r[*]      ; clk                                        ; 3.800 ; 3.992 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[0]     ; clk                                        ; 4.199 ; 4.456 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[1]     ; clk                                        ; 4.057 ; 4.315 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[2]     ; clk                                        ; 4.105 ; 4.353 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[3]     ; clk                                        ; 3.800 ; 3.992 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[4]     ; clk                                        ; 3.851 ; 4.059 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[5]     ; clk                                        ; 5.286 ; 5.609 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[6]     ; clk                                        ; 3.934 ; 4.166 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
;  r[7]     ; clk                                        ; 4.234 ; 4.513 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; sync_b    ; clk                                        ; 2.724 ; 2.848 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk                                        ; 0.425 ;       ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vsync     ; clk                                        ; 2.323 ; 2.386 ; Rise       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
; vgaclk    ; clk                                        ;       ; 0.437 ; Fall       ; vgapll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------+--------------------------------------------+-------+-------+------------+----------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; xclk          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vgaclk        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; hsync         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; vsync         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sync_b        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r[7]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; g[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; g[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; g[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; g[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; g[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; g[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; g[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; g[7]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b[4]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b[5]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b[6]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; b[7]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; href                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; vref                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; digital[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; digital[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; digital[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; digital[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; digital[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; digital[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; digital[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; digital[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; xclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; vgaclk        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; hsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; vsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; sync_b        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; r[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; r[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; r[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; r[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; r[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; r[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.091 V                              ; 0.044 V                              ; 3.77e-09 s                  ; 3.49e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.091 V                             ; 0.044 V                             ; 3.77e-09 s                 ; 3.49e-09 s                 ; Yes                       ; Yes                       ;
; r[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; r[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; g[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; g[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; g[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; g[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; g[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; g[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; g[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; g[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; b[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; b[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.33 V              ; -0.0022 V           ; 0.091 V                              ; 0.044 V                              ; 3.77e-09 s                  ; 3.49e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.33 V             ; -0.0022 V          ; 0.091 V                             ; 0.044 V                             ; 3.77e-09 s                 ; 3.49e-09 s                 ; Yes                       ; Yes                       ;
; b[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; b[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; b[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; b[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.84e-07 V                   ; 2.35 V              ; -0.0105 V           ; 0.143 V                              ; 0.041 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.84e-07 V                  ; 2.35 V             ; -0.0105 V          ; 0.143 V                             ; 0.041 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; b[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; b[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.33 V              ; -0.00219 V          ; 0.108 V                              ; 0.043 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.33 V             ; -0.00219 V         ; 0.108 V                             ; 0.043 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-07 V                   ; 2.35 V              ; -0.00333 V          ; 0.096 V                              ; 0.006 V                              ; 4.5e-10 s                   ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-07 V                  ; 2.35 V             ; -0.00333 V         ; 0.096 V                             ; 0.006 V                             ; 4.5e-10 s                  ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; xclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vgaclk        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; hsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; vsync         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; sync_b        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; r[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; r[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; r[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; r[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; r[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; r[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-09 s                  ; 2.24e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-09 s                 ; 2.24e-09 s                 ; No                        ; Yes                       ;
; r[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; r[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; g[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; g[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; g[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; g[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; g[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; g[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; g[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; g[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; b[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; b[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-09 s                  ; 2.24e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-09 s                 ; 2.24e-09 s                 ; No                        ; Yes                       ;
; b[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; b[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; b[4]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; b[5]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; b[6]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; b[7]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.175 V                              ; 2.38e-09 s                  ; 2.21e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.175 V                             ; 2.38e-09 s                 ; 2.21e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                     ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; From Clock                                         ; To Clock                                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; clk                                                ; clk                                                ; 2        ; 0        ; 0        ; 0        ;
; final_project_fpga:final_project_fpga|xclk         ; final_project_fpga:final_project_fpga|xclk         ; 21       ; 0        ; 0        ; 0        ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 347      ; 0        ; 0        ; 0        ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                      ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; From Clock                                         ; To Clock                                           ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
; clk                                                ; clk                                                ; 2        ; 0        ; 0        ; 0        ;
; final_project_fpga:final_project_fpga|xclk         ; final_project_fpga:final_project_fpga|xclk         ; 21       ; 0        ; 0        ; 0        ;
; vgapll|altpll_component|auto_generated|pll1|clk[0] ; vgapll|altpll_component|auto_generated|pll1|clk[0] ; 347      ; 0        ; 0        ; 0        ;
+----------------------------------------------------+----------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 50    ; 50   ;
; Unconstrained Output Ports      ; 29    ; 29   ;
; Unconstrained Output Port Paths ; 466   ; 466  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 11.0 Build 157 04/27/2011 SJ Full Version
    Info: Processing started: Sun Nov 30 16:08:52 2014
Info: Command: quartus_sta vgacam -c vgacam
Info: qsta_default_script.tcl version: #1
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'vgacam.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info: Deriving PLL Clocks
    Info: create_clock -period 25.000 -waveform {0.000 12.500} -name clk clk
    Info: create_generated_clock -source {vgapll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 27 -multiply_by 17 -duty_cycle 50.00 -name {vgapll|altpll_component|auto_generated|pll1|clk[0]} {vgapll|altpll_component|auto_generated|pll1|clk[0]}
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name final_project_fpga:final_project_fpga|xclk final_project_fpga:final_project_fpga|xclk
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {vgapll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {vgapll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {vgapll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {vgapll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {vgapll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {vgapll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {vgapll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {vgapll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {vgapll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {vgapll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {vgapll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {vgapll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {vgapll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {vgapll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {vgapll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {vgapll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {final_project_fpga:final_project_fpga|xclk}] -rise_to [get_clocks {final_project_fpga:final_project_fpga|xclk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {final_project_fpga:final_project_fpga|xclk}] -fall_to [get_clocks {final_project_fpga:final_project_fpga|xclk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {final_project_fpga:final_project_fpga|xclk}] -rise_to [get_clocks {final_project_fpga:final_project_fpga|xclk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {final_project_fpga:final_project_fpga|xclk}] -fall_to [get_clocks {final_project_fpga:final_project_fpga|xclk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {final_project_fpga:final_project_fpga|xclk}] -rise_to [get_clocks {final_project_fpga:final_project_fpga|xclk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {final_project_fpga:final_project_fpga|xclk}] -fall_to [get_clocks {final_project_fpga:final_project_fpga|xclk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {final_project_fpga:final_project_fpga|xclk}] -rise_to [get_clocks {final_project_fpga:final_project_fpga|xclk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {final_project_fpga:final_project_fpga|xclk}] -fall_to [get_clocks {final_project_fpga:final_project_fpga|xclk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {final_project_fpga:final_project_fpga|xclk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {final_project_fpga:final_project_fpga|xclk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {final_project_fpga:final_project_fpga|xclk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {final_project_fpga:final_project_fpga|xclk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {final_project_fpga:final_project_fpga|xclk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {final_project_fpga:final_project_fpga|xclk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {final_project_fpga:final_project_fpga|xclk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {final_project_fpga:final_project_fpga|xclk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -0.916
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.916        -7.493 final_project_fpga:final_project_fpga|xclk 
    Info:    23.890         0.000 clk 
    Info:    35.792         0.000 vgapll|altpll_component|auto_generated|pll1|clk[0] 
Info: Worst-case hold slack is 0.465
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.465         0.000 clk 
    Info:     0.465         0.000 final_project_fpga:final_project_fpga|xclk 
    Info:     0.510         0.000 vgapll|altpll_component|auto_generated|pll1|clk[0] 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -1.487
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.487       -31.227 final_project_fpga:final_project_fpga|xclk 
    Info:    12.291         0.000 clk 
    Info:    19.572         0.000 vgapll|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {vgapll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {vgapll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {vgapll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {vgapll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {vgapll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {vgapll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {vgapll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {vgapll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {vgapll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {vgapll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {vgapll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {vgapll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {vgapll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {vgapll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {vgapll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {vgapll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {final_project_fpga:final_project_fpga|xclk}] -rise_to [get_clocks {final_project_fpga:final_project_fpga|xclk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {final_project_fpga:final_project_fpga|xclk}] -fall_to [get_clocks {final_project_fpga:final_project_fpga|xclk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {final_project_fpga:final_project_fpga|xclk}] -rise_to [get_clocks {final_project_fpga:final_project_fpga|xclk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {final_project_fpga:final_project_fpga|xclk}] -fall_to [get_clocks {final_project_fpga:final_project_fpga|xclk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {final_project_fpga:final_project_fpga|xclk}] -rise_to [get_clocks {final_project_fpga:final_project_fpga|xclk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {final_project_fpga:final_project_fpga|xclk}] -fall_to [get_clocks {final_project_fpga:final_project_fpga|xclk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {final_project_fpga:final_project_fpga|xclk}] -rise_to [get_clocks {final_project_fpga:final_project_fpga|xclk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {final_project_fpga:final_project_fpga|xclk}] -fall_to [get_clocks {final_project_fpga:final_project_fpga|xclk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {final_project_fpga:final_project_fpga|xclk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {final_project_fpga:final_project_fpga|xclk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {final_project_fpga:final_project_fpga|xclk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {final_project_fpga:final_project_fpga|xclk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {final_project_fpga:final_project_fpga|xclk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {final_project_fpga:final_project_fpga|xclk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {final_project_fpga:final_project_fpga|xclk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {final_project_fpga:final_project_fpga|xclk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -0.765
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.765        -6.220 final_project_fpga:final_project_fpga|xclk 
    Info:    23.989         0.000 clk 
    Info:    36.056         0.000 vgapll|altpll_component|auto_generated|pll1|clk[0] 
Info: Worst-case hold slack is 0.417
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.417         0.000 clk 
    Info:     0.417         0.000 final_project_fpga:final_project_fpga|xclk 
    Info:     0.470         0.000 vgapll|altpll_component|auto_generated|pll1|clk[0] 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -1.487
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.487       -31.227 final_project_fpga:final_project_fpga|xclk 
    Info:    12.297         0.000 clk 
    Info:    19.570         0.000 vgapll|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {vgapll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {vgapll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {vgapll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {vgapll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {vgapll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {vgapll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {vgapll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {vgapll|altpll_component|auto_generated|pll1|clk[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {vgapll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {vgapll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {vgapll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {vgapll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {vgapll|altpll_component|auto_generated|pll1|clk[0]}] -rise_to [get_clocks {vgapll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {vgapll|altpll_component|auto_generated|pll1|clk[0]}] -fall_to [get_clocks {vgapll|altpll_component|auto_generated|pll1|clk[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {final_project_fpga:final_project_fpga|xclk}] -rise_to [get_clocks {final_project_fpga:final_project_fpga|xclk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {final_project_fpga:final_project_fpga|xclk}] -fall_to [get_clocks {final_project_fpga:final_project_fpga|xclk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {final_project_fpga:final_project_fpga|xclk}] -rise_to [get_clocks {final_project_fpga:final_project_fpga|xclk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {final_project_fpga:final_project_fpga|xclk}] -fall_to [get_clocks {final_project_fpga:final_project_fpga|xclk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {final_project_fpga:final_project_fpga|xclk}] -rise_to [get_clocks {final_project_fpga:final_project_fpga|xclk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {final_project_fpga:final_project_fpga|xclk}] -fall_to [get_clocks {final_project_fpga:final_project_fpga|xclk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {final_project_fpga:final_project_fpga|xclk}] -rise_to [get_clocks {final_project_fpga:final_project_fpga|xclk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {final_project_fpga:final_project_fpga|xclk}] -fall_to [get_clocks {final_project_fpga:final_project_fpga|xclk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {final_project_fpga:final_project_fpga|xclk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {final_project_fpga:final_project_fpga|xclk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {final_project_fpga:final_project_fpga|xclk}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {final_project_fpga:final_project_fpga|xclk}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {final_project_fpga:final_project_fpga|xclk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {final_project_fpga:final_project_fpga|xclk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {final_project_fpga:final_project_fpga|xclk}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {final_project_fpga:final_project_fpga|xclk}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -rise_to [get_clocks {clk}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {clk}] -fall_to [get_clocks {clk}] -hold 0.020
Info: Worst-case setup slack is 0.193
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.193         0.000 final_project_fpga:final_project_fpga|xclk 
    Info:    24.531         0.000 clk 
    Info:    38.040         0.000 vgapll|altpll_component|auto_generated|pll1|clk[0] 
Info: Worst-case hold slack is 0.193
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.193         0.000 final_project_fpga:final_project_fpga|xclk 
    Info:     0.194         0.000 clk 
    Info:     0.205         0.000 vgapll|altpll_component|auto_generated|pll1|clk[0] 
Info: No Recovery paths to report
Info: No Removal paths to report
Critical Warning: Timing requirements not met
Info: Worst-case minimum pulse width slack is -1.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.000       -21.000 final_project_fpga:final_project_fpga|xclk 
    Info:    11.938         0.000 clk 
    Info:    19.649         0.000 vgapll|altpll_component|auto_generated|pll1|clk[0] 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 387 megabytes
    Info: Processing ended: Sun Nov 30 16:09:11 2014
    Info: Elapsed time: 00:00:19
    Info: Total CPU time (on all processors): 00:00:09


