Simulator report for bench_canal_tx
Wed Jul 17 19:21:42 2019
Quartus II Version 9.0 Build 132 02/25/2009 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|altsyncram_k6b1:altsyncram2|ALTSYNCRAM
  6. |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ALTSYNCRAM
  7. Coverage Summary
  8. Complete 1/0-Value Coverage
  9. Missing 1-Value Coverage
 10. Missing 0-Value Coverage
 11. Simulator INI Usage
 12. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 60.0 us      ;
; Simulation Netlist Size     ; 718 nodes    ;
; Simulation Coverage         ;      84.62 % ;
; Total Number of Transitions ; 106676       ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; Cyclone II   ;
; Device                      ; EP2C50F484C8 ;
+-----------------------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                      ;
+--------------------------------------------------------------------------------------------+------------+---------------+
; Option                                                                                     ; Setting    ; Default Value ;
+--------------------------------------------------------------------------------------------+------------+---------------+
; Simulation mode                                                                            ; Timing     ; Timing        ;
; Start time                                                                                 ; 0 ns       ; 0 ns          ;
; Simulation results format                                                                  ; CVWF       ;               ;
; Add pins automatically to simulation output waveforms                                      ; On         ; On            ;
; Check outputs                                                                              ; Off        ; Off           ;
; Report simulation coverage                                                                 ; On         ; On            ;
; Display complete 1/0 value coverage report                                                 ; On         ; On            ;
; Display missing 1-value coverage report                                                    ; On         ; On            ;
; Display missing 0-value coverage report                                                    ; On         ; On            ;
; Detect setup and hold time violations                                                      ; Off        ; Off           ;
; Detect glitches                                                                            ; Off        ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off        ; Off           ;
; Generate Signal Activity File                                                              ; Off        ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off        ; Off           ;
; Group bus channels in simulation results                                                   ; Off        ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On         ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off        ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; Off        ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto       ; Auto          ;
+--------------------------------------------------------------------------------------------+------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II to view the waveform report data.


+---------------------------------------------------------------------------------------------------------------------------------------------+
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|altsyncram_k6b1:altsyncram2|ALTSYNCRAM ;
+---------------------------------------------------------------------------------------------------------------------------------------------+
Memory report data cannot be output to ASCII.
Please use Quartus II to view the memory report data.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ALTSYNCRAM ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
Memory report data cannot be output to ASCII.
Please use Quartus II to view the memory report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;      84.62 % ;
; Total nodes checked                                 ; 718          ;
; Total output ports checked                          ; 813          ;
; Total output ports with complete 1/0-value coverage ; 688          ;
; Total output ports with no 1/0-value coverage       ; 119          ;
; Total output ports with no 1-value coverage         ; 119          ;
; Total output ports with no 0-value coverage         ; 125          ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Complete 1/0-Value Coverage                                                                                                                                                                                                                                                                                                                                                               ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+
; Node Name                                                                                                                                                                        ; Output Port Name                                                                                                                                                                    ; Output Port Type ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+
; |bench_canal_tx|Add0~0                                                                                                                                                           ; |bench_canal_tx|Add0~0                                                                                                                                                              ; combout          ;
; |bench_canal_tx|Add0~0                                                                                                                                                           ; |bench_canal_tx|Add0~1                                                                                                                                                              ; cout             ;
; |bench_canal_tx|Add0~2                                                                                                                                                           ; |bench_canal_tx|Add0~2                                                                                                                                                              ; combout          ;
; |bench_canal_tx|Add0~2                                                                                                                                                           ; |bench_canal_tx|Add0~3                                                                                                                                                              ; cout             ;
; |bench_canal_tx|Add0~4                                                                                                                                                           ; |bench_canal_tx|Add0~4                                                                                                                                                              ; combout          ;
; |bench_canal_tx|Add0~4                                                                                                                                                           ; |bench_canal_tx|Add0~5                                                                                                                                                              ; cout             ;
; |bench_canal_tx|Add0~6                                                                                                                                                           ; |bench_canal_tx|Add0~6                                                                                                                                                              ; combout          ;
; |bench_canal_tx|Add0~6                                                                                                                                                           ; |bench_canal_tx|Add0~7                                                                                                                                                              ; cout             ;
; |bench_canal_tx|Add0~12                                                                                                                                                          ; |bench_canal_tx|Add0~12                                                                                                                                                             ; combout          ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|altsyncram_k6b1:altsyncram2|ram_block5a0                                    ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|altsyncram_k6b1:altsyncram2|ram_block5a0                                       ; portbdataout0    ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|counter_reg_bit6a[0]                                         ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|safe_q[0]                                                       ; regout           ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|counter_reg_bit6a[1]                                         ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|safe_q[1]                                                       ; regout           ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|counter_reg_bit6a[2]                                         ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|safe_q[2]                                                       ; regout           ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|counter_reg_bit6a[3]                                         ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|safe_q[3]                                                       ; regout           ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|counter_reg_bit6a[4]                                         ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|safe_q[4]                                                       ; regout           ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|counter_reg_bit6a[5]                                         ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|safe_q[5]                                                       ; regout           ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|counter_reg_bit6a[6]                                         ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|safe_q[6]                                                       ; regout           ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|counter_reg_bit6a[7]                                         ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|safe_q[7]                                                       ; regout           ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|counter_reg_bit6a[8]                                         ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|safe_q[8]                                                       ; regout           ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|counter_reg_bit6a[9]                                         ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|safe_q[9]                                                       ; regout           ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|counter_reg_bit6a[10]                                        ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|safe_q[10]                                                      ; regout           ;
; |bench_canal_tx|canal_tx:comp2|C2:U8|counter[1]                                                                                                                                  ; |bench_canal_tx|canal_tx:comp2|C2:U8|counter[1]                                                                                                                                     ; regout           ;
; |bench_canal_tx|canal_tx:comp2|C2:U8|counter[2]                                                                                                                                  ; |bench_canal_tx|canal_tx:comp2|C2:U8|counter[2]                                                                                                                                     ; regout           ;
; |bench_canal_tx|canal_tx:comp2|C2:U8|counter[3]                                                                                                                                  ; |bench_canal_tx|canal_tx:comp2|C2:U8|counter[3]                                                                                                                                     ; regout           ;
; |bench_canal_tx|canal_tx:comp2|C2:U8|counter[4]                                                                                                                                  ; |bench_canal_tx|canal_tx:comp2|C2:U8|counter[4]                                                                                                                                     ; regout           ;
; |bench_canal_tx|canal_tx:comp2|C2:U8|counter[5]                                                                                                                                  ; |bench_canal_tx|canal_tx:comp2|C2:U8|counter[5]                                                                                                                                     ; regout           ;
; |bench_canal_tx|canal_tx:comp2|C2:U8|counter[6]                                                                                                                                  ; |bench_canal_tx|canal_tx:comp2|C2:U8|counter[6]                                                                                                                                     ; regout           ;
; |bench_canal_tx|canal_tx:comp2|C2:U8|counter[7]                                                                                                                                  ; |bench_canal_tx|canal_tx:comp2|C2:U8|counter[7]                                                                                                                                     ; regout           ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[2]                                                                                                                                  ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[2]                                                                                                                                     ; regout           ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[1]                                                                                                                                  ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[1]                                                                                                                                     ; regout           ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[1]                                                                                                                              ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[1]                                                                                                                                 ; regout           ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[4]                                                                                                                                  ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[4]                                                                                                                                     ; regout           ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[4]                                                                                                                              ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[4]                                                                                                                                 ; regout           ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[3]                                                                                                                                  ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[3]                                                                                                                                     ; regout           ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[0]                                                                                                                              ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[0]                                                                                                                                 ; regout           ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|counter_reg_bit8a[9]                                         ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|pre_hazard[9]                                                   ; regout           ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|counter_reg_bit8a[8]                                         ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|pre_hazard[8]                                                   ; regout           ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|counter_reg_bit8a[7]                                         ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|pre_hazard[7]                                                   ; regout           ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|counter_reg_bit8a[6]                                         ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|pre_hazard[6]                                                   ; regout           ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|counter_reg_bit8a[5]                                         ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|pre_hazard[5]                                                   ; regout           ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|counter_reg_bit8a[4]                                         ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|pre_hazard[4]                                                   ; regout           ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|counter_reg_bit8a[3]                                         ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|pre_hazard[3]                                                   ; regout           ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|counter_reg_bit8a[2]                                         ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|pre_hazard[2]                                                   ; regout           ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|counter_reg_bit8a[1]                                         ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|pre_hazard[1]                                                   ; regout           ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|counter_reg_bit8a[0]                                         ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|pre_hazard[0]                                                   ; regout           ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|counter_comb_bita0                                           ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|counter_comb_bita0                                              ; combout          ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|counter_comb_bita0                                           ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|counter_comb_bita0~COUT                                         ; cout             ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|counter_comb_bita1                                           ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|counter_comb_bita1                                              ; combout          ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|counter_comb_bita1                                           ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|counter_comb_bita1~COUT                                         ; cout             ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|counter_comb_bita2                                           ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|counter_comb_bita2                                              ; combout          ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|counter_comb_bita2                                           ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|counter_comb_bita2~COUT                                         ; cout             ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|counter_comb_bita3                                           ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|counter_comb_bita3                                              ; combout          ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|counter_comb_bita3                                           ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|counter_comb_bita3~COUT                                         ; cout             ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|counter_comb_bita4                                           ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|counter_comb_bita4                                              ; combout          ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|counter_comb_bita4                                           ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|counter_comb_bita4~COUT                                         ; cout             ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|counter_comb_bita5                                           ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|counter_comb_bita5                                              ; combout          ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|counter_comb_bita5                                           ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|counter_comb_bita5~COUT                                         ; cout             ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|counter_comb_bita6                                           ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|counter_comb_bita6                                              ; combout          ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|counter_comb_bita6                                           ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|counter_comb_bita6~COUT                                         ; cout             ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|counter_comb_bita7                                           ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|counter_comb_bita7                                              ; combout          ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|counter_comb_bita7                                           ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|counter_comb_bita7~COUT                                         ; cout             ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|counter_comb_bita8                                           ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|counter_comb_bita8                                              ; combout          ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|counter_comb_bita8                                           ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|counter_comb_bita8~COUT                                         ; cout             ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|counter_comb_bita9                                           ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|counter_comb_bita9                                              ; combout          ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|counter_comb_bita9                                           ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|counter_comb_bita9~COUT                                         ; cout             ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|counter_comb_bita10                                          ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|counter_comb_bita10                                             ; combout          ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|counter_comb_bita10                                          ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|counter_comb_bita10~COUT                                        ; cout             ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|counter_comb_bita10~0                                        ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|counter_comb_bita10~0                                           ; combout          ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|counter_comb_bita0                                           ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|counter_comb_bita0                                              ; combout          ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|counter_comb_bita0                                           ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|counter_comb_bita0~COUT                                         ; cout             ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|counter_comb_bita1                                           ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|counter_comb_bita1                                              ; combout          ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|counter_comb_bita1                                           ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|counter_comb_bita1~COUT                                         ; cout             ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|counter_comb_bita2                                           ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|counter_comb_bita2                                              ; combout          ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|counter_comb_bita2                                           ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|counter_comb_bita2~COUT                                         ; cout             ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|counter_comb_bita3                                           ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|counter_comb_bita3                                              ; combout          ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|counter_comb_bita3                                           ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|counter_comb_bita3~COUT                                         ; cout             ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|counter_comb_bita4                                           ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|counter_comb_bita4                                              ; combout          ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|counter_comb_bita4                                           ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|counter_comb_bita4~COUT                                         ; cout             ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|counter_comb_bita5                                           ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|counter_comb_bita5                                              ; combout          ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|counter_comb_bita5                                           ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|counter_comb_bita5~COUT                                         ; cout             ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|counter_comb_bita6                                           ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|counter_comb_bita6                                              ; combout          ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|counter_comb_bita6                                           ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|counter_comb_bita6~COUT                                         ; cout             ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|counter_comb_bita7                                           ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|counter_comb_bita7                                              ; combout          ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|counter_comb_bita7                                           ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|counter_comb_bita7~COUT                                         ; cout             ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|counter_comb_bita8                                           ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|counter_comb_bita8                                              ; combout          ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|counter_comb_bita8                                           ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|counter_comb_bita8~COUT                                         ; cout             ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|counter_comb_bita9                                           ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|counter_comb_bita9                                              ; combout          ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|counter_comb_bita9                                           ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|counter_comb_bita9~COUT                                         ; cout             ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|counter_comb_bita10                                          ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|counter_comb_bita10                                             ; combout          ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|counter_comb_bita10                                          ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|counter_comb_bita10~COUT                                        ; cout             ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|counter_comb_bita10~0                                        ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|counter_comb_bita10~0                                           ; combout          ;
; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|a_fefifo_76e:fifo_state|cntr_pj7:count_usedw|counter_reg_bit1a[1] ; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|a_fefifo_76e:fifo_state|cntr_pj7:count_usedw|safe_q[1]               ; regout           ;
; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|a_fefifo_76e:fifo_state|cntr_pj7:count_usedw|counter_reg_bit1a[0] ; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|a_fefifo_76e:fifo_state|cntr_pj7:count_usedw|safe_q[0]               ; regout           ;
; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|a_fefifo_76e:fifo_state|b_full                                    ; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|a_fefifo_76e:fifo_state|b_full                                       ; regout           ;
; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|a_fefifo_76e:fifo_state|cntr_pj7:count_usedw|counter_reg_bit1a[2] ; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|a_fefifo_76e:fifo_state|cntr_pj7:count_usedw|safe_q[2]               ; regout           ;
; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|a_fefifo_76e:fifo_state|cntr_pj7:count_usedw|counter_reg_bit1a[3] ; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|a_fefifo_76e:fifo_state|cntr_pj7:count_usedw|safe_q[3]               ; regout           ;
; |bench_canal_tx|canal_tx:comp2|C2:U8|counter[1]~8                                                                                                                                ; |bench_canal_tx|canal_tx:comp2|C2:U8|counter[1]~8                                                                                                                                   ; combout          ;
; |bench_canal_tx|canal_tx:comp2|C2:U8|counter[1]~8                                                                                                                                ; |bench_canal_tx|canal_tx:comp2|C2:U8|counter[1]~9                                                                                                                                   ; cout             ;
; |bench_canal_tx|canal_tx:comp2|C2:U8|counter[2]~10                                                                                                                               ; |bench_canal_tx|canal_tx:comp2|C2:U8|counter[2]~10                                                                                                                                  ; combout          ;
; |bench_canal_tx|canal_tx:comp2|C2:U8|counter[2]~10                                                                                                                               ; |bench_canal_tx|canal_tx:comp2|C2:U8|counter[2]~11                                                                                                                                  ; cout             ;
; |bench_canal_tx|canal_tx:comp2|C2:U8|counter[3]~12                                                                                                                               ; |bench_canal_tx|canal_tx:comp2|C2:U8|counter[3]~12                                                                                                                                  ; combout          ;
; |bench_canal_tx|canal_tx:comp2|C2:U8|counter[3]~12                                                                                                                               ; |bench_canal_tx|canal_tx:comp2|C2:U8|counter[3]~13                                                                                                                                  ; cout             ;
; |bench_canal_tx|canal_tx:comp2|C2:U8|counter[4]~14                                                                                                                               ; |bench_canal_tx|canal_tx:comp2|C2:U8|counter[4]~14                                                                                                                                  ; combout          ;
; |bench_canal_tx|canal_tx:comp2|C2:U8|counter[4]~14                                                                                                                               ; |bench_canal_tx|canal_tx:comp2|C2:U8|counter[4]~15                                                                                                                                  ; cout             ;
; |bench_canal_tx|canal_tx:comp2|C2:U8|counter[5]~16                                                                                                                               ; |bench_canal_tx|canal_tx:comp2|C2:U8|counter[5]~16                                                                                                                                  ; combout          ;
; |bench_canal_tx|canal_tx:comp2|C2:U8|counter[5]~16                                                                                                                               ; |bench_canal_tx|canal_tx:comp2|C2:U8|counter[5]~17                                                                                                                                  ; cout             ;
; |bench_canal_tx|canal_tx:comp2|C2:U8|counter[6]~18                                                                                                                               ; |bench_canal_tx|canal_tx:comp2|C2:U8|counter[6]~18                                                                                                                                  ; combout          ;
; |bench_canal_tx|canal_tx:comp2|C2:U8|counter[6]~18                                                                                                                               ; |bench_canal_tx|canal_tx:comp2|C2:U8|counter[6]~19                                                                                                                                  ; cout             ;
; |bench_canal_tx|canal_tx:comp2|C2:U8|counter[7]~20                                                                                                                               ; |bench_canal_tx|canal_tx:comp2|C2:U8|counter[7]~20                                                                                                                                  ; combout          ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[1]~15                                                                                                                               ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[1]~15                                                                                                                                  ; combout          ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[1]~15                                                                                                                               ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[1]~16                                                                                                                                  ; cout             ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[2]~17                                                                                                                               ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[2]~17                                                                                                                                  ; combout          ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[2]~17                                                                                                                               ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[2]~18                                                                                                                                  ; cout             ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[3]~19                                                                                                                               ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[3]~19                                                                                                                                  ; combout          ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[3]~19                                                                                                                               ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[3]~20                                                                                                                                  ; cout             ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[4]~21                                                                                                                               ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[4]~21                                                                                                                                  ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[0]~16                                                                                                                           ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[0]~16                                                                                                                              ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[0]~16                                                                                                                           ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[0]~17                                                                                                                              ; cout             ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[1]~18                                                                                                                           ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[1]~18                                                                                                                              ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[1]~18                                                                                                                           ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[1]~19                                                                                                                              ; cout             ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[2]~20                                                                                                                           ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[2]~20                                                                                                                              ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[2]~20                                                                                                                           ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[2]~21                                                                                                                              ; cout             ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[3]~22                                                                                                                           ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[3]~22                                                                                                                              ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[3]~22                                                                                                                           ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[3]~23                                                                                                                              ; cout             ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[4]~24                                                                                                                           ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[4]~24                                                                                                                              ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[4]~24                                                                                                                           ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[4]~25                                                                                                                              ; cout             ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[5]~26                                                                                                                           ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[5]~26                                                                                                                              ; combout          ;
; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0       ; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|q_b[0]                ; portbdataout0    ;
; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0       ; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|q_b[1]                ; portbdataout1    ;
; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0       ; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|q_b[2]                ; portbdataout2    ;
; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0       ; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|q_b[3]                ; portbdataout3    ;
; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0       ; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|q_b[4]                ; portbdataout4    ;
; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0       ; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|q_b[5]                ; portbdataout5    ;
; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0       ; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|q_b[6]                ; portbdataout6    ;
; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|ram_block3a0       ; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|q_b[7]                ; portbdataout7    ;
; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|a_fefifo_76e:fifo_state|cntr_pj7:count_usedw|counter_comb_bita0   ; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|a_fefifo_76e:fifo_state|cntr_pj7:count_usedw|counter_comb_bita0      ; combout          ;
; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|a_fefifo_76e:fifo_state|cntr_pj7:count_usedw|counter_comb_bita0   ; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|a_fefifo_76e:fifo_state|cntr_pj7:count_usedw|counter_comb_bita0~COUT ; cout             ;
; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|a_fefifo_76e:fifo_state|cntr_pj7:count_usedw|counter_comb_bita1   ; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|a_fefifo_76e:fifo_state|cntr_pj7:count_usedw|counter_comb_bita1      ; combout          ;
; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|a_fefifo_76e:fifo_state|cntr_pj7:count_usedw|counter_comb_bita1   ; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|a_fefifo_76e:fifo_state|cntr_pj7:count_usedw|counter_comb_bita1~COUT ; cout             ;
; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|a_fefifo_76e:fifo_state|cntr_pj7:count_usedw|counter_comb_bita2   ; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|a_fefifo_76e:fifo_state|cntr_pj7:count_usedw|counter_comb_bita2      ; combout          ;
; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|a_fefifo_76e:fifo_state|cntr_pj7:count_usedw|counter_comb_bita2   ; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|a_fefifo_76e:fifo_state|cntr_pj7:count_usedw|counter_comb_bita2~COUT ; cout             ;
; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|a_fefifo_76e:fifo_state|cntr_pj7:count_usedw|counter_comb_bita3   ; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|a_fefifo_76e:fifo_state|cntr_pj7:count_usedw|counter_comb_bita3      ; combout          ;
; |bench_canal_tx|data_generator:comp1|count[2]                                                                                                                                    ; |bench_canal_tx|data_generator:comp1|count[2]                                                                                                                                       ; regout           ;
; |bench_canal_tx|data_generator:comp1|count[3]                                                                                                                                    ; |bench_canal_tx|data_generator:comp1|count[3]                                                                                                                                       ; regout           ;
; |bench_canal_tx|data_generator:comp1|count[1]                                                                                                                                    ; |bench_canal_tx|data_generator:comp1|count[1]                                                                                                                                       ; regout           ;
; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|cntr_djb:wr_ptr|counter_reg_bit4a[0]                              ; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|cntr_djb:wr_ptr|safe_q[0]                                            ; regout           ;
; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|cntr_djb:wr_ptr|counter_reg_bit4a[1]                              ; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|cntr_djb:wr_ptr|safe_q[1]                                            ; regout           ;
; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|cntr_djb:wr_ptr|counter_reg_bit4a[2]                              ; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|cntr_djb:wr_ptr|safe_q[2]                                            ; regout           ;
; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|cntr_djb:wr_ptr|counter_reg_bit4a[3]                              ; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|cntr_djb:wr_ptr|safe_q[3]                                            ; regout           ;
; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|cntr_djb:rd_ptr_count|counter_reg_bit4a[0]                        ; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|cntr_djb:rd_ptr_count|safe_q[0]                                      ; regout           ;
; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|cntr_djb:rd_ptr_count|counter_reg_bit4a[1]                        ; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|cntr_djb:rd_ptr_count|safe_q[1]                                      ; regout           ;
; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|cntr_djb:rd_ptr_count|counter_reg_bit4a[2]                        ; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|cntr_djb:rd_ptr_count|safe_q[2]                                      ; regout           ;
; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|cntr_djb:rd_ptr_count|counter_reg_bit4a[3]                        ; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|cntr_djb:rd_ptr_count|safe_q[3]                                      ; regout           ;
; |bench_canal_tx|data_generator:comp1|count[1]~6                                                                                                                                  ; |bench_canal_tx|data_generator:comp1|count[1]~6                                                                                                                                     ; combout          ;
; |bench_canal_tx|data_generator:comp1|count[1]~6                                                                                                                                  ; |bench_canal_tx|data_generator:comp1|count[1]~7                                                                                                                                     ; cout             ;
; |bench_canal_tx|data_generator:comp1|count[2]~8                                                                                                                                  ; |bench_canal_tx|data_generator:comp1|count[2]~8                                                                                                                                     ; combout          ;
; |bench_canal_tx|data_generator:comp1|count[2]~8                                                                                                                                  ; |bench_canal_tx|data_generator:comp1|count[2]~9                                                                                                                                     ; cout             ;
; |bench_canal_tx|data_generator:comp1|count[3]~10                                                                                                                                 ; |bench_canal_tx|data_generator:comp1|count[3]~10                                                                                                                                    ; combout          ;
; |bench_canal_tx|data_generator:comp1|count[3]~10                                                                                                                                 ; |bench_canal_tx|data_generator:comp1|count[3]~11                                                                                                                                    ; cout             ;
; |bench_canal_tx|data_generator:comp1|count[4]~12                                                                                                                                 ; |bench_canal_tx|data_generator:comp1|count[4]~12                                                                                                                                    ; combout          ;
; |bench_canal_tx|data_generator:comp1|count[4]~12                                                                                                                                 ; |bench_canal_tx|data_generator:comp1|count[4]~13                                                                                                                                    ; cout             ;
; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|cntr_djb:wr_ptr|counter_comb_bita0                                ; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|cntr_djb:wr_ptr|counter_comb_bita0                                   ; combout          ;
; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|cntr_djb:wr_ptr|counter_comb_bita0                                ; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|cntr_djb:wr_ptr|counter_comb_bita0~COUT                              ; cout             ;
; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|cntr_djb:wr_ptr|counter_comb_bita1                                ; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|cntr_djb:wr_ptr|counter_comb_bita1                                   ; combout          ;
; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|cntr_djb:wr_ptr|counter_comb_bita1                                ; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|cntr_djb:wr_ptr|counter_comb_bita1~COUT                              ; cout             ;
; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|cntr_djb:wr_ptr|counter_comb_bita2                                ; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|cntr_djb:wr_ptr|counter_comb_bita2                                   ; combout          ;
; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|cntr_djb:wr_ptr|counter_comb_bita2                                ; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|cntr_djb:wr_ptr|counter_comb_bita2~COUT                              ; cout             ;
; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|cntr_djb:wr_ptr|counter_comb_bita3                                ; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|cntr_djb:wr_ptr|counter_comb_bita3                                   ; combout          ;
; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|cntr_djb:rd_ptr_count|counter_comb_bita0                          ; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|cntr_djb:rd_ptr_count|counter_comb_bita0                             ; combout          ;
; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|cntr_djb:rd_ptr_count|counter_comb_bita0                          ; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|cntr_djb:rd_ptr_count|counter_comb_bita0~COUT                        ; cout             ;
; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|cntr_djb:rd_ptr_count|counter_comb_bita1                          ; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|cntr_djb:rd_ptr_count|counter_comb_bita1                             ; combout          ;
; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|cntr_djb:rd_ptr_count|counter_comb_bita1                          ; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|cntr_djb:rd_ptr_count|counter_comb_bita1~COUT                        ; cout             ;
; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|cntr_djb:rd_ptr_count|counter_comb_bita2                          ; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|cntr_djb:rd_ptr_count|counter_comb_bita2                             ; combout          ;
; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|cntr_djb:rd_ptr_count|counter_comb_bita2                          ; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|cntr_djb:rd_ptr_count|counter_comb_bita2~COUT                        ; cout             ;
; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|cntr_djb:rd_ptr_count|counter_comb_bita3                          ; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|cntr_djb:rd_ptr_count|counter_comb_bita3                             ; combout          ;
; |bench_canal_tx|data_generator:comp1|count[5]~15                                                                                                                                 ; |bench_canal_tx|data_generator:comp1|count[5]~15                                                                                                                                    ; combout          ;
; |bench_canal_tx|canal_tx:comp2|reg1:U3|Container[15]                                                                                                                             ; |bench_canal_tx|canal_tx:comp2|reg1:U3|Container[15]                                                                                                                                ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[142]                                                                                                                      ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[142]                                                                                                                         ; regout           ;
; |bench_canal_tx|dataout[0]~reg0                                                                                                                                                  ; |bench_canal_tx|dataout[0]~reg0                                                                                                                                                     ; regout           ;
; |bench_canal_tx|dataout[1]~reg0                                                                                                                                                  ; |bench_canal_tx|dataout[1]~reg0                                                                                                                                                     ; regout           ;
; |bench_canal_tx|dataout[2]~reg0                                                                                                                                                  ; |bench_canal_tx|dataout[2]~reg0                                                                                                                                                     ; regout           ;
; |bench_canal_tx|dataout[3]~reg0                                                                                                                                                  ; |bench_canal_tx|dataout[3]~reg0                                                                                                                                                     ; regout           ;
; |bench_canal_tx|dataout[4]~reg0                                                                                                                                                  ; |bench_canal_tx|dataout[4]~reg0                                                                                                                                                     ; regout           ;
; |bench_canal_tx|dataout[5]~reg0                                                                                                                                                  ; |bench_canal_tx|dataout[5]~reg0                                                                                                                                                     ; regout           ;
; |bench_canal_tx|dataout[6]~reg0                                                                                                                                                  ; |bench_canal_tx|dataout[6]~reg0                                                                                                                                                     ; regout           ;
; |bench_canal_tx|dataout[7]~reg0                                                                                                                                                  ; |bench_canal_tx|dataout[7]~reg0                                                                                                                                                     ; regout           ;
; |bench_canal_tx|count[3]                                                                                                                                                         ; |bench_canal_tx|count[3]                                                                                                                                                            ; regout           ;
; |bench_canal_tx|count[2]                                                                                                                                                         ; |bench_canal_tx|count[2]                                                                                                                                                            ; regout           ;
; |bench_canal_tx|count[1]                                                                                                                                                         ; |bench_canal_tx|count[1]                                                                                                                                                            ; regout           ;
; |bench_canal_tx|count[0]                                                                                                                                                         ; |bench_canal_tx|count[0]                                                                                                                                                            ; regout           ;
; |bench_canal_tx|Equal0~0                                                                                                                                                         ; |bench_canal_tx|Equal0~0                                                                                                                                                            ; combout          ;
; |bench_canal_tx|count[4]                                                                                                                                                         ; |bench_canal_tx|count[4]                                                                                                                                                            ; regout           ;
; |bench_canal_tx|data_16[2]                                                                                                                                                       ; |bench_canal_tx|data_16[2]                                                                                                                                                          ; regout           ;
; |bench_canal_tx|data_16[3]                                                                                                                                                       ; |bench_canal_tx|data_16[3]                                                                                                                                                          ; regout           ;
; |bench_canal_tx|decod_manchester:comp3|dataout[1]                                                                                                                                ; |bench_canal_tx|decod_manchester:comp3|dataout[1]                                                                                                                                   ; combout          ;
; |bench_canal_tx|data_16[14]                                                                                                                                                      ; |bench_canal_tx|data_16[14]                                                                                                                                                         ; regout           ;
; |bench_canal_tx|data_16[15]                                                                                                                                                      ; |bench_canal_tx|data_16[15]                                                                                                                                                         ; regout           ;
; |bench_canal_tx|decod_manchester:comp3|dataout[7]                                                                                                                                ; |bench_canal_tx|decod_manchester:comp3|dataout[7]                                                                                                                                   ; combout          ;
; |bench_canal_tx|data_16[10]                                                                                                                                                      ; |bench_canal_tx|data_16[10]                                                                                                                                                         ; regout           ;
; |bench_canal_tx|data_16[11]                                                                                                                                                      ; |bench_canal_tx|data_16[11]                                                                                                                                                         ; regout           ;
; |bench_canal_tx|decod_manchester:comp3|dataout[5]                                                                                                                                ; |bench_canal_tx|decod_manchester:comp3|dataout[5]                                                                                                                                   ; combout          ;
; |bench_canal_tx|data_16[0]                                                                                                                                                       ; |bench_canal_tx|data_16[0]                                                                                                                                                          ; regout           ;
; |bench_canal_tx|data_16[1]                                                                                                                                                       ; |bench_canal_tx|data_16[1]                                                                                                                                                          ; regout           ;
; |bench_canal_tx|decod_manchester:comp3|dataout[0]                                                                                                                                ; |bench_canal_tx|decod_manchester:comp3|dataout[0]                                                                                                                                   ; combout          ;
; |bench_canal_tx|Equal2~0                                                                                                                                                         ; |bench_canal_tx|Equal2~0                                                                                                                                                            ; combout          ;
; |bench_canal_tx|data_16[6]                                                                                                                                                       ; |bench_canal_tx|data_16[6]                                                                                                                                                          ; regout           ;
; |bench_canal_tx|data_16[7]                                                                                                                                                       ; |bench_canal_tx|data_16[7]                                                                                                                                                          ; regout           ;
; |bench_canal_tx|decod_manchester:comp3|dataout[3]                                                                                                                                ; |bench_canal_tx|decod_manchester:comp3|dataout[3]                                                                                                                                   ; combout          ;
; |bench_canal_tx|data_16[8]                                                                                                                                                       ; |bench_canal_tx|data_16[8]                                                                                                                                                          ; regout           ;
; |bench_canal_tx|data_16[9]                                                                                                                                                       ; |bench_canal_tx|data_16[9]                                                                                                                                                          ; regout           ;
; |bench_canal_tx|decod_manchester:comp3|dataout[4]                                                                                                                                ; |bench_canal_tx|decod_manchester:comp3|dataout[4]                                                                                                                                   ; combout          ;
; |bench_canal_tx|data_16[12]                                                                                                                                                      ; |bench_canal_tx|data_16[12]                                                                                                                                                         ; regout           ;
; |bench_canal_tx|data_16[13]                                                                                                                                                      ; |bench_canal_tx|data_16[13]                                                                                                                                                         ; regout           ;
; |bench_canal_tx|decod_manchester:comp3|dataout[6]                                                                                                                                ; |bench_canal_tx|decod_manchester:comp3|dataout[6]                                                                                                                                   ; combout          ;
; |bench_canal_tx|data_16[4]                                                                                                                                                       ; |bench_canal_tx|data_16[4]                                                                                                                                                          ; regout           ;
; |bench_canal_tx|data_16[5]                                                                                                                                                       ; |bench_canal_tx|data_16[5]                                                                                                                                                          ; regout           ;
; |bench_canal_tx|decod_manchester:comp3|dataout[2]                                                                                                                                ; |bench_canal_tx|decod_manchester:comp3|dataout[2]                                                                                                                                   ; combout          ;
; |bench_canal_tx|Equal2~1                                                                                                                                                         ; |bench_canal_tx|Equal2~1                                                                                                                                                            ; combout          ;
; |bench_canal_tx|recup~1                                                                                                                                                          ; |bench_canal_tx|recup~1                                                                                                                                                             ; combout          ;
; |bench_canal_tx|Add0~8                                                                                                                                                           ; |bench_canal_tx|Add0~8                                                                                                                                                              ; combout          ;
; |bench_canal_tx|count[4]~10                                                                                                                                                      ; |bench_canal_tx|count[4]~10                                                                                                                                                         ; combout          ;
; |bench_canal_tx|Add0~9                                                                                                                                                           ; |bench_canal_tx|Add0~9                                                                                                                                                              ; combout          ;
; |bench_canal_tx|Add0~10                                                                                                                                                          ; |bench_canal_tx|Add0~10                                                                                                                                                             ; combout          ;
; |bench_canal_tx|Add0~11                                                                                                                                                          ; |bench_canal_tx|Add0~11                                                                                                                                                             ; combout          ;
; |bench_canal_tx|count[4]~11                                                                                                                                                      ; |bench_canal_tx|count[4]~11                                                                                                                                                         ; combout          ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|Tx                                                                                                                                      ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|Tx                                                                                                                                         ; regout           ;
; |bench_canal_tx|comb~2                                                                                                                                                           ; |bench_canal_tx|comb~2                                                                                                                                                              ; combout          ;
; |bench_canal_tx|comb~3                                                                                                                                                           ; |bench_canal_tx|comb~3                                                                                                                                                              ; combout          ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|Container[0]                                                                                                                            ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|Container[0]                                                                                                                               ; regout           ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|Container[1]                                                                                                                            ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|Container[1]                                                                                                                               ; regout           ;
; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|etat.m2                                                                                                                            ; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|etat.m2                                                                                                                               ; regout           ;
; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|etat.m7                                                                                                                            ; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|etat.m7                                                                                                                               ; regout           ;
; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|etat.m13                                                                                                                           ; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|etat.m13                                                                                                                              ; regout           ;
; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|etat.m17                                                                                                                           ; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|etat.m17                                                                                                                              ; regout           ;
; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|WideOr8~1                                                                                                                          ; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|WideOr8~1                                                                                                                             ; combout          ;
; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|etat.m1                                                                                                                            ; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|etat.m1                                                                                                                               ; regout           ;
; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|etat.m3                                                                                                                            ; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|etat.m3                                                                                                                               ; regout           ;
; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|etat_suiv.m2                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|etat_suiv.m2                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|etat.m6                                                                                                                            ; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|etat.m6                                                                                                                               ; regout           ;
; |bench_canal_tx|canal_tx:comp2|C2:U8|C2EQF                                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|C2:U8|C2EQF                                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|Selector2~0                                                                                                                        ; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|Selector2~0                                                                                                                           ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|C3eqREG4                                                                                                                                 ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|C3eqREG4                                                                                                                                    ; regout           ;
; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|etat.m11                                                                                                                           ; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|etat.m11                                                                                                                              ; regout           ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|sof                                                                                                                                     ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|sof                                                                                                                                        ; regout           ;
; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|Selector4~0                                                                                                                        ; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|Selector4~0                                                                                                                           ; combout          ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|eof                                                                                                                                     ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|eof                                                                                                                                        ; regout           ;
; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|Selector7~0                                                                                                                        ; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|Selector7~0                                                                                                                           ; combout          ;
; |bench_canal_tx|canal_tx:comp2|reg1:U3|tester                                                                                                                                    ; |bench_canal_tx|canal_tx:comp2|reg1:U3|tester                                                                                                                                       ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|pr                                                                                                                                  ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|pr                                                                                                                                     ; regout           ;
; |bench_canal_tx|canal_tx:comp2|mux:U5|Mux0~0                                                                                                                                     ; |bench_canal_tx|canal_tx:comp2|mux:U5|Mux0~0                                                                                                                                        ; combout          ;
; |bench_canal_tx|canal_tx:comp2|mux:U5|Mux0~1                                                                                                                                     ; |bench_canal_tx|canal_tx:comp2|mux:U5|Mux0~1                                                                                                                                        ; combout          ;
; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|a_fefifo_76e:fifo_state|b_non_empty                               ; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|a_fefifo_76e:fifo_state|b_non_empty                                  ; regout           ;
; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|etat.m0                                                                                                                            ; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|etat.m0                                                                                                                               ; regout           ;
; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|etat_suiv.m1~0                                                                                                                     ; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|etat_suiv.m1~0                                                                                                                        ; combout          ;
; |bench_canal_tx|canal_tx:comp2|C2:U8|C2EQ144                                                                                                                                     ; |bench_canal_tx|canal_tx:comp2|C2:U8|C2EQ144                                                                                                                                        ; regout           ;
; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|etat_suiv.m3~0                                                                                                                     ; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|etat_suiv.m3~0                                                                                                                        ; combout          ;
; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|etat.m5                                                                                                                            ; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|etat.m5                                                                                                                               ; regout           ;
; |bench_canal_tx|canal_tx:comp2|C2:U8|counter[0]                                                                                                                                  ; |bench_canal_tx|canal_tx:comp2|C2:U8|counter[0]                                                                                                                                     ; regout           ;
; |bench_canal_tx|canal_tx:comp2|C2:U8|Equal0~0                                                                                                                                    ; |bench_canal_tx|canal_tx:comp2|C2:U8|Equal0~0                                                                                                                                       ; combout          ;
; |bench_canal_tx|canal_tx:comp2|C2:U8|Equal0~1                                                                                                                                    ; |bench_canal_tx|canal_tx:comp2|C2:U8|Equal0~1                                                                                                                                       ; combout          ;
; |bench_canal_tx|canal_tx:comp2|C2:U8|Equal0~2                                                                                                                                    ; |bench_canal_tx|canal_tx:comp2|C2:U8|Equal0~2                                                                                                                                       ; combout          ;
; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|etat.m4                                                                                                                            ; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|etat.m4                                                                                                                               ; regout           ;
; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|RAZ2Out                                                                                                                            ; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|RAZ2Out                                                                                                                               ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|process_0~1                                                                                                                              ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|process_0~1                                                                                                                                 ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|process_0~2                                                                                                                              ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|process_0~2                                                                                                                                 ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|process_0~5                                                                                                                              ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|process_0~5                                                                                                                                 ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|process_0~6                                                                                                                              ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|process_0~6                                                                                                                                 ; combout          ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[0]                                                                                                                                  ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[0]                                                                                                                                     ; regout           ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|process_0~7                                                                                                                              ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|process_0~7                                                                                                                                 ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|process_0~10                                                                                                                             ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|process_0~10                                                                                                                                ; combout          ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|Equal0~0                                                                                                                                    ; |bench_canal_tx|canal_tx:comp2|C3:U7|Equal0~0                                                                                                                                       ; combout          ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|Equal0~3                                                                                                                                    ; |bench_canal_tx|canal_tx:comp2|C3:U7|Equal0~3                                                                                                                                       ; combout          ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|Equal2~0                                                                                                                                ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|Equal2~0                                                                                                                                   ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|process_0~11                                                                                                                             ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|process_0~11                                                                                                                                ; combout          ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|C3eq14                                                                                                                                      ; |bench_canal_tx|canal_tx:comp2|C3:U7|C3eq14                                                                                                                                         ; regout           ;
; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|etat.m10                                                                                                                           ; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|etat.m10                                                                                                                              ; regout           ;
; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|etat_suiv.m11~0                                                                                                                    ; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|etat_suiv.m11~0                                                                                                                       ; combout          ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|sof~2                                                                                                                                   ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|sof~2                                                                                                                                      ; combout          ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|sof~3                                                                                                                                   ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|sof~3                                                                                                                                      ; combout          ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|sof~4                                                                                                                                   ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|sof~4                                                                                                                                      ; combout          ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|eof~1                                                                                                                                   ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|eof~1                                                                                                                                      ; combout          ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|eof~2                                                                                                                                   ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|eof~2                                                                                                                                      ; combout          ;
; |bench_canal_tx|canal_tx:comp2|reg1:U3|Container[0]                                                                                                                              ; |bench_canal_tx|canal_tx:comp2|reg1:U3|Container[0]                                                                                                                                 ; regout           ;
; |bench_canal_tx|canal_tx:comp2|reg1:U3|tester~1                                                                                                                                  ; |bench_canal_tx|canal_tx:comp2|reg1:U3|tester~1                                                                                                                                     ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[0]                                                                                                                        ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[0]                                                                                                                           ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|pr~2                                                                                                                                ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|pr~2                                                                                                                                   ; combout          ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|cmpr_mdc:cmpr7|result_wire[0]~0                              ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|cmpr_mdc:cmpr7|result_wire[0]~0                                 ; combout          ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|cmpr_mdc:cmpr7|result_wire[0]~1                              ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|cmpr_mdc:cmpr7|result_wire[0]~1                                 ; combout          ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|cmpr_mdc:cmpr7|result_wire[0]~2                              ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|cmpr_mdc:cmpr7|result_wire[0]~2                                 ; combout          ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|cout_actual                                                  ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_tqf:cntr1|cout_actual                                                     ; combout          ;
; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|a_fefifo_76e:fifo_state|b_non_empty~2                             ; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|a_fefifo_76e:fifo_state|b_non_empty~2                                ; combout          ;
; |bench_canal_tx|data_generator:comp1|writ_e                                                                                                                                      ; |bench_canal_tx|data_generator:comp1|writ_e                                                                                                                                         ; regout           ;
; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|a_fefifo_76e:fifo_state|b_non_empty~3                             ; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|a_fefifo_76e:fifo_state|b_non_empty~3                                ; combout          ;
; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|a_fefifo_76e:fifo_state|b_non_empty~4                             ; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|a_fefifo_76e:fifo_state|b_non_empty~4                                ; combout          ;
; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|Selector0~0                                                                                                                        ; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|Selector0~0                                                                                                                           ; combout          ;
; |bench_canal_tx|canal_tx:comp2|C2:U8|Equal1~0                                                                                                                                    ; |bench_canal_tx|canal_tx:comp2|C2:U8|Equal1~0                                                                                                                                       ; combout          ;
; |bench_canal_tx|canal_tx:comp2|C2:U8|counter[0]~7                                                                                                                                ; |bench_canal_tx|canal_tx:comp2|C2:U8|counter[0]~7                                                                                                                                   ; combout          ;
; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|INC2Out~3                                                                                                                          ; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|INC2Out~3                                                                                                                             ; combout          ;
; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|etat.m16                                                                                                                           ; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|etat.m16                                                                                                                              ; regout           ;
; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|etat.m14                                                                                                                           ; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|etat.m14                                                                                                                              ; regout           ;
; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|Selector1~0                                                                                                                        ; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|Selector1~0                                                                                                                           ; combout          ;
; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|Selector1~1                                                                                                                        ; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|Selector1~1                                                                                                                           ; combout          ;
; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|etat.m15                                                                                                                           ; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|etat.m15                                                                                                                              ; regout           ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[0]~45                                                                                                                               ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[0]~45                                                                                                                                  ; combout          ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|Equal0~4                                                                                                                                    ; |bench_canal_tx|canal_tx:comp2|C3:U7|Equal0~4                                                                                                                                       ; combout          ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|Equal0~5                                                                                                                                    ; |bench_canal_tx|canal_tx:comp2|C3:U7|Equal0~5                                                                                                                                       ; combout          ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|Equal1~0                                                                                                                                    ; |bench_canal_tx|canal_tx:comp2|C3:U7|Equal1~0                                                                                                                                       ; combout          ;
; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|etat.m9                                                                                                                            ; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|etat.m9                                                                                                                               ; regout           ;
; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|etat.m8                                                                                                                            ; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|etat.m8                                                                                                                               ; regout           ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|C3eq13                                                                                                                                      ; |bench_canal_tx|canal_tx:comp2|C3:U7|C3eq13                                                                                                                                         ; regout           ;
; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|Selector3~0                                                                                                                        ; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|Selector3~0                                                                                                                           ; combout          ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|counter_reg_bit8a[10]~0                                      ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|counter_reg_bit8a[10]~0                                         ; combout          ;
; |bench_canal_tx|canal_tx:comp2|reg1:U3|Container[1]                                                                                                                              ; |bench_canal_tx|canal_tx:comp2|reg1:U3|Container[1]                                                                                                                                 ; regout           ;
; |bench_canal_tx|canal_tx:comp2|reg1:U3|Container~32                                                                                                                              ; |bench_canal_tx|canal_tx:comp2|reg1:U3|Container~32                                                                                                                                 ; combout          ;
; |bench_canal_tx|canal_tx:comp2|reg1:U3|Container[10]~33                                                                                                                          ; |bench_canal_tx|canal_tx:comp2|reg1:U3|Container[10]~33                                                                                                                             ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[1]                                                                                                                        ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[1]                                                                                                                           ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~288                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~288                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|valid_wreq                                                        ; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|valid_wreq                                                           ; combout          ;
; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|a_fefifo_76e:fifo_state|_~28                                      ; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|a_fefifo_76e:fifo_state|_~28                                         ; combout          ;
; |bench_canal_tx|data_generator:comp1|e0                                                                                                                                          ; |bench_canal_tx|data_generator:comp1|e0                                                                                                                                             ; regout           ;
; |bench_canal_tx|data_generator:comp1|r2                                                                                                                                          ; |bench_canal_tx|data_generator:comp1|r2                                                                                                                                             ; combout          ;
; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|a_fefifo_76e:fifo_state|b_full~2                                  ; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|a_fefifo_76e:fifo_state|b_full~2                                     ; combout          ;
; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|a_fefifo_76e:fifo_state|b_full~3                                  ; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|a_fefifo_76e:fifo_state|b_full~3                                     ; combout          ;
; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|Selector6~0                                                                                                                        ; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|Selector6~0                                                                                                                           ; combout          ;
; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|Selector5~0                                                                                                                        ; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|Selector5~0                                                                                                                           ; combout          ;
; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|etat.m12                                                                                                                           ; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|etat.m12                                                                                                                              ; regout           ;
; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|etat_suiv.m9~0                                                                                                                     ; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|etat_suiv.m9~0                                                                                                                        ; combout          ;
; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|etat_suiv.m8~0                                                                                                                     ; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|etat_suiv.m8~0                                                                                                                        ; combout          ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|Equal0~6                                                                                                                                    ; |bench_canal_tx|canal_tx:comp2|C3:U7|Equal0~6                                                                                                                                       ; combout          ;
; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|valid_rreq                                                        ; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|valid_rreq                                                           ; combout          ;
; |bench_canal_tx|data_generator:comp1|count[0]                                                                                                                                    ; |bench_canal_tx|data_generator:comp1|count[0]                                                                                                                                       ; regout           ;
; |bench_canal_tx|data_generator:comp1|Equal0~0                                                                                                                                    ; |bench_canal_tx|data_generator:comp1|Equal0~0                                                                                                                                       ; combout          ;
; |bench_canal_tx|data_generator:comp1|Mux7~13                                                                                                                                     ; |bench_canal_tx|data_generator:comp1|Mux7~13                                                                                                                                        ; combout          ;
; |bench_canal_tx|data_generator:comp1|Mux7~14                                                                                                                                     ; |bench_canal_tx|data_generator:comp1|Mux7~14                                                                                                                                        ; combout          ;
; |bench_canal_tx|canal_tx:comp2|reg1:U3|Container[2]                                                                                                                              ; |bench_canal_tx|canal_tx:comp2|reg1:U3|Container[2]                                                                                                                                 ; regout           ;
; |bench_canal_tx|canal_tx:comp2|reg1:U3|Container~34                                                                                                                              ; |bench_canal_tx|canal_tx:comp2|reg1:U3|Container~34                                                                                                                                 ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[2]                                                                                                                        ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[2]                                                                                                                           ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~289                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~289                                                                                                                          ; combout          ;
; |bench_canal_tx|data_generator:comp1|e0~1                                                                                                                                        ; |bench_canal_tx|data_generator:comp1|e0~1                                                                                                                                           ; combout          ;
; |bench_canal_tx|data_generator:comp1|Mux5~13                                                                                                                                     ; |bench_canal_tx|data_generator:comp1|Mux5~13                                                                                                                                        ; combout          ;
; |bench_canal_tx|data_generator:comp1|Mux5~14                                                                                                                                     ; |bench_canal_tx|data_generator:comp1|Mux5~14                                                                                                                                        ; combout          ;
; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|etat_suiv.m12~0                                                                                                                    ; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|etat_suiv.m12~0                                                                                                                       ; combout          ;
; |bench_canal_tx|data_generator:comp1|Mux6~13                                                                                                                                     ; |bench_canal_tx|data_generator:comp1|Mux6~13                                                                                                                                        ; combout          ;
; |bench_canal_tx|data_generator:comp1|Mux6~14                                                                                                                                     ; |bench_canal_tx|data_generator:comp1|Mux6~14                                                                                                                                        ; combout          ;
; |bench_canal_tx|data_generator:comp1|Mux0~5                                                                                                                                      ; |bench_canal_tx|data_generator:comp1|Mux0~5                                                                                                                                         ; combout          ;
; |bench_canal_tx|data_generator:comp1|Mux2~13                                                                                                                                     ; |bench_canal_tx|data_generator:comp1|Mux2~13                                                                                                                                        ; combout          ;
; |bench_canal_tx|data_generator:comp1|Mux1~13                                                                                                                                     ; |bench_canal_tx|data_generator:comp1|Mux1~13                                                                                                                                        ; combout          ;
; |bench_canal_tx|data_generator:comp1|Mux2~14                                                                                                                                     ; |bench_canal_tx|data_generator:comp1|Mux2~14                                                                                                                                        ; combout          ;
; |bench_canal_tx|data_generator:comp1|Mux3~13                                                                                                                                     ; |bench_canal_tx|data_generator:comp1|Mux3~13                                                                                                                                        ; combout          ;
; |bench_canal_tx|data_generator:comp1|Mux3~14                                                                                                                                     ; |bench_canal_tx|data_generator:comp1|Mux3~14                                                                                                                                        ; combout          ;
; |bench_canal_tx|data_generator:comp1|inc                                                                                                                                         ; |bench_canal_tx|data_generator:comp1|inc                                                                                                                                            ; regout           ;
; |bench_canal_tx|data_generator:comp1|count[0]~14                                                                                                                                 ; |bench_canal_tx|data_generator:comp1|count[0]~14                                                                                                                                    ; combout          ;
; |bench_canal_tx|canal_tx:comp2|reg1:U3|Container[3]                                                                                                                              ; |bench_canal_tx|canal_tx:comp2|reg1:U3|Container[3]                                                                                                                                 ; regout           ;
; |bench_canal_tx|canal_tx:comp2|reg1:U3|Container~35                                                                                                                              ; |bench_canal_tx|canal_tx:comp2|reg1:U3|Container~35                                                                                                                                 ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[3]                                                                                                                        ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[3]                                                                                                                           ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~290                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~290                                                                                                                          ; combout          ;
; |bench_canal_tx|data_generator:comp1|r3                                                                                                                                          ; |bench_canal_tx|data_generator:comp1|r3                                                                                                                                             ; combout          ;
; |bench_canal_tx|canal_tx:comp2|reg1:U3|Container[4]                                                                                                                              ; |bench_canal_tx|canal_tx:comp2|reg1:U3|Container[4]                                                                                                                                 ; regout           ;
; |bench_canal_tx|canal_tx:comp2|reg1:U3|Container~36                                                                                                                              ; |bench_canal_tx|canal_tx:comp2|reg1:U3|Container~36                                                                                                                                 ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[4]                                                                                                                        ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[4]                                                                                                                           ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~291                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~291                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|reg1:U3|Container[5]                                                                                                                              ; |bench_canal_tx|canal_tx:comp2|reg1:U3|Container[5]                                                                                                                                 ; regout           ;
; |bench_canal_tx|canal_tx:comp2|reg1:U3|Container~37                                                                                                                              ; |bench_canal_tx|canal_tx:comp2|reg1:U3|Container~37                                                                                                                                 ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[5]                                                                                                                        ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[5]                                                                                                                           ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~292                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~292                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|reg1:U3|Container[6]                                                                                                                              ; |bench_canal_tx|canal_tx:comp2|reg1:U3|Container[6]                                                                                                                                 ; regout           ;
; |bench_canal_tx|canal_tx:comp2|reg1:U3|Container~38                                                                                                                              ; |bench_canal_tx|canal_tx:comp2|reg1:U3|Container~38                                                                                                                                 ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[6]                                                                                                                        ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[6]                                                                                                                           ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~293                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~293                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|reg1:U3|Container[7]                                                                                                                              ; |bench_canal_tx|canal_tx:comp2|reg1:U3|Container[7]                                                                                                                                 ; regout           ;
; |bench_canal_tx|canal_tx:comp2|reg1:U3|Container~39                                                                                                                              ; |bench_canal_tx|canal_tx:comp2|reg1:U3|Container~39                                                                                                                                 ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[7]                                                                                                                        ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[7]                                                                                                                           ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~294                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~294                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|reg1:U3|Container[8]                                                                                                                              ; |bench_canal_tx|canal_tx:comp2|reg1:U3|Container[8]                                                                                                                                 ; regout           ;
; |bench_canal_tx|canal_tx:comp2|reg1:U3|Container~40                                                                                                                              ; |bench_canal_tx|canal_tx:comp2|reg1:U3|Container~40                                                                                                                                 ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[8]                                                                                                                        ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[8]                                                                                                                           ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~295                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~295                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|reg1:U3|Container[9]                                                                                                                              ; |bench_canal_tx|canal_tx:comp2|reg1:U3|Container[9]                                                                                                                                 ; regout           ;
; |bench_canal_tx|canal_tx:comp2|reg1:U3|Container~41                                                                                                                              ; |bench_canal_tx|canal_tx:comp2|reg1:U3|Container~41                                                                                                                                 ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[9]                                                                                                                        ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[9]                                                                                                                           ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~296                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~296                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|reg1:U3|Container[10]                                                                                                                             ; |bench_canal_tx|canal_tx:comp2|reg1:U3|Container[10]                                                                                                                                ; regout           ;
; |bench_canal_tx|canal_tx:comp2|reg1:U3|Container~42                                                                                                                              ; |bench_canal_tx|canal_tx:comp2|reg1:U3|Container~42                                                                                                                                 ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[10]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[10]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~297                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~297                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|reg1:U3|Container[11]                                                                                                                             ; |bench_canal_tx|canal_tx:comp2|reg1:U3|Container[11]                                                                                                                                ; regout           ;
; |bench_canal_tx|canal_tx:comp2|reg1:U3|Container~43                                                                                                                              ; |bench_canal_tx|canal_tx:comp2|reg1:U3|Container~43                                                                                                                                 ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[11]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[11]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~298                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~298                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|reg1:U3|Container[12]                                                                                                                             ; |bench_canal_tx|canal_tx:comp2|reg1:U3|Container[12]                                                                                                                                ; regout           ;
; |bench_canal_tx|canal_tx:comp2|reg1:U3|Container~44                                                                                                                              ; |bench_canal_tx|canal_tx:comp2|reg1:U3|Container~44                                                                                                                                 ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[12]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[12]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~299                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~299                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|reg1:U3|Container[13]                                                                                                                             ; |bench_canal_tx|canal_tx:comp2|reg1:U3|Container[13]                                                                                                                                ; regout           ;
; |bench_canal_tx|canal_tx:comp2|reg1:U3|Container~45                                                                                                                              ; |bench_canal_tx|canal_tx:comp2|reg1:U3|Container~45                                                                                                                                 ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[13]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[13]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~300                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~300                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|reg1:U3|Container[14]                                                                                                                             ; |bench_canal_tx|canal_tx:comp2|reg1:U3|Container[14]                                                                                                                                ; regout           ;
; |bench_canal_tx|canal_tx:comp2|reg1:U3|Container~46                                                                                                                              ; |bench_canal_tx|canal_tx:comp2|reg1:U3|Container~46                                                                                                                                 ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[14]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[14]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~301                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~301                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|reg1:U3|Container~47                                                                                                                              ; |bench_canal_tx|canal_tx:comp2|reg1:U3|Container~47                                                                                                                                 ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[15]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[15]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~302                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~302                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|reg1:U3|Container~48                                                                                                                              ; |bench_canal_tx|canal_tx:comp2|reg1:U3|Container~48                                                                                                                                 ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[16]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[16]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~303                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~303                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[17]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[17]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~304                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~304                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[18]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[18]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~305                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~305                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[19]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[19]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~306                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~306                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[20]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[20]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~307                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~307                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[21]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[21]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~308                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~308                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[22]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[22]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~309                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~309                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[23]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[23]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~310                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~310                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[24]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[24]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~311                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~311                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[25]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[25]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~312                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~312                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[26]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[26]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~313                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~313                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[27]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[27]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~314                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~314                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[28]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[28]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~315                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~315                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[29]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[29]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~316                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~316                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[30]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[30]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~317                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~317                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[31]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[31]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~318                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~318                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[32]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[32]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~319                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~319                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[33]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[33]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~320                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~320                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[34]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[34]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~321                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~321                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[35]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[35]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~322                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~322                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[36]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[36]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~323                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~323                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[37]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[37]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~324                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~324                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[38]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[38]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~325                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~325                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[39]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[39]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~326                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~326                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[40]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[40]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~327                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~327                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[41]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[41]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~328                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~328                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[42]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[42]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~329                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~329                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[43]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[43]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~330                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~330                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[44]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[44]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~331                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~331                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[45]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[45]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~332                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~332                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[46]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[46]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~333                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~333                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[47]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[47]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~334                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~334                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[48]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[48]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~335                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~335                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[49]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[49]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~336                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~336                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[50]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[50]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~337                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~337                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[51]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[51]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~338                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~338                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[52]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[52]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~339                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~339                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[53]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[53]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~340                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~340                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[54]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[54]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~341                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~341                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[55]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[55]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~342                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~342                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[56]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[56]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~343                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~343                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[57]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[57]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~344                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~344                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[58]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[58]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~345                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~345                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[59]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[59]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~346                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~346                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[60]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[60]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~347                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~347                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[61]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[61]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~348                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~348                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[62]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[62]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~349                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~349                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[63]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[63]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~350                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~350                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[64]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[64]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~351                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~351                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[65]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[65]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~352                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~352                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[66]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[66]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~353                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~353                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[67]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[67]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~354                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~354                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[68]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[68]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~355                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~355                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[69]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[69]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~356                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~356                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[70]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[70]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~357                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~357                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[71]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[71]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~358                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~358                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[72]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[72]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~359                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~359                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[73]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[73]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~360                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~360                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[74]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[74]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~361                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~361                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[75]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[75]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~362                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~362                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[76]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[76]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~363                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~363                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[77]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[77]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~364                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~364                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[78]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[78]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~365                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~365                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[79]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[79]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~366                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~366                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[80]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[80]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~367                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~367                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[81]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[81]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~368                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~368                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[82]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[82]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~369                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~369                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[83]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[83]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~370                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~370                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[84]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[84]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~371                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~371                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[85]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[85]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~372                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~372                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[86]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[86]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~373                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~373                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[87]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[87]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~374                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~374                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[88]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[88]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~375                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~375                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[89]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[89]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~376                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~376                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[90]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[90]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~377                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~377                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[91]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[91]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~378                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~378                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[92]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[92]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~379                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~379                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[93]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[93]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~380                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~380                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[94]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[94]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~381                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~381                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[95]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[95]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~382                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~382                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[96]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[96]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~383                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~383                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[97]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[97]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~384                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~384                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[98]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[98]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~385                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~385                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[99]                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[99]                                                                                                                          ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~386                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~386                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[100]                                                                                                                      ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[100]                                                                                                                         ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~387                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~387                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[101]                                                                                                                      ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[101]                                                                                                                         ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~388                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~388                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[102]                                                                                                                      ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[102]                                                                                                                         ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~389                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~389                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[103]                                                                                                                      ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[103]                                                                                                                         ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~390                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~390                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[104]                                                                                                                      ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[104]                                                                                                                         ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~391                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~391                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[105]                                                                                                                      ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[105]                                                                                                                         ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~392                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~392                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[106]                                                                                                                      ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[106]                                                                                                                         ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~393                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~393                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[107]                                                                                                                      ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[107]                                                                                                                         ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~394                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~394                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[108]                                                                                                                      ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[108]                                                                                                                         ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~395                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~395                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[109]                                                                                                                      ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[109]                                                                                                                         ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~396                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~396                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[110]                                                                                                                      ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[110]                                                                                                                         ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~397                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~397                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[111]                                                                                                                      ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[111]                                                                                                                         ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~398                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~398                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[112]                                                                                                                      ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[112]                                                                                                                         ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~399                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~399                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[113]                                                                                                                      ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[113]                                                                                                                         ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~400                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~400                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[114]                                                                                                                      ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[114]                                                                                                                         ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~401                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~401                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[115]                                                                                                                      ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[115]                                                                                                                         ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~402                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~402                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[116]                                                                                                                      ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[116]                                                                                                                         ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~403                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~403                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[117]                                                                                                                      ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[117]                                                                                                                         ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~404                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~404                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[118]                                                                                                                      ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[118]                                                                                                                         ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~405                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~405                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[119]                                                                                                                      ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[119]                                                                                                                         ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~406                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~406                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[120]                                                                                                                      ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[120]                                                                                                                         ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~407                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~407                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[121]                                                                                                                      ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[121]                                                                                                                         ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~408                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~408                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[122]                                                                                                                      ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[122]                                                                                                                         ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~409                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~409                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[123]                                                                                                                      ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[123]                                                                                                                         ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~410                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~410                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[124]                                                                                                                      ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[124]                                                                                                                         ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~411                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~411                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[125]                                                                                                                      ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[125]                                                                                                                         ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~412                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~412                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[126]                                                                                                                      ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[126]                                                                                                                         ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~413                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~413                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[127]                                                                                                                      ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[127]                                                                                                                         ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~414                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~414                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[128]                                                                                                                      ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[128]                                                                                                                         ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~415                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~415                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[129]                                                                                                                      ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[129]                                                                                                                         ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~416                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~416                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[130]                                                                                                                      ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[130]                                                                                                                         ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~417                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~417                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[131]                                                                                                                      ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[131]                                                                                                                         ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~418                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~418                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[132]                                                                                                                      ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[132]                                                                                                                         ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~419                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~419                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[133]                                                                                                                      ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[133]                                                                                                                         ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~420                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~420                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[134]                                                                                                                      ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[134]                                                                                                                         ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~421                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~421                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[135]                                                                                                                      ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[135]                                                                                                                         ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~422                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~422                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[136]                                                                                                                      ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[136]                                                                                                                         ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~423                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~423                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[137]                                                                                                                      ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[137]                                                                                                                         ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~424                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~424                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[138]                                                                                                                      ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[138]                                                                                                                         ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~425                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~425                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[139]                                                                                                                      ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[139]                                                                                                                         ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~426                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~426                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[140]                                                                                                                      ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[140]                                                                                                                         ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~427                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~427                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[141]                                                                                                                      ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container[141]                                                                                                                         ; regout           ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~428                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~428                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~429                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~429                                                                                                                          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~430                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|p_emetteur:U4|container~430                                                                                                                          ; combout          ;
; |bench_canal_tx|inc                                                                                                                                                              ; |bench_canal_tx|inc                                                                                                                                                                 ; combout          ;
; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|q_b[7]~_wirecell   ; |bench_canal_tx|canal_tx:comp2|fifo:U1|scfifo:scfifo_component|scfifo_7p21:auto_generated|a_dpfifo_ev21:dpfifo|dpram_st01:FIFOram|altsyncram_0sj1:altsyncram2|q_b[7]~_wirecell      ; combout          ;
; |bench_canal_tx|dataout[0]                                                                                                                                                       ; |bench_canal_tx|dataout[0]                                                                                                                                                          ; padio            ;
; |bench_canal_tx|dataout[1]                                                                                                                                                       ; |bench_canal_tx|dataout[1]                                                                                                                                                          ; padio            ;
; |bench_canal_tx|dataout[2]                                                                                                                                                       ; |bench_canal_tx|dataout[2]                                                                                                                                                          ; padio            ;
; |bench_canal_tx|dataout[3]                                                                                                                                                       ; |bench_canal_tx|dataout[3]                                                                                                                                                          ; padio            ;
; |bench_canal_tx|dataout[4]                                                                                                                                                       ; |bench_canal_tx|dataout[4]                                                                                                                                                          ; padio            ;
; |bench_canal_tx|dataout[5]                                                                                                                                                       ; |bench_canal_tx|dataout[5]                                                                                                                                                          ; padio            ;
; |bench_canal_tx|dataout[6]                                                                                                                                                       ; |bench_canal_tx|dataout[6]                                                                                                                                                          ; padio            ;
; |bench_canal_tx|dataout[7]                                                                                                                                                       ; |bench_canal_tx|dataout[7]                                                                                                                                                          ; padio            ;
; |bench_canal_tx|recu                                                                                                                                                             ; |bench_canal_tx|recu                                                                                                                                                                ; padio            ;
; |bench_canal_tx|clk                                                                                                                                                              ; |bench_canal_tx|clk~corein                                                                                                                                                          ; combout          ;
; |bench_canal_tx|reset                                                                                                                                                            ; |bench_canal_tx|reset~corein                                                                                                                                                        ; combout          ;
; |bench_canal_tx|clk~clkctrl                                                                                                                                                      ; |bench_canal_tx|clk~clkctrl                                                                                                                                                         ; outclk           ;
; |bench_canal_tx|reset~clkctrl                                                                                                                                                    ; |bench_canal_tx|reset~clkctrl                                                                                                                                                       ; outclk           ;
; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|etat.m0~clkctrl                                                                                                                    ; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|etat.m0~clkctrl                                                                                                                       ; outclk           ;
; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|RAZ2Out~clkctrl                                                                                                                    ; |bench_canal_tx|canal_tx:comp2|sequenceur:U12|RAZ2Out~clkctrl                                                                                                                       ; outclk           ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|Container[1]~feeder                                                                                                                     ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|Container[1]~feeder                                                                                                                        ; combout          ;
; |bench_canal_tx|canal_tx:comp2|RegH:U10|data_out[0]~feeder                                                                                                                       ; |bench_canal_tx|canal_tx:comp2|RegH:U10|data_out[0]~feeder                                                                                                                          ; combout          ;
; |bench_canal_tx|data_16[1]~feeder                                                                                                                                                ; |bench_canal_tx|data_16[1]~feeder                                                                                                                                                   ; combout          ;
; |bench_canal_tx|data_16[13]~feeder                                                                                                                                               ; |bench_canal_tx|data_16[13]~feeder                                                                                                                                                  ; combout          ;
; |bench_canal_tx|data_16[9]~feeder                                                                                                                                                ; |bench_canal_tx|data_16[9]~feeder                                                                                                                                                   ; combout          ;
; |bench_canal_tx|data_16[5]~feeder                                                                                                                                                ; |bench_canal_tx|data_16[5]~feeder                                                                                                                                                   ; combout          ;
; |bench_canal_tx|data_16[7]~feeder                                                                                                                                                ; |bench_canal_tx|data_16[7]~feeder                                                                                                                                                   ; combout          ;
; |bench_canal_tx|data_16[11]~feeder                                                                                                                                               ; |bench_canal_tx|data_16[11]~feeder                                                                                                                                                  ; combout          ;
; |bench_canal_tx|data_16[3]~feeder                                                                                                                                                ; |bench_canal_tx|data_16[3]~feeder                                                                                                                                                   ; combout          ;
; |bench_canal_tx|data_16[4]~feeder                                                                                                                                                ; |bench_canal_tx|data_16[4]~feeder                                                                                                                                                   ; combout          ;
; |bench_canal_tx|data_16[15]~feeder                                                                                                                                               ; |bench_canal_tx|data_16[15]~feeder                                                                                                                                                  ; combout          ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|Tx~feeder                                                                                                                               ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|Tx~feeder                                                                                                                                  ; combout          ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+--------------------------------------------------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                                                                             ;
+---------------------------------------------------------+---------------------------------------------------------+------------------+
; Node Name                                               ; Output Port Name                                        ; Output Port Type ;
+---------------------------------------------------------+---------------------------------------------------------+------------------+
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[15]        ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[15]        ; regout           ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[2]     ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[2]     ; regout           ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[15]    ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[15]    ; regout           ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[12]        ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[12]        ; regout           ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[12]    ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[12]    ; regout           ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[9]         ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[9]         ; regout           ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[10]        ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[10]        ; regout           ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[10]    ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[10]    ; regout           ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[9]     ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[9]     ; regout           ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[7]         ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[7]         ; regout           ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[8]         ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[8]         ; regout           ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[8]     ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[8]     ; regout           ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[7]     ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[7]     ; regout           ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[11]        ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[11]        ; regout           ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[11]    ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[11]    ; regout           ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[3]     ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[3]     ; regout           ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[6]         ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[6]         ; regout           ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[14]        ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[14]        ; regout           ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[14]    ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[14]    ; regout           ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[6]     ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[6]     ; regout           ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[5]         ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[5]         ; regout           ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[13]        ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[13]        ; regout           ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[13]    ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[13]    ; regout           ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[5]     ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[5]     ; regout           ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[4]~21      ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[4]~22      ; cout             ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[5]~23      ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[5]~23      ; combout          ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[5]~23      ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[5]~24      ; cout             ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[6]~25      ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[6]~25      ; combout          ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[6]~25      ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[6]~26      ; cout             ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[7]~27      ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[7]~27      ; combout          ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[7]~27      ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[7]~28      ; cout             ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[8]~29      ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[8]~29      ; combout          ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[8]~29      ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[8]~30      ; cout             ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[9]~31      ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[9]~31      ; combout          ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[9]~31      ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[9]~32      ; cout             ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[10]~33     ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[10]~33     ; combout          ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[10]~33     ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[10]~34     ; cout             ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[11]~35     ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[11]~35     ; combout          ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[11]~35     ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[11]~36     ; cout             ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[12]~37     ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[12]~37     ; combout          ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[12]~37     ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[12]~38     ; cout             ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[13]~39     ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[13]~39     ; combout          ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[13]~39     ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[13]~40     ; cout             ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[14]~41     ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[14]~41     ; combout          ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[14]~41     ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[14]~42     ; cout             ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[15]~43     ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[15]~43     ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~0          ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~0          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~0          ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~1          ; cout             ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~2          ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~2          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~2          ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~3          ; cout             ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~4          ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~4          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~4          ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~5          ; cout             ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~6          ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~6          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~6          ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~7          ; cout             ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~8          ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~8          ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~8          ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~9          ; cout             ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~10         ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~10         ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~10         ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~11         ; cout             ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~12         ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~12         ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~12         ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~13         ; cout             ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~14         ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~14         ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~14         ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~15         ; cout             ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~16         ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~16         ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~16         ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~17         ; cout             ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~18         ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~18         ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~18         ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~19         ; cout             ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~20         ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~20         ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~20         ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~21         ; cout             ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~22         ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~22         ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~22         ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~23         ; cout             ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~24         ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~24         ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~24         ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~25         ; cout             ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~26         ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~26         ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[5]~26  ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[5]~27  ; cout             ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[6]~28  ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[6]~28  ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[6]~28  ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[6]~29  ; cout             ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[7]~30  ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[7]~30  ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[7]~30  ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[7]~31  ; cout             ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[8]~32  ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[8]~32  ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[8]~32  ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[8]~33  ; cout             ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[9]~34  ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[9]~34  ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[9]~34  ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[9]~35  ; cout             ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[10]~36 ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[10]~36 ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[10]~36 ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[10]~37 ; cout             ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[11]~38 ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[11]~38 ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[11]~38 ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[11]~39 ; cout             ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[12]~40 ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[12]~40 ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[12]~40 ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[12]~41 ; cout             ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[13]~42 ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[13]~42 ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[13]~42 ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[13]~43 ; cout             ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[14]~44 ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[14]~44 ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[14]~44 ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[14]~45 ; cout             ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[15]~46 ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[15]~46 ; combout          ;
; |bench_canal_tx|data_generator:comp1|count[5]           ; |bench_canal_tx|data_generator:comp1|count[5]           ; regout           ;
; |bench_canal_tx|data_generator:comp1|count[6]           ; |bench_canal_tx|data_generator:comp1|count[6]           ; regout           ;
; |bench_canal_tx|data_generator:comp1|count[5]~15        ; |bench_canal_tx|data_generator:comp1|count[5]~16        ; cout             ;
; |bench_canal_tx|data_generator:comp1|count[6]~17        ; |bench_canal_tx|data_generator:comp1|count[6]~17        ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|process_0~3     ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|process_0~3     ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|process_0~4     ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|process_0~4     ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|process_0~8     ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|process_0~8     ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|process_0~9     ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|process_0~9     ; combout          ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|Equal0~1           ; |bench_canal_tx|canal_tx:comp2|C3:U7|Equal0~1           ; combout          ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|Equal0~2           ; |bench_canal_tx|canal_tx:comp2|C3:U7|Equal0~2           ; combout          ;
; |bench_canal_tx|canal_tx:comp2|RegH:U10|data_out[2]     ; |bench_canal_tx|canal_tx:comp2|RegH:U10|data_out[2]     ; regout           ;
; |bench_canal_tx|canal_tx:comp2|RegH:U10|data_out[1]     ; |bench_canal_tx|canal_tx:comp2|RegH:U10|data_out[1]     ; regout           ;
; |bench_canal_tx|canal_tx:comp2|RegL:U9|data_out[7]      ; |bench_canal_tx|canal_tx:comp2|RegL:U9|data_out[7]      ; regout           ;
; |bench_canal_tx|canal_tx:comp2|RegL:U9|data_out[6]      ; |bench_canal_tx|canal_tx:comp2|RegL:U9|data_out[6]      ; regout           ;
; |bench_canal_tx|canal_tx:comp2|RegL:U9|data_out[5]      ; |bench_canal_tx|canal_tx:comp2|RegL:U9|data_out[5]      ; regout           ;
; |bench_canal_tx|canal_tx:comp2|RegL:U9|data_out[4]      ; |bench_canal_tx|canal_tx:comp2|RegL:U9|data_out[4]      ; regout           ;
; |bench_canal_tx|canal_tx:comp2|RegL:U9|data_out[3]      ; |bench_canal_tx|canal_tx:comp2|RegL:U9|data_out[3]      ; regout           ;
; |bench_canal_tx|canal_tx:comp2|RegL:U9|data_out[2]      ; |bench_canal_tx|canal_tx:comp2|RegL:U9|data_out[2]      ; regout           ;
; |bench_canal_tx|canal_tx:comp2|RegL:U9|data_out[1]      ; |bench_canal_tx|canal_tx:comp2|RegL:U9|data_out[1]      ; regout           ;
; |bench_canal_tx|canal_tx:comp2|RegL:U9|data_out[0]      ; |bench_canal_tx|canal_tx:comp2|RegL:U9|data_out[0]      ; regout           ;
; |bench_canal_tx|canal_tx:comp2|RegH:U10|data_out[7]     ; |bench_canal_tx|canal_tx:comp2|RegH:U10|data_out[7]     ; regout           ;
; |bench_canal_tx|canal_tx:comp2|RegH:U10|data_out[6]     ; |bench_canal_tx|canal_tx:comp2|RegH:U10|data_out[6]     ; regout           ;
; |bench_canal_tx|canal_tx:comp2|RegH:U10|data_out[5]     ; |bench_canal_tx|canal_tx:comp2|RegH:U10|data_out[5]     ; regout           ;
; |bench_canal_tx|canal_tx:comp2|RegH:U10|data_out[4]     ; |bench_canal_tx|canal_tx:comp2|RegH:U10|data_out[4]     ; regout           ;
; |bench_canal_tx|canal_tx:comp2|RegH:U10|data_out[3]     ; |bench_canal_tx|canal_tx:comp2|RegH:U10|data_out[3]     ; regout           ;
; |bench_canal_tx|~GND                                    ; |bench_canal_tx|~GND                                    ; combout          ;
+---------------------------------------------------------+---------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                                                                                                                                                                                                                                          ;
+-------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+------------------+
; Node Name                                                                                                                                 ; Output Port Name                                                                                                                   ; Output Port Type ;
+-------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+------------------+
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[15]                                                                                          ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[15]                                                                                   ; regout           ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[2]                                                                                       ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[2]                                                                                ; regout           ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[15]                                                                                      ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[15]                                                                               ; regout           ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[12]                                                                                          ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[12]                                                                                   ; regout           ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[12]                                                                                      ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[12]                                                                               ; regout           ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[9]                                                                                           ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[9]                                                                                    ; regout           ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[10]                                                                                          ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[10]                                                                                   ; regout           ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[10]                                                                                      ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[10]                                                                               ; regout           ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[9]                                                                                       ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[9]                                                                                ; regout           ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[7]                                                                                           ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[7]                                                                                    ; regout           ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[8]                                                                                           ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[8]                                                                                    ; regout           ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[8]                                                                                       ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[8]                                                                                ; regout           ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[7]                                                                                       ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[7]                                                                                ; regout           ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[11]                                                                                          ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[11]                                                                                   ; regout           ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[11]                                                                                      ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[11]                                                                               ; regout           ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[3]                                                                                       ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[3]                                                                                ; regout           ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[6]                                                                                           ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[6]                                                                                    ; regout           ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[14]                                                                                          ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[14]                                                                                   ; regout           ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[14]                                                                                      ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[14]                                                                               ; regout           ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[6]                                                                                       ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[6]                                                                                ; regout           ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[5]                                                                                           ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[5]                                                                                    ; regout           ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[13]                                                                                          ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[13]                                                                                   ; regout           ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[13]                                                                                      ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[13]                                                                               ; regout           ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[5]                                                                                       ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[5]                                                                                ; regout           ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|counter_reg_bit8a[10] ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|cntr_jah:cntr3|pre_hazard[10] ; regout           ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[4]~21                                                                                        ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[4]~22                                                                                 ; cout             ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[5]~23                                                                                        ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[5]~23                                                                                 ; combout          ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[5]~23                                                                                        ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[5]~24                                                                                 ; cout             ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[6]~25                                                                                        ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[6]~25                                                                                 ; combout          ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[6]~25                                                                                        ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[6]~26                                                                                 ; cout             ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[7]~27                                                                                        ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[7]~27                                                                                 ; combout          ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[7]~27                                                                                        ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[7]~28                                                                                 ; cout             ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[8]~29                                                                                        ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[8]~29                                                                                 ; combout          ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[8]~29                                                                                        ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[8]~30                                                                                 ; cout             ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[9]~31                                                                                        ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[9]~31                                                                                 ; combout          ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[9]~31                                                                                        ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[9]~32                                                                                 ; cout             ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[10]~33                                                                                       ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[10]~33                                                                                ; combout          ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[10]~33                                                                                       ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[10]~34                                                                                ; cout             ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[11]~35                                                                                       ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[11]~35                                                                                ; combout          ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[11]~35                                                                                       ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[11]~36                                                                                ; cout             ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[12]~37                                                                                       ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[12]~37                                                                                ; combout          ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[12]~37                                                                                       ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[12]~38                                                                                ; cout             ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[13]~39                                                                                       ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[13]~39                                                                                ; combout          ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[13]~39                                                                                       ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[13]~40                                                                                ; cout             ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[14]~41                                                                                       ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[14]~41                                                                                ; combout          ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[14]~41                                                                                       ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[14]~42                                                                                ; cout             ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[15]~43                                                                                       ; |bench_canal_tx|canal_tx:comp2|C3:U7|counter[15]~43                                                                                ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~0                                                                                            ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~0                                                                                     ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~0                                                                                            ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~1                                                                                     ; cout             ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~2                                                                                            ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~2                                                                                     ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~2                                                                                            ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~3                                                                                     ; cout             ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~4                                                                                            ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~4                                                                                     ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~4                                                                                            ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~5                                                                                     ; cout             ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~6                                                                                            ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~6                                                                                     ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~6                                                                                            ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~7                                                                                     ; cout             ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~8                                                                                            ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~8                                                                                     ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~8                                                                                            ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~9                                                                                     ; cout             ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~10                                                                                           ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~10                                                                                    ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~10                                                                                           ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~11                                                                                    ; cout             ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~12                                                                                           ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~12                                                                                    ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~12                                                                                           ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~13                                                                                    ; cout             ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~14                                                                                           ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~14                                                                                    ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~14                                                                                           ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~15                                                                                    ; cout             ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~16                                                                                           ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~16                                                                                    ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~16                                                                                           ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~17                                                                                    ; cout             ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~18                                                                                           ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~18                                                                                    ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~18                                                                                           ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~19                                                                                    ; cout             ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~20                                                                                           ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~20                                                                                    ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~20                                                                                           ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~21                                                                                    ; cout             ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~22                                                                                           ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~22                                                                                    ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~22                                                                                           ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~23                                                                                    ; cout             ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~24                                                                                           ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~24                                                                                    ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~24                                                                                           ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~25                                                                                    ; cout             ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~26                                                                                           ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Add0~26                                                                                    ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[5]~26                                                                                    ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[5]~27                                                                             ; cout             ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[6]~28                                                                                    ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[6]~28                                                                             ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[6]~28                                                                                    ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[6]~29                                                                             ; cout             ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[7]~30                                                                                    ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[7]~30                                                                             ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[7]~30                                                                                    ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[7]~31                                                                             ; cout             ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[8]~32                                                                                    ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[8]~32                                                                             ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[8]~32                                                                                    ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[8]~33                                                                             ; cout             ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[9]~34                                                                                    ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[9]~34                                                                             ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[9]~34                                                                                    ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[9]~35                                                                             ; cout             ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[10]~36                                                                                   ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[10]~36                                                                            ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[10]~36                                                                                   ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[10]~37                                                                            ; cout             ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[11]~38                                                                                   ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[11]~38                                                                            ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[11]~38                                                                                   ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[11]~39                                                                            ; cout             ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[12]~40                                                                                   ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[12]~40                                                                            ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[12]~40                                                                                   ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[12]~41                                                                            ; cout             ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[13]~42                                                                                   ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[13]~42                                                                            ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[13]~42                                                                                   ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[13]~43                                                                            ; cout             ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[14]~44                                                                                   ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[14]~44                                                                            ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[14]~44                                                                                   ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[14]~45                                                                            ; cout             ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[15]~46                                                                                   ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|Dout_reg[15]~46                                                                            ; combout          ;
; |bench_canal_tx|data_generator:comp1|count[4]                                                                                             ; |bench_canal_tx|data_generator:comp1|count[4]                                                                                      ; regout           ;
; |bench_canal_tx|data_generator:comp1|count[5]                                                                                             ; |bench_canal_tx|data_generator:comp1|count[5]                                                                                      ; regout           ;
; |bench_canal_tx|data_generator:comp1|count[6]                                                                                             ; |bench_canal_tx|data_generator:comp1|count[6]                                                                                      ; regout           ;
; |bench_canal_tx|data_generator:comp1|count[5]~15                                                                                          ; |bench_canal_tx|data_generator:comp1|count[5]~16                                                                                   ; cout             ;
; |bench_canal_tx|data_generator:comp1|count[6]~17                                                                                          ; |bench_canal_tx|data_generator:comp1|count[6]~17                                                                                   ; combout          ;
; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|dffe4                                ; |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|dffe4                         ; regout           ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|process_0~3                                                                                       ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|process_0~3                                                                                ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|process_0~4                                                                                       ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|process_0~4                                                                                ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|process_0~8                                                                                       ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|process_0~8                                                                                ; combout          ;
; |bench_canal_tx|canal_tx:comp2|Reg4:U11|process_0~9                                                                                       ; |bench_canal_tx|canal_tx:comp2|Reg4:U11|process_0~9                                                                                ; combout          ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|Equal0~1                                                                                             ; |bench_canal_tx|canal_tx:comp2|C3:U7|Equal0~1                                                                                      ; combout          ;
; |bench_canal_tx|canal_tx:comp2|C3:U7|Equal0~2                                                                                             ; |bench_canal_tx|canal_tx:comp2|C3:U7|Equal0~2                                                                                      ; combout          ;
; |bench_canal_tx|canal_tx:comp2|RegH:U10|data_out[2]                                                                                       ; |bench_canal_tx|canal_tx:comp2|RegH:U10|data_out[2]                                                                                ; regout           ;
; |bench_canal_tx|canal_tx:comp2|RegH:U10|data_out[1]                                                                                       ; |bench_canal_tx|canal_tx:comp2|RegH:U10|data_out[1]                                                                                ; regout           ;
; |bench_canal_tx|canal_tx:comp2|RegH:U10|data_out[0]                                                                                       ; |bench_canal_tx|canal_tx:comp2|RegH:U10|data_out[0]                                                                                ; regout           ;
; |bench_canal_tx|canal_tx:comp2|RegL:U9|data_out[7]                                                                                        ; |bench_canal_tx|canal_tx:comp2|RegL:U9|data_out[7]                                                                                 ; regout           ;
; |bench_canal_tx|canal_tx:comp2|RegL:U9|data_out[6]                                                                                        ; |bench_canal_tx|canal_tx:comp2|RegL:U9|data_out[6]                                                                                 ; regout           ;
; |bench_canal_tx|canal_tx:comp2|RegL:U9|data_out[5]                                                                                        ; |bench_canal_tx|canal_tx:comp2|RegL:U9|data_out[5]                                                                                 ; regout           ;
; |bench_canal_tx|canal_tx:comp2|RegL:U9|data_out[4]                                                                                        ; |bench_canal_tx|canal_tx:comp2|RegL:U9|data_out[4]                                                                                 ; regout           ;
; |bench_canal_tx|canal_tx:comp2|RegL:U9|data_out[3]                                                                                        ; |bench_canal_tx|canal_tx:comp2|RegL:U9|data_out[3]                                                                                 ; regout           ;
; |bench_canal_tx|canal_tx:comp2|RegL:U9|data_out[2]                                                                                        ; |bench_canal_tx|canal_tx:comp2|RegL:U9|data_out[2]                                                                                 ; regout           ;
; |bench_canal_tx|canal_tx:comp2|RegL:U9|data_out[1]                                                                                        ; |bench_canal_tx|canal_tx:comp2|RegL:U9|data_out[1]                                                                                 ; regout           ;
; |bench_canal_tx|canal_tx:comp2|RegL:U9|data_out[0]                                                                                        ; |bench_canal_tx|canal_tx:comp2|RegL:U9|data_out[0]                                                                                 ; regout           ;
; |bench_canal_tx|canal_tx:comp2|RegH:U10|data_out[7]                                                                                       ; |bench_canal_tx|canal_tx:comp2|RegH:U10|data_out[7]                                                                                ; regout           ;
; |bench_canal_tx|canal_tx:comp2|RegH:U10|data_out[6]                                                                                       ; |bench_canal_tx|canal_tx:comp2|RegH:U10|data_out[6]                                                                                ; regout           ;
; |bench_canal_tx|canal_tx:comp2|RegH:U10|data_out[5]                                                                                       ; |bench_canal_tx|canal_tx:comp2|RegH:U10|data_out[5]                                                                                ; regout           ;
; |bench_canal_tx|canal_tx:comp2|RegH:U10|data_out[4]                                                                                       ; |bench_canal_tx|canal_tx:comp2|RegH:U10|data_out[4]                                                                                ; regout           ;
; |bench_canal_tx|canal_tx:comp2|RegH:U10|data_out[3]                                                                                       ; |bench_canal_tx|canal_tx:comp2|RegH:U10|data_out[3]                                                                                ; regout           ;
; |bench_canal_tx|data_generator:comp1|Equal0~1                                                                                             ; |bench_canal_tx|data_generator:comp1|Equal0~1                                                                                      ; combout          ;
; |bench_canal_tx|data_generator:comp1|Equal0~2                                                                                             ; |bench_canal_tx|data_generator:comp1|Equal0~2                                                                                      ; combout          ;
; |bench_canal_tx|~GND                                                                                                                      ; |bench_canal_tx|~GND                                                                                                               ; combout          ;
+-------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II Simulator
    Info: Version 9.0 Build 132 02/25/2009 SJ Full Version
    Info: Processing started: Wed Jul 17 19:21:39 2019
Info: Command: quartus_sim --read_settings_files=on --write_settings_files=off bench_canal_tx -c bench_canal_tx
Info: Using vector source file "C:/Users/zakar/Desktop/benchPLEASEWORK/bench_canal_tx.vwf"
Info: Inverted registers were found during simulation
    Info: Register: |bench_canal_tx|canal_tx:comp2|RegOut:U6|altshift_taps:Container_rtl_0|shift_taps_e4n:auto_generated|dffe4
Info: Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info: Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info: Simulation partitioned into 1 sub-simulations
Info: Simulation coverage is      84.62 %
Info: Number of transitions in simulation is 106676
Info: Quartus II Simulator was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 172 megabytes
    Info: Processing ended: Wed Jul 17 19:21:42 2019
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


