# üöÄ Projeto de Sistema Digital com M√∫ltiplos Dom√≠nios de Clock

## 1Ô∏è‚É£ Introdu√ß√£o

Este projeto tem como objetivo desenvolver um sistema digital que integra dois m√≥dulos com clocks diferentes: um **Deserializador** e uma **Fila (FIFO)**.

‚ú® **Deserializador:** recebe dados seriais (bit a bit) e gera palavras de 8 bits.  
üì• **Fila (FIFO):** armazena essas palavras seguindo a ordem First-In, First-Out.  
üß© **M√≥dulo Top:** integra os m√≥dulos e gera clocks derivados a partir de um clock principal de 1 MHz.

---

## 2Ô∏è‚É£ Organiza√ß√£o do Projeto

### üîÑ Deserializador

- Recebe 1 bit por vez via `data_in`.
- Ap√≥s 8 bits, gera palavra de 8 bits em `data_out` e sinaliza com `data_ready`.
- Espera confirma√ß√£o via `ack_in`.
- Indica ocupado com `status_out`.
- Opera a 100 kHz.

### üìä Fila (FIFO)

- Armazena at√© 8 palavras (8 bits cada).
- Entrada por `enqueue_in`, sa√≠da por `dequeue_in`.
- Modelo FIFO: o primeiro que entra √© o primeiro que sai.
- Indica quantidade de dados com `len_out`.
- Opera a 10 kHz.

### üèóÔ∏è M√≥dulo Top

- Integra deserializador e fila.
- Gera clocks de 100 kHz e 10 kHz a partir do clock base 1 MHz.
- Envia dados completos do deserializador para fila, respeitando o espa√ßo dispon√≠vel.
- Controla handshake entre m√≥dulos.

---

## 3Ô∏è‚É£ Execu√ß√£o

### Como rodar

1. Abra o projeto no Modelsim/Questa.  
2. Execute o arquivo `sim.do` para rodar a simula√ß√£o automaticamente.  
3. Verifique os resultados no waveform.  
4. Todos os m√≥dulos est√£o prontos para simula√ß√£o.

---

## 4Ô∏è‚É£ Interface e Simula√ß√£o

- Dados entram pelo `data_in` controlado pelo testbench.  
- Fila armazena dados via `enqueue_in` e retira via `dequeue_in`.  
- Sa√≠das monitoradas: `data_out`, `status_out`, `data_ready`, `len_out`.  
- Fluxo de dados e clocks validados pela simula√ß√£o.

---

**Desenvolvido por Eduardo Pietro e Gabriel Woltmann**  
