/* ==================================================================
* Family:				Cyclone V
* Device:				5CSEMA5F31C6
* Stage:				   DE1-SOC			
* Version:				Quartus II 64-Bit Version & 13.1.0 Build 162 10/23/2013 SJ Full Version
* Author: 				Qiaoxu
* Address:				Lab
* Data:					2017/5/25
* Function:				B机位同步提取电路部分的顶层文件
* 
* ==================================================================*/

module Bit_sync(
	
	input wire 	clk,
	input	wire	rst_n,	


);


//====================================================================
// ********** Define Parameter and Internal Signals *************
//====================================================================





//====================================================================
// ************************* Main Code *************************
//====================================================================

	/************************* Function ****************************/
	M_Receive(
	
	input wire 	clk,
	input	wire	rst_n,	
	
	input wire	M_in,			//输入产生的M序列
	
	output wire	M_edge		//输出提取出的码元脉冲边沿

);
	
	
	

endmodule
