# 單bit跨時域分析（快時鐘到慢時鐘）


由於快時鐘訊號頻率變化快，可能導致滿時鐘無法採集到快時鐘的資料，此時需要利用脈衝同步器進行訊號傳輸

## 時序圖

![image](https://github.com/aa389393/Verilog_example/assets/64916523/88754c1c-65dd-4bd0-9faf-ba89c8808358)


圖片來源 ： https://blog.csdn.net/SummerXRT/article/details/118874138


## 模擬結果

![image](https://github.com/aa389393/Verilog_example/assets/64916523/18121d1d-9342-4fc3-9fe9-ba929e7bca76)
