Timing Analyzer report for picorv32-DE2115
Sun Sep 14 16:49:29 2025
Quartus Prime Version 24.1std.0 Build 1077 03/04/2025 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Recovery: 'clk'
 16. Slow 1200mV 85C Model Removal: 'clk'
 17. Slow 1200mV 85C Model Metastability Summary
 18. Slow 1200mV 0C Model Fmax Summary
 19. Slow 1200mV 0C Model Setup Summary
 20. Slow 1200mV 0C Model Hold Summary
 21. Slow 1200mV 0C Model Recovery Summary
 22. Slow 1200mV 0C Model Removal Summary
 23. Slow 1200mV 0C Model Minimum Pulse Width Summary
 24. Slow 1200mV 0C Model Setup: 'clk'
 25. Slow 1200mV 0C Model Hold: 'clk'
 26. Slow 1200mV 0C Model Recovery: 'clk'
 27. Slow 1200mV 0C Model Removal: 'clk'
 28. Slow 1200mV 0C Model Metastability Summary
 29. Fast 1200mV 0C Model Setup Summary
 30. Fast 1200mV 0C Model Hold Summary
 31. Fast 1200mV 0C Model Recovery Summary
 32. Fast 1200mV 0C Model Removal Summary
 33. Fast 1200mV 0C Model Minimum Pulse Width Summary
 34. Fast 1200mV 0C Model Setup: 'clk'
 35. Fast 1200mV 0C Model Hold: 'clk'
 36. Fast 1200mV 0C Model Recovery: 'clk'
 37. Fast 1200mV 0C Model Removal: 'clk'
 38. Fast 1200mV 0C Model Metastability Summary
 39. Multicorner Timing Analysis Summary
 40. Board Trace Model Assignments
 41. Input Transition Times
 42. Signal Integrity Metrics (Slow 1200mv 0c Model)
 43. Signal Integrity Metrics (Slow 1200mv 85c Model)
 44. Signal Integrity Metrics (Fast 1200mv 0c Model)
 45. Setup Transfers
 46. Hold Transfers
 47. Recovery Transfers
 48. Removal Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths Summary
 52. Clock Status Summary
 53. Unconstrained Input Ports
 54. Unconstrained Output Ports
 55. Unconstrained Input Ports
 56. Unconstrained Output Ports
 57. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2025  Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Altera and sold by Altera or its authorized distributors.  Please
refer to the Altera Software License Subscription Agreements 
on the Quartus Prime software download page.



+---------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                         ;
+-----------------------+---------------------------------------------------------+
; Quartus Prime Version ; Version 24.1std.0 Build 1077 03/04/2025 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                  ;
; Revision Name         ; picorv32-DE2115                                         ;
; Device Family         ; Cyclone IV E                                            ;
; Device Name           ; EP4CE115F29C7                                           ;
; Timing Models         ; Final                                                   ;
; Delay Model           ; Combined                                                ;
; Rise/Fall Delays      ; Enabled                                                 ;
+-----------------------+---------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 2.22        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  38.1%      ;
;     Processor 3            ;  21.0%      ;
;     Processor 4            ;  19.5%      ;
;     Processors 5-16        ;   3.6%      ;
+----------------------------+-------------+


+------------------------------------------------------+
; SDC File List                                        ;
+------------------+--------+--------------------------+
; SDC File Path    ; Status ; Read at                  ;
+------------------+--------+--------------------------+
; src/picorv32.sdc ; OK     ; Sun Sep 14 16:49:03 2025 ;
+------------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 37.037 ; 27.0 MHz  ; 0.000 ; 18.518 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 39.83 MHz ; 39.83 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; 11.931 ; 0.000              ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.402 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; 31.119 ; 0.000                 ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 2.734 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; 18.141 ; 0.000                            ;
+-------+--------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                              ;
+--------+--------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; 11.931 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40668 ; clk          ; clk         ; 37.037       ; -0.075     ; 25.049     ;
; 11.954 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~39964 ; clk          ; clk         ; 37.037       ; -0.073     ; 25.028     ;
; 11.975 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40092 ; clk          ; clk         ; 37.037       ; -0.073     ; 25.007     ;
; 12.036 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~39516 ; clk          ; clk         ; 37.037       ; -0.076     ; 24.943     ;
; 12.053 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~39772 ; clk          ; clk         ; 37.037       ; -0.076     ; 24.926     ;
; 12.085 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~39868 ; clk          ; clk         ; 37.037       ; -0.091     ; 24.879     ;
; 12.091 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40700 ; clk          ; clk         ; 37.037       ; -0.075     ; 24.889     ;
; 12.106 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~39740 ; clk          ; clk         ; 37.037       ; -0.091     ; 24.858     ;
; 12.148 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~39644 ; clk          ; clk         ; 37.037       ; -0.077     ; 24.830     ;
; 12.167 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~39900 ; clk          ; clk         ; 37.037       ; -0.077     ; 24.811     ;
; 12.197 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~32988 ; clk          ; clk         ; 37.037       ; -0.092     ; 24.766     ;
; 12.198 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40380 ; clk          ; clk         ; 37.037       ; -0.074     ; 24.783     ;
; 12.205 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40412 ; clk          ; clk         ; 37.037       ; -0.088     ; 24.762     ;
; 12.216 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~33020 ; clk          ; clk         ; 37.037       ; -0.092     ; 24.747     ;
; 12.218 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40124 ; clk          ; clk         ; 37.037       ; -0.074     ; 24.763     ;
; 12.224 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40284 ; clk          ; clk         ; 37.037       ; -0.088     ; 24.743     ;
; 12.225 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~39036 ; clk          ; clk         ; 37.037       ; -0.087     ; 24.743     ;
; 12.229 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40156 ; clk          ; clk         ; 37.037       ; -0.132     ; 24.694     ;
; 12.244 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~39164 ; clk          ; clk         ; 37.037       ; -0.087     ; 24.724     ;
; 12.245 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40188 ; clk          ; clk         ; 37.037       ; -0.107     ; 24.703     ;
; 12.250 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40028 ; clk          ; clk         ; 37.037       ; -0.132     ; 24.673     ;
; 12.256 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~39292 ; clk          ; clk         ; 37.037       ; -0.113     ; 24.686     ;
; 12.264 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40060 ; clk          ; clk         ; 37.037       ; -0.107     ; 24.684     ;
; 12.274 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~39420 ; clk          ; clk         ; 37.037       ; -0.113     ; 24.668     ;
; 12.279 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~62748 ; clk          ; clk         ; 37.037       ; -0.075     ; 24.701     ;
; 12.302 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~63260 ; clk          ; clk         ; 37.037       ; -0.075     ; 24.678     ;
; 12.321 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~59132 ; clk          ; clk         ; 37.037       ; -0.051     ; 24.683     ;
; 12.330 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40540 ; clk          ; clk         ; 37.037       ; -0.073     ; 24.652     ;
; 12.331 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~35612 ; clk          ; clk         ; 37.037       ; -0.131     ; 24.593     ;
; 12.341 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~61180 ; clk          ; clk         ; 37.037       ; -0.051     ; 24.663     ;
; 12.350 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40572 ; clk          ; clk         ; 37.037       ; -0.073     ; 24.632     ;
; 12.360 ; picorv32:cpu|mem_addr[7] ; sram:memory|mem~40668 ; clk          ; clk         ; 37.037       ; -0.067     ; 24.628     ;
; 12.375 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~37500 ; clk          ; clk         ; 37.037       ; -0.091     ; 24.589     ;
; 12.383 ; picorv32:cpu|mem_addr[7] ; sram:memory|mem~39964 ; clk          ; clk         ; 37.037       ; -0.065     ; 24.607     ;
; 12.392 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~39004 ; clk          ; clk         ; 37.037       ; -0.124     ; 24.539     ;
; 12.393 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~36988 ; clk          ; clk         ; 37.037       ; -0.091     ; 24.571     ;
; 12.401 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~37468 ; clk          ; clk         ; 37.037       ; -0.091     ; 24.563     ;
; 12.404 ; picorv32:cpu|mem_addr[7] ; sram:memory|mem~40092 ; clk          ; clk         ; 37.037       ; -0.065     ; 24.586     ;
; 12.408 ; picorv32:cpu|mem_addr[9] ; sram:memory|mem~40668 ; clk          ; clk         ; 37.037       ; -0.083     ; 24.564     ;
; 12.411 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~39132 ; clk          ; clk         ; 37.037       ; -0.124     ; 24.520     ;
; 12.416 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40828 ; clk          ; clk         ; 37.037       ; -0.074     ; 24.565     ;
; 12.417 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~39484 ; clk          ; clk         ; 37.037       ; -0.084     ; 24.554     ;
; 12.420 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~36956 ; clk          ; clk         ; 37.037       ; -0.091     ; 24.544     ;
; 12.427 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40860 ; clk          ; clk         ; 37.037       ; -0.092     ; 24.536     ;
; 12.430 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~37020 ; clk          ; clk         ; 37.037       ; -0.122     ; 24.503     ;
; 12.431 ; picorv32:cpu|mem_addr[9] ; sram:memory|mem~39964 ; clk          ; clk         ; 37.037       ; -0.081     ; 24.543     ;
; 12.432 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~37532 ; clk          ; clk         ; 37.037       ; -0.117     ; 24.506     ;
; 12.433 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40796 ; clk          ; clk         ; 37.037       ; -0.074     ; 24.548     ;
; 12.434 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~51996 ; clk          ; clk         ; 37.037       ; -0.096     ; 24.525     ;
; 12.436 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~39612 ; clk          ; clk         ; 37.037       ; -0.084     ; 24.535     ;
; 12.442 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40604 ; clk          ; clk         ; 37.037       ; -0.092     ; 24.521     ;
; 12.443 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40892 ; clk          ; clk         ; 37.037       ; -0.088     ; 24.524     ;
; 12.445 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~38396 ; clk          ; clk         ; 37.037       ; -0.110     ; 24.500     ;
; 12.447 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~63004 ; clk          ; clk         ; 37.037       ; -0.073     ; 24.535     ;
; 12.448 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~38044 ; clk          ; clk         ; 37.037       ; -0.122     ; 24.485     ;
; 12.452 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~53020 ; clk          ; clk         ; 37.037       ; -0.096     ; 24.507     ;
; 12.452 ; picorv32:cpu|mem_addr[9] ; sram:memory|mem~40092 ; clk          ; clk         ; 37.037       ; -0.081     ; 24.522     ;
; 12.455 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~38556 ; clk          ; clk         ; 37.037       ; -0.117     ; 24.483     ;
; 12.456 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40956 ; clk          ; clk         ; 37.037       ; -0.086     ; 24.513     ;
; 12.458 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~61276 ; clk          ; clk         ; 37.037       ; -0.068     ; 24.529     ;
; 12.459 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~38364 ; clk          ; clk         ; 37.037       ; -0.110     ; 24.486     ;
; 12.460 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~39996 ; clk          ; clk         ; 37.037       ; -0.066     ; 24.529     ;
; 12.463 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~37564 ; clk          ; clk         ; 37.037       ; -0.104     ; 24.488     ;
; 12.463 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40636 ; clk          ; clk         ; 37.037       ; -0.088     ; 24.504     ;
; 12.465 ; picorv32:cpu|mem_addr[7] ; sram:memory|mem~39516 ; clk          ; clk         ; 37.037       ; -0.068     ; 24.522     ;
; 12.470 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~37148 ; clk          ; clk         ; 37.037       ; -0.085     ; 24.500     ;
; 12.472 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~61020 ; clk          ; clk         ; 37.037       ; -0.068     ; 24.515     ;
; 12.472 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~39932 ; clk          ; clk         ; 37.037       ; -0.079     ; 24.504     ;
; 12.475 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40924 ; clk          ; clk         ; 37.037       ; -0.086     ; 24.494     ;
; 12.479 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~36924 ; clk          ; clk         ; 37.037       ; -0.097     ; 24.479     ;
; 12.482 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~38588 ; clk          ; clk         ; 37.037       ; -0.104     ; 24.469     ;
; 12.482 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40252 ; clk          ; clk         ; 37.037       ; -0.066     ; 24.507     ;
; 12.482 ; picorv32:cpu|mem_addr[7] ; sram:memory|mem~39772 ; clk          ; clk         ; 37.037       ; -0.068     ; 24.505     ;
; 12.490 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~37660 ; clk          ; clk         ; 37.037       ; -0.085     ; 24.480     ;
; 12.491 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~38620 ; clk          ; clk         ; 37.037       ; -0.129     ; 24.435     ;
; 12.491 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~39676 ; clk          ; clk         ; 37.037       ; -0.079     ; 24.485     ;
; 12.493 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~38492 ; clk          ; clk         ; 37.037       ; -0.106     ; 24.456     ;
; 12.497 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~37436 ; clk          ; clk         ; 37.037       ; -0.097     ; 24.461     ;
; 12.502 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~38972 ; clk          ; clk         ; 37.037       ; -0.096     ; 24.457     ;
; 12.512 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~37596 ; clk          ; clk         ; 37.037       ; -0.129     ; 24.414     ;
; 12.512 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~37980 ; clk          ; clk         ; 37.037       ; -0.106     ; 24.437     ;
; 12.513 ; picorv32:cpu|mem_addr[9] ; sram:memory|mem~39516 ; clk          ; clk         ; 37.037       ; -0.084     ; 24.458     ;
; 12.514 ; picorv32:cpu|mem_addr[7] ; sram:memory|mem~39868 ; clk          ; clk         ; 37.037       ; -0.083     ; 24.458     ;
; 12.520 ; picorv32:cpu|mem_addr[7] ; sram:memory|mem~40700 ; clk          ; clk         ; 37.037       ; -0.067     ; 24.468     ;
; 12.522 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~39100 ; clk          ; clk         ; 37.037       ; -0.096     ; 24.437     ;
; 12.525 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~10202 ; clk          ; clk         ; 37.037       ; -0.087     ; 24.443     ;
; 12.530 ; picorv32:cpu|mem_addr[9] ; sram:memory|mem~39772 ; clk          ; clk         ; 37.037       ; -0.084     ; 24.441     ;
; 12.535 ; picorv32:cpu|mem_addr[7] ; sram:memory|mem~39740 ; clk          ; clk         ; 37.037       ; -0.083     ; 24.437     ;
; 12.537 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~36092 ; clk          ; clk         ; 37.037       ; -0.096     ; 24.422     ;
; 12.537 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~37084 ; clk          ; clk         ; 37.037       ; -0.098     ; 24.420     ;
; 12.541 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~65532 ; clk          ; clk         ; 37.037       ; -0.063     ; 24.451     ;
; 12.545 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40348 ; clk          ; clk         ; 37.037       ; -0.094     ; 24.416     ;
; 12.546 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40508 ; clk          ; clk         ; 37.037       ; -0.086     ; 24.423     ;
; 12.548 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~39452 ; clk          ; clk         ; 37.037       ; -0.098     ; 24.409     ;
; 12.551 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~59388 ; clk          ; clk         ; 37.037       ; -0.048     ; 24.456     ;
; 12.553 ; picorv32:cpu|mem_addr[8] ; sram:memory|mem~40668 ; clk          ; clk         ; 37.037       ; -0.083     ; 24.419     ;
; 12.554 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~38940 ; clk          ; clk         ; 37.037       ; -0.096     ; 24.405     ;
; 12.556 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~36060 ; clk          ; clk         ; 37.037       ; -0.096     ; 24.403     ;
; 12.557 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~61436 ; clk          ; clk         ; 37.037       ; -0.063     ; 24.435     ;
; 12.560 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40220 ; clk          ; clk         ; 37.037       ; -0.094     ; 24.401     ;
+--------+--------------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                  ;
+-------+------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; picorv32:cpu|mem_rdata_q[22]                   ; picorv32:cpu|mem_rdata_q[22]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; picorv32:cpu|mem_rdata_q[21]                   ; picorv32:cpu|mem_rdata_q[21]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; picorv32:cpu|mem_rdata_q[24]                   ; picorv32:cpu|mem_rdata_q[24]                                                                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; picorv32:cpu|mem_valid                         ; picorv32:cpu|mem_valid                                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; picorv32:cpu|mem_do_rdata                      ; picorv32:cpu|mem_do_rdata                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; picorv32:cpu|mem_do_wdata                      ; picorv32:cpu|mem_do_wdata                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; picorv32:cpu|reg_op1[0]                        ; picorv32:cpu|reg_op1[0]                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; picorv32:cpu|irq_delay                         ; picorv32:cpu|irq_delay                                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; picorv32:cpu|irq_state[0]                      ; picorv32:cpu|irq_state[0]                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; picorv32:cpu|latched_rd[1]                     ; picorv32:cpu|latched_rd[1]                                                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; picorv32:cpu|irq_active                        ; picorv32:cpu|irq_active                                                                             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; picorv32:cpu|irq_pending[1]                    ; picorv32:cpu|irq_pending[1]                                                                         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; picorv32:cpu|latched_stalu                     ; picorv32:cpu|latched_stalu                                                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; picorv32:cpu|irq_state[1]                      ; picorv32:cpu|irq_state[1]                                                                           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.403 ; uart_wrap:uart|simpleuart:uart|send_dummy      ; uart_wrap:uart|simpleuart:uart|send_dummy                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_wrap:uart|simpleuart:uart|send_bitcnt[0]  ; uart_wrap:uart|simpleuart:uart|send_bitcnt[0]                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_wrap:uart|simpleuart:uart|send_bitcnt[2]  ; uart_wrap:uart|simpleuart:uart|send_bitcnt[2]                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; picorv32:cpu|is_beq_bne_blt_bge_bltu_bgeu      ; picorv32:cpu|is_beq_bne_blt_bge_bltu_bgeu                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; picorv32:cpu|mem_rdata_q[2]                    ; picorv32:cpu|mem_rdata_q[2]                                                                         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; picorv32:cpu|mem_rdata_q[13]                   ; picorv32:cpu|mem_rdata_q[13]                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; picorv32:cpu|mem_rdata_q[27]                   ; picorv32:cpu|mem_rdata_q[27]                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; picorv32:cpu|mem_rdata_q[14]                   ; picorv32:cpu|mem_rdata_q[14]                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; picorv32:cpu|mem_rdata_q[17]                   ; picorv32:cpu|mem_rdata_q[17]                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; picorv32:cpu|mem_rdata_q[25]                   ; picorv32:cpu|mem_rdata_q[25]                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; picorv32:cpu|mem_rdata_q[31]                   ; picorv32:cpu|mem_rdata_q[31]                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; picorv32:cpu|mem_rdata_q[18]                   ; picorv32:cpu|mem_rdata_q[18]                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; picorv32:cpu|mem_rdata_q[30]                   ; picorv32:cpu|mem_rdata_q[30]                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; picorv32:cpu|mem_rdata_q[15]                   ; picorv32:cpu|mem_rdata_q[15]                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; picorv32:cpu|mem_rdata_q[29]                   ; picorv32:cpu|mem_rdata_q[29]                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; picorv32:cpu|mem_rdata_q[19]                   ; picorv32:cpu|mem_rdata_q[19]                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; picorv32:cpu|mem_rdata_q[28]                   ; picorv32:cpu|mem_rdata_q[28]                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; picorv32:cpu|mem_rdata_q[20]                   ; picorv32:cpu|mem_rdata_q[20]                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; picorv32:cpu|mem_rdata_q[12]                   ; picorv32:cpu|mem_rdata_q[12]                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; picorv32:cpu|mem_state[1]                      ; picorv32:cpu|mem_state[1]                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; picorv32:cpu|mem_state[0]                      ; picorv32:cpu|mem_state[0]                                                                           ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; picorv32:cpu|latched_is_lb                     ; picorv32:cpu|latched_is_lb                                                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; picorv32:cpu|latched_is_lh                     ; picorv32:cpu|latched_is_lh                                                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; picorv32:cpu|cpu_state.cpu_state_ld_rs1        ; picorv32:cpu|cpu_state.cpu_state_ld_rs1                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_wrap:uart|simpleuart:uart|recv_state[2]   ; uart_wrap:uart|simpleuart:uart|recv_state[2]                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_wrap:uart|simpleuart:uart|recv_state[0]   ; uart_wrap:uart|simpleuart:uart|recv_state[0]                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_wrap:uart|simpleuart:uart|recv_state[3]   ; uart_wrap:uart|simpleuart:uart|recv_state[3]                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_wrap:uart|simpleuart:uart|recv_state[1]   ; uart_wrap:uart|simpleuart:uart|recv_state[1]                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.404 ; picorv32:cpu|mem_rdata_q[5]                    ; picorv32:cpu|mem_rdata_q[5]                                                                         ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; picorv32:cpu|mem_rdata_q[3]                    ; picorv32:cpu|mem_rdata_q[3]                                                                         ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; picorv32:cpu|mem_rdata_q[1]                    ; picorv32:cpu|mem_rdata_q[1]                                                                         ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; picorv32:cpu|mem_rdata_q[4]                    ; picorv32:cpu|mem_rdata_q[4]                                                                         ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; picorv32:cpu|mem_rdata_q[6]                    ; picorv32:cpu|mem_rdata_q[6]                                                                         ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; picorv32:cpu|mem_rdata_q[0]                    ; picorv32:cpu|mem_rdata_q[0]                                                                         ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; picorv32:cpu|mem_rdata_q[16]                   ; picorv32:cpu|mem_rdata_q[16]                                                                        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.669      ;
; 0.408 ; picorv32:cpu|reg_sh[2]                         ; picorv32:cpu|reg_sh[2]                                                                              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.674      ;
; 0.429 ; picorv32:cpu|instr_sw                          ; picorv32:cpu|mem_wordsize.00                                                                        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.695      ;
; 0.429 ; uart_wrap:uart|simpleuart:uart|recv_pattern[2] ; uart_wrap:uart|simpleuart:uart|recv_pattern[1]                                                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.695      ;
; 0.429 ; uart_wrap:uart|simpleuart:uart|recv_pattern[3] ; uart_wrap:uart|simpleuart:uart|recv_pattern[2]                                                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.695      ;
; 0.430 ; uart_wrap:uart|simpleuart:uart|send_pattern[2] ; uart_wrap:uart|simpleuart:uart|send_pattern[1]                                                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.696      ;
; 0.430 ; uart_wrap:uart|simpleuart:uart|send_pattern[4] ; uart_wrap:uart|simpleuart:uart|send_pattern[3]                                                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.696      ;
; 0.430 ; uart_wrap:uart|simpleuart:uart|recv_pattern[7] ; uart_wrap:uart|simpleuart:uart|recv_pattern[6]                                                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.696      ;
; 0.430 ; uart_wrap:uart|simpleuart:uart|recv_pattern[4] ; uart_wrap:uart|simpleuart:uart|recv_pattern[3]                                                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.696      ;
; 0.432 ; uart_wrap:uart|simpleuart:uart|recv_pattern[1] ; uart_wrap:uart|simpleuart:uart|recv_pattern[0]                                                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.698      ;
; 0.447 ; picorv32:cpu|instr_auipc                       ; picorv32:cpu|is_lui_auipc_jal                                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.713      ;
; 0.451 ; picorv32:cpu|decoded_imm[10]                   ; picorv32:cpu|reg_op2[10]                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.717      ;
; 0.453 ; picorv32:cpu|mem_rdata_q[9]                    ; picorv32:cpu|decoded_rd[2]                                                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.719      ;
; 0.453 ; picorv32:cpu|reg_op2[2]                        ; picorv32:cpu|mem_wdata[18]                                                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.719      ;
; 0.454 ; picorv32:cpu|decoded_imm[31]                   ; picorv32:cpu|reg_op2[31]                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.720      ;
; 0.465 ; picorv32:cpu|reg_next_pc[7]                    ; picorv32:cpu|reg_pc[7]                                                                              ; clk          ; clk         ; 0.000        ; 0.079      ; 0.730      ;
; 0.468 ; picorv32:cpu|reg_next_pc[4]                    ; picorv32:cpu|reg_pc[4]                                                                              ; clk          ; clk         ; 0.000        ; 0.079      ; 0.733      ;
; 0.471 ; picorv32:cpu|reg_next_pc[15]                   ; picorv32:cpu|reg_pc[15]                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.737      ;
; 0.472 ; picorv32:cpu|reg_next_pc[14]                   ; picorv32:cpu|reg_pc[14]                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.738      ;
; 0.476 ; picorv32:cpu|reg_next_pc[13]                   ; picorv32:cpu|mem_addr[13]                                                                           ; clk          ; clk         ; 0.000        ; 0.079      ; 0.741      ;
; 0.480 ; picorv32:cpu|reg_next_pc[22]                   ; picorv32:cpu|cpuregs_rtl_1_bypass[33]                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.746      ;
; 0.480 ; picorv32:cpu|irq_active                        ; picorv32:cpu|irq_delay                                                                              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.747      ;
; 0.482 ; picorv32:cpu|reg_next_pc[27]                   ; picorv32:cpu|reg_pc[27]                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.748      ;
; 0.483 ; picorv32:cpu|reg_next_pc[10]                   ; picorv32:cpu|reg_pc[10]                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.749      ;
; 0.484 ; picorv32:cpu|reg_next_pc[25]                   ; picorv32:cpu|reg_pc[25]                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.750      ;
; 0.485 ; picorv32:cpu|reg_next_pc[2]                    ; picorv32:cpu|reg_pc[2]                                                                              ; clk          ; clk         ; 0.000        ; 0.079      ; 0.750      ;
; 0.485 ; picorv32:cpu|reg_next_pc[26]                   ; picorv32:cpu|reg_pc[26]                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.751      ;
; 0.489 ; picorv32:cpu|reg_next_pc[21]                   ; picorv32:cpu|cpuregs_rtl_1_bypass[32]                                                               ; clk          ; clk         ; 0.000        ; 0.080      ; 0.755      ;
; 0.491 ; picorv32:cpu|cpu_state.cpu_state_trap          ; picorv32:cpu|trap                                                                                   ; clk          ; clk         ; 0.000        ; 0.080      ; 0.757      ;
; 0.513 ; picorv32:cpu|reg_next_pc[8]                    ; picorv32:cpu|altsyncram:cpuregs_rtl_1|altsyncram_trd1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.441      ; 1.176      ;
; 0.575 ; picorv32:cpu|mem_rdata_q[8]                    ; picorv32:cpu|decoded_rd[1]                                                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.841      ;
; 0.575 ; picorv32:cpu|reg_op2[1]                        ; picorv32:cpu|mem_wdata[17]                                                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.841      ;
; 0.575 ; picorv32:cpu|decoded_imm[16]                   ; picorv32:cpu|reg_op2[16]                                                                            ; clk          ; clk         ; 0.000        ; 0.080      ; 0.841      ;
; 0.576 ; picorv32:cpu|mem_rdata_q[10]                   ; picorv32:cpu|decoded_rd[3]                                                                          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.842      ;
; 0.576 ; picorv32:cpu|mem_wdata[2]                      ; uart_wrap:uart|simpleuart:uart|cfg_divider[2]                                                       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.841      ;
; 0.576 ; picorv32:cpu|mem_wdata[7]                      ; uart_wrap:uart|simpleuart:uart|cfg_divider[7]                                                       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.841      ;
; 0.579 ; picorv32:cpu|mem_wdata[6]                      ; uart_wrap:uart|simpleuart:uart|cfg_divider[6]                                                       ; clk          ; clk         ; 0.000        ; 0.079      ; 0.844      ;
; 0.583 ; picorv32:cpu|reg_op2[7]                        ; picorv32:cpu|mem_wdata[23]                                                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 0.848      ;
; 0.585 ; picorv32:cpu|reg_op2[5]                        ; picorv32:cpu|mem_wdata[21]                                                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 0.850      ;
; 0.590 ; picorv32:cpu|mem_rdata_q[7]                    ; picorv32:cpu|decoded_imm[0]                                                                         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.856      ;
; 0.593 ; uart_wrap:uart|simpleuart:uart|recv_pattern[5] ; uart_wrap:uart|simpleuart:uart|recv_pattern[4]                                                      ; clk          ; clk         ; 0.000        ; 0.080      ; 0.859      ;
; 0.595 ; picorv32:cpu|instr_lui                         ; picorv32:cpu|is_lui_auipc_jal                                                                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.861      ;
; 0.601 ; picorv32:cpu|instr_bltu                        ; picorv32:cpu|is_sltiu_bltu_sltu                                                                     ; clk          ; clk         ; 0.000        ; 0.079      ; 0.866      ;
; 0.609 ; picorv32:cpu|irq_state[0]                      ; picorv32:cpu|latched_rd[2]                                                                          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.876      ;
; 0.612 ; picorv32:cpu|reg_next_pc[31]                   ; picorv32:cpu|reg_pc[31]                                                                             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.877      ;
; 0.613 ; picorv32:cpu|instr_lh                          ; picorv32:cpu|mem_wordsize.01                                                                        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.878      ;
; 0.613 ; picorv32:cpu|instr_lh                          ; picorv32:cpu|latched_is_lh                                                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 0.878      ;
; 0.616 ; picorv32:cpu|reg_next_pc[24]                   ; picorv32:cpu|reg_pc[24]                                                                             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.882      ;
; 0.618 ; picorv32:cpu|instr_slti                        ; picorv32:cpu|is_slti_blt_slt                                                                        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.883      ;
; 0.623 ; picorv32:cpu|instr_lb                          ; picorv32:cpu|latched_is_lb                                                                          ; clk          ; clk         ; 0.000        ; 0.079      ; 0.888      ;
; 0.624 ; picorv32:cpu|instr_lb                          ; picorv32:cpu|mem_wordsize.10                                                                        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.889      ;
; 0.629 ; picorv32:cpu|reg_op2[5]                        ; picorv32:cpu|mem_wdata[5]                                                                           ; clk          ; clk         ; 0.000        ; 0.079      ; 0.894      ;
+-------+------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                                                                             ;
+--------+-----------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 31.119 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|delay_state.10 ; clk          ; clk         ; 37.037       ; -0.119     ; 5.817      ;
; 31.119 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|delay_state.01 ; clk          ; clk         ; 37.037       ; -0.119     ; 5.817      ;
; 31.119 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|delay_state.00 ; clk          ; clk         ; 37.037       ; -0.119     ; 5.817      ;
; 31.258 ; reset_control:reset_controller|reset_count[1] ; countdown_timer:cdt|delay_state.10 ; clk          ; clk         ; 37.037       ; -0.119     ; 5.678      ;
; 31.258 ; reset_control:reset_controller|reset_count[1] ; countdown_timer:cdt|delay_state.01 ; clk          ; clk         ; 37.037       ; -0.119     ; 5.678      ;
; 31.258 ; reset_control:reset_controller|reset_count[1] ; countdown_timer:cdt|delay_state.00 ; clk          ; clk         ; 37.037       ; -0.119     ; 5.678      ;
; 31.417 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[0]     ; clk          ; clk         ; 37.037       ; -0.097     ; 5.541      ;
; 31.417 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[5]     ; clk          ; clk         ; 37.037       ; -0.097     ; 5.541      ;
; 31.417 ; reset_control:reset_controller|reset_count[0] ; fpga_leds:soc_leds|leds_reg[5]     ; clk          ; clk         ; 37.037       ; -0.097     ; 5.541      ;
; 31.417 ; reset_control:reset_controller|reset_count[0] ; fpga_leds:soc_leds|leds_reg[0]     ; clk          ; clk         ; 37.037       ; -0.097     ; 5.541      ;
; 31.419 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|delay_state.10 ; clk          ; clk         ; 37.037       ; -0.119     ; 5.517      ;
; 31.419 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|delay_state.01 ; clk          ; clk         ; 37.037       ; -0.119     ; 5.517      ;
; 31.419 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|delay_state.00 ; clk          ; clk         ; 37.037       ; -0.119     ; 5.517      ;
; 31.455 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[9]     ; clk          ; clk         ; 37.037       ; -0.102     ; 5.498      ;
; 31.455 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[10]    ; clk          ; clk         ; 37.037       ; -0.102     ; 5.498      ;
; 31.455 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[8]     ; clk          ; clk         ; 37.037       ; -0.102     ; 5.498      ;
; 31.455 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[15]    ; clk          ; clk         ; 37.037       ; -0.102     ; 5.498      ;
; 31.455 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[11]    ; clk          ; clk         ; 37.037       ; -0.102     ; 5.498      ;
; 31.455 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[12]    ; clk          ; clk         ; 37.037       ; -0.102     ; 5.498      ;
; 31.455 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[14]    ; clk          ; clk         ; 37.037       ; -0.102     ; 5.498      ;
; 31.455 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[13]    ; clk          ; clk         ; 37.037       ; -0.102     ; 5.498      ;
; 31.456 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[1]     ; clk          ; clk         ; 37.037       ; -0.096     ; 5.503      ;
; 31.456 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[2]     ; clk          ; clk         ; 37.037       ; -0.096     ; 5.503      ;
; 31.456 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[3]     ; clk          ; clk         ; 37.037       ; -0.096     ; 5.503      ;
; 31.456 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[4]     ; clk          ; clk         ; 37.037       ; -0.096     ; 5.503      ;
; 31.456 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[6]     ; clk          ; clk         ; 37.037       ; -0.096     ; 5.503      ;
; 31.456 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[7]     ; clk          ; clk         ; 37.037       ; -0.096     ; 5.503      ;
; 31.456 ; reset_control:reset_controller|reset_count[0] ; fpga_leds:soc_leds|leds_reg[6]     ; clk          ; clk         ; 37.037       ; -0.096     ; 5.503      ;
; 31.456 ; reset_control:reset_controller|reset_count[0] ; fpga_leds:soc_leds|leds_reg[4]     ; clk          ; clk         ; 37.037       ; -0.096     ; 5.503      ;
; 31.456 ; reset_control:reset_controller|reset_count[0] ; fpga_leds:soc_leds|leds_reg[1]     ; clk          ; clk         ; 37.037       ; -0.096     ; 5.503      ;
; 31.456 ; reset_control:reset_controller|reset_count[0] ; fpga_leds:soc_leds|leds_reg[3]     ; clk          ; clk         ; 37.037       ; -0.096     ; 5.503      ;
; 31.456 ; reset_control:reset_controller|reset_count[0] ; fpga_leds:soc_leds|leds_reg[7]     ; clk          ; clk         ; 37.037       ; -0.096     ; 5.503      ;
; 31.456 ; reset_control:reset_controller|reset_count[0] ; fpga_leds:soc_leds|leds_reg[2]     ; clk          ; clk         ; 37.037       ; -0.096     ; 5.503      ;
; 31.536 ; reset_control:reset_controller|reset_count[2] ; countdown_timer:cdt|delay_state.10 ; clk          ; clk         ; 37.037       ; -0.119     ; 5.400      ;
; 31.536 ; reset_control:reset_controller|reset_count[2] ; countdown_timer:cdt|delay_state.01 ; clk          ; clk         ; 37.037       ; -0.119     ; 5.400      ;
; 31.536 ; reset_control:reset_controller|reset_count[2] ; countdown_timer:cdt|delay_state.00 ; clk          ; clk         ; 37.037       ; -0.119     ; 5.400      ;
; 31.556 ; reset_control:reset_controller|reset_count[1] ; countdown_timer:cdt|counter[0]     ; clk          ; clk         ; 37.037       ; -0.097     ; 5.402      ;
; 31.556 ; reset_control:reset_controller|reset_count[1] ; countdown_timer:cdt|counter[5]     ; clk          ; clk         ; 37.037       ; -0.097     ; 5.402      ;
; 31.556 ; reset_control:reset_controller|reset_count[1] ; fpga_leds:soc_leds|leds_reg[5]     ; clk          ; clk         ; 37.037       ; -0.097     ; 5.402      ;
; 31.556 ; reset_control:reset_controller|reset_count[1] ; fpga_leds:soc_leds|leds_reg[0]     ; clk          ; clk         ; 37.037       ; -0.097     ; 5.402      ;
; 31.594 ; reset_control:reset_controller|reset_count[1] ; countdown_timer:cdt|counter[9]     ; clk          ; clk         ; 37.037       ; -0.102     ; 5.359      ;
; 31.594 ; reset_control:reset_controller|reset_count[1] ; countdown_timer:cdt|counter[10]    ; clk          ; clk         ; 37.037       ; -0.102     ; 5.359      ;
; 31.594 ; reset_control:reset_controller|reset_count[1] ; countdown_timer:cdt|counter[8]     ; clk          ; clk         ; 37.037       ; -0.102     ; 5.359      ;
; 31.594 ; reset_control:reset_controller|reset_count[1] ; countdown_timer:cdt|counter[15]    ; clk          ; clk         ; 37.037       ; -0.102     ; 5.359      ;
; 31.594 ; reset_control:reset_controller|reset_count[1] ; countdown_timer:cdt|counter[11]    ; clk          ; clk         ; 37.037       ; -0.102     ; 5.359      ;
; 31.594 ; reset_control:reset_controller|reset_count[1] ; countdown_timer:cdt|counter[12]    ; clk          ; clk         ; 37.037       ; -0.102     ; 5.359      ;
; 31.594 ; reset_control:reset_controller|reset_count[1] ; countdown_timer:cdt|counter[14]    ; clk          ; clk         ; 37.037       ; -0.102     ; 5.359      ;
; 31.594 ; reset_control:reset_controller|reset_count[1] ; countdown_timer:cdt|counter[13]    ; clk          ; clk         ; 37.037       ; -0.102     ; 5.359      ;
; 31.595 ; reset_control:reset_controller|reset_count[1] ; countdown_timer:cdt|counter[1]     ; clk          ; clk         ; 37.037       ; -0.096     ; 5.364      ;
; 31.595 ; reset_control:reset_controller|reset_count[1] ; countdown_timer:cdt|counter[2]     ; clk          ; clk         ; 37.037       ; -0.096     ; 5.364      ;
; 31.595 ; reset_control:reset_controller|reset_count[1] ; countdown_timer:cdt|counter[3]     ; clk          ; clk         ; 37.037       ; -0.096     ; 5.364      ;
; 31.595 ; reset_control:reset_controller|reset_count[1] ; countdown_timer:cdt|counter[4]     ; clk          ; clk         ; 37.037       ; -0.096     ; 5.364      ;
; 31.595 ; reset_control:reset_controller|reset_count[1] ; countdown_timer:cdt|counter[6]     ; clk          ; clk         ; 37.037       ; -0.096     ; 5.364      ;
; 31.595 ; reset_control:reset_controller|reset_count[1] ; countdown_timer:cdt|counter[7]     ; clk          ; clk         ; 37.037       ; -0.096     ; 5.364      ;
; 31.595 ; reset_control:reset_controller|reset_count[1] ; fpga_leds:soc_leds|leds_reg[6]     ; clk          ; clk         ; 37.037       ; -0.096     ; 5.364      ;
; 31.595 ; reset_control:reset_controller|reset_count[1] ; fpga_leds:soc_leds|leds_reg[4]     ; clk          ; clk         ; 37.037       ; -0.096     ; 5.364      ;
; 31.595 ; reset_control:reset_controller|reset_count[1] ; fpga_leds:soc_leds|leds_reg[1]     ; clk          ; clk         ; 37.037       ; -0.096     ; 5.364      ;
; 31.595 ; reset_control:reset_controller|reset_count[1] ; fpga_leds:soc_leds|leds_reg[3]     ; clk          ; clk         ; 37.037       ; -0.096     ; 5.364      ;
; 31.595 ; reset_control:reset_controller|reset_count[1] ; fpga_leds:soc_leds|leds_reg[7]     ; clk          ; clk         ; 37.037       ; -0.096     ; 5.364      ;
; 31.595 ; reset_control:reset_controller|reset_count[1] ; fpga_leds:soc_leds|leds_reg[2]     ; clk          ; clk         ; 37.037       ; -0.096     ; 5.364      ;
; 31.717 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[29]    ; clk          ; clk         ; 37.037       ; -0.111     ; 5.227      ;
; 31.717 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[24]    ; clk          ; clk         ; 37.037       ; -0.111     ; 5.227      ;
; 31.717 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[28]    ; clk          ; clk         ; 37.037       ; -0.111     ; 5.227      ;
; 31.717 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[27]    ; clk          ; clk         ; 37.037       ; -0.111     ; 5.227      ;
; 31.717 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[30]    ; clk          ; clk         ; 37.037       ; -0.111     ; 5.227      ;
; 31.717 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[31]    ; clk          ; clk         ; 37.037       ; -0.111     ; 5.227      ;
; 31.717 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[25]    ; clk          ; clk         ; 37.037       ; -0.111     ; 5.227      ;
; 31.717 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[26]    ; clk          ; clk         ; 37.037       ; -0.111     ; 5.227      ;
; 31.717 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|counter[0]     ; clk          ; clk         ; 37.037       ; -0.097     ; 5.241      ;
; 31.717 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|counter[5]     ; clk          ; clk         ; 37.037       ; -0.097     ; 5.241      ;
; 31.717 ; reset_control:reset_controller|reset_count[3] ; fpga_leds:soc_leds|leds_reg[5]     ; clk          ; clk         ; 37.037       ; -0.097     ; 5.241      ;
; 31.717 ; reset_control:reset_controller|reset_count[3] ; fpga_leds:soc_leds|leds_reg[0]     ; clk          ; clk         ; 37.037       ; -0.097     ; 5.241      ;
; 31.755 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|counter[9]     ; clk          ; clk         ; 37.037       ; -0.102     ; 5.198      ;
; 31.755 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|counter[10]    ; clk          ; clk         ; 37.037       ; -0.102     ; 5.198      ;
; 31.755 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|counter[8]     ; clk          ; clk         ; 37.037       ; -0.102     ; 5.198      ;
; 31.755 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|counter[15]    ; clk          ; clk         ; 37.037       ; -0.102     ; 5.198      ;
; 31.755 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|counter[11]    ; clk          ; clk         ; 37.037       ; -0.102     ; 5.198      ;
; 31.755 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|counter[12]    ; clk          ; clk         ; 37.037       ; -0.102     ; 5.198      ;
; 31.755 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|counter[14]    ; clk          ; clk         ; 37.037       ; -0.102     ; 5.198      ;
; 31.755 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|counter[13]    ; clk          ; clk         ; 37.037       ; -0.102     ; 5.198      ;
; 31.756 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|counter[1]     ; clk          ; clk         ; 37.037       ; -0.096     ; 5.203      ;
; 31.756 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|counter[2]     ; clk          ; clk         ; 37.037       ; -0.096     ; 5.203      ;
; 31.756 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|counter[3]     ; clk          ; clk         ; 37.037       ; -0.096     ; 5.203      ;
; 31.756 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|counter[4]     ; clk          ; clk         ; 37.037       ; -0.096     ; 5.203      ;
; 31.756 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|counter[6]     ; clk          ; clk         ; 37.037       ; -0.096     ; 5.203      ;
; 31.756 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|counter[7]     ; clk          ; clk         ; 37.037       ; -0.096     ; 5.203      ;
; 31.756 ; reset_control:reset_controller|reset_count[3] ; fpga_leds:soc_leds|leds_reg[6]     ; clk          ; clk         ; 37.037       ; -0.096     ; 5.203      ;
; 31.756 ; reset_control:reset_controller|reset_count[3] ; fpga_leds:soc_leds|leds_reg[4]     ; clk          ; clk         ; 37.037       ; -0.096     ; 5.203      ;
; 31.756 ; reset_control:reset_controller|reset_count[3] ; fpga_leds:soc_leds|leds_reg[1]     ; clk          ; clk         ; 37.037       ; -0.096     ; 5.203      ;
; 31.756 ; reset_control:reset_controller|reset_count[3] ; fpga_leds:soc_leds|leds_reg[3]     ; clk          ; clk         ; 37.037       ; -0.096     ; 5.203      ;
; 31.756 ; reset_control:reset_controller|reset_count[3] ; fpga_leds:soc_leds|leds_reg[7]     ; clk          ; clk         ; 37.037       ; -0.096     ; 5.203      ;
; 31.756 ; reset_control:reset_controller|reset_count[3] ; fpga_leds:soc_leds|leds_reg[2]     ; clk          ; clk         ; 37.037       ; -0.096     ; 5.203      ;
; 31.834 ; reset_control:reset_controller|reset_count[2] ; countdown_timer:cdt|counter[0]     ; clk          ; clk         ; 37.037       ; -0.097     ; 5.124      ;
; 31.834 ; reset_control:reset_controller|reset_count[2] ; countdown_timer:cdt|counter[5]     ; clk          ; clk         ; 37.037       ; -0.097     ; 5.124      ;
; 31.834 ; reset_control:reset_controller|reset_count[2] ; fpga_leds:soc_leds|leds_reg[5]     ; clk          ; clk         ; 37.037       ; -0.097     ; 5.124      ;
; 31.834 ; reset_control:reset_controller|reset_count[2] ; fpga_leds:soc_leds|leds_reg[0]     ; clk          ; clk         ; 37.037       ; -0.097     ; 5.124      ;
; 31.856 ; reset_control:reset_controller|reset_count[1] ; countdown_timer:cdt|counter[29]    ; clk          ; clk         ; 37.037       ; -0.111     ; 5.088      ;
; 31.856 ; reset_control:reset_controller|reset_count[1] ; countdown_timer:cdt|counter[24]    ; clk          ; clk         ; 37.037       ; -0.111     ; 5.088      ;
; 31.856 ; reset_control:reset_controller|reset_count[1] ; countdown_timer:cdt|counter[28]    ; clk          ; clk         ; 37.037       ; -0.111     ; 5.088      ;
; 31.856 ; reset_control:reset_controller|reset_count[1] ; countdown_timer:cdt|counter[27]    ; clk          ; clk         ; 37.037       ; -0.111     ; 5.088      ;
+--------+-----------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                                                                             ;
+-------+-----------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.734 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[22]    ; clk          ; clk         ; 0.000        ; 0.051      ; 2.971      ;
; 2.734 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[18]    ; clk          ; clk         ; 0.000        ; 0.051      ; 2.971      ;
; 2.734 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[16]    ; clk          ; clk         ; 0.000        ; 0.051      ; 2.971      ;
; 2.734 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[19]    ; clk          ; clk         ; 0.000        ; 0.051      ; 2.971      ;
; 2.734 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[23]    ; clk          ; clk         ; 0.000        ; 0.051      ; 2.971      ;
; 2.734 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[21]    ; clk          ; clk         ; 0.000        ; 0.051      ; 2.971      ;
; 2.734 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[20]    ; clk          ; clk         ; 0.000        ; 0.051      ; 2.971      ;
; 2.734 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[17]    ; clk          ; clk         ; 0.000        ; 0.051      ; 2.971      ;
; 3.001 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[29]    ; clk          ; clk         ; 0.000        ; 0.049      ; 3.236      ;
; 3.001 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[24]    ; clk          ; clk         ; 0.000        ; 0.049      ; 3.236      ;
; 3.001 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[28]    ; clk          ; clk         ; 0.000        ; 0.049      ; 3.236      ;
; 3.001 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[27]    ; clk          ; clk         ; 0.000        ; 0.049      ; 3.236      ;
; 3.001 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[30]    ; clk          ; clk         ; 0.000        ; 0.049      ; 3.236      ;
; 3.001 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[31]    ; clk          ; clk         ; 0.000        ; 0.049      ; 3.236      ;
; 3.001 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[25]    ; clk          ; clk         ; 0.000        ; 0.049      ; 3.236      ;
; 3.001 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[26]    ; clk          ; clk         ; 0.000        ; 0.049      ; 3.236      ;
; 3.075 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[22]    ; clk          ; clk         ; 0.000        ; 0.051      ; 3.312      ;
; 3.075 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[18]    ; clk          ; clk         ; 0.000        ; 0.051      ; 3.312      ;
; 3.075 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[16]    ; clk          ; clk         ; 0.000        ; 0.051      ; 3.312      ;
; 3.075 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[19]    ; clk          ; clk         ; 0.000        ; 0.051      ; 3.312      ;
; 3.075 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[23]    ; clk          ; clk         ; 0.000        ; 0.051      ; 3.312      ;
; 3.075 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[21]    ; clk          ; clk         ; 0.000        ; 0.051      ; 3.312      ;
; 3.075 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[20]    ; clk          ; clk         ; 0.000        ; 0.051      ; 3.312      ;
; 3.075 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[17]    ; clk          ; clk         ; 0.000        ; 0.051      ; 3.312      ;
; 3.247 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[1]     ; clk          ; clk         ; 0.000        ; 0.065      ; 3.498      ;
; 3.247 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[2]     ; clk          ; clk         ; 0.000        ; 0.065      ; 3.498      ;
; 3.247 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[3]     ; clk          ; clk         ; 0.000        ; 0.065      ; 3.498      ;
; 3.247 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[4]     ; clk          ; clk         ; 0.000        ; 0.065      ; 3.498      ;
; 3.247 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[6]     ; clk          ; clk         ; 0.000        ; 0.065      ; 3.498      ;
; 3.247 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[7]     ; clk          ; clk         ; 0.000        ; 0.065      ; 3.498      ;
; 3.247 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[9]     ; clk          ; clk         ; 0.000        ; 0.058      ; 3.491      ;
; 3.247 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[10]    ; clk          ; clk         ; 0.000        ; 0.058      ; 3.491      ;
; 3.247 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[8]     ; clk          ; clk         ; 0.000        ; 0.058      ; 3.491      ;
; 3.247 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[15]    ; clk          ; clk         ; 0.000        ; 0.058      ; 3.491      ;
; 3.247 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[11]    ; clk          ; clk         ; 0.000        ; 0.058      ; 3.491      ;
; 3.247 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[12]    ; clk          ; clk         ; 0.000        ; 0.058      ; 3.491      ;
; 3.247 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[14]    ; clk          ; clk         ; 0.000        ; 0.058      ; 3.491      ;
; 3.247 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[13]    ; clk          ; clk         ; 0.000        ; 0.058      ; 3.491      ;
; 3.247 ; reset_control:reset_controller|reset_count[5] ; fpga_leds:soc_leds|leds_reg[6]     ; clk          ; clk         ; 0.000        ; 0.065      ; 3.498      ;
; 3.247 ; reset_control:reset_controller|reset_count[5] ; fpga_leds:soc_leds|leds_reg[4]     ; clk          ; clk         ; 0.000        ; 0.065      ; 3.498      ;
; 3.247 ; reset_control:reset_controller|reset_count[5] ; fpga_leds:soc_leds|leds_reg[1]     ; clk          ; clk         ; 0.000        ; 0.065      ; 3.498      ;
; 3.247 ; reset_control:reset_controller|reset_count[5] ; fpga_leds:soc_leds|leds_reg[3]     ; clk          ; clk         ; 0.000        ; 0.065      ; 3.498      ;
; 3.247 ; reset_control:reset_controller|reset_count[5] ; fpga_leds:soc_leds|leds_reg[7]     ; clk          ; clk         ; 0.000        ; 0.065      ; 3.498      ;
; 3.247 ; reset_control:reset_controller|reset_count[5] ; fpga_leds:soc_leds|leds_reg[2]     ; clk          ; clk         ; 0.000        ; 0.065      ; 3.498      ;
; 3.285 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[0]     ; clk          ; clk         ; 0.000        ; 0.064      ; 3.535      ;
; 3.285 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[5]     ; clk          ; clk         ; 0.000        ; 0.064      ; 3.535      ;
; 3.285 ; reset_control:reset_controller|reset_count[5] ; fpga_leds:soc_leds|leds_reg[5]     ; clk          ; clk         ; 0.000        ; 0.064      ; 3.535      ;
; 3.285 ; reset_control:reset_controller|reset_count[5] ; fpga_leds:soc_leds|leds_reg[0]     ; clk          ; clk         ; 0.000        ; 0.064      ; 3.535      ;
; 3.342 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[29]    ; clk          ; clk         ; 0.000        ; 0.049      ; 3.577      ;
; 3.342 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[24]    ; clk          ; clk         ; 0.000        ; 0.049      ; 3.577      ;
; 3.342 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[28]    ; clk          ; clk         ; 0.000        ; 0.049      ; 3.577      ;
; 3.342 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[27]    ; clk          ; clk         ; 0.000        ; 0.049      ; 3.577      ;
; 3.342 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[30]    ; clk          ; clk         ; 0.000        ; 0.049      ; 3.577      ;
; 3.342 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[31]    ; clk          ; clk         ; 0.000        ; 0.049      ; 3.577      ;
; 3.342 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[25]    ; clk          ; clk         ; 0.000        ; 0.049      ; 3.577      ;
; 3.342 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[26]    ; clk          ; clk         ; 0.000        ; 0.049      ; 3.577      ;
; 3.533 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|delay_state.10 ; clk          ; clk         ; 0.000        ; 0.041      ; 3.760      ;
; 3.533 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|delay_state.01 ; clk          ; clk         ; 0.000        ; 0.041      ; 3.760      ;
; 3.533 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|delay_state.00 ; clk          ; clk         ; 0.000        ; 0.041      ; 3.760      ;
; 3.588 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[1]     ; clk          ; clk         ; 0.000        ; 0.065      ; 3.839      ;
; 3.588 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[2]     ; clk          ; clk         ; 0.000        ; 0.065      ; 3.839      ;
; 3.588 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[3]     ; clk          ; clk         ; 0.000        ; 0.065      ; 3.839      ;
; 3.588 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[4]     ; clk          ; clk         ; 0.000        ; 0.065      ; 3.839      ;
; 3.588 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[6]     ; clk          ; clk         ; 0.000        ; 0.065      ; 3.839      ;
; 3.588 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[7]     ; clk          ; clk         ; 0.000        ; 0.065      ; 3.839      ;
; 3.588 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[9]     ; clk          ; clk         ; 0.000        ; 0.058      ; 3.832      ;
; 3.588 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[10]    ; clk          ; clk         ; 0.000        ; 0.058      ; 3.832      ;
; 3.588 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[8]     ; clk          ; clk         ; 0.000        ; 0.058      ; 3.832      ;
; 3.588 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[15]    ; clk          ; clk         ; 0.000        ; 0.058      ; 3.832      ;
; 3.588 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[11]    ; clk          ; clk         ; 0.000        ; 0.058      ; 3.832      ;
; 3.588 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[12]    ; clk          ; clk         ; 0.000        ; 0.058      ; 3.832      ;
; 3.588 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[14]    ; clk          ; clk         ; 0.000        ; 0.058      ; 3.832      ;
; 3.588 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[13]    ; clk          ; clk         ; 0.000        ; 0.058      ; 3.832      ;
; 3.588 ; reset_control:reset_controller|reset_count[4] ; fpga_leds:soc_leds|leds_reg[6]     ; clk          ; clk         ; 0.000        ; 0.065      ; 3.839      ;
; 3.588 ; reset_control:reset_controller|reset_count[4] ; fpga_leds:soc_leds|leds_reg[4]     ; clk          ; clk         ; 0.000        ; 0.065      ; 3.839      ;
; 3.588 ; reset_control:reset_controller|reset_count[4] ; fpga_leds:soc_leds|leds_reg[1]     ; clk          ; clk         ; 0.000        ; 0.065      ; 3.839      ;
; 3.588 ; reset_control:reset_controller|reset_count[4] ; fpga_leds:soc_leds|leds_reg[3]     ; clk          ; clk         ; 0.000        ; 0.065      ; 3.839      ;
; 3.588 ; reset_control:reset_controller|reset_count[4] ; fpga_leds:soc_leds|leds_reg[7]     ; clk          ; clk         ; 0.000        ; 0.065      ; 3.839      ;
; 3.588 ; reset_control:reset_controller|reset_count[4] ; fpga_leds:soc_leds|leds_reg[2]     ; clk          ; clk         ; 0.000        ; 0.065      ; 3.839      ;
; 3.626 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[0]     ; clk          ; clk         ; 0.000        ; 0.064      ; 3.876      ;
; 3.626 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[5]     ; clk          ; clk         ; 0.000        ; 0.064      ; 3.876      ;
; 3.626 ; reset_control:reset_controller|reset_count[4] ; fpga_leds:soc_leds|leds_reg[5]     ; clk          ; clk         ; 0.000        ; 0.064      ; 3.876      ;
; 3.626 ; reset_control:reset_controller|reset_count[4] ; fpga_leds:soc_leds|leds_reg[0]     ; clk          ; clk         ; 0.000        ; 0.064      ; 3.876      ;
; 3.874 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|delay_state.10 ; clk          ; clk         ; 0.000        ; 0.041      ; 4.101      ;
; 3.874 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|delay_state.01 ; clk          ; clk         ; 0.000        ; 0.041      ; 4.101      ;
; 3.874 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|delay_state.00 ; clk          ; clk         ; 0.000        ; 0.041      ; 4.101      ;
; 4.054 ; reset_control:reset_controller|reset_count[2] ; countdown_timer:cdt|counter[22]    ; clk          ; clk         ; 0.000        ; 0.051      ; 4.291      ;
; 4.054 ; reset_control:reset_controller|reset_count[2] ; countdown_timer:cdt|counter[18]    ; clk          ; clk         ; 0.000        ; 0.051      ; 4.291      ;
; 4.054 ; reset_control:reset_controller|reset_count[2] ; countdown_timer:cdt|counter[16]    ; clk          ; clk         ; 0.000        ; 0.051      ; 4.291      ;
; 4.054 ; reset_control:reset_controller|reset_count[2] ; countdown_timer:cdt|counter[19]    ; clk          ; clk         ; 0.000        ; 0.051      ; 4.291      ;
; 4.054 ; reset_control:reset_controller|reset_count[2] ; countdown_timer:cdt|counter[23]    ; clk          ; clk         ; 0.000        ; 0.051      ; 4.291      ;
; 4.054 ; reset_control:reset_controller|reset_count[2] ; countdown_timer:cdt|counter[21]    ; clk          ; clk         ; 0.000        ; 0.051      ; 4.291      ;
; 4.054 ; reset_control:reset_controller|reset_count[2] ; countdown_timer:cdt|counter[20]    ; clk          ; clk         ; 0.000        ; 0.051      ; 4.291      ;
; 4.054 ; reset_control:reset_controller|reset_count[2] ; countdown_timer:cdt|counter[17]    ; clk          ; clk         ; 0.000        ; 0.051      ; 4.291      ;
; 4.179 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|counter[22]    ; clk          ; clk         ; 0.000        ; 0.051      ; 4.416      ;
; 4.179 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|counter[18]    ; clk          ; clk         ; 0.000        ; 0.051      ; 4.416      ;
; 4.179 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|counter[16]    ; clk          ; clk         ; 0.000        ; 0.051      ; 4.416      ;
; 4.179 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|counter[19]    ; clk          ; clk         ; 0.000        ; 0.051      ; 4.416      ;
; 4.179 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|counter[23]    ; clk          ; clk         ; 0.000        ; 0.051      ; 4.416      ;
; 4.179 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|counter[21]    ; clk          ; clk         ; 0.000        ; 0.051      ; 4.416      ;
+-------+-----------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 43.72 MHz ; 43.72 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 14.164 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.354 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; 31.583 ; 0.000                ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 2.510 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; 18.164 ; 0.000                           ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                               ;
+--------+--------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; 14.164 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40668 ; clk          ; clk         ; 37.037       ; -0.063     ; 22.829     ;
; 14.187 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~39964 ; clk          ; clk         ; 37.037       ; -0.059     ; 22.810     ;
; 14.217 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40092 ; clk          ; clk         ; 37.037       ; -0.059     ; 22.780     ;
; 14.265 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~39516 ; clk          ; clk         ; 37.037       ; -0.062     ; 22.729     ;
; 14.291 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~39772 ; clk          ; clk         ; 37.037       ; -0.062     ; 22.703     ;
; 14.314 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~39868 ; clk          ; clk         ; 37.037       ; -0.077     ; 22.665     ;
; 14.323 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40700 ; clk          ; clk         ; 37.037       ; -0.063     ; 22.670     ;
; 14.345 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~39740 ; clk          ; clk         ; 37.037       ; -0.077     ; 22.634     ;
; 14.361 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~39644 ; clk          ; clk         ; 37.037       ; -0.064     ; 22.631     ;
; 14.389 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~39900 ; clk          ; clk         ; 37.037       ; -0.064     ; 22.603     ;
; 14.410 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40380 ; clk          ; clk         ; 37.037       ; -0.062     ; 22.584     ;
; 14.413 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40412 ; clk          ; clk         ; 37.037       ; -0.074     ; 22.569     ;
; 14.414 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~32988 ; clk          ; clk         ; 37.037       ; -0.078     ; 22.564     ;
; 14.431 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~39036 ; clk          ; clk         ; 37.037       ; -0.073     ; 22.552     ;
; 14.434 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40156 ; clk          ; clk         ; 37.037       ; -0.120     ; 22.502     ;
; 14.438 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40124 ; clk          ; clk         ; 37.037       ; -0.062     ; 22.556     ;
; 14.441 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~33020 ; clk          ; clk         ; 37.037       ; -0.078     ; 22.537     ;
; 14.442 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40284 ; clk          ; clk         ; 37.037       ; -0.074     ; 22.540     ;
; 14.452 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40188 ; clk          ; clk         ; 37.037       ; -0.093     ; 22.511     ;
; 14.460 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~39164 ; clk          ; clk         ; 37.037       ; -0.073     ; 22.523     ;
; 14.461 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~39292 ; clk          ; clk         ; 37.037       ; -0.100     ; 22.495     ;
; 14.463 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40028 ; clk          ; clk         ; 37.037       ; -0.120     ; 22.473     ;
; 14.466 ; picorv32:cpu|mem_addr[9] ; sram:memory|mem~40668 ; clk          ; clk         ; 37.037       ; -0.073     ; 22.517     ;
; 14.479 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40060 ; clk          ; clk         ; 37.037       ; -0.093     ; 22.484     ;
; 14.483 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~62748 ; clk          ; clk         ; 37.037       ; -0.060     ; 22.513     ;
; 14.488 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~39420 ; clk          ; clk         ; 37.037       ; -0.100     ; 22.468     ;
; 14.489 ; picorv32:cpu|mem_addr[9] ; sram:memory|mem~39964 ; clk          ; clk         ; 37.037       ; -0.069     ; 22.498     ;
; 14.515 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~63260 ; clk          ; clk         ; 37.037       ; -0.060     ; 22.481     ;
; 14.519 ; picorv32:cpu|mem_addr[9] ; sram:memory|mem~40092 ; clk          ; clk         ; 37.037       ; -0.069     ; 22.468     ;
; 14.524 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~59132 ; clk          ; clk         ; 37.037       ; -0.037     ; 22.495     ;
; 14.526 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~35612 ; clk          ; clk         ; 37.037       ; -0.121     ; 22.409     ;
; 14.532 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40540 ; clk          ; clk         ; 37.037       ; -0.060     ; 22.464     ;
; 14.552 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~61180 ; clk          ; clk         ; 37.037       ; -0.037     ; 22.467     ;
; 14.553 ; picorv32:cpu|mem_addr[7] ; sram:memory|mem~40668 ; clk          ; clk         ; 37.037       ; -0.055     ; 22.448     ;
; 14.560 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40572 ; clk          ; clk         ; 37.037       ; -0.060     ; 22.436     ;
; 14.567 ; picorv32:cpu|mem_addr[9] ; sram:memory|mem~39516 ; clk          ; clk         ; 37.037       ; -0.072     ; 22.417     ;
; 14.572 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~37500 ; clk          ; clk         ; 37.037       ; -0.077     ; 22.407     ;
; 14.576 ; picorv32:cpu|mem_addr[7] ; sram:memory|mem~39964 ; clk          ; clk         ; 37.037       ; -0.051     ; 22.429     ;
; 14.583 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~39004 ; clk          ; clk         ; 37.037       ; -0.113     ; 22.360     ;
; 14.588 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~37468 ; clk          ; clk         ; 37.037       ; -0.077     ; 22.391     ;
; 14.593 ; picorv32:cpu|mem_addr[9] ; sram:memory|mem~39772 ; clk          ; clk         ; 37.037       ; -0.072     ; 22.391     ;
; 14.600 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~36988 ; clk          ; clk         ; 37.037       ; -0.077     ; 22.379     ;
; 14.601 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40828 ; clk          ; clk         ; 37.037       ; -0.060     ; 22.395     ;
; 14.606 ; picorv32:cpu|mem_addr[7] ; sram:memory|mem~40092 ; clk          ; clk         ; 37.037       ; -0.051     ; 22.399     ;
; 14.610 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~37020 ; clk          ; clk         ; 37.037       ; -0.110     ; 22.336     ;
; 14.611 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40860 ; clk          ; clk         ; 37.037       ; -0.079     ; 22.366     ;
; 14.611 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~39132 ; clk          ; clk         ; 37.037       ; -0.113     ; 22.332     ;
; 14.612 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~39484 ; clk          ; clk         ; 37.037       ; -0.072     ; 22.372     ;
; 14.615 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~37532 ; clk          ; clk         ; 37.037       ; -0.105     ; 22.336     ;
; 14.615 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~36956 ; clk          ; clk         ; 37.037       ; -0.077     ; 22.364     ;
; 14.616 ; picorv32:cpu|mem_addr[9] ; sram:memory|mem~39868 ; clk          ; clk         ; 37.037       ; -0.087     ; 22.353     ;
; 14.620 ; picorv32:cpu|mem_addr[8] ; sram:memory|mem~40668 ; clk          ; clk         ; 37.037       ; -0.073     ; 22.363     ;
; 14.621 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~51996 ; clk          ; clk         ; 37.037       ; -0.081     ; 22.354     ;
; 14.625 ; picorv32:cpu|mem_addr[9] ; sram:memory|mem~40700 ; clk          ; clk         ; 37.037       ; -0.073     ; 22.358     ;
; 14.627 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~38396 ; clk          ; clk         ; 37.037       ; -0.098     ; 22.331     ;
; 14.627 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40796 ; clk          ; clk         ; 37.037       ; -0.060     ; 22.369     ;
; 14.629 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40892 ; clk          ; clk         ; 37.037       ; -0.075     ; 22.352     ;
; 14.634 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~10202 ; clk          ; clk         ; 37.037       ; -0.076     ; 22.346     ;
; 14.635 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40604 ; clk          ; clk         ; 37.037       ; -0.079     ; 22.342     ;
; 14.637 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~38044 ; clk          ; clk         ; 37.037       ; -0.110     ; 22.309     ;
; 14.640 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~39612 ; clk          ; clk         ; 37.037       ; -0.072     ; 22.344     ;
; 14.641 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40956 ; clk          ; clk         ; 37.037       ; -0.072     ; 22.343     ;
; 14.643 ; picorv32:cpu|mem_addr[8] ; sram:memory|mem~39964 ; clk          ; clk         ; 37.037       ; -0.069     ; 22.344     ;
; 14.646 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~37564 ; clk          ; clk         ; 37.037       ; -0.089     ; 22.321     ;
; 14.646 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~38556 ; clk          ; clk         ; 37.037       ; -0.105     ; 22.305     ;
; 14.647 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~53020 ; clk          ; clk         ; 37.037       ; -0.081     ; 22.328     ;
; 14.647 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~63004 ; clk          ; clk         ; 37.037       ; -0.058     ; 22.351     ;
; 14.647 ; picorv32:cpu|mem_addr[9] ; sram:memory|mem~39740 ; clk          ; clk         ; 37.037       ; -0.087     ; 22.322     ;
; 14.650 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~38364 ; clk          ; clk         ; 37.037       ; -0.098     ; 22.308     ;
; 14.652 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~39996 ; clk          ; clk         ; 37.037       ; -0.052     ; 22.352     ;
; 14.654 ; picorv32:cpu|mem_addr[7] ; sram:memory|mem~39516 ; clk          ; clk         ; 37.037       ; -0.054     ; 22.348     ;
; 14.656 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~61276 ; clk          ; clk         ; 37.037       ; -0.054     ; 22.346     ;
; 14.656 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~37148 ; clk          ; clk         ; 37.037       ; -0.071     ; 22.329     ;
; 14.658 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40636 ; clk          ; clk         ; 37.037       ; -0.075     ; 22.323     ;
; 14.661 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~39932 ; clk          ; clk         ; 37.037       ; -0.066     ; 22.329     ;
; 14.662 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~36924 ; clk          ; clk         ; 37.037       ; -0.083     ; 22.311     ;
; 14.663 ; picorv32:cpu|mem_addr[9] ; sram:memory|mem~39644 ; clk          ; clk         ; 37.037       ; -0.074     ; 22.319     ;
; 14.665 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~38620 ; clk          ; clk         ; 37.037       ; -0.117     ; 22.274     ;
; 14.668 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40924 ; clk          ; clk         ; 37.037       ; -0.072     ; 22.316     ;
; 14.669 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~10298 ; clk          ; clk         ; 37.037       ; -0.058     ; 22.329     ;
; 14.673 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~38492 ; clk          ; clk         ; 37.037       ; -0.092     ; 22.291     ;
; 14.673 ; picorv32:cpu|mem_addr[8] ; sram:memory|mem~40092 ; clk          ; clk         ; 37.037       ; -0.069     ; 22.314     ;
; 14.674 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~38588 ; clk          ; clk         ; 37.037       ; -0.089     ; 22.293     ;
; 14.677 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~38972 ; clk          ; clk         ; 37.037       ; -0.084     ; 22.295     ;
; 14.679 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~61020 ; clk          ; clk         ; 37.037       ; -0.054     ; 22.323     ;
; 14.680 ; picorv32:cpu|mem_addr[7] ; sram:memory|mem~39772 ; clk          ; clk         ; 37.037       ; -0.054     ; 22.322     ;
; 14.682 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40252 ; clk          ; clk         ; 37.037       ; -0.052     ; 22.322     ;
; 14.685 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~37660 ; clk          ; clk         ; 37.037       ; -0.071     ; 22.300     ;
; 14.687 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~29466 ; clk          ; clk         ; 37.037       ; -0.105     ; 22.264     ;
; 14.689 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~37436 ; clk          ; clk         ; 37.037       ; -0.083     ; 22.284     ;
; 14.689 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~39676 ; clk          ; clk         ; 37.037       ; -0.066     ; 22.301     ;
; 14.691 ; picorv32:cpu|mem_addr[9] ; sram:memory|mem~39900 ; clk          ; clk         ; 37.037       ; -0.074     ; 22.291     ;
; 14.695 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~37596 ; clk          ; clk         ; 37.037       ; -0.117     ; 22.244     ;
; 14.701 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~37980 ; clk          ; clk         ; 37.037       ; -0.092     ; 22.263     ;
; 14.702 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~15866 ; clk          ; clk         ; 37.037       ; -0.078     ; 22.276     ;
; 14.703 ; picorv32:cpu|mem_addr[7] ; sram:memory|mem~39868 ; clk          ; clk         ; 37.037       ; -0.069     ; 22.284     ;
; 14.705 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~39100 ; clk          ; clk         ; 37.037       ; -0.084     ; 22.267     ;
; 14.705 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~8250  ; clk          ; clk         ; 37.037       ; -0.058     ; 22.293     ;
; 14.708 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~36092 ; clk          ; clk         ; 37.037       ; -0.082     ; 22.266     ;
; 14.710 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~28954 ; clk          ; clk         ; 37.037       ; -0.105     ; 22.241     ;
+--------+--------------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                   ;
+-------+------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.354 ; picorv32:cpu|mem_rdata_q[2]                    ; picorv32:cpu|mem_rdata_q[2]                                                                         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; picorv32:cpu|mem_rdata_q[25]                   ; picorv32:cpu|mem_rdata_q[25]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; picorv32:cpu|mem_rdata_q[31]                   ; picorv32:cpu|mem_rdata_q[31]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; picorv32:cpu|mem_rdata_q[22]                   ; picorv32:cpu|mem_rdata_q[22]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; picorv32:cpu|mem_rdata_q[21]                   ; picorv32:cpu|mem_rdata_q[21]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; picorv32:cpu|mem_rdata_q[30]                   ; picorv32:cpu|mem_rdata_q[30]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; picorv32:cpu|mem_rdata_q[29]                   ; picorv32:cpu|mem_rdata_q[29]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; picorv32:cpu|mem_rdata_q[24]                   ; picorv32:cpu|mem_rdata_q[24]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; picorv32:cpu|mem_rdata_q[28]                   ; picorv32:cpu|mem_rdata_q[28]                                                                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; picorv32:cpu|mem_valid                         ; picorv32:cpu|mem_valid                                                                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; picorv32:cpu|mem_do_rdata                      ; picorv32:cpu|mem_do_rdata                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; picorv32:cpu|mem_do_wdata                      ; picorv32:cpu|mem_do_wdata                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; picorv32:cpu|mem_state[1]                      ; picorv32:cpu|mem_state[1]                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; picorv32:cpu|mem_state[0]                      ; picorv32:cpu|mem_state[0]                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; picorv32:cpu|reg_op1[0]                        ; picorv32:cpu|reg_op1[0]                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; picorv32:cpu|cpu_state.cpu_state_ld_rs1        ; picorv32:cpu|cpu_state.cpu_state_ld_rs1                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; picorv32:cpu|irq_state[0]                      ; picorv32:cpu|irq_state[0]                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; picorv32:cpu|latched_rd[1]                     ; picorv32:cpu|latched_rd[1]                                                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; picorv32:cpu|irq_pending[1]                    ; picorv32:cpu|irq_pending[1]                                                                         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; picorv32:cpu|latched_stalu                     ; picorv32:cpu|latched_stalu                                                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; picorv32:cpu|irq_state[1]                      ; picorv32:cpu|irq_state[1]                                                                           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.355 ; uart_wrap:uart|simpleuart:uart|send_dummy      ; uart_wrap:uart|simpleuart:uart|send_dummy                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart_wrap:uart|simpleuart:uart|send_bitcnt[0]  ; uart_wrap:uart|simpleuart:uart|send_bitcnt[0]                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart_wrap:uart|simpleuart:uart|send_bitcnt[2]  ; uart_wrap:uart|simpleuart:uart|send_bitcnt[2]                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; picorv32:cpu|is_beq_bne_blt_bge_bltu_bgeu      ; picorv32:cpu|is_beq_bne_blt_bge_bltu_bgeu                                                           ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; picorv32:cpu|mem_rdata_q[5]                    ; picorv32:cpu|mem_rdata_q[5]                                                                         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; picorv32:cpu|mem_rdata_q[13]                   ; picorv32:cpu|mem_rdata_q[13]                                                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; picorv32:cpu|mem_rdata_q[3]                    ; picorv32:cpu|mem_rdata_q[3]                                                                         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; picorv32:cpu|mem_rdata_q[27]                   ; picorv32:cpu|mem_rdata_q[27]                                                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; picorv32:cpu|mem_rdata_q[1]                    ; picorv32:cpu|mem_rdata_q[1]                                                                         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; picorv32:cpu|mem_rdata_q[4]                    ; picorv32:cpu|mem_rdata_q[4]                                                                         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; picorv32:cpu|mem_rdata_q[14]                   ; picorv32:cpu|mem_rdata_q[14]                                                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; picorv32:cpu|mem_rdata_q[17]                   ; picorv32:cpu|mem_rdata_q[17]                                                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; picorv32:cpu|mem_rdata_q[6]                    ; picorv32:cpu|mem_rdata_q[6]                                                                         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; picorv32:cpu|mem_rdata_q[18]                   ; picorv32:cpu|mem_rdata_q[18]                                                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; picorv32:cpu|mem_rdata_q[0]                    ; picorv32:cpu|mem_rdata_q[0]                                                                         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; picorv32:cpu|mem_rdata_q[15]                   ; picorv32:cpu|mem_rdata_q[15]                                                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; picorv32:cpu|mem_rdata_q[16]                   ; picorv32:cpu|mem_rdata_q[16]                                                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; picorv32:cpu|mem_rdata_q[19]                   ; picorv32:cpu|mem_rdata_q[19]                                                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; picorv32:cpu|mem_rdata_q[20]                   ; picorv32:cpu|mem_rdata_q[20]                                                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; picorv32:cpu|mem_rdata_q[12]                   ; picorv32:cpu|mem_rdata_q[12]                                                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; picorv32:cpu|latched_is_lb                     ; picorv32:cpu|latched_is_lb                                                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; picorv32:cpu|latched_is_lh                     ; picorv32:cpu|latched_is_lh                                                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; picorv32:cpu|irq_delay                         ; picorv32:cpu|irq_delay                                                                              ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; picorv32:cpu|irq_active                        ; picorv32:cpu|irq_active                                                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart_wrap:uart|simpleuart:uart|recv_state[2]   ; uart_wrap:uart|simpleuart:uart|recv_state[2]                                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart_wrap:uart|simpleuart:uart|recv_state[0]   ; uart_wrap:uart|simpleuart:uart|recv_state[0]                                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart_wrap:uart|simpleuart:uart|recv_state[3]   ; uart_wrap:uart|simpleuart:uart|recv_state[3]                                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.355 ; uart_wrap:uart|simpleuart:uart|recv_state[1]   ; uart_wrap:uart|simpleuart:uart|recv_state[1]                                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.597      ;
; 0.365 ; picorv32:cpu|reg_sh[2]                         ; picorv32:cpu|reg_sh[2]                                                                              ; clk          ; clk         ; 0.000        ; 0.072      ; 0.608      ;
; 0.390 ; picorv32:cpu|instr_sw                          ; picorv32:cpu|mem_wordsize.00                                                                        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.632      ;
; 0.397 ; uart_wrap:uart|simpleuart:uart|send_pattern[2] ; uart_wrap:uart|simpleuart:uart|send_pattern[1]                                                      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.639      ;
; 0.397 ; uart_wrap:uart|simpleuart:uart|recv_pattern[7] ; uart_wrap:uart|simpleuart:uart|recv_pattern[6]                                                      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.639      ;
; 0.397 ; uart_wrap:uart|simpleuart:uart|recv_pattern[2] ; uart_wrap:uart|simpleuart:uart|recv_pattern[1]                                                      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.639      ;
; 0.397 ; uart_wrap:uart|simpleuart:uart|recv_pattern[3] ; uart_wrap:uart|simpleuart:uart|recv_pattern[2]                                                      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.639      ;
; 0.397 ; uart_wrap:uart|simpleuart:uart|recv_pattern[4] ; uart_wrap:uart|simpleuart:uart|recv_pattern[3]                                                      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.639      ;
; 0.398 ; uart_wrap:uart|simpleuart:uart|send_pattern[4] ; uart_wrap:uart|simpleuart:uart|send_pattern[3]                                                      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.640      ;
; 0.399 ; uart_wrap:uart|simpleuart:uart|recv_pattern[1] ; uart_wrap:uart|simpleuart:uart|recv_pattern[0]                                                      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.641      ;
; 0.412 ; picorv32:cpu|instr_auipc                       ; picorv32:cpu|is_lui_auipc_jal                                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.654      ;
; 0.416 ; picorv32:cpu|decoded_imm[10]                   ; picorv32:cpu|reg_op2[10]                                                                            ; clk          ; clk         ; 0.000        ; 0.072      ; 0.659      ;
; 0.418 ; picorv32:cpu|mem_rdata_q[9]                    ; picorv32:cpu|decoded_rd[2]                                                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.660      ;
; 0.418 ; picorv32:cpu|reg_op2[2]                        ; picorv32:cpu|mem_wdata[18]                                                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.660      ;
; 0.420 ; picorv32:cpu|decoded_imm[31]                   ; picorv32:cpu|reg_op2[31]                                                                            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.662      ;
; 0.428 ; picorv32:cpu|reg_next_pc[7]                    ; picorv32:cpu|reg_pc[7]                                                                              ; clk          ; clk         ; 0.000        ; 0.071      ; 0.670      ;
; 0.432 ; picorv32:cpu|reg_next_pc[4]                    ; picorv32:cpu|reg_pc[4]                                                                              ; clk          ; clk         ; 0.000        ; 0.070      ; 0.673      ;
; 0.434 ; picorv32:cpu|reg_next_pc[14]                   ; picorv32:cpu|reg_pc[14]                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.677      ;
; 0.435 ; picorv32:cpu|reg_next_pc[15]                   ; picorv32:cpu|reg_pc[15]                                                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.677      ;
; 0.441 ; picorv32:cpu|reg_next_pc[13]                   ; picorv32:cpu|mem_addr[13]                                                                           ; clk          ; clk         ; 0.000        ; 0.070      ; 0.682      ;
; 0.442 ; picorv32:cpu|reg_next_pc[22]                   ; picorv32:cpu|cpuregs_rtl_1_bypass[33]                                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.684      ;
; 0.442 ; picorv32:cpu|irq_active                        ; picorv32:cpu|irq_delay                                                                              ; clk          ; clk         ; 0.000        ; 0.071      ; 0.684      ;
; 0.443 ; picorv32:cpu|reg_next_pc[27]                   ; picorv32:cpu|reg_pc[27]                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.686      ;
; 0.444 ; picorv32:cpu|reg_next_pc[10]                   ; picorv32:cpu|reg_pc[10]                                                                             ; clk          ; clk         ; 0.000        ; 0.072      ; 0.687      ;
; 0.447 ; picorv32:cpu|reg_next_pc[2]                    ; picorv32:cpu|reg_pc[2]                                                                              ; clk          ; clk         ; 0.000        ; 0.070      ; 0.688      ;
; 0.447 ; picorv32:cpu|reg_next_pc[25]                   ; picorv32:cpu|reg_pc[25]                                                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.689      ;
; 0.447 ; picorv32:cpu|reg_next_pc[26]                   ; picorv32:cpu|reg_pc[26]                                                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.689      ;
; 0.449 ; picorv32:cpu|reg_next_pc[21]                   ; picorv32:cpu|cpuregs_rtl_1_bypass[32]                                                               ; clk          ; clk         ; 0.000        ; 0.071      ; 0.691      ;
; 0.451 ; picorv32:cpu|cpu_state.cpu_state_trap          ; picorv32:cpu|trap                                                                                   ; clk          ; clk         ; 0.000        ; 0.071      ; 0.693      ;
; 0.500 ; picorv32:cpu|reg_next_pc[8]                    ; picorv32:cpu|altsyncram:cpuregs_rtl_1|altsyncram_trd1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.394      ; 1.095      ;
; 0.528 ; picorv32:cpu|mem_rdata_q[8]                    ; picorv32:cpu|decoded_rd[1]                                                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.770      ;
; 0.528 ; picorv32:cpu|mem_wdata[2]                      ; uart_wrap:uart|simpleuart:uart|cfg_divider[2]                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.770      ;
; 0.528 ; picorv32:cpu|mem_wdata[7]                      ; uart_wrap:uart|simpleuart:uart|cfg_divider[7]                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.770      ;
; 0.528 ; picorv32:cpu|reg_op2[1]                        ; picorv32:cpu|mem_wdata[17]                                                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.770      ;
; 0.528 ; picorv32:cpu|decoded_imm[16]                   ; picorv32:cpu|reg_op2[16]                                                                            ; clk          ; clk         ; 0.000        ; 0.071      ; 0.770      ;
; 0.529 ; picorv32:cpu|mem_rdata_q[10]                   ; picorv32:cpu|decoded_rd[3]                                                                          ; clk          ; clk         ; 0.000        ; 0.071      ; 0.771      ;
; 0.531 ; picorv32:cpu|mem_wdata[6]                      ; uart_wrap:uart|simpleuart:uart|cfg_divider[6]                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.773      ;
; 0.534 ; picorv32:cpu|reg_op2[7]                        ; picorv32:cpu|mem_wdata[23]                                                                          ; clk          ; clk         ; 0.000        ; 0.070      ; 0.775      ;
; 0.537 ; picorv32:cpu|reg_op2[5]                        ; picorv32:cpu|mem_wdata[21]                                                                          ; clk          ; clk         ; 0.000        ; 0.070      ; 0.778      ;
; 0.546 ; picorv32:cpu|instr_lui                         ; picorv32:cpu|is_lui_auipc_jal                                                                       ; clk          ; clk         ; 0.000        ; 0.071      ; 0.788      ;
; 0.548 ; picorv32:cpu|mem_rdata_q[7]                    ; picorv32:cpu|decoded_imm[0]                                                                         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.790      ;
; 0.550 ; uart_wrap:uart|simpleuart:uart|recv_pattern[5] ; uart_wrap:uart|simpleuart:uart|recv_pattern[4]                                                      ; clk          ; clk         ; 0.000        ; 0.071      ; 0.792      ;
; 0.557 ; picorv32:cpu|instr_bltu                        ; picorv32:cpu|is_sltiu_bltu_sltu                                                                     ; clk          ; clk         ; 0.000        ; 0.070      ; 0.798      ;
; 0.558 ; picorv32:cpu|reg_next_pc[31]                   ; picorv32:cpu|reg_pc[31]                                                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.800      ;
; 0.560 ; picorv32:cpu|irq_state[0]                      ; picorv32:cpu|latched_rd[2]                                                                          ; clk          ; clk         ; 0.000        ; 0.072      ; 0.803      ;
; 0.563 ; picorv32:cpu|reg_next_pc[24]                   ; picorv32:cpu|reg_pc[24]                                                                             ; clk          ; clk         ; 0.000        ; 0.071      ; 0.805      ;
; 0.566 ; picorv32:cpu|instr_lh                          ; picorv32:cpu|mem_wordsize.01                                                                        ; clk          ; clk         ; 0.000        ; 0.070      ; 0.807      ;
; 0.566 ; picorv32:cpu|instr_lh                          ; picorv32:cpu|latched_is_lh                                                                          ; clk          ; clk         ; 0.000        ; 0.070      ; 0.807      ;
; 0.570 ; picorv32:cpu|instr_slti                        ; picorv32:cpu|is_slti_blt_slt                                                                        ; clk          ; clk         ; 0.000        ; 0.070      ; 0.811      ;
; 0.575 ; picorv32:cpu|reg_op2[5]                        ; picorv32:cpu|mem_wdata[5]                                                                           ; clk          ; clk         ; 0.000        ; 0.070      ; 0.816      ;
; 0.576 ; picorv32:cpu|instr_lb                          ; picorv32:cpu|latched_is_lb                                                                          ; clk          ; clk         ; 0.000        ; 0.070      ; 0.817      ;
; 0.577 ; picorv32:cpu|instr_lb                          ; picorv32:cpu|mem_wordsize.10                                                                        ; clk          ; clk         ; 0.000        ; 0.070      ; 0.818      ;
+-------+------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                                                                              ;
+--------+-----------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 31.583 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|delay_state.10 ; clk          ; clk         ; 37.037       ; -0.110     ; 5.363      ;
; 31.583 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|delay_state.01 ; clk          ; clk         ; 37.037       ; -0.110     ; 5.363      ;
; 31.583 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|delay_state.00 ; clk          ; clk         ; 37.037       ; -0.110     ; 5.363      ;
; 31.702 ; reset_control:reset_controller|reset_count[1] ; countdown_timer:cdt|delay_state.10 ; clk          ; clk         ; 37.037       ; -0.110     ; 5.244      ;
; 31.702 ; reset_control:reset_controller|reset_count[1] ; countdown_timer:cdt|delay_state.01 ; clk          ; clk         ; 37.037       ; -0.110     ; 5.244      ;
; 31.702 ; reset_control:reset_controller|reset_count[1] ; countdown_timer:cdt|delay_state.00 ; clk          ; clk         ; 37.037       ; -0.110     ; 5.244      ;
; 31.838 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|delay_state.10 ; clk          ; clk         ; 37.037       ; -0.110     ; 5.108      ;
; 31.838 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|delay_state.01 ; clk          ; clk         ; 37.037       ; -0.110     ; 5.108      ;
; 31.838 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|delay_state.00 ; clk          ; clk         ; 37.037       ; -0.110     ; 5.108      ;
; 31.857 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[0]     ; clk          ; clk         ; 37.037       ; -0.087     ; 5.112      ;
; 31.857 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[5]     ; clk          ; clk         ; 37.037       ; -0.087     ; 5.112      ;
; 31.857 ; reset_control:reset_controller|reset_count[0] ; fpga_leds:soc_leds|leds_reg[5]     ; clk          ; clk         ; 37.037       ; -0.087     ; 5.112      ;
; 31.857 ; reset_control:reset_controller|reset_count[0] ; fpga_leds:soc_leds|leds_reg[0]     ; clk          ; clk         ; 37.037       ; -0.087     ; 5.112      ;
; 31.890 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[9]     ; clk          ; clk         ; 37.037       ; -0.093     ; 5.073      ;
; 31.890 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[10]    ; clk          ; clk         ; 37.037       ; -0.093     ; 5.073      ;
; 31.890 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[8]     ; clk          ; clk         ; 37.037       ; -0.093     ; 5.073      ;
; 31.890 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[15]    ; clk          ; clk         ; 37.037       ; -0.093     ; 5.073      ;
; 31.890 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[11]    ; clk          ; clk         ; 37.037       ; -0.093     ; 5.073      ;
; 31.890 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[12]    ; clk          ; clk         ; 37.037       ; -0.093     ; 5.073      ;
; 31.890 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[14]    ; clk          ; clk         ; 37.037       ; -0.093     ; 5.073      ;
; 31.890 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[13]    ; clk          ; clk         ; 37.037       ; -0.093     ; 5.073      ;
; 31.891 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[1]     ; clk          ; clk         ; 37.037       ; -0.087     ; 5.078      ;
; 31.891 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[2]     ; clk          ; clk         ; 37.037       ; -0.087     ; 5.078      ;
; 31.891 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[3]     ; clk          ; clk         ; 37.037       ; -0.087     ; 5.078      ;
; 31.891 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[4]     ; clk          ; clk         ; 37.037       ; -0.087     ; 5.078      ;
; 31.891 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[6]     ; clk          ; clk         ; 37.037       ; -0.087     ; 5.078      ;
; 31.891 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[7]     ; clk          ; clk         ; 37.037       ; -0.087     ; 5.078      ;
; 31.891 ; reset_control:reset_controller|reset_count[0] ; fpga_leds:soc_leds|leds_reg[6]     ; clk          ; clk         ; 37.037       ; -0.087     ; 5.078      ;
; 31.891 ; reset_control:reset_controller|reset_count[0] ; fpga_leds:soc_leds|leds_reg[4]     ; clk          ; clk         ; 37.037       ; -0.087     ; 5.078      ;
; 31.891 ; reset_control:reset_controller|reset_count[0] ; fpga_leds:soc_leds|leds_reg[1]     ; clk          ; clk         ; 37.037       ; -0.087     ; 5.078      ;
; 31.891 ; reset_control:reset_controller|reset_count[0] ; fpga_leds:soc_leds|leds_reg[3]     ; clk          ; clk         ; 37.037       ; -0.087     ; 5.078      ;
; 31.891 ; reset_control:reset_controller|reset_count[0] ; fpga_leds:soc_leds|leds_reg[7]     ; clk          ; clk         ; 37.037       ; -0.087     ; 5.078      ;
; 31.891 ; reset_control:reset_controller|reset_count[0] ; fpga_leds:soc_leds|leds_reg[2]     ; clk          ; clk         ; 37.037       ; -0.087     ; 5.078      ;
; 31.948 ; reset_control:reset_controller|reset_count[2] ; countdown_timer:cdt|delay_state.10 ; clk          ; clk         ; 37.037       ; -0.110     ; 4.998      ;
; 31.948 ; reset_control:reset_controller|reset_count[2] ; countdown_timer:cdt|delay_state.01 ; clk          ; clk         ; 37.037       ; -0.110     ; 4.998      ;
; 31.948 ; reset_control:reset_controller|reset_count[2] ; countdown_timer:cdt|delay_state.00 ; clk          ; clk         ; 37.037       ; -0.110     ; 4.998      ;
; 31.976 ; reset_control:reset_controller|reset_count[1] ; countdown_timer:cdt|counter[0]     ; clk          ; clk         ; 37.037       ; -0.087     ; 4.993      ;
; 31.976 ; reset_control:reset_controller|reset_count[1] ; countdown_timer:cdt|counter[5]     ; clk          ; clk         ; 37.037       ; -0.087     ; 4.993      ;
; 31.976 ; reset_control:reset_controller|reset_count[1] ; fpga_leds:soc_leds|leds_reg[5]     ; clk          ; clk         ; 37.037       ; -0.087     ; 4.993      ;
; 31.976 ; reset_control:reset_controller|reset_count[1] ; fpga_leds:soc_leds|leds_reg[0]     ; clk          ; clk         ; 37.037       ; -0.087     ; 4.993      ;
; 32.009 ; reset_control:reset_controller|reset_count[1] ; countdown_timer:cdt|counter[9]     ; clk          ; clk         ; 37.037       ; -0.093     ; 4.954      ;
; 32.009 ; reset_control:reset_controller|reset_count[1] ; countdown_timer:cdt|counter[10]    ; clk          ; clk         ; 37.037       ; -0.093     ; 4.954      ;
; 32.009 ; reset_control:reset_controller|reset_count[1] ; countdown_timer:cdt|counter[8]     ; clk          ; clk         ; 37.037       ; -0.093     ; 4.954      ;
; 32.009 ; reset_control:reset_controller|reset_count[1] ; countdown_timer:cdt|counter[15]    ; clk          ; clk         ; 37.037       ; -0.093     ; 4.954      ;
; 32.009 ; reset_control:reset_controller|reset_count[1] ; countdown_timer:cdt|counter[11]    ; clk          ; clk         ; 37.037       ; -0.093     ; 4.954      ;
; 32.009 ; reset_control:reset_controller|reset_count[1] ; countdown_timer:cdt|counter[12]    ; clk          ; clk         ; 37.037       ; -0.093     ; 4.954      ;
; 32.009 ; reset_control:reset_controller|reset_count[1] ; countdown_timer:cdt|counter[14]    ; clk          ; clk         ; 37.037       ; -0.093     ; 4.954      ;
; 32.009 ; reset_control:reset_controller|reset_count[1] ; countdown_timer:cdt|counter[13]    ; clk          ; clk         ; 37.037       ; -0.093     ; 4.954      ;
; 32.010 ; reset_control:reset_controller|reset_count[1] ; countdown_timer:cdt|counter[1]     ; clk          ; clk         ; 37.037       ; -0.087     ; 4.959      ;
; 32.010 ; reset_control:reset_controller|reset_count[1] ; countdown_timer:cdt|counter[2]     ; clk          ; clk         ; 37.037       ; -0.087     ; 4.959      ;
; 32.010 ; reset_control:reset_controller|reset_count[1] ; countdown_timer:cdt|counter[3]     ; clk          ; clk         ; 37.037       ; -0.087     ; 4.959      ;
; 32.010 ; reset_control:reset_controller|reset_count[1] ; countdown_timer:cdt|counter[4]     ; clk          ; clk         ; 37.037       ; -0.087     ; 4.959      ;
; 32.010 ; reset_control:reset_controller|reset_count[1] ; countdown_timer:cdt|counter[6]     ; clk          ; clk         ; 37.037       ; -0.087     ; 4.959      ;
; 32.010 ; reset_control:reset_controller|reset_count[1] ; countdown_timer:cdt|counter[7]     ; clk          ; clk         ; 37.037       ; -0.087     ; 4.959      ;
; 32.010 ; reset_control:reset_controller|reset_count[1] ; fpga_leds:soc_leds|leds_reg[6]     ; clk          ; clk         ; 37.037       ; -0.087     ; 4.959      ;
; 32.010 ; reset_control:reset_controller|reset_count[1] ; fpga_leds:soc_leds|leds_reg[4]     ; clk          ; clk         ; 37.037       ; -0.087     ; 4.959      ;
; 32.010 ; reset_control:reset_controller|reset_count[1] ; fpga_leds:soc_leds|leds_reg[1]     ; clk          ; clk         ; 37.037       ; -0.087     ; 4.959      ;
; 32.010 ; reset_control:reset_controller|reset_count[1] ; fpga_leds:soc_leds|leds_reg[3]     ; clk          ; clk         ; 37.037       ; -0.087     ; 4.959      ;
; 32.010 ; reset_control:reset_controller|reset_count[1] ; fpga_leds:soc_leds|leds_reg[7]     ; clk          ; clk         ; 37.037       ; -0.087     ; 4.959      ;
; 32.010 ; reset_control:reset_controller|reset_count[1] ; fpga_leds:soc_leds|leds_reg[2]     ; clk          ; clk         ; 37.037       ; -0.087     ; 4.959      ;
; 32.112 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|counter[0]     ; clk          ; clk         ; 37.037       ; -0.087     ; 4.857      ;
; 32.112 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|counter[5]     ; clk          ; clk         ; 37.037       ; -0.087     ; 4.857      ;
; 32.112 ; reset_control:reset_controller|reset_count[3] ; fpga_leds:soc_leds|leds_reg[5]     ; clk          ; clk         ; 37.037       ; -0.087     ; 4.857      ;
; 32.112 ; reset_control:reset_controller|reset_count[3] ; fpga_leds:soc_leds|leds_reg[0]     ; clk          ; clk         ; 37.037       ; -0.087     ; 4.857      ;
; 32.136 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[29]    ; clk          ; clk         ; 37.037       ; -0.102     ; 4.818      ;
; 32.136 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[24]    ; clk          ; clk         ; 37.037       ; -0.102     ; 4.818      ;
; 32.136 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[28]    ; clk          ; clk         ; 37.037       ; -0.102     ; 4.818      ;
; 32.136 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[27]    ; clk          ; clk         ; 37.037       ; -0.102     ; 4.818      ;
; 32.136 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[30]    ; clk          ; clk         ; 37.037       ; -0.102     ; 4.818      ;
; 32.136 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[31]    ; clk          ; clk         ; 37.037       ; -0.102     ; 4.818      ;
; 32.136 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[25]    ; clk          ; clk         ; 37.037       ; -0.102     ; 4.818      ;
; 32.136 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[26]    ; clk          ; clk         ; 37.037       ; -0.102     ; 4.818      ;
; 32.145 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|counter[9]     ; clk          ; clk         ; 37.037       ; -0.093     ; 4.818      ;
; 32.145 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|counter[10]    ; clk          ; clk         ; 37.037       ; -0.093     ; 4.818      ;
; 32.145 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|counter[8]     ; clk          ; clk         ; 37.037       ; -0.093     ; 4.818      ;
; 32.145 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|counter[15]    ; clk          ; clk         ; 37.037       ; -0.093     ; 4.818      ;
; 32.145 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|counter[11]    ; clk          ; clk         ; 37.037       ; -0.093     ; 4.818      ;
; 32.145 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|counter[12]    ; clk          ; clk         ; 37.037       ; -0.093     ; 4.818      ;
; 32.145 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|counter[14]    ; clk          ; clk         ; 37.037       ; -0.093     ; 4.818      ;
; 32.145 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|counter[13]    ; clk          ; clk         ; 37.037       ; -0.093     ; 4.818      ;
; 32.146 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|counter[1]     ; clk          ; clk         ; 37.037       ; -0.087     ; 4.823      ;
; 32.146 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|counter[2]     ; clk          ; clk         ; 37.037       ; -0.087     ; 4.823      ;
; 32.146 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|counter[3]     ; clk          ; clk         ; 37.037       ; -0.087     ; 4.823      ;
; 32.146 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|counter[4]     ; clk          ; clk         ; 37.037       ; -0.087     ; 4.823      ;
; 32.146 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|counter[6]     ; clk          ; clk         ; 37.037       ; -0.087     ; 4.823      ;
; 32.146 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|counter[7]     ; clk          ; clk         ; 37.037       ; -0.087     ; 4.823      ;
; 32.146 ; reset_control:reset_controller|reset_count[3] ; fpga_leds:soc_leds|leds_reg[6]     ; clk          ; clk         ; 37.037       ; -0.087     ; 4.823      ;
; 32.146 ; reset_control:reset_controller|reset_count[3] ; fpga_leds:soc_leds|leds_reg[4]     ; clk          ; clk         ; 37.037       ; -0.087     ; 4.823      ;
; 32.146 ; reset_control:reset_controller|reset_count[3] ; fpga_leds:soc_leds|leds_reg[1]     ; clk          ; clk         ; 37.037       ; -0.087     ; 4.823      ;
; 32.146 ; reset_control:reset_controller|reset_count[3] ; fpga_leds:soc_leds|leds_reg[3]     ; clk          ; clk         ; 37.037       ; -0.087     ; 4.823      ;
; 32.146 ; reset_control:reset_controller|reset_count[3] ; fpga_leds:soc_leds|leds_reg[7]     ; clk          ; clk         ; 37.037       ; -0.087     ; 4.823      ;
; 32.146 ; reset_control:reset_controller|reset_count[3] ; fpga_leds:soc_leds|leds_reg[2]     ; clk          ; clk         ; 37.037       ; -0.087     ; 4.823      ;
; 32.222 ; reset_control:reset_controller|reset_count[2] ; countdown_timer:cdt|counter[0]     ; clk          ; clk         ; 37.037       ; -0.087     ; 4.747      ;
; 32.222 ; reset_control:reset_controller|reset_count[2] ; countdown_timer:cdt|counter[5]     ; clk          ; clk         ; 37.037       ; -0.087     ; 4.747      ;
; 32.222 ; reset_control:reset_controller|reset_count[2] ; fpga_leds:soc_leds|leds_reg[5]     ; clk          ; clk         ; 37.037       ; -0.087     ; 4.747      ;
; 32.222 ; reset_control:reset_controller|reset_count[2] ; fpga_leds:soc_leds|leds_reg[0]     ; clk          ; clk         ; 37.037       ; -0.087     ; 4.747      ;
; 32.255 ; reset_control:reset_controller|reset_count[2] ; countdown_timer:cdt|counter[9]     ; clk          ; clk         ; 37.037       ; -0.093     ; 4.708      ;
; 32.255 ; reset_control:reset_controller|reset_count[2] ; countdown_timer:cdt|counter[10]    ; clk          ; clk         ; 37.037       ; -0.093     ; 4.708      ;
; 32.255 ; reset_control:reset_controller|reset_count[2] ; countdown_timer:cdt|counter[8]     ; clk          ; clk         ; 37.037       ; -0.093     ; 4.708      ;
; 32.255 ; reset_control:reset_controller|reset_count[2] ; countdown_timer:cdt|counter[15]    ; clk          ; clk         ; 37.037       ; -0.093     ; 4.708      ;
+--------+-----------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                                                                              ;
+-------+-----------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.510 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[22]    ; clk          ; clk         ; 0.000        ; 0.042      ; 2.723      ;
; 2.510 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[18]    ; clk          ; clk         ; 0.000        ; 0.042      ; 2.723      ;
; 2.510 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[16]    ; clk          ; clk         ; 0.000        ; 0.042      ; 2.723      ;
; 2.510 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[19]    ; clk          ; clk         ; 0.000        ; 0.042      ; 2.723      ;
; 2.510 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[23]    ; clk          ; clk         ; 0.000        ; 0.042      ; 2.723      ;
; 2.510 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[21]    ; clk          ; clk         ; 0.000        ; 0.042      ; 2.723      ;
; 2.510 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[20]    ; clk          ; clk         ; 0.000        ; 0.042      ; 2.723      ;
; 2.510 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[17]    ; clk          ; clk         ; 0.000        ; 0.042      ; 2.723      ;
; 2.755 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[29]    ; clk          ; clk         ; 0.000        ; 0.040      ; 2.966      ;
; 2.755 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[24]    ; clk          ; clk         ; 0.000        ; 0.040      ; 2.966      ;
; 2.755 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[28]    ; clk          ; clk         ; 0.000        ; 0.040      ; 2.966      ;
; 2.755 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[27]    ; clk          ; clk         ; 0.000        ; 0.040      ; 2.966      ;
; 2.755 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[30]    ; clk          ; clk         ; 0.000        ; 0.040      ; 2.966      ;
; 2.755 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[31]    ; clk          ; clk         ; 0.000        ; 0.040      ; 2.966      ;
; 2.755 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[25]    ; clk          ; clk         ; 0.000        ; 0.040      ; 2.966      ;
; 2.755 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[26]    ; clk          ; clk         ; 0.000        ; 0.040      ; 2.966      ;
; 2.799 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[22]    ; clk          ; clk         ; 0.000        ; 0.042      ; 3.012      ;
; 2.799 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[18]    ; clk          ; clk         ; 0.000        ; 0.042      ; 3.012      ;
; 2.799 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[16]    ; clk          ; clk         ; 0.000        ; 0.042      ; 3.012      ;
; 2.799 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[19]    ; clk          ; clk         ; 0.000        ; 0.042      ; 3.012      ;
; 2.799 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[23]    ; clk          ; clk         ; 0.000        ; 0.042      ; 3.012      ;
; 2.799 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[21]    ; clk          ; clk         ; 0.000        ; 0.042      ; 3.012      ;
; 2.799 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[20]    ; clk          ; clk         ; 0.000        ; 0.042      ; 3.012      ;
; 2.799 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[17]    ; clk          ; clk         ; 0.000        ; 0.042      ; 3.012      ;
; 2.972 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[9]     ; clk          ; clk         ; 0.000        ; 0.050      ; 3.193      ;
; 2.972 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[10]    ; clk          ; clk         ; 0.000        ; 0.050      ; 3.193      ;
; 2.972 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[8]     ; clk          ; clk         ; 0.000        ; 0.050      ; 3.193      ;
; 2.972 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[15]    ; clk          ; clk         ; 0.000        ; 0.050      ; 3.193      ;
; 2.972 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[11]    ; clk          ; clk         ; 0.000        ; 0.050      ; 3.193      ;
; 2.972 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[12]    ; clk          ; clk         ; 0.000        ; 0.050      ; 3.193      ;
; 2.972 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[14]    ; clk          ; clk         ; 0.000        ; 0.050      ; 3.193      ;
; 2.972 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[13]    ; clk          ; clk         ; 0.000        ; 0.050      ; 3.193      ;
; 2.973 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[1]     ; clk          ; clk         ; 0.000        ; 0.057      ; 3.201      ;
; 2.973 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[2]     ; clk          ; clk         ; 0.000        ; 0.057      ; 3.201      ;
; 2.973 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[3]     ; clk          ; clk         ; 0.000        ; 0.057      ; 3.201      ;
; 2.973 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[4]     ; clk          ; clk         ; 0.000        ; 0.057      ; 3.201      ;
; 2.973 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[6]     ; clk          ; clk         ; 0.000        ; 0.057      ; 3.201      ;
; 2.973 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[7]     ; clk          ; clk         ; 0.000        ; 0.057      ; 3.201      ;
; 2.973 ; reset_control:reset_controller|reset_count[5] ; fpga_leds:soc_leds|leds_reg[6]     ; clk          ; clk         ; 0.000        ; 0.057      ; 3.201      ;
; 2.973 ; reset_control:reset_controller|reset_count[5] ; fpga_leds:soc_leds|leds_reg[4]     ; clk          ; clk         ; 0.000        ; 0.057      ; 3.201      ;
; 2.973 ; reset_control:reset_controller|reset_count[5] ; fpga_leds:soc_leds|leds_reg[1]     ; clk          ; clk         ; 0.000        ; 0.057      ; 3.201      ;
; 2.973 ; reset_control:reset_controller|reset_count[5] ; fpga_leds:soc_leds|leds_reg[3]     ; clk          ; clk         ; 0.000        ; 0.057      ; 3.201      ;
; 2.973 ; reset_control:reset_controller|reset_count[5] ; fpga_leds:soc_leds|leds_reg[7]     ; clk          ; clk         ; 0.000        ; 0.057      ; 3.201      ;
; 2.973 ; reset_control:reset_controller|reset_count[5] ; fpga_leds:soc_leds|leds_reg[2]     ; clk          ; clk         ; 0.000        ; 0.057      ; 3.201      ;
; 3.010 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[0]     ; clk          ; clk         ; 0.000        ; 0.056      ; 3.237      ;
; 3.010 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[5]     ; clk          ; clk         ; 0.000        ; 0.056      ; 3.237      ;
; 3.010 ; reset_control:reset_controller|reset_count[5] ; fpga_leds:soc_leds|leds_reg[5]     ; clk          ; clk         ; 0.000        ; 0.056      ; 3.237      ;
; 3.010 ; reset_control:reset_controller|reset_count[5] ; fpga_leds:soc_leds|leds_reg[0]     ; clk          ; clk         ; 0.000        ; 0.056      ; 3.237      ;
; 3.055 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[29]    ; clk          ; clk         ; 0.000        ; 0.040      ; 3.266      ;
; 3.055 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[24]    ; clk          ; clk         ; 0.000        ; 0.040      ; 3.266      ;
; 3.055 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[28]    ; clk          ; clk         ; 0.000        ; 0.040      ; 3.266      ;
; 3.055 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[27]    ; clk          ; clk         ; 0.000        ; 0.040      ; 3.266      ;
; 3.055 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[30]    ; clk          ; clk         ; 0.000        ; 0.040      ; 3.266      ;
; 3.055 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[31]    ; clk          ; clk         ; 0.000        ; 0.040      ; 3.266      ;
; 3.055 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[25]    ; clk          ; clk         ; 0.000        ; 0.040      ; 3.266      ;
; 3.055 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[26]    ; clk          ; clk         ; 0.000        ; 0.040      ; 3.266      ;
; 3.229 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|delay_state.10 ; clk          ; clk         ; 0.000        ; 0.032      ; 3.432      ;
; 3.229 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|delay_state.01 ; clk          ; clk         ; 0.000        ; 0.032      ; 3.432      ;
; 3.229 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|delay_state.00 ; clk          ; clk         ; 0.000        ; 0.032      ; 3.432      ;
; 3.281 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[9]     ; clk          ; clk         ; 0.000        ; 0.050      ; 3.502      ;
; 3.281 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[10]    ; clk          ; clk         ; 0.000        ; 0.050      ; 3.502      ;
; 3.281 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[8]     ; clk          ; clk         ; 0.000        ; 0.050      ; 3.502      ;
; 3.281 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[15]    ; clk          ; clk         ; 0.000        ; 0.050      ; 3.502      ;
; 3.281 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[11]    ; clk          ; clk         ; 0.000        ; 0.050      ; 3.502      ;
; 3.281 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[12]    ; clk          ; clk         ; 0.000        ; 0.050      ; 3.502      ;
; 3.281 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[14]    ; clk          ; clk         ; 0.000        ; 0.050      ; 3.502      ;
; 3.281 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[13]    ; clk          ; clk         ; 0.000        ; 0.050      ; 3.502      ;
; 3.282 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[1]     ; clk          ; clk         ; 0.000        ; 0.057      ; 3.510      ;
; 3.282 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[2]     ; clk          ; clk         ; 0.000        ; 0.057      ; 3.510      ;
; 3.282 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[3]     ; clk          ; clk         ; 0.000        ; 0.057      ; 3.510      ;
; 3.282 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[4]     ; clk          ; clk         ; 0.000        ; 0.057      ; 3.510      ;
; 3.282 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[6]     ; clk          ; clk         ; 0.000        ; 0.057      ; 3.510      ;
; 3.282 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[7]     ; clk          ; clk         ; 0.000        ; 0.057      ; 3.510      ;
; 3.282 ; reset_control:reset_controller|reset_count[4] ; fpga_leds:soc_leds|leds_reg[6]     ; clk          ; clk         ; 0.000        ; 0.057      ; 3.510      ;
; 3.282 ; reset_control:reset_controller|reset_count[4] ; fpga_leds:soc_leds|leds_reg[4]     ; clk          ; clk         ; 0.000        ; 0.057      ; 3.510      ;
; 3.282 ; reset_control:reset_controller|reset_count[4] ; fpga_leds:soc_leds|leds_reg[1]     ; clk          ; clk         ; 0.000        ; 0.057      ; 3.510      ;
; 3.282 ; reset_control:reset_controller|reset_count[4] ; fpga_leds:soc_leds|leds_reg[3]     ; clk          ; clk         ; 0.000        ; 0.057      ; 3.510      ;
; 3.282 ; reset_control:reset_controller|reset_count[4] ; fpga_leds:soc_leds|leds_reg[7]     ; clk          ; clk         ; 0.000        ; 0.057      ; 3.510      ;
; 3.282 ; reset_control:reset_controller|reset_count[4] ; fpga_leds:soc_leds|leds_reg[2]     ; clk          ; clk         ; 0.000        ; 0.057      ; 3.510      ;
; 3.319 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[0]     ; clk          ; clk         ; 0.000        ; 0.056      ; 3.546      ;
; 3.319 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[5]     ; clk          ; clk         ; 0.000        ; 0.056      ; 3.546      ;
; 3.319 ; reset_control:reset_controller|reset_count[4] ; fpga_leds:soc_leds|leds_reg[5]     ; clk          ; clk         ; 0.000        ; 0.056      ; 3.546      ;
; 3.319 ; reset_control:reset_controller|reset_count[4] ; fpga_leds:soc_leds|leds_reg[0]     ; clk          ; clk         ; 0.000        ; 0.056      ; 3.546      ;
; 3.538 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|delay_state.10 ; clk          ; clk         ; 0.000        ; 0.032      ; 3.741      ;
; 3.538 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|delay_state.01 ; clk          ; clk         ; 0.000        ; 0.032      ; 3.741      ;
; 3.538 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|delay_state.00 ; clk          ; clk         ; 0.000        ; 0.032      ; 3.741      ;
; 3.641 ; reset_control:reset_controller|reset_count[2] ; countdown_timer:cdt|counter[22]    ; clk          ; clk         ; 0.000        ; 0.042      ; 3.854      ;
; 3.641 ; reset_control:reset_controller|reset_count[2] ; countdown_timer:cdt|counter[18]    ; clk          ; clk         ; 0.000        ; 0.042      ; 3.854      ;
; 3.641 ; reset_control:reset_controller|reset_count[2] ; countdown_timer:cdt|counter[16]    ; clk          ; clk         ; 0.000        ; 0.042      ; 3.854      ;
; 3.641 ; reset_control:reset_controller|reset_count[2] ; countdown_timer:cdt|counter[19]    ; clk          ; clk         ; 0.000        ; 0.042      ; 3.854      ;
; 3.641 ; reset_control:reset_controller|reset_count[2] ; countdown_timer:cdt|counter[23]    ; clk          ; clk         ; 0.000        ; 0.042      ; 3.854      ;
; 3.641 ; reset_control:reset_controller|reset_count[2] ; countdown_timer:cdt|counter[21]    ; clk          ; clk         ; 0.000        ; 0.042      ; 3.854      ;
; 3.641 ; reset_control:reset_controller|reset_count[2] ; countdown_timer:cdt|counter[20]    ; clk          ; clk         ; 0.000        ; 0.042      ; 3.854      ;
; 3.641 ; reset_control:reset_controller|reset_count[2] ; countdown_timer:cdt|counter[17]    ; clk          ; clk         ; 0.000        ; 0.042      ; 3.854      ;
; 3.755 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|counter[22]    ; clk          ; clk         ; 0.000        ; 0.042      ; 3.968      ;
; 3.755 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|counter[18]    ; clk          ; clk         ; 0.000        ; 0.042      ; 3.968      ;
; 3.755 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|counter[16]    ; clk          ; clk         ; 0.000        ; 0.042      ; 3.968      ;
; 3.755 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|counter[19]    ; clk          ; clk         ; 0.000        ; 0.042      ; 3.968      ;
; 3.755 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|counter[23]    ; clk          ; clk         ; 0.000        ; 0.042      ; 3.968      ;
; 3.755 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|counter[21]    ; clk          ; clk         ; 0.000        ; 0.042      ; 3.968      ;
+-------+-----------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 23.401 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.181 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; 33.962 ; 0.000                ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 1.359 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; 17.891 ; 0.000                           ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                               ;
+--------+--------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; 23.401 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40668 ; clk          ; clk         ; 37.037       ; -0.021     ; 13.622     ;
; 23.412 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40092 ; clk          ; clk         ; 37.037       ; -0.018     ; 13.614     ;
; 23.416 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~39964 ; clk          ; clk         ; 37.037       ; -0.018     ; 13.610     ;
; 23.456 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40700 ; clk          ; clk         ; 37.037       ; -0.021     ; 13.567     ;
; 23.471 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~39772 ; clk          ; clk         ; 37.037       ; -0.018     ; 13.555     ;
; 23.479 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~39516 ; clk          ; clk         ; 37.037       ; -0.018     ; 13.547     ;
; 23.504 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~39740 ; clk          ; clk         ; 37.037       ; -0.036     ; 13.504     ;
; 23.508 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~39868 ; clk          ; clk         ; 37.037       ; -0.036     ; 13.500     ;
; 23.519 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~39900 ; clk          ; clk         ; 37.037       ; -0.022     ; 13.503     ;
; 23.525 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~39644 ; clk          ; clk         ; 37.037       ; -0.022     ; 13.497     ;
; 23.549 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40284 ; clk          ; clk         ; 37.037       ; -0.034     ; 13.461     ;
; 23.549 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40028 ; clk          ; clk         ; 37.037       ; -0.077     ; 13.418     ;
; 23.554 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40156 ; clk          ; clk         ; 37.037       ; -0.077     ; 13.413     ;
; 23.555 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~33020 ; clk          ; clk         ; 37.037       ; -0.035     ; 13.454     ;
; 23.555 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40412 ; clk          ; clk         ; 37.037       ; -0.034     ; 13.455     ;
; 23.557 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~39164 ; clk          ; clk         ; 37.037       ; -0.033     ; 13.454     ;
; 23.560 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~39420 ; clk          ; clk         ; 37.037       ; -0.058     ; 13.426     ;
; 23.562 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~32988 ; clk          ; clk         ; 37.037       ; -0.035     ; 13.447     ;
; 23.562 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40124 ; clk          ; clk         ; 37.037       ; -0.020     ; 13.462     ;
; 23.563 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~39036 ; clk          ; clk         ; 37.037       ; -0.033     ; 13.448     ;
; 23.567 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~39292 ; clk          ; clk         ; 37.037       ; -0.058     ; 13.419     ;
; 23.568 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40380 ; clk          ; clk         ; 37.037       ; -0.020     ; 13.456     ;
; 23.571 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40060 ; clk          ; clk         ; 37.037       ; -0.052     ; 13.421     ;
; 23.578 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40188 ; clk          ; clk         ; 37.037       ; -0.052     ; 13.414     ;
; 23.596 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~63260 ; clk          ; clk         ; 37.037       ; -0.016     ; 13.432     ;
; 23.599 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~62748 ; clk          ; clk         ; 37.037       ; -0.016     ; 13.429     ;
; 23.623 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~35612 ; clk          ; clk         ; 37.037       ; -0.077     ; 13.344     ;
; 23.634 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~61180 ; clk          ; clk         ; 37.037       ; 0.004      ; 13.414     ;
; 23.638 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40572 ; clk          ; clk         ; 37.037       ; -0.015     ; 13.391     ;
; 23.639 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~59132 ; clk          ; clk         ; 37.037       ; 0.004      ; 13.409     ;
; 23.644 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40540 ; clk          ; clk         ; 37.037       ; -0.015     ; 13.385     ;
; 23.655 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~36956 ; clk          ; clk         ; 37.037       ; -0.032     ; 13.357     ;
; 23.656 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~38044 ; clk          ; clk         ; 37.037       ; -0.064     ; 13.324     ;
; 23.657 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~36988 ; clk          ; clk         ; 37.037       ; -0.035     ; 13.352     ;
; 23.659 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~39132 ; clk          ; clk         ; 37.037       ; -0.069     ; 13.316     ;
; 23.663 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~37020 ; clk          ; clk         ; 37.037       ; -0.064     ; 13.317     ;
; 23.663 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~37468 ; clk          ; clk         ; 37.037       ; -0.032     ; 13.349     ;
; 23.663 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40796 ; clk          ; clk         ; 37.037       ; -0.016     ; 13.365     ;
; 23.664 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~37500 ; clk          ; clk         ; 37.037       ; -0.035     ; 13.345     ;
; 23.666 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~39004 ; clk          ; clk         ; 37.037       ; -0.069     ; 13.309     ;
; 23.667 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~63004 ; clk          ; clk         ; 37.037       ; -0.014     ; 13.363     ;
; 23.667 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40604 ; clk          ; clk         ; 37.037       ; -0.037     ; 13.340     ;
; 23.669 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~38556 ; clk          ; clk         ; 37.037       ; -0.057     ; 13.318     ;
; 23.671 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40828 ; clk          ; clk         ; 37.037       ; -0.016     ; 13.357     ;
; 23.672 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~37532 ; clk          ; clk         ; 37.037       ; -0.057     ; 13.315     ;
; 23.677 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~38364 ; clk          ; clk         ; 37.037       ; -0.053     ; 13.314     ;
; 23.678 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40860 ; clk          ; clk         ; 37.037       ; -0.037     ; 13.329     ;
; 23.680 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40636 ; clk          ; clk         ; 37.037       ; -0.033     ; 13.331     ;
; 23.682 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~53020 ; clk          ; clk         ; 37.037       ; -0.037     ; 13.325     ;
; 23.685 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40892 ; clk          ; clk         ; 37.037       ; -0.033     ; 13.326     ;
; 23.688 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40924 ; clk          ; clk         ; 37.037       ; -0.032     ; 13.324     ;
; 23.689 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~38396 ; clk          ; clk         ; 37.037       ; -0.053     ; 13.302     ;
; 23.689 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~38588 ; clk          ; clk         ; 37.037       ; -0.048     ; 13.307     ;
; 23.690 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~51996 ; clk          ; clk         ; 37.037       ; -0.037     ; 13.317     ;
; 23.692 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~39612 ; clk          ; clk         ; 37.037       ; -0.029     ; 13.323     ;
; 23.695 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~37596 ; clk          ; clk         ; 37.037       ; -0.074     ; 13.275     ;
; 23.695 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40956 ; clk          ; clk         ; 37.037       ; -0.032     ; 13.317     ;
; 23.696 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~37564 ; clk          ; clk         ; 37.037       ; -0.048     ; 13.300     ;
; 23.699 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~39484 ; clk          ; clk         ; 37.037       ; -0.029     ; 13.316     ;
; 23.700 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~38620 ; clk          ; clk         ; 37.037       ; -0.074     ; 13.270     ;
; 23.704 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~37436 ; clk          ; clk         ; 37.037       ; -0.040     ; 13.300     ;
; 23.708 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~37084 ; clk          ; clk         ; 37.037       ; -0.039     ; 13.297     ;
; 23.711 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~36924 ; clk          ; clk         ; 37.037       ; -0.040     ; 13.293     ;
; 23.713 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~37980 ; clk          ; clk         ; 37.037       ; -0.049     ; 13.282     ;
; 23.714 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~37660 ; clk          ; clk         ; 37.037       ; -0.027     ; 13.303     ;
; 23.716 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~39100 ; clk          ; clk         ; 37.037       ; -0.042     ; 13.286     ;
; 23.719 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~37148 ; clk          ; clk         ; 37.037       ; -0.027     ; 13.298     ;
; 23.719 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~38492 ; clk          ; clk         ; 37.037       ; -0.049     ; 13.276     ;
; 23.721 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40252 ; clk          ; clk         ; 37.037       ; -0.010     ; 13.313     ;
; 23.721 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~39676 ; clk          ; clk         ; 37.037       ; -0.024     ; 13.299     ;
; 23.722 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~38972 ; clk          ; clk         ; 37.037       ; -0.042     ; 13.280     ;
; 23.725 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~39996 ; clk          ; clk         ; 37.037       ; -0.010     ; 13.309     ;
; 23.727 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~39932 ; clk          ; clk         ; 37.037       ; -0.024     ; 13.293     ;
; 23.727 ; picorv32:cpu|mem_addr[7] ; sram:memory|mem~40668 ; clk          ; clk         ; 37.037       ; -0.013     ; 13.304     ;
; 23.728 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~61020 ; clk          ; clk         ; 37.037       ; -0.008     ; 13.308     ;
; 23.731 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~36060 ; clk          ; clk         ; 37.037       ; -0.042     ; 13.271     ;
; 23.733 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~39388 ; clk          ; clk         ; 37.037       ; -0.064     ; 13.247     ;
; 23.734 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40220 ; clk          ; clk         ; 37.037       ; -0.040     ; 13.270     ;
; 23.736 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~36092 ; clk          ; clk         ; 37.037       ; -0.042     ; 13.266     ;
; 23.738 ; picorv32:cpu|mem_addr[7] ; sram:memory|mem~40092 ; clk          ; clk         ; 37.037       ; -0.010     ; 13.296     ;
; 23.739 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~61276 ; clk          ; clk         ; 37.037       ; -0.008     ; 13.297     ;
; 23.739 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40764 ; clk          ; clk         ; 37.037       ; -0.031     ; 13.274     ;
; 23.740 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~39260 ; clk          ; clk         ; 37.037       ; -0.064     ; 13.240     ;
; 23.741 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~39580 ; clk          ; clk         ; 37.037       ; -0.041     ; 13.262     ;
; 23.742 ; picorv32:cpu|mem_addr[7] ; sram:memory|mem~39964 ; clk          ; clk         ; 37.037       ; -0.010     ; 13.292     ;
; 23.744 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~39068 ; clk          ; clk         ; 37.037       ; -0.039     ; 13.261     ;
; 23.745 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40348 ; clk          ; clk         ; 37.037       ; -0.040     ; 13.259     ;
; 23.748 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~39452 ; clk          ; clk         ; 37.037       ; -0.041     ; 13.255     ;
; 23.748 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~40508 ; clk          ; clk         ; 37.037       ; -0.031     ; 13.265     ;
; 23.751 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~61436 ; clk          ; clk         ; 37.037       ; -0.005     ; 13.288     ;
; 23.753 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~63484 ; clk          ; clk         ; 37.037       ; 0.005      ; 13.296     ;
; 23.753 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~38940 ; clk          ; clk         ; 37.037       ; -0.039     ; 13.252     ;
; 23.759 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~57180 ; clk          ; clk         ; 37.037       ; -0.012     ; 13.273     ;
; 23.760 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~65532 ; clk          ; clk         ; 37.037       ; -0.005     ; 13.279     ;
; 23.766 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~59388 ; clk          ; clk         ; 37.037       ; 0.005      ; 13.283     ;
; 23.772 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~37692 ; clk          ; clk         ; 37.037       ; -0.028     ; 13.244     ;
; 23.775 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~36316 ; clk          ; clk         ; 37.037       ; -0.052     ; 13.217     ;
; 23.777 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~62780 ; clk          ; clk         ; 37.037       ; 0.005      ; 13.272     ;
; 23.779 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~37180 ; clk          ; clk         ; 37.037       ; -0.028     ; 13.237     ;
; 23.781 ; picorv32:cpu|mem_addr[2] ; sram:memory|mem~36348 ; clk          ; clk         ; 37.037       ; -0.052     ; 13.211     ;
+--------+--------------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                   ;
+-------+------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                      ; To Node                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.181 ; picorv32:cpu|irq_state[0]                      ; picorv32:cpu|irq_state[0]                                                                           ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; picorv32:cpu|latched_stalu                     ; picorv32:cpu|latched_stalu                                                                          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; picorv32:cpu|irq_state[1]                      ; picorv32:cpu|irq_state[1]                                                                           ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.182 ; picorv32:cpu|mem_rdata_q[2]                    ; picorv32:cpu|mem_rdata_q[2]                                                                         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; picorv32:cpu|mem_rdata_q[25]                   ; picorv32:cpu|mem_rdata_q[25]                                                                        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; picorv32:cpu|mem_rdata_q[31]                   ; picorv32:cpu|mem_rdata_q[31]                                                                        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; picorv32:cpu|mem_rdata_q[22]                   ; picorv32:cpu|mem_rdata_q[22]                                                                        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; picorv32:cpu|mem_rdata_q[21]                   ; picorv32:cpu|mem_rdata_q[21]                                                                        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; picorv32:cpu|mem_rdata_q[30]                   ; picorv32:cpu|mem_rdata_q[30]                                                                        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; picorv32:cpu|mem_rdata_q[29]                   ; picorv32:cpu|mem_rdata_q[29]                                                                        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; picorv32:cpu|mem_rdata_q[24]                   ; picorv32:cpu|mem_rdata_q[24]                                                                        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; picorv32:cpu|mem_rdata_q[28]                   ; picorv32:cpu|mem_rdata_q[28]                                                                        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; picorv32:cpu|mem_valid                         ; picorv32:cpu|mem_valid                                                                              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; picorv32:cpu|mem_do_rdata                      ; picorv32:cpu|mem_do_rdata                                                                           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; picorv32:cpu|mem_do_wdata                      ; picorv32:cpu|mem_do_wdata                                                                           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; picorv32:cpu|mem_state[1]                      ; picorv32:cpu|mem_state[1]                                                                           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; picorv32:cpu|mem_state[0]                      ; picorv32:cpu|mem_state[0]                                                                           ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; picorv32:cpu|reg_op1[0]                        ; picorv32:cpu|reg_op1[0]                                                                             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; picorv32:cpu|cpu_state.cpu_state_ld_rs1        ; picorv32:cpu|cpu_state.cpu_state_ld_rs1                                                             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; picorv32:cpu|irq_delay                         ; picorv32:cpu|irq_delay                                                                              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; picorv32:cpu|latched_rd[1]                     ; picorv32:cpu|latched_rd[1]                                                                          ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; picorv32:cpu|irq_active                        ; picorv32:cpu|irq_active                                                                             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; picorv32:cpu|irq_pending[1]                    ; picorv32:cpu|irq_pending[1]                                                                         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_wrap:uart|simpleuart:uart|recv_state[2]   ; uart_wrap:uart|simpleuart:uart|recv_state[2]                                                        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_wrap:uart|simpleuart:uart|recv_state[0]   ; uart_wrap:uart|simpleuart:uart|recv_state[0]                                                        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_wrap:uart|simpleuart:uart|recv_state[3]   ; uart_wrap:uart|simpleuart:uart|recv_state[3]                                                        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_wrap:uart|simpleuart:uart|recv_state[1]   ; uart_wrap:uart|simpleuart:uart|recv_state[1]                                                        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.183 ; uart_wrap:uart|simpleuart:uart|send_dummy      ; uart_wrap:uart|simpleuart:uart|send_dummy                                                           ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; uart_wrap:uart|simpleuart:uart|send_bitcnt[0]  ; uart_wrap:uart|simpleuart:uart|send_bitcnt[0]                                                       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; uart_wrap:uart|simpleuart:uart|send_bitcnt[2]  ; uart_wrap:uart|simpleuart:uart|send_bitcnt[2]                                                       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; picorv32:cpu|is_beq_bne_blt_bge_bltu_bgeu      ; picorv32:cpu|is_beq_bne_blt_bge_bltu_bgeu                                                           ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; picorv32:cpu|mem_rdata_q[5]                    ; picorv32:cpu|mem_rdata_q[5]                                                                         ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; picorv32:cpu|mem_rdata_q[13]                   ; picorv32:cpu|mem_rdata_q[13]                                                                        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; picorv32:cpu|mem_rdata_q[3]                    ; picorv32:cpu|mem_rdata_q[3]                                                                         ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; picorv32:cpu|mem_rdata_q[27]                   ; picorv32:cpu|mem_rdata_q[27]                                                                        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; picorv32:cpu|mem_rdata_q[1]                    ; picorv32:cpu|mem_rdata_q[1]                                                                         ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; picorv32:cpu|mem_rdata_q[4]                    ; picorv32:cpu|mem_rdata_q[4]                                                                         ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; picorv32:cpu|mem_rdata_q[14]                   ; picorv32:cpu|mem_rdata_q[14]                                                                        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; picorv32:cpu|mem_rdata_q[17]                   ; picorv32:cpu|mem_rdata_q[17]                                                                        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; picorv32:cpu|mem_rdata_q[6]                    ; picorv32:cpu|mem_rdata_q[6]                                                                         ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; picorv32:cpu|mem_rdata_q[18]                   ; picorv32:cpu|mem_rdata_q[18]                                                                        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; picorv32:cpu|mem_rdata_q[0]                    ; picorv32:cpu|mem_rdata_q[0]                                                                         ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; picorv32:cpu|mem_rdata_q[15]                   ; picorv32:cpu|mem_rdata_q[15]                                                                        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; picorv32:cpu|mem_rdata_q[16]                   ; picorv32:cpu|mem_rdata_q[16]                                                                        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; picorv32:cpu|mem_rdata_q[19]                   ; picorv32:cpu|mem_rdata_q[19]                                                                        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; picorv32:cpu|mem_rdata_q[20]                   ; picorv32:cpu|mem_rdata_q[20]                                                                        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; picorv32:cpu|mem_rdata_q[12]                   ; picorv32:cpu|mem_rdata_q[12]                                                                        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; picorv32:cpu|latched_is_lb                     ; picorv32:cpu|latched_is_lb                                                                          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.183 ; picorv32:cpu|latched_is_lh                     ; picorv32:cpu|latched_is_lh                                                                          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.307      ;
; 0.189 ; picorv32:cpu|reg_sh[2]                         ; picorv32:cpu|reg_sh[2]                                                                              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.314      ;
; 0.190 ; uart_wrap:uart|simpleuart:uart|send_pattern[2] ; uart_wrap:uart|simpleuart:uart|send_pattern[1]                                                      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.314      ;
; 0.190 ; uart_wrap:uart|simpleuart:uart|recv_pattern[7] ; uart_wrap:uart|simpleuart:uart|recv_pattern[6]                                                      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.314      ;
; 0.190 ; uart_wrap:uart|simpleuart:uart|recv_pattern[2] ; uart_wrap:uart|simpleuart:uart|recv_pattern[1]                                                      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.314      ;
; 0.190 ; uart_wrap:uart|simpleuart:uart|recv_pattern[4] ; uart_wrap:uart|simpleuart:uart|recv_pattern[3]                                                      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.314      ;
; 0.191 ; uart_wrap:uart|simpleuart:uart|send_pattern[4] ; uart_wrap:uart|simpleuart:uart|send_pattern[3]                                                      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.315      ;
; 0.191 ; uart_wrap:uart|simpleuart:uart|recv_pattern[3] ; uart_wrap:uart|simpleuart:uart|recv_pattern[2]                                                      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.315      ;
; 0.192 ; uart_wrap:uart|simpleuart:uart|recv_pattern[1] ; uart_wrap:uart|simpleuart:uart|recv_pattern[0]                                                      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.316      ;
; 0.200 ; picorv32:cpu|instr_sw                          ; picorv32:cpu|mem_wordsize.00                                                                        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.324      ;
; 0.200 ; picorv32:cpu|instr_auipc                       ; picorv32:cpu|is_lui_auipc_jal                                                                       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.324      ;
; 0.202 ; picorv32:cpu|decoded_imm[10]                   ; picorv32:cpu|reg_op2[10]                                                                            ; clk          ; clk         ; 0.000        ; 0.040      ; 0.326      ;
; 0.203 ; picorv32:cpu|mem_rdata_q[9]                    ; picorv32:cpu|decoded_rd[2]                                                                          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.327      ;
; 0.203 ; picorv32:cpu|reg_op2[2]                        ; picorv32:cpu|mem_wdata[18]                                                                          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.327      ;
; 0.204 ; picorv32:cpu|decoded_imm[31]                   ; picorv32:cpu|reg_op2[31]                                                                            ; clk          ; clk         ; 0.000        ; 0.040      ; 0.328      ;
; 0.208 ; picorv32:cpu|reg_next_pc[7]                    ; picorv32:cpu|reg_pc[7]                                                                              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.332      ;
; 0.210 ; picorv32:cpu|reg_next_pc[8]                    ; picorv32:cpu|altsyncram:cpuregs_rtl_1|altsyncram_trd1:auto_generated|ram_block1a0~porta_datain_reg0 ; clk          ; clk         ; 0.000        ; 0.224      ; 0.538      ;
; 0.210 ; picorv32:cpu|reg_next_pc[4]                    ; picorv32:cpu|reg_pc[4]                                                                              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.334      ;
; 0.212 ; picorv32:cpu|reg_next_pc[14]                   ; picorv32:cpu|reg_pc[14]                                                                             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.336      ;
; 0.213 ; picorv32:cpu|reg_next_pc[15]                   ; picorv32:cpu|reg_pc[15]                                                                             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.337      ;
; 0.216 ; picorv32:cpu|irq_active                        ; picorv32:cpu|irq_delay                                                                              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.341      ;
; 0.217 ; picorv32:cpu|reg_next_pc[13]                   ; picorv32:cpu|mem_addr[13]                                                                           ; clk          ; clk         ; 0.000        ; 0.039      ; 0.340      ;
; 0.217 ; picorv32:cpu|reg_next_pc[27]                   ; picorv32:cpu|reg_pc[27]                                                                             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.341      ;
; 0.217 ; picorv32:cpu|reg_next_pc[22]                   ; picorv32:cpu|cpuregs_rtl_1_bypass[33]                                                               ; clk          ; clk         ; 0.000        ; 0.041      ; 0.342      ;
; 0.218 ; picorv32:cpu|reg_next_pc[10]                   ; picorv32:cpu|reg_pc[10]                                                                             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.342      ;
; 0.219 ; picorv32:cpu|reg_next_pc[25]                   ; picorv32:cpu|reg_pc[25]                                                                             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.344      ;
; 0.219 ; picorv32:cpu|reg_next_pc[26]                   ; picorv32:cpu|reg_pc[26]                                                                             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.344      ;
; 0.222 ; picorv32:cpu|reg_next_pc[2]                    ; picorv32:cpu|reg_pc[2]                                                                              ; clk          ; clk         ; 0.000        ; 0.039      ; 0.345      ;
; 0.222 ; picorv32:cpu|reg_next_pc[21]                   ; picorv32:cpu|cpuregs_rtl_1_bypass[32]                                                               ; clk          ; clk         ; 0.000        ; 0.041      ; 0.347      ;
; 0.224 ; picorv32:cpu|cpu_state.cpu_state_trap          ; picorv32:cpu|trap                                                                                   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.348      ;
; 0.256 ; picorv32:cpu|mem_rdata_q[7]                    ; picorv32:cpu|decoded_imm[0]                                                                         ; clk          ; clk         ; 0.000        ; 0.041      ; 0.381      ;
; 0.258 ; uart_wrap:uart|simpleuart:uart|recv_pattern[5] ; uart_wrap:uart|simpleuart:uart|recv_pattern[4]                                                      ; clk          ; clk         ; 0.000        ; 0.040      ; 0.382      ;
; 0.259 ; picorv32:cpu|decoded_imm[16]                   ; picorv32:cpu|reg_op2[16]                                                                            ; clk          ; clk         ; 0.000        ; 0.041      ; 0.384      ;
; 0.260 ; picorv32:cpu|mem_wdata[2]                      ; uart_wrap:uart|simpleuart:uart|cfg_divider[2]                                                       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.384      ;
; 0.261 ; picorv32:cpu|mem_rdata_q[8]                    ; picorv32:cpu|decoded_rd[1]                                                                          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.385      ;
; 0.261 ; picorv32:cpu|mem_wdata[7]                      ; uart_wrap:uart|simpleuart:uart|cfg_divider[7]                                                       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.385      ;
; 0.261 ; picorv32:cpu|reg_op2[1]                        ; picorv32:cpu|mem_wdata[17]                                                                          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.385      ;
; 0.262 ; picorv32:cpu|mem_rdata_q[10]                   ; picorv32:cpu|decoded_rd[3]                                                                          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.386      ;
; 0.262 ; picorv32:cpu|instr_bltu                        ; picorv32:cpu|is_sltiu_bltu_sltu                                                                     ; clk          ; clk         ; 0.000        ; 0.040      ; 0.386      ;
; 0.263 ; picorv32:cpu|mem_wdata[6]                      ; uart_wrap:uart|simpleuart:uart|cfg_divider[6]                                                       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.387      ;
; 0.264 ; picorv32:cpu|reg_op2[7]                        ; picorv32:cpu|mem_wdata[23]                                                                          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.388      ;
; 0.266 ; picorv32:cpu|reg_next_pc[31]                   ; picorv32:cpu|reg_pc[31]                                                                             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.390      ;
; 0.267 ; picorv32:cpu|instr_lh                          ; picorv32:cpu|mem_wordsize.01                                                                        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.391      ;
; 0.267 ; picorv32:cpu|reg_op2[5]                        ; picorv32:cpu|mem_wdata[21]                                                                          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.391      ;
; 0.267 ; picorv32:cpu|instr_lh                          ; picorv32:cpu|latched_is_lh                                                                          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.391      ;
; 0.268 ; picorv32:cpu|instr_slti                        ; picorv32:cpu|is_slti_blt_slt                                                                        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.392      ;
; 0.270 ; picorv32:cpu|instr_lb                          ; picorv32:cpu|latched_is_lb                                                                          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.394      ;
; 0.271 ; picorv32:cpu|instr_lb                          ; picorv32:cpu|mem_wordsize.10                                                                        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.395      ;
; 0.273 ; picorv32:cpu|instr_lui                         ; picorv32:cpu|is_lui_auipc_jal                                                                       ; clk          ; clk         ; 0.000        ; 0.040      ; 0.397      ;
; 0.278 ; picorv32:cpu|reg_op2[5]                        ; picorv32:cpu|mem_wdata[5]                                                                           ; clk          ; clk         ; 0.000        ; 0.040      ; 0.402      ;
; 0.281 ; picorv32:cpu|irq_state[0]                      ; picorv32:cpu|latched_rd[2]                                                                          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.407      ;
; 0.281 ; picorv32:cpu|reg_next_pc[24]                   ; picorv32:cpu|reg_pc[24]                                                                             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.406      ;
+-------+------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                                                                              ;
+--------+-----------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 33.962 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|delay_state.10 ; clk          ; clk         ; 37.037       ; -0.082     ; 3.000      ;
; 33.962 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|delay_state.01 ; clk          ; clk         ; 37.037       ; -0.082     ; 3.000      ;
; 33.962 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|delay_state.00 ; clk          ; clk         ; 37.037       ; -0.082     ; 3.000      ;
; 34.032 ; reset_control:reset_controller|reset_count[1] ; countdown_timer:cdt|delay_state.10 ; clk          ; clk         ; 37.037       ; -0.082     ; 2.930      ;
; 34.032 ; reset_control:reset_controller|reset_count[1] ; countdown_timer:cdt|delay_state.01 ; clk          ; clk         ; 37.037       ; -0.082     ; 2.930      ;
; 34.032 ; reset_control:reset_controller|reset_count[1] ; countdown_timer:cdt|delay_state.00 ; clk          ; clk         ; 37.037       ; -0.082     ; 2.930      ;
; 34.101 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|delay_state.10 ; clk          ; clk         ; 37.037       ; -0.082     ; 2.861      ;
; 34.101 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|delay_state.01 ; clk          ; clk         ; 37.037       ; -0.082     ; 2.861      ;
; 34.101 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|delay_state.00 ; clk          ; clk         ; 37.037       ; -0.082     ; 2.861      ;
; 34.117 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[0]     ; clk          ; clk         ; 37.037       ; -0.059     ; 2.868      ;
; 34.117 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[5]     ; clk          ; clk         ; 37.037       ; -0.059     ; 2.868      ;
; 34.117 ; reset_control:reset_controller|reset_count[0] ; fpga_leds:soc_leds|leds_reg[5]     ; clk          ; clk         ; 37.037       ; -0.059     ; 2.868      ;
; 34.117 ; reset_control:reset_controller|reset_count[0] ; fpga_leds:soc_leds|leds_reg[0]     ; clk          ; clk         ; 37.037       ; -0.059     ; 2.868      ;
; 34.142 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[1]     ; clk          ; clk         ; 37.037       ; -0.058     ; 2.844      ;
; 34.142 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[2]     ; clk          ; clk         ; 37.037       ; -0.058     ; 2.844      ;
; 34.142 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[3]     ; clk          ; clk         ; 37.037       ; -0.058     ; 2.844      ;
; 34.142 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[4]     ; clk          ; clk         ; 37.037       ; -0.058     ; 2.844      ;
; 34.142 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[6]     ; clk          ; clk         ; 37.037       ; -0.058     ; 2.844      ;
; 34.142 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[7]     ; clk          ; clk         ; 37.037       ; -0.058     ; 2.844      ;
; 34.142 ; reset_control:reset_controller|reset_count[0] ; fpga_leds:soc_leds|leds_reg[6]     ; clk          ; clk         ; 37.037       ; -0.058     ; 2.844      ;
; 34.142 ; reset_control:reset_controller|reset_count[0] ; fpga_leds:soc_leds|leds_reg[4]     ; clk          ; clk         ; 37.037       ; -0.058     ; 2.844      ;
; 34.142 ; reset_control:reset_controller|reset_count[0] ; fpga_leds:soc_leds|leds_reg[1]     ; clk          ; clk         ; 37.037       ; -0.058     ; 2.844      ;
; 34.142 ; reset_control:reset_controller|reset_count[0] ; fpga_leds:soc_leds|leds_reg[3]     ; clk          ; clk         ; 37.037       ; -0.058     ; 2.844      ;
; 34.142 ; reset_control:reset_controller|reset_count[0] ; fpga_leds:soc_leds|leds_reg[7]     ; clk          ; clk         ; 37.037       ; -0.058     ; 2.844      ;
; 34.142 ; reset_control:reset_controller|reset_count[0] ; fpga_leds:soc_leds|leds_reg[2]     ; clk          ; clk         ; 37.037       ; -0.058     ; 2.844      ;
; 34.146 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[9]     ; clk          ; clk         ; 37.037       ; -0.064     ; 2.834      ;
; 34.146 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[10]    ; clk          ; clk         ; 37.037       ; -0.064     ; 2.834      ;
; 34.146 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[8]     ; clk          ; clk         ; 37.037       ; -0.064     ; 2.834      ;
; 34.146 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[15]    ; clk          ; clk         ; 37.037       ; -0.064     ; 2.834      ;
; 34.146 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[11]    ; clk          ; clk         ; 37.037       ; -0.064     ; 2.834      ;
; 34.146 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[12]    ; clk          ; clk         ; 37.037       ; -0.064     ; 2.834      ;
; 34.146 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[14]    ; clk          ; clk         ; 37.037       ; -0.064     ; 2.834      ;
; 34.146 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[13]    ; clk          ; clk         ; 37.037       ; -0.064     ; 2.834      ;
; 34.159 ; reset_control:reset_controller|reset_count[2] ; countdown_timer:cdt|delay_state.10 ; clk          ; clk         ; 37.037       ; -0.082     ; 2.803      ;
; 34.159 ; reset_control:reset_controller|reset_count[2] ; countdown_timer:cdt|delay_state.01 ; clk          ; clk         ; 37.037       ; -0.082     ; 2.803      ;
; 34.159 ; reset_control:reset_controller|reset_count[2] ; countdown_timer:cdt|delay_state.00 ; clk          ; clk         ; 37.037       ; -0.082     ; 2.803      ;
; 34.187 ; reset_control:reset_controller|reset_count[1] ; countdown_timer:cdt|counter[0]     ; clk          ; clk         ; 37.037       ; -0.059     ; 2.798      ;
; 34.187 ; reset_control:reset_controller|reset_count[1] ; countdown_timer:cdt|counter[5]     ; clk          ; clk         ; 37.037       ; -0.059     ; 2.798      ;
; 34.187 ; reset_control:reset_controller|reset_count[1] ; fpga_leds:soc_leds|leds_reg[5]     ; clk          ; clk         ; 37.037       ; -0.059     ; 2.798      ;
; 34.187 ; reset_control:reset_controller|reset_count[1] ; fpga_leds:soc_leds|leds_reg[0]     ; clk          ; clk         ; 37.037       ; -0.059     ; 2.798      ;
; 34.212 ; reset_control:reset_controller|reset_count[1] ; countdown_timer:cdt|counter[1]     ; clk          ; clk         ; 37.037       ; -0.058     ; 2.774      ;
; 34.212 ; reset_control:reset_controller|reset_count[1] ; countdown_timer:cdt|counter[2]     ; clk          ; clk         ; 37.037       ; -0.058     ; 2.774      ;
; 34.212 ; reset_control:reset_controller|reset_count[1] ; countdown_timer:cdt|counter[3]     ; clk          ; clk         ; 37.037       ; -0.058     ; 2.774      ;
; 34.212 ; reset_control:reset_controller|reset_count[1] ; countdown_timer:cdt|counter[4]     ; clk          ; clk         ; 37.037       ; -0.058     ; 2.774      ;
; 34.212 ; reset_control:reset_controller|reset_count[1] ; countdown_timer:cdt|counter[6]     ; clk          ; clk         ; 37.037       ; -0.058     ; 2.774      ;
; 34.212 ; reset_control:reset_controller|reset_count[1] ; countdown_timer:cdt|counter[7]     ; clk          ; clk         ; 37.037       ; -0.058     ; 2.774      ;
; 34.212 ; reset_control:reset_controller|reset_count[1] ; fpga_leds:soc_leds|leds_reg[6]     ; clk          ; clk         ; 37.037       ; -0.058     ; 2.774      ;
; 34.212 ; reset_control:reset_controller|reset_count[1] ; fpga_leds:soc_leds|leds_reg[4]     ; clk          ; clk         ; 37.037       ; -0.058     ; 2.774      ;
; 34.212 ; reset_control:reset_controller|reset_count[1] ; fpga_leds:soc_leds|leds_reg[1]     ; clk          ; clk         ; 37.037       ; -0.058     ; 2.774      ;
; 34.212 ; reset_control:reset_controller|reset_count[1] ; fpga_leds:soc_leds|leds_reg[3]     ; clk          ; clk         ; 37.037       ; -0.058     ; 2.774      ;
; 34.212 ; reset_control:reset_controller|reset_count[1] ; fpga_leds:soc_leds|leds_reg[7]     ; clk          ; clk         ; 37.037       ; -0.058     ; 2.774      ;
; 34.212 ; reset_control:reset_controller|reset_count[1] ; fpga_leds:soc_leds|leds_reg[2]     ; clk          ; clk         ; 37.037       ; -0.058     ; 2.774      ;
; 34.216 ; reset_control:reset_controller|reset_count[1] ; countdown_timer:cdt|counter[9]     ; clk          ; clk         ; 37.037       ; -0.064     ; 2.764      ;
; 34.216 ; reset_control:reset_controller|reset_count[1] ; countdown_timer:cdt|counter[10]    ; clk          ; clk         ; 37.037       ; -0.064     ; 2.764      ;
; 34.216 ; reset_control:reset_controller|reset_count[1] ; countdown_timer:cdt|counter[8]     ; clk          ; clk         ; 37.037       ; -0.064     ; 2.764      ;
; 34.216 ; reset_control:reset_controller|reset_count[1] ; countdown_timer:cdt|counter[15]    ; clk          ; clk         ; 37.037       ; -0.064     ; 2.764      ;
; 34.216 ; reset_control:reset_controller|reset_count[1] ; countdown_timer:cdt|counter[11]    ; clk          ; clk         ; 37.037       ; -0.064     ; 2.764      ;
; 34.216 ; reset_control:reset_controller|reset_count[1] ; countdown_timer:cdt|counter[12]    ; clk          ; clk         ; 37.037       ; -0.064     ; 2.764      ;
; 34.216 ; reset_control:reset_controller|reset_count[1] ; countdown_timer:cdt|counter[14]    ; clk          ; clk         ; 37.037       ; -0.064     ; 2.764      ;
; 34.216 ; reset_control:reset_controller|reset_count[1] ; countdown_timer:cdt|counter[13]    ; clk          ; clk         ; 37.037       ; -0.064     ; 2.764      ;
; 34.256 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|counter[0]     ; clk          ; clk         ; 37.037       ; -0.059     ; 2.729      ;
; 34.256 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|counter[5]     ; clk          ; clk         ; 37.037       ; -0.059     ; 2.729      ;
; 34.256 ; reset_control:reset_controller|reset_count[3] ; fpga_leds:soc_leds|leds_reg[5]     ; clk          ; clk         ; 37.037       ; -0.059     ; 2.729      ;
; 34.256 ; reset_control:reset_controller|reset_count[3] ; fpga_leds:soc_leds|leds_reg[0]     ; clk          ; clk         ; 37.037       ; -0.059     ; 2.729      ;
; 34.281 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|counter[1]     ; clk          ; clk         ; 37.037       ; -0.058     ; 2.705      ;
; 34.281 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|counter[2]     ; clk          ; clk         ; 37.037       ; -0.058     ; 2.705      ;
; 34.281 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|counter[3]     ; clk          ; clk         ; 37.037       ; -0.058     ; 2.705      ;
; 34.281 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|counter[4]     ; clk          ; clk         ; 37.037       ; -0.058     ; 2.705      ;
; 34.281 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|counter[6]     ; clk          ; clk         ; 37.037       ; -0.058     ; 2.705      ;
; 34.281 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|counter[7]     ; clk          ; clk         ; 37.037       ; -0.058     ; 2.705      ;
; 34.281 ; reset_control:reset_controller|reset_count[3] ; fpga_leds:soc_leds|leds_reg[6]     ; clk          ; clk         ; 37.037       ; -0.058     ; 2.705      ;
; 34.281 ; reset_control:reset_controller|reset_count[3] ; fpga_leds:soc_leds|leds_reg[4]     ; clk          ; clk         ; 37.037       ; -0.058     ; 2.705      ;
; 34.281 ; reset_control:reset_controller|reset_count[3] ; fpga_leds:soc_leds|leds_reg[1]     ; clk          ; clk         ; 37.037       ; -0.058     ; 2.705      ;
; 34.281 ; reset_control:reset_controller|reset_count[3] ; fpga_leds:soc_leds|leds_reg[3]     ; clk          ; clk         ; 37.037       ; -0.058     ; 2.705      ;
; 34.281 ; reset_control:reset_controller|reset_count[3] ; fpga_leds:soc_leds|leds_reg[7]     ; clk          ; clk         ; 37.037       ; -0.058     ; 2.705      ;
; 34.281 ; reset_control:reset_controller|reset_count[3] ; fpga_leds:soc_leds|leds_reg[2]     ; clk          ; clk         ; 37.037       ; -0.058     ; 2.705      ;
; 34.284 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[29]    ; clk          ; clk         ; 37.037       ; -0.072     ; 2.688      ;
; 34.284 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[24]    ; clk          ; clk         ; 37.037       ; -0.072     ; 2.688      ;
; 34.284 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[28]    ; clk          ; clk         ; 37.037       ; -0.072     ; 2.688      ;
; 34.284 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[27]    ; clk          ; clk         ; 37.037       ; -0.072     ; 2.688      ;
; 34.284 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[30]    ; clk          ; clk         ; 37.037       ; -0.072     ; 2.688      ;
; 34.284 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[31]    ; clk          ; clk         ; 37.037       ; -0.072     ; 2.688      ;
; 34.284 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[25]    ; clk          ; clk         ; 37.037       ; -0.072     ; 2.688      ;
; 34.284 ; reset_control:reset_controller|reset_count[0] ; countdown_timer:cdt|counter[26]    ; clk          ; clk         ; 37.037       ; -0.072     ; 2.688      ;
; 34.285 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|counter[9]     ; clk          ; clk         ; 37.037       ; -0.064     ; 2.695      ;
; 34.285 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|counter[10]    ; clk          ; clk         ; 37.037       ; -0.064     ; 2.695      ;
; 34.285 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|counter[8]     ; clk          ; clk         ; 37.037       ; -0.064     ; 2.695      ;
; 34.285 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|counter[15]    ; clk          ; clk         ; 37.037       ; -0.064     ; 2.695      ;
; 34.285 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|counter[11]    ; clk          ; clk         ; 37.037       ; -0.064     ; 2.695      ;
; 34.285 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|counter[12]    ; clk          ; clk         ; 37.037       ; -0.064     ; 2.695      ;
; 34.285 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|counter[14]    ; clk          ; clk         ; 37.037       ; -0.064     ; 2.695      ;
; 34.285 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|counter[13]    ; clk          ; clk         ; 37.037       ; -0.064     ; 2.695      ;
; 34.314 ; reset_control:reset_controller|reset_count[2] ; countdown_timer:cdt|counter[0]     ; clk          ; clk         ; 37.037       ; -0.059     ; 2.671      ;
; 34.314 ; reset_control:reset_controller|reset_count[2] ; countdown_timer:cdt|counter[5]     ; clk          ; clk         ; 37.037       ; -0.059     ; 2.671      ;
; 34.314 ; reset_control:reset_controller|reset_count[2] ; fpga_leds:soc_leds|leds_reg[5]     ; clk          ; clk         ; 37.037       ; -0.059     ; 2.671      ;
; 34.314 ; reset_control:reset_controller|reset_count[2] ; fpga_leds:soc_leds|leds_reg[0]     ; clk          ; clk         ; 37.037       ; -0.059     ; 2.671      ;
; 34.339 ; reset_control:reset_controller|reset_count[2] ; countdown_timer:cdt|counter[1]     ; clk          ; clk         ; 37.037       ; -0.058     ; 2.647      ;
; 34.339 ; reset_control:reset_controller|reset_count[2] ; countdown_timer:cdt|counter[2]     ; clk          ; clk         ; 37.037       ; -0.058     ; 2.647      ;
; 34.339 ; reset_control:reset_controller|reset_count[2] ; countdown_timer:cdt|counter[3]     ; clk          ; clk         ; 37.037       ; -0.058     ; 2.647      ;
; 34.339 ; reset_control:reset_controller|reset_count[2] ; countdown_timer:cdt|counter[4]     ; clk          ; clk         ; 37.037       ; -0.058     ; 2.647      ;
+--------+-----------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                                                                              ;
+-------+-----------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.359 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[22]    ; clk          ; clk         ; 0.000        ; 0.010      ; 1.453      ;
; 1.359 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[18]    ; clk          ; clk         ; 0.000        ; 0.010      ; 1.453      ;
; 1.359 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[16]    ; clk          ; clk         ; 0.000        ; 0.010      ; 1.453      ;
; 1.359 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[19]    ; clk          ; clk         ; 0.000        ; 0.010      ; 1.453      ;
; 1.359 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[23]    ; clk          ; clk         ; 0.000        ; 0.010      ; 1.453      ;
; 1.359 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[21]    ; clk          ; clk         ; 0.000        ; 0.010      ; 1.453      ;
; 1.359 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[20]    ; clk          ; clk         ; 0.000        ; 0.010      ; 1.453      ;
; 1.359 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[17]    ; clk          ; clk         ; 0.000        ; 0.010      ; 1.453      ;
; 1.510 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[29]    ; clk          ; clk         ; 0.000        ; 0.009      ; 1.603      ;
; 1.510 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[24]    ; clk          ; clk         ; 0.000        ; 0.009      ; 1.603      ;
; 1.510 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[28]    ; clk          ; clk         ; 0.000        ; 0.009      ; 1.603      ;
; 1.510 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[27]    ; clk          ; clk         ; 0.000        ; 0.009      ; 1.603      ;
; 1.510 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[30]    ; clk          ; clk         ; 0.000        ; 0.009      ; 1.603      ;
; 1.510 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[31]    ; clk          ; clk         ; 0.000        ; 0.009      ; 1.603      ;
; 1.510 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[25]    ; clk          ; clk         ; 0.000        ; 0.009      ; 1.603      ;
; 1.510 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[26]    ; clk          ; clk         ; 0.000        ; 0.009      ; 1.603      ;
; 1.510 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[22]    ; clk          ; clk         ; 0.000        ; 0.010      ; 1.604      ;
; 1.510 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[18]    ; clk          ; clk         ; 0.000        ; 0.010      ; 1.604      ;
; 1.510 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[16]    ; clk          ; clk         ; 0.000        ; 0.010      ; 1.604      ;
; 1.510 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[19]    ; clk          ; clk         ; 0.000        ; 0.010      ; 1.604      ;
; 1.510 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[23]    ; clk          ; clk         ; 0.000        ; 0.010      ; 1.604      ;
; 1.510 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[21]    ; clk          ; clk         ; 0.000        ; 0.010      ; 1.604      ;
; 1.510 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[20]    ; clk          ; clk         ; 0.000        ; 0.010      ; 1.604      ;
; 1.510 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[17]    ; clk          ; clk         ; 0.000        ; 0.010      ; 1.604      ;
; 1.641 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[9]     ; clk          ; clk         ; 0.000        ; 0.018      ; 1.743      ;
; 1.641 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[10]    ; clk          ; clk         ; 0.000        ; 0.018      ; 1.743      ;
; 1.641 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[8]     ; clk          ; clk         ; 0.000        ; 0.018      ; 1.743      ;
; 1.641 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[15]    ; clk          ; clk         ; 0.000        ; 0.018      ; 1.743      ;
; 1.641 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[11]    ; clk          ; clk         ; 0.000        ; 0.018      ; 1.743      ;
; 1.641 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[12]    ; clk          ; clk         ; 0.000        ; 0.018      ; 1.743      ;
; 1.641 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[14]    ; clk          ; clk         ; 0.000        ; 0.018      ; 1.743      ;
; 1.641 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[13]    ; clk          ; clk         ; 0.000        ; 0.018      ; 1.743      ;
; 1.645 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[1]     ; clk          ; clk         ; 0.000        ; 0.024      ; 1.753      ;
; 1.645 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[2]     ; clk          ; clk         ; 0.000        ; 0.024      ; 1.753      ;
; 1.645 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[3]     ; clk          ; clk         ; 0.000        ; 0.024      ; 1.753      ;
; 1.645 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[4]     ; clk          ; clk         ; 0.000        ; 0.024      ; 1.753      ;
; 1.645 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[6]     ; clk          ; clk         ; 0.000        ; 0.024      ; 1.753      ;
; 1.645 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[7]     ; clk          ; clk         ; 0.000        ; 0.024      ; 1.753      ;
; 1.645 ; reset_control:reset_controller|reset_count[5] ; fpga_leds:soc_leds|leds_reg[6]     ; clk          ; clk         ; 0.000        ; 0.024      ; 1.753      ;
; 1.645 ; reset_control:reset_controller|reset_count[5] ; fpga_leds:soc_leds|leds_reg[4]     ; clk          ; clk         ; 0.000        ; 0.024      ; 1.753      ;
; 1.645 ; reset_control:reset_controller|reset_count[5] ; fpga_leds:soc_leds|leds_reg[1]     ; clk          ; clk         ; 0.000        ; 0.024      ; 1.753      ;
; 1.645 ; reset_control:reset_controller|reset_count[5] ; fpga_leds:soc_leds|leds_reg[3]     ; clk          ; clk         ; 0.000        ; 0.024      ; 1.753      ;
; 1.645 ; reset_control:reset_controller|reset_count[5] ; fpga_leds:soc_leds|leds_reg[7]     ; clk          ; clk         ; 0.000        ; 0.024      ; 1.753      ;
; 1.645 ; reset_control:reset_controller|reset_count[5] ; fpga_leds:soc_leds|leds_reg[2]     ; clk          ; clk         ; 0.000        ; 0.024      ; 1.753      ;
; 1.661 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[29]    ; clk          ; clk         ; 0.000        ; 0.009      ; 1.754      ;
; 1.661 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[24]    ; clk          ; clk         ; 0.000        ; 0.009      ; 1.754      ;
; 1.661 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[28]    ; clk          ; clk         ; 0.000        ; 0.009      ; 1.754      ;
; 1.661 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[27]    ; clk          ; clk         ; 0.000        ; 0.009      ; 1.754      ;
; 1.661 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[30]    ; clk          ; clk         ; 0.000        ; 0.009      ; 1.754      ;
; 1.661 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[31]    ; clk          ; clk         ; 0.000        ; 0.009      ; 1.754      ;
; 1.661 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[25]    ; clk          ; clk         ; 0.000        ; 0.009      ; 1.754      ;
; 1.661 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[26]    ; clk          ; clk         ; 0.000        ; 0.009      ; 1.754      ;
; 1.668 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[0]     ; clk          ; clk         ; 0.000        ; 0.024      ; 1.776      ;
; 1.668 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|counter[5]     ; clk          ; clk         ; 0.000        ; 0.024      ; 1.776      ;
; 1.668 ; reset_control:reset_controller|reset_count[5] ; fpga_leds:soc_leds|leds_reg[5]     ; clk          ; clk         ; 0.000        ; 0.024      ; 1.776      ;
; 1.668 ; reset_control:reset_controller|reset_count[5] ; fpga_leds:soc_leds|leds_reg[0]     ; clk          ; clk         ; 0.000        ; 0.024      ; 1.776      ;
; 1.792 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[9]     ; clk          ; clk         ; 0.000        ; 0.018      ; 1.894      ;
; 1.792 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[10]    ; clk          ; clk         ; 0.000        ; 0.018      ; 1.894      ;
; 1.792 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[8]     ; clk          ; clk         ; 0.000        ; 0.018      ; 1.894      ;
; 1.792 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[15]    ; clk          ; clk         ; 0.000        ; 0.018      ; 1.894      ;
; 1.792 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[11]    ; clk          ; clk         ; 0.000        ; 0.018      ; 1.894      ;
; 1.792 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[12]    ; clk          ; clk         ; 0.000        ; 0.018      ; 1.894      ;
; 1.792 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[14]    ; clk          ; clk         ; 0.000        ; 0.018      ; 1.894      ;
; 1.792 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[13]    ; clk          ; clk         ; 0.000        ; 0.018      ; 1.894      ;
; 1.796 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[1]     ; clk          ; clk         ; 0.000        ; 0.024      ; 1.904      ;
; 1.796 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[2]     ; clk          ; clk         ; 0.000        ; 0.024      ; 1.904      ;
; 1.796 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[3]     ; clk          ; clk         ; 0.000        ; 0.024      ; 1.904      ;
; 1.796 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[4]     ; clk          ; clk         ; 0.000        ; 0.024      ; 1.904      ;
; 1.796 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[6]     ; clk          ; clk         ; 0.000        ; 0.024      ; 1.904      ;
; 1.796 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[7]     ; clk          ; clk         ; 0.000        ; 0.024      ; 1.904      ;
; 1.796 ; reset_control:reset_controller|reset_count[4] ; fpga_leds:soc_leds|leds_reg[6]     ; clk          ; clk         ; 0.000        ; 0.024      ; 1.904      ;
; 1.796 ; reset_control:reset_controller|reset_count[4] ; fpga_leds:soc_leds|leds_reg[4]     ; clk          ; clk         ; 0.000        ; 0.024      ; 1.904      ;
; 1.796 ; reset_control:reset_controller|reset_count[4] ; fpga_leds:soc_leds|leds_reg[1]     ; clk          ; clk         ; 0.000        ; 0.024      ; 1.904      ;
; 1.796 ; reset_control:reset_controller|reset_count[4] ; fpga_leds:soc_leds|leds_reg[3]     ; clk          ; clk         ; 0.000        ; 0.024      ; 1.904      ;
; 1.796 ; reset_control:reset_controller|reset_count[4] ; fpga_leds:soc_leds|leds_reg[7]     ; clk          ; clk         ; 0.000        ; 0.024      ; 1.904      ;
; 1.796 ; reset_control:reset_controller|reset_count[4] ; fpga_leds:soc_leds|leds_reg[2]     ; clk          ; clk         ; 0.000        ; 0.024      ; 1.904      ;
; 1.819 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|delay_state.10 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.902      ;
; 1.819 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|delay_state.01 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.902      ;
; 1.819 ; reset_control:reset_controller|reset_count[5] ; countdown_timer:cdt|delay_state.00 ; clk          ; clk         ; 0.000        ; -0.001     ; 1.902      ;
; 1.819 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[0]     ; clk          ; clk         ; 0.000        ; 0.024      ; 1.927      ;
; 1.819 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|counter[5]     ; clk          ; clk         ; 0.000        ; 0.024      ; 1.927      ;
; 1.819 ; reset_control:reset_controller|reset_count[4] ; fpga_leds:soc_leds|leds_reg[5]     ; clk          ; clk         ; 0.000        ; 0.024      ; 1.927      ;
; 1.819 ; reset_control:reset_controller|reset_count[4] ; fpga_leds:soc_leds|leds_reg[0]     ; clk          ; clk         ; 0.000        ; 0.024      ; 1.927      ;
; 1.966 ; reset_control:reset_controller|reset_count[2] ; countdown_timer:cdt|counter[22]    ; clk          ; clk         ; 0.000        ; 0.010      ; 2.060      ;
; 1.966 ; reset_control:reset_controller|reset_count[2] ; countdown_timer:cdt|counter[18]    ; clk          ; clk         ; 0.000        ; 0.010      ; 2.060      ;
; 1.966 ; reset_control:reset_controller|reset_count[2] ; countdown_timer:cdt|counter[16]    ; clk          ; clk         ; 0.000        ; 0.010      ; 2.060      ;
; 1.966 ; reset_control:reset_controller|reset_count[2] ; countdown_timer:cdt|counter[19]    ; clk          ; clk         ; 0.000        ; 0.010      ; 2.060      ;
; 1.966 ; reset_control:reset_controller|reset_count[2] ; countdown_timer:cdt|counter[23]    ; clk          ; clk         ; 0.000        ; 0.010      ; 2.060      ;
; 1.966 ; reset_control:reset_controller|reset_count[2] ; countdown_timer:cdt|counter[21]    ; clk          ; clk         ; 0.000        ; 0.010      ; 2.060      ;
; 1.966 ; reset_control:reset_controller|reset_count[2] ; countdown_timer:cdt|counter[20]    ; clk          ; clk         ; 0.000        ; 0.010      ; 2.060      ;
; 1.966 ; reset_control:reset_controller|reset_count[2] ; countdown_timer:cdt|counter[17]    ; clk          ; clk         ; 0.000        ; 0.010      ; 2.060      ;
; 1.970 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|delay_state.10 ; clk          ; clk         ; 0.000        ; -0.001     ; 2.053      ;
; 1.970 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|delay_state.01 ; clk          ; clk         ; 0.000        ; -0.001     ; 2.053      ;
; 1.970 ; reset_control:reset_controller|reset_count[4] ; countdown_timer:cdt|delay_state.00 ; clk          ; clk         ; 0.000        ; -0.001     ; 2.053      ;
; 2.015 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|counter[22]    ; clk          ; clk         ; 0.000        ; 0.010      ; 2.109      ;
; 2.015 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|counter[18]    ; clk          ; clk         ; 0.000        ; 0.010      ; 2.109      ;
; 2.015 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|counter[16]    ; clk          ; clk         ; 0.000        ; 0.010      ; 2.109      ;
; 2.015 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|counter[19]    ; clk          ; clk         ; 0.000        ; 0.010      ; 2.109      ;
; 2.015 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|counter[23]    ; clk          ; clk         ; 0.000        ; 0.010      ; 2.109      ;
; 2.015 ; reset_control:reset_controller|reset_count[3] ; countdown_timer:cdt|counter[21]    ; clk          ; clk         ; 0.000        ; 0.010      ; 2.109      ;
+-------+-----------------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 11.931 ; 0.181 ; 31.119   ; 1.359   ; 17.891              ;
;  clk             ; 11.931 ; 0.181 ; 31.119   ; 1.359   ; 17.891              ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; uart_tx       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset_button_n          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; uart_rx                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; leds[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; leds[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; leds[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------+
; Setup Transfers                                                    ;
+------------+----------+-----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+-----------+----------+----------+----------+
; clk        ; clk      ; 271613725 ; 0        ; 0        ; 0        ;
+------------+----------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Hold Transfers                                                     ;
+------------+----------+-----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+-----------+----------+----------+----------+
; clk        ; clk      ; 271613725 ; 0        ; 0        ; 0        ;
+------------+----------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 258      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 258      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 11    ; 11   ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 9     ; 9    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+-------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                             ;
+----------------+--------------------------------------------------------------------------------------+
; Input Port     ; Comment                                                                              ;
+----------------+--------------------------------------------------------------------------------------+
; reset_button_n ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_rx        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+----------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; leds[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_tx     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                             ;
+----------------+--------------------------------------------------------------------------------------+
; Input Port     ; Comment                                                                              ;
+----------------+--------------------------------------------------------------------------------------+
; reset_button_n ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_rx        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+----------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; leds[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; leds[7]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_tx     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 24.1std.0 Build 1077 03/04/2025 SC Lite Edition
    Info: Processing started: Sun Sep 14 16:48:57 2025
Info: Command: quartus_sta picorv32-DE2115 -c picorv32-DE2115
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'src/picorv32.sdc'
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clk (Rise) to clk (Rise) (setup and hold)
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 11.931
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    11.931               0.000 clk 
Info (332146): Worst-case hold slack is 0.402
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.402               0.000 clk 
Info (332146): Worst-case recovery slack is 31.119
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    31.119               0.000 clk 
Info (332146): Worst-case removal slack is 2.734
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.734               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is 18.141
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    18.141               0.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clk (Rise) to clk (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 14.164
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    14.164               0.000 clk 
Info (332146): Worst-case hold slack is 0.354
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.354               0.000 clk 
Info (332146): Worst-case recovery slack is 31.583
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    31.583               0.000 clk 
Info (332146): Worst-case removal slack is 2.510
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.510               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is 18.164
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    18.164               0.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From clk (Rise) to clk (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 23.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    23.401               0.000 clk 
Info (332146): Worst-case hold slack is 0.181
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.181               0.000 clk 
Info (332146): Worst-case recovery slack is 33.962
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    33.962               0.000 clk 
Info (332146): Worst-case removal slack is 1.359
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.359               0.000 clk 
Info (332146): Worst-case minimum pulse width slack is 17.891
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    17.891               0.000 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 6052 megabytes
    Info: Processing ended: Sun Sep 14 16:49:29 2025
    Info: Elapsed time: 00:00:32
    Info: Total CPU time (on all processors): 00:00:54


