Classic Timing Analyzer report for exp_bus
Fri Feb 28 15:59:37 2020
Quartus II Version 9.0 Build 184 04/29/2009 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'CLK'
  7. tsu
  8. tco
  9. tpd
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                       ;
+------------------------------+-------+---------------+------------------------------------------------+--------+-------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                                    ; From   ; To    ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+------------------------------------------------+--------+-------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 6.426 ns                                       ; r2_bus ; r1[7] ; --         ; CLK      ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 8.103 ns                                       ; r2[6]  ; l[6]  ; CLK        ; --       ; 0            ;
; Worst-case tpd               ; N/A   ; None          ; 12.450 ns                                      ; r2_bus ; l[6]  ; --         ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -0.542 ns                                      ; r1_bus ; r3[7] ; --         ; CLK      ; 0            ;
; Clock Setup: 'CLK'           ; N/A   ; None          ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r2[4]  ; r2[4] ; CLK        ; CLK      ; 0            ;
; Total number of failed paths ;       ;               ;                                                ;        ;       ;            ;          ; 0            ;
+------------------------------+-------+---------------+------------------------------------------------+--------+-------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP2C70F896C6       ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; CLK             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'CLK'                                                                                                                                                                 ;
+-------+------------------------------------------------+-------+-------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period)                           ; From  ; To    ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+-------+-------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r2[4] ; r2[4] ; CLK        ; CLK      ; None                        ; None                      ; 1.788 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r2[4] ; r1[4] ; CLK        ; CLK      ; None                        ; None                      ; 1.772 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r2[5] ; r1[5] ; CLK        ; CLK      ; None                        ; None                      ; 1.770 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r2[1] ; r2[1] ; CLK        ; CLK      ; None                        ; None                      ; 1.764 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r2[3] ; r1[3] ; CLK        ; CLK      ; None                        ; None                      ; 1.707 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r1[7] ; r1[7] ; CLK        ; CLK      ; None                        ; None                      ; 1.696 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r2[5] ; r2[5] ; CLK        ; CLK      ; None                        ; None                      ; 1.630 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r2[0] ; r2[0] ; CLK        ; CLK      ; None                        ; None                      ; 1.589 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r2[6] ; r2[6] ; CLK        ; CLK      ; None                        ; None                      ; 1.588 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r2[1] ; r1[1] ; CLK        ; CLK      ; None                        ; None                      ; 1.583 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r2[2] ; r2[2] ; CLK        ; CLK      ; None                        ; None                      ; 1.573 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r2[3] ; r2[3] ; CLK        ; CLK      ; None                        ; None                      ; 1.560 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r1[4] ; r2[4] ; CLK        ; CLK      ; None                        ; None                      ; 1.553 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r2[6] ; r1[6] ; CLK        ; CLK      ; None                        ; None                      ; 1.549 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r2[0] ; r1[0] ; CLK        ; CLK      ; None                        ; None                      ; 1.548 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r1[3] ; r1[3] ; CLK        ; CLK      ; None                        ; None                      ; 1.541 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r1[5] ; r1[5] ; CLK        ; CLK      ; None                        ; None                      ; 1.539 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r1[4] ; r1[4] ; CLK        ; CLK      ; None                        ; None                      ; 1.537 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r1[1] ; r2[1] ; CLK        ; CLK      ; None                        ; None                      ; 1.534 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r2[2] ; r1[2] ; CLK        ; CLK      ; None                        ; None                      ; 1.519 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r2[7] ; r1[7] ; CLK        ; CLK      ; None                        ; None                      ; 1.500 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r1[7] ; r2[7] ; CLK        ; CLK      ; None                        ; None                      ; 1.404 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r1[5] ; r2[5] ; CLK        ; CLK      ; None                        ; None                      ; 1.399 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r1[0] ; r2[0] ; CLK        ; CLK      ; None                        ; None                      ; 1.395 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r1[3] ; r2[3] ; CLK        ; CLK      ; None                        ; None                      ; 1.394 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r1[6] ; r2[6] ; CLK        ; CLK      ; None                        ; None                      ; 1.394 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r1[2] ; r2[2] ; CLK        ; CLK      ; None                        ; None                      ; 1.387 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r1[6] ; r1[6] ; CLK        ; CLK      ; None                        ; None                      ; 1.355 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r1[0] ; r1[0] ; CLK        ; CLK      ; None                        ; None                      ; 1.354 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r1[1] ; r1[1] ; CLK        ; CLK      ; None                        ; None                      ; 1.353 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r1[2] ; r1[2] ; CLK        ; CLK      ; None                        ; None                      ; 1.333 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r2[7] ; r2[7] ; CLK        ; CLK      ; None                        ; None                      ; 1.208 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r3[4] ; r2[4] ; CLK        ; CLK      ; None                        ; None                      ; 1.159 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r3[3] ; r1[3] ; CLK        ; CLK      ; None                        ; None                      ; 1.147 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r3[4] ; r1[4] ; CLK        ; CLK      ; None                        ; None                      ; 1.143 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r3[5] ; r1[5] ; CLK        ; CLK      ; None                        ; None                      ; 1.141 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r3[1] ; r2[1] ; CLK        ; CLK      ; None                        ; None                      ; 1.141 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r3[7] ; r1[7] ; CLK        ; CLK      ; None                        ; None                      ; 1.095 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r2[4] ; r3[4] ; CLK        ; CLK      ; None                        ; None                      ; 1.036 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r2[5] ; r3[5] ; CLK        ; CLK      ; None                        ; None                      ; 1.036 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r2[1] ; r3[1] ; CLK        ; CLK      ; None                        ; None                      ; 1.030 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r1[7] ; r3[7] ; CLK        ; CLK      ; None                        ; None                      ; 1.008 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r2[6] ; r3[6] ; CLK        ; CLK      ; None                        ; None                      ; 1.001 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r3[5] ; r2[5] ; CLK        ; CLK      ; None                        ; None                      ; 1.001 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r3[3] ; r2[3] ; CLK        ; CLK      ; None                        ; None                      ; 1.000 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r2[0] ; r3[0] ; CLK        ; CLK      ; None                        ; None                      ; 0.997 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r3[0] ; r2[0] ; CLK        ; CLK      ; None                        ; None                      ; 0.999 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r3[2] ; r2[2] ; CLK        ; CLK      ; None                        ; None                      ; 0.994 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r3[6] ; r2[6] ; CLK        ; CLK      ; None                        ; None                      ; 0.994 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r2[2] ; r3[2] ; CLK        ; CLK      ; None                        ; None                      ; 0.986 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r2[3] ; r3[3] ; CLK        ; CLK      ; None                        ; None                      ; 0.967 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r3[1] ; r1[1] ; CLK        ; CLK      ; None                        ; None                      ; 0.960 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r3[0] ; r1[0] ; CLK        ; CLK      ; None                        ; None                      ; 0.958 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r3[6] ; r1[6] ; CLK        ; CLK      ; None                        ; None                      ; 0.955 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r3[2] ; r1[2] ; CLK        ; CLK      ; None                        ; None                      ; 0.940 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r2[7] ; r3[7] ; CLK        ; CLK      ; None                        ; None                      ; 0.812 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r1[6] ; r3[6] ; CLK        ; CLK      ; None                        ; None                      ; 0.807 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r1[5] ; r3[5] ; CLK        ; CLK      ; None                        ; None                      ; 0.805 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r1[0] ; r3[0] ; CLK        ; CLK      ; None                        ; None                      ; 0.803 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r3[7] ; r2[7] ; CLK        ; CLK      ; None                        ; None                      ; 0.803 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r1[3] ; r3[3] ; CLK        ; CLK      ; None                        ; None                      ; 0.801 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r1[4] ; r3[4] ; CLK        ; CLK      ; None                        ; None                      ; 0.801 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r1[1] ; r3[1] ; CLK        ; CLK      ; None                        ; None                      ; 0.800 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r1[2] ; r3[2] ; CLK        ; CLK      ; None                        ; None                      ; 0.800 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r3[0] ; r3[0] ; CLK        ; CLK      ; None                        ; None                      ; 0.407 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r3[1] ; r3[1] ; CLK        ; CLK      ; None                        ; None                      ; 0.407 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r3[2] ; r3[2] ; CLK        ; CLK      ; None                        ; None                      ; 0.407 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r3[3] ; r3[3] ; CLK        ; CLK      ; None                        ; None                      ; 0.407 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r3[4] ; r3[4] ; CLK        ; CLK      ; None                        ; None                      ; 0.407 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r3[5] ; r3[5] ; CLK        ; CLK      ; None                        ; None                      ; 0.407 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r3[6] ; r3[6] ; CLK        ; CLK      ; None                        ; None                      ; 0.407 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; r3[7] ; r3[7] ; CLK        ; CLK      ; None                        ; None                      ; 0.407 ns                ;
+-------+------------------------------------------------+-------+-------+------------+----------+-----------------------------+---------------------------+-------------------------+


+----------------------------------------------------------------+
; tsu                                                            ;
+-------+--------------+------------+---------+-------+----------+
; Slack ; Required tsu ; Actual tsu ; From    ; To    ; To Clock ;
+-------+--------------+------------+---------+-------+----------+
; N/A   ; None         ; 6.426 ns   ; r2_bus  ; r1[7] ; CLK      ;
; N/A   ; None         ; 6.314 ns   ; r2_bus  ; r2[4] ; CLK      ;
; N/A   ; None         ; 6.300 ns   ; r2_bus  ; r1[5] ; CLK      ;
; N/A   ; None         ; 6.299 ns   ; r2_bus  ; r1[4] ; CLK      ;
; N/A   ; None         ; 6.296 ns   ; r2_bus  ; r1[3] ; CLK      ;
; N/A   ; None         ; 6.294 ns   ; r2_bus  ; r2[1] ; CLK      ;
; N/A   ; None         ; 6.201 ns   ; r3_bus  ; r1[7] ; CLK      ;
; N/A   ; None         ; 6.159 ns   ; r2_bus  ; r2[5] ; CLK      ;
; N/A   ; None         ; 6.156 ns   ; r2_bus  ; r2[0] ; CLK      ;
; N/A   ; None         ; 6.149 ns   ; r2_bus  ; r2[6] ; CLK      ;
; N/A   ; None         ; 6.148 ns   ; r2_bus  ; r2[3] ; CLK      ;
; N/A   ; None         ; 6.140 ns   ; r2_bus  ; r2[2] ; CLK      ;
; N/A   ; None         ; 6.134 ns   ; r2_bus  ; r2[7] ; CLK      ;
; N/A   ; None         ; 6.116 ns   ; r2_bus  ; r1[0] ; CLK      ;
; N/A   ; None         ; 6.114 ns   ; r2_bus  ; r1[1] ; CLK      ;
; N/A   ; None         ; 6.111 ns   ; r2_bus  ; r1[6] ; CLK      ;
; N/A   ; None         ; 6.089 ns   ; r3_bus  ; r2[4] ; CLK      ;
; N/A   ; None         ; 6.087 ns   ; r2_bus  ; r1[2] ; CLK      ;
; N/A   ; None         ; 6.075 ns   ; r3_bus  ; r1[5] ; CLK      ;
; N/A   ; None         ; 6.074 ns   ; r3_bus  ; r1[4] ; CLK      ;
; N/A   ; None         ; 6.071 ns   ; r3_bus  ; r1[3] ; CLK      ;
; N/A   ; None         ; 6.069 ns   ; r3_bus  ; r2[1] ; CLK      ;
; N/A   ; None         ; 5.934 ns   ; r3_bus  ; r2[5] ; CLK      ;
; N/A   ; None         ; 5.931 ns   ; r3_bus  ; r2[0] ; CLK      ;
; N/A   ; None         ; 5.924 ns   ; r3_bus  ; r2[6] ; CLK      ;
; N/A   ; None         ; 5.923 ns   ; r3_bus  ; r2[3] ; CLK      ;
; N/A   ; None         ; 5.915 ns   ; r3_bus  ; r2[2] ; CLK      ;
; N/A   ; None         ; 5.909 ns   ; r3_bus  ; r2[7] ; CLK      ;
; N/A   ; None         ; 5.891 ns   ; r3_bus  ; r1[0] ; CLK      ;
; N/A   ; None         ; 5.889 ns   ; r3_bus  ; r1[1] ; CLK      ;
; N/A   ; None         ; 5.886 ns   ; r3_bus  ; r1[6] ; CLK      ;
; N/A   ; None         ; 5.862 ns   ; r3_bus  ; r1[2] ; CLK      ;
; N/A   ; None         ; 5.738 ns   ; r2_bus  ; r3[7] ; CLK      ;
; N/A   ; None         ; 5.566 ns   ; r2_bus  ; r3[5] ; CLK      ;
; N/A   ; None         ; 5.565 ns   ; r2_bus  ; r3[0] ; CLK      ;
; N/A   ; None         ; 5.563 ns   ; r2_bus  ; r3[4] ; CLK      ;
; N/A   ; None         ; 5.563 ns   ; r2_bus  ; r3[6] ; CLK      ;
; N/A   ; None         ; 5.561 ns   ; r2_bus  ; r3[1] ; CLK      ;
; N/A   ; None         ; 5.556 ns   ; r2_bus  ; r3[3] ; CLK      ;
; N/A   ; None         ; 5.554 ns   ; r2_bus  ; r3[2] ; CLK      ;
; N/A   ; None         ; 5.513 ns   ; r3_bus  ; r3[7] ; CLK      ;
; N/A   ; None         ; 5.341 ns   ; r3_bus  ; r3[5] ; CLK      ;
; N/A   ; None         ; 5.340 ns   ; r3_bus  ; r3[0] ; CLK      ;
; N/A   ; None         ; 5.338 ns   ; r3_bus  ; r3[4] ; CLK      ;
; N/A   ; None         ; 5.338 ns   ; r3_bus  ; r3[6] ; CLK      ;
; N/A   ; None         ; 5.336 ns   ; r3_bus  ; r3[1] ; CLK      ;
; N/A   ; None         ; 5.331 ns   ; r3_bus  ; r3[3] ; CLK      ;
; N/A   ; None         ; 5.329 ns   ; r3_bus  ; r3[2] ; CLK      ;
; N/A   ; None         ; 5.182 ns   ; k[1]    ; r2[1] ; CLK      ;
; N/A   ; None         ; 5.174 ns   ; k[5]    ; r1[5] ; CLK      ;
; N/A   ; None         ; 5.076 ns   ; k[0]    ; r2[0] ; CLK      ;
; N/A   ; None         ; 5.036 ns   ; k[0]    ; r1[0] ; CLK      ;
; N/A   ; None         ; 5.033 ns   ; k[5]    ; r2[5] ; CLK      ;
; N/A   ; None         ; 5.002 ns   ; k[1]    ; r1[1] ; CLK      ;
; N/A   ; None         ; 4.811 ns   ; k[6]    ; r2[6] ; CLK      ;
; N/A   ; None         ; 4.798 ns   ; k[2]    ; r2[2] ; CLK      ;
; N/A   ; None         ; 4.773 ns   ; k[6]    ; r1[6] ; CLK      ;
; N/A   ; None         ; 4.771 ns   ; k[3]    ; r1[3] ; CLK      ;
; N/A   ; None         ; 4.745 ns   ; k[2]    ; r1[2] ; CLK      ;
; N/A   ; None         ; 4.737 ns   ; lddr[3] ; r3[0] ; CLK      ;
; N/A   ; None         ; 4.737 ns   ; lddr[3] ; r3[1] ; CLK      ;
; N/A   ; None         ; 4.737 ns   ; lddr[3] ; r3[2] ; CLK      ;
; N/A   ; None         ; 4.737 ns   ; lddr[3] ; r3[3] ; CLK      ;
; N/A   ; None         ; 4.737 ns   ; lddr[3] ; r3[4] ; CLK      ;
; N/A   ; None         ; 4.737 ns   ; lddr[3] ; r3[5] ; CLK      ;
; N/A   ; None         ; 4.737 ns   ; lddr[3] ; r3[6] ; CLK      ;
; N/A   ; None         ; 4.725 ns   ; lddr[1] ; r3[0] ; CLK      ;
; N/A   ; None         ; 4.725 ns   ; lddr[1] ; r3[1] ; CLK      ;
; N/A   ; None         ; 4.725 ns   ; lddr[1] ; r3[2] ; CLK      ;
; N/A   ; None         ; 4.725 ns   ; lddr[1] ; r3[3] ; CLK      ;
; N/A   ; None         ; 4.725 ns   ; lddr[1] ; r3[4] ; CLK      ;
; N/A   ; None         ; 4.725 ns   ; lddr[1] ; r3[5] ; CLK      ;
; N/A   ; None         ; 4.725 ns   ; lddr[1] ; r3[6] ; CLK      ;
; N/A   ; None         ; 4.722 ns   ; lddr[3] ; r3[7] ; CLK      ;
; N/A   ; None         ; 4.716 ns   ; k[4]    ; r2[4] ; CLK      ;
; N/A   ; None         ; 4.710 ns   ; lddr[1] ; r3[7] ; CLK      ;
; N/A   ; None         ; 4.701 ns   ; k[4]    ; r1[4] ; CLK      ;
; N/A   ; None         ; 4.665 ns   ; lddr[1] ; r2[0] ; CLK      ;
; N/A   ; None         ; 4.665 ns   ; lddr[1] ; r2[1] ; CLK      ;
; N/A   ; None         ; 4.665 ns   ; lddr[1] ; r2[2] ; CLK      ;
; N/A   ; None         ; 4.665 ns   ; lddr[1] ; r2[3] ; CLK      ;
; N/A   ; None         ; 4.665 ns   ; lddr[1] ; r2[4] ; CLK      ;
; N/A   ; None         ; 4.665 ns   ; lddr[1] ; r2[5] ; CLK      ;
; N/A   ; None         ; 4.665 ns   ; lddr[1] ; r2[6] ; CLK      ;
; N/A   ; None         ; 4.665 ns   ; lddr[1] ; r2[7] ; CLK      ;
; N/A   ; None         ; 4.623 ns   ; k[3]    ; r2[3] ; CLK      ;
; N/A   ; None         ; 4.616 ns   ; lddr[2] ; r3[0] ; CLK      ;
; N/A   ; None         ; 4.616 ns   ; lddr[2] ; r3[1] ; CLK      ;
; N/A   ; None         ; 4.616 ns   ; lddr[2] ; r3[2] ; CLK      ;
; N/A   ; None         ; 4.616 ns   ; lddr[2] ; r3[3] ; CLK      ;
; N/A   ; None         ; 4.616 ns   ; lddr[2] ; r3[4] ; CLK      ;
; N/A   ; None         ; 4.616 ns   ; lddr[2] ; r3[5] ; CLK      ;
; N/A   ; None         ; 4.616 ns   ; lddr[2] ; r3[6] ; CLK      ;
; N/A   ; None         ; 4.601 ns   ; lddr[2] ; r3[7] ; CLK      ;
; N/A   ; None         ; 4.561 ns   ; lddr[2] ; r2[0] ; CLK      ;
; N/A   ; None         ; 4.561 ns   ; lddr[2] ; r2[1] ; CLK      ;
; N/A   ; None         ; 4.561 ns   ; lddr[2] ; r2[2] ; CLK      ;
; N/A   ; None         ; 4.561 ns   ; lddr[2] ; r2[3] ; CLK      ;
; N/A   ; None         ; 4.561 ns   ; lddr[2] ; r2[4] ; CLK      ;
; N/A   ; None         ; 4.561 ns   ; lddr[2] ; r2[5] ; CLK      ;
; N/A   ; None         ; 4.561 ns   ; lddr[2] ; r2[6] ; CLK      ;
; N/A   ; None         ; 4.561 ns   ; lddr[2] ; r2[7] ; CLK      ;
; N/A   ; None         ; 4.488 ns   ; k[7]    ; r1[7] ; CLK      ;
; N/A   ; None         ; 4.485 ns   ; k[0]    ; r3[0] ; CLK      ;
; N/A   ; None         ; 4.449 ns   ; k[1]    ; r3[1] ; CLK      ;
; N/A   ; None         ; 4.440 ns   ; k[5]    ; r3[5] ; CLK      ;
; N/A   ; None         ; 4.225 ns   ; k[6]    ; r3[6] ; CLK      ;
; N/A   ; None         ; 4.212 ns   ; k[2]    ; r3[2] ; CLK      ;
; N/A   ; None         ; 4.196 ns   ; k[7]    ; r2[7] ; CLK      ;
; N/A   ; None         ; 4.031 ns   ; k[3]    ; r3[3] ; CLK      ;
; N/A   ; None         ; 3.965 ns   ; k[4]    ; r3[4] ; CLK      ;
; N/A   ; None         ; 3.857 ns   ; lddr[1] ; r1[0] ; CLK      ;
; N/A   ; None         ; 3.857 ns   ; lddr[1] ; r1[1] ; CLK      ;
; N/A   ; None         ; 3.857 ns   ; lddr[1] ; r1[2] ; CLK      ;
; N/A   ; None         ; 3.857 ns   ; lddr[1] ; r1[3] ; CLK      ;
; N/A   ; None         ; 3.857 ns   ; lddr[1] ; r1[4] ; CLK      ;
; N/A   ; None         ; 3.857 ns   ; lddr[1] ; r1[5] ; CLK      ;
; N/A   ; None         ; 3.857 ns   ; lddr[1] ; r1[6] ; CLK      ;
; N/A   ; None         ; 3.839 ns   ; lddr[1] ; r1[7] ; CLK      ;
; N/A   ; None         ; 3.800 ns   ; k[7]    ; r3[7] ; CLK      ;
; N/A   ; None         ; 3.209 ns   ; sw_bus  ; r1[7] ; CLK      ;
; N/A   ; None         ; 3.097 ns   ; sw_bus  ; r2[4] ; CLK      ;
; N/A   ; None         ; 3.083 ns   ; sw_bus  ; r1[5] ; CLK      ;
; N/A   ; None         ; 3.082 ns   ; sw_bus  ; r1[4] ; CLK      ;
; N/A   ; None         ; 3.079 ns   ; sw_bus  ; r1[3] ; CLK      ;
; N/A   ; None         ; 3.077 ns   ; sw_bus  ; r2[1] ; CLK      ;
; N/A   ; None         ; 2.962 ns   ; r1_bus  ; r1[7] ; CLK      ;
; N/A   ; None         ; 2.942 ns   ; sw_bus  ; r2[5] ; CLK      ;
; N/A   ; None         ; 2.939 ns   ; sw_bus  ; r2[0] ; CLK      ;
; N/A   ; None         ; 2.932 ns   ; sw_bus  ; r2[6] ; CLK      ;
; N/A   ; None         ; 2.931 ns   ; sw_bus  ; r2[3] ; CLK      ;
; N/A   ; None         ; 2.923 ns   ; sw_bus  ; r2[2] ; CLK      ;
; N/A   ; None         ; 2.917 ns   ; sw_bus  ; r2[7] ; CLK      ;
; N/A   ; None         ; 2.899 ns   ; sw_bus  ; r1[0] ; CLK      ;
; N/A   ; None         ; 2.897 ns   ; sw_bus  ; r1[1] ; CLK      ;
; N/A   ; None         ; 2.894 ns   ; sw_bus  ; r1[6] ; CLK      ;
; N/A   ; None         ; 2.870 ns   ; sw_bus  ; r1[2] ; CLK      ;
; N/A   ; None         ; 2.850 ns   ; r1_bus  ; r2[4] ; CLK      ;
; N/A   ; None         ; 2.836 ns   ; r1_bus  ; r1[5] ; CLK      ;
; N/A   ; None         ; 2.835 ns   ; r1_bus  ; r1[4] ; CLK      ;
; N/A   ; None         ; 2.832 ns   ; r1_bus  ; r1[3] ; CLK      ;
; N/A   ; None         ; 2.830 ns   ; r1_bus  ; r2[1] ; CLK      ;
; N/A   ; None         ; 2.695 ns   ; r1_bus  ; r2[5] ; CLK      ;
; N/A   ; None         ; 2.692 ns   ; r1_bus  ; r2[0] ; CLK      ;
; N/A   ; None         ; 2.685 ns   ; r1_bus  ; r2[6] ; CLK      ;
; N/A   ; None         ; 2.684 ns   ; r1_bus  ; r2[3] ; CLK      ;
; N/A   ; None         ; 2.676 ns   ; r1_bus  ; r2[2] ; CLK      ;
; N/A   ; None         ; 2.670 ns   ; r1_bus  ; r2[7] ; CLK      ;
; N/A   ; None         ; 2.652 ns   ; r1_bus  ; r1[0] ; CLK      ;
; N/A   ; None         ; 2.650 ns   ; r1_bus  ; r1[1] ; CLK      ;
; N/A   ; None         ; 2.647 ns   ; r1_bus  ; r1[6] ; CLK      ;
; N/A   ; None         ; 2.623 ns   ; r1_bus  ; r1[2] ; CLK      ;
; N/A   ; None         ; 2.521 ns   ; sw_bus  ; r3[7] ; CLK      ;
; N/A   ; None         ; 2.349 ns   ; sw_bus  ; r3[5] ; CLK      ;
; N/A   ; None         ; 2.348 ns   ; sw_bus  ; r3[0] ; CLK      ;
; N/A   ; None         ; 2.346 ns   ; sw_bus  ; r3[4] ; CLK      ;
; N/A   ; None         ; 2.346 ns   ; sw_bus  ; r3[6] ; CLK      ;
; N/A   ; None         ; 2.344 ns   ; sw_bus  ; r3[1] ; CLK      ;
; N/A   ; None         ; 2.339 ns   ; sw_bus  ; r3[3] ; CLK      ;
; N/A   ; None         ; 2.337 ns   ; sw_bus  ; r3[2] ; CLK      ;
; N/A   ; None         ; 2.274 ns   ; r1_bus  ; r3[7] ; CLK      ;
; N/A   ; None         ; 2.102 ns   ; r1_bus  ; r3[5] ; CLK      ;
; N/A   ; None         ; 2.101 ns   ; r1_bus  ; r3[0] ; CLK      ;
; N/A   ; None         ; 2.099 ns   ; r1_bus  ; r3[4] ; CLK      ;
; N/A   ; None         ; 2.099 ns   ; r1_bus  ; r3[6] ; CLK      ;
; N/A   ; None         ; 2.097 ns   ; r1_bus  ; r3[1] ; CLK      ;
; N/A   ; None         ; 2.092 ns   ; r1_bus  ; r3[3] ; CLK      ;
; N/A   ; None         ; 2.090 ns   ; r1_bus  ; r3[2] ; CLK      ;
+-------+--------------+------------+---------+-------+----------+


+---------------------------------------------------------------+
; tco                                                           ;
+-------+--------------+------------+-------+------+------------+
; Slack ; Required tco ; Actual tco ; From  ; To   ; From Clock ;
+-------+--------------+------------+-------+------+------------+
; N/A   ; None         ; 8.103 ns   ; r2[6] ; l[6] ; CLK        ;
; N/A   ; None         ; 8.074 ns   ; r2[0] ; l[0] ; CLK        ;
; N/A   ; None         ; 8.055 ns   ; r2[1] ; l[1] ; CLK        ;
; N/A   ; None         ; 8.002 ns   ; r2[2] ; l[2] ; CLK        ;
; N/A   ; None         ; 7.980 ns   ; r2[3] ; l[3] ; CLK        ;
; N/A   ; None         ; 7.908 ns   ; r1[6] ; l[6] ; CLK        ;
; N/A   ; None         ; 7.879 ns   ; r1[0] ; l[0] ; CLK        ;
; N/A   ; None         ; 7.824 ns   ; r1[1] ; l[1] ; CLK        ;
; N/A   ; None         ; 7.815 ns   ; r1[2] ; l[2] ; CLK        ;
; N/A   ; None         ; 7.813 ns   ; r1[3] ; l[3] ; CLK        ;
; N/A   ; None         ; 7.797 ns   ; r2[4] ; l[4] ; CLK        ;
; N/A   ; None         ; 7.789 ns   ; r2[5] ; l[5] ; CLK        ;
; N/A   ; None         ; 7.773 ns   ; r1[7] ; l[7] ; CLK        ;
; N/A   ; None         ; 7.577 ns   ; r2[7] ; l[7] ; CLK        ;
; N/A   ; None         ; 7.561 ns   ; r1[4] ; l[4] ; CLK        ;
; N/A   ; None         ; 7.557 ns   ; r1[5] ; l[5] ; CLK        ;
; N/A   ; None         ; 7.508 ns   ; r3[6] ; l[6] ; CLK        ;
; N/A   ; None         ; 7.483 ns   ; r3[0] ; l[0] ; CLK        ;
; N/A   ; None         ; 7.431 ns   ; r3[1] ; l[1] ; CLK        ;
; N/A   ; None         ; 7.422 ns   ; r3[2] ; l[2] ; CLK        ;
; N/A   ; None         ; 7.419 ns   ; r3[3] ; l[3] ; CLK        ;
; N/A   ; None         ; 7.172 ns   ; r3[7] ; l[7] ; CLK        ;
; N/A   ; None         ; 7.167 ns   ; r3[4] ; l[4] ; CLK        ;
; N/A   ; None         ; 7.159 ns   ; r3[5] ; l[5] ; CLK        ;
+-------+--------------+------------+-------+------+------------+


+-------------------------------------------------------------+
; tpd                                                         ;
+-------+-------------------+-----------------+--------+------+
; Slack ; Required P2P Time ; Actual P2P Time ; From   ; To   ;
+-------+-------------------+-----------------+--------+------+
; N/A   ; None              ; 12.450 ns       ; r2_bus ; l[6] ;
; N/A   ; None              ; 12.427 ns       ; r2_bus ; l[0] ;
; N/A   ; None              ; 12.371 ns       ; r2_bus ; l[1] ;
; N/A   ; None              ; 12.355 ns       ; r2_bus ; l[2] ;
; N/A   ; None              ; 12.354 ns       ; r2_bus ; l[3] ;
; N/A   ; None              ; 12.289 ns       ; r2_bus ; l[7] ;
; N/A   ; None              ; 12.225 ns       ; r3_bus ; l[6] ;
; N/A   ; None              ; 12.202 ns       ; r3_bus ; l[0] ;
; N/A   ; None              ; 12.146 ns       ; r3_bus ; l[1] ;
; N/A   ; None              ; 12.130 ns       ; r3_bus ; l[2] ;
; N/A   ; None              ; 12.129 ns       ; r3_bus ; l[3] ;
; N/A   ; None              ; 12.109 ns       ; r2_bus ; l[4] ;
; N/A   ; None              ; 12.104 ns       ; r2_bus ; l[5] ;
; N/A   ; None              ; 12.064 ns       ; r3_bus ; l[7] ;
; N/A   ; None              ; 11.884 ns       ; r3_bus ; l[4] ;
; N/A   ; None              ; 11.879 ns       ; r3_bus ; l[5] ;
; N/A   ; None              ; 11.347 ns       ; k[0]   ; l[0] ;
; N/A   ; None              ; 11.259 ns       ; k[1]   ; l[1] ;
; N/A   ; None              ; 11.112 ns       ; k[6]   ; l[6] ;
; N/A   ; None              ; 11.013 ns       ; k[2]   ; l[2] ;
; N/A   ; None              ; 10.978 ns       ; k[5]   ; l[5] ;
; N/A   ; None              ; 10.829 ns       ; k[3]   ; l[3] ;
; N/A   ; None              ; 10.511 ns       ; k[4]   ; l[4] ;
; N/A   ; None              ; 10.351 ns       ; k[7]   ; l[7] ;
; N/A   ; None              ; 9.233 ns        ; sw_bus ; l[6] ;
; N/A   ; None              ; 9.210 ns        ; sw_bus ; l[0] ;
; N/A   ; None              ; 9.154 ns        ; sw_bus ; l[1] ;
; N/A   ; None              ; 9.138 ns        ; sw_bus ; l[2] ;
; N/A   ; None              ; 9.137 ns        ; sw_bus ; l[3] ;
; N/A   ; None              ; 9.072 ns        ; sw_bus ; l[7] ;
; N/A   ; None              ; 8.986 ns        ; r1_bus ; l[6] ;
; N/A   ; None              ; 8.963 ns        ; r1_bus ; l[0] ;
; N/A   ; None              ; 8.907 ns        ; r1_bus ; l[1] ;
; N/A   ; None              ; 8.892 ns        ; sw_bus ; l[4] ;
; N/A   ; None              ; 8.891 ns        ; r1_bus ; l[2] ;
; N/A   ; None              ; 8.890 ns        ; r1_bus ; l[3] ;
; N/A   ; None              ; 8.887 ns        ; sw_bus ; l[5] ;
; N/A   ; None              ; 8.825 ns        ; r1_bus ; l[7] ;
; N/A   ; None              ; 8.645 ns        ; r1_bus ; l[4] ;
; N/A   ; None              ; 8.640 ns        ; r1_bus ; l[5] ;
+-------+-------------------+-----------------+--------+------+


+----------------------------------------------------------------------+
; th                                                                   ;
+---------------+-------------+-----------+---------+-------+----------+
; Minimum Slack ; Required th ; Actual th ; From    ; To    ; To Clock ;
+---------------+-------------+-----------+---------+-------+----------+
; N/A           ; None        ; -0.542 ns ; r1_bus  ; r3[7] ; CLK      ;
; N/A           ; None        ; -0.804 ns ; sw_bus  ; r3[7] ; CLK      ;
; N/A           ; None        ; -0.873 ns ; r1_bus  ; r3[0] ; CLK      ;
; N/A           ; None        ; -0.873 ns ; r1_bus  ; r3[4] ; CLK      ;
; N/A           ; None        ; -0.874 ns ; r1_bus  ; r3[1] ; CLK      ;
; N/A           ; None        ; -0.875 ns ; r1_bus  ; r3[5] ; CLK      ;
; N/A           ; None        ; -0.876 ns ; r1_bus  ; r3[2] ; CLK      ;
; N/A           ; None        ; -0.879 ns ; r1_bus  ; r3[3] ; CLK      ;
; N/A           ; None        ; -0.886 ns ; r1_bus  ; r3[6] ; CLK      ;
; N/A           ; None        ; -0.938 ns ; r1_bus  ; r2[7] ; CLK      ;
; N/A           ; None        ; -1.114 ns ; sw_bus  ; r3[0] ; CLK      ;
; N/A           ; None        ; -1.114 ns ; sw_bus  ; r3[4] ; CLK      ;
; N/A           ; None        ; -1.115 ns ; sw_bus  ; r3[1] ; CLK      ;
; N/A           ; None        ; -1.116 ns ; sw_bus  ; r3[5] ; CLK      ;
; N/A           ; None        ; -1.117 ns ; sw_bus  ; r3[2] ; CLK      ;
; N/A           ; None        ; -1.120 ns ; sw_bus  ; r3[3] ; CLK      ;
; N/A           ; None        ; -1.127 ns ; sw_bus  ; r3[6] ; CLK      ;
; N/A           ; None        ; -1.200 ns ; sw_bus  ; r2[7] ; CLK      ;
; N/A           ; None        ; -1.230 ns ; r1_bus  ; r1[7] ; CLK      ;
; N/A           ; None        ; -1.409 ns ; r1_bus  ; r1[2] ; CLK      ;
; N/A           ; None        ; -1.424 ns ; r1_bus  ; r1[0] ; CLK      ;
; N/A           ; None        ; -1.427 ns ; r1_bus  ; r1[1] ; CLK      ;
; N/A           ; None        ; -1.434 ns ; r1_bus  ; r1[6] ; CLK      ;
; N/A           ; None        ; -1.462 ns ; r1_bus  ; r2[2] ; CLK      ;
; N/A           ; None        ; -1.464 ns ; r1_bus  ; r2[0] ; CLK      ;
; N/A           ; None        ; -1.468 ns ; r1_bus  ; r2[5] ; CLK      ;
; N/A           ; None        ; -1.471 ns ; r1_bus  ; r2[3] ; CLK      ;
; N/A           ; None        ; -1.472 ns ; r1_bus  ; r2[6] ; CLK      ;
; N/A           ; None        ; -1.492 ns ; sw_bus  ; r1[7] ; CLK      ;
; N/A           ; None        ; -1.607 ns ; r1_bus  ; r2[1] ; CLK      ;
; N/A           ; None        ; -1.609 ns ; r1_bus  ; r1[4] ; CLK      ;
; N/A           ; None        ; -1.609 ns ; r1_bus  ; r1[5] ; CLK      ;
; N/A           ; None        ; -1.619 ns ; r1_bus  ; r1[3] ; CLK      ;
; N/A           ; None        ; -1.624 ns ; r1_bus  ; r2[4] ; CLK      ;
; N/A           ; None        ; -1.650 ns ; sw_bus  ; r1[2] ; CLK      ;
; N/A           ; None        ; -1.665 ns ; sw_bus  ; r1[0] ; CLK      ;
; N/A           ; None        ; -1.668 ns ; sw_bus  ; r1[1] ; CLK      ;
; N/A           ; None        ; -1.675 ns ; sw_bus  ; r1[6] ; CLK      ;
; N/A           ; None        ; -1.703 ns ; sw_bus  ; r2[2] ; CLK      ;
; N/A           ; None        ; -1.705 ns ; sw_bus  ; r2[0] ; CLK      ;
; N/A           ; None        ; -1.709 ns ; sw_bus  ; r2[5] ; CLK      ;
; N/A           ; None        ; -1.712 ns ; sw_bus  ; r2[3] ; CLK      ;
; N/A           ; None        ; -1.713 ns ; sw_bus  ; r2[6] ; CLK      ;
; N/A           ; None        ; -1.848 ns ; sw_bus  ; r2[1] ; CLK      ;
; N/A           ; None        ; -1.850 ns ; sw_bus  ; r1[4] ; CLK      ;
; N/A           ; None        ; -1.850 ns ; sw_bus  ; r1[5] ; CLK      ;
; N/A           ; None        ; -1.860 ns ; sw_bus  ; r1[3] ; CLK      ;
; N/A           ; None        ; -1.865 ns ; sw_bus  ; r2[4] ; CLK      ;
; N/A           ; None        ; -3.570 ns ; k[7]    ; r3[7] ; CLK      ;
; N/A           ; None        ; -3.609 ns ; lddr[1] ; r1[7] ; CLK      ;
; N/A           ; None        ; -3.627 ns ; lddr[1] ; r1[0] ; CLK      ;
; N/A           ; None        ; -3.627 ns ; lddr[1] ; r1[1] ; CLK      ;
; N/A           ; None        ; -3.627 ns ; lddr[1] ; r1[2] ; CLK      ;
; N/A           ; None        ; -3.627 ns ; lddr[1] ; r1[3] ; CLK      ;
; N/A           ; None        ; -3.627 ns ; lddr[1] ; r1[4] ; CLK      ;
; N/A           ; None        ; -3.627 ns ; lddr[1] ; r1[5] ; CLK      ;
; N/A           ; None        ; -3.627 ns ; lddr[1] ; r1[6] ; CLK      ;
; N/A           ; None        ; -3.735 ns ; k[4]    ; r3[4] ; CLK      ;
; N/A           ; None        ; -3.773 ns ; r3_bus  ; r3[7] ; CLK      ;
; N/A           ; None        ; -3.801 ns ; k[3]    ; r3[3] ; CLK      ;
; N/A           ; None        ; -3.966 ns ; k[7]    ; r2[7] ; CLK      ;
; N/A           ; None        ; -3.982 ns ; k[2]    ; r3[2] ; CLK      ;
; N/A           ; None        ; -3.995 ns ; k[6]    ; r3[6] ; CLK      ;
; N/A           ; None        ; -4.037 ns ; r2_bus  ; r3[7] ; CLK      ;
; N/A           ; None        ; -4.114 ns ; r3_bus  ; r3[0] ; CLK      ;
; N/A           ; None        ; -4.114 ns ; r3_bus  ; r3[4] ; CLK      ;
; N/A           ; None        ; -4.115 ns ; r3_bus  ; r3[1] ; CLK      ;
; N/A           ; None        ; -4.116 ns ; r3_bus  ; r3[5] ; CLK      ;
; N/A           ; None        ; -4.117 ns ; r3_bus  ; r3[2] ; CLK      ;
; N/A           ; None        ; -4.120 ns ; r3_bus  ; r3[3] ; CLK      ;
; N/A           ; None        ; -4.127 ns ; r3_bus  ; r3[6] ; CLK      ;
; N/A           ; None        ; -4.169 ns ; r3_bus  ; r2[7] ; CLK      ;
; N/A           ; None        ; -4.210 ns ; k[5]    ; r3[5] ; CLK      ;
; N/A           ; None        ; -4.219 ns ; k[1]    ; r3[1] ; CLK      ;
; N/A           ; None        ; -4.255 ns ; k[0]    ; r3[0] ; CLK      ;
; N/A           ; None        ; -4.258 ns ; k[7]    ; r1[7] ; CLK      ;
; N/A           ; None        ; -4.331 ns ; lddr[2] ; r2[0] ; CLK      ;
; N/A           ; None        ; -4.331 ns ; lddr[2] ; r2[1] ; CLK      ;
; N/A           ; None        ; -4.331 ns ; lddr[2] ; r2[2] ; CLK      ;
; N/A           ; None        ; -4.331 ns ; lddr[2] ; r2[3] ; CLK      ;
; N/A           ; None        ; -4.331 ns ; lddr[2] ; r2[4] ; CLK      ;
; N/A           ; None        ; -4.331 ns ; lddr[2] ; r2[5] ; CLK      ;
; N/A           ; None        ; -4.331 ns ; lddr[2] ; r2[6] ; CLK      ;
; N/A           ; None        ; -4.331 ns ; lddr[2] ; r2[7] ; CLK      ;
; N/A           ; None        ; -4.338 ns ; r2_bus  ; r3[0] ; CLK      ;
; N/A           ; None        ; -4.338 ns ; r2_bus  ; r3[4] ; CLK      ;
; N/A           ; None        ; -4.339 ns ; r2_bus  ; r3[1] ; CLK      ;
; N/A           ; None        ; -4.340 ns ; r2_bus  ; r3[5] ; CLK      ;
; N/A           ; None        ; -4.341 ns ; r2_bus  ; r3[2] ; CLK      ;
; N/A           ; None        ; -4.344 ns ; r2_bus  ; r3[3] ; CLK      ;
; N/A           ; None        ; -4.351 ns ; r2_bus  ; r3[6] ; CLK      ;
; N/A           ; None        ; -4.371 ns ; lddr[2] ; r3[7] ; CLK      ;
; N/A           ; None        ; -4.386 ns ; lddr[2] ; r3[0] ; CLK      ;
; N/A           ; None        ; -4.386 ns ; lddr[2] ; r3[1] ; CLK      ;
; N/A           ; None        ; -4.386 ns ; lddr[2] ; r3[2] ; CLK      ;
; N/A           ; None        ; -4.386 ns ; lddr[2] ; r3[3] ; CLK      ;
; N/A           ; None        ; -4.386 ns ; lddr[2] ; r3[4] ; CLK      ;
; N/A           ; None        ; -4.386 ns ; lddr[2] ; r3[5] ; CLK      ;
; N/A           ; None        ; -4.386 ns ; lddr[2] ; r3[6] ; CLK      ;
; N/A           ; None        ; -4.393 ns ; k[3]    ; r2[3] ; CLK      ;
; N/A           ; None        ; -4.433 ns ; r2_bus  ; r2[7] ; CLK      ;
; N/A           ; None        ; -4.435 ns ; lddr[1] ; r2[0] ; CLK      ;
; N/A           ; None        ; -4.435 ns ; lddr[1] ; r2[1] ; CLK      ;
; N/A           ; None        ; -4.435 ns ; lddr[1] ; r2[2] ; CLK      ;
; N/A           ; None        ; -4.435 ns ; lddr[1] ; r2[3] ; CLK      ;
; N/A           ; None        ; -4.435 ns ; lddr[1] ; r2[4] ; CLK      ;
; N/A           ; None        ; -4.435 ns ; lddr[1] ; r2[5] ; CLK      ;
; N/A           ; None        ; -4.435 ns ; lddr[1] ; r2[6] ; CLK      ;
; N/A           ; None        ; -4.435 ns ; lddr[1] ; r2[7] ; CLK      ;
; N/A           ; None        ; -4.461 ns ; r3_bus  ; r1[7] ; CLK      ;
; N/A           ; None        ; -4.471 ns ; k[4]    ; r1[4] ; CLK      ;
; N/A           ; None        ; -4.480 ns ; lddr[1] ; r3[7] ; CLK      ;
; N/A           ; None        ; -4.486 ns ; k[4]    ; r2[4] ; CLK      ;
; N/A           ; None        ; -4.492 ns ; lddr[3] ; r3[7] ; CLK      ;
; N/A           ; None        ; -4.495 ns ; lddr[1] ; r3[0] ; CLK      ;
; N/A           ; None        ; -4.495 ns ; lddr[1] ; r3[1] ; CLK      ;
; N/A           ; None        ; -4.495 ns ; lddr[1] ; r3[2] ; CLK      ;
; N/A           ; None        ; -4.495 ns ; lddr[1] ; r3[3] ; CLK      ;
; N/A           ; None        ; -4.495 ns ; lddr[1] ; r3[4] ; CLK      ;
; N/A           ; None        ; -4.495 ns ; lddr[1] ; r3[5] ; CLK      ;
; N/A           ; None        ; -4.495 ns ; lddr[1] ; r3[6] ; CLK      ;
; N/A           ; None        ; -4.507 ns ; lddr[3] ; r3[0] ; CLK      ;
; N/A           ; None        ; -4.507 ns ; lddr[3] ; r3[1] ; CLK      ;
; N/A           ; None        ; -4.507 ns ; lddr[3] ; r3[2] ; CLK      ;
; N/A           ; None        ; -4.507 ns ; lddr[3] ; r3[3] ; CLK      ;
; N/A           ; None        ; -4.507 ns ; lddr[3] ; r3[4] ; CLK      ;
; N/A           ; None        ; -4.507 ns ; lddr[3] ; r3[5] ; CLK      ;
; N/A           ; None        ; -4.507 ns ; lddr[3] ; r3[6] ; CLK      ;
; N/A           ; None        ; -4.515 ns ; k[2]    ; r1[2] ; CLK      ;
; N/A           ; None        ; -4.541 ns ; k[3]    ; r1[3] ; CLK      ;
; N/A           ; None        ; -4.543 ns ; k[6]    ; r1[6] ; CLK      ;
; N/A           ; None        ; -4.568 ns ; k[2]    ; r2[2] ; CLK      ;
; N/A           ; None        ; -4.581 ns ; k[6]    ; r2[6] ; CLK      ;
; N/A           ; None        ; -4.650 ns ; r3_bus  ; r1[2] ; CLK      ;
; N/A           ; None        ; -4.665 ns ; r3_bus  ; r1[0] ; CLK      ;
; N/A           ; None        ; -4.668 ns ; r3_bus  ; r1[1] ; CLK      ;
; N/A           ; None        ; -4.675 ns ; r3_bus  ; r1[6] ; CLK      ;
; N/A           ; None        ; -4.703 ns ; r3_bus  ; r2[2] ; CLK      ;
; N/A           ; None        ; -4.705 ns ; r3_bus  ; r2[0] ; CLK      ;
; N/A           ; None        ; -4.709 ns ; r3_bus  ; r2[5] ; CLK      ;
; N/A           ; None        ; -4.712 ns ; r3_bus  ; r2[3] ; CLK      ;
; N/A           ; None        ; -4.713 ns ; r3_bus  ; r2[6] ; CLK      ;
; N/A           ; None        ; -4.725 ns ; r2_bus  ; r1[7] ; CLK      ;
; N/A           ; None        ; -4.772 ns ; k[1]    ; r1[1] ; CLK      ;
; N/A           ; None        ; -4.803 ns ; k[5]    ; r2[5] ; CLK      ;
; N/A           ; None        ; -4.806 ns ; k[0]    ; r1[0] ; CLK      ;
; N/A           ; None        ; -4.846 ns ; k[0]    ; r2[0] ; CLK      ;
; N/A           ; None        ; -4.848 ns ; r3_bus  ; r2[1] ; CLK      ;
; N/A           ; None        ; -4.850 ns ; r3_bus  ; r1[4] ; CLK      ;
; N/A           ; None        ; -4.850 ns ; r3_bus  ; r1[5] ; CLK      ;
; N/A           ; None        ; -4.860 ns ; r3_bus  ; r1[3] ; CLK      ;
; N/A           ; None        ; -4.865 ns ; r3_bus  ; r2[4] ; CLK      ;
; N/A           ; None        ; -4.874 ns ; r2_bus  ; r1[2] ; CLK      ;
; N/A           ; None        ; -4.889 ns ; r2_bus  ; r1[0] ; CLK      ;
; N/A           ; None        ; -4.892 ns ; r2_bus  ; r1[1] ; CLK      ;
; N/A           ; None        ; -4.899 ns ; r2_bus  ; r1[6] ; CLK      ;
; N/A           ; None        ; -4.927 ns ; r2_bus  ; r2[2] ; CLK      ;
; N/A           ; None        ; -4.929 ns ; r2_bus  ; r2[0] ; CLK      ;
; N/A           ; None        ; -4.933 ns ; r2_bus  ; r2[5] ; CLK      ;
; N/A           ; None        ; -4.936 ns ; r2_bus  ; r2[3] ; CLK      ;
; N/A           ; None        ; -4.937 ns ; r2_bus  ; r2[6] ; CLK      ;
; N/A           ; None        ; -4.944 ns ; k[5]    ; r1[5] ; CLK      ;
; N/A           ; None        ; -4.952 ns ; k[1]    ; r2[1] ; CLK      ;
; N/A           ; None        ; -5.072 ns ; r2_bus  ; r2[1] ; CLK      ;
; N/A           ; None        ; -5.074 ns ; r2_bus  ; r1[4] ; CLK      ;
; N/A           ; None        ; -5.074 ns ; r2_bus  ; r1[5] ; CLK      ;
; N/A           ; None        ; -5.084 ns ; r2_bus  ; r1[3] ; CLK      ;
; N/A           ; None        ; -5.089 ns ; r2_bus  ; r2[4] ; CLK      ;
+---------------+-------------+-----------+---------+-------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 184 04/29/2009 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Feb 28 15:59:37 2020
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off exp_bus -c exp_bus --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "CLK" is an undefined clock
Info: Clock "CLK" Internal fmax is restricted to 420.17 MHz between source register "r2[4]" and destination register "r2[4]"
    Info: fmax restricted to clock pin edge rate 2.38 ns. Expand message to see actual delay path.
        Info: + Longest register to register delay is 1.788 ns
            Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X19_Y46_N25; Fanout = 1; REG Node = 'r2[4]'
            Info: 2: + IC(0.533 ns) + CELL(0.419 ns) = 0.952 ns; Loc. = LCCOMB_X18_Y46_N0; Fanout = 4; COMB Node = 'bus_Reg[4]~47'
            Info: 3: + IC(0.470 ns) + CELL(0.366 ns) = 1.788 ns; Loc. = LCFF_X19_Y46_N25; Fanout = 1; REG Node = 'r2[4]'
            Info: Total cell delay = 0.785 ns ( 43.90 % )
            Info: Total interconnect delay = 1.003 ns ( 56.10 % )
        Info: - Smallest clock skew is 0.000 ns
            Info: + Shortest clock path from clock "CLK" to destination register is 2.902 ns
                Info: 1: + IC(0.000 ns) + CELL(0.989 ns) = 0.989 ns; Loc. = PIN_T2; Fanout = 1; CLK Node = 'CLK'
                Info: 2: + IC(0.114 ns) + CELL(0.000 ns) = 1.103 ns; Loc. = CLKCTRL_G3; Fanout = 24; COMB Node = 'CLK~clkctrl'
                Info: 3: + IC(1.262 ns) + CELL(0.537 ns) = 2.902 ns; Loc. = LCFF_X19_Y46_N25; Fanout = 1; REG Node = 'r2[4]'
                Info: Total cell delay = 1.526 ns ( 52.58 % )
                Info: Total interconnect delay = 1.376 ns ( 47.42 % )
            Info: - Longest clock path from clock "CLK" to source register is 2.902 ns
                Info: 1: + IC(0.000 ns) + CELL(0.989 ns) = 0.989 ns; Loc. = PIN_T2; Fanout = 1; CLK Node = 'CLK'
                Info: 2: + IC(0.114 ns) + CELL(0.000 ns) = 1.103 ns; Loc. = CLKCTRL_G3; Fanout = 24; COMB Node = 'CLK~clkctrl'
                Info: 3: + IC(1.262 ns) + CELL(0.537 ns) = 2.902 ns; Loc. = LCFF_X19_Y46_N25; Fanout = 1; REG Node = 'r2[4]'
                Info: Total cell delay = 1.526 ns ( 52.58 % )
                Info: Total interconnect delay = 1.376 ns ( 47.42 % )
        Info: + Micro clock to output delay of source is 0.250 ns
        Info: + Micro setup delay of destination is -0.036 ns
Info: tsu for register "r1[7]" (data pin = "r2_bus", clock pin = "CLK") is 6.426 ns
    Info: + Longest pin to register delay is 9.364 ns
        Info: 1: + IC(0.000 ns) + CELL(0.840 ns) = 0.840 ns; Loc. = PIN_C10; Fanout = 4; PIN Node = 'r2_bus'
        Info: 2: + IC(5.146 ns) + CELL(0.389 ns) = 6.375 ns; Loc. = LCCOMB_X19_Y46_N22; Fanout = 8; COMB Node = 'bus_Reg[0]~37'
        Info: 3: + IC(1.178 ns) + CELL(0.438 ns) = 7.991 ns; Loc. = LCCOMB_X20_Y46_N24; Fanout = 1; COMB Node = 'bus_Reg[7]~52'
        Info: 4: + IC(0.451 ns) + CELL(0.150 ns) = 8.592 ns; Loc. = LCCOMB_X19_Y46_N30; Fanout = 4; COMB Node = 'bus_Reg[7]~53'
        Info: 5: + IC(0.406 ns) + CELL(0.366 ns) = 9.364 ns; Loc. = LCFF_X20_Y46_N25; Fanout = 1; REG Node = 'r1[7]'
        Info: Total cell delay = 2.183 ns ( 23.31 % )
        Info: Total interconnect delay = 7.181 ns ( 76.69 % )
    Info: + Micro setup delay of destination is -0.036 ns
    Info: - Shortest clock path from clock "CLK" to destination register is 2.902 ns
        Info: 1: + IC(0.000 ns) + CELL(0.989 ns) = 0.989 ns; Loc. = PIN_T2; Fanout = 1; CLK Node = 'CLK'
        Info: 2: + IC(0.114 ns) + CELL(0.000 ns) = 1.103 ns; Loc. = CLKCTRL_G3; Fanout = 24; COMB Node = 'CLK~clkctrl'
        Info: 3: + IC(1.262 ns) + CELL(0.537 ns) = 2.902 ns; Loc. = LCFF_X20_Y46_N25; Fanout = 1; REG Node = 'r1[7]'
        Info: Total cell delay = 1.526 ns ( 52.58 % )
        Info: Total interconnect delay = 1.376 ns ( 47.42 % )
Info: tco from clock "CLK" to destination pin "l[6]" through register "r2[6]" is 8.103 ns
    Info: + Longest clock path from clock "CLK" to source register is 2.902 ns
        Info: 1: + IC(0.000 ns) + CELL(0.989 ns) = 0.989 ns; Loc. = PIN_T2; Fanout = 1; CLK Node = 'CLK'
        Info: 2: + IC(0.114 ns) + CELL(0.000 ns) = 1.103 ns; Loc. = CLKCTRL_G3; Fanout = 24; COMB Node = 'CLK~clkctrl'
        Info: 3: + IC(1.262 ns) + CELL(0.537 ns) = 2.902 ns; Loc. = LCFF_X19_Y46_N13; Fanout = 1; REG Node = 'r2[6]'
        Info: Total cell delay = 1.526 ns ( 52.58 % )
        Info: Total interconnect delay = 1.376 ns ( 47.42 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Longest register to pin delay is 4.951 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X19_Y46_N13; Fanout = 1; REG Node = 'r2[6]'
        Info: 2: + IC(0.498 ns) + CELL(0.419 ns) = 0.917 ns; Loc. = LCCOMB_X18_Y46_N16; Fanout = 4; COMB Node = 'bus_Reg[6]~51'
        Info: 3: + IC(1.226 ns) + CELL(2.808 ns) = 4.951 ns; Loc. = PIN_B7; Fanout = 0; PIN Node = 'l[6]'
        Info: Total cell delay = 3.227 ns ( 65.18 % )
        Info: Total interconnect delay = 1.724 ns ( 34.82 % )
Info: Longest tpd from source pin "r2_bus" to destination pin "l[6]" is 12.450 ns
    Info: 1: + IC(0.000 ns) + CELL(0.840 ns) = 0.840 ns; Loc. = PIN_C10; Fanout = 4; PIN Node = 'r2_bus'
    Info: 2: + IC(5.146 ns) + CELL(0.389 ns) = 6.375 ns; Loc. = LCCOMB_X19_Y46_N22; Fanout = 8; COMB Node = 'bus_Reg[0]~37'
    Info: 3: + IC(1.221 ns) + CELL(0.420 ns) = 8.016 ns; Loc. = LCCOMB_X18_Y46_N2; Fanout = 1; COMB Node = 'bus_Reg[6]~50'
    Info: 4: + IC(0.250 ns) + CELL(0.150 ns) = 8.416 ns; Loc. = LCCOMB_X18_Y46_N16; Fanout = 4; COMB Node = 'bus_Reg[6]~51'
    Info: 5: + IC(1.226 ns) + CELL(2.808 ns) = 12.450 ns; Loc. = PIN_B7; Fanout = 0; PIN Node = 'l[6]'
    Info: Total cell delay = 4.607 ns ( 37.00 % )
    Info: Total interconnect delay = 7.843 ns ( 63.00 % )
Info: th for register "r3[7]" (data pin = "r1_bus", clock pin = "CLK") is -0.542 ns
    Info: + Longest clock path from clock "CLK" to destination register is 2.902 ns
        Info: 1: + IC(0.000 ns) + CELL(0.989 ns) = 0.989 ns; Loc. = PIN_T2; Fanout = 1; CLK Node = 'CLK'
        Info: 2: + IC(0.114 ns) + CELL(0.000 ns) = 1.103 ns; Loc. = CLKCTRL_G3; Fanout = 24; COMB Node = 'CLK~clkctrl'
        Info: 3: + IC(1.262 ns) + CELL(0.537 ns) = 2.902 ns; Loc. = LCFF_X19_Y46_N31; Fanout = 1; REG Node = 'r3[7]'
        Info: Total cell delay = 1.526 ns ( 52.58 % )
        Info: Total interconnect delay = 1.376 ns ( 47.42 % )
    Info: + Micro hold delay of destination is 0.266 ns
    Info: - Shortest pin to register delay is 3.710 ns
        Info: 1: + IC(0.000 ns) + CELL(0.959 ns) = 0.959 ns; Loc. = PIN_H15; Fanout = 4; PIN Node = 'r1_bus'
        Info: 2: + IC(1.679 ns) + CELL(0.275 ns) = 2.913 ns; Loc. = LCCOMB_X19_Y46_N10; Fanout = 8; COMB Node = 'bus_Reg[0]~35'
        Info: 3: + IC(0.275 ns) + CELL(0.438 ns) = 3.626 ns; Loc. = LCCOMB_X19_Y46_N30; Fanout = 4; COMB Node = 'bus_Reg[7]~53'
        Info: 4: + IC(0.000 ns) + CELL(0.084 ns) = 3.710 ns; Loc. = LCFF_X19_Y46_N31; Fanout = 1; REG Node = 'r3[7]'
        Info: Total cell delay = 1.756 ns ( 47.33 % )
        Info: Total interconnect delay = 1.954 ns ( 52.67 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 201 megabytes
    Info: Processing ended: Fri Feb 28 15:59:37 2020
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


