m255
K3
13
cModel Technology
Z0 d/home/lleon95/altera/13.1/modelsim_ase
vcontrol_salida
Z1 !s100 gDCk_S?O[mCh[9GPjO>fZ0
Z2 IPdLf];ScoYfjXMoD_2gOm2
Z3 VHbYRb7XoU7i3ieO7B=E1m0
Z4 d/home/lleon95/GitHub/proy_2_grupo_7_II_2016/Simulations/tiempos out
Z5 w1474566062
Z6 8/home/lleon95/GitHub/proy_2_grupo_7_II_2016/Simulations/tiempos out/control_salida_synthesis.v
Z7 F/home/lleon95/GitHub/proy_2_grupo_7_II_2016/Simulations/tiempos out/control_salida_synthesis.v
L0 36
Z8 OV;L;10.1d;51
r1
31
Z9 !s108 1474566703.432758
Z10 !s107 /home/lleon95/GitHub/proy_2_grupo_7_II_2016/Simulations/tiempos out/control_salida_synthesis.v|
Z11 !s90 -reportprogress|300|-work|work|/home/lleon95/GitHub/proy_2_grupo_7_II_2016/Simulations/tiempos out/control_salida_synthesis.v|
Z12 o-work work -O0
!i10b 1
!s85 0
!s101 -O0
vControlsalida_tiempos_tb
Z13 IWCVOI319BhMCQg`cd_zAe2
Z14 VhNAcYoXc[nhRVl7c9A]`z0
R4
Z15 w1474566460
Z16 8/home/lleon95/GitHub/proy_2_grupo_7_II_2016/Simulations/tiempos out/Controlsalida_tiempos_tb.v
Z17 F/home/lleon95/GitHub/proy_2_grupo_7_II_2016/Simulations/tiempos out/Controlsalida_tiempos_tb.v
L0 25
R8
r1
31
Z18 !s90 -reportprogress|300|-work|work|/home/lleon95/GitHub/proy_2_grupo_7_II_2016/Simulations/tiempos out/Controlsalida_tiempos_tb.v|
R12
Z19 n@controlsalida_tiempos_tb
Z20 !s100 bQbMF?YIf^T3J0N0Ue:3h0
Z21 !s108 1474566703.475706
Z22 !s107 /home/lleon95/GitHub/proy_2_grupo_7_II_2016/Simulations/tiempos out/Controlsalida_tiempos_tb.v|
!i10b 1
!s85 0
!s101 -O0
vempaquetado
Z23 IZ1d_fz633]95d4VR=dzRQ2
Z24 Vd[PlaUZfTO<];WeGFKfoT2
R4
Z25 w1474601842
Z26 8/home/lleon95/GitHub/proy_2_grupo_7_II_2016/VerilogCodes/empaquetado final/empaquetado.v
Z27 F/home/lleon95/GitHub/proy_2_grupo_7_II_2016/VerilogCodes/empaquetado final/empaquetado.v
L0 25
R8
r1
31
R12
!i10b 1
Z28 !s100 dR5Ef_Ek^`@>ecf3=b`Y?3
!s85 0
Z29 !s108 1474639705.612224
Z30 !s107 /home/lleon95/GitHub/proy_2_grupo_7_II_2016/VerilogCodes/empaquetado final/empaquetado.v|
Z31 !s90 -reportprogress|300|-work|work|/home/lleon95/GitHub/proy_2_grupo_7_II_2016/VerilogCodes/empaquetado final/empaquetado.v|
!s101 -O0
vglbl
!i10b 1
!s100 6X`9oUQSbILbQRSAlPVK03
IEl=52AI4?CMn[TbZdVb<K0
Z32 VM[9mS]S:KA1i4VeCMX35[3
R4
Z33 w1474639482
Z34 8/home/lleon95/Documentos/TEC local/ControlVGA_2Digitales/Prueba2/netgen/synthesis/proyecto2_empaquetado_synthesis.v
Z35 F/home/lleon95/Documentos/TEC local/ControlVGA_2Digitales/Prueba2/netgen/synthesis/proyecto2_empaquetado_synthesis.v
L0 64122
R8
r1
!s85 0
31
Z36 !s108 1474639705.695776
Z37 !s107 /home/lleon95/Documentos/TEC local/ControlVGA_2Digitales/Prueba2/netgen/synthesis/proyecto2_empaquetado_synthesis.v|
Z38 !s90 -reportprogress|300|-work|work|/home/lleon95/Documentos/TEC local/ControlVGA_2Digitales/Prueba2/netgen/synthesis/proyecto2_empaquetado_synthesis.v|
!s101 -O0
R12
vproyecto2_empaquetado
!i10b 1
!s100 AP;PakM<jCk1TQN52_O^F3
IlMBSJzlRM[o7PdYCeihYi2
V7m4X[m`J1a_YKKN>GMGkz0
R4
R33
R34
R35
L0 36
R8
r1
!s85 0
31
R36
R37
R38
!s101 -O0
R12
