# fpga-expendedora
Este proyecto utiliza una Finite State Machine (FSM) dentro de Verilog para diseñar una máquina expendedora hipotética con productos de 30 pesos. Solamente acepta monedas de 10 pesos y billetes de 20.
