# CA-Project02_Stage01
### 小组成员
勾凌睿: [CA_PS_S1](https://github.com/Lingrui98/CA_P2_S1)

吴嘉皓: [CA-Project02_Stage01](https://github.com/framywhale/CA-Project02_Stage01)
### 实验要求：
1. CPU支持LUI、ADDU、ADDIU、BEQ、BNE、LW、OR、SLT、SLTI、SLTIU、SLL、SW、J、JAL、JR这15条指令
2. 实现MIPS架构的延迟槽技术，延迟槽不再设定为NOP指令，可能是任意指令
3. 暂不考虑数据相关
4. 需要考虑结构相关，即某一级流水停顿了，会阻塞上游的流水级

### 简易五级流水的MPIS处理器数据通路图：


![五级流水-数据通路](https://github.com/framywhale/CA-Project02_Stage01/blob/master/%E4%BA%94%E7%BA%A7%E6%B5%81%E6%B0%B4-%E6%95%B0%E6%8D%AE%E9%80%9A%E8%B7%AF.png)
