//编译指令
iverilog -o my_sim.out -I Srcs Test/sccomp_rom_testbench.v Srcs/*.v
//运行仿真
vvp my_sim.out
//生成波形文件
gtkwave waveform.vcd
clk

时钟信号：整个电路的“心跳”，所有同步逻辑都在它的边沿触发。

PC_out[31:0]

程序计数器输出：这是sccomp模块最终输出的PC值，通常与PC_IF同步，表示当前正在取指的指令地址。

instr_out[31:0]

指令输出：从指令存储器中读出的32位指令机器码。

flush_EX

EX阶段冲刷信号：当为1时，表示因控制冒险（如分支跳转），需要将进入EX阶段的指令作废（变成nop）。

flush_ID

ID阶段冲刷信号：当为1时，表示因控制冒险，需要将进入ID阶段的指令作废。

stall_IF

IF阶段停顿信号：当为1时，表示因Load-Use数据冒险，需要暂停取指，让流水线停顿一个周期。

PC_IF[31:0]

取指阶段的PC：明确表示当前正在取指的地址，是追踪程序流程的起点。

RegWrite_WB

写回阶段的写使能：当为1时，表示当前在WB阶段的指令需要向寄存器堆写入一个值。这是验证写操作是否发生的关键。

rd_addr_WB[4:0]

写回阶段的目标寄存器地址：表示当前写操作的目标是哪个寄存器（x0到x31）。

wb_data_WB[31:0]

写回阶段的数据：表示最终准备写入寄存器的32位数据值。
