# Sayısal Tasarımm Lab.
Bu sayfa Sayısal Tasarım Lab. dersinde verdiğim deney içerikleri için hazırlanmıştır.

---

## Güncel Dönem
* **Deney 01** - [VHDL ile Kombinasyonel Devre Tasarımı (Kodlama ve Hata Bulma Teknikleri)](1_vhdl_ile_kombinasyonel_devre_tasarimi/readme.md)
* **Deney 02** - [VHDL ile Ardışıl Devre Tasarımı (Durum Makineleri)](2_vhdl_ile_ardisil_devre_tasarimi/readme.md)

## Geçmiş Dönem
* [VHDL ile Devre Tasarımı - (2018-2021)](_vhdl_ile_devre_tasarimi/readme.md)

---
## Geçmiş Yıllarda Sorulan Sorular
* [2021-22 Bahar Final Sınavı][22b-final]
* [2021-22 Bahar Bütünleme Sınavı][22b-but] -- _[Video Çözüm][22b-but-vid]_

[22b-final]: 0_logic_design_lab\21-22-s_Final_Cevaplar-Sayısal-Tasarım-Lab..pdf
[22b-but]: 0_logic_design_lab\21-22-s_Bütünleme_Sorular-Sayısal-Tasarım-Lab.pdf
[22b-but-vid]: https://www.youtube.com/watch?v=RYInZlvrYWY