.idea
__pycache__
Verilog/iseconfig
