---
title: "[HDL Bits] 12.Circuits - Seq Logic - Shift Registers"
date: 2025-04-10 23:20:00 +09:00
categories: [Verilog, HDLbits]
tags:
  [
    verilog,
    HDLbits,
  ]
---

# HDL Bits 
HDLBits는 Verilog 하드웨어 설명 언어(HDL)를 사용하여 디지털 하드웨어 설계를 연습할 수 있는 소규모 회로 설계 연습 문제 모음입니다. 

문제가 주어지면 코드를 입력할 수 있고 바로 검증을 하여 맞고 틀렸는지 확인할 수 있습니다.
[HDL Bits](https://hdlbits.01xz.net/wiki/Main_Page)

# 2. Circuits 
Circuits 는 다음과 같은 목차로 구성되어 있습니다.
- Circuits
	- Combinational Logic
        - Basic Gates
        - Multiplexers
        - Arithmetic Circuits
        - Karnaugh Map to Circuit
    - Sequential Logic
        - Latches and Flip-Flops
        - Counters
        - **Shift Registers**
        - More Circuits
        - Finite State Machines
    - Building Larger Circuits
    
# 공지

오늘은 이 중 `Sequential Logic` 챕터의  `Shift Registers` 를 풀어볼 예정입니다.

모든 문제의 난이도는 `주관적` 으로 설정하였습니다.

문제를 설명하거나 해결할 때 오타나 오류가 발생할 수 있습니다.

이를 참고해주시고 알려주시면 감사하겠습니다.

---

## 3.4.3.1. 4-bit shift register (Shift4)
### Module Declaration
난이도: ★★☆☆☆
```verilog
module top_module(
    input clk,
    input areset,  // async active-high reset to zero
    input load,
    input ena,
    input [3:0] data,
    output reg [3:0] q); 

endmodule


```

<br>

이번 문제는 4비트 시프트 레지스터(오른쪽)을 구현하는 문제입니다.

조건은 다음과 같습니다.

1. `areset`: Resets shift register to zero.

2. `load`: Loads shift register with data[3:0] instead of shifting.

3. `ena`: Shift right (q[3] becomes zero, q[0] is shifted out and disappears).

4. `q`: The contents of the shift register.

5. `load` 및 `ena` 입력이 모두 `1`인 경우 `load` 가 더 높은 우선순위를 갖습니다.

<br>

```verilog
module top_module(
    input clk,
    input areset,  // async active-high reset to zero
    input load,
    input ena,
    input [3:0] data,
    output reg [3:0] q); 

    always@(posedge clk ,posedge areset) begin
        if(areset) begin
            q <= 4'b0000;
        end else if(load) begin
            q <= data;
        end else if(ena) begin
            q <= q >> 1; // q<= {1'b0, q[3:1]};
        end
    end
endmodule


```

## 3.4.3.2. Left/right rotator (Rotate100)
### Module Declaration
난이도:  ★★☆☆☆
```verilog
module top_module(
    input clk,
    input load,
    input [1:0] ena,
    input [99:0] data,
    output reg [99:0] q); 

endmodule


```

<br>

이번 문제는 동기식 로드 및 왼쪽/오른쪽 활성화 가능한 100비트 왼쪽/오른쪽 로테이터를 구축합니다.

로테이터는 시프트 아웃된 비트를 버리고 `0`으로 시프트인하는 시프터와 달리 레지스터의 다른 쪽 끝에서 시프트아웃된 비트를 시프트인합니다.

만약 `ena` 이 켜지면 로테이터는 비트를 회전하고 비트를 수정/폐기하지 않습니다.

조건은 다음과 같습니다:

1. `load`: Loads shift register with data[99:0] instead of rotating.

2. `ena[1:0]`: Chooses whether and which direction to rotate.

    - `2'b01` : rotates right by one bit

    - `2'b10` :rotates left by one bit

    - `2'b00` : and 2'b11 do not rotate.

    - `q`: The contents of the rotator.

<br>

```verilog
module top_module(
    input clk,
    input load,
    input [1:0] ena,
    input [99:0] data,
    output reg [99:0] q); 

    always@(posedge clk) begin
        if(load) begin
            q <= data;
        end else if(ena == 2'b01) begin
            q <= {q[0],q[99:1]};
        end else if(ena ==2'b10) begin
            q <= {q[98:0],q[99]};
        end else begin
            q <= q;
        end
    end

endmodule
```


## 3.4.3.3. Left/right arithmetic shift by 1 or 8 (Shift18)
### Module Declaration
난이도:  ★★★☆☆
```verilog
module top_module(
    input clk,
    input load,
    input ena,
    input [1:0] amount,
    input [63:0] data,
    output reg [63:0] q); 

endmodule
```

<br>

이번 문제는 동기식 부하가 있는 64비트 산술 시프트 레지스터를 구축합니다.

시프터는 왼쪽, 오른쪽 모두 1~8비트 선택한 양만큼 시프트할 수 있습니다.

조건은 다음과 같습니다:

1. `load`: Loads shift register with data[63:0] instead of shifting.

2. `ena`: Chooses whether to shift.

3. `amount`: Chooses which direction and how much to shift.
    - `2'b00`: shift left by 1 bit.
    - `2'b01`: shift left by 8 bits.
    - `2'b10`: shift right by 1 bit.
    - `2'b11`: shift right by 8 bits.
4. `q`: The contents of the shifter.

<br>

```verilog
module top_module(
    input clk,
    input load,
    input ena,
    input [1:0] amount,
    input [63:0] data,
    output reg [63:0] q); 


    always@(posedge clk) begin
        if(load) begin
            q <= data;
        end else if(ena) begin
            case(amount)
                2'b00 : q <= q << 1;
                2'b01 : q <= q << 8;
                2'b10 : q <= {q[63],q[63:1]};
                2'b11 : q <= {{8{q[63]}},q[63:8]};
            endcase
        end
    end

endmodule
```

## 3.4.3.4. 5-bit LFSR (lfsr5)
### Module Declaration
난이도:  ★★★☆☆
```verilog
module top_module (
    input clk,
    input slowena,
    input reset,
    output [3:0] q);

endmodule

```
<br>

이번 문제는 `linear feedback shift register` 이며 일반적으로 시프트 레지스터의 다음 상태를 생성하기 위해 몇 개의 `XOR gate` 가 있는 시프트 레지스터입니다.

이미지를 참고하여 설계하면 되고 1부터 시작입니다.

<br>

```verilog
module top_module(
    input clk,
    input reset,    // Active-high synchronous reset to 5'h1
    output [4:0] q
); 
    always @(posedge clk ) begin
        if(reset)begin
            q[4:0] <= 5'b00001;
        end else begin
            q[0] <= q[1];
            q[1] <= q[2];
            q[2] <= q[3] ^q[0];
            q[3] <= q[4];
            q[4] <= 1'b0 ^ q[0];
        end
    end

endmodule
```


## 3.4.3.5. 3-bit LFSR (Mt2015 lfsr)
### Module Declaration
난이도:  ★★☆☆☆
```verilog
module top_module (
	input [2:0] SW,      // R
	input [1:0] KEY,     // L and clk
	output [2:0] LEDR);  // Q


endmodule
```

<br>

이번 문제는  `Latches and Flip-Flops` 에 있던 `Mux and DFF` 문제를 응용합니다.

이 순차 회로에 대한 베릴로그 코드를 작성하는 문제입니다. 이 회로를 DE1-SoC 보드에 구현한다고 가정합니다.

1. `R` 입력을 `SW`에 연결하고 `Clock` 을 `KEY[0]`에, `L`을 `KEY[1]`에 연결합니다.

2. `Q` 출력을 빨간색 표시등 `LEDR` 에 연결합니다.

<br>

```verilog
module top_module (
	input [2:0] SW,      // R
	input [1:0] KEY,     // L and clk
	output [2:0] LEDR);  // Q

    wire [2:0] din;
    assign din[0] = KEY[1] ? SW[0] : LEDR[2];
    assign din[1] = KEY[1] ? SW[1] : LEDR[0];
    assign din[2] = KEY[1] ? SW[2] : LEDR[1] ^ LEDR[2];


    always @(posedge KEY[0]) begin
    LEDR <= din;
    end

endmodule

```


## 3.4.3.6. 32-bit LFSR (Lfsr32)
### Module Declaration
난이도:  ★★★★☆
```verilog
module top_module(
    input clk,
    input reset,    // Active-high synchronous reset to 32'h1
    output [31:0] q
); 

endmodule

```
<br>

이번 문제는 `Lfsr5` 문제의 설명을 참조합니다.

비트 위치 32,22,2,1에  탭에 있는 32비트 갈루아 LFSR 를 빌드합니다.

힌트: 이 정도 길이면 DFF의 32개 인스턴스가 아닌 벡터를 사용하고 싶을 것입니다.

갈루아 LFSR 를 빌드하는데 사용되는 비트 위치 32,22,2,1에서 탭(`XOR`)을 하여 다음 비트를 결정합니다.

1. 먼저 오른쪽으로 1비트씩 이동합니다. 즉 [31:0] -> [0],[31:1] 이 됩니다.

2. 밀린 비트에 `[0]` 비트와 `XOR`을 계산합니다. 

3. 예를 들어 비트 `22` 위치에서 탭을 진행한다면 22위치는 `r[21]` 이고 밀린 비트인 `r[22]` 와 `XOR` 을 계산하면 됩니다.

<br>

```verilog
module top_module(
    input clk,
    input reset,    // Active-high synchronous reset to 32'h1
    output [31:0] q
); 

    reg [31:0] r_q;
    
    always@(posedge clk) begin
        if(reset) begin
            r_q <= 32'h1;
        end else begin
            r_q[31:0] <={r_q[0],r_q[31:1]};
            r_q[31] <= 1'b0 ^ r_q[0];
            r_q[21] <= r_q[22] ^ r_q[0]; // 22에서 탭을 하여 다음 비트를 결정
            r_q[1] <= r_q[2] ^ r_q[0];
            r_q[0] <= r_q[1] ^ r_q[0];
        end
    end

    assign q = r_q;

endmodule
```


## 3.4.3.7. Shift register (Exams/m2014 q4k)
### Module Declaration
난이도: ★★☆☆☆
```verilog
module top_module (
    input clk,
    input resetn,   // synchronous reset
    input in,
    output out);

endmodule
```

<br>

이번 문제는 이미지를 참조하여 문제를 해결하겠습니다.

<br>

```verilog
module top_module (
    input clk,
    input resetn,   // synchronous reset
    input in,
    output out);
    
    reg [3:0] w_d;

    always@(posedge clk) begin
        if(!resetn) begin
            w_d <=0;
        end else begin
            w_d[0] <= in;
            w_d[1] <= w_d[0];
            w_d[2] <= w_d[1];
            w_d[3] <= w_d[2];
        end
    end
    assign out = w_d[3]; 
endmodule
```

<br>

또는 이렇게도 해결 할 수 있습니다.

<br>

```verilog
module top_module (
    input clk,
    input resetn,   // synchronous reset
    input in,
    output out);
    
    reg [3:0] w_d;

    always@(posedge clk) begin
        if(!resetn) begin
            w_d <=0;
        end else begin
            w_d <= {w_d[2:0], in};
        end
    end
    assign out = w_d[3]; 
endmodule
```




## 3.4.3.8. shift register (Exams/20o14 q4b)
### Module Declaration
난이도: ★★★☆☆
```verilog
module top_module (
    input [3:0] SW,
    input [3:0] KEY,
    output [3:0] LEDR
); //

endmodule

module MUXDFF (...);

endmodule

```

<br>

이번 문제는 이미지를 참조하여 해결해야 합니다.

n=4 라고 가정하고 시프트 레지스터에 대한 최상위 Verilog 모듈을 작성합니다.

최상위 모듈에 `MUXDFF` 서브 회로의 사본 4개를 인스턴스화 합니다.

이 회로를 DE2 보드에 구현한다고 가정합니다.

1. Connect the R inputs to the SW switches,

2. clk to KEY[0],

3. E to KEY[1],

4. L to KEY[2], and

5. w to KEY[3].

6. Connect the outputs to the red lights LEDR[3:0].

exams/2014_q4a의 MUXDFF를 재사용하세요.

<br>

```verilog
module top_module (
    input [3:0] SW,  // R
    input [3:0] KEY,  // [0] clk , [1] E , [2] L [3] w
    output [3:0] LEDR 
); //

MUXDFF u_MUXDFF_0 (KEY[0],KEY[3],SW[3],KEY[1],KEY[2],LEDR[3]);
MUXDFF u_MUXDFF_1 (KEY[0],LEDR[3],SW[2],KEY[1],KEY[2],LEDR[2]);
MUXDFF u_MUXDFF_2 (KEY[0],LEDR[2],SW[1],KEY[1],KEY[2],LEDR[1]);
MUXDFF u_MUXDFF_3 (KEY[0],LEDR[1],SW[0],KEY[1],KEY[2],LEDR[0]);

endmodule

module MUXDFF (
    input clk,
    input w, R, E, L,
    output Q
);

wire [1:0] con;
assign con ={E,L};
    always@(posedge clk)begin
        case(con)
            2'b00 : Q <= Q; 
            2'b01 : Q <= R;
            2'b10 : Q <= w;
            2'b11 : Q <= R;
        endcase
    end
endmodule
```

## 3.4.3.9. 3-input LUT (Exmas/ece241 2013 q12)
### Module Declaration
난이도: ★★★☆☆
```verilog
module top_module (
    input clk,
    input enable,
    input S,
    input A, B, C,
    output Z ); 

endmodule
```

<br>

이번 문제는 다음 설명을 참고하여 설계합니다.

이 문제에서는 메모리에 대한 쓰기는 비트 시프트 인으로 이루어지고 읽기는 일반적인 RAM에서와 같이 "랜덤 액세스"로 이루어 지는 `8 * 1` 메모리용 회로를 설계해야합니다.

그런 다음 이 회로를 사용하여 3 입력 논리 함수를 구현합니다.

1. 먼저 8개의 D형 플리플롭으로 8비트 시프트 레지스터를 만듭니다.

2. 플립플롭출력에 Q[0] ... Q[7]의 레이블을 붙입니다.

3. 시프트 레지스터 입력을 `S`라고 부르며, `Q[0]`의 입력을 공급합니다.

4. 그런 다음 회로를 확장하여 3개의 추가 입력 `A,B,C` 와 출력 `Z`를 갖도록 합닏다.

5. 회로의 동작은 `ABC` 가 `000` 일 때 Z=Q[0], `ABC`가  `001` 일 때 `Z=Q[1]` 등과 같아야 합니다.

6. 회로에는 8비트 시프트 레지스터와 멀티플렉서만 포함되어야 합니다. 

이 조건을 참고하여 설계를 진행하겠습니다.

<br>

```verilog
module top_module (
    input clk,
    input enable,
    input S,
    input A, B, C,
    output Z ); 

    reg [7:0] r_Q;
    wire [2:0] w_z;

    always@(posedge clk) begin
        if(enable) begin
            r_Q <= {r_Q[6:0],S};
        end else begin
            r_Q <= r_Q;
        end
    end

    assign w_z = {A,B,C};

    assign Z = r_Q[w_z];

endmodule

```

<br>

이번 문제를 설계할 때 조건 5번에서 비트의 수만큼 Z 의 값이 결정되는 것을 확인하였고 이를 결합 연산자로 설계된 3bit`w_z` 를 사용하여 8비트인 `r_Q`의 입력값으로 바로 사용하였습니다.

<br>




#### 다음에 계속

---