TimeQuest Timing Analyzer report for hw_7
Tue Dec 25 19:24:07 2018
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'active_clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Hold: 'active_clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'active_clk'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'clk'
 30. Slow 1200mV 0C Model Setup: 'active_clk'
 31. Slow 1200mV 0C Model Hold: 'clk'
 32. Slow 1200mV 0C Model Hold: 'active_clk'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'active_clk'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Report
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'clk'
 46. Fast 1200mV 0C Model Setup: 'active_clk'
 47. Fast 1200mV 0C Model Hold: 'clk'
 48. Fast 1200mV 0C Model Hold: 'active_clk'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'active_clk'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Slow Corner Signal Integrity Metrics
 64. Fast Corner Signal Integrity Metrics
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; hw_7                                               ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 6      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                 ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets        ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; active_clk ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { active_clk } ;
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }        ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 322.48 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
; 869.57 MHz ; 500.0 MHz       ; active_clk ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; clk        ; -2.101 ; -100.347      ;
; active_clk ; -0.150 ; -1.128        ;
+------------+--------+---------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; clk        ; 0.344 ; 0.000         ;
; active_clk ; 0.391 ; 0.000         ;
+------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+------------+--------+-----------------------------+
; Clock      ; Slack  ; End Point TNS               ;
+------------+--------+-----------------------------+
; clk        ; -3.000 ; -75.000                     ;
; active_clk ; -1.000 ; -17.000                     ;
+------------+--------+-----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                   ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.101 ; clk_divider:clk_div_1khz|clkdiv_10hz[0]   ; clk_divider:clk_div_1khz|clkdiv_50hz[14]  ; clk          ; clk         ; 1.000        ; -0.060     ; 3.036      ;
; -2.068 ; clk_divider:clk_div_1khz|clkdiv_10hz[1]   ; clk_divider:clk_div_1khz|clkdiv_50hz[14]  ; clk          ; clk         ; 1.000        ; -0.060     ; 3.003      ;
; -2.059 ; clk_divider:clk_div_1khz|clkdiv_10hz[2]   ; clk_divider:clk_div_1khz|clkdiv_50hz[14]  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.994      ;
; -2.025 ; clk_divider:clk_div_1khz|clkdiv_10khz[5]  ; clk_divider:clk_div_1khz|clkdiv_10khz[12] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.958      ;
; -1.954 ; clk_divider:clk_div_1khz|clkdiv_10khz[13] ; clk_divider:clk_div_1khz|clkdiv_10khz[12] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.887      ;
; -1.953 ; clk_divider:clk_div_1khz|clkdiv_50hz[18]  ; clk_divider:clk_div_1khz|clkdiv_50hz[14]  ; clk          ; clk         ; 1.000        ; -0.425     ; 2.523      ;
; -1.949 ; clk_divider:clk_div_1khz|clkdiv_10khz[4]  ; clk_divider:clk_div_1khz|clkdiv_10khz[12] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.882      ;
; -1.940 ; clk_divider:clk_div_1khz|clkdiv_10khz[6]  ; clk_divider:clk_div_1khz|clkdiv_10khz[12] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.873      ;
; -1.917 ; clk_divider:clk_div_1khz|clkdiv_10hz[0]   ; clk_divider:clk_div_1khz|clkdiv_10khz[12] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.850      ;
; -1.914 ; clk_divider:clk_div_1khz|clkdiv_50hz[10]  ; clk_divider:clk_div_1khz|clkdiv_50hz[14]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.848      ;
; -1.887 ; clk_divider:clk_div_1khz|clkdiv_50hz[17]  ; clk_divider:clk_div_1khz|clkdiv_50hz[14]  ; clk          ; clk         ; 1.000        ; -0.425     ; 2.457      ;
; -1.885 ; clk_divider:clk_div_1khz|clkdiv_10hz[0]   ; clk_divider:clk_div_1khz|clkdiv_10hz[6]   ; clk          ; clk         ; 1.000        ; -0.059     ; 2.821      ;
; -1.883 ; clk_divider:clk_div_1khz|clkdiv_50hz[19]  ; clk_divider:clk_div_1khz|clkdiv_50hz[14]  ; clk          ; clk         ; 1.000        ; -0.425     ; 2.453      ;
; -1.881 ; clk_divider:clk_div_1khz|clkdiv_10khz[10] ; clk_divider:clk_div_1khz|clkdiv_10khz[12] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.814      ;
; -1.869 ; clk_divider:clk_div_1khz|clkdiv_10hz[1]   ; clk_divider:clk_div_1khz|clkdiv_10hz[22]  ; clk          ; clk         ; 1.000        ; 0.290      ; 3.154      ;
; -1.864 ; clk_divider:clk_div_1khz|clkdiv_10hz[2]   ; clk_divider:clk_div_1khz|clkdiv_10khz[12] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.797      ;
; -1.863 ; clk_divider:clk_div_1khz|clkdiv_10khz[12] ; clk_divider:clk_div_1khz|clkdiv_10khz[12] ; clk          ; clk         ; 1.000        ; -0.061     ; 2.797      ;
; -1.859 ; clk_divider:clk_div_1khz|clkdiv_10hz[2]   ; clk_divider:clk_div_1khz|clkdiv_50hz[17]  ; clk          ; clk         ; 1.000        ; 0.290      ; 3.144      ;
; -1.857 ; clk_divider:clk_div_1khz|clkdiv_10hz[0]   ; clk_divider:clk_div_1khz|clkdiv_50hz[18]  ; clk          ; clk         ; 1.000        ; 0.290      ; 3.142      ;
; -1.855 ; clk_divider:clk_div_1khz|clkdiv_10hz[0]   ; clk_divider:clk_div_1khz|clkdiv_50hz[19]  ; clk          ; clk         ; 1.000        ; 0.290      ; 3.140      ;
; -1.853 ; clk_divider:clk_div_1khz|clkdiv_10hz[0]   ; clk_divider:clk_div_1khz|clkdiv_50hz[16]  ; clk          ; clk         ; 1.000        ; 0.290      ; 3.138      ;
; -1.852 ; clk_divider:clk_div_1khz|clkdiv_10hz[1]   ; clk_divider:clk_div_1khz|clkdiv_10hz[6]   ; clk          ; clk         ; 1.000        ; -0.059     ; 2.788      ;
; -1.843 ; clk_divider:clk_div_1khz|clkdiv_10hz[2]   ; clk_divider:clk_div_1khz|clkdiv_10hz[6]   ; clk          ; clk         ; 1.000        ; -0.059     ; 2.779      ;
; -1.838 ; clk_divider:clk_div_1khz|clkdiv_10hz[3]   ; clk_divider:clk_div_1khz|clkdiv_50hz[14]  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.773      ;
; -1.837 ; clk_divider:clk_div_1khz|clkdiv_10hz[0]   ; clk_divider:clk_div_1khz|clkdiv_10khz[7]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.769      ;
; -1.836 ; clk_divider:clk_div_1khz|clkdiv_10hz[2]   ; clk_divider:clk_div_1khz|clkdiv_50hz[19]  ; clk          ; clk         ; 1.000        ; 0.290      ; 3.121      ;
; -1.831 ; clk_divider:clk_div_1khz|clkdiv_10khz[3]  ; clk_divider:clk_div_1khz|clkdiv_10khz[12] ; clk          ; clk         ; 1.000        ; -0.059     ; 2.767      ;
; -1.824 ; clk_divider:clk_div_1khz|clkdiv_10hz[1]   ; clk_divider:clk_div_1khz|clkdiv_50hz[18]  ; clk          ; clk         ; 1.000        ; 0.290      ; 3.109      ;
; -1.822 ; clk_divider:clk_div_1khz|clkdiv_10hz[1]   ; clk_divider:clk_div_1khz|clkdiv_50hz[19]  ; clk          ; clk         ; 1.000        ; 0.290      ; 3.107      ;
; -1.820 ; clk_divider:clk_div_1khz|clkdiv_10hz[1]   ; clk_divider:clk_div_1khz|clkdiv_50hz[16]  ; clk          ; clk         ; 1.000        ; 0.290      ; 3.105      ;
; -1.816 ; clk_divider:clk_div_1khz|clkdiv_50hz[9]   ; clk_divider:clk_div_1khz|clkdiv_50hz[14]  ; clk          ; clk         ; 1.000        ; -0.059     ; 2.752      ;
; -1.815 ; clk_divider:clk_div_1khz|clkdiv_10hz[2]   ; clk_divider:clk_div_1khz|clkdiv_50hz[18]  ; clk          ; clk         ; 1.000        ; 0.290      ; 3.100      ;
; -1.811 ; clk_divider:clk_div_1khz|clkdiv_10hz[2]   ; clk_divider:clk_div_1khz|clkdiv_50hz[16]  ; clk          ; clk         ; 1.000        ; 0.290      ; 3.096      ;
; -1.805 ; clk_divider:clk_div_1khz|clkdiv_10hz[0]   ; clk_divider:clk_div_1khz|clkdiv_40hz[20]  ; clk          ; clk         ; 1.000        ; 0.290      ; 3.090      ;
; -1.801 ; clk_divider:clk_div_1khz|clkdiv_10hz[1]   ; clk_divider:clk_div_1khz|clkdiv_10hz[18]  ; clk          ; clk         ; 1.000        ; 0.290      ; 3.086      ;
; -1.798 ; clk_divider:clk_div_1khz|clkdiv_10hz[4]   ; clk_divider:clk_div_1khz|clkdiv_50hz[14]  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.733      ;
; -1.796 ; clk_divider:clk_div_1khz|clkdiv_10khz[9]  ; clk_divider:clk_div_1khz|clkdiv_10khz[12] ; clk          ; clk         ; 1.000        ; -0.423     ; 2.368      ;
; -1.784 ; clk_divider:clk_div_1khz|clkdiv_10hz[1]   ; clk_divider:clk_div_1khz|clkdiv_50hz[17]  ; clk          ; clk         ; 1.000        ; 0.290      ; 3.069      ;
; -1.779 ; clk_divider:clk_div_1khz|clkdiv_10hz[0]   ; clk_divider:clk_div_1khz|clkdiv_10hz[22]  ; clk          ; clk         ; 1.000        ; 0.290      ; 3.064      ;
; -1.775 ; clk_divider:clk_div_1khz|clkdiv_10hz[0]   ; clk_divider:clk_div_1khz|clkdiv_50hz[17]  ; clk          ; clk         ; 1.000        ; 0.290      ; 3.060      ;
; -1.758 ; clk_divider:clk_div_1khz|clkdiv_50hz[13]  ; clk_divider:clk_div_1khz|clkdiv_50hz[14]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.692      ;
; -1.757 ; clk_divider:clk_div_1khz|clkdiv_40hz[4]   ; clk_divider:clk_div_1khz|clkdiv_40hz[12]  ; clk          ; clk         ; 1.000        ; -0.059     ; 2.693      ;
; -1.751 ; clk_divider:clk_div_1khz|clkdiv_50hz[12]  ; clk_divider:clk_div_1khz|clkdiv_50hz[14]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.685      ;
; -1.749 ; clk_divider:clk_div_1khz|clkdiv_10hz[2]   ; clk_divider:clk_div_1khz|clkdiv_50hz[9]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.682      ;
; -1.744 ; clk_divider:clk_div_1khz|clkdiv_10khz[3]  ; clk_divider:clk_div_1khz|clkdiv_10khz[7]  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.679      ;
; -1.740 ; clk_divider:clk_div_1khz|clkdiv_50hz[16]  ; clk_divider:clk_div_1khz|clkdiv_50hz[14]  ; clk          ; clk         ; 1.000        ; -0.425     ; 2.310      ;
; -1.740 ; clk_divider:clk_div_1khz|clkdiv_10hz[6]   ; clk_divider:clk_div_1khz|clkdiv_10hz[6]   ; clk          ; clk         ; 1.000        ; -0.061     ; 2.674      ;
; -1.739 ; clk_divider:clk_div_1khz|clkdiv_10khz[14] ; clk_divider:clk_div_1khz|clkdiv_10khz[12] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.672      ;
; -1.739 ; clk_divider:clk_div_1khz|clkdiv_10hz[8]   ; clk_divider:clk_div_1khz|clkdiv_10hz[6]   ; clk          ; clk         ; 1.000        ; -0.421     ; 2.313      ;
; -1.737 ; clk_divider:clk_div_1khz|clkdiv_10hz[5]   ; clk_divider:clk_div_1khz|clkdiv_50hz[14]  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.672      ;
; -1.734 ; clk_divider:clk_div_1khz|clkdiv_10hz[3]   ; clk_divider:clk_div_1khz|clkdiv_10hz[22]  ; clk          ; clk         ; 1.000        ; 0.290      ; 3.019      ;
; -1.731 ; clk_divider:clk_div_1khz|clkdiv_40hz[11]  ; clk_divider:clk_div_1khz|clkdiv_40hz[12]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.665      ;
; -1.729 ; clk_divider:clk_div_1khz|clkdiv_10hz[9]   ; clk_divider:clk_div_1khz|clkdiv_10hz[22]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.652      ;
; -1.725 ; clk_divider:clk_div_1khz|clkdiv_50hz[6]   ; clk_divider:clk_div_1khz|clkdiv_50hz[14]  ; clk          ; clk         ; 1.000        ; -0.422     ; 2.298      ;
; -1.723 ; clk_divider:clk_div_1khz|clkdiv_10hz[1]   ; clk_divider:clk_div_1khz|clkdiv_10khz[12] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.656      ;
; -1.722 ; clk_divider:clk_div_1khz|clkdiv_40hz[7]   ; clk_divider:clk_div_1khz|clkdiv_40hz[12]  ; clk          ; clk         ; 1.000        ; -0.059     ; 2.658      ;
; -1.712 ; clk_divider:clk_div_1khz|clkdiv_10hz[2]   ; clk_divider:clk_div_1khz|clkdiv_10khz[7]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.644      ;
; -1.711 ; clk_divider:clk_div_1khz|clkdiv_10hz[6]   ; clk_divider:clk_div_1khz|clkdiv_10hz[22]  ; clk          ; clk         ; 1.000        ; 0.288      ; 2.994      ;
; -1.711 ; clk_divider:clk_div_1khz|clkdiv_10hz[0]   ; clk_divider:clk_div_1khz|clkdiv_10hz[18]  ; clk          ; clk         ; 1.000        ; 0.290      ; 2.996      ;
; -1.709 ; clk_divider:clk_div_1khz|clkdiv_50hz[18]  ; clk_divider:clk_div_1khz|clkdiv_50hz[18]  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.629      ;
; -1.708 ; clk_divider:clk_div_1khz|clkdiv_10hz[0]   ; clk_divider:clk_div_1khz|clkdiv_50hz[9]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.641      ;
; -1.707 ; clk_divider:clk_div_1khz|clkdiv_50hz[18]  ; clk_divider:clk_div_1khz|clkdiv_50hz[19]  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.627      ;
; -1.705 ; clk_divider:clk_div_1khz|clkdiv_50hz[18]  ; clk_divider:clk_div_1khz|clkdiv_50hz[16]  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.625      ;
; -1.697 ; clk_divider:clk_div_1khz|clkdiv_40hz[14]  ; clk_divider:clk_div_1khz|clkdiv_40hz[12]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.631      ;
; -1.694 ; clk_divider:clk_div_1khz|clkdiv_10hz[0]   ; clk_divider:clk_div_1khz|clkdiv_40hz[12]  ; clk          ; clk         ; 1.000        ; -0.059     ; 2.630      ;
; -1.690 ; clk_divider:clk_div_1khz|clkdiv_10hz[0]   ; clk_divider:clk_div_1khz|clkdiv_10hz[19]  ; clk          ; clk         ; 1.000        ; 0.290      ; 2.975      ;
; -1.690 ; clk_divider:clk_div_1khz|clkdiv_10hz[0]   ; clk_divider:clk_div_1khz|clkdiv_10hz[11]  ; clk          ; clk         ; 1.000        ; 0.290      ; 2.975      ;
; -1.690 ; clk_divider:clk_div_1khz|clkdiv_40hz[15]  ; clk_divider:clk_div_1khz|clkdiv_40hz[12]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.624      ;
; -1.683 ; clk_divider:clk_div_1khz|clkdiv_10khz[8]  ; clk_divider:clk_div_1khz|clkdiv_10khz[12] ; clk          ; clk         ; 1.000        ; -0.424     ; 2.254      ;
; -1.683 ; clk_divider:clk_div_1khz|clkdiv_10hz[4]   ; clk_divider:clk_div_1khz|clkdiv_50hz[17]  ; clk          ; clk         ; 1.000        ; 0.290      ; 2.968      ;
; -1.683 ; clk_divider:clk_div_1khz|clkdiv_10khz[15] ; clk_divider:clk_div_1khz|clkdiv_10khz[12] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.616      ;
; -1.676 ; clk_divider:clk_div_1khz|clkdiv_10khz[11] ; clk_divider:clk_div_1khz|clkdiv_10khz[12] ; clk          ; clk         ; 1.000        ; -0.062     ; 2.609      ;
; -1.675 ; clk_divider:clk_div_1khz|clkdiv_10hz[1]   ; clk_divider:clk_div_1khz|clkdiv_50hz[9]   ; clk          ; clk         ; 1.000        ; -0.062     ; 2.608      ;
; -1.674 ; clk_divider:clk_div_1khz|clkdiv_10khz[5]  ; clk_divider:clk_div_1khz|clkdiv_10khz[7]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.606      ;
; -1.672 ; clk_divider:clk_div_1khz|clkdiv_10khz[5]  ; clk_divider:clk_div_1khz|clkdiv_10khz[3]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.604      ;
; -1.672 ; clk_divider:clk_div_1khz|clkdiv_10hz[2]   ; clk_divider:clk_div_1khz|clkdiv_10hz[22]  ; clk          ; clk         ; 1.000        ; 0.290      ; 2.957      ;
; -1.670 ; clk_divider:clk_div_1khz|clkdiv_50hz[10]  ; clk_divider:clk_div_1khz|clkdiv_50hz[18]  ; clk          ; clk         ; 1.000        ; 0.289      ; 2.954      ;
; -1.668 ; clk_divider:clk_div_1khz|clkdiv_50hz[10]  ; clk_divider:clk_div_1khz|clkdiv_50hz[19]  ; clk          ; clk         ; 1.000        ; 0.289      ; 2.952      ;
; -1.666 ; clk_divider:clk_div_1khz|clkdiv_50hz[10]  ; clk_divider:clk_div_1khz|clkdiv_50hz[16]  ; clk          ; clk         ; 1.000        ; 0.289      ; 2.950      ;
; -1.666 ; clk_divider:clk_div_1khz|clkdiv_10hz[3]   ; clk_divider:clk_div_1khz|clkdiv_10hz[18]  ; clk          ; clk         ; 1.000        ; 0.290      ; 2.951      ;
; -1.664 ; clk_divider:clk_div_1khz|clkdiv_10hz[1]   ; clk_divider:clk_div_1khz|clkdiv_40hz[20]  ; clk          ; clk         ; 1.000        ; 0.290      ; 2.949      ;
; -1.661 ; clk_divider:clk_div_1khz|clkdiv_10hz[9]   ; clk_divider:clk_div_1khz|clkdiv_10hz[18]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.584      ;
; -1.660 ; clk_divider:clk_div_1khz|clkdiv_10hz[4]   ; clk_divider:clk_div_1khz|clkdiv_50hz[19]  ; clk          ; clk         ; 1.000        ; 0.290      ; 2.945      ;
; -1.657 ; clk_divider:clk_div_1khz|clkdiv_10hz[1]   ; clk_divider:clk_div_1khz|clkdiv_10hz[19]  ; clk          ; clk         ; 1.000        ; 0.290      ; 2.942      ;
; -1.657 ; clk_divider:clk_div_1khz|clkdiv_10hz[1]   ; clk_divider:clk_div_1khz|clkdiv_10hz[11]  ; clk          ; clk         ; 1.000        ; 0.290      ; 2.942      ;
; -1.652 ; clk_divider:clk_div_1khz|clkdiv_50hz[14]  ; clk_divider:clk_div_1khz|clkdiv_50hz[14]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.586      ;
; -1.651 ; clk_divider:clk_div_1khz|clkdiv_10hz[0]   ; clk_divider:clk_div_1khz|clkdiv_10hz[9]   ; clk          ; clk         ; 1.000        ; 0.287      ; 2.933      ;
; -1.649 ; clk_divider:clk_div_1khz|clkdiv_10hz[0]   ; clk_divider:clk_div_1khz|clkdiv_10hz[8]   ; clk          ; clk         ; 1.000        ; 0.287      ; 2.931      ;
; -1.648 ; clk_divider:clk_div_1khz|clkdiv_10hz[2]   ; clk_divider:clk_div_1khz|clkdiv_10hz[19]  ; clk          ; clk         ; 1.000        ; 0.290      ; 2.933      ;
; -1.648 ; clk_divider:clk_div_1khz|clkdiv_10hz[2]   ; clk_divider:clk_div_1khz|clkdiv_10hz[11]  ; clk          ; clk         ; 1.000        ; 0.290      ; 2.933      ;
; -1.647 ; clk_divider:clk_div_1khz|clkdiv_10hz[2]   ; clk_divider:clk_div_1khz|clkdiv_50hz[15]  ; clk          ; clk         ; 1.000        ; -0.060     ; 2.582      ;
; -1.647 ; clk_divider:clk_div_1khz|clkdiv_10hz[8]   ; clk_divider:clk_div_1khz|clkdiv_10hz[22]  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.570      ;
; -1.644 ; clk_divider:clk_div_1khz|clkdiv_50hz[15]  ; clk_divider:clk_div_1khz|clkdiv_50hz[14]  ; clk          ; clk         ; 1.000        ; -0.061     ; 2.578      ;
; -1.643 ; clk_divider:clk_div_1khz|clkdiv_10hz[6]   ; clk_divider:clk_div_1khz|clkdiv_10hz[18]  ; clk          ; clk         ; 1.000        ; 0.288      ; 2.926      ;
; -1.643 ; clk_divider:clk_div_1khz|clkdiv_50hz[17]  ; clk_divider:clk_div_1khz|clkdiv_50hz[18]  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.563      ;
; -1.642 ; clk_divider:clk_div_1khz|clkdiv_10hz[1]   ; clk_divider:clk_div_1khz|clkdiv_10khz[7]  ; clk          ; clk         ; 1.000        ; -0.063     ; 2.574      ;
; -1.641 ; clk_divider:clk_div_1khz|clkdiv_50hz[17]  ; clk_divider:clk_div_1khz|clkdiv_50hz[19]  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.561      ;
; -1.639 ; clk_divider:clk_div_1khz|clkdiv_50hz[17]  ; clk_divider:clk_div_1khz|clkdiv_50hz[16]  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.559      ;
; -1.639 ; clk_divider:clk_div_1khz|clkdiv_50hz[19]  ; clk_divider:clk_div_1khz|clkdiv_50hz[18]  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.559      ;
; -1.637 ; clk_divider:clk_div_1khz|clkdiv_50hz[19]  ; clk_divider:clk_div_1khz|clkdiv_50hz[19]  ; clk          ; clk         ; 1.000        ; -0.075     ; 2.557      ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'active_clk'                                                                       ;
+--------+---------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+------------------+--------------+-------------+--------------+------------+------------+
; -0.150 ; seg_enable[0] ; sev_seg1[4]~reg0 ; active_clk   ; active_clk  ; 1.000        ; -0.062     ; 1.083      ;
; -0.150 ; seg_enable[0] ; sev_seg1[3]~reg0 ; active_clk   ; active_clk  ; 1.000        ; -0.062     ; 1.083      ;
; -0.148 ; seg_enable[0] ; sev_seg1[6]~reg0 ; active_clk   ; active_clk  ; 1.000        ; -0.062     ; 1.081      ;
; -0.148 ; seg_enable[0] ; sev_seg1[5]~reg0 ; active_clk   ; active_clk  ; 1.000        ; -0.062     ; 1.081      ;
; -0.147 ; seg_enable[0] ; sev_seg1[0]~reg0 ; active_clk   ; active_clk  ; 1.000        ; -0.062     ; 1.080      ;
; -0.146 ; seg_enable[0] ; sev_seg1[2]~reg0 ; active_clk   ; active_clk  ; 1.000        ; -0.062     ; 1.079      ;
; -0.143 ; seg_enable[0] ; sev_seg1[1]~reg0 ; active_clk   ; active_clk  ; 1.000        ; -0.062     ; 1.076      ;
; -0.084 ; state         ; state            ; active_clk   ; active_clk  ; 1.000        ; -0.062     ; 1.017      ;
; -0.012 ; state         ; seg_enable[1]    ; active_clk   ; active_clk  ; 1.000        ; -0.062     ; 0.945      ;
; 0.186  ; seg_enable[1] ; sev_seg2[3]~reg0 ; active_clk   ; active_clk  ; 1.000        ; -0.062     ; 0.747      ;
; 0.187  ; seg_enable[1] ; sev_seg2[2]~reg0 ; active_clk   ; active_clk  ; 1.000        ; -0.062     ; 0.746      ;
; 0.187  ; seg_enable[1] ; sev_seg2[1]~reg0 ; active_clk   ; active_clk  ; 1.000        ; -0.062     ; 0.746      ;
; 0.188  ; seg_enable[1] ; sev_seg2[6]~reg0 ; active_clk   ; active_clk  ; 1.000        ; -0.062     ; 0.745      ;
; 0.189  ; seg_enable[1] ; sev_seg2[5]~reg0 ; active_clk   ; active_clk  ; 1.000        ; -0.062     ; 0.744      ;
; 0.189  ; seg_enable[1] ; sev_seg2[0]~reg0 ; active_clk   ; active_clk  ; 1.000        ; -0.062     ; 0.744      ;
; 0.192  ; seg_enable[1] ; sev_seg2[4]~reg0 ; active_clk   ; active_clk  ; 1.000        ; -0.062     ; 0.741      ;
; 0.222  ; state         ; seg_enable[0]    ; active_clk   ; active_clk  ; 1.000        ; -0.062     ; 0.711      ;
+--------+---------------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                   ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.344 ; clk_divider:clk_div_1khz|outclk_40hz      ; clk_divider:clk_div_1khz|outclk_40hz      ; clk          ; clk         ; 0.000        ; 0.076      ; 0.577      ;
; 0.345 ; clk_divider:clk_div_1khz|outclk_50hz      ; clk_divider:clk_div_1khz|outclk_50hz      ; clk          ; clk         ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; clk_divider:clk_div_1khz|outclk_10khz     ; clk_divider:clk_div_1khz|outclk_10khz     ; clk          ; clk         ; 0.000        ; 0.075      ; 0.577      ;
; 0.345 ; clk_divider:clk_div_1khz|outclk_10hz      ; clk_divider:clk_div_1khz|outclk_10hz      ; clk          ; clk         ; 0.000        ; 0.075      ; 0.577      ;
; 0.347 ; clk_divider:clk_div_1khz|clkdiv_40hz[20]  ; clk_divider:clk_div_1khz|clkdiv_40hz[20]  ; clk          ; clk         ; 0.000        ; 0.076      ; 0.580      ;
; 0.547 ; clk_divider:clk_div_1khz|clkdiv_40hz[18]  ; clk_divider:clk_div_1khz|clkdiv_40hz[18]  ; clk          ; clk         ; 0.000        ; 0.076      ; 0.780      ;
; 0.549 ; clk_divider:clk_div_1khz|clkdiv_40hz[19]  ; clk_divider:clk_div_1khz|clkdiv_40hz[19]  ; clk          ; clk         ; 0.000        ; 0.076      ; 0.782      ;
; 0.557 ; clk_divider:clk_div_1khz|clkdiv_40hz[14]  ; clk_divider:clk_div_1khz|clkdiv_40hz[14]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.775      ;
; 0.558 ; clk_divider:clk_div_1khz|clkdiv_50hz[13]  ; clk_divider:clk_div_1khz|clkdiv_50hz[13]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.776      ;
; 0.558 ; clk_divider:clk_div_1khz|clkdiv_50hz[7]   ; clk_divider:clk_div_1khz|clkdiv_50hz[7]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.776      ;
; 0.558 ; clk_divider:clk_div_1khz|clkdiv_10hz[21]  ; clk_divider:clk_div_1khz|clkdiv_10hz[21]  ; clk          ; clk         ; 0.000        ; 0.076      ; 0.791      ;
; 0.559 ; clk_divider:clk_div_1khz|clkdiv_50hz[12]  ; clk_divider:clk_div_1khz|clkdiv_50hz[12]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.777      ;
; 0.559 ; clk_divider:clk_div_1khz|clkdiv_50hz[8]   ; clk_divider:clk_div_1khz|clkdiv_50hz[8]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.777      ;
; 0.559 ; clk_divider:clk_div_1khz|clkdiv_10hz[13]  ; clk_divider:clk_div_1khz|clkdiv_10hz[13]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.777      ;
; 0.559 ; clk_divider:clk_div_1khz|clkdiv_10hz[7]   ; clk_divider:clk_div_1khz|clkdiv_10hz[7]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.777      ;
; 0.560 ; clk_divider:clk_div_1khz|clkdiv_50hz[11]  ; clk_divider:clk_div_1khz|clkdiv_50hz[11]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.778      ;
; 0.560 ; clk_divider:clk_div_1khz|clkdiv_10hz[20]  ; clk_divider:clk_div_1khz|clkdiv_10hz[20]  ; clk          ; clk         ; 0.000        ; 0.076      ; 0.793      ;
; 0.560 ; clk_divider:clk_div_1khz|clkdiv_10hz[12]  ; clk_divider:clk_div_1khz|clkdiv_10hz[12]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.778      ;
; 0.561 ; clk_divider:clk_div_1khz|clkdiv_40hz[13]  ; clk_divider:clk_div_1khz|clkdiv_40hz[13]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.779      ;
; 0.562 ; clk_divider:clk_div_1khz|clkdiv_40hz[15]  ; clk_divider:clk_div_1khz|clkdiv_40hz[15]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.780      ;
; 0.569 ; clk_divider:clk_div_1khz|clkdiv_40hz[10]  ; clk_divider:clk_div_1khz|clkdiv_40hz[10]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.787      ;
; 0.569 ; clk_divider:clk_div_1khz|clkdiv_40hz[8]   ; clk_divider:clk_div_1khz|clkdiv_40hz[8]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.787      ;
; 0.570 ; clk_divider:clk_div_1khz|clkdiv_50hz[10]  ; clk_divider:clk_div_1khz|clkdiv_50hz[10]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; clk_divider:clk_div_1khz|clkdiv_10khz[6]  ; clk_divider:clk_div_1khz|clkdiv_10khz[6]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.570 ; clk_divider:clk_div_1khz|clkdiv_10hz[10]  ; clk_divider:clk_div_1khz|clkdiv_10hz[10]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.788      ;
; 0.571 ; clk_divider:clk_div_1khz|clkdiv_10khz[13] ; clk_divider:clk_div_1khz|clkdiv_10khz[13] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; clk_divider:clk_div_1khz|clkdiv_10khz[11] ; clk_divider:clk_div_1khz|clkdiv_10khz[11] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; clk_divider:clk_div_1khz|clkdiv_10khz[5]  ; clk_divider:clk_div_1khz|clkdiv_10khz[5]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.571 ; clk_divider:clk_div_1khz|clkdiv_10hz[17]  ; clk_divider:clk_div_1khz|clkdiv_10hz[17]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.789      ;
; 0.572 ; clk_divider:clk_div_1khz|clkdiv_50hz[15]  ; clk_divider:clk_div_1khz|clkdiv_50hz[15]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; clk_divider:clk_div_1khz|clkdiv_10khz[15] ; clk_divider:clk_div_1khz|clkdiv_10khz[15] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; clk_divider:clk_div_1khz|clkdiv_10khz[14] ; clk_divider:clk_div_1khz|clkdiv_10khz[14] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; clk_divider:clk_div_1khz|clkdiv_10khz[4]  ; clk_divider:clk_div_1khz|clkdiv_10khz[4]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; clk_divider:clk_div_1khz|clkdiv_10hz[16]  ; clk_divider:clk_div_1khz|clkdiv_10hz[16]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; clk_divider:clk_div_1khz|clkdiv_10hz[15]  ; clk_divider:clk_div_1khz|clkdiv_10hz[15]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.572 ; clk_divider:clk_div_1khz|clkdiv_40hz[11]  ; clk_divider:clk_div_1khz|clkdiv_40hz[11]  ; clk          ; clk         ; 0.000        ; 0.061      ; 0.790      ;
; 0.573 ; clk_divider:clk_div_1khz|clkdiv_10khz[10] ; clk_divider:clk_div_1khz|clkdiv_10khz[10] ; clk          ; clk         ; 0.000        ; 0.061      ; 0.791      ;
; 0.574 ; clk_divider:clk_div_1khz|clkdiv_40hz[5]   ; clk_divider:clk_div_1khz|clkdiv_40hz[5]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.792      ;
; 0.580 ; clk_divider:clk_div_1khz|clkdiv_10hz[5]   ; clk_divider:clk_div_1khz|clkdiv_10hz[5]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.798      ;
; 0.580 ; clk_divider:clk_div_1khz|clkdiv_10hz[3]   ; clk_divider:clk_div_1khz|clkdiv_10hz[3]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.798      ;
; 0.582 ; clk_divider:clk_div_1khz|clkdiv_10hz[4]   ; clk_divider:clk_div_1khz|clkdiv_10hz[4]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.800      ;
; 0.594 ; clk_divider:clk_div_1khz|clkdiv_10hz[17]  ; clk_divider:clk_div_1khz|clkdiv_10hz[20]  ; clk          ; clk         ; 0.000        ; 0.425      ; 1.176      ;
; 0.597 ; clk_divider:clk_div_1khz|clkdiv_10hz[1]   ; clk_divider:clk_div_1khz|clkdiv_10hz[1]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.815      ;
; 0.597 ; clk_divider:clk_div_1khz|clkdiv_40hz[15]  ; clk_divider:clk_div_1khz|clkdiv_40hz[18]  ; clk          ; clk         ; 0.000        ; 0.425      ; 1.179      ;
; 0.599 ; clk_divider:clk_div_1khz|clkdiv_40hz[15]  ; clk_divider:clk_div_1khz|clkdiv_40hz[19]  ; clk          ; clk         ; 0.000        ; 0.425      ; 1.181      ;
; 0.601 ; clk_divider:clk_div_1khz|clkdiv_10hz[2]   ; clk_divider:clk_div_1khz|clkdiv_10hz[2]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.819      ;
; 0.608 ; clk_divider:clk_div_1khz|clkdiv_10hz[0]   ; clk_divider:clk_div_1khz|clkdiv_10hz[0]   ; clk          ; clk         ; 0.000        ; 0.061      ; 0.826      ;
; 0.610 ; clk_divider:clk_div_1khz|clkdiv_10hz[16]  ; clk_divider:clk_div_1khz|clkdiv_10hz[20]  ; clk          ; clk         ; 0.000        ; 0.425      ; 1.192      ;
; 0.630 ; clk_divider:clk_div_1khz|clkdiv_40hz[20]  ; clk_divider:clk_div_1khz|clkdiv_40hz[17]  ; clk          ; clk         ; 0.000        ; 0.076      ; 0.863      ;
; 0.630 ; clk_divider:clk_div_1khz|clkdiv_40hz[20]  ; clk_divider:clk_div_1khz|clkdiv_40hz[16]  ; clk          ; clk         ; 0.000        ; 0.076      ; 0.863      ;
; 0.690 ; clk_divider:clk_div_1khz|clkdiv_40hz[14]  ; clk_divider:clk_div_1khz|clkdiv_40hz[18]  ; clk          ; clk         ; 0.000        ; 0.425      ; 1.272      ;
; 0.692 ; clk_divider:clk_div_1khz|clkdiv_40hz[14]  ; clk_divider:clk_div_1khz|clkdiv_40hz[19]  ; clk          ; clk         ; 0.000        ; 0.425      ; 1.274      ;
; 0.704 ; clk_divider:clk_div_1khz|clkdiv_10hz[17]  ; clk_divider:clk_div_1khz|clkdiv_10hz[21]  ; clk          ; clk         ; 0.000        ; 0.425      ; 1.286      ;
; 0.706 ; clk_divider:clk_div_1khz|clkdiv_10hz[15]  ; clk_divider:clk_div_1khz|clkdiv_10hz[20]  ; clk          ; clk         ; 0.000        ; 0.425      ; 1.288      ;
; 0.708 ; clk_divider:clk_div_1khz|clkdiv_40hz[13]  ; clk_divider:clk_div_1khz|clkdiv_40hz[18]  ; clk          ; clk         ; 0.000        ; 0.425      ; 1.290      ;
; 0.710 ; clk_divider:clk_div_1khz|clkdiv_40hz[13]  ; clk_divider:clk_div_1khz|clkdiv_40hz[19]  ; clk          ; clk         ; 0.000        ; 0.425      ; 1.292      ;
; 0.720 ; clk_divider:clk_div_1khz|clkdiv_10hz[16]  ; clk_divider:clk_div_1khz|clkdiv_10hz[21]  ; clk          ; clk         ; 0.000        ; 0.425      ; 1.302      ;
; 0.775 ; clk_divider:clk_div_1khz|clkdiv_10hz[22]  ; clk_divider:clk_div_1khz|clkdiv_10hz[22]  ; clk          ; clk         ; 0.000        ; 0.076      ; 1.008      ;
; 0.779 ; clk_divider:clk_div_1khz|clkdiv_40hz[15]  ; clk_divider:clk_div_1khz|clkdiv_40hz[16]  ; clk          ; clk         ; 0.000        ; 0.425      ; 1.361      ;
; 0.780 ; clk_divider:clk_div_1khz|clkdiv_40hz[15]  ; clk_divider:clk_div_1khz|clkdiv_40hz[17]  ; clk          ; clk         ; 0.000        ; 0.425      ; 1.362      ;
; 0.787 ; clk_divider:clk_div_1khz|clkdiv_10hz[10]  ; clk_divider:clk_div_1khz|clkdiv_10hz[11]  ; clk          ; clk         ; 0.000        ; 0.427      ; 1.371      ;
; 0.790 ; clk_divider:clk_div_1khz|clkdiv_50hz[15]  ; clk_divider:clk_div_1khz|clkdiv_50hz[16]  ; clk          ; clk         ; 0.000        ; 0.425      ; 1.372      ;
; 0.805 ; clk_divider:clk_div_1khz|clkdiv_10hz[13]  ; clk_divider:clk_div_1khz|clkdiv_10hz[20]  ; clk          ; clk         ; 0.000        ; 0.425      ; 1.387      ;
; 0.805 ; clk_divider:clk_div_1khz|clkdiv_40hz[12]  ; clk_divider:clk_div_1khz|clkdiv_40hz[18]  ; clk          ; clk         ; 0.000        ; 0.425      ; 1.387      ;
; 0.807 ; clk_divider:clk_div_1khz|clkdiv_40hz[12]  ; clk_divider:clk_div_1khz|clkdiv_40hz[19]  ; clk          ; clk         ; 0.000        ; 0.425      ; 1.389      ;
; 0.816 ; clk_divider:clk_div_1khz|clkdiv_10hz[15]  ; clk_divider:clk_div_1khz|clkdiv_10hz[21]  ; clk          ; clk         ; 0.000        ; 0.425      ; 1.398      ;
; 0.821 ; clk_divider:clk_div_1khz|clkdiv_40hz[18]  ; clk_divider:clk_div_1khz|clkdiv_40hz[19]  ; clk          ; clk         ; 0.000        ; 0.076      ; 1.054      ;
; 0.821 ; clk_divider:clk_div_1khz|clkdiv_10hz[12]  ; clk_divider:clk_div_1khz|clkdiv_10hz[20]  ; clk          ; clk         ; 0.000        ; 0.425      ; 1.403      ;
; 0.831 ; clk_divider:clk_div_1khz|clkdiv_10hz[19]  ; clk_divider:clk_div_1khz|clkdiv_10hz[20]  ; clk          ; clk         ; 0.000        ; 0.076      ; 1.064      ;
; 0.831 ; clk_divider:clk_div_1khz|clkdiv_40hz[11]  ; clk_divider:clk_div_1khz|clkdiv_40hz[18]  ; clk          ; clk         ; 0.000        ; 0.425      ; 1.413      ;
; 0.832 ; clk_divider:clk_div_1khz|clkdiv_40hz[14]  ; clk_divider:clk_div_1khz|clkdiv_40hz[15]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.050      ;
; 0.833 ; clk_divider:clk_div_1khz|clkdiv_50hz[12]  ; clk_divider:clk_div_1khz|clkdiv_50hz[13]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.051      ;
; 0.833 ; clk_divider:clk_div_1khz|clkdiv_40hz[11]  ; clk_divider:clk_div_1khz|clkdiv_40hz[19]  ; clk          ; clk         ; 0.000        ; 0.425      ; 1.415      ;
; 0.835 ; clk_divider:clk_div_1khz|clkdiv_40hz[12]  ; clk_divider:clk_div_1khz|clkdiv_40hz[13]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.053      ;
; 0.835 ; clk_divider:clk_div_1khz|clkdiv_50hz[14]  ; clk_divider:clk_div_1khz|clkdiv_50hz[15]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.053      ;
; 0.836 ; clk_divider:clk_div_1khz|clkdiv_40hz[17]  ; clk_divider:clk_div_1khz|clkdiv_40hz[18]  ; clk          ; clk         ; 0.000        ; 0.076      ; 1.069      ;
; 0.837 ; clk_divider:clk_div_1khz|clkdiv_50hz[6]   ; clk_divider:clk_div_1khz|clkdiv_50hz[6]   ; clk          ; clk         ; 0.000        ; 0.075      ; 1.069      ;
; 0.838 ; clk_divider:clk_div_1khz|clkdiv_40hz[17]  ; clk_divider:clk_div_1khz|clkdiv_40hz[19]  ; clk          ; clk         ; 0.000        ; 0.076      ; 1.071      ;
; 0.838 ; clk_divider:clk_div_1khz|clkdiv_40hz[16]  ; clk_divider:clk_div_1khz|clkdiv_40hz[16]  ; clk          ; clk         ; 0.000        ; 0.076      ; 1.071      ;
; 0.841 ; clk_divider:clk_div_1khz|clkdiv_10hz[11]  ; clk_divider:clk_div_1khz|clkdiv_10hz[11]  ; clk          ; clk         ; 0.000        ; 0.076      ; 1.074      ;
; 0.842 ; clk_divider:clk_div_1khz|clkdiv_40hz[10]  ; clk_divider:clk_div_1khz|clkdiv_40hz[11]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.062      ;
; 0.842 ; clk_divider:clk_div_1khz|clkdiv_40hz[17]  ; clk_divider:clk_div_1khz|clkdiv_40hz[17]  ; clk          ; clk         ; 0.000        ; 0.076      ; 1.075      ;
; 0.844 ; clk_divider:clk_div_1khz|clkdiv_50hz[10]  ; clk_divider:clk_div_1khz|clkdiv_50hz[11]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.062      ;
; 0.846 ; clk_divider:clk_div_1khz|clkdiv_10khz[4]  ; clk_divider:clk_div_1khz|clkdiv_10khz[5]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.064      ;
; 0.846 ; clk_divider:clk_div_1khz|clkdiv_10khz[14] ; clk_divider:clk_div_1khz|clkdiv_10khz[15] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.064      ;
; 0.846 ; clk_divider:clk_div_1khz|clkdiv_10hz[15]  ; clk_divider:clk_div_1khz|clkdiv_10hz[16]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.064      ;
; 0.846 ; clk_divider:clk_div_1khz|clkdiv_40hz[4]   ; clk_divider:clk_div_1khz|clkdiv_40hz[5]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.064      ;
; 0.846 ; clk_divider:clk_div_1khz|clkdiv_50hz[7]   ; clk_divider:clk_div_1khz|clkdiv_50hz[8]   ; clk          ; clk         ; 0.000        ; 0.061      ; 1.064      ;
; 0.847 ; clk_divider:clk_div_1khz|clkdiv_10khz[10] ; clk_divider:clk_div_1khz|clkdiv_10khz[11] ; clk          ; clk         ; 0.000        ; 0.061      ; 1.065      ;
; 0.847 ; clk_divider:clk_div_1khz|clkdiv_50hz[11]  ; clk_divider:clk_div_1khz|clkdiv_50hz[12]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.065      ;
; 0.847 ; clk_divider:clk_div_1khz|clkdiv_10hz[12]  ; clk_divider:clk_div_1khz|clkdiv_10hz[13]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.065      ;
; 0.847 ; clk_divider:clk_div_1khz|clkdiv_50hz[9]   ; clk_divider:clk_div_1khz|clkdiv_50hz[10]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.067      ;
; 0.847 ; clk_divider:clk_div_1khz|clkdiv_10hz[20]  ; clk_divider:clk_div_1khz|clkdiv_10hz[21]  ; clk          ; clk         ; 0.000        ; 0.076      ; 1.080      ;
; 0.848 ; clk_divider:clk_div_1khz|clkdiv_10hz[19]  ; clk_divider:clk_div_1khz|clkdiv_10hz[19]  ; clk          ; clk         ; 0.000        ; 0.076      ; 1.081      ;
; 0.848 ; clk_divider:clk_div_1khz|clkdiv_40hz[13]  ; clk_divider:clk_div_1khz|clkdiv_40hz[14]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.066      ;
; 0.848 ; clk_divider:clk_div_1khz|clkdiv_50hz[13]  ; clk_divider:clk_div_1khz|clkdiv_50hz[15]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.066      ;
; 0.849 ; clk_divider:clk_div_1khz|clkdiv_50hz[11]  ; clk_divider:clk_div_1khz|clkdiv_50hz[13]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.067      ;
; 0.849 ; clk_divider:clk_div_1khz|clkdiv_50hz[9]   ; clk_divider:clk_div_1khz|clkdiv_50hz[11]  ; clk          ; clk         ; 0.000        ; 0.063      ; 1.069      ;
; 0.850 ; clk_divider:clk_div_1khz|clkdiv_40hz[13]  ; clk_divider:clk_div_1khz|clkdiv_40hz[15]  ; clk          ; clk         ; 0.000        ; 0.061      ; 1.068      ;
; 0.851 ; clk_divider:clk_div_1khz|clkdiv_50hz[19]  ; clk_divider:clk_div_1khz|clkdiv_50hz[19]  ; clk          ; clk         ; 0.000        ; 0.075      ; 1.083      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'active_clk'                                                                       ;
+-------+---------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; state         ; seg_enable[0]    ; active_clk   ; active_clk  ; 0.000        ; 0.062      ; 0.610      ;
; 0.413 ; seg_enable[1] ; sev_seg2[4]~reg0 ; active_clk   ; active_clk  ; 0.000        ; 0.062      ; 0.632      ;
; 0.414 ; seg_enable[1] ; sev_seg2[6]~reg0 ; active_clk   ; active_clk  ; 0.000        ; 0.062      ; 0.633      ;
; 0.414 ; seg_enable[1] ; sev_seg2[5]~reg0 ; active_clk   ; active_clk  ; 0.000        ; 0.062      ; 0.633      ;
; 0.414 ; seg_enable[1] ; sev_seg2[2]~reg0 ; active_clk   ; active_clk  ; 0.000        ; 0.062      ; 0.633      ;
; 0.415 ; seg_enable[1] ; sev_seg2[3]~reg0 ; active_clk   ; active_clk  ; 0.000        ; 0.062      ; 0.634      ;
; 0.415 ; seg_enable[1] ; sev_seg2[0]~reg0 ; active_clk   ; active_clk  ; 0.000        ; 0.062      ; 0.634      ;
; 0.416 ; seg_enable[1] ; sev_seg2[1]~reg0 ; active_clk   ; active_clk  ; 0.000        ; 0.062      ; 0.635      ;
; 0.630 ; state         ; seg_enable[1]    ; active_clk   ; active_clk  ; 0.000        ; 0.062      ; 0.849      ;
; 0.690 ; state         ; state            ; active_clk   ; active_clk  ; 0.000        ; 0.062      ; 0.909      ;
; 0.754 ; seg_enable[0] ; sev_seg1[1]~reg0 ; active_clk   ; active_clk  ; 0.000        ; 0.062      ; 0.973      ;
; 0.757 ; seg_enable[0] ; sev_seg1[2]~reg0 ; active_clk   ; active_clk  ; 0.000        ; 0.062      ; 0.976      ;
; 0.758 ; seg_enable[0] ; sev_seg1[5]~reg0 ; active_clk   ; active_clk  ; 0.000        ; 0.062      ; 0.977      ;
; 0.760 ; seg_enable[0] ; sev_seg1[0]~reg0 ; active_clk   ; active_clk  ; 0.000        ; 0.062      ; 0.979      ;
; 0.761 ; seg_enable[0] ; sev_seg1[6]~reg0 ; active_clk   ; active_clk  ; 0.000        ; 0.062      ; 0.980      ;
; 0.761 ; seg_enable[0] ; sev_seg1[3]~reg0 ; active_clk   ; active_clk  ; 0.000        ; 0.062      ; 0.980      ;
; 0.762 ; seg_enable[0] ; sev_seg1[4]~reg0 ; active_clk   ; active_clk  ; 0.000        ; 0.062      ; 0.981      ;
+-------+---------------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                          ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; active_clk                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[16]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[17]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[18]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[19]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[20]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[21]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[22]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10khz[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10khz[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10khz[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10khz[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10khz[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10khz[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10khz[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10khz[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10khz[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10khz[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10khz[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10khz[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10khz[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[16]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[17]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[18]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[19]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[20]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_50hz[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_50hz[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_50hz[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_50hz[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_50hz[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_50hz[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_50hz[16]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_50hz[17]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_50hz[18]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_50hz[19]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_50hz[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_50hz[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_50hz[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_50hz[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|outclk_10hz      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|outclk_10khz     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|outclk_40hz      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|outclk_50hz      ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[14]  ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[18]  ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[8]   ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[9]   ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[16]  ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[17]  ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[18]  ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[19]  ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[20]  ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_50hz[16]  ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_50hz[17]  ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_50hz[18]  ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_50hz[19]  ;
; 0.166  ; 0.350        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|outclk_10hz      ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[11]  ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[19]  ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[20]  ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[21]  ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[22]  ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10khz[8]  ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10khz[9]  ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_50hz[6]   ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|outclk_10khz     ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|outclk_40hz      ;
; 0.167  ; 0.351        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|outclk_50hz      ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10khz[12] ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[11]  ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'active_clk'                                                           ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; active_clk ; Rise       ; seg_enable[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; active_clk ; Rise       ; seg_enable[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; active_clk ; Rise       ; sev_seg1[0]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; active_clk ; Rise       ; sev_seg1[1]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; active_clk ; Rise       ; sev_seg1[2]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; active_clk ; Rise       ; sev_seg1[3]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; active_clk ; Rise       ; sev_seg1[4]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; active_clk ; Rise       ; sev_seg1[5]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; active_clk ; Rise       ; sev_seg1[6]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; active_clk ; Rise       ; sev_seg2[0]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; active_clk ; Rise       ; sev_seg2[1]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; active_clk ; Rise       ; sev_seg2[2]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; active_clk ; Rise       ; sev_seg2[3]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; active_clk ; Rise       ; sev_seg2[4]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; active_clk ; Rise       ; sev_seg2[5]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; active_clk ; Rise       ; sev_seg2[6]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; active_clk ; Rise       ; state                       ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; active_clk ; Rise       ; seg_enable[1]               ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg2[0]~reg0            ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg2[1]~reg0            ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg2[2]~reg0            ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg2[3]~reg0            ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg2[4]~reg0            ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg2[5]~reg0            ;
; 0.291  ; 0.475        ; 0.184          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg2[6]~reg0            ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; active_clk ; Rise       ; seg_enable[0]               ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg1[0]~reg0            ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg1[1]~reg0            ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg1[2]~reg0            ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg1[3]~reg0            ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg1[4]~reg0            ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg1[5]~reg0            ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg1[6]~reg0            ;
; 0.292  ; 0.476        ; 0.184          ; Low Pulse Width  ; active_clk ; Rise       ; state                       ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; active_clk ; Rise       ; seg_enable[0]               ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; active_clk ; Rise       ; seg_enable[1]               ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; active_clk ; Rise       ; sev_seg1[0]~reg0            ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; active_clk ; Rise       ; sev_seg1[1]~reg0            ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; active_clk ; Rise       ; sev_seg1[2]~reg0            ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; active_clk ; Rise       ; sev_seg1[3]~reg0            ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; active_clk ; Rise       ; sev_seg1[4]~reg0            ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; active_clk ; Rise       ; sev_seg1[5]~reg0            ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; active_clk ; Rise       ; sev_seg1[6]~reg0            ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; active_clk ; Rise       ; sev_seg2[0]~reg0            ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; active_clk ; Rise       ; sev_seg2[1]~reg0            ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; active_clk ; Rise       ; sev_seg2[2]~reg0            ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; active_clk ; Rise       ; sev_seg2[3]~reg0            ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; active_clk ; Rise       ; sev_seg2[4]~reg0            ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; active_clk ; Rise       ; sev_seg2[5]~reg0            ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; active_clk ; Rise       ; sev_seg2[6]~reg0            ;
; 0.304  ; 0.520        ; 0.216          ; High Pulse Width ; active_clk ; Rise       ; state                       ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; active_clk ; Rise       ; seg_enable[1]|clk           ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg2[0]~reg0|clk        ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg2[1]~reg0|clk        ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg2[2]~reg0|clk        ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg2[3]~reg0|clk        ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg2[4]~reg0|clk        ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg2[5]~reg0|clk        ;
; 0.453  ; 0.453        ; 0.000          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg2[6]~reg0|clk        ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; active_clk ; Rise       ; seg_enable[0]|clk           ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg1[0]~reg0|clk        ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg1[1]~reg0|clk        ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg1[2]~reg0|clk        ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg1[3]~reg0|clk        ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg1[4]~reg0|clk        ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg1[5]~reg0|clk        ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg1[6]~reg0|clk        ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; active_clk ; Rise       ; state|clk                   ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; active_clk ; Rise       ; active_clk~clkctrl|inclk[0] ;
; 0.461  ; 0.461        ; 0.000          ; Low Pulse Width  ; active_clk ; Rise       ; active_clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; active_clk ; Rise       ; active_clk|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; active_clk ; Rise       ; active_clk|q                ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; active_clk ; Rise       ; active_clk~clkctrl|inclk[0] ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; active_clk ; Rise       ; active_clk~clkctrl|outclk   ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; active_clk ; Rise       ; seg_enable[0]|clk           ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; active_clk ; Rise       ; seg_enable[1]|clk           ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; active_clk ; Rise       ; sev_seg1[0]~reg0|clk        ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; active_clk ; Rise       ; sev_seg1[1]~reg0|clk        ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; active_clk ; Rise       ; sev_seg1[2]~reg0|clk        ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; active_clk ; Rise       ; sev_seg1[3]~reg0|clk        ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; active_clk ; Rise       ; sev_seg1[4]~reg0|clk        ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; active_clk ; Rise       ; sev_seg1[5]~reg0|clk        ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; active_clk ; Rise       ; sev_seg1[6]~reg0|clk        ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; active_clk ; Rise       ; sev_seg2[0]~reg0|clk        ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; active_clk ; Rise       ; sev_seg2[1]~reg0|clk        ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; active_clk ; Rise       ; sev_seg2[2]~reg0|clk        ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; active_clk ; Rise       ; sev_seg2[3]~reg0|clk        ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; active_clk ; Rise       ; sev_seg2[4]~reg0|clk        ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; active_clk ; Rise       ; sev_seg2[5]~reg0|clk        ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; active_clk ; Rise       ; sev_seg2[6]~reg0|clk        ;
; 0.544  ; 0.544        ; 0.000          ; High Pulse Width ; active_clk ; Rise       ; state|clk                   ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; reset         ; active_clk ; 2.658 ; 3.090 ; Rise       ; active_clk      ;
; sw[*]         ; active_clk ; 3.464 ; 3.909 ; Rise       ; active_clk      ;
;  sw[0]        ; active_clk ; 2.686 ; 3.152 ; Rise       ; active_clk      ;
;  sw[1]        ; active_clk ; 2.932 ; 3.375 ; Rise       ; active_clk      ;
;  sw[2]        ; active_clk ; 2.822 ; 3.286 ; Rise       ; active_clk      ;
;  sw[3]        ; active_clk ; 3.216 ; 3.704 ; Rise       ; active_clk      ;
;  sw[4]        ; active_clk ; 2.640 ; 3.066 ; Rise       ; active_clk      ;
;  sw[5]        ; active_clk ; 3.464 ; 3.909 ; Rise       ; active_clk      ;
;  sw[6]        ; active_clk ; 3.299 ; 3.745 ; Rise       ; active_clk      ;
;  sw[7]        ; active_clk ; 2.825 ; 3.291 ; Rise       ; active_clk      ;
; clkswitch[*]  ; clk        ; 2.999 ; 3.552 ; Rise       ; clk             ;
;  clkswitch[0] ; clk        ; 2.955 ; 3.526 ; Rise       ; clk             ;
;  clkswitch[1] ; clk        ; 2.999 ; 3.552 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; reset         ; active_clk ; -1.920 ; -2.353 ; Rise       ; active_clk      ;
; sw[*]         ; active_clk ; -2.132 ; -2.555 ; Rise       ; active_clk      ;
;  sw[0]        ; active_clk ; -2.191 ; -2.650 ; Rise       ; active_clk      ;
;  sw[1]        ; active_clk ; -2.348 ; -2.791 ; Rise       ; active_clk      ;
;  sw[2]        ; active_clk ; -2.328 ; -2.744 ; Rise       ; active_clk      ;
;  sw[3]        ; active_clk ; -2.613 ; -3.108 ; Rise       ; active_clk      ;
;  sw[4]        ; active_clk ; -2.132 ; -2.555 ; Rise       ; active_clk      ;
;  sw[5]        ; active_clk ; -2.832 ; -3.286 ; Rise       ; active_clk      ;
;  sw[6]        ; active_clk ; -2.676 ; -3.131 ; Rise       ; active_clk      ;
;  sw[7]        ; active_clk ; -2.310 ; -2.732 ; Rise       ; active_clk      ;
; clkswitch[*]  ; clk        ; -2.127 ; -2.612 ; Rise       ; clk             ;
;  clkswitch[0] ; clk        ; -2.449 ; -2.991 ; Rise       ; clk             ;
;  clkswitch[1] ; clk        ; -2.127 ; -2.612 ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; sev_seg1[*]  ; active_clk ; 5.391 ; 5.365 ; Rise       ; active_clk      ;
;  sev_seg1[0] ; active_clk ; 5.106 ; 5.082 ; Rise       ; active_clk      ;
;  sev_seg1[1] ; active_clk ; 5.110 ; 5.090 ; Rise       ; active_clk      ;
;  sev_seg1[2] ; active_clk ; 5.174 ; 5.162 ; Rise       ; active_clk      ;
;  sev_seg1[3] ; active_clk ; 5.391 ; 5.365 ; Rise       ; active_clk      ;
;  sev_seg1[4] ; active_clk ; 5.177 ; 5.160 ; Rise       ; active_clk      ;
;  sev_seg1[5] ; active_clk ; 5.171 ; 5.160 ; Rise       ; active_clk      ;
;  sev_seg1[6] ; active_clk ; 5.136 ; 5.122 ; Rise       ; active_clk      ;
; sev_seg2[*]  ; active_clk ; 5.338 ; 5.312 ; Rise       ; active_clk      ;
;  sev_seg2[0] ; active_clk ; 4.890 ; 4.873 ; Rise       ; active_clk      ;
;  sev_seg2[1] ; active_clk ; 4.893 ; 4.874 ; Rise       ; active_clk      ;
;  sev_seg2[2] ; active_clk ; 5.142 ; 5.114 ; Rise       ; active_clk      ;
;  sev_seg2[3] ; active_clk ; 4.911 ; 4.891 ; Rise       ; active_clk      ;
;  sev_seg2[4] ; active_clk ; 4.923 ; 4.906 ; Rise       ; active_clk      ;
;  sev_seg2[5] ; active_clk ; 5.338 ; 5.312 ; Rise       ; active_clk      ;
;  sev_seg2[6] ; active_clk ; 5.163 ; 5.147 ; Rise       ; active_clk      ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; sev_seg1[*]  ; active_clk ; 4.975 ; 4.950 ; Rise       ; active_clk      ;
;  sev_seg1[0] ; active_clk ; 4.975 ; 4.950 ; Rise       ; active_clk      ;
;  sev_seg1[1] ; active_clk ; 4.979 ; 4.958 ; Rise       ; active_clk      ;
;  sev_seg1[2] ; active_clk ; 5.042 ; 5.027 ; Rise       ; active_clk      ;
;  sev_seg1[3] ; active_clk ; 5.249 ; 5.222 ; Rise       ; active_clk      ;
;  sev_seg1[4] ; active_clk ; 5.044 ; 5.026 ; Rise       ; active_clk      ;
;  sev_seg1[5] ; active_clk ; 5.038 ; 5.026 ; Rise       ; active_clk      ;
;  sev_seg1[6] ; active_clk ; 5.004 ; 4.989 ; Rise       ; active_clk      ;
; sev_seg2[*]  ; active_clk ; 4.769 ; 4.751 ; Rise       ; active_clk      ;
;  sev_seg2[0] ; active_clk ; 4.769 ; 4.751 ; Rise       ; active_clk      ;
;  sev_seg2[1] ; active_clk ; 4.772 ; 4.752 ; Rise       ; active_clk      ;
;  sev_seg2[2] ; active_clk ; 5.010 ; 4.981 ; Rise       ; active_clk      ;
;  sev_seg2[3] ; active_clk ; 4.789 ; 4.767 ; Rise       ; active_clk      ;
;  sev_seg2[4] ; active_clk ; 4.801 ; 4.782 ; Rise       ; active_clk      ;
;  sev_seg2[5] ; active_clk ; 5.198 ; 5.171 ; Rise       ; active_clk      ;
;  sev_seg2[6] ; active_clk ; 5.031 ; 5.013 ; Rise       ; active_clk      ;
+--------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 361.53 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
; 973.71 MHz ; 500.0 MHz       ; active_clk ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 0C Model Setup Summary  ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; clk        ; -1.766 ; -81.127       ;
; active_clk ; -0.027 ; -0.171        ;
+------------+--------+---------------+


+------------------------------------+
; Slow 1200mV 0C Model Hold Summary  ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; clk        ; 0.299 ; 0.000         ;
; active_clk ; 0.347 ; 0.000         ;
+------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+------------+--------+----------------------------+
; Clock      ; Slack  ; End Point TNS              ;
+------------+--------+----------------------------+
; clk        ; -3.000 ; -75.000                    ;
; active_clk ; -1.000 ; -17.000                    ;
+------------+--------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                    ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.766 ; clk_divider:clk_div_1khz|clkdiv_10hz[0]   ; clk_divider:clk_div_1khz|clkdiv_50hz[14]  ; clk          ; clk         ; 1.000        ; -0.052     ; 2.709      ;
; -1.736 ; clk_divider:clk_div_1khz|clkdiv_10hz[1]   ; clk_divider:clk_div_1khz|clkdiv_50hz[14]  ; clk          ; clk         ; 1.000        ; -0.052     ; 2.679      ;
; -1.727 ; clk_divider:clk_div_1khz|clkdiv_10hz[2]   ; clk_divider:clk_div_1khz|clkdiv_50hz[14]  ; clk          ; clk         ; 1.000        ; -0.052     ; 2.670      ;
; -1.719 ; clk_divider:clk_div_1khz|clkdiv_10khz[5]  ; clk_divider:clk_div_1khz|clkdiv_10khz[12] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.659      ;
; -1.670 ; clk_divider:clk_div_1khz|clkdiv_50hz[18]  ; clk_divider:clk_div_1khz|clkdiv_50hz[14]  ; clk          ; clk         ; 1.000        ; -0.385     ; 2.280      ;
; -1.647 ; clk_divider:clk_div_1khz|clkdiv_10khz[4]  ; clk_divider:clk_div_1khz|clkdiv_10khz[12] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.587      ;
; -1.645 ; clk_divider:clk_div_1khz|clkdiv_10khz[13] ; clk_divider:clk_div_1khz|clkdiv_10khz[12] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.585      ;
; -1.638 ; clk_divider:clk_div_1khz|clkdiv_10khz[6]  ; clk_divider:clk_div_1khz|clkdiv_10khz[12] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.578      ;
; -1.621 ; clk_divider:clk_div_1khz|clkdiv_10hz[0]   ; clk_divider:clk_div_1khz|clkdiv_10khz[12] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.561      ;
; -1.615 ; clk_divider:clk_div_1khz|clkdiv_50hz[10]  ; clk_divider:clk_div_1khz|clkdiv_50hz[14]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.556      ;
; -1.602 ; clk_divider:clk_div_1khz|clkdiv_10khz[10] ; clk_divider:clk_div_1khz|clkdiv_10khz[12] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.542      ;
; -1.586 ; clk_divider:clk_div_1khz|clkdiv_50hz[17]  ; clk_divider:clk_div_1khz|clkdiv_50hz[14]  ; clk          ; clk         ; 1.000        ; -0.385     ; 2.196      ;
; -1.577 ; clk_divider:clk_div_1khz|clkdiv_10hz[0]   ; clk_divider:clk_div_1khz|clkdiv_10hz[6]   ; clk          ; clk         ; 1.000        ; -0.052     ; 2.520      ;
; -1.572 ; clk_divider:clk_div_1khz|clkdiv_50hz[19]  ; clk_divider:clk_div_1khz|clkdiv_50hz[14]  ; clk          ; clk         ; 1.000        ; -0.385     ; 2.182      ;
; -1.555 ; clk_divider:clk_div_1khz|clkdiv_10hz[2]   ; clk_divider:clk_div_1khz|clkdiv_10khz[12] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.495      ;
; -1.552 ; clk_divider:clk_div_1khz|clkdiv_10khz[3]  ; clk_divider:clk_div_1khz|clkdiv_10khz[12] ; clk          ; clk         ; 1.000        ; -0.053     ; 2.494      ;
; -1.547 ; clk_divider:clk_div_1khz|clkdiv_10hz[0]   ; clk_divider:clk_div_1khz|clkdiv_50hz[18]  ; clk          ; clk         ; 1.000        ; 0.265      ; 2.807      ;
; -1.547 ; clk_divider:clk_div_1khz|clkdiv_10hz[1]   ; clk_divider:clk_div_1khz|clkdiv_10hz[6]   ; clk          ; clk         ; 1.000        ; -0.052     ; 2.490      ;
; -1.544 ; clk_divider:clk_div_1khz|clkdiv_10hz[0]   ; clk_divider:clk_div_1khz|clkdiv_50hz[19]  ; clk          ; clk         ; 1.000        ; 0.265      ; 2.804      ;
; -1.543 ; clk_divider:clk_div_1khz|clkdiv_10hz[0]   ; clk_divider:clk_div_1khz|clkdiv_50hz[16]  ; clk          ; clk         ; 1.000        ; 0.265      ; 2.803      ;
; -1.538 ; clk_divider:clk_div_1khz|clkdiv_10khz[12] ; clk_divider:clk_div_1khz|clkdiv_10khz[12] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.478      ;
; -1.538 ; clk_divider:clk_div_1khz|clkdiv_10hz[2]   ; clk_divider:clk_div_1khz|clkdiv_10hz[6]   ; clk          ; clk         ; 1.000        ; -0.052     ; 2.481      ;
; -1.535 ; clk_divider:clk_div_1khz|clkdiv_10hz[0]   ; clk_divider:clk_div_1khz|clkdiv_10khz[7]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.474      ;
; -1.528 ; clk_divider:clk_div_1khz|clkdiv_10hz[3]   ; clk_divider:clk_div_1khz|clkdiv_50hz[14]  ; clk          ; clk         ; 1.000        ; -0.052     ; 2.471      ;
; -1.517 ; clk_divider:clk_div_1khz|clkdiv_10hz[1]   ; clk_divider:clk_div_1khz|clkdiv_50hz[18]  ; clk          ; clk         ; 1.000        ; 0.265      ; 2.777      ;
; -1.514 ; clk_divider:clk_div_1khz|clkdiv_50hz[9]   ; clk_divider:clk_div_1khz|clkdiv_50hz[14]  ; clk          ; clk         ; 1.000        ; -0.052     ; 2.457      ;
; -1.514 ; clk_divider:clk_div_1khz|clkdiv_10hz[1]   ; clk_divider:clk_div_1khz|clkdiv_50hz[19]  ; clk          ; clk         ; 1.000        ; 0.265      ; 2.774      ;
; -1.513 ; clk_divider:clk_div_1khz|clkdiv_10hz[1]   ; clk_divider:clk_div_1khz|clkdiv_50hz[16]  ; clk          ; clk         ; 1.000        ; 0.265      ; 2.773      ;
; -1.508 ; clk_divider:clk_div_1khz|clkdiv_10hz[2]   ; clk_divider:clk_div_1khz|clkdiv_50hz[18]  ; clk          ; clk         ; 1.000        ; 0.265      ; 2.768      ;
; -1.507 ; clk_divider:clk_div_1khz|clkdiv_10hz[1]   ; clk_divider:clk_div_1khz|clkdiv_10hz[22]  ; clk          ; clk         ; 1.000        ; 0.266      ; 2.768      ;
; -1.505 ; clk_divider:clk_div_1khz|clkdiv_10hz[2]   ; clk_divider:clk_div_1khz|clkdiv_50hz[19]  ; clk          ; clk         ; 1.000        ; 0.265      ; 2.765      ;
; -1.504 ; clk_divider:clk_div_1khz|clkdiv_10hz[2]   ; clk_divider:clk_div_1khz|clkdiv_50hz[16]  ; clk          ; clk         ; 1.000        ; 0.265      ; 2.764      ;
; -1.499 ; clk_divider:clk_div_1khz|clkdiv_40hz[4]   ; clk_divider:clk_div_1khz|clkdiv_40hz[12]  ; clk          ; clk         ; 1.000        ; -0.052     ; 2.442      ;
; -1.498 ; clk_divider:clk_div_1khz|clkdiv_10hz[2]   ; clk_divider:clk_div_1khz|clkdiv_50hz[17]  ; clk          ; clk         ; 1.000        ; 0.265      ; 2.758      ;
; -1.498 ; clk_divider:clk_div_1khz|clkdiv_10khz[9]  ; clk_divider:clk_div_1khz|clkdiv_10khz[12] ; clk          ; clk         ; 1.000        ; -0.385     ; 2.108      ;
; -1.497 ; clk_divider:clk_div_1khz|clkdiv_50hz[13]  ; clk_divider:clk_div_1khz|clkdiv_50hz[14]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.438      ;
; -1.492 ; clk_divider:clk_div_1khz|clkdiv_50hz[12]  ; clk_divider:clk_div_1khz|clkdiv_50hz[14]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.433      ;
; -1.490 ; clk_divider:clk_div_1khz|clkdiv_10hz[0]   ; clk_divider:clk_div_1khz|clkdiv_40hz[20]  ; clk          ; clk         ; 1.000        ; 0.266      ; 2.751      ;
; -1.476 ; clk_divider:clk_div_1khz|clkdiv_50hz[16]  ; clk_divider:clk_div_1khz|clkdiv_50hz[14]  ; clk          ; clk         ; 1.000        ; -0.385     ; 2.086      ;
; -1.465 ; clk_divider:clk_div_1khz|clkdiv_50hz[18]  ; clk_divider:clk_div_1khz|clkdiv_50hz[18]  ; clk          ; clk         ; 1.000        ; -0.068     ; 2.392      ;
; -1.465 ; clk_divider:clk_div_1khz|clkdiv_40hz[11]  ; clk_divider:clk_div_1khz|clkdiv_40hz[12]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.405      ;
; -1.463 ; clk_divider:clk_div_1khz|clkdiv_10khz[14] ; clk_divider:clk_div_1khz|clkdiv_10khz[12] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.403      ;
; -1.463 ; clk_divider:clk_div_1khz|clkdiv_10hz[4]   ; clk_divider:clk_div_1khz|clkdiv_50hz[14]  ; clk          ; clk         ; 1.000        ; -0.052     ; 2.406      ;
; -1.463 ; clk_divider:clk_div_1khz|clkdiv_50hz[18]  ; clk_divider:clk_div_1khz|clkdiv_50hz[16]  ; clk          ; clk         ; 1.000        ; -0.068     ; 2.390      ;
; -1.463 ; clk_divider:clk_div_1khz|clkdiv_10hz[6]   ; clk_divider:clk_div_1khz|clkdiv_10hz[6]   ; clk          ; clk         ; 1.000        ; -0.054     ; 2.404      ;
; -1.462 ; clk_divider:clk_div_1khz|clkdiv_50hz[18]  ; clk_divider:clk_div_1khz|clkdiv_50hz[19]  ; clk          ; clk         ; 1.000        ; -0.068     ; 2.389      ;
; -1.459 ; clk_divider:clk_div_1khz|clkdiv_10hz[1]   ; clk_divider:clk_div_1khz|clkdiv_10hz[18]  ; clk          ; clk         ; 1.000        ; 0.266      ; 2.720      ;
; -1.459 ; clk_divider:clk_div_1khz|clkdiv_10khz[3]  ; clk_divider:clk_div_1khz|clkdiv_10khz[7]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.400      ;
; -1.453 ; clk_divider:clk_div_1khz|clkdiv_10hz[8]   ; clk_divider:clk_div_1khz|clkdiv_10hz[6]   ; clk          ; clk         ; 1.000        ; -0.382     ; 2.066      ;
; -1.450 ; clk_divider:clk_div_1khz|clkdiv_10hz[1]   ; clk_divider:clk_div_1khz|clkdiv_50hz[17]  ; clk          ; clk         ; 1.000        ; 0.265      ; 2.710      ;
; -1.449 ; clk_divider:clk_div_1khz|clkdiv_10hz[0]   ; clk_divider:clk_div_1khz|clkdiv_50hz[17]  ; clk          ; clk         ; 1.000        ; 0.265      ; 2.709      ;
; -1.445 ; clk_divider:clk_div_1khz|clkdiv_40hz[14]  ; clk_divider:clk_div_1khz|clkdiv_40hz[12]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.385      ;
; -1.442 ; clk_divider:clk_div_1khz|clkdiv_10hz[1]   ; clk_divider:clk_div_1khz|clkdiv_10khz[12] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.382      ;
; -1.440 ; clk_divider:clk_div_1khz|clkdiv_10hz[5]   ; clk_divider:clk_div_1khz|clkdiv_50hz[14]  ; clk          ; clk         ; 1.000        ; -0.052     ; 2.383      ;
; -1.438 ; clk_divider:clk_div_1khz|clkdiv_40hz[15]  ; clk_divider:clk_div_1khz|clkdiv_40hz[12]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.378      ;
; -1.432 ; clk_divider:clk_div_1khz|clkdiv_10hz[0]   ; clk_divider:clk_div_1khz|clkdiv_10hz[22]  ; clk          ; clk         ; 1.000        ; 0.266      ; 2.693      ;
; -1.424 ; clk_divider:clk_div_1khz|clkdiv_40hz[7]   ; clk_divider:clk_div_1khz|clkdiv_40hz[12]  ; clk          ; clk         ; 1.000        ; -0.052     ; 2.367      ;
; -1.421 ; clk_divider:clk_div_1khz|clkdiv_10hz[0]   ; clk_divider:clk_div_1khz|clkdiv_50hz[9]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.361      ;
; -1.420 ; clk_divider:clk_div_1khz|clkdiv_10hz[2]   ; clk_divider:clk_div_1khz|clkdiv_50hz[9]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.360      ;
; -1.417 ; clk_divider:clk_div_1khz|clkdiv_10hz[2]   ; clk_divider:clk_div_1khz|clkdiv_10khz[7]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.356      ;
; -1.413 ; clk_divider:clk_div_1khz|clkdiv_10khz[15] ; clk_divider:clk_div_1khz|clkdiv_10khz[12] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.353      ;
; -1.411 ; clk_divider:clk_div_1khz|clkdiv_50hz[6]   ; clk_divider:clk_div_1khz|clkdiv_50hz[14]  ; clk          ; clk         ; 1.000        ; -0.382     ; 2.024      ;
; -1.411 ; clk_divider:clk_div_1khz|clkdiv_10khz[5]  ; clk_divider:clk_div_1khz|clkdiv_10khz[7]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.350      ;
; -1.410 ; clk_divider:clk_div_1khz|clkdiv_10hz[0]   ; clk_divider:clk_div_1khz|clkdiv_40hz[12]  ; clk          ; clk         ; 1.000        ; -0.052     ; 2.353      ;
; -1.409 ; clk_divider:clk_div_1khz|clkdiv_10khz[5]  ; clk_divider:clk_div_1khz|clkdiv_10khz[3]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.348      ;
; -1.406 ; clk_divider:clk_div_1khz|clkdiv_10khz[11] ; clk_divider:clk_div_1khz|clkdiv_10khz[12] ; clk          ; clk         ; 1.000        ; -0.055     ; 2.346      ;
; -1.402 ; clk_divider:clk_div_1khz|clkdiv_10hz[9]   ; clk_divider:clk_div_1khz|clkdiv_10hz[22]  ; clk          ; clk         ; 1.000        ; -0.064     ; 2.333      ;
; -1.397 ; clk_divider:clk_div_1khz|clkdiv_10hz[0]   ; clk_divider:clk_div_1khz|clkdiv_10hz[19]  ; clk          ; clk         ; 1.000        ; 0.266      ; 2.658      ;
; -1.396 ; clk_divider:clk_div_1khz|clkdiv_10hz[0]   ; clk_divider:clk_div_1khz|clkdiv_10hz[11]  ; clk          ; clk         ; 1.000        ; 0.266      ; 2.657      ;
; -1.396 ; clk_divider:clk_div_1khz|clkdiv_10khz[8]  ; clk_divider:clk_div_1khz|clkdiv_10khz[12] ; clk          ; clk         ; 1.000        ; -0.385     ; 2.006      ;
; -1.396 ; clk_divider:clk_div_1khz|clkdiv_50hz[10]  ; clk_divider:clk_div_1khz|clkdiv_50hz[18]  ; clk          ; clk         ; 1.000        ; 0.263      ; 2.654      ;
; -1.394 ; clk_divider:clk_div_1khz|clkdiv_50hz[15]  ; clk_divider:clk_div_1khz|clkdiv_50hz[14]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.335      ;
; -1.393 ; clk_divider:clk_div_1khz|clkdiv_50hz[10]  ; clk_divider:clk_div_1khz|clkdiv_50hz[19]  ; clk          ; clk         ; 1.000        ; 0.263      ; 2.651      ;
; -1.392 ; clk_divider:clk_div_1khz|clkdiv_50hz[10]  ; clk_divider:clk_div_1khz|clkdiv_50hz[16]  ; clk          ; clk         ; 1.000        ; 0.263      ; 2.650      ;
; -1.391 ; clk_divider:clk_div_1khz|clkdiv_10hz[1]   ; clk_divider:clk_div_1khz|clkdiv_50hz[9]   ; clk          ; clk         ; 1.000        ; -0.055     ; 2.331      ;
; -1.389 ; clk_divider:clk_div_1khz|clkdiv_10hz[3]   ; clk_divider:clk_div_1khz|clkdiv_10hz[22]  ; clk          ; clk         ; 1.000        ; 0.266      ; 2.650      ;
; -1.384 ; clk_divider:clk_div_1khz|clkdiv_10hz[0]   ; clk_divider:clk_div_1khz|clkdiv_10hz[18]  ; clk          ; clk         ; 1.000        ; 0.266      ; 2.645      ;
; -1.381 ; clk_divider:clk_div_1khz|clkdiv_50hz[17]  ; clk_divider:clk_div_1khz|clkdiv_50hz[18]  ; clk          ; clk         ; 1.000        ; -0.068     ; 2.308      ;
; -1.379 ; clk_divider:clk_div_1khz|clkdiv_50hz[17]  ; clk_divider:clk_div_1khz|clkdiv_50hz[16]  ; clk          ; clk         ; 1.000        ; -0.068     ; 2.306      ;
; -1.378 ; clk_divider:clk_div_1khz|clkdiv_50hz[17]  ; clk_divider:clk_div_1khz|clkdiv_50hz[19]  ; clk          ; clk         ; 1.000        ; -0.068     ; 2.305      ;
; -1.376 ; clk_divider:clk_div_1khz|clkdiv_10hz[6]   ; clk_divider:clk_div_1khz|clkdiv_10hz[22]  ; clk          ; clk         ; 1.000        ; 0.264      ; 2.635      ;
; -1.370 ; clk_divider:clk_div_1khz|clkdiv_50hz[14]  ; clk_divider:clk_div_1khz|clkdiv_50hz[14]  ; clk          ; clk         ; 1.000        ; -0.054     ; 2.311      ;
; -1.367 ; clk_divider:clk_div_1khz|clkdiv_10hz[1]   ; clk_divider:clk_div_1khz|clkdiv_10hz[19]  ; clk          ; clk         ; 1.000        ; 0.266      ; 2.628      ;
; -1.366 ; clk_divider:clk_div_1khz|clkdiv_10hz[0]   ; clk_divider:clk_div_1khz|clkdiv_10hz[9]   ; clk          ; clk         ; 1.000        ; 0.263      ; 2.624      ;
; -1.366 ; clk_divider:clk_div_1khz|clkdiv_10hz[1]   ; clk_divider:clk_div_1khz|clkdiv_10hz[11]  ; clk          ; clk         ; 1.000        ; 0.266      ; 2.627      ;
; -1.365 ; clk_divider:clk_div_1khz|clkdiv_10khz[7]  ; clk_divider:clk_div_1khz|clkdiv_10khz[12] ; clk          ; clk         ; 1.000        ; -0.053     ; 2.307      ;
; -1.364 ; clk_divider:clk_div_1khz|clkdiv_10hz[0]   ; clk_divider:clk_div_1khz|clkdiv_10hz[8]   ; clk          ; clk         ; 1.000        ; 0.263      ; 2.622      ;
; -1.359 ; clk_divider:clk_div_1khz|clkdiv_10hz[0]   ; clk_divider:clk_div_1khz|clkdiv_10khz[3]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.298      ;
; -1.358 ; clk_divider:clk_div_1khz|clkdiv_10hz[1]   ; clk_divider:clk_div_1khz|clkdiv_10khz[7]  ; clk          ; clk         ; 1.000        ; -0.056     ; 2.297      ;
; -1.358 ; clk_divider:clk_div_1khz|clkdiv_10hz[2]   ; clk_divider:clk_div_1khz|clkdiv_10hz[19]  ; clk          ; clk         ; 1.000        ; 0.266      ; 2.619      ;
; -1.357 ; clk_divider:clk_div_1khz|clkdiv_10hz[2]   ; clk_divider:clk_div_1khz|clkdiv_10hz[11]  ; clk          ; clk         ; 1.000        ; 0.266      ; 2.618      ;
; -1.354 ; clk_divider:clk_div_1khz|clkdiv_10hz[1]   ; clk_divider:clk_div_1khz|clkdiv_40hz[20]  ; clk          ; clk         ; 1.000        ; 0.266      ; 2.615      ;
; -1.354 ; clk_divider:clk_div_1khz|clkdiv_10hz[9]   ; clk_divider:clk_div_1khz|clkdiv_10hz[18]  ; clk          ; clk         ; 1.000        ; -0.064     ; 2.285      ;
; -1.353 ; clk_divider:clk_div_1khz|clkdiv_10hz[4]   ; clk_divider:clk_div_1khz|clkdiv_50hz[17]  ; clk          ; clk         ; 1.000        ; 0.265      ; 2.613      ;
; -1.353 ; clk_divider:clk_div_1khz|clkdiv_50hz[19]  ; clk_divider:clk_div_1khz|clkdiv_50hz[18]  ; clk          ; clk         ; 1.000        ; -0.068     ; 2.280      ;
; -1.353 ; clk_divider:clk_div_1khz|clkdiv_50hz[18]  ; clk_divider:clk_div_1khz|clkdiv_50hz[17]  ; clk          ; clk         ; 1.000        ; -0.068     ; 2.280      ;
; -1.350 ; clk_divider:clk_div_1khz|clkdiv_50hz[19]  ; clk_divider:clk_div_1khz|clkdiv_50hz[19]  ; clk          ; clk         ; 1.000        ; -0.068     ; 2.277      ;
; -1.349 ; clk_divider:clk_div_1khz|clkdiv_50hz[19]  ; clk_divider:clk_div_1khz|clkdiv_50hz[16]  ; clk          ; clk         ; 1.000        ; -0.068     ; 2.276      ;
; -1.345 ; clk_divider:clk_div_1khz|clkdiv_40hz[13]  ; clk_divider:clk_div_1khz|clkdiv_40hz[12]  ; clk          ; clk         ; 1.000        ; -0.055     ; 2.285      ;
; -1.341 ; clk_divider:clk_div_1khz|clkdiv_10hz[3]   ; clk_divider:clk_div_1khz|clkdiv_10hz[18]  ; clk          ; clk         ; 1.000        ; 0.266      ; 2.602      ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'active_clk'                                                                        ;
+--------+---------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+------------------+--------------+-------------+--------------+------------+------------+
; -0.027 ; seg_enable[0] ; sev_seg1[4]~reg0 ; active_clk   ; active_clk  ; 1.000        ; -0.056     ; 0.966      ;
; -0.027 ; seg_enable[0] ; sev_seg1[3]~reg0 ; active_clk   ; active_clk  ; 1.000        ; -0.056     ; 0.966      ;
; -0.025 ; seg_enable[0] ; sev_seg1[6]~reg0 ; active_clk   ; active_clk  ; 1.000        ; -0.056     ; 0.964      ;
; -0.025 ; seg_enable[0] ; sev_seg1[2]~reg0 ; active_clk   ; active_clk  ; 1.000        ; -0.056     ; 0.964      ;
; -0.024 ; seg_enable[0] ; sev_seg1[0]~reg0 ; active_clk   ; active_clk  ; 1.000        ; -0.056     ; 0.963      ;
; -0.022 ; seg_enable[0] ; sev_seg1[5]~reg0 ; active_clk   ; active_clk  ; 1.000        ; -0.056     ; 0.961      ;
; -0.021 ; seg_enable[0] ; sev_seg1[1]~reg0 ; active_clk   ; active_clk  ; 1.000        ; -0.056     ; 0.960      ;
; 0.020  ; state         ; state            ; active_clk   ; active_clk  ; 1.000        ; -0.056     ; 0.919      ;
; 0.093  ; state         ; seg_enable[1]    ; active_clk   ; active_clk  ; 1.000        ; -0.056     ; 0.846      ;
; 0.274  ; seg_enable[1] ; sev_seg2[1]~reg0 ; active_clk   ; active_clk  ; 1.000        ; -0.056     ; 0.665      ;
; 0.277  ; seg_enable[1] ; sev_seg2[2]~reg0 ; active_clk   ; active_clk  ; 1.000        ; -0.056     ; 0.662      ;
; 0.278  ; seg_enable[1] ; sev_seg2[3]~reg0 ; active_clk   ; active_clk  ; 1.000        ; -0.056     ; 0.661      ;
; 0.280  ; seg_enable[1] ; sev_seg2[6]~reg0 ; active_clk   ; active_clk  ; 1.000        ; -0.056     ; 0.659      ;
; 0.280  ; seg_enable[1] ; sev_seg2[5]~reg0 ; active_clk   ; active_clk  ; 1.000        ; -0.056     ; 0.659      ;
; 0.280  ; seg_enable[1] ; sev_seg2[0]~reg0 ; active_clk   ; active_clk  ; 1.000        ; -0.056     ; 0.659      ;
; 0.282  ; seg_enable[1] ; sev_seg2[4]~reg0 ; active_clk   ; active_clk  ; 1.000        ; -0.056     ; 0.657      ;
; 0.300  ; state         ; seg_enable[0]    ; active_clk   ; active_clk  ; 1.000        ; -0.056     ; 0.639      ;
+--------+---------------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                    ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.299 ; clk_divider:clk_div_1khz|outclk_50hz      ; clk_divider:clk_div_1khz|outclk_50hz      ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; clk_divider:clk_div_1khz|outclk_10khz     ; clk_divider:clk_div_1khz|outclk_10khz     ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.299 ; clk_divider:clk_div_1khz|outclk_40hz      ; clk_divider:clk_div_1khz|outclk_40hz      ; clk          ; clk         ; 0.000        ; 0.068      ; 0.511      ;
; 0.300 ; clk_divider:clk_div_1khz|outclk_10hz      ; clk_divider:clk_div_1khz|outclk_10hz      ; clk          ; clk         ; 0.000        ; 0.067      ; 0.511      ;
; 0.307 ; clk_divider:clk_div_1khz|clkdiv_40hz[20]  ; clk_divider:clk_div_1khz|clkdiv_40hz[20]  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.519      ;
; 0.490 ; clk_divider:clk_div_1khz|clkdiv_40hz[18]  ; clk_divider:clk_div_1khz|clkdiv_40hz[18]  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.702      ;
; 0.492 ; clk_divider:clk_div_1khz|clkdiv_40hz[19]  ; clk_divider:clk_div_1khz|clkdiv_40hz[19]  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.704      ;
; 0.500 ; clk_divider:clk_div_1khz|clkdiv_50hz[7]   ; clk_divider:clk_div_1khz|clkdiv_50hz[7]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.699      ;
; 0.500 ; clk_divider:clk_div_1khz|clkdiv_40hz[14]  ; clk_divider:clk_div_1khz|clkdiv_40hz[14]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.699      ;
; 0.502 ; clk_divider:clk_div_1khz|clkdiv_50hz[13]  ; clk_divider:clk_div_1khz|clkdiv_50hz[13]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.700      ;
; 0.502 ; clk_divider:clk_div_1khz|clkdiv_50hz[12]  ; clk_divider:clk_div_1khz|clkdiv_50hz[12]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.700      ;
; 0.502 ; clk_divider:clk_div_1khz|clkdiv_50hz[8]   ; clk_divider:clk_div_1khz|clkdiv_50hz[8]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.701      ;
; 0.502 ; clk_divider:clk_div_1khz|clkdiv_10hz[13]  ; clk_divider:clk_div_1khz|clkdiv_10hz[13]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.700      ;
; 0.502 ; clk_divider:clk_div_1khz|clkdiv_10hz[7]   ; clk_divider:clk_div_1khz|clkdiv_10hz[7]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.700      ;
; 0.503 ; clk_divider:clk_div_1khz|clkdiv_10hz[21]  ; clk_divider:clk_div_1khz|clkdiv_10hz[21]  ; clk          ; clk         ; 0.000        ; 0.067      ; 0.714      ;
; 0.503 ; clk_divider:clk_div_1khz|clkdiv_10hz[12]  ; clk_divider:clk_div_1khz|clkdiv_10hz[12]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.701      ;
; 0.503 ; clk_divider:clk_div_1khz|clkdiv_40hz[13]  ; clk_divider:clk_div_1khz|clkdiv_40hz[13]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.702      ;
; 0.504 ; clk_divider:clk_div_1khz|clkdiv_50hz[11]  ; clk_divider:clk_div_1khz|clkdiv_50hz[11]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.702      ;
; 0.504 ; clk_divider:clk_div_1khz|clkdiv_10hz[20]  ; clk_divider:clk_div_1khz|clkdiv_10hz[20]  ; clk          ; clk         ; 0.000        ; 0.067      ; 0.715      ;
; 0.504 ; clk_divider:clk_div_1khz|clkdiv_40hz[15]  ; clk_divider:clk_div_1khz|clkdiv_40hz[15]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.703      ;
; 0.511 ; clk_divider:clk_div_1khz|clkdiv_40hz[10]  ; clk_divider:clk_div_1khz|clkdiv_40hz[10]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.709      ;
; 0.511 ; clk_divider:clk_div_1khz|clkdiv_40hz[8]   ; clk_divider:clk_div_1khz|clkdiv_40hz[8]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.709      ;
; 0.512 ; clk_divider:clk_div_1khz|clkdiv_10khz[6]  ; clk_divider:clk_div_1khz|clkdiv_10khz[6]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.710      ;
; 0.512 ; clk_divider:clk_div_1khz|clkdiv_10hz[10]  ; clk_divider:clk_div_1khz|clkdiv_10hz[10]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.710      ;
; 0.513 ; clk_divider:clk_div_1khz|clkdiv_50hz[10]  ; clk_divider:clk_div_1khz|clkdiv_50hz[10]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; clk_divider:clk_div_1khz|clkdiv_10khz[13] ; clk_divider:clk_div_1khz|clkdiv_10khz[13] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; clk_divider:clk_div_1khz|clkdiv_10khz[11] ; clk_divider:clk_div_1khz|clkdiv_10khz[11] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; clk_divider:clk_div_1khz|clkdiv_10khz[5]  ; clk_divider:clk_div_1khz|clkdiv_10khz[5]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.513 ; clk_divider:clk_div_1khz|clkdiv_10hz[17]  ; clk_divider:clk_div_1khz|clkdiv_10hz[17]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.711      ;
; 0.514 ; clk_divider:clk_div_1khz|clkdiv_50hz[15]  ; clk_divider:clk_div_1khz|clkdiv_50hz[15]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.514 ; clk_divider:clk_div_1khz|clkdiv_10khz[15] ; clk_divider:clk_div_1khz|clkdiv_10khz[15] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.514 ; clk_divider:clk_div_1khz|clkdiv_10hz[16]  ; clk_divider:clk_div_1khz|clkdiv_10hz[16]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.712      ;
; 0.514 ; clk_divider:clk_div_1khz|clkdiv_40hz[11]  ; clk_divider:clk_div_1khz|clkdiv_40hz[11]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.713      ;
; 0.515 ; clk_divider:clk_div_1khz|clkdiv_10khz[14] ; clk_divider:clk_div_1khz|clkdiv_10khz[14] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.713      ;
; 0.515 ; clk_divider:clk_div_1khz|clkdiv_10khz[4]  ; clk_divider:clk_div_1khz|clkdiv_10khz[4]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.713      ;
; 0.515 ; clk_divider:clk_div_1khz|clkdiv_10hz[15]  ; clk_divider:clk_div_1khz|clkdiv_10hz[15]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.713      ;
; 0.516 ; clk_divider:clk_div_1khz|clkdiv_10khz[10] ; clk_divider:clk_div_1khz|clkdiv_10khz[10] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.714      ;
; 0.517 ; clk_divider:clk_div_1khz|clkdiv_40hz[5]   ; clk_divider:clk_div_1khz|clkdiv_40hz[5]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.715      ;
; 0.518 ; clk_divider:clk_div_1khz|clkdiv_40hz[15]  ; clk_divider:clk_div_1khz|clkdiv_40hz[18]  ; clk          ; clk         ; 0.000        ; 0.386      ; 1.048      ;
; 0.522 ; clk_divider:clk_div_1khz|clkdiv_10hz[5]   ; clk_divider:clk_div_1khz|clkdiv_10hz[5]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.720      ;
; 0.522 ; clk_divider:clk_div_1khz|clkdiv_10hz[3]   ; clk_divider:clk_div_1khz|clkdiv_10hz[3]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.720      ;
; 0.522 ; clk_divider:clk_div_1khz|clkdiv_10hz[17]  ; clk_divider:clk_div_1khz|clkdiv_10hz[20]  ; clk          ; clk         ; 0.000        ; 0.385      ; 1.051      ;
; 0.523 ; clk_divider:clk_div_1khz|clkdiv_10hz[4]   ; clk_divider:clk_div_1khz|clkdiv_10hz[4]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.721      ;
; 0.525 ; clk_divider:clk_div_1khz|clkdiv_40hz[15]  ; clk_divider:clk_div_1khz|clkdiv_40hz[19]  ; clk          ; clk         ; 0.000        ; 0.386      ; 1.055      ;
; 0.535 ; clk_divider:clk_div_1khz|clkdiv_10hz[16]  ; clk_divider:clk_div_1khz|clkdiv_10hz[20]  ; clk          ; clk         ; 0.000        ; 0.385      ; 1.064      ;
; 0.536 ; clk_divider:clk_div_1khz|clkdiv_10hz[1]   ; clk_divider:clk_div_1khz|clkdiv_10hz[1]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.734      ;
; 0.540 ; clk_divider:clk_div_1khz|clkdiv_10hz[2]   ; clk_divider:clk_div_1khz|clkdiv_10hz[2]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.738      ;
; 0.545 ; clk_divider:clk_div_1khz|clkdiv_10hz[0]   ; clk_divider:clk_div_1khz|clkdiv_10hz[0]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.743      ;
; 0.558 ; clk_divider:clk_div_1khz|clkdiv_40hz[20]  ; clk_divider:clk_div_1khz|clkdiv_40hz[17]  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.770      ;
; 0.558 ; clk_divider:clk_div_1khz|clkdiv_40hz[20]  ; clk_divider:clk_div_1khz|clkdiv_40hz[16]  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.770      ;
; 0.598 ; clk_divider:clk_div_1khz|clkdiv_40hz[14]  ; clk_divider:clk_div_1khz|clkdiv_40hz[18]  ; clk          ; clk         ; 0.000        ; 0.386      ; 1.128      ;
; 0.605 ; clk_divider:clk_div_1khz|clkdiv_40hz[14]  ; clk_divider:clk_div_1khz|clkdiv_40hz[19]  ; clk          ; clk         ; 0.000        ; 0.386      ; 1.135      ;
; 0.611 ; clk_divider:clk_div_1khz|clkdiv_10hz[17]  ; clk_divider:clk_div_1khz|clkdiv_10hz[21]  ; clk          ; clk         ; 0.000        ; 0.385      ; 1.140      ;
; 0.613 ; clk_divider:clk_div_1khz|clkdiv_40hz[13]  ; clk_divider:clk_div_1khz|clkdiv_40hz[18]  ; clk          ; clk         ; 0.000        ; 0.386      ; 1.143      ;
; 0.620 ; clk_divider:clk_div_1khz|clkdiv_40hz[13]  ; clk_divider:clk_div_1khz|clkdiv_40hz[19]  ; clk          ; clk         ; 0.000        ; 0.386      ; 1.150      ;
; 0.621 ; clk_divider:clk_div_1khz|clkdiv_10hz[15]  ; clk_divider:clk_div_1khz|clkdiv_10hz[20]  ; clk          ; clk         ; 0.000        ; 0.385      ; 1.150      ;
; 0.624 ; clk_divider:clk_div_1khz|clkdiv_10hz[16]  ; clk_divider:clk_div_1khz|clkdiv_10hz[21]  ; clk          ; clk         ; 0.000        ; 0.385      ; 1.153      ;
; 0.689 ; clk_divider:clk_div_1khz|clkdiv_40hz[15]  ; clk_divider:clk_div_1khz|clkdiv_40hz[16]  ; clk          ; clk         ; 0.000        ; 0.386      ; 1.219      ;
; 0.696 ; clk_divider:clk_div_1khz|clkdiv_10hz[10]  ; clk_divider:clk_div_1khz|clkdiv_10hz[11]  ; clk          ; clk         ; 0.000        ; 0.387      ; 1.227      ;
; 0.697 ; clk_divider:clk_div_1khz|clkdiv_40hz[15]  ; clk_divider:clk_div_1khz|clkdiv_40hz[17]  ; clk          ; clk         ; 0.000        ; 0.386      ; 1.227      ;
; 0.698 ; clk_divider:clk_div_1khz|clkdiv_50hz[15]  ; clk_divider:clk_div_1khz|clkdiv_50hz[16]  ; clk          ; clk         ; 0.000        ; 0.385      ; 1.227      ;
; 0.699 ; clk_divider:clk_div_1khz|clkdiv_40hz[12]  ; clk_divider:clk_div_1khz|clkdiv_40hz[18]  ; clk          ; clk         ; 0.000        ; 0.386      ; 1.229      ;
; 0.703 ; clk_divider:clk_div_1khz|clkdiv_10hz[22]  ; clk_divider:clk_div_1khz|clkdiv_10hz[22]  ; clk          ; clk         ; 0.000        ; 0.067      ; 0.914      ;
; 0.704 ; clk_divider:clk_div_1khz|clkdiv_10hz[13]  ; clk_divider:clk_div_1khz|clkdiv_10hz[20]  ; clk          ; clk         ; 0.000        ; 0.385      ; 1.233      ;
; 0.706 ; clk_divider:clk_div_1khz|clkdiv_40hz[12]  ; clk_divider:clk_div_1khz|clkdiv_40hz[19]  ; clk          ; clk         ; 0.000        ; 0.386      ; 1.236      ;
; 0.710 ; clk_divider:clk_div_1khz|clkdiv_10hz[15]  ; clk_divider:clk_div_1khz|clkdiv_10hz[21]  ; clk          ; clk         ; 0.000        ; 0.385      ; 1.239      ;
; 0.716 ; clk_divider:clk_div_1khz|clkdiv_10hz[12]  ; clk_divider:clk_div_1khz|clkdiv_10hz[20]  ; clk          ; clk         ; 0.000        ; 0.385      ; 1.245      ;
; 0.720 ; clk_divider:clk_div_1khz|clkdiv_40hz[11]  ; clk_divider:clk_div_1khz|clkdiv_40hz[18]  ; clk          ; clk         ; 0.000        ; 0.386      ; 1.250      ;
; 0.727 ; clk_divider:clk_div_1khz|clkdiv_40hz[11]  ; clk_divider:clk_div_1khz|clkdiv_40hz[19]  ; clk          ; clk         ; 0.000        ; 0.386      ; 1.257      ;
; 0.735 ; clk_divider:clk_div_1khz|clkdiv_40hz[18]  ; clk_divider:clk_div_1khz|clkdiv_40hz[19]  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.947      ;
; 0.743 ; clk_divider:clk_div_1khz|clkdiv_40hz[17]  ; clk_divider:clk_div_1khz|clkdiv_40hz[18]  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.955      ;
; 0.744 ; clk_divider:clk_div_1khz|clkdiv_40hz[14]  ; clk_divider:clk_div_1khz|clkdiv_40hz[15]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.943      ;
; 0.744 ; clk_divider:clk_div_1khz|clkdiv_10hz[19]  ; clk_divider:clk_div_1khz|clkdiv_10hz[20]  ; clk          ; clk         ; 0.000        ; 0.067      ; 0.955      ;
; 0.746 ; clk_divider:clk_div_1khz|clkdiv_50hz[14]  ; clk_divider:clk_div_1khz|clkdiv_50hz[15]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.944      ;
; 0.747 ; clk_divider:clk_div_1khz|clkdiv_50hz[12]  ; clk_divider:clk_div_1khz|clkdiv_50hz[13]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.945      ;
; 0.749 ; clk_divider:clk_div_1khz|clkdiv_40hz[12]  ; clk_divider:clk_div_1khz|clkdiv_40hz[13]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.948      ;
; 0.749 ; clk_divider:clk_div_1khz|clkdiv_50hz[7]   ; clk_divider:clk_div_1khz|clkdiv_50hz[8]   ; clk          ; clk         ; 0.000        ; 0.055      ; 0.948      ;
; 0.750 ; clk_divider:clk_div_1khz|clkdiv_40hz[17]  ; clk_divider:clk_div_1khz|clkdiv_40hz[19]  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.962      ;
; 0.750 ; clk_divider:clk_div_1khz|clkdiv_50hz[9]   ; clk_divider:clk_div_1khz|clkdiv_50hz[10]  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.951      ;
; 0.752 ; clk_divider:clk_div_1khz|clkdiv_40hz[10]  ; clk_divider:clk_div_1khz|clkdiv_40hz[11]  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.953      ;
; 0.752 ; clk_divider:clk_div_1khz|clkdiv_40hz[13]  ; clk_divider:clk_div_1khz|clkdiv_40hz[14]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.951      ;
; 0.752 ; clk_divider:clk_div_1khz|clkdiv_10hz[12]  ; clk_divider:clk_div_1khz|clkdiv_10hz[13]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.950      ;
; 0.753 ; clk_divider:clk_div_1khz|clkdiv_50hz[11]  ; clk_divider:clk_div_1khz|clkdiv_50hz[12]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.951      ;
; 0.753 ; clk_divider:clk_div_1khz|clkdiv_10hz[20]  ; clk_divider:clk_div_1khz|clkdiv_10hz[21]  ; clk          ; clk         ; 0.000        ; 0.067      ; 0.964      ;
; 0.756 ; clk_divider:clk_div_1khz|clkdiv_50hz[6]   ; clk_divider:clk_div_1khz|clkdiv_50hz[6]   ; clk          ; clk         ; 0.000        ; 0.068      ; 0.968      ;
; 0.757 ; clk_divider:clk_div_1khz|clkdiv_50hz[9]   ; clk_divider:clk_div_1khz|clkdiv_50hz[11]  ; clk          ; clk         ; 0.000        ; 0.057      ; 0.958      ;
; 0.757 ; clk_divider:clk_div_1khz|clkdiv_40hz[4]   ; clk_divider:clk_div_1khz|clkdiv_40hz[5]   ; clk          ; clk         ; 0.000        ; 0.054      ; 0.955      ;
; 0.758 ; clk_divider:clk_div_1khz|clkdiv_40hz[16]  ; clk_divider:clk_div_1khz|clkdiv_40hz[16]  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.970      ;
; 0.758 ; clk_divider:clk_div_1khz|clkdiv_50hz[13]  ; clk_divider:clk_div_1khz|clkdiv_50hz[15]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.956      ;
; 0.758 ; clk_divider:clk_div_1khz|clkdiv_50hz[10]  ; clk_divider:clk_div_1khz|clkdiv_50hz[11]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.956      ;
; 0.759 ; clk_divider:clk_div_1khz|clkdiv_40hz[13]  ; clk_divider:clk_div_1khz|clkdiv_40hz[15]  ; clk          ; clk         ; 0.000        ; 0.055      ; 0.958      ;
; 0.760 ; clk_divider:clk_div_1khz|clkdiv_10khz[4]  ; clk_divider:clk_div_1khz|clkdiv_10khz[5]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.958      ;
; 0.760 ; clk_divider:clk_div_1khz|clkdiv_10khz[14] ; clk_divider:clk_div_1khz|clkdiv_10khz[15] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.958      ;
; 0.760 ; clk_divider:clk_div_1khz|clkdiv_10hz[15]  ; clk_divider:clk_div_1khz|clkdiv_10hz[16]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.958      ;
; 0.760 ; clk_divider:clk_div_1khz|clkdiv_50hz[11]  ; clk_divider:clk_div_1khz|clkdiv_50hz[13]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.958      ;
; 0.761 ; clk_divider:clk_div_1khz|clkdiv_10khz[10] ; clk_divider:clk_div_1khz|clkdiv_10khz[11] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.959      ;
; 0.762 ; clk_divider:clk_div_1khz|clkdiv_10khz[5]  ; clk_divider:clk_div_1khz|clkdiv_10khz[6]  ; clk          ; clk         ; 0.000        ; 0.054      ; 0.960      ;
; 0.762 ; clk_divider:clk_div_1khz|clkdiv_10khz[13] ; clk_divider:clk_div_1khz|clkdiv_10khz[14] ; clk          ; clk         ; 0.000        ; 0.054      ; 0.960      ;
; 0.762 ; clk_divider:clk_div_1khz|clkdiv_40hz[17]  ; clk_divider:clk_div_1khz|clkdiv_40hz[17]  ; clk          ; clk         ; 0.000        ; 0.068      ; 0.974      ;
; 0.762 ; clk_divider:clk_div_1khz|clkdiv_10hz[11]  ; clk_divider:clk_div_1khz|clkdiv_10hz[11]  ; clk          ; clk         ; 0.000        ; 0.067      ; 0.973      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'active_clk'                                                                        ;
+-------+---------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+------------------+--------------+-------------+--------------+------------+------------+
; 0.347 ; state         ; seg_enable[0]    ; active_clk   ; active_clk  ; 0.000        ; 0.056      ; 0.547      ;
; 0.375 ; seg_enable[1] ; sev_seg2[4]~reg0 ; active_clk   ; active_clk  ; 0.000        ; 0.056      ; 0.575      ;
; 0.376 ; seg_enable[1] ; sev_seg2[6]~reg0 ; active_clk   ; active_clk  ; 0.000        ; 0.056      ; 0.576      ;
; 0.376 ; seg_enable[1] ; sev_seg2[5]~reg0 ; active_clk   ; active_clk  ; 0.000        ; 0.056      ; 0.576      ;
; 0.376 ; seg_enable[1] ; sev_seg2[3]~reg0 ; active_clk   ; active_clk  ; 0.000        ; 0.056      ; 0.576      ;
; 0.376 ; seg_enable[1] ; sev_seg2[2]~reg0 ; active_clk   ; active_clk  ; 0.000        ; 0.056      ; 0.576      ;
; 0.376 ; seg_enable[1] ; sev_seg2[0]~reg0 ; active_clk   ; active_clk  ; 0.000        ; 0.056      ; 0.576      ;
; 0.378 ; seg_enable[1] ; sev_seg2[1]~reg0 ; active_clk   ; active_clk  ; 0.000        ; 0.056      ; 0.578      ;
; 0.571 ; state         ; seg_enable[1]    ; active_clk   ; active_clk  ; 0.000        ; 0.056      ; 0.771      ;
; 0.614 ; state         ; state            ; active_clk   ; active_clk  ; 0.000        ; 0.056      ; 0.814      ;
; 0.693 ; seg_enable[0] ; sev_seg1[1]~reg0 ; active_clk   ; active_clk  ; 0.000        ; 0.056      ; 0.893      ;
; 0.695 ; seg_enable[0] ; sev_seg1[2]~reg0 ; active_clk   ; active_clk  ; 0.000        ; 0.056      ; 0.895      ;
; 0.696 ; seg_enable[0] ; sev_seg1[5]~reg0 ; active_clk   ; active_clk  ; 0.000        ; 0.056      ; 0.896      ;
; 0.698 ; seg_enable[0] ; sev_seg1[0]~reg0 ; active_clk   ; active_clk  ; 0.000        ; 0.056      ; 0.898      ;
; 0.699 ; seg_enable[0] ; sev_seg1[6]~reg0 ; active_clk   ; active_clk  ; 0.000        ; 0.056      ; 0.899      ;
; 0.699 ; seg_enable[0] ; sev_seg1[3]~reg0 ; active_clk   ; active_clk  ; 0.000        ; 0.056      ; 0.899      ;
; 0.700 ; seg_enable[0] ; sev_seg1[4]~reg0 ; active_clk   ; active_clk  ; 0.000        ; 0.056      ; 0.900      ;
+-------+---------------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                           ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; active_clk                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[16]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[17]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[18]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[19]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[20]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[21]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[22]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10khz[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10khz[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10khz[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10khz[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10khz[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10khz[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10khz[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10khz[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10khz[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10khz[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10khz[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10khz[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10khz[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[16]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[17]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[18]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[19]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[20]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_50hz[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_50hz[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_50hz[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_50hz[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_50hz[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_50hz[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_50hz[16]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_50hz[17]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_50hz[18]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_50hz[19]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_50hz[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_50hz[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_50hz[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_50hz[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|outclk_10hz      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|outclk_10khz     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|outclk_40hz      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|outclk_50hz      ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_50hz[16]  ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_50hz[17]  ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_50hz[18]  ;
; 0.177  ; 0.361        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_50hz[19]  ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[11]  ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[14]  ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[18]  ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[19]  ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[20]  ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[21]  ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[22]  ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[8]   ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[9]   ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10khz[8]  ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10khz[9]  ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[16]  ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[17]  ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[18]  ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[19]  ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[20]  ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_50hz[6]   ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|outclk_10hz      ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|outclk_10khz     ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|outclk_40hz      ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|outclk_50hz      ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10khz[12] ;
; 0.183  ; 0.367        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[10]  ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'active_clk'                                                            ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; active_clk ; Rise       ; seg_enable[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; active_clk ; Rise       ; seg_enable[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; active_clk ; Rise       ; sev_seg1[0]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; active_clk ; Rise       ; sev_seg1[1]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; active_clk ; Rise       ; sev_seg1[2]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; active_clk ; Rise       ; sev_seg1[3]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; active_clk ; Rise       ; sev_seg1[4]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; active_clk ; Rise       ; sev_seg1[5]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; active_clk ; Rise       ; sev_seg1[6]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; active_clk ; Rise       ; sev_seg2[0]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; active_clk ; Rise       ; sev_seg2[1]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; active_clk ; Rise       ; sev_seg2[2]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; active_clk ; Rise       ; sev_seg2[3]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; active_clk ; Rise       ; sev_seg2[4]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; active_clk ; Rise       ; sev_seg2[5]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; active_clk ; Rise       ; sev_seg2[6]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; active_clk ; Rise       ; state                       ;
; 0.291  ; 0.507        ; 0.216          ; High Pulse Width ; active_clk ; Rise       ; seg_enable[0]               ;
; 0.291  ; 0.507        ; 0.216          ; High Pulse Width ; active_clk ; Rise       ; seg_enable[1]               ;
; 0.291  ; 0.507        ; 0.216          ; High Pulse Width ; active_clk ; Rise       ; sev_seg1[0]~reg0            ;
; 0.291  ; 0.507        ; 0.216          ; High Pulse Width ; active_clk ; Rise       ; sev_seg1[1]~reg0            ;
; 0.291  ; 0.507        ; 0.216          ; High Pulse Width ; active_clk ; Rise       ; sev_seg1[2]~reg0            ;
; 0.291  ; 0.507        ; 0.216          ; High Pulse Width ; active_clk ; Rise       ; sev_seg1[3]~reg0            ;
; 0.291  ; 0.507        ; 0.216          ; High Pulse Width ; active_clk ; Rise       ; sev_seg1[4]~reg0            ;
; 0.291  ; 0.507        ; 0.216          ; High Pulse Width ; active_clk ; Rise       ; sev_seg1[5]~reg0            ;
; 0.291  ; 0.507        ; 0.216          ; High Pulse Width ; active_clk ; Rise       ; sev_seg1[6]~reg0            ;
; 0.291  ; 0.507        ; 0.216          ; High Pulse Width ; active_clk ; Rise       ; sev_seg2[0]~reg0            ;
; 0.291  ; 0.507        ; 0.216          ; High Pulse Width ; active_clk ; Rise       ; sev_seg2[1]~reg0            ;
; 0.291  ; 0.507        ; 0.216          ; High Pulse Width ; active_clk ; Rise       ; sev_seg2[2]~reg0            ;
; 0.291  ; 0.507        ; 0.216          ; High Pulse Width ; active_clk ; Rise       ; sev_seg2[3]~reg0            ;
; 0.291  ; 0.507        ; 0.216          ; High Pulse Width ; active_clk ; Rise       ; sev_seg2[4]~reg0            ;
; 0.291  ; 0.507        ; 0.216          ; High Pulse Width ; active_clk ; Rise       ; sev_seg2[5]~reg0            ;
; 0.291  ; 0.507        ; 0.216          ; High Pulse Width ; active_clk ; Rise       ; sev_seg2[6]~reg0            ;
; 0.291  ; 0.507        ; 0.216          ; High Pulse Width ; active_clk ; Rise       ; state                       ;
; 0.307  ; 0.491        ; 0.184          ; Low Pulse Width  ; active_clk ; Rise       ; seg_enable[0]               ;
; 0.307  ; 0.491        ; 0.184          ; Low Pulse Width  ; active_clk ; Rise       ; seg_enable[1]               ;
; 0.307  ; 0.491        ; 0.184          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg1[0]~reg0            ;
; 0.307  ; 0.491        ; 0.184          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg1[1]~reg0            ;
; 0.307  ; 0.491        ; 0.184          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg1[2]~reg0            ;
; 0.307  ; 0.491        ; 0.184          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg1[3]~reg0            ;
; 0.307  ; 0.491        ; 0.184          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg1[4]~reg0            ;
; 0.307  ; 0.491        ; 0.184          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg1[5]~reg0            ;
; 0.307  ; 0.491        ; 0.184          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg1[6]~reg0            ;
; 0.307  ; 0.491        ; 0.184          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg2[0]~reg0            ;
; 0.307  ; 0.491        ; 0.184          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg2[1]~reg0            ;
; 0.307  ; 0.491        ; 0.184          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg2[2]~reg0            ;
; 0.307  ; 0.491        ; 0.184          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg2[3]~reg0            ;
; 0.307  ; 0.491        ; 0.184          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg2[4]~reg0            ;
; 0.307  ; 0.491        ; 0.184          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg2[5]~reg0            ;
; 0.307  ; 0.491        ; 0.184          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg2[6]~reg0            ;
; 0.307  ; 0.491        ; 0.184          ; Low Pulse Width  ; active_clk ; Rise       ; state                       ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; active_clk ; Rise       ; seg_enable[0]|clk           ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; active_clk ; Rise       ; seg_enable[1]|clk           ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg1[0]~reg0|clk        ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg1[1]~reg0|clk        ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg1[2]~reg0|clk        ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg1[3]~reg0|clk        ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg1[4]~reg0|clk        ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg1[5]~reg0|clk        ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg1[6]~reg0|clk        ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg2[0]~reg0|clk        ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg2[1]~reg0|clk        ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg2[2]~reg0|clk        ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg2[3]~reg0|clk        ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg2[4]~reg0|clk        ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg2[5]~reg0|clk        ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg2[6]~reg0|clk        ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; active_clk ; Rise       ; state|clk                   ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; active_clk ; Rise       ; active_clk~clkctrl|inclk[0] ;
; 0.472  ; 0.472        ; 0.000          ; Low Pulse Width  ; active_clk ; Rise       ; active_clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; active_clk ; Rise       ; active_clk|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; active_clk ; Rise       ; active_clk|q                ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; active_clk ; Rise       ; active_clk~clkctrl|inclk[0] ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; active_clk ; Rise       ; active_clk~clkctrl|outclk   ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; active_clk ; Rise       ; seg_enable[0]|clk           ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; active_clk ; Rise       ; seg_enable[1]|clk           ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; active_clk ; Rise       ; sev_seg1[0]~reg0|clk        ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; active_clk ; Rise       ; sev_seg1[1]~reg0|clk        ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; active_clk ; Rise       ; sev_seg1[2]~reg0|clk        ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; active_clk ; Rise       ; sev_seg1[3]~reg0|clk        ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; active_clk ; Rise       ; sev_seg1[4]~reg0|clk        ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; active_clk ; Rise       ; sev_seg1[5]~reg0|clk        ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; active_clk ; Rise       ; sev_seg1[6]~reg0|clk        ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; active_clk ; Rise       ; sev_seg2[0]~reg0|clk        ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; active_clk ; Rise       ; sev_seg2[1]~reg0|clk        ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; active_clk ; Rise       ; sev_seg2[2]~reg0|clk        ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; active_clk ; Rise       ; sev_seg2[3]~reg0|clk        ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; active_clk ; Rise       ; sev_seg2[4]~reg0|clk        ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; active_clk ; Rise       ; sev_seg2[5]~reg0|clk        ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; active_clk ; Rise       ; sev_seg2[6]~reg0|clk        ;
; 0.531  ; 0.531        ; 0.000          ; High Pulse Width ; active_clk ; Rise       ; state|clk                   ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; reset         ; active_clk ; 2.390 ; 2.737 ; Rise       ; active_clk      ;
; sw[*]         ; active_clk ; 3.081 ; 3.451 ; Rise       ; active_clk      ;
;  sw[0]        ; active_clk ; 2.397 ; 2.769 ; Rise       ; active_clk      ;
;  sw[1]        ; active_clk ; 2.593 ; 2.964 ; Rise       ; active_clk      ;
;  sw[2]        ; active_clk ; 2.496 ; 2.886 ; Rise       ; active_clk      ;
;  sw[3]        ; active_clk ; 2.865 ; 3.257 ; Rise       ; active_clk      ;
;  sw[4]        ; active_clk ; 2.345 ; 2.685 ; Rise       ; active_clk      ;
;  sw[5]        ; active_clk ; 3.081 ; 3.451 ; Rise       ; active_clk      ;
;  sw[6]        ; active_clk ; 2.916 ; 3.289 ; Rise       ; active_clk      ;
;  sw[7]        ; active_clk ; 2.510 ; 2.902 ; Rise       ; active_clk      ;
; clkswitch[*]  ; clk        ; 2.653 ; 3.073 ; Rise       ; clk             ;
;  clkswitch[0] ; clk        ; 2.604 ; 3.046 ; Rise       ; clk             ;
;  clkswitch[1] ; clk        ; 2.653 ; 3.073 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; reset         ; active_clk ; -1.728 ; -2.084 ; Rise       ; active_clk      ;
; sw[*]         ; active_clk ; -1.907 ; -2.244 ; Rise       ; active_clk      ;
;  sw[0]        ; active_clk ; -1.972 ; -2.341 ; Rise       ; active_clk      ;
;  sw[1]        ; active_clk ; -2.089 ; -2.462 ; Rise       ; active_clk      ;
;  sw[2]        ; active_clk ; -2.074 ; -2.422 ; Rise       ; active_clk      ;
;  sw[3]        ; active_clk ; -2.345 ; -2.744 ; Rise       ; active_clk      ;
;  sw[4]        ; active_clk ; -1.907 ; -2.244 ; Rise       ; active_clk      ;
;  sw[5]        ; active_clk ; -2.532 ; -2.911 ; Rise       ; active_clk      ;
;  sw[6]        ; active_clk ; -2.377 ; -2.758 ; Rise       ; active_clk      ;
;  sw[7]        ; active_clk ; -2.067 ; -2.421 ; Rise       ; active_clk      ;
; clkswitch[*]  ; clk        ; -1.863 ; -2.245 ; Rise       ; clk             ;
;  clkswitch[0] ; clk        ; -2.150 ; -2.570 ; Rise       ; clk             ;
;  clkswitch[1] ; clk        ; -1.863 ; -2.245 ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; sev_seg1[*]  ; active_clk ; 5.075 ; 5.001 ; Rise       ; active_clk      ;
;  sev_seg1[0] ; active_clk ; 4.812 ; 4.746 ; Rise       ; active_clk      ;
;  sev_seg1[1] ; active_clk ; 4.813 ; 4.755 ; Rise       ; active_clk      ;
;  sev_seg1[2] ; active_clk ; 4.870 ; 4.821 ; Rise       ; active_clk      ;
;  sev_seg1[3] ; active_clk ; 5.075 ; 5.001 ; Rise       ; active_clk      ;
;  sev_seg1[4] ; active_clk ; 4.876 ; 4.815 ; Rise       ; active_clk      ;
;  sev_seg1[5] ; active_clk ; 4.878 ; 4.814 ; Rise       ; active_clk      ;
;  sev_seg1[6] ; active_clk ; 4.835 ; 4.785 ; Rise       ; active_clk      ;
; sev_seg2[*]  ; active_clk ; 5.020 ; 4.948 ; Rise       ; active_clk      ;
;  sev_seg2[0] ; active_clk ; 4.608 ; 4.571 ; Rise       ; active_clk      ;
;  sev_seg2[1] ; active_clk ; 4.613 ; 4.572 ; Rise       ; active_clk      ;
;  sev_seg2[2] ; active_clk ; 4.837 ; 4.785 ; Rise       ; active_clk      ;
;  sev_seg2[3] ; active_clk ; 4.632 ; 4.586 ; Rise       ; active_clk      ;
;  sev_seg2[4] ; active_clk ; 4.639 ; 4.599 ; Rise       ; active_clk      ;
;  sev_seg2[5] ; active_clk ; 5.020 ; 4.948 ; Rise       ; active_clk      ;
;  sev_seg2[6] ; active_clk ; 4.863 ; 4.809 ; Rise       ; active_clk      ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; sev_seg1[*]  ; active_clk ; 4.695 ; 4.629 ; Rise       ; active_clk      ;
;  sev_seg1[0] ; active_clk ; 4.695 ; 4.629 ; Rise       ; active_clk      ;
;  sev_seg1[1] ; active_clk ; 4.695 ; 4.637 ; Rise       ; active_clk      ;
;  sev_seg1[2] ; active_clk ; 4.750 ; 4.701 ; Rise       ; active_clk      ;
;  sev_seg1[3] ; active_clk ; 4.947 ; 4.875 ; Rise       ; active_clk      ;
;  sev_seg1[4] ; active_clk ; 4.756 ; 4.696 ; Rise       ; active_clk      ;
;  sev_seg1[5] ; active_clk ; 4.758 ; 4.695 ; Rise       ; active_clk      ;
;  sev_seg1[6] ; active_clk ; 4.717 ; 4.666 ; Rise       ; active_clk      ;
; sev_seg2[*]  ; active_clk ; 4.500 ; 4.462 ; Rise       ; active_clk      ;
;  sev_seg2[0] ; active_clk ; 4.500 ; 4.462 ; Rise       ; active_clk      ;
;  sev_seg2[1] ; active_clk ; 4.504 ; 4.463 ; Rise       ; active_clk      ;
;  sev_seg2[2] ; active_clk ; 4.719 ; 4.667 ; Rise       ; active_clk      ;
;  sev_seg2[3] ; active_clk ; 4.522 ; 4.476 ; Rise       ; active_clk      ;
;  sev_seg2[4] ; active_clk ; 4.530 ; 4.489 ; Rise       ; active_clk      ;
;  sev_seg2[5] ; active_clk ; 4.895 ; 4.823 ; Rise       ; active_clk      ;
;  sev_seg2[6] ; active_clk ; 4.744 ; 4.690 ; Rise       ; active_clk      ;
+--------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------+
; Fast 1200mV 0C Model Setup Summary  ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; clk        ; -0.756 ; -26.229       ;
; active_clk ; 0.341  ; 0.000         ;
+------------+--------+---------------+


+------------------------------------+
; Fast 1200mV 0C Model Hold Summary  ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; clk        ; 0.180 ; 0.000         ;
; active_clk ; 0.209 ; 0.000         ;
+------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+------------+--------+----------------------------+
; Clock      ; Slack  ; End Point TNS              ;
+------------+--------+----------------------------+
; clk        ; -3.000 ; -79.715                    ;
; active_clk ; -1.000 ; -17.000                    ;
+------------+--------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                    ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.756 ; clk_divider:clk_div_1khz|clkdiv_10hz[0]   ; clk_divider:clk_div_1khz|clkdiv_50hz[14]  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.710      ;
; -0.738 ; clk_divider:clk_div_1khz|clkdiv_10hz[1]   ; clk_divider:clk_div_1khz|clkdiv_50hz[14]  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.692      ;
; -0.736 ; clk_divider:clk_div_1khz|clkdiv_10hz[2]   ; clk_divider:clk_div_1khz|clkdiv_50hz[14]  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.690      ;
; -0.697 ; clk_divider:clk_div_1khz|clkdiv_50hz[18]  ; clk_divider:clk_div_1khz|clkdiv_50hz[14]  ; clk          ; clk         ; 1.000        ; -0.233     ; 1.451      ;
; -0.695 ; clk_divider:clk_div_1khz|clkdiv_10khz[5]  ; clk_divider:clk_div_1khz|clkdiv_10khz[12] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.647      ;
; -0.671 ; clk_divider:clk_div_1khz|clkdiv_10khz[13] ; clk_divider:clk_div_1khz|clkdiv_10khz[12] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.623      ;
; -0.657 ; clk_divider:clk_div_1khz|clkdiv_50hz[17]  ; clk_divider:clk_div_1khz|clkdiv_50hz[14]  ; clk          ; clk         ; 1.000        ; -0.233     ; 1.411      ;
; -0.657 ; clk_divider:clk_div_1khz|clkdiv_10khz[4]  ; clk_divider:clk_div_1khz|clkdiv_10khz[12] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.609      ;
; -0.656 ; clk_divider:clk_div_1khz|clkdiv_10hz[2]   ; clk_divider:clk_div_1khz|clkdiv_10khz[12] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.608      ;
; -0.655 ; clk_divider:clk_div_1khz|clkdiv_50hz[19]  ; clk_divider:clk_div_1khz|clkdiv_50hz[14]  ; clk          ; clk         ; 1.000        ; -0.233     ; 1.409      ;
; -0.653 ; clk_divider:clk_div_1khz|clkdiv_10khz[6]  ; clk_divider:clk_div_1khz|clkdiv_10khz[12] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.605      ;
; -0.643 ; clk_divider:clk_div_1khz|clkdiv_10khz[12] ; clk_divider:clk_div_1khz|clkdiv_10khz[12] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.595      ;
; -0.638 ; clk_divider:clk_div_1khz|clkdiv_10hz[2]   ; clk_divider:clk_div_1khz|clkdiv_50hz[17]  ; clk          ; clk         ; 1.000        ; 0.157      ; 1.782      ;
; -0.636 ; clk_divider:clk_div_1khz|clkdiv_10hz[0]   ; clk_divider:clk_div_1khz|clkdiv_10hz[6]   ; clk          ; clk         ; 1.000        ; -0.032     ; 1.591      ;
; -0.632 ; clk_divider:clk_div_1khz|clkdiv_50hz[10]  ; clk_divider:clk_div_1khz|clkdiv_50hz[14]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.583      ;
; -0.631 ; clk_divider:clk_div_1khz|clkdiv_10hz[1]   ; clk_divider:clk_div_1khz|clkdiv_10hz[22]  ; clk          ; clk         ; 1.000        ; 0.157      ; 1.775      ;
; -0.630 ; clk_divider:clk_div_1khz|clkdiv_10hz[2]   ; clk_divider:clk_div_1khz|clkdiv_50hz[19]  ; clk          ; clk         ; 1.000        ; 0.157      ; 1.774      ;
; -0.626 ; clk_divider:clk_div_1khz|clkdiv_10hz[0]   ; clk_divider:clk_div_1khz|clkdiv_50hz[19]  ; clk          ; clk         ; 1.000        ; 0.157      ; 1.770      ;
; -0.626 ; clk_divider:clk_div_1khz|clkdiv_10hz[0]   ; clk_divider:clk_div_1khz|clkdiv_50hz[18]  ; clk          ; clk         ; 1.000        ; 0.157      ; 1.770      ;
; -0.625 ; clk_divider:clk_div_1khz|clkdiv_10hz[0]   ; clk_divider:clk_div_1khz|clkdiv_50hz[16]  ; clk          ; clk         ; 1.000        ; 0.157      ; 1.769      ;
; -0.621 ; clk_divider:clk_div_1khz|clkdiv_10hz[0]   ; clk_divider:clk_div_1khz|clkdiv_10khz[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.571      ;
; -0.619 ; clk_divider:clk_div_1khz|clkdiv_10hz[0]   ; clk_divider:clk_div_1khz|clkdiv_10khz[12] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.571      ;
; -0.618 ; clk_divider:clk_div_1khz|clkdiv_10hz[1]   ; clk_divider:clk_div_1khz|clkdiv_10hz[6]   ; clk          ; clk         ; 1.000        ; -0.032     ; 1.573      ;
; -0.616 ; clk_divider:clk_div_1khz|clkdiv_10hz[2]   ; clk_divider:clk_div_1khz|clkdiv_10hz[6]   ; clk          ; clk         ; 1.000        ; -0.032     ; 1.571      ;
; -0.613 ; clk_divider:clk_div_1khz|clkdiv_10khz[10] ; clk_divider:clk_div_1khz|clkdiv_10khz[12] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.565      ;
; -0.608 ; clk_divider:clk_div_1khz|clkdiv_10hz[1]   ; clk_divider:clk_div_1khz|clkdiv_50hz[19]  ; clk          ; clk         ; 1.000        ; 0.157      ; 1.752      ;
; -0.608 ; clk_divider:clk_div_1khz|clkdiv_10hz[1]   ; clk_divider:clk_div_1khz|clkdiv_50hz[18]  ; clk          ; clk         ; 1.000        ; 0.157      ; 1.752      ;
; -0.607 ; clk_divider:clk_div_1khz|clkdiv_10hz[1]   ; clk_divider:clk_div_1khz|clkdiv_50hz[16]  ; clk          ; clk         ; 1.000        ; 0.157      ; 1.751      ;
; -0.606 ; clk_divider:clk_div_1khz|clkdiv_10hz[2]   ; clk_divider:clk_div_1khz|clkdiv_50hz[18]  ; clk          ; clk         ; 1.000        ; 0.157      ; 1.750      ;
; -0.605 ; clk_divider:clk_div_1khz|clkdiv_10hz[2]   ; clk_divider:clk_div_1khz|clkdiv_50hz[16]  ; clk          ; clk         ; 1.000        ; 0.157      ; 1.749      ;
; -0.594 ; clk_divider:clk_div_1khz|clkdiv_10hz[1]   ; clk_divider:clk_div_1khz|clkdiv_50hz[17]  ; clk          ; clk         ; 1.000        ; 0.157      ; 1.738      ;
; -0.593 ; clk_divider:clk_div_1khz|clkdiv_10hz[1]   ; clk_divider:clk_div_1khz|clkdiv_10hz[18]  ; clk          ; clk         ; 1.000        ; 0.157      ; 1.737      ;
; -0.592 ; clk_divider:clk_div_1khz|clkdiv_10hz[4]   ; clk_divider:clk_div_1khz|clkdiv_50hz[14]  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.546      ;
; -0.589 ; clk_divider:clk_div_1khz|clkdiv_10hz[3]   ; clk_divider:clk_div_1khz|clkdiv_50hz[14]  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.543      ;
; -0.589 ; clk_divider:clk_div_1khz|clkdiv_10hz[0]   ; clk_divider:clk_div_1khz|clkdiv_50hz[17]  ; clk          ; clk         ; 1.000        ; 0.157      ; 1.733      ;
; -0.586 ; clk_divider:clk_div_1khz|clkdiv_50hz[9]   ; clk_divider:clk_div_1khz|clkdiv_50hz[14]  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.540      ;
; -0.584 ; clk_divider:clk_div_1khz|clkdiv_10khz[9]  ; clk_divider:clk_div_1khz|clkdiv_10khz[12] ; clk          ; clk         ; 1.000        ; -0.230     ; 1.341      ;
; -0.580 ; clk_divider:clk_div_1khz|clkdiv_10khz[3]  ; clk_divider:clk_div_1khz|clkdiv_10khz[7]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.532      ;
; -0.578 ; clk_divider:clk_div_1khz|clkdiv_50hz[16]  ; clk_divider:clk_div_1khz|clkdiv_50hz[14]  ; clk          ; clk         ; 1.000        ; -0.233     ; 1.332      ;
; -0.577 ; clk_divider:clk_div_1khz|clkdiv_10hz[0]   ; clk_divider:clk_div_1khz|clkdiv_10hz[22]  ; clk          ; clk         ; 1.000        ; 0.157      ; 1.721      ;
; -0.573 ; clk_divider:clk_div_1khz|clkdiv_10khz[3]  ; clk_divider:clk_div_1khz|clkdiv_10khz[12] ; clk          ; clk         ; 1.000        ; -0.033     ; 1.527      ;
; -0.569 ; clk_divider:clk_div_1khz|clkdiv_10hz[0]   ; clk_divider:clk_div_1khz|clkdiv_40hz[20]  ; clk          ; clk         ; 1.000        ; 0.157      ; 1.713      ;
; -0.567 ; clk_divider:clk_div_1khz|clkdiv_50hz[18]  ; clk_divider:clk_div_1khz|clkdiv_50hz[19]  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.511      ;
; -0.567 ; clk_divider:clk_div_1khz|clkdiv_50hz[18]  ; clk_divider:clk_div_1khz|clkdiv_50hz[18]  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.511      ;
; -0.566 ; clk_divider:clk_div_1khz|clkdiv_50hz[18]  ; clk_divider:clk_div_1khz|clkdiv_50hz[16]  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.510      ;
; -0.563 ; clk_divider:clk_div_1khz|clkdiv_50hz[12]  ; clk_divider:clk_div_1khz|clkdiv_50hz[14]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.514      ;
; -0.560 ; clk_divider:clk_div_1khz|clkdiv_10hz[2]   ; clk_divider:clk_div_1khz|clkdiv_50hz[9]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.512      ;
; -0.560 ; clk_divider:clk_div_1khz|clkdiv_50hz[13]  ; clk_divider:clk_div_1khz|clkdiv_50hz[14]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.511      ;
; -0.556 ; clk_divider:clk_div_1khz|clkdiv_40hz[7]   ; clk_divider:clk_div_1khz|clkdiv_40hz[12]  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.510      ;
; -0.556 ; clk_divider:clk_div_1khz|clkdiv_10khz[14] ; clk_divider:clk_div_1khz|clkdiv_10khz[12] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.508      ;
; -0.551 ; clk_divider:clk_div_1khz|clkdiv_10hz[3]   ; clk_divider:clk_div_1khz|clkdiv_10hz[22]  ; clk          ; clk         ; 1.000        ; 0.157      ; 1.695      ;
; -0.547 ; clk_divider:clk_div_1khz|clkdiv_10hz[8]   ; clk_divider:clk_div_1khz|clkdiv_10hz[6]   ; clk          ; clk         ; 1.000        ; -0.228     ; 1.306      ;
; -0.545 ; clk_divider:clk_div_1khz|clkdiv_10hz[2]   ; clk_divider:clk_div_1khz|clkdiv_10khz[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.495      ;
; -0.545 ; clk_divider:clk_div_1khz|clkdiv_40hz[4]   ; clk_divider:clk_div_1khz|clkdiv_40hz[12]  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.499      ;
; -0.542 ; clk_divider:clk_div_1khz|clkdiv_10hz[6]   ; clk_divider:clk_div_1khz|clkdiv_10hz[22]  ; clk          ; clk         ; 1.000        ; 0.154      ; 1.683      ;
; -0.541 ; clk_divider:clk_div_1khz|clkdiv_10hz[0]   ; clk_divider:clk_div_1khz|clkdiv_10hz[19]  ; clk          ; clk         ; 1.000        ; 0.157      ; 1.685      ;
; -0.541 ; clk_divider:clk_div_1khz|clkdiv_10hz[0]   ; clk_divider:clk_div_1khz|clkdiv_10hz[11]  ; clk          ; clk         ; 1.000        ; 0.157      ; 1.685      ;
; -0.539 ; clk_divider:clk_div_1khz|clkdiv_10hz[0]   ; clk_divider:clk_div_1khz|clkdiv_10hz[18]  ; clk          ; clk         ; 1.000        ; 0.157      ; 1.683      ;
; -0.536 ; clk_divider:clk_div_1khz|clkdiv_10hz[0]   ; clk_divider:clk_div_1khz|clkdiv_10hz[9]   ; clk          ; clk         ; 1.000        ; 0.153      ; 1.676      ;
; -0.536 ; clk_divider:clk_div_1khz|clkdiv_10hz[1]   ; clk_divider:clk_div_1khz|clkdiv_10khz[12] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.488      ;
; -0.536 ; clk_divider:clk_div_1khz|clkdiv_10hz[9]   ; clk_divider:clk_div_1khz|clkdiv_10hz[22]  ; clk          ; clk         ; 1.000        ; -0.039     ; 1.484      ;
; -0.535 ; clk_divider:clk_div_1khz|clkdiv_10hz[0]   ; clk_divider:clk_div_1khz|clkdiv_10hz[8]   ; clk          ; clk         ; 1.000        ; 0.153      ; 1.675      ;
; -0.535 ; clk_divider:clk_div_1khz|clkdiv_10hz[6]   ; clk_divider:clk_div_1khz|clkdiv_10hz[6]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.487      ;
; -0.534 ; clk_divider:clk_div_1khz|clkdiv_50hz[14]  ; clk_divider:clk_div_1khz|clkdiv_50hz[14]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.485      ;
; -0.532 ; clk_divider:clk_div_1khz|clkdiv_10hz[4]   ; clk_divider:clk_div_1khz|clkdiv_50hz[17]  ; clk          ; clk         ; 1.000        ; 0.157      ; 1.676      ;
; -0.527 ; clk_divider:clk_div_1khz|clkdiv_50hz[17]  ; clk_divider:clk_div_1khz|clkdiv_50hz[19]  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.471      ;
; -0.527 ; clk_divider:clk_div_1khz|clkdiv_50hz[17]  ; clk_divider:clk_div_1khz|clkdiv_50hz[18]  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.471      ;
; -0.526 ; clk_divider:clk_div_1khz|clkdiv_50hz[6]   ; clk_divider:clk_div_1khz|clkdiv_50hz[14]  ; clk          ; clk         ; 1.000        ; -0.229     ; 1.284      ;
; -0.526 ; clk_divider:clk_div_1khz|clkdiv_50hz[17]  ; clk_divider:clk_div_1khz|clkdiv_50hz[16]  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.470      ;
; -0.525 ; clk_divider:clk_div_1khz|clkdiv_50hz[19]  ; clk_divider:clk_div_1khz|clkdiv_50hz[19]  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.469      ;
; -0.525 ; clk_divider:clk_div_1khz|clkdiv_50hz[19]  ; clk_divider:clk_div_1khz|clkdiv_50hz[18]  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.469      ;
; -0.524 ; clk_divider:clk_div_1khz|clkdiv_10hz[4]   ; clk_divider:clk_div_1khz|clkdiv_50hz[19]  ; clk          ; clk         ; 1.000        ; 0.157      ; 1.668      ;
; -0.524 ; clk_divider:clk_div_1khz|clkdiv_50hz[19]  ; clk_divider:clk_div_1khz|clkdiv_50hz[16]  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.468      ;
; -0.523 ; clk_divider:clk_div_1khz|clkdiv_10khz[8]  ; clk_divider:clk_div_1khz|clkdiv_10khz[12] ; clk          ; clk         ; 1.000        ; -0.231     ; 1.279      ;
; -0.523 ; clk_divider:clk_div_1khz|clkdiv_10hz[1]   ; clk_divider:clk_div_1khz|clkdiv_10hz[19]  ; clk          ; clk         ; 1.000        ; 0.157      ; 1.667      ;
; -0.523 ; clk_divider:clk_div_1khz|clkdiv_10hz[1]   ; clk_divider:clk_div_1khz|clkdiv_10hz[11]  ; clk          ; clk         ; 1.000        ; 0.157      ; 1.667      ;
; -0.521 ; clk_divider:clk_div_1khz|clkdiv_10hz[2]   ; clk_divider:clk_div_1khz|clkdiv_10hz[19]  ; clk          ; clk         ; 1.000        ; 0.157      ; 1.665      ;
; -0.521 ; clk_divider:clk_div_1khz|clkdiv_10hz[2]   ; clk_divider:clk_div_1khz|clkdiv_10hz[11]  ; clk          ; clk         ; 1.000        ; 0.157      ; 1.665      ;
; -0.518 ; clk_divider:clk_div_1khz|clkdiv_10hz[1]   ; clk_divider:clk_div_1khz|clkdiv_10hz[9]   ; clk          ; clk         ; 1.000        ; 0.153      ; 1.658      ;
; -0.517 ; clk_divider:clk_div_1khz|clkdiv_10hz[1]   ; clk_divider:clk_div_1khz|clkdiv_10hz[8]   ; clk          ; clk         ; 1.000        ; 0.153      ; 1.657      ;
; -0.516 ; clk_divider:clk_div_1khz|clkdiv_10hz[2]   ; clk_divider:clk_div_1khz|clkdiv_10hz[22]  ; clk          ; clk         ; 1.000        ; 0.157      ; 1.660      ;
; -0.516 ; clk_divider:clk_div_1khz|clkdiv_10hz[1]   ; clk_divider:clk_div_1khz|clkdiv_50hz[9]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.468      ;
; -0.516 ; clk_divider:clk_div_1khz|clkdiv_10hz[2]   ; clk_divider:clk_div_1khz|clkdiv_10hz[9]   ; clk          ; clk         ; 1.000        ; 0.153      ; 1.656      ;
; -0.515 ; clk_divider:clk_div_1khz|clkdiv_10hz[2]   ; clk_divider:clk_div_1khz|clkdiv_50hz[15]  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.469      ;
; -0.515 ; clk_divider:clk_div_1khz|clkdiv_10hz[2]   ; clk_divider:clk_div_1khz|clkdiv_10hz[8]   ; clk          ; clk         ; 1.000        ; 0.153      ; 1.655      ;
; -0.514 ; clk_divider:clk_div_1khz|clkdiv_10khz[11] ; clk_divider:clk_div_1khz|clkdiv_10khz[12] ; clk          ; clk         ; 1.000        ; -0.035     ; 1.466      ;
; -0.513 ; clk_divider:clk_div_1khz|clkdiv_10hz[3]   ; clk_divider:clk_div_1khz|clkdiv_10hz[18]  ; clk          ; clk         ; 1.000        ; 0.157      ; 1.657      ;
; -0.511 ; clk_divider:clk_div_1khz|clkdiv_10hz[5]   ; clk_divider:clk_div_1khz|clkdiv_50hz[14]  ; clk          ; clk         ; 1.000        ; -0.033     ; 1.465      ;
; -0.511 ; clk_divider:clk_div_1khz|clkdiv_10hz[0]   ; clk_divider:clk_div_1khz|clkdiv_50hz[9]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.463      ;
; -0.507 ; clk_divider:clk_div_1khz|clkdiv_50hz[18]  ; clk_divider:clk_div_1khz|clkdiv_50hz[17]  ; clk          ; clk         ; 1.000        ; -0.043     ; 1.451      ;
; -0.506 ; clk_divider:clk_div_1khz|clkdiv_10hz[1]   ; clk_divider:clk_div_1khz|clkdiv_10khz[7]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.456      ;
; -0.506 ; clk_divider:clk_div_1khz|clkdiv_10hz[0]   ; clk_divider:clk_div_1khz|clkdiv_40hz[12]  ; clk          ; clk         ; 1.000        ; -0.032     ; 1.461      ;
; -0.505 ; clk_divider:clk_div_1khz|clkdiv_40hz[15]  ; clk_divider:clk_div_1khz|clkdiv_40hz[12]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.457      ;
; -0.504 ; clk_divider:clk_div_1khz|clkdiv_10hz[6]   ; clk_divider:clk_div_1khz|clkdiv_10hz[18]  ; clk          ; clk         ; 1.000        ; 0.154      ; 1.645      ;
; -0.504 ; clk_divider:clk_div_1khz|clkdiv_40hz[11]  ; clk_divider:clk_div_1khz|clkdiv_40hz[12]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.456      ;
; -0.504 ; clk_divider:clk_div_1khz|clkdiv_40hz[14]  ; clk_divider:clk_div_1khz|clkdiv_40hz[12]  ; clk          ; clk         ; 1.000        ; -0.035     ; 1.456      ;
; -0.502 ; clk_divider:clk_div_1khz|clkdiv_10hz[0]   ; clk_divider:clk_div_1khz|clkdiv_10khz[3]  ; clk          ; clk         ; 1.000        ; -0.037     ; 1.452      ;
; -0.502 ; clk_divider:clk_div_1khz|clkdiv_50hz[10]  ; clk_divider:clk_div_1khz|clkdiv_50hz[19]  ; clk          ; clk         ; 1.000        ; 0.154      ; 1.643      ;
; -0.502 ; clk_divider:clk_div_1khz|clkdiv_50hz[10]  ; clk_divider:clk_div_1khz|clkdiv_50hz[18]  ; clk          ; clk         ; 1.000        ; 0.154      ; 1.643      ;
; -0.501 ; clk_divider:clk_div_1khz|clkdiv_10hz[2]   ; clk_divider:clk_div_1khz|clkdiv_40hz[20]  ; clk          ; clk         ; 1.000        ; 0.157      ; 1.645      ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'active_clk'                                                                       ;
+-------+---------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+------------------+--------------+-------------+--------------+------------+------------+
; 0.341 ; seg_enable[0] ; sev_seg1[4]~reg0 ; active_clk   ; active_clk  ; 1.000        ; -0.036     ; 0.610      ;
; 0.341 ; seg_enable[0] ; sev_seg1[3]~reg0 ; active_clk   ; active_clk  ; 1.000        ; -0.036     ; 0.610      ;
; 0.343 ; seg_enable[0] ; sev_seg1[6]~reg0 ; active_clk   ; active_clk  ; 1.000        ; -0.036     ; 0.608      ;
; 0.344 ; seg_enable[0] ; sev_seg1[0]~reg0 ; active_clk   ; active_clk  ; 1.000        ; -0.036     ; 0.607      ;
; 0.346 ; seg_enable[0] ; sev_seg1[5]~reg0 ; active_clk   ; active_clk  ; 1.000        ; -0.036     ; 0.605      ;
; 0.347 ; seg_enable[0] ; sev_seg1[2]~reg0 ; active_clk   ; active_clk  ; 1.000        ; -0.036     ; 0.604      ;
; 0.348 ; seg_enable[0] ; sev_seg1[1]~reg0 ; active_clk   ; active_clk  ; 1.000        ; -0.036     ; 0.603      ;
; 0.412 ; state         ; state            ; active_clk   ; active_clk  ; 1.000        ; -0.036     ; 0.539      ;
; 0.441 ; state         ; seg_enable[1]    ; active_clk   ; active_clk  ; 1.000        ; -0.036     ; 0.510      ;
; 0.539 ; seg_enable[1] ; sev_seg2[1]~reg0 ; active_clk   ; active_clk  ; 1.000        ; -0.036     ; 0.412      ;
; 0.543 ; seg_enable[1] ; sev_seg2[3]~reg0 ; active_clk   ; active_clk  ; 1.000        ; -0.036     ; 0.408      ;
; 0.544 ; seg_enable[1] ; sev_seg2[6]~reg0 ; active_clk   ; active_clk  ; 1.000        ; -0.036     ; 0.407      ;
; 0.544 ; seg_enable[1] ; sev_seg2[5]~reg0 ; active_clk   ; active_clk  ; 1.000        ; -0.036     ; 0.407      ;
; 0.544 ; seg_enable[1] ; sev_seg2[0]~reg0 ; active_clk   ; active_clk  ; 1.000        ; -0.036     ; 0.407      ;
; 0.546 ; seg_enable[1] ; sev_seg2[2]~reg0 ; active_clk   ; active_clk  ; 1.000        ; -0.036     ; 0.405      ;
; 0.548 ; seg_enable[1] ; sev_seg2[4]~reg0 ; active_clk   ; active_clk  ; 1.000        ; -0.036     ; 0.403      ;
; 0.571 ; state         ; seg_enable[0]    ; active_clk   ; active_clk  ; 1.000        ; -0.036     ; 0.380      ;
+-------+---------------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                    ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.180 ; clk_divider:clk_div_1khz|outclk_50hz      ; clk_divider:clk_div_1khz|outclk_50hz      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; clk_divider:clk_div_1khz|outclk_10khz     ; clk_divider:clk_div_1khz|outclk_10khz     ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; clk_divider:clk_div_1khz|outclk_10hz      ; clk_divider:clk_div_1khz|outclk_10hz      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.180 ; clk_divider:clk_div_1khz|outclk_40hz      ; clk_divider:clk_div_1khz|outclk_40hz      ; clk          ; clk         ; 0.000        ; 0.043      ; 0.307      ;
; 0.186 ; clk_divider:clk_div_1khz|clkdiv_40hz[20]  ; clk_divider:clk_div_1khz|clkdiv_40hz[20]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.314      ;
; 0.291 ; clk_divider:clk_div_1khz|clkdiv_40hz[18]  ; clk_divider:clk_div_1khz|clkdiv_40hz[18]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.419      ;
; 0.292 ; clk_divider:clk_div_1khz|clkdiv_40hz[19]  ; clk_divider:clk_div_1khz|clkdiv_40hz[19]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.420      ;
; 0.298 ; clk_divider:clk_div_1khz|clkdiv_50hz[12]  ; clk_divider:clk_div_1khz|clkdiv_50hz[12]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; clk_divider:clk_div_1khz|clkdiv_50hz[11]  ; clk_divider:clk_div_1khz|clkdiv_50hz[11]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; clk_divider:clk_div_1khz|clkdiv_50hz[8]   ; clk_divider:clk_div_1khz|clkdiv_50hz[8]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.417      ;
; 0.299 ; clk_divider:clk_div_1khz|clkdiv_50hz[13]  ; clk_divider:clk_div_1khz|clkdiv_50hz[13]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; clk_divider:clk_div_1khz|clkdiv_50hz[7]   ; clk_divider:clk_div_1khz|clkdiv_50hz[7]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.418      ;
; 0.299 ; clk_divider:clk_div_1khz|clkdiv_10hz[21]  ; clk_divider:clk_div_1khz|clkdiv_10hz[21]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.426      ;
; 0.299 ; clk_divider:clk_div_1khz|clkdiv_10hz[13]  ; clk_divider:clk_div_1khz|clkdiv_10hz[13]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.418      ;
; 0.299 ; clk_divider:clk_div_1khz|clkdiv_10hz[7]   ; clk_divider:clk_div_1khz|clkdiv_10hz[7]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.418      ;
; 0.299 ; clk_divider:clk_div_1khz|clkdiv_40hz[14]  ; clk_divider:clk_div_1khz|clkdiv_40hz[14]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.418      ;
; 0.300 ; clk_divider:clk_div_1khz|clkdiv_10hz[20]  ; clk_divider:clk_div_1khz|clkdiv_10hz[20]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.427      ;
; 0.300 ; clk_divider:clk_div_1khz|clkdiv_10hz[12]  ; clk_divider:clk_div_1khz|clkdiv_10hz[12]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.419      ;
; 0.300 ; clk_divider:clk_div_1khz|clkdiv_40hz[13]  ; clk_divider:clk_div_1khz|clkdiv_40hz[13]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.419      ;
; 0.301 ; clk_divider:clk_div_1khz|clkdiv_40hz[15]  ; clk_divider:clk_div_1khz|clkdiv_40hz[15]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.420      ;
; 0.305 ; clk_divider:clk_div_1khz|clkdiv_50hz[10]  ; clk_divider:clk_div_1khz|clkdiv_50hz[10]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; clk_divider:clk_div_1khz|clkdiv_10hz[10]  ; clk_divider:clk_div_1khz|clkdiv_10hz[10]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.424      ;
; 0.305 ; clk_divider:clk_div_1khz|clkdiv_40hz[10]  ; clk_divider:clk_div_1khz|clkdiv_40hz[10]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.424      ;
; 0.305 ; clk_divider:clk_div_1khz|clkdiv_40hz[8]   ; clk_divider:clk_div_1khz|clkdiv_40hz[8]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.424      ;
; 0.306 ; clk_divider:clk_div_1khz|clkdiv_50hz[15]  ; clk_divider:clk_div_1khz|clkdiv_50hz[15]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; clk_divider:clk_div_1khz|clkdiv_10khz[15] ; clk_divider:clk_div_1khz|clkdiv_10khz[15] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; clk_divider:clk_div_1khz|clkdiv_10khz[13] ; clk_divider:clk_div_1khz|clkdiv_10khz[13] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; clk_divider:clk_div_1khz|clkdiv_10khz[6]  ; clk_divider:clk_div_1khz|clkdiv_10khz[6]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.306 ; clk_divider:clk_div_1khz|clkdiv_10hz[17]  ; clk_divider:clk_div_1khz|clkdiv_10hz[17]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.425      ;
; 0.307 ; clk_divider:clk_div_1khz|clkdiv_10khz[14] ; clk_divider:clk_div_1khz|clkdiv_10khz[14] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; clk_divider:clk_div_1khz|clkdiv_10khz[11] ; clk_divider:clk_div_1khz|clkdiv_10khz[11] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; clk_divider:clk_div_1khz|clkdiv_10khz[10] ; clk_divider:clk_div_1khz|clkdiv_10khz[10] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; clk_divider:clk_div_1khz|clkdiv_10khz[5]  ; clk_divider:clk_div_1khz|clkdiv_10khz[5]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; clk_divider:clk_div_1khz|clkdiv_10khz[4]  ; clk_divider:clk_div_1khz|clkdiv_10khz[4]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; clk_divider:clk_div_1khz|clkdiv_10hz[16]  ; clk_divider:clk_div_1khz|clkdiv_10hz[16]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; clk_divider:clk_div_1khz|clkdiv_10hz[15]  ; clk_divider:clk_div_1khz|clkdiv_10hz[15]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.307 ; clk_divider:clk_div_1khz|clkdiv_40hz[11]  ; clk_divider:clk_div_1khz|clkdiv_40hz[11]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.426      ;
; 0.308 ; clk_divider:clk_div_1khz|clkdiv_40hz[5]   ; clk_divider:clk_div_1khz|clkdiv_40hz[5]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.427      ;
; 0.310 ; clk_divider:clk_div_1khz|clkdiv_10hz[3]   ; clk_divider:clk_div_1khz|clkdiv_10hz[3]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.429      ;
; 0.311 ; clk_divider:clk_div_1khz|clkdiv_10hz[5]   ; clk_divider:clk_div_1khz|clkdiv_10hz[5]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.430      ;
; 0.312 ; clk_divider:clk_div_1khz|clkdiv_10hz[4]   ; clk_divider:clk_div_1khz|clkdiv_10hz[4]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.431      ;
; 0.322 ; clk_divider:clk_div_1khz|clkdiv_10hz[1]   ; clk_divider:clk_div_1khz|clkdiv_10hz[1]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.441      ;
; 0.324 ; clk_divider:clk_div_1khz|clkdiv_10hz[2]   ; clk_divider:clk_div_1khz|clkdiv_10hz[2]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.443      ;
; 0.324 ; clk_divider:clk_div_1khz|clkdiv_10hz[17]  ; clk_divider:clk_div_1khz|clkdiv_10hz[20]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.640      ;
; 0.327 ; clk_divider:clk_div_1khz|clkdiv_10hz[0]   ; clk_divider:clk_div_1khz|clkdiv_10hz[0]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.446      ;
; 0.327 ; clk_divider:clk_div_1khz|clkdiv_40hz[15]  ; clk_divider:clk_div_1khz|clkdiv_40hz[18]  ; clk          ; clk         ; 0.000        ; 0.233      ; 0.644      ;
; 0.330 ; clk_divider:clk_div_1khz|clkdiv_40hz[15]  ; clk_divider:clk_div_1khz|clkdiv_40hz[19]  ; clk          ; clk         ; 0.000        ; 0.233      ; 0.647      ;
; 0.337 ; clk_divider:clk_div_1khz|clkdiv_40hz[20]  ; clk_divider:clk_div_1khz|clkdiv_40hz[16]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.465      ;
; 0.337 ; clk_divider:clk_div_1khz|clkdiv_10hz[16]  ; clk_divider:clk_div_1khz|clkdiv_10hz[20]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.653      ;
; 0.338 ; clk_divider:clk_div_1khz|clkdiv_40hz[20]  ; clk_divider:clk_div_1khz|clkdiv_40hz[17]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.466      ;
; 0.379 ; clk_divider:clk_div_1khz|clkdiv_40hz[14]  ; clk_divider:clk_div_1khz|clkdiv_40hz[18]  ; clk          ; clk         ; 0.000        ; 0.233      ; 0.696      ;
; 0.382 ; clk_divider:clk_div_1khz|clkdiv_40hz[14]  ; clk_divider:clk_div_1khz|clkdiv_40hz[19]  ; clk          ; clk         ; 0.000        ; 0.233      ; 0.699      ;
; 0.387 ; clk_divider:clk_div_1khz|clkdiv_10hz[17]  ; clk_divider:clk_div_1khz|clkdiv_10hz[21]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.703      ;
; 0.391 ; clk_divider:clk_div_1khz|clkdiv_10hz[15]  ; clk_divider:clk_div_1khz|clkdiv_10hz[20]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.707      ;
; 0.392 ; clk_divider:clk_div_1khz|clkdiv_40hz[13]  ; clk_divider:clk_div_1khz|clkdiv_40hz[18]  ; clk          ; clk         ; 0.000        ; 0.233      ; 0.709      ;
; 0.395 ; clk_divider:clk_div_1khz|clkdiv_40hz[13]  ; clk_divider:clk_div_1khz|clkdiv_40hz[19]  ; clk          ; clk         ; 0.000        ; 0.233      ; 0.712      ;
; 0.400 ; clk_divider:clk_div_1khz|clkdiv_10hz[16]  ; clk_divider:clk_div_1khz|clkdiv_10hz[21]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.716      ;
; 0.409 ; clk_divider:clk_div_1khz|clkdiv_10hz[22]  ; clk_divider:clk_div_1khz|clkdiv_10hz[22]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.536      ;
; 0.413 ; clk_divider:clk_div_1khz|clkdiv_40hz[15]  ; clk_divider:clk_div_1khz|clkdiv_40hz[16]  ; clk          ; clk         ; 0.000        ; 0.233      ; 0.730      ;
; 0.416 ; clk_divider:clk_div_1khz|clkdiv_40hz[15]  ; clk_divider:clk_div_1khz|clkdiv_40hz[17]  ; clk          ; clk         ; 0.000        ; 0.233      ; 0.733      ;
; 0.417 ; clk_divider:clk_div_1khz|clkdiv_10hz[10]  ; clk_divider:clk_div_1khz|clkdiv_10hz[11]  ; clk          ; clk         ; 0.000        ; 0.235      ; 0.736      ;
; 0.419 ; clk_divider:clk_div_1khz|clkdiv_50hz[15]  ; clk_divider:clk_div_1khz|clkdiv_50hz[16]  ; clk          ; clk         ; 0.000        ; 0.233      ; 0.736      ;
; 0.440 ; clk_divider:clk_div_1khz|clkdiv_40hz[18]  ; clk_divider:clk_div_1khz|clkdiv_40hz[19]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.568      ;
; 0.443 ; clk_divider:clk_div_1khz|clkdiv_40hz[16]  ; clk_divider:clk_div_1khz|clkdiv_40hz[16]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.571      ;
; 0.445 ; clk_divider:clk_div_1khz|clkdiv_40hz[17]  ; clk_divider:clk_div_1khz|clkdiv_40hz[17]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.573      ;
; 0.447 ; clk_divider:clk_div_1khz|clkdiv_50hz[12]  ; clk_divider:clk_div_1khz|clkdiv_50hz[13]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.567      ;
; 0.448 ; clk_divider:clk_div_1khz|clkdiv_50hz[6]   ; clk_divider:clk_div_1khz|clkdiv_50hz[6]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.575      ;
; 0.448 ; clk_divider:clk_div_1khz|clkdiv_40hz[14]  ; clk_divider:clk_div_1khz|clkdiv_40hz[15]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.567      ;
; 0.448 ; clk_divider:clk_div_1khz|clkdiv_10hz[19]  ; clk_divider:clk_div_1khz|clkdiv_10hz[20]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.575      ;
; 0.448 ; clk_divider:clk_div_1khz|clkdiv_40hz[12]  ; clk_divider:clk_div_1khz|clkdiv_40hz[18]  ; clk          ; clk         ; 0.000        ; 0.233      ; 0.765      ;
; 0.448 ; clk_divider:clk_div_1khz|clkdiv_10hz[11]  ; clk_divider:clk_div_1khz|clkdiv_10hz[11]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.575      ;
; 0.449 ; clk_divider:clk_div_1khz|clkdiv_10hz[13]  ; clk_divider:clk_div_1khz|clkdiv_10hz[20]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.765      ;
; 0.450 ; clk_divider:clk_div_1khz|clkdiv_50hz[14]  ; clk_divider:clk_div_1khz|clkdiv_50hz[15]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.570      ;
; 0.451 ; clk_divider:clk_div_1khz|clkdiv_50hz[19]  ; clk_divider:clk_div_1khz|clkdiv_50hz[19]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.578      ;
; 0.451 ; clk_divider:clk_div_1khz|clkdiv_50hz[18]  ; clk_divider:clk_div_1khz|clkdiv_50hz[18]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.578      ;
; 0.451 ; clk_divider:clk_div_1khz|clkdiv_10hz[19]  ; clk_divider:clk_div_1khz|clkdiv_10hz[19]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.578      ;
; 0.451 ; clk_divider:clk_div_1khz|clkdiv_40hz[12]  ; clk_divider:clk_div_1khz|clkdiv_40hz[13]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.570      ;
; 0.451 ; clk_divider:clk_div_1khz|clkdiv_40hz[17]  ; clk_divider:clk_div_1khz|clkdiv_40hz[18]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.579      ;
; 0.451 ; clk_divider:clk_div_1khz|clkdiv_40hz[12]  ; clk_divider:clk_div_1khz|clkdiv_40hz[19]  ; clk          ; clk         ; 0.000        ; 0.233      ; 0.768      ;
; 0.452 ; clk_divider:clk_div_1khz|clkdiv_40hz[10]  ; clk_divider:clk_div_1khz|clkdiv_40hz[11]  ; clk          ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; clk_divider:clk_div_1khz|clkdiv_50hz[16]  ; clk_divider:clk_div_1khz|clkdiv_50hz[16]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.579      ;
; 0.454 ; clk_divider:clk_div_1khz|clkdiv_10khz[8]  ; clk_divider:clk_div_1khz|clkdiv_10khz[8]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.581      ;
; 0.454 ; clk_divider:clk_div_1khz|clkdiv_50hz[10]  ; clk_divider:clk_div_1khz|clkdiv_50hz[11]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; clk_divider:clk_div_1khz|clkdiv_40hz[17]  ; clk_divider:clk_div_1khz|clkdiv_40hz[19]  ; clk          ; clk         ; 0.000        ; 0.044      ; 0.582      ;
; 0.454 ; clk_divider:clk_div_1khz|clkdiv_10hz[15]  ; clk_divider:clk_div_1khz|clkdiv_10hz[21]  ; clk          ; clk         ; 0.000        ; 0.232      ; 0.770      ;
; 0.455 ; clk_divider:clk_div_1khz|clkdiv_40hz[4]   ; clk_divider:clk_div_1khz|clkdiv_40hz[5]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.574      ;
; 0.456 ; clk_divider:clk_div_1khz|clkdiv_40hz[12]  ; clk_divider:clk_div_1khz|clkdiv_40hz[12]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.575      ;
; 0.456 ; clk_divider:clk_div_1khz|clkdiv_50hz[11]  ; clk_divider:clk_div_1khz|clkdiv_50hz[12]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.576      ;
; 0.456 ; clk_divider:clk_div_1khz|clkdiv_50hz[9]   ; clk_divider:clk_div_1khz|clkdiv_50hz[10]  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.578      ;
; 0.456 ; clk_divider:clk_div_1khz|clkdiv_10khz[14] ; clk_divider:clk_div_1khz|clkdiv_10khz[15] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.575      ;
; 0.456 ; clk_divider:clk_div_1khz|clkdiv_10khz[10] ; clk_divider:clk_div_1khz|clkdiv_10khz[11] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.575      ;
; 0.456 ; clk_divider:clk_div_1khz|clkdiv_10khz[4]  ; clk_divider:clk_div_1khz|clkdiv_10khz[5]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.575      ;
; 0.456 ; clk_divider:clk_div_1khz|clkdiv_10hz[15]  ; clk_divider:clk_div_1khz|clkdiv_10hz[16]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.575      ;
; 0.457 ; clk_divider:clk_div_1khz|clkdiv_50hz[7]   ; clk_divider:clk_div_1khz|clkdiv_50hz[8]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.576      ;
; 0.458 ; clk_divider:clk_div_1khz|clkdiv_10hz[12]  ; clk_divider:clk_div_1khz|clkdiv_10hz[13]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.577      ;
; 0.458 ; clk_divider:clk_div_1khz|clkdiv_40hz[13]  ; clk_divider:clk_div_1khz|clkdiv_40hz[14]  ; clk          ; clk         ; 0.000        ; 0.035      ; 0.577      ;
; 0.458 ; clk_divider:clk_div_1khz|clkdiv_10hz[20]  ; clk_divider:clk_div_1khz|clkdiv_10hz[21]  ; clk          ; clk         ; 0.000        ; 0.043      ; 0.585      ;
; 0.459 ; clk_divider:clk_div_1khz|clkdiv_10hz[3]   ; clk_divider:clk_div_1khz|clkdiv_10hz[4]   ; clk          ; clk         ; 0.000        ; 0.035      ; 0.578      ;
; 0.459 ; clk_divider:clk_div_1khz|clkdiv_50hz[11]  ; clk_divider:clk_div_1khz|clkdiv_50hz[13]  ; clk          ; clk         ; 0.000        ; 0.036      ; 0.579      ;
; 0.459 ; clk_divider:clk_div_1khz|clkdiv_50hz[9]   ; clk_divider:clk_div_1khz|clkdiv_50hz[11]  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.581      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'active_clk'                                                                        ;
+-------+---------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+------------------+--------------+-------------+--------------+------------+------------+
; 0.209 ; state         ; seg_enable[0]    ; active_clk   ; active_clk  ; 0.000        ; 0.036      ; 0.329      ;
; 0.216 ; seg_enable[1] ; sev_seg2[4]~reg0 ; active_clk   ; active_clk  ; 0.000        ; 0.036      ; 0.336      ;
; 0.216 ; seg_enable[1] ; sev_seg2[3]~reg0 ; active_clk   ; active_clk  ; 0.000        ; 0.036      ; 0.336      ;
; 0.216 ; seg_enable[1] ; sev_seg2[2]~reg0 ; active_clk   ; active_clk  ; 0.000        ; 0.036      ; 0.336      ;
; 0.218 ; seg_enable[1] ; sev_seg2[5]~reg0 ; active_clk   ; active_clk  ; 0.000        ; 0.036      ; 0.338      ;
; 0.218 ; seg_enable[1] ; sev_seg2[0]~reg0 ; active_clk   ; active_clk  ; 0.000        ; 0.036      ; 0.338      ;
; 0.219 ; seg_enable[1] ; sev_seg2[6]~reg0 ; active_clk   ; active_clk  ; 0.000        ; 0.036      ; 0.339      ;
; 0.220 ; seg_enable[1] ; sev_seg2[1]~reg0 ; active_clk   ; active_clk  ; 0.000        ; 0.036      ; 0.340      ;
; 0.331 ; state         ; seg_enable[1]    ; active_clk   ; active_clk  ; 0.000        ; 0.036      ; 0.451      ;
; 0.373 ; state         ; state            ; active_clk   ; active_clk  ; 0.000        ; 0.036      ; 0.493      ;
; 0.391 ; seg_enable[0] ; sev_seg1[1]~reg0 ; active_clk   ; active_clk  ; 0.000        ; 0.036      ; 0.511      ;
; 0.392 ; seg_enable[0] ; sev_seg1[2]~reg0 ; active_clk   ; active_clk  ; 0.000        ; 0.036      ; 0.512      ;
; 0.393 ; seg_enable[0] ; sev_seg1[5]~reg0 ; active_clk   ; active_clk  ; 0.000        ; 0.036      ; 0.513      ;
; 0.395 ; seg_enable[0] ; sev_seg1[0]~reg0 ; active_clk   ; active_clk  ; 0.000        ; 0.036      ; 0.515      ;
; 0.396 ; seg_enable[0] ; sev_seg1[6]~reg0 ; active_clk   ; active_clk  ; 0.000        ; 0.036      ; 0.516      ;
; 0.397 ; seg_enable[0] ; sev_seg1[3]~reg0 ; active_clk   ; active_clk  ; 0.000        ; 0.036      ; 0.517      ;
; 0.398 ; seg_enable[0] ; sev_seg1[4]~reg0 ; active_clk   ; active_clk  ; 0.000        ; 0.036      ; 0.518      ;
+-------+---------------+------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                           ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clk   ; Rise       ; clk                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; active_clk                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[16]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[17]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[18]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[19]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[20]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[21]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[22]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10khz[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10khz[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10khz[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10khz[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10khz[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10khz[15] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10khz[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10khz[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10khz[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10khz[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10khz[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10khz[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10khz[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[16]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[17]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[18]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[19]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[20]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_50hz[10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_50hz[11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_50hz[12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_50hz[13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_50hz[14]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_50hz[15]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_50hz[16]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_50hz[17]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_50hz[18]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_50hz[19]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_50hz[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_50hz[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_50hz[8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_50hz[9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|outclk_10hz      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|outclk_10khz     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|outclk_40hz      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clk   ; Rise       ; clk_divider:clk_div_1khz|outclk_50hz      ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[11]  ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[14]  ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[18]  ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[19]  ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[20]  ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[21]  ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[22]  ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_50hz[16]  ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_50hz[17]  ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_50hz[18]  ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_50hz[19]  ;
; -0.085 ; 0.099        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|outclk_10hz      ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[8]   ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[9]   ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10khz[8]  ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10khz[9]  ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[16]  ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[17]  ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[18]  ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[19]  ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_40hz[20]  ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_50hz[6]   ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|outclk_10khz     ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|outclk_40hz      ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|outclk_50hz      ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; active_clk                                ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; clk_divider:clk_div_1khz|clkdiv_10hz[12]  ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'active_clk'                                                            ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; active_clk ; Rise       ; seg_enable[0]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; active_clk ; Rise       ; seg_enable[1]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; active_clk ; Rise       ; sev_seg1[0]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; active_clk ; Rise       ; sev_seg1[1]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; active_clk ; Rise       ; sev_seg1[2]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; active_clk ; Rise       ; sev_seg1[3]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; active_clk ; Rise       ; sev_seg1[4]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; active_clk ; Rise       ; sev_seg1[5]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; active_clk ; Rise       ; sev_seg1[6]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; active_clk ; Rise       ; sev_seg2[0]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; active_clk ; Rise       ; sev_seg2[1]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; active_clk ; Rise       ; sev_seg2[2]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; active_clk ; Rise       ; sev_seg2[3]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; active_clk ; Rise       ; sev_seg2[4]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; active_clk ; Rise       ; sev_seg2[5]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; active_clk ; Rise       ; sev_seg2[6]~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; active_clk ; Rise       ; state                       ;
; 0.284  ; 0.468        ; 0.184          ; Low Pulse Width  ; active_clk ; Rise       ; seg_enable[1]               ;
; 0.284  ; 0.468        ; 0.184          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg2[0]~reg0            ;
; 0.284  ; 0.468        ; 0.184          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg2[1]~reg0            ;
; 0.284  ; 0.468        ; 0.184          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg2[2]~reg0            ;
; 0.284  ; 0.468        ; 0.184          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg2[3]~reg0            ;
; 0.284  ; 0.468        ; 0.184          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg2[4]~reg0            ;
; 0.284  ; 0.468        ; 0.184          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg2[5]~reg0            ;
; 0.284  ; 0.468        ; 0.184          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg2[6]~reg0            ;
; 0.285  ; 0.469        ; 0.184          ; Low Pulse Width  ; active_clk ; Rise       ; seg_enable[0]               ;
; 0.285  ; 0.469        ; 0.184          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg1[0]~reg0            ;
; 0.285  ; 0.469        ; 0.184          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg1[1]~reg0            ;
; 0.285  ; 0.469        ; 0.184          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg1[2]~reg0            ;
; 0.285  ; 0.469        ; 0.184          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg1[3]~reg0            ;
; 0.285  ; 0.469        ; 0.184          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg1[4]~reg0            ;
; 0.285  ; 0.469        ; 0.184          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg1[5]~reg0            ;
; 0.285  ; 0.469        ; 0.184          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg1[6]~reg0            ;
; 0.285  ; 0.469        ; 0.184          ; Low Pulse Width  ; active_clk ; Rise       ; state                       ;
; 0.312  ; 0.528        ; 0.216          ; High Pulse Width ; active_clk ; Rise       ; seg_enable[0]               ;
; 0.312  ; 0.528        ; 0.216          ; High Pulse Width ; active_clk ; Rise       ; seg_enable[1]               ;
; 0.312  ; 0.528        ; 0.216          ; High Pulse Width ; active_clk ; Rise       ; sev_seg1[0]~reg0            ;
; 0.312  ; 0.528        ; 0.216          ; High Pulse Width ; active_clk ; Rise       ; sev_seg1[1]~reg0            ;
; 0.312  ; 0.528        ; 0.216          ; High Pulse Width ; active_clk ; Rise       ; sev_seg1[2]~reg0            ;
; 0.312  ; 0.528        ; 0.216          ; High Pulse Width ; active_clk ; Rise       ; sev_seg1[3]~reg0            ;
; 0.312  ; 0.528        ; 0.216          ; High Pulse Width ; active_clk ; Rise       ; sev_seg1[4]~reg0            ;
; 0.312  ; 0.528        ; 0.216          ; High Pulse Width ; active_clk ; Rise       ; sev_seg1[5]~reg0            ;
; 0.312  ; 0.528        ; 0.216          ; High Pulse Width ; active_clk ; Rise       ; sev_seg1[6]~reg0            ;
; 0.312  ; 0.528        ; 0.216          ; High Pulse Width ; active_clk ; Rise       ; sev_seg2[0]~reg0            ;
; 0.312  ; 0.528        ; 0.216          ; High Pulse Width ; active_clk ; Rise       ; sev_seg2[1]~reg0            ;
; 0.312  ; 0.528        ; 0.216          ; High Pulse Width ; active_clk ; Rise       ; sev_seg2[2]~reg0            ;
; 0.312  ; 0.528        ; 0.216          ; High Pulse Width ; active_clk ; Rise       ; sev_seg2[3]~reg0            ;
; 0.312  ; 0.528        ; 0.216          ; High Pulse Width ; active_clk ; Rise       ; sev_seg2[4]~reg0            ;
; 0.312  ; 0.528        ; 0.216          ; High Pulse Width ; active_clk ; Rise       ; sev_seg2[5]~reg0            ;
; 0.312  ; 0.528        ; 0.216          ; High Pulse Width ; active_clk ; Rise       ; sev_seg2[6]~reg0            ;
; 0.312  ; 0.528        ; 0.216          ; High Pulse Width ; active_clk ; Rise       ; state                       ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; active_clk ; Rise       ; seg_enable[1]|clk           ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg2[0]~reg0|clk        ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg2[1]~reg0|clk        ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg2[2]~reg0|clk        ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg2[3]~reg0|clk        ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg2[4]~reg0|clk        ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg2[5]~reg0|clk        ;
; 0.464  ; 0.464        ; 0.000          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg2[6]~reg0|clk        ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; active_clk ; Rise       ; seg_enable[0]|clk           ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg1[0]~reg0|clk        ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg1[1]~reg0|clk        ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg1[2]~reg0|clk        ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg1[3]~reg0|clk        ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg1[4]~reg0|clk        ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg1[5]~reg0|clk        ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; active_clk ; Rise       ; sev_seg1[6]~reg0|clk        ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; active_clk ; Rise       ; state|clk                   ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; active_clk ; Rise       ; active_clk~clkctrl|inclk[0] ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; active_clk ; Rise       ; active_clk~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; active_clk ; Rise       ; active_clk|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; active_clk ; Rise       ; active_clk|q                ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; active_clk ; Rise       ; active_clk~clkctrl|inclk[0] ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; active_clk ; Rise       ; active_clk~clkctrl|outclk   ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; active_clk ; Rise       ; seg_enable[0]|clk           ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; active_clk ; Rise       ; seg_enable[1]|clk           ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; active_clk ; Rise       ; sev_seg1[0]~reg0|clk        ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; active_clk ; Rise       ; sev_seg1[1]~reg0|clk        ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; active_clk ; Rise       ; sev_seg1[2]~reg0|clk        ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; active_clk ; Rise       ; sev_seg1[3]~reg0|clk        ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; active_clk ; Rise       ; sev_seg1[4]~reg0|clk        ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; active_clk ; Rise       ; sev_seg1[5]~reg0|clk        ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; active_clk ; Rise       ; sev_seg1[6]~reg0|clk        ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; active_clk ; Rise       ; sev_seg2[0]~reg0|clk        ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; active_clk ; Rise       ; sev_seg2[1]~reg0|clk        ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; active_clk ; Rise       ; sev_seg2[2]~reg0|clk        ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; active_clk ; Rise       ; sev_seg2[3]~reg0|clk        ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; active_clk ; Rise       ; sev_seg2[4]~reg0|clk        ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; active_clk ; Rise       ; sev_seg2[5]~reg0|clk        ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; active_clk ; Rise       ; sev_seg2[6]~reg0|clk        ;
; 0.534  ; 0.534        ; 0.000          ; High Pulse Width ; active_clk ; Rise       ; state|clk                   ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; reset         ; active_clk ; 1.482 ; 2.095 ; Rise       ; active_clk      ;
; sw[*]         ; active_clk ; 1.931 ; 2.579 ; Rise       ; active_clk      ;
;  sw[0]        ; active_clk ; 1.524 ; 2.138 ; Rise       ; active_clk      ;
;  sw[1]        ; active_clk ; 1.626 ; 2.250 ; Rise       ; active_clk      ;
;  sw[2]        ; active_clk ; 1.572 ; 2.201 ; Rise       ; active_clk      ;
;  sw[3]        ; active_clk ; 1.808 ; 2.441 ; Rise       ; active_clk      ;
;  sw[4]        ; active_clk ; 1.475 ; 2.069 ; Rise       ; active_clk      ;
;  sw[5]        ; active_clk ; 1.931 ; 2.579 ; Rise       ; active_clk      ;
;  sw[6]        ; active_clk ; 1.818 ; 2.470 ; Rise       ; active_clk      ;
;  sw[7]        ; active_clk ; 1.585 ; 2.216 ; Rise       ; active_clk      ;
; clkswitch[*]  ; clk        ; 1.708 ; 2.410 ; Rise       ; clk             ;
;  clkswitch[0] ; clk        ; 1.675 ; 2.381 ; Rise       ; clk             ;
;  clkswitch[1] ; clk        ; 1.708 ; 2.410 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; reset         ; active_clk ; -1.071 ; -1.680 ; Rise       ; active_clk      ;
; sw[*]         ; active_clk ; -1.170 ; -1.762 ; Rise       ; active_clk      ;
;  sw[0]        ; active_clk ; -1.222 ; -1.833 ; Rise       ; active_clk      ;
;  sw[1]        ; active_clk ; -1.285 ; -1.906 ; Rise       ; active_clk      ;
;  sw[2]        ; active_clk ; -1.278 ; -1.878 ; Rise       ; active_clk      ;
;  sw[3]        ; active_clk ; -1.453 ; -2.095 ; Rise       ; active_clk      ;
;  sw[4]        ; active_clk ; -1.170 ; -1.762 ; Rise       ; active_clk      ;
;  sw[5]        ; active_clk ; -1.562 ; -2.211 ; Rise       ; active_clk      ;
;  sw[6]        ; active_clk ; -1.455 ; -2.109 ; Rise       ; active_clk      ;
;  sw[7]        ; active_clk ; -1.278 ; -1.879 ; Rise       ; active_clk      ;
; clkswitch[*]  ; clk        ; -1.218 ; -1.874 ; Rise       ; clk             ;
;  clkswitch[0] ; clk        ; -1.384 ; -2.074 ; Rise       ; clk             ;
;  clkswitch[1] ; clk        ; -1.218 ; -1.874 ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; sev_seg1[*]  ; active_clk ; 3.181 ; 3.243 ; Rise       ; active_clk      ;
;  sev_seg1[0] ; active_clk ; 3.019 ; 3.068 ; Rise       ; active_clk      ;
;  sev_seg1[1] ; active_clk ; 3.027 ; 3.077 ; Rise       ; active_clk      ;
;  sev_seg1[2] ; active_clk ; 3.069 ; 3.125 ; Rise       ; active_clk      ;
;  sev_seg1[3] ; active_clk ; 3.181 ; 3.243 ; Rise       ; active_clk      ;
;  sev_seg1[4] ; active_clk ; 3.075 ; 3.124 ; Rise       ; active_clk      ;
;  sev_seg1[5] ; active_clk ; 3.067 ; 3.120 ; Rise       ; active_clk      ;
;  sev_seg1[6] ; active_clk ; 3.048 ; 3.098 ; Rise       ; active_clk      ;
; sev_seg2[*]  ; active_clk ; 3.153 ; 3.216 ; Rise       ; active_clk      ;
;  sev_seg2[0] ; active_clk ; 2.917 ; 2.953 ; Rise       ; active_clk      ;
;  sev_seg2[1] ; active_clk ; 2.918 ; 2.954 ; Rise       ; active_clk      ;
;  sev_seg2[2] ; active_clk ; 3.044 ; 3.090 ; Rise       ; active_clk      ;
;  sev_seg2[3] ; active_clk ; 2.927 ; 2.963 ; Rise       ; active_clk      ;
;  sev_seg2[4] ; active_clk ; 2.937 ; 2.974 ; Rise       ; active_clk      ;
;  sev_seg2[5] ; active_clk ; 3.153 ; 3.216 ; Rise       ; active_clk      ;
;  sev_seg2[6] ; active_clk ; 3.070 ; 3.121 ; Rise       ; active_clk      ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; sev_seg1[*]  ; active_clk ; 2.944 ; 2.991 ; Rise       ; active_clk      ;
;  sev_seg1[0] ; active_clk ; 2.944 ; 2.991 ; Rise       ; active_clk      ;
;  sev_seg1[1] ; active_clk ; 2.951 ; 3.000 ; Rise       ; active_clk      ;
;  sev_seg1[2] ; active_clk ; 2.993 ; 3.046 ; Rise       ; active_clk      ;
;  sev_seg1[3] ; active_clk ; 3.100 ; 3.159 ; Rise       ; active_clk      ;
;  sev_seg1[4] ; active_clk ; 2.998 ; 3.045 ; Rise       ; active_clk      ;
;  sev_seg1[5] ; active_clk ; 2.990 ; 3.040 ; Rise       ; active_clk      ;
;  sev_seg1[6] ; active_clk ; 2.972 ; 3.020 ; Rise       ; active_clk      ;
; sev_seg2[*]  ; active_clk ; 2.847 ; 2.881 ; Rise       ; active_clk      ;
;  sev_seg2[0] ; active_clk ; 2.847 ; 2.881 ; Rise       ; active_clk      ;
;  sev_seg2[1] ; active_clk ; 2.848 ; 2.882 ; Rise       ; active_clk      ;
;  sev_seg2[2] ; active_clk ; 2.968 ; 3.013 ; Rise       ; active_clk      ;
;  sev_seg2[3] ; active_clk ; 2.857 ; 2.891 ; Rise       ; active_clk      ;
;  sev_seg2[4] ; active_clk ; 2.866 ; 2.901 ; Rise       ; active_clk      ;
;  sev_seg2[5] ; active_clk ; 3.073 ; 3.133 ; Rise       ; active_clk      ;
;  sev_seg2[6] ; active_clk ; 2.994 ; 3.042 ; Rise       ; active_clk      ;
+--------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.101   ; 0.180 ; N/A      ; N/A     ; -3.000              ;
;  active_clk      ; -0.150   ; 0.209 ; N/A      ; N/A     ; -1.000              ;
;  clk             ; -2.101   ; 0.180 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -101.475 ; 0.0   ; 0.0      ; 0.0     ; -96.715             ;
;  active_clk      ; -1.128   ; 0.000 ; N/A      ; N/A     ; -17.000             ;
;  clk             ; -100.347 ; 0.000 ; N/A      ; N/A     ; -79.715             ;
+------------------+----------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; reset         ; active_clk ; 2.658 ; 3.090 ; Rise       ; active_clk      ;
; sw[*]         ; active_clk ; 3.464 ; 3.909 ; Rise       ; active_clk      ;
;  sw[0]        ; active_clk ; 2.686 ; 3.152 ; Rise       ; active_clk      ;
;  sw[1]        ; active_clk ; 2.932 ; 3.375 ; Rise       ; active_clk      ;
;  sw[2]        ; active_clk ; 2.822 ; 3.286 ; Rise       ; active_clk      ;
;  sw[3]        ; active_clk ; 3.216 ; 3.704 ; Rise       ; active_clk      ;
;  sw[4]        ; active_clk ; 2.640 ; 3.066 ; Rise       ; active_clk      ;
;  sw[5]        ; active_clk ; 3.464 ; 3.909 ; Rise       ; active_clk      ;
;  sw[6]        ; active_clk ; 3.299 ; 3.745 ; Rise       ; active_clk      ;
;  sw[7]        ; active_clk ; 2.825 ; 3.291 ; Rise       ; active_clk      ;
; clkswitch[*]  ; clk        ; 2.999 ; 3.552 ; Rise       ; clk             ;
;  clkswitch[0] ; clk        ; 2.955 ; 3.526 ; Rise       ; clk             ;
;  clkswitch[1] ; clk        ; 2.999 ; 3.552 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; reset         ; active_clk ; -1.071 ; -1.680 ; Rise       ; active_clk      ;
; sw[*]         ; active_clk ; -1.170 ; -1.762 ; Rise       ; active_clk      ;
;  sw[0]        ; active_clk ; -1.222 ; -1.833 ; Rise       ; active_clk      ;
;  sw[1]        ; active_clk ; -1.285 ; -1.906 ; Rise       ; active_clk      ;
;  sw[2]        ; active_clk ; -1.278 ; -1.878 ; Rise       ; active_clk      ;
;  sw[3]        ; active_clk ; -1.453 ; -2.095 ; Rise       ; active_clk      ;
;  sw[4]        ; active_clk ; -1.170 ; -1.762 ; Rise       ; active_clk      ;
;  sw[5]        ; active_clk ; -1.562 ; -2.211 ; Rise       ; active_clk      ;
;  sw[6]        ; active_clk ; -1.455 ; -2.109 ; Rise       ; active_clk      ;
;  sw[7]        ; active_clk ; -1.278 ; -1.879 ; Rise       ; active_clk      ;
; clkswitch[*]  ; clk        ; -1.218 ; -1.874 ; Rise       ; clk             ;
;  clkswitch[0] ; clk        ; -1.384 ; -2.074 ; Rise       ; clk             ;
;  clkswitch[1] ; clk        ; -1.218 ; -1.874 ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; sev_seg1[*]  ; active_clk ; 5.391 ; 5.365 ; Rise       ; active_clk      ;
;  sev_seg1[0] ; active_clk ; 5.106 ; 5.082 ; Rise       ; active_clk      ;
;  sev_seg1[1] ; active_clk ; 5.110 ; 5.090 ; Rise       ; active_clk      ;
;  sev_seg1[2] ; active_clk ; 5.174 ; 5.162 ; Rise       ; active_clk      ;
;  sev_seg1[3] ; active_clk ; 5.391 ; 5.365 ; Rise       ; active_clk      ;
;  sev_seg1[4] ; active_clk ; 5.177 ; 5.160 ; Rise       ; active_clk      ;
;  sev_seg1[5] ; active_clk ; 5.171 ; 5.160 ; Rise       ; active_clk      ;
;  sev_seg1[6] ; active_clk ; 5.136 ; 5.122 ; Rise       ; active_clk      ;
; sev_seg2[*]  ; active_clk ; 5.338 ; 5.312 ; Rise       ; active_clk      ;
;  sev_seg2[0] ; active_clk ; 4.890 ; 4.873 ; Rise       ; active_clk      ;
;  sev_seg2[1] ; active_clk ; 4.893 ; 4.874 ; Rise       ; active_clk      ;
;  sev_seg2[2] ; active_clk ; 5.142 ; 5.114 ; Rise       ; active_clk      ;
;  sev_seg2[3] ; active_clk ; 4.911 ; 4.891 ; Rise       ; active_clk      ;
;  sev_seg2[4] ; active_clk ; 4.923 ; 4.906 ; Rise       ; active_clk      ;
;  sev_seg2[5] ; active_clk ; 5.338 ; 5.312 ; Rise       ; active_clk      ;
;  sev_seg2[6] ; active_clk ; 5.163 ; 5.147 ; Rise       ; active_clk      ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; sev_seg1[*]  ; active_clk ; 2.944 ; 2.991 ; Rise       ; active_clk      ;
;  sev_seg1[0] ; active_clk ; 2.944 ; 2.991 ; Rise       ; active_clk      ;
;  sev_seg1[1] ; active_clk ; 2.951 ; 3.000 ; Rise       ; active_clk      ;
;  sev_seg1[2] ; active_clk ; 2.993 ; 3.046 ; Rise       ; active_clk      ;
;  sev_seg1[3] ; active_clk ; 3.100 ; 3.159 ; Rise       ; active_clk      ;
;  sev_seg1[4] ; active_clk ; 2.998 ; 3.045 ; Rise       ; active_clk      ;
;  sev_seg1[5] ; active_clk ; 2.990 ; 3.040 ; Rise       ; active_clk      ;
;  sev_seg1[6] ; active_clk ; 2.972 ; 3.020 ; Rise       ; active_clk      ;
; sev_seg2[*]  ; active_clk ; 2.847 ; 2.881 ; Rise       ; active_clk      ;
;  sev_seg2[0] ; active_clk ; 2.847 ; 2.881 ; Rise       ; active_clk      ;
;  sev_seg2[1] ; active_clk ; 2.848 ; 2.882 ; Rise       ; active_clk      ;
;  sev_seg2[2] ; active_clk ; 2.968 ; 3.013 ; Rise       ; active_clk      ;
;  sev_seg2[3] ; active_clk ; 2.857 ; 2.891 ; Rise       ; active_clk      ;
;  sev_seg2[4] ; active_clk ; 2.866 ; 2.901 ; Rise       ; active_clk      ;
;  sev_seg2[5] ; active_clk ; 3.073 ; 3.133 ; Rise       ; active_clk      ;
;  sev_seg2[6] ; active_clk ; 2.994 ; 3.042 ; Rise       ; active_clk      ;
+--------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; sev_seg1[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sev_seg1[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sev_seg1[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sev_seg1[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sev_seg1[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sev_seg1[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sev_seg1[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sev_seg1[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sev_seg2[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sev_seg2[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sev_seg2[2]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sev_seg2[3]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sev_seg2[4]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sev_seg2[5]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sev_seg2[6]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sev_seg2[7]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sw[8]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[9]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[10]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[11]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[12]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[13]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[14]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[15]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[1]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[2]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[3]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[4]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[5]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[6]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sw[7]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clkswitch[1]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clkswitch[0]            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sev_seg1[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; sev_seg1[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; sev_seg1[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; sev_seg1[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; sev_seg1[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; sev_seg1[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; sev_seg1[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; sev_seg1[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; sev_seg2[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; sev_seg2[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; sev_seg2[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; sev_seg2[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; sev_seg2[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; sev_seg2[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; sev_seg2[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; sev_seg2[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; sev_seg1[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; sev_seg1[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; sev_seg1[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; sev_seg1[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; sev_seg1[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; sev_seg1[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; sev_seg1[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; sev_seg1[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; sev_seg2[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; sev_seg2[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; sev_seg2[2]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; sev_seg2[3]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; sev_seg2[4]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; sev_seg2[5]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; sev_seg2[6]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; sev_seg2[7]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------+
; Setup Transfers                                                     ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; active_clk ; active_clk ; 17       ; 0        ; 0        ; 0        ;
; clk        ; clk        ; 1476     ; 0        ; 0        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Hold Transfers                                                      ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; active_clk ; active_clk ; 17       ; 0        ; 0        ; 0        ;
; clk        ; clk        ; 1476     ; 0        ; 0        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 75    ; 75   ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 14    ; 14   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Tue Dec 25 19:24:03 2018
Info: Command: quartus_sta hw_7 -c hw_7
Info: qsta_default_script.tcl version: #1
Warning (20013): Ignored assignments for entity "hw_5" -- entity does not exist in design
    Warning (20014): Assignment for entity set_global_assignment -name LL_ROOT_REGION ON -entity hw_5 -section_id "Root Region" was ignored
    Warning (20014): Assignment for entity set_global_assignment -name LL_MEMBER_STATE LOCKED -entity hw_5 -section_id "Root Region" was ignored
    Warning (20014): Assignment for entity set_global_assignment -name LL_ROUTING_REGION OFF -entity hw_5 -section_id "Root Region" was ignored
    Warning (20014): Assignment for entity set_instance_assignment -name PARTITION_HIERARCHY root_partition -to | -entity hw_5 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_NETLIST_TYPE SOURCE -entity hw_5 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_FITTER_PRESERVATION_LEVEL PLACEMENT_AND_ROUTING -entity hw_5 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_PRESERVE_HIGH_SPEED_TILES ON -entity hw_5 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IGNORE_SOURCE_FILE_CHANGES OFF -entity hw_5 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_ALWAYS_USE_QXP_NETLIST OFF -entity hw_5 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_COLOR 16764057 -entity hw_5 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_ASSIGNMENTS ON -entity hw_5 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_EXISTING_ASSIGNMENTS REPLACE_CONFLICTING -entity hw_5 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_EXISTING_LOGICLOCK_REGIONS UPDATE_CONFLICTING -entity hw_5 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_PIN_ASSIGNMENTS ON -entity hw_5 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_IMPORT_PROMOTE_ASSIGNMENTS ON -entity hw_5 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_TYPE STANDARD_PARTITION -entity hw_5 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name ALLOW_MULTIPLE_PERSONAS OFF -entity hw_5 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_ASD_REGION_ID 1 -entity hw_5 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name CROSS_BOUNDARY_OPTIMIZATIONS OFF -entity hw_5 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PROPAGATE_CONSTANTS_ON_INPUTS ON -entity hw_5 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PROPAGATE_INVERSIONS_ON_INPUTS ON -entity hw_5 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name REMOVE_LOGIC_ON_UNCONNECTED_OUTPUTS ON -entity hw_5 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name MERGE_EQUIVALENT_INPUTS ON -entity hw_5 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name MERGE_EQUIVALENT_BIDIRS ON -entity hw_5 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name ABSORB_PATHS_FROM_OUTPUTS_TO_INPUTS ON -entity hw_5 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_EXTRACT_HARD_BLOCK_NODES ON -entity hw_5 -section_id Top was ignored
    Warning (20014): Assignment for entity set_global_assignment -name PARTITION_ENABLE_STRICT_PRESERVATION OFF -entity hw_5 -section_id Top was ignored
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'hw_7.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name active_clk active_clk
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.101
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.101            -100.347 clk 
    Info (332119):    -0.150              -1.128 active_clk 
Info (332146): Worst-case hold slack is 0.344
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.344               0.000 clk 
    Info (332119):     0.391               0.000 active_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -75.000 clk 
    Info (332119):    -1.000             -17.000 active_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.766
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.766             -81.127 clk 
    Info (332119):    -0.027              -0.171 active_clk 
Info (332146): Worst-case hold slack is 0.299
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.299               0.000 clk 
    Info (332119):     0.347               0.000 active_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -75.000 clk 
    Info (332119):    -1.000             -17.000 active_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.756
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.756             -26.229 clk 
    Info (332119):     0.341               0.000 active_clk 
Info (332146): Worst-case hold slack is 0.180
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.180               0.000 clk 
    Info (332119):     0.209               0.000 active_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -79.715 clk 
    Info (332119):    -1.000             -17.000 active_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 33 warnings
    Info: Peak virtual memory: 4649 megabytes
    Info: Processing ended: Tue Dec 25 19:24:07 2018
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


