`define SIM
module ALU_4bits(
        input sys_clk,
        input sys_rst_n,
        input [3 : 0] A,
        input [3 : 0] B,
        input [3 : 0] aluop,
        output ov,
        output zero,
        output logic    [3 : 0]  an,
        output logic    [7 : 0]  a_to_g
    );
    
    logic [3 : 0] alures0, alures1;
    
    alu U0(
    .A          (A[3:0]),
    .B          (B[3:0]),
    .aluop      (aluop[3:0]),
    .alures     ({alures1[3:0], alures0[3:0]}),
    .ZF         (zero),
    .OF         (ov)
    );

    x7seg_d U1(
    .sys_clk    (sys_clk),
    .sys_rst_n  (sys_rst_n),
    .Y0         (alures0),
    .Y1         (alures1),
    .an         (an),
    .a_to_g     (a_to_g)
    );  
    
endmodule