         1 I       I0 1 \mem_control.write_done_edge.o_nedge_edge 
         1 I       I1 2 \mem_control.o_write_done 
         1 I       I2 3 \mem_control.i_reset 
         1 O        O 1 _033_
         2 I       I0 1 ila_reset_register_clk
         2 I       I1 2 \DUT.clk0 
         2 O        O 1 _039_
         3 I       I0 1 \spi_passiv.i_ss 
         3 I       I1 2 _168_[2]
         3 O        O 1 _060_
         4 I       I0 1 \spi_passiv.bit_cnt [1]
         4 I       I1 2 \spi_passiv.bit_cnt [0]
         4 O        O 1 _168_[2]
         5 I       I0 1 \change_trigger.i_nib [1]
         5 I       I1 2 \spi_passiv.rx_shift_reg [1]
         5 I       I2 3 \spi_passiv.i_ss 
         5 I       I3 4 _168_[2]
         5 O        O 1 _062_
         6 I       I0 1 _146_[12]
         6 I       I1 2 \mem_control.addr_cnt_wd [12]
         6 I       I2 3 \mem_control.o_write_done 
         6 I       I3 4 \mem_control.i_reset 
         6 O        O 1 _012_
         7 I       I0 1 \spi_passiv.i_ss 
         7 I       I1 2 \spi_passiv.bit_cnt [0]
         7 O        O 1 _055_
         8 I       I0 1 \mem_control.addr_cnt_wd [1]
         8 I       I1 2 \mem_control.addr_cnt_wd_pip [1]
         8 I       I2 3 \mem_control.o_write_done 
         8 I       I3 4 \mem_control.i_reset 
         8 O        O 1 _103_
         9 I       I0 1 _171_[0]
         9 I       I1 2 _168_[2]
         9 I       I2 3 _171_[2]
         9 I       I3 4 _171_[3]
         9 O        O 1 _058_
        10 I       I0 1 \spi_passiv.bit_cnt [1]
        10 I       I1 2 \spi_passiv.bit_cnt [0]
        10 I       I2 3 \spi_passiv.tx_shift_reg [1]
        10 I       I3 4 \spi_passiv.i_ss 
        10 O        O 1 _171_[3]
        11 I       I0 1 \mem_control.o_write_done 
        11 I       I1 2 \mem_control.genblk4.send_nib_sync [2]
        11 I       I2 3 \mem_control.i_read_active 
        11 O        O 1 _171_[0]
        12 I       I0 1 \mem_control.i_read_active 
        12 I       I1 2 read_active_pipe
        12 I       I2 3 \spi_passiv.rx_shift_reg [2]
        12 I       I3 4 \mem_control.o_write_done 
        12 O        O 1 _171_[2]
        13 I       I0 1 clk_reset_check
        13 I       I1 2 ila_reset_register_clk
        13 I       I2 3 ila_reset_signal
        13 I       I3 4 \DUT.ILA_rst 
        13 O        O 1 _054_
        14 I       I0 1 sclk_reset_check
        14 I       I1 2 ila_reset_register_sclk
        14 I       I2 3 ila_reset_signal
        14 I       I3 4 \DUT.ILA_rst 
        14 O        O 1 _053_
        15 I       I0 1 \mem_control.addr_cnt_wd [2]
        15 I       I1 2 \mem_control.addr_cnt_wd_pip [2]
        15 I       I2 3 \mem_control.o_write_done 
        15 I       I3 4 \mem_control.i_reset 
        15 O        O 1 _104_
        16 I       I0 1 \mem_control.addr_cnt_wd [0]
        16 I       I1 2 \mem_control.addr_cnt_wd_pip [0]
        16 I       I2 3 \mem_control.o_write_done 
        16 I       I3 4 \mem_control.i_reset 
        16 O        O 1 _102_
        17 I       I0 1 \mem_control.o_write_done 
        17 I       I1 2 \mem_control.i_reset 
        17 I       I2 3 \mem_control.save_before_done 
        17 I       I3 4 \mem_control.i_trigger_triggered 
        17 O        O 1 _101_
        18 I       I0 1 \mem_control.save_before_done_edge.o_nedge_edge 
        18 I       I1 2 \mem_control.save_before_done 
        18 I       I2 3 \mem_control.i_reset 
        18 O        O 1 _100_
        19 I       I0 1 \mem_control.save_before_done_edge.i_signal 
        19 I       I1 2 \mem_control.i_reset 
        19 I       I2 3 \mem_control.save_before_done_edge.signal_old 
        19 O        O 1 _099_
        20 I       I0 1 ila_reset_register_clk
        20 I       I1 2 \trigger_edge.o_nedge_edge 
        20 O        O 1 _098_
        21 I       I0 1 trigger_activation[0]
        21 I       I1 2 \change_trigger.i_nib [0]
        21 I       I2 3 _165_[2]
        21 I       I3 4 ila_reset_register_sclk
        21 O        O 1 _045_
        22 I       I0 1 state_trigger_conf[0]
        22 I       I1 2 state_trigger_conf[1]
        22 I       I2 3 conf_trigger_start
        22 I       I3 4 \mem_control.i_slave_end_byte_post_edge 
        22 O        O 1 _165_[2]
        23 I       I0 1 trigger_column[0]
        23 I       I1 2 \change_trigger.i_nib [0]
        23 I       I2 3 _172_[2]
        23 I       I3 4 ila_reset_register_sclk
        23 O        O 1 _047_
        24 I       I0 1 state_trigger_conf[0]
        24 I       I1 2 state_trigger_conf[1]
        24 I       I2 3 conf_trigger_start
        24 I       I3 4 \mem_control.i_slave_end_byte_post_edge 
        24 O        O 1 _172_[2]
        25 I       I0 1 \spi_passiv.i_ss 
        25 I       I1 2 \spi_passiv.rx_shift_reg [2]
        25 O        O 1 _097_
        26 I       I0 1 \mem_control.addr_cnt_wd [7]
        26 I       I1 2 \mem_control.addr_cnt_wd_pip [7]
        26 I       I2 3 \mem_control.o_write_done 
        26 I       I3 4 \mem_control.i_reset 
        26 O        O 1 _109_
        27 I       I0 1 \mem_control.i_reset 
        27 I       I1 2 _165_[2]
        27 I       I2 3 ila_reset_register_sclk
        27 O        O 1 _044_
        28 I       I0 1 _146_[3]
        28 I       I1 2 \mem_control.addr_cnt_wd [3]
        28 I       I2 3 \mem_control.o_write_done 
        28 I       I3 4 \mem_control.i_reset 
        28 O        O 1 _003_
        29 I       I0 1 \spi_passiv.i_ss 
        29 I       I1 2 \spi_passiv.rx_shift_reg [1]
        29 O        O 1 _096_
        30 I       I0 1 \command_read.o_hold 
        30 I       I1 2 read_active_pipe
        30 I       I2 3 \mem_control.i_read_active 
        30 I       I3 4 ila_reset_register_sclk
        30 O        O 1 _043_
        31 I       I0 1 \spi_passiv.i_ss 
        31 I       I1 2 \spi_passiv.rx_shift_reg [0]
        31 O        O 1 _095_
        32 I       I0 1 _149_[10]
        32 I       I1 2 \mem_control.wd_counter [10]
        32 I       I2 3 \mem_control.make_wd_cnt 
        32 I       I3 4 \mem_control.i_reset 
        32 O        O 1 _028_
        33 I       I0 1 \change_trigger.i_nib [3]
        33 I       I1 2 \change_trigger.i_nib [1]
        33 I       I2 3 _174_[2]
        33 I       I3 4 \change_trigger.i_nib [2]
        33 O        O 1 _034_
        34 I       I0 1 \change_trigger.i_nib [0]
        34 I       I1 2 conf_trigger_start
        34 I       I2 3 \mem_control.i_slave_end_byte_post_edge 
        34 O        O 1 _174_[2]
        35 I       I0 1 _168_[0]
        35 I       I1 2 \spi_passiv.i_ss 
        35 I       I2 3 _168_[2]
        35 O        O 1 _035_
        36 I       I0 1 \mem_control.i_read_active 
        36 I       I1 2 \mem_control.genblk4.send_nib_sync [0]
        36 I       I2 3 \spi_passiv.rx_shift_reg [0]
        36 I       I3 4 \mem_control.o_write_done 
        36 O        O 1 _168_[0]
        37 I       I0 1 \trigger_edge.signal_new 
        37 I       I1 2 ila_reset_register_clk
        37 I       I2 3 \trigger_edge.signal_old 
        37 O        O 1 _036_
        38 I       I0 1 \mem_control.wd_counter [13]
        38 I       I1 2 _149_[13]
        38 I       I2 3 \mem_control.make_wd_cnt 
        38 I       I3 4 \mem_control.i_reset 
        38 O        O 1 _031_
        39 I       I0 1 \mem_control.wd_counter [12]
        39 I       I1 2 _149_[12]
        39 I       I2 3 \mem_control.make_wd_cnt 
        39 I       I3 4 \mem_control.i_reset 
        39 O        O 1 _030_
        40 I       I0 1 _146_[8]
        40 I       I1 2 \mem_control.addr_cnt_wd [8]
        40 I       I2 3 \mem_control.o_write_done 
        40 I       I3 4 \mem_control.i_reset 
        40 O        O 1 _008_
        41 I       I0 1 _146_[9]
        41 I       I1 2 \mem_control.addr_cnt_wd [9]
        41 I       I2 3 \mem_control.o_write_done 
        41 I       I3 4 \mem_control.i_reset 
        41 O        O 1 _009_
        42 I       I0 1 _146_[10]
        42 I       I1 2 \mem_control.save_before_done_edge.i_signal 
        42 I       I2 3 \mem_control.o_write_done 
        42 I       I3 4 \mem_control.i_reset 
        42 O        O 1 _010_
        43 I       I0 1 \spi_passiv.i_ss 
        43 I       I1 2 \spi_passiv.i_mosi 
        43 O        O 1 _094_
        44 I       I0 1 \trigger_edge.signal_old 
        44 I       I1 2 \trigger_edge.signal_new 
        44 I       I2 3 ila_reset_register_clk
        44 O        O 1 _093_
        45 I       I0 1 \change_trigger.i_nib [1]
        45 I       I1 2 _173_[1]
        45 I       I2 3 \change_trigger.i_nib [3]
        45 O        O 1 _092_
        46 I       I0 1 \change_trigger.i_nib [2]
        46 I       I1 2 conf_trigger_start
        46 I       I2 3 \change_trigger.i_nib [0]
        46 I       I3 4 \mem_control.i_slave_end_byte_post_edge 
        46 O        O 1 _173_[1]
        47 I       I0 1 \DUT.ILA_rst 
        47 I       I1 2 \DUT._1_ [24]
        47 O        O 1 _091_
        48 I       I0 1 \DUT.ILA_rst 
        48 I       I1 2 \DUT._1_ [23]
        48 O        O 1 _090_
        49 I       I0 1 \DUT.ILA_rst 
        49 I       I1 2 \DUT._1_ [22]
        49 O        O 1 _089_
        50 I       I0 1 \DUT.ILA_rst 
        50 I       I1 2 \DUT._1_ [21]
        50 O        O 1 _088_
        51 I       I0 1 \DUT.ILA_rst 
        51 I       I1 2 \DUT._1_ [20]
        51 O        O 1 _087_
        52 I       I0 1 \DUT.ILA_rst 
        52 I       I1 2 \DUT._1_ [19]
        52 O        O 1 _086_
        53 I       I0 1 \DUT.ILA_rst 
        53 I       I1 2 \DUT._1_ [18]
        53 O        O 1 _085_
        54 I       I0 1 \DUT.ILA_rst 
        54 I       I1 2 \DUT._1_ [17]
        54 O        O 1 _084_
        55 I       I0 1 \DUT.ILA_rst 
        55 I       I1 2 \DUT._1_ [16]
        55 O        O 1 _083_
        56 I       I0 1 \DUT.ILA_rst 
        56 I       I1 2 \DUT._1_ [15]
        56 O        O 1 _082_
        57 I       I0 1 \DUT.ILA_rst 
        57 I       I1 2 \DUT._1_ [14]
        57 O        O 1 _081_
        58 I       I0 1 _146_[11]
        58 I       I1 2 \mem_control.addr_cnt_wd [11]
        58 I       I2 3 \mem_control.o_write_done 
        58 I       I3 4 \mem_control.i_reset 
        58 O        O 1 _011_
        59 I       I0 1 \DUT.ILA_rst 
        59 I       I1 2 \DUT._1_ [13]
        59 O        O 1 _080_
        60 I       I0 1 \DUT.ILA_rst 
        60 I       I1 2 \DUT._1_ [12]
        60 O        O 1 _079_
        61 I       I0 1 \DUT.ILA_rst 
        61 I       I1 2 \DUT._1_ [11]
        61 O        O 1 _078_
        62 I       I0 1 \DUT.ILA_rst 
        62 I       I1 2 \DUT._1_ [10]
        62 O        O 1 _077_
        63 I       I0 1 _146_[5]
        63 I       I1 2 \mem_control.addr_cnt_wd [5]
        63 I       I2 3 \mem_control.o_write_done 
        63 I       I3 4 \mem_control.i_reset 
        63 O        O 1 _005_
        64 I       I0 1 _146_[6]
        64 I       I1 2 \mem_control.addr_cnt_wd [6]
        64 I       I2 3 \mem_control.o_write_done 
        64 I       I3 4 \mem_control.i_reset 
        64 O        O 1 _006_
        65 I       I0 1 \mem_control.addr_cnt_wd [5]
        65 I       I1 2 \mem_control.addr_cnt_wd_pip [5]
        65 I       I2 3 \mem_control.o_write_done 
        65 I       I3 4 \mem_control.i_reset 
        65 O        O 1 _107_
        66 I       I0 1 \DUT.ILA_rst 
        66 I       I1 2 \DUT._1_ [9]
        66 O        O 1 _076_
        67 I       I0 1 \DUT.ILA_rst 
        67 I       I1 2 \DUT._1_ [8]
        67 O        O 1 _075_
        68 I       I0 1 \mem_control.wd_counter [9]
        68 I       I1 2 _149_[9]
        68 I       I2 3 \mem_control.make_wd_cnt 
        68 I       I3 4 \mem_control.i_reset 
        68 O        O 1 _027_
        69 I       I0 1 \mem_control.wd_counter [11]
        69 I       I1 2 _149_[11]
        69 I       I2 3 \mem_control.make_wd_cnt 
        69 I       I3 4 \mem_control.i_reset 
        69 O        O 1 _029_
        70 I       I0 1 ila_reset_register_clk
        70 I       I1 2 \DUT.clk180 
        70 O        O 1 _038_
        71 I       I0 1 _146_[7]
        71 I       I1 2 \mem_control.addr_cnt_wd [7]
        71 I       I2 3 \mem_control.o_write_done 
        71 I       I3 4 \mem_control.i_reset 
        71 O        O 1 _007_
        72 I       I0 1 \mem_control.addr_cnt_wd [3]
        72 I       I1 2 \mem_control.addr_cnt_wd_pip [3]
        72 I       I2 3 \mem_control.o_write_done 
        72 I       I3 4 \mem_control.i_reset 
        72 O        O 1 _105_
        73 I       I0 1 _146_[2]
        73 I       I1 2 \mem_control.addr_cnt_wd [2]
        73 I       I2 3 \mem_control.o_write_done 
        73 I       I3 4 \mem_control.i_reset 
        73 O        O 1 _119_
        74 I       I0 1 \DUT.ILA_rst 
        74 I       I1 2 \DUT._1_ [7]
        74 O        O 1 _074_
        75 I       I0 1 _146_[1]
        75 I       I1 2 \mem_control.addr_cnt_wd [1]
        75 I       I2 3 \mem_control.o_write_done 
        75 I       I3 4 \mem_control.i_reset 
        75 O        O 1 _118_
        76 I       I0 1 \DUT.ILA_rst 
        76 I       I1 2 \DUT._1_ [6]
        76 O        O 1 _073_
        77 I       I0 1 \DUT.ILA_rst 
        77 I       I1 2 \DUT._1_ [5]
        77 O        O 1 _072_
        78 I       I0 1 \mem_control.BRAM_do_tmp[1] [1]
        78 I       I1 2 \mem_control.BRAM_do_tmp[3] [1]
        78 I       I2 3 \mem_control.addr_cnt_rd [14]
        78 I       I3 4 \mem_control.addr_cnt_rd [13]
        78 O        O 1 _177_[0]
        79 I       I0 1 _146_[14]
        79 I       I1 2 \mem_control.wd_cnt_done_edge.i_signal 
        79 I       I2 3 \mem_control.o_write_done 
        79 I       I3 4 \mem_control.i_reset 
        79 O        O 1 _014_
        80 I       I0 1 \DUT.ILA_rst 
        80 I       I1 2 \DUT._1_ [4]
        80 O        O 1 _071_
        81 I       I0 1 \mem_control.BRAM_do_tmp[1] [2]
        81 I       I1 2 \mem_control.BRAM_do_tmp[3] [2]
        81 I       I2 3 \mem_control.addr_cnt_rd [14]
        81 I       I3 4 \mem_control.addr_cnt_rd [13]
        81 O        O 1 _170_[0]
        82 I       I0 1 \DUT.ILA_rst 
        82 I       I1 2 \DUT._1_ [3]
        82 O        O 1 _070_
        83 I       I0 1 \DUT.ILA_rst 
        83 I       I1 2 \DUT._1_ [2]
        83 O        O 1 _069_
        84 I       I0 1 \mem_control.addr_cnt_wd [8]
        84 I       I1 2 \mem_control.addr_cnt_wd_pip [8]
        84 I       I2 3 \mem_control.o_write_done 
        84 I       I3 4 \mem_control.i_reset 
        84 O        O 1 _110_
        85 I       I0 1 \mem_control.wd_counter [2]
        85 I       I1 2 _149_[2]
        85 I       I2 3 \mem_control.make_wd_cnt 
        85 I       I3 4 \mem_control.i_reset 
        85 O        O 1 _020_
        86 I       I0 1 \mem_control.wd_counter [1]
        86 I       I1 2 _149_[1]
        86 I       I2 3 \mem_control.make_wd_cnt 
        86 I       I3 4 \mem_control.i_reset 
        86 O        O 1 _019_
        87 I       I0 1 _146_[0]
        87 I       I1 2 \mem_control.addr_cnt_wd [0]
        87 I       I2 3 \mem_control.o_write_done 
        87 I       I3 4 \mem_control.i_reset 
        87 O        O 1 _117_
        88 I       I0 1 \DUT.ILA_rst 
        88 I       I1 2 \DUT._1_ [1]
        88 O        O 1 _068_
        89 I       I0 1 \DUT.ILA_rst 
        89 I       I1 2 \DUT._1_ [0]
        89 O        O 1 _067_
        90 I       I0 1 \change_trigger.i_nib [1]
        90 I       I1 2 _174_[2]
        90 I       I2 3 \change_trigger.i_nib [3]
        90 I       I3 4 \change_trigger.i_nib [2]
        90 O        O 1 _066_
        91 I       I0 1 \mem_control.wd_cnt_done_edge.i_signal 
        91 I       I1 2 \mem_control.addr_cnt_wd_pip [14]
        91 I       I2 3 \mem_control.o_write_done 
        91 I       I3 4 \mem_control.i_reset 
        91 O        O 1 _116_
        92 I       I0 1 \mem_control.write_done_edge.i_signal 
        92 I       I1 2 \mem_control.i_reset 
        92 I       I2 3 \mem_control.write_done_edge.signal_old 
        92 O        O 1 _065_
        93 I       I0 1 \mem_control.wd_counter [0]
        93 I       I1 2 _149_[0]
        93 I       I2 3 \mem_control.make_wd_cnt 
        93 I       I3 4 \mem_control.i_reset 
        93 O        O 1 _018_
        94 I       I0 1 \mem_control.wd_counter [4]
        94 I       I1 2 _149_[4]
        94 I       I2 3 \mem_control.make_wd_cnt 
        94 I       I3 4 \mem_control.i_reset 
        94 O        O 1 _022_
        95 I       I0 1 \mem_control.wd_counter [5]
        95 I       I1 2 _149_[5]
        95 I       I2 3 \mem_control.make_wd_cnt 
        95 I       I3 4 \mem_control.i_reset 
        95 O        O 1 _023_
        96 I       I0 1 \mem_control.addr_cnt_wd [13]
        96 I       I1 2 \mem_control.addr_cnt_wd_pip [13]
        96 I       I2 3 \mem_control.o_write_done 
        96 I       I3 4 \mem_control.i_reset 
        96 O        O 1 _115_
        97 I       I0 1 \mem_control.addr_cnt_wd [12]
        97 I       I1 2 \mem_control.addr_cnt_wd_pip [12]
        97 I       I2 3 \mem_control.o_write_done 
        97 I       I3 4 \mem_control.i_reset 
        97 O        O 1 _114_
        98 I       I0 1 \mem_control.addr_cnt_wd [11]
        98 I       I1 2 \mem_control.addr_cnt_wd_pip [11]
        98 I       I2 3 \mem_control.o_write_done 
        98 I       I3 4 \mem_control.i_reset 
        98 O        O 1 _113_
        99 I       I0 1 \mem_control.save_before_done_edge.i_signal 
        99 I       I1 2 \mem_control.addr_cnt_wd_pip [10]
        99 I       I2 3 \mem_control.o_write_done 
        99 I       I3 4 \mem_control.i_reset 
        99 O        O 1 _112_
       100 I       I0 1 \mem_control.wd_counter [6]
       100 I       I1 2 _149_[6]
       100 I       I2 3 \mem_control.make_wd_cnt 
       100 I       I3 4 \mem_control.i_reset 
       100 O        O 1 _024_
       101 I       I0 1 \mem_control.wd_counter [7]
       101 I       I1 2 _149_[7]
       101 I       I2 3 \mem_control.make_wd_cnt 
       101 I       I3 4 \mem_control.i_reset 
       101 O        O 1 _025_
       102 I       I0 1 \mem_control.addr_cnt_wd [6]
       102 I       I1 2 \mem_control.addr_cnt_wd_pip [6]
       102 I       I2 3 \mem_control.o_write_done 
       102 I       I3 4 \mem_control.i_reset 
       102 O        O 1 _108_
       103 I       I0 1 \mem_control.o_write_done 
       103 I       I1 2 \spi_passiv.rx_shift_reg [3]
       103 I       I2 3 _175_[2]
       103 I       I3 4 _175_[3]
       103 O        O 1 _059_
       104 I       I0 1 \mem_control.i_read_active 
       104 I       I1 2 \mem_control.o_write_done 
       104 I       I2 3 \spi_passiv.bit_cnt [1]
       104 I       I3 4 \spi_passiv.bit_cnt [0]
       104 O        O 1 _175_[2]
       105 I       I0 1 \spi_passiv.bit_cnt [1]
       105 I       I1 2 \spi_passiv.bit_cnt [0]
       105 I       I2 3 \spi_passiv.tx_shift_reg [2]
       105 I       I3 4 \spi_passiv.i_ss 
       105 O        O 1 _175_[3]
       106 I       I0 1 trigger_column[2]
       106 I       I1 2 _167_[1]
       106 O        O 1 _164_
       107 I       I0 1 trigger_activation[1]
       107 I       I1 2 \change_trigger.i_nib [1]
       107 I       I2 3 _165_[2]
       107 I       I3 4 ila_reset_register_sclk
       107 O        O 1 _046_
       108 I       I0 1 \change_trigger.i_nib [3]
       108 I       I1 2 \spi_passiv.rx_shift_reg [3]
       108 I       I2 3 \spi_passiv.i_ss 
       108 I       I3 4 _168_[2]
       108 O        O 1 _064_
       109 I       I0 1 read_active_pipe
       109 I       I1 2 \mem_control.i_slave_end_byte_post_edge 
       109 I       I2 3 \mem_control.i_read_active 
       109 I       I3 4 ila_reset_register_sclk
       109 O        O 1 _042_
       110 I       I0 1 ila_reset_register_clk
       110 I       I1 2 \DUT.clk 
       110 O        O 1 _040_
       111 I       I0 1 trigger
       111 I       I1 2 \trigger_edge.signal_new 
       111 I       I2 3 ila_reset_register_clk
       111 O        O 1 _135_
       112 I       I0 1 trigger_column[1]
       112 I       I1 2 \change_trigger.i_nib [1]
       112 I       I2 3 _172_[2]
       112 I       I3 4 ila_reset_register_sclk
       112 O        O 1 _048_
       113 I       I0 1 trigger_column[2]
       113 I       I1 2 \change_trigger.i_nib [2]
       113 I       I2 3 _172_[2]
       113 I       I3 4 ila_reset_register_sclk
       113 O        O 1 _049_
       114 I       I0 1 conf_trigger_start
       114 I       I1 2 \mem_control.i_slave_end_byte_post_edge 
       114 I       I2 3 state_trigger_conf[0]
       114 I       I3 4 ila_reset_register_sclk
       114 O        O 1 _050_
       115 I       I0 1 _178_[0]
       115 I       I1 2 state_trigger_conf[1]
       115 I       I2 3 ila_reset_register_sclk
       115 O        O 1 _051_
       116 I       I0 1 state_trigger_conf[0]
       116 I       I1 2 conf_trigger_start
       116 I       I2 3 \mem_control.i_slave_end_byte_post_edge 
       116 O        O 1 _178_[0]
       117 I       I0 1 \mem_control.addr_cnt_wd [4]
       117 I       I1 2 \mem_control.addr_cnt_wd_pip [4]
       117 I       I2 3 \mem_control.o_write_done 
       117 I       I3 4 \mem_control.i_reset 
       117 O        O 1 _106_
       118 I       I0 1 _146_[4]
       118 I       I1 2 \mem_control.addr_cnt_wd [4]
       118 I       I2 3 \mem_control.o_write_done 
       118 I       I3 4 \mem_control.i_reset 
       118 O        O 1 _004_
       119 I       I0 1 \change_trigger.o_hold 
       119 I       I1 2 conf_trigger_start
       119 I       I2 3 \mem_control.i_reset 
       119 I       I3 4 ila_reset_register_sclk
       119 O        O 1 _052_
       120 I       I0 1 \change_trigger.i_nib [2]
       120 I       I1 2 \spi_passiv.rx_shift_reg [2]
       120 I       I2 3 \spi_passiv.i_ss 
       120 I       I3 4 _168_[2]
       120 O        O 1 _063_
       121 I       I0 1 \change_trigger.i_nib [0]
       121 I       I1 2 \spi_passiv.rx_shift_reg [0]
       121 I       I2 3 \spi_passiv.i_ss 
       121 I       I3 4 _168_[2]
       121 O        O 1 _061_
       122 I       I0 1 \spi_passiv.i_ss 
       122 I       I1 2 \spi_passiv.bit_cnt [1]
       122 I       I2 3 \spi_passiv.bit_cnt [0]
       122 O        O 1 _056_
       123 I       I0 1 \spi_passiv.bit_cnt [1]
       123 I       I1 2 \spi_passiv.bit_cnt [0]
       123 I       I2 3 \spi_passiv.tx_shift_reg [0]
       123 I       I3 4 \spi_passiv.i_ss 
       123 O        O 1 _166_[3]
       124 I       I0 1 _140_[0]
       124 I       I1 2 _143_[0]
       124 I       I2 3 \mem_control.i_slave_end_byte_post_edge 
       124 O        O 1 _120_
       125 I       I0 1 _143_[1]
       125 I       I1 2 _140_[1]
       125 I       I2 3 \mem_control.i_slave_end_byte_post_edge 
       125 O        O 1 _126_
       126 I       I0 1 _143_[2]
       126 I       I1 2 _140_[2]
       126 I       I2 3 \mem_control.i_slave_end_byte_post_edge 
       126 O        O 1 _127_
       127 I       I0 1 _143_[3]
       127 I       I1 2 _140_[3]
       127 I       I2 3 \mem_control.i_slave_end_byte_post_edge 
       127 O        O 1 _128_
       128 I       I0 1 _143_[4]
       128 I       I1 2 _140_[4]
       128 I       I2 3 \mem_control.i_slave_end_byte_post_edge 
       128 O        O 1 _129_
       129 I       I0 1 _143_[5]
       129 I       I1 2 _140_[5]
       129 I       I2 3 \mem_control.i_slave_end_byte_post_edge 
       129 O        O 1 _130_
       130 I       I0 1 _143_[6]
       130 I       I1 2 _140_[6]
       130 I       I2 3 \mem_control.i_slave_end_byte_post_edge 
       130 O        O 1 _131_
       131 I       I0 1 _143_[7]
       131 I       I1 2 _140_[7]
       131 I       I2 3 \mem_control.i_slave_end_byte_post_edge 
       131 O        O 1 _132_
       132 I       I0 1 _143_[8]
       132 I       I1 2 _140_[8]
       132 I       I2 3 \mem_control.i_slave_end_byte_post_edge 
       132 O        O 1 _133_
       133 I       I0 1 _143_[9]
       133 I       I1 2 _140_[9]
       133 I       I2 3 \mem_control.i_slave_end_byte_post_edge 
       133 O        O 1 _134_
       134 I       I0 1 _143_[10]
       134 I       I1 2 _140_[10]
       134 I       I2 3 \mem_control.i_slave_end_byte_post_edge 
       134 O        O 1 _121_
       135 I       I0 1 _143_[11]
       135 I       I1 2 _140_[11]
       135 I       I2 3 \mem_control.i_slave_end_byte_post_edge 
       135 O        O 1 _122_
       136 I       I0 1 _143_[12]
       136 I       I1 2 _140_[12]
       136 I       I2 3 \mem_control.i_slave_end_byte_post_edge 
       136 O        O 1 _123_
       137 I       I0 1 _143_[13]
       137 I       I1 2 _140_[13]
       137 I       I2 3 \mem_control.i_slave_end_byte_post_edge 
       137 O        O 1 _124_
       138 I       I0 1 _143_[14]
       138 I       I1 2 _140_[14]
       138 I       I2 3 \mem_control.i_slave_end_byte_post_edge 
       138 O        O 1 _125_
       139 I       I0 1 \mem_control.addr_cnt_wd [9]
       139 I       I1 2 \mem_control.addr_cnt_wd_pip [9]
       139 I       I2 3 \mem_control.o_write_done 
       139 I       I3 4 \mem_control.i_reset 
       139 O        O 1 _111_
       140 I       I0 1 \mem_control.write_done_edge.i_signal 
       140 I       I1 2 _149_[14]
       140 I       I2 3 \mem_control.make_wd_cnt 
       140 I       I3 4 \mem_control.i_reset 
       140 O        O 1 _032_
       141 I       I0 1 \mem_control.wd_counter [8]
       141 I       I1 2 _149_[8]
       141 I       I2 3 \mem_control.make_wd_cnt 
       141 I       I3 4 \mem_control.i_reset 
       141 O        O 1 _026_
       142 I       I0 1 \mem_control.wd_counter [3]
       142 I       I1 2 _149_[3]
       142 I       I2 3 \mem_control.make_wd_cnt 
       142 I       I3 4 \mem_control.i_reset 
       142 O        O 1 _021_
       143 I       I0 1 _146_[13]
       143 I       I1 2 \mem_control.addr_cnt_wd [13]
       143 I       I2 3 \mem_control.o_write_done 
       143 I       I3 4 \mem_control.i_reset 
       143 O        O 1 _013_
       144 I       I0 1 \mem_control.BRAM_do_tmp[1] [0]
       144 I       I1 2 \mem_control.BRAM_do_tmp[3] [0]
       144 I       I2 3 \mem_control.addr_cnt_rd [14]
       144 I       I3 4 \mem_control.addr_cnt_rd [13]
       144 O        O 1 _176_[0]
       145 I       I0 1 ila_reset_register_clk
       145 I       I1 2 \trigger_edge.o_post_edge 
       145 O        O 1 _041_
       146 I       I0 1 \mem_control.i_read_active 
       146 I       I1 2 \mem_control.o_write_done 
       146 I       I2 3 \mem_control.i_slave_end_byte_post_edge 
       146 O        O 1 _002_
       147 I       I0 1 \mem_control.o_write_done 
       147 I       I1 2 \mem_control.addr_cnt_wd_pip [14]
       147 I       I2 3 \mem_control.addr_cnt_wd_pip [13]
       147 O        O 1 \mem_control.loop[0].loop[3].ila_bram.we 
       148 I       I0 1 \mem_control.o_write_done 
       148 I       I1 2 \mem_control.addr_cnt_wd_pip [13]
       148 I       I2 3 \mem_control.addr_cnt_wd_pip [14]
       148 O        O 1 \mem_control.loop[0].loop[2].ila_bram.we 
       149 I       I0 1 \mem_control.o_write_done 
       149 I       I1 2 \mem_control.addr_cnt_wd_pip [14]
       149 I       I2 3 \mem_control.addr_cnt_wd_pip [13]
       149 O        O 1 \mem_control.loop[0].loop[1].ila_bram.we 
       150 I       I0 1 \mem_control.o_write_done 
       150 I       I1 2 \mem_control.addr_cnt_wd_pip [14]
       150 I       I2 3 \mem_control.addr_cnt_wd_pip [13]
       150 O        O 1 \mem_control.loop[0].loop[0].ila_bram.we 
       151 I       I0 1 ila_reset_register_sclk
       151 O        O 1 _001_
       152 I       I0 1 ila_reset_register_clk
       152 O        O 1 _000_
       153 I       I0 1 trigger_post_edge
       153 I       I1 2 trigger_nedge_edge
       153 I       I2 3 trigger_activation[1]
       153 I       I3 4 trigger_activation[0]
       153 O        O 1 _169_[1]
       154 I       I0 1 \mem_control.i_reset 
       154 I       I1 2 _169_[1]
       154 I       I2 3 \mem_control.i_trigger_triggered 
       154 I       I3 4 ila_reset_register_clk
       154 O        O 1 _037_
       155 I       I0 1 \mem_control.BRAM_do_tmp[2] [1]
       155 I       I1 2 \mem_control.BRAM_do_tmp[0] [1]
       155 I       I2 3 \mem_control.addr_cnt_rd [13]
       155 I       I3 4 \mem_control.addr_cnt_rd [14]
       155 O        O 1 _177_[1]
       156 I       I0 1 _177_[0]
       156 I       I1 2 _177_[1]
       156 I       I2 3 \mem_control.i_read_active 
       156 O        O 1 _016_
       157 I       I0 1 \mem_control.BRAM_do_tmp[2] [2]
       157 I       I1 2 \mem_control.BRAM_do_tmp[0] [2]
       157 I       I2 3 \mem_control.addr_cnt_rd [13]
       157 I       I3 4 \mem_control.addr_cnt_rd [14]
       157 O        O 1 _170_[1]
       158 I       I0 1 _170_[0]
       158 I       I1 2 _170_[1]
       158 I       I2 3 \mem_control.i_read_active 
       158 O        O 1 _017_
       159 I       I0 1 \mem_control.genblk4.send_nib_sync [1]
       159 I       I1 2 \mem_control.i_read_active 
       159 I       I2 3 \spi_passiv.rx_shift_reg [1]
       159 I       I3 4 \mem_control.o_write_done 
       159 O        O 1 _166_[2]
       160 I       I0 1 \spi_passiv.bit_cnt [1]
       160 I       I1 2 \spi_passiv.bit_cnt [0]
       160 I       I2 3 _166_[2]
       160 I       I3 4 _166_[3]
       160 O        O 1 _057_
       161 I       I0 1 \mem_control.BRAM_do_tmp[2] [0]
       161 I       I1 2 \mem_control.BRAM_do_tmp[0] [0]
       161 I       I2 3 \mem_control.addr_cnt_rd [13]
       161 I       I3 4 \mem_control.addr_cnt_rd [14]
       161 O        O 1 _176_[1]
       162 I       I0 1 _176_[0]
       162 I       I1 2 _176_[1]
       162 I       I2 3 \mem_control.i_read_active 
       162 O        O 1 _015_
       163 I        A 1 1'h1
       163 I        B 2 \DUT.counter [0]
       163 I       CI 3 1'h0
       163 O       CO 1 _136_[1]
       163 O        S 2 \DUT._1_ [0]
       164 I        A 1 1'h0
       164 I        B 2 \DUT.counter [10]
       164 I       CI 3 _136_[10]
       164 O       CO 1 _136_[11]
       164 O        S 2 \DUT._1_ [10]
       165 I        A 1 1'h0
       165 I        B 2 \DUT.counter [11]
       165 I       CI 3 _136_[11]
       165 O       CO 1 _136_[12]
       165 O        S 2 \DUT._1_ [11]
       166 I        A 1 1'h0
       166 I        B 2 \DUT.counter [12]
       166 I       CI 3 _136_[12]
       166 O       CO 1 _136_[13]
       166 O        S 2 \DUT._1_ [12]
       167 I        A 1 1'h0
       167 I        B 2 \DUT.counter [13]
       167 I       CI 3 _136_[13]
       167 O       CO 1 _136_[14]
       167 O        S 2 \DUT._1_ [13]
       168 I        A 1 1'h0
       168 I        B 2 \DUT.counter [14]
       168 I       CI 3 _136_[14]
       168 O       CO 1 _136_[15]
       168 O        S 2 \DUT._1_ [14]
       169 I        A 1 1'h0
       169 I        B 2 \DUT.counter [15]
       169 I       CI 3 _136_[15]
       169 O       CO 1 _136_[16]
       169 O        S 2 \DUT._1_ [15]
       170 I        A 1 1'h0
       170 I        B 2 \DUT.counter [16]
       170 I       CI 3 _136_[16]
       170 O       CO 1 _136_[17]
       170 O        S 2 \DUT._1_ [16]
       171 I        A 1 1'h0
       171 I        B 2 \DUT.counter [17]
       171 I       CI 3 _136_[17]
       171 O       CO 1 _136_[18]
       171 O        S 2 \DUT._1_ [17]
       172 I        A 1 1'h0
       172 I        B 2 \DUT.counter [18]
       172 I       CI 3 _136_[18]
       172 O       CO 1 _136_[19]
       172 O        S 2 \DUT._1_ [18]
       173 I        A 1 1'h0
       173 I        B 2 \DUT.counter [19]
       173 I       CI 3 _136_[19]
       173 O       CO 1 _136_[20]
       173 O        S 2 \DUT._1_ [19]
       174 I        A 1 1'h0
       174 I        B 2 \DUT.counter [1]
       174 I       CI 3 _136_[1]
       174 O       CO 1 _136_[2]
       174 O        S 2 \DUT._1_ [1]
       175 I        A 1 1'h0
       175 I        B 2 \DUT.counter [20]
       175 I       CI 3 _136_[20]
       175 O       CO 1 _136_[21]
       175 O        S 2 \DUT._1_ [20]
       176 I        A 1 1'h0
       176 I        B 2 \DUT.counter [21]
       176 I       CI 3 _136_[21]
       176 O       CO 1 _136_[22]
       176 O        S 2 \DUT._1_ [21]
       177 I        A 1 1'h0
       177 I        B 2 \DUT.counter [22]
       177 I       CI 3 _136_[22]
       177 O       CO 1 _136_[23]
       177 O        S 2 \DUT._1_ [22]
       178 I        A 1 1'h0
       178 I        B 2 \DUT.counter [23]
       178 I       CI 3 _136_[23]
       178 O       CO 1 _136_[24]
       178 O        S 2 \DUT._1_ [23]
       179 I        A 1 1'h0
       179 I        B 2 \DUT.led 
       179 I       CI 3 _136_[24]
       179 O       CO 1 _137_[24]
       179 O        S 2 \DUT._1_ [24]
       180 I        A 1 1'h0
       180 I        B 2 \DUT.counter [2]
       180 I       CI 3 _136_[2]
       180 O       CO 1 _136_[3]
       180 O        S 2 \DUT._1_ [2]
       181 I        A 1 1'h0
       181 I        B 2 \DUT.counter [3]
       181 I       CI 3 _136_[3]
       181 O       CO 1 _136_[4]
       181 O        S 2 \DUT._1_ [3]
       182 I        A 1 1'h0
       182 I        B 2 \DUT.counter [4]
       182 I       CI 3 _136_[4]
       182 O       CO 1 _136_[5]
       182 O        S 2 \DUT._1_ [4]
       183 I        A 1 1'h0
       183 I        B 2 \DUT.counter [5]
       183 I       CI 3 _136_[5]
       183 O       CO 1 _136_[6]
       183 O        S 2 \DUT._1_ [5]
       184 I        A 1 1'h0
       184 I        B 2 \DUT.counter [6]
       184 I       CI 3 _136_[6]
       184 O       CO 1 _136_[7]
       184 O        S 2 \DUT._1_ [6]
       185 I        A 1 1'h0
       185 I        B 2 \DUT.counter [7]
       185 I       CI 3 _136_[7]
       185 O       CO 1 _136_[8]
       185 O        S 2 \DUT._1_ [7]
       186 I        A 1 1'h0
       186 I        B 2 \DUT.counter [8]
       186 I       CI 3 _136_[8]
       186 O       CO 1 _136_[9]
       186 O        S 2 \DUT._1_ [8]
       187 I        A 1 1'h0
       187 I        B 2 \DUT.counter [9]
       187 I       CI 3 _136_[9]
       187 O       CO 1 _136_[10]
       187 O        S 2 \DUT._1_ [9]
       188 I        A 1 1'h1
       188 I        B 2 \mem_control.addr_cnt_rd [0]
       188 I       CI 3 1'h0
       188 O       CO 1 _138_[1]
       188 O        S 2 _140_[0]
       189 I        A 1 1'h0
       189 I        B 2 \mem_control.addr_cnt_rd [10]
       189 I       CI 3 _138_[10]
       189 O       CO 1 _138_[11]
       189 O        S 2 _140_[10]
       190 I        A 1 1'h0
       190 I        B 2 \mem_control.addr_cnt_rd [11]
       190 I       CI 3 _138_[11]
       190 O       CO 1 _138_[12]
       190 O        S 2 _140_[11]
       191 I        A 1 1'h0
       191 I        B 2 \mem_control.addr_cnt_rd [12]
       191 I       CI 3 _138_[12]
       191 O       CO 1 _138_[13]
       191 O        S 2 _140_[12]
       192 I        A 1 1'h0
       192 I        B 2 \mem_control.addr_cnt_rd [13]
       192 I       CI 3 _138_[13]
       192 O       CO 1 _138_[14]
       192 O        S 2 _140_[13]
       193 I        A 1 1'h0
       193 I        B 2 \mem_control.addr_cnt_rd [14]
       193 I       CI 3 _138_[14]
       193 O       CO 1 _139_[14]
       193 O        S 2 _140_[14]
       194 I        A 1 1'h0
       194 I        B 2 \mem_control.addr_cnt_rd [1]
       194 I       CI 3 _138_[1]
       194 O       CO 1 _138_[2]
       194 O        S 2 _140_[1]
       195 I        A 1 1'h0
       195 I        B 2 \mem_control.addr_cnt_rd [2]
       195 I       CI 3 _138_[2]
       195 O       CO 1 _138_[3]
       195 O        S 2 _140_[2]
       196 I        A 1 1'h0
       196 I        B 2 \mem_control.addr_cnt_rd [3]
       196 I       CI 3 _138_[3]
       196 O       CO 1 _138_[4]
       196 O        S 2 _140_[3]
       197 I        A 1 1'h0
       197 I        B 2 \mem_control.addr_cnt_rd [4]
       197 I       CI 3 _138_[4]
       197 O       CO 1 _138_[5]
       197 O        S 2 _140_[4]
       198 I        A 1 1'h0
       198 I        B 2 \mem_control.addr_cnt_rd [5]
       198 I       CI 3 _138_[5]
       198 O       CO 1 _138_[6]
       198 O        S 2 _140_[5]
       199 I        A 1 1'h0
       199 I        B 2 \mem_control.addr_cnt_rd [6]
       199 I       CI 3 _138_[6]
       199 O       CO 1 _138_[7]
       199 O        S 2 _140_[6]
       200 I        A 1 1'h0
       200 I        B 2 \mem_control.addr_cnt_rd [7]
       200 I       CI 3 _138_[7]
       200 O       CO 1 _138_[8]
       200 O        S 2 _140_[7]
       201 I        A 1 1'h0
       201 I        B 2 \mem_control.addr_cnt_rd [8]
       201 I       CI 3 _138_[8]
       201 O       CO 1 _138_[9]
       201 O        S 2 _140_[8]
       202 I        A 1 1'h0
       202 I        B 2 \mem_control.addr_cnt_rd [9]
       202 I       CI 3 _138_[9]
       202 O       CO 1 _138_[10]
       202 O        S 2 _140_[9]
       203 I        A 1 1'h1
       203 I        B 2 \mem_control.addr_cnt_wd_pip [0]
       203 I       CI 3 1'h0
       203 O       CO 1 _141_[1]
       203 O        S 2 _143_[0]
       204 I        A 1 1'h0
       204 I        B 2 \mem_control.addr_cnt_wd_pip [10]
       204 I       CI 3 _141_[10]
       204 O       CO 1 _141_[11]
       204 O        S 2 _143_[10]
       205 I        A 1 1'h0
       205 I        B 2 \mem_control.addr_cnt_wd_pip [11]
       205 I       CI 3 _141_[11]
       205 O       CO 1 _141_[12]
       205 O        S 2 _143_[11]
       206 I        A 1 1'h0
       206 I        B 2 \mem_control.addr_cnt_wd_pip [12]
       206 I       CI 3 _141_[12]
       206 O       CO 1 _141_[13]
       206 O        S 2 _143_[12]
       207 I        A 1 1'h0
       207 I        B 2 \mem_control.addr_cnt_wd_pip [13]
       207 I       CI 3 _141_[13]
       207 O       CO 1 _141_[14]
       207 O        S 2 _143_[13]
       208 I        A 1 1'h0
       208 I        B 2 \mem_control.addr_cnt_wd_pip [14]
       208 I       CI 3 _141_[14]
       208 O       CO 1 _142_[14]
       208 O        S 2 _143_[14]
       209 I        A 1 1'h0
       209 I        B 2 \mem_control.addr_cnt_wd_pip [1]
       209 I       CI 3 _141_[1]
       209 O       CO 1 _141_[2]
       209 O        S 2 _143_[1]
       210 I        A 1 1'h0
       210 I        B 2 \mem_control.addr_cnt_wd_pip [2]
       210 I       CI 3 _141_[2]
       210 O       CO 1 _141_[3]
       210 O        S 2 _143_[2]
       211 I        A 1 1'h0
       211 I        B 2 \mem_control.addr_cnt_wd_pip [3]
       211 I       CI 3 _141_[3]
       211 O       CO 1 _141_[4]
       211 O        S 2 _143_[3]
       212 I        A 1 1'h0
       212 I        B 2 \mem_control.addr_cnt_wd_pip [4]
       212 I       CI 3 _141_[4]
       212 O       CO 1 _141_[5]
       212 O        S 2 _143_[4]
       213 I        A 1 1'h0
       213 I        B 2 \mem_control.addr_cnt_wd_pip [5]
       213 I       CI 3 _141_[5]
       213 O       CO 1 _141_[6]
       213 O        S 2 _143_[5]
       214 I        A 1 1'h0
       214 I        B 2 \mem_control.addr_cnt_wd_pip [6]
       214 I       CI 3 _141_[6]
       214 O       CO 1 _141_[7]
       214 O        S 2 _143_[6]
       215 I        A 1 1'h0
       215 I        B 2 \mem_control.addr_cnt_wd_pip [7]
       215 I       CI 3 _141_[7]
       215 O       CO 1 _141_[8]
       215 O        S 2 _143_[7]
       216 I        A 1 1'h0
       216 I        B 2 \mem_control.addr_cnt_wd_pip [8]
       216 I       CI 3 _141_[8]
       216 O       CO 1 _141_[9]
       216 O        S 2 _143_[8]
       217 I        A 1 1'h0
       217 I        B 2 \mem_control.addr_cnt_wd_pip [9]
       217 I       CI 3 _141_[9]
       217 O       CO 1 _141_[10]
       217 O        S 2 _143_[9]
       218 I        A 1 1'h1
       218 I        B 2 \mem_control.addr_cnt_wd [0]
       218 I       CI 3 1'h0
       218 O       CO 1 _144_[1]
       218 O        S 2 _146_[0]
       219 I        A 1 1'h0
       219 I        B 2 \mem_control.save_before_done_edge.i_signal 
       219 I       CI 3 _144_[10]
       219 O       CO 1 _144_[11]
       219 O        S 2 _146_[10]
       220 I        A 1 1'h0
       220 I        B 2 \mem_control.addr_cnt_wd [11]
       220 I       CI 3 _144_[11]
       220 O       CO 1 _144_[12]
       220 O        S 2 _146_[11]
       221 I        A 1 1'h0
       221 I        B 2 \mem_control.addr_cnt_wd [12]
       221 I       CI 3 _144_[12]
       221 O       CO 1 _144_[13]
       221 O        S 2 _146_[12]
       222 I        A 1 1'h0
       222 I        B 2 \mem_control.addr_cnt_wd [13]
       222 I       CI 3 _144_[13]
       222 O       CO 1 _144_[14]
       222 O        S 2 _146_[13]
       223 I        A 1 1'h0
       223 I        B 2 \mem_control.wd_cnt_done_edge.i_signal 
       223 I       CI 3 _144_[14]
       223 O       CO 1 _145_[14]
       223 O        S 2 _146_[14]
       224 I        A 1 1'h0
       224 I        B 2 \mem_control.addr_cnt_wd [1]
       224 I       CI 3 _144_[1]
       224 O       CO 1 _144_[2]
       224 O        S 2 _146_[1]
       225 I        A 1 1'h0
       225 I        B 2 \mem_control.addr_cnt_wd [2]
       225 I       CI 3 _144_[2]
       225 O       CO 1 _144_[3]
       225 O        S 2 _146_[2]
       226 I        A 1 1'h0
       226 I        B 2 \mem_control.addr_cnt_wd [3]
       226 I       CI 3 _144_[3]
       226 O       CO 1 _144_[4]
       226 O        S 2 _146_[3]
       227 I        A 1 1'h0
       227 I        B 2 \mem_control.addr_cnt_wd [4]
       227 I       CI 3 _144_[4]
       227 O       CO 1 _144_[5]
       227 O        S 2 _146_[4]
       228 I        A 1 1'h0
       228 I        B 2 \mem_control.addr_cnt_wd [5]
       228 I       CI 3 _144_[5]
       228 O       CO 1 _144_[6]
       228 O        S 2 _146_[5]
       229 I        A 1 1'h0
       229 I        B 2 \mem_control.addr_cnt_wd [6]
       229 I       CI 3 _144_[6]
       229 O       CO 1 _144_[7]
       229 O        S 2 _146_[6]
       230 I        A 1 1'h0
       230 I        B 2 \mem_control.addr_cnt_wd [7]
       230 I       CI 3 _144_[7]
       230 O       CO 1 _144_[8]
       230 O        S 2 _146_[7]
       231 I        A 1 1'h0
       231 I        B 2 \mem_control.addr_cnt_wd [8]
       231 I       CI 3 _144_[8]
       231 O       CO 1 _144_[9]
       231 O        S 2 _146_[8]
       232 I        A 1 1'h0
       232 I        B 2 \mem_control.addr_cnt_wd [9]
       232 I       CI 3 _144_[9]
       232 O       CO 1 _144_[10]
       232 O        S 2 _146_[9]
       233 I        A 1 1'h1
       233 I        B 2 \mem_control.wd_counter [0]
       233 I       CI 3 1'h0
       233 O       CO 1 _147_[1]
       233 O        S 2 _149_[0]
       234 I        A 1 1'h0
       234 I        B 2 \mem_control.wd_counter [10]
       234 I       CI 3 _147_[10]
       234 O       CO 1 _147_[11]
       234 O        S 2 _149_[10]
       235 I        A 1 1'h0
       235 I        B 2 \mem_control.wd_counter [11]
       235 I       CI 3 _147_[11]
       235 O       CO 1 _147_[12]
       235 O        S 2 _149_[11]
       236 I        A 1 1'h0
       236 I        B 2 \mem_control.wd_counter [12]
       236 I       CI 3 _147_[12]
       236 O       CO 1 _147_[13]
       236 O        S 2 _149_[12]
       237 I        A 1 1'h0
       237 I        B 2 \mem_control.wd_counter [13]
       237 I       CI 3 _147_[13]
       237 O       CO 1 _147_[14]
       237 O        S 2 _149_[13]
       238 I        A 1 1'h0
       238 I        B 2 \mem_control.write_done_edge.i_signal 
       238 I       CI 3 _147_[14]
       238 O       CO 1 _148_[14]
       238 O        S 2 _149_[14]
       239 I        A 1 1'h0
       239 I        B 2 \mem_control.wd_counter [1]
       239 I       CI 3 _147_[1]
       239 O       CO 1 _147_[2]
       239 O        S 2 _149_[1]
       240 I        A 1 1'h0
       240 I        B 2 \mem_control.wd_counter [2]
       240 I       CI 3 _147_[2]
       240 O       CO 1 _147_[3]
       240 O        S 2 _149_[2]
       241 I        A 1 1'h0
       241 I        B 2 \mem_control.wd_counter [3]
       241 I       CI 3 _147_[3]
       241 O       CO 1 _147_[4]
       241 O        S 2 _149_[3]
       242 I        A 1 1'h0
       242 I        B 2 \mem_control.wd_counter [4]
       242 I       CI 3 _147_[4]
       242 O       CO 1 _147_[5]
       242 O        S 2 _149_[4]
       243 I        A 1 1'h0
       243 I        B 2 \mem_control.wd_counter [5]
       243 I       CI 3 _147_[5]
       243 O       CO 1 _147_[6]
       243 O        S 2 _149_[5]
       244 I        A 1 1'h0
       244 I        B 2 \mem_control.wd_counter [6]
       244 I       CI 3 _147_[6]
       244 O       CO 1 _147_[7]
       244 O        S 2 _149_[6]
       245 I        A 1 1'h0
       245 I        B 2 \mem_control.wd_counter [7]
       245 I       CI 3 _147_[7]
       245 O       CO 1 _147_[8]
       245 O        S 2 _149_[7]
       246 I        A 1 1'h0
       246 I        B 2 \mem_control.wd_counter [8]
       246 I       CI 3 _147_[8]
       246 O       CO 1 _147_[9]
       246 O        S 2 _149_[8]
       247 I        A 1 1'h0
       247 I        B 2 \mem_control.wd_counter [9]
       247 I       CI 3 _147_[9]
       247 O       CO 1 _147_[10]
       247 O        S 2 _149_[9]
       248 I        I 1 _150_
       248 O        O 1 \DUT.clk0 
       249 I        I 1 _151_
       249 O        O 1 clk180
       250 I      CLK 2 clk180
       250 I        D 1 _003_
       250 I       EN 3 1'h1
       250 I       SR 4 1'h0
       250 O        Q 1 \mem_control.addr_cnt_wd [3]
       251 I      CLK 2 clk180
       251 I        D 1 _004_
       251 I       EN 3 1'h1
       251 I       SR 4 1'h0
       251 O        Q 1 \mem_control.addr_cnt_wd [4]
       252 I      CLK 2 clk180
       252 I        D 1 _005_
       252 I       EN 3 1'h1
       252 I       SR 4 1'h0
       252 O        Q 1 \mem_control.addr_cnt_wd [5]
       253 I      CLK 2 clk180
       253 I        D 1 _006_
       253 I       EN 3 1'h1
       253 I       SR 4 1'h0
       253 O        Q 1 \mem_control.addr_cnt_wd [6]
       254 I      CLK 2 clk180
       254 I        D 1 _007_
       254 I       EN 3 1'h1
       254 I       SR 4 1'h0
       254 O        Q 1 \mem_control.addr_cnt_wd [7]
       255 I      CLK 2 clk180
       255 I        D 1 _008_
       255 I       EN 3 1'h1
       255 I       SR 4 1'h0
       255 O        Q 1 \mem_control.addr_cnt_wd [8]
       256 I      CLK 2 clk180
       256 I        D 1 _009_
       256 I       EN 3 1'h1
       256 I       SR 4 1'h0
       256 O        Q 1 \mem_control.addr_cnt_wd [9]
       257 I      CLK 2 clk180
       257 I        D 1 _010_
       257 I       EN 3 1'h1
       257 I       SR 4 1'h0
       257 O        Q 1 \mem_control.save_before_done_edge.i_signal 
       258 I      CLK 2 clk180
       258 I        D 1 _011_
       258 I       EN 3 1'h1
       258 I       SR 4 1'h0
       258 O        Q 1 \mem_control.addr_cnt_wd [11]
       259 I      CLK 2 clk180
       259 I        D 1 _012_
       259 I       EN 3 1'h1
       259 I       SR 4 1'h0
       259 O        Q 1 \mem_control.addr_cnt_wd [12]
       260 I      CLK 2 clk180
       260 I        D 1 _013_
       260 I       EN 3 1'h1
       260 I       SR 4 1'h0
       260 O        Q 1 \mem_control.addr_cnt_wd [13]
       261 I      CLK 2 clk180
       261 I        D 1 _014_
       261 I       EN 3 1'h1
       261 I       SR 4 1'h0
       261 O        Q 1 \mem_control.wd_cnt_done_edge.i_signal 
       262 I      CLK 2 \spi_passiv.i_sclk 
       262 I        D 1 _015_
       262 I       EN 3 1'h1
       262 I       SR 4 1'h0
       262 O        Q 1 \mem_control.genblk4.send_nib_sync [0]
       263 I      CLK 2 \spi_passiv.i_sclk 
       263 I        D 1 _016_
       263 I       EN 3 1'h1
       263 I       SR 4 1'h0
       263 O        Q 1 \mem_control.genblk4.send_nib_sync [1]
       264 I      CLK 2 \spi_passiv.i_sclk 
       264 I        D 1 _017_
       264 I       EN 3 1'h1
       264 I       SR 4 1'h0
       264 O        Q 1 \mem_control.genblk4.send_nib_sync [2]
       265 I      CLK 2 clk180
       265 I        D 1 _018_
       265 I       EN 3 1'h1
       265 I       SR 4 1'h0
       265 O        Q 1 \mem_control.wd_counter [0]
       266 I      CLK 2 clk180
       266 I        D 1 _019_
       266 I       EN 3 1'h1
       266 I       SR 4 1'h0
       266 O        Q 1 \mem_control.wd_counter [1]
       267 I      CLK 2 clk180
       267 I        D 1 _020_
       267 I       EN 3 1'h1
       267 I       SR 4 1'h0
       267 O        Q 1 \mem_control.wd_counter [2]
       268 I      CLK 2 clk180
       268 I        D 1 _021_
       268 I       EN 3 1'h1
       268 I       SR 4 1'h0
       268 O        Q 1 \mem_control.wd_counter [3]
       269 I      CLK 2 clk180
       269 I        D 1 _022_
       269 I       EN 3 1'h1
       269 I       SR 4 1'h0
       269 O        Q 1 \mem_control.wd_counter [4]
       270 I      CLK 2 clk180
       270 I        D 1 _023_
       270 I       EN 3 1'h1
       270 I       SR 4 1'h0
       270 O        Q 1 \mem_control.wd_counter [5]
       271 I      CLK 2 clk180
       271 I        D 1 _024_
       271 I       EN 3 1'h1
       271 I       SR 4 1'h0
       271 O        Q 1 \mem_control.wd_counter [6]
       272 I      CLK 2 clk180
       272 I        D 1 _025_
       272 I       EN 3 1'h1
       272 I       SR 4 1'h0
       272 O        Q 1 \mem_control.wd_counter [7]
       273 I      CLK 2 clk180
       273 I        D 1 _026_
       273 I       EN 3 1'h1
       273 I       SR 4 1'h0
       273 O        Q 1 \mem_control.wd_counter [8]
       274 I      CLK 2 clk180
       274 I        D 1 _027_
       274 I       EN 3 1'h1
       274 I       SR 4 1'h0
       274 O        Q 1 \mem_control.wd_counter [9]
       275 I      CLK 2 clk180
       275 I        D 1 _028_
       275 I       EN 3 1'h1
       275 I       SR 4 1'h0
       275 O        Q 1 \mem_control.wd_counter [10]
       276 I      CLK 2 clk180
       276 I        D 1 _029_
       276 I       EN 3 1'h1
       276 I       SR 4 1'h0
       276 O        Q 1 \mem_control.wd_counter [11]
       277 I      CLK 2 clk180
       277 I        D 1 _030_
       277 I       EN 3 1'h1
       277 I       SR 4 1'h0
       277 O        Q 1 \mem_control.wd_counter [12]
       278 I      CLK 2 clk180
       278 I        D 1 _031_
       278 I       EN 3 1'h1
       278 I       SR 4 1'h0
       278 O        Q 1 \mem_control.wd_counter [13]
       279 I      CLK 2 clk180
       279 I        D 1 _032_
       279 I       EN 3 1'h1
       279 I       SR 4 1'h0
       279 O        Q 1 \mem_control.write_done_edge.i_signal 
       280 I      CLK 2 clk180
       280 I        D 1 _033_
       280 I       EN 3 1'h1
       280 I       SR 4 1'h0
       280 O        Q 1 \mem_control.o_write_done 
       281 I      CLK 2 \spi_passiv.i_sclk 
       281 I        D 1 _034_
       281 I       EN 3 1'h1
       281 I       SR 4 1'h0
       281 O        Q 1 ila_reset_signal
       282 I      CLK 2 \spi_passiv.i_sclk 
       282 I        D 1 _035_
       282 I       EN 3 1'h1
       282 I       SR 4 1'h0
       282 O        Q 1 \spi_passiv.tx_shift_reg [0]
       283 I      CLK 2 clk180
       283 I        D 1 _036_
       283 I       EN 3 1'h1
       283 I       SR 4 1'h0
       283 O        Q 1 \trigger_edge.o_nedge_edge 
       284 I      CLK 2 clk180
       284 I        D 1 _037_
       284 I       EN 3 1'h1
       284 I       SR 4 1'h0
       284 O        Q 1 \mem_control.i_trigger_triggered 
       285 I      CLK 2 clk180
       285 I        D 1 _038_
       285 I       EN 3 1'h1
       285 I       SR 4 1'h0
       285 O        Q 1 trigger_pipe[0]
       286 I      CLK 2 clk180
       286 I        D 1 _039_
       286 I       EN 3 1'h1
       286 I       SR 4 1'h0
       286 O        Q 1 trigger_pipe[1]
       287 I      CLK 2 clk180
       287 I        D 1 _040_
       287 I       EN 3 1'h1
       287 I       SR 4 1'h0
       287 O        Q 1 trigger_pipe[2]
       288 I      CLK 2 clk180
       288 I        D 1 _041_
       288 I       EN 3 1'h1
       288 I       SR 4 1'h0
       288 O        Q 1 trigger_post_edge
       289 I      CLK 2 clk180
       289 I        D 1 _164_
       289 I       EN 3 1'h1
       289 I       SR 4 1'h0
       289 O        Q 1 trigger
       290 I      CLK 2 \spi_passiv.i_sclk 
       290 I        D 1 _042_
       290 I       EN 3 1'h1
       290 I       SR 4 1'h0
       290 O        Q 1 \mem_control.i_read_active 
       291 I      CLK 2 \spi_passiv.i_sclk 
       291 I        D 1 _043_
       291 I       EN 3 1'h1
       291 I       SR 4 1'h0
       291 O        Q 1 read_active_pipe
       292 I      CLK 2 \spi_passiv.i_sclk 
       292 I        D 1 _044_
       292 I       EN 3 1'h1
       292 I       SR 4 1'h0
       292 O        Q 1 \mem_control.i_reset 
       293 I      CLK 2 \spi_passiv.i_sclk 
       293 I        D 1 _045_
       293 I       EN 3 1'h1
       293 I       SR 4 1'h0
       293 O        Q 1 trigger_activation[0]
       294 I      CLK 2 \spi_passiv.i_sclk 
       294 I        D 1 _046_
       294 I       EN 3 1'h1
       294 I       SR 4 1'h0
       294 O        Q 1 trigger_activation[1]
       295 I      CLK 2 \spi_passiv.i_sclk 
       295 I        D 1 _047_
       295 I       EN 3 1'h1
       295 I       SR 4 1'h0
       295 O        Q 1 trigger_column[0]
       296 I      CLK 2 \spi_passiv.i_sclk 
       296 I        D 1 _048_
       296 I       EN 3 1'h1
       296 I       SR 4 1'h0
       296 O        Q 1 trigger_column[1]
       297 I      CLK 2 \spi_passiv.i_sclk 
       297 I        D 1 _049_
       297 I       EN 3 1'h1
       297 I       SR 4 1'h0
       297 O        Q 1 trigger_column[2]
       298 I      CLK 2 \spi_passiv.i_sclk 
       298 I        D 1 _050_
       298 I       EN 3 1'h1
       298 I       SR 4 1'h0
       298 O        Q 1 state_trigger_conf[0]
       299 I      CLK 2 \spi_passiv.i_sclk 
       299 I        D 1 _051_
       299 I       EN 3 1'h1
       299 I       SR 4 1'h0
       299 O        Q 1 state_trigger_conf[1]
       300 I      CLK 2 \spi_passiv.i_sclk 
       300 I        D 1 _052_
       300 I       EN 3 1'h1
       300 I       SR 4 1'h0
       300 O        Q 1 conf_trigger_start
       301 I      CLK 2 \spi_passiv.i_sclk 
       301 I        D 1 _001_
       301 I       EN 3 1'h1
       301 I       SR 4 1'h0
       301 O        Q 1 sclk_reset_check
       302 I      CLK 2 clk180
       302 I        D 1 _000_
       302 I       EN 3 1'h1
       302 I       SR 4 1'h0
       302 O        Q 1 clk_reset_check
       303 I      CLK 2 clk180
       303 I        D 1 _053_
       303 I       EN 3 1'h1
       303 I       SR 4 1'h0
       303 O        Q 1 ila_reset_register_sclk
       304 I      CLK 2 clk180
       304 I        D 1 _054_
       304 I       EN 3 1'h1
       304 I       SR 4 1'h0
       304 O        Q 1 ila_reset_register_clk
       305 I      CLK 2 \spi_passiv.i_sclk 
       305 I        D 1 _055_
       305 I       EN 3 1'h1
       305 I       SR 4 1'h0
       305 O        Q 1 \spi_passiv.bit_cnt [0]
       306 I      CLK 2 \spi_passiv.i_sclk 
       306 I        D 1 _056_
       306 I       EN 3 1'h1
       306 I       SR 4 1'h0
       306 O        Q 1 \spi_passiv.bit_cnt [1]
       307 I      CLK 2 \spi_passiv.i_sclk 
       307 I        D 1 _057_
       307 I       EN 3 1'h1
       307 I       SR 4 1'h0
       307 O        Q 1 \spi_passiv.tx_shift_reg [1]
       308 I      CLK 2 \spi_passiv.i_sclk 
       308 I        D 1 _058_
       308 I       EN 3 1'h1
       308 I       SR 4 1'h0
       308 O        Q 1 \spi_passiv.tx_shift_reg [2]
       309 I      CLK 2 \spi_passiv.i_sclk 
       309 I        D 1 _059_
       309 I       EN 3 1'h1
       309 I       SR 4 1'h0
       309 O        Q 1 \spi_passiv.o_miso 
       310 I      CLK 2 \spi_passiv.i_sclk 
       310 I        D 1 _060_
       310 I       EN 3 1'h1
       310 I       SR 4 1'h0
       310 O        Q 1 \mem_control.i_slave_end_byte_post_edge 
       311 I      CLK 2 \spi_passiv.i_sclk 
       311 I        D 1 _061_
       311 I       EN 3 1'h1
       311 I       SR 4 1'h0
       311 O        Q 1 \change_trigger.i_nib [0]
       312 I      CLK 2 \spi_passiv.i_sclk 
       312 I        D 1 _062_
       312 I       EN 3 1'h1
       312 I       SR 4 1'h0
       312 O        Q 1 \change_trigger.i_nib [1]
       313 I      CLK 2 \spi_passiv.i_sclk 
       313 I        D 1 _063_
       313 I       EN 3 1'h1
       313 I       SR 4 1'h0
       313 O        Q 1 \change_trigger.i_nib [2]
       314 I      CLK 2 \spi_passiv.i_sclk 
       314 I        D 1 _064_
       314 I       EN 3 1'h1
       314 I       SR 4 1'h0
       314 O        Q 1 \change_trigger.i_nib [3]
       315 I      CLK 2 clk180
       315 I        D 1 _065_
       315 I       EN 3 1'h1
       315 I       SR 4 1'h0
       315 O        Q 1 \mem_control.write_done_edge.o_nedge_edge 
       316 I      CLK 2 \spi_passiv.i_sclk 
       316 I        D 1 _066_
       316 I       EN 3 1'h1
       316 I       SR 4 1'h0
       316 O        Q 1 \command_read.o_hold 
       317 I      CLK 2 \DUT.clk0 
       317 I        D 1 _067_
       317 I       EN 3 1'h1
       317 I       SR 4 1'h0
       317 O        Q 1 \DUT.counter [0]
       318 I      CLK 2 \DUT.clk0 
       318 I        D 1 _068_
       318 I       EN 3 1'h1
       318 I       SR 4 1'h0
       318 O        Q 1 \DUT.counter [1]
       319 I      CLK 2 \DUT.clk0 
       319 I        D 1 _069_
       319 I       EN 3 1'h1
       319 I       SR 4 1'h0
       319 O        Q 1 \DUT.counter [2]
       320 I      CLK 2 \DUT.clk0 
       320 I        D 1 _070_
       320 I       EN 3 1'h1
       320 I       SR 4 1'h0
       320 O        Q 1 \DUT.counter [3]
       321 I      CLK 2 \DUT.clk0 
       321 I        D 1 _071_
       321 I       EN 3 1'h1
       321 I       SR 4 1'h0
       321 O        Q 1 \DUT.counter [4]
       322 I      CLK 2 \DUT.clk0 
       322 I        D 1 _072_
       322 I       EN 3 1'h1
       322 I       SR 4 1'h0
       322 O        Q 1 \DUT.counter [5]
       323 I      CLK 2 \DUT.clk0 
       323 I        D 1 _073_
       323 I       EN 3 1'h1
       323 I       SR 4 1'h0
       323 O        Q 1 \DUT.counter [6]
       324 I      CLK 2 \DUT.clk0 
       324 I        D 1 _074_
       324 I       EN 3 1'h1
       324 I       SR 4 1'h0
       324 O        Q 1 \DUT.counter [7]
       325 I      CLK 2 \DUT.clk0 
       325 I        D 1 _075_
       325 I       EN 3 1'h1
       325 I       SR 4 1'h0
       325 O        Q 1 \DUT.counter [8]
       326 I      CLK 2 \DUT.clk0 
       326 I        D 1 _076_
       326 I       EN 3 1'h1
       326 I       SR 4 1'h0
       326 O        Q 1 \DUT.counter [9]
       327 I      CLK 2 \DUT.clk0 
       327 I        D 1 _077_
       327 I       EN 3 1'h1
       327 I       SR 4 1'h0
       327 O        Q 1 \DUT.counter [10]
       328 I      CLK 2 \DUT.clk0 
       328 I        D 1 _078_
       328 I       EN 3 1'h1
       328 I       SR 4 1'h0
       328 O        Q 1 \DUT.counter [11]
       329 I      CLK 2 \DUT.clk0 
       329 I        D 1 _079_
       329 I       EN 3 1'h1
       329 I       SR 4 1'h0
       329 O        Q 1 \DUT.counter [12]
       330 I      CLK 2 \DUT.clk0 
       330 I        D 1 _080_
       330 I       EN 3 1'h1
       330 I       SR 4 1'h0
       330 O        Q 1 \DUT.counter [13]
       331 I      CLK 2 \DUT.clk0 
       331 I        D 1 _081_
       331 I       EN 3 1'h1
       331 I       SR 4 1'h0
       331 O        Q 1 \DUT.counter [14]
       332 I      CLK 2 \DUT.clk0 
       332 I        D 1 _082_
       332 I       EN 3 1'h1
       332 I       SR 4 1'h0
       332 O        Q 1 \DUT.counter [15]
       333 I      CLK 2 \DUT.clk0 
       333 I        D 1 _083_
       333 I       EN 3 1'h1
       333 I       SR 4 1'h0
       333 O        Q 1 \DUT.counter [16]
       334 I      CLK 2 \DUT.clk0 
       334 I        D 1 _084_
       334 I       EN 3 1'h1
       334 I       SR 4 1'h0
       334 O        Q 1 \DUT.counter [17]
       335 I      CLK 2 \DUT.clk0 
       335 I        D 1 _085_
       335 I       EN 3 1'h1
       335 I       SR 4 1'h0
       335 O        Q 1 \DUT.counter [18]
       336 I      CLK 2 \DUT.clk0 
       336 I        D 1 _086_
       336 I       EN 3 1'h1
       336 I       SR 4 1'h0
       336 O        Q 1 \DUT.counter [19]
       337 I      CLK 2 \DUT.clk0 
       337 I        D 1 _087_
       337 I       EN 3 1'h1
       337 I       SR 4 1'h0
       337 O        Q 1 \DUT.counter [20]
       338 I      CLK 2 \DUT.clk0 
       338 I        D 1 _088_
       338 I       EN 3 1'h1
       338 I       SR 4 1'h0
       338 O        Q 1 \DUT.counter [21]
       339 I      CLK 2 \DUT.clk0 
       339 I        D 1 _089_
       339 I       EN 3 1'h1
       339 I       SR 4 1'h0
       339 O        Q 1 \DUT.counter [22]
       340 I      CLK 2 \DUT.clk0 
       340 I        D 1 _090_
       340 I       EN 3 1'h1
       340 I       SR 4 1'h0
       340 O        Q 1 \DUT.counter [23]
       341 I      CLK 2 \DUT.clk0 
       341 I        D 1 _091_
       341 I       EN 3 1'h1
       341 I       SR 4 1'h0
       341 O        Q 1 \DUT.led 
       342 I      CLK 2 \spi_passiv.i_sclk 
       342 I        D 1 _092_
       342 I       EN 3 1'h1
       342 I       SR 4 1'h0
       342 O        Q 1 \change_trigger.o_hold 
       343 I      CLK 2 clk180
       343 I        D 1 _135_
       343 I       EN 3 1'h1
       343 I       SR 4 1'h0
       343 O        Q 1 \trigger_edge.signal_old 
       344 I      CLK 2 clk180
       344 I        D 1 trigger
       344 I       EN 3 1'h1
       344 I       SR 4 1'h0
       344 O        Q 1 \trigger_edge.signal_new 
       345 I      CLK 2 clk180
       345 I        D 1 _093_
       345 I       EN 3 1'h1
       345 I       SR 4 1'h0
       345 O        Q 1 \trigger_edge.o_post_edge 
       346 I      CLK 2 \spi_passiv.i_sclk 
       346 I        D 1 _094_
       346 I       EN 3 1'h1
       346 I       SR 4 1'h0
       346 O        Q 1 \spi_passiv.rx_shift_reg [0]
       347 I      CLK 2 \spi_passiv.i_sclk 
       347 I        D 1 _095_
       347 I       EN 3 1'h1
       347 I       SR 4 1'h0
       347 O        Q 1 \spi_passiv.rx_shift_reg [1]
       348 I      CLK 2 \spi_passiv.i_sclk 
       348 I        D 1 _096_
       348 I       EN 3 1'h1
       348 I       SR 4 1'h0
       348 O        Q 1 \spi_passiv.rx_shift_reg [2]
       349 I      CLK 2 \spi_passiv.i_sclk 
       349 I        D 1 _097_
       349 I       EN 3 1'h1
       349 I       SR 4 1'h0
       349 O        Q 1 \spi_passiv.rx_shift_reg [3]
       350 I      CLK 2 clk180
       350 I        D 1 _098_
       350 I       EN 3 1'h1
       350 I       SR 4 1'h0
       350 O        Q 1 trigger_nedge_edge
       351 I      CLK 2 clk180
       351 I        D 1 _099_
       351 I       EN 3 1'h1
       351 I       SR 4 1'h0
       351 O        Q 1 \mem_control.save_before_done_edge.o_nedge_edge 
       352 I      CLK 2 clk180
       352 I        D 1 \mem_control.write_done_edge.i_signal 
       352 I       EN 3 1'h1
       352 I       SR 4 1'h0
       352 O        Q 1 \mem_control.write_done_edge.signal_old 
       353 I      CLK 2 \spi_passiv.i_sclk 
       353 I        D 1 _120_
       353 I       EN 3 _002_
       353 I       SR 4 1'h0
       353 O        Q 1 \mem_control.addr_cnt_rd [0]
       354 I      CLK 2 \spi_passiv.i_sclk 
       354 I        D 1 _126_
       354 I       EN 3 _002_
       354 I       SR 4 1'h0
       354 O        Q 1 \mem_control.addr_cnt_rd [1]
       355 I      CLK 2 \spi_passiv.i_sclk 
       355 I        D 1 _127_
       355 I       EN 3 _002_
       355 I       SR 4 1'h0
       355 O        Q 1 \mem_control.addr_cnt_rd [2]
       356 I      CLK 2 \spi_passiv.i_sclk 
       356 I        D 1 _128_
       356 I       EN 3 _002_
       356 I       SR 4 1'h0
       356 O        Q 1 \mem_control.addr_cnt_rd [3]
       357 I      CLK 2 \spi_passiv.i_sclk 
       357 I        D 1 _129_
       357 I       EN 3 _002_
       357 I       SR 4 1'h0
       357 O        Q 1 \mem_control.addr_cnt_rd [4]
       358 I      CLK 2 \spi_passiv.i_sclk 
       358 I        D 1 _130_
       358 I       EN 3 _002_
       358 I       SR 4 1'h0
       358 O        Q 1 \mem_control.addr_cnt_rd [5]
       359 I      CLK 2 \spi_passiv.i_sclk 
       359 I        D 1 _131_
       359 I       EN 3 _002_
       359 I       SR 4 1'h0
       359 O        Q 1 \mem_control.addr_cnt_rd [6]
       360 I      CLK 2 \spi_passiv.i_sclk 
       360 I        D 1 _132_
       360 I       EN 3 _002_
       360 I       SR 4 1'h0
       360 O        Q 1 \mem_control.addr_cnt_rd [7]
       361 I      CLK 2 \spi_passiv.i_sclk 
       361 I        D 1 _133_
       361 I       EN 3 _002_
       361 I       SR 4 1'h0
       361 O        Q 1 \mem_control.addr_cnt_rd [8]
       362 I      CLK 2 \spi_passiv.i_sclk 
       362 I        D 1 _134_
       362 I       EN 3 _002_
       362 I       SR 4 1'h0
       362 O        Q 1 \mem_control.addr_cnt_rd [9]
       363 I      CLK 2 \spi_passiv.i_sclk 
       363 I        D 1 _121_
       363 I       EN 3 _002_
       363 I       SR 4 1'h0
       363 O        Q 1 \mem_control.addr_cnt_rd [10]
       364 I      CLK 2 \spi_passiv.i_sclk 
       364 I        D 1 _122_
       364 I       EN 3 _002_
       364 I       SR 4 1'h0
       364 O        Q 1 \mem_control.addr_cnt_rd [11]
       365 I      CLK 2 \spi_passiv.i_sclk 
       365 I        D 1 _123_
       365 I       EN 3 _002_
       365 I       SR 4 1'h0
       365 O        Q 1 \mem_control.addr_cnt_rd [12]
       366 I      CLK 2 \spi_passiv.i_sclk 
       366 I        D 1 _124_
       366 I       EN 3 _002_
       366 I       SR 4 1'h0
       366 O        Q 1 \mem_control.addr_cnt_rd [13]
       367 I      CLK 2 \spi_passiv.i_sclk 
       367 I        D 1 _125_
       367 I       EN 3 _002_
       367 I       SR 4 1'h0
       367 O        Q 1 \mem_control.addr_cnt_rd [14]
       368 I      CLK 2 clk180
       368 I        D 1 \mem_control.save_before_done_edge.i_signal 
       368 I       EN 3 1'h1
       368 I       SR 4 1'h0
       368 O        Q 1 \mem_control.save_before_done_edge.signal_old 
       369 I      CLK 2 clk180
       369 I        D 1 _100_
       369 I       EN 3 1'h1
       369 I       SR 4 1'h0
       369 O        Q 1 \mem_control.save_before_done 
       370 I      CLK 2 clk180
       370 I        D 1 _101_
       370 I       EN 3 1'h1
       370 I       SR 4 1'h0
       370 O        Q 1 \mem_control.make_wd_cnt 
       371 I      CLK 2 clk180
       371 I        D 1 _102_
       371 I       EN 3 1'h1
       371 I       SR 4 1'h0
       371 O        Q 1 \mem_control.addr_cnt_wd_pip [0]
       372 I      CLK 2 clk180
       372 I        D 1 _103_
       372 I       EN 3 1'h1
       372 I       SR 4 1'h0
       372 O        Q 1 \mem_control.addr_cnt_wd_pip [1]
       373 I      CLK 2 clk180
       373 I        D 1 _104_
       373 I       EN 3 1'h1
       373 I       SR 4 1'h0
       373 O        Q 1 \mem_control.addr_cnt_wd_pip [2]
       374 I      CLK 2 clk180
       374 I        D 1 _105_
       374 I       EN 3 1'h1
       374 I       SR 4 1'h0
       374 O        Q 1 \mem_control.addr_cnt_wd_pip [3]
       375 I      CLK 2 clk180
       375 I        D 1 _106_
       375 I       EN 3 1'h1
       375 I       SR 4 1'h0
       375 O        Q 1 \mem_control.addr_cnt_wd_pip [4]
       376 I      CLK 2 clk180
       376 I        D 1 _107_
       376 I       EN 3 1'h1
       376 I       SR 4 1'h0
       376 O        Q 1 \mem_control.addr_cnt_wd_pip [5]
       377 I      CLK 2 clk180
       377 I        D 1 _108_
       377 I       EN 3 1'h1
       377 I       SR 4 1'h0
       377 O        Q 1 \mem_control.addr_cnt_wd_pip [6]
       378 I      CLK 2 clk180
       378 I        D 1 _109_
       378 I       EN 3 1'h1
       378 I       SR 4 1'h0
       378 O        Q 1 \mem_control.addr_cnt_wd_pip [7]
       379 I      CLK 2 clk180
       379 I        D 1 _110_
       379 I       EN 3 1'h1
       379 I       SR 4 1'h0
       379 O        Q 1 \mem_control.addr_cnt_wd_pip [8]
       380 I      CLK 2 clk180
       380 I        D 1 _111_
       380 I       EN 3 1'h1
       380 I       SR 4 1'h0
       380 O        Q 1 \mem_control.addr_cnt_wd_pip [9]
       381 I      CLK 2 clk180
       381 I        D 1 _112_
       381 I       EN 3 1'h1
       381 I       SR 4 1'h0
       381 O        Q 1 \mem_control.addr_cnt_wd_pip [10]
       382 I      CLK 2 clk180
       382 I        D 1 _113_
       382 I       EN 3 1'h1
       382 I       SR 4 1'h0
       382 O        Q 1 \mem_control.addr_cnt_wd_pip [11]
       383 I      CLK 2 clk180
       383 I        D 1 _114_
       383 I       EN 3 1'h1
       383 I       SR 4 1'h0
       383 O        Q 1 \mem_control.addr_cnt_wd_pip [12]
       384 I      CLK 2 clk180
       384 I        D 1 _115_
       384 I       EN 3 1'h1
       384 I       SR 4 1'h0
       384 O        Q 1 \mem_control.addr_cnt_wd_pip [13]
       385 I      CLK 2 clk180
       385 I        D 1 _116_
       385 I       EN 3 1'h1
       385 I       SR 4 1'h0
       385 O        Q 1 \mem_control.addr_cnt_wd_pip [14]
       386 I      CLK 2 clk180
       386 I        D 1 _117_
       386 I       EN 3 1'h1
       386 I       SR 4 1'h0
       386 O        Q 1 \mem_control.addr_cnt_wd [0]
       387 I      CLK 2 clk180
       387 I        D 1 _118_
       387 I       EN 3 1'h1
       387 I       SR 4 1'h0
       387 O        Q 1 \mem_control.addr_cnt_wd [1]
       388 I      CLK 2 clk180
       388 I        D 1 _119_
       388 I       EN 3 1'h1
       388 I       SR 4 1'h0
       388 O        Q 1 \mem_control.addr_cnt_wd [2]
       389 I       D0 3 trigger_pipe[0]
       389 I       D1 4 trigger_pipe[1]
       389 I       D2 5 trigger_pipe[2]
       389 I       D3 6 1'h0
       389 I       S0 1 trigger_column[0]
       389 I       S1 2 trigger_column[1]
       389 O        Y 1 _167_[1]
       390 I        I 1 clk
       390 O        Y 1 \DUT.clk 
       391 I        I 1 i_mosi_ILA
       391 O        Y 1 \spi_passiv.i_mosi 
       392 I        I 1 i_sclk_ILA
       392 O        Y 1 \spi_passiv.i_sclk 
       393 I        I 1 i_ss_ILA
       393 O        Y 1 \spi_passiv.i_ss 
       394 I        A 1 \DUT.led 
       394 O        O 1 led
       395 I        A 1 \spi_passiv.o_miso 
       395 O        O 1 o_miso_ILA
       396 I CLK_FEEDBACK 2 1'h0
       396 I  CLK_REF 1 \DUT.clk 
       396 I USR_CLK_REF 3 1'h0
       396 I USR_LOCKED_STDY_RST 4 1'h0
       396 O     CLK0 6 _150_
       396 O   CLK180 4 \DUT.clk180 
       396 O   CLK270 3 \DUT.clk270 
       396 O    CLK90 5 \DUT.clk90 
       396 O CLK_REF_OUT 7 \DUT.usr_ref_out 
       396 O USR_PLL_LOCKED 2 \DUT.usr_pll_lock 
       396 O USR_PLL_LOCKED_STDY 1 \DUT.usr_pll_lock_stdy 
       397 I CLK_FEEDBACK 2 1'h0
       397 I  CLK_REF 1 \DUT.clk 
       397 I USR_CLK_REF 3 1'h0
       397 I USR_LOCKED_STDY_RST 4 1'h0
       397 O     CLK0 6 clk0
       397 O   CLK180 4 _151_
       397 O   CLK270 3 clk270
       397 O    CLK90 5 clk90
       397 O CLK_REF_OUT 7 usr_ref_out_1
       397 O USR_PLL_LOCKED 2 usr_pll_lock_1
       397 O USR_PLL_LOCKED_STDY 1 usr_pll_lock_stdy_1
       398 I A_ADDR[0] 182 1'b0
       398 I A_ADDR[1] 181 1'b0
       398 I A_ADDR[2] 180 1'b0
       398 I A_ADDR[3] 179 \mem_control.addr_cnt_wd_pip [0]
       398 I A_ADDR[4] 178 \mem_control.addr_cnt_wd_pip [1]
       398 I A_ADDR[5] 177 \mem_control.addr_cnt_wd_pip [2]
       398 I A_ADDR[6] 176 \mem_control.addr_cnt_wd_pip [3]
       398 I A_ADDR[7] 175 \mem_control.addr_cnt_wd_pip [4]
       398 I A_ADDR[8] 174 \mem_control.addr_cnt_wd_pip [5]
       398 I A_ADDR[9] 173 \mem_control.addr_cnt_wd_pip [6]
       398 I A_ADDR[10] 172 \mem_control.addr_cnt_wd_pip [7]
       398 I A_ADDR[11] 171 \mem_control.addr_cnt_wd_pip [8]
       398 I A_ADDR[12] 170 \mem_control.addr_cnt_wd_pip [9]
       398 I A_ADDR[13] 169 \mem_control.addr_cnt_wd_pip [10]
       398 I A_ADDR[14] 168 \mem_control.addr_cnt_wd_pip [11]
       398 I A_ADDR[15] 167 \mem_control.addr_cnt_wd_pip [12]
       398 I  A_BM[0] 126 \mem_control.loop[0].loop[0].ila_bram.we 
       398 I  A_BM[1] 125 \mem_control.loop[0].loop[0].ila_bram.we 
       398 I  A_BM[2] 124 \mem_control.loop[0].loop[0].ila_bram.we 
       398 I  A_BM[3] 123 \mem_control.loop[0].loop[0].ila_bram.we 
       398 I  A_BM[4] 122 \mem_control.loop[0].loop[0].ila_bram.we 
       398 I  A_BM[5] 121 1'b0
       398 I  A_BM[6] 120 1'b0
       398 I  A_BM[7] 119 1'b0
       398 I  A_BM[8] 118 1'b0
       398 I  A_BM[9] 117 1'b0
       398 I A_BM[10] 116 1'b0
       398 I A_BM[11] 115 1'b0
       398 I A_BM[12] 114 1'b0
       398 I A_BM[13] 113 1'b0
       398 I A_BM[14] 112 1'b0
       398 I A_BM[15] 111 1'b0
       398 I A_BM[16] 110 1'b0
       398 I A_BM[17] 109 1'b0
       398 I A_BM[18] 108 1'b0
       398 I A_BM[19] 107 1'b0
       398 I A_BM[20] 106 1'b0
       398 I A_BM[21] 105 1'b0
       398 I A_BM[22] 104 1'b0
       398 I A_BM[23] 103 1'b0
       398 I A_BM[24] 102 1'b0
       398 I A_BM[25] 101 1'b0
       398 I A_BM[26] 100 1'b0
       398 I A_BM[27] 99 1'b0
       398 I A_BM[28] 98 1'b0
       398 I A_BM[29] 97 1'b0
       398 I A_BM[30] 96 1'b0
       398 I A_BM[31] 95 1'b0
       398 I A_BM[32] 94 1'b0
       398 I A_BM[33] 93 1'b0
       398 I A_BM[34] 92 1'b0
       398 I A_BM[35] 91 1'b0
       398 I A_BM[36] 90 1'b0
       398 I A_BM[37] 89 1'b0
       398 I A_BM[38] 88 1'b0
       398 I A_BM[39] 87 1'b0
       398 I    A_CLK 1 clk180
       398 I  A_DI[0] 46 \DUT.clk180 
       398 I  A_DI[1] 45 \DUT.clk0 
       398 I  A_DI[2] 44 \DUT.clk 
       398 I  A_DI[3] 43 1'b0
       398 I  A_DI[4] 42 1'b0
       398 I  A_DI[5] 41 1'b0
       398 I  A_DI[6] 40 1'b0
       398 I  A_DI[7] 39 1'b0
       398 I  A_DI[8] 38 1'b0
       398 I  A_DI[9] 37 1'b0
       398 I A_DI[10] 36 1'b0
       398 I A_DI[11] 35 1'b0
       398 I A_DI[12] 34 1'b0
       398 I A_DI[13] 33 1'b0
       398 I A_DI[14] 32 1'b0
       398 I A_DI[15] 31 1'b0
       398 I A_DI[16] 30 1'b0
       398 I A_DI[17] 29 1'b0
       398 I A_DI[18] 28 1'b0
       398 I A_DI[19] 27 1'b0
       398 I A_DI[20] 26 1'b0
       398 I A_DI[21] 25 1'b0
       398 I A_DI[22] 24 1'b0
       398 I A_DI[23] 23 1'b0
       398 I A_DI[24] 22 1'b0
       398 I A_DI[25] 21 1'b0
       398 I A_DI[26] 20 1'b0
       398 I A_DI[27] 19 1'b0
       398 I A_DI[28] 18 1'b0
       398 I A_DI[29] 17 1'b0
       398 I A_DI[30] 16 1'b0
       398 I A_DI[31] 15 1'b0
       398 I A_DI[32] 14 1'b0
       398 I A_DI[33] 13 1'b0
       398 I A_DI[34] 12 1'b0
       398 I A_DI[35] 11 1'b0
       398 I A_DI[36] 10 1'b0
       398 I A_DI[37] 9 1'b0
       398 I A_DI[38] 8 1'b0
       398 I A_DI[39] 7 1'b0
       398 I     A_EN 3 1'h1
       398 I     A_WE 5 \mem_control.loop[0].loop[0].ila_bram.we 
       398 I B_ADDR[0] 198 1'b0
       398 I B_ADDR[1] 197 1'b0
       398 I B_ADDR[2] 196 1'b0
       398 I B_ADDR[3] 195 \mem_control.addr_cnt_rd [0]
       398 I B_ADDR[4] 194 \mem_control.addr_cnt_rd [1]
       398 I B_ADDR[5] 193 \mem_control.addr_cnt_rd [2]
       398 I B_ADDR[6] 192 \mem_control.addr_cnt_rd [3]
       398 I B_ADDR[7] 191 \mem_control.addr_cnt_rd [4]
       398 I B_ADDR[8] 190 \mem_control.addr_cnt_rd [5]
       398 I B_ADDR[9] 189 \mem_control.addr_cnt_rd [6]
       398 I B_ADDR[10] 188 \mem_control.addr_cnt_rd [7]
       398 I B_ADDR[11] 187 \mem_control.addr_cnt_rd [8]
       398 I B_ADDR[12] 186 \mem_control.addr_cnt_rd [9]
       398 I B_ADDR[13] 185 \mem_control.addr_cnt_rd [10]
       398 I B_ADDR[14] 184 \mem_control.addr_cnt_rd [11]
       398 I B_ADDR[15] 183 \mem_control.addr_cnt_rd [12]
       398 I  B_BM[0] 166 1'b0
       398 I  B_BM[1] 165 1'b0
       398 I  B_BM[2] 164 1'b0
       398 I  B_BM[3] 163 1'b0
       398 I  B_BM[4] 162 1'b0
       398 I  B_BM[5] 161 1'b0
       398 I  B_BM[6] 160 1'b0
       398 I  B_BM[7] 159 1'b0
       398 I  B_BM[8] 158 1'b0
       398 I  B_BM[9] 157 1'b0
       398 I B_BM[10] 156 1'b0
       398 I B_BM[11] 155 1'b0
       398 I B_BM[12] 154 1'b0
       398 I B_BM[13] 153 1'b0
       398 I B_BM[14] 152 1'b0
       398 I B_BM[15] 151 1'b0
       398 I B_BM[16] 150 1'b0
       398 I B_BM[17] 149 1'b0
       398 I B_BM[18] 148 1'b0
       398 I B_BM[19] 147 1'b0
       398 I B_BM[20] 146 1'b0
       398 I B_BM[21] 145 1'b0
       398 I B_BM[22] 144 1'b0
       398 I B_BM[23] 143 1'b0
       398 I B_BM[24] 142 1'b0
       398 I B_BM[25] 141 1'b0
       398 I B_BM[26] 140 1'b0
       398 I B_BM[27] 139 1'b0
       398 I B_BM[28] 138 1'b0
       398 I B_BM[29] 137 1'b0
       398 I B_BM[30] 136 1'b0
       398 I B_BM[31] 135 1'b0
       398 I B_BM[32] 134 1'b0
       398 I B_BM[33] 133 1'b0
       398 I B_BM[34] 132 1'b0
       398 I B_BM[35] 131 1'b0
       398 I B_BM[36] 130 1'b0
       398 I B_BM[37] 129 1'b0
       398 I B_BM[38] 128 1'b0
       398 I B_BM[39] 127 1'b0
       398 I    B_CLK 2 \spi_passiv.i_sclk 
       398 I  B_DI[0] 86 1'bx
       398 I  B_DI[1] 85 1'bx
       398 I  B_DI[2] 84 1'bx
       398 I  B_DI[3] 83 1'bx
       398 I  B_DI[4] 82 1'bx
       398 I  B_DI[5] 81 1'bx
       398 I  B_DI[6] 80 1'bx
       398 I  B_DI[7] 79 1'bx
       398 I  B_DI[8] 78 1'bx
       398 I  B_DI[9] 77 1'bx
       398 I B_DI[10] 76 1'bx
       398 I B_DI[11] 75 1'bx
       398 I B_DI[12] 74 1'bx
       398 I B_DI[13] 73 1'bx
       398 I B_DI[14] 72 1'bx
       398 I B_DI[15] 71 1'bx
       398 I B_DI[16] 70 1'bx
       398 I B_DI[17] 69 1'bx
       398 I B_DI[18] 68 1'bx
       398 I B_DI[19] 67 1'bx
       398 I B_DI[20] 66 1'bx
       398 I B_DI[21] 65 1'bx
       398 I B_DI[22] 64 1'bx
       398 I B_DI[23] 63 1'bx
       398 I B_DI[24] 62 1'bx
       398 I B_DI[25] 61 1'bx
       398 I B_DI[26] 60 1'bx
       398 I B_DI[27] 59 1'bx
       398 I B_DI[28] 58 1'bx
       398 I B_DI[29] 57 1'bx
       398 I B_DI[30] 56 1'bx
       398 I B_DI[31] 55 1'bx
       398 I B_DI[32] 54 1'bx
       398 I B_DI[33] 53 1'bx
       398 I B_DI[34] 52 1'bx
       398 I B_DI[35] 51 1'bx
       398 I B_DI[36] 50 1'bx
       398 I B_DI[37] 49 1'bx
       398 I B_DI[38] 48 1'bx
       398 I B_DI[39] 47 1'bx
       398 I     B_EN 4 1'h1
       398 I     B_WE 6 1'h0
       398 O  A_DO[0] 40 _160_[0]
       398 O  A_DO[1] 39 _160_[1]
       398 O  A_DO[2] 38 _160_[2]
       398 O  A_DO[3] 37 _160_[3]
       398 O  A_DO[4] 36 _160_[4]
       398 O  A_DO[5] 35 _160_[5]
       398 O  A_DO[6] 34 _160_[6]
       398 O  A_DO[7] 33 _160_[7]
       398 O  A_DO[8] 32 _160_[8]
       398 O  A_DO[9] 31 _160_[9]
       398 O A_DO[10] 30 _160_[10]
       398 O A_DO[11] 29 _160_[11]
       398 O A_DO[12] 28 _160_[12]
       398 O A_DO[13] 27 _160_[13]
       398 O A_DO[14] 26 _160_[14]
       398 O A_DO[15] 25 _160_[15]
       398 O A_DO[16] 24 _160_[16]
       398 O A_DO[17] 23 _160_[17]
       398 O A_DO[18] 22 _160_[18]
       398 O A_DO[19] 21 _160_[19]
       398 O A_DO[20] 20 _160_[20]
       398 O A_DO[21] 19 _160_[21]
       398 O A_DO[22] 18 _160_[22]
       398 O A_DO[23] 17 _160_[23]
       398 O A_DO[24] 16 _160_[24]
       398 O A_DO[25] 15 _160_[25]
       398 O A_DO[26] 14 _160_[26]
       398 O A_DO[27] 13 _160_[27]
       398 O A_DO[28] 12 _160_[28]
       398 O A_DO[29] 11 _160_[29]
       398 O A_DO[30] 10 _160_[30]
       398 O A_DO[31] 9 _160_[31]
       398 O A_DO[32] 8 _160_[32]
       398 O A_DO[33] 7 _160_[33]
       398 O A_DO[34] 6 _160_[34]
       398 O A_DO[35] 5 _160_[35]
       398 O A_DO[36] 4 _160_[36]
       398 O A_DO[37] 3 _160_[37]
       398 O A_DO[38] 2 _160_[38]
       398 O A_DO[39] 1 _160_[39]
       398 O  B_DO[0] 80 \mem_control.BRAM_do_tmp[0] [0]
       398 O  B_DO[1] 79 \mem_control.BRAM_do_tmp[0] [1]
       398 O  B_DO[2] 78 \mem_control.BRAM_do_tmp[0] [2]
       398 O  B_DO[3] 77 _156_[3]
       398 O  B_DO[4] 76 _156_[4]
       398 O  B_DO[5] 75 _152_[0]
       398 O  B_DO[6] 74 _152_[1]
       398 O  B_DO[7] 73 _152_[2]
       398 O  B_DO[8] 72 _152_[3]
       398 O  B_DO[9] 71 _152_[4]
       398 O B_DO[10] 70 _152_[5]
       398 O B_DO[11] 69 _152_[6]
       398 O B_DO[12] 68 _152_[7]
       398 O B_DO[13] 67 _152_[8]
       398 O B_DO[14] 66 _152_[9]
       398 O B_DO[15] 65 _152_[10]
       398 O B_DO[16] 64 _152_[11]
       398 O B_DO[17] 63 _152_[12]
       398 O B_DO[18] 62 _152_[13]
       398 O B_DO[19] 61 _152_[14]
       398 O B_DO[20] 60 _152_[15]
       398 O B_DO[21] 59 _152_[16]
       398 O B_DO[22] 58 _152_[17]
       398 O B_DO[23] 57 _152_[18]
       398 O B_DO[24] 56 _152_[19]
       398 O B_DO[25] 55 _152_[20]
       398 O B_DO[26] 54 _152_[21]
       398 O B_DO[27] 53 _152_[22]
       398 O B_DO[28] 52 _152_[23]
       398 O B_DO[29] 51 _152_[24]
       398 O B_DO[30] 50 _152_[25]
       398 O B_DO[31] 49 _152_[26]
       398 O B_DO[32] 48 _152_[27]
       398 O B_DO[33] 47 _152_[28]
       398 O B_DO[34] 46 _152_[29]
       398 O B_DO[35] 45 _152_[30]
       398 O B_DO[36] 44 _152_[31]
       398 O B_DO[37] 43 _152_[32]
       398 O B_DO[38] 42 _152_[33]
       398 O B_DO[39] 41 _152_[34]
       399 I A_ADDR[0] 182 1'b0
       399 I A_ADDR[1] 181 1'b0
       399 I A_ADDR[2] 180 1'b0
       399 I A_ADDR[3] 179 \mem_control.addr_cnt_wd_pip [0]
       399 I A_ADDR[4] 178 \mem_control.addr_cnt_wd_pip [1]
       399 I A_ADDR[5] 177 \mem_control.addr_cnt_wd_pip [2]
       399 I A_ADDR[6] 176 \mem_control.addr_cnt_wd_pip [3]
       399 I A_ADDR[7] 175 \mem_control.addr_cnt_wd_pip [4]
       399 I A_ADDR[8] 174 \mem_control.addr_cnt_wd_pip [5]
       399 I A_ADDR[9] 173 \mem_control.addr_cnt_wd_pip [6]
       399 I A_ADDR[10] 172 \mem_control.addr_cnt_wd_pip [7]
       399 I A_ADDR[11] 171 \mem_control.addr_cnt_wd_pip [8]
       399 I A_ADDR[12] 170 \mem_control.addr_cnt_wd_pip [9]
       399 I A_ADDR[13] 169 \mem_control.addr_cnt_wd_pip [10]
       399 I A_ADDR[14] 168 \mem_control.addr_cnt_wd_pip [11]
       399 I A_ADDR[15] 167 \mem_control.addr_cnt_wd_pip [12]
       399 I  A_BM[0] 126 \mem_control.loop[0].loop[1].ila_bram.we 
       399 I  A_BM[1] 125 \mem_control.loop[0].loop[1].ila_bram.we 
       399 I  A_BM[2] 124 \mem_control.loop[0].loop[1].ila_bram.we 
       399 I  A_BM[3] 123 \mem_control.loop[0].loop[1].ila_bram.we 
       399 I  A_BM[4] 122 \mem_control.loop[0].loop[1].ila_bram.we 
       399 I  A_BM[5] 121 1'b0
       399 I  A_BM[6] 120 1'b0
       399 I  A_BM[7] 119 1'b0
       399 I  A_BM[8] 118 1'b0
       399 I  A_BM[9] 117 1'b0
       399 I A_BM[10] 116 1'b0
       399 I A_BM[11] 115 1'b0
       399 I A_BM[12] 114 1'b0
       399 I A_BM[13] 113 1'b0
       399 I A_BM[14] 112 1'b0
       399 I A_BM[15] 111 1'b0
       399 I A_BM[16] 110 1'b0
       399 I A_BM[17] 109 1'b0
       399 I A_BM[18] 108 1'b0
       399 I A_BM[19] 107 1'b0
       399 I A_BM[20] 106 1'b0
       399 I A_BM[21] 105 1'b0
       399 I A_BM[22] 104 1'b0
       399 I A_BM[23] 103 1'b0
       399 I A_BM[24] 102 1'b0
       399 I A_BM[25] 101 1'b0
       399 I A_BM[26] 100 1'b0
       399 I A_BM[27] 99 1'b0
       399 I A_BM[28] 98 1'b0
       399 I A_BM[29] 97 1'b0
       399 I A_BM[30] 96 1'b0
       399 I A_BM[31] 95 1'b0
       399 I A_BM[32] 94 1'b0
       399 I A_BM[33] 93 1'b0
       399 I A_BM[34] 92 1'b0
       399 I A_BM[35] 91 1'b0
       399 I A_BM[36] 90 1'b0
       399 I A_BM[37] 89 1'b0
       399 I A_BM[38] 88 1'b0
       399 I A_BM[39] 87 1'b0
       399 I    A_CLK 1 clk180
       399 I  A_DI[0] 46 \DUT.clk180 
       399 I  A_DI[1] 45 \DUT.clk0 
       399 I  A_DI[2] 44 \DUT.clk 
       399 I  A_DI[3] 43 1'b0
       399 I  A_DI[4] 42 1'b0
       399 I  A_DI[5] 41 1'b0
       399 I  A_DI[6] 40 1'b0
       399 I  A_DI[7] 39 1'b0
       399 I  A_DI[8] 38 1'b0
       399 I  A_DI[9] 37 1'b0
       399 I A_DI[10] 36 1'b0
       399 I A_DI[11] 35 1'b0
       399 I A_DI[12] 34 1'b0
       399 I A_DI[13] 33 1'b0
       399 I A_DI[14] 32 1'b0
       399 I A_DI[15] 31 1'b0
       399 I A_DI[16] 30 1'b0
       399 I A_DI[17] 29 1'b0
       399 I A_DI[18] 28 1'b0
       399 I A_DI[19] 27 1'b0
       399 I A_DI[20] 26 1'b0
       399 I A_DI[21] 25 1'b0
       399 I A_DI[22] 24 1'b0
       399 I A_DI[23] 23 1'b0
       399 I A_DI[24] 22 1'b0
       399 I A_DI[25] 21 1'b0
       399 I A_DI[26] 20 1'b0
       399 I A_DI[27] 19 1'b0
       399 I A_DI[28] 18 1'b0
       399 I A_DI[29] 17 1'b0
       399 I A_DI[30] 16 1'b0
       399 I A_DI[31] 15 1'b0
       399 I A_DI[32] 14 1'b0
       399 I A_DI[33] 13 1'b0
       399 I A_DI[34] 12 1'b0
       399 I A_DI[35] 11 1'b0
       399 I A_DI[36] 10 1'b0
       399 I A_DI[37] 9 1'b0
       399 I A_DI[38] 8 1'b0
       399 I A_DI[39] 7 1'b0
       399 I     A_EN 3 1'h1
       399 I     A_WE 5 \mem_control.loop[0].loop[1].ila_bram.we 
       399 I B_ADDR[0] 198 1'b0
       399 I B_ADDR[1] 197 1'b0
       399 I B_ADDR[2] 196 1'b0
       399 I B_ADDR[3] 195 \mem_control.addr_cnt_rd [0]
       399 I B_ADDR[4] 194 \mem_control.addr_cnt_rd [1]
       399 I B_ADDR[5] 193 \mem_control.addr_cnt_rd [2]
       399 I B_ADDR[6] 192 \mem_control.addr_cnt_rd [3]
       399 I B_ADDR[7] 191 \mem_control.addr_cnt_rd [4]
       399 I B_ADDR[8] 190 \mem_control.addr_cnt_rd [5]
       399 I B_ADDR[9] 189 \mem_control.addr_cnt_rd [6]
       399 I B_ADDR[10] 188 \mem_control.addr_cnt_rd [7]
       399 I B_ADDR[11] 187 \mem_control.addr_cnt_rd [8]
       399 I B_ADDR[12] 186 \mem_control.addr_cnt_rd [9]
       399 I B_ADDR[13] 185 \mem_control.addr_cnt_rd [10]
       399 I B_ADDR[14] 184 \mem_control.addr_cnt_rd [11]
       399 I B_ADDR[15] 183 \mem_control.addr_cnt_rd [12]
       399 I  B_BM[0] 166 1'b0
       399 I  B_BM[1] 165 1'b0
       399 I  B_BM[2] 164 1'b0
       399 I  B_BM[3] 163 1'b0
       399 I  B_BM[4] 162 1'b0
       399 I  B_BM[5] 161 1'b0
       399 I  B_BM[6] 160 1'b0
       399 I  B_BM[7] 159 1'b0
       399 I  B_BM[8] 158 1'b0
       399 I  B_BM[9] 157 1'b0
       399 I B_BM[10] 156 1'b0
       399 I B_BM[11] 155 1'b0
       399 I B_BM[12] 154 1'b0
       399 I B_BM[13] 153 1'b0
       399 I B_BM[14] 152 1'b0
       399 I B_BM[15] 151 1'b0
       399 I B_BM[16] 150 1'b0
       399 I B_BM[17] 149 1'b0
       399 I B_BM[18] 148 1'b0
       399 I B_BM[19] 147 1'b0
       399 I B_BM[20] 146 1'b0
       399 I B_BM[21] 145 1'b0
       399 I B_BM[22] 144 1'b0
       399 I B_BM[23] 143 1'b0
       399 I B_BM[24] 142 1'b0
       399 I B_BM[25] 141 1'b0
       399 I B_BM[26] 140 1'b0
       399 I B_BM[27] 139 1'b0
       399 I B_BM[28] 138 1'b0
       399 I B_BM[29] 137 1'b0
       399 I B_BM[30] 136 1'b0
       399 I B_BM[31] 135 1'b0
       399 I B_BM[32] 134 1'b0
       399 I B_BM[33] 133 1'b0
       399 I B_BM[34] 132 1'b0
       399 I B_BM[35] 131 1'b0
       399 I B_BM[36] 130 1'b0
       399 I B_BM[37] 129 1'b0
       399 I B_BM[38] 128 1'b0
       399 I B_BM[39] 127 1'b0
       399 I    B_CLK 2 \spi_passiv.i_sclk 
       399 I  B_DI[0] 86 1'bx
       399 I  B_DI[1] 85 1'bx
       399 I  B_DI[2] 84 1'bx
       399 I  B_DI[3] 83 1'bx
       399 I  B_DI[4] 82 1'bx
       399 I  B_DI[5] 81 1'bx
       399 I  B_DI[6] 80 1'bx
       399 I  B_DI[7] 79 1'bx
       399 I  B_DI[8] 78 1'bx
       399 I  B_DI[9] 77 1'bx
       399 I B_DI[10] 76 1'bx
       399 I B_DI[11] 75 1'bx
       399 I B_DI[12] 74 1'bx
       399 I B_DI[13] 73 1'bx
       399 I B_DI[14] 72 1'bx
       399 I B_DI[15] 71 1'bx
       399 I B_DI[16] 70 1'bx
       399 I B_DI[17] 69 1'bx
       399 I B_DI[18] 68 1'bx
       399 I B_DI[19] 67 1'bx
       399 I B_DI[20] 66 1'bx
       399 I B_DI[21] 65 1'bx
       399 I B_DI[22] 64 1'bx
       399 I B_DI[23] 63 1'bx
       399 I B_DI[24] 62 1'bx
       399 I B_DI[25] 61 1'bx
       399 I B_DI[26] 60 1'bx
       399 I B_DI[27] 59 1'bx
       399 I B_DI[28] 58 1'bx
       399 I B_DI[29] 57 1'bx
       399 I B_DI[30] 56 1'bx
       399 I B_DI[31] 55 1'bx
       399 I B_DI[32] 54 1'bx
       399 I B_DI[33] 53 1'bx
       399 I B_DI[34] 52 1'bx
       399 I B_DI[35] 51 1'bx
       399 I B_DI[36] 50 1'bx
       399 I B_DI[37] 49 1'bx
       399 I B_DI[38] 48 1'bx
       399 I B_DI[39] 47 1'bx
       399 I     B_EN 4 1'h1
       399 I     B_WE 6 1'h0
       399 O  A_DO[0] 40 _161_[0]
       399 O  A_DO[1] 39 _161_[1]
       399 O  A_DO[2] 38 _161_[2]
       399 O  A_DO[3] 37 _161_[3]
       399 O  A_DO[4] 36 _161_[4]
       399 O  A_DO[5] 35 _161_[5]
       399 O  A_DO[6] 34 _161_[6]
       399 O  A_DO[7] 33 _161_[7]
       399 O  A_DO[8] 32 _161_[8]
       399 O  A_DO[9] 31 _161_[9]
       399 O A_DO[10] 30 _161_[10]
       399 O A_DO[11] 29 _161_[11]
       399 O A_DO[12] 28 _161_[12]
       399 O A_DO[13] 27 _161_[13]
       399 O A_DO[14] 26 _161_[14]
       399 O A_DO[15] 25 _161_[15]
       399 O A_DO[16] 24 _161_[16]
       399 O A_DO[17] 23 _161_[17]
       399 O A_DO[18] 22 _161_[18]
       399 O A_DO[19] 21 _161_[19]
       399 O A_DO[20] 20 _161_[20]
       399 O A_DO[21] 19 _161_[21]
       399 O A_DO[22] 18 _161_[22]
       399 O A_DO[23] 17 _161_[23]
       399 O A_DO[24] 16 _161_[24]
       399 O A_DO[25] 15 _161_[25]
       399 O A_DO[26] 14 _161_[26]
       399 O A_DO[27] 13 _161_[27]
       399 O A_DO[28] 12 _161_[28]
       399 O A_DO[29] 11 _161_[29]
       399 O A_DO[30] 10 _161_[30]
       399 O A_DO[31] 9 _161_[31]
       399 O A_DO[32] 8 _161_[32]
       399 O A_DO[33] 7 _161_[33]
       399 O A_DO[34] 6 _161_[34]
       399 O A_DO[35] 5 _161_[35]
       399 O A_DO[36] 4 _161_[36]
       399 O A_DO[37] 3 _161_[37]
       399 O A_DO[38] 2 _161_[38]
       399 O A_DO[39] 1 _161_[39]
       399 O  B_DO[0] 80 \mem_control.BRAM_do_tmp[1] [0]
       399 O  B_DO[1] 79 \mem_control.BRAM_do_tmp[1] [1]
       399 O  B_DO[2] 78 \mem_control.BRAM_do_tmp[1] [2]
       399 O  B_DO[3] 77 _157_[3]
       399 O  B_DO[4] 76 _157_[4]
       399 O  B_DO[5] 75 _153_[0]
       399 O  B_DO[6] 74 _153_[1]
       399 O  B_DO[7] 73 _153_[2]
       399 O  B_DO[8] 72 _153_[3]
       399 O  B_DO[9] 71 _153_[4]
       399 O B_DO[10] 70 _153_[5]
       399 O B_DO[11] 69 _153_[6]
       399 O B_DO[12] 68 _153_[7]
       399 O B_DO[13] 67 _153_[8]
       399 O B_DO[14] 66 _153_[9]
       399 O B_DO[15] 65 _153_[10]
       399 O B_DO[16] 64 _153_[11]
       399 O B_DO[17] 63 _153_[12]
       399 O B_DO[18] 62 _153_[13]
       399 O B_DO[19] 61 _153_[14]
       399 O B_DO[20] 60 _153_[15]
       399 O B_DO[21] 59 _153_[16]
       399 O B_DO[22] 58 _153_[17]
       399 O B_DO[23] 57 _153_[18]
       399 O B_DO[24] 56 _153_[19]
       399 O B_DO[25] 55 _153_[20]
       399 O B_DO[26] 54 _153_[21]
       399 O B_DO[27] 53 _153_[22]
       399 O B_DO[28] 52 _153_[23]
       399 O B_DO[29] 51 _153_[24]
       399 O B_DO[30] 50 _153_[25]
       399 O B_DO[31] 49 _153_[26]
       399 O B_DO[32] 48 _153_[27]
       399 O B_DO[33] 47 _153_[28]
       399 O B_DO[34] 46 _153_[29]
       399 O B_DO[35] 45 _153_[30]
       399 O B_DO[36] 44 _153_[31]
       399 O B_DO[37] 43 _153_[32]
       399 O B_DO[38] 42 _153_[33]
       399 O B_DO[39] 41 _153_[34]
       400 I A_ADDR[0] 182 1'b0
       400 I A_ADDR[1] 181 1'b0
       400 I A_ADDR[2] 180 1'b0
       400 I A_ADDR[3] 179 \mem_control.addr_cnt_wd_pip [0]
       400 I A_ADDR[4] 178 \mem_control.addr_cnt_wd_pip [1]
       400 I A_ADDR[5] 177 \mem_control.addr_cnt_wd_pip [2]
       400 I A_ADDR[6] 176 \mem_control.addr_cnt_wd_pip [3]
       400 I A_ADDR[7] 175 \mem_control.addr_cnt_wd_pip [4]
       400 I A_ADDR[8] 174 \mem_control.addr_cnt_wd_pip [5]
       400 I A_ADDR[9] 173 \mem_control.addr_cnt_wd_pip [6]
       400 I A_ADDR[10] 172 \mem_control.addr_cnt_wd_pip [7]
       400 I A_ADDR[11] 171 \mem_control.addr_cnt_wd_pip [8]
       400 I A_ADDR[12] 170 \mem_control.addr_cnt_wd_pip [9]
       400 I A_ADDR[13] 169 \mem_control.addr_cnt_wd_pip [10]
       400 I A_ADDR[14] 168 \mem_control.addr_cnt_wd_pip [11]
       400 I A_ADDR[15] 167 \mem_control.addr_cnt_wd_pip [12]
       400 I  A_BM[0] 126 \mem_control.loop[0].loop[2].ila_bram.we 
       400 I  A_BM[1] 125 \mem_control.loop[0].loop[2].ila_bram.we 
       400 I  A_BM[2] 124 \mem_control.loop[0].loop[2].ila_bram.we 
       400 I  A_BM[3] 123 \mem_control.loop[0].loop[2].ila_bram.we 
       400 I  A_BM[4] 122 \mem_control.loop[0].loop[2].ila_bram.we 
       400 I  A_BM[5] 121 1'b0
       400 I  A_BM[6] 120 1'b0
       400 I  A_BM[7] 119 1'b0
       400 I  A_BM[8] 118 1'b0
       400 I  A_BM[9] 117 1'b0
       400 I A_BM[10] 116 1'b0
       400 I A_BM[11] 115 1'b0
       400 I A_BM[12] 114 1'b0
       400 I A_BM[13] 113 1'b0
       400 I A_BM[14] 112 1'b0
       400 I A_BM[15] 111 1'b0
       400 I A_BM[16] 110 1'b0
       400 I A_BM[17] 109 1'b0
       400 I A_BM[18] 108 1'b0
       400 I A_BM[19] 107 1'b0
       400 I A_BM[20] 106 1'b0
       400 I A_BM[21] 105 1'b0
       400 I A_BM[22] 104 1'b0
       400 I A_BM[23] 103 1'b0
       400 I A_BM[24] 102 1'b0
       400 I A_BM[25] 101 1'b0
       400 I A_BM[26] 100 1'b0
       400 I A_BM[27] 99 1'b0
       400 I A_BM[28] 98 1'b0
       400 I A_BM[29] 97 1'b0
       400 I A_BM[30] 96 1'b0
       400 I A_BM[31] 95 1'b0
       400 I A_BM[32] 94 1'b0
       400 I A_BM[33] 93 1'b0
       400 I A_BM[34] 92 1'b0
       400 I A_BM[35] 91 1'b0
       400 I A_BM[36] 90 1'b0
       400 I A_BM[37] 89 1'b0
       400 I A_BM[38] 88 1'b0
       400 I A_BM[39] 87 1'b0
       400 I    A_CLK 1 clk180
       400 I  A_DI[0] 46 \DUT.clk180 
       400 I  A_DI[1] 45 \DUT.clk0 
       400 I  A_DI[2] 44 \DUT.clk 
       400 I  A_DI[3] 43 1'b0
       400 I  A_DI[4] 42 1'b0
       400 I  A_DI[5] 41 1'b0
       400 I  A_DI[6] 40 1'b0
       400 I  A_DI[7] 39 1'b0
       400 I  A_DI[8] 38 1'b0
       400 I  A_DI[9] 37 1'b0
       400 I A_DI[10] 36 1'b0
       400 I A_DI[11] 35 1'b0
       400 I A_DI[12] 34 1'b0
       400 I A_DI[13] 33 1'b0
       400 I A_DI[14] 32 1'b0
       400 I A_DI[15] 31 1'b0
       400 I A_DI[16] 30 1'b0
       400 I A_DI[17] 29 1'b0
       400 I A_DI[18] 28 1'b0
       400 I A_DI[19] 27 1'b0
       400 I A_DI[20] 26 1'b0
       400 I A_DI[21] 25 1'b0
       400 I A_DI[22] 24 1'b0
       400 I A_DI[23] 23 1'b0
       400 I A_DI[24] 22 1'b0
       400 I A_DI[25] 21 1'b0
       400 I A_DI[26] 20 1'b0
       400 I A_DI[27] 19 1'b0
       400 I A_DI[28] 18 1'b0
       400 I A_DI[29] 17 1'b0
       400 I A_DI[30] 16 1'b0
       400 I A_DI[31] 15 1'b0
       400 I A_DI[32] 14 1'b0
       400 I A_DI[33] 13 1'b0
       400 I A_DI[34] 12 1'b0
       400 I A_DI[35] 11 1'b0
       400 I A_DI[36] 10 1'b0
       400 I A_DI[37] 9 1'b0
       400 I A_DI[38] 8 1'b0
       400 I A_DI[39] 7 1'b0
       400 I     A_EN 3 1'h1
       400 I     A_WE 5 \mem_control.loop[0].loop[2].ila_bram.we 
       400 I B_ADDR[0] 198 1'b0
       400 I B_ADDR[1] 197 1'b0
       400 I B_ADDR[2] 196 1'b0
       400 I B_ADDR[3] 195 \mem_control.addr_cnt_rd [0]
       400 I B_ADDR[4] 194 \mem_control.addr_cnt_rd [1]
       400 I B_ADDR[5] 193 \mem_control.addr_cnt_rd [2]
       400 I B_ADDR[6] 192 \mem_control.addr_cnt_rd [3]
       400 I B_ADDR[7] 191 \mem_control.addr_cnt_rd [4]
       400 I B_ADDR[8] 190 \mem_control.addr_cnt_rd [5]
       400 I B_ADDR[9] 189 \mem_control.addr_cnt_rd [6]
       400 I B_ADDR[10] 188 \mem_control.addr_cnt_rd [7]
       400 I B_ADDR[11] 187 \mem_control.addr_cnt_rd [8]
       400 I B_ADDR[12] 186 \mem_control.addr_cnt_rd [9]
       400 I B_ADDR[13] 185 \mem_control.addr_cnt_rd [10]
       400 I B_ADDR[14] 184 \mem_control.addr_cnt_rd [11]
       400 I B_ADDR[15] 183 \mem_control.addr_cnt_rd [12]
       400 I  B_BM[0] 166 1'b0
       400 I  B_BM[1] 165 1'b0
       400 I  B_BM[2] 164 1'b0
       400 I  B_BM[3] 163 1'b0
       400 I  B_BM[4] 162 1'b0
       400 I  B_BM[5] 161 1'b0
       400 I  B_BM[6] 160 1'b0
       400 I  B_BM[7] 159 1'b0
       400 I  B_BM[8] 158 1'b0
       400 I  B_BM[9] 157 1'b0
       400 I B_BM[10] 156 1'b0
       400 I B_BM[11] 155 1'b0
       400 I B_BM[12] 154 1'b0
       400 I B_BM[13] 153 1'b0
       400 I B_BM[14] 152 1'b0
       400 I B_BM[15] 151 1'b0
       400 I B_BM[16] 150 1'b0
       400 I B_BM[17] 149 1'b0
       400 I B_BM[18] 148 1'b0
       400 I B_BM[19] 147 1'b0
       400 I B_BM[20] 146 1'b0
       400 I B_BM[21] 145 1'b0
       400 I B_BM[22] 144 1'b0
       400 I B_BM[23] 143 1'b0
       400 I B_BM[24] 142 1'b0
       400 I B_BM[25] 141 1'b0
       400 I B_BM[26] 140 1'b0
       400 I B_BM[27] 139 1'b0
       400 I B_BM[28] 138 1'b0
       400 I B_BM[29] 137 1'b0
       400 I B_BM[30] 136 1'b0
       400 I B_BM[31] 135 1'b0
       400 I B_BM[32] 134 1'b0
       400 I B_BM[33] 133 1'b0
       400 I B_BM[34] 132 1'b0
       400 I B_BM[35] 131 1'b0
       400 I B_BM[36] 130 1'b0
       400 I B_BM[37] 129 1'b0
       400 I B_BM[38] 128 1'b0
       400 I B_BM[39] 127 1'b0
       400 I    B_CLK 2 \spi_passiv.i_sclk 
       400 I  B_DI[0] 86 1'bx
       400 I  B_DI[1] 85 1'bx
       400 I  B_DI[2] 84 1'bx
       400 I  B_DI[3] 83 1'bx
       400 I  B_DI[4] 82 1'bx
       400 I  B_DI[5] 81 1'bx
       400 I  B_DI[6] 80 1'bx
       400 I  B_DI[7] 79 1'bx
       400 I  B_DI[8] 78 1'bx
       400 I  B_DI[9] 77 1'bx
       400 I B_DI[10] 76 1'bx
       400 I B_DI[11] 75 1'bx
       400 I B_DI[12] 74 1'bx
       400 I B_DI[13] 73 1'bx
       400 I B_DI[14] 72 1'bx
       400 I B_DI[15] 71 1'bx
       400 I B_DI[16] 70 1'bx
       400 I B_DI[17] 69 1'bx
       400 I B_DI[18] 68 1'bx
       400 I B_DI[19] 67 1'bx
       400 I B_DI[20] 66 1'bx
       400 I B_DI[21] 65 1'bx
       400 I B_DI[22] 64 1'bx
       400 I B_DI[23] 63 1'bx
       400 I B_DI[24] 62 1'bx
       400 I B_DI[25] 61 1'bx
       400 I B_DI[26] 60 1'bx
       400 I B_DI[27] 59 1'bx
       400 I B_DI[28] 58 1'bx
       400 I B_DI[29] 57 1'bx
       400 I B_DI[30] 56 1'bx
       400 I B_DI[31] 55 1'bx
       400 I B_DI[32] 54 1'bx
       400 I B_DI[33] 53 1'bx
       400 I B_DI[34] 52 1'bx
       400 I B_DI[35] 51 1'bx
       400 I B_DI[36] 50 1'bx
       400 I B_DI[37] 49 1'bx
       400 I B_DI[38] 48 1'bx
       400 I B_DI[39] 47 1'bx
       400 I     B_EN 4 1'h1
       400 I     B_WE 6 1'h0
       400 O  A_DO[0] 40 _162_[0]
       400 O  A_DO[1] 39 _162_[1]
       400 O  A_DO[2] 38 _162_[2]
       400 O  A_DO[3] 37 _162_[3]
       400 O  A_DO[4] 36 _162_[4]
       400 O  A_DO[5] 35 _162_[5]
       400 O  A_DO[6] 34 _162_[6]
       400 O  A_DO[7] 33 _162_[7]
       400 O  A_DO[8] 32 _162_[8]
       400 O  A_DO[9] 31 _162_[9]
       400 O A_DO[10] 30 _162_[10]
       400 O A_DO[11] 29 _162_[11]
       400 O A_DO[12] 28 _162_[12]
       400 O A_DO[13] 27 _162_[13]
       400 O A_DO[14] 26 _162_[14]
       400 O A_DO[15] 25 _162_[15]
       400 O A_DO[16] 24 _162_[16]
       400 O A_DO[17] 23 _162_[17]
       400 O A_DO[18] 22 _162_[18]
       400 O A_DO[19] 21 _162_[19]
       400 O A_DO[20] 20 _162_[20]
       400 O A_DO[21] 19 _162_[21]
       400 O A_DO[22] 18 _162_[22]
       400 O A_DO[23] 17 _162_[23]
       400 O A_DO[24] 16 _162_[24]
       400 O A_DO[25] 15 _162_[25]
       400 O A_DO[26] 14 _162_[26]
       400 O A_DO[27] 13 _162_[27]
       400 O A_DO[28] 12 _162_[28]
       400 O A_DO[29] 11 _162_[29]
       400 O A_DO[30] 10 _162_[30]
       400 O A_DO[31] 9 _162_[31]
       400 O A_DO[32] 8 _162_[32]
       400 O A_DO[33] 7 _162_[33]
       400 O A_DO[34] 6 _162_[34]
       400 O A_DO[35] 5 _162_[35]
       400 O A_DO[36] 4 _162_[36]
       400 O A_DO[37] 3 _162_[37]
       400 O A_DO[38] 2 _162_[38]
       400 O A_DO[39] 1 _162_[39]
       400 O  B_DO[0] 80 \mem_control.BRAM_do_tmp[2] [0]
       400 O  B_DO[1] 79 \mem_control.BRAM_do_tmp[2] [1]
       400 O  B_DO[2] 78 \mem_control.BRAM_do_tmp[2] [2]
       400 O  B_DO[3] 77 _158_[3]
       400 O  B_DO[4] 76 _158_[4]
       400 O  B_DO[5] 75 _154_[0]
       400 O  B_DO[6] 74 _154_[1]
       400 O  B_DO[7] 73 _154_[2]
       400 O  B_DO[8] 72 _154_[3]
       400 O  B_DO[9] 71 _154_[4]
       400 O B_DO[10] 70 _154_[5]
       400 O B_DO[11] 69 _154_[6]
       400 O B_DO[12] 68 _154_[7]
       400 O B_DO[13] 67 _154_[8]
       400 O B_DO[14] 66 _154_[9]
       400 O B_DO[15] 65 _154_[10]
       400 O B_DO[16] 64 _154_[11]
       400 O B_DO[17] 63 _154_[12]
       400 O B_DO[18] 62 _154_[13]
       400 O B_DO[19] 61 _154_[14]
       400 O B_DO[20] 60 _154_[15]
       400 O B_DO[21] 59 _154_[16]
       400 O B_DO[22] 58 _154_[17]
       400 O B_DO[23] 57 _154_[18]
       400 O B_DO[24] 56 _154_[19]
       400 O B_DO[25] 55 _154_[20]
       400 O B_DO[26] 54 _154_[21]
       400 O B_DO[27] 53 _154_[22]
       400 O B_DO[28] 52 _154_[23]
       400 O B_DO[29] 51 _154_[24]
       400 O B_DO[30] 50 _154_[25]
       400 O B_DO[31] 49 _154_[26]
       400 O B_DO[32] 48 _154_[27]
       400 O B_DO[33] 47 _154_[28]
       400 O B_DO[34] 46 _154_[29]
       400 O B_DO[35] 45 _154_[30]
       400 O B_DO[36] 44 _154_[31]
       400 O B_DO[37] 43 _154_[32]
       400 O B_DO[38] 42 _154_[33]
       400 O B_DO[39] 41 _154_[34]
       401 I A_ADDR[0] 182 1'b0
       401 I A_ADDR[1] 181 1'b0
       401 I A_ADDR[2] 180 1'b0
       401 I A_ADDR[3] 179 \mem_control.addr_cnt_wd_pip [0]
       401 I A_ADDR[4] 178 \mem_control.addr_cnt_wd_pip [1]
       401 I A_ADDR[5] 177 \mem_control.addr_cnt_wd_pip [2]
       401 I A_ADDR[6] 176 \mem_control.addr_cnt_wd_pip [3]
       401 I A_ADDR[7] 175 \mem_control.addr_cnt_wd_pip [4]
       401 I A_ADDR[8] 174 \mem_control.addr_cnt_wd_pip [5]
       401 I A_ADDR[9] 173 \mem_control.addr_cnt_wd_pip [6]
       401 I A_ADDR[10] 172 \mem_control.addr_cnt_wd_pip [7]
       401 I A_ADDR[11] 171 \mem_control.addr_cnt_wd_pip [8]
       401 I A_ADDR[12] 170 \mem_control.addr_cnt_wd_pip [9]
       401 I A_ADDR[13] 169 \mem_control.addr_cnt_wd_pip [10]
       401 I A_ADDR[14] 168 \mem_control.addr_cnt_wd_pip [11]
       401 I A_ADDR[15] 167 \mem_control.addr_cnt_wd_pip [12]
       401 I  A_BM[0] 126 \mem_control.loop[0].loop[3].ila_bram.we 
       401 I  A_BM[1] 125 \mem_control.loop[0].loop[3].ila_bram.we 
       401 I  A_BM[2] 124 \mem_control.loop[0].loop[3].ila_bram.we 
       401 I  A_BM[3] 123 \mem_control.loop[0].loop[3].ila_bram.we 
       401 I  A_BM[4] 122 \mem_control.loop[0].loop[3].ila_bram.we 
       401 I  A_BM[5] 121 1'b0
       401 I  A_BM[6] 120 1'b0
       401 I  A_BM[7] 119 1'b0
       401 I  A_BM[8] 118 1'b0
       401 I  A_BM[9] 117 1'b0
       401 I A_BM[10] 116 1'b0
       401 I A_BM[11] 115 1'b0
       401 I A_BM[12] 114 1'b0
       401 I A_BM[13] 113 1'b0
       401 I A_BM[14] 112 1'b0
       401 I A_BM[15] 111 1'b0
       401 I A_BM[16] 110 1'b0
       401 I A_BM[17] 109 1'b0
       401 I A_BM[18] 108 1'b0
       401 I A_BM[19] 107 1'b0
       401 I A_BM[20] 106 1'b0
       401 I A_BM[21] 105 1'b0
       401 I A_BM[22] 104 1'b0
       401 I A_BM[23] 103 1'b0
       401 I A_BM[24] 102 1'b0
       401 I A_BM[25] 101 1'b0
       401 I A_BM[26] 100 1'b0
       401 I A_BM[27] 99 1'b0
       401 I A_BM[28] 98 1'b0
       401 I A_BM[29] 97 1'b0
       401 I A_BM[30] 96 1'b0
       401 I A_BM[31] 95 1'b0
       401 I A_BM[32] 94 1'b0
       401 I A_BM[33] 93 1'b0
       401 I A_BM[34] 92 1'b0
       401 I A_BM[35] 91 1'b0
       401 I A_BM[36] 90 1'b0
       401 I A_BM[37] 89 1'b0
       401 I A_BM[38] 88 1'b0
       401 I A_BM[39] 87 1'b0
       401 I    A_CLK 1 clk180
       401 I  A_DI[0] 46 \DUT.clk180 
       401 I  A_DI[1] 45 \DUT.clk0 
       401 I  A_DI[2] 44 \DUT.clk 
       401 I  A_DI[3] 43 1'b0
       401 I  A_DI[4] 42 1'b0
       401 I  A_DI[5] 41 1'b0
       401 I  A_DI[6] 40 1'b0
       401 I  A_DI[7] 39 1'b0
       401 I  A_DI[8] 38 1'b0
       401 I  A_DI[9] 37 1'b0
       401 I A_DI[10] 36 1'b0
       401 I A_DI[11] 35 1'b0
       401 I A_DI[12] 34 1'b0
       401 I A_DI[13] 33 1'b0
       401 I A_DI[14] 32 1'b0
       401 I A_DI[15] 31 1'b0
       401 I A_DI[16] 30 1'b0
       401 I A_DI[17] 29 1'b0
       401 I A_DI[18] 28 1'b0
       401 I A_DI[19] 27 1'b0
       401 I A_DI[20] 26 1'b0
       401 I A_DI[21] 25 1'b0
       401 I A_DI[22] 24 1'b0
       401 I A_DI[23] 23 1'b0
       401 I A_DI[24] 22 1'b0
       401 I A_DI[25] 21 1'b0
       401 I A_DI[26] 20 1'b0
       401 I A_DI[27] 19 1'b0
       401 I A_DI[28] 18 1'b0
       401 I A_DI[29] 17 1'b0
       401 I A_DI[30] 16 1'b0
       401 I A_DI[31] 15 1'b0
       401 I A_DI[32] 14 1'b0
       401 I A_DI[33] 13 1'b0
       401 I A_DI[34] 12 1'b0
       401 I A_DI[35] 11 1'b0
       401 I A_DI[36] 10 1'b0
       401 I A_DI[37] 9 1'b0
       401 I A_DI[38] 8 1'b0
       401 I A_DI[39] 7 1'b0
       401 I     A_EN 3 1'h1
       401 I     A_WE 5 \mem_control.loop[0].loop[3].ila_bram.we 
       401 I B_ADDR[0] 198 1'b0
       401 I B_ADDR[1] 197 1'b0
       401 I B_ADDR[2] 196 1'b0
       401 I B_ADDR[3] 195 \mem_control.addr_cnt_rd [0]
       401 I B_ADDR[4] 194 \mem_control.addr_cnt_rd [1]
       401 I B_ADDR[5] 193 \mem_control.addr_cnt_rd [2]
       401 I B_ADDR[6] 192 \mem_control.addr_cnt_rd [3]
       401 I B_ADDR[7] 191 \mem_control.addr_cnt_rd [4]
       401 I B_ADDR[8] 190 \mem_control.addr_cnt_rd [5]
       401 I B_ADDR[9] 189 \mem_control.addr_cnt_rd [6]
       401 I B_ADDR[10] 188 \mem_control.addr_cnt_rd [7]
       401 I B_ADDR[11] 187 \mem_control.addr_cnt_rd [8]
       401 I B_ADDR[12] 186 \mem_control.addr_cnt_rd [9]
       401 I B_ADDR[13] 185 \mem_control.addr_cnt_rd [10]
       401 I B_ADDR[14] 184 \mem_control.addr_cnt_rd [11]
       401 I B_ADDR[15] 183 \mem_control.addr_cnt_rd [12]
       401 I  B_BM[0] 166 1'b0
       401 I  B_BM[1] 165 1'b0
       401 I  B_BM[2] 164 1'b0
       401 I  B_BM[3] 163 1'b0
       401 I  B_BM[4] 162 1'b0
       401 I  B_BM[5] 161 1'b0
       401 I  B_BM[6] 160 1'b0
       401 I  B_BM[7] 159 1'b0
       401 I  B_BM[8] 158 1'b0
       401 I  B_BM[9] 157 1'b0
       401 I B_BM[10] 156 1'b0
       401 I B_BM[11] 155 1'b0
       401 I B_BM[12] 154 1'b0
       401 I B_BM[13] 153 1'b0
       401 I B_BM[14] 152 1'b0
       401 I B_BM[15] 151 1'b0
       401 I B_BM[16] 150 1'b0
       401 I B_BM[17] 149 1'b0
       401 I B_BM[18] 148 1'b0
       401 I B_BM[19] 147 1'b0
       401 I B_BM[20] 146 1'b0
       401 I B_BM[21] 145 1'b0
       401 I B_BM[22] 144 1'b0
       401 I B_BM[23] 143 1'b0
       401 I B_BM[24] 142 1'b0
       401 I B_BM[25] 141 1'b0
       401 I B_BM[26] 140 1'b0
       401 I B_BM[27] 139 1'b0
       401 I B_BM[28] 138 1'b0
       401 I B_BM[29] 137 1'b0
       401 I B_BM[30] 136 1'b0
       401 I B_BM[31] 135 1'b0
       401 I B_BM[32] 134 1'b0
       401 I B_BM[33] 133 1'b0
       401 I B_BM[34] 132 1'b0
       401 I B_BM[35] 131 1'b0
       401 I B_BM[36] 130 1'b0
       401 I B_BM[37] 129 1'b0
       401 I B_BM[38] 128 1'b0
       401 I B_BM[39] 127 1'b0
       401 I    B_CLK 2 \spi_passiv.i_sclk 
       401 I  B_DI[0] 86 1'bx
       401 I  B_DI[1] 85 1'bx
       401 I  B_DI[2] 84 1'bx
       401 I  B_DI[3] 83 1'bx
       401 I  B_DI[4] 82 1'bx
       401 I  B_DI[5] 81 1'bx
       401 I  B_DI[6] 80 1'bx
       401 I  B_DI[7] 79 1'bx
       401 I  B_DI[8] 78 1'bx
       401 I  B_DI[9] 77 1'bx
       401 I B_DI[10] 76 1'bx
       401 I B_DI[11] 75 1'bx
       401 I B_DI[12] 74 1'bx
       401 I B_DI[13] 73 1'bx
       401 I B_DI[14] 72 1'bx
       401 I B_DI[15] 71 1'bx
       401 I B_DI[16] 70 1'bx
       401 I B_DI[17] 69 1'bx
       401 I B_DI[18] 68 1'bx
       401 I B_DI[19] 67 1'bx
       401 I B_DI[20] 66 1'bx
       401 I B_DI[21] 65 1'bx
       401 I B_DI[22] 64 1'bx
       401 I B_DI[23] 63 1'bx
       401 I B_DI[24] 62 1'bx
       401 I B_DI[25] 61 1'bx
       401 I B_DI[26] 60 1'bx
       401 I B_DI[27] 59 1'bx
       401 I B_DI[28] 58 1'bx
       401 I B_DI[29] 57 1'bx
       401 I B_DI[30] 56 1'bx
       401 I B_DI[31] 55 1'bx
       401 I B_DI[32] 54 1'bx
       401 I B_DI[33] 53 1'bx
       401 I B_DI[34] 52 1'bx
       401 I B_DI[35] 51 1'bx
       401 I B_DI[36] 50 1'bx
       401 I B_DI[37] 49 1'bx
       401 I B_DI[38] 48 1'bx
       401 I B_DI[39] 47 1'bx
       401 I     B_EN 4 1'h1
       401 I     B_WE 6 1'h0
       401 O  A_DO[0] 40 _163_[0]
       401 O  A_DO[1] 39 _163_[1]
       401 O  A_DO[2] 38 _163_[2]
       401 O  A_DO[3] 37 _163_[3]
       401 O  A_DO[4] 36 _163_[4]
       401 O  A_DO[5] 35 _163_[5]
       401 O  A_DO[6] 34 _163_[6]
       401 O  A_DO[7] 33 _163_[7]
       401 O  A_DO[8] 32 _163_[8]
       401 O  A_DO[9] 31 _163_[9]
       401 O A_DO[10] 30 _163_[10]
       401 O A_DO[11] 29 _163_[11]
       401 O A_DO[12] 28 _163_[12]
       401 O A_DO[13] 27 _163_[13]
       401 O A_DO[14] 26 _163_[14]
       401 O A_DO[15] 25 _163_[15]
       401 O A_DO[16] 24 _163_[16]
       401 O A_DO[17] 23 _163_[17]
       401 O A_DO[18] 22 _163_[18]
       401 O A_DO[19] 21 _163_[19]
       401 O A_DO[20] 20 _163_[20]
       401 O A_DO[21] 19 _163_[21]
       401 O A_DO[22] 18 _163_[22]
       401 O A_DO[23] 17 _163_[23]
       401 O A_DO[24] 16 _163_[24]
       401 O A_DO[25] 15 _163_[25]
       401 O A_DO[26] 14 _163_[26]
       401 O A_DO[27] 13 _163_[27]
       401 O A_DO[28] 12 _163_[28]
       401 O A_DO[29] 11 _163_[29]
       401 O A_DO[30] 10 _163_[30]
       401 O A_DO[31] 9 _163_[31]
       401 O A_DO[32] 8 _163_[32]
       401 O A_DO[33] 7 _163_[33]
       401 O A_DO[34] 6 _163_[34]
       401 O A_DO[35] 5 _163_[35]
       401 O A_DO[36] 4 _163_[36]
       401 O A_DO[37] 3 _163_[37]
       401 O A_DO[38] 2 _163_[38]
       401 O A_DO[39] 1 _163_[39]
       401 O  B_DO[0] 80 \mem_control.BRAM_do_tmp[3] [0]
       401 O  B_DO[1] 79 \mem_control.BRAM_do_tmp[3] [1]
       401 O  B_DO[2] 78 \mem_control.BRAM_do_tmp[3] [2]
       401 O  B_DO[3] 77 _159_[3]
       401 O  B_DO[4] 76 _159_[4]
       401 O  B_DO[5] 75 _155_[0]
       401 O  B_DO[6] 74 _155_[1]
       401 O  B_DO[7] 73 _155_[2]
       401 O  B_DO[8] 72 _155_[3]
       401 O  B_DO[9] 71 _155_[4]
       401 O B_DO[10] 70 _155_[5]
       401 O B_DO[11] 69 _155_[6]
       401 O B_DO[12] 68 _155_[7]
       401 O B_DO[13] 67 _155_[8]
       401 O B_DO[14] 66 _155_[9]
       401 O B_DO[15] 65 _155_[10]
       401 O B_DO[16] 64 _155_[11]
       401 O B_DO[17] 63 _155_[12]
       401 O B_DO[18] 62 _155_[13]
       401 O B_DO[19] 61 _155_[14]
       401 O B_DO[20] 60 _155_[15]
       401 O B_DO[21] 59 _155_[16]
       401 O B_DO[22] 58 _155_[17]
       401 O B_DO[23] 57 _155_[18]
       401 O B_DO[24] 56 _155_[19]
       401 O B_DO[25] 55 _155_[20]
       401 O B_DO[26] 54 _155_[21]
       401 O B_DO[27] 53 _155_[22]
       401 O B_DO[28] 52 _155_[23]
       401 O B_DO[29] 51 _155_[24]
       401 O B_DO[30] 50 _155_[25]
       401 O B_DO[31] 49 _155_[26]
       401 O B_DO[32] 48 _155_[27]
       401 O B_DO[33] 47 _155_[28]
       401 O B_DO[34] 46 _155_[29]
       401 O B_DO[35] 45 _155_[30]
       401 O B_DO[36] 44 _155_[31]
       401 O B_DO[37] 43 _155_[32]
       401 O B_DO[38] 42 _155_[33]
       401 O B_DO[39] 41 _155_[34]
       402 O USR_RSTN 1 \DUT.ILA_rst 
       403 O   #input 1 clk
       404 O   #input 1 i_mosi_ILA
       405 O   #input 1 i_sclk_ILA
       406 O   #input 1 i_ss_ILA
       407 I  #output 1 led
       408 I  #output 1 o_miso_ILA
