<?xml version="1.0" encoding="UTF-8"?><oai_dc:dc xmlns:oai_dc="http://www.openarchives.org/OAI/2.0/oai_dc/" xmlns:dc="http://purl.org/dc/elements/1.1/" xmlns:xsi="http://www.w3.org/2001/XMLSchema-instance" xsi:schemaLocation="http://www.openarchives.org/OAI/2.0/oai_dc/ http://www.openarchives.org/OAI/2.0/oai_dc.xsd">
  <dc:creator>Gallego Padín, Antonio</dc:creator>
  <dc:creator>Gran Tejero, Rubén</dc:creator>
  <dc:title>Análisis de la efectividad de una memoria cache ACDC en el conjunto de programas de prueba SPEC CPU 2006</dc:title>
  <dc:identifier>http://zaguan.unizar.es/record/37147</dc:identifier>
  <dc:publisher>Universidad de Zaragoza</dc:publisher>
  <dc:date>2015</dc:date>
  <dc:description>En este Proyecto se evalúa la memoria ACDC dentro de la jerarquía de memoria de un procesador de altas prestaciones en SPEC CPU 2006. Esta memoria ACDC tendrá dos organizaciones distintas e independientes. Una organización secuencial, en la que el procesador le solicitará los datos (es un nivel 0 dentro de la jerarquía convencional de memoria) y una organización paralela, en la que el procesador solicitará los datos tanto a la cache de nivel 1 como a la ACDC a la vez. Esta memoria se caracteriza por tener una baja latencia de ejecución y por su política de reemplazo, basada en instrucciones. Lo que se busca con la inclusión de esta memoria ACDC en la jerarquía convencional de memoria es aumentar el rendimiento y disminuir el consumo energético.</dc:description>
  <dc:format>pdf</dc:format>
  <dc:language>spa</dc:language>
  <dc:type>info:eu-repo/semantics/masterThesis</dc:type>
  <dc:rights>by-nc-sa</dc:rights>
  <dc:rights>http://creativecommons.org/licenses/by-nc-sa/3.0/</dc:rights>
</oai_dc:dc>