TimeQuest Timing Analyzer report for Lab_03
Tue Mar 30 13:46:00 2021
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'Clock'
 13. Slow 1200mV 85C Model Hold: 'Clock'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'Clock'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'Clock'
 27. Slow 1200mV 0C Model Hold: 'Clock'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'Clock'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'Clock'
 40. Fast 1200mV 0C Model Hold: 'Clock'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'Clock'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; Lab_03                                             ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE6E22C6                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 424.81 MHz ; 250.0 MHz       ; Clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; Clock ; -1.354 ; -17.877            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; Clock ; 0.357 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; Clock ; -3.000 ; -18.000                          ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Clock'                                                                                 ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -1.354 ; state_A[5]        ; state_B[3]        ; Clock        ; Clock       ; 1.000        ; -0.065     ; 2.284      ;
; -1.354 ; state_A[5]        ; state_B[2]        ; Clock        ; Clock       ; 1.000        ; -0.065     ; 2.284      ;
; -1.354 ; state_A[5]        ; state_B[1]        ; Clock        ; Clock       ; 1.000        ; -0.065     ; 2.284      ;
; -1.354 ; state_A[5]        ; state_B[0]        ; Clock        ; Clock       ; 1.000        ; -0.065     ; 2.284      ;
; -1.352 ; state_A[6]        ; state_B[3]        ; Clock        ; Clock       ; 1.000        ; -0.065     ; 2.282      ;
; -1.352 ; state_A[6]        ; state_B[2]        ; Clock        ; Clock       ; 1.000        ; -0.065     ; 2.282      ;
; -1.352 ; state_A[6]        ; state_B[1]        ; Clock        ; Clock       ; 1.000        ; -0.065     ; 2.282      ;
; -1.352 ; state_A[6]        ; state_B[0]        ; Clock        ; Clock       ; 1.000        ; -0.065     ; 2.282      ;
; -1.345 ; state_A[3]        ; state_A[0]        ; Clock        ; Clock       ; 1.000        ; -0.063     ; 2.277      ;
; -1.345 ; state_A[3]        ; state_A[4]        ; Clock        ; Clock       ; 1.000        ; -0.063     ; 2.277      ;
; -1.345 ; state_A[3]        ; state_A[5]        ; Clock        ; Clock       ; 1.000        ; -0.063     ; 2.277      ;
; -1.345 ; state_A[3]        ; state_A[6]        ; Clock        ; Clock       ; 1.000        ; -0.063     ; 2.277      ;
; -1.345 ; state_A[3]        ; state_A[1]        ; Clock        ; Clock       ; 1.000        ; -0.063     ; 2.277      ;
; -1.345 ; state_A[3]        ; state_A[2]        ; Clock        ; Clock       ; 1.000        ; -0.063     ; 2.277      ;
; -1.345 ; state_A[3]        ; state_A[3]        ; Clock        ; Clock       ; 1.000        ; -0.063     ; 2.277      ;
; -1.339 ; state_A[1]        ; state_A[0]        ; Clock        ; Clock       ; 1.000        ; -0.063     ; 2.271      ;
; -1.339 ; state_A[1]        ; state_A[4]        ; Clock        ; Clock       ; 1.000        ; -0.063     ; 2.271      ;
; -1.339 ; state_A[1]        ; state_A[5]        ; Clock        ; Clock       ; 1.000        ; -0.063     ; 2.271      ;
; -1.339 ; state_A[1]        ; state_A[6]        ; Clock        ; Clock       ; 1.000        ; -0.063     ; 2.271      ;
; -1.339 ; state_A[1]        ; state_A[1]        ; Clock        ; Clock       ; 1.000        ; -0.063     ; 2.271      ;
; -1.339 ; state_A[1]        ; state_A[2]        ; Clock        ; Clock       ; 1.000        ; -0.063     ; 2.271      ;
; -1.339 ; state_A[1]        ; state_A[3]        ; Clock        ; Clock       ; 1.000        ; -0.063     ; 2.271      ;
; -1.241 ; state_A[3]        ; state_B[3]        ; Clock        ; Clock       ; 1.000        ; -0.065     ; 2.171      ;
; -1.241 ; state_A[3]        ; state_B[2]        ; Clock        ; Clock       ; 1.000        ; -0.065     ; 2.171      ;
; -1.241 ; state_A[3]        ; state_B[1]        ; Clock        ; Clock       ; 1.000        ; -0.065     ; 2.171      ;
; -1.241 ; state_A[3]        ; state_B[0]        ; Clock        ; Clock       ; 1.000        ; -0.065     ; 2.171      ;
; -1.235 ; state_A[1]        ; state_B[3]        ; Clock        ; Clock       ; 1.000        ; -0.065     ; 2.165      ;
; -1.235 ; state_A[1]        ; state_B[2]        ; Clock        ; Clock       ; 1.000        ; -0.065     ; 2.165      ;
; -1.235 ; state_A[1]        ; state_B[1]        ; Clock        ; Clock       ; 1.000        ; -0.065     ; 2.165      ;
; -1.235 ; state_A[1]        ; state_B[0]        ; Clock        ; Clock       ; 1.000        ; -0.065     ; 2.165      ;
; -1.218 ; state_A[5]        ; state_A[0]        ; Clock        ; Clock       ; 1.000        ; -0.063     ; 2.150      ;
; -1.218 ; state_A[5]        ; state_A[4]        ; Clock        ; Clock       ; 1.000        ; -0.063     ; 2.150      ;
; -1.218 ; state_A[5]        ; state_A[5]        ; Clock        ; Clock       ; 1.000        ; -0.063     ; 2.150      ;
; -1.218 ; state_A[5]        ; state_A[6]        ; Clock        ; Clock       ; 1.000        ; -0.063     ; 2.150      ;
; -1.218 ; state_A[5]        ; state_A[1]        ; Clock        ; Clock       ; 1.000        ; -0.063     ; 2.150      ;
; -1.218 ; state_A[5]        ; state_A[2]        ; Clock        ; Clock       ; 1.000        ; -0.063     ; 2.150      ;
; -1.218 ; state_A[5]        ; state_A[3]        ; Clock        ; Clock       ; 1.000        ; -0.063     ; 2.150      ;
; -1.216 ; state_A[6]        ; state_A[0]        ; Clock        ; Clock       ; 1.000        ; -0.063     ; 2.148      ;
; -1.216 ; state_A[6]        ; state_A[4]        ; Clock        ; Clock       ; 1.000        ; -0.063     ; 2.148      ;
; -1.216 ; state_A[6]        ; state_A[5]        ; Clock        ; Clock       ; 1.000        ; -0.063     ; 2.148      ;
; -1.216 ; state_A[6]        ; state_A[6]        ; Clock        ; Clock       ; 1.000        ; -0.063     ; 2.148      ;
; -1.216 ; state_A[6]        ; state_A[1]        ; Clock        ; Clock       ; 1.000        ; -0.063     ; 2.148      ;
; -1.216 ; state_A[6]        ; state_A[2]        ; Clock        ; Clock       ; 1.000        ; -0.063     ; 2.148      ;
; -1.216 ; state_A[6]        ; state_A[3]        ; Clock        ; Clock       ; 1.000        ; -0.063     ; 2.148      ;
; -1.191 ; state_A[4]        ; state_B[3]        ; Clock        ; Clock       ; 1.000        ; -0.065     ; 2.121      ;
; -1.191 ; state_A[4]        ; state_B[2]        ; Clock        ; Clock       ; 1.000        ; -0.065     ; 2.121      ;
; -1.191 ; state_A[4]        ; state_B[1]        ; Clock        ; Clock       ; 1.000        ; -0.065     ; 2.121      ;
; -1.191 ; state_A[4]        ; state_B[0]        ; Clock        ; Clock       ; 1.000        ; -0.065     ; 2.121      ;
; -1.182 ; state_A[2]        ; state_A[0]        ; Clock        ; Clock       ; 1.000        ; -0.063     ; 2.114      ;
; -1.182 ; state_A[2]        ; state_A[4]        ; Clock        ; Clock       ; 1.000        ; -0.063     ; 2.114      ;
; -1.182 ; state_A[2]        ; state_A[5]        ; Clock        ; Clock       ; 1.000        ; -0.063     ; 2.114      ;
; -1.182 ; state_A[2]        ; state_A[6]        ; Clock        ; Clock       ; 1.000        ; -0.063     ; 2.114      ;
; -1.182 ; state_A[2]        ; state_A[1]        ; Clock        ; Clock       ; 1.000        ; -0.063     ; 2.114      ;
; -1.182 ; state_A[2]        ; state_A[2]        ; Clock        ; Clock       ; 1.000        ; -0.063     ; 2.114      ;
; -1.182 ; state_A[2]        ; state_A[3]        ; Clock        ; Clock       ; 1.000        ; -0.063     ; 2.114      ;
; -1.132 ; state_out[1]~reg0 ; state_A[0]        ; Clock        ; Clock       ; 1.000        ; -0.060     ; 2.067      ;
; -1.132 ; state_out[1]~reg0 ; state_A[4]        ; Clock        ; Clock       ; 1.000        ; -0.060     ; 2.067      ;
; -1.132 ; state_out[1]~reg0 ; state_A[5]        ; Clock        ; Clock       ; 1.000        ; -0.060     ; 2.067      ;
; -1.132 ; state_out[1]~reg0 ; state_A[6]        ; Clock        ; Clock       ; 1.000        ; -0.060     ; 2.067      ;
; -1.132 ; state_out[1]~reg0 ; state_A[1]        ; Clock        ; Clock       ; 1.000        ; -0.060     ; 2.067      ;
; -1.132 ; state_out[1]~reg0 ; state_A[2]        ; Clock        ; Clock       ; 1.000        ; -0.060     ; 2.067      ;
; -1.132 ; state_out[1]~reg0 ; state_A[3]        ; Clock        ; Clock       ; 1.000        ; -0.060     ; 2.067      ;
; -1.092 ; state_A[7]        ; state_B[3]        ; Clock        ; Clock       ; 1.000        ; -0.065     ; 2.022      ;
; -1.092 ; state_A[7]        ; state_B[2]        ; Clock        ; Clock       ; 1.000        ; -0.065     ; 2.022      ;
; -1.092 ; state_A[7]        ; state_B[1]        ; Clock        ; Clock       ; 1.000        ; -0.065     ; 2.022      ;
; -1.092 ; state_A[7]        ; state_B[0]        ; Clock        ; Clock       ; 1.000        ; -0.065     ; 2.022      ;
; -1.079 ; state_A[0]        ; state_A[0]        ; Clock        ; Clock       ; 1.000        ; -0.063     ; 2.011      ;
; -1.079 ; state_A[0]        ; state_A[4]        ; Clock        ; Clock       ; 1.000        ; -0.063     ; 2.011      ;
; -1.079 ; state_A[0]        ; state_A[5]        ; Clock        ; Clock       ; 1.000        ; -0.063     ; 2.011      ;
; -1.079 ; state_A[0]        ; state_A[6]        ; Clock        ; Clock       ; 1.000        ; -0.063     ; 2.011      ;
; -1.079 ; state_A[0]        ; state_A[1]        ; Clock        ; Clock       ; 1.000        ; -0.063     ; 2.011      ;
; -1.079 ; state_A[0]        ; state_A[2]        ; Clock        ; Clock       ; 1.000        ; -0.063     ; 2.011      ;
; -1.079 ; state_A[0]        ; state_A[3]        ; Clock        ; Clock       ; 1.000        ; -0.063     ; 2.011      ;
; -1.078 ; state_A[2]        ; state_B[3]        ; Clock        ; Clock       ; 1.000        ; -0.065     ; 2.008      ;
; -1.078 ; state_A[2]        ; state_B[2]        ; Clock        ; Clock       ; 1.000        ; -0.065     ; 2.008      ;
; -1.078 ; state_A[2]        ; state_B[1]        ; Clock        ; Clock       ; 1.000        ; -0.065     ; 2.008      ;
; -1.078 ; state_A[2]        ; state_B[0]        ; Clock        ; Clock       ; 1.000        ; -0.065     ; 2.008      ;
; -1.055 ; state_A[4]        ; state_A[0]        ; Clock        ; Clock       ; 1.000        ; -0.063     ; 1.987      ;
; -1.055 ; state_A[4]        ; state_A[4]        ; Clock        ; Clock       ; 1.000        ; -0.063     ; 1.987      ;
; -1.055 ; state_A[4]        ; state_A[5]        ; Clock        ; Clock       ; 1.000        ; -0.063     ; 1.987      ;
; -1.055 ; state_A[4]        ; state_A[6]        ; Clock        ; Clock       ; 1.000        ; -0.063     ; 1.987      ;
; -1.055 ; state_A[4]        ; state_A[1]        ; Clock        ; Clock       ; 1.000        ; -0.063     ; 1.987      ;
; -1.055 ; state_A[4]        ; state_A[2]        ; Clock        ; Clock       ; 1.000        ; -0.063     ; 1.987      ;
; -1.055 ; state_A[4]        ; state_A[3]        ; Clock        ; Clock       ; 1.000        ; -0.063     ; 1.987      ;
; -0.993 ; state_out[0]~reg0 ; state_A[0]        ; Clock        ; Clock       ; 1.000        ; -0.060     ; 1.928      ;
; -0.993 ; state_out[0]~reg0 ; state_A[4]        ; Clock        ; Clock       ; 1.000        ; -0.060     ; 1.928      ;
; -0.993 ; state_out[0]~reg0 ; state_A[5]        ; Clock        ; Clock       ; 1.000        ; -0.060     ; 1.928      ;
; -0.993 ; state_out[0]~reg0 ; state_A[6]        ; Clock        ; Clock       ; 1.000        ; -0.060     ; 1.928      ;
; -0.993 ; state_out[0]~reg0 ; state_A[1]        ; Clock        ; Clock       ; 1.000        ; -0.060     ; 1.928      ;
; -0.993 ; state_out[0]~reg0 ; state_A[2]        ; Clock        ; Clock       ; 1.000        ; -0.060     ; 1.928      ;
; -0.993 ; state_out[0]~reg0 ; state_A[3]        ; Clock        ; Clock       ; 1.000        ; -0.060     ; 1.928      ;
; -0.975 ; state_A[0]        ; state_B[3]        ; Clock        ; Clock       ; 1.000        ; -0.065     ; 1.905      ;
; -0.975 ; state_A[0]        ; state_B[2]        ; Clock        ; Clock       ; 1.000        ; -0.065     ; 1.905      ;
; -0.975 ; state_A[0]        ; state_B[1]        ; Clock        ; Clock       ; 1.000        ; -0.065     ; 1.905      ;
; -0.975 ; state_A[0]        ; state_B[0]        ; Clock        ; Clock       ; 1.000        ; -0.065     ; 1.905      ;
; -0.968 ; state_A[5]        ; Done~reg0         ; Clock        ; Clock       ; 1.000        ; -0.065     ; 1.898      ;
; -0.967 ; state_A[5]        ; state_out[0]~reg0 ; Clock        ; Clock       ; 1.000        ; -0.065     ; 1.897      ;
; -0.966 ; state_A[6]        ; Done~reg0         ; Clock        ; Clock       ; 1.000        ; -0.065     ; 1.896      ;
; -0.965 ; state_A[6]        ; state_out[0]~reg0 ; Clock        ; Clock       ; 1.000        ; -0.065     ; 1.895      ;
; -0.956 ; state_A[7]        ; state_A[0]        ; Clock        ; Clock       ; 1.000        ; -0.063     ; 1.888      ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Clock'                                                                                 ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.357 ; state_A[7]        ; state_A[7]        ; Clock        ; Clock       ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; Done~reg0         ; Done~reg0         ; Clock        ; Clock       ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; state_out[1]~reg0 ; state_out[1]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.062      ; 0.577      ;
; 0.557 ; state_A[6]        ; state_A[5]        ; Clock        ; Clock       ; 0.000        ; 0.063      ; 0.777      ;
; 0.570 ; state_B[1]        ; state_B[1]        ; Clock        ; Clock       ; 0.000        ; 0.062      ; 0.789      ;
; 0.571 ; state_B[2]        ; state_B[2]        ; Clock        ; Clock       ; 0.000        ; 0.062      ; 0.790      ;
; 0.574 ; state_B[3]        ; state_B[3]        ; Clock        ; Clock       ; 0.000        ; 0.062      ; 0.793      ;
; 0.583 ; state_B[0]        ; state_B[0]        ; Clock        ; Clock       ; 0.000        ; 0.062      ; 0.802      ;
; 0.602 ; state_out[1]~reg0 ; state_A[5]        ; Clock        ; Clock       ; 0.000        ; 0.065      ; 0.824      ;
; 0.608 ; state_out[1]~reg0 ; state_A[4]        ; Clock        ; Clock       ; 0.000        ; 0.065      ; 0.830      ;
; 0.713 ; state_A[5]        ; state_A[4]        ; Clock        ; Clock       ; 0.000        ; 0.063      ; 0.933      ;
; 0.724 ; state_A[0]        ; state_B[0]        ; Clock        ; Clock       ; 0.000        ; 0.060      ; 0.941      ;
; 0.728 ; state_A[3]        ; state_A[2]        ; Clock        ; Clock       ; 0.000        ; 0.063      ; 0.948      ;
; 0.742 ; state_out[0]~reg0 ; state_out[1]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.062      ; 0.961      ;
; 0.750 ; state_A[7]        ; state_A[6]        ; Clock        ; Clock       ; 0.000        ; 0.063      ; 0.970      ;
; 0.767 ; state_out[0]~reg0 ; Done~reg0         ; Clock        ; Clock       ; 0.000        ; 0.062      ; 0.986      ;
; 0.786 ; state_out[1]~reg0 ; state_A[6]        ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.008      ;
; 0.795 ; state_out[1]~reg0 ; state_A[2]        ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.017      ;
; 0.814 ; state_out[1]~reg0 ; state_A[3]        ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.036      ;
; 0.815 ; state_out[1]~reg0 ; state_A[0]        ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.037      ;
; 0.815 ; state_A[2]        ; state_A[1]        ; Clock        ; Clock       ; 0.000        ; 0.063      ; 1.035      ;
; 0.816 ; state_out[1]~reg0 ; state_A[1]        ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.038      ;
; 0.818 ; state_A[4]        ; state_A[3]        ; Clock        ; Clock       ; 0.000        ; 0.063      ; 1.038      ;
; 0.845 ; state_B[1]        ; state_B[2]        ; Clock        ; Clock       ; 0.000        ; 0.062      ; 1.064      ;
; 0.859 ; state_B[2]        ; state_B[3]        ; Clock        ; Clock       ; 0.000        ; 0.062      ; 1.078      ;
; 0.861 ; state_B[0]        ; state_B[1]        ; Clock        ; Clock       ; 0.000        ; 0.062      ; 1.080      ;
; 0.863 ; state_B[0]        ; state_B[2]        ; Clock        ; Clock       ; 0.000        ; 0.062      ; 1.082      ;
; 0.873 ; state_A[1]        ; state_A[0]        ; Clock        ; Clock       ; 0.000        ; 0.063      ; 1.093      ;
; 0.955 ; state_B[1]        ; state_B[3]        ; Clock        ; Clock       ; 0.000        ; 0.062      ; 1.174      ;
; 0.973 ; state_B[0]        ; state_B[3]        ; Clock        ; Clock       ; 0.000        ; 0.062      ; 1.192      ;
; 0.989 ; state_out[1]~reg0 ; state_A[7]        ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.211      ;
; 0.998 ; state_A[0]        ; state_B[1]        ; Clock        ; Clock       ; 0.000        ; 0.060      ; 1.215      ;
; 1.000 ; state_A[0]        ; state_B[2]        ; Clock        ; Clock       ; 0.000        ; 0.060      ; 1.217      ;
; 1.049 ; state_out[1]~reg0 ; state_out[0]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.062      ; 1.268      ;
; 1.049 ; state_out[1]~reg0 ; Done~reg0         ; Clock        ; Clock       ; 0.000        ; 0.062      ; 1.268      ;
; 1.110 ; state_A[0]        ; state_B[3]        ; Clock        ; Clock       ; 0.000        ; 0.060      ; 1.327      ;
; 1.181 ; state_A[0]        ; state_out[0]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.060      ; 1.398      ;
; 1.182 ; state_A[0]        ; Done~reg0         ; Clock        ; Clock       ; 0.000        ; 0.060      ; 1.399      ;
; 1.205 ; state_out[0]~reg0 ; state_out[0]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.062      ; 1.424      ;
; 1.229 ; state_out[0]~reg0 ; state_A[7]        ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.451      ;
; 1.286 ; state_A[2]        ; state_out[0]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.060      ; 1.503      ;
; 1.287 ; state_A[2]        ; Done~reg0         ; Clock        ; Clock       ; 0.000        ; 0.060      ; 1.504      ;
; 1.317 ; state_A[7]        ; state_out[0]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.060      ; 1.534      ;
; 1.318 ; state_A[7]        ; Done~reg0         ; Clock        ; Clock       ; 0.000        ; 0.060      ; 1.535      ;
; 1.413 ; state_out[0]~reg0 ; state_B[3]        ; Clock        ; Clock       ; 0.000        ; 0.062      ; 1.632      ;
; 1.413 ; state_out[0]~reg0 ; state_B[2]        ; Clock        ; Clock       ; 0.000        ; 0.062      ; 1.632      ;
; 1.413 ; state_out[0]~reg0 ; state_B[1]        ; Clock        ; Clock       ; 0.000        ; 0.062      ; 1.632      ;
; 1.413 ; state_out[0]~reg0 ; state_B[0]        ; Clock        ; Clock       ; 0.000        ; 0.062      ; 1.632      ;
; 1.419 ; state_A[4]        ; state_out[0]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.060      ; 1.636      ;
; 1.420 ; state_A[4]        ; Done~reg0         ; Clock        ; Clock       ; 0.000        ; 0.060      ; 1.637      ;
; 1.423 ; state_out[1]~reg0 ; state_B[3]        ; Clock        ; Clock       ; 0.000        ; 0.062      ; 1.642      ;
; 1.423 ; state_out[1]~reg0 ; state_B[2]        ; Clock        ; Clock       ; 0.000        ; 0.062      ; 1.642      ;
; 1.423 ; state_out[1]~reg0 ; state_B[1]        ; Clock        ; Clock       ; 0.000        ; 0.062      ; 1.642      ;
; 1.423 ; state_out[1]~reg0 ; state_B[0]        ; Clock        ; Clock       ; 0.000        ; 0.062      ; 1.642      ;
; 1.444 ; state_A[3]        ; state_out[0]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.060      ; 1.661      ;
; 1.445 ; state_A[1]        ; state_out[0]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.060      ; 1.662      ;
; 1.445 ; state_A[3]        ; Done~reg0         ; Clock        ; Clock       ; 0.000        ; 0.060      ; 1.662      ;
; 1.446 ; state_A[1]        ; Done~reg0         ; Clock        ; Clock       ; 0.000        ; 0.060      ; 1.663      ;
; 1.569 ; state_A[6]        ; state_out[0]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.060      ; 1.786      ;
; 1.570 ; state_A[6]        ; Done~reg0         ; Clock        ; Clock       ; 0.000        ; 0.060      ; 1.787      ;
; 1.581 ; state_A[5]        ; state_out[0]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.060      ; 1.798      ;
; 1.582 ; state_A[5]        ; Done~reg0         ; Clock        ; Clock       ; 0.000        ; 0.060      ; 1.799      ;
; 1.653 ; state_A[7]        ; state_A[0]        ; Clock        ; Clock       ; 0.000        ; 0.063      ; 1.873      ;
; 1.653 ; state_A[7]        ; state_A[4]        ; Clock        ; Clock       ; 0.000        ; 0.063      ; 1.873      ;
; 1.653 ; state_A[7]        ; state_A[5]        ; Clock        ; Clock       ; 0.000        ; 0.063      ; 1.873      ;
; 1.653 ; state_A[7]        ; state_A[1]        ; Clock        ; Clock       ; 0.000        ; 0.063      ; 1.873      ;
; 1.653 ; state_A[7]        ; state_A[2]        ; Clock        ; Clock       ; 0.000        ; 0.063      ; 1.873      ;
; 1.653 ; state_A[7]        ; state_A[3]        ; Clock        ; Clock       ; 0.000        ; 0.063      ; 1.873      ;
; 1.664 ; state_out[0]~reg0 ; state_A[0]        ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.886      ;
; 1.664 ; state_out[0]~reg0 ; state_A[4]        ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.886      ;
; 1.664 ; state_out[0]~reg0 ; state_A[5]        ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.886      ;
; 1.664 ; state_out[0]~reg0 ; state_A[6]        ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.886      ;
; 1.664 ; state_out[0]~reg0 ; state_A[1]        ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.886      ;
; 1.664 ; state_out[0]~reg0 ; state_A[2]        ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.886      ;
; 1.664 ; state_out[0]~reg0 ; state_A[3]        ; Clock        ; Clock       ; 0.000        ; 0.065      ; 1.886      ;
; 1.755 ; state_A[4]        ; state_A[0]        ; Clock        ; Clock       ; 0.000        ; 0.063      ; 1.975      ;
; 1.755 ; state_A[4]        ; state_A[4]        ; Clock        ; Clock       ; 0.000        ; 0.063      ; 1.975      ;
; 1.755 ; state_A[4]        ; state_A[5]        ; Clock        ; Clock       ; 0.000        ; 0.063      ; 1.975      ;
; 1.755 ; state_A[4]        ; state_A[6]        ; Clock        ; Clock       ; 0.000        ; 0.063      ; 1.975      ;
; 1.755 ; state_A[4]        ; state_A[1]        ; Clock        ; Clock       ; 0.000        ; 0.063      ; 1.975      ;
; 1.755 ; state_A[4]        ; state_A[2]        ; Clock        ; Clock       ; 0.000        ; 0.063      ; 1.975      ;
; 1.786 ; state_A[0]        ; state_A[0]        ; Clock        ; Clock       ; 0.000        ; 0.063      ; 2.006      ;
; 1.786 ; state_A[0]        ; state_A[4]        ; Clock        ; Clock       ; 0.000        ; 0.063      ; 2.006      ;
; 1.786 ; state_A[0]        ; state_A[5]        ; Clock        ; Clock       ; 0.000        ; 0.063      ; 2.006      ;
; 1.786 ; state_A[0]        ; state_A[6]        ; Clock        ; Clock       ; 0.000        ; 0.063      ; 2.006      ;
; 1.786 ; state_A[0]        ; state_A[1]        ; Clock        ; Clock       ; 0.000        ; 0.063      ; 2.006      ;
; 1.786 ; state_A[0]        ; state_A[2]        ; Clock        ; Clock       ; 0.000        ; 0.063      ; 2.006      ;
; 1.786 ; state_A[0]        ; state_A[3]        ; Clock        ; Clock       ; 0.000        ; 0.063      ; 2.006      ;
; 1.792 ; state_A[7]        ; state_B[3]        ; Clock        ; Clock       ; 0.000        ; 0.060      ; 2.009      ;
; 1.792 ; state_A[7]        ; state_B[2]        ; Clock        ; Clock       ; 0.000        ; 0.060      ; 2.009      ;
; 1.792 ; state_A[7]        ; state_B[1]        ; Clock        ; Clock       ; 0.000        ; 0.060      ; 2.009      ;
; 1.792 ; state_A[7]        ; state_B[0]        ; Clock        ; Clock       ; 0.000        ; 0.060      ; 2.009      ;
; 1.796 ; state_A[2]        ; state_B[3]        ; Clock        ; Clock       ; 0.000        ; 0.060      ; 2.013      ;
; 1.796 ; state_A[2]        ; state_B[2]        ; Clock        ; Clock       ; 0.000        ; 0.060      ; 2.013      ;
; 1.796 ; state_A[2]        ; state_B[1]        ; Clock        ; Clock       ; 0.000        ; 0.060      ; 2.013      ;
; 1.796 ; state_A[2]        ; state_B[0]        ; Clock        ; Clock       ; 0.000        ; 0.060      ; 2.013      ;
; 1.891 ; state_A[2]        ; state_A[0]        ; Clock        ; Clock       ; 0.000        ; 0.063      ; 2.111      ;
; 1.891 ; state_A[2]        ; state_A[4]        ; Clock        ; Clock       ; 0.000        ; 0.063      ; 2.111      ;
; 1.891 ; state_A[2]        ; state_A[5]        ; Clock        ; Clock       ; 0.000        ; 0.063      ; 2.111      ;
; 1.891 ; state_A[2]        ; state_A[6]        ; Clock        ; Clock       ; 0.000        ; 0.063      ; 2.111      ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Clock'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Clock ; Rise       ; Clock                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; Done~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; state_A[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; state_A[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; state_A[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; state_A[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; state_A[4]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; state_A[5]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; state_A[6]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; state_A[7]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; state_B[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; state_B[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; state_B[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; state_B[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; state_out[0]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; state_out[1]~reg0           ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; Done~reg0                   ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; state_A[0]                  ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; state_A[1]                  ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; state_A[2]                  ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; state_A[3]                  ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; state_A[4]                  ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; state_A[5]                  ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; state_A[6]                  ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; state_A[7]                  ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; state_B[0]                  ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; state_B[1]                  ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; state_B[2]                  ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; state_B[3]                  ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; state_out[0]~reg0           ;
; 0.168  ; 0.352        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; state_out[1]~reg0           ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Done~reg0|clk               ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; state_A[0]|clk              ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; state_A[1]|clk              ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; state_A[2]|clk              ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; state_A[3]|clk              ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; state_A[4]|clk              ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; state_A[5]|clk              ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; state_A[6]|clk              ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; state_A[7]|clk              ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; state_B[0]|clk              ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; state_B[1]|clk              ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; state_B[2]|clk              ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; state_B[3]|clk              ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; state_out[0]~reg0|clk       ;
; 0.330  ; 0.330        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; state_out[1]~reg0|clk       ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~input|o               ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~inputclkctrl|inclk[0] ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~inputclkctrl|outclk   ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; Done~reg0                   ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; state_B[0]                  ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; state_B[1]                  ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; state_B[2]                  ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; state_B[3]                  ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; state_out[0]~reg0           ;
; 0.429  ; 0.645        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; state_out[1]~reg0           ;
; 0.430  ; 0.646        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; state_A[0]                  ;
; 0.430  ; 0.646        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; state_A[1]                  ;
; 0.430  ; 0.646        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; state_A[2]                  ;
; 0.430  ; 0.646        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; state_A[3]                  ;
; 0.430  ; 0.646        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; state_A[4]                  ;
; 0.430  ; 0.646        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; state_A[5]                  ;
; 0.430  ; 0.646        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; state_A[6]                  ;
; 0.430  ; 0.646        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; state_A[7]                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~input|i               ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~inputclkctrl|inclk[0] ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~inputclkctrl|outclk   ;
; 0.665  ; 0.665        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~input|o               ;
; 0.669  ; 0.669        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Done~reg0|clk               ;
; 0.669  ; 0.669        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; state_B[0]|clk              ;
; 0.669  ; 0.669        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; state_B[1]|clk              ;
; 0.669  ; 0.669        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; state_B[2]|clk              ;
; 0.669  ; 0.669        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; state_B[3]|clk              ;
; 0.669  ; 0.669        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; state_out[0]~reg0|clk       ;
; 0.669  ; 0.669        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; state_out[1]~reg0|clk       ;
; 0.670  ; 0.670        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; state_A[0]|clk              ;
; 0.670  ; 0.670        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; state_A[1]|clk              ;
; 0.670  ; 0.670        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; state_A[2]|clk              ;
; 0.670  ; 0.670        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; state_A[3]|clk              ;
; 0.670  ; 0.670        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; state_A[4]|clk              ;
; 0.670  ; 0.670        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; state_A[5]|clk              ;
; 0.670  ; 0.670        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; state_A[6]|clk              ;
; 0.670  ; 0.670        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; state_A[7]|clk              ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A[*]      ; Clock      ; 2.222 ; 2.659 ; Rise       ; Clock           ;
;  A[0]     ; Clock      ; 2.108 ; 2.529 ; Rise       ; Clock           ;
;  A[1]     ; Clock      ; 2.133 ; 2.553 ; Rise       ; Clock           ;
;  A[2]     ; Clock      ; 2.222 ; 2.659 ; Rise       ; Clock           ;
;  A[3]     ; Clock      ; 1.727 ; 2.162 ; Rise       ; Clock           ;
;  A[4]     ; Clock      ; 2.075 ; 2.517 ; Rise       ; Clock           ;
;  A[5]     ; Clock      ; 2.090 ; 2.545 ; Rise       ; Clock           ;
;  A[6]     ; Clock      ; 2.097 ; 2.542 ; Rise       ; Clock           ;
;  A[7]     ; Clock      ; 1.950 ; 2.403 ; Rise       ; Clock           ;
; Load_A    ; Clock      ; 3.580 ; 4.090 ; Rise       ; Clock           ;
; S         ; Clock      ; 2.973 ; 3.436 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; Clock      ; -1.365 ; -1.780 ; Rise       ; Clock           ;
;  A[0]     ; Clock      ; -1.730 ; -2.132 ; Rise       ; Clock           ;
;  A[1]     ; Clock      ; -1.754 ; -2.155 ; Rise       ; Clock           ;
;  A[2]     ; Clock      ; -1.838 ; -2.256 ; Rise       ; Clock           ;
;  A[3]     ; Clock      ; -1.365 ; -1.780 ; Rise       ; Clock           ;
;  A[4]     ; Clock      ; -1.698 ; -2.120 ; Rise       ; Clock           ;
;  A[5]     ; Clock      ; -1.712 ; -2.148 ; Rise       ; Clock           ;
;  A[6]     ; Clock      ; -1.717 ; -2.144 ; Rise       ; Clock           ;
;  A[7]     ; Clock      ; -1.567 ; -1.987 ; Rise       ; Clock           ;
; Load_A    ; Clock      ; -2.280 ; -2.761 ; Rise       ; Clock           ;
; S         ; Clock      ; -1.913 ; -2.430 ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; B[*]          ; Clock      ; 6.897 ; 7.011 ; Rise       ; Clock           ;
;  B[0]         ; Clock      ; 5.872 ; 5.851 ; Rise       ; Clock           ;
;  B[1]         ; Clock      ; 5.986 ; 6.045 ; Rise       ; Clock           ;
;  B[2]         ; Clock      ; 6.897 ; 7.011 ; Rise       ; Clock           ;
;  B[3]         ; Clock      ; 6.198 ; 6.219 ; Rise       ; Clock           ;
; Done          ; Clock      ; 5.887 ; 5.895 ; Rise       ; Clock           ;
; state_out[*]  ; Clock      ; 5.904 ; 5.913 ; Rise       ; Clock           ;
;  state_out[0] ; Clock      ; 5.904 ; 5.913 ; Rise       ; Clock           ;
;  state_out[1] ; Clock      ; 5.684 ; 5.696 ; Rise       ; Clock           ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; B[*]          ; Clock      ; 5.684 ; 5.663 ; Rise       ; Clock           ;
;  B[0]         ; Clock      ; 5.684 ; 5.663 ; Rise       ; Clock           ;
;  B[1]         ; Clock      ; 5.794 ; 5.849 ; Rise       ; Clock           ;
;  B[2]         ; Clock      ; 6.717 ; 6.830 ; Rise       ; Clock           ;
;  B[3]         ; Clock      ; 5.997 ; 6.016 ; Rise       ; Clock           ;
; Done          ; Clock      ; 5.699 ; 5.706 ; Rise       ; Clock           ;
; state_out[*]  ; Clock      ; 5.504 ; 5.514 ; Rise       ; Clock           ;
;  state_out[0] ; Clock      ; 5.715 ; 5.723 ; Rise       ; Clock           ;
;  state_out[1] ; Clock      ; 5.504 ; 5.514 ; Rise       ; Clock           ;
+---------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 468.82 MHz ; 250.0 MHz       ; Clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; Clock ; -1.133 ; -14.620           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; Clock ; 0.311 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; Clock ; -3.000 ; -18.000                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Clock'                                                                                  ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -1.133 ; state_A[5]        ; state_B[3]        ; Clock        ; Clock       ; 1.000        ; -0.059     ; 2.069      ;
; -1.133 ; state_A[5]        ; state_B[2]        ; Clock        ; Clock       ; 1.000        ; -0.059     ; 2.069      ;
; -1.133 ; state_A[5]        ; state_B[1]        ; Clock        ; Clock       ; 1.000        ; -0.059     ; 2.069      ;
; -1.133 ; state_A[5]        ; state_B[0]        ; Clock        ; Clock       ; 1.000        ; -0.059     ; 2.069      ;
; -1.132 ; state_A[6]        ; state_B[3]        ; Clock        ; Clock       ; 1.000        ; -0.059     ; 2.068      ;
; -1.132 ; state_A[6]        ; state_B[2]        ; Clock        ; Clock       ; 1.000        ; -0.059     ; 2.068      ;
; -1.132 ; state_A[6]        ; state_B[1]        ; Clock        ; Clock       ; 1.000        ; -0.059     ; 2.068      ;
; -1.132 ; state_A[6]        ; state_B[0]        ; Clock        ; Clock       ; 1.000        ; -0.059     ; 2.068      ;
; -1.107 ; state_A[3]        ; state_A[0]        ; Clock        ; Clock       ; 1.000        ; -0.056     ; 2.046      ;
; -1.107 ; state_A[3]        ; state_A[4]        ; Clock        ; Clock       ; 1.000        ; -0.056     ; 2.046      ;
; -1.107 ; state_A[3]        ; state_A[5]        ; Clock        ; Clock       ; 1.000        ; -0.056     ; 2.046      ;
; -1.107 ; state_A[3]        ; state_A[6]        ; Clock        ; Clock       ; 1.000        ; -0.056     ; 2.046      ;
; -1.107 ; state_A[3]        ; state_A[1]        ; Clock        ; Clock       ; 1.000        ; -0.056     ; 2.046      ;
; -1.107 ; state_A[3]        ; state_A[2]        ; Clock        ; Clock       ; 1.000        ; -0.056     ; 2.046      ;
; -1.107 ; state_A[3]        ; state_A[3]        ; Clock        ; Clock       ; 1.000        ; -0.056     ; 2.046      ;
; -1.103 ; state_A[1]        ; state_A[0]        ; Clock        ; Clock       ; 1.000        ; -0.056     ; 2.042      ;
; -1.103 ; state_A[1]        ; state_A[4]        ; Clock        ; Clock       ; 1.000        ; -0.056     ; 2.042      ;
; -1.103 ; state_A[1]        ; state_A[5]        ; Clock        ; Clock       ; 1.000        ; -0.056     ; 2.042      ;
; -1.103 ; state_A[1]        ; state_A[6]        ; Clock        ; Clock       ; 1.000        ; -0.056     ; 2.042      ;
; -1.103 ; state_A[1]        ; state_A[1]        ; Clock        ; Clock       ; 1.000        ; -0.056     ; 2.042      ;
; -1.103 ; state_A[1]        ; state_A[2]        ; Clock        ; Clock       ; 1.000        ; -0.056     ; 2.042      ;
; -1.103 ; state_A[1]        ; state_A[3]        ; Clock        ; Clock       ; 1.000        ; -0.056     ; 2.042      ;
; -1.031 ; state_A[3]        ; state_B[3]        ; Clock        ; Clock       ; 1.000        ; -0.059     ; 1.967      ;
; -1.031 ; state_A[3]        ; state_B[2]        ; Clock        ; Clock       ; 1.000        ; -0.059     ; 1.967      ;
; -1.031 ; state_A[3]        ; state_B[1]        ; Clock        ; Clock       ; 1.000        ; -0.059     ; 1.967      ;
; -1.031 ; state_A[3]        ; state_B[0]        ; Clock        ; Clock       ; 1.000        ; -0.059     ; 1.967      ;
; -1.027 ; state_A[1]        ; state_B[3]        ; Clock        ; Clock       ; 1.000        ; -0.059     ; 1.963      ;
; -1.027 ; state_A[1]        ; state_B[2]        ; Clock        ; Clock       ; 1.000        ; -0.059     ; 1.963      ;
; -1.027 ; state_A[1]        ; state_B[1]        ; Clock        ; Clock       ; 1.000        ; -0.059     ; 1.963      ;
; -1.027 ; state_A[1]        ; state_B[0]        ; Clock        ; Clock       ; 1.000        ; -0.059     ; 1.963      ;
; -0.996 ; state_A[4]        ; state_B[3]        ; Clock        ; Clock       ; 1.000        ; -0.059     ; 1.932      ;
; -0.996 ; state_A[4]        ; state_B[2]        ; Clock        ; Clock       ; 1.000        ; -0.059     ; 1.932      ;
; -0.996 ; state_A[4]        ; state_B[1]        ; Clock        ; Clock       ; 1.000        ; -0.059     ; 1.932      ;
; -0.996 ; state_A[4]        ; state_B[0]        ; Clock        ; Clock       ; 1.000        ; -0.059     ; 1.932      ;
; -0.995 ; state_A[5]        ; state_A[0]        ; Clock        ; Clock       ; 1.000        ; -0.056     ; 1.934      ;
; -0.995 ; state_A[5]        ; state_A[4]        ; Clock        ; Clock       ; 1.000        ; -0.056     ; 1.934      ;
; -0.995 ; state_A[5]        ; state_A[5]        ; Clock        ; Clock       ; 1.000        ; -0.056     ; 1.934      ;
; -0.995 ; state_A[5]        ; state_A[6]        ; Clock        ; Clock       ; 1.000        ; -0.056     ; 1.934      ;
; -0.995 ; state_A[5]        ; state_A[1]        ; Clock        ; Clock       ; 1.000        ; -0.056     ; 1.934      ;
; -0.995 ; state_A[5]        ; state_A[2]        ; Clock        ; Clock       ; 1.000        ; -0.056     ; 1.934      ;
; -0.995 ; state_A[5]        ; state_A[3]        ; Clock        ; Clock       ; 1.000        ; -0.056     ; 1.934      ;
; -0.994 ; state_A[6]        ; state_A[0]        ; Clock        ; Clock       ; 1.000        ; -0.056     ; 1.933      ;
; -0.994 ; state_A[6]        ; state_A[4]        ; Clock        ; Clock       ; 1.000        ; -0.056     ; 1.933      ;
; -0.994 ; state_A[6]        ; state_A[5]        ; Clock        ; Clock       ; 1.000        ; -0.056     ; 1.933      ;
; -0.994 ; state_A[6]        ; state_A[6]        ; Clock        ; Clock       ; 1.000        ; -0.056     ; 1.933      ;
; -0.994 ; state_A[6]        ; state_A[1]        ; Clock        ; Clock       ; 1.000        ; -0.056     ; 1.933      ;
; -0.994 ; state_A[6]        ; state_A[2]        ; Clock        ; Clock       ; 1.000        ; -0.056     ; 1.933      ;
; -0.994 ; state_A[6]        ; state_A[3]        ; Clock        ; Clock       ; 1.000        ; -0.056     ; 1.933      ;
; -0.971 ; state_A[2]        ; state_A[0]        ; Clock        ; Clock       ; 1.000        ; -0.056     ; 1.910      ;
; -0.971 ; state_A[2]        ; state_A[4]        ; Clock        ; Clock       ; 1.000        ; -0.056     ; 1.910      ;
; -0.971 ; state_A[2]        ; state_A[5]        ; Clock        ; Clock       ; 1.000        ; -0.056     ; 1.910      ;
; -0.971 ; state_A[2]        ; state_A[6]        ; Clock        ; Clock       ; 1.000        ; -0.056     ; 1.910      ;
; -0.971 ; state_A[2]        ; state_A[1]        ; Clock        ; Clock       ; 1.000        ; -0.056     ; 1.910      ;
; -0.971 ; state_A[2]        ; state_A[2]        ; Clock        ; Clock       ; 1.000        ; -0.056     ; 1.910      ;
; -0.971 ; state_A[2]        ; state_A[3]        ; Clock        ; Clock       ; 1.000        ; -0.056     ; 1.910      ;
; -0.924 ; state_out[1]~reg0 ; state_A[0]        ; Clock        ; Clock       ; 1.000        ; -0.053     ; 1.866      ;
; -0.924 ; state_out[1]~reg0 ; state_A[4]        ; Clock        ; Clock       ; 1.000        ; -0.053     ; 1.866      ;
; -0.924 ; state_out[1]~reg0 ; state_A[5]        ; Clock        ; Clock       ; 1.000        ; -0.053     ; 1.866      ;
; -0.924 ; state_out[1]~reg0 ; state_A[6]        ; Clock        ; Clock       ; 1.000        ; -0.053     ; 1.866      ;
; -0.924 ; state_out[1]~reg0 ; state_A[1]        ; Clock        ; Clock       ; 1.000        ; -0.053     ; 1.866      ;
; -0.924 ; state_out[1]~reg0 ; state_A[2]        ; Clock        ; Clock       ; 1.000        ; -0.053     ; 1.866      ;
; -0.924 ; state_out[1]~reg0 ; state_A[3]        ; Clock        ; Clock       ; 1.000        ; -0.053     ; 1.866      ;
; -0.903 ; state_A[7]        ; state_B[3]        ; Clock        ; Clock       ; 1.000        ; -0.059     ; 1.839      ;
; -0.903 ; state_A[7]        ; state_B[2]        ; Clock        ; Clock       ; 1.000        ; -0.059     ; 1.839      ;
; -0.903 ; state_A[7]        ; state_B[1]        ; Clock        ; Clock       ; 1.000        ; -0.059     ; 1.839      ;
; -0.903 ; state_A[7]        ; state_B[0]        ; Clock        ; Clock       ; 1.000        ; -0.059     ; 1.839      ;
; -0.895 ; state_A[2]        ; state_B[3]        ; Clock        ; Clock       ; 1.000        ; -0.059     ; 1.831      ;
; -0.895 ; state_A[2]        ; state_B[2]        ; Clock        ; Clock       ; 1.000        ; -0.059     ; 1.831      ;
; -0.895 ; state_A[2]        ; state_B[1]        ; Clock        ; Clock       ; 1.000        ; -0.059     ; 1.831      ;
; -0.895 ; state_A[2]        ; state_B[0]        ; Clock        ; Clock       ; 1.000        ; -0.059     ; 1.831      ;
; -0.874 ; state_A[0]        ; state_A[0]        ; Clock        ; Clock       ; 1.000        ; -0.056     ; 1.813      ;
; -0.874 ; state_A[0]        ; state_A[4]        ; Clock        ; Clock       ; 1.000        ; -0.056     ; 1.813      ;
; -0.874 ; state_A[0]        ; state_A[5]        ; Clock        ; Clock       ; 1.000        ; -0.056     ; 1.813      ;
; -0.874 ; state_A[0]        ; state_A[6]        ; Clock        ; Clock       ; 1.000        ; -0.056     ; 1.813      ;
; -0.874 ; state_A[0]        ; state_A[1]        ; Clock        ; Clock       ; 1.000        ; -0.056     ; 1.813      ;
; -0.874 ; state_A[0]        ; state_A[2]        ; Clock        ; Clock       ; 1.000        ; -0.056     ; 1.813      ;
; -0.874 ; state_A[0]        ; state_A[3]        ; Clock        ; Clock       ; 1.000        ; -0.056     ; 1.813      ;
; -0.858 ; state_A[4]        ; state_A[0]        ; Clock        ; Clock       ; 1.000        ; -0.056     ; 1.797      ;
; -0.858 ; state_A[4]        ; state_A[4]        ; Clock        ; Clock       ; 1.000        ; -0.056     ; 1.797      ;
; -0.858 ; state_A[4]        ; state_A[5]        ; Clock        ; Clock       ; 1.000        ; -0.056     ; 1.797      ;
; -0.858 ; state_A[4]        ; state_A[6]        ; Clock        ; Clock       ; 1.000        ; -0.056     ; 1.797      ;
; -0.858 ; state_A[4]        ; state_A[1]        ; Clock        ; Clock       ; 1.000        ; -0.056     ; 1.797      ;
; -0.858 ; state_A[4]        ; state_A[2]        ; Clock        ; Clock       ; 1.000        ; -0.056     ; 1.797      ;
; -0.858 ; state_A[4]        ; state_A[3]        ; Clock        ; Clock       ; 1.000        ; -0.056     ; 1.797      ;
; -0.811 ; state_out[0]~reg0 ; state_A[0]        ; Clock        ; Clock       ; 1.000        ; -0.053     ; 1.753      ;
; -0.811 ; state_out[0]~reg0 ; state_A[4]        ; Clock        ; Clock       ; 1.000        ; -0.053     ; 1.753      ;
; -0.811 ; state_out[0]~reg0 ; state_A[5]        ; Clock        ; Clock       ; 1.000        ; -0.053     ; 1.753      ;
; -0.811 ; state_out[0]~reg0 ; state_A[6]        ; Clock        ; Clock       ; 1.000        ; -0.053     ; 1.753      ;
; -0.811 ; state_out[0]~reg0 ; state_A[1]        ; Clock        ; Clock       ; 1.000        ; -0.053     ; 1.753      ;
; -0.811 ; state_out[0]~reg0 ; state_A[2]        ; Clock        ; Clock       ; 1.000        ; -0.053     ; 1.753      ;
; -0.811 ; state_out[0]~reg0 ; state_A[3]        ; Clock        ; Clock       ; 1.000        ; -0.053     ; 1.753      ;
; -0.798 ; state_A[0]        ; state_B[3]        ; Clock        ; Clock       ; 1.000        ; -0.059     ; 1.734      ;
; -0.798 ; state_A[0]        ; state_B[2]        ; Clock        ; Clock       ; 1.000        ; -0.059     ; 1.734      ;
; -0.798 ; state_A[0]        ; state_B[1]        ; Clock        ; Clock       ; 1.000        ; -0.059     ; 1.734      ;
; -0.798 ; state_A[0]        ; state_B[0]        ; Clock        ; Clock       ; 1.000        ; -0.059     ; 1.734      ;
; -0.785 ; state_A[5]        ; Done~reg0         ; Clock        ; Clock       ; 1.000        ; -0.059     ; 1.721      ;
; -0.784 ; state_A[5]        ; state_out[0]~reg0 ; Clock        ; Clock       ; 1.000        ; -0.059     ; 1.720      ;
; -0.784 ; state_A[6]        ; Done~reg0         ; Clock        ; Clock       ; 1.000        ; -0.059     ; 1.720      ;
; -0.783 ; state_A[6]        ; state_out[0]~reg0 ; Clock        ; Clock       ; 1.000        ; -0.059     ; 1.719      ;
; -0.765 ; state_A[7]        ; state_A[0]        ; Clock        ; Clock       ; 1.000        ; -0.056     ; 1.704      ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Clock'                                                                                  ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.311 ; Done~reg0         ; Done~reg0         ; Clock        ; Clock       ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; state_A[7]        ; state_A[7]        ; Clock        ; Clock       ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; state_out[1]~reg0 ; state_out[1]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.056      ; 0.511      ;
; 0.500 ; state_A[6]        ; state_A[5]        ; Clock        ; Clock       ; 0.000        ; 0.056      ; 0.700      ;
; 0.511 ; state_B[1]        ; state_B[1]        ; Clock        ; Clock       ; 0.000        ; 0.056      ; 0.711      ;
; 0.512 ; state_B[2]        ; state_B[2]        ; Clock        ; Clock       ; 0.000        ; 0.056      ; 0.712      ;
; 0.515 ; state_B[3]        ; state_B[3]        ; Clock        ; Clock       ; 0.000        ; 0.056      ; 0.715      ;
; 0.526 ; state_B[0]        ; state_B[0]        ; Clock        ; Clock       ; 0.000        ; 0.056      ; 0.726      ;
; 0.535 ; state_out[1]~reg0 ; state_A[5]        ; Clock        ; Clock       ; 0.000        ; 0.059      ; 0.738      ;
; 0.540 ; state_out[1]~reg0 ; state_A[4]        ; Clock        ; Clock       ; 0.000        ; 0.059      ; 0.743      ;
; 0.649 ; state_A[5]        ; state_A[4]        ; Clock        ; Clock       ; 0.000        ; 0.056      ; 0.849      ;
; 0.663 ; state_A[0]        ; state_B[0]        ; Clock        ; Clock       ; 0.000        ; 0.053      ; 0.860      ;
; 0.673 ; state_A[3]        ; state_A[2]        ; Clock        ; Clock       ; 0.000        ; 0.056      ; 0.873      ;
; 0.673 ; state_out[0]~reg0 ; state_out[1]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.056      ; 0.873      ;
; 0.692 ; state_A[7]        ; state_A[6]        ; Clock        ; Clock       ; 0.000        ; 0.056      ; 0.892      ;
; 0.694 ; state_out[0]~reg0 ; Done~reg0         ; Clock        ; Clock       ; 0.000        ; 0.056      ; 0.894      ;
; 0.704 ; state_out[1]~reg0 ; state_A[6]        ; Clock        ; Clock       ; 0.000        ; 0.059      ; 0.907      ;
; 0.712 ; state_out[1]~reg0 ; state_A[2]        ; Clock        ; Clock       ; 0.000        ; 0.059      ; 0.915      ;
; 0.725 ; state_out[1]~reg0 ; state_A[3]        ; Clock        ; Clock       ; 0.000        ; 0.059      ; 0.928      ;
; 0.726 ; state_out[1]~reg0 ; state_A[0]        ; Clock        ; Clock       ; 0.000        ; 0.059      ; 0.929      ;
; 0.727 ; state_out[1]~reg0 ; state_A[1]        ; Clock        ; Clock       ; 0.000        ; 0.059      ; 0.930      ;
; 0.755 ; state_B[1]        ; state_B[2]        ; Clock        ; Clock       ; 0.000        ; 0.056      ; 0.955      ;
; 0.756 ; state_A[2]        ; state_A[1]        ; Clock        ; Clock       ; 0.000        ; 0.056      ; 0.956      ;
; 0.759 ; state_A[4]        ; state_A[3]        ; Clock        ; Clock       ; 0.000        ; 0.056      ; 0.959      ;
; 0.761 ; state_B[2]        ; state_B[3]        ; Clock        ; Clock       ; 0.000        ; 0.056      ; 0.961      ;
; 0.765 ; state_B[0]        ; state_B[1]        ; Clock        ; Clock       ; 0.000        ; 0.056      ; 0.965      ;
; 0.772 ; state_B[0]        ; state_B[2]        ; Clock        ; Clock       ; 0.000        ; 0.056      ; 0.972      ;
; 0.800 ; state_A[1]        ; state_A[0]        ; Clock        ; Clock       ; 0.000        ; 0.056      ; 1.000      ;
; 0.844 ; state_B[1]        ; state_B[3]        ; Clock        ; Clock       ; 0.000        ; 0.056      ; 1.044      ;
; 0.861 ; state_B[0]        ; state_B[3]        ; Clock        ; Clock       ; 0.000        ; 0.056      ; 1.061      ;
; 0.889 ; state_out[1]~reg0 ; state_A[7]        ; Clock        ; Clock       ; 0.000        ; 0.059      ; 1.092      ;
; 0.898 ; state_A[0]        ; state_B[1]        ; Clock        ; Clock       ; 0.000        ; 0.053      ; 1.095      ;
; 0.905 ; state_A[0]        ; state_B[2]        ; Clock        ; Clock       ; 0.000        ; 0.053      ; 1.102      ;
; 0.952 ; state_out[1]~reg0 ; state_out[0]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.056      ; 1.152      ;
; 0.952 ; state_out[1]~reg0 ; Done~reg0         ; Clock        ; Clock       ; 0.000        ; 0.056      ; 1.152      ;
; 0.994 ; state_A[0]        ; state_B[3]        ; Clock        ; Clock       ; 0.000        ; 0.053      ; 1.191      ;
; 1.051 ; state_A[0]        ; state_out[0]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.053      ; 1.248      ;
; 1.051 ; state_A[0]        ; Done~reg0         ; Clock        ; Clock       ; 0.000        ; 0.053      ; 1.248      ;
; 1.089 ; state_out[0]~reg0 ; state_A[7]        ; Clock        ; Clock       ; 0.000        ; 0.059      ; 1.292      ;
; 1.105 ; state_out[0]~reg0 ; state_out[0]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.056      ; 1.305      ;
; 1.143 ; state_A[2]        ; state_out[0]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.053      ; 1.340      ;
; 1.143 ; state_A[2]        ; Done~reg0         ; Clock        ; Clock       ; 0.000        ; 0.053      ; 1.340      ;
; 1.173 ; state_A[7]        ; state_out[0]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.053      ; 1.370      ;
; 1.173 ; state_A[7]        ; Done~reg0         ; Clock        ; Clock       ; 0.000        ; 0.053      ; 1.370      ;
; 1.264 ; state_A[4]        ; state_out[0]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.053      ; 1.461      ;
; 1.264 ; state_A[4]        ; Done~reg0         ; Clock        ; Clock       ; 0.000        ; 0.053      ; 1.461      ;
; 1.274 ; state_out[0]~reg0 ; state_B[3]        ; Clock        ; Clock       ; 0.000        ; 0.056      ; 1.474      ;
; 1.274 ; state_out[0]~reg0 ; state_B[2]        ; Clock        ; Clock       ; 0.000        ; 0.056      ; 1.474      ;
; 1.274 ; state_out[0]~reg0 ; state_B[1]        ; Clock        ; Clock       ; 0.000        ; 0.056      ; 1.474      ;
; 1.274 ; state_out[0]~reg0 ; state_B[0]        ; Clock        ; Clock       ; 0.000        ; 0.056      ; 1.474      ;
; 1.282 ; state_out[1]~reg0 ; state_B[3]        ; Clock        ; Clock       ; 0.000        ; 0.056      ; 1.482      ;
; 1.282 ; state_out[1]~reg0 ; state_B[2]        ; Clock        ; Clock       ; 0.000        ; 0.056      ; 1.482      ;
; 1.282 ; state_out[1]~reg0 ; state_B[1]        ; Clock        ; Clock       ; 0.000        ; 0.056      ; 1.482      ;
; 1.282 ; state_out[1]~reg0 ; state_B[0]        ; Clock        ; Clock       ; 0.000        ; 0.056      ; 1.482      ;
; 1.286 ; state_A[3]        ; state_out[0]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.053      ; 1.483      ;
; 1.286 ; state_A[3]        ; Done~reg0         ; Clock        ; Clock       ; 0.000        ; 0.053      ; 1.483      ;
; 1.287 ; state_A[1]        ; state_out[0]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.053      ; 1.484      ;
; 1.287 ; state_A[1]        ; Done~reg0         ; Clock        ; Clock       ; 0.000        ; 0.053      ; 1.484      ;
; 1.399 ; state_A[6]        ; state_out[0]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.053      ; 1.596      ;
; 1.399 ; state_A[6]        ; Done~reg0         ; Clock        ; Clock       ; 0.000        ; 0.053      ; 1.596      ;
; 1.411 ; state_A[5]        ; state_out[0]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.053      ; 1.608      ;
; 1.411 ; state_A[5]        ; Done~reg0         ; Clock        ; Clock       ; 0.000        ; 0.053      ; 1.608      ;
; 1.496 ; state_A[7]        ; state_A[0]        ; Clock        ; Clock       ; 0.000        ; 0.056      ; 1.696      ;
; 1.496 ; state_A[7]        ; state_A[4]        ; Clock        ; Clock       ; 0.000        ; 0.056      ; 1.696      ;
; 1.496 ; state_A[7]        ; state_A[5]        ; Clock        ; Clock       ; 0.000        ; 0.056      ; 1.696      ;
; 1.496 ; state_A[7]        ; state_A[1]        ; Clock        ; Clock       ; 0.000        ; 0.056      ; 1.696      ;
; 1.496 ; state_A[7]        ; state_A[2]        ; Clock        ; Clock       ; 0.000        ; 0.056      ; 1.696      ;
; 1.496 ; state_A[7]        ; state_A[3]        ; Clock        ; Clock       ; 0.000        ; 0.056      ; 1.696      ;
; 1.502 ; state_out[0]~reg0 ; state_A[0]        ; Clock        ; Clock       ; 0.000        ; 0.059      ; 1.705      ;
; 1.502 ; state_out[0]~reg0 ; state_A[4]        ; Clock        ; Clock       ; 0.000        ; 0.059      ; 1.705      ;
; 1.502 ; state_out[0]~reg0 ; state_A[5]        ; Clock        ; Clock       ; 0.000        ; 0.059      ; 1.705      ;
; 1.502 ; state_out[0]~reg0 ; state_A[6]        ; Clock        ; Clock       ; 0.000        ; 0.059      ; 1.705      ;
; 1.502 ; state_out[0]~reg0 ; state_A[1]        ; Clock        ; Clock       ; 0.000        ; 0.059      ; 1.705      ;
; 1.502 ; state_out[0]~reg0 ; state_A[2]        ; Clock        ; Clock       ; 0.000        ; 0.059      ; 1.705      ;
; 1.502 ; state_out[0]~reg0 ; state_A[3]        ; Clock        ; Clock       ; 0.000        ; 0.059      ; 1.705      ;
; 1.587 ; state_A[4]        ; state_A[0]        ; Clock        ; Clock       ; 0.000        ; 0.056      ; 1.787      ;
; 1.587 ; state_A[4]        ; state_A[4]        ; Clock        ; Clock       ; 0.000        ; 0.056      ; 1.787      ;
; 1.587 ; state_A[4]        ; state_A[5]        ; Clock        ; Clock       ; 0.000        ; 0.056      ; 1.787      ;
; 1.587 ; state_A[4]        ; state_A[6]        ; Clock        ; Clock       ; 0.000        ; 0.056      ; 1.787      ;
; 1.587 ; state_A[4]        ; state_A[1]        ; Clock        ; Clock       ; 0.000        ; 0.056      ; 1.787      ;
; 1.587 ; state_A[4]        ; state_A[2]        ; Clock        ; Clock       ; 0.000        ; 0.056      ; 1.787      ;
; 1.608 ; state_A[0]        ; state_A[0]        ; Clock        ; Clock       ; 0.000        ; 0.056      ; 1.808      ;
; 1.608 ; state_A[0]        ; state_A[4]        ; Clock        ; Clock       ; 0.000        ; 0.056      ; 1.808      ;
; 1.608 ; state_A[0]        ; state_A[5]        ; Clock        ; Clock       ; 0.000        ; 0.056      ; 1.808      ;
; 1.608 ; state_A[0]        ; state_A[6]        ; Clock        ; Clock       ; 0.000        ; 0.056      ; 1.808      ;
; 1.608 ; state_A[0]        ; state_A[1]        ; Clock        ; Clock       ; 0.000        ; 0.056      ; 1.808      ;
; 1.608 ; state_A[0]        ; state_A[2]        ; Clock        ; Clock       ; 0.000        ; 0.056      ; 1.808      ;
; 1.608 ; state_A[0]        ; state_A[3]        ; Clock        ; Clock       ; 0.000        ; 0.056      ; 1.808      ;
; 1.611 ; state_A[2]        ; state_B[3]        ; Clock        ; Clock       ; 0.000        ; 0.053      ; 1.808      ;
; 1.611 ; state_A[2]        ; state_B[2]        ; Clock        ; Clock       ; 0.000        ; 0.053      ; 1.808      ;
; 1.611 ; state_A[2]        ; state_B[1]        ; Clock        ; Clock       ; 0.000        ; 0.053      ; 1.808      ;
; 1.611 ; state_A[2]        ; state_B[0]        ; Clock        ; Clock       ; 0.000        ; 0.053      ; 1.808      ;
; 1.612 ; state_A[7]        ; state_B[3]        ; Clock        ; Clock       ; 0.000        ; 0.053      ; 1.809      ;
; 1.612 ; state_A[7]        ; state_B[2]        ; Clock        ; Clock       ; 0.000        ; 0.053      ; 1.809      ;
; 1.612 ; state_A[7]        ; state_B[1]        ; Clock        ; Clock       ; 0.000        ; 0.053      ; 1.809      ;
; 1.612 ; state_A[7]        ; state_B[0]        ; Clock        ; Clock       ; 0.000        ; 0.053      ; 1.809      ;
; 1.700 ; state_A[2]        ; state_A[0]        ; Clock        ; Clock       ; 0.000        ; 0.056      ; 1.900      ;
; 1.700 ; state_A[2]        ; state_A[4]        ; Clock        ; Clock       ; 0.000        ; 0.056      ; 1.900      ;
; 1.700 ; state_A[2]        ; state_A[5]        ; Clock        ; Clock       ; 0.000        ; 0.056      ; 1.900      ;
; 1.700 ; state_A[2]        ; state_A[6]        ; Clock        ; Clock       ; 0.000        ; 0.056      ; 1.900      ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Clock'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Clock ; Rise       ; Clock                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; Done~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; state_A[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; state_A[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; state_A[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; state_A[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; state_A[4]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; state_A[5]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; state_A[6]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; state_A[7]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; state_B[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; state_B[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; state_B[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; state_B[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; state_out[0]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; state_out[1]~reg0           ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; Done~reg0                   ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; state_B[0]                  ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; state_B[1]                  ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; state_B[2]                  ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; state_B[3]                  ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; state_out[0]~reg0           ;
; 0.192  ; 0.376        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; state_out[1]~reg0           ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; state_A[0]                  ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; state_A[1]                  ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; state_A[2]                  ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; state_A[3]                  ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; state_A[4]                  ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; state_A[5]                  ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; state_A[6]                  ;
; 0.193  ; 0.377        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; state_A[7]                  ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Done~reg0|clk               ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; state_B[0]|clk              ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; state_B[1]|clk              ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; state_B[2]|clk              ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; state_B[3]|clk              ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; state_out[0]~reg0|clk       ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; state_out[1]~reg0|clk       ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; state_A[0]|clk              ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; state_A[1]|clk              ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; state_A[2]|clk              ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; state_A[3]|clk              ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; state_A[4]|clk              ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; state_A[5]|clk              ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; state_A[6]|clk              ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; state_A[7]|clk              ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~input|o               ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~inputclkctrl|inclk[0] ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~inputclkctrl|outclk   ;
; 0.406  ; 0.622        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; state_A[0]                  ;
; 0.406  ; 0.622        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; state_A[1]                  ;
; 0.406  ; 0.622        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; state_A[2]                  ;
; 0.406  ; 0.622        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; state_A[3]                  ;
; 0.406  ; 0.622        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; state_A[4]                  ;
; 0.406  ; 0.622        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; state_A[5]                  ;
; 0.406  ; 0.622        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; state_A[6]                  ;
; 0.406  ; 0.622        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; state_A[7]                  ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; Done~reg0                   ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; state_B[0]                  ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; state_B[1]                  ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; state_B[2]                  ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; state_B[3]                  ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; state_out[0]~reg0           ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; state_out[1]~reg0           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~input|i               ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~inputclkctrl|inclk[0] ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~inputclkctrl|outclk   ;
; 0.642  ; 0.642        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~input|o               ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; state_A[0]|clk              ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; state_A[1]|clk              ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; state_A[2]|clk              ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; state_A[3]|clk              ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; state_A[4]|clk              ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; state_A[5]|clk              ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; state_A[6]|clk              ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; state_A[7]|clk              ;
; 0.647  ; 0.647        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Done~reg0|clk               ;
; 0.647  ; 0.647        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; state_B[0]|clk              ;
; 0.647  ; 0.647        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; state_B[1]|clk              ;
; 0.647  ; 0.647        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; state_B[2]|clk              ;
; 0.647  ; 0.647        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; state_B[3]|clk              ;
; 0.647  ; 0.647        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; state_out[0]~reg0|clk       ;
; 0.647  ; 0.647        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; state_out[1]~reg0|clk       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A[*]      ; Clock      ; 1.938 ; 2.270 ; Rise       ; Clock           ;
;  A[0]     ; Clock      ; 1.833 ; 2.145 ; Rise       ; Clock           ;
;  A[1]     ; Clock      ; 1.851 ; 2.173 ; Rise       ; Clock           ;
;  A[2]     ; Clock      ; 1.938 ; 2.270 ; Rise       ; Clock           ;
;  A[3]     ; Clock      ; 1.471 ; 1.797 ; Rise       ; Clock           ;
;  A[4]     ; Clock      ; 1.793 ; 2.121 ; Rise       ; Clock           ;
;  A[5]     ; Clock      ; 1.808 ; 2.158 ; Rise       ; Clock           ;
;  A[6]     ; Clock      ; 1.820 ; 2.158 ; Rise       ; Clock           ;
;  A[7]     ; Clock      ; 1.679 ; 2.026 ; Rise       ; Clock           ;
; Load_A    ; Clock      ; 3.170 ; 3.539 ; Rise       ; Clock           ;
; S         ; Clock      ; 2.595 ; 2.949 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; Clock      ; -1.152 ; -1.464 ; Rise       ; Clock           ;
;  A[0]     ; Clock      ; -1.499 ; -1.799 ; Rise       ; Clock           ;
;  A[1]     ; Clock      ; -1.517 ; -1.826 ; Rise       ; Clock           ;
;  A[2]     ; Clock      ; -1.598 ; -1.916 ; Rise       ; Clock           ;
;  A[3]     ; Clock      ; -1.152 ; -1.464 ; Rise       ; Clock           ;
;  A[4]     ; Clock      ; -1.461 ; -1.774 ; Rise       ; Clock           ;
;  A[5]     ; Clock      ; -1.476 ; -1.809 ; Rise       ; Clock           ;
;  A[6]     ; Clock      ; -1.485 ; -1.809 ; Rise       ; Clock           ;
;  A[7]     ; Clock      ; -1.340 ; -1.663 ; Rise       ; Clock           ;
; Load_A    ; Clock      ; -1.998 ; -2.349 ; Rise       ; Clock           ;
; S         ; Clock      ; -1.660 ; -2.033 ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; B[*]          ; Clock      ; 6.178 ; 6.202 ; Rise       ; Clock           ;
;  B[0]         ; Clock      ; 5.278 ; 5.257 ; Rise       ; Clock           ;
;  B[1]         ; Clock      ; 5.375 ; 5.396 ; Rise       ; Clock           ;
;  B[2]         ; Clock      ; 6.178 ; 6.202 ; Rise       ; Clock           ;
;  B[3]         ; Clock      ; 5.574 ; 5.589 ; Rise       ; Clock           ;
; Done          ; Clock      ; 5.295 ; 5.264 ; Rise       ; Clock           ;
; state_out[*]  ; Clock      ; 5.301 ; 5.277 ; Rise       ; Clock           ;
;  state_out[0] ; Clock      ; 5.301 ; 5.277 ; Rise       ; Clock           ;
;  state_out[1] ; Clock      ; 5.098 ; 5.091 ; Rise       ; Clock           ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; B[*]          ; Clock      ; 5.097 ; 5.076 ; Rise       ; Clock           ;
;  B[0]         ; Clock      ; 5.097 ; 5.076 ; Rise       ; Clock           ;
;  B[1]         ; Clock      ; 5.190 ; 5.210 ; Rise       ; Clock           ;
;  B[2]         ; Clock      ; 6.005 ; 6.029 ; Rise       ; Clock           ;
;  B[3]         ; Clock      ; 5.382 ; 5.395 ; Rise       ; Clock           ;
; Done          ; Clock      ; 5.113 ; 5.083 ; Rise       ; Clock           ;
; state_out[*]  ; Clock      ; 4.924 ; 4.917 ; Rise       ; Clock           ;
;  state_out[0] ; Clock      ; 5.119 ; 5.095 ; Rise       ; Clock           ;
;  state_out[1] ; Clock      ; 4.924 ; 4.917 ; Rise       ; Clock           ;
+---------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; Clock ; -0.298 ; -3.478            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; Clock ; 0.187 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; Clock ; -3.000 ; -18.960                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Clock'                                                                                  ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; -0.298 ; state_A[3]        ; state_A[0]        ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.249      ;
; -0.298 ; state_A[3]        ; state_A[4]        ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.249      ;
; -0.298 ; state_A[3]        ; state_A[5]        ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.249      ;
; -0.298 ; state_A[3]        ; state_A[6]        ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.249      ;
; -0.298 ; state_A[3]        ; state_A[1]        ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.249      ;
; -0.298 ; state_A[3]        ; state_A[2]        ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.249      ;
; -0.298 ; state_A[3]        ; state_A[3]        ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.249      ;
; -0.293 ; state_A[1]        ; state_A[0]        ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.244      ;
; -0.293 ; state_A[1]        ; state_A[4]        ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.244      ;
; -0.293 ; state_A[1]        ; state_A[5]        ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.244      ;
; -0.293 ; state_A[1]        ; state_A[6]        ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.244      ;
; -0.293 ; state_A[1]        ; state_A[1]        ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.244      ;
; -0.293 ; state_A[1]        ; state_A[2]        ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.244      ;
; -0.293 ; state_A[1]        ; state_A[3]        ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.244      ;
; -0.292 ; state_A[6]        ; state_B[3]        ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.242      ;
; -0.292 ; state_A[6]        ; state_B[2]        ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.242      ;
; -0.292 ; state_A[6]        ; state_B[1]        ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.242      ;
; -0.292 ; state_A[6]        ; state_B[0]        ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.242      ;
; -0.290 ; state_A[5]        ; state_B[3]        ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.240      ;
; -0.290 ; state_A[5]        ; state_B[2]        ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.240      ;
; -0.290 ; state_A[5]        ; state_B[1]        ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.240      ;
; -0.290 ; state_A[5]        ; state_B[0]        ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.240      ;
; -0.231 ; state_A[6]        ; state_A[0]        ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.182      ;
; -0.231 ; state_A[6]        ; state_A[4]        ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.182      ;
; -0.231 ; state_A[6]        ; state_A[5]        ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.182      ;
; -0.231 ; state_A[6]        ; state_A[6]        ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.182      ;
; -0.231 ; state_A[6]        ; state_A[1]        ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.182      ;
; -0.231 ; state_A[6]        ; state_A[2]        ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.182      ;
; -0.231 ; state_A[6]        ; state_A[3]        ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.182      ;
; -0.231 ; state_A[3]        ; state_B[3]        ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.181      ;
; -0.231 ; state_A[3]        ; state_B[2]        ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.181      ;
; -0.231 ; state_A[3]        ; state_B[1]        ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.181      ;
; -0.231 ; state_A[3]        ; state_B[0]        ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.181      ;
; -0.229 ; state_A[5]        ; state_A[0]        ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.180      ;
; -0.229 ; state_A[5]        ; state_A[4]        ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.180      ;
; -0.229 ; state_A[5]        ; state_A[5]        ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.180      ;
; -0.229 ; state_A[5]        ; state_A[6]        ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.180      ;
; -0.229 ; state_A[5]        ; state_A[1]        ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.180      ;
; -0.229 ; state_A[5]        ; state_A[2]        ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.180      ;
; -0.229 ; state_A[5]        ; state_A[3]        ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.180      ;
; -0.226 ; state_A[1]        ; state_B[3]        ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.176      ;
; -0.226 ; state_A[1]        ; state_B[2]        ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.176      ;
; -0.226 ; state_A[1]        ; state_B[1]        ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.176      ;
; -0.226 ; state_A[1]        ; state_B[0]        ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.176      ;
; -0.199 ; state_A[2]        ; state_A[0]        ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.150      ;
; -0.199 ; state_A[2]        ; state_A[4]        ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.150      ;
; -0.199 ; state_A[2]        ; state_A[5]        ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.150      ;
; -0.199 ; state_A[2]        ; state_A[6]        ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.150      ;
; -0.199 ; state_A[2]        ; state_A[1]        ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.150      ;
; -0.199 ; state_A[2]        ; state_A[2]        ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.150      ;
; -0.199 ; state_A[2]        ; state_A[3]        ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.150      ;
; -0.190 ; state_A[4]        ; state_B[3]        ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.140      ;
; -0.190 ; state_A[4]        ; state_B[2]        ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.140      ;
; -0.190 ; state_A[4]        ; state_B[1]        ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.140      ;
; -0.190 ; state_A[4]        ; state_B[0]        ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.140      ;
; -0.189 ; state_out[1]~reg0 ; state_A[0]        ; Clock        ; Clock       ; 1.000        ; -0.035     ; 1.141      ;
; -0.189 ; state_out[1]~reg0 ; state_A[4]        ; Clock        ; Clock       ; 1.000        ; -0.035     ; 1.141      ;
; -0.189 ; state_out[1]~reg0 ; state_A[5]        ; Clock        ; Clock       ; 1.000        ; -0.035     ; 1.141      ;
; -0.189 ; state_out[1]~reg0 ; state_A[6]        ; Clock        ; Clock       ; 1.000        ; -0.035     ; 1.141      ;
; -0.189 ; state_out[1]~reg0 ; state_A[1]        ; Clock        ; Clock       ; 1.000        ; -0.035     ; 1.141      ;
; -0.189 ; state_out[1]~reg0 ; state_A[2]        ; Clock        ; Clock       ; 1.000        ; -0.035     ; 1.141      ;
; -0.189 ; state_out[1]~reg0 ; state_A[3]        ; Clock        ; Clock       ; 1.000        ; -0.035     ; 1.141      ;
; -0.144 ; state_A[0]        ; state_A[0]        ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.095      ;
; -0.144 ; state_A[0]        ; state_A[4]        ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.095      ;
; -0.144 ; state_A[0]        ; state_A[5]        ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.095      ;
; -0.144 ; state_A[0]        ; state_A[6]        ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.095      ;
; -0.144 ; state_A[0]        ; state_A[1]        ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.095      ;
; -0.144 ; state_A[0]        ; state_A[2]        ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.095      ;
; -0.144 ; state_A[0]        ; state_A[3]        ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.095      ;
; -0.139 ; state_A[7]        ; state_B[3]        ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.089      ;
; -0.139 ; state_A[7]        ; state_B[2]        ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.089      ;
; -0.139 ; state_A[7]        ; state_B[1]        ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.089      ;
; -0.139 ; state_A[7]        ; state_B[0]        ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.089      ;
; -0.132 ; state_A[2]        ; state_B[3]        ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.082      ;
; -0.132 ; state_A[2]        ; state_B[2]        ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.082      ;
; -0.132 ; state_A[2]        ; state_B[1]        ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.082      ;
; -0.132 ; state_A[2]        ; state_B[0]        ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.082      ;
; -0.129 ; state_A[4]        ; state_A[0]        ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.080      ;
; -0.129 ; state_A[4]        ; state_A[4]        ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.080      ;
; -0.129 ; state_A[4]        ; state_A[5]        ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.080      ;
; -0.129 ; state_A[4]        ; state_A[6]        ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.080      ;
; -0.129 ; state_A[4]        ; state_A[1]        ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.080      ;
; -0.129 ; state_A[4]        ; state_A[2]        ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.080      ;
; -0.129 ; state_A[4]        ; state_A[3]        ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.080      ;
; -0.089 ; state_A[5]        ; Done~reg0         ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.039      ;
; -0.088 ; state_A[5]        ; state_out[0]~reg0 ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.038      ;
; -0.083 ; state_A[6]        ; Done~reg0         ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.033      ;
; -0.082 ; state_out[0]~reg0 ; state_out[0]~reg0 ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.033      ;
; -0.082 ; state_A[6]        ; state_out[0]~reg0 ; Clock        ; Clock       ; 1.000        ; -0.037     ; 1.032      ;
; -0.081 ; state_out[0]~reg0 ; state_A[0]        ; Clock        ; Clock       ; 1.000        ; -0.035     ; 1.033      ;
; -0.081 ; state_out[0]~reg0 ; state_A[4]        ; Clock        ; Clock       ; 1.000        ; -0.035     ; 1.033      ;
; -0.081 ; state_out[0]~reg0 ; state_A[5]        ; Clock        ; Clock       ; 1.000        ; -0.035     ; 1.033      ;
; -0.081 ; state_out[0]~reg0 ; state_A[6]        ; Clock        ; Clock       ; 1.000        ; -0.035     ; 1.033      ;
; -0.081 ; state_out[0]~reg0 ; state_A[1]        ; Clock        ; Clock       ; 1.000        ; -0.035     ; 1.033      ;
; -0.081 ; state_out[0]~reg0 ; state_A[2]        ; Clock        ; Clock       ; 1.000        ; -0.035     ; 1.033      ;
; -0.081 ; state_out[0]~reg0 ; state_A[3]        ; Clock        ; Clock       ; 1.000        ; -0.035     ; 1.033      ;
; -0.078 ; state_A[7]        ; state_A[0]        ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.029      ;
; -0.078 ; state_A[7]        ; state_A[4]        ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.029      ;
; -0.078 ; state_A[7]        ; state_A[5]        ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.029      ;
; -0.078 ; state_A[7]        ; state_A[6]        ; Clock        ; Clock       ; 1.000        ; -0.036     ; 1.029      ;
+--------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Clock'                                                                                  ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node         ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; Done~reg0         ; Done~reg0         ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; state_A[7]        ; state_A[7]        ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; state_out[1]~reg0 ; state_out[1]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.307      ;
; 0.298 ; state_A[6]        ; state_A[5]        ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.418      ;
; 0.305 ; state_B[1]        ; state_B[1]        ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; state_B[3]        ; state_B[3]        ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; state_B[2]        ; state_B[2]        ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.426      ;
; 0.313 ; state_B[0]        ; state_B[0]        ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.433      ;
; 0.320 ; state_out[1]~reg0 ; state_A[5]        ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.441      ;
; 0.321 ; state_out[1]~reg0 ; state_A[4]        ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.442      ;
; 0.376 ; state_A[3]        ; state_A[2]        ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.496      ;
; 0.376 ; state_A[5]        ; state_A[4]        ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.496      ;
; 0.383 ; state_A[0]        ; state_B[0]        ; Clock        ; Clock       ; 0.000        ; 0.035      ; 0.502      ;
; 0.385 ; state_A[7]        ; state_A[6]        ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.505      ;
; 0.396 ; state_out[0]~reg0 ; state_out[1]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.516      ;
; 0.408 ; state_out[0]~reg0 ; Done~reg0         ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.528      ;
; 0.423 ; state_out[1]~reg0 ; state_A[6]        ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.544      ;
; 0.426 ; state_A[2]        ; state_A[1]        ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.546      ;
; 0.426 ; state_out[1]~reg0 ; state_A[2]        ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.547      ;
; 0.429 ; state_A[4]        ; state_A[3]        ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.549      ;
; 0.435 ; state_out[1]~reg0 ; state_A[3]        ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.556      ;
; 0.436 ; state_out[1]~reg0 ; state_A[0]        ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.557      ;
; 0.436 ; state_out[1]~reg0 ; state_A[1]        ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.557      ;
; 0.454 ; state_B[1]        ; state_B[2]        ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; state_A[1]        ; state_A[0]        ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.574      ;
; 0.464 ; state_B[2]        ; state_B[3]        ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.584      ;
; 0.466 ; state_B[0]        ; state_B[1]        ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.586      ;
; 0.469 ; state_B[0]        ; state_B[2]        ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.589      ;
; 0.517 ; state_B[1]        ; state_B[3]        ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.637      ;
; 0.532 ; state_B[0]        ; state_B[3]        ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.652      ;
; 0.535 ; state_A[0]        ; state_B[1]        ; Clock        ; Clock       ; 0.000        ; 0.035      ; 0.654      ;
; 0.538 ; state_A[0]        ; state_B[2]        ; Clock        ; Clock       ; 0.000        ; 0.035      ; 0.657      ;
; 0.543 ; state_out[1]~reg0 ; state_A[7]        ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.664      ;
; 0.556 ; state_out[1]~reg0 ; state_out[0]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.676      ;
; 0.557 ; state_out[1]~reg0 ; Done~reg0         ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.677      ;
; 0.601 ; state_A[0]        ; state_B[3]        ; Clock        ; Clock       ; 0.000        ; 0.035      ; 0.720      ;
; 0.634 ; state_out[0]~reg0 ; state_out[0]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.754      ;
; 0.653 ; state_A[0]        ; state_out[0]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.035      ; 0.772      ;
; 0.654 ; state_A[0]        ; Done~reg0         ; Clock        ; Clock       ; 0.000        ; 0.035      ; 0.773      ;
; 0.673 ; state_out[0]~reg0 ; state_A[7]        ; Clock        ; Clock       ; 0.000        ; 0.037      ; 0.794      ;
; 0.706 ; state_A[2]        ; state_out[0]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.035      ; 0.825      ;
; 0.707 ; state_A[2]        ; Done~reg0         ; Clock        ; Clock       ; 0.000        ; 0.035      ; 0.826      ;
; 0.712 ; state_A[7]        ; state_out[0]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.035      ; 0.831      ;
; 0.713 ; state_A[7]        ; Done~reg0         ; Clock        ; Clock       ; 0.000        ; 0.035      ; 0.832      ;
; 0.762 ; state_A[4]        ; state_out[0]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.035      ; 0.881      ;
; 0.763 ; state_A[4]        ; Done~reg0         ; Clock        ; Clock       ; 0.000        ; 0.035      ; 0.882      ;
; 0.765 ; state_out[0]~reg0 ; state_B[3]        ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.885      ;
; 0.765 ; state_out[0]~reg0 ; state_B[2]        ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.885      ;
; 0.765 ; state_out[0]~reg0 ; state_B[1]        ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.885      ;
; 0.765 ; state_out[0]~reg0 ; state_B[0]        ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.885      ;
; 0.767 ; state_out[1]~reg0 ; state_B[3]        ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.887      ;
; 0.767 ; state_out[1]~reg0 ; state_B[2]        ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.887      ;
; 0.767 ; state_out[1]~reg0 ; state_B[1]        ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.887      ;
; 0.767 ; state_out[1]~reg0 ; state_B[0]        ; Clock        ; Clock       ; 0.000        ; 0.036      ; 0.887      ;
; 0.797 ; state_A[1]        ; state_out[0]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.035      ; 0.916      ;
; 0.798 ; state_A[1]        ; Done~reg0         ; Clock        ; Clock       ; 0.000        ; 0.035      ; 0.917      ;
; 0.798 ; state_A[3]        ; state_out[0]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.035      ; 0.917      ;
; 0.799 ; state_A[3]        ; Done~reg0         ; Clock        ; Clock       ; 0.000        ; 0.035      ; 0.918      ;
; 0.858 ; state_A[5]        ; state_out[0]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.035      ; 0.977      ;
; 0.859 ; state_A[5]        ; Done~reg0         ; Clock        ; Clock       ; 0.000        ; 0.035      ; 0.978      ;
; 0.861 ; state_A[6]        ; state_out[0]~reg0 ; Clock        ; Clock       ; 0.000        ; 0.035      ; 0.980      ;
; 0.862 ; state_A[6]        ; Done~reg0         ; Clock        ; Clock       ; 0.000        ; 0.035      ; 0.981      ;
; 0.893 ; state_A[7]        ; state_A[0]        ; Clock        ; Clock       ; 0.000        ; 0.036      ; 1.013      ;
; 0.893 ; state_A[7]        ; state_A[4]        ; Clock        ; Clock       ; 0.000        ; 0.036      ; 1.013      ;
; 0.893 ; state_A[7]        ; state_A[5]        ; Clock        ; Clock       ; 0.000        ; 0.036      ; 1.013      ;
; 0.893 ; state_A[7]        ; state_A[1]        ; Clock        ; Clock       ; 0.000        ; 0.036      ; 1.013      ;
; 0.893 ; state_A[7]        ; state_A[2]        ; Clock        ; Clock       ; 0.000        ; 0.036      ; 1.013      ;
; 0.893 ; state_A[7]        ; state_A[3]        ; Clock        ; Clock       ; 0.000        ; 0.036      ; 1.013      ;
; 0.922 ; state_out[0]~reg0 ; state_A[0]        ; Clock        ; Clock       ; 0.000        ; 0.037      ; 1.043      ;
; 0.922 ; state_out[0]~reg0 ; state_A[4]        ; Clock        ; Clock       ; 0.000        ; 0.037      ; 1.043      ;
; 0.922 ; state_out[0]~reg0 ; state_A[5]        ; Clock        ; Clock       ; 0.000        ; 0.037      ; 1.043      ;
; 0.922 ; state_out[0]~reg0 ; state_A[6]        ; Clock        ; Clock       ; 0.000        ; 0.037      ; 1.043      ;
; 0.922 ; state_out[0]~reg0 ; state_A[1]        ; Clock        ; Clock       ; 0.000        ; 0.037      ; 1.043      ;
; 0.922 ; state_out[0]~reg0 ; state_A[2]        ; Clock        ; Clock       ; 0.000        ; 0.037      ; 1.043      ;
; 0.922 ; state_out[0]~reg0 ; state_A[3]        ; Clock        ; Clock       ; 0.000        ; 0.037      ; 1.043      ;
; 0.947 ; state_A[4]        ; state_A[0]        ; Clock        ; Clock       ; 0.000        ; 0.036      ; 1.067      ;
; 0.947 ; state_A[4]        ; state_A[4]        ; Clock        ; Clock       ; 0.000        ; 0.036      ; 1.067      ;
; 0.947 ; state_A[4]        ; state_A[5]        ; Clock        ; Clock       ; 0.000        ; 0.036      ; 1.067      ;
; 0.947 ; state_A[4]        ; state_A[6]        ; Clock        ; Clock       ; 0.000        ; 0.036      ; 1.067      ;
; 0.947 ; state_A[4]        ; state_A[1]        ; Clock        ; Clock       ; 0.000        ; 0.036      ; 1.067      ;
; 0.947 ; state_A[4]        ; state_A[2]        ; Clock        ; Clock       ; 0.000        ; 0.036      ; 1.067      ;
; 0.978 ; state_A[7]        ; state_B[3]        ; Clock        ; Clock       ; 0.000        ; 0.035      ; 1.097      ;
; 0.978 ; state_A[7]        ; state_B[2]        ; Clock        ; Clock       ; 0.000        ; 0.035      ; 1.097      ;
; 0.978 ; state_A[7]        ; state_B[1]        ; Clock        ; Clock       ; 0.000        ; 0.035      ; 1.097      ;
; 0.978 ; state_A[7]        ; state_B[0]        ; Clock        ; Clock       ; 0.000        ; 0.035      ; 1.097      ;
; 0.979 ; state_A[0]        ; state_A[0]        ; Clock        ; Clock       ; 0.000        ; 0.036      ; 1.099      ;
; 0.979 ; state_A[0]        ; state_A[4]        ; Clock        ; Clock       ; 0.000        ; 0.036      ; 1.099      ;
; 0.979 ; state_A[0]        ; state_A[5]        ; Clock        ; Clock       ; 0.000        ; 0.036      ; 1.099      ;
; 0.979 ; state_A[0]        ; state_A[6]        ; Clock        ; Clock       ; 0.000        ; 0.036      ; 1.099      ;
; 0.979 ; state_A[0]        ; state_A[1]        ; Clock        ; Clock       ; 0.000        ; 0.036      ; 1.099      ;
; 0.979 ; state_A[0]        ; state_A[2]        ; Clock        ; Clock       ; 0.000        ; 0.036      ; 1.099      ;
; 0.979 ; state_A[0]        ; state_A[3]        ; Clock        ; Clock       ; 0.000        ; 0.036      ; 1.099      ;
; 0.982 ; state_A[2]        ; state_B[3]        ; Clock        ; Clock       ; 0.000        ; 0.035      ; 1.101      ;
; 0.982 ; state_A[2]        ; state_B[2]        ; Clock        ; Clock       ; 0.000        ; 0.035      ; 1.101      ;
; 0.982 ; state_A[2]        ; state_B[1]        ; Clock        ; Clock       ; 0.000        ; 0.035      ; 1.101      ;
; 0.982 ; state_A[2]        ; state_B[0]        ; Clock        ; Clock       ; 0.000        ; 0.035      ; 1.101      ;
; 1.028 ; state_A[6]        ; state_A[0]        ; Clock        ; Clock       ; 0.000        ; 0.036      ; 1.148      ;
; 1.028 ; state_A[6]        ; state_A[4]        ; Clock        ; Clock       ; 0.000        ; 0.036      ; 1.148      ;
; 1.028 ; state_A[6]        ; state_A[6]        ; Clock        ; Clock       ; 0.000        ; 0.036      ; 1.148      ;
; 1.028 ; state_A[6]        ; state_A[1]        ; Clock        ; Clock       ; 0.000        ; 0.036      ; 1.148      ;
+-------+-------------------+-------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Clock'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Clock ; Rise       ; Clock                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; Done~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; state_A[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; state_A[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; state_A[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; state_A[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; state_A[4]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; state_A[5]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; state_A[6]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; state_A[7]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; state_B[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; state_B[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; state_B[2]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; state_B[3]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; state_out[0]~reg0           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; Clock ; Rise       ; state_out[1]~reg0           ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; Done~reg0                   ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; state_A[0]                  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; state_A[1]                  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; state_A[2]                  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; state_A[3]                  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; state_A[4]                  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; state_A[5]                  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; state_A[6]                  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; state_A[7]                  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; state_B[0]                  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; state_B[1]                  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; state_B[2]                  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; state_B[3]                  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; state_out[0]~reg0           ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; Clock ; Rise       ; state_out[1]~reg0           ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Done~reg0|clk               ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; state_A[0]|clk              ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; state_A[1]|clk              ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; state_A[2]|clk              ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; state_A[3]|clk              ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; state_A[4]|clk              ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; state_A[5]|clk              ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; state_A[6]|clk              ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; state_A[7]|clk              ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; state_B[0]|clk              ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; state_B[1]|clk              ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; state_B[2]|clk              ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; state_B[3]|clk              ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; state_out[0]~reg0|clk       ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; state_out[1]~reg0|clk       ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~input|o               ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~inputclkctrl|inclk[0] ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; Clock~input|i               ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; Done~reg0                   ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; state_A[0]                  ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; state_A[1]                  ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; state_A[2]                  ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; state_A[3]                  ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; state_A[4]                  ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; state_A[5]                  ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; state_A[6]                  ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; state_A[7]                  ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; state_B[0]                  ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; state_B[1]                  ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; state_B[2]                  ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; state_B[3]                  ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; state_out[0]~reg0           ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; Clock ; Rise       ; state_out[1]~reg0           ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~inputclkctrl|inclk[0] ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~inputclkctrl|outclk   ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Clock~input|o               ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; Done~reg0|clk               ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; state_A[0]|clk              ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; state_A[1]|clk              ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; state_A[2]|clk              ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; state_A[3]|clk              ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; state_A[4]|clk              ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; state_A[5]|clk              ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; state_A[6]|clk              ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; state_A[7]|clk              ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; state_B[0]|clk              ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; state_B[1]|clk              ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; state_B[2]|clk              ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; state_B[3]|clk              ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; state_out[0]~reg0|clk       ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; state_out[1]~reg0|clk       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A[*]      ; Clock      ; 1.278 ; 1.898 ; Rise       ; Clock           ;
;  A[0]     ; Clock      ; 1.215 ; 1.822 ; Rise       ; Clock           ;
;  A[1]     ; Clock      ; 1.214 ; 1.835 ; Rise       ; Clock           ;
;  A[2]     ; Clock      ; 1.278 ; 1.898 ; Rise       ; Clock           ;
;  A[3]     ; Clock      ; 0.982 ; 1.570 ; Rise       ; Clock           ;
;  A[4]     ; Clock      ; 1.175 ; 1.781 ; Rise       ; Clock           ;
;  A[5]     ; Clock      ; 1.178 ; 1.804 ; Rise       ; Clock           ;
;  A[6]     ; Clock      ; 1.184 ; 1.805 ; Rise       ; Clock           ;
;  A[7]     ; Clock      ; 1.104 ; 1.718 ; Rise       ; Clock           ;
; Load_A    ; Clock      ; 2.003 ; 2.680 ; Rise       ; Clock           ;
; S         ; Clock      ; 1.691 ; 2.293 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; Clock      ; -0.781 ; -1.354 ; Rise       ; Clock           ;
;  A[0]     ; Clock      ; -1.004 ; -1.595 ; Rise       ; Clock           ;
;  A[1]     ; Clock      ; -1.003 ; -1.608 ; Rise       ; Clock           ;
;  A[2]     ; Clock      ; -1.065 ; -1.668 ; Rise       ; Clock           ;
;  A[3]     ; Clock      ; -0.781 ; -1.354 ; Rise       ; Clock           ;
;  A[4]     ; Clock      ; -0.966 ; -1.556 ; Rise       ; Clock           ;
;  A[5]     ; Clock      ; -0.969 ; -1.578 ; Rise       ; Clock           ;
;  A[6]     ; Clock      ; -0.976 ; -1.579 ; Rise       ; Clock           ;
;  A[7]     ; Clock      ; -0.893 ; -1.478 ; Rise       ; Clock           ;
; Load_A    ; Clock      ; -1.285 ; -1.936 ; Rise       ; Clock           ;
; S         ; Clock      ; -1.097 ; -1.746 ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; B[*]          ; Clock      ; 4.219 ; 4.344 ; Rise       ; Clock           ;
;  B[0]         ; Clock      ; 3.441 ; 3.512 ; Rise       ; Clock           ;
;  B[1]         ; Clock      ; 3.529 ; 3.625 ; Rise       ; Clock           ;
;  B[2]         ; Clock      ; 4.219 ; 4.344 ; Rise       ; Clock           ;
;  B[3]         ; Clock      ; 3.653 ; 3.768 ; Rise       ; Clock           ;
; Done          ; Clock      ; 3.449 ; 3.524 ; Rise       ; Clock           ;
; state_out[*]  ; Clock      ; 3.459 ; 3.541 ; Rise       ; Clock           ;
;  state_out[0] ; Clock      ; 3.459 ; 3.541 ; Rise       ; Clock           ;
;  state_out[1] ; Clock      ; 3.346 ; 3.407 ; Rise       ; Clock           ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; B[*]          ; Clock      ; 3.330 ; 3.398 ; Rise       ; Clock           ;
;  B[0]         ; Clock      ; 3.330 ; 3.398 ; Rise       ; Clock           ;
;  B[1]         ; Clock      ; 3.415 ; 3.507 ; Rise       ; Clock           ;
;  B[2]         ; Clock      ; 4.115 ; 4.238 ; Rise       ; Clock           ;
;  B[3]         ; Clock      ; 3.533 ; 3.644 ; Rise       ; Clock           ;
; Done          ; Clock      ; 3.338 ; 3.410 ; Rise       ; Clock           ;
; state_out[*]  ; Clock      ; 3.239 ; 3.298 ; Rise       ; Clock           ;
;  state_out[0] ; Clock      ; 3.347 ; 3.427 ; Rise       ; Clock           ;
;  state_out[1] ; Clock      ; 3.239 ; 3.298 ; Rise       ; Clock           ;
+---------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.354  ; 0.187 ; N/A      ; N/A     ; -3.000              ;
;  Clock           ; -1.354  ; 0.187 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -17.877 ; 0.0   ; 0.0      ; 0.0     ; -18.96              ;
;  Clock           ; -17.877 ; 0.000 ; N/A      ; N/A     ; -18.960             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A[*]      ; Clock      ; 2.222 ; 2.659 ; Rise       ; Clock           ;
;  A[0]     ; Clock      ; 2.108 ; 2.529 ; Rise       ; Clock           ;
;  A[1]     ; Clock      ; 2.133 ; 2.553 ; Rise       ; Clock           ;
;  A[2]     ; Clock      ; 2.222 ; 2.659 ; Rise       ; Clock           ;
;  A[3]     ; Clock      ; 1.727 ; 2.162 ; Rise       ; Clock           ;
;  A[4]     ; Clock      ; 2.075 ; 2.517 ; Rise       ; Clock           ;
;  A[5]     ; Clock      ; 2.090 ; 2.545 ; Rise       ; Clock           ;
;  A[6]     ; Clock      ; 2.097 ; 2.542 ; Rise       ; Clock           ;
;  A[7]     ; Clock      ; 1.950 ; 2.403 ; Rise       ; Clock           ;
; Load_A    ; Clock      ; 3.580 ; 4.090 ; Rise       ; Clock           ;
; S         ; Clock      ; 2.973 ; 3.436 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; Clock      ; -0.781 ; -1.354 ; Rise       ; Clock           ;
;  A[0]     ; Clock      ; -1.004 ; -1.595 ; Rise       ; Clock           ;
;  A[1]     ; Clock      ; -1.003 ; -1.608 ; Rise       ; Clock           ;
;  A[2]     ; Clock      ; -1.065 ; -1.668 ; Rise       ; Clock           ;
;  A[3]     ; Clock      ; -0.781 ; -1.354 ; Rise       ; Clock           ;
;  A[4]     ; Clock      ; -0.966 ; -1.556 ; Rise       ; Clock           ;
;  A[5]     ; Clock      ; -0.969 ; -1.578 ; Rise       ; Clock           ;
;  A[6]     ; Clock      ; -0.976 ; -1.579 ; Rise       ; Clock           ;
;  A[7]     ; Clock      ; -0.893 ; -1.478 ; Rise       ; Clock           ;
; Load_A    ; Clock      ; -1.285 ; -1.936 ; Rise       ; Clock           ;
; S         ; Clock      ; -1.097 ; -1.746 ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; B[*]          ; Clock      ; 6.897 ; 7.011 ; Rise       ; Clock           ;
;  B[0]         ; Clock      ; 5.872 ; 5.851 ; Rise       ; Clock           ;
;  B[1]         ; Clock      ; 5.986 ; 6.045 ; Rise       ; Clock           ;
;  B[2]         ; Clock      ; 6.897 ; 7.011 ; Rise       ; Clock           ;
;  B[3]         ; Clock      ; 6.198 ; 6.219 ; Rise       ; Clock           ;
; Done          ; Clock      ; 5.887 ; 5.895 ; Rise       ; Clock           ;
; state_out[*]  ; Clock      ; 5.904 ; 5.913 ; Rise       ; Clock           ;
;  state_out[0] ; Clock      ; 5.904 ; 5.913 ; Rise       ; Clock           ;
;  state_out[1] ; Clock      ; 5.684 ; 5.696 ; Rise       ; Clock           ;
+---------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; B[*]          ; Clock      ; 3.330 ; 3.398 ; Rise       ; Clock           ;
;  B[0]         ; Clock      ; 3.330 ; 3.398 ; Rise       ; Clock           ;
;  B[1]         ; Clock      ; 3.415 ; 3.507 ; Rise       ; Clock           ;
;  B[2]         ; Clock      ; 4.115 ; 4.238 ; Rise       ; Clock           ;
;  B[3]         ; Clock      ; 3.533 ; 3.644 ; Rise       ; Clock           ;
; Done          ; Clock      ; 3.338 ; 3.410 ; Rise       ; Clock           ;
; state_out[*]  ; Clock      ; 3.239 ; 3.298 ; Rise       ; Clock           ;
;  state_out[0] ; Clock      ; 3.347 ; 3.427 ; Rise       ; Clock           ;
;  state_out[1] ; Clock      ; 3.239 ; 3.298 ; Rise       ; Clock           ;
+---------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; state_out[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; state_out[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Done          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; B[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; B[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; B[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; B[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; Load_A                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S                       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[7]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[6]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[5]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[4]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[3]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[2]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[1]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A[0]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; state_out[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; state_out[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; Done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; B[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; B[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; B[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; B[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; state_out[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; state_out[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; Done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; B[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; B[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; B[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; B[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; state_out[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; state_out[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Done          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; B[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; B[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; B[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; B[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 176      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 176      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 34    ; 34   ;
; Unconstrained Output Ports      ; 7     ; 7    ;
; Unconstrained Output Port Paths ; 7     ; 7    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Tue Mar 30 13:45:54 2021
Info: Command: quartus_sta Lab_03 -c Lab_03
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Lab_03.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clock Clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.354
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.354             -17.877 Clock 
Info (332146): Worst-case hold slack is 0.357
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.357               0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -18.000 Clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.133
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.133             -14.620 Clock 
Info (332146): Worst-case hold slack is 0.311
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.311               0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -18.000 Clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.298
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.298              -3.478 Clock 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.187               0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -18.960 Clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4655 megabytes
    Info: Processing ended: Tue Mar 30 13:46:00 2021
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:04


