Fitter report for CANDY_GW
Thu Jun 25 23:52:09 2020
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. I/O Assignment Warnings
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter RAM Summary
 29. Fitter DSP Block Usage Summary
 30. DSP Block Details
 31. Routing Usage Summary
 32. LAB Logic Elements
 33. LAB-wide Signals
 34. LAB Signals Sourced
 35. LAB Signals Sourced Out
 36. LAB Distinct Inputs
 37. I/O Rules Summary
 38. I/O Rules Details
 39. I/O Rules Matrix
 40. Fitter Device Options
 41. Operating Settings and Conditions
 42. Estimated Delay Added for Hold Timing Summary
 43. Estimated Delay Added for Hold Timing Details
 44. Fitter Messages
 45. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Thu Jun 25 23:52:09 2020       ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                      ; CANDY_GW                                    ;
; Top-level Entity Name              ; CANDY_GW                                    ;
; Family                             ; MAX 10                                      ;
; Device                             ; 10M16SAU169C8G                              ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 12,251 / 15,840 ( 77 % )                    ;
;     Total combinational functions  ; 9,837 / 15,840 ( 62 % )                     ;
;     Dedicated logic registers      ; 8,124 / 15,840 ( 51 % )                     ;
; Total registers                    ; 8193                                        ;
; Total pins                         ; 85 / 130 ( 65 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 444,224 / 562,176 ( 79 % )                  ;
; Embedded Multiplier 9-bit elements ; 6 / 90 ( 7 % )                              ;
; Total PLLs                         ; 1 / 1 ( 100 % )                             ;
; UFM blocks                         ; 1 / 1 ( 100 % )                             ;
; ADC blocks                         ; 0 / 1 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                       ;
+--------------------------------------------------------------------+--------------------------+---------------------------------------+
; Option                                                             ; Setting                  ; Default Value                         ;
+--------------------------------------------------------------------+--------------------------+---------------------------------------+
; Device                                                             ; 10M16SAU169C8G           ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                        ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                       ;                                       ;
; Fit Attempts to Skip                                               ; 0                        ; 0.0                                   ;
; Device I/O Standard                                                ; 3.3-V LVTTL              ;                                       ;
; Reserve all unused pins                                            ; As output driving ground ; As input tri-stated with weak pull-up ;
; Use smart compilation                                              ; Off                      ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                       ; On                                    ;
; Enable compact report table                                        ; Off                      ; Off                                   ;
; Auto Merge PLLs                                                    ; On                       ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                   ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                      ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                      ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                      ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                       ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation       ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                      ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation       ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                      ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                      ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                   ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically            ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                        ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                      ; Off                                   ;
; PCI I/O                                                            ; Off                      ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                      ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                      ; Off                                   ;
; Auto Packed Registers                                              ; Auto                     ; Auto                                  ;
; Auto Delay Chains                                                  ; On                       ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                      ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                      ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                      ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                      ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                      ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                      ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                      ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                      ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                      ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                 ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                   ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                     ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                     ; Auto                                  ;
; Auto Global Clock                                                  ; On                       ; On                                    ;
; Auto Global Register Control Signals                               ; On                       ; On                                    ;
; Synchronizer Identification                                        ; Auto                     ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                       ; On                                    ;
; Optimize Design for Metastability                                  ; On                       ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                      ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                      ; Off                                   ;
+--------------------------------------------------------------------+--------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.57        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  15.0%      ;
;     Processor 3            ;  10.8%      ;
;     Processor 4            ;  10.6%      ;
;     Processor 5            ;  10.5%      ;
;     Processor 6            ;  10.4%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                                                  ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                                     ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|out_payload[32]                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_84g1:auto_generated|ram_block1a0                                                ; PORTBDATAOUT     ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|alt_jtag_atlantic:candy_gw_qsys_jtaguart_0_alt_jtag_atlantic|rdata[0]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|candy_gw_qsys_jtaguart_0_scfifo_w:the_candy_gw_qsys_jtaguart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[0]                                                                                                                                                             ; PORTBDATAOUT     ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|alt_jtag_atlantic:candy_gw_qsys_jtaguart_0_alt_jtag_atlantic|rdata[1]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|candy_gw_qsys_jtaguart_0_scfifo_w:the_candy_gw_qsys_jtaguart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[1]                                                                                                                                                             ; PORTBDATAOUT     ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|alt_jtag_atlantic:candy_gw_qsys_jtaguart_0_alt_jtag_atlantic|rdata[2]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|candy_gw_qsys_jtaguart_0_scfifo_w:the_candy_gw_qsys_jtaguart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[2]                                                                                                                                                             ; PORTBDATAOUT     ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|alt_jtag_atlantic:candy_gw_qsys_jtaguart_0_alt_jtag_atlantic|rdata[3]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|candy_gw_qsys_jtaguart_0_scfifo_w:the_candy_gw_qsys_jtaguart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[3]                                                                                                                                                             ; PORTBDATAOUT     ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|alt_jtag_atlantic:candy_gw_qsys_jtaguart_0_alt_jtag_atlantic|rdata[4]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|candy_gw_qsys_jtaguart_0_scfifo_w:the_candy_gw_qsys_jtaguart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[4]                                                                                                                                                             ; PORTBDATAOUT     ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|alt_jtag_atlantic:candy_gw_qsys_jtaguart_0_alt_jtag_atlantic|rdata[5]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|candy_gw_qsys_jtaguart_0_scfifo_w:the_candy_gw_qsys_jtaguart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[5]                                                                                                                                                             ; PORTBDATAOUT     ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|alt_jtag_atlantic:candy_gw_qsys_jtaguart_0_alt_jtag_atlantic|rdata[6]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|candy_gw_qsys_jtaguart_0_scfifo_w:the_candy_gw_qsys_jtaguart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[6]                                                                                                                                                             ; PORTBDATAOUT     ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|alt_jtag_atlantic:candy_gw_qsys_jtaguart_0_alt_jtag_atlantic|rdata[7]                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|candy_gw_qsys_jtaguart_0_scfifo_w:the_candy_gw_qsys_jtaguart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|q_b[7]                                                                                                                                                             ; PORTBDATAOUT     ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[0]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[0]~output                                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[1]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[1]~output                                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[2]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[2]~output                                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[3]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[3]~output                                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[4]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[4]~output                                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[5]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[5]~output                                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[6]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[6]~output                                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[7]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[7]~output                                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[8]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[8]~output                                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[9]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[9]~output                                                                                                                                                                                                                                                                                                                                                                  ; I                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[10]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[10]~output                                                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[11]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[11]~output                                                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[12]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_ADDR[12]~output                                                                                                                                                                                                                                                                                                                                                                 ; I                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_bank[0]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[0]~output                                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_bank[1]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_BA[1]~output                                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[0]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[0]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[0]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_WE~output                                                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[0]                                                                                                                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[1]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[1]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[1]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CAS~output                                                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[1]                                                                                                                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[2]                                                                                                                                                                                                                                                                                                 ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[2]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[2]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_RAS~output                                                                                                                                                                                                                                                                                                                                                                      ; I                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[2]                                                                                                                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[3]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_CS~output                                                                                                                                                                                                                                                                                                                                                                       ; I                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_cmd[3]                                                                                                                                                                                                                                                                                                 ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[0]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[0]~_Duplicate_1                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[0]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[1]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[1]~_Duplicate_1                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[1]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[2]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[2]~_Duplicate_1                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[2]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[3]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[3]~_Duplicate_1                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[3]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[4]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[4]~_Duplicate_1                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[4]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[5]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[5]~_Duplicate_1                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[5]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[6]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[6]~_Duplicate_1                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[6]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[7]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[7]~_Duplicate_1                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[7]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[8]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[8]~_Duplicate_1                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[8]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[9]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[9]~_Duplicate_1                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[9]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                                                                                                                                                                                                    ; I                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[10]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[10]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[10]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[11]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[11]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[11]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[12]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[12]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[12]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[13]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[13]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[13]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[14]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[14]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[14]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[15]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[15]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_data[15]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                                                                                                                                                                                                                   ; I                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_dqm[0]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_LDQM~output                                                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_dqm[1]                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; DRAM_UDQM~output                                                                                                                                                                                                                                                                                                                                                                     ; I                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_1                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe                                                                                                                                                                                                                                                                                                       ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[0]~output                                                                                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe                                                                                                                                                                                                                                                                                                       ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_1                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_2                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_1                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[1]~output                                                                                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_1                                                                                                                                                                                                                                                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_2                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_3                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_2                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[2]~output                                                                                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_2                                                                                                                                                                                                                                                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_3                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_4                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_3                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[3]~output                                                                                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_3                                                                                                                                                                                                                                                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_4                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_5                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_4                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[4]~output                                                                                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_4                                                                                                                                                                                                                                                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_5                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_6                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_5                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[5]~output                                                                                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_5                                                                                                                                                                                                                                                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_6                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_7                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_6                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[6]~output                                                                                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_6                                                                                                                                                                                                                                                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_7                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_8                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_7                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[7]~output                                                                                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_7                                                                                                                                                                                                                                                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_8                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_9                                                                                                                                                                                                                                                                                         ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_8                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[8]~output                                                                                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_8                                                                                                                                                                                                                                                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_9                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_10                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_9                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[9]~output                                                                                                                                                                                                                                                                                                                                                                    ; OE               ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_9                                                                                                                                                                                                                                                                                          ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_10                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_11                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_10                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[10]~output                                                                                                                                                                                                                                                                                                                                                                   ; OE               ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_10                                                                                                                                                                                                                                                                                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_11                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_12                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_11                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[11]~output                                                                                                                                                                                                                                                                                                                                                                   ; OE               ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_11                                                                                                                                                                                                                                                                                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_12                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_13                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_12                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[12]~output                                                                                                                                                                                                                                                                                                                                                                   ; OE               ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_12                                                                                                                                                                                                                                                                                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_13                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_14                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_13                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[13]~output                                                                                                                                                                                                                                                                                                                                                                   ; OE               ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_13                                                                                                                                                                                                                                                                                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_14                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_15                                                                                                                                                                                                                                                                                        ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_14                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[14]~output                                                                                                                                                                                                                                                                                                                                                                   ; OE               ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_14                                                                                                                                                                                                                                                                                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_15                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; DRAM_DQ[15]~output                                                                                                                                                                                                                                                                                                                                                                   ; OE               ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_15                                                                                                                                                                                                                                                                                         ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[0]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[0]~input                                                                                                                                                                                                                                                                                                                                                                     ; O                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[1]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[1]~input                                                                                                                                                                                                                                                                                                                                                                     ; O                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[2]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[2]~input                                                                                                                                                                                                                                                                                                                                                                     ; O                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[3]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[3]~input                                                                                                                                                                                                                                                                                                                                                                     ; O                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[4]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[4]~input                                                                                                                                                                                                                                                                                                                                                                     ; O                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[5]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[5]~input                                                                                                                                                                                                                                                                                                                                                                     ; O                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[6]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[6]~input                                                                                                                                                                                                                                                                                                                                                                     ; O                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[7]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[7]~input                                                                                                                                                                                                                                                                                                                                                                     ; O                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[8]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[8]~input                                                                                                                                                                                                                                                                                                                                                                     ; O                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[9]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[9]~input                                                                                                                                                                                                                                                                                                                                                                     ; O                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[10]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[10]~input                                                                                                                                                                                                                                                                                                                                                                    ; O                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[11]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[11]~input                                                                                                                                                                                                                                                                                                                                                                    ; O                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[12]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[12]~input                                                                                                                                                                                                                                                                                                                                                                    ; O                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[13]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[13]~input                                                                                                                                                                                                                                                                                                                                                                    ; O                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[14]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[14]~input                                                                                                                                                                                                                                                                                                                                                                    ; O                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|za_data[15]                                                                                                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; DRAM_DQ[15]~input                                                                                                                                                                                                                                                                                                                                                                    ; O                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|D_bht_data[0]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_bht_module:candy_gw_qsys_nios2_0_cpu_bht|altsyncram:the_altsyncram|altsyncram_vhc1:auto_generated|q_b[0]                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|D_bht_data[1]                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_bht_module:candy_gw_qsys_nios2_0_cpu_bht|altsyncram:the_altsyncram|altsyncram_vhc1:auto_generated|q_b[1]                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[0]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[0]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[0]~_Duplicate_2                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[1]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[1]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[1]~_Duplicate_2                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[2]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[2]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[2]~_Duplicate_2                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[3]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[3]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[3]~_Duplicate_2                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[4]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[4]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[4]~_Duplicate_2                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[5]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[5]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[5]~_Duplicate_2                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[6]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[6]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[6]~_Duplicate_2                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[7]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[7]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[7]~_Duplicate_2                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[8]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[8]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[8]~_Duplicate_2                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[9]                                                                                                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[9]                                                                                                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[9]~_Duplicate_2                                                                                                                                                                                                                                                                                  ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[10]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[10]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[10]~_Duplicate_2                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[11]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[11]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[11]~_Duplicate_2                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[12]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[12]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[12]~_Duplicate_2                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[13]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[13]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[13]~_Duplicate_2                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[14]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[14]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[14]~_Duplicate_2                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[15]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[15]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                                  ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[15]~_Duplicate_2                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[16]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[16]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[16]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[17]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[17]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[17]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[18]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[18]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[18]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[19]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[19]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[19]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[20]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[20]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[20]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[21]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[21]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[21]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[22]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[22]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[22]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[23]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[23]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[23]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[24]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[24]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[24]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[25]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[25]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[25]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[26]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[26]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[26]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[27]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[27]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[27]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[28]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[28]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[28]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[29]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[29]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[29]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[30]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[30]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[30]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[31]                                                                                                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[31]                                                                                                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_src1[31]~_Duplicate_1                                                                                                                                                                                                                                                                                 ; Q                ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[16] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[17] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[18] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[19] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[20] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[21] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[22] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[23] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[24] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[25] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[26] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[27] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[28] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[29] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[30] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[31] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                               ;
+-----------------------------+--------------------------------------+--------------+------------------+---------------+----------------------------+
; Name                        ; Ignored Entity                       ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+-----------------------------+--------------------------------------+--------------+------------------+---------------+----------------------------+
; Fast Input Register         ; candy_gw_qsys_new_sdram_controller_0 ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; candy_gw_qsys_new_sdram_controller_0 ;              ; za_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; candy_gw_qsys_new_sdram_controller_0 ;              ; za_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; candy_gw_qsys_new_sdram_controller_0 ;              ; za_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; candy_gw_qsys_new_sdram_controller_0 ;              ; za_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; candy_gw_qsys_new_sdram_controller_0 ;              ; za_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; candy_gw_qsys_new_sdram_controller_0 ;              ; za_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; candy_gw_qsys_new_sdram_controller_0 ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; candy_gw_qsys_new_sdram_controller_0 ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; candy_gw_qsys_new_sdram_controller_0 ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; candy_gw_qsys_new_sdram_controller_0 ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; candy_gw_qsys_new_sdram_controller_0 ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; candy_gw_qsys_new_sdram_controller_0 ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; candy_gw_qsys_new_sdram_controller_0 ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; candy_gw_qsys_new_sdram_controller_0 ;              ; za_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; candy_gw_qsys_new_sdram_controller_0 ;              ; za_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; candy_gw_qsys_new_sdram_controller_0 ;              ; m_data[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; candy_gw_qsys_new_sdram_controller_0 ;              ; m_data[10]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; candy_gw_qsys_new_sdram_controller_0 ;              ; m_data[11]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; candy_gw_qsys_new_sdram_controller_0 ;              ; m_data[12]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; candy_gw_qsys_new_sdram_controller_0 ;              ; m_data[13]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; candy_gw_qsys_new_sdram_controller_0 ;              ; m_data[14]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; candy_gw_qsys_new_sdram_controller_0 ;              ; m_data[15]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; candy_gw_qsys_new_sdram_controller_0 ;              ; m_data[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; candy_gw_qsys_new_sdram_controller_0 ;              ; m_data[2]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; candy_gw_qsys_new_sdram_controller_0 ;              ; m_data[3]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; candy_gw_qsys_new_sdram_controller_0 ;              ; m_data[4]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; candy_gw_qsys_new_sdram_controller_0 ;              ; m_data[5]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; candy_gw_qsys_new_sdram_controller_0 ;              ; m_data[6]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; candy_gw_qsys_new_sdram_controller_0 ;              ; m_data[7]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; candy_gw_qsys_new_sdram_controller_0 ;              ; m_data[8]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; candy_gw_qsys_new_sdram_controller_0 ;              ; m_data[9]        ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+--------------------------------------+--------------+------------------+---------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 18831 ) ; 0.00 % ( 0 / 18831 )       ; 0.00 % ( 0 / 18831 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 18831 ) ; 0.00 % ( 0 / 18831 )       ; 0.00 % ( 0 / 18831 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; sld_signaltap:auto_signaltap_0 ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_signaltap:auto_signaltap_0 ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 16525 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 296 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; sld_signaltap:auto_signaltap_0 ; 0.00 % ( 0 / 1998 )   ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 12 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/output_files/CANDY_GW.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 12,251 / 15,840 ( 77 % )   ;
;     -- Combinational with no register       ; 4127                       ;
;     -- Register only                        ; 2414                       ;
;     -- Combinational with a register        ; 5710                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 5259                       ;
;     -- 3 input functions                    ; 2475                       ;
;     -- <=2 input functions                  ; 2103                       ;
;     -- Register only                        ; 2414                       ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 8730                       ;
;     -- arithmetic mode                      ; 1107                       ;
;                                             ;                            ;
; Total registers*                            ; 8,193 / 16,445 ( 50 % )    ;
;     -- Dedicated logic registers            ; 8,124 / 15,840 ( 51 % )    ;
;     -- I/O registers                        ; 69 / 605 ( 11 % )          ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 907 / 990 ( 92 % )         ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 85 / 130 ( 65 % )          ;
;     -- Clock pins                           ; 4 / 7 ( 57 % )             ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )            ;
;                                             ;                            ;
; M9Ks                                        ; 59 / 61 ( 97 % )           ;
; UFM blocks                                  ; 1 / 1 ( 100 % )            ;
; ADC blocks                                  ; 0 / 1 ( 0 % )              ;
; Total block memory bits                     ; 444,224 / 562,176 ( 79 % ) ;
; Total block memory implementation bits      ; 543,744 / 562,176 ( 97 % ) ;
; Embedded Multiplier 9-bit elements          ; 6 / 90 ( 7 % )             ;
; PLLs                                        ; 1 / 1 ( 100 % )            ;
; Global signals                              ; 16                         ;
;     -- Global clocks                        ; 16 / 20 ( 80 % )           ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; Remote update blocks                        ; 0 / 1 ( 0 % )              ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )              ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 25.0% / 24.9% / 25.2%      ;
; Peak interconnect usage (total/H/V)         ; 44.9% / 43.5% / 48.0%      ;
; Maximum fan-out                             ; 6385                       ;
; Highest non-global fan-out                  ; 990                        ;
; Total fan-out                               ; 64564                      ;
; Average fan-out                             ; 3.23                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                                     ;
+----------------------------------------------+------------------------+-----------------------+--------------------------------+--------------------------------+
; Statistic                                    ; Top                    ; sld_hub:auto_hub      ; sld_signaltap:auto_signaltap_0 ; hard_block:auto_generated_inst ;
+----------------------------------------------+------------------------+-----------------------+--------------------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                    ; Low                   ; Low                            ; Low                            ;
;                                              ;                        ;                       ;                                ;                                ;
; Total logic elements                         ; 10614 / 15840 ( 67 % ) ; 200 / 15840 ( 1 % )   ; 1437 / 15840 ( 9 % )           ; 0 / 15840 ( 0 % )              ;
;     -- Combinational with no register        ; 3929                   ; 88                    ; 110                            ; 0                              ;
;     -- Register only                         ; 1469                   ; 16                    ; 929                            ; 0                              ;
;     -- Combinational with a register         ; 5216                   ; 96                    ; 398                            ; 0                              ;
;                                              ;                        ;                       ;                                ;                                ;
; Logic element usage by number of LUT inputs  ;                        ;                       ;                                ;                                ;
;     -- 4 input functions                     ; 5049                   ; 87                    ; 123                            ; 0                              ;
;     -- 3 input functions                     ; 2149                   ; 57                    ; 269                            ; 0                              ;
;     -- <=2 input functions                   ; 1947                   ; 40                    ; 116                            ; 0                              ;
;     -- Register only                         ; 1469                   ; 16                    ; 929                            ; 0                              ;
;                                              ;                        ;                       ;                                ;                                ;
; Logic elements by mode                       ;                        ;                       ;                                ;                                ;
;     -- normal mode                           ; 8129                   ; 175                   ; 426                            ; 0                              ;
;     -- arithmetic mode                       ; 1016                   ; 9                     ; 82                             ; 0                              ;
;                                              ;                        ;                       ;                                ;                                ;
; Total registers                              ; 6754                   ; 112                   ; 1327                           ; 0                              ;
;     -- Dedicated logic registers             ; 6685 / 15840 ( 42 % )  ; 112 / 15840 ( < 1 % ) ; 1327 / 15840 ( 8 % )           ; 0 / 15840 ( 0 % )              ;
;     -- I/O registers                         ; 138                    ; 0                     ; 0                              ; 0                              ;
;                                              ;                        ;                       ;                                ;                                ;
; Total LABs:  partially or completely used    ; 802 / 990 ( 81 % )     ; 16 / 990 ( 2 % )      ; 124 / 990 ( 13 % )             ; 0 / 990 ( 0 % )                ;
;                                              ;                        ;                       ;                                ;                                ;
; Virtual pins                                 ; 0                      ; 0                     ; 0                              ; 0                              ;
; I/O pins                                     ; 85                     ; 0                     ; 0                              ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 6 / 90 ( 7 % )         ; 0 / 90 ( 0 % )        ; 0 / 90 ( 0 % )                 ; 0 / 90 ( 0 % )                 ;
; Total memory bits                            ; 276288                 ; 0                     ; 167936                         ; 0                              ;
; Total RAM block bits                         ; 368640                 ; 0                     ; 175104                         ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ;
; PLL                                          ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 1 / 1 ( 100 % )                ;
; M9K                                          ; 40 / 61 ( 65 % )       ; 0 / 61 ( 0 % )        ; 19 / 61 ( 31 % )               ; 0 / 61 ( 0 % )                 ;
; Clock control block                          ; 12 / 24 ( 50 % )       ; 0 / 24 ( 0 % )        ; 1 / 24 ( 4 % )                 ; 3 / 24 ( 12 % )                ;
; User Flash Memory                            ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ;
; Double data rate I/O input circuitry         ; 14 / 80 ( 17 % )       ; 0 / 80 ( 0 % )        ; 0 / 80 ( 0 % )                 ; 0 / 80 ( 0 % )                 ;
; Double Data Rate I/O output circuitry        ; 37 / 320 ( 11 % )      ; 0 / 320 ( 0 % )       ; 0 / 320 ( 0 % )                ; 0 / 320 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 16 / 320 ( 5 % )       ; 0 / 320 ( 0 % )       ; 0 / 320 ( 0 % )                ; 0 / 320 ( 0 % )                ;
; Analog-to-Digital Converter                  ; 1 / 1 ( 100 % )        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ; 0 / 1 ( 0 % )                  ;
;                                              ;                        ;                       ;                                ;                                ;
; Connections                                  ;                        ;                       ;                                ;                                ;
;     -- Input Connections                     ; 6685                   ; 169                   ; 1723                           ; 2                              ;
;     -- Registered Input Connections          ; 6440                   ; 121                   ; 1392                           ; 0                              ;
;     -- Output Connections                    ; 840                    ; 338                   ; 35                             ; 7366                           ;
;     -- Registered Output Connections         ; 138                    ; 338                   ; 0                              ; 0                              ;
;                                              ;                        ;                       ;                                ;                                ;
; Internal Connections                         ;                        ;                       ;                                ;                                ;
;     -- Total Connections                     ; 58391                  ; 1326                  ; 6185                           ; 7376                           ;
;     -- Registered Connections                ; 28065                  ; 965                   ; 3433                           ; 0                              ;
;                                              ;                        ;                       ;                                ;                                ;
; External Connections                         ;                        ;                       ;                                ;                                ;
;     -- Top                                   ; 244                    ; 327                   ; 561                            ; 6393                           ;
;     -- sld_hub:auto_hub                      ; 327                    ; 22                    ; 158                            ; 0                              ;
;     -- sld_signaltap:auto_signaltap_0        ; 561                    ; 158                   ; 64                             ; 975                            ;
;     -- hard_block:auto_generated_inst        ; 6393                   ; 0                     ; 975                            ; 0                              ;
;                                              ;                        ;                       ;                                ;                                ;
; Partition Interface                          ;                        ;                       ;                                ;                                ;
;     -- Input Ports                           ; 54                     ; 111                   ; 398                            ; 2                              ;
;     -- Output Ports                          ; 205                    ; 128                   ; 180                            ; 4                              ;
;     -- Bidir Ports                           ; 26                     ; 0                     ; 0                              ; 0                              ;
;                                              ;                        ;                       ;                                ;                                ;
; Registered Ports                             ;                        ;                       ;                                ;                                ;
;     -- Registered Input Ports                ; 0                      ; 3                     ; 41                             ; 0                              ;
;     -- Registered Output Ports               ; 0                      ; 68                    ; 166                            ; 0                              ;
;                                              ;                        ;                       ;                                ;                                ;
; Port Connectivity                            ;                        ;                       ;                                ;                                ;
;     -- Input Ports driven by GND             ; 0                      ; 2                     ; 34                             ; 0                              ;
;     -- Output Ports driven by GND            ; 0                      ; 45                    ; 2                              ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                      ; 0                     ; 12                             ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                      ; 0                     ; 1                              ; 0                              ;
;     -- Input Ports with no Source            ; 0                      ; 84                    ; 168                            ; 0                              ;
;     -- Output Ports with no Source           ; 0                      ; 0                     ; 0                              ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                      ; 89                    ; 182                            ; 0                              ;
;     -- Output Ports with no Fanout           ; 0                      ; 76                    ; 168                            ; 0                              ;
+----------------------------------------------+------------------------+-----------------------+--------------------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                      ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; ADC_IN[0]      ; C1    ; 1A       ; 25           ; 23           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; ADC_IN[1]      ; C2    ; 1A       ; 25           ; 25           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; ADC_IN[2]      ; D1    ; 1A       ; 25           ; 25           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; ADC_IN[3]      ; B1    ; 1A       ; 25           ; 23           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; ADC_IN[4]      ; K8    ; 3        ; 24           ; 0            ; 28           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ; 0         ;
; ADC_IN[5]      ; E1    ; 1A       ; 25           ; 22           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; ADC_IN[6]      ; E3    ; 1A       ; 25           ; 24           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; ADC_IN[7]      ; F1    ; 1A       ; 25           ; 22           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; CLK            ; G5    ; 2        ; 0            ; 9            ; 14           ; 42                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; CODEC_DATA_OUT ; A5    ; 8        ; 8            ; 17           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; PMOD2[0]       ; L5    ; 3        ; 3            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; PMOD2[1]       ; M5    ; 3        ; 3            ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; PMOD2[2]       ; K5    ; 3        ; 6            ; 0            ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; PMOD2[3]       ; J5    ; 3        ; 6            ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; RST            ; N5    ; 3        ; 6            ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; UART_RTS       ; J1    ; 2        ; 0            ; 9            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; UART_TX        ; H3    ; 1B       ; 0            ; 11           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; CODEC_CLKOUT  ; A8    ; 8        ; 19           ; 17           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CODEC_DATA_IN ; B5    ; 8        ; 12           ; 17           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CODEC_RESET   ; B4    ; 8        ; 10           ; 17           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_BITCLOCK  ; L11   ; 3        ; 21           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_LRCLOCK   ; K11   ; 5        ; 50           ; 2            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DAC_SDO       ; K10   ; 5        ; 50           ; 2            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[0]  ; B11   ; 6        ; 50           ; 22           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10] ; A11   ; 8        ; 16           ; 17           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11] ; N11   ; 3        ; 16           ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12] ; M10   ; 3        ; 24           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]  ; B10   ; 8        ; 19           ; 17           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]  ; A10   ; 8        ; 16           ; 17           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]  ; A9    ; 8        ; 19           ; 17           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]  ; N8    ; 3        ; 8            ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]  ; M8    ; 3        ; 14           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]  ; N10   ; 3        ; 16           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]  ; N9    ; 3        ; 19           ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]  ; M9    ; 3        ; 14           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]  ; N12   ; 3        ; 16           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[0]    ; G12   ; 5        ; 50           ; 11           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[1]    ; G13   ; 5        ; 50           ; 11           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CAS      ; F12   ; 6        ; 50           ; 16           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CKE      ; H13   ; 5        ; 50           ; 10           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CLK      ; J12   ; 5        ; 50           ; 8            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CS       ; A12   ; 6        ; 50           ; 24           ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_LDQM     ; E12   ; 6        ; 50           ; 16           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_RAS      ; F13   ; 6        ; 50           ; 15           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_UDQM     ; M11   ; 3        ; 21           ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_WE       ; C11   ; 6        ; 50           ; 24           ; 14           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[0]        ; N4    ; 3        ; 6            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[1]        ; N3    ; 2        ; 0            ; 7            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[2]        ; M3    ; 2        ; 0            ; 3            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LED[3]        ; N2    ; 2        ; 0            ; 7            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OE            ; L10   ; 3        ; 24           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PMOD1[0]      ; H10   ; 5        ; 50           ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PMOD1[1]      ; M7    ; 3        ; 8            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PMOD1[2]      ; N7    ; 3        ; 8            ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PMOD1[3]      ; N6    ; 3        ; 8            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; QSPI_CLK      ; L3    ; 2        ; 0            ; 3            ; 21           ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; QSPI_CS       ; M2    ; 2        ; 0            ; 8            ; 7            ; no              ; no                     ; no            ; 2         ; yes             ; no         ; yes           ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; UART_CTS      ; H1    ; 1B       ; 0            ; 14           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; UART_RX       ; H2    ; 1B       ; 0            ; 11           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                                                                                                                                                                                                                                                              ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; CODEC_BITCLOCK ; A6    ; 8        ; 14           ; 17           ; 28           ; 323                   ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                ;
; CODEC_LRCLOCK  ; B6    ; 8        ; 12           ; 17           ; 0            ; 15                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                ;
; CODEC_SCL      ; B7    ; 8        ; 14           ; 17           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; i2c_master_top:u1|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|iscl_oen                                                                                                                                                                                                           ;
; CODEC_SDA      ; A7    ; 8        ; 14           ; 17           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; On           ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; i2c_master_top:u1|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|isda_oen                                                                                                                                                                                                           ;
; DRAM_DQ[0]     ; E13   ; 6        ; 50           ; 15           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe                                                                                                                                                                                                                  ;
; DRAM_DQ[10]    ; M13   ; 3        ; 19           ; 0            ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_10                                                                                                                                                                                                    ;
; DRAM_DQ[11]    ; K12   ; 5        ; 50           ; 8            ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_11                                                                                                                                                                                                    ;
; DRAM_DQ[12]    ; L13   ; 5        ; 50           ; 8            ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_12                                                                                                                                                                                                    ;
; DRAM_DQ[13]    ; J13   ; 5        ; 50           ; 10           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_13                                                                                                                                                                                                    ;
; DRAM_DQ[14]    ; K13   ; 5        ; 50           ; 8            ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_14                                                                                                                                                                                                    ;
; DRAM_DQ[15]    ; J10   ; 5        ; 50           ; 2            ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_15                                                                                                                                                                                                    ;
; DRAM_DQ[1]     ; D11   ; 6        ; 50           ; 26           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_1                                                                                                                                                                                                     ;
; DRAM_DQ[2]     ; D13   ; 6        ; 50           ; 21           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_2                                                                                                                                                                                                     ;
; DRAM_DQ[3]     ; D12   ; 6        ; 50           ; 26           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_3                                                                                                                                                                                                     ;
; DRAM_DQ[4]     ; C13   ; 6        ; 50           ; 21           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_4                                                                                                                                                                                                     ;
; DRAM_DQ[5]     ; C12   ; 6        ; 50           ; 24           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_5                                                                                                                                                                                                     ;
; DRAM_DQ[6]     ; B13   ; 6        ; 50           ; 24           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_6                                                                                                                                                                                                     ;
; DRAM_DQ[7]     ; B12   ; 6        ; 50           ; 22           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_7                                                                                                                                                                                                     ;
; DRAM_DQ[8]     ; M12   ; 3        ; 19           ; 0            ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_8                                                                                                                                                                                                     ;
; DRAM_DQ[9]     ; L12   ; 5        ; 50           ; 2            ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_9                                                                                                                                                                                                     ;
; GROVE1[0]      ; D8    ; 8        ; 16           ; 17           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                ;
; GROVE1[1]      ; D9    ; 6        ; 50           ; 25           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                                                                                                                                                                ;
; QSPI_IO[0]     ; L1    ; 2        ; 0            ; 7            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|intel_generic_serial_flash_interface_gpio:dedicated_interface|data_buf[0]~0 (inverted) ;
; QSPI_IO[1]     ; M1    ; 2        ; 0            ; 8            ; 0            ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|intel_generic_serial_flash_interface_gpio:dedicated_interface|data_buf[1]~1 (inverted) ;
; QSPI_IO[2]     ; L2    ; 2        ; 0            ; 7            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|intel_generic_serial_flash_interface_gpio:dedicated_interface|data_buf[2]~2 (inverted) ;
; QSPI_IO[3]     ; K2    ; 2        ; 0            ; 3            ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|intel_generic_serial_flash_interface_gpio:dedicated_interface|data_buf[2]~2 (inverted) ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name    ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+
; G1       ; DIFFIO_RX_L11n, DIFFOUT_L11n, TMS, Low_Speed       ; Reserved as secondary function ; altera_reserved_tms ; Dual Purpose Pin ;
; G2       ; DIFFIO_RX_L11p, DIFFOUT_L11p, TCK, Low_Speed       ; Reserved as secondary function ; altera_reserved_tck ; Dual Purpose Pin ;
; F5       ; DIFFIO_RX_L12n, DIFFOUT_L12n, TDI, Low_Speed       ; Reserved as secondary function ; altera_reserved_tdi ; Dual Purpose Pin ;
; F6       ; DIFFIO_RX_L12p, DIFFOUT_L12p, TDO, Low_Speed       ; Reserved as secondary function ; altera_reserved_tdo ; Dual Purpose Pin ;
; D8       ; DIFFIO_RX_T30p, DIFFOUT_T30p, DEV_OE, Low_Speed    ; Use as regular IO              ; GROVE1[0]           ; Dual Purpose Pin ;
; D7       ; CONFIG_SEL, Low_Speed                              ; Reserved as secondary function ; ~ALTERA_CONFIG_SEL~ ; Dual Purpose Pin ;
; E7       ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~    ; Dual Purpose Pin ;
; C4       ; DIFFIO_RX_T36p, DIFFOUT_T36p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~    ; Dual Purpose Pin ;
; C5       ; DIFFIO_RX_T36n, DIFFOUT_T36n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~  ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+---------------------+------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1A       ; 7 / 8 ( 88 % )   ; 3.3V          ; --           ;
; 1B       ; 7 / 10 ( 70 % )  ; 3.3V          ; --           ;
; 2        ; 11 / 16 ( 69 % ) ; 3.3V          ; --           ;
; 3        ; 23 / 30 ( 77 % ) ; 3.3V          ; --           ;
; 5        ; 13 / 16 ( 81 % ) ; 3.3V          ; --           ;
; 6        ; 15 / 22 ( 68 % ) ; 3.3V          ; --           ;
; 8        ; 17 / 28 ( 61 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                              ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                       ; Dir.   ; I/O Standard          ; Voltage   ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; A2       ; 316        ; 8        ; GND*                                 ;        ;                       ;           ; Column I/O ;                 ; no       ; Off          ;
; A3       ; 307        ; 8        ; GND*                                 ;        ;                       ;           ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 305        ; 8        ; GND*                                 ;        ;                       ;           ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 313        ; 8        ; CODEC_DATA_OUT                       ; input  ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 303        ; 8        ; CODEC_BITCLOCK                       ; bidir  ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 301        ; 8        ; CODEC_SDA                            ; bidir  ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; On           ;
; A8       ; 289        ; 8        ; CODEC_CLKOUT                         ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 291        ; 8        ; DRAM_ADDR[3]                         ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 293        ; 8        ; DRAM_ADDR[2]                         ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 295        ; 8        ; DRAM_ADDR[10]                        ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 227        ; 6        ; DRAM_CS                              ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; A13      ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; B1       ; 10         ; 1A       ; ADC_IN[3]                            ; input  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ; 318        ; 8        ; GND*                                 ;        ;                       ;           ; Column I/O ;                 ; no       ; Off          ;
; B3       ; 309        ; 8        ; GND*                                 ;        ;                       ;           ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 311        ; 8        ; CODEC_RESET                          ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 306        ; 8        ; CODEC_DATA_IN                        ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 304        ; 8        ; CODEC_LRCLOCK                        ; bidir  ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 299        ; 8        ; CODEC_SCL                            ; bidir  ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; On           ;
; B8       ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; B9       ; 294        ; 8        ; GND*                                 ;        ;                       ;           ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 292        ; 8        ; DRAM_ADDR[1]                         ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 223        ; 6        ; DRAM_ADDR[0]                         ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; B12      ; 221        ; 6        ; DRAM_DQ[7]                           ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; B13      ; 225        ; 6        ; DRAM_DQ[6]                           ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; C1       ; 8          ; 1A       ; ADC_IN[0]                            ; input  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 2          ; 1A       ; ADC_IN[1]                            ; input  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; C4       ; 312        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT    ; input  ; 3.3 V Schmitt Trigger ;           ; Column I/O ; N               ; no       ; Off          ;
; C5       ; 314        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT  ; input  ; 3.3 V Schmitt Trigger ;           ; Column I/O ; N               ; no       ; Off          ;
; C6       ;            ; 8        ; VCCIO8                               ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                               ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; C8       ;            ; 8        ; VCCIO8                               ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; C9       ; 290        ; 8        ; GND*                                 ;        ;                       ;           ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 288        ; 8        ; GND*                                 ;        ;                       ;           ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 226        ; 6        ; DRAM_WE                              ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; C12      ; 224        ; 6        ; DRAM_DQ[5]                           ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; C13      ; 219        ; 6        ; DRAM_DQ[4]                           ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; D1       ; 0          ; 1A       ; ADC_IN[2]                            ; input  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ;            ;          ; ANAIN1                               ;        ;                       ;           ; --         ;                 ; --       ; --           ;
; D3       ;            ;          ; ADC_VREF                             ;        ;                       ;           ; --         ;                 ; --       ; --           ;
; D4       ;            ; --       ; VCCA3                                ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; D6       ; 310        ; 8        ; GND*                                 ;        ;                       ;           ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 300        ; 8        ; ~ALTERA_CONFIG_SEL~ / RESERVED_INPUT ; input  ; 3.3-V LVTTL           ;           ; Column I/O ; N               ; no       ; Off          ;
; D8       ; 296        ; 8        ; GROVE1[0]                            ; bidir  ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 230        ; 6        ; GROVE1[1]                            ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; D10      ;            ; --       ; VCCA2                                ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; D11      ; 234        ; 6        ; DRAM_DQ[1]                           ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; D12      ; 232        ; 6        ; DRAM_DQ[3]                           ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; D13      ; 217        ; 6        ; DRAM_DQ[2]                           ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; E1       ; 14         ; 1A       ; ADC_IN[5]                            ; input  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ;            ;          ; REFGND                               ;        ;                       ;           ; --         ;                 ; --       ; --           ;
; E3       ; 4          ; 1A       ; ADC_IN[6]                            ; input  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 6          ; 1A       ; GND*                                 ;        ;                       ;           ; Row I/O    ;                 ; no       ; Off          ;
; E5       ; 18         ; 1B       ; GND*                                 ;        ;                       ;           ; Row I/O    ;                 ; no       ; Off          ;
; E6       ; 308        ; 8        ; GND*                                 ;        ;                       ;           ; Column I/O ;                 ; no       ; Off          ;
; E7       ; 302        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT    ; input  ; 3.3 V Schmitt Trigger ;           ; Column I/O ; N               ; no       ; Off          ;
; E8       ; 298        ; 8        ; GND*                                 ;        ;                       ;           ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 222        ; 6        ; GND*                                 ;        ;                       ;           ; Row I/O    ;                 ; no       ; Off          ;
; E10      ; 228        ; 6        ; GND*                                 ;        ;                       ;           ; Row I/O    ;                 ; no       ; Off          ;
; E11      ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; E12      ; 202        ; 6        ; DRAM_LDQM                            ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; E13      ; 198        ; 6        ; DRAM_DQ[0]                           ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 12         ; 1A       ; ADC_IN[7]                            ; input  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ;            ; 1A       ; VCCIO1A                              ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; F3       ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; F4       ; 28         ; 1B       ; GND*                                 ;        ;                       ;           ; Row I/O    ;                 ; no       ; Off          ;
; F5       ; 24         ; 1B       ; altera_reserved_tdi                  ; input  ; 3.3 V Schmitt Trigger ;           ; Row I/O    ; N               ; no       ; Off          ;
; F6       ; 26         ; 1B       ; altera_reserved_tdo                  ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; N               ; no       ; Off          ;
; F7       ;            ; --       ; VCC_ONE                              ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; F8       ; 220        ; 6        ; GND*                                 ;        ;                       ;           ; Row I/O    ;                 ; no       ; Off          ;
; F9       ; 216        ; 6        ; GND*                                 ;        ;                       ;           ; Row I/O    ;                 ; no       ; Off          ;
; F10      ; 218        ; 6        ; GND*                                 ;        ;                       ;           ; Row I/O    ;                 ; no       ; Off          ;
; F11      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; F12      ; 200        ; 6        ; DRAM_CAS                             ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; F13      ; 196        ; 6        ; DRAM_RAS                             ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 20         ; 1B       ; altera_reserved_tms                  ; input  ; 3.3 V Schmitt Trigger ;           ; Row I/O    ; N               ; no       ; Off          ;
; G2       ; 22         ; 1B       ; altera_reserved_tck                  ; input  ; 3.3 V Schmitt Trigger ;           ; Row I/O    ; N               ; no       ; Off          ;
; G3       ;            ; 1B       ; VCCIO1B                              ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; G4       ; 30         ; 1B       ; GND*                                 ;        ;                       ;           ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 40         ; 2        ; CLK                                  ; input  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ;            ; --       ; VCC_ONE                              ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; G8       ;            ; --       ; VCC_ONE                              ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; G9       ; 192        ; 6        ; GND*                                 ;        ;                       ;           ; Row I/O    ;                 ; no       ; Off          ;
; G10      ; 194        ; 6        ; GND*                                 ;        ;                       ;           ; Row I/O    ;                 ; no       ; Off          ;
; G11      ;            ; 6        ; VCCIO6                               ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; G12      ; 187        ; 5        ; DRAM_BA[0]                           ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; G13      ; 185        ; 5        ; DRAM_BA[1]                           ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 21         ; 1B       ; UART_CTS                             ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 32         ; 1B       ; UART_RX                              ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 34         ; 1B       ; UART_TX                              ; input  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H4       ; 46         ; 2        ; GND*                                 ;        ;                       ;           ; Row I/O    ;                 ; no       ; Off          ;
; H5       ; 44         ; 2        ; GND*                                 ;        ;                       ;           ; Row I/O    ;                 ; no       ; Off          ;
; H6       ; 42         ; 2        ; GND*                                 ;        ;                       ;           ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ; --       ; VCC_ONE                              ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; H8       ; 186        ; 5        ; GND*                                 ;        ;                       ;           ; Row I/O    ;                 ; no       ; Off          ;
; H9       ; 184        ; 5        ; GND*                                 ;        ;                       ;           ; Row I/O    ;                 ; no       ; Off          ;
; H10      ; 182        ; 5        ; PMOD1[0]                             ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; H11      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; H13      ; 183        ; 5        ; DRAM_CKE                             ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 41         ; 2        ; UART_RTS                             ; input  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 43         ; 2        ; GND*                                 ;        ;                       ;           ; Row I/O    ;                 ; no       ; Off          ;
; J3       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; J4       ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; J5       ; 74         ; 3        ; PMOD2[3]                             ; input  ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; J6       ; 92         ; 3        ; GND*                                 ;        ;                       ;           ; Column I/O ;                 ; no       ; Off          ;
; J7       ; 96         ; 3        ; GND*                                 ;        ;                       ;           ; Column I/O ;                 ; no       ; Off          ;
; J8       ; 108        ; 3        ; GND*                                 ;        ;                       ;           ; Column I/O ;                 ; no       ; Off          ;
; J9       ; 180        ; 5        ; GND*                                 ;        ;                       ;           ; Row I/O    ;                 ; no       ; Off          ;
; J10      ; 158        ; 5        ; DRAM_DQ[15]                          ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J11      ;            ; 5        ; VCCIO5                               ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; J12      ; 178        ; 5        ; DRAM_CLK                             ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; J13      ; 181        ; 5        ; DRAM_DQ[13]                          ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 65         ; 2        ; GND*                                 ;        ;                       ;           ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 67         ; 2        ; QSPI_IO[3]                           ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ;            ; 2        ; VCCIO2                               ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; K4       ;            ; --       ; VCCA1                                ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; K5       ; 72         ; 3        ; PMOD2[2]                             ; input  ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; K6       ; 94         ; 3        ; GND*                                 ;        ;                       ;           ; Column I/O ;                 ; no       ; Off          ;
; K7       ; 98         ; 3        ; GND*                                 ;        ;                       ;           ; Column I/O ;                 ; no       ; Off          ;
; K8       ; 110        ; 3        ; ADC_IN[4]                            ; input  ; 3.3-V LVTTL           ;           ; Column I/O ; N               ; no       ; Off          ;
; K9       ;            ; --       ; VCCA4                                ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; K10      ; 156        ; 5        ; DAC_SDO                              ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K11      ; 157        ; 5        ; DAC_LRCLOCK                          ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K12      ; 176        ; 5        ; DRAM_DQ[11]                          ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; K13      ; 179        ; 5        ; DRAM_DQ[14]                          ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ; 49         ; 2        ; QSPI_IO[0]                           ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 51         ; 2        ; QSPI_IO[2]                           ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 66         ; 2        ; QSPI_CLK                             ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 70         ; 3        ; GND*                                 ;        ;                       ;           ; Column I/O ;                 ; no       ; Off          ;
; L5       ; 68         ; 3        ; PMOD2[0]                             ; input  ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; L6       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; L7       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; L8       ;            ; 3        ; VCCIO3                               ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; L10      ; 114        ; 3        ; OE                                   ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; L11      ; 106        ; 3        ; DAC_BITCLOCK                         ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; L12      ; 159        ; 5        ; DRAM_DQ[9]                           ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; L13      ; 177        ; 5        ; DRAM_DQ[12]                          ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 45         ; 2        ; QSPI_IO[1]                           ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 47         ; 2        ; QSPI_CS                              ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 64         ; 2        ; LED[2]                               ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ; 69         ; 3        ; GND*                                 ;        ;                       ;           ; Column I/O ;                 ; no       ; Off          ;
; M5       ; 71         ; 3        ; PMOD2[1]                             ; input  ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; M6       ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; M7       ; 78         ; 3        ; PMOD1[1]                             ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; M8       ; 93         ; 3        ; DRAM_ADDR[5]                         ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; M9       ; 95         ; 3        ; DRAM_ADDR[8]                         ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; M10      ; 112        ; 3        ; DRAM_ADDR[12]                        ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; M11      ; 104        ; 3        ; DRAM_UDQM                            ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; M12      ; 102        ; 3        ; DRAM_DQ[8]                           ; bidir  ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; M13      ; 100        ; 3        ; DRAM_DQ[10]                          ; bidir  ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; N1       ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; N2       ; 48         ; 2        ; LED[3]                               ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 50         ; 2        ; LED[1]                               ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 73         ; 3        ; LED[0]                               ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; N5       ; 75         ; 3        ; RST                                  ; input  ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; N6       ; 76         ; 3        ; PMOD1[3]                             ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; N7       ; 77         ; 3        ; PMOD1[2]                             ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; N8       ; 79         ; 3        ; DRAM_ADDR[4]                         ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; N9       ; 103        ; 3        ; DRAM_ADDR[7]                         ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; N10      ; 101        ; 3        ; DRAM_ADDR[6]                         ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; N11      ; 97         ; 3        ; DRAM_ADDR[11]                        ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; N12      ; 99         ; 3        ; DRAM_ADDR[9]                         ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; N13      ;            ;          ; GND                                  ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
+----------+------------+----------+--------------------------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                  ;
+-------------------------------+----------------------------------------------------------------------------------------------+
; Name                          ; candy_gw_qsys:u0|candy_gw_qsys_altpll_0:altpll_0|candy_gw_qsys_altpll_0_altpll_smt2:sd1|pll7 ;
+-------------------------------+----------------------------------------------------------------------------------------------+
; SDC pin name                  ; u0|altpll_0|sd1|pll7                                                                         ;
; PLL mode                      ; Normal                                                                                       ;
; Compensate clock              ; clock1                                                                                       ;
; Compensated input/output pins ; --                                                                                           ;
; Switchover type               ; --                                                                                           ;
; Input frequency 0             ; 48.0 MHz                                                                                     ;
; Input frequency 1             ; --                                                                                           ;
; Nominal PFD frequency         ; 24.0 MHz                                                                                     ;
; Nominal VCO frequency         ; 600.0 MHz                                                                                    ;
; VCO post scale K counter      ; 2                                                                                            ;
; VCO frequency control         ; Auto                                                                                         ;
; VCO phase shift step          ; 208 ps                                                                                       ;
; VCO multiply                  ; --                                                                                           ;
; VCO divide                    ; --                                                                                           ;
; Freq min lock                 ; 24.0 MHz                                                                                     ;
; Freq max lock                 ; 52.02 MHz                                                                                    ;
; M VCO Tap                     ; 0                                                                                            ;
; M Initial                     ; 51                                                                                           ;
; M value                       ; 25                                                                                           ;
; N value                       ; 2                                                                                            ;
; Charge pump current           ; setting 1                                                                                    ;
; Loop filter resistance        ; setting 24                                                                                   ;
; Loop filter capacitance       ; setting 0                                                                                    ;
; Bandwidth                     ; 450 kHz to 980 kHz                                                                           ;
; Bandwidth type                ; Medium                                                                                       ;
; Real time reconfigurable      ; Off                                                                                          ;
; Scan chain MIF file           ; --                                                                                           ;
; Preserve PLL counter order    ; Off                                                                                          ;
; PLL location                  ; PLL_1                                                                                        ;
; Inclk0 signal                 ; CLK                                                                                          ;
; Inclk1 signal                 ; --                                                                                           ;
; Inclk0 signal type            ; Dedicated Pin                                                                                ;
; Inclk1 signal type            ; --                                                                                           ;
+-------------------------------+----------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                            ;
+----------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------+
; Name                                                                                                     ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift       ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                ;
+----------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------+
; candy_gw_qsys:u0|candy_gw_qsys_altpll_0:altpll_0|candy_gw_qsys_altpll_0_altpll_smt2:sd1|wire_pll7_clk[1] ; clock1       ; 25   ; 12  ; 100.0 MHz        ; 0 (0 ps)          ; 7.50 (208 ps)    ; 50/50      ; C0      ; 6             ; 3/3 Even   ; --            ; 51      ; 0       ; u0|altpll_0|sd1|pll7|clk[1] ;
; candy_gw_qsys:u0|candy_gw_qsys_altpll_0:altpll_0|candy_gw_qsys_altpll_0_altpll_smt2:sd1|wire_pll7_clk[2] ; clock2       ; 25   ; 12  ; 100.0 MHz        ; -3000 (-83332 ps) ; 7.50 (208 ps)    ; 50/50      ; C2      ; 6             ; 3/3 Even   ; --            ; 1       ; 0       ; u0|altpll_0|sd1|pll7|clk[2] ;
; candy_gw_qsys:u0|candy_gw_qsys_altpll_0:altpll_0|candy_gw_qsys_altpll_0_altpll_smt2:sd1|wire_pll7_clk[3] ; clock3       ; 1    ; 6   ; 8.0 MHz          ; 0 (0 ps)          ; 0.60 (208 ps)    ; 50/50      ; C1      ; 75            ; 38/37 Odd  ; --            ; 51      ; 0       ; u0|altpll_0|sd1|pll7|clk[3] ;
+----------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+-----------------------------+


+----------------------------------------------+
; I/O Assignment Warnings                      ;
+----------------+-----------------------------+
; Pin Name       ; Reason                      ;
+----------------+-----------------------------+
; CODEC_CLKOUT   ; Missing drive strength      ;
; LED[0]         ; Missing drive strength      ;
; LED[1]         ; Missing drive strength      ;
; LED[2]         ; Missing drive strength      ;
; LED[3]         ; Missing drive strength      ;
; PMOD1[0]       ; Missing drive strength      ;
; PMOD1[1]       ; Missing drive strength      ;
; PMOD1[2]       ; Missing drive strength      ;
; PMOD1[3]       ; Missing drive strength      ;
; OE             ; Missing drive strength      ;
; CODEC_RESET    ; Missing drive strength      ;
; CODEC_DATA_IN  ; Missing drive strength      ;
; DAC_BITCLOCK   ; Missing drive strength      ;
; DAC_LRCLOCK    ; Missing drive strength      ;
; DAC_SDO        ; Missing drive strength      ;
; UART_RX        ; Missing drive strength      ;
; UART_CTS       ; Missing drive strength      ;
; DRAM_CLK       ; Missing drive strength      ;
; DRAM_CKE       ; Missing drive strength      ;
; DRAM_ADDR[0]   ; Missing drive strength      ;
; DRAM_ADDR[1]   ; Missing drive strength      ;
; DRAM_ADDR[2]   ; Missing drive strength      ;
; DRAM_ADDR[3]   ; Missing drive strength      ;
; DRAM_ADDR[4]   ; Missing drive strength      ;
; DRAM_ADDR[5]   ; Missing drive strength      ;
; DRAM_ADDR[6]   ; Missing drive strength      ;
; DRAM_ADDR[7]   ; Missing drive strength      ;
; DRAM_ADDR[8]   ; Missing drive strength      ;
; DRAM_ADDR[9]   ; Missing drive strength      ;
; DRAM_ADDR[10]  ; Missing drive strength      ;
; DRAM_ADDR[11]  ; Missing drive strength      ;
; DRAM_ADDR[12]  ; Missing drive strength      ;
; DRAM_BA[0]     ; Missing drive strength      ;
; DRAM_BA[1]     ; Missing drive strength      ;
; DRAM_CAS       ; Missing drive strength      ;
; DRAM_RAS       ; Missing drive strength      ;
; DRAM_CS        ; Missing drive strength      ;
; DRAM_WE        ; Missing drive strength      ;
; DRAM_UDQM      ; Missing drive strength      ;
; DRAM_LDQM      ; Missing drive strength      ;
; QSPI_CS        ; Missing drive strength      ;
; QSPI_CLK       ; Missing drive strength      ;
; GROVE1[0]      ; Missing drive strength      ;
; GROVE1[1]      ; Missing drive strength      ;
; CODEC_SCL      ; Missing drive strength      ;
; CODEC_SDA      ; Missing drive strength      ;
; CODEC_BITCLOCK ; Missing drive strength      ;
; CODEC_LRCLOCK  ; Missing drive strength      ;
; DRAM_DQ[0]     ; Missing drive strength      ;
; DRAM_DQ[1]     ; Missing drive strength      ;
; DRAM_DQ[2]     ; Missing drive strength      ;
; DRAM_DQ[3]     ; Missing drive strength      ;
; DRAM_DQ[4]     ; Missing drive strength      ;
; DRAM_DQ[5]     ; Missing drive strength      ;
; DRAM_DQ[6]     ; Missing drive strength      ;
; DRAM_DQ[7]     ; Missing drive strength      ;
; DRAM_DQ[8]     ; Missing drive strength      ;
; DRAM_DQ[9]     ; Missing drive strength      ;
; DRAM_DQ[10]    ; Missing drive strength      ;
; DRAM_DQ[11]    ; Missing drive strength      ;
; DRAM_DQ[12]    ; Missing drive strength      ;
; DRAM_DQ[13]    ; Missing drive strength      ;
; DRAM_DQ[14]    ; Missing drive strength      ;
; DRAM_DQ[15]    ; Missing drive strength      ;
; QSPI_IO[0]     ; Missing drive strength      ;
; QSPI_IO[1]     ; Missing drive strength      ;
; QSPI_IO[2]     ; Missing drive strength      ;
; QSPI_IO[3]     ; Missing drive strength      ;
; ADC_IN[4]      ; Missing location assignment ;
+----------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+---------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                         ; Entity Name                                                                                      ; Library Name  ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+---------------+
; |CANDY_GW                                                                                                                               ; 12251 (4)   ; 8124 (1)                  ; 69 (69)       ; 444224      ; 59   ; 1          ; 6            ; 0       ; 3         ; 85   ; 0            ; 4127 (3)     ; 2414 (0)          ; 5710 (11)        ; 0          ; |CANDY_GW                                                                                                                                                                                                                                                                                                                                                                                                                   ; CANDY_GW                                                                                         ; work          ;
;    |candy_gw_qsys:u0|                                                                                                                   ; 10335 (0)   ; 6530 (0)                  ; 0 (0)         ; 276288      ; 40   ; 1          ; 6            ; 0       ; 3         ; 0    ; 0            ; 3805 (0)     ; 1469 (0)          ; 5061 (0)         ; 0          ; |CANDY_GW|candy_gw_qsys:u0                                                                                                                                                                                                                                                                                                                                                                                                  ; candy_gw_qsys                                                                                    ; candy_gw_qsys ;
;       |AVALON2PWM:avalon_pwm_0|                                                                                                         ; 500 (500)   ; 352 (352)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 148 (148)    ; 92 (92)           ; 260 (260)        ; 0          ; |CANDY_GW|candy_gw_qsys:u0|AVALON2PWM:avalon_pwm_0                                                                                                                                                                                                                                                                                                                                                                          ; AVALON2PWM                                                                                       ; candy_gw_qsys ;
;       |AVALON2WB:avalon_wb|                                                                                                             ; 28 (28)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 13 (13)           ; 13 (13)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|AVALON2WB:avalon_wb                                                                                                                                                                                                                                                                                                                                                                              ; AVALON2WB                                                                                        ; candy_gw_qsys ;
;       |AVALON_I2S:avalon_i2s_0|                                                                                                         ; 209 (209)   ; 155 (155)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (54)      ; 86 (86)           ; 69 (69)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0                                                                                                                                                                                                                                                                                                                                                                          ; AVALON_I2S                                                                                       ; candy_gw_qsys ;
;       |altera_onchip_flash:onchip_flash_0|                                                                                              ; 585 (0)     ; 283 (0)                   ; 0 (0)         ; 0           ; 0    ; 1          ; 0            ; 0       ; 0         ; 0    ; 0            ; 265 (0)      ; 5 (0)             ; 315 (0)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|altera_onchip_flash:onchip_flash_0                                                                                                                                                                                                                                                                                                                                                               ; altera_onchip_flash                                                                              ; candy_gw_qsys ;
;          |altera_onchip_flash_avmm_csr_controller:avmm_csr_controller|                                                                  ; 87 (87)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 1 (1)             ; 62 (62)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_csr_controller:avmm_csr_controller                                                                                                                                                                                                                                                                                                   ; altera_onchip_flash_avmm_csr_controller                                                          ; candy_gw_qsys ;
;          |altera_onchip_flash_avmm_data_controller:avmm_data_controller|                                                                ; 498 (434)   ; 250 (214)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 241 (213)    ; 4 (1)             ; 253 (218)        ; 0          ; |CANDY_GW|candy_gw_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller                                                                                                                                                                                                                                                                                                 ; altera_onchip_flash_avmm_data_controller                                                         ; candy_gw_qsys ;
;             |altera_onchip_flash_a_address_write_protection_check:access_address_write_protection_checker|                              ; 17 (17)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|altera_onchip_flash_a_address_write_protection_check:access_address_write_protection_checker                                                                                                                                                                                                    ; altera_onchip_flash_a_address_write_protection_check                                             ; candy_gw_qsys ;
;             |altera_onchip_flash_convert_address:address_convertor|                                                                     ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|altera_onchip_flash_convert_address:address_convertor                                                                                                                                                                                                                                           ; altera_onchip_flash_convert_address                                                              ; candy_gw_qsys ;
;             |altera_onchip_flash_convert_sector:sector_convertor|                                                                       ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|altera_onchip_flash_convert_sector:sector_convertor                                                                                                                                                                                                                                             ; altera_onchip_flash_convert_sector                                                               ; candy_gw_qsys ;
;             |altera_std_synchronizer:stdsync_busy_clear|                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|altera_std_synchronizer:stdsync_busy_clear                                                                                                                                                                                                                                                      ; altera_std_synchronizer                                                                          ; work          ;
;             |altera_std_synchronizer:stdsync_busy|                                                                                      ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|altera_std_synchronizer:stdsync_busy                                                                                                                                                                                                                                                            ; altera_std_synchronizer                                                                          ; work          ;
;             |lpm_shiftreg:ufm_data_shiftreg|                                                                                            ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|lpm_shiftreg:ufm_data_shiftreg                                                                                                                                                                                                                                                                  ; lpm_shiftreg                                                                                     ; work          ;
;          |altera_onchip_flash_block:altera_onchip_flash_block|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block                                                                                                                                                                                                                                                                                                           ; altera_onchip_flash_block                                                                        ; candy_gw_qsys ;
;       |altera_reset_controller:rst_controller_001|                                                                                      ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                                                                                       ; altera_reset_controller                                                                          ; candy_gw_qsys ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                            ; altera_reset_synchronizer                                                                        ; candy_gw_qsys ;
;       |altera_reset_controller:rst_controller_002|                                                                                      ; 17 (10)     ; 16 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 10 (5)            ; 6 (5)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|altera_reset_controller:rst_controller_002                                                                                                                                                                                                                                                                                                                                                       ; altera_reset_controller                                                                          ; candy_gw_qsys ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                               ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                        ; altera_reset_synchronizer                                                                        ; candy_gw_qsys ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                            ; altera_reset_synchronizer                                                                        ; candy_gw_qsys ;
;       |altera_reset_controller:rst_controller_003|                                                                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|altera_reset_controller:rst_controller_003                                                                                                                                                                                                                                                                                                                                                       ; altera_reset_controller                                                                          ; candy_gw_qsys ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                           ; altera_reset_controller                                                                          ; candy_gw_qsys ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                ; altera_reset_synchronizer                                                                        ; candy_gw_qsys ;
;       |candy_gw_qsys_altpll_0:altpll_0|                                                                                                 ; 10 (7)      ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 9 (7)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_altpll_0:altpll_0                                                                                                                                                                                                                                                                                                                                                                  ; candy_gw_qsys_altpll_0                                                                           ; candy_gw_qsys ;
;          |candy_gw_qsys_altpll_0_altpll_smt2:sd1|                                                                                       ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_altpll_0:altpll_0|candy_gw_qsys_altpll_0_altpll_smt2:sd1                                                                                                                                                                                                                                                                                                                           ; candy_gw_qsys_altpll_0_altpll_smt2                                                               ; candy_gw_qsys ;
;          |candy_gw_qsys_altpll_0_stdsync_sv6:stdsync2|                                                                                  ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_altpll_0:altpll_0|candy_gw_qsys_altpll_0_stdsync_sv6:stdsync2                                                                                                                                                                                                                                                                                                                      ; candy_gw_qsys_altpll_0_stdsync_sv6                                                               ; candy_gw_qsys ;
;             |candy_gw_qsys_altpll_0_dffpipe_l2c:dffpipe3|                                                                               ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_altpll_0:altpll_0|candy_gw_qsys_altpll_0_stdsync_sv6:stdsync2|candy_gw_qsys_altpll_0_dffpipe_l2c:dffpipe3                                                                                                                                                                                                                                                                          ; candy_gw_qsys_altpll_0_dffpipe_l2c                                                               ; candy_gw_qsys ;
;       |candy_gw_qsys_dma_rx:dma_rx|                                                                                                     ; 382 (230)   ; 199 (127)                 ; 0 (0)         ; 65536       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 180 (100)    ; 2 (2)             ; 200 (126)        ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_dma_rx:dma_rx                                                                                                                                                                                                                                                                                                                                                                      ; candy_gw_qsys_dma_rx                                                                             ; candy_gw_qsys ;
;          |candy_gw_qsys_dma_rx_fifo_module:the_candy_gw_qsys_dma_rx_fifo_module|                                                        ; 121 (121)   ; 68 (68)                   ; 0 (0)         ; 65536       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (51)      ; 0 (0)             ; 70 (70)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_dma_rx:dma_rx|candy_gw_qsys_dma_rx_fifo_module:the_candy_gw_qsys_dma_rx_fifo_module                                                                                                                                                                                                                                                                                                ; candy_gw_qsys_dma_rx_fifo_module                                                                 ; candy_gw_qsys ;
;             |candy_gw_qsys_dma_rx_fifo_module_fifo_ram_module:candy_gw_qsys_dma_rx_fifo_module_fifo_ram|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_dma_rx:dma_rx|candy_gw_qsys_dma_rx_fifo_module:the_candy_gw_qsys_dma_rx_fifo_module|candy_gw_qsys_dma_rx_fifo_module_fifo_ram_module:candy_gw_qsys_dma_rx_fifo_module_fifo_ram                                                                                                                                                                                                     ; candy_gw_qsys_dma_rx_fifo_module_fifo_ram_module                                                 ; candy_gw_qsys ;
;                |lpm_ram_dp:lpm_ram_dp_component|                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_dma_rx:dma_rx|candy_gw_qsys_dma_rx_fifo_module:the_candy_gw_qsys_dma_rx_fifo_module|candy_gw_qsys_dma_rx_fifo_module_fifo_ram_module:candy_gw_qsys_dma_rx_fifo_module_fifo_ram|lpm_ram_dp:lpm_ram_dp_component                                                                                                                                                                     ; lpm_ram_dp                                                                                       ; work          ;
;                   |altdpram:sram|                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_dma_rx:dma_rx|candy_gw_qsys_dma_rx_fifo_module:the_candy_gw_qsys_dma_rx_fifo_module|candy_gw_qsys_dma_rx_fifo_module_fifo_ram_module:candy_gw_qsys_dma_rx_fifo_module_fifo_ram|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram                                                                                                                                                       ; altdpram                                                                                         ; work          ;
;                      |altsyncram:ram_block|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_dma_rx:dma_rx|candy_gw_qsys_dma_rx_fifo_module:the_candy_gw_qsys_dma_rx_fifo_module|candy_gw_qsys_dma_rx_fifo_module_fifo_ram_module:candy_gw_qsys_dma_rx_fifo_module_fifo_ram|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|altsyncram:ram_block                                                                                                                                  ; altsyncram                                                                                       ; work          ;
;                         |altsyncram_j0q1:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_dma_rx:dma_rx|candy_gw_qsys_dma_rx_fifo_module:the_candy_gw_qsys_dma_rx_fifo_module|candy_gw_qsys_dma_rx_fifo_module_fifo_ram_module:candy_gw_qsys_dma_rx_fifo_module_fifo_ram|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|altsyncram:ram_block|altsyncram_j0q1:auto_generated                                                                                                   ; altsyncram_j0q1                                                                                  ; work          ;
;          |candy_gw_qsys_dma_rx_mem_read:the_candy_gw_qsys_dma_rx_mem_read|                                                              ; 7 (7)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 2 (2)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_dma_rx:dma_rx|candy_gw_qsys_dma_rx_mem_read:the_candy_gw_qsys_dma_rx_mem_read                                                                                                                                                                                                                                                                                                      ; candy_gw_qsys_dma_rx_mem_read                                                                    ; candy_gw_qsys ;
;          |candy_gw_qsys_dma_rx_mem_write:the_candy_gw_qsys_dma_rx_mem_write|                                                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_dma_rx:dma_rx|candy_gw_qsys_dma_rx_mem_write:the_candy_gw_qsys_dma_rx_mem_write                                                                                                                                                                                                                                                                                                    ; candy_gw_qsys_dma_rx_mem_write                                                                   ; candy_gw_qsys ;
;          |candy_gw_qsys_dma_rx_read_data_mux:the_candy_gw_qsys_dma_rx_read_data_mux|                                                    ; 42 (42)     ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 19 (19)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_dma_rx:dma_rx|candy_gw_qsys_dma_rx_read_data_mux:the_candy_gw_qsys_dma_rx_read_data_mux                                                                                                                                                                                                                                                                                            ; candy_gw_qsys_dma_rx_read_data_mux                                                               ; candy_gw_qsys ;
;       |candy_gw_qsys_dma_tx:dma_tx|                                                                                                     ; 434 (279)   ; 199 (127)                 ; 0 (0)         ; 65536       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 235 (152)    ; 7 (3)             ; 192 (132)        ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_dma_tx:dma_tx                                                                                                                                                                                                                                                                                                                                                                      ; candy_gw_qsys_dma_tx                                                                             ; candy_gw_qsys ;
;          |candy_gw_qsys_dma_tx_fifo_module:the_candy_gw_qsys_dma_tx_fifo_module|                                                        ; 122 (122)   ; 68 (68)                   ; 0 (0)         ; 65536       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 54 (54)      ; 4 (4)             ; 64 (64)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_dma_tx:dma_tx|candy_gw_qsys_dma_tx_fifo_module:the_candy_gw_qsys_dma_tx_fifo_module                                                                                                                                                                                                                                                                                                ; candy_gw_qsys_dma_tx_fifo_module                                                                 ; candy_gw_qsys ;
;             |candy_gw_qsys_dma_tx_fifo_module_fifo_ram_module:candy_gw_qsys_dma_tx_fifo_module_fifo_ram|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_dma_tx:dma_tx|candy_gw_qsys_dma_tx_fifo_module:the_candy_gw_qsys_dma_tx_fifo_module|candy_gw_qsys_dma_tx_fifo_module_fifo_ram_module:candy_gw_qsys_dma_tx_fifo_module_fifo_ram                                                                                                                                                                                                     ; candy_gw_qsys_dma_tx_fifo_module_fifo_ram_module                                                 ; candy_gw_qsys ;
;                |lpm_ram_dp:lpm_ram_dp_component|                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_dma_tx:dma_tx|candy_gw_qsys_dma_tx_fifo_module:the_candy_gw_qsys_dma_tx_fifo_module|candy_gw_qsys_dma_tx_fifo_module_fifo_ram_module:candy_gw_qsys_dma_tx_fifo_module_fifo_ram|lpm_ram_dp:lpm_ram_dp_component                                                                                                                                                                     ; lpm_ram_dp                                                                                       ; work          ;
;                   |altdpram:sram|                                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_dma_tx:dma_tx|candy_gw_qsys_dma_tx_fifo_module:the_candy_gw_qsys_dma_tx_fifo_module|candy_gw_qsys_dma_tx_fifo_module_fifo_ram_module:candy_gw_qsys_dma_tx_fifo_module_fifo_ram|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram                                                                                                                                                       ; altdpram                                                                                         ; work          ;
;                      |altsyncram:ram_block|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_dma_tx:dma_tx|candy_gw_qsys_dma_tx_fifo_module:the_candy_gw_qsys_dma_tx_fifo_module|candy_gw_qsys_dma_tx_fifo_module_fifo_ram_module:candy_gw_qsys_dma_tx_fifo_module_fifo_ram|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|altsyncram:ram_block                                                                                                                                  ; altsyncram                                                                                       ; work          ;
;                         |altsyncram_j0q1:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 8    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_dma_tx:dma_tx|candy_gw_qsys_dma_tx_fifo_module:the_candy_gw_qsys_dma_tx_fifo_module|candy_gw_qsys_dma_tx_fifo_module_fifo_ram_module:candy_gw_qsys_dma_tx_fifo_module_fifo_ram|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|altsyncram:ram_block|altsyncram_j0q1:auto_generated                                                                                                   ; altsyncram_j0q1                                                                                  ; work          ;
;          |candy_gw_qsys_dma_tx_mem_read:the_candy_gw_qsys_dma_tx_mem_read|                                                              ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_dma_tx:dma_tx|candy_gw_qsys_dma_tx_mem_read:the_candy_gw_qsys_dma_tx_mem_read                                                                                                                                                                                                                                                                                                      ; candy_gw_qsys_dma_tx_mem_read                                                                    ; candy_gw_qsys ;
;          |candy_gw_qsys_dma_tx_mem_write:the_candy_gw_qsys_dma_tx_mem_write|                                                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_dma_tx:dma_tx|candy_gw_qsys_dma_tx_mem_write:the_candy_gw_qsys_dma_tx_mem_write                                                                                                                                                                                                                                                                                                    ; candy_gw_qsys_dma_tx_mem_write                                                                   ; candy_gw_qsys ;
;          |candy_gw_qsys_dma_tx_read_data_mux:the_candy_gw_qsys_dma_tx_read_data_mux|                                                    ; 44 (44)     ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (26)      ; 0 (0)             ; 18 (18)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_dma_tx:dma_tx|candy_gw_qsys_dma_tx_read_data_mux:the_candy_gw_qsys_dma_tx_read_data_mux                                                                                                                                                                                                                                                                                            ; candy_gw_qsys_dma_tx_read_data_mux                                                               ; candy_gw_qsys ;
;       |candy_gw_qsys_fifo_rx:fifo_rx|                                                                                                   ; 156 (0)     ; 85 (0)                    ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (0)       ; 1 (0)             ; 86 (0)           ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_fifo_rx:fifo_rx                                                                                                                                                                                                                                                                                                                                                                    ; candy_gw_qsys_fifo_rx                                                                            ; candy_gw_qsys ;
;          |candy_gw_qsys_fifo_rx_scfifo_with_controls:the_scfifo_with_controls|                                                          ; 156 (113)   ; 85 (53)                   ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (59)      ; 1 (1)             ; 86 (53)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_fifo_rx:fifo_rx|candy_gw_qsys_fifo_rx_scfifo_with_controls:the_scfifo_with_controls                                                                                                                                                                                                                                                                                                ; candy_gw_qsys_fifo_rx_scfifo_with_controls                                                       ; candy_gw_qsys ;
;             |candy_gw_qsys_fifo_rx_single_clock_fifo:the_scfifo|                                                                        ; 43 (0)      ; 32 (0)                    ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 33 (0)           ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_fifo_rx:fifo_rx|candy_gw_qsys_fifo_rx_scfifo_with_controls:the_scfifo_with_controls|candy_gw_qsys_fifo_rx_single_clock_fifo:the_scfifo                                                                                                                                                                                                                                             ; candy_gw_qsys_fifo_rx_single_clock_fifo                                                          ; candy_gw_qsys ;
;                |scfifo:single_clock_fifo|                                                                                               ; 43 (0)      ; 32 (0)                    ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 33 (0)           ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_fifo_rx:fifo_rx|candy_gw_qsys_fifo_rx_scfifo_with_controls:the_scfifo_with_controls|candy_gw_qsys_fifo_rx_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo                                                                                                                                                                                                                    ; scfifo                                                                                           ; work          ;
;                   |scfifo_rs21:auto_generated|                                                                                          ; 43 (0)      ; 32 (0)                    ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 33 (0)           ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_fifo_rx:fifo_rx|candy_gw_qsys_fifo_rx_scfifo_with_controls:the_scfifo_with_controls|candy_gw_qsys_fifo_rx_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_rs21:auto_generated                                                                                                                                                                                         ; scfifo_rs21                                                                                      ; work          ;
;                      |a_dpfifo_2331:dpfifo|                                                                                             ; 43 (1)      ; 32 (0)                    ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (1)       ; 0 (0)             ; 33 (0)           ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_fifo_rx:fifo_rx|candy_gw_qsys_fifo_rx_scfifo_with_controls:the_scfifo_with_controls|candy_gw_qsys_fifo_rx_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_rs21:auto_generated|a_dpfifo_2331:dpfifo                                                                                                                                                                    ; a_dpfifo_2331                                                                                    ; work          ;
;                         |a_fefifo_jaf:fifo_state|                                                                                       ; 22 (12)     ; 12 (2)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 13 (3)           ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_fifo_rx:fifo_rx|candy_gw_qsys_fifo_rx_scfifo_with_controls:the_scfifo_with_controls|candy_gw_qsys_fifo_rx_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_rs21:auto_generated|a_dpfifo_2331:dpfifo|a_fefifo_jaf:fifo_state                                                                                                                                            ; a_fefifo_jaf                                                                                     ; work          ;
;                            |cntr_e47:count_usedw|                                                                                       ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_fifo_rx:fifo_rx|candy_gw_qsys_fifo_rx_scfifo_with_controls:the_scfifo_with_controls|candy_gw_qsys_fifo_rx_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_rs21:auto_generated|a_dpfifo_2331:dpfifo|a_fefifo_jaf:fifo_state|cntr_e47:count_usedw                                                                                                                       ; cntr_e47                                                                                         ; work          ;
;                         |altsyncram_i7m1:FIFOram|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_fifo_rx:fifo_rx|candy_gw_qsys_fifo_rx_scfifo_with_controls:the_scfifo_with_controls|candy_gw_qsys_fifo_rx_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_rs21:auto_generated|a_dpfifo_2331:dpfifo|altsyncram_i7m1:FIFOram                                                                                                                                            ; altsyncram_i7m1                                                                                  ; work          ;
;                         |cntr_24b:rd_ptr_count|                                                                                         ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_fifo_rx:fifo_rx|candy_gw_qsys_fifo_rx_scfifo_with_controls:the_scfifo_with_controls|candy_gw_qsys_fifo_rx_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_rs21:auto_generated|a_dpfifo_2331:dpfifo|cntr_24b:rd_ptr_count                                                                                                                                              ; cntr_24b                                                                                         ; work          ;
;                         |cntr_24b:wr_ptr|                                                                                               ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_fifo_rx:fifo_rx|candy_gw_qsys_fifo_rx_scfifo_with_controls:the_scfifo_with_controls|candy_gw_qsys_fifo_rx_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_rs21:auto_generated|a_dpfifo_2331:dpfifo|cntr_24b:wr_ptr                                                                                                                                                    ; cntr_24b                                                                                         ; work          ;
;       |candy_gw_qsys_fifo_tx:fifo_tx|                                                                                                   ; 43 (0)      ; 32 (0)                    ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 32 (0)           ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_fifo_tx:fifo_tx                                                                                                                                                                                                                                                                                                                                                                    ; candy_gw_qsys_fifo_tx                                                                            ; candy_gw_qsys ;
;          |candy_gw_qsys_fifo_tx_scfifo_with_controls:the_scfifo_with_controls|                                                          ; 43 (0)      ; 32 (0)                    ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 32 (0)           ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_fifo_tx:fifo_tx|candy_gw_qsys_fifo_tx_scfifo_with_controls:the_scfifo_with_controls                                                                                                                                                                                                                                                                                                ; candy_gw_qsys_fifo_tx_scfifo_with_controls                                                       ; candy_gw_qsys ;
;             |candy_gw_qsys_fifo_tx_single_clock_fifo:the_scfifo|                                                                        ; 43 (0)      ; 32 (0)                    ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 32 (0)           ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_fifo_tx:fifo_tx|candy_gw_qsys_fifo_tx_scfifo_with_controls:the_scfifo_with_controls|candy_gw_qsys_fifo_tx_single_clock_fifo:the_scfifo                                                                                                                                                                                                                                             ; candy_gw_qsys_fifo_tx_single_clock_fifo                                                          ; candy_gw_qsys ;
;                |scfifo:single_clock_fifo|                                                                                               ; 43 (0)      ; 32 (0)                    ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 32 (0)           ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_fifo_tx:fifo_tx|candy_gw_qsys_fifo_tx_scfifo_with_controls:the_scfifo_with_controls|candy_gw_qsys_fifo_tx_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo                                                                                                                                                                                                                    ; scfifo                                                                                           ; work          ;
;                   |scfifo_ja21:auto_generated|                                                                                          ; 43 (0)      ; 32 (0)                    ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 32 (0)           ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_fifo_tx:fifo_tx|candy_gw_qsys_fifo_tx_scfifo_with_controls:the_scfifo_with_controls|candy_gw_qsys_fifo_tx_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_ja21:auto_generated                                                                                                                                                                                         ; scfifo_ja21                                                                                      ; work          ;
;                      |a_dpfifo_qg21:dpfifo|                                                                                             ; 43 (1)      ; 32 (0)                    ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (1)       ; 0 (0)             ; 32 (0)           ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_fifo_tx:fifo_tx|candy_gw_qsys_fifo_tx_scfifo_with_controls:the_scfifo_with_controls|candy_gw_qsys_fifo_tx_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_ja21:auto_generated|a_dpfifo_qg21:dpfifo                                                                                                                                                                    ; a_dpfifo_qg21                                                                                    ; work          ;
;                         |a_fefifo_kae:fifo_state|                                                                                       ; 22 (12)     ; 12 (2)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 12 (2)           ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_fifo_tx:fifo_tx|candy_gw_qsys_fifo_tx_scfifo_with_controls:the_scfifo_with_controls|candy_gw_qsys_fifo_tx_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_ja21:auto_generated|a_dpfifo_qg21:dpfifo|a_fefifo_kae:fifo_state                                                                                                                                            ; a_fefifo_kae                                                                                     ; work          ;
;                            |cntr_e47:count_usedw|                                                                                       ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_fifo_tx:fifo_tx|candy_gw_qsys_fifo_tx_scfifo_with_controls:the_scfifo_with_controls|candy_gw_qsys_fifo_tx_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_ja21:auto_generated|a_dpfifo_qg21:dpfifo|a_fefifo_kae:fifo_state|cntr_e47:count_usedw                                                                                                                       ; cntr_e47                                                                                         ; work          ;
;                         |altsyncram_i7m1:FIFOram|                                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_fifo_tx:fifo_tx|candy_gw_qsys_fifo_tx_scfifo_with_controls:the_scfifo_with_controls|candy_gw_qsys_fifo_tx_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_ja21:auto_generated|a_dpfifo_qg21:dpfifo|altsyncram_i7m1:FIFOram                                                                                                                                            ; altsyncram_i7m1                                                                                  ; work          ;
;                         |cntr_24b:rd_ptr_count|                                                                                         ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_fifo_tx:fifo_tx|candy_gw_qsys_fifo_tx_scfifo_with_controls:the_scfifo_with_controls|candy_gw_qsys_fifo_tx_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_ja21:auto_generated|a_dpfifo_qg21:dpfifo|cntr_24b:rd_ptr_count                                                                                                                                              ; cntr_24b                                                                                         ; work          ;
;                         |cntr_24b:wr_ptr|                                                                                               ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_fifo_tx:fifo_tx|candy_gw_qsys_fifo_tx_scfifo_with_controls:the_scfifo_with_controls|candy_gw_qsys_fifo_tx_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_ja21:auto_generated|a_dpfifo_qg21:dpfifo|cntr_24b:wr_ptr                                                                                                                                                    ; cntr_24b                                                                                         ; work          ;
;       |candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|                             ; 1525 (0)    ; 1033 (0)                  ; 0 (0)         ; 64          ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 491 (0)      ; 195 (0)           ; 839 (0)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0                                                                                                                                                                                                                                                                                              ; candy_gw_qsys_intel_generic_serial_flash_interface_top_0                                         ; candy_gw_qsys ;
;          |altera_reset_controller:rst_controller|                                                                                       ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                       ; altera_reset_controller                                                                          ; candy_gw_qsys ;
;             |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                            ; altera_reset_synchronizer                                                                        ; candy_gw_qsys ;
;          |candy_gw_qsys_intel_generic_serial_flash_interface_top_0_merlin_demultiplexer_0:merlin_demultiplexer_0|                       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_merlin_demultiplexer_0:merlin_demultiplexer_0                                                                                                                                                                                       ; candy_gw_qsys_intel_generic_serial_flash_interface_top_0_merlin_demultiplexer_0                  ; candy_gw_qsys ;
;          |candy_gw_qsys_intel_generic_serial_flash_interface_top_0_multiplexer:multiplexer|                                             ; 124 (124)   ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (53)      ; 0 (0)             ; 71 (70)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_multiplexer:multiplexer                                                                                                                                                                                                             ; candy_gw_qsys_intel_generic_serial_flash_interface_top_0_multiplexer                             ; candy_gw_qsys ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_multiplexer:multiplexer|altera_merlin_arbitrator:arb                                                                                                                                                                                ; altera_merlin_arbitrator                                                                         ; candy_gw_qsys ;
;          |candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|                                         ; 416 (142)   ; 278 (80)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 133 (61)     ; 61 (15)           ; 222 (66)         ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst                                                                                                                                                                                                         ; candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst                           ; candy_gw_qsys ;
;             |adapter_8_1:adapter_8_1_inst|                                                                                              ; 28 (28)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 9 (9)             ; 15 (15)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|adapter_8_1:adapter_8_1_inst                                                                                                                                                                            ; adapter_8_1                                                                                      ; candy_gw_qsys ;
;             |adapter_8_2:adapter_8_2_inst|                                                                                              ; 27 (27)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 5 (5)             ; 19 (19)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|adapter_8_2:adapter_8_2_inst                                                                                                                                                                            ; adapter_8_2                                                                                      ; candy_gw_qsys ;
;             |adapter_8_4:adapter_8_4_inst|                                                                                              ; 27 (27)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 14 (14)           ; 11 (11)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|adapter_8_4:adapter_8_4_inst                                                                                                                                                                            ; adapter_8_4                                                                                      ; candy_gw_qsys ;
;             |clk_div:clk_div_new_inst_2|                                                                                                ; 23 (23)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 1 (1)             ; 13 (13)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|clk_div:clk_div_new_inst_2                                                                                                                                                                              ; clk_div                                                                                          ; candy_gw_qsys ;
;             |demultiplexer_12_channels:demultiplexer_inst|                                                                              ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 3 (3)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|demultiplexer_12_channels:demultiplexer_inst                                                                                                                                                            ; demultiplexer_12_channels                                                                        ; candy_gw_qsys ;
;             |inf_sc_fifo_ser_data:inf_sc_fifo_ser_data_inst|                                                                            ; 123 (0)     ; 111 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 17 (0)            ; 94 (0)           ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|inf_sc_fifo_ser_data:inf_sc_fifo_ser_data_inst                                                                                                                                                          ; inf_sc_fifo_ser_data                                                                             ; candy_gw_qsys ;
;                |altera_avalon_sc_fifo:inf_sc_fifo_ser_data|                                                                             ; 123 (123)   ; 111 (111)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 17 (17)           ; 94 (94)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|inf_sc_fifo_ser_data:inf_sc_fifo_ser_data_inst|altera_avalon_sc_fifo:inf_sc_fifo_ser_data                                                                                                               ; altera_avalon_sc_fifo                                                                            ; candy_gw_qsys ;
;             |intel_generic_serial_flash_interface_gpio:dedicated_interface|                                                             ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|intel_generic_serial_flash_interface_gpio:dedicated_interface                                                                                                                                           ; intel_generic_serial_flash_interface_gpio                                                        ; candy_gw_qsys ;
;             |qspi_inf_mux:qspi_inf_mux_inst|                                                                                            ; 43 (0)      ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 15 (0)           ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|qspi_inf_mux:qspi_inf_mux_inst                                                                                                                                                                          ; qspi_inf_mux                                                                                     ; candy_gw_qsys ;
;                |candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst_qspi_inf_mux_qspi_inf_mux:qspi_inf_mux|          ; 43 (24)     ; 6 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (13)      ; 0 (0)             ; 15 (11)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|qspi_inf_mux:qspi_inf_mux_inst|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst_qspi_inf_mux_qspi_inf_mux:qspi_inf_mux                                                            ; candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst_qspi_inf_mux_qspi_inf_mux ; candy_gw_qsys ;
;                   |altera_merlin_arbitrator:arb|                                                                                        ; 19 (12)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (8)       ; 0 (0)             ; 4 (4)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|qspi_inf_mux:qspi_inf_mux_inst|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst_qspi_inf_mux_qspi_inf_mux:qspi_inf_mux|altera_merlin_arbitrator:arb                               ; altera_merlin_arbitrator                                                                         ; candy_gw_qsys ;
;                      |altera_merlin_arb_adder:adder|                                                                                    ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|qspi_inf_mux:qspi_inf_mux_inst|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst_qspi_inf_mux_qspi_inf_mux:qspi_inf_mux|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder ; altera_merlin_arb_adder                                                                          ; candy_gw_qsys ;
;          |candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|                                       ; 220 (190)   ; 128 (112)                 ; 0 (0)         ; 64          ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (67)      ; 5 (5)             ; 134 (118)        ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller                                                                                                                                                                                                       ; candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller                          ; candy_gw_qsys ;
;             |avst_fifo:avst_fifo_inst|                                                                                                  ; 30 (0)      ; 16 (0)                    ; 0 (0)         ; 64          ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 16 (0)           ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|avst_fifo:avst_fifo_inst                                                                                                                                                                              ; avst_fifo                                                                                        ; candy_gw_qsys ;
;                |altera_avalon_sc_fifo:avst_fifo|                                                                                        ; 30 (30)     ; 16 (16)                   ; 0 (0)         ; 64          ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 16 (16)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo                                                                                                                                              ; altera_avalon_sc_fifo                                                                            ; candy_gw_qsys ;
;                   |altsyncram:mem_rtl_0|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0                                                                                                                         ; altsyncram                                                                                       ; work          ;
;                      |altsyncram_84g1:auto_generated|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 64          ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_84g1:auto_generated                                                                                          ; altsyncram_84g1                                                                                  ; work          ;
;          |intel_generic_serial_flash_interface_cmd:serial_flash_inf_cmd_gen_inst|                                                       ; 372 (240)   ; 220 (103)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 123 (108)    ; 33 (1)            ; 216 (166)        ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|intel_generic_serial_flash_interface_cmd:serial_flash_inf_cmd_gen_inst                                                                                                                                                                                                                       ; intel_generic_serial_flash_interface_cmd                                                         ; candy_gw_qsys ;
;             |data_adapter_32_8:data_adapter_32_8_inst|                                                                                  ; 53 (53)     ; 44 (44)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 44 (44)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|intel_generic_serial_flash_interface_cmd:serial_flash_inf_cmd_gen_inst|data_adapter_32_8:data_adapter_32_8_inst                                                                                                                                                                              ; data_adapter_32_8                                                                                ; candy_gw_qsys ;
;             |data_adapter_8_32:data_adapter_8_32_inst|                                                                                  ; 79 (79)     ; 73 (73)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 32 (32)           ; 41 (41)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|intel_generic_serial_flash_interface_cmd:serial_flash_inf_cmd_gen_inst|data_adapter_8_32:data_adapter_8_32_inst                                                                                                                                                                              ; data_adapter_8_32                                                                                ; candy_gw_qsys ;
;          |intel_generic_serial_flash_interface_csr:csr_controller|                                                                      ; 501 (501)   ; 401 (401)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 99 (99)      ; 94 (94)           ; 308 (308)        ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|intel_generic_serial_flash_interface_csr:csr_controller                                                                                                                                                                                                                                      ; intel_generic_serial_flash_interface_csr                                                         ; candy_gw_qsys ;
;       |candy_gw_qsys_jtaguart_0:jtaguart_0|                                                                                             ; 165 (42)    ; 105 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (17)      ; 22 (3)            ; 95 (22)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0                                                                                                                                                                                                                                                                                                                                                              ; candy_gw_qsys_jtaguart_0                                                                         ; candy_gw_qsys ;
;          |alt_jtag_atlantic:candy_gw_qsys_jtaguart_0_alt_jtag_atlantic|                                                                 ; 72 (72)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 19 (19)           ; 33 (33)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|alt_jtag_atlantic:candy_gw_qsys_jtaguart_0_alt_jtag_atlantic                                                                                                                                                                                                                                                                                                 ; alt_jtag_atlantic                                                                                ; work          ;
;          |candy_gw_qsys_jtaguart_0_scfifo_r:the_candy_gw_qsys_jtaguart_0_scfifo_r|                                                      ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|candy_gw_qsys_jtaguart_0_scfifo_r:the_candy_gw_qsys_jtaguart_0_scfifo_r                                                                                                                                                                                                                                                                                      ; candy_gw_qsys_jtaguart_0_scfifo_r                                                                ; candy_gw_qsys ;
;             |scfifo:rfifo|                                                                                                              ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|candy_gw_qsys_jtaguart_0_scfifo_r:the_candy_gw_qsys_jtaguart_0_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                                         ; scfifo                                                                                           ; work          ;
;                |scfifo_9621:auto_generated|                                                                                             ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|candy_gw_qsys_jtaguart_0_scfifo_r:the_candy_gw_qsys_jtaguart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated                                                                                                                                                                                                                                              ; scfifo_9621                                                                                      ; work          ;
;                   |a_dpfifo_bb01:dpfifo|                                                                                                ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|candy_gw_qsys_jtaguart_0_scfifo_r:the_candy_gw_qsys_jtaguart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo                                                                                                                                                                                                                         ; a_dpfifo_bb01                                                                                    ; work          ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|candy_gw_qsys_jtaguart_0_scfifo_r:the_candy_gw_qsys_jtaguart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                 ; a_fefifo_7cf                                                                                     ; work          ;
;                         |cntr_337:count_usedw|                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|candy_gw_qsys_jtaguart_0_scfifo_r:the_candy_gw_qsys_jtaguart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state|cntr_337:count_usedw                                                                                                                                                                            ; cntr_337                                                                                         ; work          ;
;                      |altsyncram_dtn1:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|candy_gw_qsys_jtaguart_0_scfifo_r:the_candy_gw_qsys_jtaguart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram                                                                                                                                                                                                 ; altsyncram_dtn1                                                                                  ; work          ;
;                      |cntr_n2b:rd_ptr_count|                                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|candy_gw_qsys_jtaguart_0_scfifo_r:the_candy_gw_qsys_jtaguart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count                                                                                                                                                                                                   ; cntr_n2b                                                                                         ; work          ;
;                      |cntr_n2b:wr_ptr|                                                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|candy_gw_qsys_jtaguart_0_scfifo_r:the_candy_gw_qsys_jtaguart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr                                                                                                                                                                                                         ; cntr_n2b                                                                                         ; work          ;
;          |candy_gw_qsys_jtaguart_0_scfifo_w:the_candy_gw_qsys_jtaguart_0_scfifo_w|                                                      ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|candy_gw_qsys_jtaguart_0_scfifo_w:the_candy_gw_qsys_jtaguart_0_scfifo_w                                                                                                                                                                                                                                                                                      ; candy_gw_qsys_jtaguart_0_scfifo_w                                                                ; candy_gw_qsys ;
;             |scfifo:wfifo|                                                                                                              ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|candy_gw_qsys_jtaguart_0_scfifo_w:the_candy_gw_qsys_jtaguart_0_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                                         ; scfifo                                                                                           ; work          ;
;                |scfifo_9621:auto_generated|                                                                                             ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|candy_gw_qsys_jtaguart_0_scfifo_w:the_candy_gw_qsys_jtaguart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated                                                                                                                                                                                                                                              ; scfifo_9621                                                                                      ; work          ;
;                   |a_dpfifo_bb01:dpfifo|                                                                                                ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|candy_gw_qsys_jtaguart_0_scfifo_w:the_candy_gw_qsys_jtaguart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo                                                                                                                                                                                                                         ; a_dpfifo_bb01                                                                                    ; work          ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|candy_gw_qsys_jtaguart_0_scfifo_w:the_candy_gw_qsys_jtaguart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                 ; a_fefifo_7cf                                                                                     ; work          ;
;                         |cntr_337:count_usedw|                                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|candy_gw_qsys_jtaguart_0_scfifo_w:the_candy_gw_qsys_jtaguart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state|cntr_337:count_usedw                                                                                                                                                                            ; cntr_337                                                                                         ; work          ;
;                      |altsyncram_dtn1:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|candy_gw_qsys_jtaguart_0_scfifo_w:the_candy_gw_qsys_jtaguart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram                                                                                                                                                                                                 ; altsyncram_dtn1                                                                                  ; work          ;
;                      |cntr_n2b:rd_ptr_count|                                                                                            ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|candy_gw_qsys_jtaguart_0_scfifo_w:the_candy_gw_qsys_jtaguart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:rd_ptr_count                                                                                                                                                                                                   ; cntr_n2b                                                                                         ; work          ;
;                      |cntr_n2b:wr_ptr|                                                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|candy_gw_qsys_jtaguart_0_scfifo_w:the_candy_gw_qsys_jtaguart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr                                                                                                                                                                                                         ; cntr_n2b                                                                                         ; work          ;
;       |candy_gw_qsys_mm_interconnect_0:mm_interconnect_0|                                                                               ; 96 (0)      ; 88 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 74 (0)            ; 14 (0)           ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                ; candy_gw_qsys_mm_interconnect_0                                                                  ; candy_gw_qsys ;
;          |altera_avalon_sc_fifo:fifo_rx_in_agent_rsp_fifo|                                                                              ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:fifo_rx_in_agent_rsp_fifo                                                                                                                                                                                                                                                                                                ; altera_avalon_sc_fifo                                                                            ; candy_gw_qsys ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_001|                                                                         ; 6 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (0)             ; 2 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001                                                                                                                                                                                                                                                                                           ; altera_avalon_st_handshake_clock_crosser                                                         ; candy_gw_qsys ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 6 (2)       ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (1)             ; 2 (1)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                  ; altera_avalon_st_clock_crosser                                                                   ; candy_gw_qsys ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                                                    ; candy_gw_qsys ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                                                    ; candy_gw_qsys ;
;          |altera_avalon_st_handshake_clock_crosser:crosser|                                                                             ; 82 (0)      ; 76 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 70 (0)            ; 6 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser                                                                                                                                                                                                                                                                                               ; altera_avalon_st_handshake_clock_crosser                                                         ; candy_gw_qsys ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 82 (78)     ; 76 (72)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 70 (67)           ; 6 (5)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                      ; altera_avalon_st_clock_crosser                                                                   ; candy_gw_qsys ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                 ; altera_std_synchronizer_nocut                                                                    ; candy_gw_qsys ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                 ; altera_std_synchronizer_nocut                                                                    ; candy_gw_qsys ;
;          |altera_merlin_slave_agent:fifo_rx_in_agent|                                                                                   ; 2 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:fifo_rx_in_agent                                                                                                                                                                                                                                                                                                     ; altera_merlin_slave_agent                                                                        ; candy_gw_qsys ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:fifo_rx_in_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                       ; altera_merlin_burst_uncompressor                                                                 ; candy_gw_qsys ;
;          |altera_merlin_slave_translator:fifo_rx_in_translator|                                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:fifo_rx_in_translator                                                                                                                                                                                                                                                                                           ; altera_merlin_slave_translator                                                                   ; candy_gw_qsys ;
;       |candy_gw_qsys_mm_interconnect_1:mm_interconnect_1|                                                                               ; 152 (0)     ; 148 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 72 (0)            ; 76 (0)           ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_1:mm_interconnect_1                                                                                                                                                                                                                                                                                                                                                ; candy_gw_qsys_mm_interconnect_1                                                                  ; candy_gw_qsys ;
;          |altera_avalon_sc_fifo:fifo_tx_out_agent_rdata_fifo|                                                                           ; 99 (99)     ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 32 (32)           ; 67 (67)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:fifo_tx_out_agent_rdata_fifo                                                                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                                                                            ; candy_gw_qsys ;
;          |altera_avalon_sc_fifo:fifo_tx_out_agent_rsp_fifo|                                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:fifo_tx_out_agent_rsp_fifo                                                                                                                                                                                                                                                                                               ; altera_avalon_sc_fifo                                                                            ; candy_gw_qsys ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_001|                                                                         ; 72 (0)      ; 70 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 35 (0)            ; 36 (0)           ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001                                                                                                                                                                                                                                                                                           ; altera_avalon_st_handshake_clock_crosser                                                         ; candy_gw_qsys ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 72 (68)     ; 70 (66)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 35 (32)           ; 36 (35)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                  ; altera_avalon_st_clock_crosser                                                                   ; candy_gw_qsys ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                                                    ; candy_gw_qsys ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                                                    ; candy_gw_qsys ;
;          |altera_avalon_st_handshake_clock_crosser:crosser|                                                                             ; 10 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 5 (0)             ; 3 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser                                                                                                                                                                                                                                                                                               ; altera_avalon_st_handshake_clock_crosser                                                         ; candy_gw_qsys ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 10 (6)      ; 8 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 5 (2)             ; 3 (2)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                      ; altera_avalon_st_clock_crosser                                                                   ; candy_gw_qsys ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                 ; altera_std_synchronizer_nocut                                                                    ; candy_gw_qsys ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                 ; altera_std_synchronizer_nocut                                                                    ; candy_gw_qsys ;
;          |altera_merlin_master_translator:avalon_i2s_0_av_mm2_translator|                                                               ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:avalon_i2s_0_av_mm2_translator                                                                                                                                                                                                                                                                                 ; altera_merlin_master_translator                                                                  ; candy_gw_qsys ;
;          |altera_merlin_slave_agent:fifo_tx_out_agent|                                                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:fifo_tx_out_agent                                                                                                                                                                                                                                                                                                    ; altera_merlin_slave_agent                                                                        ; candy_gw_qsys ;
;          |altera_merlin_slave_translator:fifo_tx_out_translator|                                                                        ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_translator:fifo_tx_out_translator                                                                                                                                                                                                                                                                                          ; altera_merlin_slave_translator                                                                   ; candy_gw_qsys ;
;       |candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|                                                                               ; 2016 (0)    ; 998 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 757 (0)      ; 248 (0)           ; 1011 (0)         ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2                                                                                                                                                                                                                                                                                                                                                ; candy_gw_qsys_mm_interconnect_2                                                                  ; candy_gw_qsys ;
;          |altera_avalon_sc_fifo:altpll_0_pll_slave_agent_rdata_fifo|                                                                    ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 7 (7)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:altpll_0_pll_slave_agent_rdata_fifo                                                                                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                                                                            ; candy_gw_qsys ;
;          |altera_avalon_sc_fifo:altpll_0_pll_slave_agent_rsp_fifo|                                                                      ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:altpll_0_pll_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                        ; altera_avalon_sc_fifo                                                                            ; candy_gw_qsys ;
;          |altera_avalon_sc_fifo:avalon_i2s_0_s1_agent_rdata_fifo|                                                                       ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:avalon_i2s_0_s1_agent_rdata_fifo                                                                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                                                                            ; candy_gw_qsys ;
;          |altera_avalon_sc_fifo:avalon_i2s_0_s1_agent_rsp_fifo|                                                                         ; 11 (11)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 1 (1)             ; 7 (7)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:avalon_i2s_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                           ; altera_avalon_sc_fifo                                                                            ; candy_gw_qsys ;
;          |altera_avalon_sc_fifo:avalon_pwm_0_s1_agent_rsp_fifo|                                                                         ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:avalon_pwm_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                           ; altera_avalon_sc_fifo                                                                            ; candy_gw_qsys ;
;          |altera_avalon_sc_fifo:avalon_wb_s1_agent_rsp_fifo|                                                                            ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:avalon_wb_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                              ; altera_avalon_sc_fifo                                                                            ; candy_gw_qsys ;
;          |altera_avalon_sc_fifo:dma_rx_control_port_slave_agent_rsp_fifo|                                                               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:dma_rx_control_port_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                 ; altera_avalon_sc_fifo                                                                            ; candy_gw_qsys ;
;          |altera_avalon_sc_fifo:dma_tx_control_port_slave_agent_rsp_fifo|                                                               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:dma_tx_control_port_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                 ; altera_avalon_sc_fifo                                                                            ; candy_gw_qsys ;
;          |altera_avalon_sc_fifo:fifo_rx_in_csr_agent_rsp_fifo|                                                                          ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:fifo_rx_in_csr_agent_rsp_fifo                                                                                                                                                                                                                                                                                            ; altera_avalon_sc_fifo                                                                            ; candy_gw_qsys ;
;          |altera_avalon_sc_fifo:intel_generic_serial_flash_interface_top_0_avl_csr_agent_rsp_fifo|                                      ; 14 (14)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 10 (10)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:intel_generic_serial_flash_interface_top_0_avl_csr_agent_rsp_fifo                                                                                                                                                                                                                                                        ; altera_avalon_sc_fifo                                                                            ; candy_gw_qsys ;
;          |altera_avalon_sc_fifo:intel_generic_serial_flash_interface_top_0_avl_mem_agent_rsp_fifo|                                      ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:intel_generic_serial_flash_interface_top_0_avl_mem_agent_rsp_fifo                                                                                                                                                                                                                                                        ; altera_avalon_sc_fifo                                                                            ; candy_gw_qsys ;
;          |altera_avalon_sc_fifo:jtaguart_0_avalon_jtag_slave_agent_rsp_fifo|                                                            ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:jtaguart_0_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                              ; altera_avalon_sc_fifo                                                                            ; candy_gw_qsys ;
;          |altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|                                                             ; 188 (188)   ; 170 (170)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 67 (67)           ; 104 (104)        ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo                                                                                                                                                                                                                                                                               ; altera_avalon_sc_fifo                                                                            ; candy_gw_qsys ;
;          |altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|                                                               ; 91 (91)     ; 80 (80)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 9 (9)             ; 71 (71)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                 ; altera_avalon_sc_fifo                                                                            ; candy_gw_qsys ;
;          |altera_avalon_sc_fifo:nios2_0_debug_mem_slave_agent_rsp_fifo|                                                                 ; 13 (13)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 9 (9)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:nios2_0_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                                                                            ; candy_gw_qsys ;
;          |altera_avalon_sc_fifo:onchip_flash_0_csr_agent_rsp_fifo|                                                                      ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:onchip_flash_0_csr_agent_rsp_fifo                                                                                                                                                                                                                                                                                        ; altera_avalon_sc_fifo                                                                            ; candy_gw_qsys ;
;          |altera_avalon_sc_fifo:onchip_flash_0_data_agent_rsp_fifo|                                                                     ; 12 (12)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 7 (7)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:onchip_flash_0_data_agent_rsp_fifo                                                                                                                                                                                                                                                                                       ; altera_avalon_sc_fifo                                                                            ; candy_gw_qsys ;
;          |altera_avalon_sc_fifo:pio_1_s1_agent_rsp_fifo|                                                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:pio_1_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                                                                            ; candy_gw_qsys ;
;          |altera_avalon_sc_fifo:pio_3_s1_agent_rsp_fifo|                                                                                ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:pio_3_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                                                                            ; candy_gw_qsys ;
;          |altera_avalon_sc_fifo:pio_4_s1_agent_rsp_fifo|                                                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:pio_4_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                                                                            ; candy_gw_qsys ;
;          |altera_avalon_sc_fifo:pio_5_s1_agent_rsp_fifo|                                                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:pio_5_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                                                                            ; candy_gw_qsys ;
;          |altera_avalon_sc_fifo:pio_6_s1_agent_rsp_fifo|                                                                                ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:pio_6_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                                                                            ; candy_gw_qsys ;
;          |altera_avalon_sc_fifo:sys_clk_timer_s1_agent_rsp_fifo|                                                                        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:sys_clk_timer_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                          ; altera_avalon_sc_fifo                                                                            ; candy_gw_qsys ;
;          |altera_avalon_sc_fifo:sysid_control_slave_agent_rsp_fifo|                                                                     ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:sysid_control_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                       ; altera_avalon_sc_fifo                                                                            ; candy_gw_qsys ;
;          |altera_avalon_sc_fifo:timer_0_s1_agent_rsp_fifo|                                                                              ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:timer_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                ; altera_avalon_sc_fifo                                                                            ; candy_gw_qsys ;
;          |altera_avalon_sc_fifo:uart_0_s1_agent_rsp_fifo|                                                                               ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:uart_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                 ; altera_avalon_sc_fifo                                                                            ; candy_gw_qsys ;
;          |altera_avalon_sc_fifo:vic_0_csr_access_agent_rsp_fifo|                                                                        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:vic_0_csr_access_agent_rsp_fifo                                                                                                                                                                                                                                                                                          ; altera_avalon_sc_fifo                                                                            ; candy_gw_qsys ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_001|                                                                         ; 85 (0)      ; 82 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 75 (0)            ; 7 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_001                                                                                                                                                                                                                                                                                           ; altera_avalon_st_handshake_clock_crosser                                                         ; candy_gw_qsys ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 85 (81)     ; 82 (78)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 75 (73)           ; 7 (5)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                  ; altera_avalon_st_clock_crosser                                                                   ; candy_gw_qsys ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                                                    ; candy_gw_qsys ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                                                    ; candy_gw_qsys ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_002|                                                                         ; 15 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 6 (0)             ; 6 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_002                                                                                                                                                                                                                                                                                           ; altera_avalon_st_handshake_clock_crosser                                                         ; candy_gw_qsys ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 15 (11)     ; 12 (8)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 6 (3)             ; 6 (5)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                  ; altera_avalon_st_clock_crosser                                                                   ; candy_gw_qsys ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                                                    ; candy_gw_qsys ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                                                    ; candy_gw_qsys ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_003|                                                                         ; 53 (0)      ; 52 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 22 (0)            ; 30 (0)           ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_003                                                                                                                                                                                                                                                                                           ; altera_avalon_st_handshake_clock_crosser                                                         ; candy_gw_qsys ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 53 (50)     ; 52 (48)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 22 (22)           ; 30 (28)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                  ; altera_avalon_st_clock_crosser                                                                   ; candy_gw_qsys ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                                                    ; candy_gw_qsys ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                             ; altera_std_synchronizer_nocut                                                                    ; candy_gw_qsys ;
;          |altera_avalon_st_handshake_clock_crosser:crosser|                                                                             ; 24 (0)      ; 22 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 15 (0)            ; 7 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser                                                                                                                                                                                                                                                                                               ; altera_avalon_st_handshake_clock_crosser                                                         ; candy_gw_qsys ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 24 (20)     ; 22 (18)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 15 (13)           ; 7 (5)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                      ; altera_avalon_st_clock_crosser                                                                   ; candy_gw_qsys ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                 ; altera_std_synchronizer_nocut                                                                    ; candy_gw_qsys ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                 ; altera_std_synchronizer_nocut                                                                    ; candy_gw_qsys ;
;          |altera_merlin_master_agent:dma_tx_read_master_agent|                                                                          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_master_agent:dma_tx_read_master_agent                                                                                                                                                                                                                                                                                            ; altera_merlin_master_agent                                                                       ; candy_gw_qsys ;
;          |altera_merlin_master_agent:nios2_0_data_master_agent|                                                                         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_master_agent:nios2_0_data_master_agent                                                                                                                                                                                                                                                                                           ; altera_merlin_master_agent                                                                       ; candy_gw_qsys ;
;          |altera_merlin_slave_agent:altpll_0_pll_slave_agent|                                                                           ; 3 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:altpll_0_pll_slave_agent                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_agent                                                                        ; candy_gw_qsys ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:altpll_0_pll_slave_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                               ; altera_merlin_burst_uncompressor                                                                 ; candy_gw_qsys ;
;          |altera_merlin_slave_agent:avalon_i2s_0_s1_agent|                                                                              ; 4 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:avalon_i2s_0_s1_agent                                                                                                                                                                                                                                                                                                ; altera_merlin_slave_agent                                                                        ; candy_gw_qsys ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:avalon_i2s_0_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                  ; altera_merlin_burst_uncompressor                                                                 ; candy_gw_qsys ;
;          |altera_merlin_slave_agent:avalon_pwm_0_s1_agent|                                                                              ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:avalon_pwm_0_s1_agent                                                                                                                                                                                                                                                                                                ; altera_merlin_slave_agent                                                                        ; candy_gw_qsys ;
;          |altera_merlin_slave_agent:fifo_rx_in_csr_agent|                                                                               ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:fifo_rx_in_csr_agent                                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_agent                                                                        ; candy_gw_qsys ;
;          |altera_merlin_slave_agent:jtaguart_0_avalon_jtag_slave_agent|                                                                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:jtaguart_0_avalon_jtag_slave_agent                                                                                                                                                                                                                                                                                   ; altera_merlin_slave_agent                                                                        ; candy_gw_qsys ;
;          |altera_merlin_slave_agent:new_sdram_controller_0_s1_agent|                                                                    ; 15 (7)      ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (7)       ; 0 (0)             ; 4 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:new_sdram_controller_0_s1_agent                                                                                                                                                                                                                                                                                      ; altera_merlin_slave_agent                                                                        ; candy_gw_qsys ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:new_sdram_controller_0_s1_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                        ; altera_merlin_burst_uncompressor                                                                 ; candy_gw_qsys ;
;          |altera_merlin_slave_agent:nios2_0_debug_mem_slave_agent|                                                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:nios2_0_debug_mem_slave_agent                                                                                                                                                                                                                                                                                        ; altera_merlin_slave_agent                                                                        ; candy_gw_qsys ;
;          |altera_merlin_slave_agent:onchip_flash_0_csr_agent|                                                                           ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:onchip_flash_0_csr_agent                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_agent                                                                        ; candy_gw_qsys ;
;          |altera_merlin_slave_agent:onchip_flash_0_data_agent|                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:onchip_flash_0_data_agent                                                                                                                                                                                                                                                                                            ; altera_merlin_slave_agent                                                                        ; candy_gw_qsys ;
;          |altera_merlin_slave_agent:pio_1_s1_agent|                                                                                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:pio_1_s1_agent                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                                                                        ; candy_gw_qsys ;
;          |altera_merlin_slave_agent:pio_3_s1_agent|                                                                                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:pio_3_s1_agent                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                                                                        ; candy_gw_qsys ;
;          |altera_merlin_slave_agent:pio_4_s1_agent|                                                                                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:pio_4_s1_agent                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                                                                        ; candy_gw_qsys ;
;          |altera_merlin_slave_agent:pio_5_s1_agent|                                                                                     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:pio_5_s1_agent                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                                                                        ; candy_gw_qsys ;
;          |altera_merlin_slave_agent:pio_6_s1_agent|                                                                                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:pio_6_s1_agent                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                                                                        ; candy_gw_qsys ;
;          |altera_merlin_slave_agent:sys_clk_timer_s1_agent|                                                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:sys_clk_timer_s1_agent                                                                                                                                                                                                                                                                                               ; altera_merlin_slave_agent                                                                        ; candy_gw_qsys ;
;          |altera_merlin_slave_agent:sysid_control_slave_agent|                                                                          ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:sysid_control_slave_agent                                                                                                                                                                                                                                                                                            ; altera_merlin_slave_agent                                                                        ; candy_gw_qsys ;
;          |altera_merlin_slave_agent:timer_0_s1_agent|                                                                                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:timer_0_s1_agent                                                                                                                                                                                                                                                                                                     ; altera_merlin_slave_agent                                                                        ; candy_gw_qsys ;
;          |altera_merlin_slave_agent:vic_0_csr_access_agent|                                                                             ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:vic_0_csr_access_agent                                                                                                                                                                                                                                                                                               ; altera_merlin_slave_agent                                                                        ; candy_gw_qsys ;
;          |altera_merlin_slave_translator:altpll_0_pll_slave_translator|                                                                 ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_translator:altpll_0_pll_slave_translator                                                                                                                                                                                                                                                                                   ; altera_merlin_slave_translator                                                                   ; candy_gw_qsys ;
;          |altera_merlin_slave_translator:avalon_i2s_0_s1_translator|                                                                    ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_translator:avalon_i2s_0_s1_translator                                                                                                                                                                                                                                                                                      ; altera_merlin_slave_translator                                                                   ; candy_gw_qsys ;
;          |altera_merlin_slave_translator:avalon_pwm_0_s1_translator|                                                                    ; 38 (38)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 14 (14)           ; 21 (21)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_translator:avalon_pwm_0_s1_translator                                                                                                                                                                                                                                                                                      ; altera_merlin_slave_translator                                                                   ; candy_gw_qsys ;
;          |altera_merlin_slave_translator:dma_rx_control_port_slave_translator|                                                          ; 33 (33)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 4 (4)             ; 24 (24)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_translator:dma_rx_control_port_slave_translator                                                                                                                                                                                                                                                                            ; altera_merlin_slave_translator                                                                   ; candy_gw_qsys ;
;          |altera_merlin_slave_translator:dma_tx_control_port_slave_translator|                                                          ; 33 (33)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 3 (3)             ; 25 (25)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_translator:dma_tx_control_port_slave_translator                                                                                                                                                                                                                                                                            ; altera_merlin_slave_translator                                                                   ; candy_gw_qsys ;
;          |altera_merlin_slave_translator:fifo_rx_in_csr_translator|                                                                     ; 16 (16)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 14 (14)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_translator:fifo_rx_in_csr_translator                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_translator                                                                   ; candy_gw_qsys ;
;          |altera_merlin_slave_translator:intel_generic_serial_flash_interface_top_0_avl_mem_translator|                                 ; 49 (49)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 46 (46)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_translator:intel_generic_serial_flash_interface_top_0_avl_mem_translator                                                                                                                                                                                                                                                   ; altera_merlin_slave_translator                                                                   ; candy_gw_qsys ;
;          |altera_merlin_slave_translator:jtaguart_0_avalon_jtag_slave_translator|                                                       ; 24 (24)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 23 (23)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_translator:jtaguart_0_avalon_jtag_slave_translator                                                                                                                                                                                                                                                                         ; altera_merlin_slave_translator                                                                   ; candy_gw_qsys ;
;          |altera_merlin_slave_translator:nios2_0_debug_mem_slave_translator|                                                            ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_translator:nios2_0_debug_mem_slave_translator                                                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                                                                   ; candy_gw_qsys ;
;          |altera_merlin_slave_translator:onchip_flash_0_csr_translator|                                                                 ; 35 (35)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 33 (33)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_translator:onchip_flash_0_csr_translator                                                                                                                                                                                                                                                                                   ; altera_merlin_slave_translator                                                                   ; candy_gw_qsys ;
;          |altera_merlin_slave_translator:pio_1_s1_translator|                                                                           ; 9 (9)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 5 (5)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_translator:pio_1_s1_translator                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                                                                   ; candy_gw_qsys ;
;          |altera_merlin_slave_translator:pio_3_s1_translator|                                                                           ; 10 (10)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (2)             ; 5 (5)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_translator:pio_3_s1_translator                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                                                                   ; candy_gw_qsys ;
;          |altera_merlin_slave_translator:pio_4_s1_translator|                                                                           ; 9 (9)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 4 (4)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_translator:pio_4_s1_translator                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                                                                   ; candy_gw_qsys ;
;          |altera_merlin_slave_translator:pio_5_s1_translator|                                                                           ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_translator:pio_5_s1_translator                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                                                                   ; candy_gw_qsys ;
;          |altera_merlin_slave_translator:pio_6_s1_translator|                                                                           ; 14 (14)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (2)             ; 9 (9)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_translator:pio_6_s1_translator                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                                                                   ; candy_gw_qsys ;
;          |altera_merlin_slave_translator:sys_clk_timer_s1_translator|                                                                   ; 22 (22)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 8 (8)             ; 11 (11)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_translator:sys_clk_timer_s1_translator                                                                                                                                                                                                                                                                                     ; altera_merlin_slave_translator                                                                   ; candy_gw_qsys ;
;          |altera_merlin_slave_translator:sysid_control_slave_translator|                                                                ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 4 (4)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_translator:sysid_control_slave_translator                                                                                                                                                                                                                                                                                  ; altera_merlin_slave_translator                                                                   ; candy_gw_qsys ;
;          |altera_merlin_slave_translator:timer_0_s1_translator|                                                                         ; 22 (22)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (2)             ; 17 (17)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_translator:timer_0_s1_translator                                                                                                                                                                                                                                                                                           ; altera_merlin_slave_translator                                                                   ; candy_gw_qsys ;
;          |altera_merlin_slave_translator:uart_0_s1_translator|                                                                          ; 20 (20)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 8 (8)             ; 9 (9)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_translator:uart_0_s1_translator                                                                                                                                                                                                                                                                                            ; altera_merlin_slave_translator                                                                   ; candy_gw_qsys ;
;          |altera_merlin_slave_translator:vic_0_csr_access_translator|                                                                   ; 6 (6)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_translator:vic_0_csr_access_translator                                                                                                                                                                                                                                                                                     ; altera_merlin_slave_translator                                                                   ; candy_gw_qsys ;
;          |altera_merlin_traffic_limiter:nios2_0_data_master_limiter|                                                                    ; 53 (53)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 2 (2)             ; 31 (31)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_traffic_limiter:nios2_0_data_master_limiter                                                                                                                                                                                                                                                                                      ; altera_merlin_traffic_limiter                                                                    ; candy_gw_qsys ;
;          |altera_merlin_traffic_limiter:nios2_0_instruction_master_limiter|                                                             ; 24 (24)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 14 (14)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_traffic_limiter:nios2_0_instruction_master_limiter                                                                                                                                                                                                                                                                               ; altera_merlin_traffic_limiter                                                                    ; candy_gw_qsys ;
;          |altera_merlin_width_adapter:new_sdram_controller_0_s1_cmd_width_adapter|                                                      ; 129 (129)   ; 45 (45)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 87 (87)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:new_sdram_controller_0_s1_cmd_width_adapter                                                                                                                                                                                                                                                                        ; altera_merlin_width_adapter                                                                      ; candy_gw_qsys ;
;          |altera_merlin_width_adapter:new_sdram_controller_0_s1_rsp_width_adapter|                                                      ; 49 (49)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 33 (33)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:new_sdram_controller_0_s1_rsp_width_adapter                                                                                                                                                                                                                                                                        ; altera_merlin_width_adapter                                                                      ; candy_gw_qsys ;
;          |candy_gw_qsys_mm_interconnect_2_cmd_demux:cmd_demux|                                                                          ; 61 (61)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (55)      ; 0 (0)             ; 6 (6)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|candy_gw_qsys_mm_interconnect_2_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                                            ; candy_gw_qsys_mm_interconnect_2_cmd_demux                                                        ; candy_gw_qsys ;
;          |candy_gw_qsys_mm_interconnect_2_cmd_demux_001:cmd_demux_001|                                                                  ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 2 (2)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|candy_gw_qsys_mm_interconnect_2_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                                                                                    ; candy_gw_qsys_mm_interconnect_2_cmd_demux_001                                                    ; candy_gw_qsys ;
;          |candy_gw_qsys_mm_interconnect_2_cmd_mux_001:cmd_mux_001|                                                                      ; 47 (42)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (16)      ; 2 (2)             ; 26 (24)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|candy_gw_qsys_mm_interconnect_2_cmd_mux_001:cmd_mux_001                                                                                                                                                                                                                                                                                        ; candy_gw_qsys_mm_interconnect_2_cmd_mux_001                                                      ; candy_gw_qsys ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|candy_gw_qsys_mm_interconnect_2_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                           ; altera_merlin_arbitrator                                                                         ; candy_gw_qsys ;
;          |candy_gw_qsys_mm_interconnect_2_cmd_mux_001:cmd_mux_002|                                                                      ; 36 (32)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (12)      ; 2 (2)             ; 20 (18)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|candy_gw_qsys_mm_interconnect_2_cmd_mux_001:cmd_mux_002                                                                                                                                                                                                                                                                                        ; candy_gw_qsys_mm_interconnect_2_cmd_mux_001                                                      ; candy_gw_qsys ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|candy_gw_qsys_mm_interconnect_2_cmd_mux_001:cmd_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                           ; altera_merlin_arbitrator                                                                         ; candy_gw_qsys ;
;          |candy_gw_qsys_mm_interconnect_2_cmd_mux_001:cmd_mux_008|                                                                      ; 28 (23)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (20)      ; 1 (1)             ; 4 (2)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|candy_gw_qsys_mm_interconnect_2_cmd_mux_001:cmd_mux_008                                                                                                                                                                                                                                                                                        ; candy_gw_qsys_mm_interconnect_2_cmd_mux_001                                                      ; candy_gw_qsys ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 2 (2)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|candy_gw_qsys_mm_interconnect_2_cmd_mux_001:cmd_mux_008|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                           ; altera_merlin_arbitrator                                                                         ; candy_gw_qsys ;
;          |candy_gw_qsys_mm_interconnect_2_cmd_mux_001:cmd_mux_009|                                                                      ; 56 (52)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (8)       ; 0 (0)             ; 46 (44)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|candy_gw_qsys_mm_interconnect_2_cmd_mux_001:cmd_mux_009                                                                                                                                                                                                                                                                                        ; candy_gw_qsys_mm_interconnect_2_cmd_mux_001                                                      ; candy_gw_qsys ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|candy_gw_qsys_mm_interconnect_2_cmd_mux_001:cmd_mux_009|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                           ; altera_merlin_arbitrator                                                                         ; candy_gw_qsys ;
;          |candy_gw_qsys_mm_interconnect_2_cmd_mux_012:cmd_mux_012|                                                                      ; 153 (138)   ; 9 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (77)      ; 0 (0)             ; 65 (59)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|candy_gw_qsys_mm_interconnect_2_cmd_mux_012:cmd_mux_012                                                                                                                                                                                                                                                                                        ; candy_gw_qsys_mm_interconnect_2_cmd_mux_012                                                      ; candy_gw_qsys ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 17 (11)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (6)       ; 0 (0)             ; 6 (5)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|candy_gw_qsys_mm_interconnect_2_cmd_mux_012:cmd_mux_012|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                           ; altera_merlin_arbitrator                                                                         ; candy_gw_qsys ;
;                |altera_merlin_arb_adder:adder|                                                                                          ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 1 (1)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|candy_gw_qsys_mm_interconnect_2_cmd_mux_012:cmd_mux_012|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                                                                                             ; altera_merlin_arb_adder                                                                          ; candy_gw_qsys ;
;          |candy_gw_qsys_mm_interconnect_2_router:router|                                                                                ; 89 (89)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (66)      ; 0 (0)             ; 23 (23)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|candy_gw_qsys_mm_interconnect_2_router:router                                                                                                                                                                                                                                                                                                  ; candy_gw_qsys_mm_interconnect_2_router                                                           ; candy_gw_qsys ;
;          |candy_gw_qsys_mm_interconnect_2_router_001:router_001|                                                                        ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 6 (6)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|candy_gw_qsys_mm_interconnect_2_router_001:router_001                                                                                                                                                                                                                                                                                          ; candy_gw_qsys_mm_interconnect_2_router_001                                                       ; candy_gw_qsys ;
;          |candy_gw_qsys_mm_interconnect_2_rsp_demux_001:rsp_demux_001|                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|candy_gw_qsys_mm_interconnect_2_rsp_demux_001:rsp_demux_001                                                                                                                                                                                                                                                                                    ; candy_gw_qsys_mm_interconnect_2_rsp_demux_001                                                    ; candy_gw_qsys ;
;          |candy_gw_qsys_mm_interconnect_2_rsp_demux_001:rsp_demux_002|                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|candy_gw_qsys_mm_interconnect_2_rsp_demux_001:rsp_demux_002                                                                                                                                                                                                                                                                                    ; candy_gw_qsys_mm_interconnect_2_rsp_demux_001                                                    ; candy_gw_qsys ;
;          |candy_gw_qsys_mm_interconnect_2_rsp_demux_001:rsp_demux_008|                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|candy_gw_qsys_mm_interconnect_2_rsp_demux_001:rsp_demux_008                                                                                                                                                                                                                                                                                    ; candy_gw_qsys_mm_interconnect_2_rsp_demux_001                                                    ; candy_gw_qsys ;
;          |candy_gw_qsys_mm_interconnect_2_rsp_demux_001:rsp_demux_009|                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|candy_gw_qsys_mm_interconnect_2_rsp_demux_001:rsp_demux_009                                                                                                                                                                                                                                                                                    ; candy_gw_qsys_mm_interconnect_2_rsp_demux_001                                                    ; candy_gw_qsys ;
;          |candy_gw_qsys_mm_interconnect_2_rsp_demux_012:rsp_demux_012|                                                                  ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|candy_gw_qsys_mm_interconnect_2_rsp_demux_012:rsp_demux_012                                                                                                                                                                                                                                                                                    ; candy_gw_qsys_mm_interconnect_2_rsp_demux_012                                                    ; candy_gw_qsys ;
;          |candy_gw_qsys_mm_interconnect_2_rsp_mux:rsp_mux|                                                                              ; 380 (380)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 129 (129)    ; 0 (0)             ; 251 (251)        ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|candy_gw_qsys_mm_interconnect_2_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                                                ; candy_gw_qsys_mm_interconnect_2_rsp_mux                                                          ; candy_gw_qsys ;
;          |candy_gw_qsys_mm_interconnect_2_rsp_mux_001:rsp_mux_001|                                                                      ; 98 (98)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 65 (65)      ; 0 (0)             ; 33 (33)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|candy_gw_qsys_mm_interconnect_2_rsp_mux_001:rsp_mux_001                                                                                                                                                                                                                                                                                        ; candy_gw_qsys_mm_interconnect_2_rsp_mux_001                                                      ; candy_gw_qsys ;
;       |candy_gw_qsys_mm_interconnect_3:mm_interconnect_3|                                                                               ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_3:mm_interconnect_3                                                                                                                                                                                                                                                                                                                                                ; candy_gw_qsys_mm_interconnect_3                                                                  ; candy_gw_qsys ;
;          |altera_merlin_slave_translator:fifo_rx_out_translator|                                                                        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_3:mm_interconnect_3|altera_merlin_slave_translator:fifo_rx_out_translator                                                                                                                                                                                                                                                                                          ; altera_merlin_slave_translator                                                                   ; candy_gw_qsys ;
;       |candy_gw_qsys_mm_interconnect_4:mm_interconnect_4|                                                                               ; 3 (0)       ; 2 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 2 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_4:mm_interconnect_4                                                                                                                                                                                                                                                                                                                                                ; candy_gw_qsys_mm_interconnect_4                                                                  ; candy_gw_qsys ;
;          |altera_merlin_slave_translator:fifo_tx_in_translator|                                                                         ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_4:mm_interconnect_4|altera_merlin_slave_translator:fifo_tx_in_translator                                                                                                                                                                                                                                                                                           ; altera_merlin_slave_translator                                                                   ; candy_gw_qsys ;
;       |candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|                                                                     ; 362 (244)   ; 213 (123)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 149 (142)    ; 43 (2)            ; 170 (83)         ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0                                                                                                                                                                                                                                                                                                                                      ; candy_gw_qsys_new_sdram_controller_0                                                             ; candy_gw_qsys ;
;          |candy_gw_qsys_new_sdram_controller_0_input_efifo_module:the_candy_gw_qsys_new_sdram_controller_0_input_efifo_module|          ; 139 (139)   ; 90 (90)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 41 (41)           ; 91 (91)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|candy_gw_qsys_new_sdram_controller_0_input_efifo_module:the_candy_gw_qsys_new_sdram_controller_0_input_efifo_module                                                                                                                                                                                                                  ; candy_gw_qsys_new_sdram_controller_0_input_efifo_module                                          ; candy_gw_qsys ;
;       |candy_gw_qsys_nios2_0:nios2_0|                                                                                                   ; 3019 (0)    ; 1844 (0)                  ; 0 (0)         ; 78592       ; 13   ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 1175 (0)     ; 427 (0)           ; 1417 (0)         ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0                                                                                                                                                                                                                                                                                                                                                                    ; candy_gw_qsys_nios2_0                                                                            ; candy_gw_qsys ;
;          |candy_gw_qsys_nios2_0_cpu:cpu|                                                                                                ; 3019 (2630) ; 1844 (1574)               ; 0 (0)         ; 78592       ; 13   ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 1175 (1056)  ; 427 (369)         ; 1417 (1196)      ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu                                                                                                                                                                                                                                                                                                                                      ; candy_gw_qsys_nios2_0_cpu                                                                        ; candy_gw_qsys ;
;             |candy_gw_qsys_nios2_0_cpu_bht_module:candy_gw_qsys_nios2_0_cpu_bht|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_bht_module:candy_gw_qsys_nios2_0_cpu_bht                                                                                                                                                                                                                                                                   ; candy_gw_qsys_nios2_0_cpu_bht_module                                                             ; candy_gw_qsys ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_bht_module:candy_gw_qsys_nios2_0_cpu_bht|altsyncram:the_altsyncram                                                                                                                                                                                                                                         ; altsyncram                                                                                       ; work          ;
;                   |altsyncram_vhc1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_bht_module:candy_gw_qsys_nios2_0_cpu_bht|altsyncram:the_altsyncram|altsyncram_vhc1:auto_generated                                                                                                                                                                                                          ; altsyncram_vhc1                                                                                  ; work          ;
;             |candy_gw_qsys_nios2_0_cpu_dc_data_module:candy_gw_qsys_nios2_0_cpu_dc_data|                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_dc_data_module:candy_gw_qsys_nios2_0_cpu_dc_data                                                                                                                                                                                                                                                           ; candy_gw_qsys_nios2_0_cpu_dc_data_module                                                         ; candy_gw_qsys ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_dc_data_module:candy_gw_qsys_nios2_0_cpu_dc_data|altsyncram:the_altsyncram                                                                                                                                                                                                                                 ; altsyncram                                                                                       ; work          ;
;                   |altsyncram_aoe1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_dc_data_module:candy_gw_qsys_nios2_0_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_aoe1:auto_generated                                                                                                                                                                                                  ; altsyncram_aoe1                                                                                  ; work          ;
;             |candy_gw_qsys_nios2_0_cpu_dc_tag_module:candy_gw_qsys_nios2_0_cpu_dc_tag|                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1152        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_dc_tag_module:candy_gw_qsys_nios2_0_cpu_dc_tag                                                                                                                                                                                                                                                             ; candy_gw_qsys_nios2_0_cpu_dc_tag_module                                                          ; candy_gw_qsys ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1152        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_dc_tag_module:candy_gw_qsys_nios2_0_cpu_dc_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                   ; altsyncram                                                                                       ; work          ;
;                   |altsyncram_ptb1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1152        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_dc_tag_module:candy_gw_qsys_nios2_0_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_ptb1:auto_generated                                                                                                                                                                                                    ; altsyncram_ptb1                                                                                  ; work          ;
;             |candy_gw_qsys_nios2_0_cpu_dc_victim_module:candy_gw_qsys_nios2_0_cpu_dc_victim|                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_dc_victim_module:candy_gw_qsys_nios2_0_cpu_dc_victim                                                                                                                                                                                                                                                       ; candy_gw_qsys_nios2_0_cpu_dc_victim_module                                                       ; candy_gw_qsys ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_dc_victim_module:candy_gw_qsys_nios2_0_cpu_dc_victim|altsyncram:the_altsyncram                                                                                                                                                                                                                             ; altsyncram                                                                                       ; work          ;
;                   |altsyncram_hec1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_dc_victim_module:candy_gw_qsys_nios2_0_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated                                                                                                                                                                                              ; altsyncram_hec1                                                                                  ; work          ;
;             |candy_gw_qsys_nios2_0_cpu_ic_data_module:candy_gw_qsys_nios2_0_cpu_ic_data|                                                ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_ic_data_module:candy_gw_qsys_nios2_0_cpu_ic_data                                                                                                                                                                                                                                                           ; candy_gw_qsys_nios2_0_cpu_ic_data_module                                                         ; candy_gw_qsys ;
;                |altsyncram:the_altsyncram|                                                                                              ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_ic_data_module:candy_gw_qsys_nios2_0_cpu_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                                                 ; altsyncram                                                                                       ; work          ;
;                   |altsyncram_2uc1:auto_generated|                                                                                      ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 32768       ; 4    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_ic_data_module:candy_gw_qsys_nios2_0_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_2uc1:auto_generated                                                                                                                                                                                                  ; altsyncram_2uc1                                                                                  ; work          ;
;             |candy_gw_qsys_nios2_0_cpu_ic_tag_module:candy_gw_qsys_nios2_0_cpu_ic_tag|                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2944        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_ic_tag_module:candy_gw_qsys_nios2_0_cpu_ic_tag                                                                                                                                                                                                                                                             ; candy_gw_qsys_nios2_0_cpu_ic_tag_module                                                          ; candy_gw_qsys ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2944        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_ic_tag_module:candy_gw_qsys_nios2_0_cpu_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                   ; altsyncram                                                                                       ; work          ;
;                   |altsyncram_vkc1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2944        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_ic_tag_module:candy_gw_qsys_nios2_0_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_vkc1:auto_generated                                                                                                                                                                                                    ; altsyncram_vkc1                                                                                  ; work          ;
;             |candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 6            ; 0       ; 3         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell                                                                                                                                                                                                                                                          ; candy_gw_qsys_nios2_0_cpu_mult_cell                                                              ; candy_gw_qsys ;
;                |altera_mult_add:the_altmult_add_p1|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1                                                                                                                                                                                                                       ; altera_mult_add                                                                                  ; work          ;
;                   |altera_mult_add_bbo2:auto_generated|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated                                                                                                                                                                                   ; altera_mult_add_bbo2                                                                             ; work          ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                          ; altera_mult_add_rtl                                                                              ; work          ;
;                         |ama_multiplier_function:multiplier_block|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                                 ; ama_multiplier_function                                                                          ; work          ;
;                            |lpm_mult:Mult0|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                                  ; lpm_mult                                                                                         ; work          ;
;                               |mult_9401:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated                                                         ; mult_9401                                                                                        ; work          ;
;                |altera_mult_add:the_altmult_add_p2|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2                                                                                                                                                                                                                       ; altera_mult_add                                                                                  ; work          ;
;                   |altera_mult_add_bbo2:auto_generated|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated                                                                                                                                                                                   ; altera_mult_add_bbo2                                                                             ; work          ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                          ; altera_mult_add_rtl                                                                              ; work          ;
;                         |ama_multiplier_function:multiplier_block|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                                 ; ama_multiplier_function                                                                          ; work          ;
;                            |lpm_mult:Mult0|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                                  ; lpm_mult                                                                                         ; work          ;
;                               |mult_9b01:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated                                                         ; mult_9b01                                                                                        ; work          ;
;                |altera_mult_add:the_altmult_add_p3|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3                                                                                                                                                                                                                       ; altera_mult_add                                                                                  ; work          ;
;                   |altera_mult_add_bbo2:auto_generated|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated                                                                                                                                                                                   ; altera_mult_add_bbo2                                                                             ; work          ;
;                      |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                          ; altera_mult_add_rtl                                                                              ; work          ;
;                         |ama_multiplier_function:multiplier_block|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                                 ; ama_multiplier_function                                                                          ; work          ;
;                            |lpm_mult:Mult0|                                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                                  ; lpm_mult                                                                                         ; work          ;
;                               |mult_9b01:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated                                                         ; mult_9b01                                                                                        ; work          ;
;             |candy_gw_qsys_nios2_0_cpu_nios2_oci:the_candy_gw_qsys_nios2_0_cpu_nios2_oci|                                               ; 396 (83)    ; 269 (80)                  ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 118 (4)      ; 58 (4)            ; 220 (71)         ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_nios2_oci:the_candy_gw_qsys_nios2_0_cpu_nios2_oci                                                                                                                                                                                                                                                          ; candy_gw_qsys_nios2_0_cpu_nios2_oci                                                              ; candy_gw_qsys ;
;                |candy_gw_qsys_nios2_0_cpu_debug_slave_wrapper:the_candy_gw_qsys_nios2_0_cpu_debug_slave_wrapper|                        ; 144 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (0)       ; 51 (0)            ; 45 (0)           ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_nios2_oci:the_candy_gw_qsys_nios2_0_cpu_nios2_oci|candy_gw_qsys_nios2_0_cpu_debug_slave_wrapper:the_candy_gw_qsys_nios2_0_cpu_debug_slave_wrapper                                                                                                                                                          ; candy_gw_qsys_nios2_0_cpu_debug_slave_wrapper                                                    ; candy_gw_qsys ;
;                   |candy_gw_qsys_nios2_0_cpu_debug_slave_sysclk:the_candy_gw_qsys_nios2_0_cpu_debug_slave_sysclk|                       ; 53 (49)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 46 (43)           ; 3 (2)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_nios2_oci:the_candy_gw_qsys_nios2_0_cpu_nios2_oci|candy_gw_qsys_nios2_0_cpu_debug_slave_wrapper:the_candy_gw_qsys_nios2_0_cpu_debug_slave_wrapper|candy_gw_qsys_nios2_0_cpu_debug_slave_sysclk:the_candy_gw_qsys_nios2_0_cpu_debug_slave_sysclk                                                            ; candy_gw_qsys_nios2_0_cpu_debug_slave_sysclk                                                     ; candy_gw_qsys ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer3|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_nios2_oci:the_candy_gw_qsys_nios2_0_cpu_nios2_oci|candy_gw_qsys_nios2_0_cpu_debug_slave_wrapper:the_candy_gw_qsys_nios2_0_cpu_debug_slave_wrapper|candy_gw_qsys_nios2_0_cpu_debug_slave_sysclk:the_candy_gw_qsys_nios2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3       ; altera_std_synchronizer                                                                          ; work          ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer4|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_nios2_oci:the_candy_gw_qsys_nios2_0_cpu_nios2_oci|candy_gw_qsys_nios2_0_cpu_debug_slave_wrapper:the_candy_gw_qsys_nios2_0_cpu_debug_slave_wrapper|candy_gw_qsys_nios2_0_cpu_debug_slave_sysclk:the_candy_gw_qsys_nios2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4       ; altera_std_synchronizer                                                                          ; work          ;
;                   |candy_gw_qsys_nios2_0_cpu_debug_slave_tck:the_candy_gw_qsys_nios2_0_cpu_debug_slave_tck|                             ; 88 (85)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (41)      ; 5 (4)             ; 42 (42)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_nios2_oci:the_candy_gw_qsys_nios2_0_cpu_nios2_oci|candy_gw_qsys_nios2_0_cpu_debug_slave_wrapper:the_candy_gw_qsys_nios2_0_cpu_debug_slave_wrapper|candy_gw_qsys_nios2_0_cpu_debug_slave_tck:the_candy_gw_qsys_nios2_0_cpu_debug_slave_tck                                                                  ; candy_gw_qsys_nios2_0_cpu_debug_slave_tck                                                        ; candy_gw_qsys ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer1|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_nios2_oci:the_candy_gw_qsys_nios2_0_cpu_nios2_oci|candy_gw_qsys_nios2_0_cpu_debug_slave_wrapper:the_candy_gw_qsys_nios2_0_cpu_debug_slave_wrapper|candy_gw_qsys_nios2_0_cpu_debug_slave_tck:the_candy_gw_qsys_nios2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1             ; altera_std_synchronizer                                                                          ; work          ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer2|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_nios2_oci:the_candy_gw_qsys_nios2_0_cpu_nios2_oci|candy_gw_qsys_nios2_0_cpu_debug_slave_wrapper:the_candy_gw_qsys_nios2_0_cpu_debug_slave_wrapper|candy_gw_qsys_nios2_0_cpu_debug_slave_tck:the_candy_gw_qsys_nios2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2             ; altera_std_synchronizer                                                                          ; work          ;
;                   |sld_virtual_jtag_basic:candy_gw_qsys_nios2_0_cpu_debug_slave_phy|                                                    ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_nios2_oci:the_candy_gw_qsys_nios2_0_cpu_nios2_oci|candy_gw_qsys_nios2_0_cpu_debug_slave_wrapper:the_candy_gw_qsys_nios2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:candy_gw_qsys_nios2_0_cpu_debug_slave_phy                                                                                         ; sld_virtual_jtag_basic                                                                           ; work          ;
;                |candy_gw_qsys_nios2_0_cpu_nios2_avalon_reg:the_candy_gw_qsys_nios2_0_cpu_nios2_avalon_reg|                              ; 10 (10)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 3 (3)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_nios2_oci:the_candy_gw_qsys_nios2_0_cpu_nios2_oci|candy_gw_qsys_nios2_0_cpu_nios2_avalon_reg:the_candy_gw_qsys_nios2_0_cpu_nios2_avalon_reg                                                                                                                                                                ; candy_gw_qsys_nios2_0_cpu_nios2_avalon_reg                                                       ; candy_gw_qsys ;
;                |candy_gw_qsys_nios2_0_cpu_nios2_oci_break:the_candy_gw_qsys_nios2_0_cpu_nios2_oci_break|                                ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 32 (32)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_nios2_oci:the_candy_gw_qsys_nios2_0_cpu_nios2_oci|candy_gw_qsys_nios2_0_cpu_nios2_oci_break:the_candy_gw_qsys_nios2_0_cpu_nios2_oci_break                                                                                                                                                                  ; candy_gw_qsys_nios2_0_cpu_nios2_oci_break                                                        ; candy_gw_qsys ;
;                |candy_gw_qsys_nios2_0_cpu_nios2_oci_debug:the_candy_gw_qsys_nios2_0_cpu_nios2_oci_debug|                                ; 11 (9)      ; 9 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (0)             ; 7 (7)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_nios2_oci:the_candy_gw_qsys_nios2_0_cpu_nios2_oci|candy_gw_qsys_nios2_0_cpu_nios2_oci_debug:the_candy_gw_qsys_nios2_0_cpu_nios2_oci_debug                                                                                                                                                                  ; candy_gw_qsys_nios2_0_cpu_nios2_oci_debug                                                        ; candy_gw_qsys ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_nios2_oci:the_candy_gw_qsys_nios2_0_cpu_nios2_oci|candy_gw_qsys_nios2_0_cpu_nios2_oci_debug:the_candy_gw_qsys_nios2_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                              ; altera_std_synchronizer                                                                          ; work          ;
;                |candy_gw_qsys_nios2_0_cpu_nios2_ocimem:the_candy_gw_qsys_nios2_0_cpu_nios2_ocimem|                                      ; 119 (119)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (56)      ; 1 (1)             ; 62 (62)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_nios2_oci:the_candy_gw_qsys_nios2_0_cpu_nios2_oci|candy_gw_qsys_nios2_0_cpu_nios2_ocimem:the_candy_gw_qsys_nios2_0_cpu_nios2_ocimem                                                                                                                                                                        ; candy_gw_qsys_nios2_0_cpu_nios2_ocimem                                                           ; candy_gw_qsys ;
;                   |candy_gw_qsys_nios2_0_cpu_ociram_sp_ram_module:candy_gw_qsys_nios2_0_cpu_ociram_sp_ram|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_nios2_oci:the_candy_gw_qsys_nios2_0_cpu_nios2_oci|candy_gw_qsys_nios2_0_cpu_nios2_ocimem:the_candy_gw_qsys_nios2_0_cpu_nios2_ocimem|candy_gw_qsys_nios2_0_cpu_ociram_sp_ram_module:candy_gw_qsys_nios2_0_cpu_ociram_sp_ram                                                                                 ; candy_gw_qsys_nios2_0_cpu_ociram_sp_ram_module                                                   ; candy_gw_qsys ;
;                      |altsyncram:the_altsyncram|                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_nios2_oci:the_candy_gw_qsys_nios2_0_cpu_nios2_oci|candy_gw_qsys_nios2_0_cpu_nios2_ocimem:the_candy_gw_qsys_nios2_0_cpu_nios2_ocimem|candy_gw_qsys_nios2_0_cpu_ociram_sp_ram_module:candy_gw_qsys_nios2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                       ; altsyncram                                                                                       ; work          ;
;                         |altsyncram_0n61:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_nios2_oci:the_candy_gw_qsys_nios2_0_cpu_nios2_oci|candy_gw_qsys_nios2_0_cpu_nios2_ocimem:the_candy_gw_qsys_nios2_0_cpu_nios2_ocimem|candy_gw_qsys_nios2_0_cpu_ociram_sp_ram_module:candy_gw_qsys_nios2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated                        ; altsyncram_0n61                                                                                  ; work          ;
;             |candy_gw_qsys_nios2_0_cpu_register_bank_a_module:candy_gw_qsys_nios2_0_cpu_register_bank_a|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_register_bank_a_module:candy_gw_qsys_nios2_0_cpu_register_bank_a                                                                                                                                                                                                                                           ; candy_gw_qsys_nios2_0_cpu_register_bank_a_module                                                 ; candy_gw_qsys ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_register_bank_a_module:candy_gw_qsys_nios2_0_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                                 ; altsyncram                                                                                       ; work          ;
;                   |altsyncram_r0c1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_register_bank_a_module:candy_gw_qsys_nios2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_r0c1:auto_generated                                                                                                                                                                                  ; altsyncram_r0c1                                                                                  ; work          ;
;             |candy_gw_qsys_nios2_0_cpu_register_bank_b_module:candy_gw_qsys_nios2_0_cpu_register_bank_b|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_register_bank_b_module:candy_gw_qsys_nios2_0_cpu_register_bank_b                                                                                                                                                                                                                                           ; candy_gw_qsys_nios2_0_cpu_register_bank_b_module                                                 ; candy_gw_qsys ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_register_bank_b_module:candy_gw_qsys_nios2_0_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                                 ; altsyncram                                                                                       ; work          ;
;                   |altsyncram_r0c1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_register_bank_b_module:candy_gw_qsys_nios2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_r0c1:auto_generated                                                                                                                                                                                  ; altsyncram_r0c1                                                                                  ; work          ;
;       |candy_gw_qsys_pio_1:pio_1|                                                                                                       ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 2 (2)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_pio_1:pio_1                                                                                                                                                                                                                                                                                                                                                                        ; candy_gw_qsys_pio_1                                                                              ; candy_gw_qsys ;
;       |candy_gw_qsys_pio_3:pio_3|                                                                                                       ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_pio_3:pio_3                                                                                                                                                                                                                                                                                                                                                                        ; candy_gw_qsys_pio_3                                                                              ; candy_gw_qsys ;
;       |candy_gw_qsys_pio_4:pio_4|                                                                                                       ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_pio_4:pio_4                                                                                                                                                                                                                                                                                                                                                                        ; candy_gw_qsys_pio_4                                                                              ; candy_gw_qsys ;
;       |candy_gw_qsys_pio_4:pio_5|                                                                                                       ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_pio_4:pio_5                                                                                                                                                                                                                                                                                                                                                                        ; candy_gw_qsys_pio_4                                                                              ; candy_gw_qsys ;
;       |candy_gw_qsys_pio_6:pio_6|                                                                                                       ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (8)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_pio_6:pio_6                                                                                                                                                                                                                                                                                                                                                                        ; candy_gw_qsys_pio_6                                                                              ; candy_gw_qsys ;
;       |candy_gw_qsys_sys_clk_timer:sys_clk_timer|                                                                                       ; 71 (71)     ; 58 (58)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 9 (9)             ; 49 (49)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_sys_clk_timer:sys_clk_timer                                                                                                                                                                                                                                                                                                                                                        ; candy_gw_qsys_sys_clk_timer                                                                      ; candy_gw_qsys ;
;       |candy_gw_qsys_timer_0:timer_0|                                                                                                   ; 140 (140)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 26 (26)           ; 94 (94)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_timer_0:timer_0                                                                                                                                                                                                                                                                                                                                                                    ; candy_gw_qsys_timer_0                                                                            ; candy_gw_qsys ;
;       |candy_gw_qsys_uart_0:uart_0|                                                                                                     ; 149 (0)     ; 103 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 44 (0)       ; 14 (0)            ; 91 (0)           ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_uart_0:uart_0                                                                                                                                                                                                                                                                                                                                                                      ; candy_gw_qsys_uart_0                                                                             ; candy_gw_qsys ;
;          |candy_gw_qsys_uart_0_regs:the_candy_gw_qsys_uart_0_regs|                                                                      ; 60 (60)     ; 38 (38)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 13 (13)           ; 33 (33)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_uart_0:uart_0|candy_gw_qsys_uart_0_regs:the_candy_gw_qsys_uart_0_regs                                                                                                                                                                                                                                                                                                              ; candy_gw_qsys_uart_0_regs                                                                        ; candy_gw_qsys ;
;          |candy_gw_qsys_uart_0_rx:the_candy_gw_qsys_uart_0_rx|                                                                          ; 58 (57)     ; 38 (36)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 1 (1)             ; 38 (37)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_uart_0:uart_0|candy_gw_qsys_uart_0_rx:the_candy_gw_qsys_uart_0_rx                                                                                                                                                                                                                                                                                                                  ; candy_gw_qsys_uart_0_rx                                                                          ; candy_gw_qsys ;
;             |altera_std_synchronizer:the_altera_std_synchronizer|                                                                       ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_uart_0:uart_0|candy_gw_qsys_uart_0_rx:the_candy_gw_qsys_uart_0_rx|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                                                                                                                                                              ; altera_std_synchronizer                                                                          ; work          ;
;          |candy_gw_qsys_uart_0_tx:the_candy_gw_qsys_uart_0_tx|                                                                          ; 38 (38)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 27 (27)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_uart_0:uart_0|candy_gw_qsys_uart_0_tx:the_candy_gw_qsys_uart_0_tx                                                                                                                                                                                                                                                                                                                  ; candy_gw_qsys_uart_0_tx                                                                          ; candy_gw_qsys ;
;       |candy_gw_qsys_vic_0:vic_0|                                                                                                       ; 568 (0)     ; 440 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 126 (0)      ; 115 (0)           ; 327 (0)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_vic_0:vic_0                                                                                                                                                                                                                                                                                                                                                                        ; candy_gw_qsys_vic_0                                                                              ; candy_gw_qsys ;
;          |altera_vic_csr:vic_csr|                                                                                                       ; 395 (178)   ; 319 (129)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 74 (47)      ; 82 (67)           ; 239 (118)        ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_vic_0:vic_0|altera_vic_csr:vic_csr                                                                                                                                                                                                                                                                                                                                                 ; altera_vic_csr                                                                                   ; candy_gw_qsys ;
;             |altera_vic_config_reg:REG_CONFIG[0].U|                                                                                     ; 14 (14)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_config_reg:REG_CONFIG[0].U                                                                                                                                                                                                                                                                                                           ; altera_vic_config_reg                                                                            ; candy_gw_qsys ;
;             |altera_vic_config_reg:REG_CONFIG[1].U|                                                                                     ; 14 (14)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 12 (12)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_config_reg:REG_CONFIG[1].U                                                                                                                                                                                                                                                                                                           ; altera_vic_config_reg                                                                            ; candy_gw_qsys ;
;             |altera_vic_config_reg:REG_CONFIG[2].U|                                                                                     ; 14 (14)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 12 (12)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_config_reg:REG_CONFIG[2].U                                                                                                                                                                                                                                                                                                           ; altera_vic_config_reg                                                                            ; candy_gw_qsys ;
;             |altera_vic_config_reg:REG_CONFIG[3].U|                                                                                     ; 15 (15)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 4 (4)             ; 9 (9)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_config_reg:REG_CONFIG[3].U                                                                                                                                                                                                                                                                                                           ; altera_vic_config_reg                                                                            ; candy_gw_qsys ;
;             |altera_vic_config_reg:REG_CONFIG[4].U|                                                                                     ; 15 (15)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 8 (8)             ; 5 (5)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_config_reg:REG_CONFIG[4].U                                                                                                                                                                                                                                                                                                           ; altera_vic_config_reg                                                                            ; candy_gw_qsys ;
;             |altera_vic_config_reg:REG_CONFIG[5].U|                                                                                     ; 14 (14)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 12 (12)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_config_reg:REG_CONFIG[5].U                                                                                                                                                                                                                                                                                                           ; altera_vic_config_reg                                                                            ; candy_gw_qsys ;
;             |altera_vic_config_reg:REG_CONFIG[6].U|                                                                                     ; 14 (14)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_config_reg:REG_CONFIG[6].U                                                                                                                                                                                                                                                                                                           ; altera_vic_config_reg                                                                            ; candy_gw_qsys ;
;             |altera_vic_reg:VEC_TABLE_BASE|                                                                                             ; 43 (43)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 39 (39)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_reg:VEC_TABLE_BASE                                                                                                                                                                                                                                                                                                                   ; altera_vic_reg                                                                                   ; candy_gw_qsys ;
;             |altera_vic_reg:VIC_CONFIG|                                                                                                 ; 7 (7)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_reg:VIC_CONFIG                                                                                                                                                                                                                                                                                                                       ; altera_vic_reg                                                                                   ; candy_gw_qsys ;
;             |altera_vic_reg_ro:INT_PENDING|                                                                                             ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_reg_ro:INT_PENDING                                                                                                                                                                                                                                                                                                                   ; altera_vic_reg_ro                                                                                ; candy_gw_qsys ;
;             |altera_vic_reg_ro:INT_RAW_STATUS|                                                                                          ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_reg_ro:INT_RAW_STATUS                                                                                                                                                                                                                                                                                                                ; altera_vic_reg_ro                                                                                ; candy_gw_qsys ;
;             |altera_vic_reg_ro:VEC_TABLE_ADDR|                                                                                          ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_reg_ro:VEC_TABLE_ADDR                                                                                                                                                                                                                                                                                                                ; altera_vic_reg_ro                                                                                ; candy_gw_qsys ;
;             |altera_vic_reg_ro:VIC_STATUS|                                                                                              ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_reg_ro:VIC_STATUS                                                                                                                                                                                                                                                                                                                    ; altera_vic_reg_ro                                                                                ; candy_gw_qsys ;
;             |altera_vic_reg_set_clear:INT_ENABLE|                                                                                       ; 13 (13)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 7 (7)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_reg_set_clear:INT_ENABLE                                                                                                                                                                                                                                                                                                             ; altera_vic_reg_set_clear                                                                         ; candy_gw_qsys ;
;             |altera_vic_reg_set_clear:SW_TRIGGER|                                                                                       ; 14 (14)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 7 (7)            ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_reg_set_clear:SW_TRIGGER                                                                                                                                                                                                                                                                                                             ; altera_vic_reg_set_clear                                                                         ; candy_gw_qsys ;
;          |altera_vic_priority:vic_priority|                                                                                             ; 101 (0)     ; 40 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (0)       ; 1 (0)             ; 61 (0)           ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_vic_0:vic_0|altera_vic_priority:vic_priority                                                                                                                                                                                                                                                                                                                                       ; altera_vic_priority                                                                              ; candy_gw_qsys ;
;             |altera_vic_compare2:port5_8.B0|                                                                                            ; 22 (22)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 1 (1)             ; 13 (13)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_vic_0:vic_0|altera_vic_priority:vic_priority|altera_vic_compare2:port5_8.B0                                                                                                                                                                                                                                                                                                        ; altera_vic_compare2                                                                              ; candy_gw_qsys ;
;             |altera_vic_compare4:port5_8.A0|                                                                                            ; 51 (51)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 31 (31)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_vic_0:vic_0|altera_vic_priority:vic_priority|altera_vic_compare4:port5_8.A0                                                                                                                                                                                                                                                                                                        ; altera_vic_compare4                                                                              ; candy_gw_qsys ;
;             |altera_vic_compare4:port5_8.A1|                                                                                            ; 28 (28)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 17 (17)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_vic_0:vic_0|altera_vic_priority:vic_priority|altera_vic_compare4:port5_8.A1                                                                                                                                                                                                                                                                                                        ; altera_vic_compare4                                                                              ; candy_gw_qsys ;
;          |altera_vic_vector:vic_vector|                                                                                                 ; 94 (94)     ; 81 (81)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 32 (32)           ; 49 (49)          ; 0          ; |CANDY_GW|candy_gw_qsys:u0|candy_gw_qsys_vic_0:vic_0|altera_vic_vector:vic_vector                                                                                                                                                                                                                                                                                                                                           ; altera_vic_vector                                                                                ; candy_gw_qsys ;
;    |i2c_master_top:u1|                                                                                                                  ; 275 (96)    ; 154 (53)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 121 (43)     ; 0 (0)             ; 154 (51)         ; 0          ; |CANDY_GW|i2c_master_top:u1                                                                                                                                                                                                                                                                                                                                                                                                 ; i2c_master_top                                                                                   ; work          ;
;       |i2c_master_byte_ctrl:byte_ctrl|                                                                                                  ; 182 (56)    ; 101 (26)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (30)      ; 0 (0)             ; 104 (26)         ; 0          ; |CANDY_GW|i2c_master_top:u1|i2c_master_byte_ctrl:byte_ctrl                                                                                                                                                                                                                                                                                                                                                                  ; i2c_master_byte_ctrl                                                                             ; work          ;
;          |i2c_master_bit_ctrl:bit_ctrl|                                                                                                 ; 126 (126)   ; 75 (75)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (48)      ; 0 (0)             ; 78 (78)          ; 0          ; |CANDY_GW|i2c_master_top:u1|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl                                                                                                                                                                                                                                                                                                                                     ; i2c_master_bit_ctrl                                                                              ; work          ;
;    |sld_hub:auto_hub|                                                                                                                   ; 200 (1)     ; 112 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (1)       ; 16 (0)            ; 96 (0)           ; 0          ; |CANDY_GW|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                                  ; sld_hub                                                                                          ; altera_sld    ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 199 (0)     ; 112 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 87 (0)       ; 16 (0)            ; 96 (0)           ; 0          ; |CANDY_GW|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                                                                  ; alt_sld_fab_with_jtag_input                                                                      ; altera_sld    ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 199 (0)     ; 112 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 87 (0)       ; 16 (0)            ; 96 (0)           ; 0          ; |CANDY_GW|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                                                               ; alt_sld_fab                                                                                      ; alt_sld_fab   ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 199 (8)     ; 112 (7)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 87 (1)       ; 16 (4)            ; 96 (0)           ; 0          ; |CANDY_GW|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                                           ; alt_sld_fab_alt_sld_fab                                                                          ; alt_sld_fab   ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 194 (0)     ; 105 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 86 (0)       ; 12 (0)            ; 96 (0)           ; 0          ; |CANDY_GW|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                                               ; alt_sld_fab_alt_sld_fab_sldfabric                                                                ; alt_sld_fab   ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 194 (148)   ; 105 (76)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 86 (69)      ; 12 (11)           ; 96 (70)          ; 0          ; |CANDY_GW|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                                  ; sld_jtag_hub                                                                                     ; work          ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 25 (25)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 10 (10)          ; 0          ; |CANDY_GW|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                                          ; sld_rom_sr                                                                                       ; work          ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 18 (18)          ; 0          ; |CANDY_GW|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                                        ; sld_shadow_jsm                                                                                   ; altera_sld    ;
;    |sld_signaltap:auto_signaltap_0|                                                                                                     ; 1437 (167)  ; 1327 (165)                ; 0 (0)         ; 167936      ; 19   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 110 (2)      ; 929 (164)         ; 398 (0)          ; 0          ; |CANDY_GW|sld_signaltap:auto_signaltap_0                                                                                                                                                                                                                                                                                                                                                                                    ; sld_signaltap                                                                                    ; work          ;
;       |sld_signaltap_impl:sld_signaltap_body|                                                                                           ; 1271 (0)    ; 1162 (0)                  ; 0 (0)         ; 167936      ; 19   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 108 (0)      ; 765 (0)           ; 398 (0)          ; 0          ; |CANDY_GW|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body                                                                                                                                                                                                                                                                                                                                              ; sld_signaltap_impl                                                                               ; work          ;
;          |sld_signaltap_implb:sld_signaltap_body|                                                                                       ; 1271 (768)  ; 1162 (736)                ; 0 (0)         ; 167936      ; 19   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 108 (34)     ; 765 (679)         ; 398 (55)         ; 0          ; |CANDY_GW|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body                                                                                                                                                                                                                                                                                                       ; sld_signaltap_implb                                                                              ; work          ;
;             |altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|                                                            ; 66 (64)     ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 43 (43)           ; 21 (0)           ; 0          ; |CANDY_GW|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem                                                                                                                                                                                                                                        ; altdpram                                                                                         ; work          ;
;                |lpm_decode:wdecoder|                                                                                                    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder                                                                                                                                                                                                                    ; lpm_decode                                                                                       ; work          ;
;                   |decode_3af:auto_generated|                                                                                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_3af:auto_generated                                                                                                                                                                                          ; decode_3af                                                                                       ; work          ;
;                |lpm_mux:mux|                                                                                                            ; 21 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (0)           ; 0          ; |CANDY_GW|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux                                                                                                                                                                                                                            ; lpm_mux                                                                                          ; work          ;
;                   |mux_f7c:auto_generated|                                                                                              ; 21 (21)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (21)          ; 0          ; |CANDY_GW|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_mux:mux|mux_f7c:auto_generated                                                                                                                                                                                                     ; mux_f7c                                                                                          ; work          ;
;             |altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 167936      ; 19   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram                                                                                                                                                                                                                                                       ; altsyncram                                                                                       ; work          ;
;                |altsyncram_ro14:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 167936      ; 19   ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |CANDY_GW|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ro14:auto_generated                                                                                                                                                                                                                        ; altsyncram_ro14                                                                                  ; work          ;
;             |lpm_shiftreg:segment_offset_config_deserialize|                                                                            ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; 0          ; |CANDY_GW|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:segment_offset_config_deserialize                                                                                                                                                                                                                                                        ; lpm_shiftreg                                                                                     ; work          ;
;             |lpm_shiftreg:status_register|                                                                                              ; 17 (17)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 17 (17)          ; 0          ; |CANDY_GW|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|lpm_shiftreg:status_register                                                                                                                                                                                                                                                                          ; lpm_shiftreg                                                                                     ; work          ;
;             |serial_crc_16:\tdo_crc_gen:tdo_crc_calc|                                                                                   ; 14 (14)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 13 (13)          ; 0          ; |CANDY_GW|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc                                                                                                                                                                                                                                                               ; serial_crc_16                                                                                    ; work          ;
;             |sld_buffer_manager:sld_buffer_manager_inst|                                                                                ; 91 (91)     ; 59 (59)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (32)      ; 10 (10)           ; 49 (49)          ; 0          ; |CANDY_GW|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst                                                                                                                                                                                                                                                            ; sld_buffer_manager                                                                               ; work          ;
;             |sld_ela_control:ela_control|                                                                                               ; 27 (1)      ; 25 (1)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 21 (0)            ; 5 (1)            ; 0          ; |CANDY_GW|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control                                                                                                                                                                                                                                                                           ; sld_ela_control                                                                                  ; work          ;
;                |lpm_shiftreg:trigger_config_deserialize|                                                                                ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 4 (4)             ; 0 (0)            ; 0          ; |CANDY_GW|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                                                                                                   ; lpm_shiftreg                                                                                     ; work          ;
;                |sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|                                             ; 11 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 7 (0)             ; 3 (0)            ; 0          ; |CANDY_GW|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper                                                                                                                                                                                                ; sld_ela_trigger                                                                                  ; work          ;
;                   |sld_ela_trigger_6oo:auto_generated|                                                                                  ; 11 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 7 (0)             ; 3 (0)            ; 0          ; |CANDY_GW|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_6oo:auto_generated                                                                                                                                                             ; sld_ela_trigger_6oo                                                                              ; work          ;
;                      |sld_reserved_CANDY_GW_auto_signaltap_0_1_7f86:mgl_prim1|                                                          ; 11 (1)      ; 9 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 7 (0)             ; 3 (0)            ; 0          ; |CANDY_GW|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_6oo:auto_generated|sld_reserved_CANDY_GW_auto_signaltap_0_1_7f86:mgl_prim1                                                                                                     ; sld_reserved_CANDY_GW_auto_signaltap_0_1_7f86                                                    ; work          ;
;                         |lpm_shiftreg:config_shiftreg_3|                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_GW|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_6oo:auto_generated|sld_reserved_CANDY_GW_auto_signaltap_0_1_7f86:mgl_prim1|lpm_shiftreg:config_shiftreg_3                                                                      ; lpm_shiftreg                                                                                     ; work          ;
;                         |lpm_shiftreg:config_shiftreg_4|                                                                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 0 (0)            ; 0          ; |CANDY_GW|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_6oo:auto_generated|sld_reserved_CANDY_GW_auto_signaltap_0_1_7f86:mgl_prim1|lpm_shiftreg:config_shiftreg_4                                                                      ; lpm_shiftreg                                                                                     ; work          ;
;                         |lpm_shiftreg:config_shiftreg_5|                                                                                ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 3 (3)             ; 0 (0)            ; 0          ; |CANDY_GW|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_6oo:auto_generated|sld_reserved_CANDY_GW_auto_signaltap_0_1_7f86:mgl_prim1|lpm_shiftreg:config_shiftreg_5                                                                      ; lpm_shiftreg                                                                                     ; work          ;
;                         |sld_alt_reduction:unary_1|                                                                                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |CANDY_GW|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_6oo:auto_generated|sld_reserved_CANDY_GW_auto_signaltap_0_1_7f86:mgl_prim1|sld_alt_reduction:unary_1                                                                           ; sld_alt_reduction                                                                                ; work          ;
;                         |sld_mbpmg:mbpm_2|                                                                                              ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; 0          ; |CANDY_GW|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_6oo:auto_generated|sld_reserved_CANDY_GW_auto_signaltap_0_1_7f86:mgl_prim1|sld_mbpmg:mbpm_2                                                                                    ; sld_mbpmg                                                                                        ; work          ;
;                            |sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1|                                                      ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; 0          ; |CANDY_GW|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger:\multi_level_advanced_trigger_gen:advanced_trigger_wrapper|sld_ela_trigger_6oo:auto_generated|sld_reserved_CANDY_GW_auto_signaltap_0_1_7f86:mgl_prim1|sld_mbpmg:mbpm_2|sld_sbpmg:\gen_sbpmg_pipeline_less_than_two:sm0:0:sm1                              ; sld_sbpmg                                                                                        ; work          ;
;                |sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|                                                          ; 11 (1)      ; 11 (1)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (0)            ; 1 (1)            ; 0          ; |CANDY_GW|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity                                                                                                                                                                                                             ; sld_ela_trigger_flow_mgr                                                                         ; work          ;
;                   |lpm_shiftreg:trigger_config_deserialize|                                                                             ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 0 (0)            ; 0          ; |CANDY_GW|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_ela_control:ela_control|sld_ela_trigger_flow_mgr:\builtin:ela_trigger_flow_mgr_entity|lpm_shiftreg:trigger_config_deserialize                                                                                                                                                                     ; lpm_shiftreg                                                                                     ; work          ;
;             |sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|                                          ; 248 (10)    ; 230 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (10)      ; 2 (0)             ; 230 (0)          ; 0          ; |CANDY_GW|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst                                                                                                                                                                                                                      ; sld_offload_buffer_mgr                                                                           ; work          ;
;                |lpm_counter:\adv_point_3_and_more:advance_pointer_counter|                                                              ; 10 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 8 (0)            ; 0          ; |CANDY_GW|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter                                                                                                                                                            ; lpm_counter                                                                                      ; work          ;
;                   |cntr_bth:auto_generated|                                                                                             ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; 0          ; |CANDY_GW|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_bth:auto_generated                                                                                                                                    ; cntr_bth                                                                                         ; work          ;
;                |lpm_counter:read_pointer_counter|                                                                                       ; 10 (0)      ; 10 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (0)           ; 0          ; |CANDY_GW|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter                                                                                                                                                                                     ; lpm_counter                                                                                      ; work          ;
;                   |cntr_uji:auto_generated|                                                                                             ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; 0          ; |CANDY_GW|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:read_pointer_counter|cntr_uji:auto_generated                                                                                                                                                             ; cntr_uji                                                                                         ; work          ;
;                |lpm_counter:status_advance_pointer_counter|                                                                             ; 7 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 5 (0)            ; 0          ; |CANDY_GW|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter                                                                                                                                                                           ; lpm_counter                                                                                      ; work          ;
;                   |cntr_2rh:auto_generated|                                                                                             ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; 0          ; |CANDY_GW|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_2rh:auto_generated                                                                                                                                                   ; cntr_2rh                                                                                         ; work          ;
;                |lpm_counter:status_read_pointer_counter|                                                                                ; 3 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |CANDY_GW|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter                                                                                                                                                                              ; lpm_counter                                                                                      ; work          ;
;                   |cntr_odi:auto_generated|                                                                                             ; 3 (3)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; 0          ; |CANDY_GW|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_odi:auto_generated                                                                                                                                                      ; cntr_odi                                                                                         ; work          ;
;                |lpm_shiftreg:info_data_shift_out|                                                                                       ; 21 (21)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (21)          ; 0          ; |CANDY_GW|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:info_data_shift_out                                                                                                                                                                                     ; lpm_shiftreg                                                                                     ; work          ;
;                |lpm_shiftreg:ram_data_shift_out|                                                                                        ; 166 (166)   ; 164 (164)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 164 (164)        ; 0          ; |CANDY_GW|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:ram_data_shift_out                                                                                                                                                                                      ; lpm_shiftreg                                                                                     ; work          ;
;                |lpm_shiftreg:status_data_shift_out|                                                                                     ; 21 (21)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 21 (21)          ; 0          ; |CANDY_GW|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_shiftreg:status_data_shift_out                                                                                                                                                                                   ; lpm_shiftreg                                                                                     ; work          ;
;             |sld_rom_sr:crc_rom_sr|                                                                                                     ; 30 (30)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 8 (8)            ; 0          ; |CANDY_GW|sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr                                                                                                                                                                                                                                                                                 ; sld_rom_sr                                                                                       ; work          ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------+---------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                     ;
+----------------+----------+---------------+---------------+-----------------------+----------+----------+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE     ;
+----------------+----------+---------------+---------------+-----------------------+----------+----------+
; CODEC_CLKOUT   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[0]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[1]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[2]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LED[3]         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; PMOD1[0]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; PMOD1[1]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; PMOD1[2]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; PMOD1[3]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; OE             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; CODEC_RESET    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; CODEC_DATA_IN  ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DAC_BITCLOCK   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DAC_LRCLOCK    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DAC_SDO        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; UART_RX        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; UART_CTS       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_CLK       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_CKE       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; DRAM_ADDR[0]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[1]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[2]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[3]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[4]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[5]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[6]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[7]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[8]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[9]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[10]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[11]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_ADDR[12]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_BA[0]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_BA[1]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_CAS       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_RAS       ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_CS        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_WE        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_UDQM      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; DRAM_LDQM      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; QSPI_CS        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; QSPI_CLK       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; GROVE1[0]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; GROVE1[1]      ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; CODEC_SCL      ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --       ; --       ;
; CODEC_SDA      ; Bidir    ; --            ; (6) 868 ps    ; --                    ; --       ; --       ;
; CODEC_BITCLOCK ; Bidir    ; (0) 0 ps      ; (6) 868 ps    ; --                    ; --       ; --       ;
; CODEC_LRCLOCK  ; Bidir    ; (6) 868 ps    ; --            ; --                    ; --       ; --       ;
; DRAM_DQ[0]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[1]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[2]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[3]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[4]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[5]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[6]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[7]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[8]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[9]     ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[10]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[11]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[12]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[13]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[14]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; DRAM_DQ[15]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; QSPI_IO[0]     ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --       ; --       ;
; QSPI_IO[1]     ; Bidir    ; --            ; (6) 873 ps    ; --                    ; --       ; --       ;
; QSPI_IO[2]     ; Bidir    ; --            ; (6) 873 ps    ; --                    ; --       ; --       ;
; QSPI_IO[3]     ; Bidir    ; (6) 873 ps    ; --            ; --                    ; --       ; --       ;
; CODEC_DATA_OUT ; Input    ; --            ; (6) 868 ps    ; --                    ; --       ; --       ;
; CLK            ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; RST            ; Input    ; (6) 868 ps    ; --            ; --                    ; --       ; --       ;
; ADC_IN[7]      ; Input    ; (6) 873 ps    ; --            ; --                    ; --       ; --       ;
; ADC_IN[6]      ; Input    ; --            ; (6) 873 ps    ; --                    ; --       ; --       ;
; ADC_IN[5]      ; Input    ; --            ; (6) 873 ps    ; --                    ; --       ; --       ;
; ADC_IN[4]      ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; ADC_IN[3]      ; Input    ; --            ; (6) 873 ps    ; --                    ; --       ; --       ;
; PMOD2[3]       ; Input    ; (6) 868 ps    ; --            ; --                    ; --       ; --       ;
; ADC_IN[2]      ; Input    ; (6) 873 ps    ; --            ; --                    ; --       ; --       ;
; PMOD2[2]       ; Input    ; --            ; (6) 868 ps    ; --                    ; --       ; --       ;
; PMOD2[1]       ; Input    ; (6) 868 ps    ; --            ; --                    ; --       ; --       ;
; ADC_IN[1]      ; Input    ; --            ; (6) 873 ps    ; --                    ; --       ; --       ;
; PMOD2[0]       ; Input    ; (6) 868 ps    ; --            ; --                    ; --       ; --       ;
; ADC_IN[0]      ; Input    ; (6) 873 ps    ; --            ; --                    ; --       ; --       ;
; UART_RTS       ; Input    ; (6) 873 ps    ; --            ; --                    ; --       ; --       ;
; UART_TX        ; Input    ; --            ; (6) 873 ps    ; --                    ; --       ; --       ;
+----------------+----------+---------------+---------------+-----------------------+----------+----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                                       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                                                    ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; GROVE1[0]                                                                                                                                                                                                                              ;                   ;         ;
; GROVE1[1]                                                                                                                                                                                                                              ;                   ;         ;
; CODEC_SCL                                                                                                                                                                                                                              ;                   ;         ;
;      - i2c_master_top:u1|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|cSCL~1                                                                                                                                            ; 0                 ; 6       ;
; CODEC_SDA                                                                                                                                                                                                                              ;                   ;         ;
;      - i2c_master_top:u1|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|cSDA~1                                                                                                                                            ; 1                 ; 6       ;
; CODEC_BITCLOCK                                                                                                                                                                                                                         ;                   ;         ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|counter[0]                                                                                                                                                                             ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|counter[1]                                                                                                                                                                             ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|counter[2]                                                                                                                                                                             ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|counter[3]                                                                                                                                                                             ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|counter[4]                                                                                                                                                                             ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|counter[5]                                                                                                                                                                             ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|DATA_O_MST                                                                                                                                                                             ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_translator:avalon_i2s_0_s1_translator|waitrequest_reset_override                                                                         ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                     ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer|dreg[0]       ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|av_mm1_write                                                                                                                                                                           ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|av_mm1_writedata[0]                                                                                                                                                                    ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|av_mm1_writedata[10]                                                                                                                                                                   ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|av_mm1_writedata[11]                                                                                                                                                                   ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|av_mm1_writedata[12]                                                                                                                                                                   ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|av_mm1_writedata[13]                                                                                                                                                                   ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|av_mm1_writedata[14]                                                                                                                                                                   ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|av_mm1_writedata[15]                                                                                                                                                                   ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|av_mm1_writedata[16]                                                                                                                                                                   ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|av_mm1_writedata[17]                                                                                                                                                                   ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|av_mm1_writedata[18]                                                                                                                                                                   ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|av_mm1_writedata[19]                                                                                                                                                                   ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|av_mm1_writedata[1]                                                                                                                                                                    ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|av_mm1_writedata[20]                                                                                                                                                                   ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|av_mm1_writedata[21]                                                                                                                                                                   ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|av_mm1_writedata[22]                                                                                                                                                                   ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|av_mm1_writedata[23]                                                                                                                                                                   ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|av_mm1_writedata[24]                                                                                                                                                                   ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|av_mm1_writedata[25]                                                                                                                                                                   ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|av_mm1_writedata[26]                                                                                                                                                                   ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|av_mm1_writedata[27]                                                                                                                                                                   ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|av_mm1_writedata[28]                                                                                                                                                                   ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|av_mm1_writedata[29]                                                                                                                                                                   ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|av_mm1_writedata[2]                                                                                                                                                                    ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|av_mm1_writedata[30]                                                                                                                                                                   ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|av_mm1_writedata[31]                                                                                                                                                                   ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|av_mm1_writedata[3]                                                                                                                                                                    ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|av_mm1_writedata[4]                                                                                                                                                                    ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|av_mm1_writedata[5]                                                                                                                                                                    ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|av_mm1_writedata[6]                                                                                                                                                                    ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|av_mm1_writedata[7]                                                                                                                                                                    ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|av_mm1_writedata[8]                                                                                                                                                                    ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|av_mm1_writedata[9]                                                                                                                                                                    ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|av_mm2_read                                                                                                                                                                            ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[0]                                             ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[10]                                            ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[11]                                            ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[12]                                            ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[13]                                            ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[14]                                            ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[15]                                            ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[16]                                            ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[17]                                            ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[18]                                            ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[19]                                            ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[1]                                             ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[20]                                            ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[21]                                            ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[22]                                            ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[23]                                            ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[24]                                            ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[25]                                            ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[26]                                            ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[27]                                            ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[28]                                            ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[29]                                            ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[2]                                             ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[30]                                            ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[31]                                            ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[3]                                             ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[4]                                             ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[5]                                             ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[6]                                             ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[7]                                             ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[8]                                             ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[9]                                             ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                     ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer|dreg[0]       ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                        ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer|dreg[0]   ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[38]                                            ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[39]                                            ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[65]                                            ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                        ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer|dreg[0]   ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:avalon_i2s_0_s1_agent_rsp_fifo|mem_used[1]                                                                                             ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_translator:avalon_i2s_0_s1_translator|wait_latency_counter[1]                                                                            ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_translator:avalon_i2s_0_s1_translator|wait_latency_counter[0]                                                                            ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[0]                                             ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[10]                                            ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[11]                                            ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[12]                                            ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[13]                                            ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[14]                                            ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[15]                                            ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[16]                                            ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[17]                                            ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[18]                                            ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[19]                                            ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[1]                                             ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[20]                                            ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[21]                                            ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[22]                                            ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[23]                                            ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[24]                                            ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[25]                                            ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[26]                                            ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[27]                                            ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[28]                                            ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[29]                                            ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[2]                                             ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[30]                                            ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[31]                                            ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[3]                                             ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[4]                                             ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[5]                                             ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[6]                                             ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[7]                                             ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[8]                                             ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[9]                                             ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|counter_s[0]                                                                                                                                                                           ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|counter_s[1]                                                                                                                                                                           ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|counter_s[2]                                                                                                                                                                           ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|counter_s[3]                                                                                                                                                                           ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|counter_s[4]                                                                                                                                                                           ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|counter_s[5]                                                                                                                                                                           ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|lrclk_ff[0]                                                                                                                                                                            ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|lrclk_ff[1]                                                                                                                                                                            ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|lrclk_last                                                                                                                                                                             ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|odata[10]                                                                                                                                                                              ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|odata[11]                                                                                                                                                                              ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|odata[12]                                                                                                                                                                              ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|odata[13]                                                                                                                                                                              ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|odata[14]                                                                                                                                                                              ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|odata[15]                                                                                                                                                                              ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|odata[16]                                                                                                                                                                              ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|odata[17]                                                                                                                                                                              ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|odata[18]                                                                                                                                                                              ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|odata[19]                                                                                                                                                                              ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|odata[20]                                                                                                                                                                              ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|odata[21]                                                                                                                                                                              ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|odata[22]                                                                                                                                                                              ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|odata[23]                                                                                                                                                                              ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|odata[24]                                                                                                                                                                              ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|odata[25]                                                                                                                                                                              ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|odata[26]                                                                                                                                                                              ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|odata[27]                                                                                                                                                                              ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|odata[28]                                                                                                                                                                              ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|odata[29]                                                                                                                                                                              ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|odata[30]                                                                                                                                                                              ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|odata[7]                                                                                                                                                                               ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|odata[8]                                                                                                                                                                               ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|odata[9]                                                                                                                                                                               ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|out_flag                                                                                                                                                                               ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|data_l_mst[18]                                                                                                                                                                         ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|data_l_mst[17]                                                                                                                                                                         ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|data_l_mst[16]                                                                                                                                                                         ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|data_l_mst[19]                                                                                                                                                                         ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|data_r_mst[21]                                                                                                                                                                         ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|data_r_mst[22]                                                                                                                                                                         ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|data_r_mst[20]                                                                                                                                                                         ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|data_r_mst[23]                                                                                                                                                                         ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|data_r_mst[18]                                                                                                                                                                         ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|data_r_mst[17]                                                                                                                                                                         ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|data_r_mst[16]                                                                                                                                                                         ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|data_r_mst[19]                                                                                                                                                                         ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|data_l_mst[21]                                                                                                                                                                         ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|data_l_mst[22]                                                                                                                                                                         ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|data_l_mst[20]                                                                                                                                                                         ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|data_l_mst[23]                                                                                                                                                                         ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|data_r_mst[13]                                                                                                                                                                         ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|data_r_mst[11]                                                                                                                                                                         ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|data_r_mst[9]                                                                                                                                                                          ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|data_r_mst[15]                                                                                                                                                                         ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|data_l_mst[10]                                                                                                                                                                         ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|data_l_mst[12]                                                                                                                                                                         ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|data_l_mst[8]                                                                                                                                                                          ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|data_l_mst[14]                                                                                                                                                                         ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|data_r_mst[12]                                                                                                                                                                         ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|data_r_mst[10]                                                                                                                                                                         ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|data_r_mst[8]                                                                                                                                                                          ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|data_r_mst[14]                                                                                                                                                                         ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|data_l_mst[13]                                                                                                                                                                         ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|data_l_mst[11]                                                                                                                                                                         ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|data_l_mst[9]                                                                                                                                                                          ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|data_l_mst[15]                                                                                                                                                                         ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|data_l_mst[7]                                                                                                                                                                          ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|data_r_mst[7]                                                                                                                                                                          ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|data_r_mst[29]                                                                                                                                                                         ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|data_l_mst[28]                                                                                                                                                                         ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|data_r_mst[28]                                                                                                                                                                         ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|data_l_mst[29]                                                                                                                                                                         ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|data_l_mst[26]                                                                                                                                                                         ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|data_r_mst[27]                                                                                                                                                                         ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|data_r_mst[26]                                                                                                                                                                         ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|data_l_mst[27]                                                                                                                                                                         ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|data_l_mst[24]                                                                                                                                                                         ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|data_r_mst[25]                                                                                                                                                                         ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|data_r_mst[24]                                                                                                                                                                         ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|data_l_mst[25]                                                                                                                                                                         ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|data_l_mst[30]                                                                                                                                                                         ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|data_r_mst[30]                                                                                                                                                                         ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                  ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer|din_s1        ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|shift_reg_mst[0]                                                                                                                                                                       ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|shift_reg_mst[10]                                                                                                                                                                      ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|shift_reg_mst[11]                                                                                                                                                                      ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|shift_reg_mst[12]                                                                                                                                                                      ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|shift_reg_mst[13]                                                                                                                                                                      ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|shift_reg_mst[14]                                                                                                                                                                      ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|shift_reg_mst[15]                                                                                                                                                                      ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|shift_reg_mst[16]                                                                                                                                                                      ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|shift_reg_mst[17]                                                                                                                                                                      ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|shift_reg_mst[18]                                                                                                                                                                      ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|shift_reg_mst[19]                                                                                                                                                                      ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|shift_reg_mst[1]                                                                                                                                                                       ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|shift_reg_mst[20]                                                                                                                                                                      ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|shift_reg_mst[21]                                                                                                                                                                      ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|shift_reg_mst[22]                                                                                                                                                                      ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|shift_reg_mst[23]                                                                                                                                                                      ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|shift_reg_mst[24]                                                                                                                                                                      ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|shift_reg_mst[25]                                                                                                                                                                      ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|shift_reg_mst[26]                                                                                                                                                                      ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|shift_reg_mst[27]                                                                                                                                                                      ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|shift_reg_mst[28]                                                                                                                                                                      ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|shift_reg_mst[29]                                                                                                                                                                      ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|shift_reg_mst[2]                                                                                                                                                                       ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|shift_reg_mst[30]                                                                                                                                                                      ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|shift_reg_mst[31]                                                                                                                                                                      ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|shift_reg_mst[3]                                                                                                                                                                       ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|shift_reg_mst[4]                                                                                                                                                                       ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|shift_reg_mst[5]                                                                                                                                                                       ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|shift_reg_mst[6]                                                                                                                                                                       ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|shift_reg_mst[7]                                                                                                                                                                       ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|shift_reg_mst[8]                                                                                                                                                                       ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|shift_reg_mst[9]                                                                                                                                                                       ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:avalon_i2s_0_av_mm2_translator|read_accepted                                                                                 ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer|din_s1        ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer|din_s1    ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer|din_s1    ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:avalon_i2s_0_s1_agent_rsp_fifo|mem_used[0]                                                                                             ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                 ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer|dreg[0]   ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_translator:avalon_i2s_0_s1_translator|read_latency_shift_reg[0]                                                                          ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:avalon_i2s_0_s1_agent_rdata_fifo|mem_used[0]                                                                                           ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:avalon_i2s_0_s1_agent_rsp_fifo|mem[0][119]                                                                                             ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[66]                                            ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[119]                                           ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[64]                                            ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]                                                                                   ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer|din_s1    ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:avalon_i2s_0_s1_agent_rdata_fifo|mem_used[1]                                                                                           ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:avalon_i2s_0_s1_agent_rsp_fifo|mem[1][119]                                                                                             ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[119]                                            ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]                                                                                   ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:avalon_i2s_0_s1_agent_rsp_fifo|mem[0][120]                                                                                             ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[41]                                                 ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[42]                                                 ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:avalon_i2s_0_s1_agent_rsp_fifo|mem[1][120]                                                                                             ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[73]                                                 ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[40]                                                 ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                        ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[25]                                             ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[9]                                              ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[15]                                             ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[23]                                             ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[7]                                              ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[31]                                             ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[30]                                             ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[14]                                             ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[21]                                             ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[5]                                              ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[28]                                             ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[12]                                             ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[19]                                             ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[27]                                             ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[11]                                             ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[3]                                              ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[18]                                             ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[2]                                              ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[26]                                             ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[10]                                             ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[16]                                             ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[0]                                              ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer|dreg[0]   ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[8]                                                  ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[24]                                                 ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[16]                                                 ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[0]                                                  ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[9]                                                  ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[17]                                                 ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[25]                                                 ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[1]                                                  ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[10]                                                 ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[18]                                                 ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[26]                                                 ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[2]                                                  ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[11]                                                 ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[19]                                                 ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[27]                                                 ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[3]                                                  ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[12]                                                 ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[20]                                                 ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[28]                                                 ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[4]                                                  ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[13]                                                 ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[21]                                                 ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[29]                                                 ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[5]                                                  ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[14]                                                 ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[22]                                                 ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[30]                                                 ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[6]                                                  ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[15]                                                 ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[23]                                                 ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[31]                                                 ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|in_data_buffer[7]                                                  ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:avalon_i2s_0_s1_agent_rdata_fifo|mem[0][0]                                                                                             ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer|din_s1    ; 0                 ; 0       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:avalon_i2s_0_s1_agent_rdata_fifo|mem[1][31]                                                                                            ; 0                 ; 0       ;
;      - DAC_BITCLOCK~output                                                                                                                                                                                                             ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[115]~feeder                                                                                                                                                                      ; 1                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[0]~feeder                                                                                                                                                                        ; 1                 ; 6       ;
; CODEC_LRCLOCK                                                                                                                                                                                                                          ;                   ;         ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|lrclk_ff[0]                                                                                                                                                                            ; 0                 ; 6       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|Mux1~6                                                                                                                                                                                 ; 0                 ; 6       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|Mux1~9                                                                                                                                                                                 ; 0                 ; 6       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|Mux1~16                                                                                                                                                                                ; 0                 ; 6       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|Mux1~20                                                                                                                                                                                ; 0                 ; 6       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|Mux1~23                                                                                                                                                                                ; 0                 ; 6       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|Mux1~25                                                                                                                                                                                ; 0                 ; 6       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|Mux1~26                                                                                                                                                                                ; 0                 ; 6       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|Mux1~27                                                                                                                                                                                ; 0                 ; 6       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|Mux1~28                                                                                                                                                                                ; 0                 ; 6       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|Mux1~30                                                                                                                                                                                ; 0                 ; 6       ;
;      - DAC_LRCLOCK~output                                                                                                                                                                                                              ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[4]                                                                                                                                                                               ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_trigger_in_reg[0]                                                                                                                                                                            ; 0                 ; 6       ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[5]                                                                                                                                                                               ; 0                 ; 6       ;
; DRAM_DQ[0]                                                                                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[1]                                                                                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[2]                                                                                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[3]                                                                                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[4]                                                                                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[5]                                                                                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[6]                                                                                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[7]                                                                                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[8]                                                                                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[9]                                                                                                                                                                                                                             ;                   ;         ;
; DRAM_DQ[10]                                                                                                                                                                                                                            ;                   ;         ;
; DRAM_DQ[11]                                                                                                                                                                                                                            ;                   ;         ;
; DRAM_DQ[12]                                                                                                                                                                                                                            ;                   ;         ;
; DRAM_DQ[13]                                                                                                                                                                                                                            ;                   ;         ;
; DRAM_DQ[14]                                                                                                                                                                                                                            ;                   ;         ;
; DRAM_DQ[15]                                                                                                                                                                                                                            ;                   ;         ;
; QSPI_IO[0]                                                                                                                                                                                                                             ;                   ;         ;
;      - candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|flash_datain_reg~6    ; 0                 ; 6       ;
; QSPI_IO[1]                                                                                                                                                                                                                             ;                   ;         ;
;      - candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|flash_datain_reg~6    ; 1                 ; 6       ;
;      - candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|flash_datain_reg~7    ; 1                 ; 6       ;
; QSPI_IO[2]                                                                                                                                                                                                                             ;                   ;         ;
;      - candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|flash_datain_reg[2]~4 ; 1                 ; 6       ;
; QSPI_IO[3]                                                                                                                                                                                                                             ;                   ;         ;
;      - candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|flash_datain_reg[3]~1 ; 0                 ; 6       ;
; CODEC_DATA_OUT                                                                                                                                                                                                                         ;                   ;         ;
;      - sld_signaltap:auto_signaltap_0|acq_data_in_reg[1]~feeder                                                                                                                                                                        ; 1                 ; 6       ;
;      - candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|shift_reg_mst[0]~feeder                                                                                                                                                                ; 1                 ; 6       ;
; CLK                                                                                                                                                                                                                                    ;                   ;         ;
; RST                                                                                                                                                                                                                                    ;                   ;         ;
;      - candy_gw_qsys:u0|altera_reset_controller:rst_controller_003|merged_reset~0                                                                                                                                                      ; 0                 ; 6       ;
;      - rstn                                                                                                                                                                                                                            ; 0                 ; 6       ;
; ADC_IN[7]                                                                                                                                                                                                                              ;                   ;         ;
;      - candy_gw_qsys:u0|candy_gw_qsys_pio_6:pio_6|read_mux_out[7]                                                                                                                                                                      ; 0                 ; 6       ;
; ADC_IN[6]                                                                                                                                                                                                                              ;                   ;         ;
;      - candy_gw_qsys:u0|candy_gw_qsys_pio_6:pio_6|read_mux_out[6]                                                                                                                                                                      ; 1                 ; 6       ;
; ADC_IN[5]                                                                                                                                                                                                                              ;                   ;         ;
;      - candy_gw_qsys:u0|candy_gw_qsys_pio_6:pio_6|read_mux_out[5]                                                                                                                                                                      ; 1                 ; 6       ;
; ADC_IN[4]                                                                                                                                                                                                                              ;                   ;         ;
; ADC_IN[3]                                                                                                                                                                                                                              ;                   ;         ;
;      - candy_gw_qsys:u0|candy_gw_qsys_pio_6:pio_6|read_mux_out[3]                                                                                                                                                                      ; 1                 ; 6       ;
; PMOD2[3]                                                                                                                                                                                                                               ;                   ;         ;
;      - candy_gw_qsys:u0|candy_gw_qsys_pio_3:pio_3|read_mux_out[3]                                                                                                                                                                      ; 0                 ; 6       ;
; ADC_IN[2]                                                                                                                                                                                                                              ;                   ;         ;
;      - candy_gw_qsys:u0|candy_gw_qsys_pio_6:pio_6|read_mux_out[2]                                                                                                                                                                      ; 0                 ; 6       ;
; PMOD2[2]                                                                                                                                                                                                                               ;                   ;         ;
;      - candy_gw_qsys:u0|candy_gw_qsys_pio_3:pio_3|read_mux_out[2]                                                                                                                                                                      ; 1                 ; 6       ;
; PMOD2[1]                                                                                                                                                                                                                               ;                   ;         ;
;      - candy_gw_qsys:u0|candy_gw_qsys_pio_3:pio_3|read_mux_out[1]                                                                                                                                                                      ; 0                 ; 6       ;
; ADC_IN[1]                                                                                                                                                                                                                              ;                   ;         ;
;      - candy_gw_qsys:u0|candy_gw_qsys_pio_6:pio_6|read_mux_out[1]                                                                                                                                                                      ; 1                 ; 6       ;
; PMOD2[0]                                                                                                                                                                                                                               ;                   ;         ;
;      - candy_gw_qsys:u0|candy_gw_qsys_pio_3:pio_3|read_mux_out[0]                                                                                                                                                                      ; 0                 ; 6       ;
; ADC_IN[0]                                                                                                                                                                                                                              ;                   ;         ;
;      - candy_gw_qsys:u0|candy_gw_qsys_pio_6:pio_6|read_mux_out[0]                                                                                                                                                                      ; 0                 ; 6       ;
; UART_RTS                                                                                                                                                                                                                               ;                   ;         ;
;      - candy_gw_qsys:u0|candy_gw_qsys_uart_0:uart_0|candy_gw_qsys_uart_0_regs:the_candy_gw_qsys_uart_0_regs|cts_status_bit                                                                                                             ; 0                 ; 6       ;
; UART_TX                                                                                                                                                                                                                                ;                   ;         ;
;      - candy_gw_qsys:u0|candy_gw_qsys_uart_0:uart_0|candy_gw_qsys_uart_0_rx:the_candy_gw_qsys_uart_0_rx|altera_std_synchronizer:the_altera_std_synchronizer|din_s1                                                                     ; 1                 ; 6       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                          ; Location               ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; CLK                                                                                                                                                                                                                                                                                                                                                                           ; PIN_G5                 ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; CLK                                                                                                                                                                                                                                                                                                                                                                           ; PIN_G5                 ; 41      ; Clock                                              ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; CODEC_BITCLOCK                                                                                                                                                                                                                                                                                                                                                                ; PIN_A6                 ; 323     ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                  ; JTAG_X25_Y18_N0        ; 588     ; Clock                                              ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                  ; JTAG_X25_Y18_N0        ; 25      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|AVALON2PWM:avalon_pwm_0|Equal10~10                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X16_Y4_N20      ; 32      ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|AVALON2PWM:avalon_pwm_0|Equal1~10                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X14_Y5_N16      ; 32      ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|AVALON2PWM:avalon_pwm_0|Equal4~10                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X15_Y5_N26      ; 32      ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|AVALON2PWM:avalon_pwm_0|Equal7~10                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X14_Y5_N10      ; 32      ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|AVALON2PWM:avalon_pwm_0|process_0~2                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X14_Y2_N4       ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|AVALON2PWM:avalon_pwm_0|process_1~2                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X14_Y2_N14      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|AVALON2PWM:avalon_pwm_0|process_2~2                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X14_Y2_N8       ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|AVALON2PWM:avalon_pwm_0|process_3~2                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X15_Y4_N16      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|AVALON2PWM:avalon_pwm_0|pwm_duty0[15]~0                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X14_Y2_N10      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|AVALON2PWM:avalon_pwm_0|pwm_duty1[15]~0                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X14_Y2_N0       ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|AVALON2PWM:avalon_pwm_0|pwm_duty2[15]~0                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X14_Y2_N30      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|AVALON2PWM:avalon_pwm_0|pwm_duty3[15]~0                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X14_Y2_N12      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|AVALON2WB:avalon_wb|CYC_O~1                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X35_Y10_N24     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|AVALON2WB:avalon_wb|process_0~2                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X35_Y10_N6      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|AVALON2WB:avalon_wb|process_5~2                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X44_Y3_N12      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|av_mm1_writedata[0]~0                                                                                                                                                                                                                                                                                                                ; LCCOMB_X21_Y9_N30      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|cnt~0                                                                                                                                                                                                                                                                                                                                ; LCCOMB_X20_Y13_N22     ; 6       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|data_l_mst[30]~1                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X19_Y11_N30     ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|data_r_mst[30]~0                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X19_Y11_N20     ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|odata[10]~0                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X21_Y9_N0       ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_csr_controller:avmm_csr_controller|csr_sector_page_erase_addr_reg[9]~1                                                                                                                                                                                                                           ; LCCOMB_X32_Y16_N18     ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_csr_controller:avmm_csr_controller|csr_wp_mode[0]~1                                                                                                                                                                                                                                              ; LCCOMB_X31_Y15_N26     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_csr_controller:avmm_csr_controller|reset_n_reg2                                                                                                                                                                                                                                                  ; FF_X31_Y10_N25         ; 195     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|Equal2~0                                                                                                                                                                                                                                                    ; LCCOMB_X31_Y16_N12     ; 51      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|always9~0                                                                                                                                                                                                                                                   ; LCCOMB_X35_Y17_N24     ; 2       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; candy_gw_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|avmm_burstcount_reg[1]~2                                                                                                                                                                                                                                    ; LCCOMB_X28_Y18_N2      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|data_count[1]~1                                                                                                                                                                                                                                             ; LCCOMB_X27_Y18_N8      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|erase_count[0]~0                                                                                                                                                                                                                                            ; LCCOMB_X27_Y17_N8      ; 27      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|erase_state~30                                                                                                                                                                                                                                              ; LCCOMB_X27_Y17_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_ardin_align_backup_reg[0]~1                                                                                                                                                                                                                           ; LCCOMB_X27_Y18_N10     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|flash_seq_read_ardin[12]~3                                                                                                                                                                                                                                  ; LCCOMB_X32_Y18_N0      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|read_state.READ_STATE_IDLE                                                                                                                                                                                                                                  ; FF_X28_Y19_N31         ; 43      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|read_state.READ_STATE_SETUP                                                                                                                                                                                                                                 ; FF_X28_Y19_N5          ; 28      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|write_count[0]~7                                                                                                                                                                                                                                            ; LCCOMB_X31_Y17_N10     ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|write_state.WRITE_STATE_IDLE                                                                                                                                                                                                                                ; FF_X36_Y17_N23         ; 49      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|write_state.WRITE_STATE_WRITE                                                                                                                                                                                                                               ; FF_X31_Y17_N21         ; 42      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|write_state~23                                                                                                                                                                                                                                              ; LCCOMB_X32_Y17_N22     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|osc                                                                                                                                                                                                                                                                   ; UNVM_X0_Y18_N40        ; 2       ; Clock                                              ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; candy_gw_qsys:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                ; FF_X21_Y11_N13         ; 306     ; Async. clear                                       ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; candy_gw_qsys:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                ; FF_X21_Y11_N13         ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|altera_reset_controller:rst_controller_002|r_sync_rst                                                                                                                                                                                                                                                                                                        ; FF_X48_Y13_N17         ; 84      ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|altera_reset_controller:rst_controller_002|r_sync_rst                                                                                                                                                                                                                                                                                                        ; FF_X48_Y13_N17         ; 3538    ; Async. clear, Async. load                          ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; candy_gw_qsys:u0|altera_reset_controller:rst_controller_003|merged_reset~0                                                                                                                                                                                                                                                                                                    ; LCCOMB_X42_Y1_N24      ; 12      ; Async. clear                                       ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; candy_gw_qsys:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                    ; FF_X33_Y1_N29          ; 38      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_altpll_0:altpll_0|candy_gw_qsys_altpll_0_altpll_smt2:sd1|wire_pll7_clk[1]                                                                                                                                                                                                                                                                      ; PLL_1                  ; 6353    ; Clock                                              ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_altpll_0:altpll_0|candy_gw_qsys_altpll_0_altpll_smt2:sd1|wire_pll7_clk[3]                                                                                                                                                                                                                                                                      ; PLL_1                  ; 976     ; Clock                                              ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_altpll_0:altpll_0|candy_gw_qsys_altpll_0_altpll_smt2:sd1|wire_pll7_locked                                                                                                                                                                                                                                                                      ; PLL_1                  ; 4       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_altpll_0:altpll_0|prev_reset                                                                                                                                                                                                                                                                                                                   ; FF_X32_Y1_N5           ; 2       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_dma_rx:dma_rx|candy_gw_qsys_dma_rx_fifo_module:the_candy_gw_qsys_dma_rx_fifo_module|estimated_wraddress[3]~37                                                                                                                                                                                                                                  ; LCCOMB_X22_Y4_N26      ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_dma_rx:dma_rx|candy_gw_qsys_dma_rx_fifo_module:the_candy_gw_qsys_dma_rx_fifo_module|wraddress[0]~15                                                                                                                                                                                                                                            ; LCCOMB_X26_Y5_N22      ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_dma_rx:dma_rx|candy_gw_qsys_dma_rx_fifo_module:the_candy_gw_qsys_dma_rx_fifo_module|write_collision~7                                                                                                                                                                                                                                          ; LCCOMB_X20_Y3_N26      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_dma_rx:dma_rx|candy_gw_qsys_dma_rx_read_data_mux:the_candy_gw_qsys_dma_rx_read_data_mux|readdata_mux_select[1]~0                                                                                                                                                                                                                               ; LCCOMB_X26_Y3_N30      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_dma_rx:dma_rx|flush_fifo                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X26_Y5_N30      ; 39      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_dma_rx:dma_rx|length[11]~2                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X20_Y1_N2       ; 25      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_dma_rx:dma_rx|p1_control~2                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X25_Y3_N26      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_dma_rx:dma_rx|p1_readaddress~0                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X26_Y3_N16      ; 5       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_dma_rx:dma_rx|p1_writeaddress~0                                                                                                                                                                                                                                                                                                                ; LCCOMB_X33_Y7_N18      ; 25      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_dma_rx:dma_rx|readaddress[3]~7                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X26_Y3_N18      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_dma_rx:dma_rx|reset_n                                                                                                                                                                                                                                                                                                                          ; FF_X30_Y4_N1           ; 196     ; Async. clear                                       ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_dma_rx:dma_rx|writeaddress[23]~27                                                                                                                                                                                                                                                                                                              ; LCCOMB_X33_Y7_N16      ; 25      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_dma_rx:dma_rx|writelength[24]~0                                                                                                                                                                                                                                                                                                                ; LCCOMB_X24_Y2_N26      ; 25      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_dma_tx:dma_tx|candy_gw_qsys_dma_tx_fifo_module:the_candy_gw_qsys_dma_tx_fifo_module|estimated_wraddress[4]~31                                                                                                                                                                                                                                  ; LCCOMB_X36_Y4_N22      ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_dma_tx:dma_tx|candy_gw_qsys_dma_tx_fifo_module:the_candy_gw_qsys_dma_tx_fifo_module|wraddress[1]~35                                                                                                                                                                                                                                            ; LCCOMB_X35_Y7_N18      ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_dma_tx:dma_tx|candy_gw_qsys_dma_tx_fifo_module:the_candy_gw_qsys_dma_tx_fifo_module|write_collision                                                                                                                                                                                                                                            ; LCCOMB_X43_Y5_N10      ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_dma_tx:dma_tx|candy_gw_qsys_dma_tx_read_data_mux:the_candy_gw_qsys_dma_tx_read_data_mux|read_data_mux_input~1                                                                                                                                                                                                                                  ; LCCOMB_X36_Y8_N6       ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_dma_tx:dma_tx|candy_gw_qsys_dma_tx_read_data_mux:the_candy_gw_qsys_dma_tx_read_data_mux|readdata_mux_select[1]~0                                                                                                                                                                                                                               ; LCCOMB_X35_Y7_N16      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_dma_tx:dma_tx|flush_fifo                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X35_Y7_N24      ; 39      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_dma_tx:dma_tx|length[0]~0                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X36_Y8_N4       ; 25      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_dma_tx:dma_tx|p1_readaddress~0                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X36_Y8_N0       ; 25      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_dma_tx:dma_tx|p1_writeaddress~0                                                                                                                                                                                                                                                                                                                ; LCCOMB_X35_Y8_N18      ; 5       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_dma_tx:dma_tx|readaddress[4]~47                                                                                                                                                                                                                                                                                                                ; LCCOMB_X36_Y8_N14      ; 25      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_dma_tx:dma_tx|reset_n                                                                                                                                                                                                                                                                                                                          ; FF_X41_Y17_N9          ; 196     ; Async. clear                                       ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_dma_tx:dma_tx|writeaddress[0]~15                                                                                                                                                                                                                                                                                                               ; LCCOMB_X35_Y8_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_dma_tx:dma_tx|writelength[21]~0                                                                                                                                                                                                                                                                                                                ; LCCOMB_X37_Y8_N30      ; 25      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_fifo_rx:fifo_rx|candy_gw_qsys_fifo_rx_scfifo_with_controls:the_scfifo_with_controls|always4~3                                                                                                                                                                                                                                                  ; LCCOMB_X24_Y5_N8       ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_fifo_rx:fifo_rx|candy_gw_qsys_fifo_rx_scfifo_with_controls:the_scfifo_with_controls|always5~2                                                                                                                                                                                                                                                  ; LCCOMB_X24_Y5_N10      ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_fifo_rx:fifo_rx|candy_gw_qsys_fifo_rx_scfifo_with_controls:the_scfifo_with_controls|always6~2                                                                                                                                                                                                                                                  ; LCCOMB_X24_Y5_N0       ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_fifo_rx:fifo_rx|candy_gw_qsys_fifo_rx_scfifo_with_controls:the_scfifo_with_controls|candy_gw_qsys_fifo_rx_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_rs21:auto_generated|a_dpfifo_2331:dpfifo|a_fefifo_jaf:fifo_state|_~0                                                                                                    ; LCCOMB_X17_Y5_N2       ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_fifo_rx:fifo_rx|candy_gw_qsys_fifo_rx_scfifo_with_controls:the_scfifo_with_controls|candy_gw_qsys_fifo_rx_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_rs21:auto_generated|a_dpfifo_2331:dpfifo|a_fefifo_jaf:fifo_state|valid_rreq                                                                                             ; LCCOMB_X13_Y5_N30      ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_fifo_rx:fifo_rx|candy_gw_qsys_fifo_rx_scfifo_with_controls:the_scfifo_with_controls|candy_gw_qsys_fifo_rx_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_rs21:auto_generated|a_dpfifo_2331:dpfifo|valid_wreq                                                                                                                     ; LCCOMB_X13_Y5_N10      ; 24      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_fifo_tx:fifo_tx|candy_gw_qsys_fifo_tx_scfifo_with_controls:the_scfifo_with_controls|candy_gw_qsys_fifo_tx_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_ja21:auto_generated|a_dpfifo_qg21:dpfifo|a_fefifo_kae:fifo_state|_~0                                                                                                    ; LCCOMB_X24_Y7_N2       ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_fifo_tx:fifo_tx|candy_gw_qsys_fifo_tx_scfifo_with_controls:the_scfifo_with_controls|candy_gw_qsys_fifo_tx_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_ja21:auto_generated|a_dpfifo_qg21:dpfifo|a_fefifo_kae:fifo_state|valid_wreq                                                                                             ; LCCOMB_X26_Y7_N8       ; 24      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_fifo_tx:fifo_tx|candy_gw_qsys_fifo_tx_scfifo_with_controls:the_scfifo_with_controls|candy_gw_qsys_fifo_tx_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_ja21:auto_generated|a_dpfifo_qg21:dpfifo|valid_rreq                                                                                                                     ; LCCOMB_X22_Y7_N2       ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                ; FF_X3_Y15_N1           ; 3       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                ; FF_X3_Y15_N1           ; 880     ; Async. clear                                       ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_multiplexer:multiplexer|sink1_ready                                                                                                                                                             ; LCCOMB_X6_Y11_N6       ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_multiplexer:multiplexer|update_grant~0                                                                                                                                                          ; LCCOMB_X6_Y14_N18      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|Equal16~0                                                                                                                                                           ; LCCOMB_X4_Y11_N0       ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|Mux0~9                                                                                                                                                              ; LCCOMB_X12_Y8_N22      ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|adapter_8_1:adapter_8_1_inst|always4~0                                                                                                                              ; LCCOMB_X2_Y12_N6       ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|adapter_8_1:adapter_8_1_inst|in_ready                                                                                                                               ; LCCOMB_X2_Y12_N28      ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|adapter_8_2:adapter_8_2_inst|always4~1                                                                                                                              ; LCCOMB_X2_Y12_N30      ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|adapter_8_2:adapter_8_2_inst|in_ready                                                                                                                               ; LCCOMB_X3_Y11_N28      ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|adapter_8_4:adapter_8_4_inst|always4~0                                                                                                                              ; LCCOMB_X2_Y12_N0       ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|adapter_8_4:adapter_8_4_inst|in_ready                                                                                                                               ; LCCOMB_X2_Y11_N20      ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|always6~1                                                                                                                                                           ; LCCOMB_X10_Y7_N8       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|dummy_cnt_done~2                                                                                                                                                    ; LCCOMB_X8_Y10_N18      ; 7       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|inf_sc_fifo_ser_data:inf_sc_fifo_ser_data_inst|altera_avalon_sc_fifo:inf_sc_fifo_ser_data|always1~0                                                                 ; LCCOMB_X2_Y6_N12       ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|inf_sc_fifo_ser_data:inf_sc_fifo_ser_data_inst|altera_avalon_sc_fifo:inf_sc_fifo_ser_data|always2~0                                                                 ; LCCOMB_X2_Y6_N10       ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|inf_sc_fifo_ser_data:inf_sc_fifo_ser_data_inst|altera_avalon_sc_fifo:inf_sc_fifo_ser_data|always3~0                                                                 ; LCCOMB_X2_Y6_N20       ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|inf_sc_fifo_ser_data:inf_sc_fifo_ser_data_inst|altera_avalon_sc_fifo:inf_sc_fifo_ser_data|always4~0                                                                 ; LCCOMB_X2_Y6_N18       ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|inf_sc_fifo_ser_data:inf_sc_fifo_ser_data_inst|altera_avalon_sc_fifo:inf_sc_fifo_ser_data|always5~0                                                                 ; LCCOMB_X2_Y6_N8        ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|inf_sc_fifo_ser_data:inf_sc_fifo_ser_data_inst|altera_avalon_sc_fifo:inf_sc_fifo_ser_data|always6~0                                                                 ; LCCOMB_X2_Y6_N14       ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|inf_sc_fifo_ser_data:inf_sc_fifo_ser_data_inst|altera_avalon_sc_fifo:inf_sc_fifo_ser_data|always7~0                                                                 ; LCCOMB_X2_Y6_N22       ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|inf_sc_fifo_ser_data:inf_sc_fifo_ser_data_inst|altera_avalon_sc_fifo:inf_sc_fifo_ser_data|always8~0                                                                 ; LCCOMB_X2_Y6_N16       ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|inf_sc_fifo_ser_data:inf_sc_fifo_ser_data_inst|altera_avalon_sc_fifo:inf_sc_fifo_ser_data|internal_out_ready                                                        ; LCCOMB_X3_Y7_N28       ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|inf_sc_fifo_ser_data:inf_sc_fifo_ser_data_inst|altera_avalon_sc_fifo:inf_sc_fifo_ser_data|internal_out_valid~0                                                      ; LCCOMB_X2_Y6_N30       ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|inf_sc_fifo_ser_data:inf_sc_fifo_ser_data_inst|altera_avalon_sc_fifo:inf_sc_fifo_ser_data|mem_used[8]~2                                                             ; LCCOMB_X2_Y8_N16       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|intel_generic_serial_flash_interface_gpio:dedicated_interface|data_buf[0]~0                                                                                         ; LCCOMB_X4_Y8_N30       ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|intel_generic_serial_flash_interface_gpio:dedicated_interface|data_buf[1]~1                                                                                         ; LCCOMB_X1_Y8_N14       ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|intel_generic_serial_flash_interface_gpio:dedicated_interface|data_buf[2]~2                                                                                         ; LCCOMB_X1_Y8_N8        ; 2       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|oe_reg                                                                                                                                                              ; FF_X11_Y8_N13          ; 5       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|qspi_inf_mux:qspi_inf_mux_inst|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst_qspi_inf_mux_qspi_inf_mux:qspi_inf_mux|WideOr1~3              ; LCCOMB_X2_Y12_N14      ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|read_data_cnt[0]~1                                                                                                                                                  ; LCCOMB_X4_Y8_N14       ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|read_data_valid                                                                                                                                                     ; FF_X4_Y8_N23           ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|state.ST_ASSERT_CS_DLY                                                                                                                                              ; FF_X8_Y8_N23           ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|state.ST_DEASSERT_CS_DLY                                                                                                                                            ; FF_X10_Y7_N19          ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|state.ST_RECEIVE                                                                                                                                                    ; FF_X7_Y10_N27          ; 22      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|state.ST_SEND                                                                                                                                                       ; FF_X3_Y7_N7            ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|state.ST_START_CLK                                                                                                                                                  ; FF_X8_Y8_N31           ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|internal_out_ready                                                                                       ; LCCOMB_X6_Y16_N20      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|burstcount_register[6]~23                                                                                                                                         ; LCCOMB_X19_Y16_N20     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|current_state.STATE_READ_DATA                                                                                                                                     ; FF_X16_Y12_N15         ; 37      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|fifo_in_valid~3                                                                                                                                                   ; LCCOMB_X22_Y13_N24     ; 36      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|fifo_in_valid~4                                                                                                                                                   ; LCCOMB_X7_Y16_N16      ; 8       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|mem_byteenable_reg[3]~2                                                                                                                                           ; LCCOMB_X22_Y13_N8      ; 26      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|sop_enable                                                                                                                                                        ; FF_X19_Y16_N29         ; 11      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|intel_generic_serial_flash_interface_cmd:serial_flash_inf_cmd_gen_inst|always0~2                                                                                                                                                                         ; LCCOMB_X6_Y11_N22      ; 73      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|intel_generic_serial_flash_interface_cmd:serial_flash_inf_cmd_gen_inst|always12~1                                                                                                                                                                        ; LCCOMB_X2_Y14_N22      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|intel_generic_serial_flash_interface_cmd:serial_flash_inf_cmd_gen_inst|always2~1                                                                                                                                                                         ; LCCOMB_X6_Y11_N26      ; 6       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|intel_generic_serial_flash_interface_cmd:serial_flash_inf_cmd_gen_inst|always8~0                                                                                                                                                                         ; LCCOMB_X1_Y14_N20      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|intel_generic_serial_flash_interface_cmd:serial_flash_inf_cmd_gen_inst|comb~0                                                                                                                                                                            ; LCCOMB_X3_Y15_N8       ; 117     ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|intel_generic_serial_flash_interface_cmd:serial_flash_inf_cmd_gen_inst|data_adapter_32_8:data_adapter_32_8_inst|always4~0                                                                                                                                ; LCCOMB_X7_Y11_N20      ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|intel_generic_serial_flash_interface_cmd:serial_flash_inf_cmd_gen_inst|data_adapter_32_8:data_adapter_32_8_inst|in_ready                                                                                                                                 ; LCCOMB_X7_Y11_N16      ; 33      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|intel_generic_serial_flash_interface_cmd:serial_flash_inf_cmd_gen_inst|data_adapter_8_32:data_adapter_8_32_inst|a_ready                                                                                                                                  ; LCCOMB_X3_Y14_N6       ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|intel_generic_serial_flash_interface_cmd:serial_flash_inf_cmd_gen_inst|data_adapter_8_32:data_adapter_8_32_inst|data0_register[0]~0                                                                                                                      ; LCCOMB_X3_Y15_N18      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|intel_generic_serial_flash_interface_cmd:serial_flash_inf_cmd_gen_inst|data_adapter_8_32:data_adapter_8_32_inst|data1_register[0]~0                                                                                                                      ; LCCOMB_X3_Y15_N28      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|intel_generic_serial_flash_interface_cmd:serial_flash_inf_cmd_gen_inst|data_adapter_8_32:data_adapter_8_32_inst|in_ready                                                                                                                                 ; LCCOMB_X3_Y15_N24      ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|intel_generic_serial_flash_interface_cmd:serial_flash_inf_cmd_gen_inst|data_adapter_8_32:data_adapter_8_32_inst|mem_write2~0                                                                                                                             ; LCCOMB_X3_Y15_N22      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|intel_generic_serial_flash_interface_cmd:serial_flash_inf_cmd_gen_inst|data_in_cnt_done                                                                                                                                                                  ; LCCOMB_X1_Y14_N30      ; 10      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|intel_generic_serial_flash_interface_cmd:serial_flash_inf_cmd_gen_inst|in_rsp_eop                                                                                                                                                                        ; LCCOMB_X2_Y14_N2       ; 11      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|intel_generic_serial_flash_interface_cmd:serial_flash_inf_cmd_gen_inst|state.ST_SEND_OPCODE                                                                                                                                                              ; FF_X6_Y12_N31          ; 22      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|intel_generic_serial_flash_interface_csr:csr_controller|csr_clk_baud_rate_data[4]~1                                                                                                                                                                      ; LCCOMB_X12_Y14_N14     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|intel_generic_serial_flash_interface_csr:csr_controller|csr_flash_cmd_rd_data_0_data[0]~0                                                                                                                                                                ; LCCOMB_X3_Y14_N30      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|intel_generic_serial_flash_interface_csr:csr_controller|csr_flash_cmd_rd_data_1_data[0]~0                                                                                                                                                                ; LCCOMB_X3_Y14_N0       ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|intel_generic_serial_flash_interface_csr:csr_controller|read_data_cnt[1]~2                                                                                                                                                                               ; LCCOMB_X3_Y14_N14      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|intel_generic_serial_flash_interface_csr:csr_controller|wr_csr_control                                                                                                                                                                                   ; LCCOMB_X12_Y10_N14     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|intel_generic_serial_flash_interface_csr:csr_controller|wr_csr_delay_setting                                                                                                                                                                             ; LCCOMB_X12_Y14_N20     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|intel_generic_serial_flash_interface_csr:csr_controller|wr_csr_flash_cmd_addr                                                                                                                                                                            ; LCCOMB_X13_Y13_N26     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|intel_generic_serial_flash_interface_csr:csr_controller|wr_csr_flash_cmd_setting                                                                                                                                                                         ; LCCOMB_X12_Y14_N6      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|intel_generic_serial_flash_interface_csr:csr_controller|wr_csr_flash_cmd_wr_data_0                                                                                                                                                                       ; LCCOMB_X12_Y14_N30     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|intel_generic_serial_flash_interface_csr:csr_controller|wr_csr_flash_cmd_wr_data_1                                                                                                                                                                       ; LCCOMB_X13_Y13_N18     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|intel_generic_serial_flash_interface_csr:csr_controller|wr_csr_op_protocol                                                                                                                                                                               ; LCCOMB_X12_Y14_N0      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|intel_generic_serial_flash_interface_csr:csr_controller|wr_csr_rd_capturing                                                                                                                                                                              ; LCCOMB_X12_Y10_N8      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|intel_generic_serial_flash_interface_csr:csr_controller|wr_csr_rd_inst                                                                                                                                                                                   ; LCCOMB_X12_Y14_N24     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|intel_generic_serial_flash_interface_csr:csr_controller|wr_csr_wr_inst                                                                                                                                                                                   ; LCCOMB_X12_Y14_N10     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|alt_jtag_atlantic:candy_gw_qsys_jtaguart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                                     ; LCCOMB_X42_Y11_N2      ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|alt_jtag_atlantic:candy_gw_qsys_jtaguart_0_alt_jtag_atlantic|rst1                                                                                                                                                                                                                                                        ; FF_X35_Y11_N9          ; 91      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|alt_jtag_atlantic:candy_gw_qsys_jtaguart_0_alt_jtag_atlantic|rst2                                                                                                                                                                                                                                                        ; FF_X30_Y12_N25         ; 110     ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|alt_jtag_atlantic:candy_gw_qsys_jtaguart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                                               ; LCCOMB_X42_Y12_N6      ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|alt_jtag_atlantic:candy_gw_qsys_jtaguart_0_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                                             ; LCCOMB_X42_Y12_N28     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|alt_jtag_atlantic:candy_gw_qsys_jtaguart_0_alt_jtag_atlantic|write~1                                                                                                                                                                                                                                                     ; LCCOMB_X43_Y12_N16     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|candy_gw_qsys_jtaguart_0_scfifo_r:the_candy_gw_qsys_jtaguart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                                                         ; LCCOMB_X42_Y10_N28     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|candy_gw_qsys_jtaguart_0_scfifo_w:the_candy_gw_qsys_jtaguart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                         ; LCCOMB_X42_Y11_N26     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|fifo_rd~1                                                                                                                                                                                                                                                                                                                ; LCCOMB_X36_Y10_N8      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|fifo_wr                                                                                                                                                                                                                                                                                                                  ; FF_X36_Y10_N27         ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|ien_AF~0                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X36_Y10_N30     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|r_val~0                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X42_Y11_N22     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|read_0                                                                                                                                                                                                                                                                                                                   ; FF_X36_Y10_N1          ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|wr_rfifo                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X42_Y10_N10     ; 13      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                     ; LCCOMB_X12_Y5_N26      ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:fifo_tx_out_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                               ; LCCOMB_X20_Y7_N12      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_1:mm_interconnect_1|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                               ; LCCOMB_X20_Y7_N2       ; 36      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:altpll_0_pll_slave_agent_rdata_fifo|always0~0                                                                                                                                                                                                                                        ; LCCOMB_X30_Y1_N10      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:altpll_0_pll_slave_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                      ; LCCOMB_X31_Y1_N20      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:avalon_i2s_0_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                         ; LCCOMB_X36_Y9_N28      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:intel_generic_serial_flash_interface_top_0_avl_csr_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                      ; LCCOMB_X16_Y14_N22     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:intel_generic_serial_flash_interface_top_0_avl_mem_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                      ; LCCOMB_X20_Y12_N26     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|internal_out_ready~0                                                                                                                                                                                                                      ; LCCOMB_X39_Y8_N22      ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|mem~208                                                                                                                                                                                                                                   ; LCCOMB_X48_Y9_N10      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|mem~209                                                                                                                                                                                                                                   ; LCCOMB_X48_Y9_N16      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|mem~210                                                                                                                                                                                                                                   ; LCCOMB_X48_Y9_N6       ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|mem~211                                                                                                                                                                                                                                   ; LCCOMB_X48_Y9_N4       ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|mem~212                                                                                                                                                                                                                                   ; LCCOMB_X48_Y9_N14      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|mem~213                                                                                                                                                                                                                                   ; LCCOMB_X48_Y9_N0       ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|mem~214                                                                                                                                                                                                                                   ; LCCOMB_X48_Y9_N22      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|mem~215                                                                                                                                                                                                                                   ; LCCOMB_X48_Y9_N8       ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rdata_fifo|write                                                                                                                                                                                                                                     ; LCCOMB_X47_Y9_N14      ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                   ; LCCOMB_X39_Y4_N16      ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|always1~0                                                                                                                                                                                                                                   ; LCCOMB_X41_Y4_N14      ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|always2~0                                                                                                                                                                                                                                   ; LCCOMB_X39_Y4_N14      ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|always3~0                                                                                                                                                                                                                                   ; LCCOMB_X41_Y4_N24      ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|always4~0                                                                                                                                                                                                                                   ; LCCOMB_X41_Y5_N16      ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|always5~0                                                                                                                                                                                                                                   ; LCCOMB_X41_Y5_N24      ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|always6~0                                                                                                                                                                                                                                   ; LCCOMB_X41_Y4_N26      ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:new_sdram_controller_0_s1_agent_rsp_fifo|mem_used[6]~11                                                                                                                                                                                                                              ; LCCOMB_X41_Y4_N28      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:nios2_0_debug_mem_slave_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                 ; LCCOMB_X42_Y16_N8      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:onchip_flash_0_data_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                                     ; LCCOMB_X37_Y16_N24     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                 ; LCCOMB_X37_Y11_N14     ; 38      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                 ; LCCOMB_X29_Y1_N22      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                 ; LCCOMB_X32_Y9_N26      ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                   ; LCCOMB_X37_Y11_N0      ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:avalon_pwm_0_s1_agent|m0_read~5                                                                                                                                                                                                                                                  ; LCCOMB_X35_Y10_N0      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:fifo_rx_in_csr_agent|m0_read~5                                                                                                                                                                                                                                                   ; LCCOMB_X35_Y11_N12     ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:new_sdram_controller_0_s1_agent|comb~0                                                                                                                                                                                                                                           ; LCCOMB_X39_Y8_N24      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:new_sdram_controller_0_s1_agent|rp_valid                                                                                                                                                                                                                                         ; LCCOMB_X39_Y8_N6       ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_translator:intel_generic_serial_flash_interface_top_0_avl_mem_translator|av_begintransfer~2                                                                                                                                                                                            ; LCCOMB_X22_Y16_N12     ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_traffic_limiter:nios2_0_data_master_limiter|pending_response_count[3]~8                                                                                                                                                                                                                      ; LCCOMB_X37_Y13_N28     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_traffic_limiter:nios2_0_data_master_limiter|save_dest_id~3                                                                                                                                                                                                                                   ; LCCOMB_X37_Y14_N0      ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_traffic_limiter:nios2_0_instruction_master_limiter|pending_response_count[3]~10                                                                                                                                                                                                              ; LCCOMB_X32_Y15_N8      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_traffic_limiter:nios2_0_instruction_master_limiter|save_dest_id~0                                                                                                                                                                                                                            ; LCCOMB_X39_Y17_N26     ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:new_sdram_controller_0_s1_cmd_width_adapter|data_reg[12]~0                                                                                                                                                                                                                     ; LCCOMB_X35_Y5_N10      ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_merlin_width_adapter:new_sdram_controller_0_s1_cmd_width_adapter|use_reg                                                                                                                                                                                                                            ; FF_X35_Y5_N23          ; 77      ; Clock enable, Sync. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|candy_gw_qsys_mm_interconnect_2_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                 ; LCCOMB_X17_Y14_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|candy_gw_qsys_mm_interconnect_2_cmd_mux_001:cmd_mux_001|update_grant~1                                                                                                                                                                                                                                     ; LCCOMB_X12_Y14_N26     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|candy_gw_qsys_mm_interconnect_2_cmd_mux_001:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                 ; LCCOMB_X38_Y13_N20     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|candy_gw_qsys_mm_interconnect_2_cmd_mux_001:cmd_mux_002|update_grant~1                                                                                                                                                                                                                                     ; LCCOMB_X38_Y13_N10     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|candy_gw_qsys_mm_interconnect_2_cmd_mux_001:cmd_mux_008|altera_merlin_arbitrator:arb|top_priority_reg[0]~3                                                                                                                                                                                                 ; LCCOMB_X37_Y17_N14     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|candy_gw_qsys_mm_interconnect_2_cmd_mux_001:cmd_mux_008|update_grant~0                                                                                                                                                                                                                                     ; LCCOMB_X37_Y17_N18     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|candy_gw_qsys_mm_interconnect_2_cmd_mux_001:cmd_mux_009|altera_merlin_arbitrator:arb|top_priority_reg[0]~2                                                                                                                                                                                                 ; LCCOMB_X42_Y16_N26     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|candy_gw_qsys_mm_interconnect_2_cmd_mux_001:cmd_mux_009|update_grant~1                                                                                                                                                                                                                                     ; LCCOMB_X42_Y16_N12     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|candy_gw_qsys_mm_interconnect_2_cmd_mux_012:cmd_mux_012|altera_merlin_arbitrator:arb|top_priority_reg[0]~1                                                                                                                                                                                                 ; LCCOMB_X34_Y5_N14      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|candy_gw_qsys_mm_interconnect_2_cmd_mux_012:cmd_mux_012|update_grant~0                                                                                                                                                                                                                                     ; LCCOMB_X35_Y6_N30      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|candy_gw_qsys_mm_interconnect_2_rsp_demux_012:rsp_demux_012|src2_valid                                                                                                                                                                                                                                     ; LCCOMB_X39_Y6_N6       ; 13      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_3:mm_interconnect_3|altera_merlin_slave_translator:fifo_rx_out_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                            ; FF_X20_Y1_N19          ; 13      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|Selector27~6                                                                                                                                                                                                                                                                                     ; LCCOMB_X39_Y1_N18      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|Selector34~4                                                                                                                                                                                                                                                                                     ; LCCOMB_X37_Y1_N20      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|WideOr16~0                                                                                                                                                                                                                                                                                       ; LCCOMB_X36_Y1_N18      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|active_rnw~3                                                                                                                                                                                                                                                                                     ; LCCOMB_X35_Y1_N26      ; 43      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|candy_gw_qsys_new_sdram_controller_0_input_efifo_module:the_candy_gw_qsys_new_sdram_controller_0_input_efifo_module|entry_0[42]~0                                                                                                                                                                ; LCCOMB_X35_Y6_N28      ; 43      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|candy_gw_qsys_new_sdram_controller_0_input_efifo_module:the_candy_gw_qsys_new_sdram_controller_0_input_efifo_module|entry_1[42]~0                                                                                                                                                                ; LCCOMB_X35_Y6_N10      ; 43      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_addr[0]~2                                                                                                                                                                                                                                                                                      ; LCCOMB_X37_Y1_N16      ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_state.000000010                                                                                                                                                                                                                                                                                ; FF_X35_Y1_N25          ; 34      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_state.000010000                                                                                                                                                                                                                                                                                ; FF_X36_Y1_N11          ; 43      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|m_state.001000000                                                                                                                                                                                                                                                                                ; FF_X38_Y1_N1           ; 20      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe                                                                                                                                                                                                                                                                                               ; DDIOOECELL_X50_Y15_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_1                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X50_Y26_N19 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_10                                                                                                                                                                                                                                                                                 ; DDIOOECELL_X19_Y0_N26  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_11                                                                                                                                                                                                                                                                                 ; DDIOOECELL_X50_Y8_N26  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_12                                                                                                                                                                                                                                                                                 ; DDIOOECELL_X50_Y8_N12  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_13                                                                                                                                                                                                                                                                                 ; DDIOOECELL_X50_Y10_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_14                                                                                                                                                                                                                                                                                 ; DDIOOECELL_X50_Y8_N5   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_15                                                                                                                                                                                                                                                                                 ; DDIOOECELL_X50_Y2_N19  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_2                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X50_Y21_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_3                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X50_Y26_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_4                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X50_Y21_N5  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_5                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X50_Y24_N26 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_6                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X50_Y24_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_7                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X50_Y22_N12 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_8                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X19_Y0_N19  ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_new_sdram_controller_0:new_sdram_controller_0|oe~_Duplicate_9                                                                                                                                                                                                                                                                                  ; DDIOOECELL_X50_Y2_N5   ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|A_dc_rd_addr_cnt[0]~1                                                                                                                                                                                                                                                                            ; LCCOMB_X36_Y13_N28     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|A_dc_rd_data_cnt[2]~0                                                                                                                                                                                                                                                                            ; LCCOMB_X36_Y19_N30     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|A_dc_rd_data_cnt[2]~1                                                                                                                                                                                                                                                                            ; LCCOMB_X42_Y20_N18     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|A_dc_wb_update_av_writedata~1                                                                                                                                                                                                                                                                    ; LCCOMB_X37_Y15_N0      ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|A_dc_wb_wr_want_dmaster                                                                                                                                                                                                                                                                          ; LCCOMB_X36_Y16_N10     ; 22      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|A_dc_wr_data_cnt[0]~2                                                                                                                                                                                                                                                                            ; LCCOMB_X37_Y15_N12     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                                                                       ; FF_X37_Y19_N17         ; 23      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|A_dc_xfer_wr_active                                                                                                                                                                                                                                                                              ; FF_X37_Y19_N13         ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|A_exc_ext_intr_active~0                                                                                                                                                                                                                                                                          ; LCCOMB_X36_Y25_N20     ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|A_exc_shadow_active~0                                                                                                                                                                                                                                                                            ; LCCOMB_X33_Y23_N8      ; 29      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|A_mem_stall                                                                                                                                                                                                                                                                                      ; FF_X36_Y19_N23         ; 990     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|A_slow_inst_result_en~0                                                                                                                                                                                                                                                                          ; LCCOMB_X37_Y20_N12     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|A_wr_dst_reg~0                                                                                                                                                                                                                                                                                   ; LCCOMB_X47_Y25_N10     ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|Add10~5                                                                                                                                                                                                                                                                                          ; LCCOMB_X38_Y28_N4      ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|D_ctrl_src2_choose_imm                                                                                                                                                                                                                                                                           ; FF_X48_Y26_N25         ; 35      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|D_ic_fill_starting                                                                                                                                                                                                                                                                               ; LCCOMB_X47_Y22_N22     ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|D_iw[4]                                                                                                                                                                                                                                                                                          ; FF_X43_Y29_N11         ; 21      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|D_src2[0]~3                                                                                                                                                                                                                                                                                      ; LCCOMB_X44_Y24_N0      ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|D_src2[16]~4                                                                                                                                                                                                                                                                                     ; LCCOMB_X42_Y24_N24     ; 16      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|D_src2[5]~2                                                                                                                                                                                                                                                                                      ; LCCOMB_X42_Y26_N20     ; 11      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|E_ctrl_mem8                                                                                                                                                                                                                                                                                      ; FF_X36_Y29_N13         ; 28      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|F_stall~1                                                                                                                                                                                                                                                                                        ; LCCOMB_X43_Y28_N22     ; 177     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|M_bht_wr_en_unfiltered                                                                                                                                                                                                                                                                           ; LCCOMB_X48_Y25_N2      ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                                                                     ; LCCOMB_X47_Y25_N4      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|W_bstatus_reg_prs[0]~3                                                                                                                                                                                                                                                                           ; LCCOMB_X31_Y25_N22     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|W_estatus_reg_il[2]~1                                                                                                                                                                                                                                                                            ; LCCOMB_X33_Y24_N2      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|W_exception_reg_cause_nxt~0                                                                                                                                                                                                                                                                      ; LCCOMB_X35_Y22_N28     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|W_status_reg_crs[2]~16                                                                                                                                                                                                                                                                           ; LCCOMB_X33_Y25_N28     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|W_status_reg_il[0]~3                                                                                                                                                                                                                                                                             ; LCCOMB_X33_Y25_N10     ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|W_status_reg_prs[0]~2                                                                                                                                                                                                                                                                            ; LCCOMB_X33_Y25_N16     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_ic_data_module:candy_gw_qsys_nios2_0_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_2uc1:auto_generated|ram_block1a0~0                                                                                                                                               ; LCCOMB_X44_Y20_N14     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_nios2_oci:the_candy_gw_qsys_nios2_0_cpu_nios2_oci|address[8]                                                                                                                                                                                                           ; FF_X38_Y17_N31         ; 36      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_nios2_oci:the_candy_gw_qsys_nios2_0_cpu_nios2_oci|candy_gw_qsys_nios2_0_cpu_debug_slave_wrapper:the_candy_gw_qsys_nios2_0_cpu_debug_slave_wrapper|candy_gw_qsys_nios2_0_cpu_debug_slave_sysclk:the_candy_gw_qsys_nios2_0_cpu_debug_slave_sysclk|jxuir                  ; FF_X48_Y18_N17         ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_nios2_oci:the_candy_gw_qsys_nios2_0_cpu_nios2_oci|candy_gw_qsys_nios2_0_cpu_debug_slave_wrapper:the_candy_gw_qsys_nios2_0_cpu_debug_slave_wrapper|candy_gw_qsys_nios2_0_cpu_debug_slave_sysclk:the_candy_gw_qsys_nios2_0_cpu_debug_slave_sysclk|take_action_ocimem_a   ; LCCOMB_X47_Y18_N6      ; 5       ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_nios2_oci:the_candy_gw_qsys_nios2_0_cpu_nios2_oci|candy_gw_qsys_nios2_0_cpu_debug_slave_wrapper:the_candy_gw_qsys_nios2_0_cpu_debug_slave_wrapper|candy_gw_qsys_nios2_0_cpu_debug_slave_sysclk:the_candy_gw_qsys_nios2_0_cpu_debug_slave_sysclk|take_action_ocimem_a~0 ; LCCOMB_X48_Y18_N0      ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_nios2_oci:the_candy_gw_qsys_nios2_0_cpu_nios2_oci|candy_gw_qsys_nios2_0_cpu_debug_slave_wrapper:the_candy_gw_qsys_nios2_0_cpu_debug_slave_wrapper|candy_gw_qsys_nios2_0_cpu_debug_slave_sysclk:the_candy_gw_qsys_nios2_0_cpu_debug_slave_sysclk|take_action_ocimem_b   ; LCCOMB_X49_Y18_N30     ; 36      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_nios2_oci:the_candy_gw_qsys_nios2_0_cpu_nios2_oci|candy_gw_qsys_nios2_0_cpu_debug_slave_wrapper:the_candy_gw_qsys_nios2_0_cpu_debug_slave_wrapper|candy_gw_qsys_nios2_0_cpu_debug_slave_sysclk:the_candy_gw_qsys_nios2_0_cpu_debug_slave_sysclk|update_jdo_strobe      ; FF_X48_Y18_N31         ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_nios2_oci:the_candy_gw_qsys_nios2_0_cpu_nios2_oci|candy_gw_qsys_nios2_0_cpu_debug_slave_wrapper:the_candy_gw_qsys_nios2_0_cpu_debug_slave_wrapper|candy_gw_qsys_nios2_0_cpu_debug_slave_tck:the_candy_gw_qsys_nios2_0_cpu_debug_slave_tck|sr[16]~21                    ; LCCOMB_X47_Y15_N0      ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_nios2_oci:the_candy_gw_qsys_nios2_0_cpu_nios2_oci|candy_gw_qsys_nios2_0_cpu_debug_slave_wrapper:the_candy_gw_qsys_nios2_0_cpu_debug_slave_wrapper|candy_gw_qsys_nios2_0_cpu_debug_slave_tck:the_candy_gw_qsys_nios2_0_cpu_debug_slave_tck|sr[37]~33                    ; LCCOMB_X46_Y18_N2      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_nios2_oci:the_candy_gw_qsys_nios2_0_cpu_nios2_oci|candy_gw_qsys_nios2_0_cpu_debug_slave_wrapper:the_candy_gw_qsys_nios2_0_cpu_debug_slave_wrapper|candy_gw_qsys_nios2_0_cpu_debug_slave_tck:the_candy_gw_qsys_nios2_0_cpu_debug_slave_tck|sr[6]~13                     ; LCCOMB_X47_Y15_N12     ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_nios2_oci:the_candy_gw_qsys_nios2_0_cpu_nios2_oci|candy_gw_qsys_nios2_0_cpu_debug_slave_wrapper:the_candy_gw_qsys_nios2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:candy_gw_qsys_nios2_0_cpu_debug_slave_phy|virtual_state_sdr~0                                 ; LCCOMB_X47_Y15_N2      ; 39      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_nios2_oci:the_candy_gw_qsys_nios2_0_cpu_nios2_oci|candy_gw_qsys_nios2_0_cpu_debug_slave_wrapper:the_candy_gw_qsys_nios2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:candy_gw_qsys_nios2_0_cpu_debug_slave_phy|virtual_state_uir~0                                 ; LCCOMB_X48_Y18_N6      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_nios2_oci:the_candy_gw_qsys_nios2_0_cpu_nios2_oci|candy_gw_qsys_nios2_0_cpu_nios2_avalon_reg:the_candy_gw_qsys_nios2_0_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                            ; LCCOMB_X42_Y17_N8      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_nios2_oci:the_candy_gw_qsys_nios2_0_cpu_nios2_oci|candy_gw_qsys_nios2_0_cpu_nios2_oci_break:the_candy_gw_qsys_nios2_0_cpu_nios2_oci_break|break_readreg[31]~1                                                                                                          ; LCCOMB_X49_Y18_N2      ; 61      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_nios2_oci:the_candy_gw_qsys_nios2_0_cpu_nios2_oci|candy_gw_qsys_nios2_0_cpu_nios2_ocimem:the_candy_gw_qsys_nios2_0_cpu_nios2_ocimem|MonDReg[0]~16                                                                                                                      ; LCCOMB_X48_Y18_N26     ; 29      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_nios2_oci:the_candy_gw_qsys_nios2_0_cpu_nios2_oci|candy_gw_qsys_nios2_0_cpu_nios2_ocimem:the_candy_gw_qsys_nios2_0_cpu_nios2_ocimem|MonDReg[8]~17                                                                                                                      ; LCCOMB_X48_Y18_N4      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_nios2_oci:the_candy_gw_qsys_nios2_0_cpu_nios2_oci|candy_gw_qsys_nios2_0_cpu_nios2_ocimem:the_candy_gw_qsys_nios2_0_cpu_nios2_ocimem|ociram_reset_req                                                                                                                   ; LCCOMB_X46_Y14_N4      ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_nios2_oci:the_candy_gw_qsys_nios2_0_cpu_nios2_oci|candy_gw_qsys_nios2_0_cpu_nios2_ocimem:the_candy_gw_qsys_nios2_0_cpu_nios2_ocimem|ociram_wr_en~1                                                                                                                     ; LCCOMB_X42_Y17_N18     ; 2       ; Read enable, Write enable                          ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|d_address_offset_field[1]~2                                                                                                                                                                                                                                                                      ; LCCOMB_X36_Y16_N8      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|d_address_offset_field[2]                                                                                                                                                                                                                                                                        ; FF_X36_Y16_N29         ; 114     ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|d_writedata[28]~33                                                                                                                                                                                                                                                                               ; LCCOMB_X37_Y15_N24     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|dc_data_wr_port_en~1                                                                                                                                                                                                                                                                             ; LCCOMB_X37_Y20_N26     ; 2       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|dc_tag_wr_port_en~1                                                                                                                                                                                                                                                                              ; LCCOMB_X36_Y20_N18     ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|dc_wb_rd_port_en                                                                                                                                                                                                                                                                                 ; LCCOMB_X37_Y15_N2      ; 4       ; Clock enable, Read enable                          ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|i_readdatavalid_d1                                                                                                                                                                                                                                                                               ; FF_X33_Y13_N15         ; 8       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|ic_fill_ap_cnt[2]~0                                                                                                                                                                                                                                                                              ; LCCOMB_X36_Y18_N14     ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                                                           ; LCCOMB_X47_Y20_N12     ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|ic_fill_valid_bits_en                                                                                                                                                                                                                                                                            ; LCCOMB_X47_Y20_N2      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|ic_tag_wren                                                                                                                                                                                                                                                                                      ; LCCOMB_X35_Y20_N8      ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_pio_1:pio_1|always1~0                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X38_Y12_N28     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_sys_clk_timer:sys_clk_timer|always0~0                                                                                                                                                                                                                                                                                                          ; LCCOMB_X28_Y4_N22      ; 17      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_sys_clk_timer:sys_clk_timer|always0~1                                                                                                                                                                                                                                                                                                          ; LCCOMB_X29_Y4_N22      ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_sys_clk_timer:sys_clk_timer|control_wr_strobe                                                                                                                                                                                                                                                                                                  ; LCCOMB_X29_Y4_N18      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_sys_clk_timer:sys_clk_timer|snap_strobe~0                                                                                                                                                                                                                                                                                                      ; LCCOMB_X29_Y4_N24      ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_timer_0:timer_0|always0~0                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X31_Y2_N18      ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_timer_0:timer_0|always0~1                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X31_Y2_N26      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_timer_0:timer_0|control_wr_strobe                                                                                                                                                                                                                                                                                                              ; LCCOMB_X31_Y2_N0       ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_timer_0:timer_0|period_h_wr_strobe                                                                                                                                                                                                                                                                                                             ; LCCOMB_X31_Y2_N28      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_timer_0:timer_0|period_l_wr_strobe                                                                                                                                                                                                                                                                                                             ; LCCOMB_X31_Y2_N14      ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_timer_0:timer_0|snap_strobe~0                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X31_Y2_N30      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_uart_0:uart_0|candy_gw_qsys_uart_0_regs:the_candy_gw_qsys_uart_0_regs|control_wr_strobe                                                                                                                                                                                                                                                        ; LCCOMB_X32_Y6_N10      ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_uart_0:uart_0|candy_gw_qsys_uart_0_rx:the_candy_gw_qsys_uart_0_rx|got_new_char                                                                                                                                                                                                                                                                 ; LCCOMB_X26_Y4_N14      ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_uart_0:uart_0|candy_gw_qsys_uart_0_rx:the_candy_gw_qsys_uart_0_rx|unxshiftxrxd_shift_regxshift_reg_start_bit_nxx7_out[5]~0                                                                                                                                                                                                                     ; LCCOMB_X26_Y4_N26      ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_uart_0:uart_0|candy_gw_qsys_uart_0_tx:the_candy_gw_qsys_uart_0_tx|always4~0                                                                                                                                                                                                                                                                    ; LCCOMB_X15_Y7_N26      ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_uart_0:uart_0|candy_gw_qsys_uart_0_tx:the_candy_gw_qsys_uart_0_tx|tx_wr_strobe_onset~0                                                                                                                                                                                                                                                         ; LCCOMB_X32_Y6_N4       ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_uart_0:uart_0|candy_gw_qsys_uart_0_tx:the_candy_gw_qsys_uart_0_tx|unxshiftxtx_shift_register_contentsxtx_shift_reg_outxx6_in[3]~1                                                                                                                                                                                                              ; LCCOMB_X27_Y7_N24      ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_config_reg:REG_CONFIG[0].U|reg_readdata[3]~0                                                                                                                                                                                                                                                     ; LCCOMB_X24_Y9_N8       ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_config_reg:REG_CONFIG[1].U|reg_readdata[9]~0                                                                                                                                                                                                                                                     ; LCCOMB_X24_Y9_N24      ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_config_reg:REG_CONFIG[2].U|reg_readdata[6]~0                                                                                                                                                                                                                                                     ; LCCOMB_X24_Y9_N26      ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_config_reg:REG_CONFIG[3].U|reg_readdata[9]~1                                                                                                                                                                                                                                                     ; LCCOMB_X24_Y9_N20      ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_config_reg:REG_CONFIG[4].U|reg_readdata[2]~1                                                                                                                                                                                                                                                     ; LCCOMB_X24_Y9_N10      ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_config_reg:REG_CONFIG[5].U|reg_readdata[2]~0                                                                                                                                                                                                                                                     ; LCCOMB_X24_Y9_N16      ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_config_reg:REG_CONFIG[6].U|reg_readdata[8]~0                                                                                                                                                                                                                                                     ; LCCOMB_X24_Y9_N0       ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_reg:VEC_TABLE_BASE|reg_readdata[2]~1                                                                                                                                                                                                                                                             ; LCCOMB_X30_Y12_N8      ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_reg:VIC_CONFIG|reg_readdata[2]~1                                                                                                                                                                                                                                                                 ; LCCOMB_X27_Y12_N2      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_reg_set_clear:INT_ENABLE|reg_readdata[1]~3                                                                                                                                                                                                                                                       ; LCCOMB_X25_Y9_N30      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_vic_0:vic_0|altera_vic_csr:vic_csr|altera_vic_reg_set_clear:SW_TRIGGER|reg_readdata[5]~3                                                                                                                                                                                                                                                       ; LCCOMB_X25_Y9_N22      ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_vic_0:vic_0|altera_vic_csr:vic_csr|control_valid                                                                                                                                                                                                                                                                                               ; FF_X30_Y12_N17         ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_vic_0:vic_0|altera_vic_priority:vic_priority|altera_vic_compare2:port5_8.B0|int_validZ                                                                                                                                                                                                                                                         ; FF_X29_Y11_N29         ; 46      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_vic_0:vic_0|altera_vic_priority:vic_priority|altera_vic_compare4:port5_8.A0|Add2~14                                                                                                                                                                                                                                                            ; LCCOMB_X26_Y11_N22     ; 13      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_vic_0:vic_0|altera_vic_priority:vic_priority|altera_vic_compare4:port5_8.A1|Add2~14                                                                                                                                                                                                                                                            ; LCCOMB_X29_Y10_N20     ; 13      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:u1|cr[2]~9                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X46_Y3_N28      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:u1|cr[6]~4                                                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X47_Y6_N20      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:u1|ctr[2]~1                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X46_Y6_N20      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:u1|i2c_master_byte_ctrl:byte_ctrl|core_cmd[3]~8                                                                                                                                                                                                                                                                                                                ; LCCOMB_X47_Y7_N0       ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:u1|i2c_master_byte_ctrl:byte_ctrl|dcnt[2]~0                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X48_Y6_N24      ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:u1|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|Equal1~4                                                                                                                                                                                                                                                                                        ; LCCOMB_X46_Y4_N28      ; 15      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:u1|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|\bus_status_ctrl:fSCL[0]~0                                                                                                                                                                                                                                                                      ; LCCOMB_X46_Y4_N26      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:u1|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|cnt[15]~19                                                                                                                                                                                                                                                                                      ; LCCOMB_X49_Y3_N26      ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:u1|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|filter_divider~0                                                                                                                                                                                                                                                                                ; LCCOMB_X46_Y5_N16      ; 14      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:u1|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|sda_chk~0                                                                                                                                                                                                                                                                                       ; LCCOMB_X47_Y7_N8       ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:u1|prer[14]~10                                                                                                                                                                                                                                                                                                                                                 ; LCCOMB_X44_Y3_N24      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:u1|prer[6]~2                                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X46_Y6_N6       ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; i2c_master_top:u1|txr[7]~0                                                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X46_Y6_N16      ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; rstn                                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X42_Y1_N12      ; 146     ; Async. clear                                       ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                      ; FF_X33_Y21_N5          ; 86      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                                           ; LCCOMB_X31_Y21_N6      ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                                             ; LCCOMB_X31_Y21_N0      ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                                           ; LCCOMB_X31_Y21_N20     ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1                              ; LCCOMB_X30_Y20_N28     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~8                                              ; LCCOMB_X31_Y20_N16     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][0]~11                                             ; LCCOMB_X31_Y20_N30     ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][4]                                                ; FF_X28_Y22_N11         ; 26      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[3][7]                                                ; FF_X28_Y22_N9          ; 28      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~24                                               ; LCCOMB_X29_Y22_N0      ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]~15                                ; LCCOMB_X32_Y21_N28     ; 5       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]~16                                ; LCCOMB_X31_Y21_N24     ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~14                                                  ; LCCOMB_X34_Y19_N2      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                                         ; LCCOMB_X33_Y20_N0      ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~18                                      ; LCCOMB_X33_Y20_N18     ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[3][0]~7                                       ; LCCOMB_X31_Y20_N22     ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]~19                        ; LCCOMB_X31_Y21_N16     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4]~20                   ; LCCOMB_X29_Y19_N22     ; 6       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4]~23                   ; LCCOMB_X31_Y21_N8      ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                           ; FF_X33_Y19_N31         ; 15      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                          ; FF_X33_Y19_N3          ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                           ; FF_X34_Y20_N31         ; 58      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                           ; FF_X34_Y20_N5          ; 56      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                                    ; LCCOMB_X33_Y19_N6      ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                          ; FF_X34_Y19_N13         ; 46      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                                        ; LCCOMB_X30_Y20_N18     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_3af:auto_generated|eq_node[0]~1                                                                                                                                         ; LCCOMB_X27_Y24_N20     ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altdpram:\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|lpm_decode:wdecoder|decode_3af:auto_generated|eq_node[1]~0                                                                                                                                         ; LCCOMB_X27_Y24_N6      ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|buffer_write_enable_delayed                                                                                                                                                                                                                                       ; FF_X27_Y24_N29         ; 22      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|collect_data                                                                                                                                                                                                                                                      ; LCCOMB_X29_Y27_N16     ; 27      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~0                                                                                                                                                                                                                                                       ; LCCOMB_X30_Y23_N2      ; 32      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|process_0~1                                                                                                                                                                                                                                                       ; LCCOMB_X30_Y23_N24     ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                                                                                                                                                         ; FF_X29_Y23_N3          ; 289     ; Async. clear                                       ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|serial_crc_16:\tdo_crc_gen:tdo_crc_calc|lfsr[0]~1                                                                                                                                                                                                                 ; LCCOMB_X27_Y26_N26     ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|final_trigger_set~4                                                                                                                                                                                                    ; LCCOMB_X29_Y27_N6      ; 22      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0                                                                                                                                                                                     ; LCCOMB_X29_Y27_N8      ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|Equal2~1                                                                                                                                                                         ; LCCOMB_X26_Y21_N0      ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                                                                                               ; LCCOMB_X28_Y17_N2      ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:\adv_point_3_and_more:advance_pointer_counter|cntr_bth:auto_generated|counter_reg_bit[7]~0                                                                           ; LCCOMB_X28_Y21_N2      ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_advance_pointer_counter|cntr_2rh:auto_generated|counter_reg_bit[4]~0                                                                                          ; LCCOMB_X26_Y21_N18     ; 5       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter:status_read_pointer_counter|cntr_odi:auto_generated|counter_reg_bit[0]~0                                                                                             ; LCCOMB_X27_Y21_N18     ; 1       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|read_pointer_counter_clk_ena                                                                                                                                                     ; LCCOMB_X28_Y21_N8      ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]~8                                                                                                                                                                                                                                ; LCCOMB_X29_Y21_N4      ; 4       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|WORD_SR[0]~9                                                                                                                                                                                                                                ; LCCOMB_X29_Y21_N18     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_rom_sr:crc_rom_sr|word_counter[3]~5                                                                                                                                                                                                                           ; LCCOMB_X29_Y21_N10     ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|status_shift_enable~1                                                                                                                                                                                                                                             ; LCCOMB_X27_Y28_N14     ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_len_reg[14]~34                                                                                                                                                                                                                                            ; LCCOMB_X27_Y26_N30     ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|tdo_crc_val_shift_reg[0]~1                                                                                                                                                                                                                                        ; LCCOMB_X27_Y26_N20     ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|trigger_setup_ena                                                                                                                                                                                                                                                 ; LCCOMB_X30_Y23_N16     ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                                                                                ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                           ; Location           ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLK                                                                                                                                                                                                                                            ; PIN_G5             ; 41      ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                   ; JTAG_X25_Y18_N0    ; 588     ; 11                                   ; Global Clock         ; GCLK11           ; --                        ;
; candy_gw_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|always9~0                                                                                                                    ; LCCOMB_X35_Y17_N24 ; 2       ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
; candy_gw_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|osc                                                                                                                                    ; UNVM_X0_Y18_N40    ; 2       ; 0                                    ; Global Clock         ; GCLK14           ; --                        ;
; candy_gw_qsys:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                 ; FF_X21_Y11_N13     ; 306     ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; candy_gw_qsys:u0|altera_reset_controller:rst_controller_002|r_sync_rst                                                                                                                                                                         ; FF_X48_Y13_N17     ; 3538    ; 0                                    ; Global Clock         ; GCLK6            ; --                        ;
; candy_gw_qsys:u0|altera_reset_controller:rst_controller_003|merged_reset~0                                                                                                                                                                     ; LCCOMB_X42_Y1_N24  ; 12      ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_altpll_0:altpll_0|candy_gw_qsys_altpll_0_altpll_smt2:sd1|wire_pll7_clk[1]                                                                                                                                       ; PLL_1              ; 6353    ; 457                                  ; Global Clock         ; GCLK18           ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_altpll_0:altpll_0|candy_gw_qsys_altpll_0_altpll_smt2:sd1|wire_pll7_clk[2]                                                                                                                                       ; PLL_1              ; 1       ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_altpll_0:altpll_0|candy_gw_qsys_altpll_0_altpll_smt2:sd1|wire_pll7_clk[3]                                                                                                                                       ; PLL_1              ; 976     ; 13                                   ; Global Clock         ; GCLK19           ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_altpll_0:altpll_0|prev_reset                                                                                                                                                                                    ; FF_X32_Y1_N5       ; 2       ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_dma_rx:dma_rx|reset_n                                                                                                                                                                                           ; FF_X30_Y4_N1       ; 196     ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_dma_tx:dma_tx|reset_n                                                                                                                                                                                           ; FF_X41_Y17_N9      ; 196     ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; FF_X3_Y15_N1       ; 880     ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; rstn                                                                                                                                                                                                                                           ; LCCOMB_X42_Y1_N12  ; 146     ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all                                                                                                                          ; FF_X29_Y23_N3      ; 289     ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                    ;
+------------------------------------------------------------------------------------------+---------+
; Name                                                                                     ; Fan-Out ;
+------------------------------------------------------------------------------------------+---------+
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|A_mem_stall ; 990     ;
+------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                  ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                                                                                                                                                                                                                                             ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; candy_gw_qsys:u0|candy_gw_qsys_dma_rx:dma_rx|candy_gw_qsys_dma_rx_fifo_module:the_candy_gw_qsys_dma_rx_fifo_module|candy_gw_qsys_dma_rx_fifo_module_fifo_ram_module:candy_gw_qsys_dma_rx_fifo_module_fifo_ram|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|altsyncram:ram_block|altsyncram_j0q1:auto_generated|ALTSYNCRAM                                                                            ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 8    ; None ; M9K_X23_Y2_N0, M9K_X23_Y3_N0, M9K_X23_Y5_N0, M9K_X23_Y4_N0, M9K_X5_Y7_N0, M9K_X23_Y1_N0, M9K_X5_Y1_N0, M9K_X5_Y6_N0                                                                                                                                                                                  ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; candy_gw_qsys:u0|candy_gw_qsys_dma_tx:dma_tx|candy_gw_qsys_dma_tx_fifo_module:the_candy_gw_qsys_dma_tx_fifo_module|candy_gw_qsys_dma_tx_fifo_module_fifo_ram_module:candy_gw_qsys_dma_tx_fifo_module_fifo_ram|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|altsyncram:ram_block|altsyncram_j0q1:auto_generated|ALTSYNCRAM                                                                            ; AUTO ; Simple Dual Port ; Single Clock ; 2048         ; 32           ; 2048         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 65536  ; 2048                        ; 32                          ; 2048                        ; 32                          ; 65536               ; 8    ; None ; M9K_X45_Y4_N0, M9K_X45_Y3_N0, M9K_X45_Y2_N0, M9K_X45_Y1_N0, M9K_X45_Y6_N0, M9K_X45_Y8_N0, M9K_X45_Y5_N0, M9K_X45_Y7_N0                                                                                                                                                                               ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; candy_gw_qsys:u0|candy_gw_qsys_fifo_rx:fifo_rx|candy_gw_qsys_fifo_rx_scfifo_with_controls:the_scfifo_with_controls|candy_gw_qsys_fifo_rx_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_rs21:auto_generated|a_dpfifo_2331:dpfifo|altsyncram_i7m1:FIFOram|ALTSYNCRAM                                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768  ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None ; M9K_X5_Y4_N0, M9K_X5_Y3_N0, M9K_X5_Y5_N0, M9K_X5_Y2_N0                                                                                                                                                                                                                                               ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; candy_gw_qsys:u0|candy_gw_qsys_fifo_tx:fifo_tx|candy_gw_qsys_fifo_tx_scfifo_with_controls:the_scfifo_with_controls|candy_gw_qsys_fifo_tx_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_ja21:auto_generated|a_dpfifo_qg21:dpfifo|altsyncram_i7m1:FIFOram|ALTSYNCRAM                                                                                                                     ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768  ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None ; M9K_X23_Y8_N0, M9K_X23_Y6_N0, M9K_X23_Y7_N0, M9K_X23_Y9_N0                                                                                                                                                                                                                                           ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_84g1:auto_generated|ALTSYNCRAM                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 1            ; 64           ; 1            ; yes                    ; no                      ; yes                    ; yes                     ; 64     ; 64                          ; 1                           ; 64                          ; 1                           ; 64                  ; 1    ; None ; M9K_X5_Y16_N0                                                                                                                                                                                                                                                                                        ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|candy_gw_qsys_jtaguart_0_scfifo_r:the_candy_gw_qsys_jtaguart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ALTSYNCRAM                                                                                                                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X45_Y9_N0                                                                                                                                                                                                                                                                                        ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|candy_gw_qsys_jtaguart_0_scfifo_w:the_candy_gw_qsys_jtaguart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ALTSYNCRAM                                                                                                                                                                          ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None ; M9K_X45_Y11_N0                                                                                                                                                                                                                                                                                       ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_bht_module:candy_gw_qsys_nios2_0_cpu_bht|altsyncram:the_altsyncram|altsyncram_vhc1:auto_generated|ALTSYNCRAM                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512    ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; None ; M9K_X45_Y28_N0                                                                                                                                                                                                                                                                                       ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_dc_data_module:candy_gw_qsys_nios2_0_cpu_dc_data|altsyncram:the_altsyncram|altsyncram_aoe1:auto_generated|ALTSYNCRAM                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384  ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 2    ; None ; M9K_X45_Y18_N0, M9K_X45_Y21_N0                                                                                                                                                                                                                                                                       ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_dc_tag_module:candy_gw_qsys_nios2_0_cpu_dc_tag|altsyncram:the_altsyncram|altsyncram_ptb1:auto_generated|ALTSYNCRAM                                                                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 18           ; 64           ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 1152   ; 64                          ; 18                          ; 64                          ; 18                          ; 1152                ; 1    ; None ; M9K_X45_Y19_N0                                                                                                                                                                                                                                                                                       ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_dc_victim_module:candy_gw_qsys_nios2_0_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated|ALTSYNCRAM                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 256    ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None ; M9K_X45_Y15_N0                                                                                                                                                                                                                                                                                       ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_ic_data_module:candy_gw_qsys_nios2_0_cpu_ic_data|altsyncram:the_altsyncram|altsyncram_2uc1:auto_generated|ALTSYNCRAM                                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768  ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 4    ; None ; M9K_X45_Y25_N0, M9K_X45_Y24_N0, M9K_X45_Y22_N0, M9K_X45_Y23_N0                                                                                                                                                                                                                                       ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_ic_tag_module:candy_gw_qsys_nios2_0_cpu_ic_tag|altsyncram:the_altsyncram|altsyncram_vkc1:auto_generated|ALTSYNCRAM                                                                                                                                                                             ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 23           ; 128          ; 23           ; yes                    ; no                      ; yes                    ; no                      ; 2944   ; 128                         ; 23                          ; 128                         ; 23                          ; 2944                ; 1    ; None ; M9K_X45_Y20_N0                                                                                                                                                                                                                                                                                       ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_nios2_oci:the_candy_gw_qsys_nios2_0_cpu_nios2_oci|candy_gw_qsys_nios2_0_cpu_nios2_ocimem:the_candy_gw_qsys_nios2_0_cpu_nios2_ocimem|candy_gw_qsys_nios2_0_cpu_ociram_sp_ram_module:candy_gw_qsys_nios2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_0n61:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192   ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; None ; M9K_X45_Y14_N0                                                                                                                                                                                                                                                                                       ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_register_bank_a_module:candy_gw_qsys_nios2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_r0c1:auto_generated|ALTSYNCRAM                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192   ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None ; M9K_X45_Y26_N0                                                                                                                                                                                                                                                                                       ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_register_bank_b_module:candy_gw_qsys_nios2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_r0c1:auto_generated|ALTSYNCRAM                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 32           ; 256          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 8192   ; 256                         ; 32                          ; 256                         ; 32                          ; 8192                ; 1    ; None ; M9K_X45_Y27_N0                                                                                                                                                                                                                                                                                       ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ro14:auto_generated|ALTSYNCRAM                                                                                                                                                                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 1024         ; 164          ; 1024         ; 164          ; yes                    ; no                      ; yes                    ; no                      ; 167936 ; 1024                        ; 164                         ; 1024                        ; 164                         ; 167936              ; 19   ; None ; M9K_X23_Y11_N0, M9K_X5_Y8_N0, M9K_X5_Y10_N0, M9K_X5_Y9_N0, M9K_X5_Y14_N0, M9K_X5_Y11_N0, M9K_X5_Y15_N0, M9K_X5_Y12_N0, M9K_X5_Y13_N0, M9K_X45_Y10_N0, M9K_X45_Y12_N0, M9K_X45_Y13_N0, M9K_X45_Y16_N0, M9K_X23_Y16_N0, M9K_X23_Y15_N0, M9K_X23_Y10_N0, M9K_X23_Y12_N0, M9K_X23_Y14_N0, M9K_X23_Y13_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 90                ;
; Simple Multipliers (18-bit)           ; 3           ; 1                   ; 45                ;
; Embedded Multiplier Blocks            ; 3           ; --                  ; 45                ;
; Embedded Multiplier 9-bit elements    ; 6           ; 2                   ; 90                ;
; Signed Embedded Multipliers           ; 1           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 2           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                 ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X40_Y27_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p1|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9401:auto_generated|mac_mult1               ;                            ; DSPMULT_X40_Y27_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X40_Y26_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p2|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1               ;                            ; DSPMULT_X40_Y26_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X40_Y24_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_mult_cell:the_candy_gw_qsys_nios2_0_cpu_mult_cell|altera_mult_add:the_altmult_add_p3|altera_mult_add_bbo2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_9b01:auto_generated|mac_mult1               ;                            ; DSPMULT_X40_Y24_N0 ; Unsigned            ;                                ; yes                   ; no                    ; no                ;                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+--------------------------------------------------+
; Routing Usage Summary                            ;
+-----------------------+--------------------------+
; Routing Resource Type ; Usage                    ;
+-----------------------+--------------------------+
; Block interconnects   ; 18,223 / 49,625 ( 37 % ) ;
; C16 interconnects     ; 238 / 2,250 ( 11 % )     ;
; C4 interconnects      ; 9,821 / 39,600 ( 25 % )  ;
; Direct links          ; 2,856 / 49,625 ( 6 % )   ;
; Global clocks         ; 16 / 20 ( 80 % )         ;
; Local interconnects   ; 6,755 / 15,840 ( 43 % )  ;
; NSLEEPs               ; 0 / 320 ( 0 % )          ;
; R24 interconnects     ; 405 / 2,146 ( 19 % )     ;
; R4 interconnects      ; 12,621 / 53,244 ( 24 % ) ;
+-----------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.51) ; Number of LABs  (Total = 907) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 15                            ;
; 2                                           ; 18                            ;
; 3                                           ; 13                            ;
; 4                                           ; 15                            ;
; 5                                           ; 8                             ;
; 6                                           ; 11                            ;
; 7                                           ; 14                            ;
; 8                                           ; 13                            ;
; 9                                           ; 17                            ;
; 10                                          ; 30                            ;
; 11                                          ; 31                            ;
; 12                                          ; 38                            ;
; 13                                          ; 45                            ;
; 14                                          ; 68                            ;
; 15                                          ; 130                           ;
; 16                                          ; 441                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.53) ; Number of LABs  (Total = 907) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 645                           ;
; 1 Clock                            ; 813                           ;
; 1 Clock enable                     ; 391                           ;
; 1 Sync. clear                      ; 42                            ;
; 1 Sync. load                       ; 60                            ;
; 2 Async. clears                    ; 68                            ;
; 2 Clock enables                    ; 203                           ;
; 2 Clocks                           ; 74                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 21.48) ; Number of LABs  (Total = 907) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 9                             ;
; 2                                            ; 10                            ;
; 3                                            ; 5                             ;
; 4                                            ; 15                            ;
; 5                                            ; 9                             ;
; 6                                            ; 13                            ;
; 7                                            ; 8                             ;
; 8                                            ; 6                             ;
; 9                                            ; 2                             ;
; 10                                           ; 7                             ;
; 11                                           ; 9                             ;
; 12                                           ; 14                            ;
; 13                                           ; 13                            ;
; 14                                           ; 12                            ;
; 15                                           ; 14                            ;
; 16                                           ; 21                            ;
; 17                                           ; 26                            ;
; 18                                           ; 40                            ;
; 19                                           ; 44                            ;
; 20                                           ; 58                            ;
; 21                                           ; 46                            ;
; 22                                           ; 53                            ;
; 23                                           ; 62                            ;
; 24                                           ; 66                            ;
; 25                                           ; 67                            ;
; 26                                           ; 55                            ;
; 27                                           ; 47                            ;
; 28                                           ; 51                            ;
; 29                                           ; 37                            ;
; 30                                           ; 33                            ;
; 31                                           ; 15                            ;
; 32                                           ; 40                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.15) ; Number of LABs  (Total = 907) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 40                            ;
; 2                                               ; 50                            ;
; 3                                               ; 46                            ;
; 4                                               ; 42                            ;
; 5                                               ; 40                            ;
; 6                                               ; 54                            ;
; 7                                               ; 62                            ;
; 8                                               ; 85                            ;
; 9                                               ; 91                            ;
; 10                                              ; 84                            ;
; 11                                              ; 55                            ;
; 12                                              ; 43                            ;
; 13                                              ; 42                            ;
; 14                                              ; 44                            ;
; 15                                              ; 26                            ;
; 16                                              ; 46                            ;
; 17                                              ; 12                            ;
; 18                                              ; 12                            ;
; 19                                              ; 7                             ;
; 20                                              ; 8                             ;
; 21                                              ; 1                             ;
; 22                                              ; 5                             ;
; 23                                              ; 3                             ;
; 24                                              ; 3                             ;
; 25                                              ; 3                             ;
; 26                                              ; 1                             ;
; 27                                              ; 0                             ;
; 28                                              ; 0                             ;
; 29                                              ; 0                             ;
; 30                                              ; 0                             ;
; 31                                              ; 0                             ;
; 32                                              ; 2                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 17.95) ; Number of LABs  (Total = 907) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 5                             ;
; 3                                            ; 31                            ;
; 4                                            ; 31                            ;
; 5                                            ; 18                            ;
; 6                                            ; 16                            ;
; 7                                            ; 28                            ;
; 8                                            ; 27                            ;
; 9                                            ; 15                            ;
; 10                                           ; 21                            ;
; 11                                           ; 36                            ;
; 12                                           ; 34                            ;
; 13                                           ; 35                            ;
; 14                                           ; 31                            ;
; 15                                           ; 29                            ;
; 16                                           ; 32                            ;
; 17                                           ; 32                            ;
; 18                                           ; 41                            ;
; 19                                           ; 36                            ;
; 20                                           ; 46                            ;
; 21                                           ; 38                            ;
; 22                                           ; 35                            ;
; 23                                           ; 32                            ;
; 24                                           ; 38                            ;
; 25                                           ; 36                            ;
; 26                                           ; 27                            ;
; 27                                           ; 24                            ;
; 28                                           ; 24                            ;
; 29                                           ; 19                            ;
; 30                                           ; 15                            ;
; 31                                           ; 13                            ;
; 32                                           ; 18                            ;
; 33                                           ; 10                            ;
; 34                                           ; 10                            ;
; 35                                           ; 8                             ;
; 36                                           ; 7                             ;
; 37                                           ; 3                             ;
; 38                                           ; 3                             ;
; 39                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                           ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.               ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                   ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                     ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                       ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.       ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.               ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------------+------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 84           ; 37           ; 84           ; 0            ; 0            ; 89        ; 84           ; 0            ; 89        ; 89        ; 0            ; 0            ; 0            ; 2            ; 45           ; 0            ; 0            ; 45           ; 2            ; 0            ; 4            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 89        ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 5            ; 52           ; 5            ; 89           ; 89           ; 0         ; 5            ; 89           ; 0         ; 0         ; 89           ; 89           ; 89           ; 87           ; 44           ; 89           ; 89           ; 44           ; 87           ; 89           ; 85           ; 89           ; 89           ; 89           ; 89           ; 89           ; 89           ; 0         ; 89           ; 89           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; CODEC_CLKOUT        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LED[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PMOD1[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PMOD1[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PMOD1[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PMOD1[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OE                  ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CODEC_RESET         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CODEC_DATA_IN       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_BITCLOCK        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_LRCLOCK         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DAC_SDO             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_RX             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_CTS            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CKE            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[0]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[1]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[2]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[3]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[4]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[5]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[6]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[7]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[8]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[9]        ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[10]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[11]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_ADDR[12]       ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_BA[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CAS            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_RAS            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_CS             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_WE             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_UDQM           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_LDQM           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; QSPI_CS             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; QSPI_CLK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GROVE1[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; GROVE1[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CODEC_SCL           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CODEC_SDA           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CODEC_BITCLOCK      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CODEC_LRCLOCK       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[0]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[1]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[2]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[3]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[4]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[5]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[6]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[7]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[8]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[9]          ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[10]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[11]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[12]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[13]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[14]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DRAM_DQ[15]         ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; QSPI_IO[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; QSPI_IO[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; QSPI_IO[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; QSPI_IO[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CODEC_DATA_OUT      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLK                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RST                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_IN[7]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_IN[6]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_IN[5]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_IN[4]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_IN[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PMOD2[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_IN[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PMOD2[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PMOD2[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_IN[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PMOD2[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ADC_IN[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_RTS            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_TX             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; On                     ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                 ;
+-----------------------------+-----------------------------+-------------------+
; Source Clock(s)             ; Destination Clock(s)        ; Delay Added in ns ;
+-----------------------------+-----------------------------+-------------------+
; u0|altpll_0|sd1|pll7|clk[1] ; u0|altpll_0|sd1|pll7|clk[1] ; 96.2              ;
; u0|altpll_0|sd1|pll7|clk[3] ; u0|altpll_0|sd1|pll7|clk[3] ; 22.3              ;
; altera_reserved_tck         ; altera_reserved_tck         ; 5.0               ;
+-----------------------------+-----------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                                                                         ; Destination Register                                                                                                                                                                                                                                                                                                                                     ; Delay Added in ns ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; candy_gw_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|read_state.READ_STATE_IDLE                                                                                                                                                                                                                                                            ; candy_gw_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                                                                                                                                                                           ; 0.836             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][71]                                                                                                                                                                                                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ro14:auto_generated|ram_block1a71~porta_datain_reg0                                                                                                                               ; 0.658             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][20]                                                                                                                                                                                                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ro14:auto_generated|ram_block1a20~porta_datain_reg0                                                                                                                               ; 0.658             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][24]                                                                                                                                                                                                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ro14:auto_generated|ram_block1a24~porta_datain_reg0                                                                                                                               ; 0.657             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][22]                                                                                                                                                                                                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ro14:auto_generated|ram_block1a22~porta_datain_reg0                                                                                                                               ; 0.657             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][5]                                                                                                                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ro14:auto_generated|ram_block1a5~porta_datain_reg0                                                                                                                                ; 0.657             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][4]                                                                                                                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ro14:auto_generated|ram_block1a4~porta_datain_reg0                                                                                                                                ; 0.657             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][129]                                                                                                                                                                                                                                                                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ro14:auto_generated|ram_block1a129~porta_datain_reg0                                                                                                                              ; 0.652             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][130]                                                                                                                                                                                                                                                                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ro14:auto_generated|ram_block1a130~porta_datain_reg0                                                                                                                              ; 0.651             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][128]                                                                                                                                                                                                                                                                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ro14:auto_generated|ram_block1a128~porta_datain_reg0                                                                                                                              ; 0.651             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][110]                                                                                                                                                                                                                                                                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ro14:auto_generated|ram_block1a110~porta_datain_reg0                                                                                                                              ; 0.647             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][108]                                                                                                                                                                                                                                                                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ro14:auto_generated|ram_block1a108~porta_datain_reg0                                                                                                                              ; 0.647             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][115]                                                                                                                                                                                                                                                                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ro14:auto_generated|ram_block1a115~porta_datain_reg0                                                                                                                              ; 0.646             ;
; candy_gw_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|erase_state.ERASE_STATE_IDLE                                                                                                                                                                                                                                                          ; candy_gw_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                                                                                                                                                                           ; 0.627             ;
; candy_gw_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|write_state.WRITE_STATE_IDLE                                                                                                                                                                                                                                                          ; candy_gw_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                                                                                                                                                                           ; 0.536             ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|intel_generic_serial_flash_interface_cmd:serial_flash_inf_cmd_gen_inst|data_adapter_32_8:data_adapter_32_8_inst|state_register[1]                                                                                                                                                  ; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_84g1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.517             ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|intel_generic_serial_flash_interface_cmd:serial_flash_inf_cmd_gen_inst|data_adapter_32_8:data_adapter_32_8_inst|state_register[0]                                                                                                                                                  ; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_84g1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.517             ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|intel_generic_serial_flash_interface_cmd:serial_flash_inf_cmd_gen_inst|data_adapter_32_8:data_adapter_32_8_inst|a_valid                                                                                                                                                            ; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_84g1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.517             ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|intel_generic_serial_flash_interface_cmd:serial_flash_inf_cmd_gen_inst|op_num_lines[1]                                                                                                                                                                                             ; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_84g1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.517             ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|adapter_8_2:adapter_8_2_inst|state_register[1]                                                                                                                                                ; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_84g1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.517             ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|adapter_8_2:adapter_8_2_inst|state_register[0]                                                                                                                                                ; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_84g1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.517             ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|adapter_8_2:adapter_8_2_inst|out_valid                                                                                                                                                        ; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_84g1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.517             ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|qspi_inf_mux:qspi_inf_mux_inst|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst_qspi_inf_mux_qspi_inf_mux:qspi_inf_mux|altera_merlin_arbitrator:arb|top_priority_reg[2] ; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_84g1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.517             ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|adapter_8_4:adapter_8_4_inst|state_register[0]                                                                                                                                                ; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_84g1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.517             ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|intel_generic_serial_flash_interface_cmd:serial_flash_inf_cmd_gen_inst|state.ST_SEND_DATA                                                                                                                                                                                          ; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_84g1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.517             ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|intel_generic_serial_flash_interface_cmd:serial_flash_inf_cmd_gen_inst|op_num_lines[0]                                                                                                                                                                                             ; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_84g1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.517             ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|qspi_inf_mux:qspi_inf_mux_inst|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst_qspi_inf_mux_qspi_inf_mux:qspi_inf_mux|prev_request[2]                                  ; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_84g1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.517             ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|qspi_inf_mux:qspi_inf_mux_inst|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst_qspi_inf_mux_qspi_inf_mux:qspi_inf_mux|prev_request[1]                                  ; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_84g1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.517             ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|adapter_8_4:adapter_8_4_inst|out_valid                                                                                                                                                        ; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_84g1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.517             ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|adapter_8_4:adapter_8_4_inst|a_valid                                                                                                                                                          ; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_84g1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.517             ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|intel_generic_serial_flash_interface_cmd:serial_flash_inf_cmd_gen_inst|op_num_lines[2]                                                                                                                                                                                             ; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_84g1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.517             ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|adapter_8_2:adapter_8_2_inst|a_valid                                                                                                                                                          ; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_84g1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.517             ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|intel_generic_serial_flash_interface_cmd:serial_flash_inf_cmd_gen_inst|in_cmd_channel_reg[1]                                                                                                                                                                                       ; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_84g1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.517             ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|intel_generic_serial_flash_interface_cmd:serial_flash_inf_cmd_gen_inst|state.ST_SEND_ADDR                                                                                                                                                                                          ; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_84g1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.517             ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|intel_generic_serial_flash_interface_cmd:serial_flash_inf_cmd_gen_inst|data_num_lines[0]                                                                                                                                                                                           ; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_84g1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.517             ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|intel_generic_serial_flash_interface_cmd:serial_flash_inf_cmd_gen_inst|data_num_lines[2]                                                                                                                                                                                           ; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_84g1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.517             ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|intel_generic_serial_flash_interface_cmd:serial_flash_inf_cmd_gen_inst|data_num_lines[1]                                                                                                                                                                                           ; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_84g1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.517             ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|rd_ptr[3]                                                                                                                          ; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_84g1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.517             ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|rd_ptr[2]                                                                                                                          ; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_84g1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.517             ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|rd_ptr[0]                                                                                                                          ; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_84g1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.517             ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|rd_ptr[1]                                                                                                                          ; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_84g1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.517             ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|internal_out_valid                                                                                                                 ; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_84g1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.517             ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|out_valid                                                                                                                          ; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_84g1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.517             ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|intel_generic_serial_flash_interface_cmd:serial_flash_inf_cmd_gen_inst|state.ST_IDLE                                                                                                                                                                                               ; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_84g1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.517             ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|current_state.STATE_WR_DATA                                                                                                                                                                 ; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_84g1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.517             ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_multiplexer:multiplexer|saved_grant[0]                                                                                                                                                                                    ; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_84g1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.517             ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|intel_generic_serial_flash_interface_cmd:serial_flash_inf_cmd_gen_inst|in_cmd_channel_reg[0]                                                                                                                                                                                       ; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_84g1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.517             ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|intel_generic_serial_flash_interface_cmd:serial_flash_inf_cmd_gen_inst|data_adapter_32_8:data_adapter_32_8_inst|out_valid                                                                                                                                                          ; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_84g1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.517             ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|adapter_8_1:adapter_8_1_inst|state_register[2]                                                                                                                                                ; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_84g1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.517             ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|adapter_8_1:adapter_8_1_inst|state_register[1]                                                                                                                                                ; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_84g1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.517             ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|adapter_8_1:adapter_8_1_inst|state_register[0]                                                                                                                                                ; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_84g1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.517             ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|adapter_8_1:adapter_8_1_inst|a_valid                                                                                                                                                          ; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_84g1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.517             ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|adapter_8_1:adapter_8_1_inst|out_valid                                                                                                                                                        ; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_84g1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.517             ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|qspi_inf_mux:qspi_inf_mux_inst|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst_qspi_inf_mux_qspi_inf_mux:qspi_inf_mux|prev_request[0]                                  ; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_84g1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.517             ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|qspi_inf_mux:qspi_inf_mux_inst|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst_qspi_inf_mux_qspi_inf_mux:qspi_inf_mux|altera_merlin_arbitrator:arb|top_priority_reg[1] ; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_84g1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.517             ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|qspi_inf_mux:qspi_inf_mux_inst|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst_qspi_inf_mux_qspi_inf_mux:qspi_inf_mux|altera_merlin_arbitrator:arb|top_priority_reg[0] ; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_84g1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.517             ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_qspi_inf_inst:qspi_inf_inst|inf_sc_fifo_ser_data:inf_sc_fifo_ser_data_inst|altera_avalon_sc_fifo:inf_sc_fifo_ser_data|mem_used[9]                                                                                         ; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_84g1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.517             ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|intel_generic_serial_flash_interface_cmd:serial_flash_inf_cmd_gen_inst|last_word_detect                                                                                                                                                                                            ; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_84g1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.517             ;
; candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:onchip_flash_0_data_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                 ; candy_gw_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|ufm_block~XE_YE_TO_CLK                                                                                                                                                                                                                           ; 0.504             ;
; candy_gw_qsys:u0|candy_gw_qsys_dma_rx:dma_rx|candy_gw_qsys_dma_rx_fifo_module:the_candy_gw_qsys_dma_rx_fifo_module|wraddress[1]                                                                                                                                                                                                                                                                         ; candy_gw_qsys:u0|candy_gw_qsys_dma_rx:dma_rx|candy_gw_qsys_dma_rx_fifo_module:the_candy_gw_qsys_dma_rx_fifo_module|candy_gw_qsys_dma_rx_fifo_module_fifo_ram_module:candy_gw_qsys_dma_rx_fifo_module_fifo_ram|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|altsyncram:ram_block|altsyncram_j0q1:auto_generated|ram_block1a12~porta_address_reg0         ; 0.487             ;
; candy_gw_qsys:u0|candy_gw_qsys_dma_rx:dma_rx|candy_gw_qsys_dma_rx_fifo_module:the_candy_gw_qsys_dma_rx_fifo_module|wraddress[0]                                                                                                                                                                                                                                                                         ; candy_gw_qsys:u0|candy_gw_qsys_dma_rx:dma_rx|candy_gw_qsys_dma_rx_fifo_module:the_candy_gw_qsys_dma_rx_fifo_module|candy_gw_qsys_dma_rx_fifo_module_fifo_ram_module:candy_gw_qsys_dma_rx_fifo_module_fifo_ram|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|altsyncram:ram_block|altsyncram_j0q1:auto_generated|ram_block1a12~porta_address_reg0         ; 0.487             ;
; candy_gw_qsys:u0|candy_gw_qsys_dma_tx:dma_tx|candy_gw_qsys_dma_tx_fifo_module:the_candy_gw_qsys_dma_tx_fifo_module|wraddress[2]                                                                                                                                                                                                                                                                         ; candy_gw_qsys:u0|candy_gw_qsys_dma_tx:dma_tx|candy_gw_qsys_dma_tx_fifo_module:the_candy_gw_qsys_dma_tx_fifo_module|candy_gw_qsys_dma_tx_fifo_module_fifo_ram_module:candy_gw_qsys_dma_tx_fifo_module_fifo_ram|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|altsyncram:ram_block|altsyncram_j0q1:auto_generated|ram_block1a9~porta_address_reg0          ; 0.487             ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|A_dc_xfer_wr_data[29]                                                                                                                                                                                                                                                                                                      ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_dc_victim_module:candy_gw_qsys_nios2_0_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated|ram_block1a29~porta_datain_reg0                                                                                                     ; 0.472             ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|A_dc_xfer_wr_data[10]                                                                                                                                                                                                                                                                                                      ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_dc_victim_module:candy_gw_qsys_nios2_0_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated|ram_block1a10~porta_datain_reg0                                                                                                     ; 0.472             ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|A_dc_xfer_wr_data[8]                                                                                                                                                                                                                                                                                                       ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_dc_victim_module:candy_gw_qsys_nios2_0_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated|ram_block1a8~porta_datain_reg0                                                                                                      ; 0.472             ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|A_dc_xfer_wr_data[13]                                                                                                                                                                                                                                                                                                      ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_dc_victim_module:candy_gw_qsys_nios2_0_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated|ram_block1a13~porta_datain_reg0                                                                                                     ; 0.471             ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|A_dc_xfer_wr_data[30]                                                                                                                                                                                                                                                                                                      ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_dc_victim_module:candy_gw_qsys_nios2_0_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated|ram_block1a30~porta_datain_reg0                                                                                                     ; 0.471             ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|A_dc_xfer_wr_data[9]                                                                                                                                                                                                                                                                                                       ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_dc_victim_module:candy_gw_qsys_nios2_0_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated|ram_block1a9~porta_datain_reg0                                                                                                      ; 0.471             ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|A_dc_xfer_wr_data[23]                                                                                                                                                                                                                                                                                                      ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_dc_victim_module:candy_gw_qsys_nios2_0_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated|ram_block1a23~porta_datain_reg0                                                                                                     ; 0.471             ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|A_dc_xfer_wr_data[22]                                                                                                                                                                                                                                                                                                      ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_dc_victim_module:candy_gw_qsys_nios2_0_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated|ram_block1a22~porta_datain_reg0                                                                                                     ; 0.471             ;
; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|A_dc_xfer_wr_data[12]                                                                                                                                                                                                                                                                                                      ; candy_gw_qsys:u0|candy_gw_qsys_nios2_0:nios2_0|candy_gw_qsys_nios2_0_cpu:cpu|candy_gw_qsys_nios2_0_cpu_dc_victim_module:candy_gw_qsys_nios2_0_cpu_dc_victim|altsyncram:the_altsyncram|altsyncram_hec1:auto_generated|ram_block1a12~porta_datain_reg0                                                                                                     ; 0.471             ;
; candy_gw_qsys:u0|candy_gw_qsys_fifo_tx:fifo_tx|candy_gw_qsys_fifo_tx_scfifo_with_controls:the_scfifo_with_controls|candy_gw_qsys_fifo_tx_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_ja21:auto_generated|a_dpfifo_qg21:dpfifo|cntr_24b:rd_ptr_count|counter_reg_bit[1]                                                                                                                 ; candy_gw_qsys:u0|candy_gw_qsys_fifo_tx:fifo_tx|candy_gw_qsys_fifo_tx_scfifo_with_controls:the_scfifo_with_controls|candy_gw_qsys_fifo_tx_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_ja21:auto_generated|a_dpfifo_qg21:dpfifo|altsyncram_i7m1:FIFOram|ram_block1a26~portb_address_reg0                                                  ; 0.470             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][84]                                                                                                                                                                                                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ro14:auto_generated|ram_block1a84~porta_datain_reg0                                                                                                                               ; 0.464             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][152]                                                                                                                                                                                                                                                                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ro14:auto_generated|ram_block1a152~porta_datain_reg0                                                                                                                              ; 0.463             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][151]                                                                                                                                                                                                                                                                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ro14:auto_generated|ram_block1a151~porta_datain_reg0                                                                                                                              ; 0.463             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][150]                                                                                                                                                                                                                                                                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ro14:auto_generated|ram_block1a150~porta_datain_reg0                                                                                                                              ; 0.463             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][99]                                                                                                                                                                                                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ro14:auto_generated|ram_block1a99~porta_datain_reg0                                                                                                                               ; 0.463             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][88]                                                                                                                                                                                                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ro14:auto_generated|ram_block1a88~porta_datain_reg0                                                                                                                               ; 0.463             ;
; candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|candy_gw_qsys_jtaguart_0_scfifo_w:the_candy_gw_qsys_jtaguart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[4]                                                                                                                                                                            ; candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|candy_gw_qsys_jtaguart_0_scfifo_w:the_candy_gw_qsys_jtaguart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~porta_address_reg0                                                                                                        ; 0.459             ;
; candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|candy_gw_qsys_jtaguart_0_scfifo_w:the_candy_gw_qsys_jtaguart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[3]                                                                                                                                                                            ; candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|candy_gw_qsys_jtaguart_0_scfifo_w:the_candy_gw_qsys_jtaguart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~porta_address_reg0                                                                                                        ; 0.459             ;
; candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|candy_gw_qsys_jtaguart_0_scfifo_w:the_candy_gw_qsys_jtaguart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[2]                                                                                                                                                                            ; candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|candy_gw_qsys_jtaguart_0_scfifo_w:the_candy_gw_qsys_jtaguart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~porta_address_reg0                                                                                                        ; 0.459             ;
; candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|candy_gw_qsys_jtaguart_0_scfifo_w:the_candy_gw_qsys_jtaguart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[1]                                                                                                                                                                            ; candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|candy_gw_qsys_jtaguart_0_scfifo_w:the_candy_gw_qsys_jtaguart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~porta_address_reg0                                                                                                        ; 0.459             ;
; candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|candy_gw_qsys_jtaguart_0_scfifo_w:the_candy_gw_qsys_jtaguart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[5]                                                                                                                                                                            ; candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|candy_gw_qsys_jtaguart_0_scfifo_w:the_candy_gw_qsys_jtaguart_0_scfifo_w|scfifo:wfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a7~porta_address_reg0                                                                                                        ; 0.459             ;
; candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|candy_gw_qsys_jtaguart_0_scfifo_r:the_candy_gw_qsys_jtaguart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[4]                                                                                                                                                                            ; candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|candy_gw_qsys_jtaguart_0_scfifo_r:the_candy_gw_qsys_jtaguart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a4~porta_address_reg0                                                                                                        ; 0.459             ;
; candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|candy_gw_qsys_jtaguart_0_scfifo_r:the_candy_gw_qsys_jtaguart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[3]                                                                                                                                                                            ; candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|candy_gw_qsys_jtaguart_0_scfifo_r:the_candy_gw_qsys_jtaguart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a4~porta_address_reg0                                                                                                        ; 0.459             ;
; candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|candy_gw_qsys_jtaguart_0_scfifo_r:the_candy_gw_qsys_jtaguart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[2]                                                                                                                                                                            ; candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|candy_gw_qsys_jtaguart_0_scfifo_r:the_candy_gw_qsys_jtaguart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a4~porta_address_reg0                                                                                                        ; 0.459             ;
; candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|candy_gw_qsys_jtaguart_0_scfifo_r:the_candy_gw_qsys_jtaguart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[1]                                                                                                                                                                            ; candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|candy_gw_qsys_jtaguart_0_scfifo_r:the_candy_gw_qsys_jtaguart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a4~porta_address_reg0                                                                                                        ; 0.459             ;
; candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|candy_gw_qsys_jtaguart_0_scfifo_r:the_candy_gw_qsys_jtaguart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|cntr_n2b:wr_ptr|counter_reg_bit[5]                                                                                                                                                                            ; candy_gw_qsys:u0|candy_gw_qsys_jtaguart_0:jtaguart_0|candy_gw_qsys_jtaguart_0_scfifo_r:the_candy_gw_qsys_jtaguart_0_scfifo_r|scfifo:rfifo|scfifo_9621:auto_generated|a_dpfifo_bb01:dpfifo|altsyncram_dtn1:FIFOram|ram_block1a4~porta_address_reg0                                                                                                        ; 0.459             ;
; candy_gw_qsys:u0|candy_gw_qsys_fifo_rx:fifo_rx|candy_gw_qsys_fifo_rx_scfifo_with_controls:the_scfifo_with_controls|candy_gw_qsys_fifo_rx_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_rs21:auto_generated|a_dpfifo_2331:dpfifo|cntr_24b:rd_ptr_count|counter_reg_bit[1]                                                                                                                 ; candy_gw_qsys:u0|candy_gw_qsys_fifo_rx:fifo_rx|candy_gw_qsys_fifo_rx_scfifo_with_controls:the_scfifo_with_controls|candy_gw_qsys_fifo_rx_single_clock_fifo:the_scfifo|scfifo:single_clock_fifo|scfifo_rs21:auto_generated|a_dpfifo_2331:dpfifo|altsyncram_i7m1:FIFOram|ram_block1a6~portb_address_reg0                                                   ; 0.459             ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|rd_ptr[4]                                                                                                                          ; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_84g1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.442             ;
; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|rd_ptr[5]                                                                                                                          ; candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0_xip_controller:xip_controller|avst_fifo:avst_fifo_inst|altera_avalon_sc_fifo:avst_fifo|altsyncram:mem_rtl_0|altsyncram_84g1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.442             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][148]                                                                                                                                                                                                                                                                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ro14:auto_generated|ram_block1a148~porta_datain_reg0                                                                                                                              ; 0.402             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][0]                                                                                                                                                                                                                                                                  ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ro14:auto_generated|ram_block1a0~porta_datain_reg0                                                                                                                                ; 0.374             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][91]                                                                                                                                                                                                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ro14:auto_generated|ram_block1a91~porta_datain_reg0                                                                                                                               ; 0.365             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][23]                                                                                                                                                                                                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ro14:auto_generated|ram_block1a23~porta_datain_reg0                                                                                                                               ; 0.346             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][145]                                                                                                                                                                                                                                                                ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ro14:auto_generated|ram_block1a145~porta_datain_reg0                                                                                                                              ; 0.344             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][76]                                                                                                                                                                                                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ro14:auto_generated|ram_block1a76~porta_datain_reg0                                                                                                                               ; 0.341             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][95]                                                                                                                                                                                                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ro14:auto_generated|ram_block1a95~porta_datain_reg0                                                                                                                               ; 0.338             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][72]                                                                                                                                                                                                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ro14:auto_generated|ram_block1a72~porta_datain_reg0                                                                                                                               ; 0.333             ;
; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|acq_data_in_pipe_reg[3][85]                                                                                                                                                                                                                                                                 ; sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|altsyncram:\stp_non_zero_ram_gen:stp_buffer_ram|altsyncram_ro14:auto_generated|ram_block1a85~porta_datain_reg0                                                                                                                               ; 0.331             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (119006): Selected device 10M16SAU169C8G for design "CANDY_GW"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (15564): Compensate clock of PLL "candy_gw_qsys:u0|candy_gw_qsys_altpll_0:altpll_0|candy_gw_qsys_altpll_0_altpll_smt2:sd1|pll7" has been set to clock1 File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/db/ip/candy_gw_qsys/submodules/candy_gw_qsys_altpll_0.v Line: 150
Info (15535): Implemented PLL "candy_gw_qsys:u0|candy_gw_qsys_altpll_0:altpll_0|candy_gw_qsys_altpll_0_altpll_smt2:sd1|pll7" as MAX 10 PLL type File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/db/ip/candy_gw_qsys/submodules/candy_gw_qsys_altpll_0.v Line: 150
    Info (15099): Implementing clock multiplication of 25, clock division of 12, and phase shift of 0 degrees (0 ps) for candy_gw_qsys:u0|candy_gw_qsys_altpll_0:altpll_0|candy_gw_qsys_altpll_0_altpll_smt2:sd1|wire_pll7_clk[1] port File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/db/ip/candy_gw_qsys/submodules/candy_gw_qsys_altpll_0.v Line: 150
    Info (15099): Implementing clock multiplication of 25, clock division of 12, and phase shift of -3000 degrees (-83332 ps) for candy_gw_qsys:u0|candy_gw_qsys_altpll_0:altpll_0|candy_gw_qsys_altpll_0_altpll_smt2:sd1|wire_pll7_clk[2] port File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/db/ip/candy_gw_qsys/submodules/candy_gw_qsys_altpll_0.v Line: 150
    Info (15099): Implementing clock multiplication of 1, clock division of 6, and phase shift of 0 degrees (0 ps) for candy_gw_qsys:u0|candy_gw_qsys_altpll_0:altpll_0|candy_gw_qsys_altpll_0_altpll_smt2:sd1|wire_pll7_clk[3] port File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/db/ip/candy_gw_qsys/submodules/candy_gw_qsys_altpll_0.v Line: 150
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Critical Warning (16562): Review the Power Analyzer report file (<design>.pow.rpt) to ensure your design is within the maximum power utilization limit of the single power-supply target device and to avoid functional failures.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08SAU169C8G is compatible
    Info (176445): Device 10M08SAU169C8GES is compatible
    Info (176445): Device 10M04SAU169C8G is compatible
Info (169124): Fitter converted 4 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_CONFIG_SEL~ is reserved at location D7
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location E7
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location C4
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location C5
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 1 pins of 85 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'candy_gw.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 181.818 -name {u0|onchip_flash_0|altera_onchip_flash_block|ufm_block|osc} {u0|onchip_flash_0|altera_onchip_flash_block|ufm_block|osc}
    Info (332110): create_generated_clock -source {u0|altpll_0|sd1|pll7|inclk[0]} -divide_by 12 -multiply_by 25 -duty_cycle 50.00 -name {u0|altpll_0|sd1|pll7|clk[1]} {u0|altpll_0|sd1|pll7|clk[1]}
    Info (332110): create_generated_clock -source {u0|altpll_0|sd1|pll7|inclk[0]} -divide_by 12 -multiply_by 25 -phase -3000.00 -duty_cycle 50.00 -name {u0|altpll_0|sd1|pll7|clk[2]} {u0|altpll_0|sd1|pll7|clk[2]}
    Info (332110): create_generated_clock -source {u0|altpll_0|sd1|pll7|inclk[0]} -divide_by 6 -duty_cycle 50.00 -name {u0|altpll_0|sd1|pll7|clk[3]} {u0|altpll_0|sd1|pll7|clk[3]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332104): Reading SDC File: 'c:/users/shun/documents/quartusprimeprojects/candy_gw_10m16/db/ip/candy_gw_qsys/submodules/altera_avalon_st_handshake_clock_crosser.sdc'
Info (332104): Reading SDC File: 'c:/users/shun/documents/quartusprimeprojects/candy_gw_10m16/db/ip/candy_gw_qsys/submodules/altera_onchip_flash.sdc'
Info (332104): Reading SDC File: 'c:/users/shun/documents/quartusprimeprojects/candy_gw_10m16/db/ip/candy_gw_qsys/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'c:/users/shun/documents/quartusprimeprojects/candy_gw_10m16/db/ip/candy_gw_qsys/submodules/candy_gw_qsys_nios2_0_cpu.sdc'
Warning (332060): Node: CODEC_BITCLOCK was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register candy_gw_qsys:u0|candy_gw_qsys_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped is being clocked by CODEC_BITCLOCK
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: altera_internal_jtag  from: tck  to: tckutap
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 6 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
    Info (332111):   20.833          CLK
    Info (332111):    9.999 u0|altpll_0|sd1|pll7|clk[1]
    Info (332111):    9.999 u0|altpll_0|sd1|pll7|clk[2]
    Info (332111):  124.998 u0|altpll_0|sd1|pll7|clk[3]
    Info (332111):  181.818 u0|onchip_flash_0|altera_onchip_flash_block|ufm_block|osc
Info (176353): Automatically promoted node candy_gw_qsys:u0|candy_gw_qsys_altpll_0:altpll_0|candy_gw_qsys_altpll_0_altpll_smt2:sd1|wire_pll7_clk[1] (placed in counter C0 of PLL_1) File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/db/ip/candy_gw_qsys/submodules/candy_gw_qsys_altpll_0.v Line: 192
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node candy_gw_qsys:u0|candy_gw_qsys_altpll_0:altpll_0|candy_gw_qsys_altpll_0_altpll_smt2:sd1|wire_pll7_clk[2] (placed in counter C2 of PLL_1) File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/db/ip/candy_gw_qsys/submodules/candy_gw_qsys_altpll_0.v Line: 192
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G17
Info (176353): Automatically promoted node candy_gw_qsys:u0|candy_gw_qsys_altpll_0:altpll_0|candy_gw_qsys_altpll_0_altpll_smt2:sd1|wire_pll7_clk[3] (placed in counter C1 of PLL_1) File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/db/ip/candy_gw_qsys/submodules/candy_gw_qsys_altpll_0.v Line: 192
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G19
Info (176353): Automatically promoted node CLK~input (placed in PIN G5 (CLK0n, DIFFIO_RX_L20n, DIFFOUT_L20n, High_Speed)) File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/candy_gw.vhd Line: 10
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node candy_gw_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_block:altera_onchip_flash_block|osc  File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/db/ip/candy_gw_qsys/submodules/rtl/altera_onchip_flash_block.v Line: 147
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node candy_gw_qsys:u0|altera_reset_controller:rst_controller_002|r_sync_rst  File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/db/ip/candy_gw_qsys/submodules/altera_reset_controller.v Line: 288
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node i2c_master_top:u1|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|ial File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/i2c_master_bit_ctrl.vhd Line: 374
        Info (176357): Destination node i2c_master_top:u1|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|\bus_status_ctrl:sto_condition
        Info (176357): Destination node i2c_master_top:u1|i2c_master_byte_ctrl:byte_ctrl|i2c_master_bit_ctrl:bit_ctrl|\bus_status_ctrl:cmd_stop
        Info (176357): Destination node i2c_master_top:u1|i2c_master_byte_ctrl:byte_ctrl|sr[7] File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/i2c_master_byte_ctrl.vhd Line: 196
        Info (176357): Destination node i2c_master_top:u1|cr[3] File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/i2c_master_top.vhd Line: 244
        Info (176357): Destination node i2c_master_top:u1|i2c_master_byte_ctrl:byte_ctrl|sr[6] File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/i2c_master_byte_ctrl.vhd Line: 196
        Info (176357): Destination node i2c_master_top:u1|i2c_master_byte_ctrl:byte_ctrl|sr[5] File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/i2c_master_byte_ctrl.vhd Line: 196
        Info (176357): Destination node i2c_master_top:u1|i2c_master_byte_ctrl:byte_ctrl|sr[4] File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/i2c_master_byte_ctrl.vhd Line: 196
        Info (176357): Destination node i2c_master_top:u1|i2c_master_byte_ctrl:byte_ctrl|sr[3] File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/i2c_master_byte_ctrl.vhd Line: 196
        Info (176357): Destination node i2c_master_top:u1|i2c_master_byte_ctrl:byte_ctrl|sr[0] File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/i2c_master_byte_ctrl.vhd Line: 196
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out  File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/db/ip/candy_gw_qsys/submodules/altera_reset_synchronizer.v Line: 62
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|intel_generic_serial_flash_interface_cmd:serial_flash_inf_cmd_gen_inst|last_word_detect File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/db/ip/candy_gw_qsys/submodules/intel_generic_serial_flash_interface_cmd.sv Line: 123
        Info (176357): Destination node candy_gw_qsys:u0|candy_gw_qsys_intel_generic_serial_flash_interface_top_0:intel_generic_serial_flash_interface_top_0|intel_generic_serial_flash_interface_cmd:serial_flash_inf_cmd_gen_inst|comb~0
Info (176353): Automatically promoted node candy_gw_qsys:u0|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out  File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/db/ip/candy_gw_qsys/submodules/altera_reset_synchronizer.v Line: 62
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|lrclk_last File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/db/ip/candy_gw_qsys/submodules/avalon_i2s.vhd Line: 71
        Info (176357): Destination node candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|counter_s[5] File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/db/ip/candy_gw_qsys/submodules/avalon_i2s.vhd Line: 89
        Info (176357): Destination node candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|counter_s[4] File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/db/ip/candy_gw_qsys/submodules/avalon_i2s.vhd Line: 89
        Info (176357): Destination node candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|counter_s[3] File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/db/ip/candy_gw_qsys/submodules/avalon_i2s.vhd Line: 89
        Info (176357): Destination node candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|counter_s[2] File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/db/ip/candy_gw_qsys/submodules/avalon_i2s.vhd Line: 89
        Info (176357): Destination node candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|counter_s[1] File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/db/ip/candy_gw_qsys/submodules/avalon_i2s.vhd Line: 89
        Info (176357): Destination node candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|counter_s[0] File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/db/ip/candy_gw_qsys/submodules/avalon_i2s.vhd Line: 89
        Info (176357): Destination node candy_gw_qsys:u0|AVALON_I2S:avalon_i2s_0|av_mm2_read~0 File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/db/ip/candy_gw_qsys/submodules/avalon_i2s.vhd Line: 48
Info (176353): Automatically promoted node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|reset_all  File: c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/sld_signaltap_impl.vhd Line: 882
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_buffer_manager:sld_buffer_manager_inst|last_buffer_write_address_sig[0]~0 File: c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 356
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset~0 File: c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 638
        Info (176357): Destination node sld_signaltap:auto_signaltap_0|sld_signaltap_impl:sld_signaltap_body|sld_signaltap_implb:sld_signaltap_body|sld_offload_buffer_mgr:\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset File: c:/intelfpga_lite/18.1/quartus/libraries/megafunctions/sld_buffer_manager.vhd Line: 638
Info (176353): Automatically promoted node candy_gw_qsys:u0|candy_gw_qsys_dma_rx:dma_rx|reset_n  File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/db/ip/candy_gw_qsys/submodules/candy_gw_qsys_dma_rx.v Line: 665
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node candy_gw_qsys:u0|candy_gw_qsys_dma_tx:dma_tx|reset_n  File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/db/ip/candy_gw_qsys/submodules/candy_gw_qsys_dma_tx.v Line: 665
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node rstn  File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/candy_gw.vhd Line: 185
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node candy_gw_qsys:u0|altera_reset_controller:rst_controller_003|merged_reset~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node candy_gw_qsys:u0|altera_onchip_flash:onchip_flash_0|altera_onchip_flash_avmm_data_controller:avmm_data_controller|always9~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node candy_gw_qsys:u0|candy_gw_qsys_altpll_0:altpll_0|prev_reset  File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/db/ip/candy_gw_qsys/submodules/candy_gw_qsys_altpll_0.v Line: 286
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node candy_gw_qsys:u0|candy_gw_qsys_altpll_0:altpll_0|readdata[0]~2 File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/db/ip/candy_gw_qsys/submodules/candy_gw_qsys_altpll_0.v Line: 270
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[15]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[14]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[13]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 11 registers into blocks of type Block RAM
    Extra Info (176218): Packed 48 registers into blocks of type Embedded multiplier block
    Extra Info (176218): Packed 64 registers into blocks of type Embedded multiplier output
    Extra Info (176218): Packed 16 registers into blocks of type I/O Input Buffer
    Extra Info (176218): Packed 53 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 82 register duplicates
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 1 (unused VREF, 3.3V VCCIO, 1 input, 0 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1A does not use VREF pins and has undetermined VCCIO pins. 7 total pin(s) used --  1 pins available
        Info (176213): I/O bank number 1B does not use VREF pins and has 3.3V VCCIO pins. 7 total pin(s) used --  3 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 11 total pin(s) used --  5 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 22 total pin(s) used --  8 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has 3.3V VCCIO pins. 13 total pin(s) used --  3 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 15 total pin(s) used --  7 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has 3.3V VCCIO pins. 17 total pin(s) used --  11 pins available
Warning (15064): PLL "candy_gw_qsys:u0|candy_gw_qsys_altpll_0:altpll_0|candy_gw_qsys_altpll_0_altpll_smt2:sd1|pll7" output port clk[2] feeds output pin "DRAM_CLK~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/db/ip/candy_gw_qsys/submodules/candy_gw_qsys_altpll_0.v Line: 150
Warning (15064): PLL "candy_gw_qsys:u0|candy_gw_qsys_altpll_0:altpll_0|candy_gw_qsys_altpll_0_altpll_smt2:sd1|pll7" output port clk[3] feeds output pin "CODEC_CLKOUT~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/db/ip/candy_gw_qsys/submodules/candy_gw_qsys_altpll_0.v Line: 150
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:09
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:03
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:23
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 21% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 39% of the available device resources in the region that extends from location X25_Y10 to location X37_Y19
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:20
Info (11888): Total time spent on timing analysis during the Fitter is 17.30 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:10
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 45 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing MAX 10 Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin QSPI_CS uses I/O standard 3.3-V LVTTL at M2 File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/candy_gw.vhd Line: 64
    Info (169178): Pin QSPI_CLK uses I/O standard 3.3-V LVTTL at L3 File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/candy_gw.vhd Line: 65
    Info (169178): Pin GROVE1[0] uses I/O standard 3.3-V LVTTL at D8 File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/candy_gw.vhd Line: 23
    Info (169178): Pin GROVE1[1] uses I/O standard 3.3-V LVTTL at D9 File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/candy_gw.vhd Line: 23
    Info (169178): Pin CODEC_SCL uses I/O standard 3.3-V LVTTL at B7 File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/candy_gw.vhd Line: 31
    Info (169178): Pin CODEC_SDA uses I/O standard 3.3-V LVTTL at A7 File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/candy_gw.vhd Line: 32
    Info (169178): Pin CODEC_BITCLOCK uses I/O standard 3.3-V LVTTL at A6 File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/candy_gw.vhd Line: 34
    Info (169178): Pin CODEC_LRCLOCK uses I/O standard 3.3-V LVTTL at B6 File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/candy_gw.vhd Line: 35
    Info (169178): Pin DRAM_DQ[0] uses I/O standard 3.3-V LVTTL at E13 File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/candy_gw.vhd Line: 61
    Info (169178): Pin DRAM_DQ[1] uses I/O standard 3.3-V LVTTL at D11 File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/candy_gw.vhd Line: 61
    Info (169178): Pin DRAM_DQ[2] uses I/O standard 3.3-V LVTTL at D13 File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/candy_gw.vhd Line: 61
    Info (169178): Pin DRAM_DQ[3] uses I/O standard 3.3-V LVTTL at D12 File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/candy_gw.vhd Line: 61
    Info (169178): Pin DRAM_DQ[4] uses I/O standard 3.3-V LVTTL at C13 File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/candy_gw.vhd Line: 61
    Info (169178): Pin DRAM_DQ[5] uses I/O standard 3.3-V LVTTL at C12 File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/candy_gw.vhd Line: 61
    Info (169178): Pin DRAM_DQ[6] uses I/O standard 3.3-V LVTTL at B13 File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/candy_gw.vhd Line: 61
    Info (169178): Pin DRAM_DQ[7] uses I/O standard 3.3-V LVTTL at B12 File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/candy_gw.vhd Line: 61
    Info (169178): Pin DRAM_DQ[8] uses I/O standard 3.3-V LVTTL at M12 File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/candy_gw.vhd Line: 61
    Info (169178): Pin DRAM_DQ[9] uses I/O standard 3.3-V LVTTL at L12 File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/candy_gw.vhd Line: 61
    Info (169178): Pin DRAM_DQ[10] uses I/O standard 3.3-V LVTTL at M13 File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/candy_gw.vhd Line: 61
    Info (169178): Pin DRAM_DQ[11] uses I/O standard 3.3-V LVTTL at K12 File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/candy_gw.vhd Line: 61
    Info (169178): Pin DRAM_DQ[12] uses I/O standard 3.3-V LVTTL at L13 File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/candy_gw.vhd Line: 61
    Info (169178): Pin DRAM_DQ[13] uses I/O standard 3.3-V LVTTL at J13 File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/candy_gw.vhd Line: 61
    Info (169178): Pin DRAM_DQ[14] uses I/O standard 3.3-V LVTTL at K13 File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/candy_gw.vhd Line: 61
    Info (169178): Pin DRAM_DQ[15] uses I/O standard 3.3-V LVTTL at J10 File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/candy_gw.vhd Line: 61
    Info (169178): Pin QSPI_IO[0] uses I/O standard 3.3-V LVTTL at L1 File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/candy_gw.vhd Line: 66
    Info (169178): Pin QSPI_IO[1] uses I/O standard 3.3-V LVTTL at M1 File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/candy_gw.vhd Line: 66
    Info (169178): Pin QSPI_IO[2] uses I/O standard 3.3-V LVTTL at L2 File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/candy_gw.vhd Line: 66
    Info (169178): Pin QSPI_IO[3] uses I/O standard 3.3-V LVTTL at K2 File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/candy_gw.vhd Line: 66
    Info (169178): Pin CODEC_DATA_OUT uses I/O standard 3.3-V LVTTL at A5 File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/candy_gw.vhd Line: 36
    Info (169178): Pin CLK uses I/O standard 3.3-V LVTTL at G5 File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/candy_gw.vhd Line: 10
    Info (169178): Pin RST uses I/O standard 3.3-V LVTTL at N5 File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/candy_gw.vhd Line: 11
    Info (169178): Pin ADC_IN[7] uses I/O standard 3.3-V LVTTL at F1 File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/candy_gw.vhd Line: 20
    Info (169178): Pin ADC_IN[6] uses I/O standard 3.3-V LVTTL at E3 File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/candy_gw.vhd Line: 20
    Info (169178): Pin ADC_IN[5] uses I/O standard 3.3-V LVTTL at E1 File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/candy_gw.vhd Line: 20
    Info (169178): Pin ADC_IN[4] uses I/O standard 3.3-V LVTTL at K8 File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/candy_gw.vhd Line: 20
    Info (169178): Pin ADC_IN[3] uses I/O standard 3.3-V LVTTL at B1 File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/candy_gw.vhd Line: 20
    Info (169178): Pin PMOD2[3] uses I/O standard 3.3-V LVTTL at J5 File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/candy_gw.vhd Line: 25
    Info (169178): Pin ADC_IN[2] uses I/O standard 3.3-V LVTTL at D1 File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/candy_gw.vhd Line: 20
    Info (169178): Pin PMOD2[2] uses I/O standard 3.3-V LVTTL at K5 File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/candy_gw.vhd Line: 25
    Info (169178): Pin PMOD2[1] uses I/O standard 3.3-V LVTTL at M5 File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/candy_gw.vhd Line: 25
    Info (169178): Pin ADC_IN[1] uses I/O standard 3.3-V LVTTL at C2 File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/candy_gw.vhd Line: 20
    Info (169178): Pin PMOD2[0] uses I/O standard 3.3-V LVTTL at L5 File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/candy_gw.vhd Line: 25
    Info (169178): Pin ADC_IN[0] uses I/O standard 3.3-V LVTTL at C1 File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/candy_gw.vhd Line: 20
    Info (169178): Pin UART_RTS uses I/O standard 3.3-V LVTTL at J1 File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/candy_gw.vhd Line: 48
    Info (169178): Pin UART_TX uses I/O standard 3.3-V LVTTL at H3 File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/candy_gw.vhd Line: 45
Warning (169064): Following 4 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin GROVE1[0] has a permanently enabled output enable File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/candy_gw.vhd Line: 23
    Info (169065): Pin GROVE1[1] has a permanently enabled output enable File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/candy_gw.vhd Line: 23
    Info (169065): Pin CODEC_BITCLOCK has a permanently disabled output enable File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/candy_gw.vhd Line: 34
    Info (169065): Pin CODEC_LRCLOCK has a permanently disabled output enable File: C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/candy_gw.vhd Line: 35
Info (144001): Generated suppressed messages file C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/output_files/CANDY_GW.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 14 warnings
    Info: Peak virtual memory: 6053 megabytes
    Info: Processing ended: Thu Jun 25 23:52:12 2020
    Info: Elapsed time: 00:01:19
    Info: Total CPU time (on all processors): 00:02:41


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/shun/Documents/QuartusPrimeProjects/CANDY_GW_10M16/output_files/CANDY_GW.fit.smsg.


