# Lista de Projeto 01 - Circuitos Digitais
Projeto direcionado à disciplina de Circuitos Digitais, ministrada pelo Prof Dr Pedro Thiago Valério de Souza no período 2024.1, na Universidade Federal Rural do Semi-Árido (UFERSA).

# Autores 
- Caio Barreto Meyer | [Caio B. Meyer](https://github.com/TaiCaio) 
- Guilherme Gabriel Saldanha Pereira | [OGuilhermeGabriel](https://github.com/OGuilhermeGabriel)

# Sumário 
- [Problema 01](#problema-01)
- [Problema 02](#problema-02)
- [Problema 03](#problema-03)
- [Problema 04](#problema-04)
- [Problema 05](#problema-05)

# Lista de Projetos

Implemente os seguintes circuitos em SystemVerilog utilizando qualquer abordagem:

# Problema 01
Flip-Flop D com entrada de reset assíncrono.

## Resolução 

## Descrição em *systemverilog*

# Problema 02
Flip-Flop JK com entrada de reset assíncrono;

## Resolução 

## Descrição em *systemverilog*

# Problema 03
Uma máquina de estados que represente o seguinte comportamento: Projete uma máquina de estados que tem uma entrada gcnt e três saídas, *x*, *y* e *z*. As saídas *xyz* geram uma sequência chamada “código Gray” em que exatamente uma das três saídas muda de 0 para 1 ou de 1 para 0. A sequência em código Grau que a MdE deve produzir é 000, 010, 011, 001, 101, 111, 110, 100 voltando a se repetir. A saída deve mudar apenas na borda de subida do relógio quando *gcnt* = 1. Faça 000 ser o estado inicial.

## Resolução 

## Descrição em *systemverilog*

# Problema 04
Um registrador de 4 bits de carga paralela, de tal forma que quando *load* = 1, realiza-se a carga paralela e quando *clr* = 1, a saída do registrador é zerada, independente do sinal de relógio.

## Resolução 

## Descrição em *systemverilog*

# Problema 05
Um contador up/down counter de 8 bits. Quando *M* = 1, realiza-se a contagem crescente. Quando *M* = 0, realiza-se a contagem decrescente.

## Resolução 

## Descrição em *systemverilog*