$date
	Sun Aug 09 23:13:32 2020
$end
$version
	Icarus Verilog
$end
$timescale
	1s
$end
$scope module testbench $end
$var wire 1 ! v1 $end
$var wire 1 " v2 $end
$var wire 1 # v3 $end
$var wire 1 $ v4 $end
$var wire 1 % v5 $end
$var wire 1 & v6 $end
$var wire 1 ' v7 $end
$var wire 1 ( v8 $end
$var reg 1 ) q1 $end
$var reg 1 * q10 $end
$var reg 1 + q11 $end
$var reg 1 , q12 $end
$var reg 1 - q13 $end
$var reg 1 . q14 $end
$var reg 1 / q15 $end
$var reg 1 0 q16 $end
$var reg 1 1 q17 $end
$var reg 1 2 q2 $end
$var reg 1 3 q20 $end
$var reg 1 4 q21 $end
$var reg 1 5 q22 $end
$var reg 1 6 q23 $end
$var reg 1 7 q24 $end
$var reg 1 8 q25 $end
$var reg 1 9 q26 $end
$var reg 1 : q27 $end
$var reg 1 ; q28 $end
$var reg 1 < q29 $end
$var reg 1 = q3 $end
$var reg 1 > q30 $end
$var reg 1 ? q4 $end
$var reg 1 @ q5 $end
$var reg 1 A q6 $end
$var reg 1 B q7 $end
$var reg 1 C q8 $end
$var reg 1 D q9 $end
$scope module U1 $end
$var wire 1 E Y $end
$var wire 1 ) q1 $end
$var wire 1 2 q2 $end
$var wire 1 = q3 $end
$var wire 1 ! v1 $end
$upscope $end
$scope module U2 $end
$var wire 1 F Y $end
$var wire 1 ? q4 $end
$var wire 1 @ q5 $end
$var wire 1 A q6 $end
$var wire 1 " v2 $end
$upscope $end
$scope module U3 $end
$var wire 1 G Y $end
$var wire 1 * q10 $end
$var wire 1 B q7 $end
$var wire 1 C q8 $end
$var wire 1 D q9 $end
$var wire 1 # v3 $end
$upscope $end
$scope module U4 $end
$var wire 1 H Y $end
$var wire 1 + q11 $end
$var wire 1 , q12 $end
$var wire 1 - q13 $end
$var wire 1 . q14 $end
$var wire 1 $ v4 $end
$upscope $end
$scope module U5 $end
$var wire 1 I Y $end
$var wire 1 / q15 $end
$var wire 1 0 q16 $end
$var wire 1 1 q17 $end
$var wire 1 3 q18 $end
$var wire 1 % v5 $end
$upscope $end
$scope module U6 $end
$var wire 1 J Y $end
$var wire 1 4 q19 $end
$var wire 1 5 q20 $end
$var wire 1 6 q21 $end
$var wire 1 & v6 $end
$upscope $end
$scope module U7 $end
$var wire 1 K Y $end
$var wire 1 7 q22 $end
$var wire 1 8 q23 $end
$var wire 1 9 q24 $end
$var wire 1 : q25 $end
$var wire 1 ' v7 $end
$upscope $end
$scope module U8 $end
$var wire 1 L Y $end
$var wire 1 ; q26 $end
$var wire 1 < q27 $end
$var wire 1 > q28 $end
$var wire 1 ( v8 $end
$upscope $end
$upscope $end
$enddefinitions $end
#0
$dumpvars
xL
xK
xJ
xI
xH
xG
xF
xE
xD
xC
xB
xA
x@
x?
x>
x=
x<
x;
x:
x9
x8
x7
x6
x5
x4
x3
x2
x1
x0
x/
x.
x-
x,
x+
x*
x)
z(
z'
z&
z%
z$
z#
z"
z!
$end
#1
1I
1E
03
01
00
0/
0=
02
0)
