- 控制模块 (control)
  - 输入
    - clk
    - rst_n
    - end
    - output_signal
  - 输出
    - begin
    - addr[3:0]
  - 功能
    - 控制芯片运转
    - 旋转因子以parameter形式写在控制模块中
    - 例化4个RAM
- 串转并 (s_p)
  - 输入
    - clk
    - rst_n
    - data_in_a[33:0]
  - 输出
    - data_out_a[135:0]
    - output_signal：存储到第13个数时发出信号，可以开始往RAM1写入
  - 功能
    - 缓存4个输入数据并存入RAM0并四个一组倒位序写入到RAM1
- 并转串 (p_s)
  - 输入
    - clk
    - rst_n
    - data_in_b[135:0]
  - 输出
    - data_out_b[33:0]
  - 功能
    - 缓存4个一组输入数据到RAM3并顺序输出
- 运算模块 (butterfly)
  - 输入
    - rst_n
    - begin：所有数据准备完毕时的开始信号
    - a_in
    - b_in
    - c_in
    - d_in
    - w_p
    - w_2p
    - w_3p
  - 输出
    - end：运算结束后输出信号，表示蝶形运算模块空闲
    - a_out
    - b_out
    - c_out
    - d_out
  - 功能
    - 完成蝶形运算
- RAM12 (register12)
  - 输入
    - clk
    - rst_n
    - addr[3:0]
    - data_in[135:0]
  - 输出
    - data_out[135:0]
- RAM0 (register0)
  - 输入
    - clk
    - rst_n
    - addr[3:0]
    - data_in[33:0]
  - 输出
    - data_out[135:0]
- RAM3 (register3)
  - 输入
    - clk
    - rst_n
    - addr[3:0]
    - data_in[135:0]
  - 输出
    - data_out[33:0]