# Reading pref.tcl
# do Proyecto_Grupal_1_run_msim_rtl_verilog.do
# if {[file exists rtl_work]} {
# 	vdel -lib rtl_work -all
# }
# vlib rtl_work
# vmap work rtl_work
# Model Technology ModelSim - Intel FPGA Edition vmap 2020.1 Lib Mapping Utility 2020.02 Feb 28 2020
# vmap work rtl_work 
# Copying C:/intelFPGA_lite/20.1/modelsim_ase/win32aloem/../modelsim.ini to modelsim.ini
# Modifying modelsim.ini
# 
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Tests {C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Tests/IF_Pipeline.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 00:15:58 on Oct 25,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Tests" C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Tests/IF_Pipeline.sv 
# -- Compiling module IF_Pipeline
# 
# Top level modules:
# 	IF_Pipeline
# End time: 00:15:58 on Oct 25,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/ALU {C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/ALU/divisor_nb.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 00:15:58 on Oct 25,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/ALU" C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/ALU/divisor_nb.sv 
# -- Compiling module divisor_nb
# 
# Top level modules:
# 	divisor_nb
# End time: 00:15:58 on Oct 25,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Memory {C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Memory/RAM.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 00:15:59 on Oct 25,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Memory" C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Memory/RAM.sv 
# -- Compiling module RAM
# 
# Top level modules:
# 	RAM
# End time: 00:15:59 on Oct 25,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/ALU {C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/ALU/sumador_nb.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 00:15:59 on Oct 25,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/ALU" C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/ALU/sumador_nb.sv 
# -- Compiling module sumador_nb
# 
# Top level modules:
# 	sumador_nb
# End time: 00:15:59 on Oct 25,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/ALU {C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/ALU/sumador_1b.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 00:15:59 on Oct 25,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/ALU" C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/ALU/sumador_1b.sv 
# -- Compiling module sumador_1b
# 
# Top level modules:
# 	sumador_1b
# End time: 00:15:59 on Oct 25,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/ALU {C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/ALU/restador_nb.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 00:15:59 on Oct 25,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/ALU" C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/ALU/restador_nb.sv 
# -- Compiling module restador_nb
# 
# Top level modules:
# 	restador_nb
# End time: 00:15:59 on Oct 25,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/ALU {C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/ALU/negador_nb.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 00:15:59 on Oct 25,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/ALU" C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/ALU/negador_nb.sv 
# -- Compiling module negador_nb
# 
# Top level modules:
# 	negador_nb
# End time: 00:15:59 on Oct 25,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/ALU {C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/ALU/negador_1b.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 00:15:59 on Oct 25,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/ALU" C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/ALU/negador_1b.sv 
# -- Compiling module negador_1b
# 
# Top level modules:
# 	negador_1b
# End time: 00:15:59 on Oct 25,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/ALU {C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/ALU/Mux.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 00:15:59 on Oct 25,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/ALU" C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/ALU/Mux.sv 
# -- Compiling module Mux
# 
# Top level modules:
# 	Mux
# End time: 00:15:59 on Oct 25,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/ALU {C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/ALU/multiplicador.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 00:15:59 on Oct 25,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/ALU" C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/ALU/multiplicador.sv 
# -- Compiling module multiplicador
# 
# Top level modules:
# 	multiplicador
# End time: 00:15:59 on Oct 25,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/ALU {C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/ALU/flag_overflow.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 00:15:59 on Oct 25,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/ALU" C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/ALU/flag_overflow.sv 
# -- Compiling module flag_overflow
# 
# Top level modules:
# 	flag_overflow
# End time: 00:15:59 on Oct 25,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/ALU {C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/ALU/flag_negativo.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 00:16:00 on Oct 25,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/ALU" C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/ALU/flag_negativo.sv 
# -- Compiling module flag_negativo
# 
# Top level modules:
# 	flag_negativo
# End time: 00:16:00 on Oct 25,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/ALU {C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/ALU/flag_cero.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 00:16:00 on Oct 25,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/ALU" C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/ALU/flag_cero.sv 
# -- Compiling module flag_cero
# 
# Top level modules:
# 	flag_cero
# End time: 00:16:00 on Oct 25,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/ALU {C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/ALU/flag_carry.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 00:16:00 on Oct 25,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/ALU" C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/ALU/flag_carry.sv 
# -- Compiling module flag_carry
# 
# Top level modules:
# 	flag_carry
# End time: 00:16:00 on Oct 25,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/ALU {C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/ALU/ALU.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 00:16:00 on Oct 25,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/ALU" C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/ALU/ALU.sv 
# -- Compiling module ALU
# 
# Top level modules:
# 	ALU
# End time: 00:16:00 on Oct 25,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/fetch {C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/fetch/PC.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 00:16:00 on Oct 25,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/fetch" C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/fetch/PC.sv 
# -- Compiling module PC
# 
# Top level modules:
# 	PC
# End time: 00:16:00 on Oct 25,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Units {C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Units/Mux2_1.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 00:16:00 on Oct 25,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Units" C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Units/Mux2_1.sv 
# -- Compiling module Mux2_1
# 
# Top level modules:
# 	Mux2_1
# End time: 00:16:00 on Oct 25,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/fetch {C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/fetch/IF.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 00:16:00 on Oct 25,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/fetch" C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/fetch/IF.sv 
# -- Compiling module IF
# 
# Top level modules:
# 	IF
# End time: 00:16:00 on Oct 25,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Decode {C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Decode/Register_File.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 00:16:00 on Oct 25,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Decode" C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Decode/Register_File.sv 
# -- Compiling module Register_File
# 
# Top level modules:
# 	Register_File
# End time: 00:16:00 on Oct 25,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Decode {C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Decode/ID.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 00:16:00 on Oct 25,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Decode" C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Decode/ID.sv 
# -- Compiling module ID
# 
# Top level modules:
# 	ID
# End time: 00:16:00 on Oct 25,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Decode {C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Decode/Extender.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 00:16:00 on Oct 25,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Decode" C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Decode/Extender.sv 
# -- Compiling module Extender
# 
# Top level modules:
# 	Extender
# End time: 00:16:00 on Oct 25,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Decode {C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Decode/Control_unit.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 00:16:00 on Oct 25,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Decode" C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Decode/Control_unit.sv 
# -- Compiling module Control_unit
# 
# Top level modules:
# 	Control_unit
# End time: 00:16:00 on Oct 25,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Decode {C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Decode/ID_Pipeline.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 00:16:00 on Oct 25,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Decode" C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Decode/ID_Pipeline.sv 
# -- Compiling module ID_Pipeline
# 
# Top level modules:
# 	ID_Pipeline
# End time: 00:16:00 on Oct 25,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Units {C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Units/ff_enable.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 00:16:00 on Oct 25,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Units" C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Units/ff_enable.sv 
# -- Compiling module ff_enable
# 
# Top level modules:
# 	ff_enable
# End time: 00:16:00 on Oct 25,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Execution {C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Execution/PC_condition.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 00:16:00 on Oct 25,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Execution" C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Execution/PC_condition.sv 
# -- Compiling module PC_condition
# 
# Top level modules:
# 	PC_condition
# End time: 00:16:01 on Oct 25,2021, Elapsed time: 0:00:01
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Execution {C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Execution/EX.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 00:16:01 on Oct 25,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Execution" C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Execution/EX.sv 
# -- Compiling module EX
# 
# Top level modules:
# 	EX
# End time: 00:16:01 on Oct 25,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Execution {C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Execution/EX_Pipeline.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 00:16:01 on Oct 25,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Execution" C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Execution/EX_Pipeline.sv 
# -- Compiling module EX_Pipeline
# 
# Top level modules:
# 	EX_Pipeline
# End time: 00:16:01 on Oct 25,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Memory {C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Memory/Memory.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 00:16:01 on Oct 25,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Memory" C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Memory/Memory.sv 
# -- Compiling module Memory
# 
# Top level modules:
# 	Memory
# End time: 00:16:01 on Oct 25,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Memory {C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Memory/MEM.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 00:16:01 on Oct 25,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Memory" C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Memory/MEM.sv 
# -- Compiling module MEM
# 
# Top level modules:
# 	MEM
# End time: 00:16:01 on Oct 25,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Memory {C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Memory/MEM_Pipeline.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 00:16:01 on Oct 25,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Memory" C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Memory/MEM_Pipeline.sv 
# -- Compiling module MEM_Pipeline
# 
# Top level modules:
# 	MEM_Pipeline
# End time: 00:16:01 on Oct 25,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura {C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Processor.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 00:16:01 on Oct 25,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura" C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Processor.sv 
# -- Compiling module Processor
# 
# Top level modules:
# 	Processor
# End time: 00:16:01 on Oct 25,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Execution {C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Execution/ForwardingUnit.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 00:16:01 on Oct 25,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Execution" C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Execution/ForwardingUnit.sv 
# -- Compiling module ForwardingUnit
# 
# Top level modules:
# 	ForwardingUnit
# End time: 00:16:01 on Oct 25,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Tests {C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Tests/create_image.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 00:16:01 on Oct 25,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Tests" C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Tests/create_image.sv 
# -- Compiling module create_image
# 
# Top level modules:
# 	create_image
# End time: 00:16:01 on Oct 25,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Memory {C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Memory/ROM.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 00:16:01 on Oct 25,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Memory" C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Memory/ROM.sv 
# -- Compiling module ROM
# 
# Top level modules:
# 	ROM
# End time: 00:16:01 on Oct 25,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# vlog -sv -work work +incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/fetch {C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/fetch/Instruction_Memory.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 2020.1 Compiler 2020.02 Feb 28 2020
# Start time: 00:16:01 on Oct 25,2021
# vlog -reportprogress 300 -sv -work work "+incdir+C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/fetch" C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/fetch/Instruction_Memory.sv 
# -- Compiling module Instruction_Memory
# 
# Top level modules:
# 	Instruction_Memory
# End time: 00:16:01 on Oct 25,2021, Elapsed time: 0:00:00
# Errors: 0, Warnings: 0
# 
vsim work.create_image
# vsim work.create_image 
# Start time: 00:16:09 on Oct 25,2021
# Loading sv_std.std
# Loading work.create_image
# Loading work.Processor
# Loading work.IF
# Loading work.Mux2_1
# Loading work.PC
# Loading work.sumador_nb
# Loading work.Instruction_Memory
# Loading work.IF_Pipeline
# Loading work.ID
# Loading work.Control_unit
# Loading work.Extender
# Loading work.Register_File
# Loading work.ID_Pipeline
# Loading work.EX
# Loading work.ForwardingUnit
# Loading work.ALU
# Loading work.restador_nb
# Loading work.negador_nb
# Loading work.negador_1b
# Loading work.multiplicador
# Loading work.Mux
# Loading work.flag_negativo
# Loading work.flag_carry
# Loading work.flag_cero
# Loading work.flag_overflow
# Loading work.divisor_nb
# Loading work.PC_condition
# Loading work.ff_enable
# Loading work.EX_Pipeline
# Loading work.MEM
# Loading work.Memory
# Loading work.RAM
# Loading work.ROM
# Loading work.MEM_Pipeline
# Loading work.sumador_1b
run -all
# ** Note: $finish    : C:/Users/braya/Desktop/Arqui/proyecto2/microarquitectura/Tests/create_image.sv(30)
#    Time: 14293240 ps  Iteration: 1  Instance: /create_image
# End time: 00:17:18 on Oct 25,2021, Elapsed time: 0:01:09
# Errors: 0, Warnings: 0
