 
中 文 摘 要 ： 本計畫將使用低雜訊(Low Noise) 0.15 μm PHEMT 的製程實
現疊接電晶體的電路架構。由疊接電晶體的電路架構研製的
單晶微波積體電路，包括了低雜訊放大器、功率放大器、混
頻器、頻率轉換器、振盪器、及被動電路如微波切換器及相
移器等。 
  我們的研究團隊於前兩個三年計畫中 ＇Re-search and 
Development of Millimeter-wave Mono-lithic Circuit 
(1/3)-(3/3)＇及＇Research and Development of 100-170-
GHz Millimeter-wave Monolithic Circuit (1/3)-(3/3)＇ 
研製了許多從 20-GHz 到 170-GHz 的毫米波積體電路。這些
研究透過國家系統晶片中心(CIC) 使用由 TRW 或 WIN 半導體
公司的砷化鎵(GaAs)的製程。然而若使用 0.15 μm PHEMT 
製程製作 V- 頻段或 W-頻段的電路會因為電晶體增益過低而
非常困難。若要使用更高階的製程如 InP 材料或 mHEMT 製程
則會增加成本或材料取得不易，因此使用商用 Low noise 
PHEMT 製程研究疊接電晶體的技術，可以不用高階的製程而
獲得高頻的電路增益。本計畫的研究範圍包括等效電路模型
的建立、疊接電晶體電路設計的方法。最終本計畫之設計目
標為操作在 V-頻段與 W-頻段的單晶微波積體電路。 
 
中文關鍵詞： 毫米波，形變式高速場效電晶體，砷化鎵，單晶微波積體電
路，V-頻段，W-頻段，疊接電晶體。 
英 文 摘 要 ： This project proposes the development of cascode 
transistor in low noise 0.15-μm PHEMT process.  The 
circuits using cascode transistors are including low 
noise amplifiers, power amplifiers, mixer, frequency 
multipliers, oscillators and passive circuits such as 
switches and phase shifters. 
  The MMIC component development for frequency from 
20 to 170 GHz has been demonstrated by our research 
group in the previous two three-year research 
projects ＇Research and Development of Millimeter-
wave Monolithic Circuit (1/3)-(3/3)＇ and ＇Research 
and Development of 100-170-GHz Millimeter-wave 
Monolithic Circuit (1/3)-(3/3)＇ founded by Nation al 
Science Council.  The research utilized GaAs HEMT 
MMIC process provided by TRW and WIN Semiconductors 
through CIC.  The design of the circuit over V-band 
or W-band using 0.15-μm PHEMT process is difficult 
due to the low gain at high frequency.  Although InP 
 1 
 
行政院國家科學委員會補助專題研究計畫 
■成果報告   
□期中進度報告 
 
以 疊 接 式 高 速 場 效 電 晶 體 研 製 毫 米 波 單 晶 積 體 電 路                                 
及整合應用 (1/3) (2/3) (3/3) 
 
計畫類別：■個別型計畫   □整合型計畫 
計畫編號：98-2221-E-002-059-MY3  
執行期間：98 年 8 月 1 日至 101 年 7 月 31 日 
 
執行機構及系所：國立台灣大學電信研究中心   
 
計畫主持人：王  暉 
共同主持人： 
計畫參與人員：王  暉、蔡作敏、高瑞智、彭朋瑞、葉涵之、陳平、黃柏智、郭京
霖、廖澤宇、白景賢、洪其正、林煒恆、林毓軒、黃鼎傑、廖信強、
王啟欣、齊宏輔、何柄翰、李祐棠、郭彥宏、謝峻安、張育嘉、郭哲
嘉、姜博翰、蕭諦賸 
成果報告類型(依經費核定清單規定繳交)：□精簡報告  ■完整報告 
 
本計畫除繳交成果報告外，另須繳交以下出國心得報告： 
□赴國外出差或研習心得報告 
□赴大陸地區出差或研習心得報告 
□出席國際學術會議心得報告 
□國際合作研究計畫國外研究報告 
 
 
處理方式：除列管計畫及下列情形者外，得立即公開查詢 
            ■涉及專利或其他智慧財產權，□一年■二年後可公開查詢 
 
中   華   民   國    年    月    日 
附件一 
 3 
 
國科會補助計畫衍生研發成果推廣資料表 
日期：   年  月  日 
國科會補助計畫 
計畫名稱： 
計畫主持人：         
計畫編號：             領域： 
研發成果名稱 
（中文） 
（英文） 
成果歸屬機構 
 發明人 
(創作人) 
 
技術說明 
（中文） 
 
 
 
（200-500 字） 
（英文） 
產業別 
 
技術/產品應用範圍 
 
技術移轉可行性及預期
效益 
 
     註：本項研發成果若尚未申請專利，請勿揭露可申請專利之主要內容。 
 
 
 
附件三 
 5 
 
國科會補助專題研究計畫項下赴國外(或大陸地區)出差或研習心得報告 
                                     日期：   年   月   日 
                                 
一、國外(大陸)研究過程 
二、研究成果 
三、建議 
四、其他 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
計畫編號 NSC  －    －  －    －    － 
計畫名稱 
 
出國人員
姓名 
 
服務機構
及職稱 
 
出國時間 
 年 月 日至 
 年 月 日 
出國地點 
 
附件五 
 7 
以疊接式高速場效電晶體研製毫米波單晶積體電路及整合應用(1/3) (2/3) (3/3) 
Research of Millimeter-wave Monolithic Integrated Circuits and System Integration Using Cascode High 
Electron Mobility Transistors (1/3) (2/3) (3/3) 
計畫編號：NSC 100-2219-E-002-006 
執行期限：100 年8 月1 日至101 年7 月31 日 
主 持 人：王暉 國立台灣大學電信工程學研究所教授 
E-mail ：hueiwang@ew.ee.ntu.edu.tw 
計畫參與人員：王暉，蔡作敏，高瑞智，彭朋瑞，陳平，黃柏智，郭京霖，林煒恆，齊宏輔，林毓軒，
葉涵之，黃鼎傑，廖信強，郭哲嘉，王啟欣，白景賢，廖澤宇，洪其正，何柄翰，李祐棠，郭彥宏，
謝峻安，張育嘉，姜博翰，蕭諦賸 
 
一. 中文摘要  
 
(關鍵詞：毫米波，形變式高速場效電晶體，砷化
鎵，單晶微波積體電路，V-頻段，W-頻段，疊接
電晶體。) 
 
本計畫將使用低雜訊(Low Noise) 0.15 μm 
PHEMT 的製程實現疊接電晶體的電路架構。由
疊接電晶體的電路架構研製的單晶微波積體電路，
包括了低雜訊放大器、功率放大器、混頻器、頻
率轉換器、振盪器、及被動電路如微波切換器及
相移器等。 
我們的研究團隊於前兩個三年計畫中  “Re-
search and Development of Millimeter-wave Mono-
lithic Circuit (1/3)-(3/3)” 及 ”Research and 
Development of 100-170-GHz Millimeter-wave 
Monolithic Circuit (1/3)-(3/3)” 研製了許多從
20-GHz 到170-GHz的毫米波積體電路。這些研究
透過國家系統晶片中心(CIC) 使用由TRW或WIN 
半導體公司的砷化鎵(GaAs)的製程。然而若使用
0.15 μm PHEMT 製程製作V- 頻段或W-頻段的電
路會因為電晶體增益過低而非常困難。若要使用
更高階的製程如InP 材料或 mHEMT製程則會增
加成本或材料取得不易，因此使用商用Low noise 
PHEMT 製程研究疊接電晶體的技術，可以不用
高階的製程而獲得高頻的電路增益。本計畫的研
究範圍包括等效電路模型的建立、疊接電晶體電
路設計的方法。最終本計畫之設計目標為操作在
V-頻段與W-頻段的單晶微波積體電路。  
二. 英文摘要  
 
(Keywords: Millimeter-wave, PHEMT, GaAs, 
MMIC, V-band, W-band, cascode transistors) 
 
This project proposes the development of 
cascode transistor in low noise 0.15-μm PHEMT 
process.  The circuits using cascode transistors are 
including low noise amplifiers, power amplifiers, 
mixer, frequency multipliers, oscillators and passive 
circuits such as switches and phase shifters. 
 The MMIC component development for 
frequency from 20 to 170 GHz has been 
demonstrated by our research group in the previous 
two three-year research projects “Research and 
Development of Millimeter-wave Monolithic Circuit 
(1/3)-(3/3)” and “Research and Development of 
100-170-GHz Millimeter-wave Monolithic Circuit 
(1/3)-(3/3)” founded by Nation al Science Council.  
The research utilized GaAs HEMT MMIC process 
provided by TRW and WIN Semiconductors through 
CIC.  The design of the circuit over V-band or 
W-band using 0.15-μm PHEMT process is difficult 
due to the low gain at high frequency.  Although 
InP HEMT or mHEMT can provide higher gain 
above V-band, but the cost will be higher than 
conventional available PHEMT processes.  This 
project will use the commercial low noise PHEMT 
 9 
確的效果。但這些寄生校性在低頻的時候對電路
的影響並不顯著，因此在低頻時我們通常忽略此
效應。然而，此效應在高頻電路時卻顯著的影響
電路特性。 
加上我們利用有接地式的共平面波導(GCPW)
來結合此種結構，使得許多對地的寄生效應更能
大幅度的縮減，尤其是 PHEMT 在相當厚的基板
結構中所產生的接地穿孔(Via hole)寄生電感，使
得整體電路受此影響最小化，然而 GCPW 在高頻
操作時會產生許多高頻平行板模態。在功率放大
器及消耗高功率的電路中，GCPW 也間接提供了
較好的散熱效果，使得電路整體的特性能有效的
防止因過熱所產生的衰減。本計畫也利用了此種
佈局方式或變形作為設計電路之基礎。 
 
四. 研究成果 
1. 第一年 
本計畫為期三年，第一年中，計畫著重於研
發布局的最佳方式以及驗證以此布局設計之電路。
因此，第一年中，本計畫利用穩懋0.15-μm low 
noise pHEMT設計了一24 GHz疊接式放大器[1]，
以及一擁有15 GHz 中頻(IF)頻寬之疊接式混頻器
[2]。 
 
(1) 24 GHz 增益可調之疊接式放大器[1] 
 
本增益放大器之電路架構如Fig. 3 所示，本電
路首先採取我們發展出來的布局方式來進行設計。
由於利用疊接電晶體所設計之放大器增益以及輸
出阻抗相當的高，因此在輸出端我們加入了有損
之匹配網路來達到較好的輸出匹配。並利用我們
較高自由度之布局方式，在圖中M1與M2電晶體
中加入一段設計過的傳輸線以達到較好的級間匹
配，使得整體電路之增益較高。Fig. 4 為本電路
之晶片照，可以發現本電路之佈局中含有相當多
抑制高頻模態產生之接地灌孔。並且在此電路中
也驗證了GCPW布局方式下之被動元件(電容、電
感以及傳輸線…等等)之特性可以藉由電磁模擬
軟體準確的預估。 
 Fig. 5 中為此電路之增益與雜訊指數之量測
結果。利用疊接式的架構，本一級放大器在24 GHz
時可以提供15.7 dB之最高增益，並且有18.5%之
3-dB頻寬，並且藉由調整Fig. 3電路架構圖中的
Vgs2偏壓，可以使其有約24 dB之增益調整範圍。
本電路在最高增益模式操作下，其24-GHz之雜訊
指數約為4.2 dB。 
 Fig. 6 中為此電路之輸入輸出反射係數之量
測結果。可以發現其24-GHz之折返損耗在高增益
的情況下皆好於10 dB，而在低增益操作時其折返
損耗約為5 dB左右。 
本電路最後實現的晶片大小為1×1 mm2，直流
M1
M2
RF IN
RF OUT
Vgs1
Vgs2
Vdd
W = 8 um
S = 16 um
Finger number = 2 
Gate width = 100 um
  
Fig. 3. 24-GHz 增益可調之疊接式放大器之電
路架構圖 
 
 
Fig. 4. 24-GHz 增益可調之疊接式放大器之電
路晶片圖 
 
 11 
問題。Fig. 9 比較了傳統式疊接式混頻器與改良
式疊接式混頻器之輸出反射係數。從圖中可以發
現，改良式的疊接式混頻器之反射係數相較於傳
統式疊接式混頻器來得小，這表示我們可以使用
較簡單的匹配電路達到寬頻的匹配。因此我們使
用了簡單的低通濾波器形式之匹配網路來同時達
到濾波與匹配之目的。 
 本電路之晶片照如Fig. 10 所示，此布局方式
仍與本計畫中所提及之方式相同。而此電路之量
測結果如Fig. 11 所示，在本地振盪訊號(LO)頻率
分別為27 GHz、30 GHz以及33 GHz時，此電路從
中頻0 GHz至15 GHz之轉換損失皆小於0 dB，而
LO至IF之隔離度皆優於24 dB。 
 
2. 第二年 
 
第二年中，我們將電路之操作頻率往上提升至
V頻段，驗證此種設計與布局方式在V頻段之可行
性。本年度中製作了一60 GHz增益可調整疊接式
放大器，一60 GHz放大器鍊。並利用這些電路驗
證了此種方式在V頻段仍然可以實現特性良好的
單晶電路。並且，我們利用此製程實現了一輸入
頻率為5 GHz而輸出頻率為30 GHz之本地振盪倍
頻鍊，並且搭配一具有45ᴼ固定相位差之分工器，
使其可以提供60 GHz次諧波調變及解調器之正交
本地振盪輸入。 
 
(1) 60 GHz 增益可調之疊接式放大器 
 
本電路之電路架構如Fig. 12 所示，其設計方
法如先前設計相同，輸出端依然利用電阻降低輸
出阻抗以達到較好的匹配。Fig. 13 為此電路之晶
片圖，此電路之晶片面積為1 mm2。可以發現在V
頻段之設計中，我們的匹配網路皆採用GCPW式
之傳輸線來實現。Fig. 14 中為本電路之增益與雜
訊指數量測結果。可以從圖中發現，一級疊接式
放大器經由設計後可以在55 GHz提供超過12 dB
之增益，並從45 GHz至65 GHz皆可提供超過10 dB
之增益。利用調整Fig. 12中Vgs2之偏壓，此放大器
之增益可以在-8 dB至12 dB之間連續調整，其調整
範圍約有20 dB。本電路在62.5 GHz之雜訊指數約
為3.5 dB。Fig. 15 為本電路之輸入及輸出之反射
係數量測結果，其輸入及輸出反射係數在60 GHz
操作時皆好於-8 dB。 
 
 
Fig. 10. 24-48 GHz 擁有15 GHz 中頻頻寬之
疊接式混頻器之電路晶片圖 
 
 
 
Fig. 11. 傳統疊接式混頻器與改良式疊接式
混頻器之 
 
 
 
Fig. 12. 60-GHz 增益可調之疊接式放大器之
電路架構圖 
 
 13 
放大器連接在一起，其打線之損耗約為2至3 dB。 
此電路之S參數量測結果如Fig. 17 所示，可以
發現這個電路從55 GHz至67 GHz可以提供超過
42 dB之增益，其輸入輸出反射係數皆優於-5 dB。
而此電路中低雜訊放大器量測之雜訊指數優於4 
dB。Fig. 18 為本電路之大訊號之量測結果。從電
路線性操作區來看，本電路在60 GHz之增益約為
45 dB，由於本電路對輸出功率也有一定程度之要
求，所以可以發現此電路之飽和輸出功率約為6 
dBm。 
本電路實現了一個增益極高的放大器鍊，若將
其使用至一般系統中或將其組成模組，將有相當
大的應用空間。 
 
(3)  30 GHz之本地振盪倍頻鍊 
 
在一60 GHz次諧波系統中，如何有效地提供本
地振盪訊號是相當重要的。本電路使用一倍頻鍊
用以降低輸入本地振盪訊號之頻率，並且有效的
提供一具有45ᴼ相位差之分工器，此分工器將提供
60 GHz次諧波系統一對相位差為90ᴼ的本地振盪
輸入，以此產生正交調變來達到更高資料量之傳
輸。 
 本倍頻鍊提供為一六倍頻鍊，其中倍頻器分
別由二倍頻器、緩衝放大器以及三倍頻器三個部
分所構成。其操作方式為5 GHz的訊號先經由一個
主動的二倍頻器倍頻至10 GHz，再經由緩衝放大
器作放大的動作，最後饋入三倍頻器中並且倍頻
至30 GHz。這樣的架構安排經過各個節點的功率
推算及考量。電路之量測結果顯示此倍頻鏈在5 
GHz輸入時可提供7 dB的轉換增益。 
 除此之外，在分功器的設計，本計畫中提出
了一創新的魏金森分功器設計，並利用此分功器
搭配相位補償之設計，達到寬頻等相位差之設計。
其電路架構如Fig. 19 所示。本電路由三個部分組
成，分別為改良式魏金森分功器、可調式相移器
以及可調式衰減器。 
 分功器之設計如[3]所示，其詳細之電路架構
與設計參數如Fig. 20。此分功器利用了特殊設計
之隔離網路(isolation network)達到了寬頻高隔離
度的特性。其基本設計之原理為將原本利用與頻
率無關之電阻所構成的隔離網路替換成與頻率相
關之隔離網路。此網路包含了電阻、電感、電容
與傳輸線。利用此方法，可以使隔離度在接近80%
的頻寬內接近於20 dB。 
 而在項為補償式的相移器中，更利用並聯與
串聯可變電容不同的頻率響應，最後做出寬頻的
效果。可變衰減器中則採用疊接式電晶體的架構，
Vc
Modified Wilkinson 
Power Divider 
Tunable Phase Shifter
Tunable Attenuator
Port 1
Port 2
Port 3
Vamp
 
 
Fig. 19. 45度寬頻分功器之電路架構圖 
 
ZL2
Port 2 Port 3
ZL1
Port 1
02 , / 4Y  03 , / 4Y 
ZL3
Isolation Network
T-Junction Network
,I RLCTY  
TY  
3C 3C3R 3R3L 3L
3TL
0( , )TL TLZ 
 
 
1
2
02 03 3
3 0
02 03 08 32 TL
Y Y R
C
Y Y Z


  
   
   
1
3
02 032
LYR
Y Y

 
 
2
02 03 3
3
0 02 03 08 32 TL
Y Y R
L
Y Y Z


 
  
 
 
 
Fig. 20. 改良式分功器之電路架構圖 
 
 
 
Fig. 18. 60 GHz 放大器鍊之大訊號量測結果 
 15 
卻發現製程廠所提供之電路模型與量測的結果相
去甚遠。因此便針對此情形利用Angelov模型自行
建立電晶體模型，以確保模擬與量測的一致性。 
 
(1) 67 GHz功率放大器 
 
此功率放大器之電路圖如Fig. 23 所示，其採
用二位元結合之方式以達到較高的輸出功率。其
電路晶片圖如Fig. 24，其面積為2.54×1.93 mm2。
然而，此電路再利用廠商提供之電晶體模型模擬
時，與量測結果有相當的差異。其利用廠商模型
模擬與量測結果如Fig. 25 所示。因此，我們利用
Fig. 26 之Angelov模型來達到更準確的電晶體模
型。Fig. 27 為設計後Angelov電晶體模型與電晶
體量測之比較。利用此模型，我們可以將模擬準
確度大幅提升，Fig. 28 為利用Angelov電晶體模
型之模擬與量測比較。此電路在67 GHz時可以提
供約17 dB之增益，且在其操作頻段內皆有優於8 
dB之折返損耗。在模擬與量測途中發現，使用
Angelov電晶體模型之模擬與量測結果相當接近。
Fig. 29 為此電路67 GHz大訊號之模擬與量測結
果。結果顯示，此電路在67 GHz時能夠提供接近
20 dBm的最大輸出功率。並且，可以發現，Angelov
電晶體模型在大訊號之模擬結果也與量測結果相
當接近。 
 在此電路中，我們利用疊接架構實現了一高
增益功率放大器，其能夠提供17 dB之小訊號增益
以及20 dBm的最大功率輸出。更重要的是，我們
 
 
Fig. 27. Angelov 電晶體模型與電晶體量測之比較 
 
 
 17 
振盪器85.42 GHz之頻譜輸出圖，從此圖中可以看
出此壓控振盪器之相位雜訊在1 MHz間隔時為-72 
dBc/Hz、5 MHz間隔時為-103 dBc/Hz而在10 MHz
間隔時則為-113 dBc/Hz。 
 
(3) W頻段放大器 
 
經由一連串測試後，我們嘗試利用自己所建立
的電晶體模型挑戰W頻段之疊接式放大器設計。
Fig. 34 為一W頻段放大器之電路晶片圖，其電路
面積為1.46×0.91 mm2。此電路由兩級疊接電晶體
組成，希望能夠在W頻率提供超過15 dB之增益。 
在偏壓條件為Vd=2.5 V、第一級Vg= -0.1 V、第
二級Vg=1.4 V及電流Id為11.4 mA的情況下，Fig. 35 
為不同頻率下所量測到的輸出功率，在頻率77 
GHz、輸入功率為 -15 dBm時，輸出功率為2.7 
dBm。增益(|S21|)在77 GHz約22.6 dB左右，且從72 
GHz至91 GHz之增益皆大於20 dB。其增益之量測
結果如Fig. 36 所示。另外，本電路之輸入及輸出
折返損失(|S11|、|S22|)各高於6 dB、10 dB，如Fig .37
Fig. 35. W 頻段放大器輸出功率之模擬與量
測比較 
 
 
Fig. 36. W 頻段放大器增益之模擬與量測比
較 
 
Fig. 37. W 頻段放大器折返損耗之模擬與量
測比較 
 
 
75 76 77 78 79 80 81 82 83 84 85
-5
0
5
10
 
 
 量測結果
 模擬結果
頻率 (GHz)
輸
出
功
率
 (
d
B
m
)
 
70 75 80 85 90 95 100
-10
0
10
20
30
 
 
 量測結果
 模擬結果
頻率 (GHz)
|S
2
1
| (
d
B
)
 
70 75 80 85 90 95 100
-30
-20
-10
0
 
 
|S
11
|量測結果
|S
11
|模擬結果
|S
22
|量測結果
|S
22
|模擬結果
頻率 (GHz)
|S
1
1
| &
 |S
2
2
| (
d
B
)
 
 
Fig. 33. 86 GHz 疊接式壓控振盪器之 85.52 
GHz 頻譜量測圖 
 
 
Fig. 34. W 頻段放大器之電路晶片圖 
 
 19 
模態，以降低混頻器之輸出阻抗，最後，一中頻
低通濾波器用來分別濾除LO至IF與RF至IF之訊
號。同時，此低通濾波器也被用來作中頻端的阻
抗匹配網路。 
 此電路之晶片圖如Fig. 40 所示，其面積為1×
1 mm
2。Fig. 41 為本電路之轉換增益量測結果對
頻率作圖。當LO頻率為84 GHz時，其IF操作頻率
可涵蓋DC至25 GHz，且其轉換損耗皆小於13 dB。
而當LO頻率為96 GHz時，其IF操作頻率可涵蓋
DC至24 GHz，並維持14 dB以下之轉換損耗。Fig. 
42為此電路各埠之間隔離度對頻率之作圖。可以
發現，經由我們創新之三疊接架構，其LO至RF
之隔離度大幅提升，皆優於42 dB。LO至IF之隔離
度皆優於28 dB，RF至IF之隔離度則皆優於37 
dB。 
 
五. 研究成果 
 
本計畫在第一年中，初步驗證了疊接式電晶
體在低頻率時之卓越特性，並且研發出其特殊的
電晶體布局方式搭配GCPW來達到自由度較高且
特性較好之布局方法。在這個階段中，我們驗證
了一24 GHz增益可調之疊接式放大器 [1]及一
24-48 GHz 擁有15 GHz中頻頻寬之疊接式混頻器
[2]，並在國際會議中發表。 
而在第二年計畫中，我們利用相同的方法，
將電路之設計頻率提升至V頻段，並且驗證了V頻
段中本計畫所使用之方法仍然可以設計出特性優
良之電路。其中實現了60 GHz 增益可調之疊接式
放大器證明了一級疊接式放大器即可在V頻段得
到超過10 dB之增益。另外，以實現了一超高增益
之V頻段放大器，此放大器在V頻段可以提供超過
40 dB之增益，且擁有約5 dBm之最大輸出功率。
另外也設計了30 GHz之本地振盪倍頻鍊，在此倍
頻鍊中也加入了許多新的想法，其中其改良式魏
金森分工器[3]也發表於國際期刊TMTT中。 
第三年中，本計畫致力於發展W頻段之電路，
然而，製程廠所提供之電晶體模型實已無法準確
模擬出W頻段之電路特性。於是本計畫自行建立
了Angelov電晶體模型，並以此做為模擬的依據。
利用此種方法下我們實現了許多W頻段之電路，
並且再次證明利用疊接架構可以在高頻段實現特
性好且所消耗面積又小的電路。第三年中，本計
畫實現了67 GHz功率放大器、86 GHz疊接式壓控
振盪器、W頻段放大器以及W頻段高隔離度混頻
器。 
最後，本計畫在這三年中，利用商用製程
(0.15-μm low noise pHEMT) 建立了一套以疊接
方式設計電路的方法，此方法當中包含了模擬方
式、布局考量以及最後電晶體模型之製作。在此
三年中實現了許多操作在不同頻率下，特性良好
的關鍵元組件，成果相當豐碩。 
 
六. 參考文獻 
[1] Z.-M. Tsai, J.-C. Kao, K.-Y. Lin and H. Wang, 
“A compact low dc consumption 24-GHz 
cascode HEMT VGA,” in IEEE 2009 Asia 
Pacific Conference Digest., pp. 1625-1627, 
Dec., 2009. 
[2] Z.-M. Tsai, J.-C. Kao, K.-Y. Lin and H. Wang, 
“A 24-48 GHz cascode HEMT mixer with dc to 
15 GHz IF bandwidth for astronomy radio 
telescope,” in IEEE 2009 European Microwave 
Integrated Circuit Conference Digest., pp. 5 - 8  
Oct., 2009. 
[3] J.-C. Kao, Z.-M. Tsai, K.-Y. Lin and H. Wang, 
“A modified Wilkinson power divider with 
isolation bandwidth improvement,” IEEE Trans. 
Microw. Theory Tech., vol. 60, no. 9, pp. 
2768-2780, Sept. 2012. 
[4] Y. Hirachi, and K. Japa, “Status of 
millimeter-wave MMIC's and their applications 
 
 
Fig. 42. W 頻段高隔離度混頻器各埠之間之隔
離度量測結果對頻率作圖 
 
國科會補助計畫衍生研發成果推廣資料表
日期:2013/01/15
國科會補助計畫
計畫名稱: 以疊接式高速場效電晶體研製毫米波單晶積體電路及整合應用
計畫主持人: 王暉
計畫編號: 98-2221-E-002-059-MY3 學門領域: 電磁
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
無 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
