Fitter report for serial
Mon Jul 03 15:17:34 2017
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Other Routing Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Fitter Messages
 31. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Mon Jul 03 15:17:34 2017       ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name                      ; serial                                      ;
; Top-level Entity Name              ; serial1                                     ;
; Family                             ; Cyclone II                                  ;
; Device                             ; EP2C5Q208C8                                 ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 1,565 / 4,608 ( 34 % )                      ;
;     Total combinational functions  ; 1,560 / 4,608 ( 34 % )                      ;
;     Dedicated logic registers      ; 168 / 4,608 ( 4 % )                         ;
; Total registers                    ; 168                                         ;
; Total pins                         ; 23 / 142 ( 16 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 0 / 119,808 ( 0 % )                         ;
; Embedded Multiplier 9-bit elements ; 0 / 26 ( 0 % )                              ;
; Total PLLs                         ; 0 / 2 ( 0 % )                               ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C5Q208C8                    ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.20        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  20.0%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1759 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1759 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1756    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/altera/13.0/EX_serial/output_files/serial.pin.


+----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                        ;
+---------------------------------------------+------------------------+
; Resource                                    ; Usage                  ;
+---------------------------------------------+------------------------+
; Total logic elements                        ; 1,565 / 4,608 ( 34 % ) ;
;     -- Combinational with no register       ; 1397                   ;
;     -- Register only                        ; 5                      ;
;     -- Combinational with a register        ; 163                    ;
;                                             ;                        ;
; Logic element usage by number of LUT inputs ;                        ;
;     -- 4 input functions                    ; 1118                   ;
;     -- 3 input functions                    ; 283                    ;
;     -- <=2 input functions                  ; 159                    ;
;     -- Register only                        ; 5                      ;
;                                             ;                        ;
; Logic elements by mode                      ;                        ;
;     -- normal mode                          ; 1487                   ;
;     -- arithmetic mode                      ; 73                     ;
;                                             ;                        ;
; Total registers*                            ; 168 / 5,010 ( 3 % )    ;
;     -- Dedicated logic registers            ; 168 / 4,608 ( 4 % )    ;
;     -- I/O registers                        ; 0 / 402 ( 0 % )        ;
;                                             ;                        ;
; Total LABs:  partially or completely used   ; 116 / 288 ( 40 % )     ;
; Virtual pins                                ; 0                      ;
; I/O pins                                    ; 23 / 142 ( 16 % )      ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )         ;
;                                             ;                        ;
; Global signals                              ; 4                      ;
; M4Ks                                        ; 0 / 26 ( 0 % )         ;
; Total block memory bits                     ; 0 / 119,808 ( 0 % )    ;
; Total block memory implementation bits      ; 0 / 119,808 ( 0 % )    ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )         ;
; PLLs                                        ; 0 / 2 ( 0 % )          ;
; Global clocks                               ; 4 / 8 ( 50 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )          ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )          ;
; CRC blocks                                  ; 0 / 1 ( 0 % )          ;
; Average interconnect usage (total/H/V)      ; 10% / 10% / 11%        ;
; Peak interconnect usage (total/H/V)         ; 13% / 12% / 15%        ;
; Maximum fan-out                             ; 177                    ;
; Highest non-global fan-out                  ; 177                    ;
; Total fan-out                               ; 6142                   ;
; Average fan-out                             ; 3.49                   ;
+---------------------------------------------+------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 1565 / 4608 ( 34 % ) ; 0 / 4608 ( 0 % )               ;
;     -- Combinational with no register       ; 1397                 ; 0                              ;
;     -- Register only                        ; 5                    ; 0                              ;
;     -- Combinational with a register        ; 163                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 1118                 ; 0                              ;
;     -- 3 input functions                    ; 283                  ; 0                              ;
;     -- <=2 input functions                  ; 159                  ; 0                              ;
;     -- Register only                        ; 5                    ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 1487                 ; 0                              ;
;     -- arithmetic mode                      ; 73                   ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 168                  ; 0                              ;
;     -- Dedicated logic registers            ; 168 / 4608 ( 4 % )   ; 0 / 4608 ( 0 % )               ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 116 / 288 ( 40 % )   ; 0 / 288 ( 0 % )                ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 23                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 26 ( 0 % )       ; 0 / 26 ( 0 % )                 ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 4 / 10 ( 40 % )      ; 0 / 10 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 6142                 ; 0                              ;
;     -- Registered Connections               ; 1594                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 6                    ; 0                              ;
;     -- Output Ports                         ; 17                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                   ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk    ; 132   ; 3        ; 28           ; 7            ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; reset  ; 48    ; 1        ; 0            ; 2            ; 4           ; 70                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; row[0] ; 110   ; 3        ; 28           ; 3            ; 2           ; 15                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; row[1] ; 112   ; 3        ; 28           ; 3            ; 1           ; 17                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; row[2] ; 113   ; 3        ; 28           ; 3            ; 0           ; 20                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; row[3] ; 114   ; 3        ; 28           ; 4            ; 2           ; 20                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+--------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                             ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; choice[0] ; 145   ; 3        ; 28           ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; choice[1] ; 146   ; 3        ; 28           ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; choice[2] ; 147   ; 3        ; 28           ; 11           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; choice[3] ; 149   ; 3        ; 28           ; 12           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; col[0]    ; 118   ; 3        ; 28           ; 5            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; col[1]    ; 117   ; 3        ; 28           ; 5            ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; col[2]    ; 116   ; 3        ; 28           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; col[3]    ; 115   ; 3        ; 28           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seq[0]    ; 152   ; 3        ; 28           ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seq[1]    ; 150   ; 3        ; 28           ; 12           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seq[2]    ; 163   ; 2        ; 24           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seq[3]    ; 161   ; 2        ; 26           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seq[4]    ; 160   ; 2        ; 26           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seq[5]    ; 151   ; 3        ; 28           ; 12           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seq[6]    ; 162   ; 2        ; 26           ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; seq[7]    ; 164   ; 2        ; 24           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; ser       ; 44    ; 1        ; 0            ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 4 / 34 ( 12 % )  ; 3.3V          ; --           ;
; 2        ; 5 / 35 ( 14 % )  ; 3.3V          ; --           ;
; 3        ; 17 / 37 ( 46 % ) ; 3.3V          ; --           ;
; 4        ; 0 / 36 ( 0 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 3        ; 2          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 4        ; 3          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ; 4          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 6        ; 5          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 7        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 8        ; 6          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 7          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 11       ; 8          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 12       ; 9          ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 13       ; 10         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 14       ; 11         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 15       ; 12         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 16       ; 13         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 14         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 18       ; 15         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ; 16         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 17         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 18         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ; 19         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 20         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 24       ; 21         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ; 23         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 28       ; 24         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 25         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 31       ; 26         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 32       ; 27         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 33       ; 28         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 34       ; 29         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 35       ; 30         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 36       ; 31         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 37       ; 32         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 38       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ; 34         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 40       ; 35         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 41       ; 36         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 42       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 43       ; 37         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 44       ; 38         ; 1        ; ser                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 45       ; 39         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 46       ; 40         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 47       ; 41         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 48       ; 42         ; 1        ; reset                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 51       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 52       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 53       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 54       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 55       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 56       ; 43         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 57       ; 44         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 58       ; 45         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 59       ; 46         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 60       ; 47         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 61       ; 48         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 62       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 63       ; 49         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 64       ; 50         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 65       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 66       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 67       ; 52         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 68       ; 53         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 69       ; 54         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 70       ; 57         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 71       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 72       ; 58         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 73       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 74       ; 59         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 75       ; 60         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 76       ; 63         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 77       ; 64         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 80       ; 65         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 81       ; 66         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 82       ; 67         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 83       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 84       ; 68         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 85       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 69         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 87       ; 70         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 88       ; 71         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 89       ; 72         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 90       ; 73         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 91       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 92       ; 74         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 93       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 94       ; 75         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 95       ; 76         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 96       ; 77         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 97       ; 78         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 98       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 99       ; 79         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 100      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 101      ; 80         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 102      ; 81         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 103      ; 82         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 104      ; 83         ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 105      ; 84         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 106      ; 85         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 107      ; 86         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 108      ; 87         ; 3        ; ~LVDS41p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 109      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 110      ; 89         ; 3        ; row[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 90         ; 3        ; row[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 113      ; 91         ; 3        ; row[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 114      ; 92         ; 3        ; row[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 115      ; 93         ; 3        ; col[3]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 116      ; 94         ; 3        ; col[2]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 117      ; 95         ; 3        ; col[1]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 118      ; 96         ; 3        ; col[0]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 119      ; 97         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 120      ; 98         ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 121      ; 99         ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 122      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 123      ; 100        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 125      ; 101        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 126      ; 102        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 127      ; 103        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 128      ; 104        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 129      ; 105        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 130      ; 106        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 131      ; 107        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 132      ; 108        ; 3        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 133      ; 109        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 134      ; 110        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 135      ; 111        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 136      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 137      ; 112        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 138      ; 113        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 139      ; 114        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 115        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 142      ; 116        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 143      ; 117        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 144      ; 118        ; 3        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 145      ; 119        ; 3        ; choice[0]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 146      ; 120        ; 3        ; choice[1]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 147      ; 121        ; 3        ; choice[2]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 148      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 149      ; 123        ; 3        ; choice[3]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 150      ; 124        ; 3        ; seq[1]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 151      ; 125        ; 3        ; seq[5]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 152      ; 126        ; 3        ; seq[0]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 153      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 154      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 155      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 156      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 157      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 158      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 159      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 160      ; 127        ; 2        ; seq[4]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 161      ; 128        ; 2        ; seq[3]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 162      ; 129        ; 2        ; seq[6]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 163      ; 130        ; 2        ; seq[2]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 164      ; 131        ; 2        ; seq[7]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 165      ; 132        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 166      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 167      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 168      ; 134        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 169      ; 135        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 170      ; 137        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 171      ; 138        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 172      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 173      ; 139        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 174      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 175      ; 140        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 176      ; 141        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 177      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 178      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 179      ; 144        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 180      ; 145        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 181      ; 146        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 182      ; 147        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 183      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 184      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 185      ; 148        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 186      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 187      ; 149        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 188      ; 150        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 189      ; 151        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 190      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 191      ; 152        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 192      ; 153        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 193      ; 154        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 194      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 195      ; 155        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 196      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 197      ; 158        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 198      ; 159        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 199      ; 162        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 200      ; 163        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 201      ; 164        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 202      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 203      ; 165        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 204      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 205      ; 166        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 206      ; 167        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 207      ; 168        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 208      ; 169        ; 2        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                    ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------+--------------+
; Compilation Hierarchy Node ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name          ; Library Name ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------+--------------+
; |serial1                   ; 1565 (0)    ; 168 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 23   ; 0            ; 1397 (0)     ; 5 (0)             ; 163 (0)          ; |serial1                     ;              ;
;    |anti_shake:inst4|      ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 5 (5)            ; |serial1|anti_shake:inst4    ;              ;
;    |display:inst1|         ; 73 (73)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (69)      ; 1 (1)             ; 3 (3)            ; |serial1|display:inst1       ;              ;
;    |divider:inst|          ; 147 (147)   ; 66 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (81)      ; 0 (0)             ; 66 (66)          ; |serial1|divider:inst        ;              ;
;    |key_out:inst3|         ; 77 (77)     ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 70 (70)          ; |serial1|key_out:inst3       ;              ;
;    |keyboard:inst5|        ; 54 (54)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 3 (3)             ; 12 (12)          ; |serial1|keyboard:inst5      ;              ;
;    |serial_output:inst2|   ; 1213 (1213) ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1201 (1201)  ; 0 (0)             ; 12 (12)          ; |serial1|serial_output:inst2 ;              ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; Name      ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-----------+----------+---------------+---------------+-----------------------+-----+
; ser       ; Output   ; --            ; --            ; --                    ; --  ;
; choice[3] ; Output   ; --            ; --            ; --                    ; --  ;
; choice[2] ; Output   ; --            ; --            ; --                    ; --  ;
; choice[1] ; Output   ; --            ; --            ; --                    ; --  ;
; choice[0] ; Output   ; --            ; --            ; --                    ; --  ;
; col[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; col[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; col[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; col[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; seq[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; seq[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; seq[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; seq[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; seq[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; seq[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; seq[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; seq[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; reset     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; clk       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; row[2]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; row[3]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; row[1]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; row[0]    ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
+-----------+----------+---------------+---------------+-----------------------+-----+


+-----------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                        ;
+-----------------------------------------+-------------------+---------+
; Source Pin / Fanout                     ; Pad To Core Index ; Setting ;
+-----------------------------------------+-------------------+---------+
; reset                                   ;                   ;         ;
;      - key_out:inst3|OUT_finish         ; 1                 ; 6       ;
;      - key_out:inst3|OUT_number[0]      ; 1                 ; 6       ;
;      - key_out:inst3|OUT_number[1]      ; 1                 ; 6       ;
;      - key_out:inst3|OUT_number[2]      ; 1                 ; 6       ;
;      - key_out:inst3|OUT_number[3]      ; 1                 ; 6       ;
;      - key_out:inst3|OUT_number[4]      ; 1                 ; 6       ;
;      - key_out:inst3|OUT_show_value[0]  ; 1                 ; 6       ;
;      - key_out:inst3|OUT_show_value[1]  ; 1                 ; 6       ;
;      - key_out:inst3|OUT_show_value[2]  ; 1                 ; 6       ;
;      - key_out:inst3|OUT_show_value[3]  ; 1                 ; 6       ;
;      - key_out:inst3|OUT_show_value[4]  ; 1                 ; 6       ;
;      - key_out:inst3|OUT_show_value[5]  ; 1                 ; 6       ;
;      - key_out:inst3|OUT_show_value[6]  ; 1                 ; 6       ;
;      - key_out:inst3|OUT_show_value[7]  ; 1                 ; 6       ;
;      - key_out:inst3|OUT_show_value[8]  ; 1                 ; 6       ;
;      - key_out:inst3|OUT_show_value[9]  ; 1                 ; 6       ;
;      - key_out:inst3|OUT_show_value[10] ; 1                 ; 6       ;
;      - key_out:inst3|OUT_show_value[11] ; 1                 ; 6       ;
;      - key_out:inst3|OUT_show_value[12] ; 1                 ; 6       ;
;      - key_out:inst3|OUT_show_value[13] ; 1                 ; 6       ;
;      - key_out:inst3|OUT_show_value[14] ; 1                 ; 6       ;
;      - key_out:inst3|OUT_show_value[15] ; 1                 ; 6       ;
;      - key_out:inst3|OUT_value[21]      ; 1                 ; 6       ;
;      - key_out:inst3|OUT_value[25]      ; 1                 ; 6       ;
;      - key_out:inst3|OUT_value[17]      ; 1                 ; 6       ;
;      - key_out:inst3|OUT_value[29]      ; 1                 ; 6       ;
;      - key_out:inst3|OUT_value[45]      ; 1                 ; 6       ;
;      - key_out:inst3|OUT_value[37]      ; 1                 ; 6       ;
;      - key_out:inst3|OUT_value[23]      ; 1                 ; 6       ;
;      - key_out:inst3|OUT_value[27]      ; 1                 ; 6       ;
;      - key_out:inst3|OUT_value[19]      ; 1                 ; 6       ;
;      - key_out:inst3|OUT_value[31]      ; 1                 ; 6       ;
;      - key_out:inst3|OUT_value[55]      ; 1                 ; 6       ;
;      - key_out:inst3|OUT_value[63]      ; 1                 ; 6       ;
;      - key_out:inst3|OUT_value[20]      ; 1                 ; 6       ;
;      - key_out:inst3|OUT_value[24]      ; 1                 ; 6       ;
;      - key_out:inst3|OUT_value[16]      ; 1                 ; 6       ;
;      - key_out:inst3|OUT_value[28]      ; 1                 ; 6       ;
;      - key_out:inst3|OUT_value[44]      ; 1                 ; 6       ;
;      - key_out:inst3|OUT_value[36]      ; 1                 ; 6       ;
;      - key_out:inst3|OUT_value[52]      ; 1                 ; 6       ;
;      - key_out:inst3|OUT_value[60]      ; 1                 ; 6       ;
;      - key_out:inst3|OUT_value[22]      ; 1                 ; 6       ;
;      - key_out:inst3|OUT_value[26]      ; 1                 ; 6       ;
;      - key_out:inst3|OUT_value[18]      ; 1                 ; 6       ;
;      - key_out:inst3|OUT_value[30]      ; 1                 ; 6       ;
;      - key_out:inst3|OUT_value[48]      ; 1                 ; 6       ;
;      - key_out:inst3|OUT_value[40]      ; 1                 ; 6       ;
;      - key_out:inst3|OUT_value[32]      ; 1                 ; 6       ;
;      - key_out:inst3|OUT_value[56]      ; 1                 ; 6       ;
;      - key_out:inst3|OUT_value[41]      ; 1                 ; 6       ;
;      - key_out:inst3|OUT_value[49]      ; 1                 ; 6       ;
;      - key_out:inst3|OUT_value[53]      ; 1                 ; 6       ;
;      - key_out:inst3|OUT_value[33]      ; 1                 ; 6       ;
;      - key_out:inst3|OUT_value[57]      ; 1                 ; 6       ;
;      - key_out:inst3|OUT_value[61]      ; 1                 ; 6       ;
;      - key_out:inst3|OUT_value[43]      ; 1                 ; 6       ;
;      - key_out:inst3|OUT_value[47]      ; 1                 ; 6       ;
;      - key_out:inst3|OUT_value[51]      ; 1                 ; 6       ;
;      - key_out:inst3|OUT_value[35]      ; 1                 ; 6       ;
;      - key_out:inst3|OUT_value[39]      ; 1                 ; 6       ;
;      - key_out:inst3|OUT_value[59]      ; 1                 ; 6       ;
;      - key_out:inst3|OUT_value[42]      ; 1                 ; 6       ;
;      - key_out:inst3|OUT_value[50]      ; 1                 ; 6       ;
;      - key_out:inst3|OUT_value[34]      ; 1                 ; 6       ;
;      - key_out:inst3|OUT_value[58]      ; 1                 ; 6       ;
;      - key_out:inst3|OUT_value[54]      ; 1                 ; 6       ;
;      - key_out:inst3|OUT_value[46]      ; 1                 ; 6       ;
;      - key_out:inst3|OUT_value[38]      ; 1                 ; 6       ;
;      - key_out:inst3|OUT_value[62]      ; 1                 ; 6       ;
; clk                                     ;                   ;         ;
; row[2]                                  ;                   ;         ;
;      - keyboard:inst5|Mux10~0           ; 1                 ; 6       ;
;      - keyboard:inst5|Selector4~0       ; 1                 ; 6       ;
;      - keyboard:inst5|Mux2~0            ; 1                 ; 6       ;
;      - keyboard:inst5|Equal1~0          ; 1                 ; 6       ;
;      - keyboard:inst5|Selector4~4       ; 1                 ; 6       ;
;      - keyboard:inst5|Selector4~5       ; 1                 ; 6       ;
;      - keyboard:inst5|Mux6~1            ; 1                 ; 6       ;
;      - keyboard:inst5|Mux6~2            ; 1                 ; 6       ;
;      - keyboard:inst5|Selector3~2       ; 1                 ; 6       ;
;      - keyboard:inst5|Mux3~0            ; 1                 ; 6       ;
;      - keyboard:inst5|Selector3~6       ; 1                 ; 6       ;
;      - keyboard:inst5|flag[1]~0         ; 1                 ; 6       ;
;      - keyboard:inst5|Selector3~8       ; 1                 ; 6       ;
;      - keyboard:inst5|Mux0~0            ; 1                 ; 6       ;
;      - keyboard:inst5|Selector2~0       ; 1                 ; 6       ;
;      - keyboard:inst5|Selector2~4       ; 1                 ; 6       ;
;      - keyboard:inst5|Mux0~1            ; 1                 ; 6       ;
;      - keyboard:inst5|WideOr0~0         ; 1                 ; 6       ;
;      - keyboard:inst5|WideOr1~0         ; 1                 ; 6       ;
;      - keyboard:inst5|Selector3~11      ; 1                 ; 6       ;
; row[3]                                  ;                   ;         ;
;      - keyboard:inst5|Mux10~0           ; 1                 ; 6       ;
;      - keyboard:inst5|Selector4~0       ; 1                 ; 6       ;
;      - keyboard:inst5|Mux2~0            ; 1                 ; 6       ;
;      - keyboard:inst5|Equal1~0          ; 1                 ; 6       ;
;      - keyboard:inst5|Selector4~4       ; 1                 ; 6       ;
;      - keyboard:inst5|Selector4~5       ; 1                 ; 6       ;
;      - keyboard:inst5|Mux6~0            ; 1                 ; 6       ;
;      - keyboard:inst5|Mux6~1            ; 1                 ; 6       ;
;      - keyboard:inst5|Selector3~2       ; 1                 ; 6       ;
;      - keyboard:inst5|Mux3~0            ; 1                 ; 6       ;
;      - keyboard:inst5|Selector3~6       ; 1                 ; 6       ;
;      - keyboard:inst5|flag[1]~0         ; 1                 ; 6       ;
;      - keyboard:inst5|Selector3~8       ; 1                 ; 6       ;
;      - keyboard:inst5|Mux0~0            ; 1                 ; 6       ;
;      - keyboard:inst5|Selector2~0       ; 1                 ; 6       ;
;      - keyboard:inst5|Selector2~4       ; 1                 ; 6       ;
;      - keyboard:inst5|Mux0~1            ; 1                 ; 6       ;
;      - keyboard:inst5|WideOr0~0         ; 1                 ; 6       ;
;      - keyboard:inst5|WideOr1~0         ; 1                 ; 6       ;
;      - keyboard:inst5|Selector3~11      ; 1                 ; 6       ;
; row[1]                                  ;                   ;         ;
;      - keyboard:inst5|Mux10~0           ; 1                 ; 6       ;
;      - keyboard:inst5|Mux2~0            ; 1                 ; 6       ;
;      - keyboard:inst5|Equal1~0          ; 1                 ; 6       ;
;      - keyboard:inst5|Equal1~1          ; 1                 ; 6       ;
;      - keyboard:inst5|Selector4~5       ; 1                 ; 6       ;
;      - keyboard:inst5|Mux6~0            ; 1                 ; 6       ;
;      - keyboard:inst5|Selector3~2       ; 1                 ; 6       ;
;      - keyboard:inst5|Selector3~6       ; 1                 ; 6       ;
;      - keyboard:inst5|Selector3~8       ; 1                 ; 6       ;
;      - keyboard:inst5|Selector3~9       ; 1                 ; 6       ;
;      - keyboard:inst5|Selector2~0       ; 1                 ; 6       ;
;      - keyboard:inst5|Selector2~3       ; 1                 ; 6       ;
;      - keyboard:inst5|Selector2~4       ; 1                 ; 6       ;
;      - keyboard:inst5|Mux0~1            ; 1                 ; 6       ;
;      - keyboard:inst5|Mux0~2            ; 1                 ; 6       ;
;      - keyboard:inst5|WideOr0~0         ; 1                 ; 6       ;
;      - keyboard:inst5|WideOr1~0         ; 1                 ; 6       ;
; row[0]                                  ;                   ;         ;
;      - keyboard:inst5|Mux10~0           ; 0                 ; 6       ;
;      - keyboard:inst5|Mux2~0            ; 0                 ; 6       ;
;      - keyboard:inst5|Equal1~0          ; 0                 ; 6       ;
;      - keyboard:inst5|Equal1~1          ; 0                 ; 6       ;
;      - keyboard:inst5|Selector4~5       ; 0                 ; 6       ;
;      - keyboard:inst5|Mux6~0            ; 0                 ; 6       ;
;      - keyboard:inst5|Selector3~2       ; 0                 ; 6       ;
;      - keyboard:inst5|Selector3~8       ; 0                 ; 6       ;
;      - keyboard:inst5|Selector2~0       ; 0                 ; 6       ;
;      - keyboard:inst5|Selector2~3       ; 0                 ; 6       ;
;      - keyboard:inst5|Selector2~4       ; 0                 ; 6       ;
;      - keyboard:inst5|Mux0~2            ; 0                 ; 6       ;
;      - keyboard:inst5|Mux0~3            ; 0                 ; 6       ;
;      - keyboard:inst5|WideOr0~0         ; 0                 ; 6       ;
;      - keyboard:inst5|WideOr1~0         ; 0                 ; 6       ;
+-----------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                              ;
+-----------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                              ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; clk                               ; PIN_132            ; 66      ; Clock                      ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; divider:inst|OUT_clk1             ; LCFF_X3_Y4_N15     ; 91      ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; divider:inst|OUT_clk2             ; LCFF_X1_Y12_N13    ; 11      ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; key_out:inst3|OUT_finish          ; LCFF_X9_Y6_N1      ; 22      ; Async. clear, Latch enable ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; key_out:inst3|OUT_show_value[0]~0 ; LCCOMB_X18_Y12_N22 ; 69      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; reset                             ; PIN_48             ; 70      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
+-----------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                ;
+--------------------------+-----------------+---------+----------------------+------------------+---------------------------+
; Name                     ; Location        ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------+-----------------+---------+----------------------+------------------+---------------------------+
; clk                      ; PIN_132         ; 66      ; Global Clock         ; GCLK6            ; --                        ;
; divider:inst|OUT_clk1    ; LCFF_X3_Y4_N15  ; 91      ; Global Clock         ; GCLK3            ; --                        ;
; divider:inst|OUT_clk2    ; LCFF_X1_Y12_N13 ; 11      ; Global Clock         ; GCLK2            ; --                        ;
; key_out:inst3|OUT_finish ; LCFF_X9_Y6_N1   ; 22      ; Global Clock         ; GCLK1            ; --                        ;
+--------------------------+-----------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------+
; Non-Global High Fan-Out Signals                         ;
+-----------------------------------------------+---------+
; Name                                          ; Fan-Out ;
+-----------------------------------------------+---------+
; key_out:inst3|OUT_number[4]                   ; 177     ;
; serial_output:inst2|k~7                       ; 140     ;
; serial_output:inst2|ser~665                   ; 88      ;
; serial_output:inst2|LessThan10~0              ; 83      ;
; serial_output:inst2|ser~204                   ; 81      ;
; serial_output:inst2|n[1]~10                   ; 80      ;
; key_out:inst3|OUT_number[3]                   ; 79      ;
; serial_output:inst2|LessThan12~0              ; 71      ;
; reset                                         ; 70      ;
; serial_output:inst2|ser[148]~206              ; 70      ;
; key_out:inst3|OUT_show_value[0]~0             ; 69      ;
; serial_output:inst2|k~4                       ; 68      ;
; key_out:inst3|always0~1                       ; 65      ;
; key_out:inst3|OUT_number[1]                   ; 61      ;
; serial_output:inst2|k~21                      ; 60      ;
; key_out:inst3|OUT_number[2]                   ; 59      ;
; key_out:inst3|OUT_number[0]                   ; 53      ;
; serial_output:inst2|LessThan9~0               ; 47      ;
; serial_output:inst2|n[0]~14                   ; 46      ;
; serial_output:inst2|LessThan8~0               ; 45      ;
; serial_output:inst2|n[3]~22                   ; 43      ;
; serial_output:inst2|ser~185                   ; 43      ;
; serial_output:inst2|ser[48]~163               ; 43      ;
; key_out:inst3|OUT_show_value[7]               ; 39      ;
; key_out:inst3|OUT_show_value[5]               ; 38      ;
; key_out:inst3|OUT_show_value[3]               ; 38      ;
; serial_output:inst2|LessThan6~1               ; 37      ;
; key_out:inst3|OUT_show_value[1]               ; 37      ;
; key_out:inst3|OUT_show_value[6]               ; 36      ;
; serial_output:inst2|k~11                      ; 35      ;
; key_out:inst3|OUT_show_value[4]               ; 35      ;
; key_out:inst3|OUT_show_value[2]               ; 34      ;
; key_out:inst3|OUT_show_value[0]               ; 34      ;
; divider:inst|Add0~62                          ; 33      ;
; divider:inst|Add1~62                          ; 33      ;
; serial_output:inst2|k~25                      ; 30      ;
; key_out:inst3|OUT_show_value[11]              ; 27      ;
; key_out:inst3|OUT_show_value[9]               ; 26      ;
; key_out:inst3|OUT_show_value[10]              ; 25      ;
; key_out:inst3|OUT_show_value[8]               ; 25      ;
; serial_output:inst2|ser~179                   ; 24      ;
; serial_output:inst2|LessThan1~0               ; 24      ;
; serial_output:inst2|n[2]~18                   ; 22      ;
; serial_output:inst2|k~9                       ; 22      ;
; key_out:inst3|OUT_show_value[15]              ; 22      ;
; key_out:inst3|OUT_show_value[13]              ; 22      ;
; serial_output:inst2|ser~188                   ; 21      ;
; row[3]                                        ; 20      ;
; row[2]                                        ; 20      ;
; serial_output:inst2|k~16                      ; 19      ;
; serial_output:inst2|k~15                      ; 19      ;
; key_out:inst3|OUT_show_value[14]              ; 19      ;
; key_out:inst3|OUT_show_value[12]              ; 19      ;
; serial_output:inst2|k~17                      ; 18      ;
; row[1]                                        ; 17      ;
; divider:inst|LessThan0~8                      ; 17      ;
; divider:inst|LessThan0~3                      ; 17      ;
; serial_output:inst2|k~14                      ; 17      ;
; serial_output:inst2|LessThan5~0               ; 17      ;
; serial_output:inst2|k~26                      ; 16      ;
; serial_output:inst2|k~23                      ; 16      ;
; serial_output:inst2|k~20                      ; 16      ;
; serial_output:inst2|ser[118]~469              ; 16      ;
; serial_output:inst2|k~10                      ; 16      ;
; serial_output:inst2|k~8                       ; 16      ;
; row[0]                                        ; 15      ;
; serial_output:inst2|k~27                      ; 15      ;
; serial_output:inst2|k~24                      ; 15      ;
; serial_output:inst2|k~22                      ; 15      ;
; serial_output:inst2|k~19                      ; 15      ;
; serial_output:inst2|k~13                      ; 15      ;
; serial_output:inst2|k~18                      ; 14      ;
; key_out:inst3|OUT_value[31]                   ; 14      ;
; key_out:inst3|OUT_value[19]                   ; 14      ;
; key_out:inst3|OUT_value[27]                   ; 14      ;
; key_out:inst3|OUT_value[23]                   ; 14      ;
; key_out:inst3|OUT_value[29]                   ; 14      ;
; key_out:inst3|OUT_value[17]                   ; 14      ;
; key_out:inst3|OUT_value[25]                   ; 14      ;
; key_out:inst3|OUT_value[21]                   ; 14      ;
; display:inst1|state.S2                        ; 14      ;
; key_out:inst3|OUT_value[37]                   ; 13      ;
; key_out:inst3|OUT_value[45]                   ; 13      ;
; display:inst1|state.S3                        ; 13      ;
; divider:inst|LessThan1~9                      ; 12      ;
; divider:inst|LessThan1~2                      ; 12      ;
; key_out:inst3|OUT_value[63]                   ; 12      ;
; key_out:inst3|OUT_value[55]                   ; 12      ;
; key_out:inst3|OUT_finish                      ; 12      ;
; serial_output:inst2|flag~2                    ; 11      ;
; key_out:inst3|OUT_value[18]                   ; 11      ;
; key_out:inst3|OUT_value[22]                   ; 11      ;
; key_out:inst3|OUT_value[28]                   ; 11      ;
; key_out:inst3|OUT_value[16]                   ; 11      ;
; key_out:inst3|OUT_value[20]                   ; 11      ;
; serial_output:inst2|k~12                      ; 11      ;
; serial_output:inst2|LessThan0~1               ; 11      ;
; serial_output:inst2|k~6                       ; 11      ;
; display:inst1|Selector0~8                     ; 11      ;
; display:inst1|state.S1                        ; 11      ;
; display:inst1|Selector0~13                    ; 10      ;
; key_out:inst3|OUT_value[59]                   ; 10      ;
; key_out:inst3|OUT_value[39]                   ; 10      ;
; key_out:inst3|OUT_value[35]                   ; 10      ;
; key_out:inst3|OUT_value[51]                   ; 10      ;
; key_out:inst3|OUT_value[47]                   ; 10      ;
; key_out:inst3|OUT_value[43]                   ; 10      ;
; key_out:inst3|OUT_value[57]                   ; 10      ;
; key_out:inst3|OUT_value[33]                   ; 10      ;
; key_out:inst3|OUT_value[53]                   ; 10      ;
; key_out:inst3|OUT_value[49]                   ; 10      ;
; key_out:inst3|OUT_value[41]                   ; 10      ;
; key_out:inst3|OUT_value[30]                   ; 10      ;
; key_out:inst3|OUT_value[26]                   ; 10      ;
; key_out:inst3|OUT_value[52]                   ; 10      ;
; key_out:inst3|OUT_value[36]                   ; 10      ;
; key_out:inst3|OUT_value[44]                   ; 10      ;
; key_out:inst3|OUT_value[24]                   ; 10      ;
; serial_output:inst2|LessThan0~0               ; 10      ;
; display:inst1|state.00                        ; 10      ;
; key_out:inst3|OUT_value[61]                   ; 9       ;
; key_out:inst3|OUT_value[60]                   ; 9       ;
; keyboard:inst5|OUT_value[2]                   ; 9       ;
; serial_output:inst2|n~48                      ; 8       ;
; key_out:inst3|OUT_value[38]                   ; 8       ;
; key_out:inst3|OUT_value[46]                   ; 8       ;
; key_out:inst3|OUT_value[54]                   ; 8       ;
; key_out:inst3|OUT_value[58]                   ; 8       ;
; key_out:inst3|OUT_value[34]                   ; 8       ;
; key_out:inst3|OUT_value[50]                   ; 8       ;
; key_out:inst3|OUT_value[42]                   ; 8       ;
; key_out:inst3|OUT_value[56]                   ; 8       ;
; key_out:inst3|OUT_value[32]                   ; 8       ;
; key_out:inst3|OUT_value[40]                   ; 8       ;
; key_out:inst3|OUT_value[48]                   ; 8       ;
; serial_output:inst2|ser~158                   ; 8       ;
; keyboard:inst5|OUT_value[0]                   ; 8       ;
; serial_output:inst2|ser~667                   ; 7       ;
; serial_output:inst2|n[5]~26                   ; 7       ;
; serial_output:inst2|n[4]~30                   ; 7       ;
; serial_output:inst2|ser~659                   ; 7       ;
; serial_output:inst2|ser[138]~643              ; 7       ;
; key_out:inst3|OUT_value[62]                   ; 7       ;
; serial_output:inst2|k~5                       ; 7       ;
; display:inst1|Selector0~10                    ; 7       ;
; display:inst1|Selector0~9                     ; 7       ;
; display:inst1|Selector0~7                     ; 7       ;
; serial_output:inst2|ser~510                   ; 6       ;
; serial_output:inst2|ser~223                   ; 6       ;
; serial_output:inst2|ser~152                   ; 6       ;
; keyboard:inst5|OUT_value[3]                   ; 6       ;
; keyboard:inst5|OUT_value[1]                   ; 6       ;
; key_out:inst3|OUT_off_number[2]~0             ; 6       ;
; serial_output:inst2|ser~713                   ; 5       ;
; serial_output:inst2|ser~702                   ; 5       ;
; serial_output:inst2|ser~675                   ; 5       ;
; serial_output:inst2|n[7]~2                    ; 5       ;
; serial_output:inst2|n[6]~6                    ; 5       ;
; keyboard:inst5|Mux10~0                        ; 5       ;
; key_out:inst3|always0~0                       ; 5       ;
; serial_output:inst2|ser~557                   ; 5       ;
; serial_output:inst2|LessThan14~0              ; 5       ;
; serial_output:inst2|ser~508                   ; 5       ;
; serial_output:inst2|ser~347                   ; 5       ;
; serial_output:inst2|ser~329                   ; 5       ;
; serial_output:inst2|ser~315                   ; 5       ;
; serial_output:inst2|ser~304                   ; 5       ;
; serial_output:inst2|ser~300                   ; 5       ;
; serial_output:inst2|ser~287                   ; 5       ;
; serial_output:inst2|ser~282                   ; 5       ;
; serial_output:inst2|ser~258                   ; 5       ;
; serial_output:inst2|ser~254                   ; 5       ;
; serial_output:inst2|ser~242                   ; 5       ;
; serial_output:inst2|LessThan2~0               ; 5       ;
; serial_output:inst2|ser~226                   ; 5       ;
; serial_output:inst2|ser~218                   ; 5       ;
; serial_output:inst2|ser~215                   ; 5       ;
; serial_output:inst2|ser~212                   ; 5       ;
; serial_output:inst2|ser~197                   ; 5       ;
; serial_output:inst2|ser[134]~715              ; 4       ;
; serial_output:inst2|ser~707                   ; 4       ;
; serial_output:inst2|ser~697                   ; 4       ;
; serial_output:inst2|ser~694                   ; 4       ;
; serial_output:inst2|ser~692                   ; 4       ;
; serial_output:inst2|ser~689                   ; 4       ;
; keyboard:inst5|flag[1]~0                      ; 4       ;
; keyboard:inst5|Equal1~1                       ; 4       ;
; keyboard:inst5|Mux2~0                         ; 4       ;
; serial_output:inst2|ser[21]~629               ; 4       ;
; serial_output:inst2|ser~625                   ; 4       ;
; serial_output:inst2|ser~586                   ; 4       ;
; serial_output:inst2|ser~566                   ; 4       ;
; serial_output:inst2|ser~560                   ; 4       ;
; serial_output:inst2|ser~540                   ; 4       ;
; serial_output:inst2|ser~539                   ; 4       ;
; serial_output:inst2|ser~527                   ; 4       ;
; serial_output:inst2|ser~523                   ; 4       ;
; serial_output:inst2|ser~519                   ; 4       ;
; serial_output:inst2|ser~501                   ; 4       ;
; serial_output:inst2|ser~471                   ; 4       ;
; serial_output:inst2|ser~440                   ; 4       ;
; serial_output:inst2|ser~387                   ; 4       ;
; serial_output:inst2|ShiftRight2~7             ; 4       ;
; serial_output:inst2|ser~351                   ; 4       ;
; serial_output:inst2|ShiftRight2~5             ; 4       ;
; serial_output:inst2|ser~310                   ; 4       ;
; serial_output:inst2|ser~307                   ; 4       ;
; serial_output:inst2|LessThan0~2               ; 4       ;
; serial_output:inst2|ser~230                   ; 4       ;
; serial_output:inst2|ser~202                   ; 4       ;
; serial_output:inst2|ser~200                   ; 4       ;
; serial_output:inst2|ser~183                   ; 4       ;
; serial_output:inst2|ser~181                   ; 4       ;
; serial_output:inst2|ser~177                   ; 4       ;
; serial_output:inst2|LessThan6~0               ; 4       ;
; serial_output:inst2|ser~174                   ; 4       ;
; serial_output:inst2|ser~173                   ; 4       ;
; serial_output:inst2|ser~169                   ; 4       ;
; serial_output:inst2|ser~164                   ; 4       ;
; serial_output:inst2|flag~1                    ; 3       ;
; serial_output:inst2|n[7]~1                    ; 3       ;
; serial_output:inst2|n[6]~5                    ; 3       ;
; serial_output:inst2|n[5]~25                   ; 3       ;
; serial_output:inst2|n[4]~29                   ; 3       ;
; serial_output:inst2|n[0]~13                   ; 3       ;
; serial_output:inst2|n[2]~17                   ; 3       ;
; serial_output:inst2|n[1]~9                    ; 3       ;
; serial_output:inst2|n[3]~21                   ; 3       ;
; serial_output:inst2|OUT_shanke_hand~1         ; 3       ;
; serial_output:inst2|OUT_ser~1                 ; 3       ;
; serial_output:inst2|ser~720                   ; 3       ;
; serial_output:inst2|ser~717                   ; 3       ;
; serial_output:inst2|ser~716                   ; 3       ;
; serial_output:inst2|ser~709                   ; 3       ;
; serial_output:inst2|ser~708                   ; 3       ;
; serial_output:inst2|ser~705                   ; 3       ;
; serial_output:inst2|ser~687                   ; 3       ;
; serial_output:inst2|ser~686                   ; 3       ;
; serial_output:inst2|ser~679                   ; 3       ;
; serial_output:inst2|ser~678                   ; 3       ;
; serial_output:inst2|ser~677                   ; 3       ;
; serial_output:inst2|ser~676                   ; 3       ;
; serial_output:inst2|ser~674                   ; 3       ;
; serial_output:inst2|ser~671                   ; 3       ;
; serial_output:inst2|ser~670                   ; 3       ;
; keyboard:inst5|OUT_key~0                      ; 3       ;
; keyboard:inst5|flag[0]                        ; 3       ;
; keyboard:inst5|WideOr0~0                      ; 3       ;
; keyboard:inst5|Mux3~0                         ; 3       ;
; serial_output:inst2|OUT_shanke_hand~2         ; 3       ;
; keyboard:inst5|OUT_key                        ; 3       ;
; serial_output:inst2|ShiftRight12~29           ; 3       ;
; serial_output:inst2|ShiftRight12~9            ; 3       ;
; serial_output:inst2|Mux0~91                   ; 3       ;
; serial_output:inst2|ser~623                   ; 3       ;
; serial_output:inst2|ser~618                   ; 3       ;
; serial_output:inst2|ser~615                   ; 3       ;
; serial_output:inst2|ser~611                   ; 3       ;
; serial_output:inst2|ser~601                   ; 3       ;
; serial_output:inst2|ShiftRight10~15           ; 3       ;
; serial_output:inst2|ser~590                   ; 3       ;
; serial_output:inst2|ser~582                   ; 3       ;
; serial_output:inst2|ShiftRight10~13           ; 3       ;
; serial_output:inst2|ser~574                   ; 3       ;
; serial_output:inst2|ser~556                   ; 3       ;
; serial_output:inst2|ser~553                   ; 3       ;
; serial_output:inst2|ser~534                   ; 3       ;
; serial_output:inst2|ShiftRight8~9             ; 3       ;
; serial_output:inst2|ser~531                   ; 3       ;
; serial_output:inst2|ser~525                   ; 3       ;
; serial_output:inst2|ser~514                   ; 3       ;
; serial_output:inst2|ser~499                   ; 3       ;
; serial_output:inst2|ser~497                   ; 3       ;
; serial_output:inst2|ser~466                   ; 3       ;
; serial_output:inst2|ser~453                   ; 3       ;
; serial_output:inst2|ser~452                   ; 3       ;
; serial_output:inst2|ser~448                   ; 3       ;
; serial_output:inst2|ser~445                   ; 3       ;
; serial_output:inst2|ser~437                   ; 3       ;
; serial_output:inst2|ser~431                   ; 3       ;
; serial_output:inst2|ser~429                   ; 3       ;
; serial_output:inst2|ser~423                   ; 3       ;
; serial_output:inst2|ser~421                   ; 3       ;
; serial_output:inst2|ser~418                   ; 3       ;
; serial_output:inst2|ser~417                   ; 3       ;
; serial_output:inst2|ser~413                   ; 3       ;
; serial_output:inst2|ser~412                   ; 3       ;
; serial_output:inst2|ser~411                   ; 3       ;
; serial_output:inst2|ser~409                   ; 3       ;
; serial_output:inst2|ser~406                   ; 3       ;
; serial_output:inst2|ser~405                   ; 3       ;
; serial_output:inst2|ser~400                   ; 3       ;
; serial_output:inst2|ser~397                   ; 3       ;
; serial_output:inst2|ser~391                   ; 3       ;
; serial_output:inst2|ser~390                   ; 3       ;
; serial_output:inst2|ser~384                   ; 3       ;
; serial_output:inst2|ser~381                   ; 3       ;
; serial_output:inst2|ser~377                   ; 3       ;
; serial_output:inst2|ser~366                   ; 3       ;
; serial_output:inst2|ser~365                   ; 3       ;
; serial_output:inst2|ser~362                   ; 3       ;
; serial_output:inst2|ser~359                   ; 3       ;
; serial_output:inst2|ser~358                   ; 3       ;
; serial_output:inst2|ser~354                   ; 3       ;
; serial_output:inst2|ser~341                   ; 3       ;
; serial_output:inst2|ser~340                   ; 3       ;
; serial_output:inst2|ser~339                   ; 3       ;
; serial_output:inst2|ser~330                   ; 3       ;
; serial_output:inst2|ser~327                   ; 3       ;
; serial_output:inst2|ser~326                   ; 3       ;
; serial_output:inst2|ser~318                   ; 3       ;
; serial_output:inst2|ser~296                   ; 3       ;
; serial_output:inst2|ShiftRight5~19            ; 3       ;
; serial_output:inst2|ser~293                   ; 3       ;
; serial_output:inst2|ser~284                   ; 3       ;
; serial_output:inst2|ShiftRight5~11            ; 3       ;
; serial_output:inst2|LessThan5~1               ; 3       ;
; serial_output:inst2|Mux0~26                   ; 3       ;
; serial_output:inst2|ser~276                   ; 3       ;
; serial_output:inst2|ser~271                   ; 3       ;
; serial_output:inst2|ser~269                   ; 3       ;
; serial_output:inst2|ser~263                   ; 3       ;
; serial_output:inst2|ser~262                   ; 3       ;
; serial_output:inst2|ser~261                   ; 3       ;
; serial_output:inst2|ser~257                   ; 3       ;
; serial_output:inst2|ser~253                   ; 3       ;
; serial_output:inst2|ser~252                   ; 3       ;
; serial_output:inst2|ser~240                   ; 3       ;
; serial_output:inst2|ser~235                   ; 3       ;
; serial_output:inst2|ser~234                   ; 3       ;
; serial_output:inst2|ShiftRight2~3             ; 3       ;
; serial_output:inst2|ser~232                   ; 3       ;
; serial_output:inst2|ser~228                   ; 3       ;
; serial_output:inst2|ser~224                   ; 3       ;
; serial_output:inst2|ser~222                   ; 3       ;
; serial_output:inst2|ser~214                   ; 3       ;
; serial_output:inst2|ser~213                   ; 3       ;
; serial_output:inst2|ser~210                   ; 3       ;
; serial_output:inst2|ser~207                   ; 3       ;
; serial_output:inst2|ser~203                   ; 3       ;
; serial_output:inst2|ser~192                   ; 3       ;
; serial_output:inst2|ser~191                   ; 3       ;
; serial_output:inst2|ser~190                   ; 3       ;
; serial_output:inst2|ser~186                   ; 3       ;
; serial_output:inst2|ShiftRight2~1             ; 3       ;
; serial_output:inst2|ser~176                   ; 3       ;
; serial_output:inst2|ser~172                   ; 3       ;
; serial_output:inst2|ser~162                   ; 3       ;
; serial_output:inst2|ser~155                   ; 3       ;
; anti_shake:inst4|OUT_key                      ; 3       ;
; serial_output:inst2|Add14~14                  ; 3       ;
; serial_output:inst2|Add14~12                  ; 3       ;
; serial_output:inst2|Add14~10                  ; 3       ;
; serial_output:inst2|ser~703                   ; 2       ;
; serial_output:inst2|ser~699                   ; 2       ;
; serial_output:inst2|ser~690                   ; 2       ;
; serial_output:inst2|ser~685                   ; 2       ;
; serial_output:inst2|ser~680                   ; 2       ;
; serial_output:inst2|ser~672                   ; 2       ;
; serial_output:inst2|ser~668                   ; 2       ;
; keyboard:inst5|flag[1]~1                      ; 2       ;
; serial_output:inst2|flag~6                    ; 2       ;
; serial_output:inst2|n~56                      ; 2       ;
; serial_output:inst2|n~55                      ; 2       ;
; serial_output:inst2|n~54                      ; 2       ;
; serial_output:inst2|n~53                      ; 2       ;
; serial_output:inst2|n~52                      ; 2       ;
; serial_output:inst2|n~51                      ; 2       ;
; serial_output:inst2|n~50                      ; 2       ;
; serial_output:inst2|n~49                      ; 2       ;
; serial_output:inst2|OUT_shanke_hand~7         ; 2       ;
; keyboard:inst5|WideOr1~0                      ; 2       ;
; keyboard:inst5|flag[1]                        ; 2       ;
; keyboard:inst5|Selector2~4                    ; 2       ;
; keyboard:inst5|Selector3~4                    ; 2       ;
; serial_output:inst2|OUT_ser~9                 ; 2       ;
; serial_output:inst2|OUT_ser~8                 ; 2       ;
; serial_output:inst2|Mux0~147                  ; 2       ;
; serial_output:inst2|ser~657                   ; 2       ;
; serial_output:inst2|ser~654                   ; 2       ;
; serial_output:inst2|Mux0~131                  ; 2       ;
; serial_output:inst2|ShiftRight13~29           ; 2       ;
; serial_output:inst2|ser~647                   ; 2       ;
; serial_output:inst2|ser~646                   ; 2       ;
; serial_output:inst2|ser~640                   ; 2       ;
; serial_output:inst2|ShiftRight12~39           ; 2       ;
; serial_output:inst2|Mux0~100                  ; 2       ;
; serial_output:inst2|ShiftRight12~19           ; 2       ;
; serial_output:inst2|ser~634                   ; 2       ;
; serial_output:inst2|ser~627                   ; 2       ;
; serial_output:inst2|ser~621                   ; 2       ;
; serial_output:inst2|ser~619                   ; 2       ;
; serial_output:inst2|ser~613                   ; 2       ;
; serial_output:inst2|ser~612                   ; 2       ;
; serial_output:inst2|ShiftRight10~25           ; 2       ;
; serial_output:inst2|ser~608                   ; 2       ;
; serial_output:inst2|ser~604                   ; 2       ;
; serial_output:inst2|ser~600                   ; 2       ;
; serial_output:inst2|ser~599                   ; 2       ;
; serial_output:inst2|ser~594                   ; 2       ;
; serial_output:inst2|ser~593                   ; 2       ;
; serial_output:inst2|ser~587                   ; 2       ;
; serial_output:inst2|ShiftRight9~27            ; 2       ;
; serial_output:inst2|ShiftRight9~24            ; 2       ;
; serial_output:inst2|ShiftRight9~22            ; 2       ;
; serial_output:inst2|ShiftRight9~20            ; 2       ;
; serial_output:inst2|ShiftRight8~22            ; 2       ;
; serial_output:inst2|ser~583                   ; 2       ;
; serial_output:inst2|ser~580                   ; 2       ;
; serial_output:inst2|ser~579                   ; 2       ;
; serial_output:inst2|ser~578                   ; 2       ;
; serial_output:inst2|ser~577                   ; 2       ;
; serial_output:inst2|ShiftRight9~18            ; 2       ;
; serial_output:inst2|ser~571                   ; 2       ;
; serial_output:inst2|ser~568                   ; 2       ;
; serial_output:inst2|ser~567                   ; 2       ;
; serial_output:inst2|ser~562                   ; 2       ;
; serial_output:inst2|ser~561                   ; 2       ;
; serial_output:inst2|ShiftRight10~3            ; 2       ;
; serial_output:inst2|ShiftRight9~6             ; 2       ;
; serial_output:inst2|ShiftRight10~0            ; 2       ;
; serial_output:inst2|ShiftRight9~3             ; 2       ;
; serial_output:inst2|ShiftRight9~1             ; 2       ;
; serial_output:inst2|ShiftRight8~11            ; 2       ;
; serial_output:inst2|Mux0~74                   ; 2       ;
; serial_output:inst2|ser~536                   ; 2       ;
; serial_output:inst2|ser~529                   ; 2       ;
; serial_output:inst2|ShiftRight7~38            ; 2       ;
; serial_output:inst2|ShiftRight7~35            ; 2       ;
; serial_output:inst2|ShiftRight7~33            ; 2       ;
; serial_output:inst2|ShiftRight7~31            ; 2       ;
; serial_output:inst2|ser~518                   ; 2       ;
; serial_output:inst2|ShiftRight7~29            ; 2       ;
; serial_output:inst2|ser~517                   ; 2       ;
; serial_output:inst2|ser~516                   ; 2       ;
; serial_output:inst2|ser~511                   ; 2       ;
; serial_output:inst2|Equal0~0                  ; 2       ;
; serial_output:inst2|ser~502                   ; 2       ;
; serial_output:inst2|ShiftRight7~7             ; 2       ;
; serial_output:inst2|ShiftRight7~5             ; 2       ;
; serial_output:inst2|ShiftRight7~3             ; 2       ;
; serial_output:inst2|ShiftRight7~1             ; 2       ;
; serial_output:inst2|ser~496                   ; 2       ;
; serial_output:inst2|ser~495                   ; 2       ;
; serial_output:inst2|ser~493                   ; 2       ;
; serial_output:inst2|ser~492                   ; 2       ;
; serial_output:inst2|ser~489                   ; 2       ;
; serial_output:inst2|ser~487                   ; 2       ;
; serial_output:inst2|ser~483                   ; 2       ;
; serial_output:inst2|ser~481                   ; 2       ;
; serial_output:inst2|ser~480                   ; 2       ;
; serial_output:inst2|ser~478                   ; 2       ;
; serial_output:inst2|ser~475                   ; 2       ;
; serial_output:inst2|ser~473                   ; 2       ;
; serial_output:inst2|ser~468                   ; 2       ;
; serial_output:inst2|ser~464                   ; 2       ;
; serial_output:inst2|ser~461                   ; 2       ;
; serial_output:inst2|ser~458                   ; 2       ;
; serial_output:inst2|ser~456                   ; 2       ;
; serial_output:inst2|ShiftRight6~24            ; 2       ;
; serial_output:inst2|ser~450                   ; 2       ;
; serial_output:inst2|ShiftRight6~17            ; 2       ;
; serial_output:inst2|ser~442                   ; 2       ;
; serial_output:inst2|ShiftRight6~16            ; 2       ;
; serial_output:inst2|ser~435                   ; 2       ;
; serial_output:inst2|ser~428                   ; 2       ;
; serial_output:inst2|ShiftRight5~30            ; 2       ;
; serial_output:inst2|ShiftRight5~27            ; 2       ;
; serial_output:inst2|ShiftRight5~25            ; 2       ;
; serial_output:inst2|ser~422                   ; 2       ;
; serial_output:inst2|ser~410                   ; 2       ;
; serial_output:inst2|ShiftRight5~23            ; 2       ;
; serial_output:inst2|ShiftRight5~21            ; 2       ;
; serial_output:inst2|ser~404                   ; 2       ;
; serial_output:inst2|ser~403                   ; 2       ;
; serial_output:inst2|ShiftRight4~28            ; 2       ;
; serial_output:inst2|ser~402                   ; 2       ;
; serial_output:inst2|ser~393                   ; 2       ;
; serial_output:inst2|ser~379                   ; 2       ;
; serial_output:inst2|ser~378                   ; 2       ;
; serial_output:inst2|ser~376                   ; 2       ;
; serial_output:inst2|ShiftRight3~15            ; 2       ;
; serial_output:inst2|ShiftRight3~13            ; 2       ;
; serial_output:inst2|ser~375                   ; 2       ;
; serial_output:inst2|ser~374                   ; 2       ;
; serial_output:inst2|ser~372                   ; 2       ;
; serial_output:inst2|ser~364                   ; 2       ;
; serial_output:inst2|ser~363                   ; 2       ;
; serial_output:inst2|ser~350                   ; 2       ;
; serial_output:inst2|ShiftRight4~23            ; 2       ;
; serial_output:inst2|ser~349                   ; 2       ;
; serial_output:inst2|ser~345                   ; 2       ;
; serial_output:inst2|ShiftRight3~11            ; 2       ;
; serial_output:inst2|ShiftRight3~9             ; 2       ;
; serial_output:inst2|ser~342                   ; 2       ;
; serial_output:inst2|ser~334                   ; 2       ;
; serial_output:inst2|ser~323                   ; 2       ;
; serial_output:inst2|ser~322                   ; 2       ;
; serial_output:inst2|ser~320                   ; 2       ;
; serial_output:inst2|ser~313                   ; 2       ;
; serial_output:inst2|ser~308                   ; 2       ;
; serial_output:inst2|ShiftRight6~14            ; 2       ;
; serial_output:inst2|ser~292                   ; 2       ;
; serial_output:inst2|ser~289                   ; 2       ;
; serial_output:inst2|ser~280                   ; 2       ;
; serial_output:inst2|ser~279                   ; 2       ;
; serial_output:inst2|ser~278                   ; 2       ;
; serial_output:inst2|ser~267                   ; 2       ;
; serial_output:inst2|ser~266                   ; 2       ;
; serial_output:inst2|ser~265                   ; 2       ;
; serial_output:inst2|ser~264                   ; 2       ;
; serial_output:inst2|ShiftRight4~15            ; 2       ;
; serial_output:inst2|ser~260                   ; 2       ;
; serial_output:inst2|ser~247                   ; 2       ;
; serial_output:inst2|ser~221                   ; 2       ;
; serial_output:inst2|ShiftRight4~7             ; 2       ;
; serial_output:inst2|ser~211                   ; 2       ;
; serial_output:inst2|ser~205                   ; 2       ;
; serial_output:inst2|ser~195                   ; 2       ;
; serial_output:inst2|ser~189                   ; 2       ;
; serial_output:inst2|ser~180                   ; 2       ;
; serial_output:inst2|ser~178                   ; 2       ;
; serial_output:inst2|ser~165                   ; 2       ;
; serial_output:inst2|ser~160                   ; 2       ;
; key_out:inst3|OUT_finish~1                    ; 2       ;
; divider:inst|Add0~60                          ; 2       ;
; divider:inst|Add0~58                          ; 2       ;
; divider:inst|Add0~56                          ; 2       ;
; divider:inst|Add0~54                          ; 2       ;
; divider:inst|Add0~52                          ; 2       ;
; divider:inst|Add0~50                          ; 2       ;
; divider:inst|Add0~48                          ; 2       ;
; divider:inst|Add0~46                          ; 2       ;
; divider:inst|Add0~44                          ; 2       ;
; divider:inst|Add0~42                          ; 2       ;
; divider:inst|Add0~40                          ; 2       ;
; divider:inst|Add0~38                          ; 2       ;
; divider:inst|Add0~36                          ; 2       ;
; divider:inst|Add0~34                          ; 2       ;
; divider:inst|Add0~32                          ; 2       ;
; divider:inst|Add0~30                          ; 2       ;
; divider:inst|Add0~28                          ; 2       ;
; divider:inst|Add0~26                          ; 2       ;
; divider:inst|Add0~24                          ; 2       ;
; divider:inst|Add0~22                          ; 2       ;
; divider:inst|Add0~20                          ; 2       ;
; divider:inst|Add0~18                          ; 2       ;
; divider:inst|Add0~16                          ; 2       ;
; divider:inst|Add0~14                          ; 2       ;
; divider:inst|Add0~12                          ; 2       ;
; divider:inst|Add0~10                          ; 2       ;
; divider:inst|Add0~8                           ; 2       ;
; divider:inst|Add1~60                          ; 2       ;
; divider:inst|Add1~58                          ; 2       ;
; divider:inst|Add1~56                          ; 2       ;
; divider:inst|Add1~54                          ; 2       ;
; divider:inst|Add1~52                          ; 2       ;
; divider:inst|Add1~50                          ; 2       ;
; divider:inst|Add1~48                          ; 2       ;
; divider:inst|Add1~46                          ; 2       ;
; divider:inst|Add1~44                          ; 2       ;
; divider:inst|Add1~42                          ; 2       ;
; divider:inst|Add1~40                          ; 2       ;
; divider:inst|Add1~38                          ; 2       ;
; divider:inst|Add1~36                          ; 2       ;
; divider:inst|Add1~34                          ; 2       ;
; divider:inst|Add1~32                          ; 2       ;
; divider:inst|Add1~30                          ; 2       ;
; divider:inst|Add1~28                          ; 2       ;
; divider:inst|Add1~26                          ; 2       ;
; divider:inst|Add1~24                          ; 2       ;
; divider:inst|Add1~22                          ; 2       ;
; divider:inst|Add1~20                          ; 2       ;
; divider:inst|Add1~18                          ; 2       ;
; divider:inst|Add1~16                          ; 2       ;
; divider:inst|Add1~14                          ; 2       ;
; divider:inst|Add1~12                          ; 2       ;
; divider:inst|Add1~10                          ; 2       ;
; divider:inst|Add1~8                           ; 2       ;
; divider:inst|Add1~6                           ; 2       ;
; divider:inst|Add1~4                           ; 2       ;
; divider:inst|Add1~2                           ; 2       ;
; keyboard:inst5|OUT_col[2]~0                   ; 1       ;
; display:inst1|state.00~0                      ; 1       ;
; display:inst1|state.S1~0                      ; 1       ;
; serial_output:inst2|OUT_ser~10                ; 1       ;
; serial_output:inst2|ser~719                   ; 1       ;
; serial_output:inst2|Mux0~190                  ; 1       ;
; serial_output:inst2|Mux0~189                  ; 1       ;
; serial_output:inst2|Mux0~188                  ; 1       ;
; serial_output:inst2|Mux0~187                  ; 1       ;
; serial_output:inst2|Mux0~186                  ; 1       ;
; serial_output:inst2|Mux0~185                  ; 1       ;
; serial_output:inst2|ShiftRight6~25            ; 1       ;
; serial_output:inst2|ser~143                   ; 1       ;
; serial_output:inst2|ser~718                   ; 1       ;
; serial_output:inst2|ser~131                   ; 1       ;
; serial_output:inst2|ser~119                   ; 1       ;
; keyboard:inst5|Selector3~11                   ; 1       ;
; serial_output:inst2|Mux0~184                  ; 1       ;
; serial_output:inst2|Mux0~183                  ; 1       ;
; serial_output:inst2|ser~714                   ; 1       ;
; serial_output:inst2|ser~712                   ; 1       ;
; serial_output:inst2|ser~711                   ; 1       ;
; serial_output:inst2|ser~710                   ; 1       ;
; serial_output:inst2|ser~706                   ; 1       ;
; serial_output:inst2|Mux0~182                  ; 1       ;
; serial_output:inst2|Mux0~181                  ; 1       ;
; serial_output:inst2|Mux0~180                  ; 1       ;
; serial_output:inst2|ser~704                   ; 1       ;
; serial_output:inst2|ser~701                   ; 1       ;
; serial_output:inst2|ser~700                   ; 1       ;
; serial_output:inst2|ser~698                   ; 1       ;
; serial_output:inst2|ser~696                   ; 1       ;
; serial_output:inst2|ser~695                   ; 1       ;
; serial_output:inst2|ser~693                   ; 1       ;
; serial_output:inst2|ser~691                   ; 1       ;
; serial_output:inst2|Mux0~179                  ; 1       ;
; serial_output:inst2|ser~688                   ; 1       ;
; serial_output:inst2|ser~684                   ; 1       ;
; serial_output:inst2|ser~683                   ; 1       ;
; serial_output:inst2|ser~682                   ; 1       ;
; serial_output:inst2|ser~681                   ; 1       ;
; serial_output:inst2|Mux0~178                  ; 1       ;
; serial_output:inst2|ser~673                   ; 1       ;
; serial_output:inst2|ser~669                   ; 1       ;
; serial_output:inst2|ser~666                   ; 1       ;
; display:inst1|Selector6~4                     ; 1       ;
; display:inst1|WideOr6~3                       ; 1       ;
; display:inst1|Selector5~4                     ; 1       ;
; display:inst1|WideOr5~3                       ; 1       ;
; display:inst1|Selector4~4                     ; 1       ;
; display:inst1|WideOr4~3                       ; 1       ;
; display:inst1|Selector3~4                     ; 1       ;
; display:inst1|WideOr3~3                       ; 1       ;
; display:inst1|Selector2~4                     ; 1       ;
; display:inst1|WideOr2~3                       ; 1       ;
; display:inst1|Selector1~4                     ; 1       ;
; display:inst1|WideOr1~3                       ; 1       ;
; display:inst1|Selector0~12                    ; 1       ;
; display:inst1|WideOr0~3                       ; 1       ;
; keyboard:inst5|Selector7~0                    ; 1       ;
; keyboard:inst5|Selector6~0                    ; 1       ;
; serial_output:inst2|Equal0~2                  ; 1       ;
; serial_output:inst2|Equal0~1                  ; 1       ;
; divider:inst|n1~30                            ; 1       ;
; divider:inst|n1~29                            ; 1       ;
; divider:inst|n1~28                            ; 1       ;
; divider:inst|n1~27                            ; 1       ;
; divider:inst|n1~26                            ; 1       ;
; divider:inst|n1~25                            ; 1       ;
; divider:inst|n1~24                            ; 1       ;
; divider:inst|n1~23                            ; 1       ;
; divider:inst|n1~22                            ; 1       ;
; divider:inst|n1~21                            ; 1       ;
; divider:inst|n1~20                            ; 1       ;
; divider:inst|n1~19                            ; 1       ;
; divider:inst|n1~18                            ; 1       ;
; divider:inst|n1~17                            ; 1       ;
; divider:inst|n1~16                            ; 1       ;
; divider:inst|n1~15                            ; 1       ;
; divider:inst|n1~14                            ; 1       ;
; divider:inst|n1~13                            ; 1       ;
; divider:inst|n1~12                            ; 1       ;
; divider:inst|n1~11                            ; 1       ;
; divider:inst|n1~10                            ; 1       ;
; divider:inst|n1~9                             ; 1       ;
; divider:inst|n1~8                             ; 1       ;
; divider:inst|n1~7                             ; 1       ;
; divider:inst|n1~6                             ; 1       ;
; divider:inst|n1~5                             ; 1       ;
; divider:inst|n1~4                             ; 1       ;
; divider:inst|n1~3                             ; 1       ;
; divider:inst|n1~2                             ; 1       ;
; divider:inst|n1~1                             ; 1       ;
; divider:inst|n1~0                             ; 1       ;
; serial_output:inst2|OUT_shanke_hand~6         ; 1       ;
; keyboard:inst5|Selector5~2                    ; 1       ;
; keyboard:inst5|Selector5~1                    ; 1       ;
; keyboard:inst5|Selector5~0                    ; 1       ;
; divider:inst|n2~30                            ; 1       ;
; divider:inst|n2~29                            ; 1       ;
; divider:inst|n2~28                            ; 1       ;
; divider:inst|n2~27                            ; 1       ;
; divider:inst|n2~26                            ; 1       ;
; divider:inst|n2~25                            ; 1       ;
; divider:inst|n2~24                            ; 1       ;
; divider:inst|n2~23                            ; 1       ;
; divider:inst|n2~22                            ; 1       ;
; divider:inst|n2~21                            ; 1       ;
; divider:inst|n2~20                            ; 1       ;
; divider:inst|n2~19                            ; 1       ;
; divider:inst|n2~18                            ; 1       ;
; divider:inst|n2~17                            ; 1       ;
; divider:inst|n2~16                            ; 1       ;
; divider:inst|n2~15                            ; 1       ;
; divider:inst|n2~14                            ; 1       ;
; divider:inst|n2~13                            ; 1       ;
; divider:inst|n2~12                            ; 1       ;
; divider:inst|n2~11                            ; 1       ;
; divider:inst|n2~10                            ; 1       ;
; divider:inst|n2~9                             ; 1       ;
; divider:inst|n2~8                             ; 1       ;
; divider:inst|n2~7                             ; 1       ;
; divider:inst|n2~6                             ; 1       ;
; divider:inst|n2~5                             ; 1       ;
; divider:inst|n2~4                             ; 1       ;
; divider:inst|n2~3                             ; 1       ;
; divider:inst|n2~2                             ; 1       ;
; divider:inst|n2~1                             ; 1       ;
; divider:inst|n2~0                             ; 1       ;
; serial_output:inst2|flag~_emulated            ; 1       ;
; serial_output:inst2|n[7]~_emulated            ; 1       ;
; serial_output:inst2|n[6]~_emulated            ; 1       ;
; key_out:inst3|OUT_value~63                    ; 1       ;
; key_out:inst3|OUT_value~62                    ; 1       ;
; key_out:inst3|OUT_value~61                    ; 1       ;
; key_out:inst3|OUT_value~60                    ; 1       ;
; key_out:inst3|OUT_value~59                    ; 1       ;
; key_out:inst3|OUT_value~58                    ; 1       ;
; key_out:inst3|OUT_value~57                    ; 1       ;
; key_out:inst3|OUT_value~56                    ; 1       ;
; key_out:inst3|OUT_value~55                    ; 1       ;
; key_out:inst3|OUT_value~54                    ; 1       ;
; key_out:inst3|OUT_value~53                    ; 1       ;
; key_out:inst3|OUT_value~52                    ; 1       ;
; key_out:inst3|OUT_value~51                    ; 1       ;
; key_out:inst3|OUT_value~50                    ; 1       ;
; key_out:inst3|OUT_value~49                    ; 1       ;
; key_out:inst3|OUT_value~48                    ; 1       ;
; key_out:inst3|OUT_value~47                    ; 1       ;
; key_out:inst3|OUT_value~46                    ; 1       ;
; key_out:inst3|OUT_value~45                    ; 1       ;
; key_out:inst3|OUT_value~44                    ; 1       ;
; key_out:inst3|OUT_value~43                    ; 1       ;
; key_out:inst3|OUT_value~42                    ; 1       ;
; key_out:inst3|OUT_value~41                    ; 1       ;
; key_out:inst3|OUT_value~40                    ; 1       ;
; serial_output:inst2|n[5]~_emulated            ; 1       ;
; serial_output:inst2|n[4]~_emulated            ; 1       ;
; serial_output:inst2|n[0]~_emulated            ; 1       ;
; key_out:inst3|OUT_value~39                    ; 1       ;
; key_out:inst3|OUT_value~38                    ; 1       ;
; key_out:inst3|OUT_value~37                    ; 1       ;
; key_out:inst3|OUT_value~36                    ; 1       ;
; key_out:inst3|OUT_value~35                    ; 1       ;
; key_out:inst3|OUT_value~34                    ; 1       ;
; key_out:inst3|OUT_value~33                    ; 1       ;
; key_out:inst3|OUT_value~32                    ; 1       ;
; key_out:inst3|OUT_value~31                    ; 1       ;
; key_out:inst3|OUT_value~30                    ; 1       ;
; key_out:inst3|OUT_value~29                    ; 1       ;
; key_out:inst3|OUT_value~28                    ; 1       ;
; serial_output:inst2|n[2]~_emulated            ; 1       ;
; key_out:inst3|OUT_value~27                    ; 1       ;
; key_out:inst3|OUT_value~26                    ; 1       ;
; key_out:inst3|OUT_value~25                    ; 1       ;
; key_out:inst3|OUT_value~24                    ; 1       ;
; key_out:inst3|OUT_value~23                    ; 1       ;
; key_out:inst3|OUT_value~22                    ; 1       ;
; serial_output:inst2|n[1]~_emulated            ; 1       ;
; key_out:inst3|OUT_value~21                    ; 1       ;
; key_out:inst3|OUT_value~20                    ; 1       ;
; key_out:inst3|OUT_value~19                    ; 1       ;
; key_out:inst3|OUT_value~18                    ; 1       ;
; key_out:inst3|OUT_value~17                    ; 1       ;
; key_out:inst3|OUT_value~16                    ; 1       ;
; serial_output:inst2|n[3]~_emulated            ; 1       ;
; divider:inst|OUT_clk1~0                       ; 1       ;
; divider:inst|n1[31]                           ; 1       ;
; divider:inst|LessThan0~7                      ; 1       ;
; divider:inst|n1[30]                           ; 1       ;
; divider:inst|n1[29]                           ; 1       ;
; divider:inst|n1[28]                           ; 1       ;
; divider:inst|LessThan0~6                      ; 1       ;
; divider:inst|n1[27]                           ; 1       ;
; divider:inst|n1[26]                           ; 1       ;
; divider:inst|n1[25]                           ; 1       ;
; divider:inst|n1[24]                           ; 1       ;
; divider:inst|LessThan0~5                      ; 1       ;
; divider:inst|n1[23]                           ; 1       ;
; divider:inst|n1[22]                           ; 1       ;
; divider:inst|n1[21]                           ; 1       ;
; divider:inst|n1[20]                           ; 1       ;
; divider:inst|LessThan0~4                      ; 1       ;
; divider:inst|n1[19]                           ; 1       ;
; divider:inst|n1[18]                           ; 1       ;
; divider:inst|n1[17]                           ; 1       ;
; divider:inst|n1[16]                           ; 1       ;
; divider:inst|n1[15]                           ; 1       ;
; divider:inst|n1[14]                           ; 1       ;
; divider:inst|LessThan0~2                      ; 1       ;
; divider:inst|n1[13]                           ; 1       ;
; divider:inst|n1[12]                           ; 1       ;
; divider:inst|n1[11]                           ; 1       ;
; divider:inst|n1[10]                           ; 1       ;
; divider:inst|LessThan0~1                      ; 1       ;
; divider:inst|n1[9]                            ; 1       ;
; divider:inst|n1[8]                            ; 1       ;
; divider:inst|n1[7]                            ; 1       ;
; divider:inst|LessThan0~0                      ; 1       ;
; divider:inst|n1[6]                            ; 1       ;
; divider:inst|n1[5]                            ; 1       ;
; divider:inst|n1[0]                            ; 1       ;
; divider:inst|n1[1]                            ; 1       ;
; divider:inst|n1[2]                            ; 1       ;
; divider:inst|n1[3]                            ; 1       ;
; divider:inst|n1[4]                            ; 1       ;
; keyboard:inst5|Selector1~2                    ; 1       ;
; keyboard:inst5|Selector1~1                    ; 1       ;
; keyboard:inst5|Selector1~0                    ; 1       ;
; keyboard:inst5|Selector2~6                    ; 1       ;
; keyboard:inst5|Mux0~3                         ; 1       ;
; keyboard:inst5|Mux0~2                         ; 1       ;
; keyboard:inst5|Mux0~1                         ; 1       ;
; keyboard:inst5|Selector2~5                    ; 1       ;
; keyboard:inst5|Selector2~3                    ; 1       ;
; keyboard:inst5|Selector2~2                    ; 1       ;
; keyboard:inst5|Selector2~1                    ; 1       ;
; keyboard:inst5|Selector2~0                    ; 1       ;
; keyboard:inst5|Mux0~0                         ; 1       ;
; keyboard:inst5|Selector3~10                   ; 1       ;
; keyboard:inst5|Selector3~9                    ; 1       ;
; keyboard:inst5|Selector3~8                    ; 1       ;
; keyboard:inst5|Selector3~7                    ; 1       ;
; keyboard:inst5|Selector3~6                    ; 1       ;
; keyboard:inst5|Selector3~5                    ; 1       ;
; keyboard:inst5|Selector3~3                    ; 1       ;
; keyboard:inst5|Selector3~2                    ; 1       ;
; keyboard:inst5|Selector4~7                    ; 1       ;
; keyboard:inst5|Mux6~2                         ; 1       ;
; keyboard:inst5|Mux6~1                         ; 1       ;
; keyboard:inst5|Mux6~0                         ; 1       ;
; keyboard:inst5|Selector4~6                    ; 1       ;
; keyboard:inst5|Selector4~5                    ; 1       ;
; keyboard:inst5|Selector4~4                    ; 1       ;
; keyboard:inst5|Selector4~3                    ; 1       ;
; keyboard:inst5|Selector4~2                    ; 1       ;
; keyboard:inst5|Equal1~0                       ; 1       ;
; keyboard:inst5|Selector4~1                    ; 1       ;
; keyboard:inst5|Selector4~0                    ; 1       ;
; serial_output:inst2|OUT_shanke_hand~_emulated ; 1       ;
; anti_shake:inst4|OUT_key~2                    ; 1       ;
; anti_shake:inst4|temp_value[3]                ; 1       ;
; anti_shake:inst4|OUT_key~1                    ; 1       ;
; anti_shake:inst4|temp_value[2]                ; 1       ;
; anti_shake:inst4|temp_value[1]                ; 1       ;
; anti_shake:inst4|OUT_key~0                    ; 1       ;
; anti_shake:inst4|temp_value[0]                ; 1       ;
; anti_shake:inst4|state                        ; 1       ;
; divider:inst|OUT_clk2~0                       ; 1       ;
; divider:inst|n2[31]                           ; 1       ;
; divider:inst|LessThan1~8                      ; 1       ;
; divider:inst|LessThan1~7                      ; 1       ;
; divider:inst|LessThan1~6                      ; 1       ;
; divider:inst|LessThan1~5                      ; 1       ;
; divider:inst|LessThan1~4                      ; 1       ;
; divider:inst|LessThan1~3                      ; 1       ;
; divider:inst|n2[30]                           ; 1       ;
; divider:inst|n2[29]                           ; 1       ;
; divider:inst|n2[28]                           ; 1       ;
; divider:inst|n2[11]                           ; 1       ;
; divider:inst|n2[12]                           ; 1       ;
; divider:inst|n2[13]                           ; 1       ;
; divider:inst|n2[14]                           ; 1       ;
; divider:inst|n2[15]                           ; 1       ;
; divider:inst|n2[16]                           ; 1       ;
; divider:inst|n2[17]                           ; 1       ;
; divider:inst|n2[18]                           ; 1       ;
; divider:inst|n2[19]                           ; 1       ;
; divider:inst|n2[20]                           ; 1       ;
; divider:inst|n2[21]                           ; 1       ;
; divider:inst|n2[22]                           ; 1       ;
; divider:inst|n2[23]                           ; 1       ;
; divider:inst|n2[24]                           ; 1       ;
; divider:inst|n2[25]                           ; 1       ;
; divider:inst|n2[26]                           ; 1       ;
; divider:inst|n2[27]                           ; 1       ;
; divider:inst|n2[10]                           ; 1       ;
; divider:inst|n2[9]                            ; 1       ;
; divider:inst|n2[8]                            ; 1       ;
; divider:inst|LessThan1~1                      ; 1       ;
; divider:inst|n2[7]                            ; 1       ;
; divider:inst|n2[6]                            ; 1       ;
; divider:inst|n2[5]                            ; 1       ;
; divider:inst|LessThan1~0                      ; 1       ;
; divider:inst|n2[4]                            ; 1       ;
; divider:inst|n2[3]                            ; 1       ;
; divider:inst|n2[2]                            ; 1       ;
; divider:inst|n2[0]                            ; 1       ;
; divider:inst|n2[1]                            ; 1       ;
; key_out:inst3|OUT_value~15                    ; 1       ;
; key_out:inst3|OUT_value~14                    ; 1       ;
; key_out:inst3|OUT_value~13                    ; 1       ;
; key_out:inst3|OUT_value~12                    ; 1       ;
; key_out:inst3|OUT_value~11                    ; 1       ;
; key_out:inst3|OUT_value~10                    ; 1       ;
; key_out:inst3|OUT_value~9                     ; 1       ;
; key_out:inst3|OUT_value~8                     ; 1       ;
; key_out:inst3|OUT_value~7                     ; 1       ;
; key_out:inst3|OUT_value~6                     ; 1       ;
; key_out:inst3|OUT_value~5                     ; 1       ;
; key_out:inst3|OUT_value~4                     ; 1       ;
; key_out:inst3|OUT_value~3                     ; 1       ;
; key_out:inst3|OUT_value~2                     ; 1       ;
; key_out:inst3|OUT_value~1                     ; 1       ;
; key_out:inst3|OUT_value~0                     ; 1       ;
; serial_output:inst2|OUT_ser~7                 ; 1       ;
; serial_output:inst2|OUT_ser~6                 ; 1       ;
; serial_output:inst2|Mux0~177                  ; 1       ;
; serial_output:inst2|Mux0~176                  ; 1       ;
; serial_output:inst2|Mux0~175                  ; 1       ;
; serial_output:inst2|Mux0~174                  ; 1       ;
; serial_output:inst2|Mux0~173                  ; 1       ;
; serial_output:inst2|Mux0~172                  ; 1       ;
; serial_output:inst2|Mux0~171                  ; 1       ;
; serial_output:inst2|Mux0~170                  ; 1       ;
; serial_output:inst2|Mux0~169                  ; 1       ;
; serial_output:inst2|Mux0~168                  ; 1       ;
; serial_output:inst2|Mux0~167                  ; 1       ;
; serial_output:inst2|Mux0~166                  ; 1       ;
; serial_output:inst2|Mux0~165                  ; 1       ;
; serial_output:inst2|ser[142]~664              ; 1       ;
; serial_output:inst2|Mux0~164                  ; 1       ;
; serial_output:inst2|ser[132]~663              ; 1       ;
; serial_output:inst2|ser[132]~662              ; 1       ;
; serial_output:inst2|ser[134]~661              ; 1       ;
; serial_output:inst2|ser[134]~660              ; 1       ;
; serial_output:inst2|Mux0~163                  ; 1       ;
; serial_output:inst2|Mux0~162                  ; 1       ;
; serial_output:inst2|Mux0~161                  ; 1       ;
; serial_output:inst2|Mux0~160                  ; 1       ;
; serial_output:inst2|Mux0~159                  ; 1       ;
; serial_output:inst2|Mux0~158                  ; 1       ;
; serial_output:inst2|Mux0~157                  ; 1       ;
; serial_output:inst2|Mux0~156                  ; 1       ;
; serial_output:inst2|Mux0~155                  ; 1       ;
; serial_output:inst2|OUT_ser~5                 ; 1       ;
; serial_output:inst2|Mux0~154                  ; 1       ;
; serial_output:inst2|Mux0~153                  ; 1       ;
; serial_output:inst2|Mux0~152                  ; 1       ;
; serial_output:inst2|Mux0~151                  ; 1       ;
; serial_output:inst2|Mux0~150                  ; 1       ;
; serial_output:inst2|Mux0~149                  ; 1       ;
; serial_output:inst2|ser~658                   ; 1       ;
; serial_output:inst2|Mux0~148                  ; 1       ;
; serial_output:inst2|Mux0~146                  ; 1       ;
; serial_output:inst2|Mux0~145                  ; 1       ;
; serial_output:inst2|Mux0~144                  ; 1       ;
; serial_output:inst2|Mux0~143                  ; 1       ;
; serial_output:inst2|Mux0~142                  ; 1       ;
; serial_output:inst2|Mux0~141                  ; 1       ;
; serial_output:inst2|Mux0~140                  ; 1       ;
; serial_output:inst2|Mux0~139                  ; 1       ;
; serial_output:inst2|Mux0~138                  ; 1       ;
; serial_output:inst2|ser[62]~656               ; 1       ;
; serial_output:inst2|Mux0~137                  ; 1       ;
; serial_output:inst2|ser[52]~655               ; 1       ;
; serial_output:inst2|ser~653                   ; 1       ;
; serial_output:inst2|ser[54]~652               ; 1       ;
; serial_output:inst2|Mux0~136                  ; 1       ;
; serial_output:inst2|Mux0~135                  ; 1       ;
; serial_output:inst2|Mux0~134                  ; 1       ;
; serial_output:inst2|ser~651                   ; 1       ;
; serial_output:inst2|ser~650                   ; 1       ;
; serial_output:inst2|Mux0~133                  ; 1       ;
; serial_output:inst2|Mux0~132                  ; 1       ;
; serial_output:inst2|Mux0~130                  ; 1       ;
; serial_output:inst2|Mux0~129                  ; 1       ;
; serial_output:inst2|ShiftRight14~39           ; 1       ;
; serial_output:inst2|ShiftRight14~38           ; 1       ;
; serial_output:inst2|ShiftRight14~37           ; 1       ;
; serial_output:inst2|ShiftRight14~36           ; 1       ;
; serial_output:inst2|ShiftRight14~35           ; 1       ;
; serial_output:inst2|ShiftRight14~34           ; 1       ;
; serial_output:inst2|ShiftRight14~33           ; 1       ;
; serial_output:inst2|ShiftRight14~32           ; 1       ;
; serial_output:inst2|ShiftRight14~31           ; 1       ;
; serial_output:inst2|ShiftRight14~30           ; 1       ;
; serial_output:inst2|Mux0~128                  ; 1       ;
; serial_output:inst2|Mux0~127                  ; 1       ;
; serial_output:inst2|ser~649                   ; 1       ;
; serial_output:inst2|ser~648                   ; 1       ;
; serial_output:inst2|Mux0~126                  ; 1       ;
; serial_output:inst2|ShiftRight14~29           ; 1       ;
; serial_output:inst2|ShiftRight14~28           ; 1       ;
; serial_output:inst2|ShiftRight14~27           ; 1       ;
; serial_output:inst2|ShiftRight14~26           ; 1       ;
; serial_output:inst2|ShiftRight14~25           ; 1       ;
; serial_output:inst2|ShiftRight14~24           ; 1       ;
; serial_output:inst2|ShiftRight14~23           ; 1       ;
; serial_output:inst2|ShiftRight14~22           ; 1       ;
; serial_output:inst2|ShiftRight14~21           ; 1       ;
; serial_output:inst2|ShiftRight14~20           ; 1       ;
; serial_output:inst2|Mux0~125                  ; 1       ;
; serial_output:inst2|ShiftRight13~39           ; 1       ;
; serial_output:inst2|ShiftRight13~38           ; 1       ;
; serial_output:inst2|ShiftRight13~37           ; 1       ;
; serial_output:inst2|ShiftRight13~36           ; 1       ;
; serial_output:inst2|ShiftRight13~35           ; 1       ;
+-----------------------------------------------+---------+


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 2,606 / 15,666 ( 17 % ) ;
; C16 interconnects           ; 7 / 812 ( < 1 % )       ;
; C4 interconnects            ; 1,238 / 11,424 ( 11 % ) ;
; Direct links                ; 380 / 15,666 ( 2 % )    ;
; Global clocks               ; 4 / 8 ( 50 % )          ;
; Local interconnects         ; 991 / 4,608 ( 22 % )    ;
; R24 interconnects           ; 19 / 652 ( 3 % )        ;
; R4 interconnects            ; 1,386 / 13,328 ( 10 % ) ;
+-----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.49) ; Number of LABs  (Total = 116) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 3                             ;
; 2                                           ; 2                             ;
; 3                                           ; 0                             ;
; 4                                           ; 3                             ;
; 5                                           ; 2                             ;
; 6                                           ; 1                             ;
; 7                                           ; 4                             ;
; 8                                           ; 1                             ;
; 9                                           ; 1                             ;
; 10                                          ; 4                             ;
; 11                                          ; 3                             ;
; 12                                          ; 5                             ;
; 13                                          ; 1                             ;
; 14                                          ; 13                            ;
; 15                                          ; 11                            ;
; 16                                          ; 62                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.80) ; Number of LABs  (Total = 116) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 27                            ;
; 1 Clock                            ; 41                            ;
; 1 Clock enable                     ; 24                            ;
; 2 Clocks                           ; 1                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 14.93) ; Number of LABs  (Total = 116) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 2                             ;
; 2                                            ; 2                             ;
; 3                                            ; 1                             ;
; 4                                            ; 3                             ;
; 5                                            ; 1                             ;
; 6                                            ; 1                             ;
; 7                                            ; 5                             ;
; 8                                            ; 1                             ;
; 9                                            ; 0                             ;
; 10                                           ; 2                             ;
; 11                                           ; 3                             ;
; 12                                           ; 2                             ;
; 13                                           ; 2                             ;
; 14                                           ; 9                             ;
; 15                                           ; 12                            ;
; 16                                           ; 41                            ;
; 17                                           ; 8                             ;
; 18                                           ; 2                             ;
; 19                                           ; 5                             ;
; 20                                           ; 3                             ;
; 21                                           ; 4                             ;
; 22                                           ; 0                             ;
; 23                                           ; 1                             ;
; 24                                           ; 1                             ;
; 25                                           ; 2                             ;
; 26                                           ; 0                             ;
; 27                                           ; 2                             ;
; 28                                           ; 0                             ;
; 29                                           ; 0                             ;
; 30                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.17) ; Number of LABs  (Total = 116) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 5                             ;
; 2                                               ; 6                             ;
; 3                                               ; 7                             ;
; 4                                               ; 11                            ;
; 5                                               ; 13                            ;
; 6                                               ; 13                            ;
; 7                                               ; 14                            ;
; 8                                               ; 11                            ;
; 9                                               ; 7                             ;
; 10                                              ; 8                             ;
; 11                                              ; 5                             ;
; 12                                              ; 5                             ;
; 13                                              ; 2                             ;
; 14                                              ; 3                             ;
; 15                                              ; 1                             ;
; 16                                              ; 5                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 20.35) ; Number of LABs  (Total = 116) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 2                             ;
; 3                                            ; 2                             ;
; 4                                            ; 0                             ;
; 5                                            ; 0                             ;
; 6                                            ; 1                             ;
; 7                                            ; 2                             ;
; 8                                            ; 2                             ;
; 9                                            ; 0                             ;
; 10                                           ; 1                             ;
; 11                                           ; 5                             ;
; 12                                           ; 2                             ;
; 13                                           ; 0                             ;
; 14                                           ; 6                             ;
; 15                                           ; 4                             ;
; 16                                           ; 7                             ;
; 17                                           ; 8                             ;
; 18                                           ; 4                             ;
; 19                                           ; 1                             ;
; 20                                           ; 3                             ;
; 21                                           ; 7                             ;
; 22                                           ; 8                             ;
; 23                                           ; 6                             ;
; 24                                           ; 8                             ;
; 25                                           ; 6                             ;
; 26                                           ; 3                             ;
; 27                                           ; 6                             ;
; 28                                           ; 9                             ;
; 29                                           ; 4                             ;
; 30                                           ; 7                             ;
; 31                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP2C5Q208C8 for design "serial"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C5Q208I8 is compatible
    Info (176445): Device EP2C8Q208C8 is compatible
    Info (176445): Device EP2C8Q208I8 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location 1
    Info (169125): Pin ~nCSO~ is reserved at location 2
    Info (169125): Pin ~LVDS41p/nCEO~ is reserved at location 108
Warning (335093): TimeQuest Timing Analyzer is analyzing 11 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'serial.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Warning (332125): Found combinational loop of 120 nodes
    Warning (332126): Node "inst2|Add14~0|dataa"
    Warning (332126): Node "inst2|Add14~0|cout"
    Warning (332126): Node "inst2|Add14~2|cin"
    Warning (332126): Node "inst2|Add14~2|combout"
    Warning (332126): Node "inst2|n~50|dataa"
    Warning (332126): Node "inst2|n~50|combout"
    Warning (332126): Node "inst2|n[1]~10|datad"
    Warning (332126): Node "inst2|n[1]~10|combout"
    Warning (332126): Node "inst2|Equal0~1|datac"
    Warning (332126): Node "inst2|Equal0~1|combout"
    Warning (332126): Node "inst2|flag~6|datab"
    Warning (332126): Node "inst2|flag~6|combout"
    Warning (332126): Node "inst2|flag~2|datad"
    Warning (332126): Node "inst2|flag~2|combout"
    Warning (332126): Node "inst2|flag~6|dataa"
    Warning (332126): Node "inst2|OUT_ser~8|dataa"
    Warning (332126): Node "inst2|OUT_ser~8|combout"
    Warning (332126): Node "inst2|n~48|dataa"
    Warning (332126): Node "inst2|n~48|combout"
    Warning (332126): Node "inst2|n~52|datab"
    Warning (332126): Node "inst2|n~52|combout"
    Warning (332126): Node "inst2|n[0]~14|datad"
    Warning (332126): Node "inst2|n[0]~14|combout"
    Warning (332126): Node "inst2|n~52|datac"
    Warning (332126): Node "inst2|Equal0~1|datab"
    Warning (332126): Node "inst2|n~56|datab"
    Warning (332126): Node "inst2|n~56|combout"
    Warning (332126): Node "inst2|n[7]~2|datad"
    Warning (332126): Node "inst2|n[7]~2|combout"
    Warning (332126): Node "inst2|Equal0~1|dataa"
    Warning (332126): Node "inst2|n~56|datac"
    Warning (332126): Node "inst2|Add14~14|dataa"
    Warning (332126): Node "inst2|Add14~14|combout"
    Warning (332126): Node "inst2|n~56|dataa"
    Warning (332126): Node "inst2|OUT_shanke_hand~7|datad"
    Warning (332126): Node "inst2|OUT_shanke_hand~7|combout"
    Warning (332126): Node "inst2|OUT_shanke_hand~2|datad"
    Warning (332126): Node "inst2|OUT_shanke_hand~2|combout"
    Warning (332126): Node "inst2|OUT_ser~8|datad"
    Warning (332126): Node "inst2|OUT_shanke_hand~7|dataa"
    Warning (332126): Node "inst2|n~48|datad"
    Warning (332126): Node "inst2|n~53|datab"
    Warning (332126): Node "inst2|n~53|combout"
    Warning (332126): Node "inst2|n[4]~30|datad"
    Warning (332126): Node "inst2|n[4]~30|combout"
    Warning (332126): Node "inst2|Equal0~2|datac"
    Warning (332126): Node "inst2|Equal0~2|combout"
    Warning (332126): Node "inst2|flag~6|datac"
    Warning (332126): Node "inst2|n~53|datac"
    Warning (332126): Node "inst2|Add14~8|dataa"
    Warning (332126): Node "inst2|Add14~8|combout"
    Warning (332126): Node "inst2|n~53|dataa"
    Warning (332126): Node "inst2|Add14~8|cout"
    Warning (332126): Node "inst2|Add14~10|cin"
    Warning (332126): Node "inst2|Add14~10|combout"
    Warning (332126): Node "inst2|n~54|dataa"
    Warning (332126): Node "inst2|n~54|combout"
    Warning (332126): Node "inst2|n[5]~26|datad"
    Warning (332126): Node "inst2|n[5]~26|combout"
    Warning (332126): Node "inst2|Add14~10|dataa"
    Warning (332126): Node "inst2|Add14~10|cout"
    Warning (332126): Node "inst2|Add14~12|cin"
    Warning (332126): Node "inst2|Add14~12|combout"
    Warning (332126): Node "inst2|n~48|datac"
    Warning (332126): Node "inst2|n~55|dataa"
    Warning (332126): Node "inst2|n~55|combout"
    Warning (332126): Node "inst2|n[6]~6|datad"
    Warning (332126): Node "inst2|n[6]~6|combout"
    Warning (332126): Node "inst2|Equal0~1|datad"
    Warning (332126): Node "inst2|n~55|datac"
    Warning (332126): Node "inst2|Add14~12|dataa"
    Warning (332126): Node "inst2|Add14~12|cout"
    Warning (332126): Node "inst2|Add14~14|cin"
    Warning (332126): Node "inst2|OUT_shanke_hand~6|datab"
    Warning (332126): Node "inst2|OUT_shanke_hand~6|combout"
    Warning (332126): Node "inst2|OUT_shanke_hand~7|datac"
    Warning (332126): Node "inst2|n~54|datac"
    Warning (332126): Node "inst2|Equal0~2|datad"
    Warning (332126): Node "inst2|n~48|datab"
    Warning (332126): Node "inst2|OUT_shanke_hand~6|dataa"
    Warning (332126): Node "inst2|n~49|datab"
    Warning (332126): Node "inst2|n~49|combout"
    Warning (332126): Node "inst2|n[3]~22|datad"
    Warning (332126): Node "inst2|n[3]~22|combout"
    Warning (332126): Node "inst2|Equal0~2|dataa"
    Warning (332126): Node "inst2|n~49|datac"
    Warning (332126): Node "inst2|Add14~6|dataa"
    Warning (332126): Node "inst2|Add14~6|combout"
    Warning (332126): Node "inst2|n~49|dataa"
    Warning (332126): Node "inst2|Add14~6|cout"
    Warning (332126): Node "inst2|Add14~8|cin"
    Warning (332126): Node "inst2|n~51|datab"
    Warning (332126): Node "inst2|n~51|combout"
    Warning (332126): Node "inst2|n[2]~18|datad"
    Warning (332126): Node "inst2|n[2]~18|combout"
    Warning (332126): Node "inst2|Equal0~2|datab"
    Warning (332126): Node "inst2|n~51|datac"
    Warning (332126): Node "inst2|Add14~4|dataa"
    Warning (332126): Node "inst2|Add14~4|combout"
    Warning (332126): Node "inst2|n~51|dataa"
    Warning (332126): Node "inst2|Add14~4|cout"
    Warning (332126): Node "inst2|Add14~6|cin"
    Warning (332126): Node "inst2|n~55|datab"
    Warning (332126): Node "inst2|n~50|datab"
    Warning (332126): Node "inst2|n~54|datab"
    Warning (332126): Node "inst2|n~56|datad"
    Warning (332126): Node "inst2|n~53|datad"
    Warning (332126): Node "inst2|n~49|datad"
    Warning (332126): Node "inst2|n~51|datad"
    Warning (332126): Node "inst2|OUT_shanke_hand~7|datab"
    Warning (332126): Node "inst2|n~55|datad"
    Warning (332126): Node "inst2|n~50|datad"
    Warning (332126): Node "inst2|n~54|datad"
    Warning (332126): Node "inst2|n~52|datad"
    Warning (332126): Node "inst2|n~50|datac"
    Warning (332126): Node "inst2|Add14~2|dataa"
    Warning (332126): Node "inst2|Add14~2|cout"
    Warning (332126): Node "inst2|Add14~4|cin"
    Warning (332126): Node "inst2|Add14~0|combout"
    Warning (332126): Node "inst2|n~52|dataa"
Critical Warning (332081): Design contains combinational loop of 120 nodes. Estimating the delays through the loop.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk (placed in PIN 132 (CLK4, LVDSCLK2p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G6
Info (176353): Automatically promoted node divider:inst|OUT_clk1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node divider:inst|OUT_clk1~0
Info (176353): Automatically promoted node divider:inst|OUT_clk2 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node divider:inst|OUT_clk2~0
Info (176353): Automatically promoted node key_out:inst3|OUT_finish 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node serial_output:inst2|OUT_ser~2
        Info (176357): Destination node key_out:inst3|OUT_finish~0
        Info (176357): Destination node serial_output:inst2|OUT_shanke_hand~2
        Info (176357): Destination node serial_output:inst2|n[3]~22
        Info (176357): Destination node serial_output:inst2|n[1]~10
        Info (176357): Destination node serial_output:inst2|n[2]~18
        Info (176357): Destination node serial_output:inst2|n[0]~14
        Info (176357): Destination node serial_output:inst2|n[4]~30
        Info (176357): Destination node serial_output:inst2|n[5]~26
        Info (176357): Destination node serial_output:inst2|n[6]~6
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 8% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 11% of the available device resources in the region that extends from location X14_Y0 to location X28_Y14
Info (170194): Fitter routing operations ending: elapsed time is 00:00:09
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.52 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 17 output pins without output pin load capacitance assignment
    Info (306007): Pin "ser" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "choice[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "choice[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "choice[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "choice[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "col[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "col[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "col[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "col[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seq[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seq[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seq[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seq[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seq[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seq[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seq[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "seq[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/altera/13.0/EX_serial/output_files/serial.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 126 warnings
    Info: Peak virtual memory: 792 megabytes
    Info: Processing ended: Mon Jul 03 15:17:34 2017
    Info: Elapsed time: 00:00:16
    Info: Total CPU time (on all processors): 00:00:16


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/altera/13.0/EX_serial/output_files/serial.fit.smsg.


