# 中央处理器

## 功能

1. 指令控制。完成取指令、分析指令和执行指令的操作，即程序的顺序控制。
2. 操作控制。一条指令的功能往往是由若干操作信号的组合来实现的。CPU管理并产生由内存取出的每条指令的操作信号，把各种操作信号送往相应的部件,从而控制这些部件按指令的要求进行动作。
3. 时间控制。对各种操作加以时间上的控制。时间控制要为每条指令按时间顺序提供应有的控制信号。
4. 数据加工。对数据进行算术和逻辑运算。
5. 中断处理。对计算机运行过程中出现的异常情况和特殊请求进行处理。

运算器：对数据加工

控制器：协调并控制计算机各部件执行程序的指令序列,基本功能包括取指令、分析指令、执行指令

* 分析指令:操作码译码(分析本条指令要完成什么操作);
  产生操作数的有效地址。
* 执行指令:根据分析指令得到的“操作命令”和“操作数地址”，
  形成操作信号控制序列，控制运算器、存储器以及I/O设备完成相应的操作。
* 中断处理:管理总线及输入输出;处理异常情况(如掉电)和特殊请
  求(如打印机请求打印一行字符)。

## 基本结构

### 运算器

#### 专用数据通路方式

专用数据通路方式:根据指令执行过程中的数据和地址的流动方向安排连接线路。

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210905201723329.png" alt="image-20210905201723329" style="zoom:80%;" />

1. **算术逻辑单元**:主要功能是进行算术/逻辑运算。
2. **通用寄存器组**:如AX、BX、CX、DX、SP等，用于存放操作数（包括源操作数、目的操作数及中间结果)和各种地址信息等。SP是堆栈指针，用于指示栈顶的地址。

特点：<font color='blue'>性能较高，基本不存在数据冲突现象，但结构复杂，硬件量大，不易实现。</font>

> 如果直接用导线连接，相当于多个寄存器同时并且一直向ALU传输数据
>
> 解决方法1.使用多路选择器
> 根据控制信号选择一路输出
>
> 解决方法2.使用三态门<br>可以控制每一路是否输出
> 如:R0out为1时R0中的数据输出到A端,R0out为0时R0中的数据无法输出到B端

#### 内部单总线方式

CPU内部单总线方式:将所有寄存器的输入端和输出端都连接到一条公共的通路上。

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210905200151435.png" alt="image-20210905200151435" style="zoom:80%;" />

1. **算术逻辑单元**:主要功能是进行算术/逻辑运算。
2. **通用寄存器组**:如AX、BX、CX、DX、SP等,用于存放操作数（包括源操作数、目的操作数及中间结果)和各种地址信息等。SP是堆栈指针，用于指示栈顶的地址。
3. **暂存寄存器**:用于暂存从主存读来的数据，这个数据不能存放在通用寄存器中，否则会破坏其原有内容。
4. **累加寄存器**:它是一个通用寄存器，用于暂时存放ALU运算的结果信息，用于实现加法运算。
5. **程序状态字寄存器**:保留由算术逻辑运算指令或测试指令的结果而建立的各种状态信息，如溢出标志(OP)、符号标志(SF)、零标志（ZF)、进位标志(CF）等。PSW中的这些位参与并决定微操作的形成。
6. **移位器**:对运算结果进行移位运算。
7. **计数器**:控制乘除运算的操作步数。

特点：<font color='blue'>结构简单，容易实现，但数据传输存在较多冲突的现象，性能较低。</font>

### 控制器

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210905200848376.png" alt="image-20210905200848376" style="zoom:80%;" />

1. **程序计数器**:用于指出下一条指令在主存中的存放地址。CPU就是根据PC的内容去主存中取指令的。因程序中指令(通常）是顺序执行的，所以PC有自增功能。
2. **指令寄存器**:用于保存当前正在执行的那条指令。
3. **指令译码器**:仅对操作码字段进行译码，向控制器提供特定的操作信号。
4. **微操作信号发生器**:根据IR的内容（指令)、PSW的内容（状态信息）及时序信号，产生控制整个计算机系统所需的各种控制信号，其结构有组合逻辑型和存储逻辑型两种。
5. **时序系统**:用于产生各种时序信号，它们都是由统一时钟(CLOCK）分频得到。
6. **存储器地址寄存器**:用于存放所要访问的主存单元的地址。
7. **存储器数据寄存器**:用于存放向主存写入的信息或从主存中读出的信息。

------

![image-20210905201454421](C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210905201454421.png)

==**用户可见的寄存器:通用寄存器组、程序状态字寄存器PSW、程序计数器PC**==

==**用户不可见的寄存器:MAR、MDR、IR、暂存寄存器**==

![image-20210905201615093](C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210905201615093.png)

## 指令周期的数据流

### 概念

**指令周期**:CPU从主存中每**取出并执行**一条指令所需的全部时间。

**指令周期**常常用若干**机器周期**来表示，机器周期又叫**CPU周期。**

一个**机器周期**又包含若干**时钟周期**（也称为**节拍、T周期或CPU时钟周期**，它是CPU操作的**最基本单位**)。

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210905202258405.png" alt="image-20210905202258405" style="zoom:80%;" />

每个指令周期内机器周期数可以不等，每个机器周期内的节拍数也可以不等。

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210905202348693.png" alt="image-20210905202348693" style="zoom:80%;" />

### 指令周期流程

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210905202444754.png" alt="image-20210905202444754" style="zoom:80%;" />

四个工作周期都有CPU访存操作，只是访存的目的不同。**取指周期**是为了**取指令**，**间址周期**是为了**取有效地址**，**执行周期**是为了**取操作数**，**中断周期**是为了**保存程序断点**。

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210905202619132.png" alt="image-20210905202619132" style="zoom:80%;" />

#### 取指周期

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210905202708139.png" alt="image-20210905202708139" style="zoom:80%;" />

1. 当前指令地址送至存储器地址寄存器,记做:(PC)→MAR
2. CU发出控制信号，经控制总线传到主存，这里是读信号，记做:1→R
3. 将MAR所指主存中的内容经数据总线送入MDR，记做:M(MAR)→MDR
4. 将MDR中的内容(此时是指令)送入IR,记做:(MDR)→IR
5. CU发出控制信号，形成下一条指令地址，记做:(PC)+1→PC

#### 间指周期

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210905203038442.png" alt="image-20210905203038442" style="zoom:80%;" />

1. 将指令的地址码送入MAR，记做:Ad(IR) → MAR或Ad(MDR)→> MAR
2. CU发出控制信号，启动主存做读操作,记做:1→R
3. 将MAR所指主存中的内容经数据总线送入MDR，记做:M(MAR)→> MDR
4. 将有效地址送至指令的地址码字段,记做:(MDR)→> Ad(IR)

#### 中断周期

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210905203409888.png" alt="image-20210905203409888" style="zoom:80%;" />

> 中断:暂停当前任务去完成其他任务。为了能够恢复当前任务，需要保存断点。一般使用堆栈来保存断点，这里用SP表示栈顶地址,假设SP指向栈顶元素,进栈操作是先修改指针，后存入数据。

1. CU控制将SP减1，修改后的地址送入MAR记做:(SP)-1 > SP，(SP)MAR
   本质上是将断点存入某个存储单元，假设其地址为a，故可记做: a > MAR
2. CU发出控制信号，启动主存做写操作,记做: 1→w
3. 将断点(PC内容)送入MDR,记做:(PC) MDR
4. CU控制将中断服务程序的入口地址(由向量地址形成部件产生)送入PC,记做:向量地址→PC

### 指令执行方案

一个指令周期通常要包括几个时间段（执行步骤），每个步骤完成指令的一部分功能，几个依次执行的步骤完成这条指令的全部功能。

* 方案1．单指令周期
  对**所有指令**都选用**相同的执行时间**来完成。指令之间==**串行**==执行;指令周期**取决于执行时间最长的指令**的执行时间。
  对于那些本来可以在更短时间内完成的指令，要使用这个较长的周期来完成,会降低整个系统的运行速度。
* 方案2．多指令周期
  对**不同类型的指令**选用**不同的执行步骤**来完成。指令之间**==串行==**执行;**可选用不同个数的时钟周期来完成不同指令的执行过程。**
  需要更复杂的硬件设计。
* 方案3．流水线方案
  在每一个时钟周期启动一条指令，尽量让**多条指令同时运行**，但各自处在不同的执行步骤中。指令之间**==并行==**执行。

![image-20210905204236896](C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210905204236896.png)

## ==数据通路==

数据通路的基本结构:

1. CPU内部单总线方式。
2. CPU内部多总线方式。
3. 专用数据通路方式。

### 单总线结构

内部总线是指同一部件，如CPU内部连接各寄存器及运算部件之间的总线;

系统总线是指同一台计算机系统的各部件，如CPU、内存、通道和各类I/O接口间互相连接的总线。

![image-20210907204534397](C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210907204534397.png)

1.寄存器之间数据传送
比如把PC内容送至MAR，实现传送操作的流程及控制信号为:

(PC)→Bus				PCout有效，PC内容送总线

Bus→MAR				MARin有效，总线内容送MAR

也可写为:(PC)→Bus→MAR

2.主存与CPU之间的数据传送
比如CPU从主存读取指令，实现传送操作的流程及控制信号为:

(PC)→Bus→MAR			PCout和MARin有效，现行指令地址→MAR

1→R								   CU发读命令(通过控制总线发出，图中未画出)

MEM(MAR)→MDR 		MDRin有效

MDR→Bus→IR				MDRout和IRin有效,现行指令→IR

3．执行算术或逻辑运算
比如一条加法指令，微操作序列及控制信号为;

Ad(IR)→Bus→MAR							 MDRout和MARin有效

1→R														CU发读命令

MEM(MAR)→数据线→MDR			  MDRin有效

MDR>Bus→Y										MDRout和Yin有效，操作数→Y

(ACC)+(Y)→z										ACCout和ALUin有效，CU向ALU发送加命令

Z→ACC												  Zout和ACCin有效，结果→ACC

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210907205355767.png" alt="image-20210907205355767" style="zoom:80%;" />

### 专用通路结构

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210907205540221.png" alt="image-20210907205540221" style="zoom:80%;" />

1.取指周期

(PC)→MAR				 C0有效

(MAR)→主存		 	 C1有效

1→>R					  	 控制单元向主存发送读命令

M(MAR)→>MDR		C2有效

(MDR)>IR					C3有效

(PC)+1->PC

OP(IR)→CU 				C4有效

## 控制器设计

### 硬布线控制器的设计

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210907210101304.png" alt="image-20210907210101304" style="zoom:80%;" />

一个==节拍==内可以并行完成多个“相容的”微操作

**同一个微操作**可能在**不同指令**的**不同阶段**被使用

不同指令的执行周期所需节拍数各不相同。为了简化设计，选择定长的机器周期，以可能出现的最大节拍数为准（通常以访存所需节拍数作为参考)

若实际所需节拍数较少,可将微操作安排在机器周期末尾几个节拍上进行 `参考上图执行周期和中断周期`

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210907210540522.png" alt="image-20210907210540522" style="zoom:80%;" />

根据**指令操作码**、**目前的机器周期**、**节拍信号**、**机器状态条件**，即可确定现在这个节拍下应该发出哪些**“微命令”**

<font color=red>如：所有指令的取指周期、T0节拍下一定要完成(PC)→>MAR。则可知C1=FE·T0</font>

M（MAR)→MDR微操作命令的逻辑表达式:==FE·T1＋IND·T1(ADD+STA+LDA+JMP+BAN)+EX·T1(ADD+LDA)==

![image-20210907210841878](C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210907210841878.png)

**==设计步骤：==**

1. 分析每个阶段的微操作序列（取值、间址、执行、中断四个阶段)

   确定哪些指令在什么阶段、在什么条件下会使用到的微操作

2. 选择CPU的控制方式

   采用定长机器周期还是不定长机器周期?每个机器周期安排几个节拍?

3. 安排微操作时序

   如何用3个节拍完成整个机器周期内的所有微操作?

4. 电路设计

   确定每个微操作命令的逻辑表达式,
   并用电路实现

#### 分析每个阶段的微操作序列

**取指周期**

(PC)→MAR

(MAR)→主存

1→>R

M(MAR)→>MDR

(MDR)>IR

OP(IR)→ID	`注：ID是指令译码器 Instruction Decoder`

(PC)+1->PC

**间址周期**

Ad(IR)→MAR

1→R

M(MAR)→MDR

MDR→Ad(IR)

**执行周期**

**CLA**

0→AC

**LDA X**

Ad (IR)→MAR

1→R

M(MAR)→MDR

MDR →AC

**JMP X**

Ad (IR)→PC

**BAN X**

A0· Ad ( IR )+ A0拔·(PC)→PC

#### 选择CPU的控制方式

定长机器周期，每个周期3个时钟周期

#### 安排微操作时序

安排微操作时序的原则

**原则一微操作的==先后顺序不得==随意==更改==**

**原则二==被控对象====不同的微操作==尽量==安排在一个节拍内完成==**

**原则三占用==时间较短==的微操作尽量安排在==一个节拍==内完成并==允许有先后顺序==**



如：

M(MAR)→MDR从主存取数据，用时较长，因此必须一个时钟周期才能保证微操作的完成

MDR→IR是CPU内部寄存器的数据传送，速度很快，因此在一个时钟周期内可以紧接着完成OP(IR)→ID。也就是可以一次同时发出两个微命令。

#### 电路设计

##### 列出操作时间表

![image-20210907212717506](C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210907212717506.png)

![image-20210907212743566](C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210907212743566.png)

![image-20210907212802391](C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210907212802391.png)

##### 写出微操作命令的最简表达式

![image-20210907212839268](C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210907212839268.png)

##### 画出逻辑图

![image-20210907212905941](C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210907212905941.png)

#### 硬布线控制器的特点

指令越多，设计和实现就越复杂，因此一般用于RISC（精简指令集系统)
如果扩充一条新的指令，则控制器的设计就需要大改，因此扩充指令较困难。
由于使用纯硬件实现控制，因此执行速度很快。微操作控制信号由组合逻辑电路即时产生。

### 微程序控制单元的设计

#### 设计思路

- 程序:由指令序列组成
- **微程序**:**由微指令序列组成**，每一种指令对应一个微程序 `取指微程序，执行微程序`

- 指令是对程序执行步骤的描述
- **微指令**是**对指令执行步骤**的描述

- 微命令与微操作一一对应
- **微指令**中可能包含**多个微命令**

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210907213313581.png" alt="image-20210907213313581" style="zoom:80%;" />

#### 基本结构

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210907213424371.png" alt="image-20210907213424371" style="zoom:80%;" />

标志：根据指令地址码的寻址特征位判断是否要跳过间指周期

CLK：根据中断信号判断是否进入中断周期

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210907213526022.png" alt="image-20210907213526022" style="zoom:80%;" />

<font color=green>取值周期：通常是公用的，故如果某指令系统中有**n条机器指令**，则CM中**微程序段的个数至少是n+1个**</font>

一些早期的CPU、物联网设备的CPU可以不提供间接寻址和中断功能,因此**这类CPU可以不包含间址周期、中断周期的微程序段**

> Tips:物理上，取指周期、执行周期看起来像是两个微程序，但逻辑上应该把它们**看作一个整体**。因此，“==一条指令对应一个微程序==”的说法是正确的

![image-20210907214057583](C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210907214057583.png)

#### 微指令的设计

##### 微指令的格式

1.**水平型微指令**：一条微指令能定义==多个==可并行的微命令。

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210907214356726.png" alt="image-20210907214356726" style="zoom:80%;" />

- 优点:微程序短，执行速度快;
- 缺点:微指令长，编写微程序较麻烦。

2.**垂直型微指令**：一条微指令只能定义==一个==微命令，由微操作码字段规定具体功能

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210907214501959.png" alt="image-20210907214501959" style="zoom:80%;" />

- 优点:微指令短、简单、规整，便于编写微程序;
- 缺点:微程序长，执行速度慢，工作效率低。

3.**混合型微指令**：在垂直型的基础上增加一些不太复杂的并行操作。微指令较短，仍便于编写;微程序也不长，执行速度加快。

##### 微指令的编码方式

微指令的编码方式又称为微指令的控制方式，它是指如何对微指令的控制字段进行编码，以形成控制信号。编码的目标是在保证速度的情况下，尽量缩短微指令字长。

1.**直接编码（直接控制）方式**：在微指令的操作控制字段中，==每一位代表一个微操作命令==，某位为“==1==”表示该控制信号有效

- 优点:简单、直观，执行速度快，操作并行性好。
- 缺点:微指令字长过长，n个微命令就要求微指令的操作字段有n位，造成控存容量极大。

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210907214814938.png" alt="image-20210907214814938" style="zoom:80%;" />

2.**字段直接编码方式**：将微指令的控制字段分成若干“段”，每段经译码后发出控制信号

微命令字段分段的原则:

1. 互斥性微命令分在同一段内，相容性微命令分在不同段内。
2. 每个小段中包含的信息位不能太多，否则将增加译码线路的复杂性和译码时间。
3. ==**一般每个小段还要留出一个状态**==，表示本字段不发出任何微命令。因此，当某字段的长度为3位时，最多只能表示7个互斥的微命令，**==通常用000表示不操作==**。

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210907215205020.png" alt="image-20210907215205020" style="zoom:80%;" />

- 优点:可以缩短微指令字长。
- 缺点:要通过译码电路后再发出微命令，因此比直接编码方式慢。

3.字段间接编码方式：一个字段的某些微命令需由另一个字段中的某些微命令来解释,由于不是靠字段直接译码发出的微命令，故称为字段淘接编码,又称隐式编码。

- 优点:可进一步缩短微指令字长。
- 缺点:削弱了微指令的并行控制能力,故通常作为字段直接编码方式的一种辅助手段。

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210907215326999.png" alt="image-20210907215326999" style="zoom:80%;" />

##### 微指令的地址形成方式

1. 微指令的下地址字段指出
   微指令格式中设置一个下地址字段，由微指令的下地址字段直接指出后继微指令的地址，这种方式又称为==断定方式==。

2. 根据机器指令的操作码形成
   当机器指令取至指令寄存器后,微指令的地址由操作码经微地址形成部件形成。

3. 增量计数器法

   (CMAR)+1—→CMAR

4. 分支转移转移方式:指明判别条件;转移地址:指明转移成功后的去向。<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210907215604413.png" alt="image-20210907215604413" style="zoom:80%;" />

5. 通过测试网络

6. 由硬件产生微程序入口地址
   第一条微指令地址―由专门由硬件产生（用专门的硬件记录取指周期微程序首地址)

![image-20210907215859099](C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210907215859099.png)

#### 设计

设计步骤:

1. 分析每个阶段的微操作序列
2. 写出对应机器指令的微操作命令及节拍安排
3. 确定微指令格式
4. 编写微指令码点

##### 分析每个阶段的微操作序列

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210907220133098.png" alt="image-20210907220133098" style="zoom:80%;" />

##### 写出对应机器指令的微操作命令及节拍安排

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210907220056666.png" alt="image-20210907220056666" style="zoom:80%;" />

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210907220225317.png" alt="image-20210907220225317" style="zoom:80%;" />

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210907220249731.png" alt="image-20210907220249731" style="zoom:80%;" />

##### 确定微指令格式

根据微操作个数决定采用何种编码方式，以确定微指令的操作控制字段的位数。

根据CM中存储的微指令总数，确定微指令的顺序控制字段的位数。

最后按操作控制字段位数和顺序控制字段位数就可确定微指令字长。

##### 编写微指令码点

根据操作控制字段每一位代表的微操作命令，编写每一条微指令的码点。

### ==硬布线和微程序的比较==

![image-20210907220450158](C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210907220450158.png)

![image-20210907220511629](C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210907220511629.png)

## ==指令流水线==

### 概念

一条指令的执行过程可以分成**==多个==**阶段(或过程）。根据计算机的不同，具体的分法也不同。

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210907223347505.png" alt="image-20210907223347505" style="zoom:80%;" />

- 取指:根据PC内容访问主存储器，取出一条指令送到IR中。
- 分析:对指令操作码进行译码，按照给定的寻址方式和地址字段中的内容形成操作数的有效地址EA，并从有效地址EA中取出操作数。
- 执行:根据操作码字段，完成指令规定的功能，即把运算结果写到通用寄存器或主存中。

设取指、分析、执行3个阶段的时间都相等，用t表示，按以下几种执行方式分析n条指令的执行时间:

1. 顺序执行方式：总耗时$T= n×3t = 3nt$

   ![image-20210907223551086](C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210907223551086.png)

   传统冯·诺依曼机采用顺序执行方式，又称**串行执行方式**。

   优点:控制简单，硬件代价小。

   缺点:执行指令的速度较慢，在任何时刻，处理机中只有一条指令执行，各功能部件的利用率很低。

2. 一次重叠方式：$总耗时T= 3t +(n-1)×2t=(1+2n)t$

   <img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210907223854451.png" alt="image-20210907223854451" style="zoom:80%;" />

   优点:程序的执行时间缩短了1/3，各功能部件的利用率明显提高。
   缺点:需要付出硬件上较大开销的代价，控制过程也比顺序执行复杂了。

3. 二次重叠方式：总耗时$T= 3t +(n-1)×t = (2+n)t$

   <img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210907224049911.png" alt="image-20210907224049911" style="zoom:80%;" />

   与顺序执行方式相比，指令的执行时间缩短近2/3。这是一种理想的指令执行方式，在正常情况下,处理机中同时有3条指令在执行。

   ==注:也可以把每条指令的执行过程分成4个或5个阶段，分成5个阶段是比较常见的做法。==

### 流水线的表示方法

1.指令执行过程图

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210907224159128.png" alt="image-20210907224159128" style="zoom:80%;" />

==主要用于分析指令执行过程以及影响流水线的因素==

2.时空图

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210907224303381.png" alt="image-20210907224303381" style="zoom:80%;" />

==主要用于分析流水线的性能==

### 流水线的性能指标

1.吞吐率	吞吐率是指在单位时间内流水线所完成的任务数量，或是输出结果的数量。

设任务数为n;处理完成n个任务所用的时间为T~k~

则计算流水线吞吐率(TP）的最基本的公式为<font size=5>$TP=\frac{n}{T_k}$</font>

条指令的执行分为k个阶段，每个阶段耗时Δt，一般取Δt =一个时钟周期 `理想状态下一个机器周期只有一个时钟周期`

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210907224931136.png" alt="image-20210907224931136" style="zoom:80%;" />

流水线的实际吞吐率为<font size=5>$TP=\frac{n}{(k+n-1)Δt}$</font>

2.加速比 	完成同样一批任务，不使用流水线所用的时间与使用流水线所用的时间之比。

设T~0~表示不使用流水线时的执行时间，即顺序执行所用的时间;T~k~表示使用流水线时的执行时间

则计算流水线加速比(S)的基本公式为:<font size=5>$S=\frac{T_0}{T_k}$</font>

实际加速比为:<font size=5>$S=\frac{knΔt}{(k+n-1)Δt}=\frac{kn}{k+n-1}$</font>

3.效率	 流水线的设备利用率称为流水线的效率。

在时空图上，流水线的效率定义为==完成n个任务占用的时空区有效面积==与==n个任务所用的时间与k个流水段所围成的时空区总面积==之比。

n个任务占用k时空区有效面积
则流水线效率（E)的一般公式为<font size=5>$E=\frac{n个任务占用的时空区有效面积}{n个任务所用的时间与k个流水段所围成的时空区总面积}=\frac{T_0}{kT_k}$</font>

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210907225752132.png" alt="image-20210907225752132" style="zoom:80%;" />

### ==流水线的影响因素==

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210907225836278.png" alt="image-20210907225836278" style="zoom:80%;" />

IF：取指令

ID：分析指令，并将操作数从通用寄存器中取出放到A，B锁存器或者Imm立即数锁存器

EX：执行指令，结果放入锁存器中

M：访问内存

WB：将结果写回通用寄存器中

#### **1.结构冲突（资源冲突）**

由于多条指令在同一时刻争用同一资源而形成的冲突称为结构相关。

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210907230320286.png" alt="image-20210907230320286" style="zoom:80%;" />

解决办法:

1. 后一相关指令暂停一周期
2. 资源重复配置:数据存储器+指令存储器

#### ==**2.数据相关（数据冲突)**==

数据相关指在一个程序中，存在必须等前一条指令执行完才能执行后一条指令的情况，则这两条指令即为数据相关。

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210907230430207.png" alt="image-20210907230430207" style="zoom:80%;" />

解决办法:

1. 把遇到数据相关的指令及其后续指令都暂停一至几个时钟周期，直到数据相关问题消失后再继续执行。可分为硬件阻塞(stall)和软件插入“NOP”两种方法。
2. 数据旁路技术。
3. 编译优化:通过编译器调整指令顺序来解决数据相关。

#### **3.控制相关（控制冲突)**

当流水线遇到转移指令和其他改变PC值的指令而造成断流时，会引起控制相关

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210907230548755.png" alt="image-20210907230548755" style="zoom:80%;" />

解决办法:

1. 转移指令分支预测。简单预测（永远猜true或false)、动态预测（根据历史情况动态调整)
2. 预取转移成功和不成功两个控制流方向上的目标指令
3. 加快和提前形成条件码
4. 提高转移方向的猜准率

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210907230647640.png" alt="image-20210907230647640" style="zoom:80%;" />

### 流水线的分类

1. 部件功能级、处理机级和处理机间级流水线
2. 单功能流水线和多功能流水线
3. 动态流水线和静态流水线
4. 线性流水线和非线性流水线

### ==流水线的多发技术==

1. 超标量技术：每个时钟周期内**可并发多条独立指令**，要配置**多个功能部件**<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210907230903860.png" alt="image-20210907230903860" style="zoom:80%;" />

   不能调整指令的执行顺序
   通过编译优化技术，把可并行执行的指令搭配起来

2. 超流水技术：在一个时钟周期内**再分段**，在一个时钟周期内**一个功能部件使用多次**<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210907231109198.png" alt="image-20210907231109198" style="zoom:80%;" />

3. 超长指令字：由编译程序挖掘出指令间潜在的并行性,将**多条能并行操作的指令组合成一条**。具有多个操作码字段的超长指令字（可达几百位)。**采用多个处理部件**![image-20210907231224746](C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210907231224746.png)

![image-20210907231242803](C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210907231242803.png)

### ==五段式指令流水线==

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210907231353206.png" alt="image-20210907231353206" style="zoom:80%;" />

==通常，RISC处理器只有“取数LOAD”和“存数STORE”指令才能访问主存==

> R~s~指源操作数（source)
>
> R~d~指目的操作数( destination)

#### 运算类指令的执行过程

![image-20210907231503995](C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210907231503995.png)
IF:根据PC从指令Cache取指令至IF段的锁存器
ID:取出操作数至ID段锁存器
EX:运算，将结果存入EX段锁存器																																							M:空段
WB:将运算结果写回指定寄存器

#### LOAD指令的执行过程

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210907231738784.png" alt="image-20210907231738784" style="zoom:80%;" />


IF:根据PC从指令Cache取指令至IF段的锁存器
ID:将基址寄存器的值放到锁存器A,将偏移量的值放到Imm
EX:运算，得到有效地址
M:从数据Cache中取数并放入锁存器																																						WB:将取出的数写回寄存器

#### STORE指令的执行过程

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210907232004549.png" alt="image-20210907232004549" style="zoom:80%;" />


IF:根据PC从指令Cache取指令至IF段的锁存器
ID:将基址寄存器的值放到锁存器A，将偏移量的值放到Imm。将要存的数放到B																		EX:运算，得到有效地址。并将锁存器B的内容放到锁存器Store。
M:写入数据Cache
WB:空段

#### 条件转移指令的执行过程

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210907232151717.png" alt="image-20210907232151717" style="zoom:80%;" />


IF:根据PC从指令Cache取指令至IF段的锁存器
ID:进行比较的两个数放入锁存器A、B;偏移量放入Imm
EX:运算，比较两个数
==M:将目标PC值写回PC==																																												WB:空段

==转移类指令常采用相对寻址==

#### 无条件转移指令的执行过程

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20210907232403111.png" alt="image-20210907232403111" style="zoom:80%;" />


IF:根据PC从指令Cache取指令至IF段的锁存器
ID:偏移量放入Imm
EX:将目标PC值写回PC（左图没画全)																																						M:空段
WB:空段

“WrPC段”耗时比Ex段更短，可安排在EX段时间内完成。WrPC段越早完成就越能避免控制冲突。当然，也有的地方会在WB段时间内才修改PC的值

## 多处理器的基本概念

### SISD

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20211126152648967.png" alt="image-20211126152648967" style="zoom:80%;" />

特性：

* 各指令序列只能并发，不能并行，每条指令处理==一两==个数据
* ==不是==数据级并行技术

硬件组成：

* 一个处理器+一个存储器
* 若从用指令流水线，需设置多个功能部件，采用多模块交叉存储技术

### SIMD

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20211126152716678.png" alt="image-20211126152716678" style="zoom:80%;" />

特性：

* 各指令只能并发，不能并行，但每条指令可以同时处理很多个具有相同特征的数据
* 是一种数据级并行技术

硬件组成

* 一个指令控制部件（cu）+多个处理单元/执行单元（如ALU）+多个局部存储器+一个主存储器
* 每个执行单元有各自的数据寄存器、地址寄存器和局部存储器
* 不同执行单元执行同一条指令，处理不同的数据



### MISD

多条指令并⾏执⾏，处理同⼀个数据。现实中不存在这种计算机

### MIMD

#### 共享存储多处理器（多核处理器）

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20211126152736189.png" alt="image-20211126152736189" style="zoom:80%;" />

特性：

* 各指令序列并行执行，分别处理多个不同的数据
* 是一种线程级并行，甚至是线程以上并行技术
* 个处理器之间可以通过LOAD/STORE指令访问同一个主存储器，可通过主存储器互相传送数据

硬件组成：

* 一台计算机内，包含多个处理器+一个主存储器
* 多个处理器共享单一的物理地址空间

> 多核处理器
>
> * 一个CPU芯片中包含多个处理器，即多个核(core)，因此通常也称为片级多处理器(Chip-Level MultiProcessing，CMP)。意思是:一块芯片上集成了多个处理器
>
> * 所有核共享一个LLC (Last-Level Cache) ，并共享主存储器

#### 多计算机

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20211126152809298.png" alt="image-20211126152809298" style="zoom:80%;" />

特征：

* 各指令序列并行执行，分别处理多个不同的数据
* 是一种线程级并行，甚至是线程以上并行技术
* 各计算机之间，不能通过LOAD/STORE指令直接访问对方的存储器，只能通过“消息传递”相互传递数据

硬件组成：

* 由多台计算机组成，因此拥有多个处理器+多个主存储器
* 每台计算机拥有各自的私有存储器，物理地址空间相互独立

### 向量处理器

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20211126152944735.png" alt="image-20211126152944735" style="zoom:80%;" />

特征：

* 一条指令的处理对象是“向量”
* 擅长对向量型数据并行计算、浮点数计算，常被用于超级计算机中，处理科学研究中巨大运算量。

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20211126153049064.png" alt="image-20211126153049064" style="zoom:150%;" />

## 硬件多线程的基本概念

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20211126155225018.png" alt="image-20211126155225018" style="zoom:80%;" />

### 细粒度多线程

多个线程之间轮流交叉执行指令，多线程之间的指令是不相关的，可以==乱序并行执行==这种方式下，处理器能==在每个时钟周期切换线程==。例如，在时钟周期i,将线程A中的多条指令发射执行;在时钟周期i+1，将线程B中的多条指令发射执行。

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20211126155811972.png" alt="image-20211126155811972" style="zoom:80%;" />

**<font color='red'>指令级并行</font>**

### 粗粒度多线程

仅在一个线程出现了较大开销的阻塞时，才切换线程，如 Cache缺失。这种方式下，当发生流水线阻塞时，必须清除被阻塞的流水线,新线程的指令开始执行前需要重载流水线，因此，线程切换的开销比细粒度多线程更大。

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20211126155834380.png" alt="image-20211126155834380" style="zoom:80%;" />

**<font color='red'>指令级并行</font>**

### 同时多线程

同时多线程(SMT)是上述两种多线程技术的变种，它==实现指令级并行==的同时==实现线程级并行==，即，它在同一时钟周期中，发射多个不同线程中的多条指令执行。

<img src="C:\Users\LIMBO\AppData\Roaming\Typora\typora-user-images\image-20211126155908105.png" alt="image-20211126155908105" style="zoom:80%;" />

**<font color='red'>既能实现指令级并行，也能实现线程级并行</font>**
