<!DOCTYPE html><html><head><meta http-equiv="Content-Type" content="text/html; charset=utf-8" /><script type="text/javascript" src="https://file.bkxsj.com/skin/book/js/sk.js"></script><meta name="robots" content="index,follow"><title>VERILOG数字系统设计：RTL综合、测试平台与验证 第2版[PDF|Epub|txt|kindle电子书版本网盘下载]-灵感之桥</title><meta name="Keywords" content="VERILOG数字系统设计：RTL综合、测试平台与验证 第2版"/><meta name="description" content="VERILOG数字系统设计：RTL综合、测试平台与验证 第2版pdf下载文件大小为24MB,PDF页数为292页"/><meta http-equiv="X-UA-Compatible" content="IE=9; IE=8; IE=7; IE=EDGE;chrome=1"><link type="image/x-icon" rel="shortcut icon" href="https://www.shukui.net/skin/book/images/favicon.ico"><link type="text/css" rel="stylesheet" href="https://www.shukui.net/skin/book/css/style.css"><style>#main .d-main {margin-left: 0;width: 620px;}.down-btn {animation: myShake 2.5s linear .15s infinite}@keyframes myShake {0%, 66% {transform: translateZ(0)}67%, 73.6%, 83.6%, 93.6%, to {animation-timing-function: cubic-bezier(.215, .61, .355, 1);transform: translateZ(0)}80.3%, 81.4% {animation-timing-function: cubic-bezier(.755, .05, .855, .06);transform: translate3d(0, -4px, 0)}90.3% {animation-timing-function: cubic-bezier(.755, .05, .855, .06);transform: translate3d(0, -2px, 0)}97% {transform: translate3d(0, -.5px, 0)}}.copylink-btn {margin-right: 20px;}.copymd5-btn {margin-bottom: 25px;margin-left: 10px;}</style></head><body><div id="header"><div class="inner"><div class="logo"><a href="/"><img width="103" height="25" alt="灵感之桥"src="https://www.shukui.net/skin/book/images/logo.png"></a></div><div class="search"><form action="/so/search.php" target="_blank"><input type="text" autocomplete="off" id="bdcsMain" name="q" placeholder="书名 / 作者 / 出版社 / ISBN"class="inp-txt"><select class="inp-select" id="datasource" onchange="selectDatasource(this)"><option value="so">主库</option><option value="s">从库</option></select><input type="submit" value="搜索" class="inp-btn"></form></div></div></div><div id="main"><div class="d-main"><div class="tit"><h3>图书介绍</h3></div><h1 class="book-name">VERILOG数字系统设计：RTL综合、测试平台与验证 第2版PDF|Epub|txt|kindle电子书版本网盘下载</h1><div class="d-info"><div class="b-thumb"><img src="https://www.shukui.net/cover/37/31750766.jpg" alt="VERILOG数字系统设计：RTL综合、测试平台与验证 第2版"></div><div class="b-info"><ul><li>（美）ZAINALABEDIN NAVABI著 著</li><li>出版社： 北京：电子工业出版社</li><li>ISBN：7121047675</li><li>出版时间：2007</li><li>标注页数：274页</li><li>文件大小：24MB</li><li>文件页数：292页</li><li>主题词：硬件描述语言，Verilog HDL－程序设计</li></ul></div></div><div class="tit"><h3>PDF下载</h3></div><div></br><a style="color:red;" rel="external nofollow" href="https://www.kjlm.net/ebook/1497559.html"target="_blank"><b>点此进入-本书在线PDF格式电子书下载【推荐-云解压-方便快捷】直接下载PDF格式图书。移动端-PC端通用</a></b></br><a class="down-btn" rel="external nofollow" href="https://down.trackerbk.com/bt/05/31750766.torrent"target="_blank">种子下载</a>[BT下载速度快]温馨提示：（请使用BT下载软件FDM进行下载）<a rel="nofollow" href="https://www.freedownloadmanager.org/zh/" target="_blank">软件下载地址页</a><a class="down-btn" rel="external nofollow" href="https://down.p2spdb.com/05/31750766.rar" target="_blank">直链下载</a>[便捷但速度慢]&nbsp;&nbsp;<a style="color:red;" rel="external nofollow" href="https://pdfyl.ertongbook.com/34/31750766.pdf" target="_blank"><b>[在线试读本书]</b></a>&nbsp;&nbsp;<b> <a style="color:red;" rel="external nofollow" href="https://web.jyjl.org/index/recovery.html" target="_blank">[在线获取解压码]</a></b><div class="copymd5-btn"><a href="javascript:copyToClip('81885b63127b3e50649eea2436bf3330')">点击复制MD5值：81885b63127b3e50649eea2436bf3330</a></div></div><div class="tit"><h3>下载说明</h3></div><div style="margin:20px 10px"><h2>VERILOG数字系统设计：RTL综合、测试平台与验证 第2版PDF格式电子书版下载</h2>下载的文件为RAR压缩包。需要使用解压软件进行解压得到PDF格式图书。<br><br><div class="copymd5-btn"><a href="javascript:copyToClip('magnet:?xt=urn:btih:RX6G6JQ2LJW7PBBEDNUSCQM7ICDMHIWK')">点击复制85GB完整离线版磁力链接到迅雷FDM等BT下载工具进行下载</a>&nbsp;&nbsp;<a rel="nofollow" target="_blank">详情点击-查看共享计划</a></div>建议使用BT下载工具Free Download Manager进行下载,简称FDM(免费,没有广告,支持多平台）。本站资源全部打包为BT种子。所以需要使用专业的BT下载软件进行下载。如BitComet qBittorrent uTorrent等BT下载工具。迅雷目前由于本站不是热门资源。不推荐使用！后期资源热门了。安装了迅雷也可以迅雷进行下载！<br><br><b>（文件页数 要大于 标注页数，上中下等多册电子书除外）</b><br><br><p style="color:red;"> <b>注意：本站所有压缩包均有解压码：</b> <a rel="nofollow" target="_blank"><b>点击下载压缩包解压工具</b></a></p></div><div class="tit"><h3>图书目录</h3></div><div id="book-contents"><p>第1章 基于Verilog的数字系统设计自动化1</p><p>1.1　数字设计流程1</p><p>1.1.1　设计输入1</p><p>1.1.2　Verilog中的测试平台3</p><p>1.1.3　设计确认3</p><p>1.1.4　编译和综合5</p><p>1.1.5　综合后仿真6</p><p>1.1.6　时序分析6</p><p>1.1.7　生成硬件电路6</p><p>1.2　Verilog硬件描述语言7</p><p>1.2.1　Verilog的演进7</p><p>1.2.2　Verilog的属性8</p><p>1.2.3　Verilog语言9</p><p>1.3　小结9</p><p>习题9</p><p>参考文献9</p><p>第2章 Verilog的寄存器传输级设计11</p><p>2.1　寄存器传输级设计11</p><p>2.1.1　控制部分和数据部分的划分11</p><p>2.1.2　数据部分11</p><p>2.1.3　控制部分12</p><p>2.2　Verilog基础13</p><p>2.2.1　硬件模块13</p><p>2.2.2　原语例化14</p><p>2.2.3　连续赋值14</p><p>2.2.4　条件表达式14</p><p>2.2.5　过程块15</p><p>2.2.6　模块例化15</p><p>2.3　Verilog中的元件描述16</p><p>2.3.1　数据元件16</p><p>2.3.2　控制器21</p><p>2.4　测试平台24</p><p>2.4.1　一个简单的测试例子24</p><p>2.4.2　任务和函数25</p><p>2.5　小结25</p><p>习题25</p><p>参考文献25</p><p>第3章　Verilog语言的概念26</p><p>3.1　硬件描述语言的特征26</p><p>3.1.1 时序26</p><p>3.1.2　并发性27</p><p>3.1.3　时序和并发性的例子28</p><p>3.2　模块基础知识&amp;29</p><p>3.2.1　代码格式29</p><p>3.2.2　逻辑值系统29</p><p>3.2.3　网线和变量30</p><p>3.2.4　模块30</p><p>3.2.5　模块的端口30</p><p>3.2.6　命名30</p><p>3.2.7　数字31</p><p>3.2.8　数组32</p><p>3.2.9　Verilog运算符33</p><p>3.2.10　Verilog的数据类型37</p><p>3.2.11　数组标号41</p><p>3.3　Verilog仿真模型43</p><p>3.3.1　连续赋值语句43</p><p>3.3.2　过程赋值语句46</p><p>3.4　编译指令50</p><p>3.4.1　｀timescale50</p><p>3.4.2　｀default_nettype50</p><p>3.4.3　｀include50</p><p>3.4.4　｀define50</p><p>3.4.5　｀ifdef,｀else和｀endif51</p><p>3.4.6　｀unconnected_drive51</p><p>3.4.7　｀celldefine和｀endcelldefine51</p><p>3.4.8　｀resetall51</p><p>3.5　系统任务和函数51</p><p>3.5.1　显示任务51</p><p>3.5.2　文件I/O任务51</p><p>3.5.3　时间刻度任务52</p><p>3.5.4　仿真控制任务52</p><p>3.5.5　时序检查任务52</p><p>3.5.6　PLA建模任务52</p><p>3.5.7　实数转化函数53</p><p>3.5.8　其他函数和任务53</p><p>3.6　小结53</p><p>习题53</p><p>参考文献57</p><p>第4章 组合电路描述58</p><p>4.1　模块连线58</p><p>4.1.1　端口58</p><p>4.1.2　互连59</p><p>4.1.3　线网值和时序59</p><p>4.1.4　一个简单testbench60</p><p>4.2　门级逻辑61</p><p>4.2.1　门原语61</p><p>4.2.2　用户定义原语62</p><p>4.2.3　延迟格式63</p><p>4.2.4　模块参数64</p><p>4.3　层次化结构66</p><p>4.3.1　简单层次67</p><p>4.3.2　向量声明68</p><p>4.3.3　迭代结构69</p><p>4.3.4　模块路径延迟71</p><p>4.4　赋值语句中的描述表达式73</p><p>4.4.1　按位运算符&amp;73</p><p>4.4.2　并置运算符74</p><p>4.4.3 向量运算75</p><p>4.4.4　条件运算75</p><p>4.4.5　赋值中的算术表达式78</p><p>4.4.6　表达式中的函数78</p><p>4.4.7　总线结构79</p><p>4.4.8　线网声明赋值80</p><p>4.5　行为组合描述81</p><p>4.5.1　简单过程块81</p><p>4.5.2　时序控制81</p><p>4.5.3　内部指定延迟83</p><p>4.5.4　阻塞和非阻塞赋值83</p><p>4.5.5　过程if-else语句85</p><p>4.5.6　过程case语句86</p><p>4.5.7　过程for语句88</p><p>4.5.8　过程while循环89</p><p>4.5.9　多级描述89</p><p>4.6　组合综合91</p><p>4.6.1 门级综合91</p><p>4.6.2　连续赋值综合92</p><p>4.6.3　行为综合93</p><p>4.6.4　混合综合95</p><p>4.7　小结95</p><p>习题95</p><p>参考文献96</p><p>第5章 时序电路描述97</p><p>5.1　时序模型97</p><p>5.1.1　反馈模型97</p><p>5.1.2　电容模型97</p><p>5.1.3　隐含模型98</p><p>5.2　基本存储器元件98</p><p>5.2.1 门级原语98</p><p>5.2.2　用户定义时序原语100</p><p>5.2.3　使用赋值的存储器单元101</p><p>5.2.4　行为存储器单元102</p><p>5.2.5　触发器时序107</p><p>5.2.6　存储器向量和数组110</p><p>5.3　功能寄存器114</p><p>5.3.1　移位寄存器114</p><p>5.3.2　计数器117</p><p>5.3.3　LFSR和MISR119</p><p>5.3.4　堆栈和队列121</p><p>5.4　状态机编码125</p><p>5.4.1　Moore状态机125</p><p>5.4.2　Mealy状态机127</p><p>5.4.3　Huffman编码风格130</p><p>5.4.4　多模块化描述风格132</p><p>5.4.5　基于ROM的控制器132</p><p>5.5　时序综合134</p><p>5.5.1　锁存器模型135</p><p>5.5.2　触发器模型135</p><p>5.5.3　存储器初始化136</p><p>5.5.4　通用时序电路综合137</p><p>5.6　小结137</p><p>习题137</p><p>参考文献139</p><p>第6章 设计的测试与验证140</p><p>6.1　测试平台140</p><p>6.1.1　组合电路测试140</p><p>6.1.2　时序电路测试141</p><p>6.2　测试平台技术143</p><p>6.2.1　测试数据144</p><p>6.2.2　对仿真的控制144</p><p>6.2.3　设置数据限制144</p><p>6.2.4　采用同步数据146</p><p>6.2.5　输出结果的同步显示146</p><p>6.2.6　交互式测试平台147</p><p>6.2.7　随机的时间间隔149</p><p>6.2.8　数据缓存的应用151</p><p>6.3　设计的验证151</p><p>6.4　断言验证152</p><p>6.4.1　断言验证的优点152</p><p>6.4.2　开放式验证库153</p><p>6.4.3　断言监视器的应用153</p><p>6.4.4　断言的模板159</p><p>6.5　基于文本的测试平台161</p><p>6.6　小结161</p><p>习题162</p><p>参考文献162</p><p>第7章 详细建模163</p><p>7.1　开关级建模163</p><p>7.1.1　开关级原语163</p><p>7.1.2　基本开关164</p><p>7.1.3 CMOS门165</p><p>7.1.4　传输门逻辑168</p><p>7.1.5　开关级存储器单元172</p><p>7.2　强度建模177</p><p>7.2.1　强度值177</p><p>7.2.2　决策使用的强度178</p><p>7.2.3　强度衰减181</p><p>7.3　小结183</p><p>习题183</p><p>参考文献184</p><p>第8章 RTL设计与测试185</p><p>8.1　时序乘法器185</p><p>8.1.1　移位相加实现乘法的过程185</p><p>8.1.2　时序乘法器的设计187</p><p>8.1.3　乘法器的测试191</p><p>8.2　冯·诺伊曼处理器模型194</p><p>8.2.1　处理器与存储器模型194</p><p>8.2.2　处理器模型的详细介绍195</p><p>8.2.3　加法处理器的设计196</p><p>8.2.4　数据通路的设计196</p><p>8.2.5　控制部分的设计197</p><p>8.2.6　AddingCPU的Verilog描述197</p><p>8.2.7　加法处理器的测试201</p><p>8.3　CPU的设计与测试205</p><p>8.3.1　处理器功能的详细介绍206</p><p>8.3.2　SAYEH的数据通路207</p><p>8.3.3　SAYEH的Verilog描述209</p><p>8.3.4　SAYEH顶层的测试平台219</p><p>8.3.5　测试排序程序223</p><p>8.3.6　SAYEH的硬件实现224</p><p>8.4　小结224</p><p>习题224</p><p>参考文献225</p><p>附录A 关键字列表226</p><p>附录B 常用的系统任务和函数227</p><p>附录C 编译指令234</p><p>附录D Verilog的正式语法定义235</p><p>附录E　Verilog断言监视器258</p><p></p></div></div><div class="d-rt"><h3>热门推荐</h3><ul><li><a href="/book/3546590.html">3546590.html</a></li><li><a href="/book/35947.html">35947.html</a></li><li><a href="/book/251315.html">251315.html</a></li><li><a href="/book/2946505.html">2946505.html</a></li><li><a href="/book/2502942.html">2502942.html</a></li><li><a href="/book/2526399.html">2526399.html</a></li><li><a href="/book/59485.html">59485.html</a></li><li><a href="/book/3478203.html">3478203.html</a></li><li><a href="/book/2653236.html">2653236.html</a></li><li><a href="/book/264624.html">264624.html</a></li></ul></div></div><div id="footer"><p>Copyright&nbsp;&copy;&nbsp;2025&nbsp;&nbsp;<a href="/list/">最新更新</a></p><p>请使用FDM BitComet qBittorrent uTorrent等BT下载工具，下载本站电子书资源！首推Free Download Manager下载软件。文件页数>标注页数[分册图书除外]</p></div></body></html>