# Verilog-STD
Fases do projeto de um processador simplificado usando a linguagem de descrição de hardware Verilog
