module exp4_2(clk,in_d,en,out_d,clr);
	input clk;
	input in_d;
	input en;
	input clr;
	output reg out_d;
endmodule
