`timescale 1ps / 1ps

// Generated by Cadence Genus(TM) Synthesis Solution 19.16-s111_1
// Generated on: May 24 2023 19:41:51 CST (May 24 2023 11:41:51 UTC)

module dut_Add_7Ux3U_8U_1(in2, in1, out1);
  input [6:0] in2;
  input [2:0] in1;
  output [7:0] out1;
  wire [6:0] in2;
  wire [2:0] in1;
  wire [7:0] out1;
  wire add_23_2_n_1, add_23_2_n_4, add_23_2_n_5, add_23_2_n_6,
       add_23_2_n_7, add_23_2_n_8, add_23_2_n_9, add_23_2_n_10;
  wire add_23_2_n_11, add_23_2_n_12, add_23_2_n_13, add_23_2_n_14,
       add_23_2_n_15, add_23_2_n_16, add_23_2_n_17, add_23_2_n_18;
  wire add_23_2_n_19, add_23_2_n_21, add_23_2_n_22, add_23_2_n_23,
       add_23_2_n_24, add_23_2_n_26, add_23_2_n_27, n_42;
  wire n_43;
  MXI2XL add_23_2_g129(.A (add_23_2_n_4), .B (in2[5]), .S0
       (add_23_2_n_26), .Y (out1[5]));
  MXI2XL add_23_2_g130(.A (add_23_2_n_6), .B (in2[6]), .S0
       (add_23_2_n_27), .Y (out1[6]));
  MXI2XL add_23_2_g131(.A (add_23_2_n_5), .B (in2[4]), .S0
       (add_23_2_n_22), .Y (out1[4]));
  MXI2XL add_23_2_g132(.A (add_23_2_n_7), .B (in2[3]), .S0
       (add_23_2_n_24), .Y (out1[3]));
  NOR2X1 add_23_2_g133(.A (add_23_2_n_13), .B (add_23_2_n_23), .Y
       (add_23_2_n_27));
  NOR2X1 add_23_2_g134(.A (add_23_2_n_5), .B (add_23_2_n_23), .Y
       (add_23_2_n_26));
  NOR2X1 add_23_2_g135(.A (add_23_2_n_18), .B (add_23_2_n_23), .Y
       (out1[7]));
  OAI21X1 add_23_2_g136(.A0 (add_23_2_n_12), .A1 (n_43), .B0
       (add_23_2_n_9), .Y (add_23_2_n_24));
  CLKINVX2 add_23_2_g137(.A (add_23_2_n_22), .Y (add_23_2_n_23));
  NAND2X2 add_23_2_g138(.A (add_23_2_n_17), .B (add_23_2_n_21), .Y
       (add_23_2_n_22));
  NAND2X2 add_23_2_g140(.A (add_23_2_n_15), .B (add_23_2_n_19), .Y
       (add_23_2_n_21));
  OAI21X4 add_23_2_g142(.A0 (add_23_2_n_8), .A1 (add_23_2_n_10), .B0
       (add_23_2_n_14), .Y (add_23_2_n_19));
  OR2XL add_23_2_g145(.A (add_23_2_n_6), .B (add_23_2_n_13), .Y
       (add_23_2_n_18));
  OR2XL add_23_2_g146(.A (add_23_2_n_7), .B (add_23_2_n_9), .Y
       (add_23_2_n_17));
  NAND2X1 add_23_2_g149(.A (add_23_2_n_9), .B (add_23_2_n_11), .Y
       (add_23_2_n_16));
  NOR2X1 add_23_2_g150(.A (add_23_2_n_7), .B (add_23_2_n_12), .Y
       (add_23_2_n_15));
  NAND2X2 add_23_2_g153(.A (in2[1]), .B (in1[1]), .Y (add_23_2_n_14));
  NAND2X1 add_23_2_g154(.A (in2[5]), .B (in2[4]), .Y (add_23_2_n_13));
  INVX1 add_23_2_g155(.A (add_23_2_n_12), .Y (add_23_2_n_11));
  NOR2X4 add_23_2_g156(.A (in2[2]), .B (in1[2]), .Y (add_23_2_n_12));
  NOR2X4 add_23_2_g157(.A (in2[1]), .B (in1[1]), .Y (add_23_2_n_10));
  NAND2X2 add_23_2_g158(.A (in2[2]), .B (in1[2]), .Y (add_23_2_n_9));
  NAND2X8 add_23_2_g159(.A (in2[0]), .B (in1[0]), .Y (add_23_2_n_8));
  INVX1 add_23_2_g161(.A (in2[3]), .Y (add_23_2_n_7));
  INVX1 add_23_2_g162(.A (in2[6]), .Y (add_23_2_n_6));
  INVX1 add_23_2_g163(.A (in2[4]), .Y (add_23_2_n_5));
  INVXL add_23_2_g164(.A (in2[5]), .Y (add_23_2_n_4));
  XNOR2X1 add_23_2_g2(.A (add_23_2_n_8), .B (add_23_2_n_1), .Y
       (out1[1]));
  XNOR2X1 add_23_2_g165(.A (add_23_2_n_16), .B (n_42), .Y (out1[2]));
  NOR2BX1 add_23_2_g166(.AN (add_23_2_n_14), .B (add_23_2_n_10), .Y
       (add_23_2_n_1));
  XOR2XL add_23_2_g167(.A (in2[0]), .B (in1[0]), .Y (out1[0]));
  INVXL fopt(.A (n_43), .Y (n_42));
  CLKINVX1 fopt168(.A (add_23_2_n_19), .Y (n_43));
endmodule


