<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0">
    <tool name="Splitter">
      <a name="facing" val="north"/>
    </tool>
    <tool name="Pin">
      <a name="facing" val="north"/>
    </tool>
    <tool name="Probe">
      <a name="facing" val="north"/>
    </tool>
    <tool name="Tunnel">
      <a name="label" val="Equal"/>
    </tool>
    <tool name="Pull Resistor">
      <a name="facing" val="north"/>
    </tool>
    <tool name="Clock">
      <a name="facing" val="north"/>
    </tool>
    <tool name="Constant">
      <a name="facing" val="north"/>
      <a name="value" val="0x0"/>
    </tool>
  </lib>
  <lib desc="#Gates" name="1">
    <tool name="NOT Gate">
      <a name="width" val="32"/>
    </tool>
    <tool name="Buffer">
      <a name="width" val="3"/>
    </tool>
    <tool name="AND Gate">
      <a name="inputs" val="2"/>
    </tool>
    <tool name="OR Gate">
      <a name="inputs" val="2"/>
    </tool>
    <tool name="NOR Gate">
      <a name="inputs" val="2"/>
    </tool>
    <tool name="XOR Gate">
      <a name="inputs" val="2"/>
    </tool>
    <tool name="Odd Parity">
      <a name="facing" val="south"/>
      <a name="inputs" val="3"/>
    </tool>
  </lib>
  <lib desc="#Plexers" name="2">
    <tool name="Multiplexer">
      <a name="width" val="32"/>
    </tool>
    <tool name="Demultiplexer">
      <a name="width" val="32"/>
    </tool>
  </lib>
  <lib desc="#Arithmetic" name="3">
    <tool name="Subtractor">
      <a name="width" val="1"/>
    </tool>
    <tool name="Multiplier">
      <a name="width" val="32"/>
    </tool>
    <tool name="Divider">
      <a name="width" val="16"/>
    </tool>
    <tool name="Negator">
      <a name="width" val="1"/>
    </tool>
    <tool name="Comparator">
      <a name="width" val="16"/>
    </tool>
    <tool name="Shifter">
      <a name="width" val="32"/>
    </tool>
  </lib>
  <lib desc="#Memory" name="4">
    <tool name="Register">
      <a name="width" val="16"/>
    </tool>
    <tool name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <tool name="Text">
      <a name="text" val="等差数列各项"/>
    </tool>
  </lib>
  <lib desc="file#CPU 流水线数据重定向 - 副本.circ" name="7"/>
  <lib desc="file#MIPS CPU_pipelined_redirection2 - 副本.circ" name="8"/>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(370,290)" to="(430,290)"/>
    <wire from="(370,350)" to="(430,350)"/>
    <wire from="(610,300)" to="(610,310)"/>
    <wire from="(350,170)" to="(350,310)"/>
    <wire from="(260,310)" to="(310,310)"/>
    <wire from="(320,320)" to="(320,650)"/>
    <wire from="(530,530)" to="(570,530)"/>
    <wire from="(370,290)" to="(370,310)"/>
    <wire from="(610,520)" to="(650,520)"/>
    <wire from="(810,310)" to="(810,660)"/>
    <wire from="(580,660)" to="(810,660)"/>
    <wire from="(550,480)" to="(550,510)"/>
    <wire from="(610,330)" to="(610,360)"/>
    <wire from="(760,330)" to="(760,480)"/>
    <wire from="(320,650)" to="(550,650)"/>
    <wire from="(460,310)" to="(550,310)"/>
    <wire from="(550,310)" to="(550,480)"/>
    <wire from="(550,510)" to="(570,510)"/>
    <wire from="(610,310)" to="(630,310)"/>
    <wire from="(610,330)" to="(630,330)"/>
    <wire from="(670,330)" to="(690,330)"/>
    <wire from="(670,310)" to="(690,310)"/>
    <wire from="(550,480)" to="(760,480)"/>
    <wire from="(370,150)" to="(400,150)"/>
    <wire from="(730,320)" to="(750,320)"/>
    <wire from="(730,300)" to="(750,300)"/>
    <wire from="(530,370)" to="(530,530)"/>
    <wire from="(330,310)" to="(350,310)"/>
    <wire from="(350,310)" to="(370,310)"/>
    <wire from="(780,310)" to="(810,310)"/>
    <wire from="(370,310)" to="(370,350)"/>
    <wire from="(460,300)" to="(610,300)"/>
    <wire from="(460,360)" to="(610,360)"/>
    <wire from="(650,520)" to="(650,640)"/>
    <wire from="(580,640)" to="(650,640)"/>
    <wire from="(610,360)" to="(610,420)"/>
    <wire from="(610,250)" to="(610,300)"/>
    <wire from="(460,370)" to="(530,370)"/>
    <comp lib="1" loc="(330,310)" name="Controlled Buffer"/>
    <comp lib="0" loc="(260,310)" name="Clock"/>
    <comp lib="4" loc="(370,150)" name="Counter">
      <a name="width" val="16"/>
      <a name="max" val="0xffff"/>
    </comp>
    <comp lib="3" loc="(670,320)" name="Comparator">
      <a name="width" val="32"/>
      <a name="mode" val="unsigned"/>
    </comp>
    <comp lib="3" loc="(610,520)" name="Comparator">
      <a name="width" val="1"/>
    </comp>
    <comp lib="0" loc="(610,250)" name="Probe">
      <a name="facing" val="south"/>
      <a name="radix" val="16"/>
    </comp>
    <comp lib="7" loc="(430,280)" name="CPU"/>
    <comp lib="0" loc="(400,150)" name="Probe">
      <a name="facing" val="west"/>
      <a name="radix" val="10unsigned"/>
    </comp>
    <comp lib="0" loc="(730,300)" name="Constant"/>
    <comp lib="0" loc="(610,420)" name="Probe">
      <a name="facing" val="north"/>
      <a name="radix" val="16"/>
    </comp>
    <comp lib="8" loc="(460,350)" name="main"/>
    <comp lib="1" loc="(730,320)" name="NOR Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <comp lib="2" loc="(780,310)" name="Multiplexer"/>
    <comp lib="1" loc="(550,650)" name="AND Gate">
      <a name="facing" val="west"/>
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
  </circuit>
</project>
