Timing Analyzer report for drawbridge
Sat Jul  2 16:19:10 2022
Quartus Prime Version 21.1.0 Build 842 10/21/2021 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'i_clk'
 13. Slow 1200mV 85C Model Hold: 'i_clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'i_clk'
 22. Slow 1200mV 0C Model Hold: 'i_clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'i_clk'
 30. Fast 1200mV 0C Model Hold: 'i_clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2021  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 21.1.0 Build 842 10/21/2021 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; drawbridge                                          ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C6                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.02        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;   0.5%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; i_clk      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 125.34 MHz ; 125.34 MHz      ; i_clk      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; i_clk ; -6.978 ; -222.925           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; i_clk ; 0.699 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; i_clk ; -3.000 ; -42.000                          ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i_clk'                                                                                           ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -6.978 ; countTrue:ct|count[1]  ; countTrue:ct|count[30] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 8.284      ;
; -6.972 ; countTrue:ct|count[1]  ; countTrue:ct|count[31] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 8.278      ;
; -6.862 ; countTrue:ct|count[1]  ; countTrue:ct|count[28] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 8.168      ;
; -6.859 ; countTrue:ct|count[2]  ; countTrue:ct|count[30] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 8.165      ;
; -6.856 ; countTrue:ct|count[1]  ; countTrue:ct|count[29] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 8.162      ;
; -6.853 ; countTrue:ct|count[2]  ; countTrue:ct|count[31] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 8.159      ;
; -6.843 ; countTrue:ct|count[3]  ; countTrue:ct|count[30] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 8.149      ;
; -6.839 ; countTrue:ct|count[0]  ; countTrue:ct|count[30] ; i_clk        ; i_clk       ; 1.000        ; 0.310      ; 8.144      ;
; -6.837 ; countTrue:ct|count[3]  ; countTrue:ct|count[31] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 8.143      ;
; -6.833 ; countTrue:ct|count[0]  ; countTrue:ct|count[31] ; i_clk        ; i_clk       ; 1.000        ; 0.310      ; 8.138      ;
; -6.751 ; countTrue:ct|count[5]  ; countTrue:ct|count[30] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 8.057      ;
; -6.746 ; countTrue:ct|count[1]  ; countTrue:ct|count[26] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 8.052      ;
; -6.745 ; countTrue:ct|count[5]  ; countTrue:ct|count[31] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 8.051      ;
; -6.743 ; countTrue:ct|count[2]  ; countTrue:ct|count[28] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 8.049      ;
; -6.740 ; countTrue:ct|count[1]  ; countTrue:ct|count[27] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 8.046      ;
; -6.739 ; countTrue:ct|count[4]  ; countTrue:ct|count[30] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 8.045      ;
; -6.737 ; countTrue:ct|count[2]  ; countTrue:ct|count[29] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 8.043      ;
; -6.733 ; countTrue:ct|count[4]  ; countTrue:ct|count[31] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 8.039      ;
; -6.727 ; countTrue:ct|count[3]  ; countTrue:ct|count[28] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 8.033      ;
; -6.723 ; countTrue:ct|count[0]  ; countTrue:ct|count[28] ; i_clk        ; i_clk       ; 1.000        ; 0.310      ; 8.028      ;
; -6.721 ; countTrue:ct|count[3]  ; countTrue:ct|count[29] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 8.027      ;
; -6.717 ; countTrue:ct|count[0]  ; countTrue:ct|count[29] ; i_clk        ; i_clk       ; 1.000        ; 0.310      ; 8.022      ;
; -6.665 ; countTrue:ct|count[6]  ; countTrue:ct|count[30] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 7.971      ;
; -6.659 ; countTrue:ct|count[6]  ; countTrue:ct|count[31] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 7.965      ;
; -6.635 ; countTrue:ct|count[5]  ; countTrue:ct|count[28] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 7.941      ;
; -6.630 ; countTrue:ct|count[1]  ; countTrue:ct|count[24] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 7.936      ;
; -6.629 ; countTrue:ct|count[5]  ; countTrue:ct|count[29] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 7.935      ;
; -6.627 ; countTrue:ct|count[2]  ; countTrue:ct|count[26] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 7.933      ;
; -6.624 ; countTrue:ct|count[1]  ; countTrue:ct|count[25] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 7.930      ;
; -6.623 ; countTrue:ct|count[4]  ; countTrue:ct|count[28] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 7.929      ;
; -6.621 ; countTrue:ct|count[2]  ; countTrue:ct|count[27] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 7.927      ;
; -6.617 ; countTrue:ct|count[4]  ; countTrue:ct|count[29] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 7.923      ;
; -6.611 ; countTrue:ct|count[3]  ; countTrue:ct|count[26] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 7.917      ;
; -6.607 ; countTrue:ct|count[0]  ; countTrue:ct|count[26] ; i_clk        ; i_clk       ; 1.000        ; 0.310      ; 7.912      ;
; -6.605 ; countTrue:ct|count[3]  ; countTrue:ct|count[27] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 7.911      ;
; -6.601 ; countTrue:ct|count[0]  ; countTrue:ct|count[27] ; i_clk        ; i_clk       ; 1.000        ; 0.310      ; 7.906      ;
; -6.570 ; countTrue:ct|count[7]  ; countTrue:ct|count[30] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 7.876      ;
; -6.564 ; countTrue:ct|count[7]  ; countTrue:ct|count[31] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 7.870      ;
; -6.549 ; countTrue:ct|count[6]  ; countTrue:ct|count[28] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 7.855      ;
; -6.543 ; countTrue:ct|count[6]  ; countTrue:ct|count[29] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 7.849      ;
; -6.519 ; countTrue:ct|count[5]  ; countTrue:ct|count[26] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 7.825      ;
; -6.514 ; countTrue:ct|count[1]  ; countTrue:ct|count[22] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 7.820      ;
; -6.513 ; countTrue:ct|count[5]  ; countTrue:ct|count[27] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 7.819      ;
; -6.511 ; countTrue:ct|count[2]  ; countTrue:ct|count[24] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 7.817      ;
; -6.508 ; countTrue:ct|count[1]  ; countTrue:ct|count[23] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 7.814      ;
; -6.507 ; countTrue:ct|count[4]  ; countTrue:ct|count[26] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 7.813      ;
; -6.505 ; countTrue:ct|count[2]  ; countTrue:ct|count[25] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 7.811      ;
; -6.501 ; countTrue:ct|count[4]  ; countTrue:ct|count[27] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 7.807      ;
; -6.495 ; countTrue:ct|count[3]  ; countTrue:ct|count[24] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 7.801      ;
; -6.491 ; countTrue:ct|count[0]  ; countTrue:ct|count[24] ; i_clk        ; i_clk       ; 1.000        ; 0.310      ; 7.796      ;
; -6.489 ; countTrue:ct|count[3]  ; countTrue:ct|count[25] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 7.795      ;
; -6.485 ; countTrue:ct|count[0]  ; countTrue:ct|count[25] ; i_clk        ; i_clk       ; 1.000        ; 0.310      ; 7.790      ;
; -6.472 ; countTrue:ct|count[8]  ; countTrue:ct|count[30] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 7.778      ;
; -6.466 ; countTrue:ct|count[8]  ; countTrue:ct|count[31] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 7.772      ;
; -6.454 ; countTrue:ct|count[7]  ; countTrue:ct|count[28] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 7.760      ;
; -6.450 ; countTrue:ct|count[9]  ; countTrue:ct|count[30] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 7.756      ;
; -6.448 ; countTrue:ct|count[7]  ; countTrue:ct|count[29] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 7.754      ;
; -6.444 ; countTrue:ct|count[9]  ; countTrue:ct|count[31] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 7.750      ;
; -6.433 ; countTrue:ct|count[6]  ; countTrue:ct|count[26] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 7.739      ;
; -6.427 ; countTrue:ct|count[6]  ; countTrue:ct|count[27] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 7.733      ;
; -6.424 ; countTrue:ct|count[1]  ; countTrue:ct|count[14] ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 7.356      ;
; -6.403 ; countTrue:ct|count[5]  ; countTrue:ct|count[24] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 7.709      ;
; -6.398 ; countTrue:ct|count[1]  ; countTrue:ct|count[20] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 7.704      ;
; -6.397 ; countTrue:ct|count[5]  ; countTrue:ct|count[25] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 7.703      ;
; -6.395 ; countTrue:ct|count[2]  ; countTrue:ct|count[22] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 7.701      ;
; -6.392 ; countTrue:ct|count[1]  ; countTrue:ct|count[21] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 7.698      ;
; -6.391 ; countTrue:ct|count[4]  ; countTrue:ct|count[24] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 7.697      ;
; -6.389 ; countTrue:ct|count[2]  ; countTrue:ct|count[23] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 7.695      ;
; -6.386 ; countTrue:ct|count[10] ; countTrue:ct|count[30] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 7.692      ;
; -6.385 ; countTrue:ct|count[4]  ; countTrue:ct|count[25] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 7.691      ;
; -6.380 ; countTrue:ct|count[10] ; countTrue:ct|count[31] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 7.686      ;
; -6.379 ; countTrue:ct|count[3]  ; countTrue:ct|count[22] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 7.685      ;
; -6.375 ; countTrue:ct|count[0]  ; countTrue:ct|count[22] ; i_clk        ; i_clk       ; 1.000        ; 0.310      ; 7.680      ;
; -6.373 ; countTrue:ct|count[3]  ; countTrue:ct|count[23] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 7.679      ;
; -6.369 ; countTrue:ct|count[0]  ; countTrue:ct|count[23] ; i_clk        ; i_clk       ; 1.000        ; 0.310      ; 7.674      ;
; -6.356 ; countTrue:ct|count[8]  ; countTrue:ct|count[28] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 7.662      ;
; -6.350 ; countTrue:ct|count[8]  ; countTrue:ct|count[29] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 7.656      ;
; -6.338 ; countTrue:ct|count[7]  ; countTrue:ct|count[26] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 7.644      ;
; -6.334 ; countTrue:ct|count[9]  ; countTrue:ct|count[28] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 7.640      ;
; -6.333 ; countTrue:ct|count[11] ; countTrue:ct|count[30] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 7.639      ;
; -6.332 ; countTrue:ct|count[7]  ; countTrue:ct|count[27] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 7.638      ;
; -6.328 ; countTrue:ct|count[9]  ; countTrue:ct|count[29] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 7.634      ;
; -6.327 ; countTrue:ct|count[11] ; countTrue:ct|count[31] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 7.633      ;
; -6.317 ; countTrue:ct|count[6]  ; countTrue:ct|count[24] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 7.623      ;
; -6.311 ; countTrue:ct|count[6]  ; countTrue:ct|count[25] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 7.617      ;
; -6.308 ; countTrue:ct|count[1]  ; countTrue:ct|count[12] ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 7.240      ;
; -6.305 ; countTrue:ct|count[2]  ; countTrue:ct|count[14] ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 7.237      ;
; -6.302 ; countTrue:ct|count[1]  ; countTrue:ct|count[13] ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 7.234      ;
; -6.289 ; countTrue:ct|count[3]  ; countTrue:ct|count[14] ; i_clk        ; i_clk       ; 1.000        ; -0.063     ; 7.221      ;
; -6.287 ; countTrue:ct|count[5]  ; countTrue:ct|count[22] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 7.593      ;
; -6.285 ; countTrue:ct|count[0]  ; countTrue:ct|count[14] ; i_clk        ; i_clk       ; 1.000        ; -0.064     ; 7.216      ;
; -6.282 ; countTrue:ct|count[1]  ; countTrue:ct|count[18] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 7.588      ;
; -6.281 ; countTrue:ct|count[5]  ; countTrue:ct|count[23] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 7.587      ;
; -6.279 ; countTrue:ct|count[2]  ; countTrue:ct|count[20] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 7.585      ;
; -6.276 ; countTrue:ct|count[1]  ; countTrue:ct|count[19] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 7.582      ;
; -6.275 ; countTrue:ct|count[4]  ; countTrue:ct|count[22] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 7.581      ;
; -6.274 ; countTrue:ct|count[15] ; countTrue:ct|count[30] ; i_clk        ; i_clk       ; 1.000        ; -0.053     ; 7.216      ;
; -6.273 ; countTrue:ct|count[2]  ; countTrue:ct|count[21] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 7.579      ;
; -6.270 ; countTrue:ct|count[12] ; countTrue:ct|count[30] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 7.576      ;
; -6.270 ; countTrue:ct|count[10] ; countTrue:ct|count[28] ; i_clk        ; i_clk       ; 1.000        ; 0.311      ; 7.576      ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i_clk'                                                                                               ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.699 ; EstadoAtual.Alert        ; EstadoAtual.Boat_h       ; i_clk        ; i_clk       ; 0.000        ; 0.063      ; 0.919      ;
; 0.991 ; EstadoAtual.Empty_Bridge ; EstadoAtual.Boat_h       ; i_clk        ; i_clk       ; 0.000        ; 0.063      ; 1.211      ;
; 1.004 ; EstadoAtual.Cars         ; EstadoAtual.Boat_h       ; i_clk        ; i_clk       ; 0.000        ; 0.063      ; 1.224      ;
; 1.139 ; EstadoAtual.Empty_Bridge ; EstadoAtual.Boat_ch      ; i_clk        ; i_clk       ; 0.000        ; 0.063      ; 1.359      ;
; 1.150 ; countTrue:ct|count[31]   ; countTrue:ct|count[31]   ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 1.386      ;
; 1.176 ; EstadoAtual.Boat_c_Cars  ; EstadoAtual.Empty_Bridge ; i_clk        ; i_clk       ; 0.000        ; 0.063      ; 1.396      ;
; 1.180 ; EstadoAtual.Cars         ; EstadoAtual.Boat_ch      ; i_clk        ; i_clk       ; 0.000        ; 0.063      ; 1.400      ;
; 1.315 ; countTrue:ct|count[25]   ; countTrue:ct|count[25]   ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 1.551      ;
; 1.316 ; countTrue:ct|count[24]   ; countTrue:ct|count[24]   ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 1.552      ;
; 1.318 ; countTrue:ct|count[14]   ; countTrue:ct|count[15]   ; i_clk        ; i_clk       ; 0.000        ; 0.427      ; 1.902      ;
; 1.329 ; countTrue:ct|count[30]   ; countTrue:ct|count[30]   ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 1.565      ;
; 1.330 ; countTrue:ct|count[27]   ; countTrue:ct|count[27]   ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 1.566      ;
; 1.332 ; countTrue:ct|count[18]   ; countTrue:ct|count[18]   ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 1.568      ;
; 1.340 ; countTrue:ct|count[4]    ; countTrue:ct|count[4]    ; i_clk        ; i_clk       ; 0.000        ; 0.063      ; 1.560      ;
; 1.341 ; countTrue:ct|count[17]   ; countTrue:ct|count[17]   ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 1.577      ;
; 1.343 ; countTrue:ct|count[15]   ; countTrue:ct|count[15]   ; i_clk        ; i_clk       ; 0.000        ; 0.078      ; 1.578      ;
; 1.356 ; countTrue:ct|count[10]   ; countTrue:ct|count[10]   ; i_clk        ; i_clk       ; 0.000        ; 0.063      ; 1.576      ;
; 1.362 ; countTrue:ct|count[5]    ; countTrue:ct|count[5]    ; i_clk        ; i_clk       ; 0.000        ; 0.063      ; 1.582      ;
; 1.364 ; countTrue:ct|count[29]   ; countTrue:ct|count[29]   ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 1.600      ;
; 1.365 ; countTrue:ct|count[7]    ; countTrue:ct|count[7]    ; i_clk        ; i_clk       ; 0.000        ; 0.063      ; 1.585      ;
; 1.368 ; countTrue:ct|count[14]   ; countTrue:ct|count[17]   ; i_clk        ; i_clk       ; 0.000        ; 0.453      ; 1.978      ;
; 1.382 ; countTrue:ct|count[6]    ; countTrue:ct|count[6]    ; i_clk        ; i_clk       ; 0.000        ; 0.063      ; 1.602      ;
; 1.404 ; countTrue:ct|count[14]   ; countTrue:ct|count[18]   ; i_clk        ; i_clk       ; 0.000        ; 0.453      ; 2.014      ;
; 1.413 ; countTrue:ct|count[13]   ; countTrue:ct|count[15]   ; i_clk        ; i_clk       ; 0.000        ; 0.427      ; 1.997      ;
; 1.430 ; EstadoAtual.Boat_c_Cars  ; EstadoAtual.Boat_ch      ; i_clk        ; i_clk       ; 0.000        ; 0.063      ; 1.650      ;
; 1.432 ; countTrue:ct|count[12]   ; countTrue:ct|count[15]   ; i_clk        ; i_clk       ; 0.000        ; 0.427      ; 2.016      ;
; 1.459 ; countTrue:ct|count[14]   ; countTrue:ct|count[16]   ; i_clk        ; i_clk       ; 0.000        ; 0.453      ; 2.069      ;
; 1.463 ; countTrue:ct|count[13]   ; countTrue:ct|count[17]   ; i_clk        ; i_clk       ; 0.000        ; 0.453      ; 2.073      ;
; 1.481 ; countTrue:ct|count[10]   ; countTrue:ct|count[16]   ; i_clk        ; i_clk       ; 0.000        ; 0.453      ; 2.091      ;
; 1.482 ; countTrue:ct|count[12]   ; countTrue:ct|count[17]   ; i_clk        ; i_clk       ; 0.000        ; 0.453      ; 2.092      ;
; 1.484 ; countTrue:ct|count[3]    ; countTrue:ct|count[3]    ; i_clk        ; i_clk       ; 0.000        ; 0.063      ; 1.704      ;
; 1.494 ; countTrue:ct|count[11]   ; countTrue:ct|count[15]   ; i_clk        ; i_clk       ; 0.000        ; 0.427      ; 2.078      ;
; 1.495 ; countTrue:ct|count[8]    ; countTrue:ct|count[8]    ; i_clk        ; i_clk       ; 0.000        ; 0.063      ; 1.715      ;
; 1.497 ; countTrue:ct|count[11]   ; countTrue:ct|count[11]   ; i_clk        ; i_clk       ; 0.000        ; 0.063      ; 1.717      ;
; 1.503 ; countTrue:ct|count[9]    ; countTrue:ct|count[9]    ; i_clk        ; i_clk       ; 0.000        ; 0.063      ; 1.723      ;
; 1.503 ; countTrue:ct|count[13]   ; countTrue:ct|count[18]   ; i_clk        ; i_clk       ; 0.000        ; 0.453      ; 2.113      ;
; 1.505 ; countTrue:ct|count[10]   ; countTrue:ct|count[15]   ; i_clk        ; i_clk       ; 0.000        ; 0.427      ; 2.089      ;
; 1.512 ; countTrue:ct|count[22]   ; countTrue:ct|count[22]   ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 1.748      ;
; 1.517 ; countTrue:ct|count[2]    ; countTrue:ct|count[2]    ; i_clk        ; i_clk       ; 0.000        ; 0.063      ; 1.737      ;
; 1.518 ; countTrue:ct|count[12]   ; countTrue:ct|count[18]   ; i_clk        ; i_clk       ; 0.000        ; 0.453      ; 2.128      ;
; 1.522 ; countTrue:ct|count[12]   ; countTrue:ct|count[12]   ; i_clk        ; i_clk       ; 0.000        ; 0.063      ; 1.742      ;
; 1.523 ; countTrue:ct|count[23]   ; countTrue:ct|count[23]   ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 1.759      ;
; 1.525 ; countTrue:ct|count[28]   ; countTrue:ct|count[28]   ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 1.761      ;
; 1.527 ; countTrue:ct|count[20]   ; countTrue:ct|count[20]   ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 1.763      ;
; 1.534 ; countTrue:ct|count[1]    ; countTrue:ct|count[1]    ; i_clk        ; i_clk       ; 0.000        ; 0.063      ; 1.754      ;
; 1.535 ; countTrue:ct|count[12]   ; countTrue:ct|count[16]   ; i_clk        ; i_clk       ; 0.000        ; 0.453      ; 2.145      ;
; 1.536 ; countTrue:ct|count[21]   ; countTrue:ct|count[21]   ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 1.772      ;
; 1.542 ; countTrue:ct|count[16]   ; countTrue:ct|count[16]   ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 1.778      ;
; 1.544 ; countTrue:ct|count[11]   ; countTrue:ct|count[17]   ; i_clk        ; i_clk       ; 0.000        ; 0.453      ; 2.154      ;
; 1.557 ; countTrue:ct|count[19]   ; countTrue:ct|count[19]   ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 1.793      ;
; 1.558 ; countTrue:ct|count[13]   ; countTrue:ct|count[16]   ; i_clk        ; i_clk       ; 0.000        ; 0.453      ; 2.168      ;
; 1.564 ; countTrue:ct|count[26]   ; countTrue:ct|count[26]   ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 1.800      ;
; 1.580 ; countTrue:ct|count[11]   ; countTrue:ct|count[18]   ; i_clk        ; i_clk       ; 0.000        ; 0.453      ; 2.190      ;
; 1.586 ; countTrue:ct|count[23]   ; countTrue:ct|count[24]   ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 1.822      ;
; 1.587 ; countTrue:ct|count[25]   ; countTrue:ct|count[26]   ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 1.823      ;
; 1.591 ; countTrue:ct|count[29]   ; countTrue:ct|count[30]   ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 1.827      ;
; 1.591 ; countTrue:ct|count[10]   ; countTrue:ct|count[17]   ; i_clk        ; i_clk       ; 0.000        ; 0.453      ; 2.201      ;
; 1.591 ; countTrue:ct|count[15]   ; countTrue:ct|count[16]   ; i_clk        ; i_clk       ; 0.000        ; 0.104      ; 1.852      ;
; 1.593 ; countTrue:ct|count[10]   ; countTrue:ct|count[18]   ; i_clk        ; i_clk       ; 0.000        ; 0.453      ; 2.203      ;
; 1.595 ; countTrue:ct|count[9]    ; countTrue:ct|count[10]   ; i_clk        ; i_clk       ; 0.000        ; 0.063      ; 1.815      ;
; 1.602 ; countTrue:ct|count[27]   ; countTrue:ct|count[28]   ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 1.838      ;
; 1.605 ; countTrue:ct|count[24]   ; countTrue:ct|count[25]   ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 1.841      ;
; 1.605 ; countTrue:ct|count[11]   ; countTrue:ct|count[16]   ; i_clk        ; i_clk       ; 0.000        ; 0.453      ; 2.215      ;
; 1.606 ; countTrue:ct|count[9]    ; countTrue:ct|count[15]   ; i_clk        ; i_clk       ; 0.000        ; 0.427      ; 2.190      ;
; 1.607 ; countTrue:ct|count[24]   ; countTrue:ct|count[26]   ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 1.843      ;
; 1.614 ; countTrue:ct|count[4]    ; countTrue:ct|count[5]    ; i_clk        ; i_clk       ; 0.000        ; 0.063      ; 1.834      ;
; 1.615 ; countTrue:ct|count[17]   ; countTrue:ct|count[18]   ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 1.851      ;
; 1.616 ; countTrue:ct|count[0]    ; countTrue:ct|count[4]    ; i_clk        ; i_clk       ; 0.000        ; 0.062      ; 1.835      ;
; 1.617 ; countTrue:ct|count[8]    ; countTrue:ct|count[10]   ; i_clk        ; i_clk       ; 0.000        ; 0.063      ; 1.837      ;
; 1.618 ; countTrue:ct|count[30]   ; countTrue:ct|count[31]   ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 1.854      ;
; 1.619 ; countTrue:ct|count[22]   ; countTrue:ct|count[24]   ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 1.855      ;
; 1.621 ; countTrue:ct|count[18]   ; countTrue:ct|count[19]   ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 1.857      ;
; 1.622 ; countTrue:ct|count[28]   ; countTrue:ct|count[30]   ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 1.858      ;
; 1.622 ; countTrue:ct|count[3]    ; countTrue:ct|count[4]    ; i_clk        ; i_clk       ; 0.000        ; 0.063      ; 1.842      ;
; 1.623 ; countTrue:ct|count[18]   ; countTrue:ct|count[20]   ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 1.859      ;
; 1.628 ; countTrue:ct|count[8]    ; countTrue:ct|count[15]   ; i_clk        ; i_clk       ; 0.000        ; 0.427      ; 2.212      ;
; 1.629 ; countTrue:ct|count[16]   ; countTrue:ct|count[17]   ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 1.865      ;
; 1.631 ; countTrue:ct|count[4]    ; countTrue:ct|count[6]    ; i_clk        ; i_clk       ; 0.000        ; 0.063      ; 1.851      ;
; 1.633 ; countTrue:ct|count[2]    ; countTrue:ct|count[4]    ; i_clk        ; i_clk       ; 0.000        ; 0.063      ; 1.853      ;
; 1.634 ; countTrue:ct|count[5]    ; countTrue:ct|count[6]    ; i_clk        ; i_clk       ; 0.000        ; 0.063      ; 1.854      ;
; 1.637 ; countTrue:ct|count[7]    ; countTrue:ct|count[8]    ; i_clk        ; i_clk       ; 0.000        ; 0.063      ; 1.857      ;
; 1.645 ; countTrue:ct|count[10]   ; countTrue:ct|count[11]   ; i_clk        ; i_clk       ; 0.000        ; 0.063      ; 1.865      ;
; 1.647 ; countTrue:ct|count[10]   ; countTrue:ct|count[12]   ; i_clk        ; i_clk       ; 0.000        ; 0.063      ; 1.867      ;
; 1.656 ; countTrue:ct|count[9]    ; countTrue:ct|count[17]   ; i_clk        ; i_clk       ; 0.000        ; 0.453      ; 2.266      ;
; 1.662 ; countTrue:ct|count[0]    ; countTrue:ct|count[1]    ; i_clk        ; i_clk       ; 0.000        ; 0.062      ; 1.881      ;
; 1.665 ; countTrue:ct|count[16]   ; countTrue:ct|count[18]   ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 1.901      ;
; 1.666 ; countTrue:ct|count[15]   ; countTrue:ct|count[17]   ; i_clk        ; i_clk       ; 0.000        ; 0.104      ; 1.927      ;
; 1.668 ; countTrue:ct|count[27]   ; countTrue:ct|count[30]   ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 1.904      ;
; 1.669 ; countTrue:ct|count[26]   ; countTrue:ct|count[27]   ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 1.905      ;
; 1.669 ; countTrue:ct|count[28]   ; countTrue:ct|count[29]   ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 1.905      ;
; 1.671 ; countTrue:ct|count[6]    ; countTrue:ct|count[7]    ; i_clk        ; i_clk       ; 0.000        ; 0.063      ; 1.891      ;
; 1.673 ; countTrue:ct|count[6]    ; countTrue:ct|count[8]    ; i_clk        ; i_clk       ; 0.000        ; 0.063      ; 1.893      ;
; 1.677 ; countTrue:ct|count[0]    ; countTrue:ct|count[2]    ; i_clk        ; i_clk       ; 0.000        ; 0.062      ; 1.896      ;
; 1.678 ; countTrue:ct|count[8]    ; countTrue:ct|count[17]   ; i_clk        ; i_clk       ; 0.000        ; 0.453      ; 2.288      ;
; 1.687 ; EstadoAtual.Boat_ch      ; EstadoAtual.Alert        ; i_clk        ; i_clk       ; 0.000        ; 0.063      ; 1.907      ;
; 1.688 ; countTrue:ct|count[25]   ; countTrue:ct|count[27]   ; i_clk        ; i_clk       ; 0.000        ; 0.079      ; 1.924      ;
; 1.692 ; countTrue:ct|count[9]    ; countTrue:ct|count[18]   ; i_clk        ; i_clk       ; 0.000        ; 0.453      ; 2.302      ;
; 1.693 ; countTrue:ct|count[14]   ; countTrue:ct|count[19]   ; i_clk        ; i_clk       ; 0.000        ; 0.453      ; 2.303      ;
; 1.695 ; countTrue:ct|count[7]    ; countTrue:ct|count[16]   ; i_clk        ; i_clk       ; 0.000        ; 0.453      ; 2.305      ;
; 1.695 ; countTrue:ct|count[14]   ; countTrue:ct|count[20]   ; i_clk        ; i_clk       ; 0.000        ; 0.453      ; 2.305      ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 142.43 MHz ; 142.43 MHz      ; i_clk      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; i_clk ; -6.021 ; -192.818          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; i_clk ; 0.628 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; i_clk ; -3.000 ; -42.000                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i_clk'                                                                                            ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -6.021 ; countTrue:ct|count[1]  ; countTrue:ct|count[31] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 7.305      ;
; -6.020 ; countTrue:ct|count[1]  ; countTrue:ct|count[30] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 7.304      ;
; -5.971 ; countTrue:ct|count[2]  ; countTrue:ct|count[31] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 7.255      ;
; -5.939 ; countTrue:ct|count[0]  ; countTrue:ct|count[31] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 7.223      ;
; -5.930 ; countTrue:ct|count[2]  ; countTrue:ct|count[30] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 7.214      ;
; -5.921 ; countTrue:ct|count[1]  ; countTrue:ct|count[29] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 7.205      ;
; -5.920 ; countTrue:ct|count[1]  ; countTrue:ct|count[28] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 7.204      ;
; -5.902 ; countTrue:ct|count[3]  ; countTrue:ct|count[31] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 7.186      ;
; -5.901 ; countTrue:ct|count[3]  ; countTrue:ct|count[30] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 7.185      ;
; -5.898 ; countTrue:ct|count[0]  ; countTrue:ct|count[30] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 7.182      ;
; -5.871 ; countTrue:ct|count[2]  ; countTrue:ct|count[29] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 7.155      ;
; -5.867 ; countTrue:ct|count[4]  ; countTrue:ct|count[31] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 7.151      ;
; -5.839 ; countTrue:ct|count[0]  ; countTrue:ct|count[29] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 7.123      ;
; -5.830 ; countTrue:ct|count[2]  ; countTrue:ct|count[28] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 7.114      ;
; -5.826 ; countTrue:ct|count[4]  ; countTrue:ct|count[30] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 7.110      ;
; -5.823 ; countTrue:ct|count[5]  ; countTrue:ct|count[31] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 7.107      ;
; -5.822 ; countTrue:ct|count[5]  ; countTrue:ct|count[30] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 7.106      ;
; -5.821 ; countTrue:ct|count[1]  ; countTrue:ct|count[27] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 7.105      ;
; -5.820 ; countTrue:ct|count[1]  ; countTrue:ct|count[26] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 7.104      ;
; -5.808 ; countTrue:ct|count[6]  ; countTrue:ct|count[31] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 7.092      ;
; -5.802 ; countTrue:ct|count[3]  ; countTrue:ct|count[29] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 7.086      ;
; -5.801 ; countTrue:ct|count[3]  ; countTrue:ct|count[28] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 7.085      ;
; -5.798 ; countTrue:ct|count[0]  ; countTrue:ct|count[28] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 7.082      ;
; -5.771 ; countTrue:ct|count[2]  ; countTrue:ct|count[27] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 7.055      ;
; -5.767 ; countTrue:ct|count[6]  ; countTrue:ct|count[30] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 7.051      ;
; -5.767 ; countTrue:ct|count[4]  ; countTrue:ct|count[29] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 7.051      ;
; -5.739 ; countTrue:ct|count[0]  ; countTrue:ct|count[27] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 7.023      ;
; -5.730 ; countTrue:ct|count[2]  ; countTrue:ct|count[26] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 7.014      ;
; -5.726 ; countTrue:ct|count[4]  ; countTrue:ct|count[28] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 7.010      ;
; -5.723 ; countTrue:ct|count[5]  ; countTrue:ct|count[29] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 7.007      ;
; -5.722 ; countTrue:ct|count[5]  ; countTrue:ct|count[28] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 7.006      ;
; -5.721 ; countTrue:ct|count[1]  ; countTrue:ct|count[25] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 7.005      ;
; -5.720 ; countTrue:ct|count[1]  ; countTrue:ct|count[24] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 7.004      ;
; -5.708 ; countTrue:ct|count[6]  ; countTrue:ct|count[29] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 6.992      ;
; -5.702 ; countTrue:ct|count[3]  ; countTrue:ct|count[27] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 6.986      ;
; -5.701 ; countTrue:ct|count[3]  ; countTrue:ct|count[26] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 6.985      ;
; -5.698 ; countTrue:ct|count[0]  ; countTrue:ct|count[26] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 6.982      ;
; -5.671 ; countTrue:ct|count[2]  ; countTrue:ct|count[25] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 6.955      ;
; -5.667 ; countTrue:ct|count[7]  ; countTrue:ct|count[30] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 6.951      ;
; -5.667 ; countTrue:ct|count[6]  ; countTrue:ct|count[28] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 6.951      ;
; -5.667 ; countTrue:ct|count[4]  ; countTrue:ct|count[27] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 6.951      ;
; -5.659 ; countTrue:ct|count[7]  ; countTrue:ct|count[31] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 6.943      ;
; -5.639 ; countTrue:ct|count[0]  ; countTrue:ct|count[25] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 6.923      ;
; -5.636 ; countTrue:ct|count[8]  ; countTrue:ct|count[31] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 6.920      ;
; -5.630 ; countTrue:ct|count[2]  ; countTrue:ct|count[24] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 6.914      ;
; -5.626 ; countTrue:ct|count[4]  ; countTrue:ct|count[26] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 6.910      ;
; -5.623 ; countTrue:ct|count[5]  ; countTrue:ct|count[27] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 6.907      ;
; -5.622 ; countTrue:ct|count[5]  ; countTrue:ct|count[26] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 6.906      ;
; -5.621 ; countTrue:ct|count[1]  ; countTrue:ct|count[23] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 6.905      ;
; -5.620 ; countTrue:ct|count[1]  ; countTrue:ct|count[22] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 6.904      ;
; -5.608 ; countTrue:ct|count[6]  ; countTrue:ct|count[27] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 6.892      ;
; -5.604 ; countTrue:ct|count[8]  ; countTrue:ct|count[30] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 6.888      ;
; -5.602 ; countTrue:ct|count[3]  ; countTrue:ct|count[25] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 6.886      ;
; -5.601 ; countTrue:ct|count[3]  ; countTrue:ct|count[24] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 6.885      ;
; -5.598 ; countTrue:ct|count[0]  ; countTrue:ct|count[24] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 6.882      ;
; -5.571 ; countTrue:ct|count[2]  ; countTrue:ct|count[23] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 6.855      ;
; -5.567 ; countTrue:ct|count[7]  ; countTrue:ct|count[28] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 6.851      ;
; -5.567 ; countTrue:ct|count[6]  ; countTrue:ct|count[26] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 6.851      ;
; -5.567 ; countTrue:ct|count[4]  ; countTrue:ct|count[25] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 6.851      ;
; -5.566 ; countTrue:ct|count[1]  ; countTrue:ct|count[14] ; i_clk        ; i_clk       ; 1.000        ; -0.057     ; 6.504      ;
; -5.566 ; countTrue:ct|count[9]  ; countTrue:ct|count[30] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 6.850      ;
; -5.560 ; countTrue:ct|count[10] ; countTrue:ct|count[31] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 6.844      ;
; -5.559 ; countTrue:ct|count[7]  ; countTrue:ct|count[29] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 6.843      ;
; -5.558 ; countTrue:ct|count[9]  ; countTrue:ct|count[31] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 6.842      ;
; -5.539 ; countTrue:ct|count[0]  ; countTrue:ct|count[23] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 6.823      ;
; -5.536 ; countTrue:ct|count[8]  ; countTrue:ct|count[29] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 6.820      ;
; -5.530 ; countTrue:ct|count[2]  ; countTrue:ct|count[22] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 6.814      ;
; -5.528 ; countTrue:ct|count[10] ; countTrue:ct|count[30] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 6.812      ;
; -5.526 ; countTrue:ct|count[4]  ; countTrue:ct|count[24] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 6.810      ;
; -5.523 ; countTrue:ct|count[5]  ; countTrue:ct|count[25] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 6.807      ;
; -5.522 ; countTrue:ct|count[5]  ; countTrue:ct|count[24] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 6.806      ;
; -5.521 ; countTrue:ct|count[1]  ; countTrue:ct|count[21] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 6.805      ;
; -5.520 ; countTrue:ct|count[1]  ; countTrue:ct|count[20] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 6.804      ;
; -5.508 ; countTrue:ct|count[6]  ; countTrue:ct|count[25] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 6.792      ;
; -5.504 ; countTrue:ct|count[8]  ; countTrue:ct|count[28] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 6.788      ;
; -5.502 ; countTrue:ct|count[3]  ; countTrue:ct|count[23] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 6.786      ;
; -5.501 ; countTrue:ct|count[3]  ; countTrue:ct|count[22] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 6.785      ;
; -5.498 ; countTrue:ct|count[0]  ; countTrue:ct|count[22] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 6.782      ;
; -5.476 ; countTrue:ct|count[2]  ; countTrue:ct|count[14] ; i_clk        ; i_clk       ; 1.000        ; -0.057     ; 6.414      ;
; -5.471 ; countTrue:ct|count[2]  ; countTrue:ct|count[21] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 6.755      ;
; -5.467 ; countTrue:ct|count[1]  ; countTrue:ct|count[13] ; i_clk        ; i_clk       ; 1.000        ; -0.057     ; 6.405      ;
; -5.467 ; countTrue:ct|count[7]  ; countTrue:ct|count[26] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 6.751      ;
; -5.467 ; countTrue:ct|count[6]  ; countTrue:ct|count[24] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 6.751      ;
; -5.467 ; countTrue:ct|count[4]  ; countTrue:ct|count[23] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 6.751      ;
; -5.466 ; countTrue:ct|count[1]  ; countTrue:ct|count[12] ; i_clk        ; i_clk       ; 1.000        ; -0.057     ; 6.404      ;
; -5.466 ; countTrue:ct|count[9]  ; countTrue:ct|count[28] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 6.750      ;
; -5.465 ; countTrue:ct|count[11] ; countTrue:ct|count[30] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 6.749      ;
; -5.461 ; countTrue:ct|count[16] ; countTrue:ct|count[31] ; i_clk        ; i_clk       ; 1.000        ; -0.070     ; 6.386      ;
; -5.460 ; countTrue:ct|count[10] ; countTrue:ct|count[29] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 6.744      ;
; -5.459 ; countTrue:ct|count[12] ; countTrue:ct|count[31] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 6.743      ;
; -5.459 ; countTrue:ct|count[7]  ; countTrue:ct|count[27] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 6.743      ;
; -5.458 ; countTrue:ct|count[9]  ; countTrue:ct|count[29] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 6.742      ;
; -5.457 ; countTrue:ct|count[11] ; countTrue:ct|count[31] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 6.741      ;
; -5.447 ; countTrue:ct|count[3]  ; countTrue:ct|count[14] ; i_clk        ; i_clk       ; 1.000        ; -0.057     ; 6.385      ;
; -5.444 ; countTrue:ct|count[15] ; countTrue:ct|count[31] ; i_clk        ; i_clk       ; 1.000        ; -0.048     ; 6.391      ;
; -5.444 ; countTrue:ct|count[0]  ; countTrue:ct|count[14] ; i_clk        ; i_clk       ; 1.000        ; -0.057     ; 6.382      ;
; -5.439 ; countTrue:ct|count[0]  ; countTrue:ct|count[21] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 6.723      ;
; -5.436 ; countTrue:ct|count[8]  ; countTrue:ct|count[27] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 6.720      ;
; -5.430 ; countTrue:ct|count[2]  ; countTrue:ct|count[20] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 6.714      ;
; -5.428 ; countTrue:ct|count[10] ; countTrue:ct|count[28] ; i_clk        ; i_clk       ; 1.000        ; 0.289      ; 6.712      ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i_clk'                                                                                                ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.628 ; EstadoAtual.Alert        ; EstadoAtual.Boat_h       ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 0.827      ;
; 0.897 ; EstadoAtual.Cars         ; EstadoAtual.Boat_h       ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 1.096      ;
; 0.905 ; EstadoAtual.Empty_Bridge ; EstadoAtual.Boat_h       ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 1.104      ;
; 1.036 ; EstadoAtual.Empty_Bridge ; EstadoAtual.Boat_ch      ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 1.235      ;
; 1.042 ; countTrue:ct|count[31]   ; countTrue:ct|count[31]   ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.256      ;
; 1.050 ; EstadoAtual.Cars         ; EstadoAtual.Boat_ch      ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 1.249      ;
; 1.060 ; EstadoAtual.Boat_c_Cars  ; EstadoAtual.Empty_Bridge ; i_clk        ; i_clk       ; 0.000        ; 0.056      ; 1.260      ;
; 1.180 ; countTrue:ct|count[14]   ; countTrue:ct|count[15]   ; i_clk        ; i_clk       ; 0.000        ; 0.394      ; 1.718      ;
; 1.203 ; countTrue:ct|count[25]   ; countTrue:ct|count[25]   ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.417      ;
; 1.207 ; countTrue:ct|count[24]   ; countTrue:ct|count[24]   ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.421      ;
; 1.215 ; countTrue:ct|count[30]   ; countTrue:ct|count[30]   ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.429      ;
; 1.217 ; countTrue:ct|count[27]   ; countTrue:ct|count[27]   ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.431      ;
; 1.219 ; countTrue:ct|count[18]   ; countTrue:ct|count[18]   ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.433      ;
; 1.223 ; countTrue:ct|count[4]    ; countTrue:ct|count[4]    ; i_clk        ; i_clk       ; 0.000        ; 0.057      ; 1.424      ;
; 1.226 ; countTrue:ct|count[14]   ; countTrue:ct|count[17]   ; i_clk        ; i_clk       ; 0.000        ; 0.416      ; 1.786      ;
; 1.227 ; countTrue:ct|count[17]   ; countTrue:ct|count[17]   ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.441      ;
; 1.229 ; countTrue:ct|count[15]   ; countTrue:ct|count[15]   ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.443      ;
; 1.240 ; countTrue:ct|count[10]   ; countTrue:ct|count[10]   ; i_clk        ; i_clk       ; 0.000        ; 0.057      ; 1.441      ;
; 1.246 ; countTrue:ct|count[5]    ; countTrue:ct|count[5]    ; i_clk        ; i_clk       ; 0.000        ; 0.057      ; 1.447      ;
; 1.250 ; countTrue:ct|count[7]    ; countTrue:ct|count[7]    ; i_clk        ; i_clk       ; 0.000        ; 0.057      ; 1.451      ;
; 1.251 ; countTrue:ct|count[29]   ; countTrue:ct|count[29]   ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.465      ;
; 1.263 ; countTrue:ct|count[13]   ; countTrue:ct|count[15]   ; i_clk        ; i_clk       ; 0.000        ; 0.394      ; 1.801      ;
; 1.265 ; countTrue:ct|count[6]    ; countTrue:ct|count[6]    ; i_clk        ; i_clk       ; 0.000        ; 0.057      ; 1.466      ;
; 1.269 ; countTrue:ct|count[14]   ; countTrue:ct|count[18]   ; i_clk        ; i_clk       ; 0.000        ; 0.416      ; 1.829      ;
; 1.273 ; EstadoAtual.Boat_c_Cars  ; EstadoAtual.Boat_ch      ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 1.472      ;
; 1.278 ; countTrue:ct|count[12]   ; countTrue:ct|count[15]   ; i_clk        ; i_clk       ; 0.000        ; 0.394      ; 1.816      ;
; 1.301 ; countTrue:ct|count[13]   ; countTrue:ct|count[17]   ; i_clk        ; i_clk       ; 0.000        ; 0.416      ; 1.861      ;
; 1.318 ; countTrue:ct|count[14]   ; countTrue:ct|count[16]   ; i_clk        ; i_clk       ; 0.000        ; 0.416      ; 1.878      ;
; 1.324 ; countTrue:ct|count[12]   ; countTrue:ct|count[17]   ; i_clk        ; i_clk       ; 0.000        ; 0.416      ; 1.884      ;
; 1.329 ; countTrue:ct|count[11]   ; countTrue:ct|count[15]   ; i_clk        ; i_clk       ; 0.000        ; 0.394      ; 1.867      ;
; 1.330 ; countTrue:ct|count[10]   ; countTrue:ct|count[16]   ; i_clk        ; i_clk       ; 0.000        ; 0.416      ; 1.890      ;
; 1.344 ; countTrue:ct|count[10]   ; countTrue:ct|count[15]   ; i_clk        ; i_clk       ; 0.000        ; 0.394      ; 1.882      ;
; 1.355 ; countTrue:ct|count[13]   ; countTrue:ct|count[18]   ; i_clk        ; i_clk       ; 0.000        ; 0.416      ; 1.915      ;
; 1.364 ; countTrue:ct|count[3]    ; countTrue:ct|count[3]    ; i_clk        ; i_clk       ; 0.000        ; 0.057      ; 1.565      ;
; 1.367 ; countTrue:ct|count[12]   ; countTrue:ct|count[18]   ; i_clk        ; i_clk       ; 0.000        ; 0.416      ; 1.927      ;
; 1.372 ; countTrue:ct|count[11]   ; countTrue:ct|count[11]   ; i_clk        ; i_clk       ; 0.000        ; 0.057      ; 1.573      ;
; 1.379 ; countTrue:ct|count[8]    ; countTrue:ct|count[8]    ; i_clk        ; i_clk       ; 0.000        ; 0.057      ; 1.580      ;
; 1.379 ; countTrue:ct|count[11]   ; countTrue:ct|count[17]   ; i_clk        ; i_clk       ; 0.000        ; 0.416      ; 1.939      ;
; 1.382 ; countTrue:ct|count[9]    ; countTrue:ct|count[9]    ; i_clk        ; i_clk       ; 0.000        ; 0.057      ; 1.583      ;
; 1.383 ; countTrue:ct|count[2]    ; countTrue:ct|count[2]    ; i_clk        ; i_clk       ; 0.000        ; 0.057      ; 1.584      ;
; 1.385 ; countTrue:ct|count[22]   ; countTrue:ct|count[22]   ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.599      ;
; 1.393 ; countTrue:ct|count[12]   ; countTrue:ct|count[16]   ; i_clk        ; i_clk       ; 0.000        ; 0.416      ; 1.953      ;
; 1.394 ; countTrue:ct|count[20]   ; countTrue:ct|count[20]   ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.608      ;
; 1.395 ; countTrue:ct|count[12]   ; countTrue:ct|count[12]   ; i_clk        ; i_clk       ; 0.000        ; 0.057      ; 1.596      ;
; 1.396 ; countTrue:ct|count[23]   ; countTrue:ct|count[23]   ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.610      ;
; 1.396 ; countTrue:ct|count[28]   ; countTrue:ct|count[28]   ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.610      ;
; 1.402 ; countTrue:ct|count[1]    ; countTrue:ct|count[1]    ; i_clk        ; i_clk       ; 0.000        ; 0.057      ; 1.603      ;
; 1.404 ; countTrue:ct|count[13]   ; countTrue:ct|count[16]   ; i_clk        ; i_clk       ; 0.000        ; 0.416      ; 1.964      ;
; 1.408 ; countTrue:ct|count[16]   ; countTrue:ct|count[16]   ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.622      ;
; 1.410 ; countTrue:ct|count[21]   ; countTrue:ct|count[21]   ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.624      ;
; 1.418 ; countTrue:ct|count[10]   ; countTrue:ct|count[17]   ; i_clk        ; i_clk       ; 0.000        ; 0.416      ; 1.978      ;
; 1.418 ; countTrue:ct|count[11]   ; countTrue:ct|count[18]   ; i_clk        ; i_clk       ; 0.000        ; 0.416      ; 1.978      ;
; 1.422 ; countTrue:ct|count[26]   ; countTrue:ct|count[26]   ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.636      ;
; 1.425 ; countTrue:ct|count[9]    ; countTrue:ct|count[15]   ; i_clk        ; i_clk       ; 0.000        ; 0.394      ; 1.963      ;
; 1.426 ; countTrue:ct|count[19]   ; countTrue:ct|count[19]   ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.640      ;
; 1.426 ; countTrue:ct|count[10]   ; countTrue:ct|count[18]   ; i_clk        ; i_clk       ; 0.000        ; 0.416      ; 1.986      ;
; 1.444 ; countTrue:ct|count[23]   ; countTrue:ct|count[24]   ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.658      ;
; 1.446 ; countTrue:ct|count[8]    ; countTrue:ct|count[15]   ; i_clk        ; i_clk       ; 0.000        ; 0.394      ; 1.984      ;
; 1.446 ; countTrue:ct|count[25]   ; countTrue:ct|count[26]   ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.660      ;
; 1.448 ; countTrue:ct|count[24]   ; countTrue:ct|count[25]   ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.662      ;
; 1.448 ; countTrue:ct|count[29]   ; countTrue:ct|count[30]   ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.662      ;
; 1.448 ; countTrue:ct|count[11]   ; countTrue:ct|count[16]   ; i_clk        ; i_clk       ; 0.000        ; 0.416      ; 2.008      ;
; 1.450 ; countTrue:ct|count[15]   ; countTrue:ct|count[16]   ; i_clk        ; i_clk       ; 0.000        ; 0.092      ; 1.686      ;
; 1.451 ; countTrue:ct|count[9]    ; countTrue:ct|count[10]   ; i_clk        ; i_clk       ; 0.000        ; 0.057      ; 1.652      ;
; 1.454 ; countTrue:ct|count[0]    ; countTrue:ct|count[4]    ; i_clk        ; i_clk       ; 0.000        ; 0.056      ; 1.654      ;
; 1.456 ; countTrue:ct|count[18]   ; countTrue:ct|count[19]   ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.670      ;
; 1.457 ; countTrue:ct|count[30]   ; countTrue:ct|count[31]   ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.671      ;
; 1.457 ; countTrue:ct|count[4]    ; countTrue:ct|count[5]    ; i_clk        ; i_clk       ; 0.000        ; 0.057      ; 1.658      ;
; 1.460 ; countTrue:ct|count[27]   ; countTrue:ct|count[28]   ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.674      ;
; 1.465 ; countTrue:ct|count[24]   ; countTrue:ct|count[26]   ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.679      ;
; 1.470 ; countTrue:ct|count[17]   ; countTrue:ct|count[18]   ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.684      ;
; 1.472 ; countTrue:ct|count[22]   ; countTrue:ct|count[24]   ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.686      ;
; 1.472 ; countTrue:ct|count[8]    ; countTrue:ct|count[10]   ; i_clk        ; i_clk       ; 0.000        ; 0.057      ; 1.673      ;
; 1.474 ; countTrue:ct|count[28]   ; countTrue:ct|count[30]   ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.688      ;
; 1.476 ; countTrue:ct|count[18]   ; countTrue:ct|count[20]   ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.690      ;
; 1.477 ; countTrue:ct|count[9]    ; countTrue:ct|count[17]   ; i_clk        ; i_clk       ; 0.000        ; 0.416      ; 2.037      ;
; 1.479 ; countTrue:ct|count[0]    ; countTrue:ct|count[1]    ; i_clk        ; i_clk       ; 0.000        ; 0.056      ; 1.679      ;
; 1.479 ; countTrue:ct|count[3]    ; countTrue:ct|count[4]    ; i_clk        ; i_clk       ; 0.000        ; 0.057      ; 1.680      ;
; 1.481 ; countTrue:ct|count[4]    ; countTrue:ct|count[6]    ; i_clk        ; i_clk       ; 0.000        ; 0.057      ; 1.682      ;
; 1.482 ; countTrue:ct|count[16]   ; countTrue:ct|count[17]   ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.696      ;
; 1.483 ; countTrue:ct|count[2]    ; countTrue:ct|count[4]    ; i_clk        ; i_clk       ; 0.000        ; 0.057      ; 1.684      ;
; 1.489 ; countTrue:ct|count[10]   ; countTrue:ct|count[11]   ; i_clk        ; i_clk       ; 0.000        ; 0.057      ; 1.690      ;
; 1.489 ; countTrue:ct|count[5]    ; countTrue:ct|count[6]    ; i_clk        ; i_clk       ; 0.000        ; 0.057      ; 1.690      ;
; 1.493 ; countTrue:ct|count[7]    ; countTrue:ct|count[8]    ; i_clk        ; i_clk       ; 0.000        ; 0.057      ; 1.694      ;
; 1.497 ; countTrue:ct|count[10]   ; countTrue:ct|count[12]   ; i_clk        ; i_clk       ; 0.000        ; 0.057      ; 1.698      ;
; 1.499 ; countTrue:ct|count[28]   ; countTrue:ct|count[29]   ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.713      ;
; 1.499 ; countTrue:ct|count[8]    ; countTrue:ct|count[17]   ; i_clk        ; i_clk       ; 0.000        ; 0.416      ; 2.059      ;
; 1.500 ; countTrue:ct|count[26]   ; countTrue:ct|count[27]   ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.714      ;
; 1.500 ; countTrue:ct|count[6]    ; countTrue:ct|count[7]    ; i_clk        ; i_clk       ; 0.000        ; 0.057      ; 1.701      ;
; 1.504 ; countTrue:ct|count[15]   ; countTrue:ct|count[17]   ; i_clk        ; i_clk       ; 0.000        ; 0.092      ; 1.740      ;
; 1.505 ; countTrue:ct|count[7]    ; countTrue:ct|count[15]   ; i_clk        ; i_clk       ; 0.000        ; 0.394      ; 2.043      ;
; 1.508 ; countTrue:ct|count[14]   ; countTrue:ct|count[19]   ; i_clk        ; i_clk       ; 0.000        ; 0.416      ; 2.068      ;
; 1.509 ; countTrue:ct|count[25]   ; countTrue:ct|count[27]   ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.723      ;
; 1.511 ; countTrue:ct|count[27]   ; countTrue:ct|count[30]   ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.725      ;
; 1.514 ; countTrue:ct|count[10]   ; countTrue:ct|count[19]   ; i_clk        ; i_clk       ; 0.000        ; 0.416      ; 2.074      ;
; 1.514 ; countTrue:ct|count[9]    ; countTrue:ct|count[18]   ; i_clk        ; i_clk       ; 0.000        ; 0.416      ; 2.074      ;
; 1.516 ; countTrue:ct|count[0]    ; countTrue:ct|count[2]    ; i_clk        ; i_clk       ; 0.000        ; 0.056      ; 1.716      ;
; 1.518 ; countTrue:ct|count[16]   ; countTrue:ct|count[18]   ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.732      ;
; 1.518 ; countTrue:ct|count[7]    ; countTrue:ct|count[16]   ; i_clk        ; i_clk       ; 0.000        ; 0.416      ; 2.078      ;
; 1.519 ; countTrue:ct|count[27]   ; countTrue:ct|count[29]   ; i_clk        ; i_clk       ; 0.000        ; 0.070      ; 1.733      ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; i_clk ; -3.551 ; -109.592          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; i_clk ; 0.368 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; i_clk ; -3.000 ; -44.914                         ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i_clk'                                                                                            ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -3.551 ; countTrue:ct|count[1]  ; countTrue:ct|count[31] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.702      ;
; -3.547 ; countTrue:ct|count[1]  ; countTrue:ct|count[30] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.698      ;
; -3.483 ; countTrue:ct|count[1]  ; countTrue:ct|count[29] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.634      ;
; -3.479 ; countTrue:ct|count[1]  ; countTrue:ct|count[28] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.630      ;
; -3.474 ; countTrue:ct|count[3]  ; countTrue:ct|count[31] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.625      ;
; -3.470 ; countTrue:ct|count[3]  ; countTrue:ct|count[30] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.621      ;
; -3.457 ; countTrue:ct|count[0]  ; countTrue:ct|count[31] ; i_clk        ; i_clk       ; 1.000        ; 0.163      ; 4.607      ;
; -3.454 ; countTrue:ct|count[2]  ; countTrue:ct|count[31] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.605      ;
; -3.453 ; countTrue:ct|count[0]  ; countTrue:ct|count[30] ; i_clk        ; i_clk       ; 1.000        ; 0.163      ; 4.603      ;
; -3.450 ; countTrue:ct|count[2]  ; countTrue:ct|count[30] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.601      ;
; -3.418 ; countTrue:ct|count[5]  ; countTrue:ct|count[31] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.569      ;
; -3.415 ; countTrue:ct|count[1]  ; countTrue:ct|count[27] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.566      ;
; -3.414 ; countTrue:ct|count[5]  ; countTrue:ct|count[30] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.565      ;
; -3.411 ; countTrue:ct|count[1]  ; countTrue:ct|count[26] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.562      ;
; -3.406 ; countTrue:ct|count[3]  ; countTrue:ct|count[29] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.557      ;
; -3.402 ; countTrue:ct|count[3]  ; countTrue:ct|count[28] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.553      ;
; -3.389 ; countTrue:ct|count[0]  ; countTrue:ct|count[29] ; i_clk        ; i_clk       ; 1.000        ; 0.163      ; 4.539      ;
; -3.386 ; countTrue:ct|count[4]  ; countTrue:ct|count[31] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.537      ;
; -3.386 ; countTrue:ct|count[2]  ; countTrue:ct|count[29] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.537      ;
; -3.385 ; countTrue:ct|count[0]  ; countTrue:ct|count[28] ; i_clk        ; i_clk       ; 1.000        ; 0.163      ; 4.535      ;
; -3.382 ; countTrue:ct|count[4]  ; countTrue:ct|count[30] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.533      ;
; -3.382 ; countTrue:ct|count[2]  ; countTrue:ct|count[28] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.533      ;
; -3.350 ; countTrue:ct|count[5]  ; countTrue:ct|count[29] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.501      ;
; -3.347 ; countTrue:ct|count[1]  ; countTrue:ct|count[25] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.498      ;
; -3.346 ; countTrue:ct|count[5]  ; countTrue:ct|count[28] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.497      ;
; -3.343 ; countTrue:ct|count[1]  ; countTrue:ct|count[24] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.494      ;
; -3.338 ; countTrue:ct|count[6]  ; countTrue:ct|count[31] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.489      ;
; -3.338 ; countTrue:ct|count[3]  ; countTrue:ct|count[27] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.489      ;
; -3.334 ; countTrue:ct|count[6]  ; countTrue:ct|count[30] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.485      ;
; -3.334 ; countTrue:ct|count[3]  ; countTrue:ct|count[26] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.485      ;
; -3.321 ; countTrue:ct|count[0]  ; countTrue:ct|count[27] ; i_clk        ; i_clk       ; 1.000        ; 0.163      ; 4.471      ;
; -3.318 ; countTrue:ct|count[4]  ; countTrue:ct|count[29] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.469      ;
; -3.318 ; countTrue:ct|count[2]  ; countTrue:ct|count[27] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.469      ;
; -3.317 ; countTrue:ct|count[0]  ; countTrue:ct|count[26] ; i_clk        ; i_clk       ; 1.000        ; 0.163      ; 4.467      ;
; -3.316 ; countTrue:ct|count[7]  ; countTrue:ct|count[31] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.467      ;
; -3.314 ; countTrue:ct|count[4]  ; countTrue:ct|count[28] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.465      ;
; -3.314 ; countTrue:ct|count[2]  ; countTrue:ct|count[26] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.465      ;
; -3.312 ; countTrue:ct|count[7]  ; countTrue:ct|count[30] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.463      ;
; -3.282 ; countTrue:ct|count[5]  ; countTrue:ct|count[27] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.433      ;
; -3.279 ; countTrue:ct|count[1]  ; countTrue:ct|count[23] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.430      ;
; -3.278 ; countTrue:ct|count[5]  ; countTrue:ct|count[26] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.429      ;
; -3.275 ; countTrue:ct|count[1]  ; countTrue:ct|count[22] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.426      ;
; -3.270 ; countTrue:ct|count[6]  ; countTrue:ct|count[29] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.421      ;
; -3.270 ; countTrue:ct|count[3]  ; countTrue:ct|count[25] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.421      ;
; -3.266 ; countTrue:ct|count[6]  ; countTrue:ct|count[28] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.417      ;
; -3.266 ; countTrue:ct|count[3]  ; countTrue:ct|count[24] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.417      ;
; -3.253 ; countTrue:ct|count[0]  ; countTrue:ct|count[25] ; i_clk        ; i_clk       ; 1.000        ; 0.163      ; 4.403      ;
; -3.250 ; countTrue:ct|count[4]  ; countTrue:ct|count[27] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.401      ;
; -3.250 ; countTrue:ct|count[2]  ; countTrue:ct|count[25] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.401      ;
; -3.249 ; countTrue:ct|count[0]  ; countTrue:ct|count[24] ; i_clk        ; i_clk       ; 1.000        ; 0.163      ; 4.399      ;
; -3.248 ; countTrue:ct|count[9]  ; countTrue:ct|count[31] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.399      ;
; -3.248 ; countTrue:ct|count[7]  ; countTrue:ct|count[29] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.399      ;
; -3.246 ; countTrue:ct|count[4]  ; countTrue:ct|count[26] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.397      ;
; -3.246 ; countTrue:ct|count[2]  ; countTrue:ct|count[24] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.397      ;
; -3.244 ; countTrue:ct|count[9]  ; countTrue:ct|count[30] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.395      ;
; -3.244 ; countTrue:ct|count[7]  ; countTrue:ct|count[28] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.395      ;
; -3.232 ; countTrue:ct|count[8]  ; countTrue:ct|count[31] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.383      ;
; -3.228 ; countTrue:ct|count[8]  ; countTrue:ct|count[30] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.379      ;
; -3.214 ; countTrue:ct|count[5]  ; countTrue:ct|count[25] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.365      ;
; -3.211 ; countTrue:ct|count[1]  ; countTrue:ct|count[21] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.362      ;
; -3.210 ; countTrue:ct|count[5]  ; countTrue:ct|count[24] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.361      ;
; -3.207 ; countTrue:ct|count[1]  ; countTrue:ct|count[20] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.358      ;
; -3.204 ; countTrue:ct|count[1]  ; countTrue:ct|count[14] ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 4.154      ;
; -3.202 ; countTrue:ct|count[6]  ; countTrue:ct|count[27] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.353      ;
; -3.202 ; countTrue:ct|count[3]  ; countTrue:ct|count[23] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.353      ;
; -3.198 ; countTrue:ct|count[6]  ; countTrue:ct|count[26] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.349      ;
; -3.198 ; countTrue:ct|count[3]  ; countTrue:ct|count[22] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.349      ;
; -3.185 ; countTrue:ct|count[0]  ; countTrue:ct|count[23] ; i_clk        ; i_clk       ; 1.000        ; 0.163      ; 4.335      ;
; -3.182 ; countTrue:ct|count[4]  ; countTrue:ct|count[25] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.333      ;
; -3.182 ; countTrue:ct|count[2]  ; countTrue:ct|count[23] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.333      ;
; -3.181 ; countTrue:ct|count[0]  ; countTrue:ct|count[22] ; i_clk        ; i_clk       ; 1.000        ; 0.163      ; 4.331      ;
; -3.180 ; countTrue:ct|count[11] ; countTrue:ct|count[31] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.331      ;
; -3.180 ; countTrue:ct|count[9]  ; countTrue:ct|count[29] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.331      ;
; -3.180 ; countTrue:ct|count[7]  ; countTrue:ct|count[27] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.331      ;
; -3.178 ; countTrue:ct|count[4]  ; countTrue:ct|count[24] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.329      ;
; -3.178 ; countTrue:ct|count[2]  ; countTrue:ct|count[22] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.329      ;
; -3.176 ; countTrue:ct|count[11] ; countTrue:ct|count[30] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.327      ;
; -3.176 ; countTrue:ct|count[9]  ; countTrue:ct|count[28] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.327      ;
; -3.176 ; countTrue:ct|count[10] ; countTrue:ct|count[31] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.327      ;
; -3.176 ; countTrue:ct|count[7]  ; countTrue:ct|count[26] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.327      ;
; -3.172 ; countTrue:ct|count[10] ; countTrue:ct|count[30] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.323      ;
; -3.164 ; countTrue:ct|count[8]  ; countTrue:ct|count[29] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.315      ;
; -3.160 ; countTrue:ct|count[8]  ; countTrue:ct|count[28] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.311      ;
; -3.158 ; countTrue:ct|count[15] ; countTrue:ct|count[31] ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 4.110      ;
; -3.154 ; countTrue:ct|count[15] ; countTrue:ct|count[30] ; i_clk        ; i_clk       ; 1.000        ; -0.035     ; 4.106      ;
; -3.146 ; countTrue:ct|count[5]  ; countTrue:ct|count[23] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.297      ;
; -3.143 ; countTrue:ct|count[1]  ; countTrue:ct|count[19] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.294      ;
; -3.142 ; countTrue:ct|count[5]  ; countTrue:ct|count[22] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.293      ;
; -3.140 ; countTrue:ct|count[1]  ; countTrue:ct|count[13] ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 4.090      ;
; -3.139 ; countTrue:ct|count[1]  ; countTrue:ct|count[18] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.290      ;
; -3.136 ; countTrue:ct|count[1]  ; countTrue:ct|count[12] ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 4.086      ;
; -3.134 ; countTrue:ct|count[6]  ; countTrue:ct|count[25] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.285      ;
; -3.134 ; countTrue:ct|count[3]  ; countTrue:ct|count[21] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.285      ;
; -3.130 ; countTrue:ct|count[6]  ; countTrue:ct|count[24] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.281      ;
; -3.130 ; countTrue:ct|count[3]  ; countTrue:ct|count[20] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.281      ;
; -3.127 ; countTrue:ct|count[3]  ; countTrue:ct|count[14] ; i_clk        ; i_clk       ; 1.000        ; -0.037     ; 4.077      ;
; -3.122 ; countTrue:ct|count[13] ; countTrue:ct|count[31] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.273      ;
; -3.118 ; countTrue:ct|count[13] ; countTrue:ct|count[30] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.269      ;
; -3.117 ; countTrue:ct|count[0]  ; countTrue:ct|count[21] ; i_clk        ; i_clk       ; 1.000        ; 0.163      ; 4.267      ;
; -3.114 ; countTrue:ct|count[4]  ; countTrue:ct|count[23] ; i_clk        ; i_clk       ; 1.000        ; 0.164      ; 4.265      ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i_clk'                                                                                                ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.368 ; EstadoAtual.Alert        ; EstadoAtual.Boat_h       ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.487      ;
; 0.522 ; EstadoAtual.Empty_Bridge ; EstadoAtual.Boat_h       ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.641      ;
; 0.553 ; EstadoAtual.Cars         ; EstadoAtual.Boat_h       ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.672      ;
; 0.599 ; countTrue:ct|count[31]   ; countTrue:ct|count[31]   ; i_clk        ; i_clk       ; 0.000        ; 0.045      ; 0.728      ;
; 0.608 ; EstadoAtual.Empty_Bridge ; EstadoAtual.Boat_ch      ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.727      ;
; 0.625 ; EstadoAtual.Boat_c_Cars  ; EstadoAtual.Empty_Bridge ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.745      ;
; 0.650 ; EstadoAtual.Cars         ; EstadoAtual.Boat_ch      ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.769      ;
; 0.691 ; countTrue:ct|count[14]   ; countTrue:ct|count[15]   ; i_clk        ; i_clk       ; 0.000        ; 0.236      ; 1.011      ;
; 0.694 ; countTrue:ct|count[25]   ; countTrue:ct|count[25]   ; i_clk        ; i_clk       ; 0.000        ; 0.045      ; 0.823      ;
; 0.698 ; countTrue:ct|count[24]   ; countTrue:ct|count[24]   ; i_clk        ; i_clk       ; 0.000        ; 0.045      ; 0.827      ;
; 0.699 ; countTrue:ct|count[30]   ; countTrue:ct|count[30]   ; i_clk        ; i_clk       ; 0.000        ; 0.045      ; 0.828      ;
; 0.702 ; countTrue:ct|count[27]   ; countTrue:ct|count[27]   ; i_clk        ; i_clk       ; 0.000        ; 0.045      ; 0.831      ;
; 0.703 ; countTrue:ct|count[18]   ; countTrue:ct|count[18]   ; i_clk        ; i_clk       ; 0.000        ; 0.045      ; 0.832      ;
; 0.706 ; countTrue:ct|count[4]    ; countTrue:ct|count[4]    ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.827      ;
; 0.707 ; countTrue:ct|count[17]   ; countTrue:ct|count[17]   ; i_clk        ; i_clk       ; 0.000        ; 0.045      ; 0.836      ;
; 0.707 ; countTrue:ct|count[15]   ; countTrue:ct|count[15]   ; i_clk        ; i_clk       ; 0.000        ; 0.045      ; 0.836      ;
; 0.716 ; countTrue:ct|count[10]   ; countTrue:ct|count[10]   ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.837      ;
; 0.716 ; countTrue:ct|count[29]   ; countTrue:ct|count[29]   ; i_clk        ; i_clk       ; 0.000        ; 0.045      ; 0.845      ;
; 0.719 ; countTrue:ct|count[7]    ; countTrue:ct|count[7]    ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.840      ;
; 0.720 ; countTrue:ct|count[5]    ; countTrue:ct|count[5]    ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.841      ;
; 0.726 ; countTrue:ct|count[6]    ; countTrue:ct|count[6]    ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.847      ;
; 0.730 ; countTrue:ct|count[14]   ; countTrue:ct|count[17]   ; i_clk        ; i_clk       ; 0.000        ; 0.246      ; 1.060      ;
; 0.746 ; countTrue:ct|count[13]   ; countTrue:ct|count[15]   ; i_clk        ; i_clk       ; 0.000        ; 0.236      ; 1.066      ;
; 0.749 ; countTrue:ct|count[14]   ; countTrue:ct|count[18]   ; i_clk        ; i_clk       ; 0.000        ; 0.246      ; 1.079      ;
; 0.758 ; countTrue:ct|count[12]   ; countTrue:ct|count[15]   ; i_clk        ; i_clk       ; 0.000        ; 0.236      ; 1.078      ;
; 0.770 ; countTrue:ct|count[14]   ; countTrue:ct|count[16]   ; i_clk        ; i_clk       ; 0.000        ; 0.246      ; 1.100      ;
; 0.783 ; EstadoAtual.Boat_c_Cars  ; EstadoAtual.Boat_ch      ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.902      ;
; 0.785 ; countTrue:ct|count[13]   ; countTrue:ct|count[17]   ; i_clk        ; i_clk       ; 0.000        ; 0.246      ; 1.115      ;
; 0.787 ; countTrue:ct|count[3]    ; countTrue:ct|count[3]    ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.908      ;
; 0.791 ; countTrue:ct|count[8]    ; countTrue:ct|count[8]    ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.912      ;
; 0.791 ; countTrue:ct|count[11]   ; countTrue:ct|count[11]   ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.912      ;
; 0.797 ; countTrue:ct|count[9]    ; countTrue:ct|count[9]    ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.918      ;
; 0.797 ; countTrue:ct|count[11]   ; countTrue:ct|count[15]   ; i_clk        ; i_clk       ; 0.000        ; 0.236      ; 1.117      ;
; 0.797 ; countTrue:ct|count[12]   ; countTrue:ct|count[17]   ; i_clk        ; i_clk       ; 0.000        ; 0.246      ; 1.127      ;
; 0.798 ; countTrue:ct|count[22]   ; countTrue:ct|count[22]   ; i_clk        ; i_clk       ; 0.000        ; 0.045      ; 0.927      ;
; 0.799 ; countTrue:ct|count[12]   ; countTrue:ct|count[12]   ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.920      ;
; 0.801 ; countTrue:ct|count[2]    ; countTrue:ct|count[2]    ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.922      ;
; 0.801 ; countTrue:ct|count[10]   ; countTrue:ct|count[16]   ; i_clk        ; i_clk       ; 0.000        ; 0.246      ; 1.131      ;
; 0.804 ; countTrue:ct|count[23]   ; countTrue:ct|count[23]   ; i_clk        ; i_clk       ; 0.000        ; 0.045      ; 0.933      ;
; 0.804 ; countTrue:ct|count[13]   ; countTrue:ct|count[18]   ; i_clk        ; i_clk       ; 0.000        ; 0.246      ; 1.134      ;
; 0.805 ; countTrue:ct|count[20]   ; countTrue:ct|count[20]   ; i_clk        ; i_clk       ; 0.000        ; 0.045      ; 0.934      ;
; 0.805 ; countTrue:ct|count[28]   ; countTrue:ct|count[28]   ; i_clk        ; i_clk       ; 0.000        ; 0.045      ; 0.934      ;
; 0.806 ; countTrue:ct|count[1]    ; countTrue:ct|count[1]    ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.927      ;
; 0.806 ; countTrue:ct|count[21]   ; countTrue:ct|count[21]   ; i_clk        ; i_clk       ; 0.000        ; 0.045      ; 0.935      ;
; 0.808 ; countTrue:ct|count[10]   ; countTrue:ct|count[15]   ; i_clk        ; i_clk       ; 0.000        ; 0.236      ; 1.128      ;
; 0.810 ; countTrue:ct|count[16]   ; countTrue:ct|count[16]   ; i_clk        ; i_clk       ; 0.000        ; 0.045      ; 0.939      ;
; 0.816 ; countTrue:ct|count[12]   ; countTrue:ct|count[18]   ; i_clk        ; i_clk       ; 0.000        ; 0.246      ; 1.146      ;
; 0.817 ; countTrue:ct|count[19]   ; countTrue:ct|count[19]   ; i_clk        ; i_clk       ; 0.000        ; 0.045      ; 0.946      ;
; 0.818 ; countTrue:ct|count[12]   ; countTrue:ct|count[16]   ; i_clk        ; i_clk       ; 0.000        ; 0.246      ; 1.148      ;
; 0.821 ; countTrue:ct|count[26]   ; countTrue:ct|count[26]   ; i_clk        ; i_clk       ; 0.000        ; 0.045      ; 0.950      ;
; 0.825 ; countTrue:ct|count[13]   ; countTrue:ct|count[16]   ; i_clk        ; i_clk       ; 0.000        ; 0.246      ; 1.155      ;
; 0.836 ; countTrue:ct|count[11]   ; countTrue:ct|count[17]   ; i_clk        ; i_clk       ; 0.000        ; 0.246      ; 1.166      ;
; 0.842 ; countTrue:ct|count[29]   ; countTrue:ct|count[30]   ; i_clk        ; i_clk       ; 0.000        ; 0.045      ; 0.971      ;
; 0.842 ; countTrue:ct|count[25]   ; countTrue:ct|count[26]   ; i_clk        ; i_clk       ; 0.000        ; 0.045      ; 0.971      ;
; 0.844 ; countTrue:ct|count[23]   ; countTrue:ct|count[24]   ; i_clk        ; i_clk       ; 0.000        ; 0.045      ; 0.973      ;
; 0.845 ; countTrue:ct|count[15]   ; countTrue:ct|count[16]   ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 0.984      ;
; 0.849 ; countTrue:ct|count[9]    ; countTrue:ct|count[10]   ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.970      ;
; 0.850 ; countTrue:ct|count[27]   ; countTrue:ct|count[28]   ; i_clk        ; i_clk       ; 0.000        ; 0.045      ; 0.979      ;
; 0.855 ; countTrue:ct|count[17]   ; countTrue:ct|count[18]   ; i_clk        ; i_clk       ; 0.000        ; 0.045      ; 0.984      ;
; 0.855 ; countTrue:ct|count[11]   ; countTrue:ct|count[18]   ; i_clk        ; i_clk       ; 0.000        ; 0.246      ; 1.185      ;
; 0.857 ; countTrue:ct|count[24]   ; countTrue:ct|count[25]   ; i_clk        ; i_clk       ; 0.000        ; 0.045      ; 0.986      ;
; 0.857 ; countTrue:ct|count[3]    ; countTrue:ct|count[4]    ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.978      ;
; 0.858 ; countTrue:ct|count[30]   ; countTrue:ct|count[31]   ; i_clk        ; i_clk       ; 0.000        ; 0.045      ; 0.987      ;
; 0.860 ; countTrue:ct|count[24]   ; countTrue:ct|count[26]   ; i_clk        ; i_clk       ; 0.000        ; 0.045      ; 0.989      ;
; 0.861 ; countTrue:ct|count[4]    ; countTrue:ct|count[5]    ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.982      ;
; 0.862 ; countTrue:ct|count[11]   ; countTrue:ct|count[16]   ; i_clk        ; i_clk       ; 0.000        ; 0.246      ; 1.192      ;
; 0.862 ; countTrue:ct|count[18]   ; countTrue:ct|count[19]   ; i_clk        ; i_clk       ; 0.000        ; 0.045      ; 0.991      ;
; 0.863 ; countTrue:ct|count[9]    ; countTrue:ct|count[15]   ; i_clk        ; i_clk       ; 0.000        ; 0.236      ; 1.183      ;
; 0.863 ; countTrue:ct|count[28]   ; countTrue:ct|count[30]   ; i_clk        ; i_clk       ; 0.000        ; 0.045      ; 0.992      ;
; 0.864 ; countTrue:ct|count[10]   ; countTrue:ct|count[17]   ; i_clk        ; i_clk       ; 0.000        ; 0.246      ; 1.194      ;
; 0.864 ; countTrue:ct|count[22]   ; countTrue:ct|count[24]   ; i_clk        ; i_clk       ; 0.000        ; 0.045      ; 0.993      ;
; 0.864 ; countTrue:ct|count[8]    ; countTrue:ct|count[10]   ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.985      ;
; 0.865 ; countTrue:ct|count[16]   ; countTrue:ct|count[17]   ; i_clk        ; i_clk       ; 0.000        ; 0.045      ; 0.994      ;
; 0.865 ; countTrue:ct|count[18]   ; countTrue:ct|count[20]   ; i_clk        ; i_clk       ; 0.000        ; 0.045      ; 0.994      ;
; 0.867 ; countTrue:ct|count[7]    ; countTrue:ct|count[8]    ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.988      ;
; 0.867 ; countTrue:ct|count[10]   ; countTrue:ct|count[18]   ; i_clk        ; i_clk       ; 0.000        ; 0.246      ; 1.197      ;
; 0.868 ; countTrue:ct|count[5]    ; countTrue:ct|count[6]    ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.989      ;
; 0.868 ; countTrue:ct|count[4]    ; countTrue:ct|count[6]    ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.989      ;
; 0.868 ; countTrue:ct|count[2]    ; countTrue:ct|count[4]    ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.989      ;
; 0.870 ; countTrue:ct|count[0]    ; countTrue:ct|count[4]    ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.990      ;
; 0.875 ; countTrue:ct|count[10]   ; countTrue:ct|count[11]   ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.996      ;
; 0.878 ; countTrue:ct|count[10]   ; countTrue:ct|count[12]   ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.999      ;
; 0.878 ; countTrue:ct|count[8]    ; countTrue:ct|count[15]   ; i_clk        ; i_clk       ; 0.000        ; 0.236      ; 1.198      ;
; 0.883 ; countTrue:ct|count[28]   ; countTrue:ct|count[29]   ; i_clk        ; i_clk       ; 0.000        ; 0.045      ; 1.012      ;
; 0.884 ; countTrue:ct|count[26]   ; countTrue:ct|count[27]   ; i_clk        ; i_clk       ; 0.000        ; 0.045      ; 1.013      ;
; 0.884 ; countTrue:ct|count[16]   ; countTrue:ct|count[18]   ; i_clk        ; i_clk       ; 0.000        ; 0.045      ; 1.013      ;
; 0.885 ; countTrue:ct|count[6]    ; countTrue:ct|count[7]    ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 1.006      ;
; 0.886 ; countTrue:ct|count[0]    ; countTrue:ct|count[1]    ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 1.006      ;
; 0.888 ; countTrue:ct|count[6]    ; countTrue:ct|count[8]    ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 1.009      ;
; 0.892 ; countTrue:ct|count[15]   ; countTrue:ct|count[17]   ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 1.031      ;
; 0.893 ; countTrue:ct|count[27]   ; countTrue:ct|count[30]   ; i_clk        ; i_clk       ; 0.000        ; 0.045      ; 1.022      ;
; 0.898 ; countTrue:ct|count[0]    ; countTrue:ct|count[2]    ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 1.018      ;
; 0.902 ; countTrue:ct|count[9]    ; countTrue:ct|count[17]   ; i_clk        ; i_clk       ; 0.000        ; 0.246      ; 1.232      ;
; 0.905 ; countTrue:ct|count[25]   ; countTrue:ct|count[27]   ; i_clk        ; i_clk       ; 0.000        ; 0.045      ; 1.034      ;
; 0.908 ; countTrue:ct|count[25]   ; countTrue:ct|count[28]   ; i_clk        ; i_clk       ; 0.000        ; 0.045      ; 1.037      ;
; 0.908 ; countTrue:ct|count[14]   ; countTrue:ct|count[19]   ; i_clk        ; i_clk       ; 0.000        ; 0.246      ; 1.238      ;
; 0.911 ; countTrue:ct|count[15]   ; countTrue:ct|count[18]   ; i_clk        ; i_clk       ; 0.000        ; 0.055      ; 1.050      ;
; 0.911 ; countTrue:ct|count[14]   ; countTrue:ct|count[20]   ; i_clk        ; i_clk       ; 0.000        ; 0.246      ; 1.241      ;
; 0.913 ; countTrue:ct|count[27]   ; countTrue:ct|count[29]   ; i_clk        ; i_clk       ; 0.000        ; 0.045      ; 1.042      ;
; 0.914 ; countTrue:ct|count[23]   ; countTrue:ct|count[25]   ; i_clk        ; i_clk       ; 0.000        ; 0.045      ; 1.043      ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -6.978   ; 0.368 ; N/A      ; N/A     ; -3.000              ;
;  i_clk           ; -6.978   ; 0.368 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -222.925 ; 0.0   ; 0.0      ; 0.0     ; -44.914             ;
;  i_clk           ; -222.925 ; 0.000 ; N/A      ; N/A     ; -44.914             ;
+------------------+----------+-------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin              ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; has_car_c        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_carBarrier     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_alert          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_bridge_s       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; machine_state[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; machine_state[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; machine_state[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; i_boatClose             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_boatHere              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_clk                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_carIn                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_carOut                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_reset                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; has_car_c        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; o_carBarrier     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; o_alert          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; o_bridge_s       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; machine_state[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; machine_state[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; machine_state[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; has_car_c        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; o_carBarrier     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; o_alert          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; o_bridge_s       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; machine_state[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; machine_state[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; machine_state[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; has_car_c        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_carBarrier     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_alert          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_bridge_s       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; machine_state[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; machine_state[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; machine_state[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk      ; i_clk    ; 285140   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; i_clk      ; i_clk    ; 285140   ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 126   ; 126  ;
; Unconstrained Output Ports      ; 7     ; 7    ;
; Unconstrained Output Port Paths ; 277   ; 277  ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; i_clk  ; i_clk ; Base ; Constrained ;
+--------+-------+------+-------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; i_boatClose ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_boatHere  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_carIn     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_carOut    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_reset     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                               ;
+------------------+---------------------------------------------------------------------------------------+
; Output Port      ; Comment                                                                               ;
+------------------+---------------------------------------------------------------------------------------+
; has_car_c        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; machine_state[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; machine_state[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; machine_state[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_alert          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_bridge_s       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_carBarrier     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------------+---------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                          ;
+-------------+--------------------------------------------------------------------------------------+
; Input Port  ; Comment                                                                              ;
+-------------+--------------------------------------------------------------------------------------+
; i_boatClose ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_boatHere  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_carIn     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_carOut    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; i_reset     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+--------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                               ;
+------------------+---------------------------------------------------------------------------------------+
; Output Port      ; Comment                                                                               ;
+------------------+---------------------------------------------------------------------------------------+
; has_car_c        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; machine_state[0] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; machine_state[1] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; machine_state[2] ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_alert          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_bridge_s       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_carBarrier     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 21.1.0 Build 842 10/21/2021 SJ Lite Edition
    Info: Processing started: Sat Jul  2 16:19:09 2022
Info: Command: quartus_sta drawbridge -c drawbridge
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'drawbridge.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_clk i_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -6.978
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.978            -222.925 i_clk 
Info (332146): Worst-case hold slack is 0.699
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.699               0.000 i_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -42.000 i_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -6.021
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.021            -192.818 i_clk 
Info (332146): Worst-case hold slack is 0.628
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.628               0.000 i_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -42.000 i_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.551
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.551            -109.592 i_clk 
Info (332146): Worst-case hold slack is 0.368
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.368               0.000 i_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -44.914 i_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4787 megabytes
    Info: Processing ended: Sat Jul  2 16:19:10 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


