<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.6.2" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Base" name="0">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <main name="meiadiferenca"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="0" map="Button2" name="Menu Tool"/>
    <tool lib="0" map="Ctrl Button1" name="Menu Tool"/>
    <tool lib="0" map="Button3" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="0" name="Poke Tool"/>
    <tool lib="0" name="Edit Tool"/>
    <tool lib="0" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="meiadiferenca">
    <a name="circuit" val="meiadiferenca"/>
    <a name="label" val="MD"/>
    <a name="labelup" val="east"/>
    <a name="labelfont" val="SansSerif plain 12"/>
    <wire from="(270,110)" to="(270,230)"/>
    <wire from="(280,190)" to="(370,190)"/>
    <wire from="(430,210)" to="(470,210)"/>
    <wire from="(400,100)" to="(470,100)"/>
    <wire from="(270,230)" to="(370,230)"/>
    <wire from="(280,120)" to="(350,120)"/>
    <wire from="(230,110)" to="(270,110)"/>
    <wire from="(230,190)" to="(280,190)"/>
    <wire from="(280,120)" to="(280,190)"/>
    <wire from="(270,80)" to="(270,110)"/>
    <wire from="(330,80)" to="(350,80)"/>
    <wire from="(270,80)" to="(300,80)"/>
    <comp lib="0" loc="(230,190)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="b"/>
    </comp>
    <comp lib="1" loc="(430,210)" name="XOR Gate"/>
    <comp lib="0" loc="(470,210)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="s1"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(470,100)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="s0"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="0" loc="(230,110)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="a"/>
    </comp>
    <comp lib="0" loc="(193,340)" name="Text">
      <a name="text" val="Alvaro Henrique - 395487"/>
    </comp>
    <comp lib="1" loc="(400,100)" name="AND Gate"/>
    <comp lib="1" loc="(330,80)" name="NOT Gate"/>
  </circuit>
  <circuit name="diferencacompleta">
    <a name="circuit" val="diferencacompleta"/>
    <a name="label" val=""/>
    <a name="labelup" val="east"/>
    <a name="labelfont" val="SansSerif plain 12"/>
    <wire from="(250,30)" to="(270,30)"/>
    <wire from="(260,110)" to="(320,110)"/>
    <wire from="(320,150)" to="(370,150)"/>
    <wire from="(40,160)" to="(80,160)"/>
    <wire from="(270,100)" to="(430,100)"/>
    <wire from="(50,30)" to="(50,50)"/>
    <wire from="(50,30)" to="(220,30)"/>
    <wire from="(130,40)" to="(130,160)"/>
    <wire from="(130,40)" to="(220,40)"/>
    <wire from="(40,180)" to="(70,180)"/>
    <wire from="(110,170)" to="(370,170)"/>
    <wire from="(270,30)" to="(270,100)"/>
    <wire from="(70,170)" to="(80,170)"/>
    <wire from="(320,110)" to="(320,150)"/>
    <wire from="(70,170)" to="(70,180)"/>
    <wire from="(110,160)" to="(130,160)"/>
    <wire from="(250,40)" to="(260,40)"/>
    <wire from="(420,160)" to="(430,160)"/>
    <wire from="(40,50)" to="(50,50)"/>
    <wire from="(260,40)" to="(260,110)"/>
    <comp lib="0" loc="(430,100)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="s0"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(420,160)" name="OR Gate"/>
    <comp lib="0" loc="(40,160)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="a"/>
    </comp>
    <comp lib="0" loc="(40,180)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="b"/>
    </comp>
    <comp lib="0" loc="(430,160)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="s1"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp loc="(110,160)" name="meiadiferenca"/>
    <comp loc="(250,30)" name="meiadiferenca"/>
    <comp lib="0" loc="(40,50)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="v"/>
    </comp>
  </circuit>
</project>
