# 比較回路

このVerilogコードは、2つの入力信号 `a` と `b` を比較し、等しいかどうかを判定するモジュールを定義しています。

- `module COMP_EQ(a, b, a_eq_b);`: `COMP_EQ`モジュールを定義しています。
  - `input a, b;`: 入力信号 `a` と `b` を宣言しています。これらは1ビット幅の単一のビットです。
  - `output a_eq_b;`: 出力信号 `a_eq_b` を宣言しています。これも1ビットの単一のビットです。この信号は `a` と `b` の等しさを示します。

- `assign a_eq_b = (a == b);`: モジュール内の連続代入文（`assign`文）を使用して、出力信号 `a_eq_b` を計算しています。この式は、`a` と `b` の値を比較して、等しければ `a_eq_b` に1を、等しくなければ0を代入します。

つまり、このモジュールは単一ビットの `a` と `b` の等価性を判定し、その結果を出力信号 `a_eq_b` に反映します。もし `a` と `b` が等しければ、`a_eq_b` は1になります。等しくなければ、`a_eq_b` は0になります。このモジュールは単純な等価比較を行うことができます。

~~~v
         0 a=0 b=0 a_eq_b=1
    100000 a=0 b=1 a_eq_b=0
    200000 a=1 b=0 a_eq_b=0
    300000 a=1 b=1 a_eq_b=1
    400000 a=0 b=0 a_eq_b=1
~~~

## 乗算回路

``assign a_eq_b = a * b;``

４ビット×４ビットの乗算結果を８ビットで出力，入力は符号なし．
回路規模，速度面から別に用意したブロック（コンパイルド・セルなど）を用いた方が良い

~~~v
         0 a=0 b=0 a_eq_b=0
    100000 a=0 b=1 a_eq_b=0
    200000 a=1 b=0 a_eq_b=0
    300000 a=1 b=1 a_eq_b=1
    400000 a=0 b=0 a_eq_b=0
~~~

## バレルシフト

組合わせ回路で作成したクロック不要のシフト回路
``assign a_eq_b = a << b;``
MSB側にシフト，LSB側は0が詰められる
回路規模が大きくなるので注意．

~~~v
         0 a=0 b=0 a_eq_b=0
    100000 a=0 b=1 a_eq_b=0
    200000 a=1 b=0 a_eq_b=1
    300000 a=1 b=1 a_eq_b=0
    400000 a=0 b=0 a_eq_b=0
~~~
