# Generated by Yosys 0.56+171 (git sha1 6fdcdd41d, g++ 11.4.0-1ubuntu1~22.04.2 -Og -fPIC)
autoidx 7
attribute \top 1
attribute \src "dut.sv:1.1-14.10"
module \code_hdl_models_decoder_2to4_gates
  attribute \src "dut.sv:3.8-3.10"
  wire output 3 \f0
  attribute \src "dut.sv:3.11-3.13"
  wire output 4 \f1
  attribute \src "dut.sv:3.14-3.16"
  wire output 5 \f2
  attribute \src "dut.sv:3.17-3.19"
  wire output 6 \f3
  attribute \src "dut.sv:5.6-5.8"
  wire \n1
  attribute \src "dut.sv:5.9-5.11"
  wire \n2
  attribute \src "dut.sv:2.7-2.8"
  wire input 1 \x
  attribute \src "dut.sv:2.9-2.10"
  wire input 2 \y
  attribute \src "dut.sv:10.5-10.17"
  cell $and $and$dut.sv:10$2
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \n1
    connect \B \y
    connect \Y \f1
  end
  attribute \src "dut.sv:11.5-11.17"
  cell $and $and$dut.sv:11$3
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \x
    connect \B \n2
    connect \Y \f2
  end
  attribute \src "dut.sv:12.5-12.16"
  cell $and $and$dut.sv:12$4
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \x
    connect \B \y
    connect \Y \f3
  end
  attribute \src "dut.sv:9.5-9.18"
  cell $and $and$dut.sv:9$1
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_SIGNED 0
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \n1
    connect \B \n2
    connect \Y \f0
  end
  attribute \src "dut.sv:7.5-7.14"
  cell $not $not$dut.sv:7$5
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \x
    connect \Y \n1
  end
  attribute \src "dut.sv:8.5-8.14"
  cell $not $not$dut.sv:8$6
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \y
    connect \Y \n2
  end
end
