// File: shadow1.v
// Generated by MyHDL 0.11.49
// Date: Mon Oct  7 14:09:50 2024


`timescale 1ns/10ps

module shadow1 (
    d15_o,
    d15_i
);
// Permute input bits.
// 
// d15_i: output port
// d8_o: input port
// mapping: tuple that maps input bit indices 
//          to output bit positions
// 
//          

output [15:0] d15_o;
wire [15:0] d15_o;
input [15:0] d15_i;

wire [15:0] q;

assign q[15] = d15_i[0];
assign q[14] = d15_i[1];
assign q[13] = d15_i[2];
assign q[12] = d15_i[3];
assign q[11] = d15_i[4];
assign q[10] = d15_i[5];
assign q[9] = d15_i[6];
assign q[8] = d15_i[7];
assign q[7] = d15_i[8];
assign q[6] = d15_i[9];
assign q[5] = d15_i[10];
assign q[4] = d15_i[11];
assign q[3] = d15_i[12];
assign q[2] = d15_i[13];
assign q[1] = d15_i[14];
assign q[0] = d15_i[15];



assign d15_o = q;

endmodule
