<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:23:57.2357</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.04.24</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0053474</applicationNumber><claimCount>16</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>표시 장치</inventionTitle><inventionTitleEng>display device</inventionTitleEng><openDate>2024.11.01</openDate><openNumber>10-2024-0157167</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2016.01.01)</ipcDate><ipcNumber>G09G 3/3266</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10K 59/131</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/67</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 발명은 풀업 트랜지스터 및 풀다운 트랜지스터의 전류 구동 능력이 향상됨과 아울러 데드 스페이스의 면적이 줄어들 수 있는 표시 장치에 관한 것으로, 표시 영역(DA) 및 비표시 영역(NDA)을 갖는 기판(SUB); 상기 기판의 표시 영역에 배치된 화소; 및 상기 기판의 비표시 영역에 배치되며, 상기 화소의 트랜지스터에 연결된 게이트 구동 회로(400)를 포함하며, 상기 게이트 구동 회로는 풀업 트랜지스터(M9) 및 풀다운 트랜지스터(M10)를 포함하며, 상기 풀업 트랜지스터 및 풀다운 트랜지스터 중 적어도 하나는 복수의 게이트 전극들을 포함하는 복수의 서브 트랜지스터들(M9-1, M9-2, M10-1, M10-2)을 포함하며, 상기 복수의 서브 트랜지스터들은 상기 복수의 게이트 전극들 중 적어도 하나(GE2, GE22)를 공유한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 표시 영역 및 비표시 영역을 갖는 기판;상기 기판의 표시 영역에 배치된 화소; 및상기 기판의 비표시 영역에 배치되며, 상기 화소의 트랜지스터에 연결된 게이트 구동 회로를 포함하며,상기 게이트 구동 회로는 풀업 트랜지스터 및 풀다운 트랜지스터를 포함하며,상기 풀업 트랜지스터 및 풀다운 트랜지스터 중 적어도 하나는 복수의 게이트 전극들을 포함하는 복수의 서브 트랜지스터들을 포함하며,상기 복수의 서브 트랜지스터들은 상기 복수의 게이트 전극들 중 적어도 하나를 공유하는 표시 장치. </claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서,상기 복수의 게이트 전극들은,상기 기판 상에 배치된 제1 게이트 전극;상기 제1 게이트 전극 상에 배치된 제2 게이트 전극; 및상기 제2 게이트 전극 상에 배치된 제3 게이트 전극을 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>3. 제2 항에 있어서,상기 복수의 서브 트랜지스터들은 상기 제2 게이트 전극을 공유하는 표시 장치.</claim></claimInfo><claimInfo><claim>4. 제3 항에 있어서,상기 복수의 서브 트랜지스터들은 병렬로 접속된 제1 서브 트랜지스터 및 제2 서브 트랜지스터를 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>5. 제4 항에 있어서,상기 제1 서브 트랜지스터는,상기 제1 게이트 전극;상기 제2 게이트 전극; 및상기 제1 게이트 전극과 상기 제2 게이트 전극 사이에 배치된 제1 액티브층을 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>6. 제5 항에 있어서,상기 제2 서브 트랜지스터는,상기 제2 게이트 전극;상기 제3 게이트 전극; 및상기 제2 게이트 전극과 상기 제3 게이트 전극 사이에 배치된 제2 액티브층을 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>7. 제6 항에 있어서,상기 제1 액티브층 중 상기 제1 서브 트랜지스터의 제1 드레인 전극에 대응되는 부분과 상기 제2 액티브층 중 상기 제2 서브 트랜지스터의 제2 드레인 전극에 대응되는 부분이 서로 연결된 표시 장치.</claim></claimInfo><claimInfo><claim>8. 제7 항에 있어서, 상기 제1 드레인 전극과 상기 제2 드레인 전극은 절연막의 콘택홀을 통해 서로 연결된 표시 장치.</claim></claimInfo><claimInfo><claim>9. 제6 항에 있어서,상기 제1 액티브층 중 상기 제1 서브 트랜지스터의 제1 소스 전극에 대응되는 부분과 상기 제2 액티브층 중 상기 제2 서브 트랜지스터의 제2 소스 전극에 대응되는 부분이 서로 연결된 표시 장치.</claim></claimInfo><claimInfo><claim>10. 제9 항에 있어서, 상기 제1 소스 전극과 상기 제2 소스 전극은 절연막의 콘택홀을 통해 서로 연결된 표시 장치.</claim></claimInfo><claimInfo><claim>11. 제2 항에 있어서,상기 제1 게이트 전극, 상기 제2 게이트 전극 및 상기 제3 게이트 전극은 절연막의 콘택홀을 통해 서로 연결된 표시 장치.</claim></claimInfo><claimInfo><claim>12. 제6 항에 있어서,상기 제1 액티브층 및 상기 제2 액티브층은 동일한 반도체 물질을 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>13. 제12 항에 있어서,상기 제1 액티브층 및 상기 제2 액티브층은 각각 산화물 반도체 물질을 포함하는 표시 장치.</claim></claimInfo><claimInfo><claim>14. 제13 항에 있어서,상기 산화물 반도체 물질은 인듐-갈륨-아연 산화물(Indium-Gallium-Zinc-Oxide; IGZO)을 포함하는 산화물 반도체 또는 인듐-갈륨-아연-주석 산화물(Indium-Gallium-Zinc-Tin Oxide; IGZTO) 포함하는 산화물 반도체인 표시 장치.</claim></claimInfo><claimInfo><claim>15. 제2 항에 있어서,상기 제1 게이트 전극, 상기 제2 게이트 전극 및 상기 제3 게이트 전극은 서로 중첩하는 표시 장치.</claim></claimInfo><claimInfo><claim>16. 제6 항에 있어서,상기 제1 액티브층 및 상기 제2 액티브층은 서로 중첩하는 표시 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기 용인시 기흥구...</address><code>120120164552</code><country>대한민국</country><engName>Samsung Display Co., Ltd.</engName><name>삼성디스플레이 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KIM, Keun Woo</engName><name>김근우</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KIM, Doo Na</engName><name>김두나</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>KIM, Sang Sub</engName><name>김상섭</name></inventorInfo><inventorInfo><address>경기도 용인시 기흥구...</address><code> </code><country> </country><engName>SUNG, Bum Mo</engName><name>성범모</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 서초구 남부순환로 ****, *층(서초동, 한원빌딩)</address><code>920071001019</code><country>대한민국</country><engName>KASAN IP &amp; LAW FIRM</engName><name>특허법인가산</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.04.24</receiptDate><receiptNumber>1-1-2023-0459728-48</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Amendment to Patent Application, etc.] Amendment</documentEngName><documentName>[출원서 등 보정]보정서</documentName><receiptDate>2025.07.23</receiptDate><receiptNumber>1-1-2025-0835497-85</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230053474.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93fe41ef1acadada651a7b0cba38ba310b2e8e57b53901ebe83fe9bc55696582b72f42bf6683612204e252eb006e2ed7cc248ec590ebe06857</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf5172d1aa06b17a20f2fb1881a46444eed7a88d754f35a76858e3a5d686c22fd00ec59c56627ab85dc24374e3762303d343b483a39c2f5a3b</path></imagePathInfo><rndInfoArray><rndInfo><rndDepartmentName>산업통상자원부</rndDepartmentName><rndDuration>2023.01.01 ~ 2023.12.31</rndDuration><rndManagingInstituteName>삼성디스플레이(주)</rndManagingInstituteName><rndProjectName>전자부품산업기술개발(R＆D)</rndProjectName><rndSpecialInstituteName>한국산업기술기획평가원</rndSpecialInstituteName><rndTaskContribution>1/1</rndTaskContribution><rndTaskName>모바일 AMOLED용 저저항배선기반 단채널 산화물 TFT 어레이 기술개발</rndTaskName><rndTaskNumber>1415185391</rndTaskNumber></rndInfo></rndInfoArray></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>