Timing Analyzer report for uart_tranciever
Thu Aug 21 20:09:48 2025
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; uart_tranciever                                     ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.06        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   4.1%      ;
;     Processors 3-4         ;   0.9%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 86.38 MHz ; 86.38 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+---------+-------------------+
; Clock ; Slack   ; End Point TNS     ;
+-------+---------+-------------------+
; clk   ; -10.577 ; -739.046          ;
+-------+---------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.401 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -236.870                         ;
+-------+--------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                          ;
+---------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; -10.577 ; last_byte[0] ; tx_data[0]   ; clk          ; clk         ; 1.000        ; -0.086     ; 11.489     ;
; -10.421 ; num1[0]      ; tx_data[0]   ; clk          ; clk         ; 1.000        ; -0.085     ; 11.334     ;
; -10.121 ; num2[0]      ; tx_data[0]   ; clk          ; clk         ; 1.000        ; -0.085     ; 11.034     ;
; -10.110 ; num2[4]      ; tx_data[0]   ; clk          ; clk         ; 1.000        ; -0.085     ; 11.023     ;
; -10.017 ; num1[1]      ; tx_data[0]   ; clk          ; clk         ; 1.000        ; -0.085     ; 10.930     ;
; -10.013 ; num2[1]      ; tx_data[0]   ; clk          ; clk         ; 1.000        ; -0.085     ; 10.926     ;
; -9.940  ; last_byte[0] ; tx_data[7]   ; clk          ; clk         ; 1.000        ; -0.085     ; 10.853     ;
; -9.936  ; last_byte[0] ; tx_data[6]   ; clk          ; clk         ; 1.000        ; -0.085     ; 10.849     ;
; -9.823  ; num1[2]      ; tx_data[0]   ; clk          ; clk         ; 1.000        ; -0.085     ; 10.736     ;
; -9.820  ; last_byte[0] ; leds[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.085     ; 10.733     ;
; -9.816  ; num2[2]      ; tx_data[0]   ; clk          ; clk         ; 1.000        ; -0.085     ; 10.729     ;
; -9.793  ; num1[0]      ; tx_data[7]   ; clk          ; clk         ; 1.000        ; -0.084     ; 10.707     ;
; -9.789  ; num1[0]      ; tx_data[6]   ; clk          ; clk         ; 1.000        ; -0.084     ; 10.703     ;
; -9.722  ; last_byte[0] ; tx_data[5]   ; clk          ; clk         ; 1.000        ; -0.085     ; 10.635     ;
; -9.676  ; num1[3]      ; tx_data[0]   ; clk          ; clk         ; 1.000        ; -0.085     ; 10.589     ;
; -9.664  ; num1[0]      ; leds[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.084     ; 10.578     ;
; -9.617  ; num1[4]      ; tx_data[0]   ; clk          ; clk         ; 1.000        ; -0.085     ; 10.530     ;
; -9.575  ; num1[0]      ; tx_data[5]   ; clk          ; clk         ; 1.000        ; -0.084     ; 10.489     ;
; -9.541  ; last_byte[0] ; tx_data[4]   ; clk          ; clk         ; 1.000        ; -0.085     ; 10.454     ;
; -9.518  ; num2[4]      ; tx_data[7]   ; clk          ; clk         ; 1.000        ; -0.084     ; 10.432     ;
; -9.514  ; num2[4]      ; tx_data[6]   ; clk          ; clk         ; 1.000        ; -0.084     ; 10.428     ;
; -9.484  ; num2[0]      ; tx_data[7]   ; clk          ; clk         ; 1.000        ; -0.084     ; 10.398     ;
; -9.477  ; num2[0]      ; tx_data[6]   ; clk          ; clk         ; 1.000        ; -0.084     ; 10.391     ;
; -9.454  ; last_byte[0] ; tx_data[2]   ; clk          ; clk         ; 1.000        ; -0.086     ; 10.366     ;
; -9.409  ; num1[1]      ; tx_data[7]   ; clk          ; clk         ; 1.000        ; -0.084     ; 10.323     ;
; -9.405  ; num1[1]      ; tx_data[6]   ; clk          ; clk         ; 1.000        ; -0.084     ; 10.319     ;
; -9.394  ; num1[0]      ; tx_data[4]   ; clk          ; clk         ; 1.000        ; -0.084     ; 10.308     ;
; -9.392  ; num2[1]      ; tx_data[7]   ; clk          ; clk         ; 1.000        ; -0.084     ; 10.306     ;
; -9.388  ; num2[1]      ; tx_data[6]   ; clk          ; clk         ; 1.000        ; -0.084     ; 10.302     ;
; -9.364  ; num2[0]      ; leds[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.084     ; 10.278     ;
; -9.353  ; num2[4]      ; leds[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.084     ; 10.267     ;
; -9.307  ; num1[0]      ; tx_data[2]   ; clk          ; clk         ; 1.000        ; -0.085     ; 10.220     ;
; -9.300  ; num2[4]      ; tx_data[5]   ; clk          ; clk         ; 1.000        ; -0.084     ; 10.214     ;
; -9.263  ; num2[0]      ; tx_data[5]   ; clk          ; clk         ; 1.000        ; -0.084     ; 10.177     ;
; -9.260  ; num1[1]      ; leds[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.084     ; 10.174     ;
; -9.256  ; num2[1]      ; leds[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.084     ; 10.170     ;
; -9.191  ; num1[1]      ; tx_data[5]   ; clk          ; clk         ; 1.000        ; -0.084     ; 10.105     ;
; -9.189  ; num1[2]      ; tx_data[7]   ; clk          ; clk         ; 1.000        ; -0.084     ; 10.103     ;
; -9.185  ; num1[2]      ; tx_data[6]   ; clk          ; clk         ; 1.000        ; -0.084     ; 10.099     ;
; -9.182  ; num2[2]      ; tx_data[7]   ; clk          ; clk         ; 1.000        ; -0.084     ; 10.096     ;
; -9.178  ; num2[2]      ; tx_data[6]   ; clk          ; clk         ; 1.000        ; -0.084     ; 10.092     ;
; -9.174  ; num2[1]      ; tx_data[5]   ; clk          ; clk         ; 1.000        ; -0.084     ; 10.088     ;
; -9.135  ; num2[3]      ; tx_data[0]   ; clk          ; clk         ; 1.000        ; -0.085     ; 10.048     ;
; -9.129  ; last_byte[0] ; tx_data[3]   ; clk          ; clk         ; 1.000        ; -0.085     ; 10.042     ;
; -9.119  ; num2[4]      ; tx_data[4]   ; clk          ; clk         ; 1.000        ; -0.084     ; 10.033     ;
; -9.082  ; num2[0]      ; tx_data[4]   ; clk          ; clk         ; 1.000        ; -0.084     ; 9.996      ;
; -9.066  ; num1[2]      ; leds[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.084     ; 9.980      ;
; -9.059  ; num2[2]      ; leds[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.084     ; 9.973      ;
; -9.039  ; num1[3]      ; tx_data[7]   ; clk          ; clk         ; 1.000        ; -0.084     ; 9.953      ;
; -9.032  ; num1[3]      ; tx_data[6]   ; clk          ; clk         ; 1.000        ; -0.084     ; 9.946      ;
; -9.032  ; num2[4]      ; tx_data[2]   ; clk          ; clk         ; 1.000        ; -0.085     ; 9.945      ;
; -9.010  ; num1[1]      ; tx_data[4]   ; clk          ; clk         ; 1.000        ; -0.084     ; 9.924      ;
; -8.993  ; num2[1]      ; tx_data[4]   ; clk          ; clk         ; 1.000        ; -0.084     ; 9.907      ;
; -8.992  ; num2[0]      ; tx_data[2]   ; clk          ; clk         ; 1.000        ; -0.085     ; 9.905      ;
; -8.980  ; num1[4]      ; tx_data[7]   ; clk          ; clk         ; 1.000        ; -0.084     ; 9.894      ;
; -8.980  ; num1[0]      ; tx_data[3]   ; clk          ; clk         ; 1.000        ; -0.084     ; 9.894      ;
; -8.973  ; num1[8]      ; tx_data[0]   ; clk          ; clk         ; 1.000        ; -0.085     ; 9.886      ;
; -8.973  ; num1[4]      ; tx_data[6]   ; clk          ; clk         ; 1.000        ; -0.084     ; 9.887      ;
; -8.971  ; num1[2]      ; tx_data[5]   ; clk          ; clk         ; 1.000        ; -0.084     ; 9.885      ;
; -8.964  ; num2[2]      ; tx_data[5]   ; clk          ; clk         ; 1.000        ; -0.084     ; 9.878      ;
; -8.923  ; num1[1]      ; tx_data[2]   ; clk          ; clk         ; 1.000        ; -0.085     ; 9.836      ;
; -8.919  ; num1[3]      ; leds[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.084     ; 9.833      ;
; -8.906  ; num2[1]      ; tx_data[2]   ; clk          ; clk         ; 1.000        ; -0.085     ; 9.819      ;
; -8.891  ; num1[5]      ; tx_data[0]   ; clk          ; clk         ; 1.000        ; -0.085     ; 9.804      ;
; -8.860  ; num1[4]      ; leds[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.084     ; 9.774      ;
; -8.818  ; num1[3]      ; tx_data[5]   ; clk          ; clk         ; 1.000        ; -0.084     ; 9.732      ;
; -8.790  ; num1[2]      ; tx_data[4]   ; clk          ; clk         ; 1.000        ; -0.084     ; 9.704      ;
; -8.783  ; num2[2]      ; tx_data[4]   ; clk          ; clk         ; 1.000        ; -0.084     ; 9.697      ;
; -8.759  ; num1[4]      ; tx_data[5]   ; clk          ; clk         ; 1.000        ; -0.084     ; 9.673      ;
; -8.706  ; num2[6]      ; tx_data[0]   ; clk          ; clk         ; 1.000        ; -0.085     ; 9.619      ;
; -8.705  ; num2[4]      ; tx_data[3]   ; clk          ; clk         ; 1.000        ; -0.084     ; 9.619      ;
; -8.703  ; num1[2]      ; tx_data[2]   ; clk          ; clk         ; 1.000        ; -0.085     ; 9.616      ;
; -8.696  ; num2[2]      ; tx_data[2]   ; clk          ; clk         ; 1.000        ; -0.085     ; 9.609      ;
; -8.679  ; num2[8]      ; tx_data[0]   ; clk          ; clk         ; 1.000        ; -0.085     ; 9.592      ;
; -8.673  ; num2[0]      ; tx_data[3]   ; clk          ; clk         ; 1.000        ; -0.084     ; 9.587      ;
; -8.637  ; num1[3]      ; tx_data[4]   ; clk          ; clk         ; 1.000        ; -0.084     ; 9.551      ;
; -8.622  ; num1[7]      ; tx_data[0]   ; clk          ; clk         ; 1.000        ; -0.095     ; 9.525      ;
; -8.614  ; num2[5]      ; tx_data[0]   ; clk          ; clk         ; 1.000        ; -0.085     ; 9.527      ;
; -8.596  ; num1[1]      ; tx_data[3]   ; clk          ; clk         ; 1.000        ; -0.084     ; 9.510      ;
; -8.579  ; num2[1]      ; tx_data[3]   ; clk          ; clk         ; 1.000        ; -0.084     ; 9.493      ;
; -8.578  ; num1[4]      ; tx_data[4]   ; clk          ; clk         ; 1.000        ; -0.084     ; 9.492      ;
; -8.547  ; num1[3]      ; tx_data[2]   ; clk          ; clk         ; 1.000        ; -0.085     ; 9.460      ;
; -8.498  ; num2[3]      ; tx_data[7]   ; clk          ; clk         ; 1.000        ; -0.084     ; 9.412      ;
; -8.491  ; num2[3]      ; tx_data[6]   ; clk          ; clk         ; 1.000        ; -0.084     ; 9.405      ;
; -8.488  ; num1[4]      ; tx_data[2]   ; clk          ; clk         ; 1.000        ; -0.085     ; 9.401      ;
; -8.440  ; last_byte[0] ; tx_data[1]   ; clk          ; clk         ; 1.000        ; -0.085     ; 9.353      ;
; -8.413  ; num2[11]     ; tx_data[0]   ; clk          ; clk         ; 1.000        ; -0.085     ; 9.326      ;
; -8.382  ; num1[8]      ; tx_data[7]   ; clk          ; clk         ; 1.000        ; -0.084     ; 9.296      ;
; -8.378  ; num1[8]      ; tx_data[6]   ; clk          ; clk         ; 1.000        ; -0.084     ; 9.292      ;
; -8.378  ; num2[3]      ; leds[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.084     ; 9.292      ;
; -8.376  ; num1[2]      ; tx_data[3]   ; clk          ; clk         ; 1.000        ; -0.084     ; 9.290      ;
; -8.369  ; num2[2]      ; tx_data[3]   ; clk          ; clk         ; 1.000        ; -0.084     ; 9.283      ;
; -8.293  ; num1[0]      ; tx_data[1]   ; clk          ; clk         ; 1.000        ; -0.084     ; 9.207      ;
; -8.282  ; num1[5]      ; tx_data[7]   ; clk          ; clk         ; 1.000        ; -0.084     ; 9.196      ;
; -8.278  ; num1[5]      ; tx_data[6]   ; clk          ; clk         ; 1.000        ; -0.084     ; 9.192      ;
; -8.277  ; num2[3]      ; tx_data[5]   ; clk          ; clk         ; 1.000        ; -0.084     ; 9.191      ;
; -8.248  ; num1[6]      ; tx_data[0]   ; clk          ; clk         ; 1.000        ; -0.085     ; 9.161      ;
; -8.228  ; num1[3]      ; tx_data[3]   ; clk          ; clk         ; 1.000        ; -0.084     ; 9.142      ;
; -8.216  ; num1[8]      ; leds[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.084     ; 9.130      ;
; -8.169  ; num1[4]      ; tx_data[3]   ; clk          ; clk         ; 1.000        ; -0.084     ; 9.083      ;
+---------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                       ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; tx_byte_count[0]                    ; tx_byte_count[0]                    ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.401 ; tx_byte_count[2]                    ; tx_byte_count[2]                    ; clk          ; clk         ; 0.000        ; 0.082      ; 0.669      ;
; 0.402 ; leds[0]~reg0                        ; leds[0]~reg0                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; last_byte[0]                        ; last_byte[0]                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:uart_tx_inst|bit_index[2]   ; uart_tx:uart_tx_inst|bit_index[2]   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:uart_tx_inst|bit_index[1]   ; uart_tx:uart_tx_inst|bit_index[1]   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:uart_tx_inst|bit_index[0]   ; uart_tx:uart_tx_inst|bit_index[0]   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:uart_tx_inst|state.START    ; uart_tx:uart_tx_inst|state.START    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:uart_tx_inst|state.STOP     ; uart_tx:uart_tx_inst|state.STOP     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:uart_tx_inst|counter[31]    ; uart_tx:uart_tx_inst|counter[31]    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:uart_tx_inst|state.IDLE     ; uart_tx:uart_tx_inst|state.IDLE     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_tx:uart_tx_inst|o_active       ; uart_tx:uart_tx_inst|o_active       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; echo_pending                        ; echo_pending                        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx_inst|data[6]        ; uart_rx:uart_rx_inst|data[6]        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx_inst|data[5]        ; uart_rx:uart_rx_inst|data[5]        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx_inst|data[4]        ; uart_rx:uart_rx_inst|data[4]        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx_inst|data[3]        ; uart_rx:uart_rx_inst|data[3]        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx_inst|data[2]        ; uart_rx:uart_rx_inst|data[2]        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx_inst|data[1]        ; uart_rx:uart_rx_inst|data[1]        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx_inst|data[0]        ; uart_rx:uart_rx_inst|data[0]        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; byte_count[2]                       ; byte_count[2]                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; byte_count[1]                       ; byte_count[1]                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx_inst|data_available ; uart_rx:uart_rx_inst|data_available ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx_inst|bit_index[2]   ; uart_rx:uart_rx_inst|bit_index[2]   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx_inst|bit_index[1]   ; uart_rx:uart_rx_inst|bit_index[1]   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx_inst|bit_index[0]   ; uart_rx:uart_rx_inst|bit_index[0]   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.669      ;
; 0.403 ; uart_rx:uart_rx_inst|data[7]        ; uart_rx:uart_rx_inst|data[7]        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; byte_count[3]                       ; byte_count[3]                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.403 ; uart_rx:uart_rx_inst|state.STOP     ; uart_rx:uart_rx_inst|state.STOP     ; clk          ; clk         ; 0.000        ; 0.080      ; 0.669      ;
; 0.408 ; byte_count[0]                       ; byte_count[0]                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.674      ;
; 0.453 ; uart_tx:uart_tx_inst|state.START    ; uart_tx:uart_tx_inst|bit_index[0]   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.720      ;
; 0.487 ; uart_rx:uart_rx_inst|state.RECEIVE  ; uart_rx:uart_rx_inst|data_available ; clk          ; clk         ; 0.000        ; 0.081      ; 0.754      ;
; 0.586 ; uart_tx:uart_tx_inst|state.IDLE     ; uart_tx:uart_tx_inst|o_tx           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.853      ;
; 0.600 ; uart_rx:uart_rx_inst|rx_buffer      ; uart_rx:uart_rx_inst|rx             ; clk          ; clk         ; 0.000        ; 0.080      ; 0.866      ;
; 0.642 ; byte_count[2]                       ; byte_count[3]                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.908      ;
; 0.653 ; byte_count[2]                       ; byte_count[0]                       ; clk          ; clk         ; 0.000        ; 0.080      ; 0.919      ;
; 0.654 ; uart_rx:uart_rx_inst|counter[3]     ; uart_rx:uart_rx_inst|counter[3]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.921      ;
; 0.654 ; uart_rx:uart_rx_inst|counter[5]     ; uart_rx:uart_rx_inst|counter[5]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.921      ;
; 0.654 ; uart_rx:uart_rx_inst|counter[13]    ; uart_rx:uart_rx_inst|counter[13]    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.921      ;
; 0.654 ; uart_rx:uart_rx_inst|counter[15]    ; uart_rx:uart_rx_inst|counter[15]    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.921      ;
; 0.655 ; uart_rx:uart_rx_inst|counter[11]    ; uart_rx:uart_rx_inst|counter[11]    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.922      ;
; 0.655 ; uart_rx:uart_rx_inst|counter[1]     ; uart_rx:uart_rx_inst|counter[1]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.922      ;
; 0.656 ; uart_rx:uart_rx_inst|counter[19]    ; uart_rx:uart_rx_inst|counter[19]    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.922      ;
; 0.656 ; uart_rx:uart_rx_inst|counter[21]    ; uart_rx:uart_rx_inst|counter[21]    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.922      ;
; 0.656 ; uart_rx:uart_rx_inst|counter[29]    ; uart_rx:uart_rx_inst|counter[29]    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.922      ;
; 0.657 ; uart_rx:uart_rx_inst|counter[6]     ; uart_rx:uart_rx_inst|counter[6]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; uart_rx:uart_rx_inst|counter[7]     ; uart_rx:uart_rx_inst|counter[7]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; uart_rx:uart_rx_inst|counter[9]     ; uart_rx:uart_rx_inst|counter[9]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.924      ;
; 0.657 ; uart_rx:uart_rx_inst|counter[17]    ; uart_rx:uart_rx_inst|counter[17]    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.923      ;
; 0.657 ; uart_rx:uart_rx_inst|counter[27]    ; uart_rx:uart_rx_inst|counter[27]    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.923      ;
; 0.658 ; uart_rx:uart_rx_inst|counter[31]    ; uart_rx:uart_rx_inst|counter[31]    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; uart_rx:uart_rx_inst|counter[22]    ; uart_rx:uart_rx_inst|counter[22]    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.924      ;
; 0.658 ; byte_count[1]                       ; byte_count[2]                       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.925      ;
; 0.659 ; uart_rx:uart_rx_inst|counter[2]     ; uart_rx:uart_rx_inst|counter[2]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.926      ;
; 0.659 ; uart_rx:uart_rx_inst|counter[14]    ; uart_rx:uart_rx_inst|counter[14]    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.926      ;
; 0.659 ; uart_rx:uart_rx_inst|counter[23]    ; uart_rx:uart_rx_inst|counter[23]    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.925      ;
; 0.659 ; uart_rx:uart_rx_inst|counter[25]    ; uart_rx:uart_rx_inst|counter[25]    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.925      ;
; 0.660 ; uart_rx:uart_rx_inst|counter[4]     ; uart_rx:uart_rx_inst|counter[4]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; uart_rx:uart_rx_inst|counter[8]     ; uart_rx:uart_rx_inst|counter[8]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; uart_rx:uart_rx_inst|counter[10]    ; uart_rx:uart_rx_inst|counter[10]    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; uart_rx:uart_rx_inst|counter[12]    ; uart_rx:uart_rx_inst|counter[12]    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.927      ;
; 0.660 ; uart_rx:uart_rx_inst|counter[16]    ; uart_rx:uart_rx_inst|counter[16]    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.926      ;
; 0.661 ; uart_tx:uart_tx_inst|state.START    ; uart_tx:uart_tx_inst|state.SEND     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.928      ;
; 0.661 ; uart_rx:uart_rx_inst|counter[18]    ; uart_rx:uart_rx_inst|counter[18]    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.927      ;
; 0.661 ; uart_rx:uart_rx_inst|counter[20]    ; uart_rx:uart_rx_inst|counter[20]    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.927      ;
; 0.662 ; uart_rx:uart_rx_inst|counter[24]    ; uart_rx:uart_rx_inst|counter[24]    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.928      ;
; 0.662 ; uart_rx:uart_rx_inst|counter[26]    ; uart_rx:uart_rx_inst|counter[26]    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.928      ;
; 0.662 ; uart_rx:uart_rx_inst|counter[28]    ; uart_rx:uart_rx_inst|counter[28]    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.928      ;
; 0.662 ; uart_rx:uart_rx_inst|counter[30]    ; uart_rx:uart_rx_inst|counter[30]    ; clk          ; clk         ; 0.000        ; 0.080      ; 0.928      ;
; 0.679 ; uart_tx:uart_tx_inst|state.STOP     ; uart_tx:uart_tx_inst|o_tx           ; clk          ; clk         ; 0.000        ; 0.081      ; 0.946      ;
; 0.681 ; uart_rx:uart_rx_inst|counter[0]     ; uart_rx:uart_rx_inst|counter[0]     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.948      ;
; 0.692 ; uart_tx:uart_tx_inst|state.IDLE     ; uart_tx:uart_tx_inst|o_active       ; clk          ; clk         ; 0.000        ; 0.081      ; 0.959      ;
; 0.694 ; uart_rx:uart_rx_inst|rx             ; uart_rx:uart_rx_inst|data[7]        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.960      ;
; 0.706 ; tx_byte_count[0]                    ; tx_data[3]                          ; clk          ; clk         ; 0.000        ; 0.082      ; 0.974      ;
; 0.709 ; tx_byte_count[2]                    ; tx_data[0]                          ; clk          ; clk         ; 0.000        ; 0.082      ; 0.977      ;
; 0.715 ; tx_byte_count[0]                    ; tx_byte_count[2]                    ; clk          ; clk         ; 0.000        ; 0.082      ; 0.983      ;
; 0.716 ; tx_byte_count[2]                    ; tx_byte_count[0]                    ; clk          ; clk         ; 0.000        ; 0.082      ; 0.984      ;
; 0.718 ; tx_byte_count[1]                    ; tx_byte_count[0]                    ; clk          ; clk         ; 0.000        ; 0.082      ; 0.986      ;
; 0.718 ; uart_tx:uart_tx_inst|state.STOP     ; uart_tx:uart_tx_inst|bit_index[0]   ; clk          ; clk         ; 0.000        ; 0.081      ; 0.985      ;
; 0.723 ; tx_byte_count[1]                    ; tx_byte_count[2]                    ; clk          ; clk         ; 0.000        ; 0.082      ; 0.991      ;
; 0.763 ; byte_count[3]                       ; byte_count[0]                       ; clk          ; clk         ; 0.000        ; 0.080      ; 1.029      ;
; 0.777 ; uart_tx:uart_tx_inst|counter[31]    ; uart_tx:uart_tx_inst|state.STOP     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.044      ;
; 0.796 ; tx_data[7]                          ; uart_tx:uart_tx_inst|data_byte[7]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.062      ;
; 0.830 ; tx_start                            ; tx_byte_count[0]                    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.097      ;
; 0.830 ; tx_start                            ; tx_byte_count[2]                    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.097      ;
; 0.833 ; uart_rx:uart_rx_inst|state.RECEIVE  ; uart_rx:uart_rx_inst|state.RECEIVE  ; clk          ; clk         ; 0.000        ; 0.081      ; 1.100      ;
; 0.833 ; uart_rx:uart_rx_inst|bit_index[2]   ; uart_rx:uart_rx_inst|data[0]        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.100      ;
; 0.839 ; uart_rx:uart_rx_inst|bit_index[2]   ; uart_rx:uart_rx_inst|data[6]        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.106      ;
; 0.852 ; byte_count[0]                       ; byte_count[3]                       ; clk          ; clk         ; 0.000        ; 0.080      ; 1.118      ;
; 0.867 ; tx_data[1]                          ; uart_tx:uart_tx_inst|data_byte[1]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.133      ;
; 0.871 ; byte_count[0]                       ; byte_count[2]                       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.138      ;
; 0.871 ; byte_count[0]                       ; byte_count[1]                       ; clk          ; clk         ; 0.000        ; 0.081      ; 1.138      ;
; 0.883 ; tx_byte_count[0]                    ; tx_data[2]                          ; clk          ; clk         ; 0.000        ; 0.082      ; 1.151      ;
; 0.890 ; uart_tx:uart_tx_inst|bit_index[0]   ; uart_tx:uart_tx_inst|bit_index[2]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.158      ;
; 0.897 ; uart_tx:uart_tx_inst|state.SEND     ; uart_tx:uart_tx_inst|bit_index[1]   ; clk          ; clk         ; 0.000        ; 0.082      ; 1.165      ;
; 0.903 ; tx_data[2]                          ; uart_tx:uart_tx_inst|data_byte[2]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.170      ;
; 0.913 ; tx_data[6]                          ; uart_tx:uart_tx_inst|data_byte[6]   ; clk          ; clk         ; 0.000        ; 0.080      ; 1.179      ;
; 0.930 ; uart_rx:uart_rx_inst|rx             ; uart_rx:uart_rx_inst|data[2]        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.197      ;
; 0.931 ; uart_rx:uart_rx_inst|data[7]        ; num1[7]                             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.198      ;
; 0.933 ; uart_rx:uart_rx_inst|rx             ; uart_rx:uart_rx_inst|data[3]        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.200      ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 93.03 MHz ; 93.03 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -9.749 ; -667.001          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.353 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -236.870                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                          ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; -9.749 ; last_byte[0] ; tx_data[0]   ; clk          ; clk         ; 1.000        ; -0.077     ; 10.671     ;
; -9.595 ; num1[0]      ; tx_data[0]   ; clk          ; clk         ; 1.000        ; -0.076     ; 10.518     ;
; -9.324 ; num2[0]      ; tx_data[0]   ; clk          ; clk         ; 1.000        ; -0.076     ; 10.247     ;
; -9.314 ; num2[4]      ; tx_data[0]   ; clk          ; clk         ; 1.000        ; -0.076     ; 10.237     ;
; -9.220 ; num1[1]      ; tx_data[0]   ; clk          ; clk         ; 1.000        ; -0.076     ; 10.143     ;
; -9.218 ; num2[1]      ; tx_data[0]   ; clk          ; clk         ; 1.000        ; -0.076     ; 10.141     ;
; -9.148 ; last_byte[0] ; tx_data[7]   ; clk          ; clk         ; 1.000        ; -0.076     ; 10.071     ;
; -9.144 ; last_byte[0] ; tx_data[6]   ; clk          ; clk         ; 1.000        ; -0.076     ; 10.067     ;
; -9.050 ; num1[2]      ; tx_data[0]   ; clk          ; clk         ; 1.000        ; -0.076     ; 9.973      ;
; -9.046 ; num2[2]      ; tx_data[0]   ; clk          ; clk         ; 1.000        ; -0.076     ; 9.969      ;
; -9.041 ; last_byte[0] ; leds[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.076     ; 9.964      ;
; -8.994 ; num1[0]      ; tx_data[7]   ; clk          ; clk         ; 1.000        ; -0.075     ; 9.918      ;
; -8.990 ; num1[0]      ; tx_data[6]   ; clk          ; clk         ; 1.000        ; -0.075     ; 9.914      ;
; -8.947 ; last_byte[0] ; tx_data[5]   ; clk          ; clk         ; 1.000        ; -0.076     ; 9.870      ;
; -8.922 ; num1[3]      ; tx_data[0]   ; clk          ; clk         ; 1.000        ; -0.076     ; 9.845      ;
; -8.887 ; num1[0]      ; leds[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.075     ; 9.811      ;
; -8.842 ; num1[4]      ; tx_data[0]   ; clk          ; clk         ; 1.000        ; -0.076     ; 9.765      ;
; -8.793 ; num1[0]      ; tx_data[5]   ; clk          ; clk         ; 1.000        ; -0.075     ; 9.717      ;
; -8.779 ; last_byte[0] ; tx_data[4]   ; clk          ; clk         ; 1.000        ; -0.076     ; 9.702      ;
; -8.723 ; num2[0]      ; tx_data[7]   ; clk          ; clk         ; 1.000        ; -0.075     ; 9.647      ;
; -8.719 ; num2[0]      ; tx_data[6]   ; clk          ; clk         ; 1.000        ; -0.075     ; 9.643      ;
; -8.713 ; num2[4]      ; tx_data[7]   ; clk          ; clk         ; 1.000        ; -0.075     ; 9.637      ;
; -8.709 ; num2[4]      ; tx_data[6]   ; clk          ; clk         ; 1.000        ; -0.075     ; 9.633      ;
; -8.705 ; last_byte[0] ; tx_data[2]   ; clk          ; clk         ; 1.000        ; -0.077     ; 9.627      ;
; -8.625 ; num1[0]      ; tx_data[4]   ; clk          ; clk         ; 1.000        ; -0.075     ; 9.549      ;
; -8.619 ; num1[1]      ; tx_data[7]   ; clk          ; clk         ; 1.000        ; -0.075     ; 9.543      ;
; -8.617 ; num2[1]      ; tx_data[7]   ; clk          ; clk         ; 1.000        ; -0.075     ; 9.541      ;
; -8.616 ; num2[0]      ; leds[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.075     ; 9.540      ;
; -8.615 ; num1[1]      ; tx_data[6]   ; clk          ; clk         ; 1.000        ; -0.075     ; 9.539      ;
; -8.613 ; num2[1]      ; tx_data[6]   ; clk          ; clk         ; 1.000        ; -0.075     ; 9.537      ;
; -8.606 ; num2[4]      ; leds[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.075     ; 9.530      ;
; -8.551 ; num1[0]      ; tx_data[2]   ; clk          ; clk         ; 1.000        ; -0.076     ; 9.474      ;
; -8.522 ; num2[0]      ; tx_data[5]   ; clk          ; clk         ; 1.000        ; -0.075     ; 9.446      ;
; -8.512 ; num1[1]      ; leds[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.075     ; 9.436      ;
; -8.512 ; num2[4]      ; tx_data[5]   ; clk          ; clk         ; 1.000        ; -0.075     ; 9.436      ;
; -8.510 ; num2[1]      ; leds[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.075     ; 9.434      ;
; -8.449 ; num1[2]      ; tx_data[7]   ; clk          ; clk         ; 1.000        ; -0.075     ; 9.373      ;
; -8.445 ; num2[2]      ; tx_data[7]   ; clk          ; clk         ; 1.000        ; -0.075     ; 9.369      ;
; -8.445 ; num1[2]      ; tx_data[6]   ; clk          ; clk         ; 1.000        ; -0.075     ; 9.369      ;
; -8.441 ; num2[2]      ; tx_data[6]   ; clk          ; clk         ; 1.000        ; -0.075     ; 9.365      ;
; -8.418 ; num1[1]      ; tx_data[5]   ; clk          ; clk         ; 1.000        ; -0.075     ; 9.342      ;
; -8.416 ; num2[1]      ; tx_data[5]   ; clk          ; clk         ; 1.000        ; -0.075     ; 9.340      ;
; -8.414 ; num2[3]      ; tx_data[0]   ; clk          ; clk         ; 1.000        ; -0.076     ; 9.337      ;
; -8.373 ; last_byte[0] ; tx_data[3]   ; clk          ; clk         ; 1.000        ; -0.076     ; 9.296      ;
; -8.354 ; num2[0]      ; tx_data[4]   ; clk          ; clk         ; 1.000        ; -0.075     ; 9.278      ;
; -8.344 ; num2[4]      ; tx_data[4]   ; clk          ; clk         ; 1.000        ; -0.075     ; 9.268      ;
; -8.342 ; num1[2]      ; leds[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.075     ; 9.266      ;
; -8.338 ; num2[2]      ; leds[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.075     ; 9.262      ;
; -8.321 ; num1[3]      ; tx_data[7]   ; clk          ; clk         ; 1.000        ; -0.075     ; 9.245      ;
; -8.317 ; num1[3]      ; tx_data[6]   ; clk          ; clk         ; 1.000        ; -0.075     ; 9.241      ;
; -8.280 ; num2[0]      ; tx_data[2]   ; clk          ; clk         ; 1.000        ; -0.076     ; 9.203      ;
; -8.270 ; num2[4]      ; tx_data[2]   ; clk          ; clk         ; 1.000        ; -0.076     ; 9.193      ;
; -8.261 ; num1[8]      ; tx_data[0]   ; clk          ; clk         ; 1.000        ; -0.076     ; 9.184      ;
; -8.250 ; num1[1]      ; tx_data[4]   ; clk          ; clk         ; 1.000        ; -0.075     ; 9.174      ;
; -8.248 ; num1[2]      ; tx_data[5]   ; clk          ; clk         ; 1.000        ; -0.075     ; 9.172      ;
; -8.248 ; num2[1]      ; tx_data[4]   ; clk          ; clk         ; 1.000        ; -0.075     ; 9.172      ;
; -8.244 ; num2[2]      ; tx_data[5]   ; clk          ; clk         ; 1.000        ; -0.075     ; 9.168      ;
; -8.241 ; num1[4]      ; tx_data[7]   ; clk          ; clk         ; 1.000        ; -0.075     ; 9.165      ;
; -8.237 ; num1[4]      ; tx_data[6]   ; clk          ; clk         ; 1.000        ; -0.075     ; 9.161      ;
; -8.219 ; num1[0]      ; tx_data[3]   ; clk          ; clk         ; 1.000        ; -0.075     ; 9.143      ;
; -8.214 ; num1[3]      ; leds[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.075     ; 9.138      ;
; -8.187 ; num1[5]      ; tx_data[0]   ; clk          ; clk         ; 1.000        ; -0.076     ; 9.110      ;
; -8.176 ; num1[1]      ; tx_data[2]   ; clk          ; clk         ; 1.000        ; -0.076     ; 9.099      ;
; -8.174 ; num2[1]      ; tx_data[2]   ; clk          ; clk         ; 1.000        ; -0.076     ; 9.097      ;
; -8.134 ; num1[4]      ; leds[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.075     ; 9.058      ;
; -8.120 ; num1[3]      ; tx_data[5]   ; clk          ; clk         ; 1.000        ; -0.075     ; 9.044      ;
; -8.080 ; num1[2]      ; tx_data[4]   ; clk          ; clk         ; 1.000        ; -0.075     ; 9.004      ;
; -8.076 ; num2[2]      ; tx_data[4]   ; clk          ; clk         ; 1.000        ; -0.075     ; 9.000      ;
; -8.040 ; num1[4]      ; tx_data[5]   ; clk          ; clk         ; 1.000        ; -0.075     ; 8.964      ;
; -8.027 ; num2[6]      ; tx_data[0]   ; clk          ; clk         ; 1.000        ; -0.076     ; 8.950      ;
; -8.006 ; num1[2]      ; tx_data[2]   ; clk          ; clk         ; 1.000        ; -0.076     ; 8.929      ;
; -8.002 ; num2[2]      ; tx_data[2]   ; clk          ; clk         ; 1.000        ; -0.076     ; 8.925      ;
; -7.994 ; num2[8]      ; tx_data[0]   ; clk          ; clk         ; 1.000        ; -0.076     ; 8.917      ;
; -7.952 ; num1[3]      ; tx_data[4]   ; clk          ; clk         ; 1.000        ; -0.075     ; 8.876      ;
; -7.948 ; num2[0]      ; tx_data[3]   ; clk          ; clk         ; 1.000        ; -0.075     ; 8.872      ;
; -7.945 ; num1[7]      ; tx_data[0]   ; clk          ; clk         ; 1.000        ; -0.084     ; 8.860      ;
; -7.938 ; num2[4]      ; tx_data[3]   ; clk          ; clk         ; 1.000        ; -0.075     ; 8.862      ;
; -7.922 ; num2[5]      ; tx_data[0]   ; clk          ; clk         ; 1.000        ; -0.076     ; 8.845      ;
; -7.878 ; num1[3]      ; tx_data[2]   ; clk          ; clk         ; 1.000        ; -0.076     ; 8.801      ;
; -7.872 ; num1[4]      ; tx_data[4]   ; clk          ; clk         ; 1.000        ; -0.075     ; 8.796      ;
; -7.844 ; num1[1]      ; tx_data[3]   ; clk          ; clk         ; 1.000        ; -0.075     ; 8.768      ;
; -7.842 ; num2[1]      ; tx_data[3]   ; clk          ; clk         ; 1.000        ; -0.075     ; 8.766      ;
; -7.813 ; num2[3]      ; tx_data[7]   ; clk          ; clk         ; 1.000        ; -0.075     ; 8.737      ;
; -7.809 ; num2[3]      ; tx_data[6]   ; clk          ; clk         ; 1.000        ; -0.075     ; 8.733      ;
; -7.798 ; num1[4]      ; tx_data[2]   ; clk          ; clk         ; 1.000        ; -0.076     ; 8.721      ;
; -7.758 ; last_byte[0] ; tx_data[1]   ; clk          ; clk         ; 1.000        ; -0.076     ; 8.681      ;
; -7.754 ; num2[11]     ; tx_data[0]   ; clk          ; clk         ; 1.000        ; -0.076     ; 8.677      ;
; -7.706 ; num2[3]      ; leds[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.075     ; 8.630      ;
; -7.674 ; num1[2]      ; tx_data[3]   ; clk          ; clk         ; 1.000        ; -0.075     ; 8.598      ;
; -7.670 ; num2[2]      ; tx_data[3]   ; clk          ; clk         ; 1.000        ; -0.075     ; 8.594      ;
; -7.660 ; num1[8]      ; tx_data[7]   ; clk          ; clk         ; 1.000        ; -0.075     ; 8.584      ;
; -7.656 ; num1[8]      ; tx_data[6]   ; clk          ; clk         ; 1.000        ; -0.075     ; 8.580      ;
; -7.612 ; num2[3]      ; tx_data[5]   ; clk          ; clk         ; 1.000        ; -0.075     ; 8.536      ;
; -7.604 ; num1[0]      ; tx_data[1]   ; clk          ; clk         ; 1.000        ; -0.075     ; 8.528      ;
; -7.586 ; num1[5]      ; tx_data[7]   ; clk          ; clk         ; 1.000        ; -0.075     ; 8.510      ;
; -7.584 ; num1[6]      ; tx_data[0]   ; clk          ; clk         ; 1.000        ; -0.076     ; 8.507      ;
; -7.582 ; num1[5]      ; tx_data[6]   ; clk          ; clk         ; 1.000        ; -0.075     ; 8.506      ;
; -7.553 ; num1[8]      ; leds[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.075     ; 8.477      ;
; -7.546 ; num1[3]      ; tx_data[3]   ; clk          ; clk         ; 1.000        ; -0.075     ; 8.470      ;
; -7.479 ; num1[5]      ; leds[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.075     ; 8.403      ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                        ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.353 ; last_byte[0]                        ; last_byte[0]                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; uart_tx:uart_tx_inst|bit_index[2]   ; uart_tx:uart_tx_inst|bit_index[2]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; uart_tx:uart_tx_inst|bit_index[1]   ; uart_tx:uart_tx_inst|bit_index[1]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; tx_byte_count[0]                    ; tx_byte_count[0]                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; tx_byte_count[2]                    ; tx_byte_count[2]                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; echo_pending                        ; echo_pending                        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; uart_rx:uart_rx_inst|data[7]        ; uart_rx:uart_rx_inst|data[7]        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; byte_count[3]                       ; byte_count[3]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.353 ; uart_rx:uart_rx_inst|state.STOP     ; uart_rx:uart_rx_inst|state.STOP     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.597      ;
; 0.354 ; leds[0]~reg0                        ; leds[0]~reg0                        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:uart_tx_inst|bit_index[0]   ; uart_tx:uart_tx_inst|bit_index[0]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:uart_tx_inst|state.START    ; uart_tx:uart_tx_inst|state.START    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:uart_tx_inst|state.STOP     ; uart_tx:uart_tx_inst|state.STOP     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:uart_tx_inst|counter[31]    ; uart_tx:uart_tx_inst|counter[31]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:uart_tx_inst|state.IDLE     ; uart_tx:uart_tx_inst|state.IDLE     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_tx:uart_tx_inst|o_active       ; uart_tx:uart_tx_inst|o_active       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_rx:uart_rx_inst|data[6]        ; uart_rx:uart_rx_inst|data[6]        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_rx:uart_rx_inst|data[5]        ; uart_rx:uart_rx_inst|data[5]        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_rx:uart_rx_inst|data[4]        ; uart_rx:uart_rx_inst|data[4]        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_rx:uart_rx_inst|data[3]        ; uart_rx:uart_rx_inst|data[3]        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_rx:uart_rx_inst|data[2]        ; uart_rx:uart_rx_inst|data[2]        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_rx:uart_rx_inst|data[1]        ; uart_rx:uart_rx_inst|data[1]        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_rx:uart_rx_inst|data[0]        ; uart_rx:uart_rx_inst|data[0]        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; byte_count[2]                       ; byte_count[2]                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; byte_count[1]                       ; byte_count[1]                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_rx:uart_rx_inst|data_available ; uart_rx:uart_rx_inst|data_available ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_rx:uart_rx_inst|bit_index[2]   ; uart_rx:uart_rx_inst|bit_index[2]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_rx:uart_rx_inst|bit_index[1]   ; uart_rx:uart_rx_inst|bit_index[1]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; uart_rx:uart_rx_inst|bit_index[0]   ; uart_rx:uart_rx_inst|bit_index[0]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.597      ;
; 0.364 ; byte_count[0]                       ; byte_count[0]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.608      ;
; 0.420 ; uart_tx:uart_tx_inst|state.START    ; uart_tx:uart_tx_inst|bit_index[0]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.663      ;
; 0.453 ; uart_rx:uart_rx_inst|state.RECEIVE  ; uart_rx:uart_rx_inst|data_available ; clk          ; clk         ; 0.000        ; 0.072      ; 0.696      ;
; 0.537 ; uart_tx:uart_tx_inst|state.IDLE     ; uart_tx:uart_tx_inst|o_tx           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.780      ;
; 0.547 ; uart_rx:uart_rx_inst|rx_buffer      ; uart_rx:uart_rx_inst|rx             ; clk          ; clk         ; 0.000        ; 0.073      ; 0.791      ;
; 0.594 ; byte_count[2]                       ; byte_count[3]                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.837      ;
; 0.598 ; uart_rx:uart_rx_inst|counter[3]     ; uart_rx:uart_rx_inst|counter[3]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.841      ;
; 0.598 ; uart_rx:uart_rx_inst|counter[13]    ; uart_rx:uart_rx_inst|counter[13]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.841      ;
; 0.598 ; uart_rx:uart_rx_inst|counter[15]    ; uart_rx:uart_rx_inst|counter[15]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.841      ;
; 0.599 ; uart_rx:uart_rx_inst|counter[11]    ; uart_rx:uart_rx_inst|counter[11]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; uart_rx:uart_rx_inst|counter[5]     ; uart_rx:uart_rx_inst|counter[5]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; uart_rx:uart_rx_inst|counter[19]    ; uart_rx:uart_rx_inst|counter[19]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; uart_rx:uart_rx_inst|counter[21]    ; uart_rx:uart_rx_inst|counter[21]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.842      ;
; 0.599 ; uart_rx:uart_rx_inst|counter[29]    ; uart_rx:uart_rx_inst|counter[29]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.842      ;
; 0.600 ; uart_rx:uart_rx_inst|counter[6]     ; uart_rx:uart_rx_inst|counter[6]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; uart_rx:uart_rx_inst|counter[31]    ; uart_rx:uart_rx_inst|counter[31]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.843      ;
; 0.600 ; uart_rx:uart_rx_inst|counter[27]    ; uart_rx:uart_rx_inst|counter[27]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.843      ;
; 0.601 ; uart_rx:uart_rx_inst|counter[1]     ; uart_rx:uart_rx_inst|counter[1]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; uart_rx:uart_rx_inst|counter[17]    ; uart_rx:uart_rx_inst|counter[17]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; uart_rx:uart_rx_inst|counter[22]    ; uart_rx:uart_rx_inst|counter[22]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.844      ;
; 0.602 ; uart_rx:uart_rx_inst|counter[7]     ; uart_rx:uart_rx_inst|counter[7]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; uart_rx:uart_rx_inst|counter[9]     ; uart_rx:uart_rx_inst|counter[9]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; byte_count[1]                       ; byte_count[2]                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.845      ;
; 0.602 ; byte_count[2]                       ; byte_count[0]                       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.845      ;
; 0.603 ; uart_rx:uart_rx_inst|counter[2]     ; uart_rx:uart_rx_inst|counter[2]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; uart_rx:uart_rx_inst|counter[14]    ; uart_rx:uart_rx_inst|counter[14]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; uart_rx:uart_rx_inst|counter[16]    ; uart_rx:uart_rx_inst|counter[16]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; uart_rx:uart_rx_inst|counter[23]    ; uart_rx:uart_rx_inst|counter[23]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.846      ;
; 0.603 ; uart_rx:uart_rx_inst|counter[25]    ; uart_rx:uart_rx_inst|counter[25]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.846      ;
; 0.604 ; uart_tx:uart_tx_inst|state.START    ; uart_tx:uart_tx_inst|state.SEND     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; uart_rx:uart_rx_inst|counter[4]     ; uart_rx:uart_rx_inst|counter[4]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; uart_rx:uart_rx_inst|counter[8]     ; uart_rx:uart_rx_inst|counter[8]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; uart_rx:uart_rx_inst|counter[10]    ; uart_rx:uart_rx_inst|counter[10]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; uart_rx:uart_rx_inst|counter[12]    ; uart_rx:uart_rx_inst|counter[12]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; uart_rx:uart_rx_inst|counter[18]    ; uart_rx:uart_rx_inst|counter[18]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; uart_rx:uart_rx_inst|counter[20]    ; uart_rx:uart_rx_inst|counter[20]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.847      ;
; 0.604 ; uart_rx:uart_rx_inst|counter[30]    ; uart_rx:uart_rx_inst|counter[30]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.847      ;
; 0.605 ; uart_rx:uart_rx_inst|counter[24]    ; uart_rx:uart_rx_inst|counter[24]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.848      ;
; 0.605 ; uart_rx:uart_rx_inst|counter[26]    ; uart_rx:uart_rx_inst|counter[26]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.848      ;
; 0.605 ; uart_rx:uart_rx_inst|counter[28]    ; uart_rx:uart_rx_inst|counter[28]    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.848      ;
; 0.621 ; uart_tx:uart_tx_inst|state.STOP     ; uart_tx:uart_tx_inst|o_tx           ; clk          ; clk         ; 0.000        ; 0.072      ; 0.864      ;
; 0.623 ; uart_rx:uart_rx_inst|counter[0]     ; uart_rx:uart_rx_inst|counter[0]     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.866      ;
; 0.633 ; uart_rx:uart_rx_inst|rx             ; uart_rx:uart_rx_inst|data[7]        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.877      ;
; 0.635 ; uart_tx:uart_tx_inst|state.IDLE     ; uart_tx:uart_tx_inst|o_active       ; clk          ; clk         ; 0.000        ; 0.072      ; 0.878      ;
; 0.644 ; tx_byte_count[2]                    ; tx_data[0]                          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.888      ;
; 0.651 ; tx_byte_count[2]                    ; tx_byte_count[0]                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.895      ;
; 0.652 ; tx_byte_count[0]                    ; tx_byte_count[2]                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.896      ;
; 0.656 ; tx_byte_count[0]                    ; tx_data[3]                          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.900      ;
; 0.660 ; tx_byte_count[1]                    ; tx_byte_count[0]                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.904      ;
; 0.661 ; uart_tx:uart_tx_inst|state.STOP     ; uart_tx:uart_tx_inst|bit_index[0]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.904      ;
; 0.666 ; tx_byte_count[1]                    ; tx_byte_count[2]                    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.910      ;
; 0.696 ; byte_count[3]                       ; byte_count[0]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 0.940      ;
; 0.708 ; uart_tx:uart_tx_inst|counter[31]    ; uart_tx:uart_tx_inst|state.STOP     ; clk          ; clk         ; 0.000        ; 0.072      ; 0.951      ;
; 0.739 ; tx_data[7]                          ; uart_tx:uart_tx_inst|data_byte[7]   ; clk          ; clk         ; 0.000        ; 0.072      ; 0.982      ;
; 0.752 ; uart_rx:uart_rx_inst|bit_index[2]   ; uart_rx:uart_rx_inst|data[0]        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.995      ;
; 0.755 ; tx_start                            ; tx_byte_count[2]                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.998      ;
; 0.756 ; tx_start                            ; tx_byte_count[0]                    ; clk          ; clk         ; 0.000        ; 0.072      ; 0.999      ;
; 0.768 ; uart_rx:uart_rx_inst|bit_index[2]   ; uart_rx:uart_rx_inst|data[6]        ; clk          ; clk         ; 0.000        ; 0.072      ; 1.011      ;
; 0.774 ; uart_rx:uart_rx_inst|state.RECEIVE  ; uart_rx:uart_rx_inst|state.RECEIVE  ; clk          ; clk         ; 0.000        ; 0.072      ; 1.017      ;
; 0.790 ; byte_count[0]                       ; byte_count[3]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.034      ;
; 0.792 ; tx_data[1]                          ; uart_tx:uart_tx_inst|data_byte[1]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.035      ;
; 0.808 ; byte_count[0]                       ; byte_count[1]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.052      ;
; 0.809 ; byte_count[0]                       ; byte_count[2]                       ; clk          ; clk         ; 0.000        ; 0.073      ; 1.053      ;
; 0.818 ; tx_data[2]                          ; uart_tx:uart_tx_inst|data_byte[2]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.062      ;
; 0.821 ; tx_byte_count[0]                    ; tx_data[2]                          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.065      ;
; 0.826 ; uart_tx:uart_tx_inst|bit_index[0]   ; uart_tx:uart_tx_inst|bit_index[2]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.070      ;
; 0.829 ; tx_data[6]                          ; uart_tx:uart_tx_inst|data_byte[6]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.072      ;
; 0.829 ; uart_tx:uart_tx_inst|state.SEND     ; uart_tx:uart_tx_inst|bit_index[1]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.073      ;
; 0.846 ; uart_tx:uart_tx_inst|state.START    ; uart_tx:uart_tx_inst|bit_index[1]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.090      ;
; 0.852 ; tx_data[5]                          ; uart_tx:uart_tx_inst|data_byte[5]   ; clk          ; clk         ; 0.000        ; 0.072      ; 1.095      ;
; 0.853 ; uart_rx:uart_rx_inst|data[7]        ; num1[7]                             ; clk          ; clk         ; 0.000        ; 0.074      ; 1.098      ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -4.667 ; -271.071          ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.181 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -196.104                        ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                          ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; -4.667 ; last_byte[0] ; tx_data[0]   ; clk          ; clk         ; 1.000        ; -0.045     ; 5.609      ;
; -4.590 ; num1[0]      ; tx_data[0]   ; clk          ; clk         ; 1.000        ; -0.044     ; 5.533      ;
; -4.464 ; num2[4]      ; tx_data[0]   ; clk          ; clk         ; 1.000        ; -0.044     ; 5.407      ;
; -4.411 ; num2[0]      ; tx_data[0]   ; clk          ; clk         ; 1.000        ; -0.044     ; 5.354      ;
; -4.398 ; num1[1]      ; tx_data[0]   ; clk          ; clk         ; 1.000        ; -0.044     ; 5.341      ;
; -4.392 ; num2[1]      ; tx_data[0]   ; clk          ; clk         ; 1.000        ; -0.044     ; 5.335      ;
; -4.359 ; last_byte[0] ; tx_data[7]   ; clk          ; clk         ; 1.000        ; -0.044     ; 5.302      ;
; -4.355 ; last_byte[0] ; tx_data[6]   ; clk          ; clk         ; 1.000        ; -0.044     ; 5.298      ;
; -4.302 ; last_byte[0] ; leds[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.044     ; 5.245      ;
; -4.301 ; num1[2]      ; tx_data[0]   ; clk          ; clk         ; 1.000        ; -0.044     ; 5.244      ;
; -4.294 ; num2[2]      ; tx_data[0]   ; clk          ; clk         ; 1.000        ; -0.044     ; 5.237      ;
; -4.282 ; num1[0]      ; tx_data[7]   ; clk          ; clk         ; 1.000        ; -0.043     ; 5.226      ;
; -4.278 ; num1[0]      ; tx_data[6]   ; clk          ; clk         ; 1.000        ; -0.043     ; 5.222      ;
; -4.269 ; last_byte[0] ; tx_data[5]   ; clk          ; clk         ; 1.000        ; -0.044     ; 5.212      ;
; -4.225 ; num1[0]      ; leds[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.043     ; 5.169      ;
; -4.212 ; num1[3]      ; tx_data[0]   ; clk          ; clk         ; 1.000        ; -0.044     ; 5.155      ;
; -4.192 ; num1[0]      ; tx_data[5]   ; clk          ; clk         ; 1.000        ; -0.043     ; 5.136      ;
; -4.177 ; num1[4]      ; tx_data[0]   ; clk          ; clk         ; 1.000        ; -0.044     ; 5.120      ;
; -4.163 ; last_byte[0] ; tx_data[4]   ; clk          ; clk         ; 1.000        ; -0.044     ; 5.106      ;
; -4.156 ; num2[4]      ; tx_data[7]   ; clk          ; clk         ; 1.000        ; -0.043     ; 5.100      ;
; -4.152 ; num2[4]      ; tx_data[6]   ; clk          ; clk         ; 1.000        ; -0.043     ; 5.096      ;
; -4.118 ; last_byte[0] ; tx_data[2]   ; clk          ; clk         ; 1.000        ; -0.045     ; 5.060      ;
; -4.103 ; num2[0]      ; tx_data[7]   ; clk          ; clk         ; 1.000        ; -0.043     ; 5.047      ;
; -4.099 ; num2[0]      ; tx_data[6]   ; clk          ; clk         ; 1.000        ; -0.043     ; 5.043      ;
; -4.099 ; num2[4]      ; leds[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.043     ; 5.043      ;
; -4.090 ; num1[1]      ; tx_data[7]   ; clk          ; clk         ; 1.000        ; -0.043     ; 5.034      ;
; -4.086 ; num1[1]      ; tx_data[6]   ; clk          ; clk         ; 1.000        ; -0.043     ; 5.030      ;
; -4.086 ; num1[0]      ; tx_data[4]   ; clk          ; clk         ; 1.000        ; -0.043     ; 5.030      ;
; -4.084 ; num2[1]      ; tx_data[7]   ; clk          ; clk         ; 1.000        ; -0.043     ; 5.028      ;
; -4.080 ; num2[1]      ; tx_data[6]   ; clk          ; clk         ; 1.000        ; -0.043     ; 5.024      ;
; -4.066 ; num2[4]      ; tx_data[5]   ; clk          ; clk         ; 1.000        ; -0.043     ; 5.010      ;
; -4.046 ; num2[0]      ; leds[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.043     ; 4.990      ;
; -4.041 ; num1[0]      ; tx_data[2]   ; clk          ; clk         ; 1.000        ; -0.044     ; 4.984      ;
; -4.033 ; num1[1]      ; leds[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.043     ; 4.977      ;
; -4.027 ; num2[1]      ; leds[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.043     ; 4.971      ;
; -4.013 ; num2[0]      ; tx_data[5]   ; clk          ; clk         ; 1.000        ; -0.043     ; 4.957      ;
; -4.000 ; num1[1]      ; tx_data[5]   ; clk          ; clk         ; 1.000        ; -0.043     ; 4.944      ;
; -3.994 ; num2[1]      ; tx_data[5]   ; clk          ; clk         ; 1.000        ; -0.043     ; 4.938      ;
; -3.993 ; num1[2]      ; tx_data[7]   ; clk          ; clk         ; 1.000        ; -0.043     ; 4.937      ;
; -3.989 ; num1[2]      ; tx_data[6]   ; clk          ; clk         ; 1.000        ; -0.043     ; 4.933      ;
; -3.986 ; num2[2]      ; tx_data[7]   ; clk          ; clk         ; 1.000        ; -0.043     ; 4.930      ;
; -3.982 ; num2[2]      ; tx_data[6]   ; clk          ; clk         ; 1.000        ; -0.043     ; 4.926      ;
; -3.972 ; last_byte[0] ; tx_data[3]   ; clk          ; clk         ; 1.000        ; -0.044     ; 4.915      ;
; -3.960 ; num2[4]      ; tx_data[4]   ; clk          ; clk         ; 1.000        ; -0.043     ; 4.904      ;
; -3.953 ; num2[3]      ; tx_data[0]   ; clk          ; clk         ; 1.000        ; -0.044     ; 4.896      ;
; -3.936 ; num1[2]      ; leds[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.043     ; 4.880      ;
; -3.929 ; num2[2]      ; leds[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.043     ; 4.873      ;
; -3.916 ; num1[8]      ; tx_data[0]   ; clk          ; clk         ; 1.000        ; -0.044     ; 4.859      ;
; -3.915 ; num2[4]      ; tx_data[2]   ; clk          ; clk         ; 1.000        ; -0.044     ; 4.858      ;
; -3.907 ; num2[0]      ; tx_data[4]   ; clk          ; clk         ; 1.000        ; -0.043     ; 4.851      ;
; -3.904 ; num1[3]      ; tx_data[7]   ; clk          ; clk         ; 1.000        ; -0.043     ; 4.848      ;
; -3.903 ; num1[2]      ; tx_data[5]   ; clk          ; clk         ; 1.000        ; -0.043     ; 4.847      ;
; -3.900 ; num1[3]      ; tx_data[6]   ; clk          ; clk         ; 1.000        ; -0.043     ; 4.844      ;
; -3.896 ; num2[2]      ; tx_data[5]   ; clk          ; clk         ; 1.000        ; -0.043     ; 4.840      ;
; -3.895 ; num1[0]      ; tx_data[3]   ; clk          ; clk         ; 1.000        ; -0.043     ; 4.839      ;
; -3.894 ; num1[1]      ; tx_data[4]   ; clk          ; clk         ; 1.000        ; -0.043     ; 4.838      ;
; -3.888 ; num2[1]      ; tx_data[4]   ; clk          ; clk         ; 1.000        ; -0.043     ; 4.832      ;
; -3.869 ; num1[4]      ; tx_data[7]   ; clk          ; clk         ; 1.000        ; -0.043     ; 4.813      ;
; -3.865 ; num1[4]      ; tx_data[6]   ; clk          ; clk         ; 1.000        ; -0.043     ; 4.809      ;
; -3.862 ; num2[0]      ; tx_data[2]   ; clk          ; clk         ; 1.000        ; -0.044     ; 4.805      ;
; -3.853 ; num1[5]      ; tx_data[0]   ; clk          ; clk         ; 1.000        ; -0.044     ; 4.796      ;
; -3.849 ; num1[1]      ; tx_data[2]   ; clk          ; clk         ; 1.000        ; -0.044     ; 4.792      ;
; -3.847 ; num1[3]      ; leds[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.043     ; 4.791      ;
; -3.843 ; num2[1]      ; tx_data[2]   ; clk          ; clk         ; 1.000        ; -0.044     ; 4.786      ;
; -3.814 ; num1[3]      ; tx_data[5]   ; clk          ; clk         ; 1.000        ; -0.043     ; 4.758      ;
; -3.812 ; num1[4]      ; leds[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.043     ; 4.756      ;
; -3.797 ; num1[2]      ; tx_data[4]   ; clk          ; clk         ; 1.000        ; -0.043     ; 4.741      ;
; -3.790 ; num2[2]      ; tx_data[4]   ; clk          ; clk         ; 1.000        ; -0.043     ; 4.734      ;
; -3.779 ; num1[4]      ; tx_data[5]   ; clk          ; clk         ; 1.000        ; -0.043     ; 4.723      ;
; -3.769 ; num2[4]      ; tx_data[3]   ; clk          ; clk         ; 1.000        ; -0.043     ; 4.713      ;
; -3.755 ; num1[7]      ; tx_data[0]   ; clk          ; clk         ; 1.000        ; -0.050     ; 4.692      ;
; -3.752 ; num2[6]      ; tx_data[0]   ; clk          ; clk         ; 1.000        ; -0.044     ; 4.695      ;
; -3.752 ; num1[2]      ; tx_data[2]   ; clk          ; clk         ; 1.000        ; -0.044     ; 4.695      ;
; -3.747 ; num2[8]      ; tx_data[0]   ; clk          ; clk         ; 1.000        ; -0.044     ; 4.690      ;
; -3.745 ; num2[2]      ; tx_data[2]   ; clk          ; clk         ; 1.000        ; -0.044     ; 4.688      ;
; -3.716 ; num2[0]      ; tx_data[3]   ; clk          ; clk         ; 1.000        ; -0.043     ; 4.660      ;
; -3.708 ; num1[3]      ; tx_data[4]   ; clk          ; clk         ; 1.000        ; -0.043     ; 4.652      ;
; -3.703 ; num1[1]      ; tx_data[3]   ; clk          ; clk         ; 1.000        ; -0.043     ; 4.647      ;
; -3.697 ; num2[1]      ; tx_data[3]   ; clk          ; clk         ; 1.000        ; -0.043     ; 4.641      ;
; -3.673 ; num1[4]      ; tx_data[4]   ; clk          ; clk         ; 1.000        ; -0.043     ; 4.617      ;
; -3.664 ; num2[5]      ; tx_data[0]   ; clk          ; clk         ; 1.000        ; -0.044     ; 4.607      ;
; -3.663 ; num1[3]      ; tx_data[2]   ; clk          ; clk         ; 1.000        ; -0.044     ; 4.606      ;
; -3.645 ; num2[3]      ; tx_data[7]   ; clk          ; clk         ; 1.000        ; -0.043     ; 4.589      ;
; -3.641 ; num2[3]      ; tx_data[6]   ; clk          ; clk         ; 1.000        ; -0.043     ; 4.585      ;
; -3.639 ; num2[11]     ; tx_data[0]   ; clk          ; clk         ; 1.000        ; -0.044     ; 4.582      ;
; -3.631 ; last_byte[0] ; tx_data[1]   ; clk          ; clk         ; 1.000        ; -0.044     ; 4.574      ;
; -3.628 ; num1[4]      ; tx_data[2]   ; clk          ; clk         ; 1.000        ; -0.044     ; 4.571      ;
; -3.608 ; num1[8]      ; tx_data[7]   ; clk          ; clk         ; 1.000        ; -0.043     ; 4.552      ;
; -3.606 ; num1[2]      ; tx_data[3]   ; clk          ; clk         ; 1.000        ; -0.043     ; 4.550      ;
; -3.604 ; num1[8]      ; tx_data[6]   ; clk          ; clk         ; 1.000        ; -0.043     ; 4.548      ;
; -3.599 ; num2[2]      ; tx_data[3]   ; clk          ; clk         ; 1.000        ; -0.043     ; 4.543      ;
; -3.588 ; num2[3]      ; leds[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.043     ; 4.532      ;
; -3.555 ; num2[3]      ; tx_data[5]   ; clk          ; clk         ; 1.000        ; -0.043     ; 4.499      ;
; -3.554 ; num1[0]      ; tx_data[1]   ; clk          ; clk         ; 1.000        ; -0.043     ; 4.498      ;
; -3.551 ; num1[8]      ; leds[0]~reg0 ; clk          ; clk         ; 1.000        ; -0.043     ; 4.495      ;
; -3.545 ; num1[5]      ; tx_data[7]   ; clk          ; clk         ; 1.000        ; -0.043     ; 4.489      ;
; -3.541 ; num1[5]      ; tx_data[6]   ; clk          ; clk         ; 1.000        ; -0.043     ; 4.485      ;
; -3.518 ; num1[8]      ; tx_data[5]   ; clk          ; clk         ; 1.000        ; -0.043     ; 4.462      ;
; -3.517 ; num1[3]      ; tx_data[3]   ; clk          ; clk         ; 1.000        ; -0.043     ; 4.461      ;
; -3.489 ; num1[6]      ; tx_data[0]   ; clk          ; clk         ; 1.000        ; -0.044     ; 4.432      ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                        ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.181 ; leds[0]~reg0                        ; leds[0]~reg0                        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; last_byte[0]                        ; last_byte[0]                        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:uart_tx_inst|bit_index[2]   ; uart_tx:uart_tx_inst|bit_index[2]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:uart_tx_inst|bit_index[1]   ; uart_tx:uart_tx_inst|bit_index[1]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:uart_tx_inst|bit_index[0]   ; uart_tx:uart_tx_inst|bit_index[0]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:uart_tx_inst|state.START    ; uart_tx:uart_tx_inst|state.START    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:uart_tx_inst|state.STOP     ; uart_tx:uart_tx_inst|state.STOP     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:uart_tx_inst|counter[31]    ; uart_tx:uart_tx_inst|counter[31]    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:uart_tx_inst|state.IDLE     ; uart_tx:uart_tx_inst|state.IDLE     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_tx:uart_tx_inst|o_active       ; uart_tx:uart_tx_inst|o_active       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; tx_byte_count[0]                    ; tx_byte_count[0]                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; tx_byte_count[2]                    ; tx_byte_count[2]                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; echo_pending                        ; echo_pending                        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_rx:uart_rx_inst|data[6]        ; uart_rx:uart_rx_inst|data[6]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_rx:uart_rx_inst|data[5]        ; uart_rx:uart_rx_inst|data[5]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_rx:uart_rx_inst|data[4]        ; uart_rx:uart_rx_inst|data[4]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_rx:uart_rx_inst|data[3]        ; uart_rx:uart_rx_inst|data[3]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_rx:uart_rx_inst|data[2]        ; uart_rx:uart_rx_inst|data[2]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_rx:uart_rx_inst|data[1]        ; uart_rx:uart_rx_inst|data[1]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_rx:uart_rx_inst|data[0]        ; uart_rx:uart_rx_inst|data[0]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; byte_count[3]                       ; byte_count[3]                       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_rx:uart_rx_inst|data_available ; uart_rx:uart_rx_inst|data_available ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_rx:uart_rx_inst|bit_index[2]   ; uart_rx:uart_rx_inst|bit_index[2]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_rx:uart_rx_inst|bit_index[1]   ; uart_rx:uart_rx_inst|bit_index[1]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.181 ; uart_rx:uart_rx_inst|bit_index[0]   ; uart_rx:uart_rx_inst|bit_index[0]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.307      ;
; 0.182 ; uart_rx:uart_rx_inst|data[7]        ; uart_rx:uart_rx_inst|data[7]        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; byte_count[2]                       ; byte_count[2]                       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; byte_count[1]                       ; byte_count[1]                       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; uart_rx:uart_rx_inst|state.STOP     ; uart_rx:uart_rx_inst|state.STOP     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.307      ;
; 0.188 ; byte_count[0]                       ; byte_count[0]                       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.314      ;
; 0.203 ; uart_tx:uart_tx_inst|state.START    ; uart_tx:uart_tx_inst|bit_index[0]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.329      ;
; 0.222 ; uart_rx:uart_rx_inst|state.RECEIVE  ; uart_rx:uart_rx_inst|data_available ; clk          ; clk         ; 0.000        ; 0.042      ; 0.348      ;
; 0.262 ; uart_rx:uart_rx_inst|rx_buffer      ; uart_rx:uart_rx_inst|rx             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.387      ;
; 0.268 ; uart_tx:uart_tx_inst|state.IDLE     ; uart_tx:uart_tx_inst|o_tx           ; clk          ; clk         ; 0.000        ; 0.042      ; 0.394      ;
; 0.282 ; byte_count[2]                       ; byte_count[3]                       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.407      ;
; 0.284 ; byte_count[2]                       ; byte_count[0]                       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.409      ;
; 0.298 ; uart_rx:uart_rx_inst|counter[31]    ; uart_rx:uart_rx_inst|counter[31]    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.424      ;
; 0.298 ; uart_rx:uart_rx_inst|counter[15]    ; uart_rx:uart_rx_inst|counter[15]    ; clk          ; clk         ; 0.000        ; 0.041      ; 0.423      ;
; 0.299 ; uart_rx:uart_rx_inst|counter[3]     ; uart_rx:uart_rx_inst|counter[3]     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.424      ;
; 0.299 ; uart_rx:uart_rx_inst|counter[5]     ; uart_rx:uart_rx_inst|counter[5]     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.424      ;
; 0.299 ; uart_rx:uart_rx_inst|counter[13]    ; uart_rx:uart_rx_inst|counter[13]    ; clk          ; clk         ; 0.000        ; 0.041      ; 0.424      ;
; 0.299 ; uart_rx:uart_rx_inst|counter[17]    ; uart_rx:uart_rx_inst|counter[17]    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; uart_rx:uart_rx_inst|counter[19]    ; uart_rx:uart_rx_inst|counter[19]    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; uart_rx:uart_rx_inst|counter[21]    ; uart_rx:uart_rx_inst|counter[21]    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; uart_rx:uart_rx_inst|counter[27]    ; uart_rx:uart_rx_inst|counter[27]    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.425      ;
; 0.299 ; uart_rx:uart_rx_inst|counter[29]    ; uart_rx:uart_rx_inst|counter[29]    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.425      ;
; 0.300 ; uart_rx:uart_rx_inst|counter[11]    ; uart_rx:uart_rx_inst|counter[11]    ; clk          ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; uart_rx:uart_rx_inst|counter[1]     ; uart_rx:uart_rx_inst|counter[1]     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; uart_rx:uart_rx_inst|counter[6]     ; uart_rx:uart_rx_inst|counter[6]     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; uart_rx:uart_rx_inst|counter[7]     ; uart_rx:uart_rx_inst|counter[7]     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.300 ; uart_rx:uart_rx_inst|counter[16]    ; uart_rx:uart_rx_inst|counter[16]    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; uart_rx:uart_rx_inst|counter[22]    ; uart_rx:uart_rx_inst|counter[22]    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; uart_rx:uart_rx_inst|counter[23]    ; uart_rx:uart_rx_inst|counter[23]    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; uart_rx:uart_rx_inst|counter[25]    ; uart_rx:uart_rx_inst|counter[25]    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.426      ;
; 0.300 ; byte_count[1]                       ; byte_count[2]                       ; clk          ; clk         ; 0.000        ; 0.041      ; 0.425      ;
; 0.301 ; uart_rx:uart_rx_inst|counter[2]     ; uart_rx:uart_rx_inst|counter[2]     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; uart_rx:uart_rx_inst|counter[8]     ; uart_rx:uart_rx_inst|counter[8]     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; uart_rx:uart_rx_inst|counter[9]     ; uart_rx:uart_rx_inst|counter[9]     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; uart_rx:uart_rx_inst|counter[14]    ; uart_rx:uart_rx_inst|counter[14]    ; clk          ; clk         ; 0.000        ; 0.041      ; 0.426      ;
; 0.301 ; uart_rx:uart_rx_inst|counter[18]    ; uart_rx:uart_rx_inst|counter[18]    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; uart_rx:uart_rx_inst|counter[20]    ; uart_rx:uart_rx_inst|counter[20]    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; uart_rx:uart_rx_inst|counter[24]    ; uart_rx:uart_rx_inst|counter[24]    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.427      ;
; 0.301 ; uart_rx:uart_rx_inst|counter[30]    ; uart_rx:uart_rx_inst|counter[30]    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.427      ;
; 0.302 ; uart_rx:uart_rx_inst|counter[4]     ; uart_rx:uart_rx_inst|counter[4]     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; uart_rx:uart_rx_inst|counter[10]    ; uart_rx:uart_rx_inst|counter[10]    ; clk          ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; uart_rx:uart_rx_inst|counter[12]    ; uart_rx:uart_rx_inst|counter[12]    ; clk          ; clk         ; 0.000        ; 0.041      ; 0.427      ;
; 0.302 ; uart_rx:uart_rx_inst|counter[26]    ; uart_rx:uart_rx_inst|counter[26]    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.428      ;
; 0.302 ; uart_rx:uart_rx_inst|counter[28]    ; uart_rx:uart_rx_inst|counter[28]    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.428      ;
; 0.303 ; uart_tx:uart_tx_inst|state.START    ; uart_tx:uart_tx_inst|state.SEND     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.429      ;
; 0.311 ; uart_tx:uart_tx_inst|state.STOP     ; uart_tx:uart_tx_inst|o_tx           ; clk          ; clk         ; 0.000        ; 0.042      ; 0.437      ;
; 0.311 ; uart_rx:uart_rx_inst|counter[0]     ; uart_rx:uart_rx_inst|counter[0]     ; clk          ; clk         ; 0.000        ; 0.041      ; 0.436      ;
; 0.316 ; tx_byte_count[0]                    ; tx_data[3]                          ; clk          ; clk         ; 0.000        ; 0.043      ; 0.443      ;
; 0.318 ; uart_rx:uart_rx_inst|rx             ; uart_rx:uart_rx_inst|data[7]        ; clk          ; clk         ; 0.000        ; 0.041      ; 0.443      ;
; 0.319 ; uart_tx:uart_tx_inst|state.IDLE     ; uart_tx:uart_tx_inst|o_active       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.445      ;
; 0.326 ; tx_byte_count[2]                    ; tx_data[0]                          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.452      ;
; 0.331 ; uart_tx:uart_tx_inst|state.STOP     ; uart_tx:uart_tx_inst|bit_index[0]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.457      ;
; 0.332 ; tx_byte_count[0]                    ; tx_byte_count[2]                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.458      ;
; 0.334 ; tx_byte_count[2]                    ; tx_byte_count[0]                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.460      ;
; 0.338 ; tx_byte_count[1]                    ; tx_byte_count[0]                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.464      ;
; 0.342 ; tx_data[7]                          ; uart_tx:uart_tx_inst|data_byte[7]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.468      ;
; 0.344 ; tx_byte_count[1]                    ; tx_byte_count[2]                    ; clk          ; clk         ; 0.000        ; 0.042      ; 0.470      ;
; 0.347 ; byte_count[3]                       ; byte_count[0]                       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.473      ;
; 0.362 ; uart_tx:uart_tx_inst|counter[31]    ; uart_tx:uart_tx_inst|state.STOP     ; clk          ; clk         ; 0.000        ; 0.042      ; 0.488      ;
; 0.369 ; tx_start                            ; tx_byte_count[2]                    ; clk          ; clk         ; 0.000        ; 0.041      ; 0.494      ;
; 0.370 ; tx_start                            ; tx_byte_count[0]                    ; clk          ; clk         ; 0.000        ; 0.041      ; 0.495      ;
; 0.375 ; uart_rx:uart_rx_inst|state.RECEIVE  ; uart_rx:uart_rx_inst|state.RECEIVE  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.501      ;
; 0.380 ; uart_rx:uart_rx_inst|bit_index[2]   ; uart_rx:uart_rx_inst|data[6]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.506      ;
; 0.385 ; byte_count[0]                       ; byte_count[3]                       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.511      ;
; 0.389 ; byte_count[0]                       ; byte_count[1]                       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.515      ;
; 0.390 ; tx_data[1]                          ; uart_tx:uart_tx_inst|data_byte[1]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.516      ;
; 0.390 ; byte_count[0]                       ; byte_count[2]                       ; clk          ; clk         ; 0.000        ; 0.042      ; 0.516      ;
; 0.397 ; uart_rx:uart_rx_inst|bit_index[2]   ; uart_rx:uart_rx_inst|data[0]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.523      ;
; 0.398 ; tx_byte_count[0]                    ; tx_data[2]                          ; clk          ; clk         ; 0.000        ; 0.042      ; 0.524      ;
; 0.400 ; uart_tx:uart_tx_inst|bit_index[0]   ; uart_tx:uart_tx_inst|bit_index[2]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.527      ;
; 0.401 ; tx_data[2]                          ; uart_tx:uart_tx_inst|data_byte[2]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.528      ;
; 0.406 ; tx_data[6]                          ; uart_tx:uart_tx_inst|data_byte[6]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.532      ;
; 0.407 ; uart_tx:uart_tx_inst|state.SEND     ; uart_tx:uart_tx_inst|bit_index[1]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.534      ;
; 0.415 ; uart_rx:uart_rx_inst|rx             ; uart_rx:uart_rx_inst|data[2]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.541      ;
; 0.416 ; tx_data[5]                          ; uart_tx:uart_tx_inst|data_byte[5]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.542      ;
; 0.417 ; uart_rx:uart_rx_inst|rx             ; uart_rx:uart_rx_inst|data[3]        ; clk          ; clk         ; 0.000        ; 0.042      ; 0.543      ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -10.577  ; 0.181 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -10.577  ; 0.181 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -739.046 ; 0.0   ; 0.0      ; 0.0     ; -236.87             ;
;  clk             ; -739.046 ; 0.000 ; N/A      ; N/A     ; -236.870            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; uart_tx       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; leds[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; uart_rx                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; leds[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; leds[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; uart_tx       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; leds[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 8971     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 8971     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 181   ; 181  ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 2     ; 2    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_rx    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; leds[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_tx     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rst_n      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_rx    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; leds[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; uart_tx     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Thu Aug 21 20:09:46 2025
Info: Command: quartus_sta uart_tranciever -c uart_tranciever
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'uart_tranciever.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -10.577
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -10.577            -739.046 clk 
Info (332146): Worst-case hold slack is 0.401
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.401               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -236.870 clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -9.749
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -9.749            -667.001 clk 
Info (332146): Worst-case hold slack is 0.353
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.353               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -236.870 clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -4.667
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.667            -271.071 clk 
Info (332146): Worst-case hold slack is 0.181
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.181               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -196.104 clk 
Info (332114): Report Metastability: Found 1 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4857 megabytes
    Info: Processing ended: Thu Aug 21 20:09:48 2025
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


