---
marp: true
theme: seed-slides
paginate: true
header: "Seed - Chapitre 01"
footer: "Logique BoolÃ©enne"
---

# Chapitre 01 : Logique BoolÃ©enne

> "Au commencement Ã©tait le NAND."

---

# ðŸŽ¯ OÃ¹ en sommes-nous ?

```
â”Œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”
â”‚  8. Applications                â”‚
â”œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤
â”‚  7. SystÃ¨me d'exploitation      â”‚
â”œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤
â”‚  ...                            â”‚
â”œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤
â”‚  2. ArithmÃ©tique (ALU)          â”‚
â”œâ”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”¤
â”‚  1. Portes Logiques â—€â”€â”€ NOUS    â”‚
â””â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”€â”˜
```

Nous posons les **fondations** de tout l'Ã©difice !

---

# Pourquoi le Binaire ?

**Question :** Pourquoi 0 et 1, pas 0-9 ?

**RÃ©ponses :**

1. **FiabilitÃ©** : Distinguer 2 Ã©tats est plus fiable que 10
2. **SimplicitÃ©** : Un transistor = un interrupteur (on/off)
3. **UniversalitÃ©** : George Boole (19áµ‰) : toute logique = Vrai/Faux

---

# Du Voltage au Bit

| Tension | Signification |
|---------|---------------|
| 0V - 0.8V | `0` (Faux) |
| 2.4V - 3.3V | `1` (Vrai) |

La zone 0.8V-2.4V est **interdite** â€” c'est cette sÃ©paration nette qui rend le binaire robuste.

> ðŸ’¡ **En VHDL :** On retrouve `'0'` et `'1'` comme valeurs de type `std_logic`.

---

# La Porte NAND : Notre Axiome

**Pourquoi partir du NAND ?**

1. **ComplÃ©tude** : TOUTES les portes peuvent Ãªtre construites Ã  partir de NAND
2. **RÃ©alitÃ©** : En CMOS, NAND = seulement 4 transistors
3. **PÃ©dagogie** : Une brique â†’ comprendre l'abstraction

---

# Table de VÃ©ritÃ© NAND

| A | B | NAND(A, B) |
|---|---|:----------:|
| 0 | 0 | **1** |
| 0 | 1 | **1** |
| 1 | 0 | **1** |
| 1 | 1 | **0** |

**RÃ¨gle :** Le rÃ©sultat est `0` *seulement si* A **et** B sont Ã  `1`.

NAND = "Not-AND" = inverse d'un AND

---

# Construction : NOT (Inverseur)

**Astuce :** Connecter le mÃªme signal aux deux entrÃ©es !

```
       â”Œâ”€â”€â”€â”€â”€â”
  in â”€â”€â”¤     â”‚
       â”‚NAND â”œâ”€â”€ out
  in â”€â”€â”¤     â”‚
       â””â”€â”€â”€â”€â”€â”˜
```

- Si `in = 0` : NAND(0, 0) = **1** âœ“
- Si `in = 1` : NAND(1, 1) = **0** âœ“

---

# Construction : AND

**Insight :** NOT(NAND(A, B)) = AND(A, B)

```
       â”Œâ”€â”€â”€â”€â”€â”     â”Œâ”€â”€â”€â”€â”€â”
  A â”€â”€â”€â”¤     â”‚     â”‚     â”‚
       â”‚NAND â”œâ”€â”€â”€â”€â”€â”¤ NOT â”œâ”€â”€ out
  B â”€â”€â”€â”¤     â”‚     â”‚     â”‚
       â””â”€â”€â”€â”€â”€â”˜     â””â”€â”€â”€â”€â”€â”˜
```

| A | B | AND |
|---|---|:---:|
| 0 | 0 | 0 |
| 0 | 1 | 0 |
| 1 | 0 | 0 |
| 1 | 1 | **1** |

---

# Construction : OR

**ThÃ©orÃ¨me de De Morgan :**
```
A OR B = NOT( (NOT A) AND (NOT B) )
       = (NOT A) NAND (NOT B)
```

```
       â”Œâ”€â”€â”€â”€â”€â”
  A â”€â”€â”€â”¤ NOT â”œâ”€â”€â”€â”
       â””â”€â”€â”€â”€â”€â”˜   â”‚  â”Œâ”€â”€â”€â”€â”€â”
                 â”œâ”€â”€â”¤     â”‚
       â”Œâ”€â”€â”€â”€â”€â”   â”‚  â”‚NAND â”œâ”€â”€ out
  B â”€â”€â”€â”¤ NOT â”œâ”€â”€â”€â”˜  â”‚     â”‚
       â””â”€â”€â”€â”€â”€â”˜      â””â”€â”€â”€â”€â”€â”˜
```

---

# Construction : XOR (Ou Exclusif)

**RÃ´le crucial :**
- Addition binaire (somme sans retenue)
- Comparaison (bits diffÃ©rents ?)
- Cryptage

| A | B | XOR |
|---|---|:---:|
| 0 | 0 | 0 |
| 0 | 1 | **1** |
| 1 | 0 | **1** |
| 1 | 1 | 0 |

**Sortie = 1 si les entrÃ©es sont diffÃ©rentes**

---

# Le Multiplexeur (Mux) â€” L'Aiguilleur

**Le composant le plus important !**

- Si `sel == 0` â†’ `out = a`
- Si `sel == 1` â†’ `out = b`

```
  a â”€â”€â”
      â”œâ”€â”€[Mux]â”€â”€ out
  b â”€â”€â”˜    â”‚
           â”‚
         sel
```

**Formule :** `out = (a AND NOT sel) OR (b AND sel)`

---

# Pourquoi le Mux est Crucial ?

Dans un CPU, Ã  chaque cycle il faut choisir :

- **D'oÃ¹ vient l'opÃ©rande ?** MÃ©moire ou registre ?
- **OÃ¹ va le rÃ©sultat ?** MÃ©moire ou registre ?
- **Quelle instruction ?** ADD, SUB, AND... ?

**Chaque choix = un Mux !**

> ðŸ’¡ **En ARM :** Le CPU utilise des Mux pour sÃ©lectionner parmi R0-R15.

---

# Le DÃ©multiplexeur (DMux)

**L'inverse du Mux** : 1 entrÃ©e â†’ N sorties

- Si `sel == 0` â†’ `a = in, b = 0`
- Si `sel == 1` â†’ `a = 0, b = in`

**Usage :** Adressage mÃ©moire, routage des signaux

---

# HDL : Description MatÃ©rielle

```vhdl
entity And2 is
  port(
    a : in bit;
    b : in bit;
    y : out bit
  );
end entity;

architecture rtl of And2 is
  component Nand port(a,b: in bit; y: out bit); end component;
  component Inv port(a: in bit; y: out bit); end component;
  signal w : bit;
begin
  u1: Nand port map (a => a, b => b, y => w);
  u2: Inv port map (a => w, y => y);
end architecture;
```

---

# Pont avec VHDL Professionnel

> ðŸ’¡ **En VHDL industriel :**

| nand2c HDL | VHDL standard |
|------------|---------------|
| `bit` | `std_logic` |
| `bits(31 downto 0)` | `std_logic_vector(31 downto 0)` |
| `port map` | Identique ! |
| `for generate` | Identique ! |

**Vous apprenez la vraie syntaxe VHDL !**

---

# Portes Multi-EntrÃ©es

**Or8Way :** Teste si au moins 1 bit parmi 8 est Ã  1

```
Or8Way(a[0..7]) = a[0] OR a[1] OR ... OR a[7]
```

**Construction en arbre** (3 niveaux au lieu de 7) :

```
Niveau 1:  Or2(a[0],a[1])â†’t0  Or2(a[2],a[3])â†’t1 ...
Niveau 2:  Or2(t0, t1) â†’ t4   Or2(t2, t3) â†’ t5
Niveau 3:  Or2(t4, t5) â†’ sortie
```

---

# Portes Multi-Bits (Bus)

Pour traiter 32 bits en parallÃ¨le :

```vhdl
entity And32 is
  port(
    a : in bits(31 downto 0);
    b : in bits(31 downto 0);
    y : out bits(31 downto 0)
  );
end entity;

architecture rtl of And32 is
begin
  gen: for i in 0 to 31 generate
    u: And2 port map (a => a(i), b => b(i), y => y(i));
  end generate;
end architecture;
```

---

# Du NAND au CPU : La Feuille de Route

```
CHAPITRE 1        CHAPITRE 2        CHAPITRE 3        CHAPITRE 5
    â†“                  â†“                 â†“                 â†“
  NAND           Half Adder          DFF              CPU
    â†“                  â†“                 â†“                 â†“
NOT, AND, OR  â†’  Full Adder  â†’    Registres    â†’   Ordinateur
XOR, Mux, DMux       â†“                 â†“           complet !
                   ALU              RAM
```

---

# RÃ´le de Chaque Porte

| Porte | RÃ´le dans le CPU |
|-------|------------------|
| **NOT** | Soustraction (complÃ©ment Ã  2) |
| **AND** | Masquage de bits, conditions ET |
| **OR** | Combinaison de signaux |
| **XOR** | Addition bit Ã  bit |
| **Mux** | Tous les choix du CPU |
| **DMux** | Adressage mÃ©moire |

---

# Ce qu'il faut retenir

1. **Le binaire simplifie** : 2 Ã©tats plus fiables que 10
2. **NAND est universel** : Toutes les portes en dÃ©coulent
3. **L'abstraction est puissante** : Couches les unes sur les autres
4. **Mux = choix, DMux = routage**

---

# Questions ?

ðŸ“š **RÃ©fÃ©rence :** Livre Seed, Chapitre 01 - Logique BoolÃ©enne

ðŸ‘‰ **Exercices :** TD et TP disponibles

**Prochain chapitre :** ArithmÃ©tique (ALU)
