Fitter report for kirsch
Wed Mar 23 19:25:33 2016
Quartus II Version 10.1 Build 153 11/29/2010 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Fitter RAM Summary
 23. Interconnect Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Estimated Delay Added for Hold Timing Summary
 32. Estimated Delay Added for Hold Timing Details
 33. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------+
; Fitter Summary                                                                 ;
+------------------------------------+-------------------------------------------+
; Fitter Status                      ; Successful - Wed Mar 23 19:25:33 2016     ;
; Quartus II Version                 ; 10.1 Build 153 11/29/2010 SJ Full Version ;
; Revision Name                      ; kirsch                                    ;
; Top-level Entity Name              ; kirsch                                    ;
; Family                             ; Cyclone II                                ;
; Device                             ; EP2C35F672C7                              ;
; Timing Models                      ; Final                                     ;
; Total logic elements               ; 345 / 33,216 ( 1 % )                      ;
;     Total combinational functions  ; 299 / 33,216 ( < 1 % )                    ;
;     Dedicated logic registers      ; 204 / 33,216 ( < 1 % )                    ;
; Total registers                    ; 204                                       ;
; Total pins                         ; 95 / 475 ( 20 % )                         ;
; Total virtual pins                 ; 0                                         ;
; Total memory bits                  ; 4,096 / 483,840 ( < 1 % )                 ;
; Embedded Multiplier 9-bit elements ; 0 / 70 ( 0 % )                            ;
; Total PLLs                         ; 0 / 4 ( 0 % )                             ;
+------------------------------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C7                   ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Fitter Effort                                                              ; Fast Fit                       ; Auto Fit                       ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                              ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Stop After Congestion Map Generation                                       ; Off                            ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 619 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 619 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 616     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/jx2xu/ECE_327/ece327-proj/uw_tmp/kirsch.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 345 / 33,216 ( 1 % )      ;
;     -- Combinational with no register       ; 141                       ;
;     -- Register only                        ; 46                        ;
;     -- Combinational with a register        ; 158                       ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 109                       ;
;     -- 3 input functions                    ; 139                       ;
;     -- <=2 input functions                  ; 51                        ;
;     -- Register only                        ; 46                        ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 210                       ;
;     -- arithmetic mode                      ; 89                        ;
;                                             ;                           ;
; Total registers*                            ; 204 / 34,593 ( < 1 % )    ;
;     -- Dedicated logic registers            ; 204 / 33,216 ( < 1 % )    ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )         ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 23 / 2,076 ( 1 % )        ;
; User inserted logic elements                ; 0                         ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 95 / 475 ( 20 % )         ;
;     -- Clock pins                           ; 2 / 8 ( 25 % )            ;
; Global signals                              ; 1                         ;
; M4Ks                                        ; 2 / 105 ( 2 % )           ;
; Total block memory bits                     ; 4,096 / 483,840 ( < 1 % ) ;
; Total block memory implementation bits      ; 9,216 / 483,840 ( 2 % )   ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )            ;
; PLLs                                        ; 0 / 4 ( 0 % )             ;
; Global clocks                               ; 1 / 16 ( 6 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%              ;
; Peak interconnect usage (total/H/V)         ; 5% / 5% / 6%              ;
; Maximum fan-out node                        ; i_clock~clkctrl           ;
; Maximum fan-out                             ; 206                       ;
; Highest non-global fan-out signal           ; i_reset                   ;
; Highest non-global fan-out                  ; 92                        ;
; Total fan-out                               ; 1719                      ;
; Average fan-out                             ; 2.70                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 345 / 33216 ( 1 % )   ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 141                   ; 0                              ;
;     -- Register only                        ; 46                    ; 0                              ;
;     -- Combinational with a register        ; 158                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 109                   ; 0                              ;
;     -- 3 input functions                    ; 139                   ; 0                              ;
;     -- <=2 input functions                  ; 51                    ; 0                              ;
;     -- Register only                        ; 46                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 210                   ; 0                              ;
;     -- arithmetic mode                      ; 89                    ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 204                   ; 0                              ;
;     -- Dedicated logic registers            ; 204 / 33216 ( < 1 % ) ; 0 / 33216 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 23 / 2076 ( 1 % )     ; 0 / 2076 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 95                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )        ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 4096                  ; 0                              ;
; Total RAM block bits                        ; 9216                  ; 0                              ;
; M4K                                         ; 2 / 105 ( 1 % )       ; 0 / 105 ( 0 % )                ;
; Clock control block                         ; 1 / 20 ( 5 % )        ; 0 / 20 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 1719                  ; 0                              ;
;     -- Registered Connections               ; 772                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 32                    ; 0                              ;
;     -- Output Ports                         ; 63                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                             ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; debug_key[1]     ; C13   ; 3        ; 31           ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; debug_key[2]     ; D13   ; 3        ; 31           ; 36           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; debug_key[3]     ; H8    ; 3        ; 7            ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; debug_switch[0]  ; AC19  ; 7        ; 53           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; debug_switch[10] ; U18   ; 7        ; 57           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; debug_switch[11] ; W16   ; 7        ; 42           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; debug_switch[12] ; AD25  ; 6        ; 65           ; 2            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; debug_switch[13] ; AB26  ; 6        ; 65           ; 7            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; debug_switch[14] ; AF20  ; 7        ; 53           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; debug_switch[15] ; AA14  ; 7        ; 37           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; debug_switch[16] ; AA18  ; 7        ; 50           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; debug_switch[17] ; AA9   ; 8        ; 11           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; debug_switch[1]  ; AE18  ; 7        ; 46           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; debug_switch[2]  ; U9    ; 1        ; 0            ; 13           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; debug_switch[3]  ; P9    ; 2        ; 0            ; 25           ; 4           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; debug_switch[4]  ; AB20  ; 7        ; 55           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; debug_switch[5]  ; B11   ; 3        ; 29           ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; debug_switch[6]  ; K9    ; 3        ; 5            ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; debug_switch[7]  ; A21   ; 4        ; 59           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; debug_switch[8]  ; N9    ; 2        ; 0            ; 25           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; debug_switch[9]  ; AF4   ; 8        ; 1            ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; i_clock          ; P2    ; 1        ; 0            ; 18           ; 2           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; i_pixel[0]       ; E18   ; 4        ; 50           ; 36           ; 0           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; i_pixel[1]       ; F17   ; 4        ; 48           ; 36           ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; i_pixel[2]       ; G6    ; 2        ; 0            ; 33           ; 4           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; i_pixel[3]       ; C17   ; 4        ; 46           ; 36           ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; i_pixel[4]       ; B18   ; 4        ; 46           ; 36           ; 2           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; i_pixel[5]       ; G22   ; 5        ; 65           ; 33           ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; i_pixel[6]       ; D18   ; 4        ; 50           ; 36           ; 1           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; i_pixel[7]       ; G17   ; 4        ; 48           ; 36           ; 3           ; 3                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; i_reset          ; A18   ; 4        ; 46           ; 36           ; 3           ; 92                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; i_valid          ; E20   ; 4        ; 55           ; 36           ; 0           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                     ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; debug_led_grn[0]  ; K3    ; 2        ; 0            ; 26           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; debug_led_grn[1]  ; G21   ; 5        ; 65           ; 33           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; debug_led_grn[2]  ; N24   ; 5        ; 65           ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; debug_led_grn[3]  ; AD12  ; 8        ; 31           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; debug_led_grn[4]  ; AE16  ; 7        ; 40           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; debug_led_grn[5]  ; H15   ; 4        ; 42           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; debug_led_red[0]  ; AC6   ; 8        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; debug_led_red[10] ; V9    ; 8        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; debug_led_red[11] ; AB25  ; 6        ; 65           ; 7            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; debug_led_red[12] ; P4    ; 1        ; 0            ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; debug_led_red[13] ; V5    ; 1        ; 0            ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; debug_led_red[14] ; B9    ; 3        ; 20           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; debug_led_red[15] ; F9    ; 3        ; 9            ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; debug_led_red[16] ; P3    ; 1        ; 0            ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; debug_led_red[17] ; N20   ; 5        ; 65           ; 21           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; debug_led_red[1]  ; AE8   ; 8        ; 18           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; debug_led_red[2]  ; G10   ; 3        ; 14           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; debug_led_red[3]  ; AD7   ; 8        ; 5            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; debug_led_red[4]  ; AE21  ; 7        ; 55           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; debug_led_red[5]  ; G26   ; 5        ; 65           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; debug_led_red[6]  ; Y13   ; 7        ; 37           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; debug_led_red[7]  ; AD5   ; 8        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; debug_led_red[8]  ; AE20  ; 7        ; 53           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; debug_led_red[9]  ; A8    ; 3        ; 16           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; debug_num_0[0]    ; AA7   ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; debug_num_0[1]    ; E8    ; 3        ; 7            ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; debug_num_0[2]    ; B4    ; 3        ; 1            ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; debug_num_0[3]    ; AF21  ; 7        ; 55           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; debug_num_1[0]    ; AB18  ; 7        ; 48           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; debug_num_1[1]    ; AE4   ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; debug_num_1[2]    ; F4    ; 2        ; 0            ; 32           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; debug_num_1[3]    ; AB23  ; 6        ; 65           ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; debug_num_2[0]    ; K4    ; 2        ; 0            ; 26           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; debug_num_2[1]    ; V17   ; 7        ; 50           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; debug_num_2[2]    ; B16   ; 4        ; 37           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; debug_num_2[3]    ; J14   ; 3        ; 24           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; debug_num_3[0]    ; A10   ; 3        ; 22           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; debug_num_3[1]    ; B15   ; 4        ; 37           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; debug_num_3[2]    ; Y21   ; 6        ; 65           ; 3            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; debug_num_3[3]    ; J3    ; 2        ; 0            ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; debug_num_4[0]    ; L3    ; 2        ; 0            ; 24           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; debug_num_4[1]    ; Y25   ; 6        ; 65           ; 8            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; debug_num_4[2]    ; C8    ; 3        ; 14           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; debug_num_4[3]    ; AE7   ; 8        ; 16           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; debug_num_5[0]    ; D2    ; 2        ; 0            ; 32           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; debug_num_5[1]    ; E15   ; 4        ; 40           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; debug_num_5[2]    ; AE10  ; 8        ; 24           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; debug_num_5[3]    ; J16   ; 4        ; 57           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_dir[0]          ; G16   ; 4        ; 44           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_dir[1]          ; Y16   ; 7        ; 46           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_dir[2]          ; E25   ; 5        ; 65           ; 31           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_edge            ; F16   ; 4        ; 44           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_mode[0]         ; D19   ; 4        ; 53           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_mode[1]         ; B19   ; 4        ; 53           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_row[0]          ; J17   ; 4        ; 48           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_row[1]          ; C19   ; 4        ; 53           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_row[2]          ; A19   ; 4        ; 53           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_row[3]          ; H21   ; 5        ; 65           ; 33           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_row[4]          ; F18   ; 4        ; 50           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_row[5]          ; G18   ; 4        ; 50           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_row[6]          ; E24   ; 5        ; 65           ; 33           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_row[7]          ; H17   ; 4        ; 48           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; o_valid           ; D17   ; 4        ; 46           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+-------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 6 / 64 ( 9 % )   ; 3.3V          ; --           ;
; 2        ; 11 / 59 ( 19 % ) ; 3.3V          ; --           ;
; 3        ; 14 / 56 ( 25 % ) ; 3.3V          ; --           ;
; 4        ; 25 / 58 ( 43 % ) ; 3.3V          ; --           ;
; 5        ; 8 / 65 ( 12 % )  ; 3.3V          ; --           ;
; 6        ; 7 / 59 ( 12 % )  ; 3.3V          ; --           ;
; 7        ; 16 / 58 ( 28 % ) ; 3.3V          ; --           ;
; 8        ; 11 / 56 ( 20 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 457        ; 3        ; debug_led_red[9]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 451        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 447        ; 3        ; debug_num_3[0]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A14      ; 427        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 406        ; 4        ; i_reset                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A19      ; 394        ; 4        ; o_row[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A20      ; 390        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; debug_switch[7]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A22      ; 379        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 106        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 117        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 116        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 120        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 130        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 129        ; 1        ; debug_num_0[0]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; debug_switch[17]                         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA10     ; 153        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 155        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 179        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 194        ; 7        ; debug_switch[15]                         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA15     ; 197        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 209        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 219        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; debug_switch[16]                         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA24     ; 255        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA25     ; 266        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 267        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ; 115        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 114        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 126        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 127        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; debug_num_1[0]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; debug_switch[4]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB21     ; 242        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; debug_num_1[3]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AB24     ; 257        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB25     ; 263        ; 6        ; debug_led_red[11]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AB26     ; 262        ; 6        ; debug_switch[13]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AC1      ; 119        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 118        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 128        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 134        ; 8        ; debug_led_red[0]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC7      ; 143        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC8      ; 148        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 163        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC10     ; 164        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC11     ; 168        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 172        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC13     ; 185        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC14     ; 191        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ; 199        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ; 202        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC17     ; 207        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 216        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; debug_switch[0]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC20     ; 226        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ; 241        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC23     ; 245        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 261        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 123        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 135        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 136        ; 8        ; debug_led_red[7]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD6      ; 139        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 140        ; 8        ; debug_led_red[3]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD8      ; 149        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 173        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD12     ; 181        ; 8        ; debug_led_grn[3]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD13     ; 186        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD16     ; 201        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 208        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 240        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ; 239        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD24     ; 249        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; debug_switch[12]                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 125        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 131        ; 8        ; debug_num_1[1]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE5      ; 137        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 150        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 157        ; 8        ; debug_num_4[3]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE8      ; 159        ; 8        ; debug_led_red[1]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE9      ; 165        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 169        ; 8        ; debug_num_5[2]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE11     ; 174        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE12     ; 182        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE13     ; 183        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE14     ; 188        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AE15     ; 189        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE16     ; 200        ; 7        ; debug_led_grn[4]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE17     ; 206        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 212        ; 7        ; debug_switch[1]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE19     ; 214        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 224        ; 7        ; debug_led_red[8]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE21     ; 228        ; 7        ; debug_led_red[4]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE22     ; 236        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE23     ; 244        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; debug_switch[9]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF5      ; 138        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 151        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 158        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 160        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 166        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 170        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF14     ; 187        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 211        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 213        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; debug_switch[14]                         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF21     ; 227        ; 7        ; debug_num_0[3]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF22     ; 235        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 243        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; debug_num_0[2]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B5       ; 481        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 458        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 452        ; 3        ; debug_led_red[14]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 448        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 435        ; 3        ; debug_switch[5]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 433        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B13      ; 429        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B14      ; 428        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 420        ; 4        ; debug_num_3[1]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 419        ; 4        ; debug_num_2[2]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ; 411        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 405        ; 4        ; i_pixel[4]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B19      ; 393        ; 4        ; o_mode[1]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B20      ; 389        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; debug_num_4[2]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 459        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 450        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 436        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 434        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 431        ; 3        ; debug_key[1]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 404        ; 4        ; i_pixel[3]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; o_row[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; debug_num_5[0]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 469        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 460        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 449        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 445        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 443        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 432        ; 3        ; debug_key[2]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D14      ; 426        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 417        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ; 403        ; 4        ; o_valid                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D18      ; 396        ; 4        ; i_pixel[6]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D19      ; 392        ; 4        ; o_mode[0]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D20      ; 387        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; debug_num_0[1]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; debug_num_5[1]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; i_pixel[0]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; i_valid                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; o_row[6]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E25      ; 355        ; 5        ; o_dir[2]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E26      ; 356        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; debug_num_1[2]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; debug_led_red[15]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F10      ; 462        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 454        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 440        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 423        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 409        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; o_edge                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F17      ; 401        ; 4        ; i_pixel[1]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F18      ; 398        ; 4        ; o_row[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; i_pixel[2]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; debug_led_red[2]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G11      ; 446        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 439        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ; 422        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; o_dir[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G17      ; 402        ; 4        ; i_pixel[7]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G18      ; 397        ; 4        ; o_row[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; debug_led_grn[1]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G22      ; 367        ; 5        ; i_pixel[5]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G23      ; 346        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; debug_led_red[5]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H1       ; 37         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 36         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 32         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 33         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; debug_key[3]                             ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 455        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; debug_led_grn[5]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H16      ; 413        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; o_row[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; o_row[3]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J2       ; 38         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J3       ; 34         ; 2        ; debug_num_3[3]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J4       ; 35         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J6       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J11      ; 437        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ; 441        ; 3        ; debug_num_2[3]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; debug_num_5[3]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J17      ; 399        ; 4        ; o_row[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J18      ; 383        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J23      ; 339        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 43         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 41         ; 2        ; debug_led_grn[0]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K4       ; 40         ; 2        ; debug_num_2[0]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K5       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; debug_switch[6]                          ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 51         ; 2        ; debug_num_4[0]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L4       ; 44         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 47         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 59         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 49         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ; 52         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L24      ; 324        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 55         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 53         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 54         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 58         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 60         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 57         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 319        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 312        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 64         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; debug_switch[8]                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; debug_led_red[17]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 310        ; 5        ; debug_led_grn[2]                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N25      ; 309        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N26      ; 308        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P1       ; 68         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P2       ; 67         ; 1        ; i_clock                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P3       ; 69         ; 1        ; debug_led_red[16]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P4       ; 70         ; 1        ; debug_led_red[12]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; debug_switch[3]                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P24      ; 304        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 307        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 82         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 110        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 83         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 92         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 111        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T10      ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 296        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 84         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 88         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 89         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 100        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 98         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 99         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; debug_switch[2]                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U10      ; 87         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U18      ; 232        ; 7        ; debug_switch[10]                         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U23      ; 284        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 91         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 95         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 94         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 104        ; 1        ; debug_led_red[13]                        ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V6       ; 105        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 112        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; debug_led_red[10]                        ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V10      ; 141        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 177        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V14      ; 175        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; debug_num_2[1]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V18      ; 233        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 252        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 259        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V23      ; 275        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 96         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 102        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 101        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 161        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 162        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 204        ; 7        ; debug_switch[11]                         ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W17      ; 217        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 273        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 103        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 109        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 121        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 156        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 180        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ; 193        ; 7        ; debug_led_red[6]                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y14      ; 195        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 196        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 210        ; 7        ; o_dir[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; debug_num_3[2]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y22      ; 254        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y23      ; 265        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y24      ; 264        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y25      ; 269        ; 6        ; debug_num_4[1]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; Y26      ; 268        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                       ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                              ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------+--------------+
; |kirsch                                   ; 345 (298)   ; 204 (204)                 ; 0 (0)         ; 4096        ; 2    ; 0            ; 0       ; 0         ; 95   ; 0            ; 141 (94)     ; 46 (46)           ; 158 (111)        ; |kirsch                                                                          ;              ;
;    |ram_dq_8_0:mem|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |kirsch|ram_dq_8_0:mem                                                           ;              ;
;       |altsyncram:ix64056z29481|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |kirsch|ram_dq_8_0:mem|altsyncram:ix64056z29481                                  ;              ;
;          |altsyncram_jpg2:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |kirsch|ram_dq_8_0:mem|altsyncram:ix64056z29481|altsyncram_jpg2:auto_generated   ;              ;
;    |ram_dq_8_1:mem_0|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |kirsch|ram_dq_8_1:mem_0                                                         ;              ;
;       |altsyncram:ix64056z29482|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |kirsch|ram_dq_8_1:mem_0|altsyncram:ix64056z29482                                ;              ;
;          |altsyncram_jpg2:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |kirsch|ram_dq_8_1:mem_0|altsyncram:ix64056z29482|altsyncram_jpg2:auto_generated ;              ;
;    |stage1_hardware:stage1|               ; 48 (23)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (4)       ; 0 (0)             ; 21 (19)          ; |kirsch|stage1_hardware:stage1                                                   ;              ;
;       |custom_max_8:u_max1|               ; 25 (25)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 23 (23)      ; 0 (0)             ; 2 (2)            ; |kirsch|stage1_hardware:stage1|custom_max_8:u_max1                               ;              ;
;    |stage2_hardware:stage2|               ; 46 (13)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 0 (0)             ; 26 (13)          ; |kirsch|stage2_hardware:stage2                                                   ;              ;
;       |custom_max_10:u_max2|              ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 13 (13)          ; |kirsch|stage2_hardware:stage2|custom_max_10:u_max2                              ;              ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+----------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                        ;
+-------------------+----------+---------------+---------------+-----------------------+-----+
; Name              ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------------+----------+---------------+---------------+-----------------------+-----+
; o_valid           ; Output   ; --            ; --            ; --                    ; --  ;
; o_edge            ; Output   ; --            ; --            ; --                    ; --  ;
; o_dir[0]          ; Output   ; --            ; --            ; --                    ; --  ;
; o_dir[1]          ; Output   ; --            ; --            ; --                    ; --  ;
; o_dir[2]          ; Output   ; --            ; --            ; --                    ; --  ;
; o_mode[0]         ; Output   ; --            ; --            ; --                    ; --  ;
; o_mode[1]         ; Output   ; --            ; --            ; --                    ; --  ;
; o_row[0]          ; Output   ; --            ; --            ; --                    ; --  ;
; o_row[1]          ; Output   ; --            ; --            ; --                    ; --  ;
; o_row[2]          ; Output   ; --            ; --            ; --                    ; --  ;
; o_row[3]          ; Output   ; --            ; --            ; --                    ; --  ;
; o_row[4]          ; Output   ; --            ; --            ; --                    ; --  ;
; o_row[5]          ; Output   ; --            ; --            ; --                    ; --  ;
; o_row[6]          ; Output   ; --            ; --            ; --                    ; --  ;
; o_row[7]          ; Output   ; --            ; --            ; --                    ; --  ;
; debug_key[1]      ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; debug_key[2]      ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; debug_key[3]      ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; debug_switch[0]   ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; debug_switch[1]   ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; debug_switch[2]   ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; debug_switch[3]   ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; debug_switch[4]   ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; debug_switch[5]   ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; debug_switch[6]   ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; debug_switch[7]   ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; debug_switch[8]   ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; debug_switch[9]   ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; debug_switch[10]  ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; debug_switch[11]  ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; debug_switch[12]  ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; debug_switch[13]  ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; debug_switch[14]  ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; debug_switch[15]  ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; debug_switch[16]  ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; debug_switch[17]  ; Input    ; (0) 312 ps    ; (0) 312 ps    ; --                    ; --  ;
; debug_led_red[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; debug_led_red[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; debug_led_red[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; debug_led_red[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; debug_led_red[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; debug_led_red[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; debug_led_red[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; debug_led_red[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; debug_led_red[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; debug_led_red[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; debug_led_red[10] ; Output   ; --            ; --            ; --                    ; --  ;
; debug_led_red[11] ; Output   ; --            ; --            ; --                    ; --  ;
; debug_led_red[12] ; Output   ; --            ; --            ; --                    ; --  ;
; debug_led_red[13] ; Output   ; --            ; --            ; --                    ; --  ;
; debug_led_red[14] ; Output   ; --            ; --            ; --                    ; --  ;
; debug_led_red[15] ; Output   ; --            ; --            ; --                    ; --  ;
; debug_led_red[16] ; Output   ; --            ; --            ; --                    ; --  ;
; debug_led_red[17] ; Output   ; --            ; --            ; --                    ; --  ;
; debug_led_grn[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; debug_led_grn[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; debug_led_grn[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; debug_led_grn[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; debug_led_grn[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; debug_led_grn[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; debug_num_0[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; debug_num_0[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; debug_num_0[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; debug_num_0[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; debug_num_1[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; debug_num_1[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; debug_num_1[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; debug_num_1[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; debug_num_2[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; debug_num_2[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; debug_num_2[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; debug_num_2[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; debug_num_3[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; debug_num_3[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; debug_num_3[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; debug_num_3[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; debug_num_4[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; debug_num_4[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; debug_num_4[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; debug_num_4[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; debug_num_5[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; debug_num_5[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; debug_num_5[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; debug_num_5[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; i_clock           ; Input    ; (0) 325 ps    ; (0) 325 ps    ; --                    ; --  ;
; i_valid           ; Input    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; i_reset           ; Input    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; i_pixel[7]        ; Input    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; i_pixel[6]        ; Input    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; i_pixel[5]        ; Input    ; (6) 4358 ps   ; (6) 4358 ps   ; --                    ; --  ;
; i_pixel[4]        ; Input    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; i_pixel[3]        ; Input    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; i_pixel[2]        ; Input    ; (6) 4358 ps   ; (6) 4358 ps   ; --                    ; --  ;
; i_pixel[1]        ; Input    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
; i_pixel[0]        ; Input    ; (6) 4400 ps   ; (6) 4400 ps   ; --                    ; --  ;
+-------------------+----------+---------------+---------------+-----------------------+-----+


+----------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                             ;
+----------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                          ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------+-------------------+---------+
; debug_key[1]                                                                                 ;                   ;         ;
; debug_key[2]                                                                                 ;                   ;         ;
; debug_key[3]                                                                                 ;                   ;         ;
; debug_switch[0]                                                                              ;                   ;         ;
; debug_switch[1]                                                                              ;                   ;         ;
; debug_switch[2]                                                                              ;                   ;         ;
; debug_switch[3]                                                                              ;                   ;         ;
; debug_switch[4]                                                                              ;                   ;         ;
; debug_switch[5]                                                                              ;                   ;         ;
; debug_switch[6]                                                                              ;                   ;         ;
; debug_switch[7]                                                                              ;                   ;         ;
; debug_switch[8]                                                                              ;                   ;         ;
; debug_switch[9]                                                                              ;                   ;         ;
; debug_switch[10]                                                                             ;                   ;         ;
; debug_switch[11]                                                                             ;                   ;         ;
; debug_switch[12]                                                                             ;                   ;         ;
; debug_switch[13]                                                                             ;                   ;         ;
; debug_switch[14]                                                                             ;                   ;         ;
; debug_switch[15]                                                                             ;                   ;         ;
; debug_switch[16]                                                                             ;                   ;         ;
; debug_switch[17]                                                                             ;                   ;         ;
; i_clock                                                                                      ;                   ;         ;
; i_valid                                                                                      ;                   ;         ;
;      - reg_valid_0_                                                                          ; 0                 ; 6       ;
;      - ix25376z52930                                                                         ; 0                 ; 6       ;
;      - ix20492z52923                                                                         ; 0                 ; 6       ;
;      - ix26373z52923                                                                         ; 0                 ; 6       ;
;      - ix54114z52923                                                                         ; 0                 ; 6       ;
;      - ix51243z52923                                                                         ; 0                 ; 6       ;
; i_reset                                                                                      ;                   ;         ;
;      - reg_valid_6_                                                                          ; 0                 ; 6       ;
;      - reg_valid_5_                                                                          ; 0                 ; 6       ;
;      - reg_valid_4_                                                                          ; 0                 ; 6       ;
;      - reg_valid_3_                                                                          ; 0                 ; 6       ;
;      - reg_valid_2_                                                                          ; 0                 ; 6       ;
;      - reg_valid_1_                                                                          ; 0                 ; 6       ;
;      - reg_valid_0_                                                                          ; 0                 ; 6       ;
;      - reg_q_7_                                                                              ; 0                 ; 6       ;
;      - reg_q_6_                                                                              ; 0                 ; 6       ;
;      - reg_q_5_                                                                              ; 0                 ; 6       ;
;      - reg_q_4_                                                                              ; 0                 ; 6       ;
;      - reg_q_3_                                                                              ; 0                 ; 6       ;
;      - reg_q_2_                                                                              ; 0                 ; 6       ;
;      - reg_q_1_                                                                              ; 0                 ; 6       ;
;      - reg_q_0_                                                                              ; 0                 ; 6       ;
;      - reg_mode_1_                                                                           ; 0                 ; 6       ;
;      - reg_mode_0_                                                                           ; 0                 ; 6       ;
;      - reg_i_7_                                                                              ; 0                 ; 6       ;
;      - reg_i_6_                                                                              ; 0                 ; 6       ;
;      - reg_i_5_                                                                              ; 0                 ; 6       ;
;      - reg_i_4_                                                                              ; 0                 ; 6       ;
;      - reg_i_3_                                                                              ; 0                 ; 6       ;
;      - reg_i_2_                                                                              ; 0                 ; 6       ;
;      - reg_i_1_                                                                              ; 0                 ; 6       ;
;      - reg_i_0_                                                                              ; 0                 ; 6       ;
;      - reg_h_7_                                                                              ; 0                 ; 6       ;
;      - reg_h_6_                                                                              ; 0                 ; 6       ;
;      - reg_h_5_                                                                              ; 0                 ; 6       ;
;      - reg_h_4_                                                                              ; 0                 ; 6       ;
;      - reg_h_3_                                                                              ; 0                 ; 6       ;
;      - reg_h_2_                                                                              ; 0                 ; 6       ;
;      - reg_h_1_                                                                              ; 0                 ; 6       ;
;      - reg_h_0_                                                                              ; 0                 ; 6       ;
;      - reg_g_7_                                                                              ; 0                 ; 6       ;
;      - reg_g_6_                                                                              ; 0                 ; 6       ;
;      - reg_g_5_                                                                              ; 0                 ; 6       ;
;      - reg_g_4_                                                                              ; 0                 ; 6       ;
;      - reg_g_3_                                                                              ; 0                 ; 6       ;
;      - reg_g_2_                                                                              ; 0                 ; 6       ;
;      - reg_g_1_                                                                              ; 0                 ; 6       ;
;      - reg_g_0_                                                                              ; 0                 ; 6       ;
;      - reg_f_7_                                                                              ; 0                 ; 6       ;
;      - reg_f_6_                                                                              ; 0                 ; 6       ;
;      - reg_f_5_                                                                              ; 0                 ; 6       ;
;      - reg_f_4_                                                                              ; 0                 ; 6       ;
;      - reg_f_3_                                                                              ; 0                 ; 6       ;
;      - reg_f_2_                                                                              ; 0                 ; 6       ;
;      - reg_f_1_                                                                              ; 0                 ; 6       ;
;      - reg_f_0_                                                                              ; 0                 ; 6       ;
;      - reg_e_7_                                                                              ; 0                 ; 6       ;
;      - reg_e_6_                                                                              ; 0                 ; 6       ;
;      - reg_e_5_                                                                              ; 0                 ; 6       ;
;      - reg_e_4_                                                                              ; 0                 ; 6       ;
;      - reg_e_3_                                                                              ; 0                 ; 6       ;
;      - reg_e_2_                                                                              ; 0                 ; 6       ;
;      - reg_e_1_                                                                              ; 0                 ; 6       ;
;      - reg_e_0_                                                                              ; 0                 ; 6       ;
;      - reg_d_7_                                                                              ; 0                 ; 6       ;
;      - reg_d_6_                                                                              ; 0                 ; 6       ;
;      - reg_d_5_                                                                              ; 0                 ; 6       ;
;      - reg_d_4_                                                                              ; 0                 ; 6       ;
;      - reg_d_3_                                                                              ; 0                 ; 6       ;
;      - reg_d_2_                                                                              ; 0                 ; 6       ;
;      - reg_d_1_                                                                              ; 0                 ; 6       ;
;      - reg_d_0_                                                                              ; 0                 ; 6       ;
;      - reg_c_7_                                                                              ; 0                 ; 6       ;
;      - reg_c_6_                                                                              ; 0                 ; 6       ;
;      - reg_c_5_                                                                              ; 0                 ; 6       ;
;      - reg_c_4_                                                                              ; 0                 ; 6       ;
;      - reg_c_3_                                                                              ; 0                 ; 6       ;
;      - reg_c_2_                                                                              ; 0                 ; 6       ;
;      - reg_c_1_                                                                              ; 0                 ; 6       ;
;      - reg_c_0_                                                                              ; 0                 ; 6       ;
;      - reg_b_7_                                                                              ; 0                 ; 6       ;
;      - reg_b_6_                                                                              ; 0                 ; 6       ;
;      - reg_b_5_                                                                              ; 0                 ; 6       ;
;      - reg_b_4_                                                                              ; 0                 ; 6       ;
;      - reg_b_3_                                                                              ; 0                 ; 6       ;
;      - reg_b_2_                                                                              ; 0                 ; 6       ;
;      - reg_b_1_                                                                              ; 0                 ; 6       ;
;      - reg_b_0_                                                                              ; 0                 ; 6       ;
;      - reg_a_7_                                                                              ; 0                 ; 6       ;
;      - reg_a_6_                                                                              ; 0                 ; 6       ;
;      - reg_a_5_                                                                              ; 0                 ; 6       ;
;      - reg_a_4_                                                                              ; 0                 ; 6       ;
;      - reg_a_3_                                                                              ; 0                 ; 6       ;
;      - reg_a_2_                                                                              ; 0                 ; 6       ;
;      - reg_a_1_                                                                              ; 0                 ; 6       ;
;      - reg_a_0_                                                                              ; 0                 ; 6       ;
;      - ix20492z52923                                                                         ; 0                 ; 6       ;
;      - ix34903z52923                                                                         ; 0                 ; 6       ;
;      - ix34903z52924                                                                         ; 0                 ; 6       ;
; i_pixel[7]                                                                                   ;                   ;         ;
;      - reg_e_7_                                                                              ; 1                 ; 6       ;
;      - ram_dq_8_0:mem|altsyncram:ix64056z29481|altsyncram_jpg2:auto_generated|ram_block1a0   ; 0                 ; 6       ;
;      - ram_dq_8_1:mem_0|altsyncram:ix64056z29482|altsyncram_jpg2:auto_generated|ram_block1a0 ; 0                 ; 6       ;
; i_pixel[6]                                                                                   ;                   ;         ;
;      - reg_e_6_                                                                              ; 0                 ; 6       ;
;      - ram_dq_8_0:mem|altsyncram:ix64056z29481|altsyncram_jpg2:auto_generated|ram_block1a0   ; 0                 ; 6       ;
;      - ram_dq_8_1:mem_0|altsyncram:ix64056z29482|altsyncram_jpg2:auto_generated|ram_block1a0 ; 0                 ; 6       ;
; i_pixel[5]                                                                                   ;                   ;         ;
;      - reg_e_5_                                                                              ; 1                 ; 6       ;
;      - ram_dq_8_0:mem|altsyncram:ix64056z29481|altsyncram_jpg2:auto_generated|ram_block1a0   ; 1                 ; 6       ;
;      - ram_dq_8_1:mem_0|altsyncram:ix64056z29482|altsyncram_jpg2:auto_generated|ram_block1a0 ; 1                 ; 6       ;
; i_pixel[4]                                                                                   ;                   ;         ;
;      - reg_e_4_                                                                              ; 0                 ; 6       ;
;      - ram_dq_8_0:mem|altsyncram:ix64056z29481|altsyncram_jpg2:auto_generated|ram_block1a0   ; 0                 ; 6       ;
;      - ram_dq_8_1:mem_0|altsyncram:ix64056z29482|altsyncram_jpg2:auto_generated|ram_block1a0 ; 0                 ; 6       ;
; i_pixel[3]                                                                                   ;                   ;         ;
;      - reg_e_3_                                                                              ; 1                 ; 6       ;
;      - ram_dq_8_0:mem|altsyncram:ix64056z29481|altsyncram_jpg2:auto_generated|ram_block1a0   ; 0                 ; 6       ;
;      - ram_dq_8_1:mem_0|altsyncram:ix64056z29482|altsyncram_jpg2:auto_generated|ram_block1a0 ; 0                 ; 6       ;
; i_pixel[2]                                                                                   ;                   ;         ;
;      - reg_e_2_                                                                              ; 1                 ; 6       ;
;      - ram_dq_8_0:mem|altsyncram:ix64056z29481|altsyncram_jpg2:auto_generated|ram_block1a0   ; 1                 ; 6       ;
;      - ram_dq_8_1:mem_0|altsyncram:ix64056z29482|altsyncram_jpg2:auto_generated|ram_block1a0 ; 1                 ; 6       ;
; i_pixel[1]                                                                                   ;                   ;         ;
;      - reg_e_1_                                                                              ; 0                 ; 6       ;
;      - ram_dq_8_0:mem|altsyncram:ix64056z29481|altsyncram_jpg2:auto_generated|ram_block1a0   ; 0                 ; 6       ;
;      - ram_dq_8_1:mem_0|altsyncram:ix64056z29482|altsyncram_jpg2:auto_generated|ram_block1a0 ; 0                 ; 6       ;
; i_pixel[0]                                                                                   ;                   ;         ;
;      - reg_e_0_                                                                              ; 0                 ; 6       ;
;      - ram_dq_8_0:mem|altsyncram:ix64056z29481|altsyncram_jpg2:auto_generated|ram_block1a0   ; 0                 ; 6       ;
;      - ram_dq_8_1:mem_0|altsyncram:ix64056z29482|altsyncram_jpg2:auto_generated|ram_block1a0 ; 0                 ; 6       ;
+----------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                       ;
+-------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name        ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; i_clock     ; PIN_P2             ; 206     ; Clock                     ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; i_reset     ; PIN_A18            ; 92      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; mem_wren_0_ ; LCCOMB_X53_Y33_N4  ; 1       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; mem_wren_1_ ; LCCOMB_X53_Y33_N6  ; 1       ; Write enable              ; no     ; --                   ; --               ; --                        ;
; nx20492z1   ; LCCOMB_X48_Y33_N8  ; 72      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; nx34903z1   ; LCCOMB_X49_Y33_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; nx34903z2   ; LCCOMB_X48_Y33_N10 ; 16      ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; o_row_0_    ; LCFF_X53_Y33_N29   ; 22      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; valid_0_    ; LCFF_X48_Y32_N31   ; 87      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; valid_1_    ; LCFF_X48_Y32_N17   ; 91      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; valid_4_    ; LCFF_X49_Y31_N1    ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; valid_5_    ; LCFF_X45_Y33_N31   ; 27      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
+-------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                        ;
+---------+----------+---------+----------------------+------------------+---------------------------+
; Name    ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------+----------+---------+----------------------+------------------+---------------------------+
; i_clock ; PIN_P2   ; 206     ; Global Clock         ; GCLK3            ; --                        ;
+---------+----------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                           ;
+---------------------------------------------------------------------------------+---------+
; Name                                                                            ; Fan-Out ;
+---------------------------------------------------------------------------------+---------+
; i_reset                                                                         ; 92      ;
; valid_1_                                                                        ; 91      ;
; valid_0_                                                                        ; 87      ;
; nx20492z1                                                                       ; 72      ;
; valid_2_                                                                        ; 62      ;
; nx28679z3                                                                       ; 32      ;
; valid_5_                                                                        ; 27      ;
; o_row_0_                                                                        ; 22      ;
; valid_4_                                                                        ; 17      ;
; nx34903z2                                                                       ; 16      ;
; stage2_hardware:stage2|custom_max_10:u_max2|nx52134z1                           ; 10      ;
; stage1_hardware:stage1|custom_max_8:u_max1|nx54128z1                            ; 8       ;
; nx34903z1                                                                       ; 8       ;
; i_valid                                                                         ; 6       ;
; column_0_                                                                       ; 6       ;
; valid_6_                                                                        ; 6       ;
; column_1_                                                                       ; 5       ;
; column_2_                                                                       ; 5       ;
; column_3_                                                                       ; 5       ;
; column_4_                                                                       ; 5       ;
; column_5_                                                                       ; 5       ;
; column_6_                                                                       ; 5       ;
; column_7_                                                                       ; 5       ;
; reg_r9                                                                          ; 5       ;
; r3_0_                                                                           ; 4       ;
; r3_1_                                                                           ; 4       ;
; r3_2_                                                                           ; 4       ;
; r3_3_                                                                           ; 4       ;
; r3_4_                                                                           ; 4       ;
; r3_5_                                                                           ; 4       ;
; r3_6_                                                                           ; 4       ;
; r3_7_                                                                           ; 4       ;
; r3_8_                                                                           ; 4       ;
; r3_9_                                                                           ; 4       ;
; i_pixel[0]                                                                      ; 3       ;
; i_pixel[1]                                                                      ; 3       ;
; i_pixel[2]                                                                      ; 3       ;
; i_pixel[3]                                                                      ; 3       ;
; i_pixel[4]                                                                      ; 3       ;
; i_pixel[5]                                                                      ; 3       ;
; i_pixel[6]                                                                      ; 3       ;
; i_pixel[7]                                                                      ; 3       ;
; i_max2_0_                                                                       ; 3       ;
; i_max1_0_                                                                       ; 3       ;
; i_max1_1_                                                                       ; 3       ;
; i_max2_1_                                                                       ; 3       ;
; i_max1_2_                                                                       ; 3       ;
; i_max2_2_                                                                       ; 3       ;
; i_max1_3_                                                                       ; 3       ;
; i_max2_3_                                                                       ; 3       ;
; i_max1_4_                                                                       ; 3       ;
; i_max2_4_                                                                       ; 3       ;
; i_max1_5_                                                                       ; 3       ;
; i_max2_5_                                                                       ; 3       ;
; i_max1_6_                                                                       ; 3       ;
; i_max2_6_                                                                       ; 3       ;
; i_max2_7_                                                                       ; 3       ;
; i_max1_7_                                                                       ; 3       ;
; c_0_                                                                            ; 3       ;
; e_0_                                                                            ; 3       ;
; b_0_                                                                            ; 3       ;
; f_0_                                                                            ; 3       ;
; d_0_                                                                            ; 3       ;
; b_1_                                                                            ; 3       ;
; f_1_                                                                            ; 3       ;
; d_1_                                                                            ; 3       ;
; c_1_                                                                            ; 3       ;
; e_1_                                                                            ; 3       ;
; b_2_                                                                            ; 3       ;
; f_2_                                                                            ; 3       ;
; d_2_                                                                            ; 3       ;
; c_2_                                                                            ; 3       ;
; e_2_                                                                            ; 3       ;
; b_3_                                                                            ; 3       ;
; f_3_                                                                            ; 3       ;
; d_3_                                                                            ; 3       ;
; c_3_                                                                            ; 3       ;
; e_3_                                                                            ; 3       ;
; b_4_                                                                            ; 3       ;
; f_4_                                                                            ; 3       ;
; d_4_                                                                            ; 3       ;
; c_4_                                                                            ; 3       ;
; e_4_                                                                            ; 3       ;
; b_5_                                                                            ; 3       ;
; f_5_                                                                            ; 3       ;
; d_5_                                                                            ; 3       ;
; c_5_                                                                            ; 3       ;
; e_5_                                                                            ; 3       ;
; b_6_                                                                            ; 3       ;
; f_6_                                                                            ; 3       ;
; d_6_                                                                            ; 3       ;
; c_6_                                                                            ; 3       ;
; e_6_                                                                            ; 3       ;
; b_7_                                                                            ; 3       ;
; f_7_                                                                            ; 3       ;
; d_7_                                                                            ; 3       ;
; c_7_                                                                            ; 3       ;
; e_7_                                                                            ; 3       ;
; stage2_hardware:stage2|custom_max_10:u_max2|nx19309z1                           ; 3       ;
; i_max3_0_                                                                       ; 3       ;
; i_max3_1_                                                                       ; 3       ;
; i_max3_2_                                                                       ; 3       ;
; i_max3_3_                                                                       ; 3       ;
; i_max3_4_                                                                       ; 3       ;
; i_max3_5_                                                                       ; 3       ;
; i_max3_6_                                                                       ; 3       ;
; i_max3_7_                                                                       ; 3       ;
; i_max3_8_                                                                       ; 3       ;
; i_max3_9_                                                                       ; 3       ;
; r6_0_                                                                           ; 3       ;
; r6_1_                                                                           ; 3       ;
; r6_2_                                                                           ; 3       ;
; r6_3_                                                                           ; 3       ;
; r6_4_                                                                           ; 3       ;
; r6_5_                                                                           ; 3       ;
; r6_6_                                                                           ; 3       ;
; r6_7_                                                                           ; 3       ;
; r6_8_                                                                           ; 3       ;
; r6_9_                                                                           ; 3       ;
; r6_10_                                                                          ; 3       ;
; r6_11_                                                                          ; 3       ;
; row_valid2_5_                                                                   ; 3       ;
; row_valid2_6_                                                                   ; 3       ;
; row_valid2_7_                                                                   ; 3       ;
; column_valid2_4_                                                                ; 3       ;
; column_valid2_5_                                                                ; 3       ;
; column_valid2_3_                                                                ; 3       ;
; o_row_7_                                                                        ; 3       ;
; o_row_6_                                                                        ; 3       ;
; o_row_5_                                                                        ; 3       ;
; o_row_4_                                                                        ; 3       ;
; o_row_3_                                                                        ; 3       ;
; o_row_2_                                                                        ; 3       ;
; o_row_1_                                                                        ; 3       ;
; o_mode_1_                                                                       ; 3       ;
; nx25376z9                                                                       ; 3       ;
; ram_dq_8_0:mem|altsyncram:ix64056z29481|altsyncram_jpg2:auto_generated|q_a[1]   ; 2       ;
; ram_dq_8_0:mem|altsyncram:ix64056z29481|altsyncram_jpg2:auto_generated|q_a[2]   ; 2       ;
; ram_dq_8_0:mem|altsyncram:ix64056z29481|altsyncram_jpg2:auto_generated|q_a[3]   ; 2       ;
; ram_dq_8_0:mem|altsyncram:ix64056z29481|altsyncram_jpg2:auto_generated|q_a[4]   ; 2       ;
; ram_dq_8_0:mem|altsyncram:ix64056z29481|altsyncram_jpg2:auto_generated|q_a[5]   ; 2       ;
; ram_dq_8_0:mem|altsyncram:ix64056z29481|altsyncram_jpg2:auto_generated|q_a[6]   ; 2       ;
; ram_dq_8_0:mem|altsyncram:ix64056z29481|altsyncram_jpg2:auto_generated|q_a[7]   ; 2       ;
; ram_dq_8_0:mem|altsyncram:ix64056z29481|altsyncram_jpg2:auto_generated|q_a[0]   ; 2       ;
; ram_dq_8_1:mem_0|altsyncram:ix64056z29482|altsyncram_jpg2:auto_generated|q_a[1] ; 2       ;
; ram_dq_8_1:mem_0|altsyncram:ix64056z29482|altsyncram_jpg2:auto_generated|q_a[2] ; 2       ;
; ram_dq_8_1:mem_0|altsyncram:ix64056z29482|altsyncram_jpg2:auto_generated|q_a[3] ; 2       ;
; ram_dq_8_1:mem_0|altsyncram:ix64056z29482|altsyncram_jpg2:auto_generated|q_a[4] ; 2       ;
; ram_dq_8_1:mem_0|altsyncram:ix64056z29482|altsyncram_jpg2:auto_generated|q_a[5] ; 2       ;
; ram_dq_8_1:mem_0|altsyncram:ix64056z29482|altsyncram_jpg2:auto_generated|q_a[6] ; 2       ;
; ram_dq_8_1:mem_0|altsyncram:ix64056z29482|altsyncram_jpg2:auto_generated|q_a[7] ; 2       ;
; ram_dq_8_1:mem_0|altsyncram:ix64056z29482|altsyncram_jpg2:auto_generated|q_a[0] ; 2       ;
; stage1_hardware:stage1|custom_max_8:u_max1|o_max_dir_2_                         ; 2       ;
; stage1_hardware:stage1|o_add_op12_stage1_8_~0                                   ; 2       ;
; stage1_hardware:stage1|o_add_op12_stage1_7_                                     ; 2       ;
; stage1_hardware:stage1|o_add_op12_stage1_6_                                     ; 2       ;
; stage1_hardware:stage1|o_add_op12_stage1_5_                                     ; 2       ;
; stage1_hardware:stage1|o_add_op12_stage1_4_                                     ; 2       ;
; stage1_hardware:stage1|o_add_op12_stage1_3_                                     ; 2       ;
; stage1_hardware:stage1|o_add_op12_stage1_2_                                     ; 2       ;
; stage1_hardware:stage1|o_add_op12_stage1_1_                                     ; 2       ;
; stage1_hardware:stage1|o_add_op12_stage1_0_                                     ; 2       ;
; h_0_                                                                            ; 2       ;
; g_0_                                                                            ; 2       ;
; a_0_                                                                            ; 2       ;
; a_1_                                                                            ; 2       ;
; h_1_                                                                            ; 2       ;
; g_1_                                                                            ; 2       ;
; a_2_                                                                            ; 2       ;
; h_2_                                                                            ; 2       ;
; g_2_                                                                            ; 2       ;
; a_3_                                                                            ; 2       ;
; h_3_                                                                            ; 2       ;
; g_3_                                                                            ; 2       ;
; a_4_                                                                            ; 2       ;
; h_4_                                                                            ; 2       ;
; g_4_                                                                            ; 2       ;
; a_5_                                                                            ; 2       ;
; h_5_                                                                            ; 2       ;
; g_5_                                                                            ; 2       ;
; a_6_                                                                            ; 2       ;
; h_6_                                                                            ; 2       ;
; g_6_                                                                            ; 2       ;
; a_7_                                                                            ; 2       ;
; h_7_                                                                            ; 2       ;
; g_7_                                                                            ; 2       ;
; r1_2_                                                                           ; 2       ;
; r1_1_                                                                           ; 2       ;
; r1_0_                                                                           ; 2       ;
; r2_0_                                                                           ; 2       ;
; r2_1_                                                                           ; 2       ;
; r2_2_                                                                           ; 2       ;
; r2_3_                                                                           ; 2       ;
; r2_4_                                                                           ; 2       ;
; r2_5_                                                                           ; 2       ;
; r2_6_                                                                           ; 2       ;
; r2_7_                                                                           ; 2       ;
; r2_8_                                                                           ; 2       ;
; nx25376z3                                                                       ; 2       ;
; nx25376z5                                                                       ; 2       ;
; nx25376z6                                                                       ; 2       ;
; r5_2_                                                                           ; 2       ;
; r5_1_                                                                           ; 2       ;
; r5_0_                                                                           ; 2       ;
; r4_0_                                                                           ; 2       ;
; r4_1_                                                                           ; 2       ;
; r4_2_                                                                           ; 2       ;
; r4_3_                                                                           ; 2       ;
; r4_4_                                                                           ; 2       ;
; r4_5_                                                                           ; 2       ;
; r4_6_                                                                           ; 2       ;
; r4_7_                                                                           ; 2       ;
; r4_8_                                                                           ; 2       ;
; r4_9_                                                                           ; 2       ;
; r6_12_                                                                          ; 2       ;
; row_valid2_4_                                                                   ; 2       ;
; row_valid2_1_                                                                   ; 2       ;
; row_valid2_2_                                                                   ; 2       ;
; row_valid2_3_                                                                   ; 2       ;
; column_valid2_6_                                                                ; 2       ;
; column_valid2_7_                                                                ; 2       ;
; column_valid2_1_                                                                ; 2       ;
; column_valid2_2_                                                                ; 2       ;
; r8_2_                                                                           ; 2       ;
; r8_1_                                                                           ; 2       ;
; r8_0_                                                                           ; 2       ;
; reg_output_valid_reg                                                            ; 2       ;
; mem_wren_1_                                                                     ; 1       ;
; mem_wren_0_                                                                     ; 1       ;
; i_0_                                                                            ; 1       ;
; i_1_                                                                            ; 1       ;
; i_2_                                                                            ; 1       ;
; i_3_                                                                            ; 1       ;
; i_4_                                                                            ; 1       ;
; i_5_                                                                            ; 1       ;
; i_6_                                                                            ; 1       ;
; i_7_                                                                            ; 1       ;
; nx35074z1                                                                       ; 1       ;
; stage1_hardware:stage1|custom_max_8:u_max1|o_max_dir_0_                         ; 1       ;
; stage1_hardware:stage1|custom_max_8:u_max1|nx19309z1                            ; 1       ;
; stage1_hardware:stage1|custom_max_8:u_max1|nx19309z2                            ; 1       ;
; stage1_hardware:stage1|custom_max_8:u_max1|nx19309z3                            ; 1       ;
; stage1_hardware:stage1|custom_max_8:u_max1|nx19309z4                            ; 1       ;
; stage1_hardware:stage1|custom_max_8:u_max1|nx19309z5                            ; 1       ;
; stage1_hardware:stage1|custom_max_8:u_max1|nx19309z6                            ; 1       ;
; stage1_hardware:stage1|custom_max_8:u_max1|nx19309z7                            ; 1       ;
; nx28679z2                                                                       ; 1       ;
; nx28679z1                                                                       ; 1       ;
; stage1_hardware:stage1|nx15254z1                                                ; 1       ;
; stage1_hardware:stage1|o_max_add_stage1_9_                                      ; 1       ;
; stage1_hardware:stage1|o_max_add_stage1_8_                                      ; 1       ;
; stage1_hardware:stage1|o_max_add_stage1_add9_1_ix15254z52924~1                  ; 1       ;
; stage1_hardware:stage1|nx15254z2                                                ; 1       ;
; stage1_hardware:stage1|nx15254z3                                                ; 1       ;
; stage1_hardware:stage1|o_max_add_stage1_7_                                      ; 1       ;
; stage1_hardware:stage1|nx15254z4                                                ; 1       ;
; stage1_hardware:stage1|o_max_add_stage1_6_                                      ; 1       ;
; stage1_hardware:stage1|nx15254z5                                                ; 1       ;
; stage1_hardware:stage1|o_max_add_stage1_5_                                      ; 1       ;
; stage1_hardware:stage1|nx15254z6                                                ; 1       ;
; stage1_hardware:stage1|o_max_add_stage1_4_                                      ; 1       ;
; stage1_hardware:stage1|nx15254z7                                                ; 1       ;
; stage1_hardware:stage1|o_max_add_stage1_3_                                      ; 1       ;
; stage1_hardware:stage1|nx15254z8                                                ; 1       ;
; stage1_hardware:stage1|o_max_add_stage1_2_                                      ; 1       ;
; stage1_hardware:stage1|nx15254z9                                                ; 1       ;
; stage1_hardware:stage1|o_max_add_stage1_1_                                      ; 1       ;
; stage1_hardware:stage1|nx15254z10                                               ; 1       ;
; stage1_hardware:stage1|o_max_add_stage1_0_                                      ; 1       ;
; stage1_hardware:stage1|custom_max_8:u_max1|o_max_pix_0_                         ; 1       ;
; stage1_hardware:stage1|custom_max_8:u_max1|o_max_pix_1_                         ; 1       ;
; stage1_hardware:stage1|custom_max_8:u_max1|o_max_pix_2_                         ; 1       ;
; stage1_hardware:stage1|custom_max_8:u_max1|o_max_pix_3_                         ; 1       ;
; stage1_hardware:stage1|custom_max_8:u_max1|o_max_pix_4_                         ; 1       ;
; stage1_hardware:stage1|custom_max_8:u_max1|o_max_pix_5_                         ; 1       ;
; stage1_hardware:stage1|custom_max_8:u_max1|o_max_pix_6_                         ; 1       ;
; stage1_hardware:stage1|custom_max_8:u_max1|o_max_pix_7_                         ; 1       ;
; stage1_hardware:stage1|custom_max_8:u_max1|nx54128z2                            ; 1       ;
; stage1_hardware:stage1|custom_max_8:u_max1|nx54128z3                            ; 1       ;
; stage1_hardware:stage1|custom_max_8:u_max1|nx54128z4                            ; 1       ;
; stage1_hardware:stage1|custom_max_8:u_max1|nx54128z5                            ; 1       ;
; stage1_hardware:stage1|custom_max_8:u_max1|nx54128z6                            ; 1       ;
; stage1_hardware:stage1|custom_max_8:u_max1|nx54128z7                            ; 1       ;
; stage1_hardware:stage1|custom_max_8:u_max1|nx54128z8                            ; 1       ;
; nx28679z35                                                                      ; 1       ;
; nx28679z34                                                                      ; 1       ;
; nx28679z19                                                                      ; 1       ;
; nx28679z18                                                                      ; 1       ;
; nx28679z17                                                                      ; 1       ;
; nx28679z16                                                                      ; 1       ;
; nx28679z33                                                                      ; 1       ;
; nx28679z32                                                                      ; 1       ;
; nx28679z15                                                                      ; 1       ;
; nx28679z14                                                                      ; 1       ;
; nx28679z31                                                                      ; 1       ;
; nx28679z30                                                                      ; 1       ;
; nx28679z13                                                                      ; 1       ;
; nx28679z12                                                                      ; 1       ;
; nx28679z29                                                                      ; 1       ;
; nx28679z28                                                                      ; 1       ;
; nx28679z11                                                                      ; 1       ;
; nx28679z10                                                                      ; 1       ;
; nx28679z27                                                                      ; 1       ;
; nx28679z26                                                                      ; 1       ;
; nx28679z9                                                                       ; 1       ;
; nx28679z8                                                                       ; 1       ;
; nx28679z25                                                                      ; 1       ;
; nx28679z24                                                                      ; 1       ;
; nx28679z7                                                                       ; 1       ;
; nx28679z6                                                                       ; 1       ;
; nx28679z23                                                                      ; 1       ;
; nx28679z22                                                                      ; 1       ;
; nx28679z21                                                                      ; 1       ;
; nx28679z20                                                                      ; 1       ;
; nx28679z5                                                                       ; 1       ;
; nx28679z4                                                                       ; 1       ;
; stage1_hardware:stage1|nx45057z1                                                ; 1       ;
; stage1_hardware:stage1|ix45057z52923~1                                          ; 1       ;
; stage1_hardware:stage1|o_add_op12_stage1_8_                                     ; 1       ;
; stage1_hardware:stage1|nx45057z2                                                ; 1       ;
; stage1_hardware:stage1|nx45057z3                                                ; 1       ;
; stage1_hardware:stage1|nx45057z4                                                ; 1       ;
; stage1_hardware:stage1|nx45057z5                                                ; 1       ;
; stage1_hardware:stage1|nx45057z6                                                ; 1       ;
; stage1_hardware:stage1|nx45057z7                                                ; 1       ;
; stage1_hardware:stage1|nx45057z8                                                ; 1       ;
; i_add2_0_                                                                       ; 1       ;
; nx28679z67                                                                      ; 1       ;
; nx28679z66                                                                      ; 1       ;
; i_add1_0_                                                                       ; 1       ;
; nx28679z51                                                                      ; 1       ;
; nx28679z50                                                                      ; 1       ;
; i_add1_1_                                                                       ; 1       ;
; nx28679z49                                                                      ; 1       ;
; nx28679z48                                                                      ; 1       ;
; i_add2_1_                                                                       ; 1       ;
; nx28679z65                                                                      ; 1       ;
; nx28679z64                                                                      ; 1       ;
; i_add1_2_                                                                       ; 1       ;
; nx28679z47                                                                      ; 1       ;
; nx28679z46                                                                      ; 1       ;
; i_add2_2_                                                                       ; 1       ;
; nx28679z63                                                                      ; 1       ;
; nx28679z62                                                                      ; 1       ;
; i_add1_3_                                                                       ; 1       ;
; nx28679z45                                                                      ; 1       ;
; nx28679z44                                                                      ; 1       ;
; i_add2_3_                                                                       ; 1       ;
; nx28679z61                                                                      ; 1       ;
; nx28679z60                                                                      ; 1       ;
; i_add1_4_                                                                       ; 1       ;
; nx28679z43                                                                      ; 1       ;
; nx28679z42                                                                      ; 1       ;
; i_add2_4_                                                                       ; 1       ;
; nx28679z59                                                                      ; 1       ;
; nx28679z58                                                                      ; 1       ;
; i_add1_5_                                                                       ; 1       ;
; nx28679z41                                                                      ; 1       ;
; nx28679z40                                                                      ; 1       ;
; i_add2_5_                                                                       ; 1       ;
; nx28679z57                                                                      ; 1       ;
; nx28679z56                                                                      ; 1       ;
; i_add1_6_                                                                       ; 1       ;
; nx28679z39                                                                      ; 1       ;
; nx28679z38                                                                      ; 1       ;
; i_add2_6_                                                                       ; 1       ;
; nx28679z55                                                                      ; 1       ;
; nx28679z54                                                                      ; 1       ;
; i_add1_7_                                                                       ; 1       ;
; nx28679z37                                                                      ; 1       ;
; nx28679z36                                                                      ; 1       ;
; i_add2_7_                                                                       ; 1       ;
; nx28679z53                                                                      ; 1       ;
; nx28679z52                                                                      ; 1       ;
; valid_3_                                                                        ; 1       ;
; inc_d_0__dup_1231                                                               ; 1       ;
; inc_d_7__dup_1245                                                               ; 1       ;
; nx50725z1                                                                       ; 1       ;
; inc_d_6__dup_1243                                                               ; 1       ;
; nx50725z2                                                                       ; 1       ;
; inc_d_5__dup_1241                                                               ; 1       ;
; nx50725z3                                                                       ; 1       ;
; inc_d_4__dup_1239                                                               ; 1       ;
; nx50725z4                                                                       ; 1       ;
; inc_d_3__dup_1237                                                               ; 1       ;
; nx8437z1                                                                        ; 1       ;
; inc_d_2__dup_1235                                                               ; 1       ;
; nx8437z2                                                                        ; 1       ;
; inc_d_1__dup_1233                                                               ; 1       ;
; nx12707z1                                                                       ; 1       ;
; column_valid1_0_                                                                ; 1       ;
; row_valid1_0_                                                                   ; 1       ;
; stage2_hardware:stage2|custom_max_10:u_max2|o_max_dir_2_                        ; 1       ;
; i_dir3_2_                                                                       ; 1       ;
; temp_dir_2_                                                                     ; 1       ;
; stage2_hardware:stage2|custom_max_10:u_max2|o_max_dir_1_                        ; 1       ;
; i_dir3_1_                                                                       ; 1       ;
; temp_dir_1_                                                                     ; 1       ;
; stage2_hardware:stage2|custom_max_10:u_max2|o_max_dir_0_                        ; 1       ;
; stage2_hardware:stage2|custom_max_10:u_max2|nx19309z2                           ; 1       ;
; stage2_hardware:stage2|custom_max_10:u_max2|nx19309z3                           ; 1       ;
; stage2_hardware:stage2|custom_max_10:u_max2|nx19309z4                           ; 1       ;
; stage2_hardware:stage2|custom_max_10:u_max2|nx19309z5                           ; 1       ;
; stage2_hardware:stage2|custom_max_10:u_max2|nx19309z6                           ; 1       ;
; stage2_hardware:stage2|custom_max_10:u_max2|nx19309z7                           ; 1       ;
; stage2_hardware:stage2|custom_max_10:u_max2|nx19309z8                           ; 1       ;
; stage2_hardware:stage2|custom_max_10:u_max2|nx19309z9                           ; 1       ;
; stage2_hardware:stage2|custom_max_10:u_max2|nx19309z10                          ; 1       ;
; i_dir3_0_                                                                       ; 1       ;
; temp_dir_0_                                                                     ; 1       ;
; stage2_hardware:stage2|custom_max_10:u_max2|o_max_pix_0_                        ; 1       ;
; stage2_hardware:stage2|custom_max_10:u_max2|o_max_pix_1_                        ; 1       ;
; stage2_hardware:stage2|custom_max_10:u_max2|o_max_pix_2_                        ; 1       ;
; stage2_hardware:stage2|custom_max_10:u_max2|o_max_pix_3_                        ; 1       ;
; stage2_hardware:stage2|custom_max_10:u_max2|o_max_pix_4_                        ; 1       ;
; stage2_hardware:stage2|custom_max_10:u_max2|o_max_pix_5_                        ; 1       ;
; stage2_hardware:stage2|custom_max_10:u_max2|o_max_pix_6_                        ; 1       ;
; stage2_hardware:stage2|custom_max_10:u_max2|o_max_pix_7_                        ; 1       ;
; stage2_hardware:stage2|custom_max_10:u_max2|o_max_pix_8_                        ; 1       ;
; stage2_hardware:stage2|custom_max_10:u_max2|o_max_pix_9_                        ; 1       ;
; stage2_hardware:stage2|custom_max_10:u_max2|nx52134z2                           ; 1       ;
; stage2_hardware:stage2|custom_max_10:u_max2|nx52134z3                           ; 1       ;
; stage2_hardware:stage2|custom_max_10:u_max2|nx52134z4                           ; 1       ;
; stage2_hardware:stage2|custom_max_10:u_max2|nx52134z5                           ; 1       ;
; stage2_hardware:stage2|custom_max_10:u_max2|nx52134z6                           ; 1       ;
; stage2_hardware:stage2|custom_max_10:u_max2|nx52134z7                           ; 1       ;
; stage2_hardware:stage2|custom_max_10:u_max2|nx52134z8                           ; 1       ;
; stage2_hardware:stage2|custom_max_10:u_max2|nx52134z9                           ; 1       ;
; stage2_hardware:stage2|custom_max_10:u_max2|nx52134z10                          ; 1       ;
; temp_max_0_                                                                     ; 1       ;
; temp_max_1_                                                                     ; 1       ;
; temp_max_2_                                                                     ; 1       ;
; temp_max_3_                                                                     ; 1       ;
; temp_max_4_                                                                     ; 1       ;
; temp_max_5_                                                                     ; 1       ;
; temp_max_6_                                                                     ; 1       ;
; temp_max_7_                                                                     ; 1       ;
; temp_max_8_                                                                     ; 1       ;
; temp_max_9_                                                                     ; 1       ;
; stage2_hardware:stage2|o_add_op12_stage2_12_                                    ; 1       ;
; stage2_hardware:stage2|nx22301z1                                                ; 1       ;
; stage2_hardware:stage2|o_add_op12_stage2_11_                                    ; 1       ;
; stage2_hardware:stage2|nx22301z2                                                ; 1       ;
; stage2_hardware:stage2|o_add_op12_stage2_10_                                    ; 1       ;
; stage2_hardware:stage2|nx22301z3                                                ; 1       ;
; stage2_hardware:stage2|o_add_op12_stage2_9_                                     ; 1       ;
; stage2_hardware:stage2|nx22301z4                                                ; 1       ;
; stage2_hardware:stage2|o_add_op12_stage2_8_                                     ; 1       ;
; stage2_hardware:stage2|nx22301z5                                                ; 1       ;
; stage2_hardware:stage2|o_add_op12_stage2_7_                                     ; 1       ;
; stage2_hardware:stage2|nx22301z6                                                ; 1       ;
; stage2_hardware:stage2|o_add_op12_stage2_6_                                     ; 1       ;
; stage2_hardware:stage2|nx22301z7                                                ; 1       ;
; stage2_hardware:stage2|o_add_op12_stage2_5_                                     ; 1       ;
; stage2_hardware:stage2|nx22301z8                                                ; 1       ;
; stage2_hardware:stage2|o_add_op12_stage2_4_                                     ; 1       ;
; stage2_hardware:stage2|nx22301z9                                                ; 1       ;
; stage2_hardware:stage2|o_add_op12_stage2_3_                                     ; 1       ;
; stage2_hardware:stage2|nx22301z10                                               ; 1       ;
; stage2_hardware:stage2|o_add_op12_stage2_2_                                     ; 1       ;
; stage2_hardware:stage2|nx22301z11                                               ; 1       ;
; stage2_hardware:stage2|o_add_op12_stage2_1_                                     ; 1       ;
; stage2_hardware:stage2|nx22301z12                                               ; 1       ;
; stage2_hardware:stage2|o_add_op12_stage2_0_                                     ; 1       ;
; i_add4_0_                                                                       ; 1       ;
; temp_add_0_                                                                     ; 1       ;
; i_add3_0_                                                                       ; 1       ;
; i_add3_1_                                                                       ; 1       ;
; i_add4_1_                                                                       ; 1       ;
; temp_add_1_                                                                     ; 1       ;
; i_add3_2_                                                                       ; 1       ;
; i_add4_2_                                                                       ; 1       ;
; temp_add_2_                                                                     ; 1       ;
; i_add3_3_                                                                       ; 1       ;
; i_add4_3_                                                                       ; 1       ;
; temp_add_3_                                                                     ; 1       ;
; i_add3_4_                                                                       ; 1       ;
; i_add4_4_                                                                       ; 1       ;
; temp_add_4_                                                                     ; 1       ;
; i_add3_5_                                                                       ; 1       ;
; i_add4_5_                                                                       ; 1       ;
; temp_add_5_                                                                     ; 1       ;
; i_add3_6_                                                                       ; 1       ;
; i_add4_6_                                                                       ; 1       ;
; temp_add_6_                                                                     ; 1       ;
; i_add3_7_                                                                       ; 1       ;
; i_add4_7_                                                                       ; 1       ;
; temp_add_7_                                                                     ; 1       ;
; i_add3_8_                                                                       ; 1       ;
; i_add4_8_                                                                       ; 1       ;
; temp_add_8_                                                                     ; 1       ;
; i_add3_9_                                                                       ; 1       ;
; i_add4_9_                                                                       ; 1       ;
; i_add3_10_                                                                      ; 1       ;
; i_add4_10_                                                                      ; 1       ;
; i_add3_11_                                                                      ; 1       ;
; i_add4_11_                                                                      ; 1       ;
; i_add3_12_                                                                      ; 1       ;
; i_add4_12_                                                                      ; 1       ;
; row_valid1_4_                                                                   ; 1       ;
; row_valid1_5_                                                                   ; 1       ;
; row_valid1_6_                                                                   ; 1       ;
; row_valid1_7_                                                                   ; 1       ;
; row_valid1_1_                                                                   ; 1       ;
; row_valid1_2_                                                                   ; 1       ;
; row_valid1_3_                                                                   ; 1       ;
; column_valid1_4_                                                                ; 1       ;
; column_valid1_5_                                                                ; 1       ;
; column_valid1_6_                                                                ; 1       ;
; column_valid1_7_                                                                ; 1       ;
; column_valid1_1_                                                                ; 1       ;
; column_valid1_2_                                                                ; 1       ;
; column_valid1_3_                                                                ; 1       ;
; inc_d_7_                                                                        ; 1       ;
; nx58250z1                                                                       ; 1       ;
; inc_d_6_                                                                        ; 1       ;
; nx58250z2                                                                       ; 1       ;
; inc_d_5_                                                                        ; 1       ;
; nx58250z3                                                                       ; 1       ;
; inc_d_4_                                                                        ; 1       ;
; nx58250z4                                                                       ; 1       ;
; inc_d_3_                                                                        ; 1       ;
; nx54262z1                                                                       ; 1       ;
; inc_d_2_                                                                        ; 1       ;
; nx54262z2                                                                       ; 1       ;
; inc_d_1_                                                                        ; 1       ;
; nx54262z3                                                                       ; 1       ;
; nx34903z4                                                                       ; 1       ;
; nx34903z3                                                                       ; 1       ;
; inc_d_0_                                                                        ; 1       ;
; nx25376z1                                                                       ; 1       ;
; nx25376z8                                                                       ; 1       ;
; nx25376z4                                                                       ; 1       ;
; nx25376z2                                                                       ; 1       ;
; nx26373z1                                                                       ; 1       ;
; nx26373z3                                                                       ; 1       ;
; nx26373z5                                                                       ; 1       ;
; nx26373z4                                                                       ; 1       ;
; column_valid2_0_                                                                ; 1       ;
; nx26373z2                                                                       ; 1       ;
; nx25376z7                                                                       ; 1       ;
; row_valid2_0_                                                                   ; 1       ;
; nx22862z1                                                                       ; 1       ;
; nx23859z1                                                                       ; 1       ;
; nx24856z1                                                                       ; 1       ;
; nx61908z1                                                                       ; 1       ;
; nx61908z17                                                                      ; 1       ;
; nx61908z16                                                                      ; 1       ;
; nx61908z15                                                                      ; 1       ;
; nx61908z2                                                                       ; 1       ;
; nx61908z3                                                                       ; 1       ;
; sub_out_12_                                                                     ; 1       ;
; nx61908z4                                                                       ; 1       ;
; sub_out_11_                                                                     ; 1       ;
; nx61908z5                                                                       ; 1       ;
; sub_out_10_                                                                     ; 1       ;
; nx61908z6                                                                       ; 1       ;
; sub_out_9_                                                                      ; 1       ;
; nx61908z7                                                                       ; 1       ;
; sub_out_8_                                                                      ; 1       ;
; nx61908z8                                                                       ; 1       ;
; sub_out_7_                                                                      ; 1       ;
; nx61908z9                                                                       ; 1       ;
; nx61908z10                                                                      ; 1       ;
; nx61908z11                                                                      ; 1       ;
; nx61908z12                                                                      ; 1       ;
; nx61908z13                                                                      ; 1       ;
; nx61908z14                                                                      ; 1       ;
; nx23902z1                                                                       ; 1       ;
; nx23902z5                                                                       ; 1       ;
; nx23902z4                                                                       ; 1       ;
; nx23902z2                                                                       ; 1       ;
; nx23902z3                                                                       ; 1       ;
; o_dir_2_                                                                        ; 1       ;
; o_dir_1_                                                                        ; 1       ;
; o_dir_0_                                                                        ; 1       ;
+---------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------+
; Name                                                                                ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF  ; Location    ;
+-------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------+
; ram_dq_8_0:mem|altsyncram:ix64056z29481|altsyncram_jpg2:auto_generated|ALTSYNCRAM   ; AUTO ; Single Port ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048 ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1    ; None ; M4K_X52_Y34 ;
; ram_dq_8_1:mem_0|altsyncram:ix64056z29482|altsyncram_jpg2:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048 ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1    ; None ; M4K_X52_Y33 ;
+-------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 572 / 94,460 ( < 1 % ) ;
; C16 interconnects          ; 0 / 3,315 ( 0 % )      ;
; C4 interconnects           ; 265 / 60,840 ( < 1 % ) ;
; Direct links               ; 111 / 94,460 ( < 1 % ) ;
; Global clocks              ; 1 / 16 ( 6 % )         ;
; Local interconnects        ; 132 / 33,216 ( < 1 % ) ;
; R24 interconnects          ; 5 / 3,091 ( < 1 % )    ;
; R4 interconnects           ; 325 / 81,294 ( < 1 % ) ;
+----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 15.00) ; Number of LABs  (Total = 23) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 0                            ;
; 2                                           ; 1                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 1                            ;
; 11                                          ; 0                            ;
; 12                                          ; 0                            ;
; 13                                          ; 0                            ;
; 14                                          ; 1                            ;
; 15                                          ; 1                            ;
; 16                                          ; 19                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.43) ; Number of LABs  (Total = 23) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 23                           ;
; 1 Clock enable                     ; 16                           ;
; 1 Sync. clear                      ; 14                           ;
; 1 Sync. load                       ; 1                            ;
; 2 Clock enables                    ; 2                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 21.48) ; Number of LABs  (Total = 23) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 1                            ;
; 13                                           ; 2                            ;
; 14                                           ; 1                            ;
; 15                                           ; 0                            ;
; 16                                           ; 0                            ;
; 17                                           ; 1                            ;
; 18                                           ; 0                            ;
; 19                                           ; 1                            ;
; 20                                           ; 0                            ;
; 21                                           ; 1                            ;
; 22                                           ; 2                            ;
; 23                                           ; 2                            ;
; 24                                           ; 1                            ;
; 25                                           ; 2                            ;
; 26                                           ; 1                            ;
; 27                                           ; 1                            ;
; 28                                           ; 1                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
; 32                                           ; 3                            ;
+----------------------------------------------+------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+--------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 10.96) ; Number of LABs  (Total = 23) ;
+--------------------------------------------------+------------------------------+
; 0                                                ; 0                            ;
; 1                                                ; 1                            ;
; 2                                                ; 0                            ;
; 3                                                ; 0                            ;
; 4                                                ; 0                            ;
; 5                                                ; 1                            ;
; 6                                                ; 3                            ;
; 7                                                ; 3                            ;
; 8                                                ; 0                            ;
; 9                                                ; 0                            ;
; 10                                               ; 4                            ;
; 11                                               ; 1                            ;
; 12                                               ; 2                            ;
; 13                                               ; 1                            ;
; 14                                               ; 3                            ;
; 15                                               ; 0                            ;
; 16                                               ; 2                            ;
; 17                                               ; 0                            ;
; 18                                               ; 0                            ;
; 19                                               ; 0                            ;
; 20                                               ; 1                            ;
; 21                                               ; 0                            ;
; 22                                               ; 0                            ;
; 23                                               ; 0                            ;
; 24                                               ; 0                            ;
; 25                                               ; 1                            ;
+--------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 19.35) ; Number of LABs  (Total = 23) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 2                            ;
; 13                                           ; 1                            ;
; 14                                           ; 1                            ;
; 15                                           ; 1                            ;
; 16                                           ; 0                            ;
; 17                                           ; 0                            ;
; 18                                           ; 2                            ;
; 19                                           ; 0                            ;
; 20                                           ; 2                            ;
; 21                                           ; 0                            ;
; 22                                           ; 1                            ;
; 23                                           ; 3                            ;
; 24                                           ; 1                            ;
; 25                                           ; 1                            ;
; 26                                           ; 0                            ;
; 27                                           ; 2                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 2                            ;
; 31                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details              ;
+-----------------+----------------------+-------------------+
; Source Register ; Destination Register ; Delay Added in ns ;
+-----------------+----------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 10.1 Build 153 11/29/2010 SJ Full Version
    Info: Copyright (C) 1991-2010 Altera Corporation. All rights reserved.
    Info: Your use of Altera Corporation's design tools, logic functions 
    Info: and other software and tools, and its AMPP partner logic 
    Info: functions, and any output files from any of the foregoing 
    Info: (including device programming or simulation files), and any 
    Info: associated documentation or information are expressly subject 
    Info: to the terms and conditions of the Altera Program License 
    Info: Subscription Agreement, Altera MegaCore Function License 
    Info: Agreement, or other applicable license agreement, including, 
    Info: without limitation, that your use is for the sole purpose of 
    Info: programming logic devices manufactured by Altera and sold by 
    Info: Altera or its authorized distributors.  Please refer to the 
    Info: applicable agreement for further details.
    Info: Processing started: Wed Mar 23 19:25:29 2016
Info: Command: quartus_fit kirsch --effort=fast --part=EP2C35F672C7
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: Selected device EP2C35F672C7 for design "kirsch"
Info: Fitter is performing a Fast Fit compilation, which decreases Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C50F672C7 is compatible
    Info: Device EP2C70F672C7 is compatible
Info: Fitter converted 3 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location E3
    Info: Pin ~nCSO~ is reserved at location D3
    Info: Pin ~LVDS150p/nCEO~ is reserved at location AE24
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning: No exact pin location assignment(s) for 95 pins of 95 total pins
    Info: Pin o_valid not assigned to an exact location on the device
    Info: Pin o_edge not assigned to an exact location on the device
    Info: Pin o_dir[0] not assigned to an exact location on the device
    Info: Pin o_dir[1] not assigned to an exact location on the device
    Info: Pin o_dir[2] not assigned to an exact location on the device
    Info: Pin o_mode[0] not assigned to an exact location on the device
    Info: Pin o_mode[1] not assigned to an exact location on the device
    Info: Pin o_row[0] not assigned to an exact location on the device
    Info: Pin o_row[1] not assigned to an exact location on the device
    Info: Pin o_row[2] not assigned to an exact location on the device
    Info: Pin o_row[3] not assigned to an exact location on the device
    Info: Pin o_row[4] not assigned to an exact location on the device
    Info: Pin o_row[5] not assigned to an exact location on the device
    Info: Pin o_row[6] not assigned to an exact location on the device
    Info: Pin o_row[7] not assigned to an exact location on the device
    Info: Pin debug_key[1] not assigned to an exact location on the device
    Info: Pin debug_key[2] not assigned to an exact location on the device
    Info: Pin debug_key[3] not assigned to an exact location on the device
    Info: Pin debug_switch[0] not assigned to an exact location on the device
    Info: Pin debug_switch[1] not assigned to an exact location on the device
    Info: Pin debug_switch[2] not assigned to an exact location on the device
    Info: Pin debug_switch[3] not assigned to an exact location on the device
    Info: Pin debug_switch[4] not assigned to an exact location on the device
    Info: Pin debug_switch[5] not assigned to an exact location on the device
    Info: Pin debug_switch[6] not assigned to an exact location on the device
    Info: Pin debug_switch[7] not assigned to an exact location on the device
    Info: Pin debug_switch[8] not assigned to an exact location on the device
    Info: Pin debug_switch[9] not assigned to an exact location on the device
    Info: Pin debug_switch[10] not assigned to an exact location on the device
    Info: Pin debug_switch[11] not assigned to an exact location on the device
    Info: Pin debug_switch[12] not assigned to an exact location on the device
    Info: Pin debug_switch[13] not assigned to an exact location on the device
    Info: Pin debug_switch[14] not assigned to an exact location on the device
    Info: Pin debug_switch[15] not assigned to an exact location on the device
    Info: Pin debug_switch[16] not assigned to an exact location on the device
    Info: Pin debug_switch[17] not assigned to an exact location on the device
    Info: Pin debug_led_red[0] not assigned to an exact location on the device
    Info: Pin debug_led_red[1] not assigned to an exact location on the device
    Info: Pin debug_led_red[2] not assigned to an exact location on the device
    Info: Pin debug_led_red[3] not assigned to an exact location on the device
    Info: Pin debug_led_red[4] not assigned to an exact location on the device
    Info: Pin debug_led_red[5] not assigned to an exact location on the device
    Info: Pin debug_led_red[6] not assigned to an exact location on the device
    Info: Pin debug_led_red[7] not assigned to an exact location on the device
    Info: Pin debug_led_red[8] not assigned to an exact location on the device
    Info: Pin debug_led_red[9] not assigned to an exact location on the device
    Info: Pin debug_led_red[10] not assigned to an exact location on the device
    Info: Pin debug_led_red[11] not assigned to an exact location on the device
    Info: Pin debug_led_red[12] not assigned to an exact location on the device
    Info: Pin debug_led_red[13] not assigned to an exact location on the device
    Info: Pin debug_led_red[14] not assigned to an exact location on the device
    Info: Pin debug_led_red[15] not assigned to an exact location on the device
    Info: Pin debug_led_red[16] not assigned to an exact location on the device
    Info: Pin debug_led_red[17] not assigned to an exact location on the device
    Info: Pin debug_led_grn[0] not assigned to an exact location on the device
    Info: Pin debug_led_grn[1] not assigned to an exact location on the device
    Info: Pin debug_led_grn[2] not assigned to an exact location on the device
    Info: Pin debug_led_grn[3] not assigned to an exact location on the device
    Info: Pin debug_led_grn[4] not assigned to an exact location on the device
    Info: Pin debug_led_grn[5] not assigned to an exact location on the device
    Info: Pin debug_num_0[0] not assigned to an exact location on the device
    Info: Pin debug_num_0[1] not assigned to an exact location on the device
    Info: Pin debug_num_0[2] not assigned to an exact location on the device
    Info: Pin debug_num_0[3] not assigned to an exact location on the device
    Info: Pin debug_num_1[0] not assigned to an exact location on the device
    Info: Pin debug_num_1[1] not assigned to an exact location on the device
    Info: Pin debug_num_1[2] not assigned to an exact location on the device
    Info: Pin debug_num_1[3] not assigned to an exact location on the device
    Info: Pin debug_num_2[0] not assigned to an exact location on the device
    Info: Pin debug_num_2[1] not assigned to an exact location on the device
    Info: Pin debug_num_2[2] not assigned to an exact location on the device
    Info: Pin debug_num_2[3] not assigned to an exact location on the device
    Info: Pin debug_num_3[0] not assigned to an exact location on the device
    Info: Pin debug_num_3[1] not assigned to an exact location on the device
    Info: Pin debug_num_3[2] not assigned to an exact location on the device
    Info: Pin debug_num_3[3] not assigned to an exact location on the device
    Info: Pin debug_num_4[0] not assigned to an exact location on the device
    Info: Pin debug_num_4[1] not assigned to an exact location on the device
    Info: Pin debug_num_4[2] not assigned to an exact location on the device
    Info: Pin debug_num_4[3] not assigned to an exact location on the device
    Info: Pin debug_num_5[0] not assigned to an exact location on the device
    Info: Pin debug_num_5[1] not assigned to an exact location on the device
    Info: Pin debug_num_5[2] not assigned to an exact location on the device
    Info: Pin debug_num_5[3] not assigned to an exact location on the device
    Info: Pin i_clock not assigned to an exact location on the device
    Info: Pin i_valid not assigned to an exact location on the device
    Info: Pin i_reset not assigned to an exact location on the device
    Info: Pin i_pixel[7] not assigned to an exact location on the device
    Info: Pin i_pixel[6] not assigned to an exact location on the device
    Info: Pin i_pixel[5] not assigned to an exact location on the device
    Info: Pin i_pixel[4] not assigned to an exact location on the device
    Info: Pin i_pixel[3] not assigned to an exact location on the device
    Info: Pin i_pixel[2] not assigned to an exact location on the device
    Info: Pin i_pixel[1] not assigned to an exact location on the device
    Info: Pin i_pixel[0] not assigned to an exact location on the device
Info: Timing-driven compilation is using the TimeQuest Timing Analyzer
Critical Warning: Synopsys Design Constraints File file not found: 'kirsch.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info: Assuming a default timing requirement
Info: Found 1 clocks
    Info:   Period   Clock Name
    Info: ======== ============
    Info:    1.000      i_clock
Info: Automatically promoted node i_clock (placed in PIN P2 (CLK2, LVDSCLK1p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info: Starting register packing
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 94 (unused VREF, 3.3V VCCIO, 31 input, 63 output, 0 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  63 pins available
        Info: I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  57 pins available
        Info: I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  56 pins available
        Info: I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  58 pins available
        Info: I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  65 pins available
        Info: I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  58 pins available
        Info: I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  58 pins available
        Info: I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  56 pins available
Info: Fitter preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:00
Info: Fitter routing operations beginning
Info: Router estimated average interconnect usage is 0% of the available device resources
    Info: Router estimated peak interconnect usage is 4% of the available device resources in the region that extends from location X44_Y24 to location X54_Y36
Info: Fitter routing operations ending: elapsed time is 00:00:00
Info: Started post-fitting delay annotation
Warning: Found 63 output pins without output pin load capacitance assignment
    Info: Pin "o_valid" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "o_edge" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "o_dir[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "o_dir[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "o_dir[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "o_mode[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "o_mode[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "o_row[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "o_row[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "o_row[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "o_row[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "o_row[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "o_row[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "o_row[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "o_row[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_led_red[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_led_red[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_led_red[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_led_red[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_led_red[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_led_red[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_led_red[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_led_red[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_led_red[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_led_red[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_led_red[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_led_red[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_led_red[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_led_red[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_led_red[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_led_red[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_led_red[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_led_red[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_led_grn[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_led_grn[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_led_grn[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_led_grn[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_led_grn[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_led_grn[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_num_0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_num_0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_num_0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_num_0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_num_1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_num_1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_num_1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_num_1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_num_2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_num_2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_num_2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_num_2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_num_3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_num_3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_num_3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_num_3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_num_4[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_num_4[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_num_4[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_num_4[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_num_5[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_num_5[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_num_5[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "debug_num_5[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info: Quartus II Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 383 megabytes
    Info: Processing ended: Wed Mar 23 19:25:33 2016
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:05


