{
  "module_name": "nbif_6_1_offset.h",
  "hash_id": "f93f4acaf7484a092c897b6978fdbb817281aa7d941f8b959b42d340c9d75220",
  "original_prompt": "Ingested from linux-6.6.14/drivers/gpu/drm/amd/include/asic_reg/nbif/nbif_6_1_offset.h",
  "human_readable_source": " \n#ifndef _nbif_6_1_OFFSET_HEADER\n#define _nbif_6_1_OFFSET_HEADER\n\n\n\n\n#define cfgVENDOR_ID                                                                                    0x0000 \n#define cfgDEVICE_ID                                                                                    0x0002 \n#define cfgCOMMAND                                                                                      0x0004 \n#define cfgSTATUS                                                                                       0x0006 \n#define cfgREVISION_ID                                                                                  0x0008 \n#define cfgPROG_INTERFACE                                                                               0x0009 \n#define cfgSUB_CLASS                                                                                    0x000a \n#define cfgBASE_CLASS                                                                                   0x000b \n#define cfgCACHE_LINE                                                                                   0x000c \n#define cfgLATENCY                                                                                      0x000d \n#define cfgHEADER                                                                                       0x000e \n#define cfgBIST                                                                                         0x000f \n#define cfgBASE_ADDR_1                                                                                  0x0010 \n#define cfgBASE_ADDR_2                                                                                  0x0014 \n#define cfgBASE_ADDR_3                                                                                  0x0018 \n#define cfgBASE_ADDR_4                                                                                  0x001c \n#define cfgBASE_ADDR_5                                                                                  0x0020 \n#define cfgBASE_ADDR_6                                                                                  0x0024 \n#define cfgADAPTER_ID                                                                                   0x002c \n#define cfgROM_BASE_ADDR                                                                                0x0030 \n#define cfgCAP_PTR                                                                                      0x0034 \n#define cfgINTERRUPT_LINE                                                                               0x003c \n#define cfgINTERRUPT_PIN                                                                                0x003d \n#define cfgMIN_GRANT                                                                                    0x003e \n#define cfgMAX_LATENCY                                                                                  0x003f \n#define cfgVENDOR_CAP_LIST                                                                              0x0048 \n#define cfgADAPTER_ID_W                                                                                 0x004c \n#define cfgPMI_CAP_LIST                                                                                 0x0050 \n#define cfgPMI_CAP                                                                                      0x0052 \n#define cfgPMI_STATUS_CNTL                                                                              0x0054 \n#define cfgPCIE_CAP_LIST                                                                                0x0064 \n#define cfgPCIE_CAP                                                                                     0x0066 \n#define cfgDEVICE_CAP                                                                                   0x0068 \n#define cfgDEVICE_CNTL                                                                                  0x006c \n#define cfgDEVICE_STATUS                                                                                0x006e \n#define cfgLINK_CAP                                                                                     0x0070 \n#define cfgLINK_CNTL                                                                                    0x0074 \n#define cfgLINK_STATUS                                                                                  0x0076 \n#define cfgDEVICE_CAP2                                                                                  0x0088 \n#define cfgDEVICE_CNTL2                                                                                 0x008c \n#define cfgDEVICE_STATUS2                                                                               0x008e \n#define cfgLINK_CAP2                                                                                    0x0090 \n#define cfgLINK_CNTL2                                                                                   0x0094 \n#define cfgLINK_STATUS2                                                                                 0x0096 \n#define cfgSLOT_CAP2                                                                                    0x0098 \n#define cfgSLOT_CNTL2                                                                                   0x009c \n#define cfgSLOT_STATUS2                                                                                 0x009e \n#define cfgMSI_CAP_LIST                                                                                 0x00a0 \n#define cfgMSI_MSG_CNTL                                                                                 0x00a2 \n#define cfgMSI_MSG_ADDR_LO                                                                              0x00a4 \n#define cfgMSI_MSG_ADDR_HI                                                                              0x00a8 \n#define cfgMSI_MSG_DATA                                                                                 0x00a8 \n#define cfgMSI_MSG_DATA_64                                                                              0x00ac \n#define cfgMSI_MASK                                                                                     0x00ac \n#define cfgMSI_PENDING                                                                                  0x00b0 \n#define cfgMSI_MASK_64                                                                                  0x00b0 \n#define cfgMSI_PENDING_64                                                                               0x00b4 \n#define cfgMSIX_CAP_LIST                                                                                0x00c0 \n#define cfgMSIX_MSG_CNTL                                                                                0x00c2 \n#define cfgMSIX_TABLE                                                                                   0x00c4 \n#define cfgMSIX_PBA                                                                                     0x00c8 \n#define cfgPCIE_VENDOR_SPECIFIC_ENH_CAP_LIST                                                            0x0100 \n#define cfgPCIE_VENDOR_SPECIFIC_HDR                                                                     0x0104 \n#define cfgPCIE_VENDOR_SPECIFIC1                                                                        0x0108 \n#define cfgPCIE_VENDOR_SPECIFIC2                                                                        0x010c \n#define cfgPCIE_VC_ENH_CAP_LIST                                                                         0x0110 \n#define cfgPCIE_PORT_VC_CAP_REG1                                                                        0x0114 \n#define cfgPCIE_PORT_VC_CAP_REG2                                                                        0x0118 \n#define cfgPCIE_PORT_VC_CNTL                                                                            0x011c \n#define cfgPCIE_PORT_VC_STATUS                                                                          0x011e \n#define cfgPCIE_VC0_RESOURCE_CAP                                                                        0x0120 \n#define cfgPCIE_VC0_RESOURCE_CNTL                                                                       0x0124 \n#define cfgPCIE_VC0_RESOURCE_STATUS                                                                     0x012a \n#define cfgPCIE_VC1_RESOURCE_CAP                                                                        0x012c \n#define cfgPCIE_VC1_RESOURCE_CNTL                                                                       0x0130 \n#define cfgPCIE_VC1_RESOURCE_STATUS                                                                     0x0136 \n#define cfgPCIE_DEV_SERIAL_NUM_ENH_CAP_LIST                                                             0x0140 \n#define cfgPCIE_DEV_SERIAL_NUM_DW1                                                                      0x0144 \n#define cfgPCIE_DEV_SERIAL_NUM_DW2                                                                      0x0148 \n#define cfgPCIE_ADV_ERR_RPT_ENH_CAP_LIST                                                                0x0150 \n#define cfgPCIE_UNCORR_ERR_STATUS                                                                       0x0154 \n#define cfgPCIE_UNCORR_ERR_MASK                                                                         0x0158 \n#define cfgPCIE_UNCORR_ERR_SEVERITY                                                                     0x015c \n#define cfgPCIE_CORR_ERR_STATUS                                                                         0x0160 \n#define cfgPCIE_CORR_ERR_MASK                                                                           0x0164 \n#define cfgPCIE_ADV_ERR_CAP_CNTL                                                                        0x0168 \n#define cfgPCIE_HDR_LOG0                                                                                0x016c \n#define cfgPCIE_HDR_LOG1                                                                                0x0170 \n#define cfgPCIE_HDR_LOG2                                                                                0x0174 \n#define cfgPCIE_HDR_LOG3                                                                                0x0178 \n#define cfgPCIE_ROOT_ERR_CMD                                                                            0x017c \n#define cfgPCIE_ROOT_ERR_STATUS                                                                         0x0180 \n#define cfgPCIE_ERR_SRC_ID                                                                              0x0184 \n#define cfgPCIE_TLP_PREFIX_LOG0                                                                         0x0188 \n#define cfgPCIE_TLP_PREFIX_LOG1                                                                         0x018c \n#define cfgPCIE_TLP_PREFIX_LOG2                                                                         0x0190 \n#define cfgPCIE_TLP_PREFIX_LOG3                                                                         0x0194 \n#define cfgPCIE_BAR_ENH_CAP_LIST                                                                        0x0200 \n#define cfgPCIE_BAR1_CAP                                                                                0x0204 \n#define cfgPCIE_BAR1_CNTL                                                                               0x0208 \n#define cfgPCIE_BAR2_CAP                                                                                0x020c \n#define cfgPCIE_BAR2_CNTL                                                                               0x0210 \n#define cfgPCIE_BAR3_CAP                                                                                0x0214 \n#define cfgPCIE_BAR3_CNTL                                                                               0x0218 \n#define cfgPCIE_BAR4_CAP                                                                                0x021c \n#define cfgPCIE_BAR4_CNTL                                                                               0x0220 \n#define cfgPCIE_BAR5_CAP                                                                                0x0224 \n#define cfgPCIE_BAR5_CNTL                                                                               0x0228 \n#define cfgPCIE_BAR6_CAP                                                                                0x022c \n#define cfgPCIE_BAR6_CNTL                                                                               0x0230 \n#define cfgPCIE_PWR_BUDGET_ENH_CAP_LIST                                                                 0x0240 \n#define cfgPCIE_PWR_BUDGET_DATA_SELECT                                                                  0x0244 \n#define cfgPCIE_PWR_BUDGET_DATA                                                                         0x0248 \n#define cfgPCIE_PWR_BUDGET_CAP                                                                          0x024c \n#define cfgPCIE_DPA_ENH_CAP_LIST                                                                        0x0250 \n#define cfgPCIE_DPA_CAP                                                                                 0x0254 \n#define cfgPCIE_DPA_LATENCY_INDICATOR                                                                   0x0258 \n#define cfgPCIE_DPA_STATUS                                                                              0x025c \n#define cfgPCIE_DPA_CNTL                                                                                0x025e \n#define cfgPCIE_DPA_SUBSTATE_PWR_ALLOC_0                                                                0x0260 \n#define cfgPCIE_DPA_SUBSTATE_PWR_ALLOC_1                                                                0x0261 \n#define cfgPCIE_DPA_SUBSTATE_PWR_ALLOC_2                                                                0x0262 \n#define cfgPCIE_DPA_SUBSTATE_PWR_ALLOC_3                                                                0x0263 \n#define cfgPCIE_DPA_SUBSTATE_PWR_ALLOC_4                                                                0x0264 \n#define cfgPCIE_DPA_SUBSTATE_PWR_ALLOC_5                                                                0x0265 \n#define cfgPCIE_DPA_SUBSTATE_PWR_ALLOC_6                                                                0x0266 \n#define cfgPCIE_DPA_SUBSTATE_PWR_ALLOC_7                                                                0x0267 \n#define cfgPCIE_SECONDARY_ENH_CAP_LIST                                                                  0x0270 \n#define cfgPCIE_LINK_CNTL3                                                                              0x0274 \n#define cfgPCIE_LANE_ERROR_STATUS                                                                       0x0278 \n#define cfgPCIE_LANE_0_EQUALIZATION_CNTL                                                                0x027c \n#define cfgPCIE_LANE_1_EQUALIZATION_CNTL                                                                0x027e \n#define cfgPCIE_LANE_2_EQUALIZATION_CNTL                                                                0x0280 \n#define cfgPCIE_LANE_3_EQUALIZATION_CNTL                                                                0x0282 \n#define cfgPCIE_LANE_4_EQUALIZATION_CNTL                                                                0x0284 \n#define cfgPCIE_LANE_5_EQUALIZATION_CNTL                                                                0x0286 \n#define cfgPCIE_LANE_6_EQUALIZATION_CNTL                                                                0x0288 \n#define cfgPCIE_LANE_7_EQUALIZATION_CNTL                                                                0x028a \n#define cfgPCIE_LANE_8_EQUALIZATION_CNTL                                                                0x028c \n#define cfgPCIE_LANE_9_EQUALIZATION_CNTL                                                                0x028e \n#define cfgPCIE_LANE_10_EQUALIZATION_CNTL                                                               0x0290 \n#define cfgPCIE_LANE_11_EQUALIZATION_CNTL                                                               0x0292 \n#define cfgPCIE_LANE_12_EQUALIZATION_CNTL                                                               0x0294 \n#define cfgPCIE_LANE_13_EQUALIZATION_CNTL                                                               0x0296 \n#define cfgPCIE_LANE_14_EQUALIZATION_CNTL                                                               0x0298 \n#define cfgPCIE_LANE_15_EQUALIZATION_CNTL                                                               0x029a \n#define cfgPCIE_ACS_ENH_CAP_LIST                                                                        0x02a0 \n#define cfgPCIE_ACS_CAP                                                                                 0x02a4 \n#define cfgPCIE_ACS_CNTL                                                                                0x02a6 \n#define cfgPCIE_ATS_ENH_CAP_LIST                                                                        0x02b0 \n#define cfgPCIE_ATS_CAP                                                                                 0x02b4 \n#define cfgPCIE_ATS_CNTL                                                                                0x02b6 \n#define cfgPCIE_PAGE_REQ_ENH_CAP_LIST                                                                   0x02c0 \n#define cfgPCIE_PAGE_REQ_CNTL                                                                           0x02c4 \n#define cfgPCIE_PAGE_REQ_STATUS                                                                         0x02c6 \n#define cfgPCIE_OUTSTAND_PAGE_REQ_CAPACITY                                                              0x02c8 \n#define cfgPCIE_OUTSTAND_PAGE_REQ_ALLOC                                                                 0x02cc \n#define cfgPCIE_PASID_ENH_CAP_LIST                                                                      0x02d0 \n#define cfgPCIE_PASID_CAP                                                                               0x02d4 \n#define cfgPCIE_PASID_CNTL                                                                              0x02d6 \n#define cfgPCIE_TPH_REQR_ENH_CAP_LIST                                                                   0x02e0 \n#define cfgPCIE_TPH_REQR_CAP                                                                            0x02e4 \n#define cfgPCIE_TPH_REQR_CNTL                                                                           0x02e8 \n#define cfgPCIE_MC_ENH_CAP_LIST                                                                         0x02f0 \n#define cfgPCIE_MC_CAP                                                                                  0x02f4 \n#define cfgPCIE_MC_CNTL                                                                                 0x02f6 \n#define cfgPCIE_MC_ADDR0                                                                                0x02f8 \n#define cfgPCIE_MC_ADDR1                                                                                0x02fc \n#define cfgPCIE_MC_RCV0                                                                                 0x0300 \n#define cfgPCIE_MC_RCV1                                                                                 0x0304 \n#define cfgPCIE_MC_BLOCK_ALL0                                                                           0x0308 \n#define cfgPCIE_MC_BLOCK_ALL1                                                                           0x030c \n#define cfgPCIE_MC_BLOCK_UNTRANSLATED_0                                                                 0x0310 \n#define cfgPCIE_MC_BLOCK_UNTRANSLATED_1                                                                 0x0314 \n#define cfgPCIE_LTR_ENH_CAP_LIST                                                                        0x0320 \n#define cfgPCIE_LTR_CAP                                                                                 0x0324 \n#define cfgPCIE_ARI_ENH_CAP_LIST                                                                        0x0328 \n#define cfgPCIE_ARI_CAP                                                                                 0x032c \n#define cfgPCIE_ARI_CNTL                                                                                0x032e \n#define cfgPCIE_SRIOV_ENH_CAP_LIST                                                                      0x0330 \n#define cfgPCIE_SRIOV_CAP                                                                               0x0334 \n#define cfgPCIE_SRIOV_CONTROL                                                                           0x0338 \n#define cfgPCIE_SRIOV_STATUS                                                                            0x033a \n#define cfgPCIE_SRIOV_INITIAL_VFS                                                                       0x033c \n#define cfgPCIE_SRIOV_TOTAL_VFS                                                                         0x033e \n#define cfgPCIE_SRIOV_NUM_VFS                                                                           0x0340 \n#define cfgPCIE_SRIOV_FUNC_DEP_LINK                                                                     0x0342 \n#define cfgPCIE_SRIOV_FIRST_VF_OFFSET                                                                   0x0344 \n#define cfgPCIE_SRIOV_VF_STRIDE                                                                         0x0346 \n#define cfgPCIE_SRIOV_VF_DEVICE_ID                                                                      0x034a \n#define cfgPCIE_SRIOV_SUPPORTED_PAGE_SIZE                                                               0x034c \n#define cfgPCIE_SRIOV_SYSTEM_PAGE_SIZE                                                                  0x0350 \n#define cfgPCIE_SRIOV_VF_BASE_ADDR_0                                                                    0x0354 \n#define cfgPCIE_SRIOV_VF_BASE_ADDR_1                                                                    0x0358 \n#define cfgPCIE_SRIOV_VF_BASE_ADDR_2                                                                    0x035c \n#define cfgPCIE_SRIOV_VF_BASE_ADDR_3                                                                    0x0360 \n#define cfgPCIE_SRIOV_VF_BASE_ADDR_4                                                                    0x0364 \n#define cfgPCIE_SRIOV_VF_BASE_ADDR_5                                                                    0x0368 \n#define cfgPCIE_SRIOV_VF_MIGRATION_STATE_ARRAY_OFFSET                                                   0x036c \n#define cfgPCIE_VENDOR_SPECIFIC_ENH_CAP_LIST_GPUIOV                                                     0x0400 \n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV                                                              0x0404 \n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_SRIOV_SHADOW                                                 0x0408 \n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_INTR_ENABLE                                                  0x040c \n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_INTR_STATUS                                                  0x0410 \n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_RESET_CONTROL                                                0x0414 \n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_HVVM_MBOX_DW0                                                0x0418 \n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_HVVM_MBOX_DW1                                                0x041c \n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_HVVM_MBOX_DW2                                                0x0420 \n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_CONTEXT                                                      0x0424 \n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_TOTAL_FB                                                     0x0428 \n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_OFFSETS                                                      0x042c \n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF0_FB                                                       0x0430 \n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF1_FB                                                       0x0434 \n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF2_FB                                                       0x0438 \n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF3_FB                                                       0x043c \n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF4_FB                                                       0x0440 \n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF5_FB                                                       0x0444 \n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF6_FB                                                       0x0448 \n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF7_FB                                                       0x044c \n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF8_FB                                                       0x0450 \n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF9_FB                                                       0x0454 \n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF10_FB                                                      0x0458 \n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF11_FB                                                      0x045c \n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF12_FB                                                      0x0460 \n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF13_FB                                                      0x0464 \n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF14_FB                                                      0x0468 \n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VF15_FB                                                      0x046c \n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW0                                                   0x0470 \n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW1                                                   0x0474 \n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW2                                                   0x0478 \n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW3                                                   0x047c \n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW4                                                   0x0480 \n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW5                                                   0x0484 \n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW6                                                   0x0488 \n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_UVDSCH_DW7                                                   0x048c \n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW0                                                   0x0490 \n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW1                                                   0x0494 \n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW2                                                   0x0498 \n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW3                                                   0x049c \n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW4                                                   0x04a0 \n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW5                                                   0x04a4 \n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW6                                                   0x04a8 \n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_VCESCH_DW7                                                   0x04ac \n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW0                                                   0x04b0 \n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW1                                                   0x04b4 \n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW2                                                   0x04b8 \n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW3                                                   0x04bc \n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW4                                                   0x04c0 \n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW5                                                   0x04c4 \n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW6                                                   0x04c8 \n#define cfgPCIE_VENDOR_SPECIFIC_HDR_GPUIOV_GFXSCH_DW7                                                   0x04cc \n\n\n\n\n#define mmSUB_BUS_NUMBER_LATENCY                                                                       0x0006 \n#define mmSUB_BUS_NUMBER_LATENCY_BASE_IDX                                                              0\n#define mmIO_BASE_LIMIT                                                                                0x0007 \n#define mmIO_BASE_LIMIT_BASE_IDX                                                                       0\n#define mmSECONDARY_STATUS                                                                             0x0007 \n#define mmSECONDARY_STATUS_BASE_IDX                                                                    0\n#define mmMEM_BASE_LIMIT                                                                               0x0008 \n#define mmMEM_BASE_LIMIT_BASE_IDX                                                                      0\n#define mmPREF_BASE_LIMIT                                                                              0x0009 \n#define mmPREF_BASE_LIMIT_BASE_IDX                                                                     0\n#define mmPREF_BASE_UPPER                                                                              0x000a \n#define mmPREF_BASE_UPPER_BASE_IDX                                                                     0\n#define mmPREF_LIMIT_UPPER                                                                             0x000b \n#define mmPREF_LIMIT_UPPER_BASE_IDX                                                                    0\n#define mmIO_BASE_LIMIT_HI                                                                             0x000c \n#define mmIO_BASE_LIMIT_HI_BASE_IDX                                                                    0\n#define mmIRQ_BRIDGE_CNTL                                                                              0x000f \n#define mmIRQ_BRIDGE_CNTL_BASE_IDX                                                                     0\n#define mmSLOT_CAP                                                                                     0x001b \n#define mmSLOT_CAP_BASE_IDX                                                                            0\n#define mmSLOT_CNTL                                                                                    0x001c \n#define mmSLOT_CNTL_BASE_IDX                                                                           0\n#define mmSLOT_STATUS                                                                                  0x001c \n#define mmSLOT_STATUS_BASE_IDX                                                                         0\n#define mmSSID_CAP_LIST                                                                                0x0030 \n#define mmSSID_CAP_LIST_BASE_IDX                                                                       0\n#define mmSSID_CAP                                                                                     0x0031 \n#define mmSSID_CAP_BASE_IDX                                                                            0\n\n\n\n\n#define ixSHADOW_COMMAND                                                                               0x0004 \n#define ixSHADOW_BASE_ADDR_1                                                                           0x0010 \n#define ixSHADOW_BASE_ADDR_2                                                                           0x0014 \n#define ixSHADOW_SUB_BUS_NUMBER_LATENCY                                                                0x0018 \n#define ixSHADOW_IO_BASE_LIMIT                                                                         0x001c \n#define ixSHADOW_MEM_BASE_LIMIT                                                                        0x0020 \n#define ixSHADOW_PREF_BASE_LIMIT                                                                       0x0024 \n#define ixSHADOW_PREF_BASE_UPPER                                                                       0x0028 \n#define ixSHADOW_PREF_LIMIT_UPPER                                                                      0x002c \n#define ixSHADOW_IO_BASE_LIMIT_HI                                                                      0x0030 \n#define ixSHADOW_IRQ_BRIDGE_CNTL                                                                       0x003e \n#define ixSUC_INDEX                                                                                    0x00e0 \n#define ixSUC_DATA                                                                                     0x00e4 \n\n\n\n\n#define ixSUM_INDEX                                                                                    0x00e0 \n#define ixSUM_DATA                                                                                     0x00e4 \n\n\n\n\n#define mmA2S_CNTL_CL0                                                                                 0x4f0ab0 \n#define mmA2S_CNTL_CL0_BASE_IDX                                                                        3\n#define mmA2S_CNTL_CL1                                                                                 0x4f0ab1 \n#define mmA2S_CNTL_CL1_BASE_IDX                                                                        3\n#define mmA2S_CNTL_CL2                                                                                 0x4f0ab2 \n#define mmA2S_CNTL_CL2_BASE_IDX                                                                        3\n#define mmA2S_CNTL_CL3                                                                                 0x4f0ab3 \n#define mmA2S_CNTL_CL3_BASE_IDX                                                                        3\n#define mmA2S_CNTL_CL4                                                                                 0x4f0ab4 \n#define mmA2S_CNTL_CL4_BASE_IDX                                                                        3\n#define mmA2S_CNTL_SW0                                                                                 0x4f0ad0 \n#define mmA2S_CNTL_SW0_BASE_IDX                                                                        3\n#define mmA2S_CNTL_SW1                                                                                 0x4f0ad1 \n#define mmA2S_CNTL_SW1_BASE_IDX                                                                        3\n#define mmA2S_CNTL_SW2                                                                                 0x4f0ad2 \n#define mmA2S_CNTL_SW2_BASE_IDX                                                                        3\n#define mmNGDC_MGCG_CTRL                                                                               0x4f0ae0 \n#define mmNGDC_MGCG_CTRL_BASE_IDX                                                                      3\n#define mmA2S_MISC_CNTL                                                                                0x4f0ae1 \n#define mmA2S_MISC_CNTL_BASE_IDX                                                                       3\n#define mmNGDC_SDP_PORT_CTRL                                                                           0x4f0ae2 \n#define mmNGDC_SDP_PORT_CTRL_BASE_IDX                                                                  3\n#define mmNGDC_RESERVED_0                                                                              0x4f0aeb \n#define mmNGDC_RESERVED_0_BASE_IDX                                                                     3\n#define mmNGDC_RESERVED_1                                                                              0x4f0aec \n#define mmNGDC_RESERVED_1_BASE_IDX                                                                     3\n#define mmBIF_SDMA0_DOORBELL_RANGE                                                                     0x4f0af0 \n#define mmBIF_SDMA0_DOORBELL_RANGE_BASE_IDX                                                            3\n#define mmBIF_SDMA1_DOORBELL_RANGE                                                                     0x4f0af1 \n#define mmBIF_SDMA1_DOORBELL_RANGE_BASE_IDX                                                            3\n#define mmBIF_IH_DOORBELL_RANGE                                                                        0x4f0af2 \n#define mmBIF_IH_DOORBELL_RANGE_BASE_IDX                                                               3\n#define mmBIF_MMSCH0_DOORBELL_RANGE                                                                    0x4f0af3 \n#define mmBIF_MMSCH0_DOORBELL_RANGE_BASE_IDX                                                           3\n#define mmBIF_DOORBELL_FENCE_CNTL                                                                      0x4f0afe \n#define mmBIF_DOORBELL_FENCE_CNTL_BASE_IDX                                                             3\n#define mmS2A_MISC_CNTL                                                                                0x4f0aff \n#define mmS2A_MISC_CNTL_BASE_IDX                                                                       3\n#define mmA2S_CNTL2_SEC_CL0                                                                            0x4f0b00 \n#define mmA2S_CNTL2_SEC_CL0_BASE_IDX                                                                   3\n#define mmA2S_CNTL2_SEC_CL1                                                                            0x4f0b01 \n#define mmA2S_CNTL2_SEC_CL1_BASE_IDX                                                                   3\n#define mmA2S_CNTL2_SEC_CL2                                                                            0x4f0b02 \n#define mmA2S_CNTL2_SEC_CL2_BASE_IDX                                                                   3\n#define mmA2S_CNTL2_SEC_CL3                                                                            0x4f0b03 \n#define mmA2S_CNTL2_SEC_CL3_BASE_IDX                                                                   3\n#define mmA2S_CNTL2_SEC_CL4                                                                            0x4f0b04 \n#define mmA2S_CNTL2_SEC_CL4_BASE_IDX                                                                   3\n\n\n\n\n#define ixSION_CL0_RdRsp_BurstTarget_REG0                                                              0x1e000 \n#define ixSION_CL0_RdRsp_BurstTarget_REG1                                                              0x1e004 \n#define ixSION_CL0_RdRsp_TimeSlot_REG0                                                                 0x1e008 \n#define ixSION_CL0_RdRsp_TimeSlot_REG1                                                                 0x1e00c \n#define ixSION_CL0_WrRsp_BurstTarget_REG0                                                              0x1e010 \n#define ixSION_CL0_WrRsp_BurstTarget_REG1                                                              0x1e014 \n#define ixSION_CL0_WrRsp_TimeSlot_REG0                                                                 0x1e018 \n#define ixSION_CL0_WrRsp_TimeSlot_REG1                                                                 0x1e01c \n#define ixSION_CL0_Req_BurstTarget_REG0                                                                0x1e020 \n#define ixSION_CL0_Req_BurstTarget_REG1                                                                0x1e024 \n#define ixSION_CL0_Req_TimeSlot_REG0                                                                   0x1e028 \n#define ixSION_CL0_Req_TimeSlot_REG1                                                                   0x1e02c \n#define ixSION_CL0_ReqPoolCredit_Alloc_REG0                                                            0x1e030 \n#define ixSION_CL0_ReqPoolCredit_Alloc_REG1                                                            0x1e034 \n#define ixSION_CL0_DataPoolCredit_Alloc_REG0                                                           0x1e038 \n#define ixSION_CL0_DataPoolCredit_Alloc_REG1                                                           0x1e03c \n#define ixSION_CL0_RdRspPoolCredit_Alloc_REG0                                                          0x1e040 \n#define ixSION_CL0_RdRspPoolCredit_Alloc_REG1                                                          0x1e044 \n#define ixSION_CL0_WrRspPoolCredit_Alloc_REG0                                                          0x1e048 \n#define ixSION_CL0_WrRspPoolCredit_Alloc_REG1                                                          0x1e04c \n#define ixSION_CL1_RdRsp_BurstTarget_REG0                                                              0x1e050 \n#define ixSION_CL1_RdRsp_BurstTarget_REG1                                                              0x1e054 \n#define ixSION_CL1_RdRsp_TimeSlot_REG0                                                                 0x1e058 \n#define ixSION_CL1_RdRsp_TimeSlot_REG1                                                                 0x1e05c \n#define ixSION_CL1_WrRsp_BurstTarget_REG0                                                              0x1e060 \n#define ixSION_CL1_WrRsp_BurstTarget_REG1                                                              0x1e064 \n#define ixSION_CL1_WrRsp_TimeSlot_REG0                                                                 0x1e068 \n#define ixSION_CL1_WrRsp_TimeSlot_REG1                                                                 0x1e06c \n#define ixSION_CL1_Req_BurstTarget_REG0                                                                0x1e070 \n#define ixSION_CL1_Req_BurstTarget_REG1                                                                0x1e074 \n#define ixSION_CL1_Req_TimeSlot_REG0                                                                   0x1e078 \n#define ixSION_CL1_Req_TimeSlot_REG1                                                                   0x1e07c \n#define ixSION_CL1_ReqPoolCredit_Alloc_REG0                                                            0x1e080 \n#define ixSION_CL1_ReqPoolCredit_Alloc_REG1                                                            0x1e084 \n#define ixSION_CL1_DataPoolCredit_Alloc_REG0                                                           0x1e088 \n#define ixSION_CL1_DataPoolCredit_Alloc_REG1                                                           0x1e08c \n#define ixSION_CL1_RdRspPoolCredit_Alloc_REG0                                                          0x1e090 \n#define ixSION_CL1_RdRspPoolCredit_Alloc_REG1                                                          0x1e094 \n#define ixSION_CL1_WrRspPoolCredit_Alloc_REG0                                                          0x1e098 \n#define ixSION_CL1_WrRspPoolCredit_Alloc_REG1                                                          0x1e09c \n#define ixSION_CL2_RdRsp_BurstTarget_REG0                                                              0x1e0a0 \n#define ixSION_CL2_RdRsp_BurstTarget_REG1                                                              0x1e0a4 \n#define ixSION_CL2_RdRsp_TimeSlot_REG0                                                                 0x1e0a8 \n#define ixSION_CL2_RdRsp_TimeSlot_REG1                                                                 0x1e0ac \n#define ixSION_CL2_WrRsp_BurstTarget_REG0                                                              0x1e0b0 \n#define ixSION_CL2_WrRsp_BurstTarget_REG1                                                              0x1e0b4 \n#define ixSION_CL2_WrRsp_TimeSlot_REG0                                                                 0x1e0b8 \n#define ixSION_CL2_WrRsp_TimeSlot_REG1                                                                 0x1e0bc \n#define ixSION_CL2_Req_BurstTarget_REG0                                                                0x1e0c0 \n#define ixSION_CL2_Req_BurstTarget_REG1                                                                0x1e0c4 \n#define ixSION_CL2_Req_TimeSlot_REG0                                                                   0x1e0c8 \n#define ixSION_CL2_Req_TimeSlot_REG1                                                                   0x1e0cc \n#define ixSION_CL2_ReqPoolCredit_Alloc_REG0                                                            0x1e0d0 \n#define ixSION_CL2_ReqPoolCredit_Alloc_REG1                                                            0x1e0d4 \n#define ixSION_CL2_DataPoolCredit_Alloc_REG0                                                           0x1e0d8 \n#define ixSION_CL2_DataPoolCredit_Alloc_REG1                                                           0x1e0dc \n#define ixSION_CL2_RdRspPoolCredit_Alloc_REG0                                                          0x1e0e0 \n#define ixSION_CL2_RdRspPoolCredit_Alloc_REG1                                                          0x1e0e4 \n#define ixSION_CL2_WrRspPoolCredit_Alloc_REG0                                                          0x1e0e8 \n#define ixSION_CL2_WrRspPoolCredit_Alloc_REG1                                                          0x1e0ec \n#define ixSION_CL3_RdRsp_BurstTarget_REG0                                                              0x1e0f0 \n#define ixSION_CL3_RdRsp_BurstTarget_REG1                                                              0x1e0f4 \n#define ixSION_CL3_RdRsp_TimeSlot_REG0                                                                 0x1e0f8 \n#define ixSION_CL3_RdRsp_TimeSlot_REG1                                                                 0x1e0fc \n#define ixSION_CL3_WrRsp_BurstTarget_REG0                                                              0x1e100 \n#define ixSION_CL3_WrRsp_BurstTarget_REG1                                                              0x1e104 \n#define ixSION_CL3_WrRsp_TimeSlot_REG0                                                                 0x1e108 \n#define ixSION_CL3_WrRsp_TimeSlot_REG1                                                                 0x1e10c \n#define ixSION_CL3_Req_BurstTarget_REG0                                                                0x1e110 \n#define ixSION_CL3_Req_BurstTarget_REG1                                                                0x1e114 \n#define ixSION_CL3_Req_TimeSlot_REG0                                                                   0x1e118 \n#define ixSION_CL3_Req_TimeSlot_REG1                                                                   0x1e11c \n#define ixSION_CL3_ReqPoolCredit_Alloc_REG0                                                            0x1e120 \n#define ixSION_CL3_ReqPoolCredit_Alloc_REG1                                                            0x1e124 \n#define ixSION_CL3_DataPoolCredit_Alloc_REG0                                                           0x1e128 \n#define ixSION_CL3_DataPoolCredit_Alloc_REG1                                                           0x1e12c \n#define ixSION_CL3_RdRspPoolCredit_Alloc_REG0                                                          0x1e130 \n#define ixSION_CL3_RdRspPoolCredit_Alloc_REG1                                                          0x1e134 \n#define ixSION_CL3_WrRspPoolCredit_Alloc_REG0                                                          0x1e138 \n#define ixSION_CL3_WrRspPoolCredit_Alloc_REG1                                                          0x1e13c \n#define ixSION_CL4_RdRsp_BurstTarget_REG0                                                              0x1e140 \n#define ixSION_CL4_RdRsp_BurstTarget_REG1                                                              0x1e144 \n#define ixSION_CL4_RdRsp_TimeSlot_REG0                                                                 0x1e148 \n#define ixSION_CL4_RdRsp_TimeSlot_REG1                                                                 0x1e14c \n#define ixSION_CL4_WrRsp_BurstTarget_REG0                                                              0x1e150 \n#define ixSION_CL4_WrRsp_BurstTarget_REG1                                                              0x1e154 \n#define ixSION_CL4_WrRsp_TimeSlot_REG0                                                                 0x1e158 \n#define ixSION_CL4_WrRsp_TimeSlot_REG1                                                                 0x1e15c \n#define ixSION_CL4_Req_BurstTarget_REG0                                                                0x1e160 \n#define ixSION_CL4_Req_BurstTarget_REG1                                                                0x1e164 \n#define ixSION_CL4_Req_TimeSlot_REG0                                                                   0x1e168 \n#define ixSION_CL4_Req_TimeSlot_REG1                                                                   0x1e16c \n#define ixSION_CL4_ReqPoolCredit_Alloc_REG0                                                            0x1e170 \n#define ixSION_CL4_ReqPoolCredit_Alloc_REG1                                                            0x1e174 \n#define ixSION_CL4_DataPoolCredit_Alloc_REG0                                                           0x1e178 \n#define ixSION_CL4_DataPoolCredit_Alloc_REG1                                                           0x1e17c \n#define ixSION_CL4_RdRspPoolCredit_Alloc_REG0                                                          0x1e180 \n#define ixSION_CL4_RdRspPoolCredit_Alloc_REG1                                                          0x1e184 \n#define ixSION_CL4_WrRspPoolCredit_Alloc_REG0                                                          0x1e188 \n#define ixSION_CL4_WrRspPoolCredit_Alloc_REG1                                                          0x1e18c \n#define ixSION_CL5_RdRsp_BurstTarget_REG0                                                              0x1e190 \n#define ixSION_CL5_RdRsp_BurstTarget_REG1                                                              0x1e194 \n#define ixSION_CL5_RdRsp_TimeSlot_REG0                                                                 0x1e198 \n#define ixSION_CL5_RdRsp_TimeSlot_REG1                                                                 0x1e19c \n#define ixSION_CL5_WrRsp_BurstTarget_REG0                                                              0x1e1a0 \n#define ixSION_CL5_WrRsp_BurstTarget_REG1                                                              0x1e1a4 \n#define ixSION_CL5_WrRsp_TimeSlot_REG0                                                                 0x1e1a8 \n#define ixSION_CL5_WrRsp_TimeSlot_REG1                                                                 0x1e1ac \n#define ixSION_CL5_Req_BurstTarget_REG0                                                                0x1e1b0 \n#define ixSION_CL5_Req_BurstTarget_REG1                                                                0x1e1b4 \n#define ixSION_CL5_Req_TimeSlot_REG0                                                                   0x1e1b8 \n#define ixSION_CL5_Req_TimeSlot_REG1                                                                   0x1e1bc \n#define ixSION_CL5_ReqPoolCredit_Alloc_REG0                                                            0x1e1c0 \n#define ixSION_CL5_ReqPoolCredit_Alloc_REG1                                                            0x1e1c4 \n#define ixSION_CL5_DataPoolCredit_Alloc_REG0                                                           0x1e1c8 \n#define ixSION_CL5_DataPoolCredit_Alloc_REG1                                                           0x1e1cc \n#define ixSION_CL5_RdRspPoolCredit_Alloc_REG0                                                          0x1e1d0 \n#define ixSION_CL5_RdRspPoolCredit_Alloc_REG1                                                          0x1e1d4 \n#define ixSION_CL5_WrRspPoolCredit_Alloc_REG0                                                          0x1e1d8 \n#define ixSION_CL5_WrRspPoolCredit_Alloc_REG1                                                          0x1e1dc \n#define ixSION_CNTL_REG0                                                                               0x1e1e0 \n#define ixSION_CNTL_REG1                                                                               0x1e1e4 \n\n\n\n\n#define ixSYSHUB_DS_CTRL_SOCCLK                                                                        0x10000 \n#define ixSYSHUB_DS_CTRL2_SOCCLK                                                                       0x10004 \n#define ixSYSHUB_BGEN_ENHANCEMENT_BYPASS_EN_SOCCLK                                                     0x10008 \n#define ixSYSHUB_BGEN_ENHANCEMENT_IMM_EN_SOCCLK                                                        0x1000c \n#define ixDMA_CLK0_SW0_SYSHUB_QOS_CNTL                                                                 0x10010 \n#define ixDMA_CLK0_SW1_SYSHUB_QOS_CNTL                                                                 0x10014 \n#define ixDMA_CLK0_SW0_CL0_CNTL                                                                        0x10018 \n#define ixDMA_CLK0_SW0_CL1_CNTL                                                                        0x1001c \n#define ixDMA_CLK0_SW0_CL2_CNTL                                                                        0x10020 \n#define ixDMA_CLK0_SW0_CL3_CNTL                                                                        0x10024 \n#define ixDMA_CLK0_SW0_CL4_CNTL                                                                        0x10028 \n#define ixDMA_CLK0_SW0_CL5_CNTL                                                                        0x1002c \n#define ixDMA_CLK0_SW1_CL0_CNTL                                                                        0x10030 \n#define ixDMA_CLK0_SW2_CL0_CNTL                                                                        0x10034 \n#define ixSYSHUB_CG_CNTL                                                                               0x10300 \n#define ixSYSHUB_TRANS_IDLE                                                                            0x10308 \n#define ixSYSHUB_HP_TIMER                                                                              0x1030c \n#define ixSYSHUB_SCRATCH                                                                               0x10f00 \n#define ixSYSHUB_DS_CTRL_SHUBCLK                                                                       0x11000 \n#define ixSYSHUB_DS_CTRL2_SHUBCLK                                                                      0x11004 \n#define ixSYSHUB_BGEN_ENHANCEMENT_BYPASS_EN_SHUBCLK                                                    0x11008 \n#define ixSYSHUB_BGEN_ENHANCEMENT_IMM_EN_SHUBCLK                                                       0x1100c \n#define ixDMA_CLK1_SW0_SYSHUB_QOS_CNTL                                                                 0x11010 \n#define ixDMA_CLK1_SW1_SYSHUB_QOS_CNTL                                                                 0x11014 \n#define ixDMA_CLK1_SW0_CL0_CNTL                                                                        0x11018 \n#define ixDMA_CLK1_SW0_CL1_CNTL                                                                        0x1101c \n#define ixDMA_CLK1_SW0_CL2_CNTL                                                                        0x11020 \n#define ixDMA_CLK1_SW0_CL3_CNTL                                                                        0x11024 \n#define ixDMA_CLK1_SW0_CL4_CNTL                                                                        0x11028 \n#define ixDMA_CLK1_SW1_CL0_CNTL                                                                        0x1102c \n#define ixDMA_CLK1_SW1_CL1_CNTL                                                                        0x11030 \n#define ixDMA_CLK1_SW1_CL2_CNTL                                                                        0x11034 \n#define ixDMA_CLK1_SW1_CL3_CNTL                                                                        0x11038 \n#define ixDMA_CLK1_SW1_CL4_CNTL                                                                        0x1103c \n\n\n\n\n#define ixGDC_RAS_LEAF0_CTRL                                                                           0x1f800 \n#define ixGDC_RAS_LEAF1_CTRL                                                                           0x1f804 \n#define ixGDC_RAS_LEAF2_CTRL                                                                           0x1f808 \n#define ixGDC_RAS_LEAF3_CTRL                                                                           0x1f80c \n#define ixGDC_RAS_LEAF4_CTRL                                                                           0x1f810 \n#define ixGDC_RAS_LEAF5_CTRL                                                                           0x1f814 \n\n\n\n\n#define ixSHUB_PF_FLR_RST                                                                              0x1f000 \n#define ixSHUB_GFX_DRV_MODE1_RST                                                                       0x1f004 \n#define ixSHUB_LINK_RESET                                                                              0x1f008 \n#define ixSHUB_PF0_VF_FLR_RST                                                                          0x1f020 \n#define ixSHUB_HARD_RST_CTRL                                                                           0x1f040 \n#define ixSHUB_SOFT_RST_CTRL                                                                           0x1f044 \n#define ixSHUB_SDP_PORT_RST                                                                            0x1f048 \n\n\n\n\n\n\n\n#define mmSBIOS_SCRATCH_0                                                                              0x0048 \n#define mmSBIOS_SCRATCH_0_BASE_IDX                                                                     0\n#define mmSBIOS_SCRATCH_1                                                                              0x0049 \n#define mmSBIOS_SCRATCH_1_BASE_IDX                                                                     0\n#define mmSBIOS_SCRATCH_2                                                                              0x004a \n#define mmSBIOS_SCRATCH_2_BASE_IDX                                                                     0\n#define mmSBIOS_SCRATCH_3                                                                              0x004b \n#define mmSBIOS_SCRATCH_3_BASE_IDX                                                                     0\n#define mmBIOS_SCRATCH_0                                                                               0x004c \n#define mmBIOS_SCRATCH_0_BASE_IDX                                                                      0\n#define mmBIOS_SCRATCH_1                                                                               0x004d \n#define mmBIOS_SCRATCH_1_BASE_IDX                                                                      0\n#define mmBIOS_SCRATCH_2                                                                               0x004e \n#define mmBIOS_SCRATCH_2_BASE_IDX                                                                      0\n#define mmBIOS_SCRATCH_3                                                                               0x004f \n#define mmBIOS_SCRATCH_3_BASE_IDX                                                                      0\n#define mmBIOS_SCRATCH_4                                                                               0x0050 \n#define mmBIOS_SCRATCH_4_BASE_IDX                                                                      0\n#define mmBIOS_SCRATCH_5                                                                               0x0051 \n#define mmBIOS_SCRATCH_5_BASE_IDX                                                                      0\n#define mmBIOS_SCRATCH_6                                                                               0x0052 \n#define mmBIOS_SCRATCH_6_BASE_IDX                                                                      0\n#define mmBIOS_SCRATCH_7                                                                               0x0053 \n#define mmBIOS_SCRATCH_7_BASE_IDX                                                                      0\n#define mmBIOS_SCRATCH_8                                                                               0x0054 \n#define mmBIOS_SCRATCH_8_BASE_IDX                                                                      0\n#define mmBIOS_SCRATCH_9                                                                               0x0055 \n#define mmBIOS_SCRATCH_9_BASE_IDX                                                                      0\n#define mmBIOS_SCRATCH_10                                                                              0x0056 \n#define mmBIOS_SCRATCH_10_BASE_IDX                                                                     0\n#define mmBIOS_SCRATCH_11                                                                              0x0057 \n#define mmBIOS_SCRATCH_11_BASE_IDX                                                                     0\n#define mmBIOS_SCRATCH_12                                                                              0x0058 \n#define mmBIOS_SCRATCH_12_BASE_IDX                                                                     0\n#define mmBIOS_SCRATCH_13                                                                              0x0059 \n#define mmBIOS_SCRATCH_13_BASE_IDX                                                                     0\n#define mmBIOS_SCRATCH_14                                                                              0x005a \n#define mmBIOS_SCRATCH_14_BASE_IDX                                                                     0\n#define mmBIOS_SCRATCH_15                                                                              0x005b \n#define mmBIOS_SCRATCH_15_BASE_IDX                                                                     0\n#define mmBIF_RLC_INTR_CNTL                                                                            0x0060 \n#define mmBIF_RLC_INTR_CNTL_BASE_IDX                                                                   0\n#define mmBIF_VCE_INTR_CNTL                                                                            0x0061 \n#define mmBIF_VCE_INTR_CNTL_BASE_IDX                                                                   0\n#define mmBIF_UVD_INTR_CNTL                                                                            0x0062 \n#define mmBIF_UVD_INTR_CNTL_BASE_IDX                                                                   0\n#define mmGFX_MMIOREG_CAM_ADDR0                                                                        0x0080 \n#define mmGFX_MMIOREG_CAM_ADDR0_BASE_IDX                                                               0\n#define mmGFX_MMIOREG_CAM_REMAP_ADDR0                                                                  0x0081 \n#define mmGFX_MMIOREG_CAM_REMAP_ADDR0_BASE_IDX                                                         0\n#define mmGFX_MMIOREG_CAM_ADDR1                                                                        0x0082 \n#define mmGFX_MMIOREG_CAM_ADDR1_BASE_IDX                                                               0\n#define mmGFX_MMIOREG_CAM_REMAP_ADDR1                                                                  0x0083 \n#define mmGFX_MMIOREG_CAM_REMAP_ADDR1_BASE_IDX                                                         0\n#define mmGFX_MMIOREG_CAM_ADDR2                                                                        0x0084 \n#define mmGFX_MMIOREG_CAM_ADDR2_BASE_IDX                                                               0\n#define mmGFX_MMIOREG_CAM_REMAP_ADDR2                                                                  0x0085 \n#define mmGFX_MMIOREG_CAM_REMAP_ADDR2_BASE_IDX                                                         0\n#define mmGFX_MMIOREG_CAM_ADDR3                                                                        0x0086 \n#define mmGFX_MMIOREG_CAM_ADDR3_BASE_IDX                                                               0\n#define mmGFX_MMIOREG_CAM_REMAP_ADDR3                                                                  0x0087 \n#define mmGFX_MMIOREG_CAM_REMAP_ADDR3_BASE_IDX                                                         0\n#define mmGFX_MMIOREG_CAM_ADDR4                                                                        0x0088 \n#define mmGFX_MMIOREG_CAM_ADDR4_BASE_IDX                                                               0\n#define mmGFX_MMIOREG_CAM_REMAP_ADDR4                                                                  0x0089 \n#define mmGFX_MMIOREG_CAM_REMAP_ADDR4_BASE_IDX                                                         0\n#define mmGFX_MMIOREG_CAM_ADDR5                                                                        0x008a \n#define mmGFX_MMIOREG_CAM_ADDR5_BASE_IDX                                                               0\n#define mmGFX_MMIOREG_CAM_REMAP_ADDR5                                                                  0x008b \n#define mmGFX_MMIOREG_CAM_REMAP_ADDR5_BASE_IDX                                                         0\n#define mmGFX_MMIOREG_CAM_ADDR6                                                                        0x008c \n#define mmGFX_MMIOREG_CAM_ADDR6_BASE_IDX                                                               0\n#define mmGFX_MMIOREG_CAM_REMAP_ADDR6                                                                  0x008d \n#define mmGFX_MMIOREG_CAM_REMAP_ADDR6_BASE_IDX                                                         0\n#define mmGFX_MMIOREG_CAM_ADDR7                                                                        0x008e \n#define mmGFX_MMIOREG_CAM_ADDR7_BASE_IDX                                                               0\n#define mmGFX_MMIOREG_CAM_REMAP_ADDR7                                                                  0x008f \n#define mmGFX_MMIOREG_CAM_REMAP_ADDR7_BASE_IDX                                                         0\n#define mmGFX_MMIOREG_CAM_CNTL                                                                         0x0090 \n#define mmGFX_MMIOREG_CAM_CNTL_BASE_IDX                                                                0\n#define mmGFX_MMIOREG_CAM_ZERO_CPL                                                                     0x0091 \n#define mmGFX_MMIOREG_CAM_ZERO_CPL_BASE_IDX                                                            0\n#define mmGFX_MMIOREG_CAM_ONE_CPL                                                                      0x0092 \n#define mmGFX_MMIOREG_CAM_ONE_CPL_BASE_IDX                                                             0\n#define mmGFX_MMIOREG_CAM_PROGRAMMABLE_CPL                                                             0x0093 \n#define mmGFX_MMIOREG_CAM_PROGRAMMABLE_CPL_BASE_IDX                                                    0\n\n\n\n\n#define mmMM_INDEX                                                                                     0x0000 \n#define mmMM_INDEX_BASE_IDX                                                                            0\n#define mmMM_DATA                                                                                      0x0001 \n#define mmMM_DATA_BASE_IDX                                                                             0\n#define mmMM_INDEX_HI                                                                                  0x0006 \n#define mmMM_INDEX_HI_BASE_IDX                                                                         0\n#define mmSYSHUB_INDEX_OVLP                                                                            0x0008 \n#define mmSYSHUB_INDEX_OVLP_BASE_IDX                                                                   0\n#define mmSYSHUB_DATA_OVLP                                                                             0x0009 \n#define mmSYSHUB_DATA_OVLP_BASE_IDX                                                                    0\n#define mmPCIE_INDEX                                                                                   0x000c \n#define mmPCIE_INDEX_BASE_IDX                                                                          0\n#define mmPCIE_DATA                                                                                    0x000d \n#define mmPCIE_DATA_BASE_IDX                                                                           0\n#define mmPCIE_INDEX2                                                                                  0x000e \n#define mmPCIE_INDEX2_BASE_IDX                                                                         0\n#define mmPCIE_DATA2                                                                                   0x000f \n#define mmPCIE_DATA2_BASE_IDX                                                                          0\n\n\n\n\n#define mmDN_PCIE_RESERVED                                                                             0x0d60 \n#define mmDN_PCIE_RESERVED_BASE_IDX                                                                    0\n#define mmDN_PCIE_SCRATCH                                                                              0x0d61 \n#define mmDN_PCIE_SCRATCH_BASE_IDX                                                                     0\n#define mmDN_PCIE_CNTL                                                                                 0x0d63 \n#define mmDN_PCIE_CNTL_BASE_IDX                                                                        0\n#define mmDN_PCIE_CONFIG_CNTL                                                                          0x0d64 \n#define mmDN_PCIE_CONFIG_CNTL_BASE_IDX                                                                 0\n#define mmDN_PCIE_RX_CNTL2                                                                             0x0d65 \n#define mmDN_PCIE_RX_CNTL2_BASE_IDX                                                                    0\n#define mmDN_PCIE_BUS_CNTL                                                                             0x0d66 \n#define mmDN_PCIE_BUS_CNTL_BASE_IDX                                                                    0\n#define mmDN_PCIE_CFG_CNTL                                                                             0x0d67 \n#define mmDN_PCIE_CFG_CNTL_BASE_IDX                                                                    0\n#define mmDN_PCIE_STRAP_F0                                                                             0x0d68 \n#define mmDN_PCIE_STRAP_F0_BASE_IDX                                                                    0\n#define mmDN_PCIE_STRAP_MISC                                                                           0x0d69 \n#define mmDN_PCIE_STRAP_MISC_BASE_IDX                                                                  0\n#define mmDN_PCIE_STRAP_MISC2                                                                          0x0d6a \n#define mmDN_PCIE_STRAP_MISC2_BASE_IDX                                                                 0\n\n\n\n\n#define mmPCIEP_RESERVED                                                                               0x0d6c \n#define mmPCIEP_RESERVED_BASE_IDX                                                                      0\n#define mmPCIEP_SCRATCH                                                                                0x0d6d \n#define mmPCIEP_SCRATCH_BASE_IDX                                                                       0\n#define mmPCIE_ERR_CNTL                                                                                0x0d6f \n#define mmPCIE_ERR_CNTL_BASE_IDX                                                                       0\n#define mmPCIE_RX_CNTL                                                                                 0x0d70 \n#define mmPCIE_RX_CNTL_BASE_IDX                                                                        0\n#define mmPCIE_LC_SPEED_CNTL                                                                           0x0d71 \n#define mmPCIE_LC_SPEED_CNTL_BASE_IDX                                                                  0\n#define mmPCIE_LC_CNTL2                                                                                0x0d72 \n#define mmPCIE_LC_CNTL2_BASE_IDX                                                                       0\n#define mmPCIEP_STRAP_MISC                                                                             0x0d73 \n#define mmPCIEP_STRAP_MISC_BASE_IDX                                                                    0\n#define mmLTR_MSG_INFO_FROM_EP                                                                         0x0d74 \n#define mmLTR_MSG_INFO_FROM_EP_BASE_IDX                                                                0\n\n\n\n\n#define mmEP_PCIE_SCRATCH                                                                              0x0d43 \n#define mmEP_PCIE_SCRATCH_BASE_IDX                                                                     0\n#define mmEP_PCIE_CNTL                                                                                 0x0d45 \n#define mmEP_PCIE_CNTL_BASE_IDX                                                                        0\n#define mmEP_PCIE_INT_CNTL                                                                             0x0d46 \n#define mmEP_PCIE_INT_CNTL_BASE_IDX                                                                    0\n#define mmEP_PCIE_INT_STATUS                                                                           0x0d47 \n#define mmEP_PCIE_INT_STATUS_BASE_IDX                                                                  0\n#define mmEP_PCIE_RX_CNTL2                                                                             0x0d48 \n#define mmEP_PCIE_RX_CNTL2_BASE_IDX                                                                    0\n#define mmEP_PCIE_BUS_CNTL                                                                             0x0d49 \n#define mmEP_PCIE_BUS_CNTL_BASE_IDX                                                                    0\n#define mmEP_PCIE_CFG_CNTL                                                                             0x0d4a \n#define mmEP_PCIE_CFG_CNTL_BASE_IDX                                                                    0\n#define mmEP_PCIE_OBFF_CNTL                                                                            0x0d4b \n#define mmEP_PCIE_OBFF_CNTL_BASE_IDX                                                                   0\n#define mmEP_PCIE_TX_LTR_CNTL                                                                          0x0d4c \n#define mmEP_PCIE_TX_LTR_CNTL_BASE_IDX                                                                 0\n#define mmEP_PCIE_STRAP_MISC                                                                           0x0d4f \n#define mmEP_PCIE_STRAP_MISC_BASE_IDX                                                                  0\n#define mmEP_PCIE_STRAP_MISC2                                                                          0x0d50 \n#define mmEP_PCIE_STRAP_MISC2_BASE_IDX                                                                 0\n#define mmEP_PCIE_STRAP_PI                                                                             0x0d51 \n#define mmEP_PCIE_STRAP_PI_BASE_IDX                                                                    0\n#define mmEP_PCIE_F0_DPA_CAP                                                                           0x0d52 \n#define mmEP_PCIE_F0_DPA_CAP_BASE_IDX                                                                  0\n#define mmEP_PCIE_F0_DPA_LATENCY_INDICATOR                                                             0x0d53 \n#define mmEP_PCIE_F0_DPA_LATENCY_INDICATOR_BASE_IDX                                                    0\n#define mmEP_PCIE_F0_DPA_CNTL                                                                          0x0d53 \n#define mmEP_PCIE_F0_DPA_CNTL_BASE_IDX                                                                 0\n#define mmPCIE_F0_DPA_SUBSTATE_PWR_ALLOC_0                                                             0x0d53 \n#define mmPCIE_F0_DPA_SUBSTATE_PWR_ALLOC_0_BASE_IDX                                                    0\n#define mmPCIE_F0_DPA_SUBSTATE_PWR_ALLOC_1                                                             0x0d54 \n#define mmPCIE_F0_DPA_SUBSTATE_PWR_ALLOC_1_BASE_IDX                                                    0\n#define mmPCIE_F0_DPA_SUBSTATE_PWR_ALLOC_2                                                             0x0d54 \n#define mmPCIE_F0_DPA_SUBSTATE_PWR_ALLOC_2_BASE_IDX                                                    0\n#define mmPCIE_F0_DPA_SUBSTATE_PWR_ALLOC_3                                                             0x0d54 \n#define mmPCIE_F0_DPA_SUBSTATE_PWR_ALLOC_3_BASE_IDX                                                    0\n#define mmPCIE_F0_DPA_SUBSTATE_PWR_ALLOC_4                                                             0x0d54 \n#define mmPCIE_F0_DPA_SUBSTATE_PWR_ALLOC_4_BASE_IDX                                                    0\n#define mmPCIE_F0_DPA_SUBSTATE_PWR_ALLOC_5                                                             0x0d55 \n#define mmPCIE_F0_DPA_SUBSTATE_PWR_ALLOC_5_BASE_IDX                                                    0\n#define mmPCIE_F0_DPA_SUBSTATE_PWR_ALLOC_6                                                             0x0d55 \n#define mmPCIE_F0_DPA_SUBSTATE_PWR_ALLOC_6_BASE_IDX                                                    0\n#define mmPCIE_F0_DPA_SUBSTATE_PWR_ALLOC_7                                                             0x0d55 \n#define mmPCIE_F0_DPA_SUBSTATE_PWR_ALLOC_7_BASE_IDX                                                    0\n#define mmEP_PCIE_PME_CONTROL                                                                          0x0d55 \n#define mmEP_PCIE_PME_CONTROL_BASE_IDX                                                                 0\n#define mmEP_PCIEP_RESERVED                                                                            0x0d56 \n#define mmEP_PCIEP_RESERVED_BASE_IDX                                                                   0\n#define mmEP_PCIE_TX_CNTL                                                                              0x0d58 \n#define mmEP_PCIE_TX_CNTL_BASE_IDX                                                                     0\n#define mmEP_PCIE_TX_REQUESTER_ID                                                                      0x0d59 \n#define mmEP_PCIE_TX_REQUESTER_ID_BASE_IDX                                                             0\n#define mmEP_PCIE_ERR_CNTL                                                                             0x0d5a \n#define mmEP_PCIE_ERR_CNTL_BASE_IDX                                                                    0\n#define mmEP_PCIE_RX_CNTL                                                                              0x0d5b \n#define mmEP_PCIE_RX_CNTL_BASE_IDX                                                                     0\n#define mmEP_PCIE_LC_SPEED_CNTL                                                                        0x0d5c \n#define mmEP_PCIE_LC_SPEED_CNTL_BASE_IDX                                                               0\n\n\n\n\n#define mmBIF_MM_INDACCESS_CNTL                                                                        0x0e06 \n#define mmBIF_MM_INDACCESS_CNTL_BASE_IDX                                                               0\n#define mmBUS_CNTL                                                                                     0x0e07 \n#define mmBUS_CNTL_BASE_IDX                                                                            0\n#define mmBIF_SCRATCH0                                                                                 0x0e08 \n#define mmBIF_SCRATCH0_BASE_IDX                                                                        0\n#define mmBIF_SCRATCH1                                                                                 0x0e09 \n#define mmBIF_SCRATCH1_BASE_IDX                                                                        0\n#define mmBX_RESET_EN                                                                                  0x0e0d \n#define mmBX_RESET_EN_BASE_IDX                                                                         0\n#define mmMM_CFGREGS_CNTL                                                                              0x0e0e \n#define mmMM_CFGREGS_CNTL_BASE_IDX                                                                     0\n#define mmBX_RESET_CNTL                                                                                0x0e10 \n#define mmBX_RESET_CNTL_BASE_IDX                                                                       0\n#define mmINTERRUPT_CNTL                                                                               0x0e11 \n#define mmINTERRUPT_CNTL_BASE_IDX                                                                      0\n#define mmINTERRUPT_CNTL2                                                                              0x0e12 \n#define mmINTERRUPT_CNTL2_BASE_IDX                                                                     0\n#define mmCLKREQB_PAD_CNTL                                                                             0x0e18 \n#define mmCLKREQB_PAD_CNTL_BASE_IDX                                                                    0\n#define mmCLKREQB_PERF_COUNTER                                                                         0x0e19 \n#define mmCLKREQB_PERF_COUNTER_BASE_IDX                                                                0\n#define mmBIF_CLK_CTRL                                                                                 0x0e1a \n#define mmBIF_CLK_CTRL_BASE_IDX                                                                        0\n#define mmBIF_FEATURES_CONTROL_MISC                                                                    0x0e1b \n#define mmBIF_FEATURES_CONTROL_MISC_BASE_IDX                                                           0\n#define mmBIF_DOORBELL_CNTL                                                                            0x0e1c \n#define mmBIF_DOORBELL_CNTL_BASE_IDX                                                                   0\n#define mmBIF_DOORBELL_INT_CNTL                                                                        0x0e1d \n#define mmBIF_DOORBELL_INT_CNTL_BASE_IDX                                                               0\n#define mmBIF_SLVARB_MODE                                                                              0x0e1e \n#define mmBIF_SLVARB_MODE_BASE_IDX                                                                     0\n#define mmBIF_FB_EN                                                                                    0x0e1f \n#define mmBIF_FB_EN_BASE_IDX                                                                           0\n#define mmBIF_BUSY_DELAY_CNTR                                                                          0x0e20 \n#define mmBIF_BUSY_DELAY_CNTR_BASE_IDX                                                                 0\n#define mmBIF_PERFMON_CNTL                                                                             0x0e21 \n#define mmBIF_PERFMON_CNTL_BASE_IDX                                                                    0\n#define mmBIF_PERFCOUNTER0_RESULT                                                                      0x0e22 \n#define mmBIF_PERFCOUNTER0_RESULT_BASE_IDX                                                             0\n#define mmBIF_PERFCOUNTER1_RESULT                                                                      0x0e23 \n#define mmBIF_PERFCOUNTER1_RESULT_BASE_IDX                                                             0\n#define mmBIF_MST_TRANS_PENDING_VF                                                                     0x0e29 \n#define mmBIF_MST_TRANS_PENDING_VF_BASE_IDX                                                            0\n#define mmBIF_SLV_TRANS_PENDING_VF                                                                     0x0e2a \n#define mmBIF_SLV_TRANS_PENDING_VF_BASE_IDX                                                            0\n#define mmBACO_CNTL                                                                                    0x0e2b \n#define mmBACO_CNTL_BASE_IDX                                                                           0\n#define mmBIF_BACO_EXIT_TIME0                                                                          0x0e2c \n#define mmBIF_BACO_EXIT_TIME0_BASE_IDX                                                                 0\n#define mmBIF_BACO_EXIT_TIMER1                                                                         0x0e2d \n#define mmBIF_BACO_EXIT_TIMER1_BASE_IDX                                                                0\n#define mmBIF_BACO_EXIT_TIMER2                                                                         0x0e2e \n#define mmBIF_BACO_EXIT_TIMER2_BASE_IDX                                                                0\n#define mmBIF_BACO_EXIT_TIMER3                                                                         0x0e2f \n#define mmBIF_BACO_EXIT_TIMER3_BASE_IDX                                                                0\n#define mmBIF_BACO_EXIT_TIMER4                                                                         0x0e30 \n#define mmBIF_BACO_EXIT_TIMER4_BASE_IDX                                                                0\n#define mmMEM_TYPE_CNTL                                                                                0x0e31 \n#define mmMEM_TYPE_CNTL_BASE_IDX                                                                       0\n#define mmSMU_BIF_VDDGFX_PWR_STATUS                                                                    0x0e33 \n#define mmSMU_BIF_VDDGFX_PWR_STATUS_BASE_IDX                                                           0\n#define mmBIF_VDDGFX_GFX0_LOWER                                                                        0x0e34 \n#define mmBIF_VDDGFX_GFX0_LOWER_BASE_IDX                                                               0\n#define mmBIF_VDDGFX_GFX0_UPPER                                                                        0x0e35 \n#define mmBIF_VDDGFX_GFX0_UPPER_BASE_IDX                                                               0\n#define mmBIF_VDDGFX_GFX1_LOWER                                                                        0x0e36 \n#define mmBIF_VDDGFX_GFX1_LOWER_BASE_IDX                                                               0\n#define mmBIF_VDDGFX_GFX1_UPPER                                                                        0x0e37 \n#define mmBIF_VDDGFX_GFX1_UPPER_BASE_IDX                                                               0\n#define mmBIF_VDDGFX_GFX2_LOWER                                                                        0x0e38 \n#define mmBIF_VDDGFX_GFX2_LOWER_BASE_IDX                                                               0\n#define mmBIF_VDDGFX_GFX2_UPPER                                                                        0x0e39 \n#define mmBIF_VDDGFX_GFX2_UPPER_BASE_IDX                                                               0\n#define mmBIF_VDDGFX_GFX3_LOWER                                                                        0x0e3a \n#define mmBIF_VDDGFX_GFX3_LOWER_BASE_IDX                                                               0\n#define mmBIF_VDDGFX_GFX3_UPPER                                                                        0x0e3b \n#define mmBIF_VDDGFX_GFX3_UPPER_BASE_IDX                                                               0\n#define mmBIF_VDDGFX_GFX4_LOWER                                                                        0x0e3c \n#define mmBIF_VDDGFX_GFX4_LOWER_BASE_IDX                                                               0\n#define mmBIF_VDDGFX_GFX4_UPPER                                                                        0x0e3d \n#define mmBIF_VDDGFX_GFX4_UPPER_BASE_IDX                                                               0\n#define mmBIF_VDDGFX_GFX5_LOWER                                                                        0x0e3e \n#define mmBIF_VDDGFX_GFX5_LOWER_BASE_IDX                                                               0\n#define mmBIF_VDDGFX_GFX5_UPPER                                                                        0x0e3f \n#define mmBIF_VDDGFX_GFX5_UPPER_BASE_IDX                                                               0\n#define mmBIF_VDDGFX_RSV1_LOWER                                                                        0x0e40 \n#define mmBIF_VDDGFX_RSV1_LOWER_BASE_IDX                                                               0\n#define mmBIF_VDDGFX_RSV1_UPPER                                                                        0x0e41 \n#define mmBIF_VDDGFX_RSV1_UPPER_BASE_IDX                                                               0\n#define mmBIF_VDDGFX_RSV2_LOWER                                                                        0x0e42 \n#define mmBIF_VDDGFX_RSV2_LOWER_BASE_IDX                                                               0\n#define mmBIF_VDDGFX_RSV2_UPPER                                                                        0x0e43 \n#define mmBIF_VDDGFX_RSV2_UPPER_BASE_IDX                                                               0\n#define mmBIF_VDDGFX_RSV3_LOWER                                                                        0x0e44 \n#define mmBIF_VDDGFX_RSV3_LOWER_BASE_IDX                                                               0\n#define mmBIF_VDDGFX_RSV3_UPPER                                                                        0x0e45 \n#define mmBIF_VDDGFX_RSV3_UPPER_BASE_IDX                                                               0\n#define mmBIF_VDDGFX_RSV4_LOWER                                                                        0x0e46 \n#define mmBIF_VDDGFX_RSV4_LOWER_BASE_IDX                                                               0\n#define mmBIF_VDDGFX_RSV4_UPPER                                                                        0x0e47 \n#define mmBIF_VDDGFX_RSV4_UPPER_BASE_IDX                                                               0\n#define mmBIF_VDDGFX_FB_CMP                                                                            0x0e48 \n#define mmBIF_VDDGFX_FB_CMP_BASE_IDX                                                                   0\n#define mmBIF_DOORBELL_GBLAPER1_LOWER                                                                  0x0e49 \n#define mmBIF_DOORBELL_GBLAPER1_LOWER_BASE_IDX                                                         0\n#define mmBIF_DOORBELL_GBLAPER1_UPPER                                                                  0x0e4a \n#define mmBIF_DOORBELL_GBLAPER1_UPPER_BASE_IDX                                                         0\n#define mmBIF_DOORBELL_GBLAPER2_LOWER                                                                  0x0e4b \n#define mmBIF_DOORBELL_GBLAPER2_LOWER_BASE_IDX                                                         0\n#define mmBIF_DOORBELL_GBLAPER2_UPPER                                                                  0x0e4c \n#define mmBIF_DOORBELL_GBLAPER2_UPPER_BASE_IDX                                                         0\n#define mmREMAP_HDP_MEM_FLUSH_CNTL                                                                     0x0e4d \n#define mmREMAP_HDP_MEM_FLUSH_CNTL_BASE_IDX                                                            0\n#define mmREMAP_HDP_REG_FLUSH_CNTL                                                                     0x0e4e \n#define mmREMAP_HDP_REG_FLUSH_CNTL_BASE_IDX                                                            0\n#define mmBIF_RB_CNTL                                                                                  0x0e4f \n#define mmBIF_RB_CNTL_BASE_IDX                                                                         0\n#define mmBIF_RB_BASE                                                                                  0x0e50 \n#define mmBIF_RB_BASE_BASE_IDX                                                                         0\n#define mmBIF_RB_RPTR                                                                                  0x0e51 \n#define mmBIF_RB_RPTR_BASE_IDX                                                                         0\n#define mmBIF_RB_WPTR                                                                                  0x0e52 \n#define mmBIF_RB_WPTR_BASE_IDX                                                                         0\n#define mmBIF_RB_WPTR_ADDR_HI                                                                          0x0e53 \n#define mmBIF_RB_WPTR_ADDR_HI_BASE_IDX                                                                 0\n#define mmBIF_RB_WPTR_ADDR_LO                                                                          0x0e54 \n#define mmBIF_RB_WPTR_ADDR_LO_BASE_IDX                                                                 0\n#define mmMAILBOX_INDEX                                                                                0x0e55 \n#define mmMAILBOX_INDEX_BASE_IDX                                                                       0\n#define mmBIF_GPUIOV_RESET_NOTIFICATION                                                                0x0e62 \n#define mmBIF_GPUIOV_RESET_NOTIFICATION_BASE_IDX                                                       0\n#define mmBIF_UVD_GPUIOV_CFG_SIZE                                                                      0x0e63 \n#define mmBIF_UVD_GPUIOV_CFG_SIZE_BASE_IDX                                                             0\n#define mmBIF_VCE_GPUIOV_CFG_SIZE                                                                      0x0e64 \n#define mmBIF_VCE_GPUIOV_CFG_SIZE_BASE_IDX                                                             0\n#define mmBIF_GFX_SDMA_GPUIOV_CFG_SIZE                                                                 0x0e65 \n#define mmBIF_GFX_SDMA_GPUIOV_CFG_SIZE_BASE_IDX                                                        0\n#define mmBIF_GMI_WRR_WEIGHT                                                                           0x0e66 \n#define mmBIF_GMI_WRR_WEIGHT_BASE_IDX                                                                  0\n#define mmNBIF_STRAP_WRITE_CTRL                                                                        0x0e67 \n#define mmNBIF_STRAP_WRITE_CTRL_BASE_IDX                                                               0\n#define mmBIF_PERSTB_PAD_CNTL                                                                          0x0e68 \n#define mmBIF_PERSTB_PAD_CNTL_BASE_IDX                                                                 0\n#define mmBIF_PX_EN_PAD_CNTL                                                                           0x0e69 \n#define mmBIF_PX_EN_PAD_CNTL_BASE_IDX                                                                  0\n#define mmBIF_REFPADKIN_PAD_CNTL                                                                       0x0e6a \n#define mmBIF_REFPADKIN_PAD_CNTL_BASE_IDX                                                              0\n#define mmBIF_CLKREQB_PAD_CNTL                                                                         0x0e6b \n#define mmBIF_CLKREQB_PAD_CNTL_BASE_IDX                                                                0\n\n\n\n\n#define mmRCC_BACO_CNTL_MISC                                                                           0x0da7 \n#define mmRCC_BACO_CNTL_MISC_BASE_IDX                                                                  0\n#define mmRCC_RESET_EN                                                                                 0x0da8 \n#define mmRCC_RESET_EN_BASE_IDX                                                                        0\n#define mmRCC_VDM_SUPPORT                                                                              0x0da9 \n#define mmRCC_VDM_SUPPORT_BASE_IDX                                                                     0\n#define mmRCC_PEER_REG_RANGE0                                                                          0x0dde \n#define mmRCC_PEER_REG_RANGE0_BASE_IDX                                                                 0\n#define mmRCC_PEER_REG_RANGE1                                                                          0x0ddf \n#define mmRCC_PEER_REG_RANGE1_BASE_IDX                                                                 0\n#define mmRCC_BUS_CNTL                                                                                 0x0de1 \n#define mmRCC_BUS_CNTL_BASE_IDX                                                                        0\n#define mmRCC_CONFIG_CNTL                                                                              0x0de2 \n#define mmRCC_CONFIG_CNTL_BASE_IDX                                                                     0\n#define mmRCC_CONFIG_F0_BASE                                                                           0x0de6 \n#define mmRCC_CONFIG_F0_BASE_BASE_IDX                                                                  0\n#define mmRCC_CONFIG_APER_SIZE                                                                         0x0de7 \n#define mmRCC_CONFIG_APER_SIZE_BASE_IDX                                                                0\n#define mmRCC_CONFIG_REG_APER_SIZE                                                                     0x0de8 \n#define mmRCC_CONFIG_REG_APER_SIZE_BASE_IDX                                                            0\n#define mmRCC_XDMA_LO                                                                                  0x0de9 \n#define mmRCC_XDMA_LO_BASE_IDX                                                                         0\n#define mmRCC_XDMA_HI                                                                                  0x0dea \n#define mmRCC_XDMA_HI_BASE_IDX                                                                         0\n#define mmRCC_FEATURES_CONTROL_MISC                                                                    0x0deb \n#define mmRCC_FEATURES_CONTROL_MISC_BASE_IDX                                                           0\n#define mmRCC_BUSNUM_CNTL1                                                                             0x0dec \n#define mmRCC_BUSNUM_CNTL1_BASE_IDX                                                                    0\n#define mmRCC_BUSNUM_LIST0                                                                             0x0ded \n#define mmRCC_BUSNUM_LIST0_BASE_IDX                                                                    0\n#define mmRCC_BUSNUM_LIST1                                                                             0x0dee \n#define mmRCC_BUSNUM_LIST1_BASE_IDX                                                                    0\n#define mmRCC_BUSNUM_CNTL2                                                                             0x0def \n#define mmRCC_BUSNUM_CNTL2_BASE_IDX                                                                    0\n#define mmRCC_CAPTURE_HOST_BUSNUM                                                                      0x0df0 \n#define mmRCC_CAPTURE_HOST_BUSNUM_BASE_IDX                                                             0\n#define mmRCC_HOST_BUSNUM                                                                              0x0df1 \n#define mmRCC_HOST_BUSNUM_BASE_IDX                                                                     0\n#define mmRCC_PEER0_FB_OFFSET_HI                                                                       0x0df2 \n#define mmRCC_PEER0_FB_OFFSET_HI_BASE_IDX                                                              0\n#define mmRCC_PEER0_FB_OFFSET_LO                                                                       0x0df3 \n#define mmRCC_PEER0_FB_OFFSET_LO_BASE_IDX                                                              0\n#define mmRCC_PEER1_FB_OFFSET_HI                                                                       0x0df4 \n#define mmRCC_PEER1_FB_OFFSET_HI_BASE_IDX                                                              0\n#define mmRCC_PEER1_FB_OFFSET_LO                                                                       0x0df5 \n#define mmRCC_PEER1_FB_OFFSET_LO_BASE_IDX                                                              0\n#define mmRCC_PEER2_FB_OFFSET_HI                                                                       0x0df6 \n#define mmRCC_PEER2_FB_OFFSET_HI_BASE_IDX                                                              0\n#define mmRCC_PEER2_FB_OFFSET_LO                                                                       0x0df7 \n#define mmRCC_PEER2_FB_OFFSET_LO_BASE_IDX                                                              0\n#define mmRCC_PEER3_FB_OFFSET_HI                                                                       0x0df8 \n#define mmRCC_PEER3_FB_OFFSET_HI_BASE_IDX                                                              0\n#define mmRCC_PEER3_FB_OFFSET_LO                                                                       0x0df9 \n#define mmRCC_PEER3_FB_OFFSET_LO_BASE_IDX                                                              0\n#define mmRCC_DEVFUNCNUM_LIST0                                                                         0x0dfa \n#define mmRCC_DEVFUNCNUM_LIST0_BASE_IDX                                                                0\n#define mmRCC_DEVFUNCNUM_LIST1                                                                         0x0dfb \n#define mmRCC_DEVFUNCNUM_LIST1_BASE_IDX                                                                0\n#define mmRCC_DEV0_LINK_CNTL                                                                           0x0dfd \n#define mmRCC_DEV0_LINK_CNTL_BASE_IDX                                                                  0\n#define mmRCC_CMN_LINK_CNTL                                                                            0x0dfe \n#define mmRCC_CMN_LINK_CNTL_BASE_IDX                                                                   0\n#define mmRCC_EP_REQUESTERID_RESTORE                                                                   0x0dff \n#define mmRCC_EP_REQUESTERID_RESTORE_BASE_IDX                                                          0\n#define mmRCC_LTR_LSWITCH_CNTL                                                                         0x0e00 \n#define mmRCC_LTR_LSWITCH_CNTL_BASE_IDX                                                                0\n#define mmRCC_MH_ARB_CNTL                                                                              0x0e01 \n#define mmRCC_MH_ARB_CNTL_BASE_IDX                                                                     0\n\n\n\n\n#define mmGFXMSIX_VECT0_ADDR_LO                                                                        0x10800 \n#define mmGFXMSIX_VECT0_ADDR_LO_BASE_IDX                                                               0\n#define mmGFXMSIX_VECT0_ADDR_HI                                                                        0x10801 \n#define mmGFXMSIX_VECT0_ADDR_HI_BASE_IDX                                                               0\n#define mmGFXMSIX_VECT0_MSG_DATA                                                                       0x10802 \n#define mmGFXMSIX_VECT0_MSG_DATA_BASE_IDX                                                              0\n#define mmGFXMSIX_VECT0_CONTROL                                                                        0x10803 \n#define mmGFXMSIX_VECT0_CONTROL_BASE_IDX                                                               0\n#define mmGFXMSIX_VECT1_ADDR_LO                                                                        0x10804 \n#define mmGFXMSIX_VECT1_ADDR_LO_BASE_IDX                                                               0\n#define mmGFXMSIX_VECT1_ADDR_HI                                                                        0x10805 \n#define mmGFXMSIX_VECT1_ADDR_HI_BASE_IDX                                                               0\n#define mmGFXMSIX_VECT1_MSG_DATA                                                                       0x10806 \n#define mmGFXMSIX_VECT1_MSG_DATA_BASE_IDX                                                              0\n#define mmGFXMSIX_VECT1_CONTROL                                                                        0x10807 \n#define mmGFXMSIX_VECT1_CONTROL_BASE_IDX                                                               0\n#define mmGFXMSIX_VECT2_ADDR_LO                                                                        0x10808 \n#define mmGFXMSIX_VECT2_ADDR_LO_BASE_IDX                                                               0\n#define mmGFXMSIX_VECT2_ADDR_HI                                                                        0x10809 \n#define mmGFXMSIX_VECT2_ADDR_HI_BASE_IDX                                                               0\n#define mmGFXMSIX_VECT2_MSG_DATA                                                                       0x1080a \n#define mmGFXMSIX_VECT2_MSG_DATA_BASE_IDX                                                              0\n#define mmGFXMSIX_VECT2_CONTROL                                                                        0x1080b \n#define mmGFXMSIX_VECT2_CONTROL_BASE_IDX                                                               0\n#define mmGFXMSIX_PBA                                                                                  0x10c00 \n#define mmGFXMSIX_PBA_BASE_IDX                                                                         0\n\n\n\n\n#define mmRCC_DEV0_PORT_STRAP0                                                                         0x0d27 \n#define mmRCC_DEV0_PORT_STRAP0_BASE_IDX                                                                0\n#define mmRCC_DEV0_PORT_STRAP1                                                                         0x0d28 \n#define mmRCC_DEV0_PORT_STRAP1_BASE_IDX                                                                0\n#define mmRCC_DEV0_PORT_STRAP2                                                                         0x0d29 \n#define mmRCC_DEV0_PORT_STRAP2_BASE_IDX                                                                0\n#define mmRCC_DEV0_PORT_STRAP3                                                                         0x0d2a \n#define mmRCC_DEV0_PORT_STRAP3_BASE_IDX                                                                0\n#define mmRCC_DEV0_PORT_STRAP4                                                                         0x0d2b \n#define mmRCC_DEV0_PORT_STRAP4_BASE_IDX                                                                0\n#define mmRCC_DEV0_PORT_STRAP5                                                                         0x0d2c \n#define mmRCC_DEV0_PORT_STRAP5_BASE_IDX                                                                0\n#define mmRCC_DEV0_PORT_STRAP6                                                                         0x0d2d \n#define mmRCC_DEV0_PORT_STRAP6_BASE_IDX                                                                0\n#define mmRCC_DEV0_PORT_STRAP7                                                                         0x0d2e \n#define mmRCC_DEV0_PORT_STRAP7_BASE_IDX                                                                0\n#define mmRCC_DEV0_EPF0_STRAP0                                                                         0x0d2f \n#define mmRCC_DEV0_EPF0_STRAP0_BASE_IDX                                                                0\n#define mmRCC_DEV0_EPF0_STRAP1                                                                         0x0d30 \n#define mmRCC_DEV0_EPF0_STRAP1_BASE_IDX                                                                0\n#define mmRCC_DEV0_EPF0_STRAP13                                                                        0x0d31 \n#define mmRCC_DEV0_EPF0_STRAP13_BASE_IDX                                                               0\n#define mmRCC_DEV0_EPF0_STRAP2                                                                         0x0d32 \n#define mmRCC_DEV0_EPF0_STRAP2_BASE_IDX                                                                0\n#define mmRCC_DEV0_EPF0_STRAP3                                                                         0x0d33 \n#define mmRCC_DEV0_EPF0_STRAP3_BASE_IDX                                                                0\n#define mmRCC_DEV0_EPF0_STRAP4                                                                         0x0d34 \n#define mmRCC_DEV0_EPF0_STRAP4_BASE_IDX                                                                0\n#define mmRCC_DEV0_EPF0_STRAP5                                                                         0x0d35 \n#define mmRCC_DEV0_EPF0_STRAP5_BASE_IDX                                                                0\n#define mmRCC_DEV0_EPF0_STRAP8                                                                         0x0d36 \n#define mmRCC_DEV0_EPF0_STRAP8_BASE_IDX                                                                0\n#define mmRCC_DEV0_EPF0_STRAP9                                                                         0x0d37 \n#define mmRCC_DEV0_EPF0_STRAP9_BASE_IDX                                                                0\n#define mmRCC_DEV0_EPF1_STRAP0                                                                         0x0d38 \n#define mmRCC_DEV0_EPF1_STRAP0_BASE_IDX                                                                0\n#define mmRCC_DEV0_EPF1_STRAP10                                                                        0x0d39 \n#define mmRCC_DEV0_EPF1_STRAP10_BASE_IDX                                                               0\n#define mmRCC_DEV0_EPF1_STRAP11                                                                        0x0d3a \n#define mmRCC_DEV0_EPF1_STRAP11_BASE_IDX                                                               0\n#define mmRCC_DEV0_EPF1_STRAP12                                                                        0x0d3b \n#define mmRCC_DEV0_EPF1_STRAP12_BASE_IDX                                                               0\n#define mmRCC_DEV0_EPF1_STRAP13                                                                        0x0d3c \n#define mmRCC_DEV0_EPF1_STRAP13_BASE_IDX                                                               0\n#define mmRCC_DEV0_EPF1_STRAP2                                                                         0x0d3d \n#define mmRCC_DEV0_EPF1_STRAP2_BASE_IDX                                                                0\n#define mmRCC_DEV0_EPF1_STRAP3                                                                         0x0d3e \n#define mmRCC_DEV0_EPF1_STRAP3_BASE_IDX                                                                0\n#define mmRCC_DEV0_EPF1_STRAP4                                                                         0x0d3f \n#define mmRCC_DEV0_EPF1_STRAP4_BASE_IDX                                                                0\n#define mmRCC_DEV0_EPF1_STRAP5                                                                         0x0d40 \n#define mmRCC_DEV0_EPF1_STRAP5_BASE_IDX                                                                0\n#define mmRCC_DEV0_EPF1_STRAP6                                                                         0x0d41 \n#define mmRCC_DEV0_EPF1_STRAP6_BASE_IDX                                                                0\n#define mmRCC_DEV0_EPF1_STRAP7                                                                         0x0d42 \n#define mmRCC_DEV0_EPF1_STRAP7_BASE_IDX                                                                0\n\n\n\n\n#define mmBIF_BME_STATUS                                                                               0x0e0b \n#define mmBIF_BME_STATUS_BASE_IDX                                                                      0\n#define mmBIF_ATOMIC_ERR_LOG                                                                           0x0e0c \n#define mmBIF_ATOMIC_ERR_LOG_BASE_IDX                                                                  0\n#define mmDOORBELL_SELFRING_GPA_APER_BASE_HIGH                                                         0x0e13 \n#define mmDOORBELL_SELFRING_GPA_APER_BASE_HIGH_BASE_IDX                                                0\n#define mmDOORBELL_SELFRING_GPA_APER_BASE_LOW                                                          0x0e14 \n#define mmDOORBELL_SELFRING_GPA_APER_BASE_LOW_BASE_IDX                                                 0\n#define mmDOORBELL_SELFRING_GPA_APER_CNTL                                                              0x0e15 \n#define mmDOORBELL_SELFRING_GPA_APER_CNTL_BASE_IDX                                                     0\n#define mmHDP_REG_COHERENCY_FLUSH_CNTL                                                                 0x0e16 \n#define mmHDP_REG_COHERENCY_FLUSH_CNTL_BASE_IDX                                                        0\n#define mmHDP_MEM_COHERENCY_FLUSH_CNTL                                                                 0x0e17 \n#define mmHDP_MEM_COHERENCY_FLUSH_CNTL_BASE_IDX                                                        0\n#define mmGPU_HDP_FLUSH_REQ                                                                            0x0e26 \n#define mmGPU_HDP_FLUSH_REQ_BASE_IDX                                                                   0\n#define mmGPU_HDP_FLUSH_DONE                                                                           0x0e27 \n#define mmGPU_HDP_FLUSH_DONE_BASE_IDX                                                                  0\n#define mmBIF_TRANS_PENDING                                                                            0x0e28 \n#define mmBIF_TRANS_PENDING_BASE_IDX                                                                   0\n#define mmMAILBOX_MSGBUF_TRN_DW0                                                                       0x0e56 \n#define mmMAILBOX_MSGBUF_TRN_DW0_BASE_IDX                                                              0\n#define mmMAILBOX_MSGBUF_TRN_DW1                                                                       0x0e57 \n#define mmMAILBOX_MSGBUF_TRN_DW1_BASE_IDX                                                              0\n#define mmMAILBOX_MSGBUF_TRN_DW2                                                                       0x0e58 \n#define mmMAILBOX_MSGBUF_TRN_DW2_BASE_IDX                                                              0\n#define mmMAILBOX_MSGBUF_TRN_DW3                                                                       0x0e59 \n#define mmMAILBOX_MSGBUF_TRN_DW3_BASE_IDX                                                              0\n#define mmMAILBOX_MSGBUF_RCV_DW0                                                                       0x0e5a \n#define mmMAILBOX_MSGBUF_RCV_DW0_BASE_IDX                                                              0\n#define mmMAILBOX_MSGBUF_RCV_DW1                                                                       0x0e5b \n#define mmMAILBOX_MSGBUF_RCV_DW1_BASE_IDX                                                              0\n#define mmMAILBOX_MSGBUF_RCV_DW2                                                                       0x0e5c \n#define mmMAILBOX_MSGBUF_RCV_DW2_BASE_IDX                                                              0\n#define mmMAILBOX_MSGBUF_RCV_DW3                                                                       0x0e5d \n#define mmMAILBOX_MSGBUF_RCV_DW3_BASE_IDX                                                              0\n#define mmMAILBOX_CONTROL                                                                              0x0e5e \n#define mmMAILBOX_CONTROL_BASE_IDX                                                                     0\n#define mmMAILBOX_INT_CNTL                                                                             0x0e5f \n#define mmMAILBOX_INT_CNTL_BASE_IDX                                                                    0\n#define mmBIF_VMHV_MAILBOX                                                                             0x0e60 \n#define mmBIF_VMHV_MAILBOX_BASE_IDX                                                                    0\n\n\n\n\n#define mmRCC_DOORBELL_APER_EN                                                                         0x0de0 \n#define mmRCC_DOORBELL_APER_EN_BASE_IDX                                                                0\n#define mmRCC_CONFIG_MEMSIZE                                                                           0x0de3 \n#define mmRCC_CONFIG_MEMSIZE_BASE_IDX                                                                  0\n#define mmRCC_CONFIG_RESERVED                                                                          0x0de4 \n#define mmRCC_CONFIG_RESERVED_BASE_IDX                                                                 0\n#ifndef mmRCC_IOV_FUNC_IDENTIFIER\n#define mmRCC_IOV_FUNC_IDENTIFIER                                                                      0x0de5 \n#define mmRCC_IOV_FUNC_IDENTIFIER_BASE_IDX                                                             0\n#endif\n\n\n\n\n#define mmSYSHUB_INDEX                                                                                 0x0008 \n#define mmSYSHUB_INDEX_BASE_IDX                                                                        0\n#define mmSYSHUB_DATA                                                                                  0x0009 \n#define mmSYSHUB_DATA_BASE_IDX                                                                         0\n\n\n\n\n#define mmRCCSTRAPRCCSTRAP_RCC_DEV0_PORT_STRAP0                                                        0x403c000 \n#define mmRCCSTRAPRCCSTRAP_RCC_DEV0_PORT_STRAP0_BASE_IDX                                               3\n#define mmRCCSTRAPRCCSTRAP_RCC_DEV0_PORT_STRAP1                                                        0x403c001 \n#define mmRCCSTRAPRCCSTRAP_RCC_DEV0_PORT_STRAP1_BASE_IDX                                               3\n#define mmRCCSTRAPRCCSTRAP_RCC_DEV0_PORT_STRAP2                                                        0x403c002 \n#define mmRCCSTRAPRCCSTRAP_RCC_DEV0_PORT_STRAP2_BASE_IDX                                               3\n#define mmRCCSTRAPRCCSTRAP_RCC_DEV0_PORT_STRAP3                                                        0x403c003 \n#define mmRCCSTRAPRCCSTRAP_RCC_DEV0_PORT_STRAP3_BASE_IDX                                               3\n#define mmRCCSTRAPRCCSTRAP_RCC_DEV0_PORT_STRAP4                                                        0x403c004 \n#define mmRCCSTRAPRCCSTRAP_RCC_DEV0_PORT_STRAP4_BASE_IDX                                               3\n#define mmRCCSTRAPRCCSTRAP_RCC_DEV0_PORT_STRAP5                                                        0x403c005 \n#define mmRCCSTRAPRCCSTRAP_RCC_DEV0_PORT_STRAP5_BASE_IDX                                               3\n#define mmRCCSTRAPRCCSTRAP_RCC_DEV0_PORT_STRAP6                                                        0x403c006 \n#define mmRCCSTRAPRCCSTRAP_RCC_DEV0_PORT_STRAP6_BASE_IDX                                               3\n#define mmRCCSTRAPRCCSTRAP_RCC_DEV0_PORT_STRAP7                                                        0x403c007 \n#define mmRCCSTRAPRCCSTRAP_RCC_DEV0_PORT_STRAP7_BASE_IDX                                               3\n#define mmRCC_DEV1_PORT_STRAP0                                                                         0x403c080 \n#define mmRCC_DEV1_PORT_STRAP0_BASE_IDX                                                                3\n#define mmRCC_DEV1_PORT_STRAP1                                                                         0x403c081 \n#define mmRCC_DEV1_PORT_STRAP1_BASE_IDX                                                                3\n#define mmRCC_DEV1_PORT_STRAP2                                                                         0x403c082 \n#define mmRCC_DEV1_PORT_STRAP2_BASE_IDX                                                                3\n#define mmRCC_DEV1_PORT_STRAP3                                                                         0x403c083 \n#define mmRCC_DEV1_PORT_STRAP3_BASE_IDX                                                                3\n#define mmRCC_DEV1_PORT_STRAP4                                                                         0x403c084 \n#define mmRCC_DEV1_PORT_STRAP4_BASE_IDX                                                                3\n#define mmRCC_DEV1_PORT_STRAP5                                                                         0x403c085 \n#define mmRCC_DEV1_PORT_STRAP5_BASE_IDX                                                                3\n#define mmRCC_DEV1_PORT_STRAP6                                                                         0x403c086 \n#define mmRCC_DEV1_PORT_STRAP6_BASE_IDX                                                                3\n#define mmRCC_DEV1_PORT_STRAP7                                                                         0x403c087 \n#define mmRCC_DEV1_PORT_STRAP7_BASE_IDX                                                                3\n#define mmRCCSTRAPRCCSTRAP_RCC_DEV0_EPF0_STRAP0                                                        0x403cc00 \n#define mmRCCSTRAPRCCSTRAP_RCC_DEV0_EPF0_STRAP0_BASE_IDX                                               3\n#define mmRCCSTRAPRCCSTRAP_RCC_DEV0_EPF0_STRAP1                                                        0x403cc01 \n#define mmRCCSTRAPRCCSTRAP_RCC_DEV0_EPF0_STRAP1_BASE_IDX                                               3\n#define mmRCCSTRAPRCCSTRAP_RCC_DEV0_EPF0_STRAP2                                                        0x403cc02 \n#define mmRCCSTRAPRCCSTRAP_RCC_DEV0_EPF0_STRAP2_BASE_IDX                                               3\n#define mmRCCSTRAPRCCSTRAP_RCC_DEV0_EPF0_STRAP3                                                        0x403cc03 \n#define mmRCCSTRAPRCCSTRAP_RCC_DEV0_EPF0_STRAP3_BASE_IDX                                               3\n#define mmRCCSTRAPRCCSTRAP_RCC_DEV0_EPF0_STRAP4                                                        0x403cc04 \n#define mmRCCSTRAPRCCSTRAP_RCC_DEV0_EPF0_STRAP4_BASE_IDX                                               3\n#define mmRCCSTRAPRCCSTRAP_RCC_DEV0_EPF0_STRAP5                                                        0x403cc05 \n#define mmRCCSTRAPRCCSTRAP_RCC_DEV0_EPF0_STRAP5_BASE_IDX                                               3\n#define mmRCCSTRAPRCCSTRAP_RCC_DEV0_EPF0_STRAP8                                                        0x403cc08 \n#define mmRCCSTRAPRCCSTRAP_RCC_DEV0_EPF0_STRAP8_BASE_IDX                                               3\n#define mmRCCSTRAPRCCSTRAP_RCC_DEV0_EPF0_STRAP9                                                        0x403cc09 \n#define mmRCCSTRAPRCCSTRAP_RCC_DEV0_EPF0_STRAP9_BASE_IDX                                               3\n#define mmRCCSTRAPRCCSTRAP_RCC_DEV0_EPF0_STRAP13                                                       0x403cc0d \n#define mmRCCSTRAPRCCSTRAP_RCC_DEV0_EPF0_STRAP13_BASE_IDX                                              3\n#define mmRCCSTRAPRCCSTRAP_RCC_DEV0_EPF1_STRAP0                                                        0x403cc80 \n#define mmRCCSTRAPRCCSTRAP_RCC_DEV0_EPF1_STRAP0_BASE_IDX                                               3\n#define mmRCCSTRAPRCCSTRAP_RCC_DEV0_EPF1_STRAP2                                                        0x403cc82 \n#define mmRCCSTRAPRCCSTRAP_RCC_DEV0_EPF1_STRAP2_BASE_IDX                                               3\n#define mmRCCSTRAPRCCSTRAP_RCC_DEV0_EPF1_STRAP3                                                        0x403cc83 \n#define mmRCCSTRAPRCCSTRAP_RCC_DEV0_EPF1_STRAP3_BASE_IDX                                               3\n#define mmRCCSTRAPRCCSTRAP_RCC_DEV0_EPF1_STRAP4                                                        0x403cc84 \n#define mmRCCSTRAPRCCSTRAP_RCC_DEV0_EPF1_STRAP4_BASE_IDX                                               3\n#define mmRCCSTRAPRCCSTRAP_RCC_DEV0_EPF1_STRAP5                                                        0x403cc85 \n#define mmRCCSTRAPRCCSTRAP_RCC_DEV0_EPF1_STRAP5_BASE_IDX                                               3\n#define mmRCCSTRAPRCCSTRAP_RCC_DEV0_EPF1_STRAP6                                                        0x403cc86 \n#define mmRCCSTRAPRCCSTRAP_RCC_DEV0_EPF1_STRAP6_BASE_IDX                                               3\n#define mmRCCSTRAPRCCSTRAP_RCC_DEV0_EPF1_STRAP7                                                        0x403cc87 \n#define mmRCCSTRAPRCCSTRAP_RCC_DEV0_EPF1_STRAP7_BASE_IDX                                               3\n#define mmRCCSTRAPRCCSTRAP_RCC_DEV0_EPF1_STRAP10                                                       0x403cc8a \n#define mmRCCSTRAPRCCSTRAP_RCC_DEV0_EPF1_STRAP10_BASE_IDX                                              3\n#define mmRCCSTRAPRCCSTRAP_RCC_DEV0_EPF1_STRAP11                                                       0x403cc8b \n#define mmRCCSTRAPRCCSTRAP_RCC_DEV0_EPF1_STRAP11_BASE_IDX                                              3\n#define mmRCCSTRAPRCCSTRAP_RCC_DEV0_EPF1_STRAP12                                                       0x403cc8c \n#define mmRCCSTRAPRCCSTRAP_RCC_DEV0_EPF1_STRAP12_BASE_IDX                                              3\n#define mmRCCSTRAPRCCSTRAP_RCC_DEV0_EPF1_STRAP13                                                       0x403cc8d \n#define mmRCCSTRAPRCCSTRAP_RCC_DEV0_EPF1_STRAP13_BASE_IDX                                              3\n#define mmRCC_DEV0_EPF2_STRAP0                                                                         0x403cd00 \n#define mmRCC_DEV0_EPF2_STRAP0_BASE_IDX                                                                3\n#define mmRCC_DEV0_EPF2_STRAP2                                                                         0x403cd02 \n#define mmRCC_DEV0_EPF2_STRAP2_BASE_IDX                                                                3\n#define mmRCC_DEV0_EPF2_STRAP3                                                                         0x403cd03 \n#define mmRCC_DEV0_EPF2_STRAP3_BASE_IDX                                                                3\n#define mmRCC_DEV0_EPF2_STRAP4                                                                         0x403cd04 \n#define mmRCC_DEV0_EPF2_STRAP4_BASE_IDX                                                                3\n#define mmRCC_DEV0_EPF2_STRAP5                                                                         0x403cd05 \n#define mmRCC_DEV0_EPF2_STRAP5_BASE_IDX                                                                3\n#define mmRCC_DEV0_EPF2_STRAP6                                                                         0x403cd06 \n#define mmRCC_DEV0_EPF2_STRAP6_BASE_IDX                                                                3\n#define mmRCC_DEV0_EPF2_STRAP13                                                                        0x403cd0d \n#define mmRCC_DEV0_EPF2_STRAP13_BASE_IDX                                                               3\n#define mmRCC_DEV0_EPF3_STRAP0                                                                         0x403cd80 \n#define mmRCC_DEV0_EPF3_STRAP0_BASE_IDX                                                                3\n#define mmRCC_DEV0_EPF3_STRAP2                                                                         0x403cd82 \n#define mmRCC_DEV0_EPF3_STRAP2_BASE_IDX                                                                3\n#define mmRCC_DEV0_EPF3_STRAP3                                                                         0x403cd83 \n#define mmRCC_DEV0_EPF3_STRAP3_BASE_IDX                                                                3\n#define mmRCC_DEV0_EPF3_STRAP4                                                                         0x403cd84 \n#define mmRCC_DEV0_EPF3_STRAP4_BASE_IDX                                                                3\n#define mmRCC_DEV0_EPF3_STRAP5                                                                         0x403cd85 \n#define mmRCC_DEV0_EPF3_STRAP5_BASE_IDX                                                                3\n#define mmRCC_DEV0_EPF3_STRAP6                                                                         0x403cd86 \n#define mmRCC_DEV0_EPF3_STRAP6_BASE_IDX                                                                3\n#define mmRCC_DEV0_EPF3_STRAP13                                                                        0x403cd8d \n#define mmRCC_DEV0_EPF3_STRAP13_BASE_IDX                                                               3\n#define mmRCC_DEV0_EPF4_STRAP0                                                                         0x403ce00 \n#define mmRCC_DEV0_EPF4_STRAP0_BASE_IDX                                                                3\n#define mmRCC_DEV0_EPF4_STRAP2                                                                         0x403ce02 \n#define mmRCC_DEV0_EPF4_STRAP2_BASE_IDX                                                                3\n#define mmRCC_DEV0_EPF4_STRAP3                                                                         0x403ce03 \n#define mmRCC_DEV0_EPF4_STRAP3_BASE_IDX                                                                3\n#define mmRCC_DEV0_EPF4_STRAP4                                                                         0x403ce04 \n#define mmRCC_DEV0_EPF4_STRAP4_BASE_IDX                                                                3\n#define mmRCC_DEV0_EPF4_STRAP5                                                                         0x403ce05 \n#define mmRCC_DEV0_EPF4_STRAP5_BASE_IDX                                                                3\n#define mmRCC_DEV0_EPF4_STRAP6                                                                         0x403ce06 \n#define mmRCC_DEV0_EPF4_STRAP6_BASE_IDX                                                                3\n#define mmRCC_DEV0_EPF4_STRAP13                                                                        0x403ce0d \n#define mmRCC_DEV0_EPF4_STRAP13_BASE_IDX                                                               3\n#define mmRCC_DEV0_EPF5_STRAP0                                                                         0x403ce80 \n#define mmRCC_DEV0_EPF5_STRAP0_BASE_IDX                                                                3\n#define mmRCC_DEV0_EPF5_STRAP2                                                                         0x403ce82 \n#define mmRCC_DEV0_EPF5_STRAP2_BASE_IDX                                                                3\n#define mmRCC_DEV0_EPF5_STRAP3                                                                         0x403ce83 \n#define mmRCC_DEV0_EPF5_STRAP3_BASE_IDX                                                                3\n#define mmRCC_DEV0_EPF5_STRAP4                                                                         0x403ce84 \n#define mmRCC_DEV0_EPF5_STRAP4_BASE_IDX                                                                3\n#define mmRCC_DEV0_EPF5_STRAP5                                                                         0x403ce85 \n#define mmRCC_DEV0_EPF5_STRAP5_BASE_IDX                                                                3\n#define mmRCC_DEV0_EPF5_STRAP6                                                                         0x403ce86 \n#define mmRCC_DEV0_EPF5_STRAP6_BASE_IDX                                                                3\n#define mmRCC_DEV0_EPF5_STRAP13                                                                        0x403ce8d \n#define mmRCC_DEV0_EPF5_STRAP13_BASE_IDX                                                               3\n#define mmRCC_DEV0_EPF6_STRAP0                                                                         0x403cf00 \n#define mmRCC_DEV0_EPF6_STRAP0_BASE_IDX                                                                3\n#define mmRCC_DEV0_EPF6_STRAP2                                                                         0x403cf02 \n#define mmRCC_DEV0_EPF6_STRAP2_BASE_IDX                                                                3\n#define mmRCC_DEV0_EPF6_STRAP3                                                                         0x403cf03 \n#define mmRCC_DEV0_EPF6_STRAP3_BASE_IDX                                                                3\n#define mmRCC_DEV0_EPF6_STRAP4                                                                         0x403cf04 \n#define mmRCC_DEV0_EPF6_STRAP4_BASE_IDX                                                                3\n#define mmRCC_DEV0_EPF6_STRAP5                                                                         0x403cf05 \n#define mmRCC_DEV0_EPF6_STRAP5_BASE_IDX                                                                3\n#define mmRCC_DEV0_EPF6_STRAP6                                                                         0x403cf06 \n#define mmRCC_DEV0_EPF6_STRAP6_BASE_IDX                                                                3\n#define mmRCC_DEV0_EPF6_STRAP13                                                                        0x403cf0d \n#define mmRCC_DEV0_EPF6_STRAP13_BASE_IDX                                                               3\n#define mmRCC_DEV0_EPF7_STRAP0                                                                         0x403cf80 \n#define mmRCC_DEV0_EPF7_STRAP0_BASE_IDX                                                                3\n#define mmRCC_DEV0_EPF7_STRAP2                                                                         0x403cf82 \n#define mmRCC_DEV0_EPF7_STRAP2_BASE_IDX                                                                3\n#define mmRCC_DEV0_EPF7_STRAP3                                                                         0x403cf83 \n#define mmRCC_DEV0_EPF7_STRAP3_BASE_IDX                                                                3\n#define mmRCC_DEV0_EPF7_STRAP4                                                                         0x403cf84 \n#define mmRCC_DEV0_EPF7_STRAP4_BASE_IDX                                                                3\n#define mmRCC_DEV0_EPF7_STRAP5                                                                         0x403cf85 \n#define mmRCC_DEV0_EPF7_STRAP5_BASE_IDX                                                                3\n#define mmRCC_DEV0_EPF7_STRAP6                                                                         0x403cf86 \n#define mmRCC_DEV0_EPF7_STRAP6_BASE_IDX                                                                3\n#define mmRCC_DEV0_EPF7_STRAP13                                                                        0x403cf8d \n#define mmRCC_DEV0_EPF7_STRAP13_BASE_IDX                                                               3\n#define mmRCC_DEV1_EPF0_STRAP0                                                                         0x403d000 \n#define mmRCC_DEV1_EPF0_STRAP0_BASE_IDX                                                                3\n#define mmRCC_DEV1_EPF0_STRAP2                                                                         0x403d002 \n#define mmRCC_DEV1_EPF0_STRAP2_BASE_IDX                                                                3\n#define mmRCC_DEV1_EPF0_STRAP3                                                                         0x403d003 \n#define mmRCC_DEV1_EPF0_STRAP3_BASE_IDX                                                                3\n#define mmRCC_DEV1_EPF0_STRAP4                                                                         0x403d004 \n#define mmRCC_DEV1_EPF0_STRAP4_BASE_IDX                                                                3\n#define mmRCC_DEV1_EPF0_STRAP5                                                                         0x403d005 \n#define mmRCC_DEV1_EPF0_STRAP5_BASE_IDX                                                                3\n#define mmRCC_DEV1_EPF0_STRAP6                                                                         0x403d006 \n#define mmRCC_DEV1_EPF0_STRAP6_BASE_IDX                                                                3\n#define mmRCC_DEV1_EPF0_STRAP13                                                                        0x403d00d \n#define mmRCC_DEV1_EPF0_STRAP13_BASE_IDX                                                               3\n#define mmRCC_DEV1_EPF1_STRAP0                                                                         0x403d080 \n#define mmRCC_DEV1_EPF1_STRAP0_BASE_IDX                                                                3\n#define mmRCC_DEV1_EPF1_STRAP2                                                                         0x403d082 \n#define mmRCC_DEV1_EPF1_STRAP2_BASE_IDX                                                                3\n#define mmRCC_DEV1_EPF1_STRAP3                                                                         0x403d083 \n#define mmRCC_DEV1_EPF1_STRAP3_BASE_IDX                                                                3\n#define mmRCC_DEV1_EPF1_STRAP4                                                                         0x403d084 \n#define mmRCC_DEV1_EPF1_STRAP4_BASE_IDX                                                                3\n#define mmRCC_DEV1_EPF1_STRAP5                                                                         0x403d085 \n#define mmRCC_DEV1_EPF1_STRAP5_BASE_IDX                                                                3\n#define mmRCC_DEV1_EPF1_STRAP6                                                                         0x403d086 \n#define mmRCC_DEV1_EPF1_STRAP6_BASE_IDX                                                                3\n#define mmRCC_DEV1_EPF1_STRAP13                                                                        0x403d08d \n#define mmRCC_DEV1_EPF1_STRAP13_BASE_IDX                                                               3\n#define mmRCC_DEV1_EPF2_STRAP0                                                                         0x403d100 \n#define mmRCC_DEV1_EPF2_STRAP0_BASE_IDX                                                                3\n#define mmRCC_DEV1_EPF2_STRAP2                                                                         0x403d102 \n#define mmRCC_DEV1_EPF2_STRAP2_BASE_IDX                                                                3\n#define mmRCC_DEV1_EPF2_STRAP3                                                                         0x403d103 \n#define mmRCC_DEV1_EPF2_STRAP3_BASE_IDX                                                                3\n#define mmRCC_DEV1_EPF2_STRAP4                                                                         0x403d104 \n#define mmRCC_DEV1_EPF2_STRAP4_BASE_IDX                                                                3\n#define mmRCC_DEV1_EPF2_STRAP5                                                                         0x403d105 \n#define mmRCC_DEV1_EPF2_STRAP5_BASE_IDX                                                                3\n#define mmRCC_DEV1_EPF2_STRAP6                                                                         0x403d106 \n#define mmRCC_DEV1_EPF2_STRAP6_BASE_IDX                                                                3\n#define mmRCC_DEV1_EPF2_STRAP13                                                                        0x403d10d \n#define mmRCC_DEV1_EPF2_STRAP13_BASE_IDX                                                               3\n\n\n\n\n#define ixHARD_RST_CTRL                                                                                0x38000 \n#define ixRSMU_SOFT_RST_CTRL                                                                           0x38004 \n#define ixSELF_SOFT_RST                                                                                0x38008 \n#define ixGFX_DRV_MODE1_RST_CTRL                                                                       0x3800c \n#define ixBIF_RST_MISC_CTRL                                                                            0x38010 \n#define ixBIF_RST_MISC_CTRL2                                                                           0x38014 \n#define ixBIF_RST_MISC_CTRL3                                                                           0x38018 \n#define ixBIF_RST_GFXVF_FLR_IDLE                                                                       0x3801c \n#define ixDEV0_PF0_FLR_RST_CTRL                                                                        0x38020 \n#define ixDEV0_PF1_FLR_RST_CTRL                                                                        0x38024 \n#define ixDEV0_PF2_FLR_RST_CTRL                                                                        0x38028 \n#define ixDEV0_PF3_FLR_RST_CTRL                                                                        0x3802c \n#define ixDEV0_PF4_FLR_RST_CTRL                                                                        0x38030 \n#define ixDEV0_PF5_FLR_RST_CTRL                                                                        0x38034 \n#define ixDEV0_PF6_FLR_RST_CTRL                                                                        0x38038 \n#define ixDEV0_PF7_FLR_RST_CTRL                                                                        0x3803c \n#define ixBIF_INST_RESET_INTR_STS                                                                      0x38040 \n#define ixBIF_PF_FLR_INTR_STS                                                                          0x38044 \n#define ixBIF_D3HOTD0_INTR_STS                                                                         0x38048 \n#define ixBIF_POWER_INTR_STS                                                                           0x38050 \n#define ixBIF_PF_DSTATE_INTR_STS                                                                       0x38054 \n#define ixBIF_PF0_VF_FLR_INTR_STS                                                                      0x38060 \n#define ixBIF_INST_RESET_INTR_MASK                                                                     0x38080 \n#define ixBIF_PF_FLR_INTR_MASK                                                                         0x38084 \n#define ixBIF_D3HOTD0_INTR_MASK                                                                        0x38088 \n#define ixBIF_POWER_INTR_MASK                                                                          0x38090 \n#define ixBIF_PF_DSTATE_INTR_MASK                                                                      0x38094 \n#define ixBIF_PF0_VF_FLR_INTR_MASK                                                                     0x380a0 \n#define ixBIF_PF_FLR_RST                                                                               0x38100 \n#define ixBIF_PF0_VF_FLR_RST                                                                           0x38120 \n#define ixBIF_DEV0_PF0_DSTATE_VALUE                                                                    0x38140 \n#define ixBIF_DEV0_PF1_DSTATE_VALUE                                                                    0x38144 \n#define ixBIF_DEV0_PF2_DSTATE_VALUE                                                                    0x38148 \n#define ixBIF_DEV0_PF3_DSTATE_VALUE                                                                    0x3814c \n#define ixBIF_DEV0_PF4_DSTATE_VALUE                                                                    0x38150 \n#define ixBIF_DEV0_PF5_DSTATE_VALUE                                                                    0x38154 \n#define ixBIF_DEV0_PF6_DSTATE_VALUE                                                                    0x38158 \n#define ixBIF_DEV0_PF7_DSTATE_VALUE                                                                    0x3815c \n#define ixDEV0_PF0_D3HOTD0_RST_CTRL                                                                    0x381e0 \n#define ixDEV0_PF1_D3HOTD0_RST_CTRL                                                                    0x381e4 \n#define ixDEV0_PF2_D3HOTD0_RST_CTRL                                                                    0x381e8 \n#define ixDEV0_PF3_D3HOTD0_RST_CTRL                                                                    0x381ec \n#define ixDEV0_PF4_D3HOTD0_RST_CTRL                                                                    0x381f0 \n#define ixDEV0_PF5_D3HOTD0_RST_CTRL                                                                    0x381f4 \n#define ixDEV0_PF6_D3HOTD0_RST_CTRL                                                                    0x381f8 \n#define ixDEV0_PF7_D3HOTD0_RST_CTRL                                                                    0x381fc \n#define ixBIF_PORT0_DSTATE_VALUE                                                                       0x388c0 \n\n\n\n\n#define ixMISC_SCRATCH                                                                                 0x3a000 \n#define ixINTR_LINE_POLARITY                                                                           0x3a004 \n#define ixINTR_LINE_ENABLE                                                                             0x3a008 \n#define ixOUTSTANDING_VC_ALLOC                                                                         0x3a00c \n#define ixBIFC_MISC_CTRL0                                                                              0x3a010 \n#define ixBIFC_MISC_CTRL1                                                                              0x3a014 \n#define ixBIFC_BME_ERR_LOG                                                                             0x3a018 \n#define ixBIFC_RCCBIH_BME_ERR_LOG                                                                      0x3a01c \n#define ixBIFC_DMA_ATTR_OVERRIDE_DEV0_F0_F1                                                            0x3a020 \n#define ixBIFC_DMA_ATTR_OVERRIDE_DEV0_F2_F3                                                            0x3a024 \n#define ixBIFC_DMA_ATTR_OVERRIDE_DEV0_F4_F5                                                            0x3a028 \n#define ixBIFC_DMA_ATTR_OVERRIDE_DEV0_F6_F7                                                            0x3a02c \n#define ixNBIF_VWIRE_CTRL                                                                              0x3a040 \n#define ixNBIF_SMN_VWR_VCHG_DIS_CTRL                                                                   0x3a044 \n#define ixNBIF_SMN_VWR_VCHG_RST_CTRL0                                                                  0x3a048 \n#define ixNBIF_SMN_VWR_VCHG_TRIG                                                                       0x3a050 \n#define ixNBIF_SMN_VWR_WTRIG_CNTL                                                                      0x3a054 \n#define ixNBIF_SMN_VWR_VCHG_DIS_CTRL_1                                                                 0x3a058 \n#define ixNBIF_MGCG_CTRL                                                                               0x3a05c \n#define ixNBIF_DS_CTRL_LCLK                                                                            0x3a060 \n#define ixSMN_MST_CNTL0                                                                                0x3a064 \n#define ixSMN_MST_EP_CNTL1                                                                             0x3a068 \n#define ixSMN_MST_EP_CNTL2                                                                             0x3a06c \n#define ixNBIF_SDP_VWR_VCHG_DIS_CTRL                                                                   0x3a070 \n#define ixNBIF_SDP_VWR_VCHG_RST_CTRL0                                                                  0x3a074 \n#define ixNBIF_SDP_VWR_VCHG_RST_CTRL1                                                                  0x3a078 \n#define ixNBIF_SDP_VWR_VCHG_TRIG                                                                       0x3a07c \n#define ixBME_DUMMY_CNTL_0                                                                             0x3a098 \n#define ixBIFC_THT_CNTL                                                                                0x3a09c \n#define ixBIFC_HSTARB_CNTL                                                                             0x3a0a0 \n#define ixBIFC_GSI_CNTL                                                                                0x3a0a4 \n#define ixBIFC_PCIEFUNC_CNTL                                                                           0x3a0a8 \n#define ixBIFC_SDP_CNTL_0                                                                              0x3a0b0 \n#define ixBIFC_PERF_CNTL_0                                                                             0x3a0c0 \n#define ixBIFC_PERF_CNTL_1                                                                             0x3a0c4 \n#define ixBIFC_PERF_CNT_MMIO_RD                                                                        0x3a0c8 \n#define ixBIFC_PERF_CNT_MMIO_WR                                                                        0x3a0cc \n#define ixBIFC_PERF_CNT_DMA_RD                                                                         0x3a0d0 \n#define ixBIFC_PERF_CNT_DMA_WR                                                                         0x3a0d4 \n#define ixNBIF_REGIF_ERRSET_CTRL                                                                       0x3a0d8 \n#define ixSMN_MST_EP_CNTL3                                                                             0x3a0f0 \n#define ixSMN_MST_EP_CNTL4                                                                             0x3a0f4 \n#define ixBIF_SELFRING_BUFFER_VID                                                                      0x3a100 \n#define ixBIF_SELFRING_VECTOR_CNTL                                                                     0x3a104 \n\n\n\n\n#define ixBIF_RAS_LEAF0_CTRL                                                                           0x39000 \n#define ixBIF_RAS_LEAF1_CTRL                                                                           0x39004 \n#define ixBIF_RAS_LEAF2_CTRL                                                                           0x39008 \n#define ixBIF_RAS_MISC_CTRL                                                                            0x39100 \n#define ixBIF_IOHUB_RAS_IH_CNTL                                                                        0x39ff8 \n#define ixBIF_RAS_VWR_FROM_IOHUB                                                                       0x39ffc \n\n\n\n\n#define ixRCC_PFC_LTR_CNTL                                                                             0x0100 \n#define ixRCC_PFC_PME_RESTORE                                                                          0x0104 \n#define ixRCC_PFC_STICKY_RESTORE_0                                                                     0x0108 \n#define ixRCC_PFC_STICKY_RESTORE_1                                                                     0x010c \n#define ixRCC_PFC_STICKY_RESTORE_2                                                                     0x0110 \n#define ixRCC_PFC_STICKY_RESTORE_3                                                                     0x0114 \n#define ixRCC_PFC_STICKY_RESTORE_4                                                                     0x0118 \n#define ixRCC_PFC_STICKY_RESTORE_5                                                                     0x011c \n#define ixRCC_PFC_AUXPWR_CNTL                                                                          0x0120 \n\n\n\n\n#define ixRCCPFCAMDGFXAZ_RCC_PFC_LTR_CNTL                                                              0x0100 \n#define ixRCCPFCAMDGFXAZ_RCC_PFC_PME_RESTORE                                                           0x0104 \n#define ixRCCPFCAMDGFXAZ_RCC_PFC_STICKY_RESTORE_0                                                      0x0108 \n#define ixRCCPFCAMDGFXAZ_RCC_PFC_STICKY_RESTORE_1                                                      0x010c \n#define ixRCCPFCAMDGFXAZ_RCC_PFC_STICKY_RESTORE_2                                                      0x0110 \n#define ixRCCPFCAMDGFXAZ_RCC_PFC_STICKY_RESTORE_3                                                      0x0114 \n#define ixRCCPFCAMDGFXAZ_RCC_PFC_STICKY_RESTORE_4                                                      0x0118 \n#define ixRCCPFCAMDGFXAZ_RCC_PFC_STICKY_RESTORE_5                                                      0x011c \n#define ixRCCPFCAMDGFXAZ_RCC_PFC_AUXPWR_CNTL                                                           0x0120 \n\n\n\n\n#define ixPCIEMSIX_VECT0_ADDR_LO                                                                       0x0000 \n#define ixPCIEMSIX_VECT0_ADDR_HI                                                                       0x0004 \n#define ixPCIEMSIX_VECT0_MSG_DATA                                                                      0x0008 \n#define ixPCIEMSIX_VECT0_CONTROL                                                                       0x000c \n#define ixPCIEMSIX_VECT1_ADDR_LO                                                                       0x0010 \n#define ixPCIEMSIX_VECT1_ADDR_HI                                                                       0x0014 \n#define ixPCIEMSIX_VECT1_MSG_DATA                                                                      0x0018 \n#define ixPCIEMSIX_VECT1_CONTROL                                                                       0x001c \n#define ixPCIEMSIX_VECT2_ADDR_LO                                                                       0x0020 \n#define ixPCIEMSIX_VECT2_ADDR_HI                                                                       0x0024 \n#define ixPCIEMSIX_VECT2_MSG_DATA                                                                      0x0028 \n#define ixPCIEMSIX_VECT2_CONTROL                                                                       0x002c \n#define ixPCIEMSIX_VECT3_ADDR_LO                                                                       0x0030 \n#define ixPCIEMSIX_VECT3_ADDR_HI                                                                       0x0034 \n#define ixPCIEMSIX_VECT3_MSG_DATA                                                                      0x0038 \n#define ixPCIEMSIX_VECT3_CONTROL                                                                       0x003c \n#define ixPCIEMSIX_VECT4_ADDR_LO                                                                       0x0040 \n#define ixPCIEMSIX_VECT4_ADDR_HI                                                                       0x0044 \n#define ixPCIEMSIX_VECT4_MSG_DATA                                                                      0x0048 \n#define ixPCIEMSIX_VECT4_CONTROL                                                                       0x004c \n#define ixPCIEMSIX_VECT5_ADDR_LO                                                                       0x0050 \n#define ixPCIEMSIX_VECT5_ADDR_HI                                                                       0x0054 \n#define ixPCIEMSIX_VECT5_MSG_DATA                                                                      0x0058 \n#define ixPCIEMSIX_VECT5_CONTROL                                                                       0x005c \n#define ixPCIEMSIX_VECT6_ADDR_LO                                                                       0x0060 \n#define ixPCIEMSIX_VECT6_ADDR_HI                                                                       0x0064 \n#define ixPCIEMSIX_VECT6_MSG_DATA                                                                      0x0068 \n#define ixPCIEMSIX_VECT6_CONTROL                                                                       0x006c \n#define ixPCIEMSIX_VECT7_ADDR_LO                                                                       0x0070 \n#define ixPCIEMSIX_VECT7_ADDR_HI                                                                       0x0074 \n#define ixPCIEMSIX_VECT7_MSG_DATA                                                                      0x0078 \n#define ixPCIEMSIX_VECT7_CONTROL                                                                       0x007c \n#define ixPCIEMSIX_VECT8_ADDR_LO                                                                       0x0080 \n#define ixPCIEMSIX_VECT8_ADDR_HI                                                                       0x0084 \n#define ixPCIEMSIX_VECT8_MSG_DATA                                                                      0x0088 \n#define ixPCIEMSIX_VECT8_CONTROL                                                                       0x008c \n#define ixPCIEMSIX_VECT9_ADDR_LO                                                                       0x0090 \n#define ixPCIEMSIX_VECT9_ADDR_HI                                                                       0x0094 \n#define ixPCIEMSIX_VECT9_MSG_DATA                                                                      0x0098 \n#define ixPCIEMSIX_VECT9_CONTROL                                                                       0x009c \n#define ixPCIEMSIX_VECT10_ADDR_LO                                                                      0x00a0 \n#define ixPCIEMSIX_VECT10_ADDR_HI                                                                      0x00a4 \n#define ixPCIEMSIX_VECT10_MSG_DATA                                                                     0x00a8 \n#define ixPCIEMSIX_VECT10_CONTROL                                                                      0x00ac \n#define ixPCIEMSIX_VECT11_ADDR_LO                                                                      0x00b0 \n#define ixPCIEMSIX_VECT11_ADDR_HI                                                                      0x00b4 \n#define ixPCIEMSIX_VECT11_MSG_DATA                                                                     0x00b8 \n#define ixPCIEMSIX_VECT11_CONTROL                                                                      0x00bc \n#define ixPCIEMSIX_VECT12_ADDR_LO                                                                      0x00c0 \n#define ixPCIEMSIX_VECT12_ADDR_HI                                                                      0x00c4 \n#define ixPCIEMSIX_VECT12_MSG_DATA                                                                     0x00c8 \n#define ixPCIEMSIX_VECT12_CONTROL                                                                      0x00cc \n#define ixPCIEMSIX_VECT13_ADDR_LO                                                                      0x00d0 \n#define ixPCIEMSIX_VECT13_ADDR_HI                                                                      0x00d4 \n#define ixPCIEMSIX_VECT13_MSG_DATA                                                                     0x00d8 \n#define ixPCIEMSIX_VECT13_CONTROL                                                                      0x00dc \n#define ixPCIEMSIX_VECT14_ADDR_LO                                                                      0x00e0 \n#define ixPCIEMSIX_VECT14_ADDR_HI                                                                      0x00e4 \n#define ixPCIEMSIX_VECT14_MSG_DATA                                                                     0x00e8 \n#define ixPCIEMSIX_VECT14_CONTROL                                                                      0x00ec \n#define ixPCIEMSIX_VECT15_ADDR_LO                                                                      0x00f0 \n#define ixPCIEMSIX_VECT15_ADDR_HI                                                                      0x00f4 \n#define ixPCIEMSIX_VECT15_MSG_DATA                                                                     0x00f8 \n#define ixPCIEMSIX_VECT15_CONTROL                                                                      0x00fc \n#define ixPCIEMSIX_VECT16_ADDR_LO                                                                      0x0100 \n#define ixPCIEMSIX_VECT16_ADDR_HI                                                                      0x0104 \n#define ixPCIEMSIX_VECT16_MSG_DATA                                                                     0x0108 \n#define ixPCIEMSIX_VECT16_CONTROL                                                                      0x010c \n#define ixPCIEMSIX_VECT17_ADDR_LO                                                                      0x0110 \n#define ixPCIEMSIX_VECT17_ADDR_HI                                                                      0x0114 \n#define ixPCIEMSIX_VECT17_MSG_DATA                                                                     0x0118 \n#define ixPCIEMSIX_VECT17_CONTROL                                                                      0x011c \n#define ixPCIEMSIX_VECT18_ADDR_LO                                                                      0x0120 \n#define ixPCIEMSIX_VECT18_ADDR_HI                                                                      0x0124 \n#define ixPCIEMSIX_VECT18_MSG_DATA                                                                     0x0128 \n#define ixPCIEMSIX_VECT18_CONTROL                                                                      0x012c \n#define ixPCIEMSIX_VECT19_ADDR_LO                                                                      0x0130 \n#define ixPCIEMSIX_VECT19_ADDR_HI                                                                      0x0134 \n#define ixPCIEMSIX_VECT19_MSG_DATA                                                                     0x0138 \n#define ixPCIEMSIX_VECT19_CONTROL                                                                      0x013c \n#define ixPCIEMSIX_VECT20_ADDR_LO                                                                      0x0140 \n#define ixPCIEMSIX_VECT20_ADDR_HI                                                                      0x0144 \n#define ixPCIEMSIX_VECT20_MSG_DATA                                                                     0x0148 \n#define ixPCIEMSIX_VECT20_CONTROL                                                                      0x014c \n#define ixPCIEMSIX_VECT21_ADDR_LO                                                                      0x0150 \n#define ixPCIEMSIX_VECT21_ADDR_HI                                                                      0x0154 \n#define ixPCIEMSIX_VECT21_MSG_DATA                                                                     0x0158 \n#define ixPCIEMSIX_VECT21_CONTROL                                                                      0x015c \n#define ixPCIEMSIX_VECT22_ADDR_LO                                                                      0x0160 \n#define ixPCIEMSIX_VECT22_ADDR_HI                                                                      0x0164 \n#define ixPCIEMSIX_VECT22_MSG_DATA                                                                     0x0168 \n#define ixPCIEMSIX_VECT22_CONTROL                                                                      0x016c \n#define ixPCIEMSIX_VECT23_ADDR_LO                                                                      0x0170 \n#define ixPCIEMSIX_VECT23_ADDR_HI                                                                      0x0174 \n#define ixPCIEMSIX_VECT23_MSG_DATA                                                                     0x0178 \n#define ixPCIEMSIX_VECT23_CONTROL                                                                      0x017c \n#define ixPCIEMSIX_VECT24_ADDR_LO                                                                      0x0180 \n#define ixPCIEMSIX_VECT24_ADDR_HI                                                                      0x0184 \n#define ixPCIEMSIX_VECT24_MSG_DATA                                                                     0x0188 \n#define ixPCIEMSIX_VECT24_CONTROL                                                                      0x018c \n#define ixPCIEMSIX_VECT25_ADDR_LO                                                                      0x0190 \n#define ixPCIEMSIX_VECT25_ADDR_HI                                                                      0x0194 \n#define ixPCIEMSIX_VECT25_MSG_DATA                                                                     0x0198 \n#define ixPCIEMSIX_VECT25_CONTROL                                                                      0x019c \n#define ixPCIEMSIX_VECT26_ADDR_LO                                                                      0x01a0 \n#define ixPCIEMSIX_VECT26_ADDR_HI                                                                      0x01a4 \n#define ixPCIEMSIX_VECT26_MSG_DATA                                                                     0x01a8 \n#define ixPCIEMSIX_VECT26_CONTROL                                                                      0x01ac \n#define ixPCIEMSIX_VECT27_ADDR_LO                                                                      0x01b0 \n#define ixPCIEMSIX_VECT27_ADDR_HI                                                                      0x01b4 \n#define ixPCIEMSIX_VECT27_MSG_DATA                                                                     0x01b8 \n#define ixPCIEMSIX_VECT27_CONTROL                                                                      0x01bc \n#define ixPCIEMSIX_VECT28_ADDR_LO                                                                      0x01c0 \n#define ixPCIEMSIX_VECT28_ADDR_HI                                                                      0x01c4 \n#define ixPCIEMSIX_VECT28_MSG_DATA                                                                     0x01c8 \n#define ixPCIEMSIX_VECT28_CONTROL                                                                      0x01cc \n#define ixPCIEMSIX_VECT29_ADDR_LO                                                                      0x01d0 \n#define ixPCIEMSIX_VECT29_ADDR_HI                                                                      0x01d4 \n#define ixPCIEMSIX_VECT29_MSG_DATA                                                                     0x01d8 \n#define ixPCIEMSIX_VECT29_CONTROL                                                                      0x01dc \n#define ixPCIEMSIX_VECT30_ADDR_LO                                                                      0x01e0 \n#define ixPCIEMSIX_VECT30_ADDR_HI                                                                      0x01e4 \n#define ixPCIEMSIX_VECT30_MSG_DATA                                                                     0x01e8 \n#define ixPCIEMSIX_VECT30_CONTROL                                                                      0x01ec \n#define ixPCIEMSIX_VECT31_ADDR_LO                                                                      0x01f0 \n#define ixPCIEMSIX_VECT31_ADDR_HI                                                                      0x01f4 \n#define ixPCIEMSIX_VECT31_MSG_DATA                                                                     0x01f8 \n#define ixPCIEMSIX_VECT31_CONTROL                                                                      0x01fc \n\n\n\n\n#define ixPCIEMSIX_PBA                                                                                 0x0000 \n\n\n\n\n#define ixSYSHUBMMREGIND_SYSHUB_DS_CTRL_SOCCLK                                                         0x10000 \n#define ixSYSHUBMMREGIND_SYSHUB_DS_CTRL2_SOCCLK                                                        0x10004 \n#define ixSYSHUBMMREGIND_SYSHUB_BGEN_ENHANCEMENT_BYPASS_EN_SOCCLK                                      0x10008 \n#define ixSYSHUBMMREGIND_SYSHUB_BGEN_ENHANCEMENT_IMM_EN_SOCCLK                                         0x1000c \n#define ixSYSHUBMMREGIND_DMA_CLK0_SW0_SYSHUB_QOS_CNTL                                                  0x10010 \n#define ixSYSHUBMMREGIND_DMA_CLK0_SW1_SYSHUB_QOS_CNTL                                                  0x10014 \n#define ixSYSHUBMMREGIND_DMA_CLK0_SW0_CL0_CNTL                                                         0x10018 \n#define ixSYSHUBMMREGIND_DMA_CLK0_SW0_CL1_CNTL                                                         0x1001c \n#define ixSYSHUBMMREGIND_DMA_CLK0_SW0_CL2_CNTL                                                         0x10020 \n#define ixSYSHUBMMREGIND_DMA_CLK0_SW0_CL3_CNTL                                                         0x10024 \n#define ixSYSHUBMMREGIND_DMA_CLK0_SW0_CL4_CNTL                                                         0x10028 \n#define ixSYSHUBMMREGIND_DMA_CLK0_SW0_CL5_CNTL                                                         0x1002c \n#define ixSYSHUBMMREGIND_DMA_CLK0_SW1_CL0_CNTL                                                         0x10030 \n#define ixSYSHUBMMREGIND_DMA_CLK0_SW2_CL0_CNTL                                                         0x10034 \n#define ixSYSHUBMMREGIND_SYSHUB_CG_CNTL                                                                0x10300 \n#define ixSYSHUBMMREGIND_SYSHUB_TRANS_IDLE                                                             0x10308 \n#define ixSYSHUBMMREGIND_SYSHUB_HP_TIMER                                                               0x1030c \n#define ixSYSHUBMMREGIND_SYSHUB_SCRATCH                                                                0x10f00 \n#define ixSYSHUBMMREGIND_SYSHUB_DS_CTRL_SHUBCLK                                                        0x11000 \n#define ixSYSHUBMMREGIND_SYSHUB_DS_CTRL2_SHUBCLK                                                       0x11004 \n#define ixSYSHUBMMREGIND_SYSHUB_BGEN_ENHANCEMENT_BYPASS_EN_SHUBCLK                                     0x11008 \n#define ixSYSHUBMMREGIND_SYSHUB_BGEN_ENHANCEMENT_IMM_EN_SHUBCLK                                        0x1100c \n#define ixSYSHUBMMREGIND_DMA_CLK1_SW0_SYSHUB_QOS_CNTL                                                  0x11010 \n#define ixSYSHUBMMREGIND_DMA_CLK1_SW1_SYSHUB_QOS_CNTL                                                  0x11014 \n#define ixSYSHUBMMREGIND_DMA_CLK1_SW0_CL0_CNTL                                                         0x11018 \n#define ixSYSHUBMMREGIND_DMA_CLK1_SW0_CL1_CNTL                                                         0x1101c \n#define ixSYSHUBMMREGIND_DMA_CLK1_SW0_CL2_CNTL                                                         0x11020 \n#define ixSYSHUBMMREGIND_DMA_CLK1_SW0_CL3_CNTL                                                         0x11024 \n#define ixSYSHUBMMREGIND_DMA_CLK1_SW0_CL4_CNTL                                                         0x11028 \n#define ixSYSHUBMMREGIND_DMA_CLK1_SW1_CL0_CNTL                                                         0x1102c \n#define ixSYSHUBMMREGIND_DMA_CLK1_SW1_CL1_CNTL                                                         0x11030 \n#define ixSYSHUBMMREGIND_DMA_CLK1_SW1_CL2_CNTL                                                         0x11034 \n#define ixSYSHUBMMREGIND_DMA_CLK1_SW1_CL3_CNTL                                                         0x11038 \n#define ixSYSHUBMMREGIND_DMA_CLK1_SW1_CL4_CNTL                                                         0x1103c \n\n#endif\n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}