# This script segment is generated automatically by AutoPilot

# clear list
if {${::AESL::PGuard_autoexp_gen}} {
    cg_default_interface_gen_dc_begin
    cg_default_interface_gen_bundle_begin
    AESL_LIB_XILADAPTER::native_axis_begin
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 522 \
    name data_stream_V_data_0_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_0_V \
    op interface \
    ports { data_stream_V_data_0_V_dout { I 16 vector } data_stream_V_data_0_V_empty_n { I 1 bit } data_stream_V_data_0_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 523 \
    name data_stream_V_data_1_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_1_V \
    op interface \
    ports { data_stream_V_data_1_V_dout { I 16 vector } data_stream_V_data_1_V_empty_n { I 1 bit } data_stream_V_data_1_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 524 \
    name data_stream_V_data_2_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_2_V \
    op interface \
    ports { data_stream_V_data_2_V_dout { I 16 vector } data_stream_V_data_2_V_empty_n { I 1 bit } data_stream_V_data_2_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 525 \
    name data_stream_V_data_3_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_3_V \
    op interface \
    ports { data_stream_V_data_3_V_dout { I 16 vector } data_stream_V_data_3_V_empty_n { I 1 bit } data_stream_V_data_3_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 526 \
    name data_stream_V_data_4_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_4_V \
    op interface \
    ports { data_stream_V_data_4_V_dout { I 16 vector } data_stream_V_data_4_V_empty_n { I 1 bit } data_stream_V_data_4_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 527 \
    name data_stream_V_data_5_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_5_V \
    op interface \
    ports { data_stream_V_data_5_V_dout { I 16 vector } data_stream_V_data_5_V_empty_n { I 1 bit } data_stream_V_data_5_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 528 \
    name data_stream_V_data_6_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_6_V \
    op interface \
    ports { data_stream_V_data_6_V_dout { I 16 vector } data_stream_V_data_6_V_empty_n { I 1 bit } data_stream_V_data_6_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 529 \
    name data_stream_V_data_7_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_7_V \
    op interface \
    ports { data_stream_V_data_7_V_dout { I 16 vector } data_stream_V_data_7_V_empty_n { I 1 bit } data_stream_V_data_7_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 530 \
    name data_stream_V_data_8_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_8_V \
    op interface \
    ports { data_stream_V_data_8_V_dout { I 16 vector } data_stream_V_data_8_V_empty_n { I 1 bit } data_stream_V_data_8_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 531 \
    name data_stream_V_data_9_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_9_V \
    op interface \
    ports { data_stream_V_data_9_V_dout { I 16 vector } data_stream_V_data_9_V_empty_n { I 1 bit } data_stream_V_data_9_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 532 \
    name data_stream_V_data_10_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_10_V \
    op interface \
    ports { data_stream_V_data_10_V_dout { I 16 vector } data_stream_V_data_10_V_empty_n { I 1 bit } data_stream_V_data_10_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 533 \
    name data_stream_V_data_11_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_11_V \
    op interface \
    ports { data_stream_V_data_11_V_dout { I 16 vector } data_stream_V_data_11_V_empty_n { I 1 bit } data_stream_V_data_11_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 534 \
    name data_stream_V_data_12_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_12_V \
    op interface \
    ports { data_stream_V_data_12_V_dout { I 16 vector } data_stream_V_data_12_V_empty_n { I 1 bit } data_stream_V_data_12_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 535 \
    name data_stream_V_data_13_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_13_V \
    op interface \
    ports { data_stream_V_data_13_V_dout { I 16 vector } data_stream_V_data_13_V_empty_n { I 1 bit } data_stream_V_data_13_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 536 \
    name data_stream_V_data_14_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_14_V \
    op interface \
    ports { data_stream_V_data_14_V_dout { I 16 vector } data_stream_V_data_14_V_empty_n { I 1 bit } data_stream_V_data_14_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 537 \
    name data_stream_V_data_15_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_15_V \
    op interface \
    ports { data_stream_V_data_15_V_dout { I 16 vector } data_stream_V_data_15_V_empty_n { I 1 bit } data_stream_V_data_15_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 538 \
    name data_stream_V_data_16_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_16_V \
    op interface \
    ports { data_stream_V_data_16_V_dout { I 16 vector } data_stream_V_data_16_V_empty_n { I 1 bit } data_stream_V_data_16_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 539 \
    name data_stream_V_data_17_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_17_V \
    op interface \
    ports { data_stream_V_data_17_V_dout { I 16 vector } data_stream_V_data_17_V_empty_n { I 1 bit } data_stream_V_data_17_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 540 \
    name data_stream_V_data_18_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_18_V \
    op interface \
    ports { data_stream_V_data_18_V_dout { I 16 vector } data_stream_V_data_18_V_empty_n { I 1 bit } data_stream_V_data_18_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 541 \
    name data_stream_V_data_19_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_19_V \
    op interface \
    ports { data_stream_V_data_19_V_dout { I 16 vector } data_stream_V_data_19_V_empty_n { I 1 bit } data_stream_V_data_19_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 542 \
    name data_stream_V_data_20_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_20_V \
    op interface \
    ports { data_stream_V_data_20_V_dout { I 16 vector } data_stream_V_data_20_V_empty_n { I 1 bit } data_stream_V_data_20_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 543 \
    name data_stream_V_data_21_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_21_V \
    op interface \
    ports { data_stream_V_data_21_V_dout { I 16 vector } data_stream_V_data_21_V_empty_n { I 1 bit } data_stream_V_data_21_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 544 \
    name data_stream_V_data_22_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_22_V \
    op interface \
    ports { data_stream_V_data_22_V_dout { I 16 vector } data_stream_V_data_22_V_empty_n { I 1 bit } data_stream_V_data_22_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 545 \
    name data_stream_V_data_23_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_23_V \
    op interface \
    ports { data_stream_V_data_23_V_dout { I 16 vector } data_stream_V_data_23_V_empty_n { I 1 bit } data_stream_V_data_23_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 546 \
    name data_stream_V_data_24_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_24_V \
    op interface \
    ports { data_stream_V_data_24_V_dout { I 16 vector } data_stream_V_data_24_V_empty_n { I 1 bit } data_stream_V_data_24_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 547 \
    name data_stream_V_data_25_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_25_V \
    op interface \
    ports { data_stream_V_data_25_V_dout { I 16 vector } data_stream_V_data_25_V_empty_n { I 1 bit } data_stream_V_data_25_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 548 \
    name data_stream_V_data_26_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_26_V \
    op interface \
    ports { data_stream_V_data_26_V_dout { I 16 vector } data_stream_V_data_26_V_empty_n { I 1 bit } data_stream_V_data_26_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 549 \
    name data_stream_V_data_27_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_27_V \
    op interface \
    ports { data_stream_V_data_27_V_dout { I 16 vector } data_stream_V_data_27_V_empty_n { I 1 bit } data_stream_V_data_27_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 550 \
    name data_stream_V_data_28_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_28_V \
    op interface \
    ports { data_stream_V_data_28_V_dout { I 16 vector } data_stream_V_data_28_V_empty_n { I 1 bit } data_stream_V_data_28_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 551 \
    name data_stream_V_data_29_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_29_V \
    op interface \
    ports { data_stream_V_data_29_V_dout { I 16 vector } data_stream_V_data_29_V_empty_n { I 1 bit } data_stream_V_data_29_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 552 \
    name data_stream_V_data_30_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_30_V \
    op interface \
    ports { data_stream_V_data_30_V_dout { I 16 vector } data_stream_V_data_30_V_empty_n { I 1 bit } data_stream_V_data_30_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 553 \
    name data_stream_V_data_31_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_31_V \
    op interface \
    ports { data_stream_V_data_31_V_dout { I 16 vector } data_stream_V_data_31_V_empty_n { I 1 bit } data_stream_V_data_31_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 554 \
    name data_stream_V_data_32_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_32_V \
    op interface \
    ports { data_stream_V_data_32_V_dout { I 16 vector } data_stream_V_data_32_V_empty_n { I 1 bit } data_stream_V_data_32_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 555 \
    name data_stream_V_data_33_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_33_V \
    op interface \
    ports { data_stream_V_data_33_V_dout { I 16 vector } data_stream_V_data_33_V_empty_n { I 1 bit } data_stream_V_data_33_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 556 \
    name data_stream_V_data_34_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_34_V \
    op interface \
    ports { data_stream_V_data_34_V_dout { I 16 vector } data_stream_V_data_34_V_empty_n { I 1 bit } data_stream_V_data_34_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 557 \
    name data_stream_V_data_35_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_35_V \
    op interface \
    ports { data_stream_V_data_35_V_dout { I 16 vector } data_stream_V_data_35_V_empty_n { I 1 bit } data_stream_V_data_35_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 558 \
    name data_stream_V_data_36_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_36_V \
    op interface \
    ports { data_stream_V_data_36_V_dout { I 16 vector } data_stream_V_data_36_V_empty_n { I 1 bit } data_stream_V_data_36_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 559 \
    name data_stream_V_data_37_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_37_V \
    op interface \
    ports { data_stream_V_data_37_V_dout { I 16 vector } data_stream_V_data_37_V_empty_n { I 1 bit } data_stream_V_data_37_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 560 \
    name data_stream_V_data_38_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_38_V \
    op interface \
    ports { data_stream_V_data_38_V_dout { I 16 vector } data_stream_V_data_38_V_empty_n { I 1 bit } data_stream_V_data_38_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 561 \
    name data_stream_V_data_39_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_39_V \
    op interface \
    ports { data_stream_V_data_39_V_dout { I 16 vector } data_stream_V_data_39_V_empty_n { I 1 bit } data_stream_V_data_39_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 562 \
    name data_stream_V_data_40_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_40_V \
    op interface \
    ports { data_stream_V_data_40_V_dout { I 16 vector } data_stream_V_data_40_V_empty_n { I 1 bit } data_stream_V_data_40_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 563 \
    name data_stream_V_data_41_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_41_V \
    op interface \
    ports { data_stream_V_data_41_V_dout { I 16 vector } data_stream_V_data_41_V_empty_n { I 1 bit } data_stream_V_data_41_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 564 \
    name data_stream_V_data_42_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_42_V \
    op interface \
    ports { data_stream_V_data_42_V_dout { I 16 vector } data_stream_V_data_42_V_empty_n { I 1 bit } data_stream_V_data_42_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 565 \
    name data_stream_V_data_43_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_43_V \
    op interface \
    ports { data_stream_V_data_43_V_dout { I 16 vector } data_stream_V_data_43_V_empty_n { I 1 bit } data_stream_V_data_43_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 566 \
    name data_stream_V_data_44_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_44_V \
    op interface \
    ports { data_stream_V_data_44_V_dout { I 16 vector } data_stream_V_data_44_V_empty_n { I 1 bit } data_stream_V_data_44_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 567 \
    name data_stream_V_data_45_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_45_V \
    op interface \
    ports { data_stream_V_data_45_V_dout { I 16 vector } data_stream_V_data_45_V_empty_n { I 1 bit } data_stream_V_data_45_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 568 \
    name data_stream_V_data_46_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_46_V \
    op interface \
    ports { data_stream_V_data_46_V_dout { I 16 vector } data_stream_V_data_46_V_empty_n { I 1 bit } data_stream_V_data_46_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 569 \
    name data_stream_V_data_47_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_47_V \
    op interface \
    ports { data_stream_V_data_47_V_dout { I 16 vector } data_stream_V_data_47_V_empty_n { I 1 bit } data_stream_V_data_47_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 570 \
    name data_stream_V_data_48_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_48_V \
    op interface \
    ports { data_stream_V_data_48_V_dout { I 16 vector } data_stream_V_data_48_V_empty_n { I 1 bit } data_stream_V_data_48_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 571 \
    name data_stream_V_data_49_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_49_V \
    op interface \
    ports { data_stream_V_data_49_V_dout { I 16 vector } data_stream_V_data_49_V_empty_n { I 1 bit } data_stream_V_data_49_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 572 \
    name data_stream_V_data_50_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_50_V \
    op interface \
    ports { data_stream_V_data_50_V_dout { I 16 vector } data_stream_V_data_50_V_empty_n { I 1 bit } data_stream_V_data_50_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 573 \
    name data_stream_V_data_51_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_51_V \
    op interface \
    ports { data_stream_V_data_51_V_dout { I 16 vector } data_stream_V_data_51_V_empty_n { I 1 bit } data_stream_V_data_51_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 574 \
    name data_stream_V_data_52_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_52_V \
    op interface \
    ports { data_stream_V_data_52_V_dout { I 16 vector } data_stream_V_data_52_V_empty_n { I 1 bit } data_stream_V_data_52_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 575 \
    name data_stream_V_data_53_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_53_V \
    op interface \
    ports { data_stream_V_data_53_V_dout { I 16 vector } data_stream_V_data_53_V_empty_n { I 1 bit } data_stream_V_data_53_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 576 \
    name data_stream_V_data_54_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_54_V \
    op interface \
    ports { data_stream_V_data_54_V_dout { I 16 vector } data_stream_V_data_54_V_empty_n { I 1 bit } data_stream_V_data_54_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 577 \
    name data_stream_V_data_55_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_55_V \
    op interface \
    ports { data_stream_V_data_55_V_dout { I 16 vector } data_stream_V_data_55_V_empty_n { I 1 bit } data_stream_V_data_55_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 578 \
    name data_stream_V_data_56_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_56_V \
    op interface \
    ports { data_stream_V_data_56_V_dout { I 16 vector } data_stream_V_data_56_V_empty_n { I 1 bit } data_stream_V_data_56_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 579 \
    name data_stream_V_data_57_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_57_V \
    op interface \
    ports { data_stream_V_data_57_V_dout { I 16 vector } data_stream_V_data_57_V_empty_n { I 1 bit } data_stream_V_data_57_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 580 \
    name data_stream_V_data_58_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_58_V \
    op interface \
    ports { data_stream_V_data_58_V_dout { I 16 vector } data_stream_V_data_58_V_empty_n { I 1 bit } data_stream_V_data_58_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 581 \
    name data_stream_V_data_59_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_59_V \
    op interface \
    ports { data_stream_V_data_59_V_dout { I 16 vector } data_stream_V_data_59_V_empty_n { I 1 bit } data_stream_V_data_59_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 582 \
    name data_stream_V_data_60_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_60_V \
    op interface \
    ports { data_stream_V_data_60_V_dout { I 16 vector } data_stream_V_data_60_V_empty_n { I 1 bit } data_stream_V_data_60_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 583 \
    name data_stream_V_data_61_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_61_V \
    op interface \
    ports { data_stream_V_data_61_V_dout { I 16 vector } data_stream_V_data_61_V_empty_n { I 1 bit } data_stream_V_data_61_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 584 \
    name data_stream_V_data_62_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_62_V \
    op interface \
    ports { data_stream_V_data_62_V_dout { I 16 vector } data_stream_V_data_62_V_empty_n { I 1 bit } data_stream_V_data_62_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 585 \
    name data_stream_V_data_63_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_63_V \
    op interface \
    ports { data_stream_V_data_63_V_dout { I 16 vector } data_stream_V_data_63_V_empty_n { I 1 bit } data_stream_V_data_63_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 586 \
    name data_stream_V_data_64_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_64_V \
    op interface \
    ports { data_stream_V_data_64_V_dout { I 16 vector } data_stream_V_data_64_V_empty_n { I 1 bit } data_stream_V_data_64_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 587 \
    name data_stream_V_data_65_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_65_V \
    op interface \
    ports { data_stream_V_data_65_V_dout { I 16 vector } data_stream_V_data_65_V_empty_n { I 1 bit } data_stream_V_data_65_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 588 \
    name data_stream_V_data_66_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_66_V \
    op interface \
    ports { data_stream_V_data_66_V_dout { I 16 vector } data_stream_V_data_66_V_empty_n { I 1 bit } data_stream_V_data_66_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 589 \
    name data_stream_V_data_67_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_67_V \
    op interface \
    ports { data_stream_V_data_67_V_dout { I 16 vector } data_stream_V_data_67_V_empty_n { I 1 bit } data_stream_V_data_67_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 590 \
    name data_stream_V_data_68_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_68_V \
    op interface \
    ports { data_stream_V_data_68_V_dout { I 16 vector } data_stream_V_data_68_V_empty_n { I 1 bit } data_stream_V_data_68_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 591 \
    name data_stream_V_data_69_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_69_V \
    op interface \
    ports { data_stream_V_data_69_V_dout { I 16 vector } data_stream_V_data_69_V_empty_n { I 1 bit } data_stream_V_data_69_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 592 \
    name data_stream_V_data_70_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_70_V \
    op interface \
    ports { data_stream_V_data_70_V_dout { I 16 vector } data_stream_V_data_70_V_empty_n { I 1 bit } data_stream_V_data_70_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 593 \
    name data_stream_V_data_71_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_71_V \
    op interface \
    ports { data_stream_V_data_71_V_dout { I 16 vector } data_stream_V_data_71_V_empty_n { I 1 bit } data_stream_V_data_71_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 594 \
    name data_stream_V_data_72_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_72_V \
    op interface \
    ports { data_stream_V_data_72_V_dout { I 16 vector } data_stream_V_data_72_V_empty_n { I 1 bit } data_stream_V_data_72_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 595 \
    name data_stream_V_data_73_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_73_V \
    op interface \
    ports { data_stream_V_data_73_V_dout { I 16 vector } data_stream_V_data_73_V_empty_n { I 1 bit } data_stream_V_data_73_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 596 \
    name data_stream_V_data_74_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_74_V \
    op interface \
    ports { data_stream_V_data_74_V_dout { I 16 vector } data_stream_V_data_74_V_empty_n { I 1 bit } data_stream_V_data_74_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 597 \
    name data_stream_V_data_75_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_75_V \
    op interface \
    ports { data_stream_V_data_75_V_dout { I 16 vector } data_stream_V_data_75_V_empty_n { I 1 bit } data_stream_V_data_75_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 598 \
    name data_stream_V_data_76_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_76_V \
    op interface \
    ports { data_stream_V_data_76_V_dout { I 16 vector } data_stream_V_data_76_V_empty_n { I 1 bit } data_stream_V_data_76_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 599 \
    name data_stream_V_data_77_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_77_V \
    op interface \
    ports { data_stream_V_data_77_V_dout { I 16 vector } data_stream_V_data_77_V_empty_n { I 1 bit } data_stream_V_data_77_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 600 \
    name data_stream_V_data_78_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_78_V \
    op interface \
    ports { data_stream_V_data_78_V_dout { I 16 vector } data_stream_V_data_78_V_empty_n { I 1 bit } data_stream_V_data_78_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 601 \
    name data_stream_V_data_79_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_79_V \
    op interface \
    ports { data_stream_V_data_79_V_dout { I 16 vector } data_stream_V_data_79_V_empty_n { I 1 bit } data_stream_V_data_79_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 602 \
    name data_stream_V_data_80_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_80_V \
    op interface \
    ports { data_stream_V_data_80_V_dout { I 16 vector } data_stream_V_data_80_V_empty_n { I 1 bit } data_stream_V_data_80_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 603 \
    name data_stream_V_data_81_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_81_V \
    op interface \
    ports { data_stream_V_data_81_V_dout { I 16 vector } data_stream_V_data_81_V_empty_n { I 1 bit } data_stream_V_data_81_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 604 \
    name data_stream_V_data_82_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_82_V \
    op interface \
    ports { data_stream_V_data_82_V_dout { I 16 vector } data_stream_V_data_82_V_empty_n { I 1 bit } data_stream_V_data_82_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 605 \
    name data_stream_V_data_83_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_83_V \
    op interface \
    ports { data_stream_V_data_83_V_dout { I 16 vector } data_stream_V_data_83_V_empty_n { I 1 bit } data_stream_V_data_83_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 606 \
    name data_stream_V_data_84_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_84_V \
    op interface \
    ports { data_stream_V_data_84_V_dout { I 16 vector } data_stream_V_data_84_V_empty_n { I 1 bit } data_stream_V_data_84_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 607 \
    name data_stream_V_data_85_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_85_V \
    op interface \
    ports { data_stream_V_data_85_V_dout { I 16 vector } data_stream_V_data_85_V_empty_n { I 1 bit } data_stream_V_data_85_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 608 \
    name data_stream_V_data_86_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_86_V \
    op interface \
    ports { data_stream_V_data_86_V_dout { I 16 vector } data_stream_V_data_86_V_empty_n { I 1 bit } data_stream_V_data_86_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 609 \
    name data_stream_V_data_87_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_87_V \
    op interface \
    ports { data_stream_V_data_87_V_dout { I 16 vector } data_stream_V_data_87_V_empty_n { I 1 bit } data_stream_V_data_87_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 610 \
    name data_stream_V_data_88_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_88_V \
    op interface \
    ports { data_stream_V_data_88_V_dout { I 16 vector } data_stream_V_data_88_V_empty_n { I 1 bit } data_stream_V_data_88_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 611 \
    name data_stream_V_data_89_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_89_V \
    op interface \
    ports { data_stream_V_data_89_V_dout { I 16 vector } data_stream_V_data_89_V_empty_n { I 1 bit } data_stream_V_data_89_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 612 \
    name data_stream_V_data_90_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_90_V \
    op interface \
    ports { data_stream_V_data_90_V_dout { I 16 vector } data_stream_V_data_90_V_empty_n { I 1 bit } data_stream_V_data_90_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 613 \
    name data_stream_V_data_91_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_91_V \
    op interface \
    ports { data_stream_V_data_91_V_dout { I 16 vector } data_stream_V_data_91_V_empty_n { I 1 bit } data_stream_V_data_91_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 614 \
    name data_stream_V_data_92_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_92_V \
    op interface \
    ports { data_stream_V_data_92_V_dout { I 16 vector } data_stream_V_data_92_V_empty_n { I 1 bit } data_stream_V_data_92_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 615 \
    name data_stream_V_data_93_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_93_V \
    op interface \
    ports { data_stream_V_data_93_V_dout { I 16 vector } data_stream_V_data_93_V_empty_n { I 1 bit } data_stream_V_data_93_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 616 \
    name data_stream_V_data_94_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_94_V \
    op interface \
    ports { data_stream_V_data_94_V_dout { I 16 vector } data_stream_V_data_94_V_empty_n { I 1 bit } data_stream_V_data_94_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 617 \
    name data_stream_V_data_95_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_95_V \
    op interface \
    ports { data_stream_V_data_95_V_dout { I 16 vector } data_stream_V_data_95_V_empty_n { I 1 bit } data_stream_V_data_95_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 618 \
    name data_stream_V_data_96_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_96_V \
    op interface \
    ports { data_stream_V_data_96_V_dout { I 16 vector } data_stream_V_data_96_V_empty_n { I 1 bit } data_stream_V_data_96_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 619 \
    name data_stream_V_data_97_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_97_V \
    op interface \
    ports { data_stream_V_data_97_V_dout { I 16 vector } data_stream_V_data_97_V_empty_n { I 1 bit } data_stream_V_data_97_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 620 \
    name data_stream_V_data_98_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_98_V \
    op interface \
    ports { data_stream_V_data_98_V_dout { I 16 vector } data_stream_V_data_98_V_empty_n { I 1 bit } data_stream_V_data_98_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 621 \
    name data_stream_V_data_99_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_99_V \
    op interface \
    ports { data_stream_V_data_99_V_dout { I 16 vector } data_stream_V_data_99_V_empty_n { I 1 bit } data_stream_V_data_99_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 622 \
    name data_stream_V_data_100_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_100_V \
    op interface \
    ports { data_stream_V_data_100_V_dout { I 16 vector } data_stream_V_data_100_V_empty_n { I 1 bit } data_stream_V_data_100_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 623 \
    name data_stream_V_data_101_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_101_V \
    op interface \
    ports { data_stream_V_data_101_V_dout { I 16 vector } data_stream_V_data_101_V_empty_n { I 1 bit } data_stream_V_data_101_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 624 \
    name data_stream_V_data_102_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_102_V \
    op interface \
    ports { data_stream_V_data_102_V_dout { I 16 vector } data_stream_V_data_102_V_empty_n { I 1 bit } data_stream_V_data_102_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 625 \
    name data_stream_V_data_103_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_103_V \
    op interface \
    ports { data_stream_V_data_103_V_dout { I 16 vector } data_stream_V_data_103_V_empty_n { I 1 bit } data_stream_V_data_103_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 626 \
    name data_stream_V_data_104_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_104_V \
    op interface \
    ports { data_stream_V_data_104_V_dout { I 16 vector } data_stream_V_data_104_V_empty_n { I 1 bit } data_stream_V_data_104_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 627 \
    name data_stream_V_data_105_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_105_V \
    op interface \
    ports { data_stream_V_data_105_V_dout { I 16 vector } data_stream_V_data_105_V_empty_n { I 1 bit } data_stream_V_data_105_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 628 \
    name data_stream_V_data_106_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_106_V \
    op interface \
    ports { data_stream_V_data_106_V_dout { I 16 vector } data_stream_V_data_106_V_empty_n { I 1 bit } data_stream_V_data_106_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 629 \
    name data_stream_V_data_107_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_107_V \
    op interface \
    ports { data_stream_V_data_107_V_dout { I 16 vector } data_stream_V_data_107_V_empty_n { I 1 bit } data_stream_V_data_107_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 630 \
    name data_stream_V_data_108_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_108_V \
    op interface \
    ports { data_stream_V_data_108_V_dout { I 16 vector } data_stream_V_data_108_V_empty_n { I 1 bit } data_stream_V_data_108_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 631 \
    name data_stream_V_data_109_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_109_V \
    op interface \
    ports { data_stream_V_data_109_V_dout { I 16 vector } data_stream_V_data_109_V_empty_n { I 1 bit } data_stream_V_data_109_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 632 \
    name data_stream_V_data_110_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_110_V \
    op interface \
    ports { data_stream_V_data_110_V_dout { I 16 vector } data_stream_V_data_110_V_empty_n { I 1 bit } data_stream_V_data_110_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 633 \
    name data_stream_V_data_111_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_111_V \
    op interface \
    ports { data_stream_V_data_111_V_dout { I 16 vector } data_stream_V_data_111_V_empty_n { I 1 bit } data_stream_V_data_111_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 634 \
    name data_stream_V_data_112_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_112_V \
    op interface \
    ports { data_stream_V_data_112_V_dout { I 16 vector } data_stream_V_data_112_V_empty_n { I 1 bit } data_stream_V_data_112_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 635 \
    name data_stream_V_data_113_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_113_V \
    op interface \
    ports { data_stream_V_data_113_V_dout { I 16 vector } data_stream_V_data_113_V_empty_n { I 1 bit } data_stream_V_data_113_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 636 \
    name data_stream_V_data_114_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_114_V \
    op interface \
    ports { data_stream_V_data_114_V_dout { I 16 vector } data_stream_V_data_114_V_empty_n { I 1 bit } data_stream_V_data_114_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 637 \
    name data_stream_V_data_115_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_115_V \
    op interface \
    ports { data_stream_V_data_115_V_dout { I 16 vector } data_stream_V_data_115_V_empty_n { I 1 bit } data_stream_V_data_115_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 638 \
    name data_stream_V_data_116_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_116_V \
    op interface \
    ports { data_stream_V_data_116_V_dout { I 16 vector } data_stream_V_data_116_V_empty_n { I 1 bit } data_stream_V_data_116_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 639 \
    name data_stream_V_data_117_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_117_V \
    op interface \
    ports { data_stream_V_data_117_V_dout { I 16 vector } data_stream_V_data_117_V_empty_n { I 1 bit } data_stream_V_data_117_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 640 \
    name data_stream_V_data_118_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_118_V \
    op interface \
    ports { data_stream_V_data_118_V_dout { I 16 vector } data_stream_V_data_118_V_empty_n { I 1 bit } data_stream_V_data_118_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 641 \
    name data_stream_V_data_119_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_119_V \
    op interface \
    ports { data_stream_V_data_119_V_dout { I 16 vector } data_stream_V_data_119_V_empty_n { I 1 bit } data_stream_V_data_119_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 642 \
    name data_stream_V_data_120_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_120_V \
    op interface \
    ports { data_stream_V_data_120_V_dout { I 16 vector } data_stream_V_data_120_V_empty_n { I 1 bit } data_stream_V_data_120_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 643 \
    name data_stream_V_data_121_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_121_V \
    op interface \
    ports { data_stream_V_data_121_V_dout { I 16 vector } data_stream_V_data_121_V_empty_n { I 1 bit } data_stream_V_data_121_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 644 \
    name data_stream_V_data_122_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_122_V \
    op interface \
    ports { data_stream_V_data_122_V_dout { I 16 vector } data_stream_V_data_122_V_empty_n { I 1 bit } data_stream_V_data_122_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 645 \
    name data_stream_V_data_123_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_123_V \
    op interface \
    ports { data_stream_V_data_123_V_dout { I 16 vector } data_stream_V_data_123_V_empty_n { I 1 bit } data_stream_V_data_123_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 646 \
    name data_stream_V_data_124_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_124_V \
    op interface \
    ports { data_stream_V_data_124_V_dout { I 16 vector } data_stream_V_data_124_V_empty_n { I 1 bit } data_stream_V_data_124_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 647 \
    name data_stream_V_data_125_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_125_V \
    op interface \
    ports { data_stream_V_data_125_V_dout { I 16 vector } data_stream_V_data_125_V_empty_n { I 1 bit } data_stream_V_data_125_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 648 \
    name data_stream_V_data_126_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_126_V \
    op interface \
    ports { data_stream_V_data_126_V_dout { I 16 vector } data_stream_V_data_126_V_empty_n { I 1 bit } data_stream_V_data_126_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 649 \
    name data_stream_V_data_127_V \
    type fifo \
    dir I \
    reset_level 1 \
    sync_rst true \
    corename dc_data_stream_V_data_127_V \
    op interface \
    ports { data_stream_V_data_127_V_dout { I 16 vector } data_stream_V_data_127_V_empty_n { I 1 bit } data_stream_V_data_127_V_read { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 650 \
    name res_stream_V_data_0_V \
    type fifo \
    dir O \
    reset_level 1 \
    sync_rst true \
    corename dc_res_stream_V_data_0_V \
    op interface \
    ports { res_stream_V_data_0_V_din { O 16 vector } res_stream_V_data_0_V_full_n { I 1 bit } res_stream_V_data_0_V_write { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 651 \
    name res_stream_V_data_1_V \
    type fifo \
    dir O \
    reset_level 1 \
    sync_rst true \
    corename dc_res_stream_V_data_1_V \
    op interface \
    ports { res_stream_V_data_1_V_din { O 16 vector } res_stream_V_data_1_V_full_n { I 1 bit } res_stream_V_data_1_V_write { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id 652 \
    name res_stream_V_data_2_V \
    type fifo \
    dir O \
    reset_level 1 \
    sync_rst true \
    corename dc_res_stream_V_data_2_V \
    op interface \
    ports { res_stream_V_data_2_V_din { O 16 vector } res_stream_V_data_2_V_full_n { I 1 bit } res_stream_V_data_2_V_write { O 1 bit } } \
} "
}

# Direct connection:
if {${::AESL::PGuard_autoexp_gen}} {
eval "cg_default_interface_gen_dc { \
    id -1 \
    name ap_ctrl \
    type ap_ctrl \
    reset_level 1 \
    sync_rst true \
    corename ap_ctrl \
    op interface \
    ports { ap_done { O 1 bit } ap_idle { O 1 bit } ap_continue { I 1 bit } } \
} "
}


# Adapter definition:
set PortName ap_clk
set DataWd 1 
if {${::AESL::PGuard_autoexp_gen}} {
if {[info proc cg_default_interface_gen_clock] == "cg_default_interface_gen_clock"} {
eval "cg_default_interface_gen_clock { \
    id -2 \
    name ${PortName} \
    reset_level 1 \
    sync_rst true \
    corename apif_ap_clk \
    data_wd ${DataWd} \
    op interface \
}"
} else {
puts "@W \[IMPL-113\] Cannot find bus interface model in the library. Ignored generation of bus interface for '${PortName}'"
}
}


# Adapter definition:
set PortName ap_rst
set DataWd 1 
if {${::AESL::PGuard_autoexp_gen}} {
if {[info proc cg_default_interface_gen_reset] == "cg_default_interface_gen_reset"} {
eval "cg_default_interface_gen_reset { \
    id -3 \
    name ${PortName} \
    reset_level 1 \
    sync_rst true \
    corename apif_ap_rst \
    data_wd ${DataWd} \
    op interface \
}"
} else {
puts "@W \[IMPL-114\] Cannot find bus interface model in the library. Ignored generation of bus interface for '${PortName}'"
}
}



# merge
if {${::AESL::PGuard_autoexp_gen}} {
    cg_default_interface_gen_dc_end
    cg_default_interface_gen_bundle_end
    AESL_LIB_XILADAPTER::native_axis_end
}


