###############################################################################
# Created by write_sdc
# Thu Dec 25 18:04:58 2025
###############################################################################
current_design pipeline_proc_chip
###############################################################################
# Timing Constraints
###############################################################################
create_clock -name clk_sys -period 10.0000 [get_ports {clk}]
###############################################################################
# Environment
###############################################################################
###############################################################################
# Design Rules
###############################################################################
