TimeQuest Timing Analyzer report for multiplier2
Tue Nov 10 03:54:57 2020
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'ck'
 12. Slow Model Hold: 'ck'
 13. Slow Model Minimum Pulse Width: 'ck'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'ck'
 24. Fast Model Hold: 'ck'
 25. Fast Model Minimum Pulse Width: 'ck'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; multiplier2                                        ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C35F672C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; ck         ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ck }  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 390.93 MHz ; 390.93 MHz      ; ck         ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; ck    ; -1.558 ; -50.447       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; ck    ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; ck    ; -1.380 ; -61.380               ;
+-------+--------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'ck'                                                                                                                        ;
+--------+-----------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -1.558 ; bo:four_bit|PH:PH1|var[0]         ; bo:four_bit|PH:PH1|var[7]  ; ck           ; ck          ; 1.000        ; 0.000      ; 2.594      ;
; -1.517 ; bo:four_bit|registrador:regB|q[0] ; bo:four_bit|PH:PH1|var[7]  ; ck           ; ck          ; 1.000        ; 0.000      ; 2.553      ;
; -1.462 ; bo:four_bit|registrador:regB|q[2] ; bo:four_bit|PH:PH1|var[7]  ; ck           ; ck          ; 1.000        ; 0.000      ; 2.498      ;
; -1.421 ; bo:four_bit|PH:PH1|var[0]         ; bo:four_bit|PH:PH1|var[5]  ; ck           ; ck          ; 1.000        ; 0.000      ; 2.457      ;
; -1.396 ; bo:four_bit|registrador:regB|q[1] ; bo:four_bit|PH:PH1|var[7]  ; ck           ; ck          ; 1.000        ; 0.000      ; 2.432      ;
; -1.393 ; bo:four_bit|registrador:regB|q[1] ; bc:bloco_controle|state.S6 ; ck           ; ck          ; 1.000        ; -0.001     ; 2.428      ;
; -1.392 ; bo:four_bit|registrador:regB|q[1] ; bc:bloco_controle|state.S3 ; ck           ; ck          ; 1.000        ; -0.001     ; 2.427      ;
; -1.380 ; bo:four_bit|registrador:regB|q[0] ; bo:four_bit|PH:PH1|var[5]  ; ck           ; ck          ; 1.000        ; 0.000      ; 2.416      ;
; -1.363 ; bo:four_bit|PH:PH1|var[1]         ; bo:four_bit|PH:PH1|var[7]  ; ck           ; ck          ; 1.000        ; 0.000      ; 2.399      ;
; -1.341 ; bo:four_bit|PH:PH1|var[0]         ; bo:four_bit|PH:PH1|var[4]  ; ck           ; ck          ; 1.000        ; 0.000      ; 2.377      ;
; -1.325 ; bo:four_bit|registrador:regB|q[2] ; bo:four_bit|PH:PH1|var[5]  ; ck           ; ck          ; 1.000        ; 0.000      ; 2.361      ;
; -1.306 ; bo:four_bit|PH:PH1|var[0]         ; bo:four_bit|PH:PH1|var[6]  ; ck           ; ck          ; 1.000        ; 0.000      ; 2.342      ;
; -1.300 ; bo:four_bit|registrador:regB|q[0] ; bo:four_bit|PH:PH1|var[4]  ; ck           ; ck          ; 1.000        ; 0.000      ; 2.336      ;
; -1.298 ; bo:four_bit|PH:PH1|var[4]         ; bo:four_bit|PH:PH1|var[7]  ; ck           ; ck          ; 1.000        ; 0.000      ; 2.334      ;
; -1.296 ; bo:four_bit|PH:PH1|var[2]         ; bo:four_bit|PH:PH1|var[7]  ; ck           ; ck          ; 1.000        ; 0.000      ; 2.332      ;
; -1.278 ; bo:four_bit|PH:PH1|var[0]         ; bo:four_bit|PH:PH1|var[3]  ; ck           ; ck          ; 1.000        ; 0.000      ; 2.314      ;
; -1.269 ; bc:bloco_controle|state.S4        ; bo:four_bit|PH:PH1|var[4]  ; ck           ; ck          ; 1.000        ; 0.001      ; 2.306      ;
; -1.265 ; bc:bloco_controle|state.S4        ; bo:four_bit|PH:PH1|var[6]  ; ck           ; ck          ; 1.000        ; 0.001      ; 2.302      ;
; -1.265 ; bc:bloco_controle|state.S4        ; bo:four_bit|PH:PH1|var[5]  ; ck           ; ck          ; 1.000        ; 0.001      ; 2.302      ;
; -1.265 ; bc:bloco_controle|state.S4        ; bo:four_bit|PH:PH1|var[3]  ; ck           ; ck          ; 1.000        ; 0.001      ; 2.302      ;
; -1.265 ; bc:bloco_controle|state.S4        ; bo:four_bit|PH:PH1|var[2]  ; ck           ; ck          ; 1.000        ; 0.001      ; 2.302      ;
; -1.265 ; bc:bloco_controle|state.S4        ; bo:four_bit|PH:PH1|var[1]  ; ck           ; ck          ; 1.000        ; 0.001      ; 2.302      ;
; -1.265 ; bc:bloco_controle|state.S4        ; bo:four_bit|PH:PH1|var[0]  ; ck           ; ck          ; 1.000        ; 0.001      ; 2.302      ;
; -1.265 ; bo:four_bit|registrador:regB|q[0] ; bo:four_bit|PH:PH1|var[6]  ; ck           ; ck          ; 1.000        ; 0.000      ; 2.301      ;
; -1.259 ; bo:four_bit|registrador:regB|q[1] ; bo:four_bit|PH:PH1|var[5]  ; ck           ; ck          ; 1.000        ; 0.000      ; 2.295      ;
; -1.255 ; bo:four_bit|registrador:regB|q[3] ; bo:four_bit|PH:PH1|var[7]  ; ck           ; ck          ; 1.000        ; 0.000      ; 2.291      ;
; -1.251 ; bc:bloco_controle|state.S5        ; bo:four_bit|PL:PL1|var[6]  ; ck           ; ck          ; 1.000        ; -0.005     ; 2.282      ;
; -1.251 ; bc:bloco_controle|state.S5        ; bo:four_bit|PL:PL1|var[5]  ; ck           ; ck          ; 1.000        ; -0.005     ; 2.282      ;
; -1.251 ; bc:bloco_controle|state.S5        ; bo:four_bit|PL:PL1|var[4]  ; ck           ; ck          ; 1.000        ; -0.005     ; 2.282      ;
; -1.251 ; bc:bloco_controle|state.S5        ; bo:four_bit|PL:PL1|var[3]  ; ck           ; ck          ; 1.000        ; -0.005     ; 2.282      ;
; -1.251 ; bc:bloco_controle|state.S5        ; bo:four_bit|PL:PL1|var[2]  ; ck           ; ck          ; 1.000        ; -0.005     ; 2.282      ;
; -1.251 ; bc:bloco_controle|state.S5        ; bo:four_bit|PL:PL1|var[1]  ; ck           ; ck          ; 1.000        ; -0.005     ; 2.282      ;
; -1.251 ; bc:bloco_controle|state.S5        ; bo:four_bit|PL:PL1|var[0]  ; ck           ; ck          ; 1.000        ; -0.005     ; 2.282      ;
; -1.245 ; bo:four_bit|registrador:regB|q[2] ; bo:four_bit|PH:PH1|var[4]  ; ck           ; ck          ; 1.000        ; 0.000      ; 2.281      ;
; -1.245 ; bc:bloco_controle|state.S5        ; bo:four_bit|PH:PH1|var[4]  ; ck           ; ck          ; 1.000        ; 0.001      ; 2.282      ;
; -1.241 ; bc:bloco_controle|state.S5        ; bo:four_bit|PH:PH1|var[6]  ; ck           ; ck          ; 1.000        ; 0.001      ; 2.278      ;
; -1.241 ; bc:bloco_controle|state.S5        ; bo:four_bit|PH:PH1|var[5]  ; ck           ; ck          ; 1.000        ; 0.001      ; 2.278      ;
; -1.241 ; bc:bloco_controle|state.S5        ; bo:four_bit|PH:PH1|var[3]  ; ck           ; ck          ; 1.000        ; 0.001      ; 2.278      ;
; -1.241 ; bc:bloco_controle|state.S5        ; bo:four_bit|PH:PH1|var[2]  ; ck           ; ck          ; 1.000        ; 0.001      ; 2.278      ;
; -1.241 ; bc:bloco_controle|state.S5        ; bo:four_bit|PH:PH1|var[1]  ; ck           ; ck          ; 1.000        ; 0.001      ; 2.278      ;
; -1.241 ; bc:bloco_controle|state.S5        ; bo:four_bit|PH:PH1|var[0]  ; ck           ; ck          ; 1.000        ; 0.001      ; 2.278      ;
; -1.237 ; bo:four_bit|registrador:regB|q[0] ; bo:four_bit|PH:PH1|var[3]  ; ck           ; ck          ; 1.000        ; 0.000      ; 2.273      ;
; -1.232 ; bo:four_bit|PH:PH1|var[3]         ; bo:four_bit|PH:PH1|var[7]  ; ck           ; ck          ; 1.000        ; 0.000      ; 2.268      ;
; -1.226 ; bo:four_bit|PH:PH1|var[1]         ; bo:four_bit|PH:PH1|var[5]  ; ck           ; ck          ; 1.000        ; 0.000      ; 2.262      ;
; -1.225 ; bc:bloco_controle|state.S1        ; bo:four_bit|PL:PL1|var[6]  ; ck           ; ck          ; 1.000        ; -0.005     ; 2.256      ;
; -1.225 ; bc:bloco_controle|state.S1        ; bo:four_bit|PL:PL1|var[5]  ; ck           ; ck          ; 1.000        ; -0.005     ; 2.256      ;
; -1.225 ; bc:bloco_controle|state.S1        ; bo:four_bit|PL:PL1|var[4]  ; ck           ; ck          ; 1.000        ; -0.005     ; 2.256      ;
; -1.225 ; bc:bloco_controle|state.S1        ; bo:four_bit|PL:PL1|var[3]  ; ck           ; ck          ; 1.000        ; -0.005     ; 2.256      ;
; -1.225 ; bc:bloco_controle|state.S1        ; bo:four_bit|PL:PL1|var[2]  ; ck           ; ck          ; 1.000        ; -0.005     ; 2.256      ;
; -1.225 ; bc:bloco_controle|state.S1        ; bo:four_bit|PL:PL1|var[1]  ; ck           ; ck          ; 1.000        ; -0.005     ; 2.256      ;
; -1.225 ; bc:bloco_controle|state.S1        ; bo:four_bit|PL:PL1|var[0]  ; ck           ; ck          ; 1.000        ; -0.005     ; 2.256      ;
; -1.210 ; bo:four_bit|registrador:regB|q[2] ; bo:four_bit|PH:PH1|var[6]  ; ck           ; ck          ; 1.000        ; 0.000      ; 2.246      ;
; -1.189 ; bc:bloco_controle|state.S1        ; bo:four_bit|PH:PH1|var[4]  ; ck           ; ck          ; 1.000        ; 0.001      ; 2.226      ;
; -1.185 ; bc:bloco_controle|state.S1        ; bo:four_bit|PH:PH1|var[6]  ; ck           ; ck          ; 1.000        ; 0.001      ; 2.222      ;
; -1.185 ; bc:bloco_controle|state.S1        ; bo:four_bit|PH:PH1|var[5]  ; ck           ; ck          ; 1.000        ; 0.001      ; 2.222      ;
; -1.185 ; bc:bloco_controle|state.S1        ; bo:four_bit|PH:PH1|var[3]  ; ck           ; ck          ; 1.000        ; 0.001      ; 2.222      ;
; -1.185 ; bc:bloco_controle|state.S1        ; bo:four_bit|PH:PH1|var[2]  ; ck           ; ck          ; 1.000        ; 0.001      ; 2.222      ;
; -1.185 ; bc:bloco_controle|state.S1        ; bo:four_bit|PH:PH1|var[1]  ; ck           ; ck          ; 1.000        ; 0.001      ; 2.222      ;
; -1.185 ; bc:bloco_controle|state.S1        ; bo:four_bit|PH:PH1|var[0]  ; ck           ; ck          ; 1.000        ; 0.001      ; 2.222      ;
; -1.182 ; bo:four_bit|registrador:regB|q[2] ; bo:four_bit|PH:PH1|var[3]  ; ck           ; ck          ; 1.000        ; 0.000      ; 2.218      ;
; -1.181 ; bo:four_bit|registrador:regB|q[4] ; bo:four_bit|PH:PH1|var[7]  ; ck           ; ck          ; 1.000        ; 0.000      ; 2.217      ;
; -1.179 ; bo:four_bit|registrador:regB|q[1] ; bo:four_bit|PH:PH1|var[4]  ; ck           ; ck          ; 1.000        ; 0.000      ; 2.215      ;
; -1.168 ; bo:four_bit|PL:regA|var[0]        ; bc:bloco_controle|state.S6 ; ck           ; ck          ; 1.000        ; 0.000      ; 2.204      ;
; -1.167 ; bo:four_bit|PL:regA|var[0]        ; bc:bloco_controle|state.S3 ; ck           ; ck          ; 1.000        ; 0.000      ; 2.203      ;
; -1.161 ; bo:four_bit|PH:PH1|var[4]         ; bo:four_bit|PH:PH1|var[5]  ; ck           ; ck          ; 1.000        ; 0.000      ; 2.197      ;
; -1.159 ; bo:four_bit|PH:PH1|var[2]         ; bo:four_bit|PH:PH1|var[5]  ; ck           ; ck          ; 1.000        ; 0.000      ; 2.195      ;
; -1.146 ; bo:four_bit|PH:PH1|var[1]         ; bo:four_bit|PH:PH1|var[4]  ; ck           ; ck          ; 1.000        ; 0.000      ; 2.182      ;
; -1.144 ; bo:four_bit|registrador:regB|q[1] ; bo:four_bit|PH:PH1|var[6]  ; ck           ; ck          ; 1.000        ; 0.000      ; 2.180      ;
; -1.130 ; bo:four_bit|PH:PH1|var[0]         ; bo:four_bit|PH:PH1|var[1]  ; ck           ; ck          ; 1.000        ; 0.000      ; 2.166      ;
; -1.125 ; bo:four_bit|PL:regA|var[6]        ; bc:bloco_controle|state.S6 ; ck           ; ck          ; 1.000        ; 0.000      ; 2.161      ;
; -1.124 ; bo:four_bit|PL:regA|var[6]        ; bc:bloco_controle|state.S3 ; ck           ; ck          ; 1.000        ; 0.000      ; 2.160      ;
; -1.123 ; bo:four_bit|PL:regA|var[5]        ; bc:bloco_controle|state.S6 ; ck           ; ck          ; 1.000        ; 0.000      ; 2.159      ;
; -1.122 ; bo:four_bit|PL:regA|var[5]        ; bc:bloco_controle|state.S3 ; ck           ; ck          ; 1.000        ; 0.000      ; 2.158      ;
; -1.118 ; bo:four_bit|registrador:regB|q[3] ; bo:four_bit|PH:PH1|var[5]  ; ck           ; ck          ; 1.000        ; 0.000      ; 2.154      ;
; -1.117 ; bo:four_bit|PL:regA|var[1]        ; bc:bloco_controle|state.S6 ; ck           ; ck          ; 1.000        ; 0.000      ; 2.153      ;
; -1.116 ; bo:four_bit|registrador:regB|q[1] ; bo:four_bit|PH:PH1|var[3]  ; ck           ; ck          ; 1.000        ; 0.000      ; 2.152      ;
; -1.116 ; bo:four_bit|PL:regA|var[1]        ; bc:bloco_controle|state.S3 ; ck           ; ck          ; 1.000        ; 0.000      ; 2.152      ;
; -1.111 ; bo:four_bit|PH:PH1|var[1]         ; bo:four_bit|PH:PH1|var[6]  ; ck           ; ck          ; 1.000        ; 0.000      ; 2.147      ;
; -1.109 ; bo:four_bit|registrador:regB|q[5] ; bo:four_bit|PH:PH1|var[7]  ; ck           ; ck          ; 1.000        ; 0.000      ; 2.145      ;
; -1.102 ; bo:four_bit|registrador:regB|q[0] ; bc:bloco_controle|state.S6 ; ck           ; ck          ; 1.000        ; -0.001     ; 2.137      ;
; -1.101 ; bo:four_bit|registrador:regB|q[0] ; bc:bloco_controle|state.S3 ; ck           ; ck          ; 1.000        ; -0.001     ; 2.136      ;
; -1.095 ; bo:four_bit|PH:PH1|var[3]         ; bo:four_bit|PH:PH1|var[5]  ; ck           ; ck          ; 1.000        ; 0.000      ; 2.131      ;
; -1.089 ; bo:four_bit|registrador:regB|q[0] ; bo:four_bit|PH:PH1|var[1]  ; ck           ; ck          ; 1.000        ; 0.000      ; 2.125      ;
; -1.083 ; bo:four_bit|PH:PH1|var[1]         ; bo:four_bit|PH:PH1|var[3]  ; ck           ; ck          ; 1.000        ; 0.000      ; 2.119      ;
; -1.079 ; bo:four_bit|PH:PH1|var[2]         ; bo:four_bit|PH:PH1|var[4]  ; ck           ; ck          ; 1.000        ; 0.000      ; 2.115      ;
; -1.073 ; bo:four_bit|PH:PH1|var[5]         ; bo:four_bit|PH:PH1|var[7]  ; ck           ; ck          ; 1.000        ; 0.000      ; 2.109      ;
; -1.048 ; bo:four_bit|PH:PH1|var[6]         ; bo:four_bit|PH:PH1|var[7]  ; ck           ; ck          ; 1.000        ; 0.000      ; 2.084      ;
; -1.046 ; bo:four_bit|PH:PH1|var[4]         ; bo:four_bit|PH:PH1|var[6]  ; ck           ; ck          ; 1.000        ; 0.000      ; 2.082      ;
; -1.044 ; bo:four_bit|registrador:regB|q[4] ; bo:four_bit|PH:PH1|var[5]  ; ck           ; ck          ; 1.000        ; 0.000      ; 2.080      ;
; -1.044 ; bo:four_bit|PH:PH1|var[2]         ; bo:four_bit|PH:PH1|var[6]  ; ck           ; ck          ; 1.000        ; 0.000      ; 2.080      ;
; -1.038 ; bo:four_bit|registrador:regB|q[3] ; bo:four_bit|PH:PH1|var[4]  ; ck           ; ck          ; 1.000        ; 0.000      ; 2.074      ;
; -1.029 ; bo:four_bit|PH:PH1|var[0]         ; bo:four_bit|PH:PH1|var[2]  ; ck           ; ck          ; 1.000        ; 0.000      ; 2.065      ;
; -1.025 ; bo:four_bit|PL:regA|var[3]        ; bc:bloco_controle|state.S6 ; ck           ; ck          ; 1.000        ; 0.000      ; 2.061      ;
; -1.024 ; bo:four_bit|PL:regA|var[3]        ; bc:bloco_controle|state.S3 ; ck           ; ck          ; 1.000        ; 0.000      ; 2.060      ;
; -1.020 ; bo:four_bit|registrador:regB|q[5] ; bc:bloco_controle|state.S6 ; ck           ; ck          ; 1.000        ; -0.001     ; 2.055      ;
; -1.019 ; bo:four_bit|registrador:regB|q[5] ; bc:bloco_controle|state.S3 ; ck           ; ck          ; 1.000        ; -0.001     ; 2.054      ;
; -1.016 ; bo:four_bit|PH:PH1|var[2]         ; bo:four_bit|PH:PH1|var[3]  ; ck           ; ck          ; 1.000        ; 0.000      ; 2.052      ;
; -1.015 ; bo:four_bit|PH:PH1|var[3]         ; bo:four_bit|PH:PH1|var[4]  ; ck           ; ck          ; 1.000        ; 0.000      ; 2.051      ;
; -1.007 ; bo:four_bit|registrador:regB|q[6] ; bo:four_bit|PH:PH1|var[7]  ; ck           ; ck          ; 1.000        ; 0.000      ; 2.043      ;
; -1.003 ; bo:four_bit|registrador:regB|q[3] ; bo:four_bit|PH:PH1|var[6]  ; ck           ; ck          ; 1.000        ; 0.000      ; 2.039      ;
+--------+-----------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'ck'                                                                                                                                      ;
+-------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; bc:bloco_controle|state.S0           ; bc:bloco_controle|state.S0            ; ck           ; ck          ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; bo:four_bit|registrador:regCont|q[0] ; bo:four_bit|registrador:regCont|q[0]  ; ck           ; ck          ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; bo:four_bit|registrador:regCont|q[1] ; bo:four_bit|registrador:regCont|q[1]  ; ck           ; ck          ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; bo:four_bit|registrador:regCont|q[2] ; bo:four_bit|registrador:regCont|q[2]  ; ck           ; ck          ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; bo:four_bit|PH:PH1|var[7]            ; bo:four_bit|PH:PH1|var[7]             ; ck           ; ck          ; 0.000        ; 0.000      ; 0.657      ;
; 0.521 ; bo:four_bit|PL:PL1|var[1]            ; bo:four_bit|registrador:regMult|q[1]  ; ck           ; ck          ; 0.000        ; 0.000      ; 0.787      ;
; 0.524 ; bo:four_bit|PL:PL1|var[5]            ; bo:four_bit|registrador:regMult|q[5]  ; ck           ; ck          ; 0.000        ; 0.000      ; 0.790      ;
; 0.525 ; bo:four_bit|PL:PL1|var[1]            ; bo:four_bit|PL:PL1|var[0]             ; ck           ; ck          ; 0.000        ; 0.000      ; 0.791      ;
; 0.526 ; bo:four_bit|PL:PL1|var[5]            ; bo:four_bit|PL:PL1|var[4]             ; ck           ; ck          ; 0.000        ; 0.000      ; 0.792      ;
; 0.529 ; bo:four_bit|PL:regA|var[2]           ; bo:four_bit|PL:regA|var[1]            ; ck           ; ck          ; 0.000        ; 0.000      ; 0.795      ;
; 0.530 ; bo:four_bit|PL:PL1|var[3]            ; bo:four_bit|PL:PL1|var[2]             ; ck           ; ck          ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; bo:four_bit|PL:PL1|var[2]            ; bo:four_bit|PL:PL1|var[1]             ; ck           ; ck          ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; bo:four_bit|PL:PL1|var[2]            ; bo:four_bit|registrador:regMult|q[2]  ; ck           ; ck          ; 0.000        ; 0.000      ; 0.796      ;
; 0.531 ; bo:four_bit|PL:PL1|var[3]            ; bo:four_bit|registrador:regMult|q[3]  ; ck           ; ck          ; 0.000        ; 0.000      ; 0.797      ;
; 0.533 ; bo:four_bit|PL:regA|var[1]           ; bo:four_bit|PL:regA|var[0]            ; ck           ; ck          ; 0.000        ; 0.000      ; 0.799      ;
; 0.538 ; bo:four_bit|registrador:regCont|q[1] ; bo:four_bit|registrador:regCont|q[2]  ; ck           ; ck          ; 0.000        ; 0.000      ; 0.804      ;
; 0.543 ; bo:four_bit|PL:regA|var[0]           ; bc:bloco_controle|state.S4            ; ck           ; ck          ; 0.000        ; 0.000      ; 0.809      ;
; 0.571 ; bo:four_bit|PL:regA|var[6]           ; bo:four_bit|PL:regA|var[5]            ; ck           ; ck          ; 0.000        ; 0.000      ; 0.837      ;
; 0.582 ; bo:four_bit|PL:regA|var[4]           ; bo:four_bit|PL:regA|var[3]            ; ck           ; ck          ; 0.000        ; 0.000      ; 0.848      ;
; 0.658 ; bo:four_bit|PL:PL1|var[0]            ; bo:four_bit|registrador:regMult|q[0]  ; ck           ; ck          ; 0.000        ; 0.000      ; 0.924      ;
; 0.661 ; bc:bloco_controle|state.S3           ; bc:bloco_controle|state.S4            ; ck           ; ck          ; 0.000        ; 0.000      ; 0.927      ;
; 0.675 ; bo:four_bit|PL:PL1|var[4]            ; bo:four_bit|registrador:regMult|q[4]  ; ck           ; ck          ; 0.000        ; 0.000      ; 0.941      ;
; 0.675 ; bo:four_bit|PL:PL1|var[6]            ; bo:four_bit|registrador:regMult|q[6]  ; ck           ; ck          ; 0.000        ; 0.000      ; 0.941      ;
; 0.686 ; bc:bloco_controle|state.S1           ; bo:four_bit|registrador:regCont|q[3]  ; ck           ; ck          ; 0.000        ; 0.000      ; 0.952      ;
; 0.726 ; bo:four_bit|registrador:regCont|q[0] ; bo:four_bit|registrador:regCont|q[1]  ; ck           ; ck          ; 0.000        ; 0.000      ; 0.992      ;
; 0.727 ; bc:bloco_controle|state.S1           ; bc:bloco_controle|state.S2            ; ck           ; ck          ; 0.000        ; 0.000      ; 0.993      ;
; 0.752 ; bc:bloco_controle|state.S0           ; bc:bloco_controle|state.S1            ; ck           ; ck          ; 0.000        ; 0.000      ; 1.018      ;
; 0.807 ; bc:bloco_controle|state.S3           ; bc:bloco_controle|state.S5            ; ck           ; ck          ; 0.000        ; 0.000      ; 1.073      ;
; 0.810 ; bc:bloco_controle|state.S4           ; bc:bloco_controle|state.S5            ; ck           ; ck          ; 0.000        ; 0.000      ; 1.076      ;
; 0.815 ; bo:four_bit|PH:PH1|var[3]            ; bo:four_bit|PH:PH1|var[2]             ; ck           ; ck          ; 0.000        ; 0.000      ; 1.081      ;
; 0.839 ; bo:four_bit|PL:regA|var[3]           ; bo:four_bit|PL:regA|var[2]            ; ck           ; ck          ; 0.000        ; 0.000      ; 1.105      ;
; 0.841 ; bo:four_bit|PL:regA|var[7]           ; bo:four_bit|PL:regA|var[6]            ; ck           ; ck          ; 0.000        ; 0.000      ; 1.107      ;
; 0.841 ; bo:four_bit|PL:PL1|var[4]            ; bo:four_bit|PL:PL1|var[3]             ; ck           ; ck          ; 0.000        ; 0.000      ; 1.107      ;
; 0.843 ; bo:four_bit|PL:regA|var[5]           ; bo:four_bit|PL:regA|var[4]            ; ck           ; ck          ; 0.000        ; 0.000      ; 1.109      ;
; 0.843 ; bo:four_bit|PL:PL1|var[6]            ; bo:four_bit|PL:PL1|var[5]             ; ck           ; ck          ; 0.000        ; 0.000      ; 1.109      ;
; 0.845 ; bo:four_bit|PH:PH1|var[6]            ; bo:four_bit|PH:PH1|var[5]             ; ck           ; ck          ; 0.000        ; 0.000      ; 1.111      ;
; 0.847 ; bc:bloco_controle|state.S1           ; bo:four_bit|registrador:regCont|q[0]  ; ck           ; ck          ; 0.000        ; 0.000      ; 1.113      ;
; 0.847 ; bc:bloco_controle|state.S1           ; bo:four_bit|registrador:regCont|q[1]  ; ck           ; ck          ; 0.000        ; 0.000      ; 1.113      ;
; 0.852 ; bo:four_bit|PL:regA|var[0]           ; bc:bloco_controle|state.S5            ; ck           ; ck          ; 0.000        ; 0.000      ; 1.118      ;
; 0.855 ; bc:bloco_controle|state.S1           ; bo:four_bit|registrador:regCont|q[2]  ; ck           ; ck          ; 0.000        ; 0.000      ; 1.121      ;
; 0.858 ; bc:bloco_controle|state.S5           ; bo:four_bit|PL:regA|var[3]            ; ck           ; ck          ; 0.000        ; 0.000      ; 1.124      ;
; 0.859 ; bc:bloco_controle|state.S5           ; bo:four_bit|PL:PL1|var[7]             ; ck           ; ck          ; 0.000        ; 0.000      ; 1.125      ;
; 0.860 ; bc:bloco_controle|state.S5           ; bo:four_bit|PL:regA|var[5]            ; ck           ; ck          ; 0.000        ; 0.000      ; 1.126      ;
; 0.861 ; bc:bloco_controle|state.S5           ; bo:four_bit|PL:regA|var[1]            ; ck           ; ck          ; 0.000        ; 0.000      ; 1.127      ;
; 0.866 ; bc:bloco_controle|state.S5           ; bo:four_bit|PL:regA|var[0]            ; ck           ; ck          ; 0.000        ; 0.000      ; 1.132      ;
; 0.877 ; bc:bloco_controle|state.S5           ; bo:four_bit|PL:regA|var[7]            ; ck           ; ck          ; 0.000        ; 0.000      ; 1.143      ;
; 0.885 ; bc:bloco_controle|state.S5           ; bo:four_bit|PL:regA|var[6]            ; ck           ; ck          ; 0.000        ; 0.000      ; 1.151      ;
; 0.888 ; bc:bloco_controle|state.S5           ; bo:four_bit|PL:regA|var[2]            ; ck           ; ck          ; 0.000        ; 0.000      ; 1.154      ;
; 0.892 ; bc:bloco_controle|state.S5           ; bc:bloco_controle|state.S3            ; ck           ; ck          ; 0.000        ; 0.000      ; 1.158      ;
; 0.894 ; bc:bloco_controle|state.S5           ; bo:four_bit|PL:regA|var[4]            ; ck           ; ck          ; 0.000        ; 0.000      ; 1.160      ;
; 0.911 ; bo:four_bit|PH:PH1|var[0]            ; bo:four_bit|PH:PH1|srOUT              ; ck           ; ck          ; 0.000        ; 0.000      ; 1.177      ;
; 0.923 ; bc:bloco_controle|state.S6           ; bc:bloco_controle|state.S0            ; ck           ; ck          ; 0.000        ; 0.000      ; 1.189      ;
; 0.928 ; bo:four_bit|registrador:regCont|q[3] ; bo:four_bit|registrador:regCont|q[3]  ; ck           ; ck          ; 0.000        ; 0.000      ; 1.194      ;
; 0.929 ; bo:four_bit|PH:PH1|var[6]            ; bo:four_bit|registrador:regMult|q[14] ; ck           ; ck          ; 0.000        ; 0.000      ; 1.195      ;
; 0.931 ; bo:four_bit|PH:PH1|srOUT             ; bo:four_bit|PL:PL1|var[7]             ; ck           ; ck          ; 0.000        ; -0.001     ; 1.196      ;
; 0.950 ; bc:bloco_controle|state.S2           ; bc:bloco_controle|state.S6            ; ck           ; ck          ; 0.000        ; 0.000      ; 1.216      ;
; 0.952 ; bo:four_bit|PH:PH1|var[4]            ; bo:four_bit|registrador:regMult|q[12] ; ck           ; ck          ; 0.000        ; 0.000      ; 1.218      ;
; 0.957 ; bo:four_bit|PH:PH1|var[1]            ; bo:four_bit|registrador:regMult|q[9]  ; ck           ; ck          ; 0.000        ; 0.000      ; 1.223      ;
; 0.971 ; bo:four_bit|PL:PL1|var[7]            ; bo:four_bit|PL:PL1|var[6]             ; ck           ; ck          ; 0.000        ; -0.005     ; 1.232      ;
; 0.972 ; bo:four_bit|PL:PL1|var[7]            ; bo:four_bit|registrador:regMult|q[7]  ; ck           ; ck          ; 0.000        ; -0.005     ; 1.233      ;
; 0.974 ; bc:bloco_controle|state.S2           ; bc:bloco_controle|state.S3            ; ck           ; ck          ; 0.000        ; 0.000      ; 1.240      ;
; 0.995 ; bo:four_bit|PH:PH1|var[7]            ; bo:four_bit|PH:PH1|var[6]             ; ck           ; ck          ; 0.000        ; 0.000      ; 1.261      ;
; 0.998 ; bo:four_bit|registrador:regCont|q[0] ; bo:four_bit|registrador:regCont|q[2]  ; ck           ; ck          ; 0.000        ; 0.000      ; 1.264      ;
; 1.022 ; bc:bloco_controle|state.S5           ; bo:four_bit|PH:PH1|var[0]             ; ck           ; ck          ; 0.000        ; 0.001      ; 1.289      ;
; 1.025 ; bc:bloco_controle|state.S5           ; bo:four_bit|PH:PH1|var[5]             ; ck           ; ck          ; 0.000        ; 0.001      ; 1.292      ;
; 1.071 ; bo:four_bit|PH:PH1|var[5]            ; bo:four_bit|PH:PH1|var[4]             ; ck           ; ck          ; 0.000        ; 0.000      ; 1.337      ;
; 1.081 ; bo:four_bit|PH:PH1|var[7]            ; bo:four_bit|registrador:regMult|q[15] ; ck           ; ck          ; 0.000        ; 0.000      ; 1.347      ;
; 1.082 ; bo:four_bit|PH:PH1|var[5]            ; bo:four_bit|registrador:regMult|q[13] ; ck           ; ck          ; 0.000        ; 0.000      ; 1.348      ;
; 1.086 ; bo:four_bit|PH:PH1|var[3]            ; bo:four_bit|registrador:regMult|q[11] ; ck           ; ck          ; 0.000        ; 0.000      ; 1.352      ;
; 1.096 ; bo:four_bit|PH:PH1|var[0]            ; bo:four_bit|registrador:regMult|q[8]  ; ck           ; ck          ; 0.000        ; 0.000      ; 1.362      ;
; 1.104 ; bo:four_bit|registrador:regCont|q[0] ; bo:four_bit|registrador:regCont|q[3]  ; ck           ; ck          ; 0.000        ; 0.000      ; 1.370      ;
; 1.107 ; bo:four_bit|registrador:regCont|q[3] ; bc:bloco_controle|state.S5            ; ck           ; ck          ; 0.000        ; 0.000      ; 1.373      ;
; 1.128 ; bc:bloco_controle|state.S5           ; bo:four_bit|PH:PH1|var[1]             ; ck           ; ck          ; 0.000        ; 0.001      ; 1.395      ;
; 1.130 ; bc:bloco_controle|state.S5           ; bo:four_bit|PH:PH1|var[6]             ; ck           ; ck          ; 0.000        ; 0.001      ; 1.397      ;
; 1.130 ; bc:bloco_controle|state.S1           ; bo:four_bit|PH:PH1|var[0]             ; ck           ; ck          ; 0.000        ; 0.001      ; 1.397      ;
; 1.133 ; bc:bloco_controle|state.S1           ; bo:four_bit|PH:PH1|var[5]             ; ck           ; ck          ; 0.000        ; 0.001      ; 1.400      ;
; 1.134 ; bc:bloco_controle|state.S1           ; bo:four_bit|PH:PH1|var[3]             ; ck           ; ck          ; 0.000        ; 0.001      ; 1.401      ;
; 1.134 ; bc:bloco_controle|state.S5           ; bo:four_bit|PH:PH1|var[2]             ; ck           ; ck          ; 0.000        ; 0.001      ; 1.401      ;
; 1.156 ; bc:bloco_controle|state.S1           ; bo:four_bit|PH:PH1|var[7]             ; ck           ; ck          ; 0.000        ; 0.001      ; 1.423      ;
; 1.172 ; bc:bloco_controle|state.S5           ; bo:four_bit|PL:PL1|var[2]             ; ck           ; ck          ; 0.000        ; -0.005     ; 1.433      ;
; 1.172 ; bc:bloco_controle|state.S5           ; bo:four_bit|PL:PL1|var[1]             ; ck           ; ck          ; 0.000        ; -0.005     ; 1.433      ;
; 1.173 ; bc:bloco_controle|state.S5           ; bo:four_bit|PL:PL1|var[6]             ; ck           ; ck          ; 0.000        ; -0.005     ; 1.434      ;
; 1.174 ; bc:bloco_controle|state.S5           ; bo:four_bit|PL:PL1|var[4]             ; ck           ; ck          ; 0.000        ; -0.005     ; 1.435      ;
; 1.177 ; bc:bloco_controle|state.S5           ; bo:four_bit|PL:PL1|var[0]             ; ck           ; ck          ; 0.000        ; -0.005     ; 1.438      ;
; 1.177 ; bc:bloco_controle|state.S5           ; bo:four_bit|PL:PL1|var[3]             ; ck           ; ck          ; 0.000        ; -0.005     ; 1.438      ;
; 1.181 ; bc:bloco_controle|state.S5           ; bo:four_bit|PL:PL1|var[5]             ; ck           ; ck          ; 0.000        ; -0.005     ; 1.442      ;
; 1.213 ; bo:four_bit|registrador:regB|q[6]    ; bo:four_bit|PH:PH1|var[6]             ; ck           ; ck          ; 0.000        ; 0.000      ; 1.479      ;
; 1.217 ; bo:four_bit|registrador:regCont|q[1] ; bo:four_bit|registrador:regCont|q[3]  ; ck           ; ck          ; 0.000        ; 0.000      ; 1.483      ;
; 1.225 ; bo:four_bit|PH:PH1|var[2]            ; bo:four_bit|PH:PH1|var[2]             ; ck           ; ck          ; 0.000        ; 0.000      ; 1.491      ;
; 1.226 ; bc:bloco_controle|state.S4           ; bo:four_bit|PH:PH1|var[7]             ; ck           ; ck          ; 0.000        ; 0.001      ; 1.493      ;
; 1.227 ; bc:bloco_controle|state.S5           ; bo:four_bit|PH:PH1|var[7]             ; ck           ; ck          ; 0.000        ; 0.001      ; 1.494      ;
; 1.238 ; bo:four_bit|registrador:regCont|q[2] ; bo:four_bit|registrador:regCont|q[3]  ; ck           ; ck          ; 0.000        ; 0.000      ; 1.504      ;
; 1.240 ; bc:bloco_controle|state.S5           ; bo:four_bit|PH:PH1|var[4]             ; ck           ; ck          ; 0.000        ; 0.001      ; 1.507      ;
; 1.248 ; bo:four_bit|PH:PH1|var[4]            ; bo:four_bit|PH:PH1|var[3]             ; ck           ; ck          ; 0.000        ; 0.000      ; 1.514      ;
; 1.250 ; bc:bloco_controle|state.S1           ; bo:four_bit|PH:PH1|var[4]             ; ck           ; ck          ; 0.000        ; 0.001      ; 1.517      ;
; 1.251 ; bo:four_bit|PH:PH1|var[6]            ; bo:four_bit|PH:PH1|var[6]             ; ck           ; ck          ; 0.000        ; 0.000      ; 1.517      ;
; 1.276 ; bo:four_bit|registrador:regCont|q[0] ; bc:bloco_controle|state.S5            ; ck           ; ck          ; 0.000        ; 0.000      ; 1.542      ;
; 1.298 ; bo:four_bit|PH:PH1|var[1]            ; bo:four_bit|PH:PH1|var[0]             ; ck           ; ck          ; 0.000        ; 0.000      ; 1.564      ;
; 1.301 ; bc:bloco_controle|state.S1           ; bo:four_bit|PH:PH1|var[1]             ; ck           ; ck          ; 0.000        ; 0.001      ; 1.568      ;
; 1.304 ; bc:bloco_controle|state.S1           ; bo:four_bit|PH:PH1|var[6]             ; ck           ; ck          ; 0.000        ; 0.001      ; 1.571      ;
+-------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'ck'                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; ck    ; Rise       ; ck                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bc:bloco_controle|state.S0            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bc:bloco_controle|state.S0            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bc:bloco_controle|state.S1            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bc:bloco_controle|state.S1            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bc:bloco_controle|state.S2            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bc:bloco_controle|state.S2            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bc:bloco_controle|state.S3            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bc:bloco_controle|state.S3            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bc:bloco_controle|state.S4            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bc:bloco_controle|state.S4            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bc:bloco_controle|state.S5            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bc:bloco_controle|state.S5            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bc:bloco_controle|state.S6            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bc:bloco_controle|state.S6            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|PH:PH1|srOUT              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|PH:PH1|srOUT              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|PH:PH1|var[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|PH:PH1|var[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|PH:PH1|var[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|PH:PH1|var[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|PH:PH1|var[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|PH:PH1|var[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|PH:PH1|var[3]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|PH:PH1|var[3]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|PH:PH1|var[4]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|PH:PH1|var[4]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|PH:PH1|var[5]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|PH:PH1|var[5]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|PH:PH1|var[6]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|PH:PH1|var[6]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|PH:PH1|var[7]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|PH:PH1|var[7]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|PL:PL1|var[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|PL:PL1|var[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|PL:PL1|var[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|PL:PL1|var[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|PL:PL1|var[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|PL:PL1|var[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|PL:PL1|var[3]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|PL:PL1|var[3]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|PL:PL1|var[4]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|PL:PL1|var[4]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|PL:PL1|var[5]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|PL:PL1|var[5]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|PL:PL1|var[6]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|PL:PL1|var[6]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|PL:PL1|var[7]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|PL:PL1|var[7]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|PL:regA|var[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|PL:regA|var[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|PL:regA|var[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|PL:regA|var[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|PL:regA|var[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|PL:regA|var[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|PL:regA|var[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|PL:regA|var[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|PL:regA|var[4]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|PL:regA|var[4]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|PL:regA|var[5]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|PL:regA|var[5]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|PL:regA|var[6]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|PL:regA|var[6]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|PL:regA|var[7]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|PL:regA|var[7]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|registrador:regB|q[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|registrador:regB|q[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|registrador:regB|q[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|registrador:regB|q[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|registrador:regB|q[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|registrador:regB|q[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|registrador:regB|q[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|registrador:regB|q[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|registrador:regB|q[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|registrador:regB|q[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|registrador:regB|q[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|registrador:regB|q[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|registrador:regB|q[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|registrador:regB|q[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|registrador:regB|q[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|registrador:regB|q[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|registrador:regCont|q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|registrador:regCont|q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|registrador:regCont|q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|registrador:regCont|q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|registrador:regCont|q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|registrador:regCont|q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|registrador:regCont|q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|registrador:regCont|q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|registrador:regMult|q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|registrador:regMult|q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|registrador:regMult|q[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|registrador:regMult|q[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|registrador:regMult|q[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|registrador:regMult|q[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|registrador:regMult|q[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|registrador:regMult|q[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|registrador:regMult|q[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|registrador:regMult|q[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|registrador:regMult|q[14] ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; entA[*]   ; ck         ; 4.445  ; 4.445  ; Rise       ; ck              ;
;  entA[0]  ; ck         ; -0.213 ; -0.213 ; Rise       ; ck              ;
;  entA[1]  ; ck         ; 3.846  ; 3.846  ; Rise       ; ck              ;
;  entA[2]  ; ck         ; 3.547  ; 3.547  ; Rise       ; ck              ;
;  entA[3]  ; ck         ; 3.617  ; 3.617  ; Rise       ; ck              ;
;  entA[4]  ; ck         ; 3.715  ; 3.715  ; Rise       ; ck              ;
;  entA[5]  ; ck         ; 3.563  ; 3.563  ; Rise       ; ck              ;
;  entA[6]  ; ck         ; 3.494  ; 3.494  ; Rise       ; ck              ;
;  entA[7]  ; ck         ; 4.445  ; 4.445  ; Rise       ; ck              ;
; entB[*]   ; ck         ; 4.110  ; 4.110  ; Rise       ; ck              ;
;  entB[0]  ; ck         ; 3.824  ; 3.824  ; Rise       ; ck              ;
;  entB[1]  ; ck         ; 3.617  ; 3.617  ; Rise       ; ck              ;
;  entB[2]  ; ck         ; 3.591  ; 3.591  ; Rise       ; ck              ;
;  entB[3]  ; ck         ; 4.110  ; 4.110  ; Rise       ; ck              ;
;  entB[4]  ; ck         ; 3.606  ; 3.606  ; Rise       ; ck              ;
;  entB[5]  ; ck         ; 4.070  ; 4.070  ; Rise       ; ck              ;
;  entB[6]  ; ck         ; 3.613  ; 3.613  ; Rise       ; ck              ;
;  entB[7]  ; ck         ; 3.883  ; 3.883  ; Rise       ; ck              ;
; iniciar   ; ck         ; -0.255 ; -0.255 ; Rise       ; ck              ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; entA[*]   ; ck         ; 0.443  ; 0.443  ; Rise       ; ck              ;
;  entA[0]  ; ck         ; 0.443  ; 0.443  ; Rise       ; ck              ;
;  entA[1]  ; ck         ; -3.616 ; -3.616 ; Rise       ; ck              ;
;  entA[2]  ; ck         ; -3.317 ; -3.317 ; Rise       ; ck              ;
;  entA[3]  ; ck         ; -3.387 ; -3.387 ; Rise       ; ck              ;
;  entA[4]  ; ck         ; -3.485 ; -3.485 ; Rise       ; ck              ;
;  entA[5]  ; ck         ; -3.333 ; -3.333 ; Rise       ; ck              ;
;  entA[6]  ; ck         ; -3.264 ; -3.264 ; Rise       ; ck              ;
;  entA[7]  ; ck         ; -4.215 ; -4.215 ; Rise       ; ck              ;
; entB[*]   ; ck         ; -3.361 ; -3.361 ; Rise       ; ck              ;
;  entB[0]  ; ck         ; -3.594 ; -3.594 ; Rise       ; ck              ;
;  entB[1]  ; ck         ; -3.387 ; -3.387 ; Rise       ; ck              ;
;  entB[2]  ; ck         ; -3.361 ; -3.361 ; Rise       ; ck              ;
;  entB[3]  ; ck         ; -3.880 ; -3.880 ; Rise       ; ck              ;
;  entB[4]  ; ck         ; -3.376 ; -3.376 ; Rise       ; ck              ;
;  entB[5]  ; ck         ; -3.840 ; -3.840 ; Rise       ; ck              ;
;  entB[6]  ; ck         ; -3.383 ; -3.383 ; Rise       ; ck              ;
;  entB[7]  ; ck         ; -3.653 ; -3.653 ; Rise       ; ck              ;
; iniciar   ; ck         ; 0.489  ; 0.489  ; Rise       ; ck              ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; mult[*]   ; ck         ; 7.177 ; 7.177 ; Rise       ; ck              ;
;  mult[0]  ; ck         ; 6.650 ; 6.650 ; Rise       ; ck              ;
;  mult[1]  ; ck         ; 6.887 ; 6.887 ; Rise       ; ck              ;
;  mult[2]  ; ck         ; 6.638 ; 6.638 ; Rise       ; ck              ;
;  mult[3]  ; ck         ; 6.646 ; 6.646 ; Rise       ; ck              ;
;  mult[4]  ; ck         ; 6.621 ; 6.621 ; Rise       ; ck              ;
;  mult[5]  ; ck         ; 6.872 ; 6.872 ; Rise       ; ck              ;
;  mult[6]  ; ck         ; 6.652 ; 6.652 ; Rise       ; ck              ;
;  mult[7]  ; ck         ; 6.891 ; 6.891 ; Rise       ; ck              ;
;  mult[8]  ; ck         ; 7.151 ; 7.151 ; Rise       ; ck              ;
;  mult[9]  ; ck         ; 7.148 ; 7.148 ; Rise       ; ck              ;
;  mult[10] ; ck         ; 7.161 ; 7.161 ; Rise       ; ck              ;
;  mult[11] ; ck         ; 6.963 ; 6.963 ; Rise       ; ck              ;
;  mult[12] ; ck         ; 7.177 ; 7.177 ; Rise       ; ck              ;
;  mult[13] ; ck         ; 6.937 ; 6.937 ; Rise       ; ck              ;
;  mult[14] ; ck         ; 6.683 ; 6.683 ; Rise       ; ck              ;
;  mult[15] ; ck         ; 7.013 ; 7.013 ; Rise       ; ck              ;
; pronto    ; ck         ; 6.896 ; 6.896 ; Rise       ; ck              ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; mult[*]   ; ck         ; 6.621 ; 6.621 ; Rise       ; ck              ;
;  mult[0]  ; ck         ; 6.650 ; 6.650 ; Rise       ; ck              ;
;  mult[1]  ; ck         ; 6.887 ; 6.887 ; Rise       ; ck              ;
;  mult[2]  ; ck         ; 6.638 ; 6.638 ; Rise       ; ck              ;
;  mult[3]  ; ck         ; 6.646 ; 6.646 ; Rise       ; ck              ;
;  mult[4]  ; ck         ; 6.621 ; 6.621 ; Rise       ; ck              ;
;  mult[5]  ; ck         ; 6.872 ; 6.872 ; Rise       ; ck              ;
;  mult[6]  ; ck         ; 6.652 ; 6.652 ; Rise       ; ck              ;
;  mult[7]  ; ck         ; 6.891 ; 6.891 ; Rise       ; ck              ;
;  mult[8]  ; ck         ; 7.151 ; 7.151 ; Rise       ; ck              ;
;  mult[9]  ; ck         ; 7.148 ; 7.148 ; Rise       ; ck              ;
;  mult[10] ; ck         ; 7.161 ; 7.161 ; Rise       ; ck              ;
;  mult[11] ; ck         ; 6.963 ; 6.963 ; Rise       ; ck              ;
;  mult[12] ; ck         ; 7.177 ; 7.177 ; Rise       ; ck              ;
;  mult[13] ; ck         ; 6.937 ; 6.937 ; Rise       ; ck              ;
;  mult[14] ; ck         ; 6.683 ; 6.683 ; Rise       ; ck              ;
;  mult[15] ; ck         ; 7.013 ; 7.013 ; Rise       ; ck              ;
; pronto    ; ck         ; 6.896 ; 6.896 ; Rise       ; ck              ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; ck    ; -0.146 ; -1.868        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; ck    ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; ck    ; -1.380 ; -61.380               ;
+-------+--------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'ck'                                                                                                                        ;
+--------+-----------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -0.146 ; bo:four_bit|PH:PH1|var[0]         ; bo:four_bit|PH:PH1|var[7]  ; ck           ; ck          ; 1.000        ; 0.000      ; 1.178      ;
; -0.130 ; bo:four_bit|registrador:regB|q[0] ; bo:four_bit|PH:PH1|var[7]  ; ck           ; ck          ; 1.000        ; 0.000      ; 1.162      ;
; -0.118 ; bc:bloco_controle|state.S5        ; bo:four_bit|PL:PL1|var[6]  ; ck           ; ck          ; 1.000        ; -0.006     ; 1.144      ;
; -0.118 ; bc:bloco_controle|state.S5        ; bo:four_bit|PL:PL1|var[5]  ; ck           ; ck          ; 1.000        ; -0.006     ; 1.144      ;
; -0.118 ; bc:bloco_controle|state.S5        ; bo:four_bit|PL:PL1|var[4]  ; ck           ; ck          ; 1.000        ; -0.006     ; 1.144      ;
; -0.118 ; bc:bloco_controle|state.S5        ; bo:four_bit|PL:PL1|var[3]  ; ck           ; ck          ; 1.000        ; -0.006     ; 1.144      ;
; -0.118 ; bc:bloco_controle|state.S5        ; bo:four_bit|PL:PL1|var[2]  ; ck           ; ck          ; 1.000        ; -0.006     ; 1.144      ;
; -0.118 ; bc:bloco_controle|state.S5        ; bo:four_bit|PL:PL1|var[1]  ; ck           ; ck          ; 1.000        ; -0.006     ; 1.144      ;
; -0.118 ; bc:bloco_controle|state.S5        ; bo:four_bit|PL:PL1|var[0]  ; ck           ; ck          ; 1.000        ; -0.006     ; 1.144      ;
; -0.107 ; bc:bloco_controle|state.S4        ; bo:four_bit|PH:PH1|var[4]  ; ck           ; ck          ; 1.000        ; 0.000      ; 1.139      ;
; -0.104 ; bc:bloco_controle|state.S4        ; bo:four_bit|PH:PH1|var[6]  ; ck           ; ck          ; 1.000        ; 0.000      ; 1.136      ;
; -0.104 ; bc:bloco_controle|state.S4        ; bo:four_bit|PH:PH1|var[5]  ; ck           ; ck          ; 1.000        ; 0.000      ; 1.136      ;
; -0.104 ; bc:bloco_controle|state.S4        ; bo:four_bit|PH:PH1|var[3]  ; ck           ; ck          ; 1.000        ; 0.000      ; 1.136      ;
; -0.104 ; bc:bloco_controle|state.S4        ; bo:four_bit|PH:PH1|var[2]  ; ck           ; ck          ; 1.000        ; 0.000      ; 1.136      ;
; -0.104 ; bc:bloco_controle|state.S4        ; bo:four_bit|PH:PH1|var[1]  ; ck           ; ck          ; 1.000        ; 0.000      ; 1.136      ;
; -0.104 ; bc:bloco_controle|state.S4        ; bo:four_bit|PH:PH1|var[0]  ; ck           ; ck          ; 1.000        ; 0.000      ; 1.136      ;
; -0.103 ; bc:bloco_controle|state.S1        ; bo:four_bit|PL:PL1|var[6]  ; ck           ; ck          ; 1.000        ; -0.005     ; 1.130      ;
; -0.103 ; bc:bloco_controle|state.S1        ; bo:four_bit|PL:PL1|var[5]  ; ck           ; ck          ; 1.000        ; -0.005     ; 1.130      ;
; -0.103 ; bc:bloco_controle|state.S1        ; bo:four_bit|PL:PL1|var[4]  ; ck           ; ck          ; 1.000        ; -0.005     ; 1.130      ;
; -0.103 ; bc:bloco_controle|state.S1        ; bo:four_bit|PL:PL1|var[3]  ; ck           ; ck          ; 1.000        ; -0.005     ; 1.130      ;
; -0.103 ; bc:bloco_controle|state.S1        ; bo:four_bit|PL:PL1|var[2]  ; ck           ; ck          ; 1.000        ; -0.005     ; 1.130      ;
; -0.103 ; bc:bloco_controle|state.S1        ; bo:four_bit|PL:PL1|var[1]  ; ck           ; ck          ; 1.000        ; -0.005     ; 1.130      ;
; -0.103 ; bc:bloco_controle|state.S1        ; bo:four_bit|PL:PL1|var[0]  ; ck           ; ck          ; 1.000        ; -0.005     ; 1.130      ;
; -0.101 ; bc:bloco_controle|state.S5        ; bo:four_bit|PH:PH1|var[4]  ; ck           ; ck          ; 1.000        ; 0.000      ; 1.133      ;
; -0.098 ; bc:bloco_controle|state.S5        ; bo:four_bit|PH:PH1|var[6]  ; ck           ; ck          ; 1.000        ; 0.000      ; 1.130      ;
; -0.098 ; bc:bloco_controle|state.S5        ; bo:four_bit|PH:PH1|var[5]  ; ck           ; ck          ; 1.000        ; 0.000      ; 1.130      ;
; -0.098 ; bc:bloco_controle|state.S5        ; bo:four_bit|PH:PH1|var[3]  ; ck           ; ck          ; 1.000        ; 0.000      ; 1.130      ;
; -0.098 ; bc:bloco_controle|state.S5        ; bo:four_bit|PH:PH1|var[2]  ; ck           ; ck          ; 1.000        ; 0.000      ; 1.130      ;
; -0.098 ; bc:bloco_controle|state.S5        ; bo:four_bit|PH:PH1|var[1]  ; ck           ; ck          ; 1.000        ; 0.000      ; 1.130      ;
; -0.098 ; bc:bloco_controle|state.S5        ; bo:four_bit|PH:PH1|var[0]  ; ck           ; ck          ; 1.000        ; 0.000      ; 1.130      ;
; -0.091 ; bo:four_bit|registrador:regB|q[2] ; bo:four_bit|PH:PH1|var[7]  ; ck           ; ck          ; 1.000        ; 0.000      ; 1.123      ;
; -0.083 ; bo:four_bit|registrador:regB|q[1] ; bc:bloco_controle|state.S6 ; ck           ; ck          ; 1.000        ; 0.000      ; 1.115      ;
; -0.082 ; bo:four_bit|registrador:regB|q[1] ; bc:bloco_controle|state.S3 ; ck           ; ck          ; 1.000        ; 0.000      ; 1.114      ;
; -0.081 ; bo:four_bit|PH:PH1|var[0]         ; bo:four_bit|PH:PH1|var[5]  ; ck           ; ck          ; 1.000        ; 0.000      ; 1.113      ;
; -0.077 ; bc:bloco_controle|state.S1        ; bo:four_bit|PH:PH1|var[4]  ; ck           ; ck          ; 1.000        ; 0.001      ; 1.110      ;
; -0.074 ; bc:bloco_controle|state.S1        ; bo:four_bit|PH:PH1|var[6]  ; ck           ; ck          ; 1.000        ; 0.001      ; 1.107      ;
; -0.074 ; bc:bloco_controle|state.S1        ; bo:four_bit|PH:PH1|var[5]  ; ck           ; ck          ; 1.000        ; 0.001      ; 1.107      ;
; -0.074 ; bc:bloco_controle|state.S1        ; bo:four_bit|PH:PH1|var[3]  ; ck           ; ck          ; 1.000        ; 0.001      ; 1.107      ;
; -0.074 ; bc:bloco_controle|state.S1        ; bo:four_bit|PH:PH1|var[2]  ; ck           ; ck          ; 1.000        ; 0.001      ; 1.107      ;
; -0.074 ; bc:bloco_controle|state.S1        ; bo:four_bit|PH:PH1|var[1]  ; ck           ; ck          ; 1.000        ; 0.001      ; 1.107      ;
; -0.074 ; bc:bloco_controle|state.S1        ; bo:four_bit|PH:PH1|var[0]  ; ck           ; ck          ; 1.000        ; 0.001      ; 1.107      ;
; -0.065 ; bo:four_bit|registrador:regB|q[0] ; bo:four_bit|PH:PH1|var[5]  ; ck           ; ck          ; 1.000        ; 0.000      ; 1.097      ;
; -0.056 ; bo:four_bit|registrador:regB|q[1] ; bo:four_bit|PH:PH1|var[7]  ; ck           ; ck          ; 1.000        ; 0.000      ; 1.088      ;
; -0.046 ; bo:four_bit|PH:PH1|var[1]         ; bo:four_bit|PH:PH1|var[7]  ; ck           ; ck          ; 1.000        ; 0.000      ; 1.078      ;
; -0.039 ; bo:four_bit|PH:PH1|var[0]         ; bo:four_bit|PH:PH1|var[4]  ; ck           ; ck          ; 1.000        ; 0.000      ; 1.071      ;
; -0.032 ; bo:four_bit|PH:PH1|var[0]         ; bo:four_bit|PH:PH1|var[6]  ; ck           ; ck          ; 1.000        ; 0.000      ; 1.064      ;
; -0.026 ; bo:four_bit|registrador:regB|q[2] ; bo:four_bit|PH:PH1|var[5]  ; ck           ; ck          ; 1.000        ; 0.000      ; 1.058      ;
; -0.023 ; bo:four_bit|registrador:regB|q[0] ; bo:four_bit|PH:PH1|var[4]  ; ck           ; ck          ; 1.000        ; 0.000      ; 1.055      ;
; -0.016 ; bo:four_bit|registrador:regB|q[0] ; bo:four_bit|PH:PH1|var[6]  ; ck           ; ck          ; 1.000        ; 0.000      ; 1.048      ;
; -0.014 ; bo:four_bit|PH:PH1|var[2]         ; bo:four_bit|PH:PH1|var[7]  ; ck           ; ck          ; 1.000        ; 0.000      ; 1.046      ;
; -0.013 ; bo:four_bit|PH:PH1|var[4]         ; bo:four_bit|PH:PH1|var[7]  ; ck           ; ck          ; 1.000        ; 0.000      ; 1.045      ;
; -0.010 ; bo:four_bit|PH:PH1|var[0]         ; bo:four_bit|PH:PH1|var[3]  ; ck           ; ck          ; 1.000        ; 0.000      ; 1.042      ;
; 0.006  ; bo:four_bit|registrador:regB|q[0] ; bo:four_bit|PH:PH1|var[3]  ; ck           ; ck          ; 1.000        ; 0.000      ; 1.026      ;
; 0.009  ; bo:four_bit|registrador:regB|q[1] ; bo:four_bit|PH:PH1|var[5]  ; ck           ; ck          ; 1.000        ; 0.000      ; 1.023      ;
; 0.013  ; bo:four_bit|registrador:regB|q[3] ; bo:four_bit|PH:PH1|var[7]  ; ck           ; ck          ; 1.000        ; 0.000      ; 1.019      ;
; 0.015  ; bo:four_bit|PL:regA|var[0]        ; bc:bloco_controle|state.S6 ; ck           ; ck          ; 1.000        ; 0.000      ; 1.017      ;
; 0.016  ; bo:four_bit|PL:regA|var[0]        ; bc:bloco_controle|state.S3 ; ck           ; ck          ; 1.000        ; 0.000      ; 1.016      ;
; 0.016  ; bo:four_bit|registrador:regB|q[2] ; bo:four_bit|PH:PH1|var[4]  ; ck           ; ck          ; 1.000        ; 0.000      ; 1.016      ;
; 0.017  ; bo:four_bit|PH:PH1|var[3]         ; bo:four_bit|PH:PH1|var[7]  ; ck           ; ck          ; 1.000        ; 0.000      ; 1.015      ;
; 0.019  ; bo:four_bit|PH:PH1|var[1]         ; bo:four_bit|PH:PH1|var[5]  ; ck           ; ck          ; 1.000        ; 0.000      ; 1.013      ;
; 0.021  ; bo:four_bit|PL:regA|var[6]        ; bc:bloco_controle|state.S6 ; ck           ; ck          ; 1.000        ; 0.000      ; 1.011      ;
; 0.022  ; bo:four_bit|PL:regA|var[6]        ; bc:bloco_controle|state.S3 ; ck           ; ck          ; 1.000        ; 0.000      ; 1.010      ;
; 0.023  ; bo:four_bit|registrador:regB|q[2] ; bo:four_bit|PH:PH1|var[6]  ; ck           ; ck          ; 1.000        ; 0.000      ; 1.009      ;
; 0.026  ; bc:bloco_controle|state.S5        ; bo:four_bit|PL:regA|var[6] ; ck           ; ck          ; 1.000        ; 0.000      ; 1.006      ;
; 0.026  ; bc:bloco_controle|state.S5        ; bo:four_bit|PL:regA|var[5] ; ck           ; ck          ; 1.000        ; 0.000      ; 1.006      ;
; 0.026  ; bc:bloco_controle|state.S5        ; bo:four_bit|PL:regA|var[4] ; ck           ; ck          ; 1.000        ; 0.000      ; 1.006      ;
; 0.026  ; bc:bloco_controle|state.S5        ; bo:four_bit|PL:regA|var[3] ; ck           ; ck          ; 1.000        ; 0.000      ; 1.006      ;
; 0.026  ; bc:bloco_controle|state.S5        ; bo:four_bit|PL:regA|var[2] ; ck           ; ck          ; 1.000        ; 0.000      ; 1.006      ;
; 0.026  ; bc:bloco_controle|state.S5        ; bo:four_bit|PL:regA|var[1] ; ck           ; ck          ; 1.000        ; 0.000      ; 1.006      ;
; 0.026  ; bc:bloco_controle|state.S5        ; bo:four_bit|PL:regA|var[0] ; ck           ; ck          ; 1.000        ; 0.000      ; 1.006      ;
; 0.026  ; bc:bloco_controle|state.S5        ; bo:four_bit|PL:PL1|var[7]  ; ck           ; ck          ; 1.000        ; 0.000      ; 1.006      ;
; 0.032  ; bo:four_bit|PL:regA|var[1]        ; bc:bloco_controle|state.S6 ; ck           ; ck          ; 1.000        ; 0.000      ; 1.000      ;
; 0.033  ; bo:four_bit|PL:regA|var[1]        ; bc:bloco_controle|state.S3 ; ck           ; ck          ; 1.000        ; 0.000      ; 0.999      ;
; 0.033  ; bo:four_bit|PL:regA|var[5]        ; bc:bloco_controle|state.S6 ; ck           ; ck          ; 1.000        ; 0.000      ; 0.999      ;
; 0.034  ; bo:four_bit|PL:regA|var[5]        ; bc:bloco_controle|state.S3 ; ck           ; ck          ; 1.000        ; 0.000      ; 0.998      ;
; 0.041  ; bc:bloco_controle|state.S1        ; bo:four_bit|PL:regA|var[6] ; ck           ; ck          ; 1.000        ; 0.001      ; 0.992      ;
; 0.041  ; bc:bloco_controle|state.S1        ; bo:four_bit|PL:regA|var[5] ; ck           ; ck          ; 1.000        ; 0.001      ; 0.992      ;
; 0.041  ; bc:bloco_controle|state.S1        ; bo:four_bit|PL:regA|var[4] ; ck           ; ck          ; 1.000        ; 0.001      ; 0.992      ;
; 0.041  ; bc:bloco_controle|state.S1        ; bo:four_bit|PL:regA|var[3] ; ck           ; ck          ; 1.000        ; 0.001      ; 0.992      ;
; 0.041  ; bc:bloco_controle|state.S1        ; bo:four_bit|PL:regA|var[2] ; ck           ; ck          ; 1.000        ; 0.001      ; 0.992      ;
; 0.041  ; bc:bloco_controle|state.S1        ; bo:four_bit|PL:regA|var[1] ; ck           ; ck          ; 1.000        ; 0.001      ; 0.992      ;
; 0.041  ; bc:bloco_controle|state.S1        ; bo:four_bit|PL:regA|var[0] ; ck           ; ck          ; 1.000        ; 0.001      ; 0.992      ;
; 0.041  ; bc:bloco_controle|state.S1        ; bo:four_bit|PL:PL1|var[7]  ; ck           ; ck          ; 1.000        ; 0.001      ; 0.992      ;
; 0.045  ; bo:four_bit|registrador:regB|q[0] ; bc:bloco_controle|state.S6 ; ck           ; ck          ; 1.000        ; 0.000      ; 0.987      ;
; 0.045  ; bo:four_bit|registrador:regB|q[2] ; bo:four_bit|PH:PH1|var[3]  ; ck           ; ck          ; 1.000        ; 0.000      ; 0.987      ;
; 0.046  ; bo:four_bit|registrador:regB|q[0] ; bc:bloco_controle|state.S3 ; ck           ; ck          ; 1.000        ; 0.000      ; 0.986      ;
; 0.047  ; bo:four_bit|registrador:regB|q[4] ; bo:four_bit|PH:PH1|var[7]  ; ck           ; ck          ; 1.000        ; 0.000      ; 0.985      ;
; 0.051  ; bo:four_bit|PH:PH1|var[2]         ; bo:four_bit|PH:PH1|var[5]  ; ck           ; ck          ; 1.000        ; 0.000      ; 0.981      ;
; 0.051  ; bo:four_bit|registrador:regB|q[1] ; bo:four_bit|PH:PH1|var[4]  ; ck           ; ck          ; 1.000        ; 0.000      ; 0.981      ;
; 0.052  ; bo:four_bit|PH:PH1|var[4]         ; bo:four_bit|PH:PH1|var[5]  ; ck           ; ck          ; 1.000        ; 0.000      ; 0.980      ;
; 0.058  ; bo:four_bit|registrador:regB|q[1] ; bo:four_bit|PH:PH1|var[6]  ; ck           ; ck          ; 1.000        ; 0.000      ; 0.974      ;
; 0.061  ; bo:four_bit|PH:PH1|var[1]         ; bo:four_bit|PH:PH1|var[4]  ; ck           ; ck          ; 1.000        ; 0.000      ; 0.971      ;
; 0.065  ; bo:four_bit|PH:PH1|var[0]         ; bo:four_bit|PH:PH1|var[1]  ; ck           ; ck          ; 1.000        ; 0.000      ; 0.967      ;
; 0.068  ; bo:four_bit|PH:PH1|var[1]         ; bo:four_bit|PH:PH1|var[6]  ; ck           ; ck          ; 1.000        ; 0.000      ; 0.964      ;
; 0.078  ; bo:four_bit|registrador:regB|q[5] ; bc:bloco_controle|state.S6 ; ck           ; ck          ; 1.000        ; 0.000      ; 0.954      ;
; 0.078  ; bo:four_bit|registrador:regB|q[3] ; bo:four_bit|PH:PH1|var[5]  ; ck           ; ck          ; 1.000        ; 0.000      ; 0.954      ;
; 0.079  ; bo:four_bit|registrador:regB|q[5] ; bc:bloco_controle|state.S3 ; ck           ; ck          ; 1.000        ; 0.000      ; 0.953      ;
; 0.080  ; bo:four_bit|registrador:regB|q[1] ; bo:four_bit|PH:PH1|var[3]  ; ck           ; ck          ; 1.000        ; 0.000      ; 0.952      ;
; 0.081  ; bo:four_bit|registrador:regB|q[0] ; bo:four_bit|PH:PH1|var[1]  ; ck           ; ck          ; 1.000        ; 0.000      ; 0.951      ;
; 0.082  ; bo:four_bit|PH:PH1|var[3]         ; bo:four_bit|PH:PH1|var[5]  ; ck           ; ck          ; 1.000        ; 0.000      ; 0.950      ;
+--------+-----------------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'ck'                                                                                                                                      ;
+-------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; bc:bloco_controle|state.S0           ; bc:bloco_controle|state.S0            ; ck           ; ck          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bo:four_bit|registrador:regCont|q[0] ; bo:four_bit|registrador:regCont|q[0]  ; ck           ; ck          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bo:four_bit|registrador:regCont|q[1] ; bo:four_bit|registrador:regCont|q[1]  ; ck           ; ck          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bo:four_bit|registrador:regCont|q[2] ; bo:four_bit|registrador:regCont|q[2]  ; ck           ; ck          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; bo:four_bit|PH:PH1|var[7]            ; bo:four_bit|PH:PH1|var[7]             ; ck           ; ck          ; 0.000        ; 0.000      ; 0.367      ;
; 0.240 ; bo:four_bit|PL:PL1|var[1]            ; bo:four_bit|registrador:regMult|q[1]  ; ck           ; ck          ; 0.000        ; 0.000      ; 0.392      ;
; 0.243 ; bo:four_bit|PL:PL1|var[1]            ; bo:four_bit|PL:PL1|var[0]             ; ck           ; ck          ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; bo:four_bit|PL:PL1|var[5]            ; bo:four_bit|registrador:regMult|q[5]  ; ck           ; ck          ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; bo:four_bit|PL:regA|var[2]           ; bo:four_bit|PL:regA|var[1]            ; ck           ; ck          ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; bo:four_bit|PL:PL1|var[5]            ; bo:four_bit|PL:PL1|var[4]             ; ck           ; ck          ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; bo:four_bit|PL:PL1|var[2]            ; bo:four_bit|PL:PL1|var[1]             ; ck           ; ck          ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; bo:four_bit|PL:PL1|var[3]            ; bo:four_bit|PL:PL1|var[2]             ; ck           ; ck          ; 0.000        ; 0.000      ; 0.398      ;
; 0.246 ; bo:four_bit|PL:PL1|var[2]            ; bo:four_bit|registrador:regMult|q[2]  ; ck           ; ck          ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; bo:four_bit|PL:regA|var[1]           ; bo:four_bit|PL:regA|var[0]            ; ck           ; ck          ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; bo:four_bit|PL:PL1|var[3]            ; bo:four_bit|registrador:regMult|q[3]  ; ck           ; ck          ; 0.000        ; 0.000      ; 0.399      ;
; 0.251 ; bo:four_bit|registrador:regCont|q[1] ; bo:four_bit|registrador:regCont|q[2]  ; ck           ; ck          ; 0.000        ; 0.000      ; 0.403      ;
; 0.252 ; bo:four_bit|PL:regA|var[0]           ; bc:bloco_controle|state.S4            ; ck           ; ck          ; 0.000        ; 0.000      ; 0.404      ;
; 0.267 ; bo:four_bit|PL:regA|var[6]           ; bo:four_bit|PL:regA|var[5]            ; ck           ; ck          ; 0.000        ; 0.000      ; 0.419      ;
; 0.276 ; bo:four_bit|PL:regA|var[4]           ; bo:four_bit|PL:regA|var[3]            ; ck           ; ck          ; 0.000        ; 0.000      ; 0.428      ;
; 0.322 ; bc:bloco_controle|state.S3           ; bc:bloco_controle|state.S4            ; ck           ; ck          ; 0.000        ; 0.000      ; 0.474      ;
; 0.324 ; bo:four_bit|PL:PL1|var[0]            ; bo:four_bit|registrador:regMult|q[0]  ; ck           ; ck          ; 0.000        ; 0.000      ; 0.476      ;
; 0.328 ; bc:bloco_controle|state.S1           ; bo:four_bit|registrador:regCont|q[3]  ; ck           ; ck          ; 0.000        ; 0.000      ; 0.480      ;
; 0.332 ; bo:four_bit|registrador:regCont|q[0] ; bo:four_bit|registrador:regCont|q[1]  ; ck           ; ck          ; 0.000        ; 0.000      ; 0.484      ;
; 0.335 ; bo:four_bit|PL:PL1|var[4]            ; bo:four_bit|registrador:regMult|q[4]  ; ck           ; ck          ; 0.000        ; 0.000      ; 0.487      ;
; 0.336 ; bo:four_bit|PL:PL1|var[6]            ; bo:four_bit|registrador:regMult|q[6]  ; ck           ; ck          ; 0.000        ; 0.000      ; 0.488      ;
; 0.359 ; bc:bloco_controle|state.S0           ; bc:bloco_controle|state.S1            ; ck           ; ck          ; 0.000        ; 0.000      ; 0.511      ;
; 0.364 ; bc:bloco_controle|state.S1           ; bc:bloco_controle|state.S2            ; ck           ; ck          ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; bc:bloco_controle|state.S3           ; bc:bloco_controle|state.S5            ; ck           ; ck          ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; bo:four_bit|PH:PH1|var[3]            ; bo:four_bit|PH:PH1|var[2]             ; ck           ; ck          ; 0.000        ; 0.000      ; 0.518      ;
; 0.374 ; bo:four_bit|PL:regA|var[3]           ; bo:four_bit|PL:regA|var[2]            ; ck           ; ck          ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; bc:bloco_controle|state.S4           ; bc:bloco_controle|state.S5            ; ck           ; ck          ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; bo:four_bit|PH:PH1|var[6]            ; bo:four_bit|PH:PH1|var[5]             ; ck           ; ck          ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; bo:four_bit|PL:regA|var[7]           ; bo:four_bit|PL:regA|var[6]            ; ck           ; ck          ; 0.000        ; 0.000      ; 0.529      ;
; 0.379 ; bo:four_bit|PL:regA|var[5]           ; bo:four_bit|PL:regA|var[4]            ; ck           ; ck          ; 0.000        ; 0.000      ; 0.531      ;
; 0.383 ; bo:four_bit|PL:regA|var[0]           ; bc:bloco_controle|state.S5            ; ck           ; ck          ; 0.000        ; 0.000      ; 0.535      ;
; 0.384 ; bo:four_bit|PL:PL1|var[4]            ; bo:four_bit|PL:PL1|var[3]             ; ck           ; ck          ; 0.000        ; 0.000      ; 0.536      ;
; 0.386 ; bo:four_bit|PL:PL1|var[6]            ; bo:four_bit|PL:PL1|var[5]             ; ck           ; ck          ; 0.000        ; 0.000      ; 0.538      ;
; 0.403 ; bc:bloco_controle|state.S1           ; bo:four_bit|registrador:regCont|q[0]  ; ck           ; ck          ; 0.000        ; 0.000      ; 0.555      ;
; 0.403 ; bc:bloco_controle|state.S1           ; bo:four_bit|registrador:regCont|q[1]  ; ck           ; ck          ; 0.000        ; 0.000      ; 0.555      ;
; 0.404 ; bc:bloco_controle|state.S5           ; bo:four_bit|PL:regA|var[3]            ; ck           ; ck          ; 0.000        ; 0.000      ; 0.556      ;
; 0.404 ; bc:bloco_controle|state.S5           ; bo:four_bit|PL:regA|var[6]            ; ck           ; ck          ; 0.000        ; 0.000      ; 0.556      ;
; 0.405 ; bc:bloco_controle|state.S5           ; bo:four_bit|PL:regA|var[5]            ; ck           ; ck          ; 0.000        ; 0.000      ; 0.557      ;
; 0.406 ; bc:bloco_controle|state.S5           ; bo:four_bit|PL:regA|var[1]            ; ck           ; ck          ; 0.000        ; 0.000      ; 0.558      ;
; 0.406 ; bc:bloco_controle|state.S5           ; bo:four_bit|PL:regA|var[2]            ; ck           ; ck          ; 0.000        ; 0.000      ; 0.558      ;
; 0.409 ; bc:bloco_controle|state.S5           ; bo:four_bit|PL:PL1|var[7]             ; ck           ; ck          ; 0.000        ; 0.000      ; 0.561      ;
; 0.409 ; bc:bloco_controle|state.S1           ; bo:four_bit|registrador:regCont|q[2]  ; ck           ; ck          ; 0.000        ; 0.000      ; 0.561      ;
; 0.410 ; bc:bloco_controle|state.S5           ; bo:four_bit|PL:regA|var[0]            ; ck           ; ck          ; 0.000        ; 0.000      ; 0.562      ;
; 0.411 ; bc:bloco_controle|state.S5           ; bo:four_bit|PL:regA|var[4]            ; ck           ; ck          ; 0.000        ; 0.000      ; 0.563      ;
; 0.414 ; bc:bloco_controle|state.S5           ; bc:bloco_controle|state.S3            ; ck           ; ck          ; 0.000        ; 0.000      ; 0.566      ;
; 0.418 ; bo:four_bit|PH:PH1|var[6]            ; bo:four_bit|registrador:regMult|q[14] ; ck           ; ck          ; 0.000        ; 0.001      ; 0.571      ;
; 0.420 ; bo:four_bit|PH:PH1|srOUT             ; bo:four_bit|PL:PL1|var[7]             ; ck           ; ck          ; 0.000        ; 0.000      ; 0.572      ;
; 0.422 ; bo:four_bit|PH:PH1|var[0]            ; bo:four_bit|PH:PH1|srOUT              ; ck           ; ck          ; 0.000        ; 0.000      ; 0.574      ;
; 0.431 ; bo:four_bit|PH:PH1|var[4]            ; bo:four_bit|registrador:regMult|q[12] ; ck           ; ck          ; 0.000        ; 0.001      ; 0.584      ;
; 0.434 ; bo:four_bit|PH:PH1|var[1]            ; bo:four_bit|registrador:regMult|q[9]  ; ck           ; ck          ; 0.000        ; 0.001      ; 0.587      ;
; 0.434 ; bo:four_bit|registrador:regCont|q[3] ; bo:four_bit|registrador:regCont|q[3]  ; ck           ; ck          ; 0.000        ; 0.000      ; 0.586      ;
; 0.440 ; bc:bloco_controle|state.S2           ; bc:bloco_controle|state.S3            ; ck           ; ck          ; 0.000        ; 0.001      ; 0.593      ;
; 0.442 ; bc:bloco_controle|state.S6           ; bc:bloco_controle|state.S0            ; ck           ; ck          ; 0.000        ; -0.001     ; 0.593      ;
; 0.448 ; bc:bloco_controle|state.S2           ; bc:bloco_controle|state.S6            ; ck           ; ck          ; 0.000        ; 0.001      ; 0.601      ;
; 0.450 ; bo:four_bit|PH:PH1|var[7]            ; bo:four_bit|PH:PH1|var[6]             ; ck           ; ck          ; 0.000        ; 0.000      ; 0.602      ;
; 0.450 ; bo:four_bit|PL:PL1|var[7]            ; bo:four_bit|PL:PL1|var[6]             ; ck           ; ck          ; 0.000        ; -0.006     ; 0.596      ;
; 0.452 ; bo:four_bit|PL:PL1|var[7]            ; bo:four_bit|registrador:regMult|q[7]  ; ck           ; ck          ; 0.000        ; -0.006     ; 0.598      ;
; 0.453 ; bo:four_bit|registrador:regCont|q[0] ; bo:four_bit|registrador:regCont|q[2]  ; ck           ; ck          ; 0.000        ; 0.000      ; 0.605      ;
; 0.462 ; bc:bloco_controle|state.S5           ; bo:four_bit|PH:PH1|var[0]             ; ck           ; ck          ; 0.000        ; 0.000      ; 0.614      ;
; 0.462 ; bc:bloco_controle|state.S5           ; bo:four_bit|PH:PH1|var[5]             ; ck           ; ck          ; 0.000        ; 0.000      ; 0.614      ;
; 0.471 ; bc:bloco_controle|state.S5           ; bo:four_bit|PL:regA|var[7]            ; ck           ; ck          ; 0.000        ; 0.000      ; 0.623      ;
; 0.474 ; bo:four_bit|PH:PH1|var[5]            ; bo:four_bit|PH:PH1|var[4]             ; ck           ; ck          ; 0.000        ; 0.000      ; 0.626      ;
; 0.485 ; bo:four_bit|registrador:regCont|q[3] ; bc:bloco_controle|state.S5            ; ck           ; ck          ; 0.000        ; 0.001      ; 0.638      ;
; 0.507 ; bc:bloco_controle|state.S5           ; bo:four_bit|PH:PH1|var[1]             ; ck           ; ck          ; 0.000        ; 0.000      ; 0.659      ;
; 0.509 ; bo:four_bit|registrador:regCont|q[0] ; bo:four_bit|registrador:regCont|q[3]  ; ck           ; ck          ; 0.000        ; 0.000      ; 0.661      ;
; 0.510 ; bc:bloco_controle|state.S5           ; bo:four_bit|PH:PH1|var[6]             ; ck           ; ck          ; 0.000        ; 0.000      ; 0.662      ;
; 0.512 ; bc:bloco_controle|state.S5           ; bo:four_bit|PH:PH1|var[2]             ; ck           ; ck          ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; bc:bloco_controle|state.S1           ; bo:four_bit|PH:PH1|var[0]             ; ck           ; ck          ; 0.000        ; 0.001      ; 0.665      ;
; 0.513 ; bo:four_bit|PH:PH1|var[5]            ; bo:four_bit|registrador:regMult|q[13] ; ck           ; ck          ; 0.000        ; 0.001      ; 0.666      ;
; 0.514 ; bc:bloco_controle|state.S1           ; bo:four_bit|PH:PH1|var[3]             ; ck           ; ck          ; 0.000        ; 0.001      ; 0.667      ;
; 0.514 ; bc:bloco_controle|state.S1           ; bo:four_bit|PH:PH1|var[5]             ; ck           ; ck          ; 0.000        ; 0.001      ; 0.667      ;
; 0.515 ; bo:four_bit|PH:PH1|var[7]            ; bo:four_bit|registrador:regMult|q[15] ; ck           ; ck          ; 0.000        ; 0.001      ; 0.668      ;
; 0.517 ; bo:four_bit|PH:PH1|var[3]            ; bo:four_bit|registrador:regMult|q[11] ; ck           ; ck          ; 0.000        ; 0.001      ; 0.670      ;
; 0.521 ; bo:four_bit|PH:PH1|var[0]            ; bo:four_bit|registrador:regMult|q[8]  ; ck           ; ck          ; 0.000        ; 0.001      ; 0.674      ;
; 0.534 ; bo:four_bit|registrador:regB|q[6]    ; bo:four_bit|PH:PH1|var[6]             ; ck           ; ck          ; 0.000        ; 0.000      ; 0.686      ;
; 0.537 ; bc:bloco_controle|state.S1           ; bo:four_bit|PH:PH1|var[7]             ; ck           ; ck          ; 0.000        ; 0.001      ; 0.690      ;
; 0.543 ; bo:four_bit|PH:PH1|var[2]            ; bo:four_bit|PH:PH1|var[2]             ; ck           ; ck          ; 0.000        ; 0.000      ; 0.695      ;
; 0.547 ; bo:four_bit|PH:PH1|var[6]            ; bo:four_bit|PH:PH1|var[6]             ; ck           ; ck          ; 0.000        ; 0.000      ; 0.699      ;
; 0.556 ; bc:bloco_controle|state.S4           ; bo:four_bit|PH:PH1|var[7]             ; ck           ; ck          ; 0.000        ; 0.000      ; 0.708      ;
; 0.556 ; bc:bloco_controle|state.S5           ; bo:four_bit|PH:PH1|var[4]             ; ck           ; ck          ; 0.000        ; 0.000      ; 0.708      ;
; 0.557 ; bo:four_bit|registrador:regCont|q[0] ; bc:bloco_controle|state.S5            ; ck           ; ck          ; 0.000        ; 0.001      ; 0.710      ;
; 0.558 ; bc:bloco_controle|state.S1           ; bo:four_bit|PH:PH1|var[4]             ; ck           ; ck          ; 0.000        ; 0.001      ; 0.711      ;
; 0.561 ; bo:four_bit|registrador:regCont|q[1] ; bo:four_bit|registrador:regCont|q[3]  ; ck           ; ck          ; 0.000        ; 0.000      ; 0.713      ;
; 0.561 ; bo:four_bit|PH:PH1|var[4]            ; bo:four_bit|PH:PH1|var[3]             ; ck           ; ck          ; 0.000        ; 0.000      ; 0.713      ;
; 0.562 ; bo:four_bit|registrador:regCont|q[2] ; bo:four_bit|registrador:regCont|q[3]  ; ck           ; ck          ; 0.000        ; 0.000      ; 0.714      ;
; 0.571 ; bc:bloco_controle|state.S5           ; bo:four_bit|PL:PL1|var[1]             ; ck           ; ck          ; 0.000        ; -0.006     ; 0.717      ;
; 0.571 ; bc:bloco_controle|state.S5           ; bo:four_bit|PL:PL1|var[6]             ; ck           ; ck          ; 0.000        ; -0.006     ; 0.717      ;
; 0.572 ; bc:bloco_controle|state.S5           ; bo:four_bit|PL:PL1|var[4]             ; ck           ; ck          ; 0.000        ; -0.006     ; 0.718      ;
; 0.574 ; bc:bloco_controle|state.S5           ; bo:four_bit|PL:PL1|var[2]             ; ck           ; ck          ; 0.000        ; -0.006     ; 0.720      ;
; 0.574 ; bc:bloco_controle|state.S5           ; bo:four_bit|PL:PL1|var[3]             ; ck           ; ck          ; 0.000        ; -0.006     ; 0.720      ;
; 0.575 ; bc:bloco_controle|state.S5           ; bo:four_bit|PL:PL1|var[0]             ; ck           ; ck          ; 0.000        ; -0.006     ; 0.721      ;
; 0.576 ; bc:bloco_controle|state.S5           ; bo:four_bit|PL:PL1|var[5]             ; ck           ; ck          ; 0.000        ; -0.006     ; 0.722      ;
; 0.583 ; bo:four_bit|PH:PH1|var[1]            ; bo:four_bit|PH:PH1|var[0]             ; ck           ; ck          ; 0.000        ; 0.000      ; 0.735      ;
; 0.589 ; bc:bloco_controle|state.S1           ; bo:four_bit|PH:PH1|var[1]             ; ck           ; ck          ; 0.000        ; 0.001      ; 0.742      ;
; 0.591 ; bc:bloco_controle|state.S5           ; bo:four_bit|PH:PH1|var[3]             ; ck           ; ck          ; 0.000        ; 0.000      ; 0.743      ;
; 0.592 ; bc:bloco_controle|state.S1           ; bo:four_bit|PH:PH1|var[6]             ; ck           ; ck          ; 0.000        ; 0.001      ; 0.745      ;
+-------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'ck'                                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; ck    ; Rise       ; ck                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bc:bloco_controle|state.S0            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bc:bloco_controle|state.S0            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bc:bloco_controle|state.S1            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bc:bloco_controle|state.S1            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bc:bloco_controle|state.S2            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bc:bloco_controle|state.S2            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bc:bloco_controle|state.S3            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bc:bloco_controle|state.S3            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bc:bloco_controle|state.S4            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bc:bloco_controle|state.S4            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bc:bloco_controle|state.S5            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bc:bloco_controle|state.S5            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bc:bloco_controle|state.S6            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bc:bloco_controle|state.S6            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|PH:PH1|srOUT              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|PH:PH1|srOUT              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|PH:PH1|var[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|PH:PH1|var[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|PH:PH1|var[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|PH:PH1|var[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|PH:PH1|var[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|PH:PH1|var[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|PH:PH1|var[3]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|PH:PH1|var[3]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|PH:PH1|var[4]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|PH:PH1|var[4]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|PH:PH1|var[5]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|PH:PH1|var[5]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|PH:PH1|var[6]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|PH:PH1|var[6]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|PH:PH1|var[7]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|PH:PH1|var[7]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|PL:PL1|var[0]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|PL:PL1|var[0]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|PL:PL1|var[1]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|PL:PL1|var[1]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|PL:PL1|var[2]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|PL:PL1|var[2]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|PL:PL1|var[3]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|PL:PL1|var[3]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|PL:PL1|var[4]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|PL:PL1|var[4]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|PL:PL1|var[5]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|PL:PL1|var[5]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|PL:PL1|var[6]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|PL:PL1|var[6]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|PL:PL1|var[7]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|PL:PL1|var[7]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|PL:regA|var[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|PL:regA|var[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|PL:regA|var[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|PL:regA|var[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|PL:regA|var[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|PL:regA|var[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|PL:regA|var[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|PL:regA|var[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|PL:regA|var[4]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|PL:regA|var[4]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|PL:regA|var[5]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|PL:regA|var[5]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|PL:regA|var[6]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|PL:regA|var[6]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|PL:regA|var[7]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|PL:regA|var[7]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|registrador:regB|q[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|registrador:regB|q[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|registrador:regB|q[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|registrador:regB|q[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|registrador:regB|q[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|registrador:regB|q[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|registrador:regB|q[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|registrador:regB|q[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|registrador:regB|q[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|registrador:regB|q[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|registrador:regB|q[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|registrador:regB|q[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|registrador:regB|q[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|registrador:regB|q[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|registrador:regB|q[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|registrador:regB|q[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|registrador:regCont|q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|registrador:regCont|q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|registrador:regCont|q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|registrador:regCont|q[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|registrador:regCont|q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|registrador:regCont|q[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|registrador:regCont|q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|registrador:regCont|q[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|registrador:regMult|q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|registrador:regMult|q[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|registrador:regMult|q[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|registrador:regMult|q[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|registrador:regMult|q[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|registrador:regMult|q[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|registrador:regMult|q[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|registrador:regMult|q[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|registrador:regMult|q[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; ck    ; Rise       ; bo:four_bit|registrador:regMult|q[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; ck    ; Rise       ; bo:four_bit|registrador:regMult|q[14] ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; entA[*]   ; ck         ; 2.325  ; 2.325  ; Rise       ; ck              ;
;  entA[0]  ; ck         ; -0.451 ; -0.451 ; Rise       ; ck              ;
;  entA[1]  ; ck         ; 2.025  ; 2.025  ; Rise       ; ck              ;
;  entA[2]  ; ck         ; 1.875  ; 1.875  ; Rise       ; ck              ;
;  entA[3]  ; ck         ; 1.934  ; 1.934  ; Rise       ; ck              ;
;  entA[4]  ; ck         ; 1.970  ; 1.970  ; Rise       ; ck              ;
;  entA[5]  ; ck         ; 1.878  ; 1.878  ; Rise       ; ck              ;
;  entA[6]  ; ck         ; 1.892  ; 1.892  ; Rise       ; ck              ;
;  entA[7]  ; ck         ; 2.325  ; 2.325  ; Rise       ; ck              ;
; entB[*]   ; ck         ; 2.199  ; 2.199  ; Rise       ; ck              ;
;  entB[0]  ; ck         ; 2.030  ; 2.030  ; Rise       ; ck              ;
;  entB[1]  ; ck         ; 1.953  ; 1.953  ; Rise       ; ck              ;
;  entB[2]  ; ck         ; 1.936  ; 1.936  ; Rise       ; ck              ;
;  entB[3]  ; ck         ; 2.186  ; 2.186  ; Rise       ; ck              ;
;  entB[4]  ; ck         ; 1.947  ; 1.947  ; Rise       ; ck              ;
;  entB[5]  ; ck         ; 2.199  ; 2.199  ; Rise       ; ck              ;
;  entB[6]  ; ck         ; 1.948  ; 1.948  ; Rise       ; ck              ;
;  entB[7]  ; ck         ; 2.077  ; 2.077  ; Rise       ; ck              ;
; iniciar   ; ck         ; -0.442 ; -0.442 ; Rise       ; ck              ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; entA[*]   ; ck         ; 0.571  ; 0.571  ; Rise       ; ck              ;
;  entA[0]  ; ck         ; 0.571  ; 0.571  ; Rise       ; ck              ;
;  entA[1]  ; ck         ; -1.905 ; -1.905 ; Rise       ; ck              ;
;  entA[2]  ; ck         ; -1.755 ; -1.755 ; Rise       ; ck              ;
;  entA[3]  ; ck         ; -1.814 ; -1.814 ; Rise       ; ck              ;
;  entA[4]  ; ck         ; -1.850 ; -1.850 ; Rise       ; ck              ;
;  entA[5]  ; ck         ; -1.758 ; -1.758 ; Rise       ; ck              ;
;  entA[6]  ; ck         ; -1.772 ; -1.772 ; Rise       ; ck              ;
;  entA[7]  ; ck         ; -2.205 ; -2.205 ; Rise       ; ck              ;
; entB[*]   ; ck         ; -1.816 ; -1.816 ; Rise       ; ck              ;
;  entB[0]  ; ck         ; -1.910 ; -1.910 ; Rise       ; ck              ;
;  entB[1]  ; ck         ; -1.833 ; -1.833 ; Rise       ; ck              ;
;  entB[2]  ; ck         ; -1.816 ; -1.816 ; Rise       ; ck              ;
;  entB[3]  ; ck         ; -2.066 ; -2.066 ; Rise       ; ck              ;
;  entB[4]  ; ck         ; -1.827 ; -1.827 ; Rise       ; ck              ;
;  entB[5]  ; ck         ; -2.079 ; -2.079 ; Rise       ; ck              ;
;  entB[6]  ; ck         ; -1.828 ; -1.828 ; Rise       ; ck              ;
;  entB[7]  ; ck         ; -1.957 ; -1.957 ; Rise       ; ck              ;
; iniciar   ; ck         ; 0.565  ; 0.565  ; Rise       ; ck              ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; mult[*]   ; ck         ; 4.040 ; 4.040 ; Rise       ; ck              ;
;  mult[0]  ; ck         ; 3.778 ; 3.778 ; Rise       ; ck              ;
;  mult[1]  ; ck         ; 3.887 ; 3.887 ; Rise       ; ck              ;
;  mult[2]  ; ck         ; 3.766 ; 3.766 ; Rise       ; ck              ;
;  mult[3]  ; ck         ; 3.775 ; 3.775 ; Rise       ; ck              ;
;  mult[4]  ; ck         ; 3.748 ; 3.748 ; Rise       ; ck              ;
;  mult[5]  ; ck         ; 3.875 ; 3.875 ; Rise       ; ck              ;
;  mult[6]  ; ck         ; 3.782 ; 3.782 ; Rise       ; ck              ;
;  mult[7]  ; ck         ; 3.891 ; 3.891 ; Rise       ; ck              ;
;  mult[8]  ; ck         ; 4.040 ; 4.040 ; Rise       ; ck              ;
;  mult[9]  ; ck         ; 4.016 ; 4.016 ; Rise       ; ck              ;
;  mult[10] ; ck         ; 4.019 ; 4.019 ; Rise       ; ck              ;
;  mult[11] ; ck         ; 3.928 ; 3.928 ; Rise       ; ck              ;
;  mult[12] ; ck         ; 4.032 ; 4.032 ; Rise       ; ck              ;
;  mult[13] ; ck         ; 3.924 ; 3.924 ; Rise       ; ck              ;
;  mult[14] ; ck         ; 3.801 ; 3.801 ; Rise       ; ck              ;
;  mult[15] ; ck         ; 3.970 ; 3.970 ; Rise       ; ck              ;
; pronto    ; ck         ; 3.888 ; 3.888 ; Rise       ; ck              ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; mult[*]   ; ck         ; 3.748 ; 3.748 ; Rise       ; ck              ;
;  mult[0]  ; ck         ; 3.778 ; 3.778 ; Rise       ; ck              ;
;  mult[1]  ; ck         ; 3.887 ; 3.887 ; Rise       ; ck              ;
;  mult[2]  ; ck         ; 3.766 ; 3.766 ; Rise       ; ck              ;
;  mult[3]  ; ck         ; 3.775 ; 3.775 ; Rise       ; ck              ;
;  mult[4]  ; ck         ; 3.748 ; 3.748 ; Rise       ; ck              ;
;  mult[5]  ; ck         ; 3.875 ; 3.875 ; Rise       ; ck              ;
;  mult[6]  ; ck         ; 3.782 ; 3.782 ; Rise       ; ck              ;
;  mult[7]  ; ck         ; 3.891 ; 3.891 ; Rise       ; ck              ;
;  mult[8]  ; ck         ; 4.040 ; 4.040 ; Rise       ; ck              ;
;  mult[9]  ; ck         ; 4.016 ; 4.016 ; Rise       ; ck              ;
;  mult[10] ; ck         ; 4.019 ; 4.019 ; Rise       ; ck              ;
;  mult[11] ; ck         ; 3.928 ; 3.928 ; Rise       ; ck              ;
;  mult[12] ; ck         ; 4.032 ; 4.032 ; Rise       ; ck              ;
;  mult[13] ; ck         ; 3.924 ; 3.924 ; Rise       ; ck              ;
;  mult[14] ; ck         ; 3.801 ; 3.801 ; Rise       ; ck              ;
;  mult[15] ; ck         ; 3.970 ; 3.970 ; Rise       ; ck              ;
; pronto    ; ck         ; 3.888 ; 3.888 ; Rise       ; ck              ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.558  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  ck              ; -1.558  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -50.447 ; 0.0   ; 0.0      ; 0.0     ; -61.38              ;
;  ck              ; -50.447 ; 0.000 ; N/A      ; N/A     ; -61.380             ;
+------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; entA[*]   ; ck         ; 4.445  ; 4.445  ; Rise       ; ck              ;
;  entA[0]  ; ck         ; -0.213 ; -0.213 ; Rise       ; ck              ;
;  entA[1]  ; ck         ; 3.846  ; 3.846  ; Rise       ; ck              ;
;  entA[2]  ; ck         ; 3.547  ; 3.547  ; Rise       ; ck              ;
;  entA[3]  ; ck         ; 3.617  ; 3.617  ; Rise       ; ck              ;
;  entA[4]  ; ck         ; 3.715  ; 3.715  ; Rise       ; ck              ;
;  entA[5]  ; ck         ; 3.563  ; 3.563  ; Rise       ; ck              ;
;  entA[6]  ; ck         ; 3.494  ; 3.494  ; Rise       ; ck              ;
;  entA[7]  ; ck         ; 4.445  ; 4.445  ; Rise       ; ck              ;
; entB[*]   ; ck         ; 4.110  ; 4.110  ; Rise       ; ck              ;
;  entB[0]  ; ck         ; 3.824  ; 3.824  ; Rise       ; ck              ;
;  entB[1]  ; ck         ; 3.617  ; 3.617  ; Rise       ; ck              ;
;  entB[2]  ; ck         ; 3.591  ; 3.591  ; Rise       ; ck              ;
;  entB[3]  ; ck         ; 4.110  ; 4.110  ; Rise       ; ck              ;
;  entB[4]  ; ck         ; 3.606  ; 3.606  ; Rise       ; ck              ;
;  entB[5]  ; ck         ; 4.070  ; 4.070  ; Rise       ; ck              ;
;  entB[6]  ; ck         ; 3.613  ; 3.613  ; Rise       ; ck              ;
;  entB[7]  ; ck         ; 3.883  ; 3.883  ; Rise       ; ck              ;
; iniciar   ; ck         ; -0.255 ; -0.255 ; Rise       ; ck              ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; entA[*]   ; ck         ; 0.571  ; 0.571  ; Rise       ; ck              ;
;  entA[0]  ; ck         ; 0.571  ; 0.571  ; Rise       ; ck              ;
;  entA[1]  ; ck         ; -1.905 ; -1.905 ; Rise       ; ck              ;
;  entA[2]  ; ck         ; -1.755 ; -1.755 ; Rise       ; ck              ;
;  entA[3]  ; ck         ; -1.814 ; -1.814 ; Rise       ; ck              ;
;  entA[4]  ; ck         ; -1.850 ; -1.850 ; Rise       ; ck              ;
;  entA[5]  ; ck         ; -1.758 ; -1.758 ; Rise       ; ck              ;
;  entA[6]  ; ck         ; -1.772 ; -1.772 ; Rise       ; ck              ;
;  entA[7]  ; ck         ; -2.205 ; -2.205 ; Rise       ; ck              ;
; entB[*]   ; ck         ; -1.816 ; -1.816 ; Rise       ; ck              ;
;  entB[0]  ; ck         ; -1.910 ; -1.910 ; Rise       ; ck              ;
;  entB[1]  ; ck         ; -1.833 ; -1.833 ; Rise       ; ck              ;
;  entB[2]  ; ck         ; -1.816 ; -1.816 ; Rise       ; ck              ;
;  entB[3]  ; ck         ; -2.066 ; -2.066 ; Rise       ; ck              ;
;  entB[4]  ; ck         ; -1.827 ; -1.827 ; Rise       ; ck              ;
;  entB[5]  ; ck         ; -2.079 ; -2.079 ; Rise       ; ck              ;
;  entB[6]  ; ck         ; -1.828 ; -1.828 ; Rise       ; ck              ;
;  entB[7]  ; ck         ; -1.957 ; -1.957 ; Rise       ; ck              ;
; iniciar   ; ck         ; 0.565  ; 0.565  ; Rise       ; ck              ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; mult[*]   ; ck         ; 7.177 ; 7.177 ; Rise       ; ck              ;
;  mult[0]  ; ck         ; 6.650 ; 6.650 ; Rise       ; ck              ;
;  mult[1]  ; ck         ; 6.887 ; 6.887 ; Rise       ; ck              ;
;  mult[2]  ; ck         ; 6.638 ; 6.638 ; Rise       ; ck              ;
;  mult[3]  ; ck         ; 6.646 ; 6.646 ; Rise       ; ck              ;
;  mult[4]  ; ck         ; 6.621 ; 6.621 ; Rise       ; ck              ;
;  mult[5]  ; ck         ; 6.872 ; 6.872 ; Rise       ; ck              ;
;  mult[6]  ; ck         ; 6.652 ; 6.652 ; Rise       ; ck              ;
;  mult[7]  ; ck         ; 6.891 ; 6.891 ; Rise       ; ck              ;
;  mult[8]  ; ck         ; 7.151 ; 7.151 ; Rise       ; ck              ;
;  mult[9]  ; ck         ; 7.148 ; 7.148 ; Rise       ; ck              ;
;  mult[10] ; ck         ; 7.161 ; 7.161 ; Rise       ; ck              ;
;  mult[11] ; ck         ; 6.963 ; 6.963 ; Rise       ; ck              ;
;  mult[12] ; ck         ; 7.177 ; 7.177 ; Rise       ; ck              ;
;  mult[13] ; ck         ; 6.937 ; 6.937 ; Rise       ; ck              ;
;  mult[14] ; ck         ; 6.683 ; 6.683 ; Rise       ; ck              ;
;  mult[15] ; ck         ; 7.013 ; 7.013 ; Rise       ; ck              ;
; pronto    ; ck         ; 6.896 ; 6.896 ; Rise       ; ck              ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; mult[*]   ; ck         ; 3.748 ; 3.748 ; Rise       ; ck              ;
;  mult[0]  ; ck         ; 3.778 ; 3.778 ; Rise       ; ck              ;
;  mult[1]  ; ck         ; 3.887 ; 3.887 ; Rise       ; ck              ;
;  mult[2]  ; ck         ; 3.766 ; 3.766 ; Rise       ; ck              ;
;  mult[3]  ; ck         ; 3.775 ; 3.775 ; Rise       ; ck              ;
;  mult[4]  ; ck         ; 3.748 ; 3.748 ; Rise       ; ck              ;
;  mult[5]  ; ck         ; 3.875 ; 3.875 ; Rise       ; ck              ;
;  mult[6]  ; ck         ; 3.782 ; 3.782 ; Rise       ; ck              ;
;  mult[7]  ; ck         ; 3.891 ; 3.891 ; Rise       ; ck              ;
;  mult[8]  ; ck         ; 4.040 ; 4.040 ; Rise       ; ck              ;
;  mult[9]  ; ck         ; 4.016 ; 4.016 ; Rise       ; ck              ;
;  mult[10] ; ck         ; 4.019 ; 4.019 ; Rise       ; ck              ;
;  mult[11] ; ck         ; 3.928 ; 3.928 ; Rise       ; ck              ;
;  mult[12] ; ck         ; 4.032 ; 4.032 ; Rise       ; ck              ;
;  mult[13] ; ck         ; 3.924 ; 3.924 ; Rise       ; ck              ;
;  mult[14] ; ck         ; 3.801 ; 3.801 ; Rise       ; ck              ;
;  mult[15] ; ck         ; 3.970 ; 3.970 ; Rise       ; ck              ;
; pronto    ; ck         ; 3.888 ; 3.888 ; Rise       ; ck              ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; ck         ; ck       ; 297      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; ck         ; ck       ; 297      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 18    ; 18   ;
; Unconstrained Input Port Paths  ; 25    ; 25   ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 17    ; 17   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Tue Nov 10 03:54:56 2020
Info: Command: quartus_sta multiplier2 -c multiplier2
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'multiplier2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name ck ck
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.558
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.558       -50.447 ck 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 ck 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -61.380 ck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.146
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.146        -1.868 ck 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 ck 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -61.380 ck 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4541 megabytes
    Info: Processing ended: Tue Nov 10 03:54:57 2020
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


