{"patent_id": "10-2023-0041439", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2024-0101292", "출원번호": "10-2023-0041439", "발명의 명칭": "고대역 외부 메모리 데이터 전송 장치", "출원인": "한국전자통신연구원", "발명자": "김주엽"}}
{"patent_id": "10-2023-0041439", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "마스터 블록; 상기 마스터 블록의 데이터 읽기 요청에 따라 고대역 외부 메모리의 데이터를 저장하는 메모리 컨트롤러; 및상기 마스터 블록과 상기 메모리 컨트롤러 사이에 연결되는 인터커넥트를 포함하고, 상기 마스터 블록은 상기 인터커넥트를 통해 상기 메모리 컨트롤러에 상기 데이터 읽기 요청을 수행하고 상기메모리 컨트롤러에서 상기 데이터를 직접 읽어들이는 것을 특징으로 하는 고대역 외부 메모리 데이터 전송장치."}
{"patent_id": "10-2023-0041439", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서, 상기 마스터 블록은 상기 인터커넥트를 통해 상기 메모리 컨트롤러와 연결되는 인터페이스 및 상기 메모리 컨트롤러에 직접 연결되는 인터페이스를 구비하는 것을 특징으로 하는 고대역 외부 메모리 데이터 전송 장치."}
{"patent_id": "10-2023-0041439", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1항에 있어서, 상기 데이터는 읽기 전용 데이터인 것을 특징으로 하는 고대역 외부 메모리 데이터 전송 장치."}
{"patent_id": "10-2023-0041439", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제3항에 있어서, 상기 읽기 전용 데이터는 인공지능 인식 또는 추론을 위한 학습 파라미터에 해당하는 데이터인 것을 특징으로 하는 고대역 외부 메모리데이터 전송 장치."}
{"patent_id": "10-2023-0041439", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제1항에 있어서, 상기 메모리 컨트롤러는 상기 마스터 블록의 데이터 읽기 요청에 따라 상기 고대역 외부 메모리에서 상기 데이터를 읽어들여 저장하는메모리부; 및상기 메모리부와 상기 고대역 외부 메모리 및 상기 마스터 블록 간의 인터페이스를 제공하는 메모리 컨트롤러인터페이스를 포함하는 것을 특징으로 하는 고대역 외부 메모리 데이터 전송 장치."}
{"patent_id": "10-2023-0041439", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제5항에 있어서, 상기 메모리부는 상기 마스터 블록과 직접 연결되고, 상기 메모리 컨트롤러 인터페이스는 상기 인터커넥트를 통해 상기 마스터 블록과 연결되는 것을 특징으로 하는고대역 외부 메모리 데이터 전송 장치."}
{"patent_id": "10-2023-0041439", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제5항에 있어서, 상기 메모리부는 캐시 메모리인 것을 특징으로 하는 고대역 외부 메모리 데이터 전송 장치."}
{"patent_id": "10-2023-0041439", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "공개특허 10-2024-0101292-3-제5항에 있어서, 상기 메모리 컨트롤러 인터페이스는 상기 고대역 외부 메모리의 주소 영역이 배분되는 것을 특징으로 하는 고대역 외부 메모리 데이터 전송 장치."}
{"patent_id": "10-2023-0041439", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제5항에 있어서, 상기 메모리 컨트롤러 인터페이스는 서로 간에 연결되어 상기 메모리부의 데이터 읽기 요청에 따른 다른 주소 영역에 대한 접근도 가능하도록 하는것을 특징으로 하는 고대역 외부 메모리 데이터 전송 장치."}
{"patent_id": "10-2023-0041439", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제9항에 있어서, 상기 메모리 컨트롤러 인터페이스는 상기 메모리부의 데이터 읽기 요청이 자신에 할당된 주소 영역의 데이터에 대한 데이터 읽기 요청인지에 따라다른 메모리 컨트롤러 인터페이스에 읽기 작업을 수행하도록 요청하는 것을 특징으로 하는 고대역 외부 메모리데이터 전송 장치."}
{"patent_id": "10-2023-0041439", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "마스터 블록; 상기 마스터 블록의 데이터 읽기 요청에 따라 고대역 외부 메모리에서 데이터를 읽어들여 저장하는 메모리부;및상기 메모리부와 상기 고대역 외부 메모리 및 상기 마스터 블록 간의 인터페이스를 제공하는 메모리 컨트롤러인터페이스를 포함하는 고대역 외부 메모리 데이터 전송 장치."}
{"patent_id": "10-2023-0041439", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제11항에 있어서, 상기 마스터 블록은 인터커넥트를 통해 상기 메모리 컨트롤러 인터페이스에 연결되는 인터페이스 및 상기 메모리부에 직접 연결되는인터페이스를 구비하는 것을 특징으로 하는 고대역 외부 메모리 데이터 전송 장치."}
{"patent_id": "10-2023-0041439", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제11항에 있어서, 상기 데이터는 읽기 전용 데이터인 것을 특징으로 하는 고대역 외부 메모리 데이터 전송 장치."}
{"patent_id": "10-2023-0041439", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제13항에 있어서, 상기 읽기 전용 데이터는 인공지능 인식 또는 추론을 위한 학습 파라미터에 해당하는 데이터인 것을 특징으로 하는 고대역 외부 메모리데이터 전송 장치."}
{"patent_id": "10-2023-0041439", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제11항에 있어서, 상기 메모리부는 캐시 메모리인 것을 특징으로 하는 고대역 외부 메모리 데이터 전송 장치."}
{"patent_id": "10-2023-0041439", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제11항에 있어서, 상기 메모리 컨트롤러 인터페이스는 상기 고대역 외부 메모리의 주소 영역이 배분되는 것을 특징으로 하는 고대역 외부 메모리 데이터 전송 장치."}
{"patent_id": "10-2023-0041439", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제11항에 있어서, 상기 메모리 컨트롤러 인터페이스는 공개특허 10-2024-0101292-4-서로 간에 연결되어 상기 메모리부의 데이터 읽기 요청에 따른 다른 주소 영역에 대한 접근도 가능하도록 하는것을 특징으로 하는 고대역 외부 메모리 데이터 전송 장치."}
{"patent_id": "10-2023-0041439", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제17항에 있어서, 상기 메모리 컨트롤러 인터페이스는 상기 메모리부의 데이터 읽기 요청이 자신에 할당된 주소 영역의 데이터에 대한 데이터 읽기 요청인지에 따라다른 메모리 컨트롤러 인터페이스에 읽기 작업을 수행하도록 요청하는 것을 특징으로 하는 고대역 외부 메모리데이터 전송 장치."}
{"patent_id": "10-2023-0041439", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명은 고대역 외부 메모리 데이터 전송 장치에 관한 것으로, 마스터 블록; 마스터 블록의 데이터 읽기 요청 에 따라 고대역 외부 메모리의 데이터를 저장하는 메모리 컨트롤러; 및 마스터 블록과 메모리 컨트롤러 사이에 연결되는 인터커넥트를 포함하고, 마스터 블록은 인터커넥트를 통해 메모리 컨트롤러에 데이터 읽기 요청을 수행 하고 메모리 컨트롤러에서 데이터를 직접 읽어들이는 것을 특징으로 한다."}
{"patent_id": "10-2023-0041439", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 고대역 외부 메모리 데이터 전송 장치에 관한 것이다."}
{"patent_id": "10-2023-0041439", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "일반적으로, 고대역 외부 메모리 칩 내부의 컨트롤러는 칩 내부의 다수의 채널을 통해 인터커넥트와 연결된다. 고대역 메모리 컨트롤러는 내부의 메모리 컨트롤러 인터페이스를 통해 칩 내 인터커넥트와 연결되고, 전체 고대 역 외부 메모리 주소 영역이 메모리 컨트롤러 인터페이스별로 균등하게 배분되어 주소가 할당된다. 그러나, 종래의 인터커넥트 연결 구조는 다중 마스터 블록에 대한 동시 데이터 전송 요청에 대해 인터커넥트 상 에서 발생할 수 밖에 없는 트래픽 병목현상을 회피할 수 없다. 또한, 종래의 인터커넥트 연결 구조는 중재 (Arbitration)에 의한 지연이 발생하고, 이에 따른 전체 데이터 전송 지연을 회피할 수 없다. 즉, 종래의 인터커넥트 연결 구조는 고대역 외부 메모리에 대한 최대 성능치를 활용할 수 없는 구조적인 문제를 안고 있다. 따라서, 고대역 외부 메모리의 전송 성능을 충분히 활용하기 위한 방안이 필요한 실정이다."}
{"patent_id": "10-2023-0041439", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 2, "content": "본 발명의 배경기술은 대한민국 공개특허공보 10-2022-0117433호(2022.08.24)의 '인공지능 반도체에 최적화된 개방형 메모리 서브 시스템'에 개시되어 있다."}
{"patent_id": "10-2023-0041439", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명은 다수의 마스터 블록들이 고대역 외부 메모리에 대해 동시에 접근하더라도 고대역 외부 메모리에 대한 성능을 충분히 확보할 수 있도록 하는 고대역 외부 메모리 데이터 전송 장치를 제공하는 데 그 목적이 있다."}
{"patent_id": "10-2023-0041439", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 발명의 일부 실시 예에 따른 고대역 외부 메모리 데이터 전송 장치는 마스터 블록; 상기 마스터 블록의 데이 터 읽기 요청에 따라 고대역 외부 메모리의 데이터를 저장하는 메모리 컨트롤러; 및 상기 마스터 블록과 상기 메모리 컨트롤러 사이에 연결되는 인터커넥트를 포함하고, 상기 마스터 블록은 상기 인터커넥트를 통해 상기 메 모리 컨트롤러에 상기 데이터 읽기 요청을 수행하고 상기 메모리 컨트롤러에서 상기 데이터를 직접 읽어들이는 것을 특징으로 한다. 본 발명의 일부 실시 예의 상기 마스터 블록은 상기 인터커넥트를 통해 상기 메모리 컨트롤러와 연결되는 인터 페이스 및 상기 메모리 컨트롤러에 직접 연결되는 인터페이스를 구비하는 것을 특징으로 한다. 본 발명의 일부 실시 예의 상기 데이터는 읽기 전용 데이터인 것을 특징으로 한다. 본 발명의 일부 실시 예의 상기 읽기 전용 데이터는 인공지능 인식 또는 추론을 위한 학습 파라미터에 해당하는 데이터인 것을 특징으로 한다.본 발명의 일부 실시 예의 상기 메모리 컨트롤러는 상기 마스터 블록의 데이터 읽기 요청에 따라 상기 고대역 외부 메모리에서 상기 데이터를 읽어들여 저장하는 메모리부; 및 상기 메모리부와 상기 고대역 외부 메모리 및 상기 마스터 블록 간의 인터페이스를 제공하는 메모리 컨트롤러 인터페이스를 포함하는 것을 특징으로 한다. 본 발명의 일부 실시 예의 상기 메모리부는 상기 마스터 블록과 직접 연결되고, 상기 메모리 컨트롤러 인터페이 스는 상기 인터커넥트를 통해 상기 마스터 블록과 연결되는 것을 특징으로 한다. 본 발명의 일부 실시 예의 상기 메모리부는 캐시 메모리인 것을 특징으로 한다. 본 발명의 일부 실시 예의 상기 메모리 컨트롤러 인터페이스는 상기 고대역 외부 메모리의 주소 영역이 배분되 는 것을 특징으로 한다. 본 발명의 일부 실시 예의 상기 메모리 컨트롤러 인터페이스는 서로 간에 연결되어 상기 메모리부의 데이터 읽 기 요청에 따른 다른 주소 영역에 대한 접근도 가능하도록 하는 것을 특징으로 한다. 본 발명의 상기 메모리 컨트롤러 인터페이스는 상기 메모리부의 데이터 읽기 요청이 자신에 할당된 주소 영역의 데이터에 대한 데이터 읽기 요청인지에 따라 다른 메모리 컨트롤러 인터페이스에 읽기 작업을 수행하도록 요청 하는 것을 특징으로 한다. 본 발명의 다른 실시 예에 따른 고대역 외부 메모리 데이터 전송 장치는 마스터 블록; 상기 마스터 블록의 데이 터 읽기 요청에 따라 고대역 외부 메모리에서 데이터를 읽어들여 저장하는 메모리부; 및 상기 메모리부와 상기 고대역 외부 메모리 및 상기 마스터 블록 간의 인터페이스를 제공하는 메모리 컨트롤러 인터페이스를 포함하는 것을 특징으로 한다. 본 발명의 일부 실시 예의 상기 마스터 블록은 인터커넥트를 통해 상기 메모리 컨트롤러 인터페이스에 연결되는 인터페이스 및 상기 메모리부에 직접 연결되는 인터페이스를 구비하는 것을 특징으로 한다. 본 발명의 일부 실시 예의 상기 데이터는 읽기 전용 데이터인 것을 특징으로 한다. 본 발명의 일부 실시 예의 상기 읽기 전용 데이터는 인공지능 인식 또는 추론을 위한 학습 파라미터에 해당하는 데이터인 것을 특징으로 한다. 본 발명의 일부 실시 예의 상기 메모리부는 캐시 메모리인 것을 특징으로 한다. 본 발명의 일부 실시 예의 상기 메모리 컨트롤러 인터페이스는 상기 고대역 외부 메모리의 주소 영역이 배분되 는 것을 특징으로 한다. 본 발명의 일부 실시 예의 상기 메모리 컨트롤러 인터페이스는 서로 간에 연결되어 상기 메모리부의 데이터 읽 기 요청에 따른 다른 주소 영역에 대한 접근도 가능하도록 하는 것을 특징으로 한다. 본 발명의 일부 실시 예의 상기 메모리 컨트롤러 인터페이스는 상기 메모리부의 데이터 읽기 요청이 자신에 할 당된 주소 영역의 데이터에 대한 데이터 읽기 요청인지에 따라 다른 메모리 컨트롤러 인터페이스에 읽기 작업을 수행하도록 요청하는 것을 특징으로 한다."}
{"patent_id": "10-2023-0041439", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명의 일 측면에 따른 고대역 외부 메모리 데이터 전송 장치는 인공지능 알고리즘을 연산을 분할하여 병렬 적으로 수행하는 마스터 블록들이 고대역 외부 메모리에 대한 접근을 시도하더라도 고대역 외부 메모리에 대한 성능을 충분히 확보할 수 있도록 한다. 본 발명의 다른 측면에 따른 고대역 외부 메모리 데이터 전송 장치는 하이퍼스케일 수준의 대용량 학습 파라미 터를 읽어들여 연산을 수행하는 다중 마스터 블록 형상의 인공지능 반도체 성능을 향상시킬 수 있다."}
{"patent_id": "10-2023-0041439", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하에서는 본 발명의 일 실시 예에 따른 고대역 외부 메모리 데이터 전송 장치의 실시 예를 설명한다. 이 과정 에서 도면에 도시된 선들의 두께나 구성요소의 크기 등은 설명의 명료성과 편의상 과장되게 도시되어 있을 수 있다. 또한, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례에 따라 달라질 수 있다. 그러므로, 이러한 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대 로 내려져야 할 것이다. 도 1은 본 발명의 일 실시 예에 따른 고대역 외부 메모리 데이터 전송 장치의 블럭 구성도이다. 도 1을 참조하면, 본 발명의 일 실시 예에 따른 고대역 외부 메모리 데이터 전송 장치는 인터커넥트, 마스 터 블록 및 메모리 컨트롤러를 포함한다. 인터커넥트, 마스터 블록 및 메모리 컨트롤러는 다이에 탑재될 수 있다. 인터커넥트는 마스터 블록과 메모리 컨트롤러를 연결한다. 여기서, 인터커넥트는 메모리 컨트롤러 내 메모리 컨트롤러 인터페이스에 연결될 수 있다. 인터커넥트는 복수 개의 마스터 블록 및 복수 개의 메모리 컨트롤러 인터페이스에 연결된다. 이 경우, 인터커넥트는 마스터 블록과 메모리 컨트롤러 인터페이스를 매칭시켜 연결한다. 인터커넥트는 마스터 블록의 데이터 읽기 요청을 메모리 컨트롤러에 전달한다. 인터커넥트(10 0)는 각 마스터 블록의 데이터 읽기 요청을 해당 마스터 블록에 매칭된 메모리 컨트롤러 인터페이스 에 전달한다. 마스터 블록은 복수 개가 병렬로 구비된다. 마스터 블록은 인공지능 알고리즘 연산을 수행한다. 여기서, 복수 개의 마스터 블록은 각각 인공지능 알고리즘 연산을 분할하여 병렬적으로 수행할 수 있다. 마스터 블록은 인터커넥트를 통해 메모리 컨트롤러와 연결되는 인터페이스, 및 메모리 컨트롤러 에 직접 연결되는 인터페이스를 모두 구비한다. 즉, 마스터 블록은 인터커넥트를 통해 메모리 컨트롤러 내 메모리 컨트롤러 인터페이스와 연결됨과 더불어 메모리 컨트롤러 내 메모리부(31 0)와도 직접 연결된다. 메모리 컨트롤러 인터페이스와 메모리부는 직접 연결된다. 여기서, \"직접 연결되는 것\"은 마스터 블록과 메모리부 간에 상기한 인터커텍트의 별도의 시스 템이나 메모리 또는 장치 등을 경유하지 않고 연결되는 것을 의미한다. 마스터 블록이 인터커넥트를 통해 메모리 컨트롤러 내 메모리 컨트롤러 인터페이스와 연결 되고 메모리 컨트롤러 인터페이스와 메모리부가 연결됨에 따라, 마스터 블록은 인터커넥트(10 0)를 통해 메모리부 컨트롤러의 메모리부에 데이터 읽기 요청을 수행할 수 있다. 이때, 마스터 블록의 데이터 읽기 요청은 인터커넥트와 메모리 컨트롤러 인터페이스부를 통해 메모리부에 전달된다. 마스터 블록이 메모리 컨트롤러 내 메모리부와 직접 연결됨에 따라, 마스터 블록은 메모리 부에 저장된 데이터를 읽어들일 수 있다. 메모리 컨트롤러는 마스터 블록의 데이터 읽기 요청에 따라 고대역 외부 메모리(High-Band external Memory; HBM)에서 데이터를 읽어들여 저장한다. 본 실시 예에서는 고대역 외부 메모리를 예시로 설명하였으나, 메모리의 종류는 특별히 한정되는 것은 아니다. 메모리 컨트롤러는 메모리부 및 메모리 컨트롤러 인터페이스를 포함한다. 메모리 컨트롤러 인터페이스는 복수 개가 구비된다. 메모리 컨트롤러 인터페이스는 메모리부와 고대역 외부 메모리 및 마스터 블록 간의 인터 페이스를 제공한다.메모리 컨트롤러 인터페이스는 인터커넥트와 메모리부 및 고대역 외부 메모리와 연결된다. 메모리 컨트롤러 인터페이스는 인터커넥트를 통해 전달된 데이터 읽기 요청을 메모리부에 전달 하기 위한 인터페이스를 제공한다. 메모리 컨트롤러 인터페이스는 메모리부의 데이터의 읽어들이기 위한 인터페이스를 제공한다. 이를 위해, 메모리 컨트롤러 인터페이스에는 고대역 외부 메모리의 주소 영역이 할당된다. 이 경우, 고대역 외부 메모리의 주소 영역이 메모리 컨트롤러 인터페이스 별로 균등하게 배분될 수 있다. 고대역 외부 메모리부에 배분되는 주소 영역은 균등하게 배분될 수 있으나, 이에 한정되는 것은 아니며, 고대역 외부 메모리의 주소 영역이나 메모리부에 저장되는 데이터 등에 따라 서로 상이할 수 있다. 이에 따라, 메모리부는 메모리 컨트롤러 인터페이스의 주소 영역의 데이터를 읽어들일 수 있다. 메모리 컨트롤러 인터페이스는 서로 연결될 수 있다. 메모리 컨트롤러 인터페이스가 서로 연결됨에 따라, 메모리 컨트롤러 인터페이스는 인접한 다른 메모 리 컨트롤러 인터페이스를 통해 다른 주소 영역에 대한 접근도 가능하게 된다. 즉, 메모리 컨트롤러 인터페이스는 자신에게 할당된 주소 영역이 아닌 데이터 읽기 요청에 대해서는 해당 데이터 읽기 요청에 해당하는 주소 영역에 접근할 수 있는 메모리 컨트롤러 인터페이스에 데이터 읽기 작 업을 수행하도록 한다. 이를 위해, 메모리 컨트롤러 인터페이스는 자신에게 할당된 주소 영역이 아닌 데이터 읽기를 요청받으면, 인접한 다른 메모리 컨트롤러에게 데이터 읽기 요청을 전달한다. 데이터 읽기 요청을 전달받은 메모리 컨트롤러 인터페이스는 해당 데이터 읽기 요청에 따라 고대역 외부 메모리의 주소 영역에 따라 데이터를 읽어들여 데이터 읽기 요청을 전달한 메모리 컨트롤러 인터페이스 에 전달한다. 데이터를 전달받은 메모리 컨트롤러 인터페이스는 해당 데이터를 메모리부에 전달한다. 메모리부는 마스터 블록의 데이터 읽기 요청에 따라 고대역 외부 메모리에서 데이터를 읽어들여 저장한다. 메모리부는 캐시 메모리일 수 있다. 캐시 메모리는 읽기 전용 영역에 대한 데이터를 저장한다. 캐시 메모리는 캐시 제어 정책 중 쓰기 또는 갱신에 대한 기능을 가지고 있지 않고, 프리 패칭과 캐싱되어 있지 않는 데이터에 대한 읽기 처리 기능만을 수행한다. 본 실시 예에서는 메모리부가 캐시 메모리인 것을 예시로 설명하였으나, 메모리부의 종류는 특별히 한정되는 것은 아니다. 메모리부는 마스터 블록으로부터 데이터 읽기 요청을 전달받으면 자신과 연결된 메모리 컨트롤러 인 터페이스에 데이터 읽기 요청을 수행한다. 메모리부는 메모리 컨트롤러 인터페이스로부터 전달받은 데이터를 저장한다. 메모리부는 저장된 데이터를 마스터 블록에 전달한다. 메모리부에 저장된 데이터는 읽기 전용 데이터일 수 있다. 읽기 전용 데이터로는 인공지능 인식 또는 추론을 위한 하이퍼스케일 수준의 학습 파라미터에 해당하는 데이터 일 수 있다. 학습 파라미터에 해당하는 데이터는 읽기 전용 데이터로 관리되면서 반복적으로 읽기 작업이 수행되는 경향이 있다. 따라서, 학습 파라미터에 해당하는 데이터에 대한 효과적인 처리는 전체 성능 열하를 막을 수 있다. 메모리부에 저장되는 데이터는 읽기 전용 데이터, 예컨대 학습 파라미터에 해당하는 데이터를 예시로 설명 하였으나, 이에 한정되는 것은 아니며, 인공지능 인식 또는 추론을 위한 데이터라면 모두 포함될 수 있다. 이에 따라, 마스터 블록의 데이터 읽기 요청은 인터커넥트를 통해 메모리 컨트롤러의 메모리부 에 전달되고, 메모리부는 메모리 컨트롤러 인터페이스를 통해 해당 메모리 컨트롤러 인터페이스의 주소 영역의 데이터를 읽어들여 저장한다. 마스터 블록은 메모리부에 저장된 데이터를 인터커넥트를 거치지 않고 메모리부에서 직접 읽어들인다. 이에 따라, 각각 마스터 블록은 자신과 직접 연결된 메모리부에서 데이터를 읽어들여 인공지능 알고 리즘 연산을 수행할 수 있으므로, 빠른 인공지능 알고리즘 처리가 이루어질 수 있고, 고대역 외부 메모리 접근 에 대한 전송 성능이 크게 향상될 수 있다. 또한, 다수의 마스터 블록이 동시에 데이터 전송을 요구하더라도, 인터커넥트에 의한 병목 현상이나 Arbitration에 의한 지연 문제도 최소화될 수 있다. 이하, 본 발명의 일 실시 예에 따른 고대역 외부 메모리 데이터 전송 과정을 도 2 및 도 3을 참조하여 설명한다. 이하에서는 설명의 편의를 위해, 마스터 블록을 제1 마스터 블록(200_1)과 제2 마스터 블록으로 구분 하고, 메모리부를 제1 메모리부(310_1)와 제2 메모리부로 구분하며, 제1 메모리 컨트롤러 인터페이스 (320_1)메모리 컨트롤러 인터페이스를 제1 메모리 컨트롤러 인터페이스(320_1)와 제2 메모리 컨트롤러 인 터페이스(320_2)로 구분하여 설명한다. 도 2는 본 발명의 일 실시 예에 따른 고대역 외부 메모리 데이터 전송 과정의 일 예를 개념적으로 도시한 도면 이다. 도 2를 참조하면, 제1 마스터 블록(200_1)은 인터커넥트를 통해 데이터 읽기 요청을 제1 메모리 컨트롤러 인터페이스(320_1)에 전달된다. 데이터 읽기 요청은 제1 메모리부(310_1)에 전달되고, 제1 메모리부(310_1)는 제1 메모리 컨트롤러 인터페이스 (320_1)를 통해 데이터 읽기 요청을 수행한다. 제1 메모리 컨트롤러 인터페이스(320_1)는 고대역 외부 메모리에 저장된 해당 주소 영역의 데이터를 제1 메모리부(310_1)에 전달한다. 제1 메모리부(310_1)는 제1 메모리 컨트롤러 인터페이스(320_1)를 통해 전달된 데이터를 저장한다. 제1 마스터 블록(200_1)은 제1 메모리부(310_1)에 저장된 데이터를 읽어들인다. 제1 마스터 블록(200_1)은 읽어들인 데이터를 이용하여 인공지능 알고리즘을 수행한다. 미설명 부호 200_1은 제2 마스터 블록이고, 310_2는 제2 메모리부이다. 한편, 메모리 컨트롤러 인터페이스는 인접한 다른 메모리 컨트롤러 인터페이스를 통해 다른 주소 영 역에 대한 접근도 가능하다. 이를 도 3을 참조하여 설명한다. 도 3은 본 발명이 일 실시 예에 따른 고대역 외부 메모리 데이터 전송 과정의 다른 예를 개념적으로 도시한 도 면이다. 도 3을 참조하면, 제1 마스터 블록(200_1)은 인터커넥트를 통해 제1 메모리 컨트롤러 인터페이스(320_1)에 전달된다. 데이터 읽기 요청은 제1 메모리부(310_1)에 전달되고, 제1 메모리부(310_1)는 제1 메모리 컨트롤러 인터페이스 (320_1)를 통해 데이터 읽기 요청을 수행한다. 이 경우, 제1 메모리 컨트롤러 인터페이스(320_1)는 데이터 읽기 요청이 자신에게 할당된 주소 영역이 아닌 데 이터 읽기 요청이면, 해당 데이터 읽기 요청에 해당하는 주소 영역에 접근할 수 있는 제2 메모리 컨트롤러 인터 페이스(320_2)에 데이터 읽기 작업을 수행하도록 한다. 이 경우, 제1 메모리 컨트롤러 인터페이스(320_1)는 해당 주소 영역이 할당된 제2 메모리 컨트롤러에게 데 이터 읽기 요청을 전달한다. 제2 메모리 컨트롤러 인터페이스(320_2)는 해당 데이터 읽기 요청에 따라 고대역 외부 메모리의 주소 영역 의 데이터를 읽어들여 제1 메모리 컨트롤러 인터페이스(320_1)에 전달한다. 제1 메모리 컨트롤러 인터페이스(320_1)는 제2 메모리 컨트롤러 인터페이스(320_2)로부터 해당 데이터를 전달받 아 제1 메모리부(310_1)에 전달한다. 제1 메모리부(310_1)는 제1 메모리 컨트롤러 인터페이스(320_1)로부터 전달받은 데이터를 저장한다. 제1 마스터 블록(200_1)은 읽어들인 데이터를 이용하여 인공지능 알고리즘을 수행한다. 이와 같이, 본 발명의 일 실시 예에 따른 고대역 외부 메모리 데이터 전송 장치는 인공지능 알고리즘을 연산을 분할하여 병렬적으로 수행하는 마스터 블록들이 고대역 외부 메모리에 대한 접근을 시도할 경우 고대 역 외부 메모리에 대한 성능을 충분히 확보할 수 있는 인공지능 반도체의 칩내 연결체계를 구현할 수 있다. 또한, 본 발명의 일 실시 예에 따른 고대역 외부 메모리 데이터 전송 장치는 하이퍼스케일 수준의 대용량 학습 파라미터를 읽어들여 연산을 수행하는 다중 마스터 블록 형상의 인공지능 반도체 성능을 향상시킬 수 있다. 본 발명은 도면에 도시된 실시 예를 참고로 하여 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술이 속 하는 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해 할 것이다. 따라서 본 발명의 기술적 보호범위는 아래의 특허청구범위에 의해서 정하여져야 할 것이다."}
{"patent_id": "10-2023-0041439", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 발명의 일 실시 예에 따른 고대역 외부 메모리 데이터 전송 장치의 블럭 구성도이다. 도 2는 본 발명의 일 실시 예에 따른 고대역 외부 메모리 데이터 전송 과정의 일 예를 개념적으로 도시한 도면 이다. 도 3은 본 발명이 일 실시 예에 따른 고대역 외부 메모리 데이터 전송 과정의 다른 예를 개념적으로 도시한 도면이다."}
