# Generated by Yosys 0.18+10 (git sha1 b6be8bb62, gcc 11.1.0-1ubuntu1~20.04 -fPIC -Os)

.model primitive_example_design_6
.inputs clk in[0] in[1] rst oddr_en ibuf_oe1 ibuf_oe2 ibuf_oe3 ibuf_oe4
.outputs q_p q_n
.names $false
.names $true
1
.names $undef
.subckt I_BUF EN=ibuf_oe1 I=clk O=clk_buf_out
.subckt DFFRE C=clk_buf_out D=oddr_out E=$true Q=dffre_out R=rst_i_buf_out
.subckt I_BUF EN=ibuf_oe2 I=in[0] O=i_buf_out[0]
.subckt I_BUF EN=ibuf_oe3 I=in[1] O=i_buf_out[1]
.subckt I_BUF EN=ibuf_oe4 I=rst O=rst_i_buf_out
.subckt O_DDR C=clk_buf_out D[0]=i_buf_out[0] D[1]=i_buf_out[1] E=oddr_en Q=oddr_out R=rst
.subckt O_BUFT_DS I=in[0] O_N=q_n O_P=q_p T=dffre_out
.end
