# TLB ( Translation Lookaside Buffer )

 이번 페이지에선 앞서 살짝 언급했던 TLB에 대해 본격적으로 소개하겠다. <br>
우선 페이징에는 몇 가지 단점이 있다. <br>

1) 내부 단편화 해결 X
2) 메모리에 두 번 접근으로 인한 오버헤드

TLB는 2번째 문제를 해결하려는 데서 시작한다. <br>

페이징 테이블도 메모리 상에 위치해있고, 따라서 논리 주소를 물리 주소로 변환하는데 메모리에 2번 접근해야된다. <br>
이러한 오버헤드를 줄이기 위해 주소 변환을 책임지는 MMU는 **캐시**를 도입한다. <br>
캐시는 메모리 접근을 줄이기 위해 CPU와 메모리 사이에 위치한 저장장치이다. <br>
**TLB는 MMU 안에 위치한 캐시**로, 최근에 일어난 가상 주소와 물리 주소 변환 테이블을 저장한다. <br>


## 동작 과정

![image](https://github.com/dlrkdus/CS_STUDY/assets/99721126/da281148-41dc-4818-b1ed-22970fc8ed00)

1) CPU 가상 주소 변환 요청
2) TLB 캐시 확인
   - **TLB HIT** : TLB에 해당 매핑이 있다 -> 물리 메모리 접근
   - **TLB MISS** : TLB에 해당 매핑이 없다 -> 페이지 테이블 접근


