{
  "module_name": "rxe_opcode.h",
  "hash_id": "3214ede5020005c58bf407c5b6d4e6c11d8e6fefb9981e3cab8af9a850a0cccd",
  "original_prompt": "Ingested from linux-6.6.14/drivers/infiniband/sw/rxe/rxe_opcode.h",
  "human_readable_source": " \n \n\n#ifndef RXE_OPCODE_H\n#define RXE_OPCODE_H\n\n \n\nenum rxe_wr_mask {\n\tWR_INLINE_MASK\t\t\t= BIT(0),\n\tWR_ATOMIC_MASK\t\t\t= BIT(1),\n\tWR_SEND_MASK\t\t\t= BIT(2),\n\tWR_READ_MASK\t\t\t= BIT(3),\n\tWR_WRITE_MASK\t\t\t= BIT(4),\n\tWR_LOCAL_OP_MASK\t\t= BIT(5),\n\tWR_FLUSH_MASK\t\t\t= BIT(6),\n\tWR_ATOMIC_WRITE_MASK\t\t= BIT(7),\n\n\tWR_READ_OR_WRITE_MASK\t\t= WR_READ_MASK | WR_WRITE_MASK,\n\tWR_WRITE_OR_SEND_MASK\t\t= WR_WRITE_MASK | WR_SEND_MASK,\n\tWR_ATOMIC_OR_READ_MASK\t\t= WR_ATOMIC_MASK | WR_READ_MASK,\n};\n\n#define WR_MAX_QPT\t\t(8)\n\nstruct rxe_wr_opcode_info {\n\tchar\t\t\t*name;\n\tenum rxe_wr_mask\tmask[WR_MAX_QPT];\n};\n\nextern struct rxe_wr_opcode_info rxe_wr_opcode_info[];\n\nenum rxe_hdr_type {\n\tRXE_LRH,\n\tRXE_GRH,\n\tRXE_BTH,\n\tRXE_RETH,\n\tRXE_AETH,\n\tRXE_ATMETH,\n\tRXE_ATMACK,\n\tRXE_IETH,\n\tRXE_RDETH,\n\tRXE_DETH,\n\tRXE_IMMDT,\n\tRXE_FETH,\n\tRXE_PAYLOAD,\n\tNUM_HDR_TYPES\n};\n\nenum rxe_hdr_mask {\n\tRXE_LRH_MASK\t\t= BIT(RXE_LRH),\n\tRXE_GRH_MASK\t\t= BIT(RXE_GRH),\n\tRXE_BTH_MASK\t\t= BIT(RXE_BTH),\n\tRXE_IMMDT_MASK\t\t= BIT(RXE_IMMDT),\n\tRXE_RETH_MASK\t\t= BIT(RXE_RETH),\n\tRXE_AETH_MASK\t\t= BIT(RXE_AETH),\n\tRXE_ATMETH_MASK\t\t= BIT(RXE_ATMETH),\n\tRXE_ATMACK_MASK\t\t= BIT(RXE_ATMACK),\n\tRXE_IETH_MASK\t\t= BIT(RXE_IETH),\n\tRXE_RDETH_MASK\t\t= BIT(RXE_RDETH),\n\tRXE_DETH_MASK\t\t= BIT(RXE_DETH),\n\tRXE_FETH_MASK\t\t= BIT(RXE_FETH),\n\tRXE_PAYLOAD_MASK\t= BIT(RXE_PAYLOAD),\n\n\tRXE_REQ_MASK\t\t= BIT(NUM_HDR_TYPES + 0),\n\tRXE_ACK_MASK\t\t= BIT(NUM_HDR_TYPES + 1),\n\tRXE_SEND_MASK\t\t= BIT(NUM_HDR_TYPES + 2),\n\tRXE_WRITE_MASK\t\t= BIT(NUM_HDR_TYPES + 3),\n\tRXE_READ_MASK\t\t= BIT(NUM_HDR_TYPES + 4),\n\tRXE_ATOMIC_MASK\t\t= BIT(NUM_HDR_TYPES + 5),\n\tRXE_FLUSH_MASK\t\t= BIT(NUM_HDR_TYPES + 6),\n\n\tRXE_RWR_MASK\t\t= BIT(NUM_HDR_TYPES + 7),\n\tRXE_COMP_MASK\t\t= BIT(NUM_HDR_TYPES + 8),\n\n\tRXE_START_MASK\t\t= BIT(NUM_HDR_TYPES + 9),\n\tRXE_MIDDLE_MASK\t\t= BIT(NUM_HDR_TYPES + 10),\n\tRXE_END_MASK\t\t= BIT(NUM_HDR_TYPES + 11),\n\n\tRXE_LOOPBACK_MASK\t= BIT(NUM_HDR_TYPES + 12),\n\n\tRXE_ATOMIC_WRITE_MASK   = BIT(NUM_HDR_TYPES + 14),\n\n\tRXE_READ_OR_ATOMIC_MASK\t= (RXE_READ_MASK | RXE_ATOMIC_MASK),\n\tRXE_WRITE_OR_SEND_MASK\t= (RXE_WRITE_MASK | RXE_SEND_MASK),\n\tRXE_READ_OR_WRITE_MASK\t= (RXE_READ_MASK | RXE_WRITE_MASK),\n\tRXE_RDMA_OP_MASK\t= (RXE_READ_MASK | RXE_WRITE_MASK |\n\t\t\t\t   RXE_ATOMIC_WRITE_MASK | RXE_FLUSH_MASK |\n\t\t\t\t   RXE_ATOMIC_MASK),\n};\n\n#define OPCODE_NONE\t\t(-1)\n#define RXE_NUM_OPCODE\t\t256\n\nstruct rxe_opcode_info {\n\tchar\t\t\t*name;\n\tenum rxe_hdr_mask\tmask;\n\tint\t\t\tlength;\n\tint\t\t\toffset[NUM_HDR_TYPES];\n};\n\nextern struct rxe_opcode_info rxe_opcode[RXE_NUM_OPCODE];\n\n#endif  \n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}