TimeQuest Timing Analyzer report for spi_test
Fri Aug 23 09:50:34 2019
Quartus Prime Version 16.1.2 Build 203 01/18/2017 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'SCLK_IN'
 13. Slow 1200mV 85C Model Hold: 'SCLK_IN'
 14. Slow 1200mV 85C Model Recovery: 'SCLK_IN'
 15. Slow 1200mV 85C Model Removal: 'SCLK_IN'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'SCLK_IN'
 24. Slow 1200mV 0C Model Hold: 'SCLK_IN'
 25. Slow 1200mV 0C Model Recovery: 'SCLK_IN'
 26. Slow 1200mV 0C Model Removal: 'SCLK_IN'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'SCLK_IN'
 34. Fast 1200mV 0C Model Hold: 'SCLK_IN'
 35. Fast 1200mV 0C Model Recovery: 'SCLK_IN'
 36. Fast 1200mV 0C Model Removal: 'SCLK_IN'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Recovery Transfers
 47. Removal Transfers
 48. Report TCCS
 49. Report RSKM
 50. Unconstrained Paths Summary
 51. Clock Status Summary
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Unconstrained Input Ports
 55. Unconstrained Output Ports
 56. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2017  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Intel and sold by Intel or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 16.1.2 Build 203 01/18/2017 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; spi_test                                            ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE22F17C6                                        ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   1.4%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                           ;
+----------------------------------------------------+-----------+----------+------------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+------------------------------------------------------+--------------------------------------------------------+
; Clock Name                                         ; Type      ; Period   ; Frequency  ; Rise  ; Fall    ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master    ; Source                                               ; Targets                                                ;
+----------------------------------------------------+-----------+----------+------------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+------------------------------------------------------+--------------------------------------------------------+
; 50MHz_CLK                                          ; Base      ; 20.000   ; 50.0 MHz   ; 0.000 ; 10.000  ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                                      ; { 50MHz_CLK }                                          ;
; CS_N                                               ; Base      ; 1.000    ; 1000.0 MHz ; 0.000 ; 0.500   ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                                      ; { CS_N }                                               ;
; inst14|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 1000.000 ; 1.0 MHz    ; 0.000 ; 500.000 ; 50.00      ; 50        ; 1           ;       ;        ;           ;            ; false    ; 50MHz_CLK ; inst14|altpll_component|auto_generated|pll1|inclk[0] ; { inst14|altpll_component|auto_generated|pll1|clk[0] } ;
; SCLK_IN                                            ; Base      ; 1.000    ; 1000.0 MHz ; 0.000 ; 0.500   ;            ;           ;             ;       ;        ;           ;            ;          ;           ;                                                      ; { SCLK_IN }                                            ;
+----------------------------------------------------+-----------+----------+------------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+-----------+------------------------------------------------------+--------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 375.94 MHz ; 250.0 MHz       ; SCLK_IN    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+---------+--------+------------------+
; Clock   ; Slack  ; End Point TNS    ;
+---------+--------+------------------+
; SCLK_IN ; -1.660 ; -30.997          ;
+---------+--------+------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+---------+-------+------------------+
; Clock   ; Slack ; End Point TNS    ;
+---------+-------+------------------+
; SCLK_IN ; 0.388 ; 0.000            ;
+---------+-------+------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; SCLK_IN ; -1.075 ; -26.993             ;
+---------+--------+---------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+---------+-------+---------------------+
; Clock   ; Slack ; End Point TNS       ;
+---------+-------+---------------------+
; SCLK_IN ; 0.834 ; 0.000               ;
+---------+-------+---------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-----------+--------+------------------------------+
; Clock     ; Slack  ; End Point TNS                ;
+-----------+--------+------------------------------+
; SCLK_IN   ; -3.000 ; -45.000                      ;
; CS_N      ; -3.000 ; -3.000                       ;
; 50MHz_CLK ; 9.835  ; 0.000                        ;
+-----------+--------+------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'SCLK_IN'                                                                                                                 ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.660 ; spi_bhm:inst3|\receive:state[2]    ; spi_bhm:inst3|rx[7]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.028     ; 2.647      ;
; -1.660 ; spi_bhm:inst3|\receive:state[2]    ; spi_bhm:inst3|rx[6]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.028     ; 2.647      ;
; -1.660 ; spi_bhm:inst3|\receive:state[2]    ; spi_bhm:inst3|rx[5]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.028     ; 2.647      ;
; -1.660 ; spi_bhm:inst3|\receive:state[2]    ; spi_bhm:inst3|rx[4]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.028     ; 2.647      ;
; -1.660 ; spi_bhm:inst3|\receive:state[2]    ; spi_bhm:inst3|rx[3]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.028     ; 2.647      ;
; -1.660 ; spi_bhm:inst3|\receive:state[2]    ; spi_bhm:inst3|rx[2]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.028     ; 2.647      ;
; -1.660 ; spi_bhm:inst3|\receive:state[2]    ; spi_bhm:inst3|rx[1]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.028     ; 2.647      ;
; -1.660 ; spi_bhm:inst3|\receive:state[2]    ; spi_bhm:inst3|rx[0]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.028     ; 2.647      ;
; -1.647 ; spi_bhm:inst3|\receive:state[3]    ; spi_bhm:inst3|rx[7]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.028     ; 2.634      ;
; -1.647 ; spi_bhm:inst3|\receive:state[3]    ; spi_bhm:inst3|rx[6]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.028     ; 2.634      ;
; -1.647 ; spi_bhm:inst3|\receive:state[3]    ; spi_bhm:inst3|rx[5]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.028     ; 2.634      ;
; -1.647 ; spi_bhm:inst3|\receive:state[3]    ; spi_bhm:inst3|rx[4]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.028     ; 2.634      ;
; -1.647 ; spi_bhm:inst3|\receive:state[3]    ; spi_bhm:inst3|rx[3]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.028     ; 2.634      ;
; -1.647 ; spi_bhm:inst3|\receive:state[3]    ; spi_bhm:inst3|rx[2]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.028     ; 2.634      ;
; -1.647 ; spi_bhm:inst3|\receive:state[3]    ; spi_bhm:inst3|rx[1]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.028     ; 2.634      ;
; -1.647 ; spi_bhm:inst3|\receive:state[3]    ; spi_bhm:inst3|rx[0]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.028     ; 2.634      ;
; -1.514 ; spi_bhm:inst3|\receive:state[0]    ; spi_bhm:inst3|rx[7]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.028     ; 2.501      ;
; -1.514 ; spi_bhm:inst3|\receive:state[0]    ; spi_bhm:inst3|rx[6]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.028     ; 2.501      ;
; -1.514 ; spi_bhm:inst3|\receive:state[0]    ; spi_bhm:inst3|rx[5]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.028     ; 2.501      ;
; -1.514 ; spi_bhm:inst3|\receive:state[0]    ; spi_bhm:inst3|rx[4]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.028     ; 2.501      ;
; -1.514 ; spi_bhm:inst3|\receive:state[0]    ; spi_bhm:inst3|rx[3]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.028     ; 2.501      ;
; -1.514 ; spi_bhm:inst3|\receive:state[0]    ; spi_bhm:inst3|rx[2]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.028     ; 2.501      ;
; -1.514 ; spi_bhm:inst3|\receive:state[0]    ; spi_bhm:inst3|rx[1]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.028     ; 2.501      ;
; -1.514 ; spi_bhm:inst3|\receive:state[0]    ; spi_bhm:inst3|rx[0]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.028     ; 2.501      ;
; -1.416 ; spi_bhm:inst3|\receive:state[4]    ; spi_bhm:inst3|rx[7]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.028     ; 2.403      ;
; -1.416 ; spi_bhm:inst3|\receive:state[4]    ; spi_bhm:inst3|rx[6]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.028     ; 2.403      ;
; -1.416 ; spi_bhm:inst3|\receive:state[4]    ; spi_bhm:inst3|rx[5]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.028     ; 2.403      ;
; -1.416 ; spi_bhm:inst3|\receive:state[4]    ; spi_bhm:inst3|rx[4]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.028     ; 2.403      ;
; -1.416 ; spi_bhm:inst3|\receive:state[4]    ; spi_bhm:inst3|rx[3]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.028     ; 2.403      ;
; -1.416 ; spi_bhm:inst3|\receive:state[4]    ; spi_bhm:inst3|rx[2]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.028     ; 2.403      ;
; -1.416 ; spi_bhm:inst3|\receive:state[4]    ; spi_bhm:inst3|rx[1]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.028     ; 2.403      ;
; -1.416 ; spi_bhm:inst3|\receive:state[4]    ; spi_bhm:inst3|rx[0]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.028     ; 2.403      ;
; -1.323 ; spi_bhm:inst3|\receive:state[1]    ; spi_bhm:inst3|rx[7]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.028     ; 2.310      ;
; -1.323 ; spi_bhm:inst3|\receive:state[1]    ; spi_bhm:inst3|rx[6]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.028     ; 2.310      ;
; -1.323 ; spi_bhm:inst3|\receive:state[1]    ; spi_bhm:inst3|rx[5]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.028     ; 2.310      ;
; -1.323 ; spi_bhm:inst3|\receive:state[1]    ; spi_bhm:inst3|rx[4]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.028     ; 2.310      ;
; -1.323 ; spi_bhm:inst3|\receive:state[1]    ; spi_bhm:inst3|rx[3]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.028     ; 2.310      ;
; -1.323 ; spi_bhm:inst3|\receive:state[1]    ; spi_bhm:inst3|rx[2]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.028     ; 2.310      ;
; -1.323 ; spi_bhm:inst3|\receive:state[1]    ; spi_bhm:inst3|rx[1]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.028     ; 2.310      ;
; -1.323 ; spi_bhm:inst3|\receive:state[1]    ; spi_bhm:inst3|rx[0]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.028     ; 2.310      ;
; -1.114 ; spi_bhm:inst3|\transmit:state[4]   ; spi_bhm:inst3|sregout[3]~_emulated ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.182     ; 1.947      ;
; -1.113 ; spi_bhm:inst3|\transmit:state[4]   ; spi_bhm:inst3|sregout[1]~_emulated ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.182     ; 1.946      ;
; -1.112 ; spi_bhm:inst3|\transmit:state[4]   ; spi_bhm:inst3|sregout[2]~_emulated ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.182     ; 1.945      ;
; -1.068 ; spi_bhm:inst3|\transmit:state[0]   ; spi_bhm:inst3|sregout[3]~_emulated ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.182     ; 1.901      ;
; -1.067 ; spi_bhm:inst3|\transmit:state[0]   ; spi_bhm:inst3|sregout[1]~_emulated ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.182     ; 1.900      ;
; -1.065 ; spi_bhm:inst3|\transmit:state[0]   ; spi_bhm:inst3|sregout[2]~_emulated ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.182     ; 1.898      ;
; -1.058 ; spi_bhm:inst3|\transmit:state[4]   ; spi_bhm:inst3|sregout[15]          ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.156     ; 1.917      ;
; -1.002 ; spi_bhm:inst3|\transmit:state[0]   ; spi_bhm:inst3|sregout[15]          ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.156     ; 1.861      ;
; -0.998 ; spi_bhm:inst3|\transmit:state[3]   ; spi_bhm:inst3|sregout[3]~_emulated ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.182     ; 1.831      ;
; -0.997 ; spi_bhm:inst3|\transmit:state[3]   ; spi_bhm:inst3|sregout[1]~_emulated ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.182     ; 1.830      ;
; -0.995 ; spi_bhm:inst3|\transmit:state[3]   ; spi_bhm:inst3|sregout[2]~_emulated ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.182     ; 1.828      ;
; -0.974 ; spi_bhm:inst3|\transmit:state[1]   ; spi_bhm:inst3|\transmit:state[4]   ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.047     ; 1.942      ;
; -0.970 ; spi_bhm:inst3|\receive:state[1]    ; spi_bhm:inst3|\receive:state[4]    ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.042     ; 1.943      ;
; -0.952 ; CS_N                               ; spi_bhm:inst3|rx[7]                ; CS_N         ; SCLK_IN     ; 0.500        ; 1.981      ; 3.418      ;
; -0.952 ; CS_N                               ; spi_bhm:inst3|rx[6]                ; CS_N         ; SCLK_IN     ; 0.500        ; 1.981      ; 3.418      ;
; -0.952 ; CS_N                               ; spi_bhm:inst3|rx[5]                ; CS_N         ; SCLK_IN     ; 0.500        ; 1.981      ; 3.418      ;
; -0.952 ; CS_N                               ; spi_bhm:inst3|rx[4]                ; CS_N         ; SCLK_IN     ; 0.500        ; 1.981      ; 3.418      ;
; -0.952 ; CS_N                               ; spi_bhm:inst3|rx[3]                ; CS_N         ; SCLK_IN     ; 0.500        ; 1.981      ; 3.418      ;
; -0.952 ; CS_N                               ; spi_bhm:inst3|rx[2]                ; CS_N         ; SCLK_IN     ; 0.500        ; 1.981      ; 3.418      ;
; -0.952 ; CS_N                               ; spi_bhm:inst3|rx[1]                ; CS_N         ; SCLK_IN     ; 0.500        ; 1.981      ; 3.418      ;
; -0.952 ; CS_N                               ; spi_bhm:inst3|rx[0]                ; CS_N         ; SCLK_IN     ; 0.500        ; 1.981      ; 3.418      ;
; -0.942 ; spi_bhm:inst3|sregout[1]~_emulated ; spi_bhm:inst3|sregout[2]~_emulated ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.042     ; 1.915      ;
; -0.932 ; spi_bhm:inst3|\transmit:state[3]   ; spi_bhm:inst3|sregout[15]          ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.156     ; 1.791      ;
; -0.893 ; CS_N                               ; spi_bhm:inst3|sregout[4]           ; CS_N         ; SCLK_IN     ; 0.500        ; 2.122      ; 3.500      ;
; -0.892 ; CS_N                               ; spi_bhm:inst3|sregout[1]~_emulated ; CS_N         ; SCLK_IN     ; 0.500        ; 1.865      ; 3.242      ;
; -0.890 ; spi_bhm:inst3|sregout[0]~_emulated ; spi_bhm:inst3|sregout[1]~_emulated ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.087     ; 1.818      ;
; -0.887 ; spi_bhm:inst3|\transmit:state[0]   ; spi_bhm:inst3|\transmit:state[4]   ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.047     ; 1.855      ;
; -0.879 ; spi_bhm:inst3|\receive:state[0]    ; spi_bhm:inst3|\receive:state[4]    ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.042     ; 1.852      ;
; -0.873 ; spi_bhm:inst3|\receive:state[2]    ; spi_bhm:inst3|\receive:state[4]    ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.042     ; 1.846      ;
; -0.860 ; spi_bhm:inst3|\receive:state[3]    ; spi_bhm:inst3|\receive:state[4]    ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.042     ; 1.833      ;
; -0.859 ; spi_bhm:inst3|\transmit:state[2]   ; spi_bhm:inst3|sregout[3]~_emulated ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.182     ; 1.692      ;
; -0.859 ; spi_bhm:inst3|\transmit:state[4]   ; spi_bhm:inst3|sregout[0]~_emulated ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.156     ; 1.718      ;
; -0.858 ; spi_bhm:inst3|\transmit:state[2]   ; spi_bhm:inst3|sregout[1]~_emulated ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.182     ; 1.691      ;
; -0.856 ; spi_bhm:inst3|\transmit:state[2]   ; spi_bhm:inst3|sregout[2]~_emulated ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.182     ; 1.689      ;
; -0.848 ; spi_bhm:inst3|\transmit:state[3]   ; spi_bhm:inst3|\transmit:state[4]   ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.047     ; 1.816      ;
; -0.822 ; spi_bhm:inst3|\transmit:state[4]   ; spi_bhm:inst3|sregout[14]          ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.156     ; 1.681      ;
; -0.805 ; spi_bhm:inst3|sregout[2]~_emulated ; spi_bhm:inst3|sregout[3]~_emulated ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.042     ; 1.778      ;
; -0.801 ; spi_bhm:inst3|\transmit:state[0]   ; spi_bhm:inst3|sregout[0]~_emulated ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.156     ; 1.660      ;
; -0.801 ; CS_N                               ; spi_bhm:inst3|sregout[2]~_emulated ; CS_N         ; SCLK_IN     ; 0.500        ; 1.865      ; 3.151      ;
; -0.797 ; CS_N                               ; spi_bhm:inst3|sregout[3]~_emulated ; CS_N         ; SCLK_IN     ; 0.500        ; 1.865      ; 3.147      ;
; -0.793 ; spi_bhm:inst3|\transmit:state[2]   ; spi_bhm:inst3|sregout[15]          ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.156     ; 1.652      ;
; -0.786 ; spi_bhm:inst3|\transmit:state[1]   ; spi_bhm:inst3|sregout[3]~_emulated ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.182     ; 1.619      ;
; -0.785 ; spi_bhm:inst3|\transmit:state[1]   ; spi_bhm:inst3|sregout[1]~_emulated ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.182     ; 1.618      ;
; -0.783 ; spi_bhm:inst3|\transmit:state[1]   ; spi_bhm:inst3|sregout[2]~_emulated ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.182     ; 1.616      ;
; -0.783 ; spi_bhm:inst3|sregout[3]~_emulated ; spi_bhm:inst3|sregout[4]           ; SCLK_IN      ; SCLK_IN     ; 1.000        ; 0.182      ; 1.980      ;
; -0.768 ; spi_bhm:inst3|\transmit:state[2]   ; spi_bhm:inst3|\transmit:state[4]   ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.047     ; 1.736      ;
; -0.760 ; spi_bhm:inst3|\transmit:state[0]   ; spi_bhm:inst3|sregout[14]          ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.156     ; 1.619      ;
; -0.740 ; spi_bhm:inst3|sregin[6]            ; spi_bhm:inst3|rx[7]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.028     ; 1.727      ;
; -0.731 ; spi_bhm:inst3|\transmit:state[3]   ; spi_bhm:inst3|sregout[0]~_emulated ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.156     ; 1.590      ;
; -0.690 ; spi_bhm:inst3|\transmit:state[3]   ; spi_bhm:inst3|sregout[14]          ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.156     ; 1.549      ;
; -0.684 ; spi_bhm:inst3|\transmit:state[4]   ; spi_bhm:inst3|sregout[10]          ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.047     ; 1.652      ;
; -0.676 ; spi_bhm:inst3|\transmit:state[4]   ; spi_bhm:inst3|sregout[4]           ; SCLK_IN      ; SCLK_IN     ; 1.000        ; 0.090      ; 1.781      ;
; -0.670 ; spi_bhm:inst3|\transmit:state[0]   ; spi_bhm:inst3|sregout[10]          ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.047     ; 1.638      ;
; -0.643 ; spi_bhm:inst3|\transmit:state[4]   ; spi_bhm:inst3|sregout[7]           ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.047     ; 1.611      ;
; -0.642 ; spi_bhm:inst3|\transmit:state[4]   ; spi_bhm:inst3|sregout[8]           ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.047     ; 1.610      ;
; -0.642 ; spi_bhm:inst3|\transmit:state[4]   ; spi_bhm:inst3|sregout[6]           ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.047     ; 1.610      ;
; -0.642 ; spi_bhm:inst3|\transmit:state[4]   ; spi_bhm:inst3|\transmit:state[4]   ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.047     ; 1.610      ;
; -0.641 ; spi_bhm:inst3|\transmit:state[4]   ; spi_bhm:inst3|sregout[13]          ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.047     ; 1.609      ;
; -0.641 ; spi_bhm:inst3|\transmit:state[4]   ; spi_bhm:inst3|sregout[5]           ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.047     ; 1.609      ;
; -0.640 ; spi_bhm:inst3|\transmit:state[0]   ; spi_bhm:inst3|sregout[8]           ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.047     ; 1.608      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'SCLK_IN'                                                                                                               ;
+-------+----------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.388 ; spi_bhm:inst3|sregout[5]         ; spi_bhm:inst3|sregout[6]           ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.047      ; 0.592      ;
; 0.388 ; spi_bhm:inst3|sregout[3]~17      ; spi_bhm:inst3|sregout[3]~_emulated ; CS_N         ; SCLK_IN     ; 0.000        ; 0.347      ; 0.922      ;
; 0.389 ; spi_bhm:inst3|sregout[7]         ; spi_bhm:inst3|sregout[8]           ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.047      ; 0.593      ;
; 0.389 ; spi_bhm:inst3|sregout[6]         ; spi_bhm:inst3|sregout[7]           ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.047      ; 0.593      ;
; 0.390 ; spi_bhm:inst3|sregout[12]        ; spi_bhm:inst3|sregout[13]          ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.047      ; 0.594      ;
; 0.525 ; spi_bhm:inst3|sregout[0]~29      ; spi_bhm:inst3|sregout[0]~_emulated ; CS_N         ; SCLK_IN     ; 0.000        ; 0.379      ; 1.091      ;
; 0.536 ; spi_bhm:inst3|sregin[0]          ; spi_bhm:inst3|sregin[1]            ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.042      ; 0.735      ;
; 0.567 ; spi_bhm:inst3|sregout[8]         ; spi_bhm:inst3|sregout[9]           ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.047      ; 0.771      ;
; 0.569 ; spi_bhm:inst3|sregout[10]        ; spi_bhm:inst3|sregout[11]          ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.047      ; 0.773      ;
; 0.569 ; spi_bhm:inst3|sregout[9]         ; spi_bhm:inst3|sregout[10]          ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.047      ; 0.773      ;
; 0.570 ; spi_bhm:inst3|sregout[11]        ; spi_bhm:inst3|sregout[12]          ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.047      ; 0.774      ;
; 0.573 ; spi_bhm:inst3|sregout[1]~25      ; spi_bhm:inst3|sregout[1]~_emulated ; CS_N         ; SCLK_IN     ; 0.000        ; 0.374      ; 1.134      ;
; 0.580 ; spi_bhm:inst3|\transmit:state[3] ; spi_bhm:inst3|\transmit:state[3]   ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.039      ; 0.776      ;
; 0.583 ; spi_bhm:inst3|\receive:state[2]  ; spi_bhm:inst3|\receive:state[2]    ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.038      ; 0.778      ;
; 0.583 ; spi_bhm:inst3|\transmit:state[2] ; spi_bhm:inst3|\transmit:state[2]   ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.039      ; 0.779      ;
; 0.583 ; spi_bhm:inst3|sregout[14]        ; spi_bhm:inst3|sregout[15]          ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.044      ; 0.784      ;
; 0.584 ; spi_bhm:inst3|sregin[4]          ; spi_bhm:inst3|rx[5]                ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.112      ; 0.853      ;
; 0.585 ; spi_bhm:inst3|\receive:state[3]  ; spi_bhm:inst3|\receive:state[3]    ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.038      ; 0.780      ;
; 0.587 ; spi_bhm:inst3|\transmit:state[1] ; spi_bhm:inst3|sregout[4]           ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.225      ; 0.969      ;
; 0.593 ; spi_bhm:inst3|\transmit:state[1] ; spi_bhm:inst3|\transmit:state[1]   ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.039      ; 0.789      ;
; 0.594 ; spi_bhm:inst3|\receive:state[1]  ; spi_bhm:inst3|\receive:state[1]    ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.038      ; 0.789      ;
; 0.595 ; spi_bhm:inst3|sregin[1]          ; spi_bhm:inst3|rx[2]                ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.112      ; 0.864      ;
; 0.601 ; spi_bhm:inst3|sregin[0]          ; spi_bhm:inst3|rx[1]                ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.112      ; 0.870      ;
; 0.605 ; spi_bhm:inst3|\receive:state[0]  ; spi_bhm:inst3|\receive:state[0]    ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.038      ; 0.800      ;
; 0.605 ; spi_bhm:inst3|\transmit:state[0] ; spi_bhm:inst3|\transmit:state[0]   ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.039      ; 0.801      ;
; 0.643 ; spi_bhm:inst3|\transmit:state[1] ; spi_bhm:inst3|sregout[15]          ; SCLK_IN      ; SCLK_IN     ; 0.000        ; -0.030     ; 0.770      ;
; 0.646 ; spi_bhm:inst3|\transmit:state[1] ; spi_bhm:inst3|sregout[0]~_emulated ; SCLK_IN      ; SCLK_IN     ; 0.000        ; -0.030     ; 0.773      ;
; 0.655 ; spi_bhm:inst3|sregin[3]          ; spi_bhm:inst3|rx[4]                ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.112      ; 0.924      ;
; 0.663 ; spi_bhm:inst3|sregout[2]~21      ; spi_bhm:inst3|sregout[2]~_emulated ; CS_N         ; SCLK_IN     ; 0.000        ; 0.249      ; 1.099      ;
; 0.681 ; spi_bhm:inst3|sregin[5]          ; spi_bhm:inst3|sregin[6]            ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.042      ; 0.880      ;
; 0.693 ; spi_bhm:inst3|\receive:state[4]  ; spi_bhm:inst3|\receive:state[4]    ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.042      ; 0.892      ;
; 0.697 ; spi_bhm:inst3|sregin[4]          ; spi_bhm:inst3|sregin[5]            ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.042      ; 0.896      ;
; 0.713 ; spi_bhm:inst3|sregout[1]~25      ; spi_bhm:inst3|sregout[2]~_emulated ; CS_N         ; SCLK_IN     ; 0.000        ; 0.374      ; 1.274      ;
; 0.726 ; spi_bhm:inst3|sregout[13]        ; spi_bhm:inst3|sregout[14]          ; SCLK_IN      ; SCLK_IN     ; 0.000        ; -0.030     ; 0.853      ;
; 0.772 ; spi_bhm:inst3|sregin[2]          ; spi_bhm:inst3|rx[3]                ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.112      ; 1.041      ;
; 0.790 ; spi_bhm:inst3|\transmit:state[2] ; spi_bhm:inst3|sregout[9]           ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.047      ; 0.994      ;
; 0.792 ; spi_bhm:inst3|\transmit:state[2] ; spi_bhm:inst3|sregout[11]          ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.047      ; 0.996      ;
; 0.793 ; spi_bhm:inst3|\transmit:state[2] ; spi_bhm:inst3|sregout[12]          ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.047      ; 0.997      ;
; 0.805 ; spi_bhm:inst3|sregout[3]~17      ; spi_bhm:inst3|sregout[4]           ; CS_N         ; SCLK_IN     ; 0.000        ; 0.614      ; 1.606      ;
; 0.816 ; spi_bhm:inst3|sregin[5]          ; spi_bhm:inst3|rx[6]                ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.112      ; 1.085      ;
; 0.833 ; spi_bhm:inst3|sregout[2]~21      ; spi_bhm:inst3|sregout[3]~_emulated ; CS_N         ; SCLK_IN     ; 0.000        ; 0.249      ; 1.269      ;
; 0.837 ; spi_bhm:inst3|sregout[4]         ; spi_bhm:inst3|sregout[5]           ; SCLK_IN      ; SCLK_IN     ; 0.000        ; -0.090     ; 0.904      ;
; 0.842 ; spi_bhm:inst3|\receive:state[1]  ; spi_bhm:inst3|\receive:state[4]    ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.042      ; 1.041      ;
; 0.849 ; spi_bhm:inst3|\transmit:state[1] ; spi_bhm:inst3|sregout[14]          ; SCLK_IN      ; SCLK_IN     ; 0.000        ; -0.030     ; 0.976      ;
; 0.859 ; spi_bhm:inst3|sregin[1]          ; spi_bhm:inst3|sregin[2]            ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.042      ; 1.058      ;
; 0.860 ; spi_bhm:inst3|\transmit:state[1] ; spi_bhm:inst3|\transmit:state[2]   ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.047      ; 1.064      ;
; 0.862 ; spi_bhm:inst3|\transmit:state[2] ; spi_bhm:inst3|\transmit:state[3]   ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.047      ; 1.066      ;
; 0.864 ; spi_bhm:inst3|\transmit:state[0] ; spi_bhm:inst3|\transmit:state[1]   ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.047      ; 1.068      ;
; 0.865 ; spi_bhm:inst3|sregin[2]          ; spi_bhm:inst3|sregin[3]            ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.042      ; 1.064      ;
; 0.865 ; spi_bhm:inst3|\receive:state[1]  ; spi_bhm:inst3|\receive:state[2]    ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.042      ; 1.064      ;
; 0.866 ; spi_bhm:inst3|\transmit:state[0] ; spi_bhm:inst3|\transmit:state[2]   ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.047      ; 1.070      ;
; 0.867 ; spi_bhm:inst3|\receive:state[2]  ; spi_bhm:inst3|\receive:state[3]    ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.042      ; 1.066      ;
; 0.868 ; spi_bhm:inst3|\receive:state[0]  ; spi_bhm:inst3|\receive:state[1]    ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.042      ; 1.067      ;
; 0.870 ; spi_bhm:inst3|\receive:state[0]  ; spi_bhm:inst3|\receive:state[2]    ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.042      ; 1.069      ;
; 0.894 ; spi_bhm:inst3|\transmit:state[3] ; spi_bhm:inst3|sregout[9]           ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.047      ; 1.098      ;
; 0.896 ; spi_bhm:inst3|\transmit:state[3] ; spi_bhm:inst3|sregout[11]          ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.047      ; 1.100      ;
; 0.897 ; spi_bhm:inst3|\transmit:state[1] ; spi_bhm:inst3|sregout[8]           ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.047      ; 1.101      ;
; 0.897 ; spi_bhm:inst3|\transmit:state[3] ; spi_bhm:inst3|sregout[12]          ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.047      ; 1.101      ;
; 0.903 ; spi_bhm:inst3|\transmit:state[1] ; spi_bhm:inst3|sregout[10]          ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.047      ; 1.107      ;
; 0.905 ; spi_bhm:inst3|\transmit:state[1] ; spi_bhm:inst3|sregout[12]          ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.047      ; 1.109      ;
; 0.906 ; spi_bhm:inst3|\transmit:state[1] ; spi_bhm:inst3|sregout[7]           ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.047      ; 1.110      ;
; 0.906 ; spi_bhm:inst3|\transmit:state[1] ; spi_bhm:inst3|\transmit:state[4]   ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.047      ; 1.110      ;
; 0.910 ; spi_bhm:inst3|\transmit:state[1] ; spi_bhm:inst3|sregout[11]          ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.047      ; 1.114      ;
; 0.911 ; spi_bhm:inst3|\transmit:state[1] ; spi_bhm:inst3|sregout[6]           ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.047      ; 1.115      ;
; 0.912 ; spi_bhm:inst3|\transmit:state[1] ; spi_bhm:inst3|sregout[5]           ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.047      ; 1.116      ;
; 0.912 ; spi_bhm:inst3|\transmit:state[1] ; spi_bhm:inst3|sregout[9]           ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.047      ; 1.116      ;
; 0.913 ; spi_bhm:inst3|\transmit:state[1] ; spi_bhm:inst3|sregout[13]          ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.047      ; 1.117      ;
; 0.944 ; spi_bhm:inst3|sregin[3]          ; spi_bhm:inst3|sregin[4]            ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.042      ; 1.143      ;
; 0.961 ; CS_N                             ; spi_bhm:inst3|rx[7]                ; CS_N         ; SCLK_IN     ; 0.000        ; 2.068      ; 3.216      ;
; 0.961 ; CS_N                             ; spi_bhm:inst3|rx[6]                ; CS_N         ; SCLK_IN     ; 0.000        ; 2.068      ; 3.216      ;
; 0.961 ; CS_N                             ; spi_bhm:inst3|rx[5]                ; CS_N         ; SCLK_IN     ; 0.000        ; 2.068      ; 3.216      ;
; 0.961 ; CS_N                             ; spi_bhm:inst3|rx[4]                ; CS_N         ; SCLK_IN     ; 0.000        ; 2.068      ; 3.216      ;
; 0.961 ; CS_N                             ; spi_bhm:inst3|rx[3]                ; CS_N         ; SCLK_IN     ; 0.000        ; 2.068      ; 3.216      ;
; 0.961 ; CS_N                             ; spi_bhm:inst3|rx[2]                ; CS_N         ; SCLK_IN     ; 0.000        ; 2.068      ; 3.216      ;
; 0.961 ; CS_N                             ; spi_bhm:inst3|rx[1]                ; CS_N         ; SCLK_IN     ; 0.000        ; 2.068      ; 3.216      ;
; 0.961 ; CS_N                             ; spi_bhm:inst3|rx[0]                ; CS_N         ; SCLK_IN     ; 0.000        ; 2.068      ; 3.216      ;
; 0.970 ; spi_bhm:inst3|\transmit:state[1] ; spi_bhm:inst3|\transmit:state[3]   ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.047      ; 1.174      ;
; 0.975 ; spi_bhm:inst3|\receive:state[1]  ; spi_bhm:inst3|\receive:state[3]    ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.042      ; 1.174      ;
; 0.976 ; spi_bhm:inst3|\transmit:state[0] ; spi_bhm:inst3|\transmit:state[3]   ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.047      ; 1.180      ;
; 0.980 ; spi_bhm:inst3|\receive:state[0]  ; spi_bhm:inst3|\receive:state[3]    ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.042      ; 1.179      ;
; 0.983 ; spi_bhm:inst3|\transmit:state[0] ; spi_bhm:inst3|sregout[9]           ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.047      ; 1.187      ;
; 0.985 ; spi_bhm:inst3|\transmit:state[0] ; spi_bhm:inst3|sregout[11]          ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.047      ; 1.189      ;
; 0.986 ; spi_bhm:inst3|\transmit:state[0] ; spi_bhm:inst3|sregout[12]          ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.047      ; 1.190      ;
; 0.987 ; CS_N                             ; spi_bhm:inst3|sregout[3]~_emulated ; CS_N         ; SCLK_IN     ; 0.000        ; 1.940      ; 3.114      ;
; 0.992 ; spi_bhm:inst3|\transmit:state[2] ; spi_bhm:inst3|sregout[5]           ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.047      ; 1.196      ;
; 0.993 ; spi_bhm:inst3|\transmit:state[2] ; spi_bhm:inst3|sregout[6]           ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.047      ; 1.197      ;
; 0.993 ; spi_bhm:inst3|\transmit:state[2] ; spi_bhm:inst3|sregout[8]           ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.047      ; 1.197      ;
; 0.993 ; spi_bhm:inst3|\transmit:state[2] ; spi_bhm:inst3|sregout[13]          ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.047      ; 1.197      ;
; 0.994 ; spi_bhm:inst3|\transmit:state[2] ; spi_bhm:inst3|\transmit:state[4]   ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.047      ; 1.198      ;
; 0.994 ; CS_N                             ; spi_bhm:inst3|sregout[2]~_emulated ; CS_N         ; SCLK_IN     ; 0.000        ; 1.940      ; 3.121      ;
; 0.995 ; spi_bhm:inst3|\transmit:state[2] ; spi_bhm:inst3|sregout[7]           ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.047      ; 1.199      ;
; 1.007 ; spi_bhm:inst3|\transmit:state[2] ; spi_bhm:inst3|sregout[4]           ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.225      ; 1.389      ;
; 1.018 ; spi_bhm:inst3|\transmit:state[4] ; spi_bhm:inst3|\transmit:state[4]   ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.047      ; 1.222      ;
; 1.022 ; spi_bhm:inst3|\transmit:state[2] ; spi_bhm:inst3|sregout[10]          ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.047      ; 1.226      ;
; 1.054 ; CS_N                             ; spi_bhm:inst3|sregout[1]~_emulated ; CS_N         ; SCLK_IN     ; 0.000        ; 1.940      ; 3.181      ;
; 1.054 ; CS_N                             ; spi_bhm:inst3|sregout[4]           ; CS_N         ; SCLK_IN     ; 0.000        ; 2.207      ; 3.448      ;
; 1.074 ; spi_bhm:inst3|\transmit:state[4] ; spi_bhm:inst3|sregout[9]           ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.047      ; 1.278      ;
; 1.076 ; spi_bhm:inst3|\transmit:state[4] ; spi_bhm:inst3|sregout[11]          ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.047      ; 1.280      ;
; 1.080 ; spi_bhm:inst3|\transmit:state[4] ; spi_bhm:inst3|sregout[12]          ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.047      ; 1.284      ;
; 1.096 ; spi_bhm:inst3|\transmit:state[3] ; spi_bhm:inst3|sregout[5]           ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.047      ; 1.300      ;
+-------+----------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'SCLK_IN'                                                                                     ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.075 ; CS_N      ; spi_bhm:inst3|\receive:state[0]    ; CS_N         ; SCLK_IN     ; 0.500        ; 1.940      ; 3.500      ;
; -1.075 ; CS_N      ; spi_bhm:inst3|\receive:state[1]    ; CS_N         ; SCLK_IN     ; 0.500        ; 1.940      ; 3.500      ;
; -1.075 ; CS_N      ; spi_bhm:inst3|\receive:state[2]    ; CS_N         ; SCLK_IN     ; 0.500        ; 1.940      ; 3.500      ;
; -1.075 ; CS_N      ; spi_bhm:inst3|\receive:state[3]    ; CS_N         ; SCLK_IN     ; 0.500        ; 1.940      ; 3.500      ;
; -1.075 ; CS_N      ; spi_bhm:inst3|\receive:state[4]    ; CS_N         ; SCLK_IN     ; 0.500        ; 1.940      ; 3.500      ;
; -1.075 ; CS_N      ; spi_bhm:inst3|sregin[0]            ; CS_N         ; SCLK_IN     ; 0.500        ; 1.940      ; 3.500      ;
; -1.075 ; CS_N      ; spi_bhm:inst3|sregin[1]            ; CS_N         ; SCLK_IN     ; 0.500        ; 1.940      ; 3.500      ;
; -1.075 ; CS_N      ; spi_bhm:inst3|sregin[2]            ; CS_N         ; SCLK_IN     ; 0.500        ; 1.940      ; 3.500      ;
; -1.075 ; CS_N      ; spi_bhm:inst3|sregin[3]            ; CS_N         ; SCLK_IN     ; 0.500        ; 1.940      ; 3.500      ;
; -1.075 ; CS_N      ; spi_bhm:inst3|sregin[4]            ; CS_N         ; SCLK_IN     ; 0.500        ; 1.940      ; 3.500      ;
; -1.075 ; CS_N      ; spi_bhm:inst3|sregin[5]            ; CS_N         ; SCLK_IN     ; 0.500        ; 1.940      ; 3.500      ;
; -1.075 ; CS_N      ; spi_bhm:inst3|sregin[6]            ; CS_N         ; SCLK_IN     ; 0.500        ; 1.940      ; 3.500      ;
; -0.799 ; CS_N      ; spi_bhm:inst3|sregout[0]~_emulated ; CS_N         ; SCLK_IN     ; 0.500        ; 1.876      ; 3.160      ;
; -0.799 ; CS_N      ; spi_bhm:inst3|sregout[14]          ; CS_N         ; SCLK_IN     ; 0.500        ; 1.876      ; 3.160      ;
; -0.799 ; CS_N      ; spi_bhm:inst3|sregout[15]          ; CS_N         ; SCLK_IN     ; 0.500        ; 1.876      ; 3.160      ;
; -0.765 ; CS_N      ; spi_bhm:inst3|sregout[4]           ; CS_N         ; SCLK_IN     ; 0.500        ; 2.122      ; 3.372      ;
; -0.697 ; CS_N      ; spi_bhm:inst3|\transmit:state[0]   ; CS_N         ; SCLK_IN     ; 0.500        ; 1.967      ; 3.149      ;
; -0.697 ; CS_N      ; spi_bhm:inst3|\transmit:state[1]   ; CS_N         ; SCLK_IN     ; 0.500        ; 1.967      ; 3.149      ;
; -0.697 ; CS_N      ; spi_bhm:inst3|\transmit:state[2]   ; CS_N         ; SCLK_IN     ; 0.500        ; 1.967      ; 3.149      ;
; -0.697 ; CS_N      ; spi_bhm:inst3|\transmit:state[3]   ; CS_N         ; SCLK_IN     ; 0.500        ; 1.967      ; 3.149      ;
; -0.697 ; CS_N      ; spi_bhm:inst3|\transmit:state[4]   ; CS_N         ; SCLK_IN     ; 0.500        ; 1.967      ; 3.149      ;
; -0.650 ; CS_N      ; spi_bhm:inst3|sregout[5]           ; CS_N         ; SCLK_IN     ; 0.500        ; 1.967      ; 3.102      ;
; -0.650 ; CS_N      ; spi_bhm:inst3|sregout[6]           ; CS_N         ; SCLK_IN     ; 0.500        ; 1.967      ; 3.102      ;
; -0.650 ; CS_N      ; spi_bhm:inst3|sregout[7]           ; CS_N         ; SCLK_IN     ; 0.500        ; 1.967      ; 3.102      ;
; -0.650 ; CS_N      ; spi_bhm:inst3|sregout[8]           ; CS_N         ; SCLK_IN     ; 0.500        ; 1.967      ; 3.102      ;
; -0.650 ; CS_N      ; spi_bhm:inst3|sregout[9]           ; CS_N         ; SCLK_IN     ; 0.500        ; 1.967      ; 3.102      ;
; -0.650 ; CS_N      ; spi_bhm:inst3|sregout[10]          ; CS_N         ; SCLK_IN     ; 0.500        ; 1.967      ; 3.102      ;
; -0.650 ; CS_N      ; spi_bhm:inst3|sregout[11]          ; CS_N         ; SCLK_IN     ; 0.500        ; 1.967      ; 3.102      ;
; -0.650 ; CS_N      ; spi_bhm:inst3|sregout[12]          ; CS_N         ; SCLK_IN     ; 0.500        ; 1.967      ; 3.102      ;
; -0.650 ; CS_N      ; spi_bhm:inst3|sregout[13]          ; CS_N         ; SCLK_IN     ; 0.500        ; 1.967      ; 3.102      ;
; -0.532 ; CS_N      ; spi_bhm:inst3|sregout[1]~_emulated ; CS_N         ; SCLK_IN     ; 0.500        ; 1.865      ; 2.882      ;
; -0.532 ; CS_N      ; spi_bhm:inst3|sregout[2]~_emulated ; CS_N         ; SCLK_IN     ; 0.500        ; 1.865      ; 2.882      ;
; -0.532 ; CS_N      ; spi_bhm:inst3|sregout[3]~_emulated ; CS_N         ; SCLK_IN     ; 0.500        ; 1.865      ; 2.882      ;
; -0.523 ; CS_N      ; spi_bhm:inst3|sregout[0]~_emulated ; CS_N         ; SCLK_IN     ; 1.000        ; 1.876      ; 3.384      ;
; -0.523 ; CS_N      ; spi_bhm:inst3|sregout[14]          ; CS_N         ; SCLK_IN     ; 1.000        ; 1.876      ; 3.384      ;
; -0.523 ; CS_N      ; spi_bhm:inst3|sregout[15]          ; CS_N         ; SCLK_IN     ; 1.000        ; 1.876      ; 3.384      ;
; -0.499 ; CS_N      ; spi_bhm:inst3|sregout[4]           ; CS_N         ; SCLK_IN     ; 1.000        ; 2.122      ; 3.606      ;
; -0.391 ; CS_N      ; spi_bhm:inst3|\transmit:state[0]   ; CS_N         ; SCLK_IN     ; 1.000        ; 1.967      ; 3.343      ;
; -0.391 ; CS_N      ; spi_bhm:inst3|\transmit:state[1]   ; CS_N         ; SCLK_IN     ; 1.000        ; 1.967      ; 3.343      ;
; -0.391 ; CS_N      ; spi_bhm:inst3|\transmit:state[2]   ; CS_N         ; SCLK_IN     ; 1.000        ; 1.967      ; 3.343      ;
; -0.391 ; CS_N      ; spi_bhm:inst3|\transmit:state[3]   ; CS_N         ; SCLK_IN     ; 1.000        ; 1.967      ; 3.343      ;
; -0.391 ; CS_N      ; spi_bhm:inst3|\transmit:state[4]   ; CS_N         ; SCLK_IN     ; 1.000        ; 1.967      ; 3.343      ;
; -0.388 ; CS_N      ; spi_bhm:inst3|sregout[5]           ; CS_N         ; SCLK_IN     ; 1.000        ; 1.967      ; 3.340      ;
; -0.388 ; CS_N      ; spi_bhm:inst3|sregout[6]           ; CS_N         ; SCLK_IN     ; 1.000        ; 1.967      ; 3.340      ;
; -0.388 ; CS_N      ; spi_bhm:inst3|sregout[7]           ; CS_N         ; SCLK_IN     ; 1.000        ; 1.967      ; 3.340      ;
; -0.388 ; CS_N      ; spi_bhm:inst3|sregout[8]           ; CS_N         ; SCLK_IN     ; 1.000        ; 1.967      ; 3.340      ;
; -0.388 ; CS_N      ; spi_bhm:inst3|sregout[9]           ; CS_N         ; SCLK_IN     ; 1.000        ; 1.967      ; 3.340      ;
; -0.388 ; CS_N      ; spi_bhm:inst3|sregout[10]          ; CS_N         ; SCLK_IN     ; 1.000        ; 1.967      ; 3.340      ;
; -0.388 ; CS_N      ; spi_bhm:inst3|sregout[11]          ; CS_N         ; SCLK_IN     ; 1.000        ; 1.967      ; 3.340      ;
; -0.388 ; CS_N      ; spi_bhm:inst3|sregout[12]          ; CS_N         ; SCLK_IN     ; 1.000        ; 1.967      ; 3.340      ;
; -0.388 ; CS_N      ; spi_bhm:inst3|sregout[13]          ; CS_N         ; SCLK_IN     ; 1.000        ; 1.967      ; 3.340      ;
; -0.386 ; CS_N      ; spi_bhm:inst3|\receive:state[0]    ; CS_N         ; SCLK_IN     ; 1.000        ; 1.940      ; 3.311      ;
; -0.386 ; CS_N      ; spi_bhm:inst3|\receive:state[1]    ; CS_N         ; SCLK_IN     ; 1.000        ; 1.940      ; 3.311      ;
; -0.386 ; CS_N      ; spi_bhm:inst3|\receive:state[2]    ; CS_N         ; SCLK_IN     ; 1.000        ; 1.940      ; 3.311      ;
; -0.386 ; CS_N      ; spi_bhm:inst3|\receive:state[3]    ; CS_N         ; SCLK_IN     ; 1.000        ; 1.940      ; 3.311      ;
; -0.386 ; CS_N      ; spi_bhm:inst3|\receive:state[4]    ; CS_N         ; SCLK_IN     ; 1.000        ; 1.940      ; 3.311      ;
; -0.386 ; CS_N      ; spi_bhm:inst3|sregin[0]            ; CS_N         ; SCLK_IN     ; 1.000        ; 1.940      ; 3.311      ;
; -0.386 ; CS_N      ; spi_bhm:inst3|sregin[1]            ; CS_N         ; SCLK_IN     ; 1.000        ; 1.940      ; 3.311      ;
; -0.386 ; CS_N      ; spi_bhm:inst3|sregin[2]            ; CS_N         ; SCLK_IN     ; 1.000        ; 1.940      ; 3.311      ;
; -0.386 ; CS_N      ; spi_bhm:inst3|sregin[3]            ; CS_N         ; SCLK_IN     ; 1.000        ; 1.940      ; 3.311      ;
; -0.386 ; CS_N      ; spi_bhm:inst3|sregin[4]            ; CS_N         ; SCLK_IN     ; 1.000        ; 1.940      ; 3.311      ;
; -0.386 ; CS_N      ; spi_bhm:inst3|sregin[5]            ; CS_N         ; SCLK_IN     ; 1.000        ; 1.940      ; 3.311      ;
; -0.386 ; CS_N      ; spi_bhm:inst3|sregin[6]            ; CS_N         ; SCLK_IN     ; 1.000        ; 1.940      ; 3.311      ;
; -0.224 ; CS_N      ; spi_bhm:inst3|sregout[1]~_emulated ; CS_N         ; SCLK_IN     ; 1.000        ; 1.865      ; 3.074      ;
; -0.224 ; CS_N      ; spi_bhm:inst3|sregout[2]~_emulated ; CS_N         ; SCLK_IN     ; 1.000        ; 1.865      ; 3.074      ;
; -0.224 ; CS_N      ; spi_bhm:inst3|sregout[3]~_emulated ; CS_N         ; SCLK_IN     ; 1.000        ; 1.865      ; 3.074      ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'SCLK_IN'                                                                                     ;
+-------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.834 ; CS_N      ; spi_bhm:inst3|sregout[1]~_emulated ; CS_N         ; SCLK_IN     ; 0.000        ; 1.940      ; 2.961      ;
; 0.834 ; CS_N      ; spi_bhm:inst3|sregout[2]~_emulated ; CS_N         ; SCLK_IN     ; 0.000        ; 1.940      ; 2.961      ;
; 0.834 ; CS_N      ; spi_bhm:inst3|sregout[3]~_emulated ; CS_N         ; SCLK_IN     ; 0.000        ; 1.940      ; 2.961      ;
; 0.899 ; CS_N      ; spi_bhm:inst3|\transmit:state[0]   ; CS_N         ; SCLK_IN     ; 0.000        ; 2.047      ; 3.133      ;
; 0.899 ; CS_N      ; spi_bhm:inst3|\transmit:state[1]   ; CS_N         ; SCLK_IN     ; 0.000        ; 2.047      ; 3.133      ;
; 0.899 ; CS_N      ; spi_bhm:inst3|\transmit:state[2]   ; CS_N         ; SCLK_IN     ; 0.000        ; 2.047      ; 3.133      ;
; 0.899 ; CS_N      ; spi_bhm:inst3|\transmit:state[3]   ; CS_N         ; SCLK_IN     ; 0.000        ; 2.047      ; 3.133      ;
; 0.899 ; CS_N      ; spi_bhm:inst3|\transmit:state[4]   ; CS_N         ; SCLK_IN     ; 0.000        ; 2.047      ; 3.133      ;
; 0.924 ; CS_N      ; spi_bhm:inst3|\receive:state[0]    ; CS_N         ; SCLK_IN     ; 0.000        ; 2.025      ; 3.136      ;
; 0.924 ; CS_N      ; spi_bhm:inst3|\receive:state[1]    ; CS_N         ; SCLK_IN     ; 0.000        ; 2.025      ; 3.136      ;
; 0.924 ; CS_N      ; spi_bhm:inst3|\receive:state[2]    ; CS_N         ; SCLK_IN     ; 0.000        ; 2.025      ; 3.136      ;
; 0.924 ; CS_N      ; spi_bhm:inst3|\receive:state[3]    ; CS_N         ; SCLK_IN     ; 0.000        ; 2.025      ; 3.136      ;
; 0.924 ; CS_N      ; spi_bhm:inst3|\receive:state[4]    ; CS_N         ; SCLK_IN     ; 0.000        ; 2.025      ; 3.136      ;
; 0.924 ; CS_N      ; spi_bhm:inst3|sregin[0]            ; CS_N         ; SCLK_IN     ; 0.000        ; 2.025      ; 3.136      ;
; 0.924 ; CS_N      ; spi_bhm:inst3|sregin[1]            ; CS_N         ; SCLK_IN     ; 0.000        ; 2.025      ; 3.136      ;
; 0.924 ; CS_N      ; spi_bhm:inst3|sregin[2]            ; CS_N         ; SCLK_IN     ; 0.000        ; 2.025      ; 3.136      ;
; 0.924 ; CS_N      ; spi_bhm:inst3|sregin[3]            ; CS_N         ; SCLK_IN     ; 0.000        ; 2.025      ; 3.136      ;
; 0.924 ; CS_N      ; spi_bhm:inst3|sregin[4]            ; CS_N         ; SCLK_IN     ; 0.000        ; 2.025      ; 3.136      ;
; 0.924 ; CS_N      ; spi_bhm:inst3|sregin[5]            ; CS_N         ; SCLK_IN     ; 0.000        ; 2.025      ; 3.136      ;
; 0.924 ; CS_N      ; spi_bhm:inst3|sregin[6]            ; CS_N         ; SCLK_IN     ; 0.000        ; 2.025      ; 3.136      ;
; 0.983 ; CS_N      ; spi_bhm:inst3|sregout[5]           ; CS_N         ; SCLK_IN     ; 0.000        ; 2.047      ; 3.217      ;
; 0.983 ; CS_N      ; spi_bhm:inst3|sregout[6]           ; CS_N         ; SCLK_IN     ; 0.000        ; 2.047      ; 3.217      ;
; 0.983 ; CS_N      ; spi_bhm:inst3|sregout[7]           ; CS_N         ; SCLK_IN     ; 0.000        ; 2.047      ; 3.217      ;
; 0.983 ; CS_N      ; spi_bhm:inst3|sregout[8]           ; CS_N         ; SCLK_IN     ; 0.000        ; 2.047      ; 3.217      ;
; 0.983 ; CS_N      ; spi_bhm:inst3|sregout[9]           ; CS_N         ; SCLK_IN     ; 0.000        ; 2.047      ; 3.217      ;
; 0.983 ; CS_N      ; spi_bhm:inst3|sregout[10]          ; CS_N         ; SCLK_IN     ; 0.000        ; 2.047      ; 3.217      ;
; 0.983 ; CS_N      ; spi_bhm:inst3|sregout[11]          ; CS_N         ; SCLK_IN     ; 0.000        ; 2.047      ; 3.217      ;
; 0.983 ; CS_N      ; spi_bhm:inst3|sregout[12]          ; CS_N         ; SCLK_IN     ; 0.000        ; 2.047      ; 3.217      ;
; 0.983 ; CS_N      ; spi_bhm:inst3|sregout[13]          ; CS_N         ; SCLK_IN     ; 0.000        ; 2.047      ; 3.217      ;
; 1.078 ; CS_N      ; spi_bhm:inst3|sregout[4]           ; CS_N         ; SCLK_IN     ; 0.000        ; 2.207      ; 3.472      ;
; 1.120 ; CS_N      ; spi_bhm:inst3|sregout[0]~_emulated ; CS_N         ; SCLK_IN     ; 0.000        ; 1.952      ; 3.259      ;
; 1.120 ; CS_N      ; spi_bhm:inst3|sregout[14]          ; CS_N         ; SCLK_IN     ; 0.000        ; 1.952      ; 3.259      ;
; 1.120 ; CS_N      ; spi_bhm:inst3|sregout[15]          ; CS_N         ; SCLK_IN     ; 0.000        ; 1.952      ; 3.259      ;
; 1.147 ; CS_N      ; spi_bhm:inst3|sregout[1]~_emulated ; CS_N         ; SCLK_IN     ; -0.500       ; 1.940      ; 2.774      ;
; 1.147 ; CS_N      ; spi_bhm:inst3|sregout[2]~_emulated ; CS_N         ; SCLK_IN     ; -0.500       ; 1.940      ; 2.774      ;
; 1.147 ; CS_N      ; spi_bhm:inst3|sregout[3]~_emulated ; CS_N         ; SCLK_IN     ; -0.500       ; 1.940      ; 2.774      ;
; 1.246 ; CS_N      ; spi_bhm:inst3|\transmit:state[0]   ; CS_N         ; SCLK_IN     ; -0.500       ; 2.047      ; 2.980      ;
; 1.246 ; CS_N      ; spi_bhm:inst3|\transmit:state[1]   ; CS_N         ; SCLK_IN     ; -0.500       ; 2.047      ; 2.980      ;
; 1.246 ; CS_N      ; spi_bhm:inst3|\transmit:state[2]   ; CS_N         ; SCLK_IN     ; -0.500       ; 2.047      ; 2.980      ;
; 1.246 ; CS_N      ; spi_bhm:inst3|\transmit:state[3]   ; CS_N         ; SCLK_IN     ; -0.500       ; 2.047      ; 2.980      ;
; 1.246 ; CS_N      ; spi_bhm:inst3|\transmit:state[4]   ; CS_N         ; SCLK_IN     ; -0.500       ; 2.047      ; 2.980      ;
; 1.251 ; CS_N      ; spi_bhm:inst3|sregout[5]           ; CS_N         ; SCLK_IN     ; -0.500       ; 2.047      ; 2.985      ;
; 1.251 ; CS_N      ; spi_bhm:inst3|sregout[6]           ; CS_N         ; SCLK_IN     ; -0.500       ; 2.047      ; 2.985      ;
; 1.251 ; CS_N      ; spi_bhm:inst3|sregout[7]           ; CS_N         ; SCLK_IN     ; -0.500       ; 2.047      ; 2.985      ;
; 1.251 ; CS_N      ; spi_bhm:inst3|sregout[8]           ; CS_N         ; SCLK_IN     ; -0.500       ; 2.047      ; 2.985      ;
; 1.251 ; CS_N      ; spi_bhm:inst3|sregout[9]           ; CS_N         ; SCLK_IN     ; -0.500       ; 2.047      ; 2.985      ;
; 1.251 ; CS_N      ; spi_bhm:inst3|sregout[10]          ; CS_N         ; SCLK_IN     ; -0.500       ; 2.047      ; 2.985      ;
; 1.251 ; CS_N      ; spi_bhm:inst3|sregout[11]          ; CS_N         ; SCLK_IN     ; -0.500       ; 2.047      ; 2.985      ;
; 1.251 ; CS_N      ; spi_bhm:inst3|sregout[12]          ; CS_N         ; SCLK_IN     ; -0.500       ; 2.047      ; 2.985      ;
; 1.251 ; CS_N      ; spi_bhm:inst3|sregout[13]          ; CS_N         ; SCLK_IN     ; -0.500       ; 2.047      ; 2.985      ;
; 1.350 ; CS_N      ; spi_bhm:inst3|sregout[4]           ; CS_N         ; SCLK_IN     ; -0.500       ; 2.207      ; 3.244      ;
; 1.402 ; CS_N      ; spi_bhm:inst3|sregout[0]~_emulated ; CS_N         ; SCLK_IN     ; -0.500       ; 1.952      ; 3.041      ;
; 1.402 ; CS_N      ; spi_bhm:inst3|sregout[14]          ; CS_N         ; SCLK_IN     ; -0.500       ; 1.952      ; 3.041      ;
; 1.402 ; CS_N      ; spi_bhm:inst3|sregout[15]          ; CS_N         ; SCLK_IN     ; -0.500       ; 1.952      ; 3.041      ;
; 1.572 ; CS_N      ; spi_bhm:inst3|\receive:state[0]    ; CS_N         ; SCLK_IN     ; -0.500       ; 2.025      ; 3.284      ;
; 1.572 ; CS_N      ; spi_bhm:inst3|\receive:state[1]    ; CS_N         ; SCLK_IN     ; -0.500       ; 2.025      ; 3.284      ;
; 1.572 ; CS_N      ; spi_bhm:inst3|\receive:state[2]    ; CS_N         ; SCLK_IN     ; -0.500       ; 2.025      ; 3.284      ;
; 1.572 ; CS_N      ; spi_bhm:inst3|\receive:state[3]    ; CS_N         ; SCLK_IN     ; -0.500       ; 2.025      ; 3.284      ;
; 1.572 ; CS_N      ; spi_bhm:inst3|\receive:state[4]    ; CS_N         ; SCLK_IN     ; -0.500       ; 2.025      ; 3.284      ;
; 1.572 ; CS_N      ; spi_bhm:inst3|sregin[0]            ; CS_N         ; SCLK_IN     ; -0.500       ; 2.025      ; 3.284      ;
; 1.572 ; CS_N      ; spi_bhm:inst3|sregin[1]            ; CS_N         ; SCLK_IN     ; -0.500       ; 2.025      ; 3.284      ;
; 1.572 ; CS_N      ; spi_bhm:inst3|sregin[2]            ; CS_N         ; SCLK_IN     ; -0.500       ; 2.025      ; 3.284      ;
; 1.572 ; CS_N      ; spi_bhm:inst3|sregin[3]            ; CS_N         ; SCLK_IN     ; -0.500       ; 2.025      ; 3.284      ;
; 1.572 ; CS_N      ; spi_bhm:inst3|sregin[4]            ; CS_N         ; SCLK_IN     ; -0.500       ; 2.025      ; 3.284      ;
; 1.572 ; CS_N      ; spi_bhm:inst3|sregin[5]            ; CS_N         ; SCLK_IN     ; -0.500       ; 2.025      ; 3.284      ;
; 1.572 ; CS_N      ; spi_bhm:inst3|sregin[6]            ; CS_N         ; SCLK_IN     ; -0.500       ; 2.025      ; 3.284      ;
+-------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 418.41 MHz ; 250.0 MHz       ; SCLK_IN    ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; SCLK_IN ; -1.390 ; -24.145         ;
+---------+--------+-----------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; SCLK_IN ; 0.324 ; 0.000           ;
+---------+-------+-----------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; SCLK_IN ; -0.859 ; -22.941            ;
+---------+--------+--------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+---------+-------+--------------------+
; Clock   ; Slack ; End Point TNS      ;
+---------+-------+--------------------+
; SCLK_IN ; 0.736 ; 0.000              ;
+---------+-------+--------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-----------+--------+-----------------------------+
; Clock     ; Slack  ; End Point TNS               ;
+-----------+--------+-----------------------------+
; SCLK_IN   ; -3.000 ; -45.000                     ;
; CS_N      ; -3.000 ; -3.000                      ;
; 50MHz_CLK ; 9.818  ; 0.000                       ;
+-----------+--------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'SCLK_IN'                                                                                                                  ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.390 ; spi_bhm:inst3|\receive:state[2]    ; spi_bhm:inst3|rx[7]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.035     ; 2.370      ;
; -1.390 ; spi_bhm:inst3|\receive:state[2]    ; spi_bhm:inst3|rx[6]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.035     ; 2.370      ;
; -1.390 ; spi_bhm:inst3|\receive:state[2]    ; spi_bhm:inst3|rx[5]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.035     ; 2.370      ;
; -1.390 ; spi_bhm:inst3|\receive:state[2]    ; spi_bhm:inst3|rx[4]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.035     ; 2.370      ;
; -1.390 ; spi_bhm:inst3|\receive:state[2]    ; spi_bhm:inst3|rx[3]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.035     ; 2.370      ;
; -1.390 ; spi_bhm:inst3|\receive:state[2]    ; spi_bhm:inst3|rx[2]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.035     ; 2.370      ;
; -1.390 ; spi_bhm:inst3|\receive:state[2]    ; spi_bhm:inst3|rx[1]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.035     ; 2.370      ;
; -1.390 ; spi_bhm:inst3|\receive:state[2]    ; spi_bhm:inst3|rx[0]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.035     ; 2.370      ;
; -1.377 ; spi_bhm:inst3|\receive:state[3]    ; spi_bhm:inst3|rx[7]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.035     ; 2.357      ;
; -1.377 ; spi_bhm:inst3|\receive:state[3]    ; spi_bhm:inst3|rx[6]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.035     ; 2.357      ;
; -1.377 ; spi_bhm:inst3|\receive:state[3]    ; spi_bhm:inst3|rx[5]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.035     ; 2.357      ;
; -1.377 ; spi_bhm:inst3|\receive:state[3]    ; spi_bhm:inst3|rx[4]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.035     ; 2.357      ;
; -1.377 ; spi_bhm:inst3|\receive:state[3]    ; spi_bhm:inst3|rx[3]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.035     ; 2.357      ;
; -1.377 ; spi_bhm:inst3|\receive:state[3]    ; spi_bhm:inst3|rx[2]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.035     ; 2.357      ;
; -1.377 ; spi_bhm:inst3|\receive:state[3]    ; spi_bhm:inst3|rx[1]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.035     ; 2.357      ;
; -1.377 ; spi_bhm:inst3|\receive:state[3]    ; spi_bhm:inst3|rx[0]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.035     ; 2.357      ;
; -1.276 ; spi_bhm:inst3|\receive:state[0]    ; spi_bhm:inst3|rx[7]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.035     ; 2.256      ;
; -1.276 ; spi_bhm:inst3|\receive:state[0]    ; spi_bhm:inst3|rx[6]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.035     ; 2.256      ;
; -1.276 ; spi_bhm:inst3|\receive:state[0]    ; spi_bhm:inst3|rx[5]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.035     ; 2.256      ;
; -1.276 ; spi_bhm:inst3|\receive:state[0]    ; spi_bhm:inst3|rx[4]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.035     ; 2.256      ;
; -1.276 ; spi_bhm:inst3|\receive:state[0]    ; spi_bhm:inst3|rx[3]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.035     ; 2.256      ;
; -1.276 ; spi_bhm:inst3|\receive:state[0]    ; spi_bhm:inst3|rx[2]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.035     ; 2.256      ;
; -1.276 ; spi_bhm:inst3|\receive:state[0]    ; spi_bhm:inst3|rx[1]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.035     ; 2.256      ;
; -1.276 ; spi_bhm:inst3|\receive:state[0]    ; spi_bhm:inst3|rx[0]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.035     ; 2.256      ;
; -1.232 ; spi_bhm:inst3|\receive:state[4]    ; spi_bhm:inst3|rx[7]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.035     ; 2.212      ;
; -1.232 ; spi_bhm:inst3|\receive:state[4]    ; spi_bhm:inst3|rx[6]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.035     ; 2.212      ;
; -1.232 ; spi_bhm:inst3|\receive:state[4]    ; spi_bhm:inst3|rx[5]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.035     ; 2.212      ;
; -1.232 ; spi_bhm:inst3|\receive:state[4]    ; spi_bhm:inst3|rx[4]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.035     ; 2.212      ;
; -1.232 ; spi_bhm:inst3|\receive:state[4]    ; spi_bhm:inst3|rx[3]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.035     ; 2.212      ;
; -1.232 ; spi_bhm:inst3|\receive:state[4]    ; spi_bhm:inst3|rx[2]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.035     ; 2.212      ;
; -1.232 ; spi_bhm:inst3|\receive:state[4]    ; spi_bhm:inst3|rx[1]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.035     ; 2.212      ;
; -1.232 ; spi_bhm:inst3|\receive:state[4]    ; spi_bhm:inst3|rx[0]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.035     ; 2.212      ;
; -1.129 ; spi_bhm:inst3|\receive:state[1]    ; spi_bhm:inst3|rx[7]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.035     ; 2.109      ;
; -1.129 ; spi_bhm:inst3|\receive:state[1]    ; spi_bhm:inst3|rx[6]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.035     ; 2.109      ;
; -1.129 ; spi_bhm:inst3|\receive:state[1]    ; spi_bhm:inst3|rx[5]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.035     ; 2.109      ;
; -1.129 ; spi_bhm:inst3|\receive:state[1]    ; spi_bhm:inst3|rx[4]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.035     ; 2.109      ;
; -1.129 ; spi_bhm:inst3|\receive:state[1]    ; spi_bhm:inst3|rx[3]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.035     ; 2.109      ;
; -1.129 ; spi_bhm:inst3|\receive:state[1]    ; spi_bhm:inst3|rx[2]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.035     ; 2.109      ;
; -1.129 ; spi_bhm:inst3|\receive:state[1]    ; spi_bhm:inst3|rx[1]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.035     ; 2.109      ;
; -1.129 ; spi_bhm:inst3|\receive:state[1]    ; spi_bhm:inst3|rx[0]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.035     ; 2.109      ;
; -0.915 ; spi_bhm:inst3|\transmit:state[4]   ; spi_bhm:inst3|sregout[3]~_emulated ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.160     ; 1.770      ;
; -0.914 ; spi_bhm:inst3|\transmit:state[4]   ; spi_bhm:inst3|sregout[1]~_emulated ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.160     ; 1.769      ;
; -0.912 ; spi_bhm:inst3|\transmit:state[4]   ; spi_bhm:inst3|sregout[2]~_emulated ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.160     ; 1.767      ;
; -0.845 ; spi_bhm:inst3|\transmit:state[4]   ; spi_bhm:inst3|sregout[15]          ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.138     ; 1.722      ;
; -0.841 ; spi_bhm:inst3|\transmit:state[0]   ; spi_bhm:inst3|sregout[3]~_emulated ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.160     ; 1.696      ;
; -0.841 ; spi_bhm:inst3|\transmit:state[0]   ; spi_bhm:inst3|sregout[1]~_emulated ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.160     ; 1.696      ;
; -0.839 ; spi_bhm:inst3|\transmit:state[0]   ; spi_bhm:inst3|sregout[2]~_emulated ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.160     ; 1.694      ;
; -0.818 ; CS_N                               ; spi_bhm:inst3|sregout[4]           ; CS_N         ; SCLK_IN     ; 0.500        ; 1.930      ; 3.233      ;
; -0.805 ; CS_N                               ; spi_bhm:inst3|rx[7]                ; CS_N         ; SCLK_IN     ; 0.500        ; 1.840      ; 3.130      ;
; -0.805 ; CS_N                               ; spi_bhm:inst3|rx[6]                ; CS_N         ; SCLK_IN     ; 0.500        ; 1.840      ; 3.130      ;
; -0.805 ; CS_N                               ; spi_bhm:inst3|rx[5]                ; CS_N         ; SCLK_IN     ; 0.500        ; 1.840      ; 3.130      ;
; -0.805 ; CS_N                               ; spi_bhm:inst3|rx[4]                ; CS_N         ; SCLK_IN     ; 0.500        ; 1.840      ; 3.130      ;
; -0.805 ; CS_N                               ; spi_bhm:inst3|rx[3]                ; CS_N         ; SCLK_IN     ; 0.500        ; 1.840      ; 3.130      ;
; -0.805 ; CS_N                               ; spi_bhm:inst3|rx[2]                ; CS_N         ; SCLK_IN     ; 0.500        ; 1.840      ; 3.130      ;
; -0.805 ; CS_N                               ; spi_bhm:inst3|rx[1]                ; CS_N         ; SCLK_IN     ; 0.500        ; 1.840      ; 3.130      ;
; -0.805 ; CS_N                               ; spi_bhm:inst3|rx[0]                ; CS_N         ; SCLK_IN     ; 0.500        ; 1.840      ; 3.130      ;
; -0.784 ; spi_bhm:inst3|\transmit:state[3]   ; spi_bhm:inst3|sregout[3]~_emulated ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.160     ; 1.639      ;
; -0.784 ; spi_bhm:inst3|\transmit:state[3]   ; spi_bhm:inst3|sregout[1]~_emulated ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.160     ; 1.639      ;
; -0.782 ; spi_bhm:inst3|\transmit:state[3]   ; spi_bhm:inst3|sregout[2]~_emulated ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.160     ; 1.637      ;
; -0.780 ; spi_bhm:inst3|\transmit:state[0]   ; spi_bhm:inst3|sregout[15]          ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.138     ; 1.657      ;
; -0.777 ; CS_N                               ; spi_bhm:inst3|sregout[1]~_emulated ; CS_N         ; SCLK_IN     ; 0.500        ; 1.703      ; 2.965      ;
; -0.751 ; spi_bhm:inst3|\transmit:state[1]   ; spi_bhm:inst3|\transmit:state[4]   ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.041     ; 1.725      ;
; -0.748 ; spi_bhm:inst3|\receive:state[1]    ; spi_bhm:inst3|\receive:state[4]    ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.038     ; 1.725      ;
; -0.744 ; spi_bhm:inst3|sregout[1]~_emulated ; spi_bhm:inst3|sregout[2]~_emulated ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.038     ; 1.721      ;
; -0.723 ; spi_bhm:inst3|\transmit:state[3]   ; spi_bhm:inst3|sregout[15]          ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.138     ; 1.600      ;
; -0.722 ; spi_bhm:inst3|sregout[0]~_emulated ; spi_bhm:inst3|sregout[1]~_emulated ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.075     ; 1.662      ;
; -0.715 ; CS_N                               ; spi_bhm:inst3|sregout[2]~_emulated ; CS_N         ; SCLK_IN     ; 0.500        ; 1.703      ; 2.903      ;
; -0.711 ; CS_N                               ; spi_bhm:inst3|sregout[3]~_emulated ; CS_N         ; SCLK_IN     ; 0.500        ; 1.703      ; 2.899      ;
; -0.677 ; spi_bhm:inst3|\transmit:state[0]   ; spi_bhm:inst3|\transmit:state[4]   ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.041     ; 1.651      ;
; -0.670 ; spi_bhm:inst3|\receive:state[0]    ; spi_bhm:inst3|\receive:state[4]    ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.038     ; 1.647      ;
; -0.668 ; spi_bhm:inst3|\receive:state[2]    ; spi_bhm:inst3|\receive:state[4]    ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.038     ; 1.645      ;
; -0.666 ; spi_bhm:inst3|\transmit:state[4]   ; spi_bhm:inst3|sregout[0]~_emulated ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.138     ; 1.543      ;
; -0.655 ; spi_bhm:inst3|\transmit:state[2]   ; spi_bhm:inst3|sregout[3]~_emulated ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.160     ; 1.510      ;
; -0.655 ; spi_bhm:inst3|\transmit:state[2]   ; spi_bhm:inst3|sregout[1]~_emulated ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.160     ; 1.510      ;
; -0.654 ; spi_bhm:inst3|\receive:state[3]    ; spi_bhm:inst3|\receive:state[4]    ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.038     ; 1.631      ;
; -0.653 ; spi_bhm:inst3|\transmit:state[2]   ; spi_bhm:inst3|sregout[2]~_emulated ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.160     ; 1.508      ;
; -0.640 ; spi_bhm:inst3|\transmit:state[3]   ; spi_bhm:inst3|\transmit:state[4]   ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.041     ; 1.614      ;
; -0.638 ; spi_bhm:inst3|\transmit:state[4]   ; spi_bhm:inst3|sregout[14]          ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.138     ; 1.515      ;
; -0.622 ; spi_bhm:inst3|sregout[3]~_emulated ; spi_bhm:inst3|sregout[4]           ; SCLK_IN      ; SCLK_IN     ; 1.000        ; 0.162      ; 1.799      ;
; -0.621 ; spi_bhm:inst3|sregout[2]~_emulated ; spi_bhm:inst3|sregout[3]~_emulated ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.038     ; 1.598      ;
; -0.605 ; spi_bhm:inst3|\transmit:state[0]   ; spi_bhm:inst3|sregout[0]~_emulated ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.138     ; 1.482      ;
; -0.594 ; spi_bhm:inst3|\transmit:state[2]   ; spi_bhm:inst3|sregout[15]          ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.138     ; 1.471      ;
; -0.589 ; spi_bhm:inst3|\transmit:state[1]   ; spi_bhm:inst3|sregout[3]~_emulated ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.160     ; 1.444      ;
; -0.589 ; spi_bhm:inst3|\transmit:state[1]   ; spi_bhm:inst3|sregout[1]~_emulated ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.160     ; 1.444      ;
; -0.587 ; spi_bhm:inst3|sregin[6]            ; spi_bhm:inst3|rx[7]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.035     ; 1.567      ;
; -0.587 ; spi_bhm:inst3|\transmit:state[1]   ; spi_bhm:inst3|sregout[2]~_emulated ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.160     ; 1.442      ;
; -0.574 ; spi_bhm:inst3|\transmit:state[2]   ; spi_bhm:inst3|\transmit:state[4]   ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.041     ; 1.548      ;
; -0.570 ; spi_bhm:inst3|\transmit:state[0]   ; spi_bhm:inst3|sregout[14]          ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.138     ; 1.447      ;
; -0.548 ; spi_bhm:inst3|\transmit:state[3]   ; spi_bhm:inst3|sregout[0]~_emulated ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.138     ; 1.425      ;
; -0.513 ; spi_bhm:inst3|\transmit:state[3]   ; spi_bhm:inst3|sregout[14]          ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.138     ; 1.390      ;
; -0.507 ; spi_bhm:inst3|\transmit:state[4]   ; spi_bhm:inst3|sregout[4]           ; SCLK_IN      ; SCLK_IN     ; 1.000        ; 0.079      ; 1.601      ;
; -0.501 ; spi_bhm:inst3|\transmit:state[0]   ; spi_bhm:inst3|sregout[10]          ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.041     ; 1.475      ;
; -0.501 ; spi_bhm:inst3|\transmit:state[4]   ; spi_bhm:inst3|sregout[10]          ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.041     ; 1.475      ;
; -0.468 ; spi_bhm:inst3|\transmit:state[0]   ; spi_bhm:inst3|sregout[8]           ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.041     ; 1.442      ;
; -0.466 ; spi_bhm:inst3|\transmit:state[0]   ; spi_bhm:inst3|sregout[7]           ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.041     ; 1.440      ;
; -0.464 ; spi_bhm:inst3|\transmit:state[0]   ; spi_bhm:inst3|sregout[13]          ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.041     ; 1.438      ;
; -0.463 ; spi_bhm:inst3|\transmit:state[0]   ; spi_bhm:inst3|sregout[5]           ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.041     ; 1.437      ;
; -0.463 ; spi_bhm:inst3|\transmit:state[4]   ; spi_bhm:inst3|sregout[8]           ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.041     ; 1.437      ;
; -0.463 ; spi_bhm:inst3|\transmit:state[4]   ; spi_bhm:inst3|sregout[7]           ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.041     ; 1.437      ;
; -0.463 ; spi_bhm:inst3|\transmit:state[4]   ; spi_bhm:inst3|\transmit:state[4]   ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.041     ; 1.437      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'SCLK_IN'                                                                                                                ;
+-------+----------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.324 ; spi_bhm:inst3|sregout[3]~17      ; spi_bhm:inst3|sregout[3]~_emulated ; CS_N         ; SCLK_IN     ; 0.000        ; 0.312      ; 0.810      ;
; 0.352 ; spi_bhm:inst3|sregout[5]         ; spi_bhm:inst3|sregout[6]           ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.041      ; 0.537      ;
; 0.353 ; spi_bhm:inst3|sregout[7]         ; spi_bhm:inst3|sregout[8]           ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.041      ; 0.538      ;
; 0.354 ; spi_bhm:inst3|sregout[12]        ; spi_bhm:inst3|sregout[13]          ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.041      ; 0.539      ;
; 0.354 ; spi_bhm:inst3|sregout[6]         ; spi_bhm:inst3|sregout[7]           ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.041      ; 0.539      ;
; 0.451 ; spi_bhm:inst3|sregout[0]~29      ; spi_bhm:inst3|sregout[0]~_emulated ; CS_N         ; SCLK_IN     ; 0.000        ; 0.342      ; 0.967      ;
; 0.490 ; spi_bhm:inst3|sregout[1]~25      ; spi_bhm:inst3|sregout[1]~_emulated ; CS_N         ; SCLK_IN     ; 0.000        ; 0.338      ; 1.002      ;
; 0.497 ; spi_bhm:inst3|sregin[0]          ; spi_bhm:inst3|sregin[1]            ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.038      ; 0.679      ;
; 0.510 ; spi_bhm:inst3|sregout[8]         ; spi_bhm:inst3|sregout[9]           ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.041      ; 0.695      ;
; 0.513 ; spi_bhm:inst3|sregout[11]        ; spi_bhm:inst3|sregout[12]          ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.041      ; 0.698      ;
; 0.513 ; spi_bhm:inst3|sregout[10]        ; spi_bhm:inst3|sregout[11]          ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.041      ; 0.698      ;
; 0.513 ; spi_bhm:inst3|sregout[9]         ; spi_bhm:inst3|sregout[10]          ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.041      ; 0.698      ;
; 0.520 ; spi_bhm:inst3|\transmit:state[3] ; spi_bhm:inst3|\transmit:state[3]   ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.034      ; 0.698      ;
; 0.523 ; spi_bhm:inst3|\receive:state[2]  ; spi_bhm:inst3|\receive:state[2]    ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.034      ; 0.701      ;
; 0.524 ; spi_bhm:inst3|\receive:state[3]  ; spi_bhm:inst3|\receive:state[3]    ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.034      ; 0.702      ;
; 0.525 ; spi_bhm:inst3|\transmit:state[2] ; spi_bhm:inst3|\transmit:state[2]   ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.034      ; 0.703      ;
; 0.527 ; spi_bhm:inst3|sregout[14]        ; spi_bhm:inst3|sregout[15]          ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.038      ; 0.709      ;
; 0.533 ; spi_bhm:inst3|\receive:state[1]  ; spi_bhm:inst3|\receive:state[1]    ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.034      ; 0.711      ;
; 0.533 ; spi_bhm:inst3|\transmit:state[1] ; spi_bhm:inst3|\transmit:state[1]   ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.034      ; 0.711      ;
; 0.541 ; spi_bhm:inst3|\receive:state[0]  ; spi_bhm:inst3|\receive:state[0]    ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.034      ; 0.719      ;
; 0.542 ; spi_bhm:inst3|\transmit:state[0] ; spi_bhm:inst3|\transmit:state[0]   ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.034      ; 0.720      ;
; 0.546 ; spi_bhm:inst3|sregin[4]          ; spi_bhm:inst3|rx[5]                ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.092      ; 0.782      ;
; 0.547 ; spi_bhm:inst3|\transmit:state[1] ; spi_bhm:inst3|sregout[4]           ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.198      ; 0.889      ;
; 0.553 ; spi_bhm:inst3|sregin[1]          ; spi_bhm:inst3|rx[2]                ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.092      ; 0.789      ;
; 0.557 ; spi_bhm:inst3|sregin[0]          ; spi_bhm:inst3|rx[1]                ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.092      ; 0.793      ;
; 0.575 ; spi_bhm:inst3|sregout[2]~21      ; spi_bhm:inst3|sregout[2]~_emulated ; CS_N         ; SCLK_IN     ; 0.000        ; 0.222      ; 0.971      ;
; 0.581 ; spi_bhm:inst3|\transmit:state[1] ; spi_bhm:inst3|sregout[15]          ; SCLK_IN      ; SCLK_IN     ; 0.000        ; -0.028     ; 0.697      ;
; 0.584 ; spi_bhm:inst3|\transmit:state[1] ; spi_bhm:inst3|sregout[0]~_emulated ; SCLK_IN      ; SCLK_IN     ; 0.000        ; -0.028     ; 0.700      ;
; 0.615 ; spi_bhm:inst3|sregin[3]          ; spi_bhm:inst3|rx[4]                ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.092      ; 0.851      ;
; 0.620 ; spi_bhm:inst3|\receive:state[4]  ; spi_bhm:inst3|\receive:state[4]    ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.038      ; 0.802      ;
; 0.621 ; spi_bhm:inst3|sregin[5]          ; spi_bhm:inst3|sregin[6]            ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.038      ; 0.803      ;
; 0.624 ; spi_bhm:inst3|sregout[1]~25      ; spi_bhm:inst3|sregout[2]~_emulated ; CS_N         ; SCLK_IN     ; 0.000        ; 0.338      ; 1.136      ;
; 0.637 ; spi_bhm:inst3|sregin[4]          ; spi_bhm:inst3|sregin[5]            ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.038      ; 0.819      ;
; 0.665 ; spi_bhm:inst3|sregout[13]        ; spi_bhm:inst3|sregout[14]          ; SCLK_IN      ; SCLK_IN     ; 0.000        ; -0.028     ; 0.781      ;
; 0.705 ; spi_bhm:inst3|sregout[3]~17      ; spi_bhm:inst3|sregout[4]           ; CS_N         ; SCLK_IN     ; 0.000        ; 0.548      ; 1.427      ;
; 0.712 ; spi_bhm:inst3|\transmit:state[2] ; spi_bhm:inst3|sregout[9]           ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.041      ; 0.897      ;
; 0.715 ; spi_bhm:inst3|\transmit:state[2] ; spi_bhm:inst3|sregout[12]          ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.041      ; 0.900      ;
; 0.715 ; spi_bhm:inst3|\transmit:state[2] ; spi_bhm:inst3|sregout[11]          ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.041      ; 0.900      ;
; 0.721 ; spi_bhm:inst3|sregin[2]          ; spi_bhm:inst3|rx[3]                ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.092      ; 0.957      ;
; 0.743 ; spi_bhm:inst3|sregout[2]~21      ; spi_bhm:inst3|sregout[3]~_emulated ; CS_N         ; SCLK_IN     ; 0.000        ; 0.222      ; 1.139      ;
; 0.756 ; spi_bhm:inst3|sregin[5]          ; spi_bhm:inst3|rx[6]                ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.092      ; 0.992      ;
; 0.767 ; spi_bhm:inst3|\transmit:state[2] ; spi_bhm:inst3|\transmit:state[3]   ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.041      ; 0.952      ;
; 0.768 ; spi_bhm:inst3|\receive:state[2]  ; spi_bhm:inst3|\receive:state[3]    ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.038      ; 0.950      ;
; 0.768 ; spi_bhm:inst3|\transmit:state[1] ; spi_bhm:inst3|sregout[14]          ; SCLK_IN      ; SCLK_IN     ; 0.000        ; -0.028     ; 0.884      ;
; 0.768 ; spi_bhm:inst3|\transmit:state[0] ; spi_bhm:inst3|\transmit:state[1]   ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.041      ; 0.953      ;
; 0.770 ; spi_bhm:inst3|\receive:state[0]  ; spi_bhm:inst3|\receive:state[1]    ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.038      ; 0.952      ;
; 0.770 ; spi_bhm:inst3|\transmit:state[1] ; spi_bhm:inst3|\transmit:state[2]   ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.041      ; 0.955      ;
; 0.771 ; spi_bhm:inst3|sregout[4]         ; spi_bhm:inst3|sregout[5]           ; SCLK_IN      ; SCLK_IN     ; 0.000        ; -0.079     ; 0.836      ;
; 0.772 ; spi_bhm:inst3|\receive:state[1]  ; spi_bhm:inst3|\receive:state[4]    ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.038      ; 0.954      ;
; 0.773 ; spi_bhm:inst3|\receive:state[1]  ; spi_bhm:inst3|\receive:state[2]    ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.038      ; 0.955      ;
; 0.775 ; spi_bhm:inst3|\transmit:state[0] ; spi_bhm:inst3|\transmit:state[2]   ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.041      ; 0.960      ;
; 0.777 ; spi_bhm:inst3|\receive:state[0]  ; spi_bhm:inst3|\receive:state[2]    ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.038      ; 0.959      ;
; 0.792 ; spi_bhm:inst3|sregin[2]          ; spi_bhm:inst3|sregin[3]            ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.038      ; 0.974      ;
; 0.793 ; spi_bhm:inst3|sregin[1]          ; spi_bhm:inst3|sregin[2]            ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.038      ; 0.975      ;
; 0.806 ; spi_bhm:inst3|\transmit:state[3] ; spi_bhm:inst3|sregout[9]           ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.041      ; 0.991      ;
; 0.809 ; spi_bhm:inst3|\transmit:state[3] ; spi_bhm:inst3|sregout[12]          ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.041      ; 0.994      ;
; 0.809 ; spi_bhm:inst3|\transmit:state[3] ; spi_bhm:inst3|sregout[11]          ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.041      ; 0.994      ;
; 0.811 ; spi_bhm:inst3|\transmit:state[1] ; spi_bhm:inst3|sregout[8]           ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.041      ; 0.996      ;
; 0.820 ; spi_bhm:inst3|\transmit:state[1] ; spi_bhm:inst3|sregout[10]          ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.041      ; 1.005      ;
; 0.821 ; spi_bhm:inst3|\transmit:state[1] ; spi_bhm:inst3|sregout[12]          ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.041      ; 1.006      ;
; 0.822 ; spi_bhm:inst3|\transmit:state[1] ; spi_bhm:inst3|sregout[7]           ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.041      ; 1.007      ;
; 0.823 ; spi_bhm:inst3|\transmit:state[1] ; spi_bhm:inst3|\transmit:state[4]   ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.041      ; 1.008      ;
; 0.825 ; spi_bhm:inst3|\transmit:state[1] ; spi_bhm:inst3|sregout[11]          ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.041      ; 1.010      ;
; 0.826 ; spi_bhm:inst3|\transmit:state[1] ; spi_bhm:inst3|sregout[6]           ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.041      ; 1.011      ;
; 0.827 ; spi_bhm:inst3|\transmit:state[1] ; spi_bhm:inst3|sregout[9]           ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.041      ; 1.012      ;
; 0.828 ; spi_bhm:inst3|\transmit:state[1] ; spi_bhm:inst3|sregout[13]          ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.041      ; 1.013      ;
; 0.828 ; spi_bhm:inst3|\transmit:state[1] ; spi_bhm:inst3|sregout[5]           ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.041      ; 1.013      ;
; 0.847 ; spi_bhm:inst3|sregin[3]          ; spi_bhm:inst3|sregin[4]            ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.038      ; 1.029      ;
; 0.847 ; CS_N                             ; spi_bhm:inst3|rx[7]                ; CS_N         ; SCLK_IN     ; 0.000        ; 1.917      ; 2.938      ;
; 0.847 ; CS_N                             ; spi_bhm:inst3|rx[6]                ; CS_N         ; SCLK_IN     ; 0.000        ; 1.917      ; 2.938      ;
; 0.847 ; CS_N                             ; spi_bhm:inst3|rx[5]                ; CS_N         ; SCLK_IN     ; 0.000        ; 1.917      ; 2.938      ;
; 0.847 ; CS_N                             ; spi_bhm:inst3|rx[4]                ; CS_N         ; SCLK_IN     ; 0.000        ; 1.917      ; 2.938      ;
; 0.847 ; CS_N                             ; spi_bhm:inst3|rx[3]                ; CS_N         ; SCLK_IN     ; 0.000        ; 1.917      ; 2.938      ;
; 0.847 ; CS_N                             ; spi_bhm:inst3|rx[2]                ; CS_N         ; SCLK_IN     ; 0.000        ; 1.917      ; 2.938      ;
; 0.847 ; CS_N                             ; spi_bhm:inst3|rx[1]                ; CS_N         ; SCLK_IN     ; 0.000        ; 1.917      ; 2.938      ;
; 0.847 ; CS_N                             ; spi_bhm:inst3|rx[0]                ; CS_N         ; SCLK_IN     ; 0.000        ; 1.917      ; 2.938      ;
; 0.859 ; spi_bhm:inst3|\transmit:state[1] ; spi_bhm:inst3|\transmit:state[3]   ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.041      ; 1.044      ;
; 0.862 ; spi_bhm:inst3|\receive:state[1]  ; spi_bhm:inst3|\receive:state[3]    ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.038      ; 1.044      ;
; 0.864 ; spi_bhm:inst3|\transmit:state[0] ; spi_bhm:inst3|\transmit:state[3]   ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.041      ; 1.049      ;
; 0.866 ; spi_bhm:inst3|\receive:state[0]  ; spi_bhm:inst3|\receive:state[3]    ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.038      ; 1.048      ;
; 0.872 ; CS_N                             ; spi_bhm:inst3|sregout[2]~_emulated ; CS_N         ; SCLK_IN     ; 0.000        ; 1.768      ; 2.814      ;
; 0.874 ; CS_N                             ; spi_bhm:inst3|sregout[3]~_emulated ; CS_N         ; SCLK_IN     ; 0.000        ; 1.768      ; 2.816      ;
; 0.885 ; spi_bhm:inst3|\transmit:state[0] ; spi_bhm:inst3|sregout[9]           ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.041      ; 1.070      ;
; 0.888 ; spi_bhm:inst3|\transmit:state[0] ; spi_bhm:inst3|sregout[12]          ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.041      ; 1.073      ;
; 0.888 ; spi_bhm:inst3|\transmit:state[0] ; spi_bhm:inst3|sregout[11]          ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.041      ; 1.073      ;
; 0.894 ; spi_bhm:inst3|\transmit:state[2] ; spi_bhm:inst3|sregout[5]           ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.041      ; 1.079      ;
; 0.895 ; spi_bhm:inst3|\transmit:state[2] ; spi_bhm:inst3|sregout[6]           ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.041      ; 1.080      ;
; 0.895 ; spi_bhm:inst3|\transmit:state[2] ; spi_bhm:inst3|sregout[13]          ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.041      ; 1.080      ;
; 0.896 ; spi_bhm:inst3|\transmit:state[2] ; spi_bhm:inst3|\transmit:state[4]   ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.041      ; 1.081      ;
; 0.896 ; spi_bhm:inst3|\transmit:state[2] ; spi_bhm:inst3|sregout[7]           ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.041      ; 1.081      ;
; 0.897 ; spi_bhm:inst3|\transmit:state[2] ; spi_bhm:inst3|sregout[8]           ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.041      ; 1.082      ;
; 0.916 ; spi_bhm:inst3|\transmit:state[2] ; spi_bhm:inst3|sregout[4]           ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.198      ; 1.258      ;
; 0.917 ; spi_bhm:inst3|\transmit:state[2] ; spi_bhm:inst3|sregout[10]          ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.041      ; 1.102      ;
; 0.920 ; CS_N                             ; spi_bhm:inst3|sregout[1]~_emulated ; CS_N         ; SCLK_IN     ; 0.000        ; 1.768      ; 2.862      ;
; 0.934 ; spi_bhm:inst3|\transmit:state[4] ; spi_bhm:inst3|\transmit:state[4]   ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.041      ; 1.119      ;
; 0.940 ; CS_N                             ; spi_bhm:inst3|sregout[4]           ; CS_N         ; SCLK_IN     ; 0.000        ; 2.004      ; 3.118      ;
; 0.968 ; spi_bhm:inst3|\transmit:state[4] ; spi_bhm:inst3|sregout[9]           ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.041      ; 1.153      ;
; 0.971 ; spi_bhm:inst3|\transmit:state[4] ; spi_bhm:inst3|sregout[11]          ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.041      ; 1.156      ;
; 0.974 ; spi_bhm:inst3|\transmit:state[4] ; spi_bhm:inst3|sregout[12]          ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.041      ; 1.159      ;
; 0.988 ; spi_bhm:inst3|\transmit:state[3] ; spi_bhm:inst3|sregout[5]           ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.041      ; 1.173      ;
+-------+----------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'SCLK_IN'                                                                                      ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.859 ; CS_N      ; spi_bhm:inst3|\receive:state[0]    ; CS_N         ; SCLK_IN     ; 0.500        ; 1.812      ; 3.156      ;
; -0.859 ; CS_N      ; spi_bhm:inst3|\receive:state[1]    ; CS_N         ; SCLK_IN     ; 0.500        ; 1.812      ; 3.156      ;
; -0.859 ; CS_N      ; spi_bhm:inst3|\receive:state[2]    ; CS_N         ; SCLK_IN     ; 0.500        ; 1.812      ; 3.156      ;
; -0.859 ; CS_N      ; spi_bhm:inst3|\receive:state[3]    ; CS_N         ; SCLK_IN     ; 0.500        ; 1.812      ; 3.156      ;
; -0.859 ; CS_N      ; spi_bhm:inst3|\receive:state[4]    ; CS_N         ; SCLK_IN     ; 0.500        ; 1.812      ; 3.156      ;
; -0.859 ; CS_N      ; spi_bhm:inst3|sregin[0]            ; CS_N         ; SCLK_IN     ; 0.500        ; 1.812      ; 3.156      ;
; -0.859 ; CS_N      ; spi_bhm:inst3|sregin[1]            ; CS_N         ; SCLK_IN     ; 0.500        ; 1.812      ; 3.156      ;
; -0.859 ; CS_N      ; spi_bhm:inst3|sregin[2]            ; CS_N         ; SCLK_IN     ; 0.500        ; 1.812      ; 3.156      ;
; -0.859 ; CS_N      ; spi_bhm:inst3|sregin[3]            ; CS_N         ; SCLK_IN     ; 0.500        ; 1.812      ; 3.156      ;
; -0.859 ; CS_N      ; spi_bhm:inst3|sregin[4]            ; CS_N         ; SCLK_IN     ; 0.500        ; 1.812      ; 3.156      ;
; -0.859 ; CS_N      ; spi_bhm:inst3|sregin[5]            ; CS_N         ; SCLK_IN     ; 0.500        ; 1.812      ; 3.156      ;
; -0.859 ; CS_N      ; spi_bhm:inst3|sregin[6]            ; CS_N         ; SCLK_IN     ; 0.500        ; 1.812      ; 3.156      ;
; -0.722 ; CS_N      ; spi_bhm:inst3|sregout[0]~_emulated ; CS_N         ; SCLK_IN     ; 0.500        ; 1.713      ; 2.920      ;
; -0.722 ; CS_N      ; spi_bhm:inst3|sregout[14]          ; CS_N         ; SCLK_IN     ; 0.500        ; 1.713      ; 2.920      ;
; -0.722 ; CS_N      ; spi_bhm:inst3|sregout[15]          ; CS_N         ; SCLK_IN     ; 0.500        ; 1.713      ; 2.920      ;
; -0.692 ; CS_N      ; spi_bhm:inst3|sregout[4]           ; CS_N         ; SCLK_IN     ; 0.500        ; 1.930      ; 3.107      ;
; -0.623 ; CS_N      ; spi_bhm:inst3|\transmit:state[0]   ; CS_N         ; SCLK_IN     ; 0.500        ; 1.794      ; 2.902      ;
; -0.623 ; CS_N      ; spi_bhm:inst3|\transmit:state[1]   ; CS_N         ; SCLK_IN     ; 0.500        ; 1.794      ; 2.902      ;
; -0.623 ; CS_N      ; spi_bhm:inst3|\transmit:state[2]   ; CS_N         ; SCLK_IN     ; 0.500        ; 1.794      ; 2.902      ;
; -0.623 ; CS_N      ; spi_bhm:inst3|\transmit:state[3]   ; CS_N         ; SCLK_IN     ; 0.500        ; 1.794      ; 2.902      ;
; -0.623 ; CS_N      ; spi_bhm:inst3|\transmit:state[4]   ; CS_N         ; SCLK_IN     ; 0.500        ; 1.794      ; 2.902      ;
; -0.581 ; CS_N      ; spi_bhm:inst3|sregout[5]           ; CS_N         ; SCLK_IN     ; 0.500        ; 1.794      ; 2.860      ;
; -0.581 ; CS_N      ; spi_bhm:inst3|sregout[6]           ; CS_N         ; SCLK_IN     ; 0.500        ; 1.794      ; 2.860      ;
; -0.581 ; CS_N      ; spi_bhm:inst3|sregout[7]           ; CS_N         ; SCLK_IN     ; 0.500        ; 1.794      ; 2.860      ;
; -0.581 ; CS_N      ; spi_bhm:inst3|sregout[8]           ; CS_N         ; SCLK_IN     ; 0.500        ; 1.794      ; 2.860      ;
; -0.581 ; CS_N      ; spi_bhm:inst3|sregout[9]           ; CS_N         ; SCLK_IN     ; 0.500        ; 1.794      ; 2.860      ;
; -0.581 ; CS_N      ; spi_bhm:inst3|sregout[10]          ; CS_N         ; SCLK_IN     ; 0.500        ; 1.794      ; 2.860      ;
; -0.581 ; CS_N      ; spi_bhm:inst3|sregout[11]          ; CS_N         ; SCLK_IN     ; 0.500        ; 1.794      ; 2.860      ;
; -0.581 ; CS_N      ; spi_bhm:inst3|sregout[12]          ; CS_N         ; SCLK_IN     ; 0.500        ; 1.794      ; 2.860      ;
; -0.581 ; CS_N      ; spi_bhm:inst3|sregout[13]          ; CS_N         ; SCLK_IN     ; 0.500        ; 1.794      ; 2.860      ;
; -0.477 ; CS_N      ; spi_bhm:inst3|sregout[1]~_emulated ; CS_N         ; SCLK_IN     ; 0.500        ; 1.703      ; 2.665      ;
; -0.477 ; CS_N      ; spi_bhm:inst3|sregout[2]~_emulated ; CS_N         ; SCLK_IN     ; 0.500        ; 1.703      ; 2.665      ;
; -0.477 ; CS_N      ; spi_bhm:inst3|sregout[3]~_emulated ; CS_N         ; SCLK_IN     ; 0.500        ; 1.703      ; 2.665      ;
; -0.384 ; CS_N      ; spi_bhm:inst3|sregout[0]~_emulated ; CS_N         ; SCLK_IN     ; 1.000        ; 1.713      ; 3.082      ;
; -0.384 ; CS_N      ; spi_bhm:inst3|sregout[14]          ; CS_N         ; SCLK_IN     ; 1.000        ; 1.713      ; 3.082      ;
; -0.384 ; CS_N      ; spi_bhm:inst3|sregout[15]          ; CS_N         ; SCLK_IN     ; 1.000        ; 1.713      ; 3.082      ;
; -0.354 ; CS_N      ; spi_bhm:inst3|sregout[4]           ; CS_N         ; SCLK_IN     ; 1.000        ; 1.930      ; 3.269      ;
; -0.261 ; CS_N      ; spi_bhm:inst3|\receive:state[0]    ; CS_N         ; SCLK_IN     ; 1.000        ; 1.812      ; 3.058      ;
; -0.261 ; CS_N      ; spi_bhm:inst3|\receive:state[1]    ; CS_N         ; SCLK_IN     ; 1.000        ; 1.812      ; 3.058      ;
; -0.261 ; CS_N      ; spi_bhm:inst3|\receive:state[2]    ; CS_N         ; SCLK_IN     ; 1.000        ; 1.812      ; 3.058      ;
; -0.261 ; CS_N      ; spi_bhm:inst3|\receive:state[3]    ; CS_N         ; SCLK_IN     ; 1.000        ; 1.812      ; 3.058      ;
; -0.261 ; CS_N      ; spi_bhm:inst3|\receive:state[4]    ; CS_N         ; SCLK_IN     ; 1.000        ; 1.812      ; 3.058      ;
; -0.261 ; CS_N      ; spi_bhm:inst3|sregin[0]            ; CS_N         ; SCLK_IN     ; 1.000        ; 1.812      ; 3.058      ;
; -0.261 ; CS_N      ; spi_bhm:inst3|sregin[1]            ; CS_N         ; SCLK_IN     ; 1.000        ; 1.812      ; 3.058      ;
; -0.261 ; CS_N      ; spi_bhm:inst3|sregin[2]            ; CS_N         ; SCLK_IN     ; 1.000        ; 1.812      ; 3.058      ;
; -0.261 ; CS_N      ; spi_bhm:inst3|sregin[3]            ; CS_N         ; SCLK_IN     ; 1.000        ; 1.812      ; 3.058      ;
; -0.261 ; CS_N      ; spi_bhm:inst3|sregin[4]            ; CS_N         ; SCLK_IN     ; 1.000        ; 1.812      ; 3.058      ;
; -0.261 ; CS_N      ; spi_bhm:inst3|sregin[5]            ; CS_N         ; SCLK_IN     ; 1.000        ; 1.812      ; 3.058      ;
; -0.261 ; CS_N      ; spi_bhm:inst3|sregin[6]            ; CS_N         ; SCLK_IN     ; 1.000        ; 1.812      ; 3.058      ;
; -0.239 ; CS_N      ; spi_bhm:inst3|\transmit:state[0]   ; CS_N         ; SCLK_IN     ; 1.000        ; 1.794      ; 3.018      ;
; -0.239 ; CS_N      ; spi_bhm:inst3|\transmit:state[1]   ; CS_N         ; SCLK_IN     ; 1.000        ; 1.794      ; 3.018      ;
; -0.239 ; CS_N      ; spi_bhm:inst3|\transmit:state[2]   ; CS_N         ; SCLK_IN     ; 1.000        ; 1.794      ; 3.018      ;
; -0.239 ; CS_N      ; spi_bhm:inst3|\transmit:state[3]   ; CS_N         ; SCLK_IN     ; 1.000        ; 1.794      ; 3.018      ;
; -0.239 ; CS_N      ; spi_bhm:inst3|\transmit:state[4]   ; CS_N         ; SCLK_IN     ; 1.000        ; 1.794      ; 3.018      ;
; -0.237 ; CS_N      ; spi_bhm:inst3|sregout[5]           ; CS_N         ; SCLK_IN     ; 1.000        ; 1.794      ; 3.016      ;
; -0.237 ; CS_N      ; spi_bhm:inst3|sregout[6]           ; CS_N         ; SCLK_IN     ; 1.000        ; 1.794      ; 3.016      ;
; -0.237 ; CS_N      ; spi_bhm:inst3|sregout[7]           ; CS_N         ; SCLK_IN     ; 1.000        ; 1.794      ; 3.016      ;
; -0.237 ; CS_N      ; spi_bhm:inst3|sregout[8]           ; CS_N         ; SCLK_IN     ; 1.000        ; 1.794      ; 3.016      ;
; -0.237 ; CS_N      ; spi_bhm:inst3|sregout[9]           ; CS_N         ; SCLK_IN     ; 1.000        ; 1.794      ; 3.016      ;
; -0.237 ; CS_N      ; spi_bhm:inst3|sregout[10]          ; CS_N         ; SCLK_IN     ; 1.000        ; 1.794      ; 3.016      ;
; -0.237 ; CS_N      ; spi_bhm:inst3|sregout[11]          ; CS_N         ; SCLK_IN     ; 1.000        ; 1.794      ; 3.016      ;
; -0.237 ; CS_N      ; spi_bhm:inst3|sregout[12]          ; CS_N         ; SCLK_IN     ; 1.000        ; 1.794      ; 3.016      ;
; -0.237 ; CS_N      ; spi_bhm:inst3|sregout[13]          ; CS_N         ; SCLK_IN     ; 1.000        ; 1.794      ; 3.016      ;
; -0.092 ; CS_N      ; spi_bhm:inst3|sregout[1]~_emulated ; CS_N         ; SCLK_IN     ; 1.000        ; 1.703      ; 2.780      ;
; -0.092 ; CS_N      ; spi_bhm:inst3|sregout[2]~_emulated ; CS_N         ; SCLK_IN     ; 1.000        ; 1.703      ; 2.780      ;
; -0.092 ; CS_N      ; spi_bhm:inst3|sregout[3]~_emulated ; CS_N         ; SCLK_IN     ; 1.000        ; 1.703      ; 2.780      ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'SCLK_IN'                                                                                      ;
+-------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.736 ; CS_N      ; spi_bhm:inst3|sregout[1]~_emulated ; CS_N         ; SCLK_IN     ; 0.000        ; 1.768      ; 2.678      ;
; 0.736 ; CS_N      ; spi_bhm:inst3|sregout[2]~_emulated ; CS_N         ; SCLK_IN     ; 0.000        ; 1.768      ; 2.678      ;
; 0.736 ; CS_N      ; spi_bhm:inst3|sregout[3]~_emulated ; CS_N         ; SCLK_IN     ; 0.000        ; 1.768      ; 2.678      ;
; 0.794 ; CS_N      ; spi_bhm:inst3|\transmit:state[0]   ; CS_N         ; SCLK_IN     ; 0.000        ; 1.863      ; 2.831      ;
; 0.794 ; CS_N      ; spi_bhm:inst3|\transmit:state[1]   ; CS_N         ; SCLK_IN     ; 0.000        ; 1.863      ; 2.831      ;
; 0.794 ; CS_N      ; spi_bhm:inst3|\transmit:state[2]   ; CS_N         ; SCLK_IN     ; 0.000        ; 1.863      ; 2.831      ;
; 0.794 ; CS_N      ; spi_bhm:inst3|\transmit:state[3]   ; CS_N         ; SCLK_IN     ; 0.000        ; 1.863      ; 2.831      ;
; 0.794 ; CS_N      ; spi_bhm:inst3|\transmit:state[4]   ; CS_N         ; SCLK_IN     ; 0.000        ; 1.863      ; 2.831      ;
; 0.838 ; CS_N      ; spi_bhm:inst3|\receive:state[0]    ; CS_N         ; SCLK_IN     ; 0.000        ; 1.888      ; 2.900      ;
; 0.838 ; CS_N      ; spi_bhm:inst3|\receive:state[1]    ; CS_N         ; SCLK_IN     ; 0.000        ; 1.888      ; 2.900      ;
; 0.838 ; CS_N      ; spi_bhm:inst3|\receive:state[2]    ; CS_N         ; SCLK_IN     ; 0.000        ; 1.888      ; 2.900      ;
; 0.838 ; CS_N      ; spi_bhm:inst3|\receive:state[3]    ; CS_N         ; SCLK_IN     ; 0.000        ; 1.888      ; 2.900      ;
; 0.838 ; CS_N      ; spi_bhm:inst3|\receive:state[4]    ; CS_N         ; SCLK_IN     ; 0.000        ; 1.888      ; 2.900      ;
; 0.838 ; CS_N      ; spi_bhm:inst3|sregin[0]            ; CS_N         ; SCLK_IN     ; 0.000        ; 1.888      ; 2.900      ;
; 0.838 ; CS_N      ; spi_bhm:inst3|sregin[1]            ; CS_N         ; SCLK_IN     ; 0.000        ; 1.888      ; 2.900      ;
; 0.838 ; CS_N      ; spi_bhm:inst3|sregin[2]            ; CS_N         ; SCLK_IN     ; 0.000        ; 1.888      ; 2.900      ;
; 0.838 ; CS_N      ; spi_bhm:inst3|sregin[3]            ; CS_N         ; SCLK_IN     ; 0.000        ; 1.888      ; 2.900      ;
; 0.838 ; CS_N      ; spi_bhm:inst3|sregin[4]            ; CS_N         ; SCLK_IN     ; 0.000        ; 1.888      ; 2.900      ;
; 0.838 ; CS_N      ; spi_bhm:inst3|sregin[5]            ; CS_N         ; SCLK_IN     ; 0.000        ; 1.888      ; 2.900      ;
; 0.838 ; CS_N      ; spi_bhm:inst3|sregin[6]            ; CS_N         ; SCLK_IN     ; 0.000        ; 1.888      ; 2.900      ;
; 0.868 ; CS_N      ; spi_bhm:inst3|sregout[5]           ; CS_N         ; SCLK_IN     ; 0.000        ; 1.863      ; 2.905      ;
; 0.868 ; CS_N      ; spi_bhm:inst3|sregout[6]           ; CS_N         ; SCLK_IN     ; 0.000        ; 1.863      ; 2.905      ;
; 0.868 ; CS_N      ; spi_bhm:inst3|sregout[7]           ; CS_N         ; SCLK_IN     ; 0.000        ; 1.863      ; 2.905      ;
; 0.868 ; CS_N      ; spi_bhm:inst3|sregout[8]           ; CS_N         ; SCLK_IN     ; 0.000        ; 1.863      ; 2.905      ;
; 0.868 ; CS_N      ; spi_bhm:inst3|sregout[9]           ; CS_N         ; SCLK_IN     ; 0.000        ; 1.863      ; 2.905      ;
; 0.868 ; CS_N      ; spi_bhm:inst3|sregout[10]          ; CS_N         ; SCLK_IN     ; 0.000        ; 1.863      ; 2.905      ;
; 0.868 ; CS_N      ; spi_bhm:inst3|sregout[11]          ; CS_N         ; SCLK_IN     ; 0.000        ; 1.863      ; 2.905      ;
; 0.868 ; CS_N      ; spi_bhm:inst3|sregout[12]          ; CS_N         ; SCLK_IN     ; 0.000        ; 1.863      ; 2.905      ;
; 0.868 ; CS_N      ; spi_bhm:inst3|sregout[13]          ; CS_N         ; SCLK_IN     ; 0.000        ; 1.863      ; 2.905      ;
; 0.969 ; CS_N      ; spi_bhm:inst3|sregout[4]           ; CS_N         ; SCLK_IN     ; 0.000        ; 2.004      ; 3.147      ;
; 1.016 ; CS_N      ; spi_bhm:inst3|sregout[0]~_emulated ; CS_N         ; SCLK_IN     ; 0.000        ; 1.778      ; 2.968      ;
; 1.016 ; CS_N      ; spi_bhm:inst3|sregout[14]          ; CS_N         ; SCLK_IN     ; 0.000        ; 1.778      ; 2.968      ;
; 1.016 ; CS_N      ; spi_bhm:inst3|sregout[15]          ; CS_N         ; SCLK_IN     ; 0.000        ; 1.778      ; 2.968      ;
; 1.124 ; CS_N      ; spi_bhm:inst3|sregout[1]~_emulated ; CS_N         ; SCLK_IN     ; -0.500       ; 1.768      ; 2.566      ;
; 1.124 ; CS_N      ; spi_bhm:inst3|sregout[2]~_emulated ; CS_N         ; SCLK_IN     ; -0.500       ; 1.768      ; 2.566      ;
; 1.124 ; CS_N      ; spi_bhm:inst3|sregout[3]~_emulated ; CS_N         ; SCLK_IN     ; -0.500       ; 1.768      ; 2.566      ;
; 1.213 ; CS_N      ; spi_bhm:inst3|\transmit:state[0]   ; CS_N         ; SCLK_IN     ; -0.500       ; 1.863      ; 2.750      ;
; 1.213 ; CS_N      ; spi_bhm:inst3|\transmit:state[1]   ; CS_N         ; SCLK_IN     ; -0.500       ; 1.863      ; 2.750      ;
; 1.213 ; CS_N      ; spi_bhm:inst3|\transmit:state[2]   ; CS_N         ; SCLK_IN     ; -0.500       ; 1.863      ; 2.750      ;
; 1.213 ; CS_N      ; spi_bhm:inst3|\transmit:state[3]   ; CS_N         ; SCLK_IN     ; -0.500       ; 1.863      ; 2.750      ;
; 1.213 ; CS_N      ; spi_bhm:inst3|\transmit:state[4]   ; CS_N         ; SCLK_IN     ; -0.500       ; 1.863      ; 2.750      ;
; 1.216 ; CS_N      ; spi_bhm:inst3|sregout[5]           ; CS_N         ; SCLK_IN     ; -0.500       ; 1.863      ; 2.753      ;
; 1.216 ; CS_N      ; spi_bhm:inst3|sregout[6]           ; CS_N         ; SCLK_IN     ; -0.500       ; 1.863      ; 2.753      ;
; 1.216 ; CS_N      ; spi_bhm:inst3|sregout[7]           ; CS_N         ; SCLK_IN     ; -0.500       ; 1.863      ; 2.753      ;
; 1.216 ; CS_N      ; spi_bhm:inst3|sregout[8]           ; CS_N         ; SCLK_IN     ; -0.500       ; 1.863      ; 2.753      ;
; 1.216 ; CS_N      ; spi_bhm:inst3|sregout[9]           ; CS_N         ; SCLK_IN     ; -0.500       ; 1.863      ; 2.753      ;
; 1.216 ; CS_N      ; spi_bhm:inst3|sregout[10]          ; CS_N         ; SCLK_IN     ; -0.500       ; 1.863      ; 2.753      ;
; 1.216 ; CS_N      ; spi_bhm:inst3|sregout[11]          ; CS_N         ; SCLK_IN     ; -0.500       ; 1.863      ; 2.753      ;
; 1.216 ; CS_N      ; spi_bhm:inst3|sregout[12]          ; CS_N         ; SCLK_IN     ; -0.500       ; 1.863      ; 2.753      ;
; 1.216 ; CS_N      ; spi_bhm:inst3|sregout[13]          ; CS_N         ; SCLK_IN     ; -0.500       ; 1.863      ; 2.753      ;
; 1.312 ; CS_N      ; spi_bhm:inst3|sregout[4]           ; CS_N         ; SCLK_IN     ; -0.500       ; 2.004      ; 2.990      ;
; 1.359 ; CS_N      ; spi_bhm:inst3|sregout[0]~_emulated ; CS_N         ; SCLK_IN     ; -0.500       ; 1.778      ; 2.811      ;
; 1.359 ; CS_N      ; spi_bhm:inst3|sregout[14]          ; CS_N         ; SCLK_IN     ; -0.500       ; 1.778      ; 2.811      ;
; 1.359 ; CS_N      ; spi_bhm:inst3|sregout[15]          ; CS_N         ; SCLK_IN     ; -0.500       ; 1.778      ; 2.811      ;
; 1.402 ; CS_N      ; spi_bhm:inst3|\receive:state[0]    ; CS_N         ; SCLK_IN     ; -0.500       ; 1.888      ; 2.964      ;
; 1.402 ; CS_N      ; spi_bhm:inst3|\receive:state[1]    ; CS_N         ; SCLK_IN     ; -0.500       ; 1.888      ; 2.964      ;
; 1.402 ; CS_N      ; spi_bhm:inst3|\receive:state[2]    ; CS_N         ; SCLK_IN     ; -0.500       ; 1.888      ; 2.964      ;
; 1.402 ; CS_N      ; spi_bhm:inst3|\receive:state[3]    ; CS_N         ; SCLK_IN     ; -0.500       ; 1.888      ; 2.964      ;
; 1.402 ; CS_N      ; spi_bhm:inst3|\receive:state[4]    ; CS_N         ; SCLK_IN     ; -0.500       ; 1.888      ; 2.964      ;
; 1.402 ; CS_N      ; spi_bhm:inst3|sregin[0]            ; CS_N         ; SCLK_IN     ; -0.500       ; 1.888      ; 2.964      ;
; 1.402 ; CS_N      ; spi_bhm:inst3|sregin[1]            ; CS_N         ; SCLK_IN     ; -0.500       ; 1.888      ; 2.964      ;
; 1.402 ; CS_N      ; spi_bhm:inst3|sregin[2]            ; CS_N         ; SCLK_IN     ; -0.500       ; 1.888      ; 2.964      ;
; 1.402 ; CS_N      ; spi_bhm:inst3|sregin[3]            ; CS_N         ; SCLK_IN     ; -0.500       ; 1.888      ; 2.964      ;
; 1.402 ; CS_N      ; spi_bhm:inst3|sregin[4]            ; CS_N         ; SCLK_IN     ; -0.500       ; 1.888      ; 2.964      ;
; 1.402 ; CS_N      ; spi_bhm:inst3|sregin[5]            ; CS_N         ; SCLK_IN     ; -0.500       ; 1.888      ; 2.964      ;
; 1.402 ; CS_N      ; spi_bhm:inst3|sregin[6]            ; CS_N         ; SCLK_IN     ; -0.500       ; 1.888      ; 2.964      ;
+-------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+---------+--------+-----------------+
; Clock   ; Slack  ; End Point TNS   ;
+---------+--------+-----------------+
; SCLK_IN ; -0.638 ; -5.942          ;
+---------+--------+-----------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+---------+-------+-----------------+
; Clock   ; Slack ; End Point TNS   ;
+---------+-------+-----------------+
; SCLK_IN ; 0.167 ; 0.000           ;
+---------+-------+-----------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; SCLK_IN ; -0.761 ; -9.132             ;
+---------+--------+--------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+---------+-------+--------------------+
; Clock   ; Slack ; End Point TNS      ;
+---------+-------+--------------------+
; SCLK_IN ; 0.484 ; 0.000              ;
+---------+-------+--------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-----------+--------+-----------------------------+
; Clock     ; Slack  ; End Point TNS               ;
+-----------+--------+-----------------------------+
; SCLK_IN   ; -3.000 ; -50.233                     ;
; CS_N      ; -3.000 ; -3.000                      ;
; 50MHz_CLK ; 9.587  ; 0.000                       ;
+-----------+--------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'SCLK_IN'                                                                                                                  ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.638 ; CS_N                               ; spi_bhm:inst3|rx[7]                ; CS_N         ; SCLK_IN     ; 0.500        ; 1.053      ; 2.168      ;
; -0.638 ; CS_N                               ; spi_bhm:inst3|rx[6]                ; CS_N         ; SCLK_IN     ; 0.500        ; 1.053      ; 2.168      ;
; -0.638 ; CS_N                               ; spi_bhm:inst3|rx[5]                ; CS_N         ; SCLK_IN     ; 0.500        ; 1.053      ; 2.168      ;
; -0.638 ; CS_N                               ; spi_bhm:inst3|rx[4]                ; CS_N         ; SCLK_IN     ; 0.500        ; 1.053      ; 2.168      ;
; -0.638 ; CS_N                               ; spi_bhm:inst3|rx[3]                ; CS_N         ; SCLK_IN     ; 0.500        ; 1.053      ; 2.168      ;
; -0.638 ; CS_N                               ; spi_bhm:inst3|rx[2]                ; CS_N         ; SCLK_IN     ; 0.500        ; 1.053      ; 2.168      ;
; -0.638 ; CS_N                               ; spi_bhm:inst3|rx[1]                ; CS_N         ; SCLK_IN     ; 0.500        ; 1.053      ; 2.168      ;
; -0.638 ; CS_N                               ; spi_bhm:inst3|rx[0]                ; CS_N         ; SCLK_IN     ; 0.500        ; 1.053      ; 2.168      ;
; -0.501 ; spi_bhm:inst3|\receive:state[2]    ; spi_bhm:inst3|rx[7]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.022     ; 1.486      ;
; -0.501 ; spi_bhm:inst3|\receive:state[2]    ; spi_bhm:inst3|rx[6]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.022     ; 1.486      ;
; -0.501 ; spi_bhm:inst3|\receive:state[2]    ; spi_bhm:inst3|rx[5]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.022     ; 1.486      ;
; -0.501 ; spi_bhm:inst3|\receive:state[2]    ; spi_bhm:inst3|rx[4]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.022     ; 1.486      ;
; -0.501 ; spi_bhm:inst3|\receive:state[2]    ; spi_bhm:inst3|rx[3]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.022     ; 1.486      ;
; -0.501 ; spi_bhm:inst3|\receive:state[2]    ; spi_bhm:inst3|rx[2]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.022     ; 1.486      ;
; -0.501 ; spi_bhm:inst3|\receive:state[2]    ; spi_bhm:inst3|rx[1]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.022     ; 1.486      ;
; -0.501 ; spi_bhm:inst3|\receive:state[2]    ; spi_bhm:inst3|rx[0]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.022     ; 1.486      ;
; -0.496 ; spi_bhm:inst3|\receive:state[3]    ; spi_bhm:inst3|rx[7]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.022     ; 1.481      ;
; -0.496 ; spi_bhm:inst3|\receive:state[3]    ; spi_bhm:inst3|rx[6]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.022     ; 1.481      ;
; -0.496 ; spi_bhm:inst3|\receive:state[3]    ; spi_bhm:inst3|rx[5]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.022     ; 1.481      ;
; -0.496 ; spi_bhm:inst3|\receive:state[3]    ; spi_bhm:inst3|rx[4]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.022     ; 1.481      ;
; -0.496 ; spi_bhm:inst3|\receive:state[3]    ; spi_bhm:inst3|rx[3]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.022     ; 1.481      ;
; -0.496 ; spi_bhm:inst3|\receive:state[3]    ; spi_bhm:inst3|rx[2]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.022     ; 1.481      ;
; -0.496 ; spi_bhm:inst3|\receive:state[3]    ; spi_bhm:inst3|rx[1]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.022     ; 1.481      ;
; -0.496 ; spi_bhm:inst3|\receive:state[3]    ; spi_bhm:inst3|rx[0]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.022     ; 1.481      ;
; -0.416 ; spi_bhm:inst3|\receive:state[0]    ; spi_bhm:inst3|rx[7]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.022     ; 1.401      ;
; -0.416 ; spi_bhm:inst3|\receive:state[0]    ; spi_bhm:inst3|rx[6]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.022     ; 1.401      ;
; -0.416 ; spi_bhm:inst3|\receive:state[0]    ; spi_bhm:inst3|rx[5]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.022     ; 1.401      ;
; -0.416 ; spi_bhm:inst3|\receive:state[0]    ; spi_bhm:inst3|rx[4]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.022     ; 1.401      ;
; -0.416 ; spi_bhm:inst3|\receive:state[0]    ; spi_bhm:inst3|rx[3]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.022     ; 1.401      ;
; -0.416 ; spi_bhm:inst3|\receive:state[0]    ; spi_bhm:inst3|rx[2]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.022     ; 1.401      ;
; -0.416 ; spi_bhm:inst3|\receive:state[0]    ; spi_bhm:inst3|rx[1]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.022     ; 1.401      ;
; -0.416 ; spi_bhm:inst3|\receive:state[0]    ; spi_bhm:inst3|rx[0]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.022     ; 1.401      ;
; -0.311 ; spi_bhm:inst3|\receive:state[1]    ; spi_bhm:inst3|rx[7]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.022     ; 1.296      ;
; -0.311 ; spi_bhm:inst3|\receive:state[1]    ; spi_bhm:inst3|rx[6]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.022     ; 1.296      ;
; -0.311 ; spi_bhm:inst3|\receive:state[1]    ; spi_bhm:inst3|rx[5]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.022     ; 1.296      ;
; -0.311 ; spi_bhm:inst3|\receive:state[1]    ; spi_bhm:inst3|rx[4]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.022     ; 1.296      ;
; -0.311 ; spi_bhm:inst3|\receive:state[1]    ; spi_bhm:inst3|rx[3]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.022     ; 1.296      ;
; -0.311 ; spi_bhm:inst3|\receive:state[1]    ; spi_bhm:inst3|rx[2]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.022     ; 1.296      ;
; -0.311 ; spi_bhm:inst3|\receive:state[1]    ; spi_bhm:inst3|rx[1]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.022     ; 1.296      ;
; -0.311 ; spi_bhm:inst3|\receive:state[1]    ; spi_bhm:inst3|rx[0]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.022     ; 1.296      ;
; -0.304 ; spi_bhm:inst3|\receive:state[4]    ; spi_bhm:inst3|rx[7]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.022     ; 1.289      ;
; -0.304 ; spi_bhm:inst3|\receive:state[4]    ; spi_bhm:inst3|rx[6]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.022     ; 1.289      ;
; -0.304 ; spi_bhm:inst3|\receive:state[4]    ; spi_bhm:inst3|rx[5]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.022     ; 1.289      ;
; -0.304 ; spi_bhm:inst3|\receive:state[4]    ; spi_bhm:inst3|rx[4]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.022     ; 1.289      ;
; -0.304 ; spi_bhm:inst3|\receive:state[4]    ; spi_bhm:inst3|rx[3]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.022     ; 1.289      ;
; -0.304 ; spi_bhm:inst3|\receive:state[4]    ; spi_bhm:inst3|rx[2]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.022     ; 1.289      ;
; -0.304 ; spi_bhm:inst3|\receive:state[4]    ; spi_bhm:inst3|rx[1]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.022     ; 1.289      ;
; -0.304 ; spi_bhm:inst3|\receive:state[4]    ; spi_bhm:inst3|rx[0]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.022     ; 1.289      ;
; -0.166 ; spi_bhm:inst3|\transmit:state[0]   ; spi_bhm:inst3|sregout[3]~_emulated ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.110     ; 1.063      ;
; -0.165 ; spi_bhm:inst3|\transmit:state[0]   ; spi_bhm:inst3|sregout[1]~_emulated ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.110     ; 1.062      ;
; -0.164 ; spi_bhm:inst3|\transmit:state[0]   ; spi_bhm:inst3|sregout[2]~_emulated ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.110     ; 1.061      ;
; -0.156 ; spi_bhm:inst3|\transmit:state[4]   ; spi_bhm:inst3|sregout[3]~_emulated ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.110     ; 1.053      ;
; -0.155 ; spi_bhm:inst3|\transmit:state[4]   ; spi_bhm:inst3|sregout[1]~_emulated ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.110     ; 1.052      ;
; -0.154 ; spi_bhm:inst3|\transmit:state[4]   ; spi_bhm:inst3|sregout[2]~_emulated ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.110     ; 1.051      ;
; -0.131 ; spi_bhm:inst3|\transmit:state[0]   ; spi_bhm:inst3|sregout[15]          ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.094     ; 1.044      ;
; -0.123 ; spi_bhm:inst3|\transmit:state[3]   ; spi_bhm:inst3|sregout[3]~_emulated ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.110     ; 1.020      ;
; -0.123 ; spi_bhm:inst3|\transmit:state[4]   ; spi_bhm:inst3|sregout[15]          ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.094     ; 1.036      ;
; -0.122 ; spi_bhm:inst3|\transmit:state[3]   ; spi_bhm:inst3|sregout[1]~_emulated ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.110     ; 1.019      ;
; -0.121 ; spi_bhm:inst3|\transmit:state[3]   ; spi_bhm:inst3|sregout[2]~_emulated ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.110     ; 1.018      ;
; -0.097 ; spi_bhm:inst3|\transmit:state[1]   ; spi_bhm:inst3|\transmit:state[4]   ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.030     ; 1.074      ;
; -0.095 ; spi_bhm:inst3|sregout[1]~_emulated ; spi_bhm:inst3|sregout[2]~_emulated ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.027     ; 1.075      ;
; -0.088 ; spi_bhm:inst3|\receive:state[1]    ; spi_bhm:inst3|\receive:state[4]    ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.024     ; 1.071      ;
; -0.088 ; spi_bhm:inst3|\transmit:state[3]   ; spi_bhm:inst3|sregout[15]          ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.094     ; 1.001      ;
; -0.070 ; spi_bhm:inst3|sregout[0]~_emulated ; spi_bhm:inst3|sregout[1]~_emulated ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.053     ; 1.024      ;
; -0.052 ; spi_bhm:inst3|\receive:state[2]    ; spi_bhm:inst3|\receive:state[4]    ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.024     ; 1.035      ;
; -0.049 ; spi_bhm:inst3|\transmit:state[2]   ; spi_bhm:inst3|sregout[3]~_emulated ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.110     ; 0.946      ;
; -0.048 ; spi_bhm:inst3|\transmit:state[2]   ; spi_bhm:inst3|sregout[1]~_emulated ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.110     ; 0.945      ;
; -0.047 ; spi_bhm:inst3|\receive:state[3]    ; spi_bhm:inst3|\receive:state[4]    ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.024     ; 1.030      ;
; -0.047 ; spi_bhm:inst3|\transmit:state[0]   ; spi_bhm:inst3|\transmit:state[4]   ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.030     ; 1.024      ;
; -0.047 ; spi_bhm:inst3|\transmit:state[2]   ; spi_bhm:inst3|sregout[2]~_emulated ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.110     ; 0.944      ;
; -0.038 ; spi_bhm:inst3|\receive:state[0]    ; spi_bhm:inst3|\receive:state[4]    ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.024     ; 1.021      ;
; -0.024 ; spi_bhm:inst3|sregin[6]            ; spi_bhm:inst3|rx[7]                ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.022     ; 1.009      ;
; -0.024 ; spi_bhm:inst3|\transmit:state[3]   ; spi_bhm:inst3|\transmit:state[4]   ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.030     ; 1.001      ;
; -0.019 ; spi_bhm:inst3|\transmit:state[4]   ; spi_bhm:inst3|sregout[0]~_emulated ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.094     ; 0.932      ;
; -0.016 ; spi_bhm:inst3|sregout[2]~_emulated ; spi_bhm:inst3|sregout[3]~_emulated ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.027     ; 0.996      ;
; -0.014 ; spi_bhm:inst3|\transmit:state[2]   ; spi_bhm:inst3|sregout[15]          ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.094     ; 0.927      ;
; -0.013 ; spi_bhm:inst3|\transmit:state[1]   ; spi_bhm:inst3|sregout[3]~_emulated ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.110     ; 0.910      ;
; -0.012 ; spi_bhm:inst3|\transmit:state[1]   ; spi_bhm:inst3|sregout[1]~_emulated ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.110     ; 0.909      ;
; -0.012 ; spi_bhm:inst3|\transmit:state[0]   ; spi_bhm:inst3|sregout[0]~_emulated ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.094     ; 0.925      ;
; -0.011 ; spi_bhm:inst3|\transmit:state[1]   ; spi_bhm:inst3|sregout[2]~_emulated ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.110     ; 0.908      ;
; -0.008 ; spi_bhm:inst3|sregout[3]~_emulated ; spi_bhm:inst3|sregout[4]           ; SCLK_IN      ; SCLK_IN     ; 1.000        ; 0.108      ; 1.123      ;
; 0.004  ; spi_bhm:inst3|\transmit:state[4]   ; spi_bhm:inst3|sregout[14]          ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.094     ; 0.909      ;
; 0.008  ; spi_bhm:inst3|\transmit:state[0]   ; spi_bhm:inst3|sregout[14]          ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.094     ; 0.905      ;
; 0.022  ; spi_bhm:inst3|\transmit:state[2]   ; spi_bhm:inst3|\transmit:state[4]   ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.030     ; 0.955      ;
; 0.031  ; spi_bhm:inst3|\transmit:state[3]   ; spi_bhm:inst3|sregout[0]~_emulated ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.094     ; 0.882      ;
; 0.039  ; CS_N                               ; spi_bhm:inst3|sregout[4]           ; CS_N         ; SCLK_IN     ; 0.500        ; 1.481      ; 1.919      ;
; 0.047  ; CS_N                               ; spi_bhm:inst3|sregout[1]~_emulated ; CS_N         ; SCLK_IN     ; 0.500        ; 1.327      ; 1.757      ;
; 0.051  ; spi_bhm:inst3|\transmit:state[3]   ; spi_bhm:inst3|sregout[14]          ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.094     ; 0.862      ;
; 0.058  ; CS_N                               ; spi_bhm:inst3|sregout[4]           ; CS_N         ; SCLK_IN     ; 1.000        ; 1.481      ; 2.400      ;
; 0.062  ; spi_bhm:inst3|\transmit:state[0]   ; spi_bhm:inst3|sregout[10]          ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.030     ; 0.915      ;
; 0.065  ; spi_bhm:inst3|\transmit:state[4]   ; spi_bhm:inst3|sregout[10]          ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.030     ; 0.912      ;
; 0.065  ; spi_bhm:inst3|sregout[0]~29        ; spi_bhm:inst3|sregout[1]~_emulated ; CS_N         ; SCLK_IN     ; 1.000        ; 0.141      ; 1.053      ;
; 0.079  ; spi_bhm:inst3|\transmit:state[0]   ; spi_bhm:inst3|sregout[8]           ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.030     ; 0.898      ;
; 0.080  ; spi_bhm:inst3|\transmit:state[0]   ; spi_bhm:inst3|sregout[7]           ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.030     ; 0.897      ;
; 0.083  ; spi_bhm:inst3|\transmit:state[0]   ; spi_bhm:inst3|sregout[5]           ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.030     ; 0.894      ;
; 0.083  ; spi_bhm:inst3|\transmit:state[0]   ; spi_bhm:inst3|sregout[6]           ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.030     ; 0.894      ;
; 0.083  ; spi_bhm:inst3|\transmit:state[0]   ; spi_bhm:inst3|sregout[13]          ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.030     ; 0.894      ;
; 0.085  ; spi_bhm:inst3|\transmit:state[4]   ; spi_bhm:inst3|sregout[8]           ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.030     ; 0.892      ;
; 0.088  ; spi_bhm:inst3|\transmit:state[4]   ; spi_bhm:inst3|sregout[13]          ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.030     ; 0.889      ;
; 0.088  ; spi_bhm:inst3|\transmit:state[4]   ; spi_bhm:inst3|sregout[7]           ; SCLK_IN      ; SCLK_IN     ; 1.000        ; -0.030     ; 0.889      ;
+--------+------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'SCLK_IN'                                                                                                                ;
+-------+----------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.167 ; spi_bhm:inst3|sregout[3]~17      ; spi_bhm:inst3|sregout[3]~_emulated ; CS_N         ; SCLK_IN     ; 0.000        ; 0.204      ; 0.485      ;
; 0.199 ; spi_bhm:inst3|sregout[5]         ; spi_bhm:inst3|sregout[6]           ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.030      ; 0.313      ;
; 0.201 ; spi_bhm:inst3|sregout[7]         ; spi_bhm:inst3|sregout[8]           ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.030      ; 0.315      ;
; 0.201 ; spi_bhm:inst3|sregout[6]         ; spi_bhm:inst3|sregout[7]           ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.030      ; 0.315      ;
; 0.202 ; spi_bhm:inst3|sregout[12]        ; spi_bhm:inst3|sregout[13]          ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.030      ; 0.316      ;
; 0.241 ; spi_bhm:inst3|sregout[0]~29      ; spi_bhm:inst3|sregout[0]~_emulated ; CS_N         ; SCLK_IN     ; 0.000        ; 0.221      ; 0.576      ;
; 0.266 ; spi_bhm:inst3|sregout[1]~25      ; spi_bhm:inst3|sregout[1]~_emulated ; CS_N         ; SCLK_IN     ; 0.000        ; 0.216      ; 0.596      ;
; 0.278 ; spi_bhm:inst3|sregin[0]          ; spi_bhm:inst3|sregin[1]            ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.024      ; 0.386      ;
; 0.296 ; spi_bhm:inst3|\transmit:state[1] ; spi_bhm:inst3|sregout[4]           ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.137      ; 0.517      ;
; 0.301 ; spi_bhm:inst3|sregout[10]        ; spi_bhm:inst3|sregout[11]          ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.030      ; 0.415      ;
; 0.302 ; spi_bhm:inst3|sregout[11]        ; spi_bhm:inst3|sregout[12]          ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.030      ; 0.416      ;
; 0.302 ; spi_bhm:inst3|sregout[9]         ; spi_bhm:inst3|sregout[10]          ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.030      ; 0.416      ;
; 0.303 ; spi_bhm:inst3|sregout[8]         ; spi_bhm:inst3|sregout[9]           ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.030      ; 0.417      ;
; 0.309 ; spi_bhm:inst3|\transmit:state[3] ; spi_bhm:inst3|\transmit:state[3]   ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.024      ; 0.417      ;
; 0.310 ; spi_bhm:inst3|sregout[2]~21      ; spi_bhm:inst3|sregout[2]~_emulated ; CS_N         ; SCLK_IN     ; 0.000        ; 0.154      ; 0.578      ;
; 0.311 ; spi_bhm:inst3|sregin[4]          ; spi_bhm:inst3|rx[5]                ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.056      ; 0.451      ;
; 0.312 ; spi_bhm:inst3|\transmit:state[2] ; spi_bhm:inst3|\transmit:state[2]   ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.024      ; 0.420      ;
; 0.312 ; spi_bhm:inst3|sregout[14]        ; spi_bhm:inst3|sregout[15]          ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.026      ; 0.422      ;
; 0.313 ; spi_bhm:inst3|\receive:state[3]  ; spi_bhm:inst3|\receive:state[3]    ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.022      ; 0.419      ;
; 0.314 ; spi_bhm:inst3|\receive:state[2]  ; spi_bhm:inst3|\receive:state[2]    ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.022      ; 0.420      ;
; 0.315 ; spi_bhm:inst3|sregin[1]          ; spi_bhm:inst3|rx[2]                ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.056      ; 0.455      ;
; 0.315 ; spi_bhm:inst3|sregin[0]          ; spi_bhm:inst3|rx[1]                ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.056      ; 0.455      ;
; 0.317 ; spi_bhm:inst3|\transmit:state[1] ; spi_bhm:inst3|\transmit:state[1]   ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.024      ; 0.425      ;
; 0.319 ; spi_bhm:inst3|\receive:state[1]  ; spi_bhm:inst3|\receive:state[1]    ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.022      ; 0.425      ;
; 0.324 ; spi_bhm:inst3|\transmit:state[0] ; spi_bhm:inst3|\transmit:state[0]   ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.024      ; 0.432      ;
; 0.325 ; spi_bhm:inst3|\receive:state[0]  ; spi_bhm:inst3|\receive:state[0]    ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.022      ; 0.431      ;
; 0.342 ; spi_bhm:inst3|\transmit:state[1] ; spi_bhm:inst3|sregout[0]~_emulated ; SCLK_IN      ; SCLK_IN     ; 0.000        ; -0.017     ; 0.409      ;
; 0.344 ; spi_bhm:inst3|\transmit:state[1] ; spi_bhm:inst3|sregout[15]          ; SCLK_IN      ; SCLK_IN     ; 0.000        ; -0.017     ; 0.411      ;
; 0.347 ; spi_bhm:inst3|sregin[3]          ; spi_bhm:inst3|rx[4]                ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.056      ; 0.487      ;
; 0.352 ; spi_bhm:inst3|sregin[5]          ; spi_bhm:inst3|sregin[6]            ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.024      ; 0.460      ;
; 0.352 ; spi_bhm:inst3|sregout[1]~25      ; spi_bhm:inst3|sregout[2]~_emulated ; CS_N         ; SCLK_IN     ; 0.000        ; 0.216      ; 0.682      ;
; 0.360 ; spi_bhm:inst3|sregin[4]          ; spi_bhm:inst3|sregin[5]            ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.024      ; 0.468      ;
; 0.361 ; spi_bhm:inst3|\receive:state[4]  ; spi_bhm:inst3|\receive:state[4]    ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.024      ; 0.469      ;
; 0.382 ; spi_bhm:inst3|sregout[13]        ; spi_bhm:inst3|sregout[14]          ; SCLK_IN      ; SCLK_IN     ; 0.000        ; -0.017     ; 0.449      ;
; 0.386 ; spi_bhm:inst3|sregout[3]~17      ; spi_bhm:inst3|sregout[4]           ; CS_N         ; SCLK_IN     ; 0.000        ; 0.365      ; 0.865      ;
; 0.409 ; spi_bhm:inst3|sregin[2]          ; spi_bhm:inst3|rx[3]                ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.056      ; 0.549      ;
; 0.415 ; spi_bhm:inst3|sregout[2]~21      ; spi_bhm:inst3|sregout[3]~_emulated ; CS_N         ; SCLK_IN     ; 0.000        ; 0.154      ; 0.683      ;
; 0.427 ; spi_bhm:inst3|\transmit:state[2] ; spi_bhm:inst3|sregout[11]          ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.030      ; 0.541      ;
; 0.427 ; spi_bhm:inst3|\transmit:state[2] ; spi_bhm:inst3|sregout[9]           ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.030      ; 0.541      ;
; 0.428 ; spi_bhm:inst3|\transmit:state[2] ; spi_bhm:inst3|sregout[12]          ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.030      ; 0.542      ;
; 0.430 ; spi_bhm:inst3|sregin[5]          ; spi_bhm:inst3|rx[6]                ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.056      ; 0.570      ;
; 0.444 ; spi_bhm:inst3|sregin[1]          ; spi_bhm:inst3|sregin[2]            ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.024      ; 0.552      ;
; 0.445 ; spi_bhm:inst3|\receive:state[1]  ; spi_bhm:inst3|\receive:state[4]    ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.024      ; 0.553      ;
; 0.447 ; spi_bhm:inst3|sregout[4]         ; spi_bhm:inst3|sregout[5]           ; SCLK_IN      ; SCLK_IN     ; 0.000        ; -0.053     ; 0.478      ;
; 0.448 ; spi_bhm:inst3|sregin[2]          ; spi_bhm:inst3|sregin[3]            ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.024      ; 0.556      ;
; 0.454 ; spi_bhm:inst3|\transmit:state[1] ; spi_bhm:inst3|sregout[14]          ; SCLK_IN      ; SCLK_IN     ; 0.000        ; -0.017     ; 0.521      ;
; 0.460 ; spi_bhm:inst3|\transmit:state[1] ; spi_bhm:inst3|\transmit:state[2]   ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.030      ; 0.574      ;
; 0.464 ; spi_bhm:inst3|\transmit:state[2] ; spi_bhm:inst3|\transmit:state[3]   ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.030      ; 0.578      ;
; 0.465 ; spi_bhm:inst3|\transmit:state[0] ; spi_bhm:inst3|\transmit:state[1]   ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.030      ; 0.579      ;
; 0.466 ; spi_bhm:inst3|\receive:state[1]  ; spi_bhm:inst3|\receive:state[2]    ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.024      ; 0.574      ;
; 0.468 ; spi_bhm:inst3|\transmit:state[0] ; spi_bhm:inst3|\transmit:state[2]   ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.030      ; 0.582      ;
; 0.470 ; spi_bhm:inst3|\receive:state[0]  ; spi_bhm:inst3|\receive:state[1]    ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.024      ; 0.578      ;
; 0.470 ; spi_bhm:inst3|\receive:state[2]  ; spi_bhm:inst3|\receive:state[3]    ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.024      ; 0.578      ;
; 0.471 ; spi_bhm:inst3|\transmit:state[1] ; spi_bhm:inst3|sregout[8]           ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.030      ; 0.585      ;
; 0.473 ; spi_bhm:inst3|\receive:state[0]  ; spi_bhm:inst3|\receive:state[2]    ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.024      ; 0.581      ;
; 0.476 ; spi_bhm:inst3|\transmit:state[1] ; spi_bhm:inst3|sregout[12]          ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.030      ; 0.590      ;
; 0.477 ; spi_bhm:inst3|\transmit:state[1] ; spi_bhm:inst3|sregout[7]           ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.030      ; 0.591      ;
; 0.479 ; spi_bhm:inst3|\transmit:state[1] ; spi_bhm:inst3|sregout[10]          ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.030      ; 0.593      ;
; 0.481 ; spi_bhm:inst3|\transmit:state[1] ; spi_bhm:inst3|\transmit:state[4]   ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.030      ; 0.595      ;
; 0.482 ; spi_bhm:inst3|\transmit:state[1] ; spi_bhm:inst3|sregout[11]          ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.030      ; 0.596      ;
; 0.483 ; spi_bhm:inst3|\transmit:state[1] ; spi_bhm:inst3|sregout[6]           ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.030      ; 0.597      ;
; 0.484 ; spi_bhm:inst3|\transmit:state[1] ; spi_bhm:inst3|sregout[9]           ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.030      ; 0.598      ;
; 0.485 ; spi_bhm:inst3|\transmit:state[1] ; spi_bhm:inst3|sregout[5]           ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.030      ; 0.599      ;
; 0.486 ; spi_bhm:inst3|sregin[3]          ; spi_bhm:inst3|sregin[4]            ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.024      ; 0.594      ;
; 0.486 ; spi_bhm:inst3|\transmit:state[1] ; spi_bhm:inst3|sregout[13]          ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.030      ; 0.600      ;
; 0.487 ; spi_bhm:inst3|\transmit:state[3] ; spi_bhm:inst3|sregout[11]          ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.030      ; 0.601      ;
; 0.487 ; spi_bhm:inst3|\transmit:state[3] ; spi_bhm:inst3|sregout[9]           ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.030      ; 0.601      ;
; 0.488 ; spi_bhm:inst3|\transmit:state[3] ; spi_bhm:inst3|sregout[12]          ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.030      ; 0.602      ;
; 0.514 ; CS_N                             ; spi_bhm:inst3|sregout[2]~_emulated ; CS_N         ; SCLK_IN     ; 0.000        ; 1.373      ; 2.001      ;
; 0.515 ; spi_bhm:inst3|\transmit:state[2] ; spi_bhm:inst3|sregout[4]           ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.137      ; 0.736      ;
; 0.515 ; CS_N                             ; spi_bhm:inst3|sregout[3]~_emulated ; CS_N         ; SCLK_IN     ; 0.000        ; 1.373      ; 2.002      ;
; 0.523 ; spi_bhm:inst3|\transmit:state[1] ; spi_bhm:inst3|\transmit:state[3]   ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.030      ; 0.637      ;
; 0.529 ; spi_bhm:inst3|\receive:state[1]  ; spi_bhm:inst3|\receive:state[3]    ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.024      ; 0.637      ;
; 0.531 ; CS_N                             ; spi_bhm:inst3|rx[7]                ; CS_N         ; SCLK_IN     ; 0.000        ; 1.101      ; 1.746      ;
; 0.531 ; CS_N                             ; spi_bhm:inst3|rx[6]                ; CS_N         ; SCLK_IN     ; 0.000        ; 1.101      ; 1.746      ;
; 0.531 ; CS_N                             ; spi_bhm:inst3|rx[5]                ; CS_N         ; SCLK_IN     ; 0.000        ; 1.101      ; 1.746      ;
; 0.531 ; CS_N                             ; spi_bhm:inst3|rx[4]                ; CS_N         ; SCLK_IN     ; 0.000        ; 1.101      ; 1.746      ;
; 0.531 ; CS_N                             ; spi_bhm:inst3|rx[3]                ; CS_N         ; SCLK_IN     ; 0.000        ; 1.101      ; 1.746      ;
; 0.531 ; CS_N                             ; spi_bhm:inst3|rx[2]                ; CS_N         ; SCLK_IN     ; 0.000        ; 1.101      ; 1.746      ;
; 0.531 ; CS_N                             ; spi_bhm:inst3|rx[1]                ; CS_N         ; SCLK_IN     ; 0.000        ; 1.101      ; 1.746      ;
; 0.531 ; CS_N                             ; spi_bhm:inst3|rx[0]                ; CS_N         ; SCLK_IN     ; 0.000        ; 1.101      ; 1.746      ;
; 0.531 ; spi_bhm:inst3|\transmit:state[0] ; spi_bhm:inst3|\transmit:state[3]   ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.030      ; 0.645      ;
; 0.535 ; spi_bhm:inst3|\transmit:state[2] ; spi_bhm:inst3|\transmit:state[4]   ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.030      ; 0.649      ;
; 0.535 ; spi_bhm:inst3|\transmit:state[2] ; spi_bhm:inst3|sregout[5]           ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.030      ; 0.649      ;
; 0.535 ; spi_bhm:inst3|\transmit:state[2] ; spi_bhm:inst3|sregout[6]           ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.030      ; 0.649      ;
; 0.535 ; spi_bhm:inst3|\transmit:state[2] ; spi_bhm:inst3|sregout[7]           ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.030      ; 0.649      ;
; 0.535 ; spi_bhm:inst3|\transmit:state[2] ; spi_bhm:inst3|sregout[13]          ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.030      ; 0.649      ;
; 0.536 ; spi_bhm:inst3|\receive:state[0]  ; spi_bhm:inst3|\receive:state[3]    ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.024      ; 0.644      ;
; 0.536 ; spi_bhm:inst3|\transmit:state[0] ; spi_bhm:inst3|sregout[11]          ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.030      ; 0.650      ;
; 0.536 ; spi_bhm:inst3|\transmit:state[0] ; spi_bhm:inst3|sregout[9]           ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.030      ; 0.650      ;
; 0.536 ; spi_bhm:inst3|\transmit:state[4] ; spi_bhm:inst3|\transmit:state[4]   ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.030      ; 0.650      ;
; 0.537 ; spi_bhm:inst3|\transmit:state[0] ; spi_bhm:inst3|sregout[12]          ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.030      ; 0.651      ;
; 0.538 ; spi_bhm:inst3|\transmit:state[2] ; spi_bhm:inst3|sregout[8]           ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.030      ; 0.652      ;
; 0.548 ; CS_N                             ; spi_bhm:inst3|sregout[4]           ; CS_N         ; SCLK_IN     ; 0.000        ; 1.534      ; 2.196      ;
; 0.550 ; CS_N                             ; spi_bhm:inst3|sregout[1]~_emulated ; CS_N         ; SCLK_IN     ; 0.000        ; 1.373      ; 2.037      ;
; 0.551 ; spi_bhm:inst3|\transmit:state[2] ; spi_bhm:inst3|sregout[10]          ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.030      ; 0.665      ;
; 0.559 ; CS_N                             ; spi_bhm:inst3|sregout[2]~_emulated ; CS_N         ; SCLK_IN     ; -0.500       ; 1.373      ; 1.546      ;
; 0.560 ; CS_N                             ; spi_bhm:inst3|sregout[3]~_emulated ; CS_N         ; SCLK_IN     ; -0.500       ; 1.373      ; 1.547      ;
; 0.571 ; spi_bhm:inst3|sregout[0]~29      ; spi_bhm:inst3|sregout[1]~_emulated ; CS_N         ; SCLK_IN     ; 0.000        ; 0.214      ; 0.899      ;
; 0.575 ; spi_bhm:inst3|\transmit:state[3] ; spi_bhm:inst3|sregout[4]           ; SCLK_IN      ; SCLK_IN     ; 0.000        ; 0.137      ; 0.796      ;
+-------+----------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'SCLK_IN'                                                                                      ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.761 ; CS_N      ; spi_bhm:inst3|\receive:state[0]    ; CS_N         ; SCLK_IN     ; 0.500        ; 1.036      ; 2.274      ;
; -0.761 ; CS_N      ; spi_bhm:inst3|\receive:state[1]    ; CS_N         ; SCLK_IN     ; 0.500        ; 1.036      ; 2.274      ;
; -0.761 ; CS_N      ; spi_bhm:inst3|\receive:state[2]    ; CS_N         ; SCLK_IN     ; 0.500        ; 1.036      ; 2.274      ;
; -0.761 ; CS_N      ; spi_bhm:inst3|\receive:state[3]    ; CS_N         ; SCLK_IN     ; 0.500        ; 1.036      ; 2.274      ;
; -0.761 ; CS_N      ; spi_bhm:inst3|\receive:state[4]    ; CS_N         ; SCLK_IN     ; 0.500        ; 1.036      ; 2.274      ;
; -0.761 ; CS_N      ; spi_bhm:inst3|sregin[0]            ; CS_N         ; SCLK_IN     ; 0.500        ; 1.036      ; 2.274      ;
; -0.761 ; CS_N      ; spi_bhm:inst3|sregin[1]            ; CS_N         ; SCLK_IN     ; 0.500        ; 1.036      ; 2.274      ;
; -0.761 ; CS_N      ; spi_bhm:inst3|sregin[2]            ; CS_N         ; SCLK_IN     ; 0.500        ; 1.036      ; 2.274      ;
; -0.761 ; CS_N      ; spi_bhm:inst3|sregin[3]            ; CS_N         ; SCLK_IN     ; 0.500        ; 1.036      ; 2.274      ;
; -0.761 ; CS_N      ; spi_bhm:inst3|sregin[4]            ; CS_N         ; SCLK_IN     ; 0.500        ; 1.036      ; 2.274      ;
; -0.761 ; CS_N      ; spi_bhm:inst3|sregin[5]            ; CS_N         ; SCLK_IN     ; 0.500        ; 1.036      ; 2.274      ;
; -0.761 ; CS_N      ; spi_bhm:inst3|sregin[6]            ; CS_N         ; SCLK_IN     ; 0.500        ; 1.036      ; 2.274      ;
; 0.028  ; CS_N      ; spi_bhm:inst3|sregout[0]~_emulated ; CS_N         ; SCLK_IN     ; 1.000        ; 1.334      ; 2.283      ;
; 0.028  ; CS_N      ; spi_bhm:inst3|sregout[14]          ; CS_N         ; SCLK_IN     ; 1.000        ; 1.334      ; 2.283      ;
; 0.028  ; CS_N      ; spi_bhm:inst3|sregout[15]          ; CS_N         ; SCLK_IN     ; 1.000        ; 1.334      ; 2.283      ;
; 0.044  ; CS_N      ; spi_bhm:inst3|sregout[4]           ; CS_N         ; SCLK_IN     ; 1.000        ; 1.481      ; 2.414      ;
; 0.062  ; CS_N      ; spi_bhm:inst3|sregout[0]~_emulated ; CS_N         ; SCLK_IN     ; 0.500        ; 1.334      ; 1.749      ;
; 0.062  ; CS_N      ; spi_bhm:inst3|sregout[14]          ; CS_N         ; SCLK_IN     ; 0.500        ; 1.334      ; 1.749      ;
; 0.062  ; CS_N      ; spi_bhm:inst3|sregout[15]          ; CS_N         ; SCLK_IN     ; 0.500        ; 1.334      ; 1.749      ;
; 0.088  ; CS_N      ; spi_bhm:inst3|sregout[4]           ; CS_N         ; SCLK_IN     ; 0.500        ; 1.481      ; 1.870      ;
; 0.111  ; CS_N      ; spi_bhm:inst3|sregout[5]           ; CS_N         ; SCLK_IN     ; 1.000        ; 1.388      ; 2.254      ;
; 0.111  ; CS_N      ; spi_bhm:inst3|sregout[6]           ; CS_N         ; SCLK_IN     ; 1.000        ; 1.388      ; 2.254      ;
; 0.111  ; CS_N      ; spi_bhm:inst3|sregout[7]           ; CS_N         ; SCLK_IN     ; 1.000        ; 1.388      ; 2.254      ;
; 0.111  ; CS_N      ; spi_bhm:inst3|sregout[8]           ; CS_N         ; SCLK_IN     ; 1.000        ; 1.388      ; 2.254      ;
; 0.111  ; CS_N      ; spi_bhm:inst3|sregout[9]           ; CS_N         ; SCLK_IN     ; 1.000        ; 1.388      ; 2.254      ;
; 0.111  ; CS_N      ; spi_bhm:inst3|sregout[10]          ; CS_N         ; SCLK_IN     ; 1.000        ; 1.388      ; 2.254      ;
; 0.111  ; CS_N      ; spi_bhm:inst3|sregout[11]          ; CS_N         ; SCLK_IN     ; 1.000        ; 1.388      ; 2.254      ;
; 0.111  ; CS_N      ; spi_bhm:inst3|sregout[12]          ; CS_N         ; SCLK_IN     ; 1.000        ; 1.388      ; 2.254      ;
; 0.111  ; CS_N      ; spi_bhm:inst3|sregout[13]          ; CS_N         ; SCLK_IN     ; 1.000        ; 1.388      ; 2.254      ;
; 0.135  ; CS_N      ; spi_bhm:inst3|sregout[5]           ; CS_N         ; SCLK_IN     ; 0.500        ; 1.388      ; 1.730      ;
; 0.135  ; CS_N      ; spi_bhm:inst3|sregout[6]           ; CS_N         ; SCLK_IN     ; 0.500        ; 1.388      ; 1.730      ;
; 0.135  ; CS_N      ; spi_bhm:inst3|sregout[7]           ; CS_N         ; SCLK_IN     ; 0.500        ; 1.388      ; 1.730      ;
; 0.135  ; CS_N      ; spi_bhm:inst3|sregout[8]           ; CS_N         ; SCLK_IN     ; 0.500        ; 1.388      ; 1.730      ;
; 0.135  ; CS_N      ; spi_bhm:inst3|sregout[9]           ; CS_N         ; SCLK_IN     ; 0.500        ; 1.388      ; 1.730      ;
; 0.135  ; CS_N      ; spi_bhm:inst3|sregout[10]          ; CS_N         ; SCLK_IN     ; 0.500        ; 1.388      ; 1.730      ;
; 0.135  ; CS_N      ; spi_bhm:inst3|sregout[11]          ; CS_N         ; SCLK_IN     ; 0.500        ; 1.388      ; 1.730      ;
; 0.135  ; CS_N      ; spi_bhm:inst3|sregout[12]          ; CS_N         ; SCLK_IN     ; 0.500        ; 1.388      ; 1.730      ;
; 0.135  ; CS_N      ; spi_bhm:inst3|sregout[13]          ; CS_N         ; SCLK_IN     ; 0.500        ; 1.388      ; 1.730      ;
; 0.171  ; CS_N      ; spi_bhm:inst3|\transmit:state[0]   ; CS_N         ; SCLK_IN     ; 0.500        ; 1.388      ; 1.694      ;
; 0.171  ; CS_N      ; spi_bhm:inst3|\transmit:state[1]   ; CS_N         ; SCLK_IN     ; 0.500        ; 1.388      ; 1.694      ;
; 0.171  ; CS_N      ; spi_bhm:inst3|\transmit:state[2]   ; CS_N         ; SCLK_IN     ; 0.500        ; 1.388      ; 1.694      ;
; 0.171  ; CS_N      ; spi_bhm:inst3|\transmit:state[3]   ; CS_N         ; SCLK_IN     ; 0.500        ; 1.388      ; 1.694      ;
; 0.171  ; CS_N      ; spi_bhm:inst3|\transmit:state[4]   ; CS_N         ; SCLK_IN     ; 0.500        ; 1.388      ; 1.694      ;
; 0.183  ; CS_N      ; spi_bhm:inst3|\transmit:state[0]   ; CS_N         ; SCLK_IN     ; 1.000        ; 1.388      ; 2.182      ;
; 0.183  ; CS_N      ; spi_bhm:inst3|\transmit:state[1]   ; CS_N         ; SCLK_IN     ; 1.000        ; 1.388      ; 2.182      ;
; 0.183  ; CS_N      ; spi_bhm:inst3|\transmit:state[2]   ; CS_N         ; SCLK_IN     ; 1.000        ; 1.388      ; 2.182      ;
; 0.183  ; CS_N      ; spi_bhm:inst3|\transmit:state[3]   ; CS_N         ; SCLK_IN     ; 1.000        ; 1.388      ; 2.182      ;
; 0.183  ; CS_N      ; spi_bhm:inst3|\transmit:state[4]   ; CS_N         ; SCLK_IN     ; 1.000        ; 1.388      ; 2.182      ;
; 0.232  ; CS_N      ; spi_bhm:inst3|\receive:state[0]    ; CS_N         ; SCLK_IN     ; 1.000        ; 1.036      ; 1.781      ;
; 0.232  ; CS_N      ; spi_bhm:inst3|\receive:state[1]    ; CS_N         ; SCLK_IN     ; 1.000        ; 1.036      ; 1.781      ;
; 0.232  ; CS_N      ; spi_bhm:inst3|\receive:state[2]    ; CS_N         ; SCLK_IN     ; 1.000        ; 1.036      ; 1.781      ;
; 0.232  ; CS_N      ; spi_bhm:inst3|\receive:state[3]    ; CS_N         ; SCLK_IN     ; 1.000        ; 1.036      ; 1.781      ;
; 0.232  ; CS_N      ; spi_bhm:inst3|\receive:state[4]    ; CS_N         ; SCLK_IN     ; 1.000        ; 1.036      ; 1.781      ;
; 0.232  ; CS_N      ; spi_bhm:inst3|sregin[0]            ; CS_N         ; SCLK_IN     ; 1.000        ; 1.036      ; 1.781      ;
; 0.232  ; CS_N      ; spi_bhm:inst3|sregin[1]            ; CS_N         ; SCLK_IN     ; 1.000        ; 1.036      ; 1.781      ;
; 0.232  ; CS_N      ; spi_bhm:inst3|sregin[2]            ; CS_N         ; SCLK_IN     ; 1.000        ; 1.036      ; 1.781      ;
; 0.232  ; CS_N      ; spi_bhm:inst3|sregin[3]            ; CS_N         ; SCLK_IN     ; 1.000        ; 1.036      ; 1.781      ;
; 0.232  ; CS_N      ; spi_bhm:inst3|sregin[4]            ; CS_N         ; SCLK_IN     ; 1.000        ; 1.036      ; 1.781      ;
; 0.232  ; CS_N      ; spi_bhm:inst3|sregin[5]            ; CS_N         ; SCLK_IN     ; 1.000        ; 1.036      ; 1.781      ;
; 0.232  ; CS_N      ; spi_bhm:inst3|sregin[6]            ; CS_N         ; SCLK_IN     ; 1.000        ; 1.036      ; 1.781      ;
; 0.251  ; CS_N      ; spi_bhm:inst3|sregout[1]~_emulated ; CS_N         ; SCLK_IN     ; 0.500        ; 1.327      ; 1.553      ;
; 0.251  ; CS_N      ; spi_bhm:inst3|sregout[2]~_emulated ; CS_N         ; SCLK_IN     ; 0.500        ; 1.327      ; 1.553      ;
; 0.251  ; CS_N      ; spi_bhm:inst3|sregout[3]~_emulated ; CS_N         ; SCLK_IN     ; 0.500        ; 1.327      ; 1.553      ;
; 0.262  ; CS_N      ; spi_bhm:inst3|sregout[1]~_emulated ; CS_N         ; SCLK_IN     ; 1.000        ; 1.327      ; 2.042      ;
; 0.262  ; CS_N      ; spi_bhm:inst3|sregout[2]~_emulated ; CS_N         ; SCLK_IN     ; 1.000        ; 1.327      ; 2.042      ;
; 0.262  ; CS_N      ; spi_bhm:inst3|sregout[3]~_emulated ; CS_N         ; SCLK_IN     ; 1.000        ; 1.327      ; 2.042      ;
+--------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'SCLK_IN'                                                                                      ;
+-------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.484 ; CS_N      ; spi_bhm:inst3|\receive:state[0]    ; CS_N         ; SCLK_IN     ; 0.000        ; 1.084      ; 1.682      ;
; 0.484 ; CS_N      ; spi_bhm:inst3|\receive:state[1]    ; CS_N         ; SCLK_IN     ; 0.000        ; 1.084      ; 1.682      ;
; 0.484 ; CS_N      ; spi_bhm:inst3|\receive:state[2]    ; CS_N         ; SCLK_IN     ; 0.000        ; 1.084      ; 1.682      ;
; 0.484 ; CS_N      ; spi_bhm:inst3|\receive:state[3]    ; CS_N         ; SCLK_IN     ; 0.000        ; 1.084      ; 1.682      ;
; 0.484 ; CS_N      ; spi_bhm:inst3|\receive:state[4]    ; CS_N         ; SCLK_IN     ; 0.000        ; 1.084      ; 1.682      ;
; 0.484 ; CS_N      ; spi_bhm:inst3|sregin[0]            ; CS_N         ; SCLK_IN     ; 0.000        ; 1.084      ; 1.682      ;
; 0.484 ; CS_N      ; spi_bhm:inst3|sregin[1]            ; CS_N         ; SCLK_IN     ; 0.000        ; 1.084      ; 1.682      ;
; 0.484 ; CS_N      ; spi_bhm:inst3|sregin[2]            ; CS_N         ; SCLK_IN     ; 0.000        ; 1.084      ; 1.682      ;
; 0.484 ; CS_N      ; spi_bhm:inst3|sregin[3]            ; CS_N         ; SCLK_IN     ; 0.000        ; 1.084      ; 1.682      ;
; 0.484 ; CS_N      ; spi_bhm:inst3|sregin[4]            ; CS_N         ; SCLK_IN     ; 0.000        ; 1.084      ; 1.682      ;
; 0.484 ; CS_N      ; spi_bhm:inst3|sregin[5]            ; CS_N         ; SCLK_IN     ; 0.000        ; 1.084      ; 1.682      ;
; 0.484 ; CS_N      ; spi_bhm:inst3|sregin[6]            ; CS_N         ; SCLK_IN     ; 0.000        ; 1.084      ; 1.682      ;
; 0.485 ; CS_N      ; spi_bhm:inst3|sregout[1]~_emulated ; CS_N         ; SCLK_IN     ; 0.000        ; 1.373      ; 1.972      ;
; 0.485 ; CS_N      ; spi_bhm:inst3|sregout[2]~_emulated ; CS_N         ; SCLK_IN     ; 0.000        ; 1.373      ; 1.972      ;
; 0.485 ; CS_N      ; spi_bhm:inst3|sregout[3]~_emulated ; CS_N         ; SCLK_IN     ; 0.000        ; 1.373      ; 1.972      ;
; 0.504 ; CS_N      ; spi_bhm:inst3|sregout[1]~_emulated ; CS_N         ; SCLK_IN     ; -0.500       ; 1.373      ; 1.491      ;
; 0.504 ; CS_N      ; spi_bhm:inst3|sregout[2]~_emulated ; CS_N         ; SCLK_IN     ; -0.500       ; 1.373      ; 1.491      ;
; 0.504 ; CS_N      ; spi_bhm:inst3|sregout[3]~_emulated ; CS_N         ; SCLK_IN     ; -0.500       ; 1.373      ; 1.491      ;
; 0.506 ; CS_N      ; spi_bhm:inst3|\transmit:state[0]   ; CS_N         ; SCLK_IN     ; 0.000        ; 1.437      ; 2.057      ;
; 0.506 ; CS_N      ; spi_bhm:inst3|\transmit:state[1]   ; CS_N         ; SCLK_IN     ; 0.000        ; 1.437      ; 2.057      ;
; 0.506 ; CS_N      ; spi_bhm:inst3|\transmit:state[2]   ; CS_N         ; SCLK_IN     ; 0.000        ; 1.437      ; 2.057      ;
; 0.506 ; CS_N      ; spi_bhm:inst3|\transmit:state[3]   ; CS_N         ; SCLK_IN     ; 0.000        ; 1.437      ; 2.057      ;
; 0.506 ; CS_N      ; spi_bhm:inst3|\transmit:state[4]   ; CS_N         ; SCLK_IN     ; 0.000        ; 1.437      ; 2.057      ;
; 0.548 ; CS_N      ; spi_bhm:inst3|\transmit:state[0]   ; CS_N         ; SCLK_IN     ; -0.500       ; 1.437      ; 1.599      ;
; 0.548 ; CS_N      ; spi_bhm:inst3|\transmit:state[1]   ; CS_N         ; SCLK_IN     ; -0.500       ; 1.437      ; 1.599      ;
; 0.548 ; CS_N      ; spi_bhm:inst3|\transmit:state[2]   ; CS_N         ; SCLK_IN     ; -0.500       ; 1.437      ; 1.599      ;
; 0.548 ; CS_N      ; spi_bhm:inst3|\transmit:state[3]   ; CS_N         ; SCLK_IN     ; -0.500       ; 1.437      ; 1.599      ;
; 0.548 ; CS_N      ; spi_bhm:inst3|\transmit:state[4]   ; CS_N         ; SCLK_IN     ; -0.500       ; 1.437      ; 1.599      ;
; 0.610 ; CS_N      ; spi_bhm:inst3|sregout[5]           ; CS_N         ; SCLK_IN     ; -0.500       ; 1.437      ; 1.661      ;
; 0.610 ; CS_N      ; spi_bhm:inst3|sregout[6]           ; CS_N         ; SCLK_IN     ; -0.500       ; 1.437      ; 1.661      ;
; 0.610 ; CS_N      ; spi_bhm:inst3|sregout[7]           ; CS_N         ; SCLK_IN     ; -0.500       ; 1.437      ; 1.661      ;
; 0.610 ; CS_N      ; spi_bhm:inst3|sregout[8]           ; CS_N         ; SCLK_IN     ; -0.500       ; 1.437      ; 1.661      ;
; 0.610 ; CS_N      ; spi_bhm:inst3|sregout[9]           ; CS_N         ; SCLK_IN     ; -0.500       ; 1.437      ; 1.661      ;
; 0.610 ; CS_N      ; spi_bhm:inst3|sregout[10]          ; CS_N         ; SCLK_IN     ; -0.500       ; 1.437      ; 1.661      ;
; 0.610 ; CS_N      ; spi_bhm:inst3|sregout[11]          ; CS_N         ; SCLK_IN     ; -0.500       ; 1.437      ; 1.661      ;
; 0.610 ; CS_N      ; spi_bhm:inst3|sregout[12]          ; CS_N         ; SCLK_IN     ; -0.500       ; 1.437      ; 1.661      ;
; 0.610 ; CS_N      ; spi_bhm:inst3|sregout[13]          ; CS_N         ; SCLK_IN     ; -0.500       ; 1.437      ; 1.661      ;
; 0.624 ; CS_N      ; spi_bhm:inst3|sregout[5]           ; CS_N         ; SCLK_IN     ; 0.000        ; 1.437      ; 2.175      ;
; 0.624 ; CS_N      ; spi_bhm:inst3|sregout[6]           ; CS_N         ; SCLK_IN     ; 0.000        ; 1.437      ; 2.175      ;
; 0.624 ; CS_N      ; spi_bhm:inst3|sregout[7]           ; CS_N         ; SCLK_IN     ; 0.000        ; 1.437      ; 2.175      ;
; 0.624 ; CS_N      ; spi_bhm:inst3|sregout[8]           ; CS_N         ; SCLK_IN     ; 0.000        ; 1.437      ; 2.175      ;
; 0.624 ; CS_N      ; spi_bhm:inst3|sregout[9]           ; CS_N         ; SCLK_IN     ; 0.000        ; 1.437      ; 2.175      ;
; 0.624 ; CS_N      ; spi_bhm:inst3|sregout[10]          ; CS_N         ; SCLK_IN     ; 0.000        ; 1.437      ; 2.175      ;
; 0.624 ; CS_N      ; spi_bhm:inst3|sregout[11]          ; CS_N         ; SCLK_IN     ; 0.000        ; 1.437      ; 2.175      ;
; 0.624 ; CS_N      ; spi_bhm:inst3|sregout[12]          ; CS_N         ; SCLK_IN     ; 0.000        ; 1.437      ; 2.175      ;
; 0.624 ; CS_N      ; spi_bhm:inst3|sregout[13]          ; CS_N         ; SCLK_IN     ; 0.000        ; 1.437      ; 2.175      ;
; 0.648 ; CS_N      ; spi_bhm:inst3|sregout[4]           ; CS_N         ; SCLK_IN     ; -0.500       ; 1.534      ; 1.796      ;
; 0.681 ; CS_N      ; spi_bhm:inst3|sregout[4]           ; CS_N         ; SCLK_IN     ; 0.000        ; 1.534      ; 2.329      ;
; 0.686 ; CS_N      ; spi_bhm:inst3|sregout[0]~_emulated ; CS_N         ; SCLK_IN     ; -0.500       ; 1.380      ; 1.680      ;
; 0.686 ; CS_N      ; spi_bhm:inst3|sregout[14]          ; CS_N         ; SCLK_IN     ; -0.500       ; 1.380      ; 1.680      ;
; 0.686 ; CS_N      ; spi_bhm:inst3|sregout[15]          ; CS_N         ; SCLK_IN     ; -0.500       ; 1.380      ; 1.680      ;
; 0.709 ; CS_N      ; spi_bhm:inst3|sregout[0]~_emulated ; CS_N         ; SCLK_IN     ; 0.000        ; 1.380      ; 2.203      ;
; 0.709 ; CS_N      ; spi_bhm:inst3|sregout[14]          ; CS_N         ; SCLK_IN     ; 0.000        ; 1.380      ; 2.203      ;
; 0.709 ; CS_N      ; spi_bhm:inst3|sregout[15]          ; CS_N         ; SCLK_IN     ; 0.000        ; 1.380      ; 2.203      ;
; 1.447 ; CS_N      ; spi_bhm:inst3|\receive:state[0]    ; CS_N         ; SCLK_IN     ; -0.500       ; 1.084      ; 2.145      ;
; 1.447 ; CS_N      ; spi_bhm:inst3|\receive:state[1]    ; CS_N         ; SCLK_IN     ; -0.500       ; 1.084      ; 2.145      ;
; 1.447 ; CS_N      ; spi_bhm:inst3|\receive:state[2]    ; CS_N         ; SCLK_IN     ; -0.500       ; 1.084      ; 2.145      ;
; 1.447 ; CS_N      ; spi_bhm:inst3|\receive:state[3]    ; CS_N         ; SCLK_IN     ; -0.500       ; 1.084      ; 2.145      ;
; 1.447 ; CS_N      ; spi_bhm:inst3|\receive:state[4]    ; CS_N         ; SCLK_IN     ; -0.500       ; 1.084      ; 2.145      ;
; 1.447 ; CS_N      ; spi_bhm:inst3|sregin[0]            ; CS_N         ; SCLK_IN     ; -0.500       ; 1.084      ; 2.145      ;
; 1.447 ; CS_N      ; spi_bhm:inst3|sregin[1]            ; CS_N         ; SCLK_IN     ; -0.500       ; 1.084      ; 2.145      ;
; 1.447 ; CS_N      ; spi_bhm:inst3|sregin[2]            ; CS_N         ; SCLK_IN     ; -0.500       ; 1.084      ; 2.145      ;
; 1.447 ; CS_N      ; spi_bhm:inst3|sregin[3]            ; CS_N         ; SCLK_IN     ; -0.500       ; 1.084      ; 2.145      ;
; 1.447 ; CS_N      ; spi_bhm:inst3|sregin[4]            ; CS_N         ; SCLK_IN     ; -0.500       ; 1.084      ; 2.145      ;
; 1.447 ; CS_N      ; spi_bhm:inst3|sregin[5]            ; CS_N         ; SCLK_IN     ; -0.500       ; 1.084      ; 2.145      ;
; 1.447 ; CS_N      ; spi_bhm:inst3|sregin[6]            ; CS_N         ; SCLK_IN     ; -0.500       ; 1.084      ; 2.145      ;
+-------+-----------+------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.660  ; 0.167 ; -1.075   ; 0.484   ; -3.000              ;
;  50MHz_CLK       ; N/A     ; N/A   ; N/A      ; N/A     ; 9.587               ;
;  CS_N            ; N/A     ; N/A   ; N/A      ; N/A     ; -3.000              ;
;  SCLK_IN         ; -1.660  ; 0.167 ; -1.075   ; 0.484   ; -3.000              ;
; Design-wide TNS  ; -30.997 ; 0.0   ; -26.993  ; 0.0     ; -53.233             ;
;  50MHz_CLK       ; N/A     ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  CS_N            ; N/A     ; N/A   ; N/A      ; N/A     ; -3.000              ;
;  SCLK_IN         ; -30.997 ; 0.000 ; -26.993  ; 0.000   ; -50.233             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; CLOCK_1_OP    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_7         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_6         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_5         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_4         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_3         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_2         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_1         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_0         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; MISO          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; 50MHz_CLK               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SCLK_IN                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RESET_BUTTON2           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RESET_BUTTON            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CS_N                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MOSI_IN                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Switch_3                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Switch_2                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Switch_1                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Switch_0                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_SDAT                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; CLOCK_1_OP    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED_7         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; LED_6         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; LED_5         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.33 V              ; -0.00624 V          ; 0.185 V                              ; 0.097 V                              ; 2.82e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.33 V             ; -0.00624 V         ; 0.185 V                             ; 0.097 V                             ; 2.82e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; LED_4         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; LED_3         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED_2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED_1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; LED_0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; MISO          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; CLOCK_1_OP    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED_7         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; LED_6         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; LED_5         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.33 V              ; -0.00349 V          ; 0.163 V                              ; 0.074 V                              ; 3.33e-09 s                  ; 3.14e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.33 V             ; -0.00349 V         ; 0.163 V                             ; 0.074 V                             ; 3.33e-09 s                 ; 3.14e-09 s                 ; Yes                       ; Yes                       ;
; LED_4         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; LED_3         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED_2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED_1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; LED_0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; MISO          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; CLOCK_1_OP    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED_7         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; LED_6         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; LED_5         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; LED_4         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; LED_3         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED_2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED_1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LED_0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; MISO          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CS_N       ; SCLK_IN  ; 8        ; 8        ; 4        ; 12       ;
; SCLK_IN    ; SCLK_IN  ; 73       ; 0        ; 0        ; 115      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CS_N       ; SCLK_IN  ; 8        ; 8        ; 4        ; 12       ;
; SCLK_IN    ; SCLK_IN  ; 73       ; 0        ; 0        ; 115      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CS_N       ; SCLK_IN  ; 12       ; 12       ; 21       ; 21       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CS_N       ; SCLK_IN  ; 12       ; 12       ; 21       ; 21       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 8     ; 8    ;
; Unconstrained Input Port Paths  ; 67    ; 67   ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 12    ; 12   ;
+---------------------------------+-------+------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                                              ;
+----------------------------------------------------+----------------------------------------------------+-----------+-------------+
; Target                                             ; Clock                                              ; Type      ; Status      ;
+----------------------------------------------------+----------------------------------------------------+-----------+-------------+
; 50MHz_CLK                                          ; 50MHz_CLK                                          ; Base      ; Constrained ;
; CS_N                                               ; CS_N                                               ; Base      ; Constrained ;
; SCLK_IN                                            ; SCLK_IN                                            ; Base      ; Constrained ;
; inst14|altpll_component|auto_generated|pll1|clk[0] ; inst14|altpll_component|auto_generated|pll1|clk[0] ; Generated ; Constrained ;
+----------------------------------------------------+----------------------------------------------------+-----------+-------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                            ;
+---------------+--------------------------------------------------------------------------------------+
; Input Port    ; Comment                                                                              ;
+---------------+--------------------------------------------------------------------------------------+
; CS_N          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MOSI_IN       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RESET_BUTTON  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RESET_BUTTON2 ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Switch_0      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Switch_1      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Switch_2      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Switch_3      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; CLOCK_1_OP  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED_0       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED_1       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED_2       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED_3       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED_4       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED_5       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED_6       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED_7       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MISO        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                            ;
+---------------+--------------------------------------------------------------------------------------+
; Input Port    ; Comment                                                                              ;
+---------------+--------------------------------------------------------------------------------------+
; CS_N          ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MOSI_IN       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RESET_BUTTON  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; RESET_BUTTON2 ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Switch_0      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Switch_1      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Switch_2      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Switch_3      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+---------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; CLOCK_1_OP  ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED_0       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED_1       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED_2       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED_3       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED_4       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED_5       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED_6       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LED_7       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; MISO        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 16.1.2 Build 203 01/18/2017 SJ Lite Edition
    Info: Processing started: Fri Aug 23 09:50:31 2019
Info: Command: quartus_sta spi_test -c spi_test
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 4 combinational loops as latches. For more details, run the Check Timing command in the TimeQuest Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'spi_test.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name 50MHz_CLK 50MHz_CLK
    Info (332110): create_generated_clock -source {inst14|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 50 -duty_cycle 50.00 -name {inst14|altpll_component|auto_generated|pll1|clk[0]} {inst14|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name SCLK_IN SCLK_IN
    Info (332105): create_clock -period 1.000 -name CS_N CS_N
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.660
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.660             -30.997 SCLK_IN 
Info (332146): Worst-case hold slack is 0.388
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.388               0.000 SCLK_IN 
Info (332146): Worst-case recovery slack is -1.075
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.075             -26.993 SCLK_IN 
Info (332146): Worst-case removal slack is 0.834
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.834               0.000 SCLK_IN 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -45.000 SCLK_IN 
    Info (332119):    -3.000              -3.000 CS_N 
    Info (332119):     9.835               0.000 50MHz_CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.390
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.390             -24.145 SCLK_IN 
Info (332146): Worst-case hold slack is 0.324
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.324               0.000 SCLK_IN 
Info (332146): Worst-case recovery slack is -0.859
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.859             -22.941 SCLK_IN 
Info (332146): Worst-case removal slack is 0.736
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.736               0.000 SCLK_IN 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -45.000 SCLK_IN 
    Info (332119):    -3.000              -3.000 CS_N 
    Info (332119):     9.818               0.000 50MHz_CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.638
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.638              -5.942 SCLK_IN 
Info (332146): Worst-case hold slack is 0.167
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.167               0.000 SCLK_IN 
Info (332146): Worst-case recovery slack is -0.761
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.761              -9.132 SCLK_IN 
Info (332146): Worst-case removal slack is 0.484
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.484               0.000 SCLK_IN 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -50.233 SCLK_IN 
    Info (332119):    -3.000              -3.000 CS_N 
    Info (332119):     9.587               0.000 50MHz_CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4778 megabytes
    Info: Processing ended: Fri Aug 23 09:50:34 2019
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


