<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:07:12.712</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2017.10.04</applicationDate><applicationFlag>특허</applicationFlag><applicationNumber>10-2024-7008117</applicationNumber><claimCount>18</claimCount><examinerName> </examinerName><finalDisposal>등록결정(일반)</finalDisposal><inventionTitle>직접-접합된 네이티브 상호접속부 및 능동 베이스 다이</inventionTitle><inventionTitleEng>DIRECT-BONDED NATIVE INTERCONNECTS AND ACTIVE BASE DIE</inventionTitleEng><openDate>2024.03.19</openDate><openNumber>10-2024-0036154</openNumber><originalApplicationDate>2017.10.04</originalApplicationDate><originalApplicationKind>국제출원/분할</originalApplicationKind><originalApplicationNumber>10-2023-7009076</originalApplicationNumber><originalExaminationRequestDate>2024.04.09</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.03.11</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/065</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/538</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/18</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/20</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 21/48</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/74</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 89/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo><familyApplicationNumber>1020237009076</familyApplicationNumber></familyInfo></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 직접-접합된 네이티브 상호접속부들 및 능동 베이스 다이들이 제공된다. 마이크로전자 아키텍처에서는, 능동 다이들 또는 칩렛들이 그들의 코어 레벨 도체들을 통해 능동 베이스 다이에 접속된다. 이들 네이티브 상호접속부는 표준 인터페이스들의 오버헤드를 없애주는 짧은 데이터 경로들을 제공한다. 시스템은 네이티브 상호접속부들이 제 위치에 결합됨에 따라 재배선 경로설정을 절감한다. 베이스 다이는 부착된 다이들이 스톡 기능들을 제공하게 하는 커스텀 로직을 포함할 수 있다. 아키텍처는 상이한 전압들에서 동작하는, 다양한 프로세스 노드들로부터의 다양한 상호접속 유형들 및 칩렛들을 접속할 수 있다. 베이스 다이는 구동을 위한 상태 소자들을 가질 수 있다. 베이스 다이에 탑재된 기능 블록들은 다양한 칩렛들로부터 네이티브 신호들을 수신하고, 모든 부착된 칩렛들과 통신한다. 칩렛들은 베이스 다이의 처리 및 메모리 자원들을 공유할 수 있다. 경로설정 블로키지는 최소가 되어, 신호 품질 및 타이밍을 개선한다. 시스템은 듀얼 또는 쿼드 데이터 레이트로 동작할 수 있다. 이 아키텍처는 ASIC, ASSP, 및 FPGA IC 및 뉴럴 네트워크를 용이하게 하여, 풋프린트 및 전력 요건을 감소시킨다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2018.04.12</internationOpenDate><internationOpenNumber>WO2018067719</internationOpenNumber><internationalApplicationDate>2017.10.04</internationalApplicationDate><internationalApplicationNumber>PCT/US2017/055169</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제1 다이(die)의 네이티브 코어측 도체(native core-side conductor)와 제2 다이의 도체를 직접-접합하여 상기 제1 다이와 상기 제2 다이 사이에 네이티브 상호접속부(native interconnect)를 만드는 단계로서, 상기 네이티브 상호접속부는 상기 제1 다이와 상기 제2 다이 사이의 다이 경계를 가로질러 상기 제1 다이의 회로를 연장하고, 상기 회로는 상기 네이티브 상호접속부를 가로질러 걸쳐 있는, 상기 네이티브 상호접속부를 만드는 단계; 및상기 네이티브 상호접속부를 가로질러 걸쳐 있는 상기 회로를 통해 상기 제1 다이의 코어와 상기 제2 다이의 적어도 기능 블록 사이에 네이티브 신호를 전달하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 네이티브 상호접속부의 인스턴스(instance)들은 상기 제1 다이와 상기 제2 다이 사이에 유일한 인터페이스를 제공하고,상기 네이티브 상호접속부들은 표준 인터페이스 기하학적 구조들 및 입력/출력 프로토콜들을 없애주는, 방법.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 상기 제1 다이와 상기 제2 다이 둘 모두는 상기 네이티브 상호접속부를 포함하는 그들 각각의 네이티브 도체들을 통해 서로에 접속되는, 방법.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 상기 제1 다이는 제1 제조 프로세스 노드에 의해 제조되고, 상기 제2 다이는 상이한 제2 제조 프로세스 노드에 의해 제조되는, 방법.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서, 상기 네이티브 상호접속부를 가로질러 걸쳐 있는 상기 회로는, 상기 네이티브 상호접속부를 가로질러 상기 네이티브 신호를 전달할 때, 상기 제1 다이와 상기 제2 다이 사이의 인터페이스 프로토콜들 및 입력/출력 프로토콜들을 없애주는, 방법.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서, 적어도 상기 제1 다이와 상기 제2 다이를 가로질러 단일 기능 블록을 구현하는 단계를 추가로 포함하고, 상기 제1 다이 및 상기 제2 다이는 인터페이스를 통해 서로 인접하고 통신하는, 방법.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서, 상기 인터페이스는 네이티브 상호접속부를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>8. 제6항에 있어서, 상기 인터페이스는 상기 제1 다이와 상기 제2 다이를 가로질러 걸쳐 있는, 방법.</claim></claimInfo><claimInfo><claim>9. 제6항에 있어서, 상기 인터페이스는 상기 단일 기능 블록의 나머지에 대하여 별개의 다이 상에 상주하는, 방법.</claim></claimInfo><claimInfo><claim>10. 제1항에 있어서, 상기 네이티브 상호접속부는 상기 제1 다이와 상기 제2 다이가 정면-대-정면(face-to-face), 정면-대-배면(face-to-back), 또는 배면-대-배면일 때 상기 제1 다이와 상기 제2 다이 사이의 인터페이스를 제공하는, 방법.</claim></claimInfo><claimInfo><claim>11. 제1항에 있어서,다수의 다이들의 네이티브 코어측 도체들을 상기 다수의 다이들의 다수의 다이 경계들을 가로질러 직접-접합하여 상기 다수의 다이들 사이에 다수의 네이티브 상호접속부들을 만드는 단계; 및상기 회로를 상기 다수의 네이티브 상호접속부들을 통해 상기 다수의 다이 경계들을 가로질러 걸쳐 있게 하는 단계를 추가로 포함하고,상기 다수의 네이티브 상호접속부들은 상기 다수의 다이들 사이에 인터페이스들을 제공하고, 상기 인터페이스들은 상기 다수의 다이들 사이의 인터페이스 프로토콜들 및 입력/출력 프로토콜들을 없애주는, 방법.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서, 상기 네이티브 상호접속부들 중 하나 이상을 통해 상기 다수의 다이들 중 상기 제1 다이의 기능 블록과 상기 다수의 다이들 중 하나 이상의 다른 다이들의 하나 이상의 기능 블록들 사이에 상기 네이티브 신호를 전달하면서 상기 다수의 다이들 사이의 인터페이스 프로토콜들 및 입력/출력 프로토콜들을 없애주는 단계를 추가로 포함하는, 방법.</claim></claimInfo><claimInfo><claim>13. 제1항에 있어서, 상기 네이티브 상호접속부를 가로질러 걸쳐 있는 상기 회로를 통해 상기 제1 다이의 상기 코어와 상기 제2 다이의 상기 적어도 하나의 기능 블록 사이에서 변경되지 않고 상기 네이티브 신호를 전달하는 단계를 추가로 포함하는 방법.</claim></claimInfo><claimInfo><claim>14. 제1항에 있어서, 상기 네이티브 상호접속부를 가로질러 걸쳐 있는 상기 회로를 통해 상기 제1 다이의 상기 코어와 상기 제2 다이의 상기 적어도 하나의 기능 블록 사이에서 상기 네이티브 신호를 레벨 시프팅(level shifting)하는 단계를 추가로 포함하고, 상기 레벨 시프팅은 상기 제1 다이와 상기 제2 다이 사이의 동작 전압들의 차이를 수용하기 위한 것인, 방법.</claim></claimInfo><claimInfo><claim>15. 제1항에 있어서, 웨이퍼-대-웨이퍼(W2W) 접합 프로세스를 수행하는 단계를 추가로 포함하고, 상기 제1 다이는 제1 웨이퍼 상에 있고 상기 제2 다이는 제2 웨이퍼 상에 있고,상기 W2W 접합 프로세스는 상기 제1 다이의 네이티브 코어측 도체들과 상기 제2 다이의 도체들을 직접-접합하여 상기 제1 다이와 상기 제2 다이 사이에 네이티브 상호접속부들을 만드는 단계를 포함하고, 상기 네이티브 상호접속부들은 상기 제1 다이와 상기 제2 다이 사이의 다이 경계를 가로질러 하나 이상의 회로들을 연장하고, 상기 하나 이상의 회로들은 상기 하나 이상의 네이티브 상호접속부들을 가로질러 걸쳐 있고, 상기 네이티브 상호접속부들은 각각의 다이들 사이의 인터페이스를 제공하고, 상기 인터페이스는 상기 각각의 다이들 사이의 인터페이스 프로토콜들 및 입력/출력 프로토콜들을 없애주는, 방법.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서, 상기 제1 웨이퍼 및 상기 제2 웨이퍼는 이종 파운드리 노드(heterogeneous foundry node)들로부터 제조되거나, 상기 제1 다이 및 상기 제2 다이는 호환되지 않는 제조 프로세스들로부터 제조되는, 방법.</claim></claimInfo><claimInfo><claim>17. 제15항에 있어서, 상기 제1 웨이퍼의 일부 부분들과 상기 제2 웨이퍼 사이에 상기 네이티브 코어측 도체들을 직접-접합하여 상기 네이티브 신호들을 전달하기 위한 상기 네이티브 상호접속부들을 만드는 단계; 및상기 W2W 프로세스의 결과로 생기는 마이크로전자 디바이스에서 증폭된 신호들을 전달하기 위해 상기 웨이퍼의 다른 부분들 상에 다른 인터페이스들 또는 표준 인터페이스들을 생성하는 단계를 추가로 포함하는, 방법.</claim></claimInfo><claimInfo><claim>18. 제1항에 있어서, 상기 제1 다이 또는 상기 제2 다이는 능동 베이스 다이(active base die)를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>19. 제18항에 있어서, 적어도 하나의 TSV(through semiconductor via), 적어도 하나의 TOV(through oxide via), 또는 적어도 하나의 TGV(through glass via)를 상기 능동 베이스 다이에 통합하여 상기 능동 베이스 다이의 제1 면으로부터 상기 능동 베이스 다이의 제2 면으로 도전성 경로를 연장하는 단계를 추가로 포함하는, 방법.</claim></claimInfo><claimInfo><claim>20. 제1항에 있어서, 상기 제1 다이는 IP 로직 코어를 포함하는 칩렛(chiplet)을 포함하고, 상기 제2 다이는 능동 베이스 다이를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>21. 제20항에 있어서, 상기 칩렛은 0.25 × 0.25 마이크로미터로부터 최대 상기 능동 베이스 다이의 크기까지의 범위의 크기를 갖는, 방법.</claim></claimInfo><claimInfo><claim>22. 제20항에 있어서,다수의 칩렛들을 상기 능동 베이스 다이에 직접-접합하여 각각의 네이티브 상호접속부들을 만드는 단계; 및상기 능동 베이스 다이 내의 적어도 하나의 기능 블록과 상기 다수의 칩렛들 사이에 양방향 통신을 채널링하는 단계를 추가로 포함하는, 방법.</claim></claimInfo><claimInfo><claim>23. 제20항에 있어서, 다수의 층들을 갖는 3D 스택 IC 구조 또는 스택으로 상기 다수의 칩렛들 및 상기 능동 베이스 다이를 적층하는 단계를 추가로 포함하고, 상기 3D 스택 IC 구조 또는 상기 스택 내의 각각의 층은 직접-접합되어 상기 상이한 층들의 상기 다이들 사이에 상기 네이티브 상호접속부들을 만드는, 방법.</claim></claimInfo><claimInfo><claim>24. 네이티브 코어측 도체들을 갖는 제1 능동 다이;상기 제1 능동 다이의 상기 네이티브 코어측 도체들과 직접-접합하도록 배치된 도체들을 갖는 제2 능동 다이;상기 제1 능동 다이의 상기 네이티브 코어측 도체들 중 하나와 상기 제2 능동 다이의 상기 도체들 중 하나 사이의 직접 접합부를 각각 포함하는 네이티브 상호접속부들; 및상기 제1 능동 다이와 상기 제2 능동 다이 사이의 다이 경계를 가로질러 상기 네이티브 상호접속부를 통해 연장된 적어도 하나의 회로를 포함하는, 마이크로전자 디바이스.</claim></claimInfo><claimInfo><claim>25. 제24항에 있어서, 상기 적어도 하나의 회로는 상기 제1 능동 다이의 IP 코어로부터 상기 제2 능동 다이의 적어도 기능 블록으로 상기 네이티브 상호접속부의 하나 이상의 인스턴스들을 가로질러 네이티브 신호를 전달하도록 구성되고,상기 네이티브 상호접속부는 상기 제1 능동 다이와 상기 제2 능동 다이 사이의 인터페이스를 제공하도록 구성되고,상기 인터페이스는 상기 제1 능동 다이와 상기 제2 능동 다이 사이에 상기 네이티브 신호를 전달할 때 인터페이스 프로토콜들 및 입력/출력 프로토콜들 없이 동작가능한, 마이크로전자 디바이스.</claim></claimInfo><claimInfo><claim>26. 제24항에 있어서, 상기 제1 능동 다이와 상기 제2 능동 다이 둘 모두는 상기 네이티브 상호접속부를 포함하는 그들 각각의 네이티브 도체들을 통해 서로에 접속되는, 마이크로전자 디바이스.</claim></claimInfo><claimInfo><claim>27. 제24항에 있어서, 적어도 상기 제1 능동 다이와 상기 제2 능동 다이를 가로질러 구현된 단일 기능 블록을 추가로 포함하고, 상기 제1 능동 다이 및 상기 제2 능동 다이는 인터페이스를 통해 서로 인접하고 통신가능한, 마이크로전자 디바이스.</claim></claimInfo><claimInfo><claim>28. 제27항에 있어서, 상기 인터페이스는 네이티브 상호접속부를 포함하는, 마이크로전자 디바이스.</claim></claimInfo><claimInfo><claim>29. 제27항에 있어서, 상기 인터페이스는 상기 제1 다이와 상기 제2 다이를 가로질러 걸쳐 있는, 마이크로전자 디바이스.</claim></claimInfo><claimInfo><claim>30. 제27항에 있어서, 상기 인터페이스는 상기 단일 기능 블록의 나머지에 대하여 별개의 다이 상에 상주하는, 마이크로전자 디바이스.</claim></claimInfo><claimInfo><claim>31. 제24항에 있어서, 상기 네이티브 상호접속부들은 상기 제1 능동 다이와 상기 제2 능동 다이가 정면-대-정면, 정면-대-배면, 또는 배면-대-배면일 때 상기 제1 능동 다이와 상기 제2 능동 다이 사이의 인터페이스를 제공하는, 마이크로전자 디바이스.</claim></claimInfo><claimInfo><claim>32. 제24항에 있어서, 상기 제1 능동 다이는 제1 제조 프로세스 노드에 의해 만들어지고, 상기 제2 능동 다이는 상이한 제2 제조 프로세스 노드에 의해 만들어지는, 마이크로전자 디바이스.</claim></claimInfo><claimInfo><claim>33. 제24항에 있어서, 다수의 능동 다이들의 다수의 다이 경계들을 가로질러 다수의 네이티브 상호접속부들을 추가로 포함하고,상기 적어도 하나의 회로는 상기 다수의 네이티브 상호접속부들을 통해 상기 다수의 능동 다이들의 상기 다수의 능동 다이 경계들을 가로질러 걸쳐 있고, 상기 다수의 네이티브 상호접속부들은 상기 다수의 능동 다이들 사이에 인터페이스들을 제공하고, 상기 네이티브 상호접속부들은 상기 다수의 능동 다이들 사이의 인터페이스 프로토콜들 및 입력/출력 프로토콜들을 없애주는, 마이크로전자 디바이스.</claim></claimInfo><claimInfo><claim>34. 제24항에 있어서, 상기 제1 능동 다이의 상기 네이티브 코어측 도체들과 상기 제2 능동 다이의 상기 도체들은 웨이퍼-대-웨이퍼(W2W) 제조 프로세스에서 직접-접합되는, 마이크로전자 디바이스.</claim></claimInfo><claimInfo><claim>35. 제34항에 있어서, 상기 제1 웨이퍼 및 상기 제2 웨이퍼는 이종 파운드리 노드들로부터 제조되거나, 상기 제1 능동 다이 및 상기 제2 능동 다이는 호환되지 않는 제조 프로세스들로부터 제조되는, 마이크로전자 디바이스.</claim></claimInfo><claimInfo><claim>36. 제34항에 있어서, 상기 W2W 제조 프로세스에 의해 상기 마이크로전자 디바이스에 생성된 인터페이스들의 혼합체를 추가로 포함하고, 상기 인터페이스들의 혼합체는 상기 네이티브 상호접속부들을 포함하고 표준 인터페이스들 또는 입력/출력 프로토콜들을 사용하는 다른 인터페이스들을 포함하는, 마이크로전자 디바이스.</claim></claimInfo><claimInfo><claim>37. 제24항에 있어서, 상기 적어도 하나의 능동 다이의 제1 면으로부터 상기 적어도 하나의 능동 다이의 제2 면으로 도전성 경로를 연장하기 위해 상기 능동 다이들 중 적어도 하나에 적어도 하나의 TSV(through semiconductor via), 적어도 하나의 TOV(through oxide via), 또는 적어도 하나의 TGV(through glass via)를 추가로 포함하는, 마이크로전자 디바이스.</claim></claimInfo><claimInfo><claim>38. 제24항에 있어서, 상기 제1 능동 다이 또는 상기 제2 능동 다이는 능동 베이스 다이를 포함하는, 마이크로전자 디바이스.</claim></claimInfo><claimInfo><claim>39. 제24항에 있어서, 상기 제1 능동 다이는 IP 로직 코어를 포함하는 칩렛을 포함하고, 상기 제2 능동 다이는 능동 베이스 다이를 포함하는, 마이크로전자 디바이스.</claim></claimInfo><claimInfo><claim>40. 제39항에 있어서, 상기 칩렛은 0.25 × 0.25 마이크로미터로부터 최대 상기 능동 베이스 다이의 크기까지의 범위의 크기를 갖는, 마이크로전자 디바이스.</claim></claimInfo><claimInfo><claim>41. 반도체 칩렛들에 대한 마이크로칩 아키텍처를 제공하는 방법으로서,능동 베이스 다이의 다수의 칩렛들 각각의 네이티브 코어측 도체들을 접속하여 상기 다수의 칩렛들과 상기 능동 베이스 다이 사이에 각각의 네이티브 상호접속부들을 만드는 단계; 및상기 네이티브 상호접속부들 중 적어도 하나를 통해 상기 다수의 칩렛들 중 적어도 하나의 IP 코어와 상기 능동 베이스 다이의 적어도 기능 블록 사이에 회로를 배치하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>42. 제41항에 있어서, 표준 인터페이스 대신에 상기 네이티브 상호접속부들만을 사용하여 상기 다수의 칩렛들을 상기 능동 베이스 다이와 인터페이싱하는 단계를 추가로 포함하고, 상기 네이티브 상호접속부들은 상기 능동 베이스 다이와 상기 다수의 칩렛들 각각의 사이의 입력/출력 프로토콜을 없애주는, 방법.</claim></claimInfo><claimInfo><claim>43. 제41항에 있어서, 상기 능동 베이스 다이 내의 하나 이상의 기능 블록들에서 상기 다수의 칩렛들 중 적어도 하나의 상기 IP 코어로부터 네이티브 신호를 수신하는 단계; 및상기 능동 베이스 다이 내의 상기 기능 블록들 중 적어도 하나와 상기 다수의 칩렛들 사이에 양방향 통신을 채널링하는 단계를 추가로 포함하는, 방법.</claim></claimInfo><claimInfo><claim>44. 제41항에 있어서, 각각의 칩렛의 상기 네이티브 코어측 도체들은 제조 동안에 각각의 칩렛 상의 상기 네이티브 코어측 도체들의 네이티브 배치(native placement)를 추가로 포함하고,구동 거리들을 감소시키기 위해 상기 네이티브 코어측 도체들의 상기 네이티브 배치에서 각각의 칩렛의 상기 네이티브 코어측 도체들을 상기 능동 베이스 다이에 접속하는 단계를 추가로 포함하는, 방법.</claim></claimInfo><claimInfo><claim>45. 제41항에 있어서, 상이한 반도체 프로세스 노드들로부터의 칩렛들 또는 상이한 동작 전압들을 갖는 칩렛들을 각각의 네이티브 상호접속부들을 통해 상기 능동 베이스 다이에 접속하는 단계를 추가로 포함하는, 방법.</claim></claimInfo><claimInfo><claim>46. 제41항에 있어서, 상기 다수의 칩렛들 각각의 상기 네이티브 코어측 도체들을 상기 능동 베이스 다이에 접속하는 상기 네이티브 상호접속부들은 직접 접합 상호접속(DBI) 금속화 층, 하이브리드 상호접속부, 구리 대 구리 확산 접합부, 도전성 나노튜브들로 이루어진 접속부, 및 금속 대 금속 전기 접점으로 이루어진 군으로부터 선택되는, 방법.</claim></claimInfo><claimInfo><claim>47. 제46항에 있어서, 상기 네이티브 상호접속부들은 대략 1 um(마이크로미터) 이하의 데이터 경로 길이를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>48. 제41항에 있어서, 칩렛들을 상기 능동 베이스 다이에 접속하는 단계를 추가로 포함하고, 상기 칩렛들은 코어측 상호접속부들만으로 제조되고 산업 표준 인터페이스들이 없는, 방법.</claim></claimInfo><claimInfo><claim>49. 제41항에 있어서, 주어진 동작, 프로세싱 단계, 또는 데이터 전송을 위해, 상기 네이티브 상호접속부들을 통해 상기 다수의 칩렛들과 통신하기 위하여 상기 능동 베이스 다이 내의 다수의 기능 블록들 사이에 우선 순위를 협상하는 단계를 추가로 포함하는, 방법.</claim></claimInfo><claimInfo><claim>50. 제41항에 있어서, 상기 다수의 칩렛들 사이에 상기 능동 베이스 다이의 자원을 공유하는 단계를 추가로 포함하고, 상기 공유하는 단계는 상기 능동 베이스에 접속된 상기 다수의 칩렛들 사이에 상기 능동 베이스 다이 내의 프로세싱 자원을 공유하는 단계, 상기 능동 베이스 다이에 접속된 상기 다수의 칩렛들 사이에 상기 능동 베이스 다이 내의 메모리 자원을 공유하는 단계, 및 상기 능동 베이스 다이에 접속된 상기 다수의 칩렛들 사이에 시간 차용(time-borrowing)하는 단계로 이루어진 군으로부터 선택되는, 방법.</claim></claimInfo><claimInfo><claim>51. 제41항에 있어서, 상기 능동 베이스 다이를 통해 상기 능동 베이스 다이의 기능 블록과 상기 다수의 칩렛들 사이에 상기 네이티브 신호들을 통신하기 위해 하나 이상의 상태 소자(state element)를 상기 능동 베이스 다이에 추가하는 단계를 추가로 포함하는, 방법.</claim></claimInfo><claimInfo><claim>52. 제41항에 있어서, 상이한 반도체 프로세스 노드들 또는 상이한 동작 전압들로부터의 칩렛들을 상기 능동 베이스 다이에 적응시키기 위해 상기 능동 베이스 다이 내의 전압을 조정하는 단계를 추가로 포함하는, 방법.</claim></claimInfo><claimInfo><claim>53. 제41항에 있어서, 상기 능동 베이스 다이에서 구동을 수행하기 위해 상기 칩렛들 중 하나 상의 상태 소자를 이용하는 단계를 추가로 포함하는, 방법.</claim></claimInfo><claimInfo><claim>54. 제41항에 있어서, 클록 신호 및 듀얼 데이터 레이트(DDR) 데이터 전송 프로토콜 또는 쿼드 데이터 레이트(QDR) 데이터 전송 프로토콜을 상기 능동 베이스 다이에 통합하는 단계를 추가로 포함하는, 방법.</claim></claimInfo><claimInfo><claim>55. 제41항에 있어서, 길이 임계치를 지난 데이터 루트들에 대해 상기 능동 베이스 다이에 리피터 셀(repeater cell)들을 추가하는 단계를 추가로 포함하는, 방법.</claim></claimInfo><claimInfo><claim>56. 집적 회로를 축약하는 방법으로서,상기 집적 회로의 기능 블록을 구현하는 다이 또는 칩렛 상에서, 코어-레벨 상호접속부들을 포함하는 네이티브 도체들의 배치를 결정하는 단계;상기 배치에서 상기 네이티브 도체들에 능동 베이스 다이를 결합하는 단계; 및상기 배치에서 상기 능동 베이스 다이에 형성된 기능 블록에 상기 다이 또는 상기 칩렛의 네이티브 신호를 통신가능하게 결합하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>57. 제56항에 있어서, 상기 능동 베이스 다이 내의 상기 네이티브 신호를 상기 능동 베이스 다이와 접촉하는 다른 다이들 또는 칩렛들까지, 상기 다른 다이들 또는 칩렛들의 각각의 코어-레벨 상호접속부들을 통해 경로설정(routing)하는 단계를 추가로 포함하는, 방법.</claim></claimInfo><claimInfo><claim>58. 제56항에 있어서,다수의 칩렛들을 상기 다수의 칩렛들의 각각의 다수의 상이한 상호접속부 유형들을 통해 상기 능동 베이스 다이에 통신가능하게 결합하는 단계를 추가로 포함하는, 방법.</claim></claimInfo><claimInfo><claim>59. 제56항에 있어서, 상이한 동작 전압 레벨들을 갖는 칩렛들을 상기 능동 베이스 다이에 적응시키기 위해 적어도 하나의 전압 조정기를 상기 능동 베이스 다이에 포함시키거나, 컴포넌트를 언더드라이브하거나, 컴포넌트를 오버드라이브하는 단계를 추가로 포함하는, 방법.</claim></claimInfo><claimInfo><claim>60. 제56항에 있어서, 상기 능동 베이스 다이에서 상기 네이티브 신호를 구동하기 위해 상기 칩렛 내의 또는 상기 능동 베이스 다이 내의 상태 소자를 이용하는 단계를 추가로 포함하는, 방법.</claim></claimInfo><claimInfo><claim>61. 집적 회로의 크기를 감소시키기 위해 집적 회로의 플로어플랜(floorplan)을 폴딩(folding)하는 방법으로서,상기 집적 회로의 적어도 일부 블록들을 각각의 칩렛들로 파티셔닝(partitioning)하는 단계;상기 집적 회로의 나머지 블록들 및 서비스들을 능동 베이스 다이의 위치들로 파티셔닝하는 단계; 및상기 칩렛들 사이의 플로어플랜 거리를 감소시키거나 플로어플랜 데이터 경로를 단축시키기 위해 상기 칩렛들의 네이티브 도체들을 상기 능동 베이스 다이에 통신가능하게 결합하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>62. 제61항에 있어서, 제1 블록과 제2 블록 사이의 데이터 경로를, 개재하는 제3 블록 주위에 경로설정하는 것을 제거하기 위해 상기 집적 회로의 2D 플로어플랜이 상기 집적 회로의 3D 플로어플랜으로 폴딩되는, 방법.</claim></claimInfo><claimInfo><claim>63. 집적 회로에서 블록들을 인터페이싱하는 방법으로서,계산 기능들을 개별 칩렛들로 파티셔닝하거나, 특정 계산 기능 또는 IP 블록을 각각 구현하는 상업용 칩렛들을 획득하는 단계;각각의 칩렛 상의 네이티브 도체들의 배치를 결정하는 단계;표준 인터페이스들을 피하면서 능동 베이스 다이의 기능 블록들에 직접 상기 칩렛들의 상기 네이티브 도체들을 접속하는 단계; 및상기 각각의 배치에서 상기 능동 베이스 다이에 형성된 적어도 하나의 기능 블록에 각각의 칩렛의 네이티브 신호를 통신가능하게 결합하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>64. 제63항에 있어서, 표준 인터페이스들을 피하면서 다른 칩렛들의 각각의 네이티브 도체들을 통해 상기 네이티브 신호를 상기 능동 베이스 다이와 접촉하는 다른 칩렛들로 경로설정하는 단계를 추가로 포함하는, 방법.</claim></claimInfo><claimInfo><claim>65. 베이스 다이;칩렛;상기 칩렛 상의 네이티브 코어측 도체의 배치에서, 상기 칩렛의 상기 네이티브 코어측 도체와 상기 베이스 다이 사이의 접속부; 및상기 칩렛으로부터 네이티브 신호를 수신하고 상기 칩렛과의 양방향 통신을 수행하기 위해 상기 베이스 다이에 탑재된 적어도 하나의 기능 블록을 포함하는, 마이크로전자 시스템.</claim></claimInfo><claimInfo><claim>66. 제65항에 있어서, 각각의 칩렛의 각각의 네이티브 코어측 도체들에서 상기 베이스 다이에 접속된 다수의 칩렛들을 추가로 포함하고,상기 칩렛들은 상이한 반도체 프로세스 노드들로부터의 것이거나 상이한 동작 전압들을 갖는, 마이크로전자 시스템.</claim></claimInfo><claimInfo><claim>67. 제65항에 있어서, 상기 칩렛의 상기 네이티브 코어측 도체들과 상기 베이스 다이 사이의 상기 접속부는 직접 접합 상호접속(DBI) 금속화 층, 하이브리드 상호접속부, 구리 대 구리 확산 접합부, 도전성 나노튜브들로 이루어진 접속부, 및 금속 대 금속 전기 접점으로 이루어진 군으로부터 선택되는, 마이크로전자 시스템.</claim></claimInfo><claimInfo><claim>68. 제65항에 있어서, 상기 접속부는 길이가 대략 1 um(마이크로미터)인 데이터 경로를 포함하는, 마이크로전자 시스템.</claim></claimInfo><claimInfo><claim>69. 제68항에 있어서, 상기 접속부는 상기 칩렛의 네이티브 코어측 신호를 상기 칩렛으로부터 상기 베이스 다이로 전송하는, 마이크로전자 시스템.</claim></claimInfo><claimInfo><claim>70. 제65항에 있어서, 각각의 칩렛의 각각의 네이티브 코어측 도체들에서 상기 베이스 다이에 접속된 다수의 칩렛들;상기 베이스 다이의 다수의 기능 블록들을 추가로 포함하고,상기 베이스 다이의 상기 다수의 기능 블록들 각각은 상기 베이스 다이에 부착된 상기 다수의 칩렛들 각각과 통신할 수 있는, 마이크로전자 시스템.</claim></claimInfo><claimInfo><claim>71. 제70항에 있어서, 상기 베이스 다이의 상기 다수의 기능 블록들은 상기 다수의 칩렛들 중 하나 이상과 통신하기 위한 우선 순위를 협상하는, 마이크로전자 시스템.</claim></claimInfo><claimInfo><claim>72. 제70항에 있어서, 상기 다수의 칩렛들은 상기 다수의 칩렛들 사이에 상기 베이스 다이의 자원을 공유하고, 상기 공유는 상기 베이스 다이에 접속된 상기 다수의 칩렛들 사이에 상기 베이스 다이 내의 프로세싱 자원을 공유하는 것, 상기 베이스 다이에 접속된 상기 다수의 칩렛들 사이에 상기 능동 베이스 다이 내의 메모리 자원을 공유하는 것, 및 상기 베이스 다이에 접속된 상기 다수의 칩렛들 사이에 시간 차용하는 것으로 이루어진 군으로부터 선택되는, 마이크로전자 시스템.</claim></claimInfo><claimInfo><claim>73. 제70항에 있어서, 상기 베이스 다이를 통해 상기 베이스 다이의 기능 블록과 상기 다수의 칩렛들 사이에 상기 네이티브 신호들을 통신하기 위해 상기 베이스 다이 내에서 하나 이상의 상태 소자를 추가로 포함하는, 마이크로전자 시스템.</claim></claimInfo><claimInfo><claim>74. 제70항에 있어서, 상이한 반도체 프로세스 노드들 또는 상이한 동작 전압들로부터의 칩렛들을 상기 베이스 다이에 적응시키기 위해 상기 베이스 다이 내에서 전압 조정기를 추가로 포함하는, 마이크로전자 시스템.</claim></claimInfo><claimInfo><claim>75. 제70항에 있어서, 상기 베이스 다이에서 클록 사이클 당 듀얼 데이터 레이트(DDR) 데이터 전송 또는 쿼드 데이터 레이트(QDR) 데이터 전송을 위한 클록 신호를 생성하기 위해 상기 베이스 다이와 연관된 클록을 추가로 포함하는, 마이크로전자 시스템.</claim></claimInfo><claimInfo><claim>76. 제70항에 있어서, 길이 임계치를 지난 데이터 루트에 대해 상기 베이스 다이 내에서 리피터 셀을 추가로 포함하는, 마이크로전자 시스템.</claim></claimInfo><claimInfo><claim>77. 제70항에 있어서, 상기 다수의 칩렛들은 적어도 뉴럴 네트워크(neural network)의 작은 프로세싱 소자들의 어레이 또는 필드를 포함하는, 마이크로전자 시스템.</claim></claimInfo><claimInfo><claim>78. 제70항에 있어서, ASIC, ASSP, 또는 FPGA 집적 회로 아키텍처를 추가로 포함하는, 마이크로전자 시스템.</claim></claimInfo><claimInfo><claim>79. 제70항에 있어서, 상기 다수의 칩렛들 중 적어도 하나는 다수의 독립적인 기능 소자들 및 다수의 포트들을 갖는 다이를 포함하고, 상기 다수의 포트들 각각은 상기 베이스 다이의 다수의 기능 소자들과 통신하는, 마이크로전자 시스템.</claim></claimInfo><claimInfo><claim>80. 제79항에 있어서, 상기 다수의 독립적인 기능들 사이의 통신 경로들을 추가로 포함하는, 마이크로전자 시스템.</claim></claimInfo><claimInfo><claim>81. 제79항에 있어서, 다수의 독립적인 기능 소자들을 갖는 상기 다수의 칩렛들 중 상기 적어도 하나는 2개 이상의 독립적으로 어드레싱가능한 메모리 블록들을 갖는 메모리 디바이스를 추가로 포함하는, 마이크로전자 시스템.</claim></claimInfo><claimInfo><claim>82. 마이크로전자 시스템으로서,마이크로전자 시스템과 연관된 제1 기능을 수행하기 위한 제1 IP 코어들을 포함하는 제1 마이크로전자 디바이스를 포함하는 베이스 컴포넌트로서, 상기 베이스 컴포넌트는 복수의 신호 라인들 및 접점들을 갖고, 상기 접점들은 상기 신호 라인들의 피치의 50배 미만인 피치를 갖는, 상기 베이스 컴포넌트; 및상기 제1 마이크로전자 디바이스에 직접 접합되고 그와 전기적으로 인터페이싱된 하나 이상의 제2 마이크로전자 디바이스들을 포함하고,상기 하나 이상의 제2 마이크로전자 디바이스들은 마이크로전자 시스템과 연관된 적어도 하나의 제2 기능을 수행하기 위한 제2 IP 코어들을 포함하고, 상기 제2 기능은 상기 제1 기능과 상이하고, 상기 하나 이상의 제2 마이크로전자 컴포넌트들은 복수의 신호 라인들 및 접점들을 갖고, 상기 접점들은 상기 신호 라인들의 피치의 50배 미만인 피치를 갖는, 마이크로전자 시스템.</claim></claimInfo><claimInfo><claim>83. 제82항에 있어서, 상기 제1 IP 코어들은 상기 제2 IP 코어들을 형성하는 데 사용된 프로세싱 노드와 상이한 프로세싱 노드에서 형성되는, 마이크로전자 시스템.</claim></claimInfo><claimInfo><claim>84. 제82항에 있어서, 상기 제1 및 제2 마이크로전자 컴포넌트들의 상기 접점들은 상기 제1 및 제2 마이크로전자 컴포넌트들의 상기 신호 라인들의 상기 피치의 20배 미만인 피치를 갖는, 마이크로전자 시스템.</claim></claimInfo><claimInfo><claim>85. 제82항에 있어서, 상기 제1 및 제2 마이크로전자 컴포넌트들의 상기 접점들은 상기 제1 및 제2 마이크로전자 컴포넌트들의 상기 신호 라인들의 상기 피치의 10배 미만인 피치를 갖는, 마이크로전자 시스템.</claim></claimInfo><claimInfo><claim>86. 마이크로전자 시스템을 형성하기 위한 방법으로서,제1 반도체 다이 상에, 상기 마이크로전자 시스템과 연관된 제1 기능을 수행하는 회로를 제공하는 단계로서, 상기 제1 반도체 다이는 복수의 신호 라인들 및 접점들을 갖고, 상기 접점들은 상기 신호 라인들의 피치의 112배 미만인 피치를 갖는, 상기 제1 기능을 수행하는 회로를 제공하는 단계;제2 반도체 다이 상에, 상기 마이크로전자 시스템과 연관된 제2 기능을 수행하는 회로를 제공하는 단계로서, 상기 제2 반도체 다이는 복수의 신호 라인들 및 접점들을 갖고, 상기 접점들은 상기 신호 라인들의 상기 피치의 112배 미만인 피치를 갖는, 상기 제2 기능을 수행하는 회로를 제공하는 단계;상기 제1 반도체 다이의 상기 접점들을 상기 제2 반도체 다이로부터의 상기 접점들과 정렬시키는 단계;상기 제1 다이의 표면을 상기 제2 다이의 표면에 접합하는 단계; 및상기 제1 반도체 다이의 상기 접점들을 상기 제2 반도체 다이의 상기 접점들에 전기적으로 접속하는 단계를 포함하는, 마이크로전자 시스템을 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>87. 제86항에 있어서, 상기 제1 및 제2 마이크로전자 다이들의 상기 접점들은 상기 제1 및 제2 마이크로전자 다이들의 상기 신호 라인들의 상기 피치의 20배 미만인 피치를 갖는, 마이크로전자 시스템을 형성하기 위한 방법.</claim></claimInfo><claimInfo><claim>88. 제86항에 있어서, 상기 제1 및 제2 마이크로전자 다이들의 상기 접점들은 상기 제1 및 제2 마이크로전자 다이들의 상기 신호 라인들의 상기 피치의 10배 미만인 피치를 갖는, 마이크로전자 시스템을 형성하기 위한 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 ***** 캘리포니아주 새너제이 오차드 파크웨이 ****</address><code>520190262359</code><country>미국</country><engName>XCELSIS CORPORATION</engName><name>엑셀시스 코포레이션</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>DELACRUZ, Javier A.</engName><name>드라크루즈 하비에르 에이.</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>TEIG, Steven L.</engName><name>테이그 스티븐 엘.</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>HUANG, Shaowu</engName><name>황 샤오우</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>PLANTS, William C.</engName><name>플랜츠 윌리엄 씨.</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country> </country><engName>FISCH, David Edward</engName><name>피쉬 데이비드 에드워드</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 테헤란로 ***, 서림빌딩 **층 (역삼동)</address><code>920011000036</code><country>대한민국</country><engName>YOU ME PATENT &amp; LAW FIRM</engName><name>유미특허법인</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2016.10.07</priorityApplicationDate><priorityApplicationNumber>62/405,833</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2017.10.04</priorityApplicationDate><priorityApplicationNumber>15/725,030</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Divisional Application(International Application)] Patent Application</documentEngName><documentName>[분할출원(국제출원)]특허출원서</documentName><receiptDate>2024.03.11</receiptDate><receiptNumber>1-1-2024-0270896-13</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2024.04.09</receiptDate><receiptNumber>1-1-2024-0393583-23</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2024.04.09</receiptDate><receiptNumber>1-1-2024-0393584-79</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2024.05.13</receiptDate><receiptNumber>1-1-2024-0516709-97</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.02.27</receiptDate><receiptNumber>9-5-2025-0204681-04</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.04.15</receiptDate><receiptNumber>1-1-2025-0424872-75</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.04.15</receiptDate><receiptNumber>1-1-2025-0424873-10</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Decision to grant</documentEngName><documentName>등록결정서</documentName><receiptDate>2025.10.20</receiptDate><receiptNumber>9-5-2025-1013150-71</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247008117.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c938aae00ce88e61556360597f749dd41e11820b1859e47e313c10e66e2e21a5a911127ccca179e48f329c5e099e551a3fdc1f7807881720e47</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf990ac944cd2cc7622ae37d4701487e750b5ff76def5a98a27a06b68de8ddc26adb6be0e74827199299f53f1bf2857128e8980561fa8a456b</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>