Classic Timing Analyzer report for Verilog_Final
Wed Dec 16 21:13:47 2020
Quartus II Version 9.0 Build 132 02/25/2009 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. Clock Hold: 'clk'
  8. tsu
  9. tco
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                               ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------+----------------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From                       ; To                   ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------+----------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; 19.809 ns                        ; left_btn                   ; LCD_state.0011       ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 23.436 ns                        ; screen_col[15]$latch       ; screen_col[15]       ; clk        ; --       ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; -4.670 ns                        ; right_btn                  ; game_mode[1]         ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A                                      ; None          ; 39.29 MHz ( period = 25.452 ns ) ; LFSR_5bit:M1|D123456789[5] ; LCD_state.0011       ; clk        ; clk      ; 0            ;
; Clock Hold: 'clk'            ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; human_col[3]               ; screen_col[14]$latch ; clk        ; clk      ; 2070         ;
; Total number of failed paths ;                                          ;               ;                                  ;                            ;                      ;            ;          ; 2070         ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------+----------------------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP1C6Q240C8        ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; Off                ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 6      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                         ;
+-----------------------------------------+-----------------------------------------------------+----------------------------+-------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                       ; To                ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+----------------------------+-------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 39.29 MHz ( period = 25.452 ns )                    ; LFSR_5bit:M1|D123456789[5] ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 18.487 ns               ;
; N/A                                     ; 39.60 MHz ( period = 25.254 ns )                    ; LFSR_5bit:M1|D123456789[1] ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 18.289 ns               ;
; N/A                                     ; 39.65 MHz ( period = 25.219 ns )                    ; LFSR_5bit:M1|D123456789[5] ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 18.254 ns               ;
; N/A                                     ; 39.96 MHz ( period = 25.027 ns )                    ; LFSR_5bit:M1|D123456789[5] ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 18.062 ns               ;
; N/A                                     ; 39.97 MHz ( period = 25.021 ns )                    ; LFSR_5bit:M1|D123456789[1] ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 18.056 ns               ;
; N/A                                     ; 40.11 MHz ( period = 24.931 ns )                    ; LFSR_5bit:M1|D123456789[5] ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 17.966 ns               ;
; N/A                                     ; 40.11 MHz ( period = 24.930 ns )                    ; LFSR_5bit:M1|D123456789[5] ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 17.965 ns               ;
; N/A                                     ; 40.34 MHz ( period = 24.791 ns )                    ; LFSR_5bit:M1|D123456789[5] ; LCD_state.0101    ; clk        ; clk      ; None                        ; None                      ; 17.826 ns               ;
; N/A                                     ; 40.38 MHz ( period = 24.766 ns )                    ; LFSR_5bit:M1|D123456789[1] ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 17.801 ns               ;
; N/A                                     ; 40.40 MHz ( period = 24.754 ns )                    ; LFSR_5bit:M1|D123456789[3] ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 17.789 ns               ;
; N/A                                     ; 40.43 MHz ( period = 24.733 ns )                    ; LFSR_5bit:M1|D123456789[1] ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 17.768 ns               ;
; N/A                                     ; 40.43 MHz ( period = 24.732 ns )                    ; LFSR_5bit:M1|D123456789[1] ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 17.767 ns               ;
; N/A                                     ; 40.77 MHz ( period = 24.530 ns )                    ; LFSR_5bit:M1|D123456789[1] ; LCD_state.0101    ; clk        ; clk      ; None                        ; None                      ; 17.565 ns               ;
; N/A                                     ; 40.78 MHz ( period = 24.521 ns )                    ; LFSR_5bit:M1|D123456789[3] ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 17.556 ns               ;
; N/A                                     ; 41.24 MHz ( period = 24.246 ns )                    ; LFSR_5bit:M1|D123456789[9] ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 17.281 ns               ;
; N/A                                     ; 41.27 MHz ( period = 24.233 ns )                    ; LFSR_5bit:M1|D123456789[3] ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 17.268 ns               ;
; N/A                                     ; 41.27 MHz ( period = 24.232 ns )                    ; LFSR_5bit:M1|D123456789[3] ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 17.267 ns               ;
; N/A                                     ; 41.50 MHz ( period = 24.095 ns )                    ; LFSR_5bit:M1|D123456789[7] ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 17.130 ns               ;
; N/A                                     ; 41.63 MHz ( period = 24.022 ns )                    ; LFSR_5bit:M1|D123456789[5] ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 17.057 ns               ;
; N/A                                     ; 41.64 MHz ( period = 24.013 ns )                    ; LFSR_5bit:M1|D123456789[9] ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 17.048 ns               ;
; N/A                                     ; 41.91 MHz ( period = 23.862 ns )                    ; LFSR_5bit:M1|D123456789[7] ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 16.897 ns               ;
; N/A                                     ; 42.00 MHz ( period = 23.810 ns )                    ; LFSR_5bit:M1|D123456789[5] ; screen_state.0101 ; clk        ; clk      ; None                        ; None                      ; 16.868 ns               ;
; N/A                                     ; 42.00 MHz ( period = 23.808 ns )                    ; LFSR_5bit:M1|D123456789[5] ; screen_state.0000 ; clk        ; clk      ; None                        ; None                      ; 16.866 ns               ;
; N/A                                     ; 42.05 MHz ( period = 23.784 ns )                    ; LFSR_5bit:M1|D123456789[5] ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 16.819 ns               ;
; N/A                                     ; 42.09 MHz ( period = 23.761 ns )                    ; LFSR_5bit:M1|D123456789[1] ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 16.796 ns               ;
; N/A                                     ; 42.15 MHz ( period = 23.725 ns )                    ; LFSR_5bit:M1|D123456789[9] ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 16.760 ns               ;
; N/A                                     ; 42.15 MHz ( period = 23.724 ns )                    ; LFSR_5bit:M1|D123456789[9] ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 16.759 ns               ;
; N/A                                     ; 42.21 MHz ( period = 23.693 ns )                    ; LFSR_5bit:M1|D123456789[5] ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 16.751 ns               ;
; N/A                                     ; 42.42 MHz ( period = 23.574 ns )                    ; LFSR_5bit:M1|D123456789[7] ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 16.609 ns               ;
; N/A                                     ; 42.42 MHz ( period = 23.573 ns )                    ; LFSR_5bit:M1|D123456789[7] ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 16.608 ns               ;
; N/A                                     ; 42.46 MHz ( period = 23.553 ns )                    ; LFSR_5bit:M1|D123456789[5] ; screen_state.0100 ; clk        ; clk      ; None                        ; None                      ; 16.611 ns               ;
; N/A                                     ; 42.46 MHz ( period = 23.549 ns )                    ; LFSR_5bit:M1|D123456789[1] ; screen_state.0101 ; clk        ; clk      ; None                        ; None                      ; 16.607 ns               ;
; N/A                                     ; 42.47 MHz ( period = 23.547 ns )                    ; LFSR_5bit:M1|D123456789[1] ; screen_state.0000 ; clk        ; clk      ; None                        ; None                      ; 16.605 ns               ;
; N/A                                     ; 42.51 MHz ( period = 23.523 ns )                    ; LFSR_5bit:M1|D123456789[1] ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 16.558 ns               ;
; N/A                                     ; 42.56 MHz ( period = 23.498 ns )                    ; knife[0][1]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 23.197 ns               ;
; N/A                                     ; 42.68 MHz ( period = 23.432 ns )                    ; LFSR_5bit:M1|D123456789[1] ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 16.490 ns               ;
; N/A                                     ; 42.93 MHz ( period = 23.292 ns )                    ; LFSR_5bit:M1|D123456789[1] ; screen_state.0100 ; clk        ; clk      ; None                        ; None                      ; 16.350 ns               ;
; N/A                                     ; 42.98 MHz ( period = 23.265 ns )                    ; knife[0][1]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 22.964 ns               ;
; N/A                                     ; 43.32 MHz ( period = 23.084 ns )                    ; LFSR_5bit:M1|D123456789[7] ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 16.119 ns               ;
; N/A                                     ; 43.44 MHz ( period = 23.020 ns )                    ; knife[0][2]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 22.719 ns               ;
; N/A                                     ; 43.52 MHz ( period = 22.977 ns )                    ; knife[0][1]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 22.676 ns               ;
; N/A                                     ; 43.52 MHz ( period = 22.976 ns )                    ; knife[0][1]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 22.675 ns               ;
; N/A                                     ; 43.71 MHz ( period = 22.877 ns )                    ; LFSR_5bit:M1|D123456789[9] ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 15.912 ns               ;
; N/A                                     ; 43.72 MHz ( period = 22.874 ns )                    ; knife[0][3]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 22.573 ns               ;
; N/A                                     ; 43.77 MHz ( period = 22.846 ns )                    ; LFSR_5bit:M1|D123456789[7] ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 15.881 ns               ;
; N/A                                     ; 43.84 MHz ( period = 22.808 ns )                    ; knife[1][1]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 22.540 ns               ;
; N/A                                     ; 43.88 MHz ( period = 22.787 ns )                    ; knife[0][2]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 22.486 ns               ;
; N/A                                     ; 44.06 MHz ( period = 22.698 ns )                    ; knife[0][0]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 22.397 ns               ;
; N/A                                     ; 44.17 MHz ( period = 22.641 ns )                    ; LFSR_5bit:M1|D123456789[9] ; LCD_state.0101    ; clk        ; clk      ; None                        ; None                      ; 15.676 ns               ;
; N/A                                     ; 44.17 MHz ( period = 22.641 ns )                    ; knife[0][3]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 22.340 ns               ;
; N/A                                     ; 44.30 MHz ( period = 22.575 ns )                    ; knife[1][1]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 22.307 ns               ;
; N/A                                     ; 44.34 MHz ( period = 22.551 ns )                    ; knife[0][1]                ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 22.250 ns               ;
; N/A                                     ; 44.45 MHz ( period = 22.499 ns )                    ; knife[0][2]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 22.198 ns               ;
; N/A                                     ; 44.45 MHz ( period = 22.498 ns )                    ; knife[0][2]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 22.197 ns               ;
; N/A                                     ; 44.51 MHz ( period = 22.465 ns )                    ; knife[0][0]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 22.164 ns               ;
; N/A                                     ; 44.61 MHz ( period = 22.419 ns )                    ; LFSR_5bit:M1|D123456789[7] ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 15.454 ns               ;
; N/A                                     ; 44.68 MHz ( period = 22.382 ns )                    ; LFSR_5bit:M1|D123456789[9] ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 15.417 ns               ;
; N/A                                     ; 44.71 MHz ( period = 22.365 ns )                    ; knife[1][10]               ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 22.097 ns               ;
; N/A                                     ; 44.74 MHz ( period = 22.353 ns )                    ; knife[0][3]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 22.052 ns               ;
; N/A                                     ; 44.74 MHz ( period = 22.352 ns )                    ; knife[0][3]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 22.051 ns               ;
; N/A                                     ; 44.74 MHz ( period = 22.352 ns )                    ; LFSR_5bit:M1|D123456789[3] ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 15.387 ns               ;
; N/A                                     ; 44.77 MHz ( period = 22.336 ns )                    ; LFSR_5bit:M1|D123456789[3] ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 15.371 ns               ;
; N/A                                     ; 44.81 MHz ( period = 22.315 ns )                    ; knife[0][1]                ; LCD_state.0101    ; clk        ; clk      ; None                        ; None                      ; 22.014 ns               ;
; N/A                                     ; 44.87 MHz ( period = 22.287 ns )                    ; knife[1][1]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 22.019 ns               ;
; N/A                                     ; 44.87 MHz ( period = 22.286 ns )                    ; knife[1][1]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 22.018 ns               ;
; N/A                                     ; 44.97 MHz ( period = 22.238 ns )                    ; knife[1][9]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 21.970 ns               ;
; N/A                                     ; 45.08 MHz ( period = 22.183 ns )                    ; LFSR_5bit:M1|D123456789[7] ; LCD_state.0101    ; clk        ; clk      ; None                        ; None                      ; 15.218 ns               ;
; N/A                                     ; 45.09 MHz ( period = 22.177 ns )                    ; knife[0][0]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 21.876 ns               ;
; N/A                                     ; 45.09 MHz ( period = 22.176 ns )                    ; knife[0][0]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 21.875 ns               ;
; N/A                                     ; 45.16 MHz ( period = 22.144 ns )                    ; LFSR_5bit:M1|D123456789[9] ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 15.179 ns               ;
; N/A                                     ; 45.18 MHz ( period = 22.132 ns )                    ; knife[1][10]               ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.864 ns               ;
; N/A                                     ; 45.22 MHz ( period = 22.116 ns )                    ; LFSR_5bit:M1|D123456789[3] ; LCD_state.0101    ; clk        ; clk      ; None                        ; None                      ; 15.151 ns               ;
; N/A                                     ; 45.25 MHz ( period = 22.098 ns )                    ; LFSR_5bit:M1|D123456789[3] ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 15.133 ns               ;
; N/A                                     ; 45.26 MHz ( period = 22.095 ns )                    ; knife[1][3]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 21.827 ns               ;
; N/A                                     ; 45.28 MHz ( period = 22.086 ns )                    ; knife[1][0]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 21.818 ns               ;
; N/A                                     ; 45.30 MHz ( period = 22.073 ns )                    ; knife[0][2]                ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 21.772 ns               ;
; N/A                                     ; 45.44 MHz ( period = 22.005 ns )                    ; knife[1][9]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.737 ns               ;
; N/A                                     ; 45.51 MHz ( period = 21.972 ns )                    ; knife[1][2]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 21.704 ns               ;
; N/A                                     ; 45.61 MHz ( period = 21.927 ns )                    ; knife[0][3]                ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 21.626 ns               ;
; N/A                                     ; 45.66 MHz ( period = 21.902 ns )                    ; knife[1][5]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 21.634 ns               ;
; N/A                                     ; 45.74 MHz ( period = 21.862 ns )                    ; knife[1][3]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.594 ns               ;
; N/A                                     ; 45.76 MHz ( period = 21.853 ns )                    ; knife[1][0]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.585 ns               ;
; N/A                                     ; 45.78 MHz ( period = 21.844 ns )                    ; knife[1][10]               ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 21.576 ns               ;
; N/A                                     ; 45.78 MHz ( period = 21.843 ns )                    ; knife[1][10]               ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 21.575 ns               ;
; N/A                                     ; 45.79 MHz ( period = 21.837 ns )                    ; knife[0][2]                ; LCD_state.0101    ; clk        ; clk      ; None                        ; None                      ; 21.536 ns               ;
; N/A                                     ; 45.97 MHz ( period = 21.751 ns )                    ; knife[0][0]                ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 21.450 ns               ;
; N/A                                     ; 46.00 MHz ( period = 21.739 ns )                    ; knife[1][2]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.471 ns               ;
; N/A                                     ; 46.05 MHz ( period = 21.717 ns )                    ; knife[1][4]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 21.449 ns               ;
; N/A                                     ; 46.05 MHz ( period = 21.717 ns )                    ; knife[1][9]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 21.449 ns               ;
; N/A                                     ; 46.05 MHz ( period = 21.716 ns )                    ; knife[1][9]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 21.448 ns               ;
; N/A                                     ; 46.10 MHz ( period = 21.691 ns )                    ; knife[0][3]                ; LCD_state.0101    ; clk        ; clk      ; None                        ; None                      ; 21.390 ns               ;
; N/A                                     ; 46.15 MHz ( period = 21.669 ns )                    ; knife[1][5]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.401 ns               ;
; N/A                                     ; 46.17 MHz ( period = 21.660 ns )                    ; LFSR_5bit:M1|D123456789[9] ; screen_state.0101 ; clk        ; clk      ; None                        ; None                      ; 14.718 ns               ;
; N/A                                     ; 46.17 MHz ( period = 21.658 ns )                    ; LFSR_5bit:M1|D123456789[9] ; screen_state.0000 ; clk        ; clk      ; None                        ; None                      ; 14.716 ns               ;
; N/A                                     ; 46.35 MHz ( period = 21.574 ns )                    ; knife[1][3]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 21.306 ns               ;
; N/A                                     ; 46.35 MHz ( period = 21.573 ns )                    ; knife[1][3]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 21.305 ns               ;
; N/A                                     ; 46.35 MHz ( period = 21.573 ns )                    ; knife[6][10]               ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 21.312 ns               ;
; N/A                                     ; 46.37 MHz ( period = 21.567 ns )                    ; knife[6][10]               ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 21.306 ns               ;
; N/A                                     ; 46.37 MHz ( period = 21.565 ns )                    ; knife[1][0]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 21.297 ns               ;
; N/A                                     ; 46.37 MHz ( period = 21.564 ns )                    ; knife[1][0]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 21.296 ns               ;
; N/A                                     ; 46.41 MHz ( period = 21.546 ns )                    ; knife[0][1]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 21.245 ns               ;
; N/A                                     ; 46.42 MHz ( period = 21.543 ns )                    ; LFSR_5bit:M1|D123456789[9] ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 14.601 ns               ;
; N/A                                     ; 46.48 MHz ( period = 21.515 ns )                    ; knife[0][0]                ; LCD_state.0101    ; clk        ; clk      ; None                        ; None                      ; 21.214 ns               ;
; N/A                                     ; 46.51 MHz ( period = 21.501 ns )                    ; knife[2][6]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 21.233 ns               ;
; N/A                                     ; 46.55 MHz ( period = 21.484 ns )                    ; knife[1][4]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.216 ns               ;
; N/A                                     ; 46.55 MHz ( period = 21.483 ns )                    ; knife[2][0]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 21.215 ns               ;
; N/A                                     ; 46.62 MHz ( period = 21.451 ns )                    ; knife[1][2]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 21.183 ns               ;
; N/A                                     ; 46.62 MHz ( period = 21.450 ns )                    ; knife[1][2]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 21.182 ns               ;
; N/A                                     ; 46.72 MHz ( period = 21.403 ns )                    ; LFSR_5bit:M1|D123456789[9] ; screen_state.0100 ; clk        ; clk      ; None                        ; None                      ; 14.461 ns               ;
; N/A                                     ; 46.76 MHz ( period = 21.387 ns )                    ; knife[2][9]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 21.119 ns               ;
; N/A                                     ; 46.77 MHz ( period = 21.381 ns )                    ; knife[1][5]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 21.113 ns               ;
; N/A                                     ; 46.77 MHz ( period = 21.380 ns )                    ; knife[1][5]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 21.112 ns               ;
; N/A                                     ; 46.81 MHz ( period = 21.365 ns )                    ; knife[5][6]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 21.097 ns               ;
; N/A                                     ; 46.85 MHz ( period = 21.343 ns )                    ; knife[9][3]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 21.059 ns               ;
; N/A                                     ; 46.86 MHz ( period = 21.340 ns )                    ; knife[6][10]               ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.079 ns               ;
; N/A                                     ; 46.87 MHz ( period = 21.334 ns )                    ; knife[0][1]                ; screen_state.0101 ; clk        ; clk      ; None                        ; None                      ; 21.056 ns               ;
; N/A                                     ; 46.88 MHz ( period = 21.332 ns )                    ; knife[0][1]                ; screen_state.0000 ; clk        ; clk      ; None                        ; None                      ; 21.054 ns               ;
; N/A                                     ; 46.88 MHz ( period = 21.331 ns )                    ; knife[6][10]               ; LCD_state.0101    ; clk        ; clk      ; None                        ; None                      ; 21.070 ns               ;
; N/A                                     ; 46.93 MHz ( period = 21.308 ns )                    ; knife[0][6]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 21.040 ns               ;
; N/A                                     ; 46.93 MHz ( period = 21.308 ns )                    ; knife[0][1]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 21.007 ns               ;
; N/A                                     ; 46.96 MHz ( period = 21.293 ns )                    ; knife[9][2]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 21.032 ns               ;
; N/A                                     ; 47.00 MHz ( period = 21.277 ns )                    ; knife[2][2]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 21.009 ns               ;
; N/A                                     ; 47.02 MHz ( period = 21.268 ns )                    ; knife[2][6]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 21.000 ns               ;
; N/A                                     ; 47.04 MHz ( period = 21.258 ns )                    ; knife[0][10]               ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 20.990 ns               ;
; N/A                                     ; 47.06 MHz ( period = 21.250 ns )                    ; knife[2][0]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 20.982 ns               ;
; N/A                                     ; 47.13 MHz ( period = 21.217 ns )                    ; knife[0][1]                ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 20.939 ns               ;
; N/A                                     ; 47.17 MHz ( period = 21.202 ns )                    ; LFSR_5bit:M1|D123456789[7] ; screen_state.0101 ; clk        ; clk      ; None                        ; None                      ; 14.260 ns               ;
; N/A                                     ; 47.17 MHz ( period = 21.200 ns )                    ; LFSR_5bit:M1|D123456789[7] ; screen_state.0000 ; clk        ; clk      ; None                        ; None                      ; 14.258 ns               ;
; N/A                                     ; 47.17 MHz ( period = 21.199 ns )                    ; knife[2][8]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 20.931 ns               ;
; N/A                                     ; 47.18 MHz ( period = 21.196 ns )                    ; knife[1][4]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 20.928 ns               ;
; N/A                                     ; 47.18 MHz ( period = 21.195 ns )                    ; knife[1][4]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 20.927 ns               ;
; N/A                                     ; 47.21 MHz ( period = 21.182 ns )                    ; knife[2][3]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 20.914 ns               ;
; N/A                                     ; 47.25 MHz ( period = 21.165 ns )                    ; knife[7][2]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 20.897 ns               ;
; N/A                                     ; 47.26 MHz ( period = 21.159 ns )                    ; knife[7][2]                ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 20.891 ns               ;
; N/A                                     ; 47.27 MHz ( period = 21.154 ns )                    ; knife[2][9]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 20.886 ns               ;
; N/A                                     ; 47.31 MHz ( period = 21.135 ns )                    ; knife[0][4]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 20.867 ns               ;
; N/A                                     ; 47.31 MHz ( period = 21.135 ns )                    ; LFSR_5bit:M1|D123456789[3] ; screen_state.0101 ; clk        ; clk      ; None                        ; None                      ; 14.193 ns               ;
; N/A                                     ; 47.32 MHz ( period = 21.133 ns )                    ; LFSR_5bit:M1|D123456789[3] ; screen_state.0000 ; clk        ; clk      ; None                        ; None                      ; 14.191 ns               ;
; N/A                                     ; 47.32 MHz ( period = 21.132 ns )                    ; knife[5][6]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 20.864 ns               ;
; N/A                                     ; 47.33 MHz ( period = 21.129 ns )                    ; knife[5][9]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 20.861 ns               ;
; N/A                                     ; 47.37 MHz ( period = 21.110 ns )                    ; knife[9][3]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 20.826 ns               ;
; N/A                                     ; 47.41 MHz ( period = 21.093 ns )                    ; knife[9][8]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 20.832 ns               ;
; N/A                                     ; 47.42 MHz ( period = 21.087 ns )                    ; knife[5][6]                ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 20.819 ns               ;
; N/A                                     ; 47.43 MHz ( period = 21.085 ns )                    ; LFSR_5bit:M1|D123456789[7] ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 14.143 ns               ;
; N/A                                     ; 47.44 MHz ( period = 21.081 ns )                    ; knife[2][6]                ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 20.813 ns               ;
; N/A                                     ; 47.45 MHz ( period = 21.077 ns )                    ; knife[0][1]                ; screen_state.0100 ; clk        ; clk      ; None                        ; None                      ; 20.799 ns               ;
; N/A                                     ; 47.45 MHz ( period = 21.075 ns )                    ; knife[0][6]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 20.807 ns               ;
; N/A                                     ; 47.47 MHz ( period = 21.068 ns )                    ; knife[0][2]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.767 ns               ;
; N/A                                     ; 47.48 MHz ( period = 21.063 ns )                    ; knife[2][0]                ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 20.795 ns               ;
; N/A                                     ; 47.48 MHz ( period = 21.060 ns )                    ; knife[9][2]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 20.799 ns               ;
; N/A                                     ; 47.50 MHz ( period = 21.052 ns )                    ; knife[6][10]               ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 20.791 ns               ;
; N/A                                     ; 47.50 MHz ( period = 21.051 ns )                    ; knife[6][10]               ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 20.790 ns               ;
; N/A                                     ; 47.52 MHz ( period = 21.044 ns )                    ; knife[2][2]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 20.776 ns               ;
; N/A                                     ; 47.54 MHz ( period = 21.033 ns )                    ; knife[0][8]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 20.765 ns               ;
; N/A                                     ; 47.56 MHz ( period = 21.025 ns )                    ; knife[0][10]               ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 20.757 ns               ;
; N/A                                     ; 47.58 MHz ( period = 21.018 ns )                    ; knife[2][1]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 20.750 ns               ;
; N/A                                     ; 47.58 MHz ( period = 21.018 ns )                    ; LFSR_5bit:M1|D123456789[3] ; screen_state.0001 ; clk        ; clk      ; None                        ; None                      ; 14.076 ns               ;
; N/A                                     ; 47.64 MHz ( period = 20.989 ns )                    ; knife[4][10]               ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 20.721 ns               ;
; N/A                                     ; 47.66 MHz ( period = 20.980 ns )                    ; knife[2][6]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 20.712 ns               ;
; N/A                                     ; 47.67 MHz ( period = 20.979 ns )                    ; knife[2][6]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 20.711 ns               ;
; N/A                                     ; 47.69 MHz ( period = 20.967 ns )                    ; knife[2][9]                ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 20.699 ns               ;
; N/A                                     ; 47.70 MHz ( period = 20.966 ns )                    ; knife[2][8]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 20.698 ns               ;
; N/A                                     ; 47.71 MHz ( period = 20.962 ns )                    ; knife[2][0]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 20.694 ns               ;
; N/A                                     ; 47.71 MHz ( period = 20.961 ns )                    ; knife[2][0]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 20.693 ns               ;
; N/A                                     ; 47.73 MHz ( period = 20.949 ns )                    ; knife[2][3]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 20.681 ns               ;
; N/A                                     ; 47.74 MHz ( period = 20.945 ns )                    ; LFSR_5bit:M1|D123456789[7] ; screen_state.0100 ; clk        ; clk      ; None                        ; None                      ; 14.003 ns               ;
; N/A                                     ; 47.77 MHz ( period = 20.932 ns )                    ; knife[7][2]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 20.664 ns               ;
; N/A                                     ; 47.79 MHz ( period = 20.923 ns )                    ; knife[7][2]                ; LCD_state.0101    ; clk        ; clk      ; None                        ; None                      ; 20.655 ns               ;
; N/A                                     ; 47.80 MHz ( period = 20.922 ns )                    ; knife[0][3]                ; screen_state.0010 ; clk        ; clk      ; None                        ; None                      ; 20.621 ns               ;
; N/A                                     ; 47.82 MHz ( period = 20.913 ns )                    ; knife[4][8]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 20.645 ns               ;
; N/A                                     ; 47.84 MHz ( period = 20.902 ns )                    ; knife[0][4]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 20.634 ns               ;
; N/A                                     ; 47.86 MHz ( period = 20.896 ns )                    ; knife[5][9]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 20.628 ns               ;
; N/A                                     ; 47.86 MHz ( period = 20.895 ns )                    ; knife[6][1]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 20.627 ns               ;
; N/A                                     ; 47.87 MHz ( period = 20.889 ns )                    ; knife[6][1]                ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 20.621 ns               ;
; N/A                                     ; 47.89 MHz ( period = 20.883 ns )                    ; knife[5][8]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 20.615 ns               ;
; N/A                                     ; 47.90 MHz ( period = 20.878 ns )                    ; LFSR_5bit:M1|D123456789[3] ; screen_state.0100 ; clk        ; clk      ; None                        ; None                      ; 13.936 ns               ;
; N/A                                     ; 47.91 MHz ( period = 20.874 ns )                    ; knife[4][6]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 20.606 ns               ;
; N/A                                     ; 47.92 MHz ( period = 20.866 ns )                    ; knife[2][9]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 20.598 ns               ;
; N/A                                     ; 47.93 MHz ( period = 20.865 ns )                    ; knife[2][9]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 20.597 ns               ;
; N/A                                     ; 47.94 MHz ( period = 20.860 ns )                    ; knife[9][8]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 20.599 ns               ;
; N/A                                     ; 47.95 MHz ( period = 20.857 ns )                    ; knife[2][2]                ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 20.589 ns               ;
; N/A                                     ; 47.95 MHz ( period = 20.856 ns )                    ; knife[0][2]                ; screen_state.0101 ; clk        ; clk      ; None                        ; None                      ; 20.578 ns               ;
; N/A                                     ; 47.95 MHz ( period = 20.855 ns )                    ; knife[8][4]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 20.594 ns               ;
; N/A                                     ; 47.95 MHz ( period = 20.854 ns )                    ; knife[0][2]                ; screen_state.0000 ; clk        ; clk      ; None                        ; None                      ; 20.576 ns               ;
; N/A                                     ; 47.96 MHz ( period = 20.851 ns )                    ; knife[5][6]                ; LCD_state.0101    ; clk        ; clk      ; None                        ; None                      ; 20.583 ns               ;
; N/A                                     ; 47.96 MHz ( period = 20.851 ns )                    ; knife[5][9]                ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 20.583 ns               ;
; N/A                                     ; 47.96 MHz ( period = 20.849 ns )                    ; knife[8][4]                ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 20.588 ns               ;
; N/A                                     ; 47.97 MHz ( period = 20.845 ns )                    ; knife[2][6]                ; LCD_state.0101    ; clk        ; clk      ; None                        ; None                      ; 20.577 ns               ;
; N/A                                     ; 47.98 MHz ( period = 20.844 ns )                    ; knife[5][6]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 20.576 ns               ;
; N/A                                     ; 47.98 MHz ( period = 20.843 ns )                    ; knife[5][6]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 20.575 ns               ;
; N/A                                     ; 48.01 MHz ( period = 20.830 ns )                    ; knife[0][2]                ; screen_state.0011 ; clk        ; clk      ; None                        ; None                      ; 20.529 ns               ;
; N/A                                     ; 48.01 MHz ( period = 20.827 ns )                    ; knife[2][0]                ; LCD_state.0101    ; clk        ; clk      ; None                        ; None                      ; 20.559 ns               ;
; N/A                                     ; 48.02 MHz ( period = 20.824 ns )                    ; knife[0][9]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 20.556 ns               ;
; N/A                                     ; 48.08 MHz ( period = 20.800 ns )                    ; knife[0][8]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 20.532 ns               ;
; N/A                                     ; 48.09 MHz ( period = 20.796 ns )                    ; knife[8][3]                ; LCD_state.0011    ; clk        ; clk      ; None                        ; None                      ; 20.535 ns               ;
; N/A                                     ; 48.09 MHz ( period = 20.796 ns )                    ; knife[1][1]                ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 20.528 ns               ;
; N/A                                     ; 48.10 MHz ( period = 20.790 ns )                    ; knife[8][3]                ; LCD_state.0001    ; clk        ; clk      ; None                        ; None                      ; 20.529 ns               ;
; N/A                                     ; 48.11 MHz ( period = 20.787 ns )                    ; knife[0][6]                ; LCD_state.0000    ; clk        ; clk      ; None                        ; None                      ; 20.519 ns               ;
; N/A                                     ; 48.11 MHz ( period = 20.786 ns )                    ; knife[0][6]                ; LCD_state.0100    ; clk        ; clk      ; None                        ; None                      ; 20.518 ns               ;
; N/A                                     ; 48.11 MHz ( period = 20.785 ns )                    ; knife[2][1]                ; LCD_state.0010    ; clk        ; clk      ; None                        ; None                      ; 20.517 ns               ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                            ;                   ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+----------------------------+-------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clk'                                                                                                                                                                                                                  ;
+------------------------------------------+-----------------------------------------------------+----------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                                                ; To                   ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------------------------------------------------+----------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 2.532 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 2.712 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 2.753 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 3.005 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 3.366 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[12]$latch ; clk        ; clk      ; None                       ; None                       ; 3.585 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 3.551 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 3.602 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.666 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.684 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.696 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 3.846 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[8]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.824 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.829 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[4]                                      ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.861 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.853 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[0]                                      ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.890 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 3.831 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[21]$latch ; clk        ; clk      ; None                       ; None                       ; 3.954 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[22]$latch ; clk        ; clk      ; None                       ; None                       ; 3.961 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 3.984 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[0]                                      ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.015 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[20]$latch ; clk        ; clk      ; None                       ; None                       ; 4.131 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[24]$latch ; clk        ; clk      ; None                       ; None                       ; 4.131 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[27]$latch ; clk        ; clk      ; None                       ; None                       ; 4.068 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[24]$latch ; clk        ; clk      ; None                       ; None                       ; 4.136 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.196 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 4.200 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[19]$latch ; clk        ; clk      ; None                       ; None                       ; 4.237 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 4.142 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 4.250 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[4]                                      ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.273 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[27]$latch ; clk        ; clk      ; None                       ; None                       ; 4.281 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 4.261 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[25]$latch ; clk        ; clk      ; None                       ; None                       ; 4.517 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.292 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[5]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.290 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[7]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.264 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[4]                                      ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.324 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0101                                   ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 4.289 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0011                                   ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.418 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0011                                   ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.420 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[25]$latch ; clk        ; clk      ; None                       ; None                       ; 4.609 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 4.402 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[12]$latch ; clk        ; clk      ; None                       ; None                       ; 4.490 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0100                                   ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 4.358 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[10]$latch ; clk        ; clk      ; None                       ; None                       ; 4.434 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[17]$latch ; clk        ; clk      ; None                       ; None                       ; 4.347 ns                 ;
; Not operational: Clock Skew > Data Delay ; game_mode[1]                                        ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.408 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[27]$latch ; clk        ; clk      ; None                       ; None                       ; 4.454 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 4.491 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.501 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0011                                   ; screen_col[7]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.470 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[22]$latch ; clk        ; clk      ; None                       ; None                       ; 4.512 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[26]$latch ; clk        ; clk      ; None                       ; None                       ; 4.481 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[14]$latch ; clk        ; clk      ; None                       ; None                       ; 4.479 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 4.532 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[1]                                      ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.590 ns                 ;
; Not operational: Clock Skew > Data Delay ; game_mode[1]                                        ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.571 ns                 ;
; Not operational: Clock Skew > Data Delay ; game_mode[0]                                        ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.592 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 4.636 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[3]                                      ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.648 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[12]$latch ; clk        ; clk      ; None                       ; None                       ; 4.704 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[20]$latch ; clk        ; clk      ; None                       ; None                       ; 4.675 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[2]                                      ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.658 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[11]$latch ; clk        ; clk      ; None                       ; None                       ; 4.646 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[17]$latch ; clk        ; clk      ; None                       ; None                       ; 4.569 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[4]                                      ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.672 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[27]$latch ; clk        ; clk      ; None                       ; None                       ; 4.668 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 4.667 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.686 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 4.749 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.710 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[10]$latch ; clk        ; clk      ; None                       ; None                       ; 4.696 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.719 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 4.707 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.739 ns                 ;
; Not operational: Clock Skew > Data Delay ; game_mode[1]                                        ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.718 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[17]$latch ; clk        ; clk      ; None                       ; None                       ; 4.693 ns                 ;
; Not operational: Clock Skew > Data Delay ; game_mode[0]                                        ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.755 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 4.754 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0011                                   ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.802 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[9]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.805 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[3]                                      ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.817 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0101                                   ; screen_col[17]$latch ; clk        ; clk      ; None                       ; None                       ; 4.716 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0011                                   ; screen_col[22]$latch ; clk        ; clk      ; None                       ; None                       ; 4.843 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 4.802 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0010                                   ; screen_col[26]$latch ; clk        ; clk      ; None                       ; None                       ; 4.843 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[31]$latch ; clk        ; clk      ; None                       ; None                       ; 4.839 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0100                                   ; screen_col[17]$latch ; clk        ; clk      ; None                       ; None                       ; 4.785 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 4.963 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[13]$latch ; clk        ; clk      ; None                       ; None                       ; 4.885 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[26]$latch ; clk        ; clk      ; None                       ; None                       ; 4.914 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0101                                   ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 4.901 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[17]$latch ; clk        ; clk      ; None                       ; None                       ; 4.882 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[1]                                      ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.969 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[4]                                      ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 4.977 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0101                                   ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 4.949 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[10]$latch ; clk        ; clk      ; None                       ; None                       ; 5.016 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[27]$latch ; clk        ; clk      ; None                       ; None                       ; 4.980 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0100                                   ; screen_col[30]$latch ; clk        ; clk      ; None                       ; None                       ; 4.970 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[31]$latch ; clk        ; clk      ; None                       ; None                       ; 5.005 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.006 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 4.999 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[31]$latch ; clk        ; clk      ; None                       ; None                       ; 5.009 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0100                                   ; screen_col[16]$latch ; clk        ; clk      ; None                       ; None                       ; 5.018 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.041 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[3]                                      ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.069 ns                 ;
; Not operational: Clock Skew > Data Delay ; game_mode[1]                                        ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.035 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[0]                                      ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.102 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[20]$latch ; clk        ; clk      ; None                       ; None                       ; 5.191 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[24]$latch ; clk        ; clk      ; None                       ; None                       ; 5.191 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[26]$latch ; clk        ; clk      ; None                       ; None                       ; 5.135 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[24]$latch ; clk        ; clk      ; None                       ; None                       ; 5.194 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0101                                   ; screen_col[27]$latch ; clk        ; clk      ; None                       ; None                       ; 5.127 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[2]                                      ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.165 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[26]$latch ; clk        ; clk      ; None                       ; None                       ; 5.147 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[19]$latch ; clk        ; clk      ; None                       ; None                       ; 5.205 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0011                                   ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.174 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[26]$latch ; clk        ; clk      ; None                       ; None                       ; 5.161 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[17]$latch ; clk        ; clk      ; None                       ; None                       ; 5.098 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[3]                                      ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.187 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[8]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.178 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[8]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.214 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0100                                   ; screen_col[27]$latch ; clk        ; clk      ; None                       ; None                       ; 5.196 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[26]$latch ; clk        ; clk      ; None                       ; None                       ; 5.214 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[0]                                      ; screen_col[5]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.237 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[2]~reg0                                  ; screen_col[21]$latch ; clk        ; clk      ; None                       ; None                       ; 5.271 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.260 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[3]                                      ; screen_col[5]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.254 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[12]$latch ; clk        ; clk      ; None                       ; None                       ; 5.302 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 5.302 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[31]$latch ; clk        ; clk      ; None                       ; None                       ; 5.265 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.266 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[8]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.258 ns                 ;
; Not operational: Clock Skew > Data Delay ; game_mode[1]                                        ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.245 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[19]$latch ; clk        ; clk      ; None                       ; None                       ; 5.373 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 5.317 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[1]                                      ; screen_col[0]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.365 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[2]                                      ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.364 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[1]                                      ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.371 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[20]$latch ; clk        ; clk      ; None                       ; None                       ; 5.416 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[24]$latch ; clk        ; clk      ; None                       ; None                       ; 5.416 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0011                                   ; screen_col[8]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.370 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[14]~reg0                                 ; screen_col[10]$latch ; clk        ; clk      ; None                       ; None                       ; 5.392 ns                 ;
; Not operational: Clock Skew > Data Delay ; game_mode[0]                                        ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.341 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[12]$latch ; clk        ; clk      ; None                       ; None                       ; 5.467 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[25]$latch ; clk        ; clk      ; None                       ; None                       ; 5.624 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0101                                   ; screen_col[12]$latch ; clk        ; clk      ; None                       ; None                       ; 5.449 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0101                                   ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 5.449 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[3]                                      ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.432 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[31]$latch ; clk        ; clk      ; None                       ; None                       ; 5.412 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[4]                                      ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.442 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[2]~reg0                                  ; screen_col[22]$latch ; clk        ; clk      ; None                       ; None                       ; 5.464 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[19]$latch ; clk        ; clk      ; None                       ; None                       ; 5.498 ns                 ;
; Not operational: Clock Skew > Data Delay ; game_mode[0]                                        ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.416 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0100                                   ; screen_col[12]$latch ; clk        ; clk      ; None                       ; None                       ; 5.518 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0100                                   ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 5.518 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.493 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[19]$latch ; clk        ; clk      ; None                       ; None                       ; 5.550 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[4]                                        ; screen_col[22]$latch ; clk        ; clk      ; None                       ; None                       ; 5.542 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0011                                   ; screen_col[10]$latch ; clk        ; clk      ; None                       ; None                       ; 5.542 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[0]                                      ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.536 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[13]~reg0                                 ; screen_col[10]$latch ; clk        ; clk      ; None                       ; None                       ; 5.556 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[10]$latch ; clk        ; clk      ; None                       ; None                       ; 5.578 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 5.558 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[3]                                      ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.573 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[6]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.586 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[25]$latch ; clk        ; clk      ; None                       ; None                       ; 5.800 ns                 ;
; Not operational: Clock Skew > Data Delay ; game_mode[0]                                        ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.549 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[22]$latch ; clk        ; clk      ; None                       ; None                       ; 5.627 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[8]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.614 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[25]$latch ; clk        ; clk      ; None                       ; None                       ; 5.842 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[17]$latch ; clk        ; clk      ; None                       ; None                       ; 5.557 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[0]                                      ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.645 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 5.721 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[1]                                      ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.666 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[2]                                        ; screen_col[24]$latch ; clk        ; clk      ; None                       ; None                       ; 5.720 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0000                                   ; screen_col[31]$latch ; clk        ; clk      ; None                       ; None                       ; 5.635 ns                 ;
; Not operational: Clock Skew > Data Delay ; knife[1][9]                                         ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.669 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[2]~reg0                                  ; screen_col[7]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.647 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0001                                   ; screen_col[2]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.671 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[17]$latch ; clk        ; clk      ; None                       ; None                       ; 5.621 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[25]$latch ; clk        ; clk      ; None                       ; None                       ; 5.928 ns                 ;
; Not operational: Clock Skew > Data Delay ; za_warudo                                           ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.737 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[28]$latch ; clk        ; clk      ; None                       ; None                       ; 5.785 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[0]                                      ; screen_col[4]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.741 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[2]                                      ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.755 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[15]~reg0                                 ; screen_col[10]$latch ; clk        ; clk      ; None                       ; None                       ; 5.773 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[22]$latch ; clk        ; clk      ; None                       ; None                       ; 5.813 ns                 ;
; Not operational: Clock Skew > Data Delay ; LCD_counter[4]                                      ; screen_col[5]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.788 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_row[10]~reg0                                 ; screen_col[10]$latch ; clk        ; clk      ; None                       ; None                       ; 5.813 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[1]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.812 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0010                                   ; screen_col[18]$latch ; clk        ; clk      ; None                       ; None                       ; 5.809 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0010                                   ; screen_col[3]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.820 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0101                                   ; screen_col[31]$latch ; clk        ; clk      ; None                       ; None                       ; 5.782 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[0]                                        ; screen_col[12]$latch ; clk        ; clk      ; None                       ; None                       ; 5.903 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[3]                                        ; screen_col[8]$latch  ; clk        ; clk      ; None                       ; None                       ; 5.850 ns                 ;
; Not operational: Clock Skew > Data Delay ; screen_state.0011                                   ; screen_col[11]$latch ; clk        ; clk      ; None                       ; None                       ; 5.864 ns                 ;
; Not operational: Clock Skew > Data Delay ; human_col[1]                                        ; screen_col[27]$latch ; clk        ; clk      ; None                       ; None                       ; 5.869 ns                 ;
; Timing analysis restricted to 200 rows.  ; To change the limit use Settings (Assignments menu) ;                      ;            ;          ;                            ;                            ;                          ;
+------------------------------------------+-----------------------------------------------------+----------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+-----------------------------------------------------------------------------------+
; tsu                                                                               ;
+-------+--------------+------------+--------------+---------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From         ; To                  ; To Clock ;
+-------+--------------+------------+--------------+---------------------+----------+
; N/A   ; None         ; 19.809 ns  ; left_btn     ; LCD_state.0011      ; clk      ;
; N/A   ; None         ; 19.576 ns  ; left_btn     ; LCD_state.0010      ; clk      ;
; N/A   ; None         ; 19.568 ns  ; right_btn    ; LCD_state.0011      ; clk      ;
; N/A   ; None         ; 19.563 ns  ; function_btn ; LCD_state.0000      ; clk      ;
; N/A   ; None         ; 19.562 ns  ; function_btn ; LCD_state.0100      ; clk      ;
; N/A   ; None         ; 19.335 ns  ; right_btn    ; LCD_state.0010      ; clk      ;
; N/A   ; None         ; 19.288 ns  ; left_btn     ; LCD_state.0000      ; clk      ;
; N/A   ; None         ; 19.287 ns  ; left_btn     ; LCD_state.0100      ; clk      ;
; N/A   ; None         ; 19.047 ns  ; right_btn    ; LCD_state.0000      ; clk      ;
; N/A   ; None         ; 19.046 ns  ; right_btn    ; LCD_state.0100      ; clk      ;
; N/A   ; None         ; 12.710 ns  ; function_btn ; LCD_state.0011      ; clk      ;
; N/A   ; None         ; 12.477 ns  ; function_btn ; LCD_state.0010      ; clk      ;
; N/A   ; None         ; 11.575 ns  ; function_btn ; LCD_state.0001      ; clk      ;
; N/A   ; None         ; 11.421 ns  ; function_btn ; game_mode[1]        ; clk      ;
; N/A   ; None         ; 11.421 ns  ; function_btn ; game_mode[0]        ; clk      ;
; N/A   ; None         ; 11.339 ns  ; function_btn ; LCD_state.0101      ; clk      ;
; N/A   ; None         ; 10.557 ns  ; function_btn ; timer[5]            ; clk      ;
; N/A   ; None         ; 10.557 ns  ; function_btn ; timer[7]            ; clk      ;
; N/A   ; None         ; 10.557 ns  ; function_btn ; timer[6]            ; clk      ;
; N/A   ; None         ; 10.557 ns  ; function_btn ; timer[8]            ; clk      ;
; N/A   ; None         ; 10.557 ns  ; function_btn ; timer[4]            ; clk      ;
; N/A   ; None         ; 10.557 ns  ; function_btn ; timer[9]            ; clk      ;
; N/A   ; None         ; 10.557 ns  ; function_btn ; timer[2]            ; clk      ;
; N/A   ; None         ; 10.557 ns  ; function_btn ; timer[1]            ; clk      ;
; N/A   ; None         ; 10.557 ns  ; function_btn ; timer[0]            ; clk      ;
; N/A   ; None         ; 10.557 ns  ; function_btn ; timer[3]            ; clk      ;
; N/A   ; None         ; 10.531 ns  ; function_btn ; t_units[0]          ; clk      ;
; N/A   ; None         ; 10.531 ns  ; function_btn ; t_units[3]          ; clk      ;
; N/A   ; None         ; 10.121 ns  ; right_btn    ; LCD_state.0001      ; clk      ;
; N/A   ; None         ; 9.967 ns   ; right_btn    ; game_mode[1]        ; clk      ;
; N/A   ; None         ; 9.967 ns   ; right_btn    ; game_mode[0]        ; clk      ;
; N/A   ; None         ; 9.949 ns   ; right_btn    ; human_col[0]        ; clk      ;
; N/A   ; None         ; 9.949 ns   ; right_btn    ; human_col[1]        ; clk      ;
; N/A   ; None         ; 9.949 ns   ; right_btn    ; human_col[2]        ; clk      ;
; N/A   ; None         ; 9.949 ns   ; right_btn    ; human_col[3]        ; clk      ;
; N/A   ; None         ; 9.949 ns   ; right_btn    ; human_col[4]        ; clk      ;
; N/A   ; None         ; 9.908 ns   ; function_btn ; za_warudo_cc[1]     ; clk      ;
; N/A   ; None         ; 9.908 ns   ; function_btn ; za_warudo_cc[0]     ; clk      ;
; N/A   ; None         ; 9.908 ns   ; function_btn ; za_warudo_cc[2]     ; clk      ;
; N/A   ; None         ; 9.908 ns   ; function_btn ; za_warudo_cc[5]     ; clk      ;
; N/A   ; None         ; 9.885 ns   ; right_btn    ; LCD_state.0101      ; clk      ;
; N/A   ; None         ; 9.846 ns   ; function_btn ; t_units[1]          ; clk      ;
; N/A   ; None         ; 9.838 ns   ; function_btn ; t_units[2]          ; clk      ;
; N/A   ; None         ; 9.632 ns   ; function_btn ; za_warudo_cc[8]     ; clk      ;
; N/A   ; None         ; 9.622 ns   ; function_btn ; za_warudo_cc[6]     ; clk      ;
; N/A   ; None         ; 9.622 ns   ; function_btn ; za_warudo_cc[7]     ; clk      ;
; N/A   ; None         ; 9.622 ns   ; function_btn ; za_warudo_cc[11]    ; clk      ;
; N/A   ; None         ; 9.622 ns   ; function_btn ; za_warudo_cc[12]    ; clk      ;
; N/A   ; None         ; 9.622 ns   ; function_btn ; za_warudo_cc[13]    ; clk      ;
; N/A   ; None         ; 9.622 ns   ; function_btn ; za_warudo_cc[14]    ; clk      ;
; N/A   ; None         ; 9.622 ns   ; function_btn ; za_warudo_cc[15]    ; clk      ;
; N/A   ; None         ; 9.616 ns   ; function_btn ; za_warudo_cc[4]     ; clk      ;
; N/A   ; None         ; 9.616 ns   ; function_btn ; za_warudo_cc[9]     ; clk      ;
; N/A   ; None         ; 9.616 ns   ; function_btn ; za_warudo_cc[10]    ; clk      ;
; N/A   ; None         ; 9.607 ns   ; function_btn ; za_warudo_t[0]      ; clk      ;
; N/A   ; None         ; 9.607 ns   ; function_btn ; za_warudo_t[1]      ; clk      ;
; N/A   ; None         ; 9.607 ns   ; function_btn ; za_warudo_t[2]      ; clk      ;
; N/A   ; None         ; 9.607 ns   ; function_btn ; za_warudo_t[3]      ; clk      ;
; N/A   ; None         ; 9.605 ns   ; function_btn ; za_warudo_t[4]      ; clk      ;
; N/A   ; None         ; 9.605 ns   ; function_btn ; za_warudo_t[5]      ; clk      ;
; N/A   ; None         ; 9.605 ns   ; function_btn ; za_warudo_t[7]      ; clk      ;
; N/A   ; None         ; 9.605 ns   ; function_btn ; za_warudo_t[10]     ; clk      ;
; N/A   ; None         ; 9.605 ns   ; function_btn ; za_warudo_t[11]     ; clk      ;
; N/A   ; None         ; 9.605 ns   ; function_btn ; za_warudo_t[12]     ; clk      ;
; N/A   ; None         ; 9.605 ns   ; function_btn ; za_warudo_t[13]     ; clk      ;
; N/A   ; None         ; 9.605 ns   ; function_btn ; za_warudo_t[14]     ; clk      ;
; N/A   ; None         ; 9.605 ns   ; function_btn ; za_warudo_t[15]     ; clk      ;
; N/A   ; None         ; 9.587 ns   ; function_btn ; za_warudo_t[8]      ; clk      ;
; N/A   ; None         ; 9.496 ns   ; left_btn     ; LCD_state.0001      ; clk      ;
; N/A   ; None         ; 9.342 ns   ; left_btn     ; game_mode[1]        ; clk      ;
; N/A   ; None         ; 9.342 ns   ; left_btn     ; game_mode[0]        ; clk      ;
; N/A   ; None         ; 9.260 ns   ; left_btn     ; LCD_state.0101      ; clk      ;
; N/A   ; None         ; 9.103 ns   ; function_btn ; t_tens[3]           ; clk      ;
; N/A   ; None         ; 9.098 ns   ; function_btn ; t_tens[1]           ; clk      ;
; N/A   ; None         ; 9.091 ns   ; function_btn ; t_tens[0]           ; clk      ;
; N/A   ; None         ; 9.082 ns   ; function_btn ; za_warudo_cc[3]     ; clk      ;
; N/A   ; None         ; 9.055 ns   ; function_btn ; za_warudo_t[6]      ; clk      ;
; N/A   ; None         ; 8.886 ns   ; function_btn ; drop_knife_limit[6] ; clk      ;
; N/A   ; None         ; 8.789 ns   ; function_btn ; t_tens[2]           ; clk      ;
; N/A   ; None         ; 8.784 ns   ; function_btn ; human_col[0]        ; clk      ;
; N/A   ; None         ; 8.784 ns   ; function_btn ; human_col[1]        ; clk      ;
; N/A   ; None         ; 8.784 ns   ; function_btn ; human_col[2]        ; clk      ;
; N/A   ; None         ; 8.784 ns   ; function_btn ; human_col[3]        ; clk      ;
; N/A   ; None         ; 8.784 ns   ; function_btn ; human_col[4]        ; clk      ;
; N/A   ; None         ; 8.766 ns   ; function_btn ; za_warudo_t[9]      ; clk      ;
; N/A   ; None         ; 8.571 ns   ; function_btn ; t_counter[3]        ; clk      ;
; N/A   ; None         ; 8.571 ns   ; function_btn ; t_counter[2]        ; clk      ;
; N/A   ; None         ; 8.571 ns   ; function_btn ; t_counter[1]        ; clk      ;
; N/A   ; None         ; 8.571 ns   ; function_btn ; t_counter[0]        ; clk      ;
; N/A   ; None         ; 8.571 ns   ; function_btn ; t_counter[4]        ; clk      ;
; N/A   ; None         ; 8.571 ns   ; function_btn ; t_counter[5]        ; clk      ;
; N/A   ; None         ; 8.571 ns   ; function_btn ; t_counter[6]        ; clk      ;
; N/A   ; None         ; 8.571 ns   ; function_btn ; t_counter[7]        ; clk      ;
; N/A   ; None         ; 8.571 ns   ; function_btn ; t_counter[8]        ; clk      ;
; N/A   ; None         ; 8.571 ns   ; function_btn ; t_counter[9]        ; clk      ;
; N/A   ; None         ; 8.334 ns   ; left_btn     ; human_col[0]        ; clk      ;
; N/A   ; None         ; 8.334 ns   ; left_btn     ; human_col[1]        ; clk      ;
; N/A   ; None         ; 8.334 ns   ; left_btn     ; human_col[2]        ; clk      ;
; N/A   ; None         ; 8.334 ns   ; left_btn     ; human_col[3]        ; clk      ;
; N/A   ; None         ; 8.334 ns   ; left_btn     ; human_col[4]        ; clk      ;
; N/A   ; None         ; 8.273 ns   ; function_btn ; drop_knife_t[7]     ; clk      ;
; N/A   ; None         ; 8.273 ns   ; function_btn ; drop_knife_t[1]     ; clk      ;
; N/A   ; None         ; 8.273 ns   ; function_btn ; drop_knife_t[0]     ; clk      ;
; N/A   ; None         ; 8.273 ns   ; function_btn ; drop_knife_t[2]     ; clk      ;
; N/A   ; None         ; 8.273 ns   ; function_btn ; drop_knife_t[3]     ; clk      ;
; N/A   ; None         ; 8.273 ns   ; function_btn ; drop_knife_t[4]     ; clk      ;
; N/A   ; None         ; 8.273 ns   ; function_btn ; drop_knife_t[5]     ; clk      ;
; N/A   ; None         ; 8.273 ns   ; function_btn ; drop_knife_t[6]     ; clk      ;
; N/A   ; None         ; 8.253 ns   ; function_btn ; drop_knife_t[8]     ; clk      ;
; N/A   ; None         ; 8.253 ns   ; function_btn ; drop_knife_t[9]     ; clk      ;
; N/A   ; None         ; 8.253 ns   ; function_btn ; drop_knife_t[12]    ; clk      ;
; N/A   ; None         ; 8.253 ns   ; function_btn ; drop_knife_t[11]    ; clk      ;
; N/A   ; None         ; 8.253 ns   ; function_btn ; drop_knife_t[10]    ; clk      ;
; N/A   ; None         ; 8.253 ns   ; function_btn ; drop_knife_t[13]    ; clk      ;
; N/A   ; None         ; 8.253 ns   ; function_btn ; drop_knife_t[14]    ; clk      ;
; N/A   ; None         ; 8.253 ns   ; function_btn ; drop_knife_t[15]    ; clk      ;
; N/A   ; None         ; 8.145 ns   ; function_btn ; screen_state.0001   ; clk      ;
; N/A   ; None         ; 8.063 ns   ; function_btn ; za_warudo           ; clk      ;
; N/A   ; None         ; 7.570 ns   ; function_btn ; screen_state.0100   ; clk      ;
; N/A   ; None         ; 7.361 ns   ; function_btn ; drop_knife_limit[7] ; clk      ;
; N/A   ; None         ; 7.361 ns   ; function_btn ; drop_knife_limit[2] ; clk      ;
; N/A   ; None         ; 6.732 ns   ; function_btn ; screen_state.0011   ; clk      ;
; N/A   ; None         ; 6.305 ns   ; function_btn ; lfsr_rst            ; clk      ;
; N/A   ; None         ; 5.771 ns   ; function_btn ; screen_state.0010   ; clk      ;
; N/A   ; None         ; 5.629 ns   ; function_btn ; screen_state.0101   ; clk      ;
; N/A   ; None         ; 5.626 ns   ; function_btn ; screen_state.0000   ; clk      ;
+-------+--------------+------------+--------------+---------------------+----------+


+----------------------------------------------------------------------------------------+
; tco                                                                                    ;
+-------+--------------+------------+----------------------+----------------+------------+
; Slack ; Required tco ; Actual tco ; From                 ; To             ; From Clock ;
+-------+--------------+------------+----------------------+----------------+------------+
; N/A   ; None         ; 23.436 ns  ; screen_col[15]$latch ; screen_col[15] ; clk        ;
; N/A   ; None         ; 22.590 ns  ; screen_col[13]$latch ; screen_col[13] ; clk        ;
; N/A   ; None         ; 22.303 ns  ; screen_col[29]$latch ; screen_col[29] ; clk        ;
; N/A   ; None         ; 22.225 ns  ; screen_col[5]$latch  ; screen_col[5]  ; clk        ;
; N/A   ; None         ; 22.192 ns  ; screen_col[7]$latch  ; screen_col[7]  ; clk        ;
; N/A   ; None         ; 21.882 ns  ; screen_col[6]$latch  ; screen_col[6]  ; clk        ;
; N/A   ; None         ; 21.653 ns  ; screen_col[1]$latch  ; screen_col[1]  ; clk        ;
; N/A   ; None         ; 21.571 ns  ; screen_col[2]$latch  ; screen_col[2]  ; clk        ;
; N/A   ; None         ; 21.535 ns  ; screen_col[4]$latch  ; screen_col[4]  ; clk        ;
; N/A   ; None         ; 21.402 ns  ; screen_col[8]$latch  ; screen_col[8]  ; clk        ;
; N/A   ; None         ; 21.334 ns  ; screen_col[10]$latch ; screen_col[10] ; clk        ;
; N/A   ; None         ; 21.279 ns  ; screen_col[11]$latch ; screen_col[11] ; clk        ;
; N/A   ; None         ; 21.271 ns  ; screen_col[30]$latch ; screen_col[30] ; clk        ;
; N/A   ; None         ; 21.218 ns  ; screen_col[18]$latch ; screen_col[18] ; clk        ;
; N/A   ; None         ; 21.201 ns  ; screen_col[26]$latch ; screen_col[26] ; clk        ;
; N/A   ; None         ; 21.135 ns  ; screen_col[3]$latch  ; screen_col[3]  ; clk        ;
; N/A   ; None         ; 21.018 ns  ; screen_col[25]$latch ; screen_col[25] ; clk        ;
; N/A   ; None         ; 21.015 ns  ; screen_col[12]$latch ; screen_col[12] ; clk        ;
; N/A   ; None         ; 20.963 ns  ; screen_col[9]$latch  ; screen_col[9]  ; clk        ;
; N/A   ; None         ; 20.893 ns  ; screen_col[0]$latch  ; screen_col[0]  ; clk        ;
; N/A   ; None         ; 20.851 ns  ; screen_col[27]$latch ; screen_col[27] ; clk        ;
; N/A   ; None         ; 20.844 ns  ; screen_col[16]$latch ; screen_col[16] ; clk        ;
; N/A   ; None         ; 20.826 ns  ; screen_col[14]$latch ; screen_col[14] ; clk        ;
; N/A   ; None         ; 20.822 ns  ; screen_col[24]$latch ; screen_col[24] ; clk        ;
; N/A   ; None         ; 20.794 ns  ; screen_col[31]$latch ; screen_col[31] ; clk        ;
; N/A   ; None         ; 20.767 ns  ; screen_col[23]$latch ; screen_col[23] ; clk        ;
; N/A   ; None         ; 20.600 ns  ; screen_col[20]$latch ; screen_col[20] ; clk        ;
; N/A   ; None         ; 20.597 ns  ; screen_col[19]$latch ; screen_col[19] ; clk        ;
; N/A   ; None         ; 20.589 ns  ; screen_col[28]$latch ; screen_col[28] ; clk        ;
; N/A   ; None         ; 20.537 ns  ; screen_col[21]$latch ; screen_col[21] ; clk        ;
; N/A   ; None         ; 20.533 ns  ; screen_col[22]$latch ; screen_col[22] ; clk        ;
; N/A   ; None         ; 20.008 ns  ; screen_col[17]$latch ; screen_col[17] ; clk        ;
; N/A   ; None         ; 11.151 ns  ; screen_state.0010    ; out_state[1]   ; clk        ;
; N/A   ; None         ; 10.859 ns  ; screen_state.0100    ; out_state[2]   ; clk        ;
; N/A   ; None         ; 10.620 ns  ; screen_state.0000    ; out_state[0]   ; clk        ;
; N/A   ; None         ; 10.336 ns  ; screen_state.0101    ; out_state[2]   ; clk        ;
; N/A   ; None         ; 10.174 ns  ; screen_state.0011    ; out_state[1]   ; clk        ;
; N/A   ; None         ; 9.890 ns   ; screen_state.0100    ; out_state[0]   ; clk        ;
; N/A   ; None         ; 8.995 ns   ; screen_row[12]~reg0  ; screen_row[12] ; clk        ;
; N/A   ; None         ; 8.933 ns   ; screen_state.0010    ; out_state[0]   ; clk        ;
; N/A   ; None         ; 8.873 ns   ; screen_row[14]~reg0  ; screen_row[14] ; clk        ;
; N/A   ; None         ; 8.795 ns   ; screen_row[10]~reg0  ; screen_row[10] ; clk        ;
; N/A   ; None         ; 8.771 ns   ; screen_row[13]~reg0  ; screen_row[13] ; clk        ;
; N/A   ; None         ; 8.729 ns   ; screen_row[11]~reg0  ; screen_row[11] ; clk        ;
; N/A   ; None         ; 8.701 ns   ; screen_row[7]~reg0   ; screen_row[7]  ; clk        ;
; N/A   ; None         ; 8.541 ns   ; screen_row[4]~reg0   ; screen_row[4]  ; clk        ;
; N/A   ; None         ; 8.468 ns   ; LCD_RW~reg0          ; LCD_RW         ; clk        ;
; N/A   ; None         ; 8.461 ns   ; screen_row[9]~reg0   ; screen_row[9]  ; clk        ;
; N/A   ; None         ; 8.460 ns   ; LCD_RST~reg0         ; LCD_RST        ; clk        ;
; N/A   ; None         ; 8.446 ns   ; screen_row[15]~reg0  ; screen_row[15] ; clk        ;
; N/A   ; None         ; 8.190 ns   ; screen_row[5]~reg0   ; screen_row[5]  ; clk        ;
; N/A   ; None         ; 7.855 ns   ; screen_row[3]~reg0   ; screen_row[3]  ; clk        ;
; N/A   ; None         ; 7.763 ns   ; screen_row[8]~reg0   ; screen_row[8]  ; clk        ;
; N/A   ; None         ; 7.663 ns   ; screen_row[0]~reg0   ; screen_row[0]  ; clk        ;
; N/A   ; None         ; 7.528 ns   ; screen_row[6]~reg0   ; screen_row[6]  ; clk        ;
; N/A   ; None         ; 7.436 ns   ; screen_row[2]~reg0   ; screen_row[2]  ; clk        ;
; N/A   ; None         ; 7.419 ns   ; screen_row[1]~reg0   ; screen_row[1]  ; clk        ;
; N/A   ; None         ; 7.038 ns   ; LCD_RS~reg0          ; LCD_RS         ; clk        ;
; N/A   ; None         ; 6.711 ns   ; LCD_EN~reg0          ; LCD_EN         ; clk        ;
+-------+--------------+------------+----------------------+----------------+------------+


+------------------------------------------------------------------------------------------+
; th                                                                                       ;
+---------------+-------------+------------+--------------+---------------------+----------+
; Minimum Slack ; Required th ; Actual th  ; From         ; To                  ; To Clock ;
+---------------+-------------+------------+--------------+---------------------+----------+
; N/A           ; None        ; -4.670 ns  ; right_btn    ; game_mode[1]        ; clk      ;
; N/A           ; None        ; -5.574 ns  ; function_btn ; screen_state.0000   ; clk      ;
; N/A           ; None        ; -5.577 ns  ; function_btn ; screen_state.0101   ; clk      ;
; N/A           ; None        ; -5.617 ns  ; right_btn    ; human_col[1]        ; clk      ;
; N/A           ; None        ; -5.620 ns  ; right_btn    ; human_col[4]        ; clk      ;
; N/A           ; None        ; -5.621 ns  ; right_btn    ; human_col[3]        ; clk      ;
; N/A           ; None        ; -5.697 ns  ; right_btn    ; human_col[0]        ; clk      ;
; N/A           ; None        ; -5.707 ns  ; right_btn    ; human_col[2]        ; clk      ;
; N/A           ; None        ; -5.719 ns  ; function_btn ; screen_state.0010   ; clk      ;
; N/A           ; None        ; -6.253 ns  ; function_btn ; lfsr_rst            ; clk      ;
; N/A           ; None        ; -6.680 ns  ; function_btn ; screen_state.0011   ; clk      ;
; N/A           ; None        ; -7.002 ns  ; function_btn ; timer[9]            ; clk      ;
; N/A           ; None        ; -7.219 ns  ; function_btn ; screen_state.0100   ; clk      ;
; N/A           ; None        ; -7.290 ns  ; function_btn ; timer[8]            ; clk      ;
; N/A           ; None        ; -7.290 ns  ; function_btn ; timer[4]            ; clk      ;
; N/A           ; None        ; -7.291 ns  ; function_btn ; timer[7]            ; clk      ;
; N/A           ; None        ; -7.292 ns  ; function_btn ; timer[6]            ; clk      ;
; N/A           ; None        ; -7.292 ns  ; function_btn ; timer[3]            ; clk      ;
; N/A           ; None        ; -7.293 ns  ; function_btn ; timer[5]            ; clk      ;
; N/A           ; None        ; -7.294 ns  ; function_btn ; timer[2]            ; clk      ;
; N/A           ; None        ; -7.295 ns  ; function_btn ; timer[1]            ; clk      ;
; N/A           ; None        ; -7.295 ns  ; function_btn ; timer[0]            ; clk      ;
; N/A           ; None        ; -7.309 ns  ; function_btn ; drop_knife_limit[7] ; clk      ;
; N/A           ; None        ; -7.309 ns  ; function_btn ; drop_knife_limit[2] ; clk      ;
; N/A           ; None        ; -7.568 ns  ; function_btn ; LCD_state.0101      ; clk      ;
; N/A           ; None        ; -7.776 ns  ; function_btn ; screen_state.0001   ; clk      ;
; N/A           ; None        ; -7.804 ns  ; function_btn ; LCD_state.0001      ; clk      ;
; N/A           ; None        ; -7.920 ns  ; function_btn ; LCD_state.0100      ; clk      ;
; N/A           ; None        ; -8.010 ns  ; function_btn ; LCD_state.0000      ; clk      ;
; N/A           ; None        ; -8.011 ns  ; function_btn ; za_warudo           ; clk      ;
; N/A           ; None        ; -8.201 ns  ; function_btn ; drop_knife_t[8]     ; clk      ;
; N/A           ; None        ; -8.201 ns  ; function_btn ; drop_knife_t[9]     ; clk      ;
; N/A           ; None        ; -8.201 ns  ; function_btn ; drop_knife_t[12]    ; clk      ;
; N/A           ; None        ; -8.201 ns  ; function_btn ; drop_knife_t[11]    ; clk      ;
; N/A           ; None        ; -8.201 ns  ; function_btn ; drop_knife_t[10]    ; clk      ;
; N/A           ; None        ; -8.201 ns  ; function_btn ; drop_knife_t[13]    ; clk      ;
; N/A           ; None        ; -8.201 ns  ; function_btn ; drop_knife_t[14]    ; clk      ;
; N/A           ; None        ; -8.201 ns  ; function_btn ; drop_knife_t[15]    ; clk      ;
; N/A           ; None        ; -8.221 ns  ; function_btn ; drop_knife_t[7]     ; clk      ;
; N/A           ; None        ; -8.221 ns  ; function_btn ; drop_knife_t[1]     ; clk      ;
; N/A           ; None        ; -8.221 ns  ; function_btn ; drop_knife_t[0]     ; clk      ;
; N/A           ; None        ; -8.221 ns  ; function_btn ; drop_knife_t[2]     ; clk      ;
; N/A           ; None        ; -8.221 ns  ; function_btn ; drop_knife_t[3]     ; clk      ;
; N/A           ; None        ; -8.221 ns  ; function_btn ; drop_knife_t[4]     ; clk      ;
; N/A           ; None        ; -8.221 ns  ; function_btn ; drop_knife_t[5]     ; clk      ;
; N/A           ; None        ; -8.221 ns  ; function_btn ; drop_knife_t[6]     ; clk      ;
; N/A           ; None        ; -8.282 ns  ; left_btn     ; human_col[0]        ; clk      ;
; N/A           ; None        ; -8.282 ns  ; left_btn     ; human_col[1]        ; clk      ;
; N/A           ; None        ; -8.282 ns  ; left_btn     ; human_col[2]        ; clk      ;
; N/A           ; None        ; -8.282 ns  ; left_btn     ; human_col[3]        ; clk      ;
; N/A           ; None        ; -8.282 ns  ; left_btn     ; human_col[4]        ; clk      ;
; N/A           ; None        ; -8.484 ns  ; function_btn ; za_warudo_cc[3]     ; clk      ;
; N/A           ; None        ; -8.498 ns  ; function_btn ; game_mode[1]        ; clk      ;
; N/A           ; None        ; -8.498 ns  ; function_btn ; game_mode[0]        ; clk      ;
; N/A           ; None        ; -8.519 ns  ; function_btn ; t_counter[3]        ; clk      ;
; N/A           ; None        ; -8.519 ns  ; function_btn ; t_counter[2]        ; clk      ;
; N/A           ; None        ; -8.519 ns  ; function_btn ; t_counter[1]        ; clk      ;
; N/A           ; None        ; -8.519 ns  ; function_btn ; t_counter[0]        ; clk      ;
; N/A           ; None        ; -8.519 ns  ; function_btn ; t_counter[4]        ; clk      ;
; N/A           ; None        ; -8.519 ns  ; function_btn ; t_counter[5]        ; clk      ;
; N/A           ; None        ; -8.519 ns  ; function_btn ; t_counter[6]        ; clk      ;
; N/A           ; None        ; -8.519 ns  ; function_btn ; t_counter[7]        ; clk      ;
; N/A           ; None        ; -8.519 ns  ; function_btn ; t_counter[8]        ; clk      ;
; N/A           ; None        ; -8.519 ns  ; function_btn ; t_counter[9]        ; clk      ;
; N/A           ; None        ; -8.714 ns  ; function_btn ; za_warudo_t[9]      ; clk      ;
; N/A           ; None        ; -8.732 ns  ; function_btn ; human_col[0]        ; clk      ;
; N/A           ; None        ; -8.732 ns  ; function_btn ; human_col[1]        ; clk      ;
; N/A           ; None        ; -8.732 ns  ; function_btn ; human_col[2]        ; clk      ;
; N/A           ; None        ; -8.732 ns  ; function_btn ; human_col[3]        ; clk      ;
; N/A           ; None        ; -8.732 ns  ; function_btn ; human_col[4]        ; clk      ;
; N/A           ; None        ; -8.737 ns  ; function_btn ; t_tens[2]           ; clk      ;
; N/A           ; None        ; -8.834 ns  ; function_btn ; drop_knife_limit[6] ; clk      ;
; N/A           ; None        ; -9.003 ns  ; function_btn ; za_warudo_t[6]      ; clk      ;
; N/A           ; None        ; -9.018 ns  ; function_btn ; za_warudo_cc[4]     ; clk      ;
; N/A           ; None        ; -9.018 ns  ; function_btn ; za_warudo_cc[9]     ; clk      ;
; N/A           ; None        ; -9.018 ns  ; function_btn ; za_warudo_cc[10]    ; clk      ;
; N/A           ; None        ; -9.024 ns  ; function_btn ; za_warudo_cc[6]     ; clk      ;
; N/A           ; None        ; -9.024 ns  ; function_btn ; za_warudo_cc[7]     ; clk      ;
; N/A           ; None        ; -9.024 ns  ; function_btn ; za_warudo_cc[11]    ; clk      ;
; N/A           ; None        ; -9.024 ns  ; function_btn ; za_warudo_cc[12]    ; clk      ;
; N/A           ; None        ; -9.024 ns  ; function_btn ; za_warudo_cc[13]    ; clk      ;
; N/A           ; None        ; -9.024 ns  ; function_btn ; za_warudo_cc[14]    ; clk      ;
; N/A           ; None        ; -9.024 ns  ; function_btn ; za_warudo_cc[15]    ; clk      ;
; N/A           ; None        ; -9.034 ns  ; function_btn ; za_warudo_cc[8]     ; clk      ;
; N/A           ; None        ; -9.039 ns  ; function_btn ; t_tens[0]           ; clk      ;
; N/A           ; None        ; -9.046 ns  ; function_btn ; t_tens[1]           ; clk      ;
; N/A           ; None        ; -9.051 ns  ; function_btn ; t_tens[3]           ; clk      ;
; N/A           ; None        ; -9.208 ns  ; left_btn     ; LCD_state.0101      ; clk      ;
; N/A           ; None        ; -9.290 ns  ; left_btn     ; game_mode[1]        ; clk      ;
; N/A           ; None        ; -9.290 ns  ; left_btn     ; game_mode[0]        ; clk      ;
; N/A           ; None        ; -9.310 ns  ; function_btn ; za_warudo_cc[1]     ; clk      ;
; N/A           ; None        ; -9.310 ns  ; function_btn ; za_warudo_cc[0]     ; clk      ;
; N/A           ; None        ; -9.310 ns  ; function_btn ; za_warudo_cc[2]     ; clk      ;
; N/A           ; None        ; -9.310 ns  ; function_btn ; za_warudo_cc[5]     ; clk      ;
; N/A           ; None        ; -9.444 ns  ; left_btn     ; LCD_state.0001      ; clk      ;
; N/A           ; None        ; -9.482 ns  ; function_btn ; LCD_state.0010      ; clk      ;
; N/A           ; None        ; -9.535 ns  ; function_btn ; za_warudo_t[8]      ; clk      ;
; N/A           ; None        ; -9.553 ns  ; function_btn ; za_warudo_t[4]      ; clk      ;
; N/A           ; None        ; -9.553 ns  ; function_btn ; za_warudo_t[5]      ; clk      ;
; N/A           ; None        ; -9.553 ns  ; function_btn ; za_warudo_t[7]      ; clk      ;
; N/A           ; None        ; -9.553 ns  ; function_btn ; za_warudo_t[10]     ; clk      ;
; N/A           ; None        ; -9.553 ns  ; function_btn ; za_warudo_t[11]     ; clk      ;
; N/A           ; None        ; -9.553 ns  ; function_btn ; za_warudo_t[12]     ; clk      ;
; N/A           ; None        ; -9.553 ns  ; function_btn ; za_warudo_t[13]     ; clk      ;
; N/A           ; None        ; -9.553 ns  ; function_btn ; za_warudo_t[14]     ; clk      ;
; N/A           ; None        ; -9.553 ns  ; function_btn ; za_warudo_t[15]     ; clk      ;
; N/A           ; None        ; -9.555 ns  ; function_btn ; za_warudo_t[0]      ; clk      ;
; N/A           ; None        ; -9.555 ns  ; function_btn ; za_warudo_t[1]      ; clk      ;
; N/A           ; None        ; -9.555 ns  ; function_btn ; za_warudo_t[2]      ; clk      ;
; N/A           ; None        ; -9.555 ns  ; function_btn ; za_warudo_t[3]      ; clk      ;
; N/A           ; None        ; -9.715 ns  ; function_btn ; LCD_state.0011      ; clk      ;
; N/A           ; None        ; -9.786 ns  ; function_btn ; t_units[2]          ; clk      ;
; N/A           ; None        ; -9.794 ns  ; function_btn ; t_units[1]          ; clk      ;
; N/A           ; None        ; -9.833 ns  ; right_btn    ; LCD_state.0101      ; clk      ;
; N/A           ; None        ; -9.915 ns  ; right_btn    ; game_mode[0]        ; clk      ;
; N/A           ; None        ; -10.069 ns ; right_btn    ; LCD_state.0001      ; clk      ;
; N/A           ; None        ; -10.479 ns ; function_btn ; t_units[0]          ; clk      ;
; N/A           ; None        ; -10.479 ns ; function_btn ; t_units[3]          ; clk      ;
; N/A           ; None        ; -12.999 ns ; left_btn     ; LCD_state.0100      ; clk      ;
; N/A           ; None        ; -13.032 ns ; right_btn    ; LCD_state.0100      ; clk      ;
; N/A           ; None        ; -13.089 ns ; left_btn     ; LCD_state.0000      ; clk      ;
; N/A           ; None        ; -13.122 ns ; right_btn    ; LCD_state.0000      ; clk      ;
; N/A           ; None        ; -13.677 ns ; left_btn     ; LCD_state.0010      ; clk      ;
; N/A           ; None        ; -13.710 ns ; right_btn    ; LCD_state.0010      ; clk      ;
; N/A           ; None        ; -13.910 ns ; left_btn     ; LCD_state.0011      ; clk      ;
; N/A           ; None        ; -13.943 ns ; right_btn    ; LCD_state.0011      ; clk      ;
+---------------+-------------+------------+--------------+---------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 132 02/25/2009 SJ Web Edition
    Info: Processing started: Wed Dec 16 21:13:46 2020
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off Verilog_Final -c Verilog_Final --timing_analysis_only
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "screen_col[0]$latch" is a latch
    Warning: Node "screen_col[1]$latch" is a latch
    Warning: Node "screen_col[2]$latch" is a latch
    Warning: Node "screen_col[3]$latch" is a latch
    Warning: Node "screen_col[4]$latch" is a latch
    Warning: Node "screen_col[5]$latch" is a latch
    Warning: Node "screen_col[6]$latch" is a latch
    Warning: Node "screen_col[7]$latch" is a latch
    Warning: Node "screen_col[8]$latch" is a latch
    Warning: Node "screen_col[9]$latch" is a latch
    Warning: Node "screen_col[10]$latch" is a latch
    Warning: Node "screen_col[11]$latch" is a latch
    Warning: Node "screen_col[12]$latch" is a latch
    Warning: Node "screen_col[13]$latch" is a latch
    Warning: Node "screen_col[14]$latch" is a latch
    Warning: Node "screen_col[15]$latch" is a latch
    Warning: Node "screen_col[16]$latch" is a latch
    Warning: Node "screen_col[17]$latch" is a latch
    Warning: Node "screen_col[18]$latch" is a latch
    Warning: Node "screen_col[19]$latch" is a latch
    Warning: Node "screen_col[20]$latch" is a latch
    Warning: Node "screen_col[21]$latch" is a latch
    Warning: Node "screen_col[22]$latch" is a latch
    Warning: Node "screen_col[23]$latch" is a latch
    Warning: Node "screen_col[24]$latch" is a latch
    Warning: Node "screen_col[25]$latch" is a latch
    Warning: Node "screen_col[26]$latch" is a latch
    Warning: Node "screen_col[27]$latch" is a latch
    Warning: Node "screen_col[28]$latch" is a latch
    Warning: Node "screen_col[29]$latch" is a latch
    Warning: Node "screen_col[30]$latch" is a latch
    Warning: Node "screen_col[31]$latch" is a latch
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Warning: Found 48 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected gated clock "Selector541~2" as buffer
    Info: Detected gated clock "comb~3" as buffer
    Info: Detected gated clock "Equal131~1" as buffer
    Info: Detected gated clock "Equal128~2" as buffer
    Info: Detected gated clock "Equal133~0" as buffer
    Info: Detected gated clock "Equal132~1" as buffer
    Info: Detected gated clock "Equal136~0" as buffer
    Info: Detected gated clock "Equal134~0" as buffer
    Info: Detected gated clock "Equal132~0" as buffer
    Info: Detected gated clock "Equal126~0" as buffer
    Info: Detected gated clock "Equal125~1" as buffer
    Info: Detected gated clock "Equal127~0" as buffer
    Info: Detected gated clock "Equal125~0" as buffer
    Info: Detected gated clock "Selector602~2" as buffer
    Info: Detected gated clock "Equal123~1" as buffer
    Info: Detected gated clock "Equal123~0" as buffer
    Info: Detected gated clock "Equal135~1" as buffer
    Info: Detected gated clock "Equal122~0" as buffer
    Info: Detected gated clock "Equal128~1" as buffer
    Info: Detected gated clock "Equal129~1" as buffer
    Info: Detected gated clock "Equal129~0" as buffer
    Info: Detected gated clock "Equal135~0" as buffer
    Info: Detected gated clock "Equal130~1" as buffer
    Info: Detected gated clock "Equal130~0" as buffer
    Info: Detected gated clock "Equal131~0" as buffer
    Info: Detected gated clock "Equal4~1" as buffer
    Info: Detected gated clock "Equal4~0" as buffer
    Info: Detected gated clock "Equal128~0" as buffer
    Info: Detected gated clock "Equal124~0" as buffer
    Info: Detected ripple clock "screen_state.0100" as buffer
    Info: Detected ripple clock "screen_row[0]~reg0" as buffer
    Info: Detected ripple clock "screen_state.0101" as buffer
    Info: Detected ripple clock "screen_row[15]~reg0" as buffer
    Info: Detected ripple clock "screen_row[14]~reg0" as buffer
    Info: Detected ripple clock "screen_row[13]~reg0" as buffer
    Info: Detected ripple clock "screen_row[12]~reg0" as buffer
    Info: Detected ripple clock "screen_row[11]~reg0" as buffer
    Info: Detected ripple clock "screen_row[10]~reg0" as buffer
    Info: Detected ripple clock "screen_row[9]~reg0" as buffer
    Info: Detected ripple clock "screen_row[8]~reg0" as buffer
    Info: Detected ripple clock "screen_row[7]~reg0" as buffer
    Info: Detected ripple clock "screen_row[6]~reg0" as buffer
    Info: Detected ripple clock "screen_row[5]~reg0" as buffer
    Info: Detected ripple clock "screen_row[4]~reg0" as buffer
    Info: Detected ripple clock "screen_row[3]~reg0" as buffer
    Info: Detected gated clock "Equal4~2" as buffer
    Info: Detected ripple clock "screen_row[2]~reg0" as buffer
    Info: Detected ripple clock "screen_row[1]~reg0" as buffer
Info: Clock "clk" has Internal fmax of 39.29 MHz between source register "LFSR_5bit:M1|D123456789[5]" and destination register "LCD_state.0011" (period= 25.452 ns)
    Info: + Longest register to register delay is 18.487 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X20_Y4_N6; Fanout = 3; REG Node = 'LFSR_5bit:M1|D123456789[5]'
        Info: 2: + IC(0.525 ns) + CELL(0.114 ns) = 0.639 ns; Loc. = LC_X20_Y4_N3; Fanout = 5; COMB Node = 'LFSR_5bit:M1|easy_t'
        Info: 3: + IC(0.435 ns) + CELL(0.114 ns) = 1.188 ns; Loc. = LC_X20_Y4_N8; Fanout = 9; COMB Node = 'knife~2446'
        Info: 4: + IC(1.624 ns) + CELL(0.114 ns) = 2.926 ns; Loc. = LC_X22_Y5_N3; Fanout = 10; COMB Node = 'Equal23~2'
        Info: 5: + IC(0.454 ns) + CELL(0.114 ns) = 3.494 ns; Loc. = LC_X22_Y5_N8; Fanout = 4; COMB Node = 'knife~2452'
        Info: 6: + IC(0.820 ns) + CELL(0.292 ns) = 4.606 ns; Loc. = LC_X23_Y5_N3; Fanout = 1; COMB Node = 'screen_state~812'
        Info: 7: + IC(0.415 ns) + CELL(0.114 ns) = 5.135 ns; Loc. = LC_X23_Y5_N7; Fanout = 2; COMB Node = 'screen_state~813'
        Info: 8: + IC(0.448 ns) + CELL(0.292 ns) = 5.875 ns; Loc. = LC_X23_Y5_N2; Fanout = 1; COMB Node = 'screen_state~816'
        Info: 9: + IC(0.449 ns) + CELL(0.292 ns) = 6.616 ns; Loc. = LC_X23_Y5_N6; Fanout = 4; COMB Node = 'Selector446~63'
        Info: 10: + IC(1.269 ns) + CELL(0.114 ns) = 7.999 ns; Loc. = LC_X23_Y2_N6; Fanout = 1; COMB Node = 'Selector446~111'
        Info: 11: + IC(1.084 ns) + CELL(0.114 ns) = 9.197 ns; Loc. = LC_X21_Y2_N0; Fanout = 1; COMB Node = 'Selector446~112'
        Info: 12: + IC(0.182 ns) + CELL(0.114 ns) = 9.493 ns; Loc. = LC_X21_Y2_N1; Fanout = 1; COMB Node = 'Selector446~113'
        Info: 13: + IC(0.182 ns) + CELL(0.114 ns) = 9.789 ns; Loc. = LC_X21_Y2_N2; Fanout = 1; COMB Node = 'Selector446~114'
        Info: 14: + IC(0.182 ns) + CELL(0.114 ns) = 10.085 ns; Loc. = LC_X21_Y2_N3; Fanout = 1; COMB Node = 'Selector446~115'
        Info: 15: + IC(0.182 ns) + CELL(0.114 ns) = 10.381 ns; Loc. = LC_X21_Y2_N4; Fanout = 1; COMB Node = 'Selector446~116'
        Info: 16: + IC(0.340 ns) + CELL(0.114 ns) = 10.835 ns; Loc. = LC_X21_Y2_N5; Fanout = 1; COMB Node = 'Selector446~117'
        Info: 17: + IC(0.182 ns) + CELL(0.114 ns) = 11.131 ns; Loc. = LC_X21_Y2_N6; Fanout = 1; COMB Node = 'Selector446~118'
        Info: 18: + IC(1.994 ns) + CELL(0.114 ns) = 13.239 ns; Loc. = LC_X12_Y3_N5; Fanout = 1; COMB Node = 'Selector446~119'
        Info: 19: + IC(0.182 ns) + CELL(0.114 ns) = 13.535 ns; Loc. = LC_X12_Y3_N6; Fanout = 1; COMB Node = 'Selector446~120'
        Info: 20: + IC(0.182 ns) + CELL(0.114 ns) = 13.831 ns; Loc. = LC_X12_Y3_N7; Fanout = 1; COMB Node = 'Selector446~121'
        Info: 21: + IC(0.182 ns) + CELL(0.114 ns) = 14.127 ns; Loc. = LC_X12_Y3_N8; Fanout = 1; COMB Node = 'Selector446~122'
        Info: 22: + IC(1.127 ns) + CELL(0.114 ns) = 15.368 ns; Loc. = LC_X8_Y3_N6; Fanout = 1; COMB Node = 'Selector446~123'
        Info: 23: + IC(0.182 ns) + CELL(0.114 ns) = 15.664 ns; Loc. = LC_X8_Y3_N7; Fanout = 2; COMB Node = 'Selector446~124'
        Info: 24: + IC(0.439 ns) + CELL(0.292 ns) = 16.395 ns; Loc. = LC_X8_Y3_N0; Fanout = 2; COMB Node = 'Selector446~125'
        Info: 25: + IC(1.254 ns) + CELL(0.114 ns) = 17.763 ns; Loc. = LC_X7_Y4_N5; Fanout = 2; COMB Node = 'Selector448~7'
        Info: 26: + IC(0.415 ns) + CELL(0.309 ns) = 18.487 ns; Loc. = LC_X7_Y4_N8; Fanout = 25; REG Node = 'LCD_state.0011'
        Info: Total cell delay = 3.757 ns ( 20.32 % )
        Info: Total interconnect delay = 14.730 ns ( 79.68 % )
    Info: - Smallest clock skew is -6.704 ns
        Info: + Shortest clock path from clock "clk" to destination register is 2.902 ns
            Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 302; CLK Node = 'clk'
            Info: 2: + IC(0.722 ns) + CELL(0.711 ns) = 2.902 ns; Loc. = LC_X7_Y4_N8; Fanout = 25; REG Node = 'LCD_state.0011'
            Info: Total cell delay = 2.180 ns ( 75.12 % )
            Info: Total interconnect delay = 0.722 ns ( 24.88 % )
        Info: - Longest clock path from clock "clk" to source register is 9.606 ns
            Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 302; CLK Node = 'clk'
            Info: 2: + IC(0.722 ns) + CELL(0.935 ns) = 3.126 ns; Loc. = LC_X9_Y8_N3; Fanout = 10; REG Node = 'screen_row[9]~reg0'
            Info: 3: + IC(1.210 ns) + CELL(0.590 ns) = 4.926 ns; Loc. = LC_X7_Y8_N0; Fanout = 10; COMB Node = 'comb~3'
            Info: 4: + IC(3.969 ns) + CELL(0.711 ns) = 9.606 ns; Loc. = LC_X20_Y4_N6; Fanout = 3; REG Node = 'LFSR_5bit:M1|D123456789[5]'
            Info: Total cell delay = 3.705 ns ( 38.57 % )
            Info: Total interconnect delay = 5.901 ns ( 61.43 % )
    Info: + Micro clock to output delay of source is 0.224 ns
    Info: + Micro setup delay of destination is 0.037 ns
Warning: Circuit may not operate. Detected 201 non-operational path(s) clocked by clock "clk" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "human_col[3]" and destination pin or register "screen_col[14]$latch" for clock "clk" (Hold time is 10.518 ns)
    Info: + Largest clock skew is 13.274 ns
        Info: + Longest clock path from clock "clk" to destination register is 16.176 ns
            Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 302; CLK Node = 'clk'
            Info: 2: + IC(0.722 ns) + CELL(0.935 ns) = 3.126 ns; Loc. = LC_X4_Y8_N7; Fanout = 11; REG Node = 'screen_row[1]~reg0'
            Info: 3: + IC(1.224 ns) + CELL(0.590 ns) = 4.940 ns; Loc. = LC_X6_Y8_N2; Fanout = 3; COMB Node = 'Equal128~0'
            Info: 4: + IC(0.182 ns) + CELL(0.114 ns) = 5.236 ns; Loc. = LC_X6_Y8_N3; Fanout = 3; COMB Node = 'Equal4~0'
            Info: 5: + IC(0.435 ns) + CELL(0.114 ns) = 5.785 ns; Loc. = LC_X6_Y8_N0; Fanout = 4; COMB Node = 'Equal4~1'
            Info: 6: + IC(0.465 ns) + CELL(0.114 ns) = 6.364 ns; Loc. = LC_X6_Y8_N6; Fanout = 3; COMB Node = 'Equal132~0'
            Info: 7: + IC(1.204 ns) + CELL(0.292 ns) = 7.860 ns; Loc. = LC_X9_Y8_N7; Fanout = 11; COMB Node = 'Equal132~1'
            Info: 8: + IC(0.713 ns) + CELL(0.442 ns) = 9.015 ns; Loc. = LC_X10_Y8_N7; Fanout = 21; COMB Node = 'Selector570~0'
            Info: 9: + IC(0.459 ns) + CELL(0.292 ns) = 9.766 ns; Loc. = LC_X10_Y8_N0; Fanout = 2; COMB Node = 'WideOr68~1'
            Info: 10: + IC(0.182 ns) + CELL(0.114 ns) = 10.062 ns; Loc. = LC_X10_Y8_N1; Fanout = 27; COMB Node = 'WideNor0'
            Info: 11: + IC(1.571 ns) + CELL(0.114 ns) = 11.747 ns; Loc. = LC_X8_Y10_N9; Fanout = 32; COMB Node = 'Selector541~2'
            Info: 12: + IC(4.315 ns) + CELL(0.114 ns) = 16.176 ns; Loc. = LC_X11_Y8_N5; Fanout = 1; REG Node = 'screen_col[14]$latch'
            Info: Total cell delay = 4.704 ns ( 29.08 % )
            Info: Total interconnect delay = 11.472 ns ( 70.92 % )
        Info: - Shortest clock path from clock "clk" to source register is 2.902 ns
            Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 302; CLK Node = 'clk'
            Info: 2: + IC(0.722 ns) + CELL(0.711 ns) = 2.902 ns; Loc. = LC_X11_Y6_N2; Fanout = 96; REG Node = 'human_col[3]'
            Info: Total cell delay = 2.180 ns ( 75.12 % )
            Info: Total interconnect delay = 0.722 ns ( 24.88 % )
    Info: - Micro clock to output delay of source is 0.224 ns
    Info: - Shortest register to register delay is 2.532 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X11_Y6_N2; Fanout = 96; REG Node = 'human_col[3]'
        Info: 2: + IC(1.387 ns) + CELL(0.114 ns) = 1.501 ns; Loc. = LC_X11_Y8_N6; Fanout = 1; COMB Node = 'Selector526~10'
        Info: 3: + IC(0.182 ns) + CELL(0.114 ns) = 1.797 ns; Loc. = LC_X11_Y8_N7; Fanout = 1; COMB Node = 'Selector595~0'
        Info: 4: + IC(0.443 ns) + CELL(0.292 ns) = 2.532 ns; Loc. = LC_X11_Y8_N5; Fanout = 1; REG Node = 'screen_col[14]$latch'
        Info: Total cell delay = 0.520 ns ( 20.54 % )
        Info: Total interconnect delay = 2.012 ns ( 79.46 % )
    Info: + Micro hold delay of destination is 0.000 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Info: tsu for register "LCD_state.0011" (data pin = "left_btn", clock pin = "clk") is 19.809 ns
    Info: + Longest pin to register delay is 22.674 ns
        Info: 1: + IC(0.000 ns) + CELL(1.475 ns) = 1.475 ns; Loc. = PIN_225; Fanout = 3; PIN Node = 'left_btn'
        Info: 2: + IC(8.692 ns) + CELL(0.442 ns) = 10.609 ns; Loc. = LC_X23_Y2_N2; Fanout = 3; COMB Node = 'Selector446~76'
        Info: 3: + IC(0.446 ns) + CELL(0.292 ns) = 11.347 ns; Loc. = LC_X23_Y2_N5; Fanout = 2; COMB Node = 'Selector446~110'
        Info: 4: + IC(0.397 ns) + CELL(0.442 ns) = 12.186 ns; Loc. = LC_X23_Y2_N6; Fanout = 1; COMB Node = 'Selector446~111'
        Info: 5: + IC(1.084 ns) + CELL(0.114 ns) = 13.384 ns; Loc. = LC_X21_Y2_N0; Fanout = 1; COMB Node = 'Selector446~112'
        Info: 6: + IC(0.182 ns) + CELL(0.114 ns) = 13.680 ns; Loc. = LC_X21_Y2_N1; Fanout = 1; COMB Node = 'Selector446~113'
        Info: 7: + IC(0.182 ns) + CELL(0.114 ns) = 13.976 ns; Loc. = LC_X21_Y2_N2; Fanout = 1; COMB Node = 'Selector446~114'
        Info: 8: + IC(0.182 ns) + CELL(0.114 ns) = 14.272 ns; Loc. = LC_X21_Y2_N3; Fanout = 1; COMB Node = 'Selector446~115'
        Info: 9: + IC(0.182 ns) + CELL(0.114 ns) = 14.568 ns; Loc. = LC_X21_Y2_N4; Fanout = 1; COMB Node = 'Selector446~116'
        Info: 10: + IC(0.340 ns) + CELL(0.114 ns) = 15.022 ns; Loc. = LC_X21_Y2_N5; Fanout = 1; COMB Node = 'Selector446~117'
        Info: 11: + IC(0.182 ns) + CELL(0.114 ns) = 15.318 ns; Loc. = LC_X21_Y2_N6; Fanout = 1; COMB Node = 'Selector446~118'
        Info: 12: + IC(1.994 ns) + CELL(0.114 ns) = 17.426 ns; Loc. = LC_X12_Y3_N5; Fanout = 1; COMB Node = 'Selector446~119'
        Info: 13: + IC(0.182 ns) + CELL(0.114 ns) = 17.722 ns; Loc. = LC_X12_Y3_N6; Fanout = 1; COMB Node = 'Selector446~120'
        Info: 14: + IC(0.182 ns) + CELL(0.114 ns) = 18.018 ns; Loc. = LC_X12_Y3_N7; Fanout = 1; COMB Node = 'Selector446~121'
        Info: 15: + IC(0.182 ns) + CELL(0.114 ns) = 18.314 ns; Loc. = LC_X12_Y3_N8; Fanout = 1; COMB Node = 'Selector446~122'
        Info: 16: + IC(1.127 ns) + CELL(0.114 ns) = 19.555 ns; Loc. = LC_X8_Y3_N6; Fanout = 1; COMB Node = 'Selector446~123'
        Info: 17: + IC(0.182 ns) + CELL(0.114 ns) = 19.851 ns; Loc. = LC_X8_Y3_N7; Fanout = 2; COMB Node = 'Selector446~124'
        Info: 18: + IC(0.439 ns) + CELL(0.292 ns) = 20.582 ns; Loc. = LC_X8_Y3_N0; Fanout = 2; COMB Node = 'Selector446~125'
        Info: 19: + IC(1.254 ns) + CELL(0.114 ns) = 21.950 ns; Loc. = LC_X7_Y4_N5; Fanout = 2; COMB Node = 'Selector448~7'
        Info: 20: + IC(0.415 ns) + CELL(0.309 ns) = 22.674 ns; Loc. = LC_X7_Y4_N8; Fanout = 25; REG Node = 'LCD_state.0011'
        Info: Total cell delay = 4.848 ns ( 21.38 % )
        Info: Total interconnect delay = 17.826 ns ( 78.62 % )
    Info: + Micro setup delay of destination is 0.037 ns
    Info: - Shortest clock path from clock "clk" to destination register is 2.902 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 302; CLK Node = 'clk'
        Info: 2: + IC(0.722 ns) + CELL(0.711 ns) = 2.902 ns; Loc. = LC_X7_Y4_N8; Fanout = 25; REG Node = 'LCD_state.0011'
        Info: Total cell delay = 2.180 ns ( 75.12 % )
        Info: Total interconnect delay = 0.722 ns ( 24.88 % )
Info: tco from clock "clk" to destination pin "screen_col[15]" through register "screen_col[15]$latch" is 23.436 ns
    Info: + Longest clock path from clock "clk" to source register is 16.259 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 302; CLK Node = 'clk'
        Info: 2: + IC(0.722 ns) + CELL(0.935 ns) = 3.126 ns; Loc. = LC_X4_Y8_N7; Fanout = 11; REG Node = 'screen_row[1]~reg0'
        Info: 3: + IC(1.224 ns) + CELL(0.590 ns) = 4.940 ns; Loc. = LC_X6_Y8_N2; Fanout = 3; COMB Node = 'Equal128~0'
        Info: 4: + IC(0.182 ns) + CELL(0.114 ns) = 5.236 ns; Loc. = LC_X6_Y8_N3; Fanout = 3; COMB Node = 'Equal4~0'
        Info: 5: + IC(0.435 ns) + CELL(0.114 ns) = 5.785 ns; Loc. = LC_X6_Y8_N0; Fanout = 4; COMB Node = 'Equal4~1'
        Info: 6: + IC(0.465 ns) + CELL(0.114 ns) = 6.364 ns; Loc. = LC_X6_Y8_N6; Fanout = 3; COMB Node = 'Equal132~0'
        Info: 7: + IC(1.204 ns) + CELL(0.292 ns) = 7.860 ns; Loc. = LC_X9_Y8_N7; Fanout = 11; COMB Node = 'Equal132~1'
        Info: 8: + IC(0.713 ns) + CELL(0.442 ns) = 9.015 ns; Loc. = LC_X10_Y8_N7; Fanout = 21; COMB Node = 'Selector570~0'
        Info: 9: + IC(0.459 ns) + CELL(0.292 ns) = 9.766 ns; Loc. = LC_X10_Y8_N0; Fanout = 2; COMB Node = 'WideOr68~1'
        Info: 10: + IC(0.182 ns) + CELL(0.114 ns) = 10.062 ns; Loc. = LC_X10_Y8_N1; Fanout = 27; COMB Node = 'WideNor0'
        Info: 11: + IC(1.571 ns) + CELL(0.114 ns) = 11.747 ns; Loc. = LC_X8_Y10_N9; Fanout = 32; COMB Node = 'Selector541~2'
        Info: 12: + IC(4.398 ns) + CELL(0.114 ns) = 16.259 ns; Loc. = LC_X27_Y16_N9; Fanout = 1; REG Node = 'screen_col[15]$latch'
        Info: Total cell delay = 4.704 ns ( 28.93 % )
        Info: Total interconnect delay = 11.555 ns ( 71.07 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Longest register to pin delay is 7.177 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X27_Y16_N9; Fanout = 1; REG Node = 'screen_col[15]$latch'
        Info: 2: + IC(5.053 ns) + CELL(2.124 ns) = 7.177 ns; Loc. = PIN_43; Fanout = 0; PIN Node = 'screen_col[15]'
        Info: Total cell delay = 2.124 ns ( 29.59 % )
        Info: Total interconnect delay = 5.053 ns ( 70.41 % )
Info: th for register "game_mode[1]" (data pin = "right_btn", clock pin = "clk") is -4.670 ns
    Info: + Longest clock path from clock "clk" to destination register is 2.954 ns
        Info: 1: + IC(0.000 ns) + CELL(1.469 ns) = 1.469 ns; Loc. = PIN_28; Fanout = 302; CLK Node = 'clk'
        Info: 2: + IC(0.774 ns) + CELL(0.711 ns) = 2.954 ns; Loc. = LC_X5_Y14_N5; Fanout = 12; REG Node = 'game_mode[1]'
        Info: Total cell delay = 2.180 ns ( 73.80 % )
        Info: Total interconnect delay = 0.774 ns ( 26.20 % )
    Info: + Micro hold delay of destination is 0.015 ns
    Info: - Shortest pin to register delay is 7.639 ns
        Info: 1: + IC(0.000 ns) + CELL(1.475 ns) = 1.475 ns; Loc. = PIN_224; Fanout = 10; PIN Node = 'right_btn'
        Info: 2: + IC(5.855 ns) + CELL(0.309 ns) = 7.639 ns; Loc. = LC_X5_Y14_N5; Fanout = 12; REG Node = 'game_mode[1]'
        Info: Total cell delay = 1.784 ns ( 23.35 % )
        Info: Total interconnect delay = 5.855 ns ( 76.65 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 36 warnings
    Info: Peak virtual memory: 205 megabytes
    Info: Processing ended: Wed Dec 16 21:13:47 2020
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


