# Verilog Format

[Verilog Format in Marketplace](https://marketplace.visualstudio.com/items?itemName=ericsonj.verilogformat)

作者 GitHub 项目地址：

https://github.com/ericsonj/vscode-verilogformar

https://github.com/ericsonj/verilog-format

## Features

- 需下载执行文件，可以直接下载[数逻实验/tools/verilog-format.exe](https://github.com/duskmoon314/THU_EXP/blob/master/%E6%95%B0%E9%80%BB%E5%AE%9E%E9%AA%8C/tools/verilog-format.exe)
- 使用文件`.verilog-format.properties`进行配置，支持缩进宽度、缩进类型、是否添加空格、等号对齐等功能
- 对单文件多`module`的缩进效果不佳

## 效果

![](https://github.com/ericsonj/vscode-verilogformar/blob/master/images/verilog-format.gif)
