AArch64 MP+dmb.syss
"DMB.SYsWW Rfe DMB.SYsRR Fre"
Cycle=Rfe DMB.SYsRR Fre DMB.SYsWW
Relax=
Safe=Rfe Fre DMB.SYsWW DMB.SYsRR
Prefetch=
Com=Rf Fr
Orig=DMB.SYsWW Rfe DMB.SYsRR Fre
{
0:X1=x;
1:X1=x;
}
 P0          | P1          ;
 MOV W0,#1   | LDR W0,[X1] ;
 STR W0,[X1] | DMB SY      ;
 DMB SY      | LDR W2,[X1] ;
 MOV W2,#2   |             ;
 STR W2,[X1] |             ;
exists (not (x=2 /\ (1:X0=0 /\ (1:X2=0 \/ 1:X2=1 \/ 1:X2=2) \/ 1:X0=1 /\ (1:X2=2 \/ 1:X2=1) \/ 1:X0=2 /\ 1:X2=2)))
