<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7z020clg400-1" LaunchTime="1552867647">
  <File Type="PA-TCL" Name="long_puf_wrapper.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="long_puf_wrapper_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="long_puf_wrapper_reports.tcl"/>
  <File Type="RDS-RDS" Name="long_puf_wrapper.vds"/>
  <File Type="RDS-UTIL" Name="long_puf_wrapper_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="long_puf_wrapper_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="long_puf_wrapper.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="long_puf_wrapper_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="long_puf_wrapper_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/bd/long_puf/long_puf.bd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/bd/long_puf/hdl/long_puf_wrapper.vhd">
      <FileInfo>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/ucsd-ece268-puf/Coarse_Tune_v2.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../PDL_Verilog/ucsd-ece268-puf/Coarse_Tune_v2.v"/>
        <Attr Name="ImportTime" Val="1552859441"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/ucsd-ece268-puf/PDL_coarse.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../PDL_Verilog/ucsd-ece268-puf/PDL_coarse.v"/>
        <Attr Name="ImportTime" Val="1552690644"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/ucsd-ece268-puf/PUF_unit_v2.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../PDL_Verilog/ucsd-ece268-puf/PUF_unit_v2.v"/>
        <Attr Name="ImportTime" Val="1552859442"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/ucsd-ece268-puf/PUF_v2.v">
      <FileInfo>
        <Attr Name="AutoDisabled" Val="1"/>
        <Attr Name="ImportPath" Val="$PPRDIR/../PDL_Verilog/ucsd-ece268-puf/PUF_v2.v"/>
        <Attr Name="ImportTime" Val="1552861172"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/ucsd-ece268-puf/component.xml">
      <FileInfo SFType="IPXACT"/>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="long_puf_wrapper"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/imports/ucsd-ece268-puf/constraints.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../PDL_Verilog/ucsd-ece268-puf/constraints.xdc"/>
        <Attr Name="ImportTime" Val="1552867610"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2017">
      <Desc>Vivado Synthesis Defaults</Desc>
    </StratHandle>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="long_puf_rst_ps7_0_50M_0"/>
  <BlockFileSet Type="BlockSrcs" Name="long_puf_auto_pc_0"/>
  <BlockFileSet Type="BlockSrcs" Name="long_puf_long_puf_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="long_puf_processing_system7_0_0"/>
  <BlockFileSet Type="BlockSrcs" Name="long_puf_long_puf_axi_interface_0_1"/>
</GenRun>
