>   前言：组合逻辑电路和时序逻辑电路的区别
>
>   组合逻辑电路是一种只由逻辑门和电线构成的电路，其输出仅由输入信号决定，并且没有存储器件。具体来说，组合逻辑电路的输出仅取决于时刻 `t` 的输入信号，而与之前的输入信号历史记录无关。换句话说，组合逻辑电路的输出只由当前输入信号的状态决定。常见的组合逻辑电路包括加法器、多路选择器、译码器等。
>
>   时序逻辑电路是一种有存储器件的电路，其输出除了取决于当前输入信号外，还受到之前输入信号和内部存储器状态的影响。时序逻辑电路通常包含了触发器、计数器、状态机等功能。时序逻辑电路的输出会随着时间的推移而变化，并且可以保留之前的状态信息，以便后续处理，时序逻辑电路可以用于时钟、计数器、加法器等。

# 1.组合逻辑电路

## 1.1.组合逻辑电路分析

根据给定的逻辑电路，找到输入输出的逻辑关系，确定电路的功能，我们后面将会举出例子演示。

```mermaid
flowchart LR
LJT["逻辑图"] --> LJBDS["逻辑表达式"] --> HJBH["化简/变换"] --> ZZB["真值表"] --> GNSM["功能说明"]
```

### 1.1.1.例子 1

![image-20231221110706666](./assets/image-20231221110706666.png)

![image-20231221112917585](./assets/image-20231221112917585.png)

### 1.1.2.例子 2

![image-20231221114113700](./assets/image-20231221114113700.png)

![image-20231221114240855](./assets/image-20231221114240855.png)

>   补充：上述例二如果对结果取反，就是检偶电路。

## 1.2.组合逻辑电路设计

![image-20231221120915229](./assets/image-20231221120915229.png)

由于卡诺图就是按照循环码来设计的，因此可以借助空卡诺图来快速得出顺序序号和格雷码的一一对应关系。

>   补充：若某个 $B_I$ 没给出，则默认给 $0$ 即可，这在上图有所体现。

![image-20231221121432840](./assets/image-20231221121432840.png)

然后根据真值表来设计电路，每次只看一个输出结果 $Y$ 来分析即可，画出四个卡诺图得到化简公式：

![image-20231221121941029](./assets/image-20231221121941029.png)

![image-20231221122142712](./assets/image-20231221122142712.png)

![image-20231221123304226](./assets/image-20231221123304226.png)

## 1.3.组合逻辑电路模块

### 1.3.1.编码器

![image-20231221143903757](./assets/image-20231221143903757.png)

#### 1.3.1.1.二进制编码器

![image-20231221144559739](./assets/image-20231221144559739.png)

![image-20231221144904336](./assets/image-20231221144904336.png)

>   补充：当 $I_1$ 到 $I_7$ 都无效时，$I_0$ 就是有效的。

#### 1.3.1.2.二-十进制编码器

![image-20231221145344565](./assets/image-20231221145344565.png)

![image-20231221145419281](./assets/image-20231221145419281.png)

![image-20231221145501048](./assets/image-20231221145501048.png)

#### 1.3.1.3.优先编码器

“优先”是指“优先级”。

![image-20231221150443605](./assets/image-20231221150443605.png)

![image-20231221150951502](./assets/image-20231221150951502.png)

![image-20231221151059784](./assets/image-20231221151059784.png)

![image-20231221152005889](./assets/image-20231221152005889.png)

![image-20231221152722060](./assets/image-20231221152722060.png)

![image-20231221152930360](./assets/image-20231221152930360.png)

![image-20231221153056490](./assets/image-20231221153056490.png)

![image-20231221153228439](./assets/image-20231221153228439.png)

### 1.3.2.译码器

译码器实际上是将具有特定意义的编码（二进制代码）转化为相应信号输出的过程。

#### 1.3.2.1.二进制译码器

假设设计 `3` 位二进制代码的译码器。

![image-20231226133003482](./assets/image-20231226133003482.png)

![image-20231226133048036](./assets/image-20231226133048036.png)

![image-20231226133400631](./assets/image-20231226133400631.png)

![image-20231226133654683](./assets/image-20231226133654683.png)

![image-20231226133945419](./assets/image-20231226133945419.png)

![image-20231226134354416](./assets/image-20231226134354416.png)

![image-20231226135240166](./assets/image-20231226135240166.png)

注意在芯片中最后的结果是取反的，也就是“低电平有效”，并且还可以利用有效位进行拓展：

![image-20231226135747917](./assets/image-20231226135747917.png)

#### 1.3.2.2.二-十进制译码器

![image-20231226135938189](./assets/image-20231226135938189.png)

![image-20231226140000572](./assets/image-20231226140000572.png)

#### 1.3.2.3.显示译码器

专门搭配数码管，用于显示数字使用，原理也很简单。

![image-20231226141131408](./assets/image-20231226141131408.png)

![image-20231226172109882](./assets/image-20231226172109882.png)

![image-20231226173107828](./assets/image-20231226173107828.png)

![image-20231226173317427](./assets/image-20231226173317427.png)

#### 1.3.2.4.集成编码器

![image-20231226175237647](./assets/image-20231226175237647.png)

![image-20231226175758145](./assets/image-20231226175758145.png)

![image-20231226181247920](./assets/image-20231226181247920.png)

![image-20231226181444183](./assets/image-20231226181444183.png)

![image-20231226182629188](./assets/image-20231226182629188.png)

![image-20231226182812285](./assets/image-20231226182812285.png)

![image-20231226182925220](./assets/image-20231226182925220.png)

![image-20231226183106708](./assets/image-20231226183106708.png)

>   注意 `1`：消隐只会对原本需要显示 `0` 的位置进行灭灯。
>
>   注意 `2`：锁存就会将上一个数据存储起来，无法修改当前锁存的数据。

### 1.3.3.选择器

选择器可以根据地址信号的要求，从多输入数据中选择一条输出。

![image-20231226194112396](./assets/image-20231226194112396.png)

#### 1.3.3.1.四选一数据选择器

![image-20231226194758976](./assets/image-20231226194758976.png)

![image-20231226194857174](./assets/image-20231226194857174.png)

![image-20231226195255264](./assets/image-20231226195255264.png)

![image-20231226195400888](./assets/image-20231226195400888.png)

![image-20231226200040504](./assets/image-20231226200040504.png)

#### 1.3.3.2.八选一数据选择器

![image-20231226200113102](./assets/image-20231226200113102.png)

![image-20231226200018642](./assets/image-20231226200018642.png)

![image-20231226200224839](./assets/image-20231226200224839.png)

![image-20231226200310351](./assets/image-20231226200310351.png)

![image-20231226201855392](./assets/image-20231226201855392.png)

![image-20231226202114615](./assets/image-20231226202114615.png)

### 1.3.4.加法器

#### 1.3.4.1.半加器

![image-20231221125708094](./assets/image-20231221125708094.png)

>   补充：$\sum$ 表示求和，$CO$ 表示进位输出。

#### 1.3.4.2.全加器

![image-20231221132656784](./assets/image-20231221132656784.png)

![image-20231221133415240](./assets/image-20231221133415240.png)

![image-20231221133631825](./assets/image-20231221133631825.png)

#### 1.3.4.3.加法器

![image-20231221133823777](./assets/image-20231221133823777.png)

##### 1.3.4.3.1.串行加法器

![image-20231221133935345](./assets/image-20231221133935345.png)

##### 1.3.4.3.2.并行加法器

![image-20231221134134052](./assets/image-20231221134134052.png)

### 1.3.5.比较器

#### 1.3.5.1.一位比较器

![image-20231221134357620](./assets/image-20231221134357620.png)

![image-20231221135220568](./assets/image-20231221135220568.png)

#### 1.3.5.2.多位比较位

![image-20231221141002543](./assets/image-20231221141002543.png)

![image-20231221141158003](./assets/image-20231221141158003.png)

![image-2023122142409456](./assets/image-20231221142409456.png)

![image-20231221143001134](./assets/image-20231221143001134.png)

![image-20231221143358822](./assets/image-20231221143358822.png)

### 1.3.6.分配器

![image-20231226202509945](./assets/image-20231226202509945.png)

数据分配器没有特有的芯片，一般使用译码器来构成数据分配器。

![image-20231226203445096](./assets/image-20231226203445096.png)

## 1.4.组合逻辑电路实现

组合逻辑函数的电路设计有多种实现，可以用基础元件实现，也可以用芯片实现：

![image-20231226203817881](./assets/image-20231226203817881.png)

如果对逻辑函数两次取反变成与非表达式：

![image-20231226203934982](./assets/image-20231226203934982.png)

那我们如何使用芯片来实现呢？主要是使用译码器和选择器来实现，下面会详细展开。

![image-20231228085917874](./assets/image-20231228085917874.png)

![image-20231226204246288](./assets/image-20231226204246288.png)

### 1.4.1.译码器实现组合逻辑电路

如果不使用基础的元件，也可以利用译码器可以输出最小项来得到逻辑函数。

![image-20231228090236304](./assets/image-20231228090236304.png)

![image-20231228090601919](./assets/image-20231228090601919.png)

![image-20231228090630634](./assets/image-20231228090630634.png)

![image-20231228091205153](./assets/image-20231228091205153.png)

![image-20231228092020856](./assets/image-20231228092020856.png)

![image-20231228092142675](./assets/image-20231228092142675.png)

![image-20231228092451761](./assets/image-20231228092451761.png)

>   注意：函数逻辑式是与或式，因此只要一个最小项为真即可，逻辑函数内只会根据一个最小项输出函数值（最小项只有一个为 $1$，其他都为 $0$）。

### 1.4.2.选择器实现组合逻辑电路

如果不使用基础的元件，也可以利用选择器可以根据 $D_i$ 的取值直接得到对应的逻辑函数。

![image-20231228092812288](./assets/image-20231228092812288.png)

![image-20231228092845512](./assets/image-20231228092845512.png)

![image-20231228093008317](./assets/image-20231228093008317.png)

![image-20231228101342861](./assets/image-20231228101342861.png)

![image-20231228101416243](./assets/image-20231228101416243.png)

![image-20231228104458343](./assets/image-20231228104458343.png)

第二种方法值得推荐。

![image-20231228111217190](./assets/image-20231228111217190.png)

![image-20231228111248692](./assets/image-20231228111248692.png)

![image-20231228111342220](./assets/image-20231228111342220.png)

![image-20231228111720454](./assets/image-20231228111720454.png)

 ![image-20231228111912370](./assets/image-20231228111912370.png)

![image-20231228112218496](./assets/image-20231228112218496.png)

![image-20231228112555473](./assets/image-20231228112555473.png)

![image-20231228112729399](./assets/image-20231228112729399.png)

![image-20231228112926388](./assets/image-20231228112926388.png)

## 1.5.组合逻辑电路现象

这个先忽略，待补充...

### 1.5.1.竞争-冒险现象的原因

### 1.5.2.竞争-冒险现象的解决



# 2.半导体存储电路

触发器简写为 `FF` ，又称为“双稳态触发器”。

![image-20231228114243148](./assets/image-20231228114243148.png)

![image-20231228114626528](./assets/image-20231228114626528.png)

![image-20231228115024996](./assets/image-20231228115024996.png)

![image-20231228115233741](./assets/image-20231228115233741.png)

## 2.1.基本触发器

### 2.1.1.与非构成的基本 RS 触发器



### 2.1.2.或非构成的基本 RS 触发器



### 2.1.3.集成 RS 触发器



### 2.1.4.消抖器



## 2.2.同步触发器

### 2.2.1.同步 RS 触发器



### 2.2.2.同步 D 触发器



## 2.3.边沿触发器



### 2.3.1.边沿 D 触发器



### 2.3.2.边沿 JK 触发器



# 3.时序逻辑电路



