-- Bibliotecas
library IEEE;
use IEEE.std_logic_1164.all;

-- Declaracion de entidad
entity sumNb is
  generic(
    N: natural := 4
  );
	port(
		a_i:  in std_logic_vector(N-1 downto 0);
		b_i:  in std_logic_vector(N-1 downto 0);
		ci_i: in std_logic;
		s_o:  out std_logic_vector(N-1 downto 0);
		co_o: out std_logic
	);
end entity sumNb;

-- Cuerpo de arquitectura
architecture sumNb_arq of sumNb is
	-- Parte declarativa
	signal aux: std_logic_vector(N downto 0); -- N y no N-1 porque siempre que hayan N sumadores deberan haber N+1 señales para conectarlos
begin
	-- Parte descriptiva
	
	sumNb_gen: for i in 0 to N-1 generate
	   sum1b_inst: entity work.sum1b
    	   port map(
	          a_i  => a_i(i),
    	       b_i  => b_i(i),
	          ci_i => aux(i),
	          s_o  => s_o(i),
	          co_o => aux(i+1)
	      );
	 end generate;
	 
	 aux(0) <= ci_i; -- Puede estar en cualquier parte de la sección descriptiva
	 co_o <= aux(N);
	
end architecture sum1b_arq;