# üöÄ **MIPS Processor - Monocycle and Pipeline Implementation**

Este projeto apresenta duas implementa√ß√µes de um processador **MIPS** em VHDL:

1. **Monociclo**: Cada instru√ß√£o √© executada em um √∫nico ciclo de clock.  
2. **Pipeline**: A execu√ß√£o √© dividida em est√°gios, permitindo o processamento simult√¢neo de m√∫ltiplas instru√ß√µes, aumentando a efici√™ncia.

---

## üìù **Descri√ß√£o do Projeto**

O processador possui as seguintes caracter√≠sticas:

- **Mem√≥ria de Instru√ß√µes**: 255 posi√ß√µes.
- **Mem√≥ria de Dados**: 255 posi√ß√µes.
- **Banco de Registradores**: 16 registradores de 16 bits cada.
- **Instru√ß√µes**: Suporte para opera√ß√µes b√°sicas como **SW**, **LW**, **ADD**, **SUB**, **MUL**, **BNE**, **BEQ** e **JMP**.

Foram simuladas as execu√ß√µes de ambos os processadores utilizando o software **ModelSim**, como apresentado nas imagens dos resultados.

---

## üõ†Ô∏è **Arquitetura**

### **Monociclo**
- A execu√ß√£o da instru√ß√£o ocorre em um √∫nico ciclo.
- Cada etapa (IF, ID, EX, MEM, WB) √© realizada de forma sequencial dentro de um √∫nico clock.

**Instru√ß√µes Testadas:**

| **Instru√ß√£o** | **Formato**                                    | **Descri√ß√£o**                           |
|---------------|-----------------------------------------------|----------------------------------------|
| SW            | `111 0 REG(4bits) ENDERE√áO_MEMORIA(8bits)`                         | Armazena um valor do registrador na mem√≥ria. |
| BNE           | `101 0 DESLOCAMENTO(4bits) REG0(4bits) REG1(4bits)`                      | Salta se os registradores REG0 e REG1 forem diferentes. |
| LW            | `000 0 REG(4bits) ENDERE√áO_MEMORIA(8bits)`                         | Carrega um valor da mem√≥ria para um registrador. |
| ADD           | `001 0 REG_DEST(4bits) REG0(4bits) REG1(4bits)`                   | Soma dois registradores e armazena o resultado. |
| JMP           | `110 00000 ENDERE√áO_MEMORIA(8bits)`                         | Salta para um endere√ßo especificado. |

---

### **Pipeline**
- A execu√ß√£o √© dividida em est√°gios:
  - **IF**: Busca de instru√ß√£o.
  - **ID**: Decodifica√ß√£o da instru√ß√£o.
  - **EX**: Execu√ß√£o (opera√ß√µes da ULA).
  - **MEM**: Acesso √† mem√≥ria.
  - **WB**: Escrita de volta no registrador.
- M√∫ltiplas instru√ß√µes s√£o processadas simultaneamente em diferentes est√°gios.

**Instru√ß√µes Testadas:**

| **Instru√ß√£o** | **Formato**                                    | **Descri√ß√£o**                           |
|---------------|-----------------------------------------------|----------------------------------------|
| LW            | `000 0 REG 00000010`                         | Carrega um valor da mem√≥ria para um registrador. |
| ADD           | `001 0 REG_DEST REG0 REG1`                   | Soma dois registradores e armazena o resultado. |
| SW            | `111 0 REG 00000001`                         | Armazena um valor do registrador na mem√≥ria. |

---

## üì∑ **Resultados da Simula√ß√£o**

### **Monociclo**
A imagem abaixo mostra a execu√ß√£o das instru√ß√µes no processador monociclo, onde cada instru√ß√£o leva um ciclo completo para ser conclu√≠da:

![Simula√ß√£o Monociclo](./MONO.png)

### **Pipeline**
A imagem abaixo apresenta o funcionamento do processador pipeline, onde m√∫ltiplas instru√ß√µes s√£o executadas simultaneamente em diferentes est√°gios:

![Simula√ß√£o Pipeline](./PIPELINE.png)

---

## üöÄ **Como Executar o Projeto**

1. Instale o software **ModelSim** ou qualquer simulador de VHDL compat√≠vel.
2. Clone este reposit√≥rio:
   ```bash
   git clone https://github.com/seu-usuario/mips-processor
   cd mips-processor
