module Phy_inst_tx_pma_div_clkout_bfm_ip (
		input  wire [0:0] sig_clk  // conduit.clk
	);
endmodule

