# 8086CPU
> 概念简答

## 2.1  8086 CPU的内部结构
#### 内部组成
- 16位，16根数据总线
- 20根地址总线，直接寻址空间1MB
- 组成
    - 指令执行单元 EU - Execution Unit
        - 执行指令
    - 总线接口单元 BIU - Bus Interface Unit
        - 在内存IO和CPU间交换数据即指令/操作数
- 工作过程-流水线（略）

#### 寄存器结构
##### 数据寄存器
- AX、BX、CX、DX，存放16位数据信息或地址信息
- 每个16位寄存器可分成2个8位寄存器，只能存放8位数据，不能存放地址
- AX（Accumulator）累加器，在编程中用得最多
- AX、AH和AL在乘、除法中有专门用途
- BX（Base）基地址指针，可存放偏移地址
- CX（Count）计数寄存器，在循环操作时作计数器
- DX（Data）数据寄存器，在乘、除法及I/O端口操作时有专门用途

##### 地址指针和变址寄存器
- 地址指针和变址寄存器SP、BP、SI、DI以及基址寄存器BX，可与段寄存器配合使用，实现灵活寻址
- 堆栈指针SP（Stack Pointer）和基址指针BP（Base Pointer）可与堆栈段寄存器SS（Stack Segment）联合使用，用于设置或访问堆栈段
- DS:SI指向源串数据，ES:DI指向目的串，用于字符串操作
- 源变址寄存器SI（Source Index）和目的变址寄存器DI（Destination Index）具有基址寄存器BX的功能，也可做通用寄存器

##### 段寄存器
- 代码段寄存器CS（Code Segment）
- 数据段寄存器DS（Data Segment）
- 堆栈段寄存器SS（Stack Segment）
- 附加段寄存器ES（Extra Segment）
- 8086/8088用分段技术寻址，用一组段寄存器将1MB空间分成若干64KB逻辑段，段内设偏移地址
- 段寄存器存放各段始址的高16位，称为段基地址或段基址
- 段基址与段内偏址Offset(SP、BP、SI、DI、BX)组合可形成20位物理地址

##### 指令指针寄存器IP（Instruction Pointer）
- IP指向将要执行的下条指令的偏移地址，由CS：IP决定
- 用户程序不能对IP进行存取，只能由BIU自动修改

##### 标志寄存器 ×9
- 状态标志
    - 进位标志CF（Carry Flag） 
        - 最高位向前一位产生进位或借位
        - 两个无符号数进行加减运算时/位移操作有意义
    - 奇偶校验标志PF（Parity Flag） 
        - 运算结果低8位有偶数个1
    - 辅助进位标志AF（Auxiliary Flag）
        - 半进位标志
        - 8位加减运算中，低4位向高4位有进位或借位
        - 在BCD数运算时AF才有意义，配合调整指令
    - 零标志ZF（Zero Flag） 
        - 运算结果为0
    - 符号标志SF（Sign Flag）
        - 运算结果最高位
        - 在带符号数运算时有意义
    - 溢出标志OF（Overflow Flag）
        - 结果超出了机器能表示的范围
        - 在带符号数运算时有意义
- 状态标志使用
    - 带符号数，SF、OF标志
    - 无符号数，CF标志
    - BCD数，AF标志
    - 任何类型，ZF、PF标志
- 控制标志
    - 陷阱标志TF（Trap Flag）
        - 若TF=1，CPU处于单步工作方式。每执行完一条指令，自动产生一次单步中断，将寄存器、存储器等内容显示在屏幕上
    - 中断标志IF（Interrupt Flag）
        - IF=1时，允许CPU响应可屏蔽中断，IF=0时，禁止响应该中断
    - 方向标志DF（Direction Flag）
        - 控制字符串操作指令中地址指针变化的方向
        - 若DF=0，指针SI、DI自动递增；若DF=1，自动递减


## 2.2  8086/8088 CPU的引脚功能(引脚特性和作用)
> 作用？结合后续章节？

> 信号上的横线表示低电平有效

#### AD15~AD0 （Address Data Bus）
- 地址/数据总线，双向、三态、分时复用
- 分时复用技术：CPU访向内存或I/O设备时，先在AD线上传送地址信号，并锁存起来，再传送数据信号，在时间上把地址/数据信号分开
- 8088只需传送8位数据，只有AD7~AD0为地址/数据线，A15~A8上只传送地址信号

#### A19/S6~A16/S3（Address/Status）
- 地址/状态线
- 在T1周期用作高4位地址A19~A16，存储器操作时需锁存；I/O操作时，高4位无效，仅用A15~A0寻址
- 在T2~T4周期，用作状态信号S6~S3。其中S60；S5=1允许可屏蔽中断，S5=0禁止；S4 S3指出当前使用的段寄存器

#### <span style="text-decoration:overline;">RD
- （Read）读信号
- 为0时，允许CPU从存储器或I/O端口读出数据

#### <span style="text-decoration:overline;">WR
- （Write）写信号
- 为0时，允许CPU向存储器或I/O端口写入数据

#### M/<span style="text-decoration:overline;">IO
- （Memory/Input and Output）存储器或I/O端口控制信号
- 高电平时访问内存, 低电平时访问I/O端口
- 8088相反

#### CLK
- 时钟信号，是外部时钟产生器8284A提供的基本定时脉冲

#### RESET
- 复位信号，至少要维持4个时钟周期
- 复位后CPU停止所有操作，总线无效；使DS、ES、SS、FLAGS、IF清0，CS: IP=FFFF: 0000H；使指令队列变空，禁止中断
- 复位结束后，CPU执行重启动过程

#### 与中断有关的信号
1. INTR（Interrupt Request）
    - 可屏蔽中断请求信号
    - 当INTR=1时，若FLAGS的IF=1，则允许CPU响应可屏蔽中断；若IF=0，则不能响应
2. NMI（Non-Maskable Interrupt）
    - 不可屏蔽中断请求信号
    - 不能用软件屏蔽，也不受IF标志的影响

3. <span style="text-decoration:overline;">INTA</span>（Interrupt Acknowledge）
    - 中断响应信号
    - 在CPU响应外部可屏蔽中断请求后，向外设发出的回答信号。

#### HOLD（Hold Request） HLDA（Hold Acknowledge）
- 总线保持请求/总线保持响应信号
- 在DMA操作时使用。

#### ALE（Address Latch Enable）
- 地址锁存允许信号

#### DT/<span style="text-decoration:overline;">R</span>（Data Transmit/Receive）
- 数据发送/接收信号，用来控制数据传送的方向:
    - 为1时，CPU用写操作向外部发送数据
    - 为0时，CPU读取外部传送过来的数据。

#### <span style="text-decoration:overline;">DEN</span>（Data Enable）
- 数据允许信号
- 为0时允许CPU发送或接收数据

#### READY
- 准备就绪信号
- READY=0，被访问的存储器或I/O端口还未准备好，T3周期结束后自动插入等待周期Tw
- READY=1，已准备好，则进入T4周期，完成数据传送。

#### <span style="text-decoration:overline;">TEST</span>
- 测试信号

### 最大模式复用信号
#### QS~1~、QS~0~（Instruction Queue Status）
- 指令队列状态信号。指示CPU中指令队列的当前状态组合功能

#### <span style="text-decoration:overline;">S</span>~2~~<span style="text-decoration:overline;">S</span>~0~（Bus Cycle Status）
- 总线周期状态信号。CPU将它们传送给8288总线控制器，经8288译码后产生CPU的总线周期类型信号

#### <span style="text-decoration:overline;">LOCK</span>
- 总线封锁信号
- 低电平时，CPU不允许其他主控者（DMA）获得对主线的控制权

#### <span style="text-decoration:overline;">RQ/GT~1~ RQ/GT~2~</span>（Request/Grant）
- 总线请求信号输入/总线请求允许信号输出

#### <span style="text-decoration:overline;">BHE</span>/S~7~（Bus High Enable/Status）
- 高8位总线允许/状态信号，用在8086中
- 低电平时，高8位数据总线D15~D8有效。状态位S7始终为1。

#### <span style="text-decoration:overline;">SS</span>~0~ 
- 8088最小模式信号，相当于最大模式下的S0信号 ???

#### MN/<span style="text-decoration:overline;">MX</span>（Minimum/Maximum）
- 最小/最大模式选择信号
- 接+5V，CPU工作于最小模式，组成单处理器系统
- 接地，CPU工作于最大模式，支持构成多处理器系统

#### V~cc~和GND
- Vcc电源输入，为CPU提供+5V电源
- GND是接地引脚

## 2.3  8086的存储器组织
> 计算物理地址

- 8086/8088 只能工作于实模式，仅能访问1MB存储器
- 80286及以上CPU可工作于实模式和保护模式。在保护模式下，寻址范围为
    - 80286：寻址16MB内存
    - 80386：寻址4GB内存

#### 段地址和偏移地址
> 8086/8088有20根地址线，寻址1MB单元，1MB内存空间分成多个逻辑段，每段最大64KB，段内地址连续，各段相互独立，可连续排列，也可部分重叠或完全重叠
- 物理地址：每个单元的20位绝对地址
- 逻辑地址：两个16位寄存器形成20位地址，形式为 ++段地址：偏移量++
- 由逻辑地址转换为物理地址(BIU地址加法器)：
    - 20位物理地址=段基地址×16+16位偏移量
    - 段寄存器中的16位数自动左移4位+16位偏移量
- 实模式下，只能从能被16整除的那些单元开始分段
- 一个物理地址可以由不同的逻辑地址来形成

##### 默认组合
- CS和IP组合寻址下一条要执行指令的字节单元
- SS和SP、BP组合寻址存储器堆栈段中的数据
- DS和BX、SI、DI组合寻址数据段中的8位或16位数据
- ES和DI组合寻址目的串地址
- SS和SP给定堆栈的位置和长度
    - SS=2000H SP=1300H
    - 2000:0000H ~ 2000:(1300H-1)

#### 8086存储器的分体结构
- 略


## 2.4  8086的工作模式和总线操作
- 最小模式用于单机系统，送到存储器和I/O接口的所有信号都由CPU产生
- 最大模式用于多处理机系统，某些控制信号由8288总线控制器产生（译出/S0，/S1，/S2三个状态信号），主要用于包含数值协处理器（Numeric Data Processor, NDP）8087的系统中

#### 最小模式系统（略）
#### 最大模式系统（略）
#### 总线操作时序（略）


## 习题
- 10 什么叫堆栈，有什么用处，如何设置
    - 在存储器中开辟的一个区域
    - 用来存放需要暂时保存的数据
    - 使用时通过设置SS和SP寄存器来给定堆栈的位置和长度。
- 13 8086的最小模式硬件电路主要有哪些部件组成，为什么要用地址锁存器、数据缓冲器和时钟产生器
    - 8086CPU，存储器，I/O接口芯片，1片8284时钟发生器，3片8282地址锁存器，2 片8286双向数据总线收发器
    - 为了减少引脚的数量，8086CPU 的地址引脚和数据引脚分时复用，为了保证在总线操
      作周期中地址信号能有效而稳定的输出，必须使用地址锁存器