TimeQuest Timing Analyzer report for Chen_Kevin_16x4SRAM
Mon Mar 11 12:25:09 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'Chen_Kevin_CS'
 12. Slow Model Hold: 'Chen_Kevin_CS'
 13. Slow Model Minimum Pulse Width: 'Chen_Kevin_Keys[0]'
 14. Slow Model Minimum Pulse Width: 'Chen_Kevin_CS'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'Chen_Kevin_CS'
 27. Fast Model Hold: 'Chen_Kevin_CS'
 28. Fast Model Minimum Pulse Width: 'Chen_Kevin_Keys[0]'
 29. Fast Model Minimum Pulse Width: 'Chen_Kevin_CS'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Propagation Delay
 35. Minimum Propagation Delay
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Progagation Delay
 42. Minimum Progagation Delay
 43. Setup Transfers
 44. Hold Transfers
 45. Report TCCS
 46. Report RSKM
 47. Unconstrained Paths
 48. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Chen_Kevin_16x4SRAM                                               ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                 ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; Clock Name         ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+
; Chen_Kevin_CS      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Chen_Kevin_CS }      ;
; Chen_Kevin_Keys[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Chen_Kevin_Keys[0] } ;
+--------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------+


+-----------------------------------------------------+
; Slow Model Fmax Summary                             ;
+------------+-----------------+---------------+------+
; Fmax       ; Restricted Fmax ; Clock Name    ; Note ;
+------------+-----------------+---------------+------+
; 220.56 MHz ; 220.56 MHz      ; Chen_Kevin_CS ;      ;
+------------+-----------------+---------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------+
; Slow Model Setup Summary               ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; Chen_Kevin_CS ; -2.242 ; -750.243      ;
+---------------+--------+---------------+


+----------------------------------------+
; Slow Model Hold Summary                ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; Chen_Kevin_CS ; -0.018 ; -0.018        ;
+---------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------+
; Slow Model Minimum Pulse Width Summary      ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; Chen_Kevin_Keys[0] ; -1.380 ; -1.380        ;
; Chen_Kevin_CS      ; -1.222 ; -1.222        ;
+--------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Chen_Kevin_CS'                                                                                                                                                                                                                                                                                                                                   ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                            ; To Node                                                                                                                               ; Launch Clock       ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------------+--------------+------------+------------+
; -2.242 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[15]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.598      ; 1.221      ;
; -2.137 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[28]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.523      ; 1.223      ;
; -1.887 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[25]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.556      ; 0.942      ;
; -1.867 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[9]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.327      ; 0.724      ;
; -1.773 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[25]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.318      ; 1.047      ;
; -1.767 ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS      ; Chen_Kevin_CS ; 0.500        ; 0.203      ; 0.415      ;
; -1.759 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[28]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.465      ; 1.203      ;
; -1.746 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[24]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.470      ; 1.168      ;
; -1.736 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[24]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.405      ; 1.064      ;
; -1.682 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[25]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.606      ; 0.932      ;
; -1.650 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[28]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.464      ; 1.202      ;
; -1.600 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[11]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.410      ; 1.147      ;
; -1.570 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[11]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.486      ; 1.152      ;
; -1.562 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[13]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.378      ; 0.984      ;
; -1.531 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[24]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1    ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.450      ; 1.074      ;
; -1.525 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[28]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.425      ; 0.908      ;
; -1.522 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[28]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.499      ; 1.225      ;
; -1.520 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[9]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.597      ; 1.236      ;
; -1.517 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[11]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1    ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.492      ; 1.154      ;
; -1.511 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[12]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.317      ; 0.444      ;
; -1.492 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[9]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.356      ; 1.189      ;
; -1.489 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[24]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.294      ; 1.152      ;
; -1.489 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[24]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.487      ; 1.137      ;
; -1.485 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[15]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.487      ; 1.201      ;
; -1.478 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[25]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.596      ; 1.310      ;
; -1.478 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[24]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.340      ; 1.141      ;
; -1.478 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[9]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.577      ; 1.236      ;
; -1.473 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[12]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.214      ; 0.731      ;
; -1.462 ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS      ; Chen_Kevin_CS ; 0.500        ; 0.189      ; 0.535      ;
; -1.458 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[12]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.541      ; 1.139      ;
; -1.445 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[29]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.582      ; 1.195      ;
; -1.445 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[30]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.460      ; 1.242      ;
; -1.440 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[30]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.257      ; 1.079      ;
; -1.438 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[27]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.440      ; 0.980      ;
; -1.431 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[28]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.429      ; 1.203      ;
; -1.425 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[30]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.390      ; 1.213      ;
; -1.418 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[30]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.805      ; 1.573      ;
; -1.418 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[9]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.462      ; 1.236      ;
; -1.401 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[29]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.583      ; 1.133      ;
; -1.401 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[14]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.578      ; 0.942      ;
; -1.395 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[30]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.410      ; 0.927      ;
; -1.394 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[24]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.447      ; 1.285      ;
; -1.388 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[8]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.321      ; 0.945      ;
; -1.388 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[26]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.476      ; 0.943      ;
; -1.385 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[25]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.519      ; 0.960      ;
; -1.381 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[12]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.551      ; 0.903      ;
; -1.366 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[30]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.151      ; 0.992      ;
; -1.366 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[10]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.509      ; 1.194      ;
; -1.362 ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS      ; Chen_Kevin_CS ; 0.500        ; 0.151      ; 0.408      ;
; -1.361 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[28]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.476      ; 1.222      ;
; -1.360 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[10]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.467      ; 1.192      ;
; -1.358 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[30]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.362      ; 1.238      ;
; -1.357 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[15]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.493      ; 0.955      ;
; -1.357 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[28]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.360      ; 0.905      ;
; -1.342 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[9]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.529      ; 1.236      ;
; -1.335 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[30]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.179      ; 0.964      ;
; -1.333 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[13]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1    ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.546      ; 0.983      ;
; -1.330 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[28]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1    ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.392      ; 0.909      ;
; -1.328 ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS      ; Chen_Kevin_CS ; 0.500        ; 0.247      ; 0.399      ;
; -1.326 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[31]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.254      ; 0.938      ;
; -1.323 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[24]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.268      ; 0.910      ;
; -1.322 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[30]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.229      ; 0.993      ;
; -1.320 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[26]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.539      ; 1.211      ;
; -1.314 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[14]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.519      ; 1.181      ;
; -1.303 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[24]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.179      ; 0.863      ;
; -1.302 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[28]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.548      ; 1.199      ;
; -1.302 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[28]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.570      ; 1.221      ;
; -1.299 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[30]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.586      ; 1.244      ;
; -1.298 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[29]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.232      ; 0.865      ;
; -1.295 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[10]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.461      ; 0.877      ;
; -1.295 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[9]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.332      ; 1.170      ;
; -1.290 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[24]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.333      ; 1.145      ;
; -1.288 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[28]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.549      ; 1.200      ;
; -1.278 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[29]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.542      ; 1.151      ;
; -1.272 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[24]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.326      ; 1.146      ;
; -1.271 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[9]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.458      ; 0.838      ;
; -1.271 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[29]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.580      ; 1.197      ;
; -1.269 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[10]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.536      ; 1.242      ;
; -1.269 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[12]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.537      ; 1.140      ;
; -1.266 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[15]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.568      ; 0.965      ;
; -1.263 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[14]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.536      ; 0.914      ;
; -1.262 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[24]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.367      ; 1.063      ;
; -1.262 ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1|inst1~1   ; Chen_Kevin_CS      ; Chen_Kevin_CS ; 0.500        ; -0.025     ; 0.411      ;
; -1.259 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[24]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.477      ; 0.921      ;
; -1.255 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[9]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.430      ; 1.236      ;
; -1.247 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[0]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 1.000        ; 0.628      ; 0.963      ;
; -1.247 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[14]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.568      ; 1.049      ;
; -1.243 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[26]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.273      ; 0.688      ;
; -1.243 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[13]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.634      ; 1.319      ;
; -1.239 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[9]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.509      ; 0.967      ;
; -1.235 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[29]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.261      ; 0.867      ;
; -1.231 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[11]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.605      ; 1.161      ;
; -1.225 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[10]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.682      ; 1.243      ;
; -1.224 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[13]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.284      ; 0.445      ;
; -1.217 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[29]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.548      ; 1.138      ;
; -1.216 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[15]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.413      ; 0.959      ;
; -1.214 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[24]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.344      ; 0.909      ;
; -1.212 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[31]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.280      ; 0.739      ;
; -1.211 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[10]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.623      ; 1.283      ;
; -1.207 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[24]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.160      ; 0.728      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Chen_Kevin_CS'                                                                                                                                                                                                                                                                                                                                    ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                            ; To Node                                                                                                                               ; Launch Clock       ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------------+--------------+------------+------------+
; -0.018 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[2]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst|inst1~1    ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.960      ; 0.942      ;
; 0.100  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[16]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.358      ; 0.458      ;
; 0.104  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[3]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst|inst1~1    ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.326      ; 0.430      ;
; 0.114  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[17]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.653      ; 0.767      ;
; 0.118  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[16]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1    ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.340      ; 0.458      ;
; 0.121  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[19]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.582      ; 0.703      ;
; 0.128  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[16]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.335      ; 0.463      ;
; 0.132  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[21]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.477      ; 0.609      ;
; 0.132  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[1]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.329      ; 0.461      ;
; 0.135  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[0]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst|inst1~1    ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.423      ; 0.558      ;
; 0.161  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[6]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.489      ; 0.650      ;
; 0.161  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[16]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.303      ; 0.464      ;
; 0.171  ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS      ; Chen_Kevin_CS ; -0.500       ; 0.729      ; 0.400      ;
; 0.180  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[6]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.765      ; 0.945      ;
; 0.182  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[16]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.277      ; 0.459      ;
; 0.184  ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS      ; Chen_Kevin_CS ; -0.500       ; 0.719      ; 0.403      ;
; 0.185  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[4]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.423      ; 0.608      ;
; 0.188  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[7]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.432      ; 0.620      ;
; 0.193  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[20]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.712      ; 0.905      ;
; 0.195  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[0]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst|inst1~1    ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.366      ; 0.561      ;
; 0.211  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[21]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.497      ; 0.708      ;
; 0.214  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[6]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.439      ; 0.653      ;
; 0.214  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[19]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.436      ; 0.650      ;
; 0.215  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[18]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.226      ; 0.441      ;
; 0.224  ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS      ; Chen_Kevin_CS ; -0.500       ; 0.676      ; 0.400      ;
; 0.227  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[1]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst|inst1~1    ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.663      ; 0.890      ;
; 0.229  ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS      ; Chen_Kevin_CS ; -0.500       ; 0.680      ; 0.409      ;
; 0.231  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[6]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.419      ; 0.650      ;
; 0.232  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[6]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.418      ; 0.650      ;
; 0.232  ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS      ; Chen_Kevin_CS ; -0.500       ; 0.670      ; 0.402      ;
; 0.234  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[1]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst|inst1~1    ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.654      ; 0.888      ;
; 0.244  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[17]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1    ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.600      ; 0.844      ;
; 0.247  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[7]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.607      ; 0.854      ;
; 0.247  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[21]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.211      ; 0.458      ;
; 0.248  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[7]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.912      ; 1.160      ;
; 0.250  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[2]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1     ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.583      ; 0.833      ;
; 0.250  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[21]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.454      ; 0.704      ;
; 0.252  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[16]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.580      ; 0.832      ;
; 0.254  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[6]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1    ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.697      ; 0.951      ;
; 0.255  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[4]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.615      ; 0.870      ;
; 0.259  ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS      ; Chen_Kevin_CS ; -0.500       ; 0.670      ; 0.429      ;
; 0.260  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[23]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.374      ; 0.634      ;
; 0.263  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[21]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.347      ; 0.610      ;
; 0.264  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[2]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst|inst1~1    ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.678      ; 0.942      ;
; 0.264  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[21]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.494      ; 0.758      ;
; 0.269  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[2]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.315      ; 0.584      ;
; 0.270  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[2]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.310      ; 0.580      ;
; 0.273  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[2]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1    ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.784      ; 1.057      ;
; 0.274  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[21]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.336      ; 0.610      ;
; 0.278  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[17]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.603      ; 0.881      ;
; 0.278  ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS      ; Chen_Kevin_CS ; -0.500       ; 0.625      ; 0.403      ;
; 0.279  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[5]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.954      ; 1.233      ;
; 0.281  ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS      ; Chen_Kevin_CS ; -0.500       ; 0.619      ; 0.400      ;
; 0.285  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[7]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1    ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.568      ; 0.853      ;
; 0.285  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[2]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.294      ; 0.579      ;
; 0.286  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[7]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.897      ; 1.183      ;
; 0.287  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[19]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.362      ; 0.649      ;
; 0.287  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[2]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.297      ; 0.584      ;
; 0.288  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[5]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1    ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.639      ; 0.927      ;
; 0.289  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[6]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.658      ; 0.947      ;
; 0.291  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[18]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.148      ; 0.439      ;
; 0.291  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[4]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.350      ; 0.641      ;
; 0.292  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[5]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.342      ; 0.634      ;
; 0.293  ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS      ; Chen_Kevin_CS ; -0.500       ; 0.617      ; 0.410      ;
; 0.294  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[2]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst|inst1~1    ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.645      ; 0.939      ;
; 0.297  ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS      ; Chen_Kevin_CS ; -0.500       ; 0.615      ; 0.412      ;
; 0.298  ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS      ; Chen_Kevin_CS ; -0.500       ; 0.602      ; 0.400      ;
; 0.300  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[4]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.342      ; 0.642      ;
; 0.301  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[16]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.586      ; 0.887      ;
; 0.305  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[1]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst|inst1~1    ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.627      ; 0.932      ;
; 0.306  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[2]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.641      ; 0.947      ;
; 0.307  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[2]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst|inst1~1    ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.629      ; 0.936      ;
; 0.311  ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1|inst1~2  ; Chen_Kevin_CS      ; Chen_Kevin_CS ; -0.500       ; 0.595      ; 0.406      ;
; 0.312  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[21]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.298      ; 0.610      ;
; 0.313  ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS      ; Chen_Kevin_CS ; -0.500       ; 0.604      ; 0.417      ;
; 0.316  ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS      ; Chen_Kevin_CS ; -0.500       ; 0.592      ; 0.408      ;
; 0.318  ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS      ; Chen_Kevin_CS ; -0.500       ; 0.585      ; 0.403      ;
; 0.321  ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS      ; Chen_Kevin_CS ; -0.500       ; 0.583      ; 0.404      ;
; 0.324  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[0]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.635      ; 0.959      ;
; 0.324  ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS      ; Chen_Kevin_CS ; -0.500       ; 0.583      ; 0.407      ;
; 0.328  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[0]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.637      ; 0.965      ;
; 0.329  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[18]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.396      ; 0.725      ;
; 0.329  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[19]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.324      ; 0.653      ;
; 0.329  ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS      ; Chen_Kevin_CS ; -0.500       ; 0.577      ; 0.406      ;
; 0.331  ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS      ; Chen_Kevin_CS ; -0.500       ; 0.569      ; 0.400      ;
; 0.333  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[3]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1     ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.596      ; 0.929      ;
; 0.335  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[0]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.628      ; 0.963      ;
; 0.336  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[1]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst|inst1~1    ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.582      ; 0.918      ;
; 0.337  ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS      ; Chen_Kevin_CS ; -0.500       ; 0.567      ; 0.404      ;
; 0.337  ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS      ; Chen_Kevin_CS ; -0.500       ; 0.575      ; 0.412      ;
; 0.338  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[1]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst|inst1~1    ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.300      ; 0.638      ;
; 0.338  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[19]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.318      ; 0.656      ;
; 0.341  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[16]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.538      ; 0.879      ;
; 0.342  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[5]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.295      ; 0.637      ;
; 0.342  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[3]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.587      ; 0.929      ;
; 0.342  ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS      ; Chen_Kevin_CS ; -0.500       ; 0.562      ; 0.404      ;
; 0.343  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[3]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.589      ; 0.932      ;
; 0.343  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[17]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.581      ; 0.924      ;
; 0.343  ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS      ; Chen_Kevin_CS ; -0.500       ; 0.567      ; 0.410      ;
; 0.344  ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[23]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.508      ; 0.852      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Chen_Kevin_Keys[0]'                                                                                                     ;
+--------+--------------+----------------+------------------+--------------------+------------+------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                                                     ;
+--------+--------------+----------------+------------------+--------------------+------------+------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_Keys[0]                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[0]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[0]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Fall       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[10] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Fall       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[10] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Fall       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[11] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Fall       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[11] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Fall       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[12] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Fall       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[12] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Fall       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[13] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Fall       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[13] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Fall       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[14] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Fall       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[14] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Fall       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[15] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Fall       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[15] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[16] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[16] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[17] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[17] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[18] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[18] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[19] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[19] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[1]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[1]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[20] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[20] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[21] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[21] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[22] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[22] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[23] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[23] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Fall       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[24] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Fall       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[24] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Fall       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[25] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Fall       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[25] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Fall       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[26] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Fall       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[26] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Fall       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[27] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Fall       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[27] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Fall       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[28] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Fall       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[28] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Fall       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[29] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Fall       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[29] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[2]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[2]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Fall       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[30] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Fall       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[30] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Fall       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[31] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Fall       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[31] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[3]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[3]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[4]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[4]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[5]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[5]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[6]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[6]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[7]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[7]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Fall       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[8]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Fall       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[8]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Fall       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[9]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Fall       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_Keys[0]|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_Keys[0]|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Rise       ; inst10|Chen_Kevin_Output[0]|datad                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Rise       ; inst10|Chen_Kevin_Output[0]|datad                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Rise       ; inst10|Chen_Kevin_Output[10]|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Rise       ; inst10|Chen_Kevin_Output[10]|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Rise       ; inst10|Chen_Kevin_Output[11]|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Rise       ; inst10|Chen_Kevin_Output[11]|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Rise       ; inst10|Chen_Kevin_Output[12]|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Rise       ; inst10|Chen_Kevin_Output[12]|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Rise       ; inst10|Chen_Kevin_Output[13]|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Rise       ; inst10|Chen_Kevin_Output[13]|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Rise       ; inst10|Chen_Kevin_Output[14]|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Rise       ; inst10|Chen_Kevin_Output[14]|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Rise       ; inst10|Chen_Kevin_Output[15]|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Rise       ; inst10|Chen_Kevin_Output[15]|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Fall       ; inst10|Chen_Kevin_Output[16]|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Fall       ; inst10|Chen_Kevin_Output[16]|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Fall       ; inst10|Chen_Kevin_Output[17]|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Fall       ; inst10|Chen_Kevin_Output[17]|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Fall       ; inst10|Chen_Kevin_Output[18]|datac                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Fall       ; inst10|Chen_Kevin_Output[18]|datac                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Fall       ; inst10|Chen_Kevin_Output[19]|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Fall       ; inst10|Chen_Kevin_Output[19]|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Rise       ; inst10|Chen_Kevin_Output[1]|datad                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Rise       ; inst10|Chen_Kevin_Output[1]|datad                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Fall       ; inst10|Chen_Kevin_Output[20]|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Fall       ; inst10|Chen_Kevin_Output[20]|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Fall       ; inst10|Chen_Kevin_Output[21]|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Fall       ; inst10|Chen_Kevin_Output[21]|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Fall       ; inst10|Chen_Kevin_Output[22]|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Fall       ; inst10|Chen_Kevin_Output[22]|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Fall       ; inst10|Chen_Kevin_Output[23]|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Fall       ; inst10|Chen_Kevin_Output[23]|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Rise       ; inst10|Chen_Kevin_Output[24]|datac                         ;
+--------+--------------+----------------+------------------+--------------------+------------+------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Chen_Kevin_CS'                                                                                                                                                                                ;
+--------+--------------+----------------+------------------+---------------+------------+---------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                                                                                                                                ;
+--------+--------------+----------------+------------------+---------------+------------+---------------------------------------------------------------------------------------------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_CS                                                                                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst|inst1~1   ;
+--------+--------------+----------------+------------------+---------------+------------+---------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Setup Times                                                                                    ;
+-------------------------+--------------------+-------+-------+------------+--------------------+
; Data Port               ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+-------------------------+--------------------+-------+-------+------------+--------------------+
; Chen_Kevin_Switches[*]  ; Chen_Kevin_Keys[0] ; 1.207 ; 1.207 ; Rise       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[0] ; Chen_Kevin_Keys[0] ; 0.741 ; 0.741 ; Rise       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[1] ; Chen_Kevin_Keys[0] ; 0.853 ; 0.853 ; Rise       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[2] ; Chen_Kevin_Keys[0] ; 0.737 ; 0.737 ; Rise       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[3] ; Chen_Kevin_Keys[0] ; 0.925 ; 0.925 ; Rise       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[4] ; Chen_Kevin_Keys[0] ; 0.549 ; 0.549 ; Rise       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[5] ; Chen_Kevin_Keys[0] ; 1.207 ; 1.207 ; Rise       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[6] ; Chen_Kevin_Keys[0] ; 1.100 ; 1.100 ; Rise       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[7] ; Chen_Kevin_Keys[0] ; 0.758 ; 0.758 ; Rise       ; Chen_Kevin_Keys[0] ;
; Chen_Kevin_Switches[*]  ; Chen_Kevin_Keys[0] ; 1.600 ; 1.600 ; Fall       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[0] ; Chen_Kevin_Keys[0] ; 1.144 ; 1.144 ; Fall       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[1] ; Chen_Kevin_Keys[0] ; 0.708 ; 0.708 ; Fall       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[2] ; Chen_Kevin_Keys[0] ; 0.916 ; 0.916 ; Fall       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[3] ; Chen_Kevin_Keys[0] ; 1.105 ; 1.105 ; Fall       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[4] ; Chen_Kevin_Keys[0] ; 0.900 ; 0.900 ; Fall       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[5] ; Chen_Kevin_Keys[0] ; 1.600 ; 1.600 ; Fall       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[6] ; Chen_Kevin_Keys[0] ; 1.020 ; 1.020 ; Fall       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[7] ; Chen_Kevin_Keys[0] ; 1.240 ; 1.240 ; Fall       ; Chen_Kevin_Keys[0] ;
+-------------------------+--------------------+-------+-------+------------+--------------------+


+--------------------------------------------------------------------------------------------------+
; Hold Times                                                                                       ;
+-------------------------+--------------------+--------+--------+------------+--------------------+
; Data Port               ; Clock Port         ; Rise   ; Fall   ; Clock Edge ; Clock Reference    ;
+-------------------------+--------------------+--------+--------+------------+--------------------+
; Chen_Kevin_Switches[*]  ; Chen_Kevin_Keys[0] ; 0.533  ; 0.533  ; Rise       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[0] ; Chen_Kevin_Keys[0] ; 0.316  ; 0.316  ; Rise       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[1] ; Chen_Kevin_Keys[0] ; 0.042  ; 0.042  ; Rise       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[2] ; Chen_Kevin_Keys[0] ; 0.285  ; 0.285  ; Rise       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[3] ; Chen_Kevin_Keys[0] ; 0.303  ; 0.303  ; Rise       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[4] ; Chen_Kevin_Keys[0] ; 0.384  ; 0.384  ; Rise       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[5] ; Chen_Kevin_Keys[0] ; 0.533  ; 0.533  ; Rise       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[6] ; Chen_Kevin_Keys[0] ; 0.234  ; 0.234  ; Rise       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[7] ; Chen_Kevin_Keys[0] ; 0.080  ; 0.080  ; Rise       ; Chen_Kevin_Keys[0] ;
; Chen_Kevin_Switches[*]  ; Chen_Kevin_Keys[0] ; 0.374  ; 0.374  ; Fall       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[0] ; Chen_Kevin_Keys[0] ; 0.137  ; 0.137  ; Fall       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[1] ; Chen_Kevin_Keys[0] ; 0.016  ; 0.016  ; Fall       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[2] ; Chen_Kevin_Keys[0] ; 0.107  ; 0.107  ; Fall       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[3] ; Chen_Kevin_Keys[0] ; 0.154  ; 0.154  ; Fall       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[4] ; Chen_Kevin_Keys[0] ; 0.001  ; 0.001  ; Fall       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[5] ; Chen_Kevin_Keys[0] ; 0.374  ; 0.374  ; Fall       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[6] ; Chen_Kevin_Keys[0] ; -0.093 ; -0.093 ; Fall       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[7] ; Chen_Kevin_Keys[0] ; 0.296  ; 0.296  ; Fall       ; Chen_Kevin_Keys[0] ;
+-------------------------+--------------------+--------+--------+------------+--------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+-----------------------+---------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+---------------+--------+--------+------------+-----------------+
; Chen_Kevin_Segment_A0 ; Chen_Kevin_CS ; 13.707 ; 13.707 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A1 ; Chen_Kevin_CS ; 15.775 ; 15.775 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A2 ; Chen_Kevin_CS ; 15.112 ; 15.112 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A3 ; Chen_Kevin_CS ; 15.001 ; 15.001 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A4 ; Chen_Kevin_CS ; 12.899 ; 12.899 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A5 ; Chen_Kevin_CS ; 12.843 ; 12.843 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A6 ; Chen_Kevin_CS ; 12.996 ; 12.996 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A7 ; Chen_Kevin_CS ; 12.843 ; 12.843 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B0 ; Chen_Kevin_CS ; 13.676 ; 13.676 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B1 ; Chen_Kevin_CS ; 16.011 ; 16.011 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B2 ; Chen_Kevin_CS ; 15.100 ; 15.100 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B3 ; Chen_Kevin_CS ; 14.851 ; 14.851 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B4 ; Chen_Kevin_CS ; 13.189 ; 13.189 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B5 ; Chen_Kevin_CS ; 12.923 ; 12.923 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B6 ; Chen_Kevin_CS ; 12.998 ; 12.998 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B7 ; Chen_Kevin_CS ; 12.837 ; 12.837 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C0 ; Chen_Kevin_CS ; 13.671 ; 13.671 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C1 ; Chen_Kevin_CS ; 14.691 ; 14.691 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C2 ; Chen_Kevin_CS ; 15.167 ; 15.167 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C3 ; Chen_Kevin_CS ; 14.893 ; 14.893 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C4 ; Chen_Kevin_CS ; 13.198 ; 13.198 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C5 ; Chen_Kevin_CS ; 12.931 ; 12.931 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C6 ; Chen_Kevin_CS ; 12.995 ; 12.995 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C7 ; Chen_Kevin_CS ; 12.815 ; 12.815 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D0 ; Chen_Kevin_CS ; 13.965 ; 13.965 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D1 ; Chen_Kevin_CS ; 16.078 ; 16.078 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D2 ; Chen_Kevin_CS ; 15.160 ; 15.160 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D3 ; Chen_Kevin_CS ; 14.851 ; 14.851 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D4 ; Chen_Kevin_CS ; 12.882 ; 12.882 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D5 ; Chen_Kevin_CS ; 12.676 ; 12.676 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D6 ; Chen_Kevin_CS ; 12.992 ; 12.992 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D7 ; Chen_Kevin_CS ; 12.799 ; 12.799 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E0 ; Chen_Kevin_CS ; 13.969 ; 13.969 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E1 ; Chen_Kevin_CS ; 15.812 ; 15.812 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E2 ; Chen_Kevin_CS ; 15.110 ; 15.110 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E3 ; Chen_Kevin_CS ; 14.895 ; 14.895 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E4 ; Chen_Kevin_CS ; 12.904 ; 12.904 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E5 ; Chen_Kevin_CS ; 12.644 ; 12.644 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E6 ; Chen_Kevin_CS ; 12.979 ; 12.979 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E7 ; Chen_Kevin_CS ; 12.843 ; 12.843 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F0 ; Chen_Kevin_CS ; 13.955 ; 13.955 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F1 ; Chen_Kevin_CS ; 16.005 ; 16.005 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F2 ; Chen_Kevin_CS ; 15.125 ; 15.125 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F3 ; Chen_Kevin_CS ; 15.101 ; 15.101 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F4 ; Chen_Kevin_CS ; 12.908 ; 12.908 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F5 ; Chen_Kevin_CS ; 12.660 ; 12.660 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F6 ; Chen_Kevin_CS ; 12.963 ; 12.963 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F7 ; Chen_Kevin_CS ; 13.135 ; 13.135 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G0 ; Chen_Kevin_CS ; 13.963 ; 13.963 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G1 ; Chen_Kevin_CS ; 15.865 ; 15.865 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G2 ; Chen_Kevin_CS ; 15.155 ; 15.155 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G3 ; Chen_Kevin_CS ; 15.113 ; 15.113 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G4 ; Chen_Kevin_CS ; 12.900 ; 12.900 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G5 ; Chen_Kevin_CS ; 12.825 ; 12.825 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G6 ; Chen_Kevin_CS ; 12.981 ; 12.981 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G7 ; Chen_Kevin_CS ; 13.095 ; 13.095 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A0 ; Chen_Kevin_CS ; 14.784 ; 14.784 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A1 ; Chen_Kevin_CS ; 16.686 ; 16.686 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A2 ; Chen_Kevin_CS ; 16.046 ; 16.046 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A3 ; Chen_Kevin_CS ; 15.939 ; 15.939 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A4 ; Chen_Kevin_CS ; 13.626 ; 13.626 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A5 ; Chen_Kevin_CS ; 13.947 ; 13.947 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A6 ; Chen_Kevin_CS ; 13.796 ; 13.796 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A7 ; Chen_Kevin_CS ; 15.187 ; 15.187 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B0 ; Chen_Kevin_CS ; 14.751 ; 14.751 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B1 ; Chen_Kevin_CS ; 16.922 ; 16.922 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B2 ; Chen_Kevin_CS ; 15.995 ; 15.995 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B3 ; Chen_Kevin_CS ; 15.806 ; 15.806 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B4 ; Chen_Kevin_CS ; 13.916 ; 13.916 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B5 ; Chen_Kevin_CS ; 14.027 ; 14.027 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B6 ; Chen_Kevin_CS ; 13.798 ; 13.798 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B7 ; Chen_Kevin_CS ; 15.172 ; 15.172 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C0 ; Chen_Kevin_CS ; 14.776 ; 14.776 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C1 ; Chen_Kevin_CS ; 15.579 ; 15.579 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C2 ; Chen_Kevin_CS ; 16.062 ; 16.062 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C3 ; Chen_Kevin_CS ; 15.849 ; 15.849 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C4 ; Chen_Kevin_CS ; 13.908 ; 13.908 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C5 ; Chen_Kevin_CS ; 14.035 ; 14.035 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C6 ; Chen_Kevin_CS ; 13.795 ; 13.795 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C7 ; Chen_Kevin_CS ; 15.150 ; 15.150 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D0 ; Chen_Kevin_CS ; 15.044 ; 15.044 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D1 ; Chen_Kevin_CS ; 16.989 ; 16.989 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D2 ; Chen_Kevin_CS ; 16.055 ; 16.055 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D3 ; Chen_Kevin_CS ; 15.803 ; 15.803 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D4 ; Chen_Kevin_CS ; 13.621 ; 13.621 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D5 ; Chen_Kevin_CS ; 13.780 ; 13.780 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D6 ; Chen_Kevin_CS ; 13.792 ; 13.792 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D7 ; Chen_Kevin_CS ; 15.138 ; 15.138 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E0 ; Chen_Kevin_CS ; 15.049 ; 15.049 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E1 ; Chen_Kevin_CS ; 16.724 ; 16.724 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E2 ; Chen_Kevin_CS ; 16.037 ; 16.037 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E3 ; Chen_Kevin_CS ; 15.812 ; 15.812 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E4 ; Chen_Kevin_CS ; 13.633 ; 13.633 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E5 ; Chen_Kevin_CS ; 13.748 ; 13.748 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E6 ; Chen_Kevin_CS ; 13.779 ; 13.779 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E7 ; Chen_Kevin_CS ; 15.183 ; 15.183 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F0 ; Chen_Kevin_CS ; 15.035 ; 15.035 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F1 ; Chen_Kevin_CS ; 16.917 ; 16.917 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F2 ; Chen_Kevin_CS ; 16.059 ; 16.059 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F3 ; Chen_Kevin_CS ; 16.023 ; 16.023 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F4 ; Chen_Kevin_CS ; 13.638 ; 13.638 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F5 ; Chen_Kevin_CS ; 13.764 ; 13.764 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F6 ; Chen_Kevin_CS ; 13.763 ; 13.763 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F7 ; Chen_Kevin_CS ; 15.504 ; 15.504 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G0 ; Chen_Kevin_CS ; 15.038 ; 15.038 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G1 ; Chen_Kevin_CS ; 16.780 ; 16.780 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G2 ; Chen_Kevin_CS ; 16.049 ; 16.049 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G3 ; Chen_Kevin_CS ; 16.065 ; 16.065 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G4 ; Chen_Kevin_CS ; 13.644 ; 13.644 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G5 ; Chen_Kevin_CS ; 13.929 ; 13.929 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G6 ; Chen_Kevin_CS ; 13.781 ; 13.781 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G7 ; Chen_Kevin_CS ; 15.429 ; 15.429 ; Fall       ; Chen_Kevin_CS   ;
+-----------------------+---------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------------------+---------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+---------------+--------+--------+------------+-----------------+
; Chen_Kevin_Segment_A0 ; Chen_Kevin_CS ; 12.048 ; 12.048 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A1 ; Chen_Kevin_CS ; 14.240 ; 14.240 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A2 ; Chen_Kevin_CS ; 13.416 ; 13.416 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A3 ; Chen_Kevin_CS ; 13.980 ; 13.980 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A4 ; Chen_Kevin_CS ; 11.663 ; 11.663 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A5 ; Chen_Kevin_CS ; 11.621 ; 11.621 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A6 ; Chen_Kevin_CS ; 11.943 ; 11.943 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A7 ; Chen_Kevin_CS ; 12.530 ; 12.530 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B0 ; Chen_Kevin_CS ; 12.036 ; 12.036 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B1 ; Chen_Kevin_CS ; 14.477 ; 14.477 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B2 ; Chen_Kevin_CS ; 13.395 ; 13.395 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B3 ; Chen_Kevin_CS ; 13.847 ; 13.847 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B4 ; Chen_Kevin_CS ; 11.983 ; 11.983 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B5 ; Chen_Kevin_CS ; 11.712 ; 11.712 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B6 ; Chen_Kevin_CS ; 11.938 ; 11.938 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B7 ; Chen_Kevin_CS ; 12.519 ; 12.519 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C0 ; Chen_Kevin_CS ; 12.047 ; 12.047 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C1 ; Chen_Kevin_CS ; 13.118 ; 13.118 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C2 ; Chen_Kevin_CS ; 13.463 ; 13.463 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C3 ; Chen_Kevin_CS ; 13.890 ; 13.890 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C4 ; Chen_Kevin_CS ; 12.005 ; 12.005 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C5 ; Chen_Kevin_CS ; 11.714 ; 11.714 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C6 ; Chen_Kevin_CS ; 11.935 ; 11.935 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C7 ; Chen_Kevin_CS ; 12.498 ; 12.498 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D0 ; Chen_Kevin_CS ; 12.321 ; 12.321 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D1 ; Chen_Kevin_CS ; 14.546 ; 14.546 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D2 ; Chen_Kevin_CS ; 13.457 ; 13.457 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D3 ; Chen_Kevin_CS ; 13.844 ; 13.844 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D4 ; Chen_Kevin_CS ; 11.693 ; 11.693 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D5 ; Chen_Kevin_CS ; 11.466 ; 11.466 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D6 ; Chen_Kevin_CS ; 11.946 ; 11.946 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D7 ; Chen_Kevin_CS ; 12.483 ; 12.483 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E0 ; Chen_Kevin_CS ; 12.326 ; 12.326 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E1 ; Chen_Kevin_CS ; 14.268 ; 14.268 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E2 ; Chen_Kevin_CS ; 13.408 ; 13.408 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E3 ; Chen_Kevin_CS ; 13.853 ; 13.853 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E4 ; Chen_Kevin_CS ; 11.705 ; 11.705 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E5 ; Chen_Kevin_CS ; 11.437 ; 11.437 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E6 ; Chen_Kevin_CS ; 11.934 ; 11.934 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E7 ; Chen_Kevin_CS ; 12.528 ; 12.528 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F0 ; Chen_Kevin_CS ; 12.312 ; 12.312 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F1 ; Chen_Kevin_CS ; 14.457 ; 14.457 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F2 ; Chen_Kevin_CS ; 13.457 ; 13.457 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F3 ; Chen_Kevin_CS ; 14.064 ; 14.064 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F4 ; Chen_Kevin_CS ; 11.710 ; 11.710 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F5 ; Chen_Kevin_CS ; 11.448 ; 11.448 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F6 ; Chen_Kevin_CS ; 11.914 ; 11.914 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F7 ; Chen_Kevin_CS ; 12.847 ; 12.847 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G0 ; Chen_Kevin_CS ; 12.318 ; 12.318 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G1 ; Chen_Kevin_CS ; 14.337 ; 14.337 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G2 ; Chen_Kevin_CS ; 13.451 ; 13.451 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G3 ; Chen_Kevin_CS ; 14.106 ; 14.106 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G4 ; Chen_Kevin_CS ; 11.717 ; 11.717 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G5 ; Chen_Kevin_CS ; 11.615 ; 11.615 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G6 ; Chen_Kevin_CS ; 11.922 ; 11.922 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G7 ; Chen_Kevin_CS ; 12.777 ; 12.777 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A0 ; Chen_Kevin_CS ; 11.621 ; 11.621 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A1 ; Chen_Kevin_CS ; 14.036 ; 14.036 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A2 ; Chen_Kevin_CS ; 12.926 ; 12.926 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A3 ; Chen_Kevin_CS ; 13.532 ; 13.532 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A4 ; Chen_Kevin_CS ; 11.186 ; 11.186 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A5 ; Chen_Kevin_CS ; 11.621 ; 11.621 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A6 ; Chen_Kevin_CS ; 11.319 ; 11.319 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A7 ; Chen_Kevin_CS ; 11.858 ; 11.858 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B0 ; Chen_Kevin_CS ; 11.590 ; 11.590 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B1 ; Chen_Kevin_CS ; 14.272 ; 14.272 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B2 ; Chen_Kevin_CS ; 12.881 ; 12.881 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B3 ; Chen_Kevin_CS ; 13.382 ; 13.382 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B4 ; Chen_Kevin_CS ; 11.506 ; 11.506 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B5 ; Chen_Kevin_CS ; 11.712 ; 11.712 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B6 ; Chen_Kevin_CS ; 11.314 ; 11.314 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B7 ; Chen_Kevin_CS ; 11.879 ; 11.879 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C0 ; Chen_Kevin_CS ; 11.585 ; 11.585 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C1 ; Chen_Kevin_CS ; 12.929 ; 12.929 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C2 ; Chen_Kevin_CS ; 12.947 ; 12.947 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C3 ; Chen_Kevin_CS ; 13.424 ; 13.424 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C4 ; Chen_Kevin_CS ; 11.528 ; 11.528 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C5 ; Chen_Kevin_CS ; 11.714 ; 11.714 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C6 ; Chen_Kevin_CS ; 11.311 ; 11.311 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C7 ; Chen_Kevin_CS ; 11.857 ; 11.857 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D0 ; Chen_Kevin_CS ; 11.879 ; 11.879 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D1 ; Chen_Kevin_CS ; 14.339 ; 14.339 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D2 ; Chen_Kevin_CS ; 12.941 ; 12.941 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D3 ; Chen_Kevin_CS ; 13.382 ; 13.382 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D4 ; Chen_Kevin_CS ; 11.216 ; 11.216 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D5 ; Chen_Kevin_CS ; 11.466 ; 11.466 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D6 ; Chen_Kevin_CS ; 11.322 ; 11.322 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D7 ; Chen_Kevin_CS ; 11.835 ; 11.835 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E0 ; Chen_Kevin_CS ; 11.883 ; 11.883 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E1 ; Chen_Kevin_CS ; 14.074 ; 14.074 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E2 ; Chen_Kevin_CS ; 12.921 ; 12.921 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E3 ; Chen_Kevin_CS ; 13.426 ; 13.426 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E4 ; Chen_Kevin_CS ; 11.228 ; 11.228 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E5 ; Chen_Kevin_CS ; 11.437 ; 11.437 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E6 ; Chen_Kevin_CS ; 11.310 ; 11.310 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E7 ; Chen_Kevin_CS ; 11.851 ; 11.851 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F0 ; Chen_Kevin_CS ; 11.869 ; 11.869 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F1 ; Chen_Kevin_CS ; 14.267 ; 14.267 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F2 ; Chen_Kevin_CS ; 12.939 ; 12.939 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F3 ; Chen_Kevin_CS ; 13.632 ; 13.632 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F4 ; Chen_Kevin_CS ; 11.233 ; 11.233 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F5 ; Chen_Kevin_CS ; 11.448 ; 11.448 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F6 ; Chen_Kevin_CS ; 11.290 ; 11.290 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F7 ; Chen_Kevin_CS ; 12.174 ; 12.174 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G0 ; Chen_Kevin_CS ; 11.877 ; 11.877 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G1 ; Chen_Kevin_CS ; 14.130 ; 14.130 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G2 ; Chen_Kevin_CS ; 12.934 ; 12.934 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G3 ; Chen_Kevin_CS ; 13.644 ; 13.644 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G4 ; Chen_Kevin_CS ; 11.240 ; 11.240 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G5 ; Chen_Kevin_CS ; 11.615 ; 11.615 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G6 ; Chen_Kevin_CS ; 11.298 ; 11.298 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G7 ; Chen_Kevin_CS ; 12.134 ; 12.134 ; Fall       ; Chen_Kevin_CS   ;
+-----------------------+---------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Propagation Delay                                                                 ;
+-----------------------+-----------------------+--------+--------+--------+--------+
; Input Port            ; Output Port           ; RR     ; RF     ; FR     ; FF     ;
+-----------------------+-----------------------+--------+--------+--------+--------+
; Chen_Kevin_OE         ; Chen_Kevin_Segment_A0 ; 12.742 ; 12.742 ; 12.742 ; 12.742 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_A1 ; 14.979 ; 14.979 ; 14.979 ; 14.979 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_A2 ; 14.753 ; 14.753 ; 14.753 ; 14.753 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_A3 ; 14.465 ; 14.465 ; 14.465 ; 14.465 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_A4 ; 12.543 ; 12.543 ; 12.543 ; 12.543 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_A5 ; 12.343 ; 12.343 ; 12.343 ; 12.343 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_A6 ; 12.639 ; 12.639 ; 12.639 ; 12.639 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_A7 ; 12.641 ; 12.641 ; 12.641 ; 12.641 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_B0 ; 12.709 ; 12.709 ; 12.709 ; 12.709 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_B1 ; 15.215 ; 15.215 ; 15.215 ; 15.215 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_B2 ; 14.741 ; 14.741 ; 14.741 ; 14.741 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_B3 ; 14.340 ; 14.340 ; 14.340 ; 14.340 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_B4 ; 12.833 ; 12.833 ; 12.833 ; 12.833 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_B5 ; 12.423 ; 12.423 ; 12.423 ; 12.423 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_B6 ; 12.641 ; 12.641 ; 12.641 ; 12.641 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_B7 ; 12.630 ; 12.630 ; 12.630 ; 12.630 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_C0 ; 12.734 ; 12.563 ; 12.563 ; 12.734 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_C1 ; 13.626 ; 13.895 ; 13.895 ; 13.626 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_C2 ; 14.808 ; 14.808 ; 14.808 ; 14.808 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_C3 ; 14.097 ; 14.383 ; 14.383 ; 14.097 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_C4 ; 12.842 ; 12.842 ; 12.842 ; 12.842 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_C5 ; 12.431 ; 12.431 ; 12.431 ; 12.431 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_C6 ; 12.638 ; 12.638 ; 12.638 ; 12.638 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_C7 ; 12.609 ; 12.255 ; 12.255 ; 12.609 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_D0 ; 13.002 ; 13.002 ; 13.002 ; 13.002 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_D1 ; 15.282 ; 15.282 ; 15.282 ; 15.282 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_D2 ; 14.801 ; 14.801 ; 14.801 ; 14.801 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_D3 ; 14.342 ; 14.342 ; 14.342 ; 14.342 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_D4 ; 12.526 ; 12.526 ; 12.526 ; 12.526 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_D5 ; 12.176 ; 12.176 ; 12.176 ; 12.176 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_D6 ; 12.635 ; 12.635 ; 12.635 ; 12.635 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_D7 ; 12.594 ; 12.594 ; 12.594 ; 12.594 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_E0 ; 12.861 ; 13.007 ; 13.007 ; 12.861 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_E1 ; 15.016 ; 14.771 ; 14.771 ; 15.016 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_E2 ; 14.751 ; 14.485 ; 14.485 ; 14.751 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_E3 ; 14.354 ; 14.099 ; 14.099 ; 14.354 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_E4 ; 12.548 ; 12.248 ; 12.248 ; 12.548 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_E5 ; 12.144 ; 11.785 ; 11.785 ; 12.144 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_E6 ; 12.622 ; 11.924 ; 11.924 ; 12.622 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_E7 ; 12.283 ; 12.639 ; 12.639 ; 12.283 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_F0 ; 12.847 ; 12.993 ; 12.993 ; 12.847 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_F1 ; 15.209 ; 15.209 ; 15.209 ; 15.209 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_F2 ; 14.766 ; 14.766 ; 14.766 ; 14.766 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_F3 ; 14.587 ; 14.587 ; 14.587 ; 14.587 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_F4 ; 12.552 ; 12.552 ; 12.552 ; 12.552 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_F5 ; 12.160 ; 12.160 ; 12.160 ; 12.160 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_F6 ; 12.606 ; 12.606 ; 12.606 ; 12.606 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_F7 ; 12.575 ; 12.958 ; 12.958 ; 12.575 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_G0 ; 12.996 ; 12.996 ; 12.996 ; 12.996 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_G1 ; 15.069 ; 15.069 ; 15.069 ; 15.069 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_G2 ; 14.796 ; 14.796 ; 14.796 ; 14.796 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_G3 ; 14.604 ; 14.604 ; 14.604 ; 14.604 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_G4 ; 12.544 ; 12.544 ; 12.544 ; 12.544 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_G5 ; 12.325 ; 12.325 ; 12.325 ; 12.325 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_G6 ; 12.624 ; 12.624 ; 12.624 ; 12.624 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_G7 ; 12.888 ; 12.888 ; 12.888 ; 12.888 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_A0 ; 14.431 ; 14.431 ; 14.431 ; 14.431 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_A1 ; 16.143 ; 16.143 ; 16.143 ; 16.143 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_A2 ; 16.177 ; 16.177 ; 16.177 ; 16.177 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_A3 ; 15.993 ; 15.993 ; 15.993 ; 15.993 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_A4 ; 13.200 ; 13.200 ; 13.200 ; 13.200 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_A5 ; 14.413 ; 14.413 ; 14.413 ; 14.413 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_A6 ; 13.413 ; 13.413 ; 13.413 ; 13.413 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_A7 ; 14.525 ; 14.525 ; 14.525 ; 14.525 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_B0 ; 14.398 ; 14.398 ; 14.398 ; 14.398 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_B1 ; 16.233 ; 16.379 ; 16.379 ; 16.233 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_B2 ; 16.126 ; 16.126 ; 16.126 ; 16.126 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_B3 ; 15.860 ; 15.860 ; 15.860 ; 15.860 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_B4 ; 13.490 ; 13.490 ; 13.490 ; 13.490 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_B5 ; 14.493 ; 14.493 ; 14.493 ; 14.493 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_B6 ; 13.415 ; 13.415 ; 13.415 ; 13.415 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_B7 ; 14.519 ; 14.494 ; 14.494 ; 14.519 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_C0 ; 14.423 ; 14.151 ; 14.151 ; 14.423 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_C1 ; 15.036 ; 15.036 ; 15.036 ; 15.036 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_C2 ; 16.193 ; 15.862 ; 15.862 ; 16.193 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_C3 ; 15.903 ; 15.903 ; 15.903 ; 15.903 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_C4 ; 13.499 ; 13.499 ; 13.499 ; 13.499 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_C5 ; 14.501 ; 14.501 ; 14.501 ; 14.501 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_C6 ; 13.412 ; 13.412 ; 13.412 ; 13.412 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_C7 ; 14.497 ; 14.497 ; 14.497 ; 14.497 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_D0 ; 14.691 ; 14.691 ; 14.691 ; 14.691 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_D1 ; 16.446 ; 16.446 ; 16.446 ; 16.446 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_D2 ; 16.186 ; 16.186 ; 16.186 ; 16.186 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_D3 ; 15.857 ; 15.857 ; 15.857 ; 15.857 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_D4 ; 13.183 ; 13.183 ; 13.183 ; 13.183 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_D5 ; 14.246 ; 14.246 ; 14.246 ; 14.246 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_D6 ; 13.409 ; 13.409 ; 13.409 ; 13.409 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_D7 ; 14.481 ; 14.481 ; 14.481 ; 14.481 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_E0 ; 14.424 ; 14.696 ; 14.696 ; 14.424 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_E1 ; 16.181 ; 16.181 ; 16.181 ; 16.181 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_E2 ; 15.736 ; 16.168 ; 16.168 ; 15.736 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_E3 ; 15.544 ; 15.866 ; 15.866 ; 15.544 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_E4 ; 13.205 ; 12.873 ; 12.873 ; 13.205 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_E5 ; 13.375 ; 14.214 ; 14.214 ; 13.375 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_E6 ; 13.396 ; 13.040 ; 13.040 ; 13.396 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_E7 ; 14.525 ; 14.525 ; 14.525 ; 14.525 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_F0 ; 14.410 ; 14.682 ; 14.682 ; 14.410 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_F1 ; 16.374 ; 16.374 ; 16.374 ; 16.374 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_F2 ; 15.820 ; 16.190 ; 16.190 ; 15.820 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_F3 ; 16.077 ; 16.077 ; 16.077 ; 16.077 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_F4 ; 13.209 ; 13.209 ; 13.209 ; 13.209 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_F5 ; 14.230 ; 14.230 ; 14.230 ; 14.230 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_F6 ; 13.380 ; 13.380 ; 13.380 ; 13.380 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_F7 ; 14.817 ; 14.822 ; 14.822 ; 14.817 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_G0 ; 14.685 ; 14.685 ; 14.685 ; 14.685 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_G1 ; 16.237 ; 16.237 ; 16.237 ; 16.237 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_G2 ; 16.180 ; 16.180 ; 16.180 ; 16.180 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_G3 ; 16.119 ; 16.119 ; 16.119 ; 16.119 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_G4 ; 13.201 ; 13.201 ; 13.201 ; 13.201 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_G5 ; 14.395 ; 14.395 ; 14.395 ; 14.395 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_G6 ; 13.398 ; 13.398 ; 13.398 ; 13.398 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_G7 ; 14.777 ; 14.777 ; 14.777 ; 14.777 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_A0 ; 14.175 ; 14.175 ; 14.175 ; 14.175 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_A1 ; 15.887 ; 15.887 ; 15.887 ; 15.887 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_A2 ; 15.903 ; 15.903 ; 15.903 ; 15.903 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_A3 ; 15.777 ; 15.777 ; 15.777 ; 15.777 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_A4 ; 12.926 ; 12.926 ; 12.926 ; 12.926 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_A5 ; 14.201 ; 14.201 ; 14.201 ; 14.201 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_A6 ; 13.178 ; 13.178 ; 13.178 ; 13.178 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_A7 ; 14.312 ; 14.312 ; 14.312 ; 14.312 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_B0 ; 14.142 ; 14.142 ; 14.142 ; 14.142 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_B1 ; 16.123 ; 15.959 ; 15.959 ; 16.123 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_B2 ; 15.852 ; 15.852 ; 15.852 ; 15.852 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_B3 ; 15.644 ; 15.644 ; 15.644 ; 15.644 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_B4 ; 13.216 ; 13.216 ; 13.216 ; 13.216 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_B5 ; 14.281 ; 14.281 ; 14.281 ; 14.281 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_B6 ; 13.180 ; 13.180 ; 13.180 ; 13.180 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_B7 ; 14.306 ; 14.218 ; 14.218 ; 14.306 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_C0 ; 13.939 ; 14.167 ; 14.167 ; 13.939 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_C1 ; 14.780 ; 14.780 ; 14.780 ; 14.780 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_C2 ; 15.638 ; 15.919 ; 15.919 ; 15.638 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_C3 ; 15.687 ; 15.687 ; 15.687 ; 15.687 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_C4 ; 13.225 ; 13.225 ; 13.225 ; 13.225 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_C5 ; 14.289 ; 14.289 ; 14.289 ; 14.289 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_C6 ; 13.177 ; 13.177 ; 13.177 ; 13.177 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_C7 ; 14.284 ; 14.284 ; 14.284 ; 14.284 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_D0 ; 14.435 ; 14.435 ; 14.435 ; 14.435 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_D1 ; 16.190 ; 16.190 ; 16.190 ; 16.190 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_D2 ; 15.912 ; 15.912 ; 15.912 ; 15.912 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_D3 ; 15.641 ; 15.641 ; 15.641 ; 15.641 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_D4 ; 12.909 ; 12.909 ; 12.909 ; 12.909 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_D5 ; 14.034 ; 14.034 ; 14.034 ; 14.034 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_D6 ; 13.174 ; 13.174 ; 13.174 ; 13.174 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_D7 ; 14.268 ; 14.268 ; 14.268 ; 14.268 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_E0 ; 14.440 ; 14.212 ; 14.212 ; 14.440 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_E1 ; 15.925 ; 15.925 ; 15.925 ; 15.925 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_E2 ; 15.894 ; 15.512 ; 15.512 ; 15.894 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_E3 ; 14.928 ; 15.650 ; 15.650 ; 14.928 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_E4 ; 12.848 ; 12.931 ; 12.931 ; 12.848 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_E5 ; 14.002 ; 13.161 ; 13.161 ; 14.002 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_E6 ; 13.161 ; 12.827 ; 12.827 ; 13.161 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_E7 ; 14.312 ; 14.312 ; 14.312 ; 14.312 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_F0 ; 14.426 ; 14.198 ; 14.198 ; 14.426 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_F1 ; 16.118 ; 16.118 ; 16.118 ; 16.118 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_F2 ; 15.916 ; 15.596 ; 15.596 ; 15.916 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_F3 ; 15.861 ; 15.861 ; 15.861 ; 15.861 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_F4 ; 12.935 ; 12.935 ; 12.935 ; 12.935 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_F5 ; 14.018 ; 14.018 ; 14.018 ; 14.018 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_F6 ; 13.145 ; 13.145 ; 13.145 ; 13.145 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_F7 ; 14.604 ; 14.604 ; 14.604 ; 14.604 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_G0 ; 14.429 ; 14.429 ; 14.429 ; 14.429 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_G1 ; 15.981 ; 15.981 ; 15.981 ; 15.981 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_G2 ; 15.906 ; 15.906 ; 15.906 ; 15.906 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_G3 ; 15.903 ; 15.903 ; 15.903 ; 15.903 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_G4 ; 12.927 ; 12.927 ; 12.927 ; 12.927 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_G5 ; 14.183 ; 14.183 ; 14.183 ; 14.183 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_G6 ; 13.163 ; 13.163 ; 13.163 ; 13.163 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_G7 ; 14.564 ; 14.564 ; 14.564 ; 14.564 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_A0 ; 14.486 ; 14.486 ; 14.486 ; 14.486 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_A1 ; 16.198 ; 16.198 ; 16.198 ; 16.198 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_A2 ; 16.264 ; 16.264 ; 16.264 ; 16.264 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_A3 ; 16.127 ; 16.127 ; 16.127 ; 16.127 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_A4 ; 13.287 ; 13.287 ; 13.287 ; 13.287 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_A5 ; 14.521 ; 14.521 ; 14.521 ; 14.521 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_A6 ; 13.502 ; 13.502 ; 13.502 ; 13.502 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_A7 ; 14.624 ; 14.624 ; 14.624 ; 14.624 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_B0 ; 14.453 ; 14.453 ; 14.453 ; 14.453 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_B1 ; 16.434 ; 16.408 ; 16.408 ; 16.434 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_B2 ; 16.213 ; 16.213 ; 16.213 ; 16.213 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_B3 ; 15.994 ; 15.994 ; 15.994 ; 15.994 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_B4 ; 13.577 ; 13.577 ; 13.577 ; 13.577 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_B5 ; 14.601 ; 14.601 ; 14.601 ; 14.601 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_B6 ; 13.504 ; 13.504 ; 13.504 ; 13.504 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_B7 ; 14.618 ; 14.545 ; 14.545 ; 14.618 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_C0 ; 14.319 ; 14.478 ; 14.478 ; 14.319 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_C1 ; 15.091 ; 15.091 ; 15.091 ; 15.091 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_C2 ; 16.280 ; 15.973 ; 15.973 ; 16.280 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_C3 ; 16.037 ; 16.037 ; 16.037 ; 16.037 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_C4 ; 13.586 ; 13.586 ; 13.586 ; 13.586 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_C5 ; 14.609 ; 14.609 ; 14.609 ; 14.609 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_C6 ; 13.501 ; 13.501 ; 13.501 ; 13.501 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_C7 ; 14.596 ; 14.596 ; 14.596 ; 14.596 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_D0 ; 14.746 ; 14.746 ; 14.746 ; 14.746 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_D1 ; 16.501 ; 16.501 ; 16.501 ; 16.501 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_D2 ; 16.273 ; 16.273 ; 16.273 ; 16.273 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_D3 ; 15.991 ; 15.991 ; 15.991 ; 15.991 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_D4 ; 13.270 ; 13.270 ; 13.270 ; 13.270 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_D5 ; 14.354 ; 14.354 ; 14.354 ; 14.354 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_D6 ; 13.498 ; 13.498 ; 13.498 ; 13.498 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_D7 ; 14.580 ; 14.580 ; 14.580 ; 14.580 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_E0 ; 14.751 ; 14.592 ; 14.592 ; 14.751 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_E1 ; 16.236 ; 16.236 ; 16.236 ; 16.236 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_E2 ; 15.916 ; 16.255 ; 16.255 ; 15.916 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_E3 ; 16.000 ; 15.595 ; 15.595 ; 16.000 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_E4 ; 13.292 ; 12.972 ; 12.972 ; 13.292 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_E5 ; 14.322 ; 13.504 ; 13.504 ; 14.322 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_E6 ; 13.485 ; 13.139 ; 13.139 ; 13.485 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_E7 ; 14.624 ; 14.624 ; 14.624 ; 14.624 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_F0 ; 14.737 ; 14.578 ; 14.578 ; 14.737 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_F1 ; 16.429 ; 16.429 ; 16.429 ; 16.429 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_F2 ; 15.931 ; 16.277 ; 16.277 ; 15.931 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_F3 ; 16.211 ; 16.211 ; 16.211 ; 16.211 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_F4 ; 13.296 ; 13.296 ; 13.296 ; 13.296 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_F5 ; 14.338 ; 14.338 ; 14.338 ; 14.338 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_F6 ; 13.469 ; 13.469 ; 13.469 ; 13.469 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_F7 ; 14.916 ; 14.916 ; 14.916 ; 14.916 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_G0 ; 14.740 ; 14.740 ; 14.740 ; 14.740 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_G1 ; 16.292 ; 16.292 ; 16.292 ; 16.292 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_G2 ; 16.267 ; 16.267 ; 16.267 ; 16.267 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_G3 ; 16.253 ; 16.253 ; 16.253 ; 16.253 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_G4 ; 13.288 ; 13.288 ; 13.288 ; 13.288 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_G5 ; 14.503 ; 14.503 ; 14.503 ; 14.503 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_G6 ; 13.487 ; 13.487 ; 13.487 ; 13.487 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_G7 ; 14.876 ; 14.876 ; 14.876 ; 14.876 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_A0 ; 18.673 ; 18.673 ; 18.673 ; 18.673 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_A1 ; 20.385 ; 20.385 ; 20.385 ; 20.385 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_A2 ; 20.413 ; 20.413 ; 20.413 ; 20.413 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_A3 ; 20.272 ; 20.272 ; 20.272 ; 20.272 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_A4 ; 17.436 ; 17.436 ; 17.436 ; 17.436 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_A5 ; 18.682 ; 18.682 ; 18.682 ; 18.682 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_A6 ; 17.671 ; 17.671 ; 17.671 ; 17.671 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_A7 ; 18.798 ; 18.798 ; 18.798 ; 18.798 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_B0 ; 18.640 ; 18.640 ; 18.640 ; 18.640 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_B1 ; 20.469 ; 20.621 ; 20.621 ; 20.469 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_B2 ; 20.362 ; 20.362 ; 20.362 ; 20.362 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_B3 ; 20.139 ; 20.139 ; 20.139 ; 20.139 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_B4 ; 17.726 ; 17.726 ; 17.726 ; 17.726 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_B5 ; 18.762 ; 18.762 ; 18.762 ; 18.762 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_B6 ; 17.673 ; 17.673 ; 17.673 ; 17.673 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_B7 ; 18.792 ; 18.733 ; 18.733 ; 18.792 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_C0 ; 18.665 ; 18.227 ; 18.227 ; 18.665 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_C1 ; 19.278 ; 19.278 ; 19.278 ; 19.278 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_C2 ; 20.429 ; 20.145 ; 20.145 ; 20.429 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_C3 ; 20.182 ; 20.182 ; 20.182 ; 20.182 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_C4 ; 17.735 ; 17.735 ; 17.735 ; 17.735 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_C5 ; 18.770 ; 18.770 ; 18.770 ; 18.770 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_C6 ; 17.670 ; 17.670 ; 17.670 ; 17.670 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_C7 ; 18.770 ; 18.770 ; 18.770 ; 18.770 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_D0 ; 18.933 ; 18.933 ; 18.933 ; 18.933 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_D1 ; 20.688 ; 20.688 ; 20.688 ; 20.688 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_D2 ; 20.422 ; 20.422 ; 20.422 ; 20.422 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_D3 ; 20.136 ; 20.136 ; 20.136 ; 20.136 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_D4 ; 17.419 ; 17.419 ; 17.419 ; 17.419 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_D5 ; 18.515 ; 18.515 ; 18.515 ; 18.515 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_D6 ; 17.667 ; 17.667 ; 17.667 ; 17.667 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_D7 ; 18.754 ; 18.754 ; 18.754 ; 18.754 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_E0 ; 18.525 ; 18.938 ; 18.938 ; 18.525 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_E1 ; 20.423 ; 20.423 ; 20.423 ; 20.423 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_E2 ; 20.088 ; 20.404 ; 20.404 ; 20.088 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_E3 ; 19.314 ; 20.145 ; 20.145 ; 19.314 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_E4 ; 17.441 ; 17.146 ; 17.146 ; 17.441 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_E5 ; 17.652 ; 18.483 ; 18.483 ; 17.652 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_E6 ; 17.654 ; 17.417 ; 17.417 ; 17.654 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_E7 ; 18.798 ; 18.798 ; 18.798 ; 18.798 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_F0 ; 18.567 ; 18.924 ; 18.924 ; 18.567 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_F1 ; 20.616 ; 20.616 ; 20.616 ; 20.616 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_F2 ; 20.103 ; 20.426 ; 20.426 ; 20.103 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_F3 ; 20.356 ; 20.356 ; 20.356 ; 20.356 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_F4 ; 17.445 ; 17.445 ; 17.445 ; 17.445 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_F5 ; 18.499 ; 18.499 ; 18.499 ; 18.499 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_F6 ; 17.638 ; 17.638 ; 17.638 ; 17.638 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_F7 ; 19.090 ; 19.090 ; 19.090 ; 19.090 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_G0 ; 18.927 ; 18.927 ; 18.927 ; 18.927 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_G1 ; 20.479 ; 20.479 ; 20.479 ; 20.479 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_G2 ; 20.416 ; 20.416 ; 20.416 ; 20.416 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_G3 ; 20.398 ; 20.398 ; 20.398 ; 20.398 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_G4 ; 17.437 ; 17.437 ; 17.437 ; 17.437 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_G5 ; 18.664 ; 18.664 ; 18.664 ; 18.664 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_G6 ; 17.656 ; 17.656 ; 17.656 ; 17.656 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_G7 ; 19.050 ; 19.050 ; 19.050 ; 19.050 ;
+-----------------------+-----------------------+--------+--------+--------+--------+


+-----------------------------------------------------------------------------------+
; Minimum Propagation Delay                                                         ;
+-----------------------+-----------------------+--------+--------+--------+--------+
; Input Port            ; Output Port           ; RR     ; RF     ; FR     ; FF     ;
+-----------------------+-----------------------+--------+--------+--------+--------+
; Chen_Kevin_OE         ; Chen_Kevin_Segment_A0 ; 11.872 ; 11.872 ; 11.872 ; 11.872 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_A1 ; 13.749 ; 13.749 ; 13.749 ; 13.749 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_A2 ; 13.239 ; 13.239 ; 13.239 ; 13.239 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_A3 ; 13.646 ; 13.646 ; 13.646 ; 13.646 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_A4 ; 11.477 ; 11.477 ; 11.477 ; 11.477 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_A5 ; 11.210 ; 11.210 ; 11.210 ; 11.210 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_A6 ; 11.109 ; 11.109 ; 11.109 ; 11.109 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_A7 ; 12.108 ; 12.108 ; 12.108 ; 12.108 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_B0 ; 11.860 ; 11.860 ; 11.860 ; 11.860 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_B1 ; 13.986 ; 13.986 ; 13.986 ; 13.986 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_B2 ; 13.218 ; 13.218 ; 13.218 ; 13.218 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_B3 ; 13.492 ; 13.492 ; 13.492 ; 13.492 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_B4 ; 11.767 ; 11.767 ; 11.767 ; 11.767 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_B5 ; 11.301 ; 11.301 ; 11.301 ; 11.301 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_B6 ; 11.104 ; 11.104 ; 11.104 ; 11.104 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_B7 ; 12.093 ; 12.093 ; 12.093 ; 12.093 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_C0 ; 12.442 ; 11.871 ; 11.871 ; 12.442 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_C1 ; 12.627 ; 12.967 ; 12.967 ; 12.627 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_C2 ; 13.351 ; 13.286 ; 13.286 ; 13.351 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_C3 ; 13.534 ; 13.715 ; 13.715 ; 13.534 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_C4 ; 11.759 ; 11.821 ; 11.821 ; 11.759 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_C5 ; 11.303 ; 11.958 ; 11.958 ; 11.303 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_C6 ; 11.348 ; 11.101 ; 11.101 ; 11.348 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_C7 ; 12.240 ; 12.071 ; 12.071 ; 12.240 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_D0 ; 12.145 ; 12.145 ; 12.145 ; 12.145 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_D1 ; 14.055 ; 14.055 ; 14.055 ; 14.055 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_D2 ; 13.280 ; 13.280 ; 13.280 ; 13.280 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_D3 ; 13.493 ; 13.493 ; 13.493 ; 13.493 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_D4 ; 11.472 ; 11.472 ; 11.472 ; 11.472 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_D5 ; 11.055 ; 11.055 ; 11.055 ; 11.055 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_D6 ; 11.112 ; 11.112 ; 11.112 ; 11.112 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_D7 ; 12.059 ; 12.059 ; 12.059 ; 12.059 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_E0 ; 12.150 ; 12.861 ; 12.861 ; 12.150 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_E1 ; 14.089 ; 13.777 ; 13.777 ; 14.089 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_E2 ; 13.231 ; 13.325 ; 13.325 ; 13.231 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_E3 ; 13.678 ; 13.536 ; 13.536 ; 13.678 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_E4 ; 11.521 ; 11.484 ; 11.484 ; 11.521 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_E5 ; 11.677 ; 11.026 ; 11.026 ; 11.677 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_E6 ; 11.100 ; 11.377 ; 11.377 ; 11.100 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_E7 ; 12.104 ; 12.283 ; 12.283 ; 12.104 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_F0 ; 12.136 ; 12.136 ; 12.136 ; 12.136 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_F1 ; 14.281 ; 13.966 ; 13.966 ; 14.281 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_F2 ; 13.280 ; 13.280 ; 13.280 ; 13.280 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_F3 ; 13.889 ; 13.742 ; 13.742 ; 13.889 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_F4 ; 11.526 ; 11.489 ; 11.489 ; 11.526 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_F5 ; 11.688 ; 11.037 ; 11.037 ; 11.688 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_F6 ; 11.080 ; 11.080 ; 11.080 ; 11.080 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_F7 ; 12.425 ; 12.425 ; 12.425 ; 12.425 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_G0 ; 12.142 ; 12.142 ; 12.142 ; 12.142 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_G1 ; 13.846 ; 13.846 ; 13.846 ; 13.846 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_G2 ; 13.274 ; 13.274 ; 13.274 ; 13.274 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_G3 ; 13.755 ; 13.755 ; 13.755 ; 13.755 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_G4 ; 11.495 ; 11.495 ; 11.495 ; 11.495 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_G5 ; 11.204 ; 11.204 ; 11.204 ; 11.204 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_G6 ; 11.088 ; 11.088 ; 11.088 ; 11.088 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_G7 ; 12.350 ; 12.350 ; 12.350 ; 12.350 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_A0 ; 10.984 ; 10.984 ; 10.984 ; 10.984 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_A1 ; 12.972 ; 12.972 ; 12.972 ; 12.972 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_A2 ; 11.520 ; 11.520 ; 11.520 ; 11.520 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_A3 ; 12.218 ; 12.218 ; 12.218 ; 12.218 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_A4 ; 10.463 ; 10.463 ; 10.463 ; 10.463 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_A5 ; 11.110 ; 11.110 ; 11.110 ; 11.110 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_A6 ; 9.728  ; 9.728  ; 9.728  ; 9.728  ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_A7 ; 10.930 ; 10.930 ; 10.930 ; 10.930 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_B0 ; 10.955 ; 10.955 ; 10.955 ; 10.955 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_B1 ; 13.208 ; 13.208 ; 13.208 ; 13.208 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_B2 ; 11.475 ; 11.766 ; 11.766 ; 11.475 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_B3 ; 12.094 ; 12.068 ; 12.068 ; 12.094 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_B4 ; 10.754 ; 10.938 ; 10.938 ; 10.754 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_B5 ; 11.199 ; 11.199 ; 11.199 ; 11.199 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_B6 ; 9.723  ; 9.723  ; 9.723  ; 9.723  ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_B7 ; 10.951 ; 10.951 ; 10.951 ; 10.951 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_C0 ; 10.955 ; 10.955 ; 10.955 ; 10.955 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_C1 ; 11.888 ; 12.010 ; 12.010 ; 11.888 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_C2 ; 11.541 ; 11.541 ; 11.541 ; 11.541 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_C3 ; 12.110 ; 12.110 ; 12.110 ; 12.110 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_C4 ; 10.775 ; 10.775 ; 10.775 ; 10.775 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_C5 ; 11.202 ; 11.299 ; 11.299 ; 11.202 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_C6 ; 9.892  ; 9.720  ; 9.720  ; 9.892  ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_C7 ; 10.929 ; 10.929 ; 10.929 ; 10.929 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_D0 ; 11.230 ; 11.230 ; 11.230 ; 11.230 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_D1 ; 13.275 ; 13.275 ; 13.275 ; 13.275 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_D2 ; 11.535 ; 11.535 ; 11.535 ; 11.535 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_D3 ; 12.068 ; 12.068 ; 12.068 ; 12.068 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_D4 ; 10.460 ; 10.460 ; 10.460 ; 10.460 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_D5 ; 10.953 ; 10.953 ; 10.953 ; 10.953 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_D6 ; 9.731  ; 9.731  ; 9.731  ; 9.731  ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_D7 ; 10.907 ; 10.907 ; 10.907 ; 10.907 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_E0 ; 11.262 ; 11.234 ; 11.234 ; 11.262 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_E1 ; 13.134 ; 13.009 ; 13.009 ; 13.134 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_E2 ; 11.515 ; 11.515 ; 11.515 ; 11.515 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_E3 ; 12.112 ; 12.112 ; 12.112 ; 12.112 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_E4 ; 10.471 ; 10.471 ; 10.471 ; 10.471 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_E5 ; 11.018 ; 10.921 ; 10.921 ; 11.018 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_E6 ; 9.719  ; 9.891  ; 9.891  ; 9.719  ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_E7 ; 11.117 ; 10.923 ; 10.923 ; 11.117 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_F0 ; 11.218 ; 11.218 ; 11.218 ; 11.218 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_F1 ; 13.202 ; 13.202 ; 13.202 ; 13.202 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_F2 ; 11.533 ; 11.533 ; 11.533 ; 11.533 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_F3 ; 12.318 ; 12.318 ; 12.318 ; 12.318 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_F4 ; 10.476 ; 10.476 ; 10.476 ; 10.476 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_F5 ; 10.932 ; 10.932 ; 10.932 ; 10.932 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_F6 ; 9.699  ; 9.699  ; 9.699  ; 9.699  ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_F7 ; 11.246 ; 11.246 ; 11.246 ; 11.246 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_G0 ; 11.235 ; 11.235 ; 11.235 ; 11.235 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_G1 ; 13.062 ; 13.062 ; 13.062 ; 13.062 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_G2 ; 11.528 ; 11.528 ; 11.528 ; 11.528 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_G3 ; 12.330 ; 12.330 ; 12.330 ; 12.330 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_G4 ; 10.483 ; 10.483 ; 10.483 ; 10.483 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_G5 ; 11.102 ; 11.102 ; 11.102 ; 11.102 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_G6 ; 9.707  ; 9.707  ; 9.707  ; 9.707  ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_G7 ; 11.206 ; 11.206 ; 11.206 ; 11.206 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_A0 ; 10.710 ; 10.710 ; 10.710 ; 10.710 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_A1 ; 12.733 ; 12.733 ; 12.733 ; 12.733 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_A2 ; 11.308 ; 11.308 ; 11.308 ; 11.308 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_A3 ; 11.991 ; 11.991 ; 11.991 ; 11.991 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_A4 ; 10.251 ; 10.251 ; 10.251 ; 10.251 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_A5 ; 10.886 ; 10.886 ; 10.886 ; 10.886 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_A6 ; 9.478  ; 9.478  ; 9.478  ; 9.478  ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_A7 ; 10.718 ; 10.718 ; 10.718 ; 10.718 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_B0 ; 10.698 ; 10.698 ; 10.698 ; 10.698 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_B1 ; 12.969 ; 12.969 ; 12.969 ; 12.969 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_B2 ; 11.580 ; 11.263 ; 11.263 ; 11.580 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_B3 ; 11.878 ; 11.841 ; 11.841 ; 11.878 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_B4 ; 10.601 ; 10.542 ; 10.542 ; 10.601 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_B5 ; 10.975 ; 10.975 ; 10.975 ; 10.975 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_B6 ; 9.473  ; 9.473  ; 9.473  ; 9.473  ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_B7 ; 10.739 ; 10.739 ; 10.739 ; 10.739 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_C0 ; 10.709 ; 10.716 ; 10.716 ; 10.709 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_C1 ; 11.649 ; 11.762 ; 11.762 ; 11.649 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_C2 ; 11.329 ; 11.329 ; 11.329 ; 11.329 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_C3 ; 11.883 ; 11.883 ; 11.883 ; 11.883 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_C4 ; 10.563 ; 10.563 ; 10.563 ; 10.563 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_C5 ; 11.453 ; 10.978 ; 10.978 ; 11.453 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_C6 ; 9.716  ; 9.470  ; 9.470  ; 9.716  ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_C7 ; 10.717 ; 10.717 ; 10.717 ; 10.717 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_D0 ; 10.983 ; 10.983 ; 10.983 ; 10.983 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_D1 ; 13.036 ; 13.036 ; 13.036 ; 13.036 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_D2 ; 11.323 ; 11.323 ; 11.323 ; 11.323 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_D3 ; 11.841 ; 11.841 ; 11.841 ; 11.841 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_D4 ; 10.248 ; 10.248 ; 10.248 ; 10.248 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_D5 ; 10.729 ; 10.729 ; 10.729 ; 10.729 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_D6 ; 9.481  ; 9.481  ; 9.481  ; 9.481  ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_D7 ; 10.695 ; 10.695 ; 10.695 ; 10.695 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_E0 ; 11.080 ; 10.988 ; 10.988 ; 11.080 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_E1 ; 12.884 ; 12.770 ; 12.770 ; 12.884 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_E2 ; 11.303 ; 11.303 ; 11.303 ; 11.303 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_E3 ; 11.885 ; 11.885 ; 11.885 ; 11.885 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_E4 ; 10.259 ; 10.259 ; 10.259 ; 10.259 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_E5 ; 10.697 ; 11.176 ; 11.176 ; 10.697 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_E6 ; 9.469  ; 9.715  ; 9.715  ; 9.469  ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_E7 ; 10.711 ; 10.884 ; 10.884 ; 10.711 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_F0 ; 10.974 ; 10.974 ; 10.974 ; 10.974 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_F1 ; 12.963 ; 12.963 ; 12.963 ; 12.963 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_F2 ; 11.321 ; 11.321 ; 11.321 ; 11.321 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_F3 ; 12.091 ; 12.091 ; 12.091 ; 12.091 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_F4 ; 10.264 ; 10.264 ; 10.264 ; 10.264 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_F5 ; 10.708 ; 10.708 ; 10.708 ; 10.708 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_F6 ; 9.449  ; 9.449  ; 9.449  ; 9.449  ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_F7 ; 11.034 ; 11.034 ; 11.034 ; 11.034 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_G0 ; 10.980 ; 10.980 ; 10.980 ; 10.980 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_G1 ; 12.823 ; 12.823 ; 12.823 ; 12.823 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_G2 ; 11.316 ; 11.316 ; 11.316 ; 11.316 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_G3 ; 12.103 ; 12.103 ; 12.103 ; 12.103 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_G4 ; 10.271 ; 10.271 ; 10.271 ; 10.271 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_G5 ; 10.878 ; 10.878 ; 10.878 ; 10.878 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_G6 ; 9.457  ; 9.457  ; 9.457  ; 9.457  ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_G7 ; 10.994 ; 10.994 ; 10.994 ; 10.994 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_A0 ; 11.071 ; 11.071 ; 11.071 ; 11.071 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_A1 ; 13.101 ; 13.101 ; 13.101 ; 13.101 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_A2 ; 11.628 ; 11.628 ; 11.628 ; 11.628 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_A3 ; 12.302 ; 12.302 ; 12.302 ; 12.302 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_A4 ; 10.571 ; 10.571 ; 10.571 ; 10.571 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_A5 ; 11.221 ; 11.221 ; 11.221 ; 11.221 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_A6 ; 9.806  ; 9.806  ; 9.806  ; 9.806  ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_A7 ; 11.029 ; 11.029 ; 11.029 ; 11.029 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_B0 ; 11.059 ; 11.059 ; 11.059 ; 11.059 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_B1 ; 13.337 ; 13.337 ; 13.337 ; 13.337 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_B2 ; 11.906 ; 11.583 ; 11.583 ; 11.906 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_B3 ; 12.152 ; 12.228 ; 12.228 ; 12.152 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_B4 ; 11.116 ; 10.862 ; 10.862 ; 11.116 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_B5 ; 11.310 ; 11.310 ; 11.310 ; 11.310 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_B6 ; 9.801  ; 9.801  ; 9.801  ; 9.801  ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_B7 ; 11.050 ; 11.050 ; 11.050 ; 11.050 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_C0 ; 11.084 ; 11.070 ; 11.070 ; 11.084 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_C1 ; 12.090 ; 12.017 ; 12.017 ; 12.090 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_C2 ; 11.649 ; 11.649 ; 11.649 ; 11.649 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_C3 ; 12.194 ; 12.194 ; 12.194 ; 12.194 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_C4 ; 10.883 ; 10.883 ; 10.883 ; 10.883 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_C5 ; 11.377 ; 11.313 ; 11.313 ; 11.377 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_C6 ; 9.798  ; 10.084 ; 10.084 ; 9.798  ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_C7 ; 11.028 ; 11.028 ; 11.028 ; 11.028 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_D0 ; 11.344 ; 11.344 ; 11.344 ; 11.344 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_D1 ; 13.404 ; 13.404 ; 13.404 ; 13.404 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_D2 ; 11.643 ; 11.643 ; 11.643 ; 11.643 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_D3 ; 12.152 ; 12.152 ; 12.152 ; 12.152 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_D4 ; 10.568 ; 10.568 ; 10.568 ; 10.568 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_D5 ; 11.064 ; 11.064 ; 11.064 ; 11.064 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_D6 ; 9.809  ; 9.809  ; 9.809  ; 9.809  ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_D7 ; 11.006 ; 11.006 ; 11.006 ; 11.006 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_E0 ; 11.349 ; 11.448 ; 11.448 ; 11.349 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_E1 ; 13.138 ; 13.212 ; 13.212 ; 13.138 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_E2 ; 11.623 ; 11.623 ; 11.623 ; 11.623 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_E3 ; 12.196 ; 12.196 ; 12.196 ; 12.196 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_E4 ; 10.579 ; 10.579 ; 10.579 ; 10.579 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_E5 ; 11.032 ; 11.096 ; 11.096 ; 11.032 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_E6 ; 10.083 ; 9.797  ; 9.797  ; 10.083 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_E7 ; 11.206 ; 11.022 ; 11.022 ; 11.206 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_F0 ; 11.335 ; 11.335 ; 11.335 ; 11.335 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_F1 ; 13.331 ; 13.331 ; 13.331 ; 13.331 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_F2 ; 11.641 ; 11.641 ; 11.641 ; 11.641 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_F3 ; 12.402 ; 12.402 ; 12.402 ; 12.402 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_F4 ; 10.584 ; 10.584 ; 10.584 ; 10.584 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_F5 ; 11.043 ; 11.043 ; 11.043 ; 11.043 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_F6 ; 9.777  ; 9.777  ; 9.777  ; 9.777  ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_F7 ; 11.345 ; 11.345 ; 11.345 ; 11.345 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_G0 ; 11.341 ; 11.341 ; 11.341 ; 11.341 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_G1 ; 13.191 ; 13.191 ; 13.191 ; 13.191 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_G2 ; 11.636 ; 11.636 ; 11.636 ; 11.636 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_G3 ; 12.414 ; 12.414 ; 12.414 ; 12.414 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_G4 ; 10.591 ; 10.591 ; 10.591 ; 10.591 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_G5 ; 11.213 ; 11.213 ; 11.213 ; 11.213 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_G6 ; 9.785  ; 9.785  ; 9.785  ; 9.785  ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_G7 ; 11.305 ; 11.305 ; 11.305 ; 11.305 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_A0 ; 15.220 ; 15.220 ; 15.220 ; 15.220 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_A1 ; 17.249 ; 17.249 ; 17.249 ; 17.249 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_A2 ; 15.789 ; 15.789 ; 15.789 ; 15.789 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_A3 ; 16.475 ; 16.475 ; 16.475 ; 16.475 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_A4 ; 14.732 ; 14.732 ; 14.732 ; 14.732 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_A5 ; 15.393 ; 15.393 ; 15.393 ; 15.393 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_A6 ; 13.994 ; 13.994 ; 13.994 ; 13.994 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_A7 ; 15.209 ; 15.209 ; 15.209 ; 15.209 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_B0 ; 15.208 ; 15.208 ; 15.208 ; 15.208 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_B1 ; 17.485 ; 17.485 ; 17.485 ; 17.485 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_B2 ; 15.744 ; 16.095 ; 16.095 ; 15.744 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_B3 ; 16.325 ; 16.500 ; 16.500 ; 16.325 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_B4 ; 15.023 ; 15.117 ; 15.117 ; 15.023 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_B5 ; 15.482 ; 15.482 ; 15.482 ; 15.482 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_B6 ; 13.989 ; 13.989 ; 13.989 ; 13.989 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_B7 ; 15.230 ; 15.230 ; 15.230 ; 15.230 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_C0 ; 15.232 ; 15.219 ; 15.219 ; 15.232 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_C1 ; 16.278 ; 16.165 ; 16.165 ; 16.278 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_C2 ; 15.810 ; 15.810 ; 15.810 ; 15.810 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_C3 ; 16.367 ; 16.367 ; 16.367 ; 16.367 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_C4 ; 15.044 ; 15.044 ; 15.044 ; 15.044 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_C5 ; 15.797 ; 15.485 ; 15.485 ; 15.797 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_C6 ; 14.619 ; 13.986 ; 13.986 ; 14.619 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_C7 ; 15.208 ; 15.208 ; 15.208 ; 15.208 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_D0 ; 15.493 ; 15.493 ; 15.493 ; 15.493 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_D1 ; 17.552 ; 17.552 ; 17.552 ; 17.552 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_D2 ; 15.804 ; 15.804 ; 15.804 ; 15.804 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_D3 ; 16.325 ; 16.325 ; 16.325 ; 16.325 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_D4 ; 14.729 ; 14.729 ; 14.729 ; 14.729 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_D5 ; 15.236 ; 15.236 ; 15.236 ; 15.236 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_D6 ; 13.997 ; 13.997 ; 13.997 ; 13.997 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_D7 ; 15.186 ; 15.186 ; 15.186 ; 15.186 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_E0 ; 15.498 ; 15.596 ; 15.596 ; 15.498 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_E1 ; 17.286 ; 17.440 ; 17.440 ; 17.286 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_E2 ; 15.784 ; 15.784 ; 15.784 ; 15.784 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_E3 ; 16.369 ; 16.369 ; 16.369 ; 16.369 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_E4 ; 14.740 ; 14.740 ; 14.740 ; 14.740 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_E5 ; 15.204 ; 15.520 ; 15.520 ; 15.204 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_E6 ; 13.985 ; 14.618 ; 14.618 ; 13.985 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_E7 ; 15.202 ; 15.658 ; 15.658 ; 15.202 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_F0 ; 15.484 ; 15.484 ; 15.484 ; 15.484 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_F1 ; 17.479 ; 17.479 ; 17.479 ; 17.479 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_F2 ; 15.802 ; 15.802 ; 15.802 ; 15.802 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_F3 ; 16.575 ; 16.575 ; 16.575 ; 16.575 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_F4 ; 14.745 ; 14.745 ; 14.745 ; 14.745 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_F5 ; 15.215 ; 15.215 ; 15.215 ; 15.215 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_F6 ; 13.965 ; 13.965 ; 13.965 ; 13.965 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_F7 ; 15.525 ; 15.525 ; 15.525 ; 15.525 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_G0 ; 15.490 ; 15.490 ; 15.490 ; 15.490 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_G1 ; 17.339 ; 17.339 ; 17.339 ; 17.339 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_G2 ; 15.797 ; 15.797 ; 15.797 ; 15.797 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_G3 ; 16.587 ; 16.587 ; 16.587 ; 16.587 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_G4 ; 14.752 ; 14.752 ; 14.752 ; 14.752 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_G5 ; 15.385 ; 15.385 ; 15.385 ; 15.385 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_G6 ; 13.973 ; 13.973 ; 13.973 ; 13.973 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_G7 ; 15.485 ; 15.485 ; 15.485 ; 15.485 ;
+-----------------------+-----------------------+--------+--------+--------+--------+


+----------------------------------------+
; Fast Model Setup Summary               ;
+---------------+--------+---------------+
; Clock         ; Slack  ; End Point TNS ;
+---------------+--------+---------------+
; Chen_Kevin_CS ; -0.931 ; -117.999      ;
+---------------+--------+---------------+


+---------------------------------------+
; Fast Model Hold Summary               ;
+---------------+-------+---------------+
; Clock         ; Slack ; End Point TNS ;
+---------------+-------+---------------+
; Chen_Kevin_CS ; 0.171 ; 0.000         ;
+---------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------+
; Fast Model Minimum Pulse Width Summary      ;
+--------------------+--------+---------------+
; Clock              ; Slack  ; End Point TNS ;
+--------------------+--------+---------------+
; Chen_Kevin_Keys[0] ; -1.380 ; -1.380        ;
; Chen_Kevin_CS      ; -1.222 ; -1.222        ;
+--------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Chen_Kevin_CS'                                                                                                                                                                                                                                                                                                                                   ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                            ; To Node                                                                                                                               ; Launch Clock       ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------------+--------------+------------+------------+
; -0.931 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[15]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.054      ; 0.563      ;
; -0.889 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[28]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.030      ; 0.554      ;
; -0.780 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[25]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.035      ; 0.440      ;
; -0.743 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[9]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; -0.064     ; 0.315      ;
; -0.716 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[25]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; -0.089     ; 0.473      ;
; -0.705 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[28]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; -0.009     ; 0.542      ;
; -0.677 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[24]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; -0.041     ; 0.463      ;
; -0.667 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[28]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; -0.012     ; 0.541      ;
; -0.667 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[24]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.013      ; 0.515      ;
; -0.666 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[25]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.057      ; 0.413      ;
; -0.644 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[13]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; -0.069     ; 0.448      ;
; -0.615 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[11]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; -0.034     ; 0.503      ;
; -0.609 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[11]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.012      ; 0.506      ;
; -0.608 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[9]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.042      ; 0.565      ;
; -0.596 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[9]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.034      ; 0.564      ;
; -0.595 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[15]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; -0.009     ; 0.544      ;
; -0.591 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[28]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.020      ; 0.556      ;
; -0.583 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[12]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; -0.135     ; 0.321      ;
; -0.583 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[28]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; -0.021     ; 0.400      ;
; -0.579 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[24]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1    ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; -0.009     ; 0.466      ;
; -0.576 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[27]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; -0.023     ; 0.442      ;
; -0.575 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[29]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.039      ; 0.537      ;
; -0.572 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[25]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.047      ; 0.577      ;
; -0.569 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[11]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1    ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.014      ; 0.507      ;
; -0.569 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[12]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; -0.070     ; 0.189      ;
; -0.569 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[24]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; -0.090     ; 0.503      ;
; -0.563 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[9]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; -0.016     ; 0.563      ;
; -0.556 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[12]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.022      ; 0.500      ;
; -0.555 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[9]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; -0.060     ; 0.515      ;
; -0.555 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[9]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; -0.003     ; 0.565      ;
; -0.555 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[30]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; -0.041     ; 0.550      ;
; -0.553 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[30]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.162      ; 0.731      ;
; -0.553 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[14]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.029      ; 0.419      ;
; -0.553 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[24]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.019      ; 0.495      ;
; -0.551 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[28]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; -0.025     ; 0.539      ;
; -0.551 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[30]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; -0.018     ; 0.551      ;
; -0.551 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[24]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; -0.055     ; 0.498      ;
; -0.545 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[30]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; -0.098     ; 0.475      ;
; -0.538 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[30]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; -0.035     ; 0.415      ;
; -0.537 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[8]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; -0.071     ; 0.421      ;
; -0.534 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[31]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; -0.129     ; 0.416      ;
; -0.533 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[28]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.001      ; 0.556      ;
; -0.532 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[29]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.041      ; 0.490      ;
; -0.528 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[26]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; -0.005     ; 0.416      ;
; -0.527 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[10]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; -0.009     ; 0.533      ;
; -0.525 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[28]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; -0.065     ; 0.397      ;
; -0.522 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[24]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; -0.107     ; 0.413      ;
; -0.521 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[12]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.030      ; 0.395      ;
; -0.520 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[14]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.002      ; 0.527      ;
; -0.519 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[30]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.041      ; 0.571      ;
; -0.519 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[30]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; -0.150     ; 0.426      ;
; -0.517 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[9]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; -0.097     ; 0.516      ;
; -0.515 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[25]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.037      ; 0.432      ;
; -0.514 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[29]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; -0.147     ; 0.373      ;
; -0.514 ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS      ; Chen_Kevin_CS ; 0.500        ; 0.098      ; 0.175      ;
; -0.510 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[30]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; -0.059     ; 0.549      ;
; -0.509 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[10]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.025      ; 0.533      ;
; -0.508 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[13]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1    ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.047      ; 0.450      ;
; -0.505 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[24]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.002      ; 0.558      ;
; -0.502 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[9]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; -0.039     ; 0.564      ;
; -0.501 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[15]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.014      ; 0.423      ;
; -0.498 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[28]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1    ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; -0.041     ; 0.394      ;
; -0.496 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[29]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.034      ; 0.539      ;
; -0.495 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[28]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.049      ; 0.555      ;
; -0.494 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[24]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; -0.138     ; 0.375      ;
; -0.492 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[10]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.030      ; 0.570      ;
; -0.491 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[29]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.009      ; 0.505      ;
; -0.490 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[28]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.056      ; 0.557      ;
; -0.488 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[26]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.030      ; 0.536      ;
; -0.485 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[30]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; -0.132     ; 0.407      ;
; -0.484 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[29]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; -0.126     ; 0.375      ;
; -0.481 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[14]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.020      ; 0.399      ;
; -0.478 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[24]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; -0.077     ; 0.413      ;
; -0.478 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[28]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.060      ; 0.558      ;
; -0.478 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[12]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.017      ; 0.500      ;
; -0.474 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[10]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; -0.002     ; 0.381      ;
; -0.471 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[11]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.041      ; 0.515      ;
; -0.470 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[26]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; -0.101     ; 0.306      ;
; -0.469 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[24]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; -0.060     ; 0.499      ;
; -0.469 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[24]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; -0.050     ; 0.463      ;
; -0.469 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[31]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; -0.110     ; 0.323      ;
; -0.468 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[9]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; -0.016     ; 0.361      ;
; -0.466 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[30]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; -0.095     ; 0.422      ;
; -0.466 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[29]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.016      ; 0.500      ;
; -0.465 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[15]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.056      ; 0.439      ;
; -0.464 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[24]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; -0.063     ; 0.501      ;
; -0.464 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[27]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; -0.068     ; 0.401      ;
; -0.461 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[9]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; -0.005     ; 0.409      ;
; -0.460 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[13]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; -0.099     ; 0.189      ;
; -0.460 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[12]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; -0.106     ; 0.192      ;
; -0.459 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[29]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; -0.051     ; 0.510      ;
; -0.457 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[14]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.036      ; 0.456      ;
; -0.456 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[24]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.008      ; 0.399      ;
; -0.455 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[13]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.080      ; 0.586      ;
; -0.454 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[14]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.018      ; 0.516      ;
; -0.450 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[29]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; -0.051     ; 0.419      ;
; -0.448 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[10]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst2|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; 0.111      ; 0.566      ;
; -0.447 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[28]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; -0.006     ; 0.543      ;
; -0.446 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[15]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; -0.029     ; 0.425      ;
; -0.442 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[30]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst7|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.500        ; -0.117     ; 0.423      ;
+--------+--------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Chen_Kevin_CS'                                                                                                                                                                                                                                                                                                                                   ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                            ; To Node                                                                                                                               ; Launch Clock       ; Latch Clock   ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------------+--------------+------------+------------+
; 0.171 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[2]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst|inst1~1    ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.246      ; 0.417      ;
; 0.205 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[17]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.121      ; 0.326      ;
; 0.221 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[16]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; -0.024     ; 0.197      ;
; 0.240 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[16]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1    ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; -0.043     ; 0.197      ;
; 0.243 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[19]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.072      ; 0.315      ;
; 0.246 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[0]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst|inst1~1    ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; -0.017     ; 0.229      ;
; 0.260 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[3]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst|inst1~1    ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; -0.077     ; 0.183      ;
; 0.263 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[18]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; -0.076     ; 0.187      ;
; 0.264 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[6]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.018      ; 0.282      ;
; 0.265 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[4]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; -0.007     ; 0.258      ;
; 0.266 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[0]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst|inst1~1    ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; -0.033     ; 0.233      ;
; 0.268 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[16]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; -0.067     ; 0.201      ;
; 0.270 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[21]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.002      ; 0.272      ;
; 0.272 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[20]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.126      ; 0.398      ;
; 0.273 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[6]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.147      ; 0.420      ;
; 0.276 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[16]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; -0.074     ; 0.202      ;
; 0.277 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[17]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1    ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.087      ; 0.364      ;
; 0.277 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[16]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; -0.080     ; 0.197      ;
; 0.277 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[1]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; -0.077     ; 0.200      ;
; 0.285 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[5]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.252      ; 0.537      ;
; 0.291 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[7]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; -0.027     ; 0.264      ;
; 0.291 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[21]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.028      ; 0.319      ;
; 0.293 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[6]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; -0.008     ; 0.285      ;
; 0.293 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[16]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.062      ; 0.355      ;
; 0.294 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[21]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.021      ; 0.315      ;
; 0.295 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[6]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1    ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.132      ; 0.427      ;
; 0.295 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[16]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.086      ; 0.381      ;
; 0.297 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[2]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1     ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.059      ; 0.356      ;
; 0.297 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[19]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; -0.017     ; 0.280      ;
; 0.298 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[7]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.071      ; 0.369      ;
; 0.298 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[1]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst|inst1~1    ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.100      ; 0.398      ;
; 0.298 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[2]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst|inst1~1    ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.119      ; 0.417      ;
; 0.298 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[6]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; -0.015     ; 0.283      ;
; 0.299 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[5]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1    ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.108      ; 0.407      ;
; 0.301 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[7]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.213      ; 0.514      ;
; 0.301 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[6]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; -0.018     ; 0.283      ;
; 0.303 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[1]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst|inst1~1    ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.094      ; 0.397      ;
; 0.304 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[2]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; -0.061     ; 0.243      ;
; 0.309 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[17]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.085      ; 0.394      ;
; 0.310 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[18]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; -0.124     ; 0.186      ;
; 0.313 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[23]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; -0.039     ; 0.274      ;
; 0.314 ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS      ; Chen_Kevin_CS ; -0.500       ; 0.352      ; 0.166      ;
; 0.315 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[19]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; -0.035     ; 0.280      ;
; 0.317 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[6]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.107      ; 0.424      ;
; 0.317 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[2]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; -0.070     ; 0.247      ;
; 0.318 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[2]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1    ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.144      ; 0.462      ;
; 0.320 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[21]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; -0.007     ; 0.313      ;
; 0.320 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[2]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; -0.073     ; 0.247      ;
; 0.323 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[18]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; -0.006     ; 0.317      ;
; 0.324 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[5]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; -0.052     ; 0.272      ;
; 0.325 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[7]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1    ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.044      ; 0.369      ;
; 0.325 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[2]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst|inst1~1    ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.094      ; 0.419      ;
; 0.325 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[21]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; -0.130     ; 0.195      ;
; 0.326 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[4]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.057      ; 0.383      ;
; 0.327 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[7]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.210      ; 0.537      ;
; 0.330 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[17]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.074      ; 0.404      ;
; 0.331 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[2]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; -0.089     ; 0.242      ;
; 0.333 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[2]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst|inst1~1    ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.085      ; 0.418      ;
; 0.335 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[4]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; -0.058     ; 0.277      ;
; 0.336 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[2]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.082      ; 0.418      ;
; 0.336 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[3]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst|inst1~1    ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.084      ; 0.420      ;
; 0.336 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[17]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.074      ; 0.410      ;
; 0.336 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[4]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; -0.058     ; 0.278      ;
; 0.338 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[20]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.124      ; 0.462      ;
; 0.338 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[21]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; -0.065     ; 0.273      ;
; 0.338 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[0]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.092      ; 0.430      ;
; 0.339 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[16]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.046      ; 0.385      ;
; 0.340 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[21]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.080      ; 0.420      ;
; 0.342 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[0]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.090      ; 0.432      ;
; 0.344 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[0]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.088      ; 0.432      ;
; 0.344 ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS      ; Chen_Kevin_CS ; -0.500       ; 0.324      ; 0.168      ;
; 0.345 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[21]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; -0.073     ; 0.272      ;
; 0.345 ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst6|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS      ; Chen_Kevin_CS ; -0.500       ; 0.329      ; 0.174      ;
; 0.346 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[20]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.060      ; 0.406      ;
; 0.346 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[23]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.048      ; 0.394      ;
; 0.346 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[19]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; -0.061     ; 0.285      ;
; 0.348 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[5]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; -0.073     ; 0.275      ;
; 0.350 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[23]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.018      ; 0.368      ;
; 0.351 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[5]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.056      ; 0.407      ;
; 0.351 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[1]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst|inst1~1    ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.066      ; 0.417      ;
; 0.351 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[16]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.083      ; 0.434      ;
; 0.354 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[2]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst|inst1~1    ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.179      ; 0.533      ;
; 0.354 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[23]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.092      ; 0.446      ;
; 0.354 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[19]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; -0.038     ; 0.316      ;
; 0.354 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[3]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst|inst1~1    ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.065      ; 0.419      ;
; 0.356 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[0]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1     ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.047      ; 0.403      ;
; 0.356 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[22]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.146      ; 0.502      ;
; 0.356 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[17]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.035      ; 0.391      ;
; 0.357 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[20]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst5|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1    ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.034      ; 0.391      ;
; 0.357 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[6]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.072      ; 0.429      ;
; 0.358 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[19]                                                                           ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst4|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; -0.071     ; 0.287      ;
; 0.359 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[0]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst|inst1~1    ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.059      ; 0.418      ;
; 0.360 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[3]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.050      ; 0.410      ;
; 0.360 ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst|inst1~1 ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst3|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1|inst1~1 ; Chen_Kevin_CS      ; Chen_Kevin_CS ; -0.500       ; 0.307      ; 0.167      ;
; 0.361 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[3]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.042      ; 0.403      ;
; 0.363 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[2]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst|inst1~1    ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.052      ; 0.415      ;
; 0.363 ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst3|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1|inst1~1  ; Chen_Kevin_CS      ; Chen_Kevin_CS ; -0.500       ; 0.302      ; 0.165      ;
; 0.364 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[3]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1     ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.044      ; 0.408      ;
; 0.364 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[3]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst|Chen_Kevin_16x1SRAM:inst4|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst|inst1~1   ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.045      ; 0.409      ;
; 0.364 ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[4]                                                                            ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1  ; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 0.000        ; 0.116      ; 0.480      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Chen_Kevin_Keys[0]'                                                                                                     ;
+--------+--------------+----------------+------------------+--------------------+------------+------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock              ; Clock Edge ; Target                                                     ;
+--------+--------------+----------------+------------------+--------------------+------------+------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_Keys[0]                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[0]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[0]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Fall       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[10] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Fall       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[10] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Fall       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[11] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Fall       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[11] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Fall       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[12] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Fall       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[12] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Fall       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[13] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Fall       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[13] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Fall       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[14] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Fall       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[14] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Fall       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[15] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Fall       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[15] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[16] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[16] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[17] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[17] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[18] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[18] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[19] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[19] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[1]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[1]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[20] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[20] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[21] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[21] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[22] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[22] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[23] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[23] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Fall       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[24] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Fall       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[24] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Fall       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[25] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Fall       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[25] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Fall       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[26] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Fall       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[26] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Fall       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[27] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Fall       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[27] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Fall       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[28] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Fall       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[28] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Fall       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[29] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Fall       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[29] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[2]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[2]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Fall       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[30] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Fall       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[30] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Fall       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[31] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Fall       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[31] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[3]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[3]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[4]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[4]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[5]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[5]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[6]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[6]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[7]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[7]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Fall       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[8]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Fall       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[8]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Fall       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[9]  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Fall       ; Chen_Kevin_4x8SwitchesAndKeys:inst10|Chen_Kevin_Output[9]  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_Keys[0]|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Rise       ; Chen_Kevin_Keys[0]|combout                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Rise       ; inst10|Chen_Kevin_Output[0]|datad                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Rise       ; inst10|Chen_Kevin_Output[0]|datad                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Rise       ; inst10|Chen_Kevin_Output[10]|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Rise       ; inst10|Chen_Kevin_Output[10]|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Rise       ; inst10|Chen_Kevin_Output[11]|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Rise       ; inst10|Chen_Kevin_Output[11]|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Rise       ; inst10|Chen_Kevin_Output[12]|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Rise       ; inst10|Chen_Kevin_Output[12]|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Rise       ; inst10|Chen_Kevin_Output[13]|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Rise       ; inst10|Chen_Kevin_Output[13]|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Rise       ; inst10|Chen_Kevin_Output[14]|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Rise       ; inst10|Chen_Kevin_Output[14]|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Rise       ; inst10|Chen_Kevin_Output[15]|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Rise       ; inst10|Chen_Kevin_Output[15]|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Fall       ; inst10|Chen_Kevin_Output[16]|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Fall       ; inst10|Chen_Kevin_Output[16]|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Fall       ; inst10|Chen_Kevin_Output[17]|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Fall       ; inst10|Chen_Kevin_Output[17]|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Fall       ; inst10|Chen_Kevin_Output[18]|datac                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Fall       ; inst10|Chen_Kevin_Output[18]|datac                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Fall       ; inst10|Chen_Kevin_Output[19]|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Fall       ; inst10|Chen_Kevin_Output[19]|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Rise       ; inst10|Chen_Kevin_Output[1]|datad                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Rise       ; inst10|Chen_Kevin_Output[1]|datad                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Fall       ; inst10|Chen_Kevin_Output[20]|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Fall       ; inst10|Chen_Kevin_Output[20]|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Fall       ; inst10|Chen_Kevin_Output[21]|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Fall       ; inst10|Chen_Kevin_Output[21]|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Fall       ; inst10|Chen_Kevin_Output[22]|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Fall       ; inst10|Chen_Kevin_Output[22]|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Fall       ; inst10|Chen_Kevin_Output[23]|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_Keys[0] ; Fall       ; inst10|Chen_Kevin_Output[23]|datad                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_Keys[0] ; Rise       ; inst10|Chen_Kevin_Output[24]|datac                         ;
+--------+--------------+----------------+------------------+--------------------+------------+------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Chen_Kevin_CS'                                                                                                                                                                                ;
+--------+--------------+----------------+------------------+---------------+------------+---------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock         ; Clock Edge ; Target                                                                                                                                ;
+--------+--------------+----------------+------------------+---------------+------------+---------------------------------------------------------------------------------------------------------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_CS                                                                                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst4|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst5|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst6|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst7|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst8|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst9|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst1|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst1|Chen_Kevin_SRAM:inst|Chen_Kevin_D-Latch:inst|inst1~1    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst10|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst11|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst12|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst13|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst14|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst1|inst1~1 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst15|Chen_Kevin_D-Latch:inst|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst1|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst2|Chen_Kevin_D-Latch:inst|inst1~1   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Chen_Kevin_CS ; Fall       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst1|inst1~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Chen_Kevin_CS ; Rise       ; Chen_Kevin_16x32SRAM:inst|Chen_Kevin_16x4SRAM:inst1|Chen_Kevin_16x1SRAM:inst2|Chen_Kevin_SRAM:inst3|Chen_Kevin_D-Latch:inst|inst1~1   ;
+--------+--------------+----------------+------------------+---------------+------------+---------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Setup Times                                                                                    ;
+-------------------------+--------------------+-------+-------+------------+--------------------+
; Data Port               ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+-------------------------+--------------------+-------+-------+------------+--------------------+
; Chen_Kevin_Switches[*]  ; Chen_Kevin_Keys[0] ; 0.465 ; 0.465 ; Rise       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[0] ; Chen_Kevin_Keys[0] ; 0.123 ; 0.123 ; Rise       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[1] ; Chen_Kevin_Keys[0] ; 0.205 ; 0.205 ; Rise       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[2] ; Chen_Kevin_Keys[0] ; 0.211 ; 0.211 ; Rise       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[3] ; Chen_Kevin_Keys[0] ; 0.205 ; 0.205 ; Rise       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[4] ; Chen_Kevin_Keys[0] ; 0.041 ; 0.041 ; Rise       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[5] ; Chen_Kevin_Keys[0] ; 0.465 ; 0.465 ; Rise       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[6] ; Chen_Kevin_Keys[0] ; 0.372 ; 0.372 ; Rise       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[7] ; Chen_Kevin_Keys[0] ; 0.160 ; 0.160 ; Rise       ; Chen_Kevin_Keys[0] ;
; Chen_Kevin_Switches[*]  ; Chen_Kevin_Keys[0] ; 0.602 ; 0.602 ; Fall       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[0] ; Chen_Kevin_Keys[0] ; 0.290 ; 0.290 ; Fall       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[1] ; Chen_Kevin_Keys[0] ; 0.122 ; 0.122 ; Fall       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[2] ; Chen_Kevin_Keys[0] ; 0.269 ; 0.269 ; Fall       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[3] ; Chen_Kevin_Keys[0] ; 0.308 ; 0.308 ; Fall       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[4] ; Chen_Kevin_Keys[0] ; 0.180 ; 0.180 ; Fall       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[5] ; Chen_Kevin_Keys[0] ; 0.602 ; 0.602 ; Fall       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[6] ; Chen_Kevin_Keys[0] ; 0.296 ; 0.296 ; Fall       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[7] ; Chen_Kevin_Keys[0] ; 0.381 ; 0.381 ; Fall       ; Chen_Kevin_Keys[0] ;
+-------------------------+--------------------+-------+-------+------------+--------------------+


+------------------------------------------------------------------------------------------------+
; Hold Times                                                                                     ;
+-------------------------+--------------------+-------+-------+------------+--------------------+
; Data Port               ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+-------------------------+--------------------+-------+-------+------------+--------------------+
; Chen_Kevin_Switches[*]  ; Chen_Kevin_Keys[0] ; 0.363 ; 0.363 ; Rise       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[0] ; Chen_Kevin_Keys[0] ; 0.330 ; 0.330 ; Rise       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[1] ; Chen_Kevin_Keys[0] ; 0.197 ; 0.197 ; Rise       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[2] ; Chen_Kevin_Keys[0] ; 0.210 ; 0.210 ; Rise       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[3] ; Chen_Kevin_Keys[0] ; 0.289 ; 0.289 ; Rise       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[4] ; Chen_Kevin_Keys[0] ; 0.345 ; 0.345 ; Rise       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[5] ; Chen_Kevin_Keys[0] ; 0.363 ; 0.363 ; Rise       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[6] ; Chen_Kevin_Keys[0] ; 0.259 ; 0.259 ; Rise       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[7] ; Chen_Kevin_Keys[0] ; 0.192 ; 0.192 ; Rise       ; Chen_Kevin_Keys[0] ;
; Chen_Kevin_Switches[*]  ; Chen_Kevin_Keys[0] ; 0.312 ; 0.312 ; Fall       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[0] ; Chen_Kevin_Keys[0] ; 0.251 ; 0.251 ; Fall       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[1] ; Chen_Kevin_Keys[0] ; 0.184 ; 0.184 ; Fall       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[2] ; Chen_Kevin_Keys[0] ; 0.156 ; 0.156 ; Fall       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[3] ; Chen_Kevin_Keys[0] ; 0.247 ; 0.247 ; Fall       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[4] ; Chen_Kevin_Keys[0] ; 0.195 ; 0.195 ; Fall       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[5] ; Chen_Kevin_Keys[0] ; 0.310 ; 0.310 ; Fall       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[6] ; Chen_Kevin_Keys[0] ; 0.115 ; 0.115 ; Fall       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[7] ; Chen_Kevin_Keys[0] ; 0.312 ; 0.312 ; Fall       ; Chen_Kevin_Keys[0] ;
+-------------------------+--------------------+-------+-------+------------+--------------------+


+--------------------------------------------------------------------------------------+
; Clock to Output Times                                                                ;
+-----------------------+---------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port    ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+---------------+-------+-------+------------+-----------------+
; Chen_Kevin_Segment_A0 ; Chen_Kevin_CS ; 7.379 ; 7.379 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A1 ; Chen_Kevin_CS ; 8.337 ; 8.337 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A2 ; Chen_Kevin_CS ; 7.995 ; 7.995 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A3 ; Chen_Kevin_CS ; 8.109 ; 8.109 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A4 ; Chen_Kevin_CS ; 6.964 ; 6.964 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A5 ; Chen_Kevin_CS ; 6.849 ; 6.849 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A6 ; Chen_Kevin_CS ; 6.981 ; 6.981 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A7 ; Chen_Kevin_CS ; 6.924 ; 6.924 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B0 ; Chen_Kevin_CS ; 7.345 ; 7.345 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B1 ; Chen_Kevin_CS ; 8.593 ; 8.593 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B2 ; Chen_Kevin_CS ; 7.968 ; 7.968 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B3 ; Chen_Kevin_CS ; 8.063 ; 8.063 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B4 ; Chen_Kevin_CS ; 7.097 ; 7.097 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B5 ; Chen_Kevin_CS ; 6.865 ; 6.865 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B6 ; Chen_Kevin_CS ; 6.977 ; 6.977 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B7 ; Chen_Kevin_CS ; 6.921 ; 6.921 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C0 ; Chen_Kevin_CS ; 7.368 ; 7.368 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C1 ; Chen_Kevin_CS ; 7.837 ; 7.837 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C2 ; Chen_Kevin_CS ; 8.029 ; 8.029 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C3 ; Chen_Kevin_CS ; 8.089 ; 8.089 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C4 ; Chen_Kevin_CS ; 7.100 ; 7.100 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C5 ; Chen_Kevin_CS ; 6.866 ; 6.866 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C6 ; Chen_Kevin_CS ; 6.975 ; 6.975 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C7 ; Chen_Kevin_CS ; 6.900 ; 6.900 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D0 ; Chen_Kevin_CS ; 7.502 ; 7.502 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D1 ; Chen_Kevin_CS ; 8.384 ; 8.384 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D2 ; Chen_Kevin_CS ; 8.020 ; 8.020 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D3 ; Chen_Kevin_CS ; 8.065 ; 8.065 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D4 ; Chen_Kevin_CS ; 6.947 ; 6.947 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D5 ; Chen_Kevin_CS ; 6.774 ; 6.774 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D6 ; Chen_Kevin_CS ; 6.973 ; 6.973 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D7 ; Chen_Kevin_CS ; 6.887 ; 6.887 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E0 ; Chen_Kevin_CS ; 7.504 ; 7.504 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E1 ; Chen_Kevin_CS ; 8.447 ; 8.447 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E2 ; Chen_Kevin_CS ; 7.999 ; 7.999 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E3 ; Chen_Kevin_CS ; 8.090 ; 8.090 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E4 ; Chen_Kevin_CS ; 6.969 ; 6.969 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E5 ; Chen_Kevin_CS ; 6.746 ; 6.746 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E6 ; Chen_Kevin_CS ; 6.967 ; 6.967 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E7 ; Chen_Kevin_CS ; 6.910 ; 6.910 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F0 ; Chen_Kevin_CS ; 7.497 ; 7.497 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F1 ; Chen_Kevin_CS ; 8.478 ; 8.478 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F2 ; Chen_Kevin_CS ; 8.004 ; 8.004 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F3 ; Chen_Kevin_CS ; 8.160 ; 8.160 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F4 ; Chen_Kevin_CS ; 6.973 ; 6.973 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F5 ; Chen_Kevin_CS ; 6.750 ; 6.750 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F6 ; Chen_Kevin_CS ; 6.951 ; 6.951 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F7 ; Chen_Kevin_CS ; 7.071 ; 7.071 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G0 ; Chen_Kevin_CS ; 7.495 ; 7.495 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G1 ; Chen_Kevin_CS ; 8.425 ; 8.425 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G2 ; Chen_Kevin_CS ; 8.005 ; 8.005 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G3 ; Chen_Kevin_CS ; 8.171 ; 8.171 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G4 ; Chen_Kevin_CS ; 6.962 ; 6.962 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G5 ; Chen_Kevin_CS ; 6.829 ; 6.829 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G6 ; Chen_Kevin_CS ; 6.963 ; 6.963 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G7 ; Chen_Kevin_CS ; 7.035 ; 7.035 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A0 ; Chen_Kevin_CS ; 7.379 ; 7.379 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A1 ; Chen_Kevin_CS ; 8.337 ; 8.337 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A2 ; Chen_Kevin_CS ; 7.995 ; 7.995 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A3 ; Chen_Kevin_CS ; 8.109 ; 8.109 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A4 ; Chen_Kevin_CS ; 6.964 ; 6.964 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A5 ; Chen_Kevin_CS ; 6.849 ; 6.849 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A6 ; Chen_Kevin_CS ; 6.981 ; 6.981 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A7 ; Chen_Kevin_CS ; 7.301 ; 7.301 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B0 ; Chen_Kevin_CS ; 7.345 ; 7.345 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B1 ; Chen_Kevin_CS ; 8.593 ; 8.593 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B2 ; Chen_Kevin_CS ; 7.968 ; 7.968 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B3 ; Chen_Kevin_CS ; 8.063 ; 8.063 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B4 ; Chen_Kevin_CS ; 7.097 ; 7.097 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B5 ; Chen_Kevin_CS ; 6.865 ; 6.865 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B6 ; Chen_Kevin_CS ; 6.977 ; 6.977 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B7 ; Chen_Kevin_CS ; 7.290 ; 7.290 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C0 ; Chen_Kevin_CS ; 7.368 ; 7.368 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C1 ; Chen_Kevin_CS ; 7.837 ; 7.837 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C2 ; Chen_Kevin_CS ; 8.029 ; 8.029 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C3 ; Chen_Kevin_CS ; 8.089 ; 8.089 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C4 ; Chen_Kevin_CS ; 7.100 ; 7.100 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C5 ; Chen_Kevin_CS ; 6.866 ; 6.866 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C6 ; Chen_Kevin_CS ; 6.975 ; 6.975 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C7 ; Chen_Kevin_CS ; 7.270 ; 7.270 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D0 ; Chen_Kevin_CS ; 7.502 ; 7.502 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D1 ; Chen_Kevin_CS ; 8.384 ; 8.384 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D2 ; Chen_Kevin_CS ; 8.020 ; 8.020 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D3 ; Chen_Kevin_CS ; 8.065 ; 8.065 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D4 ; Chen_Kevin_CS ; 6.947 ; 6.947 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D5 ; Chen_Kevin_CS ; 6.774 ; 6.774 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D6 ; Chen_Kevin_CS ; 6.973 ; 6.973 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D7 ; Chen_Kevin_CS ; 7.261 ; 7.261 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E0 ; Chen_Kevin_CS ; 7.504 ; 7.504 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E1 ; Chen_Kevin_CS ; 8.447 ; 8.447 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E2 ; Chen_Kevin_CS ; 7.999 ; 7.999 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E3 ; Chen_Kevin_CS ; 8.090 ; 8.090 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E4 ; Chen_Kevin_CS ; 6.969 ; 6.969 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E5 ; Chen_Kevin_CS ; 6.746 ; 6.746 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E6 ; Chen_Kevin_CS ; 6.967 ; 6.967 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E7 ; Chen_Kevin_CS ; 7.284 ; 7.284 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F0 ; Chen_Kevin_CS ; 7.497 ; 7.497 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F1 ; Chen_Kevin_CS ; 8.478 ; 8.478 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F2 ; Chen_Kevin_CS ; 8.004 ; 8.004 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F3 ; Chen_Kevin_CS ; 8.160 ; 8.160 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F4 ; Chen_Kevin_CS ; 6.973 ; 6.973 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F5 ; Chen_Kevin_CS ; 6.750 ; 6.750 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F6 ; Chen_Kevin_CS ; 6.951 ; 6.951 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F7 ; Chen_Kevin_CS ; 7.448 ; 7.448 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G0 ; Chen_Kevin_CS ; 7.495 ; 7.495 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G1 ; Chen_Kevin_CS ; 8.425 ; 8.425 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G2 ; Chen_Kevin_CS ; 8.005 ; 8.005 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G3 ; Chen_Kevin_CS ; 8.171 ; 8.171 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G4 ; Chen_Kevin_CS ; 6.962 ; 6.962 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G5 ; Chen_Kevin_CS ; 6.829 ; 6.829 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G6 ; Chen_Kevin_CS ; 6.963 ; 6.963 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G7 ; Chen_Kevin_CS ; 7.407 ; 7.407 ; Fall       ; Chen_Kevin_CS   ;
+-----------------------+---------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                        ;
+-----------------------+---------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port    ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+---------------+-------+-------+------------+-----------------+
; Chen_Kevin_Segment_A0 ; Chen_Kevin_CS ; 6.588 ; 6.588 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A1 ; Chen_Kevin_CS ; 7.583 ; 7.583 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A2 ; Chen_Kevin_CS ; 7.202 ; 7.202 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A3 ; Chen_Kevin_CS ; 7.559 ; 7.559 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A4 ; Chen_Kevin_CS ; 6.327 ; 6.327 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A5 ; Chen_Kevin_CS ; 6.327 ; 6.327 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A6 ; Chen_Kevin_CS ; 6.497 ; 6.497 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A7 ; Chen_Kevin_CS ; 6.784 ; 6.784 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B0 ; Chen_Kevin_CS ; 6.555 ; 6.555 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B1 ; Chen_Kevin_CS ; 7.834 ; 7.834 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B2 ; Chen_Kevin_CS ; 7.162 ; 7.162 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B3 ; Chen_Kevin_CS ; 7.504 ; 7.504 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B4 ; Chen_Kevin_CS ; 6.461 ; 6.461 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B5 ; Chen_Kevin_CS ; 6.353 ; 6.353 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B6 ; Chen_Kevin_CS ; 6.494 ; 6.494 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B7 ; Chen_Kevin_CS ; 6.773 ; 6.773 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C0 ; Chen_Kevin_CS ; 6.568 ; 6.568 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C1 ; Chen_Kevin_CS ; 7.066 ; 7.066 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C2 ; Chen_Kevin_CS ; 7.220 ; 7.220 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C3 ; Chen_Kevin_CS ; 7.536 ; 7.536 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C4 ; Chen_Kevin_CS ; 6.473 ; 6.473 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C5 ; Chen_Kevin_CS ; 6.353 ; 6.353 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C6 ; Chen_Kevin_CS ; 6.493 ; 6.493 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C7 ; Chen_Kevin_CS ; 6.753 ; 6.753 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D0 ; Chen_Kevin_CS ; 6.706 ; 6.706 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D1 ; Chen_Kevin_CS ; 7.625 ; 7.625 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D2 ; Chen_Kevin_CS ; 7.214 ; 7.214 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D3 ; Chen_Kevin_CS ; 7.503 ; 7.503 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D4 ; Chen_Kevin_CS ; 6.326 ; 6.326 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D5 ; Chen_Kevin_CS ; 6.258 ; 6.258 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D6 ; Chen_Kevin_CS ; 6.504 ; 6.504 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D7 ; Chen_Kevin_CS ; 6.744 ; 6.744 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E0 ; Chen_Kevin_CS ; 6.708 ; 6.708 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E1 ; Chen_Kevin_CS ; 7.682 ; 7.682 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E2 ; Chen_Kevin_CS ; 7.195 ; 7.195 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E3 ; Chen_Kevin_CS ; 7.524 ; 7.524 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E4 ; Chen_Kevin_CS ; 6.338 ; 6.338 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E5 ; Chen_Kevin_CS ; 6.240 ; 6.240 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E6 ; Chen_Kevin_CS ; 6.499 ; 6.499 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E7 ; Chen_Kevin_CS ; 6.767 ; 6.767 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F0 ; Chen_Kevin_CS ; 6.697 ; 6.697 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F1 ; Chen_Kevin_CS ; 7.711 ; 7.711 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F2 ; Chen_Kevin_CS ; 7.211 ; 7.211 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F3 ; Chen_Kevin_CS ; 7.593 ; 7.593 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F4 ; Chen_Kevin_CS ; 6.343 ; 6.343 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F5 ; Chen_Kevin_CS ; 6.240 ; 6.240 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F6 ; Chen_Kevin_CS ; 6.479 ; 6.479 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F7 ; Chen_Kevin_CS ; 6.931 ; 6.931 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G0 ; Chen_Kevin_CS ; 6.703 ; 6.703 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G1 ; Chen_Kevin_CS ; 7.665 ; 7.665 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G2 ; Chen_Kevin_CS ; 7.198 ; 7.198 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G3 ; Chen_Kevin_CS ; 7.609 ; 7.609 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G4 ; Chen_Kevin_CS ; 6.344 ; 6.344 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G5 ; Chen_Kevin_CS ; 6.323 ; 6.323 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G6 ; Chen_Kevin_CS ; 6.481 ; 6.481 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G7 ; Chen_Kevin_CS ; 6.890 ; 6.890 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A0 ; Chen_Kevin_CS ; 5.697 ; 5.697 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A1 ; Chen_Kevin_CS ; 6.787 ; 6.787 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A2 ; Chen_Kevin_CS ; 6.352 ; 6.352 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A3 ; Chen_Kevin_CS ; 6.710 ; 6.710 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A4 ; Chen_Kevin_CS ; 5.426 ; 5.426 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A5 ; Chen_Kevin_CS ; 5.680 ; 5.680 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A6 ; Chen_Kevin_CS ; 5.517 ; 5.517 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A7 ; Chen_Kevin_CS ; 5.739 ; 5.739 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B0 ; Chen_Kevin_CS ; 5.663 ; 5.663 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B1 ; Chen_Kevin_CS ; 7.043 ; 7.043 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B2 ; Chen_Kevin_CS ; 6.315 ; 6.315 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B3 ; Chen_Kevin_CS ; 6.664 ; 6.664 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B4 ; Chen_Kevin_CS ; 5.560 ; 5.560 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B5 ; Chen_Kevin_CS ; 5.705 ; 5.705 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B6 ; Chen_Kevin_CS ; 5.514 ; 5.514 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B7 ; Chen_Kevin_CS ; 5.736 ; 5.736 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C0 ; Chen_Kevin_CS ; 5.686 ; 5.686 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C1 ; Chen_Kevin_CS ; 6.286 ; 6.286 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C2 ; Chen_Kevin_CS ; 6.373 ; 6.373 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C3 ; Chen_Kevin_CS ; 6.690 ; 6.690 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C4 ; Chen_Kevin_CS ; 5.572 ; 5.572 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C5 ; Chen_Kevin_CS ; 5.706 ; 5.706 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C6 ; Chen_Kevin_CS ; 5.513 ; 5.513 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C7 ; Chen_Kevin_CS ; 5.715 ; 5.715 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D0 ; Chen_Kevin_CS ; 5.820 ; 5.820 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D1 ; Chen_Kevin_CS ; 6.834 ; 6.834 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D2 ; Chen_Kevin_CS ; 6.370 ; 6.370 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D3 ; Chen_Kevin_CS ; 6.666 ; 6.666 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D4 ; Chen_Kevin_CS ; 5.425 ; 5.425 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D5 ; Chen_Kevin_CS ; 5.611 ; 5.611 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D6 ; Chen_Kevin_CS ; 5.524 ; 5.524 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D7 ; Chen_Kevin_CS ; 5.702 ; 5.702 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E0 ; Chen_Kevin_CS ; 5.822 ; 5.822 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E1 ; Chen_Kevin_CS ; 6.897 ; 6.897 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E2 ; Chen_Kevin_CS ; 6.346 ; 6.346 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E3 ; Chen_Kevin_CS ; 6.691 ; 6.691 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E4 ; Chen_Kevin_CS ; 5.437 ; 5.437 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E5 ; Chen_Kevin_CS ; 5.590 ; 5.590 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E6 ; Chen_Kevin_CS ; 5.519 ; 5.519 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E7 ; Chen_Kevin_CS ; 5.725 ; 5.725 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F0 ; Chen_Kevin_CS ; 5.815 ; 5.815 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F1 ; Chen_Kevin_CS ; 6.927 ; 6.927 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F2 ; Chen_Kevin_CS ; 6.361 ; 6.361 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F3 ; Chen_Kevin_CS ; 6.761 ; 6.761 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F4 ; Chen_Kevin_CS ; 5.442 ; 5.442 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F5 ; Chen_Kevin_CS ; 5.593 ; 5.593 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F6 ; Chen_Kevin_CS ; 5.499 ; 5.499 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F7 ; Chen_Kevin_CS ; 5.886 ; 5.886 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G0 ; Chen_Kevin_CS ; 5.813 ; 5.813 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G1 ; Chen_Kevin_CS ; 6.876 ; 6.876 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G2 ; Chen_Kevin_CS ; 6.354 ; 6.354 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G3 ; Chen_Kevin_CS ; 6.772 ; 6.772 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G4 ; Chen_Kevin_CS ; 5.443 ; 5.443 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G5 ; Chen_Kevin_CS ; 5.675 ; 5.675 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G6 ; Chen_Kevin_CS ; 5.501 ; 5.501 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G7 ; Chen_Kevin_CS ; 5.850 ; 5.850 ; Fall       ; Chen_Kevin_CS   ;
+-----------------------+---------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Propagation Delay                                                                 ;
+-----------------------+-----------------------+--------+--------+--------+--------+
; Input Port            ; Output Port           ; RR     ; RF     ; FR     ; FF     ;
+-----------------------+-----------------------+--------+--------+--------+--------+
; Chen_Kevin_OE         ; Chen_Kevin_Segment_A0 ; 6.915  ; 6.915  ; 6.915  ; 6.915  ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_A1 ; 7.965  ; 7.965  ; 7.965  ; 7.965  ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_A2 ; 7.790  ; 7.790  ; 7.790  ; 7.790  ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_A3 ; 7.737  ; 7.737  ; 7.737  ; 7.737  ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_A4 ; 6.760  ; 6.760  ; 6.760  ; 6.760  ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_A5 ; 6.618  ; 6.618  ; 6.618  ; 6.618  ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_A6 ; 6.778  ; 6.778  ; 6.778  ; 6.778  ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_A7 ; 6.783  ; 6.783  ; 6.783  ; 6.783  ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_B0 ; 6.880  ; 6.880  ; 6.880  ; 6.880  ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_B1 ; 8.221  ; 8.221  ; 8.221  ; 8.221  ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_B2 ; 7.760  ; 7.760  ; 7.760  ; 7.760  ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_B3 ; 7.535  ; 7.691  ; 7.691  ; 7.535  ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_B4 ; 6.893  ; 6.893  ; 6.893  ; 6.893  ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_B5 ; 6.634  ; 6.634  ; 6.634  ; 6.634  ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_B6 ; 6.774  ; 6.774  ; 6.774  ; 6.774  ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_B7 ; 6.777  ; 6.777  ; 6.777  ; 6.777  ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_C0 ; 6.904  ; 6.811  ; 6.811  ; 6.904  ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_C1 ; 7.397  ; 7.465  ; 7.465  ; 7.397  ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_C2 ; 7.821  ; 7.821  ; 7.821  ; 7.821  ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_C3 ; 7.717  ; 7.717  ; 7.717  ; 7.717  ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_C4 ; 6.896  ; 6.896  ; 6.896  ; 6.896  ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_C5 ; 6.635  ; 6.635  ; 6.635  ; 6.635  ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_C6 ; 6.772  ; 6.772  ; 6.772  ; 6.772  ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_C7 ; 6.754  ; 6.586  ; 6.586  ; 6.754  ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_D0 ; 7.041  ; 7.041  ; 7.041  ; 7.041  ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_D1 ; 8.012  ; 8.012  ; 8.012  ; 8.012  ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_D2 ; 7.812  ; 7.812  ; 7.812  ; 7.812  ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_D3 ; 7.693  ; 7.693  ; 7.693  ; 7.693  ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_D4 ; 6.743  ; 6.743  ; 6.743  ; 6.743  ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_D5 ; 6.543  ; 6.543  ; 6.543  ; 6.543  ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_D6 ; 6.770  ; 6.770  ; 6.770  ; 6.770  ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_D7 ; 6.747  ; 6.747  ; 6.747  ; 6.747  ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_E0 ; 6.947  ; 7.047  ; 7.047  ; 6.947  ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_E1 ; 8.075  ; 8.001  ; 8.001  ; 8.075  ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_E2 ; 7.791  ; 7.783  ; 7.783  ; 7.791  ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_E3 ; 7.718  ; 7.718  ; 7.718  ; 7.718  ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_E4 ; 6.765  ; 6.589  ; 6.589  ; 6.765  ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_E5 ; 6.515  ; 6.371  ; 6.371  ; 6.515  ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_E6 ; 6.764  ; 6.450  ; 6.450  ; 6.764  ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_E7 ; 6.595  ; 6.769  ; 6.769  ; 6.595  ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_F0 ; 6.940  ; 7.035  ; 7.035  ; 6.940  ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_F1 ; 8.106  ; 8.106  ; 8.106  ; 8.106  ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_F2 ; 7.795  ; 7.799  ; 7.799  ; 7.795  ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_F3 ; 7.788  ; 7.788  ; 7.788  ; 7.788  ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_F4 ; 6.769  ; 6.769  ; 6.769  ; 6.769  ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_F5 ; 6.519  ; 6.519  ; 6.519  ; 6.519  ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_F6 ; 6.748  ; 6.748  ; 6.748  ; 6.748  ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_F7 ; 6.756  ; 6.930  ; 6.930  ; 6.756  ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_G0 ; 7.034  ; 7.034  ; 7.034  ; 7.034  ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_G1 ; 8.053  ; 8.053  ; 8.053  ; 8.053  ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_G2 ; 7.797  ; 7.797  ; 7.797  ; 7.797  ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_G3 ; 7.799  ; 7.799  ; 7.799  ; 7.799  ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_G4 ; 6.758  ; 6.758  ; 6.758  ; 6.758  ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_G5 ; 6.598  ; 6.598  ; 6.598  ; 6.598  ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_G6 ; 6.760  ; 6.760  ; 6.760  ; 6.760  ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_G7 ; 6.894  ; 6.894  ; 6.894  ; 6.894  ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_A0 ; 7.033  ; 7.033  ; 7.033  ; 7.033  ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_A1 ; 7.910  ; 7.910  ; 7.910  ; 7.910  ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_A2 ; 7.918  ; 7.918  ; 7.918  ; 7.918  ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_A3 ; 7.847  ; 7.847  ; 7.847  ; 7.847  ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_A4 ; 6.374  ; 6.374  ; 6.374  ; 6.374  ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_A5 ; 6.916  ; 6.916  ; 6.916  ; 6.916  ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_A6 ; 6.436  ; 6.436  ; 6.436  ; 6.436  ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_A7 ; 7.010  ; 7.010  ; 7.010  ; 7.010  ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_B0 ; 6.998  ; 6.998  ; 6.998  ; 6.998  ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_B1 ; 8.007  ; 8.165  ; 8.165  ; 8.007  ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_B2 ; 7.877  ; 7.877  ; 7.877  ; 7.877  ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_B3 ; 7.792  ; 7.792  ; 7.792  ; 7.792  ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_B4 ; 6.507  ; 6.507  ; 6.507  ; 6.507  ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_B5 ; 6.932  ; 6.932  ; 6.932  ; 6.932  ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_B6 ; 6.433  ; 6.433  ; 6.433  ; 6.433  ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_B7 ; 7.004  ; 7.004  ; 7.004  ; 7.004  ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_C0 ; 7.022  ; 6.897  ; 6.897  ; 7.022  ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_C1 ; 7.416  ; 7.416  ; 7.416  ; 7.416  ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_C2 ; 7.931  ; 7.761  ; 7.761  ; 7.931  ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_C3 ; 7.824  ; 7.824  ; 7.824  ; 7.824  ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_C4 ; 6.510  ; 6.510  ; 6.510  ; 6.510  ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_C5 ; 6.933  ; 6.933  ; 6.933  ; 6.933  ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_C6 ; 6.432  ; 6.422  ; 6.422  ; 6.432  ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_C7 ; 6.981  ; 6.976  ; 6.976  ; 6.981  ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_D0 ; 7.159  ; 7.159  ; 7.159  ; 7.159  ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_D1 ; 7.956  ; 7.956  ; 7.956  ; 7.956  ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_D2 ; 7.929  ; 7.929  ; 7.929  ; 7.929  ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_D3 ; 7.791  ; 7.791  ; 7.791  ; 7.791  ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_D4 ; 6.357  ; 6.357  ; 6.357  ; 6.357  ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_D5 ; 6.841  ; 6.841  ; 6.841  ; 6.841  ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_D6 ; 6.443  ; 6.443  ; 6.443  ; 6.443  ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_D7 ; 6.974  ; 6.974  ; 6.974  ; 6.974  ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_E0 ; 7.040  ; 7.165  ; 7.165  ; 7.040  ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_E1 ; 8.020  ; 8.020  ; 8.020  ; 8.020  ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_E2 ; 7.741  ; 7.911  ; 7.911  ; 7.741  ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_E3 ; 7.682  ; 7.812  ; 7.812  ; 7.682  ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_E4 ; 6.379  ; 6.257  ; 6.257  ; 6.379  ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_E5 ; 6.447  ; 6.813  ; 6.813  ; 6.447  ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_E6 ; 6.414  ; 6.438  ; 6.438  ; 6.414  ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_E7 ; 6.981  ; 6.996  ; 6.996  ; 6.981  ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_F0 ; 7.028  ; 7.153  ; 7.153  ; 7.028  ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_F1 ; 8.057  ; 8.057  ; 8.057  ; 8.057  ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_F2 ; 7.757  ; 7.927  ; 7.927  ; 7.757  ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_F3 ; 7.881  ; 7.881  ; 7.881  ; 7.881  ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_F4 ; 6.383  ; 6.383  ; 6.383  ; 6.383  ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_F5 ; 6.817  ; 6.817  ; 6.817  ; 6.817  ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_F6 ; 6.418  ; 6.418  ; 6.418  ; 6.418  ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_F7 ; 7.141  ; 7.157  ; 7.157  ; 7.141  ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_G0 ; 7.152  ; 7.152  ; 7.152  ; 7.152  ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_G1 ; 7.997  ; 7.997  ; 7.997  ; 7.997  ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_G2 ; 7.914  ; 7.914  ; 7.914  ; 7.914  ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_G3 ; 7.897  ; 7.897  ; 7.897  ; 7.897  ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_G4 ; 6.372  ; 6.372  ; 6.372  ; 6.372  ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_G5 ; 6.896  ; 6.896  ; 6.896  ; 6.896  ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_G6 ; 6.420  ; 6.420  ; 6.420  ; 6.420  ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_G7 ; 7.121  ; 7.121  ; 7.121  ; 7.121  ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_A0 ; 6.933  ; 6.933  ; 6.933  ; 6.933  ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_A1 ; 7.810  ; 7.810  ; 7.810  ; 7.810  ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_A2 ; 7.808  ; 7.808  ; 7.808  ; 7.808  ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_A3 ; 7.747  ; 7.747  ; 7.747  ; 7.747  ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_A4 ; 6.264  ; 6.264  ; 6.264  ; 6.264  ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_A5 ; 6.819  ; 6.819  ; 6.819  ; 6.819  ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_A6 ; 6.336  ; 6.336  ; 6.336  ; 6.336  ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_A7 ; 6.895  ; 6.895  ; 6.895  ; 6.895  ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_B0 ; 6.898  ; 6.898  ; 6.898  ; 6.898  ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_B1 ; 8.065  ; 7.901  ; 7.901  ; 8.065  ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_B2 ; 7.767  ; 7.767  ; 7.767  ; 7.767  ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_B3 ; 7.692  ; 7.692  ; 7.692  ; 7.692  ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_B4 ; 6.397  ; 6.397  ; 6.397  ; 6.397  ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_B5 ; 6.835  ; 6.835  ; 6.835  ; 6.835  ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_B6 ; 6.333  ; 6.333  ; 6.333  ; 6.333  ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_B7 ; 6.891  ; 6.889  ; 6.889  ; 6.891  ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_C0 ; 6.802  ; 6.922  ; 6.922  ; 6.802  ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_C1 ; 7.316  ; 7.316  ; 7.316  ; 7.316  ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_C2 ; 7.653  ; 7.821  ; 7.821  ; 7.653  ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_C3 ; 7.724  ; 7.724  ; 7.724  ; 7.724  ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_C4 ; 6.400  ; 6.400  ; 6.400  ; 6.400  ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_C5 ; 6.836  ; 6.836  ; 6.836  ; 6.836  ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_C6 ; 6.332  ; 6.322  ; 6.322  ; 6.332  ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_C7 ; 6.876  ; 6.876  ; 6.876  ; 6.876  ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_D0 ; 7.059  ; 7.059  ; 7.059  ; 7.059  ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_D1 ; 7.856  ; 7.856  ; 7.856  ; 7.856  ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_D2 ; 7.819  ; 7.819  ; 7.819  ; 7.819  ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_D3 ; 7.691  ; 7.691  ; 7.691  ; 7.691  ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_D4 ; 6.247  ; 6.247  ; 6.247  ; 6.247  ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_D5 ; 6.744  ; 6.744  ; 6.744  ; 6.744  ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_D6 ; 6.343  ; 6.343  ; 6.343  ; 6.343  ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_D7 ; 6.859  ; 6.859  ; 6.859  ; 6.859  ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_E0 ; 7.065  ; 6.945  ; 6.945  ; 7.065  ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_E1 ; 7.920  ; 7.920  ; 7.920  ; 7.920  ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_E2 ; 7.801  ; 7.633  ; 7.633  ; 7.801  ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_E3 ; 7.396  ; 7.712  ; 7.712  ; 7.396  ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_E4 ; 6.205  ; 6.269  ; 6.269  ; 6.205  ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_E5 ; 6.716  ; 6.346  ; 6.346  ; 6.716  ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_E6 ; 6.314  ; 6.338  ; 6.338  ; 6.314  ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_E7 ; 6.881  ; 6.881  ; 6.881  ; 6.881  ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_F0 ; 7.053  ; 6.933  ; 6.933  ; 7.053  ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_F1 ; 7.957  ; 7.957  ; 7.957  ; 7.957  ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_F2 ; 7.817  ; 7.649  ; 7.649  ; 7.817  ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_F3 ; 7.781  ; 7.781  ; 7.781  ; 7.781  ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_F4 ; 6.273  ; 6.273  ; 6.273  ; 6.273  ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_F5 ; 6.720  ; 6.720  ; 6.720  ; 6.720  ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_F6 ; 6.318  ; 6.318  ; 6.318  ; 6.318  ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_F7 ; 7.042  ; 7.041  ; 7.041  ; 7.042  ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_G0 ; 7.052  ; 7.052  ; 7.052  ; 7.052  ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_G1 ; 7.897  ; 7.897  ; 7.897  ; 7.897  ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_G2 ; 7.804  ; 7.804  ; 7.804  ; 7.804  ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_G3 ; 7.797  ; 7.797  ; 7.797  ; 7.797  ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_G4 ; 6.262  ; 6.262  ; 6.262  ; 6.262  ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_G5 ; 6.799  ; 6.799  ; 6.799  ; 6.799  ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_G6 ; 6.320  ; 6.320  ; 6.320  ; 6.320  ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_G7 ; 7.008  ; 7.008  ; 7.008  ; 7.008  ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_A0 ; 7.086  ; 7.086  ; 7.086  ; 7.086  ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_A1 ; 7.963  ; 7.963  ; 7.963  ; 7.963  ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_A2 ; 7.970  ; 7.970  ; 7.970  ; 7.970  ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_A3 ; 7.900  ; 7.900  ; 7.900  ; 7.900  ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_A4 ; 6.426  ; 6.426  ; 6.426  ; 6.426  ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_A5 ; 6.971  ; 6.971  ; 6.971  ; 6.971  ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_A6 ; 6.488  ; 6.488  ; 6.488  ; 6.488  ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_A7 ; 7.063  ; 7.063  ; 7.063  ; 7.063  ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_B0 ; 7.051  ; 7.051  ; 7.051  ; 7.051  ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_B1 ; 8.218  ; 8.131  ; 8.131  ; 8.218  ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_B2 ; 7.929  ; 7.929  ; 7.929  ; 7.929  ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_B3 ; 7.845  ; 7.845  ; 7.845  ; 7.845  ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_B4 ; 6.559  ; 6.559  ; 6.559  ; 6.559  ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_B5 ; 6.987  ; 6.987  ; 6.987  ; 6.987  ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_B6 ; 6.485  ; 6.485  ; 6.485  ; 6.485  ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_B7 ; 7.057  ; 7.057  ; 7.057  ; 7.057  ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_C0 ; 7.013  ; 7.075  ; 7.075  ; 7.013  ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_C1 ; 7.469  ; 7.469  ; 7.469  ; 7.469  ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_C2 ; 7.983  ; 7.767  ; 7.767  ; 7.983  ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_C3 ; 7.877  ; 7.877  ; 7.877  ; 7.877  ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_C4 ; 6.562  ; 6.562  ; 6.562  ; 6.562  ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_C5 ; 6.988  ; 6.988  ; 6.988  ; 6.988  ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_C6 ; 6.484  ; 6.474  ; 6.474  ; 6.484  ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_C7 ; 7.028  ; 7.034  ; 7.034  ; 7.028  ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_D0 ; 7.212  ; 7.212  ; 7.212  ; 7.212  ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_D1 ; 8.009  ; 8.009  ; 8.009  ; 8.009  ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_D2 ; 7.981  ; 7.981  ; 7.981  ; 7.981  ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_D3 ; 7.844  ; 7.844  ; 7.844  ; 7.844  ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_D4 ; 6.409  ; 6.409  ; 6.409  ; 6.409  ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_D5 ; 6.896  ; 6.896  ; 6.896  ; 6.896  ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_D6 ; 6.495  ; 6.495  ; 6.495  ; 6.495  ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_D7 ; 7.027  ; 7.027  ; 7.027  ; 7.027  ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_E0 ; 7.218  ; 7.156  ; 7.156  ; 7.218  ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_E1 ; 8.073  ; 8.073  ; 8.073  ; 8.073  ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_E2 ; 7.747  ; 7.963  ; 7.963  ; 7.747  ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_E3 ; 7.865  ; 7.735  ; 7.735  ; 7.865  ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_E4 ; 6.431  ; 6.269  ; 6.269  ; 6.431  ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_E5 ; 6.868  ; 6.500  ; 6.500  ; 6.868  ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_E6 ; 6.466  ; 6.490  ; 6.490  ; 6.466  ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_E7 ; 7.049  ; 7.033  ; 7.033  ; 7.049  ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_F0 ; 7.206  ; 7.144  ; 7.144  ; 7.206  ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_F1 ; 8.110  ; 8.110  ; 8.110  ; 8.110  ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_F2 ; 7.763  ; 7.979  ; 7.979  ; 7.763  ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_F3 ; 7.934  ; 7.934  ; 7.934  ; 7.934  ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_F4 ; 6.435  ; 6.435  ; 6.435  ; 6.435  ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_F5 ; 6.872  ; 6.872  ; 6.872  ; 6.872  ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_F6 ; 6.470  ; 6.470  ; 6.470  ; 6.470  ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_F7 ; 7.210  ; 7.193  ; 7.193  ; 7.210  ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_G0 ; 7.205  ; 7.205  ; 7.205  ; 7.205  ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_G1 ; 8.050  ; 8.050  ; 8.050  ; 8.050  ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_G2 ; 7.966  ; 7.966  ; 7.966  ; 7.966  ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_G3 ; 7.950  ; 7.950  ; 7.950  ; 7.950  ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_G4 ; 6.424  ; 6.424  ; 6.424  ; 6.424  ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_G5 ; 6.951  ; 6.951  ; 6.951  ; 6.951  ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_G6 ; 6.472  ; 6.472  ; 6.472  ; 6.472  ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_G7 ; 7.174  ; 7.174  ; 7.174  ; 7.174  ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_A0 ; 9.678  ; 9.678  ; 9.678  ; 9.678  ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_A1 ; 10.555 ; 10.555 ; 10.555 ; 10.555 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_A2 ; 10.564 ; 10.564 ; 10.564 ; 10.564 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_A3 ; 10.467 ; 10.467 ; 10.467 ; 10.467 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_A4 ; 9.020  ; 9.020  ; 9.020  ; 9.020  ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_A5 ; 9.519  ; 9.519  ; 9.519  ; 9.519  ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_A6 ; 9.066  ; 9.066  ; 9.066  ; 9.066  ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_A7 ; 9.631  ; 9.631  ; 9.631  ; 9.631  ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_B0 ; 9.643  ; 9.643  ; 9.643  ; 9.643  ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_B1 ; 10.653 ; 10.810 ; 10.810 ; 10.653 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_B2 ; 10.523 ; 10.523 ; 10.523 ; 10.523 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_B3 ; 10.412 ; 10.412 ; 10.412 ; 10.412 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_B4 ; 9.153  ; 9.153  ; 9.153  ; 9.153  ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_B5 ; 9.535  ; 9.535  ; 9.535  ; 9.535  ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_B6 ; 9.062  ; 9.062  ; 9.062  ; 9.062  ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_B7 ; 9.625  ; 9.625  ; 9.625  ; 9.625  ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_C0 ; 9.667  ; 9.483  ; 9.483  ; 9.667  ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_C1 ; 10.061 ; 10.061 ; 10.061 ; 10.061 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_C2 ; 10.577 ; 10.313 ; 10.313 ; 10.577 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_C3 ; 10.444 ; 10.444 ; 10.444 ; 10.444 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_C4 ; 9.156  ; 9.156  ; 9.156  ; 9.156  ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_C5 ; 9.536  ; 9.536  ; 9.536  ; 9.536  ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_C6 ; 9.060  ; 9.060  ; 9.060  ; 9.060  ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_C7 ; 9.586  ; 9.602  ; 9.602  ; 9.586  ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_D0 ; 9.804  ; 9.804  ; 9.804  ; 9.804  ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_D1 ; 10.601 ; 10.601 ; 10.601 ; 10.601 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_D2 ; 10.575 ; 10.575 ; 10.575 ; 10.575 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_D3 ; 10.411 ; 10.411 ; 10.411 ; 10.411 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_D4 ; 9.003  ; 9.003  ; 9.003  ; 9.003  ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_D5 ; 9.444  ; 9.444  ; 9.444  ; 9.444  ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_D6 ; 9.058  ; 9.058  ; 9.058  ; 9.058  ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_D7 ; 9.595  ; 9.595  ; 9.595  ; 9.595  ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_E0 ; 9.619  ; 9.810  ; 9.810  ; 9.619  ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_E1 ; 10.665 ; 10.665 ; 10.665 ; 10.665 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_E2 ; 10.283 ; 10.557 ; 10.557 ; 10.283 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_E3 ; 9.914  ; 10.432 ; 10.432 ; 9.914  ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_E4 ; 9.025  ; 8.833  ; 8.833  ; 9.025  ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_E5 ; 9.093  ; 9.416  ; 9.416  ; 9.093  ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_E6 ; 9.052  ; 9.048  ; 9.048  ; 9.052  ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_E7 ; 9.617  ; 9.591  ; 9.591  ; 9.617  ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_F0 ; 9.612  ; 9.798  ; 9.798  ; 9.612  ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_F1 ; 10.702 ; 10.702 ; 10.702 ; 10.702 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_F2 ; 10.287 ; 10.573 ; 10.573 ; 10.287 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_F3 ; 10.501 ; 10.501 ; 10.501 ; 10.501 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_F4 ; 9.029  ; 9.029  ; 9.029  ; 9.029  ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_F5 ; 9.420  ; 9.420  ; 9.420  ; 9.420  ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_F6 ; 9.036  ; 9.036  ; 9.036  ; 9.036  ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_F7 ; 9.778  ; 9.751  ; 9.751  ; 9.778  ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_G0 ; 9.797  ; 9.797  ; 9.797  ; 9.797  ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_G1 ; 10.642 ; 10.642 ; 10.642 ; 10.642 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_G2 ; 10.560 ; 10.560 ; 10.560 ; 10.560 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_G3 ; 10.517 ; 10.517 ; 10.517 ; 10.517 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_G4 ; 9.018  ; 9.018  ; 9.018  ; 9.018  ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_G5 ; 9.499  ; 9.499  ; 9.499  ; 9.499  ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_G6 ; 9.048  ; 9.048  ; 9.048  ; 9.048  ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_G7 ; 9.742  ; 9.742  ; 9.742  ; 9.742  ;
+-----------------------+-----------------------+--------+--------+--------+--------+


+-------------------------------------------------------------------------------+
; Minimum Propagation Delay                                                     ;
+-----------------------+-----------------------+-------+-------+-------+-------+
; Input Port            ; Output Port           ; RR    ; RF    ; FR    ; FF    ;
+-----------------------+-----------------------+-------+-------+-------+-------+
; Chen_Kevin_OE         ; Chen_Kevin_Segment_A0 ; 6.510 ; 6.510 ; 6.510 ; 6.510 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_A1 ; 7.360 ; 7.360 ; 7.360 ; 7.360 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_A2 ; 7.124 ; 7.124 ; 7.124 ; 7.124 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_A3 ; 7.451 ; 7.451 ; 7.451 ; 7.451 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_A4 ; 6.208 ; 6.208 ; 6.208 ; 6.208 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_A5 ; 6.081 ; 6.081 ; 6.081 ; 6.081 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_A6 ; 6.069 ; 6.069 ; 6.069 ; 6.069 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_A7 ; 6.533 ; 6.533 ; 6.533 ; 6.533 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_B0 ; 6.477 ; 6.477 ; 6.477 ; 6.477 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_B1 ; 7.611 ; 7.611 ; 7.611 ; 7.611 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_B2 ; 7.084 ; 7.084 ; 7.084 ; 7.084 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_B3 ; 7.401 ; 7.401 ; 7.401 ; 7.401 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_B4 ; 6.335 ; 6.335 ; 6.335 ; 6.335 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_B5 ; 6.107 ; 6.107 ; 6.107 ; 6.107 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_B6 ; 6.066 ; 6.066 ; 6.066 ; 6.066 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_B7 ; 6.522 ; 6.522 ; 6.522 ; 6.522 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_C0 ; 6.770 ; 6.490 ; 6.490 ; 6.770 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_C1 ; 6.843 ; 7.026 ; 7.026 ; 6.843 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_C2 ; 7.273 ; 7.142 ; 7.142 ; 7.273 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_C3 ; 7.425 ; 7.462 ; 7.462 ; 7.425 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_C4 ; 6.346 ; 6.388 ; 6.388 ; 6.346 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_C5 ; 6.107 ; 6.436 ; 6.436 ; 6.107 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_C6 ; 6.183 ; 6.065 ; 6.065 ; 6.183 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_C7 ; 6.585 ; 6.502 ; 6.502 ; 6.585 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_D0 ; 6.628 ; 6.628 ; 6.628 ; 6.628 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_D1 ; 7.402 ; 7.402 ; 7.402 ; 7.402 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_D2 ; 7.136 ; 7.136 ; 7.136 ; 7.136 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_D3 ; 7.402 ; 7.402 ; 7.402 ; 7.402 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_D4 ; 6.194 ; 6.194 ; 6.194 ; 6.194 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_D5 ; 6.012 ; 6.012 ; 6.012 ; 6.012 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_D6 ; 6.076 ; 6.076 ; 6.076 ; 6.076 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_D7 ; 6.493 ; 6.493 ; 6.493 ; 6.493 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_E0 ; 6.630 ; 6.947 ; 6.947 ; 6.630 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_E1 ; 7.637 ; 7.459 ; 7.459 ; 7.637 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_E2 ; 7.117 ; 7.246 ; 7.246 ; 7.117 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_E3 ; 7.450 ; 7.428 ; 7.428 ; 7.450 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_E4 ; 6.253 ; 6.216 ; 6.216 ; 6.253 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_E5 ; 6.320 ; 5.994 ; 5.994 ; 6.320 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_E6 ; 6.071 ; 6.196 ; 6.196 ; 6.071 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_E7 ; 6.516 ; 6.591 ; 6.591 ; 6.516 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_F0 ; 6.619 ; 6.619 ; 6.619 ; 6.619 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_F1 ; 7.667 ; 7.488 ; 7.488 ; 7.667 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_F2 ; 7.133 ; 7.133 ; 7.133 ; 7.133 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_F3 ; 7.519 ; 7.498 ; 7.498 ; 7.519 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_F4 ; 6.258 ; 6.220 ; 6.220 ; 6.258 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_F5 ; 6.323 ; 5.994 ; 5.994 ; 6.323 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_F6 ; 6.051 ; 6.051 ; 6.051 ; 6.051 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_F7 ; 6.680 ; 6.680 ; 6.680 ; 6.680 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_G0 ; 6.625 ; 6.625 ; 6.625 ; 6.625 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_G1 ; 7.442 ; 7.442 ; 7.442 ; 7.442 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_G2 ; 7.120 ; 7.120 ; 7.120 ; 7.120 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_G3 ; 7.509 ; 7.509 ; 7.509 ; 7.509 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_G4 ; 6.217 ; 6.217 ; 6.217 ; 6.217 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_G5 ; 6.077 ; 6.077 ; 6.077 ; 6.077 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_G6 ; 6.053 ; 6.053 ; 6.053 ; 6.053 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_G7 ; 6.639 ; 6.639 ; 6.639 ; 6.639 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_A0 ; 5.424 ; 5.424 ; 5.424 ; 5.424 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_A1 ; 6.339 ; 6.339 ; 6.339 ; 6.339 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_A2 ; 5.729 ; 5.729 ; 5.729 ; 5.729 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_A3 ; 6.096 ; 6.096 ; 6.096 ; 6.096 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_A4 ; 5.095 ; 5.095 ; 5.095 ; 5.095 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_A5 ; 5.426 ; 5.426 ; 5.426 ; 5.426 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_A6 ; 4.765 ; 4.765 ; 4.765 ; 4.765 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_A7 ; 5.347 ; 5.347 ; 5.347 ; 5.347 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_B0 ; 5.391 ; 5.391 ; 5.391 ; 5.391 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_B1 ; 6.595 ; 6.595 ; 6.595 ; 6.595 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_B2 ; 5.692 ; 5.803 ; 5.803 ; 5.692 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_B3 ; 6.061 ; 6.050 ; 6.050 ; 6.061 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_B4 ; 5.231 ; 5.300 ; 5.300 ; 5.231 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_B5 ; 5.451 ; 5.451 ; 5.451 ; 5.451 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_B6 ; 4.762 ; 4.762 ; 4.762 ; 4.762 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_B7 ; 5.344 ; 5.344 ; 5.344 ; 5.344 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_C0 ; 5.429 ; 5.404 ; 5.404 ; 5.429 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_C1 ; 5.839 ; 5.880 ; 5.880 ; 5.839 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_C2 ; 5.750 ; 5.750 ; 5.750 ; 5.750 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_C3 ; 6.076 ; 6.076 ; 6.076 ; 6.076 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_C4 ; 5.246 ; 5.246 ; 5.246 ; 5.246 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_C5 ; 5.452 ; 5.462 ; 5.462 ; 5.452 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_C6 ; 4.840 ; 4.761 ; 4.761 ; 4.840 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_C7 ; 5.323 ; 5.323 ; 5.323 ; 5.323 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_D0 ; 5.542 ; 5.542 ; 5.542 ; 5.542 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_D1 ; 6.386 ; 6.386 ; 6.386 ; 6.386 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_D2 ; 5.747 ; 5.747 ; 5.747 ; 5.747 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_D3 ; 6.052 ; 6.052 ; 6.052 ; 6.052 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_D4 ; 5.092 ; 5.092 ; 5.092 ; 5.092 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_D5 ; 5.357 ; 5.357 ; 5.357 ; 5.357 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_D6 ; 4.772 ; 4.772 ; 4.772 ; 4.772 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_D7 ; 5.310 ; 5.310 ; 5.310 ; 5.310 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_E0 ; 5.544 ; 5.574 ; 5.574 ; 5.544 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_E1 ; 6.490 ; 6.449 ; 6.449 ; 6.490 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_E2 ; 5.723 ; 5.723 ; 5.723 ; 5.723 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_E3 ; 6.077 ; 6.077 ; 6.077 ; 6.077 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_E4 ; 5.105 ; 5.105 ; 5.105 ; 5.105 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_E5 ; 5.346 ; 5.336 ; 5.336 ; 5.346 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_E6 ; 4.767 ; 4.846 ; 4.846 ; 4.767 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_E7 ; 5.409 ; 5.333 ; 5.333 ; 5.409 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_F0 ; 5.533 ; 5.533 ; 5.533 ; 5.533 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_F1 ; 6.480 ; 6.480 ; 6.480 ; 6.480 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_F2 ; 5.738 ; 5.738 ; 5.738 ; 5.738 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_F3 ; 6.147 ; 6.147 ; 6.147 ; 6.147 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_F4 ; 5.112 ; 5.112 ; 5.112 ; 5.112 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_F5 ; 5.339 ; 5.339 ; 5.339 ; 5.339 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_F6 ; 4.747 ; 4.747 ; 4.747 ; 4.747 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_F7 ; 5.494 ; 5.494 ; 5.494 ; 5.494 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_G0 ; 5.539 ; 5.539 ; 5.539 ; 5.539 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_G1 ; 6.427 ; 6.427 ; 6.427 ; 6.427 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_G2 ; 5.731 ; 5.731 ; 5.731 ; 5.731 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_G3 ; 6.158 ; 6.158 ; 6.158 ; 6.158 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_G4 ; 5.114 ; 5.114 ; 5.114 ; 5.114 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_G5 ; 5.421 ; 5.421 ; 5.421 ; 5.421 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_G6 ; 4.749 ; 4.749 ; 4.749 ; 4.749 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_G7 ; 5.458 ; 5.458 ; 5.458 ; 5.458 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_A0 ; 5.314 ; 5.314 ; 5.314 ; 5.314 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_A1 ; 6.224 ; 6.224 ; 6.224 ; 6.224 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_A2 ; 5.632 ; 5.632 ; 5.632 ; 5.632 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_A3 ; 5.997 ; 5.997 ; 5.997 ; 5.997 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_A4 ; 4.998 ; 4.998 ; 4.998 ; 4.998 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_A5 ; 5.318 ; 5.318 ; 5.318 ; 5.318 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_A6 ; 4.650 ; 4.650 ; 4.650 ; 4.650 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_A7 ; 5.252 ; 5.252 ; 5.252 ; 5.252 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_B0 ; 5.281 ; 5.281 ; 5.281 ; 5.281 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_B1 ; 6.480 ; 6.480 ; 6.480 ; 6.480 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_B2 ; 5.709 ; 5.595 ; 5.595 ; 5.709 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_B3 ; 5.961 ; 5.951 ; 5.951 ; 5.961 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_B4 ; 5.171 ; 5.134 ; 5.134 ; 5.171 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_B5 ; 5.343 ; 5.343 ; 5.343 ; 5.343 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_B6 ; 4.647 ; 4.647 ; 4.647 ; 4.647 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_B7 ; 5.249 ; 5.249 ; 5.249 ; 5.249 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_C0 ; 5.294 ; 5.314 ; 5.314 ; 5.294 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_C1 ; 5.724 ; 5.766 ; 5.766 ; 5.724 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_C2 ; 5.653 ; 5.653 ; 5.653 ; 5.653 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_C3 ; 5.977 ; 5.977 ; 5.977 ; 5.977 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_C4 ; 5.149 ; 5.149 ; 5.149 ; 5.149 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_C5 ; 5.522 ; 5.344 ; 5.344 ; 5.522 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_C6 ; 4.775 ; 4.646 ; 4.646 ; 4.775 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_C7 ; 5.228 ; 5.228 ; 5.228 ; 5.228 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_D0 ; 5.432 ; 5.432 ; 5.432 ; 5.432 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_D1 ; 6.271 ; 6.271 ; 6.271 ; 6.271 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_D2 ; 5.650 ; 5.650 ; 5.650 ; 5.650 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_D3 ; 5.953 ; 5.953 ; 5.953 ; 5.953 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_D4 ; 4.995 ; 4.995 ; 4.995 ; 4.995 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_D5 ; 5.249 ; 5.249 ; 5.249 ; 5.249 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_D6 ; 4.657 ; 4.657 ; 4.657 ; 4.657 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_D7 ; 5.215 ; 5.215 ; 5.215 ; 5.215 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_E0 ; 5.485 ; 5.434 ; 5.434 ; 5.485 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_E1 ; 6.377 ; 6.334 ; 6.334 ; 6.377 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_E2 ; 5.626 ; 5.626 ; 5.626 ; 5.626 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_E3 ; 5.978 ; 5.978 ; 5.978 ; 5.978 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_E4 ; 5.008 ; 5.008 ; 5.008 ; 5.008 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_E5 ; 5.228 ; 5.409 ; 5.409 ; 5.228 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_E6 ; 4.652 ; 4.781 ; 4.781 ; 4.652 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_E7 ; 5.238 ; 5.314 ; 5.314 ; 5.238 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_F0 ; 5.423 ; 5.423 ; 5.423 ; 5.423 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_F1 ; 6.365 ; 6.365 ; 6.365 ; 6.365 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_F2 ; 5.641 ; 5.641 ; 5.641 ; 5.641 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_F3 ; 6.048 ; 6.048 ; 6.048 ; 6.048 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_F4 ; 5.015 ; 5.015 ; 5.015 ; 5.015 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_F5 ; 5.231 ; 5.231 ; 5.231 ; 5.231 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_F6 ; 4.632 ; 4.632 ; 4.632 ; 4.632 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_F7 ; 5.399 ; 5.399 ; 5.399 ; 5.399 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_G0 ; 5.429 ; 5.429 ; 5.429 ; 5.429 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_G1 ; 6.312 ; 6.312 ; 6.312 ; 6.312 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_G2 ; 5.634 ; 5.634 ; 5.634 ; 5.634 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_G3 ; 6.059 ; 6.059 ; 6.059 ; 6.059 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_G4 ; 5.017 ; 5.017 ; 5.017 ; 5.017 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_G5 ; 5.313 ; 5.313 ; 5.313 ; 5.313 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_G6 ; 4.634 ; 4.634 ; 4.634 ; 4.634 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_G7 ; 5.363 ; 5.363 ; 5.363 ; 5.363 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_A0 ; 5.476 ; 5.476 ; 5.476 ; 5.476 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_A1 ; 6.392 ; 6.392 ; 6.392 ; 6.392 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_A2 ; 5.784 ; 5.784 ; 5.784 ; 5.784 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_A3 ; 6.142 ; 6.142 ; 6.142 ; 6.142 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_A4 ; 5.150 ; 5.150 ; 5.150 ; 5.150 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_A5 ; 5.480 ; 5.480 ; 5.480 ; 5.480 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_A6 ; 4.811 ; 4.811 ; 4.811 ; 4.811 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_A7 ; 5.397 ; 5.397 ; 5.397 ; 5.397 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_B0 ; 5.443 ; 5.443 ; 5.443 ; 5.443 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_B1 ; 6.648 ; 6.648 ; 6.648 ; 6.648 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_B2 ; 5.877 ; 5.747 ; 5.747 ; 5.877 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_B3 ; 6.096 ; 6.114 ; 6.114 ; 6.096 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_B4 ; 5.426 ; 5.286 ; 5.286 ; 5.426 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_B5 ; 5.505 ; 5.505 ; 5.505 ; 5.505 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_B6 ; 4.808 ; 4.808 ; 4.808 ; 4.808 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_B7 ; 5.394 ; 5.394 ; 5.394 ; 5.394 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_C0 ; 5.482 ; 5.456 ; 5.456 ; 5.482 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_C1 ; 5.927 ; 5.892 ; 5.892 ; 5.927 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_C2 ; 5.805 ; 5.805 ; 5.805 ; 5.805 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_C3 ; 6.122 ; 6.122 ; 6.122 ; 6.122 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_C4 ; 5.301 ; 5.301 ; 5.301 ; 5.301 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_C5 ; 5.508 ; 5.506 ; 5.506 ; 5.508 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_C6 ; 4.807 ; 4.943 ; 4.943 ; 4.807 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_C7 ; 5.373 ; 5.373 ; 5.373 ; 5.373 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_D0 ; 5.594 ; 5.594 ; 5.594 ; 5.594 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_D1 ; 6.439 ; 6.439 ; 6.439 ; 6.439 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_D2 ; 5.802 ; 5.802 ; 5.802 ; 5.802 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_D3 ; 6.098 ; 6.098 ; 6.098 ; 6.098 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_D4 ; 5.147 ; 5.147 ; 5.147 ; 5.147 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_D5 ; 5.411 ; 5.411 ; 5.411 ; 5.411 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_D6 ; 4.818 ; 4.818 ; 4.818 ; 4.818 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_D7 ; 5.360 ; 5.360 ; 5.360 ; 5.360 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_E0 ; 5.596 ; 5.646 ; 5.646 ; 5.596 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_E1 ; 6.502 ; 6.538 ; 6.538 ; 6.502 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_E2 ; 5.778 ; 5.778 ; 5.778 ; 5.778 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_E3 ; 6.123 ; 6.123 ; 6.123 ; 6.123 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_E4 ; 5.160 ; 5.160 ; 5.160 ; 5.160 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_E5 ; 5.390 ; 5.392 ; 5.392 ; 5.390 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_E6 ; 4.949 ; 4.813 ; 4.813 ; 4.949 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_E7 ; 5.461 ; 5.383 ; 5.383 ; 5.461 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_F0 ; 5.585 ; 5.585 ; 5.585 ; 5.585 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_F1 ; 6.533 ; 6.533 ; 6.533 ; 6.533 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_F2 ; 5.793 ; 5.793 ; 5.793 ; 5.793 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_F3 ; 6.193 ; 6.193 ; 6.193 ; 6.193 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_F4 ; 5.167 ; 5.167 ; 5.167 ; 5.167 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_F5 ; 5.393 ; 5.393 ; 5.393 ; 5.393 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_F6 ; 4.793 ; 4.793 ; 4.793 ; 4.793 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_F7 ; 5.544 ; 5.544 ; 5.544 ; 5.544 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_G0 ; 5.591 ; 5.591 ; 5.591 ; 5.591 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_G1 ; 6.480 ; 6.480 ; 6.480 ; 6.480 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_G2 ; 5.786 ; 5.786 ; 5.786 ; 5.786 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_G3 ; 6.204 ; 6.204 ; 6.204 ; 6.204 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_G4 ; 5.169 ; 5.169 ; 5.169 ; 5.169 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_G5 ; 5.475 ; 5.475 ; 5.475 ; 5.475 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_G6 ; 4.795 ; 4.795 ; 4.795 ; 4.795 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_G7 ; 5.508 ; 5.508 ; 5.508 ; 5.508 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_A0 ; 8.070 ; 8.070 ; 8.070 ; 8.070 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_A1 ; 8.985 ; 8.985 ; 8.985 ; 8.985 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_A2 ; 8.332 ; 8.332 ; 8.332 ; 8.332 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_A3 ; 8.697 ; 8.697 ; 8.697 ; 8.697 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_A4 ; 7.698 ; 7.698 ; 7.698 ; 7.698 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_A5 ; 8.072 ; 8.072 ; 8.072 ; 8.072 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_A6 ; 7.409 ; 7.409 ; 7.409 ; 7.409 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_A7 ; 7.990 ; 7.990 ; 7.990 ; 7.990 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_B0 ; 8.037 ; 8.037 ; 8.037 ; 8.037 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_B1 ; 9.241 ; 9.241 ; 9.241 ; 9.241 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_B2 ; 8.295 ; 8.471 ; 8.471 ; 8.295 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_B3 ; 8.651 ; 8.779 ; 8.779 ; 8.651 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_B4 ; 7.834 ; 7.932 ; 7.932 ; 7.834 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_B5 ; 8.097 ; 8.097 ; 8.097 ; 8.097 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_B6 ; 7.406 ; 7.406 ; 7.406 ; 7.406 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_B7 ; 7.987 ; 7.987 ; 7.987 ; 7.987 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_C0 ; 8.075 ; 8.050 ; 8.050 ; 8.075 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_C1 ; 8.525 ; 8.485 ; 8.485 ; 8.525 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_C2 ; 8.353 ; 8.353 ; 8.353 ; 8.353 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_C3 ; 8.677 ; 8.677 ; 8.677 ; 8.677 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_C4 ; 7.849 ; 7.849 ; 7.849 ; 7.849 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_C5 ; 8.203 ; 8.098 ; 8.098 ; 8.203 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_C6 ; 7.645 ; 7.405 ; 7.405 ; 7.645 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_C7 ; 7.966 ; 7.966 ; 7.966 ; 7.966 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_D0 ; 8.188 ; 8.188 ; 8.188 ; 8.188 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_D1 ; 9.032 ; 9.032 ; 9.032 ; 9.032 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_D2 ; 8.350 ; 8.350 ; 8.350 ; 8.350 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_D3 ; 8.653 ; 8.653 ; 8.653 ; 8.653 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_D4 ; 7.695 ; 7.695 ; 7.695 ; 7.695 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_D5 ; 8.003 ; 8.003 ; 8.003 ; 8.003 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_D6 ; 7.416 ; 7.416 ; 7.416 ; 7.416 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_D7 ; 7.953 ; 7.953 ; 7.953 ; 7.953 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_E0 ; 8.190 ; 8.244 ; 8.244 ; 8.190 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_E1 ; 9.095 ; 9.183 ; 9.183 ; 9.095 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_E2 ; 8.326 ; 8.326 ; 8.326 ; 8.326 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_E3 ; 8.678 ; 8.678 ; 8.678 ; 8.678 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_E4 ; 7.708 ; 7.708 ; 7.708 ; 7.708 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_E5 ; 7.982 ; 8.090 ; 8.090 ; 7.982 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_E6 ; 7.411 ; 7.651 ; 7.651 ; 7.411 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_E7 ; 7.976 ; 8.123 ; 8.123 ; 7.976 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_F0 ; 8.179 ; 8.179 ; 8.179 ; 8.179 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_F1 ; 9.126 ; 9.126 ; 9.126 ; 9.126 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_F2 ; 8.341 ; 8.341 ; 8.341 ; 8.341 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_F3 ; 8.748 ; 8.748 ; 8.748 ; 8.748 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_F4 ; 7.715 ; 7.715 ; 7.715 ; 7.715 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_F5 ; 7.985 ; 7.985 ; 7.985 ; 7.985 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_F6 ; 7.391 ; 7.391 ; 7.391 ; 7.391 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_F7 ; 8.137 ; 8.137 ; 8.137 ; 8.137 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_G0 ; 8.185 ; 8.185 ; 8.185 ; 8.185 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_G1 ; 9.073 ; 9.073 ; 9.073 ; 9.073 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_G2 ; 8.334 ; 8.334 ; 8.334 ; 8.334 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_G3 ; 8.759 ; 8.759 ; 8.759 ; 8.759 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_G4 ; 7.717 ; 7.717 ; 7.717 ; 7.717 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_G5 ; 8.067 ; 8.067 ; 8.067 ; 8.067 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_G6 ; 7.393 ; 7.393 ; 7.393 ; 7.393 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_G7 ; 8.101 ; 8.101 ; 8.101 ; 8.101 ;
+-----------------------+-----------------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                ;
+---------------------+----------+--------+----------+---------+---------------------+
; Clock               ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack    ; -2.242   ; -0.018 ; N/A      ; N/A     ; -1.380              ;
;  Chen_Kevin_CS      ; -2.242   ; -0.018 ; N/A      ; N/A     ; -1.222              ;
;  Chen_Kevin_Keys[0] ; N/A      ; N/A    ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS     ; -750.243 ; -0.018 ; 0.0      ; 0.0     ; -2.602              ;
;  Chen_Kevin_CS      ; -750.243 ; -0.018 ; N/A      ; N/A     ; -1.222              ;
;  Chen_Kevin_Keys[0] ; N/A      ; N/A    ; N/A      ; N/A     ; -1.380              ;
+---------------------+----------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------+
; Setup Times                                                                                    ;
+-------------------------+--------------------+-------+-------+------------+--------------------+
; Data Port               ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+-------------------------+--------------------+-------+-------+------------+--------------------+
; Chen_Kevin_Switches[*]  ; Chen_Kevin_Keys[0] ; 1.207 ; 1.207 ; Rise       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[0] ; Chen_Kevin_Keys[0] ; 0.741 ; 0.741 ; Rise       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[1] ; Chen_Kevin_Keys[0] ; 0.853 ; 0.853 ; Rise       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[2] ; Chen_Kevin_Keys[0] ; 0.737 ; 0.737 ; Rise       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[3] ; Chen_Kevin_Keys[0] ; 0.925 ; 0.925 ; Rise       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[4] ; Chen_Kevin_Keys[0] ; 0.549 ; 0.549 ; Rise       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[5] ; Chen_Kevin_Keys[0] ; 1.207 ; 1.207 ; Rise       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[6] ; Chen_Kevin_Keys[0] ; 1.100 ; 1.100 ; Rise       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[7] ; Chen_Kevin_Keys[0] ; 0.758 ; 0.758 ; Rise       ; Chen_Kevin_Keys[0] ;
; Chen_Kevin_Switches[*]  ; Chen_Kevin_Keys[0] ; 1.600 ; 1.600 ; Fall       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[0] ; Chen_Kevin_Keys[0] ; 1.144 ; 1.144 ; Fall       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[1] ; Chen_Kevin_Keys[0] ; 0.708 ; 0.708 ; Fall       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[2] ; Chen_Kevin_Keys[0] ; 0.916 ; 0.916 ; Fall       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[3] ; Chen_Kevin_Keys[0] ; 1.105 ; 1.105 ; Fall       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[4] ; Chen_Kevin_Keys[0] ; 0.900 ; 0.900 ; Fall       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[5] ; Chen_Kevin_Keys[0] ; 1.600 ; 1.600 ; Fall       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[6] ; Chen_Kevin_Keys[0] ; 1.020 ; 1.020 ; Fall       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[7] ; Chen_Kevin_Keys[0] ; 1.240 ; 1.240 ; Fall       ; Chen_Kevin_Keys[0] ;
+-------------------------+--------------------+-------+-------+------------+--------------------+


+------------------------------------------------------------------------------------------------+
; Hold Times                                                                                     ;
+-------------------------+--------------------+-------+-------+------------+--------------------+
; Data Port               ; Clock Port         ; Rise  ; Fall  ; Clock Edge ; Clock Reference    ;
+-------------------------+--------------------+-------+-------+------------+--------------------+
; Chen_Kevin_Switches[*]  ; Chen_Kevin_Keys[0] ; 0.533 ; 0.533 ; Rise       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[0] ; Chen_Kevin_Keys[0] ; 0.330 ; 0.330 ; Rise       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[1] ; Chen_Kevin_Keys[0] ; 0.197 ; 0.197 ; Rise       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[2] ; Chen_Kevin_Keys[0] ; 0.285 ; 0.285 ; Rise       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[3] ; Chen_Kevin_Keys[0] ; 0.303 ; 0.303 ; Rise       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[4] ; Chen_Kevin_Keys[0] ; 0.384 ; 0.384 ; Rise       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[5] ; Chen_Kevin_Keys[0] ; 0.533 ; 0.533 ; Rise       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[6] ; Chen_Kevin_Keys[0] ; 0.259 ; 0.259 ; Rise       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[7] ; Chen_Kevin_Keys[0] ; 0.192 ; 0.192 ; Rise       ; Chen_Kevin_Keys[0] ;
; Chen_Kevin_Switches[*]  ; Chen_Kevin_Keys[0] ; 0.374 ; 0.374 ; Fall       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[0] ; Chen_Kevin_Keys[0] ; 0.251 ; 0.251 ; Fall       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[1] ; Chen_Kevin_Keys[0] ; 0.184 ; 0.184 ; Fall       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[2] ; Chen_Kevin_Keys[0] ; 0.156 ; 0.156 ; Fall       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[3] ; Chen_Kevin_Keys[0] ; 0.247 ; 0.247 ; Fall       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[4] ; Chen_Kevin_Keys[0] ; 0.195 ; 0.195 ; Fall       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[5] ; Chen_Kevin_Keys[0] ; 0.374 ; 0.374 ; Fall       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[6] ; Chen_Kevin_Keys[0] ; 0.115 ; 0.115 ; Fall       ; Chen_Kevin_Keys[0] ;
;  Chen_Kevin_Switches[7] ; Chen_Kevin_Keys[0] ; 0.312 ; 0.312 ; Fall       ; Chen_Kevin_Keys[0] ;
+-------------------------+--------------------+-------+-------+------------+--------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+-----------------------+---------------+--------+--------+------------+-----------------+
; Data Port             ; Clock Port    ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------------------+---------------+--------+--------+------------+-----------------+
; Chen_Kevin_Segment_A0 ; Chen_Kevin_CS ; 13.707 ; 13.707 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A1 ; Chen_Kevin_CS ; 15.775 ; 15.775 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A2 ; Chen_Kevin_CS ; 15.112 ; 15.112 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A3 ; Chen_Kevin_CS ; 15.001 ; 15.001 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A4 ; Chen_Kevin_CS ; 12.899 ; 12.899 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A5 ; Chen_Kevin_CS ; 12.843 ; 12.843 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A6 ; Chen_Kevin_CS ; 12.996 ; 12.996 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A7 ; Chen_Kevin_CS ; 12.843 ; 12.843 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B0 ; Chen_Kevin_CS ; 13.676 ; 13.676 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B1 ; Chen_Kevin_CS ; 16.011 ; 16.011 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B2 ; Chen_Kevin_CS ; 15.100 ; 15.100 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B3 ; Chen_Kevin_CS ; 14.851 ; 14.851 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B4 ; Chen_Kevin_CS ; 13.189 ; 13.189 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B5 ; Chen_Kevin_CS ; 12.923 ; 12.923 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B6 ; Chen_Kevin_CS ; 12.998 ; 12.998 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B7 ; Chen_Kevin_CS ; 12.837 ; 12.837 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C0 ; Chen_Kevin_CS ; 13.671 ; 13.671 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C1 ; Chen_Kevin_CS ; 14.691 ; 14.691 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C2 ; Chen_Kevin_CS ; 15.167 ; 15.167 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C3 ; Chen_Kevin_CS ; 14.893 ; 14.893 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C4 ; Chen_Kevin_CS ; 13.198 ; 13.198 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C5 ; Chen_Kevin_CS ; 12.931 ; 12.931 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C6 ; Chen_Kevin_CS ; 12.995 ; 12.995 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C7 ; Chen_Kevin_CS ; 12.815 ; 12.815 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D0 ; Chen_Kevin_CS ; 13.965 ; 13.965 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D1 ; Chen_Kevin_CS ; 16.078 ; 16.078 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D2 ; Chen_Kevin_CS ; 15.160 ; 15.160 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D3 ; Chen_Kevin_CS ; 14.851 ; 14.851 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D4 ; Chen_Kevin_CS ; 12.882 ; 12.882 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D5 ; Chen_Kevin_CS ; 12.676 ; 12.676 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D6 ; Chen_Kevin_CS ; 12.992 ; 12.992 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D7 ; Chen_Kevin_CS ; 12.799 ; 12.799 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E0 ; Chen_Kevin_CS ; 13.969 ; 13.969 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E1 ; Chen_Kevin_CS ; 15.812 ; 15.812 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E2 ; Chen_Kevin_CS ; 15.110 ; 15.110 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E3 ; Chen_Kevin_CS ; 14.895 ; 14.895 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E4 ; Chen_Kevin_CS ; 12.904 ; 12.904 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E5 ; Chen_Kevin_CS ; 12.644 ; 12.644 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E6 ; Chen_Kevin_CS ; 12.979 ; 12.979 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E7 ; Chen_Kevin_CS ; 12.843 ; 12.843 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F0 ; Chen_Kevin_CS ; 13.955 ; 13.955 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F1 ; Chen_Kevin_CS ; 16.005 ; 16.005 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F2 ; Chen_Kevin_CS ; 15.125 ; 15.125 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F3 ; Chen_Kevin_CS ; 15.101 ; 15.101 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F4 ; Chen_Kevin_CS ; 12.908 ; 12.908 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F5 ; Chen_Kevin_CS ; 12.660 ; 12.660 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F6 ; Chen_Kevin_CS ; 12.963 ; 12.963 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F7 ; Chen_Kevin_CS ; 13.135 ; 13.135 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G0 ; Chen_Kevin_CS ; 13.963 ; 13.963 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G1 ; Chen_Kevin_CS ; 15.865 ; 15.865 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G2 ; Chen_Kevin_CS ; 15.155 ; 15.155 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G3 ; Chen_Kevin_CS ; 15.113 ; 15.113 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G4 ; Chen_Kevin_CS ; 12.900 ; 12.900 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G5 ; Chen_Kevin_CS ; 12.825 ; 12.825 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G6 ; Chen_Kevin_CS ; 12.981 ; 12.981 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G7 ; Chen_Kevin_CS ; 13.095 ; 13.095 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A0 ; Chen_Kevin_CS ; 14.784 ; 14.784 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A1 ; Chen_Kevin_CS ; 16.686 ; 16.686 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A2 ; Chen_Kevin_CS ; 16.046 ; 16.046 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A3 ; Chen_Kevin_CS ; 15.939 ; 15.939 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A4 ; Chen_Kevin_CS ; 13.626 ; 13.626 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A5 ; Chen_Kevin_CS ; 13.947 ; 13.947 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A6 ; Chen_Kevin_CS ; 13.796 ; 13.796 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A7 ; Chen_Kevin_CS ; 15.187 ; 15.187 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B0 ; Chen_Kevin_CS ; 14.751 ; 14.751 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B1 ; Chen_Kevin_CS ; 16.922 ; 16.922 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B2 ; Chen_Kevin_CS ; 15.995 ; 15.995 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B3 ; Chen_Kevin_CS ; 15.806 ; 15.806 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B4 ; Chen_Kevin_CS ; 13.916 ; 13.916 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B5 ; Chen_Kevin_CS ; 14.027 ; 14.027 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B6 ; Chen_Kevin_CS ; 13.798 ; 13.798 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B7 ; Chen_Kevin_CS ; 15.172 ; 15.172 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C0 ; Chen_Kevin_CS ; 14.776 ; 14.776 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C1 ; Chen_Kevin_CS ; 15.579 ; 15.579 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C2 ; Chen_Kevin_CS ; 16.062 ; 16.062 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C3 ; Chen_Kevin_CS ; 15.849 ; 15.849 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C4 ; Chen_Kevin_CS ; 13.908 ; 13.908 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C5 ; Chen_Kevin_CS ; 14.035 ; 14.035 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C6 ; Chen_Kevin_CS ; 13.795 ; 13.795 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C7 ; Chen_Kevin_CS ; 15.150 ; 15.150 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D0 ; Chen_Kevin_CS ; 15.044 ; 15.044 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D1 ; Chen_Kevin_CS ; 16.989 ; 16.989 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D2 ; Chen_Kevin_CS ; 16.055 ; 16.055 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D3 ; Chen_Kevin_CS ; 15.803 ; 15.803 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D4 ; Chen_Kevin_CS ; 13.621 ; 13.621 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D5 ; Chen_Kevin_CS ; 13.780 ; 13.780 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D6 ; Chen_Kevin_CS ; 13.792 ; 13.792 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D7 ; Chen_Kevin_CS ; 15.138 ; 15.138 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E0 ; Chen_Kevin_CS ; 15.049 ; 15.049 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E1 ; Chen_Kevin_CS ; 16.724 ; 16.724 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E2 ; Chen_Kevin_CS ; 16.037 ; 16.037 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E3 ; Chen_Kevin_CS ; 15.812 ; 15.812 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E4 ; Chen_Kevin_CS ; 13.633 ; 13.633 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E5 ; Chen_Kevin_CS ; 13.748 ; 13.748 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E6 ; Chen_Kevin_CS ; 13.779 ; 13.779 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E7 ; Chen_Kevin_CS ; 15.183 ; 15.183 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F0 ; Chen_Kevin_CS ; 15.035 ; 15.035 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F1 ; Chen_Kevin_CS ; 16.917 ; 16.917 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F2 ; Chen_Kevin_CS ; 16.059 ; 16.059 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F3 ; Chen_Kevin_CS ; 16.023 ; 16.023 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F4 ; Chen_Kevin_CS ; 13.638 ; 13.638 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F5 ; Chen_Kevin_CS ; 13.764 ; 13.764 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F6 ; Chen_Kevin_CS ; 13.763 ; 13.763 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F7 ; Chen_Kevin_CS ; 15.504 ; 15.504 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G0 ; Chen_Kevin_CS ; 15.038 ; 15.038 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G1 ; Chen_Kevin_CS ; 16.780 ; 16.780 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G2 ; Chen_Kevin_CS ; 16.049 ; 16.049 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G3 ; Chen_Kevin_CS ; 16.065 ; 16.065 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G4 ; Chen_Kevin_CS ; 13.644 ; 13.644 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G5 ; Chen_Kevin_CS ; 13.929 ; 13.929 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G6 ; Chen_Kevin_CS ; 13.781 ; 13.781 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G7 ; Chen_Kevin_CS ; 15.429 ; 15.429 ; Fall       ; Chen_Kevin_CS   ;
+-----------------------+---------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                        ;
+-----------------------+---------------+-------+-------+------------+-----------------+
; Data Port             ; Clock Port    ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------------+---------------+-------+-------+------------+-----------------+
; Chen_Kevin_Segment_A0 ; Chen_Kevin_CS ; 6.588 ; 6.588 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A1 ; Chen_Kevin_CS ; 7.583 ; 7.583 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A2 ; Chen_Kevin_CS ; 7.202 ; 7.202 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A3 ; Chen_Kevin_CS ; 7.559 ; 7.559 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A4 ; Chen_Kevin_CS ; 6.327 ; 6.327 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A5 ; Chen_Kevin_CS ; 6.327 ; 6.327 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A6 ; Chen_Kevin_CS ; 6.497 ; 6.497 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A7 ; Chen_Kevin_CS ; 6.784 ; 6.784 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B0 ; Chen_Kevin_CS ; 6.555 ; 6.555 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B1 ; Chen_Kevin_CS ; 7.834 ; 7.834 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B2 ; Chen_Kevin_CS ; 7.162 ; 7.162 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B3 ; Chen_Kevin_CS ; 7.504 ; 7.504 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B4 ; Chen_Kevin_CS ; 6.461 ; 6.461 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B5 ; Chen_Kevin_CS ; 6.353 ; 6.353 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B6 ; Chen_Kevin_CS ; 6.494 ; 6.494 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B7 ; Chen_Kevin_CS ; 6.773 ; 6.773 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C0 ; Chen_Kevin_CS ; 6.568 ; 6.568 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C1 ; Chen_Kevin_CS ; 7.066 ; 7.066 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C2 ; Chen_Kevin_CS ; 7.220 ; 7.220 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C3 ; Chen_Kevin_CS ; 7.536 ; 7.536 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C4 ; Chen_Kevin_CS ; 6.473 ; 6.473 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C5 ; Chen_Kevin_CS ; 6.353 ; 6.353 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C6 ; Chen_Kevin_CS ; 6.493 ; 6.493 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C7 ; Chen_Kevin_CS ; 6.753 ; 6.753 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D0 ; Chen_Kevin_CS ; 6.706 ; 6.706 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D1 ; Chen_Kevin_CS ; 7.625 ; 7.625 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D2 ; Chen_Kevin_CS ; 7.214 ; 7.214 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D3 ; Chen_Kevin_CS ; 7.503 ; 7.503 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D4 ; Chen_Kevin_CS ; 6.326 ; 6.326 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D5 ; Chen_Kevin_CS ; 6.258 ; 6.258 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D6 ; Chen_Kevin_CS ; 6.504 ; 6.504 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D7 ; Chen_Kevin_CS ; 6.744 ; 6.744 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E0 ; Chen_Kevin_CS ; 6.708 ; 6.708 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E1 ; Chen_Kevin_CS ; 7.682 ; 7.682 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E2 ; Chen_Kevin_CS ; 7.195 ; 7.195 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E3 ; Chen_Kevin_CS ; 7.524 ; 7.524 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E4 ; Chen_Kevin_CS ; 6.338 ; 6.338 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E5 ; Chen_Kevin_CS ; 6.240 ; 6.240 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E6 ; Chen_Kevin_CS ; 6.499 ; 6.499 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E7 ; Chen_Kevin_CS ; 6.767 ; 6.767 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F0 ; Chen_Kevin_CS ; 6.697 ; 6.697 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F1 ; Chen_Kevin_CS ; 7.711 ; 7.711 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F2 ; Chen_Kevin_CS ; 7.211 ; 7.211 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F3 ; Chen_Kevin_CS ; 7.593 ; 7.593 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F4 ; Chen_Kevin_CS ; 6.343 ; 6.343 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F5 ; Chen_Kevin_CS ; 6.240 ; 6.240 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F6 ; Chen_Kevin_CS ; 6.479 ; 6.479 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F7 ; Chen_Kevin_CS ; 6.931 ; 6.931 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G0 ; Chen_Kevin_CS ; 6.703 ; 6.703 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G1 ; Chen_Kevin_CS ; 7.665 ; 7.665 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G2 ; Chen_Kevin_CS ; 7.198 ; 7.198 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G3 ; Chen_Kevin_CS ; 7.609 ; 7.609 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G4 ; Chen_Kevin_CS ; 6.344 ; 6.344 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G5 ; Chen_Kevin_CS ; 6.323 ; 6.323 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G6 ; Chen_Kevin_CS ; 6.481 ; 6.481 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G7 ; Chen_Kevin_CS ; 6.890 ; 6.890 ; Rise       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A0 ; Chen_Kevin_CS ; 5.697 ; 5.697 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A1 ; Chen_Kevin_CS ; 6.787 ; 6.787 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A2 ; Chen_Kevin_CS ; 6.352 ; 6.352 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A3 ; Chen_Kevin_CS ; 6.710 ; 6.710 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A4 ; Chen_Kevin_CS ; 5.426 ; 5.426 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A5 ; Chen_Kevin_CS ; 5.680 ; 5.680 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A6 ; Chen_Kevin_CS ; 5.517 ; 5.517 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_A7 ; Chen_Kevin_CS ; 5.739 ; 5.739 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B0 ; Chen_Kevin_CS ; 5.663 ; 5.663 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B1 ; Chen_Kevin_CS ; 7.043 ; 7.043 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B2 ; Chen_Kevin_CS ; 6.315 ; 6.315 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B3 ; Chen_Kevin_CS ; 6.664 ; 6.664 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B4 ; Chen_Kevin_CS ; 5.560 ; 5.560 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B5 ; Chen_Kevin_CS ; 5.705 ; 5.705 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B6 ; Chen_Kevin_CS ; 5.514 ; 5.514 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_B7 ; Chen_Kevin_CS ; 5.736 ; 5.736 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C0 ; Chen_Kevin_CS ; 5.686 ; 5.686 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C1 ; Chen_Kevin_CS ; 6.286 ; 6.286 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C2 ; Chen_Kevin_CS ; 6.373 ; 6.373 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C3 ; Chen_Kevin_CS ; 6.690 ; 6.690 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C4 ; Chen_Kevin_CS ; 5.572 ; 5.572 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C5 ; Chen_Kevin_CS ; 5.706 ; 5.706 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C6 ; Chen_Kevin_CS ; 5.513 ; 5.513 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_C7 ; Chen_Kevin_CS ; 5.715 ; 5.715 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D0 ; Chen_Kevin_CS ; 5.820 ; 5.820 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D1 ; Chen_Kevin_CS ; 6.834 ; 6.834 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D2 ; Chen_Kevin_CS ; 6.370 ; 6.370 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D3 ; Chen_Kevin_CS ; 6.666 ; 6.666 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D4 ; Chen_Kevin_CS ; 5.425 ; 5.425 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D5 ; Chen_Kevin_CS ; 5.611 ; 5.611 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D6 ; Chen_Kevin_CS ; 5.524 ; 5.524 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_D7 ; Chen_Kevin_CS ; 5.702 ; 5.702 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E0 ; Chen_Kevin_CS ; 5.822 ; 5.822 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E1 ; Chen_Kevin_CS ; 6.897 ; 6.897 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E2 ; Chen_Kevin_CS ; 6.346 ; 6.346 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E3 ; Chen_Kevin_CS ; 6.691 ; 6.691 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E4 ; Chen_Kevin_CS ; 5.437 ; 5.437 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E5 ; Chen_Kevin_CS ; 5.590 ; 5.590 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E6 ; Chen_Kevin_CS ; 5.519 ; 5.519 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_E7 ; Chen_Kevin_CS ; 5.725 ; 5.725 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F0 ; Chen_Kevin_CS ; 5.815 ; 5.815 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F1 ; Chen_Kevin_CS ; 6.927 ; 6.927 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F2 ; Chen_Kevin_CS ; 6.361 ; 6.361 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F3 ; Chen_Kevin_CS ; 6.761 ; 6.761 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F4 ; Chen_Kevin_CS ; 5.442 ; 5.442 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F5 ; Chen_Kevin_CS ; 5.593 ; 5.593 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F6 ; Chen_Kevin_CS ; 5.499 ; 5.499 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_F7 ; Chen_Kevin_CS ; 5.886 ; 5.886 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G0 ; Chen_Kevin_CS ; 5.813 ; 5.813 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G1 ; Chen_Kevin_CS ; 6.876 ; 6.876 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G2 ; Chen_Kevin_CS ; 6.354 ; 6.354 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G3 ; Chen_Kevin_CS ; 6.772 ; 6.772 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G4 ; Chen_Kevin_CS ; 5.443 ; 5.443 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G5 ; Chen_Kevin_CS ; 5.675 ; 5.675 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G6 ; Chen_Kevin_CS ; 5.501 ; 5.501 ; Fall       ; Chen_Kevin_CS   ;
; Chen_Kevin_Segment_G7 ; Chen_Kevin_CS ; 5.850 ; 5.850 ; Fall       ; Chen_Kevin_CS   ;
+-----------------------+---------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------+
; Progagation Delay                                                                 ;
+-----------------------+-----------------------+--------+--------+--------+--------+
; Input Port            ; Output Port           ; RR     ; RF     ; FR     ; FF     ;
+-----------------------+-----------------------+--------+--------+--------+--------+
; Chen_Kevin_OE         ; Chen_Kevin_Segment_A0 ; 12.742 ; 12.742 ; 12.742 ; 12.742 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_A1 ; 14.979 ; 14.979 ; 14.979 ; 14.979 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_A2 ; 14.753 ; 14.753 ; 14.753 ; 14.753 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_A3 ; 14.465 ; 14.465 ; 14.465 ; 14.465 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_A4 ; 12.543 ; 12.543 ; 12.543 ; 12.543 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_A5 ; 12.343 ; 12.343 ; 12.343 ; 12.343 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_A6 ; 12.639 ; 12.639 ; 12.639 ; 12.639 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_A7 ; 12.641 ; 12.641 ; 12.641 ; 12.641 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_B0 ; 12.709 ; 12.709 ; 12.709 ; 12.709 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_B1 ; 15.215 ; 15.215 ; 15.215 ; 15.215 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_B2 ; 14.741 ; 14.741 ; 14.741 ; 14.741 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_B3 ; 14.340 ; 14.340 ; 14.340 ; 14.340 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_B4 ; 12.833 ; 12.833 ; 12.833 ; 12.833 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_B5 ; 12.423 ; 12.423 ; 12.423 ; 12.423 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_B6 ; 12.641 ; 12.641 ; 12.641 ; 12.641 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_B7 ; 12.630 ; 12.630 ; 12.630 ; 12.630 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_C0 ; 12.734 ; 12.563 ; 12.563 ; 12.734 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_C1 ; 13.626 ; 13.895 ; 13.895 ; 13.626 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_C2 ; 14.808 ; 14.808 ; 14.808 ; 14.808 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_C3 ; 14.097 ; 14.383 ; 14.383 ; 14.097 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_C4 ; 12.842 ; 12.842 ; 12.842 ; 12.842 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_C5 ; 12.431 ; 12.431 ; 12.431 ; 12.431 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_C6 ; 12.638 ; 12.638 ; 12.638 ; 12.638 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_C7 ; 12.609 ; 12.255 ; 12.255 ; 12.609 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_D0 ; 13.002 ; 13.002 ; 13.002 ; 13.002 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_D1 ; 15.282 ; 15.282 ; 15.282 ; 15.282 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_D2 ; 14.801 ; 14.801 ; 14.801 ; 14.801 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_D3 ; 14.342 ; 14.342 ; 14.342 ; 14.342 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_D4 ; 12.526 ; 12.526 ; 12.526 ; 12.526 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_D5 ; 12.176 ; 12.176 ; 12.176 ; 12.176 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_D6 ; 12.635 ; 12.635 ; 12.635 ; 12.635 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_D7 ; 12.594 ; 12.594 ; 12.594 ; 12.594 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_E0 ; 12.861 ; 13.007 ; 13.007 ; 12.861 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_E1 ; 15.016 ; 14.771 ; 14.771 ; 15.016 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_E2 ; 14.751 ; 14.485 ; 14.485 ; 14.751 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_E3 ; 14.354 ; 14.099 ; 14.099 ; 14.354 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_E4 ; 12.548 ; 12.248 ; 12.248 ; 12.548 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_E5 ; 12.144 ; 11.785 ; 11.785 ; 12.144 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_E6 ; 12.622 ; 11.924 ; 11.924 ; 12.622 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_E7 ; 12.283 ; 12.639 ; 12.639 ; 12.283 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_F0 ; 12.847 ; 12.993 ; 12.993 ; 12.847 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_F1 ; 15.209 ; 15.209 ; 15.209 ; 15.209 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_F2 ; 14.766 ; 14.766 ; 14.766 ; 14.766 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_F3 ; 14.587 ; 14.587 ; 14.587 ; 14.587 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_F4 ; 12.552 ; 12.552 ; 12.552 ; 12.552 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_F5 ; 12.160 ; 12.160 ; 12.160 ; 12.160 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_F6 ; 12.606 ; 12.606 ; 12.606 ; 12.606 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_F7 ; 12.575 ; 12.958 ; 12.958 ; 12.575 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_G0 ; 12.996 ; 12.996 ; 12.996 ; 12.996 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_G1 ; 15.069 ; 15.069 ; 15.069 ; 15.069 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_G2 ; 14.796 ; 14.796 ; 14.796 ; 14.796 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_G3 ; 14.604 ; 14.604 ; 14.604 ; 14.604 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_G4 ; 12.544 ; 12.544 ; 12.544 ; 12.544 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_G5 ; 12.325 ; 12.325 ; 12.325 ; 12.325 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_G6 ; 12.624 ; 12.624 ; 12.624 ; 12.624 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_G7 ; 12.888 ; 12.888 ; 12.888 ; 12.888 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_A0 ; 14.431 ; 14.431 ; 14.431 ; 14.431 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_A1 ; 16.143 ; 16.143 ; 16.143 ; 16.143 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_A2 ; 16.177 ; 16.177 ; 16.177 ; 16.177 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_A3 ; 15.993 ; 15.993 ; 15.993 ; 15.993 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_A4 ; 13.200 ; 13.200 ; 13.200 ; 13.200 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_A5 ; 14.413 ; 14.413 ; 14.413 ; 14.413 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_A6 ; 13.413 ; 13.413 ; 13.413 ; 13.413 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_A7 ; 14.525 ; 14.525 ; 14.525 ; 14.525 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_B0 ; 14.398 ; 14.398 ; 14.398 ; 14.398 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_B1 ; 16.233 ; 16.379 ; 16.379 ; 16.233 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_B2 ; 16.126 ; 16.126 ; 16.126 ; 16.126 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_B3 ; 15.860 ; 15.860 ; 15.860 ; 15.860 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_B4 ; 13.490 ; 13.490 ; 13.490 ; 13.490 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_B5 ; 14.493 ; 14.493 ; 14.493 ; 14.493 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_B6 ; 13.415 ; 13.415 ; 13.415 ; 13.415 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_B7 ; 14.519 ; 14.494 ; 14.494 ; 14.519 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_C0 ; 14.423 ; 14.151 ; 14.151 ; 14.423 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_C1 ; 15.036 ; 15.036 ; 15.036 ; 15.036 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_C2 ; 16.193 ; 15.862 ; 15.862 ; 16.193 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_C3 ; 15.903 ; 15.903 ; 15.903 ; 15.903 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_C4 ; 13.499 ; 13.499 ; 13.499 ; 13.499 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_C5 ; 14.501 ; 14.501 ; 14.501 ; 14.501 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_C6 ; 13.412 ; 13.412 ; 13.412 ; 13.412 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_C7 ; 14.497 ; 14.497 ; 14.497 ; 14.497 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_D0 ; 14.691 ; 14.691 ; 14.691 ; 14.691 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_D1 ; 16.446 ; 16.446 ; 16.446 ; 16.446 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_D2 ; 16.186 ; 16.186 ; 16.186 ; 16.186 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_D3 ; 15.857 ; 15.857 ; 15.857 ; 15.857 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_D4 ; 13.183 ; 13.183 ; 13.183 ; 13.183 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_D5 ; 14.246 ; 14.246 ; 14.246 ; 14.246 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_D6 ; 13.409 ; 13.409 ; 13.409 ; 13.409 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_D7 ; 14.481 ; 14.481 ; 14.481 ; 14.481 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_E0 ; 14.424 ; 14.696 ; 14.696 ; 14.424 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_E1 ; 16.181 ; 16.181 ; 16.181 ; 16.181 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_E2 ; 15.736 ; 16.168 ; 16.168 ; 15.736 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_E3 ; 15.544 ; 15.866 ; 15.866 ; 15.544 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_E4 ; 13.205 ; 12.873 ; 12.873 ; 13.205 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_E5 ; 13.375 ; 14.214 ; 14.214 ; 13.375 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_E6 ; 13.396 ; 13.040 ; 13.040 ; 13.396 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_E7 ; 14.525 ; 14.525 ; 14.525 ; 14.525 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_F0 ; 14.410 ; 14.682 ; 14.682 ; 14.410 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_F1 ; 16.374 ; 16.374 ; 16.374 ; 16.374 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_F2 ; 15.820 ; 16.190 ; 16.190 ; 15.820 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_F3 ; 16.077 ; 16.077 ; 16.077 ; 16.077 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_F4 ; 13.209 ; 13.209 ; 13.209 ; 13.209 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_F5 ; 14.230 ; 14.230 ; 14.230 ; 14.230 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_F6 ; 13.380 ; 13.380 ; 13.380 ; 13.380 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_F7 ; 14.817 ; 14.822 ; 14.822 ; 14.817 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_G0 ; 14.685 ; 14.685 ; 14.685 ; 14.685 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_G1 ; 16.237 ; 16.237 ; 16.237 ; 16.237 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_G2 ; 16.180 ; 16.180 ; 16.180 ; 16.180 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_G3 ; 16.119 ; 16.119 ; 16.119 ; 16.119 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_G4 ; 13.201 ; 13.201 ; 13.201 ; 13.201 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_G5 ; 14.395 ; 14.395 ; 14.395 ; 14.395 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_G6 ; 13.398 ; 13.398 ; 13.398 ; 13.398 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_G7 ; 14.777 ; 14.777 ; 14.777 ; 14.777 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_A0 ; 14.175 ; 14.175 ; 14.175 ; 14.175 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_A1 ; 15.887 ; 15.887 ; 15.887 ; 15.887 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_A2 ; 15.903 ; 15.903 ; 15.903 ; 15.903 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_A3 ; 15.777 ; 15.777 ; 15.777 ; 15.777 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_A4 ; 12.926 ; 12.926 ; 12.926 ; 12.926 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_A5 ; 14.201 ; 14.201 ; 14.201 ; 14.201 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_A6 ; 13.178 ; 13.178 ; 13.178 ; 13.178 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_A7 ; 14.312 ; 14.312 ; 14.312 ; 14.312 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_B0 ; 14.142 ; 14.142 ; 14.142 ; 14.142 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_B1 ; 16.123 ; 15.959 ; 15.959 ; 16.123 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_B2 ; 15.852 ; 15.852 ; 15.852 ; 15.852 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_B3 ; 15.644 ; 15.644 ; 15.644 ; 15.644 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_B4 ; 13.216 ; 13.216 ; 13.216 ; 13.216 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_B5 ; 14.281 ; 14.281 ; 14.281 ; 14.281 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_B6 ; 13.180 ; 13.180 ; 13.180 ; 13.180 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_B7 ; 14.306 ; 14.218 ; 14.218 ; 14.306 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_C0 ; 13.939 ; 14.167 ; 14.167 ; 13.939 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_C1 ; 14.780 ; 14.780 ; 14.780 ; 14.780 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_C2 ; 15.638 ; 15.919 ; 15.919 ; 15.638 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_C3 ; 15.687 ; 15.687 ; 15.687 ; 15.687 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_C4 ; 13.225 ; 13.225 ; 13.225 ; 13.225 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_C5 ; 14.289 ; 14.289 ; 14.289 ; 14.289 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_C6 ; 13.177 ; 13.177 ; 13.177 ; 13.177 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_C7 ; 14.284 ; 14.284 ; 14.284 ; 14.284 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_D0 ; 14.435 ; 14.435 ; 14.435 ; 14.435 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_D1 ; 16.190 ; 16.190 ; 16.190 ; 16.190 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_D2 ; 15.912 ; 15.912 ; 15.912 ; 15.912 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_D3 ; 15.641 ; 15.641 ; 15.641 ; 15.641 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_D4 ; 12.909 ; 12.909 ; 12.909 ; 12.909 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_D5 ; 14.034 ; 14.034 ; 14.034 ; 14.034 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_D6 ; 13.174 ; 13.174 ; 13.174 ; 13.174 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_D7 ; 14.268 ; 14.268 ; 14.268 ; 14.268 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_E0 ; 14.440 ; 14.212 ; 14.212 ; 14.440 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_E1 ; 15.925 ; 15.925 ; 15.925 ; 15.925 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_E2 ; 15.894 ; 15.512 ; 15.512 ; 15.894 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_E3 ; 14.928 ; 15.650 ; 15.650 ; 14.928 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_E4 ; 12.848 ; 12.931 ; 12.931 ; 12.848 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_E5 ; 14.002 ; 13.161 ; 13.161 ; 14.002 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_E6 ; 13.161 ; 12.827 ; 12.827 ; 13.161 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_E7 ; 14.312 ; 14.312 ; 14.312 ; 14.312 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_F0 ; 14.426 ; 14.198 ; 14.198 ; 14.426 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_F1 ; 16.118 ; 16.118 ; 16.118 ; 16.118 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_F2 ; 15.916 ; 15.596 ; 15.596 ; 15.916 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_F3 ; 15.861 ; 15.861 ; 15.861 ; 15.861 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_F4 ; 12.935 ; 12.935 ; 12.935 ; 12.935 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_F5 ; 14.018 ; 14.018 ; 14.018 ; 14.018 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_F6 ; 13.145 ; 13.145 ; 13.145 ; 13.145 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_F7 ; 14.604 ; 14.604 ; 14.604 ; 14.604 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_G0 ; 14.429 ; 14.429 ; 14.429 ; 14.429 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_G1 ; 15.981 ; 15.981 ; 15.981 ; 15.981 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_G2 ; 15.906 ; 15.906 ; 15.906 ; 15.906 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_G3 ; 15.903 ; 15.903 ; 15.903 ; 15.903 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_G4 ; 12.927 ; 12.927 ; 12.927 ; 12.927 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_G5 ; 14.183 ; 14.183 ; 14.183 ; 14.183 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_G6 ; 13.163 ; 13.163 ; 13.163 ; 13.163 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_G7 ; 14.564 ; 14.564 ; 14.564 ; 14.564 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_A0 ; 14.486 ; 14.486 ; 14.486 ; 14.486 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_A1 ; 16.198 ; 16.198 ; 16.198 ; 16.198 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_A2 ; 16.264 ; 16.264 ; 16.264 ; 16.264 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_A3 ; 16.127 ; 16.127 ; 16.127 ; 16.127 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_A4 ; 13.287 ; 13.287 ; 13.287 ; 13.287 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_A5 ; 14.521 ; 14.521 ; 14.521 ; 14.521 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_A6 ; 13.502 ; 13.502 ; 13.502 ; 13.502 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_A7 ; 14.624 ; 14.624 ; 14.624 ; 14.624 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_B0 ; 14.453 ; 14.453 ; 14.453 ; 14.453 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_B1 ; 16.434 ; 16.408 ; 16.408 ; 16.434 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_B2 ; 16.213 ; 16.213 ; 16.213 ; 16.213 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_B3 ; 15.994 ; 15.994 ; 15.994 ; 15.994 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_B4 ; 13.577 ; 13.577 ; 13.577 ; 13.577 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_B5 ; 14.601 ; 14.601 ; 14.601 ; 14.601 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_B6 ; 13.504 ; 13.504 ; 13.504 ; 13.504 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_B7 ; 14.618 ; 14.545 ; 14.545 ; 14.618 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_C0 ; 14.319 ; 14.478 ; 14.478 ; 14.319 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_C1 ; 15.091 ; 15.091 ; 15.091 ; 15.091 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_C2 ; 16.280 ; 15.973 ; 15.973 ; 16.280 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_C3 ; 16.037 ; 16.037 ; 16.037 ; 16.037 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_C4 ; 13.586 ; 13.586 ; 13.586 ; 13.586 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_C5 ; 14.609 ; 14.609 ; 14.609 ; 14.609 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_C6 ; 13.501 ; 13.501 ; 13.501 ; 13.501 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_C7 ; 14.596 ; 14.596 ; 14.596 ; 14.596 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_D0 ; 14.746 ; 14.746 ; 14.746 ; 14.746 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_D1 ; 16.501 ; 16.501 ; 16.501 ; 16.501 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_D2 ; 16.273 ; 16.273 ; 16.273 ; 16.273 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_D3 ; 15.991 ; 15.991 ; 15.991 ; 15.991 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_D4 ; 13.270 ; 13.270 ; 13.270 ; 13.270 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_D5 ; 14.354 ; 14.354 ; 14.354 ; 14.354 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_D6 ; 13.498 ; 13.498 ; 13.498 ; 13.498 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_D7 ; 14.580 ; 14.580 ; 14.580 ; 14.580 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_E0 ; 14.751 ; 14.592 ; 14.592 ; 14.751 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_E1 ; 16.236 ; 16.236 ; 16.236 ; 16.236 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_E2 ; 15.916 ; 16.255 ; 16.255 ; 15.916 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_E3 ; 16.000 ; 15.595 ; 15.595 ; 16.000 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_E4 ; 13.292 ; 12.972 ; 12.972 ; 13.292 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_E5 ; 14.322 ; 13.504 ; 13.504 ; 14.322 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_E6 ; 13.485 ; 13.139 ; 13.139 ; 13.485 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_E7 ; 14.624 ; 14.624 ; 14.624 ; 14.624 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_F0 ; 14.737 ; 14.578 ; 14.578 ; 14.737 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_F1 ; 16.429 ; 16.429 ; 16.429 ; 16.429 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_F2 ; 15.931 ; 16.277 ; 16.277 ; 15.931 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_F3 ; 16.211 ; 16.211 ; 16.211 ; 16.211 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_F4 ; 13.296 ; 13.296 ; 13.296 ; 13.296 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_F5 ; 14.338 ; 14.338 ; 14.338 ; 14.338 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_F6 ; 13.469 ; 13.469 ; 13.469 ; 13.469 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_F7 ; 14.916 ; 14.916 ; 14.916 ; 14.916 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_G0 ; 14.740 ; 14.740 ; 14.740 ; 14.740 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_G1 ; 16.292 ; 16.292 ; 16.292 ; 16.292 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_G2 ; 16.267 ; 16.267 ; 16.267 ; 16.267 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_G3 ; 16.253 ; 16.253 ; 16.253 ; 16.253 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_G4 ; 13.288 ; 13.288 ; 13.288 ; 13.288 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_G5 ; 14.503 ; 14.503 ; 14.503 ; 14.503 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_G6 ; 13.487 ; 13.487 ; 13.487 ; 13.487 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_G7 ; 14.876 ; 14.876 ; 14.876 ; 14.876 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_A0 ; 18.673 ; 18.673 ; 18.673 ; 18.673 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_A1 ; 20.385 ; 20.385 ; 20.385 ; 20.385 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_A2 ; 20.413 ; 20.413 ; 20.413 ; 20.413 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_A3 ; 20.272 ; 20.272 ; 20.272 ; 20.272 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_A4 ; 17.436 ; 17.436 ; 17.436 ; 17.436 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_A5 ; 18.682 ; 18.682 ; 18.682 ; 18.682 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_A6 ; 17.671 ; 17.671 ; 17.671 ; 17.671 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_A7 ; 18.798 ; 18.798 ; 18.798 ; 18.798 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_B0 ; 18.640 ; 18.640 ; 18.640 ; 18.640 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_B1 ; 20.469 ; 20.621 ; 20.621 ; 20.469 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_B2 ; 20.362 ; 20.362 ; 20.362 ; 20.362 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_B3 ; 20.139 ; 20.139 ; 20.139 ; 20.139 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_B4 ; 17.726 ; 17.726 ; 17.726 ; 17.726 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_B5 ; 18.762 ; 18.762 ; 18.762 ; 18.762 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_B6 ; 17.673 ; 17.673 ; 17.673 ; 17.673 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_B7 ; 18.792 ; 18.733 ; 18.733 ; 18.792 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_C0 ; 18.665 ; 18.227 ; 18.227 ; 18.665 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_C1 ; 19.278 ; 19.278 ; 19.278 ; 19.278 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_C2 ; 20.429 ; 20.145 ; 20.145 ; 20.429 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_C3 ; 20.182 ; 20.182 ; 20.182 ; 20.182 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_C4 ; 17.735 ; 17.735 ; 17.735 ; 17.735 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_C5 ; 18.770 ; 18.770 ; 18.770 ; 18.770 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_C6 ; 17.670 ; 17.670 ; 17.670 ; 17.670 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_C7 ; 18.770 ; 18.770 ; 18.770 ; 18.770 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_D0 ; 18.933 ; 18.933 ; 18.933 ; 18.933 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_D1 ; 20.688 ; 20.688 ; 20.688 ; 20.688 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_D2 ; 20.422 ; 20.422 ; 20.422 ; 20.422 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_D3 ; 20.136 ; 20.136 ; 20.136 ; 20.136 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_D4 ; 17.419 ; 17.419 ; 17.419 ; 17.419 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_D5 ; 18.515 ; 18.515 ; 18.515 ; 18.515 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_D6 ; 17.667 ; 17.667 ; 17.667 ; 17.667 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_D7 ; 18.754 ; 18.754 ; 18.754 ; 18.754 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_E0 ; 18.525 ; 18.938 ; 18.938 ; 18.525 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_E1 ; 20.423 ; 20.423 ; 20.423 ; 20.423 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_E2 ; 20.088 ; 20.404 ; 20.404 ; 20.088 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_E3 ; 19.314 ; 20.145 ; 20.145 ; 19.314 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_E4 ; 17.441 ; 17.146 ; 17.146 ; 17.441 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_E5 ; 17.652 ; 18.483 ; 18.483 ; 17.652 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_E6 ; 17.654 ; 17.417 ; 17.417 ; 17.654 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_E7 ; 18.798 ; 18.798 ; 18.798 ; 18.798 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_F0 ; 18.567 ; 18.924 ; 18.924 ; 18.567 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_F1 ; 20.616 ; 20.616 ; 20.616 ; 20.616 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_F2 ; 20.103 ; 20.426 ; 20.426 ; 20.103 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_F3 ; 20.356 ; 20.356 ; 20.356 ; 20.356 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_F4 ; 17.445 ; 17.445 ; 17.445 ; 17.445 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_F5 ; 18.499 ; 18.499 ; 18.499 ; 18.499 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_F6 ; 17.638 ; 17.638 ; 17.638 ; 17.638 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_F7 ; 19.090 ; 19.090 ; 19.090 ; 19.090 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_G0 ; 18.927 ; 18.927 ; 18.927 ; 18.927 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_G1 ; 20.479 ; 20.479 ; 20.479 ; 20.479 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_G2 ; 20.416 ; 20.416 ; 20.416 ; 20.416 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_G3 ; 20.398 ; 20.398 ; 20.398 ; 20.398 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_G4 ; 17.437 ; 17.437 ; 17.437 ; 17.437 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_G5 ; 18.664 ; 18.664 ; 18.664 ; 18.664 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_G6 ; 17.656 ; 17.656 ; 17.656 ; 17.656 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_G7 ; 19.050 ; 19.050 ; 19.050 ; 19.050 ;
+-----------------------+-----------------------+--------+--------+--------+--------+


+-------------------------------------------------------------------------------+
; Minimum Progagation Delay                                                     ;
+-----------------------+-----------------------+-------+-------+-------+-------+
; Input Port            ; Output Port           ; RR    ; RF    ; FR    ; FF    ;
+-----------------------+-----------------------+-------+-------+-------+-------+
; Chen_Kevin_OE         ; Chen_Kevin_Segment_A0 ; 6.510 ; 6.510 ; 6.510 ; 6.510 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_A1 ; 7.360 ; 7.360 ; 7.360 ; 7.360 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_A2 ; 7.124 ; 7.124 ; 7.124 ; 7.124 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_A3 ; 7.451 ; 7.451 ; 7.451 ; 7.451 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_A4 ; 6.208 ; 6.208 ; 6.208 ; 6.208 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_A5 ; 6.081 ; 6.081 ; 6.081 ; 6.081 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_A6 ; 6.069 ; 6.069 ; 6.069 ; 6.069 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_A7 ; 6.533 ; 6.533 ; 6.533 ; 6.533 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_B0 ; 6.477 ; 6.477 ; 6.477 ; 6.477 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_B1 ; 7.611 ; 7.611 ; 7.611 ; 7.611 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_B2 ; 7.084 ; 7.084 ; 7.084 ; 7.084 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_B3 ; 7.401 ; 7.401 ; 7.401 ; 7.401 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_B4 ; 6.335 ; 6.335 ; 6.335 ; 6.335 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_B5 ; 6.107 ; 6.107 ; 6.107 ; 6.107 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_B6 ; 6.066 ; 6.066 ; 6.066 ; 6.066 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_B7 ; 6.522 ; 6.522 ; 6.522 ; 6.522 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_C0 ; 6.770 ; 6.490 ; 6.490 ; 6.770 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_C1 ; 6.843 ; 7.026 ; 7.026 ; 6.843 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_C2 ; 7.273 ; 7.142 ; 7.142 ; 7.273 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_C3 ; 7.425 ; 7.462 ; 7.462 ; 7.425 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_C4 ; 6.346 ; 6.388 ; 6.388 ; 6.346 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_C5 ; 6.107 ; 6.436 ; 6.436 ; 6.107 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_C6 ; 6.183 ; 6.065 ; 6.065 ; 6.183 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_C7 ; 6.585 ; 6.502 ; 6.502 ; 6.585 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_D0 ; 6.628 ; 6.628 ; 6.628 ; 6.628 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_D1 ; 7.402 ; 7.402 ; 7.402 ; 7.402 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_D2 ; 7.136 ; 7.136 ; 7.136 ; 7.136 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_D3 ; 7.402 ; 7.402 ; 7.402 ; 7.402 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_D4 ; 6.194 ; 6.194 ; 6.194 ; 6.194 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_D5 ; 6.012 ; 6.012 ; 6.012 ; 6.012 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_D6 ; 6.076 ; 6.076 ; 6.076 ; 6.076 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_D7 ; 6.493 ; 6.493 ; 6.493 ; 6.493 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_E0 ; 6.630 ; 6.947 ; 6.947 ; 6.630 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_E1 ; 7.637 ; 7.459 ; 7.459 ; 7.637 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_E2 ; 7.117 ; 7.246 ; 7.246 ; 7.117 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_E3 ; 7.450 ; 7.428 ; 7.428 ; 7.450 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_E4 ; 6.253 ; 6.216 ; 6.216 ; 6.253 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_E5 ; 6.320 ; 5.994 ; 5.994 ; 6.320 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_E6 ; 6.071 ; 6.196 ; 6.196 ; 6.071 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_E7 ; 6.516 ; 6.591 ; 6.591 ; 6.516 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_F0 ; 6.619 ; 6.619 ; 6.619 ; 6.619 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_F1 ; 7.667 ; 7.488 ; 7.488 ; 7.667 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_F2 ; 7.133 ; 7.133 ; 7.133 ; 7.133 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_F3 ; 7.519 ; 7.498 ; 7.498 ; 7.519 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_F4 ; 6.258 ; 6.220 ; 6.220 ; 6.258 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_F5 ; 6.323 ; 5.994 ; 5.994 ; 6.323 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_F6 ; 6.051 ; 6.051 ; 6.051 ; 6.051 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_F7 ; 6.680 ; 6.680 ; 6.680 ; 6.680 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_G0 ; 6.625 ; 6.625 ; 6.625 ; 6.625 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_G1 ; 7.442 ; 7.442 ; 7.442 ; 7.442 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_G2 ; 7.120 ; 7.120 ; 7.120 ; 7.120 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_G3 ; 7.509 ; 7.509 ; 7.509 ; 7.509 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_G4 ; 6.217 ; 6.217 ; 6.217 ; 6.217 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_G5 ; 6.077 ; 6.077 ; 6.077 ; 6.077 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_G6 ; 6.053 ; 6.053 ; 6.053 ; 6.053 ;
; Chen_Kevin_OE         ; Chen_Kevin_Segment_G7 ; 6.639 ; 6.639 ; 6.639 ; 6.639 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_A0 ; 5.424 ; 5.424 ; 5.424 ; 5.424 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_A1 ; 6.339 ; 6.339 ; 6.339 ; 6.339 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_A2 ; 5.729 ; 5.729 ; 5.729 ; 5.729 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_A3 ; 6.096 ; 6.096 ; 6.096 ; 6.096 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_A4 ; 5.095 ; 5.095 ; 5.095 ; 5.095 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_A5 ; 5.426 ; 5.426 ; 5.426 ; 5.426 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_A6 ; 4.765 ; 4.765 ; 4.765 ; 4.765 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_A7 ; 5.347 ; 5.347 ; 5.347 ; 5.347 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_B0 ; 5.391 ; 5.391 ; 5.391 ; 5.391 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_B1 ; 6.595 ; 6.595 ; 6.595 ; 6.595 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_B2 ; 5.692 ; 5.803 ; 5.803 ; 5.692 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_B3 ; 6.061 ; 6.050 ; 6.050 ; 6.061 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_B4 ; 5.231 ; 5.300 ; 5.300 ; 5.231 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_B5 ; 5.451 ; 5.451 ; 5.451 ; 5.451 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_B6 ; 4.762 ; 4.762 ; 4.762 ; 4.762 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_B7 ; 5.344 ; 5.344 ; 5.344 ; 5.344 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_C0 ; 5.429 ; 5.404 ; 5.404 ; 5.429 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_C1 ; 5.839 ; 5.880 ; 5.880 ; 5.839 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_C2 ; 5.750 ; 5.750 ; 5.750 ; 5.750 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_C3 ; 6.076 ; 6.076 ; 6.076 ; 6.076 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_C4 ; 5.246 ; 5.246 ; 5.246 ; 5.246 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_C5 ; 5.452 ; 5.462 ; 5.462 ; 5.452 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_C6 ; 4.840 ; 4.761 ; 4.761 ; 4.840 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_C7 ; 5.323 ; 5.323 ; 5.323 ; 5.323 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_D0 ; 5.542 ; 5.542 ; 5.542 ; 5.542 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_D1 ; 6.386 ; 6.386 ; 6.386 ; 6.386 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_D2 ; 5.747 ; 5.747 ; 5.747 ; 5.747 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_D3 ; 6.052 ; 6.052 ; 6.052 ; 6.052 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_D4 ; 5.092 ; 5.092 ; 5.092 ; 5.092 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_D5 ; 5.357 ; 5.357 ; 5.357 ; 5.357 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_D6 ; 4.772 ; 4.772 ; 4.772 ; 4.772 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_D7 ; 5.310 ; 5.310 ; 5.310 ; 5.310 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_E0 ; 5.544 ; 5.574 ; 5.574 ; 5.544 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_E1 ; 6.490 ; 6.449 ; 6.449 ; 6.490 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_E2 ; 5.723 ; 5.723 ; 5.723 ; 5.723 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_E3 ; 6.077 ; 6.077 ; 6.077 ; 6.077 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_E4 ; 5.105 ; 5.105 ; 5.105 ; 5.105 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_E5 ; 5.346 ; 5.336 ; 5.336 ; 5.346 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_E6 ; 4.767 ; 4.846 ; 4.846 ; 4.767 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_E7 ; 5.409 ; 5.333 ; 5.333 ; 5.409 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_F0 ; 5.533 ; 5.533 ; 5.533 ; 5.533 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_F1 ; 6.480 ; 6.480 ; 6.480 ; 6.480 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_F2 ; 5.738 ; 5.738 ; 5.738 ; 5.738 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_F3 ; 6.147 ; 6.147 ; 6.147 ; 6.147 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_F4 ; 5.112 ; 5.112 ; 5.112 ; 5.112 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_F5 ; 5.339 ; 5.339 ; 5.339 ; 5.339 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_F6 ; 4.747 ; 4.747 ; 4.747 ; 4.747 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_F7 ; 5.494 ; 5.494 ; 5.494 ; 5.494 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_G0 ; 5.539 ; 5.539 ; 5.539 ; 5.539 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_G1 ; 6.427 ; 6.427 ; 6.427 ; 6.427 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_G2 ; 5.731 ; 5.731 ; 5.731 ; 5.731 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_G3 ; 6.158 ; 6.158 ; 6.158 ; 6.158 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_G4 ; 5.114 ; 5.114 ; 5.114 ; 5.114 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_G5 ; 5.421 ; 5.421 ; 5.421 ; 5.421 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_G6 ; 4.749 ; 4.749 ; 4.749 ; 4.749 ;
; Chen_Kevin_address[0] ; Chen_Kevin_Segment_G7 ; 5.458 ; 5.458 ; 5.458 ; 5.458 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_A0 ; 5.314 ; 5.314 ; 5.314 ; 5.314 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_A1 ; 6.224 ; 6.224 ; 6.224 ; 6.224 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_A2 ; 5.632 ; 5.632 ; 5.632 ; 5.632 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_A3 ; 5.997 ; 5.997 ; 5.997 ; 5.997 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_A4 ; 4.998 ; 4.998 ; 4.998 ; 4.998 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_A5 ; 5.318 ; 5.318 ; 5.318 ; 5.318 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_A6 ; 4.650 ; 4.650 ; 4.650 ; 4.650 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_A7 ; 5.252 ; 5.252 ; 5.252 ; 5.252 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_B0 ; 5.281 ; 5.281 ; 5.281 ; 5.281 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_B1 ; 6.480 ; 6.480 ; 6.480 ; 6.480 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_B2 ; 5.709 ; 5.595 ; 5.595 ; 5.709 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_B3 ; 5.961 ; 5.951 ; 5.951 ; 5.961 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_B4 ; 5.171 ; 5.134 ; 5.134 ; 5.171 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_B5 ; 5.343 ; 5.343 ; 5.343 ; 5.343 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_B6 ; 4.647 ; 4.647 ; 4.647 ; 4.647 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_B7 ; 5.249 ; 5.249 ; 5.249 ; 5.249 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_C0 ; 5.294 ; 5.314 ; 5.314 ; 5.294 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_C1 ; 5.724 ; 5.766 ; 5.766 ; 5.724 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_C2 ; 5.653 ; 5.653 ; 5.653 ; 5.653 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_C3 ; 5.977 ; 5.977 ; 5.977 ; 5.977 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_C4 ; 5.149 ; 5.149 ; 5.149 ; 5.149 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_C5 ; 5.522 ; 5.344 ; 5.344 ; 5.522 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_C6 ; 4.775 ; 4.646 ; 4.646 ; 4.775 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_C7 ; 5.228 ; 5.228 ; 5.228 ; 5.228 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_D0 ; 5.432 ; 5.432 ; 5.432 ; 5.432 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_D1 ; 6.271 ; 6.271 ; 6.271 ; 6.271 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_D2 ; 5.650 ; 5.650 ; 5.650 ; 5.650 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_D3 ; 5.953 ; 5.953 ; 5.953 ; 5.953 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_D4 ; 4.995 ; 4.995 ; 4.995 ; 4.995 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_D5 ; 5.249 ; 5.249 ; 5.249 ; 5.249 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_D6 ; 4.657 ; 4.657 ; 4.657 ; 4.657 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_D7 ; 5.215 ; 5.215 ; 5.215 ; 5.215 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_E0 ; 5.485 ; 5.434 ; 5.434 ; 5.485 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_E1 ; 6.377 ; 6.334 ; 6.334 ; 6.377 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_E2 ; 5.626 ; 5.626 ; 5.626 ; 5.626 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_E3 ; 5.978 ; 5.978 ; 5.978 ; 5.978 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_E4 ; 5.008 ; 5.008 ; 5.008 ; 5.008 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_E5 ; 5.228 ; 5.409 ; 5.409 ; 5.228 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_E6 ; 4.652 ; 4.781 ; 4.781 ; 4.652 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_E7 ; 5.238 ; 5.314 ; 5.314 ; 5.238 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_F0 ; 5.423 ; 5.423 ; 5.423 ; 5.423 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_F1 ; 6.365 ; 6.365 ; 6.365 ; 6.365 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_F2 ; 5.641 ; 5.641 ; 5.641 ; 5.641 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_F3 ; 6.048 ; 6.048 ; 6.048 ; 6.048 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_F4 ; 5.015 ; 5.015 ; 5.015 ; 5.015 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_F5 ; 5.231 ; 5.231 ; 5.231 ; 5.231 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_F6 ; 4.632 ; 4.632 ; 4.632 ; 4.632 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_F7 ; 5.399 ; 5.399 ; 5.399 ; 5.399 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_G0 ; 5.429 ; 5.429 ; 5.429 ; 5.429 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_G1 ; 6.312 ; 6.312 ; 6.312 ; 6.312 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_G2 ; 5.634 ; 5.634 ; 5.634 ; 5.634 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_G3 ; 6.059 ; 6.059 ; 6.059 ; 6.059 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_G4 ; 5.017 ; 5.017 ; 5.017 ; 5.017 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_G5 ; 5.313 ; 5.313 ; 5.313 ; 5.313 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_G6 ; 4.634 ; 4.634 ; 4.634 ; 4.634 ;
; Chen_Kevin_address[1] ; Chen_Kevin_Segment_G7 ; 5.363 ; 5.363 ; 5.363 ; 5.363 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_A0 ; 5.476 ; 5.476 ; 5.476 ; 5.476 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_A1 ; 6.392 ; 6.392 ; 6.392 ; 6.392 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_A2 ; 5.784 ; 5.784 ; 5.784 ; 5.784 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_A3 ; 6.142 ; 6.142 ; 6.142 ; 6.142 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_A4 ; 5.150 ; 5.150 ; 5.150 ; 5.150 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_A5 ; 5.480 ; 5.480 ; 5.480 ; 5.480 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_A6 ; 4.811 ; 4.811 ; 4.811 ; 4.811 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_A7 ; 5.397 ; 5.397 ; 5.397 ; 5.397 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_B0 ; 5.443 ; 5.443 ; 5.443 ; 5.443 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_B1 ; 6.648 ; 6.648 ; 6.648 ; 6.648 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_B2 ; 5.877 ; 5.747 ; 5.747 ; 5.877 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_B3 ; 6.096 ; 6.114 ; 6.114 ; 6.096 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_B4 ; 5.426 ; 5.286 ; 5.286 ; 5.426 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_B5 ; 5.505 ; 5.505 ; 5.505 ; 5.505 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_B6 ; 4.808 ; 4.808 ; 4.808 ; 4.808 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_B7 ; 5.394 ; 5.394 ; 5.394 ; 5.394 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_C0 ; 5.482 ; 5.456 ; 5.456 ; 5.482 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_C1 ; 5.927 ; 5.892 ; 5.892 ; 5.927 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_C2 ; 5.805 ; 5.805 ; 5.805 ; 5.805 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_C3 ; 6.122 ; 6.122 ; 6.122 ; 6.122 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_C4 ; 5.301 ; 5.301 ; 5.301 ; 5.301 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_C5 ; 5.508 ; 5.506 ; 5.506 ; 5.508 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_C6 ; 4.807 ; 4.943 ; 4.943 ; 4.807 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_C7 ; 5.373 ; 5.373 ; 5.373 ; 5.373 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_D0 ; 5.594 ; 5.594 ; 5.594 ; 5.594 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_D1 ; 6.439 ; 6.439 ; 6.439 ; 6.439 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_D2 ; 5.802 ; 5.802 ; 5.802 ; 5.802 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_D3 ; 6.098 ; 6.098 ; 6.098 ; 6.098 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_D4 ; 5.147 ; 5.147 ; 5.147 ; 5.147 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_D5 ; 5.411 ; 5.411 ; 5.411 ; 5.411 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_D6 ; 4.818 ; 4.818 ; 4.818 ; 4.818 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_D7 ; 5.360 ; 5.360 ; 5.360 ; 5.360 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_E0 ; 5.596 ; 5.646 ; 5.646 ; 5.596 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_E1 ; 6.502 ; 6.538 ; 6.538 ; 6.502 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_E2 ; 5.778 ; 5.778 ; 5.778 ; 5.778 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_E3 ; 6.123 ; 6.123 ; 6.123 ; 6.123 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_E4 ; 5.160 ; 5.160 ; 5.160 ; 5.160 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_E5 ; 5.390 ; 5.392 ; 5.392 ; 5.390 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_E6 ; 4.949 ; 4.813 ; 4.813 ; 4.949 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_E7 ; 5.461 ; 5.383 ; 5.383 ; 5.461 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_F0 ; 5.585 ; 5.585 ; 5.585 ; 5.585 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_F1 ; 6.533 ; 6.533 ; 6.533 ; 6.533 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_F2 ; 5.793 ; 5.793 ; 5.793 ; 5.793 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_F3 ; 6.193 ; 6.193 ; 6.193 ; 6.193 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_F4 ; 5.167 ; 5.167 ; 5.167 ; 5.167 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_F5 ; 5.393 ; 5.393 ; 5.393 ; 5.393 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_F6 ; 4.793 ; 4.793 ; 4.793 ; 4.793 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_F7 ; 5.544 ; 5.544 ; 5.544 ; 5.544 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_G0 ; 5.591 ; 5.591 ; 5.591 ; 5.591 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_G1 ; 6.480 ; 6.480 ; 6.480 ; 6.480 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_G2 ; 5.786 ; 5.786 ; 5.786 ; 5.786 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_G3 ; 6.204 ; 6.204 ; 6.204 ; 6.204 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_G4 ; 5.169 ; 5.169 ; 5.169 ; 5.169 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_G5 ; 5.475 ; 5.475 ; 5.475 ; 5.475 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_G6 ; 4.795 ; 4.795 ; 4.795 ; 4.795 ;
; Chen_Kevin_address[2] ; Chen_Kevin_Segment_G7 ; 5.508 ; 5.508 ; 5.508 ; 5.508 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_A0 ; 8.070 ; 8.070 ; 8.070 ; 8.070 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_A1 ; 8.985 ; 8.985 ; 8.985 ; 8.985 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_A2 ; 8.332 ; 8.332 ; 8.332 ; 8.332 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_A3 ; 8.697 ; 8.697 ; 8.697 ; 8.697 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_A4 ; 7.698 ; 7.698 ; 7.698 ; 7.698 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_A5 ; 8.072 ; 8.072 ; 8.072 ; 8.072 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_A6 ; 7.409 ; 7.409 ; 7.409 ; 7.409 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_A7 ; 7.990 ; 7.990 ; 7.990 ; 7.990 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_B0 ; 8.037 ; 8.037 ; 8.037 ; 8.037 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_B1 ; 9.241 ; 9.241 ; 9.241 ; 9.241 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_B2 ; 8.295 ; 8.471 ; 8.471 ; 8.295 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_B3 ; 8.651 ; 8.779 ; 8.779 ; 8.651 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_B4 ; 7.834 ; 7.932 ; 7.932 ; 7.834 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_B5 ; 8.097 ; 8.097 ; 8.097 ; 8.097 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_B6 ; 7.406 ; 7.406 ; 7.406 ; 7.406 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_B7 ; 7.987 ; 7.987 ; 7.987 ; 7.987 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_C0 ; 8.075 ; 8.050 ; 8.050 ; 8.075 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_C1 ; 8.525 ; 8.485 ; 8.485 ; 8.525 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_C2 ; 8.353 ; 8.353 ; 8.353 ; 8.353 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_C3 ; 8.677 ; 8.677 ; 8.677 ; 8.677 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_C4 ; 7.849 ; 7.849 ; 7.849 ; 7.849 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_C5 ; 8.203 ; 8.098 ; 8.098 ; 8.203 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_C6 ; 7.645 ; 7.405 ; 7.405 ; 7.645 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_C7 ; 7.966 ; 7.966 ; 7.966 ; 7.966 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_D0 ; 8.188 ; 8.188 ; 8.188 ; 8.188 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_D1 ; 9.032 ; 9.032 ; 9.032 ; 9.032 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_D2 ; 8.350 ; 8.350 ; 8.350 ; 8.350 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_D3 ; 8.653 ; 8.653 ; 8.653 ; 8.653 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_D4 ; 7.695 ; 7.695 ; 7.695 ; 7.695 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_D5 ; 8.003 ; 8.003 ; 8.003 ; 8.003 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_D6 ; 7.416 ; 7.416 ; 7.416 ; 7.416 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_D7 ; 7.953 ; 7.953 ; 7.953 ; 7.953 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_E0 ; 8.190 ; 8.244 ; 8.244 ; 8.190 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_E1 ; 9.095 ; 9.183 ; 9.183 ; 9.095 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_E2 ; 8.326 ; 8.326 ; 8.326 ; 8.326 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_E3 ; 8.678 ; 8.678 ; 8.678 ; 8.678 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_E4 ; 7.708 ; 7.708 ; 7.708 ; 7.708 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_E5 ; 7.982 ; 8.090 ; 8.090 ; 7.982 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_E6 ; 7.411 ; 7.651 ; 7.651 ; 7.411 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_E7 ; 7.976 ; 8.123 ; 8.123 ; 7.976 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_F0 ; 8.179 ; 8.179 ; 8.179 ; 8.179 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_F1 ; 9.126 ; 9.126 ; 9.126 ; 9.126 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_F2 ; 8.341 ; 8.341 ; 8.341 ; 8.341 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_F3 ; 8.748 ; 8.748 ; 8.748 ; 8.748 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_F4 ; 7.715 ; 7.715 ; 7.715 ; 7.715 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_F5 ; 7.985 ; 7.985 ; 7.985 ; 7.985 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_F6 ; 7.391 ; 7.391 ; 7.391 ; 7.391 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_F7 ; 8.137 ; 8.137 ; 8.137 ; 8.137 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_G0 ; 8.185 ; 8.185 ; 8.185 ; 8.185 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_G1 ; 9.073 ; 9.073 ; 9.073 ; 9.073 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_G2 ; 8.334 ; 8.334 ; 8.334 ; 8.334 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_G3 ; 8.759 ; 8.759 ; 8.759 ; 8.759 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_G4 ; 7.717 ; 7.717 ; 7.717 ; 7.717 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_G5 ; 8.067 ; 8.067 ; 8.067 ; 8.067 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_G6 ; 7.393 ; 7.393 ; 7.393 ; 7.393 ;
; Chen_Kevin_address[3] ; Chen_Kevin_Segment_G7 ; 8.101 ; 8.101 ; 8.101 ; 8.101 ;
+-----------------------+-----------------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------------+
; Setup Transfers                                                                ;
+--------------------+---------------+----------+----------+----------+----------+
; From Clock         ; To Clock      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------+---------------+----------+----------+----------+----------+
; Chen_Kevin_CS      ; Chen_Kevin_CS ; 0        ; 0        ; 512      ; 0        ;
; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 256      ; 256      ; 0        ; 0        ;
+--------------------+---------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------------------+
; Hold Transfers                                                                 ;
+--------------------+---------------+----------+----------+----------+----------+
; From Clock         ; To Clock      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------+---------------+----------+----------+----------+----------+
; Chen_Kevin_CS      ; Chen_Kevin_CS ; 0        ; 0        ; 512      ; 0        ;
; Chen_Kevin_Keys[0] ; Chen_Kevin_CS ; 256      ; 256      ; 0        ; 0        ;
+--------------------+---------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 14    ; 14   ;
; Unconstrained Input Port Paths  ; 368   ; 368  ;
; Unconstrained Output Ports      ; 56    ; 56   ;
; Unconstrained Output Port Paths ; 3920  ; 3920 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Mar 11 12:25:06 2019
Info: Command: quartus_sta Chen_Kevin_16x32SRAM -c Chen_Kevin_16x4SRAM
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 1056 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Chen_Kevin_16x4SRAM.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Chen_Kevin_CS Chen_Kevin_CS
    Info (332105): create_clock -period 1.000 -name Chen_Kevin_Keys[0] Chen_Kevin_Keys[0]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.242
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.242      -750.243 Chen_Kevin_CS 
Info (332146): Worst-case hold slack is -0.018
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.018        -0.018 Chen_Kevin_CS 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -1.380 Chen_Kevin_Keys[0] 
    Info (332119):    -1.222        -1.222 Chen_Kevin_CS 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.931
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.931      -117.999 Chen_Kevin_CS 
Info (332146): Worst-case hold slack is 0.171
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.171         0.000 Chen_Kevin_CS 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -1.380 Chen_Kevin_Keys[0] 
    Info (332119):    -1.222        -1.222 Chen_Kevin_CS 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4583 megabytes
    Info: Processing ended: Mon Mar 11 12:25:09 2019
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


