TimeQuest Timing Analyzer report for I2C
Wed Jul  4 12:59:04 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'SYNCED_CLK'
 12. Slow Model Setup: 'CLK'
 13. Slow Model Hold: 'SYNCED_CLK'
 14. Slow Model Hold: 'CLK'
 15. Slow Model Minimum Pulse Width: 'CLK'
 16. Slow Model Minimum Pulse Width: 'SYNCED_CLK'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Output Enable Times
 22. Minimum Output Enable Times
 23. Output Disable Times
 24. Minimum Output Disable Times
 25. Fast Model Setup Summary
 26. Fast Model Hold Summary
 27. Fast Model Recovery Summary
 28. Fast Model Removal Summary
 29. Fast Model Minimum Pulse Width Summary
 30. Fast Model Setup: 'SYNCED_CLK'
 31. Fast Model Setup: 'CLK'
 32. Fast Model Hold: 'CLK'
 33. Fast Model Hold: 'SYNCED_CLK'
 34. Fast Model Minimum Pulse Width: 'CLK'
 35. Fast Model Minimum Pulse Width: 'SYNCED_CLK'
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Output Enable Times
 41. Minimum Output Enable Times
 42. Output Disable Times
 43. Minimum Output Disable Times
 44. Multicorner Timing Analysis Summary
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Setup Transfers
 50. Hold Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; I2C                                                               ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                 ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets        ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }        ;
; SYNCED_CLK ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SYNCED_CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                   ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 199.36 MHz ; 199.36 MHz      ; SYNCED_CLK ;                                                               ;
; 442.48 MHz ; 380.08 MHz      ; CLK        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow Model Setup Summary            ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; SYNCED_CLK ; -2.104 ; -28.918       ;
; CLK        ; -0.936 ; -0.936        ;
+------------+--------+---------------+


+------------------------------------+
; Slow Model Hold Summary            ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; SYNCED_CLK ; 0.445 ; 0.000         ;
; CLK        ; 0.882 ; 0.000         ;
+------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+------------+--------+------------------+
; Clock      ; Slack  ; End Point TNS    ;
+------------+--------+------------------+
; CLK        ; -1.631 ; -4.075           ;
; SYNCED_CLK ; -0.611 ; -31.772          ;
+------------+--------+------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'SYNCED_CLK'                                                                                                                                              ;
+--------+----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.104 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 3.143      ;
; -2.104 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 3.143      ;
; -2.104 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 3.143      ;
; -2.104 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 3.143      ;
; -2.104 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 3.143      ;
; -2.104 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 3.143      ;
; -2.104 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 3.143      ;
; -2.104 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 3.143      ;
; -2.104 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[8] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 3.143      ;
; -2.008 ; I2C_Control:DUT1|SHIFT_REG[10]               ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; 0.000      ; 2.546      ;
; -2.008 ; I2C_Control:DUT1|SHIFT_REG[10]               ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; 0.000      ; 2.546      ;
; -2.008 ; I2C_Control:DUT1|SHIFT_REG[10]               ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; 0.000      ; 2.546      ;
; -2.008 ; I2C_Control:DUT1|SHIFT_REG[10]               ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; 0.000      ; 2.546      ;
; -2.008 ; I2C_Control:DUT1|SHIFT_REG[10]               ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; 0.000      ; 2.546      ;
; -2.008 ; I2C_Control:DUT1|SHIFT_REG[10]               ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; 0.000      ; 2.546      ;
; -2.008 ; I2C_Control:DUT1|SHIFT_REG[10]               ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; 0.000      ; 2.546      ;
; -2.008 ; I2C_Control:DUT1|SHIFT_REG[10]               ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; 0.000      ; 2.546      ;
; -2.008 ; I2C_Control:DUT1|SHIFT_REG[10]               ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[8] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; 0.000      ; 2.546      ;
; -1.952 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 2.991      ;
; -1.952 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 2.991      ;
; -1.952 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 2.991      ;
; -1.952 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 2.991      ;
; -1.952 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 2.991      ;
; -1.952 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 2.991      ;
; -1.952 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 2.991      ;
; -1.952 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 2.991      ;
; -1.952 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[8] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 2.991      ;
; -1.863 ; I2C_Control:DUT1|I2C_Counter:DUT1|START      ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 2.900      ;
; -1.863 ; I2C_Control:DUT1|I2C_Counter:DUT1|START      ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 2.900      ;
; -1.861 ; I2C_Control:DUT1|I2C_Counter:DUT1|START      ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 2.898      ;
; -1.836 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 2.875      ;
; -1.836 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 2.875      ;
; -1.836 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 2.875      ;
; -1.836 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 2.875      ;
; -1.836 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 2.875      ;
; -1.836 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 2.875      ;
; -1.836 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 2.875      ;
; -1.836 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 2.875      ;
; -1.836 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[8] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 2.875      ;
; -1.830 ; I2C_Control:DUT1|I2C_Counter:DUT1|START      ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; -0.001     ; 2.867      ;
; -1.764 ; I2C_Control:DUT1|SHIFT_REG[10]               ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; -0.001     ; 2.301      ;
; -1.764 ; I2C_Control:DUT1|SHIFT_REG[10]               ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; -0.001     ; 2.301      ;
; -1.762 ; I2C_Control:DUT1|SHIFT_REG[10]               ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; -0.001     ; 2.299      ;
; -1.664 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 2.702      ;
; -1.664 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 2.702      ;
; -1.662 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 2.700      ;
; -1.661 ; I2C_Control:DUT1|SHIFT_REG[10]               ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; -0.001     ; 2.198      ;
; -1.657 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 2.695      ;
; -1.601 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 2.639      ;
; -1.601 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 2.639      ;
; -1.599 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 2.637      ;
; -1.594 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 2.632      ;
; -1.592 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 2.631      ;
; -1.592 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 2.631      ;
; -1.592 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 2.631      ;
; -1.592 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 2.631      ;
; -1.592 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 2.631      ;
; -1.592 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 2.631      ;
; -1.592 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 2.631      ;
; -1.592 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 2.631      ;
; -1.592 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[8] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 2.631      ;
; -1.548 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 2.586      ;
; -1.548 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 2.586      ;
; -1.546 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 2.584      ;
; -1.541 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 2.579      ;
; -1.382 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 2.420      ;
; -1.382 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 2.420      ;
; -1.380 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 2.418      ;
; -1.264 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|VALID_PACK  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 2.303      ;
; -1.264 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 2.302      ;
; -1.242 ; I2C_Control:DUT1|SHIFT_REG[10]               ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; 0.000      ; 1.780      ;
; -1.201 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|VALID_PACK  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 2.240      ;
; -1.196 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 2.235      ;
; -1.148 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|VALID_PACK  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 2.187      ;
; -1.070 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 2.109      ;
; -1.044 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 2.083      ;
; -1.000 ; I2C_Control:DUT1|SHIFT_REG[10]               ; I2C_Control:DUT1|I2C_Counter:DUT1|VALID_PACK  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; 0.000      ; 1.538      ;
; -0.871 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|VALID_PACK  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 1.910      ;
; -0.749 ; I2C_Control:DUT1|SHIFT_REG[6]                ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; 0.000      ; 1.287      ;
; -0.740 ; I2C_Control:DUT1|SHIFT_REG[4]                ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; 0.000      ; 1.278      ;
; -0.691 ; I2C_Control:DUT1|SHIFT_REG[1]                ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; 0.000      ; 1.229      ;
; -0.605 ; I2C_Control:DUT1|SHIFT_REG[3]                ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; 0.000      ; 1.143      ;
; -0.605 ; I2C_Control:DUT1|SHIFT_REG[2]                ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; 0.000      ; 1.143      ;
; -0.604 ; I2C_Control:DUT1|SHIFT_REG[5]                ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; 0.000      ; 1.142      ;
; -0.604 ; I2C_Control:DUT1|SHIFT_REG[8]                ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; 0.000      ; 1.142      ;
; -0.598 ; I2C_Control:DUT1|SHIFT_REG[9]                ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[8] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; 0.000      ; 1.136      ;
; -0.597 ; I2C_Control:DUT1|SHIFT_REG[7]                ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; 0.000      ; 1.135      ;
; -0.197 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 1.236      ;
; -0.030 ; I2C_Control:DUT1|SHIFT_REG[9]                ; I2C_Control:DUT1|SHIFT_REG[10]                ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 1.068      ;
; -0.029 ; I2C_Control:DUT1|SHIFT_REG[6]                ; I2C_Control:DUT1|SHIFT_REG[7]                 ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 1.067      ;
; 0.120  ; I2C_Control:DUT1|SHIFT_REG[4]                ; I2C_Control:DUT1|SHIFT_REG[5]                 ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.918      ;
; 0.121  ; I2C_Control:DUT1|SHIFT_REG[7]                ; I2C_Control:DUT1|SHIFT_REG[8]                 ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.917      ;
; 0.122  ; I2C_Control:DUT1|SHIFT_REG[1]                ; I2C_Control:DUT1|SHIFT_REG[2]                 ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.916      ;
; 0.122  ; I2C_Control:DUT1|SHIFT_REG[2]                ; I2C_Control:DUT1|SHIFT_REG[3]                 ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.916      ;
; 0.122  ; I2C_Control:DUT1|SHIFT_REG[3]                ; I2C_Control:DUT1|SHIFT_REG[4]                 ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.916      ;
; 0.122  ; I2C_Control:DUT1|SHIFT_REG[8]                ; I2C_Control:DUT1|SHIFT_REG[9]                 ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.916      ;
; 0.127  ; I2C_Control:DUT1|SHIFT_REG[5]                ; I2C_Control:DUT1|SHIFT_REG[6]                 ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.911      ;
; 0.133  ; I2C_Control:DUT1|SHIFT_REG[0]                ; I2C_Control:DUT1|SHIFT_REG[1]                 ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.905      ;
; 0.307  ; I2C_Control:DUT1|I2C_Counter:DUT1|VALID_PACK ; I2C_Control:DUT1|I2C_Counter:DUT1|VALID_PACK  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.731      ;
; 0.307  ; I2C_Control:DUT1|I2C_Counter:DUT1|START      ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.731      ;
+--------+----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                                                  ;
+--------+-----------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.936 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; 0.500        ; 0.618      ; 2.092      ;
; -0.891 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; 0.500        ; 0.618      ; 2.047      ;
; -0.769 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; 0.500        ; 0.618      ; 1.925      ;
; -0.722 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; 0.500        ; 0.618      ; 1.878      ;
; -0.695 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; 0.500        ; 0.618      ; 1.851      ;
; -0.630 ; CLK                                           ; I2C_Control:DUT1|NEW_CODE ; CLK          ; CLK         ; 0.500        ; 2.859      ; 4.027      ;
; -0.543 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; 0.500        ; 0.618      ; 1.699      ;
; -0.387 ; I2C_Control:DUT1|I2C_Counter:DUT1|VALID_PACK  ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; 0.500        ; 0.618      ; 1.543      ;
; -0.380 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; 0.500        ; 0.618      ; 1.536      ;
; -0.337 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[8] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; 0.500        ; 0.618      ; 1.493      ;
; -0.193 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; 0.500        ; 0.618      ; 1.349      ;
; -0.130 ; CLK                                           ; I2C_Control:DUT1|NEW_CODE ; CLK          ; CLK         ; 1.000        ; 2.859      ; 4.027      ;
+--------+-----------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'SYNCED_CLK'                                                                                                                                              ;
+-------+----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_Control:DUT1|I2C_Counter:DUT1|START      ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; I2C_Control:DUT1|I2C_Counter:DUT1|VALID_PACK ; I2C_Control:DUT1|I2C_Counter:DUT1|VALID_PACK  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.731      ;
; 0.619 ; I2C_Control:DUT1|SHIFT_REG[0]                ; I2C_Control:DUT1|SHIFT_REG[1]                 ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.905      ;
; 0.625 ; I2C_Control:DUT1|SHIFT_REG[5]                ; I2C_Control:DUT1|SHIFT_REG[6]                 ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.911      ;
; 0.630 ; I2C_Control:DUT1|SHIFT_REG[1]                ; I2C_Control:DUT1|SHIFT_REG[2]                 ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.916      ;
; 0.630 ; I2C_Control:DUT1|SHIFT_REG[2]                ; I2C_Control:DUT1|SHIFT_REG[3]                 ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.916      ;
; 0.630 ; I2C_Control:DUT1|SHIFT_REG[3]                ; I2C_Control:DUT1|SHIFT_REG[4]                 ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.916      ;
; 0.630 ; I2C_Control:DUT1|SHIFT_REG[8]                ; I2C_Control:DUT1|SHIFT_REG[9]                 ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.916      ;
; 0.631 ; I2C_Control:DUT1|SHIFT_REG[7]                ; I2C_Control:DUT1|SHIFT_REG[8]                 ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.917      ;
; 0.632 ; I2C_Control:DUT1|SHIFT_REG[4]                ; I2C_Control:DUT1|SHIFT_REG[5]                 ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.918      ;
; 0.781 ; I2C_Control:DUT1|SHIFT_REG[6]                ; I2C_Control:DUT1|SHIFT_REG[7]                 ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 1.067      ;
; 0.782 ; I2C_Control:DUT1|SHIFT_REG[9]                ; I2C_Control:DUT1|SHIFT_REG[10]                ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 1.068      ;
; 0.949 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 1.236      ;
; 0.992 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 1.278      ;
; 1.312 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 1.598      ;
; 1.314 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 1.600      ;
; 1.349 ; I2C_Control:DUT1|SHIFT_REG[7]                ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; 0.000      ; 1.135      ;
; 1.350 ; I2C_Control:DUT1|SHIFT_REG[9]                ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[8] ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; 0.000      ; 1.136      ;
; 1.356 ; I2C_Control:DUT1|SHIFT_REG[5]                ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; 0.000      ; 1.142      ;
; 1.356 ; I2C_Control:DUT1|SHIFT_REG[8]                ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; 0.000      ; 1.142      ;
; 1.357 ; I2C_Control:DUT1|SHIFT_REG[3]                ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; 0.000      ; 1.143      ;
; 1.357 ; I2C_Control:DUT1|SHIFT_REG[2]                ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; 0.000      ; 1.143      ;
; 1.443 ; I2C_Control:DUT1|SHIFT_REG[1]                ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; 0.000      ; 1.229      ;
; 1.484 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 1.770      ;
; 1.492 ; I2C_Control:DUT1|SHIFT_REG[4]                ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; 0.000      ; 1.278      ;
; 1.501 ; I2C_Control:DUT1|SHIFT_REG[6]                ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; 0.000      ; 1.287      ;
; 1.527 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 1.813      ;
; 1.623 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|VALID_PACK  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 1.910      ;
; 1.626 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 1.912      ;
; 1.687 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 1.973      ;
; 1.752 ; I2C_Control:DUT1|SHIFT_REG[10]               ; I2C_Control:DUT1|I2C_Counter:DUT1|VALID_PACK  ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; 0.000      ; 1.538      ;
; 1.796 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 2.083      ;
; 1.822 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 2.109      ;
; 1.855 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 2.141      ;
; 1.900 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|VALID_PACK  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 2.187      ;
; 1.935 ; I2C_Control:DUT1|I2C_Counter:DUT1|START      ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 2.220      ;
; 1.937 ; I2C_Control:DUT1|I2C_Counter:DUT1|START      ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 2.222      ;
; 1.937 ; I2C_Control:DUT1|I2C_Counter:DUT1|START      ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 2.222      ;
; 1.948 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 2.235      ;
; 1.953 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|VALID_PACK  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 2.240      ;
; 1.992 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 2.278      ;
; 1.992 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 2.278      ;
; 1.994 ; I2C_Control:DUT1|SHIFT_REG[10]               ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; 0.000      ; 1.780      ;
; 2.008 ; I2C_Control:DUT1|SHIFT_REG[10]               ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; -0.001     ; 1.793      ;
; 2.016 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|VALID_PACK  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 2.303      ;
; 2.017 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 2.303      ;
; 2.035 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 2.321      ;
; 2.048 ; I2C_Control:DUT1|I2C_Counter:DUT1|START      ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; -0.001     ; 2.333      ;
; 2.344 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 2.631      ;
; 2.344 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 2.631      ;
; 2.344 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 2.631      ;
; 2.344 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 2.631      ;
; 2.344 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 2.631      ;
; 2.344 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 2.631      ;
; 2.344 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 2.631      ;
; 2.344 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 2.631      ;
; 2.344 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[8] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 2.631      ;
; 2.418 ; I2C_Control:DUT1|SHIFT_REG[10]               ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; -0.001     ; 2.203      ;
; 2.420 ; I2C_Control:DUT1|SHIFT_REG[10]               ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; -0.001     ; 2.205      ;
; 2.420 ; I2C_Control:DUT1|SHIFT_REG[10]               ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; -0.001     ; 2.205      ;
; 2.588 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 2.875      ;
; 2.588 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 2.875      ;
; 2.588 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 2.875      ;
; 2.588 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 2.875      ;
; 2.588 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 2.875      ;
; 2.588 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 2.875      ;
; 2.588 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 2.875      ;
; 2.588 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 2.875      ;
; 2.588 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[8] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 2.875      ;
; 2.704 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 2.991      ;
; 2.704 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 2.991      ;
; 2.704 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 2.991      ;
; 2.704 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 2.991      ;
; 2.704 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 2.991      ;
; 2.704 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 2.991      ;
; 2.704 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 2.991      ;
; 2.704 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 2.991      ;
; 2.704 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[8] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 2.991      ;
; 2.760 ; I2C_Control:DUT1|SHIFT_REG[10]               ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; 0.000      ; 2.546      ;
; 2.760 ; I2C_Control:DUT1|SHIFT_REG[10]               ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; 0.000      ; 2.546      ;
; 2.760 ; I2C_Control:DUT1|SHIFT_REG[10]               ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; 0.000      ; 2.546      ;
; 2.760 ; I2C_Control:DUT1|SHIFT_REG[10]               ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; 0.000      ; 2.546      ;
; 2.760 ; I2C_Control:DUT1|SHIFT_REG[10]               ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; 0.000      ; 2.546      ;
; 2.760 ; I2C_Control:DUT1|SHIFT_REG[10]               ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; 0.000      ; 2.546      ;
; 2.760 ; I2C_Control:DUT1|SHIFT_REG[10]               ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; 0.000      ; 2.546      ;
; 2.760 ; I2C_Control:DUT1|SHIFT_REG[10]               ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; 0.000      ; 2.546      ;
; 2.760 ; I2C_Control:DUT1|SHIFT_REG[10]               ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[8] ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; 0.000      ; 2.546      ;
; 2.856 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 3.143      ;
; 2.856 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 3.143      ;
; 2.856 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 3.143      ;
; 2.856 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 3.143      ;
; 2.856 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 3.143      ;
; 2.856 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 3.143      ;
; 2.856 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 3.143      ;
; 2.856 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 3.143      ;
; 2.856 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[8] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 3.143      ;
+-------+----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                                  ;
+-------+-----------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.882 ; CLK                                           ; I2C_Control:DUT1|NEW_CODE ; CLK          ; CLK         ; 0.000        ; 2.859      ; 4.027      ;
; 0.945 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; -0.500       ; 0.618      ; 1.349      ;
; 1.089 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[8] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; -0.500       ; 0.618      ; 1.493      ;
; 1.132 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; -0.500       ; 0.618      ; 1.536      ;
; 1.139 ; I2C_Control:DUT1|I2C_Counter:DUT1|VALID_PACK  ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; -0.500       ; 0.618      ; 1.543      ;
; 1.295 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; -0.500       ; 0.618      ; 1.699      ;
; 1.382 ; CLK                                           ; I2C_Control:DUT1|NEW_CODE ; CLK          ; CLK         ; -0.500       ; 2.859      ; 4.027      ;
; 1.447 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; -0.500       ; 0.618      ; 1.851      ;
; 1.474 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; -0.500       ; 0.618      ; 1.878      ;
; 1.521 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; -0.500       ; 0.618      ; 1.925      ;
; 1.643 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; -0.500       ; 0.618      ; 2.047      ;
; 1.688 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; -0.500       ; 0.618      ; 2.092      ;
+-------+-----------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; CLK   ; Rise       ; CLK                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; I2C_Control:DUT1|NEW_CODE ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; I2C_Control:DUT1|NEW_CODE ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLK   ; Rise       ; SYNCED_CLK                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLK   ; Rise       ; SYNCED_CLK                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|NEW_CODE|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|NEW_CODE|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; SYNCED_CLK|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; SYNCED_CLK|clk            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'SYNCED_CLK'                                                                                        ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------+
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[8] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[8] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|VALID_PACK  ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|VALID_PACK  ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYNCED_CLK ; Rise       ; I2C_Control:DUT1|SHIFT_REG[0]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; I2C_Control:DUT1|SHIFT_REG[0]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYNCED_CLK ; Rise       ; I2C_Control:DUT1|SHIFT_REG[10]                ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; I2C_Control:DUT1|SHIFT_REG[10]                ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYNCED_CLK ; Rise       ; I2C_Control:DUT1|SHIFT_REG[1]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; I2C_Control:DUT1|SHIFT_REG[1]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYNCED_CLK ; Rise       ; I2C_Control:DUT1|SHIFT_REG[2]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; I2C_Control:DUT1|SHIFT_REG[2]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYNCED_CLK ; Rise       ; I2C_Control:DUT1|SHIFT_REG[3]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; I2C_Control:DUT1|SHIFT_REG[3]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYNCED_CLK ; Rise       ; I2C_Control:DUT1|SHIFT_REG[4]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; I2C_Control:DUT1|SHIFT_REG[4]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYNCED_CLK ; Rise       ; I2C_Control:DUT1|SHIFT_REG[5]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; I2C_Control:DUT1|SHIFT_REG[5]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYNCED_CLK ; Rise       ; I2C_Control:DUT1|SHIFT_REG[6]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; I2C_Control:DUT1|SHIFT_REG[6]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYNCED_CLK ; Rise       ; I2C_Control:DUT1|SHIFT_REG[7]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; I2C_Control:DUT1|SHIFT_REG[7]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYNCED_CLK ; Rise       ; I2C_Control:DUT1|SHIFT_REG[8]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; I2C_Control:DUT1|SHIFT_REG[8]                 ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; SYNCED_CLK ; Rise       ; I2C_Control:DUT1|SHIFT_REG[9]                 ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; I2C_Control:DUT1|SHIFT_REG[9]                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|COUNTER[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|COUNTER[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|COUNTER[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|COUNTER[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|COUNTER[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|COUNTER[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|COUNTER[3]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|COUNTER[3]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[1]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[1]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[4]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[4]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[5]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[5]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[6]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[6]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[7]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[7]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[8]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[8]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|START|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|START|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|VALID_PACK|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|VALID_PACK|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|SHIFT_REG[0]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|SHIFT_REG[0]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|SHIFT_REG[10]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|SHIFT_REG[10]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|SHIFT_REG[1]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|SHIFT_REG[1]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|SHIFT_REG[2]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|SHIFT_REG[2]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|SHIFT_REG[3]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|SHIFT_REG[3]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|SHIFT_REG[4]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|SHIFT_REG[4]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|SHIFT_REG[5]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|SHIFT_REG[5]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|SHIFT_REG[6]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|SHIFT_REG[6]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|SHIFT_REG[7]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|SHIFT_REG[7]|clk                         ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CLK       ; CLK        ; 1.130 ; 1.130 ; Rise       ; CLK             ;
; SCLK      ; CLK        ; 3.976 ; 3.976 ; Rise       ; CLK             ;
; RST       ; SYNCED_CLK ; 4.778 ; 4.778 ; Rise       ; SYNCED_CLK      ;
; SDATA     ; SYNCED_CLK ; 5.095 ; 5.095 ; Rise       ; SYNCED_CLK      ;
; RST       ; SYNCED_CLK ; 6.044 ; 6.044 ; Fall       ; SYNCED_CLK      ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CLK       ; CLK        ; -0.882 ; -0.882 ; Rise       ; CLK             ;
; SCLK      ; CLK        ; -3.728 ; -3.728 ; Rise       ; CLK             ;
; RST       ; SYNCED_CLK ; -4.212 ; -4.212 ; Rise       ; SYNCED_CLK      ;
; SDATA     ; SYNCED_CLK ; -4.847 ; -4.847 ; Rise       ; SYNCED_CLK      ;
; RST       ; SYNCED_CLK ; -4.490 ; -4.490 ; Fall       ; SYNCED_CLK      ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; NEW_CODE  ; CLK        ; 7.128 ; 7.128 ; Rise       ; CLK             ;
; CODE[*]   ; SYNCED_CLK ; 6.885 ; 6.885 ; Fall       ; SYNCED_CLK      ;
;  CODE[0]  ; SYNCED_CLK ; 6.568 ; 6.568 ; Fall       ; SYNCED_CLK      ;
;  CODE[1]  ; SYNCED_CLK ; 6.527 ; 6.527 ; Fall       ; SYNCED_CLK      ;
;  CODE[2]  ; SYNCED_CLK ; 6.560 ; 6.560 ; Fall       ; SYNCED_CLK      ;
;  CODE[3]  ; SYNCED_CLK ; 6.534 ; 6.534 ; Fall       ; SYNCED_CLK      ;
;  CODE[4]  ; SYNCED_CLK ; 6.558 ; 6.558 ; Fall       ; SYNCED_CLK      ;
;  CODE[5]  ; SYNCED_CLK ; 6.885 ; 6.885 ; Fall       ; SYNCED_CLK      ;
;  CODE[6]  ; SYNCED_CLK ; 6.559 ; 6.559 ; Fall       ; SYNCED_CLK      ;
;  CODE[7]  ; SYNCED_CLK ; 6.556 ; 6.556 ; Fall       ; SYNCED_CLK      ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; NEW_CODE  ; CLK        ; 7.128 ; 7.128 ; Rise       ; CLK             ;
; CODE[*]   ; SYNCED_CLK ; 6.527 ; 6.527 ; Fall       ; SYNCED_CLK      ;
;  CODE[0]  ; SYNCED_CLK ; 6.568 ; 6.568 ; Fall       ; SYNCED_CLK      ;
;  CODE[1]  ; SYNCED_CLK ; 6.527 ; 6.527 ; Fall       ; SYNCED_CLK      ;
;  CODE[2]  ; SYNCED_CLK ; 6.560 ; 6.560 ; Fall       ; SYNCED_CLK      ;
;  CODE[3]  ; SYNCED_CLK ; 6.534 ; 6.534 ; Fall       ; SYNCED_CLK      ;
;  CODE[4]  ; SYNCED_CLK ; 6.558 ; 6.558 ; Fall       ; SYNCED_CLK      ;
;  CODE[5]  ; SYNCED_CLK ; 6.885 ; 6.885 ; Fall       ; SYNCED_CLK      ;
;  CODE[6]  ; SYNCED_CLK ; 6.559 ; 6.559 ; Fall       ; SYNCED_CLK      ;
;  CODE[7]  ; SYNCED_CLK ; 6.556 ; 6.556 ; Fall       ; SYNCED_CLK      ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------+
; Output Enable Times                                                  ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; CODE[*]   ; CLK        ; 7.069 ;      ; Rise       ; CLK             ;
;  CODE[0]  ; CLK        ; 7.069 ;      ; Rise       ; CLK             ;
;  CODE[1]  ; CLK        ; 7.069 ;      ; Rise       ; CLK             ;
;  CODE[2]  ; CLK        ; 7.069 ;      ; Rise       ; CLK             ;
;  CODE[3]  ; CLK        ; 7.135 ;      ; Rise       ; CLK             ;
;  CODE[4]  ; CLK        ; 7.157 ;      ; Rise       ; CLK             ;
;  CODE[5]  ; CLK        ; 7.113 ;      ; Rise       ; CLK             ;
;  CODE[6]  ; CLK        ; 7.155 ;      ; Rise       ; CLK             ;
;  CODE[7]  ; CLK        ; 7.155 ;      ; Rise       ; CLK             ;
+-----------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------+
; Minimum Output Enable Times                                          ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; CODE[*]   ; CLK        ; 7.069 ;      ; Rise       ; CLK             ;
;  CODE[0]  ; CLK        ; 7.069 ;      ; Rise       ; CLK             ;
;  CODE[1]  ; CLK        ; 7.069 ;      ; Rise       ; CLK             ;
;  CODE[2]  ; CLK        ; 7.069 ;      ; Rise       ; CLK             ;
;  CODE[3]  ; CLK        ; 7.135 ;      ; Rise       ; CLK             ;
;  CODE[4]  ; CLK        ; 7.157 ;      ; Rise       ; CLK             ;
;  CODE[5]  ; CLK        ; 7.113 ;      ; Rise       ; CLK             ;
;  CODE[6]  ; CLK        ; 7.155 ;      ; Rise       ; CLK             ;
;  CODE[7]  ; CLK        ; 7.155 ;      ; Rise       ; CLK             ;
+-----------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; CODE[*]   ; CLK        ; 7.069     ;           ; Rise       ; CLK             ;
;  CODE[0]  ; CLK        ; 7.069     ;           ; Rise       ; CLK             ;
;  CODE[1]  ; CLK        ; 7.069     ;           ; Rise       ; CLK             ;
;  CODE[2]  ; CLK        ; 7.069     ;           ; Rise       ; CLK             ;
;  CODE[3]  ; CLK        ; 7.135     ;           ; Rise       ; CLK             ;
;  CODE[4]  ; CLK        ; 7.157     ;           ; Rise       ; CLK             ;
;  CODE[5]  ; CLK        ; 7.113     ;           ; Rise       ; CLK             ;
;  CODE[6]  ; CLK        ; 7.155     ;           ; Rise       ; CLK             ;
;  CODE[7]  ; CLK        ; 7.155     ;           ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; CODE[*]   ; CLK        ; 7.069     ;           ; Rise       ; CLK             ;
;  CODE[0]  ; CLK        ; 7.069     ;           ; Rise       ; CLK             ;
;  CODE[1]  ; CLK        ; 7.069     ;           ; Rise       ; CLK             ;
;  CODE[2]  ; CLK        ; 7.069     ;           ; Rise       ; CLK             ;
;  CODE[3]  ; CLK        ; 7.135     ;           ; Rise       ; CLK             ;
;  CODE[4]  ; CLK        ; 7.157     ;           ; Rise       ; CLK             ;
;  CODE[5]  ; CLK        ; 7.113     ;           ; Rise       ; CLK             ;
;  CODE[6]  ; CLK        ; 7.155     ;           ; Rise       ; CLK             ;
;  CODE[7]  ; CLK        ; 7.155     ;           ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------+
; Fast Model Setup Summary            ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; SYNCED_CLK ; -0.542 ; -6.510        ;
; CLK        ; 0.074  ; 0.000         ;
+------------+--------+---------------+


+-------------------------------------+
; Fast Model Hold Summary             ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; CLK        ; -0.119 ; -0.119        ;
; SYNCED_CLK ; 0.215  ; 0.000         ;
+------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+------------+--------+------------------+
; Clock      ; Slack  ; End Point TNS    ;
+------------+--------+------------------+
; CLK        ; -1.380 ; -3.380           ;
; SYNCED_CLK ; -0.500 ; -26.000          ;
+------------+--------+------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'SYNCED_CLK'                                                                                                                                              ;
+--------+----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.542 ; I2C_Control:DUT1|SHIFT_REG[10]               ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; 0.001      ; 1.075      ;
; -0.542 ; I2C_Control:DUT1|SHIFT_REG[10]               ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; 0.001      ; 1.075      ;
; -0.542 ; I2C_Control:DUT1|SHIFT_REG[10]               ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; 0.001      ; 1.075      ;
; -0.542 ; I2C_Control:DUT1|SHIFT_REG[10]               ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; 0.001      ; 1.075      ;
; -0.542 ; I2C_Control:DUT1|SHIFT_REG[10]               ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; 0.001      ; 1.075      ;
; -0.542 ; I2C_Control:DUT1|SHIFT_REG[10]               ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; 0.001      ; 1.075      ;
; -0.542 ; I2C_Control:DUT1|SHIFT_REG[10]               ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; 0.001      ; 1.075      ;
; -0.542 ; I2C_Control:DUT1|SHIFT_REG[10]               ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; 0.001      ; 1.075      ;
; -0.542 ; I2C_Control:DUT1|SHIFT_REG[10]               ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[8] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; 0.001      ; 1.075      ;
; -0.362 ; I2C_Control:DUT1|SHIFT_REG[10]               ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; 0.000      ; 0.894      ;
; -0.362 ; I2C_Control:DUT1|SHIFT_REG[10]               ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; 0.000      ; 0.894      ;
; -0.360 ; I2C_Control:DUT1|SHIFT_REG[10]               ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; 0.000      ; 0.892      ;
; -0.312 ; I2C_Control:DUT1|SHIFT_REG[10]               ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; 0.000      ; 0.844      ;
; -0.289 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 1.322      ;
; -0.289 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 1.322      ;
; -0.289 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 1.322      ;
; -0.289 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 1.322      ;
; -0.289 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 1.322      ;
; -0.289 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 1.322      ;
; -0.289 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 1.322      ;
; -0.289 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 1.322      ;
; -0.289 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[8] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 1.322      ;
; -0.233 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 1.266      ;
; -0.233 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 1.266      ;
; -0.233 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 1.266      ;
; -0.233 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 1.266      ;
; -0.233 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 1.266      ;
; -0.233 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 1.266      ;
; -0.233 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 1.266      ;
; -0.233 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 1.266      ;
; -0.233 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[8] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 1.266      ;
; -0.166 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 1.199      ;
; -0.166 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 1.199      ;
; -0.166 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 1.199      ;
; -0.166 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 1.199      ;
; -0.166 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 1.199      ;
; -0.166 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 1.199      ;
; -0.166 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 1.199      ;
; -0.166 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 1.199      ;
; -0.166 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[8] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 1.199      ;
; -0.160 ; I2C_Control:DUT1|SHIFT_REG[10]               ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; 0.000      ; 0.692      ;
; -0.105 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 1.138      ;
; -0.105 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 1.138      ;
; -0.105 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 1.138      ;
; -0.105 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 1.138      ;
; -0.105 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 1.138      ;
; -0.105 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 1.138      ;
; -0.105 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 1.138      ;
; -0.105 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 1.138      ;
; -0.105 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[8] ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.001      ; 1.138      ;
; -0.078 ; I2C_Control:DUT1|I2C_Counter:DUT1|START      ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 1.110      ;
; -0.078 ; I2C_Control:DUT1|I2C_Counter:DUT1|START      ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 1.110      ;
; -0.076 ; I2C_Control:DUT1|SHIFT_REG[10]               ; I2C_Control:DUT1|I2C_Counter:DUT1|VALID_PACK  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; 0.000      ; 0.608      ;
; -0.076 ; I2C_Control:DUT1|I2C_Counter:DUT1|START      ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 1.108      ;
; -0.053 ; I2C_Control:DUT1|I2C_Counter:DUT1|START      ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 1.085      ;
; -0.029 ; I2C_Control:DUT1|SHIFT_REG[6]                ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; 0.001      ; 0.562      ;
; -0.024 ; I2C_Control:DUT1|SHIFT_REG[4]                ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; 0.001      ; 0.557      ;
; -0.018 ; I2C_Control:DUT1|SHIFT_REG[1]                ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; 0.001      ; 0.551      ;
; -0.009 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 1.041      ;
; -0.009 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 1.041      ;
; -0.007 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 1.039      ;
; -0.003 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 1.035      ;
; 0.003  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 1.029      ;
; 0.003  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 1.029      ;
; 0.005  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 1.027      ;
; 0.009  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 1.023      ;
; 0.015  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 1.017      ;
; 0.015  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 1.017      ;
; 0.017  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 1.015      ;
; 0.030  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 1.002      ;
; 0.058  ; I2C_Control:DUT1|SHIFT_REG[3]                ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; 0.001      ; 0.475      ;
; 0.058  ; I2C_Control:DUT1|SHIFT_REG[2]                ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; 0.001      ; 0.475      ;
; 0.058  ; I2C_Control:DUT1|SHIFT_REG[5]                ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; 0.001      ; 0.475      ;
; 0.058  ; I2C_Control:DUT1|SHIFT_REG[8]                ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; 0.001      ; 0.475      ;
; 0.061  ; I2C_Control:DUT1|SHIFT_REG[9]                ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[8] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; 0.001      ; 0.472      ;
; 0.062  ; I2C_Control:DUT1|SHIFT_REG[7]                ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.500        ; 0.001      ; 0.471      ;
; 0.071  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.961      ;
; 0.071  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.961      ;
; 0.073  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.959      ;
; 0.128  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|VALID_PACK  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.904      ;
; 0.140  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|VALID_PACK  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.892      ;
; 0.144  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.888      ;
; 0.149  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.883      ;
; 0.161  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|VALID_PACK  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.871      ;
; 0.205  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.827      ;
; 0.216  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.816      ;
; 0.278  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|VALID_PACK  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.754      ;
; 0.503  ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.529      ;
; 0.556  ; I2C_Control:DUT1|SHIFT_REG[9]                ; I2C_Control:DUT1|SHIFT_REG[10]                ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.476      ;
; 0.558  ; I2C_Control:DUT1|SHIFT_REG[6]                ; I2C_Control:DUT1|SHIFT_REG[7]                 ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.474      ;
; 0.634  ; I2C_Control:DUT1|SHIFT_REG[4]                ; I2C_Control:DUT1|SHIFT_REG[5]                 ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.398      ;
; 0.635  ; I2C_Control:DUT1|SHIFT_REG[7]                ; I2C_Control:DUT1|SHIFT_REG[8]                 ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.397      ;
; 0.636  ; I2C_Control:DUT1|SHIFT_REG[2]                ; I2C_Control:DUT1|SHIFT_REG[3]                 ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.396      ;
; 0.636  ; I2C_Control:DUT1|SHIFT_REG[8]                ; I2C_Control:DUT1|SHIFT_REG[9]                 ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.396      ;
; 0.637  ; I2C_Control:DUT1|SHIFT_REG[1]                ; I2C_Control:DUT1|SHIFT_REG[2]                 ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.395      ;
; 0.637  ; I2C_Control:DUT1|SHIFT_REG[3]                ; I2C_Control:DUT1|SHIFT_REG[4]                 ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.395      ;
; 0.640  ; I2C_Control:DUT1|SHIFT_REG[0]                ; I2C_Control:DUT1|SHIFT_REG[1]                 ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.392      ;
; 0.640  ; I2C_Control:DUT1|SHIFT_REG[5]                ; I2C_Control:DUT1|SHIFT_REG[6]                 ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.392      ;
; 0.665  ; I2C_Control:DUT1|I2C_Counter:DUT1|VALID_PACK ; I2C_Control:DUT1|I2C_Counter:DUT1|VALID_PACK  ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; I2C_Control:DUT1|I2C_Counter:DUT1|START      ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; SYNCED_CLK   ; SYNCED_CLK  ; 1.000        ; 0.000      ; 0.367      ;
+--------+----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                                                 ;
+-------+-----------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                     ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.074 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; 0.500        ; 0.349      ; 0.807      ;
; 0.087 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; 0.500        ; 0.349      ; 0.794      ;
; 0.143 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; 0.500        ; 0.349      ; 0.738      ;
; 0.154 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; 0.500        ; 0.349      ; 0.727      ;
; 0.157 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; 0.500        ; 0.349      ; 0.724      ;
; 0.204 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; 0.500        ; 0.349      ; 0.677      ;
; 0.257 ; I2C_Control:DUT1|I2C_Counter:DUT1|VALID_PACK  ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; 0.500        ; 0.350      ; 0.625      ;
; 0.272 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; 0.500        ; 0.349      ; 0.609      ;
; 0.278 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[8] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; 0.500        ; 0.349      ; 0.603      ;
; 0.302 ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; 0.500        ; 0.349      ; 0.579      ;
; 0.499 ; CLK                                           ; I2C_Control:DUT1|NEW_CODE ; CLK          ; CLK         ; 0.500        ; 1.794      ; 1.827      ;
; 0.999 ; CLK                                           ; I2C_Control:DUT1|NEW_CODE ; CLK          ; CLK         ; 1.000        ; 1.794      ; 1.827      ;
+-------+-----------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                                   ;
+--------+-----------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                     ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.119 ; CLK                                           ; I2C_Control:DUT1|NEW_CODE ; CLK          ; CLK         ; 0.000        ; 1.794      ; 1.827      ;
; 0.381  ; CLK                                           ; I2C_Control:DUT1|NEW_CODE ; CLK          ; CLK         ; -0.500       ; 1.794      ; 1.827      ;
; 0.578  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; -0.500       ; 0.349      ; 0.579      ;
; 0.602  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[8] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; -0.500       ; 0.349      ; 0.603      ;
; 0.608  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; -0.500       ; 0.349      ; 0.609      ;
; 0.623  ; I2C_Control:DUT1|I2C_Counter:DUT1|VALID_PACK  ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; -0.500       ; 0.350      ; 0.625      ;
; 0.676  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; -0.500       ; 0.349      ; 0.677      ;
; 0.723  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; -0.500       ; 0.349      ; 0.724      ;
; 0.726  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; -0.500       ; 0.349      ; 0.727      ;
; 0.737  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; -0.500       ; 0.349      ; 0.738      ;
; 0.793  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; -0.500       ; 0.349      ; 0.794      ;
; 0.806  ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; I2C_Control:DUT1|NEW_CODE ; SYNCED_CLK   ; CLK         ; -0.500       ; 0.349      ; 0.807      ;
+--------+-----------------------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'SYNCED_CLK'                                                                                                                                              ;
+-------+----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_Control:DUT1|I2C_Counter:DUT1|START      ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_Control:DUT1|I2C_Counter:DUT1|VALID_PACK ; I2C_Control:DUT1|I2C_Counter:DUT1|VALID_PACK  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.367      ;
; 0.240 ; I2C_Control:DUT1|SHIFT_REG[0]                ; I2C_Control:DUT1|SHIFT_REG[1]                 ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; I2C_Control:DUT1|SHIFT_REG[5]                ; I2C_Control:DUT1|SHIFT_REG[6]                 ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.392      ;
; 0.243 ; I2C_Control:DUT1|SHIFT_REG[1]                ; I2C_Control:DUT1|SHIFT_REG[2]                 ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; I2C_Control:DUT1|SHIFT_REG[3]                ; I2C_Control:DUT1|SHIFT_REG[4]                 ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; I2C_Control:DUT1|SHIFT_REG[2]                ; I2C_Control:DUT1|SHIFT_REG[3]                 ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; I2C_Control:DUT1|SHIFT_REG[8]                ; I2C_Control:DUT1|SHIFT_REG[9]                 ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; I2C_Control:DUT1|SHIFT_REG[7]                ; I2C_Control:DUT1|SHIFT_REG[8]                 ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; I2C_Control:DUT1|SHIFT_REG[4]                ; I2C_Control:DUT1|SHIFT_REG[5]                 ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.398      ;
; 0.322 ; I2C_Control:DUT1|SHIFT_REG[6]                ; I2C_Control:DUT1|SHIFT_REG[7]                 ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.474      ;
; 0.324 ; I2C_Control:DUT1|SHIFT_REG[9]                ; I2C_Control:DUT1|SHIFT_REG[10]                ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.476      ;
; 0.373 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.525      ;
; 0.377 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.529      ;
; 0.492 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.644      ;
; 0.494 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.646      ;
; 0.545 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.697      ;
; 0.560 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.712      ;
; 0.602 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|VALID_PACK  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.754      ;
; 0.616 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.768      ;
; 0.624 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.776      ;
; 0.664 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.816      ;
; 0.675 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.827      ;
; 0.676 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.828      ;
; 0.719 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|VALID_PACK  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.871      ;
; 0.721 ; I2C_Control:DUT1|I2C_Counter:DUT1|START      ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.873      ;
; 0.723 ; I2C_Control:DUT1|I2C_Counter:DUT1|START      ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.875      ;
; 0.723 ; I2C_Control:DUT1|I2C_Counter:DUT1|START      ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.875      ;
; 0.730 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.882      ;
; 0.730 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.882      ;
; 0.731 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.883      ;
; 0.737 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.889      ;
; 0.739 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.891      ;
; 0.740 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|VALID_PACK  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.892      ;
; 0.750 ; I2C_Control:DUT1|I2C_Counter:DUT1|START      ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.902      ;
; 0.752 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|VALID_PACK  ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.000      ; 0.904      ;
; 0.818 ; I2C_Control:DUT1|SHIFT_REG[7]                ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; 0.001      ; 0.471      ;
; 0.819 ; I2C_Control:DUT1|SHIFT_REG[9]                ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[8] ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; 0.001      ; 0.472      ;
; 0.822 ; I2C_Control:DUT1|SHIFT_REG[3]                ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; 0.001      ; 0.475      ;
; 0.822 ; I2C_Control:DUT1|SHIFT_REG[2]                ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; 0.001      ; 0.475      ;
; 0.822 ; I2C_Control:DUT1|SHIFT_REG[5]                ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; 0.001      ; 0.475      ;
; 0.822 ; I2C_Control:DUT1|SHIFT_REG[8]                ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; 0.001      ; 0.475      ;
; 0.898 ; I2C_Control:DUT1|SHIFT_REG[1]                ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; 0.001      ; 0.551      ;
; 0.904 ; I2C_Control:DUT1|SHIFT_REG[4]                ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; 0.001      ; 0.557      ;
; 0.909 ; I2C_Control:DUT1|SHIFT_REG[6]                ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; 0.001      ; 0.562      ;
; 0.956 ; I2C_Control:DUT1|SHIFT_REG[10]               ; I2C_Control:DUT1|I2C_Counter:DUT1|VALID_PACK  ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; 0.000      ; 0.608      ;
; 0.985 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 1.138      ;
; 0.985 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 1.138      ;
; 0.985 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 1.138      ;
; 0.985 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 1.138      ;
; 0.985 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 1.138      ;
; 0.985 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 1.138      ;
; 0.985 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 1.138      ;
; 0.985 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 1.138      ;
; 0.985 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[8] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 1.138      ;
; 1.040 ; I2C_Control:DUT1|SHIFT_REG[10]               ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; 0.000      ; 0.692      ;
; 1.046 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 1.199      ;
; 1.046 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 1.199      ;
; 1.046 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 1.199      ;
; 1.046 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 1.199      ;
; 1.046 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 1.199      ;
; 1.046 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 1.199      ;
; 1.046 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 1.199      ;
; 1.046 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 1.199      ;
; 1.046 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[8] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 1.199      ;
; 1.057 ; I2C_Control:DUT1|SHIFT_REG[10]               ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; 0.000      ; 0.709      ;
; 1.113 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 1.266      ;
; 1.113 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 1.266      ;
; 1.113 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 1.266      ;
; 1.113 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 1.266      ;
; 1.113 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 1.266      ;
; 1.113 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 1.266      ;
; 1.113 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 1.266      ;
; 1.113 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 1.266      ;
; 1.113 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[8] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 1.266      ;
; 1.169 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 1.322      ;
; 1.169 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 1.322      ;
; 1.169 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 1.322      ;
; 1.169 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 1.322      ;
; 1.169 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 1.322      ;
; 1.169 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 1.322      ;
; 1.169 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 1.322      ;
; 1.169 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 1.322      ;
; 1.169 ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0] ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[8] ; SYNCED_CLK   ; SYNCED_CLK  ; 0.000        ; 0.001      ; 1.322      ;
; 1.196 ; I2C_Control:DUT1|SHIFT_REG[10]               ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; 0.000      ; 0.848      ;
; 1.198 ; I2C_Control:DUT1|SHIFT_REG[10]               ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; 0.000      ; 0.850      ;
; 1.198 ; I2C_Control:DUT1|SHIFT_REG[10]               ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; 0.000      ; 0.850      ;
; 1.422 ; I2C_Control:DUT1|SHIFT_REG[10]               ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; 0.001      ; 1.075      ;
; 1.422 ; I2C_Control:DUT1|SHIFT_REG[10]               ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; 0.001      ; 1.075      ;
; 1.422 ; I2C_Control:DUT1|SHIFT_REG[10]               ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; 0.001      ; 1.075      ;
; 1.422 ; I2C_Control:DUT1|SHIFT_REG[10]               ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; 0.001      ; 1.075      ;
; 1.422 ; I2C_Control:DUT1|SHIFT_REG[10]               ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; 0.001      ; 1.075      ;
; 1.422 ; I2C_Control:DUT1|SHIFT_REG[10]               ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; 0.001      ; 1.075      ;
; 1.422 ; I2C_Control:DUT1|SHIFT_REG[10]               ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; 0.001      ; 1.075      ;
; 1.422 ; I2C_Control:DUT1|SHIFT_REG[10]               ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; 0.001      ; 1.075      ;
; 1.422 ; I2C_Control:DUT1|SHIFT_REG[10]               ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[8] ; SYNCED_CLK   ; SYNCED_CLK  ; -0.500       ; 0.001      ; 1.075      ;
+-------+----------------------------------------------+-----------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; I2C_Control:DUT1|NEW_CODE ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; I2C_Control:DUT1|NEW_CODE ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; SYNCED_CLK                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; SYNCED_CLK                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|outclk        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; DUT1|NEW_CODE|clk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; DUT1|NEW_CODE|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; SYNCED_CLK|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; SYNCED_CLK|clk            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'SYNCED_CLK'                                                                                        ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                        ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|COUNTER[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|DATA_REG[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|START       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|VALID_PACK  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYNCED_CLK ; Fall       ; I2C_Control:DUT1|I2C_Counter:DUT1|VALID_PACK  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; I2C_Control:DUT1|SHIFT_REG[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; I2C_Control:DUT1|SHIFT_REG[0]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; I2C_Control:DUT1|SHIFT_REG[10]                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; I2C_Control:DUT1|SHIFT_REG[10]                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; I2C_Control:DUT1|SHIFT_REG[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; I2C_Control:DUT1|SHIFT_REG[1]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; I2C_Control:DUT1|SHIFT_REG[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; I2C_Control:DUT1|SHIFT_REG[2]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; I2C_Control:DUT1|SHIFT_REG[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; I2C_Control:DUT1|SHIFT_REG[3]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; I2C_Control:DUT1|SHIFT_REG[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; I2C_Control:DUT1|SHIFT_REG[4]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; I2C_Control:DUT1|SHIFT_REG[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; I2C_Control:DUT1|SHIFT_REG[5]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; I2C_Control:DUT1|SHIFT_REG[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; I2C_Control:DUT1|SHIFT_REG[6]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; I2C_Control:DUT1|SHIFT_REG[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; I2C_Control:DUT1|SHIFT_REG[7]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; I2C_Control:DUT1|SHIFT_REG[8]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; I2C_Control:DUT1|SHIFT_REG[8]                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; I2C_Control:DUT1|SHIFT_REG[9]                 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; I2C_Control:DUT1|SHIFT_REG[9]                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|COUNTER[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|COUNTER[0]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|COUNTER[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|COUNTER[1]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|COUNTER[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|COUNTER[2]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|COUNTER[3]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|COUNTER[3]|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[1]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[1]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[4]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[4]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[5]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[5]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[6]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[6]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[7]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[7]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[8]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|DATA_REG[8]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|START|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|START|clk                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|DUT1|VALID_PACK|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|DUT1|VALID_PACK|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|SHIFT_REG[0]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|SHIFT_REG[0]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|SHIFT_REG[10]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|SHIFT_REG[10]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|SHIFT_REG[1]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|SHIFT_REG[1]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|SHIFT_REG[2]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|SHIFT_REG[2]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|SHIFT_REG[3]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|SHIFT_REG[3]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|SHIFT_REG[4]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|SHIFT_REG[4]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|SHIFT_REG[5]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|SHIFT_REG[5]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|SHIFT_REG[6]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|SHIFT_REG[6]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SYNCED_CLK ; Rise       ; DUT1|SHIFT_REG[7]|clk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SYNCED_CLK ; Rise       ; DUT1|SHIFT_REG[7]|clk                         ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CLK       ; CLK        ; 0.001 ; 0.001 ; Rise       ; CLK             ;
; SCLK      ; CLK        ; 1.824 ; 1.824 ; Rise       ; CLK             ;
; RST       ; SYNCED_CLK ; 2.232 ; 2.232 ; Rise       ; SYNCED_CLK      ;
; SDATA     ; SYNCED_CLK ; 2.398 ; 2.398 ; Rise       ; SYNCED_CLK      ;
; RST       ; SYNCED_CLK ; 2.657 ; 2.657 ; Fall       ; SYNCED_CLK      ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CLK       ; CLK        ; 0.119  ; 0.119  ; Rise       ; CLK             ;
; SCLK      ; CLK        ; -1.704 ; -1.704 ; Rise       ; CLK             ;
; RST       ; SYNCED_CLK ; -1.988 ; -1.988 ; Rise       ; SYNCED_CLK      ;
; SDATA     ; SYNCED_CLK ; -2.278 ; -2.278 ; Rise       ; SYNCED_CLK      ;
; RST       ; SYNCED_CLK ; -2.103 ; -2.103 ; Fall       ; SYNCED_CLK      ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; NEW_CODE  ; CLK        ; 3.808 ; 3.808 ; Rise       ; CLK             ;
; CODE[*]   ; SYNCED_CLK ; 3.624 ; 3.624 ; Fall       ; SYNCED_CLK      ;
;  CODE[0]  ; SYNCED_CLK ; 3.496 ; 3.496 ; Fall       ; SYNCED_CLK      ;
;  CODE[1]  ; SYNCED_CLK ; 3.472 ; 3.472 ; Fall       ; SYNCED_CLK      ;
;  CODE[2]  ; SYNCED_CLK ; 3.491 ; 3.491 ; Fall       ; SYNCED_CLK      ;
;  CODE[3]  ; SYNCED_CLK ; 3.481 ; 3.481 ; Fall       ; SYNCED_CLK      ;
;  CODE[4]  ; SYNCED_CLK ; 3.497 ; 3.497 ; Fall       ; SYNCED_CLK      ;
;  CODE[5]  ; SYNCED_CLK ; 3.624 ; 3.624 ; Fall       ; SYNCED_CLK      ;
;  CODE[6]  ; SYNCED_CLK ; 3.502 ; 3.502 ; Fall       ; SYNCED_CLK      ;
;  CODE[7]  ; SYNCED_CLK ; 3.503 ; 3.503 ; Fall       ; SYNCED_CLK      ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; NEW_CODE  ; CLK        ; 3.808 ; 3.808 ; Rise       ; CLK             ;
; CODE[*]   ; SYNCED_CLK ; 3.472 ; 3.472 ; Fall       ; SYNCED_CLK      ;
;  CODE[0]  ; SYNCED_CLK ; 3.496 ; 3.496 ; Fall       ; SYNCED_CLK      ;
;  CODE[1]  ; SYNCED_CLK ; 3.472 ; 3.472 ; Fall       ; SYNCED_CLK      ;
;  CODE[2]  ; SYNCED_CLK ; 3.491 ; 3.491 ; Fall       ; SYNCED_CLK      ;
;  CODE[3]  ; SYNCED_CLK ; 3.481 ; 3.481 ; Fall       ; SYNCED_CLK      ;
;  CODE[4]  ; SYNCED_CLK ; 3.497 ; 3.497 ; Fall       ; SYNCED_CLK      ;
;  CODE[5]  ; SYNCED_CLK ; 3.624 ; 3.624 ; Fall       ; SYNCED_CLK      ;
;  CODE[6]  ; SYNCED_CLK ; 3.502 ; 3.502 ; Fall       ; SYNCED_CLK      ;
;  CODE[7]  ; SYNCED_CLK ; 3.503 ; 3.503 ; Fall       ; SYNCED_CLK      ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------+
; Output Enable Times                                                  ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; CODE[*]   ; CLK        ; 3.757 ;      ; Rise       ; CLK             ;
;  CODE[0]  ; CLK        ; 3.757 ;      ; Rise       ; CLK             ;
;  CODE[1]  ; CLK        ; 3.757 ;      ; Rise       ; CLK             ;
;  CODE[2]  ; CLK        ; 3.757 ;      ; Rise       ; CLK             ;
;  CODE[3]  ; CLK        ; 3.806 ;      ; Rise       ; CLK             ;
;  CODE[4]  ; CLK        ; 3.826 ;      ; Rise       ; CLK             ;
;  CODE[5]  ; CLK        ; 3.797 ;      ; Rise       ; CLK             ;
;  CODE[6]  ; CLK        ; 3.826 ;      ; Rise       ; CLK             ;
;  CODE[7]  ; CLK        ; 3.826 ;      ; Rise       ; CLK             ;
+-----------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------+
; Minimum Output Enable Times                                          ;
+-----------+------------+-------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+------+------------+-----------------+
; CODE[*]   ; CLK        ; 3.757 ;      ; Rise       ; CLK             ;
;  CODE[0]  ; CLK        ; 3.757 ;      ; Rise       ; CLK             ;
;  CODE[1]  ; CLK        ; 3.757 ;      ; Rise       ; CLK             ;
;  CODE[2]  ; CLK        ; 3.757 ;      ; Rise       ; CLK             ;
;  CODE[3]  ; CLK        ; 3.806 ;      ; Rise       ; CLK             ;
;  CODE[4]  ; CLK        ; 3.826 ;      ; Rise       ; CLK             ;
;  CODE[5]  ; CLK        ; 3.797 ;      ; Rise       ; CLK             ;
;  CODE[6]  ; CLK        ; 3.826 ;      ; Rise       ; CLK             ;
;  CODE[7]  ; CLK        ; 3.826 ;      ; Rise       ; CLK             ;
+-----------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; CODE[*]   ; CLK        ; 3.757     ;           ; Rise       ; CLK             ;
;  CODE[0]  ; CLK        ; 3.757     ;           ; Rise       ; CLK             ;
;  CODE[1]  ; CLK        ; 3.757     ;           ; Rise       ; CLK             ;
;  CODE[2]  ; CLK        ; 3.757     ;           ; Rise       ; CLK             ;
;  CODE[3]  ; CLK        ; 3.806     ;           ; Rise       ; CLK             ;
;  CODE[4]  ; CLK        ; 3.826     ;           ; Rise       ; CLK             ;
;  CODE[5]  ; CLK        ; 3.797     ;           ; Rise       ; CLK             ;
;  CODE[6]  ; CLK        ; 3.826     ;           ; Rise       ; CLK             ;
;  CODE[7]  ; CLK        ; 3.826     ;           ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; CODE[*]   ; CLK        ; 3.757     ;           ; Rise       ; CLK             ;
;  CODE[0]  ; CLK        ; 3.757     ;           ; Rise       ; CLK             ;
;  CODE[1]  ; CLK        ; 3.757     ;           ; Rise       ; CLK             ;
;  CODE[2]  ; CLK        ; 3.757     ;           ; Rise       ; CLK             ;
;  CODE[3]  ; CLK        ; 3.806     ;           ; Rise       ; CLK             ;
;  CODE[4]  ; CLK        ; 3.826     ;           ; Rise       ; CLK             ;
;  CODE[5]  ; CLK        ; 3.797     ;           ; Rise       ; CLK             ;
;  CODE[6]  ; CLK        ; 3.826     ;           ; Rise       ; CLK             ;
;  CODE[7]  ; CLK        ; 3.826     ;           ; Rise       ; CLK             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+---------+--------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack ; -2.104  ; -0.119 ; N/A      ; N/A     ; -1.631              ;
;  CLK             ; -0.936  ; -0.119 ; N/A      ; N/A     ; -1.631              ;
;  SYNCED_CLK      ; -2.104  ; 0.215  ; N/A      ; N/A     ; -0.611              ;
; Design-wide TNS  ; -29.854 ; -0.119 ; 0.0      ; 0.0     ; -35.847             ;
;  CLK             ; -0.936  ; -0.119 ; N/A      ; N/A     ; -4.075              ;
;  SYNCED_CLK      ; -28.918 ; 0.000  ; N/A      ; N/A     ; -31.772             ;
+------------------+---------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; CLK       ; CLK        ; 1.130 ; 1.130 ; Rise       ; CLK             ;
; SCLK      ; CLK        ; 3.976 ; 3.976 ; Rise       ; CLK             ;
; RST       ; SYNCED_CLK ; 4.778 ; 4.778 ; Rise       ; SYNCED_CLK      ;
; SDATA     ; SYNCED_CLK ; 5.095 ; 5.095 ; Rise       ; SYNCED_CLK      ;
; RST       ; SYNCED_CLK ; 6.044 ; 6.044 ; Fall       ; SYNCED_CLK      ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; CLK       ; CLK        ; 0.119  ; 0.119  ; Rise       ; CLK             ;
; SCLK      ; CLK        ; -1.704 ; -1.704 ; Rise       ; CLK             ;
; RST       ; SYNCED_CLK ; -1.988 ; -1.988 ; Rise       ; SYNCED_CLK      ;
; SDATA     ; SYNCED_CLK ; -2.278 ; -2.278 ; Rise       ; SYNCED_CLK      ;
; RST       ; SYNCED_CLK ; -2.103 ; -2.103 ; Fall       ; SYNCED_CLK      ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; NEW_CODE  ; CLK        ; 7.128 ; 7.128 ; Rise       ; CLK             ;
; CODE[*]   ; SYNCED_CLK ; 6.885 ; 6.885 ; Fall       ; SYNCED_CLK      ;
;  CODE[0]  ; SYNCED_CLK ; 6.568 ; 6.568 ; Fall       ; SYNCED_CLK      ;
;  CODE[1]  ; SYNCED_CLK ; 6.527 ; 6.527 ; Fall       ; SYNCED_CLK      ;
;  CODE[2]  ; SYNCED_CLK ; 6.560 ; 6.560 ; Fall       ; SYNCED_CLK      ;
;  CODE[3]  ; SYNCED_CLK ; 6.534 ; 6.534 ; Fall       ; SYNCED_CLK      ;
;  CODE[4]  ; SYNCED_CLK ; 6.558 ; 6.558 ; Fall       ; SYNCED_CLK      ;
;  CODE[5]  ; SYNCED_CLK ; 6.885 ; 6.885 ; Fall       ; SYNCED_CLK      ;
;  CODE[6]  ; SYNCED_CLK ; 6.559 ; 6.559 ; Fall       ; SYNCED_CLK      ;
;  CODE[7]  ; SYNCED_CLK ; 6.556 ; 6.556 ; Fall       ; SYNCED_CLK      ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; NEW_CODE  ; CLK        ; 3.808 ; 3.808 ; Rise       ; CLK             ;
; CODE[*]   ; SYNCED_CLK ; 3.472 ; 3.472 ; Fall       ; SYNCED_CLK      ;
;  CODE[0]  ; SYNCED_CLK ; 3.496 ; 3.496 ; Fall       ; SYNCED_CLK      ;
;  CODE[1]  ; SYNCED_CLK ; 3.472 ; 3.472 ; Fall       ; SYNCED_CLK      ;
;  CODE[2]  ; SYNCED_CLK ; 3.491 ; 3.491 ; Fall       ; SYNCED_CLK      ;
;  CODE[3]  ; SYNCED_CLK ; 3.481 ; 3.481 ; Fall       ; SYNCED_CLK      ;
;  CODE[4]  ; SYNCED_CLK ; 3.497 ; 3.497 ; Fall       ; SYNCED_CLK      ;
;  CODE[5]  ; SYNCED_CLK ; 3.624 ; 3.624 ; Fall       ; SYNCED_CLK      ;
;  CODE[6]  ; SYNCED_CLK ; 3.502 ; 3.502 ; Fall       ; SYNCED_CLK      ;
;  CODE[7]  ; SYNCED_CLK ; 3.503 ; 3.503 ; Fall       ; SYNCED_CLK      ;
+-----------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------+
; Setup Transfers                                                     ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; CLK        ; CLK        ; 1        ; 1        ; 0        ; 0        ;
; SYNCED_CLK ; CLK        ; 0        ; 10       ; 0        ; 0        ;
; SYNCED_CLK ; SYNCED_CLK ; 10       ; 0        ; 28       ; 110      ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Hold Transfers                                                      ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; CLK        ; CLK        ; 1        ; 1        ; 0        ; 0        ;
; SYNCED_CLK ; CLK        ; 0        ; 10       ; 0        ; 0        ;
; SYNCED_CLK ; SYNCED_CLK ; 10       ; 0        ; 28       ; 110      ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 28    ; 28   ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 17    ; 17   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Jul  4 12:59:04 2018
Info: Command: quartus_sta I2C -c I2C
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'I2C.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name SYNCED_CLK SYNCED_CLK
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.104
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.104       -28.918 SYNCED_CLK 
    Info (332119):    -0.936        -0.936 CLK 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 SYNCED_CLK 
    Info (332119):     0.882         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631        -4.075 CLK 
    Info (332119):    -0.611       -31.772 SYNCED_CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.542
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.542        -6.510 SYNCED_CLK 
    Info (332119):     0.074         0.000 CLK 
Info (332146): Worst-case hold slack is -0.119
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.119        -0.119 CLK 
    Info (332119):     0.215         0.000 SYNCED_CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380        -3.380 CLK 
    Info (332119):    -0.500       -26.000 SYNCED_CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 507 megabytes
    Info: Processing ended: Wed Jul  4 12:59:04 2018
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:01


