//==============================================
// reverse
//==============================================
module reverse(
    input logic [63:0] U64,
    output logic [63:0] REVERSED
    );
    
    //==============================
    // assign
    //==============================
    assign REVERSED = {U64[63], U64[62], U64[61], U64[60], U64[59], U64[58], U64[57], U64[56], U64[55], U64[54], U64[53], U64[52], U64[51], U64[50], U64[49], U64[48], U64[47], U64[46], U64[45], U64[44], U64[43], U64[42], U64[41], U64[40], U64[39], U64[38], U64[37], U64[36], U64[35], U64[34], U64[33], U64[32], U64[31], U64[30], U64[29], U64[28], U64[27], U64[26], U64[25], U64[24], U64[23], U64[22], U64[21], U64[20], U64[19], U64[18], U64[17], U64[16], U64[15], U64[14], U64[13], U64[12], U64[11], U64[10], U64[9], U64[8], U64[7], U64[6], U64[5], U64[4], U64[3], U64[2], U64[1], U64[0]};
    
endmodule
