### 第 4 章：ALU（算術邏輯單元）設計

在這一章，我們將深入探討 **ALU（算術邏輯單元）** 的設計與實現。ALU 是處理器的核心組件之一，負責執行算術運算和邏輯運算。Kleine-RISC-V 的 ALU 設計簡單明瞭，但功能強大，能夠支持多種 RISC-V 指令集中的操作。

---

#### ALU 功能與結構

**ALU（算術邏輯單元）** 是處理器中的一個組件，負責執行指令的核心算術和邏輯操作。它的基本功能包括：

1. **算術運算**：
   - 加法與減法
   - 比較運算（如小於、等於、大於）
  
2. **邏輯運算**：
   - 與（AND）、或（OR）、異或（XOR）
   - 左移（Shift Left）、右移（Shift Right）
  
3. **條件運算**：
   - ALU 也負責根據比較結果生成條件標誌，用於控制跳轉指令的執行。

ALU 的設計由數個邏輯組件組成，這些組件可以根據輸入的控制信號來執行不同的運算操作。Kleine-RISC-V 的 ALU 包含多個運算單元，如加法器、移位器、比較器等，並通過多路選擇器來選擇當前執行的運算。

##### ALU 的內部結構：
- **運算器**：處理加法、減法等算術運算。
- **比較器**：執行比較運算，如小於、大於或等於。
- **邏輯運算器**：執行 AND、OR、XOR 等邏輯運算。
- **移位器**：處理左移和右移運算。
- **控制單元**：接收指令解碼器的控制信號，選擇適當的運算單元來執行具體操作。

---

#### ALU 在 RISC-V 指令集中的角色

在 **RISC-V 指令集** 中，ALU 扮演了執行多數指令的關鍵角色。根據 RISC-V 的規範，ALU 需要支持以下幾類操作：

1. **加法與減法**：
   - 指令 `ADD` 和 `SUB` 將兩個寄存器中的值進行加法或減法運算，並將結果寫回到寄存器。

2. **邏輯運算**：
   - `AND`、`OR`、`XOR` 指令執行位級別的邏輯運算。
   
3. **比較運算**：
   - 比如 `SLT`（小於）和 `SLTU`（無符號小於）指令，用來比較兩個操作數的大小，並返回結果。
   
4. **移位運算**：
   - `SLL`（邏輯左移）、`SRL`（邏輯右移）和 `SRA`（算術右移）指令用來對數據進行移位操作。

在處理器的執行階段，ALU 根據解碼器產生的控制信號來執行這些操作，並將結果傳遞到下一個流水線階段。

---

#### Kleine-RISC-V ALU 的實現

在 **Kleine-RISC-V** 的設計中，ALU 模塊實現了 RISC-V 32I 基本指令集中所定義的大多數算術和邏輯運算。它的設計簡單且模塊化，便於理解與擴展。

##### ALU 的運行流程：
1. **輸入操作數**：ALU 接收兩個來自寄存器文件或立即數的操作數。
2. **選擇操作類型**：根據指令解碼產生的 ALU 操作控制信號，ALU 會選擇進行加法、減法、比較、邏輯或移位操作。
3. **執行操作**：ALU 根據控制信號執行選定的運算，並將結果傳送給下一個流水線階段或寫回寄存器。
4. **輸出結果**：操作完成後，ALU 將計算結果輸出，並根據需求進行下一步處理（如條件跳轉、寫回寄存器等）。

##### ALU 控制信號的設計：

Kleine-RISC-V 的 ALU 通過三位控制信號來選擇要執行的操作，對應 RISC-V 指令集中不同的操作類型。以下是一些基本操作與控制信號的對應關係：

- `ALU_ADD_SUB`: 控制 ALU 執行加法或減法操作。
- `ALU_SLL`: 控制 ALU 執行左移操作。
- `ALU_SLT`: 控制 ALU 進行有符號比較操作。
- `ALU_SLTU`: 控制 ALU 進行無符號比較操作。
- `ALU_XOR`: 控制 ALU 執行異或操作。
- `ALU_SRL_SRA`: 控制 ALU 執行右移操作（邏輯或算術）。
- `ALU_OR`: 控制 ALU 執行位或操作。
- `ALU_AND_CLR`: 控制 ALU 執行位與操作。

這些控制信號與 RISC-V 指令解碼後的操作碼相對應，保證了 ALU 能夠正確執行指令集中的操作。

##### Kleine-RISC-V ALU 的 Verilog 實現

ALU 的具體實現以 Verilog 硬件描述語言編寫，如下所示：

```verilog
module alu (
    input clk,  // 時鐘信號輸入

    input [31:0] input_a,  // 操作數A輸入
    input [31:0] input_b,  // 操作數B輸入

    input [2:0] function_select,  // 功能選擇（操作類型）
    input function_modifier,      // 功能修飾符（例如加法或減法、邏輯反轉等）

    // 第一個時鐘週期的輸出
    output [31:0] add_result,  // 加法/減法結果
    // 第二個時鐘週期的輸出
    output reg [31:0] result    // ALU 操作結果
);

localparam ALU_ADD_SUB = 3'b000;  // 加法/減法
localparam ALU_SLL     = 3'b001;  // 邏輯左移
localparam ALU_SLT     = 3'b010;  // 有符號比較，小於（SLT）
localparam ALU_SLTU    = 3'b011;  // 無符號比較，小於（SLTU）
localparam ALU_XOR     = 3'b100;  // XOR 邏輯運算
localparam ALU_SRL_SRA = 3'b101;  // 邏輯右移或算術右移
localparam ALU_OR      = 3'b110;  // OR 邏輯運算
localparam ALU_AND_CLR = 3'b111;  // AND 邏輯運算或清除

/* verilator lint_off UNUSED */ // 第 32 位有意忽略，不觸發 linter 警告
// 根據功能修飾符進行有符號算術右移（SRL/SRA）
wire [32:0] tmp_shifted = $signed({function_modifier ? input_a[31] : 1'b0, input_a}) >>> input_b[4:0];
/* verilator lint_on UNUSED */

assign add_result = result_add_sub;  // 將加法或減法結果賦值給 add_result

// 定義各種運算的暫存器
reg [31:0] result_add_sub;  // 加法/減法結果
reg [31:0] result_sll;      // 邏輯左移結果
reg [31:0] result_slt;      // 小於比較結果
reg [31:0] result_xor;      // XOR 結果
reg [31:0] result_srl_sra;  // 右移結果
reg [31:0] result_or;       // OR 結果
reg [31:0] result_and_clr;  // AND 或清除結果

reg [2:0] old_function;  // 保存上一次的操作選擇

// 每當時鐘上升沿觸發時執行
always @(posedge clk) begin
    old_function <= function_select;  // 記錄當前的功能選擇
    result_add_sub <= input_a + (function_modifier ? -input_b : input_b);  // 根據修飾符選擇加法或減法
    result_sll <= input_a << input_b[4:0];  // 邏輯左移，移位量取 B 的低 5 位
    result_slt <= {31'b0, ($signed({function_select[0] ? 1'b0 : input_a[31], input_a}) < 
                          $signed({function_select[0] ? 1'b0 : input_b[31], input_b}))};  // 比較 A 和 B，得出 SLT 或 SLTU 結果
    result_xor <= input_a ^ input_b;  // XOR 運算
    result_srl_sra <= tmp_shifted[31:0];  // 右移結果（算術右移或邏輯右移）
    result_or <= input_a | input_b;   // OR 運算
    result_and_clr <= (function_modifier ? ~input_a : input_a) & input_b;  // AND 或清除（根據修飾符決定是否取反）
end

// 根據上一次選擇的功能，選擇最終的運算結果
always @(*) begin
    case (old_function)
        ALU_ADD_SUB: result = result_add_sub;   // 加法或減法
        ALU_SLL:     result = result_sll;       // 左移
        ALU_SLT,
        ALU_SLTU:    result = result_slt;       // 小於比較（有符號或無符號）
        ALU_XOR:     result = result_xor;       // XOR
        ALU_SRL_SRA: result = result_srl_sra;   // 右移
        ALU_OR:      result = result_or;        // OR
        ALU_AND_CLR: result = result_and_clr;   // AND 或清除
    endcase
end

endmodule

```

---

### 小結

在這一章中，我們詳細介紹了 **Kleine-RISC-V** 中 **ALU** 的設計與實現。通過這一章的學習，讀者將能夠了解 ALU 的基本功能與結構，並能夠理解它在 RISC-V 指令集中的角色。Kleine-RISC-V 的 ALU 以其簡潔的設計，展示了如何通過控制信號來實現各種算術和邏輯操作，這對於處理器設計的深入學習至關重要。