+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; AC30                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 1     ; 0              ; 0            ; 0              ; 30     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|rst_controller|alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|rst_controller                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|irq_mapper                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 3     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|mm_interconnect_2|cra_root_cra_slave_translator                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 182   ; 4              ; 26           ; 4              ; 144    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|mm_interconnect_2|acl_iface_kernel_cra_translator                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 182   ; 11             ; 2            ; 11             ; 176    ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|mm_interconnect_2                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 176   ; 0              ; 1            ; 0              ; 144    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|mm_interconnect_0|acl_iface_kernel_mem0_translator                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 596   ; 4              ; 5            ; 4              ; 579    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|mm_interconnect_0|vector_add_system_avm_mem_gmem0_port_0_0_rw_translator                                                                                                                                                                                                                                                                                                                                                                                                                               ; 594   ; 14             ; 2            ; 14             ; 590    ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 587   ; 0              ; 1            ; 0              ; 579    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_out_ic_to_avmgmem0_port_0_0_rw                                                                                                                                                                                                                                                                                                                                                                                                               ; 583   ; 5              ; 4            ; 5              ; 585    ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|a[1].a|mux_intf                                                                                                                                                                                                                                                                                                                                                                                                          ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 325   ; 0              ; 325          ; 0                ; 325               ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|a[1].a|acl_reset_handler_inst|reset_fanout_pipeline|reset_sync_fanout_pipeline_inst                                                                                                                                                                                                                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|a[1].a|acl_reset_handler_inst|reset_fanout_pipeline|pulse_extender                                                                                                                                                                                                                                                                                                                                                       ; 2     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|a[1].a|acl_reset_handler_inst|reset_fanout_pipeline                                                                                                                                                                                                                                                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|a[1].a|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                                                                                            ; 2     ; 1              ; 0            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|a[1].a                                                                                                                                                                                                                                                                                                                                                                                                                   ; 2     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 975   ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|a[1].mout_intf                                                                                                                                                                                                                                                                                                                                                                                                           ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 325   ; 0              ; 325          ; 0                ; 325               ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|a[1].m1_intf                                                                                                                                                                                                                                                                                                                                                                                                             ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 325   ; 0              ; 325          ; 0                ; 325               ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|a[1].m0_intf                                                                                                                                                                                                                                                                                                                                                                                                             ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 325   ; 0              ; 325          ; 0                ; 325               ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|a[0].a|mux_intf                                                                                                                                                                                                                                                                                                                                                                                                          ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 325   ; 0              ; 325          ; 0                ; 325               ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|a[0].a|acl_reset_handler_inst|reset_fanout_pipeline|reset_sync_fanout_pipeline_inst                                                                                                                                                                                                                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|a[0].a|acl_reset_handler_inst|reset_fanout_pipeline|pulse_extender                                                                                                                                                                                                                                                                                                                                                       ; 2     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|a[0].a|acl_reset_handler_inst|reset_fanout_pipeline                                                                                                                                                                                                                                                                                                                                                                      ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|a[0].a|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                                                                                            ; 2     ; 1              ; 0            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|a[0].a                                                                                                                                                                                                                                                                                                                                                                                                                   ; 2     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 975   ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|a[0].mout_intf                                                                                                                                                                                                                                                                                                                                                                                                           ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 325   ; 0              ; 325          ; 0                ; 325               ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|a[0].m1_intf                                                                                                                                                                                                                                                                                                                                                                                                             ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 325   ; 0              ; 325          ; 0                ; 325               ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|a[0].m0_intf                                                                                                                                                                                                                                                                                                                                                                                                             ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 325   ; 0              ; 325          ; 0                ; 325               ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|s.s_endp|rrp|read_fifo                                                                                                                                                                                                                                                                                                                                                                                                   ; 11    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|s.s_endp|rrp                                                                                                                                                                                                                                                                                                                                                                                                             ; 259   ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 584   ; 0              ; 315          ; 0                ; 315               ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|s.s_endp|wrp                                                                                                                                                                                                                                                                                                                                                                                                             ; 3     ; 1              ; 1            ; 1              ; 1      ; 1               ; 1             ; 1               ; 328   ; 0              ; 321          ; 0                ; 321               ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|s.s_endp                                                                                                                                                                                                                                                                                                                                                                                                                 ; 260   ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 912   ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|s.rrp_intf                                                                                                                                                                                                                                                                                                                                                                                                               ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 259   ; 0              ; 259          ; 0                ; 259               ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|s.wrp_intf                                                                                                                                                                                                                                                                                                                                                                                                               ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 3     ; 0              ; 3            ; 0                ; 3                 ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|s.out_arb_intf                                                                                                                                                                                                                                                                                                                                                                                                           ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 325   ; 0              ; 325          ; 0                ; 325               ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|s.in_arb_intf                                                                                                                                                                                                                                                                                                                                                                                                            ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 325   ; 0              ; 325          ; 0                ; 325               ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|m[2].m_endp                                                                                                                                                                                                                                                                                                                                                                                                              ; 2     ; 0              ; 2            ; 0              ; 0      ; 0               ; 0             ; 0               ; 1170  ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|m[2].rrp_intf                                                                                                                                                                                                                                                                                                                                                                                                            ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 259   ; 0              ; 259          ; 0                ; 259               ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|m[2].wrp_intf                                                                                                                                                                                                                                                                                                                                                                                                            ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 3     ; 0              ; 3            ; 0                ; 3                 ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|m[2].arb_intf                                                                                                                                                                                                                                                                                                                                                                                                            ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 325   ; 0              ; 325          ; 0                ; 325               ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|m[2].m_intf                                                                                                                                                                                                                                                                                                                                                                                                              ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 583   ; 0              ; 583          ; 0                ; 583               ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|m[1].m_endp                                                                                                                                                                                                                                                                                                                                                                                                              ; 2     ; 0              ; 2            ; 0              ; 0      ; 0               ; 0             ; 0               ; 1170  ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|m[1].rrp_intf                                                                                                                                                                                                                                                                                                                                                                                                            ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 259   ; 0              ; 259          ; 0                ; 259               ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|m[1].wrp_intf                                                                                                                                                                                                                                                                                                                                                                                                            ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 3     ; 0              ; 3            ; 0                ; 3                 ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|m[1].arb_intf                                                                                                                                                                                                                                                                                                                                                                                                            ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 325   ; 0              ; 325          ; 0                ; 325               ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|m[1].m_intf                                                                                                                                                                                                                                                                                                                                                                                                              ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 583   ; 0              ; 583          ; 0                ; 583               ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|m[0].m_endp                                                                                                                                                                                                                                                                                                                                                                                                              ; 2     ; 0              ; 2            ; 0              ; 0      ; 0               ; 0             ; 0               ; 1170  ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|m[0].rrp_intf                                                                                                                                                                                                                                                                                                                                                                                                            ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 259   ; 0              ; 259          ; 0                ; 259               ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|m[0].wrp_intf                                                                                                                                                                                                                                                                                                                                                                                                            ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 3     ; 0              ; 3            ; 0                ; 3                 ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|m[0].arb_intf                                                                                                                                                                                                                                                                                                                                                                                                            ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 325   ; 0              ; 325          ; 0                ; 325               ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw|m[0].m_intf                                                                                                                                                                                                                                                                                                                                                                                                              ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 583   ; 0              ; 583          ; 0                ; 583               ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_icgmem0_port_0_0_rw                                                                                                                                                                                                                                                                                                                                                                                                                          ; 1227  ; 0              ; 0            ; 0              ; 1101   ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.router[2].router                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 584   ; 1              ; 2            ; 1              ; 581    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.router[1].router                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 584   ; 1              ; 2            ; 1              ; 581    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.router[0].router                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 584   ; 1              ; 2            ; 1              ; 581    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_2|s.s_endp|rrp                                                                                                                                                                                                                                                                                                                                                                                                       ; 259   ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 582   ; 0              ; 324          ; 0                ; 324               ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_2|s.s_endp|wrp                                                                                                                                                                                                                                                                                                                                                                                                       ; 3     ; 1              ; 2            ; 1              ; 1      ; 1               ; 1             ; 1               ; 326   ; 0              ; 325          ; 0                ; 325               ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_2|s.s_endp                                                                                                                                                                                                                                                                                                                                                                                                           ; 260   ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 908   ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_2|s.rrp_intf                                                                                                                                                                                                                                                                                                                                                                                                         ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 258   ; 0              ; 258          ; 0                ; 258               ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_2|s.wrp_intf                                                                                                                                                                                                                                                                                                                                                                                                         ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 2     ; 0              ; 2            ; 0                ; 2                 ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_2|s.out_arb_intf                                                                                                                                                                                                                                                                                                                                                                                                     ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 324   ; 0              ; 324          ; 0                ; 324               ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_2|s.in_arb_intf                                                                                                                                                                                                                                                                                                                                                                                                      ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 324   ; 0              ; 324          ; 0                ; 324               ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_2|m[0].m_endp                                                                                                                                                                                                                                                                                                                                                                                                        ; 2     ; 0              ; 2            ; 0              ; 0      ; 0               ; 0             ; 0               ; 1166  ; 0              ; 2            ; 0                ; 2                 ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_2|m[0].rrp_intf                                                                                                                                                                                                                                                                                                                                                                                                      ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 258   ; 0              ; 258          ; 0                ; 258               ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_2|m[0].wrp_intf                                                                                                                                                                                                                                                                                                                                                                                                      ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 2     ; 0              ; 2            ; 0                ; 2                 ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_2|m[0].arb_intf                                                                                                                                                                                                                                                                                                                                                                                                      ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 324   ; 0              ; 324          ; 0                ; 324               ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_2|m[0].m_intf                                                                                                                                                                                                                                                                                                                                                                                                        ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 582   ; 0              ; 582          ; 0                ; 582               ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_2                                                                                                                                                                                                                                                                                                                                                                                                                    ; 583   ; 1              ; 0            ; 1              ; 582    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_1|s.s_endp|rrp                                                                                                                                                                                                                                                                                                                                                                                                       ; 259   ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 582   ; 0              ; 324          ; 0                ; 324               ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_1|s.s_endp|wrp                                                                                                                                                                                                                                                                                                                                                                                                       ; 3     ; 1              ; 2            ; 1              ; 1      ; 1               ; 1             ; 1               ; 326   ; 0              ; 325          ; 0                ; 325               ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_1|s.s_endp                                                                                                                                                                                                                                                                                                                                                                                                           ; 260   ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 908   ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_1|s.rrp_intf                                                                                                                                                                                                                                                                                                                                                                                                         ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 258   ; 0              ; 258          ; 0                ; 258               ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_1|s.wrp_intf                                                                                                                                                                                                                                                                                                                                                                                                         ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 2     ; 0              ; 2            ; 0                ; 2                 ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_1|s.out_arb_intf                                                                                                                                                                                                                                                                                                                                                                                                     ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 324   ; 0              ; 324          ; 0                ; 324               ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_1|s.in_arb_intf                                                                                                                                                                                                                                                                                                                                                                                                      ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 324   ; 0              ; 324          ; 0                ; 324               ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_1|m[0].m_endp                                                                                                                                                                                                                                                                                                                                                                                                        ; 2     ; 0              ; 2            ; 0              ; 0      ; 0               ; 0             ; 0               ; 1166  ; 0              ; 2            ; 0                ; 2                 ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_1|m[0].rrp_intf                                                                                                                                                                                                                                                                                                                                                                                                      ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 258   ; 0              ; 258          ; 0                ; 258               ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_1|m[0].wrp_intf                                                                                                                                                                                                                                                                                                                                                                                                      ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 2     ; 0              ; 2            ; 0                ; 2                 ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_1|m[0].arb_intf                                                                                                                                                                                                                                                                                                                                                                                                      ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 324   ; 0              ; 324          ; 0                ; 324               ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_1|m[0].m_intf                                                                                                                                                                                                                                                                                                                                                                                                        ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 582   ; 0              ; 582          ; 0                ; 582               ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_1                                                                                                                                                                                                                                                                                                                                                                                                                    ; 583   ; 1              ; 0            ; 1              ; 582    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_0|s.s_endp|rrp                                                                                                                                                                                                                                                                                                                                                                                                       ; 259   ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 582   ; 0              ; 324          ; 0                ; 324               ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_0|s.s_endp|wrp                                                                                                                                                                                                                                                                                                                                                                                                       ; 3     ; 1              ; 2            ; 1              ; 1      ; 1               ; 1             ; 1               ; 326   ; 0              ; 325          ; 0                ; 325               ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_0|s.s_endp                                                                                                                                                                                                                                                                                                                                                                                                           ; 260   ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 908   ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_0|s.rrp_intf                                                                                                                                                                                                                                                                                                                                                                                                         ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 258   ; 0              ; 258          ; 0                ; 258               ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_0|s.wrp_intf                                                                                                                                                                                                                                                                                                                                                                                                         ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 2     ; 0              ; 2            ; 0                ; 2                 ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_0|s.out_arb_intf                                                                                                                                                                                                                                                                                                                                                                                                     ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 324   ; 0              ; 324          ; 0                ; 324               ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_0|s.in_arb_intf                                                                                                                                                                                                                                                                                                                                                                                                      ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 324   ; 0              ; 324          ; 0                ; 324               ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_0|m[0].m_endp                                                                                                                                                                                                                                                                                                                                                                                                        ; 2     ; 0              ; 2            ; 0              ; 0      ; 0               ; 0             ; 0               ; 1166  ; 0              ; 2            ; 0                ; 2                 ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_0|m[0].rrp_intf                                                                                                                                                                                                                                                                                                                                                                                                      ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 258   ; 0              ; 258          ; 0                ; 258               ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_0|m[0].wrp_intf                                                                                                                                                                                                                                                                                                                                                                                                      ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 2     ; 0              ; 2            ; 0                ; 2                 ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_0|m[0].arb_intf                                                                                                                                                                                                                                                                                                                                                                                                      ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 324   ; 0              ; 324          ; 0                ; 324               ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_0|m[0].m_intf                                                                                                                                                                                                                                                                                                                                                                                                        ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 582   ; 0              ; 582          ; 0                ; 582               ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.global_ic_preroutegmem0_router_0                                                                                                                                                                                                                                                                                                                                                                                                                    ; 583   ; 1              ; 0            ; 1              ; 582    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.t[2].gmem0_avm_to_ic                                                                                                                                                                                                                                                                                                                                                                                                                                ; 585   ; 0              ; 5            ; 0              ; 581    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.t[1].gmem0_avm_to_ic                                                                                                                                                                                                                                                                                                                                                                                                                                ; 585   ; 0              ; 5            ; 0              ; 581    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|global_memory_tree0_inst0|gmem0_.t[0].gmem0_avm_to_ic                                                                                                                                                                                                                                                                                                                                                                                                                                ; 585   ; 0              ; 5            ; 0              ; 581    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|global_memory_tree0_inst0                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 1240  ; 0              ; 1            ; 0              ; 1103   ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_start_elem_inst_0|acl_reset_handler_inst|reset_fanout_pipeline|reset_sync_fanout_pipeline_inst                                                                                                                                                                                                                                                                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_start_elem_inst_0|acl_reset_handler_inst|reset_fanout_pipeline|pulse_extender                                                                                                                                                                                                                                                                                                                                                                      ; 2     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_start_elem_inst_0|acl_reset_handler_inst|reset_fanout_pipeline                                                                                                                                                                                                                                                                                                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_start_elem_inst_0|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                                                                                                           ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_start_elem_inst_0                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|theacl_clock2x_dummy_consumer                                                                                                                                                                                                                                                                                                                                                                                                        ; 3     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_b_load_0_vector_add_aunroll_x|thereaddata_reg_memcoalesce_b_load_0_vector_add1_aunroll_x                                                                                                                                                                                                                                           ; 516   ; 0              ; 0            ; 0              ; 514    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_b_load_0_vector_add_aunroll_x|thei_load_memcoalesce_b_load_0_vector_add11|lsu_wide|lsu_wide|bursting_read|pipelined_read|rd_back_wfifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                                ; 4     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_b_load_0_vector_add_aunroll_x|thei_load_memcoalesce_b_load_0_vector_add11|lsu_wide|lsu_wide|bursting_read|pipelined_read|rd_back_wfifo|auto_generated|dpfifo|usedw_counter                                                                                                                                                         ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_b_load_0_vector_add_aunroll_x|thei_load_memcoalesce_b_load_0_vector_add11|lsu_wide|lsu_wide|bursting_read|pipelined_read|rd_back_wfifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                                            ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_b_load_0_vector_add_aunroll_x|thei_load_memcoalesce_b_load_0_vector_add11|lsu_wide|lsu_wide|bursting_read|pipelined_read|rd_back_wfifo|auto_generated|dpfifo|two_comparison                                                                                                                                                        ; 16    ; 8              ; 0            ; 8              ; 1      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_b_load_0_vector_add_aunroll_x|thei_load_memcoalesce_b_load_0_vector_add11|lsu_wide|lsu_wide|bursting_read|pipelined_read|rd_back_wfifo|auto_generated|dpfifo|almost_full_comparer                                                                                                                                                  ; 16    ; 8              ; 0            ; 8              ; 1      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_b_load_0_vector_add_aunroll_x|thei_load_memcoalesce_b_load_0_vector_add11|lsu_wide|lsu_wide|bursting_read|pipelined_read|rd_back_wfifo|auto_generated|dpfifo|FIFOram                                                                                                                                                               ; 532   ; 0              ; 0            ; 0              ; 512    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_b_load_0_vector_add_aunroll_x|thei_load_memcoalesce_b_load_0_vector_add11|lsu_wide|lsu_wide|bursting_read|pipelined_read|rd_back_wfifo|auto_generated|dpfifo                                                                                                                                                                       ; 517   ; 0              ; 0            ; 0              ; 513    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_b_load_0_vector_add_aunroll_x|thei_load_memcoalesce_b_load_0_vector_add11|lsu_wide|lsu_wide|bursting_read|pipelined_read|rd_back_wfifo|auto_generated                                                                                                                                                                              ; 516   ; 0              ; 0            ; 0              ; 513    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_b_load_0_vector_add_aunroll_x|thei_load_memcoalesce_b_load_0_vector_add11|lsu_wide|lsu_wide|bursting_read|pipelined_read|rd_request_fifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                              ; 4     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_b_load_0_vector_add_aunroll_x|thei_load_memcoalesce_b_load_0_vector_add11|lsu_wide|lsu_wide|bursting_read|pipelined_read|rd_request_fifo|auto_generated|dpfifo|usedw_counter                                                                                                                                                       ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_b_load_0_vector_add_aunroll_x|thei_load_memcoalesce_b_load_0_vector_add11|lsu_wide|lsu_wide|bursting_read|pipelined_read|rd_request_fifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                                          ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_b_load_0_vector_add_aunroll_x|thei_load_memcoalesce_b_load_0_vector_add11|lsu_wide|lsu_wide|bursting_read|pipelined_read|rd_request_fifo|auto_generated|dpfifo|two_comparison                                                                                                                                                      ; 16    ; 8              ; 0            ; 8              ; 1      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_b_load_0_vector_add_aunroll_x|thei_load_memcoalesce_b_load_0_vector_add11|lsu_wide|lsu_wide|bursting_read|pipelined_read|rd_request_fifo|auto_generated|dpfifo|almost_full_comparer                                                                                                                                                ; 16    ; 8              ; 0            ; 8              ; 1      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_b_load_0_vector_add_aunroll_x|thei_load_memcoalesce_b_load_0_vector_add11|lsu_wide|lsu_wide|bursting_read|pipelined_read|rd_request_fifo|auto_generated|dpfifo|FIFOram                                                                                                                                                             ; 48    ; 0              ; 0            ; 0              ; 28     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_b_load_0_vector_add_aunroll_x|thei_load_memcoalesce_b_load_0_vector_add11|lsu_wide|lsu_wide|bursting_read|pipelined_read|rd_request_fifo|auto_generated|dpfifo                                                                                                                                                                     ; 33    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_b_load_0_vector_add_aunroll_x|thei_load_memcoalesce_b_load_0_vector_add11|lsu_wide|lsu_wide|bursting_read|pipelined_read|rd_request_fifo|auto_generated                                                                                                                                                                            ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_b_load_0_vector_add_aunroll_x|thei_load_memcoalesce_b_load_0_vector_add11|lsu_wide|lsu_wide|bursting_read|pipelined_read|GEN_SINGLE_WORD_RD_NEXT.offset_fifo|subfifo|fifo_state|is_almost_full_compare|auto_generated                                                                                                              ; 16    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_b_load_0_vector_add_aunroll_x|thei_load_memcoalesce_b_load_0_vector_add11|lsu_wide|lsu_wide|bursting_read|pipelined_read|GEN_SINGLE_WORD_RD_NEXT.offset_fifo|subfifo|fifo_state|is_almost_empty_compare|auto_generated                                                                                                             ; 16    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_b_load_0_vector_add_aunroll_x|thei_load_memcoalesce_b_load_0_vector_add11|lsu_wide|lsu_wide|bursting_read|pipelined_read|GEN_SINGLE_WORD_RD_NEXT.offset_fifo|subfifo|rd_ptr|auto_generated                                                                                                                                         ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_b_load_0_vector_add_aunroll_x|thei_load_memcoalesce_b_load_0_vector_add11|lsu_wide|lsu_wide|bursting_read|pipelined_read|GEN_SINGLE_WORD_RD_NEXT.offset_fifo|subfifo|last_row_data_out_mux|auto_generated                                                                                                                          ; 264   ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_b_load_0_vector_add_aunroll_x|thei_load_memcoalesce_b_load_0_vector_add11|lsu_wide|lsu_wide|bursting_read|pipelined_read                                                                                                                                                                                                           ; 570   ; 70             ; 22           ; 70             ; 614    ; 70              ; 70            ; 70              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_b_load_0_vector_add_aunroll_x|thei_load_memcoalesce_b_load_0_vector_add11|lsu_wide|lsu_wide|bursting_read|coalescer                                                                                                                                                                                                                ; 34    ; 0              ; 6            ; 0              ; 30     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_b_load_0_vector_add_aunroll_x|thei_load_memcoalesce_b_load_0_vector_add11|lsu_wide|lsu_wide|bursting_read|GEN_PIPE_INPUT.in_pipeline                                                                                                                                                                                               ; 35    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_b_load_0_vector_add_aunroll_x|thei_load_memcoalesce_b_load_0_vector_add11|lsu_wide|lsu_wide|bursting_read                                                                                                                                                                                                                          ; 551   ; 2              ; 2            ; 2              ; 615    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_b_load_0_vector_add_aunroll_x|thei_load_memcoalesce_b_load_0_vector_add11|lsu_wide|lsu_wide|u_permute_address                                                                                                                                                                                                                      ; 30    ; 0              ; 0            ; 0              ; 30     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_b_load_0_vector_add_aunroll_x|thei_load_memcoalesce_b_load_0_vector_add11|lsu_wide|lsu_wide|acl_reset_handler_inst|reset_fanout_pipeline|reset_sync_fanout_pipeline_inst                                                                                                                                                           ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_b_load_0_vector_add_aunroll_x|thei_load_memcoalesce_b_load_0_vector_add11|lsu_wide|lsu_wide|acl_reset_handler_inst|reset_fanout_pipeline|pulse_extender                                                                                                                                                                            ; 2     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_b_load_0_vector_add_aunroll_x|thei_load_memcoalesce_b_load_0_vector_add11|lsu_wide|lsu_wide|acl_reset_handler_inst|reset_fanout_pipeline|GEN_SYNCHRONIZER.reset_synchronizer                                                                                                                                                       ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_b_load_0_vector_add_aunroll_x|thei_load_memcoalesce_b_load_0_vector_add11|lsu_wide|lsu_wide|acl_reset_handler_inst|reset_fanout_pipeline                                                                                                                                                                                           ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_b_load_0_vector_add_aunroll_x|thei_load_memcoalesce_b_load_0_vector_add11|lsu_wide|lsu_wide|acl_reset_handler_inst                                                                                                                                                                                                                 ; 2     ; 1              ; 0            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_b_load_0_vector_add_aunroll_x|thei_load_memcoalesce_b_load_0_vector_add11|lsu_wide|lsu_wide                                                                                                                                                                                                                                        ; 1736  ; 521            ; 1154         ; 521            ; 1136   ; 521             ; 521           ; 521             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_b_load_0_vector_add_aunroll_x|thei_load_memcoalesce_b_load_0_vector_add11|lsu_wide                                                                                                                                                                                                                                                 ; 1480  ; 290            ; 1            ; 290            ; 849    ; 290             ; 290           ; 290             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_b_load_0_vector_add_aunroll_x|thei_load_memcoalesce_b_load_0_vector_add11|acl_reset_handler_inst|reset_fanout_pipeline|reset_sync_fanout_pipeline_inst                                                                                                                                                                             ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_b_load_0_vector_add_aunroll_x|thei_load_memcoalesce_b_load_0_vector_add11|acl_reset_handler_inst|reset_fanout_pipeline|pulse_extender                                                                                                                                                                                              ; 2     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_b_load_0_vector_add_aunroll_x|thei_load_memcoalesce_b_load_0_vector_add11|acl_reset_handler_inst|reset_fanout_pipeline|GEN_SYNCHRONIZER.reset_synchronizer                                                                                                                                                                         ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_b_load_0_vector_add_aunroll_x|thei_load_memcoalesce_b_load_0_vector_add11|acl_reset_handler_inst|reset_fanout_pipeline                                                                                                                                                                                                             ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_b_load_0_vector_add_aunroll_x|thei_load_memcoalesce_b_load_0_vector_add11|acl_reset_handler_inst                                                                                                                                                                                                                                   ; 2     ; 1              ; 0            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_b_load_0_vector_add_aunroll_x|thei_load_memcoalesce_b_load_0_vector_add11                                                                                                                                                                                                                                                          ; 1480  ; 1256           ; 0            ; 1256           ; 910    ; 1256            ; 1256          ; 1256            ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_b_load_0_vector_add_aunroll_x                                                                                                                                                                                                                                                                                                      ; 330   ; 1              ; 35           ; 1              ; 840    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_syncbuf_b_sync_buffer_vector_add|thei_syncbuf_b_sync_buffer_vector_add5                                                                                                                                                                                                                                                                             ; 64    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_syncbuf_b_sync_buffer_vector_add                                                                                                                                                                                                                                                                                                                    ; 69    ; 1              ; 2            ; 1              ; 66     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_acl_pop_i1_throttle_pop_vector_add|thei_acl_pop_i1_throttle_pop_vector_add_reg                                                                                                                                                                                                                                                                      ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_acl_pop_i1_throttle_pop_vector_add|thei_acl_pop_i1_throttle_pop_vector_add1                                                                                                                                                                                                                                                                         ; 23    ; 14             ; 2            ; 14             ; 11     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_acl_pop_i1_throttle_pop_vector_add                                                                                                                                                                                                                                                                                                                  ; 16    ; 3              ; 0            ; 3              ; 4      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_syncbuf_a_sync_buffer_vector_add|thei_syncbuf_a_sync_buffer_vector_add3                                                                                                                                                                                                                                                                             ; 64    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_syncbuf_a_sync_buffer_vector_add                                                                                                                                                                                                                                                                                                                    ; 69    ; 1              ; 2            ; 1              ; 66     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thevector_add_B0_merge_reg                                                                                                                                                                                                                                                                                                                               ; 5     ; 2              ; 0            ; 2              ; 3      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thebubble_out_vector_add_B0_merge_reg_4_reg                                                                                                                                                                                                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_syncbuf_c_sync_buffer_vector_add|thei_syncbuf_c_sync_buffer_vector_add7                                                                                                                                                                                                                                                                             ; 64    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_syncbuf_c_sync_buffer_vector_add                                                                                                                                                                                                                                                                                                                    ; 69    ; 1              ; 2            ; 1              ; 66     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_store_memdep_vector_add_aunroll_x|thei_store_memdep_vector_add17|lsu_wide|lsu_wide|bursting_write|bursting_write|req_fifo2|fifo_outer|staging_reg                                                                                                                                                                                                   ; 32    ; 0              ; 0            ; 0              ; 30     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_store_memdep_vector_add_aunroll_x|thei_store_memdep_vector_add17|lsu_wide|lsu_wide|bursting_write|bursting_write|req_fifo2|fifo_outer|fifo                                                                                                                                                                                                          ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_store_memdep_vector_add_aunroll_x|thei_store_memdep_vector_add17|lsu_wide|lsu_wide|bursting_write|bursting_write|req_fifo2|fifo_outer                                                                                                                                                                                                               ; 32    ; 0              ; 0            ; 0              ; 30     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_store_memdep_vector_add_aunroll_x|thei_store_memdep_vector_add17|lsu_wide|lsu_wide|bursting_write|bursting_write|req_fifo2|fifo_inner|scfifo_component|auto_generated|dpfifo|wr_ptr                                                                                                                                                                 ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_store_memdep_vector_add_aunroll_x|thei_store_memdep_vector_add17|lsu_wide|lsu_wide|bursting_write|bursting_write|req_fifo2|fifo_inner|scfifo_component|auto_generated|dpfifo|usedw_counter                                                                                                                                                          ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_store_memdep_vector_add_aunroll_x|thei_store_memdep_vector_add17|lsu_wide|lsu_wide|bursting_write|bursting_write|req_fifo2|fifo_inner|scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                                             ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_store_memdep_vector_add_aunroll_x|thei_store_memdep_vector_add17|lsu_wide|lsu_wide|bursting_write|bursting_write|req_fifo2|fifo_inner|scfifo_component|auto_generated|dpfifo|three_comparison                                                                                                                                                       ; 10    ; 5              ; 0            ; 5              ; 1      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_store_memdep_vector_add_aunroll_x|thei_store_memdep_vector_add17|lsu_wide|lsu_wide|bursting_write|bursting_write|req_fifo2|fifo_inner|scfifo_component|auto_generated|dpfifo|almost_full_comparer                                                                                                                                                   ; 10    ; 5              ; 0            ; 5              ; 1      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_store_memdep_vector_add_aunroll_x|thei_store_memdep_vector_add17|lsu_wide|lsu_wide|bursting_write|bursting_write|req_fifo2|fifo_inner|scfifo_component|auto_generated|dpfifo|FIFOram                                                                                                                                                                ; 42    ; 0              ; 0            ; 0              ; 28     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_store_memdep_vector_add_aunroll_x|thei_store_memdep_vector_add17|lsu_wide|lsu_wide|bursting_write|bursting_write|req_fifo2|fifo_inner|scfifo_component|auto_generated|dpfifo                                                                                                                                                                        ; 33    ; 0              ; 0            ; 0              ; 35     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_store_memdep_vector_add_aunroll_x|thei_store_memdep_vector_add17|lsu_wide|lsu_wide|bursting_write|bursting_write|req_fifo2|fifo_inner|scfifo_component|auto_generated                                                                                                                                                                               ; 32    ; 1              ; 0            ; 1              ; 36     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_store_memdep_vector_add_aunroll_x|thei_store_memdep_vector_add17|lsu_wide|lsu_wide|bursting_write|bursting_write|req_fifo2|fifo_inner                                                                                                                                                                                                               ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_store_memdep_vector_add_aunroll_x|thei_store_memdep_vector_add17|lsu_wide|lsu_wide|bursting_write|bursting_write|req_fifo2                                                                                                                                                                                                                          ; 32    ; 0              ; 0            ; 0              ; 30     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_store_memdep_vector_add_aunroll_x|thei_store_memdep_vector_add17|lsu_wide|lsu_wide|bursting_write|bursting_write|ack_fifo|fifo_outer|staging_reg                                                                                                                                                                                                    ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_store_memdep_vector_add_aunroll_x|thei_store_memdep_vector_add17|lsu_wide|lsu_wide|bursting_write|bursting_write|ack_fifo|fifo_outer|fifo                                                                                                                                                                                                           ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_store_memdep_vector_add_aunroll_x|thei_store_memdep_vector_add17|lsu_wide|lsu_wide|bursting_write|bursting_write|ack_fifo|fifo_outer                                                                                                                                                                                                                ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_store_memdep_vector_add_aunroll_x|thei_store_memdep_vector_add17|lsu_wide|lsu_wide|bursting_write|bursting_write|ack_fifo|fifo_inner|scfifo_component|auto_generated|dpfifo|wr_ptr                                                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_store_memdep_vector_add_aunroll_x|thei_store_memdep_vector_add17|lsu_wide|lsu_wide|bursting_write|bursting_write|ack_fifo|fifo_inner|scfifo_component|auto_generated|dpfifo|usedw_counter                                                                                                                                                           ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_store_memdep_vector_add_aunroll_x|thei_store_memdep_vector_add17|lsu_wide|lsu_wide|bursting_write|bursting_write|ack_fifo|fifo_inner|scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                                              ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_store_memdep_vector_add_aunroll_x|thei_store_memdep_vector_add17|lsu_wide|lsu_wide|bursting_write|bursting_write|ack_fifo|fifo_inner|scfifo_component|auto_generated|dpfifo|three_comparison                                                                                                                                                        ; 12    ; 6              ; 0            ; 6              ; 1      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_store_memdep_vector_add_aunroll_x|thei_store_memdep_vector_add17|lsu_wide|lsu_wide|bursting_write|bursting_write|ack_fifo|fifo_inner|scfifo_component|auto_generated|dpfifo|almost_full_comparer                                                                                                                                                    ; 12    ; 6              ; 0            ; 6              ; 1      ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_store_memdep_vector_add_aunroll_x|thei_store_memdep_vector_add17|lsu_wide|lsu_wide|bursting_write|bursting_write|ack_fifo|fifo_inner|scfifo_component|auto_generated|dpfifo|FIFOram                                                                                                                                                                 ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_store_memdep_vector_add_aunroll_x|thei_store_memdep_vector_add17|lsu_wide|lsu_wide|bursting_write|bursting_write|ack_fifo|fifo_inner|scfifo_component|auto_generated|dpfifo                                                                                                                                                                         ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_store_memdep_vector_add_aunroll_x|thei_store_memdep_vector_add17|lsu_wide|lsu_wide|bursting_write|bursting_write|ack_fifo|fifo_inner|scfifo_component|auto_generated                                                                                                                                                                                ; 12    ; 1              ; 0            ; 1              ; 17     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_store_memdep_vector_add_aunroll_x|thei_store_memdep_vector_add17|lsu_wide|lsu_wide|bursting_write|bursting_write|ack_fifo|fifo_inner                                                                                                                                                                                                                ; 12    ; 0              ; 0            ; 0              ; 12     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_store_memdep_vector_add_aunroll_x|thei_store_memdep_vector_add17|lsu_wide|lsu_wide|bursting_write|bursting_write|ack_fifo                                                                                                                                                                                                                           ; 12    ; 0              ; 0            ; 0              ; 9      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_store_memdep_vector_add_aunroll_x|thei_store_memdep_vector_add17|lsu_wide|lsu_wide|bursting_write|bursting_write|req_fifo|fifo_outer|staging_reg                                                                                                                                                                                                    ; 580   ; 0              ; 0            ; 0              ; 578    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_store_memdep_vector_add_aunroll_x|thei_store_memdep_vector_add17|lsu_wide|lsu_wide|bursting_write|bursting_write|req_fifo|fifo_outer|fifo                                                                                                                                                                                                           ; 580   ; 0              ; 0            ; 0              ; 580    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_store_memdep_vector_add_aunroll_x|thei_store_memdep_vector_add17|lsu_wide|lsu_wide|bursting_write|bursting_write|req_fifo|fifo_outer                                                                                                                                                                                                                ; 580   ; 0              ; 0            ; 0              ; 578    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_store_memdep_vector_add_aunroll_x|thei_store_memdep_vector_add17|lsu_wide|lsu_wide|bursting_write|bursting_write|req_fifo|fifo_inner|scfifo_component|auto_generated|dpfifo|wr_ptr                                                                                                                                                                  ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_store_memdep_vector_add_aunroll_x|thei_store_memdep_vector_add17|lsu_wide|lsu_wide|bursting_write|bursting_write|req_fifo|fifo_inner|scfifo_component|auto_generated|dpfifo|usedw_counter                                                                                                                                                           ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_store_memdep_vector_add_aunroll_x|thei_store_memdep_vector_add17|lsu_wide|lsu_wide|bursting_write|bursting_write|req_fifo|fifo_inner|scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                                              ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_store_memdep_vector_add_aunroll_x|thei_store_memdep_vector_add17|lsu_wide|lsu_wide|bursting_write|bursting_write|req_fifo|fifo_inner|scfifo_component|auto_generated|dpfifo|three_comparison                                                                                                                                                        ; 10    ; 5              ; 0            ; 5              ; 1      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_store_memdep_vector_add_aunroll_x|thei_store_memdep_vector_add17|lsu_wide|lsu_wide|bursting_write|bursting_write|req_fifo|fifo_inner|scfifo_component|auto_generated|dpfifo|almost_full_comparer                                                                                                                                                    ; 10    ; 5              ; 0            ; 5              ; 1      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_store_memdep_vector_add_aunroll_x|thei_store_memdep_vector_add17|lsu_wide|lsu_wide|bursting_write|bursting_write|req_fifo|fifo_inner|scfifo_component|auto_generated|dpfifo|FIFOram                                                                                                                                                                 ; 590   ; 0              ; 0            ; 0              ; 576    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_store_memdep_vector_add_aunroll_x|thei_store_memdep_vector_add17|lsu_wide|lsu_wide|bursting_write|bursting_write|req_fifo|fifo_inner|scfifo_component|auto_generated|dpfifo                                                                                                                                                                         ; 581   ; 0              ; 0            ; 0              ; 583    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_store_memdep_vector_add_aunroll_x|thei_store_memdep_vector_add17|lsu_wide|lsu_wide|bursting_write|bursting_write|req_fifo|fifo_inner|scfifo_component|auto_generated                                                                                                                                                                                ; 580   ; 1              ; 0            ; 1              ; 584    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_store_memdep_vector_add_aunroll_x|thei_store_memdep_vector_add17|lsu_wide|lsu_wide|bursting_write|bursting_write|req_fifo|fifo_inner                                                                                                                                                                                                                ; 580   ; 0              ; 0            ; 0              ; 580    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_store_memdep_vector_add_aunroll_x|thei_store_memdep_vector_add17|lsu_wide|lsu_wide|bursting_write|bursting_write|req_fifo                                                                                                                                                                                                                           ; 580   ; 0              ; 0            ; 0              ; 578    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_store_memdep_vector_add_aunroll_x|thei_store_memdep_vector_add17|lsu_wide|lsu_wide|bursting_write|bursting_write|coalescer                                                                                                                                                                                                                          ; 31    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_store_memdep_vector_add_aunroll_x|thei_store_memdep_vector_add17|lsu_wide|lsu_wide|bursting_write|bursting_write                                                                                                                                                                                                                                    ; 1195  ; 6              ; 587          ; 6              ; 614    ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_store_memdep_vector_add_aunroll_x|thei_store_memdep_vector_add17|lsu_wide|lsu_wide|bursting_write                                                                                                                                                                                                                                                   ; 614   ; 0              ; 0            ; 0              ; 614    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_store_memdep_vector_add_aunroll_x|thei_store_memdep_vector_add17|lsu_wide|lsu_wide|u_permute_address                                                                                                                                                                                                                                                ; 30    ; 0              ; 0            ; 0              ; 30     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_store_memdep_vector_add_aunroll_x|thei_store_memdep_vector_add17|lsu_wide|lsu_wide|acl_reset_handler_inst|reset_fanout_pipeline|reset_sync_fanout_pipeline_inst                                                                                                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_store_memdep_vector_add_aunroll_x|thei_store_memdep_vector_add17|lsu_wide|lsu_wide|acl_reset_handler_inst|reset_fanout_pipeline|pulse_extender                                                                                                                                                                                                      ; 2     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_store_memdep_vector_add_aunroll_x|thei_store_memdep_vector_add17|lsu_wide|lsu_wide|acl_reset_handler_inst|reset_fanout_pipeline|GEN_SYNCHRONIZER.reset_synchronizer                                                                                                                                                                                 ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_store_memdep_vector_add_aunroll_x|thei_store_memdep_vector_add17|lsu_wide|lsu_wide|acl_reset_handler_inst|reset_fanout_pipeline                                                                                                                                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_store_memdep_vector_add_aunroll_x|thei_store_memdep_vector_add17|lsu_wide|lsu_wide|acl_reset_handler_inst                                                                                                                                                                                                                                           ; 2     ; 1              ; 0            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_store_memdep_vector_add_aunroll_x|thei_store_memdep_vector_add17|lsu_wide|lsu_wide                                                                                                                                                                                                                                                                  ; 1736  ; 521            ; 1092         ; 521            ; 1136   ; 521             ; 521           ; 521             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_store_memdep_vector_add_aunroll_x|thei_store_memdep_vector_add17|lsu_wide                                                                                                                                                                                                                                                                           ; 1480  ; 2              ; 257          ; 2              ; 849    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_store_memdep_vector_add_aunroll_x|thei_store_memdep_vector_add17|acl_reset_handler_inst|reset_fanout_pipeline|reset_sync_fanout_pipeline_inst                                                                                                                                                                                                       ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_store_memdep_vector_add_aunroll_x|thei_store_memdep_vector_add17|acl_reset_handler_inst|reset_fanout_pipeline|pulse_extender                                                                                                                                                                                                                        ; 2     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_store_memdep_vector_add_aunroll_x|thei_store_memdep_vector_add17|acl_reset_handler_inst|reset_fanout_pipeline|GEN_SYNCHRONIZER.reset_synchronizer                                                                                                                                                                                                   ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_store_memdep_vector_add_aunroll_x|thei_store_memdep_vector_add17|acl_reset_handler_inst|reset_fanout_pipeline                                                                                                                                                                                                                                       ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_store_memdep_vector_add_aunroll_x|thei_store_memdep_vector_add17|acl_reset_handler_inst                                                                                                                                                                                                                                                             ; 2     ; 1              ; 0            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_store_memdep_vector_add_aunroll_x|thei_store_memdep_vector_add17                                                                                                                                                                                                                                                                                    ; 1480  ; 1255           ; 0            ; 1255           ; 911    ; 1255            ; 1255          ; 1255            ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_store_memdep_vector_add_aunroll_x                                                                                                                                                                                                                                                                                                                   ; 841   ; 1              ; 34           ; 1              ; 330    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_acl_sfc_exit_c0_entry_vector_add_c0_exit_vector_add_aunroll_x|thei_acl_sfc_exit_c0_entry_vector_add_c0_exit_vector_add_full_detector|thei_acl_sfc_exit_c0_entry_vector_add_c0_exit_vector_add_full_detector|acl_reset_handler_inst|reset_fanout_pipeline|reset_sync_fanout_pipeline_inst ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_acl_sfc_exit_c0_entry_vector_add_c0_exit_vector_add_aunroll_x|thei_acl_sfc_exit_c0_entry_vector_add_c0_exit_vector_add_full_detector|thei_acl_sfc_exit_c0_entry_vector_add_c0_exit_vector_add_full_detector|acl_reset_handler_inst|reset_fanout_pipeline|pulse_extender                  ; 2     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_acl_sfc_exit_c0_entry_vector_add_c0_exit_vector_add_aunroll_x|thei_acl_sfc_exit_c0_entry_vector_add_c0_exit_vector_add_full_detector|thei_acl_sfc_exit_c0_entry_vector_add_c0_exit_vector_add_full_detector|acl_reset_handler_inst|reset_fanout_pipeline                                 ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_acl_sfc_exit_c0_entry_vector_add_c0_exit_vector_add_aunroll_x|thei_acl_sfc_exit_c0_entry_vector_add_c0_exit_vector_add_full_detector|thei_acl_sfc_exit_c0_entry_vector_add_c0_exit_vector_add_full_detector|acl_reset_handler_inst                                                       ; 2     ; 1              ; 0            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_acl_sfc_exit_c0_entry_vector_add_c0_exit_vector_add_aunroll_x|thei_acl_sfc_exit_c0_entry_vector_add_c0_exit_vector_add_full_detector|thei_acl_sfc_exit_c0_entry_vector_add_c0_exit_vector_add_full_detector                                                                              ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_acl_sfc_exit_c0_entry_vector_add_c0_exit_vector_add_aunroll_x|thei_acl_sfc_exit_c0_entry_vector_add_c0_exit_vector_add_full_detector                                                                                                                                                     ; 6     ; 3              ; 0            ; 3              ; 2      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_acl_sfc_exit_c0_entry_vector_add_c0_exit_vector_add_aunroll_x|thei_acl_sfc_exit_c0_entry_vector_add_c0_exit_vector_add23_data_fifo_aunroll_x|thei_acl_sfc_exit_c0_entry_vector_add_c0_exit_vector_add24|fifo|scfifo_component|auto_generated|dpfifo|wr_ptr                               ; 4     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_acl_sfc_exit_c0_entry_vector_add_c0_exit_vector_add_aunroll_x|thei_acl_sfc_exit_c0_entry_vector_add_c0_exit_vector_add23_data_fifo_aunroll_x|thei_acl_sfc_exit_c0_entry_vector_add_c0_exit_vector_add24|fifo|scfifo_component|auto_generated|dpfifo|usedw_counter                        ; 5     ; 0              ; 0            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_acl_sfc_exit_c0_entry_vector_add_c0_exit_vector_add_aunroll_x|thei_acl_sfc_exit_c0_entry_vector_add_c0_exit_vector_add23_data_fifo_aunroll_x|thei_acl_sfc_exit_c0_entry_vector_add_c0_exit_vector_add24|fifo|scfifo_component|auto_generated|dpfifo|rd_ptr_msb                           ; 4     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_acl_sfc_exit_c0_entry_vector_add_c0_exit_vector_add_aunroll_x|thei_acl_sfc_exit_c0_entry_vector_add_c0_exit_vector_add23_data_fifo_aunroll_x|thei_acl_sfc_exit_c0_entry_vector_add_c0_exit_vector_add24|fifo|scfifo_component|auto_generated|dpfifo|three_comparison                     ; 10    ; 5              ; 0            ; 5              ; 1      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_acl_sfc_exit_c0_entry_vector_add_c0_exit_vector_add_aunroll_x|thei_acl_sfc_exit_c0_entry_vector_add_c0_exit_vector_add23_data_fifo_aunroll_x|thei_acl_sfc_exit_c0_entry_vector_add_c0_exit_vector_add24|fifo|scfifo_component|auto_generated|dpfifo|almost_full_comparer                 ; 10    ; 5              ; 0            ; 5              ; 1      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_acl_sfc_exit_c0_entry_vector_add_c0_exit_vector_add_aunroll_x|thei_acl_sfc_exit_c0_entry_vector_add_c0_exit_vector_add23_data_fifo_aunroll_x|thei_acl_sfc_exit_c0_entry_vector_add_c0_exit_vector_add24|fifo|scfifo_component|auto_generated|dpfifo|FIFOram                              ; 590   ; 0              ; 0            ; 0              ; 576    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_acl_sfc_exit_c0_entry_vector_add_c0_exit_vector_add_aunroll_x|thei_acl_sfc_exit_c0_entry_vector_add_c0_exit_vector_add23_data_fifo_aunroll_x|thei_acl_sfc_exit_c0_entry_vector_add_c0_exit_vector_add24|fifo|scfifo_component|auto_generated|dpfifo                                      ; 581   ; 0              ; 0            ; 0              ; 583    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_acl_sfc_exit_c0_entry_vector_add_c0_exit_vector_add_aunroll_x|thei_acl_sfc_exit_c0_entry_vector_add_c0_exit_vector_add23_data_fifo_aunroll_x|thei_acl_sfc_exit_c0_entry_vector_add_c0_exit_vector_add24|fifo|scfifo_component|auto_generated                                             ; 580   ; 1              ; 0            ; 1              ; 584    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_acl_sfc_exit_c0_entry_vector_add_c0_exit_vector_add_aunroll_x|thei_acl_sfc_exit_c0_entry_vector_add_c0_exit_vector_add23_data_fifo_aunroll_x|thei_acl_sfc_exit_c0_entry_vector_add_c0_exit_vector_add24|fifo                                                                             ; 580   ; 0              ; 0            ; 0              ; 581    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_acl_sfc_exit_c0_entry_vector_add_c0_exit_vector_add_aunroll_x|thei_acl_sfc_exit_c0_entry_vector_add_c0_exit_vector_add23_data_fifo_aunroll_x|thei_acl_sfc_exit_c0_entry_vector_add_c0_exit_vector_add24                                                                                  ; 580   ; 62             ; 0            ; 62             ; 578    ; 62              ; 62            ; 62              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_acl_sfc_exit_c0_entry_vector_add_c0_exit_vector_add_aunroll_x|thei_acl_sfc_exit_c0_entry_vector_add_c0_exit_vector_add23_data_fifo_aunroll_x                                                                                                                                             ; 549   ; 1              ; 0            ; 1              ; 547    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_acl_sfc_exit_c0_entry_vector_add_c0_exit_vector_add_aunroll_x                                                                                                                                                                                                                            ; 550   ; 0              ; 0            ; 0              ; 547    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|redist14_fracRPreExc_uid117_block_rsrvd_fix_b_2                                                                                                                                                        ; 26    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|redist37_excZ_aSig_uid17_uid24_block_rsrvd_fix_q_4                                                                                                                                                     ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|redist31_excZ_bSig_uid18_uid38_block_rsrvd_fix_q_12                                                                                                                                                    ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|rUdf_uid116_block_rsrvd_fix_delay                                                                                                                                                                      ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|redist16_aMinusA_uid88_block_rsrvd_fix_q_3                                                                                                                                                             ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|redist12_regInputs_uid119_block_rsrvd_fix_q_3                                                                                                                                                          ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|regInputs_uid119_block_rsrvd_fix_delay                                                                                                                                                                 ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|rOvf_uid112_block_rsrvd_fix_delay                                                                                                                                                                      ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|redist13_expRPreExc_uid118_block_rsrvd_fix_b_2                                                                                                                                                         ; 11    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|redist15_fracPostNormRndRange_uid103_block_rsrvd_fix_b_1                                                                                                                                               ; 27    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|rBi_uid101_block_rsrvd_fix_delay                                                                                                                                                                       ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|redist1_leftShiftStageSel4Dto3_uid233_fracPostNormExt_uid89_block_rsrvd_fix_merged_bit_select_d_1                                                                                                      ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|redist0_leftShiftStageSel4Dto3_uid233_fracPostNormExt_uid89_block_rsrvd_fix_merged_bit_select_c_1                                                                                                      ; 5     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|redist18_fracGRS_uid85_block_rsrvd_fix_q_3                                                                                                                                                             ; 31    ; 2              ; 0            ; 2              ; 28     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|redist8_vStage_uid155_lzCountVal_uid86_block_rsrvd_fix_b_2                                                                                                                                             ; 15    ; 2              ; 0            ; 2              ; 12     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|signRPostExc_uid140_block_rsrvd_fix_delay                                                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|redist34_excI_aSig_uid28_block_rsrvd_fix_q_4                                                                                                                                                           ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|redist29_excI_bSig_uid42_block_rsrvd_fix_q_11                                                                                                                                                          ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|redist21_effSub_uid53_block_rsrvd_fix_q_9                                                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|redist33_excN_aSig_uid29_block_rsrvd_fix_q_4                                                                                                                                                           ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|excN_aSig_uid29_block_rsrvd_fix_delay                                                                                                                                                                  ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|redist27_excN_bSig_uid43_block_rsrvd_fix_q_11                                                                                                                                                          ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|excN_bSig_uid43_block_rsrvd_fix_delay                                                                                                                                                                  ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|redist11_signRInfRZRReg_uid138_block_rsrvd_fix_q_3                                                                                                                                                     ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|signRInfRZRReg_uid138_block_rsrvd_fix_delay                                                                                                                                                            ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|excI_aSig_uid28_block_rsrvd_fix_delay                                                                                                                                                                  ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|redist35_fracXIsZero_uid26_block_rsrvd_fix_q_4                                                                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|fracXIsZero_uid26_block_rsrvd_fix_delay                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|redist28_excI_bSig_uid42_block_rsrvd_fix_q_8                                                                                                                                                           ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|excI_bSig_uid42_block_rsrvd_fix_delay                                                                                                                                                                  ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|redist36_excZ_aSig_uid17_uid24_block_rsrvd_fix_q_1                                                                                                                                                     ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|redist30_excZ_bSig_uid18_uid38_block_rsrvd_fix_q_9                                                                                                                                                     ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|redist23_sigB_uid52_block_rsrvd_fix_b_9                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|excR_aSig_uid32_block_rsrvd_fix_delay                                                                                                                                                                  ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|redist39_exp_aSig_uid22_block_rsrvd_fix_b_8_outputreg                                                                                                                                                  ; 11    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|redist39_exp_aSig_uid22_block_rsrvd_fix_b_8_mem_dmem|auto_generated|altsyncram1                                                                                                                        ; 19    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|redist39_exp_aSig_uid22_block_rsrvd_fix_b_8_mem_dmem|auto_generated                                                                                                                                    ; 19    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|redist26_excR_bSig_uid46_block_rsrvd_fix_q_8                                                                                                                                                           ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|excR_bSig_uid46_block_rsrvd_fix_delay                                                                                                                                                                  ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|expXIsMax_uid39_block_rsrvd_fix_delay                                                                                                                                                                  ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|redist25_sigA_uid51_block_rsrvd_fix_b_9                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|redist5_r_uid180_lzCountVal_uid86_block_rsrvd_fix_q_1                                                                                                                                                  ; 8     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|redist6_vCount_uid167_lzCountVal_uid86_block_rsrvd_fix_q_1                                                                                                                                             ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|redist2_rVStage_uid160_lzCountVal_uid86_block_rsrvd_fix_merged_bit_select_b_1                                                                                                                          ; 11    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|redist3_rVStage_uid160_lzCountVal_uid86_block_rsrvd_fix_merged_bit_select_c_1                                                                                                                          ; 11    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|redist7_vCount_uid161_lzCountVal_uid86_block_rsrvd_fix_q_2                                                                                                                                             ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|vCount_uid161_lzCountVal_uid86_block_rsrvd_fix_delay                                                                                                                                                   ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|redist10_rVStage_uid152_lzCountVal_uid86_block_rsrvd_fix_b_1                                                                                                                                           ; 19    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|redist17_fracGRS_uid85_block_rsrvd_fix_q_1                                                                                                                                                             ; 31    ; 1              ; 0            ; 1              ; 28     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|redist9_vCount_uid153_lzCountVal_uid86_block_rsrvd_fix_q_3                                                                                                                                             ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|vCount_uid153_lzCountVal_uid86_block_rsrvd_fix_delay                                                                                                                                                   ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|redist20_cmpEQ_stickyBits_cZwF_uid72_block_rsrvd_fix_q_2                                                                                                                                               ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|redist19_rangeFracAddResultMwfp3Dto0_uid84_block_rsrvd_fix_b_1                                                                                                                                         ; 30    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|effSubInvSticky_uid75_block_rsrvd_fix_delay                                                                                                                                                            ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|redist38_frac_aSig_uid23_block_rsrvd_fix_b_4_outputreg                                                                                                                                                 ; 26    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|redist38_frac_aSig_uid23_block_rsrvd_fix_b_4                                                                                                                                                           ; 26    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|fracBAddOpPostXor_uid82_block_rsrvd_fix_delay                                                                                                                                                          ; 30    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|alignFracBPostShiftOut_uid69_block_rsrvd_fix_delay                                                                                                                                                     ; 52    ; 1              ; 0            ; 1              ; 49     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|redist4_rightShiftStageSel5Dto4_uid195_alignmentShifter_uid65_block_rsrvd_fix_merged_bit_select_d_1                                                                                                    ; 5     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|redist32_frac_bSig_uid37_block_rsrvd_fix_b_1                                                                                                                                                           ; 26    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|excZ_bSig_uid18_uid38_block_rsrvd_fix_delay                                                                                                                                                            ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|redist24_sigA_uid51_block_rsrvd_fix_b_3                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|redist22_sigB_uid52_block_rsrvd_fix_b_3                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|redist43_in_0_in_0_1                                                                                                                                                                                   ; 35    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|redist41_fracY_uid11_block_rsrvd_fix_b_1                                                                                                                                                               ; 26    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|redist40_expY_uid12_block_rsrvd_fix_b_1                                                                                                                                                                ; 11    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add|redist42_sigY_uid10_block_rsrvd_fix_b_1                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_vector_add                                                                                                                                                                                                        ; 66    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|redist14_fracRPreExc_uid117_block_rsrvd_fix_b_2                                                                                                                                                      ; 26    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|redist37_excZ_aSig_uid17_uid24_block_rsrvd_fix_q_4                                                                                                                                                   ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|redist31_excZ_bSig_uid18_uid38_block_rsrvd_fix_q_12                                                                                                                                                  ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|rUdf_uid116_block_rsrvd_fix_delay                                                                                                                                                                    ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|redist16_aMinusA_uid88_block_rsrvd_fix_q_3                                                                                                                                                           ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|redist12_regInputs_uid119_block_rsrvd_fix_q_3                                                                                                                                                        ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|regInputs_uid119_block_rsrvd_fix_delay                                                                                                                                                               ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|rOvf_uid112_block_rsrvd_fix_delay                                                                                                                                                                    ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|redist13_expRPreExc_uid118_block_rsrvd_fix_b_2                                                                                                                                                       ; 11    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|redist15_fracPostNormRndRange_uid103_block_rsrvd_fix_b_1                                                                                                                                             ; 27    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|rBi_uid101_block_rsrvd_fix_delay                                                                                                                                                                     ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|redist1_leftShiftStageSel4Dto3_uid233_fracPostNormExt_uid89_block_rsrvd_fix_merged_bit_select_d_1                                                                                                    ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|redist0_leftShiftStageSel4Dto3_uid233_fracPostNormExt_uid89_block_rsrvd_fix_merged_bit_select_c_1                                                                                                    ; 5     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|redist18_fracGRS_uid85_block_rsrvd_fix_q_3                                                                                                                                                           ; 31    ; 2              ; 0            ; 2              ; 28     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|redist8_vStage_uid155_lzCountVal_uid86_block_rsrvd_fix_b_2                                                                                                                                           ; 15    ; 2              ; 0            ; 2              ; 12     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|signRPostExc_uid140_block_rsrvd_fix_delay                                                                                                                                                            ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|redist34_excI_aSig_uid28_block_rsrvd_fix_q_4                                                                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|redist29_excI_bSig_uid42_block_rsrvd_fix_q_11                                                                                                                                                        ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|redist21_effSub_uid53_block_rsrvd_fix_q_9                                                                                                                                                            ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|redist33_excN_aSig_uid29_block_rsrvd_fix_q_4                                                                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|excN_aSig_uid29_block_rsrvd_fix_delay                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|redist27_excN_bSig_uid43_block_rsrvd_fix_q_11                                                                                                                                                        ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|excN_bSig_uid43_block_rsrvd_fix_delay                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|redist11_signRInfRZRReg_uid138_block_rsrvd_fix_q_3                                                                                                                                                   ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|signRInfRZRReg_uid138_block_rsrvd_fix_delay                                                                                                                                                          ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|excI_aSig_uid28_block_rsrvd_fix_delay                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|redist35_fracXIsZero_uid26_block_rsrvd_fix_q_4                                                                                                                                                       ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|fracXIsZero_uid26_block_rsrvd_fix_delay                                                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|redist28_excI_bSig_uid42_block_rsrvd_fix_q_8                                                                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|excI_bSig_uid42_block_rsrvd_fix_delay                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|redist36_excZ_aSig_uid17_uid24_block_rsrvd_fix_q_1                                                                                                                                                   ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|redist30_excZ_bSig_uid18_uid38_block_rsrvd_fix_q_9                                                                                                                                                   ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|redist23_sigB_uid52_block_rsrvd_fix_b_9                                                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|excR_aSig_uid32_block_rsrvd_fix_delay                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|redist39_exp_aSig_uid22_block_rsrvd_fix_b_8_outputreg                                                                                                                                                ; 11    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|redist39_exp_aSig_uid22_block_rsrvd_fix_b_8_mem_dmem|auto_generated|altsyncram1                                                                                                                      ; 19    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|redist39_exp_aSig_uid22_block_rsrvd_fix_b_8_mem_dmem|auto_generated                                                                                                                                  ; 19    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|redist26_excR_bSig_uid46_block_rsrvd_fix_q_8                                                                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|excR_bSig_uid46_block_rsrvd_fix_delay                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|expXIsMax_uid39_block_rsrvd_fix_delay                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|redist25_sigA_uid51_block_rsrvd_fix_b_9                                                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|redist5_r_uid180_lzCountVal_uid86_block_rsrvd_fix_q_1                                                                                                                                                ; 8     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|redist6_vCount_uid167_lzCountVal_uid86_block_rsrvd_fix_q_1                                                                                                                                           ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|redist2_rVStage_uid160_lzCountVal_uid86_block_rsrvd_fix_merged_bit_select_b_1                                                                                                                        ; 11    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|redist3_rVStage_uid160_lzCountVal_uid86_block_rsrvd_fix_merged_bit_select_c_1                                                                                                                        ; 11    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|redist7_vCount_uid161_lzCountVal_uid86_block_rsrvd_fix_q_2                                                                                                                                           ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|vCount_uid161_lzCountVal_uid86_block_rsrvd_fix_delay                                                                                                                                                 ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|redist10_rVStage_uid152_lzCountVal_uid86_block_rsrvd_fix_b_1                                                                                                                                         ; 19    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|redist17_fracGRS_uid85_block_rsrvd_fix_q_1                                                                                                                                                           ; 31    ; 1              ; 0            ; 1              ; 28     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|redist9_vCount_uid153_lzCountVal_uid86_block_rsrvd_fix_q_3                                                                                                                                           ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|vCount_uid153_lzCountVal_uid86_block_rsrvd_fix_delay                                                                                                                                                 ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|redist20_cmpEQ_stickyBits_cZwF_uid72_block_rsrvd_fix_q_2                                                                                                                                             ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|redist19_rangeFracAddResultMwfp3Dto0_uid84_block_rsrvd_fix_b_1                                                                                                                                       ; 30    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|effSubInvSticky_uid75_block_rsrvd_fix_delay                                                                                                                                                          ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|redist38_frac_aSig_uid23_block_rsrvd_fix_b_4_outputreg                                                                                                                                               ; 26    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|redist38_frac_aSig_uid23_block_rsrvd_fix_b_4                                                                                                                                                         ; 26    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|fracBAddOpPostXor_uid82_block_rsrvd_fix_delay                                                                                                                                                        ; 30    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|alignFracBPostShiftOut_uid69_block_rsrvd_fix_delay                                                                                                                                                   ; 52    ; 1              ; 0            ; 1              ; 49     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|redist4_rightShiftStageSel5Dto4_uid195_alignmentShifter_uid65_block_rsrvd_fix_merged_bit_select_d_1                                                                                                  ; 5     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|redist32_frac_bSig_uid37_block_rsrvd_fix_b_1                                                                                                                                                         ; 26    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|excZ_bSig_uid18_uid38_block_rsrvd_fix_delay                                                                                                                                                          ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|redist24_sigA_uid51_block_rsrvd_fix_b_3                                                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|redist22_sigB_uid52_block_rsrvd_fix_b_3                                                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|redist43_in_0_in_0_1                                                                                                                                                                                 ; 35    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|redist41_fracY_uid11_block_rsrvd_fix_b_1                                                                                                                                                             ; 26    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|redist40_expY_uid12_block_rsrvd_fix_b_1                                                                                                                                                              ; 11    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add|redist42_sigY_uid10_block_rsrvd_fix_b_1                                                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_1_vector_add                                                                                                                                                                                                      ; 66    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|redist14_fracRPreExc_uid117_block_rsrvd_fix_b_2                                                                                                                                                      ; 26    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|redist37_excZ_aSig_uid17_uid24_block_rsrvd_fix_q_4                                                                                                                                                   ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|redist31_excZ_bSig_uid18_uid38_block_rsrvd_fix_q_12                                                                                                                                                  ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|rUdf_uid116_block_rsrvd_fix_delay                                                                                                                                                                    ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|redist16_aMinusA_uid88_block_rsrvd_fix_q_3                                                                                                                                                           ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|redist12_regInputs_uid119_block_rsrvd_fix_q_3                                                                                                                                                        ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|regInputs_uid119_block_rsrvd_fix_delay                                                                                                                                                               ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|rOvf_uid112_block_rsrvd_fix_delay                                                                                                                                                                    ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|redist13_expRPreExc_uid118_block_rsrvd_fix_b_2                                                                                                                                                       ; 11    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|redist15_fracPostNormRndRange_uid103_block_rsrvd_fix_b_1                                                                                                                                             ; 27    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|rBi_uid101_block_rsrvd_fix_delay                                                                                                                                                                     ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|redist1_leftShiftStageSel4Dto3_uid233_fracPostNormExt_uid89_block_rsrvd_fix_merged_bit_select_d_1                                                                                                    ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|redist0_leftShiftStageSel4Dto3_uid233_fracPostNormExt_uid89_block_rsrvd_fix_merged_bit_select_c_1                                                                                                    ; 5     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|redist18_fracGRS_uid85_block_rsrvd_fix_q_3                                                                                                                                                           ; 31    ; 2              ; 0            ; 2              ; 28     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|redist8_vStage_uid155_lzCountVal_uid86_block_rsrvd_fix_b_2                                                                                                                                           ; 15    ; 2              ; 0            ; 2              ; 12     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|signRPostExc_uid140_block_rsrvd_fix_delay                                                                                                                                                            ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|redist34_excI_aSig_uid28_block_rsrvd_fix_q_4                                                                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|redist29_excI_bSig_uid42_block_rsrvd_fix_q_11                                                                                                                                                        ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|redist21_effSub_uid53_block_rsrvd_fix_q_9                                                                                                                                                            ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|redist33_excN_aSig_uid29_block_rsrvd_fix_q_4                                                                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|excN_aSig_uid29_block_rsrvd_fix_delay                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|redist27_excN_bSig_uid43_block_rsrvd_fix_q_11                                                                                                                                                        ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|excN_bSig_uid43_block_rsrvd_fix_delay                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|redist11_signRInfRZRReg_uid138_block_rsrvd_fix_q_3                                                                                                                                                   ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|signRInfRZRReg_uid138_block_rsrvd_fix_delay                                                                                                                                                          ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|excI_aSig_uid28_block_rsrvd_fix_delay                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|redist35_fracXIsZero_uid26_block_rsrvd_fix_q_4                                                                                                                                                       ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|fracXIsZero_uid26_block_rsrvd_fix_delay                                                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|redist28_excI_bSig_uid42_block_rsrvd_fix_q_8                                                                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|excI_bSig_uid42_block_rsrvd_fix_delay                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|redist36_excZ_aSig_uid17_uid24_block_rsrvd_fix_q_1                                                                                                                                                   ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|redist30_excZ_bSig_uid18_uid38_block_rsrvd_fix_q_9                                                                                                                                                   ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|redist23_sigB_uid52_block_rsrvd_fix_b_9                                                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|excR_aSig_uid32_block_rsrvd_fix_delay                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|redist39_exp_aSig_uid22_block_rsrvd_fix_b_8_outputreg                                                                                                                                                ; 11    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|redist39_exp_aSig_uid22_block_rsrvd_fix_b_8_mem_dmem|auto_generated|altsyncram1                                                                                                                      ; 19    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|redist39_exp_aSig_uid22_block_rsrvd_fix_b_8_mem_dmem|auto_generated                                                                                                                                  ; 19    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|redist26_excR_bSig_uid46_block_rsrvd_fix_q_8                                                                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|excR_bSig_uid46_block_rsrvd_fix_delay                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|expXIsMax_uid39_block_rsrvd_fix_delay                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|redist25_sigA_uid51_block_rsrvd_fix_b_9                                                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|redist5_r_uid180_lzCountVal_uid86_block_rsrvd_fix_q_1                                                                                                                                                ; 8     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|redist6_vCount_uid167_lzCountVal_uid86_block_rsrvd_fix_q_1                                                                                                                                           ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|redist2_rVStage_uid160_lzCountVal_uid86_block_rsrvd_fix_merged_bit_select_b_1                                                                                                                        ; 11    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|redist3_rVStage_uid160_lzCountVal_uid86_block_rsrvd_fix_merged_bit_select_c_1                                                                                                                        ; 11    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|redist7_vCount_uid161_lzCountVal_uid86_block_rsrvd_fix_q_2                                                                                                                                           ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|vCount_uid161_lzCountVal_uid86_block_rsrvd_fix_delay                                                                                                                                                 ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|redist10_rVStage_uid152_lzCountVal_uid86_block_rsrvd_fix_b_1                                                                                                                                         ; 19    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|redist17_fracGRS_uid85_block_rsrvd_fix_q_1                                                                                                                                                           ; 31    ; 1              ; 0            ; 1              ; 28     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|redist9_vCount_uid153_lzCountVal_uid86_block_rsrvd_fix_q_3                                                                                                                                           ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|vCount_uid153_lzCountVal_uid86_block_rsrvd_fix_delay                                                                                                                                                 ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|redist20_cmpEQ_stickyBits_cZwF_uid72_block_rsrvd_fix_q_2                                                                                                                                             ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|redist19_rangeFracAddResultMwfp3Dto0_uid84_block_rsrvd_fix_b_1                                                                                                                                       ; 30    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|effSubInvSticky_uid75_block_rsrvd_fix_delay                                                                                                                                                          ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|redist38_frac_aSig_uid23_block_rsrvd_fix_b_4_outputreg                                                                                                                                               ; 26    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|redist38_frac_aSig_uid23_block_rsrvd_fix_b_4                                                                                                                                                         ; 26    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|fracBAddOpPostXor_uid82_block_rsrvd_fix_delay                                                                                                                                                        ; 30    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|alignFracBPostShiftOut_uid69_block_rsrvd_fix_delay                                                                                                                                                   ; 52    ; 1              ; 0            ; 1              ; 49     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|redist4_rightShiftStageSel5Dto4_uid195_alignmentShifter_uid65_block_rsrvd_fix_merged_bit_select_d_1                                                                                                  ; 5     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|redist32_frac_bSig_uid37_block_rsrvd_fix_b_1                                                                                                                                                         ; 26    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|excZ_bSig_uid18_uid38_block_rsrvd_fix_delay                                                                                                                                                          ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|redist24_sigA_uid51_block_rsrvd_fix_b_3                                                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|redist22_sigB_uid52_block_rsrvd_fix_b_3                                                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|redist43_in_0_in_0_1                                                                                                                                                                                 ; 35    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|redist41_fracY_uid11_block_rsrvd_fix_b_1                                                                                                                                                             ; 26    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|redist40_expY_uid12_block_rsrvd_fix_b_1                                                                                                                                                              ; 11    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add|redist42_sigY_uid10_block_rsrvd_fix_b_1                                                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_2_vector_add                                                                                                                                                                                                      ; 66    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|redist14_fracRPreExc_uid117_block_rsrvd_fix_b_2                                                                                                                                                      ; 26    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|redist37_excZ_aSig_uid17_uid24_block_rsrvd_fix_q_4                                                                                                                                                   ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|redist31_excZ_bSig_uid18_uid38_block_rsrvd_fix_q_12                                                                                                                                                  ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|rUdf_uid116_block_rsrvd_fix_delay                                                                                                                                                                    ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|redist16_aMinusA_uid88_block_rsrvd_fix_q_3                                                                                                                                                           ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|redist12_regInputs_uid119_block_rsrvd_fix_q_3                                                                                                                                                        ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|regInputs_uid119_block_rsrvd_fix_delay                                                                                                                                                               ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|rOvf_uid112_block_rsrvd_fix_delay                                                                                                                                                                    ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|redist13_expRPreExc_uid118_block_rsrvd_fix_b_2                                                                                                                                                       ; 11    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|redist15_fracPostNormRndRange_uid103_block_rsrvd_fix_b_1                                                                                                                                             ; 27    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|rBi_uid101_block_rsrvd_fix_delay                                                                                                                                                                     ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|redist1_leftShiftStageSel4Dto3_uid233_fracPostNormExt_uid89_block_rsrvd_fix_merged_bit_select_d_1                                                                                                    ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|redist0_leftShiftStageSel4Dto3_uid233_fracPostNormExt_uid89_block_rsrvd_fix_merged_bit_select_c_1                                                                                                    ; 5     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|redist18_fracGRS_uid85_block_rsrvd_fix_q_3                                                                                                                                                           ; 31    ; 2              ; 0            ; 2              ; 28     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|redist8_vStage_uid155_lzCountVal_uid86_block_rsrvd_fix_b_2                                                                                                                                           ; 15    ; 2              ; 0            ; 2              ; 12     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|signRPostExc_uid140_block_rsrvd_fix_delay                                                                                                                                                            ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|redist34_excI_aSig_uid28_block_rsrvd_fix_q_4                                                                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|redist29_excI_bSig_uid42_block_rsrvd_fix_q_11                                                                                                                                                        ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|redist21_effSub_uid53_block_rsrvd_fix_q_9                                                                                                                                                            ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|redist33_excN_aSig_uid29_block_rsrvd_fix_q_4                                                                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|excN_aSig_uid29_block_rsrvd_fix_delay                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|redist27_excN_bSig_uid43_block_rsrvd_fix_q_11                                                                                                                                                        ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|excN_bSig_uid43_block_rsrvd_fix_delay                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|redist11_signRInfRZRReg_uid138_block_rsrvd_fix_q_3                                                                                                                                                   ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|signRInfRZRReg_uid138_block_rsrvd_fix_delay                                                                                                                                                          ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|excI_aSig_uid28_block_rsrvd_fix_delay                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|redist35_fracXIsZero_uid26_block_rsrvd_fix_q_4                                                                                                                                                       ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|fracXIsZero_uid26_block_rsrvd_fix_delay                                                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|redist28_excI_bSig_uid42_block_rsrvd_fix_q_8                                                                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|excI_bSig_uid42_block_rsrvd_fix_delay                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|redist36_excZ_aSig_uid17_uid24_block_rsrvd_fix_q_1                                                                                                                                                   ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|redist30_excZ_bSig_uid18_uid38_block_rsrvd_fix_q_9                                                                                                                                                   ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|redist23_sigB_uid52_block_rsrvd_fix_b_9                                                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|excR_aSig_uid32_block_rsrvd_fix_delay                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|redist39_exp_aSig_uid22_block_rsrvd_fix_b_8_outputreg                                                                                                                                                ; 11    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|redist39_exp_aSig_uid22_block_rsrvd_fix_b_8_mem_dmem|auto_generated|altsyncram1                                                                                                                      ; 19    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|redist39_exp_aSig_uid22_block_rsrvd_fix_b_8_mem_dmem|auto_generated                                                                                                                                  ; 19    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|redist26_excR_bSig_uid46_block_rsrvd_fix_q_8                                                                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|excR_bSig_uid46_block_rsrvd_fix_delay                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|expXIsMax_uid39_block_rsrvd_fix_delay                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|redist25_sigA_uid51_block_rsrvd_fix_b_9                                                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|redist5_r_uid180_lzCountVal_uid86_block_rsrvd_fix_q_1                                                                                                                                                ; 8     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|redist6_vCount_uid167_lzCountVal_uid86_block_rsrvd_fix_q_1                                                                                                                                           ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|redist2_rVStage_uid160_lzCountVal_uid86_block_rsrvd_fix_merged_bit_select_b_1                                                                                                                        ; 11    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|redist3_rVStage_uid160_lzCountVal_uid86_block_rsrvd_fix_merged_bit_select_c_1                                                                                                                        ; 11    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|redist7_vCount_uid161_lzCountVal_uid86_block_rsrvd_fix_q_2                                                                                                                                           ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|vCount_uid161_lzCountVal_uid86_block_rsrvd_fix_delay                                                                                                                                                 ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|redist10_rVStage_uid152_lzCountVal_uid86_block_rsrvd_fix_b_1                                                                                                                                         ; 19    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|redist17_fracGRS_uid85_block_rsrvd_fix_q_1                                                                                                                                                           ; 31    ; 1              ; 0            ; 1              ; 28     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|redist9_vCount_uid153_lzCountVal_uid86_block_rsrvd_fix_q_3                                                                                                                                           ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|vCount_uid153_lzCountVal_uid86_block_rsrvd_fix_delay                                                                                                                                                 ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|redist20_cmpEQ_stickyBits_cZwF_uid72_block_rsrvd_fix_q_2                                                                                                                                             ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|redist19_rangeFracAddResultMwfp3Dto0_uid84_block_rsrvd_fix_b_1                                                                                                                                       ; 30    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|effSubInvSticky_uid75_block_rsrvd_fix_delay                                                                                                                                                          ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|redist38_frac_aSig_uid23_block_rsrvd_fix_b_4_outputreg                                                                                                                                               ; 26    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|redist38_frac_aSig_uid23_block_rsrvd_fix_b_4                                                                                                                                                         ; 26    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|fracBAddOpPostXor_uid82_block_rsrvd_fix_delay                                                                                                                                                        ; 30    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|alignFracBPostShiftOut_uid69_block_rsrvd_fix_delay                                                                                                                                                   ; 52    ; 1              ; 0            ; 1              ; 49     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|redist4_rightShiftStageSel5Dto4_uid195_alignmentShifter_uid65_block_rsrvd_fix_merged_bit_select_d_1                                                                                                  ; 5     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|redist32_frac_bSig_uid37_block_rsrvd_fix_b_1                                                                                                                                                         ; 26    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|excZ_bSig_uid18_uid38_block_rsrvd_fix_delay                                                                                                                                                          ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|redist24_sigA_uid51_block_rsrvd_fix_b_3                                                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|redist22_sigB_uid52_block_rsrvd_fix_b_3                                                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|redist43_in_0_in_0_1                                                                                                                                                                                 ; 35    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|redist41_fracY_uid11_block_rsrvd_fix_b_1                                                                                                                                                             ; 26    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|redist40_expY_uid12_block_rsrvd_fix_b_1                                                                                                                                                              ; 11    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add|redist42_sigY_uid10_block_rsrvd_fix_b_1                                                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_3_vector_add                                                                                                                                                                                                      ; 66    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|redist14_fracRPreExc_uid117_block_rsrvd_fix_b_2                                                                                                                                                      ; 26    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|redist37_excZ_aSig_uid17_uid24_block_rsrvd_fix_q_4                                                                                                                                                   ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|redist31_excZ_bSig_uid18_uid38_block_rsrvd_fix_q_12                                                                                                                                                  ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|rUdf_uid116_block_rsrvd_fix_delay                                                                                                                                                                    ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|redist16_aMinusA_uid88_block_rsrvd_fix_q_3                                                                                                                                                           ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|redist12_regInputs_uid119_block_rsrvd_fix_q_3                                                                                                                                                        ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|regInputs_uid119_block_rsrvd_fix_delay                                                                                                                                                               ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|rOvf_uid112_block_rsrvd_fix_delay                                                                                                                                                                    ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|redist13_expRPreExc_uid118_block_rsrvd_fix_b_2                                                                                                                                                       ; 11    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|redist15_fracPostNormRndRange_uid103_block_rsrvd_fix_b_1                                                                                                                                             ; 27    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|rBi_uid101_block_rsrvd_fix_delay                                                                                                                                                                     ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|redist1_leftShiftStageSel4Dto3_uid233_fracPostNormExt_uid89_block_rsrvd_fix_merged_bit_select_d_1                                                                                                    ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|redist0_leftShiftStageSel4Dto3_uid233_fracPostNormExt_uid89_block_rsrvd_fix_merged_bit_select_c_1                                                                                                    ; 5     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|redist18_fracGRS_uid85_block_rsrvd_fix_q_3                                                                                                                                                           ; 31    ; 2              ; 0            ; 2              ; 28     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|redist8_vStage_uid155_lzCountVal_uid86_block_rsrvd_fix_b_2                                                                                                                                           ; 15    ; 2              ; 0            ; 2              ; 12     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|signRPostExc_uid140_block_rsrvd_fix_delay                                                                                                                                                            ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|redist34_excI_aSig_uid28_block_rsrvd_fix_q_4                                                                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|redist29_excI_bSig_uid42_block_rsrvd_fix_q_11                                                                                                                                                        ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|redist21_effSub_uid53_block_rsrvd_fix_q_9                                                                                                                                                            ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|redist33_excN_aSig_uid29_block_rsrvd_fix_q_4                                                                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|excN_aSig_uid29_block_rsrvd_fix_delay                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|redist27_excN_bSig_uid43_block_rsrvd_fix_q_11                                                                                                                                                        ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|excN_bSig_uid43_block_rsrvd_fix_delay                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|redist11_signRInfRZRReg_uid138_block_rsrvd_fix_q_3                                                                                                                                                   ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|signRInfRZRReg_uid138_block_rsrvd_fix_delay                                                                                                                                                          ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|excI_aSig_uid28_block_rsrvd_fix_delay                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|redist35_fracXIsZero_uid26_block_rsrvd_fix_q_4                                                                                                                                                       ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|fracXIsZero_uid26_block_rsrvd_fix_delay                                                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|redist28_excI_bSig_uid42_block_rsrvd_fix_q_8                                                                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|excI_bSig_uid42_block_rsrvd_fix_delay                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|redist36_excZ_aSig_uid17_uid24_block_rsrvd_fix_q_1                                                                                                                                                   ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|redist30_excZ_bSig_uid18_uid38_block_rsrvd_fix_q_9                                                                                                                                                   ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|redist23_sigB_uid52_block_rsrvd_fix_b_9                                                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|excR_aSig_uid32_block_rsrvd_fix_delay                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|redist39_exp_aSig_uid22_block_rsrvd_fix_b_8_outputreg                                                                                                                                                ; 11    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|redist39_exp_aSig_uid22_block_rsrvd_fix_b_8_mem_dmem|auto_generated|altsyncram1                                                                                                                      ; 19    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|redist39_exp_aSig_uid22_block_rsrvd_fix_b_8_mem_dmem|auto_generated                                                                                                                                  ; 19    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|redist26_excR_bSig_uid46_block_rsrvd_fix_q_8                                                                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|excR_bSig_uid46_block_rsrvd_fix_delay                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|expXIsMax_uid39_block_rsrvd_fix_delay                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|redist25_sigA_uid51_block_rsrvd_fix_b_9                                                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|redist5_r_uid180_lzCountVal_uid86_block_rsrvd_fix_q_1                                                                                                                                                ; 8     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|redist6_vCount_uid167_lzCountVal_uid86_block_rsrvd_fix_q_1                                                                                                                                           ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|redist2_rVStage_uid160_lzCountVal_uid86_block_rsrvd_fix_merged_bit_select_b_1                                                                                                                        ; 11    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|redist3_rVStage_uid160_lzCountVal_uid86_block_rsrvd_fix_merged_bit_select_c_1                                                                                                                        ; 11    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|redist7_vCount_uid161_lzCountVal_uid86_block_rsrvd_fix_q_2                                                                                                                                           ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|vCount_uid161_lzCountVal_uid86_block_rsrvd_fix_delay                                                                                                                                                 ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|redist10_rVStage_uid152_lzCountVal_uid86_block_rsrvd_fix_b_1                                                                                                                                         ; 19    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|redist17_fracGRS_uid85_block_rsrvd_fix_q_1                                                                                                                                                           ; 31    ; 1              ; 0            ; 1              ; 28     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|redist9_vCount_uid153_lzCountVal_uid86_block_rsrvd_fix_q_3                                                                                                                                           ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|vCount_uid153_lzCountVal_uid86_block_rsrvd_fix_delay                                                                                                                                                 ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|redist20_cmpEQ_stickyBits_cZwF_uid72_block_rsrvd_fix_q_2                                                                                                                                             ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|redist19_rangeFracAddResultMwfp3Dto0_uid84_block_rsrvd_fix_b_1                                                                                                                                       ; 30    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|effSubInvSticky_uid75_block_rsrvd_fix_delay                                                                                                                                                          ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|redist38_frac_aSig_uid23_block_rsrvd_fix_b_4_outputreg                                                                                                                                               ; 26    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|redist38_frac_aSig_uid23_block_rsrvd_fix_b_4                                                                                                                                                         ; 26    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|fracBAddOpPostXor_uid82_block_rsrvd_fix_delay                                                                                                                                                        ; 30    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|alignFracBPostShiftOut_uid69_block_rsrvd_fix_delay                                                                                                                                                   ; 52    ; 1              ; 0            ; 1              ; 49     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|redist4_rightShiftStageSel5Dto4_uid195_alignmentShifter_uid65_block_rsrvd_fix_merged_bit_select_d_1                                                                                                  ; 5     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|redist32_frac_bSig_uid37_block_rsrvd_fix_b_1                                                                                                                                                         ; 26    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|excZ_bSig_uid18_uid38_block_rsrvd_fix_delay                                                                                                                                                          ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|redist24_sigA_uid51_block_rsrvd_fix_b_3                                                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|redist22_sigB_uid52_block_rsrvd_fix_b_3                                                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|redist43_in_0_in_0_1                                                                                                                                                                                 ; 35    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|redist41_fracY_uid11_block_rsrvd_fix_b_1                                                                                                                                                             ; 26    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|redist40_expY_uid12_block_rsrvd_fix_b_1                                                                                                                                                              ; 11    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add|redist42_sigY_uid10_block_rsrvd_fix_b_1                                                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_4_vector_add                                                                                                                                                                                                      ; 66    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|redist14_fracRPreExc_uid117_block_rsrvd_fix_b_2                                                                                                                                                      ; 26    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|redist37_excZ_aSig_uid17_uid24_block_rsrvd_fix_q_4                                                                                                                                                   ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|redist31_excZ_bSig_uid18_uid38_block_rsrvd_fix_q_12                                                                                                                                                  ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|rUdf_uid116_block_rsrvd_fix_delay                                                                                                                                                                    ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|redist16_aMinusA_uid88_block_rsrvd_fix_q_3                                                                                                                                                           ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|redist12_regInputs_uid119_block_rsrvd_fix_q_3                                                                                                                                                        ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|regInputs_uid119_block_rsrvd_fix_delay                                                                                                                                                               ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|rOvf_uid112_block_rsrvd_fix_delay                                                                                                                                                                    ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|redist13_expRPreExc_uid118_block_rsrvd_fix_b_2                                                                                                                                                       ; 11    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|redist15_fracPostNormRndRange_uid103_block_rsrvd_fix_b_1                                                                                                                                             ; 27    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|rBi_uid101_block_rsrvd_fix_delay                                                                                                                                                                     ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|redist1_leftShiftStageSel4Dto3_uid233_fracPostNormExt_uid89_block_rsrvd_fix_merged_bit_select_d_1                                                                                                    ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|redist0_leftShiftStageSel4Dto3_uid233_fracPostNormExt_uid89_block_rsrvd_fix_merged_bit_select_c_1                                                                                                    ; 5     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|redist18_fracGRS_uid85_block_rsrvd_fix_q_3                                                                                                                                                           ; 31    ; 2              ; 0            ; 2              ; 28     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|redist8_vStage_uid155_lzCountVal_uid86_block_rsrvd_fix_b_2                                                                                                                                           ; 15    ; 2              ; 0            ; 2              ; 12     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|signRPostExc_uid140_block_rsrvd_fix_delay                                                                                                                                                            ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|redist34_excI_aSig_uid28_block_rsrvd_fix_q_4                                                                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|redist29_excI_bSig_uid42_block_rsrvd_fix_q_11                                                                                                                                                        ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|redist21_effSub_uid53_block_rsrvd_fix_q_9                                                                                                                                                            ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|redist33_excN_aSig_uid29_block_rsrvd_fix_q_4                                                                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|excN_aSig_uid29_block_rsrvd_fix_delay                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|redist27_excN_bSig_uid43_block_rsrvd_fix_q_11                                                                                                                                                        ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|excN_bSig_uid43_block_rsrvd_fix_delay                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|redist11_signRInfRZRReg_uid138_block_rsrvd_fix_q_3                                                                                                                                                   ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|signRInfRZRReg_uid138_block_rsrvd_fix_delay                                                                                                                                                          ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|excI_aSig_uid28_block_rsrvd_fix_delay                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|redist35_fracXIsZero_uid26_block_rsrvd_fix_q_4                                                                                                                                                       ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|fracXIsZero_uid26_block_rsrvd_fix_delay                                                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|redist28_excI_bSig_uid42_block_rsrvd_fix_q_8                                                                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|excI_bSig_uid42_block_rsrvd_fix_delay                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|redist36_excZ_aSig_uid17_uid24_block_rsrvd_fix_q_1                                                                                                                                                   ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|redist30_excZ_bSig_uid18_uid38_block_rsrvd_fix_q_9                                                                                                                                                   ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|redist23_sigB_uid52_block_rsrvd_fix_b_9                                                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|excR_aSig_uid32_block_rsrvd_fix_delay                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|redist39_exp_aSig_uid22_block_rsrvd_fix_b_8_outputreg                                                                                                                                                ; 11    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|redist39_exp_aSig_uid22_block_rsrvd_fix_b_8_mem_dmem|auto_generated|altsyncram1                                                                                                                      ; 19    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|redist39_exp_aSig_uid22_block_rsrvd_fix_b_8_mem_dmem|auto_generated                                                                                                                                  ; 19    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|redist26_excR_bSig_uid46_block_rsrvd_fix_q_8                                                                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|excR_bSig_uid46_block_rsrvd_fix_delay                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|expXIsMax_uid39_block_rsrvd_fix_delay                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|redist25_sigA_uid51_block_rsrvd_fix_b_9                                                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|redist5_r_uid180_lzCountVal_uid86_block_rsrvd_fix_q_1                                                                                                                                                ; 8     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|redist6_vCount_uid167_lzCountVal_uid86_block_rsrvd_fix_q_1                                                                                                                                           ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|redist2_rVStage_uid160_lzCountVal_uid86_block_rsrvd_fix_merged_bit_select_b_1                                                                                                                        ; 11    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|redist3_rVStage_uid160_lzCountVal_uid86_block_rsrvd_fix_merged_bit_select_c_1                                                                                                                        ; 11    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|redist7_vCount_uid161_lzCountVal_uid86_block_rsrvd_fix_q_2                                                                                                                                           ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|vCount_uid161_lzCountVal_uid86_block_rsrvd_fix_delay                                                                                                                                                 ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|redist10_rVStage_uid152_lzCountVal_uid86_block_rsrvd_fix_b_1                                                                                                                                         ; 19    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|redist17_fracGRS_uid85_block_rsrvd_fix_q_1                                                                                                                                                           ; 31    ; 1              ; 0            ; 1              ; 28     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|redist9_vCount_uid153_lzCountVal_uid86_block_rsrvd_fix_q_3                                                                                                                                           ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|vCount_uid153_lzCountVal_uid86_block_rsrvd_fix_delay                                                                                                                                                 ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|redist20_cmpEQ_stickyBits_cZwF_uid72_block_rsrvd_fix_q_2                                                                                                                                             ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|redist19_rangeFracAddResultMwfp3Dto0_uid84_block_rsrvd_fix_b_1                                                                                                                                       ; 30    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|effSubInvSticky_uid75_block_rsrvd_fix_delay                                                                                                                                                          ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|redist38_frac_aSig_uid23_block_rsrvd_fix_b_4_outputreg                                                                                                                                               ; 26    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|redist38_frac_aSig_uid23_block_rsrvd_fix_b_4                                                                                                                                                         ; 26    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|fracBAddOpPostXor_uid82_block_rsrvd_fix_delay                                                                                                                                                        ; 30    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|alignFracBPostShiftOut_uid69_block_rsrvd_fix_delay                                                                                                                                                   ; 52    ; 1              ; 0            ; 1              ; 49     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|redist4_rightShiftStageSel5Dto4_uid195_alignmentShifter_uid65_block_rsrvd_fix_merged_bit_select_d_1                                                                                                  ; 5     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|redist32_frac_bSig_uid37_block_rsrvd_fix_b_1                                                                                                                                                         ; 26    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|excZ_bSig_uid18_uid38_block_rsrvd_fix_delay                                                                                                                                                          ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|redist24_sigA_uid51_block_rsrvd_fix_b_3                                                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|redist22_sigB_uid52_block_rsrvd_fix_b_3                                                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|redist43_in_0_in_0_1                                                                                                                                                                                 ; 35    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|redist41_fracY_uid11_block_rsrvd_fix_b_1                                                                                                                                                             ; 26    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|redist40_expY_uid12_block_rsrvd_fix_b_1                                                                                                                                                              ; 11    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add|redist42_sigY_uid10_block_rsrvd_fix_b_1                                                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_5_vector_add                                                                                                                                                                                                      ; 66    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|redist14_fracRPreExc_uid117_block_rsrvd_fix_b_2                                                                                                                                                      ; 26    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|redist37_excZ_aSig_uid17_uid24_block_rsrvd_fix_q_4                                                                                                                                                   ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|redist31_excZ_bSig_uid18_uid38_block_rsrvd_fix_q_12                                                                                                                                                  ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|rUdf_uid116_block_rsrvd_fix_delay                                                                                                                                                                    ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|redist16_aMinusA_uid88_block_rsrvd_fix_q_3                                                                                                                                                           ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|redist12_regInputs_uid119_block_rsrvd_fix_q_3                                                                                                                                                        ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|regInputs_uid119_block_rsrvd_fix_delay                                                                                                                                                               ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|rOvf_uid112_block_rsrvd_fix_delay                                                                                                                                                                    ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|redist13_expRPreExc_uid118_block_rsrvd_fix_b_2                                                                                                                                                       ; 11    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|redist15_fracPostNormRndRange_uid103_block_rsrvd_fix_b_1                                                                                                                                             ; 27    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|rBi_uid101_block_rsrvd_fix_delay                                                                                                                                                                     ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|redist1_leftShiftStageSel4Dto3_uid233_fracPostNormExt_uid89_block_rsrvd_fix_merged_bit_select_d_1                                                                                                    ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|redist0_leftShiftStageSel4Dto3_uid233_fracPostNormExt_uid89_block_rsrvd_fix_merged_bit_select_c_1                                                                                                    ; 5     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|redist18_fracGRS_uid85_block_rsrvd_fix_q_3                                                                                                                                                           ; 31    ; 2              ; 0            ; 2              ; 28     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|redist8_vStage_uid155_lzCountVal_uid86_block_rsrvd_fix_b_2                                                                                                                                           ; 15    ; 2              ; 0            ; 2              ; 12     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|signRPostExc_uid140_block_rsrvd_fix_delay                                                                                                                                                            ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|redist34_excI_aSig_uid28_block_rsrvd_fix_q_4                                                                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|redist29_excI_bSig_uid42_block_rsrvd_fix_q_11                                                                                                                                                        ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|redist21_effSub_uid53_block_rsrvd_fix_q_9                                                                                                                                                            ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|redist33_excN_aSig_uid29_block_rsrvd_fix_q_4                                                                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|excN_aSig_uid29_block_rsrvd_fix_delay                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|redist27_excN_bSig_uid43_block_rsrvd_fix_q_11                                                                                                                                                        ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|excN_bSig_uid43_block_rsrvd_fix_delay                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|redist11_signRInfRZRReg_uid138_block_rsrvd_fix_q_3                                                                                                                                                   ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|signRInfRZRReg_uid138_block_rsrvd_fix_delay                                                                                                                                                          ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|excI_aSig_uid28_block_rsrvd_fix_delay                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|redist35_fracXIsZero_uid26_block_rsrvd_fix_q_4                                                                                                                                                       ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|fracXIsZero_uid26_block_rsrvd_fix_delay                                                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|redist28_excI_bSig_uid42_block_rsrvd_fix_q_8                                                                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|excI_bSig_uid42_block_rsrvd_fix_delay                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|redist36_excZ_aSig_uid17_uid24_block_rsrvd_fix_q_1                                                                                                                                                   ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|redist30_excZ_bSig_uid18_uid38_block_rsrvd_fix_q_9                                                                                                                                                   ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|redist23_sigB_uid52_block_rsrvd_fix_b_9                                                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|excR_aSig_uid32_block_rsrvd_fix_delay                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|redist39_exp_aSig_uid22_block_rsrvd_fix_b_8_outputreg                                                                                                                                                ; 11    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|redist39_exp_aSig_uid22_block_rsrvd_fix_b_8_mem_dmem|auto_generated|altsyncram1                                                                                                                      ; 19    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|redist39_exp_aSig_uid22_block_rsrvd_fix_b_8_mem_dmem|auto_generated                                                                                                                                  ; 19    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|redist26_excR_bSig_uid46_block_rsrvd_fix_q_8                                                                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|excR_bSig_uid46_block_rsrvd_fix_delay                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|expXIsMax_uid39_block_rsrvd_fix_delay                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|redist25_sigA_uid51_block_rsrvd_fix_b_9                                                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|redist5_r_uid180_lzCountVal_uid86_block_rsrvd_fix_q_1                                                                                                                                                ; 8     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|redist6_vCount_uid167_lzCountVal_uid86_block_rsrvd_fix_q_1                                                                                                                                           ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|redist2_rVStage_uid160_lzCountVal_uid86_block_rsrvd_fix_merged_bit_select_b_1                                                                                                                        ; 11    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|redist3_rVStage_uid160_lzCountVal_uid86_block_rsrvd_fix_merged_bit_select_c_1                                                                                                                        ; 11    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|redist7_vCount_uid161_lzCountVal_uid86_block_rsrvd_fix_q_2                                                                                                                                           ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|vCount_uid161_lzCountVal_uid86_block_rsrvd_fix_delay                                                                                                                                                 ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|redist10_rVStage_uid152_lzCountVal_uid86_block_rsrvd_fix_b_1                                                                                                                                         ; 19    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|redist17_fracGRS_uid85_block_rsrvd_fix_q_1                                                                                                                                                           ; 31    ; 1              ; 0            ; 1              ; 28     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|redist9_vCount_uid153_lzCountVal_uid86_block_rsrvd_fix_q_3                                                                                                                                           ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|vCount_uid153_lzCountVal_uid86_block_rsrvd_fix_delay                                                                                                                                                 ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|redist20_cmpEQ_stickyBits_cZwF_uid72_block_rsrvd_fix_q_2                                                                                                                                             ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|redist19_rangeFracAddResultMwfp3Dto0_uid84_block_rsrvd_fix_b_1                                                                                                                                       ; 30    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|effSubInvSticky_uid75_block_rsrvd_fix_delay                                                                                                                                                          ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|redist38_frac_aSig_uid23_block_rsrvd_fix_b_4_outputreg                                                                                                                                               ; 26    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|redist38_frac_aSig_uid23_block_rsrvd_fix_b_4                                                                                                                                                         ; 26    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|fracBAddOpPostXor_uid82_block_rsrvd_fix_delay                                                                                                                                                        ; 30    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|alignFracBPostShiftOut_uid69_block_rsrvd_fix_delay                                                                                                                                                   ; 52    ; 1              ; 0            ; 1              ; 49     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|redist4_rightShiftStageSel5Dto4_uid195_alignmentShifter_uid65_block_rsrvd_fix_merged_bit_select_d_1                                                                                                  ; 5     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|redist32_frac_bSig_uid37_block_rsrvd_fix_b_1                                                                                                                                                         ; 26    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|excZ_bSig_uid18_uid38_block_rsrvd_fix_delay                                                                                                                                                          ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|redist24_sigA_uid51_block_rsrvd_fix_b_3                                                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|redist22_sigB_uid52_block_rsrvd_fix_b_3                                                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|redist43_in_0_in_0_1                                                                                                                                                                                 ; 35    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|redist41_fracY_uid11_block_rsrvd_fix_b_1                                                                                                                                                             ; 26    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|redist40_expY_uid12_block_rsrvd_fix_b_1                                                                                                                                                              ; 11    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add|redist42_sigY_uid10_block_rsrvd_fix_b_1                                                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_6_vector_add                                                                                                                                                                                                      ; 66    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|redist14_fracRPreExc_uid117_block_rsrvd_fix_b_2                                                                                                                                                      ; 26    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|redist37_excZ_aSig_uid17_uid24_block_rsrvd_fix_q_4                                                                                                                                                   ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|redist31_excZ_bSig_uid18_uid38_block_rsrvd_fix_q_12                                                                                                                                                  ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|rUdf_uid116_block_rsrvd_fix_delay                                                                                                                                                                    ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|redist16_aMinusA_uid88_block_rsrvd_fix_q_3                                                                                                                                                           ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|redist12_regInputs_uid119_block_rsrvd_fix_q_3                                                                                                                                                        ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|regInputs_uid119_block_rsrvd_fix_delay                                                                                                                                                               ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|rOvf_uid112_block_rsrvd_fix_delay                                                                                                                                                                    ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|redist13_expRPreExc_uid118_block_rsrvd_fix_b_2                                                                                                                                                       ; 11    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|redist15_fracPostNormRndRange_uid103_block_rsrvd_fix_b_1                                                                                                                                             ; 27    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|rBi_uid101_block_rsrvd_fix_delay                                                                                                                                                                     ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|redist1_leftShiftStageSel4Dto3_uid233_fracPostNormExt_uid89_block_rsrvd_fix_merged_bit_select_d_1                                                                                                    ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|redist0_leftShiftStageSel4Dto3_uid233_fracPostNormExt_uid89_block_rsrvd_fix_merged_bit_select_c_1                                                                                                    ; 5     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|redist18_fracGRS_uid85_block_rsrvd_fix_q_3                                                                                                                                                           ; 31    ; 2              ; 0            ; 2              ; 28     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|redist8_vStage_uid155_lzCountVal_uid86_block_rsrvd_fix_b_2                                                                                                                                           ; 15    ; 2              ; 0            ; 2              ; 12     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|signRPostExc_uid140_block_rsrvd_fix_delay                                                                                                                                                            ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|redist34_excI_aSig_uid28_block_rsrvd_fix_q_4                                                                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|redist29_excI_bSig_uid42_block_rsrvd_fix_q_11                                                                                                                                                        ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|redist21_effSub_uid53_block_rsrvd_fix_q_9                                                                                                                                                            ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|redist33_excN_aSig_uid29_block_rsrvd_fix_q_4                                                                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|excN_aSig_uid29_block_rsrvd_fix_delay                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|redist27_excN_bSig_uid43_block_rsrvd_fix_q_11                                                                                                                                                        ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|excN_bSig_uid43_block_rsrvd_fix_delay                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|redist11_signRInfRZRReg_uid138_block_rsrvd_fix_q_3                                                                                                                                                   ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|signRInfRZRReg_uid138_block_rsrvd_fix_delay                                                                                                                                                          ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|excI_aSig_uid28_block_rsrvd_fix_delay                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|redist35_fracXIsZero_uid26_block_rsrvd_fix_q_4                                                                                                                                                       ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|fracXIsZero_uid26_block_rsrvd_fix_delay                                                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|redist28_excI_bSig_uid42_block_rsrvd_fix_q_8                                                                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|excI_bSig_uid42_block_rsrvd_fix_delay                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|redist36_excZ_aSig_uid17_uid24_block_rsrvd_fix_q_1                                                                                                                                                   ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|redist30_excZ_bSig_uid18_uid38_block_rsrvd_fix_q_9                                                                                                                                                   ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|redist23_sigB_uid52_block_rsrvd_fix_b_9                                                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|excR_aSig_uid32_block_rsrvd_fix_delay                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|redist39_exp_aSig_uid22_block_rsrvd_fix_b_8_outputreg                                                                                                                                                ; 11    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|redist39_exp_aSig_uid22_block_rsrvd_fix_b_8_mem_dmem|auto_generated|altsyncram1                                                                                                                      ; 19    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|redist39_exp_aSig_uid22_block_rsrvd_fix_b_8_mem_dmem|auto_generated                                                                                                                                  ; 19    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|redist26_excR_bSig_uid46_block_rsrvd_fix_q_8                                                                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|excR_bSig_uid46_block_rsrvd_fix_delay                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|expXIsMax_uid39_block_rsrvd_fix_delay                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|redist25_sigA_uid51_block_rsrvd_fix_b_9                                                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|redist5_r_uid180_lzCountVal_uid86_block_rsrvd_fix_q_1                                                                                                                                                ; 8     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|redist6_vCount_uid167_lzCountVal_uid86_block_rsrvd_fix_q_1                                                                                                                                           ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|redist2_rVStage_uid160_lzCountVal_uid86_block_rsrvd_fix_merged_bit_select_b_1                                                                                                                        ; 11    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|redist3_rVStage_uid160_lzCountVal_uid86_block_rsrvd_fix_merged_bit_select_c_1                                                                                                                        ; 11    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|redist7_vCount_uid161_lzCountVal_uid86_block_rsrvd_fix_q_2                                                                                                                                           ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|vCount_uid161_lzCountVal_uid86_block_rsrvd_fix_delay                                                                                                                                                 ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|redist10_rVStage_uid152_lzCountVal_uid86_block_rsrvd_fix_b_1                                                                                                                                         ; 19    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|redist17_fracGRS_uid85_block_rsrvd_fix_q_1                                                                                                                                                           ; 31    ; 1              ; 0            ; 1              ; 28     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|redist9_vCount_uid153_lzCountVal_uid86_block_rsrvd_fix_q_3                                                                                                                                           ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|vCount_uid153_lzCountVal_uid86_block_rsrvd_fix_delay                                                                                                                                                 ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|redist20_cmpEQ_stickyBits_cZwF_uid72_block_rsrvd_fix_q_2                                                                                                                                             ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|redist19_rangeFracAddResultMwfp3Dto0_uid84_block_rsrvd_fix_b_1                                                                                                                                       ; 30    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|effSubInvSticky_uid75_block_rsrvd_fix_delay                                                                                                                                                          ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|redist38_frac_aSig_uid23_block_rsrvd_fix_b_4_outputreg                                                                                                                                               ; 26    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|redist38_frac_aSig_uid23_block_rsrvd_fix_b_4                                                                                                                                                         ; 26    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|fracBAddOpPostXor_uid82_block_rsrvd_fix_delay                                                                                                                                                        ; 30    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|alignFracBPostShiftOut_uid69_block_rsrvd_fix_delay                                                                                                                                                   ; 52    ; 1              ; 0            ; 1              ; 49     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|redist4_rightShiftStageSel5Dto4_uid195_alignmentShifter_uid65_block_rsrvd_fix_merged_bit_select_d_1                                                                                                  ; 5     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|redist32_frac_bSig_uid37_block_rsrvd_fix_b_1                                                                                                                                                         ; 26    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|excZ_bSig_uid18_uid38_block_rsrvd_fix_delay                                                                                                                                                          ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|redist24_sigA_uid51_block_rsrvd_fix_b_3                                                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|redist22_sigB_uid52_block_rsrvd_fix_b_3                                                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|redist43_in_0_in_0_1                                                                                                                                                                                 ; 35    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|redist41_fracY_uid11_block_rsrvd_fix_b_1                                                                                                                                                             ; 26    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|redist40_expY_uid12_block_rsrvd_fix_b_1                                                                                                                                                              ; 11    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add|redist42_sigY_uid10_block_rsrvd_fix_b_1                                                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_7_vector_add                                                                                                                                                                                                      ; 66    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|redist14_fracRPreExc_uid117_block_rsrvd_fix_b_2                                                                                                                                                      ; 26    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|redist37_excZ_aSig_uid17_uid24_block_rsrvd_fix_q_4                                                                                                                                                   ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|redist31_excZ_bSig_uid18_uid38_block_rsrvd_fix_q_12                                                                                                                                                  ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|rUdf_uid116_block_rsrvd_fix_delay                                                                                                                                                                    ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|redist16_aMinusA_uid88_block_rsrvd_fix_q_3                                                                                                                                                           ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|redist12_regInputs_uid119_block_rsrvd_fix_q_3                                                                                                                                                        ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|regInputs_uid119_block_rsrvd_fix_delay                                                                                                                                                               ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|rOvf_uid112_block_rsrvd_fix_delay                                                                                                                                                                    ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|redist13_expRPreExc_uid118_block_rsrvd_fix_b_2                                                                                                                                                       ; 11    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|redist15_fracPostNormRndRange_uid103_block_rsrvd_fix_b_1                                                                                                                                             ; 27    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|rBi_uid101_block_rsrvd_fix_delay                                                                                                                                                                     ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|redist1_leftShiftStageSel4Dto3_uid233_fracPostNormExt_uid89_block_rsrvd_fix_merged_bit_select_d_1                                                                                                    ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|redist0_leftShiftStageSel4Dto3_uid233_fracPostNormExt_uid89_block_rsrvd_fix_merged_bit_select_c_1                                                                                                    ; 5     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|redist18_fracGRS_uid85_block_rsrvd_fix_q_3                                                                                                                                                           ; 31    ; 2              ; 0            ; 2              ; 28     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|redist8_vStage_uid155_lzCountVal_uid86_block_rsrvd_fix_b_2                                                                                                                                           ; 15    ; 2              ; 0            ; 2              ; 12     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|signRPostExc_uid140_block_rsrvd_fix_delay                                                                                                                                                            ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|redist34_excI_aSig_uid28_block_rsrvd_fix_q_4                                                                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|redist29_excI_bSig_uid42_block_rsrvd_fix_q_11                                                                                                                                                        ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|redist21_effSub_uid53_block_rsrvd_fix_q_9                                                                                                                                                            ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|redist33_excN_aSig_uid29_block_rsrvd_fix_q_4                                                                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|excN_aSig_uid29_block_rsrvd_fix_delay                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|redist27_excN_bSig_uid43_block_rsrvd_fix_q_11                                                                                                                                                        ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|excN_bSig_uid43_block_rsrvd_fix_delay                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|redist11_signRInfRZRReg_uid138_block_rsrvd_fix_q_3                                                                                                                                                   ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|signRInfRZRReg_uid138_block_rsrvd_fix_delay                                                                                                                                                          ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|excI_aSig_uid28_block_rsrvd_fix_delay                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|redist35_fracXIsZero_uid26_block_rsrvd_fix_q_4                                                                                                                                                       ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|fracXIsZero_uid26_block_rsrvd_fix_delay                                                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|redist28_excI_bSig_uid42_block_rsrvd_fix_q_8                                                                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|excI_bSig_uid42_block_rsrvd_fix_delay                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|redist36_excZ_aSig_uid17_uid24_block_rsrvd_fix_q_1                                                                                                                                                   ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|redist30_excZ_bSig_uid18_uid38_block_rsrvd_fix_q_9                                                                                                                                                   ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|redist23_sigB_uid52_block_rsrvd_fix_b_9                                                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|excR_aSig_uid32_block_rsrvd_fix_delay                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|redist39_exp_aSig_uid22_block_rsrvd_fix_b_8_outputreg                                                                                                                                                ; 11    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|redist39_exp_aSig_uid22_block_rsrvd_fix_b_8_mem_dmem|auto_generated|altsyncram1                                                                                                                      ; 19    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|redist39_exp_aSig_uid22_block_rsrvd_fix_b_8_mem_dmem|auto_generated                                                                                                                                  ; 19    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|redist26_excR_bSig_uid46_block_rsrvd_fix_q_8                                                                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|excR_bSig_uid46_block_rsrvd_fix_delay                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|expXIsMax_uid39_block_rsrvd_fix_delay                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|redist25_sigA_uid51_block_rsrvd_fix_b_9                                                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|redist5_r_uid180_lzCountVal_uid86_block_rsrvd_fix_q_1                                                                                                                                                ; 8     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|redist6_vCount_uid167_lzCountVal_uid86_block_rsrvd_fix_q_1                                                                                                                                           ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|redist2_rVStage_uid160_lzCountVal_uid86_block_rsrvd_fix_merged_bit_select_b_1                                                                                                                        ; 11    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|redist3_rVStage_uid160_lzCountVal_uid86_block_rsrvd_fix_merged_bit_select_c_1                                                                                                                        ; 11    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|redist7_vCount_uid161_lzCountVal_uid86_block_rsrvd_fix_q_2                                                                                                                                           ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|vCount_uid161_lzCountVal_uid86_block_rsrvd_fix_delay                                                                                                                                                 ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|redist10_rVStage_uid152_lzCountVal_uid86_block_rsrvd_fix_b_1                                                                                                                                         ; 19    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|redist17_fracGRS_uid85_block_rsrvd_fix_q_1                                                                                                                                                           ; 31    ; 1              ; 0            ; 1              ; 28     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|redist9_vCount_uid153_lzCountVal_uid86_block_rsrvd_fix_q_3                                                                                                                                           ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|vCount_uid153_lzCountVal_uid86_block_rsrvd_fix_delay                                                                                                                                                 ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|redist20_cmpEQ_stickyBits_cZwF_uid72_block_rsrvd_fix_q_2                                                                                                                                             ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|redist19_rangeFracAddResultMwfp3Dto0_uid84_block_rsrvd_fix_b_1                                                                                                                                       ; 30    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|effSubInvSticky_uid75_block_rsrvd_fix_delay                                                                                                                                                          ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|redist38_frac_aSig_uid23_block_rsrvd_fix_b_4_outputreg                                                                                                                                               ; 26    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|redist38_frac_aSig_uid23_block_rsrvd_fix_b_4                                                                                                                                                         ; 26    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|fracBAddOpPostXor_uid82_block_rsrvd_fix_delay                                                                                                                                                        ; 30    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|alignFracBPostShiftOut_uid69_block_rsrvd_fix_delay                                                                                                                                                   ; 52    ; 1              ; 0            ; 1              ; 49     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|redist4_rightShiftStageSel5Dto4_uid195_alignmentShifter_uid65_block_rsrvd_fix_merged_bit_select_d_1                                                                                                  ; 5     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|redist32_frac_bSig_uid37_block_rsrvd_fix_b_1                                                                                                                                                         ; 26    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|excZ_bSig_uid18_uid38_block_rsrvd_fix_delay                                                                                                                                                          ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|redist24_sigA_uid51_block_rsrvd_fix_b_3                                                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|redist22_sigB_uid52_block_rsrvd_fix_b_3                                                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|redist43_in_0_in_0_1                                                                                                                                                                                 ; 35    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|redist41_fracY_uid11_block_rsrvd_fix_b_1                                                                                                                                                             ; 26    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|redist40_expY_uid12_block_rsrvd_fix_b_1                                                                                                                                                              ; 11    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add|redist42_sigY_uid10_block_rsrvd_fix_b_1                                                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_8_vector_add                                                                                                                                                                                                      ; 66    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|redist14_fracRPreExc_uid117_block_rsrvd_fix_b_2                                                                                                                                                      ; 26    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|redist37_excZ_aSig_uid17_uid24_block_rsrvd_fix_q_4                                                                                                                                                   ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|redist31_excZ_bSig_uid18_uid38_block_rsrvd_fix_q_12                                                                                                                                                  ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|rUdf_uid116_block_rsrvd_fix_delay                                                                                                                                                                    ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|redist16_aMinusA_uid88_block_rsrvd_fix_q_3                                                                                                                                                           ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|redist12_regInputs_uid119_block_rsrvd_fix_q_3                                                                                                                                                        ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|regInputs_uid119_block_rsrvd_fix_delay                                                                                                                                                               ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|rOvf_uid112_block_rsrvd_fix_delay                                                                                                                                                                    ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|redist13_expRPreExc_uid118_block_rsrvd_fix_b_2                                                                                                                                                       ; 11    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|redist15_fracPostNormRndRange_uid103_block_rsrvd_fix_b_1                                                                                                                                             ; 27    ; 1              ; 0            ; 1              ; 24     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|rBi_uid101_block_rsrvd_fix_delay                                                                                                                                                                     ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|redist1_leftShiftStageSel4Dto3_uid233_fracPostNormExt_uid89_block_rsrvd_fix_merged_bit_select_d_1                                                                                                    ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|redist0_leftShiftStageSel4Dto3_uid233_fracPostNormExt_uid89_block_rsrvd_fix_merged_bit_select_c_1                                                                                                    ; 5     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|redist18_fracGRS_uid85_block_rsrvd_fix_q_3                                                                                                                                                           ; 31    ; 2              ; 0            ; 2              ; 28     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|redist8_vStage_uid155_lzCountVal_uid86_block_rsrvd_fix_b_2                                                                                                                                           ; 15    ; 2              ; 0            ; 2              ; 12     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|signRPostExc_uid140_block_rsrvd_fix_delay                                                                                                                                                            ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|redist34_excI_aSig_uid28_block_rsrvd_fix_q_4                                                                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|redist29_excI_bSig_uid42_block_rsrvd_fix_q_11                                                                                                                                                        ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|redist21_effSub_uid53_block_rsrvd_fix_q_9                                                                                                                                                            ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|redist33_excN_aSig_uid29_block_rsrvd_fix_q_4                                                                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|excN_aSig_uid29_block_rsrvd_fix_delay                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|redist27_excN_bSig_uid43_block_rsrvd_fix_q_11                                                                                                                                                        ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|excN_bSig_uid43_block_rsrvd_fix_delay                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|redist11_signRInfRZRReg_uid138_block_rsrvd_fix_q_3                                                                                                                                                   ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|signRInfRZRReg_uid138_block_rsrvd_fix_delay                                                                                                                                                          ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|excI_aSig_uid28_block_rsrvd_fix_delay                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|redist35_fracXIsZero_uid26_block_rsrvd_fix_q_4                                                                                                                                                       ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|fracXIsZero_uid26_block_rsrvd_fix_delay                                                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|redist28_excI_bSig_uid42_block_rsrvd_fix_q_8                                                                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|excI_bSig_uid42_block_rsrvd_fix_delay                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|redist36_excZ_aSig_uid17_uid24_block_rsrvd_fix_q_1                                                                                                                                                   ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|redist30_excZ_bSig_uid18_uid38_block_rsrvd_fix_q_9                                                                                                                                                   ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|redist23_sigB_uid52_block_rsrvd_fix_b_9                                                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|excR_aSig_uid32_block_rsrvd_fix_delay                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|redist39_exp_aSig_uid22_block_rsrvd_fix_b_8_outputreg                                                                                                                                                ; 11    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|redist39_exp_aSig_uid22_block_rsrvd_fix_b_8_mem_dmem|auto_generated|altsyncram1                                                                                                                      ; 19    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|redist39_exp_aSig_uid22_block_rsrvd_fix_b_8_mem_dmem|auto_generated                                                                                                                                  ; 19    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|redist26_excR_bSig_uid46_block_rsrvd_fix_q_8                                                                                                                                                         ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|excR_bSig_uid46_block_rsrvd_fix_delay                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|expXIsMax_uid39_block_rsrvd_fix_delay                                                                                                                                                                ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|redist25_sigA_uid51_block_rsrvd_fix_b_9                                                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|redist5_r_uid180_lzCountVal_uid86_block_rsrvd_fix_q_1                                                                                                                                                ; 8     ; 1              ; 0            ; 1              ; 5      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|redist6_vCount_uid167_lzCountVal_uid86_block_rsrvd_fix_q_1                                                                                                                                           ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|redist2_rVStage_uid160_lzCountVal_uid86_block_rsrvd_fix_merged_bit_select_b_1                                                                                                                        ; 11    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|redist3_rVStage_uid160_lzCountVal_uid86_block_rsrvd_fix_merged_bit_select_c_1                                                                                                                        ; 11    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|redist7_vCount_uid161_lzCountVal_uid86_block_rsrvd_fix_q_2                                                                                                                                           ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|vCount_uid161_lzCountVal_uid86_block_rsrvd_fix_delay                                                                                                                                                 ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|redist10_rVStage_uid152_lzCountVal_uid86_block_rsrvd_fix_b_1                                                                                                                                         ; 19    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|redist17_fracGRS_uid85_block_rsrvd_fix_q_1                                                                                                                                                           ; 31    ; 1              ; 0            ; 1              ; 28     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|redist9_vCount_uid153_lzCountVal_uid86_block_rsrvd_fix_q_3                                                                                                                                           ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|vCount_uid153_lzCountVal_uid86_block_rsrvd_fix_delay                                                                                                                                                 ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|redist20_cmpEQ_stickyBits_cZwF_uid72_block_rsrvd_fix_q_2                                                                                                                                             ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|redist19_rangeFracAddResultMwfp3Dto0_uid84_block_rsrvd_fix_b_1                                                                                                                                       ; 30    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|effSubInvSticky_uid75_block_rsrvd_fix_delay                                                                                                                                                          ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|redist38_frac_aSig_uid23_block_rsrvd_fix_b_4_outputreg                                                                                                                                               ; 26    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|redist38_frac_aSig_uid23_block_rsrvd_fix_b_4                                                                                                                                                         ; 26    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|fracBAddOpPostXor_uid82_block_rsrvd_fix_delay                                                                                                                                                        ; 30    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|alignFracBPostShiftOut_uid69_block_rsrvd_fix_delay                                                                                                                                                   ; 52    ; 1              ; 0            ; 1              ; 49     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|redist4_rightShiftStageSel5Dto4_uid195_alignmentShifter_uid65_block_rsrvd_fix_merged_bit_select_d_1                                                                                                  ; 5     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|redist32_frac_bSig_uid37_block_rsrvd_fix_b_1                                                                                                                                                         ; 26    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|excZ_bSig_uid18_uid38_block_rsrvd_fix_delay                                                                                                                                                          ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|redist24_sigA_uid51_block_rsrvd_fix_b_3                                                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|redist22_sigB_uid52_block_rsrvd_fix_b_3                                                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|redist43_in_0_in_0_1                                                                                                                                                                                 ; 35    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|redist41_fracY_uid11_block_rsrvd_fix_b_1                                                                                                                                                             ; 26    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|redist40_expY_uid12_block_rsrvd_fix_b_1                                                                                                                                                              ; 11    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add|redist42_sigY_uid10_block_rsrvd_fix_b_1                                                                                                                                                              ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|thei_add_9_vector_add                                                                                                                                                                                                      ; 66    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|redist0_i_unnamed_vector_add14_q_14_mem_dmem|auto_generated|altsyncram1                                                                                                                                                    ; 45    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|redist0_i_unnamed_vector_add14_q_14_mem_dmem|auto_generated                                                                                                                                                                ; 45    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|i_unnamed_vector_add14_delay                                                                                                                                                                                               ; 35    ; 1              ; 0            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x|redist1_sync_in_aunroll_x_in_i_valid_14                                                                                                                                                                                    ; 4     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x|thei_sfc_logic_c0_entry_vector_add_c0_enter_vector_add12_aunroll_x                                                                                                                                                                                                                            ; 1028  ; 193            ; 385          ; 193            ; 546    ; 193             ; 193           ; 193             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_sfc_c0_entry_vector_add_c0_enter_vector_add_aunroll_x                                                                                                                                                                                                                                                                                               ; 1029  ; 33             ; 0            ; 33             ; 547    ; 33              ; 33            ; 33              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_acl_push_i1_throttle_push_vector_add|thei_acl_push_i1_throttle_push_vector_add_reg                                                                                                                                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_acl_push_i1_throttle_push_vector_add|thei_acl_push_i1_throttle_push_vector_add22|fifo                                                                                                                                                                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_acl_push_i1_throttle_push_vector_add|thei_acl_push_i1_throttle_push_vector_add22                                                                                                                                                                                                                                                                    ; 15    ; 23             ; 0            ; 23             ; 19     ; 23              ; 23            ; 23              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_acl_push_i1_throttle_push_vector_add                                                                                                                                                                                                                                                                                                                ; 6     ; 1              ; 0            ; 1              ; 12     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|i_unnamed_vector_add19_delay                                                                                                                                                                                                                                                                                                                             ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_a_load_0_vector_add_aunroll_x|thereaddata_reg_memcoalesce_a_load_0_vector_add0_aunroll_x                                                                                                                                                                                                                                           ; 516   ; 0              ; 0            ; 0              ; 514    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_a_load_0_vector_add_aunroll_x|thei_load_memcoalesce_a_load_0_vector_add9|lsu_wide|lsu_wide|bursting_read|pipelined_read|rd_back_wfifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                                 ; 4     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_a_load_0_vector_add_aunroll_x|thei_load_memcoalesce_a_load_0_vector_add9|lsu_wide|lsu_wide|bursting_read|pipelined_read|rd_back_wfifo|auto_generated|dpfifo|usedw_counter                                                                                                                                                          ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_a_load_0_vector_add_aunroll_x|thei_load_memcoalesce_a_load_0_vector_add9|lsu_wide|lsu_wide|bursting_read|pipelined_read|rd_back_wfifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                                             ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_a_load_0_vector_add_aunroll_x|thei_load_memcoalesce_a_load_0_vector_add9|lsu_wide|lsu_wide|bursting_read|pipelined_read|rd_back_wfifo|auto_generated|dpfifo|two_comparison                                                                                                                                                         ; 16    ; 8              ; 0            ; 8              ; 1      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_a_load_0_vector_add_aunroll_x|thei_load_memcoalesce_a_load_0_vector_add9|lsu_wide|lsu_wide|bursting_read|pipelined_read|rd_back_wfifo|auto_generated|dpfifo|almost_full_comparer                                                                                                                                                   ; 16    ; 8              ; 0            ; 8              ; 1      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_a_load_0_vector_add_aunroll_x|thei_load_memcoalesce_a_load_0_vector_add9|lsu_wide|lsu_wide|bursting_read|pipelined_read|rd_back_wfifo|auto_generated|dpfifo|FIFOram                                                                                                                                                                ; 532   ; 0              ; 0            ; 0              ; 512    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_a_load_0_vector_add_aunroll_x|thei_load_memcoalesce_a_load_0_vector_add9|lsu_wide|lsu_wide|bursting_read|pipelined_read|rd_back_wfifo|auto_generated|dpfifo                                                                                                                                                                        ; 517   ; 0              ; 0            ; 0              ; 513    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_a_load_0_vector_add_aunroll_x|thei_load_memcoalesce_a_load_0_vector_add9|lsu_wide|lsu_wide|bursting_read|pipelined_read|rd_back_wfifo|auto_generated                                                                                                                                                                               ; 516   ; 0              ; 0            ; 0              ; 513    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_a_load_0_vector_add_aunroll_x|thei_load_memcoalesce_a_load_0_vector_add9|lsu_wide|lsu_wide|bursting_read|pipelined_read|rd_request_fifo|auto_generated|dpfifo|wr_ptr                                                                                                                                                               ; 4     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_a_load_0_vector_add_aunroll_x|thei_load_memcoalesce_a_load_0_vector_add9|lsu_wide|lsu_wide|bursting_read|pipelined_read|rd_request_fifo|auto_generated|dpfifo|usedw_counter                                                                                                                                                        ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_a_load_0_vector_add_aunroll_x|thei_load_memcoalesce_a_load_0_vector_add9|lsu_wide|lsu_wide|bursting_read|pipelined_read|rd_request_fifo|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                                           ; 4     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_a_load_0_vector_add_aunroll_x|thei_load_memcoalesce_a_load_0_vector_add9|lsu_wide|lsu_wide|bursting_read|pipelined_read|rd_request_fifo|auto_generated|dpfifo|two_comparison                                                                                                                                                       ; 16    ; 8              ; 0            ; 8              ; 1      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_a_load_0_vector_add_aunroll_x|thei_load_memcoalesce_a_load_0_vector_add9|lsu_wide|lsu_wide|bursting_read|pipelined_read|rd_request_fifo|auto_generated|dpfifo|almost_full_comparer                                                                                                                                                 ; 16    ; 8              ; 0            ; 8              ; 1      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_a_load_0_vector_add_aunroll_x|thei_load_memcoalesce_a_load_0_vector_add9|lsu_wide|lsu_wide|bursting_read|pipelined_read|rd_request_fifo|auto_generated|dpfifo|FIFOram                                                                                                                                                              ; 48    ; 0              ; 0            ; 0              ; 28     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_a_load_0_vector_add_aunroll_x|thei_load_memcoalesce_a_load_0_vector_add9|lsu_wide|lsu_wide|bursting_read|pipelined_read|rd_request_fifo|auto_generated|dpfifo                                                                                                                                                                      ; 33    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_a_load_0_vector_add_aunroll_x|thei_load_memcoalesce_a_load_0_vector_add9|lsu_wide|lsu_wide|bursting_read|pipelined_read|rd_request_fifo|auto_generated                                                                                                                                                                             ; 32    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_a_load_0_vector_add_aunroll_x|thei_load_memcoalesce_a_load_0_vector_add9|lsu_wide|lsu_wide|bursting_read|pipelined_read|GEN_SINGLE_WORD_RD_NEXT.offset_fifo|subfifo|fifo_state|is_almost_full_compare|auto_generated                                                                                                               ; 16    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_a_load_0_vector_add_aunroll_x|thei_load_memcoalesce_a_load_0_vector_add9|lsu_wide|lsu_wide|bursting_read|pipelined_read|GEN_SINGLE_WORD_RD_NEXT.offset_fifo|subfifo|fifo_state|is_almost_empty_compare|auto_generated                                                                                                              ; 16    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_a_load_0_vector_add_aunroll_x|thei_load_memcoalesce_a_load_0_vector_add9|lsu_wide|lsu_wide|bursting_read|pipelined_read|GEN_SINGLE_WORD_RD_NEXT.offset_fifo|subfifo|rd_ptr|auto_generated                                                                                                                                          ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_a_load_0_vector_add_aunroll_x|thei_load_memcoalesce_a_load_0_vector_add9|lsu_wide|lsu_wide|bursting_read|pipelined_read|GEN_SINGLE_WORD_RD_NEXT.offset_fifo|subfifo|last_row_data_out_mux|auto_generated                                                                                                                           ; 264   ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_a_load_0_vector_add_aunroll_x|thei_load_memcoalesce_a_load_0_vector_add9|lsu_wide|lsu_wide|bursting_read|pipelined_read                                                                                                                                                                                                            ; 570   ; 70             ; 22           ; 70             ; 614    ; 70              ; 70            ; 70              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_a_load_0_vector_add_aunroll_x|thei_load_memcoalesce_a_load_0_vector_add9|lsu_wide|lsu_wide|bursting_read|coalescer                                                                                                                                                                                                                 ; 34    ; 0              ; 6            ; 0              ; 30     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_a_load_0_vector_add_aunroll_x|thei_load_memcoalesce_a_load_0_vector_add9|lsu_wide|lsu_wide|bursting_read|GEN_PIPE_INPUT.in_pipeline                                                                                                                                                                                                ; 35    ; 0              ; 0            ; 0              ; 33     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_a_load_0_vector_add_aunroll_x|thei_load_memcoalesce_a_load_0_vector_add9|lsu_wide|lsu_wide|bursting_read                                                                                                                                                                                                                           ; 551   ; 2              ; 2            ; 2              ; 615    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_a_load_0_vector_add_aunroll_x|thei_load_memcoalesce_a_load_0_vector_add9|lsu_wide|lsu_wide|u_permute_address                                                                                                                                                                                                                       ; 30    ; 0              ; 0            ; 0              ; 30     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_a_load_0_vector_add_aunroll_x|thei_load_memcoalesce_a_load_0_vector_add9|lsu_wide|lsu_wide|acl_reset_handler_inst|reset_fanout_pipeline|reset_sync_fanout_pipeline_inst                                                                                                                                                            ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_a_load_0_vector_add_aunroll_x|thei_load_memcoalesce_a_load_0_vector_add9|lsu_wide|lsu_wide|acl_reset_handler_inst|reset_fanout_pipeline|pulse_extender                                                                                                                                                                             ; 2     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_a_load_0_vector_add_aunroll_x|thei_load_memcoalesce_a_load_0_vector_add9|lsu_wide|lsu_wide|acl_reset_handler_inst|reset_fanout_pipeline|GEN_SYNCHRONIZER.reset_synchronizer                                                                                                                                                        ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_a_load_0_vector_add_aunroll_x|thei_load_memcoalesce_a_load_0_vector_add9|lsu_wide|lsu_wide|acl_reset_handler_inst|reset_fanout_pipeline                                                                                                                                                                                            ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_a_load_0_vector_add_aunroll_x|thei_load_memcoalesce_a_load_0_vector_add9|lsu_wide|lsu_wide|acl_reset_handler_inst                                                                                                                                                                                                                  ; 2     ; 1              ; 0            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_a_load_0_vector_add_aunroll_x|thei_load_memcoalesce_a_load_0_vector_add9|lsu_wide|lsu_wide                                                                                                                                                                                                                                         ; 1736  ; 521            ; 1154         ; 521            ; 1136   ; 521             ; 521           ; 521             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_a_load_0_vector_add_aunroll_x|thei_load_memcoalesce_a_load_0_vector_add9|lsu_wide                                                                                                                                                                                                                                                  ; 1480  ; 290            ; 1            ; 290            ; 849    ; 290             ; 290           ; 290             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_a_load_0_vector_add_aunroll_x|thei_load_memcoalesce_a_load_0_vector_add9|acl_reset_handler_inst|reset_fanout_pipeline|reset_sync_fanout_pipeline_inst                                                                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_a_load_0_vector_add_aunroll_x|thei_load_memcoalesce_a_load_0_vector_add9|acl_reset_handler_inst|reset_fanout_pipeline|pulse_extender                                                                                                                                                                                               ; 2     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_a_load_0_vector_add_aunroll_x|thei_load_memcoalesce_a_load_0_vector_add9|acl_reset_handler_inst|reset_fanout_pipeline|GEN_SYNCHRONIZER.reset_synchronizer                                                                                                                                                                          ; 3     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_a_load_0_vector_add_aunroll_x|thei_load_memcoalesce_a_load_0_vector_add9|acl_reset_handler_inst|reset_fanout_pipeline                                                                                                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_a_load_0_vector_add_aunroll_x|thei_load_memcoalesce_a_load_0_vector_add9|acl_reset_handler_inst                                                                                                                                                                                                                                    ; 2     ; 1              ; 0            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_a_load_0_vector_add_aunroll_x|thei_load_memcoalesce_a_load_0_vector_add9                                                                                                                                                                                                                                                           ; 1480  ; 1256           ; 0            ; 1256           ; 910    ; 1256            ; 1256          ; 1256            ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region|thei_load_memcoalesce_a_load_0_vector_add_aunroll_x                                                                                                                                                                                                                                                                                                      ; 330   ; 1              ; 35           ; 1              ; 840    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thebb_vector_add_B0_stall_region                                                                                                                                                                                                                                                                                                                                                          ; 974   ; 0              ; 0            ; 0              ; 981    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thevector_add_B0_branch                                                                                                                                                                                                                                                                                                                                                                   ; 4     ; 0              ; 2            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0|thevector_add_B0_merge                                                                                                                                                                                                                                                                                                                                                                    ; 4     ; 0              ; 2            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function|thebb_vector_add_B0                                                                                                                                                                                                                                                                                                                                                                                           ; 974   ; 0              ; 0            ; 0              ; 981    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel|thevector_add_function                                                                                                                                                                                                                                                                                                                                                                                                               ; 1166  ; 1              ; 192          ; 1              ; 981    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0|kernel                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 1711  ; 1              ; 544          ; 1              ; 982    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_inst_0                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 1710  ; 0              ; 0            ; 0              ; 982    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_id_iter_inst_0|work_item_iterator                                                                                                                                                                                                                                                                                                                                                                                                                  ; 488   ; 294            ; 97           ; 294            ; 292    ; 294             ; 294           ; 294             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_id_iter_inst_0|group_id_fifo|scfifo_component|auto_generated|dpfifo|wr_ptr                                                                                                                                                                                                                                                                                                                                                                         ; 4     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_id_iter_inst_0|group_id_fifo|scfifo_component|auto_generated|dpfifo|usedw_counter                                                                                                                                                                                                                                                                                                                                                                  ; 5     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_id_iter_inst_0|group_id_fifo|scfifo_component|auto_generated|dpfifo|rd_ptr_msb                                                                                                                                                                                                                                                                                                                                                                     ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_id_iter_inst_0|group_id_fifo|scfifo_component|auto_generated|dpfifo|three_comparison                                                                                                                                                                                                                                                                                                                                                               ; 4     ; 2              ; 0            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_id_iter_inst_0|group_id_fifo|scfifo_component|auto_generated|dpfifo|almost_full_comparer                                                                                                                                                                                                                                                                                                                                                           ; 4     ; 2              ; 0            ; 2              ; 1      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_id_iter_inst_0|group_id_fifo|scfifo_component|auto_generated|dpfifo|FIFOram                                                                                                                                                                                                                                                                                                                                                                        ; 200   ; 0              ; 0            ; 0              ; 192    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_id_iter_inst_0|group_id_fifo|scfifo_component|auto_generated|dpfifo                                                                                                                                                                                                                                                                                                                                                                                ; 197   ; 0              ; 0            ; 0              ; 196    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_id_iter_inst_0|group_id_fifo|scfifo_component|auto_generated                                                                                                                                                                                                                                                                                                                                                                                       ; 196   ; 1              ; 0            ; 1              ; 197    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_id_iter_inst_0|group_id_fifo                                                                                                                                                                                                                                                                                                                                                                                                                       ; 196   ; 0              ; 0            ; 0              ; 194    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_id_iter_inst_0|use_base_inst                                                                                                                                                                                                                                                                                                                                                                                                                       ; 5     ; 0              ; 4            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_id_iter_inst_0|acl_valid                                                                                                                                                                                                                                                                                                                                                                                                                           ; 5     ; 0              ; 4            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_id_iter_inst_0|register_block[2].acl_grid                                                                                                                                                                                                                                                                                                                                                                                                          ; 36    ; 0              ; 4            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_id_iter_inst_0|register_block[2].acl_lid                                                                                                                                                                                                                                                                                                                                                                                                           ; 36    ; 0              ; 4            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_id_iter_inst_0|register_block[2].acl_gid                                                                                                                                                                                                                                                                                                                                                                                                           ; 36    ; 0              ; 4            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_id_iter_inst_0|register_block[1].acl_grid                                                                                                                                                                                                                                                                                                                                                                                                          ; 36    ; 0              ; 4            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_id_iter_inst_0|register_block[1].acl_lid                                                                                                                                                                                                                                                                                                                                                                                                           ; 36    ; 0              ; 4            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_id_iter_inst_0|register_block[1].acl_gid                                                                                                                                                                                                                                                                                                                                                                                                           ; 36    ; 0              ; 4            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_id_iter_inst_0|register_block[0].acl_grid                                                                                                                                                                                                                                                                                                                                                                                                          ; 36    ; 0              ; 4            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_id_iter_inst_0|register_block[0].acl_lid                                                                                                                                                                                                                                                                                                                                                                                                           ; 36    ; 0              ; 4            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_id_iter_inst_0|register_block[0].acl_gid                                                                                                                                                                                                                                                                                                                                                                                                           ; 36    ; 0              ; 4            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_id_iter_inst_0                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 389   ; 2              ; 0            ; 2              ; 292    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_cra_slave_inst                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 85    ; 0              ; 2            ; 0              ; 707    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_finish_detector|ndrange_completed|acl_reset_handler_inst|reset_fanout_pipeline|reset_sync_fanout_pipeline_inst                                                                                                                                                                                                                                                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_finish_detector|ndrange_completed|acl_reset_handler_inst|reset_fanout_pipeline|pulse_extender                                                                                                                                                                                                                                                                                                                                                      ; 2     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_finish_detector|ndrange_completed|acl_reset_handler_inst|reset_fanout_pipeline                                                                                                                                                                                                                                                                                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_finish_detector|ndrange_completed|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                                                                                           ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_finish_detector|ndrange_completed                                                                                                                                                                                                                                                                                                                                                                                                                  ; 5     ; 1              ; 0            ; 1              ; 96     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_finish_detector|ndrange_sum|acl_reset_handler_inst|reset_fanout_pipeline|reset_sync_fanout_pipeline_inst                                                                                                                                                                                                                                                                                                                                           ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_finish_detector|ndrange_sum|acl_reset_handler_inst|reset_fanout_pipeline|pulse_extender                                                                                                                                                                                                                                                                                                                                                            ; 2     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_finish_detector|ndrange_sum|acl_reset_handler_inst|reset_fanout_pipeline                                                                                                                                                                                                                                                                                                                                                                           ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_finish_detector|ndrange_sum|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                                                                                                 ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_finish_detector|ndrange_sum                                                                                                                                                                                                                                                                                                                                                                                                                        ; 36    ; 0              ; 0            ; 0              ; 96     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_finish_detector|acl_reset_handler_inst|reset_fanout_pipeline|reset_sync_fanout_pipeline_inst                                                                                                                                                                                                                                                                                                                                                       ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_finish_detector|acl_reset_handler_inst|reset_fanout_pipeline|pulse_extender                                                                                                                                                                                                                                                                                                                                                                        ; 2     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_finish_detector|acl_reset_handler_inst|reset_fanout_pipeline                                                                                                                                                                                                                                                                                                                                                                                       ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_finish_detector|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                                                                                                             ; 2     ; 1              ; 0            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_finish_detector                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 41    ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst|vector_add_workgroup_dispatcher                                                                                                                                                                                                                                                                                                                                                                                                                               ; 197   ; 0              ; 1            ; 0              ; 195    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system|vector_add_std_ic_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 859   ; 0              ; 0            ; 0              ; 1044   ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|vector_add_system                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 339   ; 0              ; 0            ; 0              ; 391    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|cra_root|acl_reset_handler_inst|reset_fanout_pipeline|reset_sync_fanout_pipeline_inst                                                                                                                                                                                                                                                                                                                                                                                                                  ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|cra_root|acl_reset_handler_inst|reset_fanout_pipeline|pulse_extender                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 2     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|cra_root|acl_reset_handler_inst|reset_fanout_pipeline                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|cra_root|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|cra_root                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 159   ; 0              ; 14           ; 0              ; 145    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|avs_vector_add_cra_cra_ring|acl_reset_handler_inst|reset_fanout_pipeline|reset_sync_fanout_pipeline_inst                                                                                                                                                                                                                                                                                                                                                                                               ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|avs_vector_add_cra_cra_ring|acl_reset_handler_inst|reset_fanout_pipeline|pulse_extender                                                                                                                                                                                                                                                                                                                                                                                                                ; 2     ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|avs_vector_add_cra_cra_ring|acl_reset_handler_inst|reset_fanout_pipeline                                                                                                                                                                                                                                                                                                                                                                                                                               ; 2     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|avs_vector_add_cra_cra_ring|acl_reset_handler_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 2     ; 1              ; 0            ; 1              ; 2      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|avs_vector_add_cra_cra_ring                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 146   ; 0              ; 0            ; 0              ; 157    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|rst_controller_003|alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|rst_controller_003|alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|rst_controller_003                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|rst_controller_002|alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|rst_controller_002|alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|rst_controller_002                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|rst_controller_001|alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|rst_controller_001|alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|rst_controller_001                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|rst_controller|alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|rst_controller                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|irq_mapper_001                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 0     ; 32             ; 0            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|irq_mapper                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 1     ; 31             ; 0            ; 31             ; 32     ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_3|address_span_extender_kernel_windowed_slave_translator                                                                                                                                                                                                                                                                                                                                                                                                                     ; 596   ; 4              ; 5            ; 4              ; 578    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_3|clock_cross_kernel_mem1_m0_translator                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 589   ; 18             ; 2            ; 18             ; 590    ; 18              ; 18            ; 18              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_3                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 581   ; 0              ; 0            ; 0              ; 578    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|avalon_st_adapter_001|error_adapter_0                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|avalon_st_adapter_001                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|avalon_st_adapter|error_adapter_0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|avalon_st_adapter                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|rsp_mux|arb|adder                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|rsp_mux|arb                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|rsp_mux                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 185   ; 0              ; 0            ; 0              ; 93     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|rsp_demux_001                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 94    ; 1              ; 2            ; 1              ; 92     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|rsp_demux                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 94    ; 1              ; 2            ; 1              ; 92     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|cmd_mux_001                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 94    ; 0              ; 2            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|cmd_mux                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 94    ; 0              ; 2            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|cmd_demux                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 96    ; 4              ; 2            ; 4              ; 183    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|pipe_stage_host_ctrl_m0_limiter                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 186   ; 0              ; 0            ; 0              ; 185    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|router_002|the_default_decode                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|router_002                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 92    ; 0              ; 2            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|router_001|the_default_decode                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|router_001                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 92    ; 0              ; 2            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|router|the_default_decode                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|router                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 92    ; 0              ; 3            ; 0              ; 92     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|version_id_s_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 132   ; 39             ; 0            ; 39             ; 91     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|version_id_s_agent|uncompressor                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 30    ; 1              ; 0            ; 1              ; 28     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|version_id_s_agent                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 259   ; 39             ; 39           ; 39             ; 276    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|acl_kernel_interface_ctrl_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 132   ; 39             ; 0            ; 39             ; 91     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|acl_kernel_interface_ctrl_agent|uncompressor                                                                                                                                                                                                                                                                                                                                                                                                                               ; 30    ; 1              ; 0            ; 1              ; 28     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|acl_kernel_interface_ctrl_agent                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 259   ; 39             ; 39           ; 39             ; 276    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|pipe_stage_host_ctrl_m0_agent                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 153   ; 31             ; 60           ; 31             ; 124    ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|version_id_s_translator                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 99    ; 6              ; 15           ; 6              ; 35     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|acl_kernel_interface_ctrl_translator                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 99    ; 4              ; 2            ; 4              ; 88     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2|pipe_stage_host_ctrl_m0_translator                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 100   ; 10             ; 2            ; 10             ; 93     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_2                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 124   ; 0              ; 0            ; 0              ; 89     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|avalon_st_adapter|error_adapter_0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|avalon_st_adapter                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|rsp_mux_001                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 120   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|rsp_mux                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 120   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|rsp_demux                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 121   ; 4              ; 2            ; 4              ; 235    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|cmd_mux|arb|adder                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|cmd_mux|arb                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 6     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|cmd_mux                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 237   ; 0              ; 0            ; 0              ; 119    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|cmd_demux_001                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 120   ; 1              ; 2            ; 1              ; 118    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|cmd_demux                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 120   ; 1              ; 2            ; 1              ; 118    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|pipe_stage_host_ctrl_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub|subtract                                                                                                                                                                                                                                                                                                                                                               ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|pipe_stage_host_ctrl_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|dc_sub                                                                                                                                                                                                                                                                                                                                                                        ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|pipe_stage_host_ctrl_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub|subtract                                                                                                                                                                                                                                                                                                                                                               ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|pipe_stage_host_ctrl_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|db_sub                                                                                                                                                                                                                                                                                                                                                                        ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|pipe_stage_host_ctrl_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub|subtract                                                                                                                                                                                                                                                                                                                                                               ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|pipe_stage_host_ctrl_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|da_sub                                                                                                                                                                                                                                                                                                                                                                        ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|pipe_stage_host_ctrl_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub|subtract                                                                                                                                                                                                                                                                                                                                                               ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|pipe_stage_host_ctrl_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|bc_sub                                                                                                                                                                                                                                                                                                                                                                        ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|pipe_stage_host_ctrl_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub|subtract                                                                                                                                                                                                                                                                                                                                                               ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|pipe_stage_host_ctrl_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ac_sub                                                                                                                                                                                                                                                                                                                                                                        ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|pipe_stage_host_ctrl_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub|subtract                                                                                                                                                                                                                                                                                                                                                               ; 17    ; 1              ; 0            ; 1              ; 8      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|pipe_stage_host_ctrl_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min|ab_sub                                                                                                                                                                                                                                                                                                                                                                        ; 16    ; 2              ; 0            ; 2              ; 8      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|pipe_stage_host_ctrl_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_min                                                                                                                                                                                                                                                                                                                                                                               ; 31    ; 0              ; 2            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|pipe_stage_host_ctrl_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|the_burstwrap_increment                                                                                                                                                                                                                                                                                                                                                               ; 7     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|pipe_stage_host_ctrl_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|align_address_to_size                                                                                                                                                                                                                                                                                                                                                                 ; 29    ; 5              ; 0            ; 5              ; 23     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|pipe_stage_host_ctrl_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                                                                                                                                                                                                                                                       ; 120   ; 0              ; 0            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|pipe_stage_host_ctrl_s0_burst_adapter                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 120   ; 0              ; 0            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|router_002|the_default_decode                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 0     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|router_002                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 118   ; 0              ; 2            ; 0              ; 118    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|router_001|the_default_decode                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|router_001                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 118   ; 3              ; 3            ; 3              ; 118    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|router|the_default_decode                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|router                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 118   ; 3              ; 3            ; 3              ; 118    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|pipe_stage_host_ctrl_s0_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|pipe_stage_host_ctrl_s0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 158   ; 39             ; 0            ; 39             ; 117    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|pipe_stage_host_ctrl_s0_agent|uncompressor                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|pipe_stage_host_ctrl_s0_agent                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 311   ; 39             ; 39           ; 39             ; 333    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|hps_h2f_lw_axi_master_agent|align_address_to_size                                                                                                                                                                                                                                                                                                                                                                                                                          ; 38    ; 0              ; 1            ; 0              ; 23     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|hps_h2f_lw_axi_master_agent                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 413   ; 83             ; 183          ; 83             ; 298    ; 83              ; 83            ; 83              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1|pipe_stage_host_ctrl_s0_translator                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 104   ; 4              ; 5            ; 4              ; 90     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_1                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 193   ; 0              ; 0            ; 0              ; 122    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 262   ; 1              ; 2            ; 1              ; 261    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_0|avalon_st_adapter                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 262   ; 0              ; 0            ; 0              ; 261    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_0|rsp_mux                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 371   ; 0              ; 2            ; 0              ; 369    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_0|rsp_demux                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 371   ; 1              ; 2            ; 1              ; 369    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_0|cmd_mux                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 371   ; 0              ; 2            ; 0              ; 369    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_0|cmd_demux                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 371   ; 1              ; 2            ; 1              ; 369    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_0|router_001|the_default_decode                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_0|router_001                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 370   ; 0              ; 2            ; 0              ; 369    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_0|router|the_default_decode                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_0|router                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 370   ; 2              ; 3            ; 2              ; 369    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_0|hps_f2h_sdram0_data_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 410   ; 39             ; 0            ; 39             ; 369    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_0|hps_f2h_sdram0_data_agent|uncompressor                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 56    ; 1              ; 0            ; 1              ; 54     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_0|hps_f2h_sdram0_data_agent                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 1262  ; 266            ; 262          ; 266            ; 1334   ; 266             ; 266           ; 266             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_0|address_span_extender_kernel_expanded_master_agent                                                                                                                                                                                                                                                                                                                                                                                                                         ; 705   ; 34             ; 116          ; 34             ; 626    ; 34              ; 34            ; 34              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_0|hps_f2h_sdram0_data_translator                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 601   ; 4              ; 5            ; 4              ; 583    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_0|address_span_extender_kernel_expanded_master_translator                                                                                                                                                                                                                                                                                                                                                                                                                    ; 596   ; 9              ; 0            ; 9              ; 592    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 588   ; 0              ; 0            ; 0              ; 583    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|version_id                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 3     ; 32             ; 3            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|pll                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|pipe_stage_host_ctrl                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 94    ; 2              ; 0            ; 2              ; 90     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|dll                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 2     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|oct                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 1     ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|c0                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 228   ; 173            ; 8            ; 173            ; 280    ; 173             ; 173           ; 173             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|seq                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                                                                                                                                                                                                                                                                                ; 135   ; 1              ; 3            ; 1              ; 36     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[3].ubidir_dq_dqs                                                                                                                                                                                                                                                                                                                                                                                                                ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                                                                                                                                                                                                                                                                                ; 135   ; 1              ; 3            ; 1              ; 36     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[2].ubidir_dq_dqs                                                                                                                                                                                                                                                                                                                                                                                                                ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                                                                                                                                                                                                                                                                                ; 135   ; 1              ; 3            ; 1              ; 36     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[1].ubidir_dq_dqs                                                                                                                                                                                                                                                                                                                                                                                                                ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs|altdq_dqs2_inst                                                                                                                                                                                                                                                                                                                                                                                                ; 135   ; 1              ; 3            ; 1              ; 36     ; 1               ; 1             ; 1               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|dq_ddio[0].ubidir_dq_dqs                                                                                                                                                                                                                                                                                                                                                                                                                ; 135   ; 0              ; 0            ; 0              ; 36     ; 0               ; 0             ; 0               ; 10    ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].uclk_generator                                                                                                                                                                                                                                                                                                                                                                                              ; 1     ; 0              ; 0            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|clock_gen[0].umem_ck_pad|auto_generated                                                                                                                                                                                                                                                                                                                                                                                  ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ureset_n_pad                                                                                                                                                                                                                                                                                                                                                                                                             ; 7     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ucmd_pad                                                                                                                                                                                                                                                                                                                                                                                                                 ; 37    ; 1              ; 0            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|ubank_pad                                                                                                                                                                                                                                                                                                                                                                                                                ; 19    ; 1              ; 0            ; 1              ; 3      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|uaddress_pad                                                                                                                                                                                                                                                                                                                                                                                                             ; 91    ; 1              ; 0            ; 1              ; 15     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[24].acv_ac_ldc                                                                                                                                                                                                                                                                                                                                                                                               ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[23].acv_ac_ldc                                                                                                                                                                                                                                                                                                                                                                                               ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[22].acv_ac_ldc                                                                                                                                                                                                                                                                                                                                                                                               ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[21].acv_ac_ldc                                                                                                                                                                                                                                                                                                                                                                                               ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[20].acv_ac_ldc                                                                                                                                                                                                                                                                                                                                                                                               ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[19].acv_ac_ldc                                                                                                                                                                                                                                                                                                                                                                                               ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[18].acv_ac_ldc                                                                                                                                                                                                                                                                                                                                                                                               ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[17].acv_ac_ldc                                                                                                                                                                                                                                                                                                                                                                                               ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[16].acv_ac_ldc                                                                                                                                                                                                                                                                                                                                                                                               ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[15].acv_ac_ldc                                                                                                                                                                                                                                                                                                                                                                                               ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[14].acv_ac_ldc                                                                                                                                                                                                                                                                                                                                                                                               ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[13].acv_ac_ldc                                                                                                                                                                                                                                                                                                                                                                                               ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[12].acv_ac_ldc                                                                                                                                                                                                                                                                                                                                                                                               ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[11].acv_ac_ldc                                                                                                                                                                                                                                                                                                                                                                                               ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[10].acv_ac_ldc                                                                                                                                                                                                                                                                                                                                                                                               ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[9].acv_ac_ldc                                                                                                                                                                                                                                                                                                                                                                                                ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[8].acv_ac_ldc                                                                                                                                                                                                                                                                                                                                                                                                ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[7].acv_ac_ldc                                                                                                                                                                                                                                                                                                                                                                                                ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[6].acv_ac_ldc                                                                                                                                                                                                                                                                                                                                                                                                ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[5].acv_ac_ldc                                                                                                                                                                                                                                                                                                                                                                                                ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[4].acv_ac_ldc                                                                                                                                                                                                                                                                                                                                                                                                ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[3].acv_ac_ldc                                                                                                                                                                                                                                                                                                                                                                                                ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[2].acv_ac_ldc                                                                                                                                                                                                                                                                                                                                                                                                ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[1].acv_ac_ldc                                                                                                                                                                                                                                                                                                                                                                                                ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads|address_gen[0].acv_ac_ldc                                                                                                                                                                                                                                                                                                                                                                                                ; 10    ; 0              ; 1            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads|uaddr_cmd_pads                                                                                                                                                                                                                                                                                                                                                                                                                          ; 118   ; 0              ; 5            ; 0              ; 27     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|uio_pads                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 633   ; 58             ; 118          ; 58             ; 220    ; 58              ; 58            ; 58              ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy|memphy_ldc                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 10    ; 0              ; 1            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0|umemphy                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 975   ; 1              ; 2            ; 1              ; 366    ; 1               ; 1             ; 1               ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|p0                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 878   ; 545            ; 0            ; 545            ; 130    ; 545             ; 545           ; 545             ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst|pll                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 2     ; 1              ; 2            ; 1              ; 12     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border|hps_sdram_inst                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 1     ; 0              ; 0            ; 0              ; 31     ; 0               ; 0             ; 0               ; 40    ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io|border                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|hps_io                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 11    ; 0              ; 0            ; 0              ; 41     ; 0               ; 0             ; 0               ; 57    ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps|fpga_interfaces                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 457   ; 0              ; 0            ; 0              ; 415    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|hps                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 468   ; 0              ; 0            ; 0              ; 456    ; 0               ; 0             ; 0               ; 57    ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|rsp_fifo|read_crosser|sync[6].u                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|rsp_fifo|read_crosser|sync[5].u                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|rsp_fifo|read_crosser|sync[4].u                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|rsp_fifo|read_crosser|sync[3].u                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|rsp_fifo|read_crosser|sync[2].u                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|rsp_fifo|read_crosser|sync[1].u                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|rsp_fifo|read_crosser|sync[0].u                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|rsp_fifo|read_crosser                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 9     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|rsp_fifo|write_crosser|sync[6].u                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|rsp_fifo|write_crosser|sync[5].u                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|rsp_fifo|write_crosser|sync[4].u                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|rsp_fifo|write_crosser|sync[3].u                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|rsp_fifo|write_crosser|sync[2].u                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|rsp_fifo|write_crosser|sync[1].u                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|rsp_fifo|write_crosser|sync[0].u                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|rsp_fifo|write_crosser                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 9     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 337   ; 76             ; 0            ; 76             ; 265    ; 76              ; 76            ; 76              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|cmd_fifo|read_crosser|sync[6].u                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|cmd_fifo|read_crosser|sync[5].u                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|cmd_fifo|read_crosser|sync[4].u                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|cmd_fifo|read_crosser|sync[3].u                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|cmd_fifo|read_crosser|sync[2].u                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|cmd_fifo|read_crosser|sync[1].u                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|cmd_fifo|read_crosser|sync[0].u                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|cmd_fifo|read_crosser                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 9     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|cmd_fifo|write_crosser|sync[6].u                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|cmd_fifo|write_crosser|sync[5].u                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|cmd_fifo|write_crosser|sync[4].u                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|cmd_fifo|write_crosser|sync[3].u                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|cmd_fifo|write_crosser|sync[2].u                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|cmd_fifo|write_crosser|sync[1].u                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|cmd_fifo|write_crosser|sync[0].u                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|cmd_fifo|write_crosser                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 9     ; 0              ; 0            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1|cmd_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 402   ; 75             ; 0            ; 75             ; 323    ; 75              ; 75            ; 75              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|clock_cross_kernel_mem1                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 583   ; 0              ; 0            ; 0              ; 579    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|address_span_extender_kernel                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 655   ; 80             ; 0            ; 80             ; 585    ; 80              ; 80            ; 80              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|rst_controller_002|alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|rst_controller_002|alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|rst_controller_002                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 33    ; 30             ; 0            ; 30             ; 1      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|rst_controller_001|alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|rst_controller_001|alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|rst_controller_001                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|rst_controller|alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|rst_controller|alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|rst_controller                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 33    ; 31             ; 0            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|irq_mapper                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|avalon_st_adapter_006|error_adapter_0                                                                                                                                                                                                                                                                                                                                                                                                                 ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|avalon_st_adapter_006                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|avalon_st_adapter_005|error_adapter_0                                                                                                                                                                                                                                                                                                                                                                                                                 ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|avalon_st_adapter_005                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|avalon_st_adapter_004|error_adapter_0                                                                                                                                                                                                                                                                                                                                                                                                                 ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|avalon_st_adapter_004                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|avalon_st_adapter_003|error_adapter_0                                                                                                                                                                                                                                                                                                                                                                                                                 ; 70    ; 1              ; 2            ; 1              ; 69     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|avalon_st_adapter_003                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 70    ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|avalon_st_adapter_002|error_adapter_0                                                                                                                                                                                                                                                                                                                                                                                                                 ; 70    ; 1              ; 2            ; 1              ; 69     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|avalon_st_adapter_002                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 70    ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|avalon_st_adapter_001|error_adapter_0                                                                                                                                                                                                                                                                                                                                                                                                                 ; 70    ; 1              ; 2            ; 1              ; 69     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|avalon_st_adapter_001                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 70    ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|avalon_st_adapter|error_adapter_0                                                                                                                                                                                                                                                                                                                                                                                                                     ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|avalon_st_adapter                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|crosser_003|clock_xer|out_to_in_synchronizer                                                                                                                                                                                                                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|crosser_003|clock_xer|in_to_out_synchronizer                                                                                                                                                                                                                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|crosser_003|clock_xer                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 104   ; 0              ; 0            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|crosser_003                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 106   ; 2              ; 0            ; 2              ; 100    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|crosser_002|clock_xer|out_to_in_synchronizer                                                                                                                                                                                                                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|crosser_002|clock_xer|in_to_out_synchronizer                                                                                                                                                                                                                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|crosser_002|clock_xer                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 104   ; 0              ; 0            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|crosser_002                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 106   ; 2              ; 0            ; 2              ; 100    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|crosser_001|clock_xer|out_to_in_synchronizer                                                                                                                                                                                                                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|crosser_001|clock_xer|in_to_out_synchronizer                                                                                                                                                                                                                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|crosser_001|clock_xer                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 104   ; 0              ; 0            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|crosser_001                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 106   ; 2              ; 0            ; 2              ; 100    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|crosser|clock_xer|out_to_in_synchronizer                                                                                                                                                                                                                                                                                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|crosser|clock_xer|in_to_out_synchronizer                                                                                                                                                                                                                                                                                                                                                                                                              ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|crosser|clock_xer                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 104   ; 0              ; 0            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|crosser                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 106   ; 2              ; 0            ; 2              ; 100    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|sw_reset_s_rsp_width_adapter                                                                                                                                                                                                                                                                                                                                                                                                                          ; 141   ; 3              ; 2            ; 3              ; 100    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|sys_description_rom_s1_rsp_width_adapter                                                                                                                                                                                                                                                                                                                                                                                                              ; 141   ; 3              ; 2            ; 3              ; 100    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|address_span_extender_0_cntl_rsp_width_adapter                                                                                                                                                                                                                                                                                                                                                                                                        ; 141   ; 3              ; 2            ; 3              ; 100    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|sw_reset_s_cmd_width_adapter|uncompressor                                                                                                                                                                                                                                                                                                                                                                                                             ; 29    ; 4              ; 0            ; 4              ; 22     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|sw_reset_s_cmd_width_adapter                                                                                                                                                                                                                                                                                                                                                                                                                          ; 105   ; 12             ; 0            ; 12             ; 136    ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|sys_description_rom_s1_cmd_width_adapter|uncompressor                                                                                                                                                                                                                                                                                                                                                                                                 ; 29    ; 4              ; 0            ; 4              ; 22     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|sys_description_rom_s1_cmd_width_adapter                                                                                                                                                                                                                                                                                                                                                                                                              ; 105   ; 12             ; 0            ; 12             ; 136    ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|address_span_extender_0_cntl_cmd_width_adapter|uncompressor                                                                                                                                                                                                                                                                                                                                                                                           ; 29    ; 4              ; 0            ; 4              ; 22     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|address_span_extender_0_cntl_cmd_width_adapter                                                                                                                                                                                                                                                                                                                                                                                                        ; 105   ; 12             ; 0            ; 12             ; 136    ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|rsp_mux|arb|adder                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 28    ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|rsp_mux|arb                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 11    ; 0              ; 4            ; 0              ; 7      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|rsp_mux                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 696   ; 0              ; 0            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|rsp_demux_006                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 102   ; 1              ; 2            ; 1              ; 100    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|rsp_demux_005                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 102   ; 1              ; 2            ; 1              ; 100    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|rsp_demux_004                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 102   ; 1              ; 2            ; 1              ; 100    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|rsp_demux_003                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 102   ; 1              ; 2            ; 1              ; 100    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|rsp_demux_002                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 102   ; 1              ; 2            ; 1              ; 100    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|rsp_demux_001                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 102   ; 1              ; 2            ; 1              ; 100    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|rsp_demux                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 102   ; 1              ; 2            ; 1              ; 100    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|cmd_mux_006                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 102   ; 0              ; 2            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|cmd_mux_005                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 102   ; 0              ; 2            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|cmd_mux_004                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 102   ; 0              ; 2            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|cmd_mux_003                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 102   ; 0              ; 2            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|cmd_mux_002                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 102   ; 0              ; 2            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|cmd_mux_001                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 102   ; 0              ; 2            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|cmd_mux                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 102   ; 0              ; 2            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|cmd_demux                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 114   ; 49             ; 2            ; 49             ; 694    ; 49              ; 49            ; 49              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|kernel_cntrl_m0_limiter                                                                                                                                                                                                                                                                                                                                                                                                                               ; 202   ; 0              ; 0            ; 0              ; 206    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|router_007|the_default_decode                                                                                                                                                                                                                                                                                                                                                                                                                         ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|router_007                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 95    ; 0              ; 2            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|router_006|the_default_decode                                                                                                                                                                                                                                                                                                                                                                                                                         ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|router_006                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 95    ; 0              ; 2            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|router_005|the_default_decode                                                                                                                                                                                                                                                                                                                                                                                                                         ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|router_005                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 95    ; 0              ; 2            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|router_004|the_default_decode                                                                                                                                                                                                                                                                                                                                                                                                                         ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|router_004                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 131   ; 0              ; 2            ; 0              ; 136    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|router_003|the_default_decode                                                                                                                                                                                                                                                                                                                                                                                                                         ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|router_003                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 131   ; 0              ; 2            ; 0              ; 136    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|router_002|the_default_decode                                                                                                                                                                                                                                                                                                                                                                                                                         ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|router_002                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 131   ; 0              ; 2            ; 0              ; 136    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|router_001|the_default_decode                                                                                                                                                                                                                                                                                                                                                                                                                         ; 0     ; 7              ; 0            ; 7              ; 7      ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|router_001                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 95    ; 0              ; 2            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|router|the_default_decode                                                                                                                                                                                                                                                                                                                                                                                                                             ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|router                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 95    ; 0              ; 5            ; 0              ; 100    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|irq_ena_0_s_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                            ; 135   ; 39             ; 0            ; 39             ; 94     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|irq_ena_0_s_agent|uncompressor                                                                                                                                                                                                                                                                                                                                                                                                                        ; 29    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|irq_ena_0_s_agent                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 270   ; 39             ; 44           ; 39             ; 280    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|version_id_0_s_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                         ; 135   ; 39             ; 0            ; 39             ; 94     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|version_id_0_s_agent|uncompressor                                                                                                                                                                                                                                                                                                                                                                                                                     ; 29    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|version_id_0_s_agent                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 270   ; 39             ; 44           ; 39             ; 280    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|mem_org_mode_s_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                         ; 135   ; 39             ; 0            ; 39             ; 94     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|mem_org_mode_s_agent|uncompressor                                                                                                                                                                                                                                                                                                                                                                                                                     ; 29    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|mem_org_mode_s_agent                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 270   ; 39             ; 44           ; 39             ; 280    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|sw_reset_s_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                             ; 171   ; 39             ; 0            ; 39             ; 130    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|sw_reset_s_agent|uncompressor                                                                                                                                                                                                                                                                                                                                                                                                                         ; 29    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|sw_reset_s_agent                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 406   ; 72             ; 76           ; 72             ; 421    ; 72              ; 72            ; 72              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|sys_description_rom_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                 ; 171   ; 39             ; 0            ; 39             ; 130    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|sys_description_rom_s1_agent|uncompressor                                                                                                                                                                                                                                                                                                                                                                                                             ; 29    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|sys_description_rom_s1_agent                                                                                                                                                                                                                                                                                                                                                                                                                          ; 406   ; 72             ; 76           ; 72             ; 421    ; 72              ; 72            ; 72              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|address_span_extender_0_cntl_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                                                                                                         ; 111   ; 41             ; 0            ; 41             ; 68     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|address_span_extender_0_cntl_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                           ; 171   ; 39             ; 0            ; 39             ; 130    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|address_span_extender_0_cntl_agent|uncompressor                                                                                                                                                                                                                                                                                                                                                                                                       ; 29    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|address_span_extender_0_cntl_agent                                                                                                                                                                                                                                                                                                                                                                                                                    ; 406   ; 72             ; 76           ; 72             ; 421    ; 72              ; 72            ; 72              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|address_span_extender_0_windowed_slave_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                                                                                               ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|address_span_extender_0_windowed_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                 ; 135   ; 39             ; 0            ; 39             ; 94     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|address_span_extender_0_windowed_slave_agent|uncompressor                                                                                                                                                                                                                                                                                                                                                                                             ; 29    ; 1              ; 0            ; 1              ; 27     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|address_span_extender_0_windowed_slave_agent                                                                                                                                                                                                                                                                                                                                                                                                          ; 270   ; 39             ; 44           ; 39             ; 280    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|kernel_cntrl_m0_agent                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 159   ; 36             ; 64           ; 36             ; 127    ; 36              ; 36            ; 36              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|irq_ena_0_s_translator                                                                                                                                                                                                                                                                                                                                                                                                                                ; 97    ; 5              ; 13           ; 5              ; 72     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|version_id_0_s_translator                                                                                                                                                                                                                                                                                                                                                                                                                             ; 97    ; 6              ; 13           ; 6              ; 35     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|mem_org_mode_s_translator                                                                                                                                                                                                                                                                                                                                                                                                                             ; 97    ; 5              ; 13           ; 5              ; 68     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|sw_reset_s_translator                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 166   ; 5              ; 13           ; 5              ; 140    ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|sys_description_rom_s1_translator                                                                                                                                                                                                                                                                                                                                                                                                                     ; 166   ; 7              ; 5            ; 7              ; 151    ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|address_span_extender_0_cntl_translator                                                                                                                                                                                                                                                                                                                                                                                                               ; 166   ; 6              ; 13           ; 6              ; 140    ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|address_span_extender_0_windowed_slave_translator                                                                                                                                                                                                                                                                                                                                                                                                     ; 97    ; 4              ; 4            ; 4              ; 83     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1|kernel_cntrl_m0_translator                                                                                                                                                                                                                                                                                                                                                                                                                            ; 98    ; 10             ; 2            ; 10             ; 91     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_1                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 384   ; 0              ; 0            ; 0              ; 389    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                                                                                                                                                                                                                                                                                                                                                     ; 70    ; 1              ; 2            ; 1              ; 69     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_0|avalon_st_adapter                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 70    ; 0              ; 0            ; 0              ; 69     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_0|kernel_cra_s0_rsp_width_adapter                                                                                                                                                                                                                                                                                                                                                                                                                       ; 147   ; 3              ; 2            ; 3              ; 106    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_0|kernel_cra_s0_cmd_width_adapter|uncompressor                                                                                                                                                                                                                                                                                                                                                                                                          ; 45    ; 4              ; 0            ; 4              ; 38     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_0|kernel_cra_s0_cmd_width_adapter                                                                                                                                                                                                                                                                                                                                                                                                                       ; 111   ; 12             ; 0            ; 12             ; 142    ; 12              ; 12            ; 12              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_0|rsp_mux                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 108   ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_0|rsp_demux                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 108   ; 1              ; 2            ; 1              ; 106    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_0|cmd_mux                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 108   ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_0|cmd_demux                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 108   ; 1              ; 2            ; 1              ; 106    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_0|router_001|the_default_decode                                                                                                                                                                                                                                                                                                                                                                                                                         ; 0     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_0|router_001                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 143   ; 0              ; 2            ; 0              ; 142    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_0|router|the_default_decode                                                                                                                                                                                                                                                                                                                                                                                                                             ; 0     ; 2              ; 0            ; 2              ; 2      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_0|router                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 107   ; 2              ; 3            ; 2              ; 106    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_0|kernel_cra_s0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                          ; 183   ; 39             ; 0            ; 39             ; 142    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_0|kernel_cra_s0_agent|uncompressor                                                                                                                                                                                                                                                                                                                                                                                                                      ; 45    ; 1              ; 0            ; 1              ; 43     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_0|kernel_cra_s0_agent                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 424   ; 72             ; 70           ; 72             ; 461    ; 72              ; 72            ; 72              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_0|address_span_extender_0_expanded_master_agent                                                                                                                                                                                                                                                                                                                                                                                                         ; 181   ; 32             ; 70           ; 32             ; 139    ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_0|kernel_cra_s0_translator                                                                                                                                                                                                                                                                                                                                                                                                                              ; 182   ; 4              ; 0            ; 4              ; 172    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_0|address_span_extender_0_expanded_master_translator                                                                                                                                                                                                                                                                                                                                                                                                    ; 114   ; 11             ; 2            ; 11             ; 107    ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 138   ; 0              ; 0            ; 0              ; 140    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|irq_ena_0                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 41    ; 32             ; 36           ; 32             ; 34     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|reset_controller_sw|alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|reset_controller_sw|alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|reset_controller_sw                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 33    ; 30             ; 0            ; 30             ; 1      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|version_id_0                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 3     ; 32             ; 3            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|irq_bridge_0                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 3     ; 0              ; 2            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|mem_org_mode                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 36    ; 1              ; 31           ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|kernel_cntrl                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 92    ; 2              ; 0            ; 2              ; 88     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|sw_reset                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 76    ; 0              ; 73           ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|address_span_extender_0                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 160   ; 3              ; 47           ; 3              ; 167    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|kernel_cra                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 176   ; 2              ; 0            ; 2              ; 172    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|sys_description_rom|the_altsyncram|auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                       ; 84    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface|sys_description_rom                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 89    ; 1              ; 1            ; 1              ; 64     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_interface                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 125   ; 0              ; 0            ; 0              ; 145    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|rst_controller_002|alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|rst_controller_002|alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|rst_controller_002                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 33    ; 31             ; 0            ; 31             ; 2      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|rst_controller_001|alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|rst_controller_001|alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|rst_controller_001                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|rst_controller                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 32    ; 30             ; 0            ; 30             ; 1      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|avalon_st_adapter_004|error_adapter_0                                                                                                                                                                                                                                                                                                                                                                                                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|avalon_st_adapter_004                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                                                                                                                                                                                                                                                                                                                                                                                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|avalon_st_adapter_003                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                                                                                                                                                                                                                                                                                                                                                                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|avalon_st_adapter_002                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                                                                                                                                                                                                                                                                                                                                                                                       ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|avalon_st_adapter_001                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                                                                                                                                                                                                                                                                                                                                                                           ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|avalon_st_adapter                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|async_fifo_001|read_crosser|sync[3].u                                                                                                                                                                                                                                                                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|async_fifo_001|read_crosser|sync[2].u                                                                                                                                                                                                                                                                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|async_fifo_001|read_crosser|sync[1].u                                                                                                                                                                                                                                                                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|async_fifo_001|read_crosser|sync[0].u                                                                                                                                                                                                                                                                                                                                                                                                                       ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|async_fifo_001|read_crosser                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|async_fifo_001|write_crosser|sync[3].u                                                                                                                                                                                                                                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|async_fifo_001|write_crosser|sync[2].u                                                                                                                                                                                                                                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|async_fifo_001|write_crosser|sync[1].u                                                                                                                                                                                                                                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|async_fifo_001|write_crosser|sync[0].u                                                                                                                                                                                                                                                                                                                                                                                                                      ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|async_fifo_001|write_crosser                                                                                                                                                                                                                                                                                                                                                                                                                                ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|async_fifo_001                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 170   ; 72             ; 0            ; 72             ; 94     ; 72              ; 72            ; 72              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|async_fifo|read_crosser|sync[3].u                                                                                                                                                                                                                                                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|async_fifo|read_crosser|sync[2].u                                                                                                                                                                                                                                                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|async_fifo|read_crosser|sync[1].u                                                                                                                                                                                                                                                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|async_fifo|read_crosser|sync[0].u                                                                                                                                                                                                                                                                                                                                                                                                                           ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|async_fifo|read_crosser                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|async_fifo|write_crosser|sync[3].u                                                                                                                                                                                                                                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|async_fifo|write_crosser|sync[2].u                                                                                                                                                                                                                                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|async_fifo|write_crosser|sync[1].u                                                                                                                                                                                                                                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|async_fifo|write_crosser|sync[0].u                                                                                                                                                                                                                                                                                                                                                                                                                          ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|async_fifo|write_crosser                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 6     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|async_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 170   ; 72             ; 0            ; 72             ; 94     ; 72              ; 72            ; 72              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|rsp_mux|arb|adder                                                                                                                                                                                                                                                                                                                                                                                                                                           ; 20    ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|rsp_mux|arb                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 9     ; 0              ; 4            ; 0              ; 5      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|rsp_mux                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 468   ; 0              ; 0            ; 0              ; 98     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|rsp_demux_004                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 96    ; 1              ; 2            ; 1              ; 94     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|rsp_demux_003                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 96    ; 1              ; 2            ; 1              ; 94     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|rsp_demux_002                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 96    ; 1              ; 2            ; 1              ; 94     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|rsp_demux_001                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 96    ; 1              ; 2            ; 1              ; 94     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|rsp_demux                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 96    ; 1              ; 2            ; 1              ; 94     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|cmd_mux_004                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 96    ; 0              ; 2            ; 0              ; 94     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|cmd_mux_003                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 96    ; 0              ; 2            ; 0              ; 94     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|cmd_mux_002                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 96    ; 0              ; 2            ; 0              ; 94     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|cmd_mux_001                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 96    ; 0              ; 2            ; 0              ; 94     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|cmd_mux                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 96    ; 0              ; 2            ; 0              ; 94     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|cmd_demux                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 104   ; 25             ; 2            ; 25             ; 466    ; 25              ; 25            ; 25              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|ctrl_m0_limiter                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 190   ; 0              ; 0            ; 0              ; 192    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|router_005|the_default_decode                                                                                                                                                                                                                                                                                                                                                                                                                               ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|router_005                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 91    ; 0              ; 2            ; 0              ; 94     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|router_004|the_default_decode                                                                                                                                                                                                                                                                                                                                                                                                                               ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|router_004                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 91    ; 0              ; 2            ; 0              ; 94     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|router_003|the_default_decode                                                                                                                                                                                                                                                                                                                                                                                                                               ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|router_003                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 91    ; 0              ; 2            ; 0              ; 94     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|router_002|the_default_decode                                                                                                                                                                                                                                                                                                                                                                                                                               ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|router_002                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 91    ; 0              ; 2            ; 0              ; 94     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|router_001|the_default_decode                                                                                                                                                                                                                                                                                                                                                                                                                               ; 0     ; 5              ; 0            ; 5              ; 5      ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|router_001                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 91    ; 0              ; 2            ; 0              ; 94     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|router|the_default_decode                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 0     ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|router                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 91    ; 0              ; 5            ; 0              ; 94     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|version_id_0_s_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                               ; 131   ; 39             ; 0            ; 39             ; 90     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|version_id_0_s_agent|uncompressor                                                                                                                                                                                                                                                                                                                                                                                                                           ; 25    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|version_id_0_s_agent                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 260   ; 39             ; 42           ; 39             ; 269    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|pll_lock_avs_0_s_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                             ; 131   ; 39             ; 0            ; 39             ; 90     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|pll_lock_avs_0_s_agent|uncompressor                                                                                                                                                                                                                                                                                                                                                                                                                         ; 25    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|pll_lock_avs_0_s_agent                                                                                                                                                                                                                                                                                                                                                                                                                                      ; 260   ; 39             ; 42           ; 39             ; 269    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|pll_sw_reset_s_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                               ; 131   ; 39             ; 0            ; 39             ; 90     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|pll_sw_reset_s_agent|uncompressor                                                                                                                                                                                                                                                                                                                                                                                                                           ; 25    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|pll_sw_reset_s_agent                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 260   ; 39             ; 42           ; 39             ; 269    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|counter_s_agent_rdata_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|counter_s_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 131   ; 39             ; 0            ; 39             ; 90     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|counter_s_agent|uncompressor                                                                                                                                                                                                                                                                                                                                                                                                                                ; 25    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|counter_s_agent                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 260   ; 39             ; 42           ; 39             ; 269    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|pll_rom_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 131   ; 39             ; 0            ; 39             ; 90     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|pll_rom_s1_agent|uncompressor                                                                                                                                                                                                                                                                                                                                                                                                                               ; 25    ; 1              ; 0            ; 1              ; 23     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|pll_rom_s1_agent                                                                                                                                                                                                                                                                                                                                                                                                                                            ; 260   ; 39             ; 42           ; 39             ; 269    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|ctrl_m0_agent                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 150   ; 35             ; 62           ; 35             ; 123    ; 35              ; 35            ; 35              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|version_id_0_s_translator                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 94    ; 6              ; 10           ; 6              ; 35     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|pll_lock_avs_0_s_translator                                                                                                                                                                                                                                                                                                                                                                                                                                 ; 94    ; 6              ; 10           ; 6              ; 35     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|pll_sw_reset_s_translator                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 94    ; 5              ; 10           ; 5              ; 72     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|counter_s_translator                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 94    ; 4              ; 9            ; 4              ; 74     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|pll_rom_s1_translator                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 94    ; 7              ; 3            ; 7              ; 82     ; 7               ; 7             ; 7               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0|ctrl_m0_translator                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 95    ; 10             ; 2            ; 10             ; 88     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; 218   ; 0              ; 0            ; 0              ; 162    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|pll_rom|the_altsyncram|auto_generated                                                                                                                                                                                                                                                                                                                                                                                                                                         ; 47    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|pll_rom                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 52    ; 1              ; 1            ; 1              ; 32     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|version_id_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 3     ; 32             ; 3            ; 32             ; 32     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|pll_lock_avs_0                                                                                                                                                                                                                                                                                                                                                                                                                                                                ; 4     ; 0              ; 2            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|pll_sw_reset                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ; 40    ; 0              ; 37           ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|ctrl                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; 89    ; 2              ; 2            ; 2              ; 85     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|global_routing_kernel_clk2x                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|global_routing_kernel_clk                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|counter                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ; 43    ; 1              ; 39           ; 1              ; 34     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk|kernel_pll                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; 2     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface|acl_kernel_clk                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; 3     ; 0              ; 0            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system|acl_iface                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; the_system                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; 13    ; 0              ; 0            ; 0              ; 42     ; 0               ; 0             ; 0               ; 57    ; 0              ; 0            ; 0                ; 0                 ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
