# Prova Finale di Reti Logiche - AA 2021/2022

<a href="https://github.com/MattBlue00/reti-logiche-project-2021/blob/main/README_en.md">
    <img height="20px" src="https://img.shields.io/badge/EN-flag.svg?color=555555&style=flat-square&logo=data:image/svg+xml;base64,PHN2ZyB3aWR0aD0iMTIwMCIgeG1sbnM9Imh0dHA6Ly93d3cudzMub3JnLzIwMDAvc3ZnIiB2aWV3Qm94PSIwIDAgNjAgMzAiIGhlaWdodD0iNjAwIj4NCjxkZWZzPg0KPGNsaXBQYXRoIGlkPSJ0Ij4NCjxwYXRoIGQ9Im0zMCwxNWgzMHYxNXp2MTVoLTMwemgtMzB2LTE1enYtMTVoMzB6Ii8+DQo8L2NsaXBQYXRoPg0KPC9kZWZzPg0KPHBhdGggZmlsbD0iIzAwMjQ3ZCIgZD0ibTAsMHYzMGg2MHYtMzB6Ii8+DQo8cGF0aCBzdHJva2U9IiNmZmYiIHN0cm9rZS13aWR0aD0iNiIgZD0ibTAsMGw2MCwzMG0wLTMwbC02MCwzMCIvPg0KPHBhdGggc3Ryb2tlPSIjY2YxNDJiIiBzdHJva2Utd2lkdGg9IjQiIGQ9Im0wLDBsNjAsMzBtMC0zMGwtNjAsMzAiIGNsaXAtcGF0aD0idXJsKCN0KSIvPg0KPHBhdGggc3Ryb2tlPSIjZmZmIiBzdHJva2Utd2lkdGg9IjEwIiBkPSJtMzAsMHYzMG0tMzAtMTVoNjAiLz4NCjxwYXRoIHN0cm9rZT0iI2NmMTQyYiIgc3Ryb2tlLXdpZHRoPSI2IiBkPSJtMzAsMHYzMG0tMzAtMTVoNjAiLz4NCjwvc3ZnPg0K">
</a>

La Prova Finale di Reti Logiche dell'anno accademico 2021/2022 ha richiesto la consegna di un unico [file](project_reti_logiche.vhd) contenente il codice relativo alla descrizione del componente hardware da progettare e di una relazione che ne giustificasse le scelte implementative e ne mostrasse i risultati di simulazione.

## Specifica del progetto

La specifica del Progetto di Reti Logiche 2021/2022 chiede di implementare un modulo hardware (descritto in VHDL) che si interfacci con una memoria e che segua la seguente [specifica](PFRL_Specifica_21_22_V3.pdf). In breve, si tratta di un componente che implementi la *codifica convoluzionale 1/2*, che trova applicazione nel settore delle Telecomunicazioni come sistema di cifratura.

## Documentazione

La documentazione del progetto è consultabile [qui](relazione.pdf).

## Componenti del gruppo

- [__Matteo Spreafico__](https://github.com/MattBlue00)
- [__Ludovica Tassini__](https://github.com/LudoTassini)

## Note

Il progetto è stato valutato con un punteggio di 30/30.
