---
{"dg-publish":true,"permalink":"/200-Study/Computer Organization/第 5 章 输入输出系统/","noteIcon":""}
---


# 第 5 章 输入输出系统

# 5.1 概述

## 5.1.1 输入输出系统的发展概况

1. 早期：分散连接，CPU 和 I/O 设备串行工作，程序查询方式。
2. 接口模块和 DMA 阶段：总线连接，CPU 和 I/O 设备并行工作，中断方式、DMA 方式。
3. 具有通道结构的阶段
4. 具有 I/O 处理机的阶段

## 5.1.2 输入输出系统的组成

1. I/O 软件
    1. I/O 指令：CPU 指令的一部分，由操作码、命令码、设备码三部分组成。
    2. 通道指令：通道自身的指令，它要求指出数组的收地址、传送字数、操作命令。
2. I/O 硬件：接口模块、I/O 设备、数据传送通路及有关数据。

## 5.1.3 I/O 设备与主机的联系方式

1. I/O 设备编址方式
    1. 统一编址：将 I/O 地址看作存储器地址的一部分，用取数、存数指令进行操作。
    2. 不统一编址：有专门的 I/O 指令
2. 设备寻址：用设备选择电路识别是否被选中
3. 传送方式：串行、并行
4. 联络方式：
    1. 立即响应方式
    2. 异步工作采用应答信号

        ![CO_5_01](https://image-1256466424.cos.accelerate.myqcloud.com/CO_5_01.png)

    3. 同步工作采用同步时标
5. I/O 设备与主机的连接方式
    1. 辐射式连接

        ![CO_5_02](https://image-1256466424.cos.accelerate.myqcloud.com/CO_5_02.png)

    2. 总线连接：便于增删设备

## 5.1.4 I/O 设备与主机信息传送的控制方式

1. 程序查询方式：由 CPU 通过程序不断查询 I/O 设备是否已做好准备，从而控制 I/O 设备与主机交换信息。CPU 会一直处于忙等待状态。

    ![CO_5_03](https://image-1256466424.cos.accelerate.myqcloud.com/CO_5_03.png)

2. 程序中断方式：利用中断请求中断原程序运行。

    ![CO_5_04](https://image-1256466424.cos.accelerate.myqcloud.com/CO_5_04.png)

    ![CO_5_05](https://image-1256466424.cos.accelerate.myqcloud.com/CO_5_05.png)

3. 直接存储器存取（DMA） 方式：主存与 I/O 设备之间连接一条数据通路，直接数据传输。

![CO_5_06](https://image-1256466424.cos.accelerate.myqcloud.com/CO_5_06.png)

![CO_5_07](https://image-1256466424.cos.accelerate.myqcloud.com/CO_5_07.png)

# 5.2 I/O 设备

## 5.2.1 概述

![CO_5_08](https://image-1256466424.cos.accelerate.myqcloud.com/CO_5_08.png)

外部设备大致分为三类：

1. 人机交互设备：键盘、鼠标、打印机、显示器
2. 计算机信息存储设备：磁盘、光盘、磁带
3. 机 — 机通信设备：调制解调器等

## 5.2.2 输入设备

1. 键盘

    键盘输入信息的步骤：按键；判断哪个键按下；将此键翻译成 ASCII 码 （编码键盘法）

2. 鼠标：机械式（金属球、电位器）和光电式（光电转换器）
3. 触摸屏

## 5.2.3 输出设备

1. 显示器
    1. 字符显示：字符发生器
    2. 图形显示：主管图像
    3. 图像显示：客观图像
2. 打印机
    1. 击打式：点阵式（逐字逐行）
    2. 非击打式：激光（逐页）、喷墨（逐字）

## 5.2.4 其它

1. A/D、D/A：模拟/数字（数字/模拟）转换器
2. 终端：由键盘和显示器组成，完成显示控制与存储、键盘管理及通信控制
3. 汉字处理：汉字输入、汉字存储、汉字输出

## 5.2.5 多媒体设备

1. 多媒体（Multimedia）是多种媒体的综合，一般包括文本，声音和图像等多种媒体形式。在计算机系统中，多媒体指组合两种或两种以上媒体的一种人机交互式信息交流和传播媒体。使用的媒体包括文字、图片、照片、声音、动画和影片，以及程式所提供的互动功能。
2. 多媒体的关键技术：视频和音频数据的压缩与解压缩技术、多媒体专用芯片、大容量存储器、适用于多媒体技术的软件。

# 5.3 I/O 接口

## 5.3.1 概述

主机与 I/O 之间设置接口的理由：

1. 实现设备的选择
2. 实现数据缓冲达到速度匹配
3. 实现数据串行 — 并行格式转换
4. 实现电平转换
5. 传送控制命令
6. 反映设备的状态（“忙”、“就绪”、“中断请求”）

## 5.3.2 接口的功能和组成

1. 总线连接方式的 I/O 接口电路

    ![CO_5_09](https://image-1256466424.cos.accelerate.myqcloud.com/CO_5_09.png)

2. 接口的功能和组成
    1. 选址功能：由设备选择电路组成
    2. 传送命令的功能：由命令寄存器、命令译码器组成
    3. 传送数据的功能：由数据缓冲寄存器组成
    4. 反映设备状态的功能：由设备状态标记组成

        设备状态标记由完成触发器 D、工作触发器 B、中断请求触发器 INTR、屏蔽触发器 MASK

        当 D = 0，B = 0 时，表示 I/O 设备处于暂停状态。

        当 D = 1，B = 0 时，表示 I/O 设备已经准备就绪。

        当 D = 0，B = 1 时，表示 I/O 设备正处于准备状态。

3. I/O 接口的基本组成

    ![CO_5_10](https://image-1256466424.cos.accelerate.myqcloud.com/CO_5_10.png)

## 5.3.3 接口类型

1. 按照数据传送方式分类：并行接口、串行接口
2. 按照功能选择的灵活性分类：可编程接口、不可编程接口
3. 按通用性分类：通用接口、专用接口
4. 按数据传送的控制方式分类：中断接口、DMA 接口

# 5.4 程序查询方式

5.4.1 程序查询方式的流程

![CO_5_11](https://image-1256466424.cos.accelerate.myqcloud.com/CO_5_11.png)

![CO_5_12](https://image-1256466424.cos.accelerate.myqcloud.com/CO_5_12.png)

5.4.2 程序查询方式的接口电路

![CO_5_13](https://image-1256466424.cos.accelerate.myqcloud.com/CO_5_13.png)

# 5.5 程序中断方式

## 5.5.1 中断的概念

计算机在执行程序的过程中，当出现异常情况或特殊请求时，计算机停止现行程序的运行，转向对这些异常情况或特殊请求的处理，处理结束后再返回到现行程序的间断处，继续执行原程序，这就是“中断”。参见 [程序中断方式](%E7%A8%8B%E5%BA%8F%E4%B8%AD%E6%96%AD%E6%96%B9%E5%BC%8F)。

## 5.5.2 I/O 中断的产生

![CO_5_14](https://image-1256466424.cos.accelerate.myqcloud.com/CO_5_14.png)

## 5.5.3 程序中断方式的接口电路

### 配置中断请求触发器和中断屏蔽触发器

![CO_5_15](https://image-1256466424.cos.accelerate.myqcloud.com/CO_5_15.png)

### 排队器

1. 硬件实现：再 CPU 内或再接口电路中（链式排队器）

![CO_5_16](https://image-1256466424.cos.accelerate.myqcloud.com/CO_5_16.png)

![CO_5_17](https://image-1256466424.cos.accelerate.myqcloud.com/CO_5_17.png)

该电路中优先级最高的中断源是 1 号，其次是 2 号、3 号、4 号。不论时哪个中断源（一个或多个）提出中断请求，排队器输出端 $INTP_i$ 只有一个高电平。

当各中断源均无中断请求时，$INTR_i$ 为低电平，各个 $\overline {INTR_i}$ 为高电平，其 $INTR_1'、INTR_2'、INTR_3'…$ 均为高电平。一旦某个中断源提出中断请求时，就迫使比其优先级低的中断源 $INTP_i'$ 变为低电平，封锁其发出的中断请求。

1. 软件实现：详见第八章

### 中断向量地址形成部件（设备编码器）

1. 入口地址
    1. 由软件产生：详见第八章
    2. 硬件向量法：由硬件产生向量地址，再由向量地址找到入口地址。向量地址指出中断服务程序入口地址或者是跳转到中断程序的跳转指令在内存中的地址。

        ![CO_5_18](https://image-1256466424.cos.accelerate.myqcloud.com/CO_5_18.png)

### 程序中断方式接口电路的基本组成

![CO_5_19](https://image-1256466424.cos.accelerate.myqcloud.com/CO_5_19.png)

## 5.5.4 I/O 中断处理过程

### CPU 响应中断的条件和时间

1. 条件：允许中断触发器 EINT = 1。用开中断指令将 EINT 置 1，用关中断指令将 EINT 置 0 或硬件自动复位。
2. 时间：当 D = 1（随机）且 MASK = 0 时。在每条指令执行阶段的结束前，CPU 发 中断查询信号（将 INTR 置 1）

### I/O 中断处理过程

![CO_5_20](https://image-1256466424.cos.accelerate.myqcloud.com/CO_5_20.png)

1. 由 CPU 发启动 I/O 设备命令，将接口中的 B 置 1，D 置 0.
2. 接口启动输入设备开始工作。
3. 输入设备将数据送入数据缓冲寄存器中。
4. 输入设备向接口发出“设备工作结束”信号，将 D 置 1，B 置 0，标志设备准备就绪。
5. 当设备准备就绪（D = 1），且本设备未被屏蔽（MASK = 0）时，在指令执行阶段结束时刻，由 CPU 发出中断查询信号。
6. 设备中断请求触发器 INTR 被置 1，标志设备向 CPU 发出中断请求。与此同时，INTR 送至排队器，进行中断判优。
7. 若 CPU 允许中断（EINT = 1），设备又被排队选中，即进入中断响应阶段，由中断响应信号 INTA 将排队器输出送至设备编码器形成向量地址。
8. 向量地址送至 PC，作为下一条指令的地址。
9. 由于向量地址中存放的是一条无条件转移指令，故这条指令执行结束后，即无条件转至该设备的服务程序入口地址，开始执行中断服务程序，进入中断服务阶段，通过输入指令将数据缓冲寄存器的输入数据送至 CPU 的通用寄存器，再存入主存相关单元。
10. 中断服务程序的最后一条指令时中断返回指令，当其执行结束时，即中断返回至原程序的断点处。

## 5.5.5 中断服务程序流程

1. 保护现场：利用中断隐指令（不是指令）完成程序断点的保护、利用进栈指令完成寄存器内容的保护。
2. 中断服务：对不同的 I/O 设备具有不同内容的设备服务。
3. 恢复现场：出栈指令
4. 中断返回：中断返回指令

单重中断：不允许中断现行的中断服务程序。

多重中断：允许级别更高的中断源中断现行的中断服务程序。

单重中断和多重中断的服务程序流程

![CO_5_21](https://image-1256466424.cos.accelerate.myqcloud.com/CO_5_21.png)

<aside>
💡 中断周期主要做了三件事：保护断点、形成中断程序的入口地址、关中断

</aside>

主程序和服务程序抢占 CPU 示意图

![CO_5_22](https://image-1256466424.cos.accelerate.myqcloud.com/CO_5_22.png)

# 5.6 DMA 方式

## 5.6.1 DMA 方式的特点

1. DMA 和程序中断两种方式的数据通路

    ![CO_5_23](https://image-1256466424.cos.accelerate.myqcloud.com/CO_5_23.png)

    由图可见，由于主存和 DMA 接口之间有一条数据通路，因此主存和设备交换信息时，不通过 CPU，也不需要 CPU 暂停现行程序为设备服务，省去了保护现场和恢复现场，因此工作速度比程序中断方式的工作速度高。这种方式特别适合于高速 I/O 或辅存与主存之间的信息交换。

2. DMA 与主存交换数据的三种方式
    1. 停止 CPU 访问主存：当外设要求传送一批数据时，由 DMA 接口向 CPU 发一个停止信号，要求 CPU 放弃地址线、数据线和有关控制线的使用权。

        优点：控制简单。

        缺点：DMA 接口再访问主存时，CPU 基本上处于不工作状态或保持原状态。未充分发挥 CPU 对主存的利用率。

        ![CO_5_24](https://image-1256466424.cos.accelerate.myqcloud.com/CO_5_24.png)

    2. 周期挪用（或周期窃取）：每当 I/O 设备发出 DMA 请求时，I/O 设备便挪用或窃取总线占用权一个或几个主存周期，而 DMA 不请求时，CPU 仍继续访问主存。

        DMA 访问主存有三种可能：

        - CPU 此时不访存，故 I/O 设备与 CPU 不发生冲突。
        - I/O 设备请求 DMA 传送时，CPU 正在访问主存，此时必须待存取周期结束，CPU 才能将总线占有权让出。
        - I/O 设备请求 DMA 传送时，CPU 也要求访问主存，这就出现了访问冲突，此时 I/O 访存优先于 CPU 访问主存，因为 I/O 不立即访问主存就可能丢失数据。

    ![CO_5_25](https://image-1256466424.cos.accelerate.myqcloud.com/CO_5_25.png)

    1. DMA 与 CPU 交替访问

        CPU 工作周期分为 C1 和 C2，C1 专供 DMA 访存，C2 专供 CPU 访存，不需要申请建立和归还总线使用权。

        ![CO_5_26](https://image-1256466424.cos.accelerate.myqcloud.com/CO_5_26.png)

## 5.6.2 DMA 接口的功能和组成

1. DMA 接口功能
    1. 向 CPU 申请 DMA 传送
    2. 处理总线控制权的转交
    3. 管理系统总线、控制数据传送
    4. 确定数据传送的首地址和长度。修正传送过程中的数据地址和长度
    5. DMA 传送结束时，给出操作完成信号
2. DMA 接口组成

    主存地址寄存器（AR）、字计数器（WC）、数据缓冲寄存器（BR）、设备地址寄存器（DAR）、DMA 控制逻辑、中断机构

    ![CO_5_27](https://image-1256466424.cos.accelerate.myqcloud.com/CO_5_27.png)

    DREQ：向 DMA 接口提出申请；HRQ：总线使用权请求信号；HLDA：CPU 发出的响应信号；DACK：通知设备已被授予一个 DMA 周期。

## 5.6.3 DMA 的工作过程

### DMA 传送过程

1. 预处理：通过几条输入输出指令预置如下信息
    - 通知 DMA 控制逻辑传送方向（入/出）
    - 设备地址 —> DMA 的 DAR
    - 主存地址 —> DMA 的 AR
    - 传送字数 —> DMA 的 WC
2. 数据传送

    ![CO_5_28](https://image-1256466424.cos.accelerate.myqcloud.com/CO_5_28.png)

    DMA 传送过程示意

    ![CO_5_29](https://image-1256466424.cos.accelerate.myqcloud.com/CO_5_29.png)

    数据传送过程（输入）

    ![CO_5_30](https://image-1256466424.cos.accelerate.myqcloud.com/CO_5_30.png)

    数据传送过程（输出）

3. 后处理（由中断服务程序完成）：检验送入主存的数是否正确；是否继续使用 DMA 方式传输数据；测试传送过程是否正确，错则转诊断及错误处理程序。

### DMA 接口与系统的连接方式

1. 具有公共请求线的 DMA 请求

    ![CO_5_31](https://image-1256466424.cos.accelerate.myqcloud.com/CO_5_31.png)

2. 独立的 DMA 请求

    ![CO_5_32](https://image-1256466424.cos.accelerate.myqcloud.com/CO_5_32.png)

### DMA 方式与程序中断方式对比

|  | 程序中断方式 | DMA 方式 |
| --- | --- | --- |
| 1. 数据传送 | 程序 | 硬件 |
| 2. 响应时间 | 指令执行结束 | 存取周期结束 |
| 3. 处理异常情况 | 能 | 不能 |
| 4. 中断请求 | 传送数据 | 后处理 |
| 5. 优先级 | 低 | 高 |

## 5.6.4 DMA 接口的类型

1. 选择型 DMA 接口：在物理上连接多个设备，在逻辑上只允许连接一个设备。

    ![CO_5_33](https://image-1256466424.cos.accelerate.myqcloud.com/CO_5_33.png)

2. 多路型 DMA 接口：在物理上连接多个设备，在逻辑上允许连接多个设备同时工作。在数据准备阶段允许多个设备同时工作，但在传输数据时只有一个设备访问内存。

    ![CO_5_34](https://image-1256466424.cos.accelerate.myqcloud.com/CO_5_34.png)

3. 多路型 DMA 接口的工作原理

    ![CO_5_35](https://image-1256466424.cos.accelerate.myqcloud.com/CO_5_35.png)
