circuit NV_NVDLA_CMAC_CORE_mac : @[:@2.0]
  module NV_NVDLA_CMAC_CORE_mac : @[:@3.2]
    input clock : Clock @[:@4.4]
    input reset : UInt<1> @[:@5.4]
    input io_nvdla_core_clk : Clock @[:@6.4]
    input io_dat_actv_data_0 : SInt<8> @[:@6.4]
    input io_dat_actv_data_1 : SInt<8> @[:@6.4]
    input io_dat_actv_data_2 : SInt<8> @[:@6.4]
    input io_dat_actv_data_3 : SInt<8> @[:@6.4]
    input io_dat_actv_data_4 : SInt<8> @[:@6.4]
    input io_dat_actv_data_5 : SInt<8> @[:@6.4]
    input io_dat_actv_data_6 : SInt<8> @[:@6.4]
    input io_dat_actv_data_7 : SInt<8> @[:@6.4]
    input io_dat_actv_nz_0 : UInt<1> @[:@6.4]
    input io_dat_actv_nz_1 : UInt<1> @[:@6.4]
    input io_dat_actv_nz_2 : UInt<1> @[:@6.4]
    input io_dat_actv_nz_3 : UInt<1> @[:@6.4]
    input io_dat_actv_nz_4 : UInt<1> @[:@6.4]
    input io_dat_actv_nz_5 : UInt<1> @[:@6.4]
    input io_dat_actv_nz_6 : UInt<1> @[:@6.4]
    input io_dat_actv_nz_7 : UInt<1> @[:@6.4]
    input io_dat_actv_pvld_0 : UInt<1> @[:@6.4]
    input io_dat_actv_pvld_1 : UInt<1> @[:@6.4]
    input io_dat_actv_pvld_2 : UInt<1> @[:@6.4]
    input io_dat_actv_pvld_3 : UInt<1> @[:@6.4]
    input io_dat_actv_pvld_4 : UInt<1> @[:@6.4]
    input io_dat_actv_pvld_5 : UInt<1> @[:@6.4]
    input io_dat_actv_pvld_6 : UInt<1> @[:@6.4]
    input io_dat_actv_pvld_7 : UInt<1> @[:@6.4]
    input io_wt_actv_data_0 : SInt<8> @[:@6.4]
    input io_wt_actv_data_1 : SInt<8> @[:@6.4]
    input io_wt_actv_data_2 : SInt<8> @[:@6.4]
    input io_wt_actv_data_3 : SInt<8> @[:@6.4]
    input io_wt_actv_data_4 : SInt<8> @[:@6.4]
    input io_wt_actv_data_5 : SInt<8> @[:@6.4]
    input io_wt_actv_data_6 : SInt<8> @[:@6.4]
    input io_wt_actv_data_7 : SInt<8> @[:@6.4]
    input io_wt_actv_nz_0 : UInt<1> @[:@6.4]
    input io_wt_actv_nz_1 : UInt<1> @[:@6.4]
    input io_wt_actv_nz_2 : UInt<1> @[:@6.4]
    input io_wt_actv_nz_3 : UInt<1> @[:@6.4]
    input io_wt_actv_nz_4 : UInt<1> @[:@6.4]
    input io_wt_actv_nz_5 : UInt<1> @[:@6.4]
    input io_wt_actv_nz_6 : UInt<1> @[:@6.4]
    input io_wt_actv_nz_7 : UInt<1> @[:@6.4]
    input io_wt_actv_pvld_0 : UInt<1> @[:@6.4]
    input io_wt_actv_pvld_1 : UInt<1> @[:@6.4]
    input io_wt_actv_pvld_2 : UInt<1> @[:@6.4]
    input io_wt_actv_pvld_3 : UInt<1> @[:@6.4]
    input io_wt_actv_pvld_4 : UInt<1> @[:@6.4]
    input io_wt_actv_pvld_5 : UInt<1> @[:@6.4]
    input io_wt_actv_pvld_6 : UInt<1> @[:@6.4]
    input io_wt_actv_pvld_7 : UInt<1> @[:@6.4]
    output io_mac_out_data : SInt<21> @[:@6.4]
    output io_mac_out_pvld : UInt<1> @[:@6.4]
  
    node _T_189 = and(io_wt_actv_pvld_0, io_wt_actv_nz_0) @[NV_NVDLA_CMAC_CORE_mac.scala 60:32:@17.4]
    node _T_190 = and(_T_189, io_dat_actv_pvld_0) @[NV_NVDLA_CMAC_CORE_mac.scala 60:49:@18.4]
    node _T_191 = and(_T_190, io_dat_actv_nz_0) @[NV_NVDLA_CMAC_CORE_mac.scala 60:69:@19.4]
    node _T_192 = mul(io_wt_actv_data_0, io_dat_actv_data_0) @[NV_NVDLA_CMAC_CORE_mac.scala 61:43:@21.6]
    node _GEN_0 = mux(_T_191, _T_192, asSInt(UInt<16>("h0"))) @[NV_NVDLA_CMAC_CORE_mac.scala 60:88:@20.4]
    node _T_193 = and(io_wt_actv_pvld_1, io_wt_actv_nz_1) @[NV_NVDLA_CMAC_CORE_mac.scala 60:32:@24.4]
    node _T_194 = and(_T_193, io_dat_actv_pvld_1) @[NV_NVDLA_CMAC_CORE_mac.scala 60:49:@25.4]
    node _T_195 = and(_T_194, io_dat_actv_nz_1) @[NV_NVDLA_CMAC_CORE_mac.scala 60:69:@26.4]
    node _T_196 = mul(io_wt_actv_data_1, io_dat_actv_data_1) @[NV_NVDLA_CMAC_CORE_mac.scala 61:43:@28.6]
    node _GEN_1 = mux(_T_195, _T_196, asSInt(UInt<16>("h0"))) @[NV_NVDLA_CMAC_CORE_mac.scala 60:88:@27.4]
    node _T_197 = and(io_wt_actv_pvld_2, io_wt_actv_nz_2) @[NV_NVDLA_CMAC_CORE_mac.scala 60:32:@31.4]
    node _T_198 = and(_T_197, io_dat_actv_pvld_2) @[NV_NVDLA_CMAC_CORE_mac.scala 60:49:@32.4]
    node _T_199 = and(_T_198, io_dat_actv_nz_2) @[NV_NVDLA_CMAC_CORE_mac.scala 60:69:@33.4]
    node _T_200 = mul(io_wt_actv_data_2, io_dat_actv_data_2) @[NV_NVDLA_CMAC_CORE_mac.scala 61:43:@35.6]
    node _GEN_2 = mux(_T_199, _T_200, asSInt(UInt<16>("h0"))) @[NV_NVDLA_CMAC_CORE_mac.scala 60:88:@34.4]
    node _T_201 = and(io_wt_actv_pvld_3, io_wt_actv_nz_3) @[NV_NVDLA_CMAC_CORE_mac.scala 60:32:@38.4]
    node _T_202 = and(_T_201, io_dat_actv_pvld_3) @[NV_NVDLA_CMAC_CORE_mac.scala 60:49:@39.4]
    node _T_203 = and(_T_202, io_dat_actv_nz_3) @[NV_NVDLA_CMAC_CORE_mac.scala 60:69:@40.4]
    node _T_204 = mul(io_wt_actv_data_3, io_dat_actv_data_3) @[NV_NVDLA_CMAC_CORE_mac.scala 61:43:@42.6]
    node _GEN_3 = mux(_T_203, _T_204, asSInt(UInt<16>("h0"))) @[NV_NVDLA_CMAC_CORE_mac.scala 60:88:@41.4]
    node _T_205 = and(io_wt_actv_pvld_4, io_wt_actv_nz_4) @[NV_NVDLA_CMAC_CORE_mac.scala 60:32:@45.4]
    node _T_206 = and(_T_205, io_dat_actv_pvld_4) @[NV_NVDLA_CMAC_CORE_mac.scala 60:49:@46.4]
    node _T_207 = and(_T_206, io_dat_actv_nz_4) @[NV_NVDLA_CMAC_CORE_mac.scala 60:69:@47.4]
    node _T_208 = mul(io_wt_actv_data_4, io_dat_actv_data_4) @[NV_NVDLA_CMAC_CORE_mac.scala 61:43:@49.6]
    node _GEN_4 = mux(_T_207, _T_208, asSInt(UInt<16>("h0"))) @[NV_NVDLA_CMAC_CORE_mac.scala 60:88:@48.4]
    node _T_209 = and(io_wt_actv_pvld_5, io_wt_actv_nz_5) @[NV_NVDLA_CMAC_CORE_mac.scala 60:32:@52.4]
    node _T_210 = and(_T_209, io_dat_actv_pvld_5) @[NV_NVDLA_CMAC_CORE_mac.scala 60:49:@53.4]
    node _T_211 = and(_T_210, io_dat_actv_nz_5) @[NV_NVDLA_CMAC_CORE_mac.scala 60:69:@54.4]
    node _T_212 = mul(io_wt_actv_data_5, io_dat_actv_data_5) @[NV_NVDLA_CMAC_CORE_mac.scala 61:43:@56.6]
    node _GEN_5 = mux(_T_211, _T_212, asSInt(UInt<16>("h0"))) @[NV_NVDLA_CMAC_CORE_mac.scala 60:88:@55.4]
    node _T_213 = and(io_wt_actv_pvld_6, io_wt_actv_nz_6) @[NV_NVDLA_CMAC_CORE_mac.scala 60:32:@59.4]
    node _T_214 = and(_T_213, io_dat_actv_pvld_6) @[NV_NVDLA_CMAC_CORE_mac.scala 60:49:@60.4]
    node _T_215 = and(_T_214, io_dat_actv_nz_6) @[NV_NVDLA_CMAC_CORE_mac.scala 60:69:@61.4]
    node _T_216 = mul(io_wt_actv_data_6, io_dat_actv_data_6) @[NV_NVDLA_CMAC_CORE_mac.scala 61:43:@63.6]
    node _GEN_6 = mux(_T_215, _T_216, asSInt(UInt<16>("h0"))) @[NV_NVDLA_CMAC_CORE_mac.scala 60:88:@62.4]
    node _T_217 = and(io_wt_actv_pvld_7, io_wt_actv_nz_7) @[NV_NVDLA_CMAC_CORE_mac.scala 60:32:@66.4]
    node _T_218 = and(_T_217, io_dat_actv_pvld_7) @[NV_NVDLA_CMAC_CORE_mac.scala 60:49:@67.4]
    node _T_219 = and(_T_218, io_dat_actv_nz_7) @[NV_NVDLA_CMAC_CORE_mac.scala 60:69:@68.4]
    node _T_220 = mul(io_wt_actv_data_7, io_dat_actv_data_7) @[NV_NVDLA_CMAC_CORE_mac.scala 61:43:@70.6]
    node _GEN_7 = mux(_T_219, _T_220, asSInt(UInt<16>("h0"))) @[NV_NVDLA_CMAC_CORE_mac.scala 60:88:@69.4]
    node _T_178_0 = _GEN_0 @[NV_NVDLA_CMAC_CORE_mac.scala 57:23:@8.4 NV_NVDLA_CMAC_CORE_mac.scala 57:23:@9.4 NV_NVDLA_CMAC_CORE_mac.scala 61:22:@22.6]
    node _T_178_1 = _GEN_1 @[NV_NVDLA_CMAC_CORE_mac.scala 57:23:@8.4 NV_NVDLA_CMAC_CORE_mac.scala 57:23:@10.4 NV_NVDLA_CMAC_CORE_mac.scala 61:22:@29.6]
    node _T_221 = add(_T_178_0, _T_178_1) @[NV_NVDLA_CMAC_CORE_mac.scala 65:32:@73.4]
    node _T_178_2 = _GEN_2 @[NV_NVDLA_CMAC_CORE_mac.scala 57:23:@8.4 NV_NVDLA_CMAC_CORE_mac.scala 57:23:@11.4 NV_NVDLA_CMAC_CORE_mac.scala 61:22:@36.6]
    node _T_222 = add(_T_221, _T_178_2) @[NV_NVDLA_CMAC_CORE_mac.scala 65:32:@74.4]
    node _T_178_3 = _GEN_3 @[NV_NVDLA_CMAC_CORE_mac.scala 57:23:@8.4 NV_NVDLA_CMAC_CORE_mac.scala 57:23:@12.4 NV_NVDLA_CMAC_CORE_mac.scala 61:22:@43.6]
    node _T_223 = add(_T_222, _T_178_3) @[NV_NVDLA_CMAC_CORE_mac.scala 65:32:@75.4]
    node _T_178_4 = _GEN_4 @[NV_NVDLA_CMAC_CORE_mac.scala 57:23:@8.4 NV_NVDLA_CMAC_CORE_mac.scala 57:23:@13.4 NV_NVDLA_CMAC_CORE_mac.scala 61:22:@50.6]
    node _T_224 = add(_T_223, _T_178_4) @[NV_NVDLA_CMAC_CORE_mac.scala 65:32:@76.4]
    node _T_178_5 = _GEN_5 @[NV_NVDLA_CMAC_CORE_mac.scala 57:23:@8.4 NV_NVDLA_CMAC_CORE_mac.scala 57:23:@14.4 NV_NVDLA_CMAC_CORE_mac.scala 61:22:@57.6]
    node _T_225 = add(_T_224, _T_178_5) @[NV_NVDLA_CMAC_CORE_mac.scala 65:32:@77.4]
    node _T_178_6 = _GEN_6 @[NV_NVDLA_CMAC_CORE_mac.scala 57:23:@8.4 NV_NVDLA_CMAC_CORE_mac.scala 57:23:@15.4 NV_NVDLA_CMAC_CORE_mac.scala 61:22:@64.6]
    node _T_226 = add(_T_225, _T_178_6) @[NV_NVDLA_CMAC_CORE_mac.scala 65:32:@78.4]
    node _T_178_7 = _GEN_7 @[NV_NVDLA_CMAC_CORE_mac.scala 57:23:@8.4 NV_NVDLA_CMAC_CORE_mac.scala 57:23:@16.4 NV_NVDLA_CMAC_CORE_mac.scala 61:22:@71.6]
    node _T_227 = add(_T_226, _T_178_7) @[NV_NVDLA_CMAC_CORE_mac.scala 65:32:@79.4]
    node _T_228 = and(io_dat_actv_pvld_0, io_wt_actv_pvld_0) @[NV_NVDLA_CMAC_CORE_mac.scala 68:41:@80.4]
    reg _T_230 : SInt<23>, clock with :
      reset => (UInt<1>("h0"), _T_230) @[Reg.scala 11:16:@81.4]
    node _GEN_8 = mux(_T_228, _T_227, _T_230) @[Reg.scala 12:19:@82.4]
    reg _T_232 : SInt<23>, clock with :
      reset => (UInt<1>("h0"), _T_232) @[Reg.scala 11:16:@85.4]
    node _GEN_9 = mux(_T_228, _T_230, _T_232) @[Reg.scala 12:19:@86.4]
    reg _T_234 : SInt<23>, clock with :
      reset => (UInt<1>("h0"), _T_234) @[Reg.scala 11:16:@89.4]
    node _GEN_10 = mux(_T_228, _T_232, _T_234) @[Reg.scala 12:19:@90.4]
    reg _T_236 : UInt<1>, clock with :
      reset => (UInt<1>("h0"), _T_236) @[Reg.scala 11:16:@94.4]
    node _GEN_11 = mux(_T_228, _T_228, _T_236) @[Reg.scala 12:19:@95.4]
    reg _T_238 : UInt<1>, clock with :
      reset => (UInt<1>("h0"), _T_238) @[Reg.scala 11:16:@98.4]
    node _GEN_12 = mux(_T_228, _T_236, _T_238) @[Reg.scala 12:19:@99.4]
    reg _T_240 : UInt<1>, clock with :
      reset => (UInt<1>("h0"), _T_240) @[Reg.scala 11:16:@102.4]
    node _GEN_13 = mux(_T_228, _T_238, _T_240) @[Reg.scala 12:19:@103.4]
    io_mac_out_data <= asSInt(bits(_T_234, 20, 0)) @[NV_NVDLA_CMAC_CORE_mac.scala 70:21:@93.4]
    io_mac_out_pvld <= _T_240 @[NV_NVDLA_CMAC_CORE_mac.scala 71:21:@106.4]
    _T_230 <= _GEN_8 @[Reg.scala 12:23:@83.6]
    _T_232 <= _GEN_9 @[Reg.scala 12:23:@87.6]
    _T_234 <= _GEN_10 @[Reg.scala 12:23:@91.6]
    _T_236 <= _GEN_11 @[Reg.scala 12:23:@96.6]
    _T_238 <= _GEN_12 @[Reg.scala 12:23:@100.6]
    _T_240 <= _GEN_13 @[Reg.scala 12:23:@104.6]
