Bu derste SytemVerilog'daki karar yapılarını anlattım.

ders videosuna aşağıdaki linkten ulaşabilirsiniz.


Bu derste neler anlattım?

if else yapısı nedir?
priority encoding yapısı nedir?
priority encoding neden daha fazla delay oluşturur?
mutually exculusive, unique ne demektir?
case nedir?
casex nedir?
casez nedir?
simulasyon ve donanımdaki farklılık oluşturan bir durum örneği
case...inside nedir?
VHDL ve Verilog/SystemVerilog'daki case ifadeleri nasıl farklılık gösterir?
