TimeQuest Timing Analyzer report for dsff_freqdivider
Sat Feb 12 01:35:20 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'areset'
 13. Slow Model Hold: 'areset'
 14. Slow Model Hold: 'clk'
 15. Slow Model Recovery: 'clk'
 16. Slow Model Removal: 'clk'
 17. Slow Model Minimum Pulse Width: 'clk'
 18. Slow Model Minimum Pulse Width: 'areset'
 19. Setup Times
 20. Hold Times
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Propagation Delay
 24. Minimum Propagation Delay
 25. Fast Model Setup Summary
 26. Fast Model Hold Summary
 27. Fast Model Recovery Summary
 28. Fast Model Removal Summary
 29. Fast Model Minimum Pulse Width Summary
 30. Fast Model Setup: 'areset'
 31. Fast Model Setup: 'clk'
 32. Fast Model Hold: 'areset'
 33. Fast Model Hold: 'clk'
 34. Fast Model Recovery: 'clk'
 35. Fast Model Removal: 'clk'
 36. Fast Model Minimum Pulse Width: 'clk'
 37. Fast Model Minimum Pulse Width: 'areset'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Propagation Delay
 43. Minimum Propagation Delay
 44. Multicorner Timing Analysis Summary
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Progagation Delay
 50. Minimum Progagation Delay
 51. Setup Transfers
 52. Hold Transfers
 53. Recovery Transfers
 54. Removal Transfers
 55. Report TCCS
 56. Report RSKM
 57. Unconstrained Paths
 58. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; dsff_freqdivider                                                  ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C70F896I8                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                             ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; areset     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { areset } ;
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 155.96 MHz ; 155.96 MHz      ; areset     ;      ;
; 190.55 MHz ; 190.55 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; clk    ; -4.689 ; -42.393       ;
; areset ; -4.448 ; -33.426       ;
+--------+--------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; areset ; 0.000 ; 0.000         ;
; clk    ; 1.267 ; 0.000         ;
+--------+-------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.214 ; -1.984        ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.418 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; clk    ; -1.941 ; -16.781              ;
; areset ; -1.941 ; -1.941               ;
+--------+--------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                        ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -4.689 ; count[0]~29            ; count[9]~reg0_emulated ; areset       ; clk         ; 0.500        ; -0.210     ; 5.019      ;
; -4.633 ; count[1]~37            ; count[9]~reg0_emulated ; areset       ; clk         ; 0.500        ; -0.207     ; 4.966      ;
; -4.420 ; count[2]~33            ; count[9]~reg0_emulated ; areset       ; clk         ; 0.500        ; -0.211     ; 4.749      ;
; -4.395 ; count[3]~25            ; count[9]~reg0_emulated ; areset       ; clk         ; 0.500        ; -0.239     ; 4.696      ;
; -4.303 ; count[4]~21            ; count[9]~reg0_emulated ; areset       ; clk         ; 0.500        ; -0.238     ; 4.605      ;
; -4.298 ; count[1]~37            ; count[8]~reg0_emulated ; areset       ; clk         ; 0.500        ; -0.207     ; 4.631      ;
; -4.288 ; count[0]~29            ; count[8]~reg0_emulated ; areset       ; clk         ; 0.500        ; -0.210     ; 4.618      ;
; -4.285 ; count[0]~29            ; count[5]~reg0_emulated ; areset       ; clk         ; 0.500        ; -0.203     ; 4.622      ;
; -4.280 ; count[0]~29            ; count[6]~reg0_emulated ; areset       ; clk         ; 0.500        ; -0.210     ; 4.610      ;
; -4.278 ; count[8]~5             ; count[9]~reg0_emulated ; areset       ; clk         ; 0.500        ; -0.221     ; 4.597      ;
; -4.266 ; count[1]~37            ; count[6]~reg0_emulated ; areset       ; clk         ; 0.500        ; -0.207     ; 4.599      ;
; -4.249 ; count[0]~29            ; count[1]~reg0_emulated ; areset       ; clk         ; 0.500        ; -0.208     ; 4.581      ;
; -4.248 ; count[2]~reg0_emulated ; count[9]~reg0_emulated ; clk          ; clk         ; 1.000        ; -0.002     ; 5.286      ;
; -4.229 ; count[1]~37            ; count[5]~reg0_emulated ; areset       ; clk         ; 0.500        ; -0.200     ; 4.569      ;
; -4.228 ; count[0]~29            ; count[2]~reg0_emulated ; areset       ; clk         ; 0.500        ; -0.208     ; 4.560      ;
; -4.190 ; count[0]~29            ; count[7]~reg0_emulated ; areset       ; clk         ; 0.500        ; -0.206     ; 4.524      ;
; -4.175 ; count[0]~reg0_emulated ; count[9]~reg0_emulated ; clk          ; clk         ; 1.000        ; -0.002     ; 5.213      ;
; -4.172 ; count[1]~37            ; count[2]~reg0_emulated ; areset       ; clk         ; 0.500        ; -0.205     ; 4.507      ;
; -4.166 ; count[0]~29            ; count[4]~reg0_emulated ; areset       ; clk         ; 0.500        ; -0.203     ; 4.503      ;
; -4.162 ; count[5]~reg0_emulated ; count[9]~reg0_emulated ; clk          ; clk         ; 1.000        ; -0.007     ; 5.195      ;
; -4.151 ; count[7]~reg0_emulated ; count[9]~reg0_emulated ; clk          ; clk         ; 1.000        ; -0.004     ; 5.187      ;
; -4.134 ; count[1]~37            ; count[7]~reg0_emulated ; areset       ; clk         ; 0.500        ; -0.203     ; 4.471      ;
; -4.124 ; count[0]~29            ; count[3]~reg0_emulated ; areset       ; clk         ; 0.500        ; -0.203     ; 4.461      ;
; -4.121 ; count[1]~37            ; count[3]~reg0_emulated ; areset       ; clk         ; 0.500        ; -0.200     ; 4.461      ;
; -4.111 ; count[1]~reg0_emulated ; count[9]~reg0_emulated ; clk          ; clk         ; 1.000        ; -0.002     ; 5.149      ;
; -4.110 ; count[1]~37            ; count[4]~reg0_emulated ; areset       ; clk         ; 0.500        ; -0.200     ; 4.450      ;
; -4.107 ; count[5]~17            ; count[9]~reg0_emulated ; areset       ; clk         ; 0.500        ; -0.241     ; 4.406      ;
; -4.073 ; count[2]~33            ; count[8]~reg0_emulated ; areset       ; clk         ; 0.500        ; -0.211     ; 4.402      ;
; -4.066 ; count[7]~9             ; count[9]~reg0_emulated ; areset       ; clk         ; 0.500        ; -0.207     ; 4.399      ;
; -4.041 ; count[2]~33            ; count[6]~reg0_emulated ; areset       ; clk         ; 0.500        ; -0.211     ; 4.370      ;
; -4.036 ; count[9]~1             ; count[8]~reg0_emulated ; areset       ; clk         ; 0.500        ; -0.222     ; 4.354      ;
; -4.035 ; count[9]~1             ; count[9]~reg0_emulated ; areset       ; clk         ; 0.500        ; -0.222     ; 4.353      ;
; -4.033 ; count[8]~5             ; count[8]~reg0_emulated ; areset       ; clk         ; 0.500        ; -0.221     ; 4.352      ;
; -4.016 ; count[2]~33            ; count[5]~reg0_emulated ; areset       ; clk         ; 0.500        ; -0.204     ; 4.352      ;
; -4.004 ; count[9]~1             ; count[6]~reg0_emulated ; areset       ; clk         ; 0.500        ; -0.222     ; 4.322      ;
; -4.001 ; count[8]~5             ; count[6]~reg0_emulated ; areset       ; clk         ; 0.500        ; -0.221     ; 4.320      ;
; -3.994 ; count[3]~25            ; count[8]~reg0_emulated ; areset       ; clk         ; 0.500        ; -0.239     ; 4.295      ;
; -3.991 ; count[3]~25            ; count[5]~reg0_emulated ; areset       ; clk         ; 0.500        ; -0.232     ; 4.299      ;
; -3.986 ; count[3]~25            ; count[6]~reg0_emulated ; areset       ; clk         ; 0.500        ; -0.239     ; 4.287      ;
; -3.921 ; count[2]~33            ; count[7]~reg0_emulated ; areset       ; clk         ; 0.500        ; -0.207     ; 4.254      ;
; -3.921 ; count[4]~21            ; count[8]~reg0_emulated ; areset       ; clk         ; 0.500        ; -0.238     ; 4.223      ;
; -3.920 ; count[6]~13            ; count[9]~reg0_emulated ; areset       ; clk         ; 0.500        ; -0.221     ; 4.239      ;
; -3.901 ; count[2]~reg0_emulated ; count[8]~reg0_emulated ; clk          ; clk         ; 1.000        ; -0.002     ; 4.939      ;
; -3.899 ; count[4]~21            ; count[5]~reg0_emulated ; areset       ; clk         ; 0.500        ; -0.231     ; 4.208      ;
; -3.897 ; count[2]~33            ; count[4]~reg0_emulated ; areset       ; clk         ; 0.500        ; -0.204     ; 4.233      ;
; -3.896 ; count[3]~25            ; count[7]~reg0_emulated ; areset       ; clk         ; 0.500        ; -0.235     ; 4.201      ;
; -3.896 ; count[2]~33            ; count[3]~reg0_emulated ; areset       ; clk         ; 0.500        ; -0.204     ; 4.232      ;
; -3.894 ; count[4]~21            ; count[6]~reg0_emulated ; areset       ; clk         ; 0.500        ; -0.238     ; 4.196      ;
; -3.884 ; count[0]~29            ; count[0]~reg0_emulated ; areset       ; clk         ; 0.500        ; -0.208     ; 4.216      ;
; -3.872 ; count[3]~25            ; count[4]~reg0_emulated ; areset       ; clk         ; 0.500        ; -0.232     ; 4.180      ;
; -3.869 ; count[2]~reg0_emulated ; count[6]~reg0_emulated ; clk          ; clk         ; 1.000        ; -0.002     ; 4.907      ;
; -3.859 ; count[9]~1             ; count[3]~reg0_emulated ; areset       ; clk         ; 0.500        ; -0.215     ; 4.184      ;
; -3.858 ; count[9]~1             ; count[5]~reg0_emulated ; areset       ; clk         ; 0.500        ; -0.215     ; 4.183      ;
; -3.856 ; count[8]~5             ; count[3]~reg0_emulated ; areset       ; clk         ; 0.500        ; -0.214     ; 4.182      ;
; -3.855 ; count[8]~5             ; count[5]~reg0_emulated ; areset       ; clk         ; 0.500        ; -0.214     ; 4.181      ;
; -3.846 ; count[3]~reg0_emulated ; count[9]~reg0_emulated ; clk          ; clk         ; 1.000        ; -0.007     ; 4.879      ;
; -3.845 ; count[9]~reg0_emulated ; count[8]~reg0_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 4.885      ;
; -3.844 ; count[2]~reg0_emulated ; count[5]~reg0_emulated ; clk          ; clk         ; 1.000        ; 0.005      ; 4.889      ;
; -3.844 ; count[9]~reg0_emulated ; count[9]~reg0_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 4.884      ;
; -3.813 ; count[9]~reg0_emulated ; count[6]~reg0_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 4.853      ;
; -3.808 ; count[3]~25            ; count[3]~reg0_emulated ; areset       ; clk         ; 0.500        ; -0.232     ; 4.116      ;
; -3.804 ; count[4]~21            ; count[7]~reg0_emulated ; areset       ; clk         ; 0.500        ; -0.234     ; 4.110      ;
; -3.800 ; count[1]~37            ; count[1]~reg0_emulated ; areset       ; clk         ; 0.500        ; -0.205     ; 4.135      ;
; -3.798 ; count[6]~13            ; count[8]~reg0_emulated ; areset       ; clk         ; 0.500        ; -0.221     ; 4.117      ;
; -3.784 ; count[9]~1             ; count[7]~reg0_emulated ; areset       ; clk         ; 0.500        ; -0.218     ; 4.106      ;
; -3.781 ; count[8]~5             ; count[7]~reg0_emulated ; areset       ; clk         ; 0.500        ; -0.217     ; 4.104      ;
; -3.776 ; count[1]~reg0_emulated ; count[8]~reg0_emulated ; clk          ; clk         ; 1.000        ; -0.002     ; 4.814      ;
; -3.774 ; count[0]~reg0_emulated ; count[8]~reg0_emulated ; clk          ; clk         ; 1.000        ; -0.002     ; 4.812      ;
; -3.771 ; count[0]~reg0_emulated ; count[5]~reg0_emulated ; clk          ; clk         ; 1.000        ; 0.005      ; 4.816      ;
; -3.766 ; count[0]~reg0_emulated ; count[6]~reg0_emulated ; clk          ; clk         ; 1.000        ; -0.002     ; 4.804      ;
; -3.766 ; count[6]~13            ; count[6]~reg0_emulated ; areset       ; clk         ; 0.500        ; -0.221     ; 4.085      ;
; -3.761 ; count[5]~reg0_emulated ; count[8]~reg0_emulated ; clk          ; clk         ; 1.000        ; -0.007     ; 4.794      ;
; -3.753 ; count[5]~reg0_emulated ; count[6]~reg0_emulated ; clk          ; clk         ; 1.000        ; -0.007     ; 4.786      ;
; -3.751 ; count[4]~reg0_emulated ; count[9]~reg0_emulated ; clk          ; clk         ; 1.000        ; -0.007     ; 4.784      ;
; -3.750 ; count[7]~reg0_emulated ; count[8]~reg0_emulated ; clk          ; clk         ; 1.000        ; -0.004     ; 4.786      ;
; -3.749 ; count[2]~reg0_emulated ; count[7]~reg0_emulated ; clk          ; clk         ; 1.000        ; 0.002      ; 4.791      ;
; -3.744 ; count[1]~reg0_emulated ; count[6]~reg0_emulated ; clk          ; clk         ; 1.000        ; -0.002     ; 4.782      ;
; -3.744 ; count[4]~21            ; count[3]~reg0_emulated ; areset       ; clk         ; 0.500        ; -0.231     ; 4.053      ;
; -3.736 ; count[8]~reg0_emulated ; count[9]~reg0_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 4.776      ;
; -3.735 ; count[0]~reg0_emulated ; count[1]~reg0_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 4.775      ;
; -3.729 ; count[6]~reg0_emulated ; count[9]~reg0_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 4.769      ;
; -3.725 ; count[2]~reg0_emulated ; count[4]~reg0_emulated ; clk          ; clk         ; 1.000        ; 0.005      ; 4.770      ;
; -3.724 ; count[2]~reg0_emulated ; count[3]~reg0_emulated ; clk          ; clk         ; 1.000        ; 0.005      ; 4.769      ;
; -3.714 ; count[0]~reg0_emulated ; count[2]~reg0_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 4.754      ;
; -3.707 ; count[1]~reg0_emulated ; count[5]~reg0_emulated ; clk          ; clk         ; 1.000        ; 0.005      ; 4.752      ;
; -3.706 ; count[5]~17            ; count[8]~reg0_emulated ; areset       ; clk         ; 0.500        ; -0.241     ; 4.005      ;
; -3.698 ; count[5]~17            ; count[6]~reg0_emulated ; areset       ; clk         ; 0.500        ; -0.241     ; 3.997      ;
; -3.676 ; count[0]~reg0_emulated ; count[7]~reg0_emulated ; clk          ; clk         ; 1.000        ; 0.002      ; 4.718      ;
; -3.668 ; count[9]~reg0_emulated ; count[3]~reg0_emulated ; clk          ; clk         ; 1.000        ; 0.007      ; 4.715      ;
; -3.667 ; count[9]~reg0_emulated ; count[5]~reg0_emulated ; clk          ; clk         ; 1.000        ; 0.007      ; 4.714      ;
; -3.665 ; count[7]~9             ; count[8]~reg0_emulated ; areset       ; clk         ; 0.500        ; -0.207     ; 3.998      ;
; -3.663 ; count[5]~reg0_emulated ; count[7]~reg0_emulated ; clk          ; clk         ; 1.000        ; -0.003     ; 4.700      ;
; -3.652 ; count[7]~reg0_emulated ; count[6]~reg0_emulated ; clk          ; clk         ; 1.000        ; -0.004     ; 4.688      ;
; -3.652 ; count[0]~reg0_emulated ; count[4]~reg0_emulated ; clk          ; clk         ; 1.000        ; 0.005      ; 4.697      ;
; -3.650 ; count[1]~reg0_emulated ; count[2]~reg0_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 4.690      ;
; -3.621 ; count[6]~13            ; count[3]~reg0_emulated ; areset       ; clk         ; 0.500        ; -0.214     ; 3.947      ;
; -3.620 ; count[6]~13            ; count[5]~reg0_emulated ; areset       ; clk         ; 0.500        ; -0.214     ; 3.946      ;
; -3.612 ; count[1]~reg0_emulated ; count[7]~reg0_emulated ; clk          ; clk         ; 1.000        ; 0.002      ; 4.654      ;
; -3.610 ; count[0]~reg0_emulated ; count[3]~reg0_emulated ; clk          ; clk         ; 1.000        ; 0.005      ; 4.655      ;
; -3.608 ; count[5]~17            ; count[7]~reg0_emulated ; areset       ; clk         ; 0.500        ; -0.237     ; 3.911      ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'areset'                                                                                          ;
+--------+------------------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-------------+--------------+-------------+--------------+------------+------------+
; -4.448 ; count[9]~reg0_emulated ; count[9]~1  ; clk          ; areset      ; 0.500        ; 0.222      ; 3.795      ;
; -3.647 ; count[6]~reg0_emulated ; count[6]~13 ; clk          ; areset      ; 0.500        ; 0.221      ; 2.948      ;
; -3.639 ; count[9]~1             ; count[9]~1  ; areset       ; areset      ; 1.000        ; 0.000      ; 3.264      ;
; -3.560 ; count[8]~reg0_emulated ; count[8]~5  ; clk          ; areset      ; 0.500        ; 0.221      ; 2.911      ;
; -3.356 ; count[7]~reg0_emulated ; count[7]~9  ; clk          ; areset      ; 0.500        ; 0.203      ; 2.694      ;
; -3.355 ; count[5]~reg0_emulated ; count[5]~17 ; clk          ; areset      ; 0.500        ; 0.234      ; 2.718      ;
; -3.102 ; count[8]~5             ; count[8]~5  ; areset       ; areset      ; 1.000        ; 0.000      ; 2.732      ;
; -3.083 ; count[0]~reg0_emulated ; count[0]~29 ; clk          ; areset      ; 0.500        ; 0.208      ; 2.422      ;
; -3.060 ; count[4]~reg0_emulated ; count[4]~21 ; clk          ; areset      ; 0.500        ; 0.231      ; 2.410      ;
; -3.024 ; count[1]~reg0_emulated ; count[1]~37 ; clk          ; areset      ; 0.500        ; 0.205      ; 2.304      ;
; -2.962 ; count[2]~reg0_emulated ; count[2]~33 ; clk          ; areset      ; 0.500        ; 0.209      ; 2.300      ;
; -2.931 ; count[3]~reg0_emulated ; count[3]~25 ; clk          ; areset      ; 0.500        ; 0.232      ; 2.288      ;
; -2.838 ; count[6]~13            ; count[6]~13 ; areset       ; areset      ; 1.000        ; 0.000      ; 2.418      ;
; -2.706 ; areset                 ; count[9]~1  ; areset       ; areset      ; 0.500        ; 3.548      ; 5.379      ;
; -2.612 ; count[4]~21            ; count[4]~21 ; areset       ; areset      ; 1.000        ; 0.000      ; 2.231      ;
; -2.597 ; count[0]~29            ; count[0]~29 ; areset       ; areset      ; 1.000        ; 0.000      ; 2.228      ;
; -2.546 ; count[1]~37            ; count[1]~37 ; areset       ; areset      ; 1.000        ; 0.000      ; 2.121      ;
; -2.480 ; count[3]~25            ; count[3]~25 ; areset       ; areset      ; 1.000        ; 0.000      ; 2.105      ;
; -2.300 ; count[5]~17            ; count[5]~17 ; areset       ; areset      ; 1.000        ; 0.000      ; 1.929      ;
; -2.271 ; count[7]~9             ; count[7]~9  ; areset       ; areset      ; 1.000        ; 0.000      ; 1.906      ;
; -2.206 ; areset                 ; count[9]~1  ; areset       ; areset      ; 1.000        ; 3.548      ; 5.379      ;
; -2.134 ; count[2]~33            ; count[2]~33 ; areset       ; areset      ; 1.000        ; 0.000      ; 1.763      ;
; -2.001 ; areset                 ; count[8]~5  ; areset       ; areset      ; 0.500        ; 3.547      ; 4.678      ;
; -1.976 ; areset                 ; count[4]~21 ; areset       ; areset      ; 0.500        ; 3.564      ; 4.659      ;
; -1.913 ; areset                 ; count[6]~13 ; areset       ; areset      ; 0.500        ; 3.547      ; 4.540      ;
; -1.848 ; areset                 ; count[3]~25 ; areset       ; areset      ; 0.500        ; 3.565      ; 4.538      ;
; -1.501 ; areset                 ; count[8]~5  ; areset       ; areset      ; 1.000        ; 3.547      ; 4.678      ;
; -1.476 ; areset                 ; count[4]~21 ; areset       ; areset      ; 1.000        ; 3.564      ; 4.659      ;
; -1.413 ; areset                 ; count[6]~13 ; areset       ; areset      ; 1.000        ; 3.547      ; 4.540      ;
; -1.407 ; areset                 ; count[7]~9  ; areset       ; areset      ; 0.500        ; 3.533      ; 4.075      ;
; -1.397 ; areset                 ; count[5]~17 ; areset       ; areset      ; 0.500        ; 3.567      ; 4.093      ;
; -1.348 ; areset                 ; count[3]~25 ; areset       ; areset      ; 1.000        ; 3.565      ; 4.538      ;
; -1.107 ; areset                 ; count[1]~37 ; areset       ; areset      ; 0.500        ; 3.533      ; 3.715      ;
; -1.093 ; areset                 ; count[0]~29 ; areset       ; areset      ; 0.500        ; 3.536      ; 3.760      ;
; -0.907 ; areset                 ; count[7]~9  ; areset       ; areset      ; 1.000        ; 3.533      ; 4.075      ;
; -0.897 ; areset                 ; count[5]~17 ; areset       ; areset      ; 1.000        ; 3.567      ; 4.093      ;
; -0.871 ; areset                 ; count[2]~33 ; areset       ; areset      ; 0.500        ; 3.537      ; 3.537      ;
; -0.607 ; areset                 ; count[1]~37 ; areset       ; areset      ; 1.000        ; 3.533      ; 3.715      ;
; -0.593 ; areset                 ; count[0]~29 ; areset       ; areset      ; 1.000        ; 3.536      ; 3.760      ;
; -0.371 ; areset                 ; count[2]~33 ; areset       ; areset      ; 1.000        ; 3.537      ; 3.537      ;
+--------+------------------------+-------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'areset'                                                                                          ;
+-------+------------------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+-------------+--------------+-------------+--------------+------------+------------+
; 0.000 ; areset                 ; count[2]~33 ; areset       ; areset      ; 0.000        ; 3.537      ; 3.537      ;
; 0.182 ; areset                 ; count[1]~37 ; areset       ; areset      ; 0.000        ; 3.533      ; 3.715      ;
; 0.224 ; areset                 ; count[0]~29 ; areset       ; areset      ; 0.000        ; 3.536      ; 3.760      ;
; 0.500 ; areset                 ; count[2]~33 ; areset       ; areset      ; -0.500       ; 3.537      ; 3.537      ;
; 0.526 ; areset                 ; count[5]~17 ; areset       ; areset      ; 0.000        ; 3.567      ; 4.093      ;
; 0.542 ; areset                 ; count[7]~9  ; areset       ; areset      ; 0.000        ; 3.533      ; 4.075      ;
; 0.682 ; areset                 ; count[1]~37 ; areset       ; areset      ; -0.500       ; 3.533      ; 3.715      ;
; 0.724 ; areset                 ; count[0]~29 ; areset       ; areset      ; -0.500       ; 3.536      ; 3.760      ;
; 0.973 ; areset                 ; count[3]~25 ; areset       ; areset      ; 0.000        ; 3.565      ; 4.538      ;
; 0.993 ; areset                 ; count[6]~13 ; areset       ; areset      ; 0.000        ; 3.547      ; 4.540      ;
; 1.026 ; areset                 ; count[5]~17 ; areset       ; areset      ; -0.500       ; 3.567      ; 4.093      ;
; 1.042 ; areset                 ; count[7]~9  ; areset       ; areset      ; -0.500       ; 3.533      ; 4.075      ;
; 1.095 ; areset                 ; count[4]~21 ; areset       ; areset      ; 0.000        ; 3.564      ; 4.659      ;
; 1.131 ; areset                 ; count[8]~5  ; areset       ; areset      ; 0.000        ; 3.547      ; 4.678      ;
; 1.473 ; areset                 ; count[3]~25 ; areset       ; areset      ; -0.500       ; 3.565      ; 4.538      ;
; 1.493 ; areset                 ; count[6]~13 ; areset       ; areset      ; -0.500       ; 3.547      ; 4.540      ;
; 1.595 ; areset                 ; count[4]~21 ; areset       ; areset      ; -0.500       ; 3.564      ; 4.659      ;
; 1.631 ; areset                 ; count[8]~5  ; areset       ; areset      ; -0.500       ; 3.547      ; 4.678      ;
; 1.763 ; count[2]~33            ; count[2]~33 ; areset       ; areset      ; 0.000        ; 0.000      ; 1.763      ;
; 1.831 ; areset                 ; count[9]~1  ; areset       ; areset      ; 0.000        ; 3.548      ; 5.379      ;
; 1.906 ; count[7]~9             ; count[7]~9  ; areset       ; areset      ; 0.000        ; 0.000      ; 1.906      ;
; 1.929 ; count[5]~17            ; count[5]~17 ; areset       ; areset      ; 0.000        ; 0.000      ; 1.929      ;
; 2.105 ; count[3]~25            ; count[3]~25 ; areset       ; areset      ; 0.000        ; 0.000      ; 2.105      ;
; 2.121 ; count[1]~37            ; count[1]~37 ; areset       ; areset      ; 0.000        ; 0.000      ; 2.121      ;
; 2.228 ; count[0]~29            ; count[0]~29 ; areset       ; areset      ; 0.000        ; 0.000      ; 2.228      ;
; 2.231 ; count[4]~21            ; count[4]~21 ; areset       ; areset      ; 0.000        ; 0.000      ; 2.231      ;
; 2.331 ; areset                 ; count[9]~1  ; areset       ; areset      ; -0.500       ; 3.548      ; 5.379      ;
; 2.418 ; count[6]~13            ; count[6]~13 ; areset       ; areset      ; 0.000        ; 0.000      ; 2.418      ;
; 2.556 ; count[3]~reg0_emulated ; count[3]~25 ; clk          ; areset      ; -0.500       ; 0.232      ; 2.288      ;
; 2.591 ; count[2]~reg0_emulated ; count[2]~33 ; clk          ; areset      ; -0.500       ; 0.209      ; 2.300      ;
; 2.599 ; count[1]~reg0_emulated ; count[1]~37 ; clk          ; areset      ; -0.500       ; 0.205      ; 2.304      ;
; 2.679 ; count[4]~reg0_emulated ; count[4]~21 ; clk          ; areset      ; -0.500       ; 0.231      ; 2.410      ;
; 2.714 ; count[0]~reg0_emulated ; count[0]~29 ; clk          ; areset      ; -0.500       ; 0.208      ; 2.422      ;
; 2.732 ; count[8]~5             ; count[8]~5  ; areset       ; areset      ; 0.000        ; 0.000      ; 2.732      ;
; 2.984 ; count[5]~reg0_emulated ; count[5]~17 ; clk          ; areset      ; -0.500       ; 0.234      ; 2.718      ;
; 2.991 ; count[7]~reg0_emulated ; count[7]~9  ; clk          ; areset      ; -0.500       ; 0.203      ; 2.694      ;
; 3.190 ; count[8]~reg0_emulated ; count[8]~5  ; clk          ; areset      ; -0.500       ; 0.221      ; 2.911      ;
; 3.227 ; count[6]~reg0_emulated ; count[6]~13 ; clk          ; areset      ; -0.500       ; 0.221      ; 2.948      ;
; 3.264 ; count[9]~1             ; count[9]~1  ; areset       ; areset      ; 0.000        ; 0.000      ; 3.264      ;
; 4.073 ; count[9]~reg0_emulated ; count[9]~1  ; clk          ; areset      ; -0.500       ; 0.222      ; 3.795      ;
+-------+------------------------+-------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                        ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; 1.267 ; count[1]~37            ; count[1]~reg0_emulated ; areset       ; clk         ; -0.500       ; -0.205     ; 0.868      ;
; 1.544 ; count[3]~25            ; count[3]~reg0_emulated ; areset       ; clk         ; -0.500       ; -0.232     ; 1.118      ;
; 1.570 ; count[9]~1             ; count[9]~reg0_emulated ; areset       ; clk         ; -0.500       ; -0.222     ; 1.154      ;
; 1.576 ; count[0]~29            ; count[0]~reg0_emulated ; areset       ; clk         ; -0.500       ; -0.208     ; 1.174      ;
; 1.814 ; count[4]~21            ; count[4]~reg0_emulated ; areset       ; clk         ; -0.500       ; -0.231     ; 1.389      ;
; 1.818 ; count[6]~13            ; count[6]~reg0_emulated ; areset       ; clk         ; -0.500       ; -0.221     ; 1.403      ;
; 1.865 ; count[2]~33            ; count[2]~reg0_emulated ; areset       ; clk         ; -0.500       ; -0.209     ; 1.462      ;
; 1.867 ; count[8]~5             ; count[8]~reg0_emulated ; areset       ; clk         ; -0.500       ; -0.221     ; 1.452      ;
; 1.892 ; count[5]~17            ; count[5]~reg0_emulated ; areset       ; clk         ; -0.500       ; -0.234     ; 1.464      ;
; 1.927 ; areset                 ; count[6]~reg0_emulated ; areset       ; clk         ; 0.000        ; 3.326      ; 5.559      ;
; 2.036 ; areset                 ; count[2]~reg0_emulated ; areset       ; clk         ; 0.000        ; 3.328      ; 5.670      ;
; 2.044 ; areset                 ; count[7]~reg0_emulated ; areset       ; clk         ; 0.000        ; 3.330      ; 5.680      ;
; 2.095 ; areset                 ; count[1]~reg0_emulated ; areset       ; clk         ; 0.000        ; 3.328      ; 5.729      ;
; 2.114 ; areset                 ; count[0]~reg0_emulated ; areset       ; clk         ; 0.000        ; 3.328      ; 5.748      ;
; 2.116 ; areset                 ; count[8]~reg0_emulated ; areset       ; clk         ; 0.000        ; 3.326      ; 5.748      ;
; 2.130 ; areset                 ; count[5]~reg0_emulated ; areset       ; clk         ; 0.000        ; 3.333      ; 5.769      ;
; 2.176 ; count[7]~9             ; count[7]~reg0_emulated ; areset       ; clk         ; -0.500       ; -0.203     ; 1.779      ;
; 2.206 ; areset                 ; count[3]~reg0_emulated ; areset       ; clk         ; 0.000        ; 3.333      ; 5.845      ;
; 2.368 ; areset                 ; count[4]~reg0_emulated ; areset       ; clk         ; 0.000        ; 3.333      ; 6.007      ;
; 2.382 ; areset                 ; count[9]~reg0_emulated ; areset       ; clk         ; 0.000        ; 3.326      ; 6.014      ;
; 2.427 ; areset                 ; count[6]~reg0_emulated ; areset       ; clk         ; -0.500       ; 3.326      ; 5.559      ;
; 2.536 ; areset                 ; count[2]~reg0_emulated ; areset       ; clk         ; -0.500       ; 3.328      ; 5.670      ;
; 2.544 ; areset                 ; count[7]~reg0_emulated ; areset       ; clk         ; -0.500       ; 3.330      ; 5.680      ;
; 2.595 ; areset                 ; count[1]~reg0_emulated ; areset       ; clk         ; -0.500       ; 3.328      ; 5.729      ;
; 2.614 ; areset                 ; count[0]~reg0_emulated ; areset       ; clk         ; -0.500       ; 3.328      ; 5.748      ;
; 2.616 ; areset                 ; count[8]~reg0_emulated ; areset       ; clk         ; -0.500       ; 3.326      ; 5.748      ;
; 2.630 ; areset                 ; count[5]~reg0_emulated ; areset       ; clk         ; -0.500       ; 3.333      ; 5.769      ;
; 2.706 ; areset                 ; count[3]~reg0_emulated ; areset       ; clk         ; -0.500       ; 3.333      ; 5.845      ;
; 2.868 ; areset                 ; count[4]~reg0_emulated ; areset       ; clk         ; -0.500       ; 3.333      ; 6.007      ;
; 2.882 ; areset                 ; count[9]~reg0_emulated ; areset       ; clk         ; -0.500       ; 3.326      ; 6.014      ;
; 3.569 ; count[4]~reg0_emulated ; count[4]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 3.875      ;
; 3.622 ; count[3]~reg0_emulated ; count[3]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 3.928      ;
; 3.661 ; count[6]~reg0_emulated ; count[6]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 3.967      ;
; 3.675 ; count[8]~reg0_emulated ; count[8]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 3.981      ;
; 3.851 ; count[4]~reg0_emulated ; count[7]~reg0_emulated ; clk          ; clk         ; 0.000        ; -0.003     ; 4.154      ;
; 3.918 ; count[3]~reg0_emulated ; count[7]~reg0_emulated ; clk          ; clk         ; 0.000        ; -0.003     ; 4.221      ;
; 3.925 ; count[4]~reg0_emulated ; count[5]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 4.231      ;
; 3.926 ; count[4]~reg0_emulated ; count[3]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 4.232      ;
; 3.964 ; count[6]~reg0_emulated ; count[7]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.004      ; 4.274      ;
; 3.973 ; count[8]~reg0_emulated ; count[7]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.004      ; 4.283      ;
; 3.992 ; count[3]~reg0_emulated ; count[5]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 4.298      ;
; 3.993 ; count[7]~reg0_emulated ; count[7]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 4.299      ;
; 4.012 ; count[1]~reg0_emulated ; count[1]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 4.318      ;
; 4.047 ; count[8]~reg0_emulated ; count[5]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.007      ; 4.360      ;
; 4.048 ; count[8]~reg0_emulated ; count[3]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.007      ; 4.361      ;
; 4.057 ; count[3]~reg0_emulated ; count[4]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 4.363      ;
; 4.062 ; count[6]~reg0_emulated ; count[8]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 4.368      ;
; 4.071 ; count[4]~reg0_emulated ; count[6]~reg0_emulated ; clk          ; clk         ; 0.000        ; -0.007     ; 4.370      ;
; 4.084 ; count[4]~reg0_emulated ; count[8]~reg0_emulated ; clk          ; clk         ; 0.000        ; -0.007     ; 4.383      ;
; 4.088 ; count[5]~reg0_emulated ; count[5]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 4.394      ;
; 4.102 ; count[4]~reg0_emulated ; count[9]~reg0_emulated ; clk          ; clk         ; 0.000        ; -0.007     ; 4.401      ;
; 4.104 ; count[0]~reg0_emulated ; count[0]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 4.410      ;
; 4.121 ; count[0]~reg0_emulated ; count[7]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.002      ; 4.429      ;
; 4.127 ; count[2]~reg0_emulated ; count[2]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 4.433      ;
; 4.138 ; count[3]~reg0_emulated ; count[6]~reg0_emulated ; clk          ; clk         ; 0.000        ; -0.007     ; 4.437      ;
; 4.148 ; count[5]~17            ; count[7]~reg0_emulated ; areset       ; clk         ; -0.500       ; -0.237     ; 3.717      ;
; 4.155 ; count[6]~13            ; count[7]~reg0_emulated ; areset       ; clk         ; -0.500       ; -0.217     ; 3.744      ;
; 4.155 ; count[7]~9             ; count[5]~reg0_emulated ; areset       ; clk         ; -0.500       ; -0.200     ; 3.761      ;
; 4.156 ; count[7]~9             ; count[3]~reg0_emulated ; areset       ; clk         ; -0.500       ; -0.200     ; 3.762      ;
; 4.163 ; count[6]~reg0_emulated ; count[5]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.007      ; 4.476      ;
; 4.164 ; count[6]~reg0_emulated ; count[3]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.007      ; 4.477      ;
; 4.169 ; count[3]~reg0_emulated ; count[9]~reg0_emulated ; clk          ; clk         ; 0.000        ; -0.007     ; 4.468      ;
; 4.170 ; count[3]~reg0_emulated ; count[8]~reg0_emulated ; clk          ; clk         ; 0.000        ; -0.007     ; 4.469      ;
; 4.193 ; count[8]~reg0_emulated ; count[6]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 4.499      ;
; 4.195 ; count[0]~reg0_emulated ; count[5]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.005      ; 4.506      ;
; 4.196 ; count[0]~reg0_emulated ; count[3]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.005      ; 4.507      ;
; 4.203 ; count[5]~reg0_emulated ; count[7]~reg0_emulated ; clk          ; clk         ; 0.000        ; -0.003     ; 4.506      ;
; 4.223 ; count[5]~17            ; count[3]~reg0_emulated ; areset       ; clk         ; -0.500       ; -0.234     ; 3.795      ;
; 4.224 ; count[8]~reg0_emulated ; count[9]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 4.530      ;
; 4.240 ; count[7]~reg0_emulated ; count[5]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.003      ; 4.549      ;
; 4.241 ; count[7]~reg0_emulated ; count[3]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.003      ; 4.550      ;
; 4.246 ; count[9]~reg0_emulated ; count[9]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 4.552      ;
; 4.253 ; count[6]~13            ; count[8]~reg0_emulated ; areset       ; clk         ; -0.500       ; -0.221     ; 3.838      ;
; 4.258 ; count[1]~reg0_emulated ; count[7]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.002      ; 4.566      ;
; 4.278 ; count[5]~reg0_emulated ; count[3]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 4.584      ;
; 4.280 ; count[1]~reg0_emulated ; count[3]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.005      ; 4.591      ;
; 4.301 ; count[7]~9             ; count[6]~reg0_emulated ; areset       ; clk         ; -0.500       ; -0.207     ; 3.900      ;
; 4.322 ; count[1]~reg0_emulated ; count[4]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.005      ; 4.633      ;
; 4.327 ; count[9]~reg0_emulated ; count[7]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.004      ; 4.637      ;
; 4.332 ; count[1]~reg0_emulated ; count[5]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.005      ; 4.643      ;
; 4.332 ; count[7]~9             ; count[9]~reg0_emulated ; areset       ; clk         ; -0.500       ; -0.207     ; 3.931      ;
; 4.333 ; count[7]~9             ; count[8]~reg0_emulated ; areset       ; clk         ; -0.500       ; -0.207     ; 3.932      ;
; 4.340 ; count[6]~reg0_emulated ; count[9]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 4.646      ;
; 4.341 ; count[0]~reg0_emulated ; count[6]~reg0_emulated ; clk          ; clk         ; 0.000        ; -0.002     ; 4.645      ;
; 4.354 ; count[6]~13            ; count[5]~reg0_emulated ; areset       ; clk         ; -0.500       ; -0.214     ; 3.946      ;
; 4.355 ; count[6]~13            ; count[3]~reg0_emulated ; areset       ; clk         ; -0.500       ; -0.214     ; 3.947      ;
; 4.368 ; count[5]~17            ; count[6]~reg0_emulated ; areset       ; clk         ; -0.500       ; -0.241     ; 3.933      ;
; 4.372 ; count[0]~reg0_emulated ; count[9]~reg0_emulated ; clk          ; clk         ; 0.000        ; -0.002     ; 4.676      ;
; 4.373 ; count[0]~reg0_emulated ; count[8]~reg0_emulated ; clk          ; clk         ; 0.000        ; -0.002     ; 4.677      ;
; 4.383 ; count[2]~reg0_emulated ; count[7]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.002      ; 4.691      ;
; 4.384 ; count[1]~reg0_emulated ; count[2]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 4.690      ;
; 4.386 ; count[7]~reg0_emulated ; count[6]~reg0_emulated ; clk          ; clk         ; 0.000        ; -0.004     ; 4.688      ;
; 4.386 ; count[0]~reg0_emulated ; count[4]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.005      ; 4.697      ;
; 4.399 ; count[5]~17            ; count[9]~reg0_emulated ; areset       ; clk         ; -0.500       ; -0.241     ; 3.964      ;
; 4.400 ; count[5]~17            ; count[8]~reg0_emulated ; areset       ; clk         ; -0.500       ; -0.241     ; 3.965      ;
; 4.401 ; count[9]~reg0_emulated ; count[5]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.007      ; 4.714      ;
; 4.402 ; count[9]~reg0_emulated ; count[3]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.007      ; 4.715      ;
; 4.403 ; count[4]~21            ; count[7]~reg0_emulated ; areset       ; clk         ; -0.500       ; -0.234     ; 3.975      ;
; 4.417 ; count[7]~reg0_emulated ; count[9]~reg0_emulated ; clk          ; clk         ; 0.000        ; -0.004     ; 4.719      ;
; 4.417 ; count[2]~reg0_emulated ; count[3]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.005      ; 4.728      ;
+-------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                        ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; -0.214 ; areset    ; count[4]~reg0_emulated ; areset       ; clk         ; 0.500        ; 3.333      ; 4.087      ;
; -0.214 ; areset    ; count[5]~reg0_emulated ; areset       ; clk         ; 0.500        ; 3.333      ; 4.087      ;
; -0.214 ; areset    ; count[3]~reg0_emulated ; areset       ; clk         ; 0.500        ; 3.333      ; 4.087      ;
; -0.202 ; areset    ; count[6]~reg0_emulated ; areset       ; clk         ; 0.500        ; 3.326      ; 4.068      ;
; -0.202 ; areset    ; count[8]~reg0_emulated ; areset       ; clk         ; 0.500        ; 3.326      ; 4.068      ;
; -0.202 ; areset    ; count[9]~reg0_emulated ; areset       ; clk         ; 0.500        ; 3.326      ; 4.068      ;
; -0.184 ; areset    ; count[0]~reg0_emulated ; areset       ; clk         ; 0.500        ; 3.328      ; 4.052      ;
; -0.184 ; areset    ; count[1]~reg0_emulated ; areset       ; clk         ; 0.500        ; 3.328      ; 4.052      ;
; -0.184 ; areset    ; count[2]~reg0_emulated ; areset       ; clk         ; 0.500        ; 3.328      ; 4.052      ;
; -0.184 ; areset    ; count[7]~reg0_emulated ; areset       ; clk         ; 0.500        ; 3.330      ; 4.054      ;
; 0.286  ; areset    ; count[4]~reg0_emulated ; areset       ; clk         ; 1.000        ; 3.333      ; 4.087      ;
; 0.286  ; areset    ; count[5]~reg0_emulated ; areset       ; clk         ; 1.000        ; 3.333      ; 4.087      ;
; 0.286  ; areset    ; count[3]~reg0_emulated ; areset       ; clk         ; 1.000        ; 3.333      ; 4.087      ;
; 0.298  ; areset    ; count[6]~reg0_emulated ; areset       ; clk         ; 1.000        ; 3.326      ; 4.068      ;
; 0.298  ; areset    ; count[8]~reg0_emulated ; areset       ; clk         ; 1.000        ; 3.326      ; 4.068      ;
; 0.298  ; areset    ; count[9]~reg0_emulated ; areset       ; clk         ; 1.000        ; 3.326      ; 4.068      ;
; 0.316  ; areset    ; count[0]~reg0_emulated ; areset       ; clk         ; 1.000        ; 3.328      ; 4.052      ;
; 0.316  ; areset    ; count[1]~reg0_emulated ; areset       ; clk         ; 1.000        ; 3.328      ; 4.052      ;
; 0.316  ; areset    ; count[2]~reg0_emulated ; areset       ; clk         ; 1.000        ; 3.328      ; 4.052      ;
; 0.316  ; areset    ; count[7]~reg0_emulated ; areset       ; clk         ; 1.000        ; 3.330      ; 4.054      ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                        ;
+-------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.418 ; areset    ; count[0]~reg0_emulated ; areset       ; clk         ; 0.000        ; 3.328      ; 4.052      ;
; 0.418 ; areset    ; count[1]~reg0_emulated ; areset       ; clk         ; 0.000        ; 3.328      ; 4.052      ;
; 0.418 ; areset    ; count[2]~reg0_emulated ; areset       ; clk         ; 0.000        ; 3.328      ; 4.052      ;
; 0.418 ; areset    ; count[7]~reg0_emulated ; areset       ; clk         ; 0.000        ; 3.330      ; 4.054      ;
; 0.436 ; areset    ; count[6]~reg0_emulated ; areset       ; clk         ; 0.000        ; 3.326      ; 4.068      ;
; 0.436 ; areset    ; count[8]~reg0_emulated ; areset       ; clk         ; 0.000        ; 3.326      ; 4.068      ;
; 0.436 ; areset    ; count[9]~reg0_emulated ; areset       ; clk         ; 0.000        ; 3.326      ; 4.068      ;
; 0.448 ; areset    ; count[4]~reg0_emulated ; areset       ; clk         ; 0.000        ; 3.333      ; 4.087      ;
; 0.448 ; areset    ; count[5]~reg0_emulated ; areset       ; clk         ; 0.000        ; 3.333      ; 4.087      ;
; 0.448 ; areset    ; count[3]~reg0_emulated ; areset       ; clk         ; 0.000        ; 3.333      ; 4.087      ;
; 0.918 ; areset    ; count[0]~reg0_emulated ; areset       ; clk         ; -0.500       ; 3.328      ; 4.052      ;
; 0.918 ; areset    ; count[1]~reg0_emulated ; areset       ; clk         ; -0.500       ; 3.328      ; 4.052      ;
; 0.918 ; areset    ; count[2]~reg0_emulated ; areset       ; clk         ; -0.500       ; 3.328      ; 4.052      ;
; 0.918 ; areset    ; count[7]~reg0_emulated ; areset       ; clk         ; -0.500       ; 3.330      ; 4.054      ;
; 0.936 ; areset    ; count[6]~reg0_emulated ; areset       ; clk         ; -0.500       ; 3.326      ; 4.068      ;
; 0.936 ; areset    ; count[8]~reg0_emulated ; areset       ; clk         ; -0.500       ; 3.326      ; 4.068      ;
; 0.936 ; areset    ; count[9]~reg0_emulated ; areset       ; clk         ; -0.500       ; 3.326      ; 4.068      ;
; 0.948 ; areset    ; count[4]~reg0_emulated ; areset       ; clk         ; -0.500       ; 3.333      ; 4.087      ;
; 0.948 ; areset    ; count[5]~reg0_emulated ; areset       ; clk         ; -0.500       ; 3.333      ; 4.087      ;
; 0.948 ; areset    ; count[3]~reg0_emulated ; areset       ; clk         ; -0.500       ; 3.333      ; 4.087      ;
+-------+-----------+------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; clk   ; Rise       ; clk                        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; count[0]~reg0_emulated     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; count[0]~reg0_emulated     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; count[1]~reg0_emulated     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; count[1]~reg0_emulated     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; count[2]~reg0_emulated     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; count[2]~reg0_emulated     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; count[3]~reg0_emulated     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; count[3]~reg0_emulated     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; count[4]~reg0_emulated     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; count[4]~reg0_emulated     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; count[5]~reg0_emulated     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; count[5]~reg0_emulated     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; count[6]~reg0_emulated     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; count[6]~reg0_emulated     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; count[7]~reg0_emulated     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; count[7]~reg0_emulated     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; count[8]~reg0_emulated     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; count[8]~reg0_emulated     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; clk   ; Rise       ; count[9]~reg0_emulated     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; clk   ; Rise       ; count[9]~reg0_emulated     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; count[0]~reg0_emulated|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[0]~reg0_emulated|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; count[1]~reg0_emulated|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[1]~reg0_emulated|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; count[2]~reg0_emulated|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[2]~reg0_emulated|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; count[3]~reg0_emulated|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[3]~reg0_emulated|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; count[4]~reg0_emulated|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[4]~reg0_emulated|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; count[5]~reg0_emulated|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[5]~reg0_emulated|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; count[6]~reg0_emulated|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[6]~reg0_emulated|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; count[7]~reg0_emulated|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[7]~reg0_emulated|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; count[8]~reg0_emulated|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[8]~reg0_emulated|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; count[9]~reg0_emulated|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[9]~reg0_emulated|clk ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'areset'                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; areset ; Rise       ; areset                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; areset ; Rise       ; areset|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; areset ; Rise       ; areset|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; areset ; Rise       ; areset~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; areset ; Rise       ; areset~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; areset ; Rise       ; areset~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; areset ; Rise       ; areset~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; areset ; Fall       ; count[0]~29             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; areset ; Fall       ; count[0]~29             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; areset ; Rise       ; count[0]~29|datac       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; areset ; Rise       ; count[0]~29|datac       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; areset ; Fall       ; count[1]~37             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; areset ; Fall       ; count[1]~37             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; areset ; Rise       ; count[1]~37|datac       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; areset ; Rise       ; count[1]~37|datac       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; areset ; Fall       ; count[2]~33             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; areset ; Fall       ; count[2]~33             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; areset ; Rise       ; count[2]~33|datac       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; areset ; Rise       ; count[2]~33|datac       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; areset ; Fall       ; count[3]~25             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; areset ; Fall       ; count[3]~25             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; areset ; Rise       ; count[3]~25|datac       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; areset ; Rise       ; count[3]~25|datac       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; areset ; Fall       ; count[4]~21             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; areset ; Fall       ; count[4]~21             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; areset ; Rise       ; count[4]~21|datac       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; areset ; Rise       ; count[4]~21|datac       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; areset ; Fall       ; count[5]~17             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; areset ; Fall       ; count[5]~17             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; areset ; Rise       ; count[5]~17|datac       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; areset ; Rise       ; count[5]~17|datac       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; areset ; Fall       ; count[6]~13             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; areset ; Fall       ; count[6]~13             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; areset ; Rise       ; count[6]~13|datac       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; areset ; Rise       ; count[6]~13|datac       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; areset ; Fall       ; count[7]~9              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; areset ; Fall       ; count[7]~9              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; areset ; Rise       ; count[7]~9|datac        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; areset ; Rise       ; count[7]~9|datac        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; areset ; Fall       ; count[8]~5              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; areset ; Fall       ; count[8]~5              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; areset ; Rise       ; count[8]~5|datac        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; areset ; Rise       ; count[8]~5|datac        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; areset ; Fall       ; count[9]~1              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; areset ; Fall       ; count[9]~1              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; areset ; Rise       ; count[9]~1|datac        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; areset ; Rise       ; count[9]~1|datac        ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; areset    ; areset     ; 3.206 ; 3.206 ; Fall       ; areset          ;
; enable    ; areset     ; 3.790 ; 3.790 ; Fall       ; areset          ;
; areset    ; clk        ; 3.763 ; 3.763 ; Rise       ; clk             ;
; enable    ; clk        ; 7.992 ; 7.992 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; areset    ; areset     ; 0.000  ; 0.000  ; Fall       ; areset          ;
; enable    ; areset     ; -2.005 ; -2.005 ; Fall       ; areset          ;
; areset    ; clk        ; -1.927 ; -1.927 ; Rise       ; clk             ;
; enable    ; clk        ; -1.939 ; -1.939 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; count[*]  ; areset     ; 7.930  ; 7.930  ; Rise       ; areset          ;
;  count[0] ; areset     ; 6.388  ; 6.388  ; Rise       ; areset          ;
;  count[1] ; areset     ; 6.801  ; 6.801  ; Rise       ; areset          ;
;  count[2] ; areset     ; 6.453  ; 6.453  ; Rise       ; areset          ;
;  count[3] ; areset     ; 7.930  ; 7.930  ; Rise       ; areset          ;
;  count[4] ; areset     ; 7.209  ; 7.209  ; Rise       ; areset          ;
;  count[5] ; areset     ; 7.564  ; 7.564  ; Rise       ; areset          ;
;  count[6] ; areset     ; 6.401  ; 6.401  ; Rise       ; areset          ;
;  count[7] ; areset     ; 7.169  ; 7.169  ; Rise       ; areset          ;
;  count[8] ; areset     ; 6.721  ; 6.721  ; Rise       ; areset          ;
;  count[9] ; areset     ; 6.371  ; 6.371  ; Rise       ; areset          ;
; q         ; areset     ; 11.402 ; 11.402 ; Rise       ; areset          ;
; count[*]  ; areset     ; 9.062  ; 9.062  ; Fall       ; areset          ;
;  count[0] ; areset     ; 8.392  ; 8.392  ; Fall       ; areset          ;
;  count[1] ; areset     ; 8.740  ; 8.740  ; Fall       ; areset          ;
;  count[2] ; areset     ; 8.216  ; 8.216  ; Fall       ; areset          ;
;  count[3] ; areset     ; 9.062  ; 9.062  ; Fall       ; areset          ;
;  count[4] ; areset     ; 8.345  ; 8.345  ; Fall       ; areset          ;
;  count[5] ; areset     ; 8.967  ; 8.967  ; Fall       ; areset          ;
;  count[6] ; areset     ; 7.826  ; 7.826  ; Fall       ; areset          ;
;  count[7] ; areset     ; 8.533  ; 8.533  ; Fall       ; areset          ;
;  count[8] ; areset     ; 8.322  ; 8.322  ; Fall       ; areset          ;
;  count[9] ; areset     ; 7.804  ; 7.804  ; Fall       ; areset          ;
; q         ; areset     ; 13.278 ; 13.278 ; Fall       ; areset          ;
; count[*]  ; clk        ; 9.522  ; 9.522  ; Rise       ; clk             ;
;  count[0] ; clk        ; 8.378  ; 8.378  ; Rise       ; clk             ;
;  count[1] ; clk        ; 8.718  ; 8.718  ; Rise       ; clk             ;
;  count[2] ; clk        ; 8.544  ; 8.544  ; Rise       ; clk             ;
;  count[3] ; clk        ; 9.013  ; 9.013  ; Rise       ; clk             ;
;  count[4] ; clk        ; 8.293  ; 8.293  ; Rise       ; clk             ;
;  count[5] ; clk        ; 9.522  ; 9.522  ; Rise       ; clk             ;
;  count[6] ; clk        ; 8.135  ; 8.135  ; Rise       ; clk             ;
;  count[7] ; clk        ; 9.118  ; 9.118  ; Rise       ; clk             ;
;  count[8] ; clk        ; 8.280  ; 8.280  ; Rise       ; clk             ;
;  count[9] ; clk        ; 8.113  ; 8.113  ; Rise       ; clk             ;
; q         ; clk        ; 13.381 ; 13.381 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; count[*]  ; areset     ; 6.371  ; 6.371  ; Rise       ; areset          ;
;  count[0] ; areset     ; 6.388  ; 6.388  ; Rise       ; areset          ;
;  count[1] ; areset     ; 6.801  ; 6.801  ; Rise       ; areset          ;
;  count[2] ; areset     ; 6.453  ; 6.453  ; Rise       ; areset          ;
;  count[3] ; areset     ; 7.930  ; 7.930  ; Rise       ; areset          ;
;  count[4] ; areset     ; 7.209  ; 7.209  ; Rise       ; areset          ;
;  count[5] ; areset     ; 7.564  ; 7.564  ; Rise       ; areset          ;
;  count[6] ; areset     ; 6.401  ; 6.401  ; Rise       ; areset          ;
;  count[7] ; areset     ; 7.169  ; 7.169  ; Rise       ; areset          ;
;  count[8] ; areset     ; 6.721  ; 6.721  ; Rise       ; areset          ;
;  count[9] ; areset     ; 6.371  ; 6.371  ; Rise       ; areset          ;
; q         ; areset     ; 7.164  ; 7.164  ; Rise       ; areset          ;
; count[*]  ; areset     ; 6.371  ; 6.371  ; Fall       ; areset          ;
;  count[0] ; areset     ; 6.388  ; 6.388  ; Fall       ; areset          ;
;  count[1] ; areset     ; 6.801  ; 6.801  ; Fall       ; areset          ;
;  count[2] ; areset     ; 6.453  ; 6.453  ; Fall       ; areset          ;
;  count[3] ; areset     ; 7.930  ; 7.930  ; Fall       ; areset          ;
;  count[4] ; areset     ; 7.209  ; 7.209  ; Fall       ; areset          ;
;  count[5] ; areset     ; 7.564  ; 7.564  ; Fall       ; areset          ;
;  count[6] ; areset     ; 6.401  ; 6.401  ; Fall       ; areset          ;
;  count[7] ; areset     ; 7.169  ; 7.169  ; Fall       ; areset          ;
;  count[8] ; areset     ; 6.721  ; 6.721  ; Fall       ; areset          ;
;  count[9] ; areset     ; 6.371  ; 6.371  ; Fall       ; areset          ;
; q         ; areset     ; 7.164  ; 7.164  ; Fall       ; areset          ;
; count[*]  ; clk        ; 8.113  ; 8.113  ; Rise       ; clk             ;
;  count[0] ; clk        ; 8.378  ; 8.378  ; Rise       ; clk             ;
;  count[1] ; clk        ; 8.718  ; 8.718  ; Rise       ; clk             ;
;  count[2] ; clk        ; 8.544  ; 8.544  ; Rise       ; clk             ;
;  count[3] ; clk        ; 9.013  ; 9.013  ; Rise       ; clk             ;
;  count[4] ; clk        ; 8.293  ; 8.293  ; Rise       ; clk             ;
;  count[5] ; clk        ; 9.522  ; 9.522  ; Rise       ; clk             ;
;  count[6] ; clk        ; 8.135  ; 8.135  ; Rise       ; clk             ;
;  count[7] ; clk        ; 9.118  ; 9.118  ; Rise       ; clk             ;
;  count[8] ; clk        ; 8.280  ; 8.280  ; Rise       ; clk             ;
;  count[9] ; clk        ; 8.113  ; 8.113  ; Rise       ; clk             ;
; q         ; clk        ; 11.408 ; 11.408 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+----+--------+--------+----+
; Input Port ; Output Port ; RR ; RF     ; FR     ; FF ;
+------------+-------------+----+--------+--------+----+
; enable     ; count[0]    ;    ; 10.289 ; 10.289 ;    ;
; enable     ; count[1]    ;    ; 10.769 ; 10.769 ;    ;
; enable     ; count[2]    ;    ; 10.530 ; 10.530 ;    ;
; enable     ; count[3]    ;    ; 11.763 ; 11.763 ;    ;
; enable     ; count[4]    ;    ; 10.368 ; 10.368 ;    ;
; enable     ; count[5]    ;    ; 11.178 ; 11.178 ;    ;
; enable     ; count[6]    ;    ; 10.003 ; 10.003 ;    ;
; enable     ; count[7]    ;    ; 11.959 ; 11.959 ;    ;
; enable     ; count[8]    ;    ; 10.333 ; 10.333 ;    ;
; enable     ; count[9]    ;    ; 10.273 ; 10.273 ;    ;
; enable     ; q           ;    ; 15.367 ; 15.367 ;    ;
+------------+-------------+----+--------+--------+----+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+-------------+----+--------+--------+----+
; Input Port ; Output Port ; RR ; RF     ; FR     ; FF ;
+------------+-------------+----+--------+--------+----+
; enable     ; count[0]    ;    ; 10.289 ; 10.289 ;    ;
; enable     ; count[1]    ;    ; 10.769 ; 10.769 ;    ;
; enable     ; count[2]    ;    ; 10.530 ; 10.530 ;    ;
; enable     ; count[3]    ;    ; 11.763 ; 11.763 ;    ;
; enable     ; count[4]    ;    ; 10.368 ; 10.368 ;    ;
; enable     ; count[5]    ;    ; 11.178 ; 11.178 ;    ;
; enable     ; count[6]    ;    ; 10.003 ; 10.003 ;    ;
; enable     ; count[7]    ;    ; 11.959 ; 11.959 ;    ;
; enable     ; count[8]    ;    ; 10.333 ; 10.333 ;    ;
; enable     ; count[9]    ;    ; 10.273 ; 10.273 ;    ;
; enable     ; q           ;    ; 13.064 ; 13.064 ;    ;
+------------+-------------+----+--------+--------+----+


+---------------------------------+
; Fast Model Setup Summary        ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; areset ; -1.055 ; -7.552        ;
; clk    ; -0.900 ; -7.206        ;
+--------+--------+---------------+


+---------------------------------+
; Fast Model Hold Summary         ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; areset ; -0.450 ; -2.224        ;
; clk    ; -0.062 ; -0.317        ;
+--------+--------+---------------+


+-------------------------------+
; Fast Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.251 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.112 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+--------+--------+----------------------+
; Clock  ; Slack  ; End Point TNS        ;
+--------+--------+----------------------+
; clk    ; -1.380 ; -11.380              ;
; areset ; -1.380 ; -1.380               ;
+--------+--------+----------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'areset'                                                                                          ;
+--------+------------------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-------------+--------------+-------------+--------------+------------+------------+
; -1.055 ; count[9]~reg0_emulated ; count[9]~1  ; clk          ; areset      ; 0.500        ; -0.044     ; 1.134      ;
; -0.825 ; count[6]~reg0_emulated ; count[6]~13 ; clk          ; areset      ; 0.500        ; -0.045     ; 0.895      ;
; -0.820 ; count[8]~reg0_emulated ; count[8]~5  ; clk          ; areset      ; 0.500        ; -0.045     ; 0.900      ;
; -0.769 ; count[7]~reg0_emulated ; count[7]~9  ; clk          ; areset      ; 0.500        ; -0.059     ; 0.839      ;
; -0.765 ; count[5]~reg0_emulated ; count[5]~17 ; clk          ; areset      ; 0.500        ; -0.040     ; 0.850      ;
; -0.688 ; count[1]~reg0_emulated ; count[1]~37 ; clk          ; areset      ; 0.500        ; -0.055     ; 0.742      ;
; -0.673 ; count[0]~reg0_emulated ; count[0]~29 ; clk          ; areset      ; 0.500        ; -0.053     ; 0.745      ;
; -0.661 ; count[4]~reg0_emulated ; count[4]~21 ; clk          ; areset      ; 0.500        ; -0.042     ; 0.738      ;
; -0.657 ; count[3]~reg0_emulated ; count[3]~25 ; clk          ; areset      ; 0.500        ; -0.041     ; 0.737      ;
; -0.639 ; count[2]~reg0_emulated ; count[2]~33 ; clk          ; areset      ; 0.500        ; -0.051     ; 0.714      ;
; -0.293 ; count[9]~1             ; count[9]~1  ; areset       ; areset      ; 1.000        ; 0.000      ; 0.916      ;
; -0.152 ; count[8]~5             ; count[8]~5  ; areset       ; areset      ; 1.000        ; 0.000      ; 0.777      ;
; -0.062 ; count[6]~13            ; count[6]~13 ; areset       ; areset      ; 1.000        ; 0.000      ; 0.677      ;
; -0.010 ; count[1]~37            ; count[1]~37 ; areset       ; areset      ; 1.000        ; 0.000      ; 0.619      ;
; 0.004  ; count[4]~21            ; count[4]~21 ; areset       ; areset      ; 1.000        ; 0.000      ; 0.615      ;
; 0.006  ; count[3]~25            ; count[3]~25 ; areset       ; areset      ; 1.000        ; 0.000      ; 0.615      ;
; 0.009  ; count[0]~29            ; count[0]~29 ; areset       ; areset      ; 1.000        ; 0.000      ; 0.616      ;
; 0.037  ; areset                 ; count[9]~1  ; areset       ; areset      ; 0.500        ; 1.659      ; 1.745      ;
; 0.061  ; count[5]~17            ; count[5]~17 ; areset       ; areset      ; 1.000        ; 0.000      ; 0.564      ;
; 0.076  ; count[7]~9             ; count[7]~9  ; areset       ; areset      ; 1.000        ; 0.000      ; 0.553      ;
; 0.133  ; count[2]~33            ; count[2]~33 ; areset       ; areset      ; 1.000        ; 0.000      ; 0.493      ;
; 0.221  ; areset                 ; count[8]~5  ; areset       ; areset      ; 0.500        ; 1.658      ; 1.562      ;
; 0.252  ; areset                 ; count[4]~21 ; areset       ; areset      ; 0.500        ; 1.666      ; 1.533      ;
; 0.255  ; areset                 ; count[3]~25 ; areset       ; areset      ; 0.500        ; 1.667      ; 1.533      ;
; 0.263  ; areset                 ; count[6]~13 ; areset       ; areset      ; 0.500        ; 1.658      ; 1.510      ;
; 0.373  ; areset                 ; count[7]~9  ; areset       ; areset      ; 0.500        ; 1.646      ; 1.402      ;
; 0.380  ; areset                 ; count[5]~17 ; areset       ; areset      ; 0.500        ; 1.668      ; 1.413      ;
; 0.481  ; areset                 ; count[1]~37 ; areset       ; areset      ; 0.500        ; 1.650      ; 1.278      ;
; 0.517  ; areset                 ; count[0]~29 ; areset       ; areset      ; 0.500        ; 1.652      ; 1.260      ;
; 0.537  ; areset                 ; count[9]~1  ; areset       ; areset      ; 1.000        ; 1.659      ; 1.745      ;
; 0.576  ; areset                 ; count[2]~33 ; areset       ; areset      ; 0.500        ; 1.654      ; 1.204      ;
; 0.721  ; areset                 ; count[8]~5  ; areset       ; areset      ; 1.000        ; 1.658      ; 1.562      ;
; 0.752  ; areset                 ; count[4]~21 ; areset       ; areset      ; 1.000        ; 1.666      ; 1.533      ;
; 0.755  ; areset                 ; count[3]~25 ; areset       ; areset      ; 1.000        ; 1.667      ; 1.533      ;
; 0.763  ; areset                 ; count[6]~13 ; areset       ; areset      ; 1.000        ; 1.658      ; 1.510      ;
; 0.873  ; areset                 ; count[7]~9  ; areset       ; areset      ; 1.000        ; 1.646      ; 1.402      ;
; 0.880  ; areset                 ; count[5]~17 ; areset       ; areset      ; 1.000        ; 1.668      ; 1.413      ;
; 0.981  ; areset                 ; count[1]~37 ; areset       ; areset      ; 1.000        ; 1.650      ; 1.278      ;
; 1.017  ; areset                 ; count[0]~29 ; areset       ; areset      ; 1.000        ; 1.652      ; 1.260      ;
; 1.076  ; areset                 ; count[2]~33 ; areset       ; areset      ; 1.000        ; 1.654      ; 1.204      ;
+--------+------------------------+-------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                        ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -0.900 ; count[0]~29            ; count[9]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.051      ; 1.481      ;
; -0.890 ; count[1]~37            ; count[9]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.053      ; 1.473      ;
; -0.820 ; count[2]~33            ; count[9]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.049      ; 1.399      ;
; -0.799 ; count[3]~25            ; count[9]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.036      ; 1.365      ;
; -0.786 ; count[0]~29            ; count[8]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.051      ; 1.367      ;
; -0.776 ; count[1]~37            ; count[8]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.053      ; 1.359      ;
; -0.759 ; count[0]~29            ; count[6]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.051      ; 1.340      ;
; -0.757 ; count[4]~21            ; count[9]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.037      ; 1.324      ;
; -0.749 ; count[1]~37            ; count[6]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.053      ; 1.332      ;
; -0.746 ; count[0]~29            ; count[7]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.053      ; 1.329      ;
; -0.736 ; count[1]~37            ; count[7]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.055      ; 1.321      ;
; -0.724 ; count[0]~29            ; count[5]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.056      ; 1.310      ;
; -0.714 ; count[1]~37            ; count[5]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.058      ; 1.302      ;
; -0.706 ; count[2]~33            ; count[8]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.049      ; 1.285      ;
; -0.697 ; count[1]~37            ; count[3]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.058      ; 1.285      ;
; -0.686 ; count[5]~17            ; count[9]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.035      ; 1.251      ;
; -0.685 ; count[0]~29            ; count[2]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.053      ; 1.268      ;
; -0.685 ; count[3]~25            ; count[8]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.036      ; 1.251      ;
; -0.682 ; count[8]~5             ; count[9]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.045      ; 1.257      ;
; -0.682 ; count[9]~1             ; count[8]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.044      ; 1.256      ;
; -0.681 ; count[9]~1             ; count[9]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.044      ; 1.255      ;
; -0.679 ; count[2]~33            ; count[6]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.049      ; 1.258      ;
; -0.675 ; count[1]~37            ; count[2]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.055      ; 1.260      ;
; -0.673 ; count[0]~29            ; count[4]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.056      ; 1.259      ;
; -0.668 ; count[0]~29            ; count[1]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.053      ; 1.251      ;
; -0.666 ; count[2]~33            ; count[7]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.051      ; 1.247      ;
; -0.663 ; count[1]~37            ; count[4]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.058      ; 1.251      ;
; -0.661 ; count[0]~29            ; count[3]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.056      ; 1.247      ;
; -0.660 ; count[8]~5             ; count[8]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.045      ; 1.235      ;
; -0.658 ; count[3]~25            ; count[6]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.036      ; 1.224      ;
; -0.657 ; count[9]~1             ; count[6]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.044      ; 1.231      ;
; -0.645 ; count[3]~25            ; count[7]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.038      ; 1.213      ;
; -0.644 ; count[2]~33            ; count[5]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.054      ; 1.228      ;
; -0.643 ; count[4]~21            ; count[8]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.037      ; 1.210      ;
; -0.636 ; count[2]~33            ; count[3]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.054      ; 1.220      ;
; -0.635 ; count[8]~5             ; count[6]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.045      ; 1.210      ;
; -0.623 ; count[3]~25            ; count[5]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.041      ; 1.194      ;
; -0.620 ; count[6]~13            ; count[9]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.045      ; 1.195      ;
; -0.620 ; count[9]~1             ; count[3]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.049      ; 1.199      ;
; -0.620 ; count[9]~1             ; count[5]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.049      ; 1.199      ;
; -0.617 ; count[7]~9             ; count[9]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.057      ; 1.204      ;
; -0.616 ; count[4]~21            ; count[6]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.037      ; 1.183      ;
; -0.609 ; count[6]~13            ; count[8]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.045      ; 1.184      ;
; -0.607 ; count[3]~25            ; count[3]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.041      ; 1.178      ;
; -0.603 ; count[4]~21            ; count[7]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.039      ; 1.172      ;
; -0.598 ; count[9]~1             ; count[7]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.046      ; 1.174      ;
; -0.598 ; count[8]~5             ; count[3]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.050      ; 1.178      ;
; -0.598 ; count[8]~5             ; count[5]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.050      ; 1.178      ;
; -0.593 ; count[2]~33            ; count[4]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.054      ; 1.177      ;
; -0.592 ; count[2]~reg0_emulated ; count[9]~reg0_emulated ; clk          ; clk         ; 1.000        ; -0.002     ; 1.620      ;
; -0.584 ; count[6]~13            ; count[6]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.045      ; 1.159      ;
; -0.582 ; count[0]~reg0_emulated ; count[9]~reg0_emulated ; clk          ; clk         ; 1.000        ; -0.002     ; 1.610      ;
; -0.581 ; count[4]~21            ; count[5]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.042      ; 1.153      ;
; -0.576 ; count[8]~5             ; count[7]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.047      ; 1.153      ;
; -0.572 ; count[5]~17            ; count[8]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.035      ; 1.137      ;
; -0.572 ; count[3]~25            ; count[4]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.041      ; 1.143      ;
; -0.568 ; count[1]~reg0_emulated ; count[9]~reg0_emulated ; clk          ; clk         ; 1.000        ; -0.002     ; 1.596      ;
; -0.568 ; count[0]~29            ; count[0]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.053      ; 1.151      ;
; -0.560 ; count[1]~37            ; count[1]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.055      ; 1.145      ;
; -0.547 ; count[6]~13            ; count[3]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.050      ; 1.127      ;
; -0.547 ; count[6]~13            ; count[5]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.050      ; 1.127      ;
; -0.546 ; count[4]~21            ; count[3]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.042      ; 1.118      ;
; -0.545 ; count[5]~17            ; count[6]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.035      ; 1.110      ;
; -0.538 ; count[7]~9             ; count[8]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.057      ; 1.125      ;
; -0.532 ; count[5]~17            ; count[7]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.037      ; 1.099      ;
; -0.525 ; count[6]~13            ; count[7]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.047      ; 1.102      ;
; -0.513 ; count[7]~9             ; count[6]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.057      ; 1.100      ;
; -0.512 ; count[5]~reg0_emulated ; count[9]~reg0_emulated ; clk          ; clk         ; 1.000        ; -0.005     ; 1.537      ;
; -0.506 ; count[2]~33            ; count[2]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.051      ; 1.087      ;
; -0.488 ; count[5]~17            ; count[3]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.040      ; 1.058      ;
; -0.488 ; count[5]~17            ; count[5]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.040      ; 1.058      ;
; -0.478 ; count[2]~reg0_emulated ; count[8]~reg0_emulated ; clk          ; clk         ; 1.000        ; -0.002     ; 1.506      ;
; -0.476 ; count[7]~9             ; count[3]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.062      ; 1.068      ;
; -0.476 ; count[7]~9             ; count[5]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.062      ; 1.068      ;
; -0.468 ; count[0]~reg0_emulated ; count[8]~reg0_emulated ; clk          ; clk         ; 1.000        ; -0.002     ; 1.496      ;
; -0.462 ; count[7]~reg0_emulated ; count[9]~reg0_emulated ; clk          ; clk         ; 1.000        ; -0.002     ; 1.490      ;
; -0.462 ; count[3]~reg0_emulated ; count[9]~reg0_emulated ; clk          ; clk         ; 1.000        ; -0.005     ; 1.487      ;
; -0.454 ; count[1]~reg0_emulated ; count[8]~reg0_emulated ; clk          ; clk         ; 1.000        ; -0.002     ; 1.482      ;
; -0.454 ; count[7]~9             ; count[7]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.059      ; 1.043      ;
; -0.451 ; count[2]~reg0_emulated ; count[6]~reg0_emulated ; clk          ; clk         ; 1.000        ; -0.002     ; 1.479      ;
; -0.444 ; count[9]~reg0_emulated ; count[8]~reg0_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 1.474      ;
; -0.443 ; count[9]~reg0_emulated ; count[9]~reg0_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 1.473      ;
; -0.441 ; count[0]~reg0_emulated ; count[6]~reg0_emulated ; clk          ; clk         ; 1.000        ; -0.002     ; 1.469      ;
; -0.438 ; count[2]~reg0_emulated ; count[7]~reg0_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 1.468      ;
; -0.432 ; count[4]~21            ; count[4]~reg0_emulated ; areset       ; clk         ; 0.500        ; 0.042      ; 1.004      ;
; -0.428 ; count[0]~reg0_emulated ; count[7]~reg0_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 1.458      ;
; -0.427 ; count[1]~reg0_emulated ; count[6]~reg0_emulated ; clk          ; clk         ; 1.000        ; -0.002     ; 1.455      ;
; -0.422 ; count[4]~reg0_emulated ; count[9]~reg0_emulated ; clk          ; clk         ; 1.000        ; -0.005     ; 1.447      ;
; -0.419 ; count[9]~reg0_emulated ; count[6]~reg0_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 1.449      ;
; -0.416 ; count[2]~reg0_emulated ; count[5]~reg0_emulated ; clk          ; clk         ; 1.000        ; 0.003      ; 1.449      ;
; -0.414 ; count[1]~reg0_emulated ; count[7]~reg0_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 1.444      ;
; -0.408 ; count[2]~reg0_emulated ; count[3]~reg0_emulated ; clk          ; clk         ; 1.000        ; 0.003      ; 1.441      ;
; -0.406 ; count[0]~reg0_emulated ; count[5]~reg0_emulated ; clk          ; clk         ; 1.000        ; 0.003      ; 1.439      ;
; -0.398 ; count[5]~reg0_emulated ; count[8]~reg0_emulated ; clk          ; clk         ; 1.000        ; -0.005     ; 1.423      ;
; -0.392 ; count[1]~reg0_emulated ; count[5]~reg0_emulated ; clk          ; clk         ; 1.000        ; 0.003      ; 1.425      ;
; -0.383 ; count[6]~reg0_emulated ; count[9]~reg0_emulated ; clk          ; clk         ; 1.000        ; 0.000      ; 1.413      ;
; -0.383 ; count[7]~reg0_emulated ; count[8]~reg0_emulated ; clk          ; clk         ; 1.000        ; -0.002     ; 1.411      ;
; -0.382 ; count[9]~reg0_emulated ; count[3]~reg0_emulated ; clk          ; clk         ; 1.000        ; 0.005      ; 1.417      ;
; -0.382 ; count[9]~reg0_emulated ; count[5]~reg0_emulated ; clk          ; clk         ; 1.000        ; 0.005      ; 1.417      ;
; -0.375 ; count[1]~reg0_emulated ; count[3]~reg0_emulated ; clk          ; clk         ; 1.000        ; 0.003      ; 1.408      ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'areset'                                                                                           ;
+--------+------------------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+-------------+--------------+-------------+--------------+------------+------------+
; -0.450 ; areset                 ; count[2]~33 ; areset       ; areset      ; 0.000        ; 1.654      ; 1.204      ;
; -0.392 ; areset                 ; count[0]~29 ; areset       ; areset      ; 0.000        ; 1.652      ; 1.260      ;
; -0.372 ; areset                 ; count[1]~37 ; areset       ; areset      ; 0.000        ; 1.650      ; 1.278      ;
; -0.255 ; areset                 ; count[5]~17 ; areset       ; areset      ; 0.000        ; 1.668      ; 1.413      ;
; -0.244 ; areset                 ; count[7]~9  ; areset       ; areset      ; 0.000        ; 1.646      ; 1.402      ;
; -0.148 ; areset                 ; count[6]~13 ; areset       ; areset      ; 0.000        ; 1.658      ; 1.510      ;
; -0.134 ; areset                 ; count[3]~25 ; areset       ; areset      ; 0.000        ; 1.667      ; 1.533      ;
; -0.133 ; areset                 ; count[4]~21 ; areset       ; areset      ; 0.000        ; 1.666      ; 1.533      ;
; -0.096 ; areset                 ; count[8]~5  ; areset       ; areset      ; 0.000        ; 1.658      ; 1.562      ;
; 0.050  ; areset                 ; count[2]~33 ; areset       ; areset      ; -0.500       ; 1.654      ; 1.204      ;
; 0.086  ; areset                 ; count[9]~1  ; areset       ; areset      ; 0.000        ; 1.659      ; 1.745      ;
; 0.108  ; areset                 ; count[0]~29 ; areset       ; areset      ; -0.500       ; 1.652      ; 1.260      ;
; 0.128  ; areset                 ; count[1]~37 ; areset       ; areset      ; -0.500       ; 1.650      ; 1.278      ;
; 0.245  ; areset                 ; count[5]~17 ; areset       ; areset      ; -0.500       ; 1.668      ; 1.413      ;
; 0.256  ; areset                 ; count[7]~9  ; areset       ; areset      ; -0.500       ; 1.646      ; 1.402      ;
; 0.352  ; areset                 ; count[6]~13 ; areset       ; areset      ; -0.500       ; 1.658      ; 1.510      ;
; 0.366  ; areset                 ; count[3]~25 ; areset       ; areset      ; -0.500       ; 1.667      ; 1.533      ;
; 0.367  ; areset                 ; count[4]~21 ; areset       ; areset      ; -0.500       ; 1.666      ; 1.533      ;
; 0.404  ; areset                 ; count[8]~5  ; areset       ; areset      ; -0.500       ; 1.658      ; 1.562      ;
; 0.493  ; count[2]~33            ; count[2]~33 ; areset       ; areset      ; 0.000        ; 0.000      ; 0.493      ;
; 0.553  ; count[7]~9             ; count[7]~9  ; areset       ; areset      ; 0.000        ; 0.000      ; 0.553      ;
; 0.564  ; count[5]~17            ; count[5]~17 ; areset       ; areset      ; 0.000        ; 0.000      ; 0.564      ;
; 0.586  ; areset                 ; count[9]~1  ; areset       ; areset      ; -0.500       ; 1.659      ; 1.745      ;
; 0.615  ; count[3]~25            ; count[3]~25 ; areset       ; areset      ; 0.000        ; 0.000      ; 0.615      ;
; 0.615  ; count[4]~21            ; count[4]~21 ; areset       ; areset      ; 0.000        ; 0.000      ; 0.615      ;
; 0.616  ; count[0]~29            ; count[0]~29 ; areset       ; areset      ; 0.000        ; 0.000      ; 0.616      ;
; 0.619  ; count[1]~37            ; count[1]~37 ; areset       ; areset      ; 0.000        ; 0.000      ; 0.619      ;
; 0.677  ; count[6]~13            ; count[6]~13 ; areset       ; areset      ; 0.000        ; 0.000      ; 0.677      ;
; 0.777  ; count[8]~5             ; count[8]~5  ; areset       ; areset      ; 0.000        ; 0.000      ; 0.777      ;
; 0.916  ; count[9]~1             ; count[9]~1  ; areset       ; areset      ; 0.000        ; 0.000      ; 0.916      ;
; 1.265  ; count[2]~reg0_emulated ; count[2]~33 ; clk          ; areset      ; -0.500       ; -0.051     ; 0.714      ;
; 1.278  ; count[3]~reg0_emulated ; count[3]~25 ; clk          ; areset      ; -0.500       ; -0.041     ; 0.737      ;
; 1.280  ; count[4]~reg0_emulated ; count[4]~21 ; clk          ; areset      ; -0.500       ; -0.042     ; 0.738      ;
; 1.297  ; count[1]~reg0_emulated ; count[1]~37 ; clk          ; areset      ; -0.500       ; -0.055     ; 0.742      ;
; 1.298  ; count[0]~reg0_emulated ; count[0]~29 ; clk          ; areset      ; -0.500       ; -0.053     ; 0.745      ;
; 1.390  ; count[5]~reg0_emulated ; count[5]~17 ; clk          ; areset      ; -0.500       ; -0.040     ; 0.850      ;
; 1.398  ; count[7]~reg0_emulated ; count[7]~9  ; clk          ; areset      ; -0.500       ; -0.059     ; 0.839      ;
; 1.440  ; count[6]~reg0_emulated ; count[6]~13 ; clk          ; areset      ; -0.500       ; -0.045     ; 0.895      ;
; 1.445  ; count[8]~reg0_emulated ; count[8]~5  ; clk          ; areset      ; -0.500       ; -0.045     ; 0.900      ;
; 1.678  ; count[9]~reg0_emulated ; count[9]~1  ; clk          ; areset      ; -0.500       ; -0.044     ; 1.134      ;
+--------+------------------------+-------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                         ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+
; -0.062 ; areset                 ; count[6]~reg0_emulated ; areset       ; clk         ; 0.000        ; 1.703      ; 1.789      ;
; -0.058 ; areset                 ; count[0]~reg0_emulated ; areset       ; clk         ; 0.000        ; 1.705      ; 1.795      ;
; -0.055 ; areset                 ; count[2]~reg0_emulated ; areset       ; clk         ; 0.000        ; 1.705      ; 1.798      ;
; -0.050 ; areset                 ; count[7]~reg0_emulated ; areset       ; clk         ; 0.000        ; 1.705      ; 1.803      ;
; -0.049 ; areset                 ; count[1]~reg0_emulated ; areset       ; clk         ; 0.000        ; 1.705      ; 1.804      ;
; -0.022 ; areset                 ; count[8]~reg0_emulated ; areset       ; clk         ; 0.000        ; 1.703      ; 1.829      ;
; -0.021 ; areset                 ; count[5]~reg0_emulated ; areset       ; clk         ; 0.000        ; 1.708      ; 1.835      ;
; 0.016  ; areset                 ; count[3]~reg0_emulated ; areset       ; clk         ; 0.000        ; 1.708      ; 1.872      ;
; 0.032  ; areset                 ; count[4]~reg0_emulated ; areset       ; clk         ; 0.000        ; 1.708      ; 1.888      ;
; 0.077  ; areset                 ; count[9]~reg0_emulated ; areset       ; clk         ; 0.000        ; 1.703      ; 1.928      ;
; 0.438  ; areset                 ; count[6]~reg0_emulated ; areset       ; clk         ; -0.500       ; 1.703      ; 1.789      ;
; 0.442  ; areset                 ; count[0]~reg0_emulated ; areset       ; clk         ; -0.500       ; 1.705      ; 1.795      ;
; 0.445  ; areset                 ; count[2]~reg0_emulated ; areset       ; clk         ; -0.500       ; 1.705      ; 1.798      ;
; 0.450  ; areset                 ; count[7]~reg0_emulated ; areset       ; clk         ; -0.500       ; 1.705      ; 1.803      ;
; 0.451  ; areset                 ; count[1]~reg0_emulated ; areset       ; clk         ; -0.500       ; 1.705      ; 1.804      ;
; 0.478  ; areset                 ; count[8]~reg0_emulated ; areset       ; clk         ; -0.500       ; 1.703      ; 1.829      ;
; 0.479  ; areset                 ; count[5]~reg0_emulated ; areset       ; clk         ; -0.500       ; 1.708      ; 1.835      ;
; 0.516  ; areset                 ; count[3]~reg0_emulated ; areset       ; clk         ; -0.500       ; 1.708      ; 1.872      ;
; 0.532  ; areset                 ; count[4]~reg0_emulated ; areset       ; clk         ; -0.500       ; 1.708      ; 1.888      ;
; 0.549  ; count[1]~37            ; count[1]~reg0_emulated ; areset       ; clk         ; -0.500       ; 0.055      ; 0.252      ;
; 0.577  ; areset                 ; count[9]~reg0_emulated ; areset       ; clk         ; -0.500       ; 1.703      ; 1.928      ;
; 0.629  ; count[3]~25            ; count[3]~reg0_emulated ; areset       ; clk         ; -0.500       ; 0.041      ; 0.318      ;
; 0.630  ; count[0]~29            ; count[0]~reg0_emulated ; areset       ; clk         ; -0.500       ; 0.053      ; 0.331      ;
; 0.630  ; count[9]~1             ; count[9]~reg0_emulated ; areset       ; clk         ; -0.500       ; 0.044      ; 0.322      ;
; 0.699  ; count[6]~13            ; count[6]~reg0_emulated ; areset       ; clk         ; -0.500       ; 0.045      ; 0.392      ;
; 0.700  ; count[8]~5             ; count[8]~reg0_emulated ; areset       ; clk         ; -0.500       ; 0.045      ; 0.393      ;
; 0.703  ; count[2]~33            ; count[2]~reg0_emulated ; areset       ; clk         ; -0.500       ; 0.051      ; 0.402      ;
; 0.705  ; count[4]~21            ; count[4]~reg0_emulated ; areset       ; clk         ; -0.500       ; 0.042      ; 0.395      ;
; 0.711  ; count[5]~17            ; count[5]~reg0_emulated ; areset       ; clk         ; -0.500       ; 0.040      ; 0.399      ;
; 0.774  ; count[7]~9             ; count[7]~reg0_emulated ; areset       ; clk         ; -0.500       ; 0.059      ; 0.481      ;
; 0.979  ; count[4]~reg0_emulated ; count[4]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 1.127      ;
; 1.007  ; count[3]~reg0_emulated ; count[3]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 1.155      ;
; 1.019  ; count[8]~reg0_emulated ; count[8]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 1.167      ;
; 1.026  ; count[6]~reg0_emulated ; count[6]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 1.174      ;
; 1.071  ; count[4]~reg0_emulated ; count[7]~reg0_emulated ; clk          ; clk         ; 0.000        ; -0.003     ; 1.216      ;
; 1.092  ; count[7]~reg0_emulated ; count[7]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 1.240      ;
; 1.093  ; count[4]~reg0_emulated ; count[5]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 1.241      ;
; 1.093  ; count[4]~reg0_emulated ; count[3]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 1.241      ;
; 1.111  ; count[6]~reg0_emulated ; count[7]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.002      ; 1.261      ;
; 1.117  ; count[3]~reg0_emulated ; count[4]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 1.265      ;
; 1.120  ; count[1]~reg0_emulated ; count[1]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 1.268      ;
; 1.124  ; count[5]~reg0_emulated ; count[5]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 1.272      ;
; 1.126  ; count[8]~reg0_emulated ; count[7]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.002      ; 1.276      ;
; 1.130  ; count[4]~reg0_emulated ; count[6]~reg0_emulated ; clk          ; clk         ; 0.000        ; -0.005     ; 1.273      ;
; 1.130  ; count[3]~reg0_emulated ; count[7]~reg0_emulated ; clk          ; clk         ; 0.000        ; -0.003     ; 1.275      ;
; 1.132  ; count[0]~reg0_emulated ; count[0]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 1.280      ;
; 1.148  ; count[8]~reg0_emulated ; count[5]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.005      ; 1.301      ;
; 1.148  ; count[8]~reg0_emulated ; count[3]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.005      ; 1.301      ;
; 1.151  ; count[6]~reg0_emulated ; count[8]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 1.299      ;
; 1.152  ; count[3]~reg0_emulated ; count[5]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 1.300      ;
; 1.154  ; count[4]~reg0_emulated ; count[9]~reg0_emulated ; clk          ; clk         ; 0.000        ; -0.005     ; 1.297      ;
; 1.155  ; count[4]~reg0_emulated ; count[8]~reg0_emulated ; clk          ; clk         ; 0.000        ; -0.005     ; 1.298      ;
; 1.160  ; count[2]~reg0_emulated ; count[2]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 1.308      ;
; 1.174  ; count[5]~reg0_emulated ; count[7]~reg0_emulated ; clk          ; clk         ; 0.000        ; -0.003     ; 1.319      ;
; 1.184  ; count[0]~reg0_emulated ; count[7]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 1.332      ;
; 1.184  ; count[9]~reg0_emulated ; count[9]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 1.332      ;
; 1.185  ; count[8]~reg0_emulated ; count[6]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 1.333      ;
; 1.189  ; count[3]~reg0_emulated ; count[6]~reg0_emulated ; clk          ; clk         ; 0.000        ; -0.005     ; 1.332      ;
; 1.192  ; count[6]~reg0_emulated ; count[5]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.005      ; 1.345      ;
; 1.192  ; count[6]~reg0_emulated ; count[3]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.005      ; 1.345      ;
; 1.196  ; count[5]~reg0_emulated ; count[3]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 1.344      ;
; 1.203  ; count[7]~reg0_emulated ; count[5]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.003      ; 1.354      ;
; 1.203  ; count[7]~reg0_emulated ; count[3]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.003      ; 1.354      ;
; 1.206  ; count[0]~reg0_emulated ; count[5]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.003      ; 1.357      ;
; 1.206  ; count[0]~reg0_emulated ; count[3]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.003      ; 1.357      ;
; 1.209  ; count[8]~reg0_emulated ; count[9]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 1.357      ;
; 1.211  ; count[1]~reg0_emulated ; count[3]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.003      ; 1.362      ;
; 1.213  ; count[3]~reg0_emulated ; count[9]~reg0_emulated ; clk          ; clk         ; 0.000        ; -0.005     ; 1.356      ;
; 1.214  ; count[3]~reg0_emulated ; count[8]~reg0_emulated ; clk          ; clk         ; 0.000        ; -0.005     ; 1.357      ;
; 1.223  ; count[1]~reg0_emulated ; count[4]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.003      ; 1.374      ;
; 1.230  ; count[7]~reg0_emulated ; count[8]~reg0_emulated ; clk          ; clk         ; 0.000        ; -0.002     ; 1.376      ;
; 1.232  ; count[0]~reg0_emulated ; count[1]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 1.380      ;
; 1.233  ; count[5]~reg0_emulated ; count[6]~reg0_emulated ; clk          ; clk         ; 0.000        ; -0.005     ; 1.376      ;
; 1.235  ; count[1]~reg0_emulated ; count[2]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 1.383      ;
; 1.235  ; count[1]~reg0_emulated ; count[7]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 1.383      ;
; 1.235  ; count[2]~reg0_emulated ; count[3]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.003      ; 1.386      ;
; 1.237  ; count[0]~reg0_emulated ; count[4]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.003      ; 1.388      ;
; 1.240  ; count[7]~reg0_emulated ; count[6]~reg0_emulated ; clk          ; clk         ; 0.000        ; -0.002     ; 1.386      ;
; 1.242  ; count[9]~reg0_emulated ; count[7]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.002      ; 1.392      ;
; 1.243  ; count[0]~reg0_emulated ; count[6]~reg0_emulated ; clk          ; clk         ; 0.000        ; -0.002     ; 1.389      ;
; 1.247  ; count[2]~reg0_emulated ; count[4]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.003      ; 1.398      ;
; 1.249  ; count[0]~reg0_emulated ; count[2]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 1.397      ;
; 1.253  ; count[6]~reg0_emulated ; count[9]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 1.401      ;
; 1.257  ; count[5]~reg0_emulated ; count[9]~reg0_emulated ; clk          ; clk         ; 0.000        ; -0.005     ; 1.400      ;
; 1.257  ; count[1]~reg0_emulated ; count[5]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.003      ; 1.408      ;
; 1.258  ; count[5]~reg0_emulated ; count[8]~reg0_emulated ; clk          ; clk         ; 0.000        ; -0.005     ; 1.401      ;
; 1.264  ; count[9]~reg0_emulated ; count[5]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.005      ; 1.417      ;
; 1.264  ; count[9]~reg0_emulated ; count[3]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.005      ; 1.417      ;
; 1.264  ; count[7]~reg0_emulated ; count[9]~reg0_emulated ; clk          ; clk         ; 0.000        ; -0.002     ; 1.410      ;
; 1.267  ; count[0]~reg0_emulated ; count[9]~reg0_emulated ; clk          ; clk         ; 0.000        ; -0.002     ; 1.413      ;
; 1.268  ; count[0]~reg0_emulated ; count[8]~reg0_emulated ; clk          ; clk         ; 0.000        ; -0.002     ; 1.414      ;
; 1.268  ; count[2]~reg0_emulated ; count[7]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 1.416      ;
; 1.290  ; count[2]~reg0_emulated ; count[5]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.003      ; 1.441      ;
; 1.294  ; count[1]~reg0_emulated ; count[6]~reg0_emulated ; clk          ; clk         ; 0.000        ; -0.002     ; 1.440      ;
; 1.301  ; count[9]~reg0_emulated ; count[6]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 1.449      ;
; 1.318  ; count[1]~reg0_emulated ; count[9]~reg0_emulated ; clk          ; clk         ; 0.000        ; -0.002     ; 1.464      ;
; 1.319  ; count[1]~reg0_emulated ; count[8]~reg0_emulated ; clk          ; clk         ; 0.000        ; -0.002     ; 1.465      ;
; 1.326  ; count[9]~reg0_emulated ; count[8]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.000      ; 1.474      ;
; 1.327  ; count[2]~reg0_emulated ; count[6]~reg0_emulated ; clk          ; clk         ; 0.000        ; -0.002     ; 1.473      ;
; 1.348  ; count[6]~13            ; count[7]~reg0_emulated ; areset       ; clk         ; -0.500       ; 0.047      ; 1.043      ;
+--------+------------------------+------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                       ;
+-------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.251 ; areset    ; count[4]~reg0_emulated ; areset       ; clk         ; 0.500        ; 1.708      ; 1.987      ;
; 0.251 ; areset    ; count[5]~reg0_emulated ; areset       ; clk         ; 0.500        ; 1.708      ; 1.987      ;
; 0.251 ; areset    ; count[3]~reg0_emulated ; areset       ; clk         ; 0.500        ; 1.708      ; 1.987      ;
; 0.256 ; areset    ; count[6]~reg0_emulated ; areset       ; clk         ; 0.500        ; 1.703      ; 1.977      ;
; 0.256 ; areset    ; count[8]~reg0_emulated ; areset       ; clk         ; 0.500        ; 1.703      ; 1.977      ;
; 0.256 ; areset    ; count[9]~reg0_emulated ; areset       ; clk         ; 0.500        ; 1.703      ; 1.977      ;
; 0.269 ; areset    ; count[0]~reg0_emulated ; areset       ; clk         ; 0.500        ; 1.705      ; 1.966      ;
; 0.269 ; areset    ; count[1]~reg0_emulated ; areset       ; clk         ; 0.500        ; 1.705      ; 1.966      ;
; 0.269 ; areset    ; count[2]~reg0_emulated ; areset       ; clk         ; 0.500        ; 1.705      ; 1.966      ;
; 0.270 ; areset    ; count[7]~reg0_emulated ; areset       ; clk         ; 0.500        ; 1.705      ; 1.965      ;
; 0.751 ; areset    ; count[4]~reg0_emulated ; areset       ; clk         ; 1.000        ; 1.708      ; 1.987      ;
; 0.751 ; areset    ; count[5]~reg0_emulated ; areset       ; clk         ; 1.000        ; 1.708      ; 1.987      ;
; 0.751 ; areset    ; count[3]~reg0_emulated ; areset       ; clk         ; 1.000        ; 1.708      ; 1.987      ;
; 0.756 ; areset    ; count[6]~reg0_emulated ; areset       ; clk         ; 1.000        ; 1.703      ; 1.977      ;
; 0.756 ; areset    ; count[8]~reg0_emulated ; areset       ; clk         ; 1.000        ; 1.703      ; 1.977      ;
; 0.756 ; areset    ; count[9]~reg0_emulated ; areset       ; clk         ; 1.000        ; 1.703      ; 1.977      ;
; 0.769 ; areset    ; count[0]~reg0_emulated ; areset       ; clk         ; 1.000        ; 1.705      ; 1.966      ;
; 0.769 ; areset    ; count[1]~reg0_emulated ; areset       ; clk         ; 1.000        ; 1.705      ; 1.966      ;
; 0.769 ; areset    ; count[2]~reg0_emulated ; areset       ; clk         ; 1.000        ; 1.705      ; 1.966      ;
; 0.770 ; areset    ; count[7]~reg0_emulated ; areset       ; clk         ; 1.000        ; 1.705      ; 1.965      ;
+-------+-----------+------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                        ;
+-------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.112 ; areset    ; count[7]~reg0_emulated ; areset       ; clk         ; 0.000        ; 1.705      ; 1.965      ;
; 0.113 ; areset    ; count[0]~reg0_emulated ; areset       ; clk         ; 0.000        ; 1.705      ; 1.966      ;
; 0.113 ; areset    ; count[1]~reg0_emulated ; areset       ; clk         ; 0.000        ; 1.705      ; 1.966      ;
; 0.113 ; areset    ; count[2]~reg0_emulated ; areset       ; clk         ; 0.000        ; 1.705      ; 1.966      ;
; 0.126 ; areset    ; count[6]~reg0_emulated ; areset       ; clk         ; 0.000        ; 1.703      ; 1.977      ;
; 0.126 ; areset    ; count[8]~reg0_emulated ; areset       ; clk         ; 0.000        ; 1.703      ; 1.977      ;
; 0.126 ; areset    ; count[9]~reg0_emulated ; areset       ; clk         ; 0.000        ; 1.703      ; 1.977      ;
; 0.131 ; areset    ; count[4]~reg0_emulated ; areset       ; clk         ; 0.000        ; 1.708      ; 1.987      ;
; 0.131 ; areset    ; count[5]~reg0_emulated ; areset       ; clk         ; 0.000        ; 1.708      ; 1.987      ;
; 0.131 ; areset    ; count[3]~reg0_emulated ; areset       ; clk         ; 0.000        ; 1.708      ; 1.987      ;
; 0.612 ; areset    ; count[7]~reg0_emulated ; areset       ; clk         ; -0.500       ; 1.705      ; 1.965      ;
; 0.613 ; areset    ; count[0]~reg0_emulated ; areset       ; clk         ; -0.500       ; 1.705      ; 1.966      ;
; 0.613 ; areset    ; count[1]~reg0_emulated ; areset       ; clk         ; -0.500       ; 1.705      ; 1.966      ;
; 0.613 ; areset    ; count[2]~reg0_emulated ; areset       ; clk         ; -0.500       ; 1.705      ; 1.966      ;
; 0.626 ; areset    ; count[6]~reg0_emulated ; areset       ; clk         ; -0.500       ; 1.703      ; 1.977      ;
; 0.626 ; areset    ; count[8]~reg0_emulated ; areset       ; clk         ; -0.500       ; 1.703      ; 1.977      ;
; 0.626 ; areset    ; count[9]~reg0_emulated ; areset       ; clk         ; -0.500       ; 1.703      ; 1.977      ;
; 0.631 ; areset    ; count[4]~reg0_emulated ; areset       ; clk         ; -0.500       ; 1.708      ; 1.987      ;
; 0.631 ; areset    ; count[5]~reg0_emulated ; areset       ; clk         ; -0.500       ; 1.708      ; 1.987      ;
; 0.631 ; areset    ; count[3]~reg0_emulated ; areset       ; clk         ; -0.500       ; 1.708      ; 1.987      ;
+-------+-----------+------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; count[0]~reg0_emulated     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; count[0]~reg0_emulated     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; count[1]~reg0_emulated     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; count[1]~reg0_emulated     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; count[2]~reg0_emulated     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; count[2]~reg0_emulated     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; count[3]~reg0_emulated     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; count[3]~reg0_emulated     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; count[4]~reg0_emulated     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; count[4]~reg0_emulated     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; count[5]~reg0_emulated     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; count[5]~reg0_emulated     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; count[6]~reg0_emulated     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; count[6]~reg0_emulated     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; count[7]~reg0_emulated     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; count[7]~reg0_emulated     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; count[8]~reg0_emulated     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; count[8]~reg0_emulated     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; count[9]~reg0_emulated     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; count[9]~reg0_emulated     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; count[0]~reg0_emulated|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[0]~reg0_emulated|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; count[1]~reg0_emulated|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[1]~reg0_emulated|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; count[2]~reg0_emulated|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[2]~reg0_emulated|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; count[3]~reg0_emulated|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[3]~reg0_emulated|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; count[4]~reg0_emulated|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[4]~reg0_emulated|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; count[5]~reg0_emulated|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[5]~reg0_emulated|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; count[6]~reg0_emulated|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[6]~reg0_emulated|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; count[7]~reg0_emulated|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[7]~reg0_emulated|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; count[8]~reg0_emulated|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[8]~reg0_emulated|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; count[9]~reg0_emulated|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; count[9]~reg0_emulated|clk ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'areset'                                                                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; areset ; Rise       ; areset                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; areset ; Rise       ; areset|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; areset ; Rise       ; areset|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; areset ; Rise       ; areset~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; areset ; Rise       ; areset~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; areset ; Rise       ; areset~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; areset ; Rise       ; areset~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; areset ; Fall       ; count[0]~29             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; areset ; Fall       ; count[0]~29             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; areset ; Rise       ; count[0]~29|datac       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; areset ; Rise       ; count[0]~29|datac       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; areset ; Fall       ; count[1]~37             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; areset ; Fall       ; count[1]~37             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; areset ; Rise       ; count[1]~37|datac       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; areset ; Rise       ; count[1]~37|datac       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; areset ; Fall       ; count[2]~33             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; areset ; Fall       ; count[2]~33             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; areset ; Rise       ; count[2]~33|datac       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; areset ; Rise       ; count[2]~33|datac       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; areset ; Fall       ; count[3]~25             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; areset ; Fall       ; count[3]~25             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; areset ; Rise       ; count[3]~25|datac       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; areset ; Rise       ; count[3]~25|datac       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; areset ; Fall       ; count[4]~21             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; areset ; Fall       ; count[4]~21             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; areset ; Rise       ; count[4]~21|datac       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; areset ; Rise       ; count[4]~21|datac       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; areset ; Fall       ; count[5]~17             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; areset ; Fall       ; count[5]~17             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; areset ; Rise       ; count[5]~17|datac       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; areset ; Rise       ; count[5]~17|datac       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; areset ; Fall       ; count[6]~13             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; areset ; Fall       ; count[6]~13             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; areset ; Rise       ; count[6]~13|datac       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; areset ; Rise       ; count[6]~13|datac       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; areset ; Fall       ; count[7]~9              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; areset ; Fall       ; count[7]~9              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; areset ; Rise       ; count[7]~9|datac        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; areset ; Rise       ; count[7]~9|datac        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; areset ; Fall       ; count[8]~5              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; areset ; Fall       ; count[8]~5              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; areset ; Rise       ; count[8]~5|datac        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; areset ; Rise       ; count[8]~5|datac        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; areset ; Fall       ; count[9]~1              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; areset ; Fall       ; count[9]~1              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; areset ; Rise       ; count[9]~1|datac        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; areset ; Rise       ; count[9]~1|datac        ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; areset    ; areset     ; 0.463 ; 0.463 ; Fall       ; areset          ;
; enable    ; areset     ; 0.940 ; 0.940 ; Fall       ; areset          ;
; areset    ; clk        ; 0.550 ; 0.550 ; Rise       ; clk             ;
; enable    ; clk        ; 1.992 ; 1.992 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; areset    ; areset     ; 0.450  ; 0.450  ; Fall       ; areset          ;
; enable    ; areset     ; -0.424 ; -0.424 ; Fall       ; areset          ;
; areset    ; clk        ; 0.062  ; 0.062  ; Rise       ; clk             ;
; enable    ; clk        ; -0.363 ; -0.363 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; count[*]  ; areset     ; 2.977 ; 2.977 ; Rise       ; areset          ;
;  count[0] ; areset     ; 2.520 ; 2.520 ; Rise       ; areset          ;
;  count[1] ; areset     ; 2.728 ; 2.728 ; Rise       ; areset          ;
;  count[2] ; areset     ; 2.536 ; 2.536 ; Rise       ; areset          ;
;  count[3] ; areset     ; 2.977 ; 2.977 ; Rise       ; areset          ;
;  count[4] ; areset     ; 2.749 ; 2.749 ; Rise       ; areset          ;
;  count[5] ; areset     ; 2.888 ; 2.888 ; Rise       ; areset          ;
;  count[6] ; areset     ; 2.545 ; 2.545 ; Rise       ; areset          ;
;  count[7] ; areset     ; 2.765 ; 2.765 ; Rise       ; areset          ;
;  count[8] ; areset     ; 2.628 ; 2.628 ; Rise       ; areset          ;
;  count[9] ; areset     ; 2.514 ; 2.514 ; Rise       ; areset          ;
; q         ; areset     ; 3.942 ; 3.942 ; Rise       ; areset          ;
; count[*]  ; areset     ; 3.726 ; 3.726 ; Fall       ; areset          ;
;  count[0] ; areset     ; 3.528 ; 3.528 ; Fall       ; areset          ;
;  count[1] ; areset     ; 3.719 ; 3.719 ; Fall       ; areset          ;
;  count[2] ; areset     ; 3.479 ; 3.479 ; Fall       ; areset          ;
;  count[3] ; areset     ; 3.726 ; 3.726 ; Fall       ; areset          ;
;  count[4] ; areset     ; 3.497 ; 3.497 ; Fall       ; areset          ;
;  count[5] ; areset     ; 3.707 ; 3.707 ; Fall       ; areset          ;
;  count[6] ; areset     ; 3.370 ; 3.370 ; Fall       ; areset          ;
;  count[7] ; areset     ; 3.562 ; 3.562 ; Fall       ; areset          ;
;  count[8] ; areset     ; 3.501 ; 3.501 ; Fall       ; areset          ;
;  count[9] ; areset     ; 3.344 ; 3.344 ; Fall       ; areset          ;
; q         ; areset     ; 4.872 ; 4.872 ; Fall       ; areset          ;
; count[*]  ; clk        ; 4.033 ; 4.033 ; Rise       ; clk             ;
;  count[0] ; clk        ; 3.710 ; 3.710 ; Rise       ; clk             ;
;  count[1] ; clk        ; 3.897 ; 3.897 ; Rise       ; clk             ;
;  count[2] ; clk        ; 3.751 ; 3.751 ; Rise       ; clk             ;
;  count[3] ; clk        ; 3.889 ; 3.889 ; Rise       ; clk             ;
;  count[4] ; clk        ; 3.662 ; 3.662 ; Rise       ; clk             ;
;  count[5] ; clk        ; 4.033 ; 4.033 ; Rise       ; clk             ;
;  count[6] ; clk        ; 3.633 ; 3.633 ; Rise       ; clk             ;
;  count[7] ; clk        ; 3.907 ; 3.907 ; Rise       ; clk             ;
;  count[8] ; clk        ; 3.669 ; 3.669 ; Rise       ; clk             ;
;  count[9] ; clk        ; 3.606 ; 3.606 ; Rise       ; clk             ;
; q         ; clk        ; 5.083 ; 5.083 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; count[*]  ; areset     ; 2.514 ; 2.514 ; Rise       ; areset          ;
;  count[0] ; areset     ; 2.520 ; 2.520 ; Rise       ; areset          ;
;  count[1] ; areset     ; 2.728 ; 2.728 ; Rise       ; areset          ;
;  count[2] ; areset     ; 2.536 ; 2.536 ; Rise       ; areset          ;
;  count[3] ; areset     ; 2.977 ; 2.977 ; Rise       ; areset          ;
;  count[4] ; areset     ; 2.749 ; 2.749 ; Rise       ; areset          ;
;  count[5] ; areset     ; 2.888 ; 2.888 ; Rise       ; areset          ;
;  count[6] ; areset     ; 2.545 ; 2.545 ; Rise       ; areset          ;
;  count[7] ; areset     ; 2.765 ; 2.765 ; Rise       ; areset          ;
;  count[8] ; areset     ; 2.628 ; 2.628 ; Rise       ; areset          ;
;  count[9] ; areset     ; 2.514 ; 2.514 ; Rise       ; areset          ;
; q         ; areset     ; 2.733 ; 2.733 ; Rise       ; areset          ;
; count[*]  ; areset     ; 2.514 ; 2.514 ; Fall       ; areset          ;
;  count[0] ; areset     ; 2.520 ; 2.520 ; Fall       ; areset          ;
;  count[1] ; areset     ; 2.728 ; 2.728 ; Fall       ; areset          ;
;  count[2] ; areset     ; 2.536 ; 2.536 ; Fall       ; areset          ;
;  count[3] ; areset     ; 2.977 ; 2.977 ; Fall       ; areset          ;
;  count[4] ; areset     ; 2.749 ; 2.749 ; Fall       ; areset          ;
;  count[5] ; areset     ; 2.888 ; 2.888 ; Fall       ; areset          ;
;  count[6] ; areset     ; 2.545 ; 2.545 ; Fall       ; areset          ;
;  count[7] ; areset     ; 2.765 ; 2.765 ; Fall       ; areset          ;
;  count[8] ; areset     ; 2.628 ; 2.628 ; Fall       ; areset          ;
;  count[9] ; areset     ; 2.514 ; 2.514 ; Fall       ; areset          ;
; q         ; areset     ; 2.733 ; 2.733 ; Fall       ; areset          ;
; count[*]  ; clk        ; 3.606 ; 3.606 ; Rise       ; clk             ;
;  count[0] ; clk        ; 3.710 ; 3.710 ; Rise       ; clk             ;
;  count[1] ; clk        ; 3.897 ; 3.897 ; Rise       ; clk             ;
;  count[2] ; clk        ; 3.751 ; 3.751 ; Rise       ; clk             ;
;  count[3] ; clk        ; 3.889 ; 3.889 ; Rise       ; clk             ;
;  count[4] ; clk        ; 3.662 ; 3.662 ; Rise       ; clk             ;
;  count[5] ; clk        ; 4.033 ; 4.033 ; Rise       ; clk             ;
;  count[6] ; clk        ; 3.633 ; 3.633 ; Rise       ; clk             ;
;  count[7] ; clk        ; 3.907 ; 3.907 ; Rise       ; clk             ;
;  count[8] ; clk        ; 3.669 ; 3.669 ; Rise       ; clk             ;
;  count[9] ; clk        ; 3.606 ; 3.606 ; Rise       ; clk             ;
; q         ; clk        ; 4.543 ; 4.543 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; enable     ; count[0]    ;    ; 3.914 ; 3.914 ;    ;
; enable     ; count[1]    ;    ; 4.166 ; 4.166 ;    ;
; enable     ; count[2]    ;    ; 3.974 ; 3.974 ;    ;
; enable     ; count[3]    ;    ; 4.311 ; 4.311 ;    ;
; enable     ; count[4]    ;    ; 3.943 ; 3.943 ;    ;
; enable     ; count[5]    ;    ; 4.173 ; 4.173 ;    ;
; enable     ; count[6]    ;    ; 3.833 ; 3.833 ;    ;
; enable     ; count[7]    ;    ; 4.437 ; 4.437 ;    ;
; enable     ; count[8]    ;    ; 3.920 ; 3.920 ;    ;
; enable     ; count[9]    ;    ; 3.876 ; 3.876 ;    ;
; enable     ; q           ;    ; 5.356 ; 5.356 ;    ;
+------------+-------------+----+-------+-------+----+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; enable     ; count[0]    ;    ; 3.914 ; 3.914 ;    ;
; enable     ; count[1]    ;    ; 4.166 ; 4.166 ;    ;
; enable     ; count[2]    ;    ; 3.974 ; 3.974 ;    ;
; enable     ; count[3]    ;    ; 4.311 ; 4.311 ;    ;
; enable     ; count[4]    ;    ; 3.943 ; 3.943 ;    ;
; enable     ; count[5]    ;    ; 4.173 ; 4.173 ;    ;
; enable     ; count[6]    ;    ; 3.833 ; 3.833 ;    ;
; enable     ; count[7]    ;    ; 4.437 ; 4.437 ;    ;
; enable     ; count[8]    ;    ; 3.920 ; 3.920 ;    ;
; enable     ; count[9]    ;    ; 3.876 ; 3.876 ;    ;
; enable     ; q           ;    ; 4.683 ; 4.683 ;    ;
+------------+-------------+----+-------+-------+----+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+---------+--------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack ; -4.689  ; -0.450 ; -0.214   ; 0.112   ; -1.941              ;
;  areset          ; -4.448  ; -0.450 ; N/A      ; N/A     ; -1.941              ;
;  clk             ; -4.689  ; -0.062 ; -0.214   ; 0.112   ; -1.941              ;
; Design-wide TNS  ; -75.819 ; -2.541 ; -1.984   ; 0.0     ; -18.722             ;
;  areset          ; -33.426 ; -2.224 ; N/A      ; N/A     ; -1.941              ;
;  clk             ; -42.393 ; -0.317 ; -1.984   ; 0.000   ; -16.781             ;
+------------------+---------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; areset    ; areset     ; 3.206 ; 3.206 ; Fall       ; areset          ;
; enable    ; areset     ; 3.790 ; 3.790 ; Fall       ; areset          ;
; areset    ; clk        ; 3.763 ; 3.763 ; Rise       ; clk             ;
; enable    ; clk        ; 7.992 ; 7.992 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; areset    ; areset     ; 0.450  ; 0.450  ; Fall       ; areset          ;
; enable    ; areset     ; -0.424 ; -0.424 ; Fall       ; areset          ;
; areset    ; clk        ; 0.062  ; 0.062  ; Rise       ; clk             ;
; enable    ; clk        ; -0.363 ; -0.363 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; count[*]  ; areset     ; 7.930  ; 7.930  ; Rise       ; areset          ;
;  count[0] ; areset     ; 6.388  ; 6.388  ; Rise       ; areset          ;
;  count[1] ; areset     ; 6.801  ; 6.801  ; Rise       ; areset          ;
;  count[2] ; areset     ; 6.453  ; 6.453  ; Rise       ; areset          ;
;  count[3] ; areset     ; 7.930  ; 7.930  ; Rise       ; areset          ;
;  count[4] ; areset     ; 7.209  ; 7.209  ; Rise       ; areset          ;
;  count[5] ; areset     ; 7.564  ; 7.564  ; Rise       ; areset          ;
;  count[6] ; areset     ; 6.401  ; 6.401  ; Rise       ; areset          ;
;  count[7] ; areset     ; 7.169  ; 7.169  ; Rise       ; areset          ;
;  count[8] ; areset     ; 6.721  ; 6.721  ; Rise       ; areset          ;
;  count[9] ; areset     ; 6.371  ; 6.371  ; Rise       ; areset          ;
; q         ; areset     ; 11.402 ; 11.402 ; Rise       ; areset          ;
; count[*]  ; areset     ; 9.062  ; 9.062  ; Fall       ; areset          ;
;  count[0] ; areset     ; 8.392  ; 8.392  ; Fall       ; areset          ;
;  count[1] ; areset     ; 8.740  ; 8.740  ; Fall       ; areset          ;
;  count[2] ; areset     ; 8.216  ; 8.216  ; Fall       ; areset          ;
;  count[3] ; areset     ; 9.062  ; 9.062  ; Fall       ; areset          ;
;  count[4] ; areset     ; 8.345  ; 8.345  ; Fall       ; areset          ;
;  count[5] ; areset     ; 8.967  ; 8.967  ; Fall       ; areset          ;
;  count[6] ; areset     ; 7.826  ; 7.826  ; Fall       ; areset          ;
;  count[7] ; areset     ; 8.533  ; 8.533  ; Fall       ; areset          ;
;  count[8] ; areset     ; 8.322  ; 8.322  ; Fall       ; areset          ;
;  count[9] ; areset     ; 7.804  ; 7.804  ; Fall       ; areset          ;
; q         ; areset     ; 13.278 ; 13.278 ; Fall       ; areset          ;
; count[*]  ; clk        ; 9.522  ; 9.522  ; Rise       ; clk             ;
;  count[0] ; clk        ; 8.378  ; 8.378  ; Rise       ; clk             ;
;  count[1] ; clk        ; 8.718  ; 8.718  ; Rise       ; clk             ;
;  count[2] ; clk        ; 8.544  ; 8.544  ; Rise       ; clk             ;
;  count[3] ; clk        ; 9.013  ; 9.013  ; Rise       ; clk             ;
;  count[4] ; clk        ; 8.293  ; 8.293  ; Rise       ; clk             ;
;  count[5] ; clk        ; 9.522  ; 9.522  ; Rise       ; clk             ;
;  count[6] ; clk        ; 8.135  ; 8.135  ; Rise       ; clk             ;
;  count[7] ; clk        ; 9.118  ; 9.118  ; Rise       ; clk             ;
;  count[8] ; clk        ; 8.280  ; 8.280  ; Rise       ; clk             ;
;  count[9] ; clk        ; 8.113  ; 8.113  ; Rise       ; clk             ;
; q         ; clk        ; 13.381 ; 13.381 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; count[*]  ; areset     ; 2.514 ; 2.514 ; Rise       ; areset          ;
;  count[0] ; areset     ; 2.520 ; 2.520 ; Rise       ; areset          ;
;  count[1] ; areset     ; 2.728 ; 2.728 ; Rise       ; areset          ;
;  count[2] ; areset     ; 2.536 ; 2.536 ; Rise       ; areset          ;
;  count[3] ; areset     ; 2.977 ; 2.977 ; Rise       ; areset          ;
;  count[4] ; areset     ; 2.749 ; 2.749 ; Rise       ; areset          ;
;  count[5] ; areset     ; 2.888 ; 2.888 ; Rise       ; areset          ;
;  count[6] ; areset     ; 2.545 ; 2.545 ; Rise       ; areset          ;
;  count[7] ; areset     ; 2.765 ; 2.765 ; Rise       ; areset          ;
;  count[8] ; areset     ; 2.628 ; 2.628 ; Rise       ; areset          ;
;  count[9] ; areset     ; 2.514 ; 2.514 ; Rise       ; areset          ;
; q         ; areset     ; 2.733 ; 2.733 ; Rise       ; areset          ;
; count[*]  ; areset     ; 2.514 ; 2.514 ; Fall       ; areset          ;
;  count[0] ; areset     ; 2.520 ; 2.520 ; Fall       ; areset          ;
;  count[1] ; areset     ; 2.728 ; 2.728 ; Fall       ; areset          ;
;  count[2] ; areset     ; 2.536 ; 2.536 ; Fall       ; areset          ;
;  count[3] ; areset     ; 2.977 ; 2.977 ; Fall       ; areset          ;
;  count[4] ; areset     ; 2.749 ; 2.749 ; Fall       ; areset          ;
;  count[5] ; areset     ; 2.888 ; 2.888 ; Fall       ; areset          ;
;  count[6] ; areset     ; 2.545 ; 2.545 ; Fall       ; areset          ;
;  count[7] ; areset     ; 2.765 ; 2.765 ; Fall       ; areset          ;
;  count[8] ; areset     ; 2.628 ; 2.628 ; Fall       ; areset          ;
;  count[9] ; areset     ; 2.514 ; 2.514 ; Fall       ; areset          ;
; q         ; areset     ; 2.733 ; 2.733 ; Fall       ; areset          ;
; count[*]  ; clk        ; 3.606 ; 3.606 ; Rise       ; clk             ;
;  count[0] ; clk        ; 3.710 ; 3.710 ; Rise       ; clk             ;
;  count[1] ; clk        ; 3.897 ; 3.897 ; Rise       ; clk             ;
;  count[2] ; clk        ; 3.751 ; 3.751 ; Rise       ; clk             ;
;  count[3] ; clk        ; 3.889 ; 3.889 ; Rise       ; clk             ;
;  count[4] ; clk        ; 3.662 ; 3.662 ; Rise       ; clk             ;
;  count[5] ; clk        ; 4.033 ; 4.033 ; Rise       ; clk             ;
;  count[6] ; clk        ; 3.633 ; 3.633 ; Rise       ; clk             ;
;  count[7] ; clk        ; 3.907 ; 3.907 ; Rise       ; clk             ;
;  count[8] ; clk        ; 3.669 ; 3.669 ; Rise       ; clk             ;
;  count[9] ; clk        ; 3.606 ; 3.606 ; Rise       ; clk             ;
; q         ; clk        ; 4.543 ; 4.543 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------+
; Progagation Delay                                    ;
+------------+-------------+----+--------+--------+----+
; Input Port ; Output Port ; RR ; RF     ; FR     ; FF ;
+------------+-------------+----+--------+--------+----+
; enable     ; count[0]    ;    ; 10.289 ; 10.289 ;    ;
; enable     ; count[1]    ;    ; 10.769 ; 10.769 ;    ;
; enable     ; count[2]    ;    ; 10.530 ; 10.530 ;    ;
; enable     ; count[3]    ;    ; 11.763 ; 11.763 ;    ;
; enable     ; count[4]    ;    ; 10.368 ; 10.368 ;    ;
; enable     ; count[5]    ;    ; 11.178 ; 11.178 ;    ;
; enable     ; count[6]    ;    ; 10.003 ; 10.003 ;    ;
; enable     ; count[7]    ;    ; 11.959 ; 11.959 ;    ;
; enable     ; count[8]    ;    ; 10.333 ; 10.333 ;    ;
; enable     ; count[9]    ;    ; 10.273 ; 10.273 ;    ;
; enable     ; q           ;    ; 15.367 ; 15.367 ;    ;
+------------+-------------+----+--------+--------+----+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+----+-------+-------+----+
; Input Port ; Output Port ; RR ; RF    ; FR    ; FF ;
+------------+-------------+----+-------+-------+----+
; enable     ; count[0]    ;    ; 3.914 ; 3.914 ;    ;
; enable     ; count[1]    ;    ; 4.166 ; 4.166 ;    ;
; enable     ; count[2]    ;    ; 3.974 ; 3.974 ;    ;
; enable     ; count[3]    ;    ; 4.311 ; 4.311 ;    ;
; enable     ; count[4]    ;    ; 3.943 ; 3.943 ;    ;
; enable     ; count[5]    ;    ; 4.173 ; 4.173 ;    ;
; enable     ; count[6]    ;    ; 3.833 ; 3.833 ;    ;
; enable     ; count[7]    ;    ; 4.437 ; 4.437 ;    ;
; enable     ; count[8]    ;    ; 3.920 ; 3.920 ;    ;
; enable     ; count[9]    ;    ; 3.876 ; 3.876 ;    ;
; enable     ; q           ;    ; 4.683 ; 4.683 ;    ;
+------------+-------------+----+-------+-------+----+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; areset     ; areset   ; 0        ; 0        ; 10       ; 20       ;
; clk        ; areset   ; 0        ; 0        ; 10       ; 0        ;
; areset     ; clk      ; 115      ; 240      ; 0        ; 0        ;
; clk        ; clk      ; 115      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; areset     ; areset   ; 0        ; 0        ; 10       ; 20       ;
; clk        ; areset   ; 0        ; 0        ; 10       ; 0        ;
; areset     ; clk      ; 115      ; 240      ; 0        ; 0        ;
; clk        ; clk      ; 115      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; areset     ; clk      ; 10       ; 10       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; areset     ; clk      ; 10       ; 10       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 42    ; 42   ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 62    ; 62   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Feb 12 01:35:18 2022
Info: Command: quartus_sta dsff_freqdivider -c dsff_freqdivider
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 10 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'dsff_freqdivider.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name areset areset
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "count[7]~10|combout"
    Warning (332126): Node "cnt~2|datac"
    Warning (332126): Node "cnt~2|combout"
    Warning (332126): Node "count[7]~10|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "count[8]~6|combout"
    Warning (332126): Node "cnt~1|datac"
    Warning (332126): Node "cnt~1|combout"
    Warning (332126): Node "count[8]~6|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "count[3]~26|combout"
    Warning (332126): Node "cnt~9|datac"
    Warning (332126): Node "cnt~9|combout"
    Warning (332126): Node "count[3]~26|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "cnt~0|combout"
    Warning (332126): Node "count[9]~2|datab"
    Warning (332126): Node "count[9]~2|combout"
    Warning (332126): Node "cnt~0|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "cnt~4|combout"
    Warning (332126): Node "count[5]~18|dataa"
    Warning (332126): Node "count[5]~18|combout"
    Warning (332126): Node "cnt~4|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "cnt~3|combout"
    Warning (332126): Node "count[6]~14|datab"
    Warning (332126): Node "count[6]~14|combout"
    Warning (332126): Node "cnt~3|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "cnt~8|combout"
    Warning (332126): Node "count[4]~22|dataa"
    Warning (332126): Node "count[4]~22|combout"
    Warning (332126): Node "cnt~8|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "cnt~6|combout"
    Warning (332126): Node "count[2]~34|datab"
    Warning (332126): Node "count[2]~34|combout"
    Warning (332126): Node "cnt~6|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "cnt~7|combout"
    Warning (332126): Node "count[1]~38|datab"
    Warning (332126): Node "count[1]~38|combout"
    Warning (332126): Node "cnt~7|datac"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "count[0]~30|combout"
    Warning (332126): Node "cnt~5|datad"
    Warning (332126): Node "cnt~5|combout"
    Warning (332126): Node "count[0]~30|dataa"
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.689
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.689       -42.393 clk 
    Info (332119):    -4.448       -33.426 areset 
Info (332146): Worst-case hold slack is 0.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.000         0.000 areset 
    Info (332119):     1.267         0.000 clk 
Info (332146): Worst-case recovery slack is -0.214
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.214        -1.984 clk 
Info (332146): Worst-case removal slack is 0.418
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.418         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -1.941
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.941       -16.781 clk 
    Info (332119):    -1.941        -1.941 areset 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.055
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.055        -7.552 areset 
    Info (332119):    -0.900        -7.206 clk 
Info (332146): Worst-case hold slack is -0.450
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.450        -2.224 areset 
    Info (332119):    -0.062        -0.317 clk 
Info (332146): Worst-case recovery slack is 0.251
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.251         0.000 clk 
Info (332146): Worst-case removal slack is 0.112
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.112         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -11.380 clk 
    Info (332119):    -1.380        -1.380 areset 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 55 warnings
    Info: Peak virtual memory: 4542 megabytes
    Info: Processing ended: Sat Feb 12 01:35:20 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


