module Final_DI(
    n, A, B, Z
);

input wire n, A, B; // definici贸n de entradas de la celda
output wire Z; // definici贸n de salidas de la celda

wire notA, s0, s1, s2; //equivalencias para la funci贸n

not not_gate(notA, // Salida del not
                A); // entrada del not
or or_gate(s1, // salida del or
        notA, B); // salidas del or 
and and_gate(s0, // Entrada del and
        notA, B); // salidas del and 
and and_gate2(s2, // salida del and 2
        n, s1); // salidas del and 2 
or or_gate2(Z, // salidas del or 2
        s2, s0); // entradas del or 2


/* Se tiene que: 
Z = s2 | s0 
Z = n & s1 | ~A & B 
Z = n & (~A | B) | ~A & B
Por lo que
se cumple la funci贸n logica
*/

endmodule