# Generated by Yosys 0.62+39 (git sha1 131911291-dirty, g++ 11.4.0-1ubuntu1~22.04.2 -Og -fPIC)
autoidx 19
attribute \src "dut.sv:1.1-22.10"
attribute \top 1
module \always03
  attribute \src "dut.sv:3.7-3.12"
  wire input 1 \clock
  attribute \src "dut.sv:3.14-3.17"
  wire input 2 \in1
  attribute \src "dut.sv:3.19-3.22"
  wire input 3 \in2
  attribute \src "dut.sv:3.24-3.27"
  wire input 4 \in3
  attribute \src "dut.sv:3.29-3.32"
  wire input 5 \in4
  attribute \src "dut.sv:3.34-3.37"
  wire input 6 \in5
  attribute \src "dut.sv:3.39-3.42"
  wire input 7 \in6
  attribute \src "dut.sv:3.44-3.47"
  wire input 8 \in7
  attribute \src "dut.sv:4.8-4.12"
  wire output 9 \out1
  attribute \src "dut.sv:4.14-4.18"
  wire output 10 \out2
  attribute \src "dut.sv:4.20-4.24"
  wire output 11 \out3
  attribute \src "dut.sv:7.1-20.4"
  wire $0\out1[0:0]
  attribute \src "dut.sv:10.10-10.15"
  wire $logic_not$dut.sv:10$2_Y
  wire $procmux$10_Y
  attribute \src "dut.sv:7.1-20.4"
  wire $1\out1[0:0]
  attribute \src "dut.sv:10.10-10.15"
  cell $logic_not $logic_not$dut.sv:10$2
    parameter \A_SIGNED 0
    parameter \A_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A \in1
    connect \Y $logic_not$dut.sv:10$2_Y
  end
  attribute \src "dut.sv:19.9-19.20"
  cell $xor $xor$dut.sv:19$3
    parameter \A_SIGNED 0
    parameter \B_SIGNED 0
    parameter \A_WIDTH 1
    parameter \B_WIDTH 1
    parameter \Y_WIDTH 1
    connect \A $1\out1[0:0]
    connect \B \out2
    connect \Y $0\out1[0:0]
  end
  attribute \src "dut.sv:9.6-9.9|dut.sv:9.2-10.16"
  attribute \full_case 1
  cell $mux $procmux$5
    parameter \WIDTH 1
    connect \A \in1
    connect \B $logic_not$dut.sv:10$2_Y
    connect \S \in2
    connect \Y $1\out1[0:0]
  end
  attribute \src "dut.sv:7.1-20.4"
  cell $dffe $auto$ff.cc:337:slice$18
    parameter \CLK_POLARITY 1
    parameter \EN_POLARITY 1
    parameter \WIDTH 1
    connect \CLK \clock
    connect \EN \in4
    connect \D $procmux$10_Y
    connect \Q \out3
  end
  attribute \src "dut.sv:15.7-15.10|dut.sv:15.3-18.16"
  attribute \full_case 1
  cell $mux $procmux$10
    parameter \WIDTH 1
    connect \A \in7
    connect \B \in6
    connect \S \in5
    connect \Y $procmux$10_Y
  end
  attribute \src "dut.sv:7.1-20.4"
  cell $dffe $auto$ff.cc:337:slice$17
    parameter \CLK_POLARITY 1
    parameter \EN_POLARITY 0
    parameter \WIDTH 1
    connect \CLK \clock
    connect \EN \in3
    connect \D $1\out1[0:0]
    connect \Q \out2
  end
  attribute \src "dut.sv:7.1-20.4"
  cell $dff $procdff$14
    parameter \WIDTH 1
    parameter \CLK_POLARITY 1'1
    connect \D $0\out1[0:0]
    connect \Q \out1
    connect \CLK \clock
  end
end
