Fitter report for Add_Sub_Mul_Div_Accum_Lab4
Tue Apr 30 22:08:28 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Other Routing Usage Summary
 23. LAB Logic Elements
 24. LAB-wide Signals
 25. LAB Signals Sourced
 26. LAB Signals Sourced Out
 27. LAB Distinct Inputs
 28. Fitter Device Options
 29. Operating Settings and Conditions
 30. Fitter Messages
 31. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Tue Apr 30 22:08:28 2019           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; Add_Sub_Mul_Div_Accum_Lab4                      ;
; Top-level Entity Name              ; Arena_16bitMultiplier_withSegmentDisplay        ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C35F672C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 902 / 33,216 ( 3 % )                            ;
;     Total combinational functions  ; 900 / 33,216 ( 3 % )                            ;
;     Dedicated logic registers      ; 64 / 33,216 ( < 1 % )                           ;
; Total registers                    ; 64                                              ;
; Total pins                         ; 107 / 475 ( 23 % )                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 0 / 483,840 ( 0 % )                             ;
; Embedded Multiplier 9-bit elements ; 0 / 70 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.31        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  31.3%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 1078 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 1078 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 1075    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/John2/Documents/Spring 2019/CSC 342 - Organization/Labs/Arena_John/Lab 4/Quartus Files/output_files/Add_Sub_Mul_Div_Accum_Lab4.pin.


+---------------------------------------------------------------------+
; Fitter Resource Usage Summary                                       ;
+---------------------------------------------+-----------------------+
; Resource                                    ; Usage                 ;
+---------------------------------------------+-----------------------+
; Total logic elements                        ; 902 / 33,216 ( 3 % )  ;
;     -- Combinational with no register       ; 838                   ;
;     -- Register only                        ; 2                     ;
;     -- Combinational with a register        ; 62                    ;
;                                             ;                       ;
; Logic element usage by number of LUT inputs ;                       ;
;     -- 4 input functions                    ; 579                   ;
;     -- 3 input functions                    ; 96                    ;
;     -- <=2 input functions                  ; 225                   ;
;     -- Register only                        ; 2                     ;
;                                             ;                       ;
; Logic elements by mode                      ;                       ;
;     -- normal mode                          ; 900                   ;
;     -- arithmetic mode                      ; 0                     ;
;                                             ;                       ;
; Total registers*                            ; 64 / 34,593 ( < 1 % ) ;
;     -- Dedicated logic registers            ; 64 / 33,216 ( < 1 % ) ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )     ;
;                                             ;                       ;
; Total LABs:  partially or completely used   ; 67 / 2,076 ( 3 % )    ;
; Virtual pins                                ; 0                     ;
; I/O pins                                    ; 107 / 475 ( 23 % )    ;
;     -- Clock pins                           ; 3 / 8 ( 38 % )        ;
;                                             ;                       ;
; Global signals                              ; 3                     ;
; M4Ks                                        ; 0 / 105 ( 0 % )       ;
; Total block memory bits                     ; 0 / 483,840 ( 0 % )   ;
; Total block memory implementation bits      ; 0 / 483,840 ( 0 % )   ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )        ;
; PLLs                                        ; 0 / 4 ( 0 % )         ;
; Global clocks                               ; 3 / 16 ( 19 % )       ;
; JTAGs                                       ; 0 / 1 ( 0 % )         ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )         ;
; CRC blocks                                  ; 0 / 1 ( 0 % )         ;
; Average interconnect usage (total/H/V)      ; 1% / 0% / 1%          ;
; Peak interconnect usage (total/H/V)         ; 4% / 4% / 5%          ;
; Maximum fan-out                             ; 64                    ;
; Highest non-global fan-out                  ; 43                    ;
; Total fan-out                               ; 3275                  ;
; Average fan-out                             ; 3.04                  ;
+---------------------------------------------+-----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 902 / 33216 ( 3 % )  ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 838                  ; 0                              ;
;     -- Register only                        ; 2                    ; 0                              ;
;     -- Combinational with a register        ; 62                   ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 579                  ; 0                              ;
;     -- 3 input functions                    ; 96                   ; 0                              ;
;     -- <=2 input functions                  ; 225                  ; 0                              ;
;     -- Register only                        ; 2                    ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 900                  ; 0                              ;
;     -- arithmetic mode                      ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 64                   ; 0                              ;
;     -- Dedicated logic registers            ; 64 / 33216 ( < 1 % ) ; 0 / 33216 ( 0 % )              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 67 / 2076 ( 3 % )    ; 0 / 2076 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 107                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )       ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 0                    ; 0                              ;
; Total RAM block bits                        ; 0                    ; 0                              ;
; Clock control block                         ; 3 / 20 ( 15 % )      ; 0 / 20 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 3275                 ; 0                              ;
;     -- Registered Connections               ; 1329                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 19                   ; 0                              ;
;     -- Output Ports                         ; 88                   ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                ;
+---------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name                ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+---------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Arena_button[0]     ; P1    ; 1        ; 0            ; 18           ; 3           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Arena_button[1]     ; N2    ; 2        ; 0            ; 18           ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Arena_clk           ; P2    ; 1        ; 0            ; 18           ; 2           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Arena_octalBits[0]  ; C13   ; 3        ; 31           ; 36           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Arena_octalBits[10] ; D11   ; 3        ; 22           ; 36           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Arena_octalBits[11] ; A9    ; 3        ; 20           ; 36           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Arena_octalBits[12] ; B10   ; 3        ; 22           ; 36           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Arena_octalBits[13] ; AC11  ; 8        ; 22           ; 0            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Arena_octalBits[14] ; R3    ; 1        ; 0            ; 17           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Arena_octalBits[15] ; P4    ; 1        ; 0            ; 17           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Arena_octalBits[1]  ; D13   ; 3        ; 31           ; 36           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Arena_octalBits[2]  ; R4    ; 1        ; 0            ; 16           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Arena_octalBits[3]  ; R2    ; 1        ; 0            ; 17           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Arena_octalBits[4]  ; J2    ; 2        ; 0            ; 26           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Arena_octalBits[5]  ; D10   ; 3        ; 20           ; 36           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Arena_octalBits[6]  ; C10   ; 3        ; 20           ; 36           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Arena_octalBits[7]  ; M5    ; 2        ; 0            ; 23           ; 2           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Arena_octalBits[8]  ; P3    ; 1        ; 0            ; 17           ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; Arena_octalBits[9]  ; G11   ; 3        ; 22           ; 36           ; 1           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+---------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                 ;
+-------------------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name                          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-------------------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Arena_32bitMultiplier_Out[0]  ; M3    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_32bitMultiplier_Out[10] ; C8    ; 3        ; 14           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_32bitMultiplier_Out[11] ; L3    ; 2        ; 0            ; 24           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_32bitMultiplier_Out[12] ; C7    ; 3        ; 9            ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_32bitMultiplier_Out[13] ; D7    ; 3        ; 9            ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_32bitMultiplier_Out[14] ; F9    ; 3        ; 9            ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_32bitMultiplier_Out[15] ; D6    ; 3        ; 11           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_32bitMultiplier_Out[16] ; E12   ; 3        ; 24           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_32bitMultiplier_Out[17] ; A10   ; 3        ; 22           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_32bitMultiplier_Out[18] ; J13   ; 3        ; 24           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_32bitMultiplier_Out[19] ; D12   ; 3        ; 24           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_32bitMultiplier_Out[1]  ; M4    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_32bitMultiplier_Out[20] ; J10   ; 3        ; 27           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_32bitMultiplier_Out[21] ; J14   ; 3        ; 24           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_32bitMultiplier_Out[22] ; B11   ; 3        ; 29           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_32bitMultiplier_Out[23] ; C11   ; 3        ; 29           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_32bitMultiplier_Out[24] ; V11   ; 8        ; 29           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_32bitMultiplier_Out[25] ; Y12   ; 8        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_32bitMultiplier_Out[26] ; AA12  ; 8        ; 29           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_32bitMultiplier_Out[27] ; AE11  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_32bitMultiplier_Out[28] ; D14   ; 4        ; 33           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_32bitMultiplier_Out[29] ; G13   ; 4        ; 35           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_32bitMultiplier_Out[2]  ; L10   ; 2        ; 0            ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_32bitMultiplier_Out[30] ; F14   ; 4        ; 35           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_32bitMultiplier_Out[31] ; G14   ; 4        ; 35           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_32bitMultiplier_Out[3]  ; M2    ; 2        ; 0            ; 23           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_32bitMultiplier_Out[4]  ; J1    ; 2        ; 0            ; 26           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_32bitMultiplier_Out[5]  ; F2    ; 2        ; 0            ; 28           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_32bitMultiplier_Out[6]  ; A7    ; 3        ; 11           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_32bitMultiplier_Out[7]  ; F1    ; 2        ; 0            ; 28           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_32bitMultiplier_Out[8]  ; A8    ; 3        ; 16           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_32bitMultiplier_Out[9]  ; L6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_segment1_A              ; J4    ; 2        ; 0            ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_segment1_B              ; H1    ; 2        ; 0            ; 27           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_segment1_C              ; H2    ; 2        ; 0            ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_segment1_D              ; J3    ; 2        ; 0            ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_segment1_E              ; H4    ; 2        ; 0            ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_segment1_F              ; T10   ; 1        ; 0            ; 16           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_segment1_G              ; K3    ; 2        ; 0            ; 26           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_segment2_A              ; K2    ; 2        ; 0            ; 25           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_segment2_B              ; K4    ; 2        ; 0            ; 26           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_segment2_C              ; L4    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_segment2_D              ; P9    ; 2        ; 0            ; 25           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_segment2_E              ; B7    ; 3        ; 11           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_segment2_F              ; N9    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_segment2_G              ; K1    ; 2        ; 0            ; 25           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_segment3_A              ; L9    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_segment3_B              ; C9    ; 3        ; 16           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_segment3_C              ; L2    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_segment3_D              ; D9    ; 3        ; 16           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_segment3_E              ; D8    ; 3        ; 14           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_segment3_F              ; L7    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_segment3_G              ; B8    ; 3        ; 16           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_segment4_A              ; K9    ; 3        ; 5            ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_segment4_B              ; D5    ; 3        ; 5            ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_segment4_C              ; G9    ; 3        ; 7            ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_segment4_D              ; E8    ; 3        ; 7            ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_segment4_E              ; H10   ; 3        ; 7            ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_segment4_F              ; J9    ; 3        ; 5            ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_segment4_G              ; H8    ; 3        ; 7            ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_segment5_A              ; H12   ; 3        ; 18           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_segment5_B              ; F10   ; 3        ; 14           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_segment5_C              ; F11   ; 3        ; 18           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_segment5_D              ; H11   ; 3        ; 18           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_segment5_E              ; G10   ; 3        ; 14           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_segment5_F              ; E10   ; 3        ; 18           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_segment5_G              ; B9    ; 3        ; 20           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_segment6_A              ; A14   ; 4        ; 33           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_segment6_B              ; J11   ; 3        ; 27           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_segment6_C              ; B12   ; 3        ; 29           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_segment6_D              ; G12   ; 3        ; 27           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_segment6_E              ; F12   ; 3        ; 27           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_segment6_F              ; B14   ; 4        ; 33           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_segment6_G              ; C12   ; 3        ; 29           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_segment7_A              ; AD11  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_segment7_B              ; AD12  ; 8        ; 31           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_segment7_C              ; V14   ; 8        ; 27           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_segment7_D              ; AE10  ; 8        ; 24           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_segment7_E              ; AF13  ; 8        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_segment7_F              ; V13   ; 8        ; 27           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_segment7_G              ; U12   ; 8        ; 29           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_segment8_A              ; F13   ; 4        ; 35           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_segment8_B              ; B15   ; 4        ; 37           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_segment8_C              ; C15   ; 4        ; 37           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_segment8_D              ; B16   ; 4        ; 37           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_segment8_E              ; E15   ; 4        ; 40           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_segment8_F              ; C16   ; 4        ; 37           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Arena_segment8_G              ; D15   ; 4        ; 40           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+-------------------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 8 / 64 ( 13 % )  ; 3.3V          ; --           ;
; 2        ; 29 / 59 ( 49 % ) ; 3.3V          ; --           ;
; 3        ; 47 / 56 ( 84 % ) ; 3.3V          ; --           ;
; 4        ; 13 / 58 ( 22 % ) ; 3.3V          ; --           ;
; 5        ; 0 / 65 ( 0 % )   ; 3.3V          ; --           ;
; 6        ; 1 / 59 ( 2 % )   ; 3.3V          ; --           ;
; 7        ; 0 / 58 ( 0 % )   ; 3.3V          ; --           ;
; 8        ; 12 / 56 ( 21 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; Arena_32bitMultiplier_Out[6]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 457        ; 3        ; Arena_32bitMultiplier_Out[8]             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 451        ; 3        ; Arena_octalBits[11]                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 447        ; 3        ; Arena_32bitMultiplier_Out[17]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A14      ; 427        ; 4        ; Arena_segment6_A                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 406        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 106        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 117        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 116        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 120        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 130        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 129        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 153        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 155        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 179        ; 8        ; Arena_32bitMultiplier_Out[26]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA13     ; 192        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 194        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 197        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 209        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 219        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA24     ; 255        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA25     ; 266        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 267        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ; 115        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 114        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 126        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 127        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 257        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB25     ; 263        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB26     ; 262        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC1      ; 119        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 118        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 128        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 134        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 143        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC8      ; 148        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 163        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC10     ; 164        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC11     ; 168        ; 8        ; Arena_octalBits[13]                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC12     ; 172        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC13     ; 185        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC14     ; 191        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ; 199        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ; 202        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC17     ; 207        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 216        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ; 241        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC23     ; 245        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 261        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 123        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 135        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 136        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 139        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 140        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 149        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 173        ; 8        ; Arena_segment7_A                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD12     ; 181        ; 8        ; Arena_segment7_B                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD13     ; 186        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD16     ; 201        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 208        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 240        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ; 239        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD24     ; 249        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 125        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 131        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 137        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 150        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 157        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 159        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 165        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 169        ; 8        ; Arena_segment7_D                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE11     ; 174        ; 8        ; Arena_32bitMultiplier_Out[27]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE12     ; 182        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE13     ; 183        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE14     ; 188        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AE15     ; 189        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE16     ; 200        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 206        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 212        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 214        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 224        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE23     ; 244        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 138        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 151        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 158        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 160        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 166        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 170        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; Arena_segment7_E                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF14     ; 187        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 211        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 213        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 243        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; Arena_segment2_E                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 458        ; 3        ; Arena_segment3_G                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 452        ; 3        ; Arena_segment5_G                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 448        ; 3        ; Arena_octalBits[12]                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 435        ; 3        ; Arena_32bitMultiplier_Out[22]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 433        ; 3        ; Arena_segment6_C                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 429        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B14      ; 428        ; 4        ; Arena_segment6_F                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ; 420        ; 4        ; Arena_segment8_B                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 419        ; 4        ; Arena_segment8_D                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ; 411        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 405        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; Arena_32bitMultiplier_Out[12]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C8       ; 463        ; 3        ; Arena_32bitMultiplier_Out[10]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 459        ; 3        ; Arena_segment3_B                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ; 450        ; 3        ; Arena_octalBits[6]                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ; 436        ; 3        ; Arena_32bitMultiplier_Out[23]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ; 434        ; 3        ; Arena_segment6_G                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C13      ; 431        ; 3        ; Arena_octalBits[0]                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; Arena_segment8_C                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C16      ; 418        ; 4        ; Arena_segment8_F                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C17      ; 404        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; Arena_segment4_B                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D6       ; 467        ; 3        ; Arena_32bitMultiplier_Out[15]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D7       ; 469        ; 3        ; Arena_32bitMultiplier_Out[13]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D8       ; 464        ; 3        ; Arena_segment3_E                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ; 460        ; 3        ; Arena_segment3_D                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ; 449        ; 3        ; Arena_octalBits[5]                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ; 445        ; 3        ; Arena_octalBits[10]                      ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ; 443        ; 3        ; Arena_32bitMultiplier_Out[19]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ; 432        ; 3        ; Arena_octalBits[1]                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D14      ; 426        ; 4        ; Arena_32bitMultiplier_Out[28]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ; 417        ; 4        ; Arena_segment8_G                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D16      ; 415        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D17      ; 403        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 396        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; Arena_segment4_D                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; Arena_segment5_F                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; Arena_32bitMultiplier_Out[16]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; Arena_segment8_E                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; Arena_32bitMultiplier_Out[7]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F2       ; 28         ; 2        ; Arena_32bitMultiplier_Out[5]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F3       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; Arena_32bitMultiplier_Out[14]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F10      ; 462        ; 3        ; Arena_segment5_B                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F11      ; 454        ; 3        ; Arena_segment5_C                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ; 440        ; 3        ; Arena_segment6_E                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F13      ; 423        ; 4        ; Arena_segment8_A                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F14      ; 425        ; 4        ; Arena_32bitMultiplier_Out[30]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F15      ; 409        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; Arena_segment4_C                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G10      ; 461        ; 3        ; Arena_segment5_E                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G11      ; 446        ; 3        ; Arena_octalBits[9]                       ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G12      ; 439        ; 3        ; Arena_segment6_D                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G13      ; 422        ; 4        ; Arena_32bitMultiplier_Out[29]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G14      ; 424        ; 4        ; Arena_32bitMultiplier_Out[31]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G15      ; 410        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 37         ; 2        ; Arena_segment1_B                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H2       ; 36         ; 2        ; Arena_segment1_C                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H3       ; 32         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 33         ; 2        ; Arena_segment1_E                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; Arena_segment4_G                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; Arena_segment4_E                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 456        ; 3        ; Arena_segment5_D                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ; 455        ; 3        ; Arena_segment5_A                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; Arena_32bitMultiplier_Out[4]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J2       ; 38         ; 2        ; Arena_octalBits[4]                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J3       ; 34         ; 2        ; Arena_segment1_D                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J4       ; 35         ; 2        ; Arena_segment1_A                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J5       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J6       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; Arena_segment4_F                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J10      ; 438        ; 3        ; Arena_32bitMultiplier_Out[20]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J11      ; 437        ; 3        ; Arena_segment6_B                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; Arena_32bitMultiplier_Out[18]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J14      ; 441        ; 3        ; Arena_32bitMultiplier_Out[21]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 339        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; Arena_segment2_G                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K2       ; 43         ; 2        ; Arena_segment2_A                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K3       ; 41         ; 2        ; Arena_segment1_G                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K4       ; 40         ; 2        ; Arena_segment2_B                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K5       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; Arena_segment4_A                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; Arena_segment3_C                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L3       ; 51         ; 2        ; Arena_32bitMultiplier_Out[11]            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L4       ; 44         ; 2        ; Arena_segment2_C                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; Arena_32bitMultiplier_Out[9]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L7       ; 47         ; 2        ; Arena_segment3_F                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L8       ; 59         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 49         ; 2        ; Arena_segment3_A                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L10      ; 52         ; 2        ; Arena_32bitMultiplier_Out[2]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L24      ; 324        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; Arena_32bitMultiplier_Out[3]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ; 55         ; 2        ; Arena_32bitMultiplier_Out[0]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M4       ; 53         ; 2        ; Arena_32bitMultiplier_Out[1]             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M5       ; 54         ; 2        ; Arena_octalBits[7]                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ; 58         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 60         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 57         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ; 316        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M21      ; 314        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M22      ; 319        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M23      ; 318        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 312        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 64         ; 2        ; Arena_button[1]                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; Arena_segment2_F                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N24      ; 310        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N25      ; 309        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N26      ; 308        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P1       ; 68         ; 1        ; Arena_button[0]                          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P2       ; 67         ; 1        ; Arena_clk                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P3       ; 69         ; 1        ; Arena_octalBits[8]                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P4       ; 70         ; 1        ; Arena_octalBits[15]                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; Arena_segment2_D                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P24      ; 304        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P25      ; 307        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; Arena_octalBits[3]                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R3       ; 72         ; 1        ; Arena_octalBits[14]                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R4       ; 73         ; 1        ; Arena_octalBits[2]                       ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R5       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 82         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 110        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R25      ; 303        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 83         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 92         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 111        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T10      ; 75         ; 1        ; Arena_segment1_F                         ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 296        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T24      ; 292        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 84         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 88         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 89         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 100        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 98         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 99         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U10      ; 87         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; Arena_segment7_G                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U18      ; 232        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U23      ; 284        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 91         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 95         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 94         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 104        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V6       ; 105        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 112        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 141        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 177        ; 8        ; Arena_32bitMultiplier_Out[24]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; Arena_segment7_F                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V14      ; 175        ; 8        ; Arena_segment7_C                         ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 252        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 259        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; V23      ; 275        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 96         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 102        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 101        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 161        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 162        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 204        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 217        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 273        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 103        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 109        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 121        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 156        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 180        ; 8        ; Arena_32bitMultiplier_Out[25]            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y13      ; 193        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 195        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 196        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 210        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y23      ; 265        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y24      ; 264        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y25      ; 269        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 268        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                           ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                         ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                         ; Library Name ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |Arena_16bitMultiplier_withSegmentDisplay          ; 902 (0)     ; 64 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 107  ; 0            ; 838 (0)      ; 2 (0)             ; 62 (0)           ; |Arena_16bitMultiplier_withSegmentDisplay                                                                                                                   ; work         ;
;    |Arena_16bitMultiplier_using_registers_v1:inst| ; 838 (64)    ; 64 (64)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 774 (0)      ; 2 (2)             ; 62 (24)          ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst                                                                     ; work         ;
;       |Arena_16bit_arrayMultipler:inst|            ; 812 (222)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 774 (217)    ; 0 (0)             ; 38 (5)           ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst                                     ; work         ;
;          |Arena_fullAdder:FA0|                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA0                 ; work         ;
;          |Arena_fullAdder:FA111|                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA111               ; work         ;
;          |Arena_fullAdder:FA112|                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA112               ; work         ;
;          |Arena_fullAdder:FA127|                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA127               ; work         ;
;          |Arena_fullAdder:FA128|                   ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA128               ; work         ;
;          |Arena_fullAdder:FA143|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA143               ; work         ;
;          |Arena_fullAdder:FA144|                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA144               ; work         ;
;          |Arena_fullAdder:FA159|                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA159               ; work         ;
;          |Arena_fullAdder:FA160|                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA160               ; work         ;
;          |Arena_fullAdder:FA16|                    ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA16                ; work         ;
;          |Arena_fullAdder:FA175|                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA175               ; work         ;
;          |Arena_fullAdder:FA176|                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA176               ; work         ;
;          |Arena_fullAdder:FA191|                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA191               ; work         ;
;          |Arena_fullAdder:FA192|                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA192               ; work         ;
;          |Arena_fullAdder:FA207|                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA207               ; work         ;
;          |Arena_fullAdder:FA208|                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA208               ; work         ;
;          |Arena_fullAdder:FA223|                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA223               ; work         ;
;          |Arena_fullAdder:FA224|                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA224               ; work         ;
;          |Arena_fullAdder:FA239|                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA239               ; work         ;
;          |Arena_fullAdder:FA31|                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA31                ; work         ;
;          |Arena_fullAdder:FA32|                    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA32                ; work         ;
;          |Arena_fullAdder:FA47|                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA47                ; work         ;
;          |Arena_fullAdder:FA48|                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA48                ; work         ;
;          |Arena_fullAdder:FA63|                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA63                ; work         ;
;          |Arena_fullAdder:FA64|                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA64                ; work         ;
;          |Arena_fullAdder:FA79|                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA79                ; work         ;
;          |Arena_fullAdder:FA80|                    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA80                ; work         ;
;          |Arena_fullAdder:FA95|                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA95                ; work         ;
;          |Arena_fullAdder:FA96|                    ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA96                ; work         ;
;          |Arena_fullAdder:\GEN_FA_L0:10:FAX|       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L0:10:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L0:11:FAX|       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L0:11:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L0:12:FAX|       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L0:12:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L0:13:FAX|       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L0:13:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L0:14:FAX|       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L0:14:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L0:1:FAX|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L0:1:FAX    ; work         ;
;          |Arena_fullAdder:\GEN_FA_L0:2:FAX|        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L0:2:FAX    ; work         ;
;          |Arena_fullAdder:\GEN_FA_L0:3:FAX|        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L0:3:FAX    ; work         ;
;          |Arena_fullAdder:\GEN_FA_L0:4:FAX|        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L0:4:FAX    ; work         ;
;          |Arena_fullAdder:\GEN_FA_L0:5:FAX|        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L0:5:FAX    ; work         ;
;          |Arena_fullAdder:\GEN_FA_L0:6:FAX|        ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L0:6:FAX    ; work         ;
;          |Arena_fullAdder:\GEN_FA_L0:7:FAX|        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L0:7:FAX    ; work         ;
;          |Arena_fullAdder:\GEN_FA_L0:8:FAX|        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L0:8:FAX    ; work         ;
;          |Arena_fullAdder:\GEN_FA_L0:9:FAX|        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L0:9:FAX    ; work         ;
;          |Arena_fullAdder:\GEN_FA_L10:161:FAX|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L10:161:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L10:162:FAX|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L10:162:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L10:163:FAX|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L10:163:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L10:164:FAX|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L10:164:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L10:165:FAX|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L10:165:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L10:166:FAX|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L10:166:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L10:167:FAX|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L10:167:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L10:168:FAX|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L10:168:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L10:169:FAX|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L10:169:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L10:170:FAX|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L10:170:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L10:171:FAX|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L10:171:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L10:172:FAX|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L10:172:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L10:173:FAX|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L10:173:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L10:174:FAX|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L10:174:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L11:177:FAX|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L11:177:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L11:178:FAX|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L11:178:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L11:179:FAX|     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L11:179:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L11:180:FAX|     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L11:180:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L11:181:FAX|     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L11:181:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L11:182:FAX|     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L11:182:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L11:183:FAX|     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L11:183:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L11:184:FAX|     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L11:184:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L11:185:FAX|     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L11:185:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L11:186:FAX|     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L11:186:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L11:187:FAX|     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L11:187:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L11:188:FAX|     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L11:188:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L11:189:FAX|     ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L11:189:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L11:190:FAX|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L11:190:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L12:193:FAX|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L12:193:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L12:194:FAX|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L12:194:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L12:195:FAX|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L12:195:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L12:196:FAX|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L12:196:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L12:197:FAX|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L12:197:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L12:198:FAX|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L12:198:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L12:199:FAX|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L12:199:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L12:200:FAX|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L12:200:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L12:201:FAX|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L12:201:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L12:202:FAX|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L12:202:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L12:203:FAX|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L12:203:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L12:204:FAX|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L12:204:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L12:205:FAX|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L12:205:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L12:206:FAX|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L12:206:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L13:209:FAX|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L13:209:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L13:210:FAX|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L13:210:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L13:211:FAX|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L13:211:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L13:212:FAX|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L13:212:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L13:213:FAX|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L13:213:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L13:214:FAX|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L13:214:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L13:215:FAX|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L13:215:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L13:216:FAX|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L13:216:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L13:217:FAX|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L13:217:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L13:218:FAX|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L13:218:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L13:219:FAX|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L13:219:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L13:220:FAX|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L13:220:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L13:221:FAX|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L13:221:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L13:222:FAX|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L13:222:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L14:225:FAX|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L14:225:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L14:226:FAX|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L14:226:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L14:227:FAX|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L14:227:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L14:228:FAX|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L14:228:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L14:229:FAX|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L14:229:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L14:230:FAX|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L14:230:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L14:231:FAX|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L14:231:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L14:232:FAX|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L14:232:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L14:233:FAX|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L14:233:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L14:234:FAX|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L14:234:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L14:235:FAX|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L14:235:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L14:236:FAX|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L14:236:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L14:237:FAX|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L14:237:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L14:238:FAX|     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L14:238:FAX ; work         ;
;          |Arena_fullAdder:\GEN_FA_L1:17:FAX|       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L1:17:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L1:18:FAX|       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L1:18:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L1:19:FAX|       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L1:19:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L1:20:FAX|       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L1:20:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L1:21:FAX|       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L1:21:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L1:22:FAX|       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L1:22:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L1:23:FAX|       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L1:23:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L1:24:FAX|       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L1:24:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L1:25:FAX|       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L1:25:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L1:26:FAX|       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L1:26:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L1:27:FAX|       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L1:27:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L1:28:FAX|       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L1:28:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L1:29:FAX|       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L1:29:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L1:30:FAX|       ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L1:30:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L2:33:FAX|       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L2:33:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L2:34:FAX|       ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L2:34:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L2:35:FAX|       ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L2:35:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L2:36:FAX|       ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L2:36:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L2:37:FAX|       ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L2:37:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L2:38:FAX|       ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L2:38:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L2:39:FAX|       ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L2:39:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L2:40:FAX|       ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L2:40:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L2:41:FAX|       ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L2:41:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L2:42:FAX|       ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L2:42:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L2:43:FAX|       ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L2:43:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L2:44:FAX|       ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L2:44:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L2:45:FAX|       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L2:45:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L2:46:FAX|       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L2:46:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L3:49:FAX|       ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L3:49:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L3:50:FAX|       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L3:50:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L3:51:FAX|       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L3:51:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L3:52:FAX|       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L3:52:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L3:53:FAX|       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L3:53:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L3:54:FAX|       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L3:54:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L3:55:FAX|       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L3:55:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L3:56:FAX|       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L3:56:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L3:57:FAX|       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L3:57:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L3:58:FAX|       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L3:58:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L3:59:FAX|       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L3:59:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L3:60:FAX|       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L3:60:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L3:61:FAX|       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L3:61:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L3:62:FAX|       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L3:62:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L4:65:FAX|       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L4:65:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L4:66:FAX|       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L4:66:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L4:67:FAX|       ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L4:67:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L4:68:FAX|       ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L4:68:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L4:69:FAX|       ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L4:69:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L4:70:FAX|       ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L4:70:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L4:71:FAX|       ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L4:71:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L4:72:FAX|       ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L4:72:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L4:73:FAX|       ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L4:73:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L4:74:FAX|       ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L4:74:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L4:75:FAX|       ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L4:75:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L4:76:FAX|       ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L4:76:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L4:77:FAX|       ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L4:77:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L4:78:FAX|       ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L4:78:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L5:81:FAX|       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L5:81:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L5:82:FAX|       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L5:82:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L5:83:FAX|       ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L5:83:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L5:84:FAX|       ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L5:84:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L5:85:FAX|       ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L5:85:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L5:86:FAX|       ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L5:86:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L5:87:FAX|       ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L5:87:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L5:88:FAX|       ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L5:88:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L5:89:FAX|       ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L5:89:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L5:90:FAX|       ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L5:90:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L5:91:FAX|       ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L5:91:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L5:92:FAX|       ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L5:92:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L5:93:FAX|       ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L5:93:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L5:94:FAX|       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L5:94:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L6:100:FAX|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L6:100:FAX  ; work         ;
;          |Arena_fullAdder:\GEN_FA_L6:101:FAX|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L6:101:FAX  ; work         ;
;          |Arena_fullAdder:\GEN_FA_L6:102:FAX|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L6:102:FAX  ; work         ;
;          |Arena_fullAdder:\GEN_FA_L6:103:FAX|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L6:103:FAX  ; work         ;
;          |Arena_fullAdder:\GEN_FA_L6:104:FAX|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L6:104:FAX  ; work         ;
;          |Arena_fullAdder:\GEN_FA_L6:105:FAX|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L6:105:FAX  ; work         ;
;          |Arena_fullAdder:\GEN_FA_L6:106:FAX|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L6:106:FAX  ; work         ;
;          |Arena_fullAdder:\GEN_FA_L6:107:FAX|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L6:107:FAX  ; work         ;
;          |Arena_fullAdder:\GEN_FA_L6:108:FAX|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L6:108:FAX  ; work         ;
;          |Arena_fullAdder:\GEN_FA_L6:109:FAX|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L6:109:FAX  ; work         ;
;          |Arena_fullAdder:\GEN_FA_L6:110:FAX|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L6:110:FAX  ; work         ;
;          |Arena_fullAdder:\GEN_FA_L6:97:FAX|       ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L6:97:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L6:98:FAX|       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L6:98:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L6:99:FAX|       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L6:99:FAX   ; work         ;
;          |Arena_fullAdder:\GEN_FA_L7:113:FAX|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L7:113:FAX  ; work         ;
;          |Arena_fullAdder:\GEN_FA_L7:114:FAX|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L7:114:FAX  ; work         ;
;          |Arena_fullAdder:\GEN_FA_L7:115:FAX|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L7:115:FAX  ; work         ;
;          |Arena_fullAdder:\GEN_FA_L7:116:FAX|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L7:116:FAX  ; work         ;
;          |Arena_fullAdder:\GEN_FA_L7:117:FAX|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L7:117:FAX  ; work         ;
;          |Arena_fullAdder:\GEN_FA_L7:118:FAX|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L7:118:FAX  ; work         ;
;          |Arena_fullAdder:\GEN_FA_L7:119:FAX|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L7:119:FAX  ; work         ;
;          |Arena_fullAdder:\GEN_FA_L7:120:FAX|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L7:120:FAX  ; work         ;
;          |Arena_fullAdder:\GEN_FA_L7:121:FAX|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L7:121:FAX  ; work         ;
;          |Arena_fullAdder:\GEN_FA_L7:122:FAX|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L7:122:FAX  ; work         ;
;          |Arena_fullAdder:\GEN_FA_L7:123:FAX|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L7:123:FAX  ; work         ;
;          |Arena_fullAdder:\GEN_FA_L7:124:FAX|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L7:124:FAX  ; work         ;
;          |Arena_fullAdder:\GEN_FA_L7:125:FAX|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L7:125:FAX  ; work         ;
;          |Arena_fullAdder:\GEN_FA_L7:126:FAX|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L7:126:FAX  ; work         ;
;          |Arena_fullAdder:\GEN_FA_L8:129:FAX|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L8:129:FAX  ; work         ;
;          |Arena_fullAdder:\GEN_FA_L8:130:FAX|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L8:130:FAX  ; work         ;
;          |Arena_fullAdder:\GEN_FA_L8:131:FAX|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L8:131:FAX  ; work         ;
;          |Arena_fullAdder:\GEN_FA_L8:132:FAX|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L8:132:FAX  ; work         ;
;          |Arena_fullAdder:\GEN_FA_L8:133:FAX|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L8:133:FAX  ; work         ;
;          |Arena_fullAdder:\GEN_FA_L8:134:FAX|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L8:134:FAX  ; work         ;
;          |Arena_fullAdder:\GEN_FA_L8:135:FAX|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L8:135:FAX  ; work         ;
;          |Arena_fullAdder:\GEN_FA_L8:136:FAX|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L8:136:FAX  ; work         ;
;          |Arena_fullAdder:\GEN_FA_L8:137:FAX|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L8:137:FAX  ; work         ;
;          |Arena_fullAdder:\GEN_FA_L8:138:FAX|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L8:138:FAX  ; work         ;
;          |Arena_fullAdder:\GEN_FA_L8:139:FAX|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L8:139:FAX  ; work         ;
;          |Arena_fullAdder:\GEN_FA_L8:140:FAX|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L8:140:FAX  ; work         ;
;          |Arena_fullAdder:\GEN_FA_L8:141:FAX|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L8:141:FAX  ; work         ;
;          |Arena_fullAdder:\GEN_FA_L8:142:FAX|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L8:142:FAX  ; work         ;
;          |Arena_fullAdder:\GEN_FA_L9:145:FAX|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L9:145:FAX  ; work         ;
;          |Arena_fullAdder:\GEN_FA_L9:146:FAX|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L9:146:FAX  ; work         ;
;          |Arena_fullAdder:\GEN_FA_L9:147:FAX|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L9:147:FAX  ; work         ;
;          |Arena_fullAdder:\GEN_FA_L9:148:FAX|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L9:148:FAX  ; work         ;
;          |Arena_fullAdder:\GEN_FA_L9:149:FAX|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L9:149:FAX  ; work         ;
;          |Arena_fullAdder:\GEN_FA_L9:150:FAX|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L9:150:FAX  ; work         ;
;          |Arena_fullAdder:\GEN_FA_L9:151:FAX|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L9:151:FAX  ; work         ;
;          |Arena_fullAdder:\GEN_FA_L9:152:FAX|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L9:152:FAX  ; work         ;
;          |Arena_fullAdder:\GEN_FA_L9:153:FAX|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L9:153:FAX  ; work         ;
;          |Arena_fullAdder:\GEN_FA_L9:154:FAX|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L9:154:FAX  ; work         ;
;          |Arena_fullAdder:\GEN_FA_L9:155:FAX|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L9:155:FAX  ; work         ;
;          |Arena_fullAdder:\GEN_FA_L9:156:FAX|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L9:156:FAX  ; work         ;
;          |Arena_fullAdder:\GEN_FA_L9:157:FAX|      ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L9:157:FAX  ; work         ;
;          |Arena_fullAdder:\GEN_FA_L9:158:FAX|      ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L9:158:FAX  ; work         ;
;    |Arena_32bitInput:inst2|                        ; 32 (32)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 24 (24)          ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_32bitInput:inst2                                                                                            ; work         ;
;    |Arena_Seg1Decoder:inst1|                       ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_Seg1Decoder:inst1                                                                                           ; work         ;
;    |Arena_Seg2Decoder:inst3|                       ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_Seg2Decoder:inst3                                                                                           ; work         ;
;    |Arena_Seg3Decoder:inst4|                       ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_Seg3Decoder:inst4                                                                                           ; work         ;
;    |Arena_Seg4Decoder:inst5|                       ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_Seg4Decoder:inst5                                                                                           ; work         ;
;    |Arena_Seg5Decoder:inst19|                      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_Seg5Decoder:inst19                                                                                          ; work         ;
;    |Arena_Seg6Decoder:inst22|                      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_Seg6Decoder:inst22                                                                                          ; work         ;
;    |Arena_Seg7Decoder:inst30|                      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_Seg7Decoder:inst30                                                                                          ; work         ;
;    |Arena_Seg8Decoder:inst38|                      ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |Arena_16bitMultiplier_withSegmentDisplay|Arena_Seg8Decoder:inst38                                                                                          ; work         ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                    ;
+-------------------------------+----------+---------------+---------------+-----------------------+-----+
; Name                          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------------------------+----------+---------------+---------------+-----------------------+-----+
; Arena_segment1_A              ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_32bitMultiplier_Out[31] ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_32bitMultiplier_Out[30] ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_32bitMultiplier_Out[29] ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_32bitMultiplier_Out[28] ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_32bitMultiplier_Out[27] ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_32bitMultiplier_Out[26] ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_32bitMultiplier_Out[25] ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_32bitMultiplier_Out[24] ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_32bitMultiplier_Out[23] ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_32bitMultiplier_Out[22] ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_32bitMultiplier_Out[21] ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_32bitMultiplier_Out[20] ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_32bitMultiplier_Out[19] ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_32bitMultiplier_Out[18] ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_32bitMultiplier_Out[17] ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_32bitMultiplier_Out[16] ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_32bitMultiplier_Out[15] ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_32bitMultiplier_Out[14] ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_32bitMultiplier_Out[13] ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_32bitMultiplier_Out[12] ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_32bitMultiplier_Out[11] ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_32bitMultiplier_Out[10] ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_32bitMultiplier_Out[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_32bitMultiplier_Out[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_32bitMultiplier_Out[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_32bitMultiplier_Out[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_32bitMultiplier_Out[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_32bitMultiplier_Out[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_32bitMultiplier_Out[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_32bitMultiplier_Out[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_32bitMultiplier_Out[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_32bitMultiplier_Out[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_segment1_B              ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_segment1_C              ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_segment1_D              ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_segment1_E              ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_segment1_F              ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_segment1_G              ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_segment2_A              ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_segment2_B              ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_segment2_C              ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_segment2_D              ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_segment2_E              ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_segment2_F              ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_segment2_G              ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_segment3_A              ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_segment3_C              ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_segment3_D              ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_segment3_E              ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_segment3_F              ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_segment3_G              ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_segment3_B              ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_segment4_A              ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_segment4_B              ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_segment4_C              ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_segment4_D              ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_segment4_E              ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_segment4_F              ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_segment4_G              ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_segment5_A              ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_segment5_B              ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_segment5_C              ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_segment5_D              ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_segment5_E              ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_segment5_F              ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_segment5_G              ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_segment6_A              ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_segment6_B              ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_segment6_C              ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_segment6_D              ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_segment6_E              ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_segment6_F              ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_segment6_G              ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_segment7_A              ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_segment7_B              ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_segment7_C              ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_segment7_D              ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_segment7_E              ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_segment7_F              ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_segment7_G              ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_segment8_A              ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_segment8_B              ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_segment8_C              ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_segment8_D              ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_segment8_E              ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_segment8_F              ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_segment8_G              ; Output   ; --            ; --            ; --                    ; --  ;
; Arena_clk                     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; Arena_octalBits[0]            ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; Arena_button[0]               ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; Arena_button[1]               ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; Arena_octalBits[1]            ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; Arena_octalBits[2]            ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Arena_octalBits[3]            ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Arena_octalBits[15]           ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Arena_octalBits[14]           ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Arena_octalBits[10]           ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Arena_octalBits[13]           ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Arena_octalBits[12]           ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Arena_octalBits[11]           ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Arena_octalBits[9]            ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Arena_octalBits[8]            ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Arena_octalBits[7]            ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Arena_octalBits[5]            ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; Arena_octalBits[4]            ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; Arena_octalBits[6]            ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
+-------------------------------+----------+---------------+---------------+-----------------------+-----+


+------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                               ;
+------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                            ; Pad To Core Index ; Setting ;
+------------------------------------------------+-------------------+---------+
; Arena_clk                                      ;                   ;         ;
; Arena_octalBits[0]                             ;                   ;         ;
; Arena_button[0]                                ;                   ;         ;
; Arena_button[1]                                ;                   ;         ;
; Arena_octalBits[1]                             ;                   ;         ;
; Arena_octalBits[2]                             ;                   ;         ;
;      - Arena_32bitInput:inst2|Arena_octet1[2]  ; 1                 ; 6       ;
;      - Arena_32bitInput:inst2|Arena_octet0[2]  ; 1                 ; 6       ;
; Arena_octalBits[3]                             ;                   ;         ;
;      - Arena_32bitInput:inst2|Arena_octet0[3]  ; 1                 ; 6       ;
;      - Arena_32bitInput:inst2|Arena_octet1[3]  ; 1                 ; 6       ;
; Arena_octalBits[15]                            ;                   ;         ;
;      - Arena_32bitInput:inst2|Arena_octet1[15] ; 1                 ; 6       ;
;      - Arena_32bitInput:inst2|Arena_octet0[15] ; 1                 ; 6       ;
; Arena_octalBits[14]                            ;                   ;         ;
;      - Arena_32bitInput:inst2|Arena_octet0[14] ; 1                 ; 6       ;
;      - Arena_32bitInput:inst2|Arena_octet1[14] ; 1                 ; 6       ;
; Arena_octalBits[10]                            ;                   ;         ;
;      - Arena_32bitInput:inst2|Arena_octet1[10] ; 0                 ; 6       ;
;      - Arena_32bitInput:inst2|Arena_octet0[10] ; 0                 ; 6       ;
; Arena_octalBits[13]                            ;                   ;         ;
;      - Arena_32bitInput:inst2|Arena_octet0[13] ; 0                 ; 6       ;
;      - Arena_32bitInput:inst2|Arena_octet1[13] ; 0                 ; 6       ;
; Arena_octalBits[12]                            ;                   ;         ;
;      - Arena_32bitInput:inst2|Arena_octet0[12] ; 0                 ; 6       ;
;      - Arena_32bitInput:inst2|Arena_octet1[12] ; 0                 ; 6       ;
; Arena_octalBits[11]                            ;                   ;         ;
;      - Arena_32bitInput:inst2|Arena_octet0[11] ; 0                 ; 6       ;
;      - Arena_32bitInput:inst2|Arena_octet1[11] ; 0                 ; 6       ;
; Arena_octalBits[9]                             ;                   ;         ;
;      - Arena_32bitInput:inst2|Arena_octet0[9]  ; 0                 ; 6       ;
;      - Arena_32bitInput:inst2|Arena_octet1[9]  ; 0                 ; 6       ;
; Arena_octalBits[8]                             ;                   ;         ;
;      - Arena_32bitInput:inst2|Arena_octet0[8]  ; 1                 ; 6       ;
;      - Arena_32bitInput:inst2|Arena_octet1[8]  ; 1                 ; 6       ;
; Arena_octalBits[7]                             ;                   ;         ;
;      - Arena_32bitInput:inst2|Arena_octet0[7]  ; 0                 ; 6       ;
;      - Arena_32bitInput:inst2|Arena_octet1[7]  ; 0                 ; 6       ;
; Arena_octalBits[5]                             ;                   ;         ;
;      - Arena_32bitInput:inst2|Arena_octet0[5]  ; 0                 ; 6       ;
;      - Arena_32bitInput:inst2|Arena_octet1[5]  ; 0                 ; 6       ;
; Arena_octalBits[4]                             ;                   ;         ;
;      - Arena_32bitInput:inst2|Arena_octet0[4]  ; 0                 ; 6       ;
;      - Arena_32bitInput:inst2|Arena_octet1[4]  ; 0                 ; 6       ;
; Arena_octalBits[6]                             ;                   ;         ;
;      - Arena_32bitInput:inst2|Arena_octet0[6]  ; 0                 ; 6       ;
;      - Arena_32bitInput:inst2|Arena_octet1[6]  ; 0                 ; 6       ;
+------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                    ;
+-----------------+----------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name            ; Location ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------+----------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Arena_button[0] ; PIN_P1   ; 16      ; Latch enable ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; Arena_button[1] ; PIN_N2   ; 16      ; Latch enable ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; Arena_clk       ; PIN_P2   ; 64      ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
+-----------------+----------+---------+--------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                ;
+-----------------+----------+---------+----------------------+------------------+---------------------------+
; Name            ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------+----------+---------+----------------------+------------------+---------------------------+
; Arena_button[0] ; PIN_P1   ; 16      ; Global Clock         ; GCLK1            ; --                        ;
; Arena_button[1] ; PIN_N2   ; 16      ; Global Clock         ; GCLK2            ; --                        ;
; Arena_clk       ; PIN_P2   ; 64      ; Global Clock         ; GCLK3            ; --                        ;
+-----------------+----------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                             ;
+-----------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                              ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------+---------+
; Arena_16bitMultiplier_using_registers_v1:inst|inst2[9]                                                                            ; 43      ;
; Arena_16bitMultiplier_using_registers_v1:inst|inst2[12]                                                                           ; 42      ;
; Arena_16bitMultiplier_using_registers_v1:inst|inst2[6]                                                                            ; 42      ;
; Arena_16bitMultiplier_using_registers_v1:inst|inst2[2]                                                                            ; 42      ;
; Arena_16bitMultiplier_using_registers_v1:inst|inst2[8]                                                                            ; 41      ;
; Arena_16bitMultiplier_using_registers_v1:inst|inst2[5]                                                                            ; 41      ;
; Arena_16bitMultiplier_using_registers_v1:inst|inst2[3]                                                                            ; 40      ;
; Arena_16bitMultiplier_using_registers_v1:inst|inst1[13]                                                                           ; 38      ;
; Arena_16bitMultiplier_using_registers_v1:inst|inst1[15]                                                                           ; 38      ;
; Arena_16bitMultiplier_using_registers_v1:inst|inst1[12]                                                                           ; 37      ;
; Arena_16bitMultiplier_using_registers_v1:inst|inst1[6]                                                                            ; 36      ;
; Arena_16bitMultiplier_using_registers_v1:inst|inst1[7]                                                                            ; 36      ;
; Arena_16bitMultiplier_using_registers_v1:inst|inst1[4]                                                                            ; 35      ;
; Arena_16bitMultiplier_using_registers_v1:inst|inst1[5]                                                                            ; 35      ;
; Arena_16bitMultiplier_using_registers_v1:inst|inst1[8]                                                                            ; 35      ;
; Arena_16bitMultiplier_using_registers_v1:inst|inst1[9]                                                                            ; 35      ;
; Arena_16bitMultiplier_using_registers_v1:inst|inst1[10]                                                                           ; 35      ;
; Arena_16bitMultiplier_using_registers_v1:inst|inst1[11]                                                                           ; 35      ;
; Arena_16bitMultiplier_using_registers_v1:inst|inst2[1]                                                                            ; 35      ;
; Arena_16bitMultiplier_using_registers_v1:inst|inst1[3]                                                                            ; 33      ;
; Arena_16bitMultiplier_using_registers_v1:inst|inst2[0]                                                                            ; 33      ;
; Arena_16bitMultiplier_using_registers_v1:inst|inst2[11]                                                                           ; 31      ;
; Arena_16bitMultiplier_using_registers_v1:inst|inst2[10]                                                                           ; 31      ;
; Arena_16bitMultiplier_using_registers_v1:inst|inst2[14]                                                                           ; 30      ;
; Arena_16bitMultiplier_using_registers_v1:inst|inst1[14]                                                                           ; 30      ;
; Arena_16bitMultiplier_using_registers_v1:inst|inst1[2]                                                                            ; 28      ;
; Arena_16bitMultiplier_using_registers_v1:inst|inst1[1]                                                                            ; 27      ;
; Arena_16bitMultiplier_using_registers_v1:inst|inst2[4]                                                                            ; 25      ;
; Arena_16bitMultiplier_using_registers_v1:inst|inst2[7]                                                                            ; 23      ;
; Arena_16bitMultiplier_using_registers_v1:inst|inst1[0]                                                                            ; 23      ;
; Arena_16bitMultiplier_using_registers_v1:inst|inst2[13]                                                                           ; 20      ;
; Arena_16bitMultiplier_using_registers_v1:inst|inst2[15]                                                                           ; 18      ;
; Arena_16bitMultiplier_using_registers_v1:inst|inst3[4]                                                                            ; 8       ;
; Arena_16bitMultiplier_using_registers_v1:inst|inst3[5]                                                                            ; 8       ;
; Arena_16bitMultiplier_using_registers_v1:inst|inst3[6]                                                                            ; 8       ;
; Arena_16bitMultiplier_using_registers_v1:inst|inst3[7]                                                                            ; 8       ;
; Arena_16bitMultiplier_using_registers_v1:inst|inst3[8]                                                                            ; 8       ;
; Arena_16bitMultiplier_using_registers_v1:inst|inst3[9]                                                                            ; 8       ;
; Arena_16bitMultiplier_using_registers_v1:inst|inst3[10]                                                                           ; 8       ;
; Arena_16bitMultiplier_using_registers_v1:inst|inst3[11]                                                                           ; 8       ;
; Arena_16bitMultiplier_using_registers_v1:inst|inst3[12]                                                                           ; 8       ;
; Arena_16bitMultiplier_using_registers_v1:inst|inst3[13]                                                                           ; 8       ;
; Arena_16bitMultiplier_using_registers_v1:inst|inst3[14]                                                                           ; 8       ;
; Arena_16bitMultiplier_using_registers_v1:inst|inst3[15]                                                                           ; 8       ;
; Arena_16bitMultiplier_using_registers_v1:inst|inst3[16]                                                                           ; 8       ;
; Arena_16bitMultiplier_using_registers_v1:inst|inst3[17]                                                                           ; 8       ;
; Arena_16bitMultiplier_using_registers_v1:inst|inst3[18]                                                                           ; 8       ;
; Arena_16bitMultiplier_using_registers_v1:inst|inst3[19]                                                                           ; 8       ;
; Arena_16bitMultiplier_using_registers_v1:inst|inst3[20]                                                                           ; 8       ;
; Arena_16bitMultiplier_using_registers_v1:inst|inst3[21]                                                                           ; 8       ;
; Arena_16bitMultiplier_using_registers_v1:inst|inst3[22]                                                                           ; 8       ;
; Arena_16bitMultiplier_using_registers_v1:inst|inst3[23]                                                                           ; 8       ;
; Arena_16bitMultiplier_using_registers_v1:inst|inst3[24]                                                                           ; 8       ;
; Arena_16bitMultiplier_using_registers_v1:inst|inst3[25]                                                                           ; 8       ;
; Arena_16bitMultiplier_using_registers_v1:inst|inst3[26]                                                                           ; 8       ;
; Arena_16bitMultiplier_using_registers_v1:inst|inst3[27]                                                                           ; 8       ;
; Arena_16bitMultiplier_using_registers_v1:inst|inst3[28]                                                                           ; 8       ;
; Arena_16bitMultiplier_using_registers_v1:inst|inst3[29]                                                                           ; 8       ;
; Arena_16bitMultiplier_using_registers_v1:inst|inst3[30]                                                                           ; 8       ;
; Arena_16bitMultiplier_using_registers_v1:inst|inst3[31]                                                                           ; 8       ;
; Arena_16bitMultiplier_using_registers_v1:inst|inst3[3]                                                                            ; 8       ;
; Arena_16bitMultiplier_using_registers_v1:inst|inst3[2]                                                                            ; 8       ;
; Arena_16bitMultiplier_using_registers_v1:inst|inst3[1]                                                                            ; 8       ;
; Arena_16bitMultiplier_using_registers_v1:inst|inst3[0]                                                                            ; 8       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L0:14:FAX|Arena_Cout_fa~0   ; 5       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L0:4:FAX|Arena_Cout_fa~0    ; 5       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L4:66:FAX|Arena_Sum_fa~2    ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L1:18:FAX|Arena_Sum_fa~2    ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L10:173:FAX|Arena_Cout_fa~0 ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L10:172:FAX|Arena_Cout_fa~0 ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L10:171:FAX|Arena_Cout_fa~0 ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L10:170:FAX|Arena_Cout_fa~0 ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L10:169:FAX|Arena_Cout_fa~0 ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L10:168:FAX|Arena_Cout_fa~0 ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L10:167:FAX|Arena_Cout_fa~0 ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L10:166:FAX|Arena_Cout_fa~0 ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L10:165:FAX|Arena_Cout_fa~0 ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L10:164:FAX|Arena_Cout_fa~0 ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L10:163:FAX|Arena_Cout_fa~0 ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA111|Arena_Cout_fa~0               ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L7:126:FAX|Arena_Cout_fa~0  ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L6:110:FAX|Arena_Cout_fa~0  ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L7:125:FAX|Arena_Cout_fa~0  ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L7:124:FAX|Arena_Cout_fa~0  ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L7:123:FAX|Arena_Cout_fa~0  ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L7:122:FAX|Arena_Cout_fa~0  ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L7:121:FAX|Arena_Cout_fa~0  ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L7:120:FAX|Arena_Cout_fa~0  ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L7:119:FAX|Arena_Cout_fa~0  ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L7:118:FAX|Arena_Cout_fa~0  ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L7:117:FAX|Arena_Cout_fa~0  ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L7:116:FAX|Arena_Cout_fa~0  ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L7:115:FAX|Arena_Cout_fa~0  ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L5:94:FAX|Arena_Cout_fa~0   ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L6:109:FAX|Arena_Cout_fa~0  ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L6:108:FAX|Arena_Cout_fa~0  ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L6:107:FAX|Arena_Cout_fa~0  ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L6:106:FAX|Arena_Cout_fa~0  ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L6:105:FAX|Arena_Cout_fa~0  ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L6:104:FAX|Arena_Cout_fa~0  ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L6:103:FAX|Arena_Cout_fa~0  ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L6:102:FAX|Arena_Cout_fa~0  ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L6:101:FAX|Arena_Cout_fa~0  ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L6:100:FAX|Arena_Cout_fa~0  ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L6:97:FAX|Arena_Cout_fa~0   ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L5:93:FAX|Arena_Cout_fa~0   ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L5:92:FAX|Arena_Cout_fa~0   ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L5:91:FAX|Arena_Cout_fa~0   ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L5:90:FAX|Arena_Cout_fa~0   ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L5:89:FAX|Arena_Cout_fa~0   ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L5:88:FAX|Arena_Cout_fa~0   ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L5:87:FAX|Arena_Cout_fa~0   ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L5:86:FAX|Arena_Cout_fa~0   ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L5:85:FAX|Arena_Cout_fa~0   ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L5:84:FAX|Arena_Cout_fa~0   ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L5:83:FAX|Arena_Cout_fa~0   ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA80|Arena_Cout_fa~1                ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L3:62:FAX|Arena_Cout_fa~0   ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L4:77:FAX|Arena_Cout_fa~0   ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L4:76:FAX|Arena_Cout_fa~0   ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L4:75:FAX|Arena_Cout_fa~0   ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L4:74:FAX|Arena_Cout_fa~0   ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L4:73:FAX|Arena_Cout_fa~0   ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L4:72:FAX|Arena_Cout_fa~0   ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L4:71:FAX|Arena_Cout_fa~0   ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L4:70:FAX|Arena_Cout_fa~0   ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L4:69:FAX|Arena_Cout_fa~0   ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L4:68:FAX|Arena_Cout_fa~0   ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L4:67:FAX|Arena_Cout_fa~0   ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L4:65:FAX|Arena_Cout_fa~0   ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L2:46:FAX|Arena_Cout_fa~0   ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L3:61:FAX|Arena_Cout_fa~0   ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L3:60:FAX|Arena_Cout_fa~0   ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L3:59:FAX|Arena_Cout_fa~0   ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L3:58:FAX|Arena_Cout_fa~0   ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L3:57:FAX|Arena_Cout_fa~0   ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L3:56:FAX|Arena_Cout_fa~0   ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L3:55:FAX|Arena_Cout_fa~0   ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L3:54:FAX|Arena_Cout_fa~0   ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L3:53:FAX|Arena_Cout_fa~0   ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L3:52:FAX|Arena_Cout_fa~0   ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L3:49:FAX|Arena_Cout_fa~0   ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L2:45:FAX|Arena_Cout_fa~0   ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L2:44:FAX|Arena_Cout_fa~0   ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L2:43:FAX|Arena_Cout_fa~0   ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L2:42:FAX|Arena_Cout_fa~0   ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L2:41:FAX|Arena_Cout_fa~0   ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L2:40:FAX|Arena_Cout_fa~0   ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L2:39:FAX|Arena_Cout_fa~0   ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L2:38:FAX|Arena_Cout_fa~0   ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L2:37:FAX|Arena_Cout_fa~0   ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L2:36:FAX|Arena_Cout_fa~0   ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA32|Arena_Cout_fa~1                ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L1:28:FAX|Arena_Cout_fa~0   ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L1:27:FAX|Arena_Cout_fa~0   ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L1:26:FAX|Arena_Cout_fa~0   ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L1:25:FAX|Arena_Cout_fa~0   ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L1:24:FAX|Arena_Cout_fa~0   ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L1:23:FAX|Arena_Cout_fa~0   ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L1:22:FAX|Arena_Cout_fa~0   ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L1:21:FAX|Arena_Cout_fa~0   ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L1:20:FAX|Arena_Cout_fa~0   ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L1:19:FAX|Arena_Cout_fa~0   ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L1:17:FAX|Arena_Cout_fa~0   ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L0:13:FAX|Arena_Cout_fa~0   ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L0:12:FAX|Arena_Cout_fa~0   ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L0:11:FAX|Arena_Cout_fa~0   ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L0:10:FAX|Arena_Cout_fa~0   ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L0:9:FAX|Arena_Cout_fa~0    ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L0:8:FAX|Arena_Cout_fa~0    ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L0:7:FAX|Arena_Cout_fa~0    ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L0:6:FAX|Arena_Cout_fa~2    ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L0:3:FAX|Arena_Cout_fa~0    ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L0:1:FAX|Arena_Cout_fa~0    ; 4       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L11:178:FAX|Arena_Sum_fa~2  ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L10:162:FAX|Arena_Sum_fa~2  ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L10:164:FAX|Arena_Sum_fa~2  ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L10:165:FAX|Arena_Sum_fa~2  ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L10:166:FAX|Arena_Sum_fa~2  ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L10:167:FAX|Arena_Sum_fa~2  ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L10:168:FAX|Arena_Sum_fa~2  ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L10:169:FAX|Arena_Sum_fa~2  ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L10:170:FAX|Arena_Sum_fa~2  ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L10:171:FAX|Arena_Sum_fa~2  ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L10:172:FAX|Arena_Sum_fa~2  ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L10:173:FAX|Arena_Sum_fa~2  ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L10:174:FAX|Arena_Sum_fa~2  ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L8:130:FAX|Arena_Sum_fa~2   ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L5:82:FAX|Arena_Sum_fa~2    ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L1:22:FAX|Arena_Sum_fa~2    ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L1:23:FAX|Arena_Sum_fa~2    ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L1:24:FAX|Arena_Sum_fa~2    ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L1:25:FAX|Arena_Sum_fa~2    ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L1:26:FAX|Arena_Sum_fa~2    ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L1:27:FAX|Arena_Sum_fa~2    ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L1:28:FAX|Arena_Sum_fa~2    ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L1:29:FAX|Arena_Sum_fa~2    ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L13:222:FAX|Arena_Cout_fa~0 ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L13:221:FAX|Arena_Cout_fa~0 ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L13:220:FAX|Arena_Cout_fa~0 ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L13:219:FAX|Arena_Cout_fa~0 ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L13:218:FAX|Arena_Cout_fa~0 ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L13:217:FAX|Arena_Cout_fa~0 ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L13:216:FAX|Arena_Cout_fa~0 ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L13:215:FAX|Arena_Cout_fa~0 ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L13:214:FAX|Arena_Cout_fa~0 ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L13:213:FAX|Arena_Cout_fa~0 ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L13:212:FAX|Arena_Cout_fa~0 ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L13:211:FAX|Arena_Cout_fa~0 ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L13:210:FAX|Arena_Cout_fa~0 ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L13:209:FAX|Arena_Cout_fa~0 ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L12:206:FAX|Arena_Cout_fa~0 ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L12:205:FAX|Arena_Cout_fa~0 ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L12:204:FAX|Arena_Cout_fa~0 ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L12:203:FAX|Arena_Cout_fa~0 ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L12:202:FAX|Arena_Cout_fa~0 ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L12:201:FAX|Arena_Cout_fa~0 ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L12:200:FAX|Arena_Cout_fa~0 ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L12:199:FAX|Arena_Cout_fa~0 ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L12:198:FAX|Arena_Cout_fa~0 ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L12:197:FAX|Arena_Cout_fa~0 ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L12:196:FAX|Arena_Cout_fa~0 ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L12:195:FAX|Arena_Cout_fa~0 ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L12:194:FAX|Arena_Cout_fa~0 ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L12:193:FAX|Arena_Cout_fa~0 ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA192|Arena_Cout_fa~0               ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L11:190:FAX|Arena_Cout_fa~0 ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L11:189:FAX|Arena_Cout_fa~0 ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L11:188:FAX|Arena_Cout_fa~0 ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L11:187:FAX|Arena_Cout_fa~0 ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L11:186:FAX|Arena_Cout_fa~0 ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L11:185:FAX|Arena_Cout_fa~0 ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L11:184:FAX|Arena_Cout_fa~0 ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L11:183:FAX|Arena_Cout_fa~0 ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L11:182:FAX|Arena_Cout_fa~0 ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L11:181:FAX|Arena_Cout_fa~0 ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L11:180:FAX|Arena_Cout_fa~0 ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L11:179:FAX|Arena_Cout_fa~0 ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L11:178:FAX|Arena_Cout_fa~0 ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L11:177:FAX|Arena_Cout_fa~0 ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA176|Arena_Cout_fa~0               ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA159|Arena_Cout_fa~0               ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L10:174:FAX|Arena_Cout_fa~0 ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L10:162:FAX|Arena_Cout_fa~0 ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L10:161:FAX|Arena_Cout_fa~0 ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L9:158:FAX|Arena_Cout_fa~1  ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L8:142:FAX|Arena_Cout_fa~0  ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA127|Arena_Cout_fa~0               ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L9:157:FAX|Arena_Cout_fa~0  ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L9:156:FAX|Arena_Cout_fa~0  ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L9:155:FAX|Arena_Cout_fa~0  ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L9:154:FAX|Arena_Cout_fa~0  ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L9:153:FAX|Arena_Cout_fa~0  ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L9:152:FAX|Arena_Cout_fa~0  ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L9:151:FAX|Arena_Cout_fa~0  ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L9:150:FAX|Arena_Cout_fa~0  ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L9:149:FAX|Arena_Cout_fa~0  ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L9:148:FAX|Arena_Cout_fa~0  ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L9:147:FAX|Arena_Cout_fa~0  ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L9:146:FAX|Arena_Cout_fa~0  ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L9:145:FAX|Arena_Cout_fa~0  ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA144|Arena_Cout_fa~0               ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[158]                                  ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L8:141:FAX|Arena_Cout_fa~0  ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L8:140:FAX|Arena_Cout_fa~0  ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L8:139:FAX|Arena_Cout_fa~0  ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L8:138:FAX|Arena_Cout_fa~0  ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L8:137:FAX|Arena_Cout_fa~0  ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L8:136:FAX|Arena_Cout_fa~0  ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L8:135:FAX|Arena_Cout_fa~0  ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L8:134:FAX|Arena_Cout_fa~0  ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L8:133:FAX|Arena_Cout_fa~0  ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L8:132:FAX|Arena_Cout_fa~0  ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L8:131:FAX|Arena_Cout_fa~0  ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L8:130:FAX|Arena_Cout_fa~0  ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L8:129:FAX|Arena_Cout_fa~0  ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA128|Arena_Cout_fa~1               ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L7:114:FAX|Arena_Sum_fa~4   ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA95|Arena_Cout_fa~0                ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L7:114:FAX|Arena_Cout_fa~0  ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L7:113:FAX|Arena_Cout_fa~0  ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA112|Arena_Cout_fa~0               ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[129]                                  ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L6:98:FAX|Arena_Sum_fa~0    ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA95|Arena_Sum_fa~0                 ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L6:99:FAX|Arena_Cout_fa~0   ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L6:98:FAX|Arena_Cout_fa~0   ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA96|Arena_Cout_fa~0                ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[115]                                  ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[116]                                  ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[117]                                  ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[118]                                  ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[119]                                  ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[120]                                  ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[121]                                  ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[122]                                  ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[123]                                  ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[124]                                  ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L5:94:FAX|Arena_Sum_fa~0    ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA63|Arena_Cout_fa~0                ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L4:78:FAX|Arena_Cout_fa~0   ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L5:82:FAX|Arena_Cout_fa~0   ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L4:69:FAX|Arena_Sum_fa~4    ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L4:70:FAX|Arena_Sum_fa~4    ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L4:71:FAX|Arena_Sum_fa~4    ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L4:72:FAX|Arena_Sum_fa~4    ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L4:73:FAX|Arena_Sum_fa~4    ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L4:74:FAX|Arena_Sum_fa~4    ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L4:75:FAX|Arena_Sum_fa~2    ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L4:76:FAX|Arena_Sum_fa~2    ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L4:77:FAX|Arena_Sum_fa~2    ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L4:78:FAX|Arena_Sum_fa~1    ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA47|Arena_Cout_fa~0                ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L4:66:FAX|Arena_Cout_fa~0   ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA64|Arena_Cout_fa~0                ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[81]                                   ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L3:50:FAX|Arena_Sum_fa~0    ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA47|Arena_Sum_fa~0                 ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L3:51:FAX|Arena_Cout_fa~0   ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L3:50:FAX|Arena_Cout_fa~0   ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA48|Arena_Cout_fa~0                ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L2:34:FAX|Arena_Sum_fa~2    ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[68]                                   ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[69]                                   ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[70]                                   ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[71]                                   ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[72]                                   ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[73]                                   ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[74]                                   ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[75]                                   ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L2:45:FAX|Arena_Sum_fa~0    ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L2:46:FAX|Arena_Sum_fa~0    ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L1:30:FAX|Arena_Cout_fa~0   ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L2:35:FAX|Arena_Cout_fa~0   ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L2:34:FAX|Arena_Cout_fa~0   ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L1:29:FAX|Arena_Cout_fa~0   ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L1:18:FAX|Arena_Cout_fa~0   ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L0:4:FAX|Arena_Sum_fa~0     ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L0:5:FAX|Arena_Sum_fa~0     ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L0:6:FAX|Arena_Sum_fa~0     ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L0:5:FAX|Arena_Cout_fa~0    ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L0:7:FAX|Arena_Sum_fa~0     ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L0:8:FAX|Arena_Sum_fa~0     ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L0:9:FAX|Arena_Sum_fa~0     ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L0:10:FAX|Arena_Sum_fa~0    ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L0:11:FAX|Arena_Sum_fa~0    ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L0:12:FAX|Arena_Sum_fa~0    ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L0:13:FAX|Arena_Sum_fa~0    ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L0:14:FAX|Arena_Sum_fa~0    ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L0:2:FAX|Arena_Cout_fa~0    ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA16|Arena_Cout_fa~1                ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L0:2:FAX|Arena_Sum_fa~0     ; 3       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[33]                                   ; 3       ;
; Arena_octalBits[6]                                                                                                                ; 2       ;
; Arena_octalBits[4]                                                                                                                ; 2       ;
; Arena_octalBits[5]                                                                                                                ; 2       ;
; Arena_octalBits[7]                                                                                                                ; 2       ;
; Arena_octalBits[8]                                                                                                                ; 2       ;
; Arena_octalBits[9]                                                                                                                ; 2       ;
; Arena_octalBits[11]                                                                                                               ; 2       ;
; Arena_octalBits[12]                                                                                                               ; 2       ;
; Arena_octalBits[13]                                                                                                               ; 2       ;
; Arena_octalBits[10]                                                                                                               ; 2       ;
; Arena_octalBits[14]                                                                                                               ; 2       ;
; Arena_octalBits[15]                                                                                                               ; 2       ;
; Arena_octalBits[3]                                                                                                                ; 2       ;
; Arena_octalBits[2]                                                                                                                ; 2       ;
; Arena_octalBits[1]                                                                                                                ; 2       ;
; Arena_octalBits[0]                                                                                                                ; 2       ;
; Arena_32bitInput:inst2|Arena_octet1[14]                                                                                           ; 2       ;
; Arena_32bitInput:inst2|Arena_octet1[13]                                                                                           ; 2       ;
; Arena_32bitInput:inst2|Arena_octet1[12]                                                                                           ; 2       ;
; Arena_32bitInput:inst2|Arena_octet1[11]                                                                                           ; 2       ;
; Arena_32bitInput:inst2|Arena_octet1[9]                                                                                            ; 2       ;
; Arena_32bitInput:inst2|Arena_octet1[8]                                                                                            ; 2       ;
; Arena_32bitInput:inst2|Arena_octet1[7]                                                                                            ; 2       ;
; Arena_32bitInput:inst2|Arena_octet1[6]                                                                                            ; 2       ;
; Arena_32bitInput:inst2|Arena_octet1[5]                                                                                            ; 2       ;
; Arena_32bitInput:inst2|Arena_octet1[4]                                                                                            ; 2       ;
; Arena_32bitInput:inst2|Arena_octet0[6]                                                                                            ; 2       ;
; Arena_32bitInput:inst2|Arena_octet0[4]                                                                                            ; 2       ;
; Arena_32bitInput:inst2|Arena_octet0[5]                                                                                            ; 2       ;
; Arena_32bitInput:inst2|Arena_octet0[7]                                                                                            ; 2       ;
; Arena_32bitInput:inst2|Arena_octet0[8]                                                                                            ; 2       ;
; Arena_32bitInput:inst2|Arena_octet0[9]                                                                                            ; 2       ;
; Arena_32bitInput:inst2|Arena_octet0[10]                                                                                           ; 2       ;
; Arena_32bitInput:inst2|Arena_octet0[11]                                                                                           ; 2       ;
; Arena_32bitInput:inst2|Arena_octet0[12]                                                                                           ; 2       ;
; Arena_32bitInput:inst2|Arena_octet0[13]                                                                                           ; 2       ;
; Arena_32bitInput:inst2|Arena_octet1[10]                                                                                           ; 2       ;
; Arena_32bitInput:inst2|Arena_octet0[14]                                                                                           ; 2       ;
; Arena_32bitInput:inst2|Arena_octet0[15]                                                                                           ; 2       ;
; Arena_32bitInput:inst2|Arena_octet1[15]                                                                                           ; 2       ;
; Arena_32bitInput:inst2|Arena_octet1[3]                                                                                            ; 2       ;
; Arena_32bitInput:inst2|Arena_octet0[3]                                                                                            ; 2       ;
; Arena_32bitInput:inst2|Arena_octet0[2]                                                                                            ; 2       ;
; Arena_32bitInput:inst2|Arena_octet1[2]                                                                                            ; 2       ;
; Arena_32bitInput:inst2|Arena_octet1[1]                                                                                            ; 2       ;
; Arena_32bitInput:inst2|Arena_octet0[1]                                                                                            ; 2       ;
; Arena_32bitInput:inst2|Arena_octet1[0]                                                                                            ; 2       ;
; Arena_32bitInput:inst2|Arena_octet0[0]                                                                                            ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L11:177:FAX|Arena_Sum_fa~2  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L10:163:FAX|Arena_Sum_fa~2  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L8:129:FAX|Arena_Sum_fa~2   ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L5:81:FAX|Arena_Sum_fa~2    ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L2:33:FAX|Arena_Sum_fa~2    ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA31|Arena_Sum_fa~2                 ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L1:20:FAX|Arena_Sum_fa~2    ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L1:21:FAX|Arena_Sum_fa~2    ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA223|Arena_Cout_fa~0               ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L14:238:FAX|Arena_Cout_fa~0 ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L14:237:FAX|Arena_Cout_fa~0 ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L14:236:FAX|Arena_Cout_fa~0 ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L14:235:FAX|Arena_Cout_fa~0 ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L14:234:FAX|Arena_Cout_fa~0 ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L14:233:FAX|Arena_Cout_fa~0 ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L14:232:FAX|Arena_Cout_fa~0 ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L14:231:FAX|Arena_Cout_fa~0 ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L14:230:FAX|Arena_Cout_fa~0 ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L14:229:FAX|Arena_Cout_fa~0 ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L14:228:FAX|Arena_Cout_fa~0 ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L14:227:FAX|Arena_Cout_fa~0 ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L14:226:FAX|Arena_Cout_fa~0 ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L14:225:FAX|Arena_Cout_fa~0 ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA224|Arena_Cout_fa~0               ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L13:209:FAX|Arena_Sum_fa    ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[241]                                  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L13:210:FAX|Arena_Sum_fa~0  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[242]                                  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L13:211:FAX|Arena_Sum_fa~0  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[243]                                  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L13:212:FAX|Arena_Sum_fa~0  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[244]                                  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L13:213:FAX|Arena_Sum_fa~0  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[245]                                  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L13:214:FAX|Arena_Sum_fa~0  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[246]                                  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L13:215:FAX|Arena_Sum_fa~0  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[247]                                  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L13:216:FAX|Arena_Sum_fa~0  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[248]                                  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L13:217:FAX|Arena_Sum_fa~0  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[249]                                  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L13:218:FAX|Arena_Sum_fa~0  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[250]                                  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L13:219:FAX|Arena_Sum_fa~0  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[251]                                  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L13:220:FAX|Arena_Sum_fa~0  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[252]                                  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L13:221:FAX|Arena_Sum_fa~0  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[253]                                  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L13:222:FAX|Arena_Sum_fa~0  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[254]                                  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA223|Arena_Sum_fa~0                ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA207|Arena_Cout_fa~0               ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA208|Arena_Cout_fa~0               ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L12:193:FAX|Arena_Sum_fa~0  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[224]                                  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[225]                                  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L12:194:FAX|Arena_Sum_fa~0  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L12:195:FAX|Arena_Sum_fa~0  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L12:196:FAX|Arena_Sum_fa~0  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L12:197:FAX|Arena_Sum_fa~0  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L12:198:FAX|Arena_Sum_fa~0  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L12:199:FAX|Arena_Sum_fa~0  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L12:200:FAX|Arena_Sum_fa~0  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L12:201:FAX|Arena_Sum_fa~0  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L12:202:FAX|Arena_Sum_fa~0  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L12:203:FAX|Arena_Sum_fa~0  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L12:204:FAX|Arena_Sum_fa~0  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L12:205:FAX|Arena_Sum_fa~0  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L12:206:FAX|Arena_Sum_fa~0  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA207|Arena_Sum_fa~0                ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA191|Arena_Cout_fa~0               ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[208]                                  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[210]                                  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[211]                                  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[212]                                  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[213]                                  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[214]                                  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[215]                                  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[216]                                  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[217]                                  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[218]                                  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[219]                                  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[220]                                  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L11:190:FAX|Arena_Sum_fa~0  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA191|Arena_Sum_fa~0                ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA175|Arena_Cout_fa~0               ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L10:161:FAX|Arena_Sum_fa    ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[206]                                  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA160|Arena_Cout_fa~0               ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L9:145:FAX|Arena_Sum_fa~0   ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[176]                                  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[177]                                  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L9:146:FAX|Arena_Sum_fa~2   ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L9:147:FAX|Arena_Sum_fa~2   ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L9:148:FAX|Arena_Sum_fa~2   ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L9:149:FAX|Arena_Sum_fa~2   ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L9:150:FAX|Arena_Sum_fa~2   ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L9:151:FAX|Arena_Sum_fa~2   ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L9:152:FAX|Arena_Sum_fa~2   ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L9:153:FAX|Arena_Sum_fa~2   ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L9:154:FAX|Arena_Sum_fa~2   ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L9:155:FAX|Arena_Sum_fa~2   ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L9:156:FAX|Arena_Sum_fa~2   ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L9:157:FAX|Arena_Sum_fa~1   ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L9:158:FAX|Arena_Sum_fa~1   ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA159|Arena_Sum_fa~0                ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA143|Arena_Cout_fa~0               ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[160]                                  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[143]                                  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA111|Arena_Sum_fa~0                ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L7:115:FAX|Arena_Sum_fa~4   ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L7:116:FAX|Arena_Sum_fa~4   ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L7:117:FAX|Arena_Sum_fa~4   ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L7:118:FAX|Arena_Sum_fa~4   ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L7:119:FAX|Arena_Sum_fa~4   ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L7:120:FAX|Arena_Sum_fa~4   ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L7:121:FAX|Arena_Sum_fa~4   ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L7:122:FAX|Arena_Sum_fa~4   ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L7:123:FAX|Arena_Sum_fa~4   ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L7:124:FAX|Arena_Sum_fa~2   ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L7:125:FAX|Arena_Sum_fa~2   ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L7:126:FAX|Arena_Sum_fa~1   ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[142]                                  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L6:97:FAX|Arena_Sum_fa~1    ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[128]                                  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L5:84:FAX|Arena_Sum_fa~3    ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L5:85:FAX|Arena_Sum_fa~3    ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L6:101:FAX|Arena_Sum_fa~0   ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L5:86:FAX|Arena_Sum_fa~3    ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L6:102:FAX|Arena_Sum_fa~0   ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L5:87:FAX|Arena_Sum_fa~3    ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L6:103:FAX|Arena_Sum_fa~0   ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L5:88:FAX|Arena_Sum_fa~3    ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L6:104:FAX|Arena_Sum_fa~0   ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L5:89:FAX|Arena_Sum_fa~3    ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L6:105:FAX|Arena_Sum_fa~0   ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L5:90:FAX|Arena_Sum_fa~3    ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L6:106:FAX|Arena_Sum_fa~0   ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L5:91:FAX|Arena_Sum_fa~3    ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L6:107:FAX|Arena_Sum_fa~0   ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L5:92:FAX|Arena_Sum_fa~3    ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L6:108:FAX|Arena_Sum_fa~0   ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L5:93:FAX|Arena_Sum_fa~3    ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L6:109:FAX|Arena_Sum_fa~0   ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L6:110:FAX|Arena_Sum_fa~0   ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA79|Arena_Cout_fa~0                ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[112]                                  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[114]                                  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[110]                                  ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA63|Arena_Sum_fa~0                 ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L5:81:FAX|Arena_Cout_fa~0   ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[97]                                   ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L4:67:FAX|Arena_Sum_fa~4    ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L4:68:FAX|Arena_Sum_fa~4    ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[94]                                   ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L3:49:FAX|Arena_Sum_fa~1    ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[80]                                   ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L3:51:FAX|Arena_Sum_fa~0    ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L2:37:FAX|Arena_Sum_fa~3    ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L3:53:FAX|Arena_Sum_fa~0    ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L2:38:FAX|Arena_Sum_fa~3    ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L3:54:FAX|Arena_Sum_fa~0    ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L2:39:FAX|Arena_Sum_fa~3    ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L3:55:FAX|Arena_Sum_fa~0    ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L2:40:FAX|Arena_Sum_fa~3    ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L3:56:FAX|Arena_Sum_fa~0    ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L2:41:FAX|Arena_Sum_fa~3    ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L3:57:FAX|Arena_Sum_fa~0    ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L2:42:FAX|Arena_Sum_fa~3    ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L3:58:FAX|Arena_Sum_fa~0    ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L2:43:FAX|Arena_Sum_fa~3    ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L3:59:FAX|Arena_Sum_fa~0    ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L2:44:FAX|Arena_Sum_fa~3    ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L3:60:FAX|Arena_Sum_fa~0    ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L3:61:FAX|Arena_Sum_fa~0    ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L3:62:FAX|Arena_Sum_fa~0    ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA31|Arena_Cout_fa~0                ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[64]                                   ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[66]                                   ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[67]                                   ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[31]                                   ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L2:33:FAX|Arena_Cout_fa~0   ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[49]                                   ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[50]                                   ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[61]                                   ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L1:30:FAX|Arena_Sum_fa~0    ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L0:3:FAX|Arena_Sum_fa~0     ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[21]                                   ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA0|Arena_Cout_fa~0                 ; 2       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L11:179:FAX|Arena_Sum_fa~3  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L11:180:FAX|Arena_Sum_fa~3  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L11:181:FAX|Arena_Sum_fa~3  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L11:182:FAX|Arena_Sum_fa~3  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L11:183:FAX|Arena_Sum_fa~3  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L11:184:FAX|Arena_Sum_fa~3  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L11:185:FAX|Arena_Sum_fa~3  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L11:186:FAX|Arena_Sum_fa~3  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L11:187:FAX|Arena_Sum_fa~3  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L11:188:FAX|Arena_Sum_fa~3  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L11:189:FAX|Arena_Sum_fa~3  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA175|Arena_Sum_fa~2                ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L9:146:FAX|Arena_Sum_fa~3   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L9:147:FAX|Arena_Sum_fa~3   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L9:148:FAX|Arena_Sum_fa~3   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L9:149:FAX|Arena_Sum_fa~3   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L9:150:FAX|Arena_Sum_fa~3   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L9:151:FAX|Arena_Sum_fa~3   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L9:152:FAX|Arena_Sum_fa~3   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L9:153:FAX|Arena_Sum_fa~3   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L9:154:FAX|Arena_Sum_fa~3   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L9:155:FAX|Arena_Sum_fa~3   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L9:156:FAX|Arena_Sum_fa~3   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA127|Arena_Sum_fa~2                ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L8:131:FAX|Arena_Sum_fa~3   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L8:132:FAX|Arena_Sum_fa~3   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L8:133:FAX|Arena_Sum_fa~3   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L8:134:FAX|Arena_Sum_fa~3   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L8:135:FAX|Arena_Sum_fa~3   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L8:136:FAX|Arena_Sum_fa~3   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L8:137:FAX|Arena_Sum_fa~3   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L8:138:FAX|Arena_Sum_fa~3   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L8:139:FAX|Arena_Sum_fa~3   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L8:140:FAX|Arena_Sum_fa~3   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L8:141:FAX|Arena_Sum_fa~3   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L7:114:FAX|Arena_Sum_fa~5   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L7:115:FAX|Arena_Sum_fa~5   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L7:116:FAX|Arena_Sum_fa~5   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L7:117:FAX|Arena_Sum_fa~5   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L7:118:FAX|Arena_Sum_fa~5   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L7:119:FAX|Arena_Sum_fa~5   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L7:120:FAX|Arena_Sum_fa~5   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L7:121:FAX|Arena_Sum_fa~5   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L7:122:FAX|Arena_Sum_fa~5   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L7:123:FAX|Arena_Sum_fa~5   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L7:124:FAX|Arena_Sum_fa~3   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L7:125:FAX|Arena_Sum_fa~3   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA79|Arena_Sum_fa~2                 ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L5:83:FAX|Arena_Sum_fa~4    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L5:84:FAX|Arena_Sum_fa~4    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L5:85:FAX|Arena_Sum_fa~4    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L5:86:FAX|Arena_Sum_fa~4    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L5:87:FAX|Arena_Sum_fa~4    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L5:88:FAX|Arena_Sum_fa~4    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L5:89:FAX|Arena_Sum_fa~4    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L5:90:FAX|Arena_Sum_fa~4    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L5:91:FAX|Arena_Sum_fa~4    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L5:92:FAX|Arena_Sum_fa~4    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L5:93:FAX|Arena_Sum_fa~4    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L4:67:FAX|Arena_Sum_fa~5    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L4:68:FAX|Arena_Sum_fa~5    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L4:69:FAX|Arena_Sum_fa~5    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L4:70:FAX|Arena_Sum_fa~5    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L4:71:FAX|Arena_Sum_fa~5    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L4:72:FAX|Arena_Sum_fa~5    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L4:73:FAX|Arena_Sum_fa~5    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L4:74:FAX|Arena_Sum_fa~5    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L4:75:FAX|Arena_Sum_fa~3    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L4:76:FAX|Arena_Sum_fa~3    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L4:77:FAX|Arena_Sum_fa~3    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L2:34:FAX|Arena_Sum_fa~3    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L2:35:FAX|Arena_Sum_fa~4    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L2:36:FAX|Arena_Sum_fa~4    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L2:37:FAX|Arena_Sum_fa~4    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L2:38:FAX|Arena_Sum_fa~4    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L2:39:FAX|Arena_Sum_fa~4    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L2:40:FAX|Arena_Sum_fa~4    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L2:41:FAX|Arena_Sum_fa~4    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L2:42:FAX|Arena_Sum_fa~4    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L2:43:FAX|Arena_Sum_fa~4    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L2:44:FAX|Arena_Sum_fa~4    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L1:19:FAX|Arena_Sum_fa~2    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA16|Arena_Sum_fa~3                 ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA48|Arena_Sum_fa~0                 ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA64|Arena_Sum_fa~0                 ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA80|Arena_Sum_fa~0                 ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L4:65:FAX|Arena_Sum_fa      ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA96|Arena_Sum_fa~0                 ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA112|Arena_Sum_fa~0                ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA128|Arena_Sum_fa~0                ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L7:113:FAX|Arena_Sum_fa     ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA144|Arena_Sum_fa~0                ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA160|Arena_Sum_fa~0                ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA176|Arena_Sum_fa~0                ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA192|Arena_Sum_fa~0                ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA208|Arena_Sum_fa~0                ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA224|Arena_Sum_fa~0                ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L14:225:FAX|Arena_Sum_fa    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L14:226:FAX|Arena_Sum_fa    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L14:227:FAX|Arena_Sum_fa    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L14:228:FAX|Arena_Sum_fa    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L14:229:FAX|Arena_Sum_fa    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L14:230:FAX|Arena_Sum_fa    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L14:231:FAX|Arena_Sum_fa    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L14:232:FAX|Arena_Sum_fa    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L14:233:FAX|Arena_Sum_fa    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L14:234:FAX|Arena_Sum_fa    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L14:235:FAX|Arena_Sum_fa    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L14:236:FAX|Arena_Sum_fa    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L14:237:FAX|Arena_Sum_fa    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L14:238:FAX|Arena_Sum_fa    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA239|Arena_Sum_fa~0                ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA239|Arena_Cout_fa~0               ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[226]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[227]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[228]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[229]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[230]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[231]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[232]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[233]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[234]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[235]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[236]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[237]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[238]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[209]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L11:179:FAX|Arena_Sum_fa~2  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L11:180:FAX|Arena_Sum_fa~2  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L11:181:FAX|Arena_Sum_fa~2  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L11:182:FAX|Arena_Sum_fa~2  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L11:183:FAX|Arena_Sum_fa~2  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L11:184:FAX|Arena_Sum_fa~2  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L11:185:FAX|Arena_Sum_fa~2  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L11:186:FAX|Arena_Sum_fa~2  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L11:187:FAX|Arena_Sum_fa~2  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L11:188:FAX|Arena_Sum_fa~2  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L11:189:FAX|Arena_Sum_fa~2  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[221]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[222]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[193]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[194]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[195]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[196]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[197]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[198]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[199]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[200]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[201]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[202]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[203]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[204]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[205]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[191]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[178]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[179]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[180]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[181]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[182]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[183]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[184]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[185]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[186]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[187]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[188]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L9:157:FAX|Arena_Sum_fa~0   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[189]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L9:158:FAX|Arena_Sum_fa~0   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[190]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L9:158:FAX|Arena_Cout_fa~0  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[161]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[162]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L8:131:FAX|Arena_Sum_fa~2   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[163]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L8:132:FAX|Arena_Sum_fa~2   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[164]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L8:133:FAX|Arena_Sum_fa~2   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[165]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L8:134:FAX|Arena_Sum_fa~2   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[166]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L8:135:FAX|Arena_Sum_fa~2   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[167]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L8:136:FAX|Arena_Sum_fa~2   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[168]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L8:137:FAX|Arena_Sum_fa~2   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[169]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L8:138:FAX|Arena_Sum_fa~2   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[170]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L8:139:FAX|Arena_Sum_fa~2   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[171]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L8:140:FAX|Arena_Sum_fa~2   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[172]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L8:141:FAX|Arena_Sum_fa~2   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[173]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L8:142:FAX|Arena_Sum_fa~0   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA128|Arena_Cout_fa~0               ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[145]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[146]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[147]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[148]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[149]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[150]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[151]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[152]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[153]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[154]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[155]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[156]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[157]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L7:126:FAX|Arena_Sum_fa~0   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[126]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L6:97:FAX|Arena_Sum_fa~0    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L5:83:FAX|Arena_Sum_fa~3    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[130]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L6:99:FAX|Arena_Sum_fa~0    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[131]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L6:100:FAX|Arena_Sum_fa~0   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[132]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[133]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[134]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[135]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[136]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[137]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[138]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[139]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[140]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[141]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[113]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L5:83:FAX|Arena_Sum_fa~2    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L5:84:FAX|Arena_Sum_fa~2    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L5:85:FAX|Arena_Sum_fa~2    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L5:86:FAX|Arena_Sum_fa~2    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L5:87:FAX|Arena_Sum_fa~2    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L5:88:FAX|Arena_Sum_fa~2    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L5:89:FAX|Arena_Sum_fa~2    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L5:90:FAX|Arena_Sum_fa~2    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L5:91:FAX|Arena_Sum_fa~2    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L5:92:FAX|Arena_Sum_fa~2    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L5:93:FAX|Arena_Sum_fa~2    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[125]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[95]                                   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA80|Arena_Cout_fa~0                ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[98]                                   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[99]                                   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[100]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[101]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[102]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[103]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[104]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[105]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[106]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[107]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[108]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[109]                                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L4:78:FAX|Arena_Sum_fa~0    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[78]                                   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L3:49:FAX|Arena_Sum_fa~0    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L2:35:FAX|Arena_Sum_fa~3    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[82]                                   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L2:36:FAX|Arena_Sum_fa~3    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[83]                                   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L3:52:FAX|Arena_Sum_fa~0    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[84]                                   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[85]                                   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[86]                                   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[87]                                   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[88]                                   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[89]                                   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[90]                                   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[91]                                   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[92]                                   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[93]                                   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[47]                                   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[62]                                   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[65]                                   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L2:35:FAX|Arena_Sum_fa~2    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L2:36:FAX|Arena_Sum_fa~2    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L2:37:FAX|Arena_Sum_fa~2    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L2:38:FAX|Arena_Sum_fa~2    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L2:39:FAX|Arena_Sum_fa~2    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L2:40:FAX|Arena_Sum_fa~2    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L2:41:FAX|Arena_Sum_fa~2    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L2:42:FAX|Arena_Sum_fa~2    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L2:43:FAX|Arena_Sum_fa~2    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L2:44:FAX|Arena_Sum_fa~2    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[76]                                   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[77]                                   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[46]                                   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA32|Arena_Cout_fa~0                ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[51]                                   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[52]                                   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[53]                                   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[54]                                   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[55]                                   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[56]                                   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[57]                                   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[58]                                   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[59]                                   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[60]                                   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L1:30:FAX|Arena_Sum_fa~1    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[30]                                   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[34]                                   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[35]                                   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[36]                                   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[37]                                   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[38]                                   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[39]                                   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[40]                                   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[41]                                   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[42]                                   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[43]                                   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[44]                                   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[45]                                   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L0:6:FAX|Arena_Cout_fa~1    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L0:6:FAX|Arena_Cout_fa~0    ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[18]                                   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[19]                                   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[20]                                   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[23]                                   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[24]                                   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[25]                                   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[26]                                   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[27]                                   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[28]                                   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[29]                                   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA32|Arena_Sum_fa~0                 ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:\GEN_FA_L1:17:FAX|Arena_Sum_fa      ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA16|Arena_Cout_fa~0                ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA16|Arena_Sum_fa~2                 ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_andGate[17]                                   ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_fullAdder:FA0|Arena_Sum_fa~0                  ; 1       ;
; Arena_16bitMultiplier_using_registers_v1:inst|Arena_16bit_arrayMultipler:inst|Arena_32bitOUT[0]                                   ; 1       ;
; Arena_Seg8Decoder:inst38|Mux6~0                                                                                                   ; 1       ;
; Arena_Seg8Decoder:inst38|Mux5~0                                                                                                   ; 1       ;
; Arena_Seg8Decoder:inst38|Mux4~0                                                                                                   ; 1       ;
; Arena_Seg8Decoder:inst38|Mux3~0                                                                                                   ; 1       ;
; Arena_Seg8Decoder:inst38|Mux2~0                                                                                                   ; 1       ;
; Arena_Seg8Decoder:inst38|Mux1~0                                                                                                   ; 1       ;
; Arena_Seg8Decoder:inst38|Mux0~0                                                                                                   ; 1       ;
; Arena_Seg7Decoder:inst30|Mux6~0                                                                                                   ; 1       ;
; Arena_Seg7Decoder:inst30|Mux5~0                                                                                                   ; 1       ;
; Arena_Seg7Decoder:inst30|Mux4~0                                                                                                   ; 1       ;
; Arena_Seg7Decoder:inst30|Mux3~0                                                                                                   ; 1       ;
; Arena_Seg7Decoder:inst30|Mux2~0                                                                                                   ; 1       ;
; Arena_Seg7Decoder:inst30|Mux1~0                                                                                                   ; 1       ;
; Arena_Seg7Decoder:inst30|Mux0~0                                                                                                   ; 1       ;
; Arena_Seg6Decoder:inst22|Mux6~0                                                                                                   ; 1       ;
; Arena_Seg6Decoder:inst22|Mux5~0                                                                                                   ; 1       ;
; Arena_Seg6Decoder:inst22|Mux4~0                                                                                                   ; 1       ;
; Arena_Seg6Decoder:inst22|Mux3~0                                                                                                   ; 1       ;
; Arena_Seg6Decoder:inst22|Mux2~0                                                                                                   ; 1       ;
; Arena_Seg6Decoder:inst22|Mux1~0                                                                                                   ; 1       ;
; Arena_Seg6Decoder:inst22|Mux0~0                                                                                                   ; 1       ;
; Arena_Seg5Decoder:inst19|Mux6~0                                                                                                   ; 1       ;
; Arena_Seg5Decoder:inst19|Mux5~0                                                                                                   ; 1       ;
; Arena_Seg5Decoder:inst19|Mux4~0                                                                                                   ; 1       ;
; Arena_Seg5Decoder:inst19|Mux3~0                                                                                                   ; 1       ;
; Arena_Seg5Decoder:inst19|Mux2~0                                                                                                   ; 1       ;
; Arena_Seg5Decoder:inst19|Mux1~0                                                                                                   ; 1       ;
; Arena_Seg5Decoder:inst19|Mux0~0                                                                                                   ; 1       ;
; Arena_Seg4Decoder:inst5|Mux6~0                                                                                                    ; 1       ;
; Arena_Seg4Decoder:inst5|Mux5~0                                                                                                    ; 1       ;
; Arena_Seg4Decoder:inst5|Mux4~0                                                                                                    ; 1       ;
; Arena_Seg4Decoder:inst5|Mux3~0                                                                                                    ; 1       ;
; Arena_Seg4Decoder:inst5|Mux2~0                                                                                                    ; 1       ;
; Arena_Seg4Decoder:inst5|Mux1~0                                                                                                    ; 1       ;
; Arena_Seg4Decoder:inst5|Mux0~0                                                                                                    ; 1       ;
; Arena_Seg3Decoder:inst4|Mux1~0                                                                                                    ; 1       ;
; Arena_Seg3Decoder:inst4|Mux6~0                                                                                                    ; 1       ;
; Arena_Seg3Decoder:inst4|Mux5~0                                                                                                    ; 1       ;
; Arena_Seg3Decoder:inst4|Mux4~0                                                                                                    ; 1       ;
; Arena_Seg3Decoder:inst4|Mux3~0                                                                                                    ; 1       ;
; Arena_Seg3Decoder:inst4|Mux2~0                                                                                                    ; 1       ;
; Arena_Seg3Decoder:inst4|Mux0~0                                                                                                    ; 1       ;
; Arena_Seg2Decoder:inst3|Mux6~0                                                                                                    ; 1       ;
; Arena_Seg2Decoder:inst3|Mux5~0                                                                                                    ; 1       ;
; Arena_Seg2Decoder:inst3|Mux4~0                                                                                                    ; 1       ;
; Arena_Seg2Decoder:inst3|Mux3~0                                                                                                    ; 1       ;
; Arena_Seg2Decoder:inst3|Mux2~0                                                                                                    ; 1       ;
; Arena_Seg2Decoder:inst3|Mux1~0                                                                                                    ; 1       ;
; Arena_Seg2Decoder:inst3|Mux0~0                                                                                                    ; 1       ;
; Arena_Seg1Decoder:inst1|Mux6~0                                                                                                    ; 1       ;
; Arena_Seg1Decoder:inst1|Mux5~0                                                                                                    ; 1       ;
; Arena_Seg1Decoder:inst1|Mux4~0                                                                                                    ; 1       ;
; Arena_Seg1Decoder:inst1|Mux3~0                                                                                                    ; 1       ;
; Arena_Seg1Decoder:inst1|Mux2~0                                                                                                    ; 1       ;
; Arena_Seg1Decoder:inst1|Mux1~0                                                                                                    ; 1       ;
; Arena_Seg1Decoder:inst1|Mux0~0                                                                                                    ; 1       ;
+-----------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 1,501 / 94,460 ( 2 % ) ;
; C16 interconnects           ; 14 / 3,315 ( < 1 % )   ;
; C4 interconnects            ; 808 / 60,840 ( 1 % )   ;
; Direct links                ; 248 / 94,460 ( < 1 % ) ;
; Global clocks               ; 3 / 16 ( 19 % )        ;
; Local interconnects         ; 446 / 33,216 ( 1 % )   ;
; R24 interconnects           ; 15 / 3,091 ( < 1 % )   ;
; R4 interconnects            ; 840 / 81,294 ( 1 % )   ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 13.46) ; Number of LABs  (Total = 67) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 2                            ;
; 2                                           ; 0                            ;
; 3                                           ; 1                            ;
; 4                                           ; 1                            ;
; 5                                           ; 1                            ;
; 6                                           ; 1                            ;
; 7                                           ; 8                            ;
; 8                                           ; 0                            ;
; 9                                           ; 1                            ;
; 10                                          ; 0                            ;
; 11                                          ; 1                            ;
; 12                                          ; 1                            ;
; 13                                          ; 0                            ;
; 14                                          ; 2                            ;
; 15                                          ; 2                            ;
; 16                                          ; 46                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.27) ; Number of LABs  (Total = 67) ;
+------------------------------------+------------------------------+
; 1 Clock                            ; 18                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 14.42) ; Number of LABs  (Total = 67) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 2                            ;
; 7                                            ; 7                            ;
; 8                                            ; 0                            ;
; 9                                            ; 1                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 2                            ;
; 13                                           ; 0                            ;
; 14                                           ; 2                            ;
; 15                                           ; 2                            ;
; 16                                           ; 30                           ;
; 17                                           ; 3                            ;
; 18                                           ; 1                            ;
; 19                                           ; 4                            ;
; 20                                           ; 4                            ;
; 21                                           ; 2                            ;
; 22                                           ; 0                            ;
; 23                                           ; 1                            ;
; 24                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+--------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 10.30) ; Number of LABs  (Total = 67) ;
+--------------------------------------------------+------------------------------+
; 0                                                ; 0                            ;
; 1                                                ; 2                            ;
; 2                                                ; 0                            ;
; 3                                                ; 1                            ;
; 4                                                ; 1                            ;
; 5                                                ; 2                            ;
; 6                                                ; 4                            ;
; 7                                                ; 9                            ;
; 8                                                ; 3                            ;
; 9                                                ; 4                            ;
; 10                                               ; 6                            ;
; 11                                               ; 7                            ;
; 12                                               ; 7                            ;
; 13                                               ; 5                            ;
; 14                                               ; 7                            ;
; 15                                               ; 4                            ;
; 16                                               ; 5                            ;
+--------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 19.12) ; Number of LABs  (Total = 67) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 2                            ;
; 3                                            ; 0                            ;
; 4                                            ; 7                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 2                            ;
; 9                                            ; 2                            ;
; 10                                           ; 1                            ;
; 11                                           ; 1                            ;
; 12                                           ; 1                            ;
; 13                                           ; 4                            ;
; 14                                           ; 1                            ;
; 15                                           ; 1                            ;
; 16                                           ; 2                            ;
; 17                                           ; 2                            ;
; 18                                           ; 1                            ;
; 19                                           ; 2                            ;
; 20                                           ; 5                            ;
; 21                                           ; 1                            ;
; 22                                           ; 2                            ;
; 23                                           ; 1                            ;
; 24                                           ; 3                            ;
; 25                                           ; 4                            ;
; 26                                           ; 1                            ;
; 27                                           ; 1                            ;
; 28                                           ; 5                            ;
; 29                                           ; 1                            ;
; 30                                           ; 13                           ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP2C35F672C6 for design "Add_Sub_Mul_Div_Accum_Lab4"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C50F672C6 is compatible
    Info (176445): Device EP2C70F672C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location E3
    Info (169125): Pin ~nCSO~ is reserved at location D3
    Info (169125): Pin ~LVDS150p/nCEO~ is reserved at location AE24
Critical Warning (169085): No exact pin location assignment(s) for 107 pins of 107 total pins
    Info (169086): Pin Arena_segment1_A not assigned to an exact location on the device
    Info (169086): Pin Arena_32bitMultiplier_Out[31] not assigned to an exact location on the device
    Info (169086): Pin Arena_32bitMultiplier_Out[30] not assigned to an exact location on the device
    Info (169086): Pin Arena_32bitMultiplier_Out[29] not assigned to an exact location on the device
    Info (169086): Pin Arena_32bitMultiplier_Out[28] not assigned to an exact location on the device
    Info (169086): Pin Arena_32bitMultiplier_Out[27] not assigned to an exact location on the device
    Info (169086): Pin Arena_32bitMultiplier_Out[26] not assigned to an exact location on the device
    Info (169086): Pin Arena_32bitMultiplier_Out[25] not assigned to an exact location on the device
    Info (169086): Pin Arena_32bitMultiplier_Out[24] not assigned to an exact location on the device
    Info (169086): Pin Arena_32bitMultiplier_Out[23] not assigned to an exact location on the device
    Info (169086): Pin Arena_32bitMultiplier_Out[22] not assigned to an exact location on the device
    Info (169086): Pin Arena_32bitMultiplier_Out[21] not assigned to an exact location on the device
    Info (169086): Pin Arena_32bitMultiplier_Out[20] not assigned to an exact location on the device
    Info (169086): Pin Arena_32bitMultiplier_Out[19] not assigned to an exact location on the device
    Info (169086): Pin Arena_32bitMultiplier_Out[18] not assigned to an exact location on the device
    Info (169086): Pin Arena_32bitMultiplier_Out[17] not assigned to an exact location on the device
    Info (169086): Pin Arena_32bitMultiplier_Out[16] not assigned to an exact location on the device
    Info (169086): Pin Arena_32bitMultiplier_Out[15] not assigned to an exact location on the device
    Info (169086): Pin Arena_32bitMultiplier_Out[14] not assigned to an exact location on the device
    Info (169086): Pin Arena_32bitMultiplier_Out[13] not assigned to an exact location on the device
    Info (169086): Pin Arena_32bitMultiplier_Out[12] not assigned to an exact location on the device
    Info (169086): Pin Arena_32bitMultiplier_Out[11] not assigned to an exact location on the device
    Info (169086): Pin Arena_32bitMultiplier_Out[10] not assigned to an exact location on the device
    Info (169086): Pin Arena_32bitMultiplier_Out[9] not assigned to an exact location on the device
    Info (169086): Pin Arena_32bitMultiplier_Out[8] not assigned to an exact location on the device
    Info (169086): Pin Arena_32bitMultiplier_Out[7] not assigned to an exact location on the device
    Info (169086): Pin Arena_32bitMultiplier_Out[6] not assigned to an exact location on the device
    Info (169086): Pin Arena_32bitMultiplier_Out[5] not assigned to an exact location on the device
    Info (169086): Pin Arena_32bitMultiplier_Out[4] not assigned to an exact location on the device
    Info (169086): Pin Arena_32bitMultiplier_Out[3] not assigned to an exact location on the device
    Info (169086): Pin Arena_32bitMultiplier_Out[2] not assigned to an exact location on the device
    Info (169086): Pin Arena_32bitMultiplier_Out[1] not assigned to an exact location on the device
    Info (169086): Pin Arena_32bitMultiplier_Out[0] not assigned to an exact location on the device
    Info (169086): Pin Arena_segment1_B not assigned to an exact location on the device
    Info (169086): Pin Arena_segment1_C not assigned to an exact location on the device
    Info (169086): Pin Arena_segment1_D not assigned to an exact location on the device
    Info (169086): Pin Arena_segment1_E not assigned to an exact location on the device
    Info (169086): Pin Arena_segment1_F not assigned to an exact location on the device
    Info (169086): Pin Arena_segment1_G not assigned to an exact location on the device
    Info (169086): Pin Arena_segment2_A not assigned to an exact location on the device
    Info (169086): Pin Arena_segment2_B not assigned to an exact location on the device
    Info (169086): Pin Arena_segment2_C not assigned to an exact location on the device
    Info (169086): Pin Arena_segment2_D not assigned to an exact location on the device
    Info (169086): Pin Arena_segment2_E not assigned to an exact location on the device
    Info (169086): Pin Arena_segment2_F not assigned to an exact location on the device
    Info (169086): Pin Arena_segment2_G not assigned to an exact location on the device
    Info (169086): Pin Arena_segment3_A not assigned to an exact location on the device
    Info (169086): Pin Arena_segment3_C not assigned to an exact location on the device
    Info (169086): Pin Arena_segment3_D not assigned to an exact location on the device
    Info (169086): Pin Arena_segment3_E not assigned to an exact location on the device
    Info (169086): Pin Arena_segment3_F not assigned to an exact location on the device
    Info (169086): Pin Arena_segment3_G not assigned to an exact location on the device
    Info (169086): Pin Arena_segment3_B not assigned to an exact location on the device
    Info (169086): Pin Arena_segment4_A not assigned to an exact location on the device
    Info (169086): Pin Arena_segment4_B not assigned to an exact location on the device
    Info (169086): Pin Arena_segment4_C not assigned to an exact location on the device
    Info (169086): Pin Arena_segment4_D not assigned to an exact location on the device
    Info (169086): Pin Arena_segment4_E not assigned to an exact location on the device
    Info (169086): Pin Arena_segment4_F not assigned to an exact location on the device
    Info (169086): Pin Arena_segment4_G not assigned to an exact location on the device
    Info (169086): Pin Arena_segment5_A not assigned to an exact location on the device
    Info (169086): Pin Arena_segment5_B not assigned to an exact location on the device
    Info (169086): Pin Arena_segment5_C not assigned to an exact location on the device
    Info (169086): Pin Arena_segment5_D not assigned to an exact location on the device
    Info (169086): Pin Arena_segment5_E not assigned to an exact location on the device
    Info (169086): Pin Arena_segment5_F not assigned to an exact location on the device
    Info (169086): Pin Arena_segment5_G not assigned to an exact location on the device
    Info (169086): Pin Arena_segment6_A not assigned to an exact location on the device
    Info (169086): Pin Arena_segment6_B not assigned to an exact location on the device
    Info (169086): Pin Arena_segment6_C not assigned to an exact location on the device
    Info (169086): Pin Arena_segment6_D not assigned to an exact location on the device
    Info (169086): Pin Arena_segment6_E not assigned to an exact location on the device
    Info (169086): Pin Arena_segment6_F not assigned to an exact location on the device
    Info (169086): Pin Arena_segment6_G not assigned to an exact location on the device
    Info (169086): Pin Arena_segment7_A not assigned to an exact location on the device
    Info (169086): Pin Arena_segment7_B not assigned to an exact location on the device
    Info (169086): Pin Arena_segment7_C not assigned to an exact location on the device
    Info (169086): Pin Arena_segment7_D not assigned to an exact location on the device
    Info (169086): Pin Arena_segment7_E not assigned to an exact location on the device
    Info (169086): Pin Arena_segment7_F not assigned to an exact location on the device
    Info (169086): Pin Arena_segment7_G not assigned to an exact location on the device
    Info (169086): Pin Arena_segment8_A not assigned to an exact location on the device
    Info (169086): Pin Arena_segment8_B not assigned to an exact location on the device
    Info (169086): Pin Arena_segment8_C not assigned to an exact location on the device
    Info (169086): Pin Arena_segment8_D not assigned to an exact location on the device
    Info (169086): Pin Arena_segment8_E not assigned to an exact location on the device
    Info (169086): Pin Arena_segment8_F not assigned to an exact location on the device
    Info (169086): Pin Arena_segment8_G not assigned to an exact location on the device
    Info (169086): Pin Arena_clk not assigned to an exact location on the device
    Info (169086): Pin Arena_octalBits[0] not assigned to an exact location on the device
    Info (169086): Pin Arena_button[0] not assigned to an exact location on the device
    Info (169086): Pin Arena_button[1] not assigned to an exact location on the device
    Info (169086): Pin Arena_octalBits[1] not assigned to an exact location on the device
    Info (169086): Pin Arena_octalBits[2] not assigned to an exact location on the device
    Info (169086): Pin Arena_octalBits[3] not assigned to an exact location on the device
    Info (169086): Pin Arena_octalBits[15] not assigned to an exact location on the device
    Info (169086): Pin Arena_octalBits[14] not assigned to an exact location on the device
    Info (169086): Pin Arena_octalBits[10] not assigned to an exact location on the device
    Info (169086): Pin Arena_octalBits[13] not assigned to an exact location on the device
    Info (169086): Pin Arena_octalBits[12] not assigned to an exact location on the device
    Info (169086): Pin Arena_octalBits[11] not assigned to an exact location on the device
    Info (169086): Pin Arena_octalBits[9] not assigned to an exact location on the device
    Info (169086): Pin Arena_octalBits[8] not assigned to an exact location on the device
    Info (169086): Pin Arena_octalBits[7] not assigned to an exact location on the device
    Info (169086): Pin Arena_octalBits[5] not assigned to an exact location on the device
    Info (169086): Pin Arena_octalBits[4] not assigned to an exact location on the device
    Info (169086): Pin Arena_octalBits[6] not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 32 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Add_Sub_Mul_Div_Accum_Lab4.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node Arena_clk (placed in PIN P2 (CLK2, LVDSCLK1p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node Arena_button[0] (placed in PIN P1 (CLK3, LVDSCLK1n, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
Info (176353): Automatically promoted node Arena_button[1] (placed in PIN N2 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 104 (unused VREF, 3.3V VCCIO, 16 input, 88 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  62 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 3 total pin(s) used --  56 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  56 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  58 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  65 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  58 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  58 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  56 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:04
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 3% of the available device resources in the region that extends from location X11_Y12 to location X21_Y23
Info (170194): Fitter routing operations ending: elapsed time is 00:00:04
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.14 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 88 output pins without output pin load capacitance assignment
    Info (306007): Pin "Arena_segment1_A" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_32bitMultiplier_Out[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_32bitMultiplier_Out[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_32bitMultiplier_Out[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_32bitMultiplier_Out[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_32bitMultiplier_Out[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_32bitMultiplier_Out[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_32bitMultiplier_Out[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_32bitMultiplier_Out[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_32bitMultiplier_Out[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_32bitMultiplier_Out[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_32bitMultiplier_Out[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_32bitMultiplier_Out[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_32bitMultiplier_Out[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_32bitMultiplier_Out[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_32bitMultiplier_Out[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_32bitMultiplier_Out[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_32bitMultiplier_Out[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_32bitMultiplier_Out[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_32bitMultiplier_Out[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_32bitMultiplier_Out[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_32bitMultiplier_Out[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_32bitMultiplier_Out[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_32bitMultiplier_Out[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_32bitMultiplier_Out[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_32bitMultiplier_Out[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_32bitMultiplier_Out[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_32bitMultiplier_Out[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_32bitMultiplier_Out[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_32bitMultiplier_Out[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_32bitMultiplier_Out[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_32bitMultiplier_Out[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_32bitMultiplier_Out[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_segment1_B" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_segment1_C" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_segment1_D" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_segment1_E" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_segment1_F" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_segment1_G" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_segment2_A" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_segment2_B" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_segment2_C" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_segment2_D" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_segment2_E" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_segment2_F" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_segment2_G" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_segment3_A" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_segment3_C" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_segment3_D" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_segment3_E" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_segment3_F" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_segment3_G" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_segment3_B" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_segment4_A" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_segment4_B" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_segment4_C" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_segment4_D" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_segment4_E" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_segment4_F" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_segment4_G" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_segment5_A" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_segment5_B" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_segment5_C" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_segment5_D" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_segment5_E" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_segment5_F" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_segment5_G" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_segment6_A" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_segment6_B" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_segment6_C" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_segment6_D" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_segment6_E" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_segment6_F" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_segment6_G" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_segment7_A" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_segment7_B" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_segment7_C" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_segment7_D" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_segment7_E" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_segment7_F" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_segment7_G" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_segment8_A" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_segment8_B" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_segment8_C" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_segment8_D" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_segment8_E" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_segment8_F" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Arena_segment8_G" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Users/John2/Documents/Spring 2019/CSC 342 - Organization/Labs/Arena_John/Lab 4/Quartus Files/output_files/Add_Sub_Mul_Div_Accum_Lab4.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 5040 megabytes
    Info: Processing ended: Tue Apr 30 22:08:29 2019
    Info: Elapsed time: 00:00:18
    Info: Total CPU time (on all processors): 00:00:23


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/John2/Documents/Spring 2019/CSC 342 - Organization/Labs/Arena_John/Lab 4/Quartus Files/output_files/Add_Sub_Mul_Div_Accum_Lab4.fit.smsg.


