/* generated configuration header file - do not edit */
#ifndef BSP_CLOCK_CFG_H_
#define BSP_CLOCK_CFG_H_
#define BSP_CFG_XTAL_HZ (24000000) /* XTAL 24000000Hz */
#define BSP_CFG_PLL_SOURCE (CGC_CLOCK_MAIN_OSC) /* PLL Src: XTAL */
#define BSP_CFG_HOCO_FREQUENCY (0) /* HOCO 16MHz */
#define BSP_CFG_PLL_DIV (CGC_PLL_DIV_2) /* PLL Div /2 */
#define BSP_CFG_PLL_MUL (20.0) /* PLL Mul x20.0 */
#define BSP_CFG_CLOCK_SOURCE (CGC_CLOCK_PLL) /* Clock Src: PLL */
#define BSP_CFG_ICK_DIV (CGC_SYS_CLOCK_DIV_8) /* ICLK Div /8 */
#define BSP_CFG_PCKA_DIV (CGC_SYS_CLOCK_DIV_8) /* PCLKA Div /8 */
#define BSP_CFG_PCKB_DIV (CGC_SYS_CLOCK_DIV_8) /* PCLKB Div /8 */
#define BSP_CFG_PCKC_DIV (CGC_SYS_CLOCK_DIV_8) /* PCLKC Div /8 */
#define BSP_CFG_PCKD_DIV (CGC_SYS_CLOCK_DIV_8) /* PCLKD Div /8 */
#define BSP_CFG_SDCLK_OUTPUT (1) /* SDCLKout On */
#define BSP_CFG_BCK_DIV (CGC_SYS_CLOCK_DIV_8) /* BCLK Div /8 */
#define BSP_CFG_BCLK_OUTPUT (2) /* BCK/2 */
#define BSP_CFG_UCK_DIV (CGC_USB_CLOCK_DIV_5) /* UCLK Div /5 */
#define BSP_CFG_FCK_DIV (CGC_SYS_CLOCK_DIV_8) /* FCLK Div /8 */
#endif /* BSP_CLOCK_CFG_H_ */
