Fitter report for g07_Lab4
Thu Nov 23 20:28:55 2017
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Fitter RAM Summary
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Thu Nov 23 20:28:55 2017      ;
; Quartus II 64-Bit Version          ; 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name                      ; g07_Lab4                                   ;
; Top-level Entity Name              ; g07_lab4_testbed                           ;
; Family                             ; Cyclone II                                 ;
; Device                             ; EP2C20F484C7                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 476 / 18,752 ( 3 % )                       ;
;     Total combinational functions  ; 465 / 18,752 ( 2 % )                       ;
;     Dedicated logic registers      ; 220 / 18,752 ( 1 % )                       ;
; Total registers                    ; 220                                        ;
; Total pins                         ; 42 / 315 ( 13 % )                          ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 3,328 / 239,616 ( 1 % )                    ;
; Embedded Multiplier 9-bit elements ; 0 / 52 ( 0 % )                             ;
; Total PLLs                         ; 0 / 4 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.30        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ;  10.0%      ;
+----------------------------+-------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 783 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 783 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 780     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Peter/OneDrive/Documents/McGill 5/DSD/DSD-Labs/Lab4_fix/output_files/g07_Lab4.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 476 / 18,752 ( 3 % )    ;
;     -- Combinational with no register       ; 256                     ;
;     -- Register only                        ; 11                      ;
;     -- Combinational with a register        ; 209                     ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 164                     ;
;     -- 3 input functions                    ; 205                     ;
;     -- <=2 input functions                  ; 96                      ;
;     -- Register only                        ; 11                      ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 327                     ;
;     -- arithmetic mode                      ; 138                     ;
;                                             ;                         ;
; Total registers*                            ; 220 / 19,649 ( 1 % )    ;
;     -- Dedicated logic registers            ; 220 / 18,752 ( 1 % )    ;
;     -- I/O registers                        ; 0 / 897 ( 0 % )         ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 47 / 1,172 ( 4 % )      ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 42 / 315 ( 13 % )       ;
;     -- Clock pins                           ; 5 / 8 ( 63 % )          ;
;                                             ;                         ;
; Global signals                              ; 1                       ;
; M4Ks                                        ; 2 / 52 ( 4 % )          ;
; Total block memory bits                     ; 3,328 / 239,616 ( 1 % ) ;
; Total block memory implementation bits      ; 9,216 / 239,616 ( 4 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )          ;
; PLLs                                        ; 0 / 4 ( 0 % )           ;
; Global clocks                               ; 1 / 16 ( 6 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 0% / 1% / 0%            ;
; Peak interconnect usage (total/H/V)         ; 3% / 3% / 3%            ;
; Maximum fan-out                             ; 222                     ;
; Highest non-global fan-out                  ; 116                     ;
; Total fan-out                               ; 2436                    ;
; Average fan-out                             ; 3.28                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 476 / 18752 ( 3 % ) ; 0 / 18752 ( 0 % )              ;
;     -- Combinational with no register       ; 256                 ; 0                              ;
;     -- Register only                        ; 11                  ; 0                              ;
;     -- Combinational with a register        ; 209                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 164                 ; 0                              ;
;     -- 3 input functions                    ; 205                 ; 0                              ;
;     -- <=2 input functions                  ; 96                  ; 0                              ;
;     -- Register only                        ; 11                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 327                 ; 0                              ;
;     -- arithmetic mode                      ; 138                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 220                 ; 0                              ;
;     -- Dedicated logic registers            ; 220 / 18752 ( 1 % ) ; 0 / 18752 ( 0 % )              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 47 / 1172 ( 4 % )   ; 0 / 1172 ( 0 % )               ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 42                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )      ; 0 / 52 ( 0 % )                 ;
; Total memory bits                           ; 3328                ; 0                              ;
; Total RAM block bits                        ; 9216                ; 0                              ;
; M4K                                         ; 2 / 52 ( 3 % )      ; 0 / 52 ( 0 % )                 ;
; Clock control block                         ; 1 / 20 ( 5 % )      ; 0 / 20 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 2439                ; 0                              ;
;     -- Registered Connections               ; 933                 ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 12                  ; 0                              ;
;     -- Output Ports                         ; 30                  ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                             ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; adr_dips[0]      ; W12   ; 7        ; 26           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adr_dips[1]      ; U12   ; 8        ; 26           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adr_dips[2]      ; U11   ; 8        ; 26           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adr_dips[3]      ; M2    ; 1        ; 0            ; 13           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adr_dips[4]      ; M1    ; 1        ; 0            ; 13           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; adr_dips[5]      ; L2    ; 2        ; 0            ; 13           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; button           ; R21   ; 6        ; 50           ; 10           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clk              ; L1    ; 2        ; 0            ; 13           ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; mode_dips[0]     ; L22   ; 5        ; 50           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; mode_dips[1]     ; L21   ; 5        ; 50           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; request_deal_btn ; T22   ; 6        ; 50           ; 9            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; reset_btn        ; R22   ; 6        ; 50           ; 10           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                           ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; LED1[0] ; J2    ; 2        ; 0            ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED1[1] ; J1    ; 2        ; 0            ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED1[2] ; H2    ; 2        ; 0            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED1[3] ; H1    ; 2        ; 0            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED1[4] ; F2    ; 2        ; 0            ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED1[5] ; F1    ; 2        ; 0            ; 20           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED1[6] ; E2    ; 2        ; 0            ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED2[0] ; E1    ; 2        ; 0            ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED2[1] ; H6    ; 2        ; 0            ; 21           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED2[2] ; H5    ; 2        ; 0            ; 21           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED2[3] ; H4    ; 2        ; 0            ; 21           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED2[4] ; G3    ; 2        ; 0            ; 21           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED2[5] ; D2    ; 2        ; 0            ; 22           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED2[6] ; D1    ; 2        ; 0            ; 22           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED3[0] ; G5    ; 2        ; 0            ; 22           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED3[1] ; G6    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED3[2] ; C2    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED3[3] ; C1    ; 2        ; 0            ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED3[4] ; E3    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED3[5] ; E4    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED3[6] ; D3    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED4[0] ; F4    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED4[1] ; D5    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED4[2] ; D6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED4[3] ; J4    ; 2        ; 0            ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED4[4] ; L8    ; 2        ; 0            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED4[5] ; F3    ; 2        ; 0            ; 22           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LED4[6] ; D4    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; gled    ; U22   ; 6        ; 50           ; 7            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; rled    ; R20   ; 6        ; 50           ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+---------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 2 / 41 ( 5 % )   ; 3.3V          ; --           ;
; 2        ; 32 / 33 ( 97 % ) ; 3.3V          ; --           ;
; 3        ; 0 / 43 ( 0 % )   ; 3.3V          ; --           ;
; 4        ; 0 / 40 ( 0 % )   ; 3.3V          ; --           ;
; 5        ; 2 / 39 ( 5 % )   ; 3.3V          ; --           ;
; 6        ; 6 / 36 ( 17 % )  ; 3.3V          ; --           ;
; 7        ; 1 / 40 ( 3 % )   ; 3.3V          ; --           ;
; 8        ; 2 / 43 ( 5 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 324        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 322        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 320        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 306        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 304        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 298        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A10      ; 293        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 287        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 283        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 281        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 279        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 273        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 271        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 265        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 251        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 249        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 247        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 85         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 89         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 97         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 103        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 111        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 114        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 120        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 122        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 128        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 130        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 136        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 138        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 140        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 144        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 153        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 162        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 164        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 84         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 88         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 96         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 102        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 110        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 113        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 119        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 121        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB12     ; 127        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 129        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 135        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 137        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 139        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 143        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 152        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 161        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 163        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 323        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 321        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 319        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 305        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 303        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 297        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 292        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 286        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ; 282        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 280        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 278        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 272        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 270        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 264        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 250        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 248        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 246        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; LED3[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 9          ; 2        ; LED3[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 296        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ; 260        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C17      ; 245        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 244        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 238        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ; 239        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 236        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 237        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 14         ; 2        ; LED2[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 15         ; 2        ; LED2[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 2          ; 2        ; LED3[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D4       ; 3          ; 2        ; LED4[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D5       ; 4          ; 2        ; LED4[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D6       ; 5          ; 2        ; LED4[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D7       ; 311        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 309        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 302        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 284        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 259        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 255        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 241        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 229        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 230        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; LED2[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 21         ; 2        ; LED1[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 6          ; 2        ; LED3[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 7          ; 2        ; LED3[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 308        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 301        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 285        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 256        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E19      ; 242        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 234        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 227        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 228        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 22         ; 2        ; LED1[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 23         ; 2        ; LED1[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 13         ; 2        ; LED4[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 10         ; 2        ; LED4[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 307        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 295        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 294        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 276        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 269        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 268        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 262        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 223        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 224        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; LED2[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; LED3[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 11         ; 2        ; LED3[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ; 317        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 313        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 277        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 252        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 231        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 232        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G21      ; 221        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 222        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 24         ; 2        ; LED1[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 2        ; LED1[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H4       ; 17         ; 2        ; LED2[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 18         ; 2        ; LED2[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 19         ; 2        ; LED2[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 318        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ; 314        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ; 300        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ; 299        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 290        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 274        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 263        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 257        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 253        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 219        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 226        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 225        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 214        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; LED1[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 30         ; 2        ; LED1[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; LED4[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 220        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 217        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 216        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 213        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 211        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 212        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 33         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K21      ; 209        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 210        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 38         ; 2        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 39         ; 2        ; adr_dips[5]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; LED4[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L19      ; 207        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; mode_dips[1]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 206        ; 5        ; mode_dips[0]                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 41         ; 1        ; adr_dips[4]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 42         ; 1        ; adr_dips[3]                              ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 44         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 201        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 45         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 46         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 51         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 52         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 200        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 47         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 48         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 50         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 56         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 94         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 187        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 58         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 64         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 54         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 53         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ; 109        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 108        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 116        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 134        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 145        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 150        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 151        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 155        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 184        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ; 185        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 192        ; 6        ; rled                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ; 190        ; 6        ; button                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R22      ; 191        ; 6        ; reset_btn                                ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T1       ; 59         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 60         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 68         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 91         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 90         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ; 131        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 156        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 189        ; 6        ; request_deal_btn                         ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U1       ; 61         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 62         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U4       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 106        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 107        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 123        ; 8        ; adr_dips[2]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U12      ; 124        ; 8        ; adr_dips[1]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U13      ; 132        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 146        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 157        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U19      ; 172        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U20      ; 176        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U21      ; 182        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 183        ; 6        ; gled                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 65         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 66         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 101        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 126        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 158        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V20      ; 173        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 180        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 181        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 100        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ; 105        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 125        ; 7        ; adr_dips[0]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 149        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 160        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 175        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 86         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 87         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 93         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y10      ; 112        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y14      ; 148        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y17      ; 159        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 165        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y19      ; 168        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y20      ; 169        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 178        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 179        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                   ; Library Name ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |g07_lab4_testbed                               ; 476 (2)     ; 220 (0)                   ; 0 (0)         ; 3328        ; 2    ; 0            ; 0       ; 0         ; 42   ; 0            ; 256 (2)      ; 11 (0)            ; 209 (0)          ; |g07_lab4_testbed                                                                                                                                     ;              ;
;    |g07_7_segment_decoder:inst12|               ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |g07_lab4_testbed|g07_7_segment_decoder:inst12                                                                                                        ;              ;
;    |g07_7_segment_decoder:inst13|               ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |g07_lab4_testbed|g07_7_segment_decoder:inst13                                                                                                        ;              ;
;    |g07_7_segment_decoder:inst1|                ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |g07_lab4_testbed|g07_7_segment_decoder:inst1                                                                                                         ;              ;
;    |g07_7_segment_decoder:inst5|                ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |g07_lab4_testbed|g07_7_segment_decoder:inst5                                                                                                         ;              ;
;    |g07_Modulo_13:instb|                        ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |g07_lab4_testbed|g07_Modulo_13:instb                                                                                                                 ;              ;
;       |g07_adder:inst|                          ; 1 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 0 (0)            ; |g07_lab4_testbed|g07_Modulo_13:instb|g07_adder:inst                                                                                                  ;              ;
;          |g07_fullAdder:inst5|                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |g07_lab4_testbed|g07_Modulo_13:instb|g07_adder:inst|g07_fullAdder:inst5                                                                              ;              ;
;    |g07_RANDU:inst|                             ; 45 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 29 (0)           ; |g07_lab4_testbed|g07_RANDU:inst                                                                                                                      ;              ;
;       |add32:u1|                                ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |g07_lab4_testbed|g07_RANDU:inst|add32:u1                                                                                                             ;              ;
;          |lpm_add_sub:LPM_ADD_SUB_component|    ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |g07_lab4_testbed|g07_RANDU:inst|add32:u1|lpm_add_sub:LPM_ADD_SUB_component                                                                           ;              ;
;             |add_sub_plh:auto_generated|        ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; |g07_lab4_testbed|g07_RANDU:inst|add32:u1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated                                                ;              ;
;       |add32:u2|                                ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 29 (0)           ; |g07_lab4_testbed|g07_RANDU:inst|add32:u2                                                                                                             ;              ;
;          |lpm_add_sub:LPM_ADD_SUB_component|    ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 29 (0)           ; |g07_lab4_testbed|g07_RANDU:inst|add32:u2|lpm_add_sub:LPM_ADD_SUB_component                                                                           ;              ;
;             |add_sub_plh:auto_generated|        ; 30 (30)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 29 (29)          ; |g07_lab4_testbed|g07_RANDU:inst|add32:u2|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated                                                ;              ;
;    |g07_dealer_FSM:inst2|                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |g07_lab4_testbed|g07_dealer_FSM:inst2                                                                                                                ;              ;
;    |g07_debouncer:inst18|                       ; 43 (1)      ; 25 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (0)       ; 2 (0)             ; 23 (1)           ; |g07_lab4_testbed|g07_debouncer:inst18                                                                                                                ;              ;
;       |lpm_compare_bounce0:inst1|               ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |g07_lab4_testbed|g07_debouncer:inst18|lpm_compare_bounce0:inst1                                                                                      ;              ;
;          |lpm_compare:LPM_COMPARE_component|    ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |g07_lab4_testbed|g07_debouncer:inst18|lpm_compare_bounce0:inst1|lpm_compare:LPM_COMPARE_component                                                    ;              ;
;             |cmpr_6oi:auto_generated|           ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |g07_lab4_testbed|g07_debouncer:inst18|lpm_compare_bounce0:inst1|lpm_compare:LPM_COMPARE_component|cmpr_6oi:auto_generated                            ;              ;
;       |lpm_counter_bounce1:inst6|               ; 37 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 2 (0)             ; 22 (0)           ; |g07_lab4_testbed|g07_debouncer:inst18|lpm_counter_bounce1:inst6                                                                                      ;              ;
;          |lpm_counter:LPM_COUNTER_component|    ; 37 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 2 (0)             ; 22 (0)           ; |g07_lab4_testbed|g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component                                                    ;              ;
;             |cntr_lkl:auto_generated|           ; 37 (29)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (5)       ; 2 (2)             ; 22 (22)          ; |g07_lab4_testbed|g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated                            ;              ;
;                |cmpr_qdc:cmpr2|                 ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |g07_lab4_testbed|g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|cmpr_qdc:cmpr2             ;              ;
;    |g07_debouncer:inst6|                        ; 45 (1)      ; 25 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 4 (0)             ; 21 (1)           ; |g07_lab4_testbed|g07_debouncer:inst6                                                                                                                 ;              ;
;       |lpm_compare_bounce0:inst1|               ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |g07_lab4_testbed|g07_debouncer:inst6|lpm_compare_bounce0:inst1                                                                                       ;              ;
;          |lpm_compare:LPM_COMPARE_component|    ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |g07_lab4_testbed|g07_debouncer:inst6|lpm_compare_bounce0:inst1|lpm_compare:LPM_COMPARE_component                                                     ;              ;
;             |cmpr_6oi:auto_generated|           ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |g07_lab4_testbed|g07_debouncer:inst6|lpm_compare_bounce0:inst1|lpm_compare:LPM_COMPARE_component|cmpr_6oi:auto_generated                             ;              ;
;       |lpm_counter_bounce1:inst6|               ; 39 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 4 (0)             ; 20 (0)           ; |g07_lab4_testbed|g07_debouncer:inst6|lpm_counter_bounce1:inst6                                                                                       ;              ;
;          |lpm_counter:LPM_COUNTER_component|    ; 39 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 4 (0)             ; 20 (0)           ; |g07_lab4_testbed|g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component                                                     ;              ;
;             |cntr_lkl:auto_generated|           ; 39 (31)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (7)       ; 4 (4)             ; 20 (20)          ; |g07_lab4_testbed|g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated                             ;              ;
;                |cmpr_qdc:cmpr2|                 ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |g07_lab4_testbed|g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|cmpr_qdc:cmpr2              ;              ;
;    |g07_debouncer:inst_4|                       ; 41 (1)      ; 25 (1)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (0)       ; 0 (0)             ; 25 (1)           ; |g07_lab4_testbed|g07_debouncer:inst_4                                                                                                                ;              ;
;       |lpm_compare_bounce0:inst1|               ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |g07_lab4_testbed|g07_debouncer:inst_4|lpm_compare_bounce0:inst1                                                                                      ;              ;
;          |lpm_compare:LPM_COMPARE_component|    ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 0 (0)            ; |g07_lab4_testbed|g07_debouncer:inst_4|lpm_compare_bounce0:inst1|lpm_compare:LPM_COMPARE_component                                                    ;              ;
;             |cmpr_6oi:auto_generated|           ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |g07_lab4_testbed|g07_debouncer:inst_4|lpm_compare_bounce0:inst1|lpm_compare:LPM_COMPARE_component|cmpr_6oi:auto_generated                            ;              ;
;       |lpm_counter_bounce1:inst6|               ; 35 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 24 (0)           ; |g07_lab4_testbed|g07_debouncer:inst_4|lpm_counter_bounce1:inst6                                                                                      ;              ;
;          |lpm_counter:LPM_COUNTER_component|    ; 35 (0)      ; 24 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (0)       ; 0 (0)             ; 24 (0)           ; |g07_lab4_testbed|g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component                                                    ;              ;
;             |cntr_lkl:auto_generated|           ; 35 (27)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (3)       ; 0 (0)             ; 24 (24)          ; |g07_lab4_testbed|g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated                            ;              ;
;                |cmpr_qdc:cmpr2|                 ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |g07_lab4_testbed|g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|cmpr_qdc:cmpr2             ;              ;
;    |g07_stack52:inst9|                          ; 215 (1)     ; 111 (1)                   ; 0 (0)         ; 3328        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 104 (0)      ; 3 (1)             ; 108 (0)          ; |g07_lab4_testbed|g07_stack52:inst9                                                                                                                   ;              ;
;       |busmux:inst105|                          ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst105                                                                                                    ;              ;
;          |lpm_mux:$00000|                       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst105|lpm_mux:$00000                                                                                     ;              ;
;             |mux_qmc:auto_generated|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst105|lpm_mux:$00000|mux_qmc:auto_generated                                                              ;              ;
;       |busmux:inst106|                          ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst106                                                                                                    ;              ;
;          |lpm_mux:$00000|                       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst106|lpm_mux:$00000                                                                                     ;              ;
;             |mux_qmc:auto_generated|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst106|lpm_mux:$00000|mux_qmc:auto_generated                                                              ;              ;
;       |busmux:inst107|                          ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst107                                                                                                    ;              ;
;          |lpm_mux:$00000|                       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst107|lpm_mux:$00000                                                                                     ;              ;
;             |mux_qmc:auto_generated|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst107|lpm_mux:$00000|mux_qmc:auto_generated                                                              ;              ;
;       |busmux:inst108|                          ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst108                                                                                                    ;              ;
;          |lpm_mux:$00000|                       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst108|lpm_mux:$00000                                                                                     ;              ;
;             |mux_qmc:auto_generated|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst108|lpm_mux:$00000|mux_qmc:auto_generated                                                              ;              ;
;       |busmux:inst109|                          ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst109                                                                                                    ;              ;
;          |lpm_mux:$00000|                       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst109|lpm_mux:$00000                                                                                     ;              ;
;             |mux_qmc:auto_generated|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst109|lpm_mux:$00000|mux_qmc:auto_generated                                                              ;              ;
;       |busmux:inst110|                          ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst110                                                                                                    ;              ;
;          |lpm_mux:$00000|                       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst110|lpm_mux:$00000                                                                                     ;              ;
;             |mux_qmc:auto_generated|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst110|lpm_mux:$00000|mux_qmc:auto_generated                                                              ;              ;
;       |busmux:inst111|                          ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst111                                                                                                    ;              ;
;          |lpm_mux:$00000|                       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst111|lpm_mux:$00000                                                                                     ;              ;
;             |mux_qmc:auto_generated|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst111|lpm_mux:$00000|mux_qmc:auto_generated                                                              ;              ;
;       |busmux:inst112|                          ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst112                                                                                                    ;              ;
;          |lpm_mux:$00000|                       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst112|lpm_mux:$00000                                                                                     ;              ;
;             |mux_qmc:auto_generated|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst112|lpm_mux:$00000|mux_qmc:auto_generated                                                              ;              ;
;       |busmux:inst113|                          ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst113                                                                                                    ;              ;
;          |lpm_mux:$00000|                       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst113|lpm_mux:$00000                                                                                     ;              ;
;             |mux_qmc:auto_generated|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst113|lpm_mux:$00000|mux_qmc:auto_generated                                                              ;              ;
;       |busmux:inst114|                          ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst114                                                                                                    ;              ;
;          |lpm_mux:$00000|                       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst114|lpm_mux:$00000                                                                                     ;              ;
;             |mux_qmc:auto_generated|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst114|lpm_mux:$00000|mux_qmc:auto_generated                                                              ;              ;
;       |busmux:inst115|                          ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst115                                                                                                    ;              ;
;          |lpm_mux:$00000|                       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst115|lpm_mux:$00000                                                                                     ;              ;
;             |mux_qmc:auto_generated|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst115|lpm_mux:$00000|mux_qmc:auto_generated                                                              ;              ;
;       |busmux:inst116|                          ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst116                                                                                                    ;              ;
;          |lpm_mux:$00000|                       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst116|lpm_mux:$00000                                                                                     ;              ;
;             |mux_qmc:auto_generated|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst116|lpm_mux:$00000|mux_qmc:auto_generated                                                              ;              ;
;       |busmux:inst117|                          ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst117                                                                                                    ;              ;
;          |lpm_mux:$00000|                       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst117|lpm_mux:$00000                                                                                     ;              ;
;             |mux_qmc:auto_generated|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst117|lpm_mux:$00000|mux_qmc:auto_generated                                                              ;              ;
;       |busmux:inst118|                          ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst118                                                                                                    ;              ;
;          |lpm_mux:$00000|                       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst118|lpm_mux:$00000                                                                                     ;              ;
;             |mux_qmc:auto_generated|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst118|lpm_mux:$00000|mux_qmc:auto_generated                                                              ;              ;
;       |busmux:inst119|                          ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst119                                                                                                    ;              ;
;          |lpm_mux:$00000|                       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst119|lpm_mux:$00000                                                                                     ;              ;
;             |mux_qmc:auto_generated|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst119|lpm_mux:$00000|mux_qmc:auto_generated                                                              ;              ;
;       |busmux:inst120|                          ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst120                                                                                                    ;              ;
;          |lpm_mux:$00000|                       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst120|lpm_mux:$00000                                                                                     ;              ;
;             |mux_qmc:auto_generated|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst120|lpm_mux:$00000|mux_qmc:auto_generated                                                              ;              ;
;       |busmux:inst121|                          ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst121                                                                                                    ;              ;
;          |lpm_mux:$00000|                       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst121|lpm_mux:$00000                                                                                     ;              ;
;             |mux_qmc:auto_generated|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst121|lpm_mux:$00000|mux_qmc:auto_generated                                                              ;              ;
;       |busmux:inst122|                          ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst122                                                                                                    ;              ;
;          |lpm_mux:$00000|                       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst122|lpm_mux:$00000                                                                                     ;              ;
;             |mux_qmc:auto_generated|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst122|lpm_mux:$00000|mux_qmc:auto_generated                                                              ;              ;
;       |busmux:inst123|                          ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst123                                                                                                    ;              ;
;          |lpm_mux:$00000|                       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst123|lpm_mux:$00000                                                                                     ;              ;
;             |mux_qmc:auto_generated|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst123|lpm_mux:$00000|mux_qmc:auto_generated                                                              ;              ;
;       |busmux:inst124|                          ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst124                                                                                                    ;              ;
;          |lpm_mux:$00000|                       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst124|lpm_mux:$00000                                                                                     ;              ;
;             |mux_qmc:auto_generated|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst124|lpm_mux:$00000|mux_qmc:auto_generated                                                              ;              ;
;       |busmux:inst125|                          ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst125                                                                                                    ;              ;
;          |lpm_mux:$00000|                       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst125|lpm_mux:$00000                                                                                     ;              ;
;             |mux_qmc:auto_generated|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst125|lpm_mux:$00000|mux_qmc:auto_generated                                                              ;              ;
;       |busmux:inst126|                          ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst126                                                                                                    ;              ;
;          |lpm_mux:$00000|                       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst126|lpm_mux:$00000                                                                                     ;              ;
;             |mux_qmc:auto_generated|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst126|lpm_mux:$00000|mux_qmc:auto_generated                                                              ;              ;
;       |busmux:inst127|                          ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst127                                                                                                    ;              ;
;          |lpm_mux:$00000|                       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst127|lpm_mux:$00000                                                                                     ;              ;
;             |mux_qmc:auto_generated|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst127|lpm_mux:$00000|mux_qmc:auto_generated                                                              ;              ;
;       |busmux:inst128|                          ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst128                                                                                                    ;              ;
;          |lpm_mux:$00000|                       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst128|lpm_mux:$00000                                                                                     ;              ;
;             |mux_qmc:auto_generated|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst128|lpm_mux:$00000|mux_qmc:auto_generated                                                              ;              ;
;       |busmux:inst129|                          ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst129                                                                                                    ;              ;
;          |lpm_mux:$00000|                       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst129|lpm_mux:$00000                                                                                     ;              ;
;             |mux_qmc:auto_generated|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst129|lpm_mux:$00000|mux_qmc:auto_generated                                                              ;              ;
;       |busmux:inst18|                           ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst18                                                                                                     ;              ;
;          |lpm_mux:$00000|                       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst18|lpm_mux:$00000                                                                                      ;              ;
;             |mux_qmc:auto_generated|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst18|lpm_mux:$00000|mux_qmc:auto_generated                                                               ;              ;
;       |busmux:inst19|                           ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst19                                                                                                     ;              ;
;          |lpm_mux:$00000|                       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst19|lpm_mux:$00000                                                                                      ;              ;
;             |mux_qmc:auto_generated|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst19|lpm_mux:$00000|mux_qmc:auto_generated                                                               ;              ;
;       |busmux:inst21|                           ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst21                                                                                                     ;              ;
;          |lpm_mux:$00000|                       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst21|lpm_mux:$00000                                                                                      ;              ;
;             |mux_qmc:auto_generated|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst21|lpm_mux:$00000|mux_qmc:auto_generated                                                               ;              ;
;       |busmux:inst22|                           ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst22                                                                                                     ;              ;
;          |lpm_mux:$00000|                       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst22|lpm_mux:$00000                                                                                      ;              ;
;             |mux_qmc:auto_generated|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst22|lpm_mux:$00000|mux_qmc:auto_generated                                                               ;              ;
;       |busmux:inst23|                           ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst23                                                                                                     ;              ;
;          |lpm_mux:$00000|                       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst23|lpm_mux:$00000                                                                                      ;              ;
;             |mux_qmc:auto_generated|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst23|lpm_mux:$00000|mux_qmc:auto_generated                                                               ;              ;
;       |busmux:inst25|                           ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst25                                                                                                     ;              ;
;          |lpm_mux:$00000|                       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst25|lpm_mux:$00000                                                                                      ;              ;
;             |mux_qmc:auto_generated|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst25|lpm_mux:$00000|mux_qmc:auto_generated                                                               ;              ;
;       |busmux:inst26|                           ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst26                                                                                                     ;              ;
;          |lpm_mux:$00000|                       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst26|lpm_mux:$00000                                                                                      ;              ;
;             |mux_qmc:auto_generated|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst26|lpm_mux:$00000|mux_qmc:auto_generated                                                               ;              ;
;       |busmux:inst27|                           ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst27                                                                                                     ;              ;
;          |lpm_mux:$00000|                       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst27|lpm_mux:$00000                                                                                      ;              ;
;             |mux_qmc:auto_generated|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst27|lpm_mux:$00000|mux_qmc:auto_generated                                                               ;              ;
;       |busmux:inst29|                           ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst29                                                                                                     ;              ;
;          |lpm_mux:$00000|                       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst29|lpm_mux:$00000                                                                                      ;              ;
;             |mux_qmc:auto_generated|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst29|lpm_mux:$00000|mux_qmc:auto_generated                                                               ;              ;
;       |busmux:inst30|                           ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst30                                                                                                     ;              ;
;          |lpm_mux:$00000|                       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst30|lpm_mux:$00000                                                                                      ;              ;
;             |mux_qmc:auto_generated|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst30|lpm_mux:$00000|mux_qmc:auto_generated                                                               ;              ;
;       |busmux:inst31|                           ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst31                                                                                                     ;              ;
;          |lpm_mux:$00000|                       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst31|lpm_mux:$00000                                                                                      ;              ;
;             |mux_qmc:auto_generated|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst31|lpm_mux:$00000|mux_qmc:auto_generated                                                               ;              ;
;       |busmux:inst33|                           ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst33                                                                                                     ;              ;
;          |lpm_mux:$00000|                       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst33|lpm_mux:$00000                                                                                      ;              ;
;             |mux_qmc:auto_generated|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst33|lpm_mux:$00000|mux_qmc:auto_generated                                                               ;              ;
;       |busmux:inst34|                           ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst34                                                                                                     ;              ;
;          |lpm_mux:$00000|                       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst34|lpm_mux:$00000                                                                                      ;              ;
;             |mux_qmc:auto_generated|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst34|lpm_mux:$00000|mux_qmc:auto_generated                                                               ;              ;
;       |busmux:inst35|                           ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst35                                                                                                     ;              ;
;          |lpm_mux:$00000|                       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst35|lpm_mux:$00000                                                                                      ;              ;
;             |mux_qmc:auto_generated|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst35|lpm_mux:$00000|mux_qmc:auto_generated                                                               ;              ;
;       |busmux:inst37|                           ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst37                                                                                                     ;              ;
;          |lpm_mux:$00000|                       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst37|lpm_mux:$00000                                                                                      ;              ;
;             |mux_qmc:auto_generated|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst37|lpm_mux:$00000|mux_qmc:auto_generated                                                               ;              ;
;       |busmux:inst38|                           ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst38                                                                                                     ;              ;
;          |lpm_mux:$00000|                       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst38|lpm_mux:$00000                                                                                      ;              ;
;             |mux_qmc:auto_generated|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst38|lpm_mux:$00000|mux_qmc:auto_generated                                                               ;              ;
;       |busmux:inst39|                           ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst39                                                                                                     ;              ;
;          |lpm_mux:$00000|                       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst39|lpm_mux:$00000                                                                                      ;              ;
;             |mux_qmc:auto_generated|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst39|lpm_mux:$00000|mux_qmc:auto_generated                                                               ;              ;
;       |busmux:inst41|                           ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst41                                                                                                     ;              ;
;          |lpm_mux:$00000|                       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst41|lpm_mux:$00000                                                                                      ;              ;
;             |mux_qmc:auto_generated|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst41|lpm_mux:$00000|mux_qmc:auto_generated                                                               ;              ;
;       |busmux:inst42|                           ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst42                                                                                                     ;              ;
;          |lpm_mux:$00000|                       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst42|lpm_mux:$00000                                                                                      ;              ;
;             |mux_qmc:auto_generated|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst42|lpm_mux:$00000|mux_qmc:auto_generated                                                               ;              ;
;       |busmux:inst43|                           ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst43                                                                                                     ;              ;
;          |lpm_mux:$00000|                       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst43|lpm_mux:$00000                                                                                      ;              ;
;             |mux_qmc:auto_generated|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst43|lpm_mux:$00000|mux_qmc:auto_generated                                                               ;              ;
;       |busmux:inst46|                           ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst46                                                                                                     ;              ;
;          |lpm_mux:$00000|                       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst46|lpm_mux:$00000                                                                                      ;              ;
;             |mux_qmc:auto_generated|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst46|lpm_mux:$00000|mux_qmc:auto_generated                                                               ;              ;
;       |busmux:inst47|                           ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst47                                                                                                     ;              ;
;          |lpm_mux:$00000|                       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst47|lpm_mux:$00000                                                                                      ;              ;
;             |mux_qmc:auto_generated|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst47|lpm_mux:$00000|mux_qmc:auto_generated                                                               ;              ;
;       |busmux:inst48|                           ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst48                                                                                                     ;              ;
;          |lpm_mux:$00000|                       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst48|lpm_mux:$00000                                                                                      ;              ;
;             |mux_qmc:auto_generated|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst48|lpm_mux:$00000|mux_qmc:auto_generated                                                               ;              ;
;       |busmux:inst52|                           ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst52                                                                                                     ;              ;
;          |lpm_mux:$00000|                       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst52|lpm_mux:$00000                                                                                      ;              ;
;             |mux_qmc:auto_generated|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst52|lpm_mux:$00000|mux_qmc:auto_generated                                                               ;              ;
;       |busmux:inst53|                           ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst53                                                                                                     ;              ;
;          |lpm_mux:$00000|                       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst53|lpm_mux:$00000                                                                                      ;              ;
;             |mux_qmc:auto_generated|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst53|lpm_mux:$00000|mux_qmc:auto_generated                                                               ;              ;
;       |busmux:inst54|                           ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst54                                                                                                     ;              ;
;          |lpm_mux:$00000|                       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst54|lpm_mux:$00000                                                                                      ;              ;
;             |mux_qmc:auto_generated|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst54|lpm_mux:$00000|mux_qmc:auto_generated                                                               ;              ;
;       |busmux:inst58|                           ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst58                                                                                                     ;              ;
;          |lpm_mux:$00000|                       ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst58|lpm_mux:$00000                                                                                      ;              ;
;             |mux_qmc:auto_generated|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|busmux:inst58|lpm_mux:$00000|mux_qmc:auto_generated                                                               ;              ;
;       |g07_pop_enable:inst104a|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3328        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|g07_pop_enable:inst104a                                                                                           ;              ;
;          |LUT:lut1|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3328        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1                                                                                  ;              ;
;             |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3328        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component                                                  ;              ;
;                |altsyncram_7q71:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3328        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated                   ;              ;
;       |lpm_compare0:inst1|                      ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_compare0:inst1                                                                                                ;              ;
;          |lpm_compare:LPM_COMPARE_component|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_compare0:inst1|lpm_compare:LPM_COMPARE_component                                                              ;              ;
;             |cmpr_mmi:auto_generated|           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_compare0:inst1|lpm_compare:LPM_COMPARE_component|cmpr_mmi:auto_generated                                      ;              ;
;       |lpm_compare52:inst17|                    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_compare52:inst17                                                                                              ;              ;
;          |lpm_compare:LPM_COMPARE_component|    ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_compare52:inst17|lpm_compare:LPM_COMPARE_component                                                            ;              ;
;             |cmpr_i7j:auto_generated|           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_compare52:inst17|lpm_compare:LPM_COMPARE_component|cmpr_i7j:auto_generated                                    ;              ;
;       |lpm_counter_stack:inst83|                ; 12 (0)      ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 1 (0)             ; 5 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_counter_stack:inst83                                                                                          ;              ;
;          |lpm_counter:LPM_COUNTER_component|    ; 12 (0)      ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 1 (0)             ; 5 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_counter_stack:inst83|lpm_counter:LPM_COUNTER_component                                                        ;              ;
;             |cntr_p5j:auto_generated|           ; 12 (12)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 5 (5)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_counter_stack:inst83|lpm_counter:LPM_COUNTER_component|cntr_p5j:auto_generated                                ;              ;
;       |lpm_ff:inst100|                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_ff:inst100                                                                                                    ;              ;
;       |lpm_ff:inst101|                          ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_ff:inst101                                                                                                    ;              ;
;       |lpm_ff:inst10|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_ff:inst10                                                                                                     ;              ;
;       |lpm_ff:inst11|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_ff:inst11                                                                                                     ;              ;
;       |lpm_ff:inst12|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_ff:inst12                                                                                                     ;              ;
;       |lpm_ff:inst13|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_ff:inst13                                                                                                     ;              ;
;       |lpm_ff:inst14|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_ff:inst14                                                                                                     ;              ;
;       |lpm_ff:inst15|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_ff:inst15                                                                                                     ;              ;
;       |lpm_ff:inst16|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_ff:inst16                                                                                                     ;              ;
;       |lpm_ff:inst20|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_ff:inst20                                                                                                     ;              ;
;       |lpm_ff:inst24|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_ff:inst24                                                                                                     ;              ;
;       |lpm_ff:inst28|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_ff:inst28                                                                                                     ;              ;
;       |lpm_ff:inst2|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_ff:inst2                                                                                                      ;              ;
;       |lpm_ff:inst32|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_ff:inst32                                                                                                     ;              ;
;       |lpm_ff:inst36|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_ff:inst36                                                                                                     ;              ;
;       |lpm_ff:inst3|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_ff:inst3                                                                                                      ;              ;
;       |lpm_ff:inst40|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_ff:inst40                                                                                                     ;              ;
;       |lpm_ff:inst44|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_ff:inst44                                                                                                     ;              ;
;       |lpm_ff:inst45|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_ff:inst45                                                                                                     ;              ;
;       |lpm_ff:inst49|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_ff:inst49                                                                                                     ;              ;
;       |lpm_ff:inst4|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_ff:inst4                                                                                                      ;              ;
;       |lpm_ff:inst50|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_ff:inst50                                                                                                     ;              ;
;       |lpm_ff:inst51|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_ff:inst51                                                                                                     ;              ;
;       |lpm_ff:inst55|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_ff:inst55                                                                                                     ;              ;
;       |lpm_ff:inst56|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_ff:inst56                                                                                                     ;              ;
;       |lpm_ff:inst57|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_ff:inst57                                                                                                     ;              ;
;       |lpm_ff:inst5|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_ff:inst5                                                                                                      ;              ;
;       |lpm_ff:inst61|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_ff:inst61                                                                                                     ;              ;
;       |lpm_ff:inst62|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_ff:inst62                                                                                                     ;              ;
;       |lpm_ff:inst63|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_ff:inst63                                                                                                     ;              ;
;       |lpm_ff:inst67|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_ff:inst67                                                                                                     ;              ;
;       |lpm_ff:inst68|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_ff:inst68                                                                                                     ;              ;
;       |lpm_ff:inst69|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_ff:inst69                                                                                                     ;              ;
;       |lpm_ff:inst6|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_ff:inst6                                                                                                      ;              ;
;       |lpm_ff:inst73|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_ff:inst73                                                                                                     ;              ;
;       |lpm_ff:inst74|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_ff:inst74                                                                                                     ;              ;
;       |lpm_ff:inst75|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_ff:inst75                                                                                                     ;              ;
;       |lpm_ff:inst79|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_ff:inst79                                                                                                     ;              ;
;       |lpm_ff:inst7|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_ff:inst7                                                                                                      ;              ;
;       |lpm_ff:inst80|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_ff:inst80                                                                                                     ;              ;
;       |lpm_ff:inst81|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_ff:inst81                                                                                                     ;              ;
;       |lpm_ff:inst85|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_ff:inst85                                                                                                     ;              ;
;       |lpm_ff:inst86|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_ff:inst86                                                                                                     ;              ;
;       |lpm_ff:inst87|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_ff:inst87                                                                                                     ;              ;
;       |lpm_ff:inst8|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_ff:inst8                                                                                                      ;              ;
;       |lpm_ff:inst91|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_ff:inst91                                                                                                     ;              ;
;       |lpm_ff:inst92|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_ff:inst92                                                                                                     ;              ;
;       |lpm_ff:inst93|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_ff:inst93                                                                                                     ;              ;
;       |lpm_ff:inst97|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_ff:inst97                                                                                                     ;              ;
;       |lpm_ff:inst99|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_ff:inst99                                                                                                     ;              ;
;       |lpm_ff:inst9|                            ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_ff:inst9                                                                                                      ;              ;
;       |lpm_ff:inst_0|                           ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_ff:inst_0                                                                                                     ;              ;
;       |lpm_mux2:inst64|                         ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_mux2:inst64                                                                                                   ;              ;
;          |lpm_mux:LPM_MUX_component|            ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_mux2:inst64|lpm_mux:LPM_MUX_component                                                                         ;              ;
;             |mux_83e:auto_generated|            ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_mux2:inst64|lpm_mux:LPM_MUX_component|mux_83e:auto_generated                                                  ;              ;
;       |lpm_mux_valueSelect:inst78|              ; 87 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 86 (0)       ; 0 (0)             ; 1 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_mux_valueSelect:inst78                                                                                        ;              ;
;          |lpm_mux:LPM_MUX_component|            ; 87 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 86 (0)       ; 0 (0)             ; 1 (0)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component                                                              ;              ;
;             |mux_v4e:auto_generated|            ; 87 (87)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 86 (86)      ; 0 (0)             ; 1 (1)            ; |g07_lab4_testbed|g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated                                       ;              ;
;    |lpm_divide0:inst4|                          ; 37 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 4 (0)            ; |g07_lab4_testbed|lpm_divide0:inst4                                                                                                                   ;              ;
;       |lpm_divide:LPM_DIVIDE_component|         ; 37 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 4 (0)            ; |g07_lab4_testbed|lpm_divide0:inst4|lpm_divide:LPM_DIVIDE_component                                                                                   ;              ;
;          |lpm_divide_grp:auto_generated|        ; 37 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 4 (0)            ; |g07_lab4_testbed|lpm_divide0:inst4|lpm_divide:LPM_DIVIDE_component|lpm_divide_grp:auto_generated                                                     ;              ;
;             |sign_div_unsign_bkh:divider|       ; 37 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (0)       ; 0 (0)             ; 4 (0)            ; |g07_lab4_testbed|lpm_divide0:inst4|lpm_divide:LPM_DIVIDE_component|lpm_divide_grp:auto_generated|sign_div_unsign_bkh:divider                         ;              ;
;                |alt_u_div_ove:divider|          ; 37 (37)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 4 (4)            ; |g07_lab4_testbed|lpm_divide0:inst4|lpm_divide:LPM_DIVIDE_component|lpm_divide_grp:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider   ;              ;
;    |lpm_divide10:inst20|                        ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |g07_lab4_testbed|lpm_divide10:inst20                                                                                                                 ;              ;
;       |lpm_divide:LPM_DIVIDE_component|         ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |g07_lab4_testbed|lpm_divide10:inst20|lpm_divide:LPM_DIVIDE_component                                                                                 ;              ;
;          |lpm_divide_erp:auto_generated|        ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |g07_lab4_testbed|lpm_divide10:inst20|lpm_divide:LPM_DIVIDE_component|lpm_divide_erp:auto_generated                                                   ;              ;
;             |sign_div_unsign_9kh:divider|       ; 9 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (0)        ; 0 (0)             ; 0 (0)            ; |g07_lab4_testbed|lpm_divide10:inst20|lpm_divide:LPM_DIVIDE_component|lpm_divide_erp:auto_generated|sign_div_unsign_9kh:divider                       ;              ;
;                |alt_u_div_kve:divider|          ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |g07_lab4_testbed|lpm_divide10:inst20|lpm_divide:LPM_DIVIDE_component|lpm_divide_erp:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider ;              ;
;    |lpm_ff:inst16|                              ; 31 (31)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 29 (29)          ; |g07_lab4_testbed|lpm_ff:inst16                                                                                                                       ;              ;
;    |lpm_mux_adr:inst3|                          ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |g07_lab4_testbed|lpm_mux_adr:inst3                                                                                                                   ;              ;
;       |lpm_mux:LPM_MUX_component|               ; 12 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 0 (0)            ; |g07_lab4_testbed|lpm_mux_adr:inst3|lpm_mux:LPM_MUX_component                                                                                         ;              ;
;          |mux_53e:auto_generated|               ; 12 (12)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 0 (0)            ; |g07_lab4_testbed|lpm_mux_adr:inst3|lpm_mux:LPM_MUX_component|mux_53e:auto_generated                                                                  ;              ;
+-------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                       ;
+------------------+----------+---------------+---------------+-----------------------+-----+
; Name             ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+------------------+----------+---------------+---------------+-----------------------+-----+
; rled             ; Output   ; --            ; --            ; --                    ; --  ;
; gled             ; Output   ; --            ; --            ; --                    ; --  ;
; LED1[6]          ; Output   ; --            ; --            ; --                    ; --  ;
; LED1[5]          ; Output   ; --            ; --            ; --                    ; --  ;
; LED1[4]          ; Output   ; --            ; --            ; --                    ; --  ;
; LED1[3]          ; Output   ; --            ; --            ; --                    ; --  ;
; LED1[2]          ; Output   ; --            ; --            ; --                    ; --  ;
; LED1[1]          ; Output   ; --            ; --            ; --                    ; --  ;
; LED1[0]          ; Output   ; --            ; --            ; --                    ; --  ;
; LED2[6]          ; Output   ; --            ; --            ; --                    ; --  ;
; LED2[5]          ; Output   ; --            ; --            ; --                    ; --  ;
; LED2[4]          ; Output   ; --            ; --            ; --                    ; --  ;
; LED2[3]          ; Output   ; --            ; --            ; --                    ; --  ;
; LED2[2]          ; Output   ; --            ; --            ; --                    ; --  ;
; LED2[1]          ; Output   ; --            ; --            ; --                    ; --  ;
; LED2[0]          ; Output   ; --            ; --            ; --                    ; --  ;
; LED3[6]          ; Output   ; --            ; --            ; --                    ; --  ;
; LED3[5]          ; Output   ; --            ; --            ; --                    ; --  ;
; LED3[4]          ; Output   ; --            ; --            ; --                    ; --  ;
; LED3[3]          ; Output   ; --            ; --            ; --                    ; --  ;
; LED3[2]          ; Output   ; --            ; --            ; --                    ; --  ;
; LED3[1]          ; Output   ; --            ; --            ; --                    ; --  ;
; LED3[0]          ; Output   ; --            ; --            ; --                    ; --  ;
; LED4[6]          ; Output   ; --            ; --            ; --                    ; --  ;
; LED4[5]          ; Output   ; --            ; --            ; --                    ; --  ;
; LED4[4]          ; Output   ; --            ; --            ; --                    ; --  ;
; LED4[3]          ; Output   ; --            ; --            ; --                    ; --  ;
; LED4[2]          ; Output   ; --            ; --            ; --                    ; --  ;
; LED4[1]          ; Output   ; --            ; --            ; --                    ; --  ;
; LED4[0]          ; Output   ; --            ; --            ; --                    ; --  ;
; adr_dips[4]      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; adr_dips[1]      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; adr_dips[0]      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; adr_dips[3]      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; adr_dips[2]      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; adr_dips[5]      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; clk              ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; mode_dips[1]     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; mode_dips[0]     ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; reset_btn        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; button           ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; request_deal_btn ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
+------------------+----------+---------------+---------------+-----------------------+-----+


+------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                   ;
+------------------------------------+-------------------+---------+
; Source Pin / Fanout                ; Pad To Core Index ; Setting ;
+------------------------------------+-------------------+---------+
; adr_dips[4]                        ;                   ;         ;
; adr_dips[1]                        ;                   ;         ;
; adr_dips[0]                        ;                   ;         ;
; adr_dips[3]                        ;                   ;         ;
; adr_dips[2]                        ;                   ;         ;
; adr_dips[5]                        ;                   ;         ;
; clk                                ;                   ;         ;
; mode_dips[1]                       ;                   ;         ;
; mode_dips[0]                       ;                   ;         ;
; reset_btn                          ;                   ;         ;
;      - g07_debouncer:inst_4|inst~0 ; 1                 ; 6       ;
; button                             ;                   ;         ;
;      - g07_debouncer:inst6|inst~0  ; 0                 ; 6       ;
; request_deal_btn                   ;                   ;         ;
;      - g07_debouncer:inst18|inst~0 ; 0                 ; 6       ;
+------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                               ;
+----------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                             ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; clk                                                                                                                              ; PIN_L1             ; 222     ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; g07_debouncer:inst18|lpm_compare_bounce0:inst1|lpm_compare:LPM_COMPARE_component|cmpr_6oi:auto_generated|aneb_result_wire[0]     ; LCCOMB_X37_Y12_N24 ; 2       ; Async. clear ; no     ; --                   ; --               ; --                        ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|_~0                     ; LCCOMB_X37_Y12_N26 ; 24      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_reg_bit1a[23]~0 ; LCCOMB_X37_Y12_N8  ; 24      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; g07_debouncer:inst6|lpm_compare_bounce0:inst1|lpm_compare:LPM_COMPARE_component|cmpr_6oi:auto_generated|aneb_result_wire[0]      ; LCCOMB_X29_Y20_N26 ; 1       ; Async. clear ; no     ; --                   ; --               ; --                        ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|_~0                      ; LCCOMB_X29_Y20_N8  ; 24      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_reg_bit1a[23]~0  ; LCCOMB_X29_Y20_N10 ; 24      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; g07_debouncer:inst_4|inst                                                                                                        ; LCFF_X32_Y21_N13   ; 116     ; Async. clear ; no     ; --                   ; --               ; --                        ;
; g07_debouncer:inst_4|lpm_compare_bounce0:inst1|lpm_compare:LPM_COMPARE_component|cmpr_6oi:auto_generated|aneb_result_wire[0]     ; LCCOMB_X32_Y21_N24 ; 1       ; Async. clear ; no     ; --                   ; --               ; --                        ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|_~0                     ; LCCOMB_X32_Y22_N16 ; 24      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_reg_bit1a[23]~0 ; LCCOMB_X31_Y21_N26 ; 24      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[0]         ; M4K_X41_Y19        ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[10]        ; M4K_X41_Y18        ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[11]        ; M4K_X41_Y18        ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[12]        ; M4K_X41_Y19        ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[13]        ; M4K_X41_Y19        ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[14]        ; M4K_X41_Y19        ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[15]        ; M4K_X41_Y19        ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[16]        ; M4K_X41_Y18        ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[17]        ; M4K_X41_Y18        ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[18]        ; M4K_X41_Y18        ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[19]        ; M4K_X41_Y18        ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[1]         ; M4K_X41_Y19        ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[20]        ; M4K_X41_Y18        ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[21]        ; M4K_X41_Y18        ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[22]        ; M4K_X41_Y18        ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[23]        ; M4K_X41_Y18        ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[24]        ; M4K_X41_Y18        ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[25]        ; M4K_X41_Y18        ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[26]        ; M4K_X41_Y18        ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[27]        ; M4K_X41_Y18        ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[28]        ; M4K_X41_Y18        ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[29]        ; M4K_X41_Y18        ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[2]         ; M4K_X41_Y19        ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[30]        ; M4K_X41_Y18        ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[31]        ; M4K_X41_Y18        ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[32]        ; M4K_X41_Y18        ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[33]        ; M4K_X41_Y18        ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[34]        ; M4K_X41_Y18        ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[35]        ; M4K_X41_Y18        ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[36]        ; M4K_X41_Y18        ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[37]        ; M4K_X41_Y18        ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[38]        ; M4K_X41_Y18        ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[39]        ; M4K_X41_Y18        ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[3]         ; M4K_X41_Y19        ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[40]        ; M4K_X41_Y18        ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[41]        ; M4K_X41_Y18        ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[42]        ; M4K_X41_Y18        ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[43]        ; M4K_X41_Y18        ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[44]        ; M4K_X41_Y18        ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[45]        ; M4K_X41_Y18        ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[46]        ; M4K_X41_Y18        ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[47]        ; M4K_X41_Y18        ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[48]        ; M4K_X41_Y19        ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[49]        ; M4K_X41_Y19        ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[4]         ; M4K_X41_Y19        ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[50]        ; M4K_X41_Y19        ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[51]        ; M4K_X41_Y19        ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[5]         ; M4K_X41_Y19        ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[6]         ; M4K_X41_Y19        ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[7]         ; M4K_X41_Y19        ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[8]         ; M4K_X41_Y18        ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[9]         ; M4K_X41_Y18        ; 2       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; g07_stack52:inst9|inst90                                                                                                         ; LCFF_X37_Y18_N31   ; 115     ; Clock enable ; no     ; --                   ; --               ; --                        ;
; inst17~0                                                                                                                         ; LCCOMB_X37_Y18_N28 ; 31      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                     ;
+------+----------+---------+----------------------+------------------+---------------------------+
; Name ; Location ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------+----------+---------+----------------------+------------------+---------------------------+
; clk  ; PIN_L1   ; 222     ; Global Clock         ; GCLK2            ; --                        ;
+------+----------+---------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                         ; Fan-Out ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; g07_debouncer:inst_4|inst                                                                                                                                    ; 116     ;
; g07_stack52:inst9|inst90                                                                                                                                     ; 115     ;
; ~GND                                                                                                                                                         ; 97      ;
; lpm_mux_adr:inst3|lpm_mux:LPM_MUX_component|mux_53e:auto_generated|result_node[1]~3                                                                          ; 51      ;
; lpm_mux_adr:inst3|lpm_mux:LPM_MUX_component|mux_53e:auto_generated|result_node[0]~5                                                                          ; 39      ;
; inst17~0                                                                                                                                                     ; 34      ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|_~0                                                 ; 24      ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_reg_bit1a[23]~0                             ; 24      ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|_~0                                                  ; 24      ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_reg_bit1a[23]~0                              ; 24      ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|_~0                                                 ; 24      ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_reg_bit1a[23]~0                             ; 24      ;
; lpm_mux_adr:inst3|lpm_mux:LPM_MUX_component|mux_53e:auto_generated|result_node[2]~9                                                                          ; 20      ;
; g07_stack52:inst9|lpm_counter_stack:inst83|lpm_counter:LPM_COUNTER_component|cntr_p5j:auto_generated|safe_q[5]                                               ; 19      ;
; lpm_divide0:inst4|lpm_divide:LPM_DIVIDE_component|lpm_divide_grp:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_5_result_int[6]~12 ; 16      ;
; g07_dealer_FSM:inst2|state.ENABLE_STACK                                                                                                                      ; 15      ;
; g07_stack52:inst9|lpm_counter_stack:inst83|lpm_counter:LPM_COUNTER_component|cntr_p5j:auto_generated|safe_q[4]                                               ; 15      ;
; g07_stack52:inst9|lpm_counter_stack:inst83|lpm_counter:LPM_COUNTER_component|cntr_p5j:auto_generated|safe_q[3]                                               ; 15      ;
; g07_stack52:inst9|lpm_counter_stack:inst83|lpm_counter:LPM_COUNTER_component|cntr_p5j:auto_generated|safe_q[0]                                               ; 15      ;
; g07_stack52:inst9|lpm_counter_stack:inst83|lpm_counter:LPM_COUNTER_component|cntr_p5j:auto_generated|safe_q[2]                                               ; 14      ;
; g07_stack52:inst9|lpm_counter_stack:inst83|lpm_counter:LPM_COUNTER_component|cntr_p5j:auto_generated|safe_q[1]                                               ; 14      ;
; lpm_mux_adr:inst3|lpm_mux:LPM_MUX_component|mux_53e:auto_generated|result_node[3]~7                                                                          ; 12      ;
; lpm_mux_adr:inst3|lpm_mux:LPM_MUX_component|mux_53e:auto_generated|result_node[4]~1                                                                          ; 10      ;
; g07_Modulo_13:instb|g07_adder:inst|g07_fullAdder:inst5|inst4~0                                                                                               ; 9       ;
; lpm_mux_adr:inst3|lpm_mux:LPM_MUX_component|mux_53e:auto_generated|result_node[5]~11                                                                         ; 9       ;
; g07_stack52:inst9|lpm_mux2:inst64|lpm_mux:LPM_MUX_component|mux_83e:auto_generated|result_node[6]~0                                                          ; 7       ;
; lpm_divide10:inst20|lpm_divide:LPM_DIVIDE_component|lpm_divide_erp:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[28]~4           ; 7       ;
; lpm_divide10:inst20|lpm_divide:LPM_DIVIDE_component|lpm_divide_erp:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[27]~3           ; 7       ;
; lpm_divide10:inst20|lpm_divide:LPM_DIVIDE_component|lpm_divide_erp:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[26]~2           ; 7       ;
; g07_debouncer:inst18|inst                                                                                                                                    ; 6       ;
; g07_debouncer:inst6|inst                                                                                                                                     ; 5       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|result_node[4]                                                 ; 5       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~72                                                           ; 5       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~60                                                           ; 5       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|result_node[4]~12                                              ; 5       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|result_node[5]~8                                               ; 5       ;
; lpm_ff:inst16|dffs[26]                                                                                                                                       ; 5       ;
; lpm_divide0:inst4|lpm_divide:LPM_DIVIDE_component|lpm_divide_grp:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_4_result_int[5]~10 ; 5       ;
; lpm_divide10:inst20|lpm_divide:LPM_DIVIDE_component|lpm_divide_erp:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|op_2~0                   ; 4       ;
; lpm_divide10:inst20|lpm_divide:LPM_DIVIDE_component|lpm_divide_erp:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|op_4~1                   ; 4       ;
; lpm_divide10:inst20|lpm_divide:LPM_DIVIDE_component|lpm_divide_erp:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|op_3~0                   ; 4       ;
; lpm_divide10:inst20|lpm_divide:LPM_DIVIDE_component|lpm_divide_erp:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[22]~1           ; 4       ;
; lpm_divide10:inst20|lpm_divide:LPM_DIVIDE_component|lpm_divide_erp:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|op_4~0                   ; 4       ;
; lpm_divide10:inst20|lpm_divide:LPM_DIVIDE_component|lpm_divide_erp:auto_generated|sign_div_unsign_9kh:divider|alt_u_div_kve:divider|StageOut[21]~0           ; 4       ;
; lpm_divide0:inst4|lpm_divide:LPM_DIVIDE_component|lpm_divide_grp:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|selnose[21]~1              ; 4       ;
; lpm_ff:inst16|dffs[27]                                                                                                                                       ; 4       ;
; lpm_divide0:inst4|lpm_divide:LPM_DIVIDE_component|lpm_divide_grp:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_3_result_int[4]~8  ; 4       ;
; lpm_ff:inst16|dffs[28]                                                                                                                                       ; 4       ;
; lpm_ff:inst16|dffs[29]                                                                                                                                       ; 4       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|cmpr_qdc:cmpr2|aneb_result_wire[0]~2                 ; 3       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|cmpr_qdc:cmpr2|aneb_result_wire[0]~2                ; 3       ;
; lpm_divide0:inst4|lpm_divide:LPM_DIVIDE_component|lpm_divide_grp:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[28]~12            ; 3       ;
; lpm_divide0:inst4|lpm_divide:LPM_DIVIDE_component|lpm_divide_grp:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[24]~11            ; 3       ;
; lpm_divide0:inst4|lpm_divide:LPM_DIVIDE_component|lpm_divide_grp:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[25]~10            ; 3       ;
; lpm_divide0:inst4|lpm_divide:LPM_DIVIDE_component|lpm_divide_grp:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[26]~9             ; 3       ;
; lpm_divide0:inst4|lpm_divide:LPM_DIVIDE_component|lpm_divide_grp:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[27]~8             ; 3       ;
; lpm_divide0:inst4|lpm_divide:LPM_DIVIDE_component|lpm_divide_grp:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|selnose[14]~0              ; 3       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[0]                                           ; 3       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[1]                                           ; 3       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[2]                                           ; 3       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[3]                                           ; 3       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[4]                                           ; 3       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[5]                                           ; 3       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[6]                                           ; 3       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[9]                                           ; 3       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[10]                                          ; 3       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[12]                                          ; 3       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[15]                                          ; 3       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[19]                                          ; 3       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[20]                                          ; 3       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[23]                                          ; 3       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[0]                                            ; 3       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[1]                                            ; 3       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[2]                                            ; 3       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[3]                                            ; 3       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[4]                                            ; 3       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[5]                                            ; 3       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[6]                                            ; 3       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[9]                                            ; 3       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[10]                                           ; 3       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[12]                                           ; 3       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[15]                                           ; 3       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[19]                                           ; 3       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[20]                                           ; 3       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[23]                                           ; 3       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[0]                                           ; 3       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[1]                                           ; 3       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[2]                                           ; 3       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[3]                                           ; 3       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[4]                                           ; 3       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[5]                                           ; 3       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[6]                                           ; 3       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[9]                                           ; 3       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[10]                                          ; 3       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[12]                                          ; 3       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[15]                                          ; 3       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[19]                                          ; 3       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[20]                                          ; 3       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[23]                                          ; 3       ;
; lpm_ff:inst16|dffs[0]                                                                                                                                        ; 3       ;
; lpm_ff:inst16|dffs[1]                                                                                                                                        ; 3       ;
; lpm_ff:inst16|dffs[2]                                                                                                                                        ; 3       ;
; lpm_ff:inst16|dffs[3]                                                                                                                                        ; 3       ;
; lpm_ff:inst16|dffs[4]                                                                                                                                        ; 3       ;
; lpm_ff:inst16|dffs[5]                                                                                                                                        ; 3       ;
; lpm_ff:inst16|dffs[6]                                                                                                                                        ; 3       ;
; lpm_ff:inst16|dffs[7]                                                                                                                                        ; 3       ;
; lpm_ff:inst16|dffs[8]                                                                                                                                        ; 3       ;
; lpm_ff:inst16|dffs[9]                                                                                                                                        ; 3       ;
; lpm_ff:inst16|dffs[10]                                                                                                                                       ; 3       ;
; lpm_ff:inst16|dffs[11]                                                                                                                                       ; 3       ;
; lpm_ff:inst16|dffs[12]                                                                                                                                       ; 3       ;
; lpm_ff:inst16|dffs[13]                                                                                                                                       ; 3       ;
; lpm_ff:inst16|dffs[14]                                                                                                                                       ; 3       ;
; g07_stack52:inst9|lpm_ff:inst6|dffs[0]                                                                                                                       ; 3       ;
; g07_stack52:inst9|lpm_ff:inst4|dffs[0]                                                                                                                       ; 3       ;
; g07_stack52:inst9|lpm_ff:inst5|dffs[0]                                                                                                                       ; 3       ;
; g07_stack52:inst9|lpm_ff:inst24|dffs[0]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst32|dffs[0]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst_0|dffs[0]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst11|dffs[0]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst36|dffs[0]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst28|dffs[0]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst9|dffs[0]                                                                                                                       ; 3       ;
; g07_stack52:inst9|lpm_ff:inst7|dffs[0]                                                                                                                       ; 3       ;
; g07_stack52:inst9|lpm_ff:inst8|dffs[0]                                                                                                                       ; 3       ;
; g07_stack52:inst9|lpm_ff:inst20|dffs[0]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst3|dffs[0]                                                                                                                       ; 3       ;
; g07_stack52:inst9|lpm_ff:inst2|dffs[0]                                                                                                                       ; 3       ;
; g07_stack52:inst9|lpm_ff:inst97|dffs[0]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst99|dffs[0]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst100|dffs[0]                                                                                                                     ; 3       ;
; g07_stack52:inst9|lpm_ff:inst69|dffs[0]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst63|dffs[0]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst67|dffs[0]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst68|dffs[0]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst79|dffs[0]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst73|dffs[0]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst74|dffs[0]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst75|dffs[0]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst87|dffs[0]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst91|dffs[0]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst92|dffs[0]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst93|dffs[0]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst81|dffs[0]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst86|dffs[0]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst80|dffs[0]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst85|dffs[0]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst45|dffs[0]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst15|dffs[0]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst44|dffs[0]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst16|dffs[0]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst51|dffs[0]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst55|dffs[0]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst49|dffs[0]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst50|dffs[0]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst14|dffs[0]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst12|dffs[0]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst13|dffs[0]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst40|dffs[0]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst61|dffs[0]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst62|dffs[0]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst56|dffs[0]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst57|dffs[0]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst97|dffs[1]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst99|dffs[1]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst100|dffs[1]                                                                                                                     ; 3       ;
; g07_stack52:inst9|lpm_ff:inst6|dffs[1]                                                                                                                       ; 3       ;
; g07_stack52:inst9|lpm_ff:inst4|dffs[1]                                                                                                                       ; 3       ;
; g07_stack52:inst9|lpm_ff:inst5|dffs[1]                                                                                                                       ; 3       ;
; g07_stack52:inst9|lpm_ff:inst24|dffs[1]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst20|dffs[1]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst2|dffs[1]                                                                                                                       ; 3       ;
; g07_stack52:inst9|lpm_ff:inst3|dffs[1]                                                                                                                       ; 3       ;
; g07_stack52:inst9|lpm_ff:inst32|dffs[1]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst_0|dffs[1]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst11|dffs[1]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst36|dffs[1]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst28|dffs[1]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst9|dffs[1]                                                                                                                       ; 3       ;
; g07_stack52:inst9|lpm_ff:inst7|dffs[1]                                                                                                                       ; 3       ;
; g07_stack52:inst9|lpm_ff:inst8|dffs[1]                                                                                                                       ; 3       ;
; g07_stack52:inst9|lpm_ff:inst79|dffs[1]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst73|dffs[1]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst74|dffs[1]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst75|dffs[1]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst69|dffs[1]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst63|dffs[1]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst67|dffs[1]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst68|dffs[1]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst87|dffs[1]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst91|dffs[1]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst92|dffs[1]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst93|dffs[1]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst81|dffs[1]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst86|dffs[1]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst80|dffs[1]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst85|dffs[1]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst14|dffs[1]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst12|dffs[1]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst13|dffs[1]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst40|dffs[1]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst45|dffs[1]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst15|dffs[1]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst44|dffs[1]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst16|dffs[1]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst56|dffs[1]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst57|dffs[1]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst61|dffs[1]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst62|dffs[1]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst50|dffs[1]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst55|dffs[1]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst49|dffs[1]                                                                                                                      ; 3       ;
; g07_stack52:inst9|lpm_ff:inst51|dffs[1]                                                                                                                      ; 3       ;
; lpm_divide0:inst4|lpm_divide:LPM_DIVIDE_component|lpm_divide_grp:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_2_result_int[3]~6  ; 3       ;
; g07_stack52:inst9|lpm_mux2:inst64|lpm_mux:LPM_MUX_component|mux_83e:auto_generated|result_node[5]~6                                                          ; 2       ;
; g07_stack52:inst9|lpm_mux2:inst64|lpm_mux:LPM_MUX_component|mux_83e:auto_generated|result_node[4]~5                                                          ; 2       ;
; g07_stack52:inst9|lpm_mux2:inst64|lpm_mux:LPM_MUX_component|mux_83e:auto_generated|result_node[3]~4                                                          ; 2       ;
; g07_stack52:inst9|lpm_mux2:inst64|lpm_mux:LPM_MUX_component|mux_83e:auto_generated|result_node[2]~3                                                          ; 2       ;
; g07_stack52:inst9|lpm_mux2:inst64|lpm_mux:LPM_MUX_component|mux_83e:auto_generated|result_node[1]~2                                                          ; 2       ;
; g07_stack52:inst9|lpm_mux2:inst64|lpm_mux:LPM_MUX_component|mux_83e:auto_generated|result_node[0]~1                                                          ; 2       ;
; g07_dealer_FSM:inst2|state.WAIT_LOW                                                                                                                          ; 2       ;
; g07_debouncer:inst18|lpm_compare_bounce0:inst1|lpm_compare:LPM_COMPARE_component|cmpr_6oi:auto_generated|aneb_result_wire[0]                                 ; 2       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|cmpr_qdc:cmpr2|aneb_result_wire[0]~2                ; 2       ;
; g07_debouncer:inst6|lpm_compare_bounce0:inst1|lpm_compare:LPM_COMPARE_component|cmpr_6oi:auto_generated|aneb_result_wire[0]~3                                ; 2       ;
; g07_debouncer:inst6|lpm_compare_bounce0:inst1|lpm_compare:LPM_COMPARE_component|cmpr_6oi:auto_generated|aneb_result_wire[0]~0                                ; 2       ;
; g07_debouncer:inst_4|lpm_compare_bounce0:inst1|lpm_compare:LPM_COMPARE_component|cmpr_6oi:auto_generated|aneb_result_wire[0]~3                               ; 2       ;
; g07_debouncer:inst_4|lpm_compare_bounce0:inst1|lpm_compare:LPM_COMPARE_component|cmpr_6oi:auto_generated|aneb_result_wire[0]~0                               ; 2       ;
; g07_dealer_FSM:inst2|state.WAIT_HIGH                                                                                                                         ; 2       ;
; g07_7_segment_decoder:inst5|Mux1~0                                                                                                                           ; 2       ;
; g07_7_segment_decoder:inst1|Mux3~0                                                                                                                           ; 2       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~57                                                           ; 2       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~36                                                           ; 2       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~33                                                           ; 2       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~30                                                           ; 2       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~20                                                           ; 2       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~19                                                           ; 2       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|result_node[5]~7                                               ; 2       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~18                                                           ; 2       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~12                                                           ; 2       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~11                                                           ; 2       ;
; lpm_divide0:inst4|lpm_divide:LPM_DIVIDE_component|lpm_divide_grp:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[21]~7             ; 2       ;
; lpm_divide0:inst4|lpm_divide:LPM_DIVIDE_component|lpm_divide_grp:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[18]~6             ; 2       ;
; lpm_divide0:inst4|lpm_divide:LPM_DIVIDE_component|lpm_divide_grp:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[19]~5             ; 2       ;
; lpm_divide0:inst4|lpm_divide:LPM_DIVIDE_component|lpm_divide_grp:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[20]~4             ; 2       ;
; lpm_divide0:inst4|lpm_divide:LPM_DIVIDE_component|lpm_divide_grp:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[14]~3             ; 2       ;
; lpm_divide0:inst4|lpm_divide:LPM_DIVIDE_component|lpm_divide_grp:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[12]~2             ; 2       ;
; lpm_divide0:inst4|lpm_divide:LPM_DIVIDE_component|lpm_divide_grp:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[13]~1             ; 2       ;
; lpm_divide0:inst4|lpm_divide:LPM_DIVIDE_component|lpm_divide_grp:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|StageOut[6]~0              ; 2       ;
; g07_stack52:inst9|lpm_compare0:inst1|lpm_compare:LPM_COMPARE_component|cmpr_mmi:auto_generated|aneb_result_wire[0]                                           ; 2       ;
; g07_stack52:inst9|lpm_compare0:inst1|lpm_compare:LPM_COMPARE_component|cmpr_mmi:auto_generated|aneb_result_wire[0]~0                                         ; 2       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[7]                                           ; 2       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[8]                                           ; 2       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[11]                                          ; 2       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[13]                                          ; 2       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[14]                                          ; 2       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[16]                                          ; 2       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[17]                                          ; 2       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[18]                                          ; 2       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[21]                                          ; 2       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[22]                                          ; 2       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[7]                                            ; 2       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[8]                                            ; 2       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[11]                                           ; 2       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[13]                                           ; 2       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[14]                                           ; 2       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[16]                                           ; 2       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[17]                                           ; 2       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[18]                                           ; 2       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[21]                                           ; 2       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[22]                                           ; 2       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[7]                                           ; 2       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[8]                                           ; 2       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[11]                                          ; 2       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[13]                                          ; 2       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[14]                                          ; 2       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[16]                                          ; 2       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[17]                                          ; 2       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[18]                                          ; 2       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[21]                                          ; 2       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|safe_q[22]                                          ; 2       ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[13]                                    ; 2       ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[14]                                    ; 2       ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[15]                                    ; 2       ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[48]                                    ; 2       ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[49]                                    ; 2       ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[50]                                    ; 2       ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[51]                                    ; 2       ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[1]                                     ; 2       ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[2]                                     ; 2       ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[3]                                     ; 2       ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[4]                                     ; 2       ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[5]                                     ; 2       ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[6]                                     ; 2       ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[7]                                     ; 2       ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[12]                                    ; 2       ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[0]                                     ; 2       ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[21]                                    ; 2       ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[22]                                    ; 2       ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[23]                                    ; 2       ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[24]                                    ; 2       ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[25]                                    ; 2       ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[26]                                    ; 2       ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[27]                                    ; 2       ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[28]                                    ; 2       ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[29]                                    ; 2       ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[30]                                    ; 2       ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[31]                                    ; 2       ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[32]                                    ; 2       ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[33]                                    ; 2       ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[34]                                    ; 2       ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[35]                                    ; 2       ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[36]                                    ; 2       ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[37]                                    ; 2       ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[38]                                    ; 2       ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[39]                                    ; 2       ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[40]                                    ; 2       ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[41]                                    ; 2       ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[42]                                    ; 2       ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[43]                                    ; 2       ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[44]                                    ; 2       ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[45]                                    ; 2       ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[46]                                    ; 2       ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[47]                                    ; 2       ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[9]                                     ; 2       ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[10]                                    ; 2       ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[11]                                    ; 2       ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[16]                                    ; 2       ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[17]                                    ; 2       ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[18]                                    ; 2       ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[19]                                    ; 2       ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[20]                                    ; 2       ;
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|q_a[8]                                     ; 2       ;
; lpm_ff:inst16|dffs[15]                                                                                                                                       ; 2       ;
; lpm_ff:inst16|dffs[16]                                                                                                                                       ; 2       ;
; lpm_ff:inst16|dffs[17]                                                                                                                                       ; 2       ;
; lpm_ff:inst16|dffs[18]                                                                                                                                       ; 2       ;
; lpm_ff:inst16|dffs[19]                                                                                                                                       ; 2       ;
; lpm_ff:inst16|dffs[20]                                                                                                                                       ; 2       ;
; lpm_ff:inst16|dffs[21]                                                                                                                                       ; 2       ;
; lpm_ff:inst16|dffs[22]                                                                                                                                       ; 2       ;
; lpm_ff:inst16|dffs[23]                                                                                                                                       ; 2       ;
; lpm_ff:inst16|dffs[24]                                                                                                                                       ; 2       ;
; lpm_ff:inst16|dffs[25]                                                                                                                                       ; 2       ;
; g07_stack52:inst9|lpm_ff:inst10|dffs[0]                                                                                                                      ; 2       ;
; g07_stack52:inst9|lpm_ff:inst101|dffs[0]                                                                                                                     ; 2       ;
; g07_stack52:inst9|lpm_ff:inst101|dffs[1]                                                                                                                     ; 2       ;
; g07_stack52:inst9|lpm_ff:inst10|dffs[1]                                                                                                                      ; 2       ;
; lpm_divide0:inst4|lpm_divide:LPM_DIVIDE_component|lpm_divide_grp:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_5_result_int[5]~10 ; 2       ;
; lpm_divide0:inst4|lpm_divide:LPM_DIVIDE_component|lpm_divide_grp:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_5_result_int[4]~8  ; 2       ;
; lpm_divide0:inst4|lpm_divide:LPM_DIVIDE_component|lpm_divide_grp:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_5_result_int[3]~6  ; 2       ;
; lpm_divide0:inst4|lpm_divide:LPM_DIVIDE_component|lpm_divide_grp:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_5_result_int[2]~4  ; 2       ;
; lpm_divide0:inst4|lpm_divide:LPM_DIVIDE_component|lpm_divide_grp:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_5_result_int[1]~2  ; 2       ;
; lpm_divide0:inst4|lpm_divide:LPM_DIVIDE_component|lpm_divide_grp:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_5_result_int[0]~0  ; 2       ;
; lpm_ff:inst16|dffs[30]                                                                                                                                       ; 2       ;
; request_deal_btn                                                                                                                                             ; 1       ;
; button                                                                                                                                                       ; 1       ;
; reset_btn                                                                                                                                                    ; 1       ;
; mode_dips[0]                                                                                                                                                 ; 1       ;
; mode_dips[1]                                                                                                                                                 ; 1       ;
; adr_dips[5]                                                                                                                                                  ; 1       ;
; adr_dips[2]                                                                                                                                                  ; 1       ;
; adr_dips[3]                                                                                                                                                  ; 1       ;
; adr_dips[0]                                                                                                                                                  ; 1       ;
; adr_dips[1]                                                                                                                                                  ; 1       ;
; adr_dips[4]                                                                                                                                                  ; 1       ;
; g07_debouncer:inst18|inst~0                                                                                                                                  ; 1       ;
; g07_debouncer:inst6|inst~0                                                                                                                                   ; 1       ;
; g07_debouncer:inst_4|inst~0                                                                                                                                  ; 1       ;
; g07_7_segment_decoder:inst12|Mux5~9                                                                                                                          ; 1       ;
; g07_7_segment_decoder:inst12|Mux5~3                                                                                                                          ; 1       ;
; g07_7_segment_decoder:inst12|Mux4~6                                                                                                                          ; 1       ;
; g07_7_segment_decoder:inst12|Mux4~3                                                                                                                          ; 1       ;
; g07_dealer_FSM:inst2|Selector0~0                                                                                                                             ; 1       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|cmpr_qdc:cmpr2|aneb_result_wire[0]~7                ; 1       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|cmpr_qdc:cmpr2|aneb_result_wire[0]~6                ; 1       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|cmpr_qdc:cmpr2|aneb_result_wire[0]~5                ; 1       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|cmpr_qdc:cmpr2|aneb_result_wire[0]~4                ; 1       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|cmpr_qdc:cmpr2|aneb_result_wire[0]~3                ; 1       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|cmpr_qdc:cmpr2|aneb_result_wire[0]~7                 ; 1       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|cmpr_qdc:cmpr2|aneb_result_wire[0]~6                 ; 1       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|cmpr_qdc:cmpr2|aneb_result_wire[0]~5                 ; 1       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|cmpr_qdc:cmpr2|aneb_result_wire[0]~4                 ; 1       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|cmpr_qdc:cmpr2|aneb_result_wire[0]~3                 ; 1       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|cmpr_qdc:cmpr2|aneb_result_wire[0]~7                ; 1       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|cmpr_qdc:cmpr2|aneb_result_wire[0]~6                ; 1       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|cmpr_qdc:cmpr2|aneb_result_wire[0]~5                ; 1       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|cmpr_qdc:cmpr2|aneb_result_wire[0]~4                ; 1       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|cmpr_qdc:cmpr2|aneb_result_wire[0]~3                ; 1       ;
; g07_dealer_FSM:inst2|Selector1~0                                                                                                                             ; 1       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|cmpr_qdc:cmpr2|aneb_result_wire[0]~1                ; 1       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|cmpr_qdc:cmpr2|aneb_result_wire[0]~0                ; 1       ;
; g07_debouncer:inst18|lpm_compare_bounce0:inst1|lpm_compare:LPM_COMPARE_component|cmpr_6oi:auto_generated|aneb_result_wire[0]~3                               ; 1       ;
; g07_debouncer:inst18|lpm_compare_bounce0:inst1|lpm_compare:LPM_COMPARE_component|cmpr_6oi:auto_generated|aneb_result_wire[0]~2                               ; 1       ;
; g07_debouncer:inst18|lpm_compare_bounce0:inst1|lpm_compare:LPM_COMPARE_component|cmpr_6oi:auto_generated|aneb_result_wire[0]~1                               ; 1       ;
; g07_debouncer:inst18|lpm_compare_bounce0:inst1|lpm_compare:LPM_COMPARE_component|cmpr_6oi:auto_generated|aneb_result_wire[0]~0                               ; 1       ;
; g07_debouncer:inst6|lpm_compare_bounce0:inst1|lpm_compare:LPM_COMPARE_component|cmpr_6oi:auto_generated|aneb_result_wire[0]                                  ; 1       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|cmpr_qdc:cmpr2|aneb_result_wire[0]~1                 ; 1       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|cmpr_qdc:cmpr2|aneb_result_wire[0]~0                 ; 1       ;
; g07_debouncer:inst6|lpm_compare_bounce0:inst1|lpm_compare:LPM_COMPARE_component|cmpr_6oi:auto_generated|aneb_result_wire[0]~2                                ; 1       ;
; g07_debouncer:inst6|lpm_compare_bounce0:inst1|lpm_compare:LPM_COMPARE_component|cmpr_6oi:auto_generated|aneb_result_wire[0]~1                                ; 1       ;
; g07_debouncer:inst_4|lpm_compare_bounce0:inst1|lpm_compare:LPM_COMPARE_component|cmpr_6oi:auto_generated|aneb_result_wire[0]                                 ; 1       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|cmpr_qdc:cmpr2|aneb_result_wire[0]~1                ; 1       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|cmpr_qdc:cmpr2|aneb_result_wire[0]~0                ; 1       ;
; g07_debouncer:inst_4|lpm_compare_bounce0:inst1|lpm_compare:LPM_COMPARE_component|cmpr_6oi:auto_generated|aneb_result_wire[0]~2                               ; 1       ;
; g07_debouncer:inst_4|lpm_compare_bounce0:inst1|lpm_compare:LPM_COMPARE_component|cmpr_6oi:auto_generated|aneb_result_wire[0]~1                               ; 1       ;
; g07_stack52:inst9|busmux:inst108|lpm_mux:$00000|mux_qmc:auto_generated|result_node[0]~1                                                                      ; 1       ;
; g07_stack52:inst9|busmux:inst21|lpm_mux:$00000|mux_qmc:auto_generated|result_node[0]~1                                                                       ; 1       ;
; g07_stack52:inst9|busmux:inst107|lpm_mux:$00000|mux_qmc:auto_generated|result_node[0]~1                                                                      ; 1       ;
; g07_stack52:inst9|busmux:inst22|lpm_mux:$00000|mux_qmc:auto_generated|result_node[0]~1                                                                       ; 1       ;
; g07_stack52:inst9|busmux:inst26|lpm_mux:$00000|mux_qmc:auto_generated|result_node[0]~1                                                                       ; 1       ;
; g07_stack52:inst9|busmux:inst111|lpm_mux:$00000|mux_qmc:auto_generated|result_node[0]~1                                                                      ; 1       ;
; g07_stack52:inst9|busmux:inst27|lpm_mux:$00000|mux_qmc:auto_generated|result_node[0]~1                                                                       ; 1       ;
; g07_stack52:inst9|busmux:inst112|lpm_mux:$00000|mux_qmc:auto_generated|result_node[0]~1                                                                      ; 1       ;
; g07_stack52:inst9|busmux:inst109|lpm_mux:$00000|mux_qmc:auto_generated|result_node[0]~1                                                                      ; 1       ;
; g07_stack52:inst9|busmux:inst110|lpm_mux:$00000|mux_qmc:auto_generated|result_node[0]~1                                                                      ; 1       ;
; g07_stack52:inst9|busmux:inst23|lpm_mux:$00000|mux_qmc:auto_generated|result_node[0]~1                                                                       ; 1       ;
; g07_stack52:inst9|busmux:inst25|lpm_mux:$00000|mux_qmc:auto_generated|result_node[0]~1                                                                       ; 1       ;
; g07_stack52:inst9|busmux:inst106|lpm_mux:$00000|mux_qmc:auto_generated|result_node[0]~1                                                                      ; 1       ;
; g07_stack52:inst9|busmux:inst18|lpm_mux:$00000|mux_qmc:auto_generated|result_node[0]~0                                                                       ; 1       ;
; g07_stack52:inst9|busmux:inst19|lpm_mux:$00000|mux_qmc:auto_generated|result_node[0]~1                                                                       ; 1       ;
; g07_stack52:inst9|busmux:inst105|lpm_mux:$00000|mux_qmc:auto_generated|result_node[0]~1                                                                      ; 1       ;
; g07_stack52:inst9|busmux:inst58|lpm_mux:$00000|mux_qmc:auto_generated|result_node[0]~1                                                                       ; 1       ;
; g07_stack52:inst9|busmux:inst53|lpm_mux:$00000|mux_qmc:auto_generated|result_node[0]~1                                                                       ; 1       ;
; g07_stack52:inst9|busmux:inst129|lpm_mux:$00000|mux_qmc:auto_generated|result_node[0]~1                                                                      ; 1       ;
; g07_stack52:inst9|busmux:inst54|lpm_mux:$00000|mux_qmc:auto_generated|result_node[0]~1                                                                       ; 1       ;
; g07_stack52:inst9|busmux:inst122|lpm_mux:$00000|mux_qmc:auto_generated|result_node[0]~1                                                                      ; 1       ;
; g07_stack52:inst9|busmux:inst39|lpm_mux:$00000|mux_qmc:auto_generated|result_node[0]~1                                                                       ; 1       ;
; g07_stack52:inst9|busmux:inst121|lpm_mux:$00000|mux_qmc:auto_generated|result_node[0]~1                                                                      ; 1       ;
; g07_stack52:inst9|busmux:inst41|lpm_mux:$00000|mux_qmc:auto_generated|result_node[0]~1                                                                       ; 1       ;
; g07_stack52:inst9|busmux:inst124|lpm_mux:$00000|mux_qmc:auto_generated|result_node[0]~1                                                                      ; 1       ;
; g07_stack52:inst9|busmux:inst42|lpm_mux:$00000|mux_qmc:auto_generated|result_node[0]~1                                                                       ; 1       ;
; g07_stack52:inst9|busmux:inst123|lpm_mux:$00000|mux_qmc:auto_generated|result_node[0]~1                                                                      ; 1       ;
; g07_stack52:inst9|busmux:inst43|lpm_mux:$00000|mux_qmc:auto_generated|result_node[0]~1                                                                       ; 1       ;
; g07_stack52:inst9|busmux:inst48|lpm_mux:$00000|mux_qmc:auto_generated|result_node[0]~1                                                                       ; 1       ;
; g07_stack52:inst9|busmux:inst127|lpm_mux:$00000|mux_qmc:auto_generated|result_node[0]~1                                                                      ; 1       ;
; g07_stack52:inst9|busmux:inst52|lpm_mux:$00000|mux_qmc:auto_generated|result_node[0]~1                                                                       ; 1       ;
; g07_stack52:inst9|busmux:inst128|lpm_mux:$00000|mux_qmc:auto_generated|result_node[0]~1                                                                      ; 1       ;
; g07_stack52:inst9|busmux:inst125|lpm_mux:$00000|mux_qmc:auto_generated|result_node[0]~1                                                                      ; 1       ;
; g07_stack52:inst9|busmux:inst126|lpm_mux:$00000|mux_qmc:auto_generated|result_node[0]~1                                                                      ; 1       ;
; g07_stack52:inst9|busmux:inst46|lpm_mux:$00000|mux_qmc:auto_generated|result_node[0]~1                                                                       ; 1       ;
; g07_stack52:inst9|busmux:inst47|lpm_mux:$00000|mux_qmc:auto_generated|result_node[0]~1                                                                       ; 1       ;
; g07_stack52:inst9|busmux:inst116|lpm_mux:$00000|mux_qmc:auto_generated|result_node[0]~1                                                                      ; 1       ;
; g07_stack52:inst9|busmux:inst31|lpm_mux:$00000|mux_qmc:auto_generated|result_node[0]~1                                                                       ; 1       ;
; g07_stack52:inst9|busmux:inst115|lpm_mux:$00000|mux_qmc:auto_generated|result_node[0]~1                                                                      ; 1       ;
; g07_stack52:inst9|busmux:inst33|lpm_mux:$00000|mux_qmc:auto_generated|result_node[0]~1                                                                       ; 1       ;
; g07_stack52:inst9|busmux:inst35|lpm_mux:$00000|mux_qmc:auto_generated|result_node[0]~1                                                                       ; 1       ;
; g07_stack52:inst9|busmux:inst118|lpm_mux:$00000|mux_qmc:auto_generated|result_node[0]~1                                                                      ; 1       ;
; g07_stack52:inst9|busmux:inst34|lpm_mux:$00000|mux_qmc:auto_generated|result_node[0]~1                                                                       ; 1       ;
; g07_stack52:inst9|busmux:inst117|lpm_mux:$00000|mux_qmc:auto_generated|result_node[0]~1                                                                      ; 1       ;
; g07_stack52:inst9|busmux:inst114|lpm_mux:$00000|mux_qmc:auto_generated|result_node[0]~1                                                                      ; 1       ;
; g07_stack52:inst9|busmux:inst29|lpm_mux:$00000|mux_qmc:auto_generated|result_node[0]~1                                                                       ; 1       ;
; g07_stack52:inst9|busmux:inst113|lpm_mux:$00000|mux_qmc:auto_generated|result_node[0]~1                                                                      ; 1       ;
; g07_stack52:inst9|busmux:inst30|lpm_mux:$00000|mux_qmc:auto_generated|result_node[0]~1                                                                       ; 1       ;
; g07_stack52:inst9|busmux:inst38|lpm_mux:$00000|mux_qmc:auto_generated|result_node[0]~1                                                                       ; 1       ;
; g07_stack52:inst9|busmux:inst120|lpm_mux:$00000|mux_qmc:auto_generated|result_node[0]~1                                                                      ; 1       ;
; g07_stack52:inst9|busmux:inst37|lpm_mux:$00000|mux_qmc:auto_generated|result_node[0]~1                                                                       ; 1       ;
; g07_stack52:inst9|busmux:inst119|lpm_mux:$00000|mux_qmc:auto_generated|result_node[0]~1                                                                      ; 1       ;
; g07_stack52:inst9|busmux:inst58|lpm_mux:$00000|mux_qmc:auto_generated|result_node[1]~0                                                                       ; 1       ;
; g07_stack52:inst9|busmux:inst53|lpm_mux:$00000|mux_qmc:auto_generated|result_node[1]~0                                                                       ; 1       ;
; g07_stack52:inst9|busmux:inst129|lpm_mux:$00000|mux_qmc:auto_generated|result_node[1]~0                                                                      ; 1       ;
; g07_stack52:inst9|busmux:inst54|lpm_mux:$00000|mux_qmc:auto_generated|result_node[1]~0                                                                       ; 1       ;
; g07_stack52:inst9|busmux:inst108|lpm_mux:$00000|mux_qmc:auto_generated|result_node[1]~0                                                                      ; 1       ;
; g07_stack52:inst9|busmux:inst21|lpm_mux:$00000|mux_qmc:auto_generated|result_node[1]~0                                                                       ; 1       ;
; g07_stack52:inst9|busmux:inst107|lpm_mux:$00000|mux_qmc:auto_generated|result_node[1]~0                                                                      ; 1       ;
; g07_stack52:inst9|busmux:inst22|lpm_mux:$00000|mux_qmc:auto_generated|result_node[1]~0                                                                       ; 1       ;
; g07_stack52:inst9|busmux:inst106|lpm_mux:$00000|mux_qmc:auto_generated|result_node[1]~0                                                                      ; 1       ;
; g07_stack52:inst9|busmux:inst18|lpm_mux:$00000|mux_qmc:auto_generated|result_node[1]                                                                         ; 1       ;
; g07_stack52:inst9|busmux:inst105|lpm_mux:$00000|mux_qmc:auto_generated|result_node[1]~0                                                                      ; 1       ;
; g07_stack52:inst9|busmux:inst19|lpm_mux:$00000|mux_qmc:auto_generated|result_node[1]~0                                                                       ; 1       ;
; g07_stack52:inst9|busmux:inst26|lpm_mux:$00000|mux_qmc:auto_generated|result_node[1]~0                                                                       ; 1       ;
; g07_stack52:inst9|busmux:inst111|lpm_mux:$00000|mux_qmc:auto_generated|result_node[1]~0                                                                      ; 1       ;
; g07_stack52:inst9|busmux:inst27|lpm_mux:$00000|mux_qmc:auto_generated|result_node[1]~0                                                                       ; 1       ;
; g07_stack52:inst9|busmux:inst112|lpm_mux:$00000|mux_qmc:auto_generated|result_node[1]~0                                                                      ; 1       ;
; g07_stack52:inst9|busmux:inst109|lpm_mux:$00000|mux_qmc:auto_generated|result_node[1]~0                                                                      ; 1       ;
; g07_stack52:inst9|busmux:inst110|lpm_mux:$00000|mux_qmc:auto_generated|result_node[1]~0                                                                      ; 1       ;
; g07_stack52:inst9|busmux:inst23|lpm_mux:$00000|mux_qmc:auto_generated|result_node[1]~0                                                                       ; 1       ;
; g07_stack52:inst9|busmux:inst25|lpm_mux:$00000|mux_qmc:auto_generated|result_node[1]~0                                                                       ; 1       ;
; g07_stack52:inst9|busmux:inst124|lpm_mux:$00000|mux_qmc:auto_generated|result_node[1]~0                                                                      ; 1       ;
; g07_stack52:inst9|busmux:inst42|lpm_mux:$00000|mux_qmc:auto_generated|result_node[1]~0                                                                       ; 1       ;
; g07_stack52:inst9|busmux:inst123|lpm_mux:$00000|mux_qmc:auto_generated|result_node[1]~0                                                                      ; 1       ;
; g07_stack52:inst9|busmux:inst43|lpm_mux:$00000|mux_qmc:auto_generated|result_node[1]~0                                                                       ; 1       ;
; g07_stack52:inst9|busmux:inst122|lpm_mux:$00000|mux_qmc:auto_generated|result_node[1]~0                                                                      ; 1       ;
; g07_stack52:inst9|busmux:inst39|lpm_mux:$00000|mux_qmc:auto_generated|result_node[1]~0                                                                       ; 1       ;
; g07_stack52:inst9|busmux:inst121|lpm_mux:$00000|mux_qmc:auto_generated|result_node[1]~0                                                                      ; 1       ;
; g07_stack52:inst9|busmux:inst41|lpm_mux:$00000|mux_qmc:auto_generated|result_node[1]~0                                                                       ; 1       ;
; g07_stack52:inst9|busmux:inst48|lpm_mux:$00000|mux_qmc:auto_generated|result_node[1]~0                                                                       ; 1       ;
; g07_stack52:inst9|busmux:inst127|lpm_mux:$00000|mux_qmc:auto_generated|result_node[1]~0                                                                      ; 1       ;
; g07_stack52:inst9|busmux:inst52|lpm_mux:$00000|mux_qmc:auto_generated|result_node[1]~0                                                                       ; 1       ;
; g07_stack52:inst9|busmux:inst128|lpm_mux:$00000|mux_qmc:auto_generated|result_node[1]~0                                                                      ; 1       ;
; g07_stack52:inst9|busmux:inst125|lpm_mux:$00000|mux_qmc:auto_generated|result_node[1]~0                                                                      ; 1       ;
; g07_stack52:inst9|busmux:inst126|lpm_mux:$00000|mux_qmc:auto_generated|result_node[1]~0                                                                      ; 1       ;
; g07_stack52:inst9|busmux:inst46|lpm_mux:$00000|mux_qmc:auto_generated|result_node[1]~0                                                                       ; 1       ;
; g07_stack52:inst9|busmux:inst47|lpm_mux:$00000|mux_qmc:auto_generated|result_node[1]~0                                                                       ; 1       ;
; g07_stack52:inst9|busmux:inst114|lpm_mux:$00000|mux_qmc:auto_generated|result_node[1]~0                                                                      ; 1       ;
; g07_stack52:inst9|busmux:inst29|lpm_mux:$00000|mux_qmc:auto_generated|result_node[1]~0                                                                       ; 1       ;
; g07_stack52:inst9|busmux:inst113|lpm_mux:$00000|mux_qmc:auto_generated|result_node[1]~0                                                                      ; 1       ;
; g07_stack52:inst9|busmux:inst30|lpm_mux:$00000|mux_qmc:auto_generated|result_node[1]~0                                                                       ; 1       ;
; g07_stack52:inst9|busmux:inst116|lpm_mux:$00000|mux_qmc:auto_generated|result_node[1]~0                                                                      ; 1       ;
; g07_stack52:inst9|busmux:inst31|lpm_mux:$00000|mux_qmc:auto_generated|result_node[1]~0                                                                       ; 1       ;
; g07_stack52:inst9|busmux:inst115|lpm_mux:$00000|mux_qmc:auto_generated|result_node[1]~0                                                                      ; 1       ;
; g07_stack52:inst9|busmux:inst33|lpm_mux:$00000|mux_qmc:auto_generated|result_node[1]~0                                                                       ; 1       ;
; g07_stack52:inst9|busmux:inst37|lpm_mux:$00000|mux_qmc:auto_generated|result_node[1]~0                                                                       ; 1       ;
; g07_stack52:inst9|busmux:inst119|lpm_mux:$00000|mux_qmc:auto_generated|result_node[1]~0                                                                      ; 1       ;
; g07_stack52:inst9|busmux:inst38|lpm_mux:$00000|mux_qmc:auto_generated|result_node[1]~0                                                                       ; 1       ;
; g07_stack52:inst9|busmux:inst120|lpm_mux:$00000|mux_qmc:auto_generated|result_node[1]~0                                                                      ; 1       ;
; g07_stack52:inst9|busmux:inst117|lpm_mux:$00000|mux_qmc:auto_generated|result_node[1]~0                                                                      ; 1       ;
; g07_stack52:inst9|busmux:inst118|lpm_mux:$00000|mux_qmc:auto_generated|result_node[1]~0                                                                      ; 1       ;
; g07_stack52:inst9|busmux:inst34|lpm_mux:$00000|mux_qmc:auto_generated|result_node[1]~0                                                                       ; 1       ;
; g07_stack52:inst9|busmux:inst35|lpm_mux:$00000|mux_qmc:auto_generated|result_node[1]~0                                                                       ; 1       ;
; g07_dealer_FSM:inst2|Selector2~0                                                                                                                             ; 1       ;
; g07_7_segment_decoder:inst12|Mux6~0                                                                                                                          ; 1       ;
; g07_7_segment_decoder:inst12|Mux3~0                                                                                                                          ; 1       ;
; g07_7_segment_decoder:inst12|Mux2~0                                                                                                                          ; 1       ;
; g07_7_segment_decoder:inst12|Mux1~0                                                                                                                          ; 1       ;
; g07_7_segment_decoder:inst12|Mux0~0                                                                                                                          ; 1       ;
; g07_7_segment_decoder:inst13|Mux6~0                                                                                                                          ; 1       ;
; g07_7_segment_decoder:inst13|Mux5~0                                                                                                                          ; 1       ;
; g07_7_segment_decoder:inst13|Mux4~0                                                                                                                          ; 1       ;
; g07_7_segment_decoder:inst13|Mux3~0                                                                                                                          ; 1       ;
; g07_7_segment_decoder:inst13|Mux2~0                                                                                                                          ; 1       ;
; g07_7_segment_decoder:inst13|Mux1~0                                                                                                                          ; 1       ;
; g07_7_segment_decoder:inst13|Mux0~0                                                                                                                          ; 1       ;
; g07_7_segment_decoder:inst5|Mux6~0                                                                                                                           ; 1       ;
; g07_7_segment_decoder:inst5|Mux5~0                                                                                                                           ; 1       ;
; g07_7_segment_decoder:inst5|Mux0~0                                                                                                                           ; 1       ;
; g07_7_segment_decoder:inst1|Mux4~1                                                                                                                           ; 1       ;
; g07_7_segment_decoder:inst1|Mux4~0                                                                                                                           ; 1       ;
; g07_7_segment_decoder:inst1|Mux1~0                                                                                                                           ; 1       ;
; g07_7_segment_decoder:inst1|Mux0~0                                                                                                                           ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~71                                                           ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~70                                                           ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~69                                                           ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~68                                                           ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~67                                                           ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~66                                                           ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~65                                                           ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~64                                                           ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~63                                                           ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~62                                                           ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~61                                                           ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~59                                                           ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~58                                                           ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~56                                                           ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~55                                                           ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~54                                                           ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~53                                                           ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~52                                                           ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~51                                                           ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~50                                                           ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~49                                                           ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~48                                                           ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~47                                                           ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~46                                                           ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~45                                                           ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|result_node[4]~11                                              ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|result_node[4]~10                                              ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~44                                                           ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~43                                                           ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~42                                                           ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~41                                                           ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|result_node[4]~9                                               ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~40                                                           ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~39                                                           ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~38                                                           ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~37                                                           ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~35                                                           ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~34                                                           ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~32                                                           ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~31                                                           ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~29                                                           ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~28                                                           ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~27                                                           ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~26                                                           ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~25                                                           ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~24                                                           ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~23                                                           ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~22                                                           ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~21                                                           ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~17                                                           ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~16                                                           ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~15                                                           ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~14                                                           ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~13                                                           ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~10                                                           ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~9                                                            ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~8                                                            ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~7                                                            ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~6                                                            ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~5                                                            ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~4                                                            ; 1       ;
; lpm_mux_adr:inst3|lpm_mux:LPM_MUX_component|mux_53e:auto_generated|result_node[5]~10                                                                         ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|result_node[5]~6                                               ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~3                                                            ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~2                                                            ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~1                                                            ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|_~0                                                            ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|result_node[5]~5                                               ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|result_node[5]~4                                               ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|result_node[5]~3                                               ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|result_node[5]~2                                               ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|result_node[5]~1                                               ; 1       ;
; lpm_mux_adr:inst3|lpm_mux:LPM_MUX_component|mux_53e:auto_generated|result_node[2]~8                                                                          ; 1       ;
; lpm_mux_adr:inst3|lpm_mux:LPM_MUX_component|mux_53e:auto_generated|result_node[3]~6                                                                          ; 1       ;
; g07_stack52:inst9|lpm_mux_valueSelect:inst78|lpm_mux:LPM_MUX_component|mux_v4e:auto_generated|result_node[5]~0                                               ; 1       ;
; lpm_mux_adr:inst3|lpm_mux:LPM_MUX_component|mux_53e:auto_generated|result_node[0]~4                                                                          ; 1       ;
; lpm_mux_adr:inst3|lpm_mux:LPM_MUX_component|mux_53e:auto_generated|result_node[1]~2                                                                          ; 1       ;
; lpm_mux_adr:inst3|lpm_mux:LPM_MUX_component|mux_53e:auto_generated|result_node[4]~0                                                                          ; 1       ;
; g07_stack52:inst9|lpm_compare52:inst17|lpm_compare:LPM_COMPARE_component|cmpr_i7j:auto_generated|aneb_result_wire[0]                                         ; 1       ;
; g07_stack52:inst9|lpm_compare52:inst17|lpm_compare:LPM_COMPARE_component|cmpr_i7j:auto_generated|aneb_result_wire[0]~0                                       ; 1       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita23~0                               ; 1       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita23~COUT                            ; 1       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita23                                 ; 1       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita22~COUT                            ; 1       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita22                                 ; 1       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita21~COUT                            ; 1       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita21                                 ; 1       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita20~COUT                            ; 1       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita20                                 ; 1       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita19~COUT                            ; 1       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita19                                 ; 1       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita18~COUT                            ; 1       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita18                                 ; 1       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita17~COUT                            ; 1       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita17                                 ; 1       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita16~COUT                            ; 1       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita16                                 ; 1       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita15~COUT                            ; 1       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita15                                 ; 1       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita14~COUT                            ; 1       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita14                                 ; 1       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita13~COUT                            ; 1       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita13                                 ; 1       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita12~COUT                            ; 1       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita12                                 ; 1       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita11~COUT                            ; 1       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita11                                 ; 1       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita10~COUT                            ; 1       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita10                                 ; 1       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita9~COUT                             ; 1       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita9                                  ; 1       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita8~COUT                             ; 1       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita8                                  ; 1       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita7~COUT                             ; 1       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita7                                  ; 1       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita6~COUT                             ; 1       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita6                                  ; 1       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita5~COUT                             ; 1       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita5                                  ; 1       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita4~COUT                             ; 1       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita4                                  ; 1       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita3~COUT                             ; 1       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita3                                  ; 1       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita2~COUT                             ; 1       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita2                                  ; 1       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita1~COUT                             ; 1       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita1                                  ; 1       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita0~COUT                             ; 1       ;
; g07_debouncer:inst18|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita0                                  ; 1       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita23~0                                ; 1       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita23~COUT                             ; 1       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita23                                  ; 1       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita22~COUT                             ; 1       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita22                                  ; 1       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita21~COUT                             ; 1       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita21                                  ; 1       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita20~COUT                             ; 1       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita20                                  ; 1       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita19~COUT                             ; 1       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita19                                  ; 1       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita18~COUT                             ; 1       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita18                                  ; 1       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita17~COUT                             ; 1       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita17                                  ; 1       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita16~COUT                             ; 1       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita16                                  ; 1       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita15~COUT                             ; 1       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita15                                  ; 1       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita14~COUT                             ; 1       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita14                                  ; 1       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita13~COUT                             ; 1       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita13                                  ; 1       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita12~COUT                             ; 1       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita12                                  ; 1       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita11~COUT                             ; 1       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita11                                  ; 1       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita10~COUT                             ; 1       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita10                                  ; 1       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita9~COUT                              ; 1       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita9                                   ; 1       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita8~COUT                              ; 1       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita8                                   ; 1       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita7~COUT                              ; 1       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita7                                   ; 1       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita6~COUT                              ; 1       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita6                                   ; 1       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita5~COUT                              ; 1       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita5                                   ; 1       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita4~COUT                              ; 1       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita4                                   ; 1       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita3~COUT                              ; 1       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita3                                   ; 1       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita2~COUT                              ; 1       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita2                                   ; 1       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita1~COUT                              ; 1       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita1                                   ; 1       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita0~COUT                              ; 1       ;
; g07_debouncer:inst6|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita0                                   ; 1       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita23~0                               ; 1       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita23~COUT                            ; 1       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita23                                 ; 1       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita22~COUT                            ; 1       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita22                                 ; 1       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita21~COUT                            ; 1       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita21                                 ; 1       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita20~COUT                            ; 1       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita20                                 ; 1       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita19~COUT                            ; 1       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita19                                 ; 1       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita18~COUT                            ; 1       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita18                                 ; 1       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita17~COUT                            ; 1       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita17                                 ; 1       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita16~COUT                            ; 1       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita16                                 ; 1       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita15~COUT                            ; 1       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita15                                 ; 1       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita14~COUT                            ; 1       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita14                                 ; 1       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita13~COUT                            ; 1       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita13                                 ; 1       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita12~COUT                            ; 1       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita12                                 ; 1       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita11~COUT                            ; 1       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita11                                 ; 1       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita10~COUT                            ; 1       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita10                                 ; 1       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita9~COUT                             ; 1       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita9                                  ; 1       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita8~COUT                             ; 1       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita8                                  ; 1       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita7~COUT                             ; 1       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita7                                  ; 1       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita6~COUT                             ; 1       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita6                                  ; 1       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita5~COUT                             ; 1       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita5                                  ; 1       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita4~COUT                             ; 1       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita4                                  ; 1       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita3~COUT                             ; 1       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita3                                  ; 1       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita2~COUT                             ; 1       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita2                                  ; 1       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita1~COUT                             ; 1       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita1                                  ; 1       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita0~COUT                             ; 1       ;
; g07_debouncer:inst_4|lpm_counter_bounce1:inst6|lpm_counter:LPM_COUNTER_component|cntr_lkl:auto_generated|counter_comb_bita0                                  ; 1       ;
; g07_RANDU:inst|add32:u2|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~58                                                                 ; 1       ;
; g07_RANDU:inst|add32:u2|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~57                                                                 ; 1       ;
; g07_RANDU:inst|add32:u2|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~56                                                                 ; 1       ;
; g07_RANDU:inst|add32:u2|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~55                                                                 ; 1       ;
; g07_RANDU:inst|add32:u2|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~54                                                                 ; 1       ;
; g07_RANDU:inst|add32:u2|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~53                                                                 ; 1       ;
; g07_RANDU:inst|add32:u2|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~52                                                                 ; 1       ;
; g07_RANDU:inst|add32:u2|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~51                                                                 ; 1       ;
; g07_RANDU:inst|add32:u2|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~50                                                                 ; 1       ;
; g07_RANDU:inst|add32:u2|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~49                                                                 ; 1       ;
; g07_RANDU:inst|add32:u2|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~48                                                                 ; 1       ;
; g07_RANDU:inst|add32:u2|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~47                                                                 ; 1       ;
; g07_RANDU:inst|add32:u2|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~46                                                                 ; 1       ;
; g07_RANDU:inst|add32:u2|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~45                                                                 ; 1       ;
; g07_RANDU:inst|add32:u2|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~44                                                                 ; 1       ;
; g07_RANDU:inst|add32:u2|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~43                                                                 ; 1       ;
; g07_RANDU:inst|add32:u2|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~42                                                                 ; 1       ;
; g07_RANDU:inst|add32:u2|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~41                                                                 ; 1       ;
; g07_RANDU:inst|add32:u2|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~40                                                                 ; 1       ;
; g07_RANDU:inst|add32:u2|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~39                                                                 ; 1       ;
; g07_RANDU:inst|add32:u2|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~38                                                                 ; 1       ;
; g07_RANDU:inst|add32:u2|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~37                                                                 ; 1       ;
; g07_RANDU:inst|add32:u2|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~36                                                                 ; 1       ;
; g07_RANDU:inst|add32:u2|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~35                                                                 ; 1       ;
; g07_RANDU:inst|add32:u2|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~34                                                                 ; 1       ;
; g07_RANDU:inst|add32:u2|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~33                                                                 ; 1       ;
; g07_RANDU:inst|add32:u2|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~32                                                                 ; 1       ;
; g07_RANDU:inst|add32:u2|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~31                                                                 ; 1       ;
; g07_RANDU:inst|add32:u2|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~30                                                                 ; 1       ;
; g07_RANDU:inst|add32:u2|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~29                                                                 ; 1       ;
; g07_RANDU:inst|add32:u2|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~28                                                                 ; 1       ;
; g07_RANDU:inst|add32:u2|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~27                                                                 ; 1       ;
; g07_RANDU:inst|add32:u2|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~26                                                                 ; 1       ;
; g07_RANDU:inst|add32:u2|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~25                                                                 ; 1       ;
; g07_RANDU:inst|add32:u2|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~24                                                                 ; 1       ;
; g07_RANDU:inst|add32:u2|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~23                                                                 ; 1       ;
; g07_RANDU:inst|add32:u2|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~22                                                                 ; 1       ;
; g07_RANDU:inst|add32:u2|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~21                                                                 ; 1       ;
; g07_RANDU:inst|add32:u2|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~20                                                                 ; 1       ;
; g07_RANDU:inst|add32:u2|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~19                                                                 ; 1       ;
; g07_RANDU:inst|add32:u2|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~18                                                                 ; 1       ;
; g07_RANDU:inst|add32:u2|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~17                                                                 ; 1       ;
; g07_RANDU:inst|add32:u2|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~16                                                                 ; 1       ;
; g07_RANDU:inst|add32:u2|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~15                                                                 ; 1       ;
; g07_RANDU:inst|add32:u2|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~14                                                                 ; 1       ;
; g07_RANDU:inst|add32:u2|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~13                                                                 ; 1       ;
; g07_RANDU:inst|add32:u2|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~12                                                                 ; 1       ;
; g07_RANDU:inst|add32:u2|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~11                                                                 ; 1       ;
; g07_RANDU:inst|add32:u2|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~10                                                                 ; 1       ;
; g07_RANDU:inst|add32:u2|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~9                                                                  ; 1       ;
; g07_RANDU:inst|add32:u2|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~8                                                                  ; 1       ;
; g07_RANDU:inst|add32:u2|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~7                                                                  ; 1       ;
; g07_RANDU:inst|add32:u2|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~6                                                                  ; 1       ;
; g07_RANDU:inst|add32:u2|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~5                                                                  ; 1       ;
; g07_RANDU:inst|add32:u2|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~4                                                                  ; 1       ;
; g07_RANDU:inst|add32:u2|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~3                                                                  ; 1       ;
; g07_RANDU:inst|add32:u2|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~2                                                                  ; 1       ;
; g07_RANDU:inst|add32:u2|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~1                                                                  ; 1       ;
; g07_RANDU:inst|add32:u2|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~0                                                                  ; 1       ;
; g07_RANDU:inst|add32:u1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~28                                                                 ; 1       ;
; g07_RANDU:inst|add32:u1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~27                                                                 ; 1       ;
; g07_RANDU:inst|add32:u1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~26                                                                 ; 1       ;
; g07_RANDU:inst|add32:u1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~25                                                                 ; 1       ;
; g07_RANDU:inst|add32:u1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~24                                                                 ; 1       ;
; g07_RANDU:inst|add32:u1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~23                                                                 ; 1       ;
; g07_RANDU:inst|add32:u1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~22                                                                 ; 1       ;
; g07_RANDU:inst|add32:u1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~21                                                                 ; 1       ;
; g07_RANDU:inst|add32:u1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~20                                                                 ; 1       ;
; g07_RANDU:inst|add32:u1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~19                                                                 ; 1       ;
; g07_RANDU:inst|add32:u1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~18                                                                 ; 1       ;
; g07_RANDU:inst|add32:u1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~17                                                                 ; 1       ;
; g07_RANDU:inst|add32:u1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~16                                                                 ; 1       ;
; g07_RANDU:inst|add32:u1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~15                                                                 ; 1       ;
; g07_RANDU:inst|add32:u1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~14                                                                 ; 1       ;
; g07_RANDU:inst|add32:u1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~13                                                                 ; 1       ;
; g07_RANDU:inst|add32:u1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~12                                                                 ; 1       ;
; g07_RANDU:inst|add32:u1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~11                                                                 ; 1       ;
; g07_RANDU:inst|add32:u1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~10                                                                 ; 1       ;
; g07_RANDU:inst|add32:u1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~9                                                                  ; 1       ;
; g07_RANDU:inst|add32:u1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~8                                                                  ; 1       ;
; g07_RANDU:inst|add32:u1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~7                                                                  ; 1       ;
; g07_RANDU:inst|add32:u1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~6                                                                  ; 1       ;
; g07_RANDU:inst|add32:u1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~5                                                                  ; 1       ;
; g07_RANDU:inst|add32:u1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~4                                                                  ; 1       ;
; g07_RANDU:inst|add32:u1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~3                                                                  ; 1       ;
; g07_RANDU:inst|add32:u1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~2                                                                  ; 1       ;
; g07_RANDU:inst|add32:u1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~1                                                                  ; 1       ;
; g07_RANDU:inst|add32:u1|lpm_add_sub:LPM_ADD_SUB_component|add_sub_plh:auto_generated|op_1~0                                                                  ; 1       ;
; g07_stack52:inst9|lpm_counter_stack:inst83|lpm_counter:LPM_COUNTER_component|cntr_p5j:auto_generated|counter_comb_bita5                                      ; 1       ;
; g07_stack52:inst9|lpm_counter_stack:inst83|lpm_counter:LPM_COUNTER_component|cntr_p5j:auto_generated|counter_comb_bita4~COUT                                 ; 1       ;
; g07_stack52:inst9|lpm_counter_stack:inst83|lpm_counter:LPM_COUNTER_component|cntr_p5j:auto_generated|counter_comb_bita4                                      ; 1       ;
; g07_stack52:inst9|lpm_counter_stack:inst83|lpm_counter:LPM_COUNTER_component|cntr_p5j:auto_generated|counter_comb_bita3~COUT                                 ; 1       ;
; g07_stack52:inst9|lpm_counter_stack:inst83|lpm_counter:LPM_COUNTER_component|cntr_p5j:auto_generated|counter_comb_bita3                                      ; 1       ;
; g07_stack52:inst9|lpm_counter_stack:inst83|lpm_counter:LPM_COUNTER_component|cntr_p5j:auto_generated|counter_comb_bita2~COUT                                 ; 1       ;
; g07_stack52:inst9|lpm_counter_stack:inst83|lpm_counter:LPM_COUNTER_component|cntr_p5j:auto_generated|counter_comb_bita2                                      ; 1       ;
; g07_stack52:inst9|lpm_counter_stack:inst83|lpm_counter:LPM_COUNTER_component|cntr_p5j:auto_generated|counter_comb_bita1~COUT                                 ; 1       ;
; g07_stack52:inst9|lpm_counter_stack:inst83|lpm_counter:LPM_COUNTER_component|cntr_p5j:auto_generated|counter_comb_bita1                                      ; 1       ;
; g07_stack52:inst9|lpm_counter_stack:inst83|lpm_counter:LPM_COUNTER_component|cntr_p5j:auto_generated|counter_comb_bita0~COUT                                 ; 1       ;
; g07_stack52:inst9|lpm_counter_stack:inst83|lpm_counter:LPM_COUNTER_component|cntr_p5j:auto_generated|counter_comb_bita0                                      ; 1       ;
; lpm_divide0:inst4|lpm_divide:LPM_DIVIDE_component|lpm_divide_grp:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_5_result_int[5]~11 ; 1       ;
; lpm_divide0:inst4|lpm_divide:LPM_DIVIDE_component|lpm_divide_grp:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_5_result_int[4]~9  ; 1       ;
; lpm_divide0:inst4|lpm_divide:LPM_DIVIDE_component|lpm_divide_grp:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_5_result_int[3]~7  ; 1       ;
; lpm_divide0:inst4|lpm_divide:LPM_DIVIDE_component|lpm_divide_grp:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_5_result_int[2]~5  ; 1       ;
; lpm_divide0:inst4|lpm_divide:LPM_DIVIDE_component|lpm_divide_grp:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_5_result_int[1]~3  ; 1       ;
; lpm_divide0:inst4|lpm_divide:LPM_DIVIDE_component|lpm_divide_grp:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_5_result_int[0]~1  ; 1       ;
; lpm_divide0:inst4|lpm_divide:LPM_DIVIDE_component|lpm_divide_grp:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_4_result_int[4]~9  ; 1       ;
; lpm_divide0:inst4|lpm_divide:LPM_DIVIDE_component|lpm_divide_grp:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_4_result_int[4]~8  ; 1       ;
; lpm_divide0:inst4|lpm_divide:LPM_DIVIDE_component|lpm_divide_grp:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_4_result_int[3]~7  ; 1       ;
; lpm_divide0:inst4|lpm_divide:LPM_DIVIDE_component|lpm_divide_grp:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_4_result_int[3]~6  ; 1       ;
; lpm_divide0:inst4|lpm_divide:LPM_DIVIDE_component|lpm_divide_grp:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_4_result_int[2]~5  ; 1       ;
; lpm_divide0:inst4|lpm_divide:LPM_DIVIDE_component|lpm_divide_grp:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_4_result_int[2]~4  ; 1       ;
; lpm_divide0:inst4|lpm_divide:LPM_DIVIDE_component|lpm_divide_grp:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_4_result_int[1]~3  ; 1       ;
; lpm_divide0:inst4|lpm_divide:LPM_DIVIDE_component|lpm_divide_grp:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_4_result_int[1]~2  ; 1       ;
; lpm_divide0:inst4|lpm_divide:LPM_DIVIDE_component|lpm_divide_grp:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_4_result_int[0]~1  ; 1       ;
; lpm_divide0:inst4|lpm_divide:LPM_DIVIDE_component|lpm_divide_grp:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_4_result_int[0]~0  ; 1       ;
; lpm_divide0:inst4|lpm_divide:LPM_DIVIDE_component|lpm_divide_grp:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_3_result_int[3]~7  ; 1       ;
; lpm_divide0:inst4|lpm_divide:LPM_DIVIDE_component|lpm_divide_grp:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_3_result_int[3]~6  ; 1       ;
; lpm_divide0:inst4|lpm_divide:LPM_DIVIDE_component|lpm_divide_grp:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_3_result_int[2]~5  ; 1       ;
; lpm_divide0:inst4|lpm_divide:LPM_DIVIDE_component|lpm_divide_grp:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_3_result_int[2]~4  ; 1       ;
; lpm_divide0:inst4|lpm_divide:LPM_DIVIDE_component|lpm_divide_grp:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_3_result_int[1]~3  ; 1       ;
; lpm_divide0:inst4|lpm_divide:LPM_DIVIDE_component|lpm_divide_grp:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_3_result_int[1]~2  ; 1       ;
; lpm_divide0:inst4|lpm_divide:LPM_DIVIDE_component|lpm_divide_grp:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_3_result_int[0]~1  ; 1       ;
; lpm_divide0:inst4|lpm_divide:LPM_DIVIDE_component|lpm_divide_grp:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_3_result_int[0]~0  ; 1       ;
; lpm_divide0:inst4|lpm_divide:LPM_DIVIDE_component|lpm_divide_grp:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_2_result_int[2]~5  ; 1       ;
; lpm_divide0:inst4|lpm_divide:LPM_DIVIDE_component|lpm_divide_grp:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_2_result_int[2]~4  ; 1       ;
; lpm_divide0:inst4|lpm_divide:LPM_DIVIDE_component|lpm_divide_grp:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_2_result_int[1]~3  ; 1       ;
; lpm_divide0:inst4|lpm_divide:LPM_DIVIDE_component|lpm_divide_grp:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_2_result_int[1]~2  ; 1       ;
; lpm_divide0:inst4|lpm_divide:LPM_DIVIDE_component|lpm_divide_grp:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_2_result_int[0]~1  ; 1       ;
; lpm_divide0:inst4|lpm_divide:LPM_DIVIDE_component|lpm_divide_grp:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_ove:divider|add_sub_2_result_int[0]~0  ; 1       ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+--------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                                         ; Type ; Mode ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF         ; Location                 ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+------------------------------------------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+--------------------------+----------------------+-----------------+-----------------+
; g07_stack52:inst9|g07_pop_enable:inst104a|LUT:lut1|altsyncram:altsyncram_component|altsyncram_7q71:auto_generated|ALTSYNCRAM ; AUTO ; ROM  ; Single Clock ; 64           ; 52           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 3328 ; 64                          ; 52                          ; --                          ; --                          ; 3328                ; 2    ; g07_LUT.mif ; M4K_X41_Y18, M4K_X41_Y19 ; Don't care           ; Don't care      ; Don't care      ;
+------------------------------------------------------------------------------------------------------------------------------+------+------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-------------+--------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 699 / 54,004 ( 1 % )   ;
; C16 interconnects           ; 10 / 2,100 ( < 1 % )   ;
; C4 interconnects            ; 256 / 36,000 ( < 1 % ) ;
; Direct links                ; 233 / 54,004 ( < 1 % ) ;
; Global clocks               ; 1 / 16 ( 6 % )         ;
; Local interconnects         ; 263 / 18,752 ( 1 % )   ;
; R24 interconnects           ; 31 / 1,900 ( 2 % )     ;
; R4 interconnects            ; 392 / 46,920 ( < 1 % ) ;
+-----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 10.13) ; Number of LABs  (Total = 47) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 3                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 8                            ;
; 5                                           ; 1                            ;
; 6                                           ; 4                            ;
; 7                                           ; 0                            ;
; 8                                           ; 4                            ;
; 9                                           ; 0                            ;
; 10                                          ; 2                            ;
; 11                                          ; 4                            ;
; 12                                          ; 2                            ;
; 13                                          ; 1                            ;
; 14                                          ; 2                            ;
; 15                                          ; 5                            ;
; 16                                          ; 11                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.32) ; Number of LABs  (Total = 47) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 28                           ;
; 1 Clock                            ; 39                           ;
; 1 Clock enable                     ; 10                           ;
; 1 Sync. load                       ; 7                            ;
; 2 Clock enables                    ; 25                           ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 14.79) ; Number of LABs  (Total = 47) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 8                            ;
; 9                                            ; 1                            ;
; 10                                           ; 4                            ;
; 11                                           ; 2                            ;
; 12                                           ; 3                            ;
; 13                                           ; 2                            ;
; 14                                           ; 3                            ;
; 15                                           ; 3                            ;
; 16                                           ; 4                            ;
; 17                                           ; 0                            ;
; 18                                           ; 1                            ;
; 19                                           ; 1                            ;
; 20                                           ; 2                            ;
; 21                                           ; 0                            ;
; 22                                           ; 2                            ;
; 23                                           ; 1                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 4                            ;
; 29                                           ; 1                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.47) ; Number of LABs  (Total = 47) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 3                            ;
; 2                                               ; 0                            ;
; 3                                               ; 0                            ;
; 4                                               ; 8                            ;
; 5                                               ; 2                            ;
; 6                                               ; 11                           ;
; 7                                               ; 2                            ;
; 8                                               ; 5                            ;
; 9                                               ; 5                            ;
; 10                                              ; 3                            ;
; 11                                              ; 1                            ;
; 12                                              ; 1                            ;
; 13                                              ; 1                            ;
; 14                                              ; 1                            ;
; 15                                              ; 3                            ;
; 16                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 13.43) ; Number of LABs  (Total = 47) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 1                            ;
; 4                                            ; 2                            ;
; 5                                            ; 2                            ;
; 6                                            ; 5                            ;
; 7                                            ; 1                            ;
; 8                                            ; 2                            ;
; 9                                            ; 2                            ;
; 10                                           ; 0                            ;
; 11                                           ; 8                            ;
; 12                                           ; 1                            ;
; 13                                           ; 5                            ;
; 14                                           ; 1                            ;
; 15                                           ; 2                            ;
; 16                                           ; 2                            ;
; 17                                           ; 1                            ;
; 18                                           ; 1                            ;
; 19                                           ; 0                            ;
; 20                                           ; 4                            ;
; 21                                           ; 0                            ;
; 22                                           ; 1                            ;
; 23                                           ; 2                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 1                            ;
; 27                                           ; 0                            ;
; 28                                           ; 1                            ;
; 29                                           ; 0                            ;
; 30                                           ; 1                            ;
; 31                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP2C20F484C7 for design "g07_Lab4"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C15AF484C7 is compatible
    Info (176445): Device EP2C35F484C7 is compatible
    Info (176445): Device EP2C50F484C7 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C4
    Info (169125): Pin ~nCSO~ is reserved at location C3
    Info (169125): Pin ~LVDS91p/nCEO~ is reserved at location W20
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'g07_Lab4.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk (placed in PIN L1 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 3% of the available device resources in the region that extends from location X25_Y14 to location X37_Y27
Info (170194): Fitter routing operations ending: elapsed time is 00:00:04
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.61 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 30 output pins without output pin load capacitance assignment
    Info (306007): Pin "rled" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "gled" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED4[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED4[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED4[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED4[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED4[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED4[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LED4[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Users/Peter/OneDrive/Documents/McGill 5/DSD/DSD-Labs/Lab4_fix/output_files/g07_Lab4.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 1151 megabytes
    Info: Processing ended: Thu Nov 23 20:28:56 2017
    Info: Elapsed time: 00:00:23
    Info: Total CPU time (on all processors): 00:00:21


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Peter/OneDrive/Documents/McGill 5/DSD/DSD-Labs/Lab4_fix/output_files/g07_Lab4.fit.smsg.


