{
  "module_name": "t7xx_reg.h",
  "hash_id": "41a02a8a1971cbe1d5a6818d80990820a28d02d8e08e0cdb360dd6bf4b1ce173",
  "original_prompt": "Ingested from linux-6.6.14/drivers/net/wwan/t7xx/t7xx_reg.h",
  "human_readable_source": " \n\n#ifndef __T7XX_REG_H__\n#define __T7XX_REG_H__\n\n#include <linux/bits.h>\n\n \n#define MHCCIF_RC_DEV_BASE\t\t\t0x10024000\n\n#define REG_RC2EP_SW_BSY\t\t\t0x04\n#define REG_RC2EP_SW_INT_START\t\t\t0x08\n\n#define REG_RC2EP_SW_TCHNUM\t\t\t0x0c\n#define H2D_CH_EXCEPTION_ACK\t\t\t1\n#define H2D_CH_EXCEPTION_CLEARQ_ACK\t\t2\n#define H2D_CH_DS_LOCK\t\t\t\t3\n \n#define H2D_CH_SUSPEND_REQ\t\t\t9\n#define H2D_CH_RESUME_REQ\t\t\t10\n#define H2D_CH_SUSPEND_REQ_AP\t\t\t11\n#define H2D_CH_RESUME_REQ_AP\t\t\t12\n#define H2D_CH_DEVICE_RESET\t\t\t13\n#define H2D_CH_DRM_DISABLE_AP\t\t\t14\n\n#define REG_EP2RC_SW_INT_STS\t\t\t0x10\n#define REG_EP2RC_SW_INT_ACK\t\t\t0x14\n#define REG_EP2RC_SW_INT_EAP_MASK\t\t0x20\n#define REG_EP2RC_SW_INT_EAP_MASK_SET\t\t0x30\n#define REG_EP2RC_SW_INT_EAP_MASK_CLR\t\t0x40\n\n#define D2H_INT_DS_LOCK_ACK\t\t\tBIT(0)\n#define D2H_INT_EXCEPTION_INIT\t\t\tBIT(1)\n#define D2H_INT_EXCEPTION_INIT_DONE\t\tBIT(2)\n#define D2H_INT_EXCEPTION_CLEARQ_DONE\t\tBIT(3)\n#define D2H_INT_EXCEPTION_ALLQ_RESET\t\tBIT(4)\n#define D2H_INT_PORT_ENUM\t\t\tBIT(5)\n \n#define D2H_INT_SUSPEND_ACK\t\t\tBIT(11)\n#define D2H_INT_RESUME_ACK\t\t\tBIT(12)\n#define D2H_INT_SUSPEND_ACK_AP\t\t\tBIT(13)\n#define D2H_INT_RESUME_ACK_AP\t\t\tBIT(14)\n#define D2H_INT_ASYNC_AP_HK\t\t\tBIT(15)\n#define D2H_INT_ASYNC_MD_HK\t\t\tBIT(16)\n\n \n#define INFRACFG_AO_DEV_CHIP\t\t\t0x10001000\n\n \n#define T7XX_PCIE_REG_TRSL_ADDR_CHIP\t\t0x10000000\n#define T7XX_PCIE_REG_SIZE_CHIP\t\t\t0x00400000\n\n \n#define TOPRGU_CH_PCIE_IRQ_STA\t\t\t0x1000790c\n\n#define ATR_PORT_OFFSET\t\t\t\t0x100\n#define ATR_TABLE_OFFSET\t\t\t0x20\n#define ATR_TABLE_NUM_PER_ATR\t\t\t8\n#define ATR_TRANSPARENT_SIZE\t\t\t0x3f\n\n \n\n#define ISTAT_HST_CTRL\t\t\t\t0x01ac\n#define ISTAT_HST_CTRL_DIS\t\t\tBIT(0)\n\n#define T7XX_PCIE_MISC_CTRL\t\t\t0x0348\n#define T7XX_PCIE_MISC_MAC_SLEEP_DIS\t\tBIT(7)\n\n#define T7XX_PCIE_CFG_MSIX\t\t\t0x03ec\n#define ATR_PCIE_WIN0_T0_ATR_PARAM_SRC_ADDR\t0x0600\n#define ATR_PCIE_WIN0_T0_TRSL_ADDR\t\t0x0608\n#define ATR_PCIE_WIN0_T0_TRSL_PARAM\t\t0x0610\n#define ATR_PCIE_WIN0_ADDR_ALGMT\t\tGENMASK_ULL(63, 12)\n\n#define ATR_SRC_ADDR_INVALID\t\t\t0x007f\n\n#define T7XX_PCIE_PM_RESUME_STATE\t\t0x0d0c\n\nenum t7xx_pm_resume_state {\n\tPM_RESUME_REG_STATE_L3,\n\tPM_RESUME_REG_STATE_L1,\n\tPM_RESUME_REG_STATE_INIT,\n\tPM_RESUME_REG_STATE_EXP,\n\tPM_RESUME_REG_STATE_L2,\n\tPM_RESUME_REG_STATE_L2_EXP,\n};\n\n#define T7XX_PCIE_MISC_DEV_STATUS\t\t0x0d1c\n#define MISC_STAGE_MASK\t\t\t\tGENMASK(2, 0)\n#define MISC_RESET_TYPE_PLDR\t\t\tBIT(26)\n#define MISC_RESET_TYPE_FLDR\t\t\tBIT(27)\n#define LINUX_STAGE\t\t\t\t4\n\n#define T7XX_PCIE_RESOURCE_STATUS\t\t0x0d28\n#define T7XX_PCIE_RESOURCE_STS_MSK\t\tGENMASK(4, 0)\n\n#define DISABLE_ASPM_LOWPWR\t\t\t0x0e50\n#define ENABLE_ASPM_LOWPWR\t\t\t0x0e54\n#define T7XX_L1_BIT(i)\t\t\t\tBIT((i) * 4 + 1)\n#define T7XX_L1_1_BIT(i)\t\t\tBIT((i) * 4 + 2)\n#define T7XX_L1_2_BIT(i)\t\t\tBIT((i) * 4 + 3)\n\n#define MSIX_ISTAT_HST_GRP0_0\t\t\t0x0f00\n#define IMASK_HOST_MSIX_SET_GRP0_0\t\t0x3000\n#define IMASK_HOST_MSIX_CLR_GRP0_0\t\t0x3080\n#define EXT_INT_START\t\t\t\t24\n#define EXT_INT_NUM\t\t\t\t8\n#define MSIX_MSK_SET_ALL\t\t\tGENMASK(31, 24)\n\nenum t7xx_int {\n\tDPMAIF_INT,\n\tCLDMA0_INT,\n\tCLDMA1_INT,\n\tCLDMA2_INT,\n\tMHCCIF_INT,\n\tDPMAIF2_INT,\n\tSAP_RGU_INT,\n\tCLDMA3_INT,\n};\n\n \n\n#define DPMAIF_PD_BASE\t\t\t\t0x1022d000\n#define BASE_DPMAIF_UL\t\t\t\tDPMAIF_PD_BASE\n#define BASE_DPMAIF_DL\t\t\t\t(DPMAIF_PD_BASE + 0x100)\n#define BASE_DPMAIF_AP_MISC\t\t\t(DPMAIF_PD_BASE + 0x400)\n#define BASE_DPMAIF_MMW_HPC\t\t\t(DPMAIF_PD_BASE + 0x600)\n#define BASE_DPMAIF_DL_DLQ_REMOVEAO_IDX\t\t(DPMAIF_PD_BASE + 0x900)\n#define BASE_DPMAIF_PD_SRAM_DL\t\t\t(DPMAIF_PD_BASE + 0xc00)\n#define BASE_DPMAIF_PD_SRAM_UL\t\t\t(DPMAIF_PD_BASE + 0xd00)\n\n#define DPMAIF_AO_BASE\t\t\t\t0x10014000\n#define BASE_DPMAIF_AO_UL\t\t\tDPMAIF_AO_BASE\n#define BASE_DPMAIF_AO_DL\t\t\t(DPMAIF_AO_BASE + 0x400)\n\n#define DPMAIF_UL_ADD_DESC\t\t\t(BASE_DPMAIF_UL + 0x00)\n#define DPMAIF_UL_CHK_BUSY\t\t\t(BASE_DPMAIF_UL + 0x88)\n#define DPMAIF_UL_RESERVE_AO_RW\t\t\t(BASE_DPMAIF_UL + 0xac)\n#define DPMAIF_UL_ADD_DESC_CH0\t\t\t(BASE_DPMAIF_UL + 0xb0)\n\n#define DPMAIF_DL_BAT_INIT\t\t\t(BASE_DPMAIF_DL + 0x00)\n#define DPMAIF_DL_BAT_ADD\t\t\t(BASE_DPMAIF_DL + 0x04)\n#define DPMAIF_DL_BAT_INIT_CON0\t\t\t(BASE_DPMAIF_DL + 0x08)\n#define DPMAIF_DL_BAT_INIT_CON1\t\t\t(BASE_DPMAIF_DL + 0x0c)\n#define DPMAIF_DL_BAT_INIT_CON2\t\t\t(BASE_DPMAIF_DL + 0x10)\n#define DPMAIF_DL_BAT_INIT_CON3\t\t\t(BASE_DPMAIF_DL + 0x50)\n#define DPMAIF_DL_CHK_BUSY\t\t\t(BASE_DPMAIF_DL + 0xb4)\n\n#define DPMAIF_AP_L2TISAR0\t\t\t(BASE_DPMAIF_AP_MISC + 0x00)\n#define DPMAIF_AP_APDL_L2TISAR0\t\t\t(BASE_DPMAIF_AP_MISC + 0x50)\n#define DPMAIF_AP_IP_BUSY\t\t\t(BASE_DPMAIF_AP_MISC + 0x60)\n#define DPMAIF_AP_CG_EN\t\t\t\t(BASE_DPMAIF_AP_MISC + 0x68)\n#define DPMAIF_AP_OVERWRITE_CFG\t\t\t(BASE_DPMAIF_AP_MISC + 0x90)\n#define DPMAIF_AP_MEM_CLR\t\t\t(BASE_DPMAIF_AP_MISC + 0x94)\n#define DPMAIF_AP_ALL_L2TISAR0_MASK\t\tGENMASK(31, 0)\n#define DPMAIF_AP_APDL_ALL_L2TISAR0_MASK\tGENMASK(31, 0)\n#define DPMAIF_AP_IP_BUSY_MASK\t\t\tGENMASK(31, 0)\n\n#define DPMAIF_AO_UL_INIT_SET\t\t\t(BASE_DPMAIF_AO_UL + 0x0)\n#define DPMAIF_AO_UL_CHNL_ARB0\t\t\t(BASE_DPMAIF_AO_UL + 0x1c)\n#define DPMAIF_AO_UL_AP_L2TIMR0\t\t\t(BASE_DPMAIF_AO_UL + 0x80)\n#define DPMAIF_AO_UL_AP_L2TIMCR0\t\t(BASE_DPMAIF_AO_UL + 0x84)\n#define DPMAIF_AO_UL_AP_L2TIMSR0\t\t(BASE_DPMAIF_AO_UL + 0x88)\n#define DPMAIF_AO_UL_AP_L1TIMR0\t\t\t(BASE_DPMAIF_AO_UL + 0x8c)\n#define DPMAIF_AO_UL_APDL_L2TIMR0\t\t(BASE_DPMAIF_AO_UL + 0x90)\n#define DPMAIF_AO_UL_APDL_L2TIMCR0\t\t(BASE_DPMAIF_AO_UL + 0x94)\n#define DPMAIF_AO_UL_APDL_L2TIMSR0\t\t(BASE_DPMAIF_AO_UL + 0x98)\n#define DPMAIF_AO_AP_DLUL_IP_BUSY_MASK\t\t(BASE_DPMAIF_AO_UL + 0x9c)\n\n#define DPMAIF_AO_UL_CHNL0_CON0\t\t\t(BASE_DPMAIF_PD_SRAM_UL + 0x10)\n#define DPMAIF_AO_UL_CHNL0_CON1\t\t\t(BASE_DPMAIF_PD_SRAM_UL + 0x14)\n#define DPMAIF_AO_UL_CHNL0_CON2\t\t\t(BASE_DPMAIF_PD_SRAM_UL + 0x18)\n#define DPMAIF_AO_UL_CH0_STA\t\t\t(BASE_DPMAIF_PD_SRAM_UL + 0x70)\n\n#define DPMAIF_AO_DL_INIT_SET\t\t\t(BASE_DPMAIF_AO_DL + 0x00)\n#define DPMAIF_AO_DL_IRQ_MASK\t\t\t(BASE_DPMAIF_AO_DL + 0x0c)\n#define DPMAIF_AO_DL_DLQPIT_INIT_CON5\t\t(BASE_DPMAIF_AO_DL + 0x28)\n#define DPMAIF_AO_DL_DLQPIT_TRIG_THRES\t\t(BASE_DPMAIF_AO_DL + 0x34)\n\n#define DPMAIF_AO_DL_PKTINFO_CON0\t\t(BASE_DPMAIF_PD_SRAM_DL + 0x00)\n#define DPMAIF_AO_DL_PKTINFO_CON1\t\t(BASE_DPMAIF_PD_SRAM_DL + 0x04)\n#define DPMAIF_AO_DL_PKTINFO_CON2\t\t(BASE_DPMAIF_PD_SRAM_DL + 0x08)\n#define DPMAIF_AO_DL_RDY_CHK_THRES\t\t(BASE_DPMAIF_PD_SRAM_DL + 0x0c)\n#define DPMAIF_AO_DL_RDY_CHK_FRG_THRES\t\t(BASE_DPMAIF_PD_SRAM_DL + 0x10)\n\n#define DPMAIF_AO_DL_DLQ_AGG_CFG\t\t(BASE_DPMAIF_PD_SRAM_DL + 0x20)\n#define DPMAIF_AO_DL_DLQPIT_TIMEOUT0\t\t(BASE_DPMAIF_PD_SRAM_DL + 0x24)\n#define DPMAIF_AO_DL_DLQPIT_TIMEOUT1\t\t(BASE_DPMAIF_PD_SRAM_DL + 0x28)\n#define DPMAIF_AO_DL_HPC_CNTL\t\t\t(BASE_DPMAIF_PD_SRAM_DL + 0x38)\n#define DPMAIF_AO_DL_PIT_SEQ_END\t\t(BASE_DPMAIF_PD_SRAM_DL + 0x40)\n\n#define DPMAIF_AO_DL_BAT_RD_IDX\t\t\t(BASE_DPMAIF_PD_SRAM_DL + 0xd8)\n#define DPMAIF_AO_DL_BAT_WR_IDX\t\t\t(BASE_DPMAIF_PD_SRAM_DL + 0xdc)\n#define DPMAIF_AO_DL_PIT_RD_IDX\t\t\t(BASE_DPMAIF_PD_SRAM_DL + 0xec)\n#define DPMAIF_AO_DL_PIT_WR_IDX\t\t\t(BASE_DPMAIF_PD_SRAM_DL + 0x60)\n#define DPMAIF_AO_DL_FRGBAT_RD_IDX\t\t(BASE_DPMAIF_PD_SRAM_DL + 0x78)\n#define DPMAIF_AO_DL_DLQ_WR_IDX\t\t\t(BASE_DPMAIF_PD_SRAM_DL + 0xa4)\n\n#define DPMAIF_HPC_INTR_MASK\t\t\t(BASE_DPMAIF_MMW_HPC + 0x0f4)\n#define DPMA_HPC_ALL_INT_MASK\t\t\tGENMASK(15, 0)\n\n#define DPMAIF_HPC_DLQ_PATH_MODE\t\t3\n#define DPMAIF_HPC_ADD_MODE_DF\t\t\t0\n#define DPMAIF_HPC_TOTAL_NUM\t\t\t8\n#define DPMAIF_HPC_MAX_TOTAL_NUM\t\t8\n\n#define DPMAIF_DL_DLQPIT_INIT\t\t\t(BASE_DPMAIF_DL_DLQ_REMOVEAO_IDX + 0x00)\n#define DPMAIF_DL_DLQPIT_ADD\t\t\t(BASE_DPMAIF_DL_DLQ_REMOVEAO_IDX + 0x10)\n#define DPMAIF_DL_DLQPIT_INIT_CON0\t\t(BASE_DPMAIF_DL_DLQ_REMOVEAO_IDX + 0x14)\n#define DPMAIF_DL_DLQPIT_INIT_CON1\t\t(BASE_DPMAIF_DL_DLQ_REMOVEAO_IDX + 0x18)\n#define DPMAIF_DL_DLQPIT_INIT_CON2\t\t(BASE_DPMAIF_DL_DLQ_REMOVEAO_IDX + 0x1c)\n#define DPMAIF_DL_DLQPIT_INIT_CON3\t\t(BASE_DPMAIF_DL_DLQ_REMOVEAO_IDX + 0x20)\n#define DPMAIF_DL_DLQPIT_INIT_CON4\t\t(BASE_DPMAIF_DL_DLQ_REMOVEAO_IDX + 0x24)\n#define DPMAIF_DL_DLQPIT_INIT_CON5\t\t(BASE_DPMAIF_DL_DLQ_REMOVEAO_IDX + 0x28)\n#define DPMAIF_DL_DLQPIT_INIT_CON6\t\t(BASE_DPMAIF_DL_DLQ_REMOVEAO_IDX + 0x2c)\n\n#define DPMAIF_ULQSAR_n(q)\t\t\t(DPMAIF_AO_UL_CHNL0_CON0 + 0x10 * (q))\n#define DPMAIF_UL_DRBSIZE_ADDRH_n(q)\t\t(DPMAIF_AO_UL_CHNL0_CON1 + 0x10 * (q))\n#define DPMAIF_UL_DRB_ADDRH_n(q)\t\t(DPMAIF_AO_UL_CHNL0_CON2 + 0x10 * (q))\n#define DPMAIF_ULQ_STA0_n(q)\t\t\t(DPMAIF_AO_UL_CH0_STA + 0x04 * (q))\n#define DPMAIF_ULQ_ADD_DESC_CH_n(q)\t\t(DPMAIF_UL_ADD_DESC_CH0 + 0x04 * (q))\n\n#define DPMAIF_UL_DRB_RIDX_MSK\t\t\tGENMASK(31, 16)\n\n#define DPMAIF_AP_RGU_ASSERT\t\t\t0x10001150\n#define DPMAIF_AP_RGU_DEASSERT\t\t\t0x10001154\n#define DPMAIF_AP_RST_BIT\t\t\tBIT(2)\n\n#define DPMAIF_AP_AO_RGU_ASSERT\t\t\t0x10001140\n#define DPMAIF_AP_AO_RGU_DEASSERT\t\t0x10001144\n#define DPMAIF_AP_AO_RST_BIT\t\t\tBIT(6)\n\n \n#define DPMAIF_UL_ADD_NOT_READY\t\t\tBIT(31)\n#define DPMAIF_UL_ADD_UPDATE\t\t\tBIT(31)\n#define DPMAIF_UL_ADD_COUNT_MASK\t\tGENMASK(15, 0)\n#define DPMAIF_UL_ALL_QUE_ARB_EN\t\tGENMASK(11, 8)\n\n#define DPMAIF_DL_ADD_UPDATE\t\t\tBIT(31)\n#define DPMAIF_DL_ADD_NOT_READY\t\t\tBIT(31)\n#define DPMAIF_DL_FRG_ADD_UPDATE\t\tBIT(16)\n#define DPMAIF_DL_ADD_COUNT_MASK\t\tGENMASK(15, 0)\n\n#define DPMAIF_DL_BAT_INIT_ALLSET\t\tBIT(0)\n#define DPMAIF_DL_BAT_FRG_INIT\t\t\tBIT(16)\n#define DPMAIF_DL_BAT_INIT_EN\t\t\tBIT(31)\n#define DPMAIF_DL_BAT_INIT_NOT_READY\t\tBIT(31)\n#define DPMAIF_DL_BAT_INIT_ONLY_ENABLE_BIT\t0\n\n#define DPMAIF_DL_PIT_INIT_ALLSET\t\tBIT(0)\n#define DPMAIF_DL_PIT_INIT_EN\t\t\tBIT(31)\n#define DPMAIF_DL_PIT_INIT_NOT_READY\t\tBIT(31)\n\n#define DPMAIF_BAT_REMAIN_SZ_BASE\t\t16\n#define DPMAIF_BAT_BUFFER_SZ_BASE\t\t128\n#define DPMAIF_FRG_BUFFER_SZ_BASE\t\t128\n\n#define DLQ_PIT_IDX_SIZE\t\t\t0x20\n\n#define DPMAIF_PIT_SIZE_MSK\t\t\tGENMASK(17, 0)\n\n#define DPMAIF_PIT_REM_CNT_MSK\t\t\tGENMASK(17, 0)\n\n#define DPMAIF_BAT_EN_MSK\t\t\tBIT(16)\n#define DPMAIF_FRG_EN_MSK\t\t\tBIT(28)\n#define DPMAIF_BAT_SIZE_MSK\t\t\tGENMASK(15, 0)\n\n#define DPMAIF_BAT_BID_MAXCNT_MSK\t\tGENMASK(31, 16)\n#define DPMAIF_BAT_REMAIN_MINSZ_MSK\t\tGENMASK(15, 8)\n#define DPMAIF_PIT_CHK_NUM_MSK\t\t\tGENMASK(31, 24)\n#define DPMAIF_BAT_BUF_SZ_MSK\t\t\tGENMASK(16, 8)\n#define DPMAIF_FRG_BUF_SZ_MSK\t\t\tGENMASK(16, 8)\n#define DPMAIF_BAT_RSV_LEN_MSK\t\t\tGENMASK(7, 0)\n#define DPMAIF_PKT_ALIGN_MSK\t\t\tGENMASK(23, 22)\n\n#define DPMAIF_BAT_CHECK_THRES_MSK\t\tGENMASK(21, 16)\n#define DPMAIF_FRG_CHECK_THRES_MSK\t\tGENMASK(7, 0)\n\n#define DPMAIF_PKT_ALIGN_EN\t\t\tBIT(23)\n\n#define DPMAIF_DRB_SIZE_MSK\t\t\tGENMASK(15, 0)\n\n#define DPMAIF_DL_RD_WR_IDX_MSK\t\t\tGENMASK(17, 0)\n\n \n#define DPMAIF_UL_IDLE_STS\t\t\tBIT(11)\n \n#define DPMAIF_DL_IDLE_STS\t\t\tBIT(23)\n \n#define DPMAIF_DL_PKT_CHECKSUM_EN\t\tBIT(31)\n#define DPMAIF_PORT_MODE_PCIE\t\t\tBIT(30)\n#define DPMAIF_DL_BURST_PIT_EN\t\t\tBIT(13)\n \n#define DPMAIF_DL_BAT_CACHE_PRI\t\t\tBIT(22)\n \n#define DPMAIF_MEM_CLR\t\t\t\tBIT(0)\n \n#define DPMAIF_SRAM_SYNC\t\t\tBIT(0)\n \n#define DPMAIF_UL_INIT_DONE\t\t\tBIT(0)\n \n#define DPMAIF_DL_INIT_DONE\t\t\tBIT(0)\n \n#define DPMAIF_DL_PIT_SEQ_MSK\t\t\tGENMASK(7, 0)\n \n#define DPMAIF_PCIE_MODE_SET_VALUE\t\t0x55\n \n#define DPMAIF_CG_EN\t\t\t\t0x7f\n\n#define DPMAIF_UDL_IP_BUSY\t\t\tBIT(0)\n#define DPMAIF_DL_INT_DLQ0_QDONE\t\tBIT(8)\n#define DPMAIF_DL_INT_DLQ1_QDONE\t\tBIT(9)\n#define DPMAIF_DL_INT_DLQ0_PITCNT_LEN\t\tBIT(10)\n#define DPMAIF_DL_INT_DLQ1_PITCNT_LEN\t\tBIT(11)\n#define DPMAIF_DL_INT_Q2TOQ1\t\t\tBIT(24)\n#define DPMAIF_DL_INT_Q2APTOP\t\t\tBIT(25)\n\n#define DPMAIF_DLQ_LOW_TIMEOUT_THRES_MKS\tGENMASK(15, 0)\n#define DPMAIF_DLQ_HIGH_TIMEOUT_THRES_MSK\tGENMASK(31, 16)\n\n \n#define DPMAIF_AGG_MAX_LEN_DF\t\t\t65535\n#define DPMAIF_AGG_TBL_ENT_NUM_DF\t\t50\n#define DPMAIF_HASH_PRIME_DF\t\t\t13\n#define DPMAIF_MID_TIMEOUT_THRES_DF\t\t100\n#define DPMAIF_DLQ_TIMEOUT_THRES_DF\t\t100\n#define DPMAIF_DLQ_PRS_THRES_DF\t\t\t10\n#define DPMAIF_DLQ_HASH_BIT_CHOOSE_DF\t\t0\n\n#define DPMAIF_DLQPIT_EN_MSK\t\t\tBIT(20)\n#define DPMAIF_DLQPIT_CHAN_OFS\t\t\t16\n#define DPMAIF_ADD_DLQ_PIT_CHAN_OFS\t\t20\n\n#endif  \n",
  "logic_map": {},
  "failure_modes": [],
  "crash_correlation_map": {}
}