TimeQuest Timing Analyzer report for NEANDER
Tue Jun 18 09:57:41 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'clk'
 26. Fast Model Hold: 'clk'
 27. Fast Model Minimum Pulse Width: 'clk'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; NEANDER                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 216.4 MHz ; 216.4 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -3.621 ; -448.654      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -201.380              ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                        ;
+--------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.621 ; REMreg:inst25|reg[2]                           ; RDMreg:inst24|reg[0]                           ; clk          ; clk         ; 1.000        ; -0.017     ; 4.640      ;
; -3.605 ; REMreg:inst25|reg[1]                           ; RDMreg:inst24|reg[0]                           ; clk          ; clk         ; 1.000        ; -0.017     ; 4.624      ;
; -3.600 ; REMreg:inst25|reg[1]                           ; RDMreg:inst24|reg[4]                           ; clk          ; clk         ; 1.000        ; -0.017     ; 4.619      ;
; -3.558 ; REMreg:inst25|reg[0]                           ; RDMreg:inst24|reg[6]                           ; clk          ; clk         ; 1.000        ; -0.018     ; 4.576      ;
; -3.540 ; REMreg:inst25|reg[3]                           ; RDMreg:inst24|reg[4]                           ; clk          ; clk         ; 1.000        ; -0.017     ; 4.559      ;
; -3.533 ; REMreg:inst25|reg[0]                           ; RDMreg:inst24|reg[3]                           ; clk          ; clk         ; 1.000        ; -0.017     ; 4.552      ;
; -3.533 ; REMreg:inst25|reg[0]                           ; RDMreg:inst24|reg[0]                           ; clk          ; clk         ; 1.000        ; -0.017     ; 4.552      ;
; -3.528 ; REMreg:inst25|reg[1]                           ; RDMreg:inst24|reg[7]                           ; clk          ; clk         ; 1.000        ; -0.018     ; 4.546      ;
; -3.524 ; REMreg:inst25|reg[0]                           ; RDMreg:inst24|reg[4]                           ; clk          ; clk         ; 1.000        ; -0.017     ; 4.543      ;
; -3.519 ; REMreg:inst25|reg[2]                           ; RDMreg:inst24|reg[5]                           ; clk          ; clk         ; 1.000        ; -0.018     ; 4.537      ;
; -3.510 ; REMreg:inst25|reg[0]                           ; RDMreg:inst24|reg[2]                           ; clk          ; clk         ; 1.000        ; -0.017     ; 4.529      ;
; -3.492 ; REMreg:inst25|reg[1]                           ; RDMreg:inst24|reg[5]                           ; clk          ; clk         ; 1.000        ; -0.018     ; 4.510      ;
; -3.482 ; REMreg:inst25|reg[2]                           ; RDMreg:inst24|reg[4]                           ; clk          ; clk         ; 1.000        ; -0.017     ; 4.501      ;
; -3.481 ; Controller:inst2|fstate.NOT1                   ; NZ:inst15|reg[0]                               ; clk          ; clk         ; 1.000        ; -0.010     ; 4.507      ;
; -3.474 ; REMreg:inst25|reg[1]                           ; RDMreg:inst24|reg[6]                           ; clk          ; clk         ; 1.000        ; -0.018     ; 4.492      ;
; -3.466 ; REMreg:inst25|reg[0]                           ; RDMreg:inst24|reg[5]                           ; clk          ; clk         ; 1.000        ; -0.018     ; 4.484      ;
; -3.460 ; REMreg:inst25|reg[3]                           ; RDMreg:inst24|reg[0]                           ; clk          ; clk         ; 1.000        ; -0.017     ; 4.479      ;
; -3.459 ; REMreg:inst25|reg[0]                           ; RDMreg:inst24|reg[7]                           ; clk          ; clk         ; 1.000        ; -0.018     ; 4.477      ;
; -3.458 ; REMreg:inst25|reg[3]                           ; RDMreg:inst24|reg[5]                           ; clk          ; clk         ; 1.000        ; -0.018     ; 4.476      ;
; -3.455 ; AC:inst|reg[0]                                 ; NZ:inst15|reg[1]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 4.491      ;
; -3.451 ; AC:inst|reg[0]                                 ; NZ:inst15|reg[0]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 4.487      ;
; -3.445 ; REMreg:inst25|reg[3]                           ; RDMreg:inst24|reg[1]                           ; clk          ; clk         ; 1.000        ; -0.017     ; 4.464      ;
; -3.441 ; REMreg:inst25|reg[3]                           ; RDMreg:inst24|reg[7]                           ; clk          ; clk         ; 1.000        ; -0.018     ; 4.459      ;
; -3.433 ; RDMreg:inst24|reg[0]                           ; NZ:inst15|reg[1]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 4.469      ;
; -3.429 ; RDMreg:inst24|reg[0]                           ; NZ:inst15|reg[0]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 4.465      ;
; -3.420 ; AC:inst|reg[1]                                 ; NZ:inst15|reg[1]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 4.456      ;
; -3.416 ; AC:inst|reg[1]                                 ; NZ:inst15|reg[0]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 4.452      ;
; -3.402 ; REMreg:inst25|reg[0]                           ; RDMreg:inst24|reg[1]                           ; clk          ; clk         ; 1.000        ; -0.017     ; 4.421      ;
; -3.396 ; REMreg:inst25|reg[2]                           ; RDMreg:inst24|reg[7]                           ; clk          ; clk         ; 1.000        ; -0.018     ; 4.414      ;
; -3.390 ; REMreg:inst25|reg[3]                           ; RDMreg:inst24|reg[3]                           ; clk          ; clk         ; 1.000        ; -0.017     ; 4.409      ;
; -3.389 ; REMreg:inst25|reg[2]                           ; RDMreg:inst24|reg[2]                           ; clk          ; clk         ; 1.000        ; -0.017     ; 4.408      ;
; -3.387 ; REMreg:inst25|reg[3]                           ; RDMreg:inst24|reg[6]                           ; clk          ; clk         ; 1.000        ; -0.018     ; 4.405      ;
; -3.380 ; REMreg:inst25|reg[3]                           ; RDMreg:inst24|reg[2]                           ; clk          ; clk         ; 1.000        ; -0.017     ; 4.399      ;
; -3.363 ; REMreg:inst25|reg[2]                           ; RDMreg:inst24|reg[3]                           ; clk          ; clk         ; 1.000        ; -0.017     ; 4.382      ;
; -3.320 ; RDMreg:inst24|reg[1]                           ; NZ:inst15|reg[1]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 4.356      ;
; -3.316 ; RDMreg:inst24|reg[1]                           ; NZ:inst15|reg[0]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 4.352      ;
; -3.301 ; REMreg:inst25|reg[2]                           ; RDMreg:inst24|reg[1]                           ; clk          ; clk         ; 1.000        ; -0.017     ; 4.320      ;
; -3.298 ; REMreg:inst25|reg[1]                           ; RDMreg:inst24|reg[1]                           ; clk          ; clk         ; 1.000        ; -0.017     ; 4.317      ;
; -3.264 ; REMreg:inst25|reg[1]                           ; RDMreg:inst24|reg[3]                           ; clk          ; clk         ; 1.000        ; -0.017     ; 4.283      ;
; -3.221 ; REMreg:inst25|reg[1]                           ; RDMreg:inst24|reg[2]                           ; clk          ; clk         ; 1.000        ; -0.017     ; 4.240      ;
; -3.218 ; RDMreg:inst24|reg[2]                           ; NZ:inst15|reg[1]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 4.254      ;
; -3.214 ; RDMreg:inst24|reg[2]                           ; NZ:inst15|reg[0]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 4.250      ;
; -3.167 ; RI:inst18|reg[5]                               ; Controller:inst2|fstate.OR1                    ; clk          ; clk         ; 1.000        ; -0.009     ; 4.194      ;
; -3.149 ; REMreg:inst25|reg[2]                           ; RDMreg:inst24|reg[6]                           ; clk          ; clk         ; 1.000        ; -0.018     ; 4.167      ;
; -3.125 ; Controller:inst2|fstate.AND1                   ; NZ:inst15|reg[0]                               ; clk          ; clk         ; 1.000        ; -0.001     ; 4.160      ;
; -3.062 ; memRAM:inst4|memCell:\genx:1:geny:3:gen|reg[6] ; RDMreg:inst24|reg[6]                           ; clk          ; clk         ; 1.000        ; -0.019     ; 4.079      ;
; -3.035 ; AC:inst|reg[2]                                 ; NZ:inst15|reg[1]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 4.071      ;
; -3.031 ; AC:inst|reg[2]                                 ; NZ:inst15|reg[0]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 4.067      ;
; -3.022 ; RDMreg:inst24|reg[3]                           ; NZ:inst15|reg[1]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 4.058      ;
; -3.021 ; RI:inst18|reg[0]                               ; Controller:inst2|fstate.OR1                    ; clk          ; clk         ; 1.000        ; -0.009     ; 4.048      ;
; -3.018 ; RDMreg:inst24|reg[3]                           ; NZ:inst15|reg[0]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 4.054      ;
; -3.017 ; REMreg:inst25|reg[3]                           ; memRAM:inst4|memCell:\genx:0:geny:0:gen|reg[0] ; clk          ; clk         ; 1.000        ; -0.017     ; 4.036      ;
; -3.017 ; REMreg:inst25|reg[3]                           ; memRAM:inst4|memCell:\genx:0:geny:0:gen|reg[2] ; clk          ; clk         ; 1.000        ; -0.017     ; 4.036      ;
; -3.017 ; REMreg:inst25|reg[3]                           ; memRAM:inst4|memCell:\genx:0:geny:0:gen|reg[1] ; clk          ; clk         ; 1.000        ; -0.017     ; 4.036      ;
; -3.017 ; REMreg:inst25|reg[3]                           ; memRAM:inst4|memCell:\genx:0:geny:0:gen|reg[5] ; clk          ; clk         ; 1.000        ; -0.017     ; 4.036      ;
; -3.017 ; REMreg:inst25|reg[3]                           ; memRAM:inst4|memCell:\genx:0:geny:0:gen|reg[4] ; clk          ; clk         ; 1.000        ; -0.017     ; 4.036      ;
; -3.017 ; REMreg:inst25|reg[3]                           ; memRAM:inst4|memCell:\genx:0:geny:0:gen|reg[3] ; clk          ; clk         ; 1.000        ; -0.017     ; 4.036      ;
; -3.017 ; REMreg:inst25|reg[3]                           ; memRAM:inst4|memCell:\genx:0:geny:0:gen|reg[7] ; clk          ; clk         ; 1.000        ; -0.017     ; 4.036      ;
; -3.015 ; REMreg:inst25|reg[3]                           ; memRAM:inst4|memCell:\genx:0:geny:0:gen|reg[6] ; clk          ; clk         ; 1.000        ; -0.018     ; 4.033      ;
; -3.005 ; RI:inst18|reg[5]                               ; Controller:inst2|fstate.JZ                     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.041      ;
; -3.004 ; RI:inst18|reg[5]                               ; Controller:inst2|fstate.JN                     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.040      ;
; -2.983 ; RI:inst18|reg[5]                               ; Controller:inst2|fstate.STA1                   ; clk          ; clk         ; 1.000        ; 0.001      ; 4.020      ;
; -2.983 ; RDMreg:inst24|reg[4]                           ; NZ:inst15|reg[0]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 4.019      ;
; -2.981 ; RI:inst18|reg[5]                               ; Controller:inst2|fstate.PREP4                  ; clk          ; clk         ; 1.000        ; 0.001      ; 4.018      ;
; -2.959 ; REMreg:inst25|reg[1]                           ; memRAM:inst4|memCell:\genx:0:geny:0:gen|reg[0] ; clk          ; clk         ; 1.000        ; -0.017     ; 3.978      ;
; -2.959 ; REMreg:inst25|reg[1]                           ; memRAM:inst4|memCell:\genx:0:geny:0:gen|reg[2] ; clk          ; clk         ; 1.000        ; -0.017     ; 3.978      ;
; -2.959 ; REMreg:inst25|reg[1]                           ; memRAM:inst4|memCell:\genx:0:geny:0:gen|reg[1] ; clk          ; clk         ; 1.000        ; -0.017     ; 3.978      ;
; -2.959 ; REMreg:inst25|reg[1]                           ; memRAM:inst4|memCell:\genx:0:geny:0:gen|reg[5] ; clk          ; clk         ; 1.000        ; -0.017     ; 3.978      ;
; -2.959 ; REMreg:inst25|reg[1]                           ; memRAM:inst4|memCell:\genx:0:geny:0:gen|reg[4] ; clk          ; clk         ; 1.000        ; -0.017     ; 3.978      ;
; -2.959 ; REMreg:inst25|reg[1]                           ; memRAM:inst4|memCell:\genx:0:geny:0:gen|reg[3] ; clk          ; clk         ; 1.000        ; -0.017     ; 3.978      ;
; -2.959 ; REMreg:inst25|reg[1]                           ; memRAM:inst4|memCell:\genx:0:geny:0:gen|reg[7] ; clk          ; clk         ; 1.000        ; -0.017     ; 3.978      ;
; -2.957 ; REMreg:inst25|reg[1]                           ; memRAM:inst4|memCell:\genx:0:geny:0:gen|reg[6] ; clk          ; clk         ; 1.000        ; -0.018     ; 3.975      ;
; -2.927 ; RI:inst18|reg[5]                               ; Controller:inst2|fstate.NOT1                   ; clk          ; clk         ; 1.000        ; 0.000      ; 3.963      ;
; -2.922 ; REMreg:inst25|reg[3]                           ; memRAM:inst4|memCell:\genx:3:geny:2:gen|reg[4] ; clk          ; clk         ; 1.000        ; -0.017     ; 3.941      ;
; -2.918 ; AC:inst|reg[4]                                 ; NZ:inst15|reg[0]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 3.954      ;
; -2.912 ; AC:inst|reg[0]                                 ; AC:inst|reg[7]                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 3.948      ;
; -2.911 ; RI:inst18|reg[5]                               ; Controller:inst2|fstate.HLT                    ; clk          ; clk         ; 1.000        ; 0.000      ; 3.947      ;
; -2.890 ; RDMreg:inst24|reg[0]                           ; AC:inst|reg[7]                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 3.926      ;
; -2.886 ; Controller:inst2|fstate.OR1                    ; NZ:inst15|reg[0]                               ; clk          ; clk         ; 1.000        ; -0.001     ; 3.921      ;
; -2.886 ; RI:inst18|reg[7]                               ; Controller:inst2|fstate.OR1                    ; clk          ; clk         ; 1.000        ; -0.009     ; 3.913      ;
; -2.879 ; Controller:inst2|fstate.NOT1                   ; NZ:inst15|reg[1]                               ; clk          ; clk         ; 1.000        ; -0.010     ; 3.905      ;
; -2.879 ; REMreg:inst25|reg[0]                           ; memRAM:inst4|memCell:\genx:3:geny:2:gen|reg[4] ; clk          ; clk         ; 1.000        ; -0.017     ; 3.898      ;
; -2.877 ; AC:inst|reg[1]                                 ; AC:inst|reg[7]                                 ; clk          ; clk         ; 1.000        ; 0.000      ; 3.913      ;
; -2.874 ; Controller:inst2|fstate.NOT1                   ; AC:inst|reg[4]                                 ; clk          ; clk         ; 1.000        ; -0.010     ; 3.900      ;
; -2.859 ; RI:inst18|reg[0]                               ; Controller:inst2|fstate.JZ                     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.895      ;
; -2.858 ; RI:inst18|reg[0]                               ; Controller:inst2|fstate.JN                     ; clk          ; clk         ; 1.000        ; 0.000      ; 3.894      ;
; -2.837 ; memRAM:inst4|memCell:\genx:1:geny:1:gen|reg[0] ; RDMreg:inst24|reg[0]                           ; clk          ; clk         ; 1.000        ; -0.009     ; 3.864      ;
; -2.837 ; RI:inst18|reg[0]                               ; Controller:inst2|fstate.STA1                   ; clk          ; clk         ; 1.000        ; 0.001      ; 3.874      ;
; -2.837 ; RI:inst18|reg[0]                               ; Controller:inst2|fstate.PREP4                  ; clk          ; clk         ; 1.000        ; 0.001      ; 3.874      ;
; -2.822 ; Controller:inst2|fstate.LoadAC                 ; NZ:inst15|reg[0]                               ; clk          ; clk         ; 1.000        ; -0.011     ; 3.847      ;
; -2.819 ; Controller:inst2|fstate.SetData                ; RDMreg:inst24|reg[4]                           ; clk          ; clk         ; 1.000        ; -0.011     ; 3.844      ;
; -2.803 ; RI:inst18|reg[6]                               ; Controller:inst2|fstate.PREP4                  ; clk          ; clk         ; 1.000        ; 0.001      ; 3.840      ;
; -2.800 ; REMreg:inst25|reg[2]                           ; memRAM:inst4|memCell:\genx:0:geny:0:gen|reg[0] ; clk          ; clk         ; 1.000        ; -0.017     ; 3.819      ;
; -2.800 ; REMreg:inst25|reg[2]                           ; memRAM:inst4|memCell:\genx:0:geny:0:gen|reg[2] ; clk          ; clk         ; 1.000        ; -0.017     ; 3.819      ;
; -2.800 ; REMreg:inst25|reg[2]                           ; memRAM:inst4|memCell:\genx:0:geny:0:gen|reg[1] ; clk          ; clk         ; 1.000        ; -0.017     ; 3.819      ;
; -2.800 ; REMreg:inst25|reg[2]                           ; memRAM:inst4|memCell:\genx:0:geny:0:gen|reg[5] ; clk          ; clk         ; 1.000        ; -0.017     ; 3.819      ;
; -2.800 ; REMreg:inst25|reg[2]                           ; memRAM:inst4|memCell:\genx:0:geny:0:gen|reg[4] ; clk          ; clk         ; 1.000        ; -0.017     ; 3.819      ;
; -2.800 ; REMreg:inst25|reg[2]                           ; memRAM:inst4|memCell:\genx:0:geny:0:gen|reg[3] ; clk          ; clk         ; 1.000        ; -0.017     ; 3.819      ;
; -2.800 ; REMreg:inst25|reg[2]                           ; memRAM:inst4|memCell:\genx:0:geny:0:gen|reg[7] ; clk          ; clk         ; 1.000        ; -0.017     ; 3.819      ;
; -2.798 ; REMreg:inst25|reg[2]                           ; memRAM:inst4|memCell:\genx:0:geny:0:gen|reg[6] ; clk          ; clk         ; 1.000        ; -0.018     ; 3.816      ;
+--------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                            ;
+-------+------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; Controller:inst2|fstate.Start      ; Controller:inst2|fstate.Start                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Controller:inst2|fstate.LoadAC     ; Controller:inst2|fstate.LoadAC                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Controller:inst2|fstate.SetData    ; Controller:inst2|fstate.SetData                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Controller:inst2|fstate.DISP1      ; Controller:inst2|fstate.DISP1                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Controller:inst2|fstate.HLT        ; Controller:inst2|fstate.HLT                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Controller:inst2|fstate.Search3    ; Controller:inst2|fstate.Search3                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.531 ; PC:inst21|reg[7]                   ; PC:inst21|reg[7]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.797      ;
; 0.534 ; RDMreg:inst24|reg[6]               ; memRAM:inst4|memCell:\genx:0:geny:0:gen|reg[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.800      ;
; 0.640 ; RDMreg:inst24|reg[4]               ; memRAM:inst4|memCell:\genx:3:geny:2:gen|reg[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.906      ;
; 0.640 ; Controller:inst2|fstate.NOT1       ; Controller:inst2|fstate.Wait1                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.906      ;
; 0.654 ; Controller:inst2|fstate.DISP1      ; Controller:inst2|fstate.Decision               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.920      ;
; 0.669 ; Controller:inst2|fstate.JMP2       ; Controller:inst2|fstate.JMP3                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.935      ;
; 0.678 ; Controller:inst2|fstate.Search3    ; Controller:inst2|fstate.Check                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.944      ;
; 0.681 ; Controller:inst2|fstate.Check      ; Controller:inst2|fstate.NOT1                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.947      ;
; 0.681 ; Controller:inst2|fstate.Wait1      ; Controller:inst2|fstate.Search1                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.947      ;
; 0.749 ; Controller:inst2|fstate.Check      ; Controller:inst2|fstate.NOP                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.015      ;
; 0.789 ; Controller:inst2|fstate.SetAdress1 ; Controller:inst2|fstate.SetData                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.055      ;
; 0.795 ; PC:inst21|reg[0]                   ; PC:inst21|reg[0]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.802 ; PC:inst21|reg[4]                   ; PC:inst21|reg[4]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.068      ;
; 0.804 ; PC:inst21|reg[4]                   ; REMreg:inst25|reg[4]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.070      ;
; 0.806 ; PC:inst21|reg[2]                   ; PC:inst21|reg[2]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; PC:inst21|reg[6]                   ; PC:inst21|reg[6]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; Controller:inst2|fstate.SetData    ; Controller:inst2|fstate.DISP1                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.072      ;
; 0.808 ; PC:inst21|reg[6]                   ; REMreg:inst25|reg[6]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.074      ;
; 0.809 ; PC:inst21|reg[7]                   ; REMreg:inst25|reg[7]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.075      ;
; 0.811 ; Controller:inst2|fstate.Decision   ; Controller:inst2|fstate.SetAdress1             ; clk          ; clk         ; 0.000        ; 0.000      ; 1.077      ;
; 0.812 ; Controller:inst2|fstate.LoadAC     ; Controller:inst2|fstate.Decision               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.078      ;
; 0.819 ; Controller:inst2|fstate.PREP4      ; Controller:inst2|fstate.ADD                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.085      ;
; 0.821 ; Controller:inst2|fstate.PREP4      ; Controller:inst2|fstate.LDA                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.087      ;
; 0.834 ; Controller:inst2|fstate.PREP1      ; Controller:inst2|fstate.PREP2                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.100      ;
; 0.838 ; PC:inst21|reg[5]                   ; PC:inst21|reg[5]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.104      ;
; 0.841 ; PC:inst21|reg[1]                   ; PC:inst21|reg[1]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.107      ;
; 0.842 ; PC:inst21|reg[3]                   ; PC:inst21|reg[3]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.108      ;
; 0.842 ; Controller:inst2|fstate.JnNZ       ; Controller:inst2|fstate.Wait1                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.108      ;
; 0.847 ; Controller:inst2|fstate.PREP2      ; Controller:inst2|fstate.PREP3                  ; clk          ; clk         ; 0.000        ; 0.001      ; 1.114      ;
; 0.852 ; Controller:inst2|fstate.PREP3      ; Controller:inst2|fstate.PREP4                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.118      ;
; 0.853 ; Controller:inst2|fstate.PREP3      ; Controller:inst2|fstate.STA1                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.119      ;
; 0.855 ; Controller:inst2|fstate.Check      ; Controller:inst2|fstate.HLT                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.121      ;
; 0.871 ; RDMreg:inst24|reg[6]               ; memRAM:inst4|memCell:\genx:3:geny:3:gen|reg[6] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.138      ;
; 0.966 ; AC:inst|reg[1]                     ; RDMreg:inst24|reg[1]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.232      ;
; 0.973 ; Controller:inst2|fstate.Start      ; Controller:inst2|fstate.LoadAC                 ; clk          ; clk         ; 0.000        ; 0.000      ; 1.239      ;
; 0.975 ; Controller:inst2|fstate.JN         ; Controller:inst2|fstate.JnNZ                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.241      ;
; 0.983 ; Controller:inst2|fstate.JZ         ; Controller:inst2|fstate.JnNZ                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.249      ;
; 0.994 ; RDMreg:inst24|reg[6]               ; memRAM:inst4|memCell:\genx:3:geny:2:gen|reg[6] ; clk          ; clk         ; 0.000        ; -0.002     ; 1.258      ;
; 0.997 ; RDMreg:inst24|reg[6]               ; memRAM:inst4|memCell:\genx:2:geny:3:gen|reg[6] ; clk          ; clk         ; 0.000        ; -0.002     ; 1.261      ;
; 1.002 ; AC:inst|reg[4]                     ; RDMreg:inst24|reg[4]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 1.268      ;
; 1.004 ; NZ:inst15|reg[1]                   ; Controller:inst2|fstate.JnNZ                   ; clk          ; clk         ; 0.000        ; 0.010      ; 1.280      ;
; 1.016 ; Controller:inst2|fstate.Check      ; Controller:inst2|fstate.JMP1                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.282      ;
; 1.024 ; Controller:inst2|fstate.Search1    ; Controller:inst2|fstate.Search2                ; clk          ; clk         ; 0.000        ; 0.001      ; 1.291      ;
; 1.025 ; Controller:inst2|fstate.Check      ; Controller:inst2|fstate.PREP1                  ; clk          ; clk         ; 0.000        ; 0.000      ; 1.291      ;
; 1.051 ; Controller:inst2|fstate.Search2    ; Controller:inst2|fstate.Search3                ; clk          ; clk         ; 0.000        ; -0.001     ; 1.316      ;
; 1.063 ; Controller:inst2|fstate.JMP1       ; Controller:inst2|fstate.JMP2                   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.329      ;
; 1.068 ; RDMreg:inst24|reg[0]               ; RI:inst18|reg[0]                               ; clk          ; clk         ; 0.000        ; 0.010      ; 1.344      ;
; 1.091 ; RDMreg:inst24|reg[7]               ; memRAM:inst4|memCell:\genx:3:geny:1:gen|reg[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.357      ;
; 1.095 ; RDMreg:inst24|reg[7]               ; memRAM:inst4|memCell:\genx:3:geny:2:gen|reg[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.361      ;
; 1.102 ; RDMreg:inst24|reg[6]               ; AC:inst|reg[6]                                 ; clk          ; clk         ; 0.000        ; 0.001      ; 1.369      ;
; 1.105 ; RDMreg:inst24|reg[4]               ; memRAM:inst4|memCell:\genx:3:geny:1:gen|reg[4] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.370      ;
; 1.108 ; RDMreg:inst24|reg[7]               ; memRAM:inst4|memCell:\genx:2:geny:3:gen|reg[7] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.373      ;
; 1.112 ; RDMreg:inst24|reg[7]               ; memRAM:inst4|memCell:\genx:3:geny:0:gen|reg[7] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.377      ;
; 1.114 ; RDMreg:inst24|reg[7]               ; AC:inst|reg[7]                                 ; clk          ; clk         ; 0.000        ; 0.001      ; 1.381      ;
; 1.117 ; RDMreg:inst24|reg[6]               ; memRAM:inst4|memCell:\genx:3:geny:1:gen|reg[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.383      ;
; 1.117 ; RDMreg:inst24|reg[6]               ; memRAM:inst4|memCell:\genx:3:geny:0:gen|reg[6] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.382      ;
; 1.118 ; PC:inst21|reg[3]                   ; REMreg:inst25|reg[3]                           ; clk          ; clk         ; 0.000        ; 0.008      ; 1.392      ;
; 1.119 ; NZ:inst15|reg[0]                   ; Controller:inst2|fstate.JnNZ                   ; clk          ; clk         ; 0.000        ; 0.010      ; 1.395      ;
; 1.120 ; PC:inst21|reg[2]                   ; REMreg:inst25|reg[2]                           ; clk          ; clk         ; 0.000        ; 0.008      ; 1.394      ;
; 1.120 ; RDMreg:inst24|reg[5]               ; memRAM:inst4|memCell:\genx:0:geny:0:gen|reg[5] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.387      ;
; 1.120 ; RDMreg:inst24|reg[5]               ; memRAM:inst4|memCell:\genx:3:geny:3:gen|reg[5] ; clk          ; clk         ; 0.000        ; 0.001      ; 1.387      ;
; 1.122 ; RDMreg:inst24|reg[2]               ; memRAM:inst4|memCell:\genx:3:geny:2:gen|reg[2] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.387      ;
; 1.123 ; RDMreg:inst24|reg[2]               ; memRAM:inst4|memCell:\genx:3:geny:1:gen|reg[2] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.388      ;
; 1.123 ; RDMreg:inst24|reg[5]               ; memRAM:inst4|memCell:\genx:3:geny:1:gen|reg[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.389      ;
; 1.123 ; RDMreg:inst24|reg[5]               ; memRAM:inst4|memCell:\genx:3:geny:2:gen|reg[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.389      ;
; 1.129 ; RDMreg:inst24|reg[3]               ; memRAM:inst4|memCell:\genx:3:geny:1:gen|reg[3] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.394      ;
; 1.130 ; RDMreg:inst24|reg[3]               ; RI:inst18|reg[3]                               ; clk          ; clk         ; 0.000        ; 0.010      ; 1.406      ;
; 1.133 ; RDMreg:inst24|reg[1]               ; memRAM:inst4|memCell:\genx:3:geny:3:gen|reg[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.399      ;
; 1.133 ; RDMreg:inst24|reg[2]               ; RI:inst18|reg[2]                               ; clk          ; clk         ; 0.000        ; 0.010      ; 1.409      ;
; 1.135 ; RDMreg:inst24|reg[1]               ; memRAM:inst4|memCell:\genx:2:geny:3:gen|reg[1] ; clk          ; clk         ; 0.000        ; -0.002     ; 1.399      ;
; 1.136 ; RDMreg:inst24|reg[1]               ; memRAM:inst4|memCell:\genx:3:geny:0:gen|reg[1] ; clk          ; clk         ; 0.000        ; -0.002     ; 1.400      ;
; 1.136 ; RDMreg:inst24|reg[1]               ; memRAM:inst4|memCell:\genx:0:geny:0:gen|reg[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.402      ;
; 1.139 ; RDMreg:inst24|reg[3]               ; memRAM:inst4|memCell:\genx:3:geny:3:gen|reg[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.405      ;
; 1.143 ; RDMreg:inst24|reg[3]               ; memRAM:inst4|memCell:\genx:0:geny:0:gen|reg[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.409      ;
; 1.145 ; RDMreg:inst24|reg[6]               ; memRAM:inst4|memCell:\genx:2:geny:2:gen|reg[6] ; clk          ; clk         ; 0.000        ; 0.011      ; 1.422      ;
; 1.154 ; RDMreg:inst24|reg[1]               ; memRAM:inst4|memCell:\genx:1:geny:2:gen|reg[1] ; clk          ; clk         ; 0.000        ; 0.017      ; 1.437      ;
; 1.154 ; RDMreg:inst24|reg[1]               ; memRAM:inst4|memCell:\genx:1:geny:1:gen|reg[1] ; clk          ; clk         ; 0.000        ; 0.017      ; 1.437      ;
; 1.165 ; RDMreg:inst24|reg[7]               ; memRAM:inst4|memCell:\genx:2:geny:2:gen|reg[7] ; clk          ; clk         ; 0.000        ; 0.011      ; 1.442      ;
; 1.166 ; RDMreg:inst24|reg[7]               ; memRAM:inst4|memCell:\genx:2:geny:1:gen|reg[7] ; clk          ; clk         ; 0.000        ; 0.011      ; 1.443      ;
; 1.171 ; RDMreg:inst24|reg[5]               ; memRAM:inst4|memCell:\genx:1:geny:1:gen|reg[5] ; clk          ; clk         ; 0.000        ; 0.010      ; 1.447      ;
; 1.171 ; RDMreg:inst24|reg[5]               ; memRAM:inst4|memCell:\genx:1:geny:2:gen|reg[5] ; clk          ; clk         ; 0.000        ; 0.010      ; 1.447      ;
; 1.175 ; RDMreg:inst24|reg[1]               ; RI:inst18|reg[1]                               ; clk          ; clk         ; 0.000        ; 0.010      ; 1.451      ;
; 1.185 ; PC:inst21|reg[4]                   ; PC:inst21|reg[5]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.451      ;
; 1.189 ; PC:inst21|reg[6]                   ; PC:inst21|reg[7]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; PC:inst21|reg[2]                   ; PC:inst21|reg[3]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.455      ;
; 1.191 ; RDMreg:inst24|reg[0]               ; memRAM:inst4|memCell:\genx:2:geny:3:gen|reg[0] ; clk          ; clk         ; 0.000        ; -0.002     ; 1.455      ;
; 1.191 ; RDMreg:inst24|reg[0]               ; memRAM:inst4|memCell:\genx:3:geny:0:gen|reg[0] ; clk          ; clk         ; 0.000        ; -0.002     ; 1.455      ;
; 1.198 ; RDMreg:inst24|reg[0]               ; memRAM:inst4|memCell:\genx:3:geny:2:gen|reg[0] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.463      ;
; 1.198 ; RDMreg:inst24|reg[0]               ; memRAM:inst4|memCell:\genx:3:geny:1:gen|reg[0] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.463      ;
; 1.198 ; RDMreg:inst24|reg[0]               ; memRAM:inst4|memCell:\genx:1:geny:1:gen|reg[0] ; clk          ; clk         ; 0.000        ; 0.009      ; 1.473      ;
; 1.211 ; Controller:inst2|fstate.Decision   ; Controller:inst2|fstate.Decision               ; clk          ; clk         ; 0.000        ; 0.000      ; 1.477      ;
; 1.215 ; AC:inst|reg[7]                     ; RDMreg:inst24|reg[7]                           ; clk          ; clk         ; 0.000        ; -0.001     ; 1.480      ;
; 1.215 ; RI:inst18|reg[3]                   ; Controller:inst2|fstate.NOP                    ; clk          ; clk         ; 0.000        ; 0.000      ; 1.481      ;
; 1.218 ; AC:inst|reg[6]                     ; RDMreg:inst24|reg[6]                           ; clk          ; clk         ; 0.000        ; -0.001     ; 1.483      ;
+-------+------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AC:inst|reg[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AC:inst|reg[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AC:inst|reg[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AC:inst|reg[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AC:inst|reg[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AC:inst|reg[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AC:inst|reg[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AC:inst|reg[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AC:inst|reg[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AC:inst|reg[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AC:inst|reg[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AC:inst|reg[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AC:inst|reg[6]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AC:inst|reg[6]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AC:inst|reg[7]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AC:inst|reg[7]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.ADD        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.ADD        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.AND1       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.AND1       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.Check      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.Check      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.DISP1      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.DISP1      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.Decision   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.Decision   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.HLT        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.HLT        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.JMP1       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.JMP1       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.JMP2       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.JMP2       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.JMP3       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.JMP3       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.JN         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.JN         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.JZ         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.JZ         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.JnNZ       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.JnNZ       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.LDA        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.LDA        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.LoadAC     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.LoadAC     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.NOP        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.NOP        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.NOT1       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.NOT1       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.OR1        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.OR1        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.PREP1      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.PREP1      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.PREP2      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.PREP2      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.PREP3      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.PREP3      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.PREP4      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.PREP4      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.STA1       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.STA1       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.STA2       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.STA2       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.Search1    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.Search1    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.Search2    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.Search2    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.Search3    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.Search3    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.SetAdress1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.SetAdress1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.SetData    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.SetData    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.Start      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.Start      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.Wait1      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.Wait1      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; NZ:inst15|reg[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; NZ:inst15|reg[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; NZ:inst15|reg[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; NZ:inst15|reg[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; PC:inst21|reg[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; PC:inst21|reg[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; PC:inst21|reg[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; PC:inst21|reg[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; PC:inst21|reg[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; PC:inst21|reg[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; PC:inst21|reg[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; PC:inst21|reg[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; PC:inst21|reg[4]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; PC:inst21|reg[4]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; PC:inst21|reg[5]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; PC:inst21|reg[5]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; PC:inst21|reg[6]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; PC:inst21|reg[6]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; PC:inst21|reg[7]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; PC:inst21|reg[7]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RDMreg:inst24|reg[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RDMreg:inst24|reg[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RDMreg:inst24|reg[1]               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; InData[*]  ; clk        ; 5.220 ; 5.220 ; Rise       ; clk             ;
;  InData[0] ; clk        ; 1.153 ; 1.153 ; Rise       ; clk             ;
;  InData[1] ; clk        ; 0.877 ; 0.877 ; Rise       ; clk             ;
;  InData[2] ; clk        ; 0.887 ; 0.887 ; Rise       ; clk             ;
;  InData[3] ; clk        ; 4.685 ; 4.685 ; Rise       ; clk             ;
;  InData[4] ; clk        ; 5.148 ; 5.148 ; Rise       ; clk             ;
;  InData[5] ; clk        ; 5.181 ; 5.181 ; Rise       ; clk             ;
;  InData[6] ; clk        ; 5.220 ; 5.220 ; Rise       ; clk             ;
;  InData[7] ; clk        ; 5.140 ; 5.140 ; Rise       ; clk             ;
; choice[*]  ; clk        ; 6.223 ; 6.223 ; Rise       ; clk             ;
;  choice[0] ; clk        ; 5.850 ; 5.850 ; Rise       ; clk             ;
;  choice[1] ; clk        ; 6.223 ; 6.223 ; Rise       ; clk             ;
; go         ; clk        ; 1.969 ; 1.969 ; Rise       ; clk             ;
; reset      ; clk        ; 3.984 ; 3.984 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; InData[*]  ; clk        ; -0.647 ; -0.647 ; Rise       ; clk             ;
;  InData[0] ; clk        ; -0.923 ; -0.923 ; Rise       ; clk             ;
;  InData[1] ; clk        ; -0.647 ; -0.647 ; Rise       ; clk             ;
;  InData[2] ; clk        ; -0.657 ; -0.657 ; Rise       ; clk             ;
;  InData[3] ; clk        ; -4.455 ; -4.455 ; Rise       ; clk             ;
;  InData[4] ; clk        ; -4.918 ; -4.918 ; Rise       ; clk             ;
;  InData[5] ; clk        ; -4.951 ; -4.951 ; Rise       ; clk             ;
;  InData[6] ; clk        ; -4.990 ; -4.990 ; Rise       ; clk             ;
;  InData[7] ; clk        ; -4.910 ; -4.910 ; Rise       ; clk             ;
; choice[*]  ; clk        ; -4.122 ; -4.122 ; Rise       ; clk             ;
;  choice[0] ; clk        ; -4.122 ; -4.122 ; Rise       ; clk             ;
;  choice[1] ; clk        ; -4.210 ; -4.210 ; Rise       ; clk             ;
; go         ; clk        ; -0.040 ; -0.040 ; Rise       ; clk             ;
; reset      ; clk        ; -0.357 ; -0.357 ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; DisplayAC1[*]  ; clk        ; 11.744 ; 11.744 ; Rise       ; clk             ;
;  DisplayAC1[0] ; clk        ; 11.508 ; 11.508 ; Rise       ; clk             ;
;  DisplayAC1[1] ; clk        ; 11.657 ; 11.657 ; Rise       ; clk             ;
;  DisplayAC1[2] ; clk        ; 11.744 ; 11.744 ; Rise       ; clk             ;
;  DisplayAC1[3] ; clk        ; 11.723 ; 11.723 ; Rise       ; clk             ;
;  DisplayAC1[4] ; clk        ; 11.716 ; 11.716 ; Rise       ; clk             ;
;  DisplayAC1[5] ; clk        ; 11.578 ; 11.578 ; Rise       ; clk             ;
;  DisplayAC1[6] ; clk        ; 11.546 ; 11.546 ; Rise       ; clk             ;
; DisplayAC2[*]  ; clk        ; 11.795 ; 11.795 ; Rise       ; clk             ;
;  DisplayAC2[0] ; clk        ; 11.658 ; 11.658 ; Rise       ; clk             ;
;  DisplayAC2[1] ; clk        ; 11.795 ; 11.795 ; Rise       ; clk             ;
;  DisplayAC2[2] ; clk        ; 11.735 ; 11.735 ; Rise       ; clk             ;
;  DisplayAC2[3] ; clk        ; 11.730 ; 11.730 ; Rise       ; clk             ;
;  DisplayAC2[4] ; clk        ; 11.375 ; 11.375 ; Rise       ; clk             ;
;  DisplayAC2[5] ; clk        ; 11.138 ; 11.138 ; Rise       ; clk             ;
;  DisplayAC2[6] ; clk        ; 11.432 ; 11.432 ; Rise       ; clk             ;
; DisplayAdd[*]  ; clk        ; 12.479 ; 12.479 ; Rise       ; clk             ;
;  DisplayAdd[0] ; clk        ; 11.423 ; 11.423 ; Rise       ; clk             ;
;  DisplayAdd[1] ; clk        ; 11.909 ; 11.909 ; Rise       ; clk             ;
;  DisplayAdd[2] ; clk        ; 12.479 ; 12.479 ; Rise       ; clk             ;
;  DisplayAdd[3] ; clk        ; 11.686 ; 11.686 ; Rise       ; clk             ;
;  DisplayAdd[4] ; clk        ; 10.886 ; 10.886 ; Rise       ; clk             ;
;  DisplayAdd[5] ; clk        ; 11.493 ; 11.493 ; Rise       ; clk             ;
;  DisplayAdd[6] ; clk        ; 10.591 ; 10.591 ; Rise       ; clk             ;
; DisplayD1[*]   ; clk        ; 14.855 ; 14.855 ; Rise       ; clk             ;
;  DisplayD1[0]  ; clk        ; 14.403 ; 14.403 ; Rise       ; clk             ;
;  DisplayD1[1]  ; clk        ; 14.681 ; 14.681 ; Rise       ; clk             ;
;  DisplayD1[2]  ; clk        ; 14.507 ; 14.507 ; Rise       ; clk             ;
;  DisplayD1[3]  ; clk        ; 14.431 ; 14.431 ; Rise       ; clk             ;
;  DisplayD1[4]  ; clk        ; 14.233 ; 14.233 ; Rise       ; clk             ;
;  DisplayD1[5]  ; clk        ; 14.232 ; 14.232 ; Rise       ; clk             ;
;  DisplayD1[6]  ; clk        ; 14.855 ; 14.855 ; Rise       ; clk             ;
; DisplayD2[*]   ; clk        ; 15.291 ; 15.291 ; Rise       ; clk             ;
;  DisplayD2[0]  ; clk        ; 15.098 ; 15.098 ; Rise       ; clk             ;
;  DisplayD2[1]  ; clk        ; 14.903 ; 14.903 ; Rise       ; clk             ;
;  DisplayD2[2]  ; clk        ; 14.920 ; 14.920 ; Rise       ; clk             ;
;  DisplayD2[3]  ; clk        ; 14.862 ; 14.862 ; Rise       ; clk             ;
;  DisplayD2[4]  ; clk        ; 15.291 ; 15.291 ; Rise       ; clk             ;
;  DisplayD2[5]  ; clk        ; 14.895 ; 14.895 ; Rise       ; clk             ;
;  DisplayD2[6]  ; clk        ; 15.059 ; 15.059 ; Rise       ; clk             ;
; TurndspOn      ; clk        ; 10.397 ; 10.397 ; Rise       ; clk             ;
; ac[*]          ; clk        ; 8.647  ; 8.647  ; Rise       ; clk             ;
;  ac[0]         ; clk        ; 7.400  ; 7.400  ; Rise       ; clk             ;
;  ac[1]         ; clk        ; 7.638  ; 7.638  ; Rise       ; clk             ;
;  ac[2]         ; clk        ; 8.033  ; 8.033  ; Rise       ; clk             ;
;  ac[3]         ; clk        ; 8.647  ; 8.647  ; Rise       ; clk             ;
;  ac[4]         ; clk        ; 7.453  ; 7.453  ; Rise       ; clk             ;
;  ac[5]         ; clk        ; 7.155  ; 7.155  ; Rise       ; clk             ;
;  ac[6]         ; clk        ; 7.424  ; 7.424  ; Rise       ; clk             ;
;  ac[7]         ; clk        ; 7.402  ; 7.402  ; Rise       ; clk             ;
; code[*]        ; clk        ; 8.429  ; 8.429  ; Rise       ; clk             ;
;  code[0]       ; clk        ; 8.358  ; 8.358  ; Rise       ; clk             ;
;  code[1]       ; clk        ; 8.038  ; 8.038  ; Rise       ; clk             ;
;  code[2]       ; clk        ; 8.429  ; 8.429  ; Rise       ; clk             ;
;  code[3]       ; clk        ; 8.100  ; 8.100  ; Rise       ; clk             ;
; dado[*]        ; clk        ; 13.795 ; 13.795 ; Rise       ; clk             ;
;  dado[0]       ; clk        ; 12.960 ; 12.960 ; Rise       ; clk             ;
;  dado[1]       ; clk        ; 13.020 ; 13.020 ; Rise       ; clk             ;
;  dado[2]       ; clk        ; 13.003 ; 13.003 ; Rise       ; clk             ;
;  dado[3]       ; clk        ; 12.738 ; 12.738 ; Rise       ; clk             ;
;  dado[4]       ; clk        ; 11.839 ; 11.839 ; Rise       ; clk             ;
;  dado[5]       ; clk        ; 13.226 ; 13.226 ; Rise       ; clk             ;
;  dado[6]       ; clk        ; 13.795 ; 13.795 ; Rise       ; clk             ;
;  dado[7]       ; clk        ; 12.888 ; 12.888 ; Rise       ; clk             ;
; endereco[*]    ; clk        ; 7.461  ; 7.461  ; Rise       ; clk             ;
;  endereco[0]   ; clk        ; 7.127  ; 7.127  ; Rise       ; clk             ;
;  endereco[1]   ; clk        ; 7.256  ; 7.256  ; Rise       ; clk             ;
;  endereco[2]   ; clk        ; 7.152  ; 7.152  ; Rise       ; clk             ;
;  endereco[3]   ; clk        ; 7.461  ; 7.461  ; Rise       ; clk             ;
;  endereco[4]   ; clk        ; 6.692  ; 6.692  ; Rise       ; clk             ;
;  endereco[5]   ; clk        ; 6.920  ; 6.920  ; Rise       ; clk             ;
;  endereco[6]   ; clk        ; 6.673  ; 6.673  ; Rise       ; clk             ;
;  endereco[7]   ; clk        ; 6.686  ; 6.686  ; Rise       ; clk             ;
; loadAc         ; clk        ; 8.713  ; 8.713  ; Rise       ; clk             ;
; loadnz         ; clk        ; 8.582  ; 8.582  ; Rise       ; clk             ;
; loadpc         ; clk        ; 7.985  ; 7.985  ; Rise       ; clk             ;
; loadrdm        ; clk        ; 8.394  ; 8.394  ; Rise       ; clk             ;
; loadrem        ; clk        ; 8.852  ; 8.852  ; Rise       ; clk             ;
; loadri         ; clk        ; 7.469  ; 7.469  ; Rise       ; clk             ;
; read           ; clk        ; 8.364  ; 8.364  ; Rise       ; clk             ;
; selrdm[*]      ; clk        ; 8.087  ; 8.087  ; Rise       ; clk             ;
;  selrdm[0]     ; clk        ; 7.370  ; 7.370  ; Rise       ; clk             ;
;  selrdm[1]     ; clk        ; 8.087  ; 8.087  ; Rise       ; clk             ;
; selrem         ; clk        ; 7.642  ; 7.642  ; Rise       ; clk             ;
; selual[*]      ; clk        ; 8.065  ; 8.065  ; Rise       ; clk             ;
;  selual[0]     ; clk        ; 8.065  ; 8.065  ; Rise       ; clk             ;
;  selual[1]     ; clk        ; 7.869  ; 7.869  ; Rise       ; clk             ;
;  selual[2]     ; clk        ; 7.890  ; 7.890  ; Rise       ; clk             ;
; sumpc          ; clk        ; 7.587  ; 7.587  ; Rise       ; clk             ;
; write          ; clk        ; 8.375  ; 8.375  ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; DisplayAC1[*]  ; clk        ; 9.708  ; 9.708  ; Rise       ; clk             ;
;  DisplayAC1[0] ; clk        ; 9.907  ; 9.907  ; Rise       ; clk             ;
;  DisplayAC1[1] ; clk        ; 9.843  ; 9.843  ; Rise       ; clk             ;
;  DisplayAC1[2] ; clk        ; 9.925  ; 9.925  ; Rise       ; clk             ;
;  DisplayAC1[3] ; clk        ; 9.719  ; 9.719  ; Rise       ; clk             ;
;  DisplayAC1[4] ; clk        ; 9.708  ; 9.708  ; Rise       ; clk             ;
;  DisplayAC1[5] ; clk        ; 9.989  ; 9.989  ; Rise       ; clk             ;
;  DisplayAC1[6] ; clk        ; 9.900  ; 9.900  ; Rise       ; clk             ;
; DisplayAC2[*]  ; clk        ; 9.217  ; 9.217  ; Rise       ; clk             ;
;  DisplayAC2[0] ; clk        ; 9.962  ; 9.962  ; Rise       ; clk             ;
;  DisplayAC2[1] ; clk        ; 9.858  ; 9.858  ; Rise       ; clk             ;
;  DisplayAC2[2] ; clk        ; 9.806  ; 9.806  ; Rise       ; clk             ;
;  DisplayAC2[3] ; clk        ; 9.794  ; 9.794  ; Rise       ; clk             ;
;  DisplayAC2[4] ; clk        ; 10.024 ; 10.024 ; Rise       ; clk             ;
;  DisplayAC2[5] ; clk        ; 9.217  ; 9.217  ; Rise       ; clk             ;
;  DisplayAC2[6] ; clk        ; 9.488  ; 9.488  ; Rise       ; clk             ;
; DisplayAdd[*]  ; clk        ; 9.100  ; 9.100  ; Rise       ; clk             ;
;  DisplayAdd[0] ; clk        ; 10.451 ; 10.451 ; Rise       ; clk             ;
;  DisplayAdd[1] ; clk        ; 9.100  ; 9.100  ; Rise       ; clk             ;
;  DisplayAdd[2] ; clk        ; 11.327 ; 11.327 ; Rise       ; clk             ;
;  DisplayAdd[3] ; clk        ; 10.713 ; 10.713 ; Rise       ; clk             ;
;  DisplayAdd[4] ; clk        ; 9.636  ; 9.636  ; Rise       ; clk             ;
;  DisplayAdd[5] ; clk        ; 10.252 ; 10.252 ; Rise       ; clk             ;
;  DisplayAdd[6] ; clk        ; 9.614  ; 9.614  ; Rise       ; clk             ;
; DisplayD1[*]   ; clk        ; 9.098  ; 9.098  ; Rise       ; clk             ;
;  DisplayD1[0]  ; clk        ; 9.508  ; 9.508  ; Rise       ; clk             ;
;  DisplayD1[1]  ; clk        ; 9.593  ; 9.593  ; Rise       ; clk             ;
;  DisplayD1[2]  ; clk        ; 9.591  ; 9.591  ; Rise       ; clk             ;
;  DisplayD1[3]  ; clk        ; 9.347  ; 9.347  ; Rise       ; clk             ;
;  DisplayD1[4]  ; clk        ; 9.315  ; 9.315  ; Rise       ; clk             ;
;  DisplayD1[5]  ; clk        ; 9.316  ; 9.316  ; Rise       ; clk             ;
;  DisplayD1[6]  ; clk        ; 9.098  ; 9.098  ; Rise       ; clk             ;
; DisplayD2[*]   ; clk        ; 9.407  ; 9.407  ; Rise       ; clk             ;
;  DisplayD2[0]  ; clk        ; 9.409  ; 9.409  ; Rise       ; clk             ;
;  DisplayD2[1]  ; clk        ; 9.423  ; 9.423  ; Rise       ; clk             ;
;  DisplayD2[2]  ; clk        ; 9.444  ; 9.444  ; Rise       ; clk             ;
;  DisplayD2[3]  ; clk        ; 9.410  ; 9.410  ; Rise       ; clk             ;
;  DisplayD2[4]  ; clk        ; 9.416  ; 9.416  ; Rise       ; clk             ;
;  DisplayD2[5]  ; clk        ; 9.407  ; 9.407  ; Rise       ; clk             ;
;  DisplayD2[6]  ; clk        ; 9.407  ; 9.407  ; Rise       ; clk             ;
; TurndspOn      ; clk        ; 9.051  ; 9.051  ; Rise       ; clk             ;
; ac[*]          ; clk        ; 7.155  ; 7.155  ; Rise       ; clk             ;
;  ac[0]         ; clk        ; 7.400  ; 7.400  ; Rise       ; clk             ;
;  ac[1]         ; clk        ; 7.638  ; 7.638  ; Rise       ; clk             ;
;  ac[2]         ; clk        ; 8.033  ; 8.033  ; Rise       ; clk             ;
;  ac[3]         ; clk        ; 8.647  ; 8.647  ; Rise       ; clk             ;
;  ac[4]         ; clk        ; 7.453  ; 7.453  ; Rise       ; clk             ;
;  ac[5]         ; clk        ; 7.155  ; 7.155  ; Rise       ; clk             ;
;  ac[6]         ; clk        ; 7.424  ; 7.424  ; Rise       ; clk             ;
;  ac[7]         ; clk        ; 7.402  ; 7.402  ; Rise       ; clk             ;
; code[*]        ; clk        ; 6.969  ; 6.969  ; Rise       ; clk             ;
;  code[0]       ; clk        ; 7.381  ; 7.381  ; Rise       ; clk             ;
;  code[1]       ; clk        ; 6.969  ; 6.969  ; Rise       ; clk             ;
;  code[2]       ; clk        ; 7.335  ; 7.335  ; Rise       ; clk             ;
;  code[3]       ; clk        ; 7.295  ; 7.295  ; Rise       ; clk             ;
; dado[*]        ; clk        ; 9.707  ; 9.707  ; Rise       ; clk             ;
;  dado[0]       ; clk        ; 10.880 ; 10.880 ; Rise       ; clk             ;
;  dado[1]       ; clk        ; 11.057 ; 11.057 ; Rise       ; clk             ;
;  dado[2]       ; clk        ; 10.978 ; 10.978 ; Rise       ; clk             ;
;  dado[3]       ; clk        ; 10.661 ; 10.661 ; Rise       ; clk             ;
;  dado[4]       ; clk        ; 9.707  ; 9.707  ; Rise       ; clk             ;
;  dado[5]       ; clk        ; 10.946 ; 10.946 ; Rise       ; clk             ;
;  dado[6]       ; clk        ; 11.584 ; 11.584 ; Rise       ; clk             ;
;  dado[7]       ; clk        ; 10.482 ; 10.482 ; Rise       ; clk             ;
; endereco[*]    ; clk        ; 6.673  ; 6.673  ; Rise       ; clk             ;
;  endereco[0]   ; clk        ; 7.127  ; 7.127  ; Rise       ; clk             ;
;  endereco[1]   ; clk        ; 7.256  ; 7.256  ; Rise       ; clk             ;
;  endereco[2]   ; clk        ; 7.152  ; 7.152  ; Rise       ; clk             ;
;  endereco[3]   ; clk        ; 7.461  ; 7.461  ; Rise       ; clk             ;
;  endereco[4]   ; clk        ; 6.692  ; 6.692  ; Rise       ; clk             ;
;  endereco[5]   ; clk        ; 6.920  ; 6.920  ; Rise       ; clk             ;
;  endereco[6]   ; clk        ; 6.673  ; 6.673  ; Rise       ; clk             ;
;  endereco[7]   ; clk        ; 6.686  ; 6.686  ; Rise       ; clk             ;
; loadAc         ; clk        ; 8.075  ; 8.075  ; Rise       ; clk             ;
; loadnz         ; clk        ; 8.231  ; 8.231  ; Rise       ; clk             ;
; loadpc         ; clk        ; 7.985  ; 7.985  ; Rise       ; clk             ;
; loadrdm        ; clk        ; 7.560  ; 7.560  ; Rise       ; clk             ;
; loadrem        ; clk        ; 7.818  ; 7.818  ; Rise       ; clk             ;
; loadri         ; clk        ; 7.469  ; 7.469  ; Rise       ; clk             ;
; read           ; clk        ; 7.738  ; 7.738  ; Rise       ; clk             ;
; selrdm[*]      ; clk        ; 7.370  ; 7.370  ; Rise       ; clk             ;
;  selrdm[0]     ; clk        ; 7.370  ; 7.370  ; Rise       ; clk             ;
;  selrdm[1]     ; clk        ; 7.513  ; 7.513  ; Rise       ; clk             ;
; selrem         ; clk        ; 7.526  ; 7.526  ; Rise       ; clk             ;
; selual[*]      ; clk        ; 7.508  ; 7.508  ; Rise       ; clk             ;
;  selual[0]     ; clk        ; 7.709  ; 7.709  ; Rise       ; clk             ;
;  selual[1]     ; clk        ; 7.508  ; 7.508  ; Rise       ; clk             ;
;  selual[2]     ; clk        ; 7.800  ; 7.800  ; Rise       ; clk             ;
; sumpc          ; clk        ; 7.072  ; 7.072  ; Rise       ; clk             ;
; write          ; clk        ; 8.102  ; 8.102  ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------+
; Propagation Delay                                              ;
+------------+---------------+--------+--------+--------+--------+
; Input Port ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+------------+---------------+--------+--------+--------+--------+
; reset      ; DisplayAC1[0] ; 6.151  ;        ;        ; 6.151  ;
; reset      ; DisplayAC1[1] ; 6.121  ;        ;        ; 6.121  ;
; reset      ; DisplayAC1[2] ; 6.207  ;        ;        ; 6.207  ;
; reset      ; DisplayAC1[3] ; 6.188  ;        ;        ; 6.188  ;
; reset      ; DisplayAC1[4] ; 6.181  ;        ;        ; 6.181  ;
; reset      ; DisplayAC1[5] ; 6.220  ;        ;        ; 6.220  ;
; reset      ; DisplayAC1[6] ;        ; 6.141  ; 6.141  ;        ;
; reset      ; DisplayAC2[0] ; 8.148  ;        ;        ; 8.148  ;
; reset      ; DisplayAC2[1] ; 8.272  ;        ;        ; 8.272  ;
; reset      ; DisplayAC2[2] ; 8.209  ;        ;        ; 8.209  ;
; reset      ; DisplayAC2[3] ; 8.212  ;        ;        ; 8.212  ;
; reset      ; DisplayAC2[4] ; 5.840  ;        ;        ; 5.840  ;
; reset      ; DisplayAC2[5] ; 7.628  ;        ;        ; 7.628  ;
; reset      ; DisplayAC2[6] ;        ; 7.860  ; 7.860  ;        ;
; reset      ; DisplayAdd[0] ; 8.743  ;        ;        ; 8.743  ;
; reset      ; DisplayAdd[1] ; 7.296  ;        ;        ; 7.296  ;
; reset      ; DisplayAdd[2] ; 9.409  ;        ;        ; 9.409  ;
; reset      ; DisplayAdd[3] ; 9.005  ;        ;        ; 9.005  ;
; reset      ; DisplayAdd[4] ; 7.822  ;        ;        ; 7.822  ;
; reset      ; DisplayAdd[5] ; 8.434  ;        ;        ; 8.434  ;
; reset      ; DisplayAdd[6] ;        ; 7.861  ; 7.861  ;        ;
; reset      ; DisplayD1[0]  ; 12.928 ; 12.928 ; 12.928 ; 12.928 ;
; reset      ; DisplayD1[1]  ; 13.060 ; 13.206 ; 13.206 ; 13.060 ;
; reset      ; DisplayD1[2]  ; 13.032 ; 13.032 ; 13.032 ; 13.032 ;
; reset      ; DisplayD1[3]  ; 12.956 ; 12.956 ; 12.956 ; 12.956 ;
; reset      ; DisplayD1[4]  ; 12.758 ; 12.758 ; 12.758 ; 12.758 ;
; reset      ; DisplayD1[5]  ; 12.757 ; 12.757 ; 12.757 ; 12.757 ;
; reset      ; DisplayD1[6]  ; 13.380 ; 13.380 ; 13.380 ; 13.380 ;
; reset      ; DisplayD2[0]  ; 13.610 ; 13.610 ; 13.610 ; 13.610 ;
; reset      ; DisplayD2[1]  ; 13.415 ; 13.415 ; 13.415 ; 13.415 ;
; reset      ; DisplayD2[2]  ; 13.432 ; 13.432 ; 13.432 ; 13.432 ;
; reset      ; DisplayD2[3]  ; 13.374 ; 13.374 ; 13.374 ; 13.374 ;
; reset      ; DisplayD2[4]  ; 13.803 ; 13.361 ; 13.361 ; 13.803 ;
; reset      ; DisplayD2[5]  ; 13.407 ; 13.407 ; 13.407 ; 13.407 ;
; reset      ; DisplayD2[6]  ; 13.571 ; 13.571 ; 13.571 ; 13.571 ;
; reset      ; TurndspOn     ;        ; 6.828  ; 6.828  ;        ;
; reset      ; dado[0]       ;        ; 11.386 ; 11.386 ;        ;
; reset      ; dado[1]       ;        ; 11.622 ; 11.622 ;        ;
; reset      ; dado[2]       ;        ; 11.540 ; 11.540 ;        ;
; reset      ; dado[3]       ;        ; 11.250 ; 11.250 ;        ;
; reset      ; dado[4]       ;        ; 10.512 ; 10.512 ;        ;
; reset      ; dado[5]       ;        ; 11.792 ; 11.792 ;        ;
; reset      ; dado[6]       ;        ; 12.320 ; 12.320 ;        ;
; reset      ; dado[7]       ;        ; 11.450 ; 11.450 ;        ;
; reset      ; loadAc        ;        ; 7.539  ; 7.539  ;        ;
; reset      ; loadnz        ;        ; 7.377  ; 7.377  ;        ;
; reset      ; loadpc        ;        ; 7.257  ; 7.257  ;        ;
; reset      ; loadrdm       ;        ; 7.460  ; 7.460  ;        ;
; reset      ; loadrem       ;        ; 7.716  ; 7.716  ;        ;
; reset      ; loadri        ;        ; 7.356  ; 7.356  ;        ;
; reset      ; read          ;        ; 7.818  ; 7.818  ;        ;
; reset      ; selrdm[0]     ;        ; 7.356  ; 7.356  ;        ;
; reset      ; selrdm[1]     ;        ; 7.471  ; 7.471  ;        ;
; reset      ; selrem        ;        ; 7.811  ; 7.811  ;        ;
; reset      ; selual[0]     ;        ; 7.568  ; 7.568  ;        ;
; reset      ; selual[1]     ;        ; 7.328  ; 7.328  ;        ;
; reset      ; selual[2]     ;        ; 7.264  ; 7.264  ;        ;
; reset      ; sumpc         ;        ; 7.346  ; 7.346  ;        ;
; reset      ; write         ;        ; 6.910  ; 6.910  ;        ;
+------------+---------------+--------+--------+--------+--------+


+----------------------------------------------------------------+
; Minimum Propagation Delay                                      ;
+------------+---------------+--------+--------+--------+--------+
; Input Port ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+------------+---------------+--------+--------+--------+--------+
; reset      ; DisplayAC1[0] ; 6.151  ;        ;        ; 6.151  ;
; reset      ; DisplayAC1[1] ; 6.121  ;        ;        ; 6.121  ;
; reset      ; DisplayAC1[2] ; 6.207  ;        ;        ; 6.207  ;
; reset      ; DisplayAC1[3] ; 6.188  ;        ;        ; 6.188  ;
; reset      ; DisplayAC1[4] ; 6.181  ;        ;        ; 6.181  ;
; reset      ; DisplayAC1[5] ; 6.220  ;        ;        ; 6.220  ;
; reset      ; DisplayAC1[6] ;        ; 6.141  ; 6.141  ;        ;
; reset      ; DisplayAC2[0] ; 8.148  ;        ;        ; 8.148  ;
; reset      ; DisplayAC2[1] ; 8.272  ;        ;        ; 8.272  ;
; reset      ; DisplayAC2[2] ; 8.209  ;        ;        ; 8.209  ;
; reset      ; DisplayAC2[3] ; 8.212  ;        ;        ; 8.212  ;
; reset      ; DisplayAC2[4] ; 5.840  ;        ;        ; 5.840  ;
; reset      ; DisplayAC2[5] ; 7.628  ;        ;        ; 7.628  ;
; reset      ; DisplayAC2[6] ;        ; 7.860  ; 7.860  ;        ;
; reset      ; DisplayAdd[0] ; 8.743  ;        ;        ; 8.743  ;
; reset      ; DisplayAdd[1] ; 7.296  ;        ;        ; 7.296  ;
; reset      ; DisplayAdd[2] ; 9.409  ;        ;        ; 9.409  ;
; reset      ; DisplayAdd[3] ; 9.005  ;        ;        ; 9.005  ;
; reset      ; DisplayAdd[4] ; 7.822  ;        ;        ; 7.822  ;
; reset      ; DisplayAdd[5] ; 8.434  ;        ;        ; 8.434  ;
; reset      ; DisplayAdd[6] ;        ; 7.861  ; 7.861  ;        ;
; reset      ; DisplayD1[0]  ; 6.899  ; 11.887 ; 11.887 ; 6.899  ;
; reset      ; DisplayD1[1]  ; 6.975  ; 12.150 ; 12.150 ; 6.975  ;
; reset      ; DisplayD1[2]  ; 6.982  ; 12.775 ; 12.775 ; 6.982  ;
; reset      ; DisplayD1[3]  ; 6.738  ; 11.915 ; 11.915 ; 6.738  ;
; reset      ; DisplayD1[4]  ; 6.706  ; 11.702 ; 11.702 ; 6.706  ;
; reset      ; DisplayD1[5]  ; 6.707  ; 11.703 ; 11.703 ; 6.707  ;
; reset      ; DisplayD1[6]  ; 12.324 ; 7.115  ; 7.115  ; 12.324 ;
; reset      ; DisplayD2[0]  ; 7.402  ; 12.749 ; 12.749 ; 7.402  ;
; reset      ; DisplayD2[1]  ; 7.614  ; 12.554 ; 12.554 ; 7.614  ;
; reset      ; DisplayD2[2]  ; 7.637  ; 12.760 ; 12.760 ; 7.637  ;
; reset      ; DisplayD2[3]  ; 7.601  ; 12.539 ; 12.539 ; 7.601  ;
; reset      ; DisplayD2[4]  ; 7.412  ; 12.940 ; 12.940 ; 7.412  ;
; reset      ; DisplayD2[5]  ; 7.609  ; 12.546 ; 12.546 ; 7.609  ;
; reset      ; DisplayD2[6]  ; 12.709 ; 7.435  ; 7.435  ; 12.709 ;
; reset      ; TurndspOn     ;        ; 6.828  ; 6.828  ;        ;
; reset      ; dado[0]       ;        ; 11.386 ; 11.386 ;        ;
; reset      ; dado[1]       ;        ; 11.622 ; 11.622 ;        ;
; reset      ; dado[2]       ;        ; 11.540 ; 11.540 ;        ;
; reset      ; dado[3]       ;        ; 11.250 ; 11.250 ;        ;
; reset      ; dado[4]       ;        ; 10.512 ; 10.512 ;        ;
; reset      ; dado[5]       ;        ; 11.792 ; 11.792 ;        ;
; reset      ; dado[6]       ;        ; 12.320 ; 12.320 ;        ;
; reset      ; dado[7]       ;        ; 11.450 ; 11.450 ;        ;
; reset      ; loadAc        ;        ; 7.539  ; 7.539  ;        ;
; reset      ; loadnz        ;        ; 7.377  ; 7.377  ;        ;
; reset      ; loadpc        ;        ; 7.257  ; 7.257  ;        ;
; reset      ; loadrdm       ;        ; 7.460  ; 7.460  ;        ;
; reset      ; loadrem       ;        ; 7.716  ; 7.716  ;        ;
; reset      ; loadri        ;        ; 7.356  ; 7.356  ;        ;
; reset      ; read          ;        ; 7.818  ; 7.818  ;        ;
; reset      ; selrdm[0]     ;        ; 7.356  ; 7.356  ;        ;
; reset      ; selrdm[1]     ;        ; 7.471  ; 7.471  ;        ;
; reset      ; selrem        ;        ; 7.811  ; 7.811  ;        ;
; reset      ; selual[0]     ;        ; 7.568  ; 7.568  ;        ;
; reset      ; selual[1]     ;        ; 7.328  ; 7.328  ;        ;
; reset      ; selual[2]     ;        ; 7.264  ; 7.264  ;        ;
; reset      ; sumpc         ;        ; 7.346  ; 7.346  ;        ;
; reset      ; write         ;        ; 6.910  ; 6.910  ;        ;
+------------+---------------+--------+--------+--------+--------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -1.052 ; -112.267      ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -201.380              ;
+-------+--------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                        ;
+--------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                      ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.052 ; REMreg:inst25|reg[1]                           ; RDMreg:inst24|reg[4]                           ; clk          ; clk         ; 1.000        ; -0.014     ; 2.070      ;
; -1.050 ; REMreg:inst25|reg[2]                           ; RDMreg:inst24|reg[0]                           ; clk          ; clk         ; 1.000        ; -0.014     ; 2.068      ;
; -1.035 ; REMreg:inst25|reg[1]                           ; RDMreg:inst24|reg[0]                           ; clk          ; clk         ; 1.000        ; -0.014     ; 2.053      ;
; -1.034 ; REMreg:inst25|reg[3]                           ; RDMreg:inst24|reg[4]                           ; clk          ; clk         ; 1.000        ; -0.014     ; 2.052      ;
; -1.029 ; REMreg:inst25|reg[0]                           ; RDMreg:inst24|reg[0]                           ; clk          ; clk         ; 1.000        ; -0.014     ; 2.047      ;
; -1.028 ; REMreg:inst25|reg[0]                           ; RDMreg:inst24|reg[6]                           ; clk          ; clk         ; 1.000        ; -0.015     ; 2.045      ;
; -1.028 ; REMreg:inst25|reg[0]                           ; RDMreg:inst24|reg[4]                           ; clk          ; clk         ; 1.000        ; -0.014     ; 2.046      ;
; -1.025 ; REMreg:inst25|reg[0]                           ; RDMreg:inst24|reg[3]                           ; clk          ; clk         ; 1.000        ; -0.014     ; 2.043      ;
; -1.012 ; REMreg:inst25|reg[1]                           ; RDMreg:inst24|reg[7]                           ; clk          ; clk         ; 1.000        ; -0.015     ; 2.029      ;
; -1.006 ; REMreg:inst25|reg[0]                           ; RDMreg:inst24|reg[2]                           ; clk          ; clk         ; 1.000        ; -0.014     ; 2.024      ;
; -1.003 ; REMreg:inst25|reg[1]                           ; RDMreg:inst24|reg[5]                           ; clk          ; clk         ; 1.000        ; -0.015     ; 2.020      ;
; -1.001 ; REMreg:inst25|reg[3]                           ; RDMreg:inst24|reg[0]                           ; clk          ; clk         ; 1.000        ; -0.014     ; 2.019      ;
; -1.001 ; REMreg:inst25|reg[2]                           ; RDMreg:inst24|reg[5]                           ; clk          ; clk         ; 1.000        ; -0.015     ; 2.018      ;
; -0.997 ; REMreg:inst25|reg[2]                           ; RDMreg:inst24|reg[4]                           ; clk          ; clk         ; 1.000        ; -0.014     ; 2.015      ;
; -0.994 ; REMreg:inst25|reg[3]                           ; RDMreg:inst24|reg[7]                           ; clk          ; clk         ; 1.000        ; -0.015     ; 2.011      ;
; -0.985 ; REMreg:inst25|reg[3]                           ; RDMreg:inst24|reg[5]                           ; clk          ; clk         ; 1.000        ; -0.015     ; 2.002      ;
; -0.985 ; REMreg:inst25|reg[0]                           ; RDMreg:inst24|reg[5]                           ; clk          ; clk         ; 1.000        ; -0.015     ; 2.002      ;
; -0.980 ; REMreg:inst25|reg[1]                           ; RDMreg:inst24|reg[6]                           ; clk          ; clk         ; 1.000        ; -0.015     ; 1.997      ;
; -0.976 ; REMreg:inst25|reg[0]                           ; RDMreg:inst24|reg[7]                           ; clk          ; clk         ; 1.000        ; -0.015     ; 1.993      ;
; -0.975 ; Controller:inst2|fstate.NOT1                   ; NZ:inst15|reg[0]                               ; clk          ; clk         ; 1.000        ; -0.009     ; 1.998      ;
; -0.964 ; REMreg:inst25|reg[3]                           ; RDMreg:inst24|reg[1]                           ; clk          ; clk         ; 1.000        ; -0.014     ; 1.982      ;
; -0.962 ; REMreg:inst25|reg[3]                           ; RDMreg:inst24|reg[6]                           ; clk          ; clk         ; 1.000        ; -0.015     ; 1.979      ;
; -0.945 ; AC:inst|reg[0]                                 ; NZ:inst15|reg[1]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 1.977      ;
; -0.943 ; REMreg:inst25|reg[0]                           ; RDMreg:inst24|reg[1]                           ; clk          ; clk         ; 1.000        ; -0.014     ; 1.961      ;
; -0.943 ; RDMreg:inst24|reg[0]                           ; NZ:inst15|reg[1]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 1.975      ;
; -0.942 ; REMreg:inst25|reg[3]                           ; RDMreg:inst24|reg[3]                           ; clk          ; clk         ; 1.000        ; -0.014     ; 1.960      ;
; -0.937 ; AC:inst|reg[1]                                 ; NZ:inst15|reg[1]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 1.969      ;
; -0.934 ; REMreg:inst25|reg[2]                           ; RDMreg:inst24|reg[2]                           ; clk          ; clk         ; 1.000        ; -0.014     ; 1.952      ;
; -0.930 ; REMreg:inst25|reg[2]                           ; RDMreg:inst24|reg[7]                           ; clk          ; clk         ; 1.000        ; -0.015     ; 1.947      ;
; -0.926 ; REMreg:inst25|reg[3]                           ; RDMreg:inst24|reg[2]                           ; clk          ; clk         ; 1.000        ; -0.014     ; 1.944      ;
; -0.916 ; AC:inst|reg[0]                                 ; NZ:inst15|reg[0]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 1.948      ;
; -0.916 ; REMreg:inst25|reg[2]                           ; RDMreg:inst24|reg[1]                           ; clk          ; clk         ; 1.000        ; -0.014     ; 1.934      ;
; -0.915 ; REMreg:inst25|reg[2]                           ; RDMreg:inst24|reg[3]                           ; clk          ; clk         ; 1.000        ; -0.014     ; 1.933      ;
; -0.914 ; RDMreg:inst24|reg[0]                           ; NZ:inst15|reg[0]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 1.946      ;
; -0.908 ; AC:inst|reg[1]                                 ; NZ:inst15|reg[0]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 1.940      ;
; -0.906 ; REMreg:inst25|reg[1]                           ; RDMreg:inst24|reg[1]                           ; clk          ; clk         ; 1.000        ; -0.014     ; 1.924      ;
; -0.899 ; REMreg:inst25|reg[1]                           ; RDMreg:inst24|reg[3]                           ; clk          ; clk         ; 1.000        ; -0.014     ; 1.917      ;
; -0.892 ; REMreg:inst25|reg[3]                           ; memRAM:inst4|memCell:\genx:0:geny:0:gen|reg[6] ; clk          ; clk         ; 1.000        ; -0.015     ; 1.909      ;
; -0.891 ; REMreg:inst25|reg[3]                           ; memRAM:inst4|memCell:\genx:0:geny:0:gen|reg[0] ; clk          ; clk         ; 1.000        ; -0.016     ; 1.907      ;
; -0.891 ; REMreg:inst25|reg[3]                           ; memRAM:inst4|memCell:\genx:0:geny:0:gen|reg[2] ; clk          ; clk         ; 1.000        ; -0.016     ; 1.907      ;
; -0.891 ; REMreg:inst25|reg[3]                           ; memRAM:inst4|memCell:\genx:0:geny:0:gen|reg[1] ; clk          ; clk         ; 1.000        ; -0.016     ; 1.907      ;
; -0.891 ; REMreg:inst25|reg[3]                           ; memRAM:inst4|memCell:\genx:0:geny:0:gen|reg[5] ; clk          ; clk         ; 1.000        ; -0.016     ; 1.907      ;
; -0.891 ; REMreg:inst25|reg[3]                           ; memRAM:inst4|memCell:\genx:0:geny:0:gen|reg[4] ; clk          ; clk         ; 1.000        ; -0.016     ; 1.907      ;
; -0.891 ; REMreg:inst25|reg[3]                           ; memRAM:inst4|memCell:\genx:0:geny:0:gen|reg[3] ; clk          ; clk         ; 1.000        ; -0.016     ; 1.907      ;
; -0.891 ; REMreg:inst25|reg[3]                           ; memRAM:inst4|memCell:\genx:0:geny:0:gen|reg[7] ; clk          ; clk         ; 1.000        ; -0.016     ; 1.907      ;
; -0.890 ; RDMreg:inst24|reg[1]                           ; NZ:inst15|reg[1]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 1.922      ;
; -0.889 ; RI:inst18|reg[5]                               ; Controller:inst2|fstate.OR1                    ; clk          ; clk         ; 1.000        ; -0.008     ; 1.913      ;
; -0.883 ; REMreg:inst25|reg[1]                           ; RDMreg:inst24|reg[2]                           ; clk          ; clk         ; 1.000        ; -0.014     ; 1.901      ;
; -0.864 ; REMreg:inst25|reg[1]                           ; memRAM:inst4|memCell:\genx:0:geny:0:gen|reg[6] ; clk          ; clk         ; 1.000        ; -0.015     ; 1.881      ;
; -0.863 ; REMreg:inst25|reg[1]                           ; memRAM:inst4|memCell:\genx:0:geny:0:gen|reg[0] ; clk          ; clk         ; 1.000        ; -0.016     ; 1.879      ;
; -0.863 ; REMreg:inst25|reg[1]                           ; memRAM:inst4|memCell:\genx:0:geny:0:gen|reg[2] ; clk          ; clk         ; 1.000        ; -0.016     ; 1.879      ;
; -0.863 ; REMreg:inst25|reg[1]                           ; memRAM:inst4|memCell:\genx:0:geny:0:gen|reg[1] ; clk          ; clk         ; 1.000        ; -0.016     ; 1.879      ;
; -0.863 ; REMreg:inst25|reg[1]                           ; memRAM:inst4|memCell:\genx:0:geny:0:gen|reg[5] ; clk          ; clk         ; 1.000        ; -0.016     ; 1.879      ;
; -0.863 ; REMreg:inst25|reg[1]                           ; memRAM:inst4|memCell:\genx:0:geny:0:gen|reg[4] ; clk          ; clk         ; 1.000        ; -0.016     ; 1.879      ;
; -0.863 ; REMreg:inst25|reg[1]                           ; memRAM:inst4|memCell:\genx:0:geny:0:gen|reg[3] ; clk          ; clk         ; 1.000        ; -0.016     ; 1.879      ;
; -0.863 ; REMreg:inst25|reg[1]                           ; memRAM:inst4|memCell:\genx:0:geny:0:gen|reg[7] ; clk          ; clk         ; 1.000        ; -0.016     ; 1.879      ;
; -0.862 ; RDMreg:inst24|reg[2]                           ; NZ:inst15|reg[1]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 1.894      ;
; -0.861 ; RDMreg:inst24|reg[1]                           ; NZ:inst15|reg[0]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 1.893      ;
; -0.852 ; REMreg:inst25|reg[3]                           ; memRAM:inst4|memCell:\genx:3:geny:2:gen|reg[4] ; clk          ; clk         ; 1.000        ; -0.014     ; 1.870      ;
; -0.838 ; REMreg:inst25|reg[2]                           ; RDMreg:inst24|reg[6]                           ; clk          ; clk         ; 1.000        ; -0.015     ; 1.855      ;
; -0.833 ; RDMreg:inst24|reg[2]                           ; NZ:inst15|reg[0]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 1.865      ;
; -0.831 ; REMreg:inst25|reg[0]                           ; memRAM:inst4|memCell:\genx:3:geny:2:gen|reg[4] ; clk          ; clk         ; 1.000        ; -0.014     ; 1.849      ;
; -0.822 ; RI:inst18|reg[0]                               ; Controller:inst2|fstate.OR1                    ; clk          ; clk         ; 1.000        ; -0.008     ; 1.846      ;
; -0.819 ; memRAM:inst4|memCell:\genx:1:geny:3:gen|reg[6] ; RDMreg:inst24|reg[6]                           ; clk          ; clk         ; 1.000        ; -0.017     ; 1.834      ;
; -0.808 ; REMreg:inst25|reg[2]                           ; memRAM:inst4|memCell:\genx:0:geny:0:gen|reg[6] ; clk          ; clk         ; 1.000        ; -0.015     ; 1.825      ;
; -0.807 ; REMreg:inst25|reg[2]                           ; memRAM:inst4|memCell:\genx:0:geny:0:gen|reg[0] ; clk          ; clk         ; 1.000        ; -0.016     ; 1.823      ;
; -0.807 ; REMreg:inst25|reg[2]                           ; memRAM:inst4|memCell:\genx:0:geny:0:gen|reg[2] ; clk          ; clk         ; 1.000        ; -0.016     ; 1.823      ;
; -0.807 ; REMreg:inst25|reg[2]                           ; memRAM:inst4|memCell:\genx:0:geny:0:gen|reg[1] ; clk          ; clk         ; 1.000        ; -0.016     ; 1.823      ;
; -0.807 ; REMreg:inst25|reg[2]                           ; memRAM:inst4|memCell:\genx:0:geny:0:gen|reg[5] ; clk          ; clk         ; 1.000        ; -0.016     ; 1.823      ;
; -0.807 ; REMreg:inst25|reg[2]                           ; memRAM:inst4|memCell:\genx:0:geny:0:gen|reg[4] ; clk          ; clk         ; 1.000        ; -0.016     ; 1.823      ;
; -0.807 ; REMreg:inst25|reg[2]                           ; memRAM:inst4|memCell:\genx:0:geny:0:gen|reg[3] ; clk          ; clk         ; 1.000        ; -0.016     ; 1.823      ;
; -0.807 ; REMreg:inst25|reg[2]                           ; memRAM:inst4|memCell:\genx:0:geny:0:gen|reg[7] ; clk          ; clk         ; 1.000        ; -0.016     ; 1.823      ;
; -0.805 ; Controller:inst2|fstate.AND1                   ; NZ:inst15|reg[0]                               ; clk          ; clk         ; 1.000        ; -0.001     ; 1.836      ;
; -0.795 ; RI:inst18|reg[5]                               ; Controller:inst2|fstate.STA1                   ; clk          ; clk         ; 1.000        ; 0.001      ; 1.828      ;
; -0.790 ; REMreg:inst25|reg[0]                           ; memRAM:inst4|memCell:\genx:2:geny:2:gen|reg[0] ; clk          ; clk         ; 1.000        ; -0.007     ; 1.815      ;
; -0.790 ; REMreg:inst25|reg[0]                           ; memRAM:inst4|memCell:\genx:2:geny:2:gen|reg[2] ; clk          ; clk         ; 1.000        ; -0.007     ; 1.815      ;
; -0.790 ; REMreg:inst25|reg[0]                           ; memRAM:inst4|memCell:\genx:2:geny:2:gen|reg[1] ; clk          ; clk         ; 1.000        ; -0.007     ; 1.815      ;
; -0.790 ; REMreg:inst25|reg[0]                           ; memRAM:inst4|memCell:\genx:2:geny:2:gen|reg[5] ; clk          ; clk         ; 1.000        ; -0.007     ; 1.815      ;
; -0.790 ; REMreg:inst25|reg[0]                           ; memRAM:inst4|memCell:\genx:2:geny:2:gen|reg[4] ; clk          ; clk         ; 1.000        ; -0.007     ; 1.815      ;
; -0.790 ; REMreg:inst25|reg[0]                           ; memRAM:inst4|memCell:\genx:2:geny:2:gen|reg[6] ; clk          ; clk         ; 1.000        ; -0.007     ; 1.815      ;
; -0.790 ; REMreg:inst25|reg[0]                           ; memRAM:inst4|memCell:\genx:2:geny:2:gen|reg[3] ; clk          ; clk         ; 1.000        ; -0.007     ; 1.815      ;
; -0.790 ; REMreg:inst25|reg[0]                           ; memRAM:inst4|memCell:\genx:2:geny:2:gen|reg[7] ; clk          ; clk         ; 1.000        ; -0.007     ; 1.815      ;
; -0.789 ; REMreg:inst25|reg[2]                           ; memRAM:inst4|memCell:\genx:3:geny:0:gen|reg[2] ; clk          ; clk         ; 1.000        ; -0.008     ; 1.813      ;
; -0.784 ; REMreg:inst25|reg[2]                           ; memRAM:inst4|memCell:\genx:3:geny:2:gen|reg[4] ; clk          ; clk         ; 1.000        ; -0.014     ; 1.802      ;
; -0.777 ; RDMreg:inst24|reg[3]                           ; NZ:inst15|reg[1]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 1.809      ;
; -0.776 ; RI:inst18|reg[5]                               ; Controller:inst2|fstate.NOT1                   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.808      ;
; -0.773 ; REMreg:inst25|reg[0]                           ; memRAM:inst4|memCell:\genx:3:geny:0:gen|reg[2] ; clk          ; clk         ; 1.000        ; -0.008     ; 1.797      ;
; -0.770 ; RI:inst18|reg[5]                               ; Controller:inst2|fstate.JZ                     ; clk          ; clk         ; 1.000        ; 0.000      ; 1.802      ;
; -0.769 ; RI:inst18|reg[5]                               ; Controller:inst2|fstate.JN                     ; clk          ; clk         ; 1.000        ; 0.000      ; 1.801      ;
; -0.768 ; RI:inst18|reg[7]                               ; Controller:inst2|fstate.OR1                    ; clk          ; clk         ; 1.000        ; -0.008     ; 1.792      ;
; -0.767 ; AC:inst|reg[2]                                 ; NZ:inst15|reg[1]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 1.799      ;
; -0.766 ; RI:inst18|reg[5]                               ; Controller:inst2|fstate.PREP4                  ; clk          ; clk         ; 1.000        ; 0.001      ; 1.799      ;
; -0.756 ; RDMreg:inst24|reg[4]                           ; NZ:inst15|reg[0]                               ; clk          ; clk         ; 1.000        ; 0.000      ; 1.788      ;
; -0.756 ; REMreg:inst25|reg[0]                           ; memRAM:inst4|memCell:\genx:0:geny:0:gen|reg[6] ; clk          ; clk         ; 1.000        ; -0.015     ; 1.773      ;
; -0.755 ; REMreg:inst25|reg[0]                           ; memRAM:inst4|memCell:\genx:0:geny:0:gen|reg[0] ; clk          ; clk         ; 1.000        ; -0.016     ; 1.771      ;
; -0.755 ; REMreg:inst25|reg[0]                           ; memRAM:inst4|memCell:\genx:0:geny:0:gen|reg[2] ; clk          ; clk         ; 1.000        ; -0.016     ; 1.771      ;
; -0.755 ; REMreg:inst25|reg[0]                           ; memRAM:inst4|memCell:\genx:0:geny:0:gen|reg[1] ; clk          ; clk         ; 1.000        ; -0.016     ; 1.771      ;
; -0.755 ; REMreg:inst25|reg[0]                           ; memRAM:inst4|memCell:\genx:0:geny:0:gen|reg[5] ; clk          ; clk         ; 1.000        ; -0.016     ; 1.771      ;
; -0.755 ; REMreg:inst25|reg[0]                           ; memRAM:inst4|memCell:\genx:0:geny:0:gen|reg[4] ; clk          ; clk         ; 1.000        ; -0.016     ; 1.771      ;
; -0.755 ; REMreg:inst25|reg[0]                           ; memRAM:inst4|memCell:\genx:0:geny:0:gen|reg[3] ; clk          ; clk         ; 1.000        ; -0.016     ; 1.771      ;
+--------+------------------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                            ;
+-------+------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; Controller:inst2|fstate.Start      ; Controller:inst2|fstate.Start                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Controller:inst2|fstate.LoadAC     ; Controller:inst2|fstate.LoadAC                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Controller:inst2|fstate.SetData    ; Controller:inst2|fstate.SetData                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Controller:inst2|fstate.DISP1      ; Controller:inst2|fstate.DISP1                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Controller:inst2|fstate.HLT        ; Controller:inst2|fstate.HLT                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Controller:inst2|fstate.Search3    ; Controller:inst2|fstate.Search3                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.244 ; RDMreg:inst24|reg[6]               ; memRAM:inst4|memCell:\genx:0:geny:0:gen|reg[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; PC:inst21|reg[7]                   ; PC:inst21|reg[7]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.291 ; Controller:inst2|fstate.DISP1      ; Controller:inst2|fstate.Decision               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.443      ;
; 0.298 ; Controller:inst2|fstate.NOT1       ; Controller:inst2|fstate.Wait1                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.450      ;
; 0.322 ; RDMreg:inst24|reg[4]               ; memRAM:inst4|memCell:\genx:3:geny:2:gen|reg[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.474      ;
; 0.325 ; Controller:inst2|fstate.JMP2       ; Controller:inst2|fstate.JMP3                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.477      ;
; 0.329 ; Controller:inst2|fstate.Search3    ; Controller:inst2|fstate.Check                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.481      ;
; 0.333 ; Controller:inst2|fstate.Check      ; Controller:inst2|fstate.NOT1                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.485      ;
; 0.334 ; Controller:inst2|fstate.Wait1      ; Controller:inst2|fstate.Search1                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.486      ;
; 0.347 ; Controller:inst2|fstate.Check      ; Controller:inst2|fstate.NOP                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.499      ;
; 0.356 ; PC:inst21|reg[0]                   ; PC:inst21|reg[0]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.508      ;
; 0.360 ; PC:inst21|reg[2]                   ; PC:inst21|reg[2]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; PC:inst21|reg[4]                   ; PC:inst21|reg[4]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.512      ;
; 0.362 ; PC:inst21|reg[6]                   ; PC:inst21|reg[6]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; PC:inst21|reg[4]                   ; REMreg:inst25|reg[4]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.365 ; PC:inst21|reg[6]                   ; REMreg:inst25|reg[6]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; PC:inst21|reg[7]                   ; REMreg:inst25|reg[7]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; Controller:inst2|fstate.LoadAC     ; Controller:inst2|fstate.Decision               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; Controller:inst2|fstate.SetData    ; Controller:inst2|fstate.DISP1                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; Controller:inst2|fstate.Decision   ; Controller:inst2|fstate.SetAdress1             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; Controller:inst2|fstate.SetAdress1 ; Controller:inst2|fstate.SetData                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.522      ;
; 0.373 ; PC:inst21|reg[1]                   ; PC:inst21|reg[1]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; PC:inst21|reg[3]                   ; PC:inst21|reg[3]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; Controller:inst2|fstate.PREP4      ; Controller:inst2|fstate.ADD                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; PC:inst21|reg[5]                   ; PC:inst21|reg[5]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; Controller:inst2|fstate.PREP4      ; Controller:inst2|fstate.LDA                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.528      ;
; 0.378 ; Controller:inst2|fstate.JnNZ       ; Controller:inst2|fstate.Wait1                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.530      ;
; 0.383 ; Controller:inst2|fstate.PREP3      ; Controller:inst2|fstate.PREP4                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.535      ;
; 0.383 ; Controller:inst2|fstate.Check      ; Controller:inst2|fstate.HLT                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.535      ;
; 0.391 ; Controller:inst2|fstate.PREP3      ; Controller:inst2|fstate.STA1                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.543      ;
; 0.396 ; Controller:inst2|fstate.PREP1      ; Controller:inst2|fstate.PREP2                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.548      ;
; 0.403 ; Controller:inst2|fstate.PREP2      ; Controller:inst2|fstate.PREP3                  ; clk          ; clk         ; 0.000        ; 0.001      ; 0.556      ;
; 0.421 ; RDMreg:inst24|reg[6]               ; memRAM:inst4|memCell:\genx:3:geny:3:gen|reg[6] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.572      ;
; 0.441 ; Controller:inst2|fstate.JN         ; Controller:inst2|fstate.JnNZ                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.593      ;
; 0.442 ; AC:inst|reg[1]                     ; RDMreg:inst24|reg[1]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.594      ;
; 0.446 ; Controller:inst2|fstate.JZ         ; Controller:inst2|fstate.JnNZ                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.598      ;
; 0.449 ; AC:inst|reg[4]                     ; RDMreg:inst24|reg[4]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.601      ;
; 0.452 ; NZ:inst15|reg[1]                   ; Controller:inst2|fstate.JnNZ                   ; clk          ; clk         ; 0.000        ; 0.009      ; 0.613      ;
; 0.453 ; Controller:inst2|fstate.Start      ; Controller:inst2|fstate.LoadAC                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.605      ;
; 0.457 ; RDMreg:inst24|reg[6]               ; memRAM:inst4|memCell:\genx:3:geny:2:gen|reg[6] ; clk          ; clk         ; 0.000        ; -0.003     ; 0.606      ;
; 0.460 ; RDMreg:inst24|reg[6]               ; memRAM:inst4|memCell:\genx:2:geny:3:gen|reg[6] ; clk          ; clk         ; 0.000        ; -0.003     ; 0.609      ;
; 0.462 ; Controller:inst2|fstate.Check      ; Controller:inst2|fstate.JMP1                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.614      ;
; 0.464 ; Controller:inst2|fstate.Search1    ; Controller:inst2|fstate.Search2                ; clk          ; clk         ; 0.000        ; 0.001      ; 0.617      ;
; 0.470 ; Controller:inst2|fstate.Check      ; Controller:inst2|fstate.PREP1                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.622      ;
; 0.480 ; Controller:inst2|fstate.Search2    ; Controller:inst2|fstate.Search3                ; clk          ; clk         ; 0.000        ; -0.001     ; 0.631      ;
; 0.491 ; RDMreg:inst24|reg[6]               ; AC:inst|reg[6]                                 ; clk          ; clk         ; 0.000        ; 0.001      ; 0.644      ;
; 0.491 ; RDMreg:inst24|reg[0]               ; RI:inst18|reg[0]                               ; clk          ; clk         ; 0.000        ; 0.009      ; 0.652      ;
; 0.492 ; PC:inst21|reg[2]                   ; REMreg:inst25|reg[2]                           ; clk          ; clk         ; 0.000        ; 0.007      ; 0.651      ;
; 0.493 ; PC:inst21|reg[3]                   ; REMreg:inst25|reg[3]                           ; clk          ; clk         ; 0.000        ; 0.007      ; 0.652      ;
; 0.496 ; NZ:inst15|reg[0]                   ; Controller:inst2|fstate.JnNZ                   ; clk          ; clk         ; 0.000        ; 0.009      ; 0.657      ;
; 0.498 ; PC:inst21|reg[2]                   ; PC:inst21|reg[3]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; PC:inst21|reg[4]                   ; PC:inst21|reg[5]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.650      ;
; 0.500 ; PC:inst21|reg[6]                   ; PC:inst21|reg[7]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.652      ;
; 0.502 ; RDMreg:inst24|reg[7]               ; AC:inst|reg[7]                                 ; clk          ; clk         ; 0.000        ; 0.001      ; 0.655      ;
; 0.509 ; Controller:inst2|fstate.JMP1       ; Controller:inst2|fstate.JMP2                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.661      ;
; 0.513 ; PC:inst21|reg[1]                   ; PC:inst21|reg[2]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.665      ;
; 0.514 ; PC:inst21|reg[3]                   ; PC:inst21|reg[4]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; PC:inst21|reg[5]                   ; PC:inst21|reg[6]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.666      ;
; 0.521 ; RDMreg:inst24|reg[7]               ; memRAM:inst4|memCell:\genx:3:geny:1:gen|reg[7] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.672      ;
; 0.523 ; RDMreg:inst24|reg[4]               ; memRAM:inst4|memCell:\genx:3:geny:1:gen|reg[4] ; clk          ; clk         ; 0.000        ; -0.002     ; 0.673      ;
; 0.525 ; RDMreg:inst24|reg[7]               ; memRAM:inst4|memCell:\genx:3:geny:2:gen|reg[7] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.676      ;
; 0.532 ; RDMreg:inst24|reg[3]               ; RI:inst18|reg[3]                               ; clk          ; clk         ; 0.000        ; 0.009      ; 0.693      ;
; 0.532 ; RDMreg:inst24|reg[7]               ; memRAM:inst4|memCell:\genx:2:geny:3:gen|reg[7] ; clk          ; clk         ; 0.000        ; -0.002     ; 0.682      ;
; 0.533 ; RDMreg:inst24|reg[6]               ; memRAM:inst4|memCell:\genx:3:geny:0:gen|reg[6] ; clk          ; clk         ; 0.000        ; -0.002     ; 0.683      ;
; 0.533 ; PC:inst21|reg[2]                   ; PC:inst21|reg[4]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; PC:inst21|reg[4]                   ; PC:inst21|reg[6]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; RDMreg:inst24|reg[2]               ; RI:inst18|reg[2]                               ; clk          ; clk         ; 0.000        ; 0.009      ; 0.695      ;
; 0.536 ; RDMreg:inst24|reg[6]               ; memRAM:inst4|memCell:\genx:3:geny:1:gen|reg[6] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.687      ;
; 0.536 ; RDMreg:inst24|reg[7]               ; memRAM:inst4|memCell:\genx:3:geny:0:gen|reg[7] ; clk          ; clk         ; 0.000        ; -0.002     ; 0.686      ;
; 0.539 ; RDMreg:inst24|reg[6]               ; memRAM:inst4|memCell:\genx:2:geny:2:gen|reg[6] ; clk          ; clk         ; 0.000        ; 0.008      ; 0.699      ;
; 0.539 ; Controller:inst2|fstate.Decision   ; Controller:inst2|fstate.Decision               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.691      ;
; 0.542 ; RDMreg:inst24|reg[5]               ; memRAM:inst4|memCell:\genx:0:geny:0:gen|reg[5] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.693      ;
; 0.542 ; RDMreg:inst24|reg[5]               ; memRAM:inst4|memCell:\genx:3:geny:3:gen|reg[5] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.693      ;
; 0.542 ; RDMreg:inst24|reg[5]               ; memRAM:inst4|memCell:\genx:3:geny:1:gen|reg[5] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.693      ;
; 0.542 ; RDMreg:inst24|reg[5]               ; memRAM:inst4|memCell:\genx:3:geny:2:gen|reg[5] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.693      ;
; 0.543 ; RDMreg:inst24|reg[2]               ; memRAM:inst4|memCell:\genx:3:geny:2:gen|reg[2] ; clk          ; clk         ; 0.000        ; -0.002     ; 0.693      ;
; 0.543 ; RDMreg:inst24|reg[2]               ; memRAM:inst4|memCell:\genx:3:geny:1:gen|reg[2] ; clk          ; clk         ; 0.000        ; -0.002     ; 0.693      ;
; 0.543 ; RDMreg:inst24|reg[1]               ; memRAM:inst4|memCell:\genx:3:geny:3:gen|reg[1] ; clk          ; clk         ; 0.000        ; -0.002     ; 0.693      ;
; 0.546 ; AC:inst|reg[0]                     ; RDMreg:inst24|reg[0]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.546 ; AC:inst|reg[6]                     ; RDMreg:inst24|reg[6]                           ; clk          ; clk         ; 0.000        ; -0.001     ; 0.697      ;
; 0.546 ; RDMreg:inst24|reg[3]               ; memRAM:inst4|memCell:\genx:3:geny:1:gen|reg[3] ; clk          ; clk         ; 0.000        ; -0.002     ; 0.696      ;
; 0.546 ; Controller:inst2|fstate.PREP4      ; Controller:inst2|fstate.PREP4                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.698      ;
; 0.547 ; RDMreg:inst24|reg[1]               ; memRAM:inst4|memCell:\genx:2:geny:3:gen|reg[1] ; clk          ; clk         ; 0.000        ; -0.003     ; 0.696      ;
; 0.547 ; AC:inst|reg[7]                     ; RDMreg:inst24|reg[7]                           ; clk          ; clk         ; 0.000        ; -0.001     ; 0.698      ;
; 0.548 ; RDMreg:inst24|reg[1]               ; memRAM:inst4|memCell:\genx:3:geny:0:gen|reg[1] ; clk          ; clk         ; 0.000        ; -0.003     ; 0.697      ;
; 0.548 ; RDMreg:inst24|reg[1]               ; memRAM:inst4|memCell:\genx:0:geny:0:gen|reg[1] ; clk          ; clk         ; 0.000        ; -0.002     ; 0.698      ;
; 0.548 ; PC:inst21|reg[1]                   ; PC:inst21|reg[3]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.700      ;
; 0.549 ; PC:inst21|reg[0]                   ; PC:inst21|reg[1]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.701      ;
; 0.549 ; PC:inst21|reg[3]                   ; PC:inst21|reg[5]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.701      ;
; 0.549 ; PC:inst21|reg[5]                   ; PC:inst21|reg[7]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.701      ;
; 0.550 ; RDMreg:inst24|reg[3]               ; memRAM:inst4|memCell:\genx:3:geny:3:gen|reg[3] ; clk          ; clk         ; 0.000        ; -0.002     ; 0.700      ;
; 0.551 ; RI:inst18|reg[3]                   ; Controller:inst2|fstate.NOP                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.703      ;
; 0.555 ; RDMreg:inst24|reg[7]               ; memRAM:inst4|memCell:\genx:2:geny:2:gen|reg[7] ; clk          ; clk         ; 0.000        ; 0.008      ; 0.715      ;
; 0.556 ; RDMreg:inst24|reg[3]               ; memRAM:inst4|memCell:\genx:0:geny:0:gen|reg[3] ; clk          ; clk         ; 0.000        ; -0.002     ; 0.706      ;
+-------+------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AC:inst|reg[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AC:inst|reg[0]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AC:inst|reg[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AC:inst|reg[1]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AC:inst|reg[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AC:inst|reg[2]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AC:inst|reg[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AC:inst|reg[3]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AC:inst|reg[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AC:inst|reg[4]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AC:inst|reg[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AC:inst|reg[5]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AC:inst|reg[6]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AC:inst|reg[6]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; AC:inst|reg[7]                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; AC:inst|reg[7]                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.ADD        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.ADD        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.AND1       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.AND1       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.Check      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.Check      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.DISP1      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.DISP1      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.Decision   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.Decision   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.HLT        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.HLT        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.JMP1       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.JMP1       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.JMP2       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.JMP2       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.JMP3       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.JMP3       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.JN         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.JN         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.JZ         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.JZ         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.JnNZ       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.JnNZ       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.LDA        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.LDA        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.LoadAC     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.LoadAC     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.NOP        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.NOP        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.NOT1       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.NOT1       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.OR1        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.OR1        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.PREP1      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.PREP1      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.PREP2      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.PREP2      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.PREP3      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.PREP3      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.PREP4      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.PREP4      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.STA1       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.STA1       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.STA2       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.STA2       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.Search1    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.Search1    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.Search2    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.Search2    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.Search3    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.Search3    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.SetAdress1 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.SetAdress1 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.SetData    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.SetData    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.Start      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.Start      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Controller:inst2|fstate.Wait1      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Controller:inst2|fstate.Wait1      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; NZ:inst15|reg[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; NZ:inst15|reg[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; NZ:inst15|reg[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; NZ:inst15|reg[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; PC:inst21|reg[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; PC:inst21|reg[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; PC:inst21|reg[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; PC:inst21|reg[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; PC:inst21|reg[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; PC:inst21|reg[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; PC:inst21|reg[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; PC:inst21|reg[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; PC:inst21|reg[4]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; PC:inst21|reg[4]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; PC:inst21|reg[5]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; PC:inst21|reg[5]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; PC:inst21|reg[6]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; PC:inst21|reg[6]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; PC:inst21|reg[7]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; PC:inst21|reg[7]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RDMreg:inst24|reg[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; RDMreg:inst24|reg[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; RDMreg:inst24|reg[1]               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; InData[*]  ; clk        ; 2.854 ; 2.854 ; Rise       ; clk             ;
;  InData[0] ; clk        ; 0.375 ; 0.375 ; Rise       ; clk             ;
;  InData[1] ; clk        ; 0.201 ; 0.201 ; Rise       ; clk             ;
;  InData[2] ; clk        ; 0.207 ; 0.207 ; Rise       ; clk             ;
;  InData[3] ; clk        ; 2.608 ; 2.608 ; Rise       ; clk             ;
;  InData[4] ; clk        ; 2.845 ; 2.845 ; Rise       ; clk             ;
;  InData[5] ; clk        ; 2.851 ; 2.851 ; Rise       ; clk             ;
;  InData[6] ; clk        ; 2.854 ; 2.854 ; Rise       ; clk             ;
;  InData[7] ; clk        ; 2.833 ; 2.833 ; Rise       ; clk             ;
; choice[*]  ; clk        ; 3.235 ; 3.235 ; Rise       ; clk             ;
;  choice[0] ; clk        ; 3.000 ; 3.000 ; Rise       ; clk             ;
;  choice[1] ; clk        ; 3.235 ; 3.235 ; Rise       ; clk             ;
; go         ; clk        ; 0.580 ; 0.580 ; Rise       ; clk             ;
; reset      ; clk        ; 1.505 ; 1.505 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; InData[*]  ; clk        ; -0.081 ; -0.081 ; Rise       ; clk             ;
;  InData[0] ; clk        ; -0.255 ; -0.255 ; Rise       ; clk             ;
;  InData[1] ; clk        ; -0.081 ; -0.081 ; Rise       ; clk             ;
;  InData[2] ; clk        ; -0.087 ; -0.087 ; Rise       ; clk             ;
;  InData[3] ; clk        ; -2.488 ; -2.488 ; Rise       ; clk             ;
;  InData[4] ; clk        ; -2.725 ; -2.725 ; Rise       ; clk             ;
;  InData[5] ; clk        ; -2.731 ; -2.731 ; Rise       ; clk             ;
;  InData[6] ; clk        ; -2.734 ; -2.734 ; Rise       ; clk             ;
;  InData[7] ; clk        ; -2.713 ; -2.713 ; Rise       ; clk             ;
; choice[*]  ; clk        ; -2.227 ; -2.227 ; Rise       ; clk             ;
;  choice[0] ; clk        ; -2.227 ; -2.227 ; Rise       ; clk             ;
;  choice[1] ; clk        ; -2.333 ; -2.333 ; Rise       ; clk             ;
; go         ; clk        ; 0.261  ; 0.261  ; Rise       ; clk             ;
; reset      ; clk        ; 0.087  ; 0.087  ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; DisplayAC1[*]  ; clk        ; 6.106 ; 6.106 ; Rise       ; clk             ;
;  DisplayAC1[0] ; clk        ; 5.990 ; 5.990 ; Rise       ; clk             ;
;  DisplayAC1[1] ; clk        ; 6.042 ; 6.042 ; Rise       ; clk             ;
;  DisplayAC1[2] ; clk        ; 6.106 ; 6.106 ; Rise       ; clk             ;
;  DisplayAC1[3] ; clk        ; 6.100 ; 6.100 ; Rise       ; clk             ;
;  DisplayAC1[4] ; clk        ; 6.084 ; 6.084 ; Rise       ; clk             ;
;  DisplayAC1[5] ; clk        ; 6.009 ; 6.009 ; Rise       ; clk             ;
;  DisplayAC1[6] ; clk        ; 6.001 ; 6.001 ; Rise       ; clk             ;
; DisplayAC2[*]  ; clk        ; 6.106 ; 6.106 ; Rise       ; clk             ;
;  DisplayAC2[0] ; clk        ; 6.025 ; 6.025 ; Rise       ; clk             ;
;  DisplayAC2[1] ; clk        ; 6.106 ; 6.106 ; Rise       ; clk             ;
;  DisplayAC2[2] ; clk        ; 6.079 ; 6.079 ; Rise       ; clk             ;
;  DisplayAC2[3] ; clk        ; 6.079 ; 6.079 ; Rise       ; clk             ;
;  DisplayAC2[4] ; clk        ; 5.927 ; 5.927 ; Rise       ; clk             ;
;  DisplayAC2[5] ; clk        ; 5.821 ; 5.821 ; Rise       ; clk             ;
;  DisplayAC2[6] ; clk        ; 5.944 ; 5.944 ; Rise       ; clk             ;
; DisplayAdd[*]  ; clk        ; 6.411 ; 6.411 ; Rise       ; clk             ;
;  DisplayAdd[0] ; clk        ; 5.872 ; 5.872 ; Rise       ; clk             ;
;  DisplayAdd[1] ; clk        ; 6.216 ; 6.216 ; Rise       ; clk             ;
;  DisplayAdd[2] ; clk        ; 6.411 ; 6.411 ; Rise       ; clk             ;
;  DisplayAdd[3] ; clk        ; 6.105 ; 6.105 ; Rise       ; clk             ;
;  DisplayAdd[4] ; clk        ; 5.637 ; 5.637 ; Rise       ; clk             ;
;  DisplayAdd[5] ; clk        ; 5.857 ; 5.857 ; Rise       ; clk             ;
;  DisplayAdd[6] ; clk        ; 5.496 ; 5.496 ; Rise       ; clk             ;
; DisplayD1[*]   ; clk        ; 7.530 ; 7.530 ; Rise       ; clk             ;
;  DisplayD1[0]  ; clk        ; 7.331 ; 7.331 ; Rise       ; clk             ;
;  DisplayD1[1]  ; clk        ; 7.442 ; 7.442 ; Rise       ; clk             ;
;  DisplayD1[2]  ; clk        ; 7.365 ; 7.365 ; Rise       ; clk             ;
;  DisplayD1[3]  ; clk        ; 7.341 ; 7.341 ; Rise       ; clk             ;
;  DisplayD1[4]  ; clk        ; 7.250 ; 7.250 ; Rise       ; clk             ;
;  DisplayD1[5]  ; clk        ; 7.247 ; 7.247 ; Rise       ; clk             ;
;  DisplayD1[6]  ; clk        ; 7.530 ; 7.530 ; Rise       ; clk             ;
; DisplayD2[*]   ; clk        ; 7.696 ; 7.696 ; Rise       ; clk             ;
;  DisplayD2[0]  ; clk        ; 7.616 ; 7.616 ; Rise       ; clk             ;
;  DisplayD2[1]  ; clk        ; 7.543 ; 7.543 ; Rise       ; clk             ;
;  DisplayD2[2]  ; clk        ; 7.545 ; 7.545 ; Rise       ; clk             ;
;  DisplayD2[3]  ; clk        ; 7.520 ; 7.520 ; Rise       ; clk             ;
;  DisplayD2[4]  ; clk        ; 7.696 ; 7.696 ; Rise       ; clk             ;
;  DisplayD2[5]  ; clk        ; 7.534 ; 7.534 ; Rise       ; clk             ;
;  DisplayD2[6]  ; clk        ; 7.608 ; 7.608 ; Rise       ; clk             ;
; TurndspOn      ; clk        ; 5.478 ; 5.478 ; Rise       ; clk             ;
; ac[*]          ; clk        ; 4.646 ; 4.646 ; Rise       ; clk             ;
;  ac[0]         ; clk        ; 4.078 ; 4.078 ; Rise       ; clk             ;
;  ac[1]         ; clk        ; 4.135 ; 4.135 ; Rise       ; clk             ;
;  ac[2]         ; clk        ; 4.413 ; 4.413 ; Rise       ; clk             ;
;  ac[3]         ; clk        ; 4.646 ; 4.646 ; Rise       ; clk             ;
;  ac[4]         ; clk        ; 4.135 ; 4.135 ; Rise       ; clk             ;
;  ac[5]         ; clk        ; 3.991 ; 3.991 ; Rise       ; clk             ;
;  ac[6]         ; clk        ; 4.112 ; 4.112 ; Rise       ; clk             ;
;  ac[7]         ; clk        ; 4.106 ; 4.106 ; Rise       ; clk             ;
; code[*]        ; clk        ; 4.548 ; 4.548 ; Rise       ; clk             ;
;  code[0]       ; clk        ; 4.486 ; 4.486 ; Rise       ; clk             ;
;  code[1]       ; clk        ; 4.394 ; 4.394 ; Rise       ; clk             ;
;  code[2]       ; clk        ; 4.548 ; 4.548 ; Rise       ; clk             ;
;  code[3]       ; clk        ; 4.376 ; 4.376 ; Rise       ; clk             ;
; dado[*]        ; clk        ; 7.127 ; 7.127 ; Rise       ; clk             ;
;  dado[0]       ; clk        ; 6.656 ; 6.656 ; Rise       ; clk             ;
;  dado[1]       ; clk        ; 6.706 ; 6.706 ; Rise       ; clk             ;
;  dado[2]       ; clk        ; 6.652 ; 6.652 ; Rise       ; clk             ;
;  dado[3]       ; clk        ; 6.530 ; 6.530 ; Rise       ; clk             ;
;  dado[4]       ; clk        ; 6.164 ; 6.164 ; Rise       ; clk             ;
;  dado[5]       ; clk        ; 6.806 ; 6.806 ; Rise       ; clk             ;
;  dado[6]       ; clk        ; 7.127 ; 7.127 ; Rise       ; clk             ;
;  dado[7]       ; clk        ; 6.615 ; 6.615 ; Rise       ; clk             ;
; endereco[*]    ; clk        ; 4.132 ; 4.132 ; Rise       ; clk             ;
;  endereco[0]   ; clk        ; 3.973 ; 3.973 ; Rise       ; clk             ;
;  endereco[1]   ; clk        ; 4.044 ; 4.044 ; Rise       ; clk             ;
;  endereco[2]   ; clk        ; 3.999 ; 3.999 ; Rise       ; clk             ;
;  endereco[3]   ; clk        ; 4.132 ; 4.132 ; Rise       ; clk             ;
;  endereco[4]   ; clk        ; 3.778 ; 3.778 ; Rise       ; clk             ;
;  endereco[5]   ; clk        ; 3.898 ; 3.898 ; Rise       ; clk             ;
;  endereco[6]   ; clk        ; 3.768 ; 3.768 ; Rise       ; clk             ;
;  endereco[7]   ; clk        ; 3.779 ; 3.779 ; Rise       ; clk             ;
; loadAc         ; clk        ; 4.657 ; 4.657 ; Rise       ; clk             ;
; loadnz         ; clk        ; 4.613 ; 4.613 ; Rise       ; clk             ;
; loadpc         ; clk        ; 4.361 ; 4.361 ; Rise       ; clk             ;
; loadrdm        ; clk        ; 4.519 ; 4.519 ; Rise       ; clk             ;
; loadrem        ; clk        ; 4.720 ; 4.720 ; Rise       ; clk             ;
; loadri         ; clk        ; 4.149 ; 4.149 ; Rise       ; clk             ;
; read           ; clk        ; 4.491 ; 4.491 ; Rise       ; clk             ;
; selrdm[*]      ; clk        ; 4.390 ; 4.390 ; Rise       ; clk             ;
;  selrdm[0]     ; clk        ; 4.064 ; 4.064 ; Rise       ; clk             ;
;  selrdm[1]     ; clk        ; 4.390 ; 4.390 ; Rise       ; clk             ;
; selrem         ; clk        ; 4.202 ; 4.202 ; Rise       ; clk             ;
; selual[*]      ; clk        ; 4.387 ; 4.387 ; Rise       ; clk             ;
;  selual[0]     ; clk        ; 4.387 ; 4.387 ; Rise       ; clk             ;
;  selual[1]     ; clk        ; 4.296 ; 4.296 ; Rise       ; clk             ;
;  selual[2]     ; clk        ; 4.302 ; 4.302 ; Rise       ; clk             ;
; sumpc          ; clk        ; 4.167 ; 4.167 ; Rise       ; clk             ;
; write          ; clk        ; 4.527 ; 4.527 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; DisplayAC1[*]  ; clk        ; 5.156 ; 5.156 ; Rise       ; clk             ;
;  DisplayAC1[0] ; clk        ; 5.251 ; 5.251 ; Rise       ; clk             ;
;  DisplayAC1[1] ; clk        ; 5.203 ; 5.203 ; Rise       ; clk             ;
;  DisplayAC1[2] ; clk        ; 5.263 ; 5.263 ; Rise       ; clk             ;
;  DisplayAC1[3] ; clk        ; 5.174 ; 5.174 ; Rise       ; clk             ;
;  DisplayAC1[4] ; clk        ; 5.156 ; 5.156 ; Rise       ; clk             ;
;  DisplayAC1[5] ; clk        ; 5.280 ; 5.280 ; Rise       ; clk             ;
;  DisplayAC1[6] ; clk        ; 5.236 ; 5.236 ; Rise       ; clk             ;
; DisplayAC2[*]  ; clk        ; 4.919 ; 4.919 ; Rise       ; clk             ;
;  DisplayAC2[0] ; clk        ; 5.226 ; 5.226 ; Rise       ; clk             ;
;  DisplayAC2[1] ; clk        ; 5.193 ; 5.193 ; Rise       ; clk             ;
;  DisplayAC2[2] ; clk        ; 5.171 ; 5.171 ; Rise       ; clk             ;
;  DisplayAC2[3] ; clk        ; 5.168 ; 5.168 ; Rise       ; clk             ;
;  DisplayAC2[4] ; clk        ; 5.269 ; 5.269 ; Rise       ; clk             ;
;  DisplayAC2[5] ; clk        ; 4.919 ; 4.919 ; Rise       ; clk             ;
;  DisplayAC2[6] ; clk        ; 5.025 ; 5.025 ; Rise       ; clk             ;
; DisplayAdd[*]  ; clk        ; 4.929 ; 4.929 ; Rise       ; clk             ;
;  DisplayAdd[0] ; clk        ; 5.520 ; 5.520 ; Rise       ; clk             ;
;  DisplayAdd[1] ; clk        ; 4.929 ; 4.929 ; Rise       ; clk             ;
;  DisplayAdd[2] ; clk        ; 5.973 ; 5.973 ; Rise       ; clk             ;
;  DisplayAdd[3] ; clk        ; 5.752 ; 5.752 ; Rise       ; clk             ;
;  DisplayAdd[4] ; clk        ; 5.096 ; 5.096 ; Rise       ; clk             ;
;  DisplayAdd[5] ; clk        ; 5.322 ; 5.322 ; Rise       ; clk             ;
;  DisplayAdd[6] ; clk        ; 5.133 ; 5.133 ; Rise       ; clk             ;
; DisplayD1[*]   ; clk        ; 4.930 ; 4.930 ; Rise       ; clk             ;
;  DisplayD1[0]  ; clk        ; 5.098 ; 5.098 ; Rise       ; clk             ;
;  DisplayD1[1]  ; clk        ; 5.118 ; 5.118 ; Rise       ; clk             ;
;  DisplayD1[2]  ; clk        ; 5.116 ; 5.116 ; Rise       ; clk             ;
;  DisplayD1[3]  ; clk        ; 5.026 ; 5.026 ; Rise       ; clk             ;
;  DisplayD1[4]  ; clk        ; 5.002 ; 5.002 ; Rise       ; clk             ;
;  DisplayD1[5]  ; clk        ; 5.001 ; 5.001 ; Rise       ; clk             ;
;  DisplayD1[6]  ; clk        ; 4.930 ; 4.930 ; Rise       ; clk             ;
; DisplayD2[*]   ; clk        ; 5.071 ; 5.071 ; Rise       ; clk             ;
;  DisplayD2[0]  ; clk        ; 5.078 ; 5.078 ; Rise       ; clk             ;
;  DisplayD2[1]  ; clk        ; 5.092 ; 5.092 ; Rise       ; clk             ;
;  DisplayD2[2]  ; clk        ; 5.098 ; 5.098 ; Rise       ; clk             ;
;  DisplayD2[3]  ; clk        ; 5.071 ; 5.071 ; Rise       ; clk             ;
;  DisplayD2[4]  ; clk        ; 5.082 ; 5.082 ; Rise       ; clk             ;
;  DisplayD2[5]  ; clk        ; 5.077 ; 5.077 ; Rise       ; clk             ;
;  DisplayD2[6]  ; clk        ; 5.072 ; 5.072 ; Rise       ; clk             ;
; TurndspOn      ; clk        ; 4.821 ; 4.821 ; Rise       ; clk             ;
; ac[*]          ; clk        ; 3.991 ; 3.991 ; Rise       ; clk             ;
;  ac[0]         ; clk        ; 4.078 ; 4.078 ; Rise       ; clk             ;
;  ac[1]         ; clk        ; 4.135 ; 4.135 ; Rise       ; clk             ;
;  ac[2]         ; clk        ; 4.413 ; 4.413 ; Rise       ; clk             ;
;  ac[3]         ; clk        ; 4.646 ; 4.646 ; Rise       ; clk             ;
;  ac[4]         ; clk        ; 4.135 ; 4.135 ; Rise       ; clk             ;
;  ac[5]         ; clk        ; 3.991 ; 3.991 ; Rise       ; clk             ;
;  ac[6]         ; clk        ; 4.112 ; 4.112 ; Rise       ; clk             ;
;  ac[7]         ; clk        ; 4.106 ; 4.106 ; Rise       ; clk             ;
; code[*]        ; clk        ; 3.933 ; 3.933 ; Rise       ; clk             ;
;  code[0]       ; clk        ; 4.075 ; 4.075 ; Rise       ; clk             ;
;  code[1]       ; clk        ; 3.933 ; 3.933 ; Rise       ; clk             ;
;  code[2]       ; clk        ; 4.059 ; 4.059 ; Rise       ; clk             ;
;  code[3]       ; clk        ; 4.026 ; 4.026 ; Rise       ; clk             ;
; dado[*]        ; clk        ; 5.229 ; 5.229 ; Rise       ; clk             ;
;  dado[0]       ; clk        ; 5.750 ; 5.750 ; Rise       ; clk             ;
;  dado[1]       ; clk        ; 5.870 ; 5.870 ; Rise       ; clk             ;
;  dado[2]       ; clk        ; 5.772 ; 5.772 ; Rise       ; clk             ;
;  dado[3]       ; clk        ; 5.616 ; 5.616 ; Rise       ; clk             ;
;  dado[4]       ; clk        ; 5.229 ; 5.229 ; Rise       ; clk             ;
;  dado[5]       ; clk        ; 5.819 ; 5.819 ; Rise       ; clk             ;
;  dado[6]       ; clk        ; 6.154 ; 6.154 ; Rise       ; clk             ;
;  dado[7]       ; clk        ; 5.556 ; 5.556 ; Rise       ; clk             ;
; endereco[*]    ; clk        ; 3.768 ; 3.768 ; Rise       ; clk             ;
;  endereco[0]   ; clk        ; 3.973 ; 3.973 ; Rise       ; clk             ;
;  endereco[1]   ; clk        ; 4.044 ; 4.044 ; Rise       ; clk             ;
;  endereco[2]   ; clk        ; 3.999 ; 3.999 ; Rise       ; clk             ;
;  endereco[3]   ; clk        ; 4.132 ; 4.132 ; Rise       ; clk             ;
;  endereco[4]   ; clk        ; 3.778 ; 3.778 ; Rise       ; clk             ;
;  endereco[5]   ; clk        ; 3.898 ; 3.898 ; Rise       ; clk             ;
;  endereco[6]   ; clk        ; 3.768 ; 3.768 ; Rise       ; clk             ;
;  endereco[7]   ; clk        ; 3.779 ; 3.779 ; Rise       ; clk             ;
; loadAc         ; clk        ; 4.385 ; 4.385 ; Rise       ; clk             ;
; loadnz         ; clk        ; 4.470 ; 4.470 ; Rise       ; clk             ;
; loadpc         ; clk        ; 4.361 ; 4.361 ; Rise       ; clk             ;
; loadrdm        ; clk        ; 4.146 ; 4.146 ; Rise       ; clk             ;
; loadrem        ; clk        ; 4.266 ; 4.266 ; Rise       ; clk             ;
; loadri         ; clk        ; 4.149 ; 4.149 ; Rise       ; clk             ;
; read           ; clk        ; 4.227 ; 4.227 ; Rise       ; clk             ;
; selrdm[*]      ; clk        ; 4.064 ; 4.064 ; Rise       ; clk             ;
;  selrdm[0]     ; clk        ; 4.064 ; 4.064 ; Rise       ; clk             ;
;  selrdm[1]     ; clk        ; 4.121 ; 4.121 ; Rise       ; clk             ;
; selrem         ; clk        ; 4.156 ; 4.156 ; Rise       ; clk             ;
; selual[*]      ; clk        ; 4.122 ; 4.122 ; Rise       ; clk             ;
;  selual[0]     ; clk        ; 4.217 ; 4.217 ; Rise       ; clk             ;
;  selual[1]     ; clk        ; 4.122 ; 4.122 ; Rise       ; clk             ;
;  selual[2]     ; clk        ; 4.259 ; 4.259 ; Rise       ; clk             ;
; sumpc          ; clk        ; 3.943 ; 3.943 ; Rise       ; clk             ;
; write          ; clk        ; 4.398 ; 4.398 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+------------+---------------+-------+-------+-------+-------+
; Input Port ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+------------+---------------+-------+-------+-------+-------+
; reset      ; DisplayAC1[0] ; 3.160 ;       ;       ; 3.160 ;
; reset      ; DisplayAC1[1] ; 3.130 ;       ;       ; 3.130 ;
; reset      ; DisplayAC1[2] ; 3.194 ;       ;       ; 3.194 ;
; reset      ; DisplayAC1[3] ; 3.188 ;       ;       ; 3.188 ;
; reset      ; DisplayAC1[4] ; 3.172 ;       ;       ; 3.172 ;
; reset      ; DisplayAC1[5] ; 3.178 ;       ;       ; 3.178 ;
; reset      ; DisplayAC1[6] ;       ; 3.173 ; 3.173 ;       ;
; reset      ; DisplayAC2[0] ; 4.118 ;       ;       ; 4.118 ;
; reset      ; DisplayAC2[1] ; 4.190 ;       ;       ; 4.190 ;
; reset      ; DisplayAC2[2] ; 4.160 ;       ;       ; 4.160 ;
; reset      ; DisplayAC2[3] ; 4.166 ;       ;       ; 4.166 ;
; reset      ; DisplayAC2[4] ; 3.016 ;       ;       ; 3.016 ;
; reset      ; DisplayAC2[5] ; 3.914 ;       ;       ; 3.914 ;
; reset      ; DisplayAC2[6] ;       ; 4.026 ; 4.026 ;       ;
; reset      ; DisplayAdd[0] ; 4.440 ;       ;       ; 4.440 ;
; reset      ; DisplayAdd[1] ; 3.744 ;       ;       ; 3.744 ;
; reset      ; DisplayAdd[2] ; 4.806 ;       ;       ; 4.806 ;
; reset      ; DisplayAdd[3] ; 4.672 ;       ;       ; 4.672 ;
; reset      ; DisplayAdd[4] ; 4.043 ;       ;       ; 4.043 ;
; reset      ; DisplayAdd[5] ; 4.267 ;       ;       ; 4.267 ;
; reset      ; DisplayAdd[6] ;       ; 4.048 ; 4.048 ;       ;
; reset      ; DisplayD1[0]  ; 6.475 ; 6.475 ; 6.475 ; 6.475 ;
; reset      ; DisplayD1[1]  ; 6.464 ; 6.586 ; 6.586 ; 6.464 ;
; reset      ; DisplayD1[2]  ; 6.509 ; 6.509 ; 6.509 ; 6.509 ;
; reset      ; DisplayD1[3]  ; 6.485 ; 6.485 ; 6.485 ; 6.485 ;
; reset      ; DisplayD1[4]  ; 6.394 ; 6.394 ; 6.394 ; 6.394 ;
; reset      ; DisplayD1[5]  ; 6.391 ; 6.391 ; 6.391 ; 6.391 ;
; reset      ; DisplayD1[6]  ; 6.674 ; 6.674 ; 6.674 ; 6.674 ;
; reset      ; DisplayD2[0]  ; 6.746 ; 6.746 ; 6.746 ; 6.746 ;
; reset      ; DisplayD2[1]  ; 6.673 ; 6.673 ; 6.673 ; 6.673 ;
; reset      ; DisplayD2[2]  ; 6.675 ; 6.675 ; 6.675 ; 6.675 ;
; reset      ; DisplayD2[3]  ; 6.650 ; 6.650 ; 6.650 ; 6.650 ;
; reset      ; DisplayD2[4]  ; 6.826 ; 6.588 ; 6.588 ; 6.826 ;
; reset      ; DisplayD2[5]  ; 6.664 ; 6.664 ; 6.664 ; 6.664 ;
; reset      ; DisplayD2[6]  ; 6.738 ; 6.738 ; 6.738 ; 6.738 ;
; reset      ; TurndspOn     ;       ; 3.561 ; 3.561 ;       ;
; reset      ; dado[0]       ;       ; 5.762 ; 5.762 ;       ;
; reset      ; dado[1]       ;       ; 5.898 ; 5.898 ;       ;
; reset      ; dado[2]       ;       ; 5.803 ; 5.803 ;       ;
; reset      ; dado[3]       ;       ; 5.660 ; 5.660 ;       ;
; reset      ; dado[4]       ;       ; 5.370 ; 5.370 ;       ;
; reset      ; dado[5]       ;       ; 5.977 ; 5.977 ;       ;
; reset      ; dado[6]       ;       ; 6.271 ; 6.271 ;       ;
; reset      ; dado[7]       ;       ; 5.780 ; 5.780 ;       ;
; reset      ; loadAc        ;       ; 3.908 ; 3.908 ;       ;
; reset      ; loadnz        ;       ; 3.864 ; 3.864 ;       ;
; reset      ; loadpc        ;       ; 3.795 ; 3.795 ;       ;
; reset      ; loadrdm       ;       ; 3.858 ; 3.858 ;       ;
; reset      ; loadrem       ;       ; 3.986 ; 3.986 ;       ;
; reset      ; loadri        ;       ; 3.841 ; 3.841 ;       ;
; reset      ; read          ;       ; 4.054 ; 4.054 ;       ;
; reset      ; selrdm[0]     ;       ; 3.823 ; 3.823 ;       ;
; reset      ; selrdm[1]     ;       ; 3.870 ; 3.870 ;       ;
; reset      ; selrem        ;       ; 4.059 ; 4.059 ;       ;
; reset      ; selual[0]     ;       ; 3.917 ; 3.917 ;       ;
; reset      ; selual[1]     ;       ; 3.816 ; 3.816 ;       ;
; reset      ; selual[2]     ;       ; 3.782 ; 3.782 ;       ;
; reset      ; sumpc         ;       ; 3.845 ; 3.845 ;       ;
; reset      ; write         ;       ; 3.614 ; 3.614 ;       ;
+------------+---------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+------------+---------------+-------+-------+-------+-------+
; Input Port ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+------------+---------------+-------+-------+-------+-------+
; reset      ; DisplayAC1[0] ; 3.160 ;       ;       ; 3.160 ;
; reset      ; DisplayAC1[1] ; 3.130 ;       ;       ; 3.130 ;
; reset      ; DisplayAC1[2] ; 3.194 ;       ;       ; 3.194 ;
; reset      ; DisplayAC1[3] ; 3.188 ;       ;       ; 3.188 ;
; reset      ; DisplayAC1[4] ; 3.172 ;       ;       ; 3.172 ;
; reset      ; DisplayAC1[5] ; 3.178 ;       ;       ; 3.178 ;
; reset      ; DisplayAC1[6] ;       ; 3.173 ; 3.173 ;       ;
; reset      ; DisplayAC2[0] ; 4.118 ;       ;       ; 4.118 ;
; reset      ; DisplayAC2[1] ; 4.190 ;       ;       ; 4.190 ;
; reset      ; DisplayAC2[2] ; 4.160 ;       ;       ; 4.160 ;
; reset      ; DisplayAC2[3] ; 4.166 ;       ;       ; 4.166 ;
; reset      ; DisplayAC2[4] ; 3.016 ;       ;       ; 3.016 ;
; reset      ; DisplayAC2[5] ; 3.914 ;       ;       ; 3.914 ;
; reset      ; DisplayAC2[6] ;       ; 4.026 ; 4.026 ;       ;
; reset      ; DisplayAdd[0] ; 4.440 ;       ;       ; 4.440 ;
; reset      ; DisplayAdd[1] ; 3.744 ;       ;       ; 3.744 ;
; reset      ; DisplayAdd[2] ; 4.806 ;       ;       ; 4.806 ;
; reset      ; DisplayAdd[3] ; 4.672 ;       ;       ; 4.672 ;
; reset      ; DisplayAdd[4] ; 4.043 ;       ;       ; 4.043 ;
; reset      ; DisplayAdd[5] ; 4.267 ;       ;       ; 4.267 ;
; reset      ; DisplayAdd[6] ;       ; 4.048 ; 4.048 ;       ;
; reset      ; DisplayD1[0]  ; 3.572 ; 5.928 ; 5.928 ; 3.572 ;
; reset      ; DisplayD1[1]  ; 3.587 ; 6.026 ; 6.026 ; 3.587 ;
; reset      ; DisplayD1[2]  ; 3.592 ; 6.329 ; 6.329 ; 3.592 ;
; reset      ; DisplayD1[3]  ; 3.498 ; 5.939 ; 5.939 ; 3.498 ;
; reset      ; DisplayD1[4]  ; 3.475 ; 5.833 ; 5.833 ; 3.475 ;
; reset      ; DisplayD1[5]  ; 3.476 ; 5.842 ; 5.842 ; 3.476 ;
; reset      ; DisplayD1[6]  ; 6.118 ; 3.662 ; 3.662 ; 6.118 ;
; reset      ; DisplayD2[0]  ; 3.813 ; 6.309 ; 6.309 ; 3.813 ;
; reset      ; DisplayD2[1]  ; 3.903 ; 6.240 ; 6.240 ; 3.903 ;
; reset      ; DisplayD2[2]  ; 3.910 ; 6.324 ; 6.324 ; 3.910 ;
; reset      ; DisplayD2[3]  ; 3.884 ; 6.218 ; 6.218 ; 3.884 ;
; reset      ; DisplayD2[4]  ; 3.821 ; 6.396 ; 6.396 ; 3.821 ;
; reset      ; DisplayD2[5]  ; 3.898 ; 6.231 ; 6.231 ; 3.898 ;
; reset      ; DisplayD2[6]  ; 6.305 ; 3.814 ; 3.814 ; 6.305 ;
; reset      ; TurndspOn     ;       ; 3.561 ; 3.561 ;       ;
; reset      ; dado[0]       ;       ; 5.762 ; 5.762 ;       ;
; reset      ; dado[1]       ;       ; 5.898 ; 5.898 ;       ;
; reset      ; dado[2]       ;       ; 5.803 ; 5.803 ;       ;
; reset      ; dado[3]       ;       ; 5.660 ; 5.660 ;       ;
; reset      ; dado[4]       ;       ; 5.370 ; 5.370 ;       ;
; reset      ; dado[5]       ;       ; 5.977 ; 5.977 ;       ;
; reset      ; dado[6]       ;       ; 6.271 ; 6.271 ;       ;
; reset      ; dado[7]       ;       ; 5.780 ; 5.780 ;       ;
; reset      ; loadAc        ;       ; 3.908 ; 3.908 ;       ;
; reset      ; loadnz        ;       ; 3.864 ; 3.864 ;       ;
; reset      ; loadpc        ;       ; 3.795 ; 3.795 ;       ;
; reset      ; loadrdm       ;       ; 3.858 ; 3.858 ;       ;
; reset      ; loadrem       ;       ; 3.986 ; 3.986 ;       ;
; reset      ; loadri        ;       ; 3.841 ; 3.841 ;       ;
; reset      ; read          ;       ; 4.054 ; 4.054 ;       ;
; reset      ; selrdm[0]     ;       ; 3.823 ; 3.823 ;       ;
; reset      ; selrdm[1]     ;       ; 3.870 ; 3.870 ;       ;
; reset      ; selrem        ;       ; 4.059 ; 4.059 ;       ;
; reset      ; selual[0]     ;       ; 3.917 ; 3.917 ;       ;
; reset      ; selual[1]     ;       ; 3.816 ; 3.816 ;       ;
; reset      ; selual[2]     ;       ; 3.782 ; 3.782 ;       ;
; reset      ; sumpc         ;       ; 3.845 ; 3.845 ;       ;
; reset      ; write         ;       ; 3.614 ; 3.614 ;       ;
+------------+---------------+-------+-------+-------+-------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.621   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  clk             ; -3.621   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -448.654 ; 0.0   ; 0.0      ; 0.0     ; -201.38             ;
;  clk             ; -448.654 ; 0.000 ; N/A      ; N/A     ; -201.380            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; InData[*]  ; clk        ; 5.220 ; 5.220 ; Rise       ; clk             ;
;  InData[0] ; clk        ; 1.153 ; 1.153 ; Rise       ; clk             ;
;  InData[1] ; clk        ; 0.877 ; 0.877 ; Rise       ; clk             ;
;  InData[2] ; clk        ; 0.887 ; 0.887 ; Rise       ; clk             ;
;  InData[3] ; clk        ; 4.685 ; 4.685 ; Rise       ; clk             ;
;  InData[4] ; clk        ; 5.148 ; 5.148 ; Rise       ; clk             ;
;  InData[5] ; clk        ; 5.181 ; 5.181 ; Rise       ; clk             ;
;  InData[6] ; clk        ; 5.220 ; 5.220 ; Rise       ; clk             ;
;  InData[7] ; clk        ; 5.140 ; 5.140 ; Rise       ; clk             ;
; choice[*]  ; clk        ; 6.223 ; 6.223 ; Rise       ; clk             ;
;  choice[0] ; clk        ; 5.850 ; 5.850 ; Rise       ; clk             ;
;  choice[1] ; clk        ; 6.223 ; 6.223 ; Rise       ; clk             ;
; go         ; clk        ; 1.969 ; 1.969 ; Rise       ; clk             ;
; reset      ; clk        ; 3.984 ; 3.984 ; Rise       ; clk             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; InData[*]  ; clk        ; -0.081 ; -0.081 ; Rise       ; clk             ;
;  InData[0] ; clk        ; -0.255 ; -0.255 ; Rise       ; clk             ;
;  InData[1] ; clk        ; -0.081 ; -0.081 ; Rise       ; clk             ;
;  InData[2] ; clk        ; -0.087 ; -0.087 ; Rise       ; clk             ;
;  InData[3] ; clk        ; -2.488 ; -2.488 ; Rise       ; clk             ;
;  InData[4] ; clk        ; -2.725 ; -2.725 ; Rise       ; clk             ;
;  InData[5] ; clk        ; -2.731 ; -2.731 ; Rise       ; clk             ;
;  InData[6] ; clk        ; -2.734 ; -2.734 ; Rise       ; clk             ;
;  InData[7] ; clk        ; -2.713 ; -2.713 ; Rise       ; clk             ;
; choice[*]  ; clk        ; -2.227 ; -2.227 ; Rise       ; clk             ;
;  choice[0] ; clk        ; -2.227 ; -2.227 ; Rise       ; clk             ;
;  choice[1] ; clk        ; -2.333 ; -2.333 ; Rise       ; clk             ;
; go         ; clk        ; 0.261  ; 0.261  ; Rise       ; clk             ;
; reset      ; clk        ; 0.087  ; 0.087  ; Rise       ; clk             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; DisplayAC1[*]  ; clk        ; 11.744 ; 11.744 ; Rise       ; clk             ;
;  DisplayAC1[0] ; clk        ; 11.508 ; 11.508 ; Rise       ; clk             ;
;  DisplayAC1[1] ; clk        ; 11.657 ; 11.657 ; Rise       ; clk             ;
;  DisplayAC1[2] ; clk        ; 11.744 ; 11.744 ; Rise       ; clk             ;
;  DisplayAC1[3] ; clk        ; 11.723 ; 11.723 ; Rise       ; clk             ;
;  DisplayAC1[4] ; clk        ; 11.716 ; 11.716 ; Rise       ; clk             ;
;  DisplayAC1[5] ; clk        ; 11.578 ; 11.578 ; Rise       ; clk             ;
;  DisplayAC1[6] ; clk        ; 11.546 ; 11.546 ; Rise       ; clk             ;
; DisplayAC2[*]  ; clk        ; 11.795 ; 11.795 ; Rise       ; clk             ;
;  DisplayAC2[0] ; clk        ; 11.658 ; 11.658 ; Rise       ; clk             ;
;  DisplayAC2[1] ; clk        ; 11.795 ; 11.795 ; Rise       ; clk             ;
;  DisplayAC2[2] ; clk        ; 11.735 ; 11.735 ; Rise       ; clk             ;
;  DisplayAC2[3] ; clk        ; 11.730 ; 11.730 ; Rise       ; clk             ;
;  DisplayAC2[4] ; clk        ; 11.375 ; 11.375 ; Rise       ; clk             ;
;  DisplayAC2[5] ; clk        ; 11.138 ; 11.138 ; Rise       ; clk             ;
;  DisplayAC2[6] ; clk        ; 11.432 ; 11.432 ; Rise       ; clk             ;
; DisplayAdd[*]  ; clk        ; 12.479 ; 12.479 ; Rise       ; clk             ;
;  DisplayAdd[0] ; clk        ; 11.423 ; 11.423 ; Rise       ; clk             ;
;  DisplayAdd[1] ; clk        ; 11.909 ; 11.909 ; Rise       ; clk             ;
;  DisplayAdd[2] ; clk        ; 12.479 ; 12.479 ; Rise       ; clk             ;
;  DisplayAdd[3] ; clk        ; 11.686 ; 11.686 ; Rise       ; clk             ;
;  DisplayAdd[4] ; clk        ; 10.886 ; 10.886 ; Rise       ; clk             ;
;  DisplayAdd[5] ; clk        ; 11.493 ; 11.493 ; Rise       ; clk             ;
;  DisplayAdd[6] ; clk        ; 10.591 ; 10.591 ; Rise       ; clk             ;
; DisplayD1[*]   ; clk        ; 14.855 ; 14.855 ; Rise       ; clk             ;
;  DisplayD1[0]  ; clk        ; 14.403 ; 14.403 ; Rise       ; clk             ;
;  DisplayD1[1]  ; clk        ; 14.681 ; 14.681 ; Rise       ; clk             ;
;  DisplayD1[2]  ; clk        ; 14.507 ; 14.507 ; Rise       ; clk             ;
;  DisplayD1[3]  ; clk        ; 14.431 ; 14.431 ; Rise       ; clk             ;
;  DisplayD1[4]  ; clk        ; 14.233 ; 14.233 ; Rise       ; clk             ;
;  DisplayD1[5]  ; clk        ; 14.232 ; 14.232 ; Rise       ; clk             ;
;  DisplayD1[6]  ; clk        ; 14.855 ; 14.855 ; Rise       ; clk             ;
; DisplayD2[*]   ; clk        ; 15.291 ; 15.291 ; Rise       ; clk             ;
;  DisplayD2[0]  ; clk        ; 15.098 ; 15.098 ; Rise       ; clk             ;
;  DisplayD2[1]  ; clk        ; 14.903 ; 14.903 ; Rise       ; clk             ;
;  DisplayD2[2]  ; clk        ; 14.920 ; 14.920 ; Rise       ; clk             ;
;  DisplayD2[3]  ; clk        ; 14.862 ; 14.862 ; Rise       ; clk             ;
;  DisplayD2[4]  ; clk        ; 15.291 ; 15.291 ; Rise       ; clk             ;
;  DisplayD2[5]  ; clk        ; 14.895 ; 14.895 ; Rise       ; clk             ;
;  DisplayD2[6]  ; clk        ; 15.059 ; 15.059 ; Rise       ; clk             ;
; TurndspOn      ; clk        ; 10.397 ; 10.397 ; Rise       ; clk             ;
; ac[*]          ; clk        ; 8.647  ; 8.647  ; Rise       ; clk             ;
;  ac[0]         ; clk        ; 7.400  ; 7.400  ; Rise       ; clk             ;
;  ac[1]         ; clk        ; 7.638  ; 7.638  ; Rise       ; clk             ;
;  ac[2]         ; clk        ; 8.033  ; 8.033  ; Rise       ; clk             ;
;  ac[3]         ; clk        ; 8.647  ; 8.647  ; Rise       ; clk             ;
;  ac[4]         ; clk        ; 7.453  ; 7.453  ; Rise       ; clk             ;
;  ac[5]         ; clk        ; 7.155  ; 7.155  ; Rise       ; clk             ;
;  ac[6]         ; clk        ; 7.424  ; 7.424  ; Rise       ; clk             ;
;  ac[7]         ; clk        ; 7.402  ; 7.402  ; Rise       ; clk             ;
; code[*]        ; clk        ; 8.429  ; 8.429  ; Rise       ; clk             ;
;  code[0]       ; clk        ; 8.358  ; 8.358  ; Rise       ; clk             ;
;  code[1]       ; clk        ; 8.038  ; 8.038  ; Rise       ; clk             ;
;  code[2]       ; clk        ; 8.429  ; 8.429  ; Rise       ; clk             ;
;  code[3]       ; clk        ; 8.100  ; 8.100  ; Rise       ; clk             ;
; dado[*]        ; clk        ; 13.795 ; 13.795 ; Rise       ; clk             ;
;  dado[0]       ; clk        ; 12.960 ; 12.960 ; Rise       ; clk             ;
;  dado[1]       ; clk        ; 13.020 ; 13.020 ; Rise       ; clk             ;
;  dado[2]       ; clk        ; 13.003 ; 13.003 ; Rise       ; clk             ;
;  dado[3]       ; clk        ; 12.738 ; 12.738 ; Rise       ; clk             ;
;  dado[4]       ; clk        ; 11.839 ; 11.839 ; Rise       ; clk             ;
;  dado[5]       ; clk        ; 13.226 ; 13.226 ; Rise       ; clk             ;
;  dado[6]       ; clk        ; 13.795 ; 13.795 ; Rise       ; clk             ;
;  dado[7]       ; clk        ; 12.888 ; 12.888 ; Rise       ; clk             ;
; endereco[*]    ; clk        ; 7.461  ; 7.461  ; Rise       ; clk             ;
;  endereco[0]   ; clk        ; 7.127  ; 7.127  ; Rise       ; clk             ;
;  endereco[1]   ; clk        ; 7.256  ; 7.256  ; Rise       ; clk             ;
;  endereco[2]   ; clk        ; 7.152  ; 7.152  ; Rise       ; clk             ;
;  endereco[3]   ; clk        ; 7.461  ; 7.461  ; Rise       ; clk             ;
;  endereco[4]   ; clk        ; 6.692  ; 6.692  ; Rise       ; clk             ;
;  endereco[5]   ; clk        ; 6.920  ; 6.920  ; Rise       ; clk             ;
;  endereco[6]   ; clk        ; 6.673  ; 6.673  ; Rise       ; clk             ;
;  endereco[7]   ; clk        ; 6.686  ; 6.686  ; Rise       ; clk             ;
; loadAc         ; clk        ; 8.713  ; 8.713  ; Rise       ; clk             ;
; loadnz         ; clk        ; 8.582  ; 8.582  ; Rise       ; clk             ;
; loadpc         ; clk        ; 7.985  ; 7.985  ; Rise       ; clk             ;
; loadrdm        ; clk        ; 8.394  ; 8.394  ; Rise       ; clk             ;
; loadrem        ; clk        ; 8.852  ; 8.852  ; Rise       ; clk             ;
; loadri         ; clk        ; 7.469  ; 7.469  ; Rise       ; clk             ;
; read           ; clk        ; 8.364  ; 8.364  ; Rise       ; clk             ;
; selrdm[*]      ; clk        ; 8.087  ; 8.087  ; Rise       ; clk             ;
;  selrdm[0]     ; clk        ; 7.370  ; 7.370  ; Rise       ; clk             ;
;  selrdm[1]     ; clk        ; 8.087  ; 8.087  ; Rise       ; clk             ;
; selrem         ; clk        ; 7.642  ; 7.642  ; Rise       ; clk             ;
; selual[*]      ; clk        ; 8.065  ; 8.065  ; Rise       ; clk             ;
;  selual[0]     ; clk        ; 8.065  ; 8.065  ; Rise       ; clk             ;
;  selual[1]     ; clk        ; 7.869  ; 7.869  ; Rise       ; clk             ;
;  selual[2]     ; clk        ; 7.890  ; 7.890  ; Rise       ; clk             ;
; sumpc          ; clk        ; 7.587  ; 7.587  ; Rise       ; clk             ;
; write          ; clk        ; 8.375  ; 8.375  ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; DisplayAC1[*]  ; clk        ; 5.156 ; 5.156 ; Rise       ; clk             ;
;  DisplayAC1[0] ; clk        ; 5.251 ; 5.251 ; Rise       ; clk             ;
;  DisplayAC1[1] ; clk        ; 5.203 ; 5.203 ; Rise       ; clk             ;
;  DisplayAC1[2] ; clk        ; 5.263 ; 5.263 ; Rise       ; clk             ;
;  DisplayAC1[3] ; clk        ; 5.174 ; 5.174 ; Rise       ; clk             ;
;  DisplayAC1[4] ; clk        ; 5.156 ; 5.156 ; Rise       ; clk             ;
;  DisplayAC1[5] ; clk        ; 5.280 ; 5.280 ; Rise       ; clk             ;
;  DisplayAC1[6] ; clk        ; 5.236 ; 5.236 ; Rise       ; clk             ;
; DisplayAC2[*]  ; clk        ; 4.919 ; 4.919 ; Rise       ; clk             ;
;  DisplayAC2[0] ; clk        ; 5.226 ; 5.226 ; Rise       ; clk             ;
;  DisplayAC2[1] ; clk        ; 5.193 ; 5.193 ; Rise       ; clk             ;
;  DisplayAC2[2] ; clk        ; 5.171 ; 5.171 ; Rise       ; clk             ;
;  DisplayAC2[3] ; clk        ; 5.168 ; 5.168 ; Rise       ; clk             ;
;  DisplayAC2[4] ; clk        ; 5.269 ; 5.269 ; Rise       ; clk             ;
;  DisplayAC2[5] ; clk        ; 4.919 ; 4.919 ; Rise       ; clk             ;
;  DisplayAC2[6] ; clk        ; 5.025 ; 5.025 ; Rise       ; clk             ;
; DisplayAdd[*]  ; clk        ; 4.929 ; 4.929 ; Rise       ; clk             ;
;  DisplayAdd[0] ; clk        ; 5.520 ; 5.520 ; Rise       ; clk             ;
;  DisplayAdd[1] ; clk        ; 4.929 ; 4.929 ; Rise       ; clk             ;
;  DisplayAdd[2] ; clk        ; 5.973 ; 5.973 ; Rise       ; clk             ;
;  DisplayAdd[3] ; clk        ; 5.752 ; 5.752 ; Rise       ; clk             ;
;  DisplayAdd[4] ; clk        ; 5.096 ; 5.096 ; Rise       ; clk             ;
;  DisplayAdd[5] ; clk        ; 5.322 ; 5.322 ; Rise       ; clk             ;
;  DisplayAdd[6] ; clk        ; 5.133 ; 5.133 ; Rise       ; clk             ;
; DisplayD1[*]   ; clk        ; 4.930 ; 4.930 ; Rise       ; clk             ;
;  DisplayD1[0]  ; clk        ; 5.098 ; 5.098 ; Rise       ; clk             ;
;  DisplayD1[1]  ; clk        ; 5.118 ; 5.118 ; Rise       ; clk             ;
;  DisplayD1[2]  ; clk        ; 5.116 ; 5.116 ; Rise       ; clk             ;
;  DisplayD1[3]  ; clk        ; 5.026 ; 5.026 ; Rise       ; clk             ;
;  DisplayD1[4]  ; clk        ; 5.002 ; 5.002 ; Rise       ; clk             ;
;  DisplayD1[5]  ; clk        ; 5.001 ; 5.001 ; Rise       ; clk             ;
;  DisplayD1[6]  ; clk        ; 4.930 ; 4.930 ; Rise       ; clk             ;
; DisplayD2[*]   ; clk        ; 5.071 ; 5.071 ; Rise       ; clk             ;
;  DisplayD2[0]  ; clk        ; 5.078 ; 5.078 ; Rise       ; clk             ;
;  DisplayD2[1]  ; clk        ; 5.092 ; 5.092 ; Rise       ; clk             ;
;  DisplayD2[2]  ; clk        ; 5.098 ; 5.098 ; Rise       ; clk             ;
;  DisplayD2[3]  ; clk        ; 5.071 ; 5.071 ; Rise       ; clk             ;
;  DisplayD2[4]  ; clk        ; 5.082 ; 5.082 ; Rise       ; clk             ;
;  DisplayD2[5]  ; clk        ; 5.077 ; 5.077 ; Rise       ; clk             ;
;  DisplayD2[6]  ; clk        ; 5.072 ; 5.072 ; Rise       ; clk             ;
; TurndspOn      ; clk        ; 4.821 ; 4.821 ; Rise       ; clk             ;
; ac[*]          ; clk        ; 3.991 ; 3.991 ; Rise       ; clk             ;
;  ac[0]         ; clk        ; 4.078 ; 4.078 ; Rise       ; clk             ;
;  ac[1]         ; clk        ; 4.135 ; 4.135 ; Rise       ; clk             ;
;  ac[2]         ; clk        ; 4.413 ; 4.413 ; Rise       ; clk             ;
;  ac[3]         ; clk        ; 4.646 ; 4.646 ; Rise       ; clk             ;
;  ac[4]         ; clk        ; 4.135 ; 4.135 ; Rise       ; clk             ;
;  ac[5]         ; clk        ; 3.991 ; 3.991 ; Rise       ; clk             ;
;  ac[6]         ; clk        ; 4.112 ; 4.112 ; Rise       ; clk             ;
;  ac[7]         ; clk        ; 4.106 ; 4.106 ; Rise       ; clk             ;
; code[*]        ; clk        ; 3.933 ; 3.933 ; Rise       ; clk             ;
;  code[0]       ; clk        ; 4.075 ; 4.075 ; Rise       ; clk             ;
;  code[1]       ; clk        ; 3.933 ; 3.933 ; Rise       ; clk             ;
;  code[2]       ; clk        ; 4.059 ; 4.059 ; Rise       ; clk             ;
;  code[3]       ; clk        ; 4.026 ; 4.026 ; Rise       ; clk             ;
; dado[*]        ; clk        ; 5.229 ; 5.229 ; Rise       ; clk             ;
;  dado[0]       ; clk        ; 5.750 ; 5.750 ; Rise       ; clk             ;
;  dado[1]       ; clk        ; 5.870 ; 5.870 ; Rise       ; clk             ;
;  dado[2]       ; clk        ; 5.772 ; 5.772 ; Rise       ; clk             ;
;  dado[3]       ; clk        ; 5.616 ; 5.616 ; Rise       ; clk             ;
;  dado[4]       ; clk        ; 5.229 ; 5.229 ; Rise       ; clk             ;
;  dado[5]       ; clk        ; 5.819 ; 5.819 ; Rise       ; clk             ;
;  dado[6]       ; clk        ; 6.154 ; 6.154 ; Rise       ; clk             ;
;  dado[7]       ; clk        ; 5.556 ; 5.556 ; Rise       ; clk             ;
; endereco[*]    ; clk        ; 3.768 ; 3.768 ; Rise       ; clk             ;
;  endereco[0]   ; clk        ; 3.973 ; 3.973 ; Rise       ; clk             ;
;  endereco[1]   ; clk        ; 4.044 ; 4.044 ; Rise       ; clk             ;
;  endereco[2]   ; clk        ; 3.999 ; 3.999 ; Rise       ; clk             ;
;  endereco[3]   ; clk        ; 4.132 ; 4.132 ; Rise       ; clk             ;
;  endereco[4]   ; clk        ; 3.778 ; 3.778 ; Rise       ; clk             ;
;  endereco[5]   ; clk        ; 3.898 ; 3.898 ; Rise       ; clk             ;
;  endereco[6]   ; clk        ; 3.768 ; 3.768 ; Rise       ; clk             ;
;  endereco[7]   ; clk        ; 3.779 ; 3.779 ; Rise       ; clk             ;
; loadAc         ; clk        ; 4.385 ; 4.385 ; Rise       ; clk             ;
; loadnz         ; clk        ; 4.470 ; 4.470 ; Rise       ; clk             ;
; loadpc         ; clk        ; 4.361 ; 4.361 ; Rise       ; clk             ;
; loadrdm        ; clk        ; 4.146 ; 4.146 ; Rise       ; clk             ;
; loadrem        ; clk        ; 4.266 ; 4.266 ; Rise       ; clk             ;
; loadri         ; clk        ; 4.149 ; 4.149 ; Rise       ; clk             ;
; read           ; clk        ; 4.227 ; 4.227 ; Rise       ; clk             ;
; selrdm[*]      ; clk        ; 4.064 ; 4.064 ; Rise       ; clk             ;
;  selrdm[0]     ; clk        ; 4.064 ; 4.064 ; Rise       ; clk             ;
;  selrdm[1]     ; clk        ; 4.121 ; 4.121 ; Rise       ; clk             ;
; selrem         ; clk        ; 4.156 ; 4.156 ; Rise       ; clk             ;
; selual[*]      ; clk        ; 4.122 ; 4.122 ; Rise       ; clk             ;
;  selual[0]     ; clk        ; 4.217 ; 4.217 ; Rise       ; clk             ;
;  selual[1]     ; clk        ; 4.122 ; 4.122 ; Rise       ; clk             ;
;  selual[2]     ; clk        ; 4.259 ; 4.259 ; Rise       ; clk             ;
; sumpc          ; clk        ; 3.943 ; 3.943 ; Rise       ; clk             ;
; write          ; clk        ; 4.398 ; 4.398 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------+
; Progagation Delay                                              ;
+------------+---------------+--------+--------+--------+--------+
; Input Port ; Output Port   ; RR     ; RF     ; FR     ; FF     ;
+------------+---------------+--------+--------+--------+--------+
; reset      ; DisplayAC1[0] ; 6.151  ;        ;        ; 6.151  ;
; reset      ; DisplayAC1[1] ; 6.121  ;        ;        ; 6.121  ;
; reset      ; DisplayAC1[2] ; 6.207  ;        ;        ; 6.207  ;
; reset      ; DisplayAC1[3] ; 6.188  ;        ;        ; 6.188  ;
; reset      ; DisplayAC1[4] ; 6.181  ;        ;        ; 6.181  ;
; reset      ; DisplayAC1[5] ; 6.220  ;        ;        ; 6.220  ;
; reset      ; DisplayAC1[6] ;        ; 6.141  ; 6.141  ;        ;
; reset      ; DisplayAC2[0] ; 8.148  ;        ;        ; 8.148  ;
; reset      ; DisplayAC2[1] ; 8.272  ;        ;        ; 8.272  ;
; reset      ; DisplayAC2[2] ; 8.209  ;        ;        ; 8.209  ;
; reset      ; DisplayAC2[3] ; 8.212  ;        ;        ; 8.212  ;
; reset      ; DisplayAC2[4] ; 5.840  ;        ;        ; 5.840  ;
; reset      ; DisplayAC2[5] ; 7.628  ;        ;        ; 7.628  ;
; reset      ; DisplayAC2[6] ;        ; 7.860  ; 7.860  ;        ;
; reset      ; DisplayAdd[0] ; 8.743  ;        ;        ; 8.743  ;
; reset      ; DisplayAdd[1] ; 7.296  ;        ;        ; 7.296  ;
; reset      ; DisplayAdd[2] ; 9.409  ;        ;        ; 9.409  ;
; reset      ; DisplayAdd[3] ; 9.005  ;        ;        ; 9.005  ;
; reset      ; DisplayAdd[4] ; 7.822  ;        ;        ; 7.822  ;
; reset      ; DisplayAdd[5] ; 8.434  ;        ;        ; 8.434  ;
; reset      ; DisplayAdd[6] ;        ; 7.861  ; 7.861  ;        ;
; reset      ; DisplayD1[0]  ; 12.928 ; 12.928 ; 12.928 ; 12.928 ;
; reset      ; DisplayD1[1]  ; 13.060 ; 13.206 ; 13.206 ; 13.060 ;
; reset      ; DisplayD1[2]  ; 13.032 ; 13.032 ; 13.032 ; 13.032 ;
; reset      ; DisplayD1[3]  ; 12.956 ; 12.956 ; 12.956 ; 12.956 ;
; reset      ; DisplayD1[4]  ; 12.758 ; 12.758 ; 12.758 ; 12.758 ;
; reset      ; DisplayD1[5]  ; 12.757 ; 12.757 ; 12.757 ; 12.757 ;
; reset      ; DisplayD1[6]  ; 13.380 ; 13.380 ; 13.380 ; 13.380 ;
; reset      ; DisplayD2[0]  ; 13.610 ; 13.610 ; 13.610 ; 13.610 ;
; reset      ; DisplayD2[1]  ; 13.415 ; 13.415 ; 13.415 ; 13.415 ;
; reset      ; DisplayD2[2]  ; 13.432 ; 13.432 ; 13.432 ; 13.432 ;
; reset      ; DisplayD2[3]  ; 13.374 ; 13.374 ; 13.374 ; 13.374 ;
; reset      ; DisplayD2[4]  ; 13.803 ; 13.361 ; 13.361 ; 13.803 ;
; reset      ; DisplayD2[5]  ; 13.407 ; 13.407 ; 13.407 ; 13.407 ;
; reset      ; DisplayD2[6]  ; 13.571 ; 13.571 ; 13.571 ; 13.571 ;
; reset      ; TurndspOn     ;        ; 6.828  ; 6.828  ;        ;
; reset      ; dado[0]       ;        ; 11.386 ; 11.386 ;        ;
; reset      ; dado[1]       ;        ; 11.622 ; 11.622 ;        ;
; reset      ; dado[2]       ;        ; 11.540 ; 11.540 ;        ;
; reset      ; dado[3]       ;        ; 11.250 ; 11.250 ;        ;
; reset      ; dado[4]       ;        ; 10.512 ; 10.512 ;        ;
; reset      ; dado[5]       ;        ; 11.792 ; 11.792 ;        ;
; reset      ; dado[6]       ;        ; 12.320 ; 12.320 ;        ;
; reset      ; dado[7]       ;        ; 11.450 ; 11.450 ;        ;
; reset      ; loadAc        ;        ; 7.539  ; 7.539  ;        ;
; reset      ; loadnz        ;        ; 7.377  ; 7.377  ;        ;
; reset      ; loadpc        ;        ; 7.257  ; 7.257  ;        ;
; reset      ; loadrdm       ;        ; 7.460  ; 7.460  ;        ;
; reset      ; loadrem       ;        ; 7.716  ; 7.716  ;        ;
; reset      ; loadri        ;        ; 7.356  ; 7.356  ;        ;
; reset      ; read          ;        ; 7.818  ; 7.818  ;        ;
; reset      ; selrdm[0]     ;        ; 7.356  ; 7.356  ;        ;
; reset      ; selrdm[1]     ;        ; 7.471  ; 7.471  ;        ;
; reset      ; selrem        ;        ; 7.811  ; 7.811  ;        ;
; reset      ; selual[0]     ;        ; 7.568  ; 7.568  ;        ;
; reset      ; selual[1]     ;        ; 7.328  ; 7.328  ;        ;
; reset      ; selual[2]     ;        ; 7.264  ; 7.264  ;        ;
; reset      ; sumpc         ;        ; 7.346  ; 7.346  ;        ;
; reset      ; write         ;        ; 6.910  ; 6.910  ;        ;
+------------+---------------+--------+--------+--------+--------+


+------------------------------------------------------------+
; Minimum Progagation Delay                                  ;
+------------+---------------+-------+-------+-------+-------+
; Input Port ; Output Port   ; RR    ; RF    ; FR    ; FF    ;
+------------+---------------+-------+-------+-------+-------+
; reset      ; DisplayAC1[0] ; 3.160 ;       ;       ; 3.160 ;
; reset      ; DisplayAC1[1] ; 3.130 ;       ;       ; 3.130 ;
; reset      ; DisplayAC1[2] ; 3.194 ;       ;       ; 3.194 ;
; reset      ; DisplayAC1[3] ; 3.188 ;       ;       ; 3.188 ;
; reset      ; DisplayAC1[4] ; 3.172 ;       ;       ; 3.172 ;
; reset      ; DisplayAC1[5] ; 3.178 ;       ;       ; 3.178 ;
; reset      ; DisplayAC1[6] ;       ; 3.173 ; 3.173 ;       ;
; reset      ; DisplayAC2[0] ; 4.118 ;       ;       ; 4.118 ;
; reset      ; DisplayAC2[1] ; 4.190 ;       ;       ; 4.190 ;
; reset      ; DisplayAC2[2] ; 4.160 ;       ;       ; 4.160 ;
; reset      ; DisplayAC2[3] ; 4.166 ;       ;       ; 4.166 ;
; reset      ; DisplayAC2[4] ; 3.016 ;       ;       ; 3.016 ;
; reset      ; DisplayAC2[5] ; 3.914 ;       ;       ; 3.914 ;
; reset      ; DisplayAC2[6] ;       ; 4.026 ; 4.026 ;       ;
; reset      ; DisplayAdd[0] ; 4.440 ;       ;       ; 4.440 ;
; reset      ; DisplayAdd[1] ; 3.744 ;       ;       ; 3.744 ;
; reset      ; DisplayAdd[2] ; 4.806 ;       ;       ; 4.806 ;
; reset      ; DisplayAdd[3] ; 4.672 ;       ;       ; 4.672 ;
; reset      ; DisplayAdd[4] ; 4.043 ;       ;       ; 4.043 ;
; reset      ; DisplayAdd[5] ; 4.267 ;       ;       ; 4.267 ;
; reset      ; DisplayAdd[6] ;       ; 4.048 ; 4.048 ;       ;
; reset      ; DisplayD1[0]  ; 3.572 ; 5.928 ; 5.928 ; 3.572 ;
; reset      ; DisplayD1[1]  ; 3.587 ; 6.026 ; 6.026 ; 3.587 ;
; reset      ; DisplayD1[2]  ; 3.592 ; 6.329 ; 6.329 ; 3.592 ;
; reset      ; DisplayD1[3]  ; 3.498 ; 5.939 ; 5.939 ; 3.498 ;
; reset      ; DisplayD1[4]  ; 3.475 ; 5.833 ; 5.833 ; 3.475 ;
; reset      ; DisplayD1[5]  ; 3.476 ; 5.842 ; 5.842 ; 3.476 ;
; reset      ; DisplayD1[6]  ; 6.118 ; 3.662 ; 3.662 ; 6.118 ;
; reset      ; DisplayD2[0]  ; 3.813 ; 6.309 ; 6.309 ; 3.813 ;
; reset      ; DisplayD2[1]  ; 3.903 ; 6.240 ; 6.240 ; 3.903 ;
; reset      ; DisplayD2[2]  ; 3.910 ; 6.324 ; 6.324 ; 3.910 ;
; reset      ; DisplayD2[3]  ; 3.884 ; 6.218 ; 6.218 ; 3.884 ;
; reset      ; DisplayD2[4]  ; 3.821 ; 6.396 ; 6.396 ; 3.821 ;
; reset      ; DisplayD2[5]  ; 3.898 ; 6.231 ; 6.231 ; 3.898 ;
; reset      ; DisplayD2[6]  ; 6.305 ; 3.814 ; 3.814 ; 6.305 ;
; reset      ; TurndspOn     ;       ; 3.561 ; 3.561 ;       ;
; reset      ; dado[0]       ;       ; 5.762 ; 5.762 ;       ;
; reset      ; dado[1]       ;       ; 5.898 ; 5.898 ;       ;
; reset      ; dado[2]       ;       ; 5.803 ; 5.803 ;       ;
; reset      ; dado[3]       ;       ; 5.660 ; 5.660 ;       ;
; reset      ; dado[4]       ;       ; 5.370 ; 5.370 ;       ;
; reset      ; dado[5]       ;       ; 5.977 ; 5.977 ;       ;
; reset      ; dado[6]       ;       ; 6.271 ; 6.271 ;       ;
; reset      ; dado[7]       ;       ; 5.780 ; 5.780 ;       ;
; reset      ; loadAc        ;       ; 3.908 ; 3.908 ;       ;
; reset      ; loadnz        ;       ; 3.864 ; 3.864 ;       ;
; reset      ; loadpc        ;       ; 3.795 ; 3.795 ;       ;
; reset      ; loadrdm       ;       ; 3.858 ; 3.858 ;       ;
; reset      ; loadrem       ;       ; 3.986 ; 3.986 ;       ;
; reset      ; loadri        ;       ; 3.841 ; 3.841 ;       ;
; reset      ; read          ;       ; 4.054 ; 4.054 ;       ;
; reset      ; selrdm[0]     ;       ; 3.823 ; 3.823 ;       ;
; reset      ; selrdm[1]     ;       ; 3.870 ; 3.870 ;       ;
; reset      ; selrem        ;       ; 4.059 ; 4.059 ;       ;
; reset      ; selual[0]     ;       ; 3.917 ; 3.917 ;       ;
; reset      ; selual[1]     ;       ; 3.816 ; 3.816 ;       ;
; reset      ; selual[2]     ;       ; 3.782 ; 3.782 ;       ;
; reset      ; sumpc         ;       ; 3.845 ; 3.845 ;       ;
; reset      ; write         ;       ; 3.614 ; 3.614 ;       ;
+------------+---------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 3190     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 3190     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 12    ; 12   ;
; Unconstrained Input Port Paths  ; 283   ; 283  ;
; Unconstrained Output Ports      ; 79    ; 79   ;
; Unconstrained Output Port Paths ; 1774  ; 1774 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Jun 18 09:57:39 2019
Info: Command: quartus_sta NEANDER -c NEANDER
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'NEANDER.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.621
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.621      -448.654 clk 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -201.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.052
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.052      -112.267 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -201.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4578 megabytes
    Info: Processing ended: Tue Jun 18 09:57:41 2019
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


