# **第一章**

## 计算机设计目标：

性能 性价比 性能功耗比![image-20240109233832158](C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109233832158.png)

![image-20240109233919690](C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109233919690.png)



## 计算分类：

SISD（单指令单数据流）

SIMD（单指令多数据流）：向量机 多媒体拓展处理  GPU；

MIMD（多指令多数据流）紧耦合 松散耦合；

MISD（多指令单数据流）无商业产品<img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109141340003.png" alt="image-20240109141340003" style="zoom: 50%;" />



## 晶体管动态功耗，含义

<img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109141547206.png" alt="image-20240109141547206" style="zoom:50%;" /><img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109141604585.png" alt="image-20240109141604585" style="zoom:50%;" /><img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109141623963.png" alt="image-20240109141623963" style="zoom:50%;" />

能耗与**容性负载*电压平方 正相关**

单个晶体管还与开关评率有关；

提升能耗：<img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109141658059.png" alt="image-20240109141658059" style="zoom:50%;" />

提升的方法：

1，以逸待劳：关闭空闲模块 

2，调整低电压和时钟频率 

3，典型情况特殊设备处理

 4，超频 Turbo模式 与执行单线程代码

## （含计算）系统可靠性：MTBF MTTF MTTR计算<img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109141810658.png" alt="image-20240109141810658" style="zoom:50%;" />

MTTF平均无故障时间（meantime to failure）

MTTR故障平均修复时间（Meantime to repair）

MTBF平均故障间隔时间（Meantime between failure）=MTTF+MTTR

TF的倒数是故障率 系统故障率是各个组件故障率之和 <img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109142049006.png" alt="image-20240109142049006" style="zoom:50%;" /><img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109142103035.png" alt="image-20240109142103035" style="zoom:50%;" />



## 计算机设计遵循基本原则：

局部性原理，利用并行性，聚焦一般状况

### 并行性： 多，吞吐 ，数据并行 ，性能

1，多处理器多硬盘，流水线，**多个部件**；

2，对于服务器，**将请求分配到不同的处理器和硬盘** 提升服务器吞吐率 

3将数据分布存储到不同硬盘 以便并行读写数据 实现**数据的层次并行性** 

4，单个指令的**挖掘指令并行性**对高性能极为重要

<img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109142134203.png" alt="image-20240109142134203" style="zoom:50%;" />

### 局部性原理： 最近指令 ，小部分代码，时间局部性，空间局部性，预测准确率

1程序趋于充分使用最近的指令和数据

2程序会花大量时间在小部分代码上 

3有很高的预测准确率 

4时间局部性：近期访问的不久会再次访问

5空间局部性：邻近的地址

<img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109142147584.png" alt="image-20240109142147584" style="zoom:50%;" />

### 聚焦一般情况：

考虑经常情况而不是特殊情况，

Amdahl定律，某些部件改进后整个系统加速比提升

<img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109142201678.png" alt="image-20240109142201678" style="zoom:50%;" />



## （含计算）等效CPI，Amdahl定律计算：

<img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109142221931.png" alt="image-20240109142221931" style="zoom:50%;" />

**加速比**=整个任务未升级执行时间/整个任务升级后执行时间

**新执行时间**=原执行时间*{（1-升级比例）+（升级比例/升级加速比）

**升级比例**是系统未升级前 *可升级部件所用时间占* 总执行时间的比例

**升级加速比：**是*可升级部件新旧执行时间的比值*

**总加速比**![image-20240110095230842](C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240110095230842.png)



<img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109142236658.png" alt="image-20240109142236658" style="zoom:50%;" />

<img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109142416725.png" alt="image-20240109142416725" style="zoom:50%;" />

CPU

一个程序花费的CPU时间=程序CPU的时钟周期数*周期时间

=CPU时钟周期数/时钟频率=指令条数*CPI*周期时间

CPI=执行一条指令需要的时钟周期

CPI=程序的时钟周期数*指令条数

<img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109142433524.png" alt="image-20240109142433524" style="zoom:50%;" />

<img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109142451689.png" alt="image-20240109142451689" style="zoom:50%;" />

<img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109142507366.png" alt="image-20240109142507366" style="zoom:50%;" /><img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109142524463.png" alt="image-20240109142524463" style="zoom:50%;" />









# **第二章**

## RISC主流指令集：

<img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109142639806.png" alt="image-20240109142639806" style="zoom:50%;" />

**只有**load（读入操作数） store（写入存储器）指令访问内存

**ALU指令：算术逻辑运算指令** add，subtract，and，or，xor

**Load/Store 读取/存放操作数指令**

**条件指令（branch），跳转指令（jump）**



ARM，RISC-v，MIPS loongArch

<img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109142915484.png" alt="image-20240109142915484" style="zoom:50%;" />



## 流水线性能指标：<img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109143022166.png" alt="image-20240109143022166" style="zoom:50%;" />

指令被其他指令占用资源（结构冒险），依赖前面的执行结果（数据冒险，控制冒险（条件待定导致））

解决数据冒险（停顿Stalling 旁路Bypass）

**吞吐率 加速比 效率**

## 分支延迟转移：

## 分支预测：<img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109143145020.png" alt="image-20240109143145020" style="zoom:50%;" />

分支预测：预测分支指令/条件指令的方向-转移是否成功

动态分支预测：根据程序的行为动态预测转移方向，方向动态变化。预测历史记录表，2bit位预测方法

<img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109143200957.png" alt="image-20240109143200957" style="zoom:50%;" />

静态分支预测：预测方向固定，根据早期运行情况![image-20240110112042975](C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240110112042975.png)



2bit分支预测方法：2个二进制位

动态 静态 转移方向

## 多周期5段RISC流水线分析<img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109143323824.png" alt="image-20240109143323824" style="zoom:50%;" />

不同的功能部件使用在指令执行过程的不同阶段，减少冲突；



# **第三章**

## 名称相关：<img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109145133109.png" alt="image-20240109145133109" style="zoom:50%;" /> 

反相关（指令顺序），输出相关（输出时的指令顺序）

## 结构冒险，控制相关：

![image-20240110110010433](C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240110110010433.png)

结构冒险：寄存器访问频繁，（增加多个访问端口（增加写回部件跟踪（写回阶段插入停顿周期

### 三种相关：数据相关，控制相关，名称相关

**数据相关：**数据相关的指令不能同时执行（数据相关表明：存在冒险的可能性，计算结果必须遵循的顺序，可以挖掘的指令并行性上限）![image-20240110110700538](C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240110110700538.png)

**名称相关：**用相同的寄存器名称和相同的内存地址却没有信息流动交换。

**控制相关：**某条指令与条件指令相关，是否会被执行取决于分支指令

数据冒险：指令间存在存名称相关或者数据相关，并且指令排的比较接近就会存在风险。RAW WAW WAR三种数据冒险。

<img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109145155959.png" alt="image-20240109145155959" style="zoom:50%;" />

<img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109145216283.png" alt="image-20240109145216283" style="zoom:50%;" />





## 数据冒险：

WAW 写后写风险

WAR读后写风险

 RAW写后读风险

## 相关预测：

gshare预测器<img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109145852038.png" alt="image-20240109145852038" style="zoom:50%;" />

**n-bit分支转移 记录最近M条分支指令转移方向**，**选中正确的预测器**，每个可选的预测器都是同一条分支指令的n-bit分支预测器，对应最近m条分支指令不同转移情况。

## 竞赛预测器：

<img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109145713893.png" alt="image-20240109145713893" style="zoom:50%;" />

竞赛预测器使用多个预测器，一个**基于全局信息，另一个基于局部信息，再用另一个选择器针对特定分支**

<img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109145604437.png" alt="image-20240109145604437" style="zoom:50%;" />

全局 局部 选择器

全局：**2m次的表格**使用最**近m条分支指令的转移情况**来检索

局部：一**个两级预测器**：第一级是**局部历史转移表**，用选中表项里的**二进制数检索局部历史表**。<img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109145632706.png" alt="image-20240109145632706" style="zoom:50%;" />



## Tomasulo算法指令动态调度分析例子

Tomasulo算法：**跟踪操作数**，**硬件方面引入寄存器重命名** **最小化WAR和WAW冒险**。:

step1发射：从**FIFO指令缓冲栈获取下一条指令**，保留栈**有空闲指令发射到保留栈中**。**操作数未获得，让指令停顿**。重命名寄存器，消除WAR WAW冒险

step2执行：操作数可用，将其保存至等待该数的保留栈中。**所有操作数就位，执行指令**。防止存储器冒险，Load和store指令维持原来程序。**指令不开始执行，知道前面所有分支指令都完成**

step3写回：通过**公共数据通道CDB将结果写到**保留栈和寄存器堆，Store指令一直保存到store缓冲栈

<img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109150031054.png" alt="image-20240109150031054" style="zoom:50%;" />

例子详见第三章ppt<img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109150141588.png" alt="image-20240109150141588" style="zoom:50%;" />

方法总结：

保留栈：

1分布式检测RAW 冒险 

2寄存器重命名解决WAW冒险 

3数据缓存在保留栈解决WAR冒险 

4通过CDB进行标签匹配

CDB公共数据通道：同时有多个写回时，需要多条CDB ，**硬件开销比较昂贵。**

LoadStore读写数缓冲栈：比较读写的内存地址，如果地址相同需要避免冒险。

## 带ROB的Tomasulo动态调度分析例子<img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109150245554.png" alt="image-20240109150245554" style="zoom:50%;" />



## 寄存器重命名 

WAW WAR

寄存器重命名通过**保留栈**实现：若干条重叠执行指令的目的寄存器相同，**只有最后的输出值会更新寄存器堆。**

保留栈：**也可以保存（指令+操作数）**

<img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109145947471.png" alt="image-20240109145947471" style="zoom:50%;" />

<img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109145959435.png" alt="image-20240109145959435" style="zoom:50%;" />



## 处理器微结构：

顺序发射 顺序提交 乱序执行

## 循环展开局限性：



<img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109150344273.png" alt="image-20240109150344273" style="zoom:50%;" />

1，随着循环展开的次数增加，平均每个迭代步的循环开销减少量，变得越来越少 

2，循环展开会增加代码的长度，增加指令条数cache不命中率增加

 3，寄存器压力：循环展开会增加寄存器的需求数量

## 多发射过程：

为了是CPI小于1：需要在一个时钟周期里发射多条指令，完成多条指令。

**分配保留栈**的同时**：限定能在一个指令束里一起发射的每一类指令的指令条数。**

<img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109150305861.png" alt="image-20240109150305861" style="zoom:50%;" />



# **第四章**

## （四个问题）存储器层次结构：![image-20240110155554017](C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240110155554017.png)

从顶向下：**CPU** -> **CPU CACHE** -> **PHYSICAL MEMORY** -> **SOLID STATE MEMORY ** -> **VIRTUAL MEMORY** 

总峰值带宽随CPU核心增加而增加

命中：要访问的数据在上层存储器找到

1命中率：**要访问数据在上层存储器找到的比率**

2命中时间：进入上层存储器的时间 **包含进入时间+判定时间**

命中时间远小于不命中时间开销

<img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109150515031.png" alt="image-20240109150515031" style="zoom:50%;" />

不命中原因：首次访问某个数据块，由于cache容量有限，将某个数据块丢弃后又要访问数据块，不同数据块也可以映射到同一个cache位置，映射冲突也会不命中

<img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109150534950.png" alt="image-20240109150534950" style="zoom:50%;" />

**平均命中时间**=命中时间+不命中率*不命中开销

### 1.数据块放到存储器上哪一个位置

**数据块映射**：将数据块block12放到有8个块的cache：全相联，直接相联，组相联<img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109150801507.png" alt="image-20240109150801507" style="zoom:50%;" />

### 2.如何在上层存储器中找到数据块

数据查找：直接相联或者组相联Cache中的地址组成。（标志+索引+块内偏移）

标志tag：通过比较标志字段，检查组内是否有匹配块（是否命中）

索引index：用来选择组别（全相联没有这项）

块偏移：块内偏移地址，确定需要访问数据在cache块中的位置<img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109150819095.png" alt="image-20240109150819095" style="zoom:50%;" /><img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109151428538.png" alt="image-20240109151428538" style="zoom:50%;" />



### 3.当发生数据不命中，替换哪一个数据块

对于**直接相联，利用模运算直接映射**

对于组相联和全相联：

随机算法：随机选择一块被替换

LRU：近期最久没用的块替换

FIFO：先进的先被替换

<img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109150843040.png" alt="image-20240109150843040" style="zoom:50%;" />

不同cache块的大小，在各种算法下的性能也不一样。

相同cache大小：相联度增加不命中次数下降；对于大尺寸Cache，LRU与随机算法性能差不多。但是对于小尺寸Cache，LRU性能优于其他两种算法。FIFO优于随机算法

### **4.如何处理数据更新：**

更新策略：写直达法 更新Cacha数据时，同步更新内存数据；

写回法：当cache块别替换式更新相应的数据<img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109150902779.png" alt="image-20240109150902779" style="zoom:50%;" />

比较：

如果数据改变多次，写直达就会多次写内存 写回法不会；

写直达与内存通信量大，写回法与内存通信量小，适合嵌入式。

写直达法更便宜实现多级cache 保持数据一致性。

写直达法容易实现

可以利用写缓冲器优化写直达



存储墙

## Cache高级优化方法：

<img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109150943498.png" alt="image-20240109150943498" style="zoom:50%;" />

### 高级优化方法：

1.命中时间小容量L1 cache 组内块路预测

 2.增加cache带宽：流水线结构cache 多缓存组cache 无阻塞cache

 3.减少不命中时间开销：关键字优先：合并写缓冲器

 4.减少不命中率：编译器优化 

5.利用并行性减少不命中时间开销和不命中率：编译器预取

### 提高Cache带宽：分组结构，无阻塞 流水线结构

**无阻塞cache提高带宽：**当cache不命中发生时，不停顿，无阻塞允许正当发生不命中时继续提供cache命中进行 后续命中

L2级cache需要支持无阻塞

多组结构：**将cache组织分成多个独立的，支持同时访问的缓存组**

<img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109151248611.png" alt="image-20240109151248611" style="zoom:50%;" />

<img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109151257077.png" alt="image-20240109151257077" style="zoom:50%;" /><img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109151309402.png" alt="image-20240109151309402" style="zoom:50%;" />

<img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109151320040.png" alt="image-20240109151320040" style="zoom:50%;" />



## Cache映射：

直接相联 组相联 全相联 （见前面

## Cache替换方法：

FIFO LRU 随机（见前面

## Cache更新方法比较

写回法 写直达法（见前面



# **第五章**



## 挖掘数据级并行的三种结构：

GPU向量机 

SIMD多媒体扩展



## GPU的调度器：

线程调度器，线程块调度器

线程：一个SIMD指令序列 线程组成线程块block 线程块组成网格grid<img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109153533728.png" alt="image-20240109153533728" style="zoom:50%;" /><img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109153550641.png" alt="image-20240109153550641" style="zoom:50%;" /><img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109153602762.png" alt="image-20240109153602762" style="zoom:50%;" />



## SIMD多媒体扩展：

SSE MMX AVX

## SIMD多媒体扩展与向量机不同

### 与向量指令相比,多媒体扩展：

1将操作码中操作数固定，导致在X86结构的多媒体扩展及MMX，SSE和AVX中**增加了几百条指令**

2**没有复杂的寻址方式**（步幅访问，集中分散访问）

3**没有掩模寄存器用于条件执行向量元素**

<img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109153134688.png" alt="image-20240109153134688" style="zoom:50%;" /><img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109153205087.png" alt="image-20240109153205087" style="zoom:50%;" /><img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109153724102.png" alt="image-20240109153724102" style="zoom:50%;" />

### SIMD的优势：

1很容易实现，只要对标准ALU**增加些许开销**

2只需要**少许额外状态**-易于上下文转换context Switch

3只需要**增加少许的额外带**宽

4**没有虚拟存储器的页面错误，跨页访问等问题**

5**易于引入新的指令**，支持新的多媒体数据标准

### 屋脊线Roofline性能模型

运算吞吐量随算数密度变化的曲线，将浮点性能 存储器性能 算术强度关系反映到2d图形中 

是一种比较各种SIMD体系结构性能的**直观可视化方法**。

<img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109153227628.png" alt="image-20240109153227628" style="zoom:50%;" /><img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109153244361.png" alt="image-20240109153244361" style="zoom:50%;" /><img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109153258037.png" alt="image-20240109153258037" style="zoom:50%;" />



## 向量机：

<img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240110160355066.png" alt="image-20240110160355066" style="zoom:50%;" />

基本思想：将数据元素几何读入向量寄存器；

操作基于向量寄存器；

将操作结果分散写回寄存器；



向量寄存器收到编译器控制：**用于隐藏存储器延迟**，**以杠杆作用方式扩大存储器带宽**。

<img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109153811868.png" alt="image-20240109153811868" style="zoom:50%;" />

向量机结构：**通道**，**向量长度寄存器**，**向量掩码寄存器**，**存储器组块**，**步幅stride**，**集中-分散**，向量体系结构编程。

集中-分散操作

集中操作LVI：**使用索引向量，取到稀疏矩阵中分非零元素**

分散操作SVI：**当以紧凑形式完成操作处理后，稀疏向量可以采用相同的索引向量，扩展会原来的分散模式**

<img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109153801213.png" alt="image-20240109153801213" style="zoom:50%;" />





# **第六章**

## 消息传递系统，共享存储器系统

并行结构分为消息传递系统和共享存储系统

消息传递系统：每个处理器有自己的私有存储器，处理器通过显示消息通信

共享存储系统：多个处理器共享一个存储器，通信通过共享存储器实现。![image-20240110202247301](C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240110202247301.png)

## LLC

UCA结构：集中式共享LLC，cache访问延迟一样 扩展性差 适和核数较少的情况

NUCA结构：分布式共享LLC 访问延迟不一样，需要高效替换算法，扩展性强，适和核数较多

<img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109153927094.png" alt="image-20240109153927094" style="zoom:50%;" />



## cache一致性<img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109154052775.png" alt="image-20240109154052775" style="zoom:50%;" />

在共享存储器系统中，维持数据在存储器和多个处理器或多个核的私有cache中的数据副本一致。

## 监听协议和目录协议，适用场景，优劣<img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109154124069.png" alt="image-20240109154124069" style="zoom:50%;" />

**监听协议**：总线控制权获得的顺序性保证多个处理器对同一数据写操作的串行化，所有一致性协议都需要保证对统一cache写操作的串行化。

共享位1表示有多个副本 0表示被独占![image-20240110204949474](C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240110204949474.png)

场景举例：写作废协议 MSI（I无效 S共享 M修改）

**目录协议：**依托目录表项，避免广播操作。存储器和目录表分布到各个节点。每个节点目录表只记录该节点的存储器的信息

场景举例：cache块的状态转移 和 目录表中存储块的状态转移

## 互连网络

多核处理器通过互连网络将处理器等链接起来

**总线 交叉开关 环 网格**

<img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109154024178.png" alt="image-20240109154024178" style="zoom:50%;" /><img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109154032351.png" alt="image-20240109154032351" style="zoom:50%;" /><img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109154041940.png" alt="image-20240109154041940" style="zoom:50%;" />

## 硬件多线程:

允许多个线程以重叠执行方式共享单个处理器的功能部件以提高资源利用效率。

MIMD依赖多个进程和线程让处理器处于忙碌

支持多线程需要：复制每个线程的状态，支持线程快速切换

<img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109153947532.png" alt="image-20240109153947532" style="zoom:50%;" />



## 粗粒度多线程

1只有遇到长停顿，比如最后一集cache不命中才切换进程

2减少进程切换频率，加快单个进程执行简化硬件

3不能隐藏短停顿 比如数据相关

4流水线清空装入开销大

<img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109154007689.png" alt="image-20240109154007689" style="zoom:50%;" />



## 细粒度多线程

1每个时钟周期切换一次进程，多线程指令交替执行

2如果某个进程出现停顿，更换另一个进程

3可以隐藏流水香执行中长短停顿，但是会推迟单个进程执行

<img src="C:\Users\74140\AppData\Roaming\Typora\typora-user-images\image-20240109154000973.png" alt="image-20240109154000973" style="zoom:50%;" />











