module addr12_gen
(
    input           clk     ,
    input           s_clk   ,
    input           rst     ,
    input   [19:0]  f_set   ,

    output  [11:0]  addr      
);


endmodule