//*******************************FILE HEAD**************************************
//*********************《Verilog HDL 设计与实战》配套源代码*********************
// FILE NAME       : coder10to4.v
// FUNCTION        : 10位开关到4位数据的编码器
// AUTHOR          : 
// DATE & REVISION : 
// COMPANY         : 《Verilog HDL 设计与实战》――――北京航天航空大学出版社
// UPDATE          :
//******************************************************************************
`timescale 1ns/1ns

module coder10to4
    (
        input [9: 0]i_data, //定义10位的数据输入        
        
        output [3 : 0] o_code //定义4位的编码输出
    );
    
    //定义输出信号o_code的缓存
    reg [3 :0] r_code;
    
    assign o_code = r_code; //通过assign连续赋值语句更新编码输出
    
       
   
    always @(*) //使用always进程的行为方式描述比较方便
    begin
   	    case(i_data)
   	        10'b0000000001: r_code = 4'b0001; //组合电路使用阻塞赋值语句
   	        10'b0000000010: r_code = 4'b0010;
   	        10'b0000000100: r_code = 4'b0011;
   	        10'b0000001000: r_code = 4'b0100;
   	        10'b0000010000: r_code = 4'b0101;
   	        10'b0000100000: r_code = 4'b0110;
   	        10'b0001000000: r_code = 4'b0111;
   	        10'b0010000000: r_code = 4'b1000;
   	        10'b0100000000: r_code = 4'b1001;
   	        10'b1000000000: r_code = 4'b1001;
   	        default: r_code = 4'b0000; //不要忘了默认分支的赋值，避免产生锁在器
   	    endcase
	end
    
endmodule

// END OF coder10to4.v FILE ***************************************************



