# SeÃ±ales

Vamos a analizar tambien que pasa con cada una de las salidas, si
observo lo que veia en una tabla de verdad en funcion del tiempo.

El analisis puede ser realizado para valores aleatorios

# Flip Flop S-R Sincronico

## Diagrama logico no interno

```
    _________
   |         |
R--|        Q|--
---|>CLK     |
S--|       ~Q|--
   |_________|


Aclaracion:

 ---|> Flanco ascendente

 --o|> Flanco descendente
```

Ejemplo:

```
CLK |
    |___---___---
R   |   |     |
    |___-----____
S   |   |     |
    |____--------
Q   |   |     |
Q0=0|_________---
```

# Flip Flop D (delay)

El Latch D se diferencia del Latch S-R en que solo tiene una
entrada, ademas de la habilitacion (Enable). Esta entrada
recibe el nombre de entrada de datos.

```
Qn | D | Qn+1
 0 | 0 | 0
 0 | 1 | 1
 1 | 0 | 0
 1 | 1 | 1
```

## Tabla de verdad abreviada:

```
H | D | Qn+1
1 | 0 | 0
1 | 1 | 1
0 | X | Qn
```

## Ecuacion caracteristica

```
Qn+1 = H.D + ~H.Qn
```

# Flip Flop D (Sincronico)

El Flip Flop D disparado por flanco positivo se puede formar
con un Flip Flop S-R y un inversor.
