# 过程化考核2

根据附件中要求画出CMOS三输入或非门的版图

附件：画出 $f = \overline{A + B + C}$ 的CMOS逻辑电路，并在下图的版图中实现该电路，标出输入输出。

![过程化考核3_版图](../assets/gchExam_3_版图.png)

> 解答

[三输入与非门版图设计](https://www.bilibili.com/video/BV1qD4y1V7Bx/)

![ANS](../assets/gchExam_2_ans.jpg)
