module lab1(input clk);
endmodule