II 
 
中文摘要 
 
隨著生活品質提高，各種電子資訊技術發達，各種電子產品出現讓我們的生活更加方
便，像是可以隨時隨地接收到最新資訊的PDA，捷運站方便簡單的購票系統，7-11門市提
供各種福利的ibon，不管去到哪邊，都會有相關服務系統介面為我們解決需求。為了可以
適應各種的年齡層，不管大人小孩都可以簡單的操作這些電子產品，其系統介面都是使用
圖形化使用者介面 (Graphical User Interface)的設計，利用簡單的圖示或說明來讓使用者明
白其功用，並能夠依照其指示來使用介面上的功能。 
 
而SoC (System-on-Chip)近來發展蓬勃，其相關技術如軟硬體協同設定、SoC 
(System-on-Chip)驗證技術、低功率消耗、IP的可重用性、與嵌入式軟體移植與開發也逐漸
興起，使他原有的面積小、速度快、耗電低等等優點更加進步。 
 
傳統的scan-based電路設計花費了很多的測試時間在測試向量的輸入上，所以測試成本
提高了很多。在這計劃中，利用了IEEE-1500標準測試電路來針對系統進行測試，並結合
BIST (Built-In Self-Testing)技術。在這樣的測試環境下，除了原本IEEE-1500標準測試電路
機制所具備的功能外更進一步的使用BIST (Built-In Self-Testing)來對待測電路進行測試，並
整合運用到3D繪圖系統晶片上。 
 
關鍵字：圖形化使用者介面  (Graphical User Interface)、可測試性設計 (Design For 
Testability)、內建自我測試 (Built-In Self-Testing)、IEEE 1500 標準、3D 繪圖系統
晶片 
 
 
 
 
 
 
 
IV 
 
目錄 
 
中文摘要.........................................................................................................................................II 
英文摘要....................................................................................................................................... III 
目錄............................................................................................................................................... IV 
圖目錄........................................................................................................................................... VI 
表目錄........................................................................................................................................... IX 
前言................................................................................................................................................. 1 
1.  研究目的................................................................................................................................... 2 
2.  研究方法................................................................................................................................... 3 
2.1.  IEEE 1500 測試架構 .................................................................................................... 3 
2.1.1.  IEEE-1500 測試界面........................................................................................... 3 
2.1.2.  IEEE 1500 測試界面指令暫存器(WIR) ............................................................ 6 
2.1.3.  旁路暫存器(Bypass Register) ............................................................................. 7 
2.1.4.  IEEE 1500 測試界面單元(Wrapper Cell)........................................................... 7 
2.1.5.  IEEE 1500 核心指令集 ....................................................................................... 9 
2.2.  IEEE 1500 腳位簡化 .................................................................................................. 13 
2.3.  測試存取埠控制器(TAP controller)與邊界掃描測試流程之控制 .......................... 15 
2.4.  轉換 IEEE-1500 的 Test Pattern................................................................................. 16 
2.4.1.  測試向量擴展(Test Pattern Expansion) ........................................................... 16 
2.4.2.  演算法................................................................................................................ 17 
2.4.3.  流程圖說明........................................................................................................ 18 
2.5.  BIST 架構介紹 ........................................................................................................... 18 
2.5.1.  內建自我測試.................................................................................................... 19 
2.5.2.  線性回饋移位暫存器........................................................................................ 20 
2.5.3.  MISR (Multiple Input Signature Register) ........................................................ 21 
2.6.  BIST 與邊界掃瞄電路結合 ....................................................................................... 23 
2.6.1.  輸入 Boundary Scan Cell 合併到 LFSR........................................................... 23 
2.6.2.  輸出 Boundary Scan Cell 合併到 MISR........................................................... 25 
2.6.3.  修改 WRCK 信號設計...................................................................................... 27 
2.6.4.  RUNBIST 指令 ................................................................................................. 28 
2.6.5.  IEEE-1500 與 BIST 架構整合說明 .................................................................. 29 
3.  運作機制................................................................................................................................. 31 
3.1.  3DG 繪圖晶片架構與測試機制................................................................................ 31 
3.2.  JTAG 外部腳位規劃 .................................................................................................. 32 
3.3.  VS 和 FS 測試向量擴展 ............................................................................................ 33 
4.  結果......................................................................................................................................... 34 
VI 
 
圖目錄 
圖 1-1. 3D 繪圖系統晶片 ............................................................................................................. 2 
圖 2-1. IEEE-1500測試介面……………………………………………………………………. 3 
圖 2-2. Wrapper Interface Port (WIP)............................................................................................ 4 
圖 2-3.指令暫存器(Wrapper Instruction Register) ....................................................................... 6 
圖 2-4.指令暫存器時脈動作 ........................................................................................................ 7 
圖 2-5. Wrapper Bypass Register .................................................................................................. 7 
圖 2-6.測試介面單元的架構 ........................................................................................................ 8 
圖 2-7.邊界掃描暫存器(Wrapper Boundary Cell) ....................................................................... 9 
圖 2-8. WS_Bypass 指令............................................................................................................... 9 
圖 2-9. WS_EXTEST 指令 ......................................................................................................... 10 
圖 2-10. WP_EXTEST 指令 ....................................................................................................... 10 
圖 2-11. WS_SAFE 指令............................................................................................................. 11 
圖 2-12. WS_PRELOAD 指令.................................................................................................... 11 
圖 2-13. WP_PRELOAD 指令.................................................................................................... 12 
圖 2-14. WS_INTEST_RING 指令............................................................................................. 12 
圖 2-15. WS_INTEST_SCAN 指令 ............................................................................................ 13 
圖 2-16. IEEE-1149.1 TAP to IEEE-1500 WSP interface logic .................................................. 14 
圖 2-17. IEEE Std.1149.1 TAP 控制器 ....................................................................................... 15 
圖 2-18. IEEE-1149.1 邊界掃瞄 ................................................................................................. 16 
圖 2-19. 測試向量擴展公式 ....................................................................................................... 16 
圖 2-20. 測試向量擴展 .............................................................................................................. 17 
圖 2-21. 測試向量擴展演算法 .................................................................................................. 17 
圖 2-22. 測試向量擴展流程圖 .................................................................................................. 18 
圖 2-23. 內建式自我測試架構圖 ............................................................................................... 19 
圖 2-24. External-XOR LFSR ...................................................................................................... 20 
圖 2-25. Internal-XOR LFSR ....................................................................................................... 20 
圖 2-26. 4-Stage External-XOR LFSR ......................................................................................... 20 
圖 2-27. 4-Stage External-XOR LFSR 特徵多項式 .................................................................... 21 
圖 2-28. 4-Stage External-XOR LFSR 狀態 ................................................................................ 21 
圖 2-29. Internal-XOR MISR ....................................................................................................... 22 
圖 2-30. 第 i 個時脈的連續掃瞄電路 ........................................................................................ 22 
圖 2-31. 第 i+1 個時脈 MISR 架構 ............................................................................................ 22 
圖 2-32. 輸入 Boundary Scan Cell 合併 LFSR .......................................................................... 23 
圖 2-33. 輸入 Boundary Scan Cell 編號 20................................................................................ 24 
圖 2-34. 輸入 Boundary Scan Cell 編號 30................................................................................ 24 
圖 2-35. 輸入 Boundary Scan Cell 編號 40................................................................................ 25 
VIII 
 
圖 4-30. Characteristic Polynomial(特徵多項式)........................................................................ 51 
圖 4-31. Test Coverage 和 Fault Coverage 計算公式.................................................................. 51 
圖 4-32. RUNBIST 測試架構圖 .................................................................................................. 52 
圖 4-33. 32 Bits 的 LFSR 架構 .................................................................................................... 52 
圖 4-34. 23 個時脈週期後 LFSR 內部的值................................................................................ 52 
圖 4-35. 23 個時脈週期後 LFSR 結果........................................................................................ 53 
圖 4-36. 40 個時脈週期後 MISR 內部的值結果比對(VS)........................................................ 53 
圖 4-37. 40 個時脈週期後 MISR 結果(VS)................................................................................ 54 
圖 4-38. 40 個時脈週期後 MISR 內部的值(FS) ........................................................................ 54 
圖 4-39. 40 個時脈週期後 MISR 結果比對(FS) ........................................................................ 55 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
1 
 
前言 
 
由於 SoC 的測試為一相當複雜的問題，在這次計畫中我們主要是針對 IEEE-1500 機制
來作整合應用，IEEE-1500 標準是將電路測試標準化，並提供即插即用的特性，而這個標
準是針對電路隔離機制與存取機制做測試。因此，IEEE-1500 標準這種機制它的運作方式
是從外部控制器接收測試資料與測試命令，並將所接收到的訊號傳送到相對應的電路中來
對電路做測試。 
 
因為 IEEE-1500 在掃描設計時需要長時間的將測試資料 Shift 到掃描暫存器內部，所以
我們把 IEEE-1500 的邊界掃描暫存器(Boundary Scan Register)加以改良同時符合 IEEE-1500
的標準，將 IEEE-1500 和 BIST(Built-In Self-Testing)兩種機制加以結合，以下我們會對此方
法做更詳盡的介紹，包括演算法和整合機制…等等。 
 
這次研究是參與國科會計畫「具有即時效能/功率監控功能的高效率可程式化三維電腦
繪圖晶片系統」所開發出來的自動化輔助設計平台，它具有 SoC 系統晶片的開發與應用，
藉由此計畫的晶片參與測試應用階層進行完善的測試執行，以及單晶片的開發時程與開發
成本部分，以提高執行的效能為目的，協助其發展及設計。而在此研究在計畫中則負責系
統單晶片測試的開發與設計。 
 
 
 
 
3 
 
2. 研究方法 
 
SoC不斷的進步，IC的測試整合以及標準的建立相對地顯示出其所賦予的重要性，1995
年九月， IEEE Test Technology Technical Council(TTTC)創立一個 Technical Activity 
Committee(TAC)以促進這領域的發展。1996 年六月，IEEE Standard Activity Board 創立了
IEEE 標準工作小組(Standard Working Group)，其後就命名為 IEEE-1500。在此將對 IEEE 
1500 作介紹。 
 
2.1. IEEE 1500 測試架構 
 
IEEE-1500 的核心是由設計核心者自己自訂的，只要它能符合 IEEE-1500 的介面環境
就可以。在本節中我們將建立一個符合 IEEE-1500 標準的核心測試架構環境，並以隨插即
用(plug-and-play)的方式整合於系統晶片中[1]。 
 
2.1.1. IEEE-1500 測試界面 
 
如圖 2-1 所示，此介面包含並列式機制的存取介面(TAM-in 及 TAM-out)和串列式機制
的存取介面(WSI、WSO)。並列式存取機制為系統整合者自行定義，而串列式存取機制為
強制規範[2]。 
 
 
圖 2-1.  IEEE-1500 測試介面 
 
5 
 
表格 2-1  IEEE-1500 測試介面腳位功能及用途[4] 
 
訊號名稱 功能 用途 
WRCK 時脈訊號 為 IEEE-1500 測試介面專用，
用於 IEEE-1500 所有電路上，
例如：WBR、WIR、WBY…
等等的暫存器。 
WRSTN 重置訊號 為 IEEE-1500 測試介面專用，
用於 IEEE-1500 所有電路上，
用途與 WRCK 相同。 
WSI、 
WSO 
輸入訊號、 
輸出訊號 
為 IEEE-1500 的串列輸入端和
串列輸出端，利用 WSI 把指令
送到 WIR 中，並根據 WIR 
(Wrapper Instruction Register) 
所接收到的指令，和 WIP 的控
制訊號，去決定 IEEE-1500 中
的哪一個資料暫存器，應該被
接到 WSI 和 WSO 之間來傳送
資料。 
SelectWIR 選擇訊號 為 IEEE-1500 選擇訊號，用途
為選擇 WIR 或是選擇其他暫
存器 (例如：WBR、WIR、
WBY…等等的暫存器) 。 
用來決定哪一個來接到 WSI
和 WSO 之間來傳送資料。 
CaptureWR、 
ShiftWR、 
UpdateWR、 
控制訊號 為 IEEE-1500 控制信號，用來
控制 WIR 或是 WBR 的動作。 
配合 WRCK、SelectWIR 和
WIR 的指令，來決定全部的資
料暫存器的行為。 
 
 
7 
 
 
圖 2-4. 指令暫存器時脈動作 
 
2.1.3. 旁路暫存器(Bypass Register) 
 
旁路暫存器(Bypass Register)它是只有一個位元的暫存器，是WSI到WSO中最短的距
離，當有兩個以上待測電路時，就可以將要送到下一個待測電路的資料使用旁路暫存器
(Bypass Register)快速的傳送過去，來加速其測試速度，不用經過Shift來送資料給
WBR(Wrapper Boundary Register)的時間，如圖2-5所示。 
 
 
圖 2-5. Wrapper Bypass Register 
 
2.1.4. IEEE 1500 測試界面單元(Wrapper Cell) 
 
測試介面單元的架構如圖 2-6 所示，在核心電路的每個輸入端與輸出端都會加上測試
介面單元(Wrapper Cell)，原先的 Core Input 和 Core Output 會被 Wrapper Function Input(WFI)
和 Wrapper Function Output(WFO)取代。 
[1] 在測試模式(Test Mode)時：測試介面單元(Wrapper Cell)會發揮它的功能。 
[2] 在正常模式(Normal Mode)時：測試介面單元(Wrapper Cell)會完全被忽略。 
 
9 
 
 
圖 2-7. 邊界掃描暫存器(Wrapper Boundary Cell)[5] 
 
2.1.5. IEEE 1500 核心指令集 
 
在這個章節，我們將介紹 IEEE 1500 測試架構所使用的指令集，以及每個設定的詳細
內容。WIR 會根據所解讀到的指令下去做路徑設定，以下為每個指令的詳細說明[6]： 
 
1. WS_Bypass：如圖 2-8 所示，用途為將測試資料通過，經由旁路暫存器(WBY)的資料
可以很快地通過 WSI(Wrapper serial input)與 WSO(Wrapper serial output)。 
 
 
圖 2-8. WS_Bypass 指令 
 
2.  WS_EXTEST：如圖 2-9 所示，這個指令會 Wrapper Cell 連成一串，輸入為 WSI (Wrapper 
11 
 
入，經由旁路暫存器(Bypass Register)，從 WSO (Wrapper serial output)輸出到下一個核
心。此模式會將 Wrapper 切換到安全狀態，而核心輸出的值並不會影響核心以外的電
路，所以邊界暫存器(Wrapper Boundary Register)的 Wrapper 功能輸出端將被設定為安全
值，該核心也被設定在安全模式。 
 
 
         圖 2-11. WS_SAFE 指令 
 
5. WS_PRELOAD：如圖 2-12 所示，此指令不會干擾連接在邊界暫存器(Wrapper Boundary 
Register)的電路，它會將所有的 Wrapper Cell 連成一串，測試資料會以串列(Serial)方式
載入邊界暫存器(Wrapper Boundary Register)。 
 
            圖 2-12. WS_PRELOAD 指令 
 
6. WP_PRELOAD：如圖 2-13 所示，測試資料以並列(Parallel)方式載入，並將邊界暫存器
(Wrapper Boundary Register)分割成多個部份。 
 
13 
 
存器(Wrapper Boundary Register)之間。 
其測試方法為：將資料由 WSI (Wrapper serial input)輸入經過 Shift 將資料傳進 Scan chain
上，由 Update 時將值送入核心測試，Capture 時再將核心反應結果抓取到 Wrapper Cell
上，從 WSO (Wrapper serial output)輸出。 
 
 
圖 2-15. WS_INTEST_SCAN 指令 
 
2.2. IEEE 1500 腳位簡化 
 
IEEE 1500 有八支接腳而 IEEE 1149.1 有五隻接腳，我們使用 IEEE 1149.1 的 TAP 來控
制 IEEE 1500 的動作。由圖 2-16 所示，我們將 IEEE 1500 的八支接腳做簡化腳位的功能以
符合 IEEE 1149.1 的 TAP 動作方式。 
 
(1) IEEE 1500: WSI、WSO、WRCK、WRSTN、ShiftWR、UpdateWR、  
CaptureWR、SelectWR  
(2) IEEE 1149.1: TMS、TCK、TDI、TDO、TRST*   
 
15 
 
 
2.3. 測試存取埠控制器(TAP controller)與邊界掃描測試流程
之控制 
 如圖 2-17、2-18 所示，利用 TMS 的 0/1 變化和 TCK 來控制 TAP 控制器中的有限狀態
機(FSM)，其邊界掃瞄測試主要流程為[7]： 
 
Step 1. EXTEST 指令被讀取和解碼，其 TAP 控制器的狀態轉換為下： 
Test-logic-reset Æ Run-test/idle Æ Select-DR-scan Æ Select-IR-scanÆ    Capture-IR 
Æ Shift-IR Æ … Æ Exit-IR Æ Update-IR Æ 
 
Step 2. 指令解碼器將解碼後，TAP 控制器會設定好 TDI 到 TDO 的路徑並對應 
到該資料暫存器。測試樣本(test pattern)以串列(Serial)方式通過邊界掃描暫存器，
其 TAP 控制器的狀態轉換為下： 
    Select-DR-scan Æ Capture-DR Æ Shift-DR Æ … Æ Exit-DR Æ 
 
Step 3. 將測試樣本(Test pattern)以並列(Parallel)方式送至 Update 暫存器，其 TAP   
       控制器的狀態轉換為下： 
    Update-DR Æ Select-DR-scan Æ Capture-DR Æ 
 
Step 4. 抓取測試反應(Test response)結果並以串列(Serial)方式輸出通過邊界掃描 
       暫存器到 TDO 來做比較，其 TAP 控制器的狀態轉換為下： 
    Capture-DR Æ Shift-DR Æ … Æ Exit-DR Æ 
 
 
圖 2-17.  IEEE Std.1149.1 TAP 控制器 
17 
 
 
 Shift times = MAX {10 , 13} = 13      
  
故我們需要再輸入的測試向量前面做測試向量擴展(Test Pattern Expansion)3 bits。 
 
 
圖 2-20. 測試向量擴展 
 
2.4.2.  演算法 
 
Test Pattern 轉換演算法說明如下： 
 
 
圖 2-21. 測試向量擴展演算法 
 
 
19 
 
2.5.1. 內建自我測試 
 
內建自我測試，是指在原始電路功能以外，在加上其他的電路來測試電路是否正確。
而內建自我測試架構如圖 2-23 所示，它主要可分為: 
 
1. 測試向量產生器(Test Pattern Generator)：用來產生測試向量，設計者可依據自己所
需要的功能去設計它。 
 
2. 待測電路(Circuit Under Test)：由 Test Pattern Generator 產生測試向量送到 Circuit 
Under Test 來做測試。  
 
3. 資料壓縮器和比較器(Data Compressor 和 Comparator)：經由 Data Compressor 將
Circuit Under Test 的輸出結果做資料壓縮。最後再經由原先儲存在 ROM 或其他儲
存裝置內的正確結果和壓縮過的測試結果輸入至比較器做比對，若是比對結果不相
同則表示電路功能有錯誤，若是比對結果相同則表示電路功能正常。 
 
 
圖 2-23. 內建式自我測試架構圖 
 
21 
 
 
圖 2-27. 4-Stage External-XOR LFSR 特徵多項式 
 
 
圖 2-28. 4-Stage External-XOR LFSR 狀態 
 
2.5.3.  MISR (Multiple Input Signature Register) 
 
MISR(Multiple Input Signature Register)為多重訊號輸入的簽章分析法，由兩種圖 2-29
為 Internal-XOR MISR，其特徵多項式(Characteristic Polynomial)為: 
0
0
1
1 ...)( xgxgxgxg
n
n
n
n +++= −− 。 
 
23 
 
我們稱為 Alias 現象，所以就有學者針對此現象做一些 Aliasing-Free 的探討[8][9][10]。若
是 n 位元的測試結果暫存器，可對印到 n2 個可能結果，顧名思義，對印不到之可能結果的
機率為 n2/1 。但是這種機率非常小，無法偵測到錯誤的機率為 n2/1 %。 
 
2.6. BIST 與邊界掃瞄電路結合 
 
在這節中，我們會介紹輸入的 Boundary Scan Cell 如何合併到 LFSR 和輸出的 Boundary 
Scan Cell 如何合併到 MISR，並詳細說明 IEEE-1500 與 BIST 架構整合的運作機制[11]。 
 
2.6.1. 輸入 Boundary Scan Cell 合併到 LFSR 
 
如圖 2-32 為輸入 Boundary Scan Cell 合併到 LFSR，編號為 20，30，40，其 Characteristic 
Polynomial 為 431 XX ++ 。 
 
 
圖 2-32. 輸入 Boundary Scan Cell 合併 LFSR 
 
圖 2-33 為輸入 Boundary Scan Cell 編號 20，它是由兩個多工器和一個 D 型正反器所組
成。多工器編號 21 的第一個和第三個資料輸入為 CTI，第二個資料輸入為 fb(feedback)，
第四個資料輸入連到 CFO。D 型正反器編號 22，clock 輸入為 mWRCK，其中 m 表示 modify
是指為修改後的 WRCK，資料輸入為多工器編號 21 的輸出，資料輸出為 CTO。第二個多
工器編號 23，有一輸入為 CFI，另一輸入為 D 型正反器編號 22 的輸出，由 AC 來控制輸
出到 CFO 的值。 
25 
 
 
圖 2-35. 輸入 Boundary Scan Cell 編號 40 
 
2.6.2. 輸出 Boundary Scan Cell 合併到 MISR 
 
如圖 2-36 為輸入 Boundary Scan Cell 合併到 MISR，編號為 50，60，70，其 Characteristic 
Polynomial 為 431 XX ++ 。 
 
 
圖 2-36. 輸出 Boundary Scan Cell 合併 MISR 
 
圖 2-37 為輸出 Boundary Scan Cell 編號 50，它是由兩個多工器和一個 D 型正反器所組
成。多工器編號 51 的第一個和第三個資料輸入為 CTI，第二個資料輸入連通到 XOR 閘編
號 54 的輸出，而 XOR 閘編號 54 的輸入為 CFI 和 fb (feed- back)，第四個資料輸入連到 CFO。 
 
27 
 
 
圖 2-39. 輸入 Boundary Scan Cell 編號 70 
 
2.6.3. 修改 WRCK 信號設計 
 
 如圖2-40為電路設計中邊界掃描暫存器(Wrapper Boundary Cell)的WRCK修改其信號
命名為mWRCK信號。當RUNBIST指令以並行 (Parallel)方式載入更新暫存器 (Update 
Register)，然後將指令加以解碼，並對應到該指令去執行和傳送資料到要使用的資料暫存
器。而TAP控制器會在Run-Test/Idle控制的狀態。表格3-1為TAP控制器的狀態分配表。 
 
 
A
A
D
B
C
D  
 
圖 2-40. 修改電路設計的 WRCK 信號 
 
Run-Test/Idle 
Shift-DR or Capture-DR 
29 
 
 
圖 2-41. BIST 邊界掃瞄電路 
 
2.6.5.  IEEE-1500 與 BIST 架構整合說明 
 
如圖 2-41 輸入 Boundary Scan Register IBS 為測試向量產生器(Test Pattern Generator)提
供測試向量到電路的輸入端，另一方面輸出 Boundary Scan Register OBS 為一個輸出反應分
析器(Output Response Analyzer)，其運作方式如下： 
 
【1】 當 RUNBIST 指令被載入並解碼，並設定 LFSR 的 Seed 值，例如:0001；和 MISR 的
Seed 值，例如:0000。 
 
【2】 當對應的指令為 RUNBIST 指令時，會同時產生對應的控制信號。此時，輸入
Boundary Scan Register IBS運作LFSR，輸出Boundary Scan Register OBS運作MISR。 
【3】 TAP 控制器運作在 Run-Test/Idle 狀態，並在 15 clock cycle 完成 BIST 運作。 
【4】 當 BIST 運作結束，將 Scan out 結果經由輸出 Boundary Scan Register OBS( BIST=1，
SC=0 )，並比較正確的 Signature，來偵測是否有錯誤存在。 
 
[LFSR 的 Pattern Test 分析]:  
31 
 
3. 運作機制 
 
3.1. 3DG 繪圖晶片架構與測試機制 
 
圖 3-1 為整體 3DG 架構圖，由圖可以得知為了測試如此複雜的架構需要非常完善的測
試機制。在此次的 3DG 計畫中，我們以 Serial Testing mode 與 RUNBIST 兩種測試機制，
來驗證 VS 與 FS 兩繪圖核心是否正確。 
 
 
 
圖 3-1. 整體 3DG 架構圖 
 
[測試機制說明]： 
由於 Serial Testing mode 與 RUNBIST 兩種測試機制的 Boundary Scan Cell 都是直接與 IP 相
連接，在這次計畫中，加入了 AHB BUS 的關係，故我們必須將 Boundary Scan Cell 安插在
IP 與 AHB Wrapper 中間，使得 IEEE-1500 with BIST 可以正常運作。圖 3-2 為繪圖晶片導
入 IEEE-1500 with BIST 測試架構，可觀察到透過 IEEE-1500 with BIST 介面控制 Boundary 
Scan Cell，已達到 IEEE-1500 協定本身所定義的直接對 IP 作測試資料的存取。在設計上可
利用 IEEE-1149.1 的標準，使得五個信號（TDI、TDO、TMS、TRST、TCK），可相容於
IEEE-1500 介面操作。可減少外部 IO 腳位的需求。
33 
 
 
圖 3-3. IEEE-1149.1 和 IEEE-1500 外部腳位切換 
 
3.3. VS 和 FS 測試向量擴展 
 
我們將 Vertex Shader 與 Fragment Shader 的移位次數計算(Shift Times Calculate)分別做
說明如下： 
 
Vertex Shader： 
在 Vertex Shader 中，Input Pin Number = 364 Pin，Output Pin Number = 689 Pin，移位次數
計算(Shift Times Calculate): 
Shift times = MAX {364 , 689 } = 689 
故我們需要再輸入的測試向量前面做測試向量擴展(Test Pattern Expansion)。 
 
Fragment Shader： 
在 Fragment Shader 中，Input Pin Number = 471 Pin，Output Pin Number = 332 Pin，所以由
圖 2-19 移位次數計算(Shift Times Calculate)中得知: 
Shift times = MAX {471 , 332 } = 471 
故我們只需要將輸入部分的 Test Pattern 全部都輸出即可。 
 
 
 
35 
 
4.1.2. 測試模式和正常模式控制 
 
如圖 4-3，在正常模式控制時我們將 WRSTN = 1'b0，此時 Boundary Scan Cell 為透明
狀態，資料皆可傳遞過去。 
 
 
圖 4-3.執行正常模式 
 
如圖 4-4，在測試模式控制時我們將 WRSTN = 1'b1，此時會依照 TAP 的狀態去執行對
應的動作。 
 
 
圖 4-4.執行測試模式 
 
37 
 
 
圖 4-6. FS 作測試時之路徑 
  
4.1.4. VS 和 FS 以 IEEE-1500 without BIST 結果 
 
以下各小節我們分別驗證出 Normal mode 和 Serial Testing mode 結果。 
 
4.1.4.1. Normal mode 結果 
 
如圖 4-7 為 Normal Mode 測試架構圖，我們將 VS 和 FS 的 Test Pattern 送進待測電路做
測試，並將結果輸出與正確的輸出結果做比對，判斷是否正確無誤。 
 
39 
 
 
圖 4-10 為 FS 的 Boundary Scan Cell 包覆前 Pattern 模擬，圖 4-11 為 FS 的 Boundary Scan 
Cell 包覆後 Pattern 模擬。 
 
 
圖 4-10. FS 的 Boundary Scan Cell 包覆前 Pattern 模擬 
 
 
圖 4-11. FS 的 Boundary Scan Cell 包覆後 Pattern 模擬 
 
4.1.4.2. Serial testing mode 結果比對 
 
我們將電路串 Internal Scan Chain 用使用 Teramax 工具跑出 ATPG 的 Pattern 個數，所
使用的 Fault Model 為 Stuck-at-Fault，以下為使用 Benchmark ISCAS85 電路[16]和 ISCAS89
電路[17]以及 VS 和 FS 來分析其 Test Coverage 為何，並將結果做比對。 
1. Test Coverage 分析: 
[ Benchmark ]  
圖 4-12 顯示出使用 Benchmark c6288 在 Serial Testing mode 作測試所產生的 Pattern 個
數為 58 筆和所達到的 Test Coverage 為 99.95%。 
41 
 
 
圖 4-13. VS 在 Serial Testing mode 測試結果 
 
表格 4-2  VS 在 Serial Testing mode 測試結果 
Circuit #Input #Output #Test Pattern #Total Clk Test Coverage(%) 
VS 364 689 571 393419 10.79 
 
[ RM ]  
我們將 RM串 Internal Scan Chain並使用 Teramax工具跑出其 ATPG 所得到的結果如圖
4-14 所示並分析如表格 4-3 所示。 
 
 
 
圖 4-14. FS 在 Serial testing mode 測試結果 
 
43 
 
 
圖 4-16. VS 的 Serial Testing mode 結果比對 
 
 
圖 4-17. FS 的 Serial Testing mode 結果比對 
 
 
針對 Test Coverage 較低的原因作分析: 
 
由於此 3D 繪圖晶片中我們對 Vertex Shader 來做 test coverage 評估。Vertex Shader 包含
45 
 
 
圖 4-19. FS + IEEE-1500 
 
4.2.2. Hardware Overhead 
在 VS 的部份其 Gate count 為 3481K，在圖 4-20，為 VS 的 TAP Controller 其 Gate count
為 1.362K，而圖 4-21，為 VS 的 IEEE-1500 其 Gate count 為 161.986K，所以如圖 4-22 得知
所以 IEEE-1500 佔 VS 的硬體負擔為 4.69% 。 
 
 
                       圖 4-20. VS 的 TAP Controller 的面積 
 
47 
 
 
圖 4-23. FS 的 TAP Controller 的面積 
 
 
圖 4-24. FS 的 IEEE-1500 Wrapper 的面積 
 
49 
 
 
圖 4-27. Benchmark c6288 的 Pattern 個數以及 TC 和 FC 
 
實驗結果整理如表 4-4 為 LFSR 使用 Benchmark 電路作測試的結果，我們將 LFSR 的 Test 
Coverage 和 Fault Coverage 測試到和 ATPG 所產生的 Test Pattern 個數相同或更高的情況。 
 
表格 4-4 使用 Benchmark 在 BUNBIST 的結果 
 
 
 [ VS ] 
圖 4-28 和表 4-5 顯示出使用 LFSR 對 VS 作測試所產生的 Pattern 個數為 500 筆和所達
到的 Test Coverage 為 10.32%。 
 
51 
 
 
表格 4-6  FS 在 RUNBIST 測試結果 
Circuit #Input #Output #Test pattern #Total clk Test Coverage(%) 
FS 471 332 500 235500 0.52 
 
圖 4-30，為我們使用的 LFSR Characteristic Polynomial(特徵多項式)，圖中 1:0 代表特徵多
項式為 x+1，我們將 LFSR Seed 值設定為 0101…0101，圖 4-31 為 Test Coverage 和 Fault 
Coverage 計算公式。 
 
1: 0 2: 1 0 3: 1 0 4: 1 0 
5: 2 0 6: 1 0 7: 1 0 8: 6 5 1 0 
9: 4 0 10: 2 0 11: 2 0 12: 7 4 3 0 
13: 4 3 1 0 14: 12 11 1 0 15: 1 0 16: 5 3 2 0 
17: 3 0 18: 7 0 19: 6 5 1 0 20: 3 0 
21: 2 0 22: 1 0 23: 5 0 24: 4 3 1 0 
25: 3 0 26: 8 7 1 0 27: 8 7 1 0 28: 3 0 
29: 2 0 30: 16 15 1 0 31: 3 0 32: 28 27 1 0 
33: 13 0 34: 15 14 1 0 35: 2 0 36: 11 0 
圖 4-30. Characteristic Polynomial(特徵多項式) 
 
 
圖 4-31. Test Coverage 和 Fault Coverage 計算公式 
 
2. 結果比對: 
如圖 4-32 為 RUNBIST 驗證架構圖，首先設定 LFSR 的 Seed 值，然後計算此筆 LFSR
所產生的 Pattern 對待測電路而言所產生的 Test Coverage 為何，並比對結果是否正確。 
 
53 
 
 
我們使用 C++去比對其 LFSR 結果，圖 4-35 為第 23 個時脈週期後其 LFSR 結果。 
 
圖 4-35. 23 個時脈週期後 LFSR 結果 
 
[ MISR 結果比對]: 
 我們將 VS 和 FS 的 Pattern 使用 Parallel 方式送進去 MISR，並使用 C++去比對其
輸出結果，初始 Seed Value 為 0，經過 40 個時脈週期後將其 MISR 內部的值做比對，如圖
4-36 和圖 4-38 為 VS 和 FS 經過 40 個時脈週期後 MISR 內部的值結果。  
 
圖 4-36. 40 個時脈週期後 MISR 內部的值結果比對(VS) 
55 
 
 
圖 4-39. 40 個時脈週期後 MISR 結果比對(FS) 
 
 
 
 
 
 
 
 
 
 
 
 
57 
 
參考文獻 
[1] IEEE Standard Test Interface Language (STIL) for Digital Test Vector Data—Core Test 
Language (CTL), Sponsor Test Technology Standards Committee of the IEEE Computer 
Society, 2005. 
[2] DaSilva, F. Zorian, Y. Whetsel, L. Arabi, K. Kapur and R. Synopsys, “Overview of the 
IEEE P1500 Standard,” in Proc IEEE International Test Conf., Charlotte, NC, Sept. 2003, 
pp. 988-997. 
[3] CTAG Working Group, “Overview of Proposed IEEE P1500 Scaleable Architecture for 
Testing Embedded Cores,” in Proc. DATE, Mar. 2001. 
[4] E.J. Marinissen etc., “On IEEE P1500’s standard for embedded core test,” IEEE Journal of 
Electronic Testing, vol. 18, no. 4-5, pp. 365-383, Aug. 2002. 
[5] H. Yi, J. Song and S. Park, "Low-Cost Scan Test for IEEE-1500-Based SoC”, IEEE 
Transactions on Instrumentation and measurement, vol. 57, no. 5, pp.107 1-1078, May 
2008 
[6] E.J. McCluskey, “Built-in Self-Test Techniques,” in Proc. IEEE Design Test Computers, vol. 
2, no. 2, pp.21-28, Apr. 1985. 
[7] H. Yi, J. Song and S. Park, “Interconnect Delay Fault Test on Boards and SoCs with 
Multiple Clock” ETRI Journal, vol. 30, no. 3, pp.403-411, Jun. 2008. 
[8] S. R. Das, A. Hossain, S. Biswas and E.M. Petriu, “Aliasing-free Compaction Revisited,” 
IET Circuits Devices Systems, vol. 2, no. 1, pp. 166 – 178, Feb.2008. 
[9] S. R. Das, S. Mukherjee, E. M. Petriu, M. H. Assaf and A. Hossain, “Space Compaction for 
Embedded Cores-Based System-on-Chips (SOCs) Using Fault Graded Output Merger”, in 
Proc IMTC 2007 - Instrumentation and Measurement Technology Conf., vol. 3 of 5, Warsaw, 
Poland, 1 May -3 May 2007, pp.1-5. 
[10] S. Biswas, S. R. Das and E. M. Petriu, “Space Compactor Design in VLSI Circuits Based 
on Graph Theoretic Concepts”, in Proc IMTC 2005 – Instrumentation and Measurement 
Technology Conference Ottawa, Canada, vol. 1, no.16-19, May 2005, pp.178-183. 
[11] C. H. Tsai, F. D. Guo, J. H Hong and C. W. Wu, “IEEE-1149.1 Boundary Scan Circuit 
Capable of Built-In Self-Testing”, United States Patent Number: 5,570,375 , Oct.29,1996. 
[12] Jutman, A. Tsertov and A. Ubar, “Calculation of LFSR Seed and Polynomial Pair for 
出席國際學術會議心得報告 
                                                             
計畫編號 NSC 98-2200-E-390 -001 
計畫名稱 三維電腦繪圖晶片系統之可測試性設計與系統階層測試 
出國人員姓名 
服務機關及職稱 
洪進華 
國立高雄大學電機系助理教授 
會議時間地點 2010年10月15-17日德國（Darmstadt, Germany） 
會議名稱 2010 Sixth International Conference on Intelligent Information Hiding and Multimedia Signal Processing 
 
一、參加會議經過 
 
10/14 晚上搭機前往德國，10/15 早上抵達飯店休息，瞭解會議議程與場地，研究會場路
線圖。 
10/15 早上 8:00 至會場報到，領取精簡論文集，議程表、光碟片、與精緻小禮物及背包， 
參加開幕，開始聆聽第一場 Keynote speech I and II，並且參加 Technical session 並
與與會學者專家交換意見。: 
Keynote speech I: 
演講題目：“Recent Advances in Face Biometrics and Security Surveillance”  
主講人： Stan Z. Li (Chinese Academy of Sciences, China)。 
 
Keynote speech II: 
演講題目：“Information Theory and Biometrics”  
主講人： Dr. ir. Frans M.J. Willem (Technische Universiteit Eindhoven, Netherlands)。 
 
10/16 聆聽 Keynote speech III and IV，參加 Technical session、發表論文並與與會學者專
家交換意見。 
Keynote speech III: 
演講題目：“Steganography vs. Steganalysis: Progress and Challenge＂  
主講人： Jiwu Huang (Sun Yat-Sen University, China)。 
 
Keynote speech IV: 
演講題目：“Privacy and Transpareny: Google and Financial Markets challenge Internet”  
主講人： Günter Müller (University of Freiburg, Germany)。 
        
10/17 聆聽 Keynote speech V，參加 Technical session 並與與會學者專家交換意見。 
Keynote speech V: 
演講題目：“Emotional Intelligence with Machine Intelligence＂  
主講人： Pau-Choo (Julia) Chung (National Cheng Kung University (NCKU), Taiwan)。 
(20). Multimedia hyperlink techniques and applications  
(21). Advances in multimedia content description interface (e.g. MPEG-7)  
(22). Advances in multimedia framework: (e.g. MPEG-21)  
(23). Systems engineering and development for multimedia systems  
(24). Enabling technologies and emerging standards for multimedia systems 
 
二、與會心得 
 
與會人士涵蓋全球各地，有美國、加拿大、瑞典、德國、 英國、法國、義大利、澳洲、
日本、台灣、中國、印度等國家的專家學者與業界人士。其中台灣與會師生有將近 20 人。 
 
以會議本身所涵蓋的內容而言，我們可從中看出訊號處理、加解密系統、多媒體與 VLSI
這個領域的進展，及學術界與工業界個別與共同所關心的問題與研究發展方向。工業界參與
者包含通訊、計算機、多媒體、IC 設計公司以及系統設計開發者。然而本會議還是以學術界
參加者為絕大多數。學術界的研究自然偏向理論性，前瞻性，尚待改進，及較新發現或發展
出的問題上，其範圍相當廣泛。而目前大多數人所共同關心的電路與系統設計有關的研究包
括下列數項： 
 
（1） Watermarking: techniques, attacks, protocols, applications 
（2） Cryptography and cryptanalysis: techniques, protocols, applications 
（3） RFID security and home network privacy  
（4） Multimedia networking and communication techniques (wired & wireless) 
（5） Multimedia hyperlink techniques and applications 
（6） Systems engineering and development for information hiding & security  
（7） VLSI/ASIC/FPGA/SOC design and implementation for information hiding & security 
 
以會議過程而言，主辦單位還算用心，並未出大差錯。議程安排合理，且絕大多數論文
均能依原時間發表。一般好的會議均嚴格要求論文宣讀者出席，而這次會議即做得相當好。
『IEEE 智慧資訊隱藏與多媒體訊號處理』（IIH-MSP）重學術而且相當沒有商業氣息，本人
對此深表贊同。它不但水準高且領域廣泛，同行學者出席比率極高，故鼓勵同仁多參加。這
次本人帶回 2010 年『IEEE 智慧資訊隱藏與多媒體訊號處理年度會議』（IIH-MSP）會議論文
集光碟片一份。 
98年度專題研究計畫研究成果彙整表 
計畫主持人：洪進華 計畫編號：98-2220-E-390-001- 
計畫名稱：具有即時效能/功率監控功能的高效率可程式化三維電腦繪圖晶片系統：軟硬體開發及整合
--子計畫八：三維電腦繪圖晶片系統之可測試性設計與系統階層測試(3/3) 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 1 1 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 4 4 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 2 2 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
 
