TimeQuest Timing Analyzer report for Part1
Thu May 22 16:42:19 2014
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: 'Clock'
 13. Slow Model Hold: 'Clock'
 14. Slow Model Minimum Pulse Width: 'Clock'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'Clock'
 27. Fast Model Hold: 'Clock'
 28. Fast Model Minimum Pulse Width: 'Clock'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Propagation Delay
 34. Minimum Propagation Delay
 35. Multicorner Timing Analysis Summary
 36. Setup Times
 37. Hold Times
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Progagation Delay
 41. Minimum Progagation Delay
 42. Setup Transfers
 43. Hold Transfers
 44. Report TCCS
 45. Report RSKM
 46. Unconstrained Paths
 47. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Part1                                                             ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; Part1.sdc     ; OK     ; Thu May 22 16:42:19 2014 ;
+---------------+--------+--------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets    ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+
; Clock      ; Base ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { KEY[0] } ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                           ;
+------------+-----------------+------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                  ;
+------------+-----------------+------------+-------------------------------------------------------+
; 343.17 MHz ; 200.0 MHz       ; Clock      ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------+
; Slow Model Setup Summary      ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 7.086 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 2.645 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; Clock ; 2.500 ; 0.000                  ;
+-------+-------+------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clock'                                                                                                                                                                                                                                                                           ;
+-------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                 ; To Node                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 7.086 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg0 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_memory_reg0 ; Clock        ; Clock       ; 10.000       ; -0.025     ; 2.854      ;
; 7.086 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg1 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a1~porta_memory_reg0 ; Clock        ; Clock       ; 10.000       ; -0.025     ; 2.854      ;
; 7.086 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg2 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a2~porta_memory_reg0 ; Clock        ; Clock       ; 10.000       ; -0.025     ; 2.854      ;
; 7.086 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg3 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a3~porta_memory_reg0 ; Clock        ; Clock       ; 10.000       ; -0.025     ; 2.854      ;
; 7.086 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg4 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a4~porta_memory_reg0 ; Clock        ; Clock       ; 10.000       ; -0.025     ; 2.854      ;
; 7.086 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg5 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a5~porta_memory_reg0 ; Clock        ; Clock       ; 10.000       ; -0.025     ; 2.854      ;
; 7.086 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg6 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a6~porta_memory_reg0 ; Clock        ; Clock       ; 10.000       ; -0.025     ; 2.854      ;
; 7.086 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg7 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a7~porta_memory_reg0 ; Clock        ; Clock       ; 10.000       ; -0.025     ; 2.854      ;
+-------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clock'                                                                                                                                                                                                                                                                            ;
+-------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                 ; To Node                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.645 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg0 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_memory_reg0 ; Clock        ; Clock       ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg1 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a1~porta_memory_reg0 ; Clock        ; Clock       ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg2 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a2~porta_memory_reg0 ; Clock        ; Clock       ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg3 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a3~porta_memory_reg0 ; Clock        ; Clock       ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg4 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a4~porta_memory_reg0 ; Clock        ; Clock       ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg5 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a5~porta_memory_reg0 ; Clock        ; Clock       ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg6 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a6~porta_memory_reg0 ; Clock        ; Clock       ; 0.000        ; -0.025     ; 2.854      ;
; 2.645 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg7 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a7~porta_memory_reg0 ; Clock        ; Clock       ; 0.000        ; -0.025     ; 2.854      ;
+-------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clock'                                                                                                                                                    ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                     ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------+
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_we_reg       ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_we_reg       ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; KEY[0]|combout                                                                                             ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; KEY[0]|combout                                                                                             ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; RLPM|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; RLPM|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 7.778 ; 10.000       ; 2.222          ; Port Rate        ; Clock ; Rise       ; KEY[0]                                                                                                     ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; Clock      ; 2.970  ; 2.970  ; Rise       ; Clock           ;
;  SW[0]    ; Clock      ; -0.883 ; -0.883 ; Rise       ; Clock           ;
;  SW[1]    ; Clock      ; -0.984 ; -0.984 ; Rise       ; Clock           ;
;  SW[2]    ; Clock      ; -0.566 ; -0.566 ; Rise       ; Clock           ;
;  SW[3]    ; Clock      ; -1.449 ; -1.449 ; Rise       ; Clock           ;
;  SW[4]    ; Clock      ; -1.546 ; -1.546 ; Rise       ; Clock           ;
;  SW[5]    ; Clock      ; -1.725 ; -1.725 ; Rise       ; Clock           ;
;  SW[6]    ; Clock      ; -1.220 ; -1.220 ; Rise       ; Clock           ;
;  SW[7]    ; Clock      ; -0.780 ; -0.780 ; Rise       ; Clock           ;
;  SW[11]   ; Clock      ; -0.958 ; -0.958 ; Rise       ; Clock           ;
;  SW[12]   ; Clock      ; -1.179 ; -1.179 ; Rise       ; Clock           ;
;  SW[13]   ; Clock      ; 2.603  ; 2.603  ; Rise       ; Clock           ;
;  SW[14]   ; Clock      ; 2.970  ; 2.970  ; Rise       ; Clock           ;
;  SW[15]   ; Clock      ; 2.902  ; 2.902  ; Rise       ; Clock           ;
;  SW[17]   ; Clock      ; 2.751  ; 2.751  ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; Clock      ; 1.994  ; 1.994  ; Rise       ; Clock           ;
;  SW[0]    ; Clock      ; 1.152  ; 1.152  ; Rise       ; Clock           ;
;  SW[1]    ; Clock      ; 1.253  ; 1.253  ; Rise       ; Clock           ;
;  SW[2]    ; Clock      ; 0.835  ; 0.835  ; Rise       ; Clock           ;
;  SW[3]    ; Clock      ; 1.718  ; 1.718  ; Rise       ; Clock           ;
;  SW[4]    ; Clock      ; 1.815  ; 1.815  ; Rise       ; Clock           ;
;  SW[5]    ; Clock      ; 1.994  ; 1.994  ; Rise       ; Clock           ;
;  SW[6]    ; Clock      ; 1.489  ; 1.489  ; Rise       ; Clock           ;
;  SW[7]    ; Clock      ; 1.049  ; 1.049  ; Rise       ; Clock           ;
;  SW[11]   ; Clock      ; 1.227  ; 1.227  ; Rise       ; Clock           ;
;  SW[12]   ; Clock      ; 1.448  ; 1.448  ; Rise       ; Clock           ;
;  SW[13]   ; Clock      ; -2.334 ; -2.334 ; Rise       ; Clock           ;
;  SW[14]   ; Clock      ; -2.701 ; -2.701 ; Rise       ; Clock           ;
;  SW[15]   ; Clock      ; -2.633 ; -2.633 ; Rise       ; Clock           ;
;  SW[17]   ; Clock      ; -2.482 ; -2.482 ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; Clock      ; 12.837 ; 12.837 ; Rise       ; Clock           ;
;  HEX0[0]  ; Clock      ; 12.837 ; 12.837 ; Rise       ; Clock           ;
;  HEX0[1]  ; Clock      ; 12.794 ; 12.794 ; Rise       ; Clock           ;
;  HEX0[2]  ; Clock      ; 12.792 ; 12.792 ; Rise       ; Clock           ;
;  HEX0[3]  ; Clock      ; 12.577 ; 12.577 ; Rise       ; Clock           ;
;  HEX0[4]  ; Clock      ; 12.574 ; 12.574 ; Rise       ; Clock           ;
;  HEX0[5]  ; Clock      ; 12.538 ; 12.538 ; Rise       ; Clock           ;
;  HEX0[6]  ; Clock      ; 12.563 ; 12.563 ; Rise       ; Clock           ;
; HEX1[*]   ; Clock      ; 14.648 ; 14.648 ; Rise       ; Clock           ;
;  HEX1[0]  ; Clock      ; 14.648 ; 14.648 ; Rise       ; Clock           ;
;  HEX1[1]  ; Clock      ; 14.640 ; 14.640 ; Rise       ; Clock           ;
;  HEX1[2]  ; Clock      ; 14.327 ; 14.327 ; Rise       ; Clock           ;
;  HEX1[3]  ; Clock      ; 14.460 ; 14.460 ; Rise       ; Clock           ;
;  HEX1[4]  ; Clock      ; 14.491 ; 14.491 ; Rise       ; Clock           ;
;  HEX1[5]  ; Clock      ; 14.198 ; 14.198 ; Rise       ; Clock           ;
;  HEX1[6]  ; Clock      ; 14.217 ; 14.217 ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; Clock      ; 12.250 ; 12.250 ; Rise       ; Clock           ;
;  HEX0[0]  ; Clock      ; 12.524 ; 12.524 ; Rise       ; Clock           ;
;  HEX0[1]  ; Clock      ; 12.479 ; 12.479 ; Rise       ; Clock           ;
;  HEX0[2]  ; Clock      ; 12.476 ; 12.476 ; Rise       ; Clock           ;
;  HEX0[3]  ; Clock      ; 12.264 ; 12.264 ; Rise       ; Clock           ;
;  HEX0[4]  ; Clock      ; 12.260 ; 12.260 ; Rise       ; Clock           ;
;  HEX0[5]  ; Clock      ; 12.250 ; 12.250 ; Rise       ; Clock           ;
;  HEX0[6]  ; Clock      ; 12.250 ; 12.250 ; Rise       ; Clock           ;
; HEX1[*]   ; Clock      ; 13.535 ; 13.535 ; Rise       ; Clock           ;
;  HEX1[0]  ; Clock      ; 13.983 ; 13.983 ; Rise       ; Clock           ;
;  HEX1[1]  ; Clock      ; 13.982 ; 13.982 ; Rise       ; Clock           ;
;  HEX1[2]  ; Clock      ; 13.667 ; 13.667 ; Rise       ; Clock           ;
;  HEX1[3]  ; Clock      ; 13.800 ; 13.800 ; Rise       ; Clock           ;
;  HEX1[4]  ; Clock      ; 13.828 ; 13.828 ; Rise       ; Clock           ;
;  HEX1[5]  ; Clock      ; 13.535 ; 13.535 ; Rise       ; Clock           ;
;  HEX1[6]  ; Clock      ; 13.555 ; 13.555 ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[0]      ; HEX4[0]     ; 7.098  ; 7.098  ; 7.098  ; 7.098  ;
; SW[0]      ; HEX4[1]     ; 7.121  ; 7.121  ; 7.121  ; 7.121  ;
; SW[0]      ; HEX4[2]     ;        ; 7.095  ; 7.095  ;        ;
; SW[0]      ; HEX4[3]     ; 7.384  ; 7.384  ; 7.384  ; 7.384  ;
; SW[0]      ; HEX4[4]     ; 7.408  ;        ;        ; 7.408  ;
; SW[0]      ; HEX4[5]     ; 7.402  ;        ;        ; 7.402  ;
; SW[0]      ; HEX4[6]     ; 7.412  ; 7.412  ; 7.412  ; 7.412  ;
; SW[0]      ; LEDR[0]     ; 6.050  ;        ;        ; 6.050  ;
; SW[1]      ; HEX4[0]     ; 7.283  ; 7.283  ; 7.283  ; 7.283  ;
; SW[1]      ; HEX4[1]     ; 7.315  ; 7.315  ; 7.315  ; 7.315  ;
; SW[1]      ; HEX4[2]     ; 7.316  ;        ;        ; 7.316  ;
; SW[1]      ; HEX4[3]     ; 7.582  ; 7.582  ; 7.582  ; 7.582  ;
; SW[1]      ; HEX4[4]     ;        ; 7.600  ; 7.600  ;        ;
; SW[1]      ; HEX4[5]     ; 7.596  ; 7.596  ; 7.596  ; 7.596  ;
; SW[1]      ; HEX4[6]     ; 7.606  ; 7.606  ; 7.606  ; 7.606  ;
; SW[1]      ; LEDR[1]     ; 6.561  ;        ;        ; 6.561  ;
; SW[2]      ; HEX4[0]     ; 7.152  ; 7.152  ; 7.152  ; 7.152  ;
; SW[2]      ; HEX4[1]     ; 7.180  ;        ;        ; 7.180  ;
; SW[2]      ; HEX4[2]     ; 7.180  ; 7.180  ; 7.180  ; 7.180  ;
; SW[2]      ; HEX4[3]     ; 7.446  ; 7.446  ; 7.446  ; 7.446  ;
; SW[2]      ; HEX4[4]     ; 7.466  ; 7.466  ; 7.466  ; 7.466  ;
; SW[2]      ; HEX4[5]     ; 7.460  ; 7.460  ; 7.460  ; 7.460  ;
; SW[2]      ; HEX4[6]     ; 7.470  ; 7.470  ; 7.470  ; 7.470  ;
; SW[2]      ; LEDR[2]     ; 5.260  ;        ;        ; 5.260  ;
; SW[3]      ; HEX4[0]     ; 6.468  ; 6.468  ; 6.468  ; 6.468  ;
; SW[3]      ; HEX4[1]     ; 6.470  ; 6.470  ; 6.470  ; 6.470  ;
; SW[3]      ; HEX4[2]     ; 6.470  ; 6.470  ; 6.470  ; 6.470  ;
; SW[3]      ; HEX4[3]     ; 6.741  ; 6.741  ; 6.741  ; 6.741  ;
; SW[3]      ; HEX4[4]     ;        ; 6.769  ; 6.769  ;        ;
; SW[3]      ; HEX4[5]     ; 6.759  ; 6.759  ; 6.759  ; 6.759  ;
; SW[3]      ; HEX4[6]     ; 6.769  ; 6.769  ; 6.769  ; 6.769  ;
; SW[3]      ; LEDR[3]     ; 6.566  ;        ;        ; 6.566  ;
; SW[4]      ; HEX5[0]     ; 6.921  ; 6.921  ; 6.921  ; 6.921  ;
; SW[4]      ; HEX5[1]     ; 6.893  ; 6.893  ; 6.893  ; 6.893  ;
; SW[4]      ; HEX5[2]     ;        ; 6.875  ; 6.875  ;        ;
; SW[4]      ; HEX5[3]     ; 7.214  ; 7.214  ; 7.214  ; 7.214  ;
; SW[4]      ; HEX5[4]     ; 7.369  ;        ;        ; 7.369  ;
; SW[4]      ; HEX5[5]     ; 7.206  ;        ;        ; 7.206  ;
; SW[4]      ; HEX5[6]     ; 7.224  ; 7.224  ; 7.224  ; 7.224  ;
; SW[4]      ; LEDR[4]     ; 5.336  ;        ;        ; 5.336  ;
; SW[5]      ; HEX5[0]     ; 6.906  ; 6.906  ; 6.906  ; 6.906  ;
; SW[5]      ; HEX5[1]     ; 6.879  ; 6.879  ; 6.879  ; 6.879  ;
; SW[5]      ; HEX5[2]     ; 6.888  ;        ;        ; 6.888  ;
; SW[5]      ; HEX5[3]     ; 7.204  ; 7.204  ; 7.204  ; 7.204  ;
; SW[5]      ; HEX5[4]     ;        ; 7.352  ; 7.352  ;        ;
; SW[5]      ; HEX5[5]     ; 7.191  ; 7.191  ; 7.191  ; 7.191  ;
; SW[5]      ; HEX5[6]     ; 7.210  ; 7.210  ; 7.210  ; 7.210  ;
; SW[5]      ; LEDR[5]     ; 5.758  ;        ;        ; 5.758  ;
; SW[6]      ; HEX5[0]     ; 6.326  ; 6.326  ; 6.326  ; 6.326  ;
; SW[6]      ; HEX5[1]     ; 6.299  ;        ;        ; 6.299  ;
; SW[6]      ; HEX5[2]     ; 6.295  ; 6.295  ; 6.295  ; 6.295  ;
; SW[6]      ; HEX5[3]     ; 6.621  ; 6.621  ; 6.621  ; 6.621  ;
; SW[6]      ; HEX5[4]     ; 6.762  ; 6.762  ; 6.762  ; 6.762  ;
; SW[6]      ; HEX5[5]     ; 6.598  ; 6.598  ; 6.598  ; 6.598  ;
; SW[6]      ; HEX5[6]     ; 6.617  ; 6.617  ; 6.617  ; 6.617  ;
; SW[6]      ; LEDR[6]     ; 5.485  ;        ;        ; 5.485  ;
; SW[7]      ; HEX5[0]     ; 6.813  ; 6.813  ; 6.813  ; 6.813  ;
; SW[7]      ; HEX5[1]     ; 6.786  ; 6.786  ; 6.786  ; 6.786  ;
; SW[7]      ; HEX5[2]     ; 6.793  ; 6.793  ; 6.793  ; 6.793  ;
; SW[7]      ; HEX5[3]     ; 7.110  ; 7.110  ; 7.110  ; 7.110  ;
; SW[7]      ; HEX5[4]     ;        ; 7.260  ; 7.260  ;        ;
; SW[7]      ; HEX5[5]     ; 7.097  ; 7.097  ; 7.097  ; 7.097  ;
; SW[7]      ; HEX5[6]     ; 7.115  ; 7.115  ; 7.115  ; 7.115  ;
; SW[7]      ; LEDR[7]     ; 6.335  ;        ;        ; 6.335  ;
; SW[8]      ; LEDR[8]     ; 5.924  ;        ;        ; 5.924  ;
; SW[9]      ; LEDR[9]     ; 6.266  ;        ;        ; 6.266  ;
; SW[10]     ; LEDR[10]    ; 5.736  ;        ;        ; 5.736  ;
; SW[11]     ; HEX6[0]     ; 5.109  ; 5.109  ; 5.109  ; 5.109  ;
; SW[11]     ; HEX6[1]     ; 5.118  ; 5.118  ; 5.118  ; 5.118  ;
; SW[11]     ; HEX6[2]     ;        ; 5.110  ; 5.110  ;        ;
; SW[11]     ; HEX6[3]     ; 5.664  ; 5.664  ; 5.664  ; 5.664  ;
; SW[11]     ; HEX6[4]     ; 5.684  ;        ;        ; 5.684  ;
; SW[11]     ; HEX6[5]     ; 5.659  ;        ;        ; 5.659  ;
; SW[11]     ; HEX6[6]     ; 5.638  ; 5.638  ; 5.638  ; 5.638  ;
; SW[11]     ; LEDR[11]    ; 5.693  ;        ;        ; 5.693  ;
; SW[12]     ; HEX6[0]     ; 4.995  ; 4.995  ; 4.995  ; 4.995  ;
; SW[12]     ; HEX6[1]     ; 5.005  ; 5.005  ; 5.005  ; 5.005  ;
; SW[12]     ; HEX6[2]     ; 5.000  ;        ;        ; 5.000  ;
; SW[12]     ; HEX6[3]     ; 5.551  ; 5.551  ; 5.551  ; 5.551  ;
; SW[12]     ; HEX6[4]     ;        ; 5.569  ; 5.569  ;        ;
; SW[12]     ; HEX6[5]     ; 5.546  ; 5.546  ; 5.546  ; 5.546  ;
; SW[12]     ; HEX6[6]     ; 5.525  ; 5.525  ; 5.525  ; 5.525  ;
; SW[12]     ; LEDR[12]    ; 5.985  ;        ;        ; 5.985  ;
; SW[13]     ; HEX6[0]     ; 9.558  ; 9.558  ; 9.558  ; 9.558  ;
; SW[13]     ; HEX6[1]     ; 9.556  ;        ;        ; 9.556  ;
; SW[13]     ; HEX6[2]     ; 9.562  ; 9.562  ; 9.562  ; 9.562  ;
; SW[13]     ; HEX6[3]     ; 10.109 ; 10.109 ; 10.109 ; 10.109 ;
; SW[13]     ; HEX6[4]     ; 10.119 ; 10.119 ; 10.119 ; 10.119 ;
; SW[13]     ; HEX6[5]     ; 10.103 ; 10.103 ; 10.103 ; 10.103 ;
; SW[13]     ; HEX6[6]     ; 10.076 ; 10.076 ; 10.076 ; 10.076 ;
; SW[13]     ; LEDR[13]    ; 9.660  ;        ;        ; 9.660  ;
; SW[14]     ; HEX6[0]     ; 9.583  ; 9.583  ; 9.583  ; 9.583  ;
; SW[14]     ; HEX6[1]     ; 9.578  ; 9.578  ; 9.578  ; 9.578  ;
; SW[14]     ; HEX6[2]     ; 9.586  ; 9.586  ; 9.586  ; 9.586  ;
; SW[14]     ; HEX6[3]     ; 10.110 ; 10.110 ; 10.110 ; 10.110 ;
; SW[14]     ; HEX6[4]     ;        ; 10.148 ; 10.148 ;        ;
; SW[14]     ; HEX6[5]     ; 10.129 ; 10.129 ; 10.129 ; 10.129 ;
; SW[14]     ; HEX6[6]     ; 10.100 ; 10.100 ; 10.100 ; 10.100 ;
; SW[14]     ; LEDR[14]    ; 9.708  ;        ;        ; 9.708  ;
; SW[15]     ; HEX7[0]     ; 9.385  ;        ;        ; 9.385  ;
; SW[15]     ; HEX7[3]     ; 9.355  ;        ;        ; 9.355  ;
; SW[15]     ; HEX7[4]     ; 9.355  ;        ;        ; 9.355  ;
; SW[15]     ; HEX7[5]     ; 9.106  ;        ;        ; 9.106  ;
; SW[15]     ; LEDR[15]    ; 9.504  ;        ;        ; 9.504  ;
; SW[16]     ; LEDR[16]    ; 9.926  ;        ;        ; 9.926  ;
; SW[17]     ; LEDG[0]     ; 10.157 ;        ;        ; 10.157 ;
; SW[17]     ; LEDR[17]    ; 9.878  ;        ;        ; 9.878  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[0]      ; HEX4[0]     ; 7.098  ; 7.098  ; 7.098  ; 7.098  ;
; SW[0]      ; HEX4[1]     ; 7.121  ; 7.121  ; 7.121  ; 7.121  ;
; SW[0]      ; HEX4[2]     ;        ; 7.095  ; 7.095  ;        ;
; SW[0]      ; HEX4[3]     ; 7.384  ; 7.384  ; 7.384  ; 7.384  ;
; SW[0]      ; HEX4[4]     ; 7.408  ;        ;        ; 7.408  ;
; SW[0]      ; HEX4[5]     ; 7.402  ;        ;        ; 7.402  ;
; SW[0]      ; HEX4[6]     ; 7.412  ; 7.412  ; 7.412  ; 7.412  ;
; SW[0]      ; LEDR[0]     ; 6.050  ;        ;        ; 6.050  ;
; SW[1]      ; HEX4[0]     ; 7.283  ; 7.283  ; 7.283  ; 7.283  ;
; SW[1]      ; HEX4[1]     ; 7.315  ; 7.315  ; 7.315  ; 7.315  ;
; SW[1]      ; HEX4[2]     ; 7.316  ;        ;        ; 7.316  ;
; SW[1]      ; HEX4[3]     ; 7.582  ; 7.582  ; 7.582  ; 7.582  ;
; SW[1]      ; HEX4[4]     ;        ; 7.600  ; 7.600  ;        ;
; SW[1]      ; HEX4[5]     ; 7.596  ; 7.596  ; 7.596  ; 7.596  ;
; SW[1]      ; HEX4[6]     ; 7.606  ; 7.606  ; 7.606  ; 7.606  ;
; SW[1]      ; LEDR[1]     ; 6.561  ;        ;        ; 6.561  ;
; SW[2]      ; HEX4[0]     ; 7.152  ; 7.152  ; 7.152  ; 7.152  ;
; SW[2]      ; HEX4[1]     ; 7.180  ;        ;        ; 7.180  ;
; SW[2]      ; HEX4[2]     ; 7.180  ; 7.180  ; 7.180  ; 7.180  ;
; SW[2]      ; HEX4[3]     ; 7.446  ; 7.446  ; 7.446  ; 7.446  ;
; SW[2]      ; HEX4[4]     ; 7.466  ; 7.466  ; 7.466  ; 7.466  ;
; SW[2]      ; HEX4[5]     ; 7.460  ; 7.460  ; 7.460  ; 7.460  ;
; SW[2]      ; HEX4[6]     ; 7.470  ; 7.470  ; 7.470  ; 7.470  ;
; SW[2]      ; LEDR[2]     ; 5.260  ;        ;        ; 5.260  ;
; SW[3]      ; HEX4[0]     ; 6.468  ; 6.468  ; 6.468  ; 6.468  ;
; SW[3]      ; HEX4[1]     ; 6.470  ; 6.470  ; 6.470  ; 6.470  ;
; SW[3]      ; HEX4[2]     ; 6.470  ; 6.470  ; 6.470  ; 6.470  ;
; SW[3]      ; HEX4[3]     ; 6.741  ; 6.741  ; 6.741  ; 6.741  ;
; SW[3]      ; HEX4[4]     ;        ; 6.769  ; 6.769  ;        ;
; SW[3]      ; HEX4[5]     ; 6.759  ; 6.759  ; 6.759  ; 6.759  ;
; SW[3]      ; HEX4[6]     ; 6.769  ; 6.769  ; 6.769  ; 6.769  ;
; SW[3]      ; LEDR[3]     ; 6.566  ;        ;        ; 6.566  ;
; SW[4]      ; HEX5[0]     ; 6.921  ; 6.921  ; 6.921  ; 6.921  ;
; SW[4]      ; HEX5[1]     ; 6.893  ; 6.893  ; 6.893  ; 6.893  ;
; SW[4]      ; HEX5[2]     ;        ; 6.875  ; 6.875  ;        ;
; SW[4]      ; HEX5[3]     ; 7.214  ; 7.214  ; 7.214  ; 7.214  ;
; SW[4]      ; HEX5[4]     ; 7.369  ;        ;        ; 7.369  ;
; SW[4]      ; HEX5[5]     ; 7.206  ;        ;        ; 7.206  ;
; SW[4]      ; HEX5[6]     ; 7.224  ; 7.224  ; 7.224  ; 7.224  ;
; SW[4]      ; LEDR[4]     ; 5.336  ;        ;        ; 5.336  ;
; SW[5]      ; HEX5[0]     ; 6.906  ; 6.906  ; 6.906  ; 6.906  ;
; SW[5]      ; HEX5[1]     ; 6.879  ; 6.879  ; 6.879  ; 6.879  ;
; SW[5]      ; HEX5[2]     ; 6.888  ;        ;        ; 6.888  ;
; SW[5]      ; HEX5[3]     ; 7.204  ; 7.204  ; 7.204  ; 7.204  ;
; SW[5]      ; HEX5[4]     ;        ; 7.352  ; 7.352  ;        ;
; SW[5]      ; HEX5[5]     ; 7.191  ; 7.191  ; 7.191  ; 7.191  ;
; SW[5]      ; HEX5[6]     ; 7.210  ; 7.210  ; 7.210  ; 7.210  ;
; SW[5]      ; LEDR[5]     ; 5.758  ;        ;        ; 5.758  ;
; SW[6]      ; HEX5[0]     ; 6.326  ; 6.326  ; 6.326  ; 6.326  ;
; SW[6]      ; HEX5[1]     ; 6.299  ;        ;        ; 6.299  ;
; SW[6]      ; HEX5[2]     ; 6.295  ; 6.295  ; 6.295  ; 6.295  ;
; SW[6]      ; HEX5[3]     ; 6.621  ; 6.621  ; 6.621  ; 6.621  ;
; SW[6]      ; HEX5[4]     ; 6.762  ; 6.762  ; 6.762  ; 6.762  ;
; SW[6]      ; HEX5[5]     ; 6.598  ; 6.598  ; 6.598  ; 6.598  ;
; SW[6]      ; HEX5[6]     ; 6.617  ; 6.617  ; 6.617  ; 6.617  ;
; SW[6]      ; LEDR[6]     ; 5.485  ;        ;        ; 5.485  ;
; SW[7]      ; HEX5[0]     ; 6.813  ; 6.813  ; 6.813  ; 6.813  ;
; SW[7]      ; HEX5[1]     ; 6.786  ; 6.786  ; 6.786  ; 6.786  ;
; SW[7]      ; HEX5[2]     ; 6.793  ; 6.793  ; 6.793  ; 6.793  ;
; SW[7]      ; HEX5[3]     ; 7.110  ; 7.110  ; 7.110  ; 7.110  ;
; SW[7]      ; HEX5[4]     ;        ; 7.260  ; 7.260  ;        ;
; SW[7]      ; HEX5[5]     ; 7.097  ; 7.097  ; 7.097  ; 7.097  ;
; SW[7]      ; HEX5[6]     ; 7.115  ; 7.115  ; 7.115  ; 7.115  ;
; SW[7]      ; LEDR[7]     ; 6.335  ;        ;        ; 6.335  ;
; SW[8]      ; LEDR[8]     ; 5.924  ;        ;        ; 5.924  ;
; SW[9]      ; LEDR[9]     ; 6.266  ;        ;        ; 6.266  ;
; SW[10]     ; LEDR[10]    ; 5.736  ;        ;        ; 5.736  ;
; SW[11]     ; HEX6[0]     ; 5.109  ; 5.109  ; 5.109  ; 5.109  ;
; SW[11]     ; HEX6[1]     ; 5.118  ; 5.118  ; 5.118  ; 5.118  ;
; SW[11]     ; HEX6[2]     ;        ; 5.110  ; 5.110  ;        ;
; SW[11]     ; HEX6[3]     ; 5.664  ; 5.664  ; 5.664  ; 5.664  ;
; SW[11]     ; HEX6[4]     ; 5.684  ;        ;        ; 5.684  ;
; SW[11]     ; HEX6[5]     ; 5.659  ;        ;        ; 5.659  ;
; SW[11]     ; HEX6[6]     ; 5.638  ; 5.638  ; 5.638  ; 5.638  ;
; SW[11]     ; LEDR[11]    ; 5.693  ;        ;        ; 5.693  ;
; SW[12]     ; HEX6[0]     ; 4.995  ; 4.995  ; 4.995  ; 4.995  ;
; SW[12]     ; HEX6[1]     ; 5.005  ; 5.005  ; 5.005  ; 5.005  ;
; SW[12]     ; HEX6[2]     ; 5.000  ;        ;        ; 5.000  ;
; SW[12]     ; HEX6[3]     ; 5.551  ; 5.551  ; 5.551  ; 5.551  ;
; SW[12]     ; HEX6[4]     ;        ; 5.569  ; 5.569  ;        ;
; SW[12]     ; HEX6[5]     ; 5.546  ; 5.546  ; 5.546  ; 5.546  ;
; SW[12]     ; HEX6[6]     ; 5.525  ; 5.525  ; 5.525  ; 5.525  ;
; SW[12]     ; LEDR[12]    ; 5.985  ;        ;        ; 5.985  ;
; SW[13]     ; HEX6[0]     ; 9.558  ; 9.558  ; 9.558  ; 9.558  ;
; SW[13]     ; HEX6[1]     ; 9.556  ;        ;        ; 9.556  ;
; SW[13]     ; HEX6[2]     ; 9.562  ; 9.562  ; 9.562  ; 9.562  ;
; SW[13]     ; HEX6[3]     ; 10.109 ; 10.109 ; 10.109 ; 10.109 ;
; SW[13]     ; HEX6[4]     ; 10.119 ; 10.119 ; 10.119 ; 10.119 ;
; SW[13]     ; HEX6[5]     ; 10.103 ; 10.103 ; 10.103 ; 10.103 ;
; SW[13]     ; HEX6[6]     ; 10.076 ; 10.076 ; 10.076 ; 10.076 ;
; SW[13]     ; LEDR[13]    ; 9.660  ;        ;        ; 9.660  ;
; SW[14]     ; HEX6[0]     ; 9.583  ; 9.583  ; 9.583  ; 9.583  ;
; SW[14]     ; HEX6[1]     ; 9.578  ; 9.578  ; 9.578  ; 9.578  ;
; SW[14]     ; HEX6[2]     ; 9.586  ; 9.586  ; 9.586  ; 9.586  ;
; SW[14]     ; HEX6[3]     ; 10.110 ; 10.110 ; 10.110 ; 10.110 ;
; SW[14]     ; HEX6[4]     ;        ; 10.148 ; 10.148 ;        ;
; SW[14]     ; HEX6[5]     ; 10.129 ; 10.129 ; 10.129 ; 10.129 ;
; SW[14]     ; HEX6[6]     ; 10.100 ; 10.100 ; 10.100 ; 10.100 ;
; SW[14]     ; LEDR[14]    ; 9.708  ;        ;        ; 9.708  ;
; SW[15]     ; HEX7[0]     ; 9.385  ;        ;        ; 9.385  ;
; SW[15]     ; HEX7[3]     ; 9.355  ;        ;        ; 9.355  ;
; SW[15]     ; HEX7[4]     ; 9.355  ;        ;        ; 9.355  ;
; SW[15]     ; HEX7[5]     ; 9.106  ;        ;        ; 9.106  ;
; SW[15]     ; LEDR[15]    ; 9.504  ;        ;        ; 9.504  ;
; SW[16]     ; LEDR[16]    ; 9.926  ;        ;        ; 9.926  ;
; SW[17]     ; LEDG[0]     ; 10.157 ;        ;        ; 10.157 ;
; SW[17]     ; LEDR[17]    ; 9.878  ;        ;        ; 9.878  ;
+------------+-------------+--------+--------+--------+--------+


+-------------------------------+
; Fast Model Setup Summary      ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 7.540 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clock ; 2.321 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; Clock ; 2.500 ; 0.000                  ;
+-------+-------+------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clock'                                                                                                                                                                                                                                                                           ;
+-------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                 ; To Node                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 7.540 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg0 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_memory_reg0 ; Clock        ; Clock       ; 10.000       ; -0.017     ; 2.442      ;
; 7.540 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg1 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a1~porta_memory_reg0 ; Clock        ; Clock       ; 10.000       ; -0.017     ; 2.442      ;
; 7.540 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg2 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a2~porta_memory_reg0 ; Clock        ; Clock       ; 10.000       ; -0.017     ; 2.442      ;
; 7.540 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg3 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a3~porta_memory_reg0 ; Clock        ; Clock       ; 10.000       ; -0.017     ; 2.442      ;
; 7.540 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg4 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a4~porta_memory_reg0 ; Clock        ; Clock       ; 10.000       ; -0.017     ; 2.442      ;
; 7.540 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg5 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a5~porta_memory_reg0 ; Clock        ; Clock       ; 10.000       ; -0.017     ; 2.442      ;
; 7.540 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg6 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a6~porta_memory_reg0 ; Clock        ; Clock       ; 10.000       ; -0.017     ; 2.442      ;
; 7.540 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg7 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a7~porta_memory_reg0 ; Clock        ; Clock       ; 10.000       ; -0.017     ; 2.442      ;
+-------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clock'                                                                                                                                                                                                                                                                            ;
+-------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                 ; To Node                                                                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.321 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg0 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_memory_reg0 ; Clock        ; Clock       ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg1 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a1~porta_memory_reg0 ; Clock        ; Clock       ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg2 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a2~porta_memory_reg0 ; Clock        ; Clock       ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg3 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a3~porta_memory_reg0 ; Clock        ; Clock       ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg4 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a4~porta_memory_reg0 ; Clock        ; Clock       ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg5 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a5~porta_memory_reg0 ; Clock        ; Clock       ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg6 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a6~porta_memory_reg0 ; Clock        ; Clock       ; 0.000        ; -0.017     ; 2.442      ;
; 2.321 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg7 ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a7~porta_memory_reg0 ; Clock        ; Clock       ; 0.000        ; -0.017     ; 2.442      ;
+-------+-----------------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clock'                                                                                                                                                    ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                     ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------+
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_address_reg1 ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_address_reg2 ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_address_reg3 ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_address_reg4 ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_we_reg       ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a0~porta_we_reg       ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; 2.500 ; 5.000        ; 2.500          ; High Pulse Width ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 2.500 ; 5.000        ; 2.500          ; Low Pulse Width  ; Clock ; Rise       ; ramlpm:RLPM|altsyncram:altsyncram_component|altsyncram_dlc1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; KEY[0]|combout                                                                                             ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; KEY[0]|combout                                                                                             ;
; 5.000 ; 5.000        ; 0.000          ; High Pulse Width ; Clock ; Rise       ; RLPM|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 5.000 ; 5.000        ; 0.000          ; Low Pulse Width  ; Clock ; Rise       ; RLPM|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 7.778 ; 10.000       ; 2.222          ; Port Rate        ; Clock ; Rise       ; KEY[0]                                                                                                     ;
+-------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; Clock      ; 1.787  ; 1.787  ; Rise       ; Clock           ;
;  SW[0]    ; Clock      ; -0.577 ; -0.577 ; Rise       ; Clock           ;
;  SW[1]    ; Clock      ; -0.638 ; -0.638 ; Rise       ; Clock           ;
;  SW[2]    ; Clock      ; -0.424 ; -0.424 ; Rise       ; Clock           ;
;  SW[3]    ; Clock      ; -0.902 ; -0.902 ; Rise       ; Clock           ;
;  SW[4]    ; Clock      ; -0.962 ; -0.962 ; Rise       ; Clock           ;
;  SW[5]    ; Clock      ; -1.073 ; -1.073 ; Rise       ; Clock           ;
;  SW[6]    ; Clock      ; -0.757 ; -0.757 ; Rise       ; Clock           ;
;  SW[7]    ; Clock      ; -0.510 ; -0.510 ; Rise       ; Clock           ;
;  SW[11]   ; Clock      ; -0.621 ; -0.621 ; Rise       ; Clock           ;
;  SW[12]   ; Clock      ; -0.714 ; -0.714 ; Rise       ; Clock           ;
;  SW[13]   ; Clock      ; 1.586  ; 1.586  ; Rise       ; Clock           ;
;  SW[14]   ; Clock      ; 1.787  ; 1.787  ; Rise       ; Clock           ;
;  SW[15]   ; Clock      ; 1.735  ; 1.735  ; Rise       ; Clock           ;
;  SW[17]   ; Clock      ; 1.659  ; 1.659  ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; Clock      ; 1.212  ; 1.212  ; Rise       ; Clock           ;
;  SW[0]    ; Clock      ; 0.716  ; 0.716  ; Rise       ; Clock           ;
;  SW[1]    ; Clock      ; 0.777  ; 0.777  ; Rise       ; Clock           ;
;  SW[2]    ; Clock      ; 0.563  ; 0.563  ; Rise       ; Clock           ;
;  SW[3]    ; Clock      ; 1.041  ; 1.041  ; Rise       ; Clock           ;
;  SW[4]    ; Clock      ; 1.101  ; 1.101  ; Rise       ; Clock           ;
;  SW[5]    ; Clock      ; 1.212  ; 1.212  ; Rise       ; Clock           ;
;  SW[6]    ; Clock      ; 0.896  ; 0.896  ; Rise       ; Clock           ;
;  SW[7]    ; Clock      ; 0.649  ; 0.649  ; Rise       ; Clock           ;
;  SW[11]   ; Clock      ; 0.760  ; 0.760  ; Rise       ; Clock           ;
;  SW[12]   ; Clock      ; 0.853  ; 0.853  ; Rise       ; Clock           ;
;  SW[13]   ; Clock      ; -1.447 ; -1.447 ; Rise       ; Clock           ;
;  SW[14]   ; Clock      ; -1.648 ; -1.648 ; Rise       ; Clock           ;
;  SW[15]   ; Clock      ; -1.596 ; -1.596 ; Rise       ; Clock           ;
;  SW[17]   ; Clock      ; -1.520 ; -1.520 ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; Clock      ; 7.151 ; 7.151 ; Rise       ; Clock           ;
;  HEX0[0]  ; Clock      ; 7.151 ; 7.151 ; Rise       ; Clock           ;
;  HEX0[1]  ; Clock      ; 7.114 ; 7.114 ; Rise       ; Clock           ;
;  HEX0[2]  ; Clock      ; 7.122 ; 7.122 ; Rise       ; Clock           ;
;  HEX0[3]  ; Clock      ; 7.027 ; 7.027 ; Rise       ; Clock           ;
;  HEX0[4]  ; Clock      ; 7.025 ; 7.025 ; Rise       ; Clock           ;
;  HEX0[5]  ; Clock      ; 7.015 ; 7.015 ; Rise       ; Clock           ;
;  HEX0[6]  ; Clock      ; 7.015 ; 7.015 ; Rise       ; Clock           ;
; HEX1[*]   ; Clock      ; 7.955 ; 7.955 ; Rise       ; Clock           ;
;  HEX1[0]  ; Clock      ; 7.955 ; 7.955 ; Rise       ; Clock           ;
;  HEX1[1]  ; Clock      ; 7.948 ; 7.948 ; Rise       ; Clock           ;
;  HEX1[2]  ; Clock      ; 7.764 ; 7.764 ; Rise       ; Clock           ;
;  HEX1[3]  ; Clock      ; 7.809 ; 7.809 ; Rise       ; Clock           ;
;  HEX1[4]  ; Clock      ; 7.836 ; 7.836 ; Rise       ; Clock           ;
;  HEX1[5]  ; Clock      ; 7.708 ; 7.708 ; Rise       ; Clock           ;
;  HEX1[6]  ; Clock      ; 7.720 ; 7.720 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; Clock      ; 6.871 ; 6.871 ; Rise       ; Clock           ;
;  HEX0[0]  ; Clock      ; 7.007 ; 7.007 ; Rise       ; Clock           ;
;  HEX0[1]  ; Clock      ; 6.969 ; 6.969 ; Rise       ; Clock           ;
;  HEX0[2]  ; Clock      ; 6.969 ; 6.969 ; Rise       ; Clock           ;
;  HEX0[3]  ; Clock      ; 6.883 ; 6.883 ; Rise       ; Clock           ;
;  HEX0[4]  ; Clock      ; 6.880 ; 6.880 ; Rise       ; Clock           ;
;  HEX0[5]  ; Clock      ; 6.871 ; 6.871 ; Rise       ; Clock           ;
;  HEX0[6]  ; Clock      ; 6.871 ; 6.871 ; Rise       ; Clock           ;
; HEX1[*]   ; Clock      ; 7.425 ; 7.425 ; Rise       ; Clock           ;
;  HEX1[0]  ; Clock      ; 7.680 ; 7.680 ; Rise       ; Clock           ;
;  HEX1[1]  ; Clock      ; 7.675 ; 7.675 ; Rise       ; Clock           ;
;  HEX1[2]  ; Clock      ; 7.484 ; 7.484 ; Rise       ; Clock           ;
;  HEX1[3]  ; Clock      ; 7.531 ; 7.531 ; Rise       ; Clock           ;
;  HEX1[4]  ; Clock      ; 7.561 ; 7.561 ; Rise       ; Clock           ;
;  HEX1[5]  ; Clock      ; 7.425 ; 7.425 ; Rise       ; Clock           ;
;  HEX1[6]  ; Clock      ; 7.440 ; 7.440 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; HEX4[0]     ; 3.732 ; 3.732 ; 3.732 ; 3.732 ;
; SW[0]      ; HEX4[1]     ; 3.752 ; 3.752 ; 3.752 ; 3.752 ;
; SW[0]      ; HEX4[2]     ;       ; 3.752 ; 3.752 ;       ;
; SW[0]      ; HEX4[3]     ; 3.858 ; 3.858 ; 3.858 ; 3.858 ;
; SW[0]      ; HEX4[4]     ; 3.876 ;       ;       ; 3.876 ;
; SW[0]      ; HEX4[5]     ; 3.880 ;       ;       ; 3.880 ;
; SW[0]      ; HEX4[6]     ; 3.885 ; 3.885 ; 3.885 ; 3.885 ;
; SW[0]      ; LEDR[0]     ; 3.306 ;       ;       ; 3.306 ;
; SW[1]      ; HEX4[0]     ; 3.795 ; 3.795 ; 3.795 ; 3.795 ;
; SW[1]      ; HEX4[1]     ; 3.822 ; 3.822 ; 3.822 ; 3.822 ;
; SW[1]      ; HEX4[2]     ; 3.822 ;       ;       ; 3.822 ;
; SW[1]      ; HEX4[3]     ; 3.927 ; 3.927 ; 3.927 ; 3.927 ;
; SW[1]      ; HEX4[4]     ;       ; 3.945 ; 3.945 ;       ;
; SW[1]      ; HEX4[5]     ; 3.945 ; 3.945 ; 3.945 ; 3.945 ;
; SW[1]      ; HEX4[6]     ; 3.955 ; 3.955 ; 3.955 ; 3.955 ;
; SW[1]      ; LEDR[1]     ; 3.576 ;       ;       ; 3.576 ;
; SW[2]      ; HEX4[0]     ; 3.762 ; 3.762 ; 3.762 ; 3.762 ;
; SW[2]      ; HEX4[1]     ; 3.787 ;       ;       ; 3.787 ;
; SW[2]      ; HEX4[2]     ; 3.787 ; 3.787 ; 3.787 ; 3.787 ;
; SW[2]      ; HEX4[3]     ; 3.892 ; 3.892 ; 3.892 ; 3.892 ;
; SW[2]      ; HEX4[4]     ; 3.910 ; 3.910 ; 3.910 ; 3.910 ;
; SW[2]      ; HEX4[5]     ; 3.909 ; 3.909 ; 3.909 ; 3.909 ;
; SW[2]      ; HEX4[6]     ; 3.919 ; 3.919 ; 3.919 ; 3.919 ;
; SW[2]      ; LEDR[2]     ; 2.886 ;       ;       ; 2.886 ;
; SW[3]      ; HEX4[0]     ; 3.405 ; 3.405 ; 3.405 ; 3.405 ;
; SW[3]      ; HEX4[1]     ; 3.406 ; 3.406 ; 3.406 ; 3.406 ;
; SW[3]      ; HEX4[2]     ; 3.409 ; 3.409 ; 3.409 ; 3.409 ;
; SW[3]      ; HEX4[3]     ; 3.516 ; 3.516 ; 3.516 ; 3.516 ;
; SW[3]      ; HEX4[4]     ;       ; 3.542 ; 3.542 ;       ;
; SW[3]      ; HEX4[5]     ; 3.537 ; 3.537 ; 3.537 ; 3.537 ;
; SW[3]      ; HEX4[6]     ; 3.547 ; 3.547 ; 3.547 ; 3.547 ;
; SW[3]      ; LEDR[3]     ; 3.580 ;       ;       ; 3.580 ;
; SW[4]      ; HEX5[0]     ; 3.622 ; 3.622 ; 3.622 ; 3.622 ;
; SW[4]      ; HEX5[1]     ; 3.592 ; 3.592 ; 3.592 ; 3.592 ;
; SW[4]      ; HEX5[2]     ;       ; 3.602 ; 3.602 ;       ;
; SW[4]      ; HEX5[3]     ; 3.752 ; 3.752 ; 3.752 ; 3.752 ;
; SW[4]      ; HEX5[4]     ; 3.815 ;       ;       ; 3.815 ;
; SW[4]      ; HEX5[5]     ; 3.747 ;       ;       ; 3.747 ;
; SW[4]      ; HEX5[6]     ; 3.759 ; 3.759 ; 3.759 ; 3.759 ;
; SW[4]      ; LEDR[4]     ; 2.898 ;       ;       ; 2.898 ;
; SW[5]      ; HEX5[0]     ; 3.639 ; 3.639 ; 3.639 ; 3.639 ;
; SW[5]      ; HEX5[1]     ; 3.609 ; 3.609 ; 3.609 ; 3.609 ;
; SW[5]      ; HEX5[2]     ; 3.618 ;       ;       ; 3.618 ;
; SW[5]      ; HEX5[3]     ; 3.769 ; 3.769 ; 3.769 ; 3.769 ;
; SW[5]      ; HEX5[4]     ;       ; 3.832 ; 3.832 ;       ;
; SW[5]      ; HEX5[5]     ; 3.757 ; 3.757 ; 3.757 ; 3.757 ;
; SW[5]      ; HEX5[6]     ; 3.775 ; 3.775 ; 3.775 ; 3.775 ;
; SW[5]      ; LEDR[5]     ; 3.116 ;       ;       ; 3.116 ;
; SW[6]      ; HEX5[0]     ; 3.344 ; 3.344 ; 3.344 ; 3.344 ;
; SW[6]      ; HEX5[1]     ; 3.315 ;       ;       ; 3.315 ;
; SW[6]      ; HEX5[2]     ; 3.311 ; 3.311 ; 3.311 ; 3.311 ;
; SW[6]      ; HEX5[3]     ; 3.474 ; 3.474 ; 3.474 ; 3.474 ;
; SW[6]      ; HEX5[4]     ; 3.528 ; 3.528 ; 3.528 ; 3.528 ;
; SW[6]      ; HEX5[5]     ; 3.453 ; 3.453 ; 3.453 ; 3.453 ;
; SW[6]      ; HEX5[6]     ; 3.469 ; 3.469 ; 3.469 ; 3.469 ;
; SW[6]      ; LEDR[6]     ; 2.979 ;       ;       ; 2.979 ;
; SW[7]      ; HEX5[0]     ; 3.614 ; 3.614 ; 3.614 ; 3.614 ;
; SW[7]      ; HEX5[1]     ; 3.585 ; 3.585 ; 3.585 ; 3.585 ;
; SW[7]      ; HEX5[2]     ; 3.596 ; 3.596 ; 3.596 ; 3.596 ;
; SW[7]      ; HEX5[3]     ; 3.744 ; 3.744 ; 3.744 ; 3.744 ;
; SW[7]      ; HEX5[4]     ;       ; 3.806 ; 3.806 ;       ;
; SW[7]      ; HEX5[5]     ; 3.732 ; 3.732 ; 3.732 ; 3.732 ;
; SW[7]      ; HEX5[6]     ; 3.751 ; 3.751 ; 3.751 ; 3.751 ;
; SW[7]      ; LEDR[7]     ; 3.487 ;       ;       ; 3.487 ;
; SW[8]      ; LEDR[8]     ; 3.264 ;       ;       ; 3.264 ;
; SW[9]      ; LEDR[9]     ; 3.437 ;       ;       ; 3.437 ;
; SW[10]     ; LEDR[10]    ; 3.153 ;       ;       ; 3.153 ;
; SW[11]     ; HEX6[0]     ; 2.680 ; 2.680 ; 2.680 ; 2.680 ;
; SW[11]     ; HEX6[1]     ; 2.685 ; 2.685 ; 2.685 ; 2.685 ;
; SW[11]     ; HEX6[2]     ;       ; 2.676 ; 2.676 ;       ;
; SW[11]     ; HEX6[3]     ; 2.961 ; 2.961 ; 2.961 ; 2.961 ;
; SW[11]     ; HEX6[4]     ; 2.976 ;       ;       ; 2.976 ;
; SW[11]     ; HEX6[5]     ; 2.951 ;       ;       ; 2.951 ;
; SW[11]     ; HEX6[6]     ; 2.943 ; 2.943 ; 2.943 ; 2.943 ;
; SW[11]     ; LEDR[11]    ; 3.121 ;       ;       ; 3.121 ;
; SW[12]     ; HEX6[0]     ; 2.632 ; 2.632 ; 2.632 ; 2.632 ;
; SW[12]     ; HEX6[1]     ; 2.640 ; 2.640 ; 2.640 ; 2.640 ;
; SW[12]     ; HEX6[2]     ; 2.634 ;       ;       ; 2.634 ;
; SW[12]     ; HEX6[3]     ; 2.918 ; 2.918 ; 2.918 ; 2.918 ;
; SW[12]     ; HEX6[4]     ;       ; 2.928 ; 2.928 ;       ;
; SW[12]     ; HEX6[5]     ; 2.908 ; 2.908 ; 2.908 ; 2.908 ;
; SW[12]     ; HEX6[6]     ; 2.900 ; 2.900 ; 2.900 ; 2.900 ;
; SW[12]     ; LEDR[12]    ; 3.268 ;       ;       ; 3.268 ;
; SW[13]     ; HEX6[0]     ; 5.358 ; 5.358 ; 5.358 ; 5.358 ;
; SW[13]     ; HEX6[1]     ; 5.354 ;       ;       ; 5.354 ;
; SW[13]     ; HEX6[2]     ; 5.357 ; 5.357 ; 5.357 ; 5.357 ;
; SW[13]     ; HEX6[3]     ; 5.643 ; 5.643 ; 5.643 ; 5.643 ;
; SW[13]     ; HEX6[4]     ; 5.642 ; 5.642 ; 5.642 ; 5.642 ;
; SW[13]     ; HEX6[5]     ; 5.627 ; 5.627 ; 5.627 ; 5.627 ;
; SW[13]     ; HEX6[6]     ; 5.611 ; 5.611 ; 5.611 ; 5.611 ;
; SW[13]     ; LEDR[13]    ; 5.554 ;       ;       ; 5.554 ;
; SW[14]     ; HEX6[0]     ; 5.366 ; 5.366 ; 5.366 ; 5.366 ;
; SW[14]     ; HEX6[1]     ; 5.353 ; 5.353 ; 5.353 ; 5.353 ;
; SW[14]     ; HEX6[2]     ; 5.360 ; 5.360 ; 5.360 ; 5.360 ;
; SW[14]     ; HEX6[3]     ; 5.644 ; 5.644 ; 5.644 ; 5.644 ;
; SW[14]     ; HEX6[4]     ;       ; 5.646 ; 5.646 ;       ;
; SW[14]     ; HEX6[5]     ; 5.631 ; 5.631 ; 5.631 ; 5.631 ;
; SW[14]     ; HEX6[6]     ; 5.614 ; 5.614 ; 5.614 ; 5.614 ;
; SW[14]     ; LEDR[14]    ; 5.591 ;       ;       ; 5.591 ;
; SW[15]     ; HEX7[0]     ; 5.350 ;       ;       ; 5.350 ;
; SW[15]     ; HEX7[3]     ; 5.320 ;       ;       ; 5.320 ;
; SW[15]     ; HEX7[4]     ; 5.320 ;       ;       ; 5.320 ;
; SW[15]     ; HEX7[5]     ; 5.228 ;       ;       ; 5.228 ;
; SW[15]     ; LEDR[15]    ; 5.525 ;       ;       ; 5.525 ;
; SW[16]     ; LEDR[16]    ; 5.687 ;       ;       ; 5.687 ;
; SW[17]     ; LEDG[0]     ; 5.842 ;       ;       ; 5.842 ;
; SW[17]     ; LEDR[17]    ; 5.656 ;       ;       ; 5.656 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; HEX4[0]     ; 3.732 ; 3.732 ; 3.732 ; 3.732 ;
; SW[0]      ; HEX4[1]     ; 3.752 ; 3.752 ; 3.752 ; 3.752 ;
; SW[0]      ; HEX4[2]     ;       ; 3.752 ; 3.752 ;       ;
; SW[0]      ; HEX4[3]     ; 3.858 ; 3.858 ; 3.858 ; 3.858 ;
; SW[0]      ; HEX4[4]     ; 3.876 ;       ;       ; 3.876 ;
; SW[0]      ; HEX4[5]     ; 3.880 ;       ;       ; 3.880 ;
; SW[0]      ; HEX4[6]     ; 3.885 ; 3.885 ; 3.885 ; 3.885 ;
; SW[0]      ; LEDR[0]     ; 3.306 ;       ;       ; 3.306 ;
; SW[1]      ; HEX4[0]     ; 3.795 ; 3.795 ; 3.795 ; 3.795 ;
; SW[1]      ; HEX4[1]     ; 3.822 ; 3.822 ; 3.822 ; 3.822 ;
; SW[1]      ; HEX4[2]     ; 3.822 ;       ;       ; 3.822 ;
; SW[1]      ; HEX4[3]     ; 3.927 ; 3.927 ; 3.927 ; 3.927 ;
; SW[1]      ; HEX4[4]     ;       ; 3.945 ; 3.945 ;       ;
; SW[1]      ; HEX4[5]     ; 3.945 ; 3.945 ; 3.945 ; 3.945 ;
; SW[1]      ; HEX4[6]     ; 3.955 ; 3.955 ; 3.955 ; 3.955 ;
; SW[1]      ; LEDR[1]     ; 3.576 ;       ;       ; 3.576 ;
; SW[2]      ; HEX4[0]     ; 3.762 ; 3.762 ; 3.762 ; 3.762 ;
; SW[2]      ; HEX4[1]     ; 3.787 ;       ;       ; 3.787 ;
; SW[2]      ; HEX4[2]     ; 3.787 ; 3.787 ; 3.787 ; 3.787 ;
; SW[2]      ; HEX4[3]     ; 3.892 ; 3.892 ; 3.892 ; 3.892 ;
; SW[2]      ; HEX4[4]     ; 3.910 ; 3.910 ; 3.910 ; 3.910 ;
; SW[2]      ; HEX4[5]     ; 3.909 ; 3.909 ; 3.909 ; 3.909 ;
; SW[2]      ; HEX4[6]     ; 3.919 ; 3.919 ; 3.919 ; 3.919 ;
; SW[2]      ; LEDR[2]     ; 2.886 ;       ;       ; 2.886 ;
; SW[3]      ; HEX4[0]     ; 3.405 ; 3.405 ; 3.405 ; 3.405 ;
; SW[3]      ; HEX4[1]     ; 3.406 ; 3.406 ; 3.406 ; 3.406 ;
; SW[3]      ; HEX4[2]     ; 3.409 ; 3.409 ; 3.409 ; 3.409 ;
; SW[3]      ; HEX4[3]     ; 3.516 ; 3.516 ; 3.516 ; 3.516 ;
; SW[3]      ; HEX4[4]     ;       ; 3.542 ; 3.542 ;       ;
; SW[3]      ; HEX4[5]     ; 3.537 ; 3.537 ; 3.537 ; 3.537 ;
; SW[3]      ; HEX4[6]     ; 3.547 ; 3.547 ; 3.547 ; 3.547 ;
; SW[3]      ; LEDR[3]     ; 3.580 ;       ;       ; 3.580 ;
; SW[4]      ; HEX5[0]     ; 3.622 ; 3.622 ; 3.622 ; 3.622 ;
; SW[4]      ; HEX5[1]     ; 3.592 ; 3.592 ; 3.592 ; 3.592 ;
; SW[4]      ; HEX5[2]     ;       ; 3.602 ; 3.602 ;       ;
; SW[4]      ; HEX5[3]     ; 3.752 ; 3.752 ; 3.752 ; 3.752 ;
; SW[4]      ; HEX5[4]     ; 3.815 ;       ;       ; 3.815 ;
; SW[4]      ; HEX5[5]     ; 3.747 ;       ;       ; 3.747 ;
; SW[4]      ; HEX5[6]     ; 3.759 ; 3.759 ; 3.759 ; 3.759 ;
; SW[4]      ; LEDR[4]     ; 2.898 ;       ;       ; 2.898 ;
; SW[5]      ; HEX5[0]     ; 3.639 ; 3.639 ; 3.639 ; 3.639 ;
; SW[5]      ; HEX5[1]     ; 3.609 ; 3.609 ; 3.609 ; 3.609 ;
; SW[5]      ; HEX5[2]     ; 3.618 ;       ;       ; 3.618 ;
; SW[5]      ; HEX5[3]     ; 3.769 ; 3.769 ; 3.769 ; 3.769 ;
; SW[5]      ; HEX5[4]     ;       ; 3.832 ; 3.832 ;       ;
; SW[5]      ; HEX5[5]     ; 3.757 ; 3.757 ; 3.757 ; 3.757 ;
; SW[5]      ; HEX5[6]     ; 3.775 ; 3.775 ; 3.775 ; 3.775 ;
; SW[5]      ; LEDR[5]     ; 3.116 ;       ;       ; 3.116 ;
; SW[6]      ; HEX5[0]     ; 3.344 ; 3.344 ; 3.344 ; 3.344 ;
; SW[6]      ; HEX5[1]     ; 3.315 ;       ;       ; 3.315 ;
; SW[6]      ; HEX5[2]     ; 3.311 ; 3.311 ; 3.311 ; 3.311 ;
; SW[6]      ; HEX5[3]     ; 3.474 ; 3.474 ; 3.474 ; 3.474 ;
; SW[6]      ; HEX5[4]     ; 3.528 ; 3.528 ; 3.528 ; 3.528 ;
; SW[6]      ; HEX5[5]     ; 3.453 ; 3.453 ; 3.453 ; 3.453 ;
; SW[6]      ; HEX5[6]     ; 3.469 ; 3.469 ; 3.469 ; 3.469 ;
; SW[6]      ; LEDR[6]     ; 2.979 ;       ;       ; 2.979 ;
; SW[7]      ; HEX5[0]     ; 3.614 ; 3.614 ; 3.614 ; 3.614 ;
; SW[7]      ; HEX5[1]     ; 3.585 ; 3.585 ; 3.585 ; 3.585 ;
; SW[7]      ; HEX5[2]     ; 3.596 ; 3.596 ; 3.596 ; 3.596 ;
; SW[7]      ; HEX5[3]     ; 3.744 ; 3.744 ; 3.744 ; 3.744 ;
; SW[7]      ; HEX5[4]     ;       ; 3.806 ; 3.806 ;       ;
; SW[7]      ; HEX5[5]     ; 3.732 ; 3.732 ; 3.732 ; 3.732 ;
; SW[7]      ; HEX5[6]     ; 3.751 ; 3.751 ; 3.751 ; 3.751 ;
; SW[7]      ; LEDR[7]     ; 3.487 ;       ;       ; 3.487 ;
; SW[8]      ; LEDR[8]     ; 3.264 ;       ;       ; 3.264 ;
; SW[9]      ; LEDR[9]     ; 3.437 ;       ;       ; 3.437 ;
; SW[10]     ; LEDR[10]    ; 3.153 ;       ;       ; 3.153 ;
; SW[11]     ; HEX6[0]     ; 2.680 ; 2.680 ; 2.680 ; 2.680 ;
; SW[11]     ; HEX6[1]     ; 2.685 ; 2.685 ; 2.685 ; 2.685 ;
; SW[11]     ; HEX6[2]     ;       ; 2.676 ; 2.676 ;       ;
; SW[11]     ; HEX6[3]     ; 2.961 ; 2.961 ; 2.961 ; 2.961 ;
; SW[11]     ; HEX6[4]     ; 2.976 ;       ;       ; 2.976 ;
; SW[11]     ; HEX6[5]     ; 2.951 ;       ;       ; 2.951 ;
; SW[11]     ; HEX6[6]     ; 2.943 ; 2.943 ; 2.943 ; 2.943 ;
; SW[11]     ; LEDR[11]    ; 3.121 ;       ;       ; 3.121 ;
; SW[12]     ; HEX6[0]     ; 2.632 ; 2.632 ; 2.632 ; 2.632 ;
; SW[12]     ; HEX6[1]     ; 2.640 ; 2.640 ; 2.640 ; 2.640 ;
; SW[12]     ; HEX6[2]     ; 2.634 ;       ;       ; 2.634 ;
; SW[12]     ; HEX6[3]     ; 2.918 ; 2.918 ; 2.918 ; 2.918 ;
; SW[12]     ; HEX6[4]     ;       ; 2.928 ; 2.928 ;       ;
; SW[12]     ; HEX6[5]     ; 2.908 ; 2.908 ; 2.908 ; 2.908 ;
; SW[12]     ; HEX6[6]     ; 2.900 ; 2.900 ; 2.900 ; 2.900 ;
; SW[12]     ; LEDR[12]    ; 3.268 ;       ;       ; 3.268 ;
; SW[13]     ; HEX6[0]     ; 5.358 ; 5.358 ; 5.358 ; 5.358 ;
; SW[13]     ; HEX6[1]     ; 5.354 ;       ;       ; 5.354 ;
; SW[13]     ; HEX6[2]     ; 5.357 ; 5.357 ; 5.357 ; 5.357 ;
; SW[13]     ; HEX6[3]     ; 5.643 ; 5.643 ; 5.643 ; 5.643 ;
; SW[13]     ; HEX6[4]     ; 5.642 ; 5.642 ; 5.642 ; 5.642 ;
; SW[13]     ; HEX6[5]     ; 5.627 ; 5.627 ; 5.627 ; 5.627 ;
; SW[13]     ; HEX6[6]     ; 5.611 ; 5.611 ; 5.611 ; 5.611 ;
; SW[13]     ; LEDR[13]    ; 5.554 ;       ;       ; 5.554 ;
; SW[14]     ; HEX6[0]     ; 5.366 ; 5.366 ; 5.366 ; 5.366 ;
; SW[14]     ; HEX6[1]     ; 5.353 ; 5.353 ; 5.353 ; 5.353 ;
; SW[14]     ; HEX6[2]     ; 5.360 ; 5.360 ; 5.360 ; 5.360 ;
; SW[14]     ; HEX6[3]     ; 5.644 ; 5.644 ; 5.644 ; 5.644 ;
; SW[14]     ; HEX6[4]     ;       ; 5.646 ; 5.646 ;       ;
; SW[14]     ; HEX6[5]     ; 5.631 ; 5.631 ; 5.631 ; 5.631 ;
; SW[14]     ; HEX6[6]     ; 5.614 ; 5.614 ; 5.614 ; 5.614 ;
; SW[14]     ; LEDR[14]    ; 5.591 ;       ;       ; 5.591 ;
; SW[15]     ; HEX7[0]     ; 5.350 ;       ;       ; 5.350 ;
; SW[15]     ; HEX7[3]     ; 5.320 ;       ;       ; 5.320 ;
; SW[15]     ; HEX7[4]     ; 5.320 ;       ;       ; 5.320 ;
; SW[15]     ; HEX7[5]     ; 5.228 ;       ;       ; 5.228 ;
; SW[15]     ; LEDR[15]    ; 5.525 ;       ;       ; 5.525 ;
; SW[16]     ; LEDR[16]    ; 5.687 ;       ;       ; 5.687 ;
; SW[17]     ; LEDG[0]     ; 5.842 ;       ;       ; 5.842 ;
; SW[17]     ; LEDR[17]    ; 5.656 ;       ;       ; 5.656 ;
+------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 7.086 ; 2.321 ; N/A      ; N/A     ; 2.500               ;
;  Clock           ; 7.086 ; 2.321 ; N/A      ; N/A     ; 2.500               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  Clock           ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; Clock      ; 2.970  ; 2.970  ; Rise       ; Clock           ;
;  SW[0]    ; Clock      ; -0.577 ; -0.577 ; Rise       ; Clock           ;
;  SW[1]    ; Clock      ; -0.638 ; -0.638 ; Rise       ; Clock           ;
;  SW[2]    ; Clock      ; -0.424 ; -0.424 ; Rise       ; Clock           ;
;  SW[3]    ; Clock      ; -0.902 ; -0.902 ; Rise       ; Clock           ;
;  SW[4]    ; Clock      ; -0.962 ; -0.962 ; Rise       ; Clock           ;
;  SW[5]    ; Clock      ; -1.073 ; -1.073 ; Rise       ; Clock           ;
;  SW[6]    ; Clock      ; -0.757 ; -0.757 ; Rise       ; Clock           ;
;  SW[7]    ; Clock      ; -0.510 ; -0.510 ; Rise       ; Clock           ;
;  SW[11]   ; Clock      ; -0.621 ; -0.621 ; Rise       ; Clock           ;
;  SW[12]   ; Clock      ; -0.714 ; -0.714 ; Rise       ; Clock           ;
;  SW[13]   ; Clock      ; 2.603  ; 2.603  ; Rise       ; Clock           ;
;  SW[14]   ; Clock      ; 2.970  ; 2.970  ; Rise       ; Clock           ;
;  SW[15]   ; Clock      ; 2.902  ; 2.902  ; Rise       ; Clock           ;
;  SW[17]   ; Clock      ; 2.751  ; 2.751  ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SW[*]     ; Clock      ; 1.994  ; 1.994  ; Rise       ; Clock           ;
;  SW[0]    ; Clock      ; 1.152  ; 1.152  ; Rise       ; Clock           ;
;  SW[1]    ; Clock      ; 1.253  ; 1.253  ; Rise       ; Clock           ;
;  SW[2]    ; Clock      ; 0.835  ; 0.835  ; Rise       ; Clock           ;
;  SW[3]    ; Clock      ; 1.718  ; 1.718  ; Rise       ; Clock           ;
;  SW[4]    ; Clock      ; 1.815  ; 1.815  ; Rise       ; Clock           ;
;  SW[5]    ; Clock      ; 1.994  ; 1.994  ; Rise       ; Clock           ;
;  SW[6]    ; Clock      ; 1.489  ; 1.489  ; Rise       ; Clock           ;
;  SW[7]    ; Clock      ; 1.049  ; 1.049  ; Rise       ; Clock           ;
;  SW[11]   ; Clock      ; 1.227  ; 1.227  ; Rise       ; Clock           ;
;  SW[12]   ; Clock      ; 1.448  ; 1.448  ; Rise       ; Clock           ;
;  SW[13]   ; Clock      ; -1.447 ; -1.447 ; Rise       ; Clock           ;
;  SW[14]   ; Clock      ; -1.648 ; -1.648 ; Rise       ; Clock           ;
;  SW[15]   ; Clock      ; -1.596 ; -1.596 ; Rise       ; Clock           ;
;  SW[17]   ; Clock      ; -1.520 ; -1.520 ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; HEX0[*]   ; Clock      ; 12.837 ; 12.837 ; Rise       ; Clock           ;
;  HEX0[0]  ; Clock      ; 12.837 ; 12.837 ; Rise       ; Clock           ;
;  HEX0[1]  ; Clock      ; 12.794 ; 12.794 ; Rise       ; Clock           ;
;  HEX0[2]  ; Clock      ; 12.792 ; 12.792 ; Rise       ; Clock           ;
;  HEX0[3]  ; Clock      ; 12.577 ; 12.577 ; Rise       ; Clock           ;
;  HEX0[4]  ; Clock      ; 12.574 ; 12.574 ; Rise       ; Clock           ;
;  HEX0[5]  ; Clock      ; 12.538 ; 12.538 ; Rise       ; Clock           ;
;  HEX0[6]  ; Clock      ; 12.563 ; 12.563 ; Rise       ; Clock           ;
; HEX1[*]   ; Clock      ; 14.648 ; 14.648 ; Rise       ; Clock           ;
;  HEX1[0]  ; Clock      ; 14.648 ; 14.648 ; Rise       ; Clock           ;
;  HEX1[1]  ; Clock      ; 14.640 ; 14.640 ; Rise       ; Clock           ;
;  HEX1[2]  ; Clock      ; 14.327 ; 14.327 ; Rise       ; Clock           ;
;  HEX1[3]  ; Clock      ; 14.460 ; 14.460 ; Rise       ; Clock           ;
;  HEX1[4]  ; Clock      ; 14.491 ; 14.491 ; Rise       ; Clock           ;
;  HEX1[5]  ; Clock      ; 14.198 ; 14.198 ; Rise       ; Clock           ;
;  HEX1[6]  ; Clock      ; 14.217 ; 14.217 ; Rise       ; Clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; Clock      ; 6.871 ; 6.871 ; Rise       ; Clock           ;
;  HEX0[0]  ; Clock      ; 7.007 ; 7.007 ; Rise       ; Clock           ;
;  HEX0[1]  ; Clock      ; 6.969 ; 6.969 ; Rise       ; Clock           ;
;  HEX0[2]  ; Clock      ; 6.969 ; 6.969 ; Rise       ; Clock           ;
;  HEX0[3]  ; Clock      ; 6.883 ; 6.883 ; Rise       ; Clock           ;
;  HEX0[4]  ; Clock      ; 6.880 ; 6.880 ; Rise       ; Clock           ;
;  HEX0[5]  ; Clock      ; 6.871 ; 6.871 ; Rise       ; Clock           ;
;  HEX0[6]  ; Clock      ; 6.871 ; 6.871 ; Rise       ; Clock           ;
; HEX1[*]   ; Clock      ; 7.425 ; 7.425 ; Rise       ; Clock           ;
;  HEX1[0]  ; Clock      ; 7.680 ; 7.680 ; Rise       ; Clock           ;
;  HEX1[1]  ; Clock      ; 7.675 ; 7.675 ; Rise       ; Clock           ;
;  HEX1[2]  ; Clock      ; 7.484 ; 7.484 ; Rise       ; Clock           ;
;  HEX1[3]  ; Clock      ; 7.531 ; 7.531 ; Rise       ; Clock           ;
;  HEX1[4]  ; Clock      ; 7.561 ; 7.561 ; Rise       ; Clock           ;
;  HEX1[5]  ; Clock      ; 7.425 ; 7.425 ; Rise       ; Clock           ;
;  HEX1[6]  ; Clock      ; 7.440 ; 7.440 ; Rise       ; Clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SW[0]      ; HEX4[0]     ; 7.098  ; 7.098  ; 7.098  ; 7.098  ;
; SW[0]      ; HEX4[1]     ; 7.121  ; 7.121  ; 7.121  ; 7.121  ;
; SW[0]      ; HEX4[2]     ;        ; 7.095  ; 7.095  ;        ;
; SW[0]      ; HEX4[3]     ; 7.384  ; 7.384  ; 7.384  ; 7.384  ;
; SW[0]      ; HEX4[4]     ; 7.408  ;        ;        ; 7.408  ;
; SW[0]      ; HEX4[5]     ; 7.402  ;        ;        ; 7.402  ;
; SW[0]      ; HEX4[6]     ; 7.412  ; 7.412  ; 7.412  ; 7.412  ;
; SW[0]      ; LEDR[0]     ; 6.050  ;        ;        ; 6.050  ;
; SW[1]      ; HEX4[0]     ; 7.283  ; 7.283  ; 7.283  ; 7.283  ;
; SW[1]      ; HEX4[1]     ; 7.315  ; 7.315  ; 7.315  ; 7.315  ;
; SW[1]      ; HEX4[2]     ; 7.316  ;        ;        ; 7.316  ;
; SW[1]      ; HEX4[3]     ; 7.582  ; 7.582  ; 7.582  ; 7.582  ;
; SW[1]      ; HEX4[4]     ;        ; 7.600  ; 7.600  ;        ;
; SW[1]      ; HEX4[5]     ; 7.596  ; 7.596  ; 7.596  ; 7.596  ;
; SW[1]      ; HEX4[6]     ; 7.606  ; 7.606  ; 7.606  ; 7.606  ;
; SW[1]      ; LEDR[1]     ; 6.561  ;        ;        ; 6.561  ;
; SW[2]      ; HEX4[0]     ; 7.152  ; 7.152  ; 7.152  ; 7.152  ;
; SW[2]      ; HEX4[1]     ; 7.180  ;        ;        ; 7.180  ;
; SW[2]      ; HEX4[2]     ; 7.180  ; 7.180  ; 7.180  ; 7.180  ;
; SW[2]      ; HEX4[3]     ; 7.446  ; 7.446  ; 7.446  ; 7.446  ;
; SW[2]      ; HEX4[4]     ; 7.466  ; 7.466  ; 7.466  ; 7.466  ;
; SW[2]      ; HEX4[5]     ; 7.460  ; 7.460  ; 7.460  ; 7.460  ;
; SW[2]      ; HEX4[6]     ; 7.470  ; 7.470  ; 7.470  ; 7.470  ;
; SW[2]      ; LEDR[2]     ; 5.260  ;        ;        ; 5.260  ;
; SW[3]      ; HEX4[0]     ; 6.468  ; 6.468  ; 6.468  ; 6.468  ;
; SW[3]      ; HEX4[1]     ; 6.470  ; 6.470  ; 6.470  ; 6.470  ;
; SW[3]      ; HEX4[2]     ; 6.470  ; 6.470  ; 6.470  ; 6.470  ;
; SW[3]      ; HEX4[3]     ; 6.741  ; 6.741  ; 6.741  ; 6.741  ;
; SW[3]      ; HEX4[4]     ;        ; 6.769  ; 6.769  ;        ;
; SW[3]      ; HEX4[5]     ; 6.759  ; 6.759  ; 6.759  ; 6.759  ;
; SW[3]      ; HEX4[6]     ; 6.769  ; 6.769  ; 6.769  ; 6.769  ;
; SW[3]      ; LEDR[3]     ; 6.566  ;        ;        ; 6.566  ;
; SW[4]      ; HEX5[0]     ; 6.921  ; 6.921  ; 6.921  ; 6.921  ;
; SW[4]      ; HEX5[1]     ; 6.893  ; 6.893  ; 6.893  ; 6.893  ;
; SW[4]      ; HEX5[2]     ;        ; 6.875  ; 6.875  ;        ;
; SW[4]      ; HEX5[3]     ; 7.214  ; 7.214  ; 7.214  ; 7.214  ;
; SW[4]      ; HEX5[4]     ; 7.369  ;        ;        ; 7.369  ;
; SW[4]      ; HEX5[5]     ; 7.206  ;        ;        ; 7.206  ;
; SW[4]      ; HEX5[6]     ; 7.224  ; 7.224  ; 7.224  ; 7.224  ;
; SW[4]      ; LEDR[4]     ; 5.336  ;        ;        ; 5.336  ;
; SW[5]      ; HEX5[0]     ; 6.906  ; 6.906  ; 6.906  ; 6.906  ;
; SW[5]      ; HEX5[1]     ; 6.879  ; 6.879  ; 6.879  ; 6.879  ;
; SW[5]      ; HEX5[2]     ; 6.888  ;        ;        ; 6.888  ;
; SW[5]      ; HEX5[3]     ; 7.204  ; 7.204  ; 7.204  ; 7.204  ;
; SW[5]      ; HEX5[4]     ;        ; 7.352  ; 7.352  ;        ;
; SW[5]      ; HEX5[5]     ; 7.191  ; 7.191  ; 7.191  ; 7.191  ;
; SW[5]      ; HEX5[6]     ; 7.210  ; 7.210  ; 7.210  ; 7.210  ;
; SW[5]      ; LEDR[5]     ; 5.758  ;        ;        ; 5.758  ;
; SW[6]      ; HEX5[0]     ; 6.326  ; 6.326  ; 6.326  ; 6.326  ;
; SW[6]      ; HEX5[1]     ; 6.299  ;        ;        ; 6.299  ;
; SW[6]      ; HEX5[2]     ; 6.295  ; 6.295  ; 6.295  ; 6.295  ;
; SW[6]      ; HEX5[3]     ; 6.621  ; 6.621  ; 6.621  ; 6.621  ;
; SW[6]      ; HEX5[4]     ; 6.762  ; 6.762  ; 6.762  ; 6.762  ;
; SW[6]      ; HEX5[5]     ; 6.598  ; 6.598  ; 6.598  ; 6.598  ;
; SW[6]      ; HEX5[6]     ; 6.617  ; 6.617  ; 6.617  ; 6.617  ;
; SW[6]      ; LEDR[6]     ; 5.485  ;        ;        ; 5.485  ;
; SW[7]      ; HEX5[0]     ; 6.813  ; 6.813  ; 6.813  ; 6.813  ;
; SW[7]      ; HEX5[1]     ; 6.786  ; 6.786  ; 6.786  ; 6.786  ;
; SW[7]      ; HEX5[2]     ; 6.793  ; 6.793  ; 6.793  ; 6.793  ;
; SW[7]      ; HEX5[3]     ; 7.110  ; 7.110  ; 7.110  ; 7.110  ;
; SW[7]      ; HEX5[4]     ;        ; 7.260  ; 7.260  ;        ;
; SW[7]      ; HEX5[5]     ; 7.097  ; 7.097  ; 7.097  ; 7.097  ;
; SW[7]      ; HEX5[6]     ; 7.115  ; 7.115  ; 7.115  ; 7.115  ;
; SW[7]      ; LEDR[7]     ; 6.335  ;        ;        ; 6.335  ;
; SW[8]      ; LEDR[8]     ; 5.924  ;        ;        ; 5.924  ;
; SW[9]      ; LEDR[9]     ; 6.266  ;        ;        ; 6.266  ;
; SW[10]     ; LEDR[10]    ; 5.736  ;        ;        ; 5.736  ;
; SW[11]     ; HEX6[0]     ; 5.109  ; 5.109  ; 5.109  ; 5.109  ;
; SW[11]     ; HEX6[1]     ; 5.118  ; 5.118  ; 5.118  ; 5.118  ;
; SW[11]     ; HEX6[2]     ;        ; 5.110  ; 5.110  ;        ;
; SW[11]     ; HEX6[3]     ; 5.664  ; 5.664  ; 5.664  ; 5.664  ;
; SW[11]     ; HEX6[4]     ; 5.684  ;        ;        ; 5.684  ;
; SW[11]     ; HEX6[5]     ; 5.659  ;        ;        ; 5.659  ;
; SW[11]     ; HEX6[6]     ; 5.638  ; 5.638  ; 5.638  ; 5.638  ;
; SW[11]     ; LEDR[11]    ; 5.693  ;        ;        ; 5.693  ;
; SW[12]     ; HEX6[0]     ; 4.995  ; 4.995  ; 4.995  ; 4.995  ;
; SW[12]     ; HEX6[1]     ; 5.005  ; 5.005  ; 5.005  ; 5.005  ;
; SW[12]     ; HEX6[2]     ; 5.000  ;        ;        ; 5.000  ;
; SW[12]     ; HEX6[3]     ; 5.551  ; 5.551  ; 5.551  ; 5.551  ;
; SW[12]     ; HEX6[4]     ;        ; 5.569  ; 5.569  ;        ;
; SW[12]     ; HEX6[5]     ; 5.546  ; 5.546  ; 5.546  ; 5.546  ;
; SW[12]     ; HEX6[6]     ; 5.525  ; 5.525  ; 5.525  ; 5.525  ;
; SW[12]     ; LEDR[12]    ; 5.985  ;        ;        ; 5.985  ;
; SW[13]     ; HEX6[0]     ; 9.558  ; 9.558  ; 9.558  ; 9.558  ;
; SW[13]     ; HEX6[1]     ; 9.556  ;        ;        ; 9.556  ;
; SW[13]     ; HEX6[2]     ; 9.562  ; 9.562  ; 9.562  ; 9.562  ;
; SW[13]     ; HEX6[3]     ; 10.109 ; 10.109 ; 10.109 ; 10.109 ;
; SW[13]     ; HEX6[4]     ; 10.119 ; 10.119 ; 10.119 ; 10.119 ;
; SW[13]     ; HEX6[5]     ; 10.103 ; 10.103 ; 10.103 ; 10.103 ;
; SW[13]     ; HEX6[6]     ; 10.076 ; 10.076 ; 10.076 ; 10.076 ;
; SW[13]     ; LEDR[13]    ; 9.660  ;        ;        ; 9.660  ;
; SW[14]     ; HEX6[0]     ; 9.583  ; 9.583  ; 9.583  ; 9.583  ;
; SW[14]     ; HEX6[1]     ; 9.578  ; 9.578  ; 9.578  ; 9.578  ;
; SW[14]     ; HEX6[2]     ; 9.586  ; 9.586  ; 9.586  ; 9.586  ;
; SW[14]     ; HEX6[3]     ; 10.110 ; 10.110 ; 10.110 ; 10.110 ;
; SW[14]     ; HEX6[4]     ;        ; 10.148 ; 10.148 ;        ;
; SW[14]     ; HEX6[5]     ; 10.129 ; 10.129 ; 10.129 ; 10.129 ;
; SW[14]     ; HEX6[6]     ; 10.100 ; 10.100 ; 10.100 ; 10.100 ;
; SW[14]     ; LEDR[14]    ; 9.708  ;        ;        ; 9.708  ;
; SW[15]     ; HEX7[0]     ; 9.385  ;        ;        ; 9.385  ;
; SW[15]     ; HEX7[3]     ; 9.355  ;        ;        ; 9.355  ;
; SW[15]     ; HEX7[4]     ; 9.355  ;        ;        ; 9.355  ;
; SW[15]     ; HEX7[5]     ; 9.106  ;        ;        ; 9.106  ;
; SW[15]     ; LEDR[15]    ; 9.504  ;        ;        ; 9.504  ;
; SW[16]     ; LEDR[16]    ; 9.926  ;        ;        ; 9.926  ;
; SW[17]     ; LEDG[0]     ; 10.157 ;        ;        ; 10.157 ;
; SW[17]     ; LEDR[17]    ; 9.878  ;        ;        ; 9.878  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; SW[0]      ; HEX4[0]     ; 3.732 ; 3.732 ; 3.732 ; 3.732 ;
; SW[0]      ; HEX4[1]     ; 3.752 ; 3.752 ; 3.752 ; 3.752 ;
; SW[0]      ; HEX4[2]     ;       ; 3.752 ; 3.752 ;       ;
; SW[0]      ; HEX4[3]     ; 3.858 ; 3.858 ; 3.858 ; 3.858 ;
; SW[0]      ; HEX4[4]     ; 3.876 ;       ;       ; 3.876 ;
; SW[0]      ; HEX4[5]     ; 3.880 ;       ;       ; 3.880 ;
; SW[0]      ; HEX4[6]     ; 3.885 ; 3.885 ; 3.885 ; 3.885 ;
; SW[0]      ; LEDR[0]     ; 3.306 ;       ;       ; 3.306 ;
; SW[1]      ; HEX4[0]     ; 3.795 ; 3.795 ; 3.795 ; 3.795 ;
; SW[1]      ; HEX4[1]     ; 3.822 ; 3.822 ; 3.822 ; 3.822 ;
; SW[1]      ; HEX4[2]     ; 3.822 ;       ;       ; 3.822 ;
; SW[1]      ; HEX4[3]     ; 3.927 ; 3.927 ; 3.927 ; 3.927 ;
; SW[1]      ; HEX4[4]     ;       ; 3.945 ; 3.945 ;       ;
; SW[1]      ; HEX4[5]     ; 3.945 ; 3.945 ; 3.945 ; 3.945 ;
; SW[1]      ; HEX4[6]     ; 3.955 ; 3.955 ; 3.955 ; 3.955 ;
; SW[1]      ; LEDR[1]     ; 3.576 ;       ;       ; 3.576 ;
; SW[2]      ; HEX4[0]     ; 3.762 ; 3.762 ; 3.762 ; 3.762 ;
; SW[2]      ; HEX4[1]     ; 3.787 ;       ;       ; 3.787 ;
; SW[2]      ; HEX4[2]     ; 3.787 ; 3.787 ; 3.787 ; 3.787 ;
; SW[2]      ; HEX4[3]     ; 3.892 ; 3.892 ; 3.892 ; 3.892 ;
; SW[2]      ; HEX4[4]     ; 3.910 ; 3.910 ; 3.910 ; 3.910 ;
; SW[2]      ; HEX4[5]     ; 3.909 ; 3.909 ; 3.909 ; 3.909 ;
; SW[2]      ; HEX4[6]     ; 3.919 ; 3.919 ; 3.919 ; 3.919 ;
; SW[2]      ; LEDR[2]     ; 2.886 ;       ;       ; 2.886 ;
; SW[3]      ; HEX4[0]     ; 3.405 ; 3.405 ; 3.405 ; 3.405 ;
; SW[3]      ; HEX4[1]     ; 3.406 ; 3.406 ; 3.406 ; 3.406 ;
; SW[3]      ; HEX4[2]     ; 3.409 ; 3.409 ; 3.409 ; 3.409 ;
; SW[3]      ; HEX4[3]     ; 3.516 ; 3.516 ; 3.516 ; 3.516 ;
; SW[3]      ; HEX4[4]     ;       ; 3.542 ; 3.542 ;       ;
; SW[3]      ; HEX4[5]     ; 3.537 ; 3.537 ; 3.537 ; 3.537 ;
; SW[3]      ; HEX4[6]     ; 3.547 ; 3.547 ; 3.547 ; 3.547 ;
; SW[3]      ; LEDR[3]     ; 3.580 ;       ;       ; 3.580 ;
; SW[4]      ; HEX5[0]     ; 3.622 ; 3.622 ; 3.622 ; 3.622 ;
; SW[4]      ; HEX5[1]     ; 3.592 ; 3.592 ; 3.592 ; 3.592 ;
; SW[4]      ; HEX5[2]     ;       ; 3.602 ; 3.602 ;       ;
; SW[4]      ; HEX5[3]     ; 3.752 ; 3.752 ; 3.752 ; 3.752 ;
; SW[4]      ; HEX5[4]     ; 3.815 ;       ;       ; 3.815 ;
; SW[4]      ; HEX5[5]     ; 3.747 ;       ;       ; 3.747 ;
; SW[4]      ; HEX5[6]     ; 3.759 ; 3.759 ; 3.759 ; 3.759 ;
; SW[4]      ; LEDR[4]     ; 2.898 ;       ;       ; 2.898 ;
; SW[5]      ; HEX5[0]     ; 3.639 ; 3.639 ; 3.639 ; 3.639 ;
; SW[5]      ; HEX5[1]     ; 3.609 ; 3.609 ; 3.609 ; 3.609 ;
; SW[5]      ; HEX5[2]     ; 3.618 ;       ;       ; 3.618 ;
; SW[5]      ; HEX5[3]     ; 3.769 ; 3.769 ; 3.769 ; 3.769 ;
; SW[5]      ; HEX5[4]     ;       ; 3.832 ; 3.832 ;       ;
; SW[5]      ; HEX5[5]     ; 3.757 ; 3.757 ; 3.757 ; 3.757 ;
; SW[5]      ; HEX5[6]     ; 3.775 ; 3.775 ; 3.775 ; 3.775 ;
; SW[5]      ; LEDR[5]     ; 3.116 ;       ;       ; 3.116 ;
; SW[6]      ; HEX5[0]     ; 3.344 ; 3.344 ; 3.344 ; 3.344 ;
; SW[6]      ; HEX5[1]     ; 3.315 ;       ;       ; 3.315 ;
; SW[6]      ; HEX5[2]     ; 3.311 ; 3.311 ; 3.311 ; 3.311 ;
; SW[6]      ; HEX5[3]     ; 3.474 ; 3.474 ; 3.474 ; 3.474 ;
; SW[6]      ; HEX5[4]     ; 3.528 ; 3.528 ; 3.528 ; 3.528 ;
; SW[6]      ; HEX5[5]     ; 3.453 ; 3.453 ; 3.453 ; 3.453 ;
; SW[6]      ; HEX5[6]     ; 3.469 ; 3.469 ; 3.469 ; 3.469 ;
; SW[6]      ; LEDR[6]     ; 2.979 ;       ;       ; 2.979 ;
; SW[7]      ; HEX5[0]     ; 3.614 ; 3.614 ; 3.614 ; 3.614 ;
; SW[7]      ; HEX5[1]     ; 3.585 ; 3.585 ; 3.585 ; 3.585 ;
; SW[7]      ; HEX5[2]     ; 3.596 ; 3.596 ; 3.596 ; 3.596 ;
; SW[7]      ; HEX5[3]     ; 3.744 ; 3.744 ; 3.744 ; 3.744 ;
; SW[7]      ; HEX5[4]     ;       ; 3.806 ; 3.806 ;       ;
; SW[7]      ; HEX5[5]     ; 3.732 ; 3.732 ; 3.732 ; 3.732 ;
; SW[7]      ; HEX5[6]     ; 3.751 ; 3.751 ; 3.751 ; 3.751 ;
; SW[7]      ; LEDR[7]     ; 3.487 ;       ;       ; 3.487 ;
; SW[8]      ; LEDR[8]     ; 3.264 ;       ;       ; 3.264 ;
; SW[9]      ; LEDR[9]     ; 3.437 ;       ;       ; 3.437 ;
; SW[10]     ; LEDR[10]    ; 3.153 ;       ;       ; 3.153 ;
; SW[11]     ; HEX6[0]     ; 2.680 ; 2.680 ; 2.680 ; 2.680 ;
; SW[11]     ; HEX6[1]     ; 2.685 ; 2.685 ; 2.685 ; 2.685 ;
; SW[11]     ; HEX6[2]     ;       ; 2.676 ; 2.676 ;       ;
; SW[11]     ; HEX6[3]     ; 2.961 ; 2.961 ; 2.961 ; 2.961 ;
; SW[11]     ; HEX6[4]     ; 2.976 ;       ;       ; 2.976 ;
; SW[11]     ; HEX6[5]     ; 2.951 ;       ;       ; 2.951 ;
; SW[11]     ; HEX6[6]     ; 2.943 ; 2.943 ; 2.943 ; 2.943 ;
; SW[11]     ; LEDR[11]    ; 3.121 ;       ;       ; 3.121 ;
; SW[12]     ; HEX6[0]     ; 2.632 ; 2.632 ; 2.632 ; 2.632 ;
; SW[12]     ; HEX6[1]     ; 2.640 ; 2.640 ; 2.640 ; 2.640 ;
; SW[12]     ; HEX6[2]     ; 2.634 ;       ;       ; 2.634 ;
; SW[12]     ; HEX6[3]     ; 2.918 ; 2.918 ; 2.918 ; 2.918 ;
; SW[12]     ; HEX6[4]     ;       ; 2.928 ; 2.928 ;       ;
; SW[12]     ; HEX6[5]     ; 2.908 ; 2.908 ; 2.908 ; 2.908 ;
; SW[12]     ; HEX6[6]     ; 2.900 ; 2.900 ; 2.900 ; 2.900 ;
; SW[12]     ; LEDR[12]    ; 3.268 ;       ;       ; 3.268 ;
; SW[13]     ; HEX6[0]     ; 5.358 ; 5.358 ; 5.358 ; 5.358 ;
; SW[13]     ; HEX6[1]     ; 5.354 ;       ;       ; 5.354 ;
; SW[13]     ; HEX6[2]     ; 5.357 ; 5.357 ; 5.357 ; 5.357 ;
; SW[13]     ; HEX6[3]     ; 5.643 ; 5.643 ; 5.643 ; 5.643 ;
; SW[13]     ; HEX6[4]     ; 5.642 ; 5.642 ; 5.642 ; 5.642 ;
; SW[13]     ; HEX6[5]     ; 5.627 ; 5.627 ; 5.627 ; 5.627 ;
; SW[13]     ; HEX6[6]     ; 5.611 ; 5.611 ; 5.611 ; 5.611 ;
; SW[13]     ; LEDR[13]    ; 5.554 ;       ;       ; 5.554 ;
; SW[14]     ; HEX6[0]     ; 5.366 ; 5.366 ; 5.366 ; 5.366 ;
; SW[14]     ; HEX6[1]     ; 5.353 ; 5.353 ; 5.353 ; 5.353 ;
; SW[14]     ; HEX6[2]     ; 5.360 ; 5.360 ; 5.360 ; 5.360 ;
; SW[14]     ; HEX6[3]     ; 5.644 ; 5.644 ; 5.644 ; 5.644 ;
; SW[14]     ; HEX6[4]     ;       ; 5.646 ; 5.646 ;       ;
; SW[14]     ; HEX6[5]     ; 5.631 ; 5.631 ; 5.631 ; 5.631 ;
; SW[14]     ; HEX6[6]     ; 5.614 ; 5.614 ; 5.614 ; 5.614 ;
; SW[14]     ; LEDR[14]    ; 5.591 ;       ;       ; 5.591 ;
; SW[15]     ; HEX7[0]     ; 5.350 ;       ;       ; 5.350 ;
; SW[15]     ; HEX7[3]     ; 5.320 ;       ;       ; 5.320 ;
; SW[15]     ; HEX7[4]     ; 5.320 ;       ;       ; 5.320 ;
; SW[15]     ; HEX7[5]     ; 5.228 ;       ;       ; 5.228 ;
; SW[15]     ; LEDR[15]    ; 5.525 ;       ;       ; 5.525 ;
; SW[16]     ; LEDR[16]    ; 5.687 ;       ;       ; 5.687 ;
; SW[17]     ; LEDG[0]     ; 5.842 ;       ;       ; 5.842 ;
; SW[17]     ; LEDR[17]    ; 5.656 ;       ;       ; 5.656 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 8        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clock      ; Clock    ; 8        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 18    ; 18   ;
; Unconstrained Input Port Paths  ; 121   ; 121  ;
; Unconstrained Output Ports      ; 58    ; 58   ;
; Unconstrained Output Port Paths ; 191   ; 191  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu May 22 16:42:18 2014
Info: Command: quartus_sta Part1 -c Part1
Info: qsta_default_script.tcl version: #1
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'Part1.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Info (332146): Worst-case setup slack is 7.086
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.086         0.000 Clock 
Info (332146): Worst-case hold slack is 2.645
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.645         0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 2.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.500         0.000 Clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 7.540
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.540         0.000 Clock 
Info (332146): Worst-case hold slack is 2.321
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.321         0.000 Clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 2.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.500         0.000 Clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 300 megabytes
    Info: Processing ended: Thu May 22 16:42:19 2014
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


