[![Tests VHDL](https://github.com/arnaud-feldmann/riscv_patterson_vhdl/actions/workflows/makefile.yml/badge.svg)](https://github.com/arnaud-feldmann/riscv_patterson_vhdl/actions/workflows/makefile.yml)
    
Ce processeur est une implémentation pédagogique du processeur p280 de "Computer Organization And Design RISC-V Edition" écrite à but d'entraînement pour le M2 Seti. Il gère les instructions lw, sw, beq, et l'arithmétique R-type add/sub/and/or.

