
---
title: 'PCIe 6.0 首批芯片设计套件发布，可供开发者使用'
categories: 
 - 新媒体
 - IT 之家
 - 分类资讯
headimg: 'https://img.ithome.com/newsuploadfiles/2021/11/e6a47153-fef2-49c2-a376-254c1bdaa7e6.png'
author: IT 之家
comments: false
date: Fri, 05 Nov 2021 07:18:23 GMT
thumbnail: 'https://img.ithome.com/newsuploadfiles/2021/11/e6a47153-fef2-49c2-a376-254c1bdaa7e6.png'
---

<div>   
<p data-vmark="44cd"><a class="s_tag" href="https://www.ithome.com/" target="_blank">IT之家</a> 11 月 5 日消息，在 PCI SIG 发布 PCIe 6.0 规范最终草案几周后，<span class="accentTextColor">Cadence 推出了业界首批经过验证的 IP 封装之一</span>，使芯片开发人员能够在他们的设计中实现 PCIe 6.0 支持并对其进行测试。</p><p data-vmark="c426">该 IP 现已上市，<span class="accentTextColor">早期使用者能够在 2022 年至 2023 年的芯片中添加对 PCIe 6.0 的支持</span>。</p><p data-vmark="50bb"><img src="https://img.ithome.com/newsuploadfiles/2021/11/e6a47153-fef2-49c2-a376-254c1bdaa7e6.png" w="1200" h="669" title="PCIe 6.0 首批芯片设计套件发布，可供开发者使用" width="1200" height="457" referrerpolicy="no-referrer"></p><p data-vmark="22b3">“早期采用者已经开始探索新的 PCIe 6.0 规范，我们期待看到他们通过台积电和 Cadence 技术取得积极成果，”Cadence 公司副总裁兼 IP 集团总经理 Sanjive Agarwala 在一份声明中表示。</p><p data-vmark="026f">Cadence 的 PCIe 6.0 IP 包含一个控制器和一个基于 DSP 的 PHY（物理接口）。该控制器采用多数据包处理架构，在 x16 配置中支持高达 1024 位宽的数据路径，并支持 PCIe 6.0 的所有关键特性，例如高达 64 GT/s 的数据传输速率（双向）、四级脉冲幅度调制 (PAM4) 信号、低延迟前向纠错 (FEC)、FLIT 模式和 L0p 功率状态。</p><p data-vmark="23bd">IT之家了解到，<span class="accentTextColor">该 IP 专为台积电的 N5 节点设计</span>，可供各种 AI/ML/HPC 加速器、图形处理器、SSD 控制器和其他需要支持 PCIe 6.0 的高带宽 ASIC 的开发人员使用。</p><p data-vmark="4192"><img src="https://img.ithome.com/newsuploadfiles/2021/11/50b116f8-5e62-40c5-baf5-393d773fb992.png" w="1199" h="545" title="PCIe 6.0 首批芯片设计套件发布，可供开发者使用" width="1199" height="373" referrerpolicy="no-referrer"></p><p data-vmark="e156">除了 IP 封装外，Cadence 还提供了使用 N5 实现的 PCIe 6.0 测试芯片，旨在测试所有数据速率下 PCIe 6.0 实现的信号完整性和性能。</p><p data-vmark="4ad7">该芯片包含一个 PAM4/NRZ 双模发射器，可保证提供最佳信号完整性、对称性和线性度以及低抖动，以及一个可以承受 64GT/s 时超过 35dB 的信号损伤和通道损耗的接收器，以提供复杂的数据恢复功能。</p>
          
</div>
            