
### 测试数据
1. 导出数据时应该打开**top**和**bottom**层
2. 导出数据时，应该**打开机械孔**，避免计算路径时忽略机械孔的范围
	- 打开方式：color/Areas/Route/All
3. TC Escape
	- up.txt和down.txt勾选器件：pins、vias、shapes、clines
	- **避坑**：config文件中reference不能有重复的数据
	- 工具箱中使用默认数据即可
4. BGA Escape
	- vias框选范围：DUT部分的vias
	- layer文件：layer名称和项目中的layer名称保持一致
5. Net Connect
	- pins：需要及时更新，避免出现文件内信息不匹配的情况导致DRC

### 测试结果
- BGA Escape
	1. 检验走线数量：vias总数量-GND-power类型=DUT部分应走线的数量
		- 项目22156：1089-287-198=604
	2. 检查同层走线是否有重叠，断开，交叉的情况
	3. 检查pitch、线宽是否满足计算时设定的限制
	4. 检查应该走线的vias是否都完成走线，不应走线的是否有走线情况
	5. 分层检查是否有重复走线
	6. 检查是否会避开已经走线的vias（需求待添加，暂不关注）
	7. 检查走线是否出现跨区域的情况
- TC Escape
	1. 检查总数量是否符合数据设定，并分层检查每次的数量
		- 项目A22156：单层上下和108，上下各54。7层总和756.
	2. 检查同层走线是否有重叠，交叉，断开的情况
	3. 检查走线是否规避机械孔
	4. 检查线宽、线线距是否满足计算时设定的限制
	5. 检查走线是否有避开pins
- Net Connect
	1. 检查走线是否避开机械孔
	2. 检查同层走线是否有重叠、断开、交叉的情况
	3. 检查TC走线是否被链接
- Free Connect
	1. 检查DUT中非TC的走线是否被连接
	2. 检查同层走线是否有重叠，断开，交叉的情况
	3. 检查走线是否避开机械孔

### 问题判定
- 数据排查：相同项目不同状态的板子导出数据
	- 检查框选范围是否正确
	- 对比不同状态下的数据，检查是否出现脏数据
	- 检查计算结果，并导入PCB板子中，检查导入结果是否相同
- PCB板子排查：
	- 使用之前的计算结果导入板子中检查结果
	- 框选不同范围并检查框选数据
- 算法问题：排除上述问题后，在讨论算法的问题，注意在排除上述问题的时候需要关注测试数据中的关键点

- A22156项目作为冒烟测试用例

- 添加新得测试用例：BGA Escape环形出线查看层数是否超出预期：最少层 ≤ 环形出线 ≤ 逐行逐列
