Analysis & Synthesis report for riscvpc
Wed Nov  5 17:25:19 2025
Quartus Prime Version 24.1std.0 Build 1077 03/04/2025 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Parallel Compilation
  5. Analysis & Synthesis Source Files Read
  6. Analysis & Synthesis Resource Usage Summary
  7. Analysis & Synthesis Resource Utilization by Entity
  8. Analysis & Synthesis RAM Summary
  9. State Machine - |top_level|write_vga:write_vga_inst|state
 10. Registers Removed During Synthesis
 11. Removed Registers Triggering Further Register Optimizations
 12. General Register Statistics
 13. Inverted Register Statistics
 14. Registers Packed Into Inferred Megafunctions
 15. Multiplexer Restructuring Statistics (Restructuring Performed)
 16. Source assignments for vga:vga_inst|screen_ram:vga_screen_ram|altsyncram:ram_rtl_0|altsyncram_c6u1:auto_generated
 17. Parameter Settings for User Entity Instance: vga:vga_inst|clock1280x800:vgaclock|vgaClock:clk|vgaClock_video_pll_0:video_pll_0|vgaClock_video_pll_0_video_pll:video_pll|altera_pll:altera_pll_i
 18. Parameter Settings for User Entity Instance: vga:vga_inst|vga_controller_1280x800:vga_ctrl
 19. Parameter Settings for User Entity Instance: vga:vga_inst|text_mode:text_mode_inst
 20. Parameter Settings for User Entity Instance: write_vga:write_vga_inst
 21. Parameter Settings for Inferred Entity Instance: vga:vga_inst|screen_ram:vga_screen_ram|altsyncram:ram_rtl_0
 22. altsyncram Parameter Settings by Entity Instance
 23. Port Connectivity Checks: "vga:vga_inst|text_mode:text_mode_inst"
 24. Port Connectivity Checks: "vga:vga_inst|vga_controller_1280x800:vga_ctrl"
 25. Port Connectivity Checks: "vga:vga_inst|clock1280x800:vgaclock|vgaClock:clk|vgaClock_video_pll_0:video_pll_0|vgaClock_video_pll_0_video_pll:video_pll|altera_pll:altera_pll_i"
 26. Port Connectivity Checks: "vga:vga_inst|clock1280x800:vgaclock|vgaClock:clk|vgaClock_video_pll_0:video_pll_0|vgaClock_video_pll_0_video_pll:video_pll"
 27. Port Connectivity Checks: "vga:vga_inst|clock1280x800:vgaclock|vgaClock:clk"
 28. Port Connectivity Checks: "vga:vga_inst"
 29. Post-Synthesis Netlist Statistics for Top Partition
 30. Elapsed Time Per Partition
 31. Analysis & Synthesis Messages
 32. Analysis & Synthesis Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2025  Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Altera and sold by Altera or its authorized distributors.  Please
refer to the Altera Software License Subscription Agreements 
on the Quartus Prime software download page.



+-----------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                      ;
+---------------------------------+-------------------------------------------------+
; Analysis & Synthesis Status     ; Successful - Wed Nov  5 17:25:19 2025           ;
; Quartus Prime Version           ; 24.1std.0 Build 1077 03/04/2025 SC Lite Edition ;
; Revision Name                   ; riscvpc                                         ;
; Top-level Entity Name           ; top_level                                       ;
; Family                          ; Cyclone V                                       ;
; Logic utilization (in ALMs)     ; N/A                                             ;
; Total registers                 ; 8452                                            ;
; Total pins                      ; 73                                              ;
; Total virtual pins              ; 0                                               ;
; Total block memory bits         ; 57,344                                          ;
; Total DSP Blocks                ; 0                                               ;
; Total HSSI RX PCSs              ; 0                                               ;
; Total HSSI PMA RX Deserializers ; 0                                               ;
; Total HSSI TX PCSs              ; 0                                               ;
; Total HSSI PMA TX Serializers   ; 0                                               ;
; Total PLLs                      ; 1                                               ;
; Total DLLs                      ; 0                                               ;
+---------------------------------+-------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                                             ;
+---------------------------------------------------------------------------------+--------------------+--------------------+
; Option                                                                          ; Setting            ; Default Value      ;
+---------------------------------------------------------------------------------+--------------------+--------------------+
; Device                                                                          ; 5CSEMA5F31C6       ;                    ;
; Top-level entity name                                                           ; top_level          ; riscvpc            ;
; Family name                                                                     ; Cyclone V          ; Cyclone V          ;
; Maximum processors allowed for parallel compilation                             ; All                ;                    ;
; Use smart compilation                                                           ; Off                ; Off                ;
; Enable parallel Assembler and Timing Analyzer during compilation                ; On                 ; On                 ;
; Enable compact report table                                                     ; Off                ; Off                ;
; Restructure Multiplexers                                                        ; Auto               ; Auto               ;
; MLAB Add Timing Constraints For Mixed-Port Feed-Through Mode Setting Don't Care ; Off                ; Off                ;
; Create Debugging Nodes for IP Cores                                             ; Off                ; Off                ;
; Preserve fewer node names                                                       ; On                 ; On                 ;
; Intel FPGA IP Evaluation Mode                                                   ; Enable             ; Enable             ;
; Verilog Version                                                                 ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                                    ; VHDL_1993          ; VHDL_1993          ;
; State Machine Processing                                                        ; Auto               ; Auto               ;
; Safe State Machine                                                              ; Off                ; Off                ;
; Extract Verilog State Machines                                                  ; On                 ; On                 ;
; Extract VHDL State Machines                                                     ; On                 ; On                 ;
; Ignore Verilog initial constructs                                               ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                                      ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                                  ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                                         ; On                 ; On                 ;
; Infer RAMs from Raw Logic                                                       ; On                 ; On                 ;
; Parallel Synthesis                                                              ; On                 ; On                 ;
; DSP Block Balancing                                                             ; Auto               ; Auto               ;
; NOT Gate Push-Back                                                              ; On                 ; On                 ;
; Power-Up Don't Care                                                             ; On                 ; On                 ;
; Remove Redundant Logic Cells                                                    ; Off                ; Off                ;
; Remove Duplicate Registers                                                      ; On                 ; On                 ;
; Ignore CARRY Buffers                                                            ; Off                ; Off                ;
; Ignore CASCADE Buffers                                                          ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                                           ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                                       ; Off                ; Off                ;
; Ignore LCELL Buffers                                                            ; Off                ; Off                ;
; Ignore SOFT Buffers                                                             ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                                  ; Off                ; Off                ;
; Optimization Technique                                                          ; Balanced           ; Balanced           ;
; Carry Chain Length                                                              ; 70                 ; 70                 ;
; Auto Carry Chains                                                               ; On                 ; On                 ;
; Auto Open-Drain Pins                                                            ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                                           ; Off                ; Off                ;
; Auto ROM Replacement                                                            ; On                 ; On                 ;
; Auto RAM Replacement                                                            ; On                 ; On                 ;
; Auto DSP Block Replacement                                                      ; On                 ; On                 ;
; Auto Shift Register Replacement                                                 ; Auto               ; Auto               ;
; Allow Shift Register Merging across Hierarchies                                 ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                                   ; On                 ; On                 ;
; Strict RAM Replacement                                                          ; Off                ; Off                ;
; Allow Synchronous Control Signals                                               ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                                          ; Off                ; Off                ;
; Auto Resource Sharing                                                           ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                                              ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                                              ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                                   ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing                             ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives                               ; Off                ; Off                ;
; Timing-Driven Synthesis                                                         ; On                 ; On                 ;
; Report Parameter Settings                                                       ; On                 ; On                 ;
; Report Source Assignments                                                       ; On                 ; On                 ;
; Report Connectivity Checks                                                      ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                                              ; Off                ; Off                ;
; Synchronization Register Chain Length                                           ; 3                  ; 3                  ;
; Power Optimization During Synthesis                                             ; Normal compilation ; Normal compilation ;
; HDL message level                                                               ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                                 ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report                        ; 5000               ; 5000               ;
; Number of Swept Nodes Reported in Synthesis Report                              ; 5000               ; 5000               ;
; Number of Inverted Registers Reported in Synthesis Report                       ; 100                ; 100                ;
; Clock MUX Protection                                                            ; On                 ; On                 ;
; Auto Gated Clock Conversion                                                     ; Off                ; Off                ;
; Block Design Naming                                                             ; Auto               ; Auto               ;
; SDC constraint protection                                                       ; Off                ; Off                ;
; Synthesis Effort                                                                ; Auto               ; Auto               ;
; Shift Register Replacement - Allow Asynchronous Clear Signal                    ; On                 ; On                 ;
; Pre-Mapping Resynthesis Optimization                                            ; Off                ; Off                ;
; Analysis & Synthesis Message Level                                              ; Medium             ; Medium             ;
; Disable Register Merging Across Hierarchies                                     ; Auto               ; Auto               ;
; Resource Aware Inference For Block RAM                                          ; On                 ; On                 ;
; Automatic Parallel Synthesis                                                    ; On                 ; On                 ;
; Partial Reconfiguration Bitstream ID                                            ; Off                ; Off                ;
+---------------------------------------------------------------------------------+--------------------+--------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 10          ;
;                            ;             ;
; Average used               ; 2.05        ;
; Maximum used               ; 10          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  44.0%      ;
;     Processor 3            ;  28.7%      ;
;     Processor 4            ;  28.7%      ;
;     Processor 5            ;   3.6%      ;
;     Processor 6            ;   0.0%      ;
;     Processor 7            ;   0.0%      ;
;     Processors 8-10        ;   0.0%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                                                                                                                                                                                                                                                                                  ;
+---------------------------------------------------------------------------+-----------------+-------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; File Name with User-Entered Path                                          ; Used in Netlist ; File Type                                             ; File Name with Absolute Path                                                                                                                                                                                            ; Library ;
+---------------------------------------------------------------------------+-----------------+-------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; vgaClock/synthesis/submodules/vgaClock_video_pll_0_video_pll.v            ; yes             ; User Verilog HDL File                                 ; C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/vgaClock/synthesis/submodules/vgaClock_video_pll_0_video_pll.v            ;         ;
; vgaClock/synthesis/submodules/vgaClock_video_pll_0.v                      ; yes             ; User Verilog HDL File                                 ; C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/vgaClock/synthesis/submodules/vgaClock_video_pll_0.v                      ;         ;
; vgaClock/synthesis/submodules/altera_up_avalon_reset_from_locked_signal.v ; yes             ; User Verilog HDL File                                 ; C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/vgaClock/synthesis/submodules/altera_up_avalon_reset_from_locked_signal.v ;         ;
; vgaClock/synthesis/vgaClock.v                                             ; yes             ; User Verilog HDL File                                 ; C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/vgaClock/synthesis/vgaClock.v                                             ;         ;
; top_level.sv                                                              ; yes             ; User SystemVerilog HDL File                           ; C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/top_level.sv                                                              ;         ;
; hex7seg.sv                                                                ; yes             ; User SystemVerilog HDL File                           ; C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/hex7seg.sv                                                                ;         ;
; clock1280x800.sv                                                          ; yes             ; User SystemVerilog HDL File                           ; C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/clock1280x800.sv                                                          ;         ;
; registers_unit.sv                                                         ; yes             ; User SystemVerilog HDL File                           ; C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/registers_unit.sv                                                         ;         ;
; instruction_memory.sv                                                     ; yes             ; User SystemVerilog HDL File                           ; C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/instruction_memory.sv                                                     ;         ;
; alu.sv                                                                    ; yes             ; User SystemVerilog HDL File                           ; C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/alu.sv                                                                    ;         ;
; genInm.sv                                                                 ; yes             ; User SystemVerilog HDL File                           ; C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/genInm.sv                                                                 ;         ;
; control_unit.sv                                                           ; yes             ; User SystemVerilog HDL File                           ; C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/control_unit.sv                                                           ;         ;
; data_memory.sv                                                            ; yes             ; User SystemVerilog HDL File                           ; C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/data_memory.sv                                                            ;         ;
; branch_unit.sv                                                            ; yes             ; User SystemVerilog HDL File                           ; C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/branch_unit.sv                                                            ;         ;
; vga_controler.sv                                                          ; yes             ; User SystemVerilog HDL File                           ; C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/vga_controler.sv                                                          ;         ;
; vga_controller_1280x800.v                                                 ; yes             ; User Verilog HDL File                                 ; C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/vga_controller_1280x800.v                                                 ;         ;
; text_mode.sv                                                              ; yes             ; User SystemVerilog HDL File                           ; C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/text_mode.sv                                                              ;         ;
; font_rom.sv                                                               ; yes             ; User SystemVerilog HDL File                           ; C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/font_rom.sv                                                               ;         ;
; write_vga.sv                                                              ; yes             ; User SystemVerilog HDL File                           ; C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/write_vga.sv                                                              ;         ;
; program_counter.sv                                                        ; yes             ; User SystemVerilog HDL File                           ; C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/program_counter.sv                                                        ;         ;
; program_memory.hex                                                        ; yes             ; Auto-Found Hexadecimal (Intel-Format) File            ; C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/program_memory.hex                                                        ;         ;
; font_8x16.hex                                                             ; yes             ; Auto-Found Hexadecimal (Intel-Format) File            ; C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/font_8x16.hex                                                             ;         ;
; altera_pll.v                                                              ; yes             ; Megafunction                                          ; c:/intelfpga_lite/24.1std/quartus/libraries/megafunctions/altera_pll.v                                                                                                                                                  ;         ;
; screen_ram.sv                                                             ; yes             ; Auto-Found SystemVerilog HDL File                     ; C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/screen_ram.sv                                                             ;         ;
; screen_ram.hex                                                            ; yes             ; Auto-Found Hexadecimal (Intel-Format) File            ; C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/screen_ram.hex                                                            ;         ;
; altsyncram.tdf                                                            ; yes             ; Megafunction                                          ; c:/intelfpga_lite/24.1std/quartus/libraries/megafunctions/altsyncram.tdf                                                                                                                                                ;         ;
; stratix_ram_block.inc                                                     ; yes             ; Megafunction                                          ; c:/intelfpga_lite/24.1std/quartus/libraries/megafunctions/stratix_ram_block.inc                                                                                                                                         ;         ;
; lpm_mux.inc                                                               ; yes             ; Megafunction                                          ; c:/intelfpga_lite/24.1std/quartus/libraries/megafunctions/lpm_mux.inc                                                                                                                                                   ;         ;
; lpm_decode.inc                                                            ; yes             ; Megafunction                                          ; c:/intelfpga_lite/24.1std/quartus/libraries/megafunctions/lpm_decode.inc                                                                                                                                                ;         ;
; aglobal241.inc                                                            ; yes             ; Megafunction                                          ; c:/intelfpga_lite/24.1std/quartus/libraries/megafunctions/aglobal241.inc                                                                                                                                                ;         ;
; a_rdenreg.inc                                                             ; yes             ; Megafunction                                          ; c:/intelfpga_lite/24.1std/quartus/libraries/megafunctions/a_rdenreg.inc                                                                                                                                                 ;         ;
; altrom.inc                                                                ; yes             ; Megafunction                                          ; c:/intelfpga_lite/24.1std/quartus/libraries/megafunctions/altrom.inc                                                                                                                                                    ;         ;
; altram.inc                                                                ; yes             ; Megafunction                                          ; c:/intelfpga_lite/24.1std/quartus/libraries/megafunctions/altram.inc                                                                                                                                                    ;         ;
; altdpram.inc                                                              ; yes             ; Megafunction                                          ; c:/intelfpga_lite/24.1std/quartus/libraries/megafunctions/altdpram.inc                                                                                                                                                  ;         ;
; db/altsyncram_c6u1.tdf                                                    ; yes             ; Auto-Generated Megafunction                           ; C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/db/altsyncram_c6u1.tdf                                                    ;         ;
; db/riscvpc.ram0_screen_ram_a38c26aa.hdl.mif                               ; yes             ; Auto-Generated Auto-Found Memory Initialization File  ; C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/db/riscvpc.ram0_screen_ram_a38c26aa.hdl.mif                               ;         ;
+---------------------------------------------------------------------------+-----------------+-------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary                     ;
+---------------------------------------------+-------------------+
; Resource                                    ; Usage             ;
+---------------------------------------------+-------------------+
; Estimate of Logic utilization (ALMs needed) ; 7280              ;
;                                             ;                   ;
; Combinational ALUT usage for logic          ; 4997              ;
;     -- 7 input functions                    ; 57                ;
;     -- 6 input functions                    ; 4260              ;
;     -- 5 input functions                    ; 211               ;
;     -- 4 input functions                    ; 245               ;
;     -- <=3 input functions                  ; 224               ;
;                                             ;                   ;
; Dedicated logic registers                   ; 8452              ;
;                                             ;                   ;
; I/O pins                                    ; 73                ;
; Total MLAB memory bits                      ; 0                 ;
; Total block memory bits                     ; 57344             ;
;                                             ;                   ;
; Total DSP Blocks                            ; 0                 ;
;                                             ;                   ;
; Total PLLs                                  ; 2                 ;
;     -- PLLs                                 ; 2                 ;
;                                             ;                   ;
; Maximum fan-out node                        ; step_button~input ;
; Maximum fan-out                             ; 8350              ;
; Total fan-out                               ; 62719             ;
; Average fan-out                             ; 4.61              ;
+---------------------------------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                ;
+-----------------------------------------------------------+---------------------+---------------------------+-------------------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------+
; Compilation Hierarchy Node                                ; Combinational ALUTs ; Dedicated Logic Registers ; Block Memory Bits ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                           ; Entity Name                    ; Library Name ;
+-----------------------------------------------------------+---------------------+---------------------------+-------------------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------+
; |top_level                                                ; 4997 (83)           ; 8452 (0)                  ; 57344             ; 0          ; 73   ; 0            ; |top_level                                                                                                                                                    ; top_level                      ; work         ;
;    |alu:alu_inst|                                         ; 282 (282)           ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |top_level|alu:alu_inst                                                                                                                                       ; alu                            ; work         ;
;    |control_unit:cu_inst|                                 ; 2 (2)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |top_level|control_unit:cu_inst                                                                                                                               ; control_unit                   ; work         ;
;    |data_memory:dm_inst|                                  ; 3838 (3838)         ; 8192 (8192)               ; 0                 ; 0          ; 0    ; 0            ; |top_level|data_memory:dm_inst                                                                                                                                ; data_memory                    ; work         ;
;    |genInm:genInm_inst|                                   ; 10 (10)             ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |top_level|genInm:genInm_inst                                                                                                                                 ; genInm                         ; work         ;
;    |hex7seg:hex0|                                         ; 7 (7)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |top_level|hex7seg:hex0                                                                                                                                       ; hex7seg                        ; work         ;
;    |hex7seg:hex1|                                         ; 7 (7)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |top_level|hex7seg:hex1                                                                                                                                       ; hex7seg                        ; work         ;
;    |hex7seg:hex2|                                         ; 7 (7)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |top_level|hex7seg:hex2                                                                                                                                       ; hex7seg                        ; work         ;
;    |hex7seg:hex3|                                         ; 7 (7)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |top_level|hex7seg:hex3                                                                                                                                       ; hex7seg                        ; work         ;
;    |instruction_memory:imem|                              ; 15 (15)             ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |top_level|instruction_memory:imem                                                                                                                            ; instruction_memory             ; work         ;
;    |program_counter:pc_inst|                              ; 0 (0)               ; 30 (30)                   ; 0                 ; 0          ; 0    ; 0            ; |top_level|program_counter:pc_inst                                                                                                                            ; program_counter                ; work         ;
;    |registers_unit:ru_inst|                               ; 90 (90)             ; 128 (128)                 ; 0                 ; 0          ; 0    ; 0            ; |top_level|registers_unit:ru_inst                                                                                                                             ; registers_unit                 ; work         ;
;    |vga:vga_inst|                                         ; 280 (15)            ; 32 (0)                    ; 57344             ; 0          ; 0    ; 0            ; |top_level|vga:vga_inst                                                                                                                                       ; vga                            ; work         ;
;       |clock1280x800:vgaclock|                            ; 0 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |top_level|vga:vga_inst|clock1280x800:vgaclock                                                                                                                ; clock1280x800                  ; work         ;
;          |vgaClock:clk|                                   ; 0 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |top_level|vga:vga_inst|clock1280x800:vgaclock|vgaClock:clk                                                                                                   ; vgaClock                       ; work         ;
;             |vgaClock_video_pll_0:video_pll_0|            ; 0 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |top_level|vga:vga_inst|clock1280x800:vgaclock|vgaClock:clk|vgaClock_video_pll_0:video_pll_0                                                                  ; vgaClock_video_pll_0           ; work         ;
;                |vgaClock_video_pll_0_video_pll:video_pll| ; 0 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |top_level|vga:vga_inst|clock1280x800:vgaclock|vgaClock:clk|vgaClock_video_pll_0:video_pll_0|vgaClock_video_pll_0_video_pll:video_pll                         ; vgaClock_video_pll_0_video_pll ; work         ;
;                   |altera_pll:altera_pll_i|               ; 0 (0)               ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |top_level|vga:vga_inst|clock1280x800:vgaclock|vgaClock:clk|vgaClock_video_pll_0:video_pll_0|vgaClock_video_pll_0_video_pll:video_pll|altera_pll:altera_pll_i ; altera_pll                     ; work         ;
;       |screen_ram:vga_screen_ram|                         ; 0 (0)               ; 0 (0)                     ; 57344             ; 0          ; 0    ; 0            ; |top_level|vga:vga_inst|screen_ram:vga_screen_ram                                                                                                             ; screen_ram                     ; work         ;
;          |altsyncram:ram_rtl_0|                           ; 0 (0)               ; 0 (0)                     ; 57344             ; 0          ; 0    ; 0            ; |top_level|vga:vga_inst|screen_ram:vga_screen_ram|altsyncram:ram_rtl_0                                                                                        ; altsyncram                     ; work         ;
;             |altsyncram_c6u1:auto_generated|              ; 0 (0)               ; 0 (0)                     ; 57344             ; 0          ; 0    ; 0            ; |top_level|vga:vga_inst|screen_ram:vga_screen_ram|altsyncram:ram_rtl_0|altsyncram_c6u1:auto_generated                                                         ; altsyncram_c6u1                ; work         ;
;       |text_mode:text_mode_inst|                          ; 217 (3)             ; 8 (8)                     ; 0                 ; 0          ; 0    ; 0            ; |top_level|vga:vga_inst|text_mode:text_mode_inst                                                                                                              ; text_mode                      ; work         ;
;          |font_rom:rom|                                   ; 214 (214)           ; 0 (0)                     ; 0                 ; 0          ; 0    ; 0            ; |top_level|vga:vga_inst|text_mode:text_mode_inst|font_rom:rom                                                                                                 ; font_rom                       ; work         ;
;       |vga_controller_1280x800:vga_ctrl|                  ; 48 (48)             ; 24 (24)                   ; 0                 ; 0          ; 0    ; 0            ; |top_level|vga:vga_inst|vga_controller_1280x800:vga_ctrl                                                                                                      ; vga_controller_1280x800        ; work         ;
;    |write_vga:write_vga_inst|                             ; 369 (369)           ; 70 (70)                   ; 0                 ; 0          ; 0    ; 0            ; |top_level|write_vga:write_vga_inst                                                                                                                           ; write_vga                      ; work         ;
+-----------------------------------------------------------+---------------------+---------------------------+-------------------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis RAM Summary                                                                                                                                                                                                                        ;
+-------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+-------+---------------------------------------------+
; Name                                                                                                  ; Type       ; Mode             ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Size  ; MIF                                         ;
+-------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+-------+---------------------------------------------+
; vga:vga_inst|screen_ram:vga_screen_ram|altsyncram:ram_rtl_0|altsyncram_c6u1:auto_generated|ALTSYNCRAM ; M10K block ; Simple Dual Port ; 8192         ; 8            ; 8192         ; 8            ; 65536 ; db/riscvpc.ram0_screen_ram_a38c26aa.hdl.mif ;
+-------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+-------+---------------------------------------------+


Encoding Type:  One-Hot
+------------------------------------------------------------------------+
; State Machine - |top_level|write_vga:write_vga_inst|state              ;
+-------------------+------------+-------------------+-------------------+
; Name              ; state.IDLE ; state.NEXT_SIGNAL ; state.WRITE_DIGIT ;
+-------------------+------------+-------------------+-------------------+
; state.IDLE        ; 0          ; 0                 ; 0                 ;
; state.WRITE_DIGIT ; 1          ; 0                 ; 1                 ;
; state.NEXT_SIGNAL ; 1          ; 1                 ; 0                 ;
+-------------------+------------+-------------------+-------------------+


+-----------------------------------------------------------------------------------------------------+
; Registers Removed During Synthesis                                                                  ;
+--------------------------------------------+--------------------------------------------------------+
; Register name                              ; Reason for Removal                                     ;
+--------------------------------------------+--------------------------------------------------------+
; write_vga:write_vga_inst|vga_write_data[7] ; Stuck at GND due to stuck port data_in                 ;
; program_counter:pc_inst|Pc[0,1]            ; Stuck at GND due to stuck port data_in                 ;
; write_vga:write_vga_inst|vga_write_data[5] ; Merged with write_vga:write_vga_inst|vga_write_data[6] ;
; registers_unit:ru_inst|registers[31][0]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[0][31]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[0][30]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[0][29]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[0][28]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[0][27]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[0][26]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[0][25]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[0][24]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[0][23]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[0][22]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[0][21]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[0][20]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[0][19]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[0][18]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[0][17]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[0][16]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[0][15]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[0][14]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[0][13]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[0][12]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[0][11]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[0][10]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[0][9]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[0][8]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[0][7]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[0][6]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[0][5]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[0][4]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[0][3]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[0][2]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[0][1]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[0][0]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[3][31]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[3][30]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[3][29]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[3][28]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[3][27]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[3][26]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[3][25]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[3][24]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[3][23]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[3][22]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[3][21]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[3][20]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[3][19]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[3][18]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[3][17]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[3][16]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[3][15]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[3][14]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[3][13]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[3][12]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[3][11]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[3][10]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[3][9]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[3][8]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[3][7]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[3][6]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[3][5]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[3][4]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[3][3]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[3][2]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[3][1]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[3][0]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[4][31]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[4][30]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[4][29]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[4][28]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[4][27]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[4][26]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[4][25]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[4][24]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[4][23]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[4][22]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[4][21]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[4][20]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[4][19]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[4][18]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[4][17]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[4][16]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[4][15]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[4][14]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[4][13]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[4][12]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[4][11]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[4][10]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[4][9]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[4][8]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[4][7]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[4][6]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[4][5]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[4][4]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[4][3]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[4][2]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[4][1]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[4][0]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[5][31]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[5][30]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[5][29]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[5][28]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[5][27]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[5][26]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[5][25]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[5][24]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[5][23]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[5][22]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[5][21]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[5][20]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[5][19]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[5][18]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[5][17]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[5][16]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[5][15]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[5][14]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[5][13]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[5][12]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[5][11]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[5][10]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[5][9]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[5][8]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[5][7]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[5][6]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[5][5]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[5][4]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[5][3]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[5][2]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[5][1]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[5][0]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[6][31]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[6][30]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[6][29]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[6][28]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[6][27]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[6][26]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[6][25]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[6][24]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[6][23]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[6][22]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[6][21]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[6][20]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[6][19]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[6][18]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[6][17]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[6][16]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[6][15]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[6][14]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[6][13]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[6][12]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[6][11]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[6][10]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[6][9]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[6][8]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[6][7]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[6][6]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[6][5]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[6][4]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[6][3]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[6][2]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[6][1]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[6][0]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[7][31]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[7][30]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[7][29]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[7][28]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[7][27]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[7][26]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[7][25]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[7][24]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[7][23]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[7][22]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[7][21]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[7][20]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[7][19]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[7][18]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[7][17]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[7][16]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[7][15]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[7][14]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[7][13]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[7][12]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[7][11]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[7][10]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[7][9]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[7][8]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[7][7]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[7][6]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[7][5]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[7][4]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[7][3]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[7][2]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[7][1]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[7][0]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[8][31]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[8][30]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[8][29]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[8][28]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[8][27]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[8][26]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[8][25]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[8][24]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[8][23]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[8][22]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[8][21]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[8][20]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[8][19]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[8][18]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[8][17]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[8][16]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[8][15]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[8][14]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[8][13]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[8][12]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[8][11]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[8][10]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[8][9]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[8][8]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[8][7]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[8][6]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[8][5]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[8][4]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[8][3]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[8][2]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[8][1]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[8][0]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[9][31]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[9][30]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[9][29]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[9][28]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[9][27]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[9][26]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[9][25]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[9][24]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[9][23]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[9][22]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[9][21]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[9][20]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[9][19]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[9][18]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[9][17]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[9][16]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[9][15]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[9][14]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[9][13]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[9][12]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[9][11]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[9][10]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[9][9]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[9][8]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[9][7]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[9][6]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[9][5]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[9][4]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[9][3]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[9][2]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[9][1]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[9][0]     ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[10][31]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[10][30]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[10][29]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[10][28]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[10][27]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[10][26]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[10][25]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[10][24]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[10][23]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[10][22]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[10][21]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[10][20]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[10][19]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[10][18]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[10][17]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[10][16]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[10][15]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[10][14]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[10][13]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[10][12]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[10][11]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[10][10]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[10][9]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[10][8]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[10][7]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[10][6]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[10][5]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[10][4]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[10][3]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[10][2]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[10][1]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[10][0]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[11][31]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[11][30]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[11][29]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[11][28]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[11][27]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[11][26]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[11][25]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[11][24]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[11][23]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[11][22]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[11][21]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[11][20]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[11][19]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[11][18]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[11][17]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[11][16]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[11][15]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[11][14]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[11][13]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[11][12]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[11][11]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[11][10]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[11][9]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[11][8]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[11][7]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[11][6]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[11][5]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[11][4]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[11][3]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[11][2]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[11][1]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[11][0]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[12][31]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[12][30]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[12][29]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[12][28]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[12][27]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[12][26]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[12][25]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[12][24]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[12][23]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[12][22]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[12][21]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[12][20]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[12][19]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[12][18]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[12][17]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[12][16]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[12][15]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[12][14]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[12][13]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[12][12]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[12][11]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[12][10]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[12][9]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[12][8]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[12][7]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[12][6]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[12][5]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[12][4]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[12][3]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[12][2]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[12][1]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[12][0]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[13][31]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[13][30]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[13][29]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[13][28]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[13][27]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[13][26]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[13][25]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[13][24]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[13][23]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[13][22]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[13][21]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[13][20]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[13][19]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[13][18]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[13][17]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[13][16]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[13][15]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[13][14]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[13][13]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[13][12]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[13][11]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[13][10]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[13][9]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[13][8]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[13][7]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[13][6]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[13][5]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[13][4]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[13][3]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[13][2]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[13][1]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[13][0]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[14][31]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[14][30]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[14][29]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[14][28]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[14][27]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[14][26]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[14][25]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[14][24]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[14][23]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[14][22]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[14][21]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[14][20]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[14][19]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[14][18]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[14][17]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[14][16]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[14][15]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[14][14]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[14][13]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[14][12]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[14][11]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[14][10]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[14][9]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[14][8]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[14][7]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[14][6]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[14][5]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[14][4]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[14][3]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[14][2]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[14][1]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[14][0]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[15][31]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[15][30]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[15][29]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[15][28]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[15][27]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[15][26]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[15][25]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[15][24]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[15][23]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[15][22]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[15][21]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[15][20]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[15][19]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[15][18]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[15][17]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[15][16]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[15][15]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[15][14]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[15][13]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[15][12]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[15][11]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[15][10]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[15][9]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[15][8]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[15][7]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[15][6]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[15][5]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[15][4]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[15][3]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[15][2]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[15][1]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[15][0]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[16][31]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[16][30]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[16][29]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[16][28]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[16][27]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[16][26]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[16][25]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[16][24]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[16][23]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[16][22]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[16][21]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[16][20]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[16][19]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[16][18]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[16][17]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[16][16]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[16][15]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[16][14]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[16][13]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[16][12]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[16][11]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[16][10]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[16][9]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[16][8]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[16][7]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[16][6]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[16][5]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[16][4]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[16][3]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[16][2]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[16][1]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[16][0]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[18][31]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[18][30]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[18][29]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[18][28]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[18][27]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[18][26]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[18][25]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[18][24]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[18][23]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[18][22]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[18][21]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[18][20]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[18][19]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[18][18]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[18][17]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[18][16]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[18][15]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[18][14]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[18][13]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[18][12]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[18][11]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[18][10]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[18][9]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[18][8]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[18][7]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[18][6]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[18][5]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[18][4]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[18][3]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[18][2]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[18][1]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[18][0]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[19][31]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[19][30]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[19][29]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[19][28]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[19][27]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[19][26]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[19][25]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[19][24]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[19][23]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[19][22]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[19][21]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[19][20]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[19][19]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[19][18]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[19][17]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[19][16]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[19][15]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[19][14]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[19][13]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[19][12]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[19][11]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[19][10]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[19][9]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[19][8]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[19][7]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[19][6]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[19][5]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[19][4]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[19][3]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[19][2]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[19][1]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[19][0]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[20][31]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[20][30]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[20][29]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[20][28]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[20][27]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[20][26]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[20][25]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[20][24]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[20][23]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[20][22]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[20][21]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[20][20]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[20][19]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[20][18]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[20][17]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[20][16]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[20][15]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[20][14]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[20][13]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[20][12]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[20][11]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[20][10]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[20][9]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[20][8]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[20][7]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[20][6]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[20][5]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[20][4]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[20][3]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[20][2]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[20][1]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[20][0]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[21][31]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[21][30]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[21][29]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[21][28]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[21][27]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[21][26]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[21][25]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[21][24]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[21][23]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[21][22]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[21][21]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[21][20]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[21][19]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[21][18]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[21][17]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[21][16]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[21][15]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[21][14]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[21][13]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[21][12]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[21][11]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[21][10]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[21][9]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[21][8]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[21][7]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[21][6]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[21][5]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[21][4]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[21][3]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[21][2]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[21][1]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[21][0]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[22][31]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[22][30]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[22][29]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[22][28]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[22][27]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[22][26]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[22][25]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[22][24]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[22][23]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[22][22]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[22][21]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[22][20]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[22][19]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[22][18]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[22][17]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[22][16]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[22][15]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[22][14]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[22][13]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[22][12]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[22][11]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[22][10]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[22][9]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[22][8]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[22][7]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[22][6]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[22][5]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[22][4]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[22][3]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[22][2]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[22][1]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[22][0]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[23][31]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[23][30]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[23][29]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[23][28]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[23][27]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[23][26]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[23][25]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[23][24]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[23][23]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[23][22]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[23][21]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[23][20]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[23][19]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[23][18]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[23][17]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[23][16]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[23][15]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[23][14]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[23][13]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[23][12]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[23][11]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[23][10]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[23][9]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[23][8]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[23][7]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[23][6]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[23][5]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[23][4]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[23][3]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[23][2]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[23][1]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[23][0]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[24][31]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[24][30]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[24][29]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[24][28]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[24][27]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[24][26]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[24][25]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[24][24]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[24][23]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[24][22]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[24][21]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[24][20]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[24][19]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[24][18]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[24][17]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[24][16]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[24][15]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[24][14]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[24][13]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[24][12]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[24][11]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[24][10]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[24][9]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[24][8]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[24][7]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[24][6]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[24][5]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[24][4]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[24][3]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[24][2]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[24][1]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[24][0]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[25][31]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[25][30]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[25][29]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[25][28]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[25][27]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[25][26]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[25][25]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[25][24]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[25][23]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[25][22]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[25][21]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[25][20]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[25][19]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[25][18]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[25][17]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[25][16]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[25][15]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[25][14]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[25][13]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[25][12]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[25][11]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[25][10]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[25][9]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[25][8]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[25][7]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[25][6]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[25][5]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[25][4]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[25][3]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[25][2]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[25][1]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[25][0]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[27][31]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[27][30]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[27][29]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[27][28]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[27][27]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[27][26]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[27][25]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[27][24]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[27][23]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[27][22]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[27][21]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[27][20]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[27][19]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[27][18]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[27][17]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[27][16]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[27][15]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[27][14]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[27][13]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[27][12]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[27][11]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[27][10]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[27][9]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[27][8]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[27][7]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[27][6]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[27][5]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[27][4]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[27][3]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[27][2]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[27][1]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[27][0]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[28][31]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[28][30]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[28][29]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[28][28]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[28][27]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[28][26]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[28][25]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[28][24]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[28][23]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[28][22]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[28][21]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[28][20]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[28][19]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[28][18]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[28][17]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[28][16]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[28][15]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[28][14]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[28][13]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[28][12]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[28][11]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[28][10]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[28][9]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[28][8]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[28][7]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[28][6]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[28][5]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[28][4]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[28][3]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[28][2]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[28][1]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[28][0]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[29][31]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[29][30]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[29][29]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[29][28]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[29][27]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[29][26]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[29][25]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[29][24]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[29][23]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[29][22]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[29][21]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[29][20]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[29][19]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[29][18]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[29][17]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[29][16]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[29][15]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[29][14]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[29][13]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[29][12]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[29][11]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[29][10]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[29][9]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[29][8]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[29][7]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[29][6]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[29][5]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[29][4]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[29][3]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[29][2]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[29][1]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[29][0]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[30][31]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[30][30]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[30][29]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[30][28]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[30][27]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[30][26]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[30][25]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[30][24]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[30][23]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[30][22]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[30][21]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[30][20]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[30][19]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[30][18]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[30][17]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[30][16]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[30][15]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[30][14]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[30][13]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[30][12]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[30][11]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[30][10]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[30][9]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[30][8]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[30][7]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[30][6]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[30][5]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[30][4]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[30][3]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[30][2]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[30][1]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[30][0]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[31][31]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[31][30]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[31][29]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[31][28]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[31][27]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[31][26]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[31][25]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[31][24]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[31][23]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[31][22]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[31][21]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[31][20]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[31][19]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[31][18]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[31][17]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[31][16]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[31][15]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[31][14]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[31][13]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[31][12]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[31][11]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[31][10]   ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[31][9]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[31][8]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[31][7]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[31][6]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[31][5]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[31][4]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[31][3]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[31][2]    ; Stuck at GND due to stuck port clock_enable            ;
; registers_unit:ru_inst|registers[31][1]    ; Stuck at GND due to stuck port clock_enable            ;
; Total Number of Removed Registers = 900    ;                                                        ;
+--------------------------------------------+--------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Removed Registers Triggering Further Register Optimizations                                                                                     ;
+-------------------------------+---------------------------+-------------------------------------------------------------------------------------+
; Register name                 ; Reason for Removal        ; Registers Removed due to This Register                                              ;
+-------------------------------+---------------------------+-------------------------------------------------------------------------------------+
; program_counter:pc_inst|Pc[0] ; Stuck at GND              ; registers_unit:ru_inst|registers[31][0], registers_unit:ru_inst|registers[0][31],   ;
;                               ; due to stuck port data_in ; registers_unit:ru_inst|registers[0][30], registers_unit:ru_inst|registers[0][29],   ;
;                               ;                           ; registers_unit:ru_inst|registers[0][28], registers_unit:ru_inst|registers[0][27],   ;
;                               ;                           ; registers_unit:ru_inst|registers[0][26], registers_unit:ru_inst|registers[0][25],   ;
;                               ;                           ; registers_unit:ru_inst|registers[0][24], registers_unit:ru_inst|registers[0][23],   ;
;                               ;                           ; registers_unit:ru_inst|registers[0][22], registers_unit:ru_inst|registers[0][21],   ;
;                               ;                           ; registers_unit:ru_inst|registers[0][20], registers_unit:ru_inst|registers[0][19],   ;
;                               ;                           ; registers_unit:ru_inst|registers[0][18], registers_unit:ru_inst|registers[0][17],   ;
;                               ;                           ; registers_unit:ru_inst|registers[0][16], registers_unit:ru_inst|registers[0][15],   ;
;                               ;                           ; registers_unit:ru_inst|registers[0][14], registers_unit:ru_inst|registers[0][13],   ;
;                               ;                           ; registers_unit:ru_inst|registers[0][12], registers_unit:ru_inst|registers[0][11],   ;
;                               ;                           ; registers_unit:ru_inst|registers[0][10], registers_unit:ru_inst|registers[0][9],    ;
;                               ;                           ; registers_unit:ru_inst|registers[0][8], registers_unit:ru_inst|registers[0][7],     ;
;                               ;                           ; registers_unit:ru_inst|registers[0][6], registers_unit:ru_inst|registers[0][5],     ;
;                               ;                           ; registers_unit:ru_inst|registers[0][4], registers_unit:ru_inst|registers[0][3],     ;
;                               ;                           ; registers_unit:ru_inst|registers[0][2], registers_unit:ru_inst|registers[0][1],     ;
;                               ;                           ; registers_unit:ru_inst|registers[0][0], registers_unit:ru_inst|registers[3][31],    ;
;                               ;                           ; registers_unit:ru_inst|registers[3][30], registers_unit:ru_inst|registers[3][29],   ;
;                               ;                           ; registers_unit:ru_inst|registers[3][28], registers_unit:ru_inst|registers[3][27],   ;
;                               ;                           ; registers_unit:ru_inst|registers[3][26], registers_unit:ru_inst|registers[3][25],   ;
;                               ;                           ; registers_unit:ru_inst|registers[3][24], registers_unit:ru_inst|registers[3][23],   ;
;                               ;                           ; registers_unit:ru_inst|registers[3][22], registers_unit:ru_inst|registers[3][21],   ;
;                               ;                           ; registers_unit:ru_inst|registers[3][20], registers_unit:ru_inst|registers[3][19],   ;
;                               ;                           ; registers_unit:ru_inst|registers[3][18], registers_unit:ru_inst|registers[3][17],   ;
;                               ;                           ; registers_unit:ru_inst|registers[3][16], registers_unit:ru_inst|registers[3][15],   ;
;                               ;                           ; registers_unit:ru_inst|registers[3][14], registers_unit:ru_inst|registers[3][13],   ;
;                               ;                           ; registers_unit:ru_inst|registers[3][12], registers_unit:ru_inst|registers[3][11],   ;
;                               ;                           ; registers_unit:ru_inst|registers[3][10], registers_unit:ru_inst|registers[3][9],    ;
;                               ;                           ; registers_unit:ru_inst|registers[3][8], registers_unit:ru_inst|registers[3][7],     ;
;                               ;                           ; registers_unit:ru_inst|registers[3][6], registers_unit:ru_inst|registers[3][5],     ;
;                               ;                           ; registers_unit:ru_inst|registers[3][4], registers_unit:ru_inst|registers[3][3],     ;
;                               ;                           ; registers_unit:ru_inst|registers[3][2], registers_unit:ru_inst|registers[3][1],     ;
;                               ;                           ; registers_unit:ru_inst|registers[3][0], registers_unit:ru_inst|registers[4][31],    ;
;                               ;                           ; registers_unit:ru_inst|registers[4][30], registers_unit:ru_inst|registers[4][29],   ;
;                               ;                           ; registers_unit:ru_inst|registers[4][28], registers_unit:ru_inst|registers[4][27],   ;
;                               ;                           ; registers_unit:ru_inst|registers[4][26], registers_unit:ru_inst|registers[4][25],   ;
;                               ;                           ; registers_unit:ru_inst|registers[4][24], registers_unit:ru_inst|registers[4][23],   ;
;                               ;                           ; registers_unit:ru_inst|registers[4][22], registers_unit:ru_inst|registers[4][21],   ;
;                               ;                           ; registers_unit:ru_inst|registers[4][20], registers_unit:ru_inst|registers[4][19],   ;
;                               ;                           ; registers_unit:ru_inst|registers[4][18], registers_unit:ru_inst|registers[4][17],   ;
;                               ;                           ; registers_unit:ru_inst|registers[4][16], registers_unit:ru_inst|registers[4][15],   ;
;                               ;                           ; registers_unit:ru_inst|registers[4][14], registers_unit:ru_inst|registers[4][13],   ;
;                               ;                           ; registers_unit:ru_inst|registers[4][12], registers_unit:ru_inst|registers[4][11],   ;
;                               ;                           ; registers_unit:ru_inst|registers[4][10], registers_unit:ru_inst|registers[4][9],    ;
;                               ;                           ; registers_unit:ru_inst|registers[4][8], registers_unit:ru_inst|registers[4][7],     ;
;                               ;                           ; registers_unit:ru_inst|registers[4][6], registers_unit:ru_inst|registers[4][5],     ;
;                               ;                           ; registers_unit:ru_inst|registers[4][4], registers_unit:ru_inst|registers[4][3],     ;
;                               ;                           ; registers_unit:ru_inst|registers[4][2], registers_unit:ru_inst|registers[4][1],     ;
;                               ;                           ; registers_unit:ru_inst|registers[4][0], registers_unit:ru_inst|registers[5][31],    ;
;                               ;                           ; registers_unit:ru_inst|registers[5][30], registers_unit:ru_inst|registers[5][29],   ;
;                               ;                           ; registers_unit:ru_inst|registers[5][28], registers_unit:ru_inst|registers[5][27],   ;
;                               ;                           ; registers_unit:ru_inst|registers[5][26], registers_unit:ru_inst|registers[5][25],   ;
;                               ;                           ; registers_unit:ru_inst|registers[5][24], registers_unit:ru_inst|registers[5][23],   ;
;                               ;                           ; registers_unit:ru_inst|registers[5][22], registers_unit:ru_inst|registers[5][21],   ;
;                               ;                           ; registers_unit:ru_inst|registers[5][20], registers_unit:ru_inst|registers[5][19],   ;
;                               ;                           ; registers_unit:ru_inst|registers[5][18], registers_unit:ru_inst|registers[5][17],   ;
;                               ;                           ; registers_unit:ru_inst|registers[5][16], registers_unit:ru_inst|registers[5][15],   ;
;                               ;                           ; registers_unit:ru_inst|registers[5][14], registers_unit:ru_inst|registers[5][13],   ;
;                               ;                           ; registers_unit:ru_inst|registers[5][12], registers_unit:ru_inst|registers[5][11],   ;
;                               ;                           ; registers_unit:ru_inst|registers[5][10], registers_unit:ru_inst|registers[5][9],    ;
;                               ;                           ; registers_unit:ru_inst|registers[5][8], registers_unit:ru_inst|registers[5][7],     ;
;                               ;                           ; registers_unit:ru_inst|registers[5][6], registers_unit:ru_inst|registers[5][5],     ;
;                               ;                           ; registers_unit:ru_inst|registers[5][4], registers_unit:ru_inst|registers[5][3],     ;
;                               ;                           ; registers_unit:ru_inst|registers[5][2], registers_unit:ru_inst|registers[5][1],     ;
;                               ;                           ; registers_unit:ru_inst|registers[5][0], registers_unit:ru_inst|registers[6][31],    ;
;                               ;                           ; registers_unit:ru_inst|registers[6][30], registers_unit:ru_inst|registers[6][29],   ;
;                               ;                           ; registers_unit:ru_inst|registers[6][28], registers_unit:ru_inst|registers[6][27],   ;
;                               ;                           ; registers_unit:ru_inst|registers[6][26], registers_unit:ru_inst|registers[6][25],   ;
;                               ;                           ; registers_unit:ru_inst|registers[6][24], registers_unit:ru_inst|registers[6][23],   ;
;                               ;                           ; registers_unit:ru_inst|registers[6][22], registers_unit:ru_inst|registers[6][21],   ;
;                               ;                           ; registers_unit:ru_inst|registers[6][20], registers_unit:ru_inst|registers[6][19],   ;
;                               ;                           ; registers_unit:ru_inst|registers[6][18], registers_unit:ru_inst|registers[6][17],   ;
;                               ;                           ; registers_unit:ru_inst|registers[6][16], registers_unit:ru_inst|registers[6][15],   ;
;                               ;                           ; registers_unit:ru_inst|registers[6][14], registers_unit:ru_inst|registers[6][13],   ;
;                               ;                           ; registers_unit:ru_inst|registers[6][12], registers_unit:ru_inst|registers[6][11],   ;
;                               ;                           ; registers_unit:ru_inst|registers[6][10], registers_unit:ru_inst|registers[6][9],    ;
;                               ;                           ; registers_unit:ru_inst|registers[6][8], registers_unit:ru_inst|registers[6][7],     ;
;                               ;                           ; registers_unit:ru_inst|registers[6][6], registers_unit:ru_inst|registers[6][5],     ;
;                               ;                           ; registers_unit:ru_inst|registers[6][4], registers_unit:ru_inst|registers[6][3],     ;
;                               ;                           ; registers_unit:ru_inst|registers[6][2], registers_unit:ru_inst|registers[6][1],     ;
;                               ;                           ; registers_unit:ru_inst|registers[6][0], registers_unit:ru_inst|registers[7][31],    ;
;                               ;                           ; registers_unit:ru_inst|registers[7][30], registers_unit:ru_inst|registers[7][29],   ;
;                               ;                           ; registers_unit:ru_inst|registers[7][28], registers_unit:ru_inst|registers[7][27],   ;
;                               ;                           ; registers_unit:ru_inst|registers[7][26], registers_unit:ru_inst|registers[7][25],   ;
;                               ;                           ; registers_unit:ru_inst|registers[7][24], registers_unit:ru_inst|registers[7][23],   ;
;                               ;                           ; registers_unit:ru_inst|registers[7][22], registers_unit:ru_inst|registers[7][21],   ;
;                               ;                           ; registers_unit:ru_inst|registers[7][20], registers_unit:ru_inst|registers[7][19],   ;
;                               ;                           ; registers_unit:ru_inst|registers[7][18], registers_unit:ru_inst|registers[7][17],   ;
;                               ;                           ; registers_unit:ru_inst|registers[7][16], registers_unit:ru_inst|registers[7][15],   ;
;                               ;                           ; registers_unit:ru_inst|registers[7][14], registers_unit:ru_inst|registers[7][13],   ;
;                               ;                           ; registers_unit:ru_inst|registers[7][12], registers_unit:ru_inst|registers[7][11],   ;
;                               ;                           ; registers_unit:ru_inst|registers[7][10], registers_unit:ru_inst|registers[7][9],    ;
;                               ;                           ; registers_unit:ru_inst|registers[7][8], registers_unit:ru_inst|registers[7][7],     ;
;                               ;                           ; registers_unit:ru_inst|registers[7][6], registers_unit:ru_inst|registers[7][5],     ;
;                               ;                           ; registers_unit:ru_inst|registers[7][4], registers_unit:ru_inst|registers[7][3],     ;
;                               ;                           ; registers_unit:ru_inst|registers[7][2], registers_unit:ru_inst|registers[7][1],     ;
;                               ;                           ; registers_unit:ru_inst|registers[7][0], registers_unit:ru_inst|registers[8][31],    ;
;                               ;                           ; registers_unit:ru_inst|registers[8][30], registers_unit:ru_inst|registers[8][29],   ;
;                               ;                           ; registers_unit:ru_inst|registers[8][28], registers_unit:ru_inst|registers[8][27],   ;
;                               ;                           ; registers_unit:ru_inst|registers[8][26], registers_unit:ru_inst|registers[8][25],   ;
;                               ;                           ; registers_unit:ru_inst|registers[8][24], registers_unit:ru_inst|registers[8][23],   ;
;                               ;                           ; registers_unit:ru_inst|registers[8][22], registers_unit:ru_inst|registers[8][21],   ;
;                               ;                           ; registers_unit:ru_inst|registers[8][20], registers_unit:ru_inst|registers[8][19],   ;
;                               ;                           ; registers_unit:ru_inst|registers[8][18], registers_unit:ru_inst|registers[8][17],   ;
;                               ;                           ; registers_unit:ru_inst|registers[8][16], registers_unit:ru_inst|registers[8][15],   ;
;                               ;                           ; registers_unit:ru_inst|registers[8][14], registers_unit:ru_inst|registers[8][13],   ;
;                               ;                           ; registers_unit:ru_inst|registers[8][12], registers_unit:ru_inst|registers[8][11],   ;
;                               ;                           ; registers_unit:ru_inst|registers[8][10], registers_unit:ru_inst|registers[8][9],    ;
;                               ;                           ; registers_unit:ru_inst|registers[8][8], registers_unit:ru_inst|registers[8][7],     ;
;                               ;                           ; registers_unit:ru_inst|registers[8][6], registers_unit:ru_inst|registers[8][5],     ;
;                               ;                           ; registers_unit:ru_inst|registers[8][4], registers_unit:ru_inst|registers[8][3],     ;
;                               ;                           ; registers_unit:ru_inst|registers[8][2], registers_unit:ru_inst|registers[8][1],     ;
;                               ;                           ; registers_unit:ru_inst|registers[8][0], registers_unit:ru_inst|registers[9][31],    ;
;                               ;                           ; registers_unit:ru_inst|registers[9][30], registers_unit:ru_inst|registers[9][29],   ;
;                               ;                           ; registers_unit:ru_inst|registers[9][28], registers_unit:ru_inst|registers[9][27],   ;
;                               ;                           ; registers_unit:ru_inst|registers[9][26], registers_unit:ru_inst|registers[9][25],   ;
;                               ;                           ; registers_unit:ru_inst|registers[9][24], registers_unit:ru_inst|registers[9][23],   ;
;                               ;                           ; registers_unit:ru_inst|registers[9][22], registers_unit:ru_inst|registers[9][21],   ;
;                               ;                           ; registers_unit:ru_inst|registers[9][20], registers_unit:ru_inst|registers[9][19],   ;
;                               ;                           ; registers_unit:ru_inst|registers[9][18], registers_unit:ru_inst|registers[9][17],   ;
;                               ;                           ; registers_unit:ru_inst|registers[9][16], registers_unit:ru_inst|registers[9][15],   ;
;                               ;                           ; registers_unit:ru_inst|registers[9][14], registers_unit:ru_inst|registers[9][13],   ;
;                               ;                           ; registers_unit:ru_inst|registers[9][12], registers_unit:ru_inst|registers[9][11],   ;
;                               ;                           ; registers_unit:ru_inst|registers[9][10], registers_unit:ru_inst|registers[9][9],    ;
;                               ;                           ; registers_unit:ru_inst|registers[9][8], registers_unit:ru_inst|registers[9][7],     ;
;                               ;                           ; registers_unit:ru_inst|registers[9][6], registers_unit:ru_inst|registers[9][5],     ;
;                               ;                           ; registers_unit:ru_inst|registers[9][4], registers_unit:ru_inst|registers[9][3],     ;
;                               ;                           ; registers_unit:ru_inst|registers[9][2], registers_unit:ru_inst|registers[9][1],     ;
;                               ;                           ; registers_unit:ru_inst|registers[9][0], registers_unit:ru_inst|registers[10][31],   ;
;                               ;                           ; registers_unit:ru_inst|registers[10][30], registers_unit:ru_inst|registers[10][29], ;
;                               ;                           ; registers_unit:ru_inst|registers[10][28], registers_unit:ru_inst|registers[10][27], ;
;                               ;                           ; registers_unit:ru_inst|registers[10][26], registers_unit:ru_inst|registers[10][25], ;
;                               ;                           ; registers_unit:ru_inst|registers[10][24], registers_unit:ru_inst|registers[10][23], ;
;                               ;                           ; registers_unit:ru_inst|registers[10][22], registers_unit:ru_inst|registers[10][21], ;
;                               ;                           ; registers_unit:ru_inst|registers[10][20], registers_unit:ru_inst|registers[10][19], ;
;                               ;                           ; registers_unit:ru_inst|registers[10][18], registers_unit:ru_inst|registers[10][17], ;
;                               ;                           ; registers_unit:ru_inst|registers[10][16], registers_unit:ru_inst|registers[10][15], ;
;                               ;                           ; registers_unit:ru_inst|registers[10][14], registers_unit:ru_inst|registers[10][13], ;
;                               ;                           ; registers_unit:ru_inst|registers[10][12], registers_unit:ru_inst|registers[10][11], ;
;                               ;                           ; registers_unit:ru_inst|registers[10][10], registers_unit:ru_inst|registers[10][9],  ;
;                               ;                           ; registers_unit:ru_inst|registers[10][8], registers_unit:ru_inst|registers[10][7],   ;
;                               ;                           ; registers_unit:ru_inst|registers[10][6], registers_unit:ru_inst|registers[10][5],   ;
;                               ;                           ; registers_unit:ru_inst|registers[10][4], registers_unit:ru_inst|registers[10][3],   ;
;                               ;                           ; registers_unit:ru_inst|registers[10][2], registers_unit:ru_inst|registers[10][1],   ;
;                               ;                           ; registers_unit:ru_inst|registers[10][0], registers_unit:ru_inst|registers[11][31],  ;
;                               ;                           ; registers_unit:ru_inst|registers[11][30], registers_unit:ru_inst|registers[11][29], ;
;                               ;                           ; registers_unit:ru_inst|registers[11][28], registers_unit:ru_inst|registers[11][27], ;
;                               ;                           ; registers_unit:ru_inst|registers[11][26], registers_unit:ru_inst|registers[11][25], ;
;                               ;                           ; registers_unit:ru_inst|registers[11][24], registers_unit:ru_inst|registers[11][23], ;
;                               ;                           ; registers_unit:ru_inst|registers[11][22], registers_unit:ru_inst|registers[11][21], ;
;                               ;                           ; registers_unit:ru_inst|registers[11][20], registers_unit:ru_inst|registers[11][19], ;
;                               ;                           ; registers_unit:ru_inst|registers[11][18], registers_unit:ru_inst|registers[11][17], ;
;                               ;                           ; registers_unit:ru_inst|registers[11][16], registers_unit:ru_inst|registers[11][15], ;
;                               ;                           ; registers_unit:ru_inst|registers[11][14], registers_unit:ru_inst|registers[11][13], ;
;                               ;                           ; registers_unit:ru_inst|registers[11][12], registers_unit:ru_inst|registers[11][11], ;
;                               ;                           ; registers_unit:ru_inst|registers[11][10], registers_unit:ru_inst|registers[11][9],  ;
;                               ;                           ; registers_unit:ru_inst|registers[11][8], registers_unit:ru_inst|registers[11][7],   ;
;                               ;                           ; registers_unit:ru_inst|registers[11][6], registers_unit:ru_inst|registers[11][5],   ;
;                               ;                           ; registers_unit:ru_inst|registers[11][4], registers_unit:ru_inst|registers[11][3],   ;
;                               ;                           ; registers_unit:ru_inst|registers[11][2], registers_unit:ru_inst|registers[11][1],   ;
;                               ;                           ; registers_unit:ru_inst|registers[11][0], registers_unit:ru_inst|registers[12][31],  ;
;                               ;                           ; registers_unit:ru_inst|registers[12][30], registers_unit:ru_inst|registers[12][29], ;
;                               ;                           ; registers_unit:ru_inst|registers[12][28], registers_unit:ru_inst|registers[12][27], ;
;                               ;                           ; registers_unit:ru_inst|registers[12][26], registers_unit:ru_inst|registers[12][25], ;
;                               ;                           ; registers_unit:ru_inst|registers[12][24], registers_unit:ru_inst|registers[12][23], ;
;                               ;                           ; registers_unit:ru_inst|registers[12][22], registers_unit:ru_inst|registers[12][21], ;
;                               ;                           ; registers_unit:ru_inst|registers[12][20], registers_unit:ru_inst|registers[12][19], ;
;                               ;                           ; registers_unit:ru_inst|registers[12][18], registers_unit:ru_inst|registers[12][17], ;
;                               ;                           ; registers_unit:ru_inst|registers[12][16], registers_unit:ru_inst|registers[12][15], ;
;                               ;                           ; registers_unit:ru_inst|registers[12][14], registers_unit:ru_inst|registers[12][13], ;
;                               ;                           ; registers_unit:ru_inst|registers[12][12], registers_unit:ru_inst|registers[12][11], ;
;                               ;                           ; registers_unit:ru_inst|registers[12][10], registers_unit:ru_inst|registers[12][9],  ;
;                               ;                           ; registers_unit:ru_inst|registers[12][8], registers_unit:ru_inst|registers[12][7],   ;
;                               ;                           ; registers_unit:ru_inst|registers[12][6], registers_unit:ru_inst|registers[12][5],   ;
;                               ;                           ; registers_unit:ru_inst|registers[12][4], registers_unit:ru_inst|registers[12][3],   ;
;                               ;                           ; registers_unit:ru_inst|registers[12][2], registers_unit:ru_inst|registers[12][1],   ;
;                               ;                           ; registers_unit:ru_inst|registers[12][0], registers_unit:ru_inst|registers[13][31],  ;
;                               ;                           ; registers_unit:ru_inst|registers[13][30], registers_unit:ru_inst|registers[13][29], ;
;                               ;                           ; registers_unit:ru_inst|registers[13][28], registers_unit:ru_inst|registers[13][27], ;
;                               ;                           ; registers_unit:ru_inst|registers[13][26], registers_unit:ru_inst|registers[13][25], ;
;                               ;                           ; registers_unit:ru_inst|registers[13][24], registers_unit:ru_inst|registers[13][23], ;
;                               ;                           ; registers_unit:ru_inst|registers[13][22], registers_unit:ru_inst|registers[13][21], ;
;                               ;                           ; registers_unit:ru_inst|registers[13][20], registers_unit:ru_inst|registers[13][19], ;
;                               ;                           ; registers_unit:ru_inst|registers[13][18], registers_unit:ru_inst|registers[13][17], ;
;                               ;                           ; registers_unit:ru_inst|registers[13][16], registers_unit:ru_inst|registers[13][15], ;
;                               ;                           ; registers_unit:ru_inst|registers[13][14], registers_unit:ru_inst|registers[13][13], ;
;                               ;                           ; registers_unit:ru_inst|registers[13][12], registers_unit:ru_inst|registers[13][11], ;
;                               ;                           ; registers_unit:ru_inst|registers[13][10], registers_unit:ru_inst|registers[13][9],  ;
;                               ;                           ; registers_unit:ru_inst|registers[13][8], registers_unit:ru_inst|registers[13][7],   ;
;                               ;                           ; registers_unit:ru_inst|registers[13][6], registers_unit:ru_inst|registers[13][5],   ;
;                               ;                           ; registers_unit:ru_inst|registers[13][4], registers_unit:ru_inst|registers[13][3],   ;
;                               ;                           ; registers_unit:ru_inst|registers[13][2], registers_unit:ru_inst|registers[13][1],   ;
;                               ;                           ; registers_unit:ru_inst|registers[13][0], registers_unit:ru_inst|registers[14][31],  ;
;                               ;                           ; registers_unit:ru_inst|registers[14][30], registers_unit:ru_inst|registers[14][29], ;
;                               ;                           ; registers_unit:ru_inst|registers[14][28], registers_unit:ru_inst|registers[14][27], ;
;                               ;                           ; registers_unit:ru_inst|registers[14][26], registers_unit:ru_inst|registers[14][25], ;
;                               ;                           ; registers_unit:ru_inst|registers[14][24], registers_unit:ru_inst|registers[14][23], ;
;                               ;                           ; registers_unit:ru_inst|registers[14][22], registers_unit:ru_inst|registers[14][21], ;
;                               ;                           ; registers_unit:ru_inst|registers[14][20], registers_unit:ru_inst|registers[14][19], ;
;                               ;                           ; registers_unit:ru_inst|registers[14][18], registers_unit:ru_inst|registers[14][17], ;
;                               ;                           ; registers_unit:ru_inst|registers[14][16], registers_unit:ru_inst|registers[14][15], ;
;                               ;                           ; registers_unit:ru_inst|registers[14][14], registers_unit:ru_inst|registers[14][13], ;
;                               ;                           ; registers_unit:ru_inst|registers[14][12], registers_unit:ru_inst|registers[14][11], ;
;                               ;                           ; registers_unit:ru_inst|registers[14][10], registers_unit:ru_inst|registers[14][9],  ;
;                               ;                           ; registers_unit:ru_inst|registers[14][8], registers_unit:ru_inst|registers[14][7],   ;
;                               ;                           ; registers_unit:ru_inst|registers[14][6], registers_unit:ru_inst|registers[14][5],   ;
;                               ;                           ; registers_unit:ru_inst|registers[14][4], registers_unit:ru_inst|registers[14][3],   ;
;                               ;                           ; registers_unit:ru_inst|registers[14][2], registers_unit:ru_inst|registers[14][1],   ;
;                               ;                           ; registers_unit:ru_inst|registers[14][0], registers_unit:ru_inst|registers[15][31],  ;
;                               ;                           ; registers_unit:ru_inst|registers[15][30], registers_unit:ru_inst|registers[15][29], ;
;                               ;                           ; registers_unit:ru_inst|registers[15][28], registers_unit:ru_inst|registers[15][27], ;
;                               ;                           ; registers_unit:ru_inst|registers[15][26], registers_unit:ru_inst|registers[15][25], ;
;                               ;                           ; registers_unit:ru_inst|registers[15][24], registers_unit:ru_inst|registers[15][23], ;
;                               ;                           ; registers_unit:ru_inst|registers[15][22], registers_unit:ru_inst|registers[15][21], ;
;                               ;                           ; registers_unit:ru_inst|registers[15][20], registers_unit:ru_inst|registers[15][19], ;
;                               ;                           ; registers_unit:ru_inst|registers[15][18], registers_unit:ru_inst|registers[15][17], ;
;                               ;                           ; registers_unit:ru_inst|registers[15][16], registers_unit:ru_inst|registers[15][15], ;
;                               ;                           ; registers_unit:ru_inst|registers[15][14], registers_unit:ru_inst|registers[15][13], ;
;                               ;                           ; registers_unit:ru_inst|registers[15][12], registers_unit:ru_inst|registers[15][11], ;
;                               ;                           ; registers_unit:ru_inst|registers[15][10], registers_unit:ru_inst|registers[15][9],  ;
;                               ;                           ; registers_unit:ru_inst|registers[15][8], registers_unit:ru_inst|registers[15][7],   ;
;                               ;                           ; registers_unit:ru_inst|registers[15][6], registers_unit:ru_inst|registers[15][5],   ;
;                               ;                           ; registers_unit:ru_inst|registers[15][4], registers_unit:ru_inst|registers[15][3],   ;
;                               ;                           ; registers_unit:ru_inst|registers[15][2], registers_unit:ru_inst|registers[15][1],   ;
;                               ;                           ; registers_unit:ru_inst|registers[15][0], registers_unit:ru_inst|registers[16][31],  ;
;                               ;                           ; registers_unit:ru_inst|registers[16][30], registers_unit:ru_inst|registers[16][29], ;
;                               ;                           ; registers_unit:ru_inst|registers[16][28], registers_unit:ru_inst|registers[16][27], ;
;                               ;                           ; registers_unit:ru_inst|registers[16][26], registers_unit:ru_inst|registers[16][25], ;
;                               ;                           ; registers_unit:ru_inst|registers[16][24], registers_unit:ru_inst|registers[16][23], ;
;                               ;                           ; registers_unit:ru_inst|registers[16][22], registers_unit:ru_inst|registers[16][21], ;
;                               ;                           ; registers_unit:ru_inst|registers[16][20], registers_unit:ru_inst|registers[16][19], ;
;                               ;                           ; registers_unit:ru_inst|registers[16][18], registers_unit:ru_inst|registers[16][17], ;
;                               ;                           ; registers_unit:ru_inst|registers[16][16], registers_unit:ru_inst|registers[16][15], ;
;                               ;                           ; registers_unit:ru_inst|registers[16][14], registers_unit:ru_inst|registers[16][13], ;
;                               ;                           ; registers_unit:ru_inst|registers[16][12], registers_unit:ru_inst|registers[16][11], ;
;                               ;                           ; registers_unit:ru_inst|registers[16][10], registers_unit:ru_inst|registers[16][9],  ;
;                               ;                           ; registers_unit:ru_inst|registers[16][8], registers_unit:ru_inst|registers[16][7],   ;
;                               ;                           ; registers_unit:ru_inst|registers[16][6], registers_unit:ru_inst|registers[16][5],   ;
;                               ;                           ; registers_unit:ru_inst|registers[16][4], registers_unit:ru_inst|registers[16][3],   ;
;                               ;                           ; registers_unit:ru_inst|registers[16][2], registers_unit:ru_inst|registers[16][1],   ;
;                               ;                           ; registers_unit:ru_inst|registers[16][0], registers_unit:ru_inst|registers[18][31],  ;
;                               ;                           ; registers_unit:ru_inst|registers[18][30], registers_unit:ru_inst|registers[18][29], ;
;                               ;                           ; registers_unit:ru_inst|registers[18][28], registers_unit:ru_inst|registers[18][27], ;
;                               ;                           ; registers_unit:ru_inst|registers[18][26], registers_unit:ru_inst|registers[18][25], ;
;                               ;                           ; registers_unit:ru_inst|registers[18][24], registers_unit:ru_inst|registers[18][23], ;
;                               ;                           ; registers_unit:ru_inst|registers[18][22], registers_unit:ru_inst|registers[18][21], ;
;                               ;                           ; registers_unit:ru_inst|registers[18][20], registers_unit:ru_inst|registers[18][19], ;
;                               ;                           ; registers_unit:ru_inst|registers[18][18], registers_unit:ru_inst|registers[18][17], ;
;                               ;                           ; registers_unit:ru_inst|registers[18][16], registers_unit:ru_inst|registers[18][15], ;
;                               ;                           ; registers_unit:ru_inst|registers[18][14], registers_unit:ru_inst|registers[18][13], ;
;                               ;                           ; registers_unit:ru_inst|registers[18][12], registers_unit:ru_inst|registers[18][11], ;
;                               ;                           ; registers_unit:ru_inst|registers[18][10], registers_unit:ru_inst|registers[18][9],  ;
;                               ;                           ; registers_unit:ru_inst|registers[18][8], registers_unit:ru_inst|registers[18][7],   ;
;                               ;                           ; registers_unit:ru_inst|registers[18][6], registers_unit:ru_inst|registers[18][5],   ;
;                               ;                           ; registers_unit:ru_inst|registers[18][4], registers_unit:ru_inst|registers[18][3],   ;
;                               ;                           ; registers_unit:ru_inst|registers[18][2], registers_unit:ru_inst|registers[18][1],   ;
;                               ;                           ; registers_unit:ru_inst|registers[18][0], registers_unit:ru_inst|registers[19][31],  ;
;                               ;                           ; registers_unit:ru_inst|registers[19][30], registers_unit:ru_inst|registers[19][29], ;
;                               ;                           ; registers_unit:ru_inst|registers[19][28], registers_unit:ru_inst|registers[19][27], ;
;                               ;                           ; registers_unit:ru_inst|registers[19][26], registers_unit:ru_inst|registers[19][25], ;
;                               ;                           ; registers_unit:ru_inst|registers[19][24], registers_unit:ru_inst|registers[19][23], ;
;                               ;                           ; registers_unit:ru_inst|registers[19][22], registers_unit:ru_inst|registers[19][21], ;
;                               ;                           ; registers_unit:ru_inst|registers[19][20], registers_unit:ru_inst|registers[19][19], ;
;                               ;                           ; registers_unit:ru_inst|registers[19][18], registers_unit:ru_inst|registers[19][17], ;
;                               ;                           ; registers_unit:ru_inst|registers[19][16], registers_unit:ru_inst|registers[19][15], ;
;                               ;                           ; registers_unit:ru_inst|registers[19][14], registers_unit:ru_inst|registers[19][13], ;
;                               ;                           ; registers_unit:ru_inst|registers[19][12], registers_unit:ru_inst|registers[19][11], ;
;                               ;                           ; registers_unit:ru_inst|registers[19][10], registers_unit:ru_inst|registers[19][9],  ;
;                               ;                           ; registers_unit:ru_inst|registers[19][8], registers_unit:ru_inst|registers[19][7],   ;
;                               ;                           ; registers_unit:ru_inst|registers[19][6], registers_unit:ru_inst|registers[19][5],   ;
;                               ;                           ; registers_unit:ru_inst|registers[19][4], registers_unit:ru_inst|registers[19][3],   ;
;                               ;                           ; registers_unit:ru_inst|registers[19][2], registers_unit:ru_inst|registers[19][1],   ;
;                               ;                           ; registers_unit:ru_inst|registers[19][0], registers_unit:ru_inst|registers[20][31],  ;
;                               ;                           ; registers_unit:ru_inst|registers[20][30], registers_unit:ru_inst|registers[20][29], ;
;                               ;                           ; registers_unit:ru_inst|registers[20][28], registers_unit:ru_inst|registers[20][27], ;
;                               ;                           ; registers_unit:ru_inst|registers[20][26], registers_unit:ru_inst|registers[20][25], ;
;                               ;                           ; registers_unit:ru_inst|registers[20][24], registers_unit:ru_inst|registers[20][23], ;
;                               ;                           ; registers_unit:ru_inst|registers[20][22], registers_unit:ru_inst|registers[20][21], ;
;                               ;                           ; registers_unit:ru_inst|registers[20][20], registers_unit:ru_inst|registers[20][19], ;
;                               ;                           ; registers_unit:ru_inst|registers[20][18], registers_unit:ru_inst|registers[20][17], ;
;                               ;                           ; registers_unit:ru_inst|registers[20][16], registers_unit:ru_inst|registers[20][15], ;
;                               ;                           ; registers_unit:ru_inst|registers[20][14], registers_unit:ru_inst|registers[20][13], ;
;                               ;                           ; registers_unit:ru_inst|registers[20][12], registers_unit:ru_inst|registers[20][11], ;
;                               ;                           ; registers_unit:ru_inst|registers[20][10], registers_unit:ru_inst|registers[20][9],  ;
;                               ;                           ; registers_unit:ru_inst|registers[20][8], registers_unit:ru_inst|registers[20][7],   ;
;                               ;                           ; registers_unit:ru_inst|registers[20][6], registers_unit:ru_inst|registers[20][5],   ;
;                               ;                           ; registers_unit:ru_inst|registers[20][4], registers_unit:ru_inst|registers[20][3],   ;
;                               ;                           ; registers_unit:ru_inst|registers[20][2], registers_unit:ru_inst|registers[20][1],   ;
;                               ;                           ; registers_unit:ru_inst|registers[20][0], registers_unit:ru_inst|registers[21][31],  ;
;                               ;                           ; registers_unit:ru_inst|registers[21][30], registers_unit:ru_inst|registers[21][29], ;
;                               ;                           ; registers_unit:ru_inst|registers[21][28], registers_unit:ru_inst|registers[21][27], ;
;                               ;                           ; registers_unit:ru_inst|registers[21][26], registers_unit:ru_inst|registers[21][25], ;
;                               ;                           ; registers_unit:ru_inst|registers[21][24], registers_unit:ru_inst|registers[21][23], ;
;                               ;                           ; registers_unit:ru_inst|registers[21][22], registers_unit:ru_inst|registers[21][21], ;
;                               ;                           ; registers_unit:ru_inst|registers[21][20], registers_unit:ru_inst|registers[21][19], ;
;                               ;                           ; registers_unit:ru_inst|registers[21][18], registers_unit:ru_inst|registers[21][17], ;
;                               ;                           ; registers_unit:ru_inst|registers[21][16], registers_unit:ru_inst|registers[21][15], ;
;                               ;                           ; registers_unit:ru_inst|registers[21][14], registers_unit:ru_inst|registers[21][13], ;
;                               ;                           ; registers_unit:ru_inst|registers[21][12], registers_unit:ru_inst|registers[21][11], ;
;                               ;                           ; registers_unit:ru_inst|registers[21][10], registers_unit:ru_inst|registers[21][9],  ;
;                               ;                           ; registers_unit:ru_inst|registers[21][8], registers_unit:ru_inst|registers[21][7],   ;
;                               ;                           ; registers_unit:ru_inst|registers[21][6], registers_unit:ru_inst|registers[21][5],   ;
;                               ;                           ; registers_unit:ru_inst|registers[21][4], registers_unit:ru_inst|registers[21][3],   ;
;                               ;                           ; registers_unit:ru_inst|registers[21][2], registers_unit:ru_inst|registers[21][1],   ;
;                               ;                           ; registers_unit:ru_inst|registers[21][0], registers_unit:ru_inst|registers[22][31],  ;
;                               ;                           ; registers_unit:ru_inst|registers[22][30], registers_unit:ru_inst|registers[22][29], ;
;                               ;                           ; registers_unit:ru_inst|registers[22][28], registers_unit:ru_inst|registers[22][27], ;
;                               ;                           ; registers_unit:ru_inst|registers[22][26], registers_unit:ru_inst|registers[22][25], ;
;                               ;                           ; registers_unit:ru_inst|registers[22][24], registers_unit:ru_inst|registers[22][23], ;
;                               ;                           ; registers_unit:ru_inst|registers[22][22], registers_unit:ru_inst|registers[22][21], ;
;                               ;                           ; registers_unit:ru_inst|registers[22][20], registers_unit:ru_inst|registers[22][19], ;
;                               ;                           ; registers_unit:ru_inst|registers[22][18], registers_unit:ru_inst|registers[22][17], ;
;                               ;                           ; registers_unit:ru_inst|registers[22][16], registers_unit:ru_inst|registers[22][15], ;
;                               ;                           ; registers_unit:ru_inst|registers[22][14], registers_unit:ru_inst|registers[22][13], ;
;                               ;                           ; registers_unit:ru_inst|registers[22][12], registers_unit:ru_inst|registers[22][11], ;
;                               ;                           ; registers_unit:ru_inst|registers[22][10], registers_unit:ru_inst|registers[22][9],  ;
;                               ;                           ; registers_unit:ru_inst|registers[22][8], registers_unit:ru_inst|registers[22][7],   ;
;                               ;                           ; registers_unit:ru_inst|registers[22][6], registers_unit:ru_inst|registers[22][5],   ;
;                               ;                           ; registers_unit:ru_inst|registers[22][4], registers_unit:ru_inst|registers[22][3],   ;
;                               ;                           ; registers_unit:ru_inst|registers[22][2], registers_unit:ru_inst|registers[22][1],   ;
;                               ;                           ; registers_unit:ru_inst|registers[22][0], registers_unit:ru_inst|registers[23][31],  ;
;                               ;                           ; registers_unit:ru_inst|registers[23][30], registers_unit:ru_inst|registers[23][29], ;
;                               ;                           ; registers_unit:ru_inst|registers[23][28], registers_unit:ru_inst|registers[23][27], ;
;                               ;                           ; registers_unit:ru_inst|registers[23][26], registers_unit:ru_inst|registers[23][25], ;
;                               ;                           ; registers_unit:ru_inst|registers[23][24], registers_unit:ru_inst|registers[23][23], ;
;                               ;                           ; registers_unit:ru_inst|registers[23][22], registers_unit:ru_inst|registers[23][21], ;
;                               ;                           ; registers_unit:ru_inst|registers[23][20], registers_unit:ru_inst|registers[23][19], ;
;                               ;                           ; registers_unit:ru_inst|registers[23][18], registers_unit:ru_inst|registers[23][17], ;
;                               ;                           ; registers_unit:ru_inst|registers[23][16], registers_unit:ru_inst|registers[23][15], ;
;                               ;                           ; registers_unit:ru_inst|registers[23][14], registers_unit:ru_inst|registers[23][13], ;
;                               ;                           ; registers_unit:ru_inst|registers[23][12], registers_unit:ru_inst|registers[23][11], ;
;                               ;                           ; registers_unit:ru_inst|registers[23][10], registers_unit:ru_inst|registers[23][9],  ;
;                               ;                           ; registers_unit:ru_inst|registers[23][8], registers_unit:ru_inst|registers[23][7],   ;
;                               ;                           ; registers_unit:ru_inst|registers[23][6], registers_unit:ru_inst|registers[23][5],   ;
;                               ;                           ; registers_unit:ru_inst|registers[23][4], registers_unit:ru_inst|registers[23][3],   ;
;                               ;                           ; registers_unit:ru_inst|registers[23][2], registers_unit:ru_inst|registers[23][1],   ;
;                               ;                           ; registers_unit:ru_inst|registers[23][0], registers_unit:ru_inst|registers[24][31],  ;
;                               ;                           ; registers_unit:ru_inst|registers[24][30], registers_unit:ru_inst|registers[24][29], ;
;                               ;                           ; registers_unit:ru_inst|registers[24][28], registers_unit:ru_inst|registers[24][27], ;
;                               ;                           ; registers_unit:ru_inst|registers[24][26], registers_unit:ru_inst|registers[24][25], ;
;                               ;                           ; registers_unit:ru_inst|registers[24][24], registers_unit:ru_inst|registers[24][23], ;
;                               ;                           ; registers_unit:ru_inst|registers[24][22], registers_unit:ru_inst|registers[24][21], ;
;                               ;                           ; registers_unit:ru_inst|registers[24][20], registers_unit:ru_inst|registers[24][19], ;
;                               ;                           ; registers_unit:ru_inst|registers[24][18], registers_unit:ru_inst|registers[24][17], ;
;                               ;                           ; registers_unit:ru_inst|registers[24][16], registers_unit:ru_inst|registers[24][15], ;
;                               ;                           ; registers_unit:ru_inst|registers[24][14], registers_unit:ru_inst|registers[24][13], ;
;                               ;                           ; registers_unit:ru_inst|registers[24][12], registers_unit:ru_inst|registers[24][11], ;
;                               ;                           ; registers_unit:ru_inst|registers[24][10], registers_unit:ru_inst|registers[24][9],  ;
;                               ;                           ; registers_unit:ru_inst|registers[24][8], registers_unit:ru_inst|registers[24][7],   ;
;                               ;                           ; registers_unit:ru_inst|registers[24][6], registers_unit:ru_inst|registers[24][5],   ;
;                               ;                           ; registers_unit:ru_inst|registers[24][4], registers_unit:ru_inst|registers[24][3],   ;
;                               ;                           ; registers_unit:ru_inst|registers[24][2], registers_unit:ru_inst|registers[24][1],   ;
;                               ;                           ; registers_unit:ru_inst|registers[24][0], registers_unit:ru_inst|registers[25][31],  ;
;                               ;                           ; registers_unit:ru_inst|registers[25][30], registers_unit:ru_inst|registers[25][29], ;
;                               ;                           ; registers_unit:ru_inst|registers[25][28], registers_unit:ru_inst|registers[25][27], ;
;                               ;                           ; registers_unit:ru_inst|registers[25][26], registers_unit:ru_inst|registers[25][25], ;
;                               ;                           ; registers_unit:ru_inst|registers[25][24], registers_unit:ru_inst|registers[25][23], ;
;                               ;                           ; registers_unit:ru_inst|registers[25][22], registers_unit:ru_inst|registers[25][21], ;
;                               ;                           ; registers_unit:ru_inst|registers[25][20], registers_unit:ru_inst|registers[25][19], ;
;                               ;                           ; registers_unit:ru_inst|registers[25][18], registers_unit:ru_inst|registers[25][17], ;
;                               ;                           ; registers_unit:ru_inst|registers[25][16], registers_unit:ru_inst|registers[25][15], ;
;                               ;                           ; registers_unit:ru_inst|registers[25][14], registers_unit:ru_inst|registers[25][13], ;
;                               ;                           ; registers_unit:ru_inst|registers[25][12], registers_unit:ru_inst|registers[25][11], ;
;                               ;                           ; registers_unit:ru_inst|registers[25][10], registers_unit:ru_inst|registers[25][9],  ;
;                               ;                           ; registers_unit:ru_inst|registers[25][8], registers_unit:ru_inst|registers[25][7],   ;
;                               ;                           ; registers_unit:ru_inst|registers[25][6], registers_unit:ru_inst|registers[25][5],   ;
;                               ;                           ; registers_unit:ru_inst|registers[25][4], registers_unit:ru_inst|registers[25][3],   ;
;                               ;                           ; registers_unit:ru_inst|registers[25][2], registers_unit:ru_inst|registers[25][1],   ;
;                               ;                           ; registers_unit:ru_inst|registers[25][0], registers_unit:ru_inst|registers[27][31],  ;
;                               ;                           ; registers_unit:ru_inst|registers[27][30], registers_unit:ru_inst|registers[27][29], ;
;                               ;                           ; registers_unit:ru_inst|registers[27][28], registers_unit:ru_inst|registers[27][27], ;
;                               ;                           ; registers_unit:ru_inst|registers[27][26], registers_unit:ru_inst|registers[27][25], ;
;                               ;                           ; registers_unit:ru_inst|registers[27][24], registers_unit:ru_inst|registers[27][23], ;
;                               ;                           ; registers_unit:ru_inst|registers[27][22], registers_unit:ru_inst|registers[27][21], ;
;                               ;                           ; registers_unit:ru_inst|registers[27][20], registers_unit:ru_inst|registers[27][19], ;
;                               ;                           ; registers_unit:ru_inst|registers[27][18], registers_unit:ru_inst|registers[27][17], ;
;                               ;                           ; registers_unit:ru_inst|registers[27][16], registers_unit:ru_inst|registers[27][15], ;
;                               ;                           ; registers_unit:ru_inst|registers[27][14], registers_unit:ru_inst|registers[27][13], ;
;                               ;                           ; registers_unit:ru_inst|registers[27][12], registers_unit:ru_inst|registers[27][11], ;
;                               ;                           ; registers_unit:ru_inst|registers[27][10], registers_unit:ru_inst|registers[27][9],  ;
;                               ;                           ; registers_unit:ru_inst|registers[27][8], registers_unit:ru_inst|registers[27][7],   ;
;                               ;                           ; registers_unit:ru_inst|registers[27][6], registers_unit:ru_inst|registers[27][5],   ;
;                               ;                           ; registers_unit:ru_inst|registers[27][4], registers_unit:ru_inst|registers[27][3],   ;
;                               ;                           ; registers_unit:ru_inst|registers[27][2], registers_unit:ru_inst|registers[27][1],   ;
;                               ;                           ; registers_unit:ru_inst|registers[27][0], registers_unit:ru_inst|registers[28][31],  ;
;                               ;                           ; registers_unit:ru_inst|registers[28][30], registers_unit:ru_inst|registers[28][29], ;
;                               ;                           ; registers_unit:ru_inst|registers[28][28], registers_unit:ru_inst|registers[28][27], ;
;                               ;                           ; registers_unit:ru_inst|registers[28][26], registers_unit:ru_inst|registers[28][25], ;
;                               ;                           ; registers_unit:ru_inst|registers[28][24], registers_unit:ru_inst|registers[28][23], ;
;                               ;                           ; registers_unit:ru_inst|registers[28][22], registers_unit:ru_inst|registers[28][21], ;
;                               ;                           ; registers_unit:ru_inst|registers[28][20], registers_unit:ru_inst|registers[28][19], ;
;                               ;                           ; registers_unit:ru_inst|registers[28][18], registers_unit:ru_inst|registers[28][17], ;
;                               ;                           ; registers_unit:ru_inst|registers[28][16], registers_unit:ru_inst|registers[28][15], ;
;                               ;                           ; registers_unit:ru_inst|registers[28][14], registers_unit:ru_inst|registers[28][13], ;
;                               ;                           ; registers_unit:ru_inst|registers[28][12], registers_unit:ru_inst|registers[28][11], ;
;                               ;                           ; registers_unit:ru_inst|registers[28][10], registers_unit:ru_inst|registers[28][9],  ;
;                               ;                           ; registers_unit:ru_inst|registers[28][8], registers_unit:ru_inst|registers[28][7],   ;
;                               ;                           ; registers_unit:ru_inst|registers[28][6], registers_unit:ru_inst|registers[28][5],   ;
;                               ;                           ; registers_unit:ru_inst|registers[28][4], registers_unit:ru_inst|registers[28][3],   ;
;                               ;                           ; registers_unit:ru_inst|registers[28][2], registers_unit:ru_inst|registers[28][1],   ;
;                               ;                           ; registers_unit:ru_inst|registers[28][0], registers_unit:ru_inst|registers[29][31],  ;
;                               ;                           ; registers_unit:ru_inst|registers[29][30], registers_unit:ru_inst|registers[29][29], ;
;                               ;                           ; registers_unit:ru_inst|registers[29][28], registers_unit:ru_inst|registers[29][27], ;
;                               ;                           ; registers_unit:ru_inst|registers[29][26], registers_unit:ru_inst|registers[29][25], ;
;                               ;                           ; registers_unit:ru_inst|registers[29][24], registers_unit:ru_inst|registers[29][23], ;
;                               ;                           ; registers_unit:ru_inst|registers[29][22], registers_unit:ru_inst|registers[29][21], ;
;                               ;                           ; registers_unit:ru_inst|registers[29][20], registers_unit:ru_inst|registers[29][19], ;
;                               ;                           ; registers_unit:ru_inst|registers[29][18], registers_unit:ru_inst|registers[29][17], ;
;                               ;                           ; registers_unit:ru_inst|registers[29][16], registers_unit:ru_inst|registers[29][15], ;
;                               ;                           ; registers_unit:ru_inst|registers[29][14], registers_unit:ru_inst|registers[29][13], ;
;                               ;                           ; registers_unit:ru_inst|registers[29][12], registers_unit:ru_inst|registers[29][11], ;
;                               ;                           ; registers_unit:ru_inst|registers[29][10], registers_unit:ru_inst|registers[29][9],  ;
;                               ;                           ; registers_unit:ru_inst|registers[29][8], registers_unit:ru_inst|registers[29][7],   ;
;                               ;                           ; registers_unit:ru_inst|registers[29][6], registers_unit:ru_inst|registers[29][5],   ;
;                               ;                           ; registers_unit:ru_inst|registers[29][4], registers_unit:ru_inst|registers[29][3],   ;
;                               ;                           ; registers_unit:ru_inst|registers[29][2], registers_unit:ru_inst|registers[29][1],   ;
;                               ;                           ; registers_unit:ru_inst|registers[29][0], registers_unit:ru_inst|registers[30][31],  ;
;                               ;                           ; registers_unit:ru_inst|registers[30][30], registers_unit:ru_inst|registers[30][29], ;
;                               ;                           ; registers_unit:ru_inst|registers[30][28], registers_unit:ru_inst|registers[30][27], ;
;                               ;                           ; registers_unit:ru_inst|registers[30][26], registers_unit:ru_inst|registers[30][25], ;
;                               ;                           ; registers_unit:ru_inst|registers[30][24], registers_unit:ru_inst|registers[30][23], ;
;                               ;                           ; registers_unit:ru_inst|registers[30][22], registers_unit:ru_inst|registers[30][21], ;
;                               ;                           ; registers_unit:ru_inst|registers[30][20], registers_unit:ru_inst|registers[30][19], ;
;                               ;                           ; registers_unit:ru_inst|registers[30][18], registers_unit:ru_inst|registers[30][17], ;
;                               ;                           ; registers_unit:ru_inst|registers[30][16], registers_unit:ru_inst|registers[30][15], ;
;                               ;                           ; registers_unit:ru_inst|registers[30][14], registers_unit:ru_inst|registers[30][13], ;
;                               ;                           ; registers_unit:ru_inst|registers[30][12], registers_unit:ru_inst|registers[30][11], ;
;                               ;                           ; registers_unit:ru_inst|registers[30][10], registers_unit:ru_inst|registers[30][9],  ;
;                               ;                           ; registers_unit:ru_inst|registers[30][8], registers_unit:ru_inst|registers[30][7],   ;
;                               ;                           ; registers_unit:ru_inst|registers[30][6], registers_unit:ru_inst|registers[30][5],   ;
;                               ;                           ; registers_unit:ru_inst|registers[30][4], registers_unit:ru_inst|registers[30][3],   ;
;                               ;                           ; registers_unit:ru_inst|registers[30][2], registers_unit:ru_inst|registers[30][1],   ;
;                               ;                           ; registers_unit:ru_inst|registers[30][0], registers_unit:ru_inst|registers[31][31],  ;
;                               ;                           ; registers_unit:ru_inst|registers[31][30], registers_unit:ru_inst|registers[31][29], ;
;                               ;                           ; registers_unit:ru_inst|registers[31][28], registers_unit:ru_inst|registers[31][27], ;
;                               ;                           ; registers_unit:ru_inst|registers[31][26], registers_unit:ru_inst|registers[31][25], ;
;                               ;                           ; registers_unit:ru_inst|registers[31][24], registers_unit:ru_inst|registers[31][23], ;
;                               ;                           ; registers_unit:ru_inst|registers[31][22], registers_unit:ru_inst|registers[31][21], ;
;                               ;                           ; registers_unit:ru_inst|registers[31][20], registers_unit:ru_inst|registers[31][19], ;
;                               ;                           ; registers_unit:ru_inst|registers[31][18], registers_unit:ru_inst|registers[31][17], ;
;                               ;                           ; registers_unit:ru_inst|registers[31][16], registers_unit:ru_inst|registers[31][15], ;
;                               ;                           ; registers_unit:ru_inst|registers[31][14], registers_unit:ru_inst|registers[31][13], ;
;                               ;                           ; registers_unit:ru_inst|registers[31][12], registers_unit:ru_inst|registers[31][11], ;
;                               ;                           ; registers_unit:ru_inst|registers[31][10], registers_unit:ru_inst|registers[31][9],  ;
;                               ;                           ; registers_unit:ru_inst|registers[31][8], registers_unit:ru_inst|registers[31][7],   ;
;                               ;                           ; registers_unit:ru_inst|registers[31][6], registers_unit:ru_inst|registers[31][5],   ;
;                               ;                           ; registers_unit:ru_inst|registers[31][4], registers_unit:ru_inst|registers[31][3],   ;
;                               ;                           ; registers_unit:ru_inst|registers[31][2], registers_unit:ru_inst|registers[31][1]    ;
+-------------------------------+---------------------------+-------------------------------------------------------------------------------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 8452  ;
; Number of registers using Synchronous Clear  ; 45    ;
; Number of registers using Synchronous Load   ; 4110  ;
; Number of registers using Asynchronous Clear ; 228   ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 8385  ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+--------------------------------------------------+
; Inverted Register Statistics                     ;
+----------------------------------------+---------+
; Inverted Register                      ; Fan out ;
+----------------------------------------+---------+
; registers_unit:ru_inst|registers[2][2] ; 4       ;
; registers_unit:ru_inst|registers[2][5] ; 3       ;
; Total number of inverted registers = 2 ;         ;
+----------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------+
; Registers Packed Into Inferred Megafunctions                                                                    ;
+-------------------------------------------------------+--------------------------------------------------+------+
; Register Name                                         ; Megafunction                                     ; Type ;
+-------------------------------------------------------+--------------------------------------------------+------+
; vga:vga_inst|screen_ram:vga_screen_ram|char_out[0..6] ; vga:vga_inst|screen_ram:vga_screen_ram|ram_rtl_0 ; RAM  ;
+-------------------------------------------------------+--------------------------------------------------+------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                                     ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+------------------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                           ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+------------------------------------------------------+
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[239][28]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[239][8]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[240][25]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[240][15]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[241][26]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[241][9]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[242][28]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[242][15]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[243][24]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[243][8]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[244][28]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[244][9]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[245][27]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[245][15]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[246][29]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[246][15]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[247][25]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[247][8]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[248][31]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[248][15]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[249][24]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[249][11]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[250][29]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[250][10]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[251][26]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[251][14]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[252][25]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[252][13]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[253][27]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[253][8]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[254][25]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[254][8]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[255][27]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[255][15]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[238][10]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[238][29]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[237][12]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[237][25]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[236][12]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[236][29]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[235][8]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[235][30]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[234][14]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[234][27]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[233][10]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[233][27]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[232][10]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[232][26]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[231][11]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[231][24]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[230][11]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[230][27]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[229][9]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[229][26]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[228][13]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[228][30]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[227][10]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[227][24]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[226][14]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[226][31]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[225][9]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[225][27]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[224][11]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[224][27]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[223][11]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[223][26]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[222][10]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[222][31]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[221][14]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[221][26]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[220][8]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[220][28]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[219][9]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[219][24]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[218][8]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[218][27]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[217][8]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[217][24]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[216][11]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[216][27]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[215][8]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[215][24]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[214][12]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[214][29]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[213][15]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[213][27]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[212][12]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[212][29]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[211][15]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[211][27]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[210][14]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[210][29]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[209][13]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[209][27]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[208][11]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[208][24]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[207][14]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[207][31]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[206][11]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[206][25]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[205][13]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[205][31]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[204][8]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[204][28]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[203][9]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[203][29]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[202][10]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[202][26]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[201][11]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[201][30]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[200][14]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[200][29]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[199][14]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[199][26]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[198][9]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[198][24]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[197][9]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[197][27]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[196][15]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[196][31]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[195][12]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[195][28]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[194][14]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[194][26]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[193][8]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[193][25]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[192][15]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[192][25]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[191][15]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[191][28]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[190][8]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[190][24]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[189][8]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[189][24]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[188][8]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[188][24]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[187][8]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[187][24]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[186][8]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[186][24]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[185][8]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[185][24]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[184][8]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[184][30]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[183][11]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[183][25]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[182][11]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[182][25]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[181][8]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[181][30]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[180][15]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[180][28]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[179][14]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[179][31]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[178][15]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[178][24]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[177][14]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[177][25]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[176][14]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[176][31]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[175][14]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[175][24]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[174][12]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[174][31]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[173][9]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[173][26]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[172][11]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[172][24]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[171][10]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[171][27]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[170][13]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[170][27]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[169][13]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[169][25]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[168][13]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[168][24]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[167][12]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[167][31]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[166][14]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[166][24]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[165][12]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[165][24]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[164][15]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[164][31]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[163][8]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[163][27]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[162][8]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[162][25]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[161][10]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[161][28]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[160][10]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[160][24]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[159][13]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[159][31]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[158][11]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[158][29]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[157][15]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[157][25]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[156][13]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[156][26]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[155][14]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[155][24]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[154][12]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[154][28]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[153][12]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[153][25]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[152][10]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[152][31]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[151][12]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[151][28]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[150][8]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[150][26]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[149][13]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[149][31]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[148][14]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[148][27]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[147][10]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[147][31]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[146][15]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[146][24]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[145][9]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[145][24]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[144][10]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[144][30]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[143][14]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[143][31]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[142][11]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[142][25]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[141][14]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[141][26]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[140][11]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[140][25]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[139][11]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[139][27]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[138][8]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[138][31]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[137][8]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[137][31]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[136][12]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[136][31]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[135][15]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[135][25]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[134][11]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[134][30]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[133][14]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[133][31]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[132][8]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[132][26]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[131][13]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[131][31]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[130][9]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[130][24]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[129][9]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[129][28]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[128][14]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[128][28]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[127][8]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[127][31]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[126][11]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[126][24]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[125][10]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[125][25]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[124][15]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[124][29]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[123][11]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[123][25]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[122][10]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[122][31]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[121][11]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[121][29]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[120][13]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[120][30]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[119][15]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[119][27]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[118][13]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[118][24]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[117][11]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[117][29]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[116][15]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[116][31]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[115][13]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[115][25]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[114][9]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[114][26]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[113][10]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[113][26]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[112][14]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[112][27]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[111][14]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[111][26]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[110][12]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[110][30]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[109][8]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[109][26]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[108][12]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[108][27]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[107][11]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[107][31]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[106][9]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[106][29]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[105][9]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[105][27]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[104][10]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[104][24]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[103][15]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[103][28]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[102][13]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[102][31]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[101][14]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[101][24]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[100][10]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[100][27]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[99][10]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[99][28]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[98][8]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[98][31]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[97][9]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[97][28]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[96][10]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[96][27]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[95][15]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[95][28]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[94][8]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[94][28]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[93][15]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[93][27]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[92][15]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[92][24]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[91][14]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[91][29]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[90][10]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[90][31]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[89][13]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[89][28]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[88][14]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[88][29]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[87][8]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[87][29]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[86][8]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[86][24]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[85][15]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[85][27]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[84][10]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[84][28]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[83][12]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[83][31]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[82][11]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[82][24]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[81][11]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[81][31]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[80][14]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[80][24]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[79][13]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[79][24]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[78][13]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[78][31]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[77][12]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[77][28]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[76][8]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[76][24]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[75][13]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[75][31]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[74][12]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[74][29]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[73][15]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[73][29]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[72][14]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[72][31]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[71][8]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[71][29]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[70][13]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[70][31]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[69][14]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[69][25]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[68][11]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[68][31]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[67][8]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[67][27]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[66][8]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[66][31]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[65][9]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[65][31]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[64][12]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[64][26]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[63][13]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[63][24]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[62][8]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[62][24]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[61][14]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[61][24]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[60][14]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[60][25]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[59][9]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[59][30]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[58][8]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[58][29]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[57][9]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[57][29]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[56][13]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[56][29]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[55][11]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[55][29]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[54][15]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[54][27]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[53][15]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[53][25]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[52][13]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[52][28]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[51][9]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[51][31]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[50][9]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[50][25]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[49][8]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[49][24]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[48][12]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[48][31]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[47][15]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[47][24]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[46][13]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[46][24]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[45][8]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[45][29]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[44][11]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[44][30]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[43][12]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[43][25]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[42][15]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[42][26]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[41][14]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[41][24]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[40][8]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[40][24]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[39][9]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[39][26]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[38][9]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[38][24]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[37][9]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[37][30]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[36][11]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[36][30]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[35][10]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[35][31]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[34][11]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[34][28]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[33][11]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[33][24]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[32][8]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[32][27]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[31][13]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[31][28]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[30][8]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[30][25]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[29][10]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[29][28]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[28][14]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[28][31]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[27][12]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[27][31]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[26][15]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[26][26]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[25][15]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[25][31]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[24][15]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[24][28]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[23][15]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[23][26]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[22][13]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[22][24]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[21][13]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[21][31]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[20][8]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[20][24]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[19][8]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[19][24]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[18][8]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[18][24]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[17][8]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[17][24]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[16][8]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[16][24]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[15][8]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[15][24]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[14][8]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[14][24]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[13][8]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[13][31]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[12][9]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[12][25]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[11][13]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[11][24]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[10][15]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[10][24]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[9][8]             ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[9][24]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[8][8]             ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[8][31]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[7][15]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[7][24]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[6][9]             ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[6][31]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[5][13]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[5][31]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[4][10]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[4][25]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[3][8]             ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[3][27]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[2][8]             ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[2][31]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[1][8]             ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[1][30]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[0][11]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[0][25]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[255][0]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[255][18]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[254][5]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[254][16]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[253][1]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[253][16]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[252][1]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[252][17]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[251][6]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[251][18]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[250][7]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[250][18]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[249][1]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[249][16]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[248][3]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[248][16]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[247][2]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[247][16]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[246][3]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[246][16]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[245][2]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[245][22]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[244][3]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[244][17]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[243][4]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[243][20]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[242][3]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[242][17]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[241][0]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[241][17]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[240][6]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[240][21]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[239][7]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[239][20]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[238][2]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[238][23]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[237][4]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[237][22]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[236][6]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[236][22]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[235][0]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[235][16]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[234][0]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[234][19]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[233][2]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[233][17]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[232][2]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[232][23]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[231][7]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[231][16]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[230][0]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[230][22]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[229][7]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[229][20]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[228][3]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[228][18]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[227][0]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[227][19]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[226][0]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[226][17]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[225][7]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[225][16]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[224][7]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[224][18]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[223][0]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[223][21]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[222][0]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[222][22]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[221][1]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[221][16]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[220][2]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[220][17]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[219][6]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[219][20]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[218][4]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[218][16]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[217][0]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[217][22]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[216][3]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[216][18]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[215][3]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[215][20]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[214][2]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[214][20]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[213][6]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[213][19]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[212][4]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[212][16]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[211][2]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[211][21]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[210][0]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[210][18]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[209][1]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[209][18]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[208][7]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[208][23]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[207][5]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[207][16]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[206][0]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[206][16]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[205][0]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[205][16]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[204][0]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[204][16]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[203][0]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[203][16]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[202][1]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[202][17]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[201][6]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[201][19]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[200][6]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[200][23]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[199][6]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[199][16]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[198][0]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[198][16]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[197][4]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[197][20]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[196][0]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[196][16]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[195][1]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[195][17]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[194][3]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[194][16]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[193][6]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[193][16]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[192][4]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[192][23]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[191][5]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[191][23]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[190][5]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[190][19]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[189][6]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[189][23]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[188][3]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[188][16]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[187][1]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[187][23]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[186][4]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[186][20]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[185][0]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[185][19]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[184][6]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[184][23]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[183][0]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[183][16]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[182][0]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[182][23]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[181][0]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[181][16]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[180][5]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[180][17]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[179][6]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[179][16]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[178][0]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[178][17]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[177][1]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[177][16]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[176][6]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[176][23]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[175][2]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[175][23]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[174][4]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[174][21]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[173][1]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[173][19]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[172][7]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[172][20]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[171][6]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[171][20]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[170][7]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[170][16]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[169][6]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[169][22]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[168][4]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[168][18]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[167][0]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[167][20]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[166][5]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[166][23]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[165][5]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[165][20]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[164][3]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[164][23]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[163][2]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[163][20]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[162][3]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[162][22]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[161][1]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[161][23]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[160][4]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[160][19]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[159][0]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[159][19]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[158][7]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[158][16]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[157][3]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[157][16]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[156][7]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[156][23]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[155][4]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[155][21]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[154][7]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[154][23]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[153][2]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[153][17]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[152][5]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[152][23]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[151][3]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[151][22]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[150][2]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[150][23]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[149][0]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[149][19]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[148][0]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[148][18]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[147][4]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[147][22]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[146][7]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[146][22]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[145][4]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[145][22]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[144][4]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[144][20]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[143][0]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[143][21]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[142][1]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[142][23]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[141][0]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[141][22]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[140][7]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[140][18]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[139][4]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[139][20]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[138][3]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[138][22]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[137][4]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[137][19]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[136][0]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[136][18]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[135][6]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[135][20]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[134][3]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[134][19]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[133][5]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[133][22]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[132][6]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[132][17]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[131][1]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[131][19]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[130][5]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[130][23]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[129][2]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[129][23]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[128][5]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[128][20]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[127][1]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[127][21]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[126][4]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[126][21]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[125][0]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[125][17]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[124][3]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[124][21]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[123][7]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[123][22]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[122][0]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[122][19]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[121][1]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[121][19]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[120][3]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[120][16]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[119][6]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[119][20]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[118][4]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[118][22]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[117][0]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[117][18]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[116][6]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[116][21]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[115][3]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[115][20]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[114][2]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[114][23]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[113][2]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[113][23]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[112][0]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[112][22]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[111][1]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[111][16]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[110][5]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[110][23]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[109][0]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[109][23]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[108][2]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[108][17]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[107][4]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[107][21]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[106][3]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[106][17]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[105][0]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[105][16]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[104][7]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[104][16]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[103][7]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[103][18]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[102][1]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[102][23]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[101][0]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[101][19]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[100][6]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[100][17]          ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[99][0]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[99][21]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[98][1]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[98][16]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[97][3]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[97][21]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[96][1]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[96][17]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[95][4]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[95][16]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[94][1]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[94][16]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[93][7]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[93][16]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[92][1]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[92][21]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[91][0]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[91][23]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[90][0]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[90][18]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[89][1]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[89][22]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[88][2]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[88][23]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[87][3]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[87][19]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[86][0]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[86][16]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[85][3]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[85][19]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[84][1]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[84][17]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[83][1]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[83][18]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[82][1]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[82][16]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[81][0]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[81][17]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[80][3]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[80][21]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[79][6]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[79][16]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[78][2]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[78][20]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[77][7]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[77][17]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[76][7]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[76][23]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[75][0]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[75][20]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[74][2]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[74][23]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[73][0]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[73][19]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[72][2]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[72][22]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[71][0]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[71][19]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[70][4]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[70][16]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[69][7]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[69][16]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[68][5]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[68][16]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[67][6]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[67][18]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[66][3]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[66][16]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[65][1]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[65][16]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[64][6]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[64][20]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[63][6]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[63][20]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[62][4]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[62][19]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[61][1]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[61][17]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[60][6]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[60][23]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[59][0]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[59][22]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[58][0]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[58][16]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[57][7]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[57][19]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[56][0]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[56][20]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[55][0]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[55][22]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[54][5]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[54][19]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[53][2]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[53][23]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[52][0]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[52][23]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[51][1]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[51][18]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[50][6]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[50][23]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[49][3]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[49][20]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[48][7]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[48][17]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[47][1]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[47][17]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[46][5]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[46][23]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[45][1]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[45][21]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[44][0]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[44][18]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[43][4]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[43][16]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[42][2]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[42][20]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[41][7]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[41][21]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[40][5]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[40][23]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[39][3]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[39][23]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[38][1]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[38][16]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[37][3]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[37][20]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[36][5]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[36][23]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[35][4]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[35][19]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[34][4]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[34][18]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[33][3]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[33][22]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[32][7]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[32][16]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[31][2]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[31][19]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[30][0]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[30][16]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[29][0]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[29][22]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[28][5]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[28][16]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[27][7]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[27][20]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[26][0]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[26][16]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[25][0]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[25][20]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[24][4]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[24][17]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[23][4]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[23][19]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[22][3]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[22][21]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[21][2]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[21][17]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[20][2]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[20][20]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[19][0]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[19][19]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[18][4]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[18][21]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[17][3]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[17][19]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[16][7]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[16][20]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[15][0]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[15][17]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[14][0]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[14][22]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[13][0]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[13][17]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[12][0]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[12][16]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[11][1]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[11][21]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[10][4]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[10][22]           ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[9][0]             ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[9][19]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[8][1]             ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[8][16]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[7][4]             ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[7][19]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[6][7]             ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[6][16]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[5][0]             ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[5][16]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[4][1]             ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[4][19]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[3][7]             ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[3][20]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[2][0]             ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[2][17]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[1][0]             ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[1][17]            ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[0][0]             ;
; 6:1                ; 8 bits    ; 32 LEs        ; 0 LEs                ; 32 LEs                 ; Yes        ; |top_level|data_memory:dm_inst|mem[0][17]            ;
; 5:1                ; 6 bits    ; 18 LEs        ; 6 LEs                ; 12 LEs                 ; Yes        ; |top_level|write_vga:write_vga_inst|active_signal[3] ;
; 59:1               ; 8 bits    ; 312 LEs       ; 208 LEs              ; 104 LEs                ; Yes        ; |top_level|write_vga:write_vga_inst|latched_data[10] ;
; 58:1               ; 5 bits    ; 190 LEs       ; 165 LEs              ; 25 LEs                 ; Yes        ; |top_level|write_vga:write_vga_inst|latched_data[30] ;
; 58:1               ; 11 bits   ; 418 LEs       ; 297 LEs              ; 121 LEs                ; Yes        ; |top_level|write_vga:write_vga_inst|latched_data[17] ;
; 4:1                ; 2 bits    ; 4 LEs         ; 4 LEs                ; 0 LEs                  ; No         ; |top_level|alu:alu_inst|ShiftRight0                  ;
; 4:1                ; 49 bits   ; 98 LEs        ; 98 LEs               ; 0 LEs                  ; No         ; |top_level|alu:alu_inst|ShiftLeft0                   ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |top_level|alu:alu_inst|ShiftRight0                  ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |top_level|alu:alu_inst|ShiftRight1                  ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |top_level|alu:alu_inst|ShiftLeft0                   ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |top_level|alu:alu_inst|ShiftLeft0                   ;
; 4:1                ; 4 bits    ; 8 LEs         ; 8 LEs                ; 0 LEs                  ; No         ; |top_level|alu:alu_inst|ShiftLeft0                   ;
; 3:1                ; 7 bits    ; 14 LEs        ; 14 LEs               ; 0 LEs                  ; No         ; |top_level|data_memory:dm_inst|Mux59                 ;
; 8:1                ; 4 bits    ; 20 LEs        ; 20 LEs               ; 0 LEs                  ; No         ; |top_level|write_vga:write_vga_inst|Mux3             ;
; 6:1                ; 16 bits   ; 64 LEs        ; 48 LEs               ; 16 LEs                 ; No         ; |top_level|nib0[0]                                   ;
; 5:1                ; 2 bits    ; 6 LEs         ; 4 LEs                ; 2 LEs                  ; No         ; |top_level|write_vga:write_vga_inst|Selector0        ;
; 33:1               ; 32 bits   ; 704 LEs       ; 704 LEs              ; 0 LEs                  ; No         ; |top_level|registers_unit:ru_inst|rs1_data[29]       ;
; 33:1               ; 32 bits   ; 704 LEs       ; 704 LEs              ; 0 LEs                  ; No         ; |top_level|registers_unit:ru_inst|rs2_data[29]       ;
; 256:1              ; 14 bits   ; 2380 LEs      ; 2380 LEs             ; 0 LEs                  ; No         ; |top_level|data_memory:dm_inst|Mux4                  ;
; 22:1               ; 8 bits    ; 112 LEs       ; 72 LEs               ; 40 LEs                 ; No         ; |top_level|alu:alu_inst|Mux10                        ;
; 21:1               ; 5 bits    ; 70 LEs        ; 40 LEs               ; 30 LEs                 ; No         ; |top_level|alu:alu_inst|Mux25                        ;
; 21:1               ; 3 bits    ; 42 LEs        ; 24 LEs               ; 18 LEs                 ; No         ; |top_level|alu:alu_inst|Mux19                        ;
; 23:1               ; 2 bits    ; 30 LEs        ; 18 LEs               ; 12 LEs                 ; No         ; |top_level|alu:alu_inst|Mux22                        ;
; 25:1               ; 3 bits    ; 48 LEs        ; 33 LEs               ; 15 LEs                 ; No         ; |top_level|alu:alu_inst|Mux3                         ;
; 24:1               ; 2 bits    ; 32 LEs        ; 20 LEs               ; 12 LEs                 ; No         ; |top_level|alu:alu_inst|Mux6                         ;
; 24:1               ; 3 bits    ; 48 LEs        ; 30 LEs               ; 18 LEs                 ; No         ; |top_level|alu:alu_inst|Mux30                        ;
; 512:1              ; 2 bits    ; 682 LEs       ; 682 LEs              ; 0 LEs                  ; No         ; |top_level|data_memory:dm_inst|Mux32                 ;
; 514:1              ; 7 bits    ; 2394 LEs      ; 2394 LEs             ; 0 LEs                  ; No         ; |top_level|data_memory:dm_inst|Mux67                 ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Source assignments for vga:vga_inst|screen_ram:vga_screen_ram|altsyncram:ram_rtl_0|altsyncram_c6u1:auto_generated ;
+---------------------------------+--------------------+------+-----------------------------------------------------+
; Assignment                      ; Value              ; From ; To                                                  ;
+---------------------------------+--------------------+------+-----------------------------------------------------+
; OPTIMIZE_POWER_DURING_SYNTHESIS ; NORMAL_COMPILATION ; -    ; -                                                   ;
+---------------------------------+--------------------+------+-----------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: vga:vga_inst|clock1280x800:vgaclock|vgaClock:clk|vgaClock_video_pll_0:video_pll_0|vgaClock_video_pll_0_video_pll:video_pll|altera_pll:altera_pll_i ;
+--------------------------------------+------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Parameter Name                       ; Value                  ; Type                                                                                                                            ;
+--------------------------------------+------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; reference_clock_frequency            ; 50.0 MHz               ; String                                                                                                                          ;
; fractional_vco_multiplier            ; false                  ; String                                                                                                                          ;
; pll_type                             ; General                ; String                                                                                                                          ;
; pll_subtype                          ; General                ; String                                                                                                                          ;
; number_of_clocks                     ; 3                      ; Signed Integer                                                                                                                  ;
; operation_mode                       ; direct                 ; String                                                                                                                          ;
; deserialization_factor               ; 4                      ; Signed Integer                                                                                                                  ;
; data_rate                            ; 0                      ; Signed Integer                                                                                                                  ;
; sim_additional_refclk_cycles_to_lock ; 0                      ; Signed Integer                                                                                                                  ;
; output_clock_frequency0              ; 25.000000 MHz          ; String                                                                                                                          ;
; phase_shift0                         ; 0 ps                   ; String                                                                                                                          ;
; duty_cycle0                          ; 50                     ; Signed Integer                                                                                                                  ;
; output_clock_frequency1              ; 83.333333 MHz          ; String                                                                                                                          ;
; phase_shift1                         ; 0 ps                   ; String                                                                                                                          ;
; duty_cycle1                          ; 50                     ; Signed Integer                                                                                                                  ;
; output_clock_frequency2              ; 32.894736 MHz          ; String                                                                                                                          ;
; phase_shift2                         ; 0 ps                   ; String                                                                                                                          ;
; duty_cycle2                          ; 50                     ; Signed Integer                                                                                                                  ;
; output_clock_frequency3              ; 0 MHz                  ; String                                                                                                                          ;
; phase_shift3                         ; 0 ps                   ; String                                                                                                                          ;
; duty_cycle3                          ; 50                     ; Signed Integer                                                                                                                  ;
; output_clock_frequency4              ; 0 MHz                  ; String                                                                                                                          ;
; phase_shift4                         ; 0 ps                   ; String                                                                                                                          ;
; duty_cycle4                          ; 50                     ; Signed Integer                                                                                                                  ;
; output_clock_frequency5              ; 0 MHz                  ; String                                                                                                                          ;
; phase_shift5                         ; 0 ps                   ; String                                                                                                                          ;
; duty_cycle5                          ; 50                     ; Signed Integer                                                                                                                  ;
; output_clock_frequency6              ; 0 MHz                  ; String                                                                                                                          ;
; phase_shift6                         ; 0 ps                   ; String                                                                                                                          ;
; duty_cycle6                          ; 50                     ; Signed Integer                                                                                                                  ;
; output_clock_frequency7              ; 0 MHz                  ; String                                                                                                                          ;
; phase_shift7                         ; 0 ps                   ; String                                                                                                                          ;
; duty_cycle7                          ; 50                     ; Signed Integer                                                                                                                  ;
; output_clock_frequency8              ; 0 MHz                  ; String                                                                                                                          ;
; phase_shift8                         ; 0 ps                   ; String                                                                                                                          ;
; duty_cycle8                          ; 50                     ; Signed Integer                                                                                                                  ;
; output_clock_frequency9              ; 0 MHz                  ; String                                                                                                                          ;
; phase_shift9                         ; 0 ps                   ; String                                                                                                                          ;
; duty_cycle9                          ; 50                     ; Signed Integer                                                                                                                  ;
; output_clock_frequency10             ; 0 MHz                  ; String                                                                                                                          ;
; phase_shift10                        ; 0 ps                   ; String                                                                                                                          ;
; duty_cycle10                         ; 50                     ; Signed Integer                                                                                                                  ;
; output_clock_frequency11             ; 0 MHz                  ; String                                                                                                                          ;
; phase_shift11                        ; 0 ps                   ; String                                                                                                                          ;
; duty_cycle11                         ; 50                     ; Signed Integer                                                                                                                  ;
; output_clock_frequency12             ; 0 MHz                  ; String                                                                                                                          ;
; phase_shift12                        ; 0 ps                   ; String                                                                                                                          ;
; duty_cycle12                         ; 50                     ; Signed Integer                                                                                                                  ;
; output_clock_frequency13             ; 0 MHz                  ; String                                                                                                                          ;
; phase_shift13                        ; 0 ps                   ; String                                                                                                                          ;
; duty_cycle13                         ; 50                     ; Signed Integer                                                                                                                  ;
; output_clock_frequency14             ; 0 MHz                  ; String                                                                                                                          ;
; phase_shift14                        ; 0 ps                   ; String                                                                                                                          ;
; duty_cycle14                         ; 50                     ; Signed Integer                                                                                                                  ;
; output_clock_frequency15             ; 0 MHz                  ; String                                                                                                                          ;
; phase_shift15                        ; 0 ps                   ; String                                                                                                                          ;
; duty_cycle15                         ; 50                     ; Signed Integer                                                                                                                  ;
; output_clock_frequency16             ; 0 MHz                  ; String                                                                                                                          ;
; phase_shift16                        ; 0 ps                   ; String                                                                                                                          ;
; duty_cycle16                         ; 50                     ; Signed Integer                                                                                                                  ;
; output_clock_frequency17             ; 0 MHz                  ; String                                                                                                                          ;
; phase_shift17                        ; 0 ps                   ; String                                                                                                                          ;
; duty_cycle17                         ; 50                     ; Signed Integer                                                                                                                  ;
; clock_name_0                         ;                        ; String                                                                                                                          ;
; clock_name_1                         ;                        ; String                                                                                                                          ;
; clock_name_2                         ;                        ; String                                                                                                                          ;
; clock_name_3                         ;                        ; String                                                                                                                          ;
; clock_name_4                         ;                        ; String                                                                                                                          ;
; clock_name_5                         ;                        ; String                                                                                                                          ;
; clock_name_6                         ;                        ; String                                                                                                                          ;
; clock_name_7                         ;                        ; String                                                                                                                          ;
; clock_name_8                         ;                        ; String                                                                                                                          ;
; clock_name_global_0                  ; false                  ; String                                                                                                                          ;
; clock_name_global_1                  ; false                  ; String                                                                                                                          ;
; clock_name_global_2                  ; false                  ; String                                                                                                                          ;
; clock_name_global_3                  ; false                  ; String                                                                                                                          ;
; clock_name_global_4                  ; false                  ; String                                                                                                                          ;
; clock_name_global_5                  ; false                  ; String                                                                                                                          ;
; clock_name_global_6                  ; false                  ; String                                                                                                                          ;
; clock_name_global_7                  ; false                  ; String                                                                                                                          ;
; clock_name_global_8                  ; false                  ; String                                                                                                                          ;
; m_cnt_hi_div                         ; 1                      ; Signed Integer                                                                                                                  ;
; m_cnt_lo_div                         ; 1                      ; Signed Integer                                                                                                                  ;
; m_cnt_bypass_en                      ; false                  ; String                                                                                                                          ;
; m_cnt_odd_div_duty_en                ; false                  ; String                                                                                                                          ;
; n_cnt_hi_div                         ; 1                      ; Signed Integer                                                                                                                  ;
; n_cnt_lo_div                         ; 1                      ; Signed Integer                                                                                                                  ;
; n_cnt_bypass_en                      ; false                  ; String                                                                                                                          ;
; n_cnt_odd_div_duty_en                ; false                  ; String                                                                                                                          ;
; c_cnt_hi_div0                        ; 1                      ; Signed Integer                                                                                                                  ;
; c_cnt_lo_div0                        ; 1                      ; Signed Integer                                                                                                                  ;
; c_cnt_bypass_en0                     ; false                  ; String                                                                                                                          ;
; c_cnt_in_src0                        ; ph_mux_clk             ; String                                                                                                                          ;
; c_cnt_odd_div_duty_en0               ; false                  ; String                                                                                                                          ;
; c_cnt_prst0                          ; 1                      ; Signed Integer                                                                                                                  ;
; c_cnt_ph_mux_prst0                   ; 0                      ; Signed Integer                                                                                                                  ;
; c_cnt_hi_div1                        ; 1                      ; Signed Integer                                                                                                                  ;
; c_cnt_lo_div1                        ; 1                      ; Signed Integer                                                                                                                  ;
; c_cnt_bypass_en1                     ; false                  ; String                                                                                                                          ;
; c_cnt_in_src1                        ; ph_mux_clk             ; String                                                                                                                          ;
; c_cnt_odd_div_duty_en1               ; false                  ; String                                                                                                                          ;
; c_cnt_prst1                          ; 1                      ; Signed Integer                                                                                                                  ;
; c_cnt_ph_mux_prst1                   ; 0                      ; Signed Integer                                                                                                                  ;
; c_cnt_hi_div2                        ; 1                      ; Signed Integer                                                                                                                  ;
; c_cnt_lo_div2                        ; 1                      ; Signed Integer                                                                                                                  ;
; c_cnt_bypass_en2                     ; false                  ; String                                                                                                                          ;
; c_cnt_in_src2                        ; ph_mux_clk             ; String                                                                                                                          ;
; c_cnt_odd_div_duty_en2               ; false                  ; String                                                                                                                          ;
; c_cnt_prst2                          ; 1                      ; Signed Integer                                                                                                                  ;
; c_cnt_ph_mux_prst2                   ; 0                      ; Signed Integer                                                                                                                  ;
; c_cnt_hi_div3                        ; 1                      ; Signed Integer                                                                                                                  ;
; c_cnt_lo_div3                        ; 1                      ; Signed Integer                                                                                                                  ;
; c_cnt_bypass_en3                     ; false                  ; String                                                                                                                          ;
; c_cnt_in_src3                        ; ph_mux_clk             ; String                                                                                                                          ;
; c_cnt_odd_div_duty_en3               ; false                  ; String                                                                                                                          ;
; c_cnt_prst3                          ; 1                      ; Signed Integer                                                                                                                  ;
; c_cnt_ph_mux_prst3                   ; 0                      ; Signed Integer                                                                                                                  ;
; c_cnt_hi_div4                        ; 1                      ; Signed Integer                                                                                                                  ;
; c_cnt_lo_div4                        ; 1                      ; Signed Integer                                                                                                                  ;
; c_cnt_bypass_en4                     ; false                  ; String                                                                                                                          ;
; c_cnt_in_src4                        ; ph_mux_clk             ; String                                                                                                                          ;
; c_cnt_odd_div_duty_en4               ; false                  ; String                                                                                                                          ;
; c_cnt_prst4                          ; 1                      ; Signed Integer                                                                                                                  ;
; c_cnt_ph_mux_prst4                   ; 0                      ; Signed Integer                                                                                                                  ;
; c_cnt_hi_div5                        ; 1                      ; Signed Integer                                                                                                                  ;
; c_cnt_lo_div5                        ; 1                      ; Signed Integer                                                                                                                  ;
; c_cnt_bypass_en5                     ; false                  ; String                                                                                                                          ;
; c_cnt_in_src5                        ; ph_mux_clk             ; String                                                                                                                          ;
; c_cnt_odd_div_duty_en5               ; false                  ; String                                                                                                                          ;
; c_cnt_prst5                          ; 1                      ; Signed Integer                                                                                                                  ;
; c_cnt_ph_mux_prst5                   ; 0                      ; Signed Integer                                                                                                                  ;
; c_cnt_hi_div6                        ; 1                      ; Signed Integer                                                                                                                  ;
; c_cnt_lo_div6                        ; 1                      ; Signed Integer                                                                                                                  ;
; c_cnt_bypass_en6                     ; false                  ; String                                                                                                                          ;
; c_cnt_in_src6                        ; ph_mux_clk             ; String                                                                                                                          ;
; c_cnt_odd_div_duty_en6               ; false                  ; String                                                                                                                          ;
; c_cnt_prst6                          ; 1                      ; Signed Integer                                                                                                                  ;
; c_cnt_ph_mux_prst6                   ; 0                      ; Signed Integer                                                                                                                  ;
; c_cnt_hi_div7                        ; 1                      ; Signed Integer                                                                                                                  ;
; c_cnt_lo_div7                        ; 1                      ; Signed Integer                                                                                                                  ;
; c_cnt_bypass_en7                     ; false                  ; String                                                                                                                          ;
; c_cnt_in_src7                        ; ph_mux_clk             ; String                                                                                                                          ;
; c_cnt_odd_div_duty_en7               ; false                  ; String                                                                                                                          ;
; c_cnt_prst7                          ; 1                      ; Signed Integer                                                                                                                  ;
; c_cnt_ph_mux_prst7                   ; 0                      ; Signed Integer                                                                                                                  ;
; c_cnt_hi_div8                        ; 1                      ; Signed Integer                                                                                                                  ;
; c_cnt_lo_div8                        ; 1                      ; Signed Integer                                                                                                                  ;
; c_cnt_bypass_en8                     ; false                  ; String                                                                                                                          ;
; c_cnt_in_src8                        ; ph_mux_clk             ; String                                                                                                                          ;
; c_cnt_odd_div_duty_en8               ; false                  ; String                                                                                                                          ;
; c_cnt_prst8                          ; 1                      ; Signed Integer                                                                                                                  ;
; c_cnt_ph_mux_prst8                   ; 0                      ; Signed Integer                                                                                                                  ;
; c_cnt_hi_div9                        ; 1                      ; Signed Integer                                                                                                                  ;
; c_cnt_lo_div9                        ; 1                      ; Signed Integer                                                                                                                  ;
; c_cnt_bypass_en9                     ; false                  ; String                                                                                                                          ;
; c_cnt_in_src9                        ; ph_mux_clk             ; String                                                                                                                          ;
; c_cnt_odd_div_duty_en9               ; false                  ; String                                                                                                                          ;
; c_cnt_prst9                          ; 1                      ; Signed Integer                                                                                                                  ;
; c_cnt_ph_mux_prst9                   ; 0                      ; Signed Integer                                                                                                                  ;
; c_cnt_hi_div10                       ; 1                      ; Signed Integer                                                                                                                  ;
; c_cnt_lo_div10                       ; 1                      ; Signed Integer                                                                                                                  ;
; c_cnt_bypass_en10                    ; false                  ; String                                                                                                                          ;
; c_cnt_in_src10                       ; ph_mux_clk             ; String                                                                                                                          ;
; c_cnt_odd_div_duty_en10              ; false                  ; String                                                                                                                          ;
; c_cnt_prst10                         ; 1                      ; Signed Integer                                                                                                                  ;
; c_cnt_ph_mux_prst10                  ; 0                      ; Signed Integer                                                                                                                  ;
; c_cnt_hi_div11                       ; 1                      ; Signed Integer                                                                                                                  ;
; c_cnt_lo_div11                       ; 1                      ; Signed Integer                                                                                                                  ;
; c_cnt_bypass_en11                    ; false                  ; String                                                                                                                          ;
; c_cnt_in_src11                       ; ph_mux_clk             ; String                                                                                                                          ;
; c_cnt_odd_div_duty_en11              ; false                  ; String                                                                                                                          ;
; c_cnt_prst11                         ; 1                      ; Signed Integer                                                                                                                  ;
; c_cnt_ph_mux_prst11                  ; 0                      ; Signed Integer                                                                                                                  ;
; c_cnt_hi_div12                       ; 1                      ; Signed Integer                                                                                                                  ;
; c_cnt_lo_div12                       ; 1                      ; Signed Integer                                                                                                                  ;
; c_cnt_bypass_en12                    ; false                  ; String                                                                                                                          ;
; c_cnt_in_src12                       ; ph_mux_clk             ; String                                                                                                                          ;
; c_cnt_odd_div_duty_en12              ; false                  ; String                                                                                                                          ;
; c_cnt_prst12                         ; 1                      ; Signed Integer                                                                                                                  ;
; c_cnt_ph_mux_prst12                  ; 0                      ; Signed Integer                                                                                                                  ;
; c_cnt_hi_div13                       ; 1                      ; Signed Integer                                                                                                                  ;
; c_cnt_lo_div13                       ; 1                      ; Signed Integer                                                                                                                  ;
; c_cnt_bypass_en13                    ; false                  ; String                                                                                                                          ;
; c_cnt_in_src13                       ; ph_mux_clk             ; String                                                                                                                          ;
; c_cnt_odd_div_duty_en13              ; false                  ; String                                                                                                                          ;
; c_cnt_prst13                         ; 1                      ; Signed Integer                                                                                                                  ;
; c_cnt_ph_mux_prst13                  ; 0                      ; Signed Integer                                                                                                                  ;
; c_cnt_hi_div14                       ; 1                      ; Signed Integer                                                                                                                  ;
; c_cnt_lo_div14                       ; 1                      ; Signed Integer                                                                                                                  ;
; c_cnt_bypass_en14                    ; false                  ; String                                                                                                                          ;
; c_cnt_in_src14                       ; ph_mux_clk             ; String                                                                                                                          ;
; c_cnt_odd_div_duty_en14              ; false                  ; String                                                                                                                          ;
; c_cnt_prst14                         ; 1                      ; Signed Integer                                                                                                                  ;
; c_cnt_ph_mux_prst14                  ; 0                      ; Signed Integer                                                                                                                  ;
; c_cnt_hi_div15                       ; 1                      ; Signed Integer                                                                                                                  ;
; c_cnt_lo_div15                       ; 1                      ; Signed Integer                                                                                                                  ;
; c_cnt_bypass_en15                    ; false                  ; String                                                                                                                          ;
; c_cnt_in_src15                       ; ph_mux_clk             ; String                                                                                                                          ;
; c_cnt_odd_div_duty_en15              ; false                  ; String                                                                                                                          ;
; c_cnt_prst15                         ; 1                      ; Signed Integer                                                                                                                  ;
; c_cnt_ph_mux_prst15                  ; 0                      ; Signed Integer                                                                                                                  ;
; c_cnt_hi_div16                       ; 1                      ; Signed Integer                                                                                                                  ;
; c_cnt_lo_div16                       ; 1                      ; Signed Integer                                                                                                                  ;
; c_cnt_bypass_en16                    ; false                  ; String                                                                                                                          ;
; c_cnt_in_src16                       ; ph_mux_clk             ; String                                                                                                                          ;
; c_cnt_odd_div_duty_en16              ; false                  ; String                                                                                                                          ;
; c_cnt_prst16                         ; 1                      ; Signed Integer                                                                                                                  ;
; c_cnt_ph_mux_prst16                  ; 0                      ; Signed Integer                                                                                                                  ;
; c_cnt_hi_div17                       ; 1                      ; Signed Integer                                                                                                                  ;
; c_cnt_lo_div17                       ; 1                      ; Signed Integer                                                                                                                  ;
; c_cnt_bypass_en17                    ; false                  ; String                                                                                                                          ;
; c_cnt_in_src17                       ; ph_mux_clk             ; String                                                                                                                          ;
; c_cnt_odd_div_duty_en17              ; false                  ; String                                                                                                                          ;
; c_cnt_prst17                         ; 1                      ; Signed Integer                                                                                                                  ;
; c_cnt_ph_mux_prst17                  ; 0                      ; Signed Integer                                                                                                                  ;
; pll_vco_div                          ; 1                      ; Signed Integer                                                                                                                  ;
; pll_slf_rst                          ; false                  ; String                                                                                                                          ;
; pll_bw_sel                           ; low                    ; String                                                                                                                          ;
; pll_output_clk_frequency             ; 0 MHz                  ; String                                                                                                                          ;
; pll_cp_current                       ; 0                      ; Signed Integer                                                                                                                  ;
; pll_bwctrl                           ; 0                      ; Signed Integer                                                                                                                  ;
; pll_fractional_division              ; 1                      ; Signed Integer                                                                                                                  ;
; pll_fractional_cout                  ; 24                     ; Signed Integer                                                                                                                  ;
; pll_dsm_out_sel                      ; 1st_order              ; String                                                                                                                          ;
; mimic_fbclk_type                     ; gclk                   ; String                                                                                                                          ;
; pll_fbclk_mux_1                      ; glb                    ; String                                                                                                                          ;
; pll_fbclk_mux_2                      ; fb_1                   ; String                                                                                                                          ;
; pll_m_cnt_in_src                     ; ph_mux_clk             ; String                                                                                                                          ;
; pll_vcoph_div                        ; 1                      ; Signed Integer                                                                                                                  ;
; refclk1_frequency                    ; 0 MHz                  ; String                                                                                                                          ;
; pll_clkin_0_src                      ; clk_0                  ; String                                                                                                                          ;
; pll_clkin_1_src                      ; clk_0                  ; String                                                                                                                          ;
; pll_clk_loss_sw_en                   ; false                  ; String                                                                                                                          ;
; pll_auto_clk_sw_en                   ; false                  ; String                                                                                                                          ;
; pll_manu_clk_sw_en                   ; false                  ; String                                                                                                                          ;
; pll_clk_sw_dly                       ; 0                      ; Signed Integer                                                                                                                  ;
; pll_extclk_0_cnt_src                 ; pll_extclk_cnt_src_vss ; String                                                                                                                          ;
; pll_extclk_1_cnt_src                 ; pll_extclk_cnt_src_vss ; String                                                                                                                          ;
+--------------------------------------+------------------------+---------------------------------------------------------------------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: vga:vga_inst|vga_controller_1280x800:vga_ctrl ;
+----------------+-------+-------------------------------------------------------------------+
; Parameter Name ; Value ; Type                                                              ;
+----------------+-------+-------------------------------------------------------------------+
; H_VISIBLE      ; 1280  ; Signed Integer                                                    ;
; H_FP           ; 48    ; Signed Integer                                                    ;
; H_SYNC         ; 32    ; Signed Integer                                                    ;
; H_BP           ; 80    ; Signed Integer                                                    ;
; V_VISIBLE      ; 800   ; Signed Integer                                                    ;
; V_FP           ; 1     ; Signed Integer                                                    ;
; V_SYNC         ; 3     ; Signed Integer                                                    ;
; V_BP           ; 22    ; Signed Integer                                                    ;
+----------------+-------+-------------------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+------------------------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: vga:vga_inst|text_mode:text_mode_inst ;
+----------------+-------+-----------------------------------------------------------+
; Parameter Name ; Value ; Type                                                      ;
+----------------+-------+-----------------------------------------------------------+
; DEBUG_TILES    ; 0     ; Unsigned Binary                                           ;
+----------------+-------+-----------------------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+-----------------------------------------------------------------------+
; Parameter Settings for User Entity Instance: write_vga:write_vga_inst ;
+----------------+-------+----------------------------------------------+
; Parameter Name ; Value ; Type                                         ;
+----------------+-------+----------------------------------------------+
; NUM_SIGNALS    ; 61    ; Signed Integer                               ;
; VGA_WIDTH      ; 160   ; Signed Integer                               ;
+----------------+-------+----------------------------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+--------------------------------------------------------------------------------------------------------------+
; Parameter Settings for Inferred Entity Instance: vga:vga_inst|screen_ram:vga_screen_ram|altsyncram:ram_rtl_0 ;
+------------------------------------+---------------------------------------------+---------------------------+
; Parameter Name                     ; Value                                       ; Type                      ;
+------------------------------------+---------------------------------------------+---------------------------+
; BYTE_SIZE_BLOCK                    ; 8                                           ; Untyped                   ;
; AUTO_CARRY_CHAINS                  ; ON                                          ; AUTO_CARRY                ;
; IGNORE_CARRY_BUFFERS               ; OFF                                         ; IGNORE_CARRY              ;
; AUTO_CASCADE_CHAINS                ; ON                                          ; AUTO_CASCADE              ;
; IGNORE_CASCADE_BUFFERS             ; OFF                                         ; IGNORE_CASCADE            ;
; WIDTH_BYTEENA                      ; 1                                           ; Untyped                   ;
; OPERATION_MODE                     ; DUAL_PORT                                   ; Untyped                   ;
; WIDTH_A                            ; 8                                           ; Untyped                   ;
; WIDTHAD_A                          ; 13                                          ; Untyped                   ;
; NUMWORDS_A                         ; 8192                                        ; Untyped                   ;
; OUTDATA_REG_A                      ; UNREGISTERED                                ; Untyped                   ;
; ADDRESS_ACLR_A                     ; NONE                                        ; Untyped                   ;
; OUTDATA_ACLR_A                     ; NONE                                        ; Untyped                   ;
; WRCONTROL_ACLR_A                   ; NONE                                        ; Untyped                   ;
; INDATA_ACLR_A                      ; NONE                                        ; Untyped                   ;
; BYTEENA_ACLR_A                     ; NONE                                        ; Untyped                   ;
; WIDTH_B                            ; 8                                           ; Untyped                   ;
; WIDTHAD_B                          ; 13                                          ; Untyped                   ;
; NUMWORDS_B                         ; 8192                                        ; Untyped                   ;
; INDATA_REG_B                       ; CLOCK1                                      ; Untyped                   ;
; WRCONTROL_WRADDRESS_REG_B          ; CLOCK1                                      ; Untyped                   ;
; RDCONTROL_REG_B                    ; CLOCK1                                      ; Untyped                   ;
; ADDRESS_REG_B                      ; CLOCK0                                      ; Untyped                   ;
; OUTDATA_REG_B                      ; UNREGISTERED                                ; Untyped                   ;
; BYTEENA_REG_B                      ; CLOCK1                                      ; Untyped                   ;
; INDATA_ACLR_B                      ; NONE                                        ; Untyped                   ;
; WRCONTROL_ACLR_B                   ; NONE                                        ; Untyped                   ;
; ADDRESS_ACLR_B                     ; NONE                                        ; Untyped                   ;
; OUTDATA_ACLR_B                     ; NONE                                        ; Untyped                   ;
; RDCONTROL_ACLR_B                   ; NONE                                        ; Untyped                   ;
; BYTEENA_ACLR_B                     ; NONE                                        ; Untyped                   ;
; WIDTH_BYTEENA_A                    ; 1                                           ; Untyped                   ;
; WIDTH_BYTEENA_B                    ; 1                                           ; Untyped                   ;
; RAM_BLOCK_TYPE                     ; M10K                                        ; Untyped                   ;
; BYTE_SIZE                          ; 8                                           ; Untyped                   ;
; READ_DURING_WRITE_MODE_MIXED_PORTS ; OLD_DATA                                    ; Untyped                   ;
; READ_DURING_WRITE_MODE_PORT_A      ; NEW_DATA_NO_NBE_READ                        ; Untyped                   ;
; READ_DURING_WRITE_MODE_PORT_B      ; NEW_DATA_NO_NBE_READ                        ; Untyped                   ;
; INIT_FILE                          ; db/riscvpc.ram0_screen_ram_a38c26aa.hdl.mif ; Untyped                   ;
; INIT_FILE_LAYOUT                   ; PORT_A                                      ; Untyped                   ;
; MAXIMUM_DEPTH                      ; 0                                           ; Untyped                   ;
; CLOCK_ENABLE_INPUT_A               ; NORMAL                                      ; Untyped                   ;
; CLOCK_ENABLE_INPUT_B               ; NORMAL                                      ; Untyped                   ;
; CLOCK_ENABLE_OUTPUT_A              ; NORMAL                                      ; Untyped                   ;
; CLOCK_ENABLE_OUTPUT_B              ; NORMAL                                      ; Untyped                   ;
; CLOCK_ENABLE_CORE_A                ; USE_INPUT_CLKEN                             ; Untyped                   ;
; CLOCK_ENABLE_CORE_B                ; USE_INPUT_CLKEN                             ; Untyped                   ;
; ENABLE_ECC                         ; FALSE                                       ; Untyped                   ;
; ECC_PIPELINE_STAGE_ENABLED         ; FALSE                                       ; Untyped                   ;
; WIDTH_ECCSTATUS                    ; 3                                           ; Untyped                   ;
; DEVICE_FAMILY                      ; Cyclone V                                   ; Untyped                   ;
; CBXI_PARAMETER                     ; altsyncram_c6u1                             ; Untyped                   ;
+------------------------------------+---------------------------------------------+---------------------------+
Note: In order to hide this table in the UI and the text report file, please set the "Show Parameter Settings in Synthesis Report" option in "Analysis and Synthesis Settings -> More Settings" to "Off".


+---------------------------------------------------------------------------------------------------------+
; altsyncram Parameter Settings by Entity Instance                                                        ;
+-------------------------------------------+-------------------------------------------------------------+
; Name                                      ; Value                                                       ;
+-------------------------------------------+-------------------------------------------------------------+
; Number of entity instances                ; 1                                                           ;
; Entity Instance                           ; vga:vga_inst|screen_ram:vga_screen_ram|altsyncram:ram_rtl_0 ;
;     -- OPERATION_MODE                     ; DUAL_PORT                                                   ;
;     -- WIDTH_A                            ; 8                                                           ;
;     -- NUMWORDS_A                         ; 8192                                                        ;
;     -- OUTDATA_REG_A                      ; UNREGISTERED                                                ;
;     -- WIDTH_B                            ; 8                                                           ;
;     -- NUMWORDS_B                         ; 8192                                                        ;
;     -- ADDRESS_REG_B                      ; CLOCK0                                                      ;
;     -- OUTDATA_REG_B                      ; UNREGISTERED                                                ;
;     -- RAM_BLOCK_TYPE                     ; M10K                                                        ;
;     -- READ_DURING_WRITE_MODE_MIXED_PORTS ; OLD_DATA                                                    ;
+-------------------------------------------+-------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga:vga_inst|text_mode:text_mode_inst"                                                                                                                                            ;
+------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port ; Type  ; Severity ; Details                                                                                                                                                                            ;
+------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; x    ; Input ; Warning  ; Input port expression (12 bits) is wider than the input port (11 bits) it drives.  The 1 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
; y    ; Input ; Warning  ; Input port expression (12 bits) is wider than the input port (10 bits) it drives.  The 2 most-significant bit(s) in the expression will be dangling if they have no other fanouts. ;
+------+-------+----------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga:vga_inst|vga_controller_1280x800:vga_ctrl"                                              ;
+--------------+--------+----------+-------------------------------------------------------------------------------------+
; Port         ; Type   ; Severity ; Details                                                                             ;
+--------------+--------+----------+-------------------------------------------------------------------------------------+
; px_x[11]     ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
; px_y[11..10] ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------------+--------+----------+-------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga:vga_inst|clock1280x800:vgaclock|vgaClock:clk|vgaClock_video_pll_0:video_pll_0|vgaClock_video_pll_0_video_pll:video_pll|altera_pll:altera_pll_i"       ;
+-------------------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Port              ; Type   ; Severity ; Details                                                                                                                                      ;
+-------------------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+
; fboutclk          ; Output ; Info     ; Explicitly unconnected                                                                                                                       ;
; fbclk             ; Input  ; Info     ; Stuck at GND                                                                                                                                 ;
; refclk1           ; Input  ; Warning  ; Declared by entity but not connected by instance. If a default value exists, it will be used.  Otherwise, the port will be connected to GND. ;
; phase_en          ; Input  ; Warning  ; Declared by entity but not connected by instance. If a default value exists, it will be used.  Otherwise, the port will be connected to GND. ;
; updn              ; Input  ; Warning  ; Declared by entity but not connected by instance. If a default value exists, it will be used.  Otherwise, the port will be connected to GND. ;
; num_phase_shifts  ; Input  ; Warning  ; Declared by entity but not connected by instance. If a default value exists, it will be used.  Otherwise, the port will be connected to GND. ;
; scanclk           ; Input  ; Warning  ; Declared by entity but not connected by instance. If a default value exists, it will be used.  Otherwise, the port will be connected to GND. ;
; cntsel            ; Input  ; Warning  ; Declared by entity but not connected by instance. If a default value exists, it will be used.  Otherwise, the port will be connected to GND. ;
; reconfig_to_pll   ; Input  ; Warning  ; Declared by entity but not connected by instance. If a default value exists, it will be used.  Otherwise, the port will be connected to GND. ;
; extswitch         ; Input  ; Warning  ; Declared by entity but not connected by instance. If a default value exists, it will be used.  Otherwise, the port will be connected to GND. ;
; adjpllin          ; Input  ; Warning  ; Declared by entity but not connected by instance. If a default value exists, it will be used.  Otherwise, the port will be connected to GND. ;
; cclk              ; Input  ; Warning  ; Declared by entity but not connected by instance. If a default value exists, it will be used.  Otherwise, the port will be connected to GND. ;
; phase_done        ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                     ;
; reconfig_from_pll ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                     ;
; activeclk         ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                     ;
; clkbad            ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                     ;
; phout             ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                     ;
; lvds_clk          ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                     ;
; loaden            ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                     ;
; extclk_out        ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                     ;
; cascade_out       ; Output ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                     ;
; zdbfbclk          ; Bidir  ; Warning  ; Declared by entity but not connected by instance. Logic that only feeds a dangling port will be removed.                                     ;
+-------------------+--------+----------+----------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga:vga_inst|clock1280x800:vgaclock|vgaClock:clk|vgaClock_video_pll_0:video_pll_0|vgaClock_video_pll_0_video_pll:video_pll" ;
+----------+--------+----------+-------------------------------------------------------------------------------------------------------------------------+
; Port     ; Type   ; Severity ; Details                                                                                                                 ;
+----------+--------+----------+-------------------------------------------------------------------------------------------------------------------------+
; outclk_0 ; Output ; Info     ; Explicitly unconnected                                                                                                  ;
; outclk_2 ; Output ; Info     ; Explicitly unconnected                                                                                                  ;
+----------+--------+----------+-------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Port Connectivity Checks: "vga:vga_inst|clock1280x800:vgaclock|vgaClock:clk"                                                 ;
+--------------------+--------+----------+-------------------------------------------------------------------------------------+
; Port               ; Type   ; Severity ; Details                                                                             ;
+--------------------+--------+----------+-------------------------------------------------------------------------------------+
; reset_source_reset ; Output ; Info     ; Connected to dangling logic. Logic that only feeds a dangling port will be removed. ;
+--------------------+--------+----------+-------------------------------------------------------------------------------------+


+------------------------------------------+
; Port Connectivity Checks: "vga:vga_inst" ;
+-------+-------+----------+---------------+
; Port  ; Type  ; Severity ; Details       ;
+-------+-------+----------+---------------+
; reset ; Input ; Info     ; Stuck at GND  ;
+-------+-------+----------+---------------+


+-----------------------------------------------------+
; Post-Synthesis Netlist Statistics for Top Partition ;
+-----------------------+-----------------------------+
; Type                  ; Count                       ;
+-----------------------+-----------------------------+
; arriav_ff             ; 8452                        ;
;     CLR               ; 47                          ;
;     ENA               ; 4096                        ;
;     ENA CLR           ; 154                         ;
;     ENA CLR SCLR      ; 13                          ;
;     ENA CLR SCLR SLD  ; 8                           ;
;     ENA CLR SLD       ; 6                           ;
;     ENA SCLR          ; 12                          ;
;     ENA SLD           ; 4096                        ;
;     SCLR              ; 12                          ;
;     plain             ; 8                           ;
; arriav_lcell_comb     ; 5004                        ;
;     arith             ; 114                         ;
;         0 data inputs ; 2                           ;
;         1 data inputs ; 54                          ;
;         2 data inputs ; 10                          ;
;         3 data inputs ; 26                          ;
;         4 data inputs ; 13                          ;
;         5 data inputs ; 9                           ;
;     extend            ; 57                          ;
;         7 data inputs ; 57                          ;
;     normal            ; 4827                        ;
;         0 data inputs ; 1                           ;
;         1 data inputs ; 10                          ;
;         2 data inputs ; 38                          ;
;         3 data inputs ; 84                          ;
;         4 data inputs ; 232                         ;
;         5 data inputs ; 202                         ;
;         6 data inputs ; 4260                        ;
;     shared            ; 6                           ;
;         0 data inputs ; 2                           ;
;         1 data inputs ; 2                           ;
;         2 data inputs ; 1                           ;
;         3 data inputs ; 1                           ;
; boundary_port         ; 73                          ;
; generic_pll           ; 2                           ;
; stratixv_ram_block    ; 7                           ;
;                       ;                             ;
; Max LUT depth         ; 16.00                       ;
; Average LUT depth     ; 10.28                       ;
+-----------------------+-----------------------------+


+-------------------------------+
; Elapsed Time Per Partition    ;
+----------------+--------------+
; Partition Name ; Elapsed Time ;
+----------------+--------------+
; Top            ; 00:00:38     ;
+----------------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Analysis & Synthesis
    Info: Version 24.1std.0 Build 1077 03/04/2025 SC Lite Edition
    Info: Processing started: Wed Nov  5 17:24:29 2025
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off riscvpc -c riscvpc
Warning (125092): Tcl Script File vgaClock/synthesis/submodules/vgaClock_video_pll_0_video_pll.qip not found
    Info (125063): set_global_assignment -name QIP_FILE vgaClock/synthesis/submodules/vgaClock_video_pll_0_video_pll.qip
Info (20030): Parallel compilation is enabled and will use 10 of the 10 processors detected
Info (12021): Found 1 design units, including 1 entities, in source file vgaclock/synthesis/submodules/vgaclock_video_pll_0_video_pll.v
    Info (12023): Found entity 1: vgaClock_video_pll_0_video_pll File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/vgaClock/synthesis/submodules/vgaClock_video_pll_0_video_pll.v Line: 2
Info (12021): Found 1 design units, including 1 entities, in source file vgaclock/synthesis/submodules/vgaclock_video_pll_0.v
    Info (12023): Found entity 1: vgaClock_video_pll_0 File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/vgaClock/synthesis/submodules/vgaClock_video_pll_0.v Line: 9
Info (12021): Found 1 design units, including 1 entities, in source file vgaclock/synthesis/submodules/altera_up_avalon_reset_from_locked_signal.v
    Info (12023): Found entity 1: altera_up_avalon_reset_from_locked_signal File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/vgaClock/synthesis/submodules/altera_up_avalon_reset_from_locked_signal.v Line: 28
Info (12021): Found 1 design units, including 1 entities, in source file vgaclock/synthesis/vgaclock.v
    Info (12023): Found entity 1: vgaClock File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/vgaClock/synthesis/vgaClock.v Line: 6
Info (12021): Found 1 design units, including 1 entities, in source file top_level.sv
    Info (12023): Found entity 1: top_level File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/top_level.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file pc.sv
    Info (12023): Found entity 1: pc File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/pc.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file hex7seg.sv
    Info (12023): Found entity 1: hex7seg File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/hex7seg.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file clock1280x800.sv
    Info (12023): Found entity 1: clock1280x800 File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/clock1280x800.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file registers_unit.sv
    Info (12023): Found entity 1: registers_unit File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/registers_unit.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file instruction_memory.sv
    Info (12023): Found entity 1: instruction_memory File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/instruction_memory.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file alu.sv
    Info (12023): Found entity 1: alu File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/alu.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file geninm.sv
    Info (12023): Found entity 1: genInm File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/genInm.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file control_unit.sv
    Info (12023): Found entity 1: control_unit File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/control_unit.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file data_memory.sv
    Info (12023): Found entity 1: data_memory File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/data_memory.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file branch_unit.sv
    Info (12023): Found entity 1: branch_unit File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/branch_unit.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file vga_controler.sv
    Info (12023): Found entity 1: vga File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/vga_controler.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file vga_controller_1280x800.v
    Info (12023): Found entity 1: vga_controller_1280x800 File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/vga_controller_1280x800.v Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file text_mode.sv
    Info (12023): Found entity 1: text_mode File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/text_mode.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file font_rom.sv
    Info (12023): Found entity 1: font_rom File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/font_rom.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file write_vga.sv
    Info (12023): Found entity 1: write_vga File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/write_vga.sv Line: 1
Info (12021): Found 1 design units, including 1 entities, in source file program_counter.sv
    Info (12023): Found entity 1: program_counter File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/program_counter.sv Line: 1
Info (12127): Elaborating entity "top_level" for the top level hierarchy
Warning (10036): Verilog HDL or VHDL warning at top_level.sv(63): object "step_req" assigned a value but never read File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/top_level.sv Line: 63
Info (12128): Elaborating entity "program_counter" for hierarchy "program_counter:pc_inst" File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/top_level.sv Line: 83
Info (12128): Elaborating entity "instruction_memory" for hierarchy "instruction_memory:imem" File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/top_level.sv Line: 90
Info (12128): Elaborating entity "control_unit" for hierarchy "control_unit:cu_inst" File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/top_level.sv Line: 104
Info (12128): Elaborating entity "genInm" for hierarchy "genInm:genInm_inst" File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/top_level.sv Line: 110
Info (12128): Elaborating entity "registers_unit" for hierarchy "registers_unit:ru_inst" File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/top_level.sv Line: 125
Warning (10240): Verilog HDL Always Construct warning at registers_unit.sv(17): inferring latch(es) for variable "i", which holds its previous value in one or more paths through the always construct File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/registers_unit.sv Line: 17
Info (12128): Elaborating entity "alu" for hierarchy "alu:alu_inst" File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/top_level.sv Line: 132
Info (12128): Elaborating entity "branch_unit" for hierarchy "branch_unit:bu_inst" File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/top_level.sv Line: 139
Info (12128): Elaborating entity "data_memory" for hierarchy "data_memory:dm_inst" File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/top_level.sv Line: 148
Info (12128): Elaborating entity "vga" for hierarchy "vga:vga_inst" File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/top_level.sv Line: 168
Info (12128): Elaborating entity "clock1280x800" for hierarchy "vga:vga_inst|clock1280x800:vgaclock" File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/vga_controler.sv Line: 20
Info (12128): Elaborating entity "vgaClock" for hierarchy "vga:vga_inst|clock1280x800:vgaclock|vgaClock:clk" File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/clock1280x800.sv Line: 11
Info (12128): Elaborating entity "vgaClock_video_pll_0" for hierarchy "vga:vga_inst|clock1280x800:vgaclock|vgaClock:clk|vgaClock_video_pll_0:video_pll_0" File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/vgaClock/synthesis/vgaClock.v Line: 18
Info (12128): Elaborating entity "vgaClock_video_pll_0_video_pll" for hierarchy "vga:vga_inst|clock1280x800:vgaclock|vgaClock:clk|vgaClock_video_pll_0:video_pll_0|vgaClock_video_pll_0_video_pll:video_pll" File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/vgaClock/synthesis/submodules/vgaClock_video_pll_0.v Line: 25
Info (12128): Elaborating entity "altera_pll" for hierarchy "vga:vga_inst|clock1280x800:vgaclock|vgaClock:clk|vgaClock_video_pll_0:video_pll_0|vgaClock_video_pll_0_video_pll:video_pll|altera_pll:altera_pll_i" File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/vgaClock/synthesis/submodules/vgaClock_video_pll_0_video_pll.v Line: 91
Info (10008): Verilog HDL or VHDL information: EDA Netlist Writer cannot regroup multidimensional array "wire_to_nowhere_64" into its bus
Info (12130): Elaborated megafunction instantiation "vga:vga_inst|clock1280x800:vgaclock|vgaClock:clk|vgaClock_video_pll_0:video_pll_0|vgaClock_video_pll_0_video_pll:video_pll|altera_pll:altera_pll_i" File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/vgaClock/synthesis/submodules/vgaClock_video_pll_0_video_pll.v Line: 91
Info (12133): Instantiated megafunction "vga:vga_inst|clock1280x800:vgaclock|vgaClock:clk|vgaClock_video_pll_0:video_pll_0|vgaClock_video_pll_0_video_pll:video_pll|altera_pll:altera_pll_i" with the following parameter: File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/vgaClock/synthesis/submodules/vgaClock_video_pll_0_video_pll.v Line: 91
    Info (12134): Parameter "fractional_vco_multiplier" = "false"
    Info (12134): Parameter "reference_clock_frequency" = "50.0 MHz"
    Info (12134): Parameter "operation_mode" = "direct"
    Info (12134): Parameter "number_of_clocks" = "3"
    Info (12134): Parameter "output_clock_frequency0" = "25.000000 MHz"
    Info (12134): Parameter "phase_shift0" = "0 ps"
    Info (12134): Parameter "duty_cycle0" = "50"
    Info (12134): Parameter "output_clock_frequency1" = "83.333333 MHz"
    Info (12134): Parameter "phase_shift1" = "0 ps"
    Info (12134): Parameter "duty_cycle1" = "50"
    Info (12134): Parameter "output_clock_frequency2" = "32.894736 MHz"
    Info (12134): Parameter "phase_shift2" = "0 ps"
    Info (12134): Parameter "duty_cycle2" = "50"
    Info (12134): Parameter "output_clock_frequency3" = "0 MHz"
    Info (12134): Parameter "phase_shift3" = "0 ps"
    Info (12134): Parameter "duty_cycle3" = "50"
    Info (12134): Parameter "output_clock_frequency4" = "0 MHz"
    Info (12134): Parameter "phase_shift4" = "0 ps"
    Info (12134): Parameter "duty_cycle4" = "50"
    Info (12134): Parameter "output_clock_frequency5" = "0 MHz"
    Info (12134): Parameter "phase_shift5" = "0 ps"
    Info (12134): Parameter "duty_cycle5" = "50"
    Info (12134): Parameter "output_clock_frequency6" = "0 MHz"
    Info (12134): Parameter "phase_shift6" = "0 ps"
    Info (12134): Parameter "duty_cycle6" = "50"
    Info (12134): Parameter "output_clock_frequency7" = "0 MHz"
    Info (12134): Parameter "phase_shift7" = "0 ps"
    Info (12134): Parameter "duty_cycle7" = "50"
    Info (12134): Parameter "output_clock_frequency8" = "0 MHz"
    Info (12134): Parameter "phase_shift8" = "0 ps"
    Info (12134): Parameter "duty_cycle8" = "50"
    Info (12134): Parameter "output_clock_frequency9" = "0 MHz"
    Info (12134): Parameter "phase_shift9" = "0 ps"
    Info (12134): Parameter "duty_cycle9" = "50"
    Info (12134): Parameter "output_clock_frequency10" = "0 MHz"
    Info (12134): Parameter "phase_shift10" = "0 ps"
    Info (12134): Parameter "duty_cycle10" = "50"
    Info (12134): Parameter "output_clock_frequency11" = "0 MHz"
    Info (12134): Parameter "phase_shift11" = "0 ps"
    Info (12134): Parameter "duty_cycle11" = "50"
    Info (12134): Parameter "output_clock_frequency12" = "0 MHz"
    Info (12134): Parameter "phase_shift12" = "0 ps"
    Info (12134): Parameter "duty_cycle12" = "50"
    Info (12134): Parameter "output_clock_frequency13" = "0 MHz"
    Info (12134): Parameter "phase_shift13" = "0 ps"
    Info (12134): Parameter "duty_cycle13" = "50"
    Info (12134): Parameter "output_clock_frequency14" = "0 MHz"
    Info (12134): Parameter "phase_shift14" = "0 ps"
    Info (12134): Parameter "duty_cycle14" = "50"
    Info (12134): Parameter "output_clock_frequency15" = "0 MHz"
    Info (12134): Parameter "phase_shift15" = "0 ps"
    Info (12134): Parameter "duty_cycle15" = "50"
    Info (12134): Parameter "output_clock_frequency16" = "0 MHz"
    Info (12134): Parameter "phase_shift16" = "0 ps"
    Info (12134): Parameter "duty_cycle16" = "50"
    Info (12134): Parameter "output_clock_frequency17" = "0 MHz"
    Info (12134): Parameter "phase_shift17" = "0 ps"
    Info (12134): Parameter "duty_cycle17" = "50"
    Info (12134): Parameter "pll_type" = "General"
    Info (12134): Parameter "pll_subtype" = "General"
Info (12128): Elaborating entity "altera_up_avalon_reset_from_locked_signal" for hierarchy "vga:vga_inst|clock1280x800:vgaclock|vgaClock:clk|vgaClock_video_pll_0:video_pll_0|altera_up_avalon_reset_from_locked_signal:reset_from_locked" File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/vgaClock/synthesis/submodules/vgaClock_video_pll_0.v Line: 30
Info (12128): Elaborating entity "vga_controller_1280x800" for hierarchy "vga:vga_inst|vga_controller_1280x800:vga_ctrl" File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/vga_controler.sv Line: 36
Warning (10230): Verilog HDL assignment warning at vga_controller_1280x800.v(43): truncated value with size 32 to match size of target (12) File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/vga_controller_1280x800.v Line: 43
Warning (10230): Verilog HDL assignment warning at vga_controller_1280x800.v(46): truncated value with size 32 to match size of target (12) File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/vga_controller_1280x800.v Line: 46
Info (12128): Elaborating entity "text_mode" for hierarchy "vga:vga_inst|text_mode:text_mode_inst" File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/vga_controler.sv Line: 49
Warning (10230): Verilog HDL assignment warning at text_mode.sv(37): truncated value with size 12 to match size of target (11) File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/text_mode.sv Line: 37
Warning (10230): Verilog HDL assignment warning at text_mode.sv(40): truncated value with size 32 to match size of target (4) File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/text_mode.sv Line: 40
Warning (10230): Verilog HDL assignment warning at text_mode.sv(41): truncated value with size 32 to match size of target (3) File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/text_mode.sv Line: 41
Info (12128): Elaborating entity "font_rom" for hierarchy "vga:vga_inst|text_mode:text_mode_inst|font_rom:rom" File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/text_mode.sv Line: 34
Warning (10850): Verilog HDL warning at font_rom.sv(8): number of words (2020) in memory file does not match the number of elements in the address range [0:2047] File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/font_rom.sv Line: 8
Warning (10030): Net "rom.data_a" at font_rom.sv(5) has no driver or initial value, using a default initial value '0' File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/font_rom.sv Line: 5
Warning (10030): Net "rom.waddr_a" at font_rom.sv(5) has no driver or initial value, using a default initial value '0' File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/font_rom.sv Line: 5
Warning (10030): Net "rom.we_a" at font_rom.sv(5) has no driver or initial value, using a default initial value '0' File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/font_rom.sv Line: 5
Warning (12125): Using design file screen_ram.sv, which is not specified as a design file for the current project, but contains definitions for 1 design units and 1 entities in project
    Info (12023): Found entity 1: screen_ram File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/screen_ram.sv Line: 1
Info (12128): Elaborating entity "screen_ram" for hierarchy "vga:vga_inst|screen_ram:vga_screen_ram" File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/vga_controler.sv Line: 58
Warning (10850): Verilog HDL warning at screen_ram.sv(13): number of words (8000) in memory file does not match the number of elements in the address range [0:8191] File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/screen_ram.sv Line: 13
Info (12128): Elaborating entity "write_vga" for hierarchy "write_vga:write_vga_inst" File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/top_level.sv Line: 214
Warning (10230): Verilog HDL assignment warning at write_vga.sv(262): truncated value with size 32 to match size of target (5) File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/write_vga.sv Line: 262
Info (12128): Elaborating entity "hex7seg" for hierarchy "hex7seg:hex0" File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/top_level.sv Line: 232
Warning (14284): Synthesized away the following node(s):
    Warning (14285): Synthesized away the following PLL node(s):
        Warning (14320): Synthesized away node "vga:vga_inst|clock1280x800:vgaclock|vgaClock:clk|vgaClock_video_pll_0:video_pll_0|vgaClock_video_pll_0_video_pll:video_pll|altera_pll:altera_pll_i|outclk_wire[2]" File: c:/intelfpga_lite/24.1std/quartus/libraries/megafunctions/altera_pll.v Line: 749
Warning (127007): Memory Initialization File or Hexadecimal (Intel-Format) File "C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/db/riscvpc.ram0_font_rom_e26a0106.hdl.mif" contains "don't care" values -- overwriting them with 0s
Warning (125092): Tcl Script File vgaClock/synthesis/submodules/vgaClock_video_pll_0_video_pll.qip not found
    Info (125063): set_global_assignment -name QIP_FILE vgaClock/synthesis/submodules/vgaClock_video_pll_0_video_pll.qip
Warning (125092): Tcl Script File vgaClock/synthesis/submodules/vgaClock_video_pll_0_video_pll.qip not found
    Info (125063): set_global_assignment -name QIP_FILE vgaClock/synthesis/submodules/vgaClock_video_pll_0_video_pll.qip
Warning (125092): Tcl Script File vgaClock/synthesis/submodules/vgaClock_video_pll_0_video_pll.qip not found
    Info (125063): set_global_assignment -name QIP_FILE vgaClock/synthesis/submodules/vgaClock_video_pll_0_video_pll.qip
Warning (125092): Tcl Script File vgaClock/synthesis/submodules/vgaClock_video_pll_0_video_pll.qip not found
    Info (125063): set_global_assignment -name QIP_FILE vgaClock/synthesis/submodules/vgaClock_video_pll_0_video_pll.qip
Info (19000): Inferred 1 megafunctions from design logic
    Info (276029): Inferred altsyncram megafunction from the following design logic: "vga:vga_inst|screen_ram:vga_screen_ram|ram_rtl_0" 
        Info (286033): Parameter OPERATION_MODE set to DUAL_PORT
        Info (286033): Parameter WIDTH_A set to 8
        Info (286033): Parameter WIDTHAD_A set to 13
        Info (286033): Parameter NUMWORDS_A set to 8192
        Info (286033): Parameter WIDTH_B set to 8
        Info (286033): Parameter WIDTHAD_B set to 13
        Info (286033): Parameter NUMWORDS_B set to 8192
        Info (286033): Parameter ADDRESS_ACLR_A set to NONE
        Info (286033): Parameter OUTDATA_REG_B set to UNREGISTERED
        Info (286033): Parameter ADDRESS_ACLR_B set to NONE
        Info (286033): Parameter OUTDATA_ACLR_B set to NONE
        Info (286033): Parameter ADDRESS_REG_B set to CLOCK0
        Info (286033): Parameter INDATA_ACLR_A set to NONE
        Info (286033): Parameter WRCONTROL_ACLR_A set to NONE
        Info (286033): Parameter RAM_BLOCK_TYPE set to M10K
        Info (286033): Parameter INIT_FILE set to db/riscvpc.ram0_screen_ram_a38c26aa.hdl.mif
        Info (286033): Parameter READ_DURING_WRITE_MODE_MIXED_PORTS set to OLD_DATA
Info (12130): Elaborated megafunction instantiation "vga:vga_inst|screen_ram:vga_screen_ram|altsyncram:ram_rtl_0"
Info (12133): Instantiated megafunction "vga:vga_inst|screen_ram:vga_screen_ram|altsyncram:ram_rtl_0" with the following parameter:
    Info (12134): Parameter "OPERATION_MODE" = "DUAL_PORT"
    Info (12134): Parameter "WIDTH_A" = "8"
    Info (12134): Parameter "WIDTHAD_A" = "13"
    Info (12134): Parameter "NUMWORDS_A" = "8192"
    Info (12134): Parameter "WIDTH_B" = "8"
    Info (12134): Parameter "WIDTHAD_B" = "13"
    Info (12134): Parameter "NUMWORDS_B" = "8192"
    Info (12134): Parameter "ADDRESS_ACLR_A" = "NONE"
    Info (12134): Parameter "OUTDATA_REG_B" = "UNREGISTERED"
    Info (12134): Parameter "ADDRESS_ACLR_B" = "NONE"
    Info (12134): Parameter "OUTDATA_ACLR_B" = "NONE"
    Info (12134): Parameter "ADDRESS_REG_B" = "CLOCK0"
    Info (12134): Parameter "INDATA_ACLR_A" = "NONE"
    Info (12134): Parameter "WRCONTROL_ACLR_A" = "NONE"
    Info (12134): Parameter "RAM_BLOCK_TYPE" = "M10K"
    Info (12134): Parameter "INIT_FILE" = "db/riscvpc.ram0_screen_ram_a38c26aa.hdl.mif"
    Info (12134): Parameter "READ_DURING_WRITE_MODE_MIXED_PORTS" = "OLD_DATA"
Info (12021): Found 1 design units, including 1 entities, in source file db/altsyncram_c6u1.tdf
    Info (12023): Found entity 1: altsyncram_c6u1 File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/db/altsyncram_c6u1.tdf Line: 28
Warning (12241): 2 hierarchies have connectivity warnings - see the Connectivity Checks report folder
Warning (14284): Synthesized away the following node(s):
    Warning (14285): Synthesized away the following RAM node(s):
        Warning (14320): Synthesized away node "vga:vga_inst|screen_ram:vga_screen_ram|altsyncram:ram_rtl_0|altsyncram_c6u1:auto_generated|ram_block1a7" File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/db/altsyncram_c6u1.tdf Line: 248
Warning (125092): Tcl Script File vgaClock/synthesis/submodules/vgaClock_video_pll_0_video_pll.qip not found
    Info (125063): set_global_assignment -name QIP_FILE vgaClock/synthesis/submodules/vgaClock_video_pll_0_video_pll.qip
Warning (125092): Tcl Script File vgaClock/synthesis/submodules/vgaClock_video_pll_0_video_pll.qip not found
    Info (125063): set_global_assignment -name QIP_FILE vgaClock/synthesis/submodules/vgaClock_video_pll_0_video_pll.qip
Warning (125092): Tcl Script File vgaClock/synthesis/submodules/vgaClock_video_pll_0_video_pll.qip not found
    Info (125063): set_global_assignment -name QIP_FILE vgaClock/synthesis/submodules/vgaClock_video_pll_0_video_pll.qip
Warning (125092): Tcl Script File vgaClock/synthesis/submodules/vgaClock_video_pll_0_video_pll.qip not found
    Info (125063): set_global_assignment -name QIP_FILE vgaClock/synthesis/submodules/vgaClock_video_pll_0_video_pll.qip
Warning (125092): Tcl Script File vgaClock/synthesis/submodules/vgaClock_video_pll_0_video_pll.qip not found
    Info (125063): set_global_assignment -name QIP_FILE vgaClock/synthesis/submodules/vgaClock_video_pll_0_video_pll.qip
Warning (13024): Output pins are stuck at VCC or GND
    Warning (13410): Pin "leds[0]" is stuck at GND File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/top_level.sv Line: 14
    Warning (13410): Pin "leds[3]" is stuck at GND File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/top_level.sv Line: 14
    Warning (13410): Pin "leds[4]" is stuck at GND File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/top_level.sv Line: 14
    Warning (13410): Pin "leds[6]" is stuck at GND File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/top_level.sv Line: 14
    Warning (13410): Pin "leds[7]" is stuck at GND File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/top_level.sv Line: 14
Info (286030): Timing-Driven Synthesis is running
Info (144001): Generated suppressed messages file C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/output_files/riscvpc.map.smsg
Info (16010): Generating hard_block partition "hard_block:auto_generated_inst"
    Info (16011): Adding 6 node(s), including 0 DDIO, 2 PLL, 0 transceiver and 0 LCELL
Warning: RST port on the PLL is not properly connected on instance vga:vga_inst|clock1280x800:vgaclock|vgaClock:clk|vgaClock_video_pll_0:video_pll_0|vgaClock_video_pll_0_video_pll:video_pll|altera_pll:altera_pll_i|general[1].gpll. The reset port on the PLL should be connected. If the PLL loses lock for any reason, you might need to manually reset the PLL in order to re-establish lock to the reference clock. File: c:/intelfpga_lite/24.1std/quartus/libraries/megafunctions/altera_pll.v Line: 749
    Info: Must be connected
Warning: RST port on the PLL is not properly connected on instance vga:vga_inst|clock1280x800:vgaclock|vgaClock:clk|vgaClock_video_pll_0:video_pll_0|vgaClock_video_pll_0_video_pll:video_pll|altera_pll:altera_pll_i|general[0].gpll. The reset port on the PLL should be connected. If the PLL loses lock for any reason, you might need to manually reset the PLL in order to re-establish lock to the reference clock. File: c:/intelfpga_lite/24.1std/quartus/libraries/megafunctions/altera_pll.v Line: 749
    Info: Must be connected
Warning: OUTCLK port on the PLL is not properly connected on instance vga:vga_inst|clock1280x800:vgaclock|vgaClock:clk|vgaClock_video_pll_0:video_pll_0|vgaClock_video_pll_0_video_pll:video_pll|altera_pll:altera_pll_i|general[0].gpll. The output clock port on the PLL must be connected. File: c:/intelfpga_lite/24.1std/quartus/libraries/megafunctions/altera_pll.v Line: 749
    Info: Must be connected
Warning (21074): Design contains 3 input pin(s) that do not drive logic
    Warning (15610): No output dependent on input pin "sw2" File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/top_level.sv Line: 6
    Warning (15610): No output dependent on input pin "sw3" File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/top_level.sv Line: 7
    Warning (15610): No output dependent on input pin "sw9" File: C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/top_level.sv Line: 8
Info (21057): Implemented 13434 device resources after synthesis - the final resource count might be different
    Info (21058): Implemented 8 input pins
    Info (21059): Implemented 65 output pins
    Info (21061): Implemented 13352 logic cells
    Info (21064): Implemented 7 RAM segments
    Info (21065): Implemented 2 PLLs
Info: Quartus Prime Analysis & Synthesis was successful. 0 errors, 45 warnings
    Info: Peak virtual memory: 5101 megabytes
    Info: Processing ended: Wed Nov  5 17:25:19 2025
    Info: Elapsed time: 00:00:50
    Info: Total CPU time (on all processors): 00:01:20


+------------------------------------------+
; Analysis & Synthesis Suppressed Messages ;
+------------------------------------------+
The suppressed messages can be found in C:/Users/jorge/OneDrive/Documentos/2025-2/Arquitectura de Computadores/Compilador_Assembler/Delta_EPrime_V3.DATAssembler/single-cycleVGA_5Nov/output_files/riscvpc.map.smsg.


