TimeQuest Timing Analyzer report for PLL
Thu May 19 11:32:19 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'UPLL|altpll_component|auto_generated|pll1|clk[0]'
 13. Slow 1200mV 85C Model Setup: 'my_uart_rx:Umy_uart_rx|rx_rdy'
 14. Slow 1200mV 85C Model Setup: 'clk'
 15. Slow 1200mV 85C Model Hold: 'clk'
 16. Slow 1200mV 85C Model Hold: 'my_uart_rx:Umy_uart_rx|rx_rdy'
 17. Slow 1200mV 85C Model Hold: 'UPLL|altpll_component|auto_generated|pll1|clk[0]'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'my_uart_rx:Umy_uart_rx|rx_rdy'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'UPLL|altpll_component|auto_generated|pll1|clk[0]'
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Slow 1200mV 85C Model Metastability Report
 26. Slow 1200mV 0C Model Fmax Summary
 27. Slow 1200mV 0C Model Setup Summary
 28. Slow 1200mV 0C Model Hold Summary
 29. Slow 1200mV 0C Model Recovery Summary
 30. Slow 1200mV 0C Model Removal Summary
 31. Slow 1200mV 0C Model Minimum Pulse Width Summary
 32. Slow 1200mV 0C Model Setup: 'UPLL|altpll_component|auto_generated|pll1|clk[0]'
 33. Slow 1200mV 0C Model Setup: 'my_uart_rx:Umy_uart_rx|rx_rdy'
 34. Slow 1200mV 0C Model Setup: 'clk'
 35. Slow 1200mV 0C Model Hold: 'clk'
 36. Slow 1200mV 0C Model Hold: 'my_uart_rx:Umy_uart_rx|rx_rdy'
 37. Slow 1200mV 0C Model Hold: 'UPLL|altpll_component|auto_generated|pll1|clk[0]'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'my_uart_rx:Umy_uart_rx|rx_rdy'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 40. Slow 1200mV 0C Model Minimum Pulse Width: 'UPLL|altpll_component|auto_generated|pll1|clk[0]'
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Slow 1200mV 0C Model Metastability Report
 46. Fast 1200mV 0C Model Setup Summary
 47. Fast 1200mV 0C Model Hold Summary
 48. Fast 1200mV 0C Model Recovery Summary
 49. Fast 1200mV 0C Model Removal Summary
 50. Fast 1200mV 0C Model Minimum Pulse Width Summary
 51. Fast 1200mV 0C Model Setup: 'UPLL|altpll_component|auto_generated|pll1|clk[0]'
 52. Fast 1200mV 0C Model Setup: 'my_uart_rx:Umy_uart_rx|rx_rdy'
 53. Fast 1200mV 0C Model Setup: 'clk'
 54. Fast 1200mV 0C Model Hold: 'clk'
 55. Fast 1200mV 0C Model Hold: 'my_uart_rx:Umy_uart_rx|rx_rdy'
 56. Fast 1200mV 0C Model Hold: 'UPLL|altpll_component|auto_generated|pll1|clk[0]'
 57. Fast 1200mV 0C Model Minimum Pulse Width: 'my_uart_rx:Umy_uart_rx|rx_rdy'
 58. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 59. Fast 1200mV 0C Model Minimum Pulse Width: 'UPLL|altpll_component|auto_generated|pll1|clk[0]'
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Fast 1200mV 0C Model Metastability Report
 65. Multicorner Timing Analysis Summary
 66. Setup Times
 67. Hold Times
 68. Clock to Output Times
 69. Minimum Clock to Output Times
 70. Board Trace Model Assignments
 71. Input Transition Times
 72. Signal Integrity Metrics (Slow 1200mv 0c Model)
 73. Signal Integrity Metrics (Slow 1200mv 85c Model)
 74. Signal Integrity Metrics (Fast 1200mv 0c Model)
 75. Setup Transfers
 76. Hold Transfers
 77. Report TCCS
 78. Report RSKM
 79. Unconstrained Paths
 80. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; PLL                                                                ;
; Device Family      ; Cyclone IV E                                                       ;
; Device Name        ; EP4CE6E22C8                                                        ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Enabled                                                            ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                               ;
+--------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------------------+------------------------------------------------------+
; Clock Name                                       ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                             ; Targets                                              ;
+--------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------------------+------------------------------------------------------+
; clk                                              ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                    ; { clk }                                              ;
; my_uart_rx:Umy_uart_rx|rx_rdy                    ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                                    ; { my_uart_rx:Umy_uart_rx|rx_rdy }                    ;
; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 24.418 ; 40.95 MHz  ; 0.000 ; 12.209 ; 50.00      ; 105       ; 86          ;       ;        ;           ;            ; false    ; clk    ; UPLL|altpll_component|auto_generated|pll1|inclk[0] ; { UPLL|altpll_component|auto_generated|pll1|clk[0] } ;
+--------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------------------+------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                     ;
+------------+-----------------+--------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                       ; Note ;
+------------+-----------------+--------------------------------------------------+------+
; 144.89 MHz ; 144.89 MHz      ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 184.33 MHz ; 184.33 MHz      ; my_uart_rx:Umy_uart_rx|rx_rdy                    ;      ;
; 231.37 MHz ; 231.37 MHz      ; clk                                              ;      ;
+------------+-----------------+--------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                       ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; UPLL|altpll_component|auto_generated|pll1|clk[0] ; -6.820 ; -151.644      ;
; my_uart_rx:Umy_uart_rx|rx_rdy                    ; -4.425 ; -190.838      ;
; clk                                              ; -0.038 ; -0.266        ;
+--------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                        ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; clk                                              ; -0.169 ; -0.169        ;
; my_uart_rx:Umy_uart_rx|rx_rdy                    ; 0.133  ; 0.000         ;
; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.434  ; 0.000         ;
+--------------------------------------------------+--------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                         ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; my_uart_rx:Umy_uart_rx|rx_rdy                    ; -1.487 ; -86.246       ;
; clk                                              ; 9.780  ; 0.000         ;
; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 11.941 ; 0.000         ;
+--------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'UPLL|altpll_component|auto_generated|pll1|clk[0]'                                                                                       ;
+--------+--------------+-------------------+-------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node           ; Launch Clock                  ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+-------------------+-------------------------------+--------------------------------------------------+--------------+------------+------------+
; -6.820 ; switch[2][0] ; wav[3][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.385     ; 3.387      ;
; -6.810 ; switch[4][3] ; wav[0][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.335     ; 3.427      ;
; -6.807 ; switch[4][3] ; wav[1][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.335     ; 3.424      ;
; -6.712 ; switch[2][0] ; wav[2][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.360     ; 3.304      ;
; -6.711 ; switch[2][0] ; wav[3][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.360     ; 3.303      ;
; -6.686 ; switch[4][3] ; wav[1][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.363     ; 3.275      ;
; -6.685 ; switch[4][3] ; wav[0][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.363     ; 3.274      ;
; -6.661 ; switch[4][3] ; wav[0][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.338     ; 3.275      ;
; -6.617 ; switch[1][3] ; wav[2][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.337     ; 3.232      ;
; -6.616 ; switch[3][4] ; wav[0][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.335     ; 3.233      ;
; -6.616 ; switch[1][3] ; wav[3][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.337     ; 3.231      ;
; -6.613 ; switch[3][4] ; wav[1][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.335     ; 3.230      ;
; -6.582 ; switch[3][0] ; wav[3][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.363     ; 3.171      ;
; -6.575 ; switch[1][0] ; wav[3][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.388     ; 3.139      ;
; -6.555 ; switch[2][1] ; wav[3][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.380     ; 3.127      ;
; -6.492 ; switch[1][2] ; wav[3][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.362     ; 3.082      ;
; -6.492 ; switch[3][4] ; wav[1][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.363     ; 3.081      ;
; -6.491 ; switch[3][4] ; wav[0][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.363     ; 3.080      ;
; -6.483 ; switch[0][0] ; wav[0][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.352     ; 3.083      ;
; -6.475 ; switch[1][0] ; wav[2][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.363     ; 3.064      ;
; -6.474 ; switch[1][0] ; wav[3][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.363     ; 3.063      ;
; -6.467 ; switch[3][4] ; wav[0][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.338     ; 3.081      ;
; -6.464 ; switch[1][1] ; wav[3][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.388     ; 3.028      ;
; -6.460 ; switch[0][0] ; wav[2][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.380     ; 3.032      ;
; -6.459 ; switch[0][0] ; wav[3][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.380     ; 3.031      ;
; -6.458 ; switch[0][1] ; wav[0][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.352     ; 3.058      ;
; -6.451 ; switch[2][0] ; wav[2][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.360     ; 3.043      ;
; -6.448 ; switch[1][0] ; wav[1][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.360     ; 3.040      ;
; -6.437 ; switch[1][3] ; wav[0][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.362     ; 3.027      ;
; -6.421 ; switch[3][3] ; wav[0][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.335     ; 3.038      ;
; -6.418 ; switch[3][3] ; wav[1][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.335     ; 3.035      ;
; -6.416 ; switch[2][1] ; wav[2][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.355     ; 3.013      ;
; -6.415 ; switch[2][1] ; wav[3][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.355     ; 3.012      ;
; -6.414 ; switch[1][2] ; wav[2][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.337     ; 3.029      ;
; -6.413 ; switch[1][2] ; wav[3][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.337     ; 3.028      ;
; -6.411 ; switch[0][0] ; wav[0][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.352     ; 3.011      ;
; -6.386 ; switch[0][1] ; wav[0][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.352     ; 2.986      ;
; -6.374 ; switch[3][2] ; wav[0][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.337     ; 2.989      ;
; -6.367 ; switch[3][0] ; wav[3][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.363     ; 2.956      ;
; -6.367 ; switch[3][2] ; wav[1][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.362     ; 2.957      ;
; -6.365 ; switch[3][2] ; wav[0][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.362     ; 2.955      ;
; -6.354 ; switch[1][1] ; wav[0][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.388     ; 2.918      ;
; -6.344 ; switch[0][2] ; wav[3][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.385     ; 2.911      ;
; -6.337 ; switch[1][1] ; wav[1][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.360     ; 2.929      ;
; -6.335 ; switch[1][0] ; wav[1][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.360     ; 2.927      ;
; -6.332 ; switch[1][1] ; wav[2][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.363     ; 2.921      ;
; -6.331 ; switch[1][1] ; wav[3][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.363     ; 2.920      ;
; -6.320 ; switch[0][0] ; wav[3][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.380     ; 2.892      ;
; -6.320 ; switch[1][2] ; wav[0][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.362     ; 2.910      ;
; -6.305 ; switch[0][1] ; wav[3][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.380     ; 2.877      ;
; -6.297 ; switch[3][3] ; wav[1][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.363     ; 2.886      ;
; -6.297 ; switch[1][4] ; wav[0][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.363     ; 2.886      ;
; -6.296 ; switch[3][3] ; wav[0][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.363     ; 2.885      ;
; -6.276 ; switch[1][0] ; wav[3][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.363     ; 2.865      ;
; -6.272 ; switch[3][3] ; wav[0][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.338     ; 2.886      ;
; -6.260 ; switch[4][3] ; wav[1][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.363     ; 2.849      ;
; -6.256 ; switch[0][2] ; wav[2][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.360     ; 2.848      ;
; -6.255 ; switch[0][2] ; wav[3][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.360     ; 2.847      ;
; -6.243 ; switch[2][1] ; wav[1][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.380     ; 2.815      ;
; -6.241 ; switch[2][1] ; wav[0][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.380     ; 2.813      ;
; -6.238 ; switch[4][3] ; wav[3][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.338     ; 2.852      ;
; -6.235 ; switch[2][4] ; wav[0][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.335     ; 2.852      ;
; -6.232 ; switch[2][4] ; wav[1][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.335     ; 2.849      ;
; -6.230 ; switch[4][3] ; wav[2][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.363     ; 2.819      ;
; -6.230 ; switch[3][2] ; wav[3][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.337     ; 2.845      ;
; -6.224 ; switch[1][1] ; wav[1][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.360     ; 2.816      ;
; -6.214 ; switch[1][0] ; wav[2][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.363     ; 2.803      ;
; -6.205 ; switch[3][4] ; wav[1][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.335     ; 2.822      ;
; -6.196 ; switch[2][0] ; wav[2][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.385     ; 2.763      ;
; -6.195 ; switch[2][0] ; wav[3][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.385     ; 2.762      ;
; -6.193 ; switch[0][0] ; wav[1][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.352     ; 2.793      ;
; -6.181 ; switch[0][0] ; wav[2][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.355     ; 2.778      ;
; -6.180 ; switch[0][0] ; wav[3][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.355     ; 2.777      ;
; -6.178 ; switch[0][1] ; wav[1][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.352     ; 2.778      ;
; -6.167 ; switch[2][2] ; wav[3][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.380     ; 2.739      ;
; -6.166 ; switch[0][1] ; wav[2][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.355     ; 2.763      ;
; -6.165 ; switch[0][1] ; wav[3][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.355     ; 2.762      ;
; -6.165 ; switch[1][1] ; wav[3][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.363     ; 2.754      ;
; -6.163 ; switch[1][0] ; wav[2][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.388     ; 2.727      ;
; -6.153 ; switch[1][2] ; wav[2][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.337     ; 2.768      ;
; -6.147 ; switch[2][1] ; wav[2][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.355     ; 2.744      ;
; -6.135 ; delay[2]     ; rom_addr[0][0][9] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.822     ; 2.265      ;
; -6.122 ; switch[3][3] ; wav[3][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.338     ; 2.736      ;
; -6.115 ; switch[0][0] ; wav[1][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.380     ; 2.687      ;
; -6.111 ; switch[2][4] ; wav[1][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.363     ; 2.700      ;
; -6.110 ; switch[2][4] ; wav[0][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.363     ; 2.699      ;
; -6.104 ; delay[3]     ; rom_addr[0][0][8] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.822     ; 2.234      ;
; -6.097 ; switch[1][0] ; wav[2][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.388     ; 2.661      ;
; -6.096 ; switch[1][0] ; wav[3][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.388     ; 2.660      ;
; -6.088 ; switch[0][3] ; wav[2][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.336     ; 2.704      ;
; -6.087 ; switch[0][3] ; wav[3][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.336     ; 2.703      ;
; -6.086 ; switch[2][4] ; wav[0][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.338     ; 2.700      ;
; -6.080 ; switch[0][0] ; wav[1][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.352     ; 2.680      ;
; -6.074 ; delay[3]     ; rom_addr[0][0][9] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.822     ; 2.204      ;
; -6.072 ; switch[1][0] ; wav[1][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.388     ; 2.636      ;
; -6.071 ; switch[1][1] ; wav[2][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.363     ; 2.660      ;
; -6.067 ; switch[2][3] ; wav[0][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.335     ; 2.684      ;
; -6.066 ; switch[3][4] ; wav[1][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.363     ; 2.655      ;
; -6.065 ; switch[0][1] ; wav[1][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.352     ; 2.665      ;
; -6.064 ; switch[2][3] ; wav[1][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.335     ; 2.681      ;
+--------+--------------+-------------------+-------------------------------+--------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'my_uart_rx:Umy_uart_rx|rx_rdy'                                                                                      ;
+--------+----------------+----------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -4.425 ; databag[1][4]  ; switch[1][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.079     ; 5.347      ;
; -4.422 ; databag[1][4]  ; switch[3][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.079     ; 5.344      ;
; -4.415 ; databag[1][4]  ; switch[3][3]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.079     ; 5.337      ;
; -4.377 ; databag[1][4]  ; switch[0][0]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.063     ; 5.315      ;
; -4.374 ; databag[1][4]  ; switch[2][1]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.063     ; 5.312      ;
; -4.373 ; databag[1][4]  ; switch[0][1]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.063     ; 5.311      ;
; -4.370 ; databag[1][4]  ; switch[2][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.063     ; 5.308      ;
; -4.309 ; databag[1][4]  ; switch[4][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.079     ; 5.231      ;
; -4.309 ; databag[1][4]  ; switch[4][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.079     ; 5.231      ;
; -4.307 ; databag[1][4]  ; switch[4][1]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.079     ; 5.229      ;
; -4.305 ; databag[1][4]  ; switch[4][3]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.079     ; 5.227      ;
; -4.286 ; databag[1][4]  ; switch[0][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.058     ; 5.229      ;
; -4.285 ; databag[1][4]  ; switch[2][0]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.058     ; 5.228      ;
; -4.247 ; databag[1][4]  ; switch[1][1]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.056     ; 5.192      ;
; -4.245 ; databag[1][4]  ; switch[0][3]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.082     ; 5.164      ;
; -4.245 ; databag[1][4]  ; switch[1][0]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.056     ; 5.190      ;
; -4.245 ; databag[1][4]  ; switch[3][0]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.056     ; 5.190      ;
; -4.201 ; databag[1][3]  ; switch[4][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.078     ; 5.124      ;
; -4.194 ; databag[1][4]  ; switch[2][3]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.079     ; 5.116      ;
; -4.193 ; databag[1][5]  ; switch[4][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.078     ; 5.116      ;
; -4.192 ; databag[1][4]  ; switch[2][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.079     ; 5.114      ;
; -4.179 ; databag[1][3]  ; switch[3][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.078     ; 5.102      ;
; -4.174 ; databag[1][5]  ; switch[3][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.078     ; 5.097      ;
; -4.165 ; databag[1][3]  ; switch[1][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.078     ; 5.088      ;
; -4.160 ; databag[1][5]  ; switch[1][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.078     ; 5.083      ;
; -4.128 ; direction_y[1] ; switch[4][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.078     ; 5.051      ;
; -4.086 ; databag[1][3]  ; switch[0][0]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.062     ; 5.025      ;
; -4.078 ; databag[1][5]  ; switch[0][0]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.062     ; 5.017      ;
; -4.073 ; databag[1][3]  ; switch[3][3]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.078     ; 4.996      ;
; -4.065 ; databag[1][5]  ; switch[3][3]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.078     ; 4.988      ;
; -4.062 ; databag[1][4]  ; direction_x[3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.079     ; 4.984      ;
; -4.061 ; databag[1][1]  ; switch[4][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.079     ; 4.983      ;
; -4.025 ; databag[1][3]  ; switch[2][1]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.062     ; 4.964      ;
; -4.025 ; databag[1][3]  ; switch[0][1]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.062     ; 4.964      ;
; -4.017 ; databag[1][5]  ; switch[2][1]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.062     ; 4.956      ;
; -4.017 ; databag[1][5]  ; switch[0][1]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.062     ; 4.956      ;
; -4.014 ; databag[1][3]  ; switch[2][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.062     ; 4.953      ;
; -4.012 ; databag[1][3]  ; switch[4][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.078     ; 4.935      ;
; -4.010 ; databag[1][1]  ; switch[1][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.079     ; 4.932      ;
; -4.007 ; databag[1][1]  ; switch[3][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.079     ; 4.929      ;
; -4.007 ; databag[1][3]  ; switch[2][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.078     ; 4.930      ;
; -4.007 ; databag[1][5]  ; switch[4][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.078     ; 4.930      ;
; -4.006 ; databag[1][5]  ; switch[2][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.062     ; 4.945      ;
; -4.002 ; databag[1][5]  ; switch[2][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.078     ; 4.925      ;
; -4.000 ; databag[1][1]  ; switch[3][3]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.079     ; 4.922      ;
; -3.961 ; databag[1][3]  ; switch[1][1]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.055     ; 4.907      ;
; -3.953 ; databag[1][5]  ; switch[1][1]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.055     ; 4.899      ;
; -3.951 ; databag[1][3]  ; switch[4][1]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.078     ; 4.874      ;
; -3.949 ; databag[1][3]  ; switch[4][3]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.078     ; 4.872      ;
; -3.943 ; databag[1][5]  ; switch[4][1]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.078     ; 4.866      ;
; -3.941 ; databag[1][5]  ; switch[4][3]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.078     ; 4.864      ;
; -3.935 ; databag[1][4]  ; switch[3][1]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.082     ; 4.854      ;
; -3.933 ; databag[1][6]  ; switch[3][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.078     ; 4.856      ;
; -3.930 ; databag[1][3]  ; switch[0][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.057     ; 4.874      ;
; -3.929 ; databag[1][3]  ; switch[2][0]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.057     ; 4.873      ;
; -3.929 ; databag[1][6]  ; switch[4][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.078     ; 4.852      ;
; -3.923 ; direction_y[1] ; switch[0][0]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.062     ; 4.862      ;
; -3.922 ; databag[1][5]  ; switch[0][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.057     ; 4.866      ;
; -3.921 ; databag[1][0]  ; switch[4][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.079     ; 4.843      ;
; -3.921 ; databag[1][5]  ; switch[2][0]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.057     ; 4.865      ;
; -3.919 ; databag[1][6]  ; switch[1][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.078     ; 4.842      ;
; -3.913 ; databag[1][4]  ; switch[3][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.081     ; 4.833      ;
; -3.909 ; databag[1][7]  ; switch[3][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.078     ; 4.832      ;
; -3.905 ; databag[1][7]  ; switch[4][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.078     ; 4.828      ;
; -3.903 ; databag[1][3]  ; switch[1][0]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.055     ; 4.849      ;
; -3.903 ; databag[1][3]  ; switch[3][0]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.055     ; 4.849      ;
; -3.895 ; databag[1][7]  ; switch[1][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.078     ; 4.818      ;
; -3.895 ; databag[1][1]  ; switch[0][0]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.063     ; 4.833      ;
; -3.895 ; databag[1][5]  ; switch[1][0]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.055     ; 4.841      ;
; -3.895 ; databag[1][5]  ; switch[3][0]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.055     ; 4.841      ;
; -3.889 ; databag[1][3]  ; switch[0][3]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.081     ; 4.809      ;
; -3.881 ; databag[1][5]  ; switch[0][3]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.081     ; 4.801      ;
; -3.879 ; databag[1][4]  ; switch[1][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.081     ; 4.799      ;
; -3.876 ; databag[1][4]  ; switch[1][3]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.081     ; 4.796      ;
; -3.871 ; databag[1][1]  ; switch[2][1]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.063     ; 4.809      ;
; -3.871 ; direction_y[1] ; switch[2][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.062     ; 4.810      ;
; -3.870 ; databag[1][1]  ; switch[0][1]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.063     ; 4.808      ;
; -3.867 ; databag[1][1]  ; switch[2][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.063     ; 4.805      ;
; -3.864 ; databag[1][3]  ; switch[1][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.080     ; 4.785      ;
; -3.863 ; databag[1][3]  ; switch[2][3]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.078     ; 4.786      ;
; -3.863 ; databag[1][3]  ; switch[3][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.080     ; 4.784      ;
; -3.856 ; databag[1][5]  ; switch[1][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.080     ; 4.777      ;
; -3.855 ; databag[1][5]  ; switch[2][3]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.078     ; 4.778      ;
; -3.855 ; databag[1][5]  ; switch[3][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.080     ; 4.776      ;
; -3.854 ; databag[1][0]  ; switch[3][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.079     ; 4.776      ;
; -3.840 ; databag[1][0]  ; switch[1][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.079     ; 4.762      ;
; -3.834 ; direction_y[1] ; switch[2][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.078     ; 4.757      ;
; -3.832 ; databag[1][1]  ; switch[1][1]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.056     ; 4.777      ;
; -3.830 ; databag[1][1]  ; switch[1][0]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.056     ; 4.775      ;
; -3.830 ; databag[1][1]  ; switch[3][0]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.056     ; 4.775      ;
; -3.830 ; direction_x[0] ; switch[1][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.079     ; 4.752      ;
; -3.828 ; direction_y[0] ; switch[4][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.078     ; 4.751      ;
; -3.827 ; databag[1][1]  ; switch[4][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.079     ; 4.749      ;
; -3.826 ; direction_x[0] ; switch[3][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.079     ; 4.748      ;
; -3.822 ; databag[1][1]  ; switch[2][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.079     ; 4.744      ;
; -3.814 ; databag[1][6]  ; switch[0][0]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.062     ; 4.753      ;
; -3.812 ; direction_y[1] ; switch[4][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.078     ; 4.735      ;
; -3.804 ; databag[1][1]  ; switch[4][1]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.079     ; 4.726      ;
; -3.802 ; databag[1][1]  ; switch[4][3]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.079     ; 4.724      ;
; -3.793 ; databag[1][6]  ; switch[3][3]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.078     ; 4.716      ;
+--------+----------------+----------------+-------------------------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                  ;
+--------+---------------------------------+-----------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                           ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-----------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -0.038 ; my_uart_rx:Umy_uart_rx|rx_rdy   ; my_uart_tx:Umy_uart_tx|tx_data[5] ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 0.500        ; 2.523      ; 3.313      ;
; -0.038 ; my_uart_rx:Umy_uart_rx|rx_rdy   ; my_uart_tx:Umy_uart_tx|tx_data[6] ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 0.500        ; 2.523      ; 3.313      ;
; -0.038 ; my_uart_rx:Umy_uart_rx|rx_rdy   ; my_uart_tx:Umy_uart_tx|tx_data[3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 0.500        ; 2.523      ; 3.313      ;
; -0.038 ; my_uart_rx:Umy_uart_rx|rx_rdy   ; my_uart_tx:Umy_uart_tx|tx_data[1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 0.500        ; 2.523      ; 3.313      ;
; -0.038 ; my_uart_rx:Umy_uart_rx|rx_rdy   ; my_uart_tx:Umy_uart_tx|tx_data[0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 0.500        ; 2.523      ; 3.313      ;
; -0.038 ; my_uart_rx:Umy_uart_rx|rx_rdy   ; my_uart_tx:Umy_uart_tx|tx_data[2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 0.500        ; 2.523      ; 3.313      ;
; -0.038 ; my_uart_rx:Umy_uart_rx|rx_rdy   ; my_uart_tx:Umy_uart_tx|tx_data[7] ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 0.500        ; 2.523      ; 3.313      ;
; 0.045  ; my_uart_rx:Umy_uart_rx|rx_rdy   ; my_uart_tx:Umy_uart_tx|tx_data[4] ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 0.500        ; 2.523      ; 3.230      ;
; 0.111  ; my_uart_rx:Umy_uart_rx|rx_rdy   ; my_uart_tx:Umy_uart_tx|bps_start  ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 0.500        ; 2.518      ; 3.159      ;
; 0.260  ; my_uart_rx:Umy_uart_rx|rx_rdy   ; my_uart_rx:Umy_uart_rx|rx_rdy     ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 0.500        ; 2.523      ; 3.015      ;
; 0.354  ; my_uart_rx:Umy_uart_rx|rx_rdy   ; my_uart_tx:Umy_uart_tx|bps_start  ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 1.000        ; 2.518      ; 3.416      ;
; 0.362  ; my_uart_rx:Umy_uart_rx|rx_rdy   ; my_uart_tx:Umy_uart_tx|tx_data[5] ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 1.000        ; 2.523      ; 3.413      ;
; 0.362  ; my_uart_rx:Umy_uart_rx|rx_rdy   ; my_uart_tx:Umy_uart_tx|tx_data[6] ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 1.000        ; 2.523      ; 3.413      ;
; 0.362  ; my_uart_rx:Umy_uart_rx|rx_rdy   ; my_uart_tx:Umy_uart_tx|tx_data[3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 1.000        ; 2.523      ; 3.413      ;
; 0.362  ; my_uart_rx:Umy_uart_rx|rx_rdy   ; my_uart_tx:Umy_uart_tx|tx_data[1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 1.000        ; 2.523      ; 3.413      ;
; 0.362  ; my_uart_rx:Umy_uart_rx|rx_rdy   ; my_uart_tx:Umy_uart_tx|tx_data[0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 1.000        ; 2.523      ; 3.413      ;
; 0.362  ; my_uart_rx:Umy_uart_rx|rx_rdy   ; my_uart_tx:Umy_uart_tx|tx_data[2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 1.000        ; 2.523      ; 3.413      ;
; 0.362  ; my_uart_rx:Umy_uart_rx|rx_rdy   ; my_uart_tx:Umy_uart_tx|tx_data[7] ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 1.000        ; 2.523      ; 3.413      ;
; 0.434  ; my_uart_rx:Umy_uart_rx|rx_rdy   ; my_uart_tx:Umy_uart_tx|tx_data[4] ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 1.000        ; 2.523      ; 3.341      ;
; 0.623  ; my_uart_rx:Umy_uart_rx|rx_rdy   ; my_uart_rx:Umy_uart_rx|rx_rdy     ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 1.000        ; 2.523      ; 3.152      ;
; 15.678 ; my_uart_tx:Umy_uart_tx|num[0]   ; my_uart_tx:Umy_uart_tx|uart_tx_r  ; clk                           ; clk         ; 20.000       ; -0.082     ; 4.241      ;
; 15.700 ; my_uart_rx:Umy_uart_rx|num[3]   ; my_uart_rx:Umy_uart_rx|rx_data[3] ; clk                           ; clk         ; 20.000       ; -0.110     ; 4.191      ;
; 15.700 ; my_uart_rx:Umy_uart_rx|num[3]   ; my_uart_rx:Umy_uart_rx|rx_data[4] ; clk                           ; clk         ; 20.000       ; -0.110     ; 4.191      ;
; 15.700 ; my_uart_rx:Umy_uart_rx|num[3]   ; my_uart_rx:Umy_uart_rx|rx_data[5] ; clk                           ; clk         ; 20.000       ; -0.110     ; 4.191      ;
; 15.700 ; my_uart_rx:Umy_uart_rx|num[3]   ; my_uart_rx:Umy_uart_rx|rx_data[2] ; clk                           ; clk         ; 20.000       ; -0.110     ; 4.191      ;
; 15.700 ; my_uart_rx:Umy_uart_rx|num[3]   ; my_uart_rx:Umy_uart_rx|rx_data[7] ; clk                           ; clk         ; 20.000       ; -0.110     ; 4.191      ;
; 15.700 ; my_uart_rx:Umy_uart_rx|num[3]   ; my_uart_rx:Umy_uart_rx|rx_data[0] ; clk                           ; clk         ; 20.000       ; -0.110     ; 4.191      ;
; 15.700 ; my_uart_rx:Umy_uart_rx|num[3]   ; my_uart_rx:Umy_uart_rx|rx_data[1] ; clk                           ; clk         ; 20.000       ; -0.110     ; 4.191      ;
; 15.700 ; my_uart_rx:Umy_uart_rx|num[3]   ; my_uart_rx:Umy_uart_rx|rx_data[6] ; clk                           ; clk         ; 20.000       ; -0.110     ; 4.191      ;
; 15.813 ; my_uart_rx:Umy_uart_rx|num[1]   ; my_uart_rx:Umy_uart_rx|rx_data[3] ; clk                           ; clk         ; 20.000       ; -0.110     ; 4.078      ;
; 15.813 ; my_uart_rx:Umy_uart_rx|num[1]   ; my_uart_rx:Umy_uart_rx|rx_data[4] ; clk                           ; clk         ; 20.000       ; -0.110     ; 4.078      ;
; 15.813 ; my_uart_rx:Umy_uart_rx|num[1]   ; my_uart_rx:Umy_uart_rx|rx_data[5] ; clk                           ; clk         ; 20.000       ; -0.110     ; 4.078      ;
; 15.813 ; my_uart_rx:Umy_uart_rx|num[1]   ; my_uart_rx:Umy_uart_rx|rx_data[2] ; clk                           ; clk         ; 20.000       ; -0.110     ; 4.078      ;
; 15.813 ; my_uart_rx:Umy_uart_rx|num[1]   ; my_uart_rx:Umy_uart_rx|rx_data[7] ; clk                           ; clk         ; 20.000       ; -0.110     ; 4.078      ;
; 15.813 ; my_uart_rx:Umy_uart_rx|num[1]   ; my_uart_rx:Umy_uart_rx|rx_data[0] ; clk                           ; clk         ; 20.000       ; -0.110     ; 4.078      ;
; 15.813 ; my_uart_rx:Umy_uart_rx|num[1]   ; my_uart_rx:Umy_uart_rx|rx_data[1] ; clk                           ; clk         ; 20.000       ; -0.110     ; 4.078      ;
; 15.813 ; my_uart_rx:Umy_uart_rx|num[1]   ; my_uart_rx:Umy_uart_rx|rx_data[6] ; clk                           ; clk         ; 20.000       ; -0.110     ; 4.078      ;
; 15.911 ; speed_setting:Uspeed_rx|cnt[11] ; speed_setting:Uspeed_rx|cnt[0]    ; clk                           ; clk         ; 20.000       ; -0.082     ; 4.008      ;
; 15.911 ; speed_setting:Uspeed_rx|cnt[11] ; speed_setting:Uspeed_rx|cnt[1]    ; clk                           ; clk         ; 20.000       ; -0.082     ; 4.008      ;
; 15.911 ; speed_setting:Uspeed_rx|cnt[11] ; speed_setting:Uspeed_rx|cnt[2]    ; clk                           ; clk         ; 20.000       ; -0.082     ; 4.008      ;
; 15.911 ; speed_setting:Uspeed_rx|cnt[11] ; speed_setting:Uspeed_rx|cnt[3]    ; clk                           ; clk         ; 20.000       ; -0.082     ; 4.008      ;
; 15.911 ; speed_setting:Uspeed_rx|cnt[11] ; speed_setting:Uspeed_rx|cnt[4]    ; clk                           ; clk         ; 20.000       ; -0.082     ; 4.008      ;
; 15.911 ; speed_setting:Uspeed_rx|cnt[11] ; speed_setting:Uspeed_rx|cnt[5]    ; clk                           ; clk         ; 20.000       ; -0.082     ; 4.008      ;
; 15.911 ; speed_setting:Uspeed_rx|cnt[11] ; speed_setting:Uspeed_rx|cnt[6]    ; clk                           ; clk         ; 20.000       ; -0.082     ; 4.008      ;
; 15.911 ; speed_setting:Uspeed_rx|cnt[11] ; speed_setting:Uspeed_rx|cnt[7]    ; clk                           ; clk         ; 20.000       ; -0.082     ; 4.008      ;
; 15.911 ; speed_setting:Uspeed_rx|cnt[11] ; speed_setting:Uspeed_rx|cnt[8]    ; clk                           ; clk         ; 20.000       ; -0.082     ; 4.008      ;
; 15.911 ; speed_setting:Uspeed_rx|cnt[11] ; speed_setting:Uspeed_rx|cnt[9]    ; clk                           ; clk         ; 20.000       ; -0.082     ; 4.008      ;
; 15.911 ; speed_setting:Uspeed_rx|cnt[11] ; speed_setting:Uspeed_rx|cnt[10]   ; clk                           ; clk         ; 20.000       ; -0.082     ; 4.008      ;
; 15.911 ; speed_setting:Uspeed_rx|cnt[11] ; speed_setting:Uspeed_rx|cnt[11]   ; clk                           ; clk         ; 20.000       ; -0.082     ; 4.008      ;
; 15.911 ; speed_setting:Uspeed_rx|cnt[11] ; speed_setting:Uspeed_rx|cnt[12]   ; clk                           ; clk         ; 20.000       ; -0.082     ; 4.008      ;
; 15.911 ; speed_setting:Uspeed_rx|cnt[11] ; speed_setting:Uspeed_rx|cnt[13]   ; clk                           ; clk         ; 20.000       ; -0.082     ; 4.008      ;
; 15.911 ; speed_setting:Uspeed_rx|cnt[11] ; speed_setting:Uspeed_rx|cnt[14]   ; clk                           ; clk         ; 20.000       ; -0.082     ; 4.008      ;
; 15.911 ; speed_setting:Uspeed_rx|cnt[11] ; speed_setting:Uspeed_rx|cnt[15]   ; clk                           ; clk         ; 20.000       ; -0.082     ; 4.008      ;
; 15.942 ; speed_setting:Uspeed_rx|cnt[6]  ; speed_setting:Uspeed_rx|cnt[0]    ; clk                           ; clk         ; 20.000       ; -0.082     ; 3.977      ;
; 15.942 ; speed_setting:Uspeed_rx|cnt[6]  ; speed_setting:Uspeed_rx|cnt[1]    ; clk                           ; clk         ; 20.000       ; -0.082     ; 3.977      ;
; 15.942 ; speed_setting:Uspeed_rx|cnt[6]  ; speed_setting:Uspeed_rx|cnt[2]    ; clk                           ; clk         ; 20.000       ; -0.082     ; 3.977      ;
; 15.942 ; speed_setting:Uspeed_rx|cnt[6]  ; speed_setting:Uspeed_rx|cnt[3]    ; clk                           ; clk         ; 20.000       ; -0.082     ; 3.977      ;
; 15.942 ; speed_setting:Uspeed_rx|cnt[6]  ; speed_setting:Uspeed_rx|cnt[4]    ; clk                           ; clk         ; 20.000       ; -0.082     ; 3.977      ;
; 15.942 ; speed_setting:Uspeed_rx|cnt[6]  ; speed_setting:Uspeed_rx|cnt[5]    ; clk                           ; clk         ; 20.000       ; -0.082     ; 3.977      ;
; 15.942 ; speed_setting:Uspeed_rx|cnt[6]  ; speed_setting:Uspeed_rx|cnt[6]    ; clk                           ; clk         ; 20.000       ; -0.082     ; 3.977      ;
; 15.942 ; speed_setting:Uspeed_rx|cnt[6]  ; speed_setting:Uspeed_rx|cnt[7]    ; clk                           ; clk         ; 20.000       ; -0.082     ; 3.977      ;
; 15.942 ; speed_setting:Uspeed_rx|cnt[6]  ; speed_setting:Uspeed_rx|cnt[8]    ; clk                           ; clk         ; 20.000       ; -0.082     ; 3.977      ;
; 15.942 ; speed_setting:Uspeed_rx|cnt[6]  ; speed_setting:Uspeed_rx|cnt[9]    ; clk                           ; clk         ; 20.000       ; -0.082     ; 3.977      ;
; 15.942 ; speed_setting:Uspeed_rx|cnt[6]  ; speed_setting:Uspeed_rx|cnt[10]   ; clk                           ; clk         ; 20.000       ; -0.082     ; 3.977      ;
; 15.942 ; speed_setting:Uspeed_rx|cnt[6]  ; speed_setting:Uspeed_rx|cnt[11]   ; clk                           ; clk         ; 20.000       ; -0.082     ; 3.977      ;
; 15.942 ; speed_setting:Uspeed_rx|cnt[6]  ; speed_setting:Uspeed_rx|cnt[12]   ; clk                           ; clk         ; 20.000       ; -0.082     ; 3.977      ;
; 15.942 ; speed_setting:Uspeed_rx|cnt[6]  ; speed_setting:Uspeed_rx|cnt[13]   ; clk                           ; clk         ; 20.000       ; -0.082     ; 3.977      ;
; 15.942 ; speed_setting:Uspeed_rx|cnt[6]  ; speed_setting:Uspeed_rx|cnt[14]   ; clk                           ; clk         ; 20.000       ; -0.082     ; 3.977      ;
; 15.942 ; speed_setting:Uspeed_rx|cnt[6]  ; speed_setting:Uspeed_rx|cnt[15]   ; clk                           ; clk         ; 20.000       ; -0.082     ; 3.977      ;
; 15.946 ; my_uart_rx:Umy_uart_rx|num[2]   ; my_uart_rx:Umy_uart_rx|rx_data[3] ; clk                           ; clk         ; 20.000       ; -0.110     ; 3.945      ;
; 15.946 ; my_uart_rx:Umy_uart_rx|num[2]   ; my_uart_rx:Umy_uart_rx|rx_data[4] ; clk                           ; clk         ; 20.000       ; -0.110     ; 3.945      ;
; 15.946 ; my_uart_rx:Umy_uart_rx|num[2]   ; my_uart_rx:Umy_uart_rx|rx_data[5] ; clk                           ; clk         ; 20.000       ; -0.110     ; 3.945      ;
; 15.946 ; my_uart_rx:Umy_uart_rx|num[2]   ; my_uart_rx:Umy_uart_rx|rx_data[2] ; clk                           ; clk         ; 20.000       ; -0.110     ; 3.945      ;
; 15.946 ; my_uart_rx:Umy_uart_rx|num[2]   ; my_uart_rx:Umy_uart_rx|rx_data[7] ; clk                           ; clk         ; 20.000       ; -0.110     ; 3.945      ;
; 15.946 ; my_uart_rx:Umy_uart_rx|num[2]   ; my_uart_rx:Umy_uart_rx|rx_data[0] ; clk                           ; clk         ; 20.000       ; -0.110     ; 3.945      ;
; 15.946 ; my_uart_rx:Umy_uart_rx|num[2]   ; my_uart_rx:Umy_uart_rx|rx_data[1] ; clk                           ; clk         ; 20.000       ; -0.110     ; 3.945      ;
; 15.946 ; my_uart_rx:Umy_uart_rx|num[2]   ; my_uart_rx:Umy_uart_rx|rx_data[6] ; clk                           ; clk         ; 20.000       ; -0.110     ; 3.945      ;
; 15.963 ; speed_setting:Uspeed_rx|clk_bps ; my_uart_rx:Umy_uart_rx|rx_data[3] ; clk                           ; clk         ; 20.000       ; -0.109     ; 3.929      ;
; 15.963 ; speed_setting:Uspeed_rx|clk_bps ; my_uart_rx:Umy_uart_rx|rx_data[4] ; clk                           ; clk         ; 20.000       ; -0.109     ; 3.929      ;
; 15.963 ; speed_setting:Uspeed_rx|clk_bps ; my_uart_rx:Umy_uart_rx|rx_data[5] ; clk                           ; clk         ; 20.000       ; -0.109     ; 3.929      ;
; 15.963 ; speed_setting:Uspeed_rx|clk_bps ; my_uart_rx:Umy_uart_rx|rx_data[2] ; clk                           ; clk         ; 20.000       ; -0.109     ; 3.929      ;
; 15.963 ; speed_setting:Uspeed_rx|clk_bps ; my_uart_rx:Umy_uart_rx|rx_data[7] ; clk                           ; clk         ; 20.000       ; -0.109     ; 3.929      ;
; 15.963 ; speed_setting:Uspeed_rx|clk_bps ; my_uart_rx:Umy_uart_rx|rx_data[0] ; clk                           ; clk         ; 20.000       ; -0.109     ; 3.929      ;
; 15.963 ; speed_setting:Uspeed_rx|clk_bps ; my_uart_rx:Umy_uart_rx|rx_data[1] ; clk                           ; clk         ; 20.000       ; -0.109     ; 3.929      ;
; 15.963 ; speed_setting:Uspeed_rx|clk_bps ; my_uart_rx:Umy_uart_rx|rx_data[6] ; clk                           ; clk         ; 20.000       ; -0.109     ; 3.929      ;
; 15.966 ; speed_setting:Uspeed_tx|cnt[10] ; speed_setting:Uspeed_tx|cnt[0]    ; clk                           ; clk         ; 20.000       ; -0.082     ; 3.953      ;
; 15.966 ; speed_setting:Uspeed_tx|cnt[10] ; speed_setting:Uspeed_tx|cnt[1]    ; clk                           ; clk         ; 20.000       ; -0.082     ; 3.953      ;
; 15.966 ; speed_setting:Uspeed_tx|cnt[10] ; speed_setting:Uspeed_tx|cnt[2]    ; clk                           ; clk         ; 20.000       ; -0.082     ; 3.953      ;
; 15.966 ; speed_setting:Uspeed_tx|cnt[10] ; speed_setting:Uspeed_tx|cnt[3]    ; clk                           ; clk         ; 20.000       ; -0.082     ; 3.953      ;
; 15.966 ; speed_setting:Uspeed_tx|cnt[10] ; speed_setting:Uspeed_tx|cnt[4]    ; clk                           ; clk         ; 20.000       ; -0.082     ; 3.953      ;
; 15.966 ; speed_setting:Uspeed_tx|cnt[10] ; speed_setting:Uspeed_tx|cnt[5]    ; clk                           ; clk         ; 20.000       ; -0.082     ; 3.953      ;
; 15.966 ; speed_setting:Uspeed_tx|cnt[10] ; speed_setting:Uspeed_tx|cnt[6]    ; clk                           ; clk         ; 20.000       ; -0.082     ; 3.953      ;
; 15.966 ; speed_setting:Uspeed_tx|cnt[10] ; speed_setting:Uspeed_tx|cnt[7]    ; clk                           ; clk         ; 20.000       ; -0.082     ; 3.953      ;
; 15.966 ; speed_setting:Uspeed_tx|cnt[10] ; speed_setting:Uspeed_tx|cnt[8]    ; clk                           ; clk         ; 20.000       ; -0.082     ; 3.953      ;
; 15.966 ; speed_setting:Uspeed_tx|cnt[10] ; speed_setting:Uspeed_tx|cnt[9]    ; clk                           ; clk         ; 20.000       ; -0.082     ; 3.953      ;
; 15.966 ; speed_setting:Uspeed_tx|cnt[10] ; speed_setting:Uspeed_tx|cnt[10]   ; clk                           ; clk         ; 20.000       ; -0.082     ; 3.953      ;
; 15.966 ; speed_setting:Uspeed_tx|cnt[10] ; speed_setting:Uspeed_tx|cnt[11]   ; clk                           ; clk         ; 20.000       ; -0.082     ; 3.953      ;
; 15.966 ; speed_setting:Uspeed_tx|cnt[10] ; speed_setting:Uspeed_tx|cnt[12]   ; clk                           ; clk         ; 20.000       ; -0.082     ; 3.953      ;
; 15.966 ; speed_setting:Uspeed_tx|cnt[10] ; speed_setting:Uspeed_tx|cnt[13]   ; clk                           ; clk         ; 20.000       ; -0.082     ; 3.953      ;
; 15.966 ; speed_setting:Uspeed_tx|cnt[10] ; speed_setting:Uspeed_tx|cnt[14]   ; clk                           ; clk         ; 20.000       ; -0.082     ; 3.953      ;
+--------+---------------------------------+-----------------------------------+-------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                               ;
+--------+----------------------------------------+----------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -0.169 ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 0.000        ; 2.620      ; 2.954      ;
; 0.077  ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_tx:Umy_uart_tx|bps_start       ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 0.000        ; 2.615      ; 3.195      ;
; 0.183  ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; -0.500       ; 2.620      ; 2.806      ;
; 0.239  ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_tx:Umy_uart_tx|tx_data[4]      ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 0.000        ; 2.619      ; 3.361      ;
; 0.307  ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_tx:Umy_uart_tx|tx_data[5]      ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 0.000        ; 2.620      ; 3.430      ;
; 0.307  ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_tx:Umy_uart_tx|tx_data[6]      ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 0.000        ; 2.620      ; 3.430      ;
; 0.307  ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_tx:Umy_uart_tx|tx_data[3]      ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 0.000        ; 2.620      ; 3.430      ;
; 0.307  ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_tx:Umy_uart_tx|tx_data[1]      ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 0.000        ; 2.620      ; 3.430      ;
; 0.307  ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_tx:Umy_uart_tx|tx_data[0]      ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 0.000        ; 2.620      ; 3.430      ;
; 0.307  ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_tx:Umy_uart_tx|tx_data[2]      ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 0.000        ; 2.620      ; 3.430      ;
; 0.307  ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_tx:Umy_uart_tx|tx_data[7]      ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 0.000        ; 2.620      ; 3.430      ;
; 0.396  ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_tx:Umy_uart_tx|bps_start       ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; -0.500       ; 2.615      ; 3.014      ;
; 0.452  ; my_uart_tx:Umy_uart_tx|num[0]          ; my_uart_tx:Umy_uart_tx|num[0]          ; clk                           ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; my_uart_tx:Umy_uart_tx|num[1]          ; my_uart_tx:Umy_uart_tx|num[1]          ; clk                           ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; my_uart_tx:Umy_uart_tx|num[2]          ; my_uart_tx:Umy_uart_tx|num[2]          ; clk                           ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; my_uart_tx:Umy_uart_tx|num[3]          ; my_uart_tx:Umy_uart_tx|num[3]          ; clk                           ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452  ; my_uart_tx:Umy_uart_tx|bps_start       ; my_uart_tx:Umy_uart_tx|bps_start       ; clk                           ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.453  ; my_uart_rx:Umy_uart_rx|num[1]          ; my_uart_rx:Umy_uart_rx|num[1]          ; clk                           ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; my_uart_rx:Umy_uart_rx|num[2]          ; my_uart_rx:Umy_uart_rx|num[2]          ; clk                           ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; my_uart_rx:Umy_uart_rx|num[3]          ; my_uart_rx:Umy_uart_rx|num[3]          ; clk                           ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; my_uart_rx:Umy_uart_rx|num[0]          ; my_uart_rx:Umy_uart_rx|num[0]          ; clk                           ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; my_uart_rx:Umy_uart_rx|bps_start       ; my_uart_rx:Umy_uart_rx|bps_start       ; clk                           ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; my_uart_rx:Umy_uart_rx|rx_temp_data[3] ; my_uart_rx:Umy_uart_rx|rx_temp_data[3] ; clk                           ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; my_uart_rx:Umy_uart_rx|rx_temp_data[4] ; my_uart_rx:Umy_uart_rx|rx_temp_data[4] ; clk                           ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; my_uart_rx:Umy_uart_rx|rx_temp_data[5] ; my_uart_rx:Umy_uart_rx|rx_temp_data[5] ; clk                           ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; my_uart_rx:Umy_uart_rx|rx_temp_data[2] ; my_uart_rx:Umy_uart_rx|rx_temp_data[2] ; clk                           ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; my_uart_rx:Umy_uart_rx|rx_temp_data[7] ; my_uart_rx:Umy_uart_rx|rx_temp_data[7] ; clk                           ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; my_uart_rx:Umy_uart_rx|rx_temp_data[0] ; my_uart_rx:Umy_uart_rx|rx_temp_data[0] ; clk                           ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; my_uart_rx:Umy_uart_rx|rx_temp_data[1] ; my_uart_rx:Umy_uart_rx|rx_temp_data[1] ; clk                           ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453  ; my_uart_rx:Umy_uart_rx|rx_temp_data[6] ; my_uart_rx:Umy_uart_rx|rx_temp_data[6] ; clk                           ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.510  ; my_uart_rx:Umy_uart_rx|uart_rx0        ; my_uart_rx:Umy_uart_rx|uart_rx1        ; clk                           ; clk         ; 0.000        ; 0.081      ; 0.803      ;
; 0.511  ; my_uart_rx:Umy_uart_rx|uart_rx1        ; my_uart_rx:Umy_uart_rx|uart_rx2        ; clk                           ; clk         ; 0.000        ; 0.081      ; 0.804      ;
; 0.519  ; my_uart_tx:Umy_uart_tx|bps_start       ; my_uart_tx:Umy_uart_tx|num[0]          ; clk                           ; clk         ; 0.000        ; 0.082      ; 0.813      ;
; 0.553  ; my_uart_rx:Umy_uart_rx|bps_start       ; my_uart_rx:Umy_uart_rx|num[0]          ; clk                           ; clk         ; 0.000        ; 0.081      ; 0.846      ;
; 0.566  ; my_uart_rx:Umy_uart_rx|num[0]          ; my_uart_rx:Umy_uart_rx|num[1]          ; clk                           ; clk         ; 0.000        ; 0.081      ; 0.859      ;
; 0.566  ; my_uart_rx:Umy_uart_rx|num[0]          ; my_uart_rx:Umy_uart_rx|bps_start       ; clk                           ; clk         ; 0.000        ; 0.081      ; 0.859      ;
; 0.630  ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_tx:Umy_uart_tx|tx_data[4]      ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; -0.500       ; 2.619      ; 3.252      ;
; 0.708  ; my_uart_rx:Umy_uart_rx|uart_rx2        ; my_uart_rx:Umy_uart_rx|uart_rx3        ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.001      ;
; 0.709  ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_tx:Umy_uart_tx|tx_data[5]      ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; -0.500       ; 2.620      ; 3.332      ;
; 0.709  ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_tx:Umy_uart_tx|tx_data[6]      ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; -0.500       ; 2.620      ; 3.332      ;
; 0.709  ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_tx:Umy_uart_tx|tx_data[3]      ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; -0.500       ; 2.620      ; 3.332      ;
; 0.709  ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_tx:Umy_uart_tx|tx_data[1]      ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; -0.500       ; 2.620      ; 3.332      ;
; 0.709  ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_tx:Umy_uart_tx|tx_data[0]      ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; -0.500       ; 2.620      ; 3.332      ;
; 0.709  ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_tx:Umy_uart_tx|tx_data[2]      ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; -0.500       ; 2.620      ; 3.332      ;
; 0.709  ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_tx:Umy_uart_tx|tx_data[7]      ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; -0.500       ; 2.620      ; 3.332      ;
; 0.760  ; speed_setting:Uspeed_rx|cnt[3]         ; speed_setting:Uspeed_rx|cnt[3]         ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.054      ;
; 0.760  ; speed_setting:Uspeed_tx|cnt[3]         ; speed_setting:Uspeed_tx|cnt[3]         ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.054      ;
; 0.761  ; speed_setting:Uspeed_rx|cnt[1]         ; speed_setting:Uspeed_rx|cnt[1]         ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.761  ; speed_setting:Uspeed_rx|cnt[5]         ; speed_setting:Uspeed_rx|cnt[5]         ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.761  ; speed_setting:Uspeed_rx|cnt[11]        ; speed_setting:Uspeed_rx|cnt[11]        ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.761  ; speed_setting:Uspeed_rx|cnt[13]        ; speed_setting:Uspeed_rx|cnt[13]        ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.761  ; speed_setting:Uspeed_tx|cnt[1]         ; speed_setting:Uspeed_tx|cnt[1]         ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.761  ; speed_setting:Uspeed_tx|cnt[5]         ; speed_setting:Uspeed_tx|cnt[5]         ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.761  ; speed_setting:Uspeed_tx|cnt[11]        ; speed_setting:Uspeed_tx|cnt[11]        ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.761  ; speed_setting:Uspeed_tx|cnt[13]        ; speed_setting:Uspeed_tx|cnt[13]        ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.055      ;
; 0.762  ; speed_setting:Uspeed_rx|cnt[15]        ; speed_setting:Uspeed_rx|cnt[15]        ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.056      ;
; 0.762  ; speed_setting:Uspeed_tx|cnt[15]        ; speed_setting:Uspeed_tx|cnt[15]        ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.056      ;
; 0.763  ; speed_setting:Uspeed_rx|cnt[2]         ; speed_setting:Uspeed_rx|cnt[2]         ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.763  ; speed_setting:Uspeed_rx|cnt[6]         ; speed_setting:Uspeed_rx|cnt[6]         ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.763  ; speed_setting:Uspeed_rx|cnt[7]         ; speed_setting:Uspeed_rx|cnt[7]         ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.763  ; speed_setting:Uspeed_rx|cnt[9]         ; speed_setting:Uspeed_rx|cnt[9]         ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.763  ; speed_setting:Uspeed_tx|cnt[2]         ; speed_setting:Uspeed_tx|cnt[2]         ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.763  ; speed_setting:Uspeed_tx|cnt[6]         ; speed_setting:Uspeed_tx|cnt[6]         ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.763  ; speed_setting:Uspeed_tx|cnt[7]         ; speed_setting:Uspeed_tx|cnt[7]         ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.763  ; speed_setting:Uspeed_tx|cnt[9]         ; speed_setting:Uspeed_tx|cnt[9]         ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.057      ;
; 0.764  ; speed_setting:Uspeed_rx|cnt[4]         ; speed_setting:Uspeed_rx|cnt[4]         ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.058      ;
; 0.764  ; speed_setting:Uspeed_rx|cnt[14]        ; speed_setting:Uspeed_rx|cnt[14]        ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.058      ;
; 0.764  ; speed_setting:Uspeed_tx|cnt[4]         ; speed_setting:Uspeed_tx|cnt[4]         ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.058      ;
; 0.764  ; speed_setting:Uspeed_tx|cnt[14]        ; speed_setting:Uspeed_tx|cnt[14]        ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.058      ;
; 0.765  ; speed_setting:Uspeed_rx|cnt[8]         ; speed_setting:Uspeed_rx|cnt[8]         ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.059      ;
; 0.765  ; speed_setting:Uspeed_rx|cnt[10]        ; speed_setting:Uspeed_rx|cnt[10]        ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.059      ;
; 0.765  ; speed_setting:Uspeed_rx|cnt[12]        ; speed_setting:Uspeed_rx|cnt[12]        ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.059      ;
; 0.765  ; speed_setting:Uspeed_tx|cnt[8]         ; speed_setting:Uspeed_tx|cnt[8]         ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.059      ;
; 0.765  ; speed_setting:Uspeed_tx|cnt[10]        ; speed_setting:Uspeed_tx|cnt[10]        ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.059      ;
; 0.765  ; speed_setting:Uspeed_tx|cnt[12]        ; speed_setting:Uspeed_tx|cnt[12]        ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.059      ;
; 0.785  ; speed_setting:Uspeed_rx|cnt[0]         ; speed_setting:Uspeed_rx|cnt[0]         ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.079      ;
; 0.785  ; speed_setting:Uspeed_tx|cnt[0]         ; speed_setting:Uspeed_tx|cnt[0]         ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.079      ;
; 0.918  ; my_uart_tx:Umy_uart_tx|num[1]          ; my_uart_tx:Umy_uart_tx|num[2]          ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.212      ;
; 0.919  ; my_uart_tx:Umy_uart_tx|num[1]          ; my_uart_tx:Umy_uart_tx|num[3]          ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.213      ;
; 0.944  ; my_uart_rx:Umy_uart_rx|bps_start       ; my_uart_rx:Umy_uart_rx|rx_temp_data[7] ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.237      ;
; 1.016  ; my_uart_tx:Umy_uart_tx|num[0]          ; my_uart_tx:Umy_uart_tx|num[1]          ; clk                           ; clk         ; 0.000        ; 0.087      ; 1.315      ;
; 1.046  ; my_uart_rx:Umy_uart_rx|num[1]          ; my_uart_rx:Umy_uart_rx|num[2]          ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.339      ;
; 1.095  ; my_uart_rx:Umy_uart_rx|num[0]          ; my_uart_rx:Umy_uart_rx|num[3]          ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.388      ;
; 1.096  ; speed_setting:Uspeed_rx|cnt[15]        ; speed_setting:Uspeed_rx|clk_bps        ; clk                           ; clk         ; 0.000        ; 0.081      ; 1.389      ;
; 1.115  ; speed_setting:Uspeed_rx|cnt[1]         ; speed_setting:Uspeed_rx|cnt[2]         ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.409      ;
; 1.115  ; speed_setting:Uspeed_tx|cnt[1]         ; speed_setting:Uspeed_tx|cnt[2]         ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.409      ;
; 1.115  ; speed_setting:Uspeed_rx|cnt[3]         ; speed_setting:Uspeed_rx|cnt[4]         ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.409      ;
; 1.115  ; speed_setting:Uspeed_tx|cnt[3]         ; speed_setting:Uspeed_tx|cnt[4]         ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.409      ;
; 1.116  ; speed_setting:Uspeed_rx|cnt[5]         ; speed_setting:Uspeed_rx|cnt[6]         ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.410      ;
; 1.116  ; speed_setting:Uspeed_tx|cnt[5]         ; speed_setting:Uspeed_tx|cnt[6]         ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.410      ;
; 1.116  ; speed_setting:Uspeed_rx|cnt[13]        ; speed_setting:Uspeed_rx|cnt[14]        ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.410      ;
; 1.116  ; speed_setting:Uspeed_tx|cnt[13]        ; speed_setting:Uspeed_tx|cnt[14]        ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.410      ;
; 1.116  ; speed_setting:Uspeed_rx|cnt[11]        ; speed_setting:Uspeed_rx|cnt[12]        ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.410      ;
; 1.116  ; speed_setting:Uspeed_tx|cnt[11]        ; speed_setting:Uspeed_tx|cnt[12]        ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.410      ;
; 1.117  ; speed_setting:Uspeed_rx|cnt[7]         ; speed_setting:Uspeed_rx|cnt[8]         ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.411      ;
; 1.117  ; speed_setting:Uspeed_rx|cnt[9]         ; speed_setting:Uspeed_rx|cnt[10]        ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.411      ;
; 1.117  ; speed_setting:Uspeed_tx|cnt[7]         ; speed_setting:Uspeed_tx|cnt[8]         ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.411      ;
; 1.117  ; speed_setting:Uspeed_tx|cnt[9]         ; speed_setting:Uspeed_tx|cnt[10]        ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.411      ;
; 1.123  ; speed_setting:Uspeed_rx|cnt[0]         ; speed_setting:Uspeed_rx|cnt[1]         ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.417      ;
; 1.123  ; speed_setting:Uspeed_tx|cnt[0]         ; speed_setting:Uspeed_tx|cnt[1]         ; clk                           ; clk         ; 0.000        ; 0.082      ; 1.417      ;
+--------+----------------------------------------+----------------------------------------+-------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'my_uart_rx:Umy_uart_rx|rx_rdy'                                                                                                         ;
+-------+-----------------------------------+----------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+----------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.133 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; datanum[0]     ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.258      ; 1.633      ;
; 0.133 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; led~reg0       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.258      ; 1.633      ;
; 0.220 ; my_uart_rx:Umy_uart_rx|rx_data[3] ; databag[2][3]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.277      ; 1.739      ;
; 0.280 ; my_uart_rx:Umy_uart_rx|rx_data[2] ; databag[1][2]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.257      ; 1.779      ;
; 0.306 ; my_uart_rx:Umy_uart_rx|rx_data[7] ; databag[2][7]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.277      ; 1.825      ;
; 0.315 ; my_uart_rx:Umy_uart_rx|rx_data[4] ; databag[2][4]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.277      ; 1.834      ;
; 0.324 ; my_uart_rx:Umy_uart_rx|rx_data[0] ; databag[2][0]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.277      ; 1.843      ;
; 0.327 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; databag[2][6]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.277      ; 1.846      ;
; 0.453 ; direction_x[0]                    ; direction_x[0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; direction_x[2]                    ; direction_x[2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; direction_y[1]                    ; direction_y[1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; direction_y[2]                    ; direction_y[2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; direction_y[3]                    ; direction_y[3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; datanum[1]                        ; datanum[1]     ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; led~reg0                          ; led~reg0       ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.080      ; 0.746      ;
; 0.466 ; datanum[0]                        ; datanum[0]     ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.080      ; 0.758      ;
; 0.554 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; databag[2][1]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.283      ; 2.079      ;
; 0.574 ; my_uart_rx:Umy_uart_rx|rx_data[2] ; databag[2][2]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.283      ; 2.099      ;
; 0.576 ; my_uart_rx:Umy_uart_rx|rx_data[3] ; databag[1][3]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.256      ; 2.074      ;
; 0.678 ; databag[2][3]                     ; delay[5]       ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.080      ; 0.970      ;
; 0.682 ; databag[2][5]                     ; delay[7]       ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.080      ; 0.974      ;
; 0.694 ; databag[1][2]                     ; direction_x[0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.081      ; 0.987      ;
; 0.698 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; datanum[0]     ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.258      ; 2.198      ;
; 0.698 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; led~reg0       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.258      ; 2.198      ;
; 0.700 ; my_uart_rx:Umy_uart_rx|rx_data[5] ; databag[2][5]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.277      ; 2.219      ;
; 0.707 ; databag[2][7]                     ; delay[9]       ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.080      ; 0.999      ;
; 0.712 ; databag[2][4]                     ; delay[6]       ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.080      ; 1.004      ;
; 0.712 ; databag[2][6]                     ; delay[8]       ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.080      ; 1.004      ;
; 0.767 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; databag[1][6]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.256      ; 2.265      ;
; 0.790 ; databag[1][0]                     ; direction_x[0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.081      ; 1.083      ;
; 0.811 ; my_uart_rx:Umy_uart_rx|rx_data[5] ; databag[1][5]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.256      ; 2.309      ;
; 0.828 ; datanum[1]                        ; datanum[0]     ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.080      ; 1.120      ;
; 0.835 ; my_uart_rx:Umy_uart_rx|rx_data[0] ; databag[1][0]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.257      ; 2.334      ;
; 0.861 ; my_uart_rx:Umy_uart_rx|rx_data[4] ; databag[1][4]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.257      ; 2.360      ;
; 0.868 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; databag[1][1]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.257      ; 2.367      ;
; 0.881 ; databag[2][0]                     ; delay[2]       ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.080      ; 1.173      ;
; 0.917 ; my_uart_rx:Umy_uart_rx|rx_data[3] ; datanum[0]     ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.258      ; 2.417      ;
; 0.917 ; my_uart_rx:Umy_uart_rx|rx_data[3] ; led~reg0       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.258      ; 2.417      ;
; 0.933 ; my_uart_rx:Umy_uart_rx|rx_data[7] ; databag[1][7]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.256      ; 2.431      ;
; 0.982 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; delay[2]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.276      ; 2.500      ;
; 0.982 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; delay[3]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.276      ; 2.500      ;
; 0.982 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; delay[4]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.276      ; 2.500      ;
; 0.982 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; delay[5]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.276      ; 2.500      ;
; 0.982 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; delay[6]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.276      ; 2.500      ;
; 0.982 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; delay[7]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.276      ; 2.500      ;
; 0.982 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; delay[8]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.276      ; 2.500      ;
; 0.982 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; delay[9]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.276      ; 2.500      ;
; 1.007 ; my_uart_rx:Umy_uart_rx|rx_data[7] ; datanum[0]     ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.258      ; 2.507      ;
; 1.007 ; my_uart_rx:Umy_uart_rx|rx_data[7] ; led~reg0       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.258      ; 2.507      ;
; 1.026 ; databag[1][2]                     ; direction_y[1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.080      ; 1.318      ;
; 1.064 ; datanum[0]                        ; datanum[1]     ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.080      ; 1.356      ;
; 1.069 ; direction_y[0]                    ; direction_y[1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.081      ; 1.362      ;
; 1.081 ; my_uart_rx:Umy_uart_rx|rx_data[4] ; datanum[0]     ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.258      ; 2.581      ;
; 1.081 ; my_uart_rx:Umy_uart_rx|rx_data[4] ; led~reg0       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.258      ; 2.581      ;
; 1.116 ; direction_y[0]                    ; direction_y[2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.081      ; 1.409      ;
; 1.135 ; my_uart_rx:Umy_uart_rx|rx_data[3] ; delay[2]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.276      ; 2.653      ;
; 1.135 ; my_uart_rx:Umy_uart_rx|rx_data[3] ; delay[3]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.276      ; 2.653      ;
; 1.135 ; my_uart_rx:Umy_uart_rx|rx_data[3] ; delay[4]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.276      ; 2.653      ;
; 1.135 ; my_uart_rx:Umy_uart_rx|rx_data[3] ; delay[5]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.276      ; 2.653      ;
; 1.135 ; my_uart_rx:Umy_uart_rx|rx_data[3] ; delay[6]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.276      ; 2.653      ;
; 1.135 ; my_uart_rx:Umy_uart_rx|rx_data[3] ; delay[7]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.276      ; 2.653      ;
; 1.135 ; my_uart_rx:Umy_uart_rx|rx_data[3] ; delay[8]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.276      ; 2.653      ;
; 1.135 ; my_uart_rx:Umy_uart_rx|rx_data[3] ; delay[9]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.276      ; 2.653      ;
; 1.167 ; direction_y[1]                    ; direction_y[2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.081      ; 1.460      ;
; 1.173 ; databag[2][2]                     ; delay[4]       ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.074      ; 1.459      ;
; 1.173 ; direction_y[1]                    ; direction_y[3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.081      ; 1.466      ;
; 1.179 ; my_uart_rx:Umy_uart_rx|rx_data[2] ; datanum[0]     ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.258      ; 2.679      ;
; 1.179 ; my_uart_rx:Umy_uart_rx|rx_data[2] ; led~reg0       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.258      ; 2.679      ;
; 1.180 ; my_uart_rx:Umy_uart_rx|rx_data[5] ; datanum[0]     ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.258      ; 2.680      ;
; 1.180 ; my_uart_rx:Umy_uart_rx|rx_data[5] ; led~reg0       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.258      ; 2.680      ;
; 1.194 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; direction_x[3] ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.258      ; 2.694      ;
; 1.194 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; switch[4][4]   ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.258      ; 2.694      ;
; 1.194 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; switch[3][3]   ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.258      ; 2.694      ;
; 1.194 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; switch[3][4]   ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.258      ; 2.694      ;
; 1.194 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; switch[4][3]   ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.258      ; 2.694      ;
; 1.194 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; switch[2][3]   ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.258      ; 2.694      ;
; 1.194 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; switch[2][4]   ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.258      ; 2.694      ;
; 1.194 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; switch[4][2]   ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.258      ; 2.694      ;
; 1.194 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; switch[4][1]   ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.258      ; 2.694      ;
; 1.194 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; switch[1][4]   ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.258      ; 2.694      ;
; 1.196 ; databag[1][2]                     ; direction_x[2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.081      ; 1.489      ;
; 1.241 ; direction_x[1]                    ; direction_x[1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.082      ; 1.535      ;
; 1.246 ; my_uart_rx:Umy_uart_rx|rx_data[0] ; led~reg0       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.258      ; 2.746      ;
; 1.249 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; delay[2]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.276      ; 2.767      ;
; 1.249 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; delay[3]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.276      ; 2.767      ;
; 1.249 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; delay[4]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.276      ; 2.767      ;
; 1.249 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; delay[5]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.276      ; 2.767      ;
; 1.249 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; delay[6]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.276      ; 2.767      ;
; 1.249 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; delay[7]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.276      ; 2.767      ;
; 1.249 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; delay[8]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.276      ; 2.767      ;
; 1.249 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; delay[9]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.276      ; 2.767      ;
; 1.254 ; my_uart_rx:Umy_uart_rx|rx_data[7] ; delay[2]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.276      ; 2.772      ;
; 1.254 ; my_uart_rx:Umy_uart_rx|rx_data[7] ; delay[3]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.276      ; 2.772      ;
; 1.254 ; my_uart_rx:Umy_uart_rx|rx_data[7] ; delay[4]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.276      ; 2.772      ;
; 1.254 ; my_uart_rx:Umy_uart_rx|rx_data[7] ; delay[5]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.276      ; 2.772      ;
; 1.254 ; my_uart_rx:Umy_uart_rx|rx_data[7] ; delay[6]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.276      ; 2.772      ;
; 1.254 ; my_uart_rx:Umy_uart_rx|rx_data[7] ; delay[7]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.276      ; 2.772      ;
; 1.254 ; my_uart_rx:Umy_uart_rx|rx_data[7] ; delay[8]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.276      ; 2.772      ;
; 1.254 ; my_uart_rx:Umy_uart_rx|rx_data[7] ; delay[9]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.276      ; 2.772      ;
; 1.271 ; databag[2][1]                     ; delay[3]       ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.074      ; 1.557      ;
+-------+-----------------------------------+----------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'UPLL|altpll_component|auto_generated|pll1|clk[0]'                                                                                                           ;
+-------+---------------+-------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node           ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+-------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.434 ; wav[1][2]     ; wav[1][2]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 0.746      ;
; 0.434 ; wav[1][3]     ; wav[1][3]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 0.746      ;
; 0.435 ; wav[2][2]     ; wav[2][2]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; wav[2][3]     ; wav[2][3]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; wav[3][1]     ; wav[3][1]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; wav[3][3]     ; wav[3][3]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.099      ; 0.746      ;
; 0.436 ; wav[1][1]     ; wav[1][1]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; wav[2][1]     ; wav[2][1]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; wav[3][2]     ; wav[3][2]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 0.746      ;
; 0.466 ; addr[0][0][0] ; addr[0][0][0]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.758      ;
; 0.706 ; addr[0][0][1] ; rom_addr[0][0][1] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.998      ;
; 0.763 ; addr[0][0][2] ; addr[0][0][2]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; addr[0][0][4] ; addr[0][0][4]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.055      ;
; 0.765 ; addr[0][0][5] ; addr[0][0][5]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; addr[0][0][6] ; addr[0][0][6]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.057      ;
; 0.765 ; addr[0][0][8] ; addr[0][0][8]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.057      ;
; 0.766 ; addr[0][0][3] ; addr[0][0][3]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.058      ;
; 0.767 ; addr[0][0][1] ; addr[0][0][1]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.059      ;
; 0.767 ; addr[0][0][7] ; addr[0][0][7]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.059      ;
; 0.769 ; addr[0][0][9] ; addr[0][0][9]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.061      ;
; 0.953 ; addr[0][0][3] ; rom_addr[0][0][3] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.244      ;
; 0.960 ; addr[0][0][6] ; rom_addr[0][0][6] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.251      ;
; 0.999 ; addr[0][0][9] ; rom_addr[0][0][9] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.290      ;
; 1.006 ; addr[0][0][4] ; rom_addr[0][0][4] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.297      ;
; 1.110 ; addr[0][0][1] ; addr[0][0][2]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.402      ;
; 1.118 ; addr[0][0][4] ; addr[0][0][5]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; addr[0][0][2] ; addr[0][0][3]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.410      ;
; 1.119 ; addr[0][0][6] ; addr[0][0][7]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.411      ;
; 1.119 ; addr[0][0][8] ; addr[0][0][9]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.411      ;
; 1.119 ; addr[0][0][1] ; addr[0][0][3]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.411      ;
; 1.126 ; addr[0][0][5] ; addr[0][0][6]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.418      ;
; 1.127 ; addr[0][0][3] ; addr[0][0][4]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.419      ;
; 1.128 ; addr[0][0][7] ; addr[0][0][8]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.420      ;
; 1.135 ; addr[0][0][5] ; addr[0][0][7]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.427      ;
; 1.136 ; addr[0][0][3] ; addr[0][0][5]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.428      ;
; 1.137 ; addr[0][0][7] ; addr[0][0][9]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.429      ;
; 1.165 ; wav[0][2]     ; wav[0][2]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 1.477      ;
; 1.249 ; addr[0][0][4] ; addr[0][0][6]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.541      ;
; 1.249 ; addr[0][0][2] ; addr[0][0][4]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.541      ;
; 1.250 ; addr[0][0][6] ; addr[0][0][8]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.542      ;
; 1.250 ; addr[0][0][1] ; addr[0][0][4]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.542      ;
; 1.258 ; addr[0][0][4] ; addr[0][0][7]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.550      ;
; 1.258 ; addr[0][0][2] ; addr[0][0][5]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.550      ;
; 1.259 ; addr[0][0][6] ; addr[0][0][9]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.551      ;
; 1.259 ; addr[0][0][1] ; addr[0][0][5]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.551      ;
; 1.266 ; addr[0][0][5] ; addr[0][0][8]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.558      ;
; 1.267 ; addr[0][0][3] ; addr[0][0][6]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.559      ;
; 1.275 ; addr[0][0][5] ; addr[0][0][9]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.567      ;
; 1.276 ; addr[0][0][3] ; addr[0][0][7]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.568      ;
; 1.283 ; addr[0][0][5] ; rom_addr[0][0][5] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.574      ;
; 1.287 ; wav[2][0]     ; wav[2][0]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.597      ;
; 1.297 ; addr[0][0][7] ; rom_addr[0][0][7] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.588      ;
; 1.306 ; addr[0][0][3] ; rom_addr[0][0][4] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.597      ;
; 1.316 ; addr[0][0][6] ; rom_addr[0][0][7] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.607      ;
; 1.321 ; addr[0][0][2] ; rom_addr[0][0][2] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.612      ;
; 1.323 ; wav[0][3]     ; wav[0][3]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 1.635      ;
; 1.332 ; addr[0][0][6] ; rom_addr[0][0][8] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.623      ;
; 1.333 ; wav[3][0]     ; wav[3][0]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.643      ;
; 1.339 ; addr[0][0][0] ; addr[0][0][1]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.625      ;
; 1.339 ; addr[0][0][4] ; rom_addr[0][0][5] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.630      ;
; 1.384 ; addr[0][0][4] ; rom_addr[0][0][6] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.675      ;
; 1.389 ; addr[0][0][4] ; addr[0][0][8]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.681      ;
; 1.389 ; addr[0][0][2] ; addr[0][0][6]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.681      ;
; 1.390 ; addr[0][0][1] ; addr[0][0][6]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.682      ;
; 1.393 ; addr[0][0][3] ; rom_addr[0][0][5] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.684      ;
; 1.398 ; addr[0][0][4] ; addr[0][0][9]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.690      ;
; 1.398 ; addr[0][0][2] ; addr[0][0][7]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.690      ;
; 1.399 ; addr[0][0][1] ; addr[0][0][7]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.691      ;
; 1.406 ; wav[0][0]     ; wav[0][0]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 1.716      ;
; 1.407 ; addr[0][0][3] ; addr[0][0][8]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.699      ;
; 1.416 ; addr[0][0][3] ; addr[0][0][9]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.708      ;
; 1.446 ; addr[0][0][3] ; rom_addr[0][0][6] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.737      ;
; 1.450 ; wav[0][1]     ; wav[0][1]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.099      ; 1.761      ;
; 1.456 ; addr[0][0][6] ; rom_addr[0][0][9] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.747      ;
; 1.479 ; addr[0][0][4] ; rom_addr[0][0][7] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.770      ;
; 1.524 ; addr[0][0][4] ; rom_addr[0][0][8] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.815      ;
; 1.529 ; addr[0][0][2] ; addr[0][0][8]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.821      ;
; 1.530 ; addr[0][0][1] ; addr[0][0][8]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.822      ;
; 1.533 ; addr[0][0][3] ; rom_addr[0][0][7] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.824      ;
; 1.538 ; addr[0][0][2] ; addr[0][0][9]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.830      ;
; 1.539 ; addr[0][0][1] ; addr[0][0][9]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.831      ;
; 1.586 ; addr[0][0][3] ; rom_addr[0][0][8] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.877      ;
; 1.619 ; addr[0][0][4] ; rom_addr[0][0][9] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.910      ;
; 1.654 ; addr[0][0][2] ; rom_addr[0][0][3] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.945      ;
; 1.667 ; addr[0][0][5] ; rom_addr[0][0][6] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.958      ;
; 1.672 ; addr[0][0][0] ; addr[0][0][2]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 1.958      ;
; 1.673 ; addr[0][0][3] ; rom_addr[0][0][9] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.964      ;
; 1.679 ; addr[0][0][8] ; rom_addr[0][0][8] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.970      ;
; 1.695 ; addr[0][0][7] ; rom_addr[0][0][8] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.986      ;
; 1.712 ; addr[0][0][5] ; rom_addr[0][0][7] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 2.003      ;
; 1.726 ; addr[0][0][7] ; rom_addr[0][0][9] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 2.017      ;
; 1.741 ; addr[0][0][2] ; rom_addr[0][0][4] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 2.032      ;
; 1.755 ; addr[0][0][0] ; addr[0][0][3]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 2.041      ;
; 1.775 ; wav[1][0]     ; wav[1][0]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.098      ; 2.085      ;
; 1.794 ; addr[0][0][2] ; rom_addr[0][0][5] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 2.085      ;
; 1.807 ; addr[0][0][5] ; rom_addr[0][0][8] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 2.098      ;
; 1.812 ; addr[0][0][0] ; addr[0][0][4]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 2.098      ;
; 1.852 ; addr[0][0][5] ; rom_addr[0][0][9] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 2.143      ;
; 1.881 ; addr[0][0][2] ; rom_addr[0][0][6] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 2.172      ;
; 1.895 ; addr[0][0][0] ; addr[0][0][5]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.074      ; 2.181      ;
+-------+---------------+-------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'my_uart_rx:Umy_uart_rx|rx_rdy'                                              ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; datanum[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; datanum[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[6]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[7]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[8]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[9]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_x[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_x[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_x[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_x[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_y[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_y[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_y[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_y[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; led~reg0       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[0][0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[0][1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[0][2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[0][3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[1][0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[1][1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[1][2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[1][3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[1][4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[2][0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[2][1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[2][2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[2][3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[2][4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[3][0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[3][1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[3][2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[3][3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[3][4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[4][1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[4][2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[4][3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[4][4]   ;
; 0.187  ; 0.407        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_x[1] ;
; 0.187  ; 0.407        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[1][0]   ;
; 0.187  ; 0.407        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[1][1]   ;
; 0.187  ; 0.407        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[3][0]   ;
; 0.189  ; 0.409        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[0][2]   ;
; 0.189  ; 0.409        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[2][0]   ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[2]       ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[3]       ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[4]       ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[5]       ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[6]       ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[7]       ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[8]       ;
; 0.190  ; 0.410        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[9]       ;
; 0.191  ; 0.411        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[0][0]   ;
; 0.191  ; 0.411        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[0][1]   ;
; 0.191  ; 0.411        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[2][1]   ;
; 0.191  ; 0.411        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[2][2]   ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][0]  ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][1]  ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][2]  ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][3]  ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][4]  ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][5]  ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][6]  ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][7]  ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][0]  ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][1]  ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][2]  ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][3]  ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][4]  ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][5]  ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][6]  ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][7]  ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_x[0] ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_x[2] ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_y[0] ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_y[1] ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_y[2] ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_y[3] ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[0][3]   ;
; 0.192  ; 0.412        ; 0.220          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[1][2]   ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                       ;
+-------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; 9.780 ; 10.000       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|clk_bps        ;
; 9.780 ; 10.000       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[0]         ;
; 9.780 ; 10.000       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[10]        ;
; 9.780 ; 10.000       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[11]        ;
; 9.780 ; 10.000       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[12]        ;
; 9.780 ; 10.000       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[13]        ;
; 9.780 ; 10.000       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[14]        ;
; 9.780 ; 10.000       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[15]        ;
; 9.780 ; 10.000       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[1]         ;
; 9.780 ; 10.000       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[2]         ;
; 9.780 ; 10.000       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[3]         ;
; 9.780 ; 10.000       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[4]         ;
; 9.780 ; 10.000       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[5]         ;
; 9.780 ; 10.000       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[6]         ;
; 9.780 ; 10.000       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[7]         ;
; 9.780 ; 10.000       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[8]         ;
; 9.780 ; 10.000       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[9]         ;
; 9.782 ; 10.002       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_rdy          ;
; 9.782 ; 10.002       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_tx:Umy_uart_tx|num[1]          ;
; 9.782 ; 10.002       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_tx:Umy_uart_tx|num[2]          ;
; 9.782 ; 10.002       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_tx:Umy_uart_tx|num[3]          ;
; 9.782 ; 10.002       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_tx:Umy_uart_tx|tx_data[0]      ;
; 9.782 ; 10.002       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_tx:Umy_uart_tx|tx_data[1]      ;
; 9.782 ; 10.002       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_tx:Umy_uart_tx|tx_data[2]      ;
; 9.782 ; 10.002       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_tx:Umy_uart_tx|tx_data[3]      ;
; 9.782 ; 10.002       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_tx:Umy_uart_tx|tx_data[5]      ;
; 9.782 ; 10.002       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_tx:Umy_uart_tx|tx_data[6]      ;
; 9.782 ; 10.002       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_tx:Umy_uart_tx|tx_data[7]      ;
; 9.782 ; 10.002       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_tx|clk_bps        ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|bps_start       ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|num[0]          ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|num[1]          ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|num[2]          ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|num[3]          ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_temp_data[7] ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_tx:Umy_uart_tx|bps_start       ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_tx:Umy_uart_tx|num[0]          ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_tx:Umy_uart_tx|tx_data[4]      ;
; 9.783 ; 10.003       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_tx:Umy_uart_tx|uart_tx_r       ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_temp_data[0] ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_temp_data[1] ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_temp_data[2] ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_temp_data[3] ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_temp_data[4] ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_temp_data[5] ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_temp_data[6] ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|uart_rx0        ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|uart_rx1        ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|uart_rx2        ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|uart_rx3        ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_tx|cnt[0]         ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_tx|cnt[10]        ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_tx|cnt[11]        ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_tx|cnt[12]        ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_tx|cnt[13]        ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_tx|cnt[14]        ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_tx|cnt[15]        ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_tx|cnt[1]         ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_tx|cnt[2]         ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_tx|cnt[3]         ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_tx|cnt[4]         ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_tx|cnt[5]         ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_tx|cnt[6]         ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_tx|cnt[7]         ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_tx|cnt[8]         ;
; 9.784 ; 10.004       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_tx|cnt[9]         ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[0]      ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[1]      ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[2]      ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[3]      ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[4]      ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[5]      ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[6]      ;
; 9.785 ; 10.005       ; 0.220          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[7]      ;
; 9.806 ; 9.994        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[0]      ;
; 9.806 ; 9.994        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[1]      ;
; 9.806 ; 9.994        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[2]      ;
; 9.806 ; 9.994        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[3]      ;
; 9.806 ; 9.994        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[4]      ;
; 9.806 ; 9.994        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[5]      ;
; 9.806 ; 9.994        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[6]      ;
; 9.806 ; 9.994        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[7]      ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_tx:Umy_uart_tx|bps_start       ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_tx:Umy_uart_tx|num[0]          ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_tx:Umy_uart_tx|uart_tx_r       ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; speed_setting:Uspeed_tx|cnt[0]         ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; speed_setting:Uspeed_tx|cnt[10]        ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; speed_setting:Uspeed_tx|cnt[11]        ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; speed_setting:Uspeed_tx|cnt[12]        ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; speed_setting:Uspeed_tx|cnt[13]        ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; speed_setting:Uspeed_tx|cnt[14]        ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; speed_setting:Uspeed_tx|cnt[15]        ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; speed_setting:Uspeed_tx|cnt[1]         ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; speed_setting:Uspeed_tx|cnt[2]         ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; speed_setting:Uspeed_tx|cnt[3]         ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; speed_setting:Uspeed_tx|cnt[4]         ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; speed_setting:Uspeed_tx|cnt[5]         ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; speed_setting:Uspeed_tx|cnt[6]         ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; speed_setting:Uspeed_tx|cnt[7]         ;
; 9.807 ; 9.995        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; speed_setting:Uspeed_tx|cnt[8]         ;
+-------+--------------+----------------+------------------+-------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'UPLL|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                          ;
+--------+--------------+----------------+------------------+--------------------------------------------------+------------+------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                            ; Clock Edge ; Target                                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------------------------+------------+------------------------------------------------------------------------------------------------------------+
; 11.941 ; 12.176       ; 0.235          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav2_1|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|ram_block1a0~porta_address_reg0 ;
; 11.942 ; 12.177       ; 0.235          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav0_0|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|ram_block1a0~porta_address_reg0 ;
; 11.942 ; 12.177       ; 0.235          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav2_1|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.942 ; 12.177       ; 0.235          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav2_2|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.942 ; 12.177       ; 0.235          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav2_3|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.942 ; 12.177       ; 0.235          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav3_0|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.942 ; 12.177       ; 0.235          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav3_1|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.942 ; 12.177       ; 0.235          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav3_2|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.942 ; 12.177       ; 0.235          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav3_3|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.943 ; 12.178       ; 0.235          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav0_0|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.943 ; 12.178       ; 0.235          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav0_1|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.943 ; 12.178       ; 0.235          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav0_2|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.943 ; 12.178       ; 0.235          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav0_3|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.943 ; 12.178       ; 0.235          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav1_0|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.943 ; 12.178       ; 0.235          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav1_1|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.943 ; 12.178       ; 0.235          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav1_2|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.943 ; 12.178       ; 0.235          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav1_3|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.943 ; 12.178       ; 0.235          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav2_0|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.972 ; 12.160       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[0][0]                                                                                                  ;
; 11.972 ; 12.160       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[1][0]                                                                                                  ;
; 11.972 ; 12.160       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[1][1]                                                                                                  ;
; 11.972 ; 12.160       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[2][0]                                                                                                  ;
; 11.972 ; 12.160       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[2][1]                                                                                                  ;
; 11.972 ; 12.160       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[3][0]                                                                                                  ;
; 11.972 ; 12.160       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[3][2]                                                                                                  ;
; 11.974 ; 12.162       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[0][2]                                                                                                  ;
; 11.974 ; 12.162       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[0][3]                                                                                                  ;
; 11.974 ; 12.162       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[1][2]                                                                                                  ;
; 11.974 ; 12.162       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[1][3]                                                                                                  ;
; 11.977 ; 12.165       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[0][1]                                                                                                  ;
; 11.977 ; 12.165       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[2][2]                                                                                                  ;
; 11.977 ; 12.165       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[2][3]                                                                                                  ;
; 11.977 ; 12.165       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[3][1]                                                                                                  ;
; 11.977 ; 12.165       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[3][3]                                                                                                  ;
; 11.987 ; 12.175       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][0]                                                                                              ;
; 11.987 ; 12.222       ; 0.235          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav0_0|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.987 ; 12.222       ; 0.235          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav0_1|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.987 ; 12.222       ; 0.235          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav0_2|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.987 ; 12.222       ; 0.235          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav0_3|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.987 ; 12.222       ; 0.235          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav1_0|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.987 ; 12.222       ; 0.235          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav1_1|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.987 ; 12.222       ; 0.235          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav1_2|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.987 ; 12.222       ; 0.235          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav1_3|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.987 ; 12.222       ; 0.235          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav2_0|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.988 ; 12.176       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][1]                                                                                              ;
; 11.988 ; 12.176       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][2]                                                                                              ;
; 11.988 ; 12.176       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][3]                                                                                              ;
; 11.988 ; 12.176       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][4]                                                                                              ;
; 11.988 ; 12.176       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][5]                                                                                              ;
; 11.988 ; 12.176       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][6]                                                                                              ;
; 11.988 ; 12.176       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][7]                                                                                              ;
; 11.988 ; 12.176       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][8]                                                                                              ;
; 11.988 ; 12.176       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][9]                                                                                              ;
; 11.988 ; 12.176       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][1]                                                                                          ;
; 11.988 ; 12.176       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][2]                                                                                          ;
; 11.988 ; 12.176       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][3]                                                                                          ;
; 11.988 ; 12.176       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][4]                                                                                          ;
; 11.988 ; 12.176       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][5]                                                                                          ;
; 11.988 ; 12.176       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][6]                                                                                          ;
; 11.988 ; 12.176       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][7]                                                                                          ;
; 11.988 ; 12.176       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][8]                                                                                          ;
; 11.988 ; 12.176       ; 0.188          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][9]                                                                                          ;
; 11.989 ; 12.224       ; 0.235          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav0_0|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|ram_block1a0~porta_address_reg0 ;
; 11.989 ; 12.224       ; 0.235          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav2_1|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.989 ; 12.224       ; 0.235          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav2_2|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.989 ; 12.224       ; 0.235          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav2_3|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.989 ; 12.224       ; 0.235          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav3_0|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.989 ; 12.224       ; 0.235          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav3_1|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.989 ; 12.224       ; 0.235          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav3_2|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.989 ; 12.224       ; 0.235          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav3_3|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.991 ; 12.226       ; 0.235          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav2_1|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|ram_block1a0~porta_address_reg0 ;
; 12.021 ; 12.241       ; 0.220          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][1]                                                                                              ;
; 12.021 ; 12.241       ; 0.220          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][2]                                                                                              ;
; 12.021 ; 12.241       ; 0.220          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][3]                                                                                              ;
; 12.021 ; 12.241       ; 0.220          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][4]                                                                                              ;
; 12.021 ; 12.241       ; 0.220          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][5]                                                                                              ;
; 12.021 ; 12.241       ; 0.220          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][6]                                                                                              ;
; 12.021 ; 12.241       ; 0.220          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][7]                                                                                              ;
; 12.021 ; 12.241       ; 0.220          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][8]                                                                                              ;
; 12.021 ; 12.241       ; 0.220          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][9]                                                                                              ;
; 12.021 ; 12.241       ; 0.220          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][1]                                                                                          ;
; 12.021 ; 12.241       ; 0.220          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][2]                                                                                          ;
; 12.021 ; 12.241       ; 0.220          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][3]                                                                                          ;
; 12.021 ; 12.241       ; 0.220          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][4]                                                                                          ;
; 12.021 ; 12.241       ; 0.220          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][5]                                                                                          ;
; 12.021 ; 12.241       ; 0.220          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][6]                                                                                          ;
; 12.021 ; 12.241       ; 0.220          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][7]                                                                                          ;
; 12.021 ; 12.241       ; 0.220          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][8]                                                                                          ;
; 12.021 ; 12.241       ; 0.220          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][9]                                                                                          ;
; 12.022 ; 12.242       ; 0.220          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][0]                                                                                              ;
; 12.031 ; 12.251       ; 0.220          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[0][1]                                                                                                  ;
; 12.031 ; 12.251       ; 0.220          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[2][2]                                                                                                  ;
; 12.031 ; 12.251       ; 0.220          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[2][3]                                                                                                  ;
; 12.031 ; 12.251       ; 0.220          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[3][1]                                                                                                  ;
; 12.031 ; 12.251       ; 0.220          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[3][3]                                                                                                  ;
; 12.035 ; 12.255       ; 0.220          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[0][2]                                                                                                  ;
; 12.035 ; 12.255       ; 0.220          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[0][3]                                                                                                  ;
; 12.035 ; 12.255       ; 0.220          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[1][2]                                                                                                  ;
; 12.035 ; 12.255       ; 0.220          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[1][3]                                                                                                  ;
; 12.036 ; 12.256       ; 0.220          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[0][0]                                                                                                  ;
+--------+--------------+----------------+------------------+--------------------------------------------------+------------+------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; uart_rx   ; clk        ; 3.290 ; 3.537 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; uart_rx   ; clk        ; -2.451 ; -2.668 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                     ;
+-----------+-------------------------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+-------------------------------+-------+-------+------------+--------------------------------------------------+
; clk_out   ; clk                           ; 1.800 ;       ; Rise       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; clk_out   ; clk                           ;       ; 1.781 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav0_0    ; clk                           ; 6.132 ; 5.986 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav0_1    ; clk                           ; 5.891 ; 5.755 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav0_2    ; clk                           ; 7.545 ; 7.464 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav0_3    ; clk                           ; 5.437 ; 5.344 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav1_0    ; clk                           ; 5.681 ; 5.523 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav1_1    ; clk                           ; 6.015 ; 5.818 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav1_2    ; clk                           ; 6.585 ; 6.475 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav1_3    ; clk                           ; 5.824 ; 5.690 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav2_0    ; clk                           ; 5.490 ; 5.388 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav2_1    ; clk                           ; 5.565 ; 5.509 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav2_2    ; clk                           ; 5.465 ; 5.372 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav2_3    ; clk                           ; 6.334 ; 6.155 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav3_0    ; clk                           ; 6.013 ; 5.828 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav3_1    ; clk                           ; 6.303 ; 6.248 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav3_2    ; clk                           ; 6.229 ; 6.189 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav3_3    ; clk                           ; 5.487 ; 5.397 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; uart_tx   ; clk                           ; 7.756 ; 7.858 ; Rise       ; clk                                              ;
; led       ; my_uart_rx:Umy_uart_rx|rx_rdy ; 9.169 ; 9.417 ; Rise       ; my_uart_rx:Umy_uart_rx|rx_rdy                    ;
+-----------+-------------------------------+-------+-------+------------+--------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                             ;
+-----------+-------------------------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+-------------------------------+-------+-------+------------+--------------------------------------------------+
; clk_out   ; clk                           ; 1.363 ;       ; Rise       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; clk_out   ; clk                           ;       ; 1.342 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav0_0    ; clk                           ; 5.509 ; 5.367 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav0_1    ; clk                           ; 5.278 ; 5.146 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav0_2    ; clk                           ; 6.924 ; 6.847 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav0_3    ; clk                           ; 4.842 ; 4.750 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav1_0    ; clk                           ; 5.077 ; 4.923 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav1_1    ; clk                           ; 5.398 ; 5.206 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav1_2    ; clk                           ; 5.944 ; 5.837 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav1_3    ; clk                           ; 5.213 ; 5.083 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav2_0    ; clk                           ; 4.893 ; 4.793 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav2_1    ; clk                           ; 4.965 ; 4.910 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav2_2    ; clk                           ; 4.869 ; 4.778 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav2_3    ; clk                           ; 5.702 ; 5.529 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav3_0    ; clk                           ; 5.395 ; 5.216 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav3_1    ; clk                           ; 5.674 ; 5.619 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav3_2    ; clk                           ; 5.602 ; 5.563 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav3_3    ; clk                           ; 4.890 ; 4.802 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; uart_tx   ; clk                           ; 7.479 ; 7.578 ; Rise       ; clk                                              ;
; led       ; my_uart_rx:Umy_uart_rx|rx_rdy ; 8.811 ; 9.051 ; Rise       ; my_uart_rx:Umy_uart_rx|rx_rdy                    ;
+-----------+-------------------------------+-------+-------+------------+--------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                      ;
+------------+-----------------+--------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                       ; Note ;
+------------+-----------------+--------------------------------------------------+------+
; 151.47 MHz ; 151.47 MHz      ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 198.37 MHz ; 198.37 MHz      ; my_uart_rx:Umy_uart_rx|rx_rdy                    ;      ;
; 243.78 MHz ; 243.78 MHz      ; clk                                              ;      ;
+------------+-----------------+--------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                        ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; UPLL|altpll_component|auto_generated|pll1|clk[0] ; -6.284 ; -139.012      ;
; my_uart_rx:Umy_uart_rx|rx_rdy                    ; -4.041 ; -174.011      ;
; clk                                              ; 0.058  ; 0.000         ;
+--------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                         ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; clk                                              ; -0.047 ; -0.047        ;
; my_uart_rx:Umy_uart_rx|rx_rdy                    ; -0.002 ; -0.004        ;
; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.388  ; 0.000         ;
+--------------------------------------------------+--------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                          ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; my_uart_rx:Umy_uart_rx|rx_rdy                    ; -1.487 ; -86.246       ;
; clk                                              ; 9.770  ; 0.000         ;
; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 11.921 ; 0.000         ;
+--------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'UPLL|altpll_component|auto_generated|pll1|clk[0]'                                                                                ;
+--------+--------------+-----------+-------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node   ; Launch Clock                  ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+-----------+-------------------------------+--------------------------------------------------+--------------+------------+------------+
; -6.284 ; switch[4][3] ; wav[0][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.038     ; 3.199      ;
; -6.281 ; switch[4][3] ; wav[1][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.038     ; 3.196      ;
; -6.280 ; switch[2][0] ; wav[3][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.087     ; 3.146      ;
; -6.170 ; switch[2][0] ; wav[2][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.064     ; 3.059      ;
; -6.169 ; switch[2][0] ; wav[3][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.064     ; 3.058      ;
; -6.168 ; switch[4][3] ; wav[1][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.068     ; 3.053      ;
; -6.167 ; switch[4][3] ; wav[0][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.068     ; 3.052      ;
; -6.164 ; switch[1][3] ; wav[2][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.042     ; 3.075      ;
; -6.163 ; switch[1][3] ; wav[3][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.042     ; 3.074      ;
; -6.150 ; switch[4][3] ; wav[0][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.045     ; 3.058      ;
; -6.124 ; switch[3][4] ; wav[0][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.038     ; 3.039      ;
; -6.121 ; switch[3][4] ; wav[1][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.038     ; 3.036      ;
; -6.058 ; switch[3][0] ; wav[3][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.065     ; 2.946      ;
; -6.047 ; switch[1][0] ; wav[3][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.088     ; 2.912      ;
; -6.033 ; switch[2][1] ; wav[3][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.083     ; 2.903      ;
; -6.008 ; switch[3][4] ; wav[1][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.068     ; 2.893      ;
; -6.007 ; switch[3][4] ; wav[0][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.068     ; 2.892      ;
; -5.990 ; switch[3][4] ; wav[0][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.045     ; 2.898      ;
; -5.978 ; switch[1][2] ; wav[3][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.065     ; 2.866      ;
; -5.971 ; switch[0][0] ; wav[0][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.053     ; 2.871      ;
; -5.960 ; switch[3][3] ; wav[0][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.038     ; 2.875      ;
; -5.957 ; switch[3][3] ; wav[1][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.038     ; 2.872      ;
; -5.948 ; switch[0][1] ; wav[0][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.053     ; 2.848      ;
; -5.945 ; switch[0][0] ; wav[2][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.083     ; 2.815      ;
; -5.942 ; switch[0][0] ; wav[3][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.083     ; 2.812      ;
; -5.942 ; switch[1][0] ; wav[2][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.065     ; 2.830      ;
; -5.941 ; switch[1][0] ; wav[3][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.065     ; 2.829      ;
; -5.940 ; switch[1][1] ; wav[3][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.088     ; 2.805      ;
; -5.938 ; switch[1][0] ; wav[1][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.058     ; 2.833      ;
; -5.927 ; switch[2][0] ; wav[2][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.064     ; 2.816      ;
; -5.915 ; switch[1][2] ; wav[2][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.042     ; 2.826      ;
; -5.914 ; switch[1][3] ; wav[0][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.065     ; 2.802      ;
; -5.914 ; switch[1][2] ; wav[3][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.042     ; 2.825      ;
; -5.906 ; switch[3][0] ; wav[3][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.065     ; 2.794      ;
; -5.890 ; switch[2][1] ; wav[2][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.060     ; 2.783      ;
; -5.890 ; switch[3][2] ; wav[0][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.042     ; 2.801      ;
; -5.889 ; switch[0][0] ; wav[0][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.053     ; 2.789      ;
; -5.888 ; switch[2][1] ; wav[3][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.060     ; 2.781      ;
; -5.878 ; switch[3][2] ; wav[1][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.065     ; 2.766      ;
; -5.876 ; switch[3][2] ; wav[0][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.065     ; 2.764      ;
; -5.866 ; switch[0][1] ; wav[0][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.053     ; 2.766      ;
; -5.844 ; switch[3][3] ; wav[1][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.068     ; 2.729      ;
; -5.843 ; switch[3][3] ; wav[0][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.068     ; 2.728      ;
; -5.842 ; switch[1][1] ; wav[0][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.088     ; 2.707      ;
; -5.831 ; switch[1][1] ; wav[1][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.058     ; 2.726      ;
; -5.826 ; switch[0][2] ; wav[3][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.087     ; 2.692      ;
; -5.826 ; switch[3][3] ; wav[0][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.045     ; 2.734      ;
; -5.813 ; switch[0][0] ; wav[3][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.083     ; 2.683      ;
; -5.813 ; switch[1][1] ; wav[2][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.065     ; 2.701      ;
; -5.812 ; switch[1][0] ; wav[1][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.058     ; 2.707      ;
; -5.812 ; switch[1][1] ; wav[3][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.065     ; 2.700      ;
; -5.802 ; switch[0][1] ; wav[3][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.083     ; 2.672      ;
; -5.799 ; switch[1][2] ; wav[0][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.065     ; 2.687      ;
; -5.779 ; switch[2][1] ; wav[1][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.083     ; 2.649      ;
; -5.777 ; switch[2][1] ; wav[0][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.083     ; 2.647      ;
; -5.772 ; switch[1][4] ; wav[0][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.068     ; 2.657      ;
; -5.765 ; switch[4][3] ; wav[1][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.068     ; 2.650      ;
; -5.763 ; switch[0][2] ; wav[2][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.064     ; 2.652      ;
; -5.762 ; switch[0][2] ; wav[3][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.064     ; 2.651      ;
; -5.756 ; switch[1][0] ; wav[3][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.065     ; 2.644      ;
; -5.755 ; switch[4][3] ; wav[3][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.045     ; 2.663      ;
; -5.730 ; switch[3][2] ; wav[3][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.042     ; 2.641      ;
; -5.724 ; switch[3][4] ; wav[1][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.038     ; 2.639      ;
; -5.720 ; switch[4][3] ; wav[2][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.068     ; 2.605      ;
; -5.716 ; switch[2][4] ; wav[0][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.038     ; 2.631      ;
; -5.713 ; switch[2][4] ; wav[1][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.038     ; 2.628      ;
; -5.705 ; switch[1][1] ; wav[1][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.058     ; 2.600      ;
; -5.704 ; switch[0][0] ; wav[1][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.053     ; 2.604      ;
; -5.703 ; switch[2][0] ; wav[2][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.087     ; 2.569      ;
; -5.700 ; switch[0][0] ; wav[1][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.083     ; 2.570      ;
; -5.700 ; switch[2][0] ; wav[3][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.087     ; 2.566      ;
; -5.699 ; switch[1][0] ; wav[2][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.065     ; 2.587      ;
; -5.693 ; switch[0][1] ; wav[1][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.053     ; 2.593      ;
; -5.692 ; switch[2][2] ; wav[3][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.083     ; 2.562      ;
; -5.676 ; switch[3][3] ; wav[3][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.045     ; 2.584      ;
; -5.672 ; switch[1][2] ; wav[2][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.042     ; 2.583      ;
; -5.670 ; switch[0][0] ; wav[2][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.060     ; 2.563      ;
; -5.668 ; switch[0][0] ; wav[3][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.060     ; 2.561      ;
; -5.659 ; switch[0][1] ; wav[2][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.060     ; 2.552      ;
; -5.657 ; switch[0][1] ; wav[3][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.060     ; 2.550      ;
; -5.654 ; switch[1][0] ; wav[2][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.088     ; 2.519      ;
; -5.649 ; switch[1][1] ; wav[3][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.065     ; 2.537      ;
; -5.644 ; switch[0][3] ; wav[2][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.041     ; 2.556      ;
; -5.643 ; switch[0][3] ; wav[3][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.041     ; 2.555      ;
; -5.626 ; switch[2][1] ; wav[2][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.060     ; 2.519      ;
; -5.624 ; switch[4][2] ; wav[3][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.068     ; 2.509      ;
; -5.608 ; switch[1][0] ; wav[2][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.088     ; 2.473      ;
; -5.605 ; switch[1][0] ; wav[3][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.088     ; 2.470      ;
; -5.605 ; switch[3][4] ; wav[1][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.068     ; 2.490      ;
; -5.600 ; switch[2][4] ; wav[1][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.068     ; 2.485      ;
; -5.599 ; switch[2][4] ; wav[0][0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.068     ; 2.484      ;
; -5.599 ; switch[3][4] ; wav[2][3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.045     ; 2.507      ;
; -5.582 ; switch[2][4] ; wav[0][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.045     ; 2.490      ;
; -5.578 ; switch[2][3] ; wav[0][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.038     ; 2.493      ;
; -5.578 ; switch[0][0] ; wav[1][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.053     ; 2.478      ;
; -5.575 ; switch[2][3] ; wav[1][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.038     ; 2.490      ;
; -5.574 ; switch[3][1] ; wav[3][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.064     ; 2.463      ;
; -5.570 ; switch[1][1] ; wav[2][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.065     ; 2.458      ;
; -5.567 ; switch[0][1] ; wav[1][2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.053     ; 2.467      ;
; -5.563 ; switch[1][0] ; wav[1][1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -3.088     ; 2.428      ;
+--------+--------------+-----------+-------------------------------+--------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'my_uart_rx:Umy_uart_rx|rx_rdy'                                                                                       ;
+--------+----------------+----------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -4.041 ; databag[1][4]  ; switch[1][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.069     ; 4.974      ;
; -4.037 ; databag[1][4]  ; switch[3][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.069     ; 4.970      ;
; -4.024 ; databag[1][4]  ; switch[3][3]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.069     ; 4.957      ;
; -4.023 ; databag[1][4]  ; switch[0][0]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.055     ; 4.970      ;
; -4.021 ; databag[1][4]  ; switch[2][1]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.055     ; 4.968      ;
; -4.020 ; databag[1][4]  ; switch[0][1]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.055     ; 4.967      ;
; -4.016 ; databag[1][4]  ; switch[2][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.055     ; 4.963      ;
; -4.007 ; databag[1][4]  ; switch[4][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.069     ; 4.940      ;
; -4.007 ; databag[1][4]  ; switch[4][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.069     ; 4.940      ;
; -4.005 ; databag[1][4]  ; switch[4][1]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.069     ; 4.938      ;
; -4.003 ; databag[1][4]  ; switch[4][3]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.069     ; 4.936      ;
; -3.943 ; databag[1][4]  ; switch[0][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.051     ; 4.894      ;
; -3.942 ; databag[1][4]  ; switch[2][0]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.051     ; 4.893      ;
; -3.900 ; databag[1][4]  ; switch[0][3]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.073     ; 4.829      ;
; -3.883 ; databag[1][4]  ; switch[1][1]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.050     ; 4.835      ;
; -3.882 ; databag[1][4]  ; switch[3][0]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.050     ; 4.834      ;
; -3.881 ; databag[1][4]  ; switch[1][0]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.050     ; 4.833      ;
; -3.867 ; databag[1][3]  ; switch[3][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.068     ; 4.801      ;
; -3.862 ; databag[1][5]  ; switch[3][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.068     ; 4.796      ;
; -3.852 ; databag[1][4]  ; switch[2][3]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.069     ; 4.785      ;
; -3.849 ; databag[1][4]  ; switch[2][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.069     ; 4.782      ;
; -3.849 ; databag[1][3]  ; switch[1][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.068     ; 4.783      ;
; -3.848 ; direction_y[1] ; switch[4][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.068     ; 4.782      ;
; -3.844 ; databag[1][5]  ; switch[1][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.068     ; 4.778      ;
; -3.819 ; databag[1][3]  ; switch[4][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.068     ; 4.753      ;
; -3.814 ; databag[1][5]  ; switch[4][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.068     ; 4.748      ;
; -3.735 ; databag[1][4]  ; direction_x[3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.069     ; 4.668      ;
; -3.728 ; databag[1][1]  ; switch[4][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.069     ; 4.661      ;
; -3.712 ; databag[1][3]  ; switch[3][3]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.068     ; 4.646      ;
; -3.709 ; databag[1][3]  ; switch[4][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.068     ; 4.643      ;
; -3.707 ; databag[1][1]  ; switch[3][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.069     ; 4.640      ;
; -3.707 ; databag[1][5]  ; switch[3][3]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.068     ; 4.641      ;
; -3.704 ; databag[1][5]  ; switch[4][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.068     ; 4.638      ;
; -3.703 ; databag[1][3]  ; switch[2][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.068     ; 4.637      ;
; -3.702 ; databag[1][3]  ; switch[0][0]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.054     ; 4.650      ;
; -3.698 ; databag[1][5]  ; switch[2][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.068     ; 4.632      ;
; -3.697 ; databag[1][5]  ; switch[0][0]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.054     ; 4.645      ;
; -3.690 ; databag[1][3]  ; switch[2][1]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.054     ; 4.638      ;
; -3.689 ; databag[1][3]  ; switch[0][1]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.054     ; 4.637      ;
; -3.689 ; databag[1][1]  ; switch[1][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.069     ; 4.622      ;
; -3.685 ; databag[1][3]  ; switch[2][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.054     ; 4.633      ;
; -3.685 ; databag[1][5]  ; switch[2][1]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.054     ; 4.633      ;
; -3.684 ; databag[1][5]  ; switch[0][1]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.054     ; 4.632      ;
; -3.680 ; databag[1][5]  ; switch[2][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.054     ; 4.628      ;
; -3.674 ; databag[1][3]  ; switch[4][1]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.068     ; 4.608      ;
; -3.672 ; databag[1][3]  ; switch[4][3]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.068     ; 4.606      ;
; -3.669 ; databag[1][5]  ; switch[4][1]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.068     ; 4.603      ;
; -3.667 ; databag[1][5]  ; switch[4][3]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.068     ; 4.601      ;
; -3.644 ; direction_y[1] ; switch[0][0]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.054     ; 4.592      ;
; -3.624 ; databag[1][4]  ; switch[3][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.072     ; 4.554      ;
; -3.620 ; databag[1][0]  ; switch[4][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.069     ; 4.553      ;
; -3.612 ; databag[1][3]  ; switch[0][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.050     ; 4.564      ;
; -3.611 ; databag[1][3]  ; switch[2][0]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.050     ; 4.563      ;
; -3.607 ; direction_y[1] ; switch[2][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.054     ; 4.555      ;
; -3.607 ; databag[1][5]  ; switch[0][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.050     ; 4.559      ;
; -3.606 ; direction_y[1] ; switch[2][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.068     ; 4.540      ;
; -3.606 ; databag[1][5]  ; switch[2][0]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.050     ; 4.558      ;
; -3.599 ; databag[1][0]  ; switch[3][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.069     ; 4.532      ;
; -3.596 ; databag[1][4]  ; switch[1][3]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.072     ; 4.526      ;
; -3.595 ; databag[1][4]  ; switch[1][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.072     ; 4.525      ;
; -3.593 ; databag[1][3]  ; switch[1][1]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.049     ; 4.546      ;
; -3.593 ; databag[1][6]  ; switch[3][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.068     ; 4.527      ;
; -3.590 ; direction_y[1] ; switch[4][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.068     ; 4.524      ;
; -3.588 ; databag[1][5]  ; switch[1][1]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.049     ; 4.541      ;
; -3.581 ; databag[1][0]  ; switch[1][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.069     ; 4.514      ;
; -3.578 ; databag[1][4]  ; switch[3][1]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.073     ; 4.507      ;
; -3.575 ; databag[1][6]  ; switch[1][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.068     ; 4.509      ;
; -3.572 ; databag[1][1]  ; switch[3][3]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.069     ; 4.505      ;
; -3.571 ; databag[1][1]  ; switch[0][0]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.055     ; 4.518      ;
; -3.570 ; databag[1][3]  ; switch[3][0]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.049     ; 4.523      ;
; -3.569 ; databag[1][1]  ; switch[2][1]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.055     ; 4.516      ;
; -3.569 ; databag[1][3]  ; switch[0][3]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.072     ; 4.499      ;
; -3.569 ; databag[1][3]  ; switch[1][0]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.049     ; 4.522      ;
; -3.568 ; databag[1][1]  ; switch[0][1]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.055     ; 4.515      ;
; -3.567 ; databag[1][7]  ; switch[3][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.068     ; 4.501      ;
; -3.565 ; databag[1][5]  ; switch[3][0]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.049     ; 4.518      ;
; -3.564 ; databag[1][1]  ; switch[2][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.055     ; 4.511      ;
; -3.564 ; databag[1][5]  ; switch[0][3]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.072     ; 4.494      ;
; -3.564 ; databag[1][5]  ; switch[1][0]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.049     ; 4.517      ;
; -3.555 ; databag[1][1]  ; switch[4][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.069     ; 4.488      ;
; -3.553 ; databag[1][1]  ; switch[4][1]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.069     ; 4.486      ;
; -3.551 ; databag[1][1]  ; switch[4][3]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.069     ; 4.484      ;
; -3.549 ; databag[1][7]  ; switch[1][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.068     ; 4.483      ;
; -3.543 ; databag[1][1]  ; switch[2][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.069     ; 4.476      ;
; -3.537 ; databag[1][6]  ; switch[4][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.068     ; 4.471      ;
; -3.529 ; direction_y[1] ; switch[3][3]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.068     ; 4.463      ;
; -3.526 ; direction_y[1] ; switch[3][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.071     ; 4.457      ;
; -3.526 ; direction_y[1] ; switch[1][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.071     ; 4.457      ;
; -3.523 ; direction_y[0] ; switch[4][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.068     ; 4.457      ;
; -3.521 ; databag[1][3]  ; switch[2][3]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.068     ; 4.455      ;
; -3.516 ; databag[1][5]  ; switch[2][3]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.068     ; 4.450      ;
; -3.500 ; databag[1][7]  ; switch[4][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.068     ; 4.434      ;
; -3.497 ; databag[1][3]  ; switch[3][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.071     ; 4.428      ;
; -3.497 ; databag[1][3]  ; switch[1][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.071     ; 4.428      ;
; -3.496 ; databag[1][2]  ; switch[3][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.069     ; 4.429      ;
; -3.492 ; databag[1][5]  ; switch[3][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.071     ; 4.423      ;
; -3.492 ; databag[1][5]  ; switch[1][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.071     ; 4.423      ;
; -3.491 ; databag[1][1]  ; switch[0][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.051     ; 4.442      ;
; -3.490 ; databag[1][1]  ; switch[2][0]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.051     ; 4.441      ;
; -3.478 ; databag[1][2]  ; switch[1][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.069     ; 4.411      ;
+--------+----------------+----------------+-------------------------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                   ;
+--------+---------------------------------+-----------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                           ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-----------------------------------+-------------------------------+-------------+--------------+------------+------------+
; 0.058  ; my_uart_rx:Umy_uart_rx|rx_rdy   ; my_uart_tx:Umy_uart_tx|tx_data[5] ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 0.500        ; 2.320      ; 2.994      ;
; 0.058  ; my_uart_rx:Umy_uart_rx|rx_rdy   ; my_uart_tx:Umy_uart_tx|tx_data[6] ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 0.500        ; 2.320      ; 2.994      ;
; 0.058  ; my_uart_rx:Umy_uart_rx|rx_rdy   ; my_uart_tx:Umy_uart_tx|tx_data[3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 0.500        ; 2.320      ; 2.994      ;
; 0.058  ; my_uart_rx:Umy_uart_rx|rx_rdy   ; my_uart_tx:Umy_uart_tx|tx_data[1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 0.500        ; 2.320      ; 2.994      ;
; 0.058  ; my_uart_rx:Umy_uart_rx|rx_rdy   ; my_uart_tx:Umy_uart_tx|tx_data[0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 0.500        ; 2.320      ; 2.994      ;
; 0.058  ; my_uart_rx:Umy_uart_rx|rx_rdy   ; my_uart_tx:Umy_uart_tx|tx_data[2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 0.500        ; 2.320      ; 2.994      ;
; 0.058  ; my_uart_rx:Umy_uart_rx|rx_rdy   ; my_uart_tx:Umy_uart_tx|tx_data[7] ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 0.500        ; 2.320      ; 2.994      ;
; 0.132  ; my_uart_rx:Umy_uart_rx|rx_rdy   ; my_uart_tx:Umy_uart_tx|tx_data[4] ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 0.500        ; 2.319      ; 2.919      ;
; 0.195  ; my_uart_rx:Umy_uart_rx|rx_rdy   ; my_uart_tx:Umy_uart_tx|bps_start  ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 0.500        ; 2.318      ; 2.855      ;
; 0.287  ; my_uart_rx:Umy_uart_rx|rx_rdy   ; my_uart_tx:Umy_uart_tx|tx_data[5] ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 1.000        ; 2.320      ; 3.265      ;
; 0.287  ; my_uart_rx:Umy_uart_rx|rx_rdy   ; my_uart_tx:Umy_uart_tx|tx_data[6] ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 1.000        ; 2.320      ; 3.265      ;
; 0.287  ; my_uart_rx:Umy_uart_rx|rx_rdy   ; my_uart_tx:Umy_uart_tx|tx_data[3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 1.000        ; 2.320      ; 3.265      ;
; 0.287  ; my_uart_rx:Umy_uart_rx|rx_rdy   ; my_uart_tx:Umy_uart_tx|tx_data[1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 1.000        ; 2.320      ; 3.265      ;
; 0.287  ; my_uart_rx:Umy_uart_rx|rx_rdy   ; my_uart_tx:Umy_uart_tx|tx_data[0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 1.000        ; 2.320      ; 3.265      ;
; 0.287  ; my_uart_rx:Umy_uart_rx|rx_rdy   ; my_uart_tx:Umy_uart_tx|tx_data[2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 1.000        ; 2.320      ; 3.265      ;
; 0.287  ; my_uart_rx:Umy_uart_rx|rx_rdy   ; my_uart_tx:Umy_uart_tx|tx_data[7] ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 1.000        ; 2.320      ; 3.265      ;
; 0.294  ; my_uart_rx:Umy_uart_rx|rx_rdy   ; my_uart_tx:Umy_uart_tx|bps_start  ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 1.000        ; 2.318      ; 3.256      ;
; 0.362  ; my_uart_rx:Umy_uart_rx|rx_rdy   ; my_uart_tx:Umy_uart_tx|tx_data[4] ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 1.000        ; 2.319      ; 3.189      ;
; 0.365  ; my_uart_rx:Umy_uart_rx|rx_rdy   ; my_uart_rx:Umy_uart_rx|rx_rdy     ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 0.500        ; 2.320      ; 2.687      ;
; 0.535  ; my_uart_rx:Umy_uart_rx|rx_rdy   ; my_uart_rx:Umy_uart_rx|rx_rdy     ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 1.000        ; 2.320      ; 3.017      ;
; 15.898 ; my_uart_tx:Umy_uart_tx|num[0]   ; my_uart_tx:Umy_uart_tx|uart_tx_r  ; clk                           ; clk         ; 20.000       ; -0.073     ; 4.031      ;
; 15.919 ; my_uart_rx:Umy_uart_rx|num[3]   ; my_uart_rx:Umy_uart_rx|rx_data[3] ; clk                           ; clk         ; 20.000       ; -0.099     ; 3.984      ;
; 15.919 ; my_uart_rx:Umy_uart_rx|num[3]   ; my_uart_rx:Umy_uart_rx|rx_data[4] ; clk                           ; clk         ; 20.000       ; -0.099     ; 3.984      ;
; 15.919 ; my_uart_rx:Umy_uart_rx|num[3]   ; my_uart_rx:Umy_uart_rx|rx_data[5] ; clk                           ; clk         ; 20.000       ; -0.099     ; 3.984      ;
; 15.919 ; my_uart_rx:Umy_uart_rx|num[3]   ; my_uart_rx:Umy_uart_rx|rx_data[2] ; clk                           ; clk         ; 20.000       ; -0.099     ; 3.984      ;
; 15.919 ; my_uart_rx:Umy_uart_rx|num[3]   ; my_uart_rx:Umy_uart_rx|rx_data[7] ; clk                           ; clk         ; 20.000       ; -0.099     ; 3.984      ;
; 15.919 ; my_uart_rx:Umy_uart_rx|num[3]   ; my_uart_rx:Umy_uart_rx|rx_data[0] ; clk                           ; clk         ; 20.000       ; -0.099     ; 3.984      ;
; 15.919 ; my_uart_rx:Umy_uart_rx|num[3]   ; my_uart_rx:Umy_uart_rx|rx_data[1] ; clk                           ; clk         ; 20.000       ; -0.099     ; 3.984      ;
; 15.919 ; my_uart_rx:Umy_uart_rx|num[3]   ; my_uart_rx:Umy_uart_rx|rx_data[6] ; clk                           ; clk         ; 20.000       ; -0.099     ; 3.984      ;
; 16.045 ; my_uart_rx:Umy_uart_rx|num[1]   ; my_uart_rx:Umy_uart_rx|rx_data[3] ; clk                           ; clk         ; 20.000       ; -0.099     ; 3.858      ;
; 16.045 ; my_uart_rx:Umy_uart_rx|num[1]   ; my_uart_rx:Umy_uart_rx|rx_data[4] ; clk                           ; clk         ; 20.000       ; -0.099     ; 3.858      ;
; 16.045 ; my_uart_rx:Umy_uart_rx|num[1]   ; my_uart_rx:Umy_uart_rx|rx_data[5] ; clk                           ; clk         ; 20.000       ; -0.099     ; 3.858      ;
; 16.045 ; my_uart_rx:Umy_uart_rx|num[1]   ; my_uart_rx:Umy_uart_rx|rx_data[2] ; clk                           ; clk         ; 20.000       ; -0.099     ; 3.858      ;
; 16.045 ; my_uart_rx:Umy_uart_rx|num[1]   ; my_uart_rx:Umy_uart_rx|rx_data[7] ; clk                           ; clk         ; 20.000       ; -0.099     ; 3.858      ;
; 16.045 ; my_uart_rx:Umy_uart_rx|num[1]   ; my_uart_rx:Umy_uart_rx|rx_data[0] ; clk                           ; clk         ; 20.000       ; -0.099     ; 3.858      ;
; 16.045 ; my_uart_rx:Umy_uart_rx|num[1]   ; my_uart_rx:Umy_uart_rx|rx_data[1] ; clk                           ; clk         ; 20.000       ; -0.099     ; 3.858      ;
; 16.045 ; my_uart_rx:Umy_uart_rx|num[1]   ; my_uart_rx:Umy_uart_rx|rx_data[6] ; clk                           ; clk         ; 20.000       ; -0.099     ; 3.858      ;
; 16.159 ; speed_setting:Uspeed_rx|cnt[6]  ; speed_setting:Uspeed_rx|cnt[0]    ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.770      ;
; 16.159 ; speed_setting:Uspeed_rx|cnt[6]  ; speed_setting:Uspeed_rx|cnt[1]    ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.770      ;
; 16.159 ; speed_setting:Uspeed_rx|cnt[6]  ; speed_setting:Uspeed_rx|cnt[2]    ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.770      ;
; 16.159 ; speed_setting:Uspeed_rx|cnt[6]  ; speed_setting:Uspeed_rx|cnt[3]    ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.770      ;
; 16.159 ; speed_setting:Uspeed_rx|cnt[6]  ; speed_setting:Uspeed_rx|cnt[4]    ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.770      ;
; 16.159 ; speed_setting:Uspeed_rx|cnt[6]  ; speed_setting:Uspeed_rx|cnt[5]    ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.770      ;
; 16.159 ; speed_setting:Uspeed_rx|cnt[6]  ; speed_setting:Uspeed_rx|cnt[6]    ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.770      ;
; 16.159 ; speed_setting:Uspeed_rx|cnt[6]  ; speed_setting:Uspeed_rx|cnt[7]    ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.770      ;
; 16.159 ; speed_setting:Uspeed_rx|cnt[6]  ; speed_setting:Uspeed_rx|cnt[8]    ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.770      ;
; 16.159 ; speed_setting:Uspeed_rx|cnt[6]  ; speed_setting:Uspeed_rx|cnt[9]    ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.770      ;
; 16.159 ; speed_setting:Uspeed_rx|cnt[6]  ; speed_setting:Uspeed_rx|cnt[10]   ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.770      ;
; 16.159 ; speed_setting:Uspeed_rx|cnt[6]  ; speed_setting:Uspeed_rx|cnt[11]   ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.770      ;
; 16.159 ; speed_setting:Uspeed_rx|cnt[6]  ; speed_setting:Uspeed_rx|cnt[12]   ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.770      ;
; 16.159 ; speed_setting:Uspeed_rx|cnt[6]  ; speed_setting:Uspeed_rx|cnt[13]   ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.770      ;
; 16.159 ; speed_setting:Uspeed_rx|cnt[6]  ; speed_setting:Uspeed_rx|cnt[14]   ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.770      ;
; 16.159 ; speed_setting:Uspeed_rx|cnt[6]  ; speed_setting:Uspeed_rx|cnt[15]   ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.770      ;
; 16.168 ; my_uart_rx:Umy_uart_rx|num[2]   ; my_uart_rx:Umy_uart_rx|rx_data[3] ; clk                           ; clk         ; 20.000       ; -0.099     ; 3.735      ;
; 16.168 ; my_uart_rx:Umy_uart_rx|num[2]   ; my_uart_rx:Umy_uart_rx|rx_data[4] ; clk                           ; clk         ; 20.000       ; -0.099     ; 3.735      ;
; 16.168 ; my_uart_rx:Umy_uart_rx|num[2]   ; my_uart_rx:Umy_uart_rx|rx_data[5] ; clk                           ; clk         ; 20.000       ; -0.099     ; 3.735      ;
; 16.168 ; my_uart_rx:Umy_uart_rx|num[2]   ; my_uart_rx:Umy_uart_rx|rx_data[2] ; clk                           ; clk         ; 20.000       ; -0.099     ; 3.735      ;
; 16.168 ; my_uart_rx:Umy_uart_rx|num[2]   ; my_uart_rx:Umy_uart_rx|rx_data[7] ; clk                           ; clk         ; 20.000       ; -0.099     ; 3.735      ;
; 16.168 ; my_uart_rx:Umy_uart_rx|num[2]   ; my_uart_rx:Umy_uart_rx|rx_data[0] ; clk                           ; clk         ; 20.000       ; -0.099     ; 3.735      ;
; 16.168 ; my_uart_rx:Umy_uart_rx|num[2]   ; my_uart_rx:Umy_uart_rx|rx_data[1] ; clk                           ; clk         ; 20.000       ; -0.099     ; 3.735      ;
; 16.168 ; my_uart_rx:Umy_uart_rx|num[2]   ; my_uart_rx:Umy_uart_rx|rx_data[6] ; clk                           ; clk         ; 20.000       ; -0.099     ; 3.735      ;
; 16.175 ; speed_setting:Uspeed_tx|cnt[10] ; speed_setting:Uspeed_tx|cnt[0]    ; clk                           ; clk         ; 20.000       ; -0.074     ; 3.753      ;
; 16.175 ; speed_setting:Uspeed_tx|cnt[10] ; speed_setting:Uspeed_tx|cnt[1]    ; clk                           ; clk         ; 20.000       ; -0.074     ; 3.753      ;
; 16.175 ; speed_setting:Uspeed_tx|cnt[10] ; speed_setting:Uspeed_tx|cnt[2]    ; clk                           ; clk         ; 20.000       ; -0.074     ; 3.753      ;
; 16.175 ; speed_setting:Uspeed_tx|cnt[10] ; speed_setting:Uspeed_tx|cnt[3]    ; clk                           ; clk         ; 20.000       ; -0.074     ; 3.753      ;
; 16.175 ; speed_setting:Uspeed_tx|cnt[10] ; speed_setting:Uspeed_tx|cnt[4]    ; clk                           ; clk         ; 20.000       ; -0.074     ; 3.753      ;
; 16.175 ; speed_setting:Uspeed_tx|cnt[10] ; speed_setting:Uspeed_tx|cnt[5]    ; clk                           ; clk         ; 20.000       ; -0.074     ; 3.753      ;
; 16.175 ; speed_setting:Uspeed_tx|cnt[10] ; speed_setting:Uspeed_tx|cnt[6]    ; clk                           ; clk         ; 20.000       ; -0.074     ; 3.753      ;
; 16.175 ; speed_setting:Uspeed_tx|cnt[10] ; speed_setting:Uspeed_tx|cnt[7]    ; clk                           ; clk         ; 20.000       ; -0.074     ; 3.753      ;
; 16.175 ; speed_setting:Uspeed_tx|cnt[10] ; speed_setting:Uspeed_tx|cnt[8]    ; clk                           ; clk         ; 20.000       ; -0.074     ; 3.753      ;
; 16.175 ; speed_setting:Uspeed_tx|cnt[10] ; speed_setting:Uspeed_tx|cnt[9]    ; clk                           ; clk         ; 20.000       ; -0.074     ; 3.753      ;
; 16.175 ; speed_setting:Uspeed_tx|cnt[10] ; speed_setting:Uspeed_tx|cnt[10]   ; clk                           ; clk         ; 20.000       ; -0.074     ; 3.753      ;
; 16.175 ; speed_setting:Uspeed_tx|cnt[10] ; speed_setting:Uspeed_tx|cnt[11]   ; clk                           ; clk         ; 20.000       ; -0.074     ; 3.753      ;
; 16.175 ; speed_setting:Uspeed_tx|cnt[10] ; speed_setting:Uspeed_tx|cnt[12]   ; clk                           ; clk         ; 20.000       ; -0.074     ; 3.753      ;
; 16.175 ; speed_setting:Uspeed_tx|cnt[10] ; speed_setting:Uspeed_tx|cnt[13]   ; clk                           ; clk         ; 20.000       ; -0.074     ; 3.753      ;
; 16.175 ; speed_setting:Uspeed_tx|cnt[10] ; speed_setting:Uspeed_tx|cnt[14]   ; clk                           ; clk         ; 20.000       ; -0.074     ; 3.753      ;
; 16.175 ; speed_setting:Uspeed_tx|cnt[10] ; speed_setting:Uspeed_tx|cnt[15]   ; clk                           ; clk         ; 20.000       ; -0.074     ; 3.753      ;
; 16.214 ; speed_setting:Uspeed_rx|clk_bps ; my_uart_rx:Umy_uart_rx|rx_data[3] ; clk                           ; clk         ; 20.000       ; -0.099     ; 3.689      ;
; 16.214 ; speed_setting:Uspeed_rx|clk_bps ; my_uart_rx:Umy_uart_rx|rx_data[4] ; clk                           ; clk         ; 20.000       ; -0.099     ; 3.689      ;
; 16.214 ; speed_setting:Uspeed_rx|clk_bps ; my_uart_rx:Umy_uart_rx|rx_data[5] ; clk                           ; clk         ; 20.000       ; -0.099     ; 3.689      ;
; 16.214 ; speed_setting:Uspeed_rx|clk_bps ; my_uart_rx:Umy_uart_rx|rx_data[2] ; clk                           ; clk         ; 20.000       ; -0.099     ; 3.689      ;
; 16.214 ; speed_setting:Uspeed_rx|clk_bps ; my_uart_rx:Umy_uart_rx|rx_data[7] ; clk                           ; clk         ; 20.000       ; -0.099     ; 3.689      ;
; 16.214 ; speed_setting:Uspeed_rx|clk_bps ; my_uart_rx:Umy_uart_rx|rx_data[0] ; clk                           ; clk         ; 20.000       ; -0.099     ; 3.689      ;
; 16.214 ; speed_setting:Uspeed_rx|clk_bps ; my_uart_rx:Umy_uart_rx|rx_data[1] ; clk                           ; clk         ; 20.000       ; -0.099     ; 3.689      ;
; 16.214 ; speed_setting:Uspeed_rx|clk_bps ; my_uart_rx:Umy_uart_rx|rx_data[6] ; clk                           ; clk         ; 20.000       ; -0.099     ; 3.689      ;
; 16.224 ; speed_setting:Uspeed_rx|cnt[11] ; speed_setting:Uspeed_rx|cnt[0]    ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.705      ;
; 16.224 ; speed_setting:Uspeed_rx|cnt[11] ; speed_setting:Uspeed_rx|cnt[1]    ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.705      ;
; 16.224 ; speed_setting:Uspeed_rx|cnt[11] ; speed_setting:Uspeed_rx|cnt[2]    ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.705      ;
; 16.224 ; speed_setting:Uspeed_rx|cnt[11] ; speed_setting:Uspeed_rx|cnt[3]    ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.705      ;
; 16.224 ; speed_setting:Uspeed_rx|cnt[11] ; speed_setting:Uspeed_rx|cnt[4]    ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.705      ;
; 16.224 ; speed_setting:Uspeed_rx|cnt[11] ; speed_setting:Uspeed_rx|cnt[5]    ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.705      ;
; 16.224 ; speed_setting:Uspeed_rx|cnt[11] ; speed_setting:Uspeed_rx|cnt[6]    ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.705      ;
; 16.224 ; speed_setting:Uspeed_rx|cnt[11] ; speed_setting:Uspeed_rx|cnt[7]    ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.705      ;
; 16.224 ; speed_setting:Uspeed_rx|cnt[11] ; speed_setting:Uspeed_rx|cnt[8]    ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.705      ;
; 16.224 ; speed_setting:Uspeed_rx|cnt[11] ; speed_setting:Uspeed_rx|cnt[9]    ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.705      ;
; 16.224 ; speed_setting:Uspeed_rx|cnt[11] ; speed_setting:Uspeed_rx|cnt[10]   ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.705      ;
; 16.224 ; speed_setting:Uspeed_rx|cnt[11] ; speed_setting:Uspeed_rx|cnt[11]   ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.705      ;
; 16.224 ; speed_setting:Uspeed_rx|cnt[11] ; speed_setting:Uspeed_rx|cnt[12]   ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.705      ;
; 16.224 ; speed_setting:Uspeed_rx|cnt[11] ; speed_setting:Uspeed_rx|cnt[13]   ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.705      ;
; 16.224 ; speed_setting:Uspeed_rx|cnt[11] ; speed_setting:Uspeed_rx|cnt[14]   ; clk                           ; clk         ; 20.000       ; -0.073     ; 3.705      ;
+--------+---------------------------------+-----------------------------------+-------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                ;
+--------+----------------------------------------+----------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -0.047 ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 0.000        ; 2.406      ; 2.824      ;
; 0.126  ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; -0.500       ; 2.406      ; 2.497      ;
; 0.183  ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_tx:Umy_uart_tx|bps_start       ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 0.000        ; 2.404      ; 3.052      ;
; 0.330  ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_tx:Umy_uart_tx|tx_data[4]      ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 0.000        ; 2.405      ; 3.200      ;
; 0.344  ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_tx:Umy_uart_tx|bps_start       ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; -0.500       ; 2.404      ; 2.713      ;
; 0.401  ; my_uart_rx:Umy_uart_rx|num[1]          ; my_uart_rx:Umy_uart_rx|num[1]          ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; my_uart_rx:Umy_uart_rx|num[2]          ; my_uart_rx:Umy_uart_rx|num[2]          ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; my_uart_rx:Umy_uart_rx|num[3]          ; my_uart_rx:Umy_uart_rx|num[3]          ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; my_uart_rx:Umy_uart_rx|num[0]          ; my_uart_rx:Umy_uart_rx|num[0]          ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; my_uart_rx:Umy_uart_rx|bps_start       ; my_uart_rx:Umy_uart_rx|bps_start       ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; my_uart_rx:Umy_uart_rx|rx_temp_data[3] ; my_uart_rx:Umy_uart_rx|rx_temp_data[3] ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; my_uart_rx:Umy_uart_rx|rx_temp_data[4] ; my_uart_rx:Umy_uart_rx|rx_temp_data[4] ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; my_uart_rx:Umy_uart_rx|rx_temp_data[5] ; my_uart_rx:Umy_uart_rx|rx_temp_data[5] ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; my_uart_rx:Umy_uart_rx|rx_temp_data[2] ; my_uart_rx:Umy_uart_rx|rx_temp_data[2] ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; my_uart_rx:Umy_uart_rx|rx_temp_data[7] ; my_uart_rx:Umy_uart_rx|rx_temp_data[7] ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; my_uart_rx:Umy_uart_rx|rx_temp_data[0] ; my_uart_rx:Umy_uart_rx|rx_temp_data[0] ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; my_uart_rx:Umy_uart_rx|rx_temp_data[1] ; my_uart_rx:Umy_uart_rx|rx_temp_data[1] ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; my_uart_rx:Umy_uart_rx|rx_temp_data[6] ; my_uart_rx:Umy_uart_rx|rx_temp_data[6] ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; my_uart_tx:Umy_uart_tx|num[0]          ; my_uart_tx:Umy_uart_tx|num[0]          ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; my_uart_tx:Umy_uart_tx|num[1]          ; my_uart_tx:Umy_uart_tx|num[1]          ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; my_uart_tx:Umy_uart_tx|num[2]          ; my_uart_tx:Umy_uart_tx|num[2]          ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; my_uart_tx:Umy_uart_tx|num[3]          ; my_uart_tx:Umy_uart_tx|num[3]          ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; my_uart_tx:Umy_uart_tx|bps_start       ; my_uart_tx:Umy_uart_tx|bps_start       ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.402  ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_tx:Umy_uart_tx|tx_data[5]      ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 0.000        ; 2.406      ; 3.273      ;
; 0.402  ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_tx:Umy_uart_tx|tx_data[6]      ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 0.000        ; 2.406      ; 3.273      ;
; 0.402  ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_tx:Umy_uart_tx|tx_data[3]      ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 0.000        ; 2.406      ; 3.273      ;
; 0.402  ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_tx:Umy_uart_tx|tx_data[1]      ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 0.000        ; 2.406      ; 3.273      ;
; 0.402  ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_tx:Umy_uart_tx|tx_data[0]      ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 0.000        ; 2.406      ; 3.273      ;
; 0.402  ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_tx:Umy_uart_tx|tx_data[2]      ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 0.000        ; 2.406      ; 3.273      ;
; 0.402  ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_tx:Umy_uart_tx|tx_data[7]      ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 0.000        ; 2.406      ; 3.273      ;
; 0.479  ; my_uart_rx:Umy_uart_rx|uart_rx1        ; my_uart_rx:Umy_uart_rx|uart_rx2        ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.747      ;
; 0.480  ; my_uart_rx:Umy_uart_rx|uart_rx0        ; my_uart_rx:Umy_uart_rx|uart_rx1        ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.748      ;
; 0.480  ; my_uart_tx:Umy_uart_tx|bps_start       ; my_uart_tx:Umy_uart_tx|num[0]          ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.748      ;
; 0.506  ; my_uart_rx:Umy_uart_rx|bps_start       ; my_uart_rx:Umy_uart_rx|num[0]          ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.774      ;
; 0.525  ; my_uart_rx:Umy_uart_rx|num[0]          ; my_uart_rx:Umy_uart_rx|num[1]          ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.793      ;
; 0.526  ; my_uart_rx:Umy_uart_rx|num[0]          ; my_uart_rx:Umy_uart_rx|bps_start       ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.794      ;
; 0.572  ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_tx:Umy_uart_tx|tx_data[4]      ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; -0.500       ; 2.405      ; 2.942      ;
; 0.643  ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_tx:Umy_uart_tx|tx_data[5]      ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; -0.500       ; 2.406      ; 3.014      ;
; 0.643  ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_tx:Umy_uart_tx|tx_data[6]      ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; -0.500       ; 2.406      ; 3.014      ;
; 0.643  ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_tx:Umy_uart_tx|tx_data[3]      ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; -0.500       ; 2.406      ; 3.014      ;
; 0.643  ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_tx:Umy_uart_tx|tx_data[1]      ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; -0.500       ; 2.406      ; 3.014      ;
; 0.643  ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_tx:Umy_uart_tx|tx_data[0]      ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; -0.500       ; 2.406      ; 3.014      ;
; 0.643  ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_tx:Umy_uart_tx|tx_data[2]      ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; -0.500       ; 2.406      ; 3.014      ;
; 0.643  ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_tx:Umy_uart_tx|tx_data[7]      ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; -0.500       ; 2.406      ; 3.014      ;
; 0.655  ; my_uart_rx:Umy_uart_rx|uart_rx2        ; my_uart_rx:Umy_uart_rx|uart_rx3        ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.923      ;
; 0.704  ; speed_setting:Uspeed_tx|cnt[3]         ; speed_setting:Uspeed_tx|cnt[3]         ; clk                           ; clk         ; 0.000        ; 0.074      ; 0.973      ;
; 0.704  ; speed_setting:Uspeed_tx|cnt[5]         ; speed_setting:Uspeed_tx|cnt[5]         ; clk                           ; clk         ; 0.000        ; 0.074      ; 0.973      ;
; 0.704  ; speed_setting:Uspeed_tx|cnt[13]        ; speed_setting:Uspeed_tx|cnt[13]        ; clk                           ; clk         ; 0.000        ; 0.074      ; 0.973      ;
; 0.705  ; speed_setting:Uspeed_rx|cnt[3]         ; speed_setting:Uspeed_rx|cnt[3]         ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705  ; speed_setting:Uspeed_rx|cnt[5]         ; speed_setting:Uspeed_rx|cnt[5]         ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705  ; speed_setting:Uspeed_rx|cnt[13]        ; speed_setting:Uspeed_rx|cnt[13]        ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.705  ; speed_setting:Uspeed_tx|cnt[1]         ; speed_setting:Uspeed_tx|cnt[1]         ; clk                           ; clk         ; 0.000        ; 0.074      ; 0.974      ;
; 0.705  ; speed_setting:Uspeed_tx|cnt[11]        ; speed_setting:Uspeed_tx|cnt[11]        ; clk                           ; clk         ; 0.000        ; 0.074      ; 0.974      ;
; 0.706  ; speed_setting:Uspeed_rx|cnt[1]         ; speed_setting:Uspeed_rx|cnt[1]         ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.706  ; speed_setting:Uspeed_rx|cnt[11]        ; speed_setting:Uspeed_rx|cnt[11]        ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.974      ;
; 0.706  ; speed_setting:Uspeed_tx|cnt[6]         ; speed_setting:Uspeed_tx|cnt[6]         ; clk                           ; clk         ; 0.000        ; 0.074      ; 0.975      ;
; 0.706  ; speed_setting:Uspeed_tx|cnt[15]        ; speed_setting:Uspeed_tx|cnt[15]        ; clk                           ; clk         ; 0.000        ; 0.074      ; 0.975      ;
; 0.707  ; speed_setting:Uspeed_rx|cnt[6]         ; speed_setting:Uspeed_rx|cnt[6]         ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707  ; speed_setting:Uspeed_rx|cnt[15]        ; speed_setting:Uspeed_rx|cnt[15]        ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.975      ;
; 0.707  ; speed_setting:Uspeed_tx|cnt[7]         ; speed_setting:Uspeed_tx|cnt[7]         ; clk                           ; clk         ; 0.000        ; 0.074      ; 0.976      ;
; 0.707  ; speed_setting:Uspeed_tx|cnt[9]         ; speed_setting:Uspeed_tx|cnt[9]         ; clk                           ; clk         ; 0.000        ; 0.074      ; 0.976      ;
; 0.708  ; speed_setting:Uspeed_rx|cnt[7]         ; speed_setting:Uspeed_rx|cnt[7]         ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.708  ; speed_setting:Uspeed_rx|cnt[9]         ; speed_setting:Uspeed_rx|cnt[9]         ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.976      ;
; 0.709  ; speed_setting:Uspeed_tx|cnt[2]         ; speed_setting:Uspeed_tx|cnt[2]         ; clk                           ; clk         ; 0.000        ; 0.074      ; 0.978      ;
; 0.710  ; speed_setting:Uspeed_rx|cnt[2]         ; speed_setting:Uspeed_rx|cnt[2]         ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.978      ;
; 0.710  ; speed_setting:Uspeed_tx|cnt[4]         ; speed_setting:Uspeed_tx|cnt[4]         ; clk                           ; clk         ; 0.000        ; 0.074      ; 0.979      ;
; 0.710  ; speed_setting:Uspeed_tx|cnt[10]        ; speed_setting:Uspeed_tx|cnt[10]        ; clk                           ; clk         ; 0.000        ; 0.074      ; 0.979      ;
; 0.710  ; speed_setting:Uspeed_tx|cnt[12]        ; speed_setting:Uspeed_tx|cnt[12]        ; clk                           ; clk         ; 0.000        ; 0.074      ; 0.979      ;
; 0.710  ; speed_setting:Uspeed_tx|cnt[14]        ; speed_setting:Uspeed_tx|cnt[14]        ; clk                           ; clk         ; 0.000        ; 0.074      ; 0.979      ;
; 0.711  ; speed_setting:Uspeed_rx|cnt[4]         ; speed_setting:Uspeed_rx|cnt[4]         ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711  ; speed_setting:Uspeed_rx|cnt[10]        ; speed_setting:Uspeed_rx|cnt[10]        ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711  ; speed_setting:Uspeed_rx|cnt[12]        ; speed_setting:Uspeed_rx|cnt[12]        ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711  ; speed_setting:Uspeed_rx|cnt[14]        ; speed_setting:Uspeed_rx|cnt[14]        ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.979      ;
; 0.711  ; speed_setting:Uspeed_tx|cnt[8]         ; speed_setting:Uspeed_tx|cnt[8]         ; clk                           ; clk         ; 0.000        ; 0.074      ; 0.980      ;
; 0.712  ; speed_setting:Uspeed_rx|cnt[8]         ; speed_setting:Uspeed_rx|cnt[8]         ; clk                           ; clk         ; 0.000        ; 0.073      ; 0.980      ;
; 0.732  ; speed_setting:Uspeed_tx|cnt[0]         ; speed_setting:Uspeed_tx|cnt[0]         ; clk                           ; clk         ; 0.000        ; 0.074      ; 1.001      ;
; 0.733  ; speed_setting:Uspeed_rx|cnt[0]         ; speed_setting:Uspeed_rx|cnt[0]         ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.001      ;
; 0.840  ; my_uart_tx:Umy_uart_tx|num[1]          ; my_uart_tx:Umy_uart_tx|num[2]          ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.108      ;
; 0.841  ; my_uart_tx:Umy_uart_tx|num[1]          ; my_uart_tx:Umy_uart_tx|num[3]          ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.109      ;
; 0.878  ; my_uart_rx:Umy_uart_rx|bps_start       ; my_uart_rx:Umy_uart_rx|rx_temp_data[7] ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.146      ;
; 0.906  ; my_uart_tx:Umy_uart_tx|num[0]          ; my_uart_tx:Umy_uart_tx|num[1]          ; clk                           ; clk         ; 0.000        ; 0.075      ; 1.176      ;
; 0.958  ; my_uart_rx:Umy_uart_rx|num[1]          ; my_uart_rx:Umy_uart_rx|num[2]          ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.226      ;
; 0.993  ; my_uart_rx:Umy_uart_rx|num[0]          ; my_uart_rx:Umy_uart_rx|num[3]          ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.261      ;
; 1.019  ; speed_setting:Uspeed_rx|cnt[15]        ; speed_setting:Uspeed_rx|clk_bps        ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.287      ;
; 1.025  ; speed_setting:Uspeed_tx|cnt[6]         ; speed_setting:Uspeed_tx|cnt[7]         ; clk                           ; clk         ; 0.000        ; 0.074      ; 1.294      ;
; 1.026  ; speed_setting:Uspeed_tx|cnt[0]         ; speed_setting:Uspeed_tx|cnt[1]         ; clk                           ; clk         ; 0.000        ; 0.074      ; 1.295      ;
; 1.026  ; speed_setting:Uspeed_tx|cnt[5]         ; speed_setting:Uspeed_tx|cnt[6]         ; clk                           ; clk         ; 0.000        ; 0.074      ; 1.295      ;
; 1.026  ; speed_setting:Uspeed_tx|cnt[3]         ; speed_setting:Uspeed_tx|cnt[4]         ; clk                           ; clk         ; 0.000        ; 0.074      ; 1.295      ;
; 1.026  ; speed_setting:Uspeed_tx|cnt[13]        ; speed_setting:Uspeed_tx|cnt[14]        ; clk                           ; clk         ; 0.000        ; 0.074      ; 1.295      ;
; 1.026  ; speed_setting:Uspeed_rx|cnt[6]         ; speed_setting:Uspeed_rx|cnt[7]         ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.294      ;
; 1.027  ; speed_setting:Uspeed_tx|cnt[2]         ; speed_setting:Uspeed_tx|cnt[3]         ; clk                           ; clk         ; 0.000        ; 0.074      ; 1.296      ;
; 1.027  ; speed_setting:Uspeed_tx|cnt[4]         ; speed_setting:Uspeed_tx|cnt[5]         ; clk                           ; clk         ; 0.000        ; 0.074      ; 1.296      ;
; 1.027  ; speed_setting:Uspeed_rx|cnt[0]         ; speed_setting:Uspeed_rx|cnt[1]         ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027  ; speed_setting:Uspeed_rx|cnt[5]         ; speed_setting:Uspeed_rx|cnt[6]         ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027  ; speed_setting:Uspeed_tx|cnt[11]        ; speed_setting:Uspeed_tx|cnt[12]        ; clk                           ; clk         ; 0.000        ; 0.074      ; 1.296      ;
; 1.027  ; speed_setting:Uspeed_rx|cnt[3]         ; speed_setting:Uspeed_rx|cnt[4]         ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.027  ; speed_setting:Uspeed_rx|cnt[13]        ; speed_setting:Uspeed_rx|cnt[14]        ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.295      ;
; 1.028  ; speed_setting:Uspeed_tx|cnt[12]        ; speed_setting:Uspeed_tx|cnt[13]        ; clk                           ; clk         ; 0.000        ; 0.074      ; 1.297      ;
; 1.028  ; speed_setting:Uspeed_rx|cnt[2]         ; speed_setting:Uspeed_rx|cnt[3]         ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.296      ;
; 1.028  ; speed_setting:Uspeed_rx|cnt[4]         ; speed_setting:Uspeed_rx|cnt[5]         ; clk                           ; clk         ; 0.000        ; 0.073      ; 1.296      ;
+--------+----------------------------------------+----------------------------------------+-------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'my_uart_rx:Umy_uart_rx|rx_rdy'                                                                                                           ;
+--------+-----------------------------------+----------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+----------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -0.002 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; datanum[0]     ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.224      ; 1.447      ;
; -0.002 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; led~reg0       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.224      ; 1.447      ;
; 0.134  ; my_uart_rx:Umy_uart_rx|rx_data[3] ; databag[2][3]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.242      ; 1.601      ;
; 0.164  ; my_uart_rx:Umy_uart_rx|rx_data[2] ; databag[1][2]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.222      ; 1.611      ;
; 0.179  ; my_uart_rx:Umy_uart_rx|rx_data[0] ; databag[2][0]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.242      ; 1.646      ;
; 0.179  ; my_uart_rx:Umy_uart_rx|rx_data[6] ; databag[2][6]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.242      ; 1.646      ;
; 0.179  ; my_uart_rx:Umy_uart_rx|rx_data[7] ; databag[2][7]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.242      ; 1.646      ;
; 0.196  ; my_uart_rx:Umy_uart_rx|rx_data[4] ; databag[2][4]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.242      ; 1.663      ;
; 0.398  ; my_uart_rx:Umy_uart_rx|rx_data[1] ; databag[2][1]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.247      ; 1.870      ;
; 0.401  ; datanum[1]                        ; datanum[1]     ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.073      ; 0.669      ;
; 0.401  ; led~reg0                          ; led~reg0       ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.073      ; 0.669      ;
; 0.402  ; direction_x[0]                    ; direction_x[0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; direction_x[2]                    ; direction_x[2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; direction_y[1]                    ; direction_y[1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; direction_y[2]                    ; direction_y[2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.072      ; 0.669      ;
; 0.402  ; direction_y[3]                    ; direction_y[3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.072      ; 0.669      ;
; 0.411  ; my_uart_rx:Umy_uart_rx|rx_data[2] ; databag[2][2]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.247      ; 1.883      ;
; 0.416  ; datanum[0]                        ; datanum[0]     ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.073      ; 0.684      ;
; 0.442  ; my_uart_rx:Umy_uart_rx|rx_data[3] ; databag[1][3]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.221      ; 1.888      ;
; 0.505  ; my_uart_rx:Umy_uart_rx|rx_data[6] ; datanum[0]     ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.224      ; 1.954      ;
; 0.505  ; my_uart_rx:Umy_uart_rx|rx_data[6] ; led~reg0       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.224      ; 1.954      ;
; 0.522  ; my_uart_rx:Umy_uart_rx|rx_data[5] ; databag[2][5]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.242      ; 1.989      ;
; 0.595  ; my_uart_rx:Umy_uart_rx|rx_data[6] ; databag[1][6]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.221      ; 2.041      ;
; 0.600  ; databag[2][3]                     ; delay[5]       ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.072      ; 0.867      ;
; 0.604  ; databag[2][5]                     ; delay[7]       ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.072      ; 0.871      ;
; 0.624  ; databag[2][7]                     ; delay[9]       ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.072      ; 0.891      ;
; 0.629  ; databag[2][4]                     ; delay[6]       ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.072      ; 0.896      ;
; 0.629  ; databag[2][6]                     ; delay[8]       ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.072      ; 0.896      ;
; 0.632  ; databag[1][2]                     ; direction_x[0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.072      ; 0.899      ;
; 0.650  ; my_uart_rx:Umy_uart_rx|rx_data[0] ; databag[1][0]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.222      ; 2.097      ;
; 0.659  ; my_uart_rx:Umy_uart_rx|rx_data[5] ; databag[1][5]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.221      ; 2.105      ;
; 0.705  ; my_uart_rx:Umy_uart_rx|rx_data[3] ; datanum[0]     ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.224      ; 2.154      ;
; 0.705  ; my_uart_rx:Umy_uart_rx|rx_data[3] ; led~reg0       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.224      ; 2.154      ;
; 0.708  ; my_uart_rx:Umy_uart_rx|rx_data[4] ; databag[1][4]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.222      ; 2.155      ;
; 0.715  ; my_uart_rx:Umy_uart_rx|rx_data[1] ; databag[1][1]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.222      ; 2.162      ;
; 0.737  ; databag[1][0]                     ; direction_x[0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.072      ; 1.004      ;
; 0.756  ; my_uart_rx:Umy_uart_rx|rx_data[7] ; databag[1][7]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.221      ; 2.202      ;
; 0.763  ; datanum[1]                        ; datanum[0]     ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.073      ; 1.031      ;
; 0.768  ; my_uart_rx:Umy_uart_rx|rx_data[7] ; datanum[0]     ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.224      ; 2.217      ;
; 0.768  ; my_uart_rx:Umy_uart_rx|rx_data[7] ; led~reg0       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.224      ; 2.217      ;
; 0.796  ; databag[2][0]                     ; delay[2]       ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.072      ; 1.063      ;
; 0.842  ; my_uart_rx:Umy_uart_rx|rx_data[6] ; delay[2]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.241      ; 2.308      ;
; 0.842  ; my_uart_rx:Umy_uart_rx|rx_data[6] ; delay[3]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.241      ; 2.308      ;
; 0.842  ; my_uart_rx:Umy_uart_rx|rx_data[6] ; delay[4]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.241      ; 2.308      ;
; 0.842  ; my_uart_rx:Umy_uart_rx|rx_data[6] ; delay[5]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.241      ; 2.308      ;
; 0.842  ; my_uart_rx:Umy_uart_rx|rx_data[6] ; delay[6]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.241      ; 2.308      ;
; 0.842  ; my_uart_rx:Umy_uart_rx|rx_data[6] ; delay[7]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.241      ; 2.308      ;
; 0.842  ; my_uart_rx:Umy_uart_rx|rx_data[6] ; delay[8]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.241      ; 2.308      ;
; 0.842  ; my_uart_rx:Umy_uart_rx|rx_data[6] ; delay[9]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.241      ; 2.308      ;
; 0.871  ; my_uart_rx:Umy_uart_rx|rx_data[4] ; datanum[0]     ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.224      ; 2.320      ;
; 0.871  ; my_uart_rx:Umy_uart_rx|rx_data[4] ; led~reg0       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.224      ; 2.320      ;
; 0.926  ; databag[1][2]                     ; direction_y[1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.071      ; 1.192      ;
; 0.955  ; my_uart_rx:Umy_uart_rx|rx_data[3] ; delay[2]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.241      ; 2.421      ;
; 0.955  ; my_uart_rx:Umy_uart_rx|rx_data[3] ; delay[3]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.241      ; 2.421      ;
; 0.955  ; my_uart_rx:Umy_uart_rx|rx_data[3] ; delay[4]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.241      ; 2.421      ;
; 0.955  ; my_uart_rx:Umy_uart_rx|rx_data[3] ; delay[5]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.241      ; 2.421      ;
; 0.955  ; my_uart_rx:Umy_uart_rx|rx_data[3] ; delay[6]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.241      ; 2.421      ;
; 0.955  ; my_uart_rx:Umy_uart_rx|rx_data[3] ; delay[7]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.241      ; 2.421      ;
; 0.955  ; my_uart_rx:Umy_uart_rx|rx_data[3] ; delay[8]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.241      ; 2.421      ;
; 0.955  ; my_uart_rx:Umy_uart_rx|rx_data[3] ; delay[9]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.241      ; 2.421      ;
; 0.958  ; my_uart_rx:Umy_uart_rx|rx_data[5] ; datanum[0]     ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.224      ; 2.407      ;
; 0.958  ; my_uart_rx:Umy_uart_rx|rx_data[5] ; led~reg0       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.224      ; 2.407      ;
; 0.970  ; my_uart_rx:Umy_uart_rx|rx_data[2] ; datanum[0]     ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.224      ; 2.419      ;
; 0.970  ; my_uart_rx:Umy_uart_rx|rx_data[2] ; led~reg0       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.224      ; 2.419      ;
; 1.007  ; datanum[0]                        ; datanum[1]     ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.073      ; 1.275      ;
; 1.011  ; direction_y[0]                    ; direction_y[1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.072      ; 1.278      ;
; 1.025  ; my_uart_rx:Umy_uart_rx|rx_data[6] ; direction_x[3] ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.225      ; 2.475      ;
; 1.025  ; my_uart_rx:Umy_uart_rx|rx_data[6] ; switch[4][4]   ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.225      ; 2.475      ;
; 1.025  ; my_uart_rx:Umy_uart_rx|rx_data[6] ; switch[3][3]   ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.225      ; 2.475      ;
; 1.025  ; my_uart_rx:Umy_uart_rx|rx_data[6] ; switch[3][4]   ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.225      ; 2.475      ;
; 1.025  ; my_uart_rx:Umy_uart_rx|rx_data[6] ; switch[4][3]   ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.225      ; 2.475      ;
; 1.025  ; my_uart_rx:Umy_uart_rx|rx_data[6] ; switch[2][3]   ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.225      ; 2.475      ;
; 1.025  ; my_uart_rx:Umy_uart_rx|rx_data[6] ; switch[2][4]   ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.225      ; 2.475      ;
; 1.025  ; my_uart_rx:Umy_uart_rx|rx_data[6] ; switch[4][2]   ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.225      ; 2.475      ;
; 1.025  ; my_uart_rx:Umy_uart_rx|rx_data[6] ; switch[4][1]   ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.225      ; 2.475      ;
; 1.025  ; my_uart_rx:Umy_uart_rx|rx_data[6] ; switch[1][4]   ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.225      ; 2.475      ;
; 1.029  ; my_uart_rx:Umy_uart_rx|rx_data[0] ; led~reg0       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.224      ; 2.478      ;
; 1.054  ; databag[2][2]                     ; delay[4]       ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.067      ; 1.316      ;
; 1.055  ; direction_y[0]                    ; direction_y[2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.072      ; 1.322      ;
; 1.076  ; my_uart_rx:Umy_uart_rx|rx_data[7] ; delay[2]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.241      ; 2.542      ;
; 1.076  ; my_uart_rx:Umy_uart_rx|rx_data[7] ; delay[3]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.241      ; 2.542      ;
; 1.076  ; my_uart_rx:Umy_uart_rx|rx_data[7] ; delay[4]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.241      ; 2.542      ;
; 1.076  ; my_uart_rx:Umy_uart_rx|rx_data[7] ; delay[5]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.241      ; 2.542      ;
; 1.076  ; my_uart_rx:Umy_uart_rx|rx_data[7] ; delay[6]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.241      ; 2.542      ;
; 1.076  ; my_uart_rx:Umy_uart_rx|rx_data[7] ; delay[7]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.241      ; 2.542      ;
; 1.076  ; my_uart_rx:Umy_uart_rx|rx_data[7] ; delay[8]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.241      ; 2.542      ;
; 1.076  ; my_uart_rx:Umy_uart_rx|rx_data[7] ; delay[9]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.241      ; 2.542      ;
; 1.078  ; direction_y[1]                    ; direction_y[2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.072      ; 1.345      ;
; 1.088  ; direction_y[1]                    ; direction_y[3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.072      ; 1.355      ;
; 1.095  ; databag[1][2]                     ; direction_x[2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.072      ; 1.362      ;
; 1.106  ; my_uart_rx:Umy_uart_rx|rx_data[1] ; delay[2]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.241      ; 2.572      ;
; 1.106  ; my_uart_rx:Umy_uart_rx|rx_data[1] ; delay[3]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.241      ; 2.572      ;
; 1.106  ; my_uart_rx:Umy_uart_rx|rx_data[1] ; delay[4]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.241      ; 2.572      ;
; 1.106  ; my_uart_rx:Umy_uart_rx|rx_data[1] ; delay[5]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.241      ; 2.572      ;
; 1.106  ; my_uart_rx:Umy_uart_rx|rx_data[1] ; delay[6]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.241      ; 2.572      ;
; 1.106  ; my_uart_rx:Umy_uart_rx|rx_data[1] ; delay[7]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.241      ; 2.572      ;
; 1.106  ; my_uart_rx:Umy_uart_rx|rx_data[1] ; delay[8]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.241      ; 2.572      ;
; 1.106  ; my_uart_rx:Umy_uart_rx|rx_data[1] ; delay[9]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.241      ; 2.572      ;
; 1.121  ; my_uart_rx:Umy_uart_rx|rx_data[4] ; delay[2]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.241      ; 2.587      ;
; 1.121  ; my_uart_rx:Umy_uart_rx|rx_data[4] ; delay[3]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 1.241      ; 2.587      ;
+--------+-----------------------------------+----------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'UPLL|altpll_component|auto_generated|pll1|clk[0]'                                                                                                            ;
+-------+---------------+-------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node           ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+-------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.388 ; wav[1][2]     ; wav[1][2]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 0.669      ;
; 0.388 ; wav[1][3]     ; wav[1][3]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 0.669      ;
; 0.388 ; wav[2][2]     ; wav[2][2]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 0.669      ;
; 0.388 ; wav[2][3]     ; wav[2][3]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 0.669      ;
; 0.388 ; wav[3][1]     ; wav[3][1]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 0.669      ;
; 0.388 ; wav[3][3]     ; wav[3][3]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 0.669      ;
; 0.389 ; wav[1][1]     ; wav[1][1]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.085      ; 0.669      ;
; 0.389 ; wav[2][1]     ; wav[2][1]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.085      ; 0.669      ;
; 0.389 ; wav[3][2]     ; wav[3][2]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.085      ; 0.669      ;
; 0.419 ; addr[0][0][0] ; addr[0][0][0]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.070      ; 0.684      ;
; 0.656 ; addr[0][0][1] ; rom_addr[0][0][1] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 0.920      ;
; 0.709 ; addr[0][0][2] ; addr[0][0][2]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 0.973      ;
; 0.710 ; addr[0][0][4] ; addr[0][0][4]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 0.974      ;
; 0.712 ; addr[0][0][5] ; addr[0][0][5]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 0.976      ;
; 0.713 ; addr[0][0][6] ; addr[0][0][6]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 0.977      ;
; 0.713 ; addr[0][0][8] ; addr[0][0][8]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 0.977      ;
; 0.715 ; addr[0][0][3] ; addr[0][0][3]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 0.979      ;
; 0.716 ; addr[0][0][7] ; addr[0][0][7]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 0.980      ;
; 0.718 ; addr[0][0][9] ; addr[0][0][9]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 0.982      ;
; 0.721 ; addr[0][0][1] ; addr[0][0][1]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 0.985      ;
; 0.873 ; addr[0][0][3] ; rom_addr[0][0][3] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.136      ;
; 0.874 ; addr[0][0][6] ; rom_addr[0][0][6] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.137      ;
; 0.889 ; addr[0][0][9] ; rom_addr[0][0][9] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.152      ;
; 0.895 ; addr[0][0][4] ; rom_addr[0][0][4] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.158      ;
; 1.021 ; addr[0][0][1] ; addr[0][0][2]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.285      ;
; 1.031 ; addr[0][0][2] ; addr[0][0][3]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.295      ;
; 1.031 ; addr[0][0][5] ; addr[0][0][6]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.295      ;
; 1.032 ; addr[0][0][4] ; addr[0][0][5]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.296      ;
; 1.033 ; addr[0][0][3] ; addr[0][0][4]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.297      ;
; 1.034 ; addr[0][0][7] ; addr[0][0][8]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.298      ;
; 1.036 ; addr[0][0][1] ; addr[0][0][3]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.300      ;
; 1.037 ; addr[0][0][6] ; addr[0][0][7]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.301      ;
; 1.037 ; addr[0][0][8] ; addr[0][0][9]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.301      ;
; 1.046 ; addr[0][0][5] ; addr[0][0][7]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.310      ;
; 1.049 ; addr[0][0][3] ; addr[0][0][5]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.313      ;
; 1.050 ; addr[0][0][7] ; addr[0][0][9]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.314      ;
; 1.071 ; wav[0][2]     ; wav[0][2]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 1.352      ;
; 1.125 ; addr[0][0][2] ; addr[0][0][4]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.389      ;
; 1.125 ; addr[0][0][4] ; addr[0][0][6]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.389      ;
; 1.132 ; addr[0][0][6] ; addr[0][0][8]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.396      ;
; 1.143 ; addr[0][0][1] ; addr[0][0][4]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.407      ;
; 1.147 ; addr[0][0][5] ; rom_addr[0][0][5] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.410      ;
; 1.153 ; addr[0][0][2] ; addr[0][0][5]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.417      ;
; 1.153 ; addr[0][0][5] ; addr[0][0][8]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.417      ;
; 1.154 ; addr[0][0][4] ; addr[0][0][7]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.418      ;
; 1.155 ; addr[0][0][7] ; rom_addr[0][0][7] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.418      ;
; 1.155 ; addr[0][0][3] ; addr[0][0][6]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.419      ;
; 1.158 ; addr[0][0][1] ; addr[0][0][5]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.422      ;
; 1.159 ; addr[0][0][6] ; addr[0][0][9]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.423      ;
; 1.168 ; addr[0][0][5] ; addr[0][0][9]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.432      ;
; 1.171 ; addr[0][0][3] ; addr[0][0][7]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.435      ;
; 1.174 ; addr[0][0][2] ; rom_addr[0][0][2] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.437      ;
; 1.178 ; addr[0][0][6] ; rom_addr[0][0][7] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.441      ;
; 1.198 ; addr[0][0][0] ; addr[0][0][1]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.455      ;
; 1.199 ; addr[0][0][4] ; rom_addr[0][0][5] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.462      ;
; 1.206 ; wav[2][0]     ; wav[2][0]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.085      ; 1.486      ;
; 1.215 ; wav[0][3]     ; wav[0][3]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 1.496      ;
; 1.226 ; addr[0][0][3] ; rom_addr[0][0][4] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.489      ;
; 1.245 ; addr[0][0][6] ; rom_addr[0][0][8] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.508      ;
; 1.246 ; wav[3][0]     ; wav[3][0]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.085      ; 1.526      ;
; 1.247 ; addr[0][0][2] ; addr[0][0][6]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.511      ;
; 1.247 ; addr[0][0][4] ; addr[0][0][8]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.511      ;
; 1.248 ; addr[0][0][3] ; rom_addr[0][0][5] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.511      ;
; 1.265 ; addr[0][0][1] ; addr[0][0][6]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.529      ;
; 1.275 ; addr[0][0][2] ; addr[0][0][7]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.539      ;
; 1.276 ; addr[0][0][4] ; addr[0][0][9]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.540      ;
; 1.277 ; addr[0][0][3] ; addr[0][0][8]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.541      ;
; 1.280 ; addr[0][0][1] ; addr[0][0][7]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.544      ;
; 1.293 ; addr[0][0][3] ; addr[0][0][9]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.557      ;
; 1.300 ; addr[0][0][6] ; rom_addr[0][0][9] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.563      ;
; 1.302 ; addr[0][0][4] ; rom_addr[0][0][6] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.565      ;
; 1.309 ; wav[0][0]     ; wav[0][0]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.085      ; 1.589      ;
; 1.321 ; addr[0][0][4] ; rom_addr[0][0][7] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.584      ;
; 1.346 ; wav[0][1]     ; wav[0][1]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.086      ; 1.627      ;
; 1.348 ; addr[0][0][3] ; rom_addr[0][0][6] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.611      ;
; 1.369 ; addr[0][0][2] ; addr[0][0][8]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.633      ;
; 1.370 ; addr[0][0][3] ; rom_addr[0][0][7] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.633      ;
; 1.387 ; addr[0][0][1] ; addr[0][0][8]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.651      ;
; 1.397 ; addr[0][0][2] ; addr[0][0][9]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.661      ;
; 1.402 ; addr[0][0][1] ; addr[0][0][9]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.666      ;
; 1.424 ; addr[0][0][4] ; rom_addr[0][0][8] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.687      ;
; 1.443 ; addr[0][0][4] ; rom_addr[0][0][9] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.706      ;
; 1.470 ; addr[0][0][3] ; rom_addr[0][0][8] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.733      ;
; 1.478 ; addr[0][0][2] ; rom_addr[0][0][3] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.741      ;
; 1.492 ; addr[0][0][3] ; rom_addr[0][0][9] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.755      ;
; 1.502 ; addr[0][0][0] ; addr[0][0][2]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.759      ;
; 1.510 ; addr[0][0][8] ; rom_addr[0][0][8] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.773      ;
; 1.519 ; addr[0][0][5] ; rom_addr[0][0][6] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.782      ;
; 1.527 ; addr[0][0][7] ; rom_addr[0][0][8] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.790      ;
; 1.534 ; addr[0][0][5] ; rom_addr[0][0][7] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.797      ;
; 1.542 ; addr[0][0][7] ; rom_addr[0][0][9] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.805      ;
; 1.585 ; addr[0][0][2] ; rom_addr[0][0][4] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.848      ;
; 1.590 ; wav[1][0]     ; wav[1][0]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.085      ; 1.870      ;
; 1.600 ; addr[0][0][2] ; rom_addr[0][0][5] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.863      ;
; 1.609 ; addr[0][0][0] ; addr[0][0][3]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.866      ;
; 1.624 ; addr[0][0][0] ; addr[0][0][4]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 1.881      ;
; 1.641 ; addr[0][0][5] ; rom_addr[0][0][8] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.904      ;
; 1.656 ; addr[0][0][5] ; rom_addr[0][0][9] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.919      ;
; 1.707 ; addr[0][0][2] ; rom_addr[0][0][6] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.970      ;
; 1.722 ; addr[0][0][2] ; rom_addr[0][0][7] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.985      ;
+-------+---------------+-------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'my_uart_rx:Umy_uart_rx|rx_rdy'                                               ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target         ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; datanum[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; datanum[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[2]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[3]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[4]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[5]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[6]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[7]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[8]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[9]       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_x[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_x[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_x[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_x[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_y[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_y[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_y[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_y[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; led~reg0       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[0][0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[0][1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[0][2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[0][3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[1][0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[1][1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[1][2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[1][3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[1][4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[2][0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[2][1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[2][2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[2][3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[2][4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[3][0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[3][1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[3][2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[3][3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[3][4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[4][1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[4][2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[4][3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[4][4]   ;
; 0.046  ; 0.262        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_x[1] ;
; 0.046  ; 0.262        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[0][2]   ;
; 0.046  ; 0.262        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[1][0]   ;
; 0.046  ; 0.262        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[1][1]   ;
; 0.046  ; 0.262        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[2][0]   ;
; 0.046  ; 0.262        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[3][0]   ;
; 0.047  ; 0.263        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][0]  ;
; 0.047  ; 0.263        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][3]  ;
; 0.047  ; 0.263        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][4]  ;
; 0.047  ; 0.263        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][5]  ;
; 0.047  ; 0.263        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][6]  ;
; 0.047  ; 0.263        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][7]  ;
; 0.047  ; 0.263        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[2]       ;
; 0.047  ; 0.263        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[3]       ;
; 0.047  ; 0.263        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[4]       ;
; 0.047  ; 0.263        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[5]       ;
; 0.047  ; 0.263        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[6]       ;
; 0.047  ; 0.263        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[7]       ;
; 0.047  ; 0.263        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[8]       ;
; 0.047  ; 0.263        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[9]       ;
; 0.047  ; 0.263        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[0][0]   ;
; 0.047  ; 0.263        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[0][1]   ;
; 0.047  ; 0.263        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[2][1]   ;
; 0.047  ; 0.263        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[2][2]   ;
; 0.049  ; 0.265        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][1]  ;
; 0.049  ; 0.265        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][2]  ;
; 0.049  ; 0.265        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; datanum[0]     ;
; 0.049  ; 0.265        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; datanum[1]     ;
; 0.049  ; 0.265        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_x[3] ;
; 0.049  ; 0.265        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; led~reg0       ;
; 0.049  ; 0.265        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[1][4]   ;
; 0.049  ; 0.265        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[2][3]   ;
; 0.049  ; 0.265        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[2][4]   ;
; 0.049  ; 0.265        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[3][3]   ;
; 0.049  ; 0.265        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[3][4]   ;
; 0.049  ; 0.265        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[4][1]   ;
; 0.049  ; 0.265        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[4][2]   ;
; 0.049  ; 0.265        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[4][3]   ;
; 0.049  ; 0.265        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[4][4]   ;
; 0.050  ; 0.266        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][3]  ;
; 0.050  ; 0.266        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][5]  ;
; 0.050  ; 0.266        ; 0.216          ; High Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][6]  ;
+--------+--------------+----------------+------------------+-------------------------------+------------+----------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                        ;
+-------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+-------+------------+----------------------------------------+
; 9.770 ; 9.986        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_tx|cnt[0]         ;
; 9.770 ; 9.986        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_tx|cnt[10]        ;
; 9.770 ; 9.986        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_tx|cnt[11]        ;
; 9.770 ; 9.986        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_tx|cnt[12]        ;
; 9.770 ; 9.986        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_tx|cnt[13]        ;
; 9.770 ; 9.986        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_tx|cnt[14]        ;
; 9.770 ; 9.986        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_tx|cnt[15]        ;
; 9.770 ; 9.986        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_tx|cnt[1]         ;
; 9.770 ; 9.986        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_tx|cnt[2]         ;
; 9.770 ; 9.986        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_tx|cnt[3]         ;
; 9.770 ; 9.986        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_tx|cnt[4]         ;
; 9.770 ; 9.986        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_tx|cnt[5]         ;
; 9.770 ; 9.986        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_tx|cnt[6]         ;
; 9.770 ; 9.986        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_tx|cnt[7]         ;
; 9.770 ; 9.986        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_tx|cnt[8]         ;
; 9.770 ; 9.986        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_tx|cnt[9]         ;
; 9.771 ; 9.987        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_temp_data[0] ;
; 9.771 ; 9.987        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_temp_data[1] ;
; 9.771 ; 9.987        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_temp_data[2] ;
; 9.771 ; 9.987        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_temp_data[3] ;
; 9.771 ; 9.987        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_temp_data[4] ;
; 9.771 ; 9.987        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_temp_data[5] ;
; 9.771 ; 9.987        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_temp_data[6] ;
; 9.771 ; 9.987        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|uart_rx0        ;
; 9.771 ; 9.987        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|uart_rx1        ;
; 9.771 ; 9.987        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|uart_rx2        ;
; 9.771 ; 9.987        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|uart_rx3        ;
; 9.771 ; 9.987        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_tx:Umy_uart_tx|bps_start       ;
; 9.771 ; 9.987        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_tx:Umy_uart_tx|num[0]          ;
; 9.771 ; 9.987        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_tx:Umy_uart_tx|uart_tx_r       ;
; 9.771 ; 9.987        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|clk_bps        ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[0]         ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[10]        ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[11]        ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[12]        ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[13]        ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[14]        ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[15]        ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[1]         ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[2]         ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[3]         ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[4]         ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[5]         ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[6]         ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[7]         ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[8]         ;
; 9.772 ; 9.988        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[9]         ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|bps_start       ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|num[0]          ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|num[1]          ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|num[2]          ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|num[3]          ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[0]      ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[1]      ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[2]      ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[3]      ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[4]      ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[5]      ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[6]      ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[7]      ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_rdy          ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_temp_data[7] ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_tx:Umy_uart_tx|num[1]          ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_tx:Umy_uart_tx|num[2]          ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_tx:Umy_uart_tx|num[3]          ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_tx:Umy_uart_tx|tx_data[0]      ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_tx:Umy_uart_tx|tx_data[1]      ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_tx:Umy_uart_tx|tx_data[2]      ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_tx:Umy_uart_tx|tx_data[3]      ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_tx:Umy_uart_tx|tx_data[4]      ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_tx:Umy_uart_tx|tx_data[5]      ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_tx:Umy_uart_tx|tx_data[6]      ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; my_uart_tx:Umy_uart_tx|tx_data[7]      ;
; 9.773 ; 9.989        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_tx|clk_bps        ;
; 9.825 ; 10.009       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|bps_start       ;
; 9.825 ; 10.009       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|num[0]          ;
; 9.825 ; 10.009       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|num[1]          ;
; 9.825 ; 10.009       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|num[2]          ;
; 9.825 ; 10.009       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|num[3]          ;
; 9.825 ; 10.009       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[0]      ;
; 9.825 ; 10.009       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[1]      ;
; 9.825 ; 10.009       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[2]      ;
; 9.825 ; 10.009       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[3]      ;
; 9.825 ; 10.009       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[4]      ;
; 9.825 ; 10.009       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[5]      ;
; 9.825 ; 10.009       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[6]      ;
; 9.825 ; 10.009       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[7]      ;
; 9.825 ; 10.009       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_rdy          ;
; 9.825 ; 10.009       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_temp_data[7] ;
; 9.825 ; 10.009       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_tx:Umy_uart_tx|num[1]          ;
; 9.825 ; 10.009       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_tx:Umy_uart_tx|num[2]          ;
; 9.825 ; 10.009       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_tx:Umy_uart_tx|num[3]          ;
; 9.825 ; 10.009       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_tx:Umy_uart_tx|tx_data[0]      ;
; 9.825 ; 10.009       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_tx:Umy_uart_tx|tx_data[1]      ;
; 9.825 ; 10.009       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_tx:Umy_uart_tx|tx_data[2]      ;
; 9.825 ; 10.009       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_tx:Umy_uart_tx|tx_data[3]      ;
; 9.825 ; 10.009       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_tx:Umy_uart_tx|tx_data[4]      ;
; 9.825 ; 10.009       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_tx:Umy_uart_tx|tx_data[5]      ;
; 9.825 ; 10.009       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_tx:Umy_uart_tx|tx_data[6]      ;
; 9.825 ; 10.009       ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; my_uart_tx:Umy_uart_tx|tx_data[7]      ;
+-------+--------------+----------------+------------------+-------+------------+----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'UPLL|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                           ;
+--------+--------------+----------------+------------------+--------------------------------------------------+------------+------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                            ; Clock Edge ; Target                                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------------------------+------------+------------------------------------------------------------------------------------------------------------+
; 11.921 ; 12.105       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[0][0]                                                                                                  ;
; 11.921 ; 12.105       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[1][0]                                                                                                  ;
; 11.921 ; 12.105       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[1][1]                                                                                                  ;
; 11.921 ; 12.105       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[2][0]                                                                                                  ;
; 11.921 ; 12.105       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[2][1]                                                                                                  ;
; 11.921 ; 12.105       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[3][0]                                                                                                  ;
; 11.921 ; 12.105       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[3][2]                                                                                                  ;
; 11.926 ; 12.110       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[0][1]                                                                                                  ;
; 11.926 ; 12.110       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[2][2]                                                                                                  ;
; 11.926 ; 12.110       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[2][3]                                                                                                  ;
; 11.926 ; 12.110       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[3][1]                                                                                                  ;
; 11.926 ; 12.110       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[3][3]                                                                                                  ;
; 11.928 ; 12.112       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[0][2]                                                                                                  ;
; 11.928 ; 12.112       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[0][3]                                                                                                  ;
; 11.928 ; 12.112       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[1][2]                                                                                                  ;
; 11.928 ; 12.112       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[1][3]                                                                                                  ;
; 11.937 ; 12.167       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav0_0|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|ram_block1a0~porta_address_reg0 ;
; 11.937 ; 12.167       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav2_1|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|ram_block1a0~porta_address_reg0 ;
; 11.944 ; 12.174       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav0_0|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.944 ; 12.174       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav0_1|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.944 ; 12.174       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav0_2|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.944 ; 12.174       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav0_3|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.944 ; 12.174       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav1_0|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.944 ; 12.174       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav1_1|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.944 ; 12.174       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav1_2|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.944 ; 12.174       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav1_3|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.944 ; 12.174       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav2_0|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.944 ; 12.174       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav2_1|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.944 ; 12.174       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav2_2|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.944 ; 12.174       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav2_3|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.944 ; 12.174       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav3_0|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.944 ; 12.174       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav3_1|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.944 ; 12.174       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav3_2|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.944 ; 12.174       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav3_3|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.970 ; 12.154       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][0]                                                                                              ;
; 11.971 ; 12.155       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][1]                                                                                              ;
; 11.971 ; 12.155       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][2]                                                                                              ;
; 11.971 ; 12.155       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][3]                                                                                              ;
; 11.971 ; 12.155       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][4]                                                                                              ;
; 11.971 ; 12.155       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][5]                                                                                              ;
; 11.971 ; 12.155       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][6]                                                                                              ;
; 11.971 ; 12.155       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][7]                                                                                              ;
; 11.971 ; 12.155       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][8]                                                                                              ;
; 11.971 ; 12.155       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][9]                                                                                              ;
; 11.971 ; 12.155       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][1]                                                                                          ;
; 11.971 ; 12.155       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][2]                                                                                          ;
; 11.971 ; 12.155       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][3]                                                                                          ;
; 11.971 ; 12.155       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][4]                                                                                          ;
; 11.971 ; 12.155       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][5]                                                                                          ;
; 11.971 ; 12.155       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][6]                                                                                          ;
; 11.971 ; 12.155       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][7]                                                                                          ;
; 11.971 ; 12.155       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][8]                                                                                          ;
; 11.971 ; 12.155       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][9]                                                                                          ;
; 12.007 ; 12.237       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav0_0|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 12.007 ; 12.237       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav0_1|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 12.007 ; 12.237       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav0_2|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 12.007 ; 12.237       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav0_3|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 12.007 ; 12.237       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav1_0|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 12.007 ; 12.237       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav1_1|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 12.007 ; 12.237       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav1_2|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 12.007 ; 12.237       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav1_3|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 12.007 ; 12.237       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav2_0|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 12.008 ; 12.238       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav2_1|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 12.008 ; 12.238       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav2_2|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 12.008 ; 12.238       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav2_3|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 12.008 ; 12.238       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav3_0|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 12.008 ; 12.238       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav3_1|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 12.008 ; 12.238       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav3_2|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 12.008 ; 12.238       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav3_3|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 12.010 ; 12.240       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav0_0|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|ram_block1a0~porta_address_reg0 ;
; 12.011 ; 12.241       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav2_1|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|ram_block1a0~porta_address_reg0 ;
; 12.043 ; 12.259       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][1]                                                                                              ;
; 12.043 ; 12.259       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][2]                                                                                              ;
; 12.043 ; 12.259       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][3]                                                                                              ;
; 12.043 ; 12.259       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][4]                                                                                              ;
; 12.043 ; 12.259       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][5]                                                                                              ;
; 12.043 ; 12.259       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][6]                                                                                              ;
; 12.043 ; 12.259       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][7]                                                                                              ;
; 12.043 ; 12.259       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][8]                                                                                              ;
; 12.043 ; 12.259       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][9]                                                                                              ;
; 12.043 ; 12.259       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][1]                                                                                          ;
; 12.043 ; 12.259       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][2]                                                                                          ;
; 12.043 ; 12.259       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][3]                                                                                          ;
; 12.043 ; 12.259       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][4]                                                                                          ;
; 12.043 ; 12.259       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][5]                                                                                          ;
; 12.043 ; 12.259       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][6]                                                                                          ;
; 12.043 ; 12.259       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][7]                                                                                          ;
; 12.043 ; 12.259       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][8]                                                                                          ;
; 12.043 ; 12.259       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][9]                                                                                          ;
; 12.044 ; 12.260       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][0]                                                                                              ;
; 12.084 ; 12.300       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[0][2]                                                                                                  ;
; 12.084 ; 12.300       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[0][3]                                                                                                  ;
; 12.084 ; 12.300       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[1][2]                                                                                                  ;
; 12.084 ; 12.300       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[1][3]                                                                                                  ;
; 12.086 ; 12.302       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[0][1]                                                                                                  ;
; 12.086 ; 12.302       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[2][2]                                                                                                  ;
; 12.086 ; 12.302       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[2][3]                                                                                                  ;
; 12.086 ; 12.302       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[3][1]                                                                                                  ;
; 12.086 ; 12.302       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[3][3]                                                                                                  ;
; 12.090 ; 12.306       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[0][0]                                                                                                  ;
+--------+--------------+----------------+------------------+--------------------------------------------------+------------+------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; uart_rx   ; clk        ; 2.984 ; 2.995 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; uart_rx   ; clk        ; -2.211 ; -2.227 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                     ;
+-----------+-------------------------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+-------------------------------+-------+-------+------------+--------------------------------------------------+
; clk_out   ; clk                           ; 1.707 ;       ; Rise       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; clk_out   ; clk                           ;       ; 1.697 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav0_0    ; clk                           ; 5.688 ; 5.449 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav0_1    ; clk                           ; 5.460 ; 5.251 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav0_2    ; clk                           ; 6.921 ; 6.712 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav0_3    ; clk                           ; 5.026 ; 4.878 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav1_0    ; clk                           ; 5.273 ; 5.020 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav1_1    ; clk                           ; 5.590 ; 5.287 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav1_2    ; clk                           ; 6.120 ; 5.903 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav1_3    ; clk                           ; 5.401 ; 5.190 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav2_0    ; clk                           ; 5.072 ; 4.911 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav2_1    ; clk                           ; 5.145 ; 5.019 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav2_2    ; clk                           ; 5.047 ; 4.900 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav2_3    ; clk                           ; 5.943 ; 5.578 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav3_0    ; clk                           ; 5.571 ; 5.308 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav3_1    ; clk                           ; 5.805 ; 5.721 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav3_2    ; clk                           ; 5.738 ; 5.665 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav3_3    ; clk                           ; 5.066 ; 4.923 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; uart_tx   ; clk                           ; 6.984 ; 7.218 ; Rise       ; clk                                              ;
; led       ; my_uart_rx:Umy_uart_rx|rx_rdy ; 8.352 ; 8.748 ; Rise       ; my_uart_rx:Umy_uart_rx|rx_rdy                    ;
+-----------+-------------------------------+-------+-------+------------+--------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                             ;
+-----------+-------------------------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+-------------------------------+-------+-------+------------+--------------------------------------------------+
; clk_out   ; clk                           ; 1.301 ;       ; Rise       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; clk_out   ; clk                           ;       ; 1.290 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav0_0    ; clk                           ; 5.114 ; 4.884 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav0_1    ; clk                           ; 4.896 ; 4.694 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav0_2    ; clk                           ; 6.349 ; 6.150 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav0_3    ; clk                           ; 4.480 ; 4.336 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav1_0    ; clk                           ; 4.716 ; 4.472 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav1_1    ; clk                           ; 5.021 ; 4.729 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav1_2    ; clk                           ; 5.530 ; 5.320 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav1_3    ; clk                           ; 4.840 ; 4.635 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav2_0    ; clk                           ; 4.523 ; 4.367 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav2_1    ; clk                           ; 4.593 ; 4.471 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav2_2    ; clk                           ; 4.499 ; 4.357 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav2_3    ; clk                           ; 5.360 ; 5.008 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav3_0    ; clk                           ; 5.003 ; 4.748 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav3_1    ; clk                           ; 5.227 ; 5.145 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav3_2    ; clk                           ; 5.163 ; 5.092 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav3_3    ; clk                           ; 4.518 ; 4.379 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; uart_tx   ; clk                           ; 6.719 ; 6.944 ; Rise       ; clk                                              ;
; led       ; my_uart_rx:Umy_uart_rx|rx_rdy ; 8.004 ; 8.386 ; Rise       ; my_uart_rx:Umy_uart_rx|rx_rdy                    ;
+-----------+-------------------------------+-------+-------+------------+--------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                        ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; UPLL|altpll_component|auto_generated|pll1|clk[0] ; -3.083 ; -67.507       ;
; my_uart_rx:Umy_uart_rx|rx_rdy                    ; -1.326 ; -51.499       ;
; clk                                              ; 0.165  ; 0.000         ;
+--------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                         ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; clk                                              ; -0.274 ; -0.465        ;
; my_uart_rx:Umy_uart_rx|rx_rdy                    ; 0.060  ; 0.000         ;
; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.176  ; 0.000         ;
+--------------------------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                          ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; my_uart_rx:Umy_uart_rx|rx_rdy                    ; -1.000 ; -58.000       ;
; clk                                              ; 9.435  ; 0.000         ;
; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 11.938 ; 0.000         ;
+--------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'UPLL|altpll_component|auto_generated|pll1|clk[0]'                                                                                        ;
+--------+--------------+-------------------+-------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node           ; Launch Clock                  ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+-------------------+-------------------------------+--------------------------------------------------+--------------+------------+------------+
; -3.083 ; switch[4][3] ; wav[0][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.503     ; 1.518      ;
; -3.080 ; switch[4][3] ; wav[1][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.503     ; 1.515      ;
; -3.013 ; switch[2][0] ; wav[3][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.527     ; 1.424      ;
; -3.013 ; switch[3][4] ; wav[0][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.503     ; 1.448      ;
; -3.010 ; switch[3][4] ; wav[1][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.503     ; 1.445      ;
; -2.988 ; switch[3][3] ; wav[0][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.503     ; 1.423      ;
; -2.985 ; switch[3][3] ; wav[1][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.503     ; 1.420      ;
; -2.981 ; switch[1][3] ; wav[2][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.502     ; 1.417      ;
; -2.979 ; switch[1][3] ; wav[3][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.502     ; 1.415      ;
; -2.972 ; switch[3][0] ; wav[3][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.514     ; 1.396      ;
; -2.949 ; switch[2][0] ; wav[2][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.513     ; 1.374      ;
; -2.947 ; switch[2][0] ; wav[3][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.513     ; 1.372      ;
; -2.925 ; switch[1][2] ; wav[3][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.516     ; 1.347      ;
; -2.915 ; switch[4][3] ; wav[0][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.504     ; 1.349      ;
; -2.912 ; switch[1][0] ; wav[3][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.528     ; 1.322      ;
; -2.899 ; switch[4][3] ; wav[1][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.518     ; 1.319      ;
; -2.897 ; switch[4][3] ; wav[0][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.518     ; 1.317      ;
; -2.896 ; switch[0][0] ; wav[3][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.526     ; 1.308      ;
; -2.895 ; switch[0][0] ; wav[2][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.526     ; 1.307      ;
; -2.894 ; switch[1][3] ; wav[0][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.516     ; 1.316      ;
; -2.890 ; switch[1][1] ; wav[0][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.528     ; 1.300      ;
; -2.887 ; switch[0][0] ; wav[0][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.511     ; 1.314      ;
; -2.885 ; switch[2][1] ; wav[3][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.526     ; 1.297      ;
; -2.879 ; switch[3][0] ; wav[3][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.514     ; 1.303      ;
; -2.875 ; switch[1][1] ; wav[3][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.528     ; 1.285      ;
; -2.871 ; switch[0][1] ; wav[0][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.511     ; 1.298      ;
; -2.861 ; switch[1][2] ; wav[2][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.502     ; 1.297      ;
; -2.859 ; switch[1][2] ; wav[3][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.502     ; 1.295      ;
; -2.855 ; switch[2][4] ; wav[0][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.503     ; 1.290      ;
; -2.852 ; switch[2][4] ; wav[1][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.503     ; 1.287      ;
; -2.849 ; switch[2][0] ; wav[2][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.513     ; 1.274      ;
; -2.848 ; switch[1][0] ; wav[2][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.514     ; 1.272      ;
; -2.846 ; switch[1][0] ; wav[3][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.514     ; 1.270      ;
; -2.846 ; switch[1][2] ; wav[0][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.516     ; 1.268      ;
; -2.845 ; switch[3][4] ; wav[0][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.504     ; 1.279      ;
; -2.844 ; switch[0][2] ; wav[3][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.527     ; 1.255      ;
; -2.836 ; switch[1][0] ; wav[1][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.513     ; 1.261      ;
; -2.835 ; switch[3][2] ; wav[1][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.516     ; 1.257      ;
; -2.834 ; switch[3][2] ; wav[0][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.502     ; 1.270      ;
; -2.834 ; switch[3][2] ; wav[0][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.516     ; 1.256      ;
; -2.830 ; switch[3][1] ; wav[3][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.514     ; 1.254      ;
; -2.829 ; switch[3][4] ; wav[1][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.518     ; 1.249      ;
; -2.828 ; switch[2][1] ; wav[1][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.526     ; 1.240      ;
; -2.827 ; switch[3][4] ; wav[0][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.518     ; 1.247      ;
; -2.827 ; switch[2][1] ; wav[0][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.526     ; 1.239      ;
; -2.826 ; switch[0][0] ; wav[0][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.511     ; 1.253      ;
; -2.821 ; switch[1][4] ; wav[0][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.518     ; 1.241      ;
; -2.820 ; switch[3][3] ; wav[0][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.504     ; 1.254      ;
; -2.817 ; switch[2][1] ; wav[2][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.512     ; 1.243      ;
; -2.815 ; switch[2][1] ; wav[3][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.512     ; 1.241      ;
; -2.811 ; switch[1][1] ; wav[2][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.514     ; 1.235      ;
; -2.810 ; switch[0][1] ; wav[0][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.511     ; 1.237      ;
; -2.809 ; switch[1][1] ; wav[3][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.514     ; 1.233      ;
; -2.804 ; switch[3][3] ; wav[1][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.518     ; 1.224      ;
; -2.802 ; switch[1][0] ; wav[1][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.513     ; 1.227      ;
; -2.802 ; switch[3][3] ; wav[0][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.518     ; 1.222      ;
; -2.799 ; switch[1][1] ; wav[1][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.513     ; 1.224      ;
; -2.795 ; switch[2][3] ; wav[0][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.503     ; 1.230      ;
; -2.792 ; switch[2][3] ; wav[1][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.503     ; 1.227      ;
; -2.789 ; switch[3][4] ; wav[2][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.504     ; 1.223      ;
; -2.788 ; switch[0][0] ; wav[3][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.526     ; 1.200      ;
; -2.785 ; switch[0][1] ; wav[3][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.526     ; 1.197      ;
; -2.783 ; switch[3][2] ; wav[3][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.502     ; 1.219      ;
; -2.782 ; switch[1][0] ; wav[3][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.514     ; 1.206      ;
; -2.780 ; switch[0][2] ; wav[2][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.513     ; 1.205      ;
; -2.780 ; switch[3][4] ; wav[1][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.503     ; 1.215      ;
; -2.779 ; switch[0][0] ; wav[1][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.526     ; 1.191      ;
; -2.778 ; switch[0][2] ; wav[3][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.513     ; 1.203      ;
; -2.777 ; switch[4][3] ; wav[3][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.504     ; 1.211      ;
; -2.773 ; switch[3][3] ; wav[3][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.504     ; 1.207      ;
; -2.765 ; switch[1][1] ; wav[1][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.513     ; 1.190      ;
; -2.764 ; switch[4][3] ; wav[2][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.518     ; 1.184      ;
; -2.762 ; switch[0][3] ; wav[2][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.500     ; 1.200      ;
; -2.761 ; switch[2][0] ; wav[3][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.527     ; 1.172      ;
; -2.761 ; switch[1][2] ; wav[2][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.502     ; 1.197      ;
; -2.760 ; switch[0][3] ; wav[3][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.500     ; 1.198      ;
; -2.760 ; switch[2][0] ; wav[2][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.527     ; 1.171      ;
; -2.757 ; delay[3]     ; rom_addr[0][0][9] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.730     ; 0.965      ;
; -2.753 ; delay[3]     ; rom_addr[0][0][8] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.730     ; 0.961      ;
; -2.752 ; switch[4][2] ; wav[3][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.518     ; 1.172      ;
; -2.752 ; switch[1][0] ; wav[2][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.528     ; 1.162      ;
; -2.748 ; switch[1][0] ; wav[2][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.514     ; 1.172      ;
; -2.745 ; switch[1][1] ; wav[3][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.514     ; 1.169      ;
; -2.743 ; delay[2]     ; rom_addr[0][0][9] ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.730     ; 0.951      ;
; -2.735 ; switch[3][1] ; wav[3][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.500     ; 1.173      ;
; -2.728 ; switch[1][0] ; wav[3][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.528     ; 1.138      ;
; -2.727 ; switch[1][0] ; wav[2][0]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.528     ; 1.137      ;
; -2.723 ; switch[2][2] ; wav[3][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.526     ; 1.135      ;
; -2.721 ; switch[4][3] ; wav[1][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.518     ; 1.141      ;
; -2.721 ; switch[0][0] ; wav[2][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.512     ; 1.147      ;
; -2.721 ; switch[2][1] ; wav[2][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.512     ; 1.147      ;
; -2.719 ; switch[0][0] ; wav[3][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.512     ; 1.145      ;
; -2.717 ; switch[2][3] ; wav[2][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.504     ; 1.151      ;
; -2.717 ; switch[0][1] ; wav[2][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.512     ; 1.143      ;
; -2.715 ; switch[2][3] ; wav[3][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.504     ; 1.149      ;
; -2.715 ; switch[0][1] ; wav[3][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.512     ; 1.141      ;
; -2.715 ; switch[1][1] ; wav[2][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.528     ; 1.125      ;
; -2.715 ; switch[1][0] ; wav[1][1]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.528     ; 1.125      ;
; -2.711 ; switch[1][1] ; wav[2][2]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.514     ; 1.135      ;
; -2.709 ; switch[0][0] ; wav[1][3]         ; my_uart_rx:Umy_uart_rx|rx_rdy ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.001        ; -1.511     ; 1.136      ;
+--------+--------------+-------------------+-------------------------------+--------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'my_uart_rx:Umy_uart_rx|rx_rdy'                                                                                       ;
+--------+----------------+----------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node      ; To Node        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------+----------------+-------------------------------+-------------------------------+--------------+------------+------------+
; -1.326 ; databag[1][4]  ; switch[1][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.034     ; 2.279      ;
; -1.307 ; databag[1][4]  ; switch[3][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.034     ; 2.260      ;
; -1.306 ; databag[1][3]  ; switch[1][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.032     ; 2.261      ;
; -1.305 ; databag[1][4]  ; switch[4][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.034     ; 2.258      ;
; -1.301 ; databag[1][5]  ; switch[1][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.032     ; 2.256      ;
; -1.291 ; databag[1][4]  ; switch[3][3]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.034     ; 2.244      ;
; -1.285 ; databag[1][3]  ; switch[3][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.032     ; 2.240      ;
; -1.281 ; databag[1][4]  ; switch[4][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.034     ; 2.234      ;
; -1.280 ; databag[1][5]  ; switch[3][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.032     ; 2.235      ;
; -1.279 ; databag[1][4]  ; switch[4][1]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.034     ; 2.232      ;
; -1.277 ; databag[1][4]  ; switch[4][3]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.034     ; 2.230      ;
; -1.276 ; databag[1][4]  ; switch[0][0]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.026     ; 2.237      ;
; -1.273 ; databag[1][4]  ; switch[2][1]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.026     ; 2.234      ;
; -1.272 ; databag[1][4]  ; switch[0][1]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.026     ; 2.233      ;
; -1.267 ; databag[1][4]  ; switch[2][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.026     ; 2.228      ;
; -1.259 ; databag[1][5]  ; switch[0][1]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.024     ; 2.222      ;
; -1.258 ; databag[1][5]  ; switch[2][1]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.024     ; 2.221      ;
; -1.258 ; databag[1][3]  ; switch[0][1]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.024     ; 2.221      ;
; -1.257 ; databag[1][3]  ; switch[2][1]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.024     ; 2.220      ;
; -1.255 ; databag[1][5]  ; switch[4][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.032     ; 2.210      ;
; -1.254 ; databag[1][3]  ; switch[4][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.032     ; 2.209      ;
; -1.247 ; databag[1][1]  ; switch[1][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.034     ; 2.200      ;
; -1.240 ; databag[1][4]  ; switch[2][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.034     ; 2.193      ;
; -1.237 ; databag[1][4]  ; switch[0][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.025     ; 2.199      ;
; -1.236 ; databag[1][4]  ; switch[2][0]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.025     ; 2.198      ;
; -1.229 ; databag[1][4]  ; switch[1][1]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.024     ; 2.192      ;
; -1.227 ; databag[1][4]  ; switch[1][0]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.024     ; 2.190      ;
; -1.227 ; databag[1][4]  ; switch[3][0]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.024     ; 2.190      ;
; -1.226 ; databag[1][1]  ; switch[4][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.034     ; 2.179      ;
; -1.226 ; databag[1][1]  ; switch[3][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.034     ; 2.179      ;
; -1.225 ; databag[1][3]  ; switch[4][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.032     ; 2.180      ;
; -1.220 ; databag[1][6]  ; switch[1][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.032     ; 2.175      ;
; -1.220 ; databag[1][3]  ; switch[2][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.032     ; 2.175      ;
; -1.220 ; databag[1][5]  ; switch[4][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.032     ; 2.175      ;
; -1.215 ; direction_y[1] ; switch[4][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.032     ; 2.170      ;
; -1.215 ; databag[1][5]  ; switch[2][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.032     ; 2.170      ;
; -1.203 ; databag[1][7]  ; switch[1][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.032     ; 2.158      ;
; -1.199 ; databag[1][6]  ; switch[3][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.032     ; 2.154      ;
; -1.194 ; databag[1][5]  ; switch[0][0]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.024     ; 2.157      ;
; -1.193 ; databag[1][0]  ; switch[1][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.034     ; 2.146      ;
; -1.193 ; databag[1][3]  ; switch[0][0]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.024     ; 2.156      ;
; -1.191 ; databag[1][1]  ; switch[0][1]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.026     ; 2.152      ;
; -1.190 ; databag[1][1]  ; switch[2][1]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.026     ; 2.151      ;
; -1.182 ; databag[1][7]  ; switch[3][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.032     ; 2.137      ;
; -1.181 ; databag[1][6]  ; switch[0][1]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.024     ; 2.144      ;
; -1.180 ; databag[1][6]  ; switch[2][1]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.024     ; 2.143      ;
; -1.178 ; databag[1][4]  ; switch[0][3]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.038     ; 2.127      ;
; -1.177 ; databag[1][6]  ; switch[4][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.032     ; 2.132      ;
; -1.172 ; databag[1][0]  ; switch[4][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.034     ; 2.125      ;
; -1.172 ; databag[1][0]  ; switch[3][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.034     ; 2.125      ;
; -1.169 ; databag[1][5]  ; switch[1][1]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.022     ; 2.134      ;
; -1.168 ; databag[1][5]  ; switch[3][3]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.032     ; 2.123      ;
; -1.168 ; databag[1][3]  ; switch[1][1]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.022     ; 2.133      ;
; -1.167 ; databag[1][3]  ; switch[3][3]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.032     ; 2.122      ;
; -1.166 ; databag[1][1]  ; switch[4][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.034     ; 2.119      ;
; -1.164 ; databag[1][7]  ; switch[0][1]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.024     ; 2.127      ;
; -1.163 ; databag[1][7]  ; switch[2][1]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.024     ; 2.126      ;
; -1.161 ; databag[1][1]  ; switch[2][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.034     ; 2.114      ;
; -1.160 ; databag[1][4]  ; switch[2][3]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.034     ; 2.113      ;
; -1.160 ; databag[1][7]  ; switch[4][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.032     ; 2.115      ;
; -1.159 ; databag[1][4]  ; direction_x[3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.034     ; 2.112      ;
; -1.155 ; databag[1][2]  ; switch[1][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.034     ; 2.108      ;
; -1.154 ; databag[1][4]  ; switch[3][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.036     ; 2.105      ;
; -1.154 ; databag[1][4]  ; switch[1][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.036     ; 2.105      ;
; -1.143 ; direction_y[0] ; switch[4][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.032     ; 2.098      ;
; -1.139 ; databag[1][6]  ; switch[4][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.032     ; 2.094      ;
; -1.137 ; databag[1][0]  ; switch[0][1]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.026     ; 2.098      ;
; -1.136 ; databag[1][0]  ; switch[2][1]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.026     ; 2.097      ;
; -1.134 ; databag[1][2]  ; switch[3][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.034     ; 2.087      ;
; -1.134 ; databag[1][6]  ; switch[2][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.032     ; 2.089      ;
; -1.132 ; databag[1][1]  ; switch[3][3]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.034     ; 2.085      ;
; -1.129 ; databag[1][5]  ; switch[2][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.024     ; 2.092      ;
; -1.128 ; direction_y[1] ; switch[0][1]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.024     ; 2.091      ;
; -1.128 ; databag[1][3]  ; switch[2][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.024     ; 2.091      ;
; -1.127 ; direction_y[1] ; switch[2][1]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.024     ; 2.090      ;
; -1.126 ; databag[1][1]  ; switch[0][0]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.026     ; 2.087      ;
; -1.122 ; databag[1][7]  ; switch[4][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.032     ; 2.077      ;
; -1.120 ; databag[1][1]  ; switch[4][1]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.034     ; 2.073      ;
; -1.118 ; databag[1][5]  ; switch[4][1]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.032     ; 2.073      ;
; -1.118 ; databag[1][1]  ; switch[4][3]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.034     ; 2.071      ;
; -1.117 ; databag[1][7]  ; switch[2][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.032     ; 2.072      ;
; -1.117 ; databag[1][3]  ; switch[4][1]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.032     ; 2.072      ;
; -1.116 ; databag[1][5]  ; switch[4][3]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.032     ; 2.071      ;
; -1.116 ; databag[1][6]  ; switch[0][0]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.024     ; 2.079      ;
; -1.115 ; databag[1][3]  ; switch[4][3]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.032     ; 2.070      ;
; -1.113 ; databag[1][3]  ; switch[2][3]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.032     ; 2.068      ;
; -1.112 ; databag[1][0]  ; switch[4][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.034     ; 2.065      ;
; -1.112 ; direction_x[0] ; switch[1][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.034     ; 2.065      ;
; -1.110 ; direction_y[1] ; switch[0][0]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.024     ; 2.073      ;
; -1.108 ; direction_x[0] ; switch[3][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.034     ; 2.061      ;
; -1.108 ; databag[1][5]  ; switch[2][3]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.032     ; 2.063      ;
; -1.107 ; databag[1][0]  ; switch[2][4]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.034     ; 2.060      ;
; -1.105 ; direction_x[2] ; switch[3][3]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.034     ; 2.058      ;
; -1.104 ; databag[1][5]  ; switch[3][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.034     ; 2.057      ;
; -1.104 ; databag[1][5]  ; switch[1][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.034     ; 2.057      ;
; -1.103 ; databag[1][3]  ; switch[3][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.034     ; 2.056      ;
; -1.103 ; databag[1][3]  ; switch[1][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.034     ; 2.056      ;
; -1.101 ; databag[1][1]  ; switch[1][1]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.024     ; 2.064      ;
; -1.100 ; databag[1][1]  ; switch[2][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.026     ; 2.061      ;
; -1.099 ; databag[1][2]  ; switch[0][1]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 1.000        ; -0.026     ; 2.060      ;
+--------+----------------+----------------+-------------------------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                   ;
+--------+---------------------------------+-----------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node                           ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+-----------------------------------+-------------------------------+-------------+--------------+------------+------------+
; 0.165  ; my_uart_rx:Umy_uart_rx|rx_rdy   ; my_uart_tx:Umy_uart_tx|tx_data[5] ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 0.500        ; 1.142      ; 1.559      ;
; 0.165  ; my_uart_rx:Umy_uart_rx|rx_rdy   ; my_uart_tx:Umy_uart_tx|tx_data[6] ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 0.500        ; 1.142      ; 1.559      ;
; 0.165  ; my_uart_rx:Umy_uart_rx|rx_rdy   ; my_uart_tx:Umy_uart_tx|tx_data[3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 0.500        ; 1.142      ; 1.559      ;
; 0.165  ; my_uart_rx:Umy_uart_rx|rx_rdy   ; my_uart_tx:Umy_uart_tx|tx_data[1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 0.500        ; 1.142      ; 1.559      ;
; 0.165  ; my_uart_rx:Umy_uart_rx|rx_rdy   ; my_uart_tx:Umy_uart_tx|tx_data[0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 0.500        ; 1.142      ; 1.559      ;
; 0.165  ; my_uart_rx:Umy_uart_rx|rx_rdy   ; my_uart_tx:Umy_uart_tx|tx_data[2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 0.500        ; 1.142      ; 1.559      ;
; 0.165  ; my_uart_rx:Umy_uart_rx|rx_rdy   ; my_uart_tx:Umy_uart_tx|tx_data[7] ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 0.500        ; 1.142      ; 1.559      ;
; 0.203  ; my_uart_rx:Umy_uart_rx|rx_rdy   ; my_uart_tx:Umy_uart_tx|tx_data[4] ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 0.500        ; 1.141      ; 1.520      ;
; 0.282  ; my_uart_rx:Umy_uart_rx|rx_rdy   ; my_uart_tx:Umy_uart_tx|bps_start  ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 0.500        ; 1.142      ; 1.442      ;
; 0.376  ; my_uart_rx:Umy_uart_rx|rx_rdy   ; my_uart_rx:Umy_uart_rx|rx_rdy     ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 0.500        ; 1.142      ; 1.348      ;
; 0.829  ; my_uart_rx:Umy_uart_rx|rx_rdy   ; my_uart_tx:Umy_uart_tx|tx_data[5] ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 1.000        ; 1.142      ; 1.395      ;
; 0.829  ; my_uart_rx:Umy_uart_rx|rx_rdy   ; my_uart_tx:Umy_uart_tx|tx_data[6] ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 1.000        ; 1.142      ; 1.395      ;
; 0.829  ; my_uart_rx:Umy_uart_rx|rx_rdy   ; my_uart_tx:Umy_uart_tx|tx_data[3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 1.000        ; 1.142      ; 1.395      ;
; 0.829  ; my_uart_rx:Umy_uart_rx|rx_rdy   ; my_uart_tx:Umy_uart_tx|tx_data[1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 1.000        ; 1.142      ; 1.395      ;
; 0.829  ; my_uart_rx:Umy_uart_rx|rx_rdy   ; my_uart_tx:Umy_uart_tx|tx_data[0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 1.000        ; 1.142      ; 1.395      ;
; 0.829  ; my_uart_rx:Umy_uart_rx|rx_rdy   ; my_uart_tx:Umy_uart_tx|tx_data[2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 1.000        ; 1.142      ; 1.395      ;
; 0.829  ; my_uart_rx:Umy_uart_rx|rx_rdy   ; my_uart_tx:Umy_uart_tx|tx_data[7] ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 1.000        ; 1.142      ; 1.395      ;
; 0.851  ; my_uart_rx:Umy_uart_rx|rx_rdy   ; my_uart_tx:Umy_uart_tx|tx_data[4] ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 1.000        ; 1.141      ; 1.372      ;
; 0.883  ; my_uart_rx:Umy_uart_rx|rx_rdy   ; my_uart_tx:Umy_uart_tx|bps_start  ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 1.000        ; 1.142      ; 1.341      ;
; 1.019  ; my_uart_rx:Umy_uart_rx|rx_rdy   ; my_uart_rx:Umy_uart_rx|rx_rdy     ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 1.000        ; 1.142      ; 1.205      ;
; 18.038 ; my_uart_rx:Umy_uart_rx|num[3]   ; my_uart_rx:Umy_uart_rx|rx_data[3] ; clk                           ; clk         ; 20.000       ; -0.054     ; 1.895      ;
; 18.038 ; my_uart_rx:Umy_uart_rx|num[3]   ; my_uart_rx:Umy_uart_rx|rx_data[4] ; clk                           ; clk         ; 20.000       ; -0.054     ; 1.895      ;
; 18.038 ; my_uart_rx:Umy_uart_rx|num[3]   ; my_uart_rx:Umy_uart_rx|rx_data[5] ; clk                           ; clk         ; 20.000       ; -0.054     ; 1.895      ;
; 18.038 ; my_uart_rx:Umy_uart_rx|num[3]   ; my_uart_rx:Umy_uart_rx|rx_data[2] ; clk                           ; clk         ; 20.000       ; -0.054     ; 1.895      ;
; 18.038 ; my_uart_rx:Umy_uart_rx|num[3]   ; my_uart_rx:Umy_uart_rx|rx_data[7] ; clk                           ; clk         ; 20.000       ; -0.054     ; 1.895      ;
; 18.038 ; my_uart_rx:Umy_uart_rx|num[3]   ; my_uart_rx:Umy_uart_rx|rx_data[0] ; clk                           ; clk         ; 20.000       ; -0.054     ; 1.895      ;
; 18.038 ; my_uart_rx:Umy_uart_rx|num[3]   ; my_uart_rx:Umy_uart_rx|rx_data[1] ; clk                           ; clk         ; 20.000       ; -0.054     ; 1.895      ;
; 18.038 ; my_uart_rx:Umy_uart_rx|num[3]   ; my_uart_rx:Umy_uart_rx|rx_data[6] ; clk                           ; clk         ; 20.000       ; -0.054     ; 1.895      ;
; 18.058 ; my_uart_tx:Umy_uart_tx|num[0]   ; my_uart_tx:Umy_uart_tx|uart_tx_r  ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.893      ;
; 18.179 ; my_uart_rx:Umy_uart_rx|num[1]   ; my_uart_rx:Umy_uart_rx|rx_data[3] ; clk                           ; clk         ; 20.000       ; -0.054     ; 1.754      ;
; 18.179 ; my_uart_rx:Umy_uart_rx|num[1]   ; my_uart_rx:Umy_uart_rx|rx_data[4] ; clk                           ; clk         ; 20.000       ; -0.054     ; 1.754      ;
; 18.179 ; my_uart_rx:Umy_uart_rx|num[1]   ; my_uart_rx:Umy_uart_rx|rx_data[5] ; clk                           ; clk         ; 20.000       ; -0.054     ; 1.754      ;
; 18.179 ; my_uart_rx:Umy_uart_rx|num[1]   ; my_uart_rx:Umy_uart_rx|rx_data[2] ; clk                           ; clk         ; 20.000       ; -0.054     ; 1.754      ;
; 18.179 ; my_uart_rx:Umy_uart_rx|num[1]   ; my_uart_rx:Umy_uart_rx|rx_data[7] ; clk                           ; clk         ; 20.000       ; -0.054     ; 1.754      ;
; 18.179 ; my_uart_rx:Umy_uart_rx|num[1]   ; my_uart_rx:Umy_uart_rx|rx_data[0] ; clk                           ; clk         ; 20.000       ; -0.054     ; 1.754      ;
; 18.179 ; my_uart_rx:Umy_uart_rx|num[1]   ; my_uart_rx:Umy_uart_rx|rx_data[1] ; clk                           ; clk         ; 20.000       ; -0.054     ; 1.754      ;
; 18.179 ; my_uart_rx:Umy_uart_rx|num[1]   ; my_uart_rx:Umy_uart_rx|rx_data[6] ; clk                           ; clk         ; 20.000       ; -0.054     ; 1.754      ;
; 18.237 ; my_uart_rx:Umy_uart_rx|num[2]   ; my_uart_rx:Umy_uart_rx|rx_data[3] ; clk                           ; clk         ; 20.000       ; -0.054     ; 1.696      ;
; 18.237 ; my_uart_rx:Umy_uart_rx|num[2]   ; my_uart_rx:Umy_uart_rx|rx_data[4] ; clk                           ; clk         ; 20.000       ; -0.054     ; 1.696      ;
; 18.237 ; my_uart_rx:Umy_uart_rx|num[2]   ; my_uart_rx:Umy_uart_rx|rx_data[5] ; clk                           ; clk         ; 20.000       ; -0.054     ; 1.696      ;
; 18.237 ; my_uart_rx:Umy_uart_rx|num[2]   ; my_uart_rx:Umy_uart_rx|rx_data[2] ; clk                           ; clk         ; 20.000       ; -0.054     ; 1.696      ;
; 18.237 ; my_uart_rx:Umy_uart_rx|num[2]   ; my_uart_rx:Umy_uart_rx|rx_data[7] ; clk                           ; clk         ; 20.000       ; -0.054     ; 1.696      ;
; 18.237 ; my_uart_rx:Umy_uart_rx|num[2]   ; my_uart_rx:Umy_uart_rx|rx_data[0] ; clk                           ; clk         ; 20.000       ; -0.054     ; 1.696      ;
; 18.237 ; my_uart_rx:Umy_uart_rx|num[2]   ; my_uart_rx:Umy_uart_rx|rx_data[1] ; clk                           ; clk         ; 20.000       ; -0.054     ; 1.696      ;
; 18.237 ; my_uart_rx:Umy_uart_rx|num[2]   ; my_uart_rx:Umy_uart_rx|rx_data[6] ; clk                           ; clk         ; 20.000       ; -0.054     ; 1.696      ;
; 18.270 ; speed_setting:Uspeed_rx|cnt[6]  ; speed_setting:Uspeed_rx|cnt[0]    ; clk                           ; clk         ; 20.000       ; -0.037     ; 1.680      ;
; 18.270 ; speed_setting:Uspeed_rx|cnt[6]  ; speed_setting:Uspeed_rx|cnt[1]    ; clk                           ; clk         ; 20.000       ; -0.037     ; 1.680      ;
; 18.270 ; speed_setting:Uspeed_rx|cnt[6]  ; speed_setting:Uspeed_rx|cnt[2]    ; clk                           ; clk         ; 20.000       ; -0.037     ; 1.680      ;
; 18.270 ; speed_setting:Uspeed_rx|cnt[6]  ; speed_setting:Uspeed_rx|cnt[3]    ; clk                           ; clk         ; 20.000       ; -0.037     ; 1.680      ;
; 18.270 ; speed_setting:Uspeed_rx|cnt[6]  ; speed_setting:Uspeed_rx|cnt[4]    ; clk                           ; clk         ; 20.000       ; -0.037     ; 1.680      ;
; 18.270 ; speed_setting:Uspeed_rx|cnt[6]  ; speed_setting:Uspeed_rx|cnt[5]    ; clk                           ; clk         ; 20.000       ; -0.037     ; 1.680      ;
; 18.270 ; speed_setting:Uspeed_rx|cnt[6]  ; speed_setting:Uspeed_rx|cnt[6]    ; clk                           ; clk         ; 20.000       ; -0.037     ; 1.680      ;
; 18.270 ; speed_setting:Uspeed_rx|cnt[6]  ; speed_setting:Uspeed_rx|cnt[7]    ; clk                           ; clk         ; 20.000       ; -0.037     ; 1.680      ;
; 18.270 ; speed_setting:Uspeed_rx|cnt[6]  ; speed_setting:Uspeed_rx|cnt[8]    ; clk                           ; clk         ; 20.000       ; -0.037     ; 1.680      ;
; 18.270 ; speed_setting:Uspeed_rx|cnt[6]  ; speed_setting:Uspeed_rx|cnt[9]    ; clk                           ; clk         ; 20.000       ; -0.037     ; 1.680      ;
; 18.270 ; speed_setting:Uspeed_rx|cnt[6]  ; speed_setting:Uspeed_rx|cnt[10]   ; clk                           ; clk         ; 20.000       ; -0.037     ; 1.680      ;
; 18.270 ; speed_setting:Uspeed_rx|cnt[6]  ; speed_setting:Uspeed_rx|cnt[11]   ; clk                           ; clk         ; 20.000       ; -0.037     ; 1.680      ;
; 18.270 ; speed_setting:Uspeed_rx|cnt[6]  ; speed_setting:Uspeed_rx|cnt[12]   ; clk                           ; clk         ; 20.000       ; -0.037     ; 1.680      ;
; 18.270 ; speed_setting:Uspeed_rx|cnt[6]  ; speed_setting:Uspeed_rx|cnt[13]   ; clk                           ; clk         ; 20.000       ; -0.037     ; 1.680      ;
; 18.270 ; speed_setting:Uspeed_rx|cnt[6]  ; speed_setting:Uspeed_rx|cnt[14]   ; clk                           ; clk         ; 20.000       ; -0.037     ; 1.680      ;
; 18.270 ; speed_setting:Uspeed_rx|cnt[6]  ; speed_setting:Uspeed_rx|cnt[15]   ; clk                           ; clk         ; 20.000       ; -0.037     ; 1.680      ;
; 18.274 ; speed_setting:Uspeed_rx|clk_bps ; my_uart_rx:Umy_uart_rx|rx_data[3] ; clk                           ; clk         ; 20.000       ; -0.054     ; 1.659      ;
; 18.274 ; speed_setting:Uspeed_rx|clk_bps ; my_uart_rx:Umy_uart_rx|rx_data[4] ; clk                           ; clk         ; 20.000       ; -0.054     ; 1.659      ;
; 18.274 ; speed_setting:Uspeed_rx|clk_bps ; my_uart_rx:Umy_uart_rx|rx_data[5] ; clk                           ; clk         ; 20.000       ; -0.054     ; 1.659      ;
; 18.274 ; speed_setting:Uspeed_rx|clk_bps ; my_uart_rx:Umy_uart_rx|rx_data[2] ; clk                           ; clk         ; 20.000       ; -0.054     ; 1.659      ;
; 18.274 ; speed_setting:Uspeed_rx|clk_bps ; my_uart_rx:Umy_uart_rx|rx_data[7] ; clk                           ; clk         ; 20.000       ; -0.054     ; 1.659      ;
; 18.274 ; speed_setting:Uspeed_rx|clk_bps ; my_uart_rx:Umy_uart_rx|rx_data[0] ; clk                           ; clk         ; 20.000       ; -0.054     ; 1.659      ;
; 18.274 ; speed_setting:Uspeed_rx|clk_bps ; my_uart_rx:Umy_uart_rx|rx_data[1] ; clk                           ; clk         ; 20.000       ; -0.054     ; 1.659      ;
; 18.274 ; speed_setting:Uspeed_rx|clk_bps ; my_uart_rx:Umy_uart_rx|rx_data[6] ; clk                           ; clk         ; 20.000       ; -0.054     ; 1.659      ;
; 18.284 ; speed_setting:Uspeed_tx|cnt[10] ; speed_setting:Uspeed_tx|cnt[0]    ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.667      ;
; 18.284 ; speed_setting:Uspeed_tx|cnt[10] ; speed_setting:Uspeed_tx|cnt[1]    ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.667      ;
; 18.284 ; speed_setting:Uspeed_tx|cnt[10] ; speed_setting:Uspeed_tx|cnt[2]    ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.667      ;
; 18.284 ; speed_setting:Uspeed_tx|cnt[10] ; speed_setting:Uspeed_tx|cnt[3]    ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.667      ;
; 18.284 ; speed_setting:Uspeed_tx|cnt[10] ; speed_setting:Uspeed_tx|cnt[4]    ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.667      ;
; 18.284 ; speed_setting:Uspeed_tx|cnt[10] ; speed_setting:Uspeed_tx|cnt[5]    ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.667      ;
; 18.284 ; speed_setting:Uspeed_tx|cnt[10] ; speed_setting:Uspeed_tx|cnt[6]    ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.667      ;
; 18.284 ; speed_setting:Uspeed_tx|cnt[10] ; speed_setting:Uspeed_tx|cnt[7]    ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.667      ;
; 18.284 ; speed_setting:Uspeed_tx|cnt[10] ; speed_setting:Uspeed_tx|cnt[8]    ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.667      ;
; 18.284 ; speed_setting:Uspeed_tx|cnt[10] ; speed_setting:Uspeed_tx|cnt[9]    ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.667      ;
; 18.284 ; speed_setting:Uspeed_tx|cnt[10] ; speed_setting:Uspeed_tx|cnt[10]   ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.667      ;
; 18.284 ; speed_setting:Uspeed_tx|cnt[10] ; speed_setting:Uspeed_tx|cnt[11]   ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.667      ;
; 18.284 ; speed_setting:Uspeed_tx|cnt[10] ; speed_setting:Uspeed_tx|cnt[12]   ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.667      ;
; 18.284 ; speed_setting:Uspeed_tx|cnt[10] ; speed_setting:Uspeed_tx|cnt[13]   ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.667      ;
; 18.284 ; speed_setting:Uspeed_tx|cnt[10] ; speed_setting:Uspeed_tx|cnt[14]   ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.667      ;
; 18.284 ; speed_setting:Uspeed_tx|cnt[10] ; speed_setting:Uspeed_tx|cnt[15]   ; clk                           ; clk         ; 20.000       ; -0.036     ; 1.667      ;
; 18.311 ; speed_setting:Uspeed_rx|cnt[11] ; speed_setting:Uspeed_rx|cnt[0]    ; clk                           ; clk         ; 20.000       ; -0.037     ; 1.639      ;
; 18.311 ; speed_setting:Uspeed_rx|cnt[11] ; speed_setting:Uspeed_rx|cnt[1]    ; clk                           ; clk         ; 20.000       ; -0.037     ; 1.639      ;
; 18.311 ; speed_setting:Uspeed_rx|cnt[11] ; speed_setting:Uspeed_rx|cnt[2]    ; clk                           ; clk         ; 20.000       ; -0.037     ; 1.639      ;
; 18.311 ; speed_setting:Uspeed_rx|cnt[11] ; speed_setting:Uspeed_rx|cnt[3]    ; clk                           ; clk         ; 20.000       ; -0.037     ; 1.639      ;
; 18.311 ; speed_setting:Uspeed_rx|cnt[11] ; speed_setting:Uspeed_rx|cnt[4]    ; clk                           ; clk         ; 20.000       ; -0.037     ; 1.639      ;
; 18.311 ; speed_setting:Uspeed_rx|cnt[11] ; speed_setting:Uspeed_rx|cnt[5]    ; clk                           ; clk         ; 20.000       ; -0.037     ; 1.639      ;
; 18.311 ; speed_setting:Uspeed_rx|cnt[11] ; speed_setting:Uspeed_rx|cnt[6]    ; clk                           ; clk         ; 20.000       ; -0.037     ; 1.639      ;
; 18.311 ; speed_setting:Uspeed_rx|cnt[11] ; speed_setting:Uspeed_rx|cnt[7]    ; clk                           ; clk         ; 20.000       ; -0.037     ; 1.639      ;
; 18.311 ; speed_setting:Uspeed_rx|cnt[11] ; speed_setting:Uspeed_rx|cnt[8]    ; clk                           ; clk         ; 20.000       ; -0.037     ; 1.639      ;
; 18.311 ; speed_setting:Uspeed_rx|cnt[11] ; speed_setting:Uspeed_rx|cnt[9]    ; clk                           ; clk         ; 20.000       ; -0.037     ; 1.639      ;
; 18.311 ; speed_setting:Uspeed_rx|cnt[11] ; speed_setting:Uspeed_rx|cnt[10]   ; clk                           ; clk         ; 20.000       ; -0.037     ; 1.639      ;
; 18.311 ; speed_setting:Uspeed_rx|cnt[11] ; speed_setting:Uspeed_rx|cnt[11]   ; clk                           ; clk         ; 20.000       ; -0.037     ; 1.639      ;
; 18.311 ; speed_setting:Uspeed_rx|cnt[11] ; speed_setting:Uspeed_rx|cnt[12]   ; clk                           ; clk         ; 20.000       ; -0.037     ; 1.639      ;
; 18.311 ; speed_setting:Uspeed_rx|cnt[11] ; speed_setting:Uspeed_rx|cnt[13]   ; clk                           ; clk         ; 20.000       ; -0.037     ; 1.639      ;
; 18.311 ; speed_setting:Uspeed_rx|cnt[11] ; speed_setting:Uspeed_rx|cnt[14]   ; clk                           ; clk         ; 20.000       ; -0.037     ; 1.639      ;
+--------+---------------------------------+-----------------------------------+-------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                ;
+--------+----------------------------------------+----------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                              ; To Node                                ; Launch Clock                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------+----------------------------------------+-------------------------------+-------------+--------------+------------+------------+
; -0.274 ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 0.000        ; 1.187      ; 1.132      ;
; -0.146 ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_tx:Umy_uart_tx|bps_start       ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 0.000        ; 1.186      ; 1.259      ;
; -0.024 ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_tx:Umy_uart_tx|tx_data[4]      ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 0.000        ; 1.186      ; 1.381      ;
; -0.003 ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_tx:Umy_uart_tx|tx_data[5]      ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 0.000        ; 1.187      ; 1.403      ;
; -0.003 ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_tx:Umy_uart_tx|tx_data[6]      ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 0.000        ; 1.187      ; 1.403      ;
; -0.003 ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_tx:Umy_uart_tx|tx_data[3]      ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 0.000        ; 1.187      ; 1.403      ;
; -0.003 ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_tx:Umy_uart_tx|tx_data[1]      ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 0.000        ; 1.187      ; 1.403      ;
; -0.003 ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_tx:Umy_uart_tx|tx_data[0]      ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 0.000        ; 1.187      ; 1.403      ;
; -0.003 ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_tx:Umy_uart_tx|tx_data[2]      ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 0.000        ; 1.187      ; 1.403      ;
; -0.003 ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_tx:Umy_uart_tx|tx_data[7]      ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; 0.000        ; 1.187      ; 1.403      ;
; 0.186  ; my_uart_rx:Umy_uart_rx|num[1]          ; my_uart_rx:Umy_uart_rx|num[1]          ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; my_uart_rx:Umy_uart_rx|num[2]          ; my_uart_rx:Umy_uart_rx|num[2]          ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; my_uart_rx:Umy_uart_rx|num[3]          ; my_uart_rx:Umy_uart_rx|num[3]          ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; my_uart_rx:Umy_uart_rx|num[0]          ; my_uart_rx:Umy_uart_rx|num[0]          ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; my_uart_rx:Umy_uart_rx|bps_start       ; my_uart_rx:Umy_uart_rx|bps_start       ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; my_uart_rx:Umy_uart_rx|rx_temp_data[3] ; my_uart_rx:Umy_uart_rx|rx_temp_data[3] ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; my_uart_rx:Umy_uart_rx|rx_temp_data[4] ; my_uart_rx:Umy_uart_rx|rx_temp_data[4] ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; my_uart_rx:Umy_uart_rx|rx_temp_data[5] ; my_uart_rx:Umy_uart_rx|rx_temp_data[5] ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; my_uart_rx:Umy_uart_rx|rx_temp_data[2] ; my_uart_rx:Umy_uart_rx|rx_temp_data[2] ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; my_uart_rx:Umy_uart_rx|rx_temp_data[7] ; my_uart_rx:Umy_uart_rx|rx_temp_data[7] ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; my_uart_rx:Umy_uart_rx|rx_temp_data[0] ; my_uart_rx:Umy_uart_rx|rx_temp_data[0] ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; my_uart_rx:Umy_uart_rx|rx_temp_data[1] ; my_uart_rx:Umy_uart_rx|rx_temp_data[1] ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; my_uart_rx:Umy_uart_rx|rx_temp_data[6] ; my_uart_rx:Umy_uart_rx|rx_temp_data[6] ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; my_uart_tx:Umy_uart_tx|num[1]          ; my_uart_tx:Umy_uart_tx|num[1]          ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; my_uart_tx:Umy_uart_tx|num[2]          ; my_uart_tx:Umy_uart_tx|num[2]          ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186  ; my_uart_tx:Umy_uart_tx|num[3]          ; my_uart_tx:Umy_uart_tx|num[3]          ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187  ; my_uart_tx:Umy_uart_tx|num[0]          ; my_uart_tx:Umy_uart_tx|num[0]          ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187  ; my_uart_tx:Umy_uart_tx|bps_start       ; my_uart_tx:Umy_uart_tx|bps_start       ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.199  ; my_uart_rx:Umy_uart_rx|uart_rx0        ; my_uart_rx:Umy_uart_rx|uart_rx1        ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.320      ;
; 0.199  ; my_uart_rx:Umy_uart_rx|uart_rx1        ; my_uart_rx:Umy_uart_rx|uart_rx2        ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.320      ;
; 0.213  ; my_uart_tx:Umy_uart_tx|bps_start       ; my_uart_tx:Umy_uart_tx|num[0]          ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.333      ;
; 0.227  ; my_uart_rx:Umy_uart_rx|bps_start       ; my_uart_rx:Umy_uart_rx|num[0]          ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.348      ;
; 0.236  ; my_uart_rx:Umy_uart_rx|num[0]          ; my_uart_rx:Umy_uart_rx|num[1]          ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.357      ;
; 0.241  ; my_uart_rx:Umy_uart_rx|num[0]          ; my_uart_rx:Umy_uart_rx|bps_start       ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.362      ;
; 0.273  ; my_uart_rx:Umy_uart_rx|uart_rx2        ; my_uart_rx:Umy_uart_rx|uart_rx3        ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.394      ;
; 0.303  ; speed_setting:Uspeed_rx|cnt[15]        ; speed_setting:Uspeed_rx|cnt[15]        ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.424      ;
; 0.304  ; speed_setting:Uspeed_rx|cnt[1]         ; speed_setting:Uspeed_rx|cnt[1]         ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; speed_setting:Uspeed_rx|cnt[3]         ; speed_setting:Uspeed_rx|cnt[3]         ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; speed_setting:Uspeed_rx|cnt[5]         ; speed_setting:Uspeed_rx|cnt[5]         ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; speed_setting:Uspeed_rx|cnt[11]        ; speed_setting:Uspeed_rx|cnt[11]        ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; speed_setting:Uspeed_rx|cnt[13]        ; speed_setting:Uspeed_rx|cnt[13]        ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.425      ;
; 0.304  ; speed_setting:Uspeed_tx|cnt[15]        ; speed_setting:Uspeed_tx|cnt[15]        ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.305  ; speed_setting:Uspeed_rx|cnt[6]         ; speed_setting:Uspeed_rx|cnt[6]         ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; speed_setting:Uspeed_rx|cnt[7]         ; speed_setting:Uspeed_rx|cnt[7]         ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; speed_setting:Uspeed_rx|cnt[9]         ; speed_setting:Uspeed_rx|cnt[9]         ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.426      ;
; 0.305  ; speed_setting:Uspeed_tx|cnt[1]         ; speed_setting:Uspeed_tx|cnt[1]         ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; speed_setting:Uspeed_tx|cnt[3]         ; speed_setting:Uspeed_tx|cnt[3]         ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; speed_setting:Uspeed_tx|cnt[5]         ; speed_setting:Uspeed_tx|cnt[5]         ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; speed_setting:Uspeed_tx|cnt[11]        ; speed_setting:Uspeed_tx|cnt[11]        ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305  ; speed_setting:Uspeed_tx|cnt[13]        ; speed_setting:Uspeed_tx|cnt[13]        ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306  ; speed_setting:Uspeed_rx|cnt[2]         ; speed_setting:Uspeed_rx|cnt[2]         ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; speed_setting:Uspeed_rx|cnt[4]         ; speed_setting:Uspeed_rx|cnt[4]         ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; speed_setting:Uspeed_rx|cnt[8]         ; speed_setting:Uspeed_rx|cnt[8]         ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; speed_setting:Uspeed_rx|cnt[14]        ; speed_setting:Uspeed_rx|cnt[14]        ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.427      ;
; 0.306  ; speed_setting:Uspeed_tx|cnt[6]         ; speed_setting:Uspeed_tx|cnt[6]         ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; speed_setting:Uspeed_tx|cnt[7]         ; speed_setting:Uspeed_tx|cnt[7]         ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.306  ; speed_setting:Uspeed_tx|cnt[9]         ; speed_setting:Uspeed_tx|cnt[9]         ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307  ; speed_setting:Uspeed_rx|cnt[10]        ; speed_setting:Uspeed_rx|cnt[10]        ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.307  ; speed_setting:Uspeed_rx|cnt[12]        ; speed_setting:Uspeed_rx|cnt[12]        ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.428      ;
; 0.307  ; speed_setting:Uspeed_tx|cnt[2]         ; speed_setting:Uspeed_tx|cnt[2]         ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; speed_setting:Uspeed_tx|cnt[4]         ; speed_setting:Uspeed_tx|cnt[4]         ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; speed_setting:Uspeed_tx|cnt[8]         ; speed_setting:Uspeed_tx|cnt[8]         ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307  ; speed_setting:Uspeed_tx|cnt[14]        ; speed_setting:Uspeed_tx|cnt[14]        ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.308  ; speed_setting:Uspeed_tx|cnt[10]        ; speed_setting:Uspeed_tx|cnt[10]        ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308  ; speed_setting:Uspeed_tx|cnt[12]        ; speed_setting:Uspeed_tx|cnt[12]        ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.316  ; speed_setting:Uspeed_rx|cnt[0]         ; speed_setting:Uspeed_rx|cnt[0]         ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.437      ;
; 0.317  ; speed_setting:Uspeed_tx|cnt[0]         ; speed_setting:Uspeed_tx|cnt[0]         ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.437      ;
; 0.345  ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_rx:Umy_uart_rx|rx_rdy          ; my_uart_rx:Umy_uart_rx|rx_rdy ; clk         ; -0.500       ; 1.187      ; 1.251      ;
; 0.373  ; my_uart_rx:Umy_uart_rx|bps_start       ; my_uart_rx:Umy_uart_rx|rx_temp_data[7] ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.494      ;
; 0.373  ; my_uart_tx:Umy_uart_tx|num[1]          ; my_uart_tx:Umy_uart_tx|num[2]          ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.494      ;
; 0.375  ; my_uart_tx:Umy_uart_tx|num[1]          ; my_uart_tx:Umy_uart_tx|num[3]          ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.496      ;
; 0.405  ; my_uart_tx:Umy_uart_tx|num[0]          ; my_uart_tx:Umy_uart_tx|num[1]          ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.526      ;
; 0.424  ; my_uart_rx:Umy_uart_rx|num[1]          ; my_uart_rx:Umy_uart_rx|num[2]          ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.545      ;
; 0.450  ; speed_setting:Uspeed_rx|cnt[15]        ; speed_setting:Uspeed_rx|clk_bps        ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.570      ;
; 0.453  ; my_uart_rx:Umy_uart_rx|num[0]          ; my_uart_rx:Umy_uart_rx|num[3]          ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453  ; speed_setting:Uspeed_rx|cnt[5]         ; speed_setting:Uspeed_rx|cnt[6]         ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453  ; speed_setting:Uspeed_rx|cnt[1]         ; speed_setting:Uspeed_rx|cnt[2]         ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453  ; speed_setting:Uspeed_rx|cnt[3]         ; speed_setting:Uspeed_rx|cnt[4]         ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453  ; speed_setting:Uspeed_rx|cnt[13]        ; speed_setting:Uspeed_rx|cnt[14]        ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453  ; speed_setting:Uspeed_rx|cnt[11]        ; speed_setting:Uspeed_rx|cnt[12]        ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.454  ; speed_setting:Uspeed_rx|cnt[7]         ; speed_setting:Uspeed_rx|cnt[8]         ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.454  ; speed_setting:Uspeed_tx|cnt[5]         ; speed_setting:Uspeed_tx|cnt[6]         ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; speed_setting:Uspeed_rx|cnt[9]         ; speed_setting:Uspeed_rx|cnt[10]        ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.454  ; speed_setting:Uspeed_tx|cnt[1]         ; speed_setting:Uspeed_tx|cnt[2]         ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; speed_setting:Uspeed_tx|cnt[3]         ; speed_setting:Uspeed_tx|cnt[4]         ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; speed_setting:Uspeed_tx|cnt[13]        ; speed_setting:Uspeed_tx|cnt[14]        ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454  ; speed_setting:Uspeed_tx|cnt[11]        ; speed_setting:Uspeed_tx|cnt[12]        ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.455  ; speed_setting:Uspeed_tx|cnt[7]         ; speed_setting:Uspeed_tx|cnt[8]         ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.455  ; speed_setting:Uspeed_tx|cnt[9]         ; speed_setting:Uspeed_tx|cnt[10]        ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.463  ; speed_setting:Uspeed_rx|cnt[0]         ; speed_setting:Uspeed_rx|cnt[1]         ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.584      ;
; 0.463  ; speed_setting:Uspeed_rx|cnt[6]         ; speed_setting:Uspeed_rx|cnt[7]         ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.584      ;
; 0.464  ; speed_setting:Uspeed_rx|cnt[14]        ; speed_setting:Uspeed_rx|cnt[15]        ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.585      ;
; 0.464  ; speed_setting:Uspeed_rx|cnt[2]         ; speed_setting:Uspeed_rx|cnt[3]         ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.585      ;
; 0.464  ; speed_setting:Uspeed_rx|cnt[4]         ; speed_setting:Uspeed_rx|cnt[5]         ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.585      ;
; 0.464  ; speed_setting:Uspeed_rx|cnt[8]         ; speed_setting:Uspeed_rx|cnt[9]         ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.585      ;
; 0.464  ; speed_setting:Uspeed_tx|cnt[0]         ; speed_setting:Uspeed_tx|cnt[1]         ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.464  ; speed_setting:Uspeed_tx|cnt[6]         ; speed_setting:Uspeed_tx|cnt[7]         ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.584      ;
; 0.465  ; speed_setting:Uspeed_rx|cnt[10]        ; speed_setting:Uspeed_rx|cnt[11]        ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.586      ;
; 0.465  ; speed_setting:Uspeed_rx|cnt[12]        ; speed_setting:Uspeed_rx|cnt[13]        ; clk                           ; clk         ; 0.000        ; 0.037      ; 0.586      ;
; 0.465  ; speed_setting:Uspeed_tx|cnt[14]        ; speed_setting:Uspeed_tx|cnt[15]        ; clk                           ; clk         ; 0.000        ; 0.036      ; 0.585      ;
+--------+----------------------------------------+----------------------------------------+-------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'my_uart_rx:Umy_uart_rx|rx_rdy'                                                                                                          ;
+-------+-----------------------------------+----------------+-------------------------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node        ; Launch Clock                  ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+----------------+-------------------------------+-------------------------------+--------------+------------+------------+
; 0.060 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; datanum[0]     ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.487      ; 0.661      ;
; 0.060 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; led~reg0       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.487      ; 0.661      ;
; 0.112 ; my_uart_rx:Umy_uart_rx|rx_data[3] ; databag[2][3]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.498      ; 0.724      ;
; 0.114 ; my_uart_rx:Umy_uart_rx|rx_data[2] ; databag[1][2]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.486      ; 0.714      ;
; 0.135 ; my_uart_rx:Umy_uart_rx|rx_data[7] ; databag[2][7]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.498      ; 0.747      ;
; 0.141 ; my_uart_rx:Umy_uart_rx|rx_data[4] ; databag[2][4]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.498      ; 0.753      ;
; 0.147 ; my_uart_rx:Umy_uart_rx|rx_data[0] ; databag[2][0]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.498      ; 0.759      ;
; 0.147 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; databag[2][6]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.498      ; 0.759      ;
; 0.187 ; datanum[1]                        ; datanum[1]     ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; direction_x[0]                    ; direction_x[0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; direction_x[2]                    ; direction_x[2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; direction_y[1]                    ; direction_y[1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; direction_y[2]                    ; direction_y[2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; direction_y[3]                    ; direction_y[3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; led~reg0                          ; led~reg0       ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; datanum[0]                        ; datanum[0]     ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.036      ; 0.314      ;
; 0.247 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; databag[2][1]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.505      ; 0.866      ;
; 0.247 ; my_uart_rx:Umy_uart_rx|rx_data[2] ; databag[2][2]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.505      ; 0.866      ;
; 0.250 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; datanum[0]     ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.487      ; 0.851      ;
; 0.250 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; led~reg0       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.487      ; 0.851      ;
; 0.257 ; databag[2][3]                     ; delay[5]       ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.035      ; 0.376      ;
; 0.259 ; databag[2][5]                     ; delay[7]       ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.035      ; 0.378      ;
; 0.267 ; databag[2][7]                     ; delay[9]       ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.035      ; 0.386      ;
; 0.270 ; databag[2][4]                     ; delay[6]       ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.035      ; 0.389      ;
; 0.270 ; databag[2][6]                     ; delay[8]       ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.035      ; 0.389      ;
; 0.270 ; databag[1][2]                     ; direction_x[0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.036      ; 0.390      ;
; 0.297 ; my_uart_rx:Umy_uart_rx|rx_data[3] ; databag[1][3]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.484      ; 0.895      ;
; 0.322 ; databag[1][0]                     ; direction_x[0] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.036      ; 0.442      ;
; 0.334 ; databag[2][0]                     ; delay[2]       ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.035      ; 0.453      ;
; 0.334 ; datanum[1]                        ; datanum[0]     ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.036      ; 0.454      ;
; 0.337 ; my_uart_rx:Umy_uart_rx|rx_data[5] ; databag[2][5]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.498      ; 0.949      ;
; 0.340 ; my_uart_rx:Umy_uart_rx|rx_data[3] ; datanum[0]     ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.487      ; 0.941      ;
; 0.340 ; my_uart_rx:Umy_uart_rx|rx_data[3] ; led~reg0       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.487      ; 0.941      ;
; 0.344 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; databag[1][6]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.484      ; 0.942      ;
; 0.347 ; my_uart_rx:Umy_uart_rx|rx_data[0] ; databag[1][0]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.486      ; 0.947      ;
; 0.382 ; my_uart_rx:Umy_uart_rx|rx_data[5] ; databag[1][5]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.484      ; 0.980      ;
; 0.400 ; databag[1][2]                     ; direction_y[1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.034      ; 0.518      ;
; 0.401 ; my_uart_rx:Umy_uart_rx|rx_data[4] ; datanum[0]     ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.487      ; 1.002      ;
; 0.401 ; my_uart_rx:Umy_uart_rx|rx_data[4] ; led~reg0       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.487      ; 1.002      ;
; 0.414 ; my_uart_rx:Umy_uart_rx|rx_data[7] ; databag[1][7]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.484      ; 1.012      ;
; 0.414 ; my_uart_rx:Umy_uart_rx|rx_data[4] ; databag[1][4]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.486      ; 1.014      ;
; 0.415 ; my_uart_rx:Umy_uart_rx|rx_data[1] ; databag[1][1]  ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.486      ; 1.015      ;
; 0.415 ; my_uart_rx:Umy_uart_rx|rx_data[7] ; datanum[0]     ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.487      ; 1.016      ;
; 0.415 ; my_uart_rx:Umy_uart_rx|rx_data[7] ; led~reg0       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.487      ; 1.016      ;
; 0.435 ; datanum[0]                        ; datanum[1]     ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.036      ; 0.555      ;
; 0.440 ; direction_y[0]                    ; direction_y[1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.036      ; 0.560      ;
; 0.441 ; my_uart_rx:Umy_uart_rx|rx_data[2] ; datanum[0]     ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.487      ; 1.042      ;
; 0.441 ; my_uart_rx:Umy_uart_rx|rx_data[5] ; datanum[0]     ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.487      ; 1.042      ;
; 0.441 ; my_uart_rx:Umy_uart_rx|rx_data[2] ; led~reg0       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.487      ; 1.042      ;
; 0.441 ; my_uart_rx:Umy_uart_rx|rx_data[5] ; led~reg0       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.487      ; 1.042      ;
; 0.463 ; direction_y[0]                    ; direction_y[2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.036      ; 0.583      ;
; 0.465 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; delay[2]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.497      ; 1.076      ;
; 0.465 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; delay[3]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.497      ; 1.076      ;
; 0.465 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; delay[4]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.497      ; 1.076      ;
; 0.465 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; delay[5]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.497      ; 1.076      ;
; 0.465 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; delay[6]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.497      ; 1.076      ;
; 0.465 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; delay[7]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.497      ; 1.076      ;
; 0.465 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; delay[8]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.497      ; 1.076      ;
; 0.465 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; delay[9]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.497      ; 1.076      ;
; 0.466 ; my_uart_rx:Umy_uart_rx|rx_data[3] ; delay[2]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.497      ; 1.077      ;
; 0.466 ; my_uart_rx:Umy_uart_rx|rx_data[3] ; delay[3]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.497      ; 1.077      ;
; 0.466 ; my_uart_rx:Umy_uart_rx|rx_data[3] ; delay[4]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.497      ; 1.077      ;
; 0.466 ; my_uart_rx:Umy_uart_rx|rx_data[3] ; delay[5]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.497      ; 1.077      ;
; 0.466 ; my_uart_rx:Umy_uart_rx|rx_data[3] ; delay[6]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.497      ; 1.077      ;
; 0.466 ; my_uart_rx:Umy_uart_rx|rx_data[3] ; delay[7]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.497      ; 1.077      ;
; 0.466 ; my_uart_rx:Umy_uart_rx|rx_data[3] ; delay[8]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.497      ; 1.077      ;
; 0.466 ; my_uart_rx:Umy_uart_rx|rx_data[3] ; delay[9]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.497      ; 1.077      ;
; 0.469 ; direction_y[1]                    ; direction_y[3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.036      ; 0.589      ;
; 0.478 ; databag[2][2]                     ; delay[4]       ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.029      ; 0.591      ;
; 0.486 ; direction_y[1]                    ; direction_y[2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.036      ; 0.606      ;
; 0.491 ; databag[1][2]                     ; direction_x[2] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.036      ; 0.611      ;
; 0.500 ; direction_x[1]                    ; direction_x[1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.036      ; 0.620      ;
; 0.519 ; my_uart_rx:Umy_uart_rx|rx_data[0] ; led~reg0       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.487      ; 1.120      ;
; 0.520 ; databag[2][1]                     ; delay[3]       ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.029      ; 0.633      ;
; 0.524 ; direction_y[2]                    ; direction_y[3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.036      ; 0.644      ;
; 0.527 ; my_uart_rx:Umy_uart_rx|rx_data[4] ; delay[2]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.497      ; 1.138      ;
; 0.527 ; my_uart_rx:Umy_uart_rx|rx_data[4] ; delay[3]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.497      ; 1.138      ;
; 0.527 ; my_uart_rx:Umy_uart_rx|rx_data[4] ; delay[4]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.497      ; 1.138      ;
; 0.527 ; my_uart_rx:Umy_uart_rx|rx_data[4] ; delay[5]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.497      ; 1.138      ;
; 0.527 ; my_uart_rx:Umy_uart_rx|rx_data[4] ; delay[6]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.497      ; 1.138      ;
; 0.527 ; my_uart_rx:Umy_uart_rx|rx_data[4] ; delay[7]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.497      ; 1.138      ;
; 0.527 ; my_uart_rx:Umy_uart_rx|rx_data[4] ; delay[8]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.497      ; 1.138      ;
; 0.527 ; my_uart_rx:Umy_uart_rx|rx_data[4] ; delay[9]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.497      ; 1.138      ;
; 0.547 ; databag[1][0]                     ; direction_y[1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.034      ; 0.665      ;
; 0.547 ; direction_y[0]                    ; direction_y[3] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.036      ; 0.667      ;
; 0.550 ; databag[1][1]                     ; direction_y[1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.034      ; 0.668      ;
; 0.560 ; databag[1][4]                     ; direction_y[1] ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.034      ; 0.678      ;
; 0.561 ; direction_x[2]                    ; switch[3][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.036      ; 0.681      ;
; 0.561 ; direction_x[2]                    ; switch[1][2]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.036      ; 0.681      ;
; 0.562 ; my_uart_rx:Umy_uart_rx|rx_data[7] ; delay[2]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.497      ; 1.173      ;
; 0.562 ; my_uart_rx:Umy_uart_rx|rx_data[7] ; delay[3]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.497      ; 1.173      ;
; 0.562 ; my_uart_rx:Umy_uart_rx|rx_data[7] ; delay[4]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.497      ; 1.173      ;
; 0.562 ; my_uart_rx:Umy_uart_rx|rx_data[7] ; delay[5]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.497      ; 1.173      ;
; 0.562 ; my_uart_rx:Umy_uart_rx|rx_data[7] ; delay[6]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.497      ; 1.173      ;
; 0.562 ; my_uart_rx:Umy_uart_rx|rx_data[7] ; delay[7]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.497      ; 1.173      ;
; 0.562 ; my_uart_rx:Umy_uart_rx|rx_data[7] ; delay[8]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.497      ; 1.173      ;
; 0.562 ; my_uart_rx:Umy_uart_rx|rx_data[7] ; delay[9]       ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.497      ; 1.173      ;
; 0.562 ; direction_x[2]                    ; switch[1][3]   ; my_uart_rx:Umy_uart_rx|rx_rdy ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.036      ; 0.682      ;
; 0.564 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; direction_x[3] ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.488      ; 1.166      ;
; 0.564 ; my_uart_rx:Umy_uart_rx|rx_data[6] ; switch[4][4]   ; clk                           ; my_uart_rx:Umy_uart_rx|rx_rdy ; 0.000        ; 0.488      ; 1.166      ;
+-------+-----------------------------------+----------------+-------------------------------+-------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'UPLL|altpll_component|auto_generated|pll1|clk[0]'                                                                                                            ;
+-------+---------------+-------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node     ; To Node           ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+-------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.176 ; wav[1][2]     ; wav[1][2]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; wav[1][3]     ; wav[1][3]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; wav[2][2]     ; wav[2][2]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; wav[2][3]     ; wav[2][3]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; wav[3][1]     ; wav[3][1]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; wav[3][3]     ; wav[3][3]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.307      ;
; 0.177 ; wav[1][1]     ; wav[1][1]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; wav[2][1]     ; wav[2][1]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.307      ;
; 0.177 ; wav[3][2]     ; wav[3][2]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.307      ;
; 0.192 ; addr[0][0][0] ; addr[0][0][0]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.314      ;
; 0.269 ; addr[0][0][1] ; rom_addr[0][0][1] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.391      ;
; 0.303 ; addr[0][0][2] ; addr[0][0][2]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.425      ;
; 0.303 ; addr[0][0][4] ; addr[0][0][4]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.425      ;
; 0.304 ; addr[0][0][1] ; addr[0][0][1]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.426      ;
; 0.304 ; addr[0][0][5] ; addr[0][0][5]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.426      ;
; 0.304 ; addr[0][0][6] ; addr[0][0][6]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.426      ;
; 0.305 ; addr[0][0][3] ; addr[0][0][3]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.427      ;
; 0.305 ; addr[0][0][7] ; addr[0][0][7]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.427      ;
; 0.305 ; addr[0][0][8] ; addr[0][0][8]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.427      ;
; 0.306 ; addr[0][0][9] ; addr[0][0][9]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.428      ;
; 0.369 ; addr[0][0][3] ; rom_addr[0][0][3] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.490      ;
; 0.373 ; addr[0][0][6] ; rom_addr[0][0][6] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.494      ;
; 0.386 ; addr[0][0][9] ; rom_addr[0][0][9] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.507      ;
; 0.386 ; addr[0][0][4] ; rom_addr[0][0][4] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.507      ;
; 0.452 ; addr[0][0][4] ; addr[0][0][5]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.574      ;
; 0.452 ; addr[0][0][2] ; addr[0][0][3]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.574      ;
; 0.453 ; addr[0][0][6] ; addr[0][0][7]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.575      ;
; 0.454 ; addr[0][0][8] ; addr[0][0][9]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.576      ;
; 0.455 ; wav[0][2]     ; wav[0][2]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.586      ;
; 0.457 ; addr[0][0][1] ; addr[0][0][2]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.579      ;
; 0.460 ; addr[0][0][1] ; addr[0][0][3]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.582      ;
; 0.462 ; addr[0][0][5] ; addr[0][0][6]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.584      ;
; 0.463 ; addr[0][0][3] ; addr[0][0][4]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.585      ;
; 0.463 ; addr[0][0][7] ; addr[0][0][8]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.585      ;
; 0.465 ; addr[0][0][5] ; addr[0][0][7]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.587      ;
; 0.466 ; addr[0][0][3] ; addr[0][0][5]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.588      ;
; 0.466 ; addr[0][0][7] ; addr[0][0][9]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.588      ;
; 0.504 ; addr[0][0][5] ; rom_addr[0][0][5] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.625      ;
; 0.509 ; wav[2][0]     ; wav[2][0]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.639      ;
; 0.511 ; addr[0][0][7] ; rom_addr[0][0][7] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.632      ;
; 0.511 ; wav[0][3]     ; wav[0][3]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.642      ;
; 0.515 ; addr[0][0][4] ; addr[0][0][6]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.637      ;
; 0.515 ; addr[0][0][2] ; addr[0][0][4]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.637      ;
; 0.516 ; addr[0][0][6] ; addr[0][0][8]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.638      ;
; 0.517 ; addr[0][0][3] ; rom_addr[0][0][4] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.638      ;
; 0.518 ; addr[0][0][4] ; addr[0][0][7]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.640      ;
; 0.518 ; addr[0][0][2] ; addr[0][0][5]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.640      ;
; 0.519 ; addr[0][0][6] ; addr[0][0][9]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.641      ;
; 0.522 ; addr[0][0][2] ; rom_addr[0][0][2] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.643      ;
; 0.523 ; addr[0][0][1] ; addr[0][0][4]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.645      ;
; 0.526 ; addr[0][0][1] ; addr[0][0][5]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.648      ;
; 0.527 ; wav[3][0]     ; wav[3][0]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.657      ;
; 0.528 ; addr[0][0][5] ; addr[0][0][8]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.650      ;
; 0.529 ; addr[0][0][3] ; addr[0][0][6]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.651      ;
; 0.531 ; addr[0][0][5] ; addr[0][0][9]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.653      ;
; 0.532 ; addr[0][0][6] ; rom_addr[0][0][7] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.653      ;
; 0.532 ; addr[0][0][3] ; addr[0][0][7]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.654      ;
; 0.535 ; addr[0][0][6] ; rom_addr[0][0][8] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.656      ;
; 0.545 ; addr[0][0][4] ; rom_addr[0][0][5] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.666      ;
; 0.548 ; addr[0][0][4] ; rom_addr[0][0][6] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.669      ;
; 0.552 ; addr[0][0][0] ; addr[0][0][1]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.031      ; 0.667      ;
; 0.558 ; wav[0][0]     ; wav[0][0]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.688      ;
; 0.575 ; wav[0][1]     ; wav[0][1]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.047      ; 0.706      ;
; 0.580 ; addr[0][0][3] ; rom_addr[0][0][5] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.701      ;
; 0.581 ; addr[0][0][4] ; addr[0][0][8]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.703      ;
; 0.581 ; addr[0][0][2] ; addr[0][0][6]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.703      ;
; 0.583 ; addr[0][0][3] ; rom_addr[0][0][6] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.704      ;
; 0.584 ; addr[0][0][4] ; addr[0][0][9]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.706      ;
; 0.584 ; addr[0][0][2] ; addr[0][0][7]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.706      ;
; 0.589 ; addr[0][0][1] ; addr[0][0][6]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.711      ;
; 0.592 ; addr[0][0][1] ; addr[0][0][7]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.714      ;
; 0.595 ; addr[0][0][3] ; addr[0][0][8]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.717      ;
; 0.598 ; addr[0][0][6] ; rom_addr[0][0][9] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.719      ;
; 0.598 ; addr[0][0][3] ; addr[0][0][9]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.720      ;
; 0.611 ; addr[0][0][4] ; rom_addr[0][0][7] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.732      ;
; 0.614 ; addr[0][0][4] ; rom_addr[0][0][8] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.735      ;
; 0.646 ; addr[0][0][3] ; rom_addr[0][0][7] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.767      ;
; 0.647 ; addr[0][0][2] ; addr[0][0][8]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.769      ;
; 0.649 ; addr[0][0][3] ; rom_addr[0][0][8] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.770      ;
; 0.650 ; addr[0][0][2] ; addr[0][0][9]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.772      ;
; 0.652 ; addr[0][0][5] ; rom_addr[0][0][6] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.773      ;
; 0.655 ; addr[0][0][1] ; addr[0][0][8]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.777      ;
; 0.658 ; addr[0][0][1] ; addr[0][0][9]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.780      ;
; 0.659 ; addr[0][0][7] ; rom_addr[0][0][8] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.780      ;
; 0.674 ; addr[0][0][2] ; rom_addr[0][0][3] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.795      ;
; 0.677 ; addr[0][0][2] ; rom_addr[0][0][4] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.798      ;
; 0.677 ; addr[0][0][4] ; rom_addr[0][0][9] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.798      ;
; 0.678 ; wav[1][0]     ; wav[1][0]         ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.046      ; 0.808      ;
; 0.704 ; addr[0][0][0] ; addr[0][0][2]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.031      ; 0.819      ;
; 0.704 ; addr[0][0][8] ; rom_addr[0][0][8] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.825      ;
; 0.707 ; addr[0][0][0] ; addr[0][0][3]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.031      ; 0.822      ;
; 0.712 ; addr[0][0][3] ; rom_addr[0][0][9] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.833      ;
; 0.715 ; addr[0][0][5] ; rom_addr[0][0][7] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.836      ;
; 0.718 ; addr[0][0][5] ; rom_addr[0][0][8] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.839      ;
; 0.722 ; addr[0][0][7] ; rom_addr[0][0][9] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.843      ;
; 0.740 ; addr[0][0][2] ; rom_addr[0][0][5] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.861      ;
; 0.743 ; addr[0][0][2] ; rom_addr[0][0][6] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.864      ;
; 0.770 ; addr[0][0][0] ; addr[0][0][4]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.031      ; 0.885      ;
; 0.773 ; addr[0][0][0] ; addr[0][0][5]     ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.031      ; 0.888      ;
; 0.781 ; addr[0][0][5] ; rom_addr[0][0][9] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.902      ;
+-------+---------------+-------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'my_uart_rx:Umy_uart_rx|rx_rdy'                                              ;
+--------+--------------+----------------+-----------------+-------------------------------+------------+----------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock                         ; Clock Edge ; Target         ;
+--------+--------------+----------------+-----------------+-------------------------------+------------+----------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; datanum[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; datanum[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[2]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[3]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[4]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[5]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[6]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[7]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[8]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[9]       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_x[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_x[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_x[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_x[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_y[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_y[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_y[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_y[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; led~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[0][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[0][1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[0][2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[0][3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[1][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[1][1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[1][2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[1][3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[1][4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[2][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[2][1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[2][2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[2][3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[2][4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[3][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[3][1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[3][2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[3][3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[3][4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[4][1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[4][2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[4][3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[4][4]   ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][3]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][5]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][6]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][7]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][0]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][3]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][4]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][5]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][6]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][7]  ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[2]       ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[3]       ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[4]       ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[5]       ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[6]       ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[7]       ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[8]       ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; delay[9]       ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_y[0] ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_y[1] ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_y[2] ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_y[3] ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[0][0]   ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[0][1]   ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[0][3]   ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[2][1]   ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[2][2]   ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[3][1]   ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][0]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][1]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][2]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[1][4]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][1]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; databag[2][2]  ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; datanum[0]     ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; datanum[1]     ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_x[0] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_x[1] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_x[2] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; direction_x[3] ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; led~reg0       ;
; 0.188  ; 0.372        ; 0.184          ; Low Pulse Width ; my_uart_rx:Umy_uart_rx|rx_rdy ; Rise       ; switch[0][2]   ;
+--------+--------------+----------------+-----------------+-------------------------------+------------+----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                           ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                     ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------+
; 9.435 ; 9.619        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|clk_bps                            ;
; 9.435 ; 9.619        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[0]                             ;
; 9.435 ; 9.619        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[10]                            ;
; 9.435 ; 9.619        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[11]                            ;
; 9.435 ; 9.619        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[12]                            ;
; 9.435 ; 9.619        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[13]                            ;
; 9.435 ; 9.619        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[14]                            ;
; 9.435 ; 9.619        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[15]                            ;
; 9.435 ; 9.619        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[1]                             ;
; 9.435 ; 9.619        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[2]                             ;
; 9.435 ; 9.619        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[3]                             ;
; 9.435 ; 9.619        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[4]                             ;
; 9.435 ; 9.619        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[5]                             ;
; 9.435 ; 9.619        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[6]                             ;
; 9.435 ; 9.619        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[7]                             ;
; 9.435 ; 9.619        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[8]                             ;
; 9.435 ; 9.619        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_rx|cnt[9]                             ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|bps_start                           ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|num[0]                              ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|num[1]                              ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|num[2]                              ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|num[3]                              ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[0]                          ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[1]                          ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[2]                          ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[3]                          ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[4]                          ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[5]                          ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[6]                          ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_data[7]                          ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_rdy                              ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_temp_data[0]                     ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_temp_data[1]                     ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_temp_data[2]                     ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_temp_data[3]                     ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_temp_data[4]                     ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_temp_data[5]                     ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_temp_data[6]                     ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|rx_temp_data[7]                     ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|uart_rx0                            ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|uart_rx1                            ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|uart_rx2                            ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_rx:Umy_uart_rx|uart_rx3                            ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_tx:Umy_uart_tx|bps_start                           ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_tx:Umy_uart_tx|num[0]                              ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_tx:Umy_uart_tx|num[1]                              ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_tx:Umy_uart_tx|num[2]                              ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_tx:Umy_uart_tx|num[3]                              ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_tx:Umy_uart_tx|tx_data[0]                          ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_tx:Umy_uart_tx|tx_data[1]                          ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_tx:Umy_uart_tx|tx_data[2]                          ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_tx:Umy_uart_tx|tx_data[3]                          ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_tx:Umy_uart_tx|tx_data[4]                          ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_tx:Umy_uart_tx|tx_data[5]                          ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_tx:Umy_uart_tx|tx_data[6]                          ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_tx:Umy_uart_tx|tx_data[7]                          ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; my_uart_tx:Umy_uart_tx|uart_tx_r                           ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_tx|clk_bps                            ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_tx|cnt[0]                             ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_tx|cnt[10]                            ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_tx|cnt[11]                            ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_tx|cnt[12]                            ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_tx|cnt[13]                            ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_tx|cnt[14]                            ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_tx|cnt[15]                            ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_tx|cnt[1]                             ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_tx|cnt[2]                             ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_tx|cnt[3]                             ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_tx|cnt[4]                             ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_tx|cnt[5]                             ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_tx|cnt[6]                             ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_tx|cnt[7]                             ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_tx|cnt[8]                             ;
; 9.436 ; 9.620        ; 0.184          ; Low Pulse Width ; clk   ; Rise       ; speed_setting:Uspeed_tx|cnt[9]                             ;
; 9.594 ; 9.594        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; UPLL|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.594 ; 9.594        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; UPLL|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.615 ; 9.615        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; Uspeed_rx|clk_bps|clk                                      ;
; 9.615 ; 9.615        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; Uspeed_rx|cnt[0]|clk                                       ;
; 9.615 ; 9.615        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; Uspeed_rx|cnt[10]|clk                                      ;
; 9.615 ; 9.615        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; Uspeed_rx|cnt[11]|clk                                      ;
; 9.615 ; 9.615        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; Uspeed_rx|cnt[12]|clk                                      ;
; 9.615 ; 9.615        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; Uspeed_rx|cnt[13]|clk                                      ;
; 9.615 ; 9.615        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; Uspeed_rx|cnt[14]|clk                                      ;
; 9.615 ; 9.615        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; Uspeed_rx|cnt[15]|clk                                      ;
; 9.615 ; 9.615        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; Uspeed_rx|cnt[1]|clk                                       ;
; 9.615 ; 9.615        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; Uspeed_rx|cnt[2]|clk                                       ;
; 9.615 ; 9.615        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; Uspeed_rx|cnt[3]|clk                                       ;
; 9.615 ; 9.615        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; Uspeed_rx|cnt[4]|clk                                       ;
; 9.615 ; 9.615        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; Uspeed_rx|cnt[5]|clk                                       ;
; 9.615 ; 9.615        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; Uspeed_rx|cnt[6]|clk                                       ;
; 9.615 ; 9.615        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; Uspeed_rx|cnt[7]|clk                                       ;
; 9.615 ; 9.615        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; Uspeed_rx|cnt[8]|clk                                       ;
; 9.615 ; 9.615        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; Uspeed_rx|cnt[9]|clk                                       ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; Umy_uart_rx|bps_start|clk                                  ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; Umy_uart_rx|num[0]|clk                                     ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; Umy_uart_rx|num[1]|clk                                     ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; Umy_uart_rx|num[2]|clk                                     ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; Umy_uart_rx|num[3]|clk                                     ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; Umy_uart_rx|rx_data[0]|clk                                 ;
; 9.616 ; 9.616        ; 0.000          ; Low Pulse Width ; clk   ; Rise       ; Umy_uart_rx|rx_data[1]|clk                                 ;
+-------+--------------+----------------+-----------------+-------+------------+------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'UPLL|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                           ;
+--------+--------------+----------------+------------------+--------------------------------------------------+------------+------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                            ; Clock Edge ; Target                                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------------------------+------------+------------------------------------------------------------------------------------------------------------+
; 11.938 ; 12.154       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[0][2]                                                                                                  ;
; 11.938 ; 12.154       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[0][3]                                                                                                  ;
; 11.938 ; 12.154       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[1][2]                                                                                                  ;
; 11.938 ; 12.154       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[1][3]                                                                                                  ;
; 11.939 ; 12.155       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[0][1]                                                                                                  ;
; 11.939 ; 12.155       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[2][2]                                                                                                  ;
; 11.939 ; 12.155       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[2][3]                                                                                                  ;
; 11.939 ; 12.155       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[3][1]                                                                                                  ;
; 11.939 ; 12.155       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[3][3]                                                                                                  ;
; 11.942 ; 12.158       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[0][0]                                                                                                  ;
; 11.942 ; 12.158       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[1][0]                                                                                                  ;
; 11.942 ; 12.158       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[1][1]                                                                                                  ;
; 11.942 ; 12.158       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[2][0]                                                                                                  ;
; 11.942 ; 12.158       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[2][1]                                                                                                  ;
; 11.942 ; 12.158       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[3][0]                                                                                                  ;
; 11.942 ; 12.158       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[3][2]                                                                                                  ;
; 11.944 ; 12.174       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav0_0|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|ram_block1a0~porta_address_reg0 ;
; 11.944 ; 12.174       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav2_1|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|ram_block1a0~porta_address_reg0 ;
; 11.945 ; 12.175       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav0_0|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.945 ; 12.175       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav0_1|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.945 ; 12.175       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav0_2|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.945 ; 12.175       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav0_3|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.945 ; 12.175       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav1_0|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.945 ; 12.175       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav1_1|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.945 ; 12.175       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav1_2|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.945 ; 12.175       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav1_3|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.945 ; 12.175       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav2_0|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.945 ; 12.175       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav2_1|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.945 ; 12.175       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav2_2|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.945 ; 12.175       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav2_3|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.945 ; 12.175       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav3_0|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.945 ; 12.175       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav3_1|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.945 ; 12.175       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav3_2|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.945 ; 12.175       ; 0.230          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav3_3|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 11.965 ; 12.181       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][0]                                                                                              ;
; 11.965 ; 12.181       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][1]                                                                                              ;
; 11.965 ; 12.181       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][2]                                                                                              ;
; 11.965 ; 12.181       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][3]                                                                                              ;
; 11.965 ; 12.181       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][4]                                                                                              ;
; 11.965 ; 12.181       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][5]                                                                                              ;
; 11.965 ; 12.181       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][6]                                                                                              ;
; 11.965 ; 12.181       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][7]                                                                                              ;
; 11.965 ; 12.181       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][8]                                                                                              ;
; 11.965 ; 12.181       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][9]                                                                                              ;
; 11.965 ; 12.181       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][1]                                                                                          ;
; 11.965 ; 12.181       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][2]                                                                                          ;
; 11.965 ; 12.181       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][3]                                                                                          ;
; 11.965 ; 12.181       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][4]                                                                                          ;
; 11.965 ; 12.181       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][5]                                                                                          ;
; 11.965 ; 12.181       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][6]                                                                                          ;
; 11.965 ; 12.181       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][7]                                                                                          ;
; 11.965 ; 12.181       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][8]                                                                                          ;
; 11.965 ; 12.181       ; 0.216          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][9]                                                                                          ;
; 12.009 ; 12.239       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav0_0|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 12.009 ; 12.239       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav0_1|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 12.009 ; 12.239       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav0_2|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 12.009 ; 12.239       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav0_3|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 12.009 ; 12.239       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav1_0|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 12.009 ; 12.239       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav1_1|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 12.009 ; 12.239       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav1_2|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 12.009 ; 12.239       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav1_3|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 12.009 ; 12.239       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav2_0|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 12.009 ; 12.239       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav2_1|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 12.009 ; 12.239       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav2_2|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 12.009 ; 12.239       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav2_3|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 12.009 ; 12.239       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav3_0|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 12.009 ; 12.239       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav3_1|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 12.009 ; 12.239       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav3_2|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 12.009 ; 12.239       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav3_3|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|q_a[0]                          ;
; 12.011 ; 12.241       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav0_0|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|ram_block1a0~porta_address_reg0 ;
; 12.011 ; 12.241       ; 0.230          ; High Pulse Width ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; pwm:Uwav2_1|altsyncram:altsyncram_component|altsyncram_0191:auto_generated|ram_block1a0~porta_address_reg0 ;
; 12.052 ; 12.236       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][0]                                                                                              ;
; 12.053 ; 12.237       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][1]                                                                                              ;
; 12.053 ; 12.237       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][2]                                                                                              ;
; 12.053 ; 12.237       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][3]                                                                                              ;
; 12.053 ; 12.237       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][4]                                                                                              ;
; 12.053 ; 12.237       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][5]                                                                                              ;
; 12.053 ; 12.237       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][6]                                                                                              ;
; 12.053 ; 12.237       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][7]                                                                                              ;
; 12.053 ; 12.237       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][8]                                                                                              ;
; 12.053 ; 12.237       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; addr[0][0][9]                                                                                              ;
; 12.053 ; 12.237       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][1]                                                                                          ;
; 12.053 ; 12.237       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][2]                                                                                          ;
; 12.053 ; 12.237       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][3]                                                                                          ;
; 12.053 ; 12.237       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][4]                                                                                          ;
; 12.053 ; 12.237       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][5]                                                                                          ;
; 12.053 ; 12.237       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][6]                                                                                          ;
; 12.053 ; 12.237       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][7]                                                                                          ;
; 12.053 ; 12.237       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][8]                                                                                          ;
; 12.053 ; 12.237       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; rom_addr[0][0][9]                                                                                          ;
; 12.076 ; 12.260       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[0][0]                                                                                                  ;
; 12.076 ; 12.260       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[1][0]                                                                                                  ;
; 12.076 ; 12.260       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[1][1]                                                                                                  ;
; 12.076 ; 12.260       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[2][0]                                                                                                  ;
; 12.076 ; 12.260       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[2][1]                                                                                                  ;
; 12.076 ; 12.260       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[3][0]                                                                                                  ;
; 12.076 ; 12.260       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[3][2]                                                                                                  ;
; 12.078 ; 12.262       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[0][1]                                                                                                  ;
; 12.078 ; 12.262       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[2][2]                                                                                                  ;
; 12.078 ; 12.262       ; 0.184          ; Low Pulse Width  ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; wav[2][3]                                                                                                  ;
+--------+--------------+----------------+------------------+--------------------------------------------------+------------+------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; uart_rx   ; clk        ; 1.490 ; 2.162 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; uart_rx   ; clk        ; -1.113 ; -1.752 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                     ;
+-----------+-------------------------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+-------------------------------+-------+-------+------------+--------------------------------------------------+
; clk_out   ; clk                           ; 0.865 ;       ; Rise       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; clk_out   ; clk                           ;       ; 0.870 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav0_0    ; clk                           ; 2.805 ; 2.914 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav0_1    ; clk                           ; 2.706 ; 2.804 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav0_2    ; clk                           ; 3.718 ; 3.867 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav0_3    ; clk                           ; 2.512 ; 2.585 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav1_0    ; clk                           ; 2.580 ; 2.658 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav1_1    ; clk                           ; 2.723 ; 2.814 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav1_2    ; clk                           ; 3.049 ; 3.219 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav1_3    ; clk                           ; 2.675 ; 2.770 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav2_0    ; clk                           ; 2.530 ; 2.609 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav2_1    ; clk                           ; 2.569 ; 2.669 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav2_2    ; clk                           ; 2.527 ; 2.604 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav2_3    ; clk                           ; 2.866 ; 3.002 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav3_0    ; clk                           ; 2.735 ; 2.825 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav3_1    ; clk                           ; 2.988 ; 3.154 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav3_2    ; clk                           ; 2.951 ; 3.118 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav3_3    ; clk                           ; 2.538 ; 2.617 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; uart_tx   ; clk                           ; 3.756 ; 3.636 ; Rise       ; clk                                              ;
; led       ; my_uart_rx:Umy_uart_rx|rx_rdy ; 4.317 ; 4.205 ; Rise       ; my_uart_rx:Umy_uart_rx|rx_rdy                    ;
+-----------+-------------------------------+-------+-------+------------+--------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                             ;
+-----------+-------------------------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+-------------------------------+-------+-------+------------+--------------------------------------------------+
; clk_out   ; clk                           ; 0.658 ;       ; Rise       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; clk_out   ; clk                           ;       ; 0.662 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav0_0    ; clk                           ; 2.513 ; 2.617 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav0_1    ; clk                           ; 2.418 ; 2.512 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav0_2    ; clk                           ; 3.426 ; 3.571 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav0_3    ; clk                           ; 2.231 ; 2.302 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav1_0    ; clk                           ; 2.297 ; 2.372 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav1_1    ; clk                           ; 2.434 ; 2.522 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav1_2    ; clk                           ; 2.747 ; 2.910 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav1_3    ; clk                           ; 2.388 ; 2.479 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav2_0    ; clk                           ; 2.249 ; 2.325 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav2_1    ; clk                           ; 2.286 ; 2.382 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav2_2    ; clk                           ; 2.246 ; 2.320 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav2_3    ; clk                           ; 2.574 ; 2.706 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav3_0    ; clk                           ; 2.445 ; 2.532 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav3_1    ; clk                           ; 2.688 ; 2.848 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav3_2    ; clk                           ; 2.653 ; 2.814 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav3_3    ; clk                           ; 2.256 ; 2.332 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; uart_tx   ; clk                           ; 3.634 ; 3.519 ; Rise       ; clk                                              ;
; led       ; my_uart_rx:Umy_uart_rx|rx_rdy ; 4.159 ; 4.051 ; Rise       ; my_uart_rx:Umy_uart_rx|rx_rdy                    ;
+-----------+-------------------------------+-------+-------+------------+--------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                              ;
+---------------------------------------------------+----------+--------+----------+---------+---------------------+
; Clock                                             ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack                                  ; -6.820   ; -0.274 ; N/A      ; N/A     ; -1.487              ;
;  UPLL|altpll_component|auto_generated|pll1|clk[0] ; -6.820   ; 0.176  ; N/A      ; N/A     ; 11.921              ;
;  clk                                              ; -0.038   ; -0.274 ; N/A      ; N/A     ; 9.435               ;
;  my_uart_rx:Umy_uart_rx|rx_rdy                    ; -4.425   ; -0.002 ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS                                   ; -342.748 ; -0.465 ; 0.0      ; 0.0     ; -86.246             ;
;  UPLL|altpll_component|auto_generated|pll1|clk[0] ; -151.644 ; 0.000  ; N/A      ; N/A     ; 0.000               ;
;  clk                                              ; -0.266   ; -0.465 ; N/A      ; N/A     ; 0.000               ;
;  my_uart_rx:Umy_uart_rx|rx_rdy                    ; -190.838 ; -0.004 ; N/A      ; N/A     ; -86.246             ;
+---------------------------------------------------+----------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; uart_rx   ; clk        ; 3.290 ; 3.537 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; uart_rx   ; clk        ; -1.113 ; -1.752 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                     ;
+-----------+-------------------------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+-------------------------------+-------+-------+------------+--------------------------------------------------+
; clk_out   ; clk                           ; 1.800 ;       ; Rise       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; clk_out   ; clk                           ;       ; 1.781 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav0_0    ; clk                           ; 6.132 ; 5.986 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav0_1    ; clk                           ; 5.891 ; 5.755 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav0_2    ; clk                           ; 7.545 ; 7.464 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav0_3    ; clk                           ; 5.437 ; 5.344 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav1_0    ; clk                           ; 5.681 ; 5.523 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav1_1    ; clk                           ; 6.015 ; 5.818 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav1_2    ; clk                           ; 6.585 ; 6.475 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav1_3    ; clk                           ; 5.824 ; 5.690 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav2_0    ; clk                           ; 5.490 ; 5.388 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav2_1    ; clk                           ; 5.565 ; 5.509 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav2_2    ; clk                           ; 5.465 ; 5.372 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav2_3    ; clk                           ; 6.334 ; 6.155 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav3_0    ; clk                           ; 6.013 ; 5.828 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav3_1    ; clk                           ; 6.303 ; 6.248 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav3_2    ; clk                           ; 6.229 ; 6.189 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav3_3    ; clk                           ; 5.487 ; 5.397 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; uart_tx   ; clk                           ; 7.756 ; 7.858 ; Rise       ; clk                                              ;
; led       ; my_uart_rx:Umy_uart_rx|rx_rdy ; 9.169 ; 9.417 ; Rise       ; my_uart_rx:Umy_uart_rx|rx_rdy                    ;
+-----------+-------------------------------+-------+-------+------------+--------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                             ;
+-----------+-------------------------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port                    ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+-------------------------------+-------+-------+------------+--------------------------------------------------+
; clk_out   ; clk                           ; 0.658 ;       ; Rise       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; clk_out   ; clk                           ;       ; 0.662 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav0_0    ; clk                           ; 2.513 ; 2.617 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav0_1    ; clk                           ; 2.418 ; 2.512 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav0_2    ; clk                           ; 3.426 ; 3.571 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav0_3    ; clk                           ; 2.231 ; 2.302 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav1_0    ; clk                           ; 2.297 ; 2.372 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav1_1    ; clk                           ; 2.434 ; 2.522 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav1_2    ; clk                           ; 2.747 ; 2.910 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav1_3    ; clk                           ; 2.388 ; 2.479 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav2_0    ; clk                           ; 2.249 ; 2.325 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav2_1    ; clk                           ; 2.286 ; 2.382 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav2_2    ; clk                           ; 2.246 ; 2.320 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav2_3    ; clk                           ; 2.574 ; 2.706 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav3_0    ; clk                           ; 2.445 ; 2.532 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav3_1    ; clk                           ; 2.688 ; 2.848 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav3_2    ; clk                           ; 2.653 ; 2.814 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; wav3_3    ; clk                           ; 2.256 ; 2.332 ; Fall       ; UPLL|altpll_component|auto_generated|pll1|clk[0] ;
; uart_tx   ; clk                           ; 3.634 ; 3.519 ; Rise       ; clk                                              ;
; led       ; my_uart_rx:Umy_uart_rx|rx_rdy ; 4.159 ; 4.051 ; Rise       ; my_uart_rx:Umy_uart_rx|rx_rdy                    ;
+-----------+-------------------------------+-------+-------+------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; clk_out       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; uart_tx       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; wav0_0        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; wav0_1        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; wav0_2        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; wav0_3        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; wav1_0        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; wav1_1        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; wav1_2        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; wav1_3        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; wav2_0        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; wav2_1        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; wav2_2        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; wav2_3        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; wav3_0        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; wav3_1        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; wav3_2        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; wav3_3        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rst_n                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; uart_rx                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; clk_out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; uart_tx       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; wav0_0        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; wav0_1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; wav0_2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; wav0_3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; wav1_0        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; wav1_1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; wav1_2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; wav1_3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; wav2_0        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; wav2_1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; wav2_2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; wav2_3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; wav3_0        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; wav3_1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; wav3_2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; wav3_3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; led           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; clk_out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; uart_tx       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; wav0_0        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; wav0_1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; wav0_2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; wav0_3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; wav1_0        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; wav1_1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; wav1_2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; wav1_3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; wav2_0        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; wav2_1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; wav2_2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; wav2_3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; wav3_0        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; wav3_1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; wav3_2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; wav3_3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; led           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; clk_out       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; uart_tx       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; wav0_0        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; wav0_1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; wav0_2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; wav0_3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; wav1_0        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; wav1_1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; wav1_2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; wav1_3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; wav2_0        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; wav2_1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; wav2_2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; wav2_3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; wav3_0        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; wav3_1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; wav3_2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; wav3_3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                 ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; From Clock                                       ; To Clock                                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; clk                                              ; clk                                              ; 1091     ; 0        ; 0        ; 0        ;
; my_uart_rx:Umy_uart_rx|rx_rdy                    ; clk                                              ; 10       ; 10       ; 0        ; 0        ;
; clk                                              ; my_uart_rx:Umy_uart_rx|rx_rdy                    ; 352      ; 0        ; 0        ; 0        ;
; my_uart_rx:Umy_uart_rx|rx_rdy                    ; my_uart_rx:Umy_uart_rx|rx_rdy                    ; 3434     ; 0        ; 0        ; 0        ;
; my_uart_rx:Umy_uart_rx|rx_rdy                    ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0        ; 0        ; 236      ; 0        ;
; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 16       ; 20       ; 16       ; 108      ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                  ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; From Clock                                       ; To Clock                                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; clk                                              ; clk                                              ; 1091     ; 0        ; 0        ; 0        ;
; my_uart_rx:Umy_uart_rx|rx_rdy                    ; clk                                              ; 10       ; 10       ; 0        ; 0        ;
; clk                                              ; my_uart_rx:Umy_uart_rx|rx_rdy                    ; 352      ; 0        ; 0        ; 0        ;
; my_uart_rx:Umy_uart_rx|rx_rdy                    ; my_uart_rx:Umy_uart_rx|rx_rdy                    ; 3434     ; 0        ; 0        ; 0        ;
; my_uart_rx:Umy_uart_rx|rx_rdy                    ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 0        ; 0        ; 236      ; 0        ;
; UPLL|altpll_component|auto_generated|pll1|clk[0] ; UPLL|altpll_component|auto_generated|pll1|clk[0] ; 16       ; 20       ; 16       ; 108      ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 83    ; 83   ;
; Unconstrained Output Ports      ; 19    ; 19   ;
; Unconstrained Output Port Paths ; 19    ; 19   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Thu May 19 11:32:15 2022
Info: Command: quartus_sta PLL -c PLL
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'PLL.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name clk clk
    Info (332110): create_generated_clock -source {UPLL|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 105 -multiply_by 86 -duty_cycle 50.00 -name {UPLL|altpll_component|auto_generated|pll1|clk[0]} {UPLL|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name my_uart_rx:Umy_uart_rx|rx_rdy my_uart_rx:Umy_uart_rx|rx_rdy
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.820
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.820      -151.644 UPLL|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -4.425      -190.838 my_uart_rx:Umy_uart_rx|rx_rdy 
    Info (332119):    -0.038        -0.266 clk 
Info (332146): Worst-case hold slack is -0.169
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.169        -0.169 clk 
    Info (332119):     0.133         0.000 my_uart_rx:Umy_uart_rx|rx_rdy 
    Info (332119):     0.434         0.000 UPLL|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.487
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.487       -86.246 my_uart_rx:Umy_uart_rx|rx_rdy 
    Info (332119):     9.780         0.000 clk 
    Info (332119):    11.941         0.000 UPLL|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -6.284
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.284      -139.012 UPLL|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -4.041      -174.011 my_uart_rx:Umy_uart_rx|rx_rdy 
    Info (332119):     0.058         0.000 clk 
Info (332146): Worst-case hold slack is -0.047
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.047        -0.047 clk 
    Info (332119):    -0.002        -0.004 my_uart_rx:Umy_uart_rx|rx_rdy 
    Info (332119):     0.388         0.000 UPLL|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.487
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.487       -86.246 my_uart_rx:Umy_uart_rx|rx_rdy 
    Info (332119):     9.770         0.000 clk 
    Info (332119):    11.921         0.000 UPLL|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.083
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.083       -67.507 UPLL|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -1.326       -51.499 my_uart_rx:Umy_uart_rx|rx_rdy 
    Info (332119):     0.165         0.000 clk 
Info (332146): Worst-case hold slack is -0.274
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.274        -0.465 clk 
    Info (332119):     0.060         0.000 my_uart_rx:Umy_uart_rx|rx_rdy 
    Info (332119):     0.176         0.000 UPLL|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.000       -58.000 my_uart_rx:Umy_uart_rx|rx_rdy 
    Info (332119):     9.435         0.000 clk 
    Info (332119):    11.938         0.000 UPLL|altpll_component|auto_generated|pll1|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4625 megabytes
    Info: Processing ended: Thu May 19 11:32:19 2022
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:03


