Fitter report for top
Mon Jul 31 10:22:43 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Mon Jul 31 10:22:43 2023      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; top                                        ;
; Top-level Entity Name              ; top                                        ;
; Family                             ; Cyclone III                                ;
; Device                             ; EP3C16F484C6                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 463 / 15,408 ( 3 % )                       ;
;     Total combinational functions  ; 399 / 15,408 ( 3 % )                       ;
;     Dedicated logic registers      ; 317 / 15,408 ( 2 % )                       ;
; Total registers                    ; 317                                        ;
; Total pins                         ; 4 / 347 ( 1 % )                            ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 516,096 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                            ;
; Total PLLs                         ; 0 / 4 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16F484C6                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------+
; I/O Assignment Warnings                  ;
+----------+-------------------------------+
; Pin Name ; Reason                        ;
+----------+-------------------------------+
; txd      ; Incomplete set of assignments ;
; clk      ; Incomplete set of assignments ;
; n_rst    ; Incomplete set of assignments ;
; rxd      ; Incomplete set of assignments ;
+----------+-------------------------------+


+--------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                     ;
+---------------------+--------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]      ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+--------------------+----------------------------+--------------------------+
; Placement (by node) ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 736 ) ; 0.00 % ( 0 / 736 )         ; 0.00 % ( 0 / 736 )       ;
;     -- Achieved     ; 0.00 % ( 0 / 736 ) ; 0.00 % ( 0 / 736 )         ; 0.00 % ( 0 / 736 )       ;
;                     ;                    ;                            ;                          ;
; Routing (by net)    ;                    ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )   ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+--------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 726 )    ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/summer_vacation_2023/022_UART_CAL_PROJECT/quartus/output_files/top.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 463 / 15,408 ( 3 % ) ;
;     -- Combinational with no register       ; 146                  ;
;     -- Register only                        ; 64                   ;
;     -- Combinational with a register        ; 253                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 124                  ;
;     -- 3 input functions                    ; 217                  ;
;     -- <=2 input functions                  ; 58                   ;
;     -- Register only                        ; 64                   ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 294                  ;
;     -- arithmetic mode                      ; 105                  ;
;                                             ;                      ;
; Total registers*                            ; 317 / 17,068 ( 2 % ) ;
;     -- Dedicated logic registers            ; 317 / 15,408 ( 2 % ) ;
;     -- I/O registers                        ; 0 / 1,660 ( 0 % )    ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 32 / 963 ( 3 % )     ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 4 / 347 ( 1 % )      ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )       ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )        ;
;                                             ;                      ;
; Global signals                              ; 2                    ;
; M9Ks                                        ; 0 / 56 ( 0 % )       ;
; Total block memory bits                     ; 0 / 516,096 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 516,096 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )      ;
; PLLs                                        ; 0 / 4 ( 0 % )        ;
; Global clocks                               ; 2 / 20 ( 10 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%         ;
; Peak interconnect usage (total/H/V)         ; 5% / 5% / 5%         ;
; Maximum fan-out                             ; 317                  ;
; Highest non-global fan-out                  ; 71                   ;
; Total fan-out                               ; 2634                 ;
; Average fan-out                             ; 3.33                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 463 / 15408 ( 3 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 146                 ; 0                              ;
;     -- Register only                        ; 64                  ; 0                              ;
;     -- Combinational with a register        ; 253                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 124                 ; 0                              ;
;     -- 3 input functions                    ; 217                 ; 0                              ;
;     -- <=2 input functions                  ; 58                  ; 0                              ;
;     -- Register only                        ; 64                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 294                 ; 0                              ;
;     -- arithmetic mode                      ; 105                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 317                 ; 0                              ;
;     -- Dedicated logic registers            ; 317 / 15408 ( 2 % ) ; 0 / 15408 ( 0 % )              ;
;     -- I/O registers                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 32 / 963 ( 3 % )    ; 0 / 963 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 4                   ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )     ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; Clock control block                         ; 2 / 24 ( 8 % )      ; 0 / 24 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 2629                ; 5                              ;
;     -- Registered Connections               ; 1229                ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 3                   ; 0                              ;
;     -- Output Ports                         ; 1                   ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                 ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk   ; G2    ; 1        ; 0            ; 14           ; 0            ; 317                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; n_rst ; G1    ; 1        ; 0            ; 14           ; 7            ; 317                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
; rxd   ; H13   ; 7        ; 28           ; 29           ; 28           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; Fitter               ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; txd  ; H11   ; 8        ; 19           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
+------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; D1       ; DIFFIO_L4n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R16n, nCEO           ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-----------------------------------------------------------+
; I/O Bank Usage                                            ;
+----------+-----------------+---------------+--------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ;
+----------+-----------------+---------------+--------------+
; 1        ; 6 / 33 ( 18 % ) ; 2.5V          ; --           ;
; 2        ; 0 / 48 ( 0 % )  ; 2.5V          ; --           ;
; 3        ; 0 / 46 ( 0 % )  ; 2.5V          ; --           ;
; 4        ; 0 / 41 ( 0 % )  ; 2.5V          ; --           ;
; 5        ; 0 / 46 ( 0 % )  ; 2.5V          ; --           ;
; 6        ; 1 / 43 ( 2 % )  ; 2.5V          ; --           ;
; 7        ; 1 / 47 ( 2 % )  ; 2.5V          ; --           ;
; 8        ; 1 / 43 ( 2 % )  ; 2.5V          ; --           ;
+----------+-----------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 350        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 345        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 336        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 334        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 332        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 328        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 326        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 312        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 307        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 298        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 296        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 291        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 290        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA3      ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 140        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 151        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 178        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 150        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 152        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B3       ; 355        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 351        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 346        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 337        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 335        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 333        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 329        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 327        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 315        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 313        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 308        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 299        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 297        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 292        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 289        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 268        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 358        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 340        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 267        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 266        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 357        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E10      ; 325        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 317        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 316        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 311        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 301        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 294        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 255        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 347        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 348        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 318        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 302        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ; 306        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F14      ; 279        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 276        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 251        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 250        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 39         ; 1        ; n_rst                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G2       ; 38         ; 1        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G3       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 353        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 342        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 341        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 331        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 305        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G13      ; 295        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 278        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 277        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 264        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G22      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ; 343        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 323        ; 8        ; txd                                                       ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ; 304        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 303        ; 7        ; rxd                                                       ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; H14      ; 288        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 287        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 259        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 265        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 254        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 253        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 246        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 245        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J4       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 243        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J17      ; 258        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 249        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 241        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 244        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K17      ; 247        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 248        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 232        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 234        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 64         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 196        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 63         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 192        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 193        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 197        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R9       ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R18      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 207        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 206        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 187        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 202        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 201        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 61         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 113        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 142        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 158        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 198        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W15      ; 159        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 185        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                     ;
+---------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------+--------------+
; Compilation Hierarchy Node      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                      ; Library Name ;
+---------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------+--------------+
; |top                            ; 463 (1)     ; 317 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 4    ; 0            ; 146 (1)      ; 64 (0)            ; 253 (0)          ; |top                                     ; work         ;
;    |alu:dut_alu|                ; 354 (34)    ; 194 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 96 (2)       ; 64 (0)            ; 194 (32)         ; |top|alu:dut_alu                         ; work         ;
;       |divider_u:dut_divider_u| ; 109 (109)   ; 55 (55)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (38)      ; 0 (0)             ; 71 (71)          ; |top|alu:dut_alu|divider_u:dut_divider_u ; work         ;
;       |mul_s:dut_mul_s|         ; 121 (121)   ; 69 (69)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 32 (32)           ; 52 (52)          ; |top|alu:dut_alu|mul_s:dut_mul_s         ; work         ;
;       |mul_u:dut_mul_u|         ; 90 (90)     ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 32 (32)           ; 39 (39)          ; |top|alu:dut_alu|mul_u:dut_mul_u         ; work         ;
;    |decorder:dut_decorder|      ; 68 (68)     ; 50 (50)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 51 (51)          ; |top|decorder:dut_decorder               ; work         ;
;    |uart:dut_uart|              ; 105 (0)     ; 73 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 32 (0)       ; 0 (0)             ; 73 (0)           ; |top|uart:dut_uart                       ; work         ;
;       |gen_en:dut_gen_en|       ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |top|uart:dut_uart|gen_en:dut_gen_en     ; work         ;
;       |rx:dut_rx|               ; 28 (28)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 17 (17)          ; |top|uart:dut_uart|rx:dut_rx             ; work         ;
;       |tx:dut_tx|               ; 71 (71)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 52 (52)          ; |top|uart:dut_uart|tx:dut_tx             ; work         ;
+---------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                   ;
+-------+----------+---------------+---------------+-----------------------+-----+------+
; Name  ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------+----------+---------------+---------------+-----------------------+-----+------+
; txd   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk   ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; n_rst ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; rxd   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+-------+----------+---------------+---------------+-----------------------+-----+------+


+--------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                           ;
+--------------------------------------------+-------------------+---------+
; Source Pin / Fanout                        ; Pad To Core Index ; Setting ;
+--------------------------------------------+-------------------+---------+
; clk                                        ;                   ;         ;
; n_rst                                      ;                   ;         ;
; rxd                                        ;                   ;         ;
;      - uart:dut_uart|rx:dut_rx|fnd_rxd~8   ; 0                 ; 6       ;
;      - uart:dut_uart|rx:dut_rx|Selector1~1 ; 0                 ; 6       ;
;      - uart:dut_uart|rx:dut_rx|Selector0~0 ; 0                 ; 6       ;
+--------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                     ;
+-----------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                          ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; alu:dut_alu|divider_u:dut_divider_u|q~1       ; LCCOMB_X27_Y20_N8  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; alu:dut_alu|divider_u:dut_divider_u|result~18 ; LCCOMB_X19_Y20_N6  ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; alu:dut_alu|divider_u:dut_divider_u|state     ; FF_X19_Y20_N27     ; 56      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; alu:dut_alu|mul_s:dut_mul_s|state             ; FF_X24_Y20_N31     ; 70      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; alu:dut_alu|mul_u:dut_mul_u|state             ; FF_X24_Y20_N5      ; 71      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; clk                                           ; PIN_G2             ; 317     ; Clock                                 ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; decorder:dut_decorder|cnt_1[1]~1              ; LCCOMB_X28_Y20_N26 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; decorder:dut_decorder|cnt_2[2]~1              ; LCCOMB_X28_Y20_N6  ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; decorder:dut_decorder|op_d[2]~6               ; LCCOMB_X27_Y20_N2  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; decorder:dut_decorder|src1_d[15]~0            ; LCCOMB_X28_Y20_N12 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; decorder:dut_decorder|src2_d[0]~0             ; LCCOMB_X28_Y20_N2  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; decorder:dut_decorder|state.TYPE              ; FF_X28_Y20_N9      ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; n_rst                                         ; PIN_G1             ; 317     ; Async. clear                          ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; uart:dut_uart|rx:dut_rx|fnd_rxd[4]~1          ; LCCOMB_X27_Y21_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart:dut_uart|tx:dut_tx|cnt_4[2]~1            ; LCCOMB_X23_Y21_N16 ; 35      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart:dut_uart|tx:dut_tx|shift_data[3]~1       ; LCCOMB_X19_Y21_N4  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; uart:dut_uart|tx:dut_tx|tx_state.STOP         ; FF_X20_Y22_N25     ; 45      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                             ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name  ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk   ; PIN_G2   ; 317     ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; n_rst ; PIN_G1   ; 317     ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
+-------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                 ;
+-------------------------------------------------------+---------+
; Name                                                  ; Fan-Out ;
+-------------------------------------------------------+---------+
; alu:dut_alu|mul_u:dut_mul_u|state                     ; 71      ;
; alu:dut_alu|mul_s:dut_mul_s|state                     ; 70      ;
; alu:dut_alu|divider_u:dut_divider_u|state             ; 56      ;
; uart:dut_uart|tx:dut_tx|tx_state.STOP                 ; 45      ;
; alu:dut_alu|divider_u:dut_divider_u|A[16]             ; 36      ;
; uart:dut_uart|tx:dut_tx|cnt_4[2]~1                    ; 35      ;
; alu:dut_alu|mul_s:dut_mul_s|q[0]                      ; 34      ;
; alu:dut_alu|mul_s:dut_mul_s|q0                        ; 32      ;
; uart:dut_uart|gen_en:dut_gen_en|Equal0~0              ; 19      ;
; decorder:dut_decorder|op_d[3]                         ; 18      ;
; decorder:dut_decorder|src1_d[15]~0                    ; 16      ;
; alu:dut_alu|divider_u:dut_divider_u|q~1               ; 16      ;
; uart:dut_uart|gen_en:dut_gen_en|Equal1~0              ; 16      ;
; decorder:dut_decorder|src2_d[0]~0                     ; 16      ;
; alu:dut_alu|divider_u:dut_divider_u|result~18         ; 16      ;
; alu:dut_alu|mul_u:dut_mul_u|q[0]                      ; 16      ;
; ~GND                                                  ; 15      ;
; uart:dut_uart|tx:dut_tx|tx_state.IDLE                 ; 13      ;
; uart:dut_uart|tx:dut_tx|tx_state.DATA                 ; 13      ;
; uart:dut_uart|rx:dut_rx|rx_state.DATA                 ; 12      ;
; decorder:dut_decorder|state.IDLE                      ; 10      ;
; uart:dut_uart|rx:dut_rx|fnd_rxd[2]                    ; 10      ;
; uart:dut_uart|tx:dut_tx|tx_cnt[0]                     ; 10      ;
; uart:dut_uart|rx:dut_rx|fnd_rxd[1]                    ; 9       ;
; uart:dut_uart|rx:dut_rx|fnd_rxd[0]                    ; 9       ;
; uart:dut_uart|rx:dut_rx|fnd_rxd[4]~1                  ; 8       ;
; uart:dut_uart|rx:dut_rx|rx_state.IDLE                 ; 7       ;
; uart:dut_uart|rx:dut_rx|valid_sig                     ; 7       ;
; uart:dut_uart|rx:dut_rx|fnd_rxd[3]                    ; 7       ;
; uart:dut_uart|tx:dut_tx|shift_data[3]~1               ; 7       ;
; uart:dut_uart|tx:dut_tx|tx_cnt[2]                     ; 7       ;
; uart:dut_uart|tx:dut_tx|tx_state.START                ; 7       ;
; alu:dut_alu|mul_s:dut_mul_s|A[15]                     ; 7       ;
; uart:dut_uart|rx:dut_rx|rx_cnt[0]                     ; 6       ;
; decorder:dut_decorder|src2_d[2]                       ; 6       ;
; decorder:dut_decorder|src2_d[3]                       ; 6       ;
; decorder:dut_decorder|src2_d[4]                       ; 6       ;
; decorder:dut_decorder|src2_d[5]                       ; 6       ;
; decorder:dut_decorder|src2_d[6]                       ; 6       ;
; decorder:dut_decorder|src2_d[7]                       ; 6       ;
; decorder:dut_decorder|src2_d[8]                       ; 6       ;
; decorder:dut_decorder|src2_d[9]                       ; 6       ;
; decorder:dut_decorder|src2_d[10]                      ; 6       ;
; decorder:dut_decorder|src2_d[11]                      ; 6       ;
; uart:dut_uart|rx:dut_rx|valid_sig_d                   ; 6       ;
; decorder:dut_decorder|src2_d[1]                       ; 6       ;
; uart:dut_uart|rx:dut_rx|fnd_rxd[4]                    ; 6       ;
; decorder:dut_decorder|src2_d[0]                       ; 6       ;
; uart:dut_uart|tx:dut_tx|tx_cnt[1]                     ; 6       ;
; uart:dut_uart|gen_en:dut_gen_en|cnt[0]                ; 6       ;
; decorder:dut_decorder|src1_d[3]                       ; 5       ;
; decorder:dut_decorder|src1_d[5]                       ; 5       ;
; decorder:dut_decorder|src1_d[6]                       ; 5       ;
; decorder:dut_decorder|src1_d[4]                       ; 5       ;
; decorder:dut_decorder|src1_d[7]                       ; 5       ;
; decorder:dut_decorder|src1_d[10]                      ; 5       ;
; decorder:dut_decorder|src1_d[9]                       ; 5       ;
; decorder:dut_decorder|src1_d[2]                       ; 5       ;
; decorder:dut_decorder|src1_d[8]                       ; 5       ;
; decorder:dut_decorder|src1_d[11]                      ; 5       ;
; decorder:dut_decorder|src1_d[1]                       ; 5       ;
; decorder:dut_decorder|src1_d[0]                       ; 5       ;
; decorder:dut_decorder|src2_d[12]                      ; 5       ;
; decorder:dut_decorder|src2_d[13]                      ; 5       ;
; decorder:dut_decorder|src2_d[14]                      ; 5       ;
; decorder:dut_decorder|src2_d[15]                      ; 5       ;
; uart:dut_uart|rx:dut_rx|fnd_rxd[7]                    ; 5       ;
; uart:dut_uart|gen_en:dut_gen_en|cnt[1]                ; 5       ;
; alu:dut_alu|divider_u:dut_divider_u|count[4]          ; 5       ;
; decorder:dut_decorder|src1_d[12]                      ; 4       ;
; decorder:dut_decorder|src1_d[13]                      ; 4       ;
; decorder:dut_decorder|src1_d[14]                      ; 4       ;
; uart:dut_uart|rx:dut_rx|rx_cnt[1]                     ; 4       ;
; decorder:dut_decorder|cnt_2[0]                        ; 4       ;
; decorder:dut_decorder|src1_d[15]                      ; 4       ;
; decorder:dut_decorder|cnt_1[0]                        ; 4       ;
; decorder:dut_decorder|state.DATA_1                    ; 4       ;
; uart:dut_uart|rx:dut_rx|valid                         ; 4       ;
; decorder:dut_decorder|state.DATA_2                    ; 4       ;
; decorder:dut_decorder|state.TYPE                      ; 4       ;
; uart:dut_uart|tx:dut_tx|cnt_4[0]                      ; 4       ;
; uart:dut_uart|tx:dut_tx|tx_cnt[3]                     ; 4       ;
; uart:dut_uart|gen_en:dut_gen_en|cnt[2]                ; 4       ;
; alu:dut_alu|mul_s:dut_mul_s|A[13]                     ; 4       ;
; alu:dut_alu|mul_s:dut_mul_s|A[12]                     ; 4       ;
; alu:dut_alu|mul_s:dut_mul_s|A[11]                     ; 4       ;
; alu:dut_alu|mul_s:dut_mul_s|A[10]                     ; 4       ;
; alu:dut_alu|mul_s:dut_mul_s|A[3]                      ; 4       ;
; alu:dut_alu|mul_s:dut_mul_s|A[4]                      ; 4       ;
; alu:dut_alu|mul_s:dut_mul_s|A[5]                      ; 4       ;
; alu:dut_alu|mul_s:dut_mul_s|A[6]                      ; 4       ;
; alu:dut_alu|mul_s:dut_mul_s|A[7]                      ; 4       ;
; alu:dut_alu|mul_s:dut_mul_s|A[9]                      ; 4       ;
; alu:dut_alu|mul_s:dut_mul_s|A[2]                      ; 4       ;
; alu:dut_alu|mul_s:dut_mul_s|A[8]                      ; 4       ;
; alu:dut_alu|mul_s:dut_mul_s|A[1]                      ; 4       ;
; alu:dut_alu|mul_s:dut_mul_s|A[0]                      ; 4       ;
; alu:dut_alu|divider_u:dut_divider_u|A[2]              ; 4       ;
; alu:dut_alu|divider_u:dut_divider_u|A[3]              ; 4       ;
; alu:dut_alu|divider_u:dut_divider_u|A[4]              ; 4       ;
; alu:dut_alu|divider_u:dut_divider_u|A[5]              ; 4       ;
; alu:dut_alu|divider_u:dut_divider_u|A[6]              ; 4       ;
; alu:dut_alu|divider_u:dut_divider_u|A[7]              ; 4       ;
; alu:dut_alu|divider_u:dut_divider_u|A[8]              ; 4       ;
; alu:dut_alu|divider_u:dut_divider_u|A[9]              ; 4       ;
; alu:dut_alu|divider_u:dut_divider_u|A[10]             ; 4       ;
; alu:dut_alu|divider_u:dut_divider_u|A[11]             ; 4       ;
; alu:dut_alu|divider_u:dut_divider_u|A[12]             ; 4       ;
; alu:dut_alu|divider_u:dut_divider_u|A[13]             ; 4       ;
; alu:dut_alu|divider_u:dut_divider_u|A[14]             ; 4       ;
; alu:dut_alu|divider_u:dut_divider_u|A[15]             ; 4       ;
; alu:dut_alu|divider_u:dut_divider_u|A[1]              ; 4       ;
; alu:dut_alu|divider_u:dut_divider_u|A[0]              ; 4       ;
; rxd~input                                             ; 3       ;
; alu:dut_alu|mul_u:dut_mul_u|A[15]                     ; 3       ;
; decorder:dut_decorder|cnt_2[2]~1                      ; 3       ;
; decorder:dut_decorder|cnt_1[1]~1                      ; 3       ;
; uart:dut_uart|rx:dut_rx|rx_n_cnt[0]~3                 ; 3       ;
; uart:dut_uart|rx:dut_rx|rx_n_cnt[3]~2                 ; 3       ;
; uart:dut_uart|rx:dut_rx|rx_n_cnt[1]~1                 ; 3       ;
; uart:dut_uart|rx:dut_rx|rx_cnt[3]                     ; 3       ;
; uart:dut_uart|rx:dut_rx|rx_n_cnt[2]~0                 ; 3       ;
; uart:dut_uart|rx:dut_rx|rx_cnt[2]                     ; 3       ;
; decorder:dut_decorder|cnt_2[1]                        ; 3       ;
; uart:dut_uart|rx:dut_rx|rx_state.STOP                 ; 3       ;
; decorder:dut_decorder|cnt_1[1]                        ; 3       ;
; alu:dut_alu|divider_u:dut_divider_u|q[15]             ; 3       ;
; decorder:dut_decorder|state.OPERATION                 ; 3       ;
; decorder:dut_decorder|Equal8~2                        ; 3       ;
; decorder:dut_decorder|n_state~0                       ; 3       ;
; uart:dut_uart|rx:dut_rx|fnd_rxd[5]                    ; 3       ;
; uart:dut_uart|rx:dut_rx|fnd_rxd[6]                    ; 3       ;
; uart:dut_uart|tx:dut_tx|cnt_4[1]                      ; 3       ;
; uart:dut_uart|tx:dut_tx|tx_n_cnt[2]~4                 ; 3       ;
; uart:dut_uart|tx:dut_tx|tx_n_cnt[1]~2                 ; 3       ;
; uart:dut_uart|tx:dut_tx|tx_n_cnt[3]~0                 ; 3       ;
; uart:dut_uart|gen_en:dut_gen_en|cnt[3]                ; 3       ;
; uart:dut_uart|tx:dut_tx|txd                           ; 3       ;
; alu:dut_alu|mul_u:dut_mul_u|A[14]                     ; 3       ;
; alu:dut_alu|mul_u:dut_mul_u|A[13]                     ; 3       ;
; alu:dut_alu|mul_u:dut_mul_u|A[12]                     ; 3       ;
; alu:dut_alu|mul_u:dut_mul_u|A[11]                     ; 3       ;
; alu:dut_alu|mul_u:dut_mul_u|A[10]                     ; 3       ;
; alu:dut_alu|mul_u:dut_mul_u|A[3]                      ; 3       ;
; alu:dut_alu|mul_u:dut_mul_u|A[4]                      ; 3       ;
; alu:dut_alu|mul_u:dut_mul_u|A[5]                      ; 3       ;
; alu:dut_alu|mul_u:dut_mul_u|A[6]                      ; 3       ;
; alu:dut_alu|mul_u:dut_mul_u|A[7]                      ; 3       ;
; alu:dut_alu|mul_u:dut_mul_u|A[9]                      ; 3       ;
; alu:dut_alu|mul_u:dut_mul_u|A[2]                      ; 3       ;
; alu:dut_alu|mul_u:dut_mul_u|A[8]                      ; 3       ;
; alu:dut_alu|mul_u:dut_mul_u|A[1]                      ; 3       ;
; alu:dut_alu|mul_u:dut_mul_u|A[0]                      ; 3       ;
; alu:dut_alu|divider_u:dut_divider_u|count[3]          ; 3       ;
; alu:dut_alu|divider_u:dut_divider_u|count[2]          ; 3       ;
; alu:dut_alu|divider_u:dut_divider_u|count[1]          ; 3       ;
; alu:dut_alu|divider_u:dut_divider_u|count[0]          ; 3       ;
; alu:dut_alu|mul_s:dut_mul_s|count[4]                  ; 3       ;
; alu:dut_alu|mul_u:dut_mul_u|count[4]                  ; 3       ;
; alu:dut_alu|mul_s:dut_mul_s|count[3]                  ; 3       ;
; alu:dut_alu|mul_s:dut_mul_s|count[2]                  ; 3       ;
; alu:dut_alu|mul_s:dut_mul_s|count[1]                  ; 3       ;
; alu:dut_alu|mul_s:dut_mul_s|count[0]                  ; 3       ;
; alu:dut_alu|mul_u:dut_mul_u|count[3]                  ; 3       ;
; alu:dut_alu|mul_u:dut_mul_u|count[2]                  ; 3       ;
; alu:dut_alu|mul_u:dut_mul_u|count[1]                  ; 3       ;
; alu:dut_alu|mul_u:dut_mul_u|count[0]                  ; 3       ;
; decorder:dut_decorder|op_d[2]~6                       ; 2       ;
; decorder:dut_decorder|Equal5~6                        ; 2       ;
; alu:dut_alu|mul_s:dut_mul_s|result[31]                ; 2       ;
; alu:dut_alu|mul_u:dut_mul_u|q[15]                     ; 2       ;
; alu:dut_alu|mul_u:dut_mul_u|q[14]                     ; 2       ;
; alu:dut_alu|mul_s:dut_mul_s|q[14]                     ; 2       ;
; alu:dut_alu|mul_u:dut_mul_u|q[7]                      ; 2       ;
; alu:dut_alu|mul_s:dut_mul_s|q[7]                      ; 2       ;
; alu:dut_alu|mul_u:dut_mul_u|q[13]                     ; 2       ;
; alu:dut_alu|mul_s:dut_mul_s|q[13]                     ; 2       ;
; alu:dut_alu|mul_u:dut_mul_u|q[6]                      ; 2       ;
; alu:dut_alu|mul_s:dut_mul_s|q[6]                      ; 2       ;
; alu:dut_alu|divider_u:dut_divider_u|q[5]              ; 2       ;
; alu:dut_alu|divider_u:dut_divider_u|q[11]             ; 2       ;
; alu:dut_alu|divider_u:dut_divider_u|q[4]              ; 2       ;
; alu:dut_alu|mul_u:dut_mul_u|q[12]                     ; 2       ;
; alu:dut_alu|mul_s:dut_mul_s|q[12]                     ; 2       ;
; alu:dut_alu|mul_u:dut_mul_u|q[5]                      ; 2       ;
; alu:dut_alu|mul_s:dut_mul_s|q[5]                      ; 2       ;
; decorder:dut_decorder|n_state~6                       ; 2       ;
; decorder:dut_decorder|state.EQUAL                     ; 2       ;
; alu:dut_alu|divider_u:dut_divider_u|q[6]              ; 2       ;
; alu:dut_alu|divider_u:dut_divider_u|q[12]             ; 2       ;
; alu:dut_alu|divider_u:dut_divider_u|q[10]             ; 2       ;
; alu:dut_alu|divider_u:dut_divider_u|q[3]              ; 2       ;
; alu:dut_alu|mul_u:dut_mul_u|q[11]                     ; 2       ;
; alu:dut_alu|mul_s:dut_mul_s|q[11]                     ; 2       ;
; alu:dut_alu|mul_u:dut_mul_u|q[4]                      ; 2       ;
; alu:dut_alu|mul_s:dut_mul_s|q[4]                      ; 2       ;
; alu:dut_alu|divider_u:dut_divider_u|q[7]              ; 2       ;
; alu:dut_alu|divider_u:dut_divider_u|q[13]             ; 2       ;
; alu:dut_alu|divider_u:dut_divider_u|q[9]              ; 2       ;
; alu:dut_alu|divider_u:dut_divider_u|q[2]              ; 2       ;
; alu:dut_alu|mul_u:dut_mul_u|q[10]                     ; 2       ;
; alu:dut_alu|mul_s:dut_mul_s|q[10]                     ; 2       ;
; alu:dut_alu|mul_u:dut_mul_u|q[3]                      ; 2       ;
; alu:dut_alu|mul_s:dut_mul_s|q[3]                      ; 2       ;
; decorder:dut_decorder|n_state~5                       ; 2       ;
; decorder:dut_decorder|n_state~4                       ; 2       ;
; uart:dut_uart|rx:dut_rx|Selector2~0                   ; 2       ;
; uart:dut_uart|rx:dut_rx|Equal2~0                      ; 2       ;
; alu:dut_alu|divider_u:dut_divider_u|q[8]              ; 2       ;
; decorder:dut_decorder|Selector6~0                     ; 2       ;
; decorder:dut_decorder|cnt_2[2]                        ; 2       ;
; alu:dut_alu|divider_u:dut_divider_u|q[14]             ; 2       ;
; alu:dut_alu|divider_u:dut_divider_u|q[1]              ; 2       ;
; alu:dut_alu|mul_u:dut_mul_u|q[9]                      ; 2       ;
; alu:dut_alu|mul_s:dut_mul_s|q[9]                      ; 2       ;
; alu:dut_alu|mul_u:dut_mul_u|q[2]                      ; 2       ;
; alu:dut_alu|mul_s:dut_mul_s|q[2]                      ; 2       ;
; decorder:dut_decorder|Selector4~0                     ; 2       ;
; decorder:dut_decorder|cnt_1[2]                        ; 2       ;
; decorder:dut_decorder|n_state~3                       ; 2       ;
; decorder:dut_decorder|n_state~1                       ; 2       ;
; decorder:dut_decorder|state.FORMAT                    ; 2       ;
; alu:dut_alu|divider_u:dut_divider_u|q[0]              ; 2       ;
; alu:dut_alu|mul_u:dut_mul_u|q[8]                      ; 2       ;
; alu:dut_alu|mul_s:dut_mul_s|q[8]                      ; 2       ;
; alu:dut_alu|mul_u:dut_mul_u|q[1]                      ; 2       ;
; alu:dut_alu|mul_s:dut_mul_s|q[1]                      ; 2       ;
; decorder:dut_decorder|Equal5~4                        ; 2       ;
; alu:dut_alu|divider_u:dut_divider_u|Equal0~0          ; 2       ;
; decorder:dut_decorder|dtype_d[0]                      ; 2       ;
; decorder:dut_decorder|op_d[2]                         ; 2       ;
; decorder:dut_decorder|dtype_d[1]                      ; 2       ;
; uart:dut_uart|tx:dut_tx|tx_next_state~3               ; 2       ;
; uart:dut_uart|tx:dut_tx|cnt_4[2]                      ; 2       ;
; alu:dut_alu|divider_u:dut_divider_u|Equal1~0          ; 2       ;
; alu:dut_alu|alu_done~0                                ; 2       ;
; uart:dut_uart|tx:dut_tx|tx_n_cnt[1]~3                 ; 2       ;
; uart:dut_uart|tx:dut_tx|tx_n_cnt[3]~1                 ; 2       ;
; uart:dut_uart|tx:dut_tx|Equal6~0                      ; 2       ;
; alu:dut_alu|mul_s:dut_mul_s|q[15]                     ; 2       ;
; uart:dut_uart|tx:dut_tx|shift_data[7]                 ; 2       ;
; decorder:dut_decorder|dtype_d[1]~0                    ; 1       ;
; uart:dut_uart|gen_en:dut_gen_en|cnt[0]~3              ; 1       ;
; decorder:dut_decorder|op_d[2]~5                       ; 1       ;
; decorder:dut_decorder|op_d~4                          ; 1       ;
; decorder:dut_decorder|Equal8~3                        ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|A~15                      ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|A~14                      ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|Add2~31                   ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|Add2~30                   ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|A~13                      ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|Add2~29                   ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|Add2~28                   ; 1       ;
; alu:dut_alu|result[31]~31                             ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|result[31]                ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|q~15                      ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|Add2~27                   ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|Add2~26                   ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|A~12                      ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|Add2~25                   ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|Add2~24                   ; 1       ;
; alu:dut_alu|result[30]~30                             ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|result[30]                ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|q~14                      ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|q~14                      ; 1       ;
; alu:dut_alu|result[23]~29                             ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|result[23]                ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|result[23]                ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|q~13                      ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|q~13                      ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|A~11                      ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|Add2~23                   ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|Add2~22                   ; 1       ;
; alu:dut_alu|result[29]~28                             ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|result[29]                ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|result[29]                ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|q~12                      ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|q~12                      ; 1       ;
; alu:dut_alu|result[22]~27                             ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|result[22]                ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|result[22]                ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|q~11                      ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|q~11                      ; 1       ;
; alu:dut_alu|result[15]~26                             ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|result[15]                ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|result[15]                ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|q~16              ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|A~10                      ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|Add2~21                   ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|Add2~20                   ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|q~15              ; 1       ;
; alu:dut_alu|result[28]~25                             ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|result[28]                ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|result[28]                ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|q~14              ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|q~10                      ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|q~10                      ; 1       ;
; alu:dut_alu|result[21]~24                             ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|result[21]                ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|result[21]                ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|q~9                       ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|q~9                       ; 1       ;
; alu:dut_alu|result[14]~23                             ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|result[14]                ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|result[14]                ; 1       ;
; alu:dut_alu|result[7]~22                              ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|result[7]                 ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|result[7]                 ; 1       ;
; decorder:dut_decorder|Selector6~1                     ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|A~9                       ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|A~8                       ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|A~7                       ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|A~6                       ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|A~5                       ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|Add2~19                   ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|Add2~18                   ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|Add2~17                   ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|Add2~16                   ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|Add2~15                   ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|Add2~14                   ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|Add2~13                   ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|Add2~12                   ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|Add2~11                   ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|Add2~10                   ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|q~13              ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|q~12              ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|A~4                       ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|Add2~9                    ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|Add2~8                    ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|q~11              ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|A~3                       ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|Add2~7                    ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|Add2~6                    ; 1       ;
; alu:dut_alu|result[27]~21                             ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|result[27]                ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|result[27]                ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|q~10              ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|q~8                       ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|q~8                       ; 1       ;
; alu:dut_alu|result[20]~20                             ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|result[20]                ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|result[20]                ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|q~7                       ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|q~7                       ; 1       ;
; alu:dut_alu|result[13]~19                             ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|result[13]                ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|result[13]                ; 1       ;
; alu:dut_alu|result[6]~18                              ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|result[6]                 ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|result[6]                 ; 1       ;
; uart:dut_uart|tx:dut_tx|shift_data~9                  ; 1       ;
; uart:dut_uart|tx:dut_tx|shift_data~8                  ; 1       ;
; decorder:dut_decorder|n_state.END_DATA~0              ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|A~2                       ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|Add2~5                    ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|Add2~4                    ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|q~9               ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|q0~0                      ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|q~8               ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|q~7               ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|A~1                       ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|Add2~3                    ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|Add2~2                    ; 1       ;
; alu:dut_alu|result[26]~17                             ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|result[26]                ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|result[26]                ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|q~6               ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|q~6                       ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|q~6                       ; 1       ;
; alu:dut_alu|result[19]~16                             ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|result[19]                ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|result[19]                ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|q~5                       ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|q~5                       ; 1       ;
; alu:dut_alu|result[12]~15                             ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|result[12]                ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|result[12]                ; 1       ;
; alu:dut_alu|result[5]~14                              ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|result[5]                 ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|result[5]                 ; 1       ;
; uart:dut_uart|tx:dut_tx|shift_data~7                  ; 1       ;
; decorder:dut_decorder|Selector0~0                     ; 1       ;
; decorder:dut_decorder|state.END_DATA                  ; 1       ;
; uart:dut_uart|rx:dut_rx|rx_n_cnt[3]~7                 ; 1       ;
; uart:dut_uart|rx:dut_rx|rx_n_cnt[0]~6                 ; 1       ;
; uart:dut_uart|rx:dut_rx|rx_n_cnt[1]~5                 ; 1       ;
; uart:dut_uart|rx:dut_rx|rx_n_cnt[2]~4                 ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|q~5               ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|A~0                       ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|Add2~1                    ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|Add2~0                    ; 1       ;
; decorder:dut_decorder|cnt_2~3                         ; 1       ;
; decorder:dut_decorder|cnt_2~2                         ; 1       ;
; decorder:dut_decorder|cnt_2~0                         ; 1       ;
; uart:dut_uart|rx:dut_rx|Selector2~1                   ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|q~4               ; 1       ;
; alu:dut_alu|result[25]~13                             ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|result[25]                ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|result[25]                ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|q~3               ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|q~4                       ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|q~4                       ; 1       ;
; alu:dut_alu|result[18]~12                             ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|result[18]                ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|result[18]                ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|q~3                       ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|q~3                       ; 1       ;
; alu:dut_alu|result[11]~11                             ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|result[11]                ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|result[11]                ; 1       ;
; alu:dut_alu|result[4]~10                              ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|result[4]                 ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|result[4]                 ; 1       ;
; uart:dut_uart|tx:dut_tx|shift_data~6                  ; 1       ;
; decorder:dut_decorder|cnt_1~3                         ; 1       ;
; decorder:dut_decorder|cnt_1~2                         ; 1       ;
; decorder:dut_decorder|cnt_1~0                         ; 1       ;
; decorder:dut_decorder|Selector3~0                     ; 1       ;
; decorder:dut_decorder|Selector1~0                     ; 1       ;
; uart:dut_uart|rx:dut_rx|Selector0~1                   ; 1       ;
; uart:dut_uart|rx:dut_rx|Selector0~0                   ; 1       ;
; uart:dut_uart|rx:dut_rx|Selector1~2                   ; 1       ;
; uart:dut_uart|rx:dut_rx|Selector1~1                   ; 1       ;
; uart:dut_uart|rx:dut_rx|Selector1~0                   ; 1       ;
; uart:dut_uart|rx:dut_rx|Add0~0                        ; 1       ;
; alu:dut_alu|result[24]~9                              ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|result[24]                ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|result[24]                ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|q~2               ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|q~2                       ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|q~2                       ; 1       ;
; decorder:dut_decorder|Selector5~0                     ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|q~0               ; 1       ;
; alu:dut_alu|result[17]~8                              ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|result[17]                ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|result[17]                ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|q~1                       ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|q~1                       ; 1       ;
; alu:dut_alu|result[10]~7                              ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|result[10]                ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|result[10]                ; 1       ;
; alu:dut_alu|result[3]~6                               ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|result[3]                 ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|result[3]                 ; 1       ;
; uart:dut_uart|tx:dut_tx|shift_data~5                  ; 1       ;
; decorder:dut_decorder|Selector4~1                     ; 1       ;
; decorder:dut_decorder|Selector2~0                     ; 1       ;
; decorder:dut_decorder|n_state~2                       ; 1       ;
; uart:dut_uart|rx:dut_rx|fnd_rxd~8                     ; 1       ;
; uart:dut_uart|rx:dut_rx|fnd_rxd~7                     ; 1       ;
; uart:dut_uart|rx:dut_rx|fnd_rxd~6                     ; 1       ;
; uart:dut_uart|rx:dut_rx|fnd_rxd~5                     ; 1       ;
; uart:dut_uart|rx:dut_rx|fnd_rxd~4                     ; 1       ;
; uart:dut_uart|rx:dut_rx|fnd_rxd~3                     ; 1       ;
; uart:dut_uart|rx:dut_rx|fnd_rxd~2                     ; 1       ;
; uart:dut_uart|rx:dut_rx|fnd_rxd~0                     ; 1       ;
; alu:dut_alu|result[16]~5                              ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|result[16]                ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|result[16]                ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|Add0~16           ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|Add2~15           ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|Add0~15           ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|Add2~14           ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|Add0~14           ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|Add2~13           ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|Add0~13           ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|Add2~12           ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|Add0~12           ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|Add2~11           ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|Add0~11           ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|Add2~10           ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|Add0~10           ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|Add2~9            ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|Add0~9            ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|Add2~8            ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|Add0~8            ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|Add2~7            ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|Add0~7            ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|Add2~6            ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|Add0~6            ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|Add2~5            ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|Add0~5            ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|Add2~4            ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|Add0~4            ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|Add2~3            ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|Add0~3            ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|Add2~2            ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|Add0~2            ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|Add2~1            ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|Add0~1            ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|Add0~0            ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|Add2~0            ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|q~0                       ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|q~0                       ; 1       ;
; alu:dut_alu|result[9]~4                               ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|result[9]                 ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|result[9]                 ; 1       ;
; alu:dut_alu|result[2]~3                               ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|result[2]                 ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|result[2]                 ; 1       ;
; uart:dut_uart|tx:dut_tx|shift_data~4                  ; 1       ;
; decorder:dut_decorder|Equal5~5                        ; 1       ;
; alu:dut_alu|result[8]~2                               ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|result[8]                 ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|result[8]                 ; 1       ;
; alu:dut_alu|result[1]~1                               ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|result[1]                 ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|result[1]                 ; 1       ;
; uart:dut_uart|tx:dut_tx|shift_data~3                  ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|n_state~0         ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|n_state~2                 ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|n_state~1                 ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|n_state~0                 ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|n_state~2                 ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|n_state~1                 ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|n_state~0                 ; 1       ;
; alu:dut_alu|result[0]~0                               ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|result[0]                 ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|result[0]                 ; 1       ;
; uart:dut_uart|tx:dut_tx|shift_data~2                  ; 1       ;
; uart:dut_uart|tx:dut_tx|cnt_4~3                       ; 1       ;
; uart:dut_uart|tx:dut_tx|cnt_4~2                       ; 1       ;
; uart:dut_uart|tx:dut_tx|cnt_4~0                       ; 1       ;
; uart:dut_uart|tx:dut_tx|Selector0~0                   ; 1       ;
; alu:dut_alu|alu_done                                  ; 1       ;
; uart:dut_uart|tx:dut_tx|tx_n_cnt[0]~5                 ; 1       ;
; uart:dut_uart|tx:dut_tx|shift_data~0                  ; 1       ;
; uart:dut_uart|tx:dut_tx|Selector1~4                   ; 1       ;
; uart:dut_uart|tx:dut_tx|Selector1~3                   ; 1       ;
; uart:dut_uart|tx:dut_tx|tx_next_state~2               ; 1       ;
; uart:dut_uart|tx:dut_tx|Selector1~2                   ; 1       ;
; uart:dut_uart|tx:dut_tx|Selector1~1                   ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|Equal4~0                  ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|Equal2~0                  ; 1       ;
; uart:dut_uart|tx:dut_tx|Selector1~0                   ; 1       ;
; uart:dut_uart|tx:dut_tx|Selector2~3                   ; 1       ;
; uart:dut_uart|tx:dut_tx|Selector2~2                   ; 1       ;
; uart:dut_uart|tx:dut_tx|Selector2~1                   ; 1       ;
; uart:dut_uart|tx:dut_tx|Selector2~0                   ; 1       ;
; uart:dut_uart|tx:dut_tx|tx_next_state.STOP~1          ; 1       ;
; uart:dut_uart|tx:dut_tx|Add0~1                        ; 1       ;
; uart:dut_uart|tx:dut_tx|tx_next_state.STOP~0          ; 1       ;
; uart:dut_uart|tx:dut_tx|Add0~0                        ; 1       ;
; uart:dut_uart|gen_en:dut_gen_en|cnt[1]~2              ; 1       ;
; uart:dut_uart|gen_en:dut_gen_en|cnt[2]~1              ; 1       ;
; uart:dut_uart|gen_en:dut_gen_en|cnt[3]~0              ; 1       ;
; uart:dut_uart|tx:dut_tx|txd~1                         ; 1       ;
; uart:dut_uart|tx:dut_tx|txd~0                         ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|Add0~2                    ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|A_m[15]~29                ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|A_m[15]~28                ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|m_not[15]~30              ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|A_m[15]~30                ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|A_m[14]~27                ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|A_m[14]~26                ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|m_not[14]~29              ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|m_not[14]~28              ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|A_m[14]~29                ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|A_m[14]~28                ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|A_m[13]~25                ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|A_m[13]~24                ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|m_not[13]~27              ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|m_not[13]~26              ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|A_m[13]~27                ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|A_m[13]~26                ; 1       ;
; uart:dut_uart|tx:dut_tx|data_32[31]                   ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|result[15]~47     ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|A_m[12]~23                ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|A_m[12]~22                ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|m_not[12]~25              ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|m_not[12]~24              ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|A_m[12]~25                ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|A_m[12]~24                ; 1       ;
; uart:dut_uart|tx:dut_tx|data_32[30]                   ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|result[14]~46     ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|result[14]~45     ; 1       ;
; uart:dut_uart|tx:dut_tx|data_32[23]                   ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|result[15]        ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|A_m[11]~21                ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|A_m[11]~20                ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|m_not[11]~23              ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|m_not[11]~22              ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|A_m[11]~23                ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|A_m[11]~22                ; 1       ;
; uart:dut_uart|tx:dut_tx|data_32[29]                   ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|result[13]~44     ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|result[13]~43     ; 1       ;
; uart:dut_uart|tx:dut_tx|data_32[22]                   ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|result[14]        ; 1       ;
; uart:dut_uart|tx:dut_tx|data_32[15]                   ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|result[7]         ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|A_m[10]~19                ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|A_m[10]~18                ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|m_not[10]~21              ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|m_not[10]~20              ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|A_m[10]~21                ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|A_m[10]~20                ; 1       ;
; uart:dut_uart|tx:dut_tx|data_32[28]                   ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|result[12]~42     ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|result[12]~41     ; 1       ;
; uart:dut_uart|tx:dut_tx|data_32[21]                   ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|result[13]        ; 1       ;
; uart:dut_uart|tx:dut_tx|data_32[14]                   ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|result[6]         ; 1       ;
; uart:dut_uart|tx:dut_tx|data_32[7]                    ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|A_m[9]~17                 ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|A_m[9]~16                 ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|A_m[8]~15                 ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|A_m[8]~14                 ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|A_m[7]~13                 ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|A_m[7]~12                 ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|A_m[6]~11                 ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|A_m[6]~10                 ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|A_m[5]~9                  ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|A_m[5]~8                  ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|A_m[4]~7                  ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|A_m[4]~6                  ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|A_m[3]~5                  ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|A_m[3]~4                  ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|m_not[9]~19               ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|m_not[9]~18               ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|m_not[8]~17               ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|m_not[8]~16               ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|m_not[7]~15               ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|m_not[7]~14               ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|m_not[6]~13               ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|m_not[6]~12               ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|m_not[5]~11               ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|m_not[5]~10               ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|m_not[4]~9                ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|m_not[4]~8                ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|m_not[3]~7                ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|m_not[3]~6                ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|A_m[9]~19                 ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|A_m[9]~18                 ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|A_m[8]~17                 ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|A_m[8]~16                 ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|A_m[7]~15                 ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|A_m[7]~14                 ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|A_m[6]~13                 ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|A_m[6]~12                 ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|A_m[5]~11                 ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|A_m[5]~10                 ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|A_m[4]~9                  ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|A_m[4]~8                  ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|A_m[3]~7                  ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|A_m[3]~6                  ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|A_m[2]~3                  ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|A_m[2]~2                  ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|m_not[2]~5                ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|m_not[2]~4                ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|A_m[2]~5                  ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|A_m[2]~4                  ; 1       ;
; uart:dut_uart|tx:dut_tx|data_32[27]                   ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|result[11]~40     ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|result[11]~39     ; 1       ;
; uart:dut_uart|tx:dut_tx|data_32[20]                   ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|result[12]        ; 1       ;
; uart:dut_uart|tx:dut_tx|data_32[13]                   ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|result[5]         ; 1       ;
; uart:dut_uart|tx:dut_tx|data_32[6]                    ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|A_m[1]~1                  ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|A_m[1]~0                  ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|Add0~1                    ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|m_not[1]~3                ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|m_not[1]~2                ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|m_not[0]~1                ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|m_not[0]~0                ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|A_m[1]~3                  ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|A_m[1]~2                  ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|A_m[0]~1                  ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|A_m[0]~0                  ; 1       ;
; uart:dut_uart|tx:dut_tx|data_32[26]                   ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|result[10]~38     ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|result[10]~37     ; 1       ;
; uart:dut_uart|tx:dut_tx|data_32[19]                   ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|result[11]        ; 1       ;
; uart:dut_uart|tx:dut_tx|data_32[12]                   ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|result[4]         ; 1       ;
; uart:dut_uart|tx:dut_tx|data_32[5]                    ; 1       ;
; uart:dut_uart|tx:dut_tx|shift_data[6]                 ; 1       ;
; uart:dut_uart|tx:dut_tx|data_32[25]                   ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|result[9]~36      ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|result[9]~35      ; 1       ;
; uart:dut_uart|tx:dut_tx|data_32[18]                   ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|result[10]        ; 1       ;
; uart:dut_uart|tx:dut_tx|data_32[11]                   ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|result[3]         ; 1       ;
; uart:dut_uart|tx:dut_tx|data_32[4]                    ; 1       ;
; uart:dut_uart|tx:dut_tx|shift_data[5]                 ; 1       ;
; uart:dut_uart|tx:dut_tx|data_32[24]                   ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|result[8]~34      ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|result[8]~33      ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|result[7]~32      ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|result[7]~31      ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|result[6]~30      ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|result[6]~29      ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|result[5]~28      ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|result[5]~27      ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|result[4]~26      ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|result[4]~25      ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|result[3]~24      ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|result[3]~23      ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|result[2]~22      ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|result[2]~21      ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|A[16]~49          ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|A[15]~48          ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|A[15]~47          ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|A[14]~46          ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|A[14]~45          ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|A[13]~44          ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|A[13]~43          ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|A[12]~42          ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|A[12]~41          ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|A[11]~40          ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|A[11]~39          ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|A[10]~38          ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|A[10]~37          ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|A[9]~36           ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|A[9]~35           ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|A[8]~34           ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|A[8]~33           ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|A[7]~32           ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|A[7]~31           ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|A[6]~30           ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|A[6]~29           ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|A[5]~28           ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|A[5]~27           ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|A[4]~26           ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|A[4]~25           ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|A[3]~24           ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|A[3]~23           ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|A[2]~22           ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|A[2]~21           ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|A[1]~20           ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|A[1]~19           ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|M_sign_not[16]~32 ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|M_sign_not[15]~31 ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|M_sign_not[15]~30 ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|M_sign_not[14]~29 ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|M_sign_not[14]~28 ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|M_sign_not[13]~27 ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|M_sign_not[13]~26 ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|M_sign_not[12]~25 ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|M_sign_not[12]~24 ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|M_sign_not[11]~23 ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|M_sign_not[11]~22 ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|M_sign_not[10]~21 ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|M_sign_not[10]~20 ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|M_sign_not[9]~19  ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|M_sign_not[9]~18  ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|M_sign_not[8]~17  ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|M_sign_not[8]~16  ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|M_sign_not[7]~15  ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|M_sign_not[7]~14  ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|M_sign_not[6]~13  ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|M_sign_not[6]~12  ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|M_sign_not[5]~11  ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|M_sign_not[5]~10  ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|M_sign_not[4]~9   ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|M_sign_not[4]~8   ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|M_sign_not[3]~7   ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|M_sign_not[3]~6   ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|M_sign_not[2]~5   ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|M_sign_not[2]~4   ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|M_sign_not[1]~3   ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|M_sign_not[1]~2   ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|A[0]~18           ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|A[0]~17           ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|M_sign_not[0]~1   ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|M_sign_not[0]~0   ; 1       ;
; uart:dut_uart|tx:dut_tx|data_32[17]                   ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|result[9]         ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|result[1]~20      ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|result[1]~19      ; 1       ;
; uart:dut_uart|tx:dut_tx|data_32[10]                   ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|result[2]         ; 1       ;
; uart:dut_uart|tx:dut_tx|data_32[3]                    ; 1       ;
; uart:dut_uart|tx:dut_tx|shift_data[4]                 ; 1       ;
; uart:dut_uart|tx:dut_tx|data_32[16]                   ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|result[8]         ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|result[0]~17      ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|result[0]~16      ; 1       ;
; uart:dut_uart|tx:dut_tx|data_32[9]                    ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|result[1]         ; 1       ;
; uart:dut_uart|tx:dut_tx|data_32[2]                    ; 1       ;
; uart:dut_uart|tx:dut_tx|shift_data[3]                 ; 1       ;
; uart:dut_uart|tx:dut_tx|data_32[8]                    ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|result[0]         ; 1       ;
; uart:dut_uart|tx:dut_tx|data_32[1]                    ; 1       ;
; uart:dut_uart|tx:dut_tx|shift_data[2]                 ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|count[4]~13       ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|count[3]~12       ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|count[3]~11       ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|count[2]~10       ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|count[2]~9        ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|count[1]~8        ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|count[1]~7        ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|count[0]~6        ; 1       ;
; alu:dut_alu|divider_u:dut_divider_u|count[0]~5        ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|count[4]~13               ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|count[4]~13               ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|count[3]~12               ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|count[3]~11               ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|count[2]~10               ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|count[2]~9                ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|count[1]~8                ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|count[1]~7                ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|count[0]~6                ; 1       ;
; alu:dut_alu|mul_s:dut_mul_s|count[0]~5                ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|count[3]~12               ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|count[3]~11               ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|count[2]~10               ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|count[2]~9                ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|count[1]~8                ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|count[1]~7                ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|count[0]~6                ; 1       ;
; alu:dut_alu|mul_u:dut_mul_u|count[0]~5                ; 1       ;
; uart:dut_uart|tx:dut_tx|data_32[0]                    ; 1       ;
; uart:dut_uart|tx:dut_tx|shift_data[1]                 ; 1       ;
; uart:dut_uart|tx:dut_tx|shift_data[0]                 ; 1       ;
+-------------------------------------------------------+---------+


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 567 / 47,787 ( 1 % )   ;
; C16 interconnects     ; 1 / 1,804 ( < 1 % )    ;
; C4 interconnects      ; 242 / 31,272 ( < 1 % ) ;
; Direct links          ; 146 / 47,787 ( < 1 % ) ;
; Global clocks         ; 2 / 20 ( 10 % )        ;
; Local interconnects   ; 257 / 15,408 ( 2 % )   ;
; R24 interconnects     ; 0 / 1,775 ( 0 % )      ;
; R4 interconnects      ; 302 / 41,310 ( < 1 % ) ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 14.47) ; Number of LABs  (Total = 32) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 0                            ;
; 2                                           ; 0                            ;
; 3                                           ; 0                            ;
; 4                                           ; 0                            ;
; 5                                           ; 0                            ;
; 6                                           ; 0                            ;
; 7                                           ; 0                            ;
; 8                                           ; 2                            ;
; 9                                           ; 0                            ;
; 10                                          ; 1                            ;
; 11                                          ; 0                            ;
; 12                                          ; 3                            ;
; 13                                          ; 2                            ;
; 14                                          ; 2                            ;
; 15                                          ; 5                            ;
; 16                                          ; 17                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 2.88) ; Number of LABs  (Total = 32) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 32                           ;
; 1 Clock                            ; 32                           ;
; 1 Clock enable                     ; 13                           ;
; 1 Sync. clear                      ; 6                            ;
; 1 Sync. load                       ; 5                            ;
; 2 Clock enables                    ; 4                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 24.09) ; Number of LABs  (Total = 32) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 0                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 1                            ;
; 13                                           ; 0                            ;
; 14                                           ; 1                            ;
; 15                                           ; 0                            ;
; 16                                           ; 1                            ;
; 17                                           ; 0                            ;
; 18                                           ; 1                            ;
; 19                                           ; 0                            ;
; 20                                           ; 0                            ;
; 21                                           ; 2                            ;
; 22                                           ; 3                            ;
; 23                                           ; 3                            ;
; 24                                           ; 7                            ;
; 25                                           ; 3                            ;
; 26                                           ; 2                            ;
; 27                                           ; 2                            ;
; 28                                           ; 0                            ;
; 29                                           ; 1                            ;
; 30                                           ; 2                            ;
; 31                                           ; 0                            ;
; 32                                           ; 3                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 9.59) ; Number of LABs  (Total = 32) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 1                            ;
; 2                                               ; 1                            ;
; 3                                               ; 0                            ;
; 4                                               ; 4                            ;
; 5                                               ; 2                            ;
; 6                                               ; 1                            ;
; 7                                               ; 2                            ;
; 8                                               ; 6                            ;
; 9                                               ; 4                            ;
; 10                                              ; 1                            ;
; 11                                              ; 2                            ;
; 12                                              ; 1                            ;
; 13                                              ; 0                            ;
; 14                                              ; 0                            ;
; 15                                              ; 0                            ;
; 16                                              ; 4                            ;
; 17                                              ; 0                            ;
; 18                                              ; 0                            ;
; 19                                              ; 1                            ;
; 20                                              ; 0                            ;
; 21                                              ; 0                            ;
; 22                                              ; 0                            ;
; 23                                              ; 1                            ;
; 24                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 17.25) ; Number of LABs  (Total = 32) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 0                            ;
; 2                                            ; 0                            ;
; 3                                            ; 0                            ;
; 4                                            ; 0                            ;
; 5                                            ; 3                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 1                            ;
; 9                                            ; 1                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 2                            ;
; 13                                           ; 5                            ;
; 14                                           ; 3                            ;
; 15                                           ; 0                            ;
; 16                                           ; 2                            ;
; 17                                           ; 0                            ;
; 18                                           ; 1                            ;
; 19                                           ; 2                            ;
; 20                                           ; 2                            ;
; 21                                           ; 1                            ;
; 22                                           ; 1                            ;
; 23                                           ; 0                            ;
; 24                                           ; 1                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 2                            ;
; 29                                           ; 1                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 0                            ;
; 33                                           ; 2                            ;
; 34                                           ; 0                            ;
; 35                                           ; 0                            ;
; 36                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Inapplicable ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Inapplicable ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; No Location assignments found.                                           ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 0            ; 0            ; 0            ; 0            ; 0            ; 4         ; 0            ; 0            ; 4         ; 4         ; 0            ; 1            ; 0            ; 0            ; 3            ; 0            ; 1            ; 3            ; 0            ; 0            ; 0            ; 1            ; 0            ; 0            ; 0            ; 0            ; 0            ; 4         ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 4            ; 4            ; 4            ; 4            ; 4            ; 0         ; 4            ; 4            ; 0         ; 0         ; 4            ; 3            ; 4            ; 4            ; 1            ; 4            ; 3            ; 1            ; 4            ; 4            ; 4            ; 3            ; 4            ; 4            ; 4            ; 4            ; 4            ; 0         ; 4            ; 4            ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; txd                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; n_rst              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; rxd                ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (119006): Selected device EP3C16F484C6 for design "top"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C40F484C6 is compatible
    Info (176445): Device EP3C55F484C6 is compatible
    Info (176445): Device EP3C80F484C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 4 pins of 4 total pins
    Info (169086): Pin txd not assigned to an exact location on the device
    Info (169086): Pin clk not assigned to an exact location on the device
    Info (169086): Pin n_rst not assigned to an exact location on the device
    Info (169086): Pin rxd not assigned to an exact location on the device
Info (332104): Reading SDC File: 'top.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000          clk
Info (176353): Automatically promoted node clk~input (placed in PIN G2 (CLK0, DIFFCLK_0p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node n_rst~input (placed in PIN G1 (CLK1, DIFFCLK_0n))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 2 (unused VREF, 2.5V VCCIO, 1 input, 1 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 6 total pin(s) used --  27 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  41 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  42 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  47 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:00
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 4% of the available device resources in the region that extends from location X21_Y20 to location X30_Y29
Info (170194): Fitter routing operations ending: elapsed time is 00:00:00
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.17 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file D:/summer_vacation_2023/022_UART_CAL_PROJECT/quartus/output_files/top.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 5348 megabytes
    Info: Processing ended: Mon Jul 31 10:22:43 2023
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:05


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/summer_vacation_2023/022_UART_CAL_PROJECT/quartus/output_files/top.fit.smsg.


