{"patent_id": "10-2024-0138020", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2025-0052304", "출원번호": "10-2024-0138020", "발명의 명칭": "임베디드 브리지 구조물을 포함하는 시스템 및 이의 제조 방법", "출원인": "삼성전자주식회사", "발명자": "양진"}}
{"patent_id": "10-2024-0138020", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "제1 연산 장치, 제1 다중 디바이스 패키지, 및 제2 다중 디바이스 패키지를 포함하고, 상기 제1 연산 장치는 상기 제1 다중 디바이스 패키지, 및 제2 다중 디바이스 패키지 사이에 배치되는 제1 층; 및상기 제1 층을 바라보는 제1 면에 위치한 제1 재배선 층을 포함하고, 상기 제1 재배선 층은 상기 제1 연산 장치를 상기 제1 다중 디바이스 패키지, 및 제2 다중 디바이스 패키지 각각에 전기적으로 연결하는 제2 층;을 포함하는 장치."}
{"patent_id": "10-2024-0138020", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서,상기 제1 층은 제3 다중 디바이스 패키지, 및 제4 다중 디바이스 패키지를 포함하고,상기 제1 연산 장치는 상기 제3 다중 디바이스 패키지, 및 제4 다중 디바이스 패키지 사이에 배치되고,상기 제1 재배선 층은 상기 제1 연산 장치를 상기 제3 다중 디바이스 패키지, 및 제4 다중 디바이스 패키지 각각에 전기적으로 연결하는 것을 특징으로 하는 장치."}
{"patent_id": "10-2024-0138020", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제2항에 있어서, 상기 제1 연산 장치는 상기 제2 다중 디바이스 패키지, 및 제3 다중 디바이스 패키지 사이에 배치되는 것을 특징으로 하는 장치."}
{"patent_id": "10-2024-0138020", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1항에 있어서,상기 제1 층은 제2 연산 장치, 제5 다중 디바이스 패키지, 제6 다중 디바이스 패키지를 더 포함하고,상기 제2 연산 장치는 상기 제5 다중 디바이스 패키지, 및 제6 다중 디바이스 패키지 사이에 배치되고,상기 제1 재배선 층은 상기 제2 연산 장치를 상기 제5 다중 디바이스 패키지, 및 제6 다중 디바이스 패키지 각각에 전기적으로 연결하는 것을 특징으로 하는 장치."}
{"patent_id": "10-2024-0138020", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제1항에 있어서,상기 제2 층은 상기 제2 층의 상기 제1 면과 반대되는 제2 면에 위치한 제2 재배선 층을 포함하는 것을 특징으로 하는 장치."}
{"patent_id": "10-2024-0138020", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제5항에 있어서,상기 제1 재배선 층, 및 제2 재배선 층 사이에 배치되는 제1 브리지를 더 포함하는 것을 특징으로 하는 장치."}
{"patent_id": "10-2024-0138020", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제1항에 있어서,상기 제1 다중 디바이스 패키지는 제1 다중 디바이스 다이, 및 상기 제1 다중 디바이스 다이 상의 제1 장치, 및제2 장치를 포함하고,공개특허 10-2025-0052304-3-상기 제1 장치, 및 제2 장치 각각은 스택으로 제공되는 것을 특징으로 하는 장치."}
{"patent_id": "10-2024-0138020", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제7항에 있어서,상기 제1 장치는 메모리 장치, 및 처리 장치 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 장치"}
{"patent_id": "10-2024-0138020", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제7항에 있어서,상기 제1 다중 디바이스 다이는 상기 제1 장치, 및 제2 장치를 상기 제1 재배선 층에 전기적으로 연결하도록 구성된 것을 특징으로 하는 장치."}
{"patent_id": "10-2024-0138020", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제1 연산 장치, 제1 다중 디바이스 패키지, 및 제2 다중 디바이스 패키지를 포함하고, 상기 제1 연산 장치는 상기 제1 다중 디바이스 패키지, 및 제2 다중 디바이스 패키지 사이에 배치되는 제1 층; 및제1 브리지, 및 제2 브리지를 포함하고, 상기 제1 브리지는 상기 제1 연산 장치를 상기 제1 다중 디바이스 패키지에 전기적으로 연결하고, 상기 제2 브리지는 상기 제1 연산 장치를 상기 제1 다중 디바이스 패키지에 전기적으로 연결하는 제2 층;을 포함하는 시스템."}
{"patent_id": "10-2024-0138020", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제10항에 있어서,상기 제1 층은 제2 연산 장치, 제3 다중 디바이스 패키지, 및 제4 다중 디바이스 패키지를 포함하고,상기 제2 연산 장치는 제3 다중 디바이스 패키지, 및 제4 다중 디바이스 패키지 사이에 배치되고,상기 제2 층은 제3 브리지, 및 제4 브리지를 더 포함하고, 상기 제3 브리지는 상기 제2 연산 장치를 상기 제3다중 디바이스 패키지에 전기적으로 연결하고, 상기 제4 브리지는 상기 제2 연산 장치를 상기 제4 다중 디바이스 패키지에 전기적으로 연결하는 것을 특징으로 하는 시스템."}
{"patent_id": "10-2024-0138020", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제10항에 있어서,상기 제2 층은 상기 제2 층의 제1 면에 위치한 제1 재배선 층을 포함하고, 상기 제1 재배선 층은 상기 제1 브리지, 및 제1 다중 디바이스 패키지 사이에 배치되는 것을 특징으로 하는 시스템."}
{"patent_id": "10-2024-0138020", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제12항에 있어서,상기 제2 층은 상기 제2 층의 상기 제1 면과 반대되는 제2 면에 위치한 제2 재배선 층을 포함하고, 상기 제1 브리지는 상기 제1 재배선 층, 및 제2 재배선 층 사이에 배치되는 것을 특징으로 하는 시스템."}
{"patent_id": "10-2024-0138020", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제10항에 있어서,상기 제1 다중 디바이스 패키지는 메모리 장치, 및 처리 장치 중 적어도 어느 하나를 포함하는 것을 특징으로하는 시스템."}
{"patent_id": "10-2024-0138020", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제10항에 있어서,상기 제1 층은 상기 제1 연산 장치, 및 제1 브리지 사이에 위치하는 베이스 다이를 더 포함하는 것을 특징으로하는 시스템.공개특허 10-2025-0052304-4-청구항 16 제1 브리지, 및 제2 브리지를 포함하는 인터포저를 형성하고, 상기 인터포저의 제1 면에 상기 제1 브리지, 및제2 브리지와 통신하는 제1 재배선 층을 형성하는 단계;상기 인터포저, 및 제1 재배선 층 상에 연산 장치를 장착하는 단계;상기 인터포저, 및 제1 재배선 층 상에서 상기 연산 장치를 사이에 두고 제1 다중 디바이스 패키지, 및 제2 다중 디바이스 패키지를 장착하는 단계; 및상기 인터포저 상에 유전체 층을 증착하는 단계;를 포함하고,상기 제1 브리지는 상기 제1 다중 디바이스 패키지를 상기 연산 장치에 연결하고,상기 제2 브리지는 상기 제2 다중 디바이스 패키지를 상기 연산 장치에 전기적으로 연결하는 것을 특징으로 하는 장치 제조 방법."}
{"patent_id": "10-2024-0138020", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제16항에 있어서,상기 제1 다중 디바이스 패키지, 및 제2 다중 디바이스 패키지는 실질적으로 동일한 장치를 포함하는 것을 특징으로 하는 장치 제조 방법"}
{"patent_id": "10-2024-0138020", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제16항에 있어서,상기 인터포저, 및 제1 재배선 층 상에 연산 장치를 장착하는 단계는,상기 제1 재배선 층 상에 베이스 다이를 장착하고, 상기 베이스 다이 상에 상기 연산 장치를 장착하는 단계를포함하는 것을 특징으로 하는 장치 제조 방법."}
{"patent_id": "10-2024-0138020", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제16항에 있어서,상기 인터포저를 형성하는 단계는,상기 제1 면과 반대되는 제2 면에 제2 재배선 층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 장치 제조방법."}
{"patent_id": "10-2024-0138020", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제16항에 있어서상기 인터포저 상에 유전체 층을 증착하는 단계는,상기 제1 다중 디바이스 패키지, 제2 다중 디바이스 패키지, 및 연산 장치 사이에 유전체 물질을 증착하는 것을특징으로 하는 장치 제조 방법."}
{"patent_id": "10-2024-0138020", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "본 발명의 기술적 사상은, 제1 연산 장치, 제1 다중 디바이스 패키지, 및 제2 다중 디바이스 패키지를 포함하고, 상기 제1 연산 장치는 상기 제1 다중 디바이스 패키지, 및 제2 다중 디바이스 패키지 사이에 배치되는 제1 층; 및 상기 제1 층을 바라보는 제1 면에 위치한 제1 재배선 층을 포함하고, 상기 제1 재배선 층은 상기 제1 연산 장 치를 상기 제1 다중 디바이스 패키지, 및 제2 다중 디바이스 패키지 각각에 전기적으로 연결하는 제2 층;을 포함 하는 장치를 제공한다."}
{"patent_id": "10-2024-0138020", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 출원은 2023년 10월 10일에 출원된 미국 가출원 번호 제63/543,504 및 2023년 10월 10일에 출원된 미국 가출 원 번호 제63/543,505의 우선권을 주장하며, 해당 공개 내용은 이 명세서에 전체적으로 참조로 포함된다. 본 발명의 기술적 사상은 마이크로 전자 패키지 및 집적 회로(IC) 패키지에 관한 것으로서, 보다 구체적으로, 내장 브리지를 포함하는 패키지 구조물에 관한 것이다."}
{"patent_id": "10-2024-0138020", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "반도체 장치는 서로 다른 기판에 있는 반도체 장치 및 회로와 연결될 수 있다. 기판들 사이의 연결 형성은 계산 성능을 향상시킬 수 있지만, 기판들 사이의 연결을 형성하는 과정에서 복잡한 문제가 발생할 수 있다. 패키징은 여러 계산 구성 요소를 하나의 통합된 유닛으로 연결하고 통합하는 일반적인 방법을 설명하며, 다수의 서로 다 른 유형의 집적 회로를 여러 기판에 포함시켜 단일 유닛으로 결합할 수 있다. 또한, 패키징은 다양한 기술에 따 른 열적, 물리적, 전기적 보호를 제공하여 단일 유닛 내의 여러 계산 구성 요소를 보호하는 방법을 설명할 수 있다. 여기서 설명되는 배경 개념은 정보 제공 목적이며, 본 명세서의 공개 내용을 제한하기 위한 것이 아니다. 또한, 여기서 설명된 배경이나 기술 분야는 본 공개 내용을 특정 용도나 개념으로 제한하려는 의도가 아니다."}
{"patent_id": "10-2024-0138020", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 2, "content": "배경기술 부분에 기재된 정보는 본 출원의 실시예들을 달성하는 과정 이전 또는 과정 중에 본 발명자들에 의해 이미 알려져 있거나 또는 도출된 것으로서, 실시 예들을 달성하는 과정에서 획득된 기술적 정보이다. 따라서, 이는 이미 공개되어 있는 종래 기술에 해당되지 않는 정보를 포함할 수 있다."}
{"patent_id": "10-2024-0138020", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명의 기술적 사상이 해결하려는 과제는, 임베디드 브리지를 포함하고, 신뢰성이 향상된 장치, 시스템, 및 장치 제조 방법을 제공하는 것이다. 또한, 본 발명의 기술적 사상이 해결하고자 하는 과제는, 이상에서 언급한 과제에 제한되지 않으며, 다른 과제 들은 아래의 기재로부터 통상의 기술자에게 명확하게 이해될 수 있다."}
{"patent_id": "10-2024-0138020", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 발명은 기술적 과제를 이루기 위하여, 다음과 같은 장치, 시스템, 및 장치 제조 방법을 제공한다. 본 발명에 따른 장치는, 제1 연산 장치, 제1 다중 디바이스 패키지, 및 제2 다중 디바이스 패키지를 포함하고, 상기 제1 연산 장치는 상기 제1 다중 디바이스 패키지, 및 제2 다중 디바이스 패키지 사이에 배치되는 제1 층; 및 상기 제1 층을 바라보는 제1 면에 위치한 제1 재배선 층을 포함하고, 상기 제1 재배선 층은 상기 제1 연산 장치를 상기 제1 다중 디바이스 패키지, 및 제2 다중 디바이스 패키지 각각에 전기적으로 연결하는 제2 층;을 포함하는 것을 특징으로 한다. 본 발명에 따른 시스템은, 제1 연산 장치, 제1 다중 디바이스 패키지, 및 제2 다중 디바이스 패키지를 포함하고, 상기 제1 연산 장치는 상기 제1 다중 디바이스 패키지, 및 제2 다중 디바이스 패키지 사이에 배치되 는 제1 층; 및 제1 브리지, 및 제2 브리지를 포함하고, 상기 제1 브리지는 상기 제1 연산 장치를 상기 제1 다중 디바이스 패키지에 전기적으로 연결하고, 상기 제2 브리지는 상기 제1 연산 장치를 상기 제1 다중 디바이스 패 키지에 전기적으로 연결하는 제2 층;을 포함하는 것을 특징으로 한다. 본 발명에 따른 장치 제조 방법은, 제1 브리지, 및 제2 브리지를 포함하는 인터포저를 형성하고, 상기 인터포저 의 제1 면에 상기 제1 브리지, 및 제2 브리지와 통신하는 제1 재배선 층을 형성하는 단계; 상기 인터포저, 및 제1 재배선 층 상에 연산 장치를 장착하는 단계; 상기 인터포저, 및 제1 재배선 층 상에서 상기 연산 장치를 사 이에 두고 제1 다중 디바이스 패키지, 및 제2 다중 디바이스 패키지를 장착하는 단계; 및 상기 인터포저 상에 유전체 층을 증착하는 단계;를 포함하고, 상기 제1 브리지는 상기 제1 다중 디바이스 패키지를 상기 연산 장치 에 연결하고, 상기 제2 브리지는 상기 제2 다중 디바이스 패키지를 상기 연산 장치에 전기적으로 연결하는 것을 특징으로 한다."}
{"patent_id": "10-2024-0138020", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 개시의 기술적 사상에 의한 장치, 시스템, 및 장치 제조 방법은 재배선 층, 브리지를 통해 다중 디바이스 패 키지와 연산 장치 사이를 전기적으로 연결할 수 있다. 이를 통해, 전기적 신뢰성이 향상된 장치, 시스템, 및 장 치 제조 방법을 제공할 수 있다."}
{"patent_id": "10-2024-0138020", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하에서는 본 발명을 철저히 이해할 수 있도록 다수의 구체적인 세부 사항을 제시하였다. 또한, 본 기술 분야 에 숙련된 자는 본 명세서에서 특정 세부 사항 중 일부가 생략되었음에도 본 발명을 실시할 수 있을 것이다. 또 한, 공지된 방법, 절차, 구성 요소 및 회로에 대해 상세히 설명하지 않았는데, 이는 본 명세서에 개시된 발명을 흐리게 하지 않기 위함이다. 본 명세서에서 \"일 실시예\" 또는 \"한 실시예\"에 대한 언급은 해당 실시예에 관련된 특정 기능, 구조 또는 특성 이 본 명세서에 공개된 적어도 하나의 실시예에 포함될 수 있음을 의미한다. 따라서 \"일 실시예에서\" 또는 \"한 실시예에서\" 혹은 \"일 실시예에 따르면\"이라는 표현이 명세서 전반에 걸쳐 다양한 위치에서 사용되더라도 반드 시 동일한 실시예를 의미하는 것은 아니다. 또한, 특정 기능, 구조 또는 특성은 하나 이상의 실시예에서 적절하 게 결합될 수 있다. 이와 관련하여 본 명세서에서 \"예시적인\"이라는 단어는 \"예시로 제공된\"이라는 의미로 사용 되며, \"예시적인\"으로 설명된 실시예가 다른 실시예보다 반드시 우선되거나 유리한 것은 아니다. 또한, 특정 기 능, 구조 또는 특성은 하나 이상의 실시예에서 적절히 결합될 수 있다. 또한 본 명세서에서 문맥에 따라 단수 용어는 복수형을 포함하고, 복수 용어는 단수형을 포함할 수 있다. 마찬가지로, 하이픈(-)이 포함된 용어(e.g., \"2-차원\", \"사전-결정된\")는 하이픈이 없는 대응 용어(e.g., \"2 차원,\" \"사전 결정된\")와 상호 교환하여 사용할 수 있다. 이러한 상호 교환적인 사용은 서로 모순되지 않는 것으로 간주된다. 또한 본 명세서에서 문맥에 따라 단수 용어는 대응하는 복수형을 포함하고, 복수 용어는 대응하는 단수형을 포 함할 수 있다. 또한, 도면(구성 요소 다이어그램 포함)에 나타난 다양한 예시는 설명을 위한 것이며, 실제 크기 와 다를 수 있다. 예를 들어, 설명의 명확성을 위해 일부 요소의 크기를 다른 요소에 비해 과장할 수 있다. 또 한 적절하다고 판단될 경우, 도면 간에 동일한 참조 번호를 반복 사용하여 대응하는 또는 유사한 요소를 나타낼 수 있다. 여기서 사용된 용어는 일부 예시적 실시예를 설명하기 위한 목적으로 사용되며, 청구된 발명을 제한하려는 의도 가 아니다. 본 명세서에서 사용된 단수 형태의 표현은 문맥상 명백하게 다르게 사용되지 않는 한 복수 형태를 포함하는 것으로 의도된다. 또한 본 명세서에서 \"포함한다(comprises)\" 및/또는 \"포함하는(comprising)\"이라는 용어는 명시된 특징, 정수, 단계, 작용, 구성 요소 및/또는 부품의 존재를 지정하지만, 하나 이상의 다른 특징, 정수, 단계, 작용, 구성 요소 및/또는 부품의 존재 또는 추가를 배제하지 않는다. 본 명세서에서 어떤 요소 또는 층이 다른 요소 또는 층에 대해 \"연결된다\" 또는 \"결합된다\"고 언급될 때, 이는 해당 요소 또는 층이 직접 다른 요소 또는 층에 연결되거나 결합될 수도 있고, 중간에 다른 요소 또는 층이 존 재할 수도 있음을 의미한다. 반면, 어떤 요소가 \"직접 연결된다\" 또는 \"직접 결합된다\"고 언급될 때는 중간에 다른 요소나 층이 존재하지 않음을 의미한다. 동일한 참조 번호는 동일한 요소를 지칭한다. 본 명세서에서 사용 된 \"및/또는\"이라는 용어는 연관된 목록의 하나 이상의 항목들의 모든 조합을 포함한다. 본 명세서에서 사용된 \"첫 번째,\" \"두 번째\" 등과 같은 용어는 그 용어가 수식하는 명사에 대한 라벨로 사용되 며, 명확히 정의된 경우가 아닌 한 공간적, 시간적 또는 논리적 순서를 암시하는 것이 아니다. 또한, 동일한 참 조 번호는 두 개 이상의 도면에서 동일하거나 유사한 기능을 수행하는 부품, 구성 요소, 블록, 회로, 유닛 또는 모듈을 지칭할 수 있다. 이러한 사용은 설명의 편의를 위한 것일 뿐이며, 해당 부품 또는 모듈의 구조적 또는 건축적 세부 사항이 모든 실시예에서 동일하거나 그들이 유일한 구현 방식이라는 것을 암시하지 않는다.별도로 정의되지 않는 한, 여기에서 사용된 모든 용어(기술적 및 과학적 용어 포함)는 본 발명에 관련된 기술 분야의 통상의 기술자들이 일반적으로 이해하는 의미와 동일한 의미를 가진다. 또한, 일반적으로 사용되는 사전 에서 정의된 용어는 해당 기술 분야의 문맥에서 그 의미가 일관되게 해석되어야 하며, 이상화되거나 과도하게 형식화된 의미로 해석되지 않는다. 본 명세서에서 사용된 \"기판\"은 실리콘 웨이퍼, 절연체 위에 실리콘(SOI) 웨이퍼, 기타 반도체 물질(예: 게르마 늄) 웨이퍼, 절연체 위의 기타 반도체 물질 등을 포함한 다양한 재료 및 구조를 의미할 수 있다. 일부 실시예에 서, 기판은 유기 물질을 포함할 수 있다. 또한, 기판은 웨이퍼, 다이, 칩으로 지칭될 수 있다. 기판 간 결합은 다이 투 다이(D2D) 결합, 웨이퍼 투 웨이퍼(W2W) 결합, 다이 투 웨이퍼(D2W) 결합으로 알려질 수 있다. 일부 실 시예에서, 기판은 중앙 처리 장치(CPU), 로직 칩, 정적 램(SRAM), 동적 램(DRAM), 동기식 동적 램(SDRAM), DDR DRAM, 애플리케이션 프로세서(AP), 그래픽 처리 장치(GPU), 인공지능(AI) 칩, 고대역폭 메모리(HBM) 인터페이스, 및 기타 특정 응용 통합 회로(ASIC) 등의 회로를 포함할 수 있다. 일부 실시예에서는 기판에 복수 의 회로가 존재할 수 있으며, 패키징된 칩이 포함될 수 있다. 본 명세서에서 사용된 고대역폭 메모리(HBM)는 하나 이상의 HBM 모듈을 포함하는 칩 구조를 의미할 수 있다. 일 부 실시예들에 있어서, 상기 HBM은 첨단 실리콘 노드 공정을 통해 제조될 수 있다. 본 명세서에서 사용된 \"패키징\"은 기판들 간 연결을 형성하는 과정을 의미한다. 일부 실시예들에 있어서, W2W, D2D, D2W 결합을 통해 상기 기판들의 표면 간 직접 연결이 이루어질 수 있다. 다른 실시예에 있어서, 와이어 본 딩과 같은 간접적인 연결이 W2W, D2D, D2W 결합과 결합하여 수행될 수 있다. 일부 실시예에서는 회로가 서로 마 주보며 직접 결합될 수 있고, 다른 경우에는 플립칩 본딩을 통해 회로가 서로 결합될 수 있다. 일부 실시예에서 는 기판의 전면 또는 회로 측에서 연결이 이루어질 수 있으며, 다른 실시예에서는 회로 구조와 반대쪽인 후면에 서 연결이 이루어질 수 있다. 일부 실시예에서는 관통실리콘 비아(TSV) 또는 기타 형태의 관통칩 비아를 사용하 여 기판을 연결할 수 있다. 또한, 기판 표면의 패드에서 연결이 이루어지며, 납땜 등과 같은 추가 재료가 패드 사이에 사용되어 연결을 형성할 수 있다. 본 명세서에서 사용된 \"도체\"는 다양한 도전성 물질을 의미할 수 있으며, 이러한 물질은 합금 형태로 다른 물질 과 결합하여 사용될 수 있다. 일부 실시예에서 도체는 구리(Cu)일 수 있다. 일부 실시예에서는 구리(Cu)가 Cu(II), Cu(III) 또는 다른 형태의 구리로, 코발트(Co), 루테늄(Ru) 등의 추가 요소와 결합하여 사용될 수 있다. 이러한 요소들의 목록은 포괄적인 것이 아니며, 다른 실시예에서는 알려진 다른 형태의 도전성 물질이 사 용될 수 있다. 본 명세서에서 사용된 \"디바이스 스택\" 또는 \"스택형 디바이스\"는 메모리와 이를 지원하는 회로 구조의 조합을 의미할 수 있으며, 예를 들어, 칩렛(chiplet)과 다이는, 개별 메모리 요소, 지원 처리 장치, 입출력(I/O) 회로 및 기타 형태의 통합 칩을 포함할 수 있다. 본 명세서에서 사용된 \"하이브리드 결합\"은 금속-금속 결합과 같은 도전성 부분 간 결합 및 절연체-절연체 결합과 같은 비도전성 부분 간 결합을 모두 포함하는 결합으로 정의될 수 있다. 본 명세서에서 사용된 \"브리지\"는 하나 이상의 반도체 디바이스, 기판, 인터포저 또는 기타 패키지 구조 간에 연결을 형성할 수 있는 하나 이상의 도전 경로를 가진 기판, 다이 또는 기타 재료를 의미할 수 있다. 브리지는 하나 이상의 트레이스를 포함할 수 있으며, 이 트레이스는 브리지에 결합된 하나 이상의 디바이스 간에 연결 경 로를 형성한다. \"임베디드 브리지\"는 반도체 패키지 내의 한 층에 포함된 브리지를 의미하며, 브리지와 상호 교 환하여 사용될 수 있다. 본 명세서에서는 스택 로직 및 메모리 빌딩 블록 구조물을 모듈식으로 형성하기 위한 다양한 디바이스, 시스템 및 방법의 실시예가 개시된다. 디바이스 스택의 수를 증가시키는 것은 보다 밀집된 계산을 허용하기 위해 컴퓨 팅 디바이스와 디바이스 스택을 연결하는 추가적인 방법을 사용할 수 있다. 스택 로직 및 메모리 빌딩 블록 구 조물은 로직, 라우팅 및 전력 공급을 제공하는 기본 칩과 하나 이상의 디바이스 스택을 포함할 수 있다. 다중 스택 다이는 하나 이상의 디바이스 스택을 공유 기판에 포함할 수 있다. 다중 스택 다이는 그 후 공유 인터포저 위에 컴퓨팅 디바이스 및 추가 다중 스택 다이와 함께 장착될 수 있다. 컴퓨팅 디바이스와 디바이스 스택 간의 신호는 공유 인터포저를 통해 라우팅될 수 있으며, 이는 다수의 재배치층 사이에 임베디드된 하나 이상의 브리 지를 통해 이루어질 수 있다. 일부 실시예에서, BSPDN(Backside Power Delivery Network)은 기판의 후면에 형성되고, 신호 네트워크는 동일 기판의 전면에 형성될 수 있다. 일부 실시예들에 있어서 BSPDN과 신호 네트워크가 별도의 기판에 형성된 후 동일 기판으로 이전될 수 있다. BSPDN과 신호 네트워크는 트랜지스터 층에 의해 분리될 수 있다. 이 트랜지스터 층에는 복수의 트랜지스터가 포함될 수 있다. 이 트랜지스터들은 다양한 기능을 제공하며, 로직 층을 포함하는 다양한 형태로 존재할 수 있다. BSPDN과 신호 네트워크는 반도체 주조 공정에서 동일한 다이 상에 단일 모놀리 식 구조로 형성될 수 있다. 적층형 디바이스 모듈은 별도의 반도체 주조 공정에서 형성되거나, 동일한 반도체 주조 공정에서 형성될 수 있으며, 또는 여러 반도체 주조 공정에서 여러 구성 요소가 형성된 후 패키징 조립 공 정에서 조립될 수 있다. 도 1A는 본 발명의 예시적인 실시예들에 따른 패키지 구조물을 개략적으로 나타내는 사시도이다. 도 1B는 도 1A 의 패키지 구조물의 일 부분을 확대한 확대도이다. 도 1A, 및 도 1B를 참조하면, 지지 기판은 인터포저를 지지할 수 있다. 인터포저는 다중 디바이 스 다이 상에 있는 하나 이상의 다중 디바이스 패키지를 제1 연산 장치, 및 제2 연산 장치(10 9)에 연결할 수 있다. 제1 연산 장치, 및 제2 연산 장치는 베이스 다이에 실장될 수 있다. 일부 실시예들에 있어서, 제1 연산 장치, 및 제2 연산 장치 대신 단일 연산 장치가 사용될 수 있으며, 다 른 실시예에서는 제1 연산 장치, 및 제2 연산 장치 외에 추가적인 연산 장치가 추가될 수 있다. 예를 들어, 4개, 6개, 8개, 16개 또는 32개의 연산 장치가 추가될 수 있다. 일부 실시예들에 있어서 제1 연산 장치 와 제2 연산 장치가 동일한 베이스 다이를 공유할 수 있으며, 다른 실시예에서는 제1 연산 장치 , 및 제2 연산 장치가 별도의 베이스 다이 상에 실장될 수 있다. 일부 실시예에서는 베이스 다 이가 실리콘 다이일 수 있으나, 다른 실시예에서는 다양한 반도체 재료가 사용될 수 있다. 일부 실시예에 서 연산 장치들은 다이, 코어, 또는 칩렛(chiplet)일 수 있으며, 그 외 적합한 형태의 회로일 수도 있다. 여기 서 칩렛은 마이크로프로세서, 메모리 장치, 또는 기타 계산 기능과 같은 명확한 기능을 가지는 집적 회로를 의 미하며, 여러 칩렛이 더 큰 패키지와 결합하여 모듈식 설계를 가능하게 하고, 기판 또는 인터포저를 공유하여 더 큰 장치를 형성할 수 있다. 코어는 여러 장치가 결합된 멀티코어 장치에서 하나의 유닛을 의미하며, 각 장치 는 독립적으로 작동하여 여러 작업 스트림을 처리할 수 있다. 일부 실시예들에 있어서, 코어가 칩렛의 형태를 취할 수 있고, 또는 칩렛이 코어의 형태를 취할 수 있다. 하지만, 다른 실시예에서는 칩렛이 다른 적합한 형태 의 집적 회로를 취할 수 있다. 도 2는 본 발명의 예시적인 실시예들에 따른 패키지 구조물을 개략적으로 나타내는 평면도이다. 도 3은 본 발명 의 예시적인 실시예들에 따른 패키지 구조물을 개략적으로 나타내는 단면도이다. 도 2는 인터포저 상에 배 치된 제1 연산 장치와 제2 연산 장치의 레이아웃을 보여주는 디바이스 패키지 아키텍처의 평면 도를 제공한다. 도 3은 베이스 인터포저 상에 장착된 하나 이상의 다중 디바이스 패키지를 보여주는 디바이스 패키지 아키텍처의 단면도를 제공한다. 도 2, 및 도 3을 참조하면, 다중 디바이스 패키지는 복수로 제공될 수 있다. 예컨대, 도 1, 및 도 2에 도 시된 바와 같이, 다중 디바이스 패키지는 제1 다중 디바이스 패키지, 제2 다중 디바이스 패키지 , 제3 다중 디바이스 패키지, 제4 다중 디바이스 패키지, 제5 다중 디바이스 패키지, 및 제6 다중 디바이스 패키지로 제공될 수 있다. 제1 다중 디바이스 패키지, 제3 다중 디바이스 패키지 , 및 제5 다중 디바이스 패키지는 베이스 다이의 제1 측에 배치되고, 제2 다중 디바이스 패키지 , 제4 다중 디바이스 패키지, 및 제6 다중 디바이스 패키지는 베이스 다이 상에서 상기 제 1 측에 반대되는 제2 측에 배치될 수 있다. 하나 이상의 다중 디바이스 패키지는 칩이나 다이 형태가 다중 스택되는 다중 디바이스 다이를 포함 할 수 있다. 도 1 내지 3의 실시예에서는, 다중 디바이스 다이 상에 제1 장치, 및 제2 장치가 실장될 수 있다. 일부 실시예들에 있어서, 제1 장치, 및 제2 장치는 DRAM, SRAM 및 기타 형태의 메모 리를 포함한 다양한 형태의 메모리일 수 있다. 일부 실시예들에 있어서, 제1 장치, 및 제2 장치는 제 어기로 작동할 수 있는 프로세서나 기타 형태의 마이크로 컨트롤러와 같은 코어 장치를 포함할 수 있다. 일부 실시예들에 있어서, 제1 장치와 제2 장치가 각각 하나 이상의 장치로 이루어진 스택으로 구성될 수 있다. 일부 실시예들에 있어서, 상기 장치 스택에는 메모리 장치, 코어 장치 및 그들의 조합이 포함될 수 있다. 일부 실시예들에 있어서, 제1 장치, 및 제2 장치는, 동일한 구성 요소로 이뤄진 장치일 수 있으며, 다른 실시예들에 있어서 제1 장치, 및 제2 장치는 서로 다른 구성 요소로 이뤄진 장치일 수 있다. 일 부 실시예들에 있어서, 관통 비아는 장치 스택 내의 개별 장치들을 서로 전기적으로 연결하고, 다중 디바이스 다이에 연결할 수 있다. 각 장치 스택 내의 장치 수는 다양할 수 있으며, 제공되는 장치의 수와 유형은 각 장치에 필요한 계산 능력에 따라 달라질 수 있다. 예를 들어, 코어 다이와 메모리 다이 사이의 비율은, 코어 1개당 메모리 다이 4개로 설정 될 수 있다. 그러나 다른 실시예에서는 비율이 달라질 수 있으며, 예를 들어 코어 1개당 메모리 다이 5개, 6개, 10개 또는 16개를 포함할 수 있다. 또한, 도 3에 도시된 바와 같이, 제1 장치, 제2 장치 및 다중 디바이스 다이 사이에 제1 몰딩 층이 제공될 수 있으며, 제1 몰딩 층은 유전체 층 또는 수지나 에폭시와 같은 접착 층일 수 있다. 일 부 실시예에서는, 실리콘 나이트라이드(Si3N4), 이산화 실리콘(SiO2) 또는 기타 적합한 유전체 재료와 같은 유전 체 재료가 제1 몰딩 층을 형성하는 데 사용될 수 있다. 일부 실시예에서는, 제1 장치와 제2 장치 가 제1 몰딩 층에 의해 캡슐화될 수 있으며, 장치의 측면 또는 상단에 추가적인 몰딩 층이 포함될 수 있다. 일부 실시예에서는, 하나 이상의 중앙 몰딩 층이 제1 연산 장치 및 제2 연산 장치를 포함한 연 산 장치를 둘러쌀 수 있다. 예컨대, 도 3에 도시된 바와 같이, 중앙 몰딩 층은 제1 연산 장치 및 제2 연산 장치를 둘러싸고 있다. 추가적으로, 하나 이상의 오버몰딩 층이 연산 장치와 하나 이상의 다중 디바이스 패키지를 둘러쌀 수 있다. 오버몰딩 층은 유전체 재료일 수 있으며, 일부 실시예에서는 장 치를 제자리에 고정시키는 기계적 지지 역할을 할 수 있을 뿐만 아니라 전기적 절연을 제공하며, 장치로부터 열 이 전도되는 열 경로를 제공할 수도 있다. 하나 이상의 다중 디바이스 패키지 상에서, 제1 장치와 제2 장치는 다중 디바이스 다이 내 의 하나 이상의 배선 층과 전기적으로 결합될 수 있다. 다중 디바이스 다이 내의 하나 이상의 배선 층은, 제1 장치와 제2 장치를 인터포저와 결합시킬 수 있다. 인터포저는 제1 장치 와 제2 장치가 베이스 다이를 통해 제1 연산 장치 및/또는 제2 연산 장치와 전기적으 로 결합할 수 있도록 하는 하나 이상의 재배선 층을 포함할 수 있다. 베이스 다이는 추가적으로, 제1 연산 장치 및 제2 연산 장치가 지지 기판과 통신할 수 있도록 하는 베이스 재배선 층을 포 함할 수 있다. 도 1 및 도 3의 예시적 실시예에서, 제1 장치와 제2 장치는 다중 디바이스 패키지의 어느 하나 를 설명하기 위한 것으로, 각각의 다중 디바이스 패키지들은 각각의 다중 디바이스 패키지의 다중 디 바이스 다이 상에 한 쌍의 장치를 포함할 수 있다. 예컨대, 도 1 내지 도 3에 도시된 바와 같이 제1 다중 디바이스 패키지는 제1 장치와 제2 장치를 포함하고, 제2 다중 디바이스 패키지는 제3 장 치와 제4 장치를 포함한다. 제3 장치와 제4 장치 상에는 제1 몰딩 층과 유사한 제2 몰딩 층이 제공될 수 있다. 제2 몰딩 층은 제3 장치와 제4 장치를 덮을 수 있다. 배선 층이라 명명하였지만, 하나 이상의 배선 층은 신호를 다양한 조합으로 재배치하는 패드, 범프, 비아, 관통 비아, 트레이스, 재배치 층 및 기타 형태의 연결로 구성될 수 있다. 유사하게, 하나 이상의 재배선 층 과 베이스 재배선 층도 신호를 다양한 조합으로 재배치하는 패드, 범프, 비아, 관통 비아, 트레이스, 재배치 층 및 기타 형태의 연결로 구성될 수 있다. 일부 실시예들에 있어서, 지지 기판은 폴리머와 같은 유기 기판일 수 있으며, 다른 실시예에서는 실리콘을 포함한 반도체와 같은 무기 기판이 사용되거나, 대안으로 유리와 같은 SOI 기판이 사용될 수 있다. 일부 실시예 들에 있어서 인터포저는 실리콘으로 이뤄질 수 있으며, 다른 실시예에서는 게르마늄과 같은 다른 형태의 반도체가 사용될 수 있다. 일부 실시예들에 있어서, 단일 지지 기판 상에 복수의 인터포저가 제공될 수 있다. 일부 실시예들에 있어서 지지 기판은 다수의 기판으로 이뤄질 수 있으며, 일부 실시예들에 있어 서, 상기 다수의 기판은 서로 적층될 수 있다. 지지 기판은 인터포저를 다양한 방식으로 장착할 수 있으며, 패드, 범프, 마이크로범프, 필라, 볼 및 제어된 붕괴형 칩 연결(C4) 범프와 같은 형태를 단독으로 또는 결합하여 포함할 수 있다. 여기서 C4 범프는 플 립칩을 형성하기 위해 기판을 뒤집기 전에 기판 상단 표면의 패드에 배치된 납땜 범프를 의미할 수 있다. 또한, 인터포저는 지지 기판 상에 접착제, 수지 또는 엘라스토머와 같은 재료를 포함하는 유전체 재료를 통 해 장착될 수 있으며, 이를 통해 인터포저와 지지 기판의 연결에 있어서, 도전성 연결 외의 연결을 형성할 수 있다. 일부 실시예에서는 도전성 연결과 유전체 연결의 조합인 하이브리드 결합이 사용될 수 있다. 인터포저는 연산 장치(108, 109) 및 다중 디바이스 패키지 외에 추가적인 장치를 포함하거나 대체할 수 있다. 예컨대, 도 1에 도시된 바와 같이 하나 이상의 연결 칩렛이 인터포저 상에 실장될 수 있다. 연결 칩렛은 디바이스 패키지 아키텍처가 추가적인 장치와 연결할 수 있도록 I/O 회로를 포함할 수있다. 예를 들어, 연결 칩렛은 무선 연결을 위해 하나 이상의 주파수 스펙트럼을 위한 하나 이상의 무선 주파수 프로토콜을 사용할 수 있다. 일부 실시예들에 있어서, 연결 칩렛은 광통신 또는 유선 통신을 제공 하거나, 광통신, 또는 유선 통신을 무선 통신과 결합하여 제공할 수 있다. 또한 도 2 및 도 3에 도시된 바와 같이, 스티프너가 지지 기판의 둘레를 둘러싸도록 배치될 수 있다. 스티프너는 지지 기판에 추가적인 기계적 지지를 제공하기 위해 하나 이상의 단단한 재료로 이루어진 부분일 수 있다. 스티프너는 지지 기판의 탄성 계수보다 높은 탄성 계수를 가진 재료로 만들어질 수 있으며, 따라서 알루미늄, 구리 또는 강철과 같은 금속, 세라믹, 복합 재료 또는 기타 적합한 재료가 포함될 수 있다. 스티프너는 덮개 설계와 결합되어 디바이스 패키지 아키텍처를 기계적 왜곡, 변형 및 뒤틀림으 로부터 보호할 수 있다. 일부 실시예들에 있어서, 덮개가 디바이스 패키지 아키텍처에 대한 추가적인 기계 적, 열적, 전기적 보호를 제공할 수 있다. 일부 실시예들에 있어서, 상기 덮개는 생략될 수 있다. 또한 도 3에 도시된 바와 같이, 접합층이 제공될 수 있다. 접합층은 인터포저를 지지 기판(10 2)에 결합시키기 위한 도전성 연결을 포함할 수 있다. 이러한 도전성 연결은 패드, 범프, 마이크로범프, 필라, 볼 및 제어된 붕괴형 칩 연결(C4) 범프와 같은 형태를 단독으로 또는 결합하여 포함할 수 있다. 일부 실시예들 에 있어서, 접합층이 추가적인 강도와 연결을 제공하기 위해 유전체 재료나 접착제를 포함할 수 있다. 일 부 실시예들에 있어서, 접합층은 인터포저와 지지 기판 간의 금속 결합, 유전체 결합 또는 이들 의 조합을 제공할 수 있다. 일부 실시예에서는, 유전체 재료나 접착 재료가 언더필(underfill) 기술을 사용하여 삽입되고, 지지 기판 표면에 잔여물을 남길 수 있다. 도 4A 내지 도 4D는 본 발명의 예시적인 실시예들에 따른 패키지 구조물의 제조 방법을 설명하기 위한 단면도들 이다. 도 5는 본 발명의 예시적인 실시예들에 따른 패키지 구조물의 제조 방법을 설명하기 위한 순서도이다. 도 4A, 및 도 5를 참조하면, 도 4A는 도 5의 S510에서 제1 디바이스 패키지, 제2 디바이스 패키지, 및 제3 디바이스 패키지 각각이 제1 디바이스 패키지, 제2 디바이스 패키지, 및 제3 디바이스 패키지 각각에 포함된 지지 다이에 장착된 상태를 나타낸다. 예를 들어, 제1 디바이스 패키지는 베이 스 다이 상의 제1 연산 장치 및 제2 연산 장치를 포함할 수 있다. 중앙 몰딩 층은 제1 연 산 장치와 제2 연산 장치를 베이스 다이 상에 고정시키며, 제1 디바이스 패키지를 평면을 가진 정규 모양으로 형성할 수 있다. 제2 디바이스 패키지, 및 제3 디바이스 패키지 각각은, 다중 디바이스 다이 상에 실장된 제1 장 치 및 제2 장치를 포함하는 하나 이상의 다중 디바이스 패키지의 형태를 취할 수 있다. 예컨대, 제2 디바이스 패키지는 다중 디바이스 다이 상에 실장된 제1 장치, 및 제2 장치를 포함할 수 있고, 제3 디바이스 패키지는 다중 디바이스 다이 상에 실장된 제3 장치, 및 제4 장치 를 포함할 수 있다. 제1 몰딩 층은 다중 디바이스 다이 상의 제1 장치와 제2 장치를 고정 시키며, 제2 몰딩 층은 다중 디바이스 다이 상의 제3 장치와 제4 장치를 고정시킬 수 있다. 제2 디바이스 패키지, 및 제3 디바이스 패키지를 평면을 가진 정규 모양으로 형성할 수 있다. 제1 디바이스 패키지, 제2 디바이스 패키지, 및 제3 디바이스 패키지 내의 장착은 금속 결합, 유전체 결합, 하이브리드 결합을 포함한 다양한 결합 방식으로 이루어질 수 있다. 추가적으로 또는 대안적으로, 접착제(수지 또는 에폭시 등)를 포함한 추가적인 상호 연결 기술이 사용될 수 있다. 장치 및 연산 장치는 BEOL(Back-End-of-Line) 공정을 사용하여 장착될 수 있다. 일부 실시예들에 있어서, 제1 몰딩 층, 제2 몰 딩 층, 및 중앙 몰딩 층이 제1 디바이스 패키지, 제2 디바이스 패키지, 및 제3 디바이스 패키지를 인터포저 상에 장착하기 전에 제공될 수 있으며, 다른 실시예에서는, 이 몰딩 층들(132, 134, 136)이 인터포저 상에 장착된 후에 제공될 수도 있다. 도 4B는 도 5의 S520에서 제1 디바이스 패키지, 제2 디바이스 패키지, 및 제3 디바이스 패키지 가 인터포저에 장착된 상태를 나타낸다. 상기 인터포저는 제1 디바이스 패키지, 제2 디바이스 패키지, 및 제3 디바이스 패키지가 모두 공유하는 인터포저일 수 있다. 인터포저와 제1 디바이 스 패키지, 제2 디바이스 패키지, 및 제3 디바이스 패키지 사이의 장착은 금속 결합, 유전체 결 합, 하이브리드 결합을 포함한 다양한 결합 방식으로 이루어질 수 있으며, 이는 패드, 범프, 마이크로범프, 필 라, 볼 및 C4 범프와 같은 연결 형태를 단독으로 또는 결합하여 포함할 수 있다. 상기 장착을 통해 제1 디바이 스 패키지 상의 연산 장치(108, 109)와 제2 디바이스 패키지 및 제3 디바이스 패키지 상의 장치 들(122, 124, 126, 128) 간에 전기적 결합이 제공될 수 있다. 도 4C는 도 5의 S530에서 제1 디바이스 패키지, 제2 디바이스 패키지 및 제3 디바이스 패키지가 인터포저에 장착된 후, 오버몰딩 층이 제1 디바이스 패키지, 제2 디바이스 패키지 및 제3 디바이스 패키지 상에 제공된 상태를 나타낸다. 오버몰딩 층은 유전체 재료일 수 있으며, 제1 디바이 스 패키지, 제2 디바이스 패키지 및 제3 디바이스 패키지를 인터포저에 캡슐화하고, 기계 적 지지, 열 절연 및 전기적 분리를 제공하기 위해 제공될 수 있다. 일부 실시예에서는, 오버몰딩 층이 하 나 이상의 유전체 재료 층으로 구성될 수 있으며, 오버몰딩 공정이 사용될 수 있다. 일부 실시예들에 있어서, 장치에 증착된 과잉 물질은 장치의 표면을 매끄럽게 하거나 평탄화하기 위한 공정을 거칠 수 있으며, 이 공정에 는 화학 기계적 연마(CMP)를 포함한 하나 이상의 연삭, 연마 및 매끄럽게 하는 공정이 포함될 수 있다. 일부 실 시예들에 있어서, 오버몰딩 층을 고정시키기 위해 열 처리 또는 가열 공정이 사용될 수 있다. 도 4D는 도 5의 S540에서 제1 디바이스 패키지, 제2 디바이스 패키지, 및 제3 디바이스 패키지 가 장착된 인터포저가 지지 기판에 장착된 상태를 나타낸다. 인터포저는 패드, 범프, 마이크로 범프, 필라, 볼 및 C4 범프와 같은 연결 형태를 단독으로 또는 결합하여 포함하는 장치 상의 연결부에 금속 결 합, 유전체 결합, 하이브리드 결합을 포함한 다양한 결합 방식을 사용하여 지지 기판에 장착될 수 있다. 추가적으로, 스티프너가 지지 기판 상에 형성되어 인터포저를 둘러쌀 수 있다. 스티프너는 적층 제조 방식으로 적합한 재료를 사용하여 지지 기판 상에 직접 형성되어 지지 기판에 추가적인 강 성을 제공할 수 있으며, 또는 별도로 형성된 후 접착제(예: 에폭시 또는 수지)를 사용하여 지지 기판에 결 합될 수 있다. 일부 실시예들에 있어서, 인터포저와 스티프너 사이에 추가적인 몰딩 재료 또는 캡슐 화 재료가 제공될 수 있다. 일부 실시예에서는, 덮개(도시되지 않음)가 디바이스 패키지 아키텍처에 추가 적으로 장착되고 스티프너에 부착될 수 있다. 도 6은 본 발명의 예시적인 실시예들에 따른 패키지 구조물을 개략적으로 나타내는 단면도이다. 도 7은 본 발명 의 예시적인 실시예들에 따른 패키지 구조물을 개략적으로 나타내는 평면도이다. 도 6, 및 도 7을 참조하면, 도 6 및 도 7의 임베디드 브리지 디바이스 패키지 아키텍처는 도 1 내지 도 3 의 디바이스 패키지 아키텍처와는 브리지 인터포저의 존재로 차이가 있으며, 브리지 인터포저는 인터포저 구조 내에 형성된 연결의 측면에서 인터포저와 다르다. 브리지 인터포저는 베이스 다이 와 하나 이상의 다중 디바이스 패키지 사이의 연결을 제공하는 하나 이상의 임베디드 브리지를 포함할 수 있다. 하나 이상의 임베디드 브리지는 베이스 다이와 하나 이상의 다중 디바이스 패키지 간에 전기적 결합을 제공하는 하나 이상의 도전 경로를 포함할 수 있다. 일부 실시예들에 있어서, 하나 이상의 임베디드 브리지가 베이스 다이와 복수의 다중 디바이스 패키지를 연결하는 데 사용될 수 있으며, 다른 실시예에서는 하나 이상의 임베디드 브리지가 베이스 다이와 하나의 다중 디바이스 패키지를 연결하는 데 사용될 수 있다. 일부 실시예에서, 도 6 및 도 7에 나타난 바와 같이, 각각의 다중 디바이스 패키지들을 베이스 다이와 연결하기 위해 복수의 임베디드 브리지가 사용될 수 있으며, 각각의 다중 디바이스 패키지마다 하나 이상의 임베디드 브리지가 제공될 수 있다. 하나 이상의 임베디드 브리지는 제1 임베디드 브리지, 제2 임베디드 브리지, 제3 임베디드 브리 지, 제4 임베디드 브리지, 제5 임베디드 브리지, 및 제6 임베디드 브리지를 포함할 수 있 다. 제1 임베디드 브리지는 베이스 다이와 제1 다중 디바이스 패키지를 연결하고, 제2 임베디드 브리지는 베이스 다이와 제2 다중 디바이스 패키지를 연결하며, 제3 임베디드 브리지는 베 이스 다이와 제3 다중 디바이스 패키지를 연결하고, 제4 임베디드 브리지는 베이스 다이와 제4 다중 디바이스 패키지를 연결하며, 제5 임베디드 브리지는 베이스 다이와 제5 다중 디바이 스 패키지를 연결하고, 제6 임베디드 브리지는 베이스 다이와 제6 다중 디바이스 패키지를 연결할 수 있다. 또한, 브리지 인터포저는 브리지 인터포저의 하부 측에 제1 재배선 층을 포함하며, 상부 측에는 제2 재배선 층을 포함한다. 또한, 도전성 필라는 제1 재배선 층과 제2 재배선 층을 전기적 으로 연결할 수 있다. 브리지 인터포저는 제1 재배선 층과 제2 재배선 층 사이에 몰딩 층 을 포함할 수 있다. 일부 실시예들에 있어서, 몰딩 층이 열 절연, 기계적 분리 및 제1 재배선 층, 제 2 재배선 층 및 도전성 필라 사이의 전기 절연을 제공하는 유전체 재료일 수 있다. 제1 재배선 층 은 지지 기판으로부터 브리지 인터포저로 신호를 재배치하기 위한 패드, 범프, 비아, 관통 비아, 트레이스 및 기타 연결 형태의 일련을 제공할 수 있다. 제2 재배선 층은 브리지 인터포저로부 터 베이스 다이의 연산 장치 및 하나 이상의 다중 디바이스 패키지로 신호를 재배치하기 위한 패드, 범프, 비아, 관통 비아, 트레이스 및 기타 연결 형태의 일련을 제공할 수 있다. 따라서, 제1 재배선 층과 제2 재배선 층, 그리고 도전성 필라는 지지 기판, 베이스 다이의 연산 장치, 및 하나 이상의 다중 디바이스 패키지 간의 연결을 제공할 수 있다. 또한 도 6의 예시적 실시예에서 접합층이 도시되어 있다. 접합층은 브리지 인터포저를 지지 기 판에 결합하기 위한 도전성 연결을 포함할 수 있다. 이러한 도전성 연결은 패드, 범프, 마이크로범프, 필 라, 볼 및 C4 범프와 같은 형태를 단독으로 또는 결합하여 포함할 수 있다. 일부 실시예에서는 접합층이 브리지 인터포저와 지지 기판 간의 추가적인 강도와 결합을 제공하기 위해 유전체 재료나 접착제를 포함할 수 있다. 일부 실시예들에 있어서, 접합층이 브리지 인터포저와 지지 기판 간의 금속 결 합, 유전체 결합, 또는 이들의 조합을 제공할 수 있다. 일부 실시예들에 있어서, 접합층이 제1 재배선 층 과 직접 결합될 수 있으며, 다른 실시예에서는 접합층과 제1 재배선 층 사이에 중간층이 존재할 수 있다. 일부 실시예에서는 유전체 재료나 접착 재료가 언더필 기술을 사용하여 삽입되고 지지 기판 표면 에 잔여물을 남길 수 있다. 도 8A 내지 도 8G는 본 발명의 예시적인 실시예들에 따른 패키지 구조물의 제조 방법을 설명하기 위한 단면도들 이다. 도 9는 본 발명의 예시적인 실시예들에 따른 패키지 구조물의 제조 방법을 설명하기 위한 순서도이다. 도 8A는 도 9의 S910에서 제1 재배선 층이 캐리어 기판 상에 형성된 상태를 나타낸다. 캐리어 기판 은 유리 기판과 같은 적합한 기판일 수 있다. 일부 실시예에서는, 제1 재배선 층이 캐리어 기판 상에 형성되기 전에 캐리어 기판 상에 릴리스 층이 형성될 수 있다. 릴리스 층은 폴리머, 왁스, 에폭시 또 는 수지와 같은 희생층 재료로 구성되며, 캐리어 기판과 제1 재배선 층로부터 깨끗하게 제거될 수 있 다. 일부 실시예에서는, 제1 재배선 층이 캐리어 기판 상에 CMOS 공정(증착, 리소그래피, 식각, 패시 베이션 등)을 사용하여 직접 형성될 수 있다. 일부 실시예에서는 제1 재배선 층이 별도의 기판에 형성된 후 캐리어 기판으로 이전될 수 있다. 도 8B는 도 9의 S920에서 도전성 필라가 제1 재배선 층 상에 형성된 상태를 나타낸다. 도전성 필라 는 구리와 같은 금속뿐만 아니라 도핑된 탄소와 같은 알려진 도전성 재료를 포함할 수 있다. 도전성 필라 는 제1 재배선 층에 결합되며, 이후 추가될 제2 재배선 층을 위한 상호 연결층을 형성할 수 있 다. 일부 실시예에서는 도전성 필라가 금속 재료 간의 확산 결합을 통해 제1 재배선 층 내의 해당 금 속 재료와 결합될 수 있다. 도 8C는 도 9의 S930에서 몰딩 층이 도전성 필라 및 제1 재배선 층 위에 증착된 상태를 나타낸 다. 몰딩 층은 유전체 재료일 수 있으며, 제1 재배선 층과 이후 추가될 제2 재배선 층 사이에 전기적 분리를 제공하기 위해 증착될 수 있다. 몰딩 층은 제2 재배선 층, 베이스 다이, 및 하나 이상의 다중 디바이스 패키지와의 하이브리드 결합 구조를 제공할 수 있는 유전체 표면을 제공할 수 있다. 또한 몰딩 층은 하나 이상의 임베디드 브리지를 내장할 수 있는 표면을 제공할 수 있다. 하나 이상의 임베디드 브리지를 내장한 후, 임베디드 브리지, 몰딩 층, 및 도전성 필라의 표면은 연삭, 연마, 평탄화 등의 공정, 예를 들어 화학적 기계적 연마(CMP)를 포함하는 공정을 통해 평활화되거나 평탄화될 수 있다. 도 8D는 도 9의 S940에서 제2 재배선 층이 도전성 필라, 몰딩 층 및 하나 이상의 임베디드 브리 지의 표면에 형성된 상태를 나타낸다. 제2 재배선 층은 임베디드 층으로부터 제2 재배선 층 상 단의 적절한 위치로 신호를 재배치하기 위한 패드, 범프, 비아, 관통 비아, 트레이스 및 기타 연결 형태의 일련 을 포함할 수 있다. 일부 실시예들에 있어서, 제2 재배선 층과의 하이브리드 결합을 형성하기 위해 몰딩 층의 일부가 노출될 수 있다. 제1 재배선 층과 제2 재배선 층, 그리고 그 사이의 구성 요소들이 결합되어 브리지 인터포저라고 불릴 수 있다. 도 8E는 도 9의 S950에서 디바이스 패키지가 브리지 인터포저 상에 장착된 상태를 나타낸다. 디바이 스 패키지는 제1 디바이스 패키지, 제2 디바이스 패키지, 및 제3 디바이스 패키지를 포함 하며, 이들은 각각 독립적으로 조립된 지지 다이 위의 장치들일 수 있다. 예를 들어, 제1 디바이스 패키지(80 4)는 베이스 다이 상의 제1 연산 장치와 제2 연산 장치를 포함할 수 있으며, 중앙 몰딩 층(13 5)이 베이스 다이 상의 제1 연산 장치 및 제2 연산 장치를 캡슐화할 수 있다. 제2 디바이스 패 키지 및 제3 디바이스 패키지는 각각 다중 디바이스 다이 상의 제1 장치 및 제2 장치(12 4)를 포함하는 하나 이상의 다중 디바이스 패키지의 형태를 취할 수 있으며, 제1 몰딩 층이 다중 디 바이스 다이 상의 제1 장치와 제2 장치를 캡슐화할 수 있다. 디바이스 패키지, 및 브리지 인터포저 사이의 장착은 금속 결합, 유전체 결합, 하이브리드 결합을 포함한 다양한 결합 방식으로 수행될 수 있다. 추가적으로 또는 대안적으로, 수지 또는 에폭시와 같은 접착제를 포함한 추가적인 상호 연결 기술이사용될 수 있다. 장치 및 연산 장치는 BEOL 공정을 사용하여 장착될 수 있다. 일부 실시예들에 있어서, 제1 몰 딩 층 및 중앙 몰딩 층이 디바이스 패키지를 브리지 인터포저 상에 장착하기 전에 제공될 수 있으며, 다른 실시예에서는 디바이스 패키지를 브리지 인터포저 상에 장착한 후 제공될 수 있다. 디바이스 패키지가 브리지 인터포저에 장착된 후, 오버몰딩 층이 제1 디바이스 패키지, 제 2 디바이스 패키지 및 제3 디바이스 패키지 상에 제공될 수 있다. 오버몰딩 층은 제1 디바이스 패키지, 제2 디바이스 패키지 및 제3 디바이스 패키지를 브리지 인터포저에 캡슐화할 뿐만 아니라 기계적 지지, 열 절연 및 전기적 분리를 제공하기 위해 제공될 수 있다. 일부 실시예들에 있어서, 오버 몰딩 층이 하나 이상의 유전체 재료 층으로 구성될 수 있으며, 오버몰딩 공정이 사용될 수 있다. 일부 실 시예들에 있어서, 장치에 증착된 과잉 물질은 장치의 표면을 매끄럽게 하거나 평탄화하기 위한 공정을 거칠 수 있으며, 이 공정에는 화학 기계적 연마(CMP)를 포함한 하나 이상의 연삭, 연마 및 매끄럽게 하는 공정이 포함될 수 있다. 일부 실시예들에 있어서, 오버몰딩 층을 고정시키기 위해 열 처리 또는 가열 공정이 사용될 수 있다. 도 8F는 도 9의 S960에서 디바이스 패키지가 장착된 브리지 인터포저가 제1 재배선 층에서 캐리 어 기판으로부터 분리된 상태를 나타낸다. 캐리어 기판은 접착층을 분리하기 위해 층 분리, 화학적 분리, 열적 분리 또는 광 분리 기술을 사용하여 해제될 수 있다. 예를 들어, 일부 실시예에서는 화학적 분리 기 술이 용제를 사용하여 접착제를 용해시킬 수 있으며, 열적 분리 기술은 열을 가하여 접착제를 녹일 수 있고, 광 분리 기술은 레이저를 사용하여 접착제 층에 에너지를 가함으로써 접착 강도를 낮출 수 있다. 또한, S960에서 브리지 인터포저를 지지 기판에 장착하기 위한 상호 연결부가 준비될 수 있다. 상호 연결부는 패드, 범프, 마이크로범프, 필라, 볼, C4 범프 등과 같은 형태를 단독으로 또는 조합하여 포함할 수 있다. 일부 실시예에서는 유전체 층 또는 접착 층이 포함될 수 있으며, 언더필(underfill) 재료도 포함될 수 있 다. 도 8G는 도 9의 S970에서 디바이스 패키지가 장착된 브리지 인터포저가 접합층을 통해 지지 기 판에 장착된 상태를 나타낸다. 접합층은 브리지 인터포저를 지지 기판에 결합하기 위한 도 전성 연결을 포함할 수 있으며, 이 도전성 연결에는 패드, 범프, 마이크로범프, 필라, 볼, C4 범프 등이 단독으 로 또는 조합하여 포함될 수 있다. 일부 실시예들에 있어서, 접합층이 브리지 인터포저와 지지 기판 간의 추가적인 강도와 결합을 제공하기 위해 유전체 재료 또는 접착제(예: 언더필 재료)를 포함할 수 있 다. 일부 실시예들에 있어서, 접합층이 브리지 인터포저와 지지 기판 간의 금속 결합, 유전체 결합 또는 하이브리드 결합을 제공할 수 있다. 일부 실시예들에 있어서는, 접합층이 제1 재배선 층과 직접 결합될 수 있으며, 다른 실시예에서는 접합층과 제1 재배선 층 사이에 중간층이 존재할 수 있다. 일부 실시예에서는 유전체 재료 또는 접착 재료가 언더필 기술을 사용하여 삽입되고 지지 기판 표면 에 잔여물을 남길 수 있다. 일부 실시예들에 있어서, 열처리 또는 기타 열 공정이 지지 기판과 브리 지 인터포저 간의 결합을 강화하기 위해 제공될 수 있다. 또한, 스티프너가 지지 기판 위에 형성되어 브리지 인터포저를 둘러쌀 수 있다. 스티프너 는 적합한 재료를 사용하여 적층 제조 방식으로 지지 기판 위에 직접 형성되어 지지 기판에 추가적인 강성을 제공할 수 있으며, 또는 별도로 형성된 후 접합 공정 또는 에폭시나 수지와 같은 접착제를 사용하여 지 지 기판에 장착될 수 있다. 일부 실시예들에 있어서, 브리지 인터포저와 스티프너 사이에 추가 적인 몰딩 재료 또는 캡슐화 재료가 증착될 수 있다. 일부 실시예들에 있어서, 디바이스 패키지 아키텍처 에 덮개가 추가적으로 장착될 수 있으며, 이 덮개는 스티프너에 부착될 수 있다. 본 명세서에는 여러 구체적인 구현 세부 사항이 포함될 수 있으나, 이러한 구현 세부 사항은 청구된 발명의 범 위에 대한 제한으로 해석되어서는 안 되며, 특정 실시예에 대한 특징의 설명으로 해석되어야 한다. 본 명세서에 서 별도의 실시예로 설명된 특정 특징들은 단일 실시예에서 결합하여 구현될 수도 있다. 반대로, 단일 실시예에 서 설명된 다양한 특징들은 복수의 실시예에서 각각 독립적으로 구현되거나 적절한 하위 조합으로 구현될 수도 있다. 더욱이, 특정 조합으로 설명된 특징들이 경우에 따라 해당 조합에서 하나 이상의 특징이 제거될 수 있으 며, 청구된 조합은 하위 조합 또는 하위 조합의 변형에 대해 적용될 수 있다. 마찬가지로, 도면에서 작업이 특정 순서로 나타났다고 해서 반드시 그 작업이 도면에 나타난 특정 순서대로 또 는 순차적으로 수행되어야 하거나, 바람직한 결과를 얻기 위해 모든 작업이 수행되어야 하는 것으로 이해되어서 는 안 된다. 특정 상황에서는 멀티태스킹 및 병렬 처리 방식이 유리할 수 있다. 또한, 상기 설명된 실시예에서 다양한 시스템 구성 요소의 분리는 모든 실시예에서 필수적인 분리로 이해되어서는 안 되며, 설명된 프로그램구성 요소와 시스템은 단일 소프트웨어 제품으로 통합되거나 여러 소프트웨어 제품으로 패키지화될 수 있다는 점을 이해해야 한다. 따라서, 본 명세서에 특정 실시예가 설명되었다. 다른 실시예들도 다음의 청구항 범위 내에 포함된다. 일부 경 우, 청구항에 명시된 작업들은 다른 순서로 수행되더라도 바람직한 결과를 얻을 수 있다. 또한, 도면에 나타난 공정들은 바람직한 결과를 얻기 위해 반드시 특정 순서나 순차적으로 수행될 필요는 없다. 특정 구현에서는 멀 티태스킹 및 병렬 처리가 유리할 수 있다. 본 명세서에 설명된 혁신적인 개념은 기술 분야의 숙련자에 의해 다양한 응용에 걸쳐 수정되고 변형될 수 있다 는 점을 인식할 것이다. 따라서, 청구된 발명의 범위는 상기에서 논의된 특정 예시적 교훈에 한정되지 않으며, 다음의 청구항에 의해 정의된다."}
{"patent_id": "10-2024-0138020", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1A는 본 발명의 예시적인 실시예들에 따른 패키지 구조물을 개략적으로 나타내는 사시도이다. 도 1B는 도 1A의 패키지 구조물의 일 부분을 확대한 확대도이다. 도 2는 본 발명의 예시적인 실시예들에 따른 패키지 구조물을 개략적으로 나타내는 평면도이다.도 3은 본 발명의 예시적인 실시예들에 따른 패키지 구조물을 개략적으로 나타내는 단면도이다. 도 4A 내지 도 4D는 본 발명의 예시적인 실시예들에 따른 패키지 구조물의 제조 방법을 설명하기 위한 단면도들 이다. 도 5는 본 발명의 예시적인 실시예들에 따른 패키지 구조물의 제조 방법을 설명하기 위한 순서도이다. 도 6은 본 발명의 예시적인 실시예들에 따른 패키지 구조물을 개략적으로 나타내는 단면도이다. 도 7은 본 발명의 예시적인 실시예들에 따른 패키지 구조물을 개략적으로 나타내는 평면도이다. 도 8A 내지 도 8G는 본 발명의 예시적인 실시예들에 따른 패키지 구조물의 제조 방법을 설명하기 위한 단면도들 이다. 도 9는 본 발명의 예시적인 실시예들에 따른 패키지 구조물의 제조 방법을 설명하기 위한 순서도이다."}
