Fitter report for Monitoring
Thu Dec 15 13:23:09 2016
Quartus Prime Version 15.1.0 Build 185 10/21/2015 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. I/O Assignment Warnings
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Usage Summary
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Fitter DSP Block Usage Summary
 26. DSP Block Details
 27. Routing Usage Summary
 28. I/O Rules Summary
 29. I/O Rules Details
 30. I/O Rules Matrix
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Estimated Delay Added for Hold Timing Summary
 34. Estimated Delay Added for Hold Timing Details
 35. Fitter Messages
 36. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Thu Dec 15 13:23:09 2016       ;
; Quartus Prime Version           ; 15.1.0 Build 185 10/21/2015 SJ Lite Edition ;
; Revision Name                   ; Monitoring                                  ;
; Top-level Entity Name           ; MonitoringSys                               ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CEBA4F23C7                                 ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 3,155 / 18,480 ( 17 % )                     ;
; Total registers                 ; 639                                         ;
; Total pins                      ; 110 / 224 ( 49 % )                          ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 598,040 / 3,153,920 ( 19 % )                ;
; Total RAM Blocks                ; 75 / 308 ( 24 % )                           ;
; Total DSP Blocks                ; 11 / 66 ( 17 % )                            ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 1 / 4 ( 25 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; 5CEBA4F23C7                           ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                         ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                                ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                           ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                           ; Care                                  ; Care                                  ;
; PowerPlay Power Optimization During Fitting                                ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization                       ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Active Serial clock source                                                 ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Clamping Diode                                                             ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                             ; On                                    ; On                                    ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------------------------+
; I/O Assignment Warnings                                    ;
+---------------------+--------------------------------------+
; Pin Name            ; Reason                               ;
+---------------------+--------------------------------------+
; debug[0]            ; Missing drive strength and slew rate ;
; debug[1]            ; Missing drive strength and slew rate ;
; debug[2]            ; Missing drive strength and slew rate ;
; debug[3]            ; Missing drive strength and slew rate ;
; debug[4]            ; Missing drive strength and slew rate ;
; debug[5]            ; Missing drive strength and slew rate ;
; debug[6]            ; Missing drive strength and slew rate ;
; debug[7]            ; Missing drive strength and slew rate ;
; debug[8]            ; Missing drive strength and slew rate ;
; debug[9]            ; Missing drive strength and slew rate ;
; debug[10]           ; Missing drive strength and slew rate ;
; debug[11]           ; Missing drive strength and slew rate ;
; debug[12]           ; Missing drive strength and slew rate ;
; debug[13]           ; Missing drive strength and slew rate ;
; debug[14]           ; Missing drive strength and slew rate ;
; debug[15]           ; Missing drive strength and slew rate ;
; debug[16]           ; Missing drive strength and slew rate ;
; debug[17]           ; Missing drive strength and slew rate ;
; debug[18]           ; Missing drive strength and slew rate ;
; debug[19]           ; Missing drive strength and slew rate ;
; debug[20]           ; Missing drive strength and slew rate ;
; debug[21]           ; Missing drive strength and slew rate ;
; debug[22]           ; Missing drive strength and slew rate ;
; debug[23]           ; Missing drive strength and slew rate ;
; avg_latency[0]      ; Missing drive strength and slew rate ;
; avg_latency[1]      ; Missing drive strength and slew rate ;
; avg_latency[2]      ; Missing drive strength and slew rate ;
; avg_latency[3]      ; Missing drive strength and slew rate ;
; avg_latency[4]      ; Missing drive strength and slew rate ;
; avg_latency[5]      ; Missing drive strength and slew rate ;
; avg_latency[6]      ; Missing drive strength and slew rate ;
; avg_latency[7]      ; Missing drive strength and slew rate ;
; avg_latency[8]      ; Missing drive strength and slew rate ;
; avg_latency[9]      ; Missing drive strength and slew rate ;
; avg_latency[10]     ; Missing drive strength and slew rate ;
; avg_latency[11]     ; Missing drive strength and slew rate ;
; avg_latency[12]     ; Missing drive strength and slew rate ;
; avg_latency[13]     ; Missing drive strength and slew rate ;
; avg_latency[14]     ; Missing drive strength and slew rate ;
; avg_latency[15]     ; Missing drive strength and slew rate ;
; avg_latency[16]     ; Missing drive strength and slew rate ;
; avg_latency[17]     ; Missing drive strength and slew rate ;
; avg_latency[18]     ; Missing drive strength and slew rate ;
; avg_latency[19]     ; Missing drive strength and slew rate ;
; avg_latency[20]     ; Missing drive strength and slew rate ;
; avg_latency[21]     ; Missing drive strength and slew rate ;
; avg_latency[22]     ; Missing drive strength and slew rate ;
; avg_latency[23]     ; Missing drive strength and slew rate ;
; avg_latency[24]     ; Missing drive strength and slew rate ;
; avg_latency[25]     ; Missing drive strength and slew rate ;
; avg_latency[26]     ; Missing drive strength and slew rate ;
; avg_latency[27]     ; Missing drive strength and slew rate ;
; avg_latency[28]     ; Missing drive strength and slew rate ;
; avg_latency[29]     ; Missing drive strength and slew rate ;
; avg_latency[30]     ; Missing drive strength and slew rate ;
; avg_latency[31]     ; Missing drive strength and slew rate ;
; Clock_To_Test       ; Missing drive strength and slew rate ;
; oHS                 ; Missing drive strength and slew rate ;
; oVS                 ; Missing drive strength and slew rate ;
; b_data[0]           ; Missing drive strength and slew rate ;
; b_data[1]           ; Missing drive strength and slew rate ;
; b_data[2]           ; Missing drive strength and slew rate ;
; b_data[3]           ; Missing drive strength and slew rate ;
; g_data[0]           ; Missing drive strength and slew rate ;
; g_data[1]           ; Missing drive strength and slew rate ;
; g_data[2]           ; Missing drive strength and slew rate ;
; g_data[3]           ; Missing drive strength and slew rate ;
; r_data[0]           ; Missing drive strength and slew rate ;
; r_data[1]           ; Missing drive strength and slew rate ;
; r_data[2]           ; Missing drive strength and slew rate ;
; r_data[3]           ; Missing drive strength and slew rate ;
; test_look_now       ; Missing location assignment          ;
; test_result_correct ; Missing location assignment          ;
; fwd_tagged_sig      ; Missing location assignment          ;
; fwd_frame_id[0]     ; Missing location assignment          ;
; fwd_frame_id[1]     ; Missing location assignment          ;
; fwd_frame_id[2]     ; Missing location assignment          ;
; fwd_frame_id[3]     ; Missing location assignment          ;
; fwd_frame_id[4]     ; Missing location assignment          ;
; fwd_frame_id[5]     ; Missing location assignment          ;
; fwd_frame_id[6]     ; Missing location assignment          ;
; fwd_frame_id[7]     ; Missing location assignment          ;
; fwd_frame_id[8]     ; Missing location assignment          ;
; fwd_frame_id[9]     ; Missing location assignment          ;
; fwd_frame_id[10]    ; Missing location assignment          ;
; fwd_frame_id[11]    ; Missing location assignment          ;
; fwd_frame_id[12]    ; Missing location assignment          ;
; fwd_frame_id[13]    ; Missing location assignment          ;
; fwd_frame_id[14]    ; Missing location assignment          ;
; fwd_frame_id[15]    ; Missing location assignment          ;
; fwd_frame_id[16]    ; Missing location assignment          ;
; fwd_frame_id[17]    ; Missing location assignment          ;
; fwd_frame_id[18]    ; Missing location assignment          ;
; fwd_frame_id[19]    ; Missing location assignment          ;
; fwd_frame_id[20]    ; Missing location assignment          ;
; fwd_frame_id[21]    ; Missing location assignment          ;
; fwd_frame_id[22]    ; Missing location assignment          ;
; fwd_frame_id[23]    ; Missing location assignment          ;
; debug[0]            ; Missing location assignment          ;
; debug[1]            ; Missing location assignment          ;
; debug[2]            ; Missing location assignment          ;
; debug[3]            ; Missing location assignment          ;
; debug[4]            ; Missing location assignment          ;
; debug[5]            ; Missing location assignment          ;
; debug[6]            ; Missing location assignment          ;
; debug[7]            ; Missing location assignment          ;
; debug[8]            ; Missing location assignment          ;
; debug[9]            ; Missing location assignment          ;
; debug[10]           ; Missing location assignment          ;
; debug[11]           ; Missing location assignment          ;
; debug[12]           ; Missing location assignment          ;
; debug[13]           ; Missing location assignment          ;
; debug[14]           ; Missing location assignment          ;
; debug[15]           ; Missing location assignment          ;
; debug[16]           ; Missing location assignment          ;
; debug[17]           ; Missing location assignment          ;
; debug[18]           ; Missing location assignment          ;
; debug[19]           ; Missing location assignment          ;
; debug[20]           ; Missing location assignment          ;
; debug[21]           ; Missing location assignment          ;
; debug[22]           ; Missing location assignment          ;
; debug[23]           ; Missing location assignment          ;
; avg_latency[8]      ; Missing location assignment          ;
; avg_latency[9]      ; Missing location assignment          ;
; avg_latency[10]     ; Missing location assignment          ;
; avg_latency[11]     ; Missing location assignment          ;
; avg_latency[12]     ; Missing location assignment          ;
; avg_latency[13]     ; Missing location assignment          ;
; avg_latency[14]     ; Missing location assignment          ;
; avg_latency[15]     ; Missing location assignment          ;
; avg_latency[16]     ; Missing location assignment          ;
; avg_latency[17]     ; Missing location assignment          ;
; avg_latency[18]     ; Missing location assignment          ;
; avg_latency[19]     ; Missing location assignment          ;
; avg_latency[20]     ; Missing location assignment          ;
; avg_latency[21]     ; Missing location assignment          ;
; avg_latency[22]     ; Missing location assignment          ;
; avg_latency[23]     ; Missing location assignment          ;
; avg_latency[24]     ; Missing location assignment          ;
; avg_latency[25]     ; Missing location assignment          ;
; avg_latency[26]     ; Missing location assignment          ;
; avg_latency[27]     ; Missing location assignment          ;
; avg_latency[28]     ; Missing location assignment          ;
; avg_latency[29]     ; Missing location assignment          ;
; avg_latency[30]     ; Missing location assignment          ;
; avg_latency[31]     ; Missing location assignment          ;
; fwd_priority_sig    ; Missing location assignment          ;
; fwd_look_now        ; Missing location assignment          ;
+---------------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                  ;
+--------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                 ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                            ; Destination Port ; Destination Port Name ;
+--------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------------------------------------------------------------+------------------+-----------------------+
; mainVGA:VGA|vga_controller_test:controller|alteraPLL:u1|alteraPLL_0002:alterapll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                             ;                  ;                       ;
; reset_sig~inputCLKENA0                                                                                                               ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                             ;                  ;                       ;
; sys_clock~inputCLKENA0                                                                                                               ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                             ;                  ;                       ;
; final_project_monitoring:IMEM|reg16:reg_highPriority|Dff0                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; final_project_monitoring:IMEM|Mult0~8                                                       ; AY               ;                       ;
; final_project_monitoring:IMEM|reg16:reg_highPriority|Dff0                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; final_project_monitoring:IMEM|reg16:reg_highPriority|Dff0~_Duplicate_1                      ; Q                ;                       ;
; final_project_monitoring:IMEM|reg16:reg_highPriority|Dff1                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; final_project_monitoring:IMEM|Mult0~8                                                       ; AY               ;                       ;
; final_project_monitoring:IMEM|reg16:reg_highPriority|Dff1                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; final_project_monitoring:IMEM|reg16:reg_highPriority|Dff1~_Duplicate_1                      ; Q                ;                       ;
; final_project_monitoring:IMEM|reg16:reg_highPriority|Dff2                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; final_project_monitoring:IMEM|Mult0~8                                                       ; AY               ;                       ;
; final_project_monitoring:IMEM|reg16:reg_highPriority|Dff2                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; final_project_monitoring:IMEM|reg16:reg_highPriority|Dff2~_Duplicate_1                      ; Q                ;                       ;
; final_project_monitoring:IMEM|reg16:reg_highPriority|Dff3                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; final_project_monitoring:IMEM|Mult0~8                                                       ; AY               ;                       ;
; final_project_monitoring:IMEM|reg16:reg_highPriority|Dff3                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; final_project_monitoring:IMEM|reg16:reg_highPriority|Dff3~_Duplicate_1                      ; Q                ;                       ;
; final_project_monitoring:IMEM|reg16:reg_highPriority|Dff4                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; final_project_monitoring:IMEM|Mult0~8                                                       ; AY               ;                       ;
; final_project_monitoring:IMEM|reg16:reg_highPriority|Dff4                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; final_project_monitoring:IMEM|reg16:reg_highPriority|Dff4~_Duplicate_1                      ; Q                ;                       ;
; final_project_monitoring:IMEM|reg16:reg_highPriority|Dff5                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; final_project_monitoring:IMEM|Mult0~8                                                       ; AY               ;                       ;
; final_project_monitoring:IMEM|reg16:reg_highPriority|Dff5                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; final_project_monitoring:IMEM|reg16:reg_highPriority|Dff5~_Duplicate_1                      ; Q                ;                       ;
; final_project_monitoring:IMEM|reg16:reg_highPriority|Dff6                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; final_project_monitoring:IMEM|Mult0~8                                                       ; AY               ;                       ;
; final_project_monitoring:IMEM|reg16:reg_highPriority|Dff6                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; final_project_monitoring:IMEM|reg16:reg_highPriority|Dff6~_Duplicate_1                      ; Q                ;                       ;
; final_project_monitoring:IMEM|reg16:reg_highPriority|Dff7                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; final_project_monitoring:IMEM|Mult0~8                                                       ; AY               ;                       ;
; final_project_monitoring:IMEM|reg16:reg_highPriority|Dff7                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; final_project_monitoring:IMEM|reg16:reg_highPriority|Dff7~_Duplicate_1                      ; Q                ;                       ;
; final_project_monitoring:IMEM|reg16:reg_highPriority|Dff8                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; final_project_monitoring:IMEM|Mult0~8                                                       ; AY               ;                       ;
; final_project_monitoring:IMEM|reg16:reg_highPriority|Dff8                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; final_project_monitoring:IMEM|reg16:reg_highPriority|Dff8~_Duplicate_1                      ; Q                ;                       ;
; final_project_monitoring:IMEM|reg16:reg_highPriority|Dff9                                                                            ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; final_project_monitoring:IMEM|Mult0~8                                                       ; AY               ;                       ;
; final_project_monitoring:IMEM|reg16:reg_highPriority|Dff9                                                                            ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; final_project_monitoring:IMEM|reg16:reg_highPriority|Dff9~_Duplicate_1                      ; Q                ;                       ;
; final_project_monitoring:IMEM|reg16:reg_highPriority|Dff10                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; final_project_monitoring:IMEM|Mult0~8                                                       ; AY               ;                       ;
; final_project_monitoring:IMEM|reg16:reg_highPriority|Dff10                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; final_project_monitoring:IMEM|reg16:reg_highPriority|Dff10~_Duplicate_1                     ; Q                ;                       ;
; final_project_monitoring:IMEM|reg16:reg_highPriority|Dff11                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; final_project_monitoring:IMEM|Mult0~8                                                       ; AY               ;                       ;
; final_project_monitoring:IMEM|reg16:reg_highPriority|Dff11                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; final_project_monitoring:IMEM|reg16:reg_highPriority|Dff11~_Duplicate_1                     ; Q                ;                       ;
; final_project_monitoring:IMEM|reg16:reg_highPriority|Dff12                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; final_project_monitoring:IMEM|Mult0~8                                                       ; AY               ;                       ;
; final_project_monitoring:IMEM|reg16:reg_highPriority|Dff12                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; final_project_monitoring:IMEM|reg16:reg_highPriority|Dff12~_Duplicate_1                     ; Q                ;                       ;
; final_project_monitoring:IMEM|reg16:reg_highPriority|Dff13                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; final_project_monitoring:IMEM|Mult0~8                                                       ; AY               ;                       ;
; final_project_monitoring:IMEM|reg16:reg_highPriority|Dff13                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; final_project_monitoring:IMEM|reg16:reg_highPriority|Dff13~_Duplicate_1                     ; Q                ;                       ;
; final_project_monitoring:IMEM|reg16:reg_highPriority|Dff14                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; final_project_monitoring:IMEM|Mult0~8                                                       ; AY               ;                       ;
; final_project_monitoring:IMEM|reg16:reg_highPriority|Dff14                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; final_project_monitoring:IMEM|reg16:reg_highPriority|Dff14~_Duplicate_1                     ; Q                ;                       ;
; final_project_monitoring:IMEM|reg16:reg_highPriority|Dff15                                                                           ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; final_project_monitoring:IMEM|Mult0~8                                                       ; AY               ;                       ;
; final_project_monitoring:IMEM|reg16:reg_highPriority|Dff15                                                                           ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; final_project_monitoring:IMEM|reg16:reg_highPriority|Dff15~_Duplicate_1                     ; Q                ;                       ;
; mainVGA:VGA|row[0]                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|index_to_pixels_converter_9:nine|Mult0~8                                        ; AX               ;                       ;
; mainVGA:VGA|row[0]                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|row[0]~_Duplicate_1                                                             ; Q                ;                       ;
; mainVGA:VGA|row[0]~_Duplicate_1                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|index_to_pixels_converter_8:eight|Mult0~8                                       ; AX               ;                       ;
; mainVGA:VGA|row[0]~_Duplicate_1                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|row[0]~_Duplicate_2                                                             ; Q                ;                       ;
; mainVGA:VGA|row[0]~_Duplicate_2                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|index_to_pixels_converter_7:seven|Mult0~8                                       ; AX               ;                       ;
; mainVGA:VGA|row[0]~_Duplicate_2                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|row[0]~_Duplicate_3                                                             ; Q                ;                       ;
; mainVGA:VGA|row[0]~_Duplicate_3                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|index_to_pixels_converter_6:six|Mult0~8                                         ; AX               ;                       ;
; mainVGA:VGA|row[0]~_Duplicate_3                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|row[0]~_Duplicate_4                                                             ; Q                ;                       ;
; mainVGA:VGA|row[0]~_Duplicate_4                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|index_to_pixels_converter_5:five|Mult0~8                                        ; AX               ;                       ;
; mainVGA:VGA|row[0]~_Duplicate_4                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|row[0]~_Duplicate_5                                                             ; Q                ;                       ;
; mainVGA:VGA|row[0]~_Duplicate_5                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|index_to_pixels_converter_4:four|Mult0~8                                        ; AX               ;                       ;
; mainVGA:VGA|row[0]~_Duplicate_5                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|row[0]~_Duplicate_6                                                             ; Q                ;                       ;
; mainVGA:VGA|row[0]~_Duplicate_6                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|index_to_pixels_converter_3:three|Mult0~8                                       ; AX               ;                       ;
; mainVGA:VGA|row[0]~_Duplicate_6                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|row[0]~_Duplicate_7                                                             ; Q                ;                       ;
; mainVGA:VGA|row[0]~_Duplicate_7                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|index_to_pixels_converter_2:two|Mult0~8                                         ; AX               ;                       ;
; mainVGA:VGA|row[0]~_Duplicate_7                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|row[0]~_Duplicate_8                                                             ; Q                ;                       ;
; mainVGA:VGA|row[0]~_Duplicate_8                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|index_to_pixels_converter_1:one|Mult0~8                                         ; AX               ;                       ;
; mainVGA:VGA|row[0]~_Duplicate_8                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|row[0]~_Duplicate_9                                                             ; Q                ;                       ;
; mainVGA:VGA|row[0]~_Duplicate_9                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|index_to_pixels_converter_0:zero|Mult0~8                                        ; AX               ;                       ;
; mainVGA:VGA|row[1]                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|index_to_pixels_converter_9:nine|Mult0~8                                        ; AX               ;                       ;
; mainVGA:VGA|row[1]                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|row[1]~_Duplicate_1                                                             ; Q                ;                       ;
; mainVGA:VGA|row[1]~_Duplicate_1                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|index_to_pixels_converter_8:eight|Mult0~8                                       ; AX               ;                       ;
; mainVGA:VGA|row[1]~_Duplicate_1                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|row[1]~_Duplicate_2                                                             ; Q                ;                       ;
; mainVGA:VGA|row[1]~_Duplicate_2                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|index_to_pixels_converter_7:seven|Mult0~8                                       ; AX               ;                       ;
; mainVGA:VGA|row[1]~_Duplicate_2                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|row[1]~_Duplicate_3                                                             ; Q                ;                       ;
; mainVGA:VGA|row[1]~_Duplicate_3                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|index_to_pixels_converter_6:six|Mult0~8                                         ; AX               ;                       ;
; mainVGA:VGA|row[1]~_Duplicate_3                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|row[1]~_Duplicate_4                                                             ; Q                ;                       ;
; mainVGA:VGA|row[1]~_Duplicate_4                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|index_to_pixels_converter_5:five|Mult0~8                                        ; AX               ;                       ;
; mainVGA:VGA|row[1]~_Duplicate_4                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|row[1]~_Duplicate_5                                                             ; Q                ;                       ;
; mainVGA:VGA|row[1]~_Duplicate_5                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|index_to_pixels_converter_4:four|Mult0~8                                        ; AX               ;                       ;
; mainVGA:VGA|row[1]~_Duplicate_5                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|row[1]~_Duplicate_6                                                             ; Q                ;                       ;
; mainVGA:VGA|row[1]~_Duplicate_6                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|index_to_pixels_converter_3:three|Mult0~8                                       ; AX               ;                       ;
; mainVGA:VGA|row[1]~_Duplicate_6                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|row[1]~_Duplicate_7                                                             ; Q                ;                       ;
; mainVGA:VGA|row[1]~_Duplicate_7                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|index_to_pixels_converter_2:two|Mult0~8                                         ; AX               ;                       ;
; mainVGA:VGA|row[1]~_Duplicate_7                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|row[1]~_Duplicate_8                                                             ; Q                ;                       ;
; mainVGA:VGA|row[1]~_Duplicate_8                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|index_to_pixels_converter_1:one|Mult0~8                                         ; AX               ;                       ;
; mainVGA:VGA|row[1]~_Duplicate_8                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|row[1]~_Duplicate_9                                                             ; Q                ;                       ;
; mainVGA:VGA|row[1]~_Duplicate_9                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|index_to_pixels_converter_0:zero|Mult0~8                                        ; AX               ;                       ;
; mainVGA:VGA|row[2]                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|index_to_pixels_converter_9:nine|Mult0~8                                        ; AX               ;                       ;
; mainVGA:VGA|row[2]                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|row[2]~_Duplicate_1                                                             ; Q                ;                       ;
; mainVGA:VGA|row[2]~_Duplicate_1                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|index_to_pixels_converter_8:eight|Mult0~8                                       ; AX               ;                       ;
; mainVGA:VGA|row[2]~_Duplicate_1                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|row[2]~_Duplicate_2                                                             ; Q                ;                       ;
; mainVGA:VGA|row[2]~_Duplicate_2                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|index_to_pixels_converter_7:seven|Mult0~8                                       ; AX               ;                       ;
; mainVGA:VGA|row[2]~_Duplicate_2                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|row[2]~_Duplicate_3                                                             ; Q                ;                       ;
; mainVGA:VGA|row[2]~_Duplicate_3                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|index_to_pixels_converter_6:six|Mult0~8                                         ; AX               ;                       ;
; mainVGA:VGA|row[2]~_Duplicate_3                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|row[2]~_Duplicate_4                                                             ; Q                ;                       ;
; mainVGA:VGA|row[2]~_Duplicate_4                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|index_to_pixels_converter_5:five|Mult0~8                                        ; AX               ;                       ;
; mainVGA:VGA|row[2]~_Duplicate_4                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|row[2]~_Duplicate_5                                                             ; Q                ;                       ;
; mainVGA:VGA|row[2]~_Duplicate_5                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|index_to_pixels_converter_4:four|Mult0~8                                        ; AX               ;                       ;
; mainVGA:VGA|row[2]~_Duplicate_5                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|row[2]~_Duplicate_6                                                             ; Q                ;                       ;
; mainVGA:VGA|row[2]~_Duplicate_6                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|index_to_pixels_converter_3:three|Mult0~8                                       ; AX               ;                       ;
; mainVGA:VGA|row[2]~_Duplicate_6                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|row[2]~_Duplicate_7                                                             ; Q                ;                       ;
; mainVGA:VGA|row[2]~_Duplicate_7                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|index_to_pixels_converter_2:two|Mult0~8                                         ; AX               ;                       ;
; mainVGA:VGA|row[2]~_Duplicate_7                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|row[2]~_Duplicate_8                                                             ; Q                ;                       ;
; mainVGA:VGA|row[2]~_Duplicate_8                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|index_to_pixels_converter_1:one|Mult0~8                                         ; AX               ;                       ;
; mainVGA:VGA|row[2]~_Duplicate_8                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|row[2]~_Duplicate_9                                                             ; Q                ;                       ;
; mainVGA:VGA|row[2]~_Duplicate_9                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|index_to_pixels_converter_0:zero|Mult0~8                                        ; AX               ;                       ;
; mainVGA:VGA|row[3]                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|index_to_pixels_converter_9:nine|Mult0~8                                        ; AX               ;                       ;
; mainVGA:VGA|row[3]                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|row[3]~_Duplicate_1                                                             ; Q                ;                       ;
; mainVGA:VGA|row[3]~_Duplicate_1                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|index_to_pixels_converter_8:eight|Mult0~8                                       ; AX               ;                       ;
; mainVGA:VGA|row[3]~_Duplicate_1                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|row[3]~_Duplicate_2                                                             ; Q                ;                       ;
; mainVGA:VGA|row[3]~_Duplicate_2                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|index_to_pixels_converter_7:seven|Mult0~8                                       ; AX               ;                       ;
; mainVGA:VGA|row[3]~_Duplicate_2                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|row[3]~_Duplicate_3                                                             ; Q                ;                       ;
; mainVGA:VGA|row[3]~_Duplicate_3                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|index_to_pixels_converter_6:six|Mult0~8                                         ; AX               ;                       ;
; mainVGA:VGA|row[3]~_Duplicate_3                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|row[3]~_Duplicate_4                                                             ; Q                ;                       ;
; mainVGA:VGA|row[3]~_Duplicate_4                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|index_to_pixels_converter_5:five|Mult0~8                                        ; AX               ;                       ;
; mainVGA:VGA|row[3]~_Duplicate_4                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|row[3]~_Duplicate_5                                                             ; Q                ;                       ;
; mainVGA:VGA|row[3]~_Duplicate_5                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|index_to_pixels_converter_4:four|Mult0~8                                        ; AX               ;                       ;
; mainVGA:VGA|row[3]~_Duplicate_5                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|row[3]~_Duplicate_6                                                             ; Q                ;                       ;
; mainVGA:VGA|row[3]~_Duplicate_6                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|index_to_pixels_converter_3:three|Mult0~8                                       ; AX               ;                       ;
; mainVGA:VGA|row[3]~_Duplicate_6                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|row[3]~_Duplicate_7                                                             ; Q                ;                       ;
; mainVGA:VGA|row[3]~_Duplicate_7                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|index_to_pixels_converter_2:two|Mult0~8                                         ; AX               ;                       ;
; mainVGA:VGA|row[3]~_Duplicate_7                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|row[3]~_Duplicate_8                                                             ; Q                ;                       ;
; mainVGA:VGA|row[3]~_Duplicate_8                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|index_to_pixels_converter_1:one|Mult0~8                                         ; AX               ;                       ;
; mainVGA:VGA|row[3]~_Duplicate_8                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|row[3]~_Duplicate_9                                                             ; Q                ;                       ;
; mainVGA:VGA|row[3]~_Duplicate_9                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|index_to_pixels_converter_0:zero|Mult0~8                                        ; AX               ;                       ;
; mainVGA:VGA|row[4]                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|index_to_pixels_converter_9:nine|Mult0~8                                        ; AX               ;                       ;
; mainVGA:VGA|row[4]                                                                                                                   ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|row[4]~_Duplicate_1                                                             ; Q                ;                       ;
; mainVGA:VGA|row[4]~_Duplicate_1                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|index_to_pixels_converter_8:eight|Mult0~8                                       ; AX               ;                       ;
; mainVGA:VGA|row[4]~_Duplicate_1                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|row[4]~_Duplicate_2                                                             ; Q                ;                       ;
; mainVGA:VGA|row[4]~_Duplicate_2                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|index_to_pixels_converter_7:seven|Mult0~8                                       ; AX               ;                       ;
; mainVGA:VGA|row[4]~_Duplicate_2                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|row[4]~_Duplicate_3                                                             ; Q                ;                       ;
; mainVGA:VGA|row[4]~_Duplicate_3                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|index_to_pixels_converter_6:six|Mult0~8                                         ; AX               ;                       ;
; mainVGA:VGA|row[4]~_Duplicate_3                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|row[4]~_Duplicate_4                                                             ; Q                ;                       ;
; mainVGA:VGA|row[4]~_Duplicate_4                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|index_to_pixels_converter_5:five|Mult0~8                                        ; AX               ;                       ;
; mainVGA:VGA|row[4]~_Duplicate_4                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|row[4]~_Duplicate_5                                                             ; Q                ;                       ;
; mainVGA:VGA|row[4]~_Duplicate_5                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|index_to_pixels_converter_4:four|Mult0~8                                        ; AX               ;                       ;
; mainVGA:VGA|row[4]~_Duplicate_5                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|row[4]~_Duplicate_6                                                             ; Q                ;                       ;
; mainVGA:VGA|row[4]~_Duplicate_6                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|index_to_pixels_converter_3:three|Mult0~8                                       ; AX               ;                       ;
; mainVGA:VGA|row[4]~_Duplicate_6                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|row[4]~_Duplicate_7                                                             ; Q                ;                       ;
; mainVGA:VGA|row[4]~_Duplicate_7                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|index_to_pixels_converter_2:two|Mult0~8                                         ; AX               ;                       ;
; mainVGA:VGA|row[4]~_Duplicate_7                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|row[4]~_Duplicate_8                                                             ; Q                ;                       ;
; mainVGA:VGA|row[4]~_Duplicate_8                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|index_to_pixels_converter_1:one|Mult0~8                                         ; AX               ;                       ;
; mainVGA:VGA|row[4]~_Duplicate_8                                                                                                      ; Duplicated      ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|row[4]~_Duplicate_9                                                             ; Q                ;                       ;
; mainVGA:VGA|row[4]~_Duplicate_9                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; mainVGA:VGA|index_to_pixels_converter_0:zero|Mult0~8                                        ; AX               ;                       ;
; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_rx:RCVROM_ADDR_GENERATOR|scur.DELAY                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_rx:RCVROM_ADDR_GENERATOR|scur.DELAY~DUPLICATE      ;                  ;                       ;
; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_tx:XMTROM_ADDR_GENERATOR|scur.DELAY                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_tx:XMTROM_ADDR_GENERATOR|scur.DELAY~DUPLICATE      ;                  ;                       ;
; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_tx:XMTROM_ADDR_GENERATOR|scur.SET                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_tx:XMTROM_ADDR_GENERATOR|scur.SET~DUPLICATE        ;                  ;                       ;
; Monitor_Tester:Test_Harness|look_now_FSM_tx:XMT_Look_Now|scur.SET                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Monitor_Tester:Test_Harness|look_now_FSM_tx:XMT_Look_Now|scur.SET~DUPLICATE                 ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_numOfValidFrames|Dff0                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_numOfValidFrames|Dff0~DUPLICATE                     ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_numOfValidFrames|Dff1                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_numOfValidFrames|Dff1~DUPLICATE                     ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_numOfValidFrames|Dff2                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_numOfValidFrames|Dff2~DUPLICATE                     ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_numOfValidFrames|Dff3                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_numOfValidFrames|Dff3~DUPLICATE                     ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_numOfValidFrames|Dff4                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_numOfValidFrames|Dff4~DUPLICATE                     ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_numOfValidFrames|Dff5                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_numOfValidFrames|Dff5~DUPLICATE                     ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_numOfValidFrames|Dff6                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_numOfValidFrames|Dff6~DUPLICATE                     ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_numOfValidFrames|Dff7                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_numOfValidFrames|Dff7~DUPLICATE                     ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_numOfValidFrames|Dff8                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_numOfValidFrames|Dff8~DUPLICATE                     ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_numOfValidFrames|Dff9                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_numOfValidFrames|Dff9~DUPLICATE                     ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_numOfValidFrames|Dff10                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_numOfValidFrames|Dff10~DUPLICATE                    ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_numOfValidFrames|Dff11                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_numOfValidFrames|Dff11~DUPLICATE                    ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_numOfValidFrames|Dff12                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_numOfValidFrames|Dff12~DUPLICATE                    ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_numOfValidFrames|Dff13                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_numOfValidFrames|Dff13~DUPLICATE                    ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_numOfValidFrames|Dff14                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_numOfValidFrames|Dff14~DUPLICATE                    ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_numOfValidFrames|Dff15                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_numOfValidFrames|Dff15~DUPLICATE                    ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_numOfValidFrames|Dff17                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_numOfValidFrames|Dff17~DUPLICATE                    ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_numOfValidFrames|Dff18                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_numOfValidFrames|Dff18~DUPLICATE                    ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_numOfValidFrames|Dff19                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_numOfValidFrames|Dff19~DUPLICATE                    ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_numOfValidFrames|Dff21                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_numOfValidFrames|Dff21~DUPLICATE                    ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_numOfValidFrames|Dff22                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_numOfValidFrames|Dff22~DUPLICATE                    ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_numOfValidFrames|Dff24                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_numOfValidFrames|Dff24~DUPLICATE                    ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_numOfValidFrames|Dff25                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_numOfValidFrames|Dff25~DUPLICATE                    ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_numOfValidFrames|Dff26                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_numOfValidFrames|Dff26~DUPLICATE                    ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_numOfValidFrames|Dff27                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_numOfValidFrames|Dff27~DUPLICATE                    ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_numOfValidFrames|Dff29                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_numOfValidFrames|Dff29~DUPLICATE                    ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_numOfValidFrames|Dff31                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_numOfValidFrames|Dff31~DUPLICATE                    ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_sumOfFrameLengths|Dff7                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_sumOfFrameLengths|Dff7~DUPLICATE                    ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_sumOfFrameLengths|Dff8                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_sumOfFrameLengths|Dff8~DUPLICATE                    ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_sumOfFrameLengths|Dff9                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_sumOfFrameLengths|Dff9~DUPLICATE                    ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_sumOfFrameLengths|Dff10                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_sumOfFrameLengths|Dff10~DUPLICATE                   ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_sumOfFrameLengths|Dff12                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_sumOfFrameLengths|Dff12~DUPLICATE                   ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_sumOfFrameLengths|Dff16                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_sumOfFrameLengths|Dff16~DUPLICATE                   ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_sumOfFrameLengths|Dff17                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_sumOfFrameLengths|Dff17~DUPLICATE                   ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_sumOfFrameLengths|Dff18                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_sumOfFrameLengths|Dff18~DUPLICATE                   ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_sumOfFrameLengths|Dff20                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_sumOfFrameLengths|Dff20~DUPLICATE                   ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_sumOfFrameLengths|Dff22                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_sumOfFrameLengths|Dff22~DUPLICATE                   ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_sumOfFrameLengths|Dff25                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_sumOfFrameLengths|Dff25~DUPLICATE                   ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_sumOfFrameLengths|Dff27                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_sumOfFrameLengths|Dff27~DUPLICATE                   ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_sumOfFrameLengths|Dff28                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_sumOfFrameLengths|Dff28~DUPLICATE                   ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_sumOfFrameLengths|Dff29                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_sumOfFrameLengths|Dff29~DUPLICATE                   ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_sumOfFrameLengths|Dff30                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_sumOfFrameLengths|Dff30~DUPLICATE                   ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_sumOfFrameLengths|Dff31                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_sumOfFrameLengths|Dff31~DUPLICATE                   ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_sumOfLatencies|Dff2                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_sumOfLatencies|Dff2~DUPLICATE                       ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_sumOfLatencies|Dff4                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_sumOfLatencies|Dff4~DUPLICATE                       ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_sumOfLatencies|Dff7                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_sumOfLatencies|Dff7~DUPLICATE                       ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_sumOfLatencies|Dff11                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_sumOfLatencies|Dff11~DUPLICATE                      ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_sumOfLatencies|Dff18                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_sumOfLatencies|Dff18~DUPLICATE                      ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_sumOfLatencies|Dff21                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_sumOfLatencies|Dff21~DUPLICATE                      ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_sumOfLatencies|Dff23                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_sumOfLatencies|Dff23~DUPLICATE                      ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_sumOfLatencies|Dff25                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_sumOfLatencies|Dff25~DUPLICATE                      ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_sumOfLatencies|Dff26                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_sumOfLatencies|Dff26~DUPLICATE                      ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_sumOfLatencies|Dff27                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_sumOfLatencies|Dff27~DUPLICATE                      ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_sumOfLatencies|Dff28                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_sumOfLatencies|Dff28~DUPLICATE                      ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_sumOfLatencies|Dff29                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_sumOfLatencies|Dff29~DUPLICATE                      ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_sumOfLatencies|Dff31                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_sumOfLatencies|Dff31~DUPLICATE                      ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_totalFrames|Dff0                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_totalFrames|Dff0~DUPLICATE                          ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_totalFrames|Dff3                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_totalFrames|Dff3~DUPLICATE                          ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_totalFrames|Dff6                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_totalFrames|Dff6~DUPLICATE                          ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_totalFrames|Dff7                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_totalFrames|Dff7~DUPLICATE                          ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_totalFrames|Dff8                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_totalFrames|Dff8~DUPLICATE                          ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_totalFrames|Dff9                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_totalFrames|Dff9~DUPLICATE                          ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_totalFrames|Dff10                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_totalFrames|Dff10~DUPLICATE                         ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_totalFrames|Dff12                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_totalFrames|Dff12~DUPLICATE                         ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_totalFrames|Dff13                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_totalFrames|Dff13~DUPLICATE                         ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_totalFrames|Dff15                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_totalFrames|Dff15~DUPLICATE                         ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_totalFrames|Dff16                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_totalFrames|Dff16~DUPLICATE                         ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_totalFrames|Dff17                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_totalFrames|Dff17~DUPLICATE                         ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_totalFrames|Dff18                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_totalFrames|Dff18~DUPLICATE                         ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_totalFrames|Dff19                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_totalFrames|Dff19~DUPLICATE                         ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_totalFrames|Dff20                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_totalFrames|Dff20~DUPLICATE                         ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_totalFrames|Dff22                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_totalFrames|Dff22~DUPLICATE                         ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_totalFrames|Dff23                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_totalFrames|Dff23~DUPLICATE                         ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_totalFrames|Dff24                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_totalFrames|Dff24~DUPLICATE                         ;                  ;                       ;
; final_project_monitoring:IMEM|reg32:reg_totalFrames|Dff26                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; final_project_monitoring:IMEM|reg32:reg_totalFrames|Dff26~DUPLICATE                         ;                  ;                       ;
; mainVGA:VGA|addingExtraDigits.10                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mainVGA:VGA|addingExtraDigits.10~DUPLICATE                                                  ;                  ;                       ;
; mainVGA:VGA|col[1]                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mainVGA:VGA|col[1]~DUPLICATE                                                                ;                  ;                       ;
; mainVGA:VGA|dmem_addr_controller:dmemaddrcontroller|dmem_addr[3]                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mainVGA:VGA|dmem_addr_controller:dmemaddrcontroller|dmem_addr[3]~DUPLICATE                  ;                  ;                       ;
; mainVGA:VGA|dmem_addr_controller:dmemaddrcontroller|dmem_addr[7]                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mainVGA:VGA|dmem_addr_controller:dmemaddrcontroller|dmem_addr[7]~DUPLICATE                  ;                  ;                       ;
; mainVGA:VGA|index_to_pixels_converter_0:zero|i[0]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mainVGA:VGA|index_to_pixels_converter_0:zero|i[0]~DUPLICATE                                 ;                  ;                       ;
; mainVGA:VGA|index_to_pixels_converter_0:zero|i[1]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mainVGA:VGA|index_to_pixels_converter_0:zero|i[1]~DUPLICATE                                 ;                  ;                       ;
; mainVGA:VGA|index_to_pixels_converter_0:zero|i[2]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mainVGA:VGA|index_to_pixels_converter_0:zero|i[2]~DUPLICATE                                 ;                  ;                       ;
; mainVGA:VGA|index_to_pixels_converter_0:zero|i[3]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mainVGA:VGA|index_to_pixels_converter_0:zero|i[3]~DUPLICATE                                 ;                  ;                       ;
; mainVGA:VGA|index_to_pixels_converter_0:zero|j[0]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mainVGA:VGA|index_to_pixels_converter_0:zero|j[0]~DUPLICATE                                 ;                  ;                       ;
; mainVGA:VGA|index_to_pixels_converter_0:zero|j[1]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mainVGA:VGA|index_to_pixels_converter_0:zero|j[1]~DUPLICATE                                 ;                  ;                       ;
; mainVGA:VGA|index_to_pixels_converter_0:zero|j[2]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mainVGA:VGA|index_to_pixels_converter_0:zero|j[2]~DUPLICATE                                 ;                  ;                       ;
; mainVGA:VGA|index_to_pixels_converter_0:zero|j[3]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mainVGA:VGA|index_to_pixels_converter_0:zero|j[3]~DUPLICATE                                 ;                  ;                       ;
; mainVGA:VGA|index_to_pixels_converter_0:zero|j[4]                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mainVGA:VGA|index_to_pixels_converter_0:zero|j[4]~DUPLICATE                                 ;                  ;                       ;
; mainVGA:VGA|statsCounter[0]                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mainVGA:VGA|statsCounter[0]~DUPLICATE                                                       ;                  ;                       ;
; mainVGA:VGA|statsCounter[1]                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mainVGA:VGA|statsCounter[1]~DUPLICATE                                                       ;                  ;                       ;
; mainVGA:VGA|vga_controller_test:controller|ADDR[5]                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mainVGA:VGA|vga_controller_test:controller|ADDR[5]~DUPLICATE                                ;                  ;                       ;
; mainVGA:VGA|vga_controller_test:controller|ADDR[13]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mainVGA:VGA|vga_controller_test:controller|ADDR[13]~DUPLICATE                               ;                  ;                       ;
; mainVGA:VGA|vga_controller_test:controller|ADDR[15]                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mainVGA:VGA|vga_controller_test:controller|ADDR[15]~DUPLICATE                               ;                  ;                       ;
; mainVGA:VGA|vga_controller_test:controller|Reset_Delay:r0|Cont[1]                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mainVGA:VGA|vga_controller_test:controller|Reset_Delay:r0|Cont[1]~DUPLICATE                 ;                  ;                       ;
; mainVGA:VGA|vga_controller_test:controller|Reset_Delay:r0|Cont[2]                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mainVGA:VGA|vga_controller_test:controller|Reset_Delay:r0|Cont[2]~DUPLICATE                 ;                  ;                       ;
; mainVGA:VGA|vga_controller_test:controller|Reset_Delay:r0|Cont[4]                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mainVGA:VGA|vga_controller_test:controller|Reset_Delay:r0|Cont[4]~DUPLICATE                 ;                  ;                       ;
; mainVGA:VGA|vga_controller_test:controller|Reset_Delay:r0|Cont[5]                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mainVGA:VGA|vga_controller_test:controller|Reset_Delay:r0|Cont[5]~DUPLICATE                 ;                  ;                       ;
; mainVGA:VGA|vga_controller_test:controller|Reset_Delay:r0|Cont[6]                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mainVGA:VGA|vga_controller_test:controller|Reset_Delay:r0|Cont[6]~DUPLICATE                 ;                  ;                       ;
; mainVGA:VGA|vga_controller_test:controller|Reset_Delay:r0|Cont[7]                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mainVGA:VGA|vga_controller_test:controller|Reset_Delay:r0|Cont[7]~DUPLICATE                 ;                  ;                       ;
; mainVGA:VGA|vga_controller_test:controller|Reset_Delay:r0|Cont[8]                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mainVGA:VGA|vga_controller_test:controller|Reset_Delay:r0|Cont[8]~DUPLICATE                 ;                  ;                       ;
; mainVGA:VGA|vga_controller_test:controller|Reset_Delay:r0|Cont[9]                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mainVGA:VGA|vga_controller_test:controller|Reset_Delay:r0|Cont[9]~DUPLICATE                 ;                  ;                       ;
; mainVGA:VGA|vga_controller_test:controller|Reset_Delay:r0|Cont[10]                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mainVGA:VGA|vga_controller_test:controller|Reset_Delay:r0|Cont[10]~DUPLICATE                ;                  ;                       ;
; mainVGA:VGA|vga_controller_test:controller|Reset_Delay:r0|Cont[12]                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mainVGA:VGA|vga_controller_test:controller|Reset_Delay:r0|Cont[12]~DUPLICATE                ;                  ;                       ;
; mainVGA:VGA|vga_controller_test:controller|Reset_Delay:r0|Cont[13]                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mainVGA:VGA|vga_controller_test:controller|Reset_Delay:r0|Cont[13]~DUPLICATE                ;                  ;                       ;
; mainVGA:VGA|vga_controller_test:controller|Reset_Delay:r0|Cont[14]                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mainVGA:VGA|vga_controller_test:controller|Reset_Delay:r0|Cont[14]~DUPLICATE                ;                  ;                       ;
; mainVGA:VGA|vga_controller_test:controller|Reset_Delay:r0|Cont[16]                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mainVGA:VGA|vga_controller_test:controller|Reset_Delay:r0|Cont[16]~DUPLICATE                ;                  ;                       ;
; mainVGA:VGA|vga_controller_test:controller|Reset_Delay:r0|Cont[17]                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mainVGA:VGA|vga_controller_test:controller|Reset_Delay:r0|Cont[17]~DUPLICATE                ;                  ;                       ;
; mainVGA:VGA|vga_controller_test:controller|video_sync_generator:LTM_ins|h_cnt[0]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mainVGA:VGA|vga_controller_test:controller|video_sync_generator:LTM_ins|h_cnt[0]~DUPLICATE  ;                  ;                       ;
; mainVGA:VGA|vga_controller_test:controller|video_sync_generator:LTM_ins|h_cnt[2]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mainVGA:VGA|vga_controller_test:controller|video_sync_generator:LTM_ins|h_cnt[2]~DUPLICATE  ;                  ;                       ;
; mainVGA:VGA|vga_controller_test:controller|video_sync_generator:LTM_ins|h_cnt[10]                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mainVGA:VGA|vga_controller_test:controller|video_sync_generator:LTM_ins|h_cnt[10]~DUPLICATE ;                  ;                       ;
; mainVGA:VGA|vga_controller_test:controller|video_sync_generator:LTM_ins|v_cnt[7]                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mainVGA:VGA|vga_controller_test:controller|video_sync_generator:LTM_ins|v_cnt[7]~DUPLICATE  ;                  ;                       ;
+--------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+---------------------------------------------------------------------------------------------+------------------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                                               ;
+--------------------------+----------------+--------------+-------------------------------------------------+---------------+--------------------------------------+
; Name                     ; Ignored Entity ; Ignored From ; Ignored To                                      ; Ignored Value ; Ignored Source                       ;
+--------------------------+----------------+--------------+-------------------------------------------------+---------------+--------------------------------------+
; PLL Bandwidth Preset     ; MonitoringSys  ;              ; *fiftyToTenPLL_0002*|altera_pll:altera_pll_i*|* ; AUTO          ; fiftyToTenPLL/fiftyToTenPLL_0002.qip ;
; PLL Compensation Mode    ; MonitoringSys  ;              ; *fiftyToTenPLL_0002*|altera_pll:altera_pll_i*|* ; NORMAL        ; fiftyToTenPLL/fiftyToTenPLL_0002.qip ;
; PLL Automatic Self-Reset ; MonitoringSys  ;              ; *fiftyToTenPLL_0002*|altera_pll:altera_pll_i*|* ; OFF           ; fiftyToTenPLL/fiftyToTenPLL_0002.qip ;
+--------------------------+----------------+--------------+-------------------------------------------------+---------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 6660 ) ; 0.00 % ( 0 / 6660 )        ; 0.00 % ( 0 / 6660 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 6660 ) ; 0.00 % ( 0 / 6660 )        ; 0.00 % ( 0 / 6660 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 6653 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 7 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Kei Yoshikoshi/Documents/ECE559/Monitoring_VGA_Tester_Everything_Works_restored/output_files/Monitoring.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 3,155 / 18,480        ; 17 %  ;
; ALMs needed [=A-B+C]                                        ; 3,155                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 3,149 / 18,480        ; 17 %  ;
;         [a] ALMs used for LUT logic and registers           ; 215                   ;       ;
;         [b] ALMs used for LUT logic                         ; 2,888                 ;       ;
;         [c] ALMs used for registers                         ; 46                    ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 109 / 18,480          ; < 1 % ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 115 / 18,480          ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 115                   ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 433 / 1,848           ; 23 %  ;
;     -- Logic LABs                                           ; 433                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 5,760                 ;       ;
;     -- 7 input functions                                    ; 16                    ;       ;
;     -- 6 input functions                                    ; 385                   ;       ;
;     -- 5 input functions                                    ; 630                   ;       ;
;     -- 4 input functions                                    ; 2,520                 ;       ;
;     -- <=3 input functions                                  ; 2,209                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 47                    ;       ;
; Dedicated logic registers                                   ; 639                   ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 521 / 36,960          ; 1 %   ;
;         -- Secondary logic registers                        ; 118 / 36,960          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 524                   ;       ;
;         -- Routing optimization registers                   ; 115                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 110 / 224             ; 49 %  ;
;     -- Clock pins                                           ; 8 / 9                 ; 89 %  ;
;     -- Dedicated input pins                                 ; 0 / 11                ; 0 %   ;
;                                                             ;                       ;       ;
; Global signals                                              ; 4                     ;       ;
; M10K blocks                                                 ; 75 / 308              ; 24 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 598,040 / 3,153,920   ; 19 %  ;
; Total block memory implementation bits                      ; 768,000 / 3,153,920   ; 24 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 11 / 66               ; 17 %  ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 1 / 4                 ; 25 %  ;
; Global clocks                                               ; 3 / 16                ; 19 %  ;
; Quadrant clocks                                             ; 0 / 88                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 68                ; 0 %   ;
; SERDES Receivers                                            ; 0 / 68                ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 7.4% / 7.5% / 7.0%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 27.7% / 27.3% / 28.9% ;       ;
; Maximum fan-out                                             ; 651                   ;       ;
; Highest non-global fan-out                                  ; 600                   ;       ;
; Total fan-out                                               ; 26735                 ;       ;
; Average fan-out                                             ; 3.96                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 3155 / 18480 ( 17 % ) ; 0 / 18480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 3155                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 3149 / 18480 ( 17 % ) ; 0 / 18480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 215                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 2888                  ; 0                              ;
;         [c] ALMs used for registers                         ; 46                    ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 109 / 18480 ( < 1 % ) ; 0 / 18480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 115 / 18480 ( < 1 % ) ; 0 / 18480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 115                   ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 433 / 1848 ( 23 % )   ; 0 / 1848 ( 0 % )               ;
;     -- Logic LABs                                           ; 433                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 5760                  ; 0                              ;
;     -- 7 input functions                                    ; 16                    ; 0                              ;
;     -- 6 input functions                                    ; 385                   ; 0                              ;
;     -- 5 input functions                                    ; 630                   ; 0                              ;
;     -- 4 input functions                                    ; 2520                  ; 0                              ;
;     -- <=3 input functions                                  ; 2209                  ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 47                    ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 521 / 36960 ( 1 % )   ; 0 / 36960 ( 0 % )              ;
;         -- Secondary logic registers                        ; 118 / 36960 ( < 1 % ) ; 0 / 36960 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 524                   ; 0                              ;
;         -- Routing optimization registers                   ; 115                   ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 109                   ; 1                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 598040                ; 0                              ;
; Total block memory implementation bits                      ; 768000                ; 0                              ;
; M10K block                                                  ; 75 / 308 ( 24 % )     ; 0 / 308 ( 0 % )                ;
; DSP block                                                   ; 11 / 66 ( 16 % )      ; 0 / 66 ( 0 % )                 ;
; Clock enable block                                          ; 2 / 104 ( 1 % )       ; 1 / 104 ( < 1 % )              ;
; Fractional PLL                                              ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; PLL Output Counter                                          ; 0 / 36 ( 0 % )        ; 1 / 36 ( 2 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 115                   ; 1                              ;
;     -- Registered Input Connections                         ; 115                   ; 0                              ;
;     -- Output Connections                                   ; 1                     ; 115                            ;
;     -- Registered Output Connections                        ; 1                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 28212                 ; 148                            ;
;     -- Registered Connections                               ; 7820                  ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 116                            ;
;     -- hard_block:auto_generated_inst                       ; 116                   ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 39                    ; 2                              ;
;     -- Output Ports                                         ; 71                    ; 1                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                         ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name                ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; VGA_CLK_in          ; H13   ; 7A       ; 38           ; 45           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; fwd_frame_id[0]     ; J19   ; 7A       ; 48           ; 45           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; fwd_frame_id[10]    ; J13   ; 7A       ; 42           ; 45           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; fwd_frame_id[11]    ; A10   ; 8A       ; 18           ; 45           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; fwd_frame_id[12]    ; E10   ; 8A       ; 14           ; 45           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; fwd_frame_id[13]    ; R10   ; 3B       ; 25           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; fwd_frame_id[14]    ; H9    ; 8A       ; 18           ; 45           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; fwd_frame_id[15]    ; N2    ; 2A       ; 0            ; 19           ; 37           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; fwd_frame_id[16]    ; Y22   ; 4A       ; 48           ; 0            ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; fwd_frame_id[17]    ; R14   ; 4A       ; 50           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; fwd_frame_id[18]    ; Y20   ; 4A       ; 48           ; 0            ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; fwd_frame_id[19]    ; Y11   ; 3B       ; 29           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; fwd_frame_id[1]     ; P9    ; 3B       ; 29           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; fwd_frame_id[20]    ; G15   ; 7A       ; 43           ; 45           ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; fwd_frame_id[21]    ; T9    ; 3B       ; 19           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; fwd_frame_id[22]    ; A14   ; 7A       ; 46           ; 45           ; 91           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; fwd_frame_id[23]    ; U16   ; 4A       ; 52           ; 0            ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; fwd_frame_id[2]     ; D17   ; 7A       ; 50           ; 45           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; fwd_frame_id[3]     ; V18   ; 4A       ; 51           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; fwd_frame_id[4]     ; P12   ; 3B       ; 24           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; fwd_frame_id[5]     ; Y21   ; 4A       ; 50           ; 0            ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; fwd_frame_id[6]     ; F14   ; 7A       ; 43           ; 45           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; fwd_frame_id[7]     ; W9    ; 3A       ; 11           ; 0            ; 34           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; fwd_frame_id[8]     ; Y3    ; 2A       ; 0            ; 18           ; 43           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; fwd_frame_id[9]     ; U1    ; 2A       ; 0            ; 19           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; fwd_look_now        ; D6    ; 8A       ; 12           ; 45           ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; fwd_priority_sig    ; D9    ; 8A       ; 10           ; 45           ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; fwd_tagged_sig      ; R11   ; 3B       ; 25           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; latency_select[0]   ; U13   ; 4A       ; 33           ; 0            ; 40           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; latency_select[1]   ; V13   ; 4A       ; 33           ; 0            ; 57           ; 4                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; latency_select[2]   ; T13   ; 4A       ; 34           ; 0            ; 0            ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; latency_select[3]   ; T12   ; 4A       ; 34           ; 0            ; 17           ; 3                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; latency_select[4]   ; AA15  ; 4A       ; 36           ; 0            ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; latency_select[5]   ; AB15  ; 4A       ; 36           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; reset_sig           ; AB13  ; 4A       ; 33           ; 0            ; 91           ; 369                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; sys_clock           ; M9    ; 3B       ; 22           ; 0            ; 0            ; 651                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; test_look_now       ; T8    ; 3A       ; 12           ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; test_result_correct ; H18   ; 7A       ; 48           ; 45           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; Fitter               ; no        ;
; test_trigger        ; AB12  ; 4A       ; 33           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Clock_To_Test   ; E16   ; 7A       ; 50           ; 45           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; avg_latency[0]  ; H16   ; 7A       ; 44           ; 45           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; avg_latency[10] ; N16   ; 5B       ; 54           ; 18           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; avg_latency[11] ; M21   ; 5B       ; 54           ; 20           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; avg_latency[12] ; N21   ; 5B       ; 54           ; 18           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; avg_latency[13] ; L17   ; 5B       ; 54           ; 20           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; avg_latency[14] ; R21   ; 5A       ; 54           ; 16           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; avg_latency[15] ; L19   ; 5B       ; 54           ; 21           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; avg_latency[16] ; M16   ; 5B       ; 54           ; 18           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; avg_latency[17] ; N19   ; 5B       ; 54           ; 19           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; avg_latency[18] ; P17   ; 5A       ; 54           ; 17           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; avg_latency[19] ; M22   ; 5B       ; 54           ; 19           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; avg_latency[1]  ; A12   ; 7A       ; 36           ; 45           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; avg_latency[20] ; M20   ; 5B       ; 54           ; 20           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; avg_latency[21] ; K17   ; 5B       ; 54           ; 20           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; avg_latency[22] ; Y19   ; 4A       ; 48           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; avg_latency[23] ; N20   ; 5B       ; 54           ; 18           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; avg_latency[24] ; K22   ; 5B       ; 54           ; 21           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; avg_latency[25] ; V16   ; 4A       ; 46           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; avg_latency[26] ; L22   ; 5B       ; 54           ; 19           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; avg_latency[27] ; M18   ; 5B       ; 54           ; 19           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; avg_latency[28] ; U2    ; 2A       ; 0            ; 19           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; avg_latency[29] ; Y17   ; 4A       ; 40           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; avg_latency[2]  ; H15   ; 7A       ; 44           ; 45           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; avg_latency[30] ; G2    ; 2A       ; 0            ; 21           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; avg_latency[31] ; K21   ; 5B       ; 54           ; 21           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; avg_latency[3]  ; B12   ; 7A       ; 36           ; 45           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; avg_latency[4]  ; A13   ; 7A       ; 42           ; 45           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; avg_latency[5]  ; B13   ; 7A       ; 42           ; 45           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; avg_latency[6]  ; C13   ; 7A       ; 36           ; 45           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; avg_latency[7]  ; D13   ; 7A       ; 36           ; 45           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; avg_latency[8]  ; C1    ; 2A       ; 0            ; 21           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; avg_latency[9]  ; L18   ; 5B       ; 54           ; 21           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; b_data[0]       ; B6    ; 8A       ; 14           ; 45           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; b_data[1]       ; B7    ; 8A       ; 14           ; 45           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; b_data[2]       ; A8    ; 8A       ; 12           ; 45           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; b_data[3]       ; A7    ; 8A       ; 12           ; 45           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; debug[0]        ; W19   ; 4A       ; 44           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; debug[10]       ; W21   ; 4A       ; 50           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; debug[11]       ; AB22  ; 4A       ; 46           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; debug[12]       ; R22   ; 5A       ; 54           ; 15           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; debug[13]       ; T17   ; 5A       ; 54           ; 14           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; debug[14]       ; P22   ; 5A       ; 54           ; 16           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; debug[15]       ; R16   ; 5A       ; 54           ; 16           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; debug[16]       ; T19   ; 5A       ; 54           ; 14           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; debug[17]       ; T22   ; 5A       ; 54           ; 15           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; debug[18]       ; P16   ; 5A       ; 54           ; 17           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; debug[19]       ; R17   ; 5A       ; 54           ; 16           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; debug[1]        ; Y16   ; 4A       ; 40           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; debug[20]       ; R15   ; 5A       ; 54           ; 15           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; debug[21]       ; T15   ; 5A       ; 54           ; 15           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; debug[22]       ; T20   ; 5A       ; 54           ; 14           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; debug[23]       ; P14   ; 4A       ; 50           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; debug[2]        ; AA22  ; 4A       ; 46           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; debug[3]        ; W16   ; 4A       ; 46           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; debug[4]        ; U15   ; 4A       ; 43           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; debug[5]        ; AA18  ; 4A       ; 43           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; debug[6]        ; AA19  ; 4A       ; 44           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; debug[7]        ; AB18  ; 4A       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; debug[8]        ; V14   ; 4A       ; 38           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; debug[9]        ; V15   ; 4A       ; 38           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; g_data[0]       ; L7    ; 8A       ; 22           ; 45           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; g_data[1]       ; K7    ; 8A       ; 22           ; 45           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; g_data[2]       ; J7    ; 8A       ; 20           ; 45           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; g_data[3]       ; J8    ; 8A       ; 20           ; 45           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; oHS             ; H8    ; 8A       ; 20           ; 45           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; oVS             ; G8    ; 8A       ; 20           ; 45           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; r_data[0]       ; A9    ; 8A       ; 18           ; 45           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; r_data[1]       ; B10   ; 8A       ; 16           ; 45           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; r_data[2]       ; C9    ; 8A       ; 16           ; 45           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; r_data[3]       ; A5    ; 8A       ; 16           ; 45           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------+
; I/O Bank Usage                                                              ;
+----------+-------------------+---------------+--------------+---------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-------------------+---------------+--------------+---------------+
; 2A       ; 6 / 16 ( 38 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3A       ; 2 / 16 ( 13 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 7 / 32 ( 22 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 30 / 48 ( 63 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 13 / 16 ( 81 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 16 / 16 ( 100 % ) ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 17 / 48 ( 35 % )  ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 19 / 32 ( 59 % )  ; 2.5V          ; --           ; 2.5V          ;
+----------+-------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 288        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 290        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 264        ; 8A       ; r_data[3]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A7       ; 273        ; 8A       ; b_data[3]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A8       ; 271        ; 8A       ; b_data[2]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A9       ; 262        ; 8A       ; r_data[0]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A10      ; 260        ; 8A       ; fwd_frame_id[11]                ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 242        ; 7A       ; avg_latency[1]                  ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A13      ; 230        ; 7A       ; avg_latency[4]                  ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A14      ; 218        ; 7A       ; fwd_frame_id[22]                ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; A15      ; 216        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 29         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA2      ; 31         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 53         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 79         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 82         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 89         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 87         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 113        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 111        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 116        ; 4A       ; latency_select[4]               ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ; 127        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA18     ; 129        ; 4A       ; debug[5]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA19     ; 130        ; 4A       ; debug[6]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AA20     ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA22     ; 137        ; 4A       ; debug[2]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 55         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 57         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 76         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 74         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 81         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 84         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 98         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 108        ; 4A       ; test_trigger                    ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 106        ; 4A       ; reset_sig                       ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 114        ; 4A       ; latency_select[5]               ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 119        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB18     ; 121        ; 4A       ; debug[7]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 122        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB21     ; 124        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 135        ; 4A       ; debug[11]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 266        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 268        ; 8A       ; b_data[0]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B7       ; 270        ; 8A       ; b_data[1]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 263        ; 8A       ; r_data[1]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B11      ; 250        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 240        ; 7A       ; avg_latency[3]                  ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B13      ; 228        ; 7A       ; avg_latency[5]                  ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 225        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 204        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C1       ; 16         ; 2A       ; avg_latency[8]                  ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; C2       ; 18         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 292        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 272        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C8       ; 278        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 265        ; 8A       ; r_data[2]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C10      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C11      ; 248        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C13      ; 241        ; 7A       ; avg_latency[6]                  ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 223        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 206        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 22         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 274        ; 8A       ; fwd_look_now                    ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D7       ; 276        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 277        ; 8A       ; fwd_priority_sig                ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 247        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 239        ; 7A       ; avg_latency[7]                  ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D14      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D17      ; 207        ; 7A       ; fwd_frame_id[2]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E1       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E2       ; 20         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 289        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 282        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E9       ; 275        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 267        ; 8A       ; fwd_frame_id[12]                ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; E11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E12      ; 249        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 231        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 215        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E16      ; 209        ; 7A       ; Clock_To_Test                   ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 291        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 280        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 269        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 253        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F12      ; 238        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 233        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 226        ; 7A       ; fwd_frame_id[6]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; F15      ; 217        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 202        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G1       ; 17         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G2       ; 19         ; 2A       ; avg_latency[30]                 ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 287        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 279        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G8       ; 258        ; 8A       ; oVS                             ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 251        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 236        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 245        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 237        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 224        ; 7A       ; fwd_frame_id[20]                ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G16      ; 210        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 208        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 211        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 286        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 281        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 256        ; 8A       ; oHS                             ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H9       ; 261        ; 8A       ; fwd_frame_id[14]                ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H10      ; 234        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 243        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 235        ; 7A       ; VGA_CLK_in                      ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H14      ; 227        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 221        ; 7A       ; avg_latency[2]                  ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H16      ; 219        ; 7A       ; avg_latency[0]                  ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H18      ; 213        ; 7A       ; test_result_correct             ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J2       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 285        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 255        ; 8A       ; g_data[2]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J8       ; 257        ; 8A       ; g_data[3]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J9       ; 259        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 232        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 229        ; 7A       ; fwd_frame_id[10]                ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 220        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 214        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 212        ; 7A       ; fwd_frame_id[0]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 284        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 254        ; 8A       ; g_data[1]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 246        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 222        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 178        ; 5B       ; avg_latency[21]                 ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 205        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K20      ; 203        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K21      ; 183        ; 5B       ; avg_latency[31]                 ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; K22      ; 185        ; 5B       ; avg_latency[24]                 ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L1       ; 21         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L2       ; 23         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 283        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 252        ; 8A       ; g_data[0]                       ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; L8       ; 244        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 180        ; 5B       ; avg_latency[13]                 ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L18      ; 184        ; 5B       ; avg_latency[9]                  ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L19      ; 182        ; 5B       ; avg_latency[15]                 ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 177        ; 5B       ; avg_latency[26]                 ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 48         ; 3A       ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 70         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M7       ; 72         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M8       ; 86         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M9       ; 88         ; 3B       ; sys_clock                       ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 172        ; 5B       ; avg_latency[16]                 ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 176        ; 5B       ; avg_latency[27]                 ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 179        ; 5B       ; avg_latency[20]                 ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M21      ; 181        ; 5B       ; avg_latency[11]                 ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; M22      ; 175        ; 5B       ; avg_latency[19]                 ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N1       ; 24         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N2       ; 26         ; 2A       ; fwd_frame_id[15]                ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 80         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 170        ; 5B       ; avg_latency[10]                 ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 174        ; 5B       ; avg_latency[17]                 ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N20      ; 171        ; 5B       ; avg_latency[23]                 ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N21      ; 173        ; 5B       ; avg_latency[12]                 ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 50         ; 3A       ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 73         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 78         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 102        ; 3B       ; fwd_frame_id[1]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 97         ; 3B       ; fwd_frame_id[4]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 142        ; 4A       ; debug[23]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 167        ; 5A       ; debug[18]                       ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P17      ; 169        ; 5A       ; avg_latency[18]                 ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; P18      ; 168        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 166        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 164        ; 5A       ; debug[14]                       ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R2       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 49         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R9       ; 93         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 99         ; 3B       ; fwd_frame_id[13]                ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R11      ; 101        ; 3B       ; fwd_tagged_sig                  ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R12      ; 95         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 144        ; 4A       ; fwd_frame_id[17]                ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R15      ; 161        ; 5A       ; debug[20]                       ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R16      ; 163        ; 5A       ; debug[15]                       ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R17      ; 165        ; 5A       ; debug[19]                       ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 162        ; 5A       ; avg_latency[14]                 ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; R22      ; 160        ; 5A       ; debug[12]                       ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 51         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T7       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 68         ; 3A       ; test_look_now                   ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T9       ; 83         ; 3B       ; fwd_frame_id[21]                ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T10      ; 91         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T12      ; 110        ; 4A       ; latency_select[3]               ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T13      ; 112        ; 4A       ; latency_select[2]               ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T14      ; 126        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T15      ; 159        ; 5A       ; debug[21]                       ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 157        ; 5A       ; debug[13]                       ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T18      ; 155        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T19      ; 154        ; 5A       ; debug[16]                       ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T20      ; 156        ; 5A       ; debug[22]                       ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 158        ; 5A       ; debug[17]                       ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; U1       ; 25         ; 2A       ; fwd_frame_id[9]                 ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; U2       ; 27         ; 2A       ; avg_latency[28]                 ; output ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U8       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 94         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 96         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ; 109        ; 4A       ; latency_select[0]               ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ; 128        ; 4A       ; debug[4]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U16      ; 150        ; 4A       ; fwd_frame_id[23]                ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; U17      ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U21      ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U22      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 56         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ; 52         ; 3A       ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 69         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 75         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 77         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 107        ; 4A       ; latency_select[1]               ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V14      ; 118        ; 4A       ; debug[8]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V15      ; 120        ; 4A       ; debug[9]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V16      ; 134        ; 4A       ; avg_latency[25]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 149        ; 4A       ; fwd_frame_id[3]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; V19      ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 131        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V21      ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ; 2A       ; VREFB2AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 28         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 54         ; 3A       ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 65         ; 3A       ; fwd_frame_id[7]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W16      ; 136        ; 4A       ; debug[3]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W17      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 133        ; 4A       ; debug[0]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W21      ; 145        ; 4A       ; debug[10]                       ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; W22      ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 30         ; 2A       ; fwd_frame_id[8]                 ; input  ; 2.5 V        ;                     ; Row I/O      ; N               ; no       ; Off          ;
; Y4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ; 92         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 90         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 103        ; 3B       ; fwd_frame_id[19]                ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y14      ; 115        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 117        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 123        ; 4A       ; debug[1]                        ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y17      ; 125        ; 4A       ; avg_latency[29]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 141        ; 4A       ; avg_latency[22]                 ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y20      ; 139        ; 4A       ; fwd_frame_id[18]                ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y21      ; 143        ; 4A       ; fwd_frame_id[5]                 ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y22      ; 138        ; 4A       ; fwd_frame_id[16]                ; input  ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                                                                         ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+
;                                                                                                                                                             ;                             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+
; mainVGA:VGA|vga_controller_test:controller|alteraPLL:u1|alteraPLL_0002:alterapll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                             ;
;     -- PLL Type                                                                                                                                             ; Integer PLL                 ;
;     -- PLL Location                                                                                                                                         ; FRACTIONALPLL_X54_Y38_N0    ;
;     -- PLL Feedback clock type                                                                                                                              ; Global Clock                ;
;     -- PLL Bandwidth                                                                                                                                        ; Auto                        ;
;         -- PLL Bandwidth Range                                                                                                                              ; 2100000 to 1400000 Hz       ;
;     -- Reference Clock Frequency                                                                                                                            ; 50.0 MHz                    ;
;     -- Reference Clock Sourced by                                                                                                                           ; Dedicated Pin               ;
;     -- PLL VCO Frequency                                                                                                                                    ; 300.0 MHz                   ;
;     -- PLL Operation Mode                                                                                                                                   ; Normal                      ;
;     -- PLL Freq Min Lock                                                                                                                                    ; 50.000000 MHz               ;
;     -- PLL Freq Max Lock                                                                                                                                    ; 133.333333 MHz              ;
;     -- PLL Enable                                                                                                                                           ; On                          ;
;     -- PLL Fractional Division                                                                                                                              ; N/A                         ;
;     -- M Counter                                                                                                                                            ; 12                          ;
;     -- N Counter                                                                                                                                            ; 2                           ;
;     -- PLL Refclk Select                                                                                                                                    ;                             ;
;             -- PLL Refclk Select Location                                                                                                                   ; PLLREFCLKSELECT_X54_Y44_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                                                           ; clk_0                       ;
;             -- PLL Reference Clock Input 1 source                                                                                                           ; ref_clk1                    ;
;             -- ADJPLLIN source                                                                                                                              ; N/A                         ;
;             -- CORECLKIN source                                                                                                                             ; N/A                         ;
;             -- IQTXRXCLKIN source                                                                                                                           ; N/A                         ;
;             -- PLLIQCLKIN source                                                                                                                            ; N/A                         ;
;             -- RXIQCLKIN source                                                                                                                             ; N/A                         ;
;             -- CLKIN(0) source                                                                                                                              ; VGA_CLK_in~input            ;
;             -- CLKIN(1) source                                                                                                                              ; N/A                         ;
;             -- CLKIN(2) source                                                                                                                              ; N/A                         ;
;             -- CLKIN(3) source                                                                                                                              ; N/A                         ;
;     -- PLL Output Counter                                                                                                                                   ;                             ;
;         -- mainVGA:VGA|vga_controller_test:controller|alteraPLL:u1|alteraPLL_0002:alterapll_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                             ;
;             -- Output Clock Frequency                                                                                                                       ; 25.0 MHz                    ;
;             -- Output Clock Location                                                                                                                        ; PLLOUTPUTCOUNTER_X54_Y40_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                                                       ; Off                         ;
;             -- Duty Cycle                                                                                                                                   ; 50.0000                     ;
;             -- Phase Shift                                                                                                                                  ; 0.000000 degrees            ;
;             -- C Counter                                                                                                                                    ; 12                          ;
;             -- C Counter PH Mux PRST                                                                                                                        ; 0                           ;
;             -- C Counter PRST                                                                                                                               ; 1                           ;
;                                                                                                                                                             ;                             ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+----------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                         ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                     ; Library Name ;
+----------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |MonitoringSys                                     ; 3154.5 (0.6)         ; 3148.0 (0.5)                     ; 108.0 (0.0)                                       ; 114.5 (0.1)                      ; 0.0 (0.0)            ; 5760 (1)            ; 639 (0)                   ; 0 (0)         ; 598040            ; 75    ; 11         ; 110  ; 0            ; |MonitoringSys                                                                                                                                                                                          ; work         ;
;    |Monitor_Tester:Test_Harness|                   ; 66.0 (0.0)           ; 70.0 (0.0)                       ; 4.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 125 (0)             ; 111 (0)                   ; 0 (0)         ; 147456            ; 18    ; 0          ; 0    ; 0            ; |MonitoringSys|Monitor_Tester:Test_Harness                                                                                                                                                              ; work         ;
;       |ROM_ADDR_GEN_rx:RCVROM_ADDR_GENERATOR|      ; 14.5 (14.5)          ; 16.0 (16.0)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (28)             ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|Monitor_Tester:Test_Harness|ROM_ADDR_GEN_rx:RCVROM_ADDR_GENERATOR                                                                                                                        ; work         ;
;       |ROM_ADDR_GEN_tx:XMTROM_ADDR_GENERATOR|      ; 14.5 (14.5)          ; 15.2 (15.2)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (28)             ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|Monitor_Tester:Test_Harness|ROM_ADDR_GEN_tx:XMTROM_ADDR_GENERATOR                                                                                                                        ; work         ;
;       |Test_Frames:RCVROM_Test_Frame|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 98304             ; 12    ; 0          ; 0    ; 0            ; |MonitoringSys|Monitor_Tester:Test_Harness|Test_Frames:RCVROM_Test_Frame                                                                                                                                ; work         ;
;          |altsyncram:altsyncram_component|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 98304             ; 12    ; 0          ; 0    ; 0            ; |MonitoringSys|Monitor_Tester:Test_Harness|Test_Frames:RCVROM_Test_Frame|altsyncram:altsyncram_component                                                                                                ; work         ;
;             |altsyncram_om24:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 98304             ; 12    ; 0          ; 0    ; 0            ; |MonitoringSys|Monitor_Tester:Test_Harness|Test_Frames:RCVROM_Test_Frame|altsyncram:altsyncram_component|altsyncram_om24:auto_generated                                                                 ; work         ;
;       |Test_Frames:XMTROM_Test_Frame|              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 6     ; 0          ; 0    ; 0            ; |MonitoringSys|Monitor_Tester:Test_Harness|Test_Frames:XMTROM_Test_Frame                                                                                                                                ; work         ;
;          |altsyncram:altsyncram_component|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 6     ; 0          ; 0    ; 0            ; |MonitoringSys|Monitor_Tester:Test_Harness|Test_Frames:XMTROM_Test_Frame|altsyncram:altsyncram_component                                                                                                ; work         ;
;             |altsyncram_om24:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 49152             ; 6     ; 0          ; 0    ; 0            ; |MonitoringSys|Monitor_Tester:Test_Harness|Test_Frames:XMTROM_Test_Frame|altsyncram:altsyncram_component|altsyncram_om24:auto_generated                                                                 ; work         ;
;       |XMT_Counter:XMT_LatencyCounter|             ; 14.0 (14.0)          ; 14.5 (14.5)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 17 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|Monitor_Tester:Test_Harness|XMT_Counter:XMT_LatencyCounter                                                                                                                               ; work         ;
;       |debounce:trigger_debounce|                  ; 14.5 (14.5)          ; 15.0 (15.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (29)             ; 30 (30)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|Monitor_Tester:Test_Harness|debounce:trigger_debounce                                                                                                                                    ; work         ;
;       |look_now_FSM_rx:RCV_Look_Now|               ; 4.3 (4.3)            ; 4.5 (4.5)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|Monitor_Tester:Test_Harness|look_now_FSM_rx:RCV_Look_Now                                                                                                                                 ; work         ;
;       |look_now_FSM_tx:XMT_Look_Now|               ; 4.3 (4.3)            ; 4.8 (4.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|Monitor_Tester:Test_Harness|look_now_FSM_tx:XMT_Look_Now                                                                                                                                 ; work         ;
;    |final_project_monitoring:IMEM|                 ; 1966.2 (137.6)       ; 1939.2 (135.4)                   ; 74.5 (0.0)                                        ; 101.6 (2.1)                      ; 0.0 (0.0)            ; 3594 (311)          ; 315 (32)                  ; 0 (0)         ; 131072            ; 16    ; 1          ; 0    ; 0            ; |MonitoringSys|final_project_monitoring:IMEM                                                                                                                                                            ; work         ;
;       |lpm_div_32:counter_inst_highPriority|       ; 580.6 (0.0)          ; 572.7 (0.0)                      ; 22.6 (0.0)                                        ; 30.5 (0.0)                       ; 0.0 (0.0)            ; 1077 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|final_project_monitoring:IMEM|lpm_div_32:counter_inst_highPriority                                                                                                                       ; work         ;
;          |lpm_divide:LPM_DIVIDE_component|         ; 580.6 (0.0)          ; 572.7 (0.0)                      ; 22.6 (0.0)                                        ; 30.5 (0.0)                       ; 0.0 (0.0)            ; 1077 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|final_project_monitoring:IMEM|lpm_div_32:counter_inst_highPriority|lpm_divide:LPM_DIVIDE_component                                                                                       ; work         ;
;             |lpm_divide_irp:auto_generated|        ; 580.6 (0.0)          ; 572.7 (0.0)                      ; 22.6 (0.0)                                        ; 30.5 (0.0)                       ; 0.0 (0.0)            ; 1077 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|final_project_monitoring:IMEM|lpm_div_32:counter_inst_highPriority|lpm_divide:LPM_DIVIDE_component|lpm_divide_irp:auto_generated                                                         ; work         ;
;                |sign_div_unsign_9nh:divider|       ; 580.6 (0.0)          ; 572.7 (0.0)                      ; 22.6 (0.0)                                        ; 30.5 (0.0)                       ; 0.0 (0.0)            ; 1077 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|final_project_monitoring:IMEM|lpm_div_32:counter_inst_highPriority|lpm_divide:LPM_DIVIDE_component|lpm_divide_irp:auto_generated|sign_div_unsign_9nh:divider                             ; work         ;
;                   |alt_u_div_o2f:divider|          ; 580.6 (580.6)        ; 572.7 (572.7)                    ; 22.6 (22.6)                                       ; 30.5 (30.5)                      ; 0.0 (0.0)            ; 1077 (1077)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|final_project_monitoring:IMEM|lpm_div_32:counter_inst_highPriority|lpm_divide:LPM_DIVIDE_component|lpm_divide_irp:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider       ; work         ;
;       |lpm_div_32:counter_inst_lpmdiv_32|          ; 590.2 (0.0)          ; 579.0 (0.0)                      ; 22.2 (0.0)                                        ; 33.4 (0.0)                       ; 0.0 (0.0)            ; 1105 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|final_project_monitoring:IMEM|lpm_div_32:counter_inst_lpmdiv_32                                                                                                                          ; work         ;
;          |lpm_divide:LPM_DIVIDE_component|         ; 590.2 (0.0)          ; 579.0 (0.0)                      ; 22.2 (0.0)                                        ; 33.4 (0.0)                       ; 0.0 (0.0)            ; 1105 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|final_project_monitoring:IMEM|lpm_div_32:counter_inst_lpmdiv_32|lpm_divide:LPM_DIVIDE_component                                                                                          ; work         ;
;             |lpm_divide_irp:auto_generated|        ; 590.2 (0.0)          ; 579.0 (0.0)                      ; 22.2 (0.0)                                        ; 33.4 (0.0)                       ; 0.0 (0.0)            ; 1105 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|final_project_monitoring:IMEM|lpm_div_32:counter_inst_lpmdiv_32|lpm_divide:LPM_DIVIDE_component|lpm_divide_irp:auto_generated                                                            ; work         ;
;                |sign_div_unsign_9nh:divider|       ; 590.2 (0.0)          ; 579.0 (0.0)                      ; 22.2 (0.0)                                        ; 33.4 (0.0)                       ; 0.0 (0.0)            ; 1105 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|final_project_monitoring:IMEM|lpm_div_32:counter_inst_lpmdiv_32|lpm_divide:LPM_DIVIDE_component|lpm_divide_irp:auto_generated|sign_div_unsign_9nh:divider                                ; work         ;
;                   |alt_u_div_o2f:divider|          ; 590.2 (590.2)        ; 579.0 (579.0)                    ; 22.2 (22.2)                                       ; 33.4 (33.4)                      ; 0.0 (0.0)            ; 1105 (1105)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|final_project_monitoring:IMEM|lpm_div_32:counter_inst_lpmdiv_32|lpm_divide:LPM_DIVIDE_component|lpm_divide_irp:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider          ; work         ;
;       |lpm_div_32:counter_inst_lpmdiv_frameLength| ; 592.4 (0.0)          ; 576.3 (0.0)                      ; 17.0 (0.0)                                        ; 33.1 (0.0)                       ; 0.0 (0.0)            ; 1099 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|final_project_monitoring:IMEM|lpm_div_32:counter_inst_lpmdiv_frameLength                                                                                                                 ; work         ;
;          |lpm_divide:LPM_DIVIDE_component|         ; 592.4 (0.0)          ; 576.3 (0.0)                      ; 17.0 (0.0)                                        ; 33.1 (0.0)                       ; 0.0 (0.0)            ; 1099 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|final_project_monitoring:IMEM|lpm_div_32:counter_inst_lpmdiv_frameLength|lpm_divide:LPM_DIVIDE_component                                                                                 ; work         ;
;             |lpm_divide_irp:auto_generated|        ; 592.4 (0.0)          ; 576.3 (0.0)                      ; 17.0 (0.0)                                        ; 33.1 (0.0)                       ; 0.0 (0.0)            ; 1099 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|final_project_monitoring:IMEM|lpm_div_32:counter_inst_lpmdiv_frameLength|lpm_divide:LPM_DIVIDE_component|lpm_divide_irp:auto_generated                                                   ; work         ;
;                |sign_div_unsign_9nh:divider|       ; 592.4 (0.0)          ; 576.3 (0.0)                      ; 17.0 (0.0)                                        ; 33.1 (0.0)                       ; 0.0 (0.0)            ; 1099 (0)            ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|final_project_monitoring:IMEM|lpm_div_32:counter_inst_lpmdiv_frameLength|lpm_divide:LPM_DIVIDE_component|lpm_divide_irp:auto_generated|sign_div_unsign_9nh:divider                       ; work         ;
;                   |alt_u_div_o2f:divider|          ; 592.4 (592.4)        ; 576.3 (576.3)                    ; 17.0 (17.0)                                       ; 33.1 (33.1)                      ; 0.0 (0.0)            ; 1099 (1099)         ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|final_project_monitoring:IMEM|lpm_div_32:counter_inst_lpmdiv_frameLength|lpm_divide:LPM_DIVIDE_component|lpm_divide_irp:auto_generated|sign_div_unsign_9nh:divider|alt_u_div_o2f:divider ; work         ;
;       |monitoring_ram:mem_ram|                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |MonitoringSys|final_project_monitoring:IMEM|monitoring_ram:mem_ram                                                                                                                                     ; work         ;
;          |altsyncram:altsyncram_component|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |MonitoringSys|final_project_monitoring:IMEM|monitoring_ram:mem_ram|altsyncram:altsyncram_component                                                                                                     ; work         ;
;             |altsyncram_88u3:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |MonitoringSys|final_project_monitoring:IMEM|monitoring_ram:mem_ram|altsyncram:altsyncram_component|altsyncram_88u3:auto_generated                                                                      ; work         ;
;       |reg16:reg_highPriority|                     ; 4.3 (4.3)            ; 4.3 (4.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|final_project_monitoring:IMEM|reg16:reg_highPriority                                                                                                                                     ; work         ;
;       |reg32:reg_numCycles|                        ; 10.4 (10.4)          ; 10.5 (10.5)                      ; 0.9 (0.9)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|final_project_monitoring:IMEM|reg32:reg_numCycles                                                                                                                                        ; work         ;
;       |reg32:reg_numOfValidFrames|                 ; 8.0 (8.0)            ; 10.7 (10.7)                      ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 59 (59)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|final_project_monitoring:IMEM|reg32:reg_numOfValidFrames                                                                                                                                 ; work         ;
;       |reg32:reg_sumOfFrameLengths|                ; 14.1 (14.1)          ; 14.1 (14.1)                      ; 1.3 (1.3)                                         ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 48 (48)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|final_project_monitoring:IMEM|reg32:reg_sumOfFrameLengths                                                                                                                                ; work         ;
;       |reg32:reg_sumOfLatencies|                   ; 10.9 (10.9)          ; 12.8 (12.8)                      ; 2.2 (2.2)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 0 (0)               ; 45 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|final_project_monitoring:IMEM|reg32:reg_sumOfLatencies                                                                                                                                   ; work         ;
;       |reg32:reg_timeData|                         ; 7.1 (7.1)            ; 10.7 (10.7)                      ; 3.6 (3.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|final_project_monitoring:IMEM|reg32:reg_timeData                                                                                                                                         ; work         ;
;       |reg32:reg_totalFrames|                      ; 9.9 (9.9)            ; 12.6 (12.6)                      ; 2.9 (2.9)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 51 (51)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|final_project_monitoring:IMEM|reg32:reg_totalFrames                                                                                                                                      ; work         ;
;    |mainVGA:VGA|                                   ; 1121.7 (162.3)       ; 1138.3 (165.7)                   ; 29.5 (7.2)                                        ; 12.9 (3.8)                       ; 0.0 (0.0)            ; 2040 (193)          ; 213 (49)                  ; 0 (0)         ; 319512            ; 41    ; 10         ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA                                                                                                                                                                              ; work         ;
;       |dmem_addr_controller:dmemaddrcontroller|    ; 12.0 (12.0)          ; 12.5 (12.5)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (23)             ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|dmem_addr_controller:dmemaddrcontroller                                                                                                                                      ; work         ;
;       |index_to_pixels_converter_0:zero|           ; 29.8 (29.8)          ; 28.5 (28.5)                      ; 0.0 (0.0)                                         ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 54 (54)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|index_to_pixels_converter_0:zero                                                                                                                                             ; work         ;
;       |index_to_pixels_converter_1:one|            ; 23.4 (23.4)          ; 22.7 (22.7)                      ; 0.7 (0.7)                                         ; 1.4 (1.4)                        ; 0.0 (0.0)            ; 42 (42)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|index_to_pixels_converter_1:one                                                                                                                                              ; work         ;
;       |index_to_pixels_converter_2:two|            ; 27.8 (27.8)          ; 27.7 (27.7)                      ; 0.5 (0.5)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 52 (52)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|index_to_pixels_converter_2:two                                                                                                                                              ; work         ;
;       |index_to_pixels_converter_3:three|          ; 23.7 (23.7)          ; 22.8 (22.8)                      ; 0.0 (0.0)                                         ; 0.8 (0.8)                        ; 0.0 (0.0)            ; 46 (46)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|index_to_pixels_converter_3:three                                                                                                                                            ; work         ;
;       |index_to_pixels_converter_4:four|           ; 21.7 (21.7)          ; 21.5 (21.5)                      ; 0.5 (0.5)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 42 (42)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|index_to_pixels_converter_4:four                                                                                                                                             ; work         ;
;       |index_to_pixels_converter_5:five|           ; 21.8 (21.8)          ; 20.7 (20.7)                      ; 0.0 (0.0)                                         ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 39 (39)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|index_to_pixels_converter_5:five                                                                                                                                             ; work         ;
;       |index_to_pixels_converter_6:six|            ; 20.8 (20.8)          ; 20.5 (20.5)                      ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 40 (40)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|index_to_pixels_converter_6:six                                                                                                                                              ; work         ;
;       |index_to_pixels_converter_7:seven|          ; 21.7 (21.7)          ; 21.0 (21.0)                      ; 0.0 (0.0)                                         ; 0.7 (0.7)                        ; 0.0 (0.0)            ; 40 (40)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|index_to_pixels_converter_7:seven                                                                                                                                            ; work         ;
;       |index_to_pixels_converter_8:eight|          ; 19.8 (19.8)          ; 20.0 (20.0)                      ; 1.3 (1.3)                                         ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 39 (39)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|index_to_pixels_converter_8:eight                                                                                                                                            ; work         ;
;       |index_to_pixels_converter_9:nine|           ; 31.1 (31.1)          ; 34.2 (34.2)                      ; 3.2 (3.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 62 (62)             ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 1          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|index_to_pixels_converter_9:nine                                                                                                                                             ; work         ;
;       |lpm_divide:Div0|                            ; 36.0 (0.0)           ; 36.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 72 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Div0                                                                                                                                                              ; work         ;
;          |lpm_divide_ebm:auto_generated|           ; 36.0 (0.0)           ; 36.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 72 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Div0|lpm_divide_ebm:auto_generated                                                                                                                                ; work         ;
;             |sign_div_unsign_klh:divider|          ; 36.0 (0.0)           ; 36.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 72 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Div0|lpm_divide_ebm:auto_generated|sign_div_unsign_klh:divider                                                                                                    ; work         ;
;                |alt_u_div_eve:divider|             ; 36.0 (36.0)          ; 36.0 (36.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 72 (72)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Div0|lpm_divide_ebm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_eve:divider                                                                              ; work         ;
;       |lpm_divide:Div1|                            ; 30.5 (0.0)           ; 30.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Div1                                                                                                                                                              ; work         ;
;          |lpm_divide_hbm:auto_generated|           ; 30.5 (0.0)           ; 30.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Div1|lpm_divide_hbm:auto_generated                                                                                                                                ; work         ;
;             |sign_div_unsign_nlh:divider|          ; 30.5 (0.0)           ; 30.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Div1|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider                                                                                                    ; work         ;
;                |alt_u_div_kve:divider|             ; 30.5 (30.5)          ; 30.5 (30.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Div1|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider                                                                              ; work         ;
;       |lpm_divide:Div2|                            ; 36.0 (0.0)           ; 36.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 72 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Div2                                                                                                                                                              ; work         ;
;          |lpm_divide_ebm:auto_generated|           ; 36.0 (0.0)           ; 36.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 72 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Div2|lpm_divide_ebm:auto_generated                                                                                                                                ; work         ;
;             |sign_div_unsign_klh:divider|          ; 36.0 (0.0)           ; 36.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 72 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Div2|lpm_divide_ebm:auto_generated|sign_div_unsign_klh:divider                                                                                                    ; work         ;
;                |alt_u_div_eve:divider|             ; 36.0 (36.0)          ; 36.0 (36.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 72 (72)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Div2|lpm_divide_ebm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_eve:divider                                                                              ; work         ;
;       |lpm_divide:Div3|                            ; 30.5 (0.0)           ; 30.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Div3                                                                                                                                                              ; work         ;
;          |lpm_divide_hbm:auto_generated|           ; 30.5 (0.0)           ; 30.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Div3|lpm_divide_hbm:auto_generated                                                                                                                                ; work         ;
;             |sign_div_unsign_nlh:divider|          ; 30.5 (0.0)           ; 30.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Div3|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider                                                                                                    ; work         ;
;                |alt_u_div_kve:divider|             ; 30.5 (30.5)          ; 30.5 (30.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Div3|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider                                                                              ; work         ;
;       |lpm_divide:Div4|                            ; 36.0 (0.0)           ; 36.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 72 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Div4                                                                                                                                                              ; work         ;
;          |lpm_divide_ebm:auto_generated|           ; 36.0 (0.0)           ; 36.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 72 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Div4|lpm_divide_ebm:auto_generated                                                                                                                                ; work         ;
;             |sign_div_unsign_klh:divider|          ; 36.0 (0.0)           ; 36.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 72 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Div4|lpm_divide_ebm:auto_generated|sign_div_unsign_klh:divider                                                                                                    ; work         ;
;                |alt_u_div_eve:divider|             ; 36.0 (36.0)          ; 36.0 (36.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 72 (72)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Div4|lpm_divide_ebm:auto_generated|sign_div_unsign_klh:divider|alt_u_div_eve:divider                                                                              ; work         ;
;       |lpm_divide:Div5|                            ; 30.5 (0.0)           ; 30.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Div5                                                                                                                                                              ; work         ;
;          |lpm_divide_hbm:auto_generated|           ; 30.5 (0.0)           ; 30.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Div5|lpm_divide_hbm:auto_generated                                                                                                                                ; work         ;
;             |sign_div_unsign_nlh:divider|          ; 30.5 (0.0)           ; 30.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Div5|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider                                                                                                    ; work         ;
;                |alt_u_div_kve:divider|             ; 30.5 (30.5)          ; 30.5 (30.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 61 (61)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Div5|lpm_divide_hbm:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider                                                                              ; work         ;
;       |lpm_divide:Mod0|                            ; 37.0 (0.0)           ; 37.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Mod0                                                                                                                                                              ; work         ;
;          |lpm_divide_h3m:auto_generated|           ; 37.0 (0.0)           ; 37.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Mod0|lpm_divide_h3m:auto_generated                                                                                                                                ; work         ;
;             |sign_div_unsign_klh:divider|          ; 37.0 (0.0)           ; 37.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Mod0|lpm_divide_h3m:auto_generated|sign_div_unsign_klh:divider                                                                                                    ; work         ;
;                |alt_u_div_eve:divider|             ; 37.0 (37.0)          ; 37.0 (37.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (75)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Mod0|lpm_divide_h3m:auto_generated|sign_div_unsign_klh:divider|alt_u_div_eve:divider                                                                              ; work         ;
;       |lpm_divide:Mod1|                            ; 21.5 (0.0)           ; 22.0 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Mod1                                                                                                                                                              ; work         ;
;          |lpm_divide_72m:auto_generated|           ; 21.5 (0.0)           ; 22.0 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Mod1|lpm_divide_72m:auto_generated                                                                                                                                ; work         ;
;             |sign_div_unsign_akh:divider|          ; 21.5 (0.0)           ; 22.0 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Mod1|lpm_divide_72m:auto_generated|sign_div_unsign_akh:divider                                                                                                    ; work         ;
;                |alt_u_div_qse:divider|             ; 21.5 (21.5)          ; 22.0 (22.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Mod1|lpm_divide_72m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_qse:divider                                                                              ; work         ;
;       |lpm_divide:Mod10|                           ; 42.5 (0.0)           ; 42.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 86 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Mod10                                                                                                                                                             ; work         ;
;          |lpm_divide_k3m:auto_generated|           ; 42.5 (0.0)           ; 42.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 86 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Mod10|lpm_divide_k3m:auto_generated                                                                                                                               ; work         ;
;             |sign_div_unsign_nlh:divider|          ; 42.5 (0.0)           ; 42.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 86 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Mod10|lpm_divide_k3m:auto_generated|sign_div_unsign_nlh:divider                                                                                                   ; work         ;
;                |alt_u_div_kve:divider|             ; 42.5 (42.5)          ; 42.5 (42.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 86 (86)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Mod10|lpm_divide_k3m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider                                                                             ; work         ;
;       |lpm_divide:Mod11|                           ; 30.0 (0.0)           ; 30.3 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Mod11                                                                                                                                                             ; work         ;
;          |lpm_divide_h3m:auto_generated|           ; 30.0 (0.0)           ; 30.3 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Mod11|lpm_divide_h3m:auto_generated                                                                                                                               ; work         ;
;             |sign_div_unsign_klh:divider|          ; 30.0 (0.0)           ; 30.3 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Mod11|lpm_divide_h3m:auto_generated|sign_div_unsign_klh:divider                                                                                                   ; work         ;
;                |alt_u_div_eve:divider|             ; 30.0 (30.0)          ; 30.3 (30.3)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Mod11|lpm_divide_h3m:auto_generated|sign_div_unsign_klh:divider|alt_u_div_eve:divider                                                                             ; work         ;
;       |lpm_divide:Mod2|                            ; 44.5 (0.0)           ; 44.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 86 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Mod2                                                                                                                                                              ; work         ;
;          |lpm_divide_k3m:auto_generated|           ; 44.5 (0.0)           ; 44.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 86 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Mod2|lpm_divide_k3m:auto_generated                                                                                                                                ; work         ;
;             |sign_div_unsign_nlh:divider|          ; 44.5 (0.0)           ; 44.5 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 86 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Mod2|lpm_divide_k3m:auto_generated|sign_div_unsign_nlh:divider                                                                                                    ; work         ;
;                |alt_u_div_kve:divider|             ; 44.5 (44.5)          ; 44.5 (44.5)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 86 (86)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Mod2|lpm_divide_k3m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider                                                                              ; work         ;
;       |lpm_divide:Mod3|                            ; 30.0 (0.0)           ; 30.5 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Mod3                                                                                                                                                              ; work         ;
;          |lpm_divide_h3m:auto_generated|           ; 30.0 (0.0)           ; 30.5 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Mod3|lpm_divide_h3m:auto_generated                                                                                                                                ; work         ;
;             |sign_div_unsign_klh:divider|          ; 30.0 (0.0)           ; 30.5 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Mod3|lpm_divide_h3m:auto_generated|sign_div_unsign_klh:divider                                                                                                    ; work         ;
;                |alt_u_div_eve:divider|             ; 30.0 (30.0)          ; 30.5 (30.5)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Mod3|lpm_divide_h3m:auto_generated|sign_div_unsign_klh:divider|alt_u_div_eve:divider                                                                              ; work         ;
;       |lpm_divide:Mod4|                            ; 36.0 (0.0)           ; 36.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Mod4                                                                                                                                                              ; work         ;
;          |lpm_divide_h3m:auto_generated|           ; 36.0 (0.0)           ; 36.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Mod4|lpm_divide_h3m:auto_generated                                                                                                                                ; work         ;
;             |sign_div_unsign_klh:divider|          ; 36.0 (0.0)           ; 36.0 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Mod4|lpm_divide_h3m:auto_generated|sign_div_unsign_klh:divider                                                                                                    ; work         ;
;                |alt_u_div_eve:divider|             ; 36.0 (36.0)          ; 36.0 (36.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 75 (75)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Mod4|lpm_divide_h3m:auto_generated|sign_div_unsign_klh:divider|alt_u_div_eve:divider                                                                              ; work         ;
;       |lpm_divide:Mod5|                            ; 21.0 (0.0)           ; 22.0 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Mod5                                                                                                                                                              ; work         ;
;          |lpm_divide_72m:auto_generated|           ; 21.0 (0.0)           ; 22.0 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Mod5|lpm_divide_72m:auto_generated                                                                                                                                ; work         ;
;             |sign_div_unsign_akh:divider|          ; 21.0 (0.0)           ; 22.0 (0.0)                       ; 1.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Mod5|lpm_divide_72m:auto_generated|sign_div_unsign_akh:divider                                                                                                    ; work         ;
;                |alt_u_div_qse:divider|             ; 21.0 (21.0)          ; 22.0 (22.0)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Mod5|lpm_divide_72m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_qse:divider                                                                              ; work         ;
;       |lpm_divide:Mod6|                            ; 44.8 (0.0)           ; 44.8 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 87 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Mod6                                                                                                                                                              ; work         ;
;          |lpm_divide_k3m:auto_generated|           ; 44.8 (0.0)           ; 44.8 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 87 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Mod6|lpm_divide_k3m:auto_generated                                                                                                                                ; work         ;
;             |sign_div_unsign_nlh:divider|          ; 44.8 (0.0)           ; 44.8 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 87 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Mod6|lpm_divide_k3m:auto_generated|sign_div_unsign_nlh:divider                                                                                                    ; work         ;
;                |alt_u_div_kve:divider|             ; 44.8 (44.8)          ; 44.8 (44.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 87 (87)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Mod6|lpm_divide_k3m:auto_generated|sign_div_unsign_nlh:divider|alt_u_div_kve:divider                                                                              ; work         ;
;       |lpm_divide:Mod7|                            ; 30.3 (0.0)           ; 31.5 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Mod7                                                                                                                                                              ; work         ;
;          |lpm_divide_h3m:auto_generated|           ; 30.3 (0.0)           ; 31.5 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Mod7|lpm_divide_h3m:auto_generated                                                                                                                                ; work         ;
;             |sign_div_unsign_klh:divider|          ; 30.3 (0.0)           ; 31.5 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Mod7|lpm_divide_h3m:auto_generated|sign_div_unsign_klh:divider                                                                                                    ; work         ;
;                |alt_u_div_eve:divider|             ; 30.3 (30.3)          ; 31.5 (31.5)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Mod7|lpm_divide_h3m:auto_generated|sign_div_unsign_klh:divider|alt_u_div_eve:divider                                                                              ; work         ;
;       |lpm_divide:Mod8|                            ; 37.8 (0.0)           ; 38.0 (0.0)                       ; 0.5 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 75 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Mod8                                                                                                                                                              ; work         ;
;          |lpm_divide_h3m:auto_generated|           ; 37.8 (0.0)           ; 38.0 (0.0)                       ; 0.5 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 75 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Mod8|lpm_divide_h3m:auto_generated                                                                                                                                ; work         ;
;             |sign_div_unsign_klh:divider|          ; 37.8 (0.0)           ; 38.0 (0.0)                       ; 0.5 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 75 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Mod8|lpm_divide_h3m:auto_generated|sign_div_unsign_klh:divider                                                                                                    ; work         ;
;                |alt_u_div_eve:divider|             ; 37.8 (37.8)          ; 38.0 (38.0)                      ; 0.5 (0.5)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 75 (75)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Mod8|lpm_divide_h3m:auto_generated|sign_div_unsign_klh:divider|alt_u_div_eve:divider                                                                              ; work         ;
;       |lpm_divide:Mod9|                            ; 18.5 (0.0)           ; 20.0 (0.0)                       ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Mod9                                                                                                                                                              ; work         ;
;          |lpm_divide_72m:auto_generated|           ; 18.5 (0.0)           ; 20.0 (0.0)                       ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Mod9|lpm_divide_72m:auto_generated                                                                                                                                ; work         ;
;             |sign_div_unsign_akh:divider|          ; 18.5 (0.0)           ; 20.0 (0.0)                       ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Mod9|lpm_divide_72m:auto_generated|sign_div_unsign_akh:divider                                                                                                    ; work         ;
;                |alt_u_div_qse:divider|             ; 18.5 (18.5)          ; 20.0 (20.0)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|lpm_divide:Mod9|lpm_divide_72m:auto_generated|sign_div_unsign_akh:divider|alt_u_div_qse:divider                                                                              ; work         ;
;       |numberRAM:main_RAM|                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 12288             ; 2     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|numberRAM:main_RAM                                                                                                                                                           ; work         ;
;          |altsyncram:altsyncram_component|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 12288             ; 2     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|numberRAM:main_RAM|altsyncram:altsyncram_component                                                                                                                           ; work         ;
;             |altsyncram_1b14:auto_generated|       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 12288             ; 2     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|numberRAM:main_RAM|altsyncram:altsyncram_component|altsyncram_1b14:auto_generated                                                                                            ; work         ;
;       |vga_controller_test:controller|             ; 110.0 (18.0)         ; 122.0 (22.8)                     ; 12.5 (4.8)                                        ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 188 (35)            ; 111 (36)                  ; 0 (0)         ; 307224            ; 39    ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|vga_controller_test:controller                                                                                                                                               ; work         ;
;          |Reset_Delay:r0|                          ; 13.5 (13.5)          ; 14.0 (14.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (24)             ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|vga_controller_test:controller|Reset_Delay:r0                                                                                                                                ; work         ;
;          |alteraPLL:u1|                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|vga_controller_test:controller|alteraPLL:u1                                                                                                                                  ; alteraPLL    ;
;             |alteraPLL_0002:alterapll_inst|        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|vga_controller_test:controller|alteraPLL:u1|alteraPLL_0002:alterapll_inst                                                                                                    ; alteraPLL    ;
;                |altera_pll:altera_pll_i|           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|vga_controller_test:controller|alteraPLL:u1|alteraPLL_0002:alterapll_inst|altera_pll:altera_pll_i                                                                            ; work         ;
;          |img_data_3:img_data_inst|                ; 55.0 (0.0)           ; 61.0 (0.0)                       ; 6.5 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 88 (0)              ; 12 (0)                    ; 0 (0)         ; 307200            ; 38    ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst                                                                                                                      ; work         ;
;             |altsyncram:altsyncram_component|      ; 55.0 (0.0)           ; 61.0 (0.0)                       ; 6.5 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 88 (0)              ; 12 (0)                    ; 0 (0)         ; 307200            ; 38    ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component                                                                                      ; work         ;
;                |altsyncram_qp14:auto_generated|    ; 55.0 (2.4)           ; 61.0 (4.7)                       ; 6.5 (2.5)                                         ; 0.5 (0.2)                        ; 0.0 (0.0)            ; 88 (0)              ; 12 (12)                   ; 0 (0)         ; 307200            ; 38    ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated                                                       ; work         ;
;                   |decode_3na:decode2|             ; 21.0 (21.0)          ; 22.0 (22.0)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_3na:decode2                                    ; work         ;
;                   |decode_s2a:rden_decode_b|       ; 22.0 (22.0)          ; 24.0 (24.0)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 38 (38)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_s2a:rden_decode_b                              ; work         ;
;                   |mux_chb:mux3|                   ; 9.6 (9.6)            ; 10.3 (10.3)                      ; 1.0 (1.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 12 (12)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|mux_chb:mux3                                          ; work         ;
;          |index_logo_3:img_index_inst|             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 24                ; 1     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|vga_controller_test:controller|index_logo_3:img_index_inst                                                                                                                   ; work         ;
;             |altsyncram:altsyncram_component|      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 24                ; 1     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|vga_controller_test:controller|index_logo_3:img_index_inst|altsyncram:altsyncram_component                                                                                   ; work         ;
;                |altsyncram_7o14:auto_generated|    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 24                ; 1     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|vga_controller_test:controller|index_logo_3:img_index_inst|altsyncram:altsyncram_component|altsyncram_7o14:auto_generated                                                    ; work         ;
;          |video_sync_generator:LTM_ins|            ; 23.5 (23.5)          ; 24.3 (24.3)                      ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 41 (41)             ; 28 (28)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |MonitoringSys|mainVGA:VGA|vga_controller_test:controller|video_sync_generator:LTM_ins                                                                                                                  ; work         ;
+----------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                                ;
+---------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name                ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; test_look_now       ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; test_result_correct ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; fwd_tagged_sig      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; fwd_frame_id[0]     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; fwd_frame_id[1]     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; fwd_frame_id[2]     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; fwd_frame_id[3]     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; fwd_frame_id[4]     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; fwd_frame_id[5]     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; fwd_frame_id[6]     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; fwd_frame_id[7]     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; fwd_frame_id[8]     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; fwd_frame_id[9]     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; fwd_frame_id[10]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; fwd_frame_id[11]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; fwd_frame_id[12]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; fwd_frame_id[13]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; fwd_frame_id[14]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; fwd_frame_id[15]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; fwd_frame_id[16]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; fwd_frame_id[17]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; fwd_frame_id[18]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; fwd_frame_id[19]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; fwd_frame_id[20]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; fwd_frame_id[21]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; fwd_frame_id[22]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; fwd_frame_id[23]    ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; debug[0]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug[1]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug[2]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug[3]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug[4]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug[5]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug[6]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug[7]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug[8]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug[9]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug[10]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug[11]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug[12]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug[13]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug[14]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug[15]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug[16]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug[17]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug[18]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug[19]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug[20]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug[21]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug[22]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; debug[23]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; avg_latency[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; avg_latency[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; avg_latency[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; avg_latency[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; avg_latency[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; avg_latency[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; avg_latency[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; avg_latency[7]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; avg_latency[8]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; avg_latency[9]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; avg_latency[10]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; avg_latency[11]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; avg_latency[12]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; avg_latency[13]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; avg_latency[14]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; avg_latency[15]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; avg_latency[16]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; avg_latency[17]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; avg_latency[18]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; avg_latency[19]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; avg_latency[20]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; avg_latency[21]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; avg_latency[22]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; avg_latency[23]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; avg_latency[24]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; avg_latency[25]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; avg_latency[26]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; avg_latency[27]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; avg_latency[28]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; avg_latency[29]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; avg_latency[30]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; avg_latency[31]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; Clock_To_Test       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; oHS                 ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; oVS                 ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; b_data[0]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; b_data[1]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; b_data[2]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; b_data[3]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; g_data[0]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; g_data[1]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; g_data[2]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; g_data[3]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; r_data[0]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; r_data[1]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; r_data[2]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; r_data[3]           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; sys_clock           ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; reset_sig           ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; VGA_CLK_in          ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; latency_select[4]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; latency_select[0]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; latency_select[1]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; latency_select[2]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; latency_select[3]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; latency_select[5]   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; test_trigger        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; fwd_priority_sig    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; fwd_look_now        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+---------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                       ;
+----------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                    ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------+-------------------+---------+
; test_look_now                                                                          ;                   ;         ;
; test_result_correct                                                                    ;                   ;         ;
; fwd_tagged_sig                                                                         ;                   ;         ;
; fwd_frame_id[0]                                                                        ;                   ;         ;
; fwd_frame_id[1]                                                                        ;                   ;         ;
; fwd_frame_id[2]                                                                        ;                   ;         ;
; fwd_frame_id[3]                                                                        ;                   ;         ;
; fwd_frame_id[4]                                                                        ;                   ;         ;
; fwd_frame_id[5]                                                                        ;                   ;         ;
; fwd_frame_id[6]                                                                        ;                   ;         ;
; fwd_frame_id[7]                                                                        ;                   ;         ;
; fwd_frame_id[8]                                                                        ;                   ;         ;
; fwd_frame_id[9]                                                                        ;                   ;         ;
; fwd_frame_id[10]                                                                       ;                   ;         ;
; fwd_frame_id[11]                                                                       ;                   ;         ;
; fwd_frame_id[12]                                                                       ;                   ;         ;
; fwd_frame_id[13]                                                                       ;                   ;         ;
; fwd_frame_id[14]                                                                       ;                   ;         ;
; fwd_frame_id[15]                                                                       ;                   ;         ;
; fwd_frame_id[16]                                                                       ;                   ;         ;
; fwd_frame_id[17]                                                                       ;                   ;         ;
; fwd_frame_id[18]                                                                       ;                   ;         ;
; fwd_frame_id[19]                                                                       ;                   ;         ;
; fwd_frame_id[20]                                                                       ;                   ;         ;
; fwd_frame_id[21]                                                                       ;                   ;         ;
; fwd_frame_id[22]                                                                       ;                   ;         ;
; fwd_frame_id[23]                                                                       ;                   ;         ;
; sys_clock                                                                              ;                   ;         ;
; reset_sig                                                                              ;                   ;         ;
;      - final_project_monitoring:IMEM|numOfCycles[31]                                   ; 1                 ; 0       ;
;      - final_project_monitoring:IMEM|numOfCycles[30]                                   ; 1                 ; 0       ;
;      - final_project_monitoring:IMEM|numOfCycles[7]                                    ; 1                 ; 0       ;
;      - final_project_monitoring:IMEM|numOfCycles[6]                                    ; 1                 ; 0       ;
;      - final_project_monitoring:IMEM|numOfCycles[5]                                    ; 1                 ; 0       ;
;      - final_project_monitoring:IMEM|numOfCycles[4]                                    ; 1                 ; 0       ;
;      - final_project_monitoring:IMEM|numOfCycles[0]                                    ; 1                 ; 0       ;
;      - final_project_monitoring:IMEM|numOfCycles[3]                                    ; 1                 ; 0       ;
;      - final_project_monitoring:IMEM|numOfCycles[2]                                    ; 1                 ; 0       ;
;      - final_project_monitoring:IMEM|numOfCycles[1]                                    ; 1                 ; 0       ;
;      - final_project_monitoring:IMEM|numOfCycles[9]                                    ; 1                 ; 0       ;
;      - final_project_monitoring:IMEM|numOfCycles[10]                                   ; 1                 ; 0       ;
;      - final_project_monitoring:IMEM|numOfCycles[11]                                   ; 1                 ; 0       ;
;      - final_project_monitoring:IMEM|numOfCycles[12]                                   ; 1                 ; 0       ;
;      - final_project_monitoring:IMEM|numOfCycles[26]                                   ; 1                 ; 0       ;
;      - final_project_monitoring:IMEM|numOfCycles[13]                                   ; 1                 ; 0       ;
;      - final_project_monitoring:IMEM|numOfCycles[14]                                   ; 1                 ; 0       ;
;      - final_project_monitoring:IMEM|numOfCycles[15]                                   ; 1                 ; 0       ;
;      - final_project_monitoring:IMEM|numOfCycles[16]                                   ; 1                 ; 0       ;
;      - final_project_monitoring:IMEM|numOfCycles[17]                                   ; 1                 ; 0       ;
;      - final_project_monitoring:IMEM|numOfCycles[8]                                    ; 1                 ; 0       ;
;      - final_project_monitoring:IMEM|numOfCycles[18]                                   ; 1                 ; 0       ;
;      - final_project_monitoring:IMEM|numOfCycles[20]                                   ; 1                 ; 0       ;
;      - final_project_monitoring:IMEM|numOfCycles[21]                                   ; 1                 ; 0       ;
;      - final_project_monitoring:IMEM|numOfCycles[22]                                   ; 1                 ; 0       ;
;      - final_project_monitoring:IMEM|numOfCycles[23]                                   ; 1                 ; 0       ;
;      - final_project_monitoring:IMEM|numOfCycles[19]                                   ; 1                 ; 0       ;
;      - final_project_monitoring:IMEM|numOfCycles[25]                                   ; 1                 ; 0       ;
;      - final_project_monitoring:IMEM|numOfCycles[27]                                   ; 1                 ; 0       ;
;      - final_project_monitoring:IMEM|numOfCycles[28]                                   ; 1                 ; 0       ;
;      - final_project_monitoring:IMEM|numOfCycles[29]                                   ; 1                 ; 0       ;
;      - final_project_monitoring:IMEM|numOfCycles[24]                                   ; 1                 ; 0       ;
;      - Monitor_Tester:Test_Harness|ROM_ADDR_GEN_tx:XMTROM_ADDR_GENERATOR|read_enable   ; 1                 ; 0       ;
;      - Monitor_Tester:Test_Harness|ROM_ADDR_GEN_rx:RCVROM_ADDR_GENERATOR|read_enable   ; 1                 ; 0       ;
;      - Monitor_Tester:Test_Harness|XMT_Counter:XMT_LatencyCounter|counter[12]          ; 1                 ; 0       ;
;      - Monitor_Tester:Test_Harness|XMT_Counter:XMT_LatencyCounter|counter[11]          ; 1                 ; 0       ;
;      - Monitor_Tester:Test_Harness|XMT_Counter:XMT_LatencyCounter|counter[10]          ; 1                 ; 0       ;
;      - Monitor_Tester:Test_Harness|XMT_Counter:XMT_LatencyCounter|counter[9]           ; 1                 ; 0       ;
;      - Monitor_Tester:Test_Harness|XMT_Counter:XMT_LatencyCounter|counter[8]           ; 1                 ; 0       ;
;      - Monitor_Tester:Test_Harness|XMT_Counter:XMT_LatencyCounter|counter[7]           ; 1                 ; 0       ;
;      - Monitor_Tester:Test_Harness|XMT_Counter:XMT_LatencyCounter|counter[6]           ; 1                 ; 0       ;
;      - Monitor_Tester:Test_Harness|XMT_Counter:XMT_LatencyCounter|counter[5]           ; 1                 ; 0       ;
;      - Monitor_Tester:Test_Harness|XMT_Counter:XMT_LatencyCounter|counter[4]           ; 1                 ; 0       ;
;      - Monitor_Tester:Test_Harness|XMT_Counter:XMT_LatencyCounter|counter[3]           ; 1                 ; 0       ;
;      - Monitor_Tester:Test_Harness|XMT_Counter:XMT_LatencyCounter|counter[2]           ; 1                 ; 0       ;
;      - Monitor_Tester:Test_Harness|XMT_Counter:XMT_LatencyCounter|counter[1]           ; 1                 ; 0       ;
;      - Monitor_Tester:Test_Harness|XMT_Counter:XMT_LatencyCounter|counter[0]           ; 1                 ; 0       ;
;      - Monitor_Tester:Test_Harness|ROM_ADDR_GEN_tx:XMTROM_ADDR_GENERATOR|counter[0]~4  ; 1                 ; 0       ;
;      - Monitor_Tester:Test_Harness|ROM_ADDR_GEN_rx:RCVROM_ADDR_GENERATOR|counter[0]~4  ; 1                 ; 0       ;
;      - Monitor_Tester:Test_Harness|look_now_FSM_tx:XMT_Look_Now|output                 ; 1                 ; 0       ;
;      - Monitor_Tester:Test_Harness|look_now_FSM_rx:RCV_Look_Now|output                 ; 1                 ; 0       ;
;      - Monitor_Tester:Test_Harness|XMT_Counter:XMT_LatencyCounter|ADDR_enable          ; 1                 ; 0       ;
;      - Monitor_Tester:Test_Harness|ROM_ADDR_GEN_tx:XMTROM_ADDR_GENERATOR|counter2[3]~1 ; 1                 ; 0       ;
;      - Monitor_Tester:Test_Harness|ROM_ADDR_GEN_rx:RCVROM_ADDR_GENERATOR|counter2[3]~1 ; 1                 ; 0       ;
;      - Monitor_Tester:Test_Harness|look_now_FSM_tx:XMT_Look_Now|counter[2]             ; 1                 ; 0       ;
;      - Monitor_Tester:Test_Harness|look_now_FSM_tx:XMT_Look_Now|counter[1]             ; 1                 ; 0       ;
;      - Monitor_Tester:Test_Harness|look_now_FSM_tx:XMT_Look_Now|counter[0]             ; 1                 ; 0       ;
;      - Monitor_Tester:Test_Harness|look_now_FSM_rx:RCV_Look_Now|counter[2]             ; 1                 ; 0       ;
;      - Monitor_Tester:Test_Harness|look_now_FSM_rx:RCV_Look_Now|counter[1]             ; 1                 ; 0       ;
;      - Monitor_Tester:Test_Harness|look_now_FSM_rx:RCV_Look_Now|counter[0]             ; 1                 ; 0       ;
;      - reset_sig~inputCLKENA0                                                          ; 1                 ; 0       ;
; VGA_CLK_in                                                                             ;                   ;         ;
; latency_select[4]                                                                      ;                   ;         ;
;      - Monitor_Tester:Test_Harness|XMT_Counter:XMT_LatencyCounter|Equal0~0             ; 0                 ; 0       ;
;      - Monitor_Tester:Test_Harness|XMT_Counter:XMT_LatencyCounter|Equal0~1             ; 0                 ; 0       ;
; latency_select[0]                                                                      ;                   ;         ;
;      - Monitor_Tester:Test_Harness|XMT_Counter:XMT_LatencyCounter|Add1~0               ; 0                 ; 0       ;
;      - Monitor_Tester:Test_Harness|XMT_Counter:XMT_LatencyCounter|Equal0~1             ; 0                 ; 0       ;
;      - Monitor_Tester:Test_Harness|XMT_Counter:XMT_LatencyCounter|Equal0~2             ; 0                 ; 0       ;
;      - Monitor_Tester:Test_Harness|XMT_Counter:XMT_LatencyCounter|Equal0~4             ; 0                 ; 0       ;
; latency_select[1]                                                                      ;                   ;         ;
;      - Monitor_Tester:Test_Harness|XMT_Counter:XMT_LatencyCounter|Add1~0               ; 0                 ; 0       ;
;      - Monitor_Tester:Test_Harness|XMT_Counter:XMT_LatencyCounter|Equal0~1             ; 0                 ; 0       ;
;      - Monitor_Tester:Test_Harness|XMT_Counter:XMT_LatencyCounter|Equal0~2             ; 0                 ; 0       ;
;      - Monitor_Tester:Test_Harness|XMT_Counter:XMT_LatencyCounter|Equal0~4             ; 0                 ; 0       ;
; latency_select[2]                                                                      ;                   ;         ;
;      - Monitor_Tester:Test_Harness|XMT_Counter:XMT_LatencyCounter|Add1~0               ; 0                 ; 0       ;
;      - Monitor_Tester:Test_Harness|XMT_Counter:XMT_LatencyCounter|Equal0~1             ; 0                 ; 0       ;
;      - Monitor_Tester:Test_Harness|XMT_Counter:XMT_LatencyCounter|Equal0~4             ; 0                 ; 0       ;
; latency_select[3]                                                                      ;                   ;         ;
;      - Monitor_Tester:Test_Harness|XMT_Counter:XMT_LatencyCounter|Add1~0               ; 0                 ; 0       ;
;      - Monitor_Tester:Test_Harness|XMT_Counter:XMT_LatencyCounter|Equal0~1             ; 0                 ; 0       ;
;      - Monitor_Tester:Test_Harness|XMT_Counter:XMT_LatencyCounter|Equal0~4             ; 0                 ; 0       ;
; latency_select[5]                                                                      ;                   ;         ;
;      - Monitor_Tester:Test_Harness|XMT_Counter:XMT_LatencyCounter|Equal0~0             ; 0                 ; 0       ;
; test_trigger                                                                           ;                   ;         ;
;      - Monitor_Tester:Test_Harness|debounce:trigger_debounce|flipflops[0]              ; 0                 ; 0       ;
; fwd_priority_sig                                                                       ;                   ;         ;
;      - final_project_monitoring:IMEM|process_3~0                                       ; 0                 ; 0       ;
; fwd_look_now                                                                           ;                   ;         ;
;      - final_project_monitoring:IMEM|process_3~0                                       ; 1                 ; 0       ;
+----------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                   ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                          ; Location                    ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_rx:RCVROM_ADDR_GENERATOR|counter2[3]~1                                                                                               ; MLABCELL_X42_Y12_N57        ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_rx:RCVROM_ADDR_GENERATOR|counter[0]~4                                                                                                ; MLABCELL_X42_Y12_N6         ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_rx:RCVROM_ADDR_GENERATOR|read_enable                                                                                                 ; FF_X42_Y12_N2               ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_rx:RCVROM_ADDR_GENERATOR|scur.GEN                                                                                                    ; FF_X42_Y12_N32              ; 20      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_tx:XMTROM_ADDR_GENERATOR|counter2[3]~1                                                                                               ; LABCELL_X40_Y6_N51          ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_tx:XMTROM_ADDR_GENERATOR|counter[0]~4                                                                                                ; LABCELL_X41_Y6_N51          ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_tx:XMTROM_ADDR_GENERATOR|read_enable                                                                                                 ; FF_X40_Y6_N14               ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_tx:XMTROM_ADDR_GENERATOR|scur.GEN                                                                                                    ; FF_X41_Y6_N41               ; 20      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; Monitor_Tester:Test_Harness|XMT_Counter:XMT_LatencyCounter|scur.SET                                                                                                           ; FF_X35_Y2_N23               ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Monitor_Tester:Test_Harness|debounce:trigger_debounce|counter_out[2]~0                                                                                                        ; LABCELL_X35_Y1_N54          ; 27      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Monitor_Tester:Test_Harness|look_now_FSM_rx:RCV_Look_Now|output                                                                                                               ; FF_X34_Y14_N41              ; 67      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; Monitor_Tester:Test_Harness|look_now_FSM_tx:XMT_Look_Now|output                                                                                                               ; FF_X40_Y19_N11              ; 152     ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_project_monitoring:IMEM|Equal0~6                                                                                                                                        ; LABCELL_X39_Y17_N54         ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; final_project_monitoring:IMEM|LessThan2~7                                                                                                                                     ; LABCELL_X44_Y19_N42         ; 152     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; final_project_monitoring:IMEM|process_3~0                                                                                                                                     ; LABCELL_X10_Y44_N48         ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|dmem_addr_controller:dmemaddrcontroller|LessThan0~0                                                                                                               ; LABCELL_X24_Y14_N30         ; 24      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|dmem_addr_controller:dmemaddrcontroller|LessThan1~0                                                                                                               ; MLABCELL_X23_Y14_N42        ; 14      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|dmem_addr_controller:dmemaddrcontroller|new_index                                                                                                                 ; FF_X25_Y14_N44              ; 19      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|index_to_pixels_converter_0:zero|j[0]~1                                                                                                                           ; LABCELL_X25_Y14_N21         ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|input_data[0]~42                                                                                                                                                  ; LABCELL_X21_Y30_N3          ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|statsCounter[2]                                                                                                                                                   ; FF_X21_Y31_N50              ; 11      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|Reset_Delay:r0|Equal0~3                                                                                                            ; LABCELL_X53_Y41_N0          ; 35      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|alteraPLL:u1|alteraPLL_0002:alterapll_inst|altera_pll:altera_pll_i|outclk_wire[0]                                                  ; PLLOUTPUTCOUNTER_X54_Y40_N1 ; 115     ; Clock                      ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_3na:decode2|w_anode564w[3]          ; LABCELL_X12_Y6_N54          ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_3na:decode2|w_anode581w[3]          ; LABCELL_X10_Y6_N36          ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_3na:decode2|w_anode591w[3]~0        ; LABCELL_X10_Y6_N39          ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_3na:decode2|w_anode601w[3]          ; LABCELL_X21_Y7_N51          ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_3na:decode2|w_anode611w[3]~0        ; LABCELL_X21_Y7_N27          ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_3na:decode2|w_anode621w[3]          ; LABCELL_X21_Y7_N9           ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_3na:decode2|w_anode631w[3]~0        ; LABCELL_X21_Y7_N48          ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_3na:decode2|w_anode641w[3]          ; LABCELL_X10_Y6_N51          ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_3na:decode2|w_anode664w[3]          ; LABCELL_X10_Y6_N42          ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_3na:decode2|w_anode675w[3]          ; LABCELL_X21_Y7_N54          ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_3na:decode2|w_anode685w[3]          ; LABCELL_X10_Y6_N24          ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_3na:decode2|w_anode695w[3]          ; LABCELL_X21_Y7_N33          ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_3na:decode2|w_anode705w[3]          ; LABCELL_X10_Y6_N18          ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_3na:decode2|w_anode715w[3]          ; LABCELL_X10_Y6_N54          ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_3na:decode2|w_anode725w[3]          ; LABCELL_X21_Y7_N30          ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_3na:decode2|w_anode735w[3]          ; LABCELL_X10_Y6_N12          ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_3na:decode2|w_anode757w[3]          ; LABCELL_X10_Y6_N45          ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_3na:decode2|w_anode768w[3]          ; LABCELL_X10_Y6_N6           ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_3na:decode2|w_anode778w[3]          ; LABCELL_X10_Y6_N9           ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_3na:decode2|w_anode788w[3]          ; LABCELL_X10_Y6_N48          ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_3na:decode2|w_anode798w[3]          ; LABCELL_X10_Y6_N21          ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_3na:decode2|w_anode808w[3]          ; LABCELL_X21_Y7_N0           ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_3na:decode2|w_anode818w[3]          ; LABCELL_X21_Y7_N21          ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_3na:decode2|w_anode828w[3]          ; LABCELL_X10_Y6_N3           ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_3na:decode2|w_anode850w[3]          ; LABCELL_X21_Y7_N57          ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_3na:decode2|w_anode861w[3]          ; LABCELL_X21_Y7_N3           ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_3na:decode2|w_anode871w[3]          ; LABCELL_X21_Y7_N18          ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_3na:decode2|w_anode881w[3]          ; LABCELL_X21_Y7_N39          ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_3na:decode2|w_anode891w[3]          ; LABCELL_X12_Y6_N24          ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_3na:decode2|w_anode901w[3]          ; LABCELL_X21_Y7_N36          ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_3na:decode2|w_anode911w[3]          ; LABCELL_X10_Y6_N0           ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_3na:decode2|w_anode921w[3]          ; LABCELL_X10_Y6_N30          ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_3na:decode2|w_anode943w[3]          ; LABCELL_X21_Y7_N24          ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_3na:decode2|w_anode954w[3]          ; LABCELL_X21_Y7_N42          ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_3na:decode2|w_anode964w[3]          ; LABCELL_X21_Y7_N45          ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_3na:decode2|w_anode974w[3]          ; LABCELL_X21_Y7_N15          ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_3na:decode2|w_anode984w[3]          ; LABCELL_X21_Y7_N6           ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_3na:decode2|w_anode994w[3]          ; LABCELL_X21_Y7_N12          ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_s2a:rden_decode_b|w_anode1325w[3]   ; LABCELL_X10_Y5_N54          ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_s2a:rden_decode_b|w_anode1342w[3]   ; LABCELL_X14_Y6_N12          ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_s2a:rden_decode_b|w_anode1352w[3]~0 ; LABCELL_X10_Y5_N3           ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_s2a:rden_decode_b|w_anode1362w[3]   ; LABCELL_X17_Y6_N18          ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_s2a:rden_decode_b|w_anode1372w[3]~0 ; LABCELL_X10_Y5_N0           ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_s2a:rden_decode_b|w_anode1382w[3]   ; LABCELL_X17_Y6_N9           ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_s2a:rden_decode_b|w_anode1392w[3]~0 ; LABCELL_X17_Y6_N3           ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_s2a:rden_decode_b|w_anode1402w[3]   ; LABCELL_X10_Y5_N45          ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_s2a:rden_decode_b|w_anode1426w[3]   ; LABCELL_X10_Y5_N12          ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_s2a:rden_decode_b|w_anode1437w[3]   ; LABCELL_X17_Y6_N6           ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_s2a:rden_decode_b|w_anode1447w[3]   ; LABCELL_X10_Y5_N18          ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_s2a:rden_decode_b|w_anode1457w[3]   ; LABCELL_X17_Y6_N27          ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_s2a:rden_decode_b|w_anode1467w[3]   ; LABCELL_X10_Y5_N48          ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_s2a:rden_decode_b|w_anode1477w[3]   ; LABCELL_X14_Y6_N24          ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_s2a:rden_decode_b|w_anode1487w[3]   ; LABCELL_X14_Y6_N33          ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_s2a:rden_decode_b|w_anode1497w[3]   ; LABCELL_X10_Y5_N30          ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_s2a:rden_decode_b|w_anode1520w[3]   ; LABCELL_X10_Y5_N15          ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_s2a:rden_decode_b|w_anode1531w[3]   ; LABCELL_X10_Y5_N39          ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_s2a:rden_decode_b|w_anode1541w[3]   ; LABCELL_X17_Y6_N51          ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_s2a:rden_decode_b|w_anode1551w[3]   ; LABCELL_X10_Y5_N6           ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_s2a:rden_decode_b|w_anode1561w[3]   ; LABCELL_X10_Y5_N51          ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_s2a:rden_decode_b|w_anode1571w[3]   ; LABCELL_X10_Y5_N9           ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_s2a:rden_decode_b|w_anode1581w[3]   ; LABCELL_X10_Y5_N42          ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_s2a:rden_decode_b|w_anode1591w[3]   ; LABCELL_X12_Y6_N30          ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_s2a:rden_decode_b|w_anode1614w[3]   ; LABCELL_X17_Y6_N48          ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_s2a:rden_decode_b|w_anode1625w[3]   ; LABCELL_X17_Y6_N57          ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_s2a:rden_decode_b|w_anode1635w[3]   ; LABCELL_X17_Y6_N30          ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_s2a:rden_decode_b|w_anode1645w[3]   ; LABCELL_X17_Y6_N39          ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_s2a:rden_decode_b|w_anode1655w[3]   ; LABCELL_X17_Y6_N54          ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_s2a:rden_decode_b|w_anode1665w[3]   ; LABCELL_X17_Y6_N36          ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_s2a:rden_decode_b|w_anode1675w[3]   ; LABCELL_X10_Y5_N33          ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_s2a:rden_decode_b|w_anode1685w[3]   ; LABCELL_X10_Y5_N24          ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_s2a:rden_decode_b|w_anode1708w[3]   ; LABCELL_X17_Y6_N12          ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_s2a:rden_decode_b|w_anode1719w[3]   ; LABCELL_X10_Y5_N36          ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_s2a:rden_decode_b|w_anode1729w[3]   ; LABCELL_X17_Y6_N21          ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_s2a:rden_decode_b|w_anode1739w[3]   ; LABCELL_X17_Y6_N24          ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_s2a:rden_decode_b|w_anode1749w[3]   ; LABCELL_X17_Y6_N0           ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|decode_s2a:rden_decode_b|w_anode1759w[3]   ; LABCELL_X17_Y6_N45          ; 1       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|process_0~0                                                                                                                        ; LABCELL_X17_Y38_N24         ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|video_sync_generator:LTM_ins|Equal0~2                                                                                              ; MLABCELL_X23_Y40_N57        ; 25      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|video_sync_generator:LTM_ins|Equal1~1                                                                                              ; LABCELL_X21_Y40_N39         ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mainVGA:VGA|write_address[15]~9                                                                                                                                               ; MLABCELL_X23_Y13_N48        ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; reset_sig                                                                                                                                                                     ; PIN_AB13                    ; 61      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; reset_sig                                                                                                                                                                     ; PIN_AB13                    ; 309     ; Async. clear               ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; sys_clock                                                                                                                                                                     ; PIN_M9                      ; 649     ; Clock                      ; yes    ; Global Clock         ; GCLK5            ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                  ;
+--------------------------------------------------------------------------------------------------------------------------------+-----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                           ; Location                    ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------+-----------------------------+---------+----------------------+------------------+---------------------------+
; mainVGA:VGA|vga_controller_test:controller|alteraPLL:u1|alteraPLL_0002:alterapll_inst|altera_pll:altera_pll_i|fboutclk_wire[0] ; FRACTIONALPLL_X54_Y38_N0    ; 1       ; Global Clock         ; --               ; --                        ;
; mainVGA:VGA|vga_controller_test:controller|alteraPLL:u1|alteraPLL_0002:alterapll_inst|altera_pll:altera_pll_i|outclk_wire[0]   ; PLLOUTPUTCOUNTER_X54_Y40_N1 ; 115     ; Global Clock         ; GCLK13           ; --                        ;
; reset_sig                                                                                                                      ; PIN_AB13                    ; 309     ; Global Clock         ; GCLK6            ; --                        ;
; sys_clock                                                                                                                      ; PIN_M9                      ; 649     ; Global Clock         ; GCLK5            ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------+-----------------------------+---------+----------------------+------------------+---------------------------+


+------------------------------------+
; Non-Global High Fan-Out Signals    ;
+--------------------------+---------+
; Name                     ; Fan-Out ;
+--------------------------+---------+
; mainVGA:VGA|value_to_vga ; 600     ;
+--------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+-------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+-----------------------+
; Name                                                                                                                                             ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLAB cells ; MIF               ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs         ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+-------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+-----------------------+
; Monitor_Tester:Test_Harness|Test_Frames:RCVROM_Test_Frame|altsyncram:altsyncram_component|altsyncram_om24:auto_generated|ALTSYNCRAM              ; AUTO ; ROM              ; Single Clock ; 4096         ; 24           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 98304  ; 4096                        ; 24                          ; --                          ; --                          ; 98304               ; 12          ; 0          ; test_frames.mif   ; M10K_X51_Y14_N0, M10K_X38_Y12_N0, M10K_X38_Y13_N0, M10K_X46_Y14_N0, M10K_X51_Y15_N0, M10K_X46_Y13_N0, M10K_X51_Y12_N0, M10K_X46_Y12_N0, M10K_X51_Y11_N0, M10K_X46_Y11_N0, M10K_X46_Y10_N0, M10K_X51_Y13_N0                                                                                                                                                                                                                                                                                                                                                                                                                 ; Don't care           ; New data        ; New data        ; No - Address Too Wide ;
; Monitor_Tester:Test_Harness|Test_Frames:XMTROM_Test_Frame|altsyncram:altsyncram_component|altsyncram_om24:auto_generated|ALTSYNCRAM              ; AUTO ; ROM              ; Single Clock ; 4096         ; 24           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 98304  ; 4096                        ; 12                          ; --                          ; --                          ; 49152               ; 6           ; 0          ; test_frames.mif   ; M10K_X46_Y6_N0, M10K_X38_Y4_N0, M10K_X38_Y5_N0, M10K_X46_Y4_N0, M10K_X46_Y5_N0, M10K_X38_Y6_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ; Don't care           ; New data        ; New data        ; No - Address Too Wide ;
; final_project_monitoring:IMEM|monitoring_ram:mem_ram|altsyncram:altsyncram_component|altsyncram_88u3:auto_generated|ALTSYNCRAM                   ; AUTO ; Simple Dual Port ; Single Clock ; 4096         ; 32           ; 4096         ; 32           ; yes                    ; no                      ; yes                    ; yes                     ; 131072 ; 4096                        ; 32                          ; 4096                        ; 32                          ; 131072              ; 16          ; 0          ; None              ; M10K_X30_Y17_N0, M10K_X38_Y15_N0, M10K_X46_Y17_N0, M10K_X38_Y17_N0, M10K_X46_Y15_N0, M10K_X46_Y16_N0, M10K_X38_Y16_N0, M10K_X46_Y18_N0, M10K_X38_Y18_N0, M10K_X30_Y18_N0, M10K_X38_Y14_N0, M10K_X30_Y16_N0, M10K_X30_Y19_N0, M10K_X30_Y15_N0, M10K_X38_Y19_N0, M10K_X46_Y19_N0                                                                                                                                                                                                                                                                                                                                             ; Old data             ; New data        ; New data        ; No - Address Too Wide ;
; mainVGA:VGA|numberRAM:main_RAM|altsyncram:altsyncram_component|altsyncram_1b14:auto_generated|ALTSYNCRAM                                         ; AUTO ; Simple Dual Port ; Single Clock ; 768          ; 16           ; 768          ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 12288  ; 768                         ; 16                          ; 768                         ; 16                          ; 12288               ; 2           ; 0          ; MainRamMif.mif    ; M10K_X22_Y18_N0, M10K_X22_Y17_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Don't care           ; New data        ; New data        ; No - Address Too Wide ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|ALTSYNCRAM    ; AUTO ; Simple Dual Port ; Dual Clocks  ; 307200       ; 1            ; 307200       ; 1            ; yes                    ; no                      ; yes                    ; yes                     ; 307200 ; 307200                      ; 1                           ; 307200                      ; 1                           ; 307200              ; 38          ; 0          ; img_data_logo.mif ; M10K_X30_Y3_N0, M10K_X22_Y5_N0, M10K_X30_Y7_N0, M10K_X22_Y3_N0, M10K_X22_Y11_N0, M10K_X22_Y6_N0, M10K_X30_Y8_N0, M10K_X3_Y8_N0, M10K_X22_Y1_N0, M10K_X30_Y9_N0, M10K_X3_Y6_N0, M10K_X3_Y5_N0, M10K_X3_Y3_N0, M10K_X11_Y8_N0, M10K_X11_Y11_N0, M10K_X11_Y6_N0, M10K_X3_Y9_N0, M10K_X11_Y7_N0, M10K_X22_Y10_N0, M10K_X11_Y3_N0, M10K_X22_Y2_N0, M10K_X11_Y2_N0, M10K_X3_Y10_N0, M10K_X30_Y5_N0, M10K_X11_Y1_N0, M10K_X3_Y7_N0, M10K_X22_Y4_N0, M10K_X22_Y8_N0, M10K_X11_Y4_N0, M10K_X3_Y4_N0, M10K_X3_Y2_N0, M10K_X11_Y5_N0, M10K_X11_Y9_N0, M10K_X11_Y10_N0, M10K_X22_Y7_N0, M10K_X30_Y4_N0, M10K_X30_Y6_N0, M10K_X22_Y9_N0 ; Don't care           ; New data        ; New data        ; No - Address Too Wide ;
; mainVGA:VGA|vga_controller_test:controller|index_logo_3:img_index_inst|altsyncram:altsyncram_component|altsyncram_7o14:auto_generated|ALTSYNCRAM ; AUTO ; ROM              ; Single Clock ; 2            ; 24           ; --           ; --           ; yes                    ; yes                     ; --                     ; --                      ; 48     ; 2                           ; 12                          ; --                          ; --                          ; 24                  ; 1           ; 0          ; index_logo.mif    ; M10K_X11_Y42_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Don't care           ; New data        ; New data        ; Yes                   ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+------------+-------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+-----------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------+
; Fitter DSP Block Usage Summary                ;
+---------------------------------+-------------+
; Statistic                       ; Number Used ;
+---------------------------------+-------------+
; Independent 18x18               ; 11          ;
; Total number of DSP blocks      ; 11          ;
;                                 ;             ;
; Fixed Point Unsigned Multiplier ; 11          ;
+---------------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+-------------------------------------------------------+-------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                                  ; Mode              ; Location       ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+-------------------------------------------------------+-------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; mainVGA:VGA|index_to_pixels_converter_9:nine|Mult0~8  ; Independent 18x18 ; DSP_X33_Y15_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; mainVGA:VGA|index_to_pixels_converter_8:eight|Mult0~8 ; Independent 18x18 ; DSP_X33_Y13_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; mainVGA:VGA|index_to_pixels_converter_6:six|Mult0~8   ; Independent 18x18 ; DSP_X33_Y11_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; mainVGA:VGA|index_to_pixels_converter_7:seven|Mult0~8 ; Independent 18x18 ; DSP_X15_Y15_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; mainVGA:VGA|index_to_pixels_converter_5:five|Mult0~8  ; Independent 18x18 ; DSP_X15_Y9_N0  ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; mainVGA:VGA|index_to_pixels_converter_3:three|Mult0~8 ; Independent 18x18 ; DSP_X33_Y9_N0  ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; mainVGA:VGA|index_to_pixels_converter_4:four|Mult0~8  ; Independent 18x18 ; DSP_X15_Y13_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; mainVGA:VGA|index_to_pixels_converter_2:two|Mult0~8   ; Independent 18x18 ; DSP_X33_Y7_N0  ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; mainVGA:VGA|index_to_pixels_converter_0:zero|Mult0~8  ; Independent 18x18 ; DSP_X15_Y7_N0  ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; mainVGA:VGA|index_to_pixels_converter_1:one|Mult0~8   ; Independent 18x18 ; DSP_X15_Y11_N0 ; Unsigned            ; yes                    ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; final_project_monitoring:IMEM|Mult0~8                 ; Independent 18x18 ; DSP_X8_Y39_N0  ; Unsigned            ; no                     ; yes                    ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+-------------------------------------------------------+-------------------+----------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+----------------------------------------------------------+
; Routing Usage Summary                                    ;
+------------------------------+---------------------------+
; Routing Resource Type        ; Usage                     ;
+------------------------------+---------------------------+
; Block interconnects          ; 13,505 / 140,056 ( 10 % ) ;
; C12 interconnects            ; 122 / 6,048 ( 2 % )       ;
; C2 interconnects             ; 4,394 / 54,648 ( 8 % )    ;
; C4 interconnects             ; 2,073 / 25,920 ( 8 % )    ;
; DQS bus muxes                ; 0 / 17 ( 0 % )            ;
; DQS-18 I/O buses             ; 0 / 17 ( 0 % )            ;
; DQS-9 I/O buses              ; 0 / 17 ( 0 % )            ;
; Direct links                 ; 1,636 / 140,056 ( 1 % )   ;
; Global clocks                ; 3 / 16 ( 19 % )           ;
; Local interconnects          ; 1,811 / 36,960 ( 5 % )    ;
; Quadrant clocks              ; 0 / 88 ( 0 % )            ;
; R14 interconnects            ; 232 / 5,984 ( 4 % )       ;
; R14/C12 interconnect drivers ; 302 / 9,504 ( 3 % )       ;
; R3 interconnects             ; 5,547 / 60,192 ( 9 % )    ;
; R6 interconnects             ; 8,178 / 127,072 ( 6 % )   ;
; Spine clocks                 ; 11 / 120 ( 9 % )          ;
; Wire stub REs                ; 0 / 7,344 ( 0 % )         ;
+------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 33           ; 0            ; 33           ; 0            ; 0            ; 110       ; 33           ; 0            ; 110       ; 110       ; 0            ; 71           ; 0            ; 0            ; 0            ; 0            ; 71           ; 0            ; 0            ; 0            ; 0            ; 71           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 77           ; 110          ; 77           ; 110          ; 110          ; 0         ; 77           ; 110          ; 0         ; 0         ; 110          ; 39           ; 110          ; 110          ; 110          ; 110          ; 39           ; 110          ; 110          ; 110          ; 110          ; 39           ; 110          ; 110          ; 110          ; 110          ; 110          ; 110          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; test_look_now       ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; test_result_correct ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fwd_tagged_sig      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fwd_frame_id[0]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fwd_frame_id[1]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fwd_frame_id[2]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fwd_frame_id[3]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fwd_frame_id[4]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fwd_frame_id[5]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fwd_frame_id[6]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fwd_frame_id[7]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fwd_frame_id[8]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fwd_frame_id[9]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fwd_frame_id[10]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fwd_frame_id[11]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fwd_frame_id[12]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fwd_frame_id[13]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fwd_frame_id[14]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fwd_frame_id[15]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fwd_frame_id[16]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fwd_frame_id[17]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fwd_frame_id[18]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fwd_frame_id[19]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fwd_frame_id[20]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fwd_frame_id[21]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fwd_frame_id[22]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fwd_frame_id[23]    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug[0]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug[1]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug[2]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug[3]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug[4]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug[5]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug[6]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug[8]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug[9]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug[10]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug[11]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug[12]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug[13]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug[14]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug[15]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug[16]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug[17]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug[18]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug[19]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug[20]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug[21]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug[22]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; debug[23]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; avg_latency[0]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; avg_latency[1]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; avg_latency[2]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; avg_latency[3]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; avg_latency[4]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; avg_latency[5]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; avg_latency[6]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; avg_latency[7]      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; avg_latency[8]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; avg_latency[9]      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; avg_latency[10]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; avg_latency[11]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; avg_latency[12]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; avg_latency[13]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; avg_latency[14]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; avg_latency[15]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; avg_latency[16]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; avg_latency[17]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; avg_latency[18]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; avg_latency[19]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; avg_latency[20]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; avg_latency[21]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; avg_latency[22]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; avg_latency[23]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; avg_latency[24]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; avg_latency[25]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; avg_latency[26]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; avg_latency[27]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; avg_latency[28]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; avg_latency[29]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; avg_latency[30]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; avg_latency[31]     ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; Clock_To_Test       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; oHS                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; oVS                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; b_data[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; b_data[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; b_data[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; b_data[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; g_data[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; g_data[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; g_data[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; g_data[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; r_data[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; r_data[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; r_data[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; r_data[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sys_clock           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; reset_sig           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; VGA_CLK_in          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; latency_select[4]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; latency_select[0]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; latency_select[1]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; latency_select[2]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; latency_select[3]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; latency_select[5]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; test_trigger        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fwd_priority_sig    ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; fwd_look_now        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                         ;
+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                         ; Destination Clock(s)                                                                    ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+-------------------+
; sys_clock                                                                               ; sys_clock                                                                               ; 108.1             ;
; VGA|controller|u1|alterapll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; VGA|controller|u1|alterapll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER|divclk ; 9.7               ;
+-----------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                     ; Destination Register                                                                                                                                                ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; mainVGA:VGA|vga_controller_test:controller|video_sync_generator:LTM_ins|v_cnt[9]                                                                    ; mainVGA:VGA|vga_controller_test:controller|video_sync_generator:LTM_ins|VS                                                                                          ; 0.660             ;
; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_rx:RCVROM_ADDR_GENERATOR|counter2[1]                                                                       ; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_rx:RCVROM_ADDR_GENERATOR|counter2[2]                                                                                       ; 0.647             ;
; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_rx:RCVROM_ADDR_GENERATOR|scur.IDLE1                                                                        ; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_rx:RCVROM_ADDR_GENERATOR|scur.SET                                                                                          ; 0.647             ;
; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_tx:XMTROM_ADDR_GENERATOR|counter2[2]                                                                       ; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_tx:XMTROM_ADDR_GENERATOR|counter2[3]                                                                                       ; 0.647             ;
; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_rx:RCVROM_ADDR_GENERATOR|counter2[2]                                                                       ; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_rx:RCVROM_ADDR_GENERATOR|counter2[3]                                                                                       ; 0.645             ;
; mainVGA:VGA|statsCounter[0]                                                                                                                         ; mainVGA:VGA|statsCounter[2]                                                                                                                                         ; 0.643             ;
; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_tx:XMTROM_ADDR_GENERATOR|scur.IDLE1                                                                        ; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_tx:XMTROM_ADDR_GENERATOR|scur.SET                                                                                          ; 0.633             ;
; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_tx:XMTROM_ADDR_GENERATOR|counter2[1]                                                                       ; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_tx:XMTROM_ADDR_GENERATOR|counter2[2]                                                                                       ; 0.632             ;
; mainVGA:VGA|statsCounter[2]                                                                                                                         ; mainVGA:VGA|writeAddressMain[8]                                                                                                                                     ; 0.624             ;
; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_tx:XMTROM_ADDR_GENERATOR|counter2[0]                                                                       ; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_tx:XMTROM_ADDR_GENERATOR|counter2[1]                                                                                       ; 0.616             ;
; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_rx:RCVROM_ADDR_GENERATOR|counter2[0]                                                                       ; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_rx:RCVROM_ADDR_GENERATOR|counter2[1]                                                                                       ; 0.615             ;
; mainVGA:VGA|statsCounter[1]                                                                                                                         ; mainVGA:VGA|writeAddressMain[7]                                                                                                                                     ; 0.610             ;
; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_tx:XMTROM_ADDR_GENERATOR|scur.IDLE0                                                                        ; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_tx:XMTROM_ADDR_GENERATOR|scur.IDLE1                                                                                        ; 0.596             ;
; mainVGA:VGA|vga_controller_test:controller|video_sync_generator:LTM_ins|v_cnt[2]                                                                    ; mainVGA:VGA|vga_controller_test:controller|video_sync_generator:LTM_ins|VS                                                                                          ; 0.594             ;
; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_rx:RCVROM_ADDR_GENERATOR|scur.GEN                                                                          ; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_rx:RCVROM_ADDR_GENERATOR|counter2[3]                                                                                       ; 0.588             ;
; mainVGA:VGA|addingExtraDigits.00                                                                                                                    ; mainVGA:VGA|addingExtraDigits.01                                                                                                                                    ; 0.586             ;
; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_rx:RCVROM_ADDR_GENERATOR|scur.IDLE0                                                                        ; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_rx:RCVROM_ADDR_GENERATOR|scur.IDLE1                                                                                        ; 0.585             ;
; Monitor_Tester:Test_Harness|look_now_FSM_rx:RCV_Look_Now|counter[0]                                                                                 ; Monitor_Tester:Test_Harness|look_now_FSM_rx:RCV_Look_Now|counter[2]                                                                                                 ; 0.584             ;
; Monitor_Tester:Test_Harness|look_now_FSM_tx:XMT_Look_Now|counter[0]                                                                                 ; Monitor_Tester:Test_Harness|look_now_FSM_tx:XMT_Look_Now|counter[2]                                                                                                 ; 0.584             ;
; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_rx:RCVROM_ADDR_GENERATOR|scur.DELAY                                                                        ; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_rx:RCVROM_ADDR_GENERATOR|read_enable                                                                                       ; 0.580             ;
; Monitor_Tester:Test_Harness|look_now_FSM_tx:XMT_Look_Now|scur.SET                                                                                   ; Monitor_Tester:Test_Harness|look_now_FSM_tx:XMT_Look_Now|scur.TOGGLE                                                                                                ; 0.579             ;
; Monitor_Tester:Test_Harness|look_now_FSM_rx:RCV_Look_Now|scur.IDLE1                                                                                 ; Monitor_Tester:Test_Harness|look_now_FSM_rx:RCV_Look_Now|scur.IDLE                                                                                                  ; 0.568             ;
; Monitor_Tester:Test_Harness|look_now_FSM_tx:XMT_Look_Now|scur.IDLE1                                                                                 ; Monitor_Tester:Test_Harness|look_now_FSM_tx:XMT_Look_Now|scur.IDLE                                                                                                  ; 0.568             ;
; Monitor_Tester:Test_Harness|look_now_FSM_rx:RCV_Look_Now|scur.SET                                                                                   ; Monitor_Tester:Test_Harness|look_now_FSM_rx:RCV_Look_Now|scur.TOGGLE                                                                                                ; 0.566             ;
; mainVGA:VGA|addingExtraDigits.01                                                                                                                    ; mainVGA:VGA|writeAddressMain[0]                                                                                                                                     ; 0.565             ;
; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_tx:XMTROM_ADDR_GENERATOR|scur.DELAY                                                                        ; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_tx:XMTROM_ADDR_GENERATOR|scur.GEN                                                                                          ; 0.564             ;
; mainVGA:VGA|writeAddressMain[6]                                                                                                                     ; mainVGA:VGA|writeAddressMain[6]                                                                                                                                     ; 0.562             ;
; Monitor_Tester:Test_Harness|look_now_FSM_rx:RCV_Look_Now|scur.TOGGLE                                                                                ; Monitor_Tester:Test_Harness|look_now_FSM_rx:RCV_Look_Now|scur.IDLE                                                                                                  ; 0.561             ;
; Monitor_Tester:Test_Harness|look_now_FSM_tx:XMT_Look_Now|scur.TOGGLE                                                                                ; Monitor_Tester:Test_Harness|look_now_FSM_tx:XMT_Look_Now|scur.IDLE                                                                                                  ; 0.561             ;
; Monitor_Tester:Test_Harness|look_now_FSM_rx:RCV_Look_Now|scur.IDLE                                                                                  ; Monitor_Tester:Test_Harness|look_now_FSM_rx:RCV_Look_Now|scur.IDLE1                                                                                                 ; 0.557             ;
; Monitor_Tester:Test_Harness|look_now_FSM_tx:XMT_Look_Now|scur.IDLE                                                                                  ; Monitor_Tester:Test_Harness|look_now_FSM_tx:XMT_Look_Now|scur.IDLE1                                                                                                 ; 0.557             ;
; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_rx:RCVROM_ADDR_GENERATOR|scur.SET                                                                          ; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_rx:RCVROM_ADDR_GENERATOR|counter2[3]                                                                                       ; 0.556             ;
; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_tx:XMTROM_ADDR_GENERATOR|scur.GEN                                                                          ; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_tx:XMTROM_ADDR_GENERATOR|scur.DELAY                                                                                        ; 0.554             ;
; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_tx:XMTROM_ADDR_GENERATOR|scur.SET                                                                          ; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_tx:XMTROM_ADDR_GENERATOR|counter2[3]                                                                                       ; 0.552             ;
; Monitor_Tester:Test_Harness|debounce:trigger_debounce|counter_out[26]                                                                               ; Monitor_Tester:Test_Harness|debounce:trigger_debounce|result                                                                                                        ; 0.550             ;
; Monitor_Tester:Test_Harness|debounce:trigger_debounce|flipflops[1]                                                                                  ; Monitor_Tester:Test_Harness|debounce:trigger_debounce|result                                                                                                        ; 0.544             ;
; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_tx:XMTROM_ADDR_GENERATOR|read_enable                                                                       ; Monitor_Tester:Test_Harness|look_now_FSM_tx:XMT_Look_Now|scur.TOGGLE                                                                                                ; 0.538             ;
; Monitor_Tester:Test_Harness|look_now_FSM_rx:RCV_Look_Now|counter[1]                                                                                 ; Monitor_Tester:Test_Harness|look_now_FSM_rx:RCV_Look_Now|counter[2]                                                                                                 ; 0.528             ;
; Monitor_Tester:Test_Harness|look_now_FSM_tx:XMT_Look_Now|counter[1]                                                                                 ; Monitor_Tester:Test_Harness|look_now_FSM_tx:XMT_Look_Now|counter[2]                                                                                                 ; 0.528             ;
; Monitor_Tester:Test_Harness|debounce:trigger_debounce|flipflops[0]                                                                                  ; Monitor_Tester:Test_Harness|debounce:trigger_debounce|result                                                                                                        ; 0.517             ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|address_reg_b[2] ; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|out_address_reg_b[2]             ; 0.508             ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|address_reg_b[1] ; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|out_address_reg_b[1]             ; 0.495             ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|address_reg_b[0] ; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|out_address_reg_b[0]             ; 0.494             ;
; mainVGA:VGA|vga_controller_test:controller|Reset_Delay:r0|Cont[1]                                                                                   ; mainVGA:VGA|vga_controller_test:controller|Reset_Delay:r0|Cont[18]                                                                                                  ; 0.492             ;
; mainVGA:VGA|write_address[0]                                                                                                                        ; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|ram_block1a29~porta_address_reg0 ; 0.486             ;
; mainVGA:VGA|write_address[1]                                                                                                                        ; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|ram_block1a29~porta_address_reg0 ; 0.486             ;
; mainVGA:VGA|writeAddressMain[7]                                                                                                                     ; mainVGA:VGA|writeAddressMain[7]                                                                                                                                     ; 0.470             ;
; Monitor_Tester:Test_Harness|look_now_FSM_rx:RCV_Look_Now|counter[2]                                                                                 ; Monitor_Tester:Test_Harness|look_now_FSM_rx:RCV_Look_Now|scur.IDLE1                                                                                                 ; 0.456             ;
; Monitor_Tester:Test_Harness|look_now_FSM_tx:XMT_Look_Now|counter[2]                                                                                 ; Monitor_Tester:Test_Harness|look_now_FSM_tx:XMT_Look_Now|scur.IDLE1                                                                                                 ; 0.450             ;
; mainVGA:VGA|vga_controller_test:controller|video_sync_generator:LTM_ins|v_cnt[7]                                                                    ; mainVGA:VGA|vga_controller_test:controller|video_sync_generator:LTM_ins|blank_n                                                                                     ; 0.437             ;
; mainVGA:VGA|vga_controller_test:controller|video_sync_generator:LTM_ins|v_cnt[6]                                                                    ; mainVGA:VGA|vga_controller_test:controller|video_sync_generator:LTM_ins|blank_n                                                                                     ; 0.437             ;
; mainVGA:VGA|vga_controller_test:controller|video_sync_generator:LTM_ins|v_cnt[4]                                                                    ; mainVGA:VGA|vga_controller_test:controller|video_sync_generator:LTM_ins|blank_n                                                                                     ; 0.421             ;
; mainVGA:VGA|vga_controller_test:controller|video_sync_generator:LTM_ins|v_cnt[5]                                                                    ; mainVGA:VGA|vga_controller_test:controller|video_sync_generator:LTM_ins|blank_n                                                                                     ; 0.409             ;
; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_tx:XMTROM_ADDR_GENERATOR|counter2[3]                                                                       ; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_tx:XMTROM_ADDR_GENERATOR|scur.GEN                                                                                          ; 0.400             ;
; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_rx:RCVROM_ADDR_GENERATOR|counter2[3]                                                                       ; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_rx:RCVROM_ADDR_GENERATOR|scur.DELAY                                                                                        ; 0.398             ;
; mainVGA:VGA|value_to_vga                                                                                                                            ; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|ram_block1a37~porta_datain_reg0  ; 0.379             ;
; mainVGA:VGA|vga_controller_test:controller|video_sync_generator:LTM_ins|v_cnt[8]                                                                    ; mainVGA:VGA|vga_controller_test:controller|video_sync_generator:LTM_ins|blank_n                                                                                     ; 0.376             ;
; mainVGA:VGA|index_to_pixels_converter_0:zero|i[1]                                                                                                   ; mainVGA:VGA|index_to_pixels_converter_0:zero|i[4]                                                                                                                   ; 0.361             ;
; mainVGA:VGA|index_to_pixels_converter_0:zero|i[2]                                                                                                   ; mainVGA:VGA|index_to_pixels_converter_0:zero|i[4]                                                                                                                   ; 0.361             ;
; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_rx:RCVROM_ADDR_GENERATOR|counter[10]                                                                       ; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_rx:RCVROM_ADDR_GENERATOR|scur.DELAY                                                                                        ; 0.351             ;
; mainVGA:VGA|vga_controller_test:controller|video_sync_generator:LTM_ins|h_cnt[7]                                                                    ; mainVGA:VGA|vga_controller_test:controller|video_sync_generator:LTM_ins|HS                                                                                          ; 0.350             ;
; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_tx:XMTROM_ADDR_GENERATOR|counter[10]                                                                       ; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_tx:XMTROM_ADDR_GENERATOR|scur.DELAY                                                                                        ; 0.344             ;
; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_tx:XMTROM_ADDR_GENERATOR|counter[9]                                                                        ; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_tx:XMTROM_ADDR_GENERATOR|scur.DELAY                                                                                        ; 0.344             ;
; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_tx:XMTROM_ADDR_GENERATOR|counter[8]                                                                        ; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_tx:XMTROM_ADDR_GENERATOR|scur.DELAY                                                                                        ; 0.344             ;
; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_tx:XMTROM_ADDR_GENERATOR|counter[7]                                                                        ; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_tx:XMTROM_ADDR_GENERATOR|scur.DELAY                                                                                        ; 0.344             ;
; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_tx:XMTROM_ADDR_GENERATOR|counter[6]                                                                        ; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_tx:XMTROM_ADDR_GENERATOR|scur.DELAY                                                                                        ; 0.344             ;
; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_tx:XMTROM_ADDR_GENERATOR|counter[5]                                                                        ; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_tx:XMTROM_ADDR_GENERATOR|scur.DELAY                                                                                        ; 0.344             ;
; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_tx:XMTROM_ADDR_GENERATOR|counter[11]                                                                       ; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_tx:XMTROM_ADDR_GENERATOR|scur.DELAY                                                                                        ; 0.344             ;
; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_tx:XMTROM_ADDR_GENERATOR|counter[3]                                                                        ; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_tx:XMTROM_ADDR_GENERATOR|scur.DELAY                                                                                        ; 0.344             ;
; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_tx:XMTROM_ADDR_GENERATOR|counter[2]                                                                        ; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_tx:XMTROM_ADDR_GENERATOR|scur.DELAY                                                                                        ; 0.344             ;
; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_tx:XMTROM_ADDR_GENERATOR|counter[1]                                                                        ; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_tx:XMTROM_ADDR_GENERATOR|scur.DELAY                                                                                        ; 0.344             ;
; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_tx:XMTROM_ADDR_GENERATOR|counter[4]                                                                        ; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_tx:XMTROM_ADDR_GENERATOR|scur.DELAY                                                                                        ; 0.344             ;
; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_tx:XMTROM_ADDR_GENERATOR|counter[0]                                                                        ; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_tx:XMTROM_ADDR_GENERATOR|scur.DELAY                                                                                        ; 0.344             ;
; Monitor_Tester:Test_Harness|XMT_Counter:XMT_LatencyCounter|scur.SET                                                                                 ; Monitor_Tester:Test_Harness|XMT_Counter:XMT_LatencyCounter|scur.OVRFLW                                                                                              ; 0.339             ;
; mainVGA:VGA|index_to_pixels_converter_0:zero|j[4]                                                                                                   ; mainVGA:VGA|index_to_pixels_converter_0:zero|j[3]                                                                                                                   ; 0.338             ;
; mainVGA:VGA|vga_controller_test:controller|video_sync_generator:LTM_ins|v_cnt[3]                                                                    ; mainVGA:VGA|vga_controller_test:controller|video_sync_generator:LTM_ins|VS                                                                                          ; 0.337             ;
; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_rx:RCVROM_ADDR_GENERATOR|counter[9]                                                                        ; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_rx:RCVROM_ADDR_GENERATOR|scur.DELAY                                                                                        ; 0.326             ;
; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_rx:RCVROM_ADDR_GENERATOR|counter[8]                                                                        ; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_rx:RCVROM_ADDR_GENERATOR|scur.DELAY                                                                                        ; 0.326             ;
; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_rx:RCVROM_ADDR_GENERATOR|counter[7]                                                                        ; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_rx:RCVROM_ADDR_GENERATOR|scur.DELAY                                                                                        ; 0.326             ;
; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_rx:RCVROM_ADDR_GENERATOR|counter[6]                                                                        ; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_rx:RCVROM_ADDR_GENERATOR|scur.DELAY                                                                                        ; 0.326             ;
; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_rx:RCVROM_ADDR_GENERATOR|counter[5]                                                                        ; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_rx:RCVROM_ADDR_GENERATOR|scur.DELAY                                                                                        ; 0.326             ;
; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_rx:RCVROM_ADDR_GENERATOR|counter[4]                                                                        ; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_rx:RCVROM_ADDR_GENERATOR|scur.DELAY                                                                                        ; 0.326             ;
; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_rx:RCVROM_ADDR_GENERATOR|counter[3]                                                                        ; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_rx:RCVROM_ADDR_GENERATOR|scur.DELAY                                                                                        ; 0.326             ;
; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_rx:RCVROM_ADDR_GENERATOR|counter[2]                                                                        ; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_rx:RCVROM_ADDR_GENERATOR|scur.DELAY                                                                                        ; 0.326             ;
; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_rx:RCVROM_ADDR_GENERATOR|counter[1]                                                                        ; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_rx:RCVROM_ADDR_GENERATOR|scur.DELAY                                                                                        ; 0.326             ;
; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_rx:RCVROM_ADDR_GENERATOR|counter[11]                                                                       ; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_rx:RCVROM_ADDR_GENERATOR|scur.DELAY                                                                                        ; 0.326             ;
; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_rx:RCVROM_ADDR_GENERATOR|counter[0]                                                                        ; Monitor_Tester:Test_Harness|ROM_ADDR_GEN_rx:RCVROM_ADDR_GENERATOR|scur.DELAY                                                                                        ; 0.326             ;
; mainVGA:VGA|vga_controller_test:controller|video_sync_generator:LTM_ins|HS                                                                          ; mainVGA:VGA|vga_controller_test:controller|oHS                                                                                                                      ; 0.319             ;
; mainVGA:VGA|index_to_pixels_converter_0:zero|i[0]                                                                                                   ; mainVGA:VGA|index_to_pixels_converter_0:zero|i[3]                                                                                                                   ; 0.318             ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|address_reg_b[3] ; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|out_address_reg_b[3]             ; 0.317             ;
; mainVGA:VGA|index_to_pixels_converter_0:zero|j[2]                                                                                                   ; mainVGA:VGA|index_to_pixels_converter_0:zero|j[4]                                                                                                                   ; 0.317             ;
; mainVGA:VGA|index_to_pixels_converter_0:zero|j[3]                                                                                                   ; mainVGA:VGA|index_to_pixels_converter_0:zero|j[4]                                                                                                                   ; 0.313             ;
; mainVGA:VGA|index_to_pixels_converter_0:zero|j[0]                                                                                                   ; mainVGA:VGA|index_to_pixels_converter_0:zero|j[1]                                                                                                                   ; 0.313             ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|address_reg_b[4] ; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|out_address_reg_b[4]             ; 0.312             ;
; Monitor_Tester:Test_Harness|XMT_Counter:XMT_LatencyCounter|scur.OVRFLW                                                                              ; Monitor_Tester:Test_Harness|XMT_Counter:XMT_LatencyCounter|scur.IDLE0                                                                                               ; 0.312             ;
; mainVGA:VGA|index_to_pixels_converter_0:zero|i[3]                                                                                                   ; mainVGA:VGA|index_to_pixels_converter_0:zero|i[4]                                                                                                                   ; 0.311             ;
; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|address_reg_b[5] ; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|out_address_reg_b[5]             ; 0.310             ;
; mainVGA:VGA|write_address[6]                                                                                                                        ; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|ram_block1a29~porta_address_reg0 ; 0.308             ;
; mainVGA:VGA|write_address[4]                                                                                                                        ; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|ram_block1a37~porta_address_reg0 ; 0.305             ;
; mainVGA:VGA|write_address[10]                                                                                                                       ; mainVGA:VGA|vga_controller_test:controller|img_data_3:img_data_inst|altsyncram:altsyncram_component|altsyncram_qp14:auto_generated|ram_block1a37~porta_address_reg0 ; 0.305             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device 5CEBA4F23C7 for design "Monitoring"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (21300): LOCKED port on the PLL is not properly connected on instance "mainVGA:VGA|vga_controller_test:controller|alteraPLL:u1|alteraPLL_0002:alterapll_inst|altera_pll:altera_pll_i|general[0].gpll". The LOCKED port on the PLL should be connected when the FBOUTCLK port is connected. Although it is unnecessary to connect the LOCKED signal, any logic driven off of an output clock of the PLL will not know when the PLL is locked and ready.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 77 pins of 110 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Warning (177007): PLL(s) placed in location FRACTIONALPLL_X54_Y38_N0 do not have a PLL clock to compensate specified - the Fitter will attempt to compensate all PLL clocks
    Info (177008): PLL mainVGA:VGA|vga_controller_test:controller|alteraPLL:u1|alteraPLL_0002:alterapll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL
Warning (16406): 1 global input pin(s) will use non-dedicated clock routing
    Warning (16407): Source REFCLK I/O is not placed onto a dedicated REFCLK input pin for global clock driver reset_sig~inputCLKENA0, placed at CLKCTRL_G7
        Info (179012): Refclk input I/O pad reset_sig is placed onto PIN_AB13
Info (11178): Promoted 1 clock (1 global)
    Info (11162): mainVGA:VGA|vga_controller_test:controller|alteraPLL:u1|alteraPLL_0002:alterapll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 119 fanout uses global clock CLKCTRL_G13
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (11162): sys_clock~inputCLKENA0 with 599 fanout uses global clock CLKCTRL_G5
    Info (11162): reset_sig~inputCLKENA0 with 229 fanout uses global clock CLKCTRL_G7
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Monitoring.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: VGA|controller|u1|alterapll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL  from: refclkin  to: fbclk
    Info (332098): Cell: VGA|controller|u1|alterapll_inst|altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER  from: vco0ph[0]  to: divclk
    Info (332098): Cell: VGA|controller|u1|alterapll_inst|altera_pll_i|general[0].gpll~PLL_REFCLK_SELECT  from: clkin[0]  to: clkout
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 66 registers into blocks of type DSP block
    Extra Info (176220): Created 61 register duplicates
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:12
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:57
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:02:16
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 5% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 19% of the available device resources in the region that extends from location X33_Y23 to location X43_Y33
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:01:05
Info (11888): Total time spent on timing analysis during the Fitter is 20.87 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:01:11
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file C:/Users/Kei Yoshikoshi/Documents/ECE559/Monitoring_VGA_Tester_Everything_Works_restored/output_files/Monitoring.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 11 warnings
    Info: Peak virtual memory: 1950 megabytes
    Info: Processing ended: Thu Dec 15 13:23:14 2016
    Info: Elapsed time: 00:06:25
    Info: Total CPU time (on all processors): 00:05:56


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Kei Yoshikoshi/Documents/ECE559/Monitoring_VGA_Tester_Everything_Works_restored/output_files/Monitoring.fit.smsg.


