%-----------------------------------------------------------------------
% 中国科学: 信息科学 中文模板, 请用 CCT-LaTeX 编译
% http://scis.scichina.com
%-----------------------------------------------------------------------

\documentclass{SCIS2023cn}
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
%%% 作者附加的定义
%%% 常用环境已经加载好, 不需要重复加载
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%


%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
%%% 开始
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
\begin{document}

%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
%%% 作者不需要修改此处信息
\ArticleType{论文}
%\SpecialTopic{}
%\Luntan{中国科学院学部\quad 科学与技术前沿论坛}
\Year{2023}
\Vol{53}
\No{1}
\BeginPage{1}
\DOI{}
\ReceiveDate{}
\ReviseDate{}
\AcceptDate{}
\OnlineDate{}
\AuthorMark{}
\AuthorCitation{}
\enAuthorCitation{}
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%



\title{EDA左移融合设计范式的发展现状、趋势与挑战}{EDA左移融合设计范式的发展现状、趋势与挑战}

\entitle{The Shift-Left Design Paradigm of EDA: Progress and Challenges}{The Shift-Left Design Paradigm of EDA: Progress and Challenges}

\author[1]{梁云}{Yun Liang}{{ericlyun@pku.edu.cn}}
\author[2]{卓成}{Cheng Zhuo}{{czhuo@zju.edu.cn}}
\author[3]{李永福}{Yongfu Li}{{yongfu.li@sjtu.edu.cn}}
\comment{国家自然科学基金（批准号: T2293700, T2293701）资助项目}
%若英文部分的emaillist太长需要换行的话,形式单独写在这里
%\enauthoremaillist{xingming1@xxxx.xxx, xingming2@xxxx.xxx, xingming3@xxxx.xxx, xingming4\\@xxxx.xxx, xingming5@xxxx.xxx}

%\comment{\dag~同等贡献}
%\encomment{\dag~Equal contribution}

\address[1]{北京大学 集成电路学院，北京 100871}{School of Integrated Circuits, Peking University, Beijing {\rm 100871}, China}
\address[2]{浙江大学 微纳电子学院，杭州 310058}{School of Micro-Nano Electronics, Zhejiang University, Hangzhou {\rm 310058}, China}
\address[3]{上海交通大学 微纳电子学系，上海 200240}{Department of Micro-Nano Electronics, Shanghai Jiao Tong University, Shanghai {\rm 200240}, China}
\abstract{
  左移（Shift-left）融合是电子设计自动化（EDA）的一种新设计范式, 旨在通过融合和并行解决传统瀑布式设计范式的问题. 传统EDA流程分为多个串行设计阶段, 导致设计周期长、设计冗余大. 通过相邻设计阶段的融合与并行, 可以有效缩短设计周期、提升设计优化效率. 左移融合通常涉及到在不同设计阶段之间共享数据模型, 并采用新的抽象方法, 可以应用到包括高层次综合、逻辑综合、布局布线、签核验证、工艺优化等EDA流程的各个阶段. 此外, 借助早期的数据分析与评估, 可以有效应对后期可能出现的问题, 从而降低开发成本. 综上, 鉴于左移融合对于提高EDA流程的效率和质量具有重要意义, 本文将介绍左移融合的发展现状和关键科学问题, 并展望未来发展路线. 
}

\enabstract{Shift-left and fusion is one of the important innovative design paradigms in the field of electronic design automation (EDA). The traditional EDA flow can be divided into multiple serial design stages, resulting in a long design cycle. Different from the traditional waterfall design paradigm used in EDA design flow, it proposes to use fusion and parallelization of different stages. More clearly, through the integration and parallelization of adjacent design stages, the design cycle can be effectively optimized and the efficiency can be improved. Shift-left and fusion usually involves sharing data models between different design stages, and adopts new abstraction, which can be applied to various stages of EDA flow including high-level synthesis, logic synthesis, placement and routing, verification, process optimization, etc. In addition, with the help of early data analysis, possible problems in the late stage can be identified and solved early, thereby reducing the development and verification costs. In summary, left-shift and fusion are of great importance for improving the efficiency and quality of the EDA flow. This article will introduce and discuss the progress and challenges of the left-shift and fusion paradigm, and look forward to the potential frontier research directions recommended to National Natural Science Foundation of China.}

\keywords{电子设计自动化（EDA）, 左移, 融合, 并行, 效率}
\enkeywords{EDA, shift-left, fusion, parallel, efficiency}

\maketitle


电子设计自动化（Electronic Design Automation, EDA）是集成电路领域的关键技术之一. 随着集成电路技术的不断发展, 集成电路的规模快速增长, 芯片的晶体管数则达到了百亿级别, 例如NVIDIA公司推出的H100 GPU拥有800亿个晶体管. 由于规模的庞大, 集成电路的设计、验证、制造等各个环节都依赖于EDA工具, 以保证开发周期与可靠性. 

与此同时, 集成电路规模的进一步提升对EDA也提出了新的挑战. 传统EDA流程包括高层次综合、逻辑综合、布局布线、验证签核等等, 具有消耗时间长、价格高昂、优化能力有限等特征. 此外, 新架构、新器件的提出, 进一步对EDA工具提出了更高的要求, EDA的进一步发展势在必行. 

近年来, EDA领域正在快速发展, 新算法、新工具、新平台的提出极大地提升了传统EDA流程的效率. 但是, 由于传统设计流程本身具有流程分立冗长、信息难以流通等特性, 导致了开发效率的提升受限, 无法克服规模所带来的负面效应. 因此, EDA领域亟需新的设计范式, 以革新传统设计流程, 降低开发周期, 提升效率, 从而适应集成电路领域的最新发展. 新的设计范式需要克服传统设计流程的缺点, 实现跨层次信息流通以降低算法设计难度. 同时, 借助于新兴的人工智能（AI）算法, 提升算法运行效率和鲁棒性, 在设计、验证、制造全流程上, 实现快速的反馈, 从而缩短开发周期和迭代时间. 

在此背景下, 2023年9月25-26日, 国家自然科学基金委员会信息学部会同数学物理科学部, 工程与材料科学部, 交叉科学部, 计划与政策局联合主办了主题为 “集成电路未来发展及关键问题” 的第347期双清论坛（青年）, 来自国内20多个单位的40余名专家学者应邀参加了本次论坛. 与会专家对集成电路的发展现状与趋势、未来主要研究方向和科学问题进行了梳理, 并建议了重点支持方向. 



\section{EDA设计范式的研究背景与重大挑战}
\subsection{研究背景}

\begin{figure}[!t]
\centering
\includegraphics[width=\linewidth]{fig1.eps}
\cnenfigcaption{瀑布模型与左移融合模型对比}{Comparison of waterfall model and shift-left fusion model}
\label{fig:1}
\end{figure}

如图\ref*{fig:1}所示，传统EDA流程采用瀑布模型（waterfall model）的设计范式, 即将设计流程顺序地划分为若干个阶段, 实现阶段间的解耦与设计流程的简化. 在瀑布模型中, 设计流程是完全串行的, 前一个阶段完成后才可以开始后一个阶段, 从而确保了阶段的独立性. 虽然这一设计范式降低了每一个阶段的复杂性, 但是却带来了整体迭代周期的延长, 并且阻止了全局优化, 导致优化不足. 

左移融合模型是一种新兴的EDA设计范式. 该概念指将设计过程的关注点从瀑布模型的顺序流程转向更早期的设计阶段. 左移要求开发流程的不同阶段强化协作, 包括但不限于：1) 早期对传统流程后期出现的事项进行估算和协同设计, 缩短设计周期并提升性能; 2) 在早期阶段进行测试及分析, 尽早发现和预防问题, 提高芯片的质量和效率, 实现降本增效; 3) 开发模型或抽象以支持设计阶段的并行开展. 通过开发流程的左移, 实现了流程的并行化, 充分利用流程前期的低修复成本与高优化空间, 从而缩短了开发周期, 降低开发成本. 


多个EDA公司已经推出各自的产品, 例如, Synopsys Platform Architect\footnote[1]{https://www.synopsys.com/verification/virtual-prototyping/platform-architect.html}提供了基于SystemC TLM的工具和高效的方法, 供架构师和系统设计师用于早期分析和优化多核 SoC 架构的性能和功耗; DSO.ai\footnote[2]{https://www.synopsys.com/ai/ai-powered-eda/dso-ai.html}通过人工智能、强化学习, 在芯片设计的庞大解决方案空间中寻找优化目标, 实现RTL到GDSII的全流程自动优化; Virtualizer Development Kits (VDKs)\footnote[3]{https://www.synopsys.com/verification/virtual-prototyping/virtualizer.html}支持特定设计的虚拟原型、调试和分析工具以及软件开发工具包, 使软件开发不依赖于RTL设计而能够在设计周期中提前进行. Cadence的Joules RTL Design Studio\footnote[4]{https://www.cadence.com/en\_US/home/tools/digital-design-and-signoff/rtl-analysis/joules-rtl-design-studio.html}支持设计在布局布线阶段之前进行更准确的功耗、性能、面积和物理设计拥塞分析. JedAI\footnote[5]{https://www.cadence.com/en\_US/home/solutions/joint-enterprise-data-ai-platform.html}支持提取不同阶段的设计数据, 工作流数据和工作负载数据, 通过数据分析以在设计早期预测设计结果. Siemens的Calibre Design Solutions\footnote[6]{https://eda.sw.siemens.com/en-US/ic/calibre-design/}通过将设计阶段与制造良率检查融合, 实现在设计早期发现潜在的制造坏点以指导物理设计, 缩短上市时间. 

然而, 不同公司对左移融合的设计范式的侧重不同. Synopsys注重于数据模型的共享而非抽象层次的改变, 将不同阶段的技术提前应用并融合到设计流程, 同时还提供后端阶段前端化, 以实现最终的性能、功耗、面积（PPA）优化. Siemens则强调利用新工具和语言帮助弥合不同抽象层次的差距. 因此, 左移融合的进一步发展需要更加开放的环境, 建立数据共享机制, 通过构建完整的生态融合业界不同的设计标准和理念.



\subsection{重大挑战}
然而, 左移融合的新设计范式面临着以下的重大挑战：
\begin{itemize}
  \item 如何定义融合的优化问题: 左移需要在早期阶段考虑后期阶段问题, 如何定义优化目标与限制条件以实现跨层次的全局优化？
  \item 如何定义抽象层次与接口：左移会打破传统的抽象层次, 如何定义新的抽象层次以及相关的数据模型和算法？如何定义新的接口和标准以连接这些抽象层次？
  \item 如何克服复杂性：左移会使设计过程变得更加复杂, 设计空间变得更加庞大, 如何实现高效设计和评估？
\end{itemize}

\section{EDA设计范式的研究现状与发展趋势}
从全球市场来看, 以Cadence、Synopsys、Siemens为代表的国外EDA公司具有垄断地位, 合计占据了全球近85\%以上的市场. 其发展时间久、基础深厚, 建立了多阶段、全覆盖的较为完整的工具生态, 进而在不同阶段的EDA工具融合上有着天然的优势. 与国外EDA业界相比, 我国EDA企业成立比较晚, 产业积累相对薄弱; 同时, 受到各种限制, 难以效仿EDA三巨头的合并、收购的发展模式. 因此, 我国EDA产业界多聚焦于细分领域的点工具. 例如, 华大九天针对模拟电路、显示电路开发了原理图编辑、电路仿真、物理验证工具; 芯华章和合见工软面向硬件仿真、FPGA验证等推出了一系列加速方案; 概伦电子、广立微等针对掩模版校准、工艺仿真、良率仿真等芯片制造端环节推出了解决方案. 然而, 国内EDA公司的市场、体量和成熟度尚难以支撑全链条、多环节的EDA工具左移融合. 

左移融合作为EDA的一种设计范式, 应用在EDA工具的设计阶段、验证阶段和制造阶段. 在设计阶段, 加利福尼亚大学课题组提出了一种逻辑综合算法, 该算法在早期设计阶段考虑布线面积和延迟估算, 通过左移逻辑综合与布线预测的结合来提升整体设计质量\cite{1}. 此外, 加利福尼亚大学课题组还开发了一种考虑布局的高层次综合算法, 生成适应布局的寄存器传输级架构, 有效减轻布局中常见的互连问题\cite{2}. 日本先进科学技术研究所课题组提出的高层次综合流程专注于识别布线拥塞区域, 减少因解决布线拥塞而产生的迭代次数, 提高综合效率\cite{3}; 在验证阶段, 乔治亚理工学院课题组提出一种使用基于决策树的回归模型进行绕线的提取方法, 实现了更准确的功耗预测, 有助于优化时序设计, 减小最坏情况下的负时隙\cite{4}. 印度SRM科学技术学院课题组提出了基于机器学习的电路功耗估算系统, 提高了测试效率和准确性, 缩短了电路设计周期\cite{5}. 德克萨斯农工大学课题组提出了一种基于机器学习的布线时序预测方法, 通过在布线之前根据时序估计进行引导, 有效减少时序违例, 提高了设计效率\cite{6}; 在制造阶段, 德克萨斯大学奥斯汀分校课题组提出了一种高效的光刻感知的布线器, 将光刻验证左移至布线阶段, 能有效增强印刷后版图的图像质量\cite{7}. 马萨诸塞大学课题组提出了一种光刻感知的金属填充插入技术, 综合考虑了统计光刻变异和关键区域, 显著提高了设计的良率\cite{8}. 

国内学术界对EDA左移融合范式也展开了积极探索. 在设计阶段, 清华大学课题组将在物理设计方面影响性能的参数左移到逻辑设计中, 使得逻辑设计的结果在物理实现时满足性能要求\cite{9}. 清华大学还提出通过强化学习的方法, 实现在模拟电路设计阶段将工艺信息融合\cite{10}. 香港中文大学提出基于图神经网络技术的功耗估计方法, 进而辅助高层次综合阶段的设计空间探索\cite{11}. 香港中文大学还提出在设计早期将时序信息融入斯坦纳点的调整, 以及将多重曝光信息融入标准单元设计中, 从而提升设计质量\cite{12,13}. 浙江大学课题组提出将动态噪声感知能力与静态时序分析相结合, 从而加速签核验证和设计收敛\cite{14}. 在时钟规划过程中, 清华大学课题组提出将工艺参数变化的影响左移至时钟规划过程的安全时钟布线算法\cite{15}以及抗工艺变化的时钟偏差规划等方法\cite{16}, 大幅提高在工艺变化条件下电路的可靠性. 北京大学课题组创建了首个AI for EDA应用的开源数据集CircuitNet\cite{17}, 涵盖数字设计流程不同阶段的各个特征, 助力研究与建立精确的验证模型. 西安电子科技大学课题组提出基于寄存器传输级设计构建功耗模型, 使用机器学习进行功耗预测的框架, 将功耗验证左移, 减小设计优化迭代并提高设计性能\cite{18}. 东南大学课题组提出了采用卷积神经网络的特征工程方法和集成模型, 显著减小了预测误差并降低时序仿真分析的时间成本\cite{19}; 在制造阶段, 清华大学课题组和浙江大学课题组分别提出了考虑光学邻近效应的详细布线算法\cite{20}和考虑缺陷率模型的的布线算法\cite{21}. 此外, 清华大学课题组提出考虑电迁移效应的全局和局部布线算法\cite{22}. 进一步地, 在先进节点的光刻工艺中, 设计者、掩模版制造商和制造厂三者之间的交互, 每个环节都会影响光刻工艺性能乃至最终芯片良率. 北京理工大学提出光源、版图和设计规则协同优化\cite{23}. 

总体而言, 我国在EDA相关的学术领域正呈现出一股令人振奋的井喷趋势. 但是在EDA领域的旗舰学术会议DAC（Design Automation Conference）上, 我国的EDA工作与传统欧美优势国家相比仍有一定差距, 尤其先进工艺节点EDA工具的发展方向仍然由美国EDA三巨头主导. 另一方面, 人工智能、大数据等技术的发展为EDA领域的进步带来了新的可能. 我国在人工智能方面有着明显的优势, 在领域影响力上已经逐渐赶超欧美. 伴随着国内芯片设计产业的发展, 芯片设计、仿真、测试和制造数据量急速增长, 为人工智能算法提供了强有力的支持, 能够有效推动EDA工具及工具间的融合发展. 



\section{EDA新设计范式的关键科学问题与重点研究方向}
\subsection{关键科学问题}
\subsubsection*{科学问题一：“现有方法忽视优化阶段间的相关性”}
在EDA流程中, 存在多个相关联的优化阶段, 如架构设计与优化、电路优化和物理优化等. 现有的优化流程忽视多个优化阶段间的相关性, 导致后续优化结果出现极大的不确定性. 综合考虑, 多个阶段的优化目标和约束条件展现了一个复杂的权衡网络, 每个阶段虽有其独立的目标, 但都可能对最终的优化成果产生影响. 例如, 架构优化阶段由于缺乏电路与物理实现细节, 可能导致后续优化困难. Synopsys提出的RTL Architecture工具试图通过机器学习的方法在电路设计层面预测物理信息, 以推断最终的面积功耗等信息, 在一定程度上考虑了优化阶段间的相关性. 北京大学和香港中文大学团队探索为布局优化提供确定性的时序驱动指引\cite{24}, 并利用可布线性调整局部设计方案\cite{25}, 解决跨阶段优化的相关性不足问题. 但现有工作只是初步的局部性尝试, 没有提出涉及架构层次的可实现的全局优化目标. 
\subsubsection*{科学问题二：“抽象层次分立，无法跨阶段优化”}
多层次抽象策略的应用已被广泛认为是处理复杂系统设计的关键手段. 然而, 经典的设计抽象层次如寄存器传输层级(RTL)、门级网表以及GDSII文件, 尽管各自为其特定设计阶段提供了详尽的描述, 却在层次间存在着明确的分隔. 这些分隔导致了设计流程中的信息孤岛现象, 即在一个特定的抽象层次进行的优化无法直接传递至其他层次. 层次间的信息断裂对跨阶段优化带来了挑战, 不仅导致了上游设计决策对下游产生的影响难以预测, 还加剧了全局优化的复杂性. 鉴于此, 急需探索新的跨阶段抽象策略和跨层优化算法, 统一不同设计框架及优化算法之间的接口, 实现架构信息、电路信息和物理信息等的顺畅传递. 例如, 北京大学提出基于多层中间表示的硬件综合框架\cite{26}, 为多种高层次综合技术与硬件加速器生成方法提供统一的软硬件跨层次抽象表示. 浙江大学、圣母大学、上海科技大学等团队合作, 提出联结系统微架构设计与电源传输, 提供统一的抽象模型, 实现在早期设计阶段的电源完整性优化, 并与系统架构完成协同优化\cite{27,28}. 基于统一抽象模型的优化方法需要拓展到更广泛的EDA优化任务. 
\subsubsection*{科学问题三：“全局优化空间大，复杂度高”}
传统EDA优化流程中, 多个阶段之间互相独立, 因此仅需对各阶段进行局部优化, 其优化空间较小. 左移融合策略将架构、电路和物理三个阶段的优化过程融合为一个全局的优化流程, 这显著扩大了优化空间, 增加了优化复杂度. 在这种广泛的优化空间中, 需要考虑更多的变量、约束和目标. 传统的解析型算法主要依赖于手工调整、专家的经验, 显得力不从心. 因此, 需探索新的智能化方案, 利用大数据、自动化流程和先进的AI算法, 自动地找到最佳或帕累托最优的解决方案, 而无需过多依赖于人工干预或专家经验. 例如, Synopsys 提出的DSO.ai基于强化学习对由架构、工艺、工具参数等构成的巨大设计空间进行高效探索. 北京大学团队融合启发式Q-learning算法和多目标贝叶斯优化算法, 高效探索智能芯片的软硬件协同优化空间\cite{29}. 香港中文大学、清华大学等团队探索利用高斯过程模型融合微架构设计优化中多个阶段的参数与PPA指标, 利用贝叶斯优化方法处理超大规模的设计空间, 实现高效搜索\cite{10,30}. 更多基于人工智能或传统方法的EDA优化算法仍在持续发展中, 现有技术难以支持实现跨多阶段的全局最优化效果.

\subsection{重点研究方向}
针对于EDA领域设计范式下一步发展所受到的挑战, 提出总体研究思路分为四个重点研究方向, 如图\ref*{fig:2}所示, 分别从设计、验证、制造三大方面入手实现左移的理论与工具, 并依靠数据开放共享支撑整个体系. 

\begin{figure}[!t]
  \centering
  \includegraphics[width=\linewidth]{fig2.eps}
  \cnenfigcaption{重点研究方向}{Research directions}
  \label{fig:2}
  \end{figure}

\subsubsection*{重点方向一：设计左移融合}
设计左移融合需要考虑复杂的后端、器件对于数字、模拟电路自动化生成的影响, 是一项涉及计算、电路、半导体工艺、制造、机器学习等多个关键学科的多维度交互与系统性的深度融合工程. 具体方向包括：
\begin{itemize}
  \item 研究虚拟PDK技术, 模拟多物理效应, 增强虚拟PDK与EDA工具链的互操作性; 利用机器学习提高模型精确度, 开发基于虚拟PDK的器件性能评估优化平台, 降低器件研发成本, 缩短研发周期; 探究器件、PDK对电路性能的影响, 自主修正电路设计方案, 助力设计质量提升. 
  \item 研究设计空间探索方法, 解决超大规模设计空间、复杂高维设计参数黑盒优化问题, 加快优化收敛速度, 提升功能设计效率和结果质量. 探索跨阶段、多参数空间的协同优化, 从虚拟建模、算法等方面探索入手, 探索器件、虚拟PDK与不同阶段的设计空间的双向映射机制, 以在早期阶段助力电路设计实现高效率和高准确度的预测与优化. 
  \item 研究利用深度学习大语言模型辅助电子设计自动化\cite{31}, 挖掘设计、EDA工具链与优化算法的原理机制, 打破现有EDA工具链的多阶段独立优化壁垒, 提升深度学习大语言模型与EDA工具链的兼容性, 全流程辅助设计, 实现真正的跨阶段设计、器件、工艺的协同优化. 
  \item 研究针对人工智能、大数据、隐私计算、Chiplet等新型应用或设计需求的特性, 优化改进设计左移融合策略, 实现模块化、参数化、虚拟化设计; 综合运用虚拟PDK、大语言模型EDA工具链, 构建一个高度协同的设计框架, 以支持早期阶段的精准预测与系统级的多效应仿真. 
\end{itemize}

\subsubsection*{重点方向二：验证左移融合}
传统电子设计自动化的验证流程涉及多个环节, 如功能验证、时序验证、功耗验证等, 面临验证空间庞大、多目标耦合严重、仿真速度缓慢和资源投入高昂等问题. 为了应对这些挑战, 需探索多目标、多阶段、多方法的交叉协同验证框架, 通过整合验证目标及验证阶段间的核心信息参数, 增强多目标、多阶段的融合效率, 多种验证方法协同, 提升验证效率与准确度. 具体方向包括：
\begin{itemize}
  \item 研究利用空间和时间尺度信息对验证的影响, 建立跨阶段的信息共享与反馈机制, 在不同的抽象层次上, 对设计进行充分验证, 确保各验证环节在同一平台上高效协作, 从而提高整体验证的效率和准确性. 
  \item 研究基于机器学习的动态验证策略, 将智能动态化验证与传统的数理驱动静态验证策略相结合, 开发统一的多环节、多目标验证模型与验证工具. 通过验证测试用例的自动生成、多目标耦合动态建模、关键区域/故障动态检测、验证策略动态调整等技术提升验证精度、降低验证复杂度和迭代次数. 
  \item 研究基于异构平台的验证加速技术, 通过面向异构硬件的算法优化, 提升验证速度. 集成验证EDA软件与异构加速平台, 编译优化、并行化、资源管理技术, 提升系统整体性能. 
\end{itemize}

\subsubsection*{重点方向三：制造左移融合}
先进工艺和集成技术不仅涉及精细制造流程, 还关乎根据设计需求挖掘工艺潜力, 以增强器件和电路性能, 提升芯片良率. 因此, 制造左移策略旨在构建自动化、一体化制造优化流程, 实现工艺、器件与电路系统融合, 缩短工艺与设计反馈周期, 提高效率和准确性. 具体方向包括：
\begin{itemize}
  \item 研究机器学习在高效工艺建模、器件-电路联合设计空间探索以及制造模组/流程虚拟化中的应用, 探索虚拟光刻、虚拟刻蚀、虚拟薄膜、虚拟工艺整合等制造虚拟化技术, 在实际生产之前预测和解决潜在的问题. 
  \item 研究系统、设计、制造等多层次协同优化技术, 通过正向和反向跨层次协同降低工艺缺陷的影响, 探索系统和电路驱动的工艺良率、可靠性和性能优化.
  \item 研发数字孪生平台\cite{32}, 建立集成了器件仿真、制造工艺仿真、仿真加速、数据交互等关键技术的统一平台. 构建基于数字孪生的决策系统, 研究智能决策技术, 驱动决策、优化和控制制造过程, 如调整工艺参数或更改制造策略等. 
\end{itemize}

\subsubsection*{重点方向四：数据、IP设计标准化和共享}
未来集成电路设计与制造中, 数据和IP的标准化与共享是提高工作流效率和产品质量, 实现EDA生态自主可控的重要方向. 具体方向包括：
\begin{itemize}
  \item 数据标准化与共享：消除因数据格式和接口差异导致的工具间交互壁垒, 制定统一的数据模型和接口规范, 确保EDA工具链中各流程间的无缝数据交换, 通过模拟环境验证数据模型和接口规范的有效性. 
  \item 共性IP共享与复用：减少重复设计和验证, 加速设计迭代, 降低工具间融合研发成本. 研发针对视觉模型、大语言模型等的标准化IP, 研发基于芯粒技术的可重用IP, 完善多芯粒系统的功能映射、仿真及优化理论, 研究芯粒间的互连网络、协议及容错机制, 提升IP标准化和可复用性. 
  \item 开源架构与工具的EDA平台：研发开源的集成电路设计平台, 完善EDA工具生态, 完善应用开发、硬件部署、架构设计、EDA优化的全流程工具链, 提供优质、低功耗、定制化的系统平台. 
  \item 基于数据驱动、标准化IP资源、开源架构以及EDA平台, 探索各设计阶段的左移融合策略; 研究不同规模设计空间的差异如何影响设计质量、验证流程和制造效率, 并分析各种芯片设计需求与左移范式之间的动态关联, 实现整体系统性能的全面提升. 
\end{itemize}


%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
%%% 致谢
%%% 非必选
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
%\Acknowledgements{致谢.}

%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
%%% 补充材料说明
%%% 非必选
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
%\Supplements{补充材料.}

%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
%%% 参考文献, {}为引用的标签, 数字/字母均可
%%% 文中上标引用: \upcite{1,2}
%%% 文中正常引用: \cite{1,2}
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
\begin{thebibliography}{99}
  
  % [1] Pedram M, Bhat N. Layout driven technology mapping. In: Proceedings of the 28th ACM/IEEE Design Automation Conference, 1991. 99-105
  % [2] Cong J, Liu B, Luo G J, et al. Towards layout-friendly high-level synthesis. In: Proceedings of the 2012 ACM international symposium on International Symposium on Physical Design, 2012. 165-172
  % [3] Tatsuoka M, Kaneko M. Wire congestion aware high level synthesis flow with source code compiler. In: 2018 International Conference on IC Design \& Technology (ICICDT), 2018. 101-104
  % [4] Pentapati S S K, Ku B W, Lim S K. ML-based wire rc prediction in monolithic 3d ics with an application to full-chip optimization. In: Proceedings of the 2021 International Symposium on Physical Design, 2021. 75-82
  % [5] Poovannan E, Karthik S. Power Prediction of VLSI Circuits Using Machine Learning. Comput. Mater. Contin., 2023, 74(1): 2161-2177
  % [6] Barboza E C, Shukla N, Chen Y R, et al. Machine learning-based pre-routing timing prediction with reduced pessimism. In: Proceedings of the 56th Annual Design Automation Conference, 2019
  % [7] Cho M, Yuan K, Ban Y C, et al. ELIAD: Efficient lithography aware detailed routing algorithm with compact and macro post-OPC printability prediction. IEEE T COMPUT AID D, 2009, 28(7): 1006-1016
  % [8] Suresh V B, Kundu S. On lithography aware metal-fill insertion. In: Thirteenth International Symposium on Quality Electronic Design (ISQED), 2012. 200-207
  % [9] 边计年. 布图驱动的逻辑综合技术. 中国学术期刊文摘, 2000, 6(3): 387-388
  % [10] Shi W, Wang H R, Gu J Q, et al. RobustAnalog: Fast Variation-Aware Analog Circuit Design Via Multi-task RL. In: Proceedings of the 2022 ACM/IEEE Workshop on Machine Learning for CAD, 2022. 35-41
  % [11] Sun Q, Chen T H, Liu S T, et al. Correlated multi-objective multi-fidelity optimization for HLS directives design. ACM Trans. Des. Autom. Electron. Syst., 2022: 1-27 
  % [12] Kuang J, Chow W K, Young E F Y. Triple patterning lithography aware optimization for standard cell based design. In: Proceedings of IEEE/ACM International Conference on Computer-Aided Design (ICCAD), 2014. 108-115
  % [13] Liu S T, Wang Z Y, Liu F Z, et al. Concurrent signoff timing optimization via deep steiner points refinement. In: 2023 60th ACM/IEEE Design Automation Conference (DAC), 2023
  % [14] Chen Y F, Dong X, Shih W K, et al. Unleashing the Potential of Machine Learning: Harnessing the Dynamics of Supply Noise for Timing Sign-Off. In: IEEE/ACM International Conference on Computer-Aided Design (ICCAD), 2023
  % [15] 蔡懿慈, 熊焰, 洪先龙, 等. 考虑工艺参数变化的安全时钟布线算法. 中国科学E辑：信息科学, 2005, 35(8): 887-896
  % [16] 魏欣杰, 蔡懿慈, 洪先龙. 抗工艺变化的时钟偏差规划. 计算机辅助设计与图形学学报, 2007, 19(6): 681-685
  % [17]	Chai Z M, Zhao Y X, Liu W, et al. CircuitNet: An Open-Source Dataset for Machine Learning in VLSI CAD Applications with Improved Domain-Specific Evaluation Metric and Learning Strategies. IEEE T COMPUT AID D, 2023, 42(12): 5034-5047
  % [18] Wang J, Li K, Chen J, et al. Power Prediction of RTL-Level Circuits by Using Machine Learning. In: 2023 International Symposium of Electronics Design Automation (ISEDA), 2023. 199-203
  % [19] Cao P, Bao W, Wang K, et al. A timing prediction framework for wide voltage design with data augmentation strategy. In: Proceedings of the 26th Asia and South Pacific Design Automation Conference, 2021. 291-296
  % [20] 周强, 蔡懿慈, 张为, 等. 考虑光学邻近效应的详细布线算法. 半导体学报, 2007, 28(2): 189-195
  % [21]	张腾, 史峥, 廖海涛. 考虑缺陷率模型的多项目晶圆布图规划算法. 计算机工程, 2014, 40(4): 258-261, 268
  % [22]	Jia X, Wang J, Cai Y, et al. Electromigration Design Rule aware Global and Detailed Routing Algorithm. In: Proceedings of the Great Lakes Symposium on VLSI, 2018. 267-272
  % [23] 陈颖. 14nm及以下节点光刻工艺中光源、版图和设计规则协同优化的关键技术研究. 博士学位论文. 北京: 中国科学院大学, 2020
  % [24] Liao P Y, Guo D W, Guo Z Z, et al. DREAMPlace 4.0: Timing-driven Placement with Momentum-based Net Weighting and Lagrangian-based Refinement. IEEE T COMPUT AID D, 2023, 42(10): 3374-3387
  % [25] Liu S T, Sun Q, Liao P Y, et al. Global placement with deep learning-enabled explicit routability optimization. In: 2021 Design, Automation \& Test in Europe Conference \& Exhibition (DATE), 2021. 1821-1824
  % [26] Xu R F, Xiao Y W, Luo J, et al. HECTOR: A Multi-Level Intermediate Representation for Hardware Synthesis Methodologies. In: Proceedings of the 41st IEEE/ACM International Conference on Computer-Aided Design, 2022. 533-541
  % [27] Zhuo C, Unda K, Shi Y Y, et al. From layout to system: Early stage power delivery and architecture co-exploration. IEEE T COMPUT AID D, 2019, 38(7): 1291-1304
  % [28] Li Y G, Zhuo C, and Zhou P Q. A cross-layer framework for temporal power and supply noise prediction. IEEE T COMPUT AID D, 2018, 38(10): 1914-1927
  % [29] Xiao Q C, Zheng S Z, Wu B Z, et al. HASCO: Towards Agile Hardware and Software Co-Design for Tensor Computation. In: Proceedings of the 48th Annual International Symposium on Computer Architecture, 2021. 1055C1068
  % [30] Chen B, Sun Q, Zhai J W, et al. BOOM-Explorer: RISC-V BOOM Microarchitecture Design Space Exploration Framework. ACM Trans. Des. Autom. Electron. Syst, 2024, 29(1): 1-23
  % [31] He Z L, Wu H Y, Zhang X Y, et al. ChatEDA: A Large Language Model Powered Autonomous Agent for EDA. 2023. arXiv:2308.10204
  % [32] Tao F, Zhang H, Liu A, et al. Digital twin in industry: State-of-the-art. IEEE Trans Industr Inform, 2018, 15(4): 2405-2415
  
\bibitem{1} Pedram M, Bhat N. Layout driven technology mapping. In: Proceedings of the 28th ACM/IEEE Design Automation Conference, 1991. 99-105
\bibitem{2} Cong J, Liu B, Luo G J, et al. Towards layout-friendly high-level synthesis. In: Proceedings of the 2012 ACM international symposium on International Symposium on Physical Design, 2012. 165-172
\bibitem{3} Tatsuoka M, Kaneko M. Wire congestion aware high level synthesis flow with source code compiler. In: 2018 International Conference on IC Design \& Technology (ICICDT), 2018. 101-104
\bibitem{4} Pentapati S S K, Ku B W, Lim S K. ML-based wire rc prediction in monolithic 3d ics with an application to full-chip optimization. In: Proceedings of the 2021 International Symposium on Physical Design, 2021. 75-82
\bibitem{5} Poovannan E, Karthik S. Power Prediction of VLSI Circuits Using Machine Learning. Comput. Mater. Contin., 2023, 74(1): 2161-2177
\bibitem{6} Barboza E C, Shukla N, Chen Y R, et al. Machine learning-based pre-routing timing prediction with reduced pessimism. In: Proceedings of the 56th Annual Design Automation Conference, 2019
\bibitem{7} Cho M, Yuan K, Ban Y C, et al. ELIAD: Efficient lithography aware detailed routing algorithm with compact and macro post-OPC printability prediction. IEEE T COMPUT AID D, 2009, 28(7): 1006-1016
\bibitem{8} Suresh V B, Kundu S. On lithography aware metal-fill insertion. In: Thirteenth International Symposium on Quality Electronic Design (ISQED), 2012. 200-207
\bibitem{9} Bian J N. Layout Driven Logic Synthesis Technology. Chinese Science Abstract, 2000, 6(3): 387-388 [边计年. 布图驱动的逻辑综合技术. 中国学术期刊文摘, 2000, 6(3): 387-388]
\bibitem{10} Shi W, Wang H R, Gu J Q, et al. RobustAnalog: Fast Variation-Aware Analog Circuit Design Via Multi-task RL. In: Proceedings of the 2022 ACM/IEEE Workshop on Machine Learning for CAD, 2022. 35-41
\bibitem{11} Sun Q, Chen T H, Liu S T, et al. Correlated multi-objective multi-fidelity optimization for HLS directives design. ACM Trans. Des. Autom. Electron. Syst., 2022: 1-27 
\bibitem{12} Kuang J, Chow W K, Young E F Y. Triple patterning lithography aware optimization for standard cell based design. In: Proceedings of IEEE/ACM International Conference on Computer-Aided Design (ICCAD), 2014. 108-115
\bibitem{13} Liu S T, Wang Z Y, Liu F Z, et al. Concurrent signoff timing optimization via deep steiner points refinement. In: 2023 60th ACM/IEEE Design Automation Conference (DAC), 2023
\bibitem{14} Chen Y F, Dong X, Shih W K, et al. Unleashing the Potential of Machine Learning: Harnessing the Dynamics of Supply Noise for Timing Sign-Off. In: IEEE/ACM International Conference on Computer-Aided Design (ICCAD), 2023
\bibitem{15} Cai Y C, Xiong Y, Hong X L, et al. Safe clock routing algorithm considering process variations. SSci Sin Inform, 2005, 35(8): 887-896 [蔡懿慈, 熊焰, 洪先龙, 等. 考虑工艺参数变化的安全时钟布线算法. 中国科学：信息科学, 2005, 35(8): 887-896]
\bibitem{16} Wei X J, Cai Y C, Hong X L. Clock Skew Scheduling with Tolerance of Process Variations. Journal of Computer-Aided Design \& Computer Graphics, 2007, 19(6): 681-685 [魏欣杰, 蔡懿慈, 洪先龙. 抗工艺变化的时钟偏差规划. 计算机辅助设计与图形学学报, 2007, 19(6): 681-685]
\bibitem{17} Chai Z M, Zhao Y X, Liu W, et al. CircuitNet: An Open-Source Dataset for Machine Learning in VLSI CAD Applications with Improved Domain-Specific Evaluation Metric and Learning Strategies. IEEE T COMPUT AID D, 2023, 42(12): 5034-5047
\bibitem{18} Wang J, Li K, Chen J, et al. Power Prediction of RTL-Level Circuits by Using Machine Learning. In: 2023 International Symposium of Electronics Design Automation (ISEDA), 2023. 199-203
\bibitem{19} Cao P, Bao W, Wang K, et al. A timing prediction framework for wide voltage design with data augmentation strategy. In: Proceedings of the 26th Asia and South Pacific Design Automation Conference, 2021. 291-296
\bibitem{20} Zhou Q, Cai Y C, Zhang W, et al. Detailed Routing Algorithm with Optical Proximity Effects Constraint. Journal of Semiconductors, 2007, 28(2): 189-195 [周强, 蔡懿慈, 张为, 等. 考虑光学邻近效应的详细布线算法. 半导体学报, 2007, 28(2): 189-195]
\bibitem{21} Zhang T, Shi Z, Liao H T. Multi-project Wafer Floorplanning Algorithm Considering Defect Rate Model. Comput. eng., 2014, 40(4): 258-261, 268 [张腾, 史峥, 廖海涛. 考虑缺陷率模型的多项目晶圆布图规划算法. 计算机工程, 2014, 40(4): 258-261, 268]
\bibitem{22} Jia X, Wang J, Cai Y, et al. Electromigration Design Rule aware Global and Detailed Routing Algorithm. In: Proceedings of the Great Lakes Symposium on VLSI, 2018. 267-272
\bibitem{23} Ma X, Wang Z Q, Chen X B, et al. Gradient-based source mask optimization for extreme ultraviolet lithography. IEEE Trans Comput Imaging, 2018, 5(1): 120-135.
\bibitem{24} Liao P Y, Guo D W, Guo Z Z, et al. DREAMPlace 4.0: Timing-driven Placement with Momentum-based Net Weighting and Lagrangian-based Refinement. IEEE T COMPUT AID D, 2023, 42(10): 3374-3387
\bibitem{25} Liu S T, Sun Q, Liao P Y, et al. Global placement with deep learning-enabled explicit routability optimization. In: 2021 Design, Automation \& Test in Europe Conference \& Exhibition (DATE), 2021. 1821-1824
\bibitem{26} Xu R F, Xiao Y W, Luo J, et al. HECTOR: A Multi-Level Intermediate Representation for Hardware Synthesis Methodologies. In: Proceedings of the 41st IEEE/ACM International Conference on Computer-Aided Design, 2022. 533-541
\bibitem{27} Zhuo C, Unda K, Shi Y Y, et al. From layout to system: Early stage power delivery and architecture co-exploration. IEEE T COMPUT AID D, 2019, 38(7): 1291-1304
\bibitem{28} Li Y G, Zhuo C, and Zhou P Q. A cross-layer framework for temporal power and supply noise prediction. IEEE T COMPUT AID D, 2018, 38(10): 1914-1927
\bibitem{29} Xiao Q C, Zheng S Z, Wu B Z, et al. HASCO: Towards Agile Hardware and Software Co-Design for Tensor Computation. In: Proceedings of the 48th Annual International Symposium on Computer Architecture, 2021. 1055-1068
\bibitem{30} Chen B, Sun Q, Zhai J W, et al. BOOM-Explorer: RISC-V BOOM Microarchitecture Design Space Exploration Framework. ACM Trans. Des. Autom. Electron. Syst, 2024, 29(1): 1-23
\bibitem{31} He Z L, Wu H Y, Zhang X Y, et al. ChatEDA: A Large Language Model Powered Autonomous Agent for EDA. 2023. arXiv:2308.10204
\bibitem{32} Tao F, Zhang H, Liu A, et al. Digital twin in industry: State-of-the-art. IEEE Trans Industr Inform, 2018, 15(4): 2405-2415

  
\end{thebibliography}

%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
%%% 附录章节, 自动从A编号, 以\section开始一节
%%% 非必选
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
%\begin{appendix}
%\section{附录}
%附录从这里开始.
%\begin{figure}[H]
%\centering
%%\includegraphics{fig1.eps}
%\cnenfigcaption{附录里的图}{Caption}
%\label{fig1}
%\end{figure}
%\end{appendix}


%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
%%% 自动生成英文标题部分
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
\newpage
\makeentitle


%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
%%% 补充材料, 以附件形式作网络在线, 不出现在印刷版中
%%% 不做加工和排版, 仅用于获得图片和表格编号
%%% 自动从I编号, 以\section开始一节
%%% 可以没有\section
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
%\begin{supplement}
%\section{supplement1}
%自动从I编号, 以section开始一节.
%\begin{figure}[H]
%\centering
%\includegraphics{fig1.eps}
%\cnenfigcaption{补充材料里的图}{Caption}
%\label{fig1}
%\end{figure}
%\end{supplement}

\end{document}


%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
%%% 本模板使用的latex排版示例
%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%%
