### Verilog 小寄巧

1，reg在always块内赋值，wire用assign赋值

2，默认输入输出为wire型；

3，