Classic Timing Analyzer report for pwm
Wed Apr 01 21:29:48 2015
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. tsu
  8. tco
  9. th
 10. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                    ;
+------------------------------+-------+---------------+----------------------------------+-------------+-------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                      ; From        ; To          ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+----------------------------------+-------------+-------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 5.876 ns                         ; DUTY[4]     ; pwm_signal  ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 9.406 ns                         ; pwm_signal  ; pwm_s       ; clk        ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -0.543 ns                        ; FREQ[6]     ; compteur[0] ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A   ; None          ; 391.54 MHz ( period = 2.554 ns ) ; compteur[0] ; pwm_signal  ; clk        ; clk      ; 0            ;
; Total number of failed paths ;       ;               ;                                  ;             ;             ;            ;          ; 0            ;
+------------------------------+-------+---------------+----------------------------------+-------------+-------------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP2C35F672C6       ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                             ;
+-------+------------------------------------------------+-------------+-------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period)                           ; From        ; To          ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+-------------+-------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A   ; 391.54 MHz ( period = 2.554 ns )               ; compteur[0] ; pwm_signal  ; clk        ; clk      ; None                        ; None                      ; 2.340 ns                ;
; N/A   ; 396.98 MHz ( period = 2.519 ns )               ; compteur[1] ; pwm_signal  ; clk        ; clk      ; None                        ; None                      ; 2.305 ns                ;
; N/A   ; 400.64 MHz ( period = 2.496 ns )               ; compteur[0] ; compteur[7] ; clk        ; clk      ; None                        ; None                      ; 2.282 ns                ;
; N/A   ; 400.64 MHz ( period = 2.496 ns )               ; compteur[0] ; compteur[6] ; clk        ; clk      ; None                        ; None                      ; 2.282 ns                ;
; N/A   ; 400.64 MHz ( period = 2.496 ns )               ; compteur[0] ; compteur[5] ; clk        ; clk      ; None                        ; None                      ; 2.282 ns                ;
; N/A   ; 400.64 MHz ( period = 2.496 ns )               ; compteur[0] ; compteur[4] ; clk        ; clk      ; None                        ; None                      ; 2.282 ns                ;
; N/A   ; 400.64 MHz ( period = 2.496 ns )               ; compteur[0] ; compteur[3] ; clk        ; clk      ; None                        ; None                      ; 2.282 ns                ;
; N/A   ; 400.64 MHz ( period = 2.496 ns )               ; compteur[0] ; compteur[2] ; clk        ; clk      ; None                        ; None                      ; 2.282 ns                ;
; N/A   ; 400.64 MHz ( period = 2.496 ns )               ; compteur[0] ; compteur[1] ; clk        ; clk      ; None                        ; None                      ; 2.282 ns                ;
; N/A   ; 400.64 MHz ( period = 2.496 ns )               ; compteur[0] ; compteur[0] ; clk        ; clk      ; None                        ; None                      ; 2.282 ns                ;
; N/A   ; 408.66 MHz ( period = 2.447 ns )               ; compteur[2] ; pwm_signal  ; clk        ; clk      ; None                        ; None                      ; 2.233 ns                ;
; N/A   ; 412.37 MHz ( period = 2.425 ns )               ; compteur[1] ; compteur[7] ; clk        ; clk      ; None                        ; None                      ; 2.211 ns                ;
; N/A   ; 412.37 MHz ( period = 2.425 ns )               ; compteur[1] ; compteur[6] ; clk        ; clk      ; None                        ; None                      ; 2.211 ns                ;
; N/A   ; 412.37 MHz ( period = 2.425 ns )               ; compteur[1] ; compteur[5] ; clk        ; clk      ; None                        ; None                      ; 2.211 ns                ;
; N/A   ; 412.37 MHz ( period = 2.425 ns )               ; compteur[1] ; compteur[4] ; clk        ; clk      ; None                        ; None                      ; 2.211 ns                ;
; N/A   ; 412.37 MHz ( period = 2.425 ns )               ; compteur[1] ; compteur[3] ; clk        ; clk      ; None                        ; None                      ; 2.211 ns                ;
; N/A   ; 412.37 MHz ( period = 2.425 ns )               ; compteur[1] ; compteur[2] ; clk        ; clk      ; None                        ; None                      ; 2.211 ns                ;
; N/A   ; 412.37 MHz ( period = 2.425 ns )               ; compteur[1] ; compteur[1] ; clk        ; clk      ; None                        ; None                      ; 2.211 ns                ;
; N/A   ; 412.37 MHz ( period = 2.425 ns )               ; compteur[1] ; compteur[0] ; clk        ; clk      ; None                        ; None                      ; 2.211 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur[3] ; pwm_signal  ; clk        ; clk      ; None                        ; None                      ; 2.163 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur[2] ; compteur[7] ; clk        ; clk      ; None                        ; None                      ; 2.157 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur[2] ; compteur[6] ; clk        ; clk      ; None                        ; None                      ; 2.157 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur[2] ; compteur[5] ; clk        ; clk      ; None                        ; None                      ; 2.157 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur[2] ; compteur[4] ; clk        ; clk      ; None                        ; None                      ; 2.157 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur[2] ; compteur[3] ; clk        ; clk      ; None                        ; None                      ; 2.157 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur[2] ; compteur[2] ; clk        ; clk      ; None                        ; None                      ; 2.157 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur[2] ; compteur[1] ; clk        ; clk      ; None                        ; None                      ; 2.157 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur[2] ; compteur[0] ; clk        ; clk      ; None                        ; None                      ; 2.157 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur[3] ; compteur[7] ; clk        ; clk      ; None                        ; None                      ; 2.116 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur[3] ; compteur[6] ; clk        ; clk      ; None                        ; None                      ; 2.116 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur[3] ; compteur[5] ; clk        ; clk      ; None                        ; None                      ; 2.116 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur[3] ; compteur[4] ; clk        ; clk      ; None                        ; None                      ; 2.116 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur[3] ; compteur[3] ; clk        ; clk      ; None                        ; None                      ; 2.116 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur[3] ; compteur[2] ; clk        ; clk      ; None                        ; None                      ; 2.116 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur[3] ; compteur[1] ; clk        ; clk      ; None                        ; None                      ; 2.116 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur[3] ; compteur[0] ; clk        ; clk      ; None                        ; None                      ; 2.116 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur[4] ; pwm_signal  ; clk        ; clk      ; None                        ; None                      ; 2.054 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur[4] ; compteur[7] ; clk        ; clk      ; None                        ; None                      ; 2.014 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur[4] ; compteur[6] ; clk        ; clk      ; None                        ; None                      ; 2.014 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur[4] ; compteur[5] ; clk        ; clk      ; None                        ; None                      ; 2.014 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur[4] ; compteur[4] ; clk        ; clk      ; None                        ; None                      ; 2.014 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur[4] ; compteur[3] ; clk        ; clk      ; None                        ; None                      ; 2.014 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur[4] ; compteur[2] ; clk        ; clk      ; None                        ; None                      ; 2.014 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur[4] ; compteur[1] ; clk        ; clk      ; None                        ; None                      ; 2.014 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur[4] ; compteur[0] ; clk        ; clk      ; None                        ; None                      ; 2.014 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur[5] ; pwm_signal  ; clk        ; clk      ; None                        ; None                      ; 1.983 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur[5] ; compteur[7] ; clk        ; clk      ; None                        ; None                      ; 1.973 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur[5] ; compteur[6] ; clk        ; clk      ; None                        ; None                      ; 1.973 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur[5] ; compteur[5] ; clk        ; clk      ; None                        ; None                      ; 1.973 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur[5] ; compteur[4] ; clk        ; clk      ; None                        ; None                      ; 1.973 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur[5] ; compteur[3] ; clk        ; clk      ; None                        ; None                      ; 1.973 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur[5] ; compteur[2] ; clk        ; clk      ; None                        ; None                      ; 1.973 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur[5] ; compteur[1] ; clk        ; clk      ; None                        ; None                      ; 1.973 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur[5] ; compteur[0] ; clk        ; clk      ; None                        ; None                      ; 1.973 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur[6] ; pwm_signal  ; clk        ; clk      ; None                        ; None                      ; 1.913 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur[6] ; compteur[7] ; clk        ; clk      ; None                        ; None                      ; 1.906 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur[6] ; compteur[6] ; clk        ; clk      ; None                        ; None                      ; 1.906 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur[6] ; compteur[5] ; clk        ; clk      ; None                        ; None                      ; 1.906 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur[6] ; compteur[4] ; clk        ; clk      ; None                        ; None                      ; 1.906 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur[6] ; compteur[3] ; clk        ; clk      ; None                        ; None                      ; 1.906 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur[6] ; compteur[2] ; clk        ; clk      ; None                        ; None                      ; 1.906 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur[6] ; compteur[1] ; clk        ; clk      ; None                        ; None                      ; 1.906 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur[6] ; compteur[0] ; clk        ; clk      ; None                        ; None                      ; 1.906 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur[7] ; pwm_signal  ; clk        ; clk      ; None                        ; None                      ; 1.489 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur[7] ; compteur[7] ; clk        ; clk      ; None                        ; None                      ; 1.460 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur[7] ; compteur[6] ; clk        ; clk      ; None                        ; None                      ; 1.460 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur[7] ; compteur[5] ; clk        ; clk      ; None                        ; None                      ; 1.460 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur[7] ; compteur[4] ; clk        ; clk      ; None                        ; None                      ; 1.460 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur[7] ; compteur[3] ; clk        ; clk      ; None                        ; None                      ; 1.460 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur[7] ; compteur[2] ; clk        ; clk      ; None                        ; None                      ; 1.460 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur[7] ; compteur[1] ; clk        ; clk      ; None                        ; None                      ; 1.460 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compteur[7] ; compteur[0] ; clk        ; clk      ; None                        ; None                      ; 1.460 ns                ;
+-------+------------------------------------------------+-------------+-------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+----------------------------------------------------------------------+
; tsu                                                                  ;
+-------+--------------+------------+---------+-------------+----------+
; Slack ; Required tsu ; Actual tsu ; From    ; To          ; To Clock ;
+-------+--------------+------------+---------+-------------+----------+
; N/A   ; None         ; 5.876 ns   ; DUTY[4] ; pwm_signal  ; clk      ;
; N/A   ; None         ; 5.560 ns   ; DUTY[5] ; pwm_signal  ; clk      ;
; N/A   ; None         ; 5.489 ns   ; DUTY[6] ; pwm_signal  ; clk      ;
; N/A   ; None         ; 5.089 ns   ; DUTY[7] ; pwm_signal  ; clk      ;
; N/A   ; None         ; 2.524 ns   ; FREQ[1] ; compteur[7] ; clk      ;
; N/A   ; None         ; 2.524 ns   ; FREQ[1] ; compteur[6] ; clk      ;
; N/A   ; None         ; 2.524 ns   ; FREQ[1] ; compteur[5] ; clk      ;
; N/A   ; None         ; 2.524 ns   ; FREQ[1] ; compteur[4] ; clk      ;
; N/A   ; None         ; 2.524 ns   ; FREQ[1] ; compteur[3] ; clk      ;
; N/A   ; None         ; 2.524 ns   ; FREQ[1] ; compteur[2] ; clk      ;
; N/A   ; None         ; 2.524 ns   ; FREQ[1] ; compteur[1] ; clk      ;
; N/A   ; None         ; 2.524 ns   ; FREQ[1] ; compteur[0] ; clk      ;
; N/A   ; None         ; 2.519 ns   ; FREQ[2] ; compteur[7] ; clk      ;
; N/A   ; None         ; 2.519 ns   ; FREQ[2] ; compteur[6] ; clk      ;
; N/A   ; None         ; 2.519 ns   ; FREQ[2] ; compteur[5] ; clk      ;
; N/A   ; None         ; 2.519 ns   ; FREQ[2] ; compteur[4] ; clk      ;
; N/A   ; None         ; 2.519 ns   ; FREQ[2] ; compteur[3] ; clk      ;
; N/A   ; None         ; 2.519 ns   ; FREQ[2] ; compteur[2] ; clk      ;
; N/A   ; None         ; 2.519 ns   ; FREQ[2] ; compteur[1] ; clk      ;
; N/A   ; None         ; 2.519 ns   ; FREQ[2] ; compteur[0] ; clk      ;
; N/A   ; None         ; 2.432 ns   ; FREQ[0] ; compteur[7] ; clk      ;
; N/A   ; None         ; 2.432 ns   ; FREQ[0] ; compteur[6] ; clk      ;
; N/A   ; None         ; 2.432 ns   ; FREQ[0] ; compteur[5] ; clk      ;
; N/A   ; None         ; 2.432 ns   ; FREQ[0] ; compteur[4] ; clk      ;
; N/A   ; None         ; 2.432 ns   ; FREQ[0] ; compteur[3] ; clk      ;
; N/A   ; None         ; 2.432 ns   ; FREQ[0] ; compteur[2] ; clk      ;
; N/A   ; None         ; 2.432 ns   ; FREQ[0] ; compteur[1] ; clk      ;
; N/A   ; None         ; 2.432 ns   ; FREQ[0] ; compteur[0] ; clk      ;
; N/A   ; None         ; 2.230 ns   ; DUTY[0] ; pwm_signal  ; clk      ;
; N/A   ; None         ; 2.200 ns   ; DUTY[1] ; pwm_signal  ; clk      ;
; N/A   ; None         ; 1.914 ns   ; DUTY[2] ; pwm_signal  ; clk      ;
; N/A   ; None         ; 1.892 ns   ; DUTY[3] ; pwm_signal  ; clk      ;
; N/A   ; None         ; 1.173 ns   ; FREQ[4] ; compteur[7] ; clk      ;
; N/A   ; None         ; 1.173 ns   ; FREQ[4] ; compteur[6] ; clk      ;
; N/A   ; None         ; 1.173 ns   ; FREQ[4] ; compteur[5] ; clk      ;
; N/A   ; None         ; 1.173 ns   ; FREQ[4] ; compteur[4] ; clk      ;
; N/A   ; None         ; 1.173 ns   ; FREQ[4] ; compteur[3] ; clk      ;
; N/A   ; None         ; 1.173 ns   ; FREQ[4] ; compteur[2] ; clk      ;
; N/A   ; None         ; 1.173 ns   ; FREQ[4] ; compteur[1] ; clk      ;
; N/A   ; None         ; 1.173 ns   ; FREQ[4] ; compteur[0] ; clk      ;
; N/A   ; None         ; 1.013 ns   ; FREQ[3] ; compteur[7] ; clk      ;
; N/A   ; None         ; 1.013 ns   ; FREQ[3] ; compteur[6] ; clk      ;
; N/A   ; None         ; 1.013 ns   ; FREQ[3] ; compteur[5] ; clk      ;
; N/A   ; None         ; 1.013 ns   ; FREQ[3] ; compteur[4] ; clk      ;
; N/A   ; None         ; 1.013 ns   ; FREQ[3] ; compteur[3] ; clk      ;
; N/A   ; None         ; 1.013 ns   ; FREQ[3] ; compteur[2] ; clk      ;
; N/A   ; None         ; 1.013 ns   ; FREQ[3] ; compteur[1] ; clk      ;
; N/A   ; None         ; 1.013 ns   ; FREQ[3] ; compteur[0] ; clk      ;
; N/A   ; None         ; 0.974 ns   ; FREQ[7] ; compteur[7] ; clk      ;
; N/A   ; None         ; 0.974 ns   ; FREQ[7] ; compteur[6] ; clk      ;
; N/A   ; None         ; 0.974 ns   ; FREQ[7] ; compteur[5] ; clk      ;
; N/A   ; None         ; 0.974 ns   ; FREQ[7] ; compteur[4] ; clk      ;
; N/A   ; None         ; 0.974 ns   ; FREQ[7] ; compteur[3] ; clk      ;
; N/A   ; None         ; 0.974 ns   ; FREQ[7] ; compteur[2] ; clk      ;
; N/A   ; None         ; 0.974 ns   ; FREQ[7] ; compteur[1] ; clk      ;
; N/A   ; None         ; 0.974 ns   ; FREQ[7] ; compteur[0] ; clk      ;
; N/A   ; None         ; 0.934 ns   ; FREQ[5] ; compteur[7] ; clk      ;
; N/A   ; None         ; 0.934 ns   ; FREQ[5] ; compteur[6] ; clk      ;
; N/A   ; None         ; 0.934 ns   ; FREQ[5] ; compteur[5] ; clk      ;
; N/A   ; None         ; 0.934 ns   ; FREQ[5] ; compteur[4] ; clk      ;
; N/A   ; None         ; 0.934 ns   ; FREQ[5] ; compteur[3] ; clk      ;
; N/A   ; None         ; 0.934 ns   ; FREQ[5] ; compteur[2] ; clk      ;
; N/A   ; None         ; 0.934 ns   ; FREQ[5] ; compteur[1] ; clk      ;
; N/A   ; None         ; 0.934 ns   ; FREQ[5] ; compteur[0] ; clk      ;
; N/A   ; None         ; 0.773 ns   ; FREQ[6] ; compteur[7] ; clk      ;
; N/A   ; None         ; 0.773 ns   ; FREQ[6] ; compteur[6] ; clk      ;
; N/A   ; None         ; 0.773 ns   ; FREQ[6] ; compteur[5] ; clk      ;
; N/A   ; None         ; 0.773 ns   ; FREQ[6] ; compteur[4] ; clk      ;
; N/A   ; None         ; 0.773 ns   ; FREQ[6] ; compteur[3] ; clk      ;
; N/A   ; None         ; 0.773 ns   ; FREQ[6] ; compteur[2] ; clk      ;
; N/A   ; None         ; 0.773 ns   ; FREQ[6] ; compteur[1] ; clk      ;
; N/A   ; None         ; 0.773 ns   ; FREQ[6] ; compteur[0] ; clk      ;
+-------+--------------+------------+---------+-------------+----------+


+---------------------------------------------------------------------+
; tco                                                                 ;
+-------+--------------+------------+------------+-------+------------+
; Slack ; Required tco ; Actual tco ; From       ; To    ; From Clock ;
+-------+--------------+------------+------------+-------+------------+
; N/A   ; None         ; 9.406 ns   ; pwm_signal ; pwm_s ; clk        ;
+-------+--------------+------------+------------+-------+------------+


+----------------------------------------------------------------------------+
; th                                                                         ;
+---------------+-------------+-----------+---------+-------------+----------+
; Minimum Slack ; Required th ; Actual th ; From    ; To          ; To Clock ;
+---------------+-------------+-----------+---------+-------------+----------+
; N/A           ; None        ; -0.543 ns ; FREQ[6] ; compteur[7] ; clk      ;
; N/A           ; None        ; -0.543 ns ; FREQ[6] ; compteur[6] ; clk      ;
; N/A           ; None        ; -0.543 ns ; FREQ[6] ; compteur[5] ; clk      ;
; N/A           ; None        ; -0.543 ns ; FREQ[6] ; compteur[4] ; clk      ;
; N/A           ; None        ; -0.543 ns ; FREQ[6] ; compteur[3] ; clk      ;
; N/A           ; None        ; -0.543 ns ; FREQ[6] ; compteur[2] ; clk      ;
; N/A           ; None        ; -0.543 ns ; FREQ[6] ; compteur[1] ; clk      ;
; N/A           ; None        ; -0.543 ns ; FREQ[6] ; compteur[0] ; clk      ;
; N/A           ; None        ; -0.704 ns ; FREQ[5] ; compteur[7] ; clk      ;
; N/A           ; None        ; -0.704 ns ; FREQ[5] ; compteur[6] ; clk      ;
; N/A           ; None        ; -0.704 ns ; FREQ[5] ; compteur[5] ; clk      ;
; N/A           ; None        ; -0.704 ns ; FREQ[5] ; compteur[4] ; clk      ;
; N/A           ; None        ; -0.704 ns ; FREQ[5] ; compteur[3] ; clk      ;
; N/A           ; None        ; -0.704 ns ; FREQ[5] ; compteur[2] ; clk      ;
; N/A           ; None        ; -0.704 ns ; FREQ[5] ; compteur[1] ; clk      ;
; N/A           ; None        ; -0.704 ns ; FREQ[5] ; compteur[0] ; clk      ;
; N/A           ; None        ; -0.744 ns ; FREQ[7] ; compteur[7] ; clk      ;
; N/A           ; None        ; -0.744 ns ; FREQ[7] ; compteur[6] ; clk      ;
; N/A           ; None        ; -0.744 ns ; FREQ[7] ; compteur[5] ; clk      ;
; N/A           ; None        ; -0.744 ns ; FREQ[7] ; compteur[4] ; clk      ;
; N/A           ; None        ; -0.744 ns ; FREQ[7] ; compteur[3] ; clk      ;
; N/A           ; None        ; -0.744 ns ; FREQ[7] ; compteur[2] ; clk      ;
; N/A           ; None        ; -0.744 ns ; FREQ[7] ; compteur[1] ; clk      ;
; N/A           ; None        ; -0.744 ns ; FREQ[7] ; compteur[0] ; clk      ;
; N/A           ; None        ; -0.783 ns ; FREQ[3] ; compteur[7] ; clk      ;
; N/A           ; None        ; -0.783 ns ; FREQ[3] ; compteur[6] ; clk      ;
; N/A           ; None        ; -0.783 ns ; FREQ[3] ; compteur[5] ; clk      ;
; N/A           ; None        ; -0.783 ns ; FREQ[3] ; compteur[4] ; clk      ;
; N/A           ; None        ; -0.783 ns ; FREQ[3] ; compteur[3] ; clk      ;
; N/A           ; None        ; -0.783 ns ; FREQ[3] ; compteur[2] ; clk      ;
; N/A           ; None        ; -0.783 ns ; FREQ[3] ; compteur[1] ; clk      ;
; N/A           ; None        ; -0.783 ns ; FREQ[3] ; compteur[0] ; clk      ;
; N/A           ; None        ; -0.943 ns ; FREQ[4] ; compteur[7] ; clk      ;
; N/A           ; None        ; -0.943 ns ; FREQ[4] ; compteur[6] ; clk      ;
; N/A           ; None        ; -0.943 ns ; FREQ[4] ; compteur[5] ; clk      ;
; N/A           ; None        ; -0.943 ns ; FREQ[4] ; compteur[4] ; clk      ;
; N/A           ; None        ; -0.943 ns ; FREQ[4] ; compteur[3] ; clk      ;
; N/A           ; None        ; -0.943 ns ; FREQ[4] ; compteur[2] ; clk      ;
; N/A           ; None        ; -0.943 ns ; FREQ[4] ; compteur[1] ; clk      ;
; N/A           ; None        ; -0.943 ns ; FREQ[4] ; compteur[0] ; clk      ;
; N/A           ; None        ; -1.662 ns ; DUTY[3] ; pwm_signal  ; clk      ;
; N/A           ; None        ; -1.684 ns ; DUTY[2] ; pwm_signal  ; clk      ;
; N/A           ; None        ; -1.970 ns ; DUTY[1] ; pwm_signal  ; clk      ;
; N/A           ; None        ; -2.000 ns ; DUTY[0] ; pwm_signal  ; clk      ;
; N/A           ; None        ; -2.202 ns ; FREQ[0] ; compteur[7] ; clk      ;
; N/A           ; None        ; -2.202 ns ; FREQ[0] ; compteur[6] ; clk      ;
; N/A           ; None        ; -2.202 ns ; FREQ[0] ; compteur[5] ; clk      ;
; N/A           ; None        ; -2.202 ns ; FREQ[0] ; compteur[4] ; clk      ;
; N/A           ; None        ; -2.202 ns ; FREQ[0] ; compteur[3] ; clk      ;
; N/A           ; None        ; -2.202 ns ; FREQ[0] ; compteur[2] ; clk      ;
; N/A           ; None        ; -2.202 ns ; FREQ[0] ; compteur[1] ; clk      ;
; N/A           ; None        ; -2.202 ns ; FREQ[0] ; compteur[0] ; clk      ;
; N/A           ; None        ; -2.289 ns ; FREQ[2] ; compteur[7] ; clk      ;
; N/A           ; None        ; -2.289 ns ; FREQ[2] ; compteur[6] ; clk      ;
; N/A           ; None        ; -2.289 ns ; FREQ[2] ; compteur[5] ; clk      ;
; N/A           ; None        ; -2.289 ns ; FREQ[2] ; compteur[4] ; clk      ;
; N/A           ; None        ; -2.289 ns ; FREQ[2] ; compteur[3] ; clk      ;
; N/A           ; None        ; -2.289 ns ; FREQ[2] ; compteur[2] ; clk      ;
; N/A           ; None        ; -2.289 ns ; FREQ[2] ; compteur[1] ; clk      ;
; N/A           ; None        ; -2.289 ns ; FREQ[2] ; compteur[0] ; clk      ;
; N/A           ; None        ; -2.294 ns ; FREQ[1] ; compteur[7] ; clk      ;
; N/A           ; None        ; -2.294 ns ; FREQ[1] ; compteur[6] ; clk      ;
; N/A           ; None        ; -2.294 ns ; FREQ[1] ; compteur[5] ; clk      ;
; N/A           ; None        ; -2.294 ns ; FREQ[1] ; compteur[4] ; clk      ;
; N/A           ; None        ; -2.294 ns ; FREQ[1] ; compteur[3] ; clk      ;
; N/A           ; None        ; -2.294 ns ; FREQ[1] ; compteur[2] ; clk      ;
; N/A           ; None        ; -2.294 ns ; FREQ[1] ; compteur[1] ; clk      ;
; N/A           ; None        ; -2.294 ns ; FREQ[1] ; compteur[0] ; clk      ;
; N/A           ; None        ; -4.859 ns ; DUTY[7] ; pwm_signal  ; clk      ;
; N/A           ; None        ; -5.259 ns ; DUTY[6] ; pwm_signal  ; clk      ;
; N/A           ; None        ; -5.330 ns ; DUTY[5] ; pwm_signal  ; clk      ;
; N/A           ; None        ; -5.646 ns ; DUTY[4] ; pwm_signal  ; clk      ;
+---------------+-------------+-----------+---------+-------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition
    Info: Processing started: Wed Apr 01 21:29:48 2015
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off pwm -c pwm --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Info: Clock "clk" has Internal fmax of 391.54 MHz between source register "compteur[0]" and destination register "pwm_signal" (period= 2.554 ns)
    Info: + Longest register to register delay is 2.340 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X31_Y6_N1; Fanout = 4; REG Node = 'compteur[0]'
        Info: 2: + IC(0.504 ns) + CELL(0.393 ns) = 0.897 ns; Loc. = LCCOMB_X30_Y6_N0; Fanout = 1; COMB Node = 'LessThan1~1'
        Info: 3: + IC(0.000 ns) + CELL(0.071 ns) = 0.968 ns; Loc. = LCCOMB_X30_Y6_N2; Fanout = 1; COMB Node = 'LessThan1~3'
        Info: 4: + IC(0.000 ns) + CELL(0.071 ns) = 1.039 ns; Loc. = LCCOMB_X30_Y6_N4; Fanout = 1; COMB Node = 'LessThan1~5'
        Info: 5: + IC(0.000 ns) + CELL(0.071 ns) = 1.110 ns; Loc. = LCCOMB_X30_Y6_N6; Fanout = 1; COMB Node = 'LessThan1~7'
        Info: 6: + IC(0.000 ns) + CELL(0.071 ns) = 1.181 ns; Loc. = LCCOMB_X30_Y6_N8; Fanout = 1; COMB Node = 'LessThan1~9'
        Info: 7: + IC(0.000 ns) + CELL(0.071 ns) = 1.252 ns; Loc. = LCCOMB_X30_Y6_N10; Fanout = 1; COMB Node = 'LessThan1~11'
        Info: 8: + IC(0.000 ns) + CELL(0.071 ns) = 1.323 ns; Loc. = LCCOMB_X30_Y6_N12; Fanout = 1; COMB Node = 'LessThan1~13'
        Info: 9: + IC(0.000 ns) + CELL(0.410 ns) = 1.733 ns; Loc. = LCCOMB_X30_Y6_N14; Fanout = 1; COMB Node = 'LessThan1~14'
        Info: 10: + IC(0.248 ns) + CELL(0.275 ns) = 2.256 ns; Loc. = LCCOMB_X30_Y6_N24; Fanout = 1; COMB Node = 'pwm_signal~0'
        Info: 11: + IC(0.000 ns) + CELL(0.084 ns) = 2.340 ns; Loc. = LCFF_X30_Y6_N25; Fanout = 1; REG Node = 'pwm_signal'
        Info: Total cell delay = 1.588 ns ( 67.86 % )
        Info: Total interconnect delay = 0.752 ns ( 32.14 % )
    Info: - Smallest clock skew is 0.000 ns
        Info: + Shortest clock path from clock "clk" to destination register is 2.693 ns
            Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 1; CLK Node = 'clk'
            Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G2; Fanout = 9; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(1.039 ns) + CELL(0.537 ns) = 2.693 ns; Loc. = LCFF_X30_Y6_N25; Fanout = 1; REG Node = 'pwm_signal'
            Info: Total cell delay = 1.536 ns ( 57.04 % )
            Info: Total interconnect delay = 1.157 ns ( 42.96 % )
        Info: - Longest clock path from clock "clk" to source register is 2.693 ns
            Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 1; CLK Node = 'clk'
            Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G2; Fanout = 9; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(1.039 ns) + CELL(0.537 ns) = 2.693 ns; Loc. = LCFF_X31_Y6_N1; Fanout = 4; REG Node = 'compteur[0]'
            Info: Total cell delay = 1.536 ns ( 57.04 % )
            Info: Total interconnect delay = 1.157 ns ( 42.96 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Micro setup delay of destination is -0.036 ns
Info: tsu for register "pwm_signal" (data pin = "DUTY[4]", clock pin = "clk") is 5.876 ns
    Info: + Longest pin to register delay is 8.605 ns
        Info: 1: + IC(0.000 ns) + CELL(0.832 ns) = 0.832 ns; Loc. = PIN_T7; Fanout = 1; PIN Node = 'DUTY[4]'
        Info: 2: + IC(6.200 ns) + CELL(0.414 ns) = 7.446 ns; Loc. = LCCOMB_X30_Y6_N8; Fanout = 1; COMB Node = 'LessThan1~9'
        Info: 3: + IC(0.000 ns) + CELL(0.071 ns) = 7.517 ns; Loc. = LCCOMB_X30_Y6_N10; Fanout = 1; COMB Node = 'LessThan1~11'
        Info: 4: + IC(0.000 ns) + CELL(0.071 ns) = 7.588 ns; Loc. = LCCOMB_X30_Y6_N12; Fanout = 1; COMB Node = 'LessThan1~13'
        Info: 5: + IC(0.000 ns) + CELL(0.410 ns) = 7.998 ns; Loc. = LCCOMB_X30_Y6_N14; Fanout = 1; COMB Node = 'LessThan1~14'
        Info: 6: + IC(0.248 ns) + CELL(0.275 ns) = 8.521 ns; Loc. = LCCOMB_X30_Y6_N24; Fanout = 1; COMB Node = 'pwm_signal~0'
        Info: 7: + IC(0.000 ns) + CELL(0.084 ns) = 8.605 ns; Loc. = LCFF_X30_Y6_N25; Fanout = 1; REG Node = 'pwm_signal'
        Info: Total cell delay = 2.157 ns ( 25.07 % )
        Info: Total interconnect delay = 6.448 ns ( 74.93 % )
    Info: + Micro setup delay of destination is -0.036 ns
    Info: - Shortest clock path from clock "clk" to destination register is 2.693 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G2; Fanout = 9; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(1.039 ns) + CELL(0.537 ns) = 2.693 ns; Loc. = LCFF_X30_Y6_N25; Fanout = 1; REG Node = 'pwm_signal'
        Info: Total cell delay = 1.536 ns ( 57.04 % )
        Info: Total interconnect delay = 1.157 ns ( 42.96 % )
Info: tco from clock "clk" to destination pin "pwm_s" through register "pwm_signal" is 9.406 ns
    Info: + Longest clock path from clock "clk" to source register is 2.693 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G2; Fanout = 9; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(1.039 ns) + CELL(0.537 ns) = 2.693 ns; Loc. = LCFF_X30_Y6_N25; Fanout = 1; REG Node = 'pwm_signal'
        Info: Total cell delay = 1.536 ns ( 57.04 % )
        Info: Total interconnect delay = 1.157 ns ( 42.96 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Longest register to pin delay is 6.463 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X30_Y6_N25; Fanout = 1; REG Node = 'pwm_signal'
        Info: 2: + IC(3.801 ns) + CELL(2.662 ns) = 6.463 ns; Loc. = PIN_D25; Fanout = 0; PIN Node = 'pwm_s'
        Info: Total cell delay = 2.662 ns ( 41.19 % )
        Info: Total interconnect delay = 3.801 ns ( 58.81 % )
Info: th for register "compteur[7]" (data pin = "FREQ[6]", clock pin = "clk") is -0.543 ns
    Info: + Longest clock path from clock "clk" to destination register is 2.693 ns
        Info: 1: + IC(0.000 ns) + CELL(0.999 ns) = 0.999 ns; Loc. = PIN_N2; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.118 ns) + CELL(0.000 ns) = 1.117 ns; Loc. = CLKCTRL_G2; Fanout = 9; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(1.039 ns) + CELL(0.537 ns) = 2.693 ns; Loc. = LCFF_X31_Y6_N15; Fanout = 3; REG Node = 'compteur[7]'
        Info: Total cell delay = 1.536 ns ( 57.04 % )
        Info: Total interconnect delay = 1.157 ns ( 42.96 % )
    Info: + Micro hold delay of destination is 0.266 ns
    Info: - Shortest pin to register delay is 3.502 ns
        Info: 1: + IC(0.000 ns) + CELL(0.989 ns) = 0.989 ns; Loc. = PIN_AC13; Fanout = 1; PIN Node = 'FREQ[6]'
        Info: 2: + IC(0.978 ns) + CELL(0.393 ns) = 2.360 ns; Loc. = LCCOMB_X31_Y6_N28; Fanout = 1; COMB Node = 'LessThan0~13'
        Info: 3: + IC(0.000 ns) + CELL(0.410 ns) = 2.770 ns; Loc. = LCCOMB_X31_Y6_N30; Fanout = 8; COMB Node = 'LessThan0~14'
        Info: 4: + IC(0.222 ns) + CELL(0.510 ns) = 3.502 ns; Loc. = LCFF_X31_Y6_N15; Fanout = 3; REG Node = 'compteur[7]'
        Info: Total cell delay = 2.302 ns ( 65.73 % )
        Info: Total interconnect delay = 1.200 ns ( 34.27 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 173 megabytes
    Info: Processing ended: Wed Apr 01 21:29:48 2015
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


