TimeQuest Timing Analyzer report for PMT_Timebin_Counts
Tue Dec 10 17:25:40 2013
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'inst|altpll_component|pll|clk[0]'
 12. Slow Model Setup: 'signal'
 13. Slow Model Hold: 'inst|altpll_component|pll|clk[0]'
 14. Slow Model Hold: 'signal'
 15. Slow Model Recovery: 'signal'
 16. Slow Model Removal: 'signal'
 17. Slow Model Minimum Pulse Width: 'signal'
 18. Slow Model Minimum Pulse Width: 'inst|altpll_component|pll|clk[0]'
 19. Slow Model Minimum Pulse Width: 'osc'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Fast Model Setup Summary
 25. Fast Model Hold Summary
 26. Fast Model Recovery Summary
 27. Fast Model Removal Summary
 28. Fast Model Minimum Pulse Width Summary
 29. Fast Model Setup: 'inst|altpll_component|pll|clk[0]'
 30. Fast Model Setup: 'signal'
 31. Fast Model Hold: 'inst|altpll_component|pll|clk[0]'
 32. Fast Model Hold: 'signal'
 33. Fast Model Recovery: 'signal'
 34. Fast Model Removal: 'signal'
 35. Fast Model Minimum Pulse Width: 'signal'
 36. Fast Model Minimum Pulse Width: 'inst|altpll_component|pll|clk[0]'
 37. Fast Model Minimum Pulse Width: 'osc'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Multicorner Timing Analysis Summary
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Setup Transfers
 48. Hold Transfers
 49. Recovery Transfers
 50. Removal Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; PMT_Timebin_Counts                                                ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C20F484C7                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                               ;
+----------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------+--------------------------------------+
; Clock Name                       ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                             ; Targets                              ;
+----------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------+--------------------------------------+
; inst|altpll_component|pll|clk[0] ; Generated ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ; 50.00      ; 1         ; 1           ;       ;        ;           ;            ; false    ; osc    ; inst|altpll_component|pll|inclk[0] ; { inst|altpll_component|pll|clk[0] } ;
; osc                              ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                    ; { osc }                              ;
; signal                           ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                    ; { signal }                           ;
+----------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+------------------------------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                         ;
+------------+-----------------+----------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                       ; Note                                                          ;
+------------+-----------------+----------------------------------+---------------------------------------------------------------+
; 98.98 MHz  ; 98.98 MHz       ; inst|altpll_component|pll|clk[0] ;                                                               ;
; 455.37 MHz ; 405.02 MHz      ; signal                           ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+----------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------+
; Slow Model Setup Summary                                  ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; inst|altpll_component|pll|clk[0] ; -3.260 ; -24.465       ;
; signal                           ; -1.196 ; -6.238        ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------+
; Slow Model Hold Summary                                  ;
+----------------------------------+-------+---------------+
; Clock                            ; Slack ; End Point TNS ;
+----------------------------------+-------+---------------+
; inst|altpll_component|pll|clk[0] ; 0.445 ; 0.000         ;
; signal                           ; 0.445 ; 0.000         ;
+----------------------------------+-------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; signal ; 2.084 ; 0.000         ;
+--------+-------+---------------+


+---------------------------------+
; Slow Model Removal Summary      ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; signal ; -1.332 ; -10.656       ;
+--------+--------+---------------+


+-----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                    ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; signal                           ; -1.469 ; -11.245       ;
; inst|altpll_component|pll|clk[0] ; 8.889  ; 0.000         ;
; osc                              ; 10.000 ; 0.000         ;
+----------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'inst|altpll_component|pll|clk[0]'                                                                                                                                       ;
+--------+------------------------------+-------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                             ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -3.260 ; count:inst2|out[5]           ; trigger_clock_hundreds:inst5|out[5] ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.013     ; 1.285      ;
; -3.257 ; count:inst2|out[3]           ; trigger_clock_hundreds:inst5|out[3] ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.013     ; 1.282      ;
; -3.050 ; count:inst2|out[2]           ; trigger_clock_hundreds:inst5|out[2] ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.013     ; 1.075      ;
; -3.048 ; count:inst2|out[6]           ; trigger_clock_hundreds:inst5|out[6] ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.013     ; 1.073      ;
; -3.047 ; count:inst2|out[4]           ; trigger_clock_hundreds:inst5|out[4] ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.013     ; 1.072      ;
; -3.029 ; count:inst2|out[1]           ; trigger_clock_hundreds:inst5|out[1] ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.013     ; 1.054      ;
; -2.888 ; count:inst2|out[7]           ; trigger_clock_hundreds:inst5|out[7] ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.013     ; 0.913      ;
; -2.886 ; count:inst2|out[0]           ; trigger_clock_hundreds:inst5|out[0] ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -3.013     ; 0.911      ;
; 9.897  ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 10.141     ;
; 9.898  ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 10.140     ;
; 9.900  ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 10.138     ;
; 9.900  ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 10.138     ;
; 9.977  ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 10.061     ;
; 9.978  ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 10.060     ;
; 9.980  ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 10.058     ;
; 9.980  ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 10.058     ;
; 10.048 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 9.990      ;
; 10.049 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 9.989      ;
; 10.051 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 9.987      ;
; 10.051 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 9.987      ;
; 10.054 ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_countdown[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 9.983      ;
; 10.097 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 9.941      ;
; 10.098 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 9.940      ;
; 10.100 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 9.938      ;
; 10.100 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 9.938      ;
; 10.142 ; uart:inst4|rx_clk_divider[1] ; uart:inst4|rx_countdown[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 9.895      ;
; 10.151 ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_countdown[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 9.886      ;
; 10.175 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 9.863      ;
; 10.176 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 9.862      ;
; 10.178 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 9.860      ;
; 10.178 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 9.860      ;
; 10.210 ; uart:inst4|rx_clk_divider[2] ; uart:inst4|rx_countdown[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 9.827      ;
; 10.239 ; uart:inst4|rx_clk_divider[1] ; uart:inst4|rx_countdown[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 9.798      ;
; 10.252 ; uart:inst4|rx_clk_divider[4] ; uart:inst4|rx_countdown[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 9.785      ;
; 10.295 ; uart:inst4|tx_clk_divider[5] ; uart:inst4|tx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 9.743      ;
; 10.296 ; uart:inst4|tx_clk_divider[5] ; uart:inst4|tx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 9.742      ;
; 10.298 ; uart:inst4|tx_clk_divider[5] ; uart:inst4|tx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 9.740      ;
; 10.298 ; uart:inst4|tx_clk_divider[5] ; uart:inst4|tx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 9.740      ;
; 10.307 ; uart:inst4|rx_clk_divider[2] ; uart:inst4|rx_countdown[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 9.730      ;
; 10.311 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[6]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 9.724      ;
; 10.311 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[5]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 9.724      ;
; 10.311 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[4]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 9.724      ;
; 10.311 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[3]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 9.724      ;
; 10.311 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[2]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 9.724      ;
; 10.311 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[1]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 9.724      ;
; 10.311 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[0]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 9.724      ;
; 10.336 ; uart:inst4|tx_clk_divider[6] ; uart:inst4|tx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 9.702      ;
; 10.337 ; uart:inst4|tx_clk_divider[6] ; uart:inst4|tx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 9.701      ;
; 10.339 ; uart:inst4|tx_clk_divider[6] ; uart:inst4|tx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 9.699      ;
; 10.339 ; uart:inst4|tx_clk_divider[6] ; uart:inst4|tx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 9.699      ;
; 10.340 ; uart:inst4|rx_clk_divider[3] ; uart:inst4|rx_countdown[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 9.697      ;
; 10.349 ; uart:inst4|rx_clk_divider[4] ; uart:inst4|rx_countdown[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 9.688      ;
; 10.353 ; uart:inst4|tx_clk_divider[8] ; uart:inst4|tx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 9.685      ;
; 10.354 ; uart:inst4|tx_clk_divider[8] ; uart:inst4|tx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 9.684      ;
; 10.356 ; uart:inst4|tx_clk_divider[8] ; uart:inst4|tx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 9.682      ;
; 10.356 ; uart:inst4|tx_clk_divider[8] ; uart:inst4|tx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 9.682      ;
; 10.391 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[6]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 9.644      ;
; 10.391 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[5]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 9.644      ;
; 10.391 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[4]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 9.644      ;
; 10.391 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[3]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 9.644      ;
; 10.391 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[2]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 9.644      ;
; 10.391 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[1]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 9.644      ;
; 10.391 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[0]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 9.644      ;
; 10.397 ; uart:inst4|rx_clk_divider[6] ; uart:inst4|rx_countdown[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 9.640      ;
; 10.437 ; uart:inst4|rx_clk_divider[3] ; uart:inst4|rx_countdown[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 9.600      ;
; 10.441 ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_countdown[4]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 9.596      ;
; 10.441 ; uart:inst4|tx_clk_divider[7] ; uart:inst4|tx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 9.597      ;
; 10.442 ; uart:inst4|tx_clk_divider[7] ; uart:inst4|tx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 9.596      ;
; 10.444 ; uart:inst4|tx_clk_divider[7] ; uart:inst4|tx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 9.594      ;
; 10.444 ; uart:inst4|tx_clk_divider[7] ; uart:inst4|tx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 9.594      ;
; 10.445 ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_countdown[5]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 9.592      ;
; 10.449 ; uart:inst4|rx_clk_divider[7] ; uart:inst4|rx_countdown[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 9.588      ;
; 10.462 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[6]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 9.573      ;
; 10.462 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[5]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 9.573      ;
; 10.462 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[4]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 9.573      ;
; 10.462 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[3]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 9.573      ;
; 10.462 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[2]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 9.573      ;
; 10.462 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[1]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 9.573      ;
; 10.462 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[0]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 9.573      ;
; 10.475 ; uart:inst4|tx_clk_divider[9] ; uart:inst4|tx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 9.563      ;
; 10.476 ; uart:inst4|tx_clk_divider[9] ; uart:inst4|tx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 9.562      ;
; 10.478 ; uart:inst4|tx_clk_divider[9] ; uart:inst4|tx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 9.560      ;
; 10.478 ; uart:inst4|tx_clk_divider[9] ; uart:inst4|tx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 9.560      ;
; 10.494 ; uart:inst4|rx_clk_divider[6] ; uart:inst4|rx_countdown[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 9.543      ;
; 10.501 ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 9.534      ;
; 10.501 ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 9.534      ;
; 10.501 ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 9.534      ;
; 10.501 ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 9.534      ;
; 10.501 ; uart:inst4|rx_clk_divider[5] ; uart:inst4|rx_countdown[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 9.536      ;
; 10.511 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_data[6]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 9.524      ;
; 10.511 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_data[5]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 9.524      ;
; 10.511 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_data[4]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 9.524      ;
; 10.511 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_data[3]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 9.524      ;
; 10.511 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_data[2]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 9.524      ;
; 10.511 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_data[1]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 9.524      ;
; 10.511 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_data[0]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 9.524      ;
; 10.514 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[7]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 9.522      ;
; 10.529 ; uart:inst4|rx_clk_divider[1] ; uart:inst4|rx_countdown[4]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 9.508      ;
; 10.533 ; uart:inst4|rx_clk_divider[1] ; uart:inst4|rx_countdown[5]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 9.504      ;
; 10.546 ; uart:inst4|rx_clk_divider[7] ; uart:inst4|rx_countdown[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 9.491      ;
+--------+------------------------------+-------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'signal'                                                                                             ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -1.196 ; count:inst2|out[0] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.234      ;
; -1.149 ; count:inst2|out[1] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.187      ;
; -1.116 ; count:inst2|out[0] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.154      ;
; -1.069 ; count:inst2|out[1] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.107      ;
; -1.036 ; count:inst2|out[0] ; count:inst2|out[5] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.074      ;
; -1.023 ; count:inst2|out[2] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.061      ;
; -0.989 ; count:inst2|out[1] ; count:inst2|out[5] ; signal       ; signal      ; 1.000        ; 0.000      ; 2.027      ;
; -0.956 ; count:inst2|out[0] ; count:inst2|out[4] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.994      ;
; -0.943 ; count:inst2|out[2] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.981      ;
; -0.909 ; count:inst2|out[1] ; count:inst2|out[4] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.947      ;
; -0.896 ; count:inst2|out[3] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.934      ;
; -0.876 ; count:inst2|out[0] ; count:inst2|out[3] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.914      ;
; -0.863 ; count:inst2|out[4] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.901      ;
; -0.863 ; count:inst2|out[2] ; count:inst2|out[5] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.901      ;
; -0.829 ; count:inst2|out[1] ; count:inst2|out[3] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.867      ;
; -0.816 ; count:inst2|out[3] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.854      ;
; -0.796 ; count:inst2|out[0] ; count:inst2|out[2] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.834      ;
; -0.783 ; count:inst2|out[4] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.821      ;
; -0.783 ; count:inst2|out[2] ; count:inst2|out[4] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.821      ;
; -0.749 ; count:inst2|out[1] ; count:inst2|out[2] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.787      ;
; -0.737 ; count:inst2|out[5] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.775      ;
; -0.736 ; count:inst2|out[3] ; count:inst2|out[5] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.774      ;
; -0.704 ; count:inst2|out[6] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.742      ;
; -0.703 ; count:inst2|out[4] ; count:inst2|out[5] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.741      ;
; -0.703 ; count:inst2|out[2] ; count:inst2|out[3] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.741      ;
; -0.657 ; count:inst2|out[5] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.695      ;
; -0.656 ; count:inst2|out[3] ; count:inst2|out[4] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.694      ;
; -0.488 ; count:inst2|out[7] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.526      ;
; -0.271 ; count:inst2|out[6] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.309      ;
; -0.270 ; count:inst2|out[4] ; count:inst2|out[4] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.308      ;
; -0.270 ; count:inst2|out[2] ; count:inst2|out[2] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.308      ;
; -0.262 ; count:inst2|out[0] ; count:inst2|out[1] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.300      ;
; -0.225 ; count:inst2|out[5] ; count:inst2|out[5] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.263      ;
; -0.224 ; count:inst2|out[3] ; count:inst2|out[3] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.262      ;
; -0.216 ; count:inst2|out[1] ; count:inst2|out[1] ; signal       ; signal      ; 1.000        ; 0.000      ; 1.254      ;
; 0.307  ; count:inst2|out[0] ; count:inst2|out[0] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.731      ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'inst|altpll_component|pll|clk[0]'                                                                                                                                                    ;
+-------+----------------------------------------+----------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.445 ; uart:inst4|tx_bits_remaining[0]        ; uart:inst4|tx_bits_remaining[0]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|tx_bits_remaining[1]        ; uart:inst4|tx_bits_remaining[1]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|tx_bits_remaining[2]        ; uart:inst4|tx_bits_remaining[2]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|tx_bits_remaining[3]        ; uart:inst4|tx_bits_remaining[3]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|tx_state.TX_SENDING         ; uart:inst4|tx_state.TX_SENDING         ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|tx_state.TX_DELAY_RESTART   ; uart:inst4|tx_state.TX_DELAY_RESTART   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|tx_state.TX_IDLE            ; uart:inst4|tx_state.TX_IDLE            ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|rx                          ; uart:inst4|rx                          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|recv_state.RX_CHECK_START   ; uart:inst4|recv_state.RX_CHECK_START   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|rx_bits_remaining[0]        ; uart:inst4|rx_bits_remaining[0]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|rx_bits_remaining[1]        ; uart:inst4|rx_bits_remaining[1]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|rx_bits_remaining[2]        ; uart:inst4|rx_bits_remaining[2]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|recv_state.RX_READ_BITS     ; uart:inst4|recv_state.RX_READ_BITS     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|recv_state.RX_DELAY_RESTART ; uart:inst4|recv_state.RX_DELAY_RESTART ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; trigger_clock_hundreds:inst5|LED       ; trigger_clock_hundreds:inst5|LED       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|tx_data[7]                  ; uart:inst4|tx_data[7]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|tx_out                      ; uart:inst4|tx_out                      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|test                        ; uart:inst4|test                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; uart:inst4|test2                       ; uart:inst4|test2                       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.731      ;
; 0.622 ; uart:inst4|Buffer[1]                   ; uart:inst4|Buffer[0]                   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.908      ;
; 0.629 ; trigger_clock_hundreds:inst5|i[31]     ; trigger_clock_hundreds:inst5|i[31]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.915      ;
; 0.642 ; uart:inst4|tx_bits_remaining[0]        ; uart:inst4|tx_bits_remaining[1]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.928      ;
; 0.644 ; uart:inst4|recv_state.RX_ERROR         ; uart:inst4|recv_state.RX_DELAY_RESTART ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.930      ;
; 0.649 ; uart:inst4|recv_state.RX_IDLE          ; uart:inst4|recv_state.RX_CHECK_START   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.935      ;
; 0.650 ; uart:inst4|recv_state.RX_ERROR         ; uart:inst4|recv_state.RX_IDLE          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.936      ;
; 0.654 ; uart:inst4|rx                          ; uart:inst4|rx_clk_divider[8]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.940      ;
; 0.655 ; uart:inst4|tx_state.TX_IDLE            ; uart:inst4|tx_out                      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.941      ;
; 0.659 ; uart:inst4|rx                          ; uart:inst4|rx_clk_divider[6]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.945      ;
; 0.659 ; uart:inst4|rx                          ; uart:inst4|rx_clk_divider[7]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.945      ;
; 0.799 ; uart:inst4|recv_state.RX_CHECK_START   ; uart:inst4|recv_state.RX_ERROR         ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.085      ;
; 0.821 ; uart:inst4|recv_state.RX_READ_BITS     ; uart:inst4|recv_state.RX_CHECK_STOP    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.107      ;
; 0.822 ; uart:inst4|recv_state.RX_READ_BITS     ; uart:inst4|rx_bits_remaining[3]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.108      ;
; 0.827 ; uart:inst4|tx_state.TX_DELAY_RESTART   ; uart:inst4|tx_countdown[5]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.114      ;
; 0.827 ; uart:inst4|tx_state.TX_DELAY_RESTART   ; uart:inst4|tx_countdown[0]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.114      ;
; 0.849 ; uart:inst4|rx_bits_remaining[1]        ; uart:inst4|rx_bits_remaining[2]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.135      ;
; 0.853 ; uart:inst4|Buffer[2]                   ; uart:inst4|Buffer[1]                   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.140      ;
; 0.855 ; uart:inst4|Buffer[2]                   ; uart:inst4|rx                          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.142      ;
; 0.903 ; uart:inst4|rx                          ; uart:inst4|rx_clk_divider[3]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.189      ;
; 0.903 ; uart:inst4|rx                          ; uart:inst4|rx_clk_divider[0]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.189      ;
; 0.904 ; uart:inst4|rx                          ; uart:inst4|rx_clk_divider[1]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.190      ;
; 0.904 ; uart:inst4|rx                          ; uart:inst4|rx_clk_divider[2]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.190      ;
; 0.909 ; uart:inst4|recv_state.RX_ERROR         ; uart:inst4|rx_countdown[2]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.196      ;
; 0.912 ; uart:inst4|recv_state.RX_ERROR         ; uart:inst4|rx_countdown[1]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.199      ;
; 0.920 ; uart:inst4|recv_state.RX_RECEIVED      ; uart:inst4|recv_state.RX_IDLE          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.206      ;
; 0.924 ; uart:inst4|recv_state.RX_RECEIVED      ; uart:inst4|recv_state.RX_DELAY_RESTART ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.210      ;
; 0.940 ; uart:inst4|tx_state.TX_SENDING         ; uart:inst4|tx_data[2]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.225      ;
; 0.941 ; uart:inst4|tx_state.TX_SENDING         ; uart:inst4|tx_data[1]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.226      ;
; 0.942 ; uart:inst4|tx_state.TX_SENDING         ; uart:inst4|tx_data[6]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.227      ;
; 0.942 ; uart:inst4|tx_state.TX_SENDING         ; uart:inst4|tx_data[5]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.227      ;
; 0.942 ; uart:inst4|tx_state.TX_SENDING         ; uart:inst4|tx_data[3]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.227      ;
; 0.943 ; uart:inst4|tx_state.TX_SENDING         ; uart:inst4|tx_data[4]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.228      ;
; 0.943 ; uart:inst4|tx_state.TX_SENDING         ; uart:inst4|tx_data[0]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.228      ;
; 0.960 ; uart:inst4|Buffer[0]                   ; uart:inst4|rx                          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.246      ;
; 0.965 ; uart:inst4|tx_data[3]                  ; uart:inst4|tx_data[2]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.251      ;
; 0.966 ; uart:inst4|tx_data[6]                  ; uart:inst4|tx_data[5]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.252      ;
; 0.968 ; trigger_clock_hundreds:inst5|i[16]     ; trigger_clock_hundreds:inst5|i[16]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; trigger_clock_hundreds:inst5|i[18]     ; trigger_clock_hundreds:inst5|i[18]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.254      ;
; 0.968 ; trigger_clock_hundreds:inst5|i[27]     ; trigger_clock_hundreds:inst5|i[27]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.254      ;
; 0.972 ; trigger_clock_hundreds:inst5|i[2]      ; trigger_clock_hundreds:inst5|i[2]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.258      ;
; 0.972 ; trigger_clock_hundreds:inst5|i[4]      ; trigger_clock_hundreds:inst5|i[4]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.258      ;
; 0.975 ; trigger_clock_hundreds:inst5|i[1]      ; trigger_clock_hundreds:inst5|i[1]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.261      ;
; 0.976 ; trigger_clock_hundreds:inst5|i[9]      ; trigger_clock_hundreds:inst5|i[9]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; trigger_clock_hundreds:inst5|i[11]     ; trigger_clock_hundreds:inst5|i[11]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock_hundreds:inst5|i[29]     ; trigger_clock_hundreds:inst5|i[29]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; trigger_clock_hundreds:inst5|i[30]     ; trigger_clock_hundreds:inst5|i[30]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.263      ;
; 0.982 ; uart:inst4|tx_data[2]                  ; uart:inst4|tx_data[1]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.268      ;
; 1.004 ; uart:inst4|tx_data[1]                  ; uart:inst4|tx_data[0]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.290      ;
; 1.011 ; trigger_clock_hundreds:inst5|i[8]      ; trigger_clock_hundreds:inst5|i[8]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.297      ;
; 1.011 ; trigger_clock_hundreds:inst5|i[10]     ; trigger_clock_hundreds:inst5|i[10]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.297      ;
; 1.012 ; uart:inst4|tx_data[5]                  ; uart:inst4|tx_data[4]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.298      ;
; 1.013 ; uart:inst4|Buffer[1]                   ; uart:inst4|rx                          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.299      ;
; 1.014 ; uart:inst4|tx_data[4]                  ; uart:inst4|tx_data[3]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.300      ;
; 1.015 ; trigger_clock_hundreds:inst5|i[24]     ; trigger_clock_hundreds:inst5|i[24]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.301      ;
; 1.016 ; trigger_clock_hundreds:inst5|i[3]      ; trigger_clock_hundreds:inst5|i[3]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; trigger_clock_hundreds:inst5|i[5]      ; trigger_clock_hundreds:inst5|i[5]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; trigger_clock_hundreds:inst5|i[6]      ; trigger_clock_hundreds:inst5|i[6]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; trigger_clock_hundreds:inst5|i[26]     ; trigger_clock_hundreds:inst5|i[26]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; trigger_clock_hundreds:inst5|i[28]     ; trigger_clock_hundreds:inst5|i[28]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.302      ;
; 1.018 ; uart:inst4|recv_state.RX_READ_BITS     ; uart:inst4|rx_bits_remaining[1]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.304      ;
; 1.019 ; uart:inst4|recv_state.RX_READ_BITS     ; uart:inst4|rx_bits_remaining[0]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.305      ;
; 1.019 ; uart:inst4|recv_state.RX_READ_BITS     ; uart:inst4|rx_bits_remaining[2]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.305      ;
; 1.041 ; uart:inst4|rx_bits_remaining[0]        ; uart:inst4|rx_bits_remaining[2]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.327      ;
; 1.045 ; uart:inst4|rx_bits_remaining[0]        ; uart:inst4|rx_bits_remaining[1]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.331      ;
; 1.048 ; uart:inst4|rx_bits_remaining[0]        ; uart:inst4|recv_state.RX_READ_BITS     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.334      ;
; 1.052 ; uart:inst4|rx_bits_remaining[0]        ; uart:inst4|recv_state.RX_CHECK_STOP    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.338      ;
; 1.102 ; uart:inst4|tx_bits_remaining[1]        ; uart:inst4|tx_bits_remaining[3]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.388      ;
; 1.126 ; uart:inst4|tx_bits_remaining[1]        ; uart:inst4|test2                       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.412      ;
; 1.133 ; uart:inst4|tx_state.TX_SENDING         ; uart:inst4|tx_countdown[3]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.419      ;
; 1.134 ; uart:inst4|tx_state.TX_SENDING         ; uart:inst4|tx_countdown[2]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.420      ;
; 1.155 ; uart:inst4|recv_state.RX_ERROR         ; uart:inst4|rx_countdown[0]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.442      ;
; 1.185 ; uart:inst4|tx_state.TX_DELAY_RESTART   ; uart:inst4|tx_countdown[1]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.472      ;
; 1.187 ; uart:inst4|tx_data[7]                  ; uart:inst4|tx_data[6]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.472      ;
; 1.200 ; uart:inst4|recv_state.RX_ERROR         ; uart:inst4|rx_countdown[4]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.487      ;
; 1.201 ; uart:inst4|recv_state.RX_ERROR         ; uart:inst4|rx_countdown[5]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.488      ;
; 1.201 ; uart:inst4|recv_state.RX_CHECK_STOP    ; uart:inst4|recv_state.RX_RECEIVED      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.488      ;
; 1.204 ; uart:inst4|recv_state.RX_CHECK_STOP    ; uart:inst4|recv_state.RX_ERROR         ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.491      ;
; 1.253 ; uart:inst4|rx                          ; uart:inst4|rx_clk_divider[4]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.539      ;
; 1.255 ; uart:inst4|rx                          ; uart:inst4|rx_clk_divider[10]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.541      ;
; 1.256 ; uart:inst4|recv_state.RX_ERROR         ; uart:inst4|rx_countdown[3]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.543      ;
; 1.258 ; uart:inst4|rx                          ; uart:inst4|rx_clk_divider[9]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.544      ;
+-------+----------------------------------------+----------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'signal'                                                                                             ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; count:inst2|out[0] ; count:inst2|out[0] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.731      ;
; 0.968 ; count:inst2|out[1] ; count:inst2|out[1] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.254      ;
; 0.976 ; count:inst2|out[3] ; count:inst2|out[3] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; count:inst2|out[5] ; count:inst2|out[5] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.263      ;
; 1.014 ; count:inst2|out[0] ; count:inst2|out[1] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.300      ;
; 1.022 ; count:inst2|out[2] ; count:inst2|out[2] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.308      ;
; 1.022 ; count:inst2|out[4] ; count:inst2|out[4] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.308      ;
; 1.023 ; count:inst2|out[6] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.309      ;
; 1.240 ; count:inst2|out[7] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.526      ;
; 1.408 ; count:inst2|out[3] ; count:inst2|out[4] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.694      ;
; 1.409 ; count:inst2|out[5] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.695      ;
; 1.455 ; count:inst2|out[2] ; count:inst2|out[3] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.741      ;
; 1.455 ; count:inst2|out[4] ; count:inst2|out[5] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.741      ;
; 1.456 ; count:inst2|out[6] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.742      ;
; 1.488 ; count:inst2|out[3] ; count:inst2|out[5] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.774      ;
; 1.489 ; count:inst2|out[5] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.775      ;
; 1.501 ; count:inst2|out[1] ; count:inst2|out[2] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.787      ;
; 1.535 ; count:inst2|out[2] ; count:inst2|out[4] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.821      ;
; 1.535 ; count:inst2|out[4] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.821      ;
; 1.548 ; count:inst2|out[0] ; count:inst2|out[2] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.834      ;
; 1.568 ; count:inst2|out[3] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.854      ;
; 1.581 ; count:inst2|out[1] ; count:inst2|out[3] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.867      ;
; 1.615 ; count:inst2|out[2] ; count:inst2|out[5] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.901      ;
; 1.615 ; count:inst2|out[4] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.901      ;
; 1.628 ; count:inst2|out[0] ; count:inst2|out[3] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.914      ;
; 1.648 ; count:inst2|out[3] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.934      ;
; 1.661 ; count:inst2|out[1] ; count:inst2|out[4] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.947      ;
; 1.695 ; count:inst2|out[2] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.981      ;
; 1.708 ; count:inst2|out[0] ; count:inst2|out[4] ; signal       ; signal      ; 0.000        ; 0.000      ; 1.994      ;
; 1.741 ; count:inst2|out[1] ; count:inst2|out[5] ; signal       ; signal      ; 0.000        ; 0.000      ; 2.027      ;
; 1.775 ; count:inst2|out[2] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 2.061      ;
; 1.788 ; count:inst2|out[0] ; count:inst2|out[5] ; signal       ; signal      ; 0.000        ; 0.000      ; 2.074      ;
; 1.821 ; count:inst2|out[1] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 2.107      ;
; 1.868 ; count:inst2|out[0] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 2.154      ;
; 1.901 ; count:inst2|out[1] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 2.187      ;
; 1.948 ; count:inst2|out[0] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 2.234      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'signal'                                                                                                                             ;
+-------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node            ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+
; 2.084 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[0] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 3.011      ; 1.965      ;
; 2.084 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[1] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 3.011      ; 1.965      ;
; 2.084 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[2] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 3.011      ; 1.965      ;
; 2.084 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[3] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 3.011      ; 1.965      ;
; 2.084 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[4] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 3.011      ; 1.965      ;
; 2.084 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[5] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 3.011      ; 1.965      ;
; 2.084 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[6] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 3.011      ; 1.965      ;
; 2.084 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[7] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 3.011      ; 1.965      ;
+-------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'signal'                                                                                                                               ;
+--------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node            ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+
; -1.332 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[0] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 3.011      ; 1.965      ;
; -1.332 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[1] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 3.011      ; 1.965      ;
; -1.332 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[2] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 3.011      ; 1.965      ;
; -1.332 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[3] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 3.011      ; 1.965      ;
; -1.332 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[4] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 3.011      ; 1.965      ;
; -1.332 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[5] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 3.011      ; 1.965      ;
; -1.332 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[6] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 3.011      ; 1.965      ;
; -1.332 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[7] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 3.011      ; 1.965      ;
+--------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'signal'                                                             ;
+--------+--------------+----------------+------------------+--------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+--------+------------+--------------------+
; -1.469 ; 1.000        ; 2.469          ; Port Rate        ; signal ; Rise       ; signal             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[6] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[7] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[0]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[0]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[1]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[1]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[2]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[2]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[3]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[3]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[4]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[4]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[5]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[5]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[6]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[6]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[7]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[7]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; signal|combout     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; signal|combout     ;
+--------+--------------+----------------+------------------+--------+------------+--------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'inst|altpll_component|pll|clk[0]'                                                                                ;
+-------+--------------+----------------+------------------+----------------------------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+----------------------------------+------------+----------------------------------------+
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|LED       ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|LED       ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[0]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[0]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[10]     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[10]     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[11]     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[11]     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[12]     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[12]     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[13]     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[13]     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[14]     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[14]     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[15]     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[15]     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[16]     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[16]     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[17]     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[17]     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[18]     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[18]     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[19]     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[19]     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[1]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[1]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[20]     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[20]     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[21]     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[21]     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[22]     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[22]     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[23]     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[23]     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[24]     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[24]     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[25]     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[25]     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[26]     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[26]     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[27]     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[27]     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[28]     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[28]     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[29]     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[29]     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[2]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[2]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[30]     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[30]     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[31]     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[31]     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[3]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[3]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[4]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[4]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[5]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[5]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[6]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[6]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[7]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[7]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[8]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[8]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[9]      ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[9]      ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[0]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[0]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[1]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[1]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[2]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[2]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[3]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[3]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[4]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[4]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[5]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[5]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[6]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[6]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[7]    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[7]    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|reset     ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|reset     ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|Buffer[0]                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|Buffer[0]                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|Buffer[1]                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|Buffer[1]                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|Buffer[2]                   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|Buffer[2]                   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|recv_state.RX_CHECK_START   ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|recv_state.RX_CHECK_START   ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|recv_state.RX_CHECK_STOP    ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|recv_state.RX_CHECK_STOP    ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|recv_state.RX_DELAY_RESTART ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|recv_state.RX_DELAY_RESTART ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|recv_state.RX_ERROR         ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|recv_state.RX_ERROR         ;
; 8.889 ; 10.000       ; 1.111          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|recv_state.RX_IDLE          ;
; 8.889 ; 10.000       ; 1.111          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|recv_state.RX_IDLE          ;
+-------+--------------+----------------+------------------+----------------------------------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'osc'                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; osc|combout                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; osc|combout                        ;
; 17.369 ; 20.000       ; 2.631          ; Port Rate        ; osc   ; Rise       ; osc                                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+----------------------------------------------------------------------------------------+
; Setup Times                                                                            ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; rx_line   ; osc        ; 2.532 ; 2.532 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+------------------------------------------------------------------------------------------+
; Hold Times                                                                               ;
+-----------+------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+------------+--------+--------+------------+----------------------------------+
; rx_line   ; osc        ; -2.284 ; -2.284 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+-----------+------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+------------+--------+--------+------------+----------------------------------+
; LED       ; osc        ; 4.101  ; 4.101  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; huns[*]   ; osc        ; 8.668  ; 8.668  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[0]  ; osc        ; 8.668  ; 8.668  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[2]  ; osc        ; 6.986  ; 6.986  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[3]  ; osc        ; 8.199  ; 8.199  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[4]  ; osc        ; 8.342  ; 8.342  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[5]  ; osc        ; 7.082  ; 7.082  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[6]  ; osc        ; 7.322  ; 7.322  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; ones[*]   ; osc        ; 26.463 ; 26.463 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[0]  ; osc        ; 26.437 ; 26.437 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[1]  ; osc        ; 26.463 ; 26.463 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[2]  ; osc        ; 26.342 ; 26.342 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[3]  ; osc        ; 26.456 ; 26.456 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[4]  ; osc        ; 26.125 ; 26.125 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[5]  ; osc        ; 26.131 ; 26.131 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[6]  ; osc        ; 26.130 ; 26.130 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; rts       ; osc        ; 4.497  ; 4.497  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tens[*]   ; osc        ; 21.468 ; 21.468 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[0]  ; osc        ; 21.321 ; 21.321 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[1]  ; osc        ; 19.226 ; 19.226 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[2]  ; osc        ; 17.221 ; 17.221 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[3]  ; osc        ; 19.567 ; 19.567 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[4]  ; osc        ; 19.795 ; 19.795 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[5]  ; osc        ; 20.184 ; 20.184 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[6]  ; osc        ; 21.468 ; 21.468 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; test      ; osc        ; 6.534  ; 6.534  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; test2     ; osc        ; 5.458  ; 5.458  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tx        ; osc        ; 4.472  ; 4.472  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tx_LED    ; osc        ; 6.004  ; 6.004  ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; LED       ; osc        ; 4.101 ; 4.101 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; huns[*]   ; osc        ; 5.554 ; 5.554 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[0]  ; osc        ; 6.593 ; 6.593 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[2]  ; osc        ; 6.066 ; 6.066 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[3]  ; osc        ; 6.771 ; 6.771 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[4]  ; osc        ; 6.267 ; 6.267 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[5]  ; osc        ; 5.554 ; 5.554 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[6]  ; osc        ; 6.402 ; 6.402 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; ones[*]   ; osc        ; 7.189 ; 7.189 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[0]  ; osc        ; 7.501 ; 7.501 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[1]  ; osc        ; 7.528 ; 7.528 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[2]  ; osc        ; 7.402 ; 7.402 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[3]  ; osc        ; 7.521 ; 7.521 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[4]  ; osc        ; 7.189 ; 7.189 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[5]  ; osc        ; 7.198 ; 7.198 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[6]  ; osc        ; 7.197 ; 7.197 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; rts       ; osc        ; 4.497 ; 4.497 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tens[*]   ; osc        ; 8.314 ; 8.314 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[0]  ; osc        ; 9.360 ; 9.360 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[1]  ; osc        ; 8.451 ; 8.451 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[2]  ; osc        ; 8.462 ; 8.462 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[3]  ; osc        ; 8.793 ; 8.793 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[4]  ; osc        ; 8.760 ; 8.760 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[5]  ; osc        ; 8.314 ; 8.314 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[6]  ; osc        ; 9.276 ; 9.276 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; test      ; osc        ; 6.534 ; 6.534 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; test2     ; osc        ; 5.458 ; 5.458 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tx        ; osc        ; 4.472 ; 4.472 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tx_LED    ; osc        ; 6.004 ; 6.004 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+-----------------------------------------------------------+
; Fast Model Setup Summary                                  ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; inst|altpll_component|pll|clk[0] ; -1.262 ; -9.473        ;
; signal                           ; 0.139  ; 0.000         ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------+
; Fast Model Hold Summary                                  ;
+----------------------------------+-------+---------------+
; Clock                            ; Slack ; End Point TNS ;
+----------------------------------+-------+---------------+
; inst|altpll_component|pll|clk[0] ; 0.215 ; 0.000         ;
; signal                           ; 0.215 ; 0.000         ;
+----------------------------------+-------+---------------+


+--------------------------------+
; Fast Model Recovery Summary    ;
+--------+-------+---------------+
; Clock  ; Slack ; End Point TNS ;
+--------+-------+---------------+
; signal ; 1.844 ; 0.000         ;
+--------+-------+---------------+


+---------------------------------+
; Fast Model Removal Summary      ;
+--------+--------+---------------+
; Clock  ; Slack  ; End Point TNS ;
+--------+--------+---------------+
; signal ; -0.964 ; -7.712        ;
+--------+--------+---------------+


+-----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                    ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; signal                           ; -1.222 ; -9.222        ;
; inst|altpll_component|pll|clk[0] ; 9.000  ; 0.000         ;
; osc                              ; 10.000 ; 0.000         ;
+----------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'inst|altpll_component|pll|clk[0]'                                                                                                                                       ;
+--------+------------------------------+-------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                             ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+-------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -1.262 ; count:inst2|out[5]           ; trigger_clock_hundreds:inst5|out[5] ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.733     ; 0.561      ;
; -1.261 ; count:inst2|out[3]           ; trigger_clock_hundreds:inst5|out[3] ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.733     ; 0.560      ;
; -1.195 ; count:inst2|out[2]           ; trigger_clock_hundreds:inst5|out[2] ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.733     ; 0.494      ;
; -1.192 ; count:inst2|out[6]           ; trigger_clock_hundreds:inst5|out[6] ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.733     ; 0.491      ;
; -1.191 ; count:inst2|out[4]           ; trigger_clock_hundreds:inst5|out[4] ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.733     ; 0.490      ;
; -1.180 ; count:inst2|out[1]           ; trigger_clock_hundreds:inst5|out[1] ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.733     ; 0.479      ;
; -1.097 ; count:inst2|out[0]           ; trigger_clock_hundreds:inst5|out[0] ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.733     ; 0.396      ;
; -1.095 ; count:inst2|out[7]           ; trigger_clock_hundreds:inst5|out[7] ; signal                           ; inst|altpll_component|pll|clk[0] ; 1.000        ; -1.733     ; 0.394      ;
; 16.251 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 3.782      ;
; 16.252 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 3.781      ;
; 16.253 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 3.780      ;
; 16.253 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 3.780      ;
; 16.286 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 3.747      ;
; 16.287 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 3.746      ;
; 16.288 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 3.745      ;
; 16.288 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 3.745      ;
; 16.291 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[6]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.739      ;
; 16.291 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[5]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.739      ;
; 16.291 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[4]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.739      ;
; 16.291 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[3]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.739      ;
; 16.291 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[2]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.739      ;
; 16.291 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[1]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.739      ;
; 16.291 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[0]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.739      ;
; 16.299 ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_countdown[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.732      ;
; 16.299 ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_countdown[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.732      ;
; 16.316 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 3.717      ;
; 16.317 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 3.716      ;
; 16.318 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 3.715      ;
; 16.318 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 3.715      ;
; 16.326 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[6]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.704      ;
; 16.326 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[5]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.704      ;
; 16.326 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[4]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.704      ;
; 16.326 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[3]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.704      ;
; 16.326 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[2]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.704      ;
; 16.326 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[1]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.704      ;
; 16.326 ; uart:inst4|tx_clk_divider[1] ; uart:inst4|tx_data[0]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.704      ;
; 16.338 ; uart:inst4|rx_clk_divider[1] ; uart:inst4|rx_countdown[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.693      ;
; 16.338 ; uart:inst4|rx_clk_divider[1] ; uart:inst4|rx_countdown[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.693      ;
; 16.343 ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 3.686      ;
; 16.343 ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 3.686      ;
; 16.343 ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 3.686      ;
; 16.343 ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 3.686      ;
; 16.343 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 3.690      ;
; 16.344 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 3.689      ;
; 16.345 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 3.688      ;
; 16.345 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 3.688      ;
; 16.356 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[6]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.674      ;
; 16.356 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[5]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.674      ;
; 16.356 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[4]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.674      ;
; 16.356 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[3]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.674      ;
; 16.356 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[2]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.674      ;
; 16.356 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[1]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.674      ;
; 16.356 ; uart:inst4|tx_clk_divider[2] ; uart:inst4|tx_data[0]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.674      ;
; 16.374 ; uart:inst4|rx_clk_divider[2] ; uart:inst4|rx_countdown[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.657      ;
; 16.374 ; uart:inst4|rx_clk_divider[2] ; uart:inst4|rx_countdown[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.657      ;
; 16.378 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 3.655      ;
; 16.379 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 3.654      ;
; 16.380 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 3.653      ;
; 16.380 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 3.653      ;
; 16.382 ; uart:inst4|rx_clk_divider[1] ; uart:inst4|rx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 3.647      ;
; 16.382 ; uart:inst4|rx_clk_divider[1] ; uart:inst4|rx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 3.647      ;
; 16.382 ; uart:inst4|rx_clk_divider[1] ; uart:inst4|rx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 3.647      ;
; 16.382 ; uart:inst4|rx_clk_divider[1] ; uart:inst4|rx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 3.647      ;
; 16.383 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_data[6]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.647      ;
; 16.383 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_data[5]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.647      ;
; 16.383 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_data[4]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.647      ;
; 16.383 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_data[3]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.647      ;
; 16.383 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_data[2]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.647      ;
; 16.383 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_data[1]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.647      ;
; 16.383 ; uart:inst4|tx_clk_divider[3] ; uart:inst4|tx_data[0]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.647      ;
; 16.418 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_data[6]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.612      ;
; 16.418 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_data[5]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.612      ;
; 16.418 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_data[4]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.612      ;
; 16.418 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_data[3]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.612      ;
; 16.418 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_data[2]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.612      ;
; 16.418 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_data[1]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.612      ;
; 16.418 ; uart:inst4|tx_clk_divider[4] ; uart:inst4|tx_data[0]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.612      ;
; 16.418 ; uart:inst4|rx_clk_divider[2] ; uart:inst4|rx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 3.611      ;
; 16.418 ; uart:inst4|rx_clk_divider[2] ; uart:inst4|rx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 3.611      ;
; 16.418 ; uart:inst4|rx_clk_divider[2] ; uart:inst4|rx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 3.611      ;
; 16.418 ; uart:inst4|rx_clk_divider[2] ; uart:inst4|rx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 3.611      ;
; 16.424 ; uart:inst4|rx_clk_divider[4] ; uart:inst4|rx_countdown[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.607      ;
; 16.424 ; uart:inst4|rx_clk_divider[4] ; uart:inst4|rx_countdown[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.607      ;
; 16.426 ; uart:inst4|tx_clk_divider[5] ; uart:inst4|tx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 3.607      ;
; 16.427 ; uart:inst4|tx_clk_divider[5] ; uart:inst4|tx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 3.606      ;
; 16.428 ; uart:inst4|tx_clk_divider[5] ; uart:inst4|tx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 3.605      ;
; 16.428 ; uart:inst4|tx_clk_divider[5] ; uart:inst4|tx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 3.605      ;
; 16.429 ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_countdown[4]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.602      ;
; 16.430 ; uart:inst4|rx_clk_divider[0] ; uart:inst4|rx_countdown[5]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.601      ;
; 16.443 ; uart:inst4|rx_clk_divider[3] ; uart:inst4|rx_countdown[3]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.588      ;
; 16.443 ; uart:inst4|rx_clk_divider[3] ; uart:inst4|rx_countdown[0]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.001     ; 3.588      ;
; 16.448 ; uart:inst4|tx_clk_divider[6] ; uart:inst4|tx_bits_remaining[1]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 3.585      ;
; 16.449 ; uart:inst4|tx_clk_divider[6] ; uart:inst4|tx_bits_remaining[2]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 3.584      ;
; 16.450 ; uart:inst4|tx_clk_divider[6] ; uart:inst4|tx_bits_remaining[0]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 3.583      ;
; 16.450 ; uart:inst4|tx_clk_divider[6] ; uart:inst4|tx_bits_remaining[3]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 3.583      ;
; 16.460 ; uart:inst4|tx_clk_divider[0] ; uart:inst4|tx_data[7]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.570      ;
; 16.466 ; uart:inst4|tx_clk_divider[5] ; uart:inst4|tx_data[6]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.564      ;
; 16.466 ; uart:inst4|tx_clk_divider[5] ; uart:inst4|tx_data[5]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.564      ;
; 16.466 ; uart:inst4|tx_clk_divider[5] ; uart:inst4|tx_data[4]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.564      ;
; 16.466 ; uart:inst4|tx_clk_divider[5] ; uart:inst4|tx_data[3]               ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 3.564      ;
+--------+------------------------------+-------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'signal'                                                                                            ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.139 ; count:inst2|out[0] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.893      ;
; 0.153 ; count:inst2|out[1] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.879      ;
; 0.174 ; count:inst2|out[0] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.858      ;
; 0.188 ; count:inst2|out[1] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.844      ;
; 0.209 ; count:inst2|out[0] ; count:inst2|out[5] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.823      ;
; 0.223 ; count:inst2|out[2] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.809      ;
; 0.223 ; count:inst2|out[1] ; count:inst2|out[5] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.809      ;
; 0.244 ; count:inst2|out[0] ; count:inst2|out[4] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.788      ;
; 0.258 ; count:inst2|out[2] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.774      ;
; 0.258 ; count:inst2|out[1] ; count:inst2|out[4] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.774      ;
; 0.277 ; count:inst2|out[3] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.755      ;
; 0.279 ; count:inst2|out[0] ; count:inst2|out[3] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.753      ;
; 0.292 ; count:inst2|out[4] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.740      ;
; 0.293 ; count:inst2|out[2] ; count:inst2|out[5] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.739      ;
; 0.293 ; count:inst2|out[1] ; count:inst2|out[3] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.739      ;
; 0.312 ; count:inst2|out[3] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.720      ;
; 0.314 ; count:inst2|out[0] ; count:inst2|out[2] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.718      ;
; 0.327 ; count:inst2|out[4] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.705      ;
; 0.328 ; count:inst2|out[2] ; count:inst2|out[4] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.704      ;
; 0.328 ; count:inst2|out[1] ; count:inst2|out[2] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.704      ;
; 0.347 ; count:inst2|out[5] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.685      ;
; 0.347 ; count:inst2|out[3] ; count:inst2|out[5] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.685      ;
; 0.361 ; count:inst2|out[6] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.671      ;
; 0.362 ; count:inst2|out[4] ; count:inst2|out[5] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.670      ;
; 0.363 ; count:inst2|out[2] ; count:inst2|out[3] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.669      ;
; 0.382 ; count:inst2|out[5] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.650      ;
; 0.382 ; count:inst2|out[3] ; count:inst2|out[4] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.650      ;
; 0.429 ; count:inst2|out[7] ; count:inst2|out[7] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.603      ;
; 0.501 ; count:inst2|out[6] ; count:inst2|out[6] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.531      ;
; 0.502 ; count:inst2|out[4] ; count:inst2|out[4] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.530      ;
; 0.503 ; count:inst2|out[2] ; count:inst2|out[2] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.529      ;
; 0.508 ; count:inst2|out[0] ; count:inst2|out[1] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.524      ;
; 0.518 ; count:inst2|out[1] ; count:inst2|out[1] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.514      ;
; 0.520 ; count:inst2|out[5] ; count:inst2|out[5] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.512      ;
; 0.520 ; count:inst2|out[3] ; count:inst2|out[3] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.512      ;
; 0.665 ; count:inst2|out[0] ; count:inst2|out[0] ; signal       ; signal      ; 1.000        ; 0.000      ; 0.367      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'inst|altpll_component|pll|clk[0]'                                                                                                                                                    ;
+-------+----------------------------------------+----------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                              ; To Node                                ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------+----------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.215 ; uart:inst4|tx_bits_remaining[0]        ; uart:inst4|tx_bits_remaining[0]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|tx_bits_remaining[1]        ; uart:inst4|tx_bits_remaining[1]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|tx_bits_remaining[2]        ; uart:inst4|tx_bits_remaining[2]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|tx_bits_remaining[3]        ; uart:inst4|tx_bits_remaining[3]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|tx_state.TX_SENDING         ; uart:inst4|tx_state.TX_SENDING         ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|tx_state.TX_DELAY_RESTART   ; uart:inst4|tx_state.TX_DELAY_RESTART   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|tx_state.TX_IDLE            ; uart:inst4|tx_state.TX_IDLE            ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|rx                          ; uart:inst4|rx                          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|recv_state.RX_CHECK_START   ; uart:inst4|recv_state.RX_CHECK_START   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|rx_bits_remaining[0]        ; uart:inst4|rx_bits_remaining[0]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|rx_bits_remaining[1]        ; uart:inst4|rx_bits_remaining[1]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|rx_bits_remaining[2]        ; uart:inst4|rx_bits_remaining[2]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|recv_state.RX_READ_BITS     ; uart:inst4|recv_state.RX_READ_BITS     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|recv_state.RX_DELAY_RESTART ; uart:inst4|recv_state.RX_DELAY_RESTART ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; trigger_clock_hundreds:inst5|LED       ; trigger_clock_hundreds:inst5|LED       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|tx_data[7]                  ; uart:inst4|tx_data[7]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|tx_out                      ; uart:inst4|tx_out                      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|test                        ; uart:inst4|test                        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; uart:inst4|test2                       ; uart:inst4|test2                       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.242 ; uart:inst4|Buffer[1]                   ; uart:inst4|Buffer[0]                   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; trigger_clock_hundreds:inst5|i[31]     ; trigger_clock_hundreds:inst5|i[31]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.251 ; uart:inst4|recv_state.RX_ERROR         ; uart:inst4|recv_state.RX_DELAY_RESTART ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.403      ;
; 0.254 ; uart:inst4|tx_bits_remaining[0]        ; uart:inst4|tx_bits_remaining[1]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.406      ;
; 0.255 ; uart:inst4|rx                          ; uart:inst4|rx_clk_divider[8]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.407      ;
; 0.256 ; uart:inst4|recv_state.RX_IDLE          ; uart:inst4|recv_state.RX_CHECK_START   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.408      ;
; 0.257 ; uart:inst4|recv_state.RX_ERROR         ; uart:inst4|recv_state.RX_IDLE          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.409      ;
; 0.257 ; uart:inst4|tx_state.TX_IDLE            ; uart:inst4|tx_out                      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.409      ;
; 0.259 ; uart:inst4|rx                          ; uart:inst4|rx_clk_divider[6]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.411      ;
; 0.260 ; uart:inst4|rx                          ; uart:inst4|rx_clk_divider[7]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.412      ;
; 0.306 ; uart:inst4|recv_state.RX_CHECK_START   ; uart:inst4|recv_state.RX_ERROR         ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.458      ;
; 0.316 ; uart:inst4|recv_state.RX_READ_BITS     ; uart:inst4|rx_bits_remaining[3]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.468      ;
; 0.318 ; uart:inst4|recv_state.RX_READ_BITS     ; uart:inst4|recv_state.RX_CHECK_STOP    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.470      ;
; 0.319 ; uart:inst4|rx_bits_remaining[1]        ; uart:inst4|rx_bits_remaining[2]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.471      ;
; 0.323 ; uart:inst4|Buffer[2]                   ; uart:inst4|Buffer[1]                   ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.476      ;
; 0.325 ; uart:inst4|Buffer[2]                   ; uart:inst4|rx                          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.478      ;
; 0.331 ; uart:inst4|tx_state.TX_DELAY_RESTART   ; uart:inst4|tx_countdown[5]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.483      ;
; 0.331 ; uart:inst4|tx_state.TX_DELAY_RESTART   ; uart:inst4|tx_countdown[0]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.483      ;
; 0.348 ; uart:inst4|rx                          ; uart:inst4|rx_clk_divider[3]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.500      ;
; 0.348 ; uart:inst4|rx                          ; uart:inst4|rx_clk_divider[0]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.500      ;
; 0.349 ; uart:inst4|rx                          ; uart:inst4|rx_clk_divider[1]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.501      ;
; 0.349 ; uart:inst4|rx                          ; uart:inst4|rx_clk_divider[2]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.501      ;
; 0.351 ; uart:inst4|recv_state.RX_ERROR         ; uart:inst4|rx_countdown[2]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.504      ;
; 0.354 ; uart:inst4|recv_state.RX_ERROR         ; uart:inst4|rx_countdown[1]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.507      ;
; 0.355 ; trigger_clock_hundreds:inst5|i[16]     ; trigger_clock_hundreds:inst5|i[16]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; uart:inst4|Buffer[0]                   ; uart:inst4|rx                          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.507      ;
; 0.356 ; trigger_clock_hundreds:inst5|i[18]     ; trigger_clock_hundreds:inst5|i[18]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; trigger_clock_hundreds:inst5|i[27]     ; trigger_clock_hundreds:inst5|i[27]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.508      ;
; 0.358 ; trigger_clock_hundreds:inst5|i[2]      ; trigger_clock_hundreds:inst5|i[2]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; trigger_clock_hundreds:inst5|i[4]      ; trigger_clock_hundreds:inst5|i[4]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; trigger_clock_hundreds:inst5|i[1]      ; trigger_clock_hundreds:inst5|i[1]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; trigger_clock_hundreds:inst5|i[9]      ; trigger_clock_hundreds:inst5|i[9]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; trigger_clock_hundreds:inst5|i[11]     ; trigger_clock_hundreds:inst5|i[11]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; trigger_clock_hundreds:inst5|i[29]     ; trigger_clock_hundreds:inst5|i[29]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; trigger_clock_hundreds:inst5|i[30]     ; trigger_clock_hundreds:inst5|i[30]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; uart:inst4|tx_data[6]                  ; uart:inst4|tx_data[5]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; uart:inst4|tx_data[3]                  ; uart:inst4|tx_data[2]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.514      ;
; 0.368 ; uart:inst4|recv_state.RX_RECEIVED      ; uart:inst4|recv_state.RX_IDLE          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; trigger_clock_hundreds:inst5|i[8]      ; trigger_clock_hundreds:inst5|i[8]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; trigger_clock_hundreds:inst5|i[10]     ; trigger_clock_hundreds:inst5|i[10]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; uart:inst4|tx_state.TX_SENDING         ; uart:inst4|tx_data[6]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; uart:inst4|tx_state.TX_SENDING         ; uart:inst4|tx_data[1]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; uart:inst4|tx_state.TX_SENDING         ; uart:inst4|tx_data[2]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; trigger_clock_hundreds:inst5|i[3]      ; trigger_clock_hundreds:inst5|i[3]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; trigger_clock_hundreds:inst5|i[24]     ; trigger_clock_hundreds:inst5|i[24]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; trigger_clock_hundreds:inst5|i[26]     ; trigger_clock_hundreds:inst5|i[26]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; uart:inst4|tx_state.TX_SENDING         ; uart:inst4|tx_data[4]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; uart:inst4|tx_state.TX_SENDING         ; uart:inst4|tx_data[3]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; uart:inst4|tx_state.TX_SENDING         ; uart:inst4|tx_data[0]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; uart:inst4|Buffer[1]                   ; uart:inst4|rx                          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; uart:inst4|tx_data[2]                  ; uart:inst4|tx_data[1]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; trigger_clock_hundreds:inst5|i[5]      ; trigger_clock_hundreds:inst5|i[5]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; trigger_clock_hundreds:inst5|i[6]      ; trigger_clock_hundreds:inst5|i[6]      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; trigger_clock_hundreds:inst5|i[28]     ; trigger_clock_hundreds:inst5|i[28]     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; uart:inst4|recv_state.RX_RECEIVED      ; uart:inst4|recv_state.RX_DELAY_RESTART ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; uart:inst4|tx_state.TX_SENDING         ; uart:inst4|tx_data[5]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; uart:inst4|tx_data[1]                  ; uart:inst4|tx_data[0]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.526      ;
; 0.377 ; uart:inst4|tx_data[5]                  ; uart:inst4|tx_data[4]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.529      ;
; 0.379 ; uart:inst4|tx_data[4]                  ; uart:inst4|tx_data[3]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.531      ;
; 0.386 ; uart:inst4|rx_bits_remaining[0]        ; uart:inst4|rx_bits_remaining[2]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.538      ;
; 0.387 ; uart:inst4|rx_bits_remaining[0]        ; uart:inst4|rx_bits_remaining[1]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.539      ;
; 0.388 ; uart:inst4|recv_state.RX_READ_BITS     ; uart:inst4|rx_bits_remaining[1]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.540      ;
; 0.389 ; uart:inst4|recv_state.RX_READ_BITS     ; uart:inst4|rx_bits_remaining[0]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.541      ;
; 0.389 ; uart:inst4|recv_state.RX_READ_BITS     ; uart:inst4|rx_bits_remaining[2]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.541      ;
; 0.389 ; uart:inst4|rx_bits_remaining[0]        ; uart:inst4|recv_state.RX_READ_BITS     ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.541      ;
; 0.394 ; uart:inst4|rx_bits_remaining[0]        ; uart:inst4|recv_state.RX_CHECK_STOP    ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.546      ;
; 0.413 ; uart:inst4|tx_bits_remaining[1]        ; uart:inst4|tx_bits_remaining[3]        ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.565      ;
; 0.422 ; uart:inst4|tx_state.TX_SENDING         ; uart:inst4|tx_countdown[3]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.574      ;
; 0.423 ; uart:inst4|tx_state.TX_SENDING         ; uart:inst4|tx_countdown[2]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.575      ;
; 0.426 ; uart:inst4|tx_bits_remaining[1]        ; uart:inst4|test2                       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.578      ;
; 0.457 ; uart:inst4|recv_state.RX_CHECK_STOP    ; uart:inst4|recv_state.RX_ERROR         ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.610      ;
; 0.460 ; uart:inst4|tx_state.TX_DELAY_RESTART   ; uart:inst4|tx_countdown[1]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.612      ;
; 0.460 ; uart:inst4|tx_data[7]                  ; uart:inst4|tx_data[6]                  ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.612      ;
; 0.467 ; uart:inst4|recv_state.RX_CHECK_STOP    ; uart:inst4|recv_state.RX_RECEIVED      ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.620      ;
; 0.468 ; uart:inst4|recv_state.RX_ERROR         ; uart:inst4|rx_countdown[3]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.621      ;
; 0.470 ; uart:inst4|recv_state.RX_ERROR         ; uart:inst4|rx_countdown[0]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.623      ;
; 0.470 ; uart:inst4|tx_bits_remaining[3]        ; uart:inst4|test2                       ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.622      ;
; 0.472 ; uart:inst4|rx                          ; uart:inst4|rx_clk_divider[4]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.624      ;
; 0.475 ; uart:inst4|rx                          ; uart:inst4|rx_clk_divider[10]          ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.627      ;
; 0.477 ; uart:inst4|recv_state.RX_ERROR         ; uart:inst4|rx_countdown[4]             ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.630      ;
; 0.478 ; uart:inst4|rx                          ; uart:inst4|rx_clk_divider[9]           ; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.630      ;
+-------+----------------------------------------+----------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'signal'                                                                                             ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; count:inst2|out[0] ; count:inst2|out[0] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.367      ;
; 0.360 ; count:inst2|out[3] ; count:inst2|out[3] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; count:inst2|out[5] ; count:inst2|out[5] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.512      ;
; 0.362 ; count:inst2|out[1] ; count:inst2|out[1] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.514      ;
; 0.372 ; count:inst2|out[0] ; count:inst2|out[1] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.524      ;
; 0.377 ; count:inst2|out[2] ; count:inst2|out[2] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; count:inst2|out[4] ; count:inst2|out[4] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; count:inst2|out[6] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.531      ;
; 0.451 ; count:inst2|out[7] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.603      ;
; 0.498 ; count:inst2|out[3] ; count:inst2|out[4] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; count:inst2|out[5] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.650      ;
; 0.517 ; count:inst2|out[2] ; count:inst2|out[3] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.669      ;
; 0.518 ; count:inst2|out[4] ; count:inst2|out[5] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.670      ;
; 0.519 ; count:inst2|out[6] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.671      ;
; 0.533 ; count:inst2|out[3] ; count:inst2|out[5] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; count:inst2|out[5] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.685      ;
; 0.552 ; count:inst2|out[1] ; count:inst2|out[2] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.704      ;
; 0.552 ; count:inst2|out[2] ; count:inst2|out[4] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.704      ;
; 0.553 ; count:inst2|out[4] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.705      ;
; 0.566 ; count:inst2|out[0] ; count:inst2|out[2] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.718      ;
; 0.568 ; count:inst2|out[3] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.720      ;
; 0.587 ; count:inst2|out[1] ; count:inst2|out[3] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.739      ;
; 0.587 ; count:inst2|out[2] ; count:inst2|out[5] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.739      ;
; 0.588 ; count:inst2|out[4] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.740      ;
; 0.601 ; count:inst2|out[0] ; count:inst2|out[3] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.753      ;
; 0.603 ; count:inst2|out[3] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.755      ;
; 0.622 ; count:inst2|out[1] ; count:inst2|out[4] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.774      ;
; 0.622 ; count:inst2|out[2] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.774      ;
; 0.636 ; count:inst2|out[0] ; count:inst2|out[4] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.788      ;
; 0.657 ; count:inst2|out[1] ; count:inst2|out[5] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.809      ;
; 0.657 ; count:inst2|out[2] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.809      ;
; 0.671 ; count:inst2|out[0] ; count:inst2|out[5] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.823      ;
; 0.692 ; count:inst2|out[1] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.844      ;
; 0.706 ; count:inst2|out[0] ; count:inst2|out[6] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.858      ;
; 0.727 ; count:inst2|out[1] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.879      ;
; 0.741 ; count:inst2|out[0] ; count:inst2|out[7] ; signal       ; signal      ; 0.000        ; 0.000      ; 0.893      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'signal'                                                                                                                             ;
+-------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                          ; To Node            ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+
; 1.844 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[0] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 1.731      ; 0.919      ;
; 1.844 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[1] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 1.731      ; 0.919      ;
; 1.844 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[2] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 1.731      ; 0.919      ;
; 1.844 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[3] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 1.731      ; 0.919      ;
; 1.844 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[4] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 1.731      ; 0.919      ;
; 1.844 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[5] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 1.731      ; 0.919      ;
; 1.844 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[6] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 1.731      ; 0.919      ;
; 1.844 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[7] ; inst|altpll_component|pll|clk[0] ; signal      ; 1.000        ; 1.731      ; 0.919      ;
+-------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'signal'                                                                                                                               ;
+--------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node            ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+
; -0.964 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[0] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 1.731      ; 0.919      ;
; -0.964 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[1] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 1.731      ; 0.919      ;
; -0.964 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[2] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 1.731      ; 0.919      ;
; -0.964 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[3] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 1.731      ; 0.919      ;
; -0.964 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[4] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 1.731      ; 0.919      ;
; -0.964 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[5] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 1.731      ; 0.919      ;
; -0.964 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[6] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 1.731      ; 0.919      ;
; -0.964 ; trigger_clock_hundreds:inst5|reset ; count:inst2|out[7] ; inst|altpll_component|pll|clk[0] ; signal      ; 0.000        ; 1.731      ; 0.919      ;
+--------+------------------------------------+--------------------+----------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'signal'                                                             ;
+--------+--------------+----------------+------------------+--------+------------+--------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target             ;
+--------+--------------+----------------+------------------+--------+------------+--------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; signal ; Rise       ; signal             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; signal ; Rise       ; count:inst2|out[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; signal ; Rise       ; count:inst2|out[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[0]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[0]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[1]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[1]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[2]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[2]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[3]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[3]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[4]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[4]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[5]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[5]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[6]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[6]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; inst2|out[7]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; inst2|out[7]|clk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; signal ; Rise       ; signal|combout     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; signal ; Rise       ; signal|combout     ;
+--------+--------------+----------------+------------------+--------+------------+--------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'inst|altpll_component|pll|clk[0]'                                                                                ;
+-------+--------------+----------------+------------------+----------------------------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+----------------------------------+------------+----------------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|LED       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|LED       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[0]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[0]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[10]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[10]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[11]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[11]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[12]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[12]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[13]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[13]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[14]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[14]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[15]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[15]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[16]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[16]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[17]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[17]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[18]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[18]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[19]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[19]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[1]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[1]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[20]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[20]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[21]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[21]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[22]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[22]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[23]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[23]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[24]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[24]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[25]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[25]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[26]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[26]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[27]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[27]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[28]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[28]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[29]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[29]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[2]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[2]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[30]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[30]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[31]     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[31]     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[3]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[3]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[4]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[4]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[5]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[5]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[6]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[6]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[7]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[7]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[8]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[8]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[9]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|i[9]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[0]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[0]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[1]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[1]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[2]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[2]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[3]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[3]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[4]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[4]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[5]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[5]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[6]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[6]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[7]    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|out[7]    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|reset     ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; trigger_clock_hundreds:inst5|reset     ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|Buffer[0]                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|Buffer[0]                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|Buffer[1]                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|Buffer[1]                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|Buffer[2]                   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|Buffer[2]                   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|recv_state.RX_CHECK_START   ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|recv_state.RX_CHECK_START   ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|recv_state.RX_CHECK_STOP    ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|recv_state.RX_CHECK_STOP    ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|recv_state.RX_DELAY_RESTART ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|recv_state.RX_DELAY_RESTART ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|recv_state.RX_ERROR         ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|recv_state.RX_ERROR         ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|recv_state.RX_IDLE          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; inst|altpll_component|pll|clk[0] ; Rise       ; uart:inst4|recv_state.RX_IDLE          ;
+-------+--------------+----------------+------------------+----------------------------------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'osc'                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; osc   ; Rise       ; osc|combout                        ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; osc   ; Rise       ; osc|combout                        ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; osc   ; Rise       ; osc                                ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------+


+----------------------------------------------------------------------------------------+
; Setup Times                                                                            ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; rx_line   ; osc        ; 1.423 ; 1.423 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+------------------------------------------------------------------------------------------+
; Hold Times                                                                               ;
+-----------+------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+------------+--------+--------+------------+----------------------------------+
; rx_line   ; osc        ; -1.303 ; -1.303 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; LED       ; osc        ; 1.684 ; 1.684 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; huns[*]   ; osc        ; 3.396 ; 3.396 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[0]  ; osc        ; 3.396 ; 3.396 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[2]  ; osc        ; 2.808 ; 2.808 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[3]  ; osc        ; 3.223 ; 3.223 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[4]  ; osc        ; 3.281 ; 3.281 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[5]  ; osc        ; 2.816 ; 2.816 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[6]  ; osc        ; 2.930 ; 2.930 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; ones[*]   ; osc        ; 9.848 ; 9.848 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[0]  ; osc        ; 9.813 ; 9.813 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[1]  ; osc        ; 9.848 ; 9.848 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[2]  ; osc        ; 9.786 ; 9.786 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[3]  ; osc        ; 9.832 ; 9.832 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[4]  ; osc        ; 9.715 ; 9.715 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[5]  ; osc        ; 9.720 ; 9.720 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[6]  ; osc        ; 9.720 ; 9.720 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; rts       ; osc        ; 1.867 ; 1.867 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tens[*]   ; osc        ; 8.185 ; 8.185 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[0]  ; osc        ; 8.136 ; 8.136 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[1]  ; osc        ; 7.299 ; 7.299 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[2]  ; osc        ; 6.580 ; 6.580 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[3]  ; osc        ; 7.410 ; 7.410 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[4]  ; osc        ; 7.534 ; 7.534 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[5]  ; osc        ; 7.700 ; 7.700 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[6]  ; osc        ; 8.185 ; 8.185 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; test      ; osc        ; 2.639 ; 2.639 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; test2     ; osc        ; 2.278 ; 2.278 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tx        ; osc        ; 1.854 ; 1.854 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tx_LED    ; osc        ; 2.458 ; 2.458 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; LED       ; osc        ; 1.684 ; 1.684 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; huns[*]   ; osc        ; 2.283 ; 2.283 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[0]  ; osc        ; 2.654 ; 2.654 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[2]  ; osc        ; 2.464 ; 2.464 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[3]  ; osc        ; 2.706 ; 2.706 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[4]  ; osc        ; 2.539 ; 2.539 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[5]  ; osc        ; 2.283 ; 2.283 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[6]  ; osc        ; 2.586 ; 2.586 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; ones[*]   ; osc        ; 2.869 ; 2.869 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[0]  ; osc        ; 2.969 ; 2.969 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[1]  ; osc        ; 2.997 ; 2.997 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[2]  ; osc        ; 2.935 ; 2.935 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[3]  ; osc        ; 2.987 ; 2.987 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[4]  ; osc        ; 2.869 ; 2.869 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[5]  ; osc        ; 2.877 ; 2.877 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[6]  ; osc        ; 2.877 ; 2.877 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; rts       ; osc        ; 1.867 ; 1.867 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tens[*]   ; osc        ; 3.251 ; 3.251 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[0]  ; osc        ; 3.607 ; 3.607 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[1]  ; osc        ; 3.278 ; 3.278 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[2]  ; osc        ; 3.289 ; 3.289 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[3]  ; osc        ; 3.404 ; 3.404 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[4]  ; osc        ; 3.402 ; 3.402 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[5]  ; osc        ; 3.251 ; 3.251 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[6]  ; osc        ; 3.647 ; 3.647 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; test      ; osc        ; 2.639 ; 2.639 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; test2     ; osc        ; 2.278 ; 2.278 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tx        ; osc        ; 1.854 ; 1.854 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tx_LED    ; osc        ; 2.458 ; 2.458 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                            ;
+-----------------------------------+---------+-------+----------+---------+---------------------+
; Clock                             ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                  ; -3.260  ; 0.215 ; 1.844    ; -1.332  ; -1.469              ;
;  inst|altpll_component|pll|clk[0] ; -3.260  ; 0.215 ; N/A      ; N/A     ; 8.889               ;
;  osc                              ; N/A     ; N/A   ; N/A      ; N/A     ; 10.000              ;
;  signal                           ; -1.196  ; 0.215 ; 1.844    ; -1.332  ; -1.469              ;
; Design-wide TNS                   ; -30.703 ; 0.0   ; 0.0      ; -10.656 ; -11.245             ;
;  inst|altpll_component|pll|clk[0] ; -24.465 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  osc                              ; N/A     ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  signal                           ; -6.238  ; 0.000 ; 0.000    ; -10.656 ; -11.245             ;
+-----------------------------------+---------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------+
; Setup Times                                                                            ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; rx_line   ; osc        ; 2.532 ; 2.532 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+------------------------------------------------------------------------------------------+
; Hold Times                                                                               ;
+-----------+------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+------------+--------+--------+------------+----------------------------------+
; rx_line   ; osc        ; -1.303 ; -1.303 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+-----------+------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+------------+--------+--------+------------+----------------------------------+
; LED       ; osc        ; 4.101  ; 4.101  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; huns[*]   ; osc        ; 8.668  ; 8.668  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[0]  ; osc        ; 8.668  ; 8.668  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[2]  ; osc        ; 6.986  ; 6.986  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[3]  ; osc        ; 8.199  ; 8.199  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[4]  ; osc        ; 8.342  ; 8.342  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[5]  ; osc        ; 7.082  ; 7.082  ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[6]  ; osc        ; 7.322  ; 7.322  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; ones[*]   ; osc        ; 26.463 ; 26.463 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[0]  ; osc        ; 26.437 ; 26.437 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[1]  ; osc        ; 26.463 ; 26.463 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[2]  ; osc        ; 26.342 ; 26.342 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[3]  ; osc        ; 26.456 ; 26.456 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[4]  ; osc        ; 26.125 ; 26.125 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[5]  ; osc        ; 26.131 ; 26.131 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[6]  ; osc        ; 26.130 ; 26.130 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; rts       ; osc        ; 4.497  ; 4.497  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tens[*]   ; osc        ; 21.468 ; 21.468 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[0]  ; osc        ; 21.321 ; 21.321 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[1]  ; osc        ; 19.226 ; 19.226 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[2]  ; osc        ; 17.221 ; 17.221 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[3]  ; osc        ; 19.567 ; 19.567 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[4]  ; osc        ; 19.795 ; 19.795 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[5]  ; osc        ; 20.184 ; 20.184 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[6]  ; osc        ; 21.468 ; 21.468 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; test      ; osc        ; 6.534  ; 6.534  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; test2     ; osc        ; 5.458  ; 5.458  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tx        ; osc        ; 4.472  ; 4.472  ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tx_LED    ; osc        ; 6.004  ; 6.004  ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+----------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+------------+-------+-------+------------+----------------------------------+
; LED       ; osc        ; 1.684 ; 1.684 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; huns[*]   ; osc        ; 2.283 ; 2.283 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[0]  ; osc        ; 2.654 ; 2.654 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[2]  ; osc        ; 2.464 ; 2.464 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[3]  ; osc        ; 2.706 ; 2.706 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[4]  ; osc        ; 2.539 ; 2.539 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[5]  ; osc        ; 2.283 ; 2.283 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  huns[6]  ; osc        ; 2.586 ; 2.586 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; ones[*]   ; osc        ; 2.869 ; 2.869 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[0]  ; osc        ; 2.969 ; 2.969 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[1]  ; osc        ; 2.997 ; 2.997 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[2]  ; osc        ; 2.935 ; 2.935 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[3]  ; osc        ; 2.987 ; 2.987 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[4]  ; osc        ; 2.869 ; 2.869 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[5]  ; osc        ; 2.877 ; 2.877 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  ones[6]  ; osc        ; 2.877 ; 2.877 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; rts       ; osc        ; 1.867 ; 1.867 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tens[*]   ; osc        ; 3.251 ; 3.251 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[0]  ; osc        ; 3.607 ; 3.607 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[1]  ; osc        ; 3.278 ; 3.278 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[2]  ; osc        ; 3.289 ; 3.289 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[3]  ; osc        ; 3.404 ; 3.404 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[4]  ; osc        ; 3.402 ; 3.402 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[5]  ; osc        ; 3.251 ; 3.251 ; Rise       ; inst|altpll_component|pll|clk[0] ;
;  tens[6]  ; osc        ; 3.647 ; 3.647 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; test      ; osc        ; 2.639 ; 2.639 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; test2     ; osc        ; 2.278 ; 2.278 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tx        ; osc        ; 1.854 ; 1.854 ; Rise       ; inst|altpll_component|pll|clk[0] ;
; tx_LED    ; osc        ; 2.458 ; 2.458 ; Rise       ; inst|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                 ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 78960    ; 0        ; 0        ; 0        ;
; signal                           ; inst|altpll_component|pll|clk[0] ; 8        ; 0        ; 0        ; 0        ;
; signal                           ; signal                           ; 36       ; 0        ; 0        ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                  ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; inst|altpll_component|pll|clk[0] ; inst|altpll_component|pll|clk[0] ; 78960    ; 0        ; 0        ; 0        ;
; signal                           ; inst|altpll_component|pll|clk[0] ; 8        ; 0        ; 0        ; 0        ;
; signal                           ; signal                           ; 36       ; 0        ; 0        ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Recovery Transfers                                                                      ;
+----------------------------------+----------+----------+----------+----------+----------+
; From Clock                       ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------+----------+----------+----------+----------+
; inst|altpll_component|pll|clk[0] ; signal   ; 8        ; 0        ; 0        ; 0        ;
+----------------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Removal Transfers                                                                       ;
+----------------------------------+----------+----------+----------+----------+----------+
; From Clock                       ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------+----------+----------+----------+----------+
; inst|altpll_component|pll|clk[0] ; signal   ; 8        ; 0        ; 0        ; 0        ;
+----------------------------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1     ; 1    ;
; Unconstrained Output Ports      ; 26    ; 26   ;
; Unconstrained Output Port Paths ; 153   ; 153  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Dec 10 17:25:38 2013
Info: Command: quartus_sta PMT_Timebin_Counts -c PMT_Timebin_Counts
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'PMT_Timebin_Counts.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name osc osc
    Info (332110): create_generated_clock -source {inst|altpll_component|pll|inclk[0]} -duty_cycle 50.00 -name {inst|altpll_component|pll|clk[0]} {inst|altpll_component|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name signal signal
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.260
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.260       -24.465 inst|altpll_component|pll|clk[0] 
    Info (332119):    -1.196        -6.238 signal 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 inst|altpll_component|pll|clk[0] 
    Info (332119):     0.445         0.000 signal 
Info (332146): Worst-case recovery slack is 2.084
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.084         0.000 signal 
Info (332146): Worst-case removal slack is -1.332
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.332       -10.656 signal 
Info (332146): Worst-case minimum pulse width slack is -1.469
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.469       -11.245 signal 
    Info (332119):     8.889         0.000 inst|altpll_component|pll|clk[0] 
    Info (332119):    10.000         0.000 osc 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.262
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.262        -9.473 inst|altpll_component|pll|clk[0] 
    Info (332119):     0.139         0.000 signal 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 inst|altpll_component|pll|clk[0] 
    Info (332119):     0.215         0.000 signal 
Info (332146): Worst-case recovery slack is 1.844
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.844         0.000 signal 
Info (332146): Worst-case removal slack is -0.964
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.964        -7.712 signal 
Info (332146): Worst-case minimum pulse width slack is -1.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.222        -9.222 signal 
    Info (332119):     9.000         0.000 inst|altpll_component|pll|clk[0] 
    Info (332119):    10.000         0.000 osc 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 405 megabytes
    Info: Processing ended: Tue Dec 10 17:25:40 2013
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


