TimeQuest Timing Analyzer report for MIPS32
Wed Sep 03 17:53:52 2014
Quartus II 64-Bit Version 12.0 Build 178 05/31/2012 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'Clk'
 12. Slow Model Hold: 'Clk'
 13. Slow Model Minimum Pulse Width: 'Clk'
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Fast Model Setup Summary
 17. Fast Model Hold Summary
 18. Fast Model Recovery Summary
 19. Fast Model Removal Summary
 20. Fast Model Minimum Pulse Width Summary
 21. Fast Model Setup: 'Clk'
 22. Fast Model Hold: 'Clk'
 23. Fast Model Minimum Pulse Width: 'Clk'
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Multicorner Timing Analysis Summary
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Setup Transfers
 30. Hold Transfers
 31. Report TCCS
 32. Report RSKM
 33. Unconstrained Paths
 34. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 178 05/31/2012 SJ Full Version ;
; Revision Name      ; MIPS32                                            ;
; Device Family      ; Cyclone II                                        ;
; Device Name        ; EP2C70F896I8                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Unavailable                                       ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 93.26 MHz ; 93.26 MHz       ; Clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; Clk   ; -9.723 ; -2751.727     ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clk   ; 0.739 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clk   ; -2.567 ; -2843.349             ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Clk'                                                                                                                                                                                                                                                               ;
+--------+-------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                               ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -9.723 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUSrc_EX                     ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clk          ; Clk         ; 1.000        ; -0.013     ; 10.750     ;
; -9.573 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[14]            ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clk          ; Clk         ; 1.000        ; -0.013     ; 10.600     ;
; -9.561 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Sign_Extend_Instruction_EX[5] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clk          ; Clk         ; 1.000        ; -0.013     ; 10.588     ;
; -9.447 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Sign_Extend_Instruction_EX[2] ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clk          ; Clk         ; 1.000        ; -0.014     ; 10.473     ;
; -9.407 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[1]             ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clk          ; Clk         ; 1.000        ; -0.013     ; 10.434     ;
; -9.375 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[6]             ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clk          ; Clk         ; 1.000        ; -0.013     ; 10.402     ;
; -9.351 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]            ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clk          ; Clk         ; 1.000        ; -0.015     ; 10.376     ;
; -9.348 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUOp_EX[1]                   ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clk          ; Clk         ; 1.000        ; -0.013     ; 10.375     ;
; -9.324 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUOp_EX[0]                   ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clk          ; Clk         ; 1.000        ; -0.013     ; 10.351     ;
; -9.243 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[8]             ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clk          ; Clk         ; 1.000        ; -0.013     ; 10.270     ;
; -9.223 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[5]             ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clk          ; Clk         ; 1.000        ; -0.013     ; 10.250     ;
; -9.177 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[2]             ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clk          ; Clk         ; 1.000        ; -0.014     ; 10.203     ;
; -9.100 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[3]             ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clk          ; Clk         ; 1.000        ; -0.015     ; 10.125     ;
; -9.043 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUSrc_EX                     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a20~portb_address_reg0 ; Clk          ; Clk         ; 1.000        ; 0.132      ; 10.129     ;
; -9.000 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[4]             ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clk          ; Clk         ; 1.000        ; -0.015     ; 10.025     ;
; -8.914 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[11]            ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clk          ; Clk         ; 1.000        ; 0.003      ; 9.957      ;
; -8.893 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[14]            ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a20~portb_address_reg0 ; Clk          ; Clk         ; 1.000        ; 0.132      ; 9.979      ;
; -8.881 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Sign_Extend_Instruction_EX[5] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a20~portb_address_reg0 ; Clk          ; Clk         ; 1.000        ; 0.132      ; 9.967      ;
; -8.871 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[0]             ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clk          ; Clk         ; 1.000        ; -0.013     ; 9.898      ;
; -8.789 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUSrc_EX                     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a12~portb_address_reg0 ; Clk          ; Clk         ; 1.000        ; 0.084      ; 9.827      ;
; -8.770 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUSrc_EX                     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 1.000        ; 0.096      ; 9.820      ;
; -8.767 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Sign_Extend_Instruction_EX[2] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a20~portb_address_reg0 ; Clk          ; Clk         ; 1.000        ; 0.131      ; 9.852      ;
; -8.747 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUSrc_EX                     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a28~portb_address_reg0 ; Clk          ; Clk         ; 1.000        ; 0.107      ; 9.808      ;
; -8.729 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUSrc_EX                     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a24~portb_address_reg0 ; Clk          ; Clk         ; 1.000        ; 0.117      ; 9.800      ;
; -8.727 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[1]             ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a20~portb_address_reg0 ; Clk          ; Clk         ; 1.000        ; 0.132      ; 9.813      ;
; -8.699 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[14]            ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clk          ; Clk         ; 1.000        ; -0.009     ; 9.730      ;
; -8.697 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUSrc_EX                     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a4~portb_address_reg0  ; Clk          ; Clk         ; 1.000        ; 0.144      ; 9.795      ;
; -8.695 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[6]             ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a20~portb_address_reg0 ; Clk          ; Clk         ; 1.000        ; 0.132      ; 9.781      ;
; -8.681 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUSrc_EX                     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a8~portb_address_reg0  ; Clk          ; Clk         ; 1.000        ; 0.139      ; 9.774      ;
; -8.678 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[10]            ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clk          ; Clk         ; 1.000        ; -0.006     ; 9.712      ;
; -8.671 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]            ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a20~portb_address_reg0 ; Clk          ; Clk         ; 1.000        ; 0.130      ; 9.755      ;
; -8.658 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[12]            ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clk          ; Clk         ; 1.000        ; 0.003      ; 9.701      ;
; -8.639 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[14]            ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a12~portb_address_reg0 ; Clk          ; Clk         ; 1.000        ; 0.084      ; 9.677      ;
; -8.627 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Sign_Extend_Instruction_EX[5] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a12~portb_address_reg0 ; Clk          ; Clk         ; 1.000        ; 0.084      ; 9.665      ;
; -8.620 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[14]            ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 1.000        ; 0.096      ; 9.670      ;
; -8.608 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Sign_Extend_Instruction_EX[5] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 1.000        ; 0.096      ; 9.658      ;
; -8.597 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[14]            ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a28~portb_address_reg0 ; Clk          ; Clk         ; 1.000        ; 0.107      ; 9.658      ;
; -8.585 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Sign_Extend_Instruction_EX[5] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a28~portb_address_reg0 ; Clk          ; Clk         ; 1.000        ; 0.107      ; 9.646      ;
; -8.579 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[14]            ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a24~portb_address_reg0 ; Clk          ; Clk         ; 1.000        ; 0.117      ; 9.650      ;
; -8.576 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[7]             ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clk          ; Clk         ; 1.000        ; -0.013     ; 9.603      ;
; -8.567 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Sign_Extend_Instruction_EX[5] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a24~portb_address_reg0 ; Clk          ; Clk         ; 1.000        ; 0.117      ; 9.638      ;
; -8.547 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[14]            ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a4~portb_address_reg0  ; Clk          ; Clk         ; 1.000        ; 0.144      ; 9.645      ;
; -8.543 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[5]             ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a20~portb_address_reg0 ; Clk          ; Clk         ; 1.000        ; 0.132      ; 9.629      ;
; -8.535 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Sign_Extend_Instruction_EX[5] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a4~portb_address_reg0  ; Clk          ; Clk         ; 1.000        ; 0.144      ; 9.633      ;
; -8.531 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[14]            ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a8~portb_address_reg0  ; Clk          ; Clk         ; 1.000        ; 0.139      ; 9.624      ;
; -8.519 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Sign_Extend_Instruction_EX[5] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a8~portb_address_reg0  ; Clk          ; Clk         ; 1.000        ; 0.139      ; 9.612      ;
; -8.513 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Sign_Extend_Instruction_EX[2] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a12~portb_address_reg0 ; Clk          ; Clk         ; 1.000        ; 0.083      ; 9.550      ;
; -8.497 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[2]             ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a20~portb_address_reg0 ; Clk          ; Clk         ; 1.000        ; 0.131      ; 9.582      ;
; -8.494 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Sign_Extend_Instruction_EX[2] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 1.000        ; 0.095      ; 9.543      ;
; -8.473 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[1]             ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a12~portb_address_reg0 ; Clk          ; Clk         ; 1.000        ; 0.084      ; 9.511      ;
; -8.471 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Sign_Extend_Instruction_EX[2] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a28~portb_address_reg0 ; Clk          ; Clk         ; 1.000        ; 0.106      ; 9.531      ;
; -8.454 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[1]             ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 1.000        ; 0.096      ; 9.504      ;
; -8.453 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Sign_Extend_Instruction_EX[2] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a24~portb_address_reg0 ; Clk          ; Clk         ; 1.000        ; 0.116      ; 9.523      ;
; -8.441 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[6]             ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a12~portb_address_reg0 ; Clk          ; Clk         ; 1.000        ; 0.084      ; 9.479      ;
; -8.440 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[11]            ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clk          ; Clk         ; 1.000        ; 0.003      ; 9.483      ;
; -8.431 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[1]             ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a28~portb_address_reg0 ; Clk          ; Clk         ; 1.000        ; 0.107      ; 9.492      ;
; -8.422 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[6]             ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 1.000        ; 0.096      ; 9.472      ;
; -8.421 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Sign_Extend_Instruction_EX[2] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a4~portb_address_reg0  ; Clk          ; Clk         ; 1.000        ; 0.143      ; 9.518      ;
; -8.420 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[3]             ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a20~portb_address_reg0 ; Clk          ; Clk         ; 1.000        ; 0.130      ; 9.504      ;
; -8.417 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]            ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a12~portb_address_reg0 ; Clk          ; Clk         ; 1.000        ; 0.082      ; 9.453      ;
; -8.413 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[1]             ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a24~portb_address_reg0 ; Clk          ; Clk         ; 1.000        ; 0.117      ; 9.484      ;
; -8.405 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Sign_Extend_Instruction_EX[2] ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a8~portb_address_reg0  ; Clk          ; Clk         ; 1.000        ; 0.138      ; 9.497      ;
; -8.399 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[6]             ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a28~portb_address_reg0 ; Clk          ; Clk         ; 1.000        ; 0.107      ; 9.460      ;
; -8.398 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]            ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 1.000        ; 0.094      ; 9.446      ;
; -8.381 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[6]             ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a24~portb_address_reg0 ; Clk          ; Clk         ; 1.000        ; 0.117      ; 9.452      ;
; -8.381 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[1]             ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a4~portb_address_reg0  ; Clk          ; Clk         ; 1.000        ; 0.144      ; 9.479      ;
; -8.375 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]            ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a28~portb_address_reg0 ; Clk          ; Clk         ; 1.000        ; 0.105      ; 9.434      ;
; -8.365 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[1]             ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a8~portb_address_reg0  ; Clk          ; Clk         ; 1.000        ; 0.139      ; 9.458      ;
; -8.357 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]            ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a24~portb_address_reg0 ; Clk          ; Clk         ; 1.000        ; 0.115      ; 9.426      ;
; -8.349 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[6]             ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a4~portb_address_reg0  ; Clk          ; Clk         ; 1.000        ; 0.144      ; 9.447      ;
; -8.338 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[15]            ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clk          ; Clk         ; 1.000        ; -0.019     ; 9.359      ;
; -8.333 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[6]             ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a8~portb_address_reg0  ; Clk          ; Clk         ; 1.000        ; 0.139      ; 9.426      ;
; -8.325 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]            ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a4~portb_address_reg0  ; Clk          ; Clk         ; 1.000        ; 0.142      ; 9.421      ;
; -8.320 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[4]             ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a20~portb_address_reg0 ; Clk          ; Clk         ; 1.000        ; 0.130      ; 9.404      ;
; -8.309 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]            ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a8~portb_address_reg0  ; Clk          ; Clk         ; 1.000        ; 0.137      ; 9.400      ;
; -8.298 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[9]             ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clk          ; Clk         ; 1.000        ; -0.013     ; 9.325      ;
; -8.296 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[11]            ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clk          ; Clk         ; 1.000        ; -0.010     ; 9.326      ;
; -8.289 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[5]             ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a12~portb_address_reg0 ; Clk          ; Clk         ; 1.000        ; 0.084      ; 9.327      ;
; -8.283 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUSrc_EX                     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a16~portb_address_reg0 ; Clk          ; Clk         ; 1.000        ; 0.125      ; 9.362      ;
; -8.270 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[5]             ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 1.000        ; 0.096      ; 9.320      ;
; -8.267 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[0]             ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clk          ; Clk         ; 1.000        ; -0.011     ; 9.296      ;
; -8.262 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[16]            ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clk          ; Clk         ; 1.000        ; 0.013      ; 9.315      ;
; -8.261 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[13]            ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clk          ; Clk         ; 1.000        ; -0.019     ; 9.282      ;
; -8.247 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[5]             ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a28~portb_address_reg0 ; Clk          ; Clk         ; 1.000        ; 0.107      ; 9.308      ;
; -8.244 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[23]            ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clk          ; Clk         ; 1.000        ; -0.006     ; 9.278      ;
; -8.243 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[2]             ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a12~portb_address_reg0 ; Clk          ; Clk         ; 1.000        ; 0.083      ; 9.280      ;
; -8.234 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[11]            ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a20~portb_address_reg0 ; Clk          ; Clk         ; 1.000        ; 0.148      ; 9.336      ;
; -8.229 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[5]             ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a24~portb_address_reg0 ; Clk          ; Clk         ; 1.000        ; 0.117      ; 9.300      ;
; -8.224 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[2]             ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 1.000        ; 0.095      ; 9.273      ;
; -8.223 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[8]             ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a20~portb_address_reg0 ; Clk          ; Clk         ; 1.000        ; 0.132      ; 9.309      ;
; -8.207 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[17]            ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clk          ; Clk         ; 1.000        ; 0.013      ; 9.260      ;
; -8.206 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[14]            ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clk          ; Clk         ; 1.000        ; -0.011     ; 9.235      ;
; -8.201 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[2]             ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a28~portb_address_reg0 ; Clk          ; Clk         ; 1.000        ; 0.106      ; 9.261      ;
; -8.197 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[5]             ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a4~portb_address_reg0  ; Clk          ; Clk         ; 1.000        ; 0.144      ; 9.295      ;
; -8.191 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[0]             ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a20~portb_address_reg0 ; Clk          ; Clk         ; 1.000        ; 0.132      ; 9.277      ;
; -8.183 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[2]             ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a24~portb_address_reg0 ; Clk          ; Clk         ; 1.000        ; 0.116      ; 9.253      ;
; -8.181 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[5]             ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a8~portb_address_reg0  ; Clk          ; Clk         ; 1.000        ; 0.139      ; 9.274      ;
; -8.166 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[3]             ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a12~portb_address_reg0 ; Clk          ; Clk         ; 1.000        ; 0.082      ; 9.202      ;
; -8.152 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[5]             ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clk          ; Clk         ; 1.000        ; -0.010     ; 9.182      ;
; -8.151 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[2]             ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a4~portb_address_reg0  ; Clk          ; Clk         ; 1.000        ; 0.143      ; 9.248      ;
+--------+-------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Clk'                                                                                                                                                                                                                                                         ;
+-------+-------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.739 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[3] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3]                                                             ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.045      ;
; 0.741 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[2]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[2]                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.047      ;
; 0.742 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[30]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[81]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.048      ;
; 0.743 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[0]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[0]                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.049      ;
; 0.743 ; MEM_Data_Memory:MEM_Data_Memory|Read_Data_MEM[19]                 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[19]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.049      ;
; 0.744 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[22]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[65]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.050      ;
; 0.744 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[18]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[57]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.050      ;
; 0.746 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[0] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[0]                                                             ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[1]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[23]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.052      ;
; 0.747 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[5]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[31]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.053      ;
; 0.749 ; MEM_Data_Memory:MEM_Data_Memory|Read_Data_MEM[14]                 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[14]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[13]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[47]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; MEM_Data_Memory:MEM_Data_Memory|Read_Data_MEM[8]                  ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[8]                                                                  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[4]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[29]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.055      ;
; 0.750 ; MEM_Data_Memory:MEM_Data_Memory|Read_Data_MEM[6]                  ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[6]                                                                  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.056      ;
; 0.751 ; MEM_Data_Memory:MEM_Data_Memory|Read_Data_MEM[17]                 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[17]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.057      ;
; 0.752 ; MEM_Data_Memory:MEM_Data_Memory|Read_Data_MEM[27]                 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[27]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.058      ;
; 0.752 ; MEM_Data_Memory:MEM_Data_Memory|Read_Data_MEM[25]                 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[25]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.058      ;
; 0.752 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[23]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[67]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.058      ;
; 0.752 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[0]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[21]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.058      ;
; 0.753 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[3]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[3]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; MEM_Data_Memory:MEM_Data_Memory|Read_Data_MEM[10]                 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[10]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[7]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[35]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.059      ;
; 0.754 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[24]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[69]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.060      ;
; 0.754 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[6]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[33]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.060      ;
; 0.755 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[2]                                                            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.755 ; MEM_Data_Memory:MEM_Data_Memory|Read_Data_MEM[7]                  ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[7]                                                                  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.061      ;
; 0.757 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[21]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[21]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.063      ;
; 0.758 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[26]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[26]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.064      ;
; 0.758 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[26]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[73]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.064      ;
; 0.761 ; MEM_Data_Memory:MEM_Data_Memory|Read_Data_MEM[9]                  ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[9]                                                                  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.067      ;
; 0.899 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[31]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[83]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.205      ;
; 0.900 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[9]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[39]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.206      ;
; 0.901 ; MEM_Data_Memory:MEM_Data_Memory|Read_Data_MEM[24]                 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[24]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.207      ;
; 0.901 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[2] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[2]                                                             ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.207      ;
; 0.903 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[17]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[55]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.209      ;
; 0.906 ; MEM_Data_Memory:MEM_Data_Memory|Read_Data_MEM[22]                 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[22]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[11]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[11]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.212      ;
; 0.906 ; MEM_Data_Memory:MEM_Data_Memory|Read_Data_MEM[3]                  ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[3]                                                                  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.212      ;
; 0.907 ; MEM_Data_Memory:MEM_Data_Memory|Read_Data_MEM[11]                 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[11]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.213      ;
; 0.908 ; MEM_Data_Memory:MEM_Data_Memory|Read_Data_MEM[31]                 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[31]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.214      ;
; 0.908 ; MEM_Data_Memory:MEM_Data_Memory|Read_Data_MEM[30]                 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[30]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.214      ;
; 0.908 ; MEM_Data_Memory:MEM_Data_Memory|Read_Data_MEM[28]                 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[28]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.214      ;
; 0.908 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[21]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[63]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.214      ;
; 0.909 ; MEM_Data_Memory:MEM_Data_Memory|Read_Data_MEM[26]                 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[26]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.215      ;
; 0.909 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[8]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[37]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.215      ;
; 0.910 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[0]         ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Branch_Dest_MEM[0]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.216      ;
; 0.910 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[29]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[29]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.216      ;
; 0.911 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[2]         ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Branch_Dest_MEM[2]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.217      ;
; 0.913 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[27]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[27]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.219      ;
; 0.914 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[29]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[79]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.220      ;
; 0.914 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[25]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[25]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.220      ;
; 0.914 ; MEM_Data_Memory:MEM_Data_Memory|Read_Data_MEM[15]                 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[15]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.220      ;
; 0.915 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[25]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[71]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.221      ;
; 0.916 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[27]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[75]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.222      ;
; 0.917 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[0]                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.223      ;
; 0.965 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Branch_Dest_MEM[22]   ; IF_PC_Reg:IF_PC_Reg|PC_IF[22]                                                                                                ; Clk          ; Clk         ; 0.000        ; -0.003     ; 1.268      ;
; 0.982 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[16]        ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[16]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.288      ;
; 0.985 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[24]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a24~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.085      ; 1.337      ;
; 1.005 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[1]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a0~porta_datain_reg1   ; Clk          ; Clk         ; 0.000        ; 0.085      ; 1.357      ;
; 1.039 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a16~porta_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.086      ; 1.392      ;
; 1.043 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[28]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[28]                                                               ; Clk          ; Clk         ; 0.000        ; -0.001     ; 1.348      ;
; 1.046 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Branch_Dest_MEM[27]   ; IF_PC_Reg:IF_PC_Reg|PC_IF[27]                                                                                                ; Clk          ; Clk         ; 0.000        ; -0.003     ; 1.349      ;
; 1.051 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[31]        ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[31]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.357      ;
; 1.053 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[20]        ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[20]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.359      ;
; 1.055 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Branch_Dest_MEM[11]   ; IF_PC_Reg:IF_PC_Reg|PC_IF[11]                                                                                                ; Clk          ; Clk         ; 0.000        ; -0.004     ; 1.357      ;
; 1.055 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[41]      ; MEM_Data_Memory:MEM_Data_Memory|Read_Data_MEM[10]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.002      ; 1.363      ;
; 1.056 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[18]        ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[18]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.362      ;
; 1.059 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[15]        ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[15]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.365      ;
; 1.060 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[10]        ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[10]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.366      ;
; 1.060 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[13]        ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[13]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.366      ;
; 1.060 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[29]        ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[29]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.366      ;
; 1.060 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[16]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[16]                                                               ; Clk          ; Clk         ; 0.000        ; 0.001      ; 1.367      ;
; 1.060 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[3]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[27]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.366      ;
; 1.062 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[11]        ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[11]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.368      ;
; 1.062 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[26]        ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[26]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.368      ;
; 1.062 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[27]        ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[27]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.368      ;
; 1.074 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[0]       ; MEM_Data_Memory:MEM_Data_Memory|Read_Data_MEM[9]                                                                             ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.380      ;
; 1.077 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Branch_Dest_MEM[0]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.383      ;
; 1.078 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Branch_Dest_MEM[2]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[2]                                                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.384      ;
; 1.124 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[24]        ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[24]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.430      ;
; 1.131 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[8]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[8]                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.437      ;
; 1.142 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Branch_Dest_MEM[24]   ; IF_PC_Reg:IF_PC_Reg|PC_IF[24]                                                                                                ; Clk          ; Clk         ; 0.000        ; -0.003     ; 1.445      ;
; 1.159 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[57]      ; MEM_Data_Memory:MEM_Data_Memory|Read_Data_MEM[18]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.465      ;
; 1.160 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[53]      ; MEM_Data_Memory:MEM_Data_Memory|Read_Data_MEM[16]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.466      ;
; 1.160 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[29]      ; MEM_Data_Memory:MEM_Data_Memory|Read_Data_MEM[4]                                                                             ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.466      ;
; 1.161 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[23]        ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Branch_Dest_MEM[23]                                                              ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.467      ;
; 1.165 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[51]      ; MEM_Data_Memory:MEM_Data_Memory|Read_Data_MEM[15]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.471      ;
; 1.168 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[31]      ; MEM_Data_Memory:MEM_Data_Memory|Read_Data_MEM[5]                                                                             ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.474      ;
; 1.171 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[63]      ; MEM_Data_Memory:MEM_Data_Memory|Read_Data_MEM[21]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.477      ;
; 1.173 ; IF_PC_Reg:IF_PC_Reg|PC_IF[3]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[3]                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.479      ;
; 1.173 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[67]      ; MEM_Data_Memory:MEM_Data_Memory|Read_Data_MEM[23]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.479      ;
; 1.199 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[10]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[41]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.505      ;
; 1.200 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[25]        ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[25]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.506      ;
; 1.200 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[16]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[53]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.506      ;
; 1.204 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[28]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[77]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.510      ;
; 1.207 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[6]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[6]                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.513      ;
; 1.208 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[14]        ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[14]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.514      ;
; 1.210 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[47]      ; MEM_Data_Memory:MEM_Data_Memory|Read_Data_MEM[13]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.516      ;
; 1.211 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[5]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[5]                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 1.517      ;
+-------+-------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Clk'                                                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_address_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_address_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_address_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_address_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_address_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_address_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_address_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_address_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg1   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg10  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg10  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg11  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg11  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg12  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg12  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg13  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg13  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg14  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg14  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg15  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg15  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg16  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg16  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg17  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg17  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg2   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg2   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg3   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg3   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg4   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg4   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg5   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg5   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg6   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg6   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg7   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg7   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg8   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg8   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg9   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg9   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_memory_reg0   ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_we_reg        ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a10~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a10~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a11~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a11~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a12~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a12~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a13~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a13~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a14~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a14~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a15~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a15~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a16~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a16~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a17~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a17~portb_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~porta_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~porta_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~porta_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~porta_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~porta_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~porta_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~porta_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~porta_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~porta_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~porta_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~porta_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~porta_address_reg5 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                     ; Clk        ; 15.560 ; 15.560 ; Rise       ; Clk             ;
;  ALUOp_ID[0]                    ; Clk        ; 12.828 ; 12.828 ; Rise       ; Clk             ;
;  ALUOp_ID[1]                    ; Clk        ; 15.560 ; 15.560 ; Rise       ; Clk             ;
; ALUSrc_ID                       ; Clk        ; 11.865 ; 11.865 ; Rise       ; Clk             ;
; ALU_Control_EX[*]               ; Clk        ; 15.756 ; 15.756 ; Rise       ; Clk             ;
;  ALU_Control_EX[0]              ; Clk        ; 12.201 ; 12.201 ; Rise       ; Clk             ;
;  ALU_Control_EX[1]              ; Clk        ; 12.488 ; 12.488 ; Rise       ; Clk             ;
;  ALU_Control_EX[2]              ; Clk        ; 15.756 ; 15.756 ; Rise       ; Clk             ;
; ALU_Data_2_EX[*]                ; Clk        ; 15.725 ; 15.725 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[0]               ; Clk        ; 10.358 ; 10.358 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[1]               ; Clk        ; 11.608 ; 11.608 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[2]               ; Clk        ; 11.870 ; 11.870 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[3]               ; Clk        ; 12.554 ; 12.554 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[4]               ; Clk        ; 11.083 ; 11.083 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[5]               ; Clk        ; 13.827 ; 13.827 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[6]               ; Clk        ; 13.128 ; 13.128 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[7]               ; Clk        ; 11.064 ; 11.064 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[8]               ; Clk        ; 12.918 ; 12.918 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[9]               ; Clk        ; 10.916 ; 10.916 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[10]              ; Clk        ; 14.022 ; 14.022 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[11]              ; Clk        ; 13.049 ; 13.049 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[12]              ; Clk        ; 12.430 ; 12.430 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[13]              ; Clk        ; 12.573 ; 12.573 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[14]              ; Clk        ; 11.800 ; 11.800 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[15]              ; Clk        ; 12.878 ; 12.878 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[16]              ; Clk        ; 12.752 ; 12.752 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[17]              ; Clk        ; 12.024 ; 12.024 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[18]              ; Clk        ; 12.028 ; 12.028 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[19]              ; Clk        ; 15.725 ; 15.725 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[20]              ; Clk        ; 11.826 ; 11.826 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[21]              ; Clk        ; 14.264 ; 14.264 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[22]              ; Clk        ; 11.339 ; 11.339 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[23]              ; Clk        ; 11.461 ; 11.461 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[24]              ; Clk        ; 13.474 ; 13.474 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[25]              ; Clk        ; 13.921 ; 13.921 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[26]              ; Clk        ; 14.704 ; 14.704 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[27]              ; Clk        ; 10.793 ; 10.793 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[28]              ; Clk        ; 12.005 ; 12.005 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[29]              ; Clk        ; 11.718 ; 11.718 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[30]              ; Clk        ; 10.360 ; 10.360 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[31]              ; Clk        ; 12.833 ; 12.833 ; Rise       ; Clk             ;
; ALU_Result_EX[*]                ; Clk        ; 19.997 ; 19.997 ; Rise       ; Clk             ;
;  ALU_Result_EX[0]               ; Clk        ; 17.529 ; 17.529 ; Rise       ; Clk             ;
;  ALU_Result_EX[1]               ; Clk        ; 17.301 ; 17.301 ; Rise       ; Clk             ;
;  ALU_Result_EX[2]               ; Clk        ; 16.120 ; 16.120 ; Rise       ; Clk             ;
;  ALU_Result_EX[3]               ; Clk        ; 15.761 ; 15.761 ; Rise       ; Clk             ;
;  ALU_Result_EX[4]               ; Clk        ; 15.470 ; 15.470 ; Rise       ; Clk             ;
;  ALU_Result_EX[5]               ; Clk        ; 16.447 ; 16.447 ; Rise       ; Clk             ;
;  ALU_Result_EX[6]               ; Clk        ; 16.289 ; 16.289 ; Rise       ; Clk             ;
;  ALU_Result_EX[7]               ; Clk        ; 17.120 ; 17.120 ; Rise       ; Clk             ;
;  ALU_Result_EX[8]               ; Clk        ; 16.430 ; 16.430 ; Rise       ; Clk             ;
;  ALU_Result_EX[9]               ; Clk        ; 15.937 ; 15.937 ; Rise       ; Clk             ;
;  ALU_Result_EX[10]              ; Clk        ; 18.282 ; 18.282 ; Rise       ; Clk             ;
;  ALU_Result_EX[11]              ; Clk        ; 16.182 ; 16.182 ; Rise       ; Clk             ;
;  ALU_Result_EX[12]              ; Clk        ; 18.782 ; 18.782 ; Rise       ; Clk             ;
;  ALU_Result_EX[13]              ; Clk        ; 17.672 ; 17.672 ; Rise       ; Clk             ;
;  ALU_Result_EX[14]              ; Clk        ; 17.201 ; 17.201 ; Rise       ; Clk             ;
;  ALU_Result_EX[15]              ; Clk        ; 18.358 ; 18.358 ; Rise       ; Clk             ;
;  ALU_Result_EX[16]              ; Clk        ; 17.262 ; 17.262 ; Rise       ; Clk             ;
;  ALU_Result_EX[17]              ; Clk        ; 17.175 ; 17.175 ; Rise       ; Clk             ;
;  ALU_Result_EX[18]              ; Clk        ; 17.197 ; 17.197 ; Rise       ; Clk             ;
;  ALU_Result_EX[19]              ; Clk        ; 17.607 ; 17.607 ; Rise       ; Clk             ;
;  ALU_Result_EX[20]              ; Clk        ; 18.284 ; 18.284 ; Rise       ; Clk             ;
;  ALU_Result_EX[21]              ; Clk        ; 16.967 ; 16.967 ; Rise       ; Clk             ;
;  ALU_Result_EX[22]              ; Clk        ; 18.576 ; 18.576 ; Rise       ; Clk             ;
;  ALU_Result_EX[23]              ; Clk        ; 18.854 ; 18.854 ; Rise       ; Clk             ;
;  ALU_Result_EX[24]              ; Clk        ; 17.795 ; 17.795 ; Rise       ; Clk             ;
;  ALU_Result_EX[25]              ; Clk        ; 17.845 ; 17.845 ; Rise       ; Clk             ;
;  ALU_Result_EX[26]              ; Clk        ; 17.688 ; 17.688 ; Rise       ; Clk             ;
;  ALU_Result_EX[27]              ; Clk        ; 18.223 ; 18.223 ; Rise       ; Clk             ;
;  ALU_Result_EX[28]              ; Clk        ; 19.997 ; 19.997 ; Rise       ; Clk             ;
;  ALU_Result_EX[29]              ; Clk        ; 18.527 ; 18.527 ; Rise       ; Clk             ;
;  ALU_Result_EX[30]              ; Clk        ; 19.442 ; 19.442 ; Rise       ; Clk             ;
;  ALU_Result_EX[31]              ; Clk        ; 18.405 ; 18.405 ; Rise       ; Clk             ;
; ALU_Result_MEM[*]               ; Clk        ; 13.345 ; 13.345 ; Rise       ; Clk             ;
;  ALU_Result_MEM[0]              ; Clk        ; 10.209 ; 10.209 ; Rise       ; Clk             ;
;  ALU_Result_MEM[1]              ; Clk        ; 9.899  ; 9.899  ; Rise       ; Clk             ;
;  ALU_Result_MEM[2]              ; Clk        ; 11.210 ; 11.210 ; Rise       ; Clk             ;
;  ALU_Result_MEM[3]              ; Clk        ; 10.345 ; 10.345 ; Rise       ; Clk             ;
;  ALU_Result_MEM[4]              ; Clk        ; 10.277 ; 10.277 ; Rise       ; Clk             ;
;  ALU_Result_MEM[5]              ; Clk        ; 9.989  ; 9.989  ; Rise       ; Clk             ;
;  ALU_Result_MEM[6]              ; Clk        ; 9.367  ; 9.367  ; Rise       ; Clk             ;
;  ALU_Result_MEM[7]              ; Clk        ; 9.936  ; 9.936  ; Rise       ; Clk             ;
;  ALU_Result_MEM[8]              ; Clk        ; 10.849 ; 10.849 ; Rise       ; Clk             ;
;  ALU_Result_MEM[9]              ; Clk        ; 10.709 ; 10.709 ; Rise       ; Clk             ;
;  ALU_Result_MEM[10]             ; Clk        ; 10.419 ; 10.419 ; Rise       ; Clk             ;
;  ALU_Result_MEM[11]             ; Clk        ; 10.627 ; 10.627 ; Rise       ; Clk             ;
;  ALU_Result_MEM[12]             ; Clk        ; 11.701 ; 11.701 ; Rise       ; Clk             ;
;  ALU_Result_MEM[13]             ; Clk        ; 11.279 ; 11.279 ; Rise       ; Clk             ;
;  ALU_Result_MEM[14]             ; Clk        ; 10.440 ; 10.440 ; Rise       ; Clk             ;
;  ALU_Result_MEM[15]             ; Clk        ; 12.047 ; 12.047 ; Rise       ; Clk             ;
;  ALU_Result_MEM[16]             ; Clk        ; 12.779 ; 12.779 ; Rise       ; Clk             ;
;  ALU_Result_MEM[17]             ; Clk        ; 11.616 ; 11.616 ; Rise       ; Clk             ;
;  ALU_Result_MEM[18]             ; Clk        ; 11.431 ; 11.431 ; Rise       ; Clk             ;
;  ALU_Result_MEM[19]             ; Clk        ; 12.115 ; 12.115 ; Rise       ; Clk             ;
;  ALU_Result_MEM[20]             ; Clk        ; 11.368 ; 11.368 ; Rise       ; Clk             ;
;  ALU_Result_MEM[21]             ; Clk        ; 11.155 ; 11.155 ; Rise       ; Clk             ;
;  ALU_Result_MEM[22]             ; Clk        ; 13.345 ; 13.345 ; Rise       ; Clk             ;
;  ALU_Result_MEM[23]             ; Clk        ; 10.230 ; 10.230 ; Rise       ; Clk             ;
;  ALU_Result_MEM[24]             ; Clk        ; 10.560 ; 10.560 ; Rise       ; Clk             ;
;  ALU_Result_MEM[25]             ; Clk        ; 11.860 ; 11.860 ; Rise       ; Clk             ;
;  ALU_Result_MEM[26]             ; Clk        ; 10.225 ; 10.225 ; Rise       ; Clk             ;
;  ALU_Result_MEM[27]             ; Clk        ; 10.906 ; 10.906 ; Rise       ; Clk             ;
;  ALU_Result_MEM[28]             ; Clk        ; 10.232 ; 10.232 ; Rise       ; Clk             ;
;  ALU_Result_MEM[29]             ; Clk        ; 11.200 ; 11.200 ; Rise       ; Clk             ;
;  ALU_Result_MEM[30]             ; Clk        ; 11.725 ; 11.725 ; Rise       ; Clk             ;
;  ALU_Result_MEM[31]             ; Clk        ; 12.109 ; 12.109 ; Rise       ; Clk             ;
; ALU_Result_WB[*]                ; Clk        ; 14.498 ; 14.498 ; Rise       ; Clk             ;
;  ALU_Result_WB[0]               ; Clk        ; 12.288 ; 12.288 ; Rise       ; Clk             ;
;  ALU_Result_WB[1]               ; Clk        ; 11.465 ; 11.465 ; Rise       ; Clk             ;
;  ALU_Result_WB[2]               ; Clk        ; 11.231 ; 11.231 ; Rise       ; Clk             ;
;  ALU_Result_WB[3]               ; Clk        ; 10.656 ; 10.656 ; Rise       ; Clk             ;
;  ALU_Result_WB[4]               ; Clk        ; 11.241 ; 11.241 ; Rise       ; Clk             ;
;  ALU_Result_WB[5]               ; Clk        ; 13.136 ; 13.136 ; Rise       ; Clk             ;
;  ALU_Result_WB[6]               ; Clk        ; 14.415 ; 14.415 ; Rise       ; Clk             ;
;  ALU_Result_WB[7]               ; Clk        ; 10.998 ; 10.998 ; Rise       ; Clk             ;
;  ALU_Result_WB[8]               ; Clk        ; 12.823 ; 12.823 ; Rise       ; Clk             ;
;  ALU_Result_WB[9]               ; Clk        ; 12.813 ; 12.813 ; Rise       ; Clk             ;
;  ALU_Result_WB[10]              ; Clk        ; 10.467 ; 10.467 ; Rise       ; Clk             ;
;  ALU_Result_WB[11]              ; Clk        ; 12.348 ; 12.348 ; Rise       ; Clk             ;
;  ALU_Result_WB[12]              ; Clk        ; 10.425 ; 10.425 ; Rise       ; Clk             ;
;  ALU_Result_WB[13]              ; Clk        ; 13.329 ; 13.329 ; Rise       ; Clk             ;
;  ALU_Result_WB[14]              ; Clk        ; 11.886 ; 11.886 ; Rise       ; Clk             ;
;  ALU_Result_WB[15]              ; Clk        ; 10.899 ; 10.899 ; Rise       ; Clk             ;
;  ALU_Result_WB[16]              ; Clk        ; 11.446 ; 11.446 ; Rise       ; Clk             ;
;  ALU_Result_WB[17]              ; Clk        ; 14.498 ; 14.498 ; Rise       ; Clk             ;
;  ALU_Result_WB[18]              ; Clk        ; 10.137 ; 10.137 ; Rise       ; Clk             ;
;  ALU_Result_WB[19]              ; Clk        ; 12.454 ; 12.454 ; Rise       ; Clk             ;
;  ALU_Result_WB[20]              ; Clk        ; 11.753 ; 11.753 ; Rise       ; Clk             ;
;  ALU_Result_WB[21]              ; Clk        ; 10.545 ; 10.545 ; Rise       ; Clk             ;
;  ALU_Result_WB[22]              ; Clk        ; 11.303 ; 11.303 ; Rise       ; Clk             ;
;  ALU_Result_WB[23]              ; Clk        ; 11.661 ; 11.661 ; Rise       ; Clk             ;
;  ALU_Result_WB[24]              ; Clk        ; 13.082 ; 13.082 ; Rise       ; Clk             ;
;  ALU_Result_WB[25]              ; Clk        ; 12.490 ; 12.490 ; Rise       ; Clk             ;
;  ALU_Result_WB[26]              ; Clk        ; 13.531 ; 13.531 ; Rise       ; Clk             ;
;  ALU_Result_WB[27]              ; Clk        ; 11.952 ; 11.952 ; Rise       ; Clk             ;
;  ALU_Result_WB[28]              ; Clk        ; 13.195 ; 13.195 ; Rise       ; Clk             ;
;  ALU_Result_WB[29]              ; Clk        ; 11.545 ; 11.545 ; Rise       ; Clk             ;
;  ALU_Result_WB[30]              ; Clk        ; 11.603 ; 11.603 ; Rise       ; Clk             ;
;  ALU_Result_WB[31]              ; Clk        ; 10.019 ; 10.019 ; Rise       ; Clk             ;
; Branch_Dest_EX[*]               ; Clk        ; 18.318 ; 18.318 ; Rise       ; Clk             ;
;  Branch_Dest_EX[0]              ; Clk        ; 12.936 ; 12.936 ; Rise       ; Clk             ;
;  Branch_Dest_EX[1]              ; Clk        ; 12.915 ; 12.915 ; Rise       ; Clk             ;
;  Branch_Dest_EX[2]              ; Clk        ; 10.785 ; 10.785 ; Rise       ; Clk             ;
;  Branch_Dest_EX[3]              ; Clk        ; 13.189 ; 13.189 ; Rise       ; Clk             ;
;  Branch_Dest_EX[4]              ; Clk        ; 14.682 ; 14.682 ; Rise       ; Clk             ;
;  Branch_Dest_EX[5]              ; Clk        ; 14.958 ; 14.958 ; Rise       ; Clk             ;
;  Branch_Dest_EX[6]              ; Clk        ; 14.383 ; 14.383 ; Rise       ; Clk             ;
;  Branch_Dest_EX[7]              ; Clk        ; 14.505 ; 14.505 ; Rise       ; Clk             ;
;  Branch_Dest_EX[8]              ; Clk        ; 15.289 ; 15.289 ; Rise       ; Clk             ;
;  Branch_Dest_EX[9]              ; Clk        ; 13.553 ; 13.553 ; Rise       ; Clk             ;
;  Branch_Dest_EX[10]             ; Clk        ; 16.186 ; 16.186 ; Rise       ; Clk             ;
;  Branch_Dest_EX[11]             ; Clk        ; 15.915 ; 15.915 ; Rise       ; Clk             ;
;  Branch_Dest_EX[12]             ; Clk        ; 16.049 ; 16.049 ; Rise       ; Clk             ;
;  Branch_Dest_EX[13]             ; Clk        ; 16.428 ; 16.428 ; Rise       ; Clk             ;
;  Branch_Dest_EX[14]             ; Clk        ; 15.795 ; 15.795 ; Rise       ; Clk             ;
;  Branch_Dest_EX[15]             ; Clk        ; 16.385 ; 16.385 ; Rise       ; Clk             ;
;  Branch_Dest_EX[16]             ; Clk        ; 16.333 ; 16.333 ; Rise       ; Clk             ;
;  Branch_Dest_EX[17]             ; Clk        ; 16.634 ; 16.634 ; Rise       ; Clk             ;
;  Branch_Dest_EX[18]             ; Clk        ; 14.373 ; 14.373 ; Rise       ; Clk             ;
;  Branch_Dest_EX[19]             ; Clk        ; 16.021 ; 16.021 ; Rise       ; Clk             ;
;  Branch_Dest_EX[20]             ; Clk        ; 16.262 ; 16.262 ; Rise       ; Clk             ;
;  Branch_Dest_EX[21]             ; Clk        ; 16.181 ; 16.181 ; Rise       ; Clk             ;
;  Branch_Dest_EX[22]             ; Clk        ; 15.491 ; 15.491 ; Rise       ; Clk             ;
;  Branch_Dest_EX[23]             ; Clk        ; 16.126 ; 16.126 ; Rise       ; Clk             ;
;  Branch_Dest_EX[24]             ; Clk        ; 15.549 ; 15.549 ; Rise       ; Clk             ;
;  Branch_Dest_EX[25]             ; Clk        ; 16.039 ; 16.039 ; Rise       ; Clk             ;
;  Branch_Dest_EX[26]             ; Clk        ; 17.750 ; 17.750 ; Rise       ; Clk             ;
;  Branch_Dest_EX[27]             ; Clk        ; 17.569 ; 17.569 ; Rise       ; Clk             ;
;  Branch_Dest_EX[28]             ; Clk        ; 18.318 ; 18.318 ; Rise       ; Clk             ;
;  Branch_Dest_EX[29]             ; Clk        ; 16.952 ; 16.952 ; Rise       ; Clk             ;
;  Branch_Dest_EX[30]             ; Clk        ; 17.063 ; 17.063 ; Rise       ; Clk             ;
;  Branch_Dest_EX[31]             ; Clk        ; 16.537 ; 16.537 ; Rise       ; Clk             ;
; Branch_ID                       ; Clk        ; 12.868 ; 12.868 ; Rise       ; Clk             ;
; Instruction_EX[*]               ; Clk        ; 14.953 ; 14.953 ; Rise       ; Clk             ;
;  Instruction_EX[1]              ; Clk        ; 9.036  ; 9.036  ; Rise       ; Clk             ;
;  Instruction_EX[2]              ; Clk        ; 9.088  ; 9.088  ; Rise       ; Clk             ;
;  Instruction_EX[3]              ; Clk        ; 7.402  ; 7.402  ; Rise       ; Clk             ;
;  Instruction_EX[5]              ; Clk        ; 9.475  ; 9.475  ; Rise       ; Clk             ;
;  Instruction_EX[11]             ; Clk        ; 14.943 ; 14.943 ; Rise       ; Clk             ;
;  Instruction_EX[12]             ; Clk        ; 14.953 ; 14.953 ; Rise       ; Clk             ;
;  Instruction_EX[14]             ; Clk        ; 11.009 ; 11.009 ; Rise       ; Clk             ;
;  Instruction_EX[16]             ; Clk        ; 11.324 ; 11.324 ; Rise       ; Clk             ;
;  Instruction_EX[17]             ; Clk        ; 13.370 ; 13.370 ; Rise       ; Clk             ;
;  Instruction_EX[18]             ; Clk        ; 11.857 ; 11.857 ; Rise       ; Clk             ;
;  Instruction_EX[19]             ; Clk        ; 11.009 ; 11.009 ; Rise       ; Clk             ;
;  Instruction_EX[21]             ; Clk        ; 12.051 ; 12.051 ; Rise       ; Clk             ;
;  Instruction_EX[22]             ; Clk        ; 7.740  ; 7.740  ; Rise       ; Clk             ;
;  Instruction_EX[23]             ; Clk        ; 10.220 ; 10.220 ; Rise       ; Clk             ;
;  Instruction_EX[24]             ; Clk        ; 9.050  ; 9.050  ; Rise       ; Clk             ;
;  Instruction_EX[25]             ; Clk        ; 7.787  ; 7.787  ; Rise       ; Clk             ;
;  Instruction_EX[26]             ; Clk        ; 8.182  ; 8.182  ; Rise       ; Clk             ;
;  Instruction_EX[27]             ; Clk        ; 8.173  ; 8.173  ; Rise       ; Clk             ;
;  Instruction_EX[28]             ; Clk        ; 7.819  ; 7.819  ; Rise       ; Clk             ;
;  Instruction_EX[29]             ; Clk        ; 9.585  ; 9.585  ; Rise       ; Clk             ;
;  Instruction_EX[31]             ; Clk        ; 8.230  ; 8.230  ; Rise       ; Clk             ;
; Instruction_ID[*]               ; Clk        ; 14.572 ; 14.572 ; Rise       ; Clk             ;
;  Instruction_ID[1]              ; Clk        ; 12.507 ; 12.507 ; Rise       ; Clk             ;
;  Instruction_ID[2]              ; Clk        ; 13.703 ; 13.703 ; Rise       ; Clk             ;
;  Instruction_ID[3]              ; Clk        ; 13.582 ; 13.582 ; Rise       ; Clk             ;
;  Instruction_ID[5]              ; Clk        ; 14.572 ; 14.572 ; Rise       ; Clk             ;
;  Instruction_ID[11]             ; Clk        ; 11.870 ; 11.870 ; Rise       ; Clk             ;
;  Instruction_ID[12]             ; Clk        ; 11.830 ; 11.830 ; Rise       ; Clk             ;
;  Instruction_ID[14]             ; Clk        ; 12.077 ; 12.077 ; Rise       ; Clk             ;
;  Instruction_ID[16]             ; Clk        ; 13.756 ; 13.756 ; Rise       ; Clk             ;
;  Instruction_ID[17]             ; Clk        ; 11.771 ; 11.771 ; Rise       ; Clk             ;
;  Instruction_ID[18]             ; Clk        ; 11.315 ; 11.315 ; Rise       ; Clk             ;
;  Instruction_ID[19]             ; Clk        ; 12.497 ; 12.497 ; Rise       ; Clk             ;
;  Instruction_ID[21]             ; Clk        ; 11.695 ; 11.695 ; Rise       ; Clk             ;
;  Instruction_ID[22]             ; Clk        ; 10.744 ; 10.744 ; Rise       ; Clk             ;
;  Instruction_ID[23]             ; Clk        ; 11.335 ; 11.335 ; Rise       ; Clk             ;
;  Instruction_ID[24]             ; Clk        ; 12.507 ; 12.507 ; Rise       ; Clk             ;
;  Instruction_ID[25]             ; Clk        ; 10.863 ; 10.863 ; Rise       ; Clk             ;
;  Instruction_ID[26]             ; Clk        ; 10.694 ; 10.694 ; Rise       ; Clk             ;
;  Instruction_ID[27]             ; Clk        ; 10.760 ; 10.760 ; Rise       ; Clk             ;
;  Instruction_ID[28]             ; Clk        ; 10.483 ; 10.483 ; Rise       ; Clk             ;
;  Instruction_ID[29]             ; Clk        ; 10.966 ; 10.966 ; Rise       ; Clk             ;
;  Instruction_ID[31]             ; Clk        ; 10.760 ; 10.760 ; Rise       ; Clk             ;
; Instruction_IF[*]               ; Clk        ; 19.560 ; 19.560 ; Rise       ; Clk             ;
;  Instruction_IF[1]              ; Clk        ; 16.761 ; 16.761 ; Rise       ; Clk             ;
;  Instruction_IF[2]              ; Clk        ; 18.182 ; 18.182 ; Rise       ; Clk             ;
;  Instruction_IF[3]              ; Clk        ; 17.568 ; 17.568 ; Rise       ; Clk             ;
;  Instruction_IF[5]              ; Clk        ; 16.622 ; 16.622 ; Rise       ; Clk             ;
;  Instruction_IF[11]             ; Clk        ; 18.451 ; 18.451 ; Rise       ; Clk             ;
;  Instruction_IF[12]             ; Clk        ; 17.762 ; 17.762 ; Rise       ; Clk             ;
;  Instruction_IF[14]             ; Clk        ; 16.867 ; 16.867 ; Rise       ; Clk             ;
;  Instruction_IF[16]             ; Clk        ; 17.558 ; 17.558 ; Rise       ; Clk             ;
;  Instruction_IF[17]             ; Clk        ; 13.817 ; 13.817 ; Rise       ; Clk             ;
;  Instruction_IF[18]             ; Clk        ; 15.623 ; 15.623 ; Rise       ; Clk             ;
;  Instruction_IF[19]             ; Clk        ; 16.794 ; 16.794 ; Rise       ; Clk             ;
;  Instruction_IF[21]             ; Clk        ; 14.395 ; 14.395 ; Rise       ; Clk             ;
;  Instruction_IF[22]             ; Clk        ; 19.560 ; 19.560 ; Rise       ; Clk             ;
;  Instruction_IF[23]             ; Clk        ; 15.562 ; 15.562 ; Rise       ; Clk             ;
;  Instruction_IF[24]             ; Clk        ; 16.761 ; 16.761 ; Rise       ; Clk             ;
;  Instruction_IF[25]             ; Clk        ; 15.961 ; 15.961 ; Rise       ; Clk             ;
;  Instruction_IF[26]             ; Clk        ; 19.221 ; 19.221 ; Rise       ; Clk             ;
;  Instruction_IF[27]             ; Clk        ; 18.978 ; 18.978 ; Rise       ; Clk             ;
;  Instruction_IF[28]             ; Clk        ; 15.941 ; 15.941 ; Rise       ; Clk             ;
;  Instruction_IF[29]             ; Clk        ; 15.593 ; 15.593 ; Rise       ; Clk             ;
;  Instruction_IF[31]             ; Clk        ; 19.251 ; 19.251 ; Rise       ; Clk             ;
; MemRead_ID                      ; Clk        ; 12.773 ; 12.773 ; Rise       ; Clk             ;
; MemWrite_ID                     ; Clk        ; 12.322 ; 12.322 ; Rise       ; Clk             ;
; MemtoReg_ID                     ; Clk        ; 12.778 ; 12.778 ; Rise       ; Clk             ;
; Next_PC_IF[*]                   ; Clk        ; 17.734 ; 17.734 ; Rise       ; Clk             ;
;  Next_PC_IF[0]                  ; Clk        ; 14.827 ; 14.827 ; Rise       ; Clk             ;
;  Next_PC_IF[1]                  ; Clk        ; 14.827 ; 14.827 ; Rise       ; Clk             ;
;  Next_PC_IF[2]                  ; Clk        ; 13.310 ; 13.310 ; Rise       ; Clk             ;
;  Next_PC_IF[3]                  ; Clk        ; 15.696 ; 15.696 ; Rise       ; Clk             ;
;  Next_PC_IF[4]                  ; Clk        ; 15.969 ; 15.969 ; Rise       ; Clk             ;
;  Next_PC_IF[5]                  ; Clk        ; 14.164 ; 14.164 ; Rise       ; Clk             ;
;  Next_PC_IF[6]                  ; Clk        ; 16.214 ; 16.214 ; Rise       ; Clk             ;
;  Next_PC_IF[7]                  ; Clk        ; 15.038 ; 15.038 ; Rise       ; Clk             ;
;  Next_PC_IF[8]                  ; Clk        ; 15.066 ; 15.066 ; Rise       ; Clk             ;
;  Next_PC_IF[9]                  ; Clk        ; 15.237 ; 15.237 ; Rise       ; Clk             ;
;  Next_PC_IF[10]                 ; Clk        ; 15.931 ; 15.931 ; Rise       ; Clk             ;
;  Next_PC_IF[11]                 ; Clk        ; 14.730 ; 14.730 ; Rise       ; Clk             ;
;  Next_PC_IF[12]                 ; Clk        ; 15.764 ; 15.764 ; Rise       ; Clk             ;
;  Next_PC_IF[13]                 ; Clk        ; 14.996 ; 14.996 ; Rise       ; Clk             ;
;  Next_PC_IF[14]                 ; Clk        ; 14.052 ; 14.052 ; Rise       ; Clk             ;
;  Next_PC_IF[15]                 ; Clk        ; 14.900 ; 14.900 ; Rise       ; Clk             ;
;  Next_PC_IF[16]                 ; Clk        ; 15.424 ; 15.424 ; Rise       ; Clk             ;
;  Next_PC_IF[17]                 ; Clk        ; 15.964 ; 15.964 ; Rise       ; Clk             ;
;  Next_PC_IF[18]                 ; Clk        ; 15.654 ; 15.654 ; Rise       ; Clk             ;
;  Next_PC_IF[19]                 ; Clk        ; 17.208 ; 17.208 ; Rise       ; Clk             ;
;  Next_PC_IF[20]                 ; Clk        ; 16.771 ; 16.771 ; Rise       ; Clk             ;
;  Next_PC_IF[21]                 ; Clk        ; 14.860 ; 14.860 ; Rise       ; Clk             ;
;  Next_PC_IF[22]                 ; Clk        ; 16.588 ; 16.588 ; Rise       ; Clk             ;
;  Next_PC_IF[23]                 ; Clk        ; 15.333 ; 15.333 ; Rise       ; Clk             ;
;  Next_PC_IF[24]                 ; Clk        ; 16.643 ; 16.643 ; Rise       ; Clk             ;
;  Next_PC_IF[25]                 ; Clk        ; 15.731 ; 15.731 ; Rise       ; Clk             ;
;  Next_PC_IF[26]                 ; Clk        ; 15.717 ; 15.717 ; Rise       ; Clk             ;
;  Next_PC_IF[27]                 ; Clk        ; 17.730 ; 17.730 ; Rise       ; Clk             ;
;  Next_PC_IF[28]                 ; Clk        ; 17.734 ; 17.734 ; Rise       ; Clk             ;
;  Next_PC_IF[29]                 ; Clk        ; 17.272 ; 17.272 ; Rise       ; Clk             ;
;  Next_PC_IF[30]                 ; Clk        ; 15.360 ; 15.360 ; Rise       ; Clk             ;
;  Next_PC_IF[31]                 ; Clk        ; 16.614 ; 16.614 ; Rise       ; Clk             ;
; PCSrc_MEM                       ; Clk        ; 13.981 ; 13.981 ; Rise       ; Clk             ;
; PC_Plus_4_IF[*]                 ; Clk        ; 15.571 ; 15.571 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[0]                ; Clk        ; 13.000 ; 13.000 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[1]                ; Clk        ; 13.000 ; 13.000 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[2]                ; Clk        ; 13.467 ; 13.467 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[3]                ; Clk        ; 11.829 ; 11.829 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[4]                ; Clk        ; 12.336 ; 12.336 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[5]                ; Clk        ; 12.218 ; 12.218 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[6]                ; Clk        ; 13.888 ; 13.888 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[7]                ; Clk        ; 12.896 ; 12.896 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[8]                ; Clk        ; 14.456 ; 14.456 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[9]                ; Clk        ; 13.542 ; 13.542 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[10]               ; Clk        ; 14.083 ; 14.083 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[11]               ; Clk        ; 13.845 ; 13.845 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[12]               ; Clk        ; 13.970 ; 13.970 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[13]               ; Clk        ; 13.107 ; 13.107 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[14]               ; Clk        ; 13.330 ; 13.330 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[15]               ; Clk        ; 14.558 ; 14.558 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[16]               ; Clk        ; 12.904 ; 12.904 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[17]               ; Clk        ; 13.714 ; 13.714 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[18]               ; Clk        ; 14.078 ; 14.078 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[19]               ; Clk        ; 15.345 ; 15.345 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[20]               ; Clk        ; 13.299 ; 13.299 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[21]               ; Clk        ; 15.064 ; 15.064 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[22]               ; Clk        ; 14.795 ; 14.795 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[23]               ; Clk        ; 15.571 ; 15.571 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[24]               ; Clk        ; 15.241 ; 15.241 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[25]               ; Clk        ; 14.999 ; 14.999 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[26]               ; Clk        ; 14.797 ; 14.797 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[27]               ; Clk        ; 14.429 ; 14.429 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[28]               ; Clk        ; 14.690 ; 14.690 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[29]               ; Clk        ; 15.393 ; 15.393 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[30]               ; Clk        ; 15.045 ; 15.045 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[31]               ; Clk        ; 15.312 ; 15.312 ; Rise       ; Clk             ;
; Read_Address_1_ID[*]            ; Clk        ; 12.497 ; 12.497 ; Rise       ; Clk             ;
;  Read_Address_1_ID[0]           ; Clk        ; 11.705 ; 11.705 ; Rise       ; Clk             ;
;  Read_Address_1_ID[1]           ; Clk        ; 10.750 ; 10.750 ; Rise       ; Clk             ;
;  Read_Address_1_ID[2]           ; Clk        ; 10.926 ; 10.926 ; Rise       ; Clk             ;
;  Read_Address_1_ID[3]           ; Clk        ; 12.497 ; 12.497 ; Rise       ; Clk             ;
;  Read_Address_1_ID[4]           ; Clk        ; 10.883 ; 10.883 ; Rise       ; Clk             ;
; Read_Address_2_ID[*]            ; Clk        ; 13.756 ; 13.756 ; Rise       ; Clk             ;
;  Read_Address_2_ID[0]           ; Clk        ; 13.756 ; 13.756 ; Rise       ; Clk             ;
;  Read_Address_2_ID[1]           ; Clk        ; 11.771 ; 11.771 ; Rise       ; Clk             ;
;  Read_Address_2_ID[2]           ; Clk        ; 10.907 ; 10.907 ; Rise       ; Clk             ;
;  Read_Address_2_ID[3]           ; Clk        ; 12.058 ; 12.058 ; Rise       ; Clk             ;
; Read_Data_1_ID[*]               ; Clk        ; 19.531 ; 19.531 ; Rise       ; Clk             ;
;  Read_Data_1_ID[0]              ; Clk        ; 15.861 ; 15.861 ; Rise       ; Clk             ;
;  Read_Data_1_ID[1]              ; Clk        ; 16.030 ; 16.030 ; Rise       ; Clk             ;
;  Read_Data_1_ID[2]              ; Clk        ; 16.935 ; 16.935 ; Rise       ; Clk             ;
;  Read_Data_1_ID[3]              ; Clk        ; 16.228 ; 16.228 ; Rise       ; Clk             ;
;  Read_Data_1_ID[4]              ; Clk        ; 18.396 ; 18.396 ; Rise       ; Clk             ;
;  Read_Data_1_ID[5]              ; Clk        ; 15.503 ; 15.503 ; Rise       ; Clk             ;
;  Read_Data_1_ID[6]              ; Clk        ; 16.929 ; 16.929 ; Rise       ; Clk             ;
;  Read_Data_1_ID[7]              ; Clk        ; 16.646 ; 16.646 ; Rise       ; Clk             ;
;  Read_Data_1_ID[8]              ; Clk        ; 15.736 ; 15.736 ; Rise       ; Clk             ;
;  Read_Data_1_ID[9]              ; Clk        ; 15.929 ; 15.929 ; Rise       ; Clk             ;
;  Read_Data_1_ID[10]             ; Clk        ; 16.426 ; 16.426 ; Rise       ; Clk             ;
;  Read_Data_1_ID[11]             ; Clk        ; 16.774 ; 16.774 ; Rise       ; Clk             ;
;  Read_Data_1_ID[12]             ; Clk        ; 15.891 ; 15.891 ; Rise       ; Clk             ;
;  Read_Data_1_ID[13]             ; Clk        ; 18.196 ; 18.196 ; Rise       ; Clk             ;
;  Read_Data_1_ID[14]             ; Clk        ; 16.854 ; 16.854 ; Rise       ; Clk             ;
;  Read_Data_1_ID[15]             ; Clk        ; 19.319 ; 19.319 ; Rise       ; Clk             ;
;  Read_Data_1_ID[16]             ; Clk        ; 18.845 ; 18.845 ; Rise       ; Clk             ;
;  Read_Data_1_ID[17]             ; Clk        ; 17.185 ; 17.185 ; Rise       ; Clk             ;
;  Read_Data_1_ID[18]             ; Clk        ; 16.682 ; 16.682 ; Rise       ; Clk             ;
;  Read_Data_1_ID[19]             ; Clk        ; 18.853 ; 18.853 ; Rise       ; Clk             ;
;  Read_Data_1_ID[20]             ; Clk        ; 19.037 ; 19.037 ; Rise       ; Clk             ;
;  Read_Data_1_ID[21]             ; Clk        ; 17.737 ; 17.737 ; Rise       ; Clk             ;
;  Read_Data_1_ID[22]             ; Clk        ; 18.921 ; 18.921 ; Rise       ; Clk             ;
;  Read_Data_1_ID[23]             ; Clk        ; 19.531 ; 19.531 ; Rise       ; Clk             ;
;  Read_Data_1_ID[24]             ; Clk        ; 16.617 ; 16.617 ; Rise       ; Clk             ;
;  Read_Data_1_ID[25]             ; Clk        ; 17.012 ; 17.012 ; Rise       ; Clk             ;
;  Read_Data_1_ID[26]             ; Clk        ; 16.809 ; 16.809 ; Rise       ; Clk             ;
;  Read_Data_1_ID[27]             ; Clk        ; 17.379 ; 17.379 ; Rise       ; Clk             ;
;  Read_Data_1_ID[28]             ; Clk        ; 17.266 ; 17.266 ; Rise       ; Clk             ;
;  Read_Data_1_ID[29]             ; Clk        ; 15.379 ; 15.379 ; Rise       ; Clk             ;
;  Read_Data_1_ID[30]             ; Clk        ; 18.700 ; 18.700 ; Rise       ; Clk             ;
;  Read_Data_1_ID[31]             ; Clk        ; 17.020 ; 17.020 ; Rise       ; Clk             ;
; Read_Data_2_ID[*]               ; Clk        ; 20.221 ; 20.221 ; Rise       ; Clk             ;
;  Read_Data_2_ID[0]              ; Clk        ; 16.222 ; 16.222 ; Rise       ; Clk             ;
;  Read_Data_2_ID[1]              ; Clk        ; 15.734 ; 15.734 ; Rise       ; Clk             ;
;  Read_Data_2_ID[2]              ; Clk        ; 16.598 ; 16.598 ; Rise       ; Clk             ;
;  Read_Data_2_ID[3]              ; Clk        ; 17.893 ; 17.893 ; Rise       ; Clk             ;
;  Read_Data_2_ID[4]              ; Clk        ; 18.388 ; 18.388 ; Rise       ; Clk             ;
;  Read_Data_2_ID[5]              ; Clk        ; 16.964 ; 16.964 ; Rise       ; Clk             ;
;  Read_Data_2_ID[6]              ; Clk        ; 16.038 ; 16.038 ; Rise       ; Clk             ;
;  Read_Data_2_ID[7]              ; Clk        ; 16.009 ; 16.009 ; Rise       ; Clk             ;
;  Read_Data_2_ID[8]              ; Clk        ; 16.245 ; 16.245 ; Rise       ; Clk             ;
;  Read_Data_2_ID[9]              ; Clk        ; 15.966 ; 15.966 ; Rise       ; Clk             ;
;  Read_Data_2_ID[10]             ; Clk        ; 20.221 ; 20.221 ; Rise       ; Clk             ;
;  Read_Data_2_ID[11]             ; Clk        ; 17.815 ; 17.815 ; Rise       ; Clk             ;
;  Read_Data_2_ID[12]             ; Clk        ; 18.207 ; 18.207 ; Rise       ; Clk             ;
;  Read_Data_2_ID[13]             ; Clk        ; 16.924 ; 16.924 ; Rise       ; Clk             ;
;  Read_Data_2_ID[14]             ; Clk        ; 16.505 ; 16.505 ; Rise       ; Clk             ;
;  Read_Data_2_ID[15]             ; Clk        ; 16.200 ; 16.200 ; Rise       ; Clk             ;
;  Read_Data_2_ID[16]             ; Clk        ; 19.142 ; 19.142 ; Rise       ; Clk             ;
;  Read_Data_2_ID[17]             ; Clk        ; 17.426 ; 17.426 ; Rise       ; Clk             ;
;  Read_Data_2_ID[18]             ; Clk        ; 19.165 ; 19.165 ; Rise       ; Clk             ;
;  Read_Data_2_ID[19]             ; Clk        ; 16.038 ; 16.038 ; Rise       ; Clk             ;
;  Read_Data_2_ID[20]             ; Clk        ; 15.641 ; 15.641 ; Rise       ; Clk             ;
;  Read_Data_2_ID[21]             ; Clk        ; 19.086 ; 19.086 ; Rise       ; Clk             ;
;  Read_Data_2_ID[22]             ; Clk        ; 18.618 ; 18.618 ; Rise       ; Clk             ;
;  Read_Data_2_ID[23]             ; Clk        ; 18.290 ; 18.290 ; Rise       ; Clk             ;
;  Read_Data_2_ID[24]             ; Clk        ; 16.111 ; 16.111 ; Rise       ; Clk             ;
;  Read_Data_2_ID[25]             ; Clk        ; 16.052 ; 16.052 ; Rise       ; Clk             ;
;  Read_Data_2_ID[26]             ; Clk        ; 17.781 ; 17.781 ; Rise       ; Clk             ;
;  Read_Data_2_ID[27]             ; Clk        ; 17.498 ; 17.498 ; Rise       ; Clk             ;
;  Read_Data_2_ID[28]             ; Clk        ; 18.696 ; 18.696 ; Rise       ; Clk             ;
;  Read_Data_2_ID[29]             ; Clk        ; 16.994 ; 16.994 ; Rise       ; Clk             ;
;  Read_Data_2_ID[30]             ; Clk        ; 17.925 ; 17.925 ; Rise       ; Clk             ;
;  Read_Data_2_ID[31]             ; Clk        ; 18.652 ; 18.652 ; Rise       ; Clk             ;
; Read_Data_MEM[*]                ; Clk        ; 13.906 ; 13.906 ; Rise       ; Clk             ;
;  Read_Data_MEM[0]               ; Clk        ; 10.455 ; 10.455 ; Rise       ; Clk             ;
;  Read_Data_MEM[1]               ; Clk        ; 10.377 ; 10.377 ; Rise       ; Clk             ;
;  Read_Data_MEM[2]               ; Clk        ; 9.936  ; 9.936  ; Rise       ; Clk             ;
;  Read_Data_MEM[3]               ; Clk        ; 11.566 ; 11.566 ; Rise       ; Clk             ;
;  Read_Data_MEM[4]               ; Clk        ; 11.146 ; 11.146 ; Rise       ; Clk             ;
;  Read_Data_MEM[5]               ; Clk        ; 13.742 ; 13.742 ; Rise       ; Clk             ;
;  Read_Data_MEM[6]               ; Clk        ; 10.823 ; 10.823 ; Rise       ; Clk             ;
;  Read_Data_MEM[7]               ; Clk        ; 11.194 ; 11.194 ; Rise       ; Clk             ;
;  Read_Data_MEM[8]               ; Clk        ; 13.446 ; 13.446 ; Rise       ; Clk             ;
;  Read_Data_MEM[9]               ; Clk        ; 12.944 ; 12.944 ; Rise       ; Clk             ;
;  Read_Data_MEM[10]              ; Clk        ; 11.812 ; 11.812 ; Rise       ; Clk             ;
;  Read_Data_MEM[11]              ; Clk        ; 12.150 ; 12.150 ; Rise       ; Clk             ;
;  Read_Data_MEM[12]              ; Clk        ; 10.763 ; 10.763 ; Rise       ; Clk             ;
;  Read_Data_MEM[13]              ; Clk        ; 11.266 ; 11.266 ; Rise       ; Clk             ;
;  Read_Data_MEM[14]              ; Clk        ; 12.633 ; 12.633 ; Rise       ; Clk             ;
;  Read_Data_MEM[15]              ; Clk        ; 12.006 ; 12.006 ; Rise       ; Clk             ;
;  Read_Data_MEM[16]              ; Clk        ; 10.566 ; 10.566 ; Rise       ; Clk             ;
;  Read_Data_MEM[17]              ; Clk        ; 11.139 ; 11.139 ; Rise       ; Clk             ;
;  Read_Data_MEM[18]              ; Clk        ; 13.737 ; 13.737 ; Rise       ; Clk             ;
;  Read_Data_MEM[19]              ; Clk        ; 13.906 ; 13.906 ; Rise       ; Clk             ;
;  Read_Data_MEM[20]              ; Clk        ; 11.713 ; 11.713 ; Rise       ; Clk             ;
;  Read_Data_MEM[21]              ; Clk        ; 11.782 ; 11.782 ; Rise       ; Clk             ;
;  Read_Data_MEM[22]              ; Clk        ; 11.630 ; 11.630 ; Rise       ; Clk             ;
;  Read_Data_MEM[23]              ; Clk        ; 9.701  ; 9.701  ; Rise       ; Clk             ;
;  Read_Data_MEM[24]              ; Clk        ; 12.090 ; 12.090 ; Rise       ; Clk             ;
;  Read_Data_MEM[25]              ; Clk        ; 12.010 ; 12.010 ; Rise       ; Clk             ;
;  Read_Data_MEM[26]              ; Clk        ; 11.967 ; 11.967 ; Rise       ; Clk             ;
;  Read_Data_MEM[27]              ; Clk        ; 12.069 ; 12.069 ; Rise       ; Clk             ;
;  Read_Data_MEM[28]              ; Clk        ; 12.798 ; 12.798 ; Rise       ; Clk             ;
;  Read_Data_MEM[29]              ; Clk        ; 11.665 ; 11.665 ; Rise       ; Clk             ;
;  Read_Data_MEM[30]              ; Clk        ; 12.228 ; 12.228 ; Rise       ; Clk             ;
;  Read_Data_MEM[31]              ; Clk        ; 12.610 ; 12.610 ; Rise       ; Clk             ;
; Read_Data_WB[*]                 ; Clk        ; 14.004 ; 14.004 ; Rise       ; Clk             ;
;  Read_Data_WB[0]                ; Clk        ; 11.017 ; 11.017 ; Rise       ; Clk             ;
;  Read_Data_WB[1]                ; Clk        ; 10.651 ; 10.651 ; Rise       ; Clk             ;
;  Read_Data_WB[2]                ; Clk        ; 10.260 ; 10.260 ; Rise       ; Clk             ;
;  Read_Data_WB[3]                ; Clk        ; 10.399 ; 10.399 ; Rise       ; Clk             ;
;  Read_Data_WB[4]                ; Clk        ; 13.375 ; 13.375 ; Rise       ; Clk             ;
;  Read_Data_WB[5]                ; Clk        ; 12.267 ; 12.267 ; Rise       ; Clk             ;
;  Read_Data_WB[6]                ; Clk        ; 13.230 ; 13.230 ; Rise       ; Clk             ;
;  Read_Data_WB[7]                ; Clk        ; 13.518 ; 13.518 ; Rise       ; Clk             ;
;  Read_Data_WB[8]                ; Clk        ; 10.569 ; 10.569 ; Rise       ; Clk             ;
;  Read_Data_WB[9]                ; Clk        ; 12.260 ; 12.260 ; Rise       ; Clk             ;
;  Read_Data_WB[10]               ; Clk        ; 10.527 ; 10.527 ; Rise       ; Clk             ;
;  Read_Data_WB[11]               ; Clk        ; 11.063 ; 11.063 ; Rise       ; Clk             ;
;  Read_Data_WB[12]               ; Clk        ; 12.037 ; 12.037 ; Rise       ; Clk             ;
;  Read_Data_WB[13]               ; Clk        ; 10.891 ; 10.891 ; Rise       ; Clk             ;
;  Read_Data_WB[14]               ; Clk        ; 11.037 ; 11.037 ; Rise       ; Clk             ;
;  Read_Data_WB[15]               ; Clk        ; 11.467 ; 11.467 ; Rise       ; Clk             ;
;  Read_Data_WB[16]               ; Clk        ; 13.383 ; 13.383 ; Rise       ; Clk             ;
;  Read_Data_WB[17]               ; Clk        ; 10.191 ; 10.191 ; Rise       ; Clk             ;
;  Read_Data_WB[18]               ; Clk        ; 10.570 ; 10.570 ; Rise       ; Clk             ;
;  Read_Data_WB[19]               ; Clk        ; 14.004 ; 14.004 ; Rise       ; Clk             ;
;  Read_Data_WB[20]               ; Clk        ; 10.942 ; 10.942 ; Rise       ; Clk             ;
;  Read_Data_WB[21]               ; Clk        ; 11.940 ; 11.940 ; Rise       ; Clk             ;
;  Read_Data_WB[22]               ; Clk        ; 11.358 ; 11.358 ; Rise       ; Clk             ;
;  Read_Data_WB[23]               ; Clk        ; 12.372 ; 12.372 ; Rise       ; Clk             ;
;  Read_Data_WB[24]               ; Clk        ; 9.950  ; 9.950  ; Rise       ; Clk             ;
;  Read_Data_WB[25]               ; Clk        ; 13.499 ; 13.499 ; Rise       ; Clk             ;
;  Read_Data_WB[26]               ; Clk        ; 11.485 ; 11.485 ; Rise       ; Clk             ;
;  Read_Data_WB[27]               ; Clk        ; 11.362 ; 11.362 ; Rise       ; Clk             ;
;  Read_Data_WB[28]               ; Clk        ; 11.969 ; 11.969 ; Rise       ; Clk             ;
;  Read_Data_WB[29]               ; Clk        ; 11.238 ; 11.238 ; Rise       ; Clk             ;
;  Read_Data_WB[30]               ; Clk        ; 12.288 ; 12.288 ; Rise       ; Clk             ;
;  Read_Data_WB[31]               ; Clk        ; 10.859 ; 10.859 ; Rise       ; Clk             ;
; RegDst_ID                       ; Clk        ; 15.610 ; 15.610 ; Rise       ; Clk             ;
; RegWrite_ID                     ; Clk        ; 11.632 ; 11.632 ; Rise       ; Clk             ;
; Sign_Extend_Instruction_ID[*]   ; Clk        ; 14.522 ; 14.522 ; Rise       ; Clk             ;
;  Sign_Extend_Instruction_ID[1]  ; Clk        ; 12.097 ; 12.097 ; Rise       ; Clk             ;
;  Sign_Extend_Instruction_ID[2]  ; Clk        ; 13.703 ; 13.703 ; Rise       ; Clk             ;
;  Sign_Extend_Instruction_ID[3]  ; Clk        ; 13.173 ; 13.173 ; Rise       ; Clk             ;
;  Sign_Extend_Instruction_ID[5]  ; Clk        ; 14.522 ; 14.522 ; Rise       ; Clk             ;
;  Sign_Extend_Instruction_ID[11] ; Clk        ; 11.870 ; 11.870 ; Rise       ; Clk             ;
;  Sign_Extend_Instruction_ID[12] ; Clk        ; 11.860 ; 11.860 ; Rise       ; Clk             ;
;  Sign_Extend_Instruction_ID[14] ; Clk        ; 12.078 ; 12.078 ; Rise       ; Clk             ;
; Write_Data_MEM[*]               ; Clk        ; 12.791 ; 12.791 ; Rise       ; Clk             ;
;  Write_Data_MEM[0]              ; Clk        ; 11.982 ; 11.982 ; Rise       ; Clk             ;
;  Write_Data_MEM[1]              ; Clk        ; 10.244 ; 10.244 ; Rise       ; Clk             ;
;  Write_Data_MEM[2]              ; Clk        ; 9.870  ; 9.870  ; Rise       ; Clk             ;
;  Write_Data_MEM[3]              ; Clk        ; 9.253  ; 9.253  ; Rise       ; Clk             ;
;  Write_Data_MEM[4]              ; Clk        ; 9.581  ; 9.581  ; Rise       ; Clk             ;
;  Write_Data_MEM[5]              ; Clk        ; 10.652 ; 10.652 ; Rise       ; Clk             ;
;  Write_Data_MEM[6]              ; Clk        ; 11.622 ; 11.622 ; Rise       ; Clk             ;
;  Write_Data_MEM[7]              ; Clk        ; 10.891 ; 10.891 ; Rise       ; Clk             ;
;  Write_Data_MEM[8]              ; Clk        ; 10.354 ; 10.354 ; Rise       ; Clk             ;
;  Write_Data_MEM[9]              ; Clk        ; 11.170 ; 11.170 ; Rise       ; Clk             ;
;  Write_Data_MEM[10]             ; Clk        ; 10.615 ; 10.615 ; Rise       ; Clk             ;
;  Write_Data_MEM[11]             ; Clk        ; 9.448  ; 9.448  ; Rise       ; Clk             ;
;  Write_Data_MEM[12]             ; Clk        ; 11.326 ; 11.326 ; Rise       ; Clk             ;
;  Write_Data_MEM[13]             ; Clk        ; 12.120 ; 12.120 ; Rise       ; Clk             ;
;  Write_Data_MEM[14]             ; Clk        ; 10.576 ; 10.576 ; Rise       ; Clk             ;
;  Write_Data_MEM[15]             ; Clk        ; 11.015 ; 11.015 ; Rise       ; Clk             ;
;  Write_Data_MEM[16]             ; Clk        ; 12.295 ; 12.295 ; Rise       ; Clk             ;
;  Write_Data_MEM[17]             ; Clk        ; 9.026  ; 9.026  ; Rise       ; Clk             ;
;  Write_Data_MEM[18]             ; Clk        ; 10.805 ; 10.805 ; Rise       ; Clk             ;
;  Write_Data_MEM[19]             ; Clk        ; 12.595 ; 12.595 ; Rise       ; Clk             ;
;  Write_Data_MEM[20]             ; Clk        ; 11.310 ; 11.310 ; Rise       ; Clk             ;
;  Write_Data_MEM[21]             ; Clk        ; 10.069 ; 10.069 ; Rise       ; Clk             ;
;  Write_Data_MEM[22]             ; Clk        ; 11.063 ; 11.063 ; Rise       ; Clk             ;
;  Write_Data_MEM[23]             ; Clk        ; 10.821 ; 10.821 ; Rise       ; Clk             ;
;  Write_Data_MEM[24]             ; Clk        ; 9.602  ; 9.602  ; Rise       ; Clk             ;
;  Write_Data_MEM[25]             ; Clk        ; 9.475  ; 9.475  ; Rise       ; Clk             ;
;  Write_Data_MEM[26]             ; Clk        ; 10.493 ; 10.493 ; Rise       ; Clk             ;
;  Write_Data_MEM[27]             ; Clk        ; 11.207 ; 11.207 ; Rise       ; Clk             ;
;  Write_Data_MEM[28]             ; Clk        ; 12.791 ; 12.791 ; Rise       ; Clk             ;
;  Write_Data_MEM[29]             ; Clk        ; 10.804 ; 10.804 ; Rise       ; Clk             ;
;  Write_Data_MEM[30]             ; Clk        ; 10.199 ; 10.199 ; Rise       ; Clk             ;
;  Write_Data_MEM[31]             ; Clk        ; 10.584 ; 10.584 ; Rise       ; Clk             ;
; Write_Data_WB[*]                ; Clk        ; 14.754 ; 14.754 ; Rise       ; Clk             ;
;  Write_Data_WB[0]               ; Clk        ; 13.481 ; 13.481 ; Rise       ; Clk             ;
;  Write_Data_WB[1]               ; Clk        ; 12.660 ; 12.660 ; Rise       ; Clk             ;
;  Write_Data_WB[2]               ; Clk        ; 12.502 ; 12.502 ; Rise       ; Clk             ;
;  Write_Data_WB[3]               ; Clk        ; 13.290 ; 13.290 ; Rise       ; Clk             ;
;  Write_Data_WB[4]               ; Clk        ; 12.062 ; 12.062 ; Rise       ; Clk             ;
;  Write_Data_WB[5]               ; Clk        ; 13.008 ; 13.008 ; Rise       ; Clk             ;
;  Write_Data_WB[6]               ; Clk        ; 14.754 ; 14.754 ; Rise       ; Clk             ;
;  Write_Data_WB[7]               ; Clk        ; 11.968 ; 11.968 ; Rise       ; Clk             ;
;  Write_Data_WB[8]               ; Clk        ; 14.708 ; 14.708 ; Rise       ; Clk             ;
;  Write_Data_WB[9]               ; Clk        ; 12.432 ; 12.432 ; Rise       ; Clk             ;
;  Write_Data_WB[10]              ; Clk        ; 12.606 ; 12.606 ; Rise       ; Clk             ;
;  Write_Data_WB[11]              ; Clk        ; 13.513 ; 13.513 ; Rise       ; Clk             ;
;  Write_Data_WB[12]              ; Clk        ; 12.313 ; 12.313 ; Rise       ; Clk             ;
;  Write_Data_WB[13]              ; Clk        ; 11.665 ; 11.665 ; Rise       ; Clk             ;
;  Write_Data_WB[14]              ; Clk        ; 12.127 ; 12.127 ; Rise       ; Clk             ;
;  Write_Data_WB[15]              ; Clk        ; 12.918 ; 12.918 ; Rise       ; Clk             ;
;  Write_Data_WB[16]              ; Clk        ; 12.355 ; 12.355 ; Rise       ; Clk             ;
;  Write_Data_WB[17]              ; Clk        ; 11.007 ; 11.007 ; Rise       ; Clk             ;
;  Write_Data_WB[18]              ; Clk        ; 12.342 ; 12.342 ; Rise       ; Clk             ;
;  Write_Data_WB[19]              ; Clk        ; 12.248 ; 12.248 ; Rise       ; Clk             ;
;  Write_Data_WB[20]              ; Clk        ; 11.278 ; 11.278 ; Rise       ; Clk             ;
;  Write_Data_WB[21]              ; Clk        ; 12.372 ; 12.372 ; Rise       ; Clk             ;
;  Write_Data_WB[22]              ; Clk        ; 12.479 ; 12.479 ; Rise       ; Clk             ;
;  Write_Data_WB[23]              ; Clk        ; 13.320 ; 13.320 ; Rise       ; Clk             ;
;  Write_Data_WB[24]              ; Clk        ; 12.318 ; 12.318 ; Rise       ; Clk             ;
;  Write_Data_WB[25]              ; Clk        ; 12.058 ; 12.058 ; Rise       ; Clk             ;
;  Write_Data_WB[26]              ; Clk        ; 11.657 ; 11.657 ; Rise       ; Clk             ;
;  Write_Data_WB[27]              ; Clk        ; 11.629 ; 11.629 ; Rise       ; Clk             ;
;  Write_Data_WB[28]              ; Clk        ; 14.605 ; 14.605 ; Rise       ; Clk             ;
;  Write_Data_WB[29]              ; Clk        ; 12.096 ; 12.096 ; Rise       ; Clk             ;
;  Write_Data_WB[30]              ; Clk        ; 12.362 ; 12.362 ; Rise       ; Clk             ;
;  Write_Data_WB[31]              ; Clk        ; 12.308 ; 12.308 ; Rise       ; Clk             ;
; Write_Register_EX[*]            ; Clk        ; 14.733 ; 14.733 ; Rise       ; Clk             ;
;  Write_Register_EX[0]           ; Clk        ; 14.733 ; 14.733 ; Rise       ; Clk             ;
;  Write_Register_EX[1]           ; Clk        ; 13.972 ; 13.972 ; Rise       ; Clk             ;
;  Write_Register_EX[2]           ; Clk        ; 12.696 ; 12.696 ; Rise       ; Clk             ;
;  Write_Register_EX[3]           ; Clk        ; 11.019 ; 11.019 ; Rise       ; Clk             ;
; Zero_EX                         ; Clk        ; 23.237 ; 23.237 ; Rise       ; Clk             ;
+---------------------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                 ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                     ; Clk        ; 12.305 ; 12.305 ; Rise       ; Clk             ;
;  ALUOp_ID[0]                    ; Clk        ; 12.305 ; 12.305 ; Rise       ; Clk             ;
;  ALUOp_ID[1]                    ; Clk        ; 15.170 ; 15.170 ; Rise       ; Clk             ;
; ALUSrc_ID                       ; Clk        ; 11.460 ; 11.460 ; Rise       ; Clk             ;
; ALU_Control_EX[*]               ; Clk        ; 10.988 ; 10.988 ; Rise       ; Clk             ;
;  ALU_Control_EX[0]              ; Clk        ; 10.988 ; 10.988 ; Rise       ; Clk             ;
;  ALU_Control_EX[1]              ; Clk        ; 11.743 ; 11.743 ; Rise       ; Clk             ;
;  ALU_Control_EX[2]              ; Clk        ; 14.130 ; 14.130 ; Rise       ; Clk             ;
; ALU_Data_2_EX[*]                ; Clk        ; 9.840  ; 9.840  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[0]               ; Clk        ; 9.840  ; 9.840  ; Rise       ; Clk             ;
;  ALU_Data_2_EX[1]               ; Clk        ; 11.442 ; 11.442 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[2]               ; Clk        ; 11.324 ; 11.324 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[3]               ; Clk        ; 12.025 ; 12.025 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[4]               ; Clk        ; 10.556 ; 10.556 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[5]               ; Clk        ; 13.089 ; 13.089 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[6]               ; Clk        ; 12.437 ; 12.437 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[7]               ; Clk        ; 10.732 ; 10.732 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[8]               ; Clk        ; 12.477 ; 12.477 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[9]               ; Clk        ; 10.594 ; 10.594 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[10]              ; Clk        ; 13.619 ; 13.619 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[11]              ; Clk        ; 12.415 ; 12.415 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[12]              ; Clk        ; 11.797 ; 11.797 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[13]              ; Clk        ; 12.368 ; 12.368 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[14]              ; Clk        ; 11.078 ; 11.078 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[15]              ; Clk        ; 12.820 ; 12.820 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[16]              ; Clk        ; 12.708 ; 12.708 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[17]              ; Clk        ; 11.609 ; 11.609 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[18]              ; Clk        ; 11.376 ; 11.376 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[19]              ; Clk        ; 14.837 ; 14.837 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[20]              ; Clk        ; 10.742 ; 10.742 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[21]              ; Clk        ; 13.387 ; 13.387 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[22]              ; Clk        ; 10.935 ; 10.935 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[23]              ; Clk        ; 11.411 ; 11.411 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[24]              ; Clk        ; 12.596 ; 12.596 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[25]              ; Clk        ; 12.906 ; 12.906 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[26]              ; Clk        ; 14.126 ; 14.126 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[27]              ; Clk        ; 10.265 ; 10.265 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[28]              ; Clk        ; 11.969 ; 11.969 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[29]              ; Clk        ; 11.084 ; 11.084 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[30]              ; Clk        ; 10.318 ; 10.318 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[31]              ; Clk        ; 11.873 ; 11.873 ; Rise       ; Clk             ;
; ALU_Result_EX[*]                ; Clk        ; 10.911 ; 10.911 ; Rise       ; Clk             ;
;  ALU_Result_EX[0]               ; Clk        ; 10.911 ; 10.911 ; Rise       ; Clk             ;
;  ALU_Result_EX[1]               ; Clk        ; 14.980 ; 14.980 ; Rise       ; Clk             ;
;  ALU_Result_EX[2]               ; Clk        ; 13.679 ; 13.679 ; Rise       ; Clk             ;
;  ALU_Result_EX[3]               ; Clk        ; 13.693 ; 13.693 ; Rise       ; Clk             ;
;  ALU_Result_EX[4]               ; Clk        ; 12.911 ; 12.911 ; Rise       ; Clk             ;
;  ALU_Result_EX[5]               ; Clk        ; 13.813 ; 13.813 ; Rise       ; Clk             ;
;  ALU_Result_EX[6]               ; Clk        ; 13.520 ; 13.520 ; Rise       ; Clk             ;
;  ALU_Result_EX[7]               ; Clk        ; 14.147 ; 14.147 ; Rise       ; Clk             ;
;  ALU_Result_EX[8]               ; Clk        ; 13.425 ; 13.425 ; Rise       ; Clk             ;
;  ALU_Result_EX[9]               ; Clk        ; 12.518 ; 12.518 ; Rise       ; Clk             ;
;  ALU_Result_EX[10]              ; Clk        ; 15.451 ; 15.451 ; Rise       ; Clk             ;
;  ALU_Result_EX[11]              ; Clk        ; 13.279 ; 13.279 ; Rise       ; Clk             ;
;  ALU_Result_EX[12]              ; Clk        ; 15.452 ; 15.452 ; Rise       ; Clk             ;
;  ALU_Result_EX[13]              ; Clk        ; 14.340 ; 14.340 ; Rise       ; Clk             ;
;  ALU_Result_EX[14]              ; Clk        ; 13.522 ; 13.522 ; Rise       ; Clk             ;
;  ALU_Result_EX[15]              ; Clk        ; 14.665 ; 14.665 ; Rise       ; Clk             ;
;  ALU_Result_EX[16]              ; Clk        ; 13.761 ; 13.761 ; Rise       ; Clk             ;
;  ALU_Result_EX[17]              ; Clk        ; 13.651 ; 13.651 ; Rise       ; Clk             ;
;  ALU_Result_EX[18]              ; Clk        ; 13.577 ; 13.577 ; Rise       ; Clk             ;
;  ALU_Result_EX[19]              ; Clk        ; 13.915 ; 13.915 ; Rise       ; Clk             ;
;  ALU_Result_EX[20]              ; Clk        ; 14.067 ; 14.067 ; Rise       ; Clk             ;
;  ALU_Result_EX[21]              ; Clk        ; 13.089 ; 13.089 ; Rise       ; Clk             ;
;  ALU_Result_EX[22]              ; Clk        ; 14.720 ; 14.720 ; Rise       ; Clk             ;
;  ALU_Result_EX[23]              ; Clk        ; 14.378 ; 14.378 ; Rise       ; Clk             ;
;  ALU_Result_EX[24]              ; Clk        ; 13.648 ; 13.648 ; Rise       ; Clk             ;
;  ALU_Result_EX[25]              ; Clk        ; 13.187 ; 13.187 ; Rise       ; Clk             ;
;  ALU_Result_EX[26]              ; Clk        ; 13.421 ; 13.421 ; Rise       ; Clk             ;
;  ALU_Result_EX[27]              ; Clk        ; 13.640 ; 13.640 ; Rise       ; Clk             ;
;  ALU_Result_EX[28]              ; Clk        ; 15.730 ; 15.730 ; Rise       ; Clk             ;
;  ALU_Result_EX[29]              ; Clk        ; 14.255 ; 14.255 ; Rise       ; Clk             ;
;  ALU_Result_EX[30]              ; Clk        ; 14.850 ; 14.850 ; Rise       ; Clk             ;
;  ALU_Result_EX[31]              ; Clk        ; 13.375 ; 13.375 ; Rise       ; Clk             ;
; ALU_Result_MEM[*]               ; Clk        ; 9.367  ; 9.367  ; Rise       ; Clk             ;
;  ALU_Result_MEM[0]              ; Clk        ; 10.209 ; 10.209 ; Rise       ; Clk             ;
;  ALU_Result_MEM[1]              ; Clk        ; 9.899  ; 9.899  ; Rise       ; Clk             ;
;  ALU_Result_MEM[2]              ; Clk        ; 11.210 ; 11.210 ; Rise       ; Clk             ;
;  ALU_Result_MEM[3]              ; Clk        ; 10.345 ; 10.345 ; Rise       ; Clk             ;
;  ALU_Result_MEM[4]              ; Clk        ; 10.277 ; 10.277 ; Rise       ; Clk             ;
;  ALU_Result_MEM[5]              ; Clk        ; 9.989  ; 9.989  ; Rise       ; Clk             ;
;  ALU_Result_MEM[6]              ; Clk        ; 9.367  ; 9.367  ; Rise       ; Clk             ;
;  ALU_Result_MEM[7]              ; Clk        ; 9.936  ; 9.936  ; Rise       ; Clk             ;
;  ALU_Result_MEM[8]              ; Clk        ; 10.849 ; 10.849 ; Rise       ; Clk             ;
;  ALU_Result_MEM[9]              ; Clk        ; 10.709 ; 10.709 ; Rise       ; Clk             ;
;  ALU_Result_MEM[10]             ; Clk        ; 10.419 ; 10.419 ; Rise       ; Clk             ;
;  ALU_Result_MEM[11]             ; Clk        ; 10.627 ; 10.627 ; Rise       ; Clk             ;
;  ALU_Result_MEM[12]             ; Clk        ; 11.701 ; 11.701 ; Rise       ; Clk             ;
;  ALU_Result_MEM[13]             ; Clk        ; 11.279 ; 11.279 ; Rise       ; Clk             ;
;  ALU_Result_MEM[14]             ; Clk        ; 10.440 ; 10.440 ; Rise       ; Clk             ;
;  ALU_Result_MEM[15]             ; Clk        ; 12.047 ; 12.047 ; Rise       ; Clk             ;
;  ALU_Result_MEM[16]             ; Clk        ; 12.779 ; 12.779 ; Rise       ; Clk             ;
;  ALU_Result_MEM[17]             ; Clk        ; 11.616 ; 11.616 ; Rise       ; Clk             ;
;  ALU_Result_MEM[18]             ; Clk        ; 11.431 ; 11.431 ; Rise       ; Clk             ;
;  ALU_Result_MEM[19]             ; Clk        ; 12.115 ; 12.115 ; Rise       ; Clk             ;
;  ALU_Result_MEM[20]             ; Clk        ; 11.368 ; 11.368 ; Rise       ; Clk             ;
;  ALU_Result_MEM[21]             ; Clk        ; 11.155 ; 11.155 ; Rise       ; Clk             ;
;  ALU_Result_MEM[22]             ; Clk        ; 13.345 ; 13.345 ; Rise       ; Clk             ;
;  ALU_Result_MEM[23]             ; Clk        ; 10.230 ; 10.230 ; Rise       ; Clk             ;
;  ALU_Result_MEM[24]             ; Clk        ; 10.560 ; 10.560 ; Rise       ; Clk             ;
;  ALU_Result_MEM[25]             ; Clk        ; 11.860 ; 11.860 ; Rise       ; Clk             ;
;  ALU_Result_MEM[26]             ; Clk        ; 10.225 ; 10.225 ; Rise       ; Clk             ;
;  ALU_Result_MEM[27]             ; Clk        ; 10.906 ; 10.906 ; Rise       ; Clk             ;
;  ALU_Result_MEM[28]             ; Clk        ; 10.232 ; 10.232 ; Rise       ; Clk             ;
;  ALU_Result_MEM[29]             ; Clk        ; 11.200 ; 11.200 ; Rise       ; Clk             ;
;  ALU_Result_MEM[30]             ; Clk        ; 11.725 ; 11.725 ; Rise       ; Clk             ;
;  ALU_Result_MEM[31]             ; Clk        ; 12.109 ; 12.109 ; Rise       ; Clk             ;
; ALU_Result_WB[*]                ; Clk        ; 10.019 ; 10.019 ; Rise       ; Clk             ;
;  ALU_Result_WB[0]               ; Clk        ; 12.288 ; 12.288 ; Rise       ; Clk             ;
;  ALU_Result_WB[1]               ; Clk        ; 11.465 ; 11.465 ; Rise       ; Clk             ;
;  ALU_Result_WB[2]               ; Clk        ; 11.231 ; 11.231 ; Rise       ; Clk             ;
;  ALU_Result_WB[3]               ; Clk        ; 10.656 ; 10.656 ; Rise       ; Clk             ;
;  ALU_Result_WB[4]               ; Clk        ; 11.241 ; 11.241 ; Rise       ; Clk             ;
;  ALU_Result_WB[5]               ; Clk        ; 13.136 ; 13.136 ; Rise       ; Clk             ;
;  ALU_Result_WB[6]               ; Clk        ; 14.415 ; 14.415 ; Rise       ; Clk             ;
;  ALU_Result_WB[7]               ; Clk        ; 10.998 ; 10.998 ; Rise       ; Clk             ;
;  ALU_Result_WB[8]               ; Clk        ; 12.823 ; 12.823 ; Rise       ; Clk             ;
;  ALU_Result_WB[9]               ; Clk        ; 12.813 ; 12.813 ; Rise       ; Clk             ;
;  ALU_Result_WB[10]              ; Clk        ; 10.467 ; 10.467 ; Rise       ; Clk             ;
;  ALU_Result_WB[11]              ; Clk        ; 12.348 ; 12.348 ; Rise       ; Clk             ;
;  ALU_Result_WB[12]              ; Clk        ; 10.425 ; 10.425 ; Rise       ; Clk             ;
;  ALU_Result_WB[13]              ; Clk        ; 13.329 ; 13.329 ; Rise       ; Clk             ;
;  ALU_Result_WB[14]              ; Clk        ; 11.886 ; 11.886 ; Rise       ; Clk             ;
;  ALU_Result_WB[15]              ; Clk        ; 10.899 ; 10.899 ; Rise       ; Clk             ;
;  ALU_Result_WB[16]              ; Clk        ; 11.446 ; 11.446 ; Rise       ; Clk             ;
;  ALU_Result_WB[17]              ; Clk        ; 14.498 ; 14.498 ; Rise       ; Clk             ;
;  ALU_Result_WB[18]              ; Clk        ; 10.137 ; 10.137 ; Rise       ; Clk             ;
;  ALU_Result_WB[19]              ; Clk        ; 12.454 ; 12.454 ; Rise       ; Clk             ;
;  ALU_Result_WB[20]              ; Clk        ; 11.753 ; 11.753 ; Rise       ; Clk             ;
;  ALU_Result_WB[21]              ; Clk        ; 10.545 ; 10.545 ; Rise       ; Clk             ;
;  ALU_Result_WB[22]              ; Clk        ; 11.303 ; 11.303 ; Rise       ; Clk             ;
;  ALU_Result_WB[23]              ; Clk        ; 11.661 ; 11.661 ; Rise       ; Clk             ;
;  ALU_Result_WB[24]              ; Clk        ; 13.082 ; 13.082 ; Rise       ; Clk             ;
;  ALU_Result_WB[25]              ; Clk        ; 12.490 ; 12.490 ; Rise       ; Clk             ;
;  ALU_Result_WB[26]              ; Clk        ; 13.531 ; 13.531 ; Rise       ; Clk             ;
;  ALU_Result_WB[27]              ; Clk        ; 11.952 ; 11.952 ; Rise       ; Clk             ;
;  ALU_Result_WB[28]              ; Clk        ; 13.195 ; 13.195 ; Rise       ; Clk             ;
;  ALU_Result_WB[29]              ; Clk        ; 11.545 ; 11.545 ; Rise       ; Clk             ;
;  ALU_Result_WB[30]              ; Clk        ; 11.603 ; 11.603 ; Rise       ; Clk             ;
;  ALU_Result_WB[31]              ; Clk        ; 10.019 ; 10.019 ; Rise       ; Clk             ;
; Branch_Dest_EX[*]               ; Clk        ; 10.785 ; 10.785 ; Rise       ; Clk             ;
;  Branch_Dest_EX[0]              ; Clk        ; 12.936 ; 12.936 ; Rise       ; Clk             ;
;  Branch_Dest_EX[1]              ; Clk        ; 12.915 ; 12.915 ; Rise       ; Clk             ;
;  Branch_Dest_EX[2]              ; Clk        ; 10.785 ; 10.785 ; Rise       ; Clk             ;
;  Branch_Dest_EX[3]              ; Clk        ; 11.652 ; 11.652 ; Rise       ; Clk             ;
;  Branch_Dest_EX[4]              ; Clk        ; 12.351 ; 12.351 ; Rise       ; Clk             ;
;  Branch_Dest_EX[5]              ; Clk        ; 13.021 ; 13.021 ; Rise       ; Clk             ;
;  Branch_Dest_EX[6]              ; Clk        ; 12.446 ; 12.446 ; Rise       ; Clk             ;
;  Branch_Dest_EX[7]              ; Clk        ; 12.568 ; 12.568 ; Rise       ; Clk             ;
;  Branch_Dest_EX[8]              ; Clk        ; 12.955 ; 12.955 ; Rise       ; Clk             ;
;  Branch_Dest_EX[9]              ; Clk        ; 11.101 ; 11.101 ; Rise       ; Clk             ;
;  Branch_Dest_EX[10]             ; Clk        ; 13.593 ; 13.593 ; Rise       ; Clk             ;
;  Branch_Dest_EX[11]             ; Clk        ; 13.200 ; 13.200 ; Rise       ; Clk             ;
;  Branch_Dest_EX[12]             ; Clk        ; 13.254 ; 13.254 ; Rise       ; Clk             ;
;  Branch_Dest_EX[13]             ; Clk        ; 13.529 ; 13.529 ; Rise       ; Clk             ;
;  Branch_Dest_EX[14]             ; Clk        ; 12.866 ; 12.866 ; Rise       ; Clk             ;
;  Branch_Dest_EX[15]             ; Clk        ; 13.308 ; 13.308 ; Rise       ; Clk             ;
;  Branch_Dest_EX[16]             ; Clk        ; 13.238 ; 13.238 ; Rise       ; Clk             ;
;  Branch_Dest_EX[17]             ; Clk        ; 13.330 ; 13.330 ; Rise       ; Clk             ;
;  Branch_Dest_EX[18]             ; Clk        ; 10.948 ; 10.948 ; Rise       ; Clk             ;
;  Branch_Dest_EX[19]             ; Clk        ; 12.087 ; 12.087 ; Rise       ; Clk             ;
;  Branch_Dest_EX[20]             ; Clk        ; 12.707 ; 12.707 ; Rise       ; Clk             ;
;  Branch_Dest_EX[21]             ; Clk        ; 12.503 ; 12.503 ; Rise       ; Clk             ;
;  Branch_Dest_EX[22]             ; Clk        ; 11.732 ; 11.732 ; Rise       ; Clk             ;
;  Branch_Dest_EX[23]             ; Clk        ; 11.578 ; 11.578 ; Rise       ; Clk             ;
;  Branch_Dest_EX[24]             ; Clk        ; 11.394 ; 11.394 ; Rise       ; Clk             ;
;  Branch_Dest_EX[25]             ; Clk        ; 11.884 ; 11.884 ; Rise       ; Clk             ;
;  Branch_Dest_EX[26]             ; Clk        ; 13.551 ; 13.551 ; Rise       ; Clk             ;
;  Branch_Dest_EX[27]             ; Clk        ; 13.280 ; 13.280 ; Rise       ; Clk             ;
;  Branch_Dest_EX[28]             ; Clk        ; 13.932 ; 13.932 ; Rise       ; Clk             ;
;  Branch_Dest_EX[29]             ; Clk        ; 12.486 ; 12.486 ; Rise       ; Clk             ;
;  Branch_Dest_EX[30]             ; Clk        ; 12.162 ; 12.162 ; Rise       ; Clk             ;
;  Branch_Dest_EX[31]             ; Clk        ; 11.471 ; 11.471 ; Rise       ; Clk             ;
; Branch_ID                       ; Clk        ; 12.345 ; 12.345 ; Rise       ; Clk             ;
; Instruction_EX[*]               ; Clk        ; 7.402  ; 7.402  ; Rise       ; Clk             ;
;  Instruction_EX[1]              ; Clk        ; 9.036  ; 9.036  ; Rise       ; Clk             ;
;  Instruction_EX[2]              ; Clk        ; 9.088  ; 9.088  ; Rise       ; Clk             ;
;  Instruction_EX[3]              ; Clk        ; 7.402  ; 7.402  ; Rise       ; Clk             ;
;  Instruction_EX[5]              ; Clk        ; 9.475  ; 9.475  ; Rise       ; Clk             ;
;  Instruction_EX[11]             ; Clk        ; 14.943 ; 14.943 ; Rise       ; Clk             ;
;  Instruction_EX[12]             ; Clk        ; 14.953 ; 14.953 ; Rise       ; Clk             ;
;  Instruction_EX[14]             ; Clk        ; 11.009 ; 11.009 ; Rise       ; Clk             ;
;  Instruction_EX[16]             ; Clk        ; 11.324 ; 11.324 ; Rise       ; Clk             ;
;  Instruction_EX[17]             ; Clk        ; 13.370 ; 13.370 ; Rise       ; Clk             ;
;  Instruction_EX[18]             ; Clk        ; 11.857 ; 11.857 ; Rise       ; Clk             ;
;  Instruction_EX[19]             ; Clk        ; 11.009 ; 11.009 ; Rise       ; Clk             ;
;  Instruction_EX[21]             ; Clk        ; 12.051 ; 12.051 ; Rise       ; Clk             ;
;  Instruction_EX[22]             ; Clk        ; 7.740  ; 7.740  ; Rise       ; Clk             ;
;  Instruction_EX[23]             ; Clk        ; 10.220 ; 10.220 ; Rise       ; Clk             ;
;  Instruction_EX[24]             ; Clk        ; 9.050  ; 9.050  ; Rise       ; Clk             ;
;  Instruction_EX[25]             ; Clk        ; 7.787  ; 7.787  ; Rise       ; Clk             ;
;  Instruction_EX[26]             ; Clk        ; 8.182  ; 8.182  ; Rise       ; Clk             ;
;  Instruction_EX[27]             ; Clk        ; 8.173  ; 8.173  ; Rise       ; Clk             ;
;  Instruction_EX[28]             ; Clk        ; 7.819  ; 7.819  ; Rise       ; Clk             ;
;  Instruction_EX[29]             ; Clk        ; 9.585  ; 9.585  ; Rise       ; Clk             ;
;  Instruction_EX[31]             ; Clk        ; 8.230  ; 8.230  ; Rise       ; Clk             ;
; Instruction_ID[*]               ; Clk        ; 10.483 ; 10.483 ; Rise       ; Clk             ;
;  Instruction_ID[1]              ; Clk        ; 12.507 ; 12.507 ; Rise       ; Clk             ;
;  Instruction_ID[2]              ; Clk        ; 13.703 ; 13.703 ; Rise       ; Clk             ;
;  Instruction_ID[3]              ; Clk        ; 13.582 ; 13.582 ; Rise       ; Clk             ;
;  Instruction_ID[5]              ; Clk        ; 14.572 ; 14.572 ; Rise       ; Clk             ;
;  Instruction_ID[11]             ; Clk        ; 11.870 ; 11.870 ; Rise       ; Clk             ;
;  Instruction_ID[12]             ; Clk        ; 11.830 ; 11.830 ; Rise       ; Clk             ;
;  Instruction_ID[14]             ; Clk        ; 12.077 ; 12.077 ; Rise       ; Clk             ;
;  Instruction_ID[16]             ; Clk        ; 13.756 ; 13.756 ; Rise       ; Clk             ;
;  Instruction_ID[17]             ; Clk        ; 11.771 ; 11.771 ; Rise       ; Clk             ;
;  Instruction_ID[18]             ; Clk        ; 11.315 ; 11.315 ; Rise       ; Clk             ;
;  Instruction_ID[19]             ; Clk        ; 12.497 ; 12.497 ; Rise       ; Clk             ;
;  Instruction_ID[21]             ; Clk        ; 11.695 ; 11.695 ; Rise       ; Clk             ;
;  Instruction_ID[22]             ; Clk        ; 10.744 ; 10.744 ; Rise       ; Clk             ;
;  Instruction_ID[23]             ; Clk        ; 11.335 ; 11.335 ; Rise       ; Clk             ;
;  Instruction_ID[24]             ; Clk        ; 12.507 ; 12.507 ; Rise       ; Clk             ;
;  Instruction_ID[25]             ; Clk        ; 10.863 ; 10.863 ; Rise       ; Clk             ;
;  Instruction_ID[26]             ; Clk        ; 10.694 ; 10.694 ; Rise       ; Clk             ;
;  Instruction_ID[27]             ; Clk        ; 10.760 ; 10.760 ; Rise       ; Clk             ;
;  Instruction_ID[28]             ; Clk        ; 10.483 ; 10.483 ; Rise       ; Clk             ;
;  Instruction_ID[29]             ; Clk        ; 10.966 ; 10.966 ; Rise       ; Clk             ;
;  Instruction_ID[31]             ; Clk        ; 10.760 ; 10.760 ; Rise       ; Clk             ;
; Instruction_IF[*]               ; Clk        ; 12.387 ; 12.387 ; Rise       ; Clk             ;
;  Instruction_IF[1]              ; Clk        ; 13.954 ; 13.954 ; Rise       ; Clk             ;
;  Instruction_IF[2]              ; Clk        ; 15.771 ; 15.771 ; Rise       ; Clk             ;
;  Instruction_IF[3]              ; Clk        ; 16.363 ; 16.363 ; Rise       ; Clk             ;
;  Instruction_IF[5]              ; Clk        ; 14.352 ; 14.352 ; Rise       ; Clk             ;
;  Instruction_IF[11]             ; Clk        ; 15.554 ; 15.554 ; Rise       ; Clk             ;
;  Instruction_IF[12]             ; Clk        ; 14.865 ; 14.865 ; Rise       ; Clk             ;
;  Instruction_IF[14]             ; Clk        ; 14.060 ; 14.060 ; Rise       ; Clk             ;
;  Instruction_IF[16]             ; Clk        ; 16.353 ; 16.353 ; Rise       ; Clk             ;
;  Instruction_IF[17]             ; Clk        ; 12.387 ; 12.387 ; Rise       ; Clk             ;
;  Instruction_IF[18]             ; Clk        ; 13.297 ; 13.297 ; Rise       ; Clk             ;
;  Instruction_IF[19]             ; Clk        ; 13.987 ; 13.987 ; Rise       ; Clk             ;
;  Instruction_IF[21]             ; Clk        ; 13.146 ; 13.146 ; Rise       ; Clk             ;
;  Instruction_IF[22]             ; Clk        ; 17.270 ; 17.270 ; Rise       ; Clk             ;
;  Instruction_IF[23]             ; Clk        ; 13.236 ; 13.236 ; Rise       ; Clk             ;
;  Instruction_IF[24]             ; Clk        ; 13.954 ; 13.954 ; Rise       ; Clk             ;
;  Instruction_IF[25]             ; Clk        ; 13.692 ; 13.692 ; Rise       ; Clk             ;
;  Instruction_IF[26]             ; Clk        ; 16.931 ; 16.931 ; Rise       ; Clk             ;
;  Instruction_IF[27]             ; Clk        ; 16.688 ; 16.688 ; Rise       ; Clk             ;
;  Instruction_IF[28]             ; Clk        ; 13.672 ; 13.672 ; Rise       ; Clk             ;
;  Instruction_IF[29]             ; Clk        ; 13.267 ; 13.267 ; Rise       ; Clk             ;
;  Instruction_IF[31]             ; Clk        ; 16.961 ; 16.961 ; Rise       ; Clk             ;
; MemRead_ID                      ; Clk        ; 12.375 ; 12.375 ; Rise       ; Clk             ;
; MemWrite_ID                     ; Clk        ; 11.934 ; 11.934 ; Rise       ; Clk             ;
; MemtoReg_ID                     ; Clk        ; 12.380 ; 12.380 ; Rise       ; Clk             ;
; Next_PC_IF[*]                   ; Clk        ; 9.590  ; 9.590  ; Rise       ; Clk             ;
;  Next_PC_IF[0]                  ; Clk        ; 11.107 ; 11.107 ; Rise       ; Clk             ;
;  Next_PC_IF[1]                  ; Clk        ; 11.107 ; 11.107 ; Rise       ; Clk             ;
;  Next_PC_IF[2]                  ; Clk        ; 9.590  ; 9.590  ; Rise       ; Clk             ;
;  Next_PC_IF[3]                  ; Clk        ; 14.303 ; 14.303 ; Rise       ; Clk             ;
;  Next_PC_IF[4]                  ; Clk        ; 13.952 ; 13.952 ; Rise       ; Clk             ;
;  Next_PC_IF[5]                  ; Clk        ; 11.613 ; 11.613 ; Rise       ; Clk             ;
;  Next_PC_IF[6]                  ; Clk        ; 13.659 ; 13.659 ; Rise       ; Clk             ;
;  Next_PC_IF[7]                  ; Clk        ; 12.558 ; 12.558 ; Rise       ; Clk             ;
;  Next_PC_IF[8]                  ; Clk        ; 12.514 ; 12.514 ; Rise       ; Clk             ;
;  Next_PC_IF[9]                  ; Clk        ; 11.655 ; 11.655 ; Rise       ; Clk             ;
;  Next_PC_IF[10]                 ; Clk        ; 13.339 ; 13.339 ; Rise       ; Clk             ;
;  Next_PC_IF[11]                 ; Clk        ; 11.463 ; 11.463 ; Rise       ; Clk             ;
;  Next_PC_IF[12]                 ; Clk        ; 13.059 ; 13.059 ; Rise       ; Clk             ;
;  Next_PC_IF[13]                 ; Clk        ; 12.149 ; 12.149 ; Rise       ; Clk             ;
;  Next_PC_IF[14]                 ; Clk        ; 11.191 ; 11.191 ; Rise       ; Clk             ;
;  Next_PC_IF[15]                 ; Clk        ; 11.861 ; 11.861 ; Rise       ; Clk             ;
;  Next_PC_IF[16]                 ; Clk        ; 12.656 ; 12.656 ; Rise       ; Clk             ;
;  Next_PC_IF[17]                 ; Clk        ; 12.078 ; 12.078 ; Rise       ; Clk             ;
;  Next_PC_IF[18]                 ; Clk        ; 13.005 ; 13.005 ; Rise       ; Clk             ;
;  Next_PC_IF[19]                 ; Clk        ; 13.156 ; 13.156 ; Rise       ; Clk             ;
;  Next_PC_IF[20]                 ; Clk        ; 12.866 ; 12.866 ; Rise       ; Clk             ;
;  Next_PC_IF[21]                 ; Clk        ; 10.977 ; 10.977 ; Rise       ; Clk             ;
;  Next_PC_IF[22]                 ; Clk        ; 11.889 ; 11.889 ; Rise       ; Clk             ;
;  Next_PC_IF[23]                 ; Clk        ; 11.282 ; 11.282 ; Rise       ; Clk             ;
;  Next_PC_IF[24]                 ; Clk        ; 12.508 ; 12.508 ; Rise       ; Clk             ;
;  Next_PC_IF[25]                 ; Clk        ; 11.402 ; 11.402 ; Rise       ; Clk             ;
;  Next_PC_IF[26]                 ; Clk        ; 12.109 ; 12.109 ; Rise       ; Clk             ;
;  Next_PC_IF[27]                 ; Clk        ; 12.882 ; 12.882 ; Rise       ; Clk             ;
;  Next_PC_IF[28]                 ; Clk        ; 13.913 ; 13.913 ; Rise       ; Clk             ;
;  Next_PC_IF[29]                 ; Clk        ; 12.838 ; 12.838 ; Rise       ; Clk             ;
;  Next_PC_IF[30]                 ; Clk        ; 10.594 ; 10.594 ; Rise       ; Clk             ;
;  Next_PC_IF[31]                 ; Clk        ; 11.409 ; 11.409 ; Rise       ; Clk             ;
; PCSrc_MEM                       ; Clk        ; 11.733 ; 11.733 ; Rise       ; Clk             ;
; PC_Plus_4_IF[*]                 ; Clk        ; 10.569 ; 10.569 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[0]                ; Clk        ; 13.000 ; 13.000 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[1]                ; Clk        ; 13.000 ; 13.000 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[2]                ; Clk        ; 13.467 ; 13.467 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[3]                ; Clk        ; 10.569 ; 10.569 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[4]                ; Clk        ; 11.300 ; 11.300 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[5]                ; Clk        ; 11.113 ; 11.113 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[6]                ; Clk        ; 12.558 ; 12.558 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[7]                ; Clk        ; 11.572 ; 11.572 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[8]                ; Clk        ; 13.095 ; 13.095 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[9]                ; Clk        ; 11.982 ; 11.982 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[10]               ; Clk        ; 12.321 ; 12.321 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[11]               ; Clk        ; 12.075 ; 12.075 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[12]               ; Clk        ; 12.105 ; 12.105 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[13]               ; Clk        ; 11.158 ; 11.158 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[14]               ; Clk        ; 11.300 ; 11.300 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[15]               ; Clk        ; 12.445 ; 12.445 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[16]               ; Clk        ; 10.755 ; 10.755 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[17]               ; Clk        ; 11.830 ; 11.830 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[18]               ; Clk        ; 12.117 ; 12.117 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[19]               ; Clk        ; 13.320 ; 13.320 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[20]               ; Clk        ; 11.061 ; 11.061 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[21]               ; Clk        ; 12.320 ; 12.320 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[22]               ; Clk        ; 12.032 ; 12.032 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[23]               ; Clk        ; 13.061 ; 13.061 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[24]               ; Clk        ; 12.301 ; 12.301 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[25]               ; Clk        ; 11.816 ; 11.816 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[26]               ; Clk        ; 11.536 ; 11.536 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[27]               ; Clk        ; 11.076 ; 11.076 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[28]               ; Clk        ; 11.251 ; 11.251 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[29]               ; Clk        ; 12.211 ; 12.211 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[30]               ; Clk        ; 11.775 ; 11.775 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[31]               ; Clk        ; 11.968 ; 11.968 ; Rise       ; Clk             ;
; Read_Address_1_ID[*]            ; Clk        ; 10.750 ; 10.750 ; Rise       ; Clk             ;
;  Read_Address_1_ID[0]           ; Clk        ; 11.705 ; 11.705 ; Rise       ; Clk             ;
;  Read_Address_1_ID[1]           ; Clk        ; 10.750 ; 10.750 ; Rise       ; Clk             ;
;  Read_Address_1_ID[2]           ; Clk        ; 10.926 ; 10.926 ; Rise       ; Clk             ;
;  Read_Address_1_ID[3]           ; Clk        ; 12.497 ; 12.497 ; Rise       ; Clk             ;
;  Read_Address_1_ID[4]           ; Clk        ; 10.883 ; 10.883 ; Rise       ; Clk             ;
; Read_Address_2_ID[*]            ; Clk        ; 10.907 ; 10.907 ; Rise       ; Clk             ;
;  Read_Address_2_ID[0]           ; Clk        ; 13.756 ; 13.756 ; Rise       ; Clk             ;
;  Read_Address_2_ID[1]           ; Clk        ; 11.771 ; 11.771 ; Rise       ; Clk             ;
;  Read_Address_2_ID[2]           ; Clk        ; 10.907 ; 10.907 ; Rise       ; Clk             ;
;  Read_Address_2_ID[3]           ; Clk        ; 12.058 ; 12.058 ; Rise       ; Clk             ;
; Read_Data_1_ID[*]               ; Clk        ; 12.605 ; 12.605 ; Rise       ; Clk             ;
;  Read_Data_1_ID[0]              ; Clk        ; 12.676 ; 12.676 ; Rise       ; Clk             ;
;  Read_Data_1_ID[1]              ; Clk        ; 12.605 ; 12.605 ; Rise       ; Clk             ;
;  Read_Data_1_ID[2]              ; Clk        ; 14.069 ; 14.069 ; Rise       ; Clk             ;
;  Read_Data_1_ID[3]              ; Clk        ; 13.109 ; 13.109 ; Rise       ; Clk             ;
;  Read_Data_1_ID[4]              ; Clk        ; 15.549 ; 15.549 ; Rise       ; Clk             ;
;  Read_Data_1_ID[5]              ; Clk        ; 12.649 ; 12.649 ; Rise       ; Clk             ;
;  Read_Data_1_ID[6]              ; Clk        ; 14.083 ; 14.083 ; Rise       ; Clk             ;
;  Read_Data_1_ID[7]              ; Clk        ; 13.800 ; 13.800 ; Rise       ; Clk             ;
;  Read_Data_1_ID[8]              ; Clk        ; 12.698 ; 12.698 ; Rise       ; Clk             ;
;  Read_Data_1_ID[9]              ; Clk        ; 13.082 ; 13.082 ; Rise       ; Clk             ;
;  Read_Data_1_ID[10]             ; Clk        ; 12.812 ; 12.812 ; Rise       ; Clk             ;
;  Read_Data_1_ID[11]             ; Clk        ; 13.939 ; 13.939 ; Rise       ; Clk             ;
;  Read_Data_1_ID[12]             ; Clk        ; 13.045 ; 13.045 ; Rise       ; Clk             ;
;  Read_Data_1_ID[13]             ; Clk        ; 15.801 ; 15.801 ; Rise       ; Clk             ;
;  Read_Data_1_ID[14]             ; Clk        ; 14.386 ; 14.386 ; Rise       ; Clk             ;
;  Read_Data_1_ID[15]             ; Clk        ; 16.474 ; 16.474 ; Rise       ; Clk             ;
;  Read_Data_1_ID[16]             ; Clk        ; 16.610 ; 16.610 ; Rise       ; Clk             ;
;  Read_Data_1_ID[17]             ; Clk        ; 14.568 ; 14.568 ; Rise       ; Clk             ;
;  Read_Data_1_ID[18]             ; Clk        ; 14.240 ; 14.240 ; Rise       ; Clk             ;
;  Read_Data_1_ID[19]             ; Clk        ; 16.347 ; 16.347 ; Rise       ; Clk             ;
;  Read_Data_1_ID[20]             ; Clk        ; 16.675 ; 16.675 ; Rise       ; Clk             ;
;  Read_Data_1_ID[21]             ; Clk        ; 14.620 ; 14.620 ; Rise       ; Clk             ;
;  Read_Data_1_ID[22]             ; Clk        ; 15.872 ; 15.872 ; Rise       ; Clk             ;
;  Read_Data_1_ID[23]             ; Clk        ; 16.468 ; 16.468 ; Rise       ; Clk             ;
;  Read_Data_1_ID[24]             ; Clk        ; 14.117 ; 14.117 ; Rise       ; Clk             ;
;  Read_Data_1_ID[25]             ; Clk        ; 14.572 ; 14.572 ; Rise       ; Clk             ;
;  Read_Data_1_ID[26]             ; Clk        ; 14.615 ; 14.615 ; Rise       ; Clk             ;
;  Read_Data_1_ID[27]             ; Clk        ; 15.301 ; 15.301 ; Rise       ; Clk             ;
;  Read_Data_1_ID[28]             ; Clk        ; 14.919 ; 14.919 ; Rise       ; Clk             ;
;  Read_Data_1_ID[29]             ; Clk        ; 13.199 ; 13.199 ; Rise       ; Clk             ;
;  Read_Data_1_ID[30]             ; Clk        ; 16.534 ; 16.534 ; Rise       ; Clk             ;
;  Read_Data_1_ID[31]             ; Clk        ; 14.844 ; 14.844 ; Rise       ; Clk             ;
; Read_Data_2_ID[*]               ; Clk        ; 12.250 ; 12.250 ; Rise       ; Clk             ;
;  Read_Data_2_ID[0]              ; Clk        ; 12.581 ; 12.581 ; Rise       ; Clk             ;
;  Read_Data_2_ID[1]              ; Clk        ; 12.250 ; 12.250 ; Rise       ; Clk             ;
;  Read_Data_2_ID[2]              ; Clk        ; 13.142 ; 13.142 ; Rise       ; Clk             ;
;  Read_Data_2_ID[3]              ; Clk        ; 13.605 ; 13.605 ; Rise       ; Clk             ;
;  Read_Data_2_ID[4]              ; Clk        ; 14.276 ; 14.276 ; Rise       ; Clk             ;
;  Read_Data_2_ID[5]              ; Clk        ; 13.373 ; 13.373 ; Rise       ; Clk             ;
;  Read_Data_2_ID[6]              ; Clk        ; 12.496 ; 12.496 ; Rise       ; Clk             ;
;  Read_Data_2_ID[7]              ; Clk        ; 12.777 ; 12.777 ; Rise       ; Clk             ;
;  Read_Data_2_ID[8]              ; Clk        ; 13.137 ; 13.137 ; Rise       ; Clk             ;
;  Read_Data_2_ID[9]              ; Clk        ; 12.862 ; 12.862 ; Rise       ; Clk             ;
;  Read_Data_2_ID[10]             ; Clk        ; 16.463 ; 16.463 ; Rise       ; Clk             ;
;  Read_Data_2_ID[11]             ; Clk        ; 14.438 ; 14.438 ; Rise       ; Clk             ;
;  Read_Data_2_ID[12]             ; Clk        ; 14.846 ; 14.846 ; Rise       ; Clk             ;
;  Read_Data_2_ID[13]             ; Clk        ; 13.515 ; 13.515 ; Rise       ; Clk             ;
;  Read_Data_2_ID[14]             ; Clk        ; 12.858 ; 12.858 ; Rise       ; Clk             ;
;  Read_Data_2_ID[15]             ; Clk        ; 12.772 ; 12.772 ; Rise       ; Clk             ;
;  Read_Data_2_ID[16]             ; Clk        ; 14.952 ; 14.952 ; Rise       ; Clk             ;
;  Read_Data_2_ID[17]             ; Clk        ; 13.994 ; 13.994 ; Rise       ; Clk             ;
;  Read_Data_2_ID[18]             ; Clk        ; 15.302 ; 15.302 ; Rise       ; Clk             ;
;  Read_Data_2_ID[19]             ; Clk        ; 13.474 ; 13.474 ; Rise       ; Clk             ;
;  Read_Data_2_ID[20]             ; Clk        ; 12.999 ; 12.999 ; Rise       ; Clk             ;
;  Read_Data_2_ID[21]             ; Clk        ; 16.248 ; 16.248 ; Rise       ; Clk             ;
;  Read_Data_2_ID[22]             ; Clk        ; 15.200 ; 15.200 ; Rise       ; Clk             ;
;  Read_Data_2_ID[23]             ; Clk        ; 15.393 ; 15.393 ; Rise       ; Clk             ;
;  Read_Data_2_ID[24]             ; Clk        ; 13.512 ; 13.512 ; Rise       ; Clk             ;
;  Read_Data_2_ID[25]             ; Clk        ; 13.188 ; 13.188 ; Rise       ; Clk             ;
;  Read_Data_2_ID[26]             ; Clk        ; 14.810 ; 14.810 ; Rise       ; Clk             ;
;  Read_Data_2_ID[27]             ; Clk        ; 14.527 ; 14.527 ; Rise       ; Clk             ;
;  Read_Data_2_ID[28]             ; Clk        ; 14.877 ; 14.877 ; Rise       ; Clk             ;
;  Read_Data_2_ID[29]             ; Clk        ; 14.162 ; 14.162 ; Rise       ; Clk             ;
;  Read_Data_2_ID[30]             ; Clk        ; 14.131 ; 14.131 ; Rise       ; Clk             ;
;  Read_Data_2_ID[31]             ; Clk        ; 15.048 ; 15.048 ; Rise       ; Clk             ;
; Read_Data_MEM[*]                ; Clk        ; 9.701  ; 9.701  ; Rise       ; Clk             ;
;  Read_Data_MEM[0]               ; Clk        ; 10.455 ; 10.455 ; Rise       ; Clk             ;
;  Read_Data_MEM[1]               ; Clk        ; 10.377 ; 10.377 ; Rise       ; Clk             ;
;  Read_Data_MEM[2]               ; Clk        ; 9.936  ; 9.936  ; Rise       ; Clk             ;
;  Read_Data_MEM[3]               ; Clk        ; 11.566 ; 11.566 ; Rise       ; Clk             ;
;  Read_Data_MEM[4]               ; Clk        ; 11.146 ; 11.146 ; Rise       ; Clk             ;
;  Read_Data_MEM[5]               ; Clk        ; 13.742 ; 13.742 ; Rise       ; Clk             ;
;  Read_Data_MEM[6]               ; Clk        ; 10.823 ; 10.823 ; Rise       ; Clk             ;
;  Read_Data_MEM[7]               ; Clk        ; 11.194 ; 11.194 ; Rise       ; Clk             ;
;  Read_Data_MEM[8]               ; Clk        ; 13.446 ; 13.446 ; Rise       ; Clk             ;
;  Read_Data_MEM[9]               ; Clk        ; 12.944 ; 12.944 ; Rise       ; Clk             ;
;  Read_Data_MEM[10]              ; Clk        ; 11.812 ; 11.812 ; Rise       ; Clk             ;
;  Read_Data_MEM[11]              ; Clk        ; 12.150 ; 12.150 ; Rise       ; Clk             ;
;  Read_Data_MEM[12]              ; Clk        ; 10.763 ; 10.763 ; Rise       ; Clk             ;
;  Read_Data_MEM[13]              ; Clk        ; 11.266 ; 11.266 ; Rise       ; Clk             ;
;  Read_Data_MEM[14]              ; Clk        ; 12.633 ; 12.633 ; Rise       ; Clk             ;
;  Read_Data_MEM[15]              ; Clk        ; 12.006 ; 12.006 ; Rise       ; Clk             ;
;  Read_Data_MEM[16]              ; Clk        ; 10.566 ; 10.566 ; Rise       ; Clk             ;
;  Read_Data_MEM[17]              ; Clk        ; 11.139 ; 11.139 ; Rise       ; Clk             ;
;  Read_Data_MEM[18]              ; Clk        ; 13.737 ; 13.737 ; Rise       ; Clk             ;
;  Read_Data_MEM[19]              ; Clk        ; 13.906 ; 13.906 ; Rise       ; Clk             ;
;  Read_Data_MEM[20]              ; Clk        ; 11.713 ; 11.713 ; Rise       ; Clk             ;
;  Read_Data_MEM[21]              ; Clk        ; 11.782 ; 11.782 ; Rise       ; Clk             ;
;  Read_Data_MEM[22]              ; Clk        ; 11.630 ; 11.630 ; Rise       ; Clk             ;
;  Read_Data_MEM[23]              ; Clk        ; 9.701  ; 9.701  ; Rise       ; Clk             ;
;  Read_Data_MEM[24]              ; Clk        ; 12.090 ; 12.090 ; Rise       ; Clk             ;
;  Read_Data_MEM[25]              ; Clk        ; 12.010 ; 12.010 ; Rise       ; Clk             ;
;  Read_Data_MEM[26]              ; Clk        ; 11.967 ; 11.967 ; Rise       ; Clk             ;
;  Read_Data_MEM[27]              ; Clk        ; 12.069 ; 12.069 ; Rise       ; Clk             ;
;  Read_Data_MEM[28]              ; Clk        ; 12.798 ; 12.798 ; Rise       ; Clk             ;
;  Read_Data_MEM[29]              ; Clk        ; 11.665 ; 11.665 ; Rise       ; Clk             ;
;  Read_Data_MEM[30]              ; Clk        ; 12.228 ; 12.228 ; Rise       ; Clk             ;
;  Read_Data_MEM[31]              ; Clk        ; 12.610 ; 12.610 ; Rise       ; Clk             ;
; Read_Data_WB[*]                 ; Clk        ; 9.950  ; 9.950  ; Rise       ; Clk             ;
;  Read_Data_WB[0]                ; Clk        ; 11.017 ; 11.017 ; Rise       ; Clk             ;
;  Read_Data_WB[1]                ; Clk        ; 10.651 ; 10.651 ; Rise       ; Clk             ;
;  Read_Data_WB[2]                ; Clk        ; 10.260 ; 10.260 ; Rise       ; Clk             ;
;  Read_Data_WB[3]                ; Clk        ; 10.399 ; 10.399 ; Rise       ; Clk             ;
;  Read_Data_WB[4]                ; Clk        ; 13.375 ; 13.375 ; Rise       ; Clk             ;
;  Read_Data_WB[5]                ; Clk        ; 12.267 ; 12.267 ; Rise       ; Clk             ;
;  Read_Data_WB[6]                ; Clk        ; 13.230 ; 13.230 ; Rise       ; Clk             ;
;  Read_Data_WB[7]                ; Clk        ; 13.518 ; 13.518 ; Rise       ; Clk             ;
;  Read_Data_WB[8]                ; Clk        ; 10.569 ; 10.569 ; Rise       ; Clk             ;
;  Read_Data_WB[9]                ; Clk        ; 12.260 ; 12.260 ; Rise       ; Clk             ;
;  Read_Data_WB[10]               ; Clk        ; 10.527 ; 10.527 ; Rise       ; Clk             ;
;  Read_Data_WB[11]               ; Clk        ; 11.063 ; 11.063 ; Rise       ; Clk             ;
;  Read_Data_WB[12]               ; Clk        ; 12.037 ; 12.037 ; Rise       ; Clk             ;
;  Read_Data_WB[13]               ; Clk        ; 10.891 ; 10.891 ; Rise       ; Clk             ;
;  Read_Data_WB[14]               ; Clk        ; 11.037 ; 11.037 ; Rise       ; Clk             ;
;  Read_Data_WB[15]               ; Clk        ; 11.467 ; 11.467 ; Rise       ; Clk             ;
;  Read_Data_WB[16]               ; Clk        ; 13.383 ; 13.383 ; Rise       ; Clk             ;
;  Read_Data_WB[17]               ; Clk        ; 10.191 ; 10.191 ; Rise       ; Clk             ;
;  Read_Data_WB[18]               ; Clk        ; 10.570 ; 10.570 ; Rise       ; Clk             ;
;  Read_Data_WB[19]               ; Clk        ; 14.004 ; 14.004 ; Rise       ; Clk             ;
;  Read_Data_WB[20]               ; Clk        ; 10.942 ; 10.942 ; Rise       ; Clk             ;
;  Read_Data_WB[21]               ; Clk        ; 11.940 ; 11.940 ; Rise       ; Clk             ;
;  Read_Data_WB[22]               ; Clk        ; 11.358 ; 11.358 ; Rise       ; Clk             ;
;  Read_Data_WB[23]               ; Clk        ; 12.372 ; 12.372 ; Rise       ; Clk             ;
;  Read_Data_WB[24]               ; Clk        ; 9.950  ; 9.950  ; Rise       ; Clk             ;
;  Read_Data_WB[25]               ; Clk        ; 13.499 ; 13.499 ; Rise       ; Clk             ;
;  Read_Data_WB[26]               ; Clk        ; 11.485 ; 11.485 ; Rise       ; Clk             ;
;  Read_Data_WB[27]               ; Clk        ; 11.362 ; 11.362 ; Rise       ; Clk             ;
;  Read_Data_WB[28]               ; Clk        ; 11.969 ; 11.969 ; Rise       ; Clk             ;
;  Read_Data_WB[29]               ; Clk        ; 11.238 ; 11.238 ; Rise       ; Clk             ;
;  Read_Data_WB[30]               ; Clk        ; 12.288 ; 12.288 ; Rise       ; Clk             ;
;  Read_Data_WB[31]               ; Clk        ; 10.859 ; 10.859 ; Rise       ; Clk             ;
; RegDst_ID                       ; Clk        ; 15.220 ; 15.220 ; Rise       ; Clk             ;
; RegWrite_ID                     ; Clk        ; 11.572 ; 11.572 ; Rise       ; Clk             ;
; Sign_Extend_Instruction_ID[*]   ; Clk        ; 11.860 ; 11.860 ; Rise       ; Clk             ;
;  Sign_Extend_Instruction_ID[1]  ; Clk        ; 12.097 ; 12.097 ; Rise       ; Clk             ;
;  Sign_Extend_Instruction_ID[2]  ; Clk        ; 13.703 ; 13.703 ; Rise       ; Clk             ;
;  Sign_Extend_Instruction_ID[3]  ; Clk        ; 13.173 ; 13.173 ; Rise       ; Clk             ;
;  Sign_Extend_Instruction_ID[5]  ; Clk        ; 14.522 ; 14.522 ; Rise       ; Clk             ;
;  Sign_Extend_Instruction_ID[11] ; Clk        ; 11.870 ; 11.870 ; Rise       ; Clk             ;
;  Sign_Extend_Instruction_ID[12] ; Clk        ; 11.860 ; 11.860 ; Rise       ; Clk             ;
;  Sign_Extend_Instruction_ID[14] ; Clk        ; 12.078 ; 12.078 ; Rise       ; Clk             ;
; Write_Data_MEM[*]               ; Clk        ; 9.026  ; 9.026  ; Rise       ; Clk             ;
;  Write_Data_MEM[0]              ; Clk        ; 11.982 ; 11.982 ; Rise       ; Clk             ;
;  Write_Data_MEM[1]              ; Clk        ; 10.244 ; 10.244 ; Rise       ; Clk             ;
;  Write_Data_MEM[2]              ; Clk        ; 9.870  ; 9.870  ; Rise       ; Clk             ;
;  Write_Data_MEM[3]              ; Clk        ; 9.253  ; 9.253  ; Rise       ; Clk             ;
;  Write_Data_MEM[4]              ; Clk        ; 9.581  ; 9.581  ; Rise       ; Clk             ;
;  Write_Data_MEM[5]              ; Clk        ; 10.652 ; 10.652 ; Rise       ; Clk             ;
;  Write_Data_MEM[6]              ; Clk        ; 11.622 ; 11.622 ; Rise       ; Clk             ;
;  Write_Data_MEM[7]              ; Clk        ; 10.891 ; 10.891 ; Rise       ; Clk             ;
;  Write_Data_MEM[8]              ; Clk        ; 10.354 ; 10.354 ; Rise       ; Clk             ;
;  Write_Data_MEM[9]              ; Clk        ; 11.170 ; 11.170 ; Rise       ; Clk             ;
;  Write_Data_MEM[10]             ; Clk        ; 10.615 ; 10.615 ; Rise       ; Clk             ;
;  Write_Data_MEM[11]             ; Clk        ; 9.448  ; 9.448  ; Rise       ; Clk             ;
;  Write_Data_MEM[12]             ; Clk        ; 11.326 ; 11.326 ; Rise       ; Clk             ;
;  Write_Data_MEM[13]             ; Clk        ; 12.120 ; 12.120 ; Rise       ; Clk             ;
;  Write_Data_MEM[14]             ; Clk        ; 10.576 ; 10.576 ; Rise       ; Clk             ;
;  Write_Data_MEM[15]             ; Clk        ; 11.015 ; 11.015 ; Rise       ; Clk             ;
;  Write_Data_MEM[16]             ; Clk        ; 12.295 ; 12.295 ; Rise       ; Clk             ;
;  Write_Data_MEM[17]             ; Clk        ; 9.026  ; 9.026  ; Rise       ; Clk             ;
;  Write_Data_MEM[18]             ; Clk        ; 10.805 ; 10.805 ; Rise       ; Clk             ;
;  Write_Data_MEM[19]             ; Clk        ; 12.595 ; 12.595 ; Rise       ; Clk             ;
;  Write_Data_MEM[20]             ; Clk        ; 11.310 ; 11.310 ; Rise       ; Clk             ;
;  Write_Data_MEM[21]             ; Clk        ; 10.069 ; 10.069 ; Rise       ; Clk             ;
;  Write_Data_MEM[22]             ; Clk        ; 11.063 ; 11.063 ; Rise       ; Clk             ;
;  Write_Data_MEM[23]             ; Clk        ; 10.821 ; 10.821 ; Rise       ; Clk             ;
;  Write_Data_MEM[24]             ; Clk        ; 9.602  ; 9.602  ; Rise       ; Clk             ;
;  Write_Data_MEM[25]             ; Clk        ; 9.475  ; 9.475  ; Rise       ; Clk             ;
;  Write_Data_MEM[26]             ; Clk        ; 10.493 ; 10.493 ; Rise       ; Clk             ;
;  Write_Data_MEM[27]             ; Clk        ; 11.207 ; 11.207 ; Rise       ; Clk             ;
;  Write_Data_MEM[28]             ; Clk        ; 12.791 ; 12.791 ; Rise       ; Clk             ;
;  Write_Data_MEM[29]             ; Clk        ; 10.804 ; 10.804 ; Rise       ; Clk             ;
;  Write_Data_MEM[30]             ; Clk        ; 10.199 ; 10.199 ; Rise       ; Clk             ;
;  Write_Data_MEM[31]             ; Clk        ; 10.584 ; 10.584 ; Rise       ; Clk             ;
; Write_Data_WB[*]                ; Clk        ; 10.283 ; 10.283 ; Rise       ; Clk             ;
;  Write_Data_WB[0]               ; Clk        ; 12.404 ; 12.404 ; Rise       ; Clk             ;
;  Write_Data_WB[1]               ; Clk        ; 12.134 ; 12.134 ; Rise       ; Clk             ;
;  Write_Data_WB[2]               ; Clk        ; 11.943 ; 11.943 ; Rise       ; Clk             ;
;  Write_Data_WB[3]               ; Clk        ; 11.943 ; 11.943 ; Rise       ; Clk             ;
;  Write_Data_WB[4]               ; Clk        ; 10.554 ; 10.554 ; Rise       ; Clk             ;
;  Write_Data_WB[5]               ; Clk        ; 11.538 ; 11.538 ; Rise       ; Clk             ;
;  Write_Data_WB[6]               ; Clk        ; 13.280 ; 13.280 ; Rise       ; Clk             ;
;  Write_Data_WB[7]               ; Clk        ; 10.283 ; 10.283 ; Rise       ; Clk             ;
;  Write_Data_WB[8]               ; Clk        ; 13.965 ; 13.965 ; Rise       ; Clk             ;
;  Write_Data_WB[9]               ; Clk        ; 12.156 ; 12.156 ; Rise       ; Clk             ;
;  Write_Data_WB[10]              ; Clk        ; 11.296 ; 11.296 ; Rise       ; Clk             ;
;  Write_Data_WB[11]              ; Clk        ; 12.205 ; 12.205 ; Rise       ; Clk             ;
;  Write_Data_WB[12]              ; Clk        ; 10.890 ; 10.890 ; Rise       ; Clk             ;
;  Write_Data_WB[13]              ; Clk        ; 10.481 ; 10.481 ; Rise       ; Clk             ;
;  Write_Data_WB[14]              ; Clk        ; 10.727 ; 10.727 ; Rise       ; Clk             ;
;  Write_Data_WB[15]              ; Clk        ; 11.089 ; 11.089 ; Rise       ; Clk             ;
;  Write_Data_WB[16]              ; Clk        ; 10.524 ; 10.524 ; Rise       ; Clk             ;
;  Write_Data_WB[17]              ; Clk        ; 10.422 ; 10.422 ; Rise       ; Clk             ;
;  Write_Data_WB[18]              ; Clk        ; 11.307 ; 11.307 ; Rise       ; Clk             ;
;  Write_Data_WB[19]              ; Clk        ; 11.214 ; 11.214 ; Rise       ; Clk             ;
;  Write_Data_WB[20]              ; Clk        ; 10.488 ; 10.488 ; Rise       ; Clk             ;
;  Write_Data_WB[21]              ; Clk        ; 11.683 ; 11.683 ; Rise       ; Clk             ;
;  Write_Data_WB[22]              ; Clk        ; 11.514 ; 11.514 ; Rise       ; Clk             ;
;  Write_Data_WB[23]              ; Clk        ; 12.291 ; 12.291 ; Rise       ; Clk             ;
;  Write_Data_WB[24]              ; Clk        ; 11.562 ; 11.562 ; Rise       ; Clk             ;
;  Write_Data_WB[25]              ; Clk        ; 11.654 ; 11.654 ; Rise       ; Clk             ;
;  Write_Data_WB[26]              ; Clk        ; 11.255 ; 11.255 ; Rise       ; Clk             ;
;  Write_Data_WB[27]              ; Clk        ; 10.977 ; 10.977 ; Rise       ; Clk             ;
;  Write_Data_WB[28]              ; Clk        ; 13.848 ; 13.848 ; Rise       ; Clk             ;
;  Write_Data_WB[29]              ; Clk        ; 11.106 ; 11.106 ; Rise       ; Clk             ;
;  Write_Data_WB[30]              ; Clk        ; 11.621 ; 11.621 ; Rise       ; Clk             ;
;  Write_Data_WB[31]              ; Clk        ; 11.853 ; 11.853 ; Rise       ; Clk             ;
; Write_Register_EX[*]            ; Clk        ; 11.019 ; 11.019 ; Rise       ; Clk             ;
;  Write_Register_EX[0]           ; Clk        ; 14.220 ; 14.220 ; Rise       ; Clk             ;
;  Write_Register_EX[1]           ; Clk        ; 12.921 ; 12.921 ; Rise       ; Clk             ;
;  Write_Register_EX[2]           ; Clk        ; 11.798 ; 11.798 ; Rise       ; Clk             ;
;  Write_Register_EX[3]           ; Clk        ; 11.019 ; 11.019 ; Rise       ; Clk             ;
; Zero_EX                         ; Clk        ; 16.619 ; 16.619 ; Rise       ; Clk             ;
+---------------------------------+------------+--------+--------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; Clk   ; -2.421 ; -587.037      ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; Clk   ; 0.225 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clk   ; -1.880 ; -1927.268             ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Clk'                                                                                                                                                                                                                                                                                                                                           ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                           ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.421 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUSrc_EX                                                                                                 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clk          ; Clk         ; 1.000        ; -0.013     ; 3.438      ;
; -2.416 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[14]                                                                                        ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clk          ; Clk         ; 1.000        ; -0.013     ; 3.433      ;
; -2.401 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUOp_EX[1]                                                                                               ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clk          ; Clk         ; 1.000        ; -0.013     ; 3.418      ;
; -2.384 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUOp_EX[0]                                                                                               ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clk          ; Clk         ; 1.000        ; -0.013     ; 3.401      ;
; -2.358 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Sign_Extend_Instruction_EX[5]                                                                             ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clk          ; Clk         ; 1.000        ; -0.013     ; 3.375      ;
; -2.339 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Sign_Extend_Instruction_EX[2]                                                                             ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clk          ; Clk         ; 1.000        ; -0.014     ; 3.355      ;
; -2.337 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[1]                                                                                         ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clk          ; Clk         ; 1.000        ; -0.013     ; 3.354      ;
; -2.318 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg0 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[0]                                                                  ; Clk          ; Clk         ; 1.000        ; -0.044     ; 3.304      ;
; -2.318 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg1 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[0]                                                                  ; Clk          ; Clk         ; 1.000        ; -0.044     ; 3.304      ;
; -2.318 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg2 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[0]                                                                  ; Clk          ; Clk         ; 1.000        ; -0.044     ; 3.304      ;
; -2.318 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg3 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[0]                                                                  ; Clk          ; Clk         ; 1.000        ; -0.044     ; 3.304      ;
; -2.318 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg4 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[0]                                                                  ; Clk          ; Clk         ; 1.000        ; -0.044     ; 3.304      ;
; -2.318 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg5 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[0]                                                                  ; Clk          ; Clk         ; 1.000        ; -0.044     ; 3.304      ;
; -2.318 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg6 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[0]                                                                  ; Clk          ; Clk         ; 1.000        ; -0.044     ; 3.304      ;
; -2.318 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg7 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[0]                                                                  ; Clk          ; Clk         ; 1.000        ; -0.044     ; 3.304      ;
; -2.301 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]                                                                                        ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clk          ; Clk         ; 1.000        ; -0.014     ; 3.317      ;
; -2.271 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[6]                                                                                         ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clk          ; Clk         ; 1.000        ; -0.013     ; 3.288      ;
; -2.271 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[5]                                                                                         ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clk          ; Clk         ; 1.000        ; -0.013     ; 3.288      ;
; -2.271 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[8]                                                                                         ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clk          ; Clk         ; 1.000        ; -0.013     ; 3.288      ;
; -2.261 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[2]                                                                                         ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clk          ; Clk         ; 1.000        ; -0.014     ; 3.277      ;
; -2.257 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[0]                                                                                         ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clk          ; Clk         ; 1.000        ; -0.013     ; 3.274      ;
; -2.230 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[3]                                                                                         ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clk          ; Clk         ; 1.000        ; -0.014     ; 3.246      ;
; -2.224 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg0 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[9]                                                                  ; Clk          ; Clk         ; 1.000        ; -0.044     ; 3.210      ;
; -2.224 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg1 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[9]                                                                  ; Clk          ; Clk         ; 1.000        ; -0.044     ; 3.210      ;
; -2.224 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg2 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[9]                                                                  ; Clk          ; Clk         ; 1.000        ; -0.044     ; 3.210      ;
; -2.224 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg3 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[9]                                                                  ; Clk          ; Clk         ; 1.000        ; -0.044     ; 3.210      ;
; -2.224 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg4 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[9]                                                                  ; Clk          ; Clk         ; 1.000        ; -0.044     ; 3.210      ;
; -2.224 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg5 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[9]                                                                  ; Clk          ; Clk         ; 1.000        ; -0.044     ; 3.210      ;
; -2.224 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg6 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[9]                                                                  ; Clk          ; Clk         ; 1.000        ; -0.044     ; 3.210      ;
; -2.224 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg7 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[9]                                                                  ; Clk          ; Clk         ; 1.000        ; -0.044     ; 3.210      ;
; -2.221 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg0 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[1]                                                                  ; Clk          ; Clk         ; 1.000        ; -0.040     ; 3.211      ;
; -2.221 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg1 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[1]                                                                  ; Clk          ; Clk         ; 1.000        ; -0.040     ; 3.211      ;
; -2.221 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg2 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[1]                                                                  ; Clk          ; Clk         ; 1.000        ; -0.040     ; 3.211      ;
; -2.221 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg3 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[1]                                                                  ; Clk          ; Clk         ; 1.000        ; -0.040     ; 3.211      ;
; -2.221 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg4 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[1]                                                                  ; Clk          ; Clk         ; 1.000        ; -0.040     ; 3.211      ;
; -2.221 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg5 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[1]                                                                  ; Clk          ; Clk         ; 1.000        ; -0.040     ; 3.211      ;
; -2.221 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg6 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[1]                                                                  ; Clk          ; Clk         ; 1.000        ; -0.040     ; 3.211      ;
; -2.221 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg7 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[1]                                                                  ; Clk          ; Clk         ; 1.000        ; -0.040     ; 3.211      ;
; -2.216 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[4]                                                                                         ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clk          ; Clk         ; 1.000        ; -0.014     ; 3.232      ;
; -2.203 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUSrc_EX                                                                                                 ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a20~portb_address_reg0 ; Clk          ; Clk         ; 1.000        ; 0.062      ; 3.264      ;
; -2.191 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg0 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[1]                                                                  ; Clk          ; Clk         ; 1.000        ; -0.044     ; 3.177      ;
; -2.191 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg1 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[1]                                                                  ; Clk          ; Clk         ; 1.000        ; -0.044     ; 3.177      ;
; -2.191 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg2 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[1]                                                                  ; Clk          ; Clk         ; 1.000        ; -0.044     ; 3.177      ;
; -2.191 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg3 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[1]                                                                  ; Clk          ; Clk         ; 1.000        ; -0.044     ; 3.177      ;
; -2.191 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg4 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[1]                                                                  ; Clk          ; Clk         ; 1.000        ; -0.044     ; 3.177      ;
; -2.191 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg5 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[1]                                                                  ; Clk          ; Clk         ; 1.000        ; -0.044     ; 3.177      ;
; -2.191 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg6 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[1]                                                                  ; Clk          ; Clk         ; 1.000        ; -0.044     ; 3.177      ;
; -2.191 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg7 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[1]                                                                  ; Clk          ; Clk         ; 1.000        ; -0.044     ; 3.177      ;
; -2.185 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUSrc_EX                                                                                                 ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a12~portb_address_reg0 ; Clk          ; Clk         ; 1.000        ; 0.016      ; 3.200      ;
; -2.169 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg0 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[8]                                                                  ; Clk          ; Clk         ; 1.000        ; -0.044     ; 3.155      ;
; -2.169 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg1 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[8]                                                                  ; Clk          ; Clk         ; 1.000        ; -0.044     ; 3.155      ;
; -2.169 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg2 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[8]                                                                  ; Clk          ; Clk         ; 1.000        ; -0.044     ; 3.155      ;
; -2.169 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg3 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[8]                                                                  ; Clk          ; Clk         ; 1.000        ; -0.044     ; 3.155      ;
; -2.169 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg4 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[8]                                                                  ; Clk          ; Clk         ; 1.000        ; -0.044     ; 3.155      ;
; -2.169 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg5 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[8]                                                                  ; Clk          ; Clk         ; 1.000        ; -0.044     ; 3.155      ;
; -2.169 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg6 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[8]                                                                  ; Clk          ; Clk         ; 1.000        ; -0.044     ; 3.155      ;
; -2.169 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg7 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[8]                                                                  ; Clk          ; Clk         ; 1.000        ; -0.044     ; 3.155      ;
; -2.166 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUSrc_EX                                                                                                 ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 1.000        ; 0.028      ; 3.193      ;
; -2.159 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[14]                                                                                        ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a20~portb_address_reg0 ; Clk          ; Clk         ; 1.000        ; 0.062      ; 3.220      ;
; -2.146 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUSrc_EX                                                                                                 ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a28~portb_address_reg0 ; Clk          ; Clk         ; 1.000        ; 0.037      ; 3.182      ;
; -2.142 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg0 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[8]                                                                  ; Clk          ; Clk         ; 1.000        ; -0.040     ; 3.132      ;
; -2.142 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg1 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[8]                                                                  ; Clk          ; Clk         ; 1.000        ; -0.040     ; 3.132      ;
; -2.142 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg2 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[8]                                                                  ; Clk          ; Clk         ; 1.000        ; -0.040     ; 3.132      ;
; -2.142 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg3 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[8]                                                                  ; Clk          ; Clk         ; 1.000        ; -0.040     ; 3.132      ;
; -2.142 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg4 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[8]                                                                  ; Clk          ; Clk         ; 1.000        ; -0.040     ; 3.132      ;
; -2.142 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg5 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[8]                                                                  ; Clk          ; Clk         ; 1.000        ; -0.040     ; 3.132      ;
; -2.142 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg6 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[8]                                                                  ; Clk          ; Clk         ; 1.000        ; -0.040     ; 3.132      ;
; -2.142 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg7 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[8]                                                                  ; Clk          ; Clk         ; 1.000        ; -0.040     ; 3.132      ;
; -2.141 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[14]                                                                                        ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a12~portb_address_reg0 ; Clk          ; Clk         ; 1.000        ; 0.016      ; 3.156      ;
; -2.140 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Sign_Extend_Instruction_EX[5]                                                                             ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a20~portb_address_reg0 ; Clk          ; Clk         ; 1.000        ; 0.062      ; 3.201      ;
; -2.126 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUSrc_EX                                                                                                 ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a24~portb_address_reg0 ; Clk          ; Clk         ; 1.000        ; 0.046      ; 3.171      ;
; -2.122 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Sign_Extend_Instruction_EX[5]                                                                             ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a12~portb_address_reg0 ; Clk          ; Clk         ; 1.000        ; 0.016      ; 3.137      ;
; -2.122 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[14]                                                                                        ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 1.000        ; 0.028      ; 3.149      ;
; -2.121 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Sign_Extend_Instruction_EX[2]                                                                             ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a20~portb_address_reg0 ; Clk          ; Clk         ; 1.000        ; 0.061      ; 3.181      ;
; -2.119 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[1]                                                                                         ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a20~portb_address_reg0 ; Clk          ; Clk         ; 1.000        ; 0.062      ; 3.180      ;
; -2.111 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg0 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[5]                                                                  ; Clk          ; Clk         ; 1.000        ; -0.044     ; 3.097      ;
; -2.111 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg1 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[5]                                                                  ; Clk          ; Clk         ; 1.000        ; -0.044     ; 3.097      ;
; -2.111 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg2 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[5]                                                                  ; Clk          ; Clk         ; 1.000        ; -0.044     ; 3.097      ;
; -2.111 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg3 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[5]                                                                  ; Clk          ; Clk         ; 1.000        ; -0.044     ; 3.097      ;
; -2.111 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg4 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[5]                                                                  ; Clk          ; Clk         ; 1.000        ; -0.044     ; 3.097      ;
; -2.111 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg5 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[5]                                                                  ; Clk          ; Clk         ; 1.000        ; -0.044     ; 3.097      ;
; -2.111 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg6 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[5]                                                                  ; Clk          ; Clk         ; 1.000        ; -0.044     ; 3.097      ;
; -2.111 ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_1|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg7 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[5]                                                                  ; Clk          ; Clk         ; 1.000        ; -0.044     ; 3.097      ;
; -2.109 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUSrc_EX                                                                                                 ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a4~portb_address_reg0  ; Clk          ; Clk         ; 1.000        ; 0.072      ; 3.180      ;
; -2.103 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Sign_Extend_Instruction_EX[2]                                                                             ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a12~portb_address_reg0 ; Clk          ; Clk         ; 1.000        ; 0.015      ; 3.117      ;
; -2.103 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Sign_Extend_Instruction_EX[5]                                                                             ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 1.000        ; 0.028      ; 3.130      ;
; -2.102 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[14]                                                                                        ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a28~portb_address_reg0 ; Clk          ; Clk         ; 1.000        ; 0.037      ; 3.138      ;
; -2.101 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|ALUSrc_EX                                                                                                 ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a8~portb_address_reg0  ; Clk          ; Clk         ; 1.000        ; 0.067      ; 3.167      ;
; -2.101 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[1]                                                                                         ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a12~portb_address_reg0 ; Clk          ; Clk         ; 1.000        ; 0.016      ; 3.116      ;
; -2.088 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_1_EX[0]                                                                                         ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clk          ; Clk         ; 1.000        ; -0.011     ; 3.107      ;
; -2.084 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Sign_Extend_Instruction_EX[2]                                                                             ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 1.000        ; 0.027      ; 3.110      ;
; -2.083 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]                                                                                        ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a20~portb_address_reg0 ; Clk          ; Clk         ; 1.000        ; 0.061      ; 3.143      ;
; -2.083 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Sign_Extend_Instruction_EX[5]                                                                             ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a28~portb_address_reg0 ; Clk          ; Clk         ; 1.000        ; 0.037      ; 3.119      ;
; -2.082 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[1]                                                                                         ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a0~portb_address_reg0  ; Clk          ; Clk         ; 1.000        ; 0.028      ; 3.109      ;
; -2.082 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[14]                                                                                        ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a24~portb_address_reg0 ; Clk          ; Clk         ; 1.000        ; 0.046      ; 3.127      ;
; -2.068 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[7]                                                                                         ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clk          ; Clk         ; 1.000        ; -0.013     ; 3.085      ;
; -2.065 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[16]                                                                                        ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a12~portb_address_reg0 ; Clk          ; Clk         ; 1.000        ; 0.015      ; 3.079      ;
; -2.065 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[14]                                                                                        ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a4~portb_address_reg0  ; Clk          ; Clk         ; 1.000        ; 0.072      ; 3.136      ;
; -2.064 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Sign_Extend_Instruction_EX[2]                                                                             ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a28~portb_address_reg0 ; Clk          ; Clk         ; 1.000        ; 0.036      ; 3.099      ;
; -2.063 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[11]                                                                                        ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Zero_MEM                                                                         ; Clk          ; Clk         ; 1.000        ; 0.002      ; 3.095      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Clk'                                                                                                                                                                                                                                                         ;
+-------+-------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                         ; To Node                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.225 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[2]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[2]                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.373      ;
; 0.225 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[30]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[81]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.373      ;
; 0.225 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[3] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[3]                                                             ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.373      ;
; 0.226 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[22]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[65]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.374      ;
; 0.226 ; MEM_Data_Memory:MEM_Data_Memory|Read_Data_MEM[19]                 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[19]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.374      ;
; 0.226 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[18]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[57]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.374      ;
; 0.227 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[0]         ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[0]                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.375      ;
; 0.227 ; MEM_Data_Memory:MEM_Data_Memory|Read_Data_MEM[14]                 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[14]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.375      ;
; 0.227 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[13]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[47]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.375      ;
; 0.227 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[1]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[23]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.375      ;
; 0.228 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[0] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[0]                                                             ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.376      ;
; 0.228 ; MEM_Data_Memory:MEM_Data_Memory|Read_Data_MEM[8]                  ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[8]                                                                  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.376      ;
; 0.228 ; MEM_Data_Memory:MEM_Data_Memory|Read_Data_MEM[6]                  ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[6]                                                                  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.376      ;
; 0.228 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[5]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[31]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.376      ;
; 0.228 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[4]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[29]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.376      ;
; 0.229 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[23]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[67]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.377      ;
; 0.229 ; MEM_Data_Memory:MEM_Data_Memory|Read_Data_MEM[10]                 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[10]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.377      ;
; 0.229 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[6]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[33]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.377      ;
; 0.229 ; MEM_Data_Memory:MEM_Data_Memory|Read_Data_MEM[17]                 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[17]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.377      ;
; 0.230 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[3]     ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[3]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.378      ;
; 0.230 ; MEM_Data_Memory:MEM_Data_Memory|Read_Data_MEM[27]                 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[27]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.378      ;
; 0.230 ; MEM_Data_Memory:MEM_Data_Memory|Read_Data_MEM[25]                 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[25]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.378      ;
; 0.230 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[24]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[69]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.378      ;
; 0.230 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Instruction_EX[18]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[2]                                                            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.378      ;
; 0.230 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[7]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[35]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.378      ;
; 0.230 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[0]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[21]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.378      ;
; 0.231 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[26]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[73]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.379      ;
; 0.231 ; MEM_Data_Memory:MEM_Data_Memory|Read_Data_MEM[7]                  ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[7]                                                                  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.379      ;
; 0.232 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[21]    ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|ALU_Result_WB[21]                                                                ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.380      ;
; 0.233 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[26]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[26]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.381      ;
; 0.234 ; MEM_Data_Memory:MEM_Data_Memory|Read_Data_MEM[9]                  ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[9]                                                                  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.382      ;
; 0.250 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[24]    ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a24~porta_datain_reg0  ; Clk          ; Clk         ; 0.000        ; 0.053      ; 0.438      ;
; 0.259 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[1]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a0~porta_datain_reg1   ; Clk          ; Clk         ; 0.000        ; 0.053      ; 0.447      ;
; 0.279 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|ALU_Result_MEM[0]     ; MEM_Data_Memory:MEM_Data_Memory|altsyncram:Data_Memory_rtl_0|altsyncram_m1m1:auto_generated|ram_block1a16~porta_address_reg0 ; Clk          ; Clk         ; 0.000        ; 0.055      ; 0.469      ;
; 0.299 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Branch_Dest_MEM[22]   ; IF_PC_Reg:IF_PC_Reg|PC_IF[22]                                                                                                ; Clk          ; Clk         ; 0.000        ; -0.003     ; 0.444      ;
; 0.303 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[28]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[28]                                                               ; Clk          ; Clk         ; 0.000        ; -0.002     ; 0.449      ;
; 0.305 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[16]        ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[16]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.453      ;
; 0.307 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Branch_Dest_MEM[27]   ; IF_PC_Reg:IF_PC_Reg|PC_IF[27]                                                                                                ; Clk          ; Clk         ; 0.000        ; -0.003     ; 0.452      ;
; 0.307 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[31]        ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[31]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.455      ;
; 0.307 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[31]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[83]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.455      ;
; 0.307 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[41]      ; MEM_Data_Memory:MEM_Data_Memory|Read_Data_MEM[10]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.001      ; 0.456      ;
; 0.308 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[20]        ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[20]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.456      ;
; 0.308 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[16]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[16]                                                               ; Clk          ; Clk         ; 0.000        ; 0.001      ; 0.457      ;
; 0.309 ; MEM_Data_Memory:MEM_Data_Memory|Read_Data_MEM[24]                 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[24]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.457      ;
; 0.309 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[9]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[39]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.457      ;
; 0.309 ; MEM_Data_Memory:MEM_Data_Memory|Read_Data_MEM[3]                  ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[3]                                                                  ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.457      ;
; 0.309 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[17]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[55]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.457      ;
; 0.310 ; MEM_Data_Memory:MEM_Data_Memory|Read_Data_MEM[22]                 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[22]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.458      ;
; 0.310 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Register_MEM[2] ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Write_Register_WB[2]                                                             ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.458      ;
; 0.311 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Branch_Dest_MEM[11]   ; IF_PC_Reg:IF_PC_Reg|PC_IF[11]                                                                                                ; Clk          ; Clk         ; 0.000        ; -0.003     ; 0.456      ;
; 0.311 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[15]        ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[15]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.459      ;
; 0.311 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[18]        ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[18]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.459      ;
; 0.311 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[29]        ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[29]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.459      ;
; 0.311 ; MEM_Data_Memory:MEM_Data_Memory|Read_Data_MEM[30]                 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[30]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.459      ;
; 0.311 ; MEM_Data_Memory:MEM_Data_Memory|Read_Data_MEM[28]                 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[28]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.459      ;
; 0.311 ; MEM_Data_Memory:MEM_Data_Memory|Read_Data_MEM[26]                 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[26]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.459      ;
; 0.311 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[21]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[63]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.459      ;
; 0.311 ; MEM_Data_Memory:MEM_Data_Memory|Read_Data_MEM[11]                 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[11]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.459      ;
; 0.311 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[3]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[27]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.459      ;
; 0.312 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[0]         ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Branch_Dest_MEM[0]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.460      ;
; 0.312 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[10]        ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[10]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.460      ;
; 0.312 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[11]        ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[11]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.460      ;
; 0.312 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[27]        ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[27]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.460      ;
; 0.312 ; MEM_Data_Memory:MEM_Data_Memory|Read_Data_MEM[31]                 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[31]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.460      ;
; 0.312 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[11]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[11]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.460      ;
; 0.312 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[8]     ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[37]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.460      ;
; 0.313 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[2]         ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Branch_Dest_MEM[2]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.461      ;
; 0.313 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[13]        ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[13]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.461      ;
; 0.313 ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[26]        ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[26]                                                                   ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.461      ;
; 0.313 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[25]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[71]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.461      ;
; 0.314 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[29]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[79]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.462      ;
; 0.314 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[27]    ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[75]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.462      ;
; 0.314 ; MEM_Data_Memory:MEM_Data_Memory|Read_Data_MEM[15]                 ; MEM_WB_Pipeline_Stage:MEM_WB_Pipeline_Stage|Read_Data_WB[15]                                                                 ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.462      ;
; 0.315 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[29]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[29]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.463      ;
; 0.315 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[27]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[27]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.463      ;
; 0.315 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|Read_Data_2_EX[25]      ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Write_Data_MEM[25]                                                               ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.463      ;
; 0.316 ; IF_PC_Reg:IF_PC_Reg|PC_IF[0]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[0]                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.464      ;
; 0.336 ; ID_EX_Pipeline_Stage:ID_EX_Pipeline_Stage|PC_Plus_4_EX[23]        ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Branch_Dest_MEM[23]                                                              ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.484      ;
; 0.337 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[29]      ; MEM_Data_Memory:MEM_Data_Memory|Read_Data_MEM[4]                                                                             ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.485      ;
; 0.339 ; IF_PC_Reg:IF_PC_Reg|PC_IF[3]                                      ; IF_ID_Pipeline_Stage:IF_ID_Pipeline_Stage|PC_Plus_4_ID[3]                                                                    ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.487      ;
; 0.340 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[57]      ; MEM_Data_Memory:MEM_Data_Memory|Read_Data_MEM[18]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.488      ;
; 0.341 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[53]      ; MEM_Data_Memory:MEM_Data_Memory|Read_Data_MEM[16]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.489      ;
; 0.342 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[51]      ; MEM_Data_Memory:MEM_Data_Memory|Read_Data_MEM[15]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.490      ;
; 0.345 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[63]      ; MEM_Data_Memory:MEM_Data_Memory|Read_Data_MEM[21]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.493      ;
; 0.345 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[31]      ; MEM_Data_Memory:MEM_Data_Memory|Read_Data_MEM[5]                                                                             ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.493      ;
; 0.346 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[67]      ; MEM_Data_Memory:MEM_Data_Memory|Read_Data_MEM[23]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.494      ;
; 0.346 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[47]      ; MEM_Data_Memory:MEM_Data_Memory|Read_Data_MEM[13]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.494      ;
; 0.348 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[33]      ; MEM_Data_Memory:MEM_Data_Memory|Read_Data_MEM[6]                                                                             ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.496      ;
; 0.349 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Branch_Dest_MEM[24]   ; IF_PC_Reg:IF_PC_Reg|PC_IF[24]                                                                                                ; Clk          ; Clk         ; 0.000        ; -0.003     ; 0.494      ;
; 0.351 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[77]      ; MEM_Data_Memory:MEM_Data_Memory|Read_Data_MEM[28]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.499      ;
; 0.351 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[21]      ; MEM_Data_Memory:MEM_Data_Memory|Read_Data_MEM[0]                                                                             ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.499      ;
; 0.352 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[69]      ; MEM_Data_Memory:MEM_Data_Memory|Read_Data_MEM[24]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.500      ;
; 0.354 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[49]      ; MEM_Data_Memory:MEM_Data_Memory|Read_Data_MEM[14]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.502      ;
; 0.355 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[35]      ; MEM_Data_Memory:MEM_Data_Memory|Read_Data_MEM[7]                                                                             ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.503      ;
; 0.356 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Branch_Dest_MEM[9]    ; IF_PC_Reg:IF_PC_Reg|PC_IF[9]                                                                                                 ; Clk          ; Clk         ; 0.000        ; -0.003     ; 0.501      ;
; 0.357 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Branch_Dest_MEM[21]   ; IF_PC_Reg:IF_PC_Reg|PC_IF[21]                                                                                                ; Clk          ; Clk         ; 0.000        ; -0.003     ; 0.502      ;
; 0.357 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Branch_Dest_MEM[30]   ; IF_PC_Reg:IF_PC_Reg|PC_IF[30]                                                                                                ; Clk          ; Clk         ; 0.000        ; -0.003     ; 0.502      ;
; 0.357 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[45]      ; MEM_Data_Memory:MEM_Data_Memory|Read_Data_MEM[12]                                                                            ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.505      ;
; 0.358 ; MEM_Data_Memory:MEM_Data_Memory|Data_Memory_rtl_0_bypass[25]      ; MEM_Data_Memory:MEM_Data_Memory|Read_Data_MEM[2]                                                                             ; Clk          ; Clk         ; 0.000        ; 0.000      ; 0.506      ;
; 0.359 ; EX_MEM_Pipeline_Stage:EX_MEM_Pipeline_Stage|Branch_Dest_MEM[25]   ; IF_PC_Reg:IF_PC_Reg|PC_IF[25]                                                                                                ; Clk          ; Clk         ; 0.000        ; -0.003     ; 0.504      ;
+-------+-------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Clk'                                                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                               ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------+
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg1  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg1  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg2  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg2  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg3  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg3  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg4  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg4  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg5  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg5  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg6  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg6  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg7  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~porta_address_reg7  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_address_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_address_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_address_reg1  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_address_reg1  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_address_reg2  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_address_reg2  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_address_reg3  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_address_reg3  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_address_reg4  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_address_reg4  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_address_reg5  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_address_reg5  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_address_reg6  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_address_reg6  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_address_reg7  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_address_reg7  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg0   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg0   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg1   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg1   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg10  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg10  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg11  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg11  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg12  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg12  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg13  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg13  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg14  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg14  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg15  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg15  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg16  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg16  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg17  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg17  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg2   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg2   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg3   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg3   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg4   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg4   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg5   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg5   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg6   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg6   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg7   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg7   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg8   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg8   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg9   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_datain_reg9   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_memory_reg0   ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_memory_reg0   ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_we_reg        ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a0~portb_we_reg        ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a10~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a10~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a11~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a11~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a12~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a12~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a13~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a13~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a14~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a14~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a15~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a15~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a16~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a16~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a17~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; Clk   ; Fall       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a17~portb_memory_reg0  ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~porta_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~porta_address_reg0 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~porta_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~porta_address_reg1 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~porta_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~porta_address_reg2 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~porta_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~porta_address_reg3 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~porta_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~porta_address_reg4 ;
; -1.880 ; 0.500        ; 2.380          ; High Pulse Width ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~porta_address_reg5 ;
; -1.880 ; 0.500        ; 2.380          ; Low Pulse Width  ; Clk   ; Rise       ; ID_Registers:ID_Registers|altsyncram:Register_File_rtl_0|altsyncram_fvh1:auto_generated|altsyncram_2pk1:altsyncram1|ram_block2a18~porta_address_reg5 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; ALUOp_ID[*]                     ; Clk        ; 6.109 ; 6.109 ; Rise       ; Clk             ;
;  ALUOp_ID[0]                    ; Clk        ; 5.254 ; 5.254 ; Rise       ; Clk             ;
;  ALUOp_ID[1]                    ; Clk        ; 6.109 ; 6.109 ; Rise       ; Clk             ;
; ALUSrc_ID                       ; Clk        ; 4.975 ; 4.975 ; Rise       ; Clk             ;
; ALU_Control_EX[*]               ; Clk        ; 6.083 ; 6.083 ; Rise       ; Clk             ;
;  ALU_Control_EX[0]              ; Clk        ; 4.941 ; 4.941 ; Rise       ; Clk             ;
;  ALU_Control_EX[1]              ; Clk        ; 5.037 ; 5.037 ; Rise       ; Clk             ;
;  ALU_Control_EX[2]              ; Clk        ; 6.083 ; 6.083 ; Rise       ; Clk             ;
; ALU_Data_2_EX[*]                ; Clk        ; 5.906 ; 5.906 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[0]               ; Clk        ; 4.399 ; 4.399 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[1]               ; Clk        ; 4.858 ; 4.858 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[2]               ; Clk        ; 4.690 ; 4.690 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[3]               ; Clk        ; 5.159 ; 5.159 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[4]               ; Clk        ; 4.534 ; 4.534 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[5]               ; Clk        ; 5.595 ; 5.595 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[6]               ; Clk        ; 5.158 ; 5.158 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[7]               ; Clk        ; 4.632 ; 4.632 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[8]               ; Clk        ; 5.177 ; 5.177 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[9]               ; Clk        ; 4.636 ; 4.636 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[10]              ; Clk        ; 5.542 ; 5.542 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[11]              ; Clk        ; 5.235 ; 5.235 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[12]              ; Clk        ; 4.986 ; 4.986 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[13]              ; Clk        ; 5.166 ; 5.166 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[14]              ; Clk        ; 4.862 ; 4.862 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[15]              ; Clk        ; 5.140 ; 5.140 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[16]              ; Clk        ; 5.105 ; 5.105 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[17]              ; Clk        ; 4.776 ; 4.776 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[18]              ; Clk        ; 4.775 ; 4.775 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[19]              ; Clk        ; 5.906 ; 5.906 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[20]              ; Clk        ; 4.814 ; 4.814 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[21]              ; Clk        ; 5.656 ; 5.656 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[22]              ; Clk        ; 4.716 ; 4.716 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[23]              ; Clk        ; 4.845 ; 4.845 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[24]              ; Clk        ; 5.215 ; 5.215 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[25]              ; Clk        ; 5.516 ; 5.516 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[26]              ; Clk        ; 5.665 ; 5.665 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[27]              ; Clk        ; 4.631 ; 4.631 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[28]              ; Clk        ; 4.734 ; 4.734 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[29]              ; Clk        ; 4.771 ; 4.771 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[30]              ; Clk        ; 4.353 ; 4.353 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[31]              ; Clk        ; 5.045 ; 5.045 ; Rise       ; Clk             ;
; ALU_Result_EX[*]                ; Clk        ; 7.472 ; 7.472 ; Rise       ; Clk             ;
;  ALU_Result_EX[0]               ; Clk        ; 6.764 ; 6.764 ; Rise       ; Clk             ;
;  ALU_Result_EX[1]               ; Clk        ; 6.416 ; 6.416 ; Rise       ; Clk             ;
;  ALU_Result_EX[2]               ; Clk        ; 6.062 ; 6.062 ; Rise       ; Clk             ;
;  ALU_Result_EX[3]               ; Clk        ; 5.955 ; 5.955 ; Rise       ; Clk             ;
;  ALU_Result_EX[4]               ; Clk        ; 5.879 ; 5.879 ; Rise       ; Clk             ;
;  ALU_Result_EX[5]               ; Clk        ; 6.200 ; 6.200 ; Rise       ; Clk             ;
;  ALU_Result_EX[6]               ; Clk        ; 6.170 ; 6.170 ; Rise       ; Clk             ;
;  ALU_Result_EX[7]               ; Clk        ; 6.392 ; 6.392 ; Rise       ; Clk             ;
;  ALU_Result_EX[8]               ; Clk        ; 6.253 ; 6.253 ; Rise       ; Clk             ;
;  ALU_Result_EX[9]               ; Clk        ; 6.059 ; 6.059 ; Rise       ; Clk             ;
;  ALU_Result_EX[10]              ; Clk        ; 6.809 ; 6.809 ; Rise       ; Clk             ;
;  ALU_Result_EX[11]              ; Clk        ; 6.171 ; 6.171 ; Rise       ; Clk             ;
;  ALU_Result_EX[12]              ; Clk        ; 6.800 ; 6.800 ; Rise       ; Clk             ;
;  ALU_Result_EX[13]              ; Clk        ; 6.683 ; 6.683 ; Rise       ; Clk             ;
;  ALU_Result_EX[14]              ; Clk        ; 6.514 ; 6.514 ; Rise       ; Clk             ;
;  ALU_Result_EX[15]              ; Clk        ; 6.852 ; 6.852 ; Rise       ; Clk             ;
;  ALU_Result_EX[16]              ; Clk        ; 6.509 ; 6.509 ; Rise       ; Clk             ;
;  ALU_Result_EX[17]              ; Clk        ; 6.549 ; 6.549 ; Rise       ; Clk             ;
;  ALU_Result_EX[18]              ; Clk        ; 6.538 ; 6.538 ; Rise       ; Clk             ;
;  ALU_Result_EX[19]              ; Clk        ; 6.656 ; 6.656 ; Rise       ; Clk             ;
;  ALU_Result_EX[20]              ; Clk        ; 6.940 ; 6.940 ; Rise       ; Clk             ;
;  ALU_Result_EX[21]              ; Clk        ; 6.480 ; 6.480 ; Rise       ; Clk             ;
;  ALU_Result_EX[22]              ; Clk        ; 7.193 ; 7.193 ; Rise       ; Clk             ;
;  ALU_Result_EX[23]              ; Clk        ; 6.968 ; 6.968 ; Rise       ; Clk             ;
;  ALU_Result_EX[24]              ; Clk        ; 6.649 ; 6.649 ; Rise       ; Clk             ;
;  ALU_Result_EX[25]              ; Clk        ; 6.927 ; 6.927 ; Rise       ; Clk             ;
;  ALU_Result_EX[26]              ; Clk        ; 6.789 ; 6.789 ; Rise       ; Clk             ;
;  ALU_Result_EX[27]              ; Clk        ; 6.874 ; 6.874 ; Rise       ; Clk             ;
;  ALU_Result_EX[28]              ; Clk        ; 7.472 ; 7.472 ; Rise       ; Clk             ;
;  ALU_Result_EX[29]              ; Clk        ; 7.244 ; 7.244 ; Rise       ; Clk             ;
;  ALU_Result_EX[30]              ; Clk        ; 7.432 ; 7.432 ; Rise       ; Clk             ;
;  ALU_Result_EX[31]              ; Clk        ; 7.027 ; 7.027 ; Rise       ; Clk             ;
; ALU_Result_MEM[*]               ; Clk        ; 5.335 ; 5.335 ; Rise       ; Clk             ;
;  ALU_Result_MEM[0]              ; Clk        ; 4.359 ; 4.359 ; Rise       ; Clk             ;
;  ALU_Result_MEM[1]              ; Clk        ; 4.275 ; 4.275 ; Rise       ; Clk             ;
;  ALU_Result_MEM[2]              ; Clk        ; 4.573 ; 4.573 ; Rise       ; Clk             ;
;  ALU_Result_MEM[3]              ; Clk        ; 4.436 ; 4.436 ; Rise       ; Clk             ;
;  ALU_Result_MEM[4]              ; Clk        ; 4.400 ; 4.400 ; Rise       ; Clk             ;
;  ALU_Result_MEM[5]              ; Clk        ; 4.266 ; 4.266 ; Rise       ; Clk             ;
;  ALU_Result_MEM[6]              ; Clk        ; 4.170 ; 4.170 ; Rise       ; Clk             ;
;  ALU_Result_MEM[7]              ; Clk        ; 4.300 ; 4.300 ; Rise       ; Clk             ;
;  ALU_Result_MEM[8]              ; Clk        ; 4.618 ; 4.618 ; Rise       ; Clk             ;
;  ALU_Result_MEM[9]              ; Clk        ; 4.549 ; 4.549 ; Rise       ; Clk             ;
;  ALU_Result_MEM[10]             ; Clk        ; 4.463 ; 4.463 ; Rise       ; Clk             ;
;  ALU_Result_MEM[11]             ; Clk        ; 4.620 ; 4.620 ; Rise       ; Clk             ;
;  ALU_Result_MEM[12]             ; Clk        ; 4.873 ; 4.873 ; Rise       ; Clk             ;
;  ALU_Result_MEM[13]             ; Clk        ; 4.790 ; 4.790 ; Rise       ; Clk             ;
;  ALU_Result_MEM[14]             ; Clk        ; 4.416 ; 4.416 ; Rise       ; Clk             ;
;  ALU_Result_MEM[15]             ; Clk        ; 4.890 ; 4.890 ; Rise       ; Clk             ;
;  ALU_Result_MEM[16]             ; Clk        ; 5.309 ; 5.309 ; Rise       ; Clk             ;
;  ALU_Result_MEM[17]             ; Clk        ; 4.743 ; 4.743 ; Rise       ; Clk             ;
;  ALU_Result_MEM[18]             ; Clk        ; 4.717 ; 4.717 ; Rise       ; Clk             ;
;  ALU_Result_MEM[19]             ; Clk        ; 4.931 ; 4.931 ; Rise       ; Clk             ;
;  ALU_Result_MEM[20]             ; Clk        ; 4.636 ; 4.636 ; Rise       ; Clk             ;
;  ALU_Result_MEM[21]             ; Clk        ; 4.804 ; 4.804 ; Rise       ; Clk             ;
;  ALU_Result_MEM[22]             ; Clk        ; 5.335 ; 5.335 ; Rise       ; Clk             ;
;  ALU_Result_MEM[23]             ; Clk        ; 4.298 ; 4.298 ; Rise       ; Clk             ;
;  ALU_Result_MEM[24]             ; Clk        ; 4.302 ; 4.302 ; Rise       ; Clk             ;
;  ALU_Result_MEM[25]             ; Clk        ; 4.751 ; 4.751 ; Rise       ; Clk             ;
;  ALU_Result_MEM[26]             ; Clk        ; 4.290 ; 4.290 ; Rise       ; Clk             ;
;  ALU_Result_MEM[27]             ; Clk        ; 4.486 ; 4.486 ; Rise       ; Clk             ;
;  ALU_Result_MEM[28]             ; Clk        ; 4.283 ; 4.283 ; Rise       ; Clk             ;
;  ALU_Result_MEM[29]             ; Clk        ; 4.538 ; 4.538 ; Rise       ; Clk             ;
;  ALU_Result_MEM[30]             ; Clk        ; 4.797 ; 4.797 ; Rise       ; Clk             ;
;  ALU_Result_MEM[31]             ; Clk        ; 4.967 ; 4.967 ; Rise       ; Clk             ;
; ALU_Result_WB[*]                ; Clk        ; 5.929 ; 5.929 ; Rise       ; Clk             ;
;  ALU_Result_WB[0]               ; Clk        ; 5.042 ; 5.042 ; Rise       ; Clk             ;
;  ALU_Result_WB[1]               ; Clk        ; 4.765 ; 4.765 ; Rise       ; Clk             ;
;  ALU_Result_WB[2]               ; Clk        ; 4.747 ; 4.747 ; Rise       ; Clk             ;
;  ALU_Result_WB[3]               ; Clk        ; 4.660 ; 4.660 ; Rise       ; Clk             ;
;  ALU_Result_WB[4]               ; Clk        ; 4.739 ; 4.739 ; Rise       ; Clk             ;
;  ALU_Result_WB[5]               ; Clk        ; 5.390 ; 5.390 ; Rise       ; Clk             ;
;  ALU_Result_WB[6]               ; Clk        ; 5.929 ; 5.929 ; Rise       ; Clk             ;
;  ALU_Result_WB[7]               ; Clk        ; 4.753 ; 4.753 ; Rise       ; Clk             ;
;  ALU_Result_WB[8]               ; Clk        ; 4.995 ; 4.995 ; Rise       ; Clk             ;
;  ALU_Result_WB[9]               ; Clk        ; 4.975 ; 4.975 ; Rise       ; Clk             ;
;  ALU_Result_WB[10]              ; Clk        ; 4.513 ; 4.513 ; Rise       ; Clk             ;
;  ALU_Result_WB[11]              ; Clk        ; 5.174 ; 5.174 ; Rise       ; Clk             ;
;  ALU_Result_WB[12]              ; Clk        ; 4.504 ; 4.504 ; Rise       ; Clk             ;
;  ALU_Result_WB[13]              ; Clk        ; 5.172 ; 5.172 ; Rise       ; Clk             ;
;  ALU_Result_WB[14]              ; Clk        ; 5.005 ; 5.005 ; Rise       ; Clk             ;
;  ALU_Result_WB[15]              ; Clk        ; 4.629 ; 4.629 ; Rise       ; Clk             ;
;  ALU_Result_WB[16]              ; Clk        ; 4.717 ; 4.717 ; Rise       ; Clk             ;
;  ALU_Result_WB[17]              ; Clk        ; 5.793 ; 5.793 ; Rise       ; Clk             ;
;  ALU_Result_WB[18]              ; Clk        ; 4.436 ; 4.436 ; Rise       ; Clk             ;
;  ALU_Result_WB[19]              ; Clk        ; 4.952 ; 4.952 ; Rise       ; Clk             ;
;  ALU_Result_WB[20]              ; Clk        ; 4.747 ; 4.747 ; Rise       ; Clk             ;
;  ALU_Result_WB[21]              ; Clk        ; 4.315 ; 4.315 ; Rise       ; Clk             ;
;  ALU_Result_WB[22]              ; Clk        ; 4.785 ; 4.785 ; Rise       ; Clk             ;
;  ALU_Result_WB[23]              ; Clk        ; 4.705 ; 4.705 ; Rise       ; Clk             ;
;  ALU_Result_WB[24]              ; Clk        ; 5.259 ; 5.259 ; Rise       ; Clk             ;
;  ALU_Result_WB[25]              ; Clk        ; 5.122 ; 5.122 ; Rise       ; Clk             ;
;  ALU_Result_WB[26]              ; Clk        ; 5.520 ; 5.520 ; Rise       ; Clk             ;
;  ALU_Result_WB[27]              ; Clk        ; 4.928 ; 4.928 ; Rise       ; Clk             ;
;  ALU_Result_WB[28]              ; Clk        ; 5.344 ; 5.344 ; Rise       ; Clk             ;
;  ALU_Result_WB[29]              ; Clk        ; 4.827 ; 4.827 ; Rise       ; Clk             ;
;  ALU_Result_WB[30]              ; Clk        ; 4.952 ; 4.952 ; Rise       ; Clk             ;
;  ALU_Result_WB[31]              ; Clk        ; 4.341 ; 4.341 ; Rise       ; Clk             ;
; Branch_Dest_EX[*]               ; Clk        ; 7.009 ; 7.009 ; Rise       ; Clk             ;
;  Branch_Dest_EX[0]              ; Clk        ; 5.196 ; 5.196 ; Rise       ; Clk             ;
;  Branch_Dest_EX[1]              ; Clk        ; 5.177 ; 5.177 ; Rise       ; Clk             ;
;  Branch_Dest_EX[2]              ; Clk        ; 4.581 ; 4.581 ; Rise       ; Clk             ;
;  Branch_Dest_EX[3]              ; Clk        ; 5.259 ; 5.259 ; Rise       ; Clk             ;
;  Branch_Dest_EX[4]              ; Clk        ; 5.870 ; 5.870 ; Rise       ; Clk             ;
;  Branch_Dest_EX[5]              ; Clk        ; 5.807 ; 5.807 ; Rise       ; Clk             ;
;  Branch_Dest_EX[6]              ; Clk        ; 5.581 ; 5.581 ; Rise       ; Clk             ;
;  Branch_Dest_EX[7]              ; Clk        ; 5.742 ; 5.742 ; Rise       ; Clk             ;
;  Branch_Dest_EX[8]              ; Clk        ; 5.877 ; 5.877 ; Rise       ; Clk             ;
;  Branch_Dest_EX[9]              ; Clk        ; 5.299 ; 5.299 ; Rise       ; Clk             ;
;  Branch_Dest_EX[10]             ; Clk        ; 6.171 ; 6.171 ; Rise       ; Clk             ;
;  Branch_Dest_EX[11]             ; Clk        ; 6.077 ; 6.077 ; Rise       ; Clk             ;
;  Branch_Dest_EX[12]             ; Clk        ; 6.157 ; 6.157 ; Rise       ; Clk             ;
;  Branch_Dest_EX[13]             ; Clk        ; 6.256 ; 6.256 ; Rise       ; Clk             ;
;  Branch_Dest_EX[14]             ; Clk        ; 6.069 ; 6.069 ; Rise       ; Clk             ;
;  Branch_Dest_EX[15]             ; Clk        ; 6.150 ; 6.150 ; Rise       ; Clk             ;
;  Branch_Dest_EX[16]             ; Clk        ; 6.256 ; 6.256 ; Rise       ; Clk             ;
;  Branch_Dest_EX[17]             ; Clk        ; 6.252 ; 6.252 ; Rise       ; Clk             ;
;  Branch_Dest_EX[18]             ; Clk        ; 5.683 ; 5.683 ; Rise       ; Clk             ;
;  Branch_Dest_EX[19]             ; Clk        ; 6.132 ; 6.132 ; Rise       ; Clk             ;
;  Branch_Dest_EX[20]             ; Clk        ; 6.303 ; 6.303 ; Rise       ; Clk             ;
;  Branch_Dest_EX[21]             ; Clk        ; 6.388 ; 6.388 ; Rise       ; Clk             ;
;  Branch_Dest_EX[22]             ; Clk        ; 6.118 ; 6.118 ; Rise       ; Clk             ;
;  Branch_Dest_EX[23]             ; Clk        ; 6.230 ; 6.230 ; Rise       ; Clk             ;
;  Branch_Dest_EX[24]             ; Clk        ; 6.088 ; 6.088 ; Rise       ; Clk             ;
;  Branch_Dest_EX[25]             ; Clk        ; 6.182 ; 6.182 ; Rise       ; Clk             ;
;  Branch_Dest_EX[26]             ; Clk        ; 6.794 ; 6.794 ; Rise       ; Clk             ;
;  Branch_Dest_EX[27]             ; Clk        ; 6.631 ; 6.631 ; Rise       ; Clk             ;
;  Branch_Dest_EX[28]             ; Clk        ; 7.009 ; 7.009 ; Rise       ; Clk             ;
;  Branch_Dest_EX[29]             ; Clk        ; 6.566 ; 6.566 ; Rise       ; Clk             ;
;  Branch_Dest_EX[30]             ; Clk        ; 6.664 ; 6.664 ; Rise       ; Clk             ;
;  Branch_Dest_EX[31]             ; Clk        ; 6.447 ; 6.447 ; Rise       ; Clk             ;
; Branch_ID                       ; Clk        ; 5.294 ; 5.294 ; Rise       ; Clk             ;
; Instruction_EX[*]               ; Clk        ; 5.692 ; 5.692 ; Rise       ; Clk             ;
;  Instruction_EX[1]              ; Clk        ; 3.986 ; 3.986 ; Rise       ; Clk             ;
;  Instruction_EX[2]              ; Clk        ; 3.977 ; 3.977 ; Rise       ; Clk             ;
;  Instruction_EX[3]              ; Clk        ; 3.446 ; 3.446 ; Rise       ; Clk             ;
;  Instruction_EX[5]              ; Clk        ; 4.132 ; 4.132 ; Rise       ; Clk             ;
;  Instruction_EX[11]             ; Clk        ; 5.682 ; 5.682 ; Rise       ; Clk             ;
;  Instruction_EX[12]             ; Clk        ; 5.692 ; 5.692 ; Rise       ; Clk             ;
;  Instruction_EX[14]             ; Clk        ; 4.674 ; 4.674 ; Rise       ; Clk             ;
;  Instruction_EX[16]             ; Clk        ; 4.619 ; 4.619 ; Rise       ; Clk             ;
;  Instruction_EX[17]             ; Clk        ; 5.330 ; 5.330 ; Rise       ; Clk             ;
;  Instruction_EX[18]             ; Clk        ; 4.963 ; 4.963 ; Rise       ; Clk             ;
;  Instruction_EX[19]             ; Clk        ; 4.674 ; 4.674 ; Rise       ; Clk             ;
;  Instruction_EX[21]             ; Clk        ; 4.893 ; 4.893 ; Rise       ; Clk             ;
;  Instruction_EX[22]             ; Clk        ; 3.502 ; 3.502 ; Rise       ; Clk             ;
;  Instruction_EX[23]             ; Clk        ; 4.228 ; 4.228 ; Rise       ; Clk             ;
;  Instruction_EX[24]             ; Clk        ; 3.996 ; 3.996 ; Rise       ; Clk             ;
;  Instruction_EX[25]             ; Clk        ; 3.551 ; 3.551 ; Rise       ; Clk             ;
;  Instruction_EX[26]             ; Clk        ; 3.652 ; 3.652 ; Rise       ; Clk             ;
;  Instruction_EX[27]             ; Clk        ; 3.648 ; 3.648 ; Rise       ; Clk             ;
;  Instruction_EX[28]             ; Clk        ; 3.567 ; 3.567 ; Rise       ; Clk             ;
;  Instruction_EX[29]             ; Clk        ; 4.147 ; 4.147 ; Rise       ; Clk             ;
;  Instruction_EX[31]             ; Clk        ; 3.706 ; 3.706 ; Rise       ; Clk             ;
; Instruction_ID[*]               ; Clk        ; 5.918 ; 5.918 ; Rise       ; Clk             ;
;  Instruction_ID[1]              ; Clk        ; 5.159 ; 5.159 ; Rise       ; Clk             ;
;  Instruction_ID[2]              ; Clk        ; 5.626 ; 5.626 ; Rise       ; Clk             ;
;  Instruction_ID[3]              ; Clk        ; 5.320 ; 5.320 ; Rise       ; Clk             ;
;  Instruction_ID[5]              ; Clk        ; 5.918 ; 5.918 ; Rise       ; Clk             ;
;  Instruction_ID[11]             ; Clk        ; 4.964 ; 4.964 ; Rise       ; Clk             ;
;  Instruction_ID[12]             ; Clk        ; 4.924 ; 4.924 ; Rise       ; Clk             ;
;  Instruction_ID[14]             ; Clk        ; 5.009 ; 5.009 ; Rise       ; Clk             ;
;  Instruction_ID[16]             ; Clk        ; 5.435 ; 5.435 ; Rise       ; Clk             ;
;  Instruction_ID[17]             ; Clk        ; 4.902 ; 4.902 ; Rise       ; Clk             ;
;  Instruction_ID[18]             ; Clk        ; 4.846 ; 4.846 ; Rise       ; Clk             ;
;  Instruction_ID[19]             ; Clk        ; 5.149 ; 5.149 ; Rise       ; Clk             ;
;  Instruction_ID[21]             ; Clk        ; 4.941 ; 4.941 ; Rise       ; Clk             ;
;  Instruction_ID[22]             ; Clk        ; 4.641 ; 4.641 ; Rise       ; Clk             ;
;  Instruction_ID[23]             ; Clk        ; 4.866 ; 4.866 ; Rise       ; Clk             ;
;  Instruction_ID[24]             ; Clk        ; 5.159 ; 5.159 ; Rise       ; Clk             ;
;  Instruction_ID[25]             ; Clk        ; 4.690 ; 4.690 ; Rise       ; Clk             ;
;  Instruction_ID[26]             ; Clk        ; 4.591 ; 4.591 ; Rise       ; Clk             ;
;  Instruction_ID[27]             ; Clk        ; 4.659 ; 4.659 ; Rise       ; Clk             ;
;  Instruction_ID[28]             ; Clk        ; 4.598 ; 4.598 ; Rise       ; Clk             ;
;  Instruction_ID[29]             ; Clk        ; 4.777 ; 4.777 ; Rise       ; Clk             ;
;  Instruction_ID[31]             ; Clk        ; 4.659 ; 4.659 ; Rise       ; Clk             ;
; Instruction_IF[*]               ; Clk        ; 7.163 ; 7.163 ; Rise       ; Clk             ;
;  Instruction_IF[1]              ; Clk        ; 6.422 ; 6.422 ; Rise       ; Clk             ;
;  Instruction_IF[2]              ; Clk        ; 6.749 ; 6.749 ; Rise       ; Clk             ;
;  Instruction_IF[3]              ; Clk        ; 6.559 ; 6.559 ; Rise       ; Clk             ;
;  Instruction_IF[5]              ; Clk        ; 6.175 ; 6.175 ; Rise       ; Clk             ;
;  Instruction_IF[11]             ; Clk        ; 6.830 ; 6.830 ; Rise       ; Clk             ;
;  Instruction_IF[12]             ; Clk        ; 6.639 ; 6.639 ; Rise       ; Clk             ;
;  Instruction_IF[14]             ; Clk        ; 6.498 ; 6.498 ; Rise       ; Clk             ;
;  Instruction_IF[16]             ; Clk        ; 6.549 ; 6.549 ; Rise       ; Clk             ;
;  Instruction_IF[17]             ; Clk        ; 5.372 ; 5.372 ; Rise       ; Clk             ;
;  Instruction_IF[18]             ; Clk        ; 6.067 ; 6.067 ; Rise       ; Clk             ;
;  Instruction_IF[19]             ; Clk        ; 6.453 ; 6.453 ; Rise       ; Clk             ;
;  Instruction_IF[21]             ; Clk        ; 5.559 ; 5.559 ; Rise       ; Clk             ;
;  Instruction_IF[22]             ; Clk        ; 7.163 ; 7.163 ; Rise       ; Clk             ;
;  Instruction_IF[23]             ; Clk        ; 6.030 ; 6.030 ; Rise       ; Clk             ;
;  Instruction_IF[24]             ; Clk        ; 6.422 ; 6.422 ; Rise       ; Clk             ;
;  Instruction_IF[25]             ; Clk        ; 6.147 ; 6.147 ; Rise       ; Clk             ;
;  Instruction_IF[26]             ; Clk        ; 7.071 ; 7.071 ; Rise       ; Clk             ;
;  Instruction_IF[27]             ; Clk        ; 7.060 ; 7.060 ; Rise       ; Clk             ;
;  Instruction_IF[28]             ; Clk        ; 6.127 ; 6.127 ; Rise       ; Clk             ;
;  Instruction_IF[29]             ; Clk        ; 6.037 ; 6.037 ; Rise       ; Clk             ;
;  Instruction_IF[31]             ; Clk        ; 7.101 ; 7.101 ; Rise       ; Clk             ;
; MemRead_ID                      ; Clk        ; 5.302 ; 5.302 ; Rise       ; Clk             ;
; MemWrite_ID                     ; Clk        ; 5.142 ; 5.142 ; Rise       ; Clk             ;
; MemtoReg_ID                     ; Clk        ; 5.307 ; 5.307 ; Rise       ; Clk             ;
; Next_PC_IF[*]                   ; Clk        ; 6.800 ; 6.800 ; Rise       ; Clk             ;
;  Next_PC_IF[0]                  ; Clk        ; 5.807 ; 5.807 ; Rise       ; Clk             ;
;  Next_PC_IF[1]                  ; Clk        ; 5.807 ; 5.807 ; Rise       ; Clk             ;
;  Next_PC_IF[2]                  ; Clk        ; 5.233 ; 5.233 ; Rise       ; Clk             ;
;  Next_PC_IF[3]                  ; Clk        ; 5.973 ; 5.973 ; Rise       ; Clk             ;
;  Next_PC_IF[4]                  ; Clk        ; 6.026 ; 6.026 ; Rise       ; Clk             ;
;  Next_PC_IF[5]                  ; Clk        ; 5.586 ; 5.586 ; Rise       ; Clk             ;
;  Next_PC_IF[6]                  ; Clk        ; 6.086 ; 6.086 ; Rise       ; Clk             ;
;  Next_PC_IF[7]                  ; Clk        ; 5.845 ; 5.845 ; Rise       ; Clk             ;
;  Next_PC_IF[8]                  ; Clk        ; 5.871 ; 5.871 ; Rise       ; Clk             ;
;  Next_PC_IF[9]                  ; Clk        ; 5.867 ; 5.867 ; Rise       ; Clk             ;
;  Next_PC_IF[10]                 ; Clk        ; 6.155 ; 6.155 ; Rise       ; Clk             ;
;  Next_PC_IF[11]                 ; Clk        ; 5.813 ; 5.813 ; Rise       ; Clk             ;
;  Next_PC_IF[12]                 ; Clk        ; 6.115 ; 6.115 ; Rise       ; Clk             ;
;  Next_PC_IF[13]                 ; Clk        ; 5.924 ; 5.924 ; Rise       ; Clk             ;
;  Next_PC_IF[14]                 ; Clk        ; 5.580 ; 5.580 ; Rise       ; Clk             ;
;  Next_PC_IF[15]                 ; Clk        ; 5.809 ; 5.809 ; Rise       ; Clk             ;
;  Next_PC_IF[16]                 ; Clk        ; 6.065 ; 6.065 ; Rise       ; Clk             ;
;  Next_PC_IF[17]                 ; Clk        ; 6.120 ; 6.120 ; Rise       ; Clk             ;
;  Next_PC_IF[18]                 ; Clk        ; 6.308 ; 6.308 ; Rise       ; Clk             ;
;  Next_PC_IF[19]                 ; Clk        ; 6.627 ; 6.627 ; Rise       ; Clk             ;
;  Next_PC_IF[20]                 ; Clk        ; 6.615 ; 6.615 ; Rise       ; Clk             ;
;  Next_PC_IF[21]                 ; Clk        ; 5.961 ; 5.961 ; Rise       ; Clk             ;
;  Next_PC_IF[22]                 ; Clk        ; 6.346 ; 6.346 ; Rise       ; Clk             ;
;  Next_PC_IF[23]                 ; Clk        ; 6.066 ; 6.066 ; Rise       ; Clk             ;
;  Next_PC_IF[24]                 ; Clk        ; 6.528 ; 6.528 ; Rise       ; Clk             ;
;  Next_PC_IF[25]                 ; Clk        ; 6.242 ; 6.242 ; Rise       ; Clk             ;
;  Next_PC_IF[26]                 ; Clk        ; 6.228 ; 6.228 ; Rise       ; Clk             ;
;  Next_PC_IF[27]                 ; Clk        ; 6.770 ; 6.770 ; Rise       ; Clk             ;
;  Next_PC_IF[28]                 ; Clk        ; 6.800 ; 6.800 ; Rise       ; Clk             ;
;  Next_PC_IF[29]                 ; Clk        ; 6.768 ; 6.768 ; Rise       ; Clk             ;
;  Next_PC_IF[30]                 ; Clk        ; 6.209 ; 6.209 ; Rise       ; Clk             ;
;  Next_PC_IF[31]                 ; Clk        ; 6.576 ; 6.576 ; Rise       ; Clk             ;
; PCSrc_MEM                       ; Clk        ; 5.419 ; 5.419 ; Rise       ; Clk             ;
; PC_Plus_4_IF[*]                 ; Clk        ; 6.148 ; 6.148 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[0]                ; Clk        ; 5.247 ; 5.247 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[1]                ; Clk        ; 5.247 ; 5.247 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[2]                ; Clk        ; 5.374 ; 5.374 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[3]                ; Clk        ; 4.850 ; 4.850 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[4]                ; Clk        ; 4.946 ; 4.946 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[5]                ; Clk        ; 4.922 ; 4.922 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[6]                ; Clk        ; 5.673 ; 5.673 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[7]                ; Clk        ; 5.032 ; 5.032 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[8]                ; Clk        ; 5.613 ; 5.613 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[9]                ; Clk        ; 5.256 ; 5.256 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[10]               ; Clk        ; 5.449 ; 5.449 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[11]               ; Clk        ; 5.588 ; 5.588 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[12]               ; Clk        ; 5.484 ; 5.484 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[13]               ; Clk        ; 5.339 ; 5.339 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[14]               ; Clk        ; 5.335 ; 5.335 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[15]               ; Clk        ; 5.660 ; 5.660 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[16]               ; Clk        ; 5.274 ; 5.274 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[17]               ; Clk        ; 5.531 ; 5.531 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[18]               ; Clk        ; 5.691 ; 5.691 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[19]               ; Clk        ; 5.927 ; 5.927 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[20]               ; Clk        ; 5.437 ; 5.437 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[21]               ; Clk        ; 6.110 ; 6.110 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[22]               ; Clk        ; 5.769 ; 5.769 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[23]               ; Clk        ; 6.119 ; 6.119 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[24]               ; Clk        ; 6.068 ; 6.068 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[25]               ; Clk        ; 6.033 ; 6.033 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[26]               ; Clk        ; 5.962 ; 5.962 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[27]               ; Clk        ; 5.711 ; 5.711 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[28]               ; Clk        ; 5.964 ; 5.964 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[29]               ; Clk        ; 6.148 ; 6.148 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[30]               ; Clk        ; 6.078 ; 6.078 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[31]               ; Clk        ; 6.119 ; 6.119 ; Rise       ; Clk             ;
; Read_Address_1_ID[*]            ; Clk        ; 5.149 ; 5.149 ; Rise       ; Clk             ;
;  Read_Address_1_ID[0]           ; Clk        ; 4.951 ; 4.951 ; Rise       ; Clk             ;
;  Read_Address_1_ID[1]           ; Clk        ; 4.649 ; 4.649 ; Rise       ; Clk             ;
;  Read_Address_1_ID[2]           ; Clk        ; 4.737 ; 4.737 ; Rise       ; Clk             ;
;  Read_Address_1_ID[3]           ; Clk        ; 5.149 ; 5.149 ; Rise       ; Clk             ;
;  Read_Address_1_ID[4]           ; Clk        ; 4.710 ; 4.710 ; Rise       ; Clk             ;
; Read_Address_2_ID[*]            ; Clk        ; 5.435 ; 5.435 ; Rise       ; Clk             ;
;  Read_Address_2_ID[0]           ; Clk        ; 5.435 ; 5.435 ; Rise       ; Clk             ;
;  Read_Address_2_ID[1]           ; Clk        ; 4.902 ; 4.902 ; Rise       ; Clk             ;
;  Read_Address_2_ID[2]           ; Clk        ; 4.721 ; 4.721 ; Rise       ; Clk             ;
;  Read_Address_2_ID[3]           ; Clk        ; 4.993 ; 4.993 ; Rise       ; Clk             ;
; Read_Data_1_ID[*]               ; Clk        ; 8.004 ; 8.004 ; Rise       ; Clk             ;
;  Read_Data_1_ID[0]              ; Clk        ; 6.702 ; 6.702 ; Rise       ; Clk             ;
;  Read_Data_1_ID[1]              ; Clk        ; 6.791 ; 6.791 ; Rise       ; Clk             ;
;  Read_Data_1_ID[2]              ; Clk        ; 7.221 ; 7.221 ; Rise       ; Clk             ;
;  Read_Data_1_ID[3]              ; Clk        ; 6.913 ; 6.913 ; Rise       ; Clk             ;
;  Read_Data_1_ID[4]              ; Clk        ; 7.489 ; 7.489 ; Rise       ; Clk             ;
;  Read_Data_1_ID[5]              ; Clk        ; 6.650 ; 6.650 ; Rise       ; Clk             ;
;  Read_Data_1_ID[6]              ; Clk        ; 7.082 ; 7.082 ; Rise       ; Clk             ;
;  Read_Data_1_ID[7]              ; Clk        ; 7.007 ; 7.007 ; Rise       ; Clk             ;
;  Read_Data_1_ID[8]              ; Clk        ; 6.774 ; 6.774 ; Rise       ; Clk             ;
;  Read_Data_1_ID[9]              ; Clk        ; 6.798 ; 6.798 ; Rise       ; Clk             ;
;  Read_Data_1_ID[10]             ; Clk        ; 7.042 ; 7.042 ; Rise       ; Clk             ;
;  Read_Data_1_ID[11]             ; Clk        ; 7.114 ; 7.114 ; Rise       ; Clk             ;
;  Read_Data_1_ID[12]             ; Clk        ; 6.783 ; 6.783 ; Rise       ; Clk             ;
;  Read_Data_1_ID[13]             ; Clk        ; 7.592 ; 7.592 ; Rise       ; Clk             ;
;  Read_Data_1_ID[14]             ; Clk        ; 7.000 ; 7.000 ; Rise       ; Clk             ;
;  Read_Data_1_ID[15]             ; Clk        ; 7.767 ; 7.767 ; Rise       ; Clk             ;
;  Read_Data_1_ID[16]             ; Clk        ; 7.743 ; 7.743 ; Rise       ; Clk             ;
;  Read_Data_1_ID[17]             ; Clk        ; 7.076 ; 7.076 ; Rise       ; Clk             ;
;  Read_Data_1_ID[18]             ; Clk        ; 7.092 ; 7.092 ; Rise       ; Clk             ;
;  Read_Data_1_ID[19]             ; Clk        ; 7.516 ; 7.516 ; Rise       ; Clk             ;
;  Read_Data_1_ID[20]             ; Clk        ; 7.716 ; 7.716 ; Rise       ; Clk             ;
;  Read_Data_1_ID[21]             ; Clk        ; 7.333 ; 7.333 ; Rise       ; Clk             ;
;  Read_Data_1_ID[22]             ; Clk        ; 7.710 ; 7.710 ; Rise       ; Clk             ;
;  Read_Data_1_ID[23]             ; Clk        ; 8.004 ; 8.004 ; Rise       ; Clk             ;
;  Read_Data_1_ID[24]             ; Clk        ; 7.030 ; 7.030 ; Rise       ; Clk             ;
;  Read_Data_1_ID[25]             ; Clk        ; 7.004 ; 7.004 ; Rise       ; Clk             ;
;  Read_Data_1_ID[26]             ; Clk        ; 7.218 ; 7.218 ; Rise       ; Clk             ;
;  Read_Data_1_ID[27]             ; Clk        ; 7.177 ; 7.177 ; Rise       ; Clk             ;
;  Read_Data_1_ID[28]             ; Clk        ; 7.196 ; 7.196 ; Rise       ; Clk             ;
;  Read_Data_1_ID[29]             ; Clk        ; 6.664 ; 6.664 ; Rise       ; Clk             ;
;  Read_Data_1_ID[30]             ; Clk        ; 7.637 ; 7.637 ; Rise       ; Clk             ;
;  Read_Data_1_ID[31]             ; Clk        ; 7.154 ; 7.154 ; Rise       ; Clk             ;
; Read_Data_2_ID[*]               ; Clk        ; 8.011 ; 8.011 ; Rise       ; Clk             ;
;  Read_Data_2_ID[0]              ; Clk        ; 6.948 ; 6.948 ; Rise       ; Clk             ;
;  Read_Data_2_ID[1]              ; Clk        ; 6.844 ; 6.844 ; Rise       ; Clk             ;
;  Read_Data_2_ID[2]              ; Clk        ; 6.952 ; 6.952 ; Rise       ; Clk             ;
;  Read_Data_2_ID[3]              ; Clk        ; 7.360 ; 7.360 ; Rise       ; Clk             ;
;  Read_Data_2_ID[4]              ; Clk        ; 7.460 ; 7.460 ; Rise       ; Clk             ;
;  Read_Data_2_ID[5]              ; Clk        ; 7.038 ; 7.038 ; Rise       ; Clk             ;
;  Read_Data_2_ID[6]              ; Clk        ; 6.865 ; 6.865 ; Rise       ; Clk             ;
;  Read_Data_2_ID[7]              ; Clk        ; 6.928 ; 6.928 ; Rise       ; Clk             ;
;  Read_Data_2_ID[8]              ; Clk        ; 6.901 ; 6.901 ; Rise       ; Clk             ;
;  Read_Data_2_ID[9]              ; Clk        ; 6.869 ; 6.869 ; Rise       ; Clk             ;
;  Read_Data_2_ID[10]             ; Clk        ; 8.011 ; 8.011 ; Rise       ; Clk             ;
;  Read_Data_2_ID[11]             ; Clk        ; 7.352 ; 7.352 ; Rise       ; Clk             ;
;  Read_Data_2_ID[12]             ; Clk        ; 7.591 ; 7.591 ; Rise       ; Clk             ;
;  Read_Data_2_ID[13]             ; Clk        ; 7.136 ; 7.136 ; Rise       ; Clk             ;
;  Read_Data_2_ID[14]             ; Clk        ; 7.000 ; 7.000 ; Rise       ; Clk             ;
;  Read_Data_2_ID[15]             ; Clk        ; 6.958 ; 6.958 ; Rise       ; Clk             ;
;  Read_Data_2_ID[16]             ; Clk        ; 7.742 ; 7.742 ; Rise       ; Clk             ;
;  Read_Data_2_ID[17]             ; Clk        ; 7.221 ; 7.221 ; Rise       ; Clk             ;
;  Read_Data_2_ID[18]             ; Clk        ; 7.947 ; 7.947 ; Rise       ; Clk             ;
;  Read_Data_2_ID[19]             ; Clk        ; 6.936 ; 6.936 ; Rise       ; Clk             ;
;  Read_Data_2_ID[20]             ; Clk        ; 6.774 ; 6.774 ; Rise       ; Clk             ;
;  Read_Data_2_ID[21]             ; Clk        ; 7.746 ; 7.746 ; Rise       ; Clk             ;
;  Read_Data_2_ID[22]             ; Clk        ; 7.718 ; 7.718 ; Rise       ; Clk             ;
;  Read_Data_2_ID[23]             ; Clk        ; 7.546 ; 7.546 ; Rise       ; Clk             ;
;  Read_Data_2_ID[24]             ; Clk        ; 6.980 ; 6.980 ; Rise       ; Clk             ;
;  Read_Data_2_ID[25]             ; Clk        ; 6.732 ; 6.732 ; Rise       ; Clk             ;
;  Read_Data_2_ID[26]             ; Clk        ; 7.136 ; 7.136 ; Rise       ; Clk             ;
;  Read_Data_2_ID[27]             ; Clk        ; 7.392 ; 7.392 ; Rise       ; Clk             ;
;  Read_Data_2_ID[28]             ; Clk        ; 7.622 ; 7.622 ; Rise       ; Clk             ;
;  Read_Data_2_ID[29]             ; Clk        ; 7.038 ; 7.038 ; Rise       ; Clk             ;
;  Read_Data_2_ID[30]             ; Clk        ; 7.582 ; 7.582 ; Rise       ; Clk             ;
;  Read_Data_2_ID[31]             ; Clk        ; 7.669 ; 7.669 ; Rise       ; Clk             ;
; Read_Data_MEM[*]                ; Clk        ; 5.717 ; 5.717 ; Rise       ; Clk             ;
;  Read_Data_MEM[0]               ; Clk        ; 4.446 ; 4.446 ; Rise       ; Clk             ;
;  Read_Data_MEM[1]               ; Clk        ; 4.384 ; 4.384 ; Rise       ; Clk             ;
;  Read_Data_MEM[2]               ; Clk        ; 4.240 ; 4.240 ; Rise       ; Clk             ;
;  Read_Data_MEM[3]               ; Clk        ; 4.825 ; 4.825 ; Rise       ; Clk             ;
;  Read_Data_MEM[4]               ; Clk        ; 4.576 ; 4.576 ; Rise       ; Clk             ;
;  Read_Data_MEM[5]               ; Clk        ; 5.303 ; 5.303 ; Rise       ; Clk             ;
;  Read_Data_MEM[6]               ; Clk        ; 4.619 ; 4.619 ; Rise       ; Clk             ;
;  Read_Data_MEM[7]               ; Clk        ; 4.732 ; 4.732 ; Rise       ; Clk             ;
;  Read_Data_MEM[8]               ; Clk        ; 5.404 ; 5.404 ; Rise       ; Clk             ;
;  Read_Data_MEM[9]               ; Clk        ; 5.043 ; 5.043 ; Rise       ; Clk             ;
;  Read_Data_MEM[10]              ; Clk        ; 4.990 ; 4.990 ; Rise       ; Clk             ;
;  Read_Data_MEM[11]              ; Clk        ; 5.048 ; 5.048 ; Rise       ; Clk             ;
;  Read_Data_MEM[12]              ; Clk        ; 4.618 ; 4.618 ; Rise       ; Clk             ;
;  Read_Data_MEM[13]              ; Clk        ; 4.762 ; 4.762 ; Rise       ; Clk             ;
;  Read_Data_MEM[14]              ; Clk        ; 4.932 ; 4.932 ; Rise       ; Clk             ;
;  Read_Data_MEM[15]              ; Clk        ; 4.867 ; 4.867 ; Rise       ; Clk             ;
;  Read_Data_MEM[16]              ; Clk        ; 4.597 ; 4.597 ; Rise       ; Clk             ;
;  Read_Data_MEM[17]              ; Clk        ; 4.714 ; 4.714 ; Rise       ; Clk             ;
;  Read_Data_MEM[18]              ; Clk        ; 5.443 ; 5.443 ; Rise       ; Clk             ;
;  Read_Data_MEM[19]              ; Clk        ; 5.717 ; 5.717 ; Rise       ; Clk             ;
;  Read_Data_MEM[20]              ; Clk        ; 4.922 ; 4.922 ; Rise       ; Clk             ;
;  Read_Data_MEM[21]              ; Clk        ; 4.833 ; 4.833 ; Rise       ; Clk             ;
;  Read_Data_MEM[22]              ; Clk        ; 4.868 ; 4.868 ; Rise       ; Clk             ;
;  Read_Data_MEM[23]              ; Clk        ; 4.288 ; 4.288 ; Rise       ; Clk             ;
;  Read_Data_MEM[24]              ; Clk        ; 4.912 ; 4.912 ; Rise       ; Clk             ;
;  Read_Data_MEM[25]              ; Clk        ; 5.008 ; 5.008 ; Rise       ; Clk             ;
;  Read_Data_MEM[26]              ; Clk        ; 4.769 ; 4.769 ; Rise       ; Clk             ;
;  Read_Data_MEM[27]              ; Clk        ; 4.898 ; 4.898 ; Rise       ; Clk             ;
;  Read_Data_MEM[28]              ; Clk        ; 5.270 ; 5.270 ; Rise       ; Clk             ;
;  Read_Data_MEM[29]              ; Clk        ; 4.885 ; 4.885 ; Rise       ; Clk             ;
;  Read_Data_MEM[30]              ; Clk        ; 5.080 ; 5.080 ; Rise       ; Clk             ;
;  Read_Data_MEM[31]              ; Clk        ; 5.119 ; 5.119 ; Rise       ; Clk             ;
; Read_Data_WB[*]                 ; Clk        ; 5.697 ; 5.697 ; Rise       ; Clk             ;
;  Read_Data_WB[0]                ; Clk        ; 4.736 ; 4.736 ; Rise       ; Clk             ;
;  Read_Data_WB[1]                ; Clk        ; 4.639 ; 4.639 ; Rise       ; Clk             ;
;  Read_Data_WB[2]                ; Clk        ; 4.444 ; 4.444 ; Rise       ; Clk             ;
;  Read_Data_WB[3]                ; Clk        ; 4.376 ; 4.376 ; Rise       ; Clk             ;
;  Read_Data_WB[4]                ; Clk        ; 5.344 ; 5.344 ; Rise       ; Clk             ;
;  Read_Data_WB[5]                ; Clk        ; 5.021 ; 5.021 ; Rise       ; Clk             ;
;  Read_Data_WB[6]                ; Clk        ; 5.114 ; 5.114 ; Rise       ; Clk             ;
;  Read_Data_WB[7]                ; Clk        ; 5.193 ; 5.193 ; Rise       ; Clk             ;
;  Read_Data_WB[8]                ; Clk        ; 4.318 ; 4.318 ; Rise       ; Clk             ;
;  Read_Data_WB[9]                ; Clk        ; 5.108 ; 5.108 ; Rise       ; Clk             ;
;  Read_Data_WB[10]               ; Clk        ; 4.563 ; 4.563 ; Rise       ; Clk             ;
;  Read_Data_WB[11]               ; Clk        ; 4.761 ; 4.761 ; Rise       ; Clk             ;
;  Read_Data_WB[12]               ; Clk        ; 4.891 ; 4.891 ; Rise       ; Clk             ;
;  Read_Data_WB[13]               ; Clk        ; 4.621 ; 4.621 ; Rise       ; Clk             ;
;  Read_Data_WB[14]               ; Clk        ; 4.658 ; 4.658 ; Rise       ; Clk             ;
;  Read_Data_WB[15]               ; Clk        ; 4.802 ; 4.802 ; Rise       ; Clk             ;
;  Read_Data_WB[16]               ; Clk        ; 5.242 ; 5.242 ; Rise       ; Clk             ;
;  Read_Data_WB[17]               ; Clk        ; 4.224 ; 4.224 ; Rise       ; Clk             ;
;  Read_Data_WB[18]               ; Clk        ; 4.467 ; 4.467 ; Rise       ; Clk             ;
;  Read_Data_WB[19]               ; Clk        ; 5.697 ; 5.697 ; Rise       ; Clk             ;
;  Read_Data_WB[20]               ; Clk        ; 4.738 ; 4.738 ; Rise       ; Clk             ;
;  Read_Data_WB[21]               ; Clk        ; 4.994 ; 4.994 ; Rise       ; Clk             ;
;  Read_Data_WB[22]               ; Clk        ; 4.848 ; 4.848 ; Rise       ; Clk             ;
;  Read_Data_WB[23]               ; Clk        ; 4.841 ; 4.841 ; Rise       ; Clk             ;
;  Read_Data_WB[24]               ; Clk        ; 4.384 ; 4.384 ; Rise       ; Clk             ;
;  Read_Data_WB[25]               ; Clk        ; 5.298 ; 5.298 ; Rise       ; Clk             ;
;  Read_Data_WB[26]               ; Clk        ; 4.900 ; 4.900 ; Rise       ; Clk             ;
;  Read_Data_WB[27]               ; Clk        ; 4.768 ; 4.768 ; Rise       ; Clk             ;
;  Read_Data_WB[28]               ; Clk        ; 5.013 ; 5.013 ; Rise       ; Clk             ;
;  Read_Data_WB[29]               ; Clk        ; 4.787 ; 4.787 ; Rise       ; Clk             ;
;  Read_Data_WB[30]               ; Clk        ; 5.038 ; 5.038 ; Rise       ; Clk             ;
;  Read_Data_WB[31]               ; Clk        ; 4.642 ; 4.642 ; Rise       ; Clk             ;
; RegDst_ID                       ; Clk        ; 6.159 ; 6.159 ; Rise       ; Clk             ;
; RegWrite_ID                     ; Clk        ; 4.869 ; 4.869 ; Rise       ; Clk             ;
; Sign_Extend_Instruction_ID[*]   ; Clk        ; 5.868 ; 5.868 ; Rise       ; Clk             ;
;  Sign_Extend_Instruction_ID[1]  ; Clk        ; 5.029 ; 5.029 ; Rise       ; Clk             ;
;  Sign_Extend_Instruction_ID[2]  ; Clk        ; 5.626 ; 5.626 ; Rise       ; Clk             ;
;  Sign_Extend_Instruction_ID[3]  ; Clk        ; 5.193 ; 5.193 ; Rise       ; Clk             ;
;  Sign_Extend_Instruction_ID[5]  ; Clk        ; 5.868 ; 5.868 ; Rise       ; Clk             ;
;  Sign_Extend_Instruction_ID[11] ; Clk        ; 4.964 ; 4.964 ; Rise       ; Clk             ;
;  Sign_Extend_Instruction_ID[12] ; Clk        ; 4.954 ; 4.954 ; Rise       ; Clk             ;
;  Sign_Extend_Instruction_ID[14] ; Clk        ; 5.013 ; 5.013 ; Rise       ; Clk             ;
; Write_Data_MEM[*]               ; Clk        ; 5.132 ; 5.132 ; Rise       ; Clk             ;
;  Write_Data_MEM[0]              ; Clk        ; 4.847 ; 4.847 ; Rise       ; Clk             ;
;  Write_Data_MEM[1]              ; Clk        ; 4.237 ; 4.237 ; Rise       ; Clk             ;
;  Write_Data_MEM[2]              ; Clk        ; 4.228 ; 4.228 ; Rise       ; Clk             ;
;  Write_Data_MEM[3]              ; Clk        ; 4.179 ; 4.179 ; Rise       ; Clk             ;
;  Write_Data_MEM[4]              ; Clk        ; 4.137 ; 4.137 ; Rise       ; Clk             ;
;  Write_Data_MEM[5]              ; Clk        ; 4.377 ; 4.377 ; Rise       ; Clk             ;
;  Write_Data_MEM[6]              ; Clk        ; 4.878 ; 4.878 ; Rise       ; Clk             ;
;  Write_Data_MEM[7]              ; Clk        ; 4.630 ; 4.630 ; Rise       ; Clk             ;
;  Write_Data_MEM[8]              ; Clk        ; 4.489 ; 4.489 ; Rise       ; Clk             ;
;  Write_Data_MEM[9]              ; Clk        ; 4.622 ; 4.622 ; Rise       ; Clk             ;
;  Write_Data_MEM[10]             ; Clk        ; 4.363 ; 4.363 ; Rise       ; Clk             ;
;  Write_Data_MEM[11]             ; Clk        ; 4.050 ; 4.050 ; Rise       ; Clk             ;
;  Write_Data_MEM[12]             ; Clk        ; 4.692 ; 4.692 ; Rise       ; Clk             ;
;  Write_Data_MEM[13]             ; Clk        ; 5.016 ; 5.016 ; Rise       ; Clk             ;
;  Write_Data_MEM[14]             ; Clk        ; 4.574 ; 4.574 ; Rise       ; Clk             ;
;  Write_Data_MEM[15]             ; Clk        ; 4.609 ; 4.609 ; Rise       ; Clk             ;
;  Write_Data_MEM[16]             ; Clk        ; 4.905 ; 4.905 ; Rise       ; Clk             ;
;  Write_Data_MEM[17]             ; Clk        ; 3.936 ; 3.936 ; Rise       ; Clk             ;
;  Write_Data_MEM[18]             ; Clk        ; 4.436 ; 4.436 ; Rise       ; Clk             ;
;  Write_Data_MEM[19]             ; Clk        ; 5.067 ; 5.067 ; Rise       ; Clk             ;
;  Write_Data_MEM[20]             ; Clk        ; 4.826 ; 4.826 ; Rise       ; Clk             ;
;  Write_Data_MEM[21]             ; Clk        ; 4.374 ; 4.374 ; Rise       ; Clk             ;
;  Write_Data_MEM[22]             ; Clk        ; 4.640 ; 4.640 ; Rise       ; Clk             ;
;  Write_Data_MEM[23]             ; Clk        ; 4.574 ; 4.574 ; Rise       ; Clk             ;
;  Write_Data_MEM[24]             ; Clk        ; 4.260 ; 4.260 ; Rise       ; Clk             ;
;  Write_Data_MEM[25]             ; Clk        ; 4.086 ; 4.086 ; Rise       ; Clk             ;
;  Write_Data_MEM[26]             ; Clk        ; 4.336 ; 4.336 ; Rise       ; Clk             ;
;  Write_Data_MEM[27]             ; Clk        ; 4.748 ; 4.748 ; Rise       ; Clk             ;
;  Write_Data_MEM[28]             ; Clk        ; 5.132 ; 5.132 ; Rise       ; Clk             ;
;  Write_Data_MEM[29]             ; Clk        ; 4.480 ; 4.480 ; Rise       ; Clk             ;
;  Write_Data_MEM[30]             ; Clk        ; 4.344 ; 4.344 ; Rise       ; Clk             ;
;  Write_Data_MEM[31]             ; Clk        ; 4.462 ; 4.462 ; Rise       ; Clk             ;
; Write_Data_WB[*]                ; Clk        ; 5.572 ; 5.572 ; Rise       ; Clk             ;
;  Write_Data_WB[0]               ; Clk        ; 5.212 ; 5.212 ; Rise       ; Clk             ;
;  Write_Data_WB[1]               ; Clk        ; 5.024 ; 5.024 ; Rise       ; Clk             ;
;  Write_Data_WB[2]               ; Clk        ; 5.008 ; 5.008 ; Rise       ; Clk             ;
;  Write_Data_WB[3]               ; Clk        ; 5.410 ; 5.410 ; Rise       ; Clk             ;
;  Write_Data_WB[4]               ; Clk        ; 5.010 ; 5.010 ; Rise       ; Clk             ;
;  Write_Data_WB[5]               ; Clk        ; 5.242 ; 5.242 ; Rise       ; Clk             ;
;  Write_Data_WB[6]               ; Clk        ; 5.572 ; 5.572 ; Rise       ; Clk             ;
;  Write_Data_WB[7]               ; Clk        ; 4.893 ; 4.893 ; Rise       ; Clk             ;
;  Write_Data_WB[8]               ; Clk        ; 5.542 ; 5.542 ; Rise       ; Clk             ;
;  Write_Data_WB[9]               ; Clk        ; 4.956 ; 4.956 ; Rise       ; Clk             ;
;  Write_Data_WB[10]              ; Clk        ; 4.893 ; 4.893 ; Rise       ; Clk             ;
;  Write_Data_WB[11]              ; Clk        ; 5.354 ; 5.354 ; Rise       ; Clk             ;
;  Write_Data_WB[12]              ; Clk        ; 4.982 ; 4.982 ; Rise       ; Clk             ;
;  Write_Data_WB[13]              ; Clk        ; 4.813 ; 4.813 ; Rise       ; Clk             ;
;  Write_Data_WB[14]              ; Clk        ; 4.935 ; 4.935 ; Rise       ; Clk             ;
;  Write_Data_WB[15]              ; Clk        ; 5.124 ; 5.124 ; Rise       ; Clk             ;
;  Write_Data_WB[16]              ; Clk        ; 5.013 ; 5.013 ; Rise       ; Clk             ;
;  Write_Data_WB[17]              ; Clk        ; 4.581 ; 4.581 ; Rise       ; Clk             ;
;  Write_Data_WB[18]              ; Clk        ; 5.013 ; 5.013 ; Rise       ; Clk             ;
;  Write_Data_WB[19]              ; Clk        ; 5.026 ; 5.026 ; Rise       ; Clk             ;
;  Write_Data_WB[20]              ; Clk        ; 4.751 ; 4.751 ; Rise       ; Clk             ;
;  Write_Data_WB[21]              ; Clk        ; 5.023 ; 5.023 ; Rise       ; Clk             ;
;  Write_Data_WB[22]              ; Clk        ; 5.071 ; 5.071 ; Rise       ; Clk             ;
;  Write_Data_WB[23]              ; Clk        ; 5.261 ; 5.261 ; Rise       ; Clk             ;
;  Write_Data_WB[24]              ; Clk        ; 4.946 ; 4.946 ; Rise       ; Clk             ;
;  Write_Data_WB[25]              ; Clk        ; 4.953 ; 4.953 ; Rise       ; Clk             ;
;  Write_Data_WB[26]              ; Clk        ; 4.802 ; 4.802 ; Rise       ; Clk             ;
;  Write_Data_WB[27]              ; Clk        ; 4.797 ; 4.797 ; Rise       ; Clk             ;
;  Write_Data_WB[28]              ; Clk        ; 5.493 ; 5.493 ; Rise       ; Clk             ;
;  Write_Data_WB[29]              ; Clk        ; 4.959 ; 4.959 ; Rise       ; Clk             ;
;  Write_Data_WB[30]              ; Clk        ; 5.081 ; 5.081 ; Rise       ; Clk             ;
;  Write_Data_WB[31]              ; Clk        ; 4.805 ; 4.805 ; Rise       ; Clk             ;
; Write_Register_EX[*]            ; Clk        ; 5.864 ; 5.864 ; Rise       ; Clk             ;
;  Write_Register_EX[0]           ; Clk        ; 5.864 ; 5.864 ; Rise       ; Clk             ;
;  Write_Register_EX[1]           ; Clk        ; 5.499 ; 5.499 ; Rise       ; Clk             ;
;  Write_Register_EX[2]           ; Clk        ; 5.159 ; 5.159 ; Rise       ; Clk             ;
;  Write_Register_EX[3]           ; Clk        ; 4.684 ; 4.684 ; Rise       ; Clk             ;
; Zero_EX                         ; Clk        ; 8.288 ; 8.288 ; Rise       ; Clk             ;
+---------------------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; ALUOp_ID[*]                     ; Clk        ; 5.072 ; 5.072 ; Rise       ; Clk             ;
;  ALUOp_ID[0]                    ; Clk        ; 5.072 ; 5.072 ; Rise       ; Clk             ;
;  ALUOp_ID[1]                    ; Clk        ; 5.982 ; 5.982 ; Rise       ; Clk             ;
; ALUSrc_ID                       ; Clk        ; 4.791 ; 4.791 ; Rise       ; Clk             ;
; ALU_Control_EX[*]               ; Clk        ; 4.621 ; 4.621 ; Rise       ; Clk             ;
;  ALU_Control_EX[0]              ; Clk        ; 4.621 ; 4.621 ; Rise       ; Clk             ;
;  ALU_Control_EX[1]              ; Clk        ; 4.876 ; 4.876 ; Rise       ; Clk             ;
;  ALU_Control_EX[2]              ; Clk        ; 5.617 ; 5.617 ; Rise       ; Clk             ;
; ALU_Data_2_EX[*]                ; Clk        ; 4.256 ; 4.256 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[0]               ; Clk        ; 4.256 ; 4.256 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[1]               ; Clk        ; 4.813 ; 4.813 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[2]               ; Clk        ; 4.530 ; 4.530 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[3]               ; Clk        ; 5.007 ; 5.007 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[4]               ; Clk        ; 4.405 ; 4.405 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[5]               ; Clk        ; 5.404 ; 5.404 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[6]               ; Clk        ; 4.981 ; 4.981 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[7]               ; Clk        ; 4.508 ; 4.508 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[8]               ; Clk        ; 5.068 ; 5.068 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[9]               ; Clk        ; 4.519 ; 4.519 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[10]              ; Clk        ; 5.395 ; 5.395 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[11]              ; Clk        ; 5.024 ; 5.024 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[12]              ; Clk        ; 4.771 ; 4.771 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[13]              ; Clk        ; 5.130 ; 5.130 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[14]              ; Clk        ; 4.634 ; 4.634 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[15]              ; Clk        ; 5.131 ; 5.131 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[16]              ; Clk        ; 5.103 ; 5.103 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[17]              ; Clk        ; 4.628 ; 4.628 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[18]              ; Clk        ; 4.588 ; 4.588 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[19]              ; Clk        ; 5.638 ; 5.638 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[20]              ; Clk        ; 4.523 ; 4.523 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[21]              ; Clk        ; 5.393 ; 5.393 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[22]              ; Clk        ; 4.570 ; 4.570 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[23]              ; Clk        ; 4.788 ; 4.788 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[24]              ; Clk        ; 4.951 ; 4.951 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[25]              ; Clk        ; 5.193 ; 5.193 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[26]              ; Clk        ; 5.459 ; 5.459 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[27]              ; Clk        ; 4.440 ; 4.440 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[28]              ; Clk        ; 4.730 ; 4.730 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[29]              ; Clk        ; 4.583 ; 4.583 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[30]              ; Clk        ; 4.353 ; 4.353 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[31]              ; Clk        ; 4.780 ; 4.780 ; Rise       ; Clk             ;
; ALU_Result_EX[*]                ; Clk        ; 4.570 ; 4.570 ; Rise       ; Clk             ;
;  ALU_Result_EX[0]               ; Clk        ; 4.570 ; 4.570 ; Rise       ; Clk             ;
;  ALU_Result_EX[1]               ; Clk        ; 5.763 ; 5.763 ; Rise       ; Clk             ;
;  ALU_Result_EX[2]               ; Clk        ; 5.363 ; 5.363 ; Rise       ; Clk             ;
;  ALU_Result_EX[3]               ; Clk        ; 5.354 ; 5.354 ; Rise       ; Clk             ;
;  ALU_Result_EX[4]               ; Clk        ; 5.138 ; 5.138 ; Rise       ; Clk             ;
;  ALU_Result_EX[5]               ; Clk        ; 5.484 ; 5.484 ; Rise       ; Clk             ;
;  ALU_Result_EX[6]               ; Clk        ; 5.392 ; 5.392 ; Rise       ; Clk             ;
;  ALU_Result_EX[7]               ; Clk        ; 5.508 ; 5.508 ; Rise       ; Clk             ;
;  ALU_Result_EX[8]               ; Clk        ; 5.367 ; 5.367 ; Rise       ; Clk             ;
;  ALU_Result_EX[9]               ; Clk        ; 5.067 ; 5.067 ; Rise       ; Clk             ;
;  ALU_Result_EX[10]              ; Clk        ; 5.951 ; 5.951 ; Rise       ; Clk             ;
;  ALU_Result_EX[11]              ; Clk        ; 5.241 ; 5.241 ; Rise       ; Clk             ;
;  ALU_Result_EX[12]              ; Clk        ; 5.799 ; 5.799 ; Rise       ; Clk             ;
;  ALU_Result_EX[13]              ; Clk        ; 5.692 ; 5.692 ; Rise       ; Clk             ;
;  ALU_Result_EX[14]              ; Clk        ; 5.374 ; 5.374 ; Rise       ; Clk             ;
;  ALU_Result_EX[15]              ; Clk        ; 5.626 ; 5.626 ; Rise       ; Clk             ;
;  ALU_Result_EX[16]              ; Clk        ; 5.324 ; 5.324 ; Rise       ; Clk             ;
;  ALU_Result_EX[17]              ; Clk        ; 5.341 ; 5.341 ; Rise       ; Clk             ;
;  ALU_Result_EX[18]              ; Clk        ; 5.300 ; 5.300 ; Rise       ; Clk             ;
;  ALU_Result_EX[19]              ; Clk        ; 5.411 ; 5.411 ; Rise       ; Clk             ;
;  ALU_Result_EX[20]              ; Clk        ; 5.580 ; 5.580 ; Rise       ; Clk             ;
;  ALU_Result_EX[21]              ; Clk        ; 5.154 ; 5.154 ; Rise       ; Clk             ;
;  ALU_Result_EX[22]              ; Clk        ; 5.892 ; 5.892 ; Rise       ; Clk             ;
;  ALU_Result_EX[23]              ; Clk        ; 5.484 ; 5.484 ; Rise       ; Clk             ;
;  ALU_Result_EX[24]              ; Clk        ; 5.188 ; 5.188 ; Rise       ; Clk             ;
;  ALU_Result_EX[25]              ; Clk        ; 5.299 ; 5.299 ; Rise       ; Clk             ;
;  ALU_Result_EX[26]              ; Clk        ; 5.260 ; 5.260 ; Rise       ; Clk             ;
;  ALU_Result_EX[27]              ; Clk        ; 5.301 ; 5.301 ; Rise       ; Clk             ;
;  ALU_Result_EX[28]              ; Clk        ; 5.943 ; 5.943 ; Rise       ; Clk             ;
;  ALU_Result_EX[29]              ; Clk        ; 5.715 ; 5.715 ; Rise       ; Clk             ;
;  ALU_Result_EX[30]              ; Clk        ; 5.873 ; 5.873 ; Rise       ; Clk             ;
;  ALU_Result_EX[31]              ; Clk        ; 5.262 ; 5.262 ; Rise       ; Clk             ;
; ALU_Result_MEM[*]               ; Clk        ; 4.170 ; 4.170 ; Rise       ; Clk             ;
;  ALU_Result_MEM[0]              ; Clk        ; 4.359 ; 4.359 ; Rise       ; Clk             ;
;  ALU_Result_MEM[1]              ; Clk        ; 4.275 ; 4.275 ; Rise       ; Clk             ;
;  ALU_Result_MEM[2]              ; Clk        ; 4.573 ; 4.573 ; Rise       ; Clk             ;
;  ALU_Result_MEM[3]              ; Clk        ; 4.436 ; 4.436 ; Rise       ; Clk             ;
;  ALU_Result_MEM[4]              ; Clk        ; 4.400 ; 4.400 ; Rise       ; Clk             ;
;  ALU_Result_MEM[5]              ; Clk        ; 4.266 ; 4.266 ; Rise       ; Clk             ;
;  ALU_Result_MEM[6]              ; Clk        ; 4.170 ; 4.170 ; Rise       ; Clk             ;
;  ALU_Result_MEM[7]              ; Clk        ; 4.300 ; 4.300 ; Rise       ; Clk             ;
;  ALU_Result_MEM[8]              ; Clk        ; 4.618 ; 4.618 ; Rise       ; Clk             ;
;  ALU_Result_MEM[9]              ; Clk        ; 4.549 ; 4.549 ; Rise       ; Clk             ;
;  ALU_Result_MEM[10]             ; Clk        ; 4.463 ; 4.463 ; Rise       ; Clk             ;
;  ALU_Result_MEM[11]             ; Clk        ; 4.620 ; 4.620 ; Rise       ; Clk             ;
;  ALU_Result_MEM[12]             ; Clk        ; 4.873 ; 4.873 ; Rise       ; Clk             ;
;  ALU_Result_MEM[13]             ; Clk        ; 4.790 ; 4.790 ; Rise       ; Clk             ;
;  ALU_Result_MEM[14]             ; Clk        ; 4.416 ; 4.416 ; Rise       ; Clk             ;
;  ALU_Result_MEM[15]             ; Clk        ; 4.890 ; 4.890 ; Rise       ; Clk             ;
;  ALU_Result_MEM[16]             ; Clk        ; 5.309 ; 5.309 ; Rise       ; Clk             ;
;  ALU_Result_MEM[17]             ; Clk        ; 4.743 ; 4.743 ; Rise       ; Clk             ;
;  ALU_Result_MEM[18]             ; Clk        ; 4.717 ; 4.717 ; Rise       ; Clk             ;
;  ALU_Result_MEM[19]             ; Clk        ; 4.931 ; 4.931 ; Rise       ; Clk             ;
;  ALU_Result_MEM[20]             ; Clk        ; 4.636 ; 4.636 ; Rise       ; Clk             ;
;  ALU_Result_MEM[21]             ; Clk        ; 4.804 ; 4.804 ; Rise       ; Clk             ;
;  ALU_Result_MEM[22]             ; Clk        ; 5.335 ; 5.335 ; Rise       ; Clk             ;
;  ALU_Result_MEM[23]             ; Clk        ; 4.298 ; 4.298 ; Rise       ; Clk             ;
;  ALU_Result_MEM[24]             ; Clk        ; 4.302 ; 4.302 ; Rise       ; Clk             ;
;  ALU_Result_MEM[25]             ; Clk        ; 4.751 ; 4.751 ; Rise       ; Clk             ;
;  ALU_Result_MEM[26]             ; Clk        ; 4.290 ; 4.290 ; Rise       ; Clk             ;
;  ALU_Result_MEM[27]             ; Clk        ; 4.486 ; 4.486 ; Rise       ; Clk             ;
;  ALU_Result_MEM[28]             ; Clk        ; 4.283 ; 4.283 ; Rise       ; Clk             ;
;  ALU_Result_MEM[29]             ; Clk        ; 4.538 ; 4.538 ; Rise       ; Clk             ;
;  ALU_Result_MEM[30]             ; Clk        ; 4.797 ; 4.797 ; Rise       ; Clk             ;
;  ALU_Result_MEM[31]             ; Clk        ; 4.967 ; 4.967 ; Rise       ; Clk             ;
; ALU_Result_WB[*]                ; Clk        ; 4.315 ; 4.315 ; Rise       ; Clk             ;
;  ALU_Result_WB[0]               ; Clk        ; 5.042 ; 5.042 ; Rise       ; Clk             ;
;  ALU_Result_WB[1]               ; Clk        ; 4.765 ; 4.765 ; Rise       ; Clk             ;
;  ALU_Result_WB[2]               ; Clk        ; 4.747 ; 4.747 ; Rise       ; Clk             ;
;  ALU_Result_WB[3]               ; Clk        ; 4.660 ; 4.660 ; Rise       ; Clk             ;
;  ALU_Result_WB[4]               ; Clk        ; 4.739 ; 4.739 ; Rise       ; Clk             ;
;  ALU_Result_WB[5]               ; Clk        ; 5.390 ; 5.390 ; Rise       ; Clk             ;
;  ALU_Result_WB[6]               ; Clk        ; 5.929 ; 5.929 ; Rise       ; Clk             ;
;  ALU_Result_WB[7]               ; Clk        ; 4.753 ; 4.753 ; Rise       ; Clk             ;
;  ALU_Result_WB[8]               ; Clk        ; 4.995 ; 4.995 ; Rise       ; Clk             ;
;  ALU_Result_WB[9]               ; Clk        ; 4.975 ; 4.975 ; Rise       ; Clk             ;
;  ALU_Result_WB[10]              ; Clk        ; 4.513 ; 4.513 ; Rise       ; Clk             ;
;  ALU_Result_WB[11]              ; Clk        ; 5.174 ; 5.174 ; Rise       ; Clk             ;
;  ALU_Result_WB[12]              ; Clk        ; 4.504 ; 4.504 ; Rise       ; Clk             ;
;  ALU_Result_WB[13]              ; Clk        ; 5.172 ; 5.172 ; Rise       ; Clk             ;
;  ALU_Result_WB[14]              ; Clk        ; 5.005 ; 5.005 ; Rise       ; Clk             ;
;  ALU_Result_WB[15]              ; Clk        ; 4.629 ; 4.629 ; Rise       ; Clk             ;
;  ALU_Result_WB[16]              ; Clk        ; 4.717 ; 4.717 ; Rise       ; Clk             ;
;  ALU_Result_WB[17]              ; Clk        ; 5.793 ; 5.793 ; Rise       ; Clk             ;
;  ALU_Result_WB[18]              ; Clk        ; 4.436 ; 4.436 ; Rise       ; Clk             ;
;  ALU_Result_WB[19]              ; Clk        ; 4.952 ; 4.952 ; Rise       ; Clk             ;
;  ALU_Result_WB[20]              ; Clk        ; 4.747 ; 4.747 ; Rise       ; Clk             ;
;  ALU_Result_WB[21]              ; Clk        ; 4.315 ; 4.315 ; Rise       ; Clk             ;
;  ALU_Result_WB[22]              ; Clk        ; 4.785 ; 4.785 ; Rise       ; Clk             ;
;  ALU_Result_WB[23]              ; Clk        ; 4.705 ; 4.705 ; Rise       ; Clk             ;
;  ALU_Result_WB[24]              ; Clk        ; 5.259 ; 5.259 ; Rise       ; Clk             ;
;  ALU_Result_WB[25]              ; Clk        ; 5.122 ; 5.122 ; Rise       ; Clk             ;
;  ALU_Result_WB[26]              ; Clk        ; 5.520 ; 5.520 ; Rise       ; Clk             ;
;  ALU_Result_WB[27]              ; Clk        ; 4.928 ; 4.928 ; Rise       ; Clk             ;
;  ALU_Result_WB[28]              ; Clk        ; 5.344 ; 5.344 ; Rise       ; Clk             ;
;  ALU_Result_WB[29]              ; Clk        ; 4.827 ; 4.827 ; Rise       ; Clk             ;
;  ALU_Result_WB[30]              ; Clk        ; 4.952 ; 4.952 ; Rise       ; Clk             ;
;  ALU_Result_WB[31]              ; Clk        ; 4.341 ; 4.341 ; Rise       ; Clk             ;
; Branch_Dest_EX[*]               ; Clk        ; 4.571 ; 4.571 ; Rise       ; Clk             ;
;  Branch_Dest_EX[0]              ; Clk        ; 5.196 ; 5.196 ; Rise       ; Clk             ;
;  Branch_Dest_EX[1]              ; Clk        ; 5.177 ; 5.177 ; Rise       ; Clk             ;
;  Branch_Dest_EX[2]              ; Clk        ; 4.581 ; 4.581 ; Rise       ; Clk             ;
;  Branch_Dest_EX[3]              ; Clk        ; 4.776 ; 4.776 ; Rise       ; Clk             ;
;  Branch_Dest_EX[4]              ; Clk        ; 5.178 ; 5.178 ; Rise       ; Clk             ;
;  Branch_Dest_EX[5]              ; Clk        ; 5.214 ; 5.214 ; Rise       ; Clk             ;
;  Branch_Dest_EX[6]              ; Clk        ; 4.988 ; 4.988 ; Rise       ; Clk             ;
;  Branch_Dest_EX[7]              ; Clk        ; 5.142 ; 5.142 ; Rise       ; Clk             ;
;  Branch_Dest_EX[8]              ; Clk        ; 5.229 ; 5.229 ; Rise       ; Clk             ;
;  Branch_Dest_EX[9]              ; Clk        ; 4.587 ; 4.587 ; Rise       ; Clk             ;
;  Branch_Dest_EX[10]             ; Clk        ; 5.396 ; 5.396 ; Rise       ; Clk             ;
;  Branch_Dest_EX[11]             ; Clk        ; 5.263 ; 5.263 ; Rise       ; Clk             ;
;  Branch_Dest_EX[12]             ; Clk        ; 5.311 ; 5.311 ; Rise       ; Clk             ;
;  Branch_Dest_EX[13]             ; Clk        ; 5.382 ; 5.382 ; Rise       ; Clk             ;
;  Branch_Dest_EX[14]             ; Clk        ; 5.164 ; 5.164 ; Rise       ; Clk             ;
;  Branch_Dest_EX[15]             ; Clk        ; 5.193 ; 5.193 ; Rise       ; Clk             ;
;  Branch_Dest_EX[16]             ; Clk        ; 5.283 ; 5.283 ; Rise       ; Clk             ;
;  Branch_Dest_EX[17]             ; Clk        ; 5.178 ; 5.178 ; Rise       ; Clk             ;
;  Branch_Dest_EX[18]             ; Clk        ; 4.571 ; 4.571 ; Rise       ; Clk             ;
;  Branch_Dest_EX[19]             ; Clk        ; 4.855 ; 4.855 ; Rise       ; Clk             ;
;  Branch_Dest_EX[20]             ; Clk        ; 5.125 ; 5.125 ; Rise       ; Clk             ;
;  Branch_Dest_EX[21]             ; Clk        ; 5.175 ; 5.175 ; Rise       ; Clk             ;
;  Branch_Dest_EX[22]             ; Clk        ; 4.874 ; 4.874 ; Rise       ; Clk             ;
;  Branch_Dest_EX[23]             ; Clk        ; 4.737 ; 4.737 ; Rise       ; Clk             ;
;  Branch_Dest_EX[24]             ; Clk        ; 4.693 ; 4.693 ; Rise       ; Clk             ;
;  Branch_Dest_EX[25]             ; Clk        ; 4.780 ; 4.780 ; Rise       ; Clk             ;
;  Branch_Dest_EX[26]             ; Clk        ; 5.363 ; 5.363 ; Rise       ; Clk             ;
;  Branch_Dest_EX[27]             ; Clk        ; 5.161 ; 5.161 ; Rise       ; Clk             ;
;  Branch_Dest_EX[28]             ; Clk        ; 5.501 ; 5.501 ; Rise       ; Clk             ;
;  Branch_Dest_EX[29]             ; Clk        ; 5.027 ; 5.027 ; Rise       ; Clk             ;
;  Branch_Dest_EX[30]             ; Clk        ; 4.965 ; 4.965 ; Rise       ; Clk             ;
;  Branch_Dest_EX[31]             ; Clk        ; 4.726 ; 4.726 ; Rise       ; Clk             ;
; Branch_ID                       ; Clk        ; 5.112 ; 5.112 ; Rise       ; Clk             ;
; Instruction_EX[*]               ; Clk        ; 3.446 ; 3.446 ; Rise       ; Clk             ;
;  Instruction_EX[1]              ; Clk        ; 3.986 ; 3.986 ; Rise       ; Clk             ;
;  Instruction_EX[2]              ; Clk        ; 3.977 ; 3.977 ; Rise       ; Clk             ;
;  Instruction_EX[3]              ; Clk        ; 3.446 ; 3.446 ; Rise       ; Clk             ;
;  Instruction_EX[5]              ; Clk        ; 4.132 ; 4.132 ; Rise       ; Clk             ;
;  Instruction_EX[11]             ; Clk        ; 5.682 ; 5.682 ; Rise       ; Clk             ;
;  Instruction_EX[12]             ; Clk        ; 5.692 ; 5.692 ; Rise       ; Clk             ;
;  Instruction_EX[14]             ; Clk        ; 4.674 ; 4.674 ; Rise       ; Clk             ;
;  Instruction_EX[16]             ; Clk        ; 4.619 ; 4.619 ; Rise       ; Clk             ;
;  Instruction_EX[17]             ; Clk        ; 5.330 ; 5.330 ; Rise       ; Clk             ;
;  Instruction_EX[18]             ; Clk        ; 4.963 ; 4.963 ; Rise       ; Clk             ;
;  Instruction_EX[19]             ; Clk        ; 4.674 ; 4.674 ; Rise       ; Clk             ;
;  Instruction_EX[21]             ; Clk        ; 4.893 ; 4.893 ; Rise       ; Clk             ;
;  Instruction_EX[22]             ; Clk        ; 3.502 ; 3.502 ; Rise       ; Clk             ;
;  Instruction_EX[23]             ; Clk        ; 4.228 ; 4.228 ; Rise       ; Clk             ;
;  Instruction_EX[24]             ; Clk        ; 3.996 ; 3.996 ; Rise       ; Clk             ;
;  Instruction_EX[25]             ; Clk        ; 3.551 ; 3.551 ; Rise       ; Clk             ;
;  Instruction_EX[26]             ; Clk        ; 3.652 ; 3.652 ; Rise       ; Clk             ;
;  Instruction_EX[27]             ; Clk        ; 3.648 ; 3.648 ; Rise       ; Clk             ;
;  Instruction_EX[28]             ; Clk        ; 3.567 ; 3.567 ; Rise       ; Clk             ;
;  Instruction_EX[29]             ; Clk        ; 4.147 ; 4.147 ; Rise       ; Clk             ;
;  Instruction_EX[31]             ; Clk        ; 3.706 ; 3.706 ; Rise       ; Clk             ;
; Instruction_ID[*]               ; Clk        ; 4.591 ; 4.591 ; Rise       ; Clk             ;
;  Instruction_ID[1]              ; Clk        ; 5.159 ; 5.159 ; Rise       ; Clk             ;
;  Instruction_ID[2]              ; Clk        ; 5.626 ; 5.626 ; Rise       ; Clk             ;
;  Instruction_ID[3]              ; Clk        ; 5.320 ; 5.320 ; Rise       ; Clk             ;
;  Instruction_ID[5]              ; Clk        ; 5.918 ; 5.918 ; Rise       ; Clk             ;
;  Instruction_ID[11]             ; Clk        ; 4.964 ; 4.964 ; Rise       ; Clk             ;
;  Instruction_ID[12]             ; Clk        ; 4.924 ; 4.924 ; Rise       ; Clk             ;
;  Instruction_ID[14]             ; Clk        ; 5.009 ; 5.009 ; Rise       ; Clk             ;
;  Instruction_ID[16]             ; Clk        ; 5.435 ; 5.435 ; Rise       ; Clk             ;
;  Instruction_ID[17]             ; Clk        ; 4.902 ; 4.902 ; Rise       ; Clk             ;
;  Instruction_ID[18]             ; Clk        ; 4.846 ; 4.846 ; Rise       ; Clk             ;
;  Instruction_ID[19]             ; Clk        ; 5.149 ; 5.149 ; Rise       ; Clk             ;
;  Instruction_ID[21]             ; Clk        ; 4.941 ; 4.941 ; Rise       ; Clk             ;
;  Instruction_ID[22]             ; Clk        ; 4.641 ; 4.641 ; Rise       ; Clk             ;
;  Instruction_ID[23]             ; Clk        ; 4.866 ; 4.866 ; Rise       ; Clk             ;
;  Instruction_ID[24]             ; Clk        ; 5.159 ; 5.159 ; Rise       ; Clk             ;
;  Instruction_ID[25]             ; Clk        ; 4.690 ; 4.690 ; Rise       ; Clk             ;
;  Instruction_ID[26]             ; Clk        ; 4.591 ; 4.591 ; Rise       ; Clk             ;
;  Instruction_ID[27]             ; Clk        ; 4.659 ; 4.659 ; Rise       ; Clk             ;
;  Instruction_ID[28]             ; Clk        ; 4.598 ; 4.598 ; Rise       ; Clk             ;
;  Instruction_ID[29]             ; Clk        ; 4.777 ; 4.777 ; Rise       ; Clk             ;
;  Instruction_ID[31]             ; Clk        ; 4.659 ; 4.659 ; Rise       ; Clk             ;
; Instruction_IF[*]               ; Clk        ; 4.956 ; 4.956 ; Rise       ; Clk             ;
;  Instruction_IF[1]              ; Clk        ; 5.607 ; 5.607 ; Rise       ; Clk             ;
;  Instruction_IF[2]              ; Clk        ; 6.071 ; 6.071 ; Rise       ; Clk             ;
;  Instruction_IF[3]              ; Clk        ; 6.188 ; 6.188 ; Rise       ; Clk             ;
;  Instruction_IF[5]              ; Clk        ; 5.536 ; 5.536 ; Rise       ; Clk             ;
;  Instruction_IF[11]             ; Clk        ; 6.006 ; 6.006 ; Rise       ; Clk             ;
;  Instruction_IF[12]             ; Clk        ; 5.815 ; 5.815 ; Rise       ; Clk             ;
;  Instruction_IF[14]             ; Clk        ; 5.683 ; 5.683 ; Rise       ; Clk             ;
;  Instruction_IF[16]             ; Clk        ; 6.178 ; 6.178 ; Rise       ; Clk             ;
;  Instruction_IF[17]             ; Clk        ; 4.956 ; 4.956 ; Rise       ; Clk             ;
;  Instruction_IF[18]             ; Clk        ; 5.395 ; 5.395 ; Rise       ; Clk             ;
;  Instruction_IF[19]             ; Clk        ; 5.638 ; 5.638 ; Rise       ; Clk             ;
;  Instruction_IF[21]             ; Clk        ; 5.188 ; 5.188 ; Rise       ; Clk             ;
;  Instruction_IF[22]             ; Clk        ; 6.517 ; 6.517 ; Rise       ; Clk             ;
;  Instruction_IF[23]             ; Clk        ; 5.358 ; 5.358 ; Rise       ; Clk             ;
;  Instruction_IF[24]             ; Clk        ; 5.607 ; 5.607 ; Rise       ; Clk             ;
;  Instruction_IF[25]             ; Clk        ; 5.509 ; 5.509 ; Rise       ; Clk             ;
;  Instruction_IF[26]             ; Clk        ; 6.425 ; 6.425 ; Rise       ; Clk             ;
;  Instruction_IF[27]             ; Clk        ; 6.414 ; 6.414 ; Rise       ; Clk             ;
;  Instruction_IF[28]             ; Clk        ; 5.489 ; 5.489 ; Rise       ; Clk             ;
;  Instruction_IF[29]             ; Clk        ; 5.365 ; 5.365 ; Rise       ; Clk             ;
;  Instruction_IF[31]             ; Clk        ; 6.455 ; 6.455 ; Rise       ; Clk             ;
; MemRead_ID                      ; Clk        ; 5.119 ; 5.119 ; Rise       ; Clk             ;
; MemWrite_ID                     ; Clk        ; 4.976 ; 4.976 ; Rise       ; Clk             ;
; MemtoReg_ID                     ; Clk        ; 5.124 ; 5.124 ; Rise       ; Clk             ;
; Next_PC_IF[*]                   ; Clk        ; 4.195 ; 4.195 ; Rise       ; Clk             ;
;  Next_PC_IF[0]                  ; Clk        ; 4.766 ; 4.766 ; Rise       ; Clk             ;
;  Next_PC_IF[1]                  ; Clk        ; 4.766 ; 4.766 ; Rise       ; Clk             ;
;  Next_PC_IF[2]                  ; Clk        ; 4.195 ; 4.195 ; Rise       ; Clk             ;
;  Next_PC_IF[3]                  ; Clk        ; 5.559 ; 5.559 ; Rise       ; Clk             ;
;  Next_PC_IF[4]                  ; Clk        ; 5.416 ; 5.416 ; Rise       ; Clk             ;
;  Next_PC_IF[5]                  ; Clk        ; 4.793 ; 4.793 ; Rise       ; Clk             ;
;  Next_PC_IF[6]                  ; Clk        ; 5.290 ; 5.290 ; Rise       ; Clk             ;
;  Next_PC_IF[7]                  ; Clk        ; 5.086 ; 5.086 ; Rise       ; Clk             ;
;  Next_PC_IF[8]                  ; Clk        ; 5.113 ; 5.113 ; Rise       ; Clk             ;
;  Next_PC_IF[9]                  ; Clk        ; 4.778 ; 4.778 ; Rise       ; Clk             ;
;  Next_PC_IF[10]                 ; Clk        ; 5.313 ; 5.313 ; Rise       ; Clk             ;
;  Next_PC_IF[11]                 ; Clk        ; 4.780 ; 4.780 ; Rise       ; Clk             ;
;  Next_PC_IF[12]                 ; Clk        ; 5.236 ; 5.236 ; Rise       ; Clk             ;
;  Next_PC_IF[13]                 ; Clk        ; 4.980 ; 4.980 ; Rise       ; Clk             ;
;  Next_PC_IF[14]                 ; Clk        ; 4.621 ; 4.621 ; Rise       ; Clk             ;
;  Next_PC_IF[15]                 ; Clk        ; 4.788 ; 4.788 ; Rise       ; Clk             ;
;  Next_PC_IF[16]                 ; Clk        ; 5.100 ; 5.100 ; Rise       ; Clk             ;
;  Next_PC_IF[17]                 ; Clk        ; 4.824 ; 4.824 ; Rise       ; Clk             ;
;  Next_PC_IF[18]                 ; Clk        ; 5.338 ; 5.338 ; Rise       ; Clk             ;
;  Next_PC_IF[19]                 ; Clk        ; 5.266 ; 5.266 ; Rise       ; Clk             ;
;  Next_PC_IF[20]                 ; Clk        ; 5.255 ; 5.255 ; Rise       ; Clk             ;
;  Next_PC_IF[21]                 ; Clk        ; 4.627 ; 4.627 ; Rise       ; Clk             ;
;  Next_PC_IF[22]                 ; Clk        ; 4.799 ; 4.799 ; Rise       ; Clk             ;
;  Next_PC_IF[23]                 ; Clk        ; 4.667 ; 4.667 ; Rise       ; Clk             ;
;  Next_PC_IF[24]                 ; Clk        ; 5.096 ; 5.096 ; Rise       ; Clk             ;
;  Next_PC_IF[25]                 ; Clk        ; 4.718 ; 4.718 ; Rise       ; Clk             ;
;  Next_PC_IF[26]                 ; Clk        ; 4.933 ; 4.933 ; Rise       ; Clk             ;
;  Next_PC_IF[27]                 ; Clk        ; 5.079 ; 5.079 ; Rise       ; Clk             ;
;  Next_PC_IF[28]                 ; Clk        ; 5.416 ; 5.416 ; Rise       ; Clk             ;
;  Next_PC_IF[29]                 ; Clk        ; 5.164 ; 5.164 ; Rise       ; Clk             ;
;  Next_PC_IF[30]                 ; Clk        ; 4.510 ; 4.510 ; Rise       ; Clk             ;
;  Next_PC_IF[31]                 ; Clk        ; 4.736 ; 4.736 ; Rise       ; Clk             ;
; PCSrc_MEM                       ; Clk        ; 4.784 ; 4.784 ; Rise       ; Clk             ;
; PC_Plus_4_IF[*]                 ; Clk        ; 4.426 ; 4.426 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[0]                ; Clk        ; 5.247 ; 5.247 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[1]                ; Clk        ; 5.247 ; 5.247 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[2]                ; Clk        ; 5.374 ; 5.374 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[3]                ; Clk        ; 4.501 ; 4.501 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[4]                ; Clk        ; 4.648 ; 4.648 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[5]                ; Clk        ; 4.566 ; 4.566 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[6]                ; Clk        ; 5.259 ; 5.259 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[7]                ; Clk        ; 4.599 ; 4.599 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[8]                ; Clk        ; 5.156 ; 5.156 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[9]                ; Clk        ; 4.703 ; 4.703 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[10]               ; Clk        ; 4.850 ; 4.850 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[11]               ; Clk        ; 4.963 ; 4.963 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[12]               ; Clk        ; 4.820 ; 4.820 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[13]               ; Clk        ; 4.642 ; 4.642 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[14]               ; Clk        ; 4.607 ; 4.607 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[15]               ; Clk        ; 4.900 ; 4.900 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[16]               ; Clk        ; 4.492 ; 4.492 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[17]               ; Clk        ; 4.828 ; 4.828 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[18]               ; Clk        ; 4.960 ; 4.960 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[19]               ; Clk        ; 5.159 ; 5.159 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[20]               ; Clk        ; 4.615 ; 4.615 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[21]               ; Clk        ; 5.080 ; 5.080 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[22]               ; Clk        ; 4.726 ; 4.726 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[23]               ; Clk        ; 5.132 ; 5.132 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[24]               ; Clk        ; 4.953 ; 4.953 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[25]               ; Clk        ; 4.814 ; 4.814 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[26]               ; Clk        ; 4.711 ; 4.711 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[27]               ; Clk        ; 4.426 ; 4.426 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[28]               ; Clk        ; 4.644 ; 4.644 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[29]               ; Clk        ; 4.888 ; 4.888 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[30]               ; Clk        ; 4.798 ; 4.798 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[31]               ; Clk        ; 4.824 ; 4.824 ; Rise       ; Clk             ;
; Read_Address_1_ID[*]            ; Clk        ; 4.649 ; 4.649 ; Rise       ; Clk             ;
;  Read_Address_1_ID[0]           ; Clk        ; 4.951 ; 4.951 ; Rise       ; Clk             ;
;  Read_Address_1_ID[1]           ; Clk        ; 4.649 ; 4.649 ; Rise       ; Clk             ;
;  Read_Address_1_ID[2]           ; Clk        ; 4.737 ; 4.737 ; Rise       ; Clk             ;
;  Read_Address_1_ID[3]           ; Clk        ; 5.149 ; 5.149 ; Rise       ; Clk             ;
;  Read_Address_1_ID[4]           ; Clk        ; 4.710 ; 4.710 ; Rise       ; Clk             ;
; Read_Address_2_ID[*]            ; Clk        ; 4.721 ; 4.721 ; Rise       ; Clk             ;
;  Read_Address_2_ID[0]           ; Clk        ; 5.435 ; 5.435 ; Rise       ; Clk             ;
;  Read_Address_2_ID[1]           ; Clk        ; 4.902 ; 4.902 ; Rise       ; Clk             ;
;  Read_Address_2_ID[2]           ; Clk        ; 4.721 ; 4.721 ; Rise       ; Clk             ;
;  Read_Address_2_ID[3]           ; Clk        ; 4.993 ; 4.993 ; Rise       ; Clk             ;
; Read_Data_1_ID[*]               ; Clk        ; 5.057 ; 5.057 ; Rise       ; Clk             ;
;  Read_Data_1_ID[0]              ; Clk        ; 5.057 ; 5.057 ; Rise       ; Clk             ;
;  Read_Data_1_ID[1]              ; Clk        ; 5.063 ; 5.063 ; Rise       ; Clk             ;
;  Read_Data_1_ID[2]              ; Clk        ; 5.675 ; 5.675 ; Rise       ; Clk             ;
;  Read_Data_1_ID[3]              ; Clk        ; 5.297 ; 5.297 ; Rise       ; Clk             ;
;  Read_Data_1_ID[4]              ; Clk        ; 5.988 ; 5.988 ; Rise       ; Clk             ;
;  Read_Data_1_ID[5]              ; Clk        ; 5.137 ; 5.137 ; Rise       ; Clk             ;
;  Read_Data_1_ID[6]              ; Clk        ; 5.572 ; 5.572 ; Rise       ; Clk             ;
;  Read_Data_1_ID[7]              ; Clk        ; 5.504 ; 5.504 ; Rise       ; Clk             ;
;  Read_Data_1_ID[8]              ; Clk        ; 5.128 ; 5.128 ; Rise       ; Clk             ;
;  Read_Data_1_ID[9]              ; Clk        ; 5.307 ; 5.307 ; Rise       ; Clk             ;
;  Read_Data_1_ID[10]             ; Clk        ; 5.298 ; 5.298 ; Rise       ; Clk             ;
;  Read_Data_1_ID[11]             ; Clk        ; 5.561 ; 5.561 ; Rise       ; Clk             ;
;  Read_Data_1_ID[12]             ; Clk        ; 5.282 ; 5.282 ; Rise       ; Clk             ;
;  Read_Data_1_ID[13]             ; Clk        ; 6.178 ; 6.178 ; Rise       ; Clk             ;
;  Read_Data_1_ID[14]             ; Clk        ; 5.578 ; 5.578 ; Rise       ; Clk             ;
;  Read_Data_1_ID[15]             ; Clk        ; 6.259 ; 6.259 ; Rise       ; Clk             ;
;  Read_Data_1_ID[16]             ; Clk        ; 6.361 ; 6.361 ; Rise       ; Clk             ;
;  Read_Data_1_ID[17]             ; Clk        ; 5.573 ; 5.573 ; Rise       ; Clk             ;
;  Read_Data_1_ID[18]             ; Clk        ; 5.680 ; 5.680 ; Rise       ; Clk             ;
;  Read_Data_1_ID[19]             ; Clk        ; 6.113 ; 6.113 ; Rise       ; Clk             ;
;  Read_Data_1_ID[20]             ; Clk        ; 6.309 ; 6.309 ; Rise       ; Clk             ;
;  Read_Data_1_ID[21]             ; Clk        ; 5.740 ; 5.740 ; Rise       ; Clk             ;
;  Read_Data_1_ID[22]             ; Clk        ; 6.138 ; 6.138 ; Rise       ; Clk             ;
;  Read_Data_1_ID[23]             ; Clk        ; 6.415 ; 6.415 ; Rise       ; Clk             ;
;  Read_Data_1_ID[24]             ; Clk        ; 5.591 ; 5.591 ; Rise       ; Clk             ;
;  Read_Data_1_ID[25]             ; Clk        ; 5.594 ; 5.594 ; Rise       ; Clk             ;
;  Read_Data_1_ID[26]             ; Clk        ; 5.850 ; 5.850 ; Rise       ; Clk             ;
;  Read_Data_1_ID[27]             ; Clk        ; 5.872 ; 5.872 ; Rise       ; Clk             ;
;  Read_Data_1_ID[28]             ; Clk        ; 5.806 ; 5.806 ; Rise       ; Clk             ;
;  Read_Data_1_ID[29]             ; Clk        ; 5.309 ; 5.309 ; Rise       ; Clk             ;
;  Read_Data_1_ID[30]             ; Clk        ; 6.256 ; 6.256 ; Rise       ; Clk             ;
;  Read_Data_1_ID[31]             ; Clk        ; 5.799 ; 5.799 ; Rise       ; Clk             ;
; Read_Data_2_ID[*]               ; Clk        ; 5.174 ; 5.174 ; Rise       ; Clk             ;
;  Read_Data_2_ID[0]              ; Clk        ; 5.252 ; 5.252 ; Rise       ; Clk             ;
;  Read_Data_2_ID[1]              ; Clk        ; 5.184 ; 5.184 ; Rise       ; Clk             ;
;  Read_Data_2_ID[2]              ; Clk        ; 5.303 ; 5.303 ; Rise       ; Clk             ;
;  Read_Data_2_ID[3]              ; Clk        ; 5.414 ; 5.414 ; Rise       ; Clk             ;
;  Read_Data_2_ID[4]              ; Clk        ; 5.608 ; 5.608 ; Rise       ; Clk             ;
;  Read_Data_2_ID[5]              ; Clk        ; 5.370 ; 5.370 ; Rise       ; Clk             ;
;  Read_Data_2_ID[6]              ; Clk        ; 5.174 ; 5.174 ; Rise       ; Clk             ;
;  Read_Data_2_ID[7]              ; Clk        ; 5.361 ; 5.361 ; Rise       ; Clk             ;
;  Read_Data_2_ID[8]              ; Clk        ; 5.349 ; 5.349 ; Rise       ; Clk             ;
;  Read_Data_2_ID[9]              ; Clk        ; 5.320 ; 5.320 ; Rise       ; Clk             ;
;  Read_Data_2_ID[10]             ; Clk        ; 6.228 ; 6.228 ; Rise       ; Clk             ;
;  Read_Data_2_ID[11]             ; Clk        ; 5.746 ; 5.746 ; Rise       ; Clk             ;
;  Read_Data_2_ID[12]             ; Clk        ; 5.997 ; 5.997 ; Rise       ; Clk             ;
;  Read_Data_2_ID[13]             ; Clk        ; 5.517 ; 5.517 ; Rise       ; Clk             ;
;  Read_Data_2_ID[14]             ; Clk        ; 5.305 ; 5.305 ; Rise       ; Clk             ;
;  Read_Data_2_ID[15]             ; Clk        ; 5.329 ; 5.329 ; Rise       ; Clk             ;
;  Read_Data_2_ID[16]             ; Clk        ; 5.894 ; 5.894 ; Rise       ; Clk             ;
;  Read_Data_2_ID[17]             ; Clk        ; 5.558 ; 5.558 ; Rise       ; Clk             ;
;  Read_Data_2_ID[18]             ; Clk        ; 6.146 ; 6.146 ; Rise       ; Clk             ;
;  Read_Data_2_ID[19]             ; Clk        ; 5.560 ; 5.560 ; Rise       ; Clk             ;
;  Read_Data_2_ID[20]             ; Clk        ; 5.364 ; 5.364 ; Rise       ; Clk             ;
;  Read_Data_2_ID[21]             ; Clk        ; 6.283 ; 6.283 ; Rise       ; Clk             ;
;  Read_Data_2_ID[22]             ; Clk        ; 6.069 ; 6.069 ; Rise       ; Clk             ;
;  Read_Data_2_ID[23]             ; Clk        ; 6.120 ; 6.120 ; Rise       ; Clk             ;
;  Read_Data_2_ID[24]             ; Clk        ; 5.585 ; 5.585 ; Rise       ; Clk             ;
;  Read_Data_2_ID[25]             ; Clk        ; 5.320 ; 5.320 ; Rise       ; Clk             ;
;  Read_Data_2_ID[26]             ; Clk        ; 5.649 ; 5.649 ; Rise       ; Clk             ;
;  Read_Data_2_ID[27]             ; Clk        ; 5.907 ; 5.907 ; Rise       ; Clk             ;
;  Read_Data_2_ID[28]             ; Clk        ; 5.883 ; 5.883 ; Rise       ; Clk             ;
;  Read_Data_2_ID[29]             ; Clk        ; 5.645 ; 5.645 ; Rise       ; Clk             ;
;  Read_Data_2_ID[30]             ; Clk        ; 5.828 ; 5.828 ; Rise       ; Clk             ;
;  Read_Data_2_ID[31]             ; Clk        ; 6.009 ; 6.009 ; Rise       ; Clk             ;
; Read_Data_MEM[*]                ; Clk        ; 4.240 ; 4.240 ; Rise       ; Clk             ;
;  Read_Data_MEM[0]               ; Clk        ; 4.446 ; 4.446 ; Rise       ; Clk             ;
;  Read_Data_MEM[1]               ; Clk        ; 4.384 ; 4.384 ; Rise       ; Clk             ;
;  Read_Data_MEM[2]               ; Clk        ; 4.240 ; 4.240 ; Rise       ; Clk             ;
;  Read_Data_MEM[3]               ; Clk        ; 4.825 ; 4.825 ; Rise       ; Clk             ;
;  Read_Data_MEM[4]               ; Clk        ; 4.576 ; 4.576 ; Rise       ; Clk             ;
;  Read_Data_MEM[5]               ; Clk        ; 5.303 ; 5.303 ; Rise       ; Clk             ;
;  Read_Data_MEM[6]               ; Clk        ; 4.619 ; 4.619 ; Rise       ; Clk             ;
;  Read_Data_MEM[7]               ; Clk        ; 4.732 ; 4.732 ; Rise       ; Clk             ;
;  Read_Data_MEM[8]               ; Clk        ; 5.404 ; 5.404 ; Rise       ; Clk             ;
;  Read_Data_MEM[9]               ; Clk        ; 5.043 ; 5.043 ; Rise       ; Clk             ;
;  Read_Data_MEM[10]              ; Clk        ; 4.990 ; 4.990 ; Rise       ; Clk             ;
;  Read_Data_MEM[11]              ; Clk        ; 5.048 ; 5.048 ; Rise       ; Clk             ;
;  Read_Data_MEM[12]              ; Clk        ; 4.618 ; 4.618 ; Rise       ; Clk             ;
;  Read_Data_MEM[13]              ; Clk        ; 4.762 ; 4.762 ; Rise       ; Clk             ;
;  Read_Data_MEM[14]              ; Clk        ; 4.932 ; 4.932 ; Rise       ; Clk             ;
;  Read_Data_MEM[15]              ; Clk        ; 4.867 ; 4.867 ; Rise       ; Clk             ;
;  Read_Data_MEM[16]              ; Clk        ; 4.597 ; 4.597 ; Rise       ; Clk             ;
;  Read_Data_MEM[17]              ; Clk        ; 4.714 ; 4.714 ; Rise       ; Clk             ;
;  Read_Data_MEM[18]              ; Clk        ; 5.443 ; 5.443 ; Rise       ; Clk             ;
;  Read_Data_MEM[19]              ; Clk        ; 5.717 ; 5.717 ; Rise       ; Clk             ;
;  Read_Data_MEM[20]              ; Clk        ; 4.922 ; 4.922 ; Rise       ; Clk             ;
;  Read_Data_MEM[21]              ; Clk        ; 4.833 ; 4.833 ; Rise       ; Clk             ;
;  Read_Data_MEM[22]              ; Clk        ; 4.868 ; 4.868 ; Rise       ; Clk             ;
;  Read_Data_MEM[23]              ; Clk        ; 4.288 ; 4.288 ; Rise       ; Clk             ;
;  Read_Data_MEM[24]              ; Clk        ; 4.912 ; 4.912 ; Rise       ; Clk             ;
;  Read_Data_MEM[25]              ; Clk        ; 5.008 ; 5.008 ; Rise       ; Clk             ;
;  Read_Data_MEM[26]              ; Clk        ; 4.769 ; 4.769 ; Rise       ; Clk             ;
;  Read_Data_MEM[27]              ; Clk        ; 4.898 ; 4.898 ; Rise       ; Clk             ;
;  Read_Data_MEM[28]              ; Clk        ; 5.270 ; 5.270 ; Rise       ; Clk             ;
;  Read_Data_MEM[29]              ; Clk        ; 4.885 ; 4.885 ; Rise       ; Clk             ;
;  Read_Data_MEM[30]              ; Clk        ; 5.080 ; 5.080 ; Rise       ; Clk             ;
;  Read_Data_MEM[31]              ; Clk        ; 5.119 ; 5.119 ; Rise       ; Clk             ;
; Read_Data_WB[*]                 ; Clk        ; 4.224 ; 4.224 ; Rise       ; Clk             ;
;  Read_Data_WB[0]                ; Clk        ; 4.736 ; 4.736 ; Rise       ; Clk             ;
;  Read_Data_WB[1]                ; Clk        ; 4.639 ; 4.639 ; Rise       ; Clk             ;
;  Read_Data_WB[2]                ; Clk        ; 4.444 ; 4.444 ; Rise       ; Clk             ;
;  Read_Data_WB[3]                ; Clk        ; 4.376 ; 4.376 ; Rise       ; Clk             ;
;  Read_Data_WB[4]                ; Clk        ; 5.344 ; 5.344 ; Rise       ; Clk             ;
;  Read_Data_WB[5]                ; Clk        ; 5.021 ; 5.021 ; Rise       ; Clk             ;
;  Read_Data_WB[6]                ; Clk        ; 5.114 ; 5.114 ; Rise       ; Clk             ;
;  Read_Data_WB[7]                ; Clk        ; 5.193 ; 5.193 ; Rise       ; Clk             ;
;  Read_Data_WB[8]                ; Clk        ; 4.318 ; 4.318 ; Rise       ; Clk             ;
;  Read_Data_WB[9]                ; Clk        ; 5.108 ; 5.108 ; Rise       ; Clk             ;
;  Read_Data_WB[10]               ; Clk        ; 4.563 ; 4.563 ; Rise       ; Clk             ;
;  Read_Data_WB[11]               ; Clk        ; 4.761 ; 4.761 ; Rise       ; Clk             ;
;  Read_Data_WB[12]               ; Clk        ; 4.891 ; 4.891 ; Rise       ; Clk             ;
;  Read_Data_WB[13]               ; Clk        ; 4.621 ; 4.621 ; Rise       ; Clk             ;
;  Read_Data_WB[14]               ; Clk        ; 4.658 ; 4.658 ; Rise       ; Clk             ;
;  Read_Data_WB[15]               ; Clk        ; 4.802 ; 4.802 ; Rise       ; Clk             ;
;  Read_Data_WB[16]               ; Clk        ; 5.242 ; 5.242 ; Rise       ; Clk             ;
;  Read_Data_WB[17]               ; Clk        ; 4.224 ; 4.224 ; Rise       ; Clk             ;
;  Read_Data_WB[18]               ; Clk        ; 4.467 ; 4.467 ; Rise       ; Clk             ;
;  Read_Data_WB[19]               ; Clk        ; 5.697 ; 5.697 ; Rise       ; Clk             ;
;  Read_Data_WB[20]               ; Clk        ; 4.738 ; 4.738 ; Rise       ; Clk             ;
;  Read_Data_WB[21]               ; Clk        ; 4.994 ; 4.994 ; Rise       ; Clk             ;
;  Read_Data_WB[22]               ; Clk        ; 4.848 ; 4.848 ; Rise       ; Clk             ;
;  Read_Data_WB[23]               ; Clk        ; 4.841 ; 4.841 ; Rise       ; Clk             ;
;  Read_Data_WB[24]               ; Clk        ; 4.384 ; 4.384 ; Rise       ; Clk             ;
;  Read_Data_WB[25]               ; Clk        ; 5.298 ; 5.298 ; Rise       ; Clk             ;
;  Read_Data_WB[26]               ; Clk        ; 4.900 ; 4.900 ; Rise       ; Clk             ;
;  Read_Data_WB[27]               ; Clk        ; 4.768 ; 4.768 ; Rise       ; Clk             ;
;  Read_Data_WB[28]               ; Clk        ; 5.013 ; 5.013 ; Rise       ; Clk             ;
;  Read_Data_WB[29]               ; Clk        ; 4.787 ; 4.787 ; Rise       ; Clk             ;
;  Read_Data_WB[30]               ; Clk        ; 5.038 ; 5.038 ; Rise       ; Clk             ;
;  Read_Data_WB[31]               ; Clk        ; 4.642 ; 4.642 ; Rise       ; Clk             ;
; RegDst_ID                       ; Clk        ; 6.032 ; 6.032 ; Rise       ; Clk             ;
; RegWrite_ID                     ; Clk        ; 4.858 ; 4.858 ; Rise       ; Clk             ;
; Sign_Extend_Instruction_ID[*]   ; Clk        ; 4.954 ; 4.954 ; Rise       ; Clk             ;
;  Sign_Extend_Instruction_ID[1]  ; Clk        ; 5.029 ; 5.029 ; Rise       ; Clk             ;
;  Sign_Extend_Instruction_ID[2]  ; Clk        ; 5.626 ; 5.626 ; Rise       ; Clk             ;
;  Sign_Extend_Instruction_ID[3]  ; Clk        ; 5.193 ; 5.193 ; Rise       ; Clk             ;
;  Sign_Extend_Instruction_ID[5]  ; Clk        ; 5.868 ; 5.868 ; Rise       ; Clk             ;
;  Sign_Extend_Instruction_ID[11] ; Clk        ; 4.964 ; 4.964 ; Rise       ; Clk             ;
;  Sign_Extend_Instruction_ID[12] ; Clk        ; 4.954 ; 4.954 ; Rise       ; Clk             ;
;  Sign_Extend_Instruction_ID[14] ; Clk        ; 5.013 ; 5.013 ; Rise       ; Clk             ;
; Write_Data_MEM[*]               ; Clk        ; 3.936 ; 3.936 ; Rise       ; Clk             ;
;  Write_Data_MEM[0]              ; Clk        ; 4.847 ; 4.847 ; Rise       ; Clk             ;
;  Write_Data_MEM[1]              ; Clk        ; 4.237 ; 4.237 ; Rise       ; Clk             ;
;  Write_Data_MEM[2]              ; Clk        ; 4.228 ; 4.228 ; Rise       ; Clk             ;
;  Write_Data_MEM[3]              ; Clk        ; 4.179 ; 4.179 ; Rise       ; Clk             ;
;  Write_Data_MEM[4]              ; Clk        ; 4.137 ; 4.137 ; Rise       ; Clk             ;
;  Write_Data_MEM[5]              ; Clk        ; 4.377 ; 4.377 ; Rise       ; Clk             ;
;  Write_Data_MEM[6]              ; Clk        ; 4.878 ; 4.878 ; Rise       ; Clk             ;
;  Write_Data_MEM[7]              ; Clk        ; 4.630 ; 4.630 ; Rise       ; Clk             ;
;  Write_Data_MEM[8]              ; Clk        ; 4.489 ; 4.489 ; Rise       ; Clk             ;
;  Write_Data_MEM[9]              ; Clk        ; 4.622 ; 4.622 ; Rise       ; Clk             ;
;  Write_Data_MEM[10]             ; Clk        ; 4.363 ; 4.363 ; Rise       ; Clk             ;
;  Write_Data_MEM[11]             ; Clk        ; 4.050 ; 4.050 ; Rise       ; Clk             ;
;  Write_Data_MEM[12]             ; Clk        ; 4.692 ; 4.692 ; Rise       ; Clk             ;
;  Write_Data_MEM[13]             ; Clk        ; 5.016 ; 5.016 ; Rise       ; Clk             ;
;  Write_Data_MEM[14]             ; Clk        ; 4.574 ; 4.574 ; Rise       ; Clk             ;
;  Write_Data_MEM[15]             ; Clk        ; 4.609 ; 4.609 ; Rise       ; Clk             ;
;  Write_Data_MEM[16]             ; Clk        ; 4.905 ; 4.905 ; Rise       ; Clk             ;
;  Write_Data_MEM[17]             ; Clk        ; 3.936 ; 3.936 ; Rise       ; Clk             ;
;  Write_Data_MEM[18]             ; Clk        ; 4.436 ; 4.436 ; Rise       ; Clk             ;
;  Write_Data_MEM[19]             ; Clk        ; 5.067 ; 5.067 ; Rise       ; Clk             ;
;  Write_Data_MEM[20]             ; Clk        ; 4.826 ; 4.826 ; Rise       ; Clk             ;
;  Write_Data_MEM[21]             ; Clk        ; 4.374 ; 4.374 ; Rise       ; Clk             ;
;  Write_Data_MEM[22]             ; Clk        ; 4.640 ; 4.640 ; Rise       ; Clk             ;
;  Write_Data_MEM[23]             ; Clk        ; 4.574 ; 4.574 ; Rise       ; Clk             ;
;  Write_Data_MEM[24]             ; Clk        ; 4.260 ; 4.260 ; Rise       ; Clk             ;
;  Write_Data_MEM[25]             ; Clk        ; 4.086 ; 4.086 ; Rise       ; Clk             ;
;  Write_Data_MEM[26]             ; Clk        ; 4.336 ; 4.336 ; Rise       ; Clk             ;
;  Write_Data_MEM[27]             ; Clk        ; 4.748 ; 4.748 ; Rise       ; Clk             ;
;  Write_Data_MEM[28]             ; Clk        ; 5.132 ; 5.132 ; Rise       ; Clk             ;
;  Write_Data_MEM[29]             ; Clk        ; 4.480 ; 4.480 ; Rise       ; Clk             ;
;  Write_Data_MEM[30]             ; Clk        ; 4.344 ; 4.344 ; Rise       ; Clk             ;
;  Write_Data_MEM[31]             ; Clk        ; 4.462 ; 4.462 ; Rise       ; Clk             ;
; Write_Data_WB[*]                ; Clk        ; 4.392 ; 4.392 ; Rise       ; Clk             ;
;  Write_Data_WB[0]               ; Clk        ; 4.899 ; 4.899 ; Rise       ; Clk             ;
;  Write_Data_WB[1]               ; Clk        ; 4.853 ; 4.853 ; Rise       ; Clk             ;
;  Write_Data_WB[2]               ; Clk        ; 4.846 ; 4.846 ; Rise       ; Clk             ;
;  Write_Data_WB[3]               ; Clk        ; 5.062 ; 5.062 ; Rise       ; Clk             ;
;  Write_Data_WB[4]               ; Clk        ; 4.620 ; 4.620 ; Rise       ; Clk             ;
;  Write_Data_WB[5]               ; Clk        ; 4.854 ; 4.854 ; Rise       ; Clk             ;
;  Write_Data_WB[6]               ; Clk        ; 5.181 ; 5.181 ; Rise       ; Clk             ;
;  Write_Data_WB[7]               ; Clk        ; 4.452 ; 4.452 ; Rise       ; Clk             ;
;  Write_Data_WB[8]               ; Clk        ; 5.318 ; 5.318 ; Rise       ; Clk             ;
;  Write_Data_WB[9]               ; Clk        ; 4.873 ; 4.873 ; Rise       ; Clk             ;
;  Write_Data_WB[10]              ; Clk        ; 4.577 ; 4.577 ; Rise       ; Clk             ;
;  Write_Data_WB[11]              ; Clk        ; 5.041 ; 5.041 ; Rise       ; Clk             ;
;  Write_Data_WB[12]              ; Clk        ; 4.519 ; 4.519 ; Rise       ; Clk             ;
;  Write_Data_WB[13]              ; Clk        ; 4.428 ; 4.428 ; Rise       ; Clk             ;
;  Write_Data_WB[14]              ; Clk        ; 4.486 ; 4.486 ; Rise       ; Clk             ;
;  Write_Data_WB[15]              ; Clk        ; 4.600 ; 4.600 ; Rise       ; Clk             ;
;  Write_Data_WB[16]              ; Clk        ; 4.487 ; 4.487 ; Rise       ; Clk             ;
;  Write_Data_WB[17]              ; Clk        ; 4.392 ; 4.392 ; Rise       ; Clk             ;
;  Write_Data_WB[18]              ; Clk        ; 4.676 ; 4.676 ; Rise       ; Clk             ;
;  Write_Data_WB[19]              ; Clk        ; 4.695 ; 4.695 ; Rise       ; Clk             ;
;  Write_Data_WB[20]              ; Clk        ; 4.481 ; 4.481 ; Rise       ; Clk             ;
;  Write_Data_WB[21]              ; Clk        ; 4.794 ; 4.794 ; Rise       ; Clk             ;
;  Write_Data_WB[22]              ; Clk        ; 4.842 ; 4.842 ; Rise       ; Clk             ;
;  Write_Data_WB[23]              ; Clk        ; 4.926 ; 4.926 ; Rise       ; Clk             ;
;  Write_Data_WB[24]              ; Clk        ; 4.730 ; 4.730 ; Rise       ; Clk             ;
;  Write_Data_WB[25]              ; Clk        ; 4.794 ; 4.794 ; Rise       ; Clk             ;
;  Write_Data_WB[26]              ; Clk        ; 4.647 ; 4.647 ; Rise       ; Clk             ;
;  Write_Data_WB[27]              ; Clk        ; 4.580 ; 4.580 ; Rise       ; Clk             ;
;  Write_Data_WB[28]              ; Clk        ; 5.295 ; 5.295 ; Rise       ; Clk             ;
;  Write_Data_WB[29]              ; Clk        ; 4.651 ; 4.651 ; Rise       ; Clk             ;
;  Write_Data_WB[30]              ; Clk        ; 4.837 ; 4.837 ; Rise       ; Clk             ;
;  Write_Data_WB[31]              ; Clk        ; 4.678 ; 4.678 ; Rise       ; Clk             ;
; Write_Register_EX[*]            ; Clk        ; 4.684 ; 4.684 ; Rise       ; Clk             ;
;  Write_Register_EX[0]           ; Clk        ; 5.691 ; 5.691 ; Rise       ; Clk             ;
;  Write_Register_EX[1]           ; Clk        ; 5.197 ; 5.197 ; Rise       ; Clk             ;
;  Write_Register_EX[2]           ; Clk        ; 4.900 ; 4.900 ; Rise       ; Clk             ;
;  Write_Register_EX[3]           ; Clk        ; 4.684 ; 4.684 ; Rise       ; Clk             ;
; Zero_EX                         ; Clk        ; 6.094 ; 6.094 ; Rise       ; Clk             ;
+---------------------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -9.723    ; 0.225 ; N/A      ; N/A     ; -2.567              ;
;  Clk             ; -9.723    ; 0.225 ; N/A      ; N/A     ; -2.567              ;
; Design-wide TNS  ; -2751.727 ; 0.0   ; 0.0      ; 0.0     ; -2843.349           ;
;  Clk             ; -2751.727 ; 0.000 ; N/A      ; N/A     ; -2843.349           ;
+------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                         ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+--------+--------+------------+-----------------+
; ALUOp_ID[*]                     ; Clk        ; 15.560 ; 15.560 ; Rise       ; Clk             ;
;  ALUOp_ID[0]                    ; Clk        ; 12.828 ; 12.828 ; Rise       ; Clk             ;
;  ALUOp_ID[1]                    ; Clk        ; 15.560 ; 15.560 ; Rise       ; Clk             ;
; ALUSrc_ID                       ; Clk        ; 11.865 ; 11.865 ; Rise       ; Clk             ;
; ALU_Control_EX[*]               ; Clk        ; 15.756 ; 15.756 ; Rise       ; Clk             ;
;  ALU_Control_EX[0]              ; Clk        ; 12.201 ; 12.201 ; Rise       ; Clk             ;
;  ALU_Control_EX[1]              ; Clk        ; 12.488 ; 12.488 ; Rise       ; Clk             ;
;  ALU_Control_EX[2]              ; Clk        ; 15.756 ; 15.756 ; Rise       ; Clk             ;
; ALU_Data_2_EX[*]                ; Clk        ; 15.725 ; 15.725 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[0]               ; Clk        ; 10.358 ; 10.358 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[1]               ; Clk        ; 11.608 ; 11.608 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[2]               ; Clk        ; 11.870 ; 11.870 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[3]               ; Clk        ; 12.554 ; 12.554 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[4]               ; Clk        ; 11.083 ; 11.083 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[5]               ; Clk        ; 13.827 ; 13.827 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[6]               ; Clk        ; 13.128 ; 13.128 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[7]               ; Clk        ; 11.064 ; 11.064 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[8]               ; Clk        ; 12.918 ; 12.918 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[9]               ; Clk        ; 10.916 ; 10.916 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[10]              ; Clk        ; 14.022 ; 14.022 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[11]              ; Clk        ; 13.049 ; 13.049 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[12]              ; Clk        ; 12.430 ; 12.430 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[13]              ; Clk        ; 12.573 ; 12.573 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[14]              ; Clk        ; 11.800 ; 11.800 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[15]              ; Clk        ; 12.878 ; 12.878 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[16]              ; Clk        ; 12.752 ; 12.752 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[17]              ; Clk        ; 12.024 ; 12.024 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[18]              ; Clk        ; 12.028 ; 12.028 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[19]              ; Clk        ; 15.725 ; 15.725 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[20]              ; Clk        ; 11.826 ; 11.826 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[21]              ; Clk        ; 14.264 ; 14.264 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[22]              ; Clk        ; 11.339 ; 11.339 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[23]              ; Clk        ; 11.461 ; 11.461 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[24]              ; Clk        ; 13.474 ; 13.474 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[25]              ; Clk        ; 13.921 ; 13.921 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[26]              ; Clk        ; 14.704 ; 14.704 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[27]              ; Clk        ; 10.793 ; 10.793 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[28]              ; Clk        ; 12.005 ; 12.005 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[29]              ; Clk        ; 11.718 ; 11.718 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[30]              ; Clk        ; 10.360 ; 10.360 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[31]              ; Clk        ; 12.833 ; 12.833 ; Rise       ; Clk             ;
; ALU_Result_EX[*]                ; Clk        ; 19.997 ; 19.997 ; Rise       ; Clk             ;
;  ALU_Result_EX[0]               ; Clk        ; 17.529 ; 17.529 ; Rise       ; Clk             ;
;  ALU_Result_EX[1]               ; Clk        ; 17.301 ; 17.301 ; Rise       ; Clk             ;
;  ALU_Result_EX[2]               ; Clk        ; 16.120 ; 16.120 ; Rise       ; Clk             ;
;  ALU_Result_EX[3]               ; Clk        ; 15.761 ; 15.761 ; Rise       ; Clk             ;
;  ALU_Result_EX[4]               ; Clk        ; 15.470 ; 15.470 ; Rise       ; Clk             ;
;  ALU_Result_EX[5]               ; Clk        ; 16.447 ; 16.447 ; Rise       ; Clk             ;
;  ALU_Result_EX[6]               ; Clk        ; 16.289 ; 16.289 ; Rise       ; Clk             ;
;  ALU_Result_EX[7]               ; Clk        ; 17.120 ; 17.120 ; Rise       ; Clk             ;
;  ALU_Result_EX[8]               ; Clk        ; 16.430 ; 16.430 ; Rise       ; Clk             ;
;  ALU_Result_EX[9]               ; Clk        ; 15.937 ; 15.937 ; Rise       ; Clk             ;
;  ALU_Result_EX[10]              ; Clk        ; 18.282 ; 18.282 ; Rise       ; Clk             ;
;  ALU_Result_EX[11]              ; Clk        ; 16.182 ; 16.182 ; Rise       ; Clk             ;
;  ALU_Result_EX[12]              ; Clk        ; 18.782 ; 18.782 ; Rise       ; Clk             ;
;  ALU_Result_EX[13]              ; Clk        ; 17.672 ; 17.672 ; Rise       ; Clk             ;
;  ALU_Result_EX[14]              ; Clk        ; 17.201 ; 17.201 ; Rise       ; Clk             ;
;  ALU_Result_EX[15]              ; Clk        ; 18.358 ; 18.358 ; Rise       ; Clk             ;
;  ALU_Result_EX[16]              ; Clk        ; 17.262 ; 17.262 ; Rise       ; Clk             ;
;  ALU_Result_EX[17]              ; Clk        ; 17.175 ; 17.175 ; Rise       ; Clk             ;
;  ALU_Result_EX[18]              ; Clk        ; 17.197 ; 17.197 ; Rise       ; Clk             ;
;  ALU_Result_EX[19]              ; Clk        ; 17.607 ; 17.607 ; Rise       ; Clk             ;
;  ALU_Result_EX[20]              ; Clk        ; 18.284 ; 18.284 ; Rise       ; Clk             ;
;  ALU_Result_EX[21]              ; Clk        ; 16.967 ; 16.967 ; Rise       ; Clk             ;
;  ALU_Result_EX[22]              ; Clk        ; 18.576 ; 18.576 ; Rise       ; Clk             ;
;  ALU_Result_EX[23]              ; Clk        ; 18.854 ; 18.854 ; Rise       ; Clk             ;
;  ALU_Result_EX[24]              ; Clk        ; 17.795 ; 17.795 ; Rise       ; Clk             ;
;  ALU_Result_EX[25]              ; Clk        ; 17.845 ; 17.845 ; Rise       ; Clk             ;
;  ALU_Result_EX[26]              ; Clk        ; 17.688 ; 17.688 ; Rise       ; Clk             ;
;  ALU_Result_EX[27]              ; Clk        ; 18.223 ; 18.223 ; Rise       ; Clk             ;
;  ALU_Result_EX[28]              ; Clk        ; 19.997 ; 19.997 ; Rise       ; Clk             ;
;  ALU_Result_EX[29]              ; Clk        ; 18.527 ; 18.527 ; Rise       ; Clk             ;
;  ALU_Result_EX[30]              ; Clk        ; 19.442 ; 19.442 ; Rise       ; Clk             ;
;  ALU_Result_EX[31]              ; Clk        ; 18.405 ; 18.405 ; Rise       ; Clk             ;
; ALU_Result_MEM[*]               ; Clk        ; 13.345 ; 13.345 ; Rise       ; Clk             ;
;  ALU_Result_MEM[0]              ; Clk        ; 10.209 ; 10.209 ; Rise       ; Clk             ;
;  ALU_Result_MEM[1]              ; Clk        ; 9.899  ; 9.899  ; Rise       ; Clk             ;
;  ALU_Result_MEM[2]              ; Clk        ; 11.210 ; 11.210 ; Rise       ; Clk             ;
;  ALU_Result_MEM[3]              ; Clk        ; 10.345 ; 10.345 ; Rise       ; Clk             ;
;  ALU_Result_MEM[4]              ; Clk        ; 10.277 ; 10.277 ; Rise       ; Clk             ;
;  ALU_Result_MEM[5]              ; Clk        ; 9.989  ; 9.989  ; Rise       ; Clk             ;
;  ALU_Result_MEM[6]              ; Clk        ; 9.367  ; 9.367  ; Rise       ; Clk             ;
;  ALU_Result_MEM[7]              ; Clk        ; 9.936  ; 9.936  ; Rise       ; Clk             ;
;  ALU_Result_MEM[8]              ; Clk        ; 10.849 ; 10.849 ; Rise       ; Clk             ;
;  ALU_Result_MEM[9]              ; Clk        ; 10.709 ; 10.709 ; Rise       ; Clk             ;
;  ALU_Result_MEM[10]             ; Clk        ; 10.419 ; 10.419 ; Rise       ; Clk             ;
;  ALU_Result_MEM[11]             ; Clk        ; 10.627 ; 10.627 ; Rise       ; Clk             ;
;  ALU_Result_MEM[12]             ; Clk        ; 11.701 ; 11.701 ; Rise       ; Clk             ;
;  ALU_Result_MEM[13]             ; Clk        ; 11.279 ; 11.279 ; Rise       ; Clk             ;
;  ALU_Result_MEM[14]             ; Clk        ; 10.440 ; 10.440 ; Rise       ; Clk             ;
;  ALU_Result_MEM[15]             ; Clk        ; 12.047 ; 12.047 ; Rise       ; Clk             ;
;  ALU_Result_MEM[16]             ; Clk        ; 12.779 ; 12.779 ; Rise       ; Clk             ;
;  ALU_Result_MEM[17]             ; Clk        ; 11.616 ; 11.616 ; Rise       ; Clk             ;
;  ALU_Result_MEM[18]             ; Clk        ; 11.431 ; 11.431 ; Rise       ; Clk             ;
;  ALU_Result_MEM[19]             ; Clk        ; 12.115 ; 12.115 ; Rise       ; Clk             ;
;  ALU_Result_MEM[20]             ; Clk        ; 11.368 ; 11.368 ; Rise       ; Clk             ;
;  ALU_Result_MEM[21]             ; Clk        ; 11.155 ; 11.155 ; Rise       ; Clk             ;
;  ALU_Result_MEM[22]             ; Clk        ; 13.345 ; 13.345 ; Rise       ; Clk             ;
;  ALU_Result_MEM[23]             ; Clk        ; 10.230 ; 10.230 ; Rise       ; Clk             ;
;  ALU_Result_MEM[24]             ; Clk        ; 10.560 ; 10.560 ; Rise       ; Clk             ;
;  ALU_Result_MEM[25]             ; Clk        ; 11.860 ; 11.860 ; Rise       ; Clk             ;
;  ALU_Result_MEM[26]             ; Clk        ; 10.225 ; 10.225 ; Rise       ; Clk             ;
;  ALU_Result_MEM[27]             ; Clk        ; 10.906 ; 10.906 ; Rise       ; Clk             ;
;  ALU_Result_MEM[28]             ; Clk        ; 10.232 ; 10.232 ; Rise       ; Clk             ;
;  ALU_Result_MEM[29]             ; Clk        ; 11.200 ; 11.200 ; Rise       ; Clk             ;
;  ALU_Result_MEM[30]             ; Clk        ; 11.725 ; 11.725 ; Rise       ; Clk             ;
;  ALU_Result_MEM[31]             ; Clk        ; 12.109 ; 12.109 ; Rise       ; Clk             ;
; ALU_Result_WB[*]                ; Clk        ; 14.498 ; 14.498 ; Rise       ; Clk             ;
;  ALU_Result_WB[0]               ; Clk        ; 12.288 ; 12.288 ; Rise       ; Clk             ;
;  ALU_Result_WB[1]               ; Clk        ; 11.465 ; 11.465 ; Rise       ; Clk             ;
;  ALU_Result_WB[2]               ; Clk        ; 11.231 ; 11.231 ; Rise       ; Clk             ;
;  ALU_Result_WB[3]               ; Clk        ; 10.656 ; 10.656 ; Rise       ; Clk             ;
;  ALU_Result_WB[4]               ; Clk        ; 11.241 ; 11.241 ; Rise       ; Clk             ;
;  ALU_Result_WB[5]               ; Clk        ; 13.136 ; 13.136 ; Rise       ; Clk             ;
;  ALU_Result_WB[6]               ; Clk        ; 14.415 ; 14.415 ; Rise       ; Clk             ;
;  ALU_Result_WB[7]               ; Clk        ; 10.998 ; 10.998 ; Rise       ; Clk             ;
;  ALU_Result_WB[8]               ; Clk        ; 12.823 ; 12.823 ; Rise       ; Clk             ;
;  ALU_Result_WB[9]               ; Clk        ; 12.813 ; 12.813 ; Rise       ; Clk             ;
;  ALU_Result_WB[10]              ; Clk        ; 10.467 ; 10.467 ; Rise       ; Clk             ;
;  ALU_Result_WB[11]              ; Clk        ; 12.348 ; 12.348 ; Rise       ; Clk             ;
;  ALU_Result_WB[12]              ; Clk        ; 10.425 ; 10.425 ; Rise       ; Clk             ;
;  ALU_Result_WB[13]              ; Clk        ; 13.329 ; 13.329 ; Rise       ; Clk             ;
;  ALU_Result_WB[14]              ; Clk        ; 11.886 ; 11.886 ; Rise       ; Clk             ;
;  ALU_Result_WB[15]              ; Clk        ; 10.899 ; 10.899 ; Rise       ; Clk             ;
;  ALU_Result_WB[16]              ; Clk        ; 11.446 ; 11.446 ; Rise       ; Clk             ;
;  ALU_Result_WB[17]              ; Clk        ; 14.498 ; 14.498 ; Rise       ; Clk             ;
;  ALU_Result_WB[18]              ; Clk        ; 10.137 ; 10.137 ; Rise       ; Clk             ;
;  ALU_Result_WB[19]              ; Clk        ; 12.454 ; 12.454 ; Rise       ; Clk             ;
;  ALU_Result_WB[20]              ; Clk        ; 11.753 ; 11.753 ; Rise       ; Clk             ;
;  ALU_Result_WB[21]              ; Clk        ; 10.545 ; 10.545 ; Rise       ; Clk             ;
;  ALU_Result_WB[22]              ; Clk        ; 11.303 ; 11.303 ; Rise       ; Clk             ;
;  ALU_Result_WB[23]              ; Clk        ; 11.661 ; 11.661 ; Rise       ; Clk             ;
;  ALU_Result_WB[24]              ; Clk        ; 13.082 ; 13.082 ; Rise       ; Clk             ;
;  ALU_Result_WB[25]              ; Clk        ; 12.490 ; 12.490 ; Rise       ; Clk             ;
;  ALU_Result_WB[26]              ; Clk        ; 13.531 ; 13.531 ; Rise       ; Clk             ;
;  ALU_Result_WB[27]              ; Clk        ; 11.952 ; 11.952 ; Rise       ; Clk             ;
;  ALU_Result_WB[28]              ; Clk        ; 13.195 ; 13.195 ; Rise       ; Clk             ;
;  ALU_Result_WB[29]              ; Clk        ; 11.545 ; 11.545 ; Rise       ; Clk             ;
;  ALU_Result_WB[30]              ; Clk        ; 11.603 ; 11.603 ; Rise       ; Clk             ;
;  ALU_Result_WB[31]              ; Clk        ; 10.019 ; 10.019 ; Rise       ; Clk             ;
; Branch_Dest_EX[*]               ; Clk        ; 18.318 ; 18.318 ; Rise       ; Clk             ;
;  Branch_Dest_EX[0]              ; Clk        ; 12.936 ; 12.936 ; Rise       ; Clk             ;
;  Branch_Dest_EX[1]              ; Clk        ; 12.915 ; 12.915 ; Rise       ; Clk             ;
;  Branch_Dest_EX[2]              ; Clk        ; 10.785 ; 10.785 ; Rise       ; Clk             ;
;  Branch_Dest_EX[3]              ; Clk        ; 13.189 ; 13.189 ; Rise       ; Clk             ;
;  Branch_Dest_EX[4]              ; Clk        ; 14.682 ; 14.682 ; Rise       ; Clk             ;
;  Branch_Dest_EX[5]              ; Clk        ; 14.958 ; 14.958 ; Rise       ; Clk             ;
;  Branch_Dest_EX[6]              ; Clk        ; 14.383 ; 14.383 ; Rise       ; Clk             ;
;  Branch_Dest_EX[7]              ; Clk        ; 14.505 ; 14.505 ; Rise       ; Clk             ;
;  Branch_Dest_EX[8]              ; Clk        ; 15.289 ; 15.289 ; Rise       ; Clk             ;
;  Branch_Dest_EX[9]              ; Clk        ; 13.553 ; 13.553 ; Rise       ; Clk             ;
;  Branch_Dest_EX[10]             ; Clk        ; 16.186 ; 16.186 ; Rise       ; Clk             ;
;  Branch_Dest_EX[11]             ; Clk        ; 15.915 ; 15.915 ; Rise       ; Clk             ;
;  Branch_Dest_EX[12]             ; Clk        ; 16.049 ; 16.049 ; Rise       ; Clk             ;
;  Branch_Dest_EX[13]             ; Clk        ; 16.428 ; 16.428 ; Rise       ; Clk             ;
;  Branch_Dest_EX[14]             ; Clk        ; 15.795 ; 15.795 ; Rise       ; Clk             ;
;  Branch_Dest_EX[15]             ; Clk        ; 16.385 ; 16.385 ; Rise       ; Clk             ;
;  Branch_Dest_EX[16]             ; Clk        ; 16.333 ; 16.333 ; Rise       ; Clk             ;
;  Branch_Dest_EX[17]             ; Clk        ; 16.634 ; 16.634 ; Rise       ; Clk             ;
;  Branch_Dest_EX[18]             ; Clk        ; 14.373 ; 14.373 ; Rise       ; Clk             ;
;  Branch_Dest_EX[19]             ; Clk        ; 16.021 ; 16.021 ; Rise       ; Clk             ;
;  Branch_Dest_EX[20]             ; Clk        ; 16.262 ; 16.262 ; Rise       ; Clk             ;
;  Branch_Dest_EX[21]             ; Clk        ; 16.181 ; 16.181 ; Rise       ; Clk             ;
;  Branch_Dest_EX[22]             ; Clk        ; 15.491 ; 15.491 ; Rise       ; Clk             ;
;  Branch_Dest_EX[23]             ; Clk        ; 16.126 ; 16.126 ; Rise       ; Clk             ;
;  Branch_Dest_EX[24]             ; Clk        ; 15.549 ; 15.549 ; Rise       ; Clk             ;
;  Branch_Dest_EX[25]             ; Clk        ; 16.039 ; 16.039 ; Rise       ; Clk             ;
;  Branch_Dest_EX[26]             ; Clk        ; 17.750 ; 17.750 ; Rise       ; Clk             ;
;  Branch_Dest_EX[27]             ; Clk        ; 17.569 ; 17.569 ; Rise       ; Clk             ;
;  Branch_Dest_EX[28]             ; Clk        ; 18.318 ; 18.318 ; Rise       ; Clk             ;
;  Branch_Dest_EX[29]             ; Clk        ; 16.952 ; 16.952 ; Rise       ; Clk             ;
;  Branch_Dest_EX[30]             ; Clk        ; 17.063 ; 17.063 ; Rise       ; Clk             ;
;  Branch_Dest_EX[31]             ; Clk        ; 16.537 ; 16.537 ; Rise       ; Clk             ;
; Branch_ID                       ; Clk        ; 12.868 ; 12.868 ; Rise       ; Clk             ;
; Instruction_EX[*]               ; Clk        ; 14.953 ; 14.953 ; Rise       ; Clk             ;
;  Instruction_EX[1]              ; Clk        ; 9.036  ; 9.036  ; Rise       ; Clk             ;
;  Instruction_EX[2]              ; Clk        ; 9.088  ; 9.088  ; Rise       ; Clk             ;
;  Instruction_EX[3]              ; Clk        ; 7.402  ; 7.402  ; Rise       ; Clk             ;
;  Instruction_EX[5]              ; Clk        ; 9.475  ; 9.475  ; Rise       ; Clk             ;
;  Instruction_EX[11]             ; Clk        ; 14.943 ; 14.943 ; Rise       ; Clk             ;
;  Instruction_EX[12]             ; Clk        ; 14.953 ; 14.953 ; Rise       ; Clk             ;
;  Instruction_EX[14]             ; Clk        ; 11.009 ; 11.009 ; Rise       ; Clk             ;
;  Instruction_EX[16]             ; Clk        ; 11.324 ; 11.324 ; Rise       ; Clk             ;
;  Instruction_EX[17]             ; Clk        ; 13.370 ; 13.370 ; Rise       ; Clk             ;
;  Instruction_EX[18]             ; Clk        ; 11.857 ; 11.857 ; Rise       ; Clk             ;
;  Instruction_EX[19]             ; Clk        ; 11.009 ; 11.009 ; Rise       ; Clk             ;
;  Instruction_EX[21]             ; Clk        ; 12.051 ; 12.051 ; Rise       ; Clk             ;
;  Instruction_EX[22]             ; Clk        ; 7.740  ; 7.740  ; Rise       ; Clk             ;
;  Instruction_EX[23]             ; Clk        ; 10.220 ; 10.220 ; Rise       ; Clk             ;
;  Instruction_EX[24]             ; Clk        ; 9.050  ; 9.050  ; Rise       ; Clk             ;
;  Instruction_EX[25]             ; Clk        ; 7.787  ; 7.787  ; Rise       ; Clk             ;
;  Instruction_EX[26]             ; Clk        ; 8.182  ; 8.182  ; Rise       ; Clk             ;
;  Instruction_EX[27]             ; Clk        ; 8.173  ; 8.173  ; Rise       ; Clk             ;
;  Instruction_EX[28]             ; Clk        ; 7.819  ; 7.819  ; Rise       ; Clk             ;
;  Instruction_EX[29]             ; Clk        ; 9.585  ; 9.585  ; Rise       ; Clk             ;
;  Instruction_EX[31]             ; Clk        ; 8.230  ; 8.230  ; Rise       ; Clk             ;
; Instruction_ID[*]               ; Clk        ; 14.572 ; 14.572 ; Rise       ; Clk             ;
;  Instruction_ID[1]              ; Clk        ; 12.507 ; 12.507 ; Rise       ; Clk             ;
;  Instruction_ID[2]              ; Clk        ; 13.703 ; 13.703 ; Rise       ; Clk             ;
;  Instruction_ID[3]              ; Clk        ; 13.582 ; 13.582 ; Rise       ; Clk             ;
;  Instruction_ID[5]              ; Clk        ; 14.572 ; 14.572 ; Rise       ; Clk             ;
;  Instruction_ID[11]             ; Clk        ; 11.870 ; 11.870 ; Rise       ; Clk             ;
;  Instruction_ID[12]             ; Clk        ; 11.830 ; 11.830 ; Rise       ; Clk             ;
;  Instruction_ID[14]             ; Clk        ; 12.077 ; 12.077 ; Rise       ; Clk             ;
;  Instruction_ID[16]             ; Clk        ; 13.756 ; 13.756 ; Rise       ; Clk             ;
;  Instruction_ID[17]             ; Clk        ; 11.771 ; 11.771 ; Rise       ; Clk             ;
;  Instruction_ID[18]             ; Clk        ; 11.315 ; 11.315 ; Rise       ; Clk             ;
;  Instruction_ID[19]             ; Clk        ; 12.497 ; 12.497 ; Rise       ; Clk             ;
;  Instruction_ID[21]             ; Clk        ; 11.695 ; 11.695 ; Rise       ; Clk             ;
;  Instruction_ID[22]             ; Clk        ; 10.744 ; 10.744 ; Rise       ; Clk             ;
;  Instruction_ID[23]             ; Clk        ; 11.335 ; 11.335 ; Rise       ; Clk             ;
;  Instruction_ID[24]             ; Clk        ; 12.507 ; 12.507 ; Rise       ; Clk             ;
;  Instruction_ID[25]             ; Clk        ; 10.863 ; 10.863 ; Rise       ; Clk             ;
;  Instruction_ID[26]             ; Clk        ; 10.694 ; 10.694 ; Rise       ; Clk             ;
;  Instruction_ID[27]             ; Clk        ; 10.760 ; 10.760 ; Rise       ; Clk             ;
;  Instruction_ID[28]             ; Clk        ; 10.483 ; 10.483 ; Rise       ; Clk             ;
;  Instruction_ID[29]             ; Clk        ; 10.966 ; 10.966 ; Rise       ; Clk             ;
;  Instruction_ID[31]             ; Clk        ; 10.760 ; 10.760 ; Rise       ; Clk             ;
; Instruction_IF[*]               ; Clk        ; 19.560 ; 19.560 ; Rise       ; Clk             ;
;  Instruction_IF[1]              ; Clk        ; 16.761 ; 16.761 ; Rise       ; Clk             ;
;  Instruction_IF[2]              ; Clk        ; 18.182 ; 18.182 ; Rise       ; Clk             ;
;  Instruction_IF[3]              ; Clk        ; 17.568 ; 17.568 ; Rise       ; Clk             ;
;  Instruction_IF[5]              ; Clk        ; 16.622 ; 16.622 ; Rise       ; Clk             ;
;  Instruction_IF[11]             ; Clk        ; 18.451 ; 18.451 ; Rise       ; Clk             ;
;  Instruction_IF[12]             ; Clk        ; 17.762 ; 17.762 ; Rise       ; Clk             ;
;  Instruction_IF[14]             ; Clk        ; 16.867 ; 16.867 ; Rise       ; Clk             ;
;  Instruction_IF[16]             ; Clk        ; 17.558 ; 17.558 ; Rise       ; Clk             ;
;  Instruction_IF[17]             ; Clk        ; 13.817 ; 13.817 ; Rise       ; Clk             ;
;  Instruction_IF[18]             ; Clk        ; 15.623 ; 15.623 ; Rise       ; Clk             ;
;  Instruction_IF[19]             ; Clk        ; 16.794 ; 16.794 ; Rise       ; Clk             ;
;  Instruction_IF[21]             ; Clk        ; 14.395 ; 14.395 ; Rise       ; Clk             ;
;  Instruction_IF[22]             ; Clk        ; 19.560 ; 19.560 ; Rise       ; Clk             ;
;  Instruction_IF[23]             ; Clk        ; 15.562 ; 15.562 ; Rise       ; Clk             ;
;  Instruction_IF[24]             ; Clk        ; 16.761 ; 16.761 ; Rise       ; Clk             ;
;  Instruction_IF[25]             ; Clk        ; 15.961 ; 15.961 ; Rise       ; Clk             ;
;  Instruction_IF[26]             ; Clk        ; 19.221 ; 19.221 ; Rise       ; Clk             ;
;  Instruction_IF[27]             ; Clk        ; 18.978 ; 18.978 ; Rise       ; Clk             ;
;  Instruction_IF[28]             ; Clk        ; 15.941 ; 15.941 ; Rise       ; Clk             ;
;  Instruction_IF[29]             ; Clk        ; 15.593 ; 15.593 ; Rise       ; Clk             ;
;  Instruction_IF[31]             ; Clk        ; 19.251 ; 19.251 ; Rise       ; Clk             ;
; MemRead_ID                      ; Clk        ; 12.773 ; 12.773 ; Rise       ; Clk             ;
; MemWrite_ID                     ; Clk        ; 12.322 ; 12.322 ; Rise       ; Clk             ;
; MemtoReg_ID                     ; Clk        ; 12.778 ; 12.778 ; Rise       ; Clk             ;
; Next_PC_IF[*]                   ; Clk        ; 17.734 ; 17.734 ; Rise       ; Clk             ;
;  Next_PC_IF[0]                  ; Clk        ; 14.827 ; 14.827 ; Rise       ; Clk             ;
;  Next_PC_IF[1]                  ; Clk        ; 14.827 ; 14.827 ; Rise       ; Clk             ;
;  Next_PC_IF[2]                  ; Clk        ; 13.310 ; 13.310 ; Rise       ; Clk             ;
;  Next_PC_IF[3]                  ; Clk        ; 15.696 ; 15.696 ; Rise       ; Clk             ;
;  Next_PC_IF[4]                  ; Clk        ; 15.969 ; 15.969 ; Rise       ; Clk             ;
;  Next_PC_IF[5]                  ; Clk        ; 14.164 ; 14.164 ; Rise       ; Clk             ;
;  Next_PC_IF[6]                  ; Clk        ; 16.214 ; 16.214 ; Rise       ; Clk             ;
;  Next_PC_IF[7]                  ; Clk        ; 15.038 ; 15.038 ; Rise       ; Clk             ;
;  Next_PC_IF[8]                  ; Clk        ; 15.066 ; 15.066 ; Rise       ; Clk             ;
;  Next_PC_IF[9]                  ; Clk        ; 15.237 ; 15.237 ; Rise       ; Clk             ;
;  Next_PC_IF[10]                 ; Clk        ; 15.931 ; 15.931 ; Rise       ; Clk             ;
;  Next_PC_IF[11]                 ; Clk        ; 14.730 ; 14.730 ; Rise       ; Clk             ;
;  Next_PC_IF[12]                 ; Clk        ; 15.764 ; 15.764 ; Rise       ; Clk             ;
;  Next_PC_IF[13]                 ; Clk        ; 14.996 ; 14.996 ; Rise       ; Clk             ;
;  Next_PC_IF[14]                 ; Clk        ; 14.052 ; 14.052 ; Rise       ; Clk             ;
;  Next_PC_IF[15]                 ; Clk        ; 14.900 ; 14.900 ; Rise       ; Clk             ;
;  Next_PC_IF[16]                 ; Clk        ; 15.424 ; 15.424 ; Rise       ; Clk             ;
;  Next_PC_IF[17]                 ; Clk        ; 15.964 ; 15.964 ; Rise       ; Clk             ;
;  Next_PC_IF[18]                 ; Clk        ; 15.654 ; 15.654 ; Rise       ; Clk             ;
;  Next_PC_IF[19]                 ; Clk        ; 17.208 ; 17.208 ; Rise       ; Clk             ;
;  Next_PC_IF[20]                 ; Clk        ; 16.771 ; 16.771 ; Rise       ; Clk             ;
;  Next_PC_IF[21]                 ; Clk        ; 14.860 ; 14.860 ; Rise       ; Clk             ;
;  Next_PC_IF[22]                 ; Clk        ; 16.588 ; 16.588 ; Rise       ; Clk             ;
;  Next_PC_IF[23]                 ; Clk        ; 15.333 ; 15.333 ; Rise       ; Clk             ;
;  Next_PC_IF[24]                 ; Clk        ; 16.643 ; 16.643 ; Rise       ; Clk             ;
;  Next_PC_IF[25]                 ; Clk        ; 15.731 ; 15.731 ; Rise       ; Clk             ;
;  Next_PC_IF[26]                 ; Clk        ; 15.717 ; 15.717 ; Rise       ; Clk             ;
;  Next_PC_IF[27]                 ; Clk        ; 17.730 ; 17.730 ; Rise       ; Clk             ;
;  Next_PC_IF[28]                 ; Clk        ; 17.734 ; 17.734 ; Rise       ; Clk             ;
;  Next_PC_IF[29]                 ; Clk        ; 17.272 ; 17.272 ; Rise       ; Clk             ;
;  Next_PC_IF[30]                 ; Clk        ; 15.360 ; 15.360 ; Rise       ; Clk             ;
;  Next_PC_IF[31]                 ; Clk        ; 16.614 ; 16.614 ; Rise       ; Clk             ;
; PCSrc_MEM                       ; Clk        ; 13.981 ; 13.981 ; Rise       ; Clk             ;
; PC_Plus_4_IF[*]                 ; Clk        ; 15.571 ; 15.571 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[0]                ; Clk        ; 13.000 ; 13.000 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[1]                ; Clk        ; 13.000 ; 13.000 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[2]                ; Clk        ; 13.467 ; 13.467 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[3]                ; Clk        ; 11.829 ; 11.829 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[4]                ; Clk        ; 12.336 ; 12.336 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[5]                ; Clk        ; 12.218 ; 12.218 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[6]                ; Clk        ; 13.888 ; 13.888 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[7]                ; Clk        ; 12.896 ; 12.896 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[8]                ; Clk        ; 14.456 ; 14.456 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[9]                ; Clk        ; 13.542 ; 13.542 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[10]               ; Clk        ; 14.083 ; 14.083 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[11]               ; Clk        ; 13.845 ; 13.845 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[12]               ; Clk        ; 13.970 ; 13.970 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[13]               ; Clk        ; 13.107 ; 13.107 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[14]               ; Clk        ; 13.330 ; 13.330 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[15]               ; Clk        ; 14.558 ; 14.558 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[16]               ; Clk        ; 12.904 ; 12.904 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[17]               ; Clk        ; 13.714 ; 13.714 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[18]               ; Clk        ; 14.078 ; 14.078 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[19]               ; Clk        ; 15.345 ; 15.345 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[20]               ; Clk        ; 13.299 ; 13.299 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[21]               ; Clk        ; 15.064 ; 15.064 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[22]               ; Clk        ; 14.795 ; 14.795 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[23]               ; Clk        ; 15.571 ; 15.571 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[24]               ; Clk        ; 15.241 ; 15.241 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[25]               ; Clk        ; 14.999 ; 14.999 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[26]               ; Clk        ; 14.797 ; 14.797 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[27]               ; Clk        ; 14.429 ; 14.429 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[28]               ; Clk        ; 14.690 ; 14.690 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[29]               ; Clk        ; 15.393 ; 15.393 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[30]               ; Clk        ; 15.045 ; 15.045 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[31]               ; Clk        ; 15.312 ; 15.312 ; Rise       ; Clk             ;
; Read_Address_1_ID[*]            ; Clk        ; 12.497 ; 12.497 ; Rise       ; Clk             ;
;  Read_Address_1_ID[0]           ; Clk        ; 11.705 ; 11.705 ; Rise       ; Clk             ;
;  Read_Address_1_ID[1]           ; Clk        ; 10.750 ; 10.750 ; Rise       ; Clk             ;
;  Read_Address_1_ID[2]           ; Clk        ; 10.926 ; 10.926 ; Rise       ; Clk             ;
;  Read_Address_1_ID[3]           ; Clk        ; 12.497 ; 12.497 ; Rise       ; Clk             ;
;  Read_Address_1_ID[4]           ; Clk        ; 10.883 ; 10.883 ; Rise       ; Clk             ;
; Read_Address_2_ID[*]            ; Clk        ; 13.756 ; 13.756 ; Rise       ; Clk             ;
;  Read_Address_2_ID[0]           ; Clk        ; 13.756 ; 13.756 ; Rise       ; Clk             ;
;  Read_Address_2_ID[1]           ; Clk        ; 11.771 ; 11.771 ; Rise       ; Clk             ;
;  Read_Address_2_ID[2]           ; Clk        ; 10.907 ; 10.907 ; Rise       ; Clk             ;
;  Read_Address_2_ID[3]           ; Clk        ; 12.058 ; 12.058 ; Rise       ; Clk             ;
; Read_Data_1_ID[*]               ; Clk        ; 19.531 ; 19.531 ; Rise       ; Clk             ;
;  Read_Data_1_ID[0]              ; Clk        ; 15.861 ; 15.861 ; Rise       ; Clk             ;
;  Read_Data_1_ID[1]              ; Clk        ; 16.030 ; 16.030 ; Rise       ; Clk             ;
;  Read_Data_1_ID[2]              ; Clk        ; 16.935 ; 16.935 ; Rise       ; Clk             ;
;  Read_Data_1_ID[3]              ; Clk        ; 16.228 ; 16.228 ; Rise       ; Clk             ;
;  Read_Data_1_ID[4]              ; Clk        ; 18.396 ; 18.396 ; Rise       ; Clk             ;
;  Read_Data_1_ID[5]              ; Clk        ; 15.503 ; 15.503 ; Rise       ; Clk             ;
;  Read_Data_1_ID[6]              ; Clk        ; 16.929 ; 16.929 ; Rise       ; Clk             ;
;  Read_Data_1_ID[7]              ; Clk        ; 16.646 ; 16.646 ; Rise       ; Clk             ;
;  Read_Data_1_ID[8]              ; Clk        ; 15.736 ; 15.736 ; Rise       ; Clk             ;
;  Read_Data_1_ID[9]              ; Clk        ; 15.929 ; 15.929 ; Rise       ; Clk             ;
;  Read_Data_1_ID[10]             ; Clk        ; 16.426 ; 16.426 ; Rise       ; Clk             ;
;  Read_Data_1_ID[11]             ; Clk        ; 16.774 ; 16.774 ; Rise       ; Clk             ;
;  Read_Data_1_ID[12]             ; Clk        ; 15.891 ; 15.891 ; Rise       ; Clk             ;
;  Read_Data_1_ID[13]             ; Clk        ; 18.196 ; 18.196 ; Rise       ; Clk             ;
;  Read_Data_1_ID[14]             ; Clk        ; 16.854 ; 16.854 ; Rise       ; Clk             ;
;  Read_Data_1_ID[15]             ; Clk        ; 19.319 ; 19.319 ; Rise       ; Clk             ;
;  Read_Data_1_ID[16]             ; Clk        ; 18.845 ; 18.845 ; Rise       ; Clk             ;
;  Read_Data_1_ID[17]             ; Clk        ; 17.185 ; 17.185 ; Rise       ; Clk             ;
;  Read_Data_1_ID[18]             ; Clk        ; 16.682 ; 16.682 ; Rise       ; Clk             ;
;  Read_Data_1_ID[19]             ; Clk        ; 18.853 ; 18.853 ; Rise       ; Clk             ;
;  Read_Data_1_ID[20]             ; Clk        ; 19.037 ; 19.037 ; Rise       ; Clk             ;
;  Read_Data_1_ID[21]             ; Clk        ; 17.737 ; 17.737 ; Rise       ; Clk             ;
;  Read_Data_1_ID[22]             ; Clk        ; 18.921 ; 18.921 ; Rise       ; Clk             ;
;  Read_Data_1_ID[23]             ; Clk        ; 19.531 ; 19.531 ; Rise       ; Clk             ;
;  Read_Data_1_ID[24]             ; Clk        ; 16.617 ; 16.617 ; Rise       ; Clk             ;
;  Read_Data_1_ID[25]             ; Clk        ; 17.012 ; 17.012 ; Rise       ; Clk             ;
;  Read_Data_1_ID[26]             ; Clk        ; 16.809 ; 16.809 ; Rise       ; Clk             ;
;  Read_Data_1_ID[27]             ; Clk        ; 17.379 ; 17.379 ; Rise       ; Clk             ;
;  Read_Data_1_ID[28]             ; Clk        ; 17.266 ; 17.266 ; Rise       ; Clk             ;
;  Read_Data_1_ID[29]             ; Clk        ; 15.379 ; 15.379 ; Rise       ; Clk             ;
;  Read_Data_1_ID[30]             ; Clk        ; 18.700 ; 18.700 ; Rise       ; Clk             ;
;  Read_Data_1_ID[31]             ; Clk        ; 17.020 ; 17.020 ; Rise       ; Clk             ;
; Read_Data_2_ID[*]               ; Clk        ; 20.221 ; 20.221 ; Rise       ; Clk             ;
;  Read_Data_2_ID[0]              ; Clk        ; 16.222 ; 16.222 ; Rise       ; Clk             ;
;  Read_Data_2_ID[1]              ; Clk        ; 15.734 ; 15.734 ; Rise       ; Clk             ;
;  Read_Data_2_ID[2]              ; Clk        ; 16.598 ; 16.598 ; Rise       ; Clk             ;
;  Read_Data_2_ID[3]              ; Clk        ; 17.893 ; 17.893 ; Rise       ; Clk             ;
;  Read_Data_2_ID[4]              ; Clk        ; 18.388 ; 18.388 ; Rise       ; Clk             ;
;  Read_Data_2_ID[5]              ; Clk        ; 16.964 ; 16.964 ; Rise       ; Clk             ;
;  Read_Data_2_ID[6]              ; Clk        ; 16.038 ; 16.038 ; Rise       ; Clk             ;
;  Read_Data_2_ID[7]              ; Clk        ; 16.009 ; 16.009 ; Rise       ; Clk             ;
;  Read_Data_2_ID[8]              ; Clk        ; 16.245 ; 16.245 ; Rise       ; Clk             ;
;  Read_Data_2_ID[9]              ; Clk        ; 15.966 ; 15.966 ; Rise       ; Clk             ;
;  Read_Data_2_ID[10]             ; Clk        ; 20.221 ; 20.221 ; Rise       ; Clk             ;
;  Read_Data_2_ID[11]             ; Clk        ; 17.815 ; 17.815 ; Rise       ; Clk             ;
;  Read_Data_2_ID[12]             ; Clk        ; 18.207 ; 18.207 ; Rise       ; Clk             ;
;  Read_Data_2_ID[13]             ; Clk        ; 16.924 ; 16.924 ; Rise       ; Clk             ;
;  Read_Data_2_ID[14]             ; Clk        ; 16.505 ; 16.505 ; Rise       ; Clk             ;
;  Read_Data_2_ID[15]             ; Clk        ; 16.200 ; 16.200 ; Rise       ; Clk             ;
;  Read_Data_2_ID[16]             ; Clk        ; 19.142 ; 19.142 ; Rise       ; Clk             ;
;  Read_Data_2_ID[17]             ; Clk        ; 17.426 ; 17.426 ; Rise       ; Clk             ;
;  Read_Data_2_ID[18]             ; Clk        ; 19.165 ; 19.165 ; Rise       ; Clk             ;
;  Read_Data_2_ID[19]             ; Clk        ; 16.038 ; 16.038 ; Rise       ; Clk             ;
;  Read_Data_2_ID[20]             ; Clk        ; 15.641 ; 15.641 ; Rise       ; Clk             ;
;  Read_Data_2_ID[21]             ; Clk        ; 19.086 ; 19.086 ; Rise       ; Clk             ;
;  Read_Data_2_ID[22]             ; Clk        ; 18.618 ; 18.618 ; Rise       ; Clk             ;
;  Read_Data_2_ID[23]             ; Clk        ; 18.290 ; 18.290 ; Rise       ; Clk             ;
;  Read_Data_2_ID[24]             ; Clk        ; 16.111 ; 16.111 ; Rise       ; Clk             ;
;  Read_Data_2_ID[25]             ; Clk        ; 16.052 ; 16.052 ; Rise       ; Clk             ;
;  Read_Data_2_ID[26]             ; Clk        ; 17.781 ; 17.781 ; Rise       ; Clk             ;
;  Read_Data_2_ID[27]             ; Clk        ; 17.498 ; 17.498 ; Rise       ; Clk             ;
;  Read_Data_2_ID[28]             ; Clk        ; 18.696 ; 18.696 ; Rise       ; Clk             ;
;  Read_Data_2_ID[29]             ; Clk        ; 16.994 ; 16.994 ; Rise       ; Clk             ;
;  Read_Data_2_ID[30]             ; Clk        ; 17.925 ; 17.925 ; Rise       ; Clk             ;
;  Read_Data_2_ID[31]             ; Clk        ; 18.652 ; 18.652 ; Rise       ; Clk             ;
; Read_Data_MEM[*]                ; Clk        ; 13.906 ; 13.906 ; Rise       ; Clk             ;
;  Read_Data_MEM[0]               ; Clk        ; 10.455 ; 10.455 ; Rise       ; Clk             ;
;  Read_Data_MEM[1]               ; Clk        ; 10.377 ; 10.377 ; Rise       ; Clk             ;
;  Read_Data_MEM[2]               ; Clk        ; 9.936  ; 9.936  ; Rise       ; Clk             ;
;  Read_Data_MEM[3]               ; Clk        ; 11.566 ; 11.566 ; Rise       ; Clk             ;
;  Read_Data_MEM[4]               ; Clk        ; 11.146 ; 11.146 ; Rise       ; Clk             ;
;  Read_Data_MEM[5]               ; Clk        ; 13.742 ; 13.742 ; Rise       ; Clk             ;
;  Read_Data_MEM[6]               ; Clk        ; 10.823 ; 10.823 ; Rise       ; Clk             ;
;  Read_Data_MEM[7]               ; Clk        ; 11.194 ; 11.194 ; Rise       ; Clk             ;
;  Read_Data_MEM[8]               ; Clk        ; 13.446 ; 13.446 ; Rise       ; Clk             ;
;  Read_Data_MEM[9]               ; Clk        ; 12.944 ; 12.944 ; Rise       ; Clk             ;
;  Read_Data_MEM[10]              ; Clk        ; 11.812 ; 11.812 ; Rise       ; Clk             ;
;  Read_Data_MEM[11]              ; Clk        ; 12.150 ; 12.150 ; Rise       ; Clk             ;
;  Read_Data_MEM[12]              ; Clk        ; 10.763 ; 10.763 ; Rise       ; Clk             ;
;  Read_Data_MEM[13]              ; Clk        ; 11.266 ; 11.266 ; Rise       ; Clk             ;
;  Read_Data_MEM[14]              ; Clk        ; 12.633 ; 12.633 ; Rise       ; Clk             ;
;  Read_Data_MEM[15]              ; Clk        ; 12.006 ; 12.006 ; Rise       ; Clk             ;
;  Read_Data_MEM[16]              ; Clk        ; 10.566 ; 10.566 ; Rise       ; Clk             ;
;  Read_Data_MEM[17]              ; Clk        ; 11.139 ; 11.139 ; Rise       ; Clk             ;
;  Read_Data_MEM[18]              ; Clk        ; 13.737 ; 13.737 ; Rise       ; Clk             ;
;  Read_Data_MEM[19]              ; Clk        ; 13.906 ; 13.906 ; Rise       ; Clk             ;
;  Read_Data_MEM[20]              ; Clk        ; 11.713 ; 11.713 ; Rise       ; Clk             ;
;  Read_Data_MEM[21]              ; Clk        ; 11.782 ; 11.782 ; Rise       ; Clk             ;
;  Read_Data_MEM[22]              ; Clk        ; 11.630 ; 11.630 ; Rise       ; Clk             ;
;  Read_Data_MEM[23]              ; Clk        ; 9.701  ; 9.701  ; Rise       ; Clk             ;
;  Read_Data_MEM[24]              ; Clk        ; 12.090 ; 12.090 ; Rise       ; Clk             ;
;  Read_Data_MEM[25]              ; Clk        ; 12.010 ; 12.010 ; Rise       ; Clk             ;
;  Read_Data_MEM[26]              ; Clk        ; 11.967 ; 11.967 ; Rise       ; Clk             ;
;  Read_Data_MEM[27]              ; Clk        ; 12.069 ; 12.069 ; Rise       ; Clk             ;
;  Read_Data_MEM[28]              ; Clk        ; 12.798 ; 12.798 ; Rise       ; Clk             ;
;  Read_Data_MEM[29]              ; Clk        ; 11.665 ; 11.665 ; Rise       ; Clk             ;
;  Read_Data_MEM[30]              ; Clk        ; 12.228 ; 12.228 ; Rise       ; Clk             ;
;  Read_Data_MEM[31]              ; Clk        ; 12.610 ; 12.610 ; Rise       ; Clk             ;
; Read_Data_WB[*]                 ; Clk        ; 14.004 ; 14.004 ; Rise       ; Clk             ;
;  Read_Data_WB[0]                ; Clk        ; 11.017 ; 11.017 ; Rise       ; Clk             ;
;  Read_Data_WB[1]                ; Clk        ; 10.651 ; 10.651 ; Rise       ; Clk             ;
;  Read_Data_WB[2]                ; Clk        ; 10.260 ; 10.260 ; Rise       ; Clk             ;
;  Read_Data_WB[3]                ; Clk        ; 10.399 ; 10.399 ; Rise       ; Clk             ;
;  Read_Data_WB[4]                ; Clk        ; 13.375 ; 13.375 ; Rise       ; Clk             ;
;  Read_Data_WB[5]                ; Clk        ; 12.267 ; 12.267 ; Rise       ; Clk             ;
;  Read_Data_WB[6]                ; Clk        ; 13.230 ; 13.230 ; Rise       ; Clk             ;
;  Read_Data_WB[7]                ; Clk        ; 13.518 ; 13.518 ; Rise       ; Clk             ;
;  Read_Data_WB[8]                ; Clk        ; 10.569 ; 10.569 ; Rise       ; Clk             ;
;  Read_Data_WB[9]                ; Clk        ; 12.260 ; 12.260 ; Rise       ; Clk             ;
;  Read_Data_WB[10]               ; Clk        ; 10.527 ; 10.527 ; Rise       ; Clk             ;
;  Read_Data_WB[11]               ; Clk        ; 11.063 ; 11.063 ; Rise       ; Clk             ;
;  Read_Data_WB[12]               ; Clk        ; 12.037 ; 12.037 ; Rise       ; Clk             ;
;  Read_Data_WB[13]               ; Clk        ; 10.891 ; 10.891 ; Rise       ; Clk             ;
;  Read_Data_WB[14]               ; Clk        ; 11.037 ; 11.037 ; Rise       ; Clk             ;
;  Read_Data_WB[15]               ; Clk        ; 11.467 ; 11.467 ; Rise       ; Clk             ;
;  Read_Data_WB[16]               ; Clk        ; 13.383 ; 13.383 ; Rise       ; Clk             ;
;  Read_Data_WB[17]               ; Clk        ; 10.191 ; 10.191 ; Rise       ; Clk             ;
;  Read_Data_WB[18]               ; Clk        ; 10.570 ; 10.570 ; Rise       ; Clk             ;
;  Read_Data_WB[19]               ; Clk        ; 14.004 ; 14.004 ; Rise       ; Clk             ;
;  Read_Data_WB[20]               ; Clk        ; 10.942 ; 10.942 ; Rise       ; Clk             ;
;  Read_Data_WB[21]               ; Clk        ; 11.940 ; 11.940 ; Rise       ; Clk             ;
;  Read_Data_WB[22]               ; Clk        ; 11.358 ; 11.358 ; Rise       ; Clk             ;
;  Read_Data_WB[23]               ; Clk        ; 12.372 ; 12.372 ; Rise       ; Clk             ;
;  Read_Data_WB[24]               ; Clk        ; 9.950  ; 9.950  ; Rise       ; Clk             ;
;  Read_Data_WB[25]               ; Clk        ; 13.499 ; 13.499 ; Rise       ; Clk             ;
;  Read_Data_WB[26]               ; Clk        ; 11.485 ; 11.485 ; Rise       ; Clk             ;
;  Read_Data_WB[27]               ; Clk        ; 11.362 ; 11.362 ; Rise       ; Clk             ;
;  Read_Data_WB[28]               ; Clk        ; 11.969 ; 11.969 ; Rise       ; Clk             ;
;  Read_Data_WB[29]               ; Clk        ; 11.238 ; 11.238 ; Rise       ; Clk             ;
;  Read_Data_WB[30]               ; Clk        ; 12.288 ; 12.288 ; Rise       ; Clk             ;
;  Read_Data_WB[31]               ; Clk        ; 10.859 ; 10.859 ; Rise       ; Clk             ;
; RegDst_ID                       ; Clk        ; 15.610 ; 15.610 ; Rise       ; Clk             ;
; RegWrite_ID                     ; Clk        ; 11.632 ; 11.632 ; Rise       ; Clk             ;
; Sign_Extend_Instruction_ID[*]   ; Clk        ; 14.522 ; 14.522 ; Rise       ; Clk             ;
;  Sign_Extend_Instruction_ID[1]  ; Clk        ; 12.097 ; 12.097 ; Rise       ; Clk             ;
;  Sign_Extend_Instruction_ID[2]  ; Clk        ; 13.703 ; 13.703 ; Rise       ; Clk             ;
;  Sign_Extend_Instruction_ID[3]  ; Clk        ; 13.173 ; 13.173 ; Rise       ; Clk             ;
;  Sign_Extend_Instruction_ID[5]  ; Clk        ; 14.522 ; 14.522 ; Rise       ; Clk             ;
;  Sign_Extend_Instruction_ID[11] ; Clk        ; 11.870 ; 11.870 ; Rise       ; Clk             ;
;  Sign_Extend_Instruction_ID[12] ; Clk        ; 11.860 ; 11.860 ; Rise       ; Clk             ;
;  Sign_Extend_Instruction_ID[14] ; Clk        ; 12.078 ; 12.078 ; Rise       ; Clk             ;
; Write_Data_MEM[*]               ; Clk        ; 12.791 ; 12.791 ; Rise       ; Clk             ;
;  Write_Data_MEM[0]              ; Clk        ; 11.982 ; 11.982 ; Rise       ; Clk             ;
;  Write_Data_MEM[1]              ; Clk        ; 10.244 ; 10.244 ; Rise       ; Clk             ;
;  Write_Data_MEM[2]              ; Clk        ; 9.870  ; 9.870  ; Rise       ; Clk             ;
;  Write_Data_MEM[3]              ; Clk        ; 9.253  ; 9.253  ; Rise       ; Clk             ;
;  Write_Data_MEM[4]              ; Clk        ; 9.581  ; 9.581  ; Rise       ; Clk             ;
;  Write_Data_MEM[5]              ; Clk        ; 10.652 ; 10.652 ; Rise       ; Clk             ;
;  Write_Data_MEM[6]              ; Clk        ; 11.622 ; 11.622 ; Rise       ; Clk             ;
;  Write_Data_MEM[7]              ; Clk        ; 10.891 ; 10.891 ; Rise       ; Clk             ;
;  Write_Data_MEM[8]              ; Clk        ; 10.354 ; 10.354 ; Rise       ; Clk             ;
;  Write_Data_MEM[9]              ; Clk        ; 11.170 ; 11.170 ; Rise       ; Clk             ;
;  Write_Data_MEM[10]             ; Clk        ; 10.615 ; 10.615 ; Rise       ; Clk             ;
;  Write_Data_MEM[11]             ; Clk        ; 9.448  ; 9.448  ; Rise       ; Clk             ;
;  Write_Data_MEM[12]             ; Clk        ; 11.326 ; 11.326 ; Rise       ; Clk             ;
;  Write_Data_MEM[13]             ; Clk        ; 12.120 ; 12.120 ; Rise       ; Clk             ;
;  Write_Data_MEM[14]             ; Clk        ; 10.576 ; 10.576 ; Rise       ; Clk             ;
;  Write_Data_MEM[15]             ; Clk        ; 11.015 ; 11.015 ; Rise       ; Clk             ;
;  Write_Data_MEM[16]             ; Clk        ; 12.295 ; 12.295 ; Rise       ; Clk             ;
;  Write_Data_MEM[17]             ; Clk        ; 9.026  ; 9.026  ; Rise       ; Clk             ;
;  Write_Data_MEM[18]             ; Clk        ; 10.805 ; 10.805 ; Rise       ; Clk             ;
;  Write_Data_MEM[19]             ; Clk        ; 12.595 ; 12.595 ; Rise       ; Clk             ;
;  Write_Data_MEM[20]             ; Clk        ; 11.310 ; 11.310 ; Rise       ; Clk             ;
;  Write_Data_MEM[21]             ; Clk        ; 10.069 ; 10.069 ; Rise       ; Clk             ;
;  Write_Data_MEM[22]             ; Clk        ; 11.063 ; 11.063 ; Rise       ; Clk             ;
;  Write_Data_MEM[23]             ; Clk        ; 10.821 ; 10.821 ; Rise       ; Clk             ;
;  Write_Data_MEM[24]             ; Clk        ; 9.602  ; 9.602  ; Rise       ; Clk             ;
;  Write_Data_MEM[25]             ; Clk        ; 9.475  ; 9.475  ; Rise       ; Clk             ;
;  Write_Data_MEM[26]             ; Clk        ; 10.493 ; 10.493 ; Rise       ; Clk             ;
;  Write_Data_MEM[27]             ; Clk        ; 11.207 ; 11.207 ; Rise       ; Clk             ;
;  Write_Data_MEM[28]             ; Clk        ; 12.791 ; 12.791 ; Rise       ; Clk             ;
;  Write_Data_MEM[29]             ; Clk        ; 10.804 ; 10.804 ; Rise       ; Clk             ;
;  Write_Data_MEM[30]             ; Clk        ; 10.199 ; 10.199 ; Rise       ; Clk             ;
;  Write_Data_MEM[31]             ; Clk        ; 10.584 ; 10.584 ; Rise       ; Clk             ;
; Write_Data_WB[*]                ; Clk        ; 14.754 ; 14.754 ; Rise       ; Clk             ;
;  Write_Data_WB[0]               ; Clk        ; 13.481 ; 13.481 ; Rise       ; Clk             ;
;  Write_Data_WB[1]               ; Clk        ; 12.660 ; 12.660 ; Rise       ; Clk             ;
;  Write_Data_WB[2]               ; Clk        ; 12.502 ; 12.502 ; Rise       ; Clk             ;
;  Write_Data_WB[3]               ; Clk        ; 13.290 ; 13.290 ; Rise       ; Clk             ;
;  Write_Data_WB[4]               ; Clk        ; 12.062 ; 12.062 ; Rise       ; Clk             ;
;  Write_Data_WB[5]               ; Clk        ; 13.008 ; 13.008 ; Rise       ; Clk             ;
;  Write_Data_WB[6]               ; Clk        ; 14.754 ; 14.754 ; Rise       ; Clk             ;
;  Write_Data_WB[7]               ; Clk        ; 11.968 ; 11.968 ; Rise       ; Clk             ;
;  Write_Data_WB[8]               ; Clk        ; 14.708 ; 14.708 ; Rise       ; Clk             ;
;  Write_Data_WB[9]               ; Clk        ; 12.432 ; 12.432 ; Rise       ; Clk             ;
;  Write_Data_WB[10]              ; Clk        ; 12.606 ; 12.606 ; Rise       ; Clk             ;
;  Write_Data_WB[11]              ; Clk        ; 13.513 ; 13.513 ; Rise       ; Clk             ;
;  Write_Data_WB[12]              ; Clk        ; 12.313 ; 12.313 ; Rise       ; Clk             ;
;  Write_Data_WB[13]              ; Clk        ; 11.665 ; 11.665 ; Rise       ; Clk             ;
;  Write_Data_WB[14]              ; Clk        ; 12.127 ; 12.127 ; Rise       ; Clk             ;
;  Write_Data_WB[15]              ; Clk        ; 12.918 ; 12.918 ; Rise       ; Clk             ;
;  Write_Data_WB[16]              ; Clk        ; 12.355 ; 12.355 ; Rise       ; Clk             ;
;  Write_Data_WB[17]              ; Clk        ; 11.007 ; 11.007 ; Rise       ; Clk             ;
;  Write_Data_WB[18]              ; Clk        ; 12.342 ; 12.342 ; Rise       ; Clk             ;
;  Write_Data_WB[19]              ; Clk        ; 12.248 ; 12.248 ; Rise       ; Clk             ;
;  Write_Data_WB[20]              ; Clk        ; 11.278 ; 11.278 ; Rise       ; Clk             ;
;  Write_Data_WB[21]              ; Clk        ; 12.372 ; 12.372 ; Rise       ; Clk             ;
;  Write_Data_WB[22]              ; Clk        ; 12.479 ; 12.479 ; Rise       ; Clk             ;
;  Write_Data_WB[23]              ; Clk        ; 13.320 ; 13.320 ; Rise       ; Clk             ;
;  Write_Data_WB[24]              ; Clk        ; 12.318 ; 12.318 ; Rise       ; Clk             ;
;  Write_Data_WB[25]              ; Clk        ; 12.058 ; 12.058 ; Rise       ; Clk             ;
;  Write_Data_WB[26]              ; Clk        ; 11.657 ; 11.657 ; Rise       ; Clk             ;
;  Write_Data_WB[27]              ; Clk        ; 11.629 ; 11.629 ; Rise       ; Clk             ;
;  Write_Data_WB[28]              ; Clk        ; 14.605 ; 14.605 ; Rise       ; Clk             ;
;  Write_Data_WB[29]              ; Clk        ; 12.096 ; 12.096 ; Rise       ; Clk             ;
;  Write_Data_WB[30]              ; Clk        ; 12.362 ; 12.362 ; Rise       ; Clk             ;
;  Write_Data_WB[31]              ; Clk        ; 12.308 ; 12.308 ; Rise       ; Clk             ;
; Write_Register_EX[*]            ; Clk        ; 14.733 ; 14.733 ; Rise       ; Clk             ;
;  Write_Register_EX[0]           ; Clk        ; 14.733 ; 14.733 ; Rise       ; Clk             ;
;  Write_Register_EX[1]           ; Clk        ; 13.972 ; 13.972 ; Rise       ; Clk             ;
;  Write_Register_EX[2]           ; Clk        ; 12.696 ; 12.696 ; Rise       ; Clk             ;
;  Write_Register_EX[3]           ; Clk        ; 11.019 ; 11.019 ; Rise       ; Clk             ;
; Zero_EX                         ; Clk        ; 23.237 ; 23.237 ; Rise       ; Clk             ;
+---------------------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; Data Port                       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------------------------+------------+-------+-------+------------+-----------------+
; ALUOp_ID[*]                     ; Clk        ; 5.072 ; 5.072 ; Rise       ; Clk             ;
;  ALUOp_ID[0]                    ; Clk        ; 5.072 ; 5.072 ; Rise       ; Clk             ;
;  ALUOp_ID[1]                    ; Clk        ; 5.982 ; 5.982 ; Rise       ; Clk             ;
; ALUSrc_ID                       ; Clk        ; 4.791 ; 4.791 ; Rise       ; Clk             ;
; ALU_Control_EX[*]               ; Clk        ; 4.621 ; 4.621 ; Rise       ; Clk             ;
;  ALU_Control_EX[0]              ; Clk        ; 4.621 ; 4.621 ; Rise       ; Clk             ;
;  ALU_Control_EX[1]              ; Clk        ; 4.876 ; 4.876 ; Rise       ; Clk             ;
;  ALU_Control_EX[2]              ; Clk        ; 5.617 ; 5.617 ; Rise       ; Clk             ;
; ALU_Data_2_EX[*]                ; Clk        ; 4.256 ; 4.256 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[0]               ; Clk        ; 4.256 ; 4.256 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[1]               ; Clk        ; 4.813 ; 4.813 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[2]               ; Clk        ; 4.530 ; 4.530 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[3]               ; Clk        ; 5.007 ; 5.007 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[4]               ; Clk        ; 4.405 ; 4.405 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[5]               ; Clk        ; 5.404 ; 5.404 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[6]               ; Clk        ; 4.981 ; 4.981 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[7]               ; Clk        ; 4.508 ; 4.508 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[8]               ; Clk        ; 5.068 ; 5.068 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[9]               ; Clk        ; 4.519 ; 4.519 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[10]              ; Clk        ; 5.395 ; 5.395 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[11]              ; Clk        ; 5.024 ; 5.024 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[12]              ; Clk        ; 4.771 ; 4.771 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[13]              ; Clk        ; 5.130 ; 5.130 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[14]              ; Clk        ; 4.634 ; 4.634 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[15]              ; Clk        ; 5.131 ; 5.131 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[16]              ; Clk        ; 5.103 ; 5.103 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[17]              ; Clk        ; 4.628 ; 4.628 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[18]              ; Clk        ; 4.588 ; 4.588 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[19]              ; Clk        ; 5.638 ; 5.638 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[20]              ; Clk        ; 4.523 ; 4.523 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[21]              ; Clk        ; 5.393 ; 5.393 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[22]              ; Clk        ; 4.570 ; 4.570 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[23]              ; Clk        ; 4.788 ; 4.788 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[24]              ; Clk        ; 4.951 ; 4.951 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[25]              ; Clk        ; 5.193 ; 5.193 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[26]              ; Clk        ; 5.459 ; 5.459 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[27]              ; Clk        ; 4.440 ; 4.440 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[28]              ; Clk        ; 4.730 ; 4.730 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[29]              ; Clk        ; 4.583 ; 4.583 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[30]              ; Clk        ; 4.353 ; 4.353 ; Rise       ; Clk             ;
;  ALU_Data_2_EX[31]              ; Clk        ; 4.780 ; 4.780 ; Rise       ; Clk             ;
; ALU_Result_EX[*]                ; Clk        ; 4.570 ; 4.570 ; Rise       ; Clk             ;
;  ALU_Result_EX[0]               ; Clk        ; 4.570 ; 4.570 ; Rise       ; Clk             ;
;  ALU_Result_EX[1]               ; Clk        ; 5.763 ; 5.763 ; Rise       ; Clk             ;
;  ALU_Result_EX[2]               ; Clk        ; 5.363 ; 5.363 ; Rise       ; Clk             ;
;  ALU_Result_EX[3]               ; Clk        ; 5.354 ; 5.354 ; Rise       ; Clk             ;
;  ALU_Result_EX[4]               ; Clk        ; 5.138 ; 5.138 ; Rise       ; Clk             ;
;  ALU_Result_EX[5]               ; Clk        ; 5.484 ; 5.484 ; Rise       ; Clk             ;
;  ALU_Result_EX[6]               ; Clk        ; 5.392 ; 5.392 ; Rise       ; Clk             ;
;  ALU_Result_EX[7]               ; Clk        ; 5.508 ; 5.508 ; Rise       ; Clk             ;
;  ALU_Result_EX[8]               ; Clk        ; 5.367 ; 5.367 ; Rise       ; Clk             ;
;  ALU_Result_EX[9]               ; Clk        ; 5.067 ; 5.067 ; Rise       ; Clk             ;
;  ALU_Result_EX[10]              ; Clk        ; 5.951 ; 5.951 ; Rise       ; Clk             ;
;  ALU_Result_EX[11]              ; Clk        ; 5.241 ; 5.241 ; Rise       ; Clk             ;
;  ALU_Result_EX[12]              ; Clk        ; 5.799 ; 5.799 ; Rise       ; Clk             ;
;  ALU_Result_EX[13]              ; Clk        ; 5.692 ; 5.692 ; Rise       ; Clk             ;
;  ALU_Result_EX[14]              ; Clk        ; 5.374 ; 5.374 ; Rise       ; Clk             ;
;  ALU_Result_EX[15]              ; Clk        ; 5.626 ; 5.626 ; Rise       ; Clk             ;
;  ALU_Result_EX[16]              ; Clk        ; 5.324 ; 5.324 ; Rise       ; Clk             ;
;  ALU_Result_EX[17]              ; Clk        ; 5.341 ; 5.341 ; Rise       ; Clk             ;
;  ALU_Result_EX[18]              ; Clk        ; 5.300 ; 5.300 ; Rise       ; Clk             ;
;  ALU_Result_EX[19]              ; Clk        ; 5.411 ; 5.411 ; Rise       ; Clk             ;
;  ALU_Result_EX[20]              ; Clk        ; 5.580 ; 5.580 ; Rise       ; Clk             ;
;  ALU_Result_EX[21]              ; Clk        ; 5.154 ; 5.154 ; Rise       ; Clk             ;
;  ALU_Result_EX[22]              ; Clk        ; 5.892 ; 5.892 ; Rise       ; Clk             ;
;  ALU_Result_EX[23]              ; Clk        ; 5.484 ; 5.484 ; Rise       ; Clk             ;
;  ALU_Result_EX[24]              ; Clk        ; 5.188 ; 5.188 ; Rise       ; Clk             ;
;  ALU_Result_EX[25]              ; Clk        ; 5.299 ; 5.299 ; Rise       ; Clk             ;
;  ALU_Result_EX[26]              ; Clk        ; 5.260 ; 5.260 ; Rise       ; Clk             ;
;  ALU_Result_EX[27]              ; Clk        ; 5.301 ; 5.301 ; Rise       ; Clk             ;
;  ALU_Result_EX[28]              ; Clk        ; 5.943 ; 5.943 ; Rise       ; Clk             ;
;  ALU_Result_EX[29]              ; Clk        ; 5.715 ; 5.715 ; Rise       ; Clk             ;
;  ALU_Result_EX[30]              ; Clk        ; 5.873 ; 5.873 ; Rise       ; Clk             ;
;  ALU_Result_EX[31]              ; Clk        ; 5.262 ; 5.262 ; Rise       ; Clk             ;
; ALU_Result_MEM[*]               ; Clk        ; 4.170 ; 4.170 ; Rise       ; Clk             ;
;  ALU_Result_MEM[0]              ; Clk        ; 4.359 ; 4.359 ; Rise       ; Clk             ;
;  ALU_Result_MEM[1]              ; Clk        ; 4.275 ; 4.275 ; Rise       ; Clk             ;
;  ALU_Result_MEM[2]              ; Clk        ; 4.573 ; 4.573 ; Rise       ; Clk             ;
;  ALU_Result_MEM[3]              ; Clk        ; 4.436 ; 4.436 ; Rise       ; Clk             ;
;  ALU_Result_MEM[4]              ; Clk        ; 4.400 ; 4.400 ; Rise       ; Clk             ;
;  ALU_Result_MEM[5]              ; Clk        ; 4.266 ; 4.266 ; Rise       ; Clk             ;
;  ALU_Result_MEM[6]              ; Clk        ; 4.170 ; 4.170 ; Rise       ; Clk             ;
;  ALU_Result_MEM[7]              ; Clk        ; 4.300 ; 4.300 ; Rise       ; Clk             ;
;  ALU_Result_MEM[8]              ; Clk        ; 4.618 ; 4.618 ; Rise       ; Clk             ;
;  ALU_Result_MEM[9]              ; Clk        ; 4.549 ; 4.549 ; Rise       ; Clk             ;
;  ALU_Result_MEM[10]             ; Clk        ; 4.463 ; 4.463 ; Rise       ; Clk             ;
;  ALU_Result_MEM[11]             ; Clk        ; 4.620 ; 4.620 ; Rise       ; Clk             ;
;  ALU_Result_MEM[12]             ; Clk        ; 4.873 ; 4.873 ; Rise       ; Clk             ;
;  ALU_Result_MEM[13]             ; Clk        ; 4.790 ; 4.790 ; Rise       ; Clk             ;
;  ALU_Result_MEM[14]             ; Clk        ; 4.416 ; 4.416 ; Rise       ; Clk             ;
;  ALU_Result_MEM[15]             ; Clk        ; 4.890 ; 4.890 ; Rise       ; Clk             ;
;  ALU_Result_MEM[16]             ; Clk        ; 5.309 ; 5.309 ; Rise       ; Clk             ;
;  ALU_Result_MEM[17]             ; Clk        ; 4.743 ; 4.743 ; Rise       ; Clk             ;
;  ALU_Result_MEM[18]             ; Clk        ; 4.717 ; 4.717 ; Rise       ; Clk             ;
;  ALU_Result_MEM[19]             ; Clk        ; 4.931 ; 4.931 ; Rise       ; Clk             ;
;  ALU_Result_MEM[20]             ; Clk        ; 4.636 ; 4.636 ; Rise       ; Clk             ;
;  ALU_Result_MEM[21]             ; Clk        ; 4.804 ; 4.804 ; Rise       ; Clk             ;
;  ALU_Result_MEM[22]             ; Clk        ; 5.335 ; 5.335 ; Rise       ; Clk             ;
;  ALU_Result_MEM[23]             ; Clk        ; 4.298 ; 4.298 ; Rise       ; Clk             ;
;  ALU_Result_MEM[24]             ; Clk        ; 4.302 ; 4.302 ; Rise       ; Clk             ;
;  ALU_Result_MEM[25]             ; Clk        ; 4.751 ; 4.751 ; Rise       ; Clk             ;
;  ALU_Result_MEM[26]             ; Clk        ; 4.290 ; 4.290 ; Rise       ; Clk             ;
;  ALU_Result_MEM[27]             ; Clk        ; 4.486 ; 4.486 ; Rise       ; Clk             ;
;  ALU_Result_MEM[28]             ; Clk        ; 4.283 ; 4.283 ; Rise       ; Clk             ;
;  ALU_Result_MEM[29]             ; Clk        ; 4.538 ; 4.538 ; Rise       ; Clk             ;
;  ALU_Result_MEM[30]             ; Clk        ; 4.797 ; 4.797 ; Rise       ; Clk             ;
;  ALU_Result_MEM[31]             ; Clk        ; 4.967 ; 4.967 ; Rise       ; Clk             ;
; ALU_Result_WB[*]                ; Clk        ; 4.315 ; 4.315 ; Rise       ; Clk             ;
;  ALU_Result_WB[0]               ; Clk        ; 5.042 ; 5.042 ; Rise       ; Clk             ;
;  ALU_Result_WB[1]               ; Clk        ; 4.765 ; 4.765 ; Rise       ; Clk             ;
;  ALU_Result_WB[2]               ; Clk        ; 4.747 ; 4.747 ; Rise       ; Clk             ;
;  ALU_Result_WB[3]               ; Clk        ; 4.660 ; 4.660 ; Rise       ; Clk             ;
;  ALU_Result_WB[4]               ; Clk        ; 4.739 ; 4.739 ; Rise       ; Clk             ;
;  ALU_Result_WB[5]               ; Clk        ; 5.390 ; 5.390 ; Rise       ; Clk             ;
;  ALU_Result_WB[6]               ; Clk        ; 5.929 ; 5.929 ; Rise       ; Clk             ;
;  ALU_Result_WB[7]               ; Clk        ; 4.753 ; 4.753 ; Rise       ; Clk             ;
;  ALU_Result_WB[8]               ; Clk        ; 4.995 ; 4.995 ; Rise       ; Clk             ;
;  ALU_Result_WB[9]               ; Clk        ; 4.975 ; 4.975 ; Rise       ; Clk             ;
;  ALU_Result_WB[10]              ; Clk        ; 4.513 ; 4.513 ; Rise       ; Clk             ;
;  ALU_Result_WB[11]              ; Clk        ; 5.174 ; 5.174 ; Rise       ; Clk             ;
;  ALU_Result_WB[12]              ; Clk        ; 4.504 ; 4.504 ; Rise       ; Clk             ;
;  ALU_Result_WB[13]              ; Clk        ; 5.172 ; 5.172 ; Rise       ; Clk             ;
;  ALU_Result_WB[14]              ; Clk        ; 5.005 ; 5.005 ; Rise       ; Clk             ;
;  ALU_Result_WB[15]              ; Clk        ; 4.629 ; 4.629 ; Rise       ; Clk             ;
;  ALU_Result_WB[16]              ; Clk        ; 4.717 ; 4.717 ; Rise       ; Clk             ;
;  ALU_Result_WB[17]              ; Clk        ; 5.793 ; 5.793 ; Rise       ; Clk             ;
;  ALU_Result_WB[18]              ; Clk        ; 4.436 ; 4.436 ; Rise       ; Clk             ;
;  ALU_Result_WB[19]              ; Clk        ; 4.952 ; 4.952 ; Rise       ; Clk             ;
;  ALU_Result_WB[20]              ; Clk        ; 4.747 ; 4.747 ; Rise       ; Clk             ;
;  ALU_Result_WB[21]              ; Clk        ; 4.315 ; 4.315 ; Rise       ; Clk             ;
;  ALU_Result_WB[22]              ; Clk        ; 4.785 ; 4.785 ; Rise       ; Clk             ;
;  ALU_Result_WB[23]              ; Clk        ; 4.705 ; 4.705 ; Rise       ; Clk             ;
;  ALU_Result_WB[24]              ; Clk        ; 5.259 ; 5.259 ; Rise       ; Clk             ;
;  ALU_Result_WB[25]              ; Clk        ; 5.122 ; 5.122 ; Rise       ; Clk             ;
;  ALU_Result_WB[26]              ; Clk        ; 5.520 ; 5.520 ; Rise       ; Clk             ;
;  ALU_Result_WB[27]              ; Clk        ; 4.928 ; 4.928 ; Rise       ; Clk             ;
;  ALU_Result_WB[28]              ; Clk        ; 5.344 ; 5.344 ; Rise       ; Clk             ;
;  ALU_Result_WB[29]              ; Clk        ; 4.827 ; 4.827 ; Rise       ; Clk             ;
;  ALU_Result_WB[30]              ; Clk        ; 4.952 ; 4.952 ; Rise       ; Clk             ;
;  ALU_Result_WB[31]              ; Clk        ; 4.341 ; 4.341 ; Rise       ; Clk             ;
; Branch_Dest_EX[*]               ; Clk        ; 4.571 ; 4.571 ; Rise       ; Clk             ;
;  Branch_Dest_EX[0]              ; Clk        ; 5.196 ; 5.196 ; Rise       ; Clk             ;
;  Branch_Dest_EX[1]              ; Clk        ; 5.177 ; 5.177 ; Rise       ; Clk             ;
;  Branch_Dest_EX[2]              ; Clk        ; 4.581 ; 4.581 ; Rise       ; Clk             ;
;  Branch_Dest_EX[3]              ; Clk        ; 4.776 ; 4.776 ; Rise       ; Clk             ;
;  Branch_Dest_EX[4]              ; Clk        ; 5.178 ; 5.178 ; Rise       ; Clk             ;
;  Branch_Dest_EX[5]              ; Clk        ; 5.214 ; 5.214 ; Rise       ; Clk             ;
;  Branch_Dest_EX[6]              ; Clk        ; 4.988 ; 4.988 ; Rise       ; Clk             ;
;  Branch_Dest_EX[7]              ; Clk        ; 5.142 ; 5.142 ; Rise       ; Clk             ;
;  Branch_Dest_EX[8]              ; Clk        ; 5.229 ; 5.229 ; Rise       ; Clk             ;
;  Branch_Dest_EX[9]              ; Clk        ; 4.587 ; 4.587 ; Rise       ; Clk             ;
;  Branch_Dest_EX[10]             ; Clk        ; 5.396 ; 5.396 ; Rise       ; Clk             ;
;  Branch_Dest_EX[11]             ; Clk        ; 5.263 ; 5.263 ; Rise       ; Clk             ;
;  Branch_Dest_EX[12]             ; Clk        ; 5.311 ; 5.311 ; Rise       ; Clk             ;
;  Branch_Dest_EX[13]             ; Clk        ; 5.382 ; 5.382 ; Rise       ; Clk             ;
;  Branch_Dest_EX[14]             ; Clk        ; 5.164 ; 5.164 ; Rise       ; Clk             ;
;  Branch_Dest_EX[15]             ; Clk        ; 5.193 ; 5.193 ; Rise       ; Clk             ;
;  Branch_Dest_EX[16]             ; Clk        ; 5.283 ; 5.283 ; Rise       ; Clk             ;
;  Branch_Dest_EX[17]             ; Clk        ; 5.178 ; 5.178 ; Rise       ; Clk             ;
;  Branch_Dest_EX[18]             ; Clk        ; 4.571 ; 4.571 ; Rise       ; Clk             ;
;  Branch_Dest_EX[19]             ; Clk        ; 4.855 ; 4.855 ; Rise       ; Clk             ;
;  Branch_Dest_EX[20]             ; Clk        ; 5.125 ; 5.125 ; Rise       ; Clk             ;
;  Branch_Dest_EX[21]             ; Clk        ; 5.175 ; 5.175 ; Rise       ; Clk             ;
;  Branch_Dest_EX[22]             ; Clk        ; 4.874 ; 4.874 ; Rise       ; Clk             ;
;  Branch_Dest_EX[23]             ; Clk        ; 4.737 ; 4.737 ; Rise       ; Clk             ;
;  Branch_Dest_EX[24]             ; Clk        ; 4.693 ; 4.693 ; Rise       ; Clk             ;
;  Branch_Dest_EX[25]             ; Clk        ; 4.780 ; 4.780 ; Rise       ; Clk             ;
;  Branch_Dest_EX[26]             ; Clk        ; 5.363 ; 5.363 ; Rise       ; Clk             ;
;  Branch_Dest_EX[27]             ; Clk        ; 5.161 ; 5.161 ; Rise       ; Clk             ;
;  Branch_Dest_EX[28]             ; Clk        ; 5.501 ; 5.501 ; Rise       ; Clk             ;
;  Branch_Dest_EX[29]             ; Clk        ; 5.027 ; 5.027 ; Rise       ; Clk             ;
;  Branch_Dest_EX[30]             ; Clk        ; 4.965 ; 4.965 ; Rise       ; Clk             ;
;  Branch_Dest_EX[31]             ; Clk        ; 4.726 ; 4.726 ; Rise       ; Clk             ;
; Branch_ID                       ; Clk        ; 5.112 ; 5.112 ; Rise       ; Clk             ;
; Instruction_EX[*]               ; Clk        ; 3.446 ; 3.446 ; Rise       ; Clk             ;
;  Instruction_EX[1]              ; Clk        ; 3.986 ; 3.986 ; Rise       ; Clk             ;
;  Instruction_EX[2]              ; Clk        ; 3.977 ; 3.977 ; Rise       ; Clk             ;
;  Instruction_EX[3]              ; Clk        ; 3.446 ; 3.446 ; Rise       ; Clk             ;
;  Instruction_EX[5]              ; Clk        ; 4.132 ; 4.132 ; Rise       ; Clk             ;
;  Instruction_EX[11]             ; Clk        ; 5.682 ; 5.682 ; Rise       ; Clk             ;
;  Instruction_EX[12]             ; Clk        ; 5.692 ; 5.692 ; Rise       ; Clk             ;
;  Instruction_EX[14]             ; Clk        ; 4.674 ; 4.674 ; Rise       ; Clk             ;
;  Instruction_EX[16]             ; Clk        ; 4.619 ; 4.619 ; Rise       ; Clk             ;
;  Instruction_EX[17]             ; Clk        ; 5.330 ; 5.330 ; Rise       ; Clk             ;
;  Instruction_EX[18]             ; Clk        ; 4.963 ; 4.963 ; Rise       ; Clk             ;
;  Instruction_EX[19]             ; Clk        ; 4.674 ; 4.674 ; Rise       ; Clk             ;
;  Instruction_EX[21]             ; Clk        ; 4.893 ; 4.893 ; Rise       ; Clk             ;
;  Instruction_EX[22]             ; Clk        ; 3.502 ; 3.502 ; Rise       ; Clk             ;
;  Instruction_EX[23]             ; Clk        ; 4.228 ; 4.228 ; Rise       ; Clk             ;
;  Instruction_EX[24]             ; Clk        ; 3.996 ; 3.996 ; Rise       ; Clk             ;
;  Instruction_EX[25]             ; Clk        ; 3.551 ; 3.551 ; Rise       ; Clk             ;
;  Instruction_EX[26]             ; Clk        ; 3.652 ; 3.652 ; Rise       ; Clk             ;
;  Instruction_EX[27]             ; Clk        ; 3.648 ; 3.648 ; Rise       ; Clk             ;
;  Instruction_EX[28]             ; Clk        ; 3.567 ; 3.567 ; Rise       ; Clk             ;
;  Instruction_EX[29]             ; Clk        ; 4.147 ; 4.147 ; Rise       ; Clk             ;
;  Instruction_EX[31]             ; Clk        ; 3.706 ; 3.706 ; Rise       ; Clk             ;
; Instruction_ID[*]               ; Clk        ; 4.591 ; 4.591 ; Rise       ; Clk             ;
;  Instruction_ID[1]              ; Clk        ; 5.159 ; 5.159 ; Rise       ; Clk             ;
;  Instruction_ID[2]              ; Clk        ; 5.626 ; 5.626 ; Rise       ; Clk             ;
;  Instruction_ID[3]              ; Clk        ; 5.320 ; 5.320 ; Rise       ; Clk             ;
;  Instruction_ID[5]              ; Clk        ; 5.918 ; 5.918 ; Rise       ; Clk             ;
;  Instruction_ID[11]             ; Clk        ; 4.964 ; 4.964 ; Rise       ; Clk             ;
;  Instruction_ID[12]             ; Clk        ; 4.924 ; 4.924 ; Rise       ; Clk             ;
;  Instruction_ID[14]             ; Clk        ; 5.009 ; 5.009 ; Rise       ; Clk             ;
;  Instruction_ID[16]             ; Clk        ; 5.435 ; 5.435 ; Rise       ; Clk             ;
;  Instruction_ID[17]             ; Clk        ; 4.902 ; 4.902 ; Rise       ; Clk             ;
;  Instruction_ID[18]             ; Clk        ; 4.846 ; 4.846 ; Rise       ; Clk             ;
;  Instruction_ID[19]             ; Clk        ; 5.149 ; 5.149 ; Rise       ; Clk             ;
;  Instruction_ID[21]             ; Clk        ; 4.941 ; 4.941 ; Rise       ; Clk             ;
;  Instruction_ID[22]             ; Clk        ; 4.641 ; 4.641 ; Rise       ; Clk             ;
;  Instruction_ID[23]             ; Clk        ; 4.866 ; 4.866 ; Rise       ; Clk             ;
;  Instruction_ID[24]             ; Clk        ; 5.159 ; 5.159 ; Rise       ; Clk             ;
;  Instruction_ID[25]             ; Clk        ; 4.690 ; 4.690 ; Rise       ; Clk             ;
;  Instruction_ID[26]             ; Clk        ; 4.591 ; 4.591 ; Rise       ; Clk             ;
;  Instruction_ID[27]             ; Clk        ; 4.659 ; 4.659 ; Rise       ; Clk             ;
;  Instruction_ID[28]             ; Clk        ; 4.598 ; 4.598 ; Rise       ; Clk             ;
;  Instruction_ID[29]             ; Clk        ; 4.777 ; 4.777 ; Rise       ; Clk             ;
;  Instruction_ID[31]             ; Clk        ; 4.659 ; 4.659 ; Rise       ; Clk             ;
; Instruction_IF[*]               ; Clk        ; 4.956 ; 4.956 ; Rise       ; Clk             ;
;  Instruction_IF[1]              ; Clk        ; 5.607 ; 5.607 ; Rise       ; Clk             ;
;  Instruction_IF[2]              ; Clk        ; 6.071 ; 6.071 ; Rise       ; Clk             ;
;  Instruction_IF[3]              ; Clk        ; 6.188 ; 6.188 ; Rise       ; Clk             ;
;  Instruction_IF[5]              ; Clk        ; 5.536 ; 5.536 ; Rise       ; Clk             ;
;  Instruction_IF[11]             ; Clk        ; 6.006 ; 6.006 ; Rise       ; Clk             ;
;  Instruction_IF[12]             ; Clk        ; 5.815 ; 5.815 ; Rise       ; Clk             ;
;  Instruction_IF[14]             ; Clk        ; 5.683 ; 5.683 ; Rise       ; Clk             ;
;  Instruction_IF[16]             ; Clk        ; 6.178 ; 6.178 ; Rise       ; Clk             ;
;  Instruction_IF[17]             ; Clk        ; 4.956 ; 4.956 ; Rise       ; Clk             ;
;  Instruction_IF[18]             ; Clk        ; 5.395 ; 5.395 ; Rise       ; Clk             ;
;  Instruction_IF[19]             ; Clk        ; 5.638 ; 5.638 ; Rise       ; Clk             ;
;  Instruction_IF[21]             ; Clk        ; 5.188 ; 5.188 ; Rise       ; Clk             ;
;  Instruction_IF[22]             ; Clk        ; 6.517 ; 6.517 ; Rise       ; Clk             ;
;  Instruction_IF[23]             ; Clk        ; 5.358 ; 5.358 ; Rise       ; Clk             ;
;  Instruction_IF[24]             ; Clk        ; 5.607 ; 5.607 ; Rise       ; Clk             ;
;  Instruction_IF[25]             ; Clk        ; 5.509 ; 5.509 ; Rise       ; Clk             ;
;  Instruction_IF[26]             ; Clk        ; 6.425 ; 6.425 ; Rise       ; Clk             ;
;  Instruction_IF[27]             ; Clk        ; 6.414 ; 6.414 ; Rise       ; Clk             ;
;  Instruction_IF[28]             ; Clk        ; 5.489 ; 5.489 ; Rise       ; Clk             ;
;  Instruction_IF[29]             ; Clk        ; 5.365 ; 5.365 ; Rise       ; Clk             ;
;  Instruction_IF[31]             ; Clk        ; 6.455 ; 6.455 ; Rise       ; Clk             ;
; MemRead_ID                      ; Clk        ; 5.119 ; 5.119 ; Rise       ; Clk             ;
; MemWrite_ID                     ; Clk        ; 4.976 ; 4.976 ; Rise       ; Clk             ;
; MemtoReg_ID                     ; Clk        ; 5.124 ; 5.124 ; Rise       ; Clk             ;
; Next_PC_IF[*]                   ; Clk        ; 4.195 ; 4.195 ; Rise       ; Clk             ;
;  Next_PC_IF[0]                  ; Clk        ; 4.766 ; 4.766 ; Rise       ; Clk             ;
;  Next_PC_IF[1]                  ; Clk        ; 4.766 ; 4.766 ; Rise       ; Clk             ;
;  Next_PC_IF[2]                  ; Clk        ; 4.195 ; 4.195 ; Rise       ; Clk             ;
;  Next_PC_IF[3]                  ; Clk        ; 5.559 ; 5.559 ; Rise       ; Clk             ;
;  Next_PC_IF[4]                  ; Clk        ; 5.416 ; 5.416 ; Rise       ; Clk             ;
;  Next_PC_IF[5]                  ; Clk        ; 4.793 ; 4.793 ; Rise       ; Clk             ;
;  Next_PC_IF[6]                  ; Clk        ; 5.290 ; 5.290 ; Rise       ; Clk             ;
;  Next_PC_IF[7]                  ; Clk        ; 5.086 ; 5.086 ; Rise       ; Clk             ;
;  Next_PC_IF[8]                  ; Clk        ; 5.113 ; 5.113 ; Rise       ; Clk             ;
;  Next_PC_IF[9]                  ; Clk        ; 4.778 ; 4.778 ; Rise       ; Clk             ;
;  Next_PC_IF[10]                 ; Clk        ; 5.313 ; 5.313 ; Rise       ; Clk             ;
;  Next_PC_IF[11]                 ; Clk        ; 4.780 ; 4.780 ; Rise       ; Clk             ;
;  Next_PC_IF[12]                 ; Clk        ; 5.236 ; 5.236 ; Rise       ; Clk             ;
;  Next_PC_IF[13]                 ; Clk        ; 4.980 ; 4.980 ; Rise       ; Clk             ;
;  Next_PC_IF[14]                 ; Clk        ; 4.621 ; 4.621 ; Rise       ; Clk             ;
;  Next_PC_IF[15]                 ; Clk        ; 4.788 ; 4.788 ; Rise       ; Clk             ;
;  Next_PC_IF[16]                 ; Clk        ; 5.100 ; 5.100 ; Rise       ; Clk             ;
;  Next_PC_IF[17]                 ; Clk        ; 4.824 ; 4.824 ; Rise       ; Clk             ;
;  Next_PC_IF[18]                 ; Clk        ; 5.338 ; 5.338 ; Rise       ; Clk             ;
;  Next_PC_IF[19]                 ; Clk        ; 5.266 ; 5.266 ; Rise       ; Clk             ;
;  Next_PC_IF[20]                 ; Clk        ; 5.255 ; 5.255 ; Rise       ; Clk             ;
;  Next_PC_IF[21]                 ; Clk        ; 4.627 ; 4.627 ; Rise       ; Clk             ;
;  Next_PC_IF[22]                 ; Clk        ; 4.799 ; 4.799 ; Rise       ; Clk             ;
;  Next_PC_IF[23]                 ; Clk        ; 4.667 ; 4.667 ; Rise       ; Clk             ;
;  Next_PC_IF[24]                 ; Clk        ; 5.096 ; 5.096 ; Rise       ; Clk             ;
;  Next_PC_IF[25]                 ; Clk        ; 4.718 ; 4.718 ; Rise       ; Clk             ;
;  Next_PC_IF[26]                 ; Clk        ; 4.933 ; 4.933 ; Rise       ; Clk             ;
;  Next_PC_IF[27]                 ; Clk        ; 5.079 ; 5.079 ; Rise       ; Clk             ;
;  Next_PC_IF[28]                 ; Clk        ; 5.416 ; 5.416 ; Rise       ; Clk             ;
;  Next_PC_IF[29]                 ; Clk        ; 5.164 ; 5.164 ; Rise       ; Clk             ;
;  Next_PC_IF[30]                 ; Clk        ; 4.510 ; 4.510 ; Rise       ; Clk             ;
;  Next_PC_IF[31]                 ; Clk        ; 4.736 ; 4.736 ; Rise       ; Clk             ;
; PCSrc_MEM                       ; Clk        ; 4.784 ; 4.784 ; Rise       ; Clk             ;
; PC_Plus_4_IF[*]                 ; Clk        ; 4.426 ; 4.426 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[0]                ; Clk        ; 5.247 ; 5.247 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[1]                ; Clk        ; 5.247 ; 5.247 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[2]                ; Clk        ; 5.374 ; 5.374 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[3]                ; Clk        ; 4.501 ; 4.501 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[4]                ; Clk        ; 4.648 ; 4.648 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[5]                ; Clk        ; 4.566 ; 4.566 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[6]                ; Clk        ; 5.259 ; 5.259 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[7]                ; Clk        ; 4.599 ; 4.599 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[8]                ; Clk        ; 5.156 ; 5.156 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[9]                ; Clk        ; 4.703 ; 4.703 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[10]               ; Clk        ; 4.850 ; 4.850 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[11]               ; Clk        ; 4.963 ; 4.963 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[12]               ; Clk        ; 4.820 ; 4.820 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[13]               ; Clk        ; 4.642 ; 4.642 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[14]               ; Clk        ; 4.607 ; 4.607 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[15]               ; Clk        ; 4.900 ; 4.900 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[16]               ; Clk        ; 4.492 ; 4.492 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[17]               ; Clk        ; 4.828 ; 4.828 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[18]               ; Clk        ; 4.960 ; 4.960 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[19]               ; Clk        ; 5.159 ; 5.159 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[20]               ; Clk        ; 4.615 ; 4.615 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[21]               ; Clk        ; 5.080 ; 5.080 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[22]               ; Clk        ; 4.726 ; 4.726 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[23]               ; Clk        ; 5.132 ; 5.132 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[24]               ; Clk        ; 4.953 ; 4.953 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[25]               ; Clk        ; 4.814 ; 4.814 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[26]               ; Clk        ; 4.711 ; 4.711 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[27]               ; Clk        ; 4.426 ; 4.426 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[28]               ; Clk        ; 4.644 ; 4.644 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[29]               ; Clk        ; 4.888 ; 4.888 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[30]               ; Clk        ; 4.798 ; 4.798 ; Rise       ; Clk             ;
;  PC_Plus_4_IF[31]               ; Clk        ; 4.824 ; 4.824 ; Rise       ; Clk             ;
; Read_Address_1_ID[*]            ; Clk        ; 4.649 ; 4.649 ; Rise       ; Clk             ;
;  Read_Address_1_ID[0]           ; Clk        ; 4.951 ; 4.951 ; Rise       ; Clk             ;
;  Read_Address_1_ID[1]           ; Clk        ; 4.649 ; 4.649 ; Rise       ; Clk             ;
;  Read_Address_1_ID[2]           ; Clk        ; 4.737 ; 4.737 ; Rise       ; Clk             ;
;  Read_Address_1_ID[3]           ; Clk        ; 5.149 ; 5.149 ; Rise       ; Clk             ;
;  Read_Address_1_ID[4]           ; Clk        ; 4.710 ; 4.710 ; Rise       ; Clk             ;
; Read_Address_2_ID[*]            ; Clk        ; 4.721 ; 4.721 ; Rise       ; Clk             ;
;  Read_Address_2_ID[0]           ; Clk        ; 5.435 ; 5.435 ; Rise       ; Clk             ;
;  Read_Address_2_ID[1]           ; Clk        ; 4.902 ; 4.902 ; Rise       ; Clk             ;
;  Read_Address_2_ID[2]           ; Clk        ; 4.721 ; 4.721 ; Rise       ; Clk             ;
;  Read_Address_2_ID[3]           ; Clk        ; 4.993 ; 4.993 ; Rise       ; Clk             ;
; Read_Data_1_ID[*]               ; Clk        ; 5.057 ; 5.057 ; Rise       ; Clk             ;
;  Read_Data_1_ID[0]              ; Clk        ; 5.057 ; 5.057 ; Rise       ; Clk             ;
;  Read_Data_1_ID[1]              ; Clk        ; 5.063 ; 5.063 ; Rise       ; Clk             ;
;  Read_Data_1_ID[2]              ; Clk        ; 5.675 ; 5.675 ; Rise       ; Clk             ;
;  Read_Data_1_ID[3]              ; Clk        ; 5.297 ; 5.297 ; Rise       ; Clk             ;
;  Read_Data_1_ID[4]              ; Clk        ; 5.988 ; 5.988 ; Rise       ; Clk             ;
;  Read_Data_1_ID[5]              ; Clk        ; 5.137 ; 5.137 ; Rise       ; Clk             ;
;  Read_Data_1_ID[6]              ; Clk        ; 5.572 ; 5.572 ; Rise       ; Clk             ;
;  Read_Data_1_ID[7]              ; Clk        ; 5.504 ; 5.504 ; Rise       ; Clk             ;
;  Read_Data_1_ID[8]              ; Clk        ; 5.128 ; 5.128 ; Rise       ; Clk             ;
;  Read_Data_1_ID[9]              ; Clk        ; 5.307 ; 5.307 ; Rise       ; Clk             ;
;  Read_Data_1_ID[10]             ; Clk        ; 5.298 ; 5.298 ; Rise       ; Clk             ;
;  Read_Data_1_ID[11]             ; Clk        ; 5.561 ; 5.561 ; Rise       ; Clk             ;
;  Read_Data_1_ID[12]             ; Clk        ; 5.282 ; 5.282 ; Rise       ; Clk             ;
;  Read_Data_1_ID[13]             ; Clk        ; 6.178 ; 6.178 ; Rise       ; Clk             ;
;  Read_Data_1_ID[14]             ; Clk        ; 5.578 ; 5.578 ; Rise       ; Clk             ;
;  Read_Data_1_ID[15]             ; Clk        ; 6.259 ; 6.259 ; Rise       ; Clk             ;
;  Read_Data_1_ID[16]             ; Clk        ; 6.361 ; 6.361 ; Rise       ; Clk             ;
;  Read_Data_1_ID[17]             ; Clk        ; 5.573 ; 5.573 ; Rise       ; Clk             ;
;  Read_Data_1_ID[18]             ; Clk        ; 5.680 ; 5.680 ; Rise       ; Clk             ;
;  Read_Data_1_ID[19]             ; Clk        ; 6.113 ; 6.113 ; Rise       ; Clk             ;
;  Read_Data_1_ID[20]             ; Clk        ; 6.309 ; 6.309 ; Rise       ; Clk             ;
;  Read_Data_1_ID[21]             ; Clk        ; 5.740 ; 5.740 ; Rise       ; Clk             ;
;  Read_Data_1_ID[22]             ; Clk        ; 6.138 ; 6.138 ; Rise       ; Clk             ;
;  Read_Data_1_ID[23]             ; Clk        ; 6.415 ; 6.415 ; Rise       ; Clk             ;
;  Read_Data_1_ID[24]             ; Clk        ; 5.591 ; 5.591 ; Rise       ; Clk             ;
;  Read_Data_1_ID[25]             ; Clk        ; 5.594 ; 5.594 ; Rise       ; Clk             ;
;  Read_Data_1_ID[26]             ; Clk        ; 5.850 ; 5.850 ; Rise       ; Clk             ;
;  Read_Data_1_ID[27]             ; Clk        ; 5.872 ; 5.872 ; Rise       ; Clk             ;
;  Read_Data_1_ID[28]             ; Clk        ; 5.806 ; 5.806 ; Rise       ; Clk             ;
;  Read_Data_1_ID[29]             ; Clk        ; 5.309 ; 5.309 ; Rise       ; Clk             ;
;  Read_Data_1_ID[30]             ; Clk        ; 6.256 ; 6.256 ; Rise       ; Clk             ;
;  Read_Data_1_ID[31]             ; Clk        ; 5.799 ; 5.799 ; Rise       ; Clk             ;
; Read_Data_2_ID[*]               ; Clk        ; 5.174 ; 5.174 ; Rise       ; Clk             ;
;  Read_Data_2_ID[0]              ; Clk        ; 5.252 ; 5.252 ; Rise       ; Clk             ;
;  Read_Data_2_ID[1]              ; Clk        ; 5.184 ; 5.184 ; Rise       ; Clk             ;
;  Read_Data_2_ID[2]              ; Clk        ; 5.303 ; 5.303 ; Rise       ; Clk             ;
;  Read_Data_2_ID[3]              ; Clk        ; 5.414 ; 5.414 ; Rise       ; Clk             ;
;  Read_Data_2_ID[4]              ; Clk        ; 5.608 ; 5.608 ; Rise       ; Clk             ;
;  Read_Data_2_ID[5]              ; Clk        ; 5.370 ; 5.370 ; Rise       ; Clk             ;
;  Read_Data_2_ID[6]              ; Clk        ; 5.174 ; 5.174 ; Rise       ; Clk             ;
;  Read_Data_2_ID[7]              ; Clk        ; 5.361 ; 5.361 ; Rise       ; Clk             ;
;  Read_Data_2_ID[8]              ; Clk        ; 5.349 ; 5.349 ; Rise       ; Clk             ;
;  Read_Data_2_ID[9]              ; Clk        ; 5.320 ; 5.320 ; Rise       ; Clk             ;
;  Read_Data_2_ID[10]             ; Clk        ; 6.228 ; 6.228 ; Rise       ; Clk             ;
;  Read_Data_2_ID[11]             ; Clk        ; 5.746 ; 5.746 ; Rise       ; Clk             ;
;  Read_Data_2_ID[12]             ; Clk        ; 5.997 ; 5.997 ; Rise       ; Clk             ;
;  Read_Data_2_ID[13]             ; Clk        ; 5.517 ; 5.517 ; Rise       ; Clk             ;
;  Read_Data_2_ID[14]             ; Clk        ; 5.305 ; 5.305 ; Rise       ; Clk             ;
;  Read_Data_2_ID[15]             ; Clk        ; 5.329 ; 5.329 ; Rise       ; Clk             ;
;  Read_Data_2_ID[16]             ; Clk        ; 5.894 ; 5.894 ; Rise       ; Clk             ;
;  Read_Data_2_ID[17]             ; Clk        ; 5.558 ; 5.558 ; Rise       ; Clk             ;
;  Read_Data_2_ID[18]             ; Clk        ; 6.146 ; 6.146 ; Rise       ; Clk             ;
;  Read_Data_2_ID[19]             ; Clk        ; 5.560 ; 5.560 ; Rise       ; Clk             ;
;  Read_Data_2_ID[20]             ; Clk        ; 5.364 ; 5.364 ; Rise       ; Clk             ;
;  Read_Data_2_ID[21]             ; Clk        ; 6.283 ; 6.283 ; Rise       ; Clk             ;
;  Read_Data_2_ID[22]             ; Clk        ; 6.069 ; 6.069 ; Rise       ; Clk             ;
;  Read_Data_2_ID[23]             ; Clk        ; 6.120 ; 6.120 ; Rise       ; Clk             ;
;  Read_Data_2_ID[24]             ; Clk        ; 5.585 ; 5.585 ; Rise       ; Clk             ;
;  Read_Data_2_ID[25]             ; Clk        ; 5.320 ; 5.320 ; Rise       ; Clk             ;
;  Read_Data_2_ID[26]             ; Clk        ; 5.649 ; 5.649 ; Rise       ; Clk             ;
;  Read_Data_2_ID[27]             ; Clk        ; 5.907 ; 5.907 ; Rise       ; Clk             ;
;  Read_Data_2_ID[28]             ; Clk        ; 5.883 ; 5.883 ; Rise       ; Clk             ;
;  Read_Data_2_ID[29]             ; Clk        ; 5.645 ; 5.645 ; Rise       ; Clk             ;
;  Read_Data_2_ID[30]             ; Clk        ; 5.828 ; 5.828 ; Rise       ; Clk             ;
;  Read_Data_2_ID[31]             ; Clk        ; 6.009 ; 6.009 ; Rise       ; Clk             ;
; Read_Data_MEM[*]                ; Clk        ; 4.240 ; 4.240 ; Rise       ; Clk             ;
;  Read_Data_MEM[0]               ; Clk        ; 4.446 ; 4.446 ; Rise       ; Clk             ;
;  Read_Data_MEM[1]               ; Clk        ; 4.384 ; 4.384 ; Rise       ; Clk             ;
;  Read_Data_MEM[2]               ; Clk        ; 4.240 ; 4.240 ; Rise       ; Clk             ;
;  Read_Data_MEM[3]               ; Clk        ; 4.825 ; 4.825 ; Rise       ; Clk             ;
;  Read_Data_MEM[4]               ; Clk        ; 4.576 ; 4.576 ; Rise       ; Clk             ;
;  Read_Data_MEM[5]               ; Clk        ; 5.303 ; 5.303 ; Rise       ; Clk             ;
;  Read_Data_MEM[6]               ; Clk        ; 4.619 ; 4.619 ; Rise       ; Clk             ;
;  Read_Data_MEM[7]               ; Clk        ; 4.732 ; 4.732 ; Rise       ; Clk             ;
;  Read_Data_MEM[8]               ; Clk        ; 5.404 ; 5.404 ; Rise       ; Clk             ;
;  Read_Data_MEM[9]               ; Clk        ; 5.043 ; 5.043 ; Rise       ; Clk             ;
;  Read_Data_MEM[10]              ; Clk        ; 4.990 ; 4.990 ; Rise       ; Clk             ;
;  Read_Data_MEM[11]              ; Clk        ; 5.048 ; 5.048 ; Rise       ; Clk             ;
;  Read_Data_MEM[12]              ; Clk        ; 4.618 ; 4.618 ; Rise       ; Clk             ;
;  Read_Data_MEM[13]              ; Clk        ; 4.762 ; 4.762 ; Rise       ; Clk             ;
;  Read_Data_MEM[14]              ; Clk        ; 4.932 ; 4.932 ; Rise       ; Clk             ;
;  Read_Data_MEM[15]              ; Clk        ; 4.867 ; 4.867 ; Rise       ; Clk             ;
;  Read_Data_MEM[16]              ; Clk        ; 4.597 ; 4.597 ; Rise       ; Clk             ;
;  Read_Data_MEM[17]              ; Clk        ; 4.714 ; 4.714 ; Rise       ; Clk             ;
;  Read_Data_MEM[18]              ; Clk        ; 5.443 ; 5.443 ; Rise       ; Clk             ;
;  Read_Data_MEM[19]              ; Clk        ; 5.717 ; 5.717 ; Rise       ; Clk             ;
;  Read_Data_MEM[20]              ; Clk        ; 4.922 ; 4.922 ; Rise       ; Clk             ;
;  Read_Data_MEM[21]              ; Clk        ; 4.833 ; 4.833 ; Rise       ; Clk             ;
;  Read_Data_MEM[22]              ; Clk        ; 4.868 ; 4.868 ; Rise       ; Clk             ;
;  Read_Data_MEM[23]              ; Clk        ; 4.288 ; 4.288 ; Rise       ; Clk             ;
;  Read_Data_MEM[24]              ; Clk        ; 4.912 ; 4.912 ; Rise       ; Clk             ;
;  Read_Data_MEM[25]              ; Clk        ; 5.008 ; 5.008 ; Rise       ; Clk             ;
;  Read_Data_MEM[26]              ; Clk        ; 4.769 ; 4.769 ; Rise       ; Clk             ;
;  Read_Data_MEM[27]              ; Clk        ; 4.898 ; 4.898 ; Rise       ; Clk             ;
;  Read_Data_MEM[28]              ; Clk        ; 5.270 ; 5.270 ; Rise       ; Clk             ;
;  Read_Data_MEM[29]              ; Clk        ; 4.885 ; 4.885 ; Rise       ; Clk             ;
;  Read_Data_MEM[30]              ; Clk        ; 5.080 ; 5.080 ; Rise       ; Clk             ;
;  Read_Data_MEM[31]              ; Clk        ; 5.119 ; 5.119 ; Rise       ; Clk             ;
; Read_Data_WB[*]                 ; Clk        ; 4.224 ; 4.224 ; Rise       ; Clk             ;
;  Read_Data_WB[0]                ; Clk        ; 4.736 ; 4.736 ; Rise       ; Clk             ;
;  Read_Data_WB[1]                ; Clk        ; 4.639 ; 4.639 ; Rise       ; Clk             ;
;  Read_Data_WB[2]                ; Clk        ; 4.444 ; 4.444 ; Rise       ; Clk             ;
;  Read_Data_WB[3]                ; Clk        ; 4.376 ; 4.376 ; Rise       ; Clk             ;
;  Read_Data_WB[4]                ; Clk        ; 5.344 ; 5.344 ; Rise       ; Clk             ;
;  Read_Data_WB[5]                ; Clk        ; 5.021 ; 5.021 ; Rise       ; Clk             ;
;  Read_Data_WB[6]                ; Clk        ; 5.114 ; 5.114 ; Rise       ; Clk             ;
;  Read_Data_WB[7]                ; Clk        ; 5.193 ; 5.193 ; Rise       ; Clk             ;
;  Read_Data_WB[8]                ; Clk        ; 4.318 ; 4.318 ; Rise       ; Clk             ;
;  Read_Data_WB[9]                ; Clk        ; 5.108 ; 5.108 ; Rise       ; Clk             ;
;  Read_Data_WB[10]               ; Clk        ; 4.563 ; 4.563 ; Rise       ; Clk             ;
;  Read_Data_WB[11]               ; Clk        ; 4.761 ; 4.761 ; Rise       ; Clk             ;
;  Read_Data_WB[12]               ; Clk        ; 4.891 ; 4.891 ; Rise       ; Clk             ;
;  Read_Data_WB[13]               ; Clk        ; 4.621 ; 4.621 ; Rise       ; Clk             ;
;  Read_Data_WB[14]               ; Clk        ; 4.658 ; 4.658 ; Rise       ; Clk             ;
;  Read_Data_WB[15]               ; Clk        ; 4.802 ; 4.802 ; Rise       ; Clk             ;
;  Read_Data_WB[16]               ; Clk        ; 5.242 ; 5.242 ; Rise       ; Clk             ;
;  Read_Data_WB[17]               ; Clk        ; 4.224 ; 4.224 ; Rise       ; Clk             ;
;  Read_Data_WB[18]               ; Clk        ; 4.467 ; 4.467 ; Rise       ; Clk             ;
;  Read_Data_WB[19]               ; Clk        ; 5.697 ; 5.697 ; Rise       ; Clk             ;
;  Read_Data_WB[20]               ; Clk        ; 4.738 ; 4.738 ; Rise       ; Clk             ;
;  Read_Data_WB[21]               ; Clk        ; 4.994 ; 4.994 ; Rise       ; Clk             ;
;  Read_Data_WB[22]               ; Clk        ; 4.848 ; 4.848 ; Rise       ; Clk             ;
;  Read_Data_WB[23]               ; Clk        ; 4.841 ; 4.841 ; Rise       ; Clk             ;
;  Read_Data_WB[24]               ; Clk        ; 4.384 ; 4.384 ; Rise       ; Clk             ;
;  Read_Data_WB[25]               ; Clk        ; 5.298 ; 5.298 ; Rise       ; Clk             ;
;  Read_Data_WB[26]               ; Clk        ; 4.900 ; 4.900 ; Rise       ; Clk             ;
;  Read_Data_WB[27]               ; Clk        ; 4.768 ; 4.768 ; Rise       ; Clk             ;
;  Read_Data_WB[28]               ; Clk        ; 5.013 ; 5.013 ; Rise       ; Clk             ;
;  Read_Data_WB[29]               ; Clk        ; 4.787 ; 4.787 ; Rise       ; Clk             ;
;  Read_Data_WB[30]               ; Clk        ; 5.038 ; 5.038 ; Rise       ; Clk             ;
;  Read_Data_WB[31]               ; Clk        ; 4.642 ; 4.642 ; Rise       ; Clk             ;
; RegDst_ID                       ; Clk        ; 6.032 ; 6.032 ; Rise       ; Clk             ;
; RegWrite_ID                     ; Clk        ; 4.858 ; 4.858 ; Rise       ; Clk             ;
; Sign_Extend_Instruction_ID[*]   ; Clk        ; 4.954 ; 4.954 ; Rise       ; Clk             ;
;  Sign_Extend_Instruction_ID[1]  ; Clk        ; 5.029 ; 5.029 ; Rise       ; Clk             ;
;  Sign_Extend_Instruction_ID[2]  ; Clk        ; 5.626 ; 5.626 ; Rise       ; Clk             ;
;  Sign_Extend_Instruction_ID[3]  ; Clk        ; 5.193 ; 5.193 ; Rise       ; Clk             ;
;  Sign_Extend_Instruction_ID[5]  ; Clk        ; 5.868 ; 5.868 ; Rise       ; Clk             ;
;  Sign_Extend_Instruction_ID[11] ; Clk        ; 4.964 ; 4.964 ; Rise       ; Clk             ;
;  Sign_Extend_Instruction_ID[12] ; Clk        ; 4.954 ; 4.954 ; Rise       ; Clk             ;
;  Sign_Extend_Instruction_ID[14] ; Clk        ; 5.013 ; 5.013 ; Rise       ; Clk             ;
; Write_Data_MEM[*]               ; Clk        ; 3.936 ; 3.936 ; Rise       ; Clk             ;
;  Write_Data_MEM[0]              ; Clk        ; 4.847 ; 4.847 ; Rise       ; Clk             ;
;  Write_Data_MEM[1]              ; Clk        ; 4.237 ; 4.237 ; Rise       ; Clk             ;
;  Write_Data_MEM[2]              ; Clk        ; 4.228 ; 4.228 ; Rise       ; Clk             ;
;  Write_Data_MEM[3]              ; Clk        ; 4.179 ; 4.179 ; Rise       ; Clk             ;
;  Write_Data_MEM[4]              ; Clk        ; 4.137 ; 4.137 ; Rise       ; Clk             ;
;  Write_Data_MEM[5]              ; Clk        ; 4.377 ; 4.377 ; Rise       ; Clk             ;
;  Write_Data_MEM[6]              ; Clk        ; 4.878 ; 4.878 ; Rise       ; Clk             ;
;  Write_Data_MEM[7]              ; Clk        ; 4.630 ; 4.630 ; Rise       ; Clk             ;
;  Write_Data_MEM[8]              ; Clk        ; 4.489 ; 4.489 ; Rise       ; Clk             ;
;  Write_Data_MEM[9]              ; Clk        ; 4.622 ; 4.622 ; Rise       ; Clk             ;
;  Write_Data_MEM[10]             ; Clk        ; 4.363 ; 4.363 ; Rise       ; Clk             ;
;  Write_Data_MEM[11]             ; Clk        ; 4.050 ; 4.050 ; Rise       ; Clk             ;
;  Write_Data_MEM[12]             ; Clk        ; 4.692 ; 4.692 ; Rise       ; Clk             ;
;  Write_Data_MEM[13]             ; Clk        ; 5.016 ; 5.016 ; Rise       ; Clk             ;
;  Write_Data_MEM[14]             ; Clk        ; 4.574 ; 4.574 ; Rise       ; Clk             ;
;  Write_Data_MEM[15]             ; Clk        ; 4.609 ; 4.609 ; Rise       ; Clk             ;
;  Write_Data_MEM[16]             ; Clk        ; 4.905 ; 4.905 ; Rise       ; Clk             ;
;  Write_Data_MEM[17]             ; Clk        ; 3.936 ; 3.936 ; Rise       ; Clk             ;
;  Write_Data_MEM[18]             ; Clk        ; 4.436 ; 4.436 ; Rise       ; Clk             ;
;  Write_Data_MEM[19]             ; Clk        ; 5.067 ; 5.067 ; Rise       ; Clk             ;
;  Write_Data_MEM[20]             ; Clk        ; 4.826 ; 4.826 ; Rise       ; Clk             ;
;  Write_Data_MEM[21]             ; Clk        ; 4.374 ; 4.374 ; Rise       ; Clk             ;
;  Write_Data_MEM[22]             ; Clk        ; 4.640 ; 4.640 ; Rise       ; Clk             ;
;  Write_Data_MEM[23]             ; Clk        ; 4.574 ; 4.574 ; Rise       ; Clk             ;
;  Write_Data_MEM[24]             ; Clk        ; 4.260 ; 4.260 ; Rise       ; Clk             ;
;  Write_Data_MEM[25]             ; Clk        ; 4.086 ; 4.086 ; Rise       ; Clk             ;
;  Write_Data_MEM[26]             ; Clk        ; 4.336 ; 4.336 ; Rise       ; Clk             ;
;  Write_Data_MEM[27]             ; Clk        ; 4.748 ; 4.748 ; Rise       ; Clk             ;
;  Write_Data_MEM[28]             ; Clk        ; 5.132 ; 5.132 ; Rise       ; Clk             ;
;  Write_Data_MEM[29]             ; Clk        ; 4.480 ; 4.480 ; Rise       ; Clk             ;
;  Write_Data_MEM[30]             ; Clk        ; 4.344 ; 4.344 ; Rise       ; Clk             ;
;  Write_Data_MEM[31]             ; Clk        ; 4.462 ; 4.462 ; Rise       ; Clk             ;
; Write_Data_WB[*]                ; Clk        ; 4.392 ; 4.392 ; Rise       ; Clk             ;
;  Write_Data_WB[0]               ; Clk        ; 4.899 ; 4.899 ; Rise       ; Clk             ;
;  Write_Data_WB[1]               ; Clk        ; 4.853 ; 4.853 ; Rise       ; Clk             ;
;  Write_Data_WB[2]               ; Clk        ; 4.846 ; 4.846 ; Rise       ; Clk             ;
;  Write_Data_WB[3]               ; Clk        ; 5.062 ; 5.062 ; Rise       ; Clk             ;
;  Write_Data_WB[4]               ; Clk        ; 4.620 ; 4.620 ; Rise       ; Clk             ;
;  Write_Data_WB[5]               ; Clk        ; 4.854 ; 4.854 ; Rise       ; Clk             ;
;  Write_Data_WB[6]               ; Clk        ; 5.181 ; 5.181 ; Rise       ; Clk             ;
;  Write_Data_WB[7]               ; Clk        ; 4.452 ; 4.452 ; Rise       ; Clk             ;
;  Write_Data_WB[8]               ; Clk        ; 5.318 ; 5.318 ; Rise       ; Clk             ;
;  Write_Data_WB[9]               ; Clk        ; 4.873 ; 4.873 ; Rise       ; Clk             ;
;  Write_Data_WB[10]              ; Clk        ; 4.577 ; 4.577 ; Rise       ; Clk             ;
;  Write_Data_WB[11]              ; Clk        ; 5.041 ; 5.041 ; Rise       ; Clk             ;
;  Write_Data_WB[12]              ; Clk        ; 4.519 ; 4.519 ; Rise       ; Clk             ;
;  Write_Data_WB[13]              ; Clk        ; 4.428 ; 4.428 ; Rise       ; Clk             ;
;  Write_Data_WB[14]              ; Clk        ; 4.486 ; 4.486 ; Rise       ; Clk             ;
;  Write_Data_WB[15]              ; Clk        ; 4.600 ; 4.600 ; Rise       ; Clk             ;
;  Write_Data_WB[16]              ; Clk        ; 4.487 ; 4.487 ; Rise       ; Clk             ;
;  Write_Data_WB[17]              ; Clk        ; 4.392 ; 4.392 ; Rise       ; Clk             ;
;  Write_Data_WB[18]              ; Clk        ; 4.676 ; 4.676 ; Rise       ; Clk             ;
;  Write_Data_WB[19]              ; Clk        ; 4.695 ; 4.695 ; Rise       ; Clk             ;
;  Write_Data_WB[20]              ; Clk        ; 4.481 ; 4.481 ; Rise       ; Clk             ;
;  Write_Data_WB[21]              ; Clk        ; 4.794 ; 4.794 ; Rise       ; Clk             ;
;  Write_Data_WB[22]              ; Clk        ; 4.842 ; 4.842 ; Rise       ; Clk             ;
;  Write_Data_WB[23]              ; Clk        ; 4.926 ; 4.926 ; Rise       ; Clk             ;
;  Write_Data_WB[24]              ; Clk        ; 4.730 ; 4.730 ; Rise       ; Clk             ;
;  Write_Data_WB[25]              ; Clk        ; 4.794 ; 4.794 ; Rise       ; Clk             ;
;  Write_Data_WB[26]              ; Clk        ; 4.647 ; 4.647 ; Rise       ; Clk             ;
;  Write_Data_WB[27]              ; Clk        ; 4.580 ; 4.580 ; Rise       ; Clk             ;
;  Write_Data_WB[28]              ; Clk        ; 5.295 ; 5.295 ; Rise       ; Clk             ;
;  Write_Data_WB[29]              ; Clk        ; 4.651 ; 4.651 ; Rise       ; Clk             ;
;  Write_Data_WB[30]              ; Clk        ; 4.837 ; 4.837 ; Rise       ; Clk             ;
;  Write_Data_WB[31]              ; Clk        ; 4.678 ; 4.678 ; Rise       ; Clk             ;
; Write_Register_EX[*]            ; Clk        ; 4.684 ; 4.684 ; Rise       ; Clk             ;
;  Write_Register_EX[0]           ; Clk        ; 5.691 ; 5.691 ; Rise       ; Clk             ;
;  Write_Register_EX[1]           ; Clk        ; 5.197 ; 5.197 ; Rise       ; Clk             ;
;  Write_Register_EX[2]           ; Clk        ; 4.900 ; 4.900 ; Rise       ; Clk             ;
;  Write_Register_EX[3]           ; Clk        ; 4.684 ; 4.684 ; Rise       ; Clk             ;
; Zero_EX                         ; Clk        ; 6.094 ; 6.094 ; Rise       ; Clk             ;
+---------------------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; Clk      ; 26115    ; 0        ; 228      ; 64       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; Clk      ; 26115    ; 0        ; 228      ; 64       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 513   ; 513  ;
; Unconstrained Output Port Paths ; 4916  ; 4916 ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 178 05/31/2012 SJ Full Version
    Info: Processing started: Wed Sep 03 17:53:50 2014
Info: Command: quartus_sta MIPS32 -c MIPS32
Info: qsta_default_script.tcl version: #4
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MIPS32.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clk Clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -9.723
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -9.723     -2751.727 Clk 
Info (332146): Worst-case hold slack is 0.739
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.739         0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.567
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.567     -2843.349 Clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.421
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.421      -587.037 Clk 
Info (332146): Worst-case hold slack is 0.225
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.225         0.000 Clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.880
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.880     -1927.268 Clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 402 megabytes
    Info: Processing ended: Wed Sep 03 17:53:52 2014
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


