# Entre na pasta src
cd src

# Compile todos os módulos e o testbench, salvando o .out na pasta sim
iverilog -o ../sim/meu_processador_pipeline.out tb/testbench_pipeline.v core/processador_pipeline.v execution/forwarding_unit.v execution/hazard_detection_unit.v control/unidade_controle.v execution/ula.v memory/banco_registradores.v memory/memoria_dados.v memory/memoria_instrucao.v

# Execute a simulação
vvp ../sim/meu_processador_pipeline.out

# (Opcional) Abra o waveform gerado para análise visual
gtkwave ../sim/waveform_pipeline.vcd