TimeQuest Timing Analyzer report for RABBIT_DDS_less
Thu Aug 12 10:15:28 2010
Quartus II Version 10.0 Build 218 06/27/2010 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'ten_MHz_ext'
 12. Slow 1200mV 85C Model Setup: 'SCLK_PE_3'
 13. Slow 1200mV 85C Model Hold: 'SCLK_PE_3'
 14. Slow 1200mV 85C Model Hold: 'ten_MHz_ext'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'SCLK_PE_3'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'ten_MHz_ext'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'ten_MHz_ext'
 29. Slow 1200mV 0C Model Setup: 'SCLK_PE_3'
 30. Slow 1200mV 0C Model Hold: 'SCLK_PE_3'
 31. Slow 1200mV 0C Model Hold: 'ten_MHz_ext'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'SCLK_PE_3'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'ten_MHz_ext'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Slow 1200mV 0C Model Metastability Report
 39. Fast 1200mV 0C Model Setup Summary
 40. Fast 1200mV 0C Model Hold Summary
 41. Fast 1200mV 0C Model Recovery Summary
 42. Fast 1200mV 0C Model Removal Summary
 43. Fast 1200mV 0C Model Minimum Pulse Width Summary
 44. Fast 1200mV 0C Model Setup: 'ten_MHz_ext'
 45. Fast 1200mV 0C Model Setup: 'SCLK_PE_3'
 46. Fast 1200mV 0C Model Hold: 'SCLK_PE_3'
 47. Fast 1200mV 0C Model Hold: 'ten_MHz_ext'
 48. Fast 1200mV 0C Model Minimum Pulse Width: 'SCLK_PE_3'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'ten_MHz_ext'
 50. Setup Times
 51. Hold Times
 52. Clock to Output Times
 53. Minimum Clock to Output Times
 54. Fast 1200mV 0C Model Metastability Report
 55. Multicorner Timing Analysis Summary
 56. Setup Times
 57. Hold Times
 58. Clock to Output Times
 59. Minimum Clock to Output Times
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Slow Corner Signal Integrity Metrics
 63. Fast Corner Signal Integrity Metrics
 64. Setup Transfers
 65. Hold Transfers
 66. Report TCCS
 67. Report RSKM
 68. Unconstrained Paths
 69. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 10.0 Build 218 06/27/2010 SJ Full Version ;
; Revision Name      ; RABBIT_DDS_less                                   ;
; Device Family      ; Cyclone III                                       ;
; Device Name        ; EP3C16F484C6                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Enabled                                           ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                   ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+
; Clock Name  ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets         ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+
; SCLK_PE_3   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SCLK_PE_3 }   ;
; ten_MHz_ext ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ten_MHz_ext } ;
+-------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                ;
+------------+-----------------+-------------+------+
; Fmax       ; Restricted Fmax ; Clock Name  ; Note ;
+------------+-----------------+-------------+------+
; 93.67 MHz  ; 93.67 MHz       ; ten_MHz_ext ;      ;
; 193.57 MHz ; 193.57 MHz      ; SCLK_PE_3   ;      ;
+------------+-----------------+-------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow 1200mV 85C Model Setup Summary  ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; ten_MHz_ext ; -9.676 ; -323.054      ;
; SCLK_PE_3   ; -4.166 ; -11648.678    ;
+-------------+--------+---------------+


+-------------------------------------+
; Slow 1200mV 85C Model Hold Summary  ;
+-------------+-------+---------------+
; Clock       ; Slack ; End Point TNS ;
+-------------+-------+---------------+
; SCLK_PE_3   ; 0.337 ; 0.000         ;
; ten_MHz_ext ; 0.337 ; 0.000         ;
+-------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------------+--------+----------------------------+
; Clock       ; Slack  ; End Point TNS              ;
+-------------+--------+----------------------------+
; SCLK_PE_3   ; -3.000 ; -3695.000                  ;
; ten_MHz_ext ; -3.000 ; -97.000                    ;
+-------------+--------+----------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ten_MHz_ext'                                                                    ;
+--------+------------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+-------------+--------------+-------------+--------------+------------+------------+
; -9.676 ; N[5]             ; SDIO~reg0   ; ten_MHz_ext  ; ten_MHz_ext ; 1.000        ; -0.086     ; 10.585     ;
; -9.390 ; N[0]             ; SDIO~reg0   ; ten_MHz_ext  ; ten_MHz_ext ; 1.000        ; -0.086     ; 10.299     ;
; -9.371 ; N[4]             ; SDIO~reg0   ; ten_MHz_ext  ; ten_MHz_ext ; 1.000        ; -0.086     ; 10.280     ;
; -9.297 ; N[3]             ; SDIO~reg0   ; ten_MHz_ext  ; ten_MHz_ext ; 1.000        ; -0.086     ; 10.206     ;
; -9.276 ; N[1]             ; SDIO~reg0   ; ten_MHz_ext  ; ten_MHz_ext ; 1.000        ; -0.086     ; 10.185     ;
; -9.204 ; N[6]             ; SDIO~reg0   ; ten_MHz_ext  ; ten_MHz_ext ; 1.000        ; -0.086     ; 10.113     ;
; -9.162 ; N[7]             ; SDIO~reg0   ; ten_MHz_ext  ; ten_MHz_ext ; 1.000        ; -0.086     ; 10.071     ;
; -9.141 ; N[2]             ; SDIO~reg0   ; ten_MHz_ext  ; ten_MHz_ext ; 1.000        ; -0.086     ; 10.050     ;
; -9.045 ; memory_reg[24]   ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.106     ; 9.914      ;
; -8.990 ; memory_reg[8]    ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.121     ; 9.844      ;
; -8.783 ; memory_reg[577]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.122     ; 9.636      ;
; -8.740 ; memory_reg[25]   ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.128     ; 9.587      ;
; -8.655 ; memory_reg[3170] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.123     ; 9.507      ;
; -8.633 ; memory_reg[42]   ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.120     ; 9.488      ;
; -8.608 ; memory_reg[530]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.107     ; 9.476      ;
; -8.571 ; memory_reg[726]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.125     ; 9.421      ;
; -8.566 ; memory_reg[512]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.121     ; 9.420      ;
; -8.553 ; memory_reg[2453] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.111     ; 9.417      ;
; -8.551 ; memory_reg[41]   ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.121     ; 9.405      ;
; -8.542 ; memory_reg[584]  ; DR_CTL~reg0 ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.109     ; 9.408      ;
; -8.522 ; memory_reg[107]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.122     ; 9.375      ;
; -8.520 ; memory_reg[2851] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.116     ; 9.379      ;
; -8.516 ; memory_reg[56]   ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.123     ; 9.368      ;
; -8.511 ; memory_reg[708]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.117     ; 9.369      ;
; -8.500 ; memory_reg[161]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.124     ; 9.351      ;
; -8.489 ; memory_reg[1168] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.123     ; 9.341      ;
; -8.479 ; memory_reg[75]   ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.116     ; 9.338      ;
; -8.463 ; memory_reg[2227] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.121     ; 9.317      ;
; -8.457 ; memory_reg[1638] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.108     ; 9.324      ;
; -8.442 ; memory_reg[1138] ; DR_CTL~reg0 ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.129     ; 9.288      ;
; -8.431 ; memory_reg[691]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.106     ; 9.300      ;
; -8.430 ; memory_reg[90]   ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.119     ; 9.286      ;
; -8.415 ; memory_reg[584]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.107     ; 9.283      ;
; -8.409 ; memory_reg[1928] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.121     ; 9.263      ;
; -8.398 ; memory_reg[581]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.107     ; 9.266      ;
; -8.396 ; memory_reg[581]  ; DR_CTL~reg0 ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.109     ; 9.262      ;
; -8.395 ; memory_reg[91]   ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.116     ; 9.254      ;
; -8.393 ; memory_reg[52]   ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.123     ; 9.245      ;
; -8.391 ; memory_reg[576]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.117     ; 9.249      ;
; -8.388 ; memory_reg[764]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.116     ; 9.247      ;
; -8.385 ; memory_reg[614]  ; DR_CTL~reg0 ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.110     ; 9.250      ;
; -8.378 ; memory_reg[546]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.108     ; 9.245      ;
; -8.366 ; memory_reg[57]   ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.108     ; 9.233      ;
; -8.365 ; memory_reg[724]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.117     ; 9.223      ;
; -8.363 ; memory_reg[1222] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.123     ; 9.215      ;
; -8.361 ; memory_reg[689]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.121     ; 9.215      ;
; -8.360 ; memory_reg[2824] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.111     ; 9.224      ;
; -8.360 ; memory_reg[1543] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.115     ; 9.220      ;
; -8.356 ; memory_reg[27]   ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.104     ; 9.227      ;
; -8.352 ; memory_reg[200]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.125     ; 9.202      ;
; -8.350 ; memory_reg[1762] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.117     ; 9.208      ;
; -8.347 ; memory_reg[1176] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.116     ; 9.206      ;
; -8.345 ; memory_reg[74]   ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.119     ; 9.201      ;
; -8.342 ; memory_reg[1876] ; DR_CTL~reg0 ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.109     ; 9.208      ;
; -8.339 ; memory_reg[644]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.105     ; 9.209      ;
; -8.338 ; memory_reg[2856] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.111     ; 9.202      ;
; -8.335 ; memory_reg[84]   ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.121     ; 9.189      ;
; -8.335 ; memory_reg[53]   ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.106     ; 9.204      ;
; -8.328 ; memory_reg[871]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.107     ; 9.196      ;
; -8.322 ; memory_reg[384]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.111     ; 9.186      ;
; -8.318 ; memory_reg[748]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.125     ; 9.168      ;
; -8.314 ; memory_reg[2211] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.115     ; 9.174      ;
; -8.311 ; memory_reg[1052] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.121     ; 9.165      ;
; -8.311 ; memory_reg[122]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.119     ; 9.167      ;
; -8.308 ; memory_reg[2235] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.117     ; 9.166      ;
; -8.302 ; memory_reg[1675] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.123     ; 9.154      ;
; -8.300 ; memory_reg[619]  ; DR_CTL~reg0 ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.120     ; 9.155      ;
; -8.293 ; memory_reg[2091] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.106     ; 9.162      ;
; -8.292 ; memory_reg[1571] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.124     ; 9.143      ;
; -8.286 ; memory_reg[690]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.122     ; 9.139      ;
; -8.286 ; memory_reg[1972] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.107     ; 9.154      ;
; -8.286 ; memory_reg[1030] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.110     ; 9.151      ;
; -8.285 ; memory_reg[587]  ; DR_CTL~reg0 ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.120     ; 9.140      ;
; -8.280 ; memory_reg[152]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.125     ; 9.130      ;
; -8.280 ; memory_reg[767]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.120     ; 9.135      ;
; -8.276 ; memory_reg[72]   ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.121     ; 9.130      ;
; -8.275 ; memory_reg[1590] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.105     ; 9.145      ;
; -8.266 ; memory_reg[9]    ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.123     ; 9.118      ;
; -8.266 ; memory_reg[2817] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.112     ; 9.129      ;
; -8.264 ; memory_reg[1145] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.106     ; 9.133      ;
; -8.258 ; memory_reg[2135] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.122     ; 9.111      ;
; -8.258 ; memory_reg[646]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.110     ; 9.123      ;
; -8.256 ; memory_reg[73]   ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.122     ; 9.109      ;
; -8.250 ; memory_reg[560]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.122     ; 9.103      ;
; -8.245 ; memory_reg[88]   ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.121     ; 9.099      ;
; -8.243 ; memory_reg[1486] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.125     ; 9.093      ;
; -8.242 ; memory_reg[637]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.119     ; 9.098      ;
; -8.241 ; memory_reg[1636] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.114     ; 9.102      ;
; -8.236 ; memory_reg[1090] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.124     ; 9.087      ;
; -8.235 ; memory_reg[1169] ; DR_CTL~reg0 ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.117     ; 9.093      ;
; -8.233 ; memory_reg[16]   ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.122     ; 9.086      ;
; -8.233 ; memory_reg[1484] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.104     ; 9.104      ;
; -8.232 ; memory_reg[34]   ; DR_CTL~reg0 ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.110     ; 9.097      ;
; -8.232 ; memory_reg[192]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.117     ; 9.090      ;
; -8.231 ; memory_reg[1754] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.106     ; 9.100      ;
; -8.231 ; memory_reg[222]  ; DR_CTL~reg0 ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.126     ; 9.080      ;
; -8.224 ; memory_reg[669]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.106     ; 9.093      ;
; -8.221 ; memory_reg[450]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.112     ; 9.084      ;
; -8.220 ; memory_reg[688]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.121     ; 9.074      ;
; -8.219 ; memory_reg[2071] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.110     ; 9.084      ;
+--------+------------------+-------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'SCLK_PE_3'                                                                    ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -4.166 ; i[2]      ; memory_reg[1839] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.089     ; 5.072      ;
; -4.133 ; i[1]      ; memory_reg[3426] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.068     ; 5.060      ;
; -4.132 ; i[5]      ; memory_reg[2539] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.095     ; 5.032      ;
; -4.123 ; i[3]      ; memory_reg[1271] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.068     ; 5.050      ;
; -4.121 ; i[0]      ; memory_reg[2539] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.095     ; 5.021      ;
; -4.087 ; i[1]      ; memory_reg[1271] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.068     ; 5.014      ;
; -4.063 ; i[8]      ; memory_reg[3341] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.089     ; 4.969      ;
; -4.063 ; i[5]      ; memory_reg[1839] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.089     ; 4.969      ;
; -4.063 ; i[6]      ; memory_reg[2539] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.095     ; 4.963      ;
; -4.060 ; i[11]     ; memory_reg[2539] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.095     ; 4.960      ;
; -4.060 ; i[2]      ; memory_reg[2539] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.095     ; 4.960      ;
; -4.051 ; i[1]      ; memory_reg[3576] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.096     ; 4.950      ;
; -4.050 ; i[9]      ; memory_reg[2539] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.095     ; 4.950      ;
; -4.046 ; i[8]      ; memory_reg[1839] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.089     ; 4.952      ;
; -4.041 ; i[8]      ; memory_reg[2539] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.095     ; 4.941      ;
; -4.039 ; i[5]      ; memory_reg[3389] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.090     ; 4.944      ;
; -4.029 ; i[3]      ; memory_reg[343]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.091     ; 4.933      ;
; -4.022 ; i[11]     ; memory_reg[637]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.062     ; 4.955      ;
; -4.022 ; i[8]      ; memory_reg[3389] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.090     ; 4.927      ;
; -4.006 ; i[11]     ; memory_reg[1271] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.068     ; 4.933      ;
; -3.993 ; i[1]      ; memory_reg[343]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.091     ; 4.897      ;
; -3.982 ; i[1]      ; memory_reg[2034] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.088     ; 4.889      ;
; -3.977 ; i[10]     ; memory_reg[2539] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.095     ; 4.877      ;
; -3.975 ; i[3]      ; memory_reg[1839] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.089     ; 4.881      ;
; -3.974 ; i[2]      ; memory_reg[1271] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.068     ; 4.901      ;
; -3.972 ; i[1]      ; memory_reg[1839] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.089     ; 4.878      ;
; -3.968 ; i[1]      ; memory_reg[702]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.058     ; 4.905      ;
; -3.966 ; i[4]      ; memory_reg[1271] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.068     ; 4.893      ;
; -3.964 ; i[4]      ; memory_reg[3341] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.089     ; 4.870      ;
; -3.959 ; i[9]      ; memory_reg[637]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.062     ; 4.892      ;
; -3.959 ; i[5]      ; memory_reg[953]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.089     ; 4.865      ;
; -3.956 ; i[7]      ; memory_reg[1271] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.068     ; 4.883      ;
; -3.949 ; i[11]     ; memory_reg[3341] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.089     ; 4.855      ;
; -3.943 ; i[1]      ; memory_reg[671]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.063     ; 4.875      ;
; -3.942 ; i[8]      ; memory_reg[953]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.089     ; 4.848      ;
; -3.937 ; i[3]      ; memory_reg[3576] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.096     ; 4.836      ;
; -3.934 ; i[0]      ; memory_reg[637]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.062     ; 4.867      ;
; -3.931 ; i[8]      ; memory_reg[777]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.089     ; 4.837      ;
; -3.931 ; i[1]      ; memory_reg[3442] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.090     ; 4.836      ;
; -3.923 ; i[3]      ; memory_reg[2539] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.095     ; 4.823      ;
; -3.920 ; i[8]      ; memory_reg[773]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.089     ; 4.826      ;
; -3.918 ; i[9]      ; memory_reg[3341] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.089     ; 4.824      ;
; -3.917 ; i[8]      ; memory_reg[637]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.062     ; 4.850      ;
; -3.912 ; i[2]      ; memory_reg[988]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.096     ; 4.811      ;
; -3.910 ; i[0]      ; memory_reg[1271] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.068     ; 4.837      ;
; -3.909 ; i[6]      ; memory_reg[38]   ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.090     ; 4.814      ;
; -3.905 ; i[11]     ; memory_reg[1222] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.073     ; 4.827      ;
; -3.904 ; i[6]      ; memory_reg[637]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.062     ; 4.837      ;
; -3.904 ; i[7]      ; memory_reg[3341] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.089     ; 4.810      ;
; -3.903 ; i[1]      ; memory_reg[3400] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.092     ; 4.806      ;
; -3.901 ; i[1]      ; memory_reg[3411] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.094     ; 4.802      ;
; -3.900 ; i[1]      ; memory_reg[2539] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.095     ; 4.800      ;
; -3.896 ; i[1]      ; memory_reg[2930] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.090     ; 4.801      ;
; -3.896 ; i[1]      ; memory_reg[914]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.088     ; 4.803      ;
; -3.895 ; i[3]      ; memory_reg[3426] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.068     ; 4.822      ;
; -3.893 ; i[8]      ; memory_reg[1439] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.089     ; 4.799      ;
; -3.893 ; i[8]      ; memory_reg[1271] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.068     ; 4.820      ;
; -3.892 ; i[1]      ; memory_reg[3561] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.082     ; 4.805      ;
; -3.891 ; i[7]      ; memory_reg[2539] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.095     ; 4.791      ;
; -3.889 ; i[8]      ; memory_reg[1423] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.089     ; 4.795      ;
; -3.887 ; i[0]      ; memory_reg[2793] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.092     ; 4.790      ;
; -3.886 ; i[6]      ; memory_reg[672]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.066     ; 4.815      ;
; -3.886 ; i[11]     ; memory_reg[1430] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.094     ; 4.787      ;
; -3.886 ; i[0]      ; memory_reg[1839] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.089     ; 4.792      ;
; -3.884 ; i[1]      ; memory_reg[2841] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.088     ; 4.791      ;
; -3.880 ; i[0]      ; memory_reg[2797] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.092     ; 4.783      ;
; -3.880 ; i[2]      ; memory_reg[343]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.091     ; 4.784      ;
; -3.880 ; i[6]      ; memory_reg[1271] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.068     ; 4.807      ;
; -3.878 ; i[4]      ; memory_reg[2541] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.100     ; 4.773      ;
; -3.878 ; i[3]      ; memory_reg[1974] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.095     ; 4.778      ;
; -3.877 ; i[0]      ; memory_reg[2785] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.092     ; 4.780      ;
; -3.876 ; i[1]      ; memory_reg[355]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.086     ; 4.785      ;
; -3.872 ; i[4]      ; memory_reg[343]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.091     ; 4.776      ;
; -3.871 ; i[5]      ; memory_reg[3517] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.097     ; 4.769      ;
; -3.870 ; i[8]      ; memory_reg[2793] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.092     ; 4.773      ;
; -3.868 ; i[8]      ; memory_reg[1207] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.056     ; 4.807      ;
; -3.868 ; i[8]      ; memory_reg[2093] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.070     ; 4.793      ;
; -3.868 ; i[5]      ; memory_reg[2533] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.087     ; 4.776      ;
; -3.864 ; i[8]      ; memory_reg[173]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.089     ; 4.770      ;
; -3.863 ; i[8]      ; memory_reg[2797] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.092     ; 4.766      ;
; -3.862 ; i[0]      ; memory_reg[3389] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.090     ; 4.767      ;
; -3.861 ; i[5]      ; memory_reg[637]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.062     ; 4.794      ;
; -3.861 ; i[8]      ; memory_reg[3119] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.073     ; 4.783      ;
; -3.860 ; i[8]      ; memory_reg[2785] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.092     ; 4.763      ;
; -3.857 ; i[11]     ; memory_reg[3426] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.068     ; 4.784      ;
; -3.857 ; i[6]      ; memory_reg[2793] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.092     ; 4.760      ;
; -3.857 ; i[0]      ; memory_reg[2533] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.087     ; 4.765      ;
; -3.855 ; i[0]      ; memory_reg[1273] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.092     ; 4.758      ;
; -3.855 ; i[7]      ; memory_reg[1222] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.073     ; 4.777      ;
; -3.854 ; i[8]      ; memory_reg[3517] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.097     ; 4.752      ;
; -3.853 ; i[2]      ; memory_reg[637]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.062     ; 4.786      ;
; -3.851 ; i[1]      ; memory_reg[2534] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.090     ; 4.756      ;
; -3.850 ; i[6]      ; memory_reg[2797] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.092     ; 4.753      ;
; -3.848 ; i[3]      ; memory_reg[886]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.089     ; 4.754      ;
; -3.848 ; i[1]      ; memory_reg[1190] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.090     ; 4.753      ;
; -3.848 ; i[8]      ; memory_reg[2534] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.090     ; 4.753      ;
; -3.847 ; i[6]      ; memory_reg[2785] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.092     ; 4.750      ;
; -3.845 ; i[3]      ; memory_reg[631]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.061     ; 4.779      ;
; -3.844 ; i[5]      ; memory_reg[3579] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.090     ; 4.749      ;
; -3.844 ; i[3]      ; memory_reg[822]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.089     ; 4.750      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'SCLK_PE_3'                                                                           ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; 0.337 ; memory_reg[3323] ; memory_reg[3323] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[3146] ; memory_reg[3146] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[3178] ; memory_reg[3178] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[3170] ; memory_reg[3170] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[2222] ; memory_reg[2222] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[2094] ; memory_reg[2094] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[1136] ; memory_reg[1136] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[1168] ; memory_reg[1168] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[1134] ; memory_reg[1134] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[1131] ; memory_reg[1131] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[1119] ; memory_reg[1119] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[1115] ; memory_reg[1115] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[1147] ; memory_reg[1147] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[791]  ; memory_reg[791]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[746]  ; memory_reg[746]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[623]  ; memory_reg[623]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[591]  ; memory_reg[591]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[622]  ; memory_reg[622]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[608]  ; memory_reg[608]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[607]  ; memory_reg[607]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[606]  ; memory_reg[606]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[599]  ; memory_reg[599]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[431]  ; memory_reg[431]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[399]  ; memory_reg[399]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[430]  ; memory_reg[430]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[254]  ; memory_reg[254]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[253]  ; memory_reg[253]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[221]  ; memory_reg[221]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[252]  ; memory_reg[252]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[246]  ; memory_reg[246]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[213]  ; memory_reg[213]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[241]  ; memory_reg[241]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[239]  ; memory_reg[239]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[207]  ; memory_reg[207]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[228]  ; memory_reg[228]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[193]  ; memory_reg[193]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[225]  ; memory_reg[225]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[224]  ; memory_reg[224]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[60]   ; memory_reg[60]   ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[2286] ; memory_reg[2286] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[2158] ; memory_reg[2158] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[2171] ; memory_reg[2171] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[2299] ; memory_reg[2299] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[687]  ; memory_reg[687]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[3477] ; memory_reg[3477] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[3479] ; memory_reg[3479] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[3294] ; memory_reg[3294] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[3099] ; memory_reg[3099] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[3103] ; memory_reg[3103] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[3227] ; memory_reg[3227] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[3231] ; memory_reg[3231] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[3263] ; memory_reg[3263] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[2666] ; memory_reg[2666] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[2667] ; memory_reg[2667] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[2107] ; memory_reg[2107] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[1269] ; memory_reg[1269] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[1253] ; memory_reg[1253] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[1215] ; memory_reg[1215] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[1211] ; memory_reg[1211] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[1247] ; memory_reg[1247] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[125]  ; memory_reg[125]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[175]  ; memory_reg[175]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[919]  ; memory_reg[919]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[686]  ; memory_reg[686]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[684]  ; memory_reg[684]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[719]  ; memory_reg[719]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[543]  ; memory_reg[543]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[639]  ; memory_reg[639]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[638]  ; memory_reg[638]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[626]  ; memory_reg[626]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[627]  ; memory_reg[627]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[738]  ; memory_reg[738]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[630]  ; memory_reg[630]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[631]  ; memory_reg[631]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[3476] ; memory_reg[3476] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[3478] ; memory_reg[3478] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[3246] ; memory_reg[3246] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[3095] ; memory_reg[3095] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[3091] ; memory_reg[3091] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[3251] ; memory_reg[3251] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[3285] ; memory_reg[3285] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[2678] ; memory_reg[2678] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[2664] ; memory_reg[2664] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[2665] ; memory_reg[2665] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[1759] ; memory_reg[1759] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[1758] ; memory_reg[1758] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[1196] ; memory_reg[1196] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[1207] ; memory_reg[1207] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[1203] ; memory_reg[1203] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[1071] ; memory_reg[1071] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[148]  ; memory_reg[148]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[150]  ; memory_reg[150]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[93]   ; memory_reg[93]   ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[95]   ; memory_reg[95]   ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[159]  ; memory_reg[159]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[94]   ; memory_reg[94]   ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[124]  ; memory_reg[124]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[351]  ; memory_reg[351]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[668]  ; memory_reg[668]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
; 0.337 ; memory_reg[559]  ; memory_reg[559]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.063      ; 0.577      ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ten_MHz_ext'                                                                                               ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.337 ; E_stop_flag~reg0            ; E_stop_flag~reg0            ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.063      ; 0.577      ;
; 0.338 ; end_routine_stop~reg0       ; end_routine_stop~reg0       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.062      ; 0.577      ;
; 0.338 ; reset_flag~reg0             ; reset_flag~reg0             ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.062      ; 0.577      ;
; 0.338 ; sweep_routine_end_flag~reg0 ; sweep_routine_end_flag~reg0 ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.062      ; 0.577      ;
; 0.339 ; dont_read_flag~reg0         ; dont_read_flag~reg0         ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 0.577      ;
; 0.339 ; init_key_flag~reg0          ; init_key_flag~reg0          ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 0.577      ;
; 0.339 ; L                           ; L                           ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 0.577      ;
; 0.339 ; M                           ; M                           ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 0.577      ;
; 0.370 ; N[11]                       ; N[11]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 0.608      ;
; 0.370 ; G[5]                        ; G[5]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.063      ; 0.610      ;
; 0.371 ; T[24]                       ; T[24]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 0.609      ;
; 0.378 ; B[10]                       ; B[10]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 0.616      ;
; 0.530 ; J[2]                        ; J[2]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.062      ; 0.769      ;
; 0.531 ; J[1]                        ; J[1]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.062      ; 0.770      ;
; 0.532 ; J[3]                        ; J[3]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.062      ; 0.771      ;
; 0.538 ; T[17]                       ; T[17]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 0.776      ;
; 0.538 ; T[13]                       ; T[13]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 0.776      ;
; 0.539 ; T[12]                       ; T[12]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 0.777      ;
; 0.540 ; T[18]                       ; T[18]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 0.778      ;
; 0.541 ; T[14]                       ; T[14]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 0.779      ;
; 0.542 ; T[16]                       ; T[16]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 0.780      ;
; 0.542 ; T[21]                       ; T[21]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 0.780      ;
; 0.542 ; T[19]                       ; T[19]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 0.780      ;
; 0.543 ; T[20]                       ; T[20]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 0.781      ;
; 0.545 ; T[9]                        ; T[9]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 0.783      ;
; 0.548 ; T[10]                       ; T[10]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 0.786      ;
; 0.549 ; G[2]                        ; G[2]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.063      ; 0.789      ;
; 0.549 ; T[11]                       ; T[11]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 0.787      ;
; 0.550 ; J[5]                        ; J[5]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.062      ; 0.789      ;
; 0.550 ; G[1]                        ; G[1]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.063      ; 0.790      ;
; 0.550 ; B[9]                        ; B[9]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 0.788      ;
; 0.550 ; T[7]                        ; T[7]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 0.788      ;
; 0.550 ; T[15]                       ; T[15]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 0.788      ;
; 0.551 ; J[4]                        ; J[4]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.062      ; 0.790      ;
; 0.551 ; N[10]                       ; N[10]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 0.789      ;
; 0.551 ; G[4]                        ; G[4]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.063      ; 0.791      ;
; 0.551 ; G[3]                        ; G[3]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.063      ; 0.791      ;
; 0.551 ; T[23]                       ; T[23]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 0.789      ;
; 0.551 ; P[1]                        ; P[1]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 0.789      ;
; 0.552 ; N[8]                        ; N[8]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 0.790      ;
; 0.552 ; P[2]                        ; P[2]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 0.790      ;
; 0.553 ; J[10]                       ; J[10]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.062      ; 0.792      ;
; 0.553 ; J[9]                        ; J[9]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.062      ; 0.792      ;
; 0.553 ; J[7]                        ; J[7]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.062      ; 0.792      ;
; 0.553 ; N[9]                        ; N[9]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 0.791      ;
; 0.553 ; end_routine_stop~reg0       ; reset_flag~reg0             ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.062      ; 0.792      ;
; 0.553 ; B[5]                        ; B[5]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 0.791      ;
; 0.553 ; P[7]                        ; P[7]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 0.791      ;
; 0.553 ; L                           ; SCLK~reg0                   ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 0.791      ;
; 0.554 ; T[8]                        ; T[8]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 0.792      ;
; 0.554 ; P[5]                        ; P[5]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 0.792      ;
; 0.555 ; J[8]                        ; J[8]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.062      ; 0.794      ;
; 0.555 ; J[6]                        ; J[6]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.062      ; 0.794      ;
; 0.555 ; B[6]                        ; B[6]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 0.793      ;
; 0.555 ; B[4]                        ; B[4]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 0.793      ;
; 0.556 ; T[22]                       ; T[22]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 0.794      ;
; 0.556 ; P[4]                        ; P[4]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 0.794      ;
; 0.556 ; P[6]                        ; P[6]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 0.794      ;
; 0.558 ; B[1]                        ; B[1]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 0.796      ;
; 0.558 ; T[1]                        ; T[1]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 0.796      ;
; 0.560 ; G[0]                        ; G[0]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.063      ; 0.800      ;
; 0.560 ; B[2]                        ; B[2]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 0.798      ;
; 0.561 ; B[3]                        ; B[3]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 0.799      ;
; 0.561 ; T[3]                        ; T[3]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 0.799      ;
; 0.562 ; B[8]                        ; B[8]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 0.800      ;
; 0.562 ; E[3]                        ; E[3]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 0.800      ;
; 0.562 ; E[1]                        ; E[1]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 0.800      ;
; 0.563 ; T[0]                        ; T[0]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 0.801      ;
; 0.563 ; T[6]                        ; T[6]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 0.801      ;
; 0.563 ; E[2]                        ; E[2]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 0.801      ;
; 0.567 ; T[2]                        ; T[2]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 0.805      ;
; 0.570 ; N[3]                        ; N[3]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 0.808      ;
; 0.570 ; B[7]                        ; B[7]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 0.808      ;
; 0.571 ; N[2]                        ; N[2]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 0.809      ;
; 0.572 ; N[5]                        ; N[5]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 0.810      ;
; 0.572 ; N[1]                        ; N[1]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 0.810      ;
; 0.573 ; N[7]                        ; N[7]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 0.811      ;
; 0.573 ; P[3]                        ; P[3]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 0.811      ;
; 0.575 ; P[0]                        ; P[0]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 0.813      ;
; 0.579 ; T[5]                        ; T[5]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 0.817      ;
; 0.583 ; B[0]                        ; B[0]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 0.821      ;
; 0.584 ; N[0]                        ; N[0]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 0.822      ;
; 0.591 ; N[4]                        ; N[4]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 0.829      ;
; 0.672 ; E[0]                        ; E[0]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 0.910      ;
; 0.682 ; T[4]                        ; T[4]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 0.920      ;
; 0.692 ; E[4]                        ; E[4]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 0.930      ;
; 0.720 ; J[0]                        ; J[0]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.062      ; 0.959      ;
; 0.720 ; IO_UPDATE~reg0              ; IO_trigger_out~reg0         ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.062      ; 0.959      ;
; 0.726 ; E_stop_flag~reg0            ; G[0]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.063      ; 0.966      ;
; 0.757 ; reset_flag~reg0             ; end_routine_stop~reg0       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.062      ; 0.996      ;
; 0.777 ; IO_UPDATE~reg0              ; IO_UPDATE~reg0              ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 1.015      ;
; 0.794 ; dont_read_flag~reg0         ; J[0]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 1.032      ;
; 0.805 ; J[1]                        ; J[2]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.062      ; 1.044      ;
; 0.806 ; J[3]                        ; J[4]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.062      ; 1.045      ;
; 0.812 ; T[13]                       ; T[14]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 1.050      ;
; 0.813 ; B[8]                        ; IO_RESET~reg0               ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 1.051      ;
; 0.813 ; T[17]                       ; T[18]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 1.051      ;
; 0.816 ; T[19]                       ; T[20]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 1.054      ;
; 0.816 ; T[21]                       ; T[22]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.061      ; 1.054      ;
; 0.818 ; J[2]                        ; J[3]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.062      ; 1.057      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'SCLK_PE_3'                                          ;
+--------+--------------+----------------+------------+-----------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock     ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------+-----------+------------+------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; SCLK_PE_3 ; Rise       ; SCLK_PE_3        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; i[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; i[10]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; i[11]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; i[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; i[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; i[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; i[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; i[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; i[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; i[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; i[8]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; i[9]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1000] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1001] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1002] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1003] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1004] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1005] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1006] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1007] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1008] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1009] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[100]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1010] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1011] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1012] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1013] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1014] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1015] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1016] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1017] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1018] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1019] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[101]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1020] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1021] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1022] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1023] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1024] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1025] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1026] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1027] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1028] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1029] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[102]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1030] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1031] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1032] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1033] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1034] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1035] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1036] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1037] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1038] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1039] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[103]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1040] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1041] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1042] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1043] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1044] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1045] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1046] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1047] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1048] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1049] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[104]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1050] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1051] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1052] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1053] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1054] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1055] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1056] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1057] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1058] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1059] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[105]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1060] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1061] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1062] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1063] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1064] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1065] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1066] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1067] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1068] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1069] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[106]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1070] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1071] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1072] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1073] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1074] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1075] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1076] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1077] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1078] ;
+--------+--------------+----------------+------------+-----------+------------+------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'ten_MHz_ext'                                                          ;
+--------+--------------+----------------+-----------------+-------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock       ; Clock Edge ; Target                      ;
+--------+--------------+----------------+-----------------+-------------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; ten_MHz_ext ; Rise       ; ten_MHz_ext                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; B[0]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; B[10]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; B[1]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; B[2]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; B[3]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; B[4]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; B[5]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; B[6]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; B[7]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; B[8]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; B[9]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; DR_CTL~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; E[0]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; E[1]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; E[2]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; E[3]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; E[4]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; E_stop_flag~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; G[0]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; G[1]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; G[2]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; G[3]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; G[4]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; G[5]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; IO_RESET~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; IO_UPDATE~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; IO_trigger_out~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; J[0]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; J[10]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; J[1]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; J[2]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; J[3]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; J[4]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; J[5]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; J[6]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; J[7]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; J[8]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; J[9]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; L                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; M                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; N[0]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; N[10]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; N[11]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; N[1]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; N[2]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; N[3]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; N[4]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; N[5]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; N[6]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; N[7]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; N[8]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; N[9]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; P[0]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; P[1]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; P[2]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; P[3]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; P[4]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; P[5]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; P[6]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; P[7]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; SCLK~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; SDIO~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[0]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[10]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[11]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[12]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[13]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[14]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[15]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[16]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[17]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[18]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[19]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[1]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[20]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[21]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[22]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[23]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[24]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[2]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[3]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[4]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[5]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[6]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[7]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[8]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[9]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; dont_read_flag~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; end_routine_stop~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; init_key_flag~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; reset_flag~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; sweep_key_flag~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; sweep_routine_end_flag~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; trigger~reg0                ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; ten_MHz_ext ; Rise       ; T[0]                        ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; ten_MHz_ext ; Rise       ; T[10]                       ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; ten_MHz_ext ; Rise       ; T[11]                       ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; ten_MHz_ext ; Rise       ; T[12]                       ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; ten_MHz_ext ; Rise       ; T[13]                       ;
+--------+--------------+----------------+-----------------+-------------+------------+-----------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+---------------+-------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+-------------+-------+-------+------------+-----------------+
; SDIO_PE_5     ; SCLK_PE_3   ; 3.596 ; 4.237 ; Rise       ; SCLK_PE_3       ;
; init_trigger  ; ten_MHz_ext ; 2.790 ; 3.276 ; Rise       ; ten_MHz_ext     ;
; key_1_trigger ; ten_MHz_ext ; 1.284 ; 1.691 ; Rise       ; ten_MHz_ext     ;
; key_3_sweep   ; ten_MHz_ext ; 2.004 ; 2.428 ; Rise       ; ten_MHz_ext     ;
+---------------+-------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+---------------+-------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+-------------+--------+--------+------------+-----------------+
; SDIO_PE_5     ; SCLK_PE_3   ; -1.172 ; -1.608 ; Rise       ; SCLK_PE_3       ;
; init_trigger  ; ten_MHz_ext ; -1.451 ; -1.875 ; Rise       ; ten_MHz_ext     ;
; key_1_trigger ; ten_MHz_ext ; -0.910 ; -1.318 ; Rise       ; ten_MHz_ext     ;
; key_3_sweep   ; ten_MHz_ext ; -1.604 ; -2.027 ; Rise       ; ten_MHz_ext     ;
+---------------+-------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+------------------------+-------------+-------+-------+------------+-----------------+
; Data Port              ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------------+-------------+-------+-------+------------+-----------------+
; DR_CTL                 ; ten_MHz_ext ; 6.991 ; 7.142 ; Rise       ; ten_MHz_ext     ;
; E_stop_flag            ; ten_MHz_ext ; 6.270 ; 6.354 ; Rise       ; ten_MHz_ext     ;
; IO_RESET               ; ten_MHz_ext ; 7.423 ; 7.424 ; Rise       ; ten_MHz_ext     ;
; IO_UPDATE              ; ten_MHz_ext ; 5.804 ; 5.819 ; Rise       ; ten_MHz_ext     ;
; IO_trigger_out         ; ten_MHz_ext ; 5.091 ; 5.088 ; Rise       ; ten_MHz_ext     ;
; SCLK                   ; ten_MHz_ext ; 7.385 ; 7.580 ; Rise       ; ten_MHz_ext     ;
; SDIO                   ; ten_MHz_ext ; 7.366 ; 7.436 ; Rise       ; ten_MHz_ext     ;
; dont_read_flag         ; ten_MHz_ext ; 6.693 ; 6.763 ; Rise       ; ten_MHz_ext     ;
; end_routine_stop       ; ten_MHz_ext ; 5.989 ; 6.039 ; Rise       ; ten_MHz_ext     ;
; init_key_flag          ; ten_MHz_ext ; 5.660 ; 5.678 ; Rise       ; ten_MHz_ext     ;
; reset_flag             ; ten_MHz_ext ; 7.206 ; 7.381 ; Rise       ; ten_MHz_ext     ;
; sweep_key_flag         ; ten_MHz_ext ; 6.737 ; 6.730 ; Rise       ; ten_MHz_ext     ;
; sweep_routine_end_flag ; ten_MHz_ext ; 6.612 ; 6.631 ; Rise       ; ten_MHz_ext     ;
; trigger                ; ten_MHz_ext ; 5.181 ; 5.156 ; Rise       ; ten_MHz_ext     ;
+------------------------+-------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                       ;
+------------------------+-------------+-------+-------+------------+-----------------+
; Data Port              ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------------+-------------+-------+-------+------------+-----------------+
; DR_CTL                 ; ten_MHz_ext ; 6.816 ; 6.959 ; Rise       ; ten_MHz_ext     ;
; E_stop_flag            ; ten_MHz_ext ; 6.129 ; 6.209 ; Rise       ; ten_MHz_ext     ;
; IO_RESET               ; ten_MHz_ext ; 7.236 ; 7.237 ; Rise       ; ten_MHz_ext     ;
; IO_UPDATE              ; ten_MHz_ext ; 5.676 ; 5.689 ; Rise       ; ten_MHz_ext     ;
; IO_trigger_out         ; ten_MHz_ext ; 4.993 ; 4.989 ; Rise       ; ten_MHz_ext     ;
; SCLK                   ; ten_MHz_ext ; 7.244 ; 7.434 ; Rise       ; ten_MHz_ext     ;
; SDIO                   ; ten_MHz_ext ; 7.181 ; 7.248 ; Rise       ; ten_MHz_ext     ;
; dont_read_flag         ; ten_MHz_ext ; 6.529 ; 6.594 ; Rise       ; ten_MHz_ext     ;
; end_routine_stop       ; ten_MHz_ext ; 5.856 ; 5.903 ; Rise       ; ten_MHz_ext     ;
; init_key_flag          ; ten_MHz_ext ; 5.544 ; 5.561 ; Rise       ; ten_MHz_ext     ;
; reset_flag             ; ten_MHz_ext ; 7.030 ; 7.197 ; Rise       ; ten_MHz_ext     ;
; sweep_key_flag         ; ten_MHz_ext ; 6.571 ; 6.563 ; Rise       ; ten_MHz_ext     ;
; sweep_routine_end_flag ; ten_MHz_ext ; 6.458 ; 6.476 ; Rise       ; ten_MHz_ext     ;
; trigger                ; ten_MHz_ext ; 5.077 ; 5.051 ; Rise       ; ten_MHz_ext     ;
+------------------------+-------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                 ;
+------------+-----------------+-------------+------+
; Fmax       ; Restricted Fmax ; Clock Name  ; Note ;
+------------+-----------------+-------------+------+
; 104.52 MHz ; 104.52 MHz      ; ten_MHz_ext ;      ;
; 215.61 MHz ; 215.61 MHz      ; SCLK_PE_3   ;      ;
+------------+-----------------+-------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow 1200mV 0C Model Setup Summary   ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; ten_MHz_ext ; -8.568 ; -284.424      ;
; SCLK_PE_3   ; -3.638 ; -10093.700    ;
+-------------+--------+---------------+


+-------------------------------------+
; Slow 1200mV 0C Model Hold Summary   ;
+-------------+-------+---------------+
; Clock       ; Slack ; End Point TNS ;
+-------------+-------+---------------+
; SCLK_PE_3   ; 0.291 ; 0.000         ;
; ten_MHz_ext ; 0.291 ; 0.000         ;
+-------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------+--------+---------------------------+
; Clock       ; Slack  ; End Point TNS             ;
+-------------+--------+---------------------------+
; SCLK_PE_3   ; -3.000 ; -3695.000                 ;
; ten_MHz_ext ; -3.000 ; -97.000                   ;
+-------------+--------+---------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ten_MHz_ext'                                                                     ;
+--------+------------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+-------------+--------------+-------------+--------------+------------+------------+
; -8.568 ; N[5]             ; SDIO~reg0   ; ten_MHz_ext  ; ten_MHz_ext ; 1.000        ; -0.076     ; 9.487      ;
; -8.307 ; N[0]             ; SDIO~reg0   ; ten_MHz_ext  ; ten_MHz_ext ; 1.000        ; -0.076     ; 9.226      ;
; -8.291 ; N[4]             ; SDIO~reg0   ; ten_MHz_ext  ; ten_MHz_ext ; 1.000        ; -0.076     ; 9.210      ;
; -8.230 ; N[3]             ; SDIO~reg0   ; ten_MHz_ext  ; ten_MHz_ext ; 1.000        ; -0.076     ; 9.149      ;
; -8.197 ; N[1]             ; SDIO~reg0   ; ten_MHz_ext  ; ten_MHz_ext ; 1.000        ; -0.076     ; 9.116      ;
; -8.186 ; N[6]             ; SDIO~reg0   ; ten_MHz_ext  ; ten_MHz_ext ; 1.000        ; -0.076     ; 9.105      ;
; -8.097 ; N[2]             ; SDIO~reg0   ; ten_MHz_ext  ; ten_MHz_ext ; 1.000        ; -0.076     ; 9.016      ;
; -8.017 ; memory_reg[24]   ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.097     ; 8.895      ;
; -7.997 ; N[7]             ; SDIO~reg0   ; ten_MHz_ext  ; ten_MHz_ext ; 1.000        ; -0.076     ; 8.916      ;
; -7.948 ; memory_reg[8]    ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.109     ; 8.814      ;
; -7.774 ; memory_reg[577]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.110     ; 8.639      ;
; -7.737 ; memory_reg[25]   ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.120     ; 8.592      ;
; -7.644 ; memory_reg[530]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.099     ; 8.520      ;
; -7.634 ; memory_reg[42]   ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.109     ; 8.500      ;
; -7.625 ; memory_reg[3170] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.114     ; 8.486      ;
; -7.599 ; memory_reg[726]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.117     ; 8.457      ;
; -7.574 ; memory_reg[1168] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.114     ; 8.435      ;
; -7.573 ; memory_reg[512]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.109     ; 8.439      ;
; -7.555 ; memory_reg[41]   ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.113     ; 8.417      ;
; -7.536 ; memory_reg[2453] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.102     ; 8.409      ;
; -7.533 ; memory_reg[708]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.109     ; 8.399      ;
; -7.528 ; memory_reg[107]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.109     ; 8.394      ;
; -7.528 ; memory_reg[56]   ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.115     ; 8.388      ;
; -7.523 ; memory_reg[2851] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.107     ; 8.391      ;
; -7.514 ; memory_reg[1638] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.099     ; 8.390      ;
; -7.511 ; memory_reg[75]   ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.106     ; 8.380      ;
; -7.503 ; memory_reg[584]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.099     ; 8.379      ;
; -7.496 ; memory_reg[161]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.116     ; 8.355      ;
; -7.477 ; memory_reg[52]   ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.115     ; 8.337      ;
; -7.476 ; memory_reg[1543] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.105     ; 8.346      ;
; -7.474 ; memory_reg[90]   ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.111     ; 8.338      ;
; -7.468 ; memory_reg[584]  ; DR_CTL~reg0 ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.101     ; 8.342      ;
; -7.463 ; memory_reg[1222] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.111     ; 8.327      ;
; -7.436 ; memory_reg[1762] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.105     ; 8.306      ;
; -7.435 ; memory_reg[91]   ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.106     ; 8.304      ;
; -7.433 ; memory_reg[546]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.100     ; 8.308      ;
; -7.429 ; memory_reg[1176] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.105     ; 8.299      ;
; -7.427 ; memory_reg[691]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.098     ; 8.304      ;
; -7.427 ; memory_reg[2824] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.102     ; 8.300      ;
; -7.419 ; memory_reg[576]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.106     ; 8.288      ;
; -7.416 ; memory_reg[1928] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.113     ; 8.278      ;
; -7.415 ; memory_reg[614]  ; DR_CTL~reg0 ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.101     ; 8.289      ;
; -7.411 ; memory_reg[581]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.099     ; 8.287      ;
; -7.409 ; memory_reg[724]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.109     ; 8.275      ;
; -7.407 ; memory_reg[384]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.102     ; 8.280      ;
; -7.405 ; memory_reg[74]   ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.111     ; 8.269      ;
; -7.405 ; memory_reg[1138] ; DR_CTL~reg0 ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.120     ; 8.260      ;
; -7.404 ; memory_reg[1590] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.097     ; 8.282      ;
; -7.403 ; memory_reg[53]   ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.098     ; 8.280      ;
; -7.397 ; memory_reg[2856] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.102     ; 8.270      ;
; -7.392 ; memory_reg[764]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.106     ; 8.261      ;
; -7.392 ; memory_reg[57]   ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.099     ; 8.268      ;
; -7.392 ; memory_reg[1030] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.100     ; 8.267      ;
; -7.387 ; memory_reg[200]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.112     ; 8.250      ;
; -7.384 ; memory_reg[84]   ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.109     ; 8.250      ;
; -7.381 ; memory_reg[1052] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.112     ; 8.244      ;
; -7.380 ; memory_reg[2227] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.111     ; 8.244      ;
; -7.379 ; memory_reg[581]  ; DR_CTL~reg0 ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.101     ; 8.253      ;
; -7.370 ; memory_reg[644]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.096     ; 8.249      ;
; -7.370 ; memory_reg[1675] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.115     ; 8.230      ;
; -7.369 ; memory_reg[1571] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.112     ; 8.232      ;
; -7.367 ; memory_reg[689]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.113     ; 8.229      ;
; -7.366 ; memory_reg[27]   ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.096     ; 8.245      ;
; -7.365 ; memory_reg[871]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.100     ; 8.240      ;
; -7.349 ; memory_reg[1586] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.097     ; 8.227      ;
; -7.345 ; memory_reg[1163] ; DR_CTL~reg0 ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.110     ; 8.210      ;
; -7.343 ; memory_reg[122]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.111     ; 8.207      ;
; -7.343 ; memory_reg[2091] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.098     ; 8.220      ;
; -7.341 ; memory_reg[619]  ; DR_CTL~reg0 ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.113     ; 8.203      ;
; -7.340 ; memory_reg[1090] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.111     ; 8.204      ;
; -7.340 ; memory_reg[2211] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.108     ; 8.207      ;
; -7.338 ; memory_reg[1169] ; DR_CTL~reg0 ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.106     ; 8.207      ;
; -7.335 ; memory_reg[1754] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.096     ; 8.214      ;
; -7.330 ; memory_reg[152]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.116     ; 8.189      ;
; -7.325 ; memory_reg[2816] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.102     ; 8.198      ;
; -7.312 ; memory_reg[1145] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.099     ; 8.188      ;
; -7.312 ; memory_reg[72]   ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.109     ; 8.178      ;
; -7.311 ; memory_reg[73]   ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.110     ; 8.176      ;
; -7.311 ; memory_reg[587]  ; DR_CTL~reg0 ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.113     ; 8.173      ;
; -7.310 ; memory_reg[748]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.117     ; 8.168      ;
; -7.309 ; memory_reg[1108] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.106     ; 8.178      ;
; -7.308 ; memory_reg[1636] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.104     ; 8.179      ;
; -7.308 ; memory_reg[2817] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.104     ; 8.179      ;
; -7.305 ; memory_reg[9]    ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.115     ; 8.165      ;
; -7.301 ; memory_reg[2135] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.114     ; 8.162      ;
; -7.295 ; memory_reg[521]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.110     ; 8.160      ;
; -7.293 ; memory_reg[637]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.111     ; 8.157      ;
; -7.288 ; memory_reg[690]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.110     ; 8.153      ;
; -7.287 ; memory_reg[767]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.108     ; 8.154      ;
; -7.285 ; memory_reg[192]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.106     ; 8.154      ;
; -7.285 ; memory_reg[88]   ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.109     ; 8.151      ;
; -7.280 ; memory_reg[1972] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.098     ; 8.157      ;
; -7.278 ; memory_reg[646]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.100     ; 8.153      ;
; -7.278 ; memory_reg[2071] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.100     ; 8.153      ;
; -7.273 ; memory_reg[2235] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.108     ; 8.140      ;
; -7.269 ; memory_reg[16]   ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.110     ; 8.134      ;
; -7.266 ; memory_reg[183]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.104     ; 8.137      ;
; -7.266 ; memory_reg[1876] ; DR_CTL~reg0 ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.099     ; 8.142      ;
; -7.265 ; memory_reg[649]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.110     ; 8.130      ;
; -7.264 ; memory_reg[105]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.110     ; 8.129      ;
+--------+------------------+-------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'SCLK_PE_3'                                                                     ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -3.638 ; i[3]      ; memory_reg[1271] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.056     ; 4.577      ;
; -3.634 ; i[2]      ; memory_reg[1839] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.076     ; 4.553      ;
; -3.593 ; i[5]      ; memory_reg[2539] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.083     ; 4.505      ;
; -3.575 ; i[1]      ; memory_reg[1271] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.056     ; 4.514      ;
; -3.567 ; i[0]      ; memory_reg[2539] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.083     ; 4.479      ;
; -3.567 ; i[2]      ; memory_reg[2539] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.083     ; 4.479      ;
; -3.562 ; i[1]      ; memory_reg[3426] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.056     ; 4.501      ;
; -3.537 ; i[9]      ; memory_reg[2539] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.083     ; 4.449      ;
; -3.534 ; i[3]      ; memory_reg[343]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.079     ; 4.450      ;
; -3.533 ; i[8]      ; memory_reg[3341] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.077     ; 4.451      ;
; -3.529 ; i[6]      ; memory_reg[2539] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.083     ; 4.441      ;
; -3.520 ; i[1]      ; memory_reg[3576] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.083     ; 4.432      ;
; -3.516 ; i[11]     ; memory_reg[1271] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.056     ; 4.455      ;
; -3.516 ; i[5]      ; memory_reg[1839] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.076     ; 4.435      ;
; -3.512 ; i[8]      ; memory_reg[2539] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.083     ; 4.424      ;
; -3.504 ; i[11]     ; memory_reg[2539] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.083     ; 4.416      ;
; -3.502 ; i[11]     ; memory_reg[637]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.051     ; 4.446      ;
; -3.498 ; i[8]      ; memory_reg[1839] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.076     ; 4.417      ;
; -3.486 ; i[5]      ; memory_reg[3389] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.078     ; 4.403      ;
; -3.478 ; i[4]      ; memory_reg[3341] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.077     ; 4.396      ;
; -3.471 ; i[1]      ; memory_reg[343]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.079     ; 4.387      ;
; -3.468 ; i[8]      ; memory_reg[3389] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.078     ; 4.385      ;
; -3.463 ; i[10]     ; memory_reg[2539] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.083     ; 4.375      ;
; -3.458 ; i[2]      ; memory_reg[1271] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.056     ; 4.397      ;
; -3.455 ; i[3]      ; memory_reg[1839] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.076     ; 4.374      ;
; -3.453 ; i[1]      ; memory_reg[1839] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.076     ; 4.372      ;
; -3.448 ; i[1]      ; memory_reg[3400] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.079     ; 4.364      ;
; -3.446 ; i[11]     ; memory_reg[1222] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.065     ; 4.376      ;
; -3.438 ; i[5]      ; memory_reg[953]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.077     ; 4.356      ;
; -3.437 ; i[1]      ; memory_reg[2034] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.075     ; 4.357      ;
; -3.436 ; i[9]      ; memory_reg[637]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.051     ; 4.380      ;
; -3.431 ; i[4]      ; memory_reg[1271] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.056     ; 4.370      ;
; -3.430 ; i[8]      ; memory_reg[1271] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.056     ; 4.369      ;
; -3.429 ; i[11]     ; memory_reg[3341] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.077     ; 4.347      ;
; -3.429 ; i[7]      ; memory_reg[1271] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.056     ; 4.368      ;
; -3.425 ; i[1]      ; memory_reg[702]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.048     ; 4.372      ;
; -3.425 ; i[8]      ; memory_reg[1207] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.049     ; 4.371      ;
; -3.425 ; i[8]      ; memory_reg[637]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.051     ; 4.369      ;
; -3.423 ; i[9]      ; memory_reg[2261] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.071     ; 4.347      ;
; -3.421 ; i[3]      ; memory_reg[1974] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.082     ; 4.334      ;
; -3.420 ; i[8]      ; memory_reg[953]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.077     ; 4.338      ;
; -3.417 ; i[8]      ; memory_reg[2793] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.078     ; 4.334      ;
; -3.417 ; i[8]      ; memory_reg[2093] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.058     ; 4.354      ;
; -3.417 ; i[9]      ; memory_reg[3341] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.077     ; 4.335      ;
; -3.410 ; i[7]      ; memory_reg[3341] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.077     ; 4.328      ;
; -3.409 ; i[8]      ; memory_reg[2797] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.078     ; 4.326      ;
; -3.407 ; i[3]      ; memory_reg[3576] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.083     ; 4.319      ;
; -3.406 ; i[8]      ; memory_reg[2785] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.078     ; 4.323      ;
; -3.402 ; i[8]      ; memory_reg[173]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.077     ; 4.320      ;
; -3.402 ; i[8]      ; memory_reg[3119] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.065     ; 4.332      ;
; -3.401 ; i[11]     ; memory_reg[1430] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.080     ; 4.316      ;
; -3.400 ; i[1]      ; memory_reg[671]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.053     ; 4.342      ;
; -3.398 ; i[3]      ; memory_reg[2539] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.083     ; 4.310      ;
; -3.396 ; i[6]      ; memory_reg[38]   ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.078     ; 4.313      ;
; -3.396 ; i[1]      ; memory_reg[3442] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.078     ; 4.313      ;
; -3.395 ; i[4]      ; memory_reg[2541] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.086     ; 4.304      ;
; -3.394 ; i[0]      ; memory_reg[1271] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.056     ; 4.333      ;
; -3.393 ; i[1]      ; memory_reg[2841] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.075     ; 4.313      ;
; -3.392 ; i[8]      ; memory_reg[777]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.077     ; 4.310      ;
; -3.391 ; i[6]      ; memory_reg[672]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.057     ; 4.329      ;
; -3.390 ; i[8]      ; memory_reg[1039] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.047     ; 4.338      ;
; -3.389 ; i[8]      ; memory_reg[1273] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.078     ; 4.306      ;
; -3.389 ; i[6]      ; memory_reg[2588] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.065     ; 4.319      ;
; -3.386 ; i[3]      ; memory_reg[631]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.054     ; 4.327      ;
; -3.385 ; i[2]      ; memory_reg[988]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.084     ; 4.296      ;
; -3.383 ; i[8]      ; memory_reg[3127] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.052     ; 4.326      ;
; -3.381 ; i[3]      ; memory_reg[886]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.076     ; 4.300      ;
; -3.381 ; i[1]      ; memory_reg[2539] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.083     ; 4.293      ;
; -3.381 ; i[0]      ; memory_reg[2793] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.078     ; 4.298      ;
; -3.380 ; i[7]      ; memory_reg[2871] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.074     ; 4.301      ;
; -3.379 ; i[8]      ; memory_reg[629]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.051     ; 4.323      ;
; -3.379 ; i[6]      ; memory_reg[1271] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.056     ; 4.318      ;
; -3.377 ; i[3]      ; memory_reg[822]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.076     ; 4.296      ;
; -3.373 ; i[8]      ; memory_reg[1599] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.052     ; 4.316      ;
; -3.373 ; i[6]      ; memory_reg[702]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.048     ; 4.320      ;
; -3.373 ; i[0]      ; memory_reg[2797] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.078     ; 4.290      ;
; -3.372 ; i[0]      ; memory_reg[637]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.051     ; 4.316      ;
; -3.370 ; i[8]      ; memory_reg[2621] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.074     ; 4.291      ;
; -3.370 ; i[0]      ; memory_reg[2785] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.078     ; 4.287      ;
; -3.369 ; i[1]      ; memory_reg[3561] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.069     ; 4.295      ;
; -3.369 ; i[5]      ; memory_reg[3341] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.077     ; 4.287      ;
; -3.368 ; i[8]      ; memory_reg[1439] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.078     ; 4.285      ;
; -3.367 ; i[9]      ; memory_reg[2871] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.074     ; 4.288      ;
; -3.366 ; i[6]      ; memory_reg[2793] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.078     ; 4.283      ;
; -3.364 ; i[8]      ; memory_reg[1423] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.078     ; 4.281      ;
; -3.364 ; i[8]      ; memory_reg[2599] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.071     ; 4.288      ;
; -3.362 ; i[1]      ; memory_reg[2930] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.078     ; 4.279      ;
; -3.361 ; i[3]      ; memory_reg[3426] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.056     ; 4.300      ;
; -3.361 ; i[0]      ; memory_reg[1839] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.076     ; 4.280      ;
; -3.361 ; i[10]     ; memory_reg[2261] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.071     ; 4.285      ;
; -3.358 ; i[6]      ; memory_reg[3642] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.052     ; 4.301      ;
; -3.358 ; i[8]      ; memory_reg[773]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.077     ; 4.276      ;
; -3.358 ; i[1]      ; memory_reg[1974] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.082     ; 4.271      ;
; -3.358 ; i[6]      ; memory_reg[2797] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.078     ; 4.275      ;
; -3.357 ; i[6]      ; memory_reg[637]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.051     ; 4.301      ;
; -3.357 ; i[8]      ; memory_reg[3264] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.081     ; 4.271      ;
; -3.356 ; i[8]      ; memory_reg[2534] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.079     ; 4.272      ;
; -3.355 ; i[1]      ; memory_reg[355]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.073     ; 4.277      ;
; -3.355 ; i[6]      ; memory_reg[2785] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.078     ; 4.272      ;
; -3.354 ; i[1]      ; memory_reg[3411] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.081     ; 4.268      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'SCLK_PE_3'                                                                            ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; 0.291 ; memory_reg[3508] ; memory_reg[3508] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[3327] ; memory_reg[3327] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[3199] ; memory_reg[3199] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[3158] ; memory_reg[3158] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[3146] ; memory_reg[3146] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[3178] ; memory_reg[3178] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[3177] ; memory_reg[3177] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[3145] ; memory_reg[3145] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[3144] ; memory_reg[3144] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[3140] ; memory_reg[3140] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[3172] ; memory_reg[3172] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[3137] ; memory_reg[3137] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[2438] ; memory_reg[2438] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[2240] ; memory_reg[2240] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[2237] ; memory_reg[2237] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[2234] ; memory_reg[2234] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[2266] ; memory_reg[2266] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[2262] ; memory_reg[2262] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[2227] ; memory_reg[2227] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[2225] ; memory_reg[2225] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[2256] ; memory_reg[2256] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[2249] ; memory_reg[2249] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[2248] ; memory_reg[2248] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[2079] ; memory_reg[2079] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[2068] ; memory_reg[2068] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[1695] ; memory_reg[1695] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[1694] ; memory_reg[1694] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[1722] ; memory_reg[1722] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[1684] ; memory_reg[1684] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[1715] ; memory_reg[1715] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[1683] ; memory_reg[1683] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[1714] ; memory_reg[1714] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[1682] ; memory_reg[1682] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[1712] ; memory_reg[1712] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[1676] ; memory_reg[1676] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[1675] ; memory_reg[1675] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[1672] ; memory_reg[1672] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[1668] ; memory_reg[1668] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[1664] ; memory_reg[1664] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[1488] ; memory_reg[1488] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[1486] ; memory_reg[1486] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[1172] ; memory_reg[1172] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[1129] ; memory_reg[1129] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[1160] ; memory_reg[1160] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[1124] ; memory_reg[1124] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[1146] ; memory_reg[1146] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[767]  ; memory_reg[767]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[752]  ; memory_reg[752]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[748]  ; memory_reg[748]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[746]  ; memory_reg[746]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[745]  ; memory_reg[745]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[619]  ; memory_reg[619]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[587]  ; memory_reg[587]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[585]  ; memory_reg[585]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[617]  ; memory_reg[617]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[582]  ; memory_reg[582]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[612]  ; memory_reg[612]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[579]  ; memory_reg[579]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[578]  ; memory_reg[578]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[573]  ; memory_reg[573]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[572]  ; memory_reg[572]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[567]  ; memory_reg[567]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[566]  ; memory_reg[566]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[598]  ; memory_reg[598]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[565]  ; memory_reg[565]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[564]  ; memory_reg[564]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[563]  ; memory_reg[563]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[562]  ; memory_reg[562]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[594]  ; memory_reg[594]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[561]  ; memory_reg[561]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[560]  ; memory_reg[560]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[592]  ; memory_reg[592]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[406]  ; memory_reg[406]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[398]  ; memory_reg[398]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[385]  ; memory_reg[385]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[255]  ; memory_reg[255]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[223]  ; memory_reg[223]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[219]  ; memory_reg[219]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[250]  ; memory_reg[250]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[249]  ; memory_reg[249]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[217]  ; memory_reg[217]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[216]  ; memory_reg[216]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[248]  ; memory_reg[248]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[215]  ; memory_reg[215]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[247]  ; memory_reg[247]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[214]  ; memory_reg[214]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[245]  ; memory_reg[245]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[211]  ; memory_reg[211]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[242]  ; memory_reg[242]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[209]  ; memory_reg[209]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[208]  ; memory_reg[208]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[240]  ; memory_reg[240]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[236]  ; memory_reg[236]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[203]  ; memory_reg[203]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[235]  ; memory_reg[235]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[234]  ; memory_reg[234]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[201]  ; memory_reg[201]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[233]  ; memory_reg[233]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[232]  ; memory_reg[232]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; memory_reg[199]  ; memory_reg[199]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.056      ; 0.511      ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ten_MHz_ext'                                                                                                ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.291 ; end_routine_stop~reg0       ; end_routine_stop~reg0       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.056      ; 0.511      ;
; 0.291 ; reset_flag~reg0             ; reset_flag~reg0             ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.056      ; 0.511      ;
; 0.292 ; dont_read_flag~reg0         ; dont_read_flag~reg0         ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.055      ; 0.511      ;
; 0.292 ; E_stop_flag~reg0            ; E_stop_flag~reg0            ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.055      ; 0.511      ;
; 0.292 ; sweep_routine_end_flag~reg0 ; sweep_routine_end_flag~reg0 ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.055      ; 0.511      ;
; 0.293 ; init_key_flag~reg0          ; init_key_flag~reg0          ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.054      ; 0.511      ;
; 0.293 ; L                           ; L                           ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.054      ; 0.511      ;
; 0.293 ; M                           ; M                           ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.054      ; 0.511      ;
; 0.327 ; N[11]                       ; N[11]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.054      ; 0.545      ;
; 0.328 ; G[5]                        ; G[5]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.055      ; 0.547      ;
; 0.328 ; T[24]                       ; T[24]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.054      ; 0.546      ;
; 0.333 ; B[10]                       ; B[10]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.054      ; 0.551      ;
; 0.474 ; J[2]                        ; J[2]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.055      ; 0.693      ;
; 0.476 ; J[1]                        ; J[1]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.055      ; 0.695      ;
; 0.477 ; J[3]                        ; J[3]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.055      ; 0.696      ;
; 0.481 ; T[13]                       ; T[13]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.054      ; 0.699      ;
; 0.482 ; T[17]                       ; T[17]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.054      ; 0.700      ;
; 0.483 ; T[18]                       ; T[18]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.054      ; 0.701      ;
; 0.483 ; T[12]                       ; T[12]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.054      ; 0.701      ;
; 0.484 ; T[14]                       ; T[14]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.054      ; 0.702      ;
; 0.484 ; T[21]                       ; T[21]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.054      ; 0.702      ;
; 0.484 ; T[19]                       ; T[19]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.054      ; 0.702      ;
; 0.485 ; T[16]                       ; T[16]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.054      ; 0.703      ;
; 0.487 ; T[9]                        ; T[9]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.054      ; 0.705      ;
; 0.487 ; T[20]                       ; T[20]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.054      ; 0.705      ;
; 0.491 ; T[10]                       ; T[10]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.054      ; 0.709      ;
; 0.491 ; T[11]                       ; T[11]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.054      ; 0.709      ;
; 0.492 ; J[5]                        ; J[5]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.055      ; 0.711      ;
; 0.492 ; G[2]                        ; G[2]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.055      ; 0.711      ;
; 0.492 ; B[9]                        ; B[9]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.054      ; 0.710      ;
; 0.492 ; T[7]                        ; T[7]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.054      ; 0.710      ;
; 0.492 ; T[15]                       ; T[15]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.054      ; 0.710      ;
; 0.492 ; P[1]                        ; P[1]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.055      ; 0.711      ;
; 0.493 ; J[4]                        ; J[4]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.055      ; 0.712      ;
; 0.493 ; N[10]                       ; N[10]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.054      ; 0.711      ;
; 0.493 ; T[23]                       ; T[23]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.054      ; 0.711      ;
; 0.493 ; P[2]                        ; P[2]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.055      ; 0.712      ;
; 0.493 ; P[7]                        ; P[7]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.055      ; 0.712      ;
; 0.494 ; J[10]                       ; J[10]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.055      ; 0.713      ;
; 0.494 ; N[8]                        ; N[8]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.054      ; 0.712      ;
; 0.494 ; G[4]                        ; G[4]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.055      ; 0.713      ;
; 0.494 ; G[1]                        ; G[1]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.055      ; 0.713      ;
; 0.494 ; end_routine_stop~reg0       ; reset_flag~reg0             ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.056      ; 0.714      ;
; 0.495 ; J[9]                        ; J[9]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.055      ; 0.714      ;
; 0.495 ; J[7]                        ; J[7]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.055      ; 0.714      ;
; 0.495 ; N[9]                        ; N[9]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.054      ; 0.713      ;
; 0.495 ; G[3]                        ; G[3]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.055      ; 0.714      ;
; 0.495 ; P[5]                        ; P[5]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.055      ; 0.714      ;
; 0.495 ; L                           ; SCLK~reg0                   ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.054      ; 0.713      ;
; 0.496 ; B[5]                        ; B[5]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.054      ; 0.714      ;
; 0.496 ; T[8]                        ; T[8]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.054      ; 0.714      ;
; 0.497 ; J[8]                        ; J[8]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.055      ; 0.716      ;
; 0.497 ; J[6]                        ; J[6]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.055      ; 0.716      ;
; 0.497 ; P[4]                        ; P[4]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.055      ; 0.716      ;
; 0.497 ; P[6]                        ; P[6]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.055      ; 0.716      ;
; 0.498 ; B[6]                        ; B[6]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.054      ; 0.716      ;
; 0.498 ; B[4]                        ; B[4]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.054      ; 0.716      ;
; 0.498 ; T[22]                       ; T[22]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.054      ; 0.716      ;
; 0.500 ; B[1]                        ; B[1]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.054      ; 0.718      ;
; 0.500 ; T[1]                        ; T[1]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.054      ; 0.718      ;
; 0.501 ; B[2]                        ; B[2]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.054      ; 0.719      ;
; 0.501 ; T[3]                        ; T[3]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.054      ; 0.719      ;
; 0.501 ; E[3]                        ; E[3]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.055      ; 0.720      ;
; 0.501 ; E[1]                        ; E[1]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.055      ; 0.720      ;
; 0.502 ; B[3]                        ; B[3]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.054      ; 0.720      ;
; 0.503 ; T[6]                        ; T[6]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.054      ; 0.721      ;
; 0.504 ; B[8]                        ; B[8]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.054      ; 0.722      ;
; 0.504 ; E[2]                        ; E[2]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.055      ; 0.723      ;
; 0.505 ; G[0]                        ; G[0]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.055      ; 0.724      ;
; 0.507 ; T[0]                        ; T[0]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.054      ; 0.725      ;
; 0.507 ; T[2]                        ; T[2]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.054      ; 0.725      ;
; 0.510 ; N[3]                        ; N[3]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.054      ; 0.728      ;
; 0.510 ; B[7]                        ; B[7]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.054      ; 0.728      ;
; 0.511 ; N[2]                        ; N[2]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.054      ; 0.729      ;
; 0.512 ; N[1]                        ; N[1]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.054      ; 0.730      ;
; 0.512 ; P[0]                        ; P[0]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.055      ; 0.731      ;
; 0.512 ; P[3]                        ; P[3]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.055      ; 0.731      ;
; 0.513 ; N[7]                        ; N[7]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.054      ; 0.731      ;
; 0.513 ; N[5]                        ; N[5]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.054      ; 0.731      ;
; 0.519 ; T[5]                        ; T[5]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.054      ; 0.737      ;
; 0.524 ; N[0]                        ; N[0]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.054      ; 0.742      ;
; 0.524 ; B[0]                        ; B[0]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.054      ; 0.742      ;
; 0.527 ; N[4]                        ; N[4]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.054      ; 0.745      ;
; 0.614 ; E[0]                        ; E[0]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.055      ; 0.833      ;
; 0.619 ; T[4]                        ; T[4]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.054      ; 0.837      ;
; 0.627 ; E[4]                        ; E[4]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.055      ; 0.846      ;
; 0.653 ; J[0]                        ; J[0]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.055      ; 0.872      ;
; 0.659 ; E_stop_flag~reg0            ; G[0]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.055      ; 0.878      ;
; 0.663 ; IO_UPDATE~reg0              ; IO_trigger_out~reg0         ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.055      ; 0.882      ;
; 0.671 ; reset_flag~reg0             ; end_routine_stop~reg0       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.056      ; 0.891      ;
; 0.703 ; IO_UPDATE~reg0              ; IO_UPDATE~reg0              ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.055      ; 0.922      ;
; 0.721 ; J[1]                        ; J[2]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.055      ; 0.940      ;
; 0.722 ; J[3]                        ; J[4]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.055      ; 0.941      ;
; 0.723 ; J[2]                        ; J[3]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.055      ; 0.942      ;
; 0.723 ; dont_read_flag~reg0         ; J[0]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.055      ; 0.942      ;
; 0.725 ; B[8]                        ; IO_RESET~reg0               ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.054      ; 0.943      ;
; 0.726 ; T[17]                       ; T[18]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.054      ; 0.944      ;
; 0.726 ; T[13]                       ; T[14]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.054      ; 0.944      ;
; 0.729 ; T[19]                       ; T[20]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.054      ; 0.947      ;
; 0.729 ; T[21]                       ; T[22]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.054      ; 0.947      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'SCLK_PE_3'                                           ;
+--------+--------------+----------------+------------+-----------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock     ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------+-----------+------------+------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; SCLK_PE_3 ; Rise       ; SCLK_PE_3        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; i[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; i[10]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; i[11]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; i[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; i[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; i[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; i[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; i[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; i[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; i[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; i[8]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; i[9]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1000] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1001] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1002] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1003] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1004] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1005] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1006] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1007] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1008] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1009] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[100]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1010] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1011] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1012] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1013] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1014] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1015] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1016] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1017] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1018] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1019] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[101]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1020] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1021] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1022] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1023] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1024] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1025] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1026] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1027] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1028] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1029] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[102]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1030] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1031] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1032] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1033] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1034] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1035] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1036] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1037] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1038] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1039] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[103]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1040] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1041] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1042] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1043] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1044] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1045] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1046] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1047] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1048] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1049] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[104]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1050] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1051] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1052] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1053] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1054] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1055] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1056] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1057] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1058] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1059] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[105]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1060] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1061] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1062] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1063] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1064] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1065] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1066] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1067] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1068] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1069] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[106]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1070] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1071] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1072] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1073] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1074] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1075] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1076] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1077] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1078] ;
+--------+--------------+----------------+------------+-----------+------------+------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'ten_MHz_ext'                                                           ;
+--------+--------------+----------------+-----------------+-------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock       ; Clock Edge ; Target                      ;
+--------+--------------+----------------+-----------------+-------------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; ten_MHz_ext ; Rise       ; ten_MHz_ext                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; B[0]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; B[10]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; B[1]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; B[2]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; B[3]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; B[4]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; B[5]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; B[6]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; B[7]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; B[8]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; B[9]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; DR_CTL~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; E[0]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; E[1]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; E[2]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; E[3]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; E[4]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; E_stop_flag~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; G[0]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; G[1]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; G[2]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; G[3]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; G[4]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; G[5]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; IO_RESET~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; IO_UPDATE~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; IO_trigger_out~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; J[0]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; J[10]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; J[1]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; J[2]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; J[3]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; J[4]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; J[5]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; J[6]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; J[7]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; J[8]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; J[9]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; L                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; M                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; N[0]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; N[10]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; N[11]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; N[1]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; N[2]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; N[3]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; N[4]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; N[5]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; N[6]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; N[7]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; N[8]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; N[9]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; P[0]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; P[1]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; P[2]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; P[3]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; P[4]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; P[5]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; P[6]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; P[7]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; SCLK~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; SDIO~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[0]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[10]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[11]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[12]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[13]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[14]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[15]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[16]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[17]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[18]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[19]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[1]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[20]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[21]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[22]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[23]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[24]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[2]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[3]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[4]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[5]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[6]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[7]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[8]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[9]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; dont_read_flag~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; end_routine_stop~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; init_key_flag~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; reset_flag~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; sweep_key_flag~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; sweep_routine_end_flag~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; trigger~reg0                ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; ten_MHz_ext ; Rise       ; E_stop_flag~reg0            ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; ten_MHz_ext ; Rise       ; G[0]                        ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; ten_MHz_ext ; Rise       ; G[1]                        ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; ten_MHz_ext ; Rise       ; G[2]                        ;
; 0.178  ; 0.362        ; 0.184          ; Low Pulse Width ; ten_MHz_ext ; Rise       ; G[3]                        ;
+--------+--------------+----------------+-----------------+-------------+------------+-----------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+---------------+-------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+-------------+-------+-------+------------+-----------------+
; SDIO_PE_5     ; SCLK_PE_3   ; 3.179 ; 3.706 ; Rise       ; SCLK_PE_3       ;
; init_trigger  ; ten_MHz_ext ; 2.461 ; 2.829 ; Rise       ; ten_MHz_ext     ;
; key_1_trigger ; ten_MHz_ext ; 1.049 ; 1.405 ; Rise       ; ten_MHz_ext     ;
; key_3_sweep   ; ten_MHz_ext ; 1.707 ; 2.076 ; Rise       ; ten_MHz_ext     ;
+---------------+-------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+---------------+-------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+-------------+--------+--------+------------+-----------------+
; SDIO_PE_5     ; SCLK_PE_3   ; -0.961 ; -1.330 ; Rise       ; SCLK_PE_3       ;
; init_trigger  ; ten_MHz_ext ; -1.235 ; -1.560 ; Rise       ; ten_MHz_ext     ;
; key_1_trigger ; ten_MHz_ext ; -0.722 ; -1.077 ; Rise       ; ten_MHz_ext     ;
; key_3_sweep   ; ten_MHz_ext ; -1.356 ; -1.722 ; Rise       ; ten_MHz_ext     ;
+---------------+-------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+------------------------+-------------+-------+-------+------------+-----------------+
; Data Port              ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------------+-------------+-------+-------+------------+-----------------+
; DR_CTL                 ; ten_MHz_ext ; 6.583 ; 6.705 ; Rise       ; ten_MHz_ext     ;
; E_stop_flag            ; ten_MHz_ext ; 5.960 ; 5.969 ; Rise       ; ten_MHz_ext     ;
; IO_RESET               ; ten_MHz_ext ; 7.064 ; 6.916 ; Rise       ; ten_MHz_ext     ;
; IO_UPDATE              ; ten_MHz_ext ; 5.509 ; 5.469 ; Rise       ; ten_MHz_ext     ;
; IO_trigger_out         ; ten_MHz_ext ; 4.851 ; 4.835 ; Rise       ; ten_MHz_ext     ;
; SCLK                   ; ten_MHz_ext ; 7.068 ; 7.183 ; Rise       ; ten_MHz_ext     ;
; SDIO                   ; ten_MHz_ext ; 6.986 ; 6.924 ; Rise       ; ten_MHz_ext     ;
; dont_read_flag         ; ten_MHz_ext ; 6.322 ; 6.319 ; Rise       ; ten_MHz_ext     ;
; end_routine_stop       ; ten_MHz_ext ; 5.688 ; 5.677 ; Rise       ; ten_MHz_ext     ;
; init_key_flag          ; ten_MHz_ext ; 5.386 ; 5.370 ; Rise       ; ten_MHz_ext     ;
; reset_flag             ; ten_MHz_ext ; 6.818 ; 6.939 ; Rise       ; ten_MHz_ext     ;
; sweep_key_flag         ; ten_MHz_ext ; 6.392 ; 6.317 ; Rise       ; ten_MHz_ext     ;
; sweep_routine_end_flag ; ten_MHz_ext ; 6.265 ; 6.211 ; Rise       ; ten_MHz_ext     ;
; trigger                ; ten_MHz_ext ; 4.933 ; 4.887 ; Rise       ; ten_MHz_ext     ;
+------------------------+-------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                       ;
+------------------------+-------------+-------+-------+------------+-----------------+
; Data Port              ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------------+-------------+-------+-------+------------+-----------------+
; DR_CTL                 ; ten_MHz_ext ; 6.426 ; 6.541 ; Rise       ; ten_MHz_ext     ;
; E_stop_flag            ; ten_MHz_ext ; 5.833 ; 5.841 ; Rise       ; ten_MHz_ext     ;
; IO_RESET               ; ten_MHz_ext ; 6.893 ; 6.751 ; Rise       ; ten_MHz_ext     ;
; IO_UPDATE              ; ten_MHz_ext ; 5.394 ; 5.353 ; Rise       ; ten_MHz_ext     ;
; IO_trigger_out         ; ten_MHz_ext ; 4.765 ; 4.748 ; Rise       ; ten_MHz_ext     ;
; SCLK                   ; ten_MHz_ext ; 6.942 ; 7.055 ; Rise       ; ten_MHz_ext     ;
; SDIO                   ; ten_MHz_ext ; 6.818 ; 6.758 ; Rise       ; ten_MHz_ext     ;
; dont_read_flag         ; ten_MHz_ext ; 6.173 ; 6.169 ; Rise       ; ten_MHz_ext     ;
; end_routine_stop       ; ten_MHz_ext ; 5.567 ; 5.555 ; Rise       ; ten_MHz_ext     ;
; init_key_flag          ; ten_MHz_ext ; 5.282 ; 5.266 ; Rise       ; ten_MHz_ext     ;
; reset_flag             ; ten_MHz_ext ; 6.658 ; 6.774 ; Rise       ; ten_MHz_ext     ;
; sweep_key_flag         ; ten_MHz_ext ; 6.241 ; 6.167 ; Rise       ; ten_MHz_ext     ;
; sweep_routine_end_flag ; ten_MHz_ext ; 6.127 ; 6.074 ; Rise       ; ten_MHz_ext     ;
; trigger                ; ten_MHz_ext ; 4.841 ; 4.795 ; Rise       ; ten_MHz_ext     ;
+------------------------+-------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------+
; Fast 1200mV 0C Model Setup Summary   ;
+-------------+--------+---------------+
; Clock       ; Slack  ; End Point TNS ;
+-------------+--------+---------------+
; ten_MHz_ext ; -5.214 ; -147.169      ;
; SCLK_PE_3   ; -2.122 ; -5362.781     ;
+-------------+--------+---------------+


+-------------------------------------+
; Fast 1200mV 0C Model Hold Summary   ;
+-------------+-------+---------------+
; Clock       ; Slack ; End Point TNS ;
+-------------+-------+---------------+
; SCLK_PE_3   ; 0.166 ; 0.000         ;
; ten_MHz_ext ; 0.167 ; 0.000         ;
+-------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------+--------+---------------------------+
; Clock       ; Slack  ; End Point TNS             ;
+-------------+--------+---------------------------+
; SCLK_PE_3   ; -3.000 ; -3909.587                 ;
; ten_MHz_ext ; -3.000 ; -102.397                  ;
+-------------+--------+---------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ten_MHz_ext'                                                                     ;
+--------+------------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node        ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------+-------------+--------------+-------------+--------------+------------+------------+
; -5.214 ; N[5]             ; SDIO~reg0   ; ten_MHz_ext  ; ten_MHz_ext ; 1.000        ; -0.051     ; 6.150      ;
; -5.094 ; N[4]             ; SDIO~reg0   ; ten_MHz_ext  ; ten_MHz_ext ; 1.000        ; -0.051     ; 6.030      ;
; -5.086 ; N[0]             ; SDIO~reg0   ; ten_MHz_ext  ; ten_MHz_ext ; 1.000        ; -0.051     ; 6.022      ;
; -5.052 ; N[6]             ; SDIO~reg0   ; ten_MHz_ext  ; ten_MHz_ext ; 1.000        ; -0.051     ; 5.988      ;
; -5.042 ; N[2]             ; SDIO~reg0   ; ten_MHz_ext  ; ten_MHz_ext ; 1.000        ; -0.051     ; 5.978      ;
; -5.041 ; N[3]             ; SDIO~reg0   ; ten_MHz_ext  ; ten_MHz_ext ; 1.000        ; -0.051     ; 5.977      ;
; -5.021 ; N[1]             ; SDIO~reg0   ; ten_MHz_ext  ; ten_MHz_ext ; 1.000        ; -0.051     ; 5.957      ;
; -5.010 ; N[7]             ; SDIO~reg0   ; ten_MHz_ext  ; ten_MHz_ext ; 1.000        ; -0.051     ; 5.946      ;
; -4.830 ; memory_reg[24]   ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.066     ; 5.731      ;
; -4.769 ; memory_reg[8]    ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.076     ; 5.660      ;
; -4.739 ; memory_reg[726]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.082     ; 5.624      ;
; -4.713 ; memory_reg[577]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.077     ; 5.603      ;
; -4.686 ; memory_reg[530]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.071     ; 5.582      ;
; -4.683 ; memory_reg[25]   ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.084     ; 5.566      ;
; -4.675 ; memory_reg[42]   ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.076     ; 5.566      ;
; -4.658 ; memory_reg[3170] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.080     ; 5.545      ;
; -4.654 ; memory_reg[708]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.076     ; 5.545      ;
; -4.635 ; memory_reg[764]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.073     ; 5.529      ;
; -4.628 ; memory_reg[2851] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.077     ; 5.518      ;
; -4.615 ; memory_reg[584]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.071     ; 5.511      ;
; -4.603 ; memory_reg[581]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.071     ; 5.499      ;
; -4.594 ; memory_reg[512]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.076     ; 5.485      ;
; -4.586 ; memory_reg[2453] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.072     ; 5.481      ;
; -4.585 ; memory_reg[2235] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.077     ; 5.475      ;
; -4.580 ; memory_reg[767]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.076     ; 5.471      ;
; -4.571 ; memory_reg[2227] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.076     ; 5.462      ;
; -4.570 ; memory_reg[724]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.076     ; 5.461      ;
; -4.564 ; memory_reg[584]  ; DR_CTL~reg0 ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.073     ; 5.458      ;
; -4.561 ; memory_reg[691]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.070     ; 5.458      ;
; -4.556 ; memory_reg[689]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.079     ; 5.444      ;
; -4.547 ; memory_reg[637]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.079     ; 5.435      ;
; -4.541 ; memory_reg[75]   ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.073     ; 5.435      ;
; -4.541 ; memory_reg[546]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.072     ; 5.436      ;
; -4.538 ; memory_reg[748]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.082     ; 5.423      ;
; -4.537 ; memory_reg[107]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.077     ; 5.427      ;
; -4.534 ; memory_reg[1138] ; DR_CTL~reg0 ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.085     ; 5.416      ;
; -4.533 ; memory_reg[52]   ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.081     ; 5.419      ;
; -4.526 ; memory_reg[1972] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.067     ; 5.426      ;
; -4.525 ; memory_reg[581]  ; DR_CTL~reg0 ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.073     ; 5.419      ;
; -4.524 ; memory_reg[41]   ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.079     ; 5.412      ;
; -4.523 ; memory_reg[644]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.065     ; 5.425      ;
; -4.522 ; memory_reg[2091] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.068     ; 5.421      ;
; -4.517 ; memory_reg[56]   ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.081     ; 5.403      ;
; -4.517 ; memory_reg[1638] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.071     ; 5.413      ;
; -4.516 ; memory_reg[2135] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.079     ; 5.404      ;
; -4.513 ; memory_reg[1928] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.079     ; 5.401      ;
; -4.510 ; memory_reg[2824] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.070     ; 5.407      ;
; -4.508 ; memory_reg[1168] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.080     ; 5.395      ;
; -4.503 ; memory_reg[161]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.081     ; 5.389      ;
; -4.501 ; memory_reg[91]   ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.073     ; 5.395      ;
; -4.495 ; memory_reg[669]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.070     ; 5.392      ;
; -4.492 ; memory_reg[53]   ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.067     ; 5.392      ;
; -4.492 ; memory_reg[2856] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.070     ; 5.389      ;
; -4.491 ; memory_reg[710]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.078     ; 5.380      ;
; -4.491 ; memory_reg[2071] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.069     ; 5.389      ;
; -4.490 ; memory_reg[605]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.077     ; 5.380      ;
; -4.487 ; memory_reg[2211] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.076     ; 5.378      ;
; -4.487 ; memory_reg[2079] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.081     ; 5.373      ;
; -4.483 ; memory_reg[1543] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.072     ; 5.378      ;
; -4.481 ; memory_reg[3510] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.064     ; 5.384      ;
; -4.480 ; memory_reg[756]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.077     ; 5.370      ;
; -4.480 ; memory_reg[90]   ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.078     ; 5.369      ;
; -4.475 ; memory_reg[183]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.071     ; 5.371      ;
; -4.473 ; memory_reg[521]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.076     ; 5.364      ;
; -4.470 ; memory_reg[719]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.073     ; 5.364      ;
; -4.469 ; memory_reg[576]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.073     ; 5.363      ;
; -4.469 ; memory_reg[1571] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.078     ; 5.358      ;
; -4.464 ; memory_reg[2817] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.072     ; 5.359      ;
; -4.464 ; memory_reg[1222] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.077     ; 5.354      ;
; -4.459 ; memory_reg[1762] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.074     ; 5.352      ;
; -4.458 ; memory_reg[2963] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.069     ; 5.356      ;
; -4.458 ; memory_reg[649]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.076     ; 5.349      ;
; -4.456 ; memory_reg[27]   ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.067     ; 5.356      ;
; -4.454 ; memory_reg[1176] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.075     ; 5.346      ;
; -4.449 ; memory_reg[57]   ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.068     ; 5.348      ;
; -4.449 ; memory_reg[2139] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.076     ; 5.340      ;
; -4.448 ; memory_reg[2827] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.072     ; 5.343      ;
; -4.446 ; memory_reg[871]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.068     ; 5.345      ;
; -4.446 ; memory_reg[1876] ; DR_CTL~reg0 ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.072     ; 5.341      ;
; -4.442 ; memory_reg[690]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.077     ; 5.332      ;
; -4.441 ; memory_reg[1484] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.068     ; 5.340      ;
; -4.439 ; memory_reg[84]   ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.076     ; 5.330      ;
; -4.439 ; memory_reg[646]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.069     ; 5.337      ;
; -4.437 ; memory_reg[529]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.069     ; 5.335      ;
; -4.436 ; memory_reg[1486] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.083     ; 5.320      ;
; -4.435 ; memory_reg[200]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.079     ; 5.323      ;
; -4.430 ; memory_reg[1675] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.080     ; 5.317      ;
; -4.429 ; memory_reg[2816] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.070     ; 5.326      ;
; -4.428 ; memory_reg[74]   ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.078     ; 5.317      ;
; -4.427 ; memory_reg[938]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.071     ; 5.323      ;
; -4.425 ; memory_reg[384]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.070     ; 5.322      ;
; -4.424 ; memory_reg[2219] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.067     ; 5.324      ;
; -4.424 ; memory_reg[122]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.078     ; 5.313      ;
; -4.423 ; memory_reg[767]  ; DR_CTL~reg0 ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.078     ; 5.312      ;
; -4.422 ; memory_reg[614]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.071     ; 5.318      ;
; -4.421 ; memory_reg[587]  ; DR_CTL~reg0 ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.080     ; 5.308      ;
; -4.421 ; memory_reg[1590] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.068     ; 5.320      ;
; -4.417 ; memory_reg[560]  ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.077     ; 5.307      ;
; -4.417 ; memory_reg[1145] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.070     ; 5.314      ;
; -4.407 ; memory_reg[3584] ; SDIO~reg0   ; SCLK_PE_3    ; ten_MHz_ext ; 1.000        ; -0.074     ; 5.300      ;
+--------+------------------+-------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'SCLK_PE_3'                                                                     ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+
; -2.122 ; i[1]      ; memory_reg[1271] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.037     ; 3.072      ;
; -2.110 ; i[2]      ; memory_reg[1839] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.051     ; 3.046      ;
; -2.083 ; i[8]      ; memory_reg[3341] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.054     ; 3.016      ;
; -2.082 ; i[5]      ; memory_reg[2539] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.058     ; 3.011      ;
; -2.079 ; i[3]      ; memory_reg[1271] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.037     ; 3.029      ;
; -2.078 ; i[0]      ; memory_reg[2539] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.058     ; 3.007      ;
; -2.065 ; i[1]      ; memory_reg[3426] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.037     ; 3.015      ;
; -2.064 ; i[2]      ; memory_reg[1271] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.037     ; 3.014      ;
; -2.051 ; i[6]      ; memory_reg[2539] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.058     ; 2.980      ;
; -2.028 ; i[8]      ; memory_reg[2539] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.058     ; 2.957      ;
; -2.022 ; i[5]      ; memory_reg[3389] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.056     ; 2.953      ;
; -2.021 ; i[1]      ; memory_reg[343]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.056     ; 2.952      ;
; -2.021 ; i[4]      ; memory_reg[1271] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.037     ; 2.971      ;
; -2.019 ; i[11]     ; memory_reg[2539] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.058     ; 2.948      ;
; -2.017 ; i[5]      ; memory_reg[1839] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.051     ; 2.953      ;
; -2.014 ; i[8]      ; memory_reg[3389] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.056     ; 2.945      ;
; -2.009 ; i[8]      ; memory_reg[1839] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.051     ; 2.945      ;
; -2.006 ; i[3]      ; memory_reg[1839] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.051     ; 2.942      ;
; -2.006 ; i[2]      ; memory_reg[2539] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.058     ; 2.935      ;
; -2.001 ; i[1]      ; memory_reg[3576] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.058     ; 2.930      ;
; -1.996 ; i[1]      ; memory_reg[2034] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.053     ; 2.930      ;
; -1.996 ; i[1]      ; memory_reg[1839] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.051     ; 2.932      ;
; -1.994 ; i[11]     ; memory_reg[637]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.033     ; 2.948      ;
; -1.993 ; i[7]      ; memory_reg[1271] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.037     ; 2.943      ;
; -1.990 ; i[0]      ; memory_reg[1271] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.037     ; 2.940      ;
; -1.986 ; i[9]      ; memory_reg[2539] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.058     ; 2.915      ;
; -1.986 ; i[3]      ; memory_reg[3576] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.058     ; 2.915      ;
; -1.983 ; i[6]      ; memory_reg[1271] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.037     ; 2.933      ;
; -1.982 ; i[11]     ; memory_reg[1271] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.037     ; 2.932      ;
; -1.978 ; i[3]      ; memory_reg[343]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.056     ; 2.909      ;
; -1.974 ; i[9]      ; memory_reg[637]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.033     ; 2.928      ;
; -1.964 ; i[8]      ; memory_reg[773]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.054     ; 2.897      ;
; -1.963 ; i[2]      ; memory_reg[343]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.056     ; 2.894      ;
; -1.962 ; i[1]      ; memory_reg[3442] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.056     ; 2.893      ;
; -1.961 ; i[8]      ; memory_reg[777]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.054     ; 2.894      ;
; -1.960 ; i[11]     ; memory_reg[3341] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.054     ; 2.893      ;
; -1.957 ; i[1]      ; memory_reg[702]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.032     ; 2.912      ;
; -1.956 ; i[8]      ; memory_reg[1439] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.052     ; 2.891      ;
; -1.956 ; i[5]      ; memory_reg[953]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.054     ; 2.889      ;
; -1.956 ; i[3]      ; memory_reg[2539] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.058     ; 2.885      ;
; -1.955 ; i[1]      ; memory_reg[631]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.037     ; 2.905      ;
; -1.955 ; i[2]      ; memory_reg[988]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.056     ; 2.886      ;
; -1.952 ; i[8]      ; memory_reg[1423] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.052     ; 2.887      ;
; -1.951 ; i[5]      ; memory_reg[1271] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.037     ; 2.901      ;
; -1.948 ; i[8]      ; memory_reg[953]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.054     ; 2.881      ;
; -1.941 ; i[4]      ; memory_reg[3341] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.054     ; 2.874      ;
; -1.941 ; i[10]     ; memory_reg[2539] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.058     ; 2.870      ;
; -1.941 ; i[8]      ; memory_reg[1271] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.037     ; 2.891      ;
; -1.939 ; i[0]      ; memory_reg[629]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.035     ; 2.891      ;
; -1.939 ; i[1]      ; memory_reg[2539] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.058     ; 2.868      ;
; -1.938 ; i[1]      ; memory_reg[2930] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.056     ; 2.869      ;
; -1.936 ; i[1]      ; memory_reg[671]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.035     ; 2.888      ;
; -1.935 ; i[5]      ; memory_reg[355]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.050     ; 2.872      ;
; -1.934 ; i[0]      ; memory_reg[637]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.033     ; 2.888      ;
; -1.932 ; i[6]      ; memory_reg[629]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.035     ; 2.884      ;
; -1.931 ; i[8]      ; memory_reg[2534] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.056     ; 2.862      ;
; -1.931 ; i[0]      ; memory_reg[355]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.050     ; 2.868      ;
; -1.930 ; i[9]      ; memory_reg[2871] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.052     ; 2.865      ;
; -1.930 ; i[0]      ; memory_reg[3341] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.054     ; 2.863      ;
; -1.930 ; i[7]      ; memory_reg[2539] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.058     ; 2.859      ;
; -1.927 ; i[6]      ; memory_reg[637]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.033     ; 2.881      ;
; -1.927 ; i[8]      ; memory_reg[3027] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.053     ; 2.861      ;
; -1.927 ; i[8]      ; memory_reg[2550] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.056     ; 2.858      ;
; -1.923 ; i[0]      ; memory_reg[2793] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.053     ; 2.857      ;
; -1.922 ; i[2]      ; memory_reg[637]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.033     ; 2.876      ;
; -1.922 ; i[5]      ; memory_reg[3341] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.054     ; 2.855      ;
; -1.920 ; i[4]      ; memory_reg[343]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.056     ; 2.851      ;
; -1.919 ; i[1]      ; memory_reg[1874] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.054     ; 2.852      ;
; -1.919 ; i[0]      ; memory_reg[3389] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.056     ; 2.850      ;
; -1.918 ; i[1]      ; memory_reg[1974] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.057     ; 2.848      ;
; -1.917 ; i[0]      ; memory_reg[2797] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.053     ; 2.851      ;
; -1.916 ; i[5]      ; memory_reg[2533] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.053     ; 2.850      ;
; -1.916 ; i[6]      ; memory_reg[2793] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.053     ; 2.850      ;
; -1.915 ; i[0]      ; memory_reg[2785] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.053     ; 2.849      ;
; -1.915 ; i[1]      ; memory_reg[530]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.051     ; 2.851      ;
; -1.914 ; i[0]      ; memory_reg[1839] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.051     ; 2.850      ;
; -1.914 ; i[1]      ; memory_reg[355]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.050     ; 2.851      ;
; -1.912 ; i[3]      ; memory_reg[631]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.037     ; 2.862      ;
; -1.912 ; i[1]      ; memory_reg[3400] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.057     ; 2.842      ;
; -1.912 ; i[6]      ; memory_reg[38]   ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.053     ; 2.846      ;
; -1.912 ; i[0]      ; memory_reg[2533] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.053     ; 2.846      ;
; -1.910 ; i[7]      ; memory_reg[1222] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.045     ; 2.852      ;
; -1.910 ; i[6]      ; memory_reg[2797] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.053     ; 2.844      ;
; -1.908 ; i[1]      ; memory_reg[339]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.050     ; 2.845      ;
; -1.908 ; i[9]      ; memory_reg[3341] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.054     ; 2.841      ;
; -1.908 ; i[5]      ; memory_reg[2871] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.052     ; 2.843      ;
; -1.908 ; i[6]      ; memory_reg[2785] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.053     ; 2.842      ;
; -1.906 ; i[1]      ; memory_reg[979]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.050     ; 2.843      ;
; -1.905 ; i[3]      ; memory_reg[3426] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.037     ; 2.855      ;
; -1.905 ; i[7]      ; memory_reg[3341] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.054     ; 2.838      ;
; -1.904 ; i[1]      ; memory_reg[3411] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.057     ; 2.834      ;
; -1.904 ; i[11]     ; memory_reg[3426] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.037     ; 2.854      ;
; -1.904 ; i[6]      ; memory_reg[355]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.050     ; 2.841      ;
; -1.903 ; i[0]      ; memory_reg[1273] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.053     ; 2.837      ;
; -1.902 ; i[11]     ; memory_reg[3400] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.057     ; 2.832      ;
; -1.901 ; i[5]      ; memory_reg[3517] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.059     ; 2.829      ;
; -1.901 ; i[11]     ; memory_reg[2871] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.052     ; 2.836      ;
; -1.900 ; i[5]      ; memory_reg[629]  ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.035     ; 2.852      ;
; -1.900 ; i[3]      ; memory_reg[3400] ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.057     ; 2.830      ;
; -1.900 ; i[5]      ; memory_reg[38]   ; SCLK_PE_3    ; SCLK_PE_3   ; 1.000        ; -0.053     ; 2.834      ;
+--------+-----------+------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'SCLK_PE_3'                                                                            ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node        ; To Node          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+
; 0.166 ; memory_reg[1486] ; memory_reg[1486] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; memory_reg[398]  ; memory_reg[398]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; memory_reg[79]   ; memory_reg[79]   ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; memory_reg[462]  ; memory_reg[462]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; memory_reg[367]  ; memory_reg[367]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; memory_reg[270]  ; memory_reg[270]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; memory_reg[334]  ; memory_reg[334]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; memory_reg[3325] ; memory_reg[3325] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; memory_reg[3322] ; memory_reg[3322] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; memory_reg[3166] ; memory_reg[3166] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; memory_reg[3197] ; memory_reg[3197] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; memory_reg[3162] ; memory_reg[3162] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; memory_reg[3194] ; memory_reg[3194] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; memory_reg[2043] ; memory_reg[2043] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; memory_reg[2042] ; memory_reg[2042] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; memory_reg[222]  ; memory_reg[222]  ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; memory_reg[3319] ; memory_reg[3319] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; memory_reg[3438] ; memory_reg[3438] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; memory_reg[3454] ; memory_reg[3454] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; memory_reg[3578] ; memory_reg[3578] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; memory_reg[3315] ; memory_reg[3315] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; memory_reg[3133] ; memory_reg[3133] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; memory_reg[3261] ; memory_reg[3261] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; memory_reg[3406] ; memory_reg[3406] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; memory_reg[3422] ; memory_reg[3422] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; memory_reg[3306] ; memory_reg[3306] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; memory_reg[3274] ; memory_reg[3274] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.037      ; 0.307      ;
; 0.166 ; memory_reg[3290] ; memory_reg[3290] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.037      ; 0.307      ;
; 0.167 ; memory_reg[3543] ; memory_reg[3543] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[3508] ; memory_reg[3508] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[3342] ; memory_reg[3342] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[3333] ; memory_reg[3333] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[3361] ; memory_reg[3361] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[3327] ; memory_reg[3327] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[3323] ; memory_reg[3323] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[3199] ; memory_reg[3199] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[3164] ; memory_reg[3164] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[3195] ; memory_reg[3195] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[3161] ; memory_reg[3161] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[3160] ; memory_reg[3160] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[3191] ; memory_reg[3191] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[3159] ; memory_reg[3159] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[3158] ; memory_reg[3158] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[3189] ; memory_reg[3189] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[3157] ; memory_reg[3157] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[3156] ; memory_reg[3156] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[3187] ; memory_reg[3187] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[3184] ; memory_reg[3184] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[3151] ; memory_reg[3151] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[3150] ; memory_reg[3150] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[3148] ; memory_reg[3148] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[3146] ; memory_reg[3146] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[3178] ; memory_reg[3178] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[3177] ; memory_reg[3177] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[3145] ; memory_reg[3145] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[3144] ; memory_reg[3144] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[3141] ; memory_reg[3141] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[3172] ; memory_reg[3172] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[3170] ; memory_reg[3170] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[3169] ; memory_reg[3169] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[3137] ; memory_reg[3137] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[3168] ; memory_reg[3168] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[2437] ; memory_reg[2437] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[2279] ; memory_reg[2279] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[2246] ; memory_reg[2246] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[2245] ; memory_reg[2245] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[2277] ; memory_reg[2277] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[2241] ; memory_reg[2241] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[2240] ; memory_reg[2240] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[2272] ; memory_reg[2272] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[2239] ; memory_reg[2239] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[2237] ; memory_reg[2237] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[2268] ; memory_reg[2268] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[2266] ; memory_reg[2266] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[2231] ; memory_reg[2231] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[2263] ; memory_reg[2263] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[2230] ; memory_reg[2230] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[2262] ; memory_reg[2262] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[2229] ; memory_reg[2229] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[2228] ; memory_reg[2228] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[2259] ; memory_reg[2259] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[2258] ; memory_reg[2258] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[2256] ; memory_reg[2256] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[2255] ; memory_reg[2255] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[2222] ; memory_reg[2222] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[2254] ; memory_reg[2254] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[2250] ; memory_reg[2250] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[2249] ; memory_reg[2249] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[2216] ; memory_reg[2216] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[2248] ; memory_reg[2248] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[2063] ; memory_reg[2063] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[2094] ; memory_reg[2094] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[2058] ; memory_reg[2058] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[2057] ; memory_reg[2057] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[2056] ; memory_reg[2056] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[2088] ; memory_reg[2088] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[2054] ; memory_reg[2054] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[2053] ; memory_reg[2053] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[2050] ; memory_reg[2050] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; memory_reg[2080] ; memory_reg[2080] ; SCLK_PE_3    ; SCLK_PE_3   ; 0.000        ; 0.036      ; 0.307      ;
+-------+------------------+------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ten_MHz_ext'                                                                                                ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.167 ; end_routine_stop~reg0       ; end_routine_stop~reg0       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; reset_flag~reg0             ; reset_flag~reg0             ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; E_stop_flag~reg0            ; E_stop_flag~reg0            ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; sweep_routine_end_flag~reg0 ; sweep_routine_end_flag~reg0 ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.036      ; 0.307      ;
; 0.168 ; dont_read_flag~reg0         ; dont_read_flag~reg0         ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; init_key_flag~reg0          ; init_key_flag~reg0          ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; L                           ; L                           ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.307      ;
; 0.168 ; M                           ; M                           ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.307      ;
; 0.185 ; N[11]                       ; N[11]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.324      ;
; 0.185 ; G[5]                        ; G[5]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.036      ; 0.325      ;
; 0.186 ; T[24]                       ; T[24]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.325      ;
; 0.190 ; B[10]                       ; B[10]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.329      ;
; 0.274 ; J[2]                        ; J[2]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.036      ; 0.414      ;
; 0.274 ; J[1]                        ; J[1]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.036      ; 0.414      ;
; 0.275 ; J[3]                        ; J[3]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.036      ; 0.415      ;
; 0.278 ; T[17]                       ; T[17]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.417      ;
; 0.279 ; T[13]                       ; T[13]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.418      ;
; 0.279 ; T[12]                       ; T[12]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.418      ;
; 0.280 ; T[18]                       ; T[18]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.419      ;
; 0.280 ; T[14]                       ; T[14]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.419      ;
; 0.280 ; T[19]                       ; T[19]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.419      ;
; 0.281 ; T[16]                       ; T[16]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.420      ;
; 0.281 ; T[21]                       ; T[21]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.420      ;
; 0.281 ; T[20]                       ; T[20]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.420      ;
; 0.283 ; T[9]                        ; T[9]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.422      ;
; 0.283 ; T[10]                       ; T[10]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.422      ;
; 0.285 ; J[5]                        ; J[5]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.036      ; 0.425      ;
; 0.285 ; B[9]                        ; B[9]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.424      ;
; 0.285 ; T[11]                       ; T[11]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.424      ;
; 0.286 ; J[4]                        ; J[4]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.036      ; 0.426      ;
; 0.286 ; J[7]                        ; J[7]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.036      ; 0.426      ;
; 0.286 ; N[10]                       ; N[10]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.425      ;
; 0.286 ; G[4]                        ; G[4]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.036      ; 0.426      ;
; 0.286 ; G[2]                        ; G[2]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.036      ; 0.426      ;
; 0.286 ; G[1]                        ; G[1]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.036      ; 0.426      ;
; 0.286 ; end_routine_stop~reg0       ; reset_flag~reg0             ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.036      ; 0.426      ;
; 0.286 ; T[7]                        ; T[7]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.425      ;
; 0.286 ; T[15]                       ; T[15]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.425      ;
; 0.286 ; P[1]                        ; P[1]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.425      ;
; 0.287 ; J[10]                       ; J[10]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.036      ; 0.427      ;
; 0.287 ; J[9]                        ; J[9]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.036      ; 0.427      ;
; 0.287 ; J[6]                        ; J[6]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.036      ; 0.427      ;
; 0.287 ; N[9]                        ; N[9]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.426      ;
; 0.287 ; G[3]                        ; G[3]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.036      ; 0.427      ;
; 0.287 ; B[5]                        ; B[5]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.426      ;
; 0.287 ; T[23]                       ; T[23]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.426      ;
; 0.287 ; P[2]                        ; P[2]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.426      ;
; 0.287 ; P[7]                        ; P[7]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.426      ;
; 0.287 ; L                           ; SCLK~reg0                   ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.426      ;
; 0.288 ; J[8]                        ; J[8]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.036      ; 0.428      ;
; 0.288 ; N[8]                        ; N[8]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.427      ;
; 0.288 ; B[4]                        ; B[4]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.427      ;
; 0.288 ; T[8]                        ; T[8]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.427      ;
; 0.288 ; P[4]                        ; P[4]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.427      ;
; 0.288 ; P[5]                        ; P[5]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.427      ;
; 0.289 ; B[6]                        ; B[6]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.428      ;
; 0.289 ; T[22]                       ; T[22]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.428      ;
; 0.289 ; P[6]                        ; P[6]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.428      ;
; 0.290 ; B[1]                        ; B[1]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.429      ;
; 0.291 ; G[0]                        ; G[0]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.036      ; 0.431      ;
; 0.291 ; T[3]                        ; T[3]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.430      ;
; 0.291 ; T[1]                        ; T[1]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.430      ;
; 0.292 ; B[3]                        ; B[3]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.431      ;
; 0.292 ; B[2]                        ; B[2]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.431      ;
; 0.292 ; T[6]                        ; T[6]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.431      ;
; 0.292 ; E[3]                        ; E[3]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.431      ;
; 0.292 ; E[2]                        ; E[2]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.431      ;
; 0.292 ; E[1]                        ; E[1]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.431      ;
; 0.293 ; B[8]                        ; B[8]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.432      ;
; 0.293 ; T[0]                        ; T[0]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.432      ;
; 0.296 ; T[2]                        ; T[2]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.435      ;
; 0.298 ; N[3]                        ; N[3]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.437      ;
; 0.298 ; B[7]                        ; B[7]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.437      ;
; 0.299 ; N[7]                        ; N[7]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.438      ;
; 0.299 ; N[5]                        ; N[5]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.438      ;
; 0.299 ; N[2]                        ; N[2]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.438      ;
; 0.299 ; N[1]                        ; N[1]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.438      ;
; 0.299 ; P[3]                        ; P[3]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.438      ;
; 0.300 ; P[0]                        ; P[0]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.439      ;
; 0.302 ; T[5]                        ; T[5]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.441      ;
; 0.304 ; N[0]                        ; N[0]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.443      ;
; 0.305 ; B[0]                        ; B[0]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.444      ;
; 0.309 ; N[4]                        ; N[4]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.448      ;
; 0.346 ; E[0]                        ; E[0]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.485      ;
; 0.350 ; T[4]                        ; T[4]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.489      ;
; 0.357 ; E[4]                        ; E[4]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.496      ;
; 0.362 ; IO_UPDATE~reg0              ; IO_trigger_out~reg0         ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.036      ; 0.502      ;
; 0.365 ; J[0]                        ; J[0]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.036      ; 0.505      ;
; 0.370 ; E_stop_flag~reg0            ; G[0]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.036      ; 0.510      ;
; 0.392 ; reset_flag~reg0             ; end_routine_stop~reg0       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.036      ; 0.532      ;
; 0.403 ; IO_UPDATE~reg0              ; IO_UPDATE~reg0              ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.542      ;
; 0.412 ; dont_read_flag~reg0         ; J[0]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.551      ;
; 0.423 ; J[1]                        ; J[2]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.036      ; 0.563      ;
; 0.424 ; J[3]                        ; J[4]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.036      ; 0.564      ;
; 0.427 ; T[17]                       ; T[18]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.566      ;
; 0.428 ; T[13]                       ; T[14]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.567      ;
; 0.429 ; T[19]                       ; T[20]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.568      ;
; 0.430 ; T[21]                       ; T[22]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.569      ;
; 0.432 ; J[2]                        ; J[3]                        ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.036      ; 0.572      ;
; 0.432 ; T[9]                        ; T[10]                       ; ten_MHz_ext  ; ten_MHz_ext ; 0.000        ; 0.035      ; 0.571      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'SCLK_PE_3'                                           ;
+--------+--------------+----------------+------------+-----------+------------+------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock     ; Clock Edge ; Target           ;
+--------+--------------+----------------+------------+-----------+------------+------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; SCLK_PE_3 ; Rise       ; SCLK_PE_3        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; i[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; i[10]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; i[11]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; i[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; i[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; i[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; i[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; i[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; i[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; i[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; i[8]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; i[9]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1000] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1001] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1002] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1003] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1004] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1005] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1006] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1007] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1008] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1009] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[100]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1010] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1011] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1012] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1013] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1014] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1015] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1016] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1017] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1018] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1019] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[101]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1020] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1021] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1022] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1023] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1024] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1025] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1026] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1027] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1028] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1029] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[102]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1030] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1031] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1032] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1033] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1034] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1035] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1036] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1037] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1038] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1039] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[103]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1040] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1041] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1042] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1043] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1044] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1045] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1046] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1047] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1048] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1049] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[104]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1050] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1051] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1052] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1053] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1054] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1055] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1056] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1057] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1058] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1059] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[105]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1060] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1061] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1062] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1063] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1064] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1065] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1066] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1067] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1068] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1069] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[106]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1070] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1071] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1072] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1073] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1074] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1075] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1076] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1077] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; SCLK_PE_3 ; Rise       ; memory_reg[1078] ;
+--------+--------------+----------------+------------+-----------+------------+------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'ten_MHz_ext'                                                           ;
+--------+--------------+----------------+-----------------+-------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock       ; Clock Edge ; Target                      ;
+--------+--------------+----------------+-----------------+-------------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; ten_MHz_ext ; Rise       ; ten_MHz_ext                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; B[0]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; B[10]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; B[1]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; B[2]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; B[3]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; B[4]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; B[5]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; B[6]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; B[7]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; B[8]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; B[9]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; DR_CTL~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; E[0]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; E[1]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; E[2]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; E[3]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; E[4]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; E_stop_flag~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; G[0]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; G[1]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; G[2]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; G[3]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; G[4]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; G[5]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; IO_RESET~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; IO_UPDATE~reg0              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; IO_trigger_out~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; J[0]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; J[10]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; J[1]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; J[2]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; J[3]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; J[4]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; J[5]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; J[6]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; J[7]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; J[8]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; J[9]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; L                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; M                           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; N[0]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; N[10]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; N[11]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; N[1]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; N[2]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; N[3]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; N[4]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; N[5]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; N[6]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; N[7]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; N[8]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; N[9]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; P[0]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; P[1]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; P[2]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; P[3]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; P[4]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; P[5]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; P[6]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; P[7]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; SCLK~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; SDIO~reg0                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[0]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[10]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[11]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[12]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[13]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[14]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[15]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[16]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[17]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[18]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[19]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[1]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[20]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[21]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[22]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[23]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[24]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[2]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[3]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[4]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[5]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[6]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[7]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[8]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; T[9]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; dont_read_flag~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; end_routine_stop~reg0       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; init_key_flag~reg0          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; reset_flag~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; sweep_key_flag~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; sweep_routine_end_flag~reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; ten_MHz_ext ; Rise       ; trigger~reg0                ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; ten_MHz_ext ; Rise       ; end_routine_stop~reg0       ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; ten_MHz_ext ; Rise       ; reset_flag~reg0             ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; ten_MHz_ext ; Rise       ; E_stop_flag~reg0            ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; ten_MHz_ext ; Rise       ; G[0]                        ;
; -0.059 ; 0.125        ; 0.184          ; Low Pulse Width ; ten_MHz_ext ; Rise       ; G[1]                        ;
+--------+--------------+----------------+-----------------+-------------+------------+-----------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+---------------+-------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+-------------+-------+-------+------------+-----------------+
; SDIO_PE_5     ; SCLK_PE_3   ; 2.081 ; 2.974 ; Rise       ; SCLK_PE_3       ;
; init_trigger  ; ten_MHz_ext ; 1.566 ; 2.262 ; Rise       ; ten_MHz_ext     ;
; key_1_trigger ; ten_MHz_ext ; 0.711 ; 1.265 ; Rise       ; ten_MHz_ext     ;
; key_3_sweep   ; ten_MHz_ext ; 1.118 ; 1.690 ; Rise       ; ten_MHz_ext     ;
+---------------+-------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+---------------+-------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+-------------+--------+--------+------------+-----------------+
; SDIO_PE_5     ; SCLK_PE_3   ; -0.661 ; -1.240 ; Rise       ; SCLK_PE_3       ;
; init_trigger  ; ten_MHz_ext ; -0.801 ; -1.382 ; Rise       ; ten_MHz_ext     ;
; key_1_trigger ; ten_MHz_ext ; -0.502 ; -1.056 ; Rise       ; ten_MHz_ext     ;
; key_3_sweep   ; ten_MHz_ext ; -0.894 ; -1.465 ; Rise       ; ten_MHz_ext     ;
+---------------+-------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+------------------------+-------------+-------+-------+------------+-----------------+
; Data Port              ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------------+-------------+-------+-------+------------+-----------------+
; DR_CTL                 ; ten_MHz_ext ; 4.255 ; 4.458 ; Rise       ; ten_MHz_ext     ;
; E_stop_flag            ; ten_MHz_ext ; 3.773 ; 3.888 ; Rise       ; ten_MHz_ext     ;
; IO_RESET               ; ten_MHz_ext ; 4.401 ; 4.552 ; Rise       ; ten_MHz_ext     ;
; IO_UPDATE              ; ten_MHz_ext ; 3.452 ; 3.526 ; Rise       ; ten_MHz_ext     ;
; IO_trigger_out         ; ten_MHz_ext ; 3.030 ; 3.087 ; Rise       ; ten_MHz_ext     ;
; SCLK                   ; ten_MHz_ext ; 4.577 ; 4.779 ; Rise       ; ten_MHz_ext     ;
; SDIO                   ; ten_MHz_ext ; 4.354 ; 4.534 ; Rise       ; ten_MHz_ext     ;
; dont_read_flag         ; ten_MHz_ext ; 3.972 ; 4.131 ; Rise       ; ten_MHz_ext     ;
; end_routine_stop       ; ten_MHz_ext ; 3.538 ; 3.663 ; Rise       ; ten_MHz_ext     ;
; init_key_flag          ; ten_MHz_ext ; 3.410 ; 3.461 ; Rise       ; ten_MHz_ext     ;
; reset_flag             ; ten_MHz_ext ; 4.352 ; 4.572 ; Rise       ; ten_MHz_ext     ;
; sweep_key_flag         ; ten_MHz_ext ; 3.945 ; 4.092 ; Rise       ; ten_MHz_ext     ;
; sweep_routine_end_flag ; ten_MHz_ext ; 3.955 ; 4.053 ; Rise       ; ten_MHz_ext     ;
; trigger                ; ten_MHz_ext ; 3.074 ; 3.106 ; Rise       ; ten_MHz_ext     ;
+------------------------+-------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                       ;
+------------------------+-------------+-------+-------+------------+-----------------+
; Data Port              ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------------+-------------+-------+-------+------------+-----------------+
; DR_CTL                 ; ten_MHz_ext ; 4.148 ; 4.343 ; Rise       ; ten_MHz_ext     ;
; E_stop_flag            ; ten_MHz_ext ; 3.692 ; 3.801 ; Rise       ; ten_MHz_ext     ;
; IO_RESET               ; ten_MHz_ext ; 4.294 ; 4.439 ; Rise       ; ten_MHz_ext     ;
; IO_UPDATE              ; ten_MHz_ext ; 3.378 ; 3.448 ; Rise       ; ten_MHz_ext     ;
; IO_trigger_out         ; ten_MHz_ext ; 2.974 ; 3.029 ; Rise       ; ten_MHz_ext     ;
; SCLK                   ; ten_MHz_ext ; 4.494 ; 4.692 ; Rise       ; ten_MHz_ext     ;
; SDIO                   ; ten_MHz_ext ; 4.250 ; 4.422 ; Rise       ; ten_MHz_ext     ;
; dont_read_flag         ; ten_MHz_ext ; 3.876 ; 4.028 ; Rise       ; ten_MHz_ext     ;
; end_routine_stop       ; ten_MHz_ext ; 3.461 ; 3.582 ; Rise       ; ten_MHz_ext     ;
; init_key_flag          ; ten_MHz_ext ; 3.343 ; 3.391 ; Rise       ; ten_MHz_ext     ;
; reset_flag             ; ten_MHz_ext ; 4.249 ; 4.459 ; Rise       ; ten_MHz_ext     ;
; sweep_key_flag         ; ten_MHz_ext ; 3.851 ; 3.992 ; Rise       ; ten_MHz_ext     ;
; sweep_routine_end_flag ; ten_MHz_ext ; 3.866 ; 3.960 ; Rise       ; ten_MHz_ext     ;
; trigger                ; ten_MHz_ext ; 3.015 ; 3.045 ; Rise       ; ten_MHz_ext     ;
+------------------------+-------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+------------+-------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -9.676     ; 0.166 ; N/A      ; N/A     ; -3.000              ;
;  SCLK_PE_3       ; -4.166     ; 0.166 ; N/A      ; N/A     ; -3.000              ;
;  ten_MHz_ext     ; -9.676     ; 0.167 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -11971.732 ; 0.0   ; 0.0      ; 0.0     ; -4011.984           ;
;  SCLK_PE_3       ; -11648.678 ; 0.000 ; N/A      ; N/A     ; -3909.587           ;
;  ten_MHz_ext     ; -323.054   ; 0.000 ; N/A      ; N/A     ; -102.397            ;
+------------------+------------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+---------------+-------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+-------------+-------+-------+------------+-----------------+
; SDIO_PE_5     ; SCLK_PE_3   ; 3.596 ; 4.237 ; Rise       ; SCLK_PE_3       ;
; init_trigger  ; ten_MHz_ext ; 2.790 ; 3.276 ; Rise       ; ten_MHz_ext     ;
; key_1_trigger ; ten_MHz_ext ; 1.284 ; 1.691 ; Rise       ; ten_MHz_ext     ;
; key_3_sweep   ; ten_MHz_ext ; 2.004 ; 2.428 ; Rise       ; ten_MHz_ext     ;
+---------------+-------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+---------------+-------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port  ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+-------------+--------+--------+------------+-----------------+
; SDIO_PE_5     ; SCLK_PE_3   ; -0.661 ; -1.240 ; Rise       ; SCLK_PE_3       ;
; init_trigger  ; ten_MHz_ext ; -0.801 ; -1.382 ; Rise       ; ten_MHz_ext     ;
; key_1_trigger ; ten_MHz_ext ; -0.502 ; -1.056 ; Rise       ; ten_MHz_ext     ;
; key_3_sweep   ; ten_MHz_ext ; -0.894 ; -1.465 ; Rise       ; ten_MHz_ext     ;
+---------------+-------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Clock to Output Times                                                               ;
+------------------------+-------------+-------+-------+------------+-----------------+
; Data Port              ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------------+-------------+-------+-------+------------+-----------------+
; DR_CTL                 ; ten_MHz_ext ; 6.991 ; 7.142 ; Rise       ; ten_MHz_ext     ;
; E_stop_flag            ; ten_MHz_ext ; 6.270 ; 6.354 ; Rise       ; ten_MHz_ext     ;
; IO_RESET               ; ten_MHz_ext ; 7.423 ; 7.424 ; Rise       ; ten_MHz_ext     ;
; IO_UPDATE              ; ten_MHz_ext ; 5.804 ; 5.819 ; Rise       ; ten_MHz_ext     ;
; IO_trigger_out         ; ten_MHz_ext ; 5.091 ; 5.088 ; Rise       ; ten_MHz_ext     ;
; SCLK                   ; ten_MHz_ext ; 7.385 ; 7.580 ; Rise       ; ten_MHz_ext     ;
; SDIO                   ; ten_MHz_ext ; 7.366 ; 7.436 ; Rise       ; ten_MHz_ext     ;
; dont_read_flag         ; ten_MHz_ext ; 6.693 ; 6.763 ; Rise       ; ten_MHz_ext     ;
; end_routine_stop       ; ten_MHz_ext ; 5.989 ; 6.039 ; Rise       ; ten_MHz_ext     ;
; init_key_flag          ; ten_MHz_ext ; 5.660 ; 5.678 ; Rise       ; ten_MHz_ext     ;
; reset_flag             ; ten_MHz_ext ; 7.206 ; 7.381 ; Rise       ; ten_MHz_ext     ;
; sweep_key_flag         ; ten_MHz_ext ; 6.737 ; 6.730 ; Rise       ; ten_MHz_ext     ;
; sweep_routine_end_flag ; ten_MHz_ext ; 6.612 ; 6.631 ; Rise       ; ten_MHz_ext     ;
; trigger                ; ten_MHz_ext ; 5.181 ; 5.156 ; Rise       ; ten_MHz_ext     ;
+------------------------+-------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                       ;
+------------------------+-------------+-------+-------+------------+-----------------+
; Data Port              ; Clock Port  ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------------+-------------+-------+-------+------------+-----------------+
; DR_CTL                 ; ten_MHz_ext ; 4.148 ; 4.343 ; Rise       ; ten_MHz_ext     ;
; E_stop_flag            ; ten_MHz_ext ; 3.692 ; 3.801 ; Rise       ; ten_MHz_ext     ;
; IO_RESET               ; ten_MHz_ext ; 4.294 ; 4.439 ; Rise       ; ten_MHz_ext     ;
; IO_UPDATE              ; ten_MHz_ext ; 3.378 ; 3.448 ; Rise       ; ten_MHz_ext     ;
; IO_trigger_out         ; ten_MHz_ext ; 2.974 ; 3.029 ; Rise       ; ten_MHz_ext     ;
; SCLK                   ; ten_MHz_ext ; 4.494 ; 4.692 ; Rise       ; ten_MHz_ext     ;
; SDIO                   ; ten_MHz_ext ; 4.250 ; 4.422 ; Rise       ; ten_MHz_ext     ;
; dont_read_flag         ; ten_MHz_ext ; 3.876 ; 4.028 ; Rise       ; ten_MHz_ext     ;
; end_routine_stop       ; ten_MHz_ext ; 3.461 ; 3.582 ; Rise       ; ten_MHz_ext     ;
; init_key_flag          ; ten_MHz_ext ; 3.343 ; 3.391 ; Rise       ; ten_MHz_ext     ;
; reset_flag             ; ten_MHz_ext ; 4.249 ; 4.459 ; Rise       ; ten_MHz_ext     ;
; sweep_key_flag         ; ten_MHz_ext ; 3.851 ; 3.992 ; Rise       ; ten_MHz_ext     ;
; sweep_routine_end_flag ; ten_MHz_ext ; 3.866 ; 3.960 ; Rise       ; ten_MHz_ext     ;
; trigger                ; ten_MHz_ext ; 3.015 ; 3.045 ; Rise       ; ten_MHz_ext     ;
+------------------------+-------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                             ;
+------------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin                    ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+------------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; SDIO                   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; SCLK                   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; IO_UPDATE              ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; DR_CTL                 ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; OSK                    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; CSB                    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; DR_HOLD                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; trigger                ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; IO_RESET               ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; IO_trigger_out         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; sweep_key_flag         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; sweep_routine_end_flag ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; E_stop_flag            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; end_routine_stop       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; reset_flag             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; init_key_flag          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; dont_read_flag         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_nCEO~          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+------------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; ten_MHz_ext             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; key_1_trigger           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; key_3_sweep             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; init_trigger            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SDIO_PE_5               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SCLK_PE_3               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                    ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SDIO                   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; SCLK                   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.33 V              ; -0.00341 V          ; 0.17 V                               ; 0.084 V                              ; 3.33e-09 s                  ; 3.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.33 V             ; -0.00341 V         ; 0.17 V                              ; 0.084 V                             ; 3.33e-09 s                 ; 3.24e-09 s                 ; Yes                       ; Yes                       ;
; IO_UPDATE              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; DR_CTL                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; OSK                    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; CSB                    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; DR_HOLD                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; trigger                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; IO_RESET               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; IO_trigger_out         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; sweep_key_flag         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; sweep_routine_end_flag ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; E_stop_flag            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; end_routine_stop       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.36 V              ; -0.00946 V          ; 0.111 V                              ; 0.027 V                              ; 6.46e-10 s                  ; 6.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.36 V             ; -0.00946 V         ; 0.111 V                             ; 0.027 V                             ; 6.46e-10 s                 ; 6.2e-10 s                  ; Yes                       ; Yes                       ;
; reset_flag             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; init_key_flag          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; dont_read_flag         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                    ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; SDIO                   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; SCLK                   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-09 s                  ; 2.29e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-09 s                 ; 2.29e-09 s                 ; No                        ; Yes                       ;
; IO_UPDATE              ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; DR_CTL                 ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; OSK                    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; CSB                    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; DR_HOLD                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; trigger                ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; IO_RESET               ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; IO_trigger_out         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; sweep_key_flag         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; sweep_routine_end_flag ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; E_stop_flag            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; end_routine_stop       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.72 V              ; -0.0408 V           ; 0.163 V                              ; 0.075 V                              ; 4.51e-10 s                  ; 4.33e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.72 V             ; -0.0408 V          ; 0.163 V                             ; 0.075 V                             ; 4.51e-10 s                 ; 4.33e-10 s                 ; No                        ; Yes                       ;
; reset_flag             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; init_key_flag          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; dont_read_flag         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+------------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+-------------+-------------+----------+----------+----------+----------+
; From Clock  ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+-------------+----------+----------+----------+----------+
; SCLK_PE_3   ; SCLK_PE_3   ; 47918    ; 0        ; 0        ; 0        ;
; ten_MHz_ext ; SCLK_PE_3   ; 7396     ; 0        ; 0        ; 0        ;
; SCLK_PE_3   ; ten_MHz_ext ; 8823     ; 0        ; 0        ; 0        ;
; ten_MHz_ext ; ten_MHz_ext ; 7407     ; 0        ; 0        ; 0        ;
+-------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+-------------+-------------+----------+----------+----------+----------+
; From Clock  ; To Clock    ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------+-------------+----------+----------+----------+----------+
; SCLK_PE_3   ; SCLK_PE_3   ; 47918    ; 0        ; 0        ; 0        ;
; ten_MHz_ext ; SCLK_PE_3   ; 7396     ; 0        ; 0        ; 0        ;
; SCLK_PE_3   ; ten_MHz_ext ; 8823     ; 0        ; 0        ; 0        ;
; ten_MHz_ext ; ten_MHz_ext ; 7407     ; 0        ; 0        ; 0        ;
+-------------+-------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Registers Without Clock Pin     ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 3684  ; 3684 ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 14    ; 14   ;
; Unconstrained Reg-to-Reg Paths  ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 10.0 Build 218 06/27/2010 SJ Full Version
    Info: Processing started: Thu Aug 12 10:14:54 2010
Info: Command: quartus_sta RABBIT_DDS_less -c RABBIT_DDS_less
Info: qsta_default_script.tcl version: #1
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'RABBIT_DDS_less.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name ten_MHz_ext ten_MHz_ext
    Info: create_clock -period 1.000 -name SCLK_PE_3 SCLK_PE_3
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {ten_MHz_ext}] -rise_to [get_clocks {ten_MHz_ext}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ten_MHz_ext}] -fall_to [get_clocks {ten_MHz_ext}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ten_MHz_ext}] -rise_to [get_clocks {ten_MHz_ext}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ten_MHz_ext}] -fall_to [get_clocks {ten_MHz_ext}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ten_MHz_ext}] -rise_to [get_clocks {ten_MHz_ext}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ten_MHz_ext}] -fall_to [get_clocks {ten_MHz_ext}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ten_MHz_ext}] -rise_to [get_clocks {ten_MHz_ext}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ten_MHz_ext}] -fall_to [get_clocks {ten_MHz_ext}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ten_MHz_ext}] -rise_to [get_clocks {SCLK_PE_3}] -setup 0.040
    Info: set_clock_uncertainty -rise_from [get_clocks {ten_MHz_ext}] -fall_to [get_clocks {SCLK_PE_3}] -setup 0.040
    Info: set_clock_uncertainty -fall_from [get_clocks {ten_MHz_ext}] -rise_to [get_clocks {SCLK_PE_3}] -setup 0.040
    Info: set_clock_uncertainty -fall_from [get_clocks {ten_MHz_ext}] -fall_to [get_clocks {SCLK_PE_3}] -setup 0.040
    Info: set_clock_uncertainty -rise_from [get_clocks {ten_MHz_ext}] -rise_to [get_clocks {SCLK_PE_3}] -hold 0.040
    Info: set_clock_uncertainty -rise_from [get_clocks {ten_MHz_ext}] -fall_to [get_clocks {SCLK_PE_3}] -hold 0.040
    Info: set_clock_uncertainty -fall_from [get_clocks {ten_MHz_ext}] -rise_to [get_clocks {SCLK_PE_3}] -hold 0.040
    Info: set_clock_uncertainty -fall_from [get_clocks {ten_MHz_ext}] -fall_to [get_clocks {SCLK_PE_3}] -hold 0.040
    Info: set_clock_uncertainty -rise_from [get_clocks {SCLK_PE_3}] -rise_to [get_clocks {ten_MHz_ext}] -setup 0.040
    Info: set_clock_uncertainty -rise_from [get_clocks {SCLK_PE_3}] -fall_to [get_clocks {ten_MHz_ext}] -setup 0.040
    Info: set_clock_uncertainty -fall_from [get_clocks {SCLK_PE_3}] -rise_to [get_clocks {ten_MHz_ext}] -setup 0.040
    Info: set_clock_uncertainty -fall_from [get_clocks {SCLK_PE_3}] -fall_to [get_clocks {ten_MHz_ext}] -setup 0.040
    Info: set_clock_uncertainty -rise_from [get_clocks {SCLK_PE_3}] -rise_to [get_clocks {ten_MHz_ext}] -hold 0.040
    Info: set_clock_uncertainty -rise_from [get_clocks {SCLK_PE_3}] -fall_to [get_clocks {ten_MHz_ext}] -hold 0.040
    Info: set_clock_uncertainty -fall_from [get_clocks {SCLK_PE_3}] -rise_to [get_clocks {ten_MHz_ext}] -hold 0.040
    Info: set_clock_uncertainty -fall_from [get_clocks {SCLK_PE_3}] -fall_to [get_clocks {ten_MHz_ext}] -hold 0.040
    Info: set_clock_uncertainty -rise_from [get_clocks {SCLK_PE_3}] -rise_to [get_clocks {SCLK_PE_3}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SCLK_PE_3}] -fall_to [get_clocks {SCLK_PE_3}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SCLK_PE_3}] -rise_to [get_clocks {SCLK_PE_3}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SCLK_PE_3}] -fall_to [get_clocks {SCLK_PE_3}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SCLK_PE_3}] -rise_to [get_clocks {SCLK_PE_3}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SCLK_PE_3}] -fall_to [get_clocks {SCLK_PE_3}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SCLK_PE_3}] -rise_to [get_clocks {SCLK_PE_3}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SCLK_PE_3}] -fall_to [get_clocks {SCLK_PE_3}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -9.676
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -9.676      -323.054 ten_MHz_ext 
    Info:    -4.166    -11648.678 SCLK_PE_3 
Info: Worst-case hold slack is 0.337
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.337         0.000 SCLK_PE_3 
    Info:     0.337         0.000 ten_MHz_ext 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000     -3695.000 SCLK_PE_3 
    Info:    -3.000       -97.000 ten_MHz_ext 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {ten_MHz_ext}] -rise_to [get_clocks {ten_MHz_ext}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ten_MHz_ext}] -fall_to [get_clocks {ten_MHz_ext}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ten_MHz_ext}] -rise_to [get_clocks {ten_MHz_ext}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ten_MHz_ext}] -fall_to [get_clocks {ten_MHz_ext}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ten_MHz_ext}] -rise_to [get_clocks {ten_MHz_ext}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ten_MHz_ext}] -fall_to [get_clocks {ten_MHz_ext}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ten_MHz_ext}] -rise_to [get_clocks {ten_MHz_ext}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ten_MHz_ext}] -fall_to [get_clocks {ten_MHz_ext}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ten_MHz_ext}] -rise_to [get_clocks {SCLK_PE_3}] -setup 0.040
    Info: set_clock_uncertainty -rise_from [get_clocks {ten_MHz_ext}] -fall_to [get_clocks {SCLK_PE_3}] -setup 0.040
    Info: set_clock_uncertainty -fall_from [get_clocks {ten_MHz_ext}] -rise_to [get_clocks {SCLK_PE_3}] -setup 0.040
    Info: set_clock_uncertainty -fall_from [get_clocks {ten_MHz_ext}] -fall_to [get_clocks {SCLK_PE_3}] -setup 0.040
    Info: set_clock_uncertainty -rise_from [get_clocks {ten_MHz_ext}] -rise_to [get_clocks {SCLK_PE_3}] -hold 0.040
    Info: set_clock_uncertainty -rise_from [get_clocks {ten_MHz_ext}] -fall_to [get_clocks {SCLK_PE_3}] -hold 0.040
    Info: set_clock_uncertainty -fall_from [get_clocks {ten_MHz_ext}] -rise_to [get_clocks {SCLK_PE_3}] -hold 0.040
    Info: set_clock_uncertainty -fall_from [get_clocks {ten_MHz_ext}] -fall_to [get_clocks {SCLK_PE_3}] -hold 0.040
    Info: set_clock_uncertainty -rise_from [get_clocks {SCLK_PE_3}] -rise_to [get_clocks {ten_MHz_ext}] -setup 0.040
    Info: set_clock_uncertainty -rise_from [get_clocks {SCLK_PE_3}] -fall_to [get_clocks {ten_MHz_ext}] -setup 0.040
    Info: set_clock_uncertainty -fall_from [get_clocks {SCLK_PE_3}] -rise_to [get_clocks {ten_MHz_ext}] -setup 0.040
    Info: set_clock_uncertainty -fall_from [get_clocks {SCLK_PE_3}] -fall_to [get_clocks {ten_MHz_ext}] -setup 0.040
    Info: set_clock_uncertainty -rise_from [get_clocks {SCLK_PE_3}] -rise_to [get_clocks {ten_MHz_ext}] -hold 0.040
    Info: set_clock_uncertainty -rise_from [get_clocks {SCLK_PE_3}] -fall_to [get_clocks {ten_MHz_ext}] -hold 0.040
    Info: set_clock_uncertainty -fall_from [get_clocks {SCLK_PE_3}] -rise_to [get_clocks {ten_MHz_ext}] -hold 0.040
    Info: set_clock_uncertainty -fall_from [get_clocks {SCLK_PE_3}] -fall_to [get_clocks {ten_MHz_ext}] -hold 0.040
    Info: set_clock_uncertainty -rise_from [get_clocks {SCLK_PE_3}] -rise_to [get_clocks {SCLK_PE_3}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SCLK_PE_3}] -fall_to [get_clocks {SCLK_PE_3}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SCLK_PE_3}] -rise_to [get_clocks {SCLK_PE_3}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SCLK_PE_3}] -fall_to [get_clocks {SCLK_PE_3}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SCLK_PE_3}] -rise_to [get_clocks {SCLK_PE_3}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SCLK_PE_3}] -fall_to [get_clocks {SCLK_PE_3}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SCLK_PE_3}] -rise_to [get_clocks {SCLK_PE_3}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SCLK_PE_3}] -fall_to [get_clocks {SCLK_PE_3}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -8.568
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -8.568      -284.424 ten_MHz_ext 
    Info:    -3.638    -10093.700 SCLK_PE_3 
Info: Worst-case hold slack is 0.291
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.291         0.000 SCLK_PE_3 
    Info:     0.291         0.000 ten_MHz_ext 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000     -3695.000 SCLK_PE_3 
    Info:    -3.000       -97.000 ten_MHz_ext 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {ten_MHz_ext}] -rise_to [get_clocks {ten_MHz_ext}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ten_MHz_ext}] -fall_to [get_clocks {ten_MHz_ext}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ten_MHz_ext}] -rise_to [get_clocks {ten_MHz_ext}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ten_MHz_ext}] -fall_to [get_clocks {ten_MHz_ext}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ten_MHz_ext}] -rise_to [get_clocks {ten_MHz_ext}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ten_MHz_ext}] -fall_to [get_clocks {ten_MHz_ext}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ten_MHz_ext}] -rise_to [get_clocks {ten_MHz_ext}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {ten_MHz_ext}] -fall_to [get_clocks {ten_MHz_ext}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {ten_MHz_ext}] -rise_to [get_clocks {SCLK_PE_3}] -setup 0.040
    Info: set_clock_uncertainty -rise_from [get_clocks {ten_MHz_ext}] -fall_to [get_clocks {SCLK_PE_3}] -setup 0.040
    Info: set_clock_uncertainty -fall_from [get_clocks {ten_MHz_ext}] -rise_to [get_clocks {SCLK_PE_3}] -setup 0.040
    Info: set_clock_uncertainty -fall_from [get_clocks {ten_MHz_ext}] -fall_to [get_clocks {SCLK_PE_3}] -setup 0.040
    Info: set_clock_uncertainty -rise_from [get_clocks {ten_MHz_ext}] -rise_to [get_clocks {SCLK_PE_3}] -hold 0.040
    Info: set_clock_uncertainty -rise_from [get_clocks {ten_MHz_ext}] -fall_to [get_clocks {SCLK_PE_3}] -hold 0.040
    Info: set_clock_uncertainty -fall_from [get_clocks {ten_MHz_ext}] -rise_to [get_clocks {SCLK_PE_3}] -hold 0.040
    Info: set_clock_uncertainty -fall_from [get_clocks {ten_MHz_ext}] -fall_to [get_clocks {SCLK_PE_3}] -hold 0.040
    Info: set_clock_uncertainty -rise_from [get_clocks {SCLK_PE_3}] -rise_to [get_clocks {ten_MHz_ext}] -setup 0.040
    Info: set_clock_uncertainty -rise_from [get_clocks {SCLK_PE_3}] -fall_to [get_clocks {ten_MHz_ext}] -setup 0.040
    Info: set_clock_uncertainty -fall_from [get_clocks {SCLK_PE_3}] -rise_to [get_clocks {ten_MHz_ext}] -setup 0.040
    Info: set_clock_uncertainty -fall_from [get_clocks {SCLK_PE_3}] -fall_to [get_clocks {ten_MHz_ext}] -setup 0.040
    Info: set_clock_uncertainty -rise_from [get_clocks {SCLK_PE_3}] -rise_to [get_clocks {ten_MHz_ext}] -hold 0.040
    Info: set_clock_uncertainty -rise_from [get_clocks {SCLK_PE_3}] -fall_to [get_clocks {ten_MHz_ext}] -hold 0.040
    Info: set_clock_uncertainty -fall_from [get_clocks {SCLK_PE_3}] -rise_to [get_clocks {ten_MHz_ext}] -hold 0.040
    Info: set_clock_uncertainty -fall_from [get_clocks {SCLK_PE_3}] -fall_to [get_clocks {ten_MHz_ext}] -hold 0.040
    Info: set_clock_uncertainty -rise_from [get_clocks {SCLK_PE_3}] -rise_to [get_clocks {SCLK_PE_3}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SCLK_PE_3}] -fall_to [get_clocks {SCLK_PE_3}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SCLK_PE_3}] -rise_to [get_clocks {SCLK_PE_3}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SCLK_PE_3}] -fall_to [get_clocks {SCLK_PE_3}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SCLK_PE_3}] -rise_to [get_clocks {SCLK_PE_3}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {SCLK_PE_3}] -fall_to [get_clocks {SCLK_PE_3}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SCLK_PE_3}] -rise_to [get_clocks {SCLK_PE_3}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {SCLK_PE_3}] -fall_to [get_clocks {SCLK_PE_3}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -5.214
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -5.214      -147.169 ten_MHz_ext 
    Info:    -2.122     -5362.781 SCLK_PE_3 
Info: Worst-case hold slack is 0.166
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.166         0.000 SCLK_PE_3 
    Info:     0.167         0.000 ten_MHz_ext 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000     -3909.587 SCLK_PE_3 
    Info:    -3.000      -102.397 ten_MHz_ext 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 284 megabytes
    Info: Processing ended: Thu Aug 12 10:15:28 2010
    Info: Elapsed time: 00:00:34
    Info: Total CPU time (on all processors): 00:00:36


