<div align="center">

# risc-v

ğŸ”¬ A VHDL implementation of RISC-V ğŸ‘¨ğŸ¾â€ğŸ’»

<small>

Developed by David Heim as part of the summer 2022 **Prozessorbau** course at **Uni Augsburg**

</small>
</div align="center">

## Setup

Das Vivado-Projekt wird automatisch aus TCL-Skripten generiert.
Zum generieren und Ã¶ffnen des Projekts:
```bash
$ vivado -mode tcl -source scripts/project.tcl
```
Achtung: Ein vorhandenes Projekt wird dabei Ã¼berschrieben. FÃ¼r ein bereits generiertes Projekt kann man in Vivado die Datei `scripts/project/risc.xpr` Ã¶ffnen.

ZusÃ¤tzlich zum Projekt werden auch die verwendeten IP-Module per Skript generiert. Bei AusfÃ¼hrung der `project.tcl` wird automatisch auch das `ip.tcl` Skript ausgefÃ¼hrt, welches die Konfiguration der IP-Module beschreibt. Bei Ã„nderungen an einer Konfiguration muss der Ordner des Moduls unter `scripts/ip/[name]` gelÃ¶scht werden, damit das Modul neu generiert wird.

## Dokumentation

### Multithreading

Multithreading ist eine Form von Thread-level Parallelismus bei der sich mehrere Threads die AusfÃ¼hrungseinheiten eines Prozessors teilen. Jeder Thread benÃ¶tigt seinen eigenen State, d.h. einen eigenen Program Counter und Register Set.

Es gibt zwei verschiedene AnsÃ¤tze fÃ¼r Multithreading bei einer Single-Issue CPU:

* Fine-grained Multithreading
  > Wechselt mit jeder Instruktion zwischen den Threads, meist im Round Robin Verfahren. Dadurch kÃ¶nnen bei Stalls eines Threads Instruktionen der anderen Threads ausgefÃ¼hrt werden und der Prozessordurchsatz aufrecht erhalten werden. Umgekehrt laufen einzelne Threads, welche ohne Stalls ausgefÃ¼hrt werden, langsamer, da sie sich ihre AusfÃ¼hrungszeit mit den anderen Threads teilen.

* Course-grained Multithreading
  > Wechselt zwischen den Threads nur bei lÃ¤ngeren, kostspieligen Stalls. Dadurch wird der Prozessor bei Stall-freien AusfÃ¼hrungen weniger verlangsamt, allerdings wird bei jedem Thread-Wechsel ein Pipeline-Bubble benÃ¶tigt. 

Dieser Prozessor implementiert Fine-grained Multithreading mit Round Robin.

### Konfiguration

Es gibt mehrere KonfigurationsmÃ¶glichkeiten, die als Generic-Parameter an der `Processor` EntitÃ¤t gesetzt werden:
* `ThreadCount`: Die Anzahl der Threads. Frei wÃ¤hlbar.
* `ThreadStart`:
    * `start_0`: Alle Threads werden sofort gestartet und fÃ¼hren die selben Instruktionen, beginnend bei Adresse 0, aus.
    * `start_offset`: Alle Threads werden sofort gestartet, fÃ¼hren jedoch unterschiedliche Instruktionen aus, beginnend bei einem festen Offset (z.B. Thread 0 bei 0x0, Thread 1 bei 0x100)
    * `spawn`: Nur Thread 0 wird gestartet. Weitere Threads kÃ¶nnen mit einer speziellen Instruktion an einer bestimmten Adresse starten. (s. [_ZusÃ¤tzliche Instruktionen_](#zusÃ¤tzliche-instruktionen))

### Anpassungen an der Pipeline

* ThreadTag  
  Jede Pipeline-Stufe muss wissen, welcher Thread gerade in ihr ausgefÃ¼hrt wird. Ein Signal `ThreadTag` wird dafÃ¼r Ã¼ber alle Stufen durchgereicht.

* Register  
  Jeder Thread benÃ¶tigt seinen eigenen kompletten Registersatz. Die Register werden hierfÃ¼r in einem zweidimensionalen Array gespeichert, welches Ã¼ber ThreadTag und Register indexiert wird. Zum Lesen wird der aktuelle ThreadTag der Decode-Stufe und zum Schreiben der, der MEM-Stufe mitgegeben.

* Clear/Interlock/Forward  
  Die jeweilige Aktion ist nur valide, wenn sie den selben Thread betrifft, der sie ausgelÃ¶st hat. Z.B. darf Thread X nur Daten geforwardet bekommen, welche von ihm selbst geschrieben wurden, auch wenn ein anderer Thread zur gleichen Zeit das gleiche Register schreibt. Auch hierfÃ¼r werden die ThreadTags der jeweiligen Stufen zusÃ¤tzlich zu dem eigentlichen Signal mitgegeben.

* Fetch-Stufe  
  Damit fÃ¼r jeden Thread ein Program Counter gespeichert werden kann hat wurde das `PC` Signal als Array implementiert, indexierbar mit dem ThreadTag. Jeden Takt speichert die Fetch-Stufe zuerst den nÃ¤chsten PC (PC+4) fÃ¼r den aktuellen Thread in das Array und wÃ¤hlt dann den nÃ¤chsten (aktiven) Thread zum AusfÃ¼hren und liest dessen PC aus dem Array.  
  Besondere Behandlung benÃ¶tigen in der Fetch-Stufe Jumps. Auch hier muss wieder der ThreadTag des den Sprung ausfÃ¼hrenden Threads mitgegeben werden, damit dessen PC entsprechend angepasst werden kann.

* Stalls bei Speicherzugriffen  
  Da die Memory-Einheit nicht gepipelined ist muss der Prozessor entgegen der eigentlichen Idee von Multithreading bei Speicherzugriffen weiterhin komplett gestalled werden. Dies ist der Fall, da das Thread-Wechseln in der Fetch-Stufe stattfindet. Eine mÃ¶gliche Erweiterung wÃ¤re es, andere Threads, die keine Speicherzugriffe ausfÃ¼hren, nicht zu stallen.

### ZusÃ¤tzliche Instruktionen

Es wurden zwei zusÃ¤tzliche CSR-Befehle implementiert:

* ThreadTag/Thread-ID des aktuellen Threads in Register speichern:  
  Lese CSR `71D` ("TID", "Thread-ID"):
  ```asm
  csrr  0x71D, #reg
  ```

* Spawnen des Threads mit `id` an der Adresse in Register `#reg`:  
  Schreibe CSR `700+id` (z.B. `702` fÃ¼r `id`=2)
  ```asm
  la    #reg, #address
  csrw  0x702, #reg
  ```
  Dieser Befehl ist Ã¤hnlich wie ein Jump implementiert. Die EX-Stufe reicht der Fetch-Stufe den ThreadTag des zu spawnenden Threads, sowie die Spawn-Adresse weiter. Die Fetch-Stufe schreibt dann in das PC-Array.