set tool_name "ModelSim-Altera (Verilog)"
set corner_file_list {
	{{"Slow Model"} {xor_vhdl.vo xor_vhdl_v.sdo}}
	{{"Fast Model"} {xor_vhdl_fast.vo xor_vhdl_v_fast.sdo}}
}
