Title: VHDL
Date: 2018-09-04 00:28
Modified: 2019-09-05 16:28
Category: vhdl
Tags: vhdl
Slug: vhdl
Lang: pt_BR
Authors: Bruno Albertini
Summary: Lista de posts com VHDL.


## Simuladores
[Simuladores e sintetizadores de HDL]({filename}../vhdl/simuladores.md)  
[Como utilizar a VM com GHDL]({filename}../vhdl/vmghdl.md)  

## Básico
[Tipos de dados básicos]({filename}../vhdl/tiposdedadosbasicos.md)  
[Tipos de dados agregados (vetores)]({filename}../vhdl/array_aggregates_pt.md)  
[Conversão e Cast entre tipos]({filename}../vhdl/conversion.md)  
[Entidade (entity)]({filename}../vhdl/entity.md)  
[Arquitetura (architecture)]({filename}../vhdl/architecture.md)  
<!-- [Componentes]({filename}../vhdl/component.md)   -->
[Circuitos combinatórios]({filename}../vhdl/combinatorio.md)  
[Circuitos sequenciais]({filename}../vhdl/sequenciais.md)  

## Intermediário
[Máquinas de estado]({filename}../vhdl/maquinasdeestado.md)  
[Módulos parametrizáveis (generic)]({filename}../vhdl/generic.md)  
[Instância parametrizável (generate)]({filename}../vhdl/forgenerate.md)  

#TestBench
[Como fazer um testbench]({filename}../vhdl/testbench.md)  
