TimeQuest Timing Analyzer report for bus_ia
Mon Dec 10 18:03:27 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Recovery: 'clk'
 14. Slow Model Removal: 'clk'
 15. Slow Model Minimum Pulse Width: 'clk'
 16. Slow Model Minimum Pulse Width: 'reset'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'clk'
 29. Fast Model Hold: 'clk'
 30. Fast Model Recovery: 'clk'
 31. Fast Model Removal: 'clk'
 32. Fast Model Minimum Pulse Width: 'clk'
 33. Fast Model Minimum Pulse Width: 'reset'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Recovery Transfers
 50. Removal Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; bus_ia                                                            ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }   ;
; reset      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { reset } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 165.65 MHz ; 165.65 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -5.037 ; -1409.877     ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.052 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.125 ; -12.820       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.153 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -725.380              ;
; reset ; -1.222 ; -1.222                ;
+-------+--------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                 ;
+--------+----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -5.037 ; plus12:inst2|R_tft[1]      ; plus12:inst2|R_res[12]      ; clk          ; clk         ; 1.000        ; 0.000      ; 6.073      ;
; -4.883 ; plus12:inst2|R_tft[13]     ; plus12:inst2|R_res[12]      ; clk          ; clk         ; 1.000        ; 0.000      ; 5.919      ;
; -4.834 ; plus12:inst2|R_tft[1]      ; plus12:inst2|R_res[10]      ; clk          ; clk         ; 1.000        ; 0.000      ; 5.870      ;
; -4.786 ; plus12:inst2|R_tft[1]      ; plus12:inst2|R_res[11]      ; clk          ; clk         ; 1.000        ; 0.000      ; 5.822      ;
; -4.757 ; plus12:inst2|R_tft[12]     ; plus12:inst2|R_res[12]      ; clk          ; clk         ; 1.000        ; -0.001     ; 5.792      ;
; -4.680 ; plus12:inst2|R_tft[13]     ; plus12:inst2|R_res[10]      ; clk          ; clk         ; 1.000        ; 0.000      ; 5.716      ;
; -4.632 ; plus12:inst2|R_tft[13]     ; plus12:inst2|R_res[11]      ; clk          ; clk         ; 1.000        ; 0.000      ; 5.668      ;
; -4.631 ; plus12:inst2|R_tft[2]      ; plus12:inst2|R_res[12]      ; clk          ; clk         ; 1.000        ; -0.001     ; 5.666      ;
; -4.554 ; plus12:inst2|R_tft[12]     ; plus12:inst2|R_res[10]      ; clk          ; clk         ; 1.000        ; -0.001     ; 5.589      ;
; -4.506 ; plus12:inst2|R_tft[12]     ; plus12:inst2|R_res[11]      ; clk          ; clk         ; 1.000        ; -0.001     ; 5.541      ;
; -4.432 ; plus12:inst2|R_tft[0]      ; plus12:inst2|R_res[12]      ; clk          ; clk         ; 1.000        ; 0.000      ; 5.468      ;
; -4.428 ; plus12:inst2|R_tft[2]      ; plus12:inst2|R_res[10]      ; clk          ; clk         ; 1.000        ; -0.001     ; 5.463      ;
; -4.427 ; plus12:inst2|R_tft[1]      ; plus12:inst2|R_res[9]       ; clk          ; clk         ; 1.000        ; 0.000      ; 5.463      ;
; -4.380 ; plus12:inst2|R_tft[2]      ; plus12:inst2|R_res[11]      ; clk          ; clk         ; 1.000        ; -0.001     ; 5.415      ;
; -4.273 ; plus12:inst2|R_tft[13]     ; plus12:inst2|R_res[9]       ; clk          ; clk         ; 1.000        ; 0.000      ; 5.309      ;
; -4.229 ; plus12:inst2|R_tft[0]      ; plus12:inst2|R_res[10]      ; clk          ; clk         ; 1.000        ; 0.000      ; 5.265      ;
; -4.187 ; plus12:inst2|R_tft[3]      ; plus12:inst2|R_res[12]      ; clk          ; clk         ; 1.000        ; -0.001     ; 5.222      ;
; -4.181 ; plus12:inst2|R_tft[0]      ; plus12:inst2|R_res[11]      ; clk          ; clk         ; 1.000        ; 0.000      ; 5.217      ;
; -4.147 ; plus12:inst2|R_tft[12]     ; plus12:inst2|R_res[9]       ; clk          ; clk         ; 1.000        ; -0.001     ; 5.182      ;
; -4.021 ; plus12:inst2|R_tft[2]      ; plus12:inst2|R_res[9]       ; clk          ; clk         ; 1.000        ; -0.001     ; 5.056      ;
; -4.017 ; plus12:inst2|R_tft[14]     ; plus12:inst2|R_res[12]      ; clk          ; clk         ; 1.000        ; 0.000      ; 5.053      ;
; -3.984 ; plus12:inst2|R_tft[3]      ; plus12:inst2|R_res[10]      ; clk          ; clk         ; 1.000        ; -0.001     ; 5.019      ;
; -3.936 ; plus12:inst2|R_tft[3]      ; plus12:inst2|R_res[11]      ; clk          ; clk         ; 1.000        ; -0.001     ; 4.971      ;
; -3.837 ; plus12:inst2|R_tft[1]      ; plus12:inst2|R_res[8]       ; clk          ; clk         ; 1.000        ; -0.001     ; 4.872      ;
; -3.822 ; plus12:inst2|R_tft[0]      ; plus12:inst2|R_res[9]       ; clk          ; clk         ; 1.000        ; 0.000      ; 4.858      ;
; -3.814 ; plus12:inst2|R_tft[14]     ; plus12:inst2|R_res[10]      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.850      ;
; -3.766 ; plus12:inst2|R_tft[14]     ; plus12:inst2|R_res[11]      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.802      ;
; -3.693 ; wrapper_ss:inst14|R_tft[4] ; wrapper_ss:inst14|R_SS[195] ; clk          ; clk         ; 1.000        ; -0.017     ; 4.712      ;
; -3.693 ; wrapper_ss:inst14|R_tft[4] ; wrapper_ss:inst14|R_SS[194] ; clk          ; clk         ; 1.000        ; -0.017     ; 4.712      ;
; -3.693 ; wrapper_ss:inst14|R_tft[4] ; wrapper_ss:inst14|R_SS[193] ; clk          ; clk         ; 1.000        ; -0.017     ; 4.712      ;
; -3.693 ; wrapper_ss:inst14|R_tft[4] ; wrapper_ss:inst14|R_SS[192] ; clk          ; clk         ; 1.000        ; -0.017     ; 4.712      ;
; -3.693 ; wrapper_ss:inst14|R_tft[4] ; wrapper_ss:inst14|R_SS[191] ; clk          ; clk         ; 1.000        ; -0.017     ; 4.712      ;
; -3.693 ; wrapper_ss:inst14|R_tft[4] ; wrapper_ss:inst14|R_SS[190] ; clk          ; clk         ; 1.000        ; -0.017     ; 4.712      ;
; -3.693 ; wrapper_ss:inst14|R_tft[4] ; wrapper_ss:inst14|R_SS[189] ; clk          ; clk         ; 1.000        ; -0.017     ; 4.712      ;
; -3.683 ; plus12:inst2|R_tft[13]     ; plus12:inst2|R_res[8]       ; clk          ; clk         ; 1.000        ; -0.001     ; 4.718      ;
; -3.644 ; plus12:inst2|R_tft[4]      ; plus12:inst2|R_res[12]      ; clk          ; clk         ; 1.000        ; -0.001     ; 4.679      ;
; -3.577 ; plus12:inst2|R_tft[3]      ; plus12:inst2|R_res[9]       ; clk          ; clk         ; 1.000        ; -0.001     ; 4.612      ;
; -3.573 ; wrapper_ss:inst14|R_tft[2] ; wrapper_ss:inst14|R_SS[195] ; clk          ; clk         ; 1.000        ; -0.017     ; 4.592      ;
; -3.573 ; wrapper_ss:inst14|R_tft[2] ; wrapper_ss:inst14|R_SS[194] ; clk          ; clk         ; 1.000        ; -0.017     ; 4.592      ;
; -3.573 ; wrapper_ss:inst14|R_tft[2] ; wrapper_ss:inst14|R_SS[193] ; clk          ; clk         ; 1.000        ; -0.017     ; 4.592      ;
; -3.573 ; wrapper_ss:inst14|R_tft[2] ; wrapper_ss:inst14|R_SS[192] ; clk          ; clk         ; 1.000        ; -0.017     ; 4.592      ;
; -3.573 ; wrapper_ss:inst14|R_tft[2] ; wrapper_ss:inst14|R_SS[191] ; clk          ; clk         ; 1.000        ; -0.017     ; 4.592      ;
; -3.573 ; wrapper_ss:inst14|R_tft[2] ; wrapper_ss:inst14|R_SS[190] ; clk          ; clk         ; 1.000        ; -0.017     ; 4.592      ;
; -3.573 ; wrapper_ss:inst14|R_tft[2] ; wrapper_ss:inst14|R_SS[189] ; clk          ; clk         ; 1.000        ; -0.017     ; 4.592      ;
; -3.557 ; wrapper_ss:inst14|R_tft[5] ; wrapper_ss:inst14|R_SS[98]  ; clk          ; clk         ; 1.000        ; -0.018     ; 4.575      ;
; -3.557 ; plus12:inst2|R_tft[12]     ; plus12:inst2|R_res[8]       ; clk          ; clk         ; 1.000        ; -0.002     ; 4.591      ;
; -3.544 ; wrapper_ss:inst14|R_tft[0] ; wrapper_ss:inst14|R_SS[195] ; clk          ; clk         ; 1.000        ; -0.017     ; 4.563      ;
; -3.544 ; wrapper_ss:inst14|R_tft[0] ; wrapper_ss:inst14|R_SS[194] ; clk          ; clk         ; 1.000        ; -0.017     ; 4.563      ;
; -3.544 ; wrapper_ss:inst14|R_tft[0] ; wrapper_ss:inst14|R_SS[193] ; clk          ; clk         ; 1.000        ; -0.017     ; 4.563      ;
; -3.544 ; wrapper_ss:inst14|R_tft[0] ; wrapper_ss:inst14|R_SS[192] ; clk          ; clk         ; 1.000        ; -0.017     ; 4.563      ;
; -3.544 ; wrapper_ss:inst14|R_tft[0] ; wrapper_ss:inst14|R_SS[191] ; clk          ; clk         ; 1.000        ; -0.017     ; 4.563      ;
; -3.544 ; wrapper_ss:inst14|R_tft[0] ; wrapper_ss:inst14|R_SS[190] ; clk          ; clk         ; 1.000        ; -0.017     ; 4.563      ;
; -3.544 ; wrapper_ss:inst14|R_tft[0] ; wrapper_ss:inst14|R_SS[189] ; clk          ; clk         ; 1.000        ; -0.017     ; 4.563      ;
; -3.515 ; plus12:inst2|R_tft[1]      ; plus12:inst2|R_res[7]       ; clk          ; clk         ; 1.000        ; 0.000      ; 4.551      ;
; -3.511 ; wrapper_ss:inst14|R_tft[2] ; wrapper_ss:inst14|R_SS[62]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.547      ;
; -3.511 ; wrapper_ss:inst14|R_tft[2] ; wrapper_ss:inst14|R_SS[61]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.547      ;
; -3.511 ; wrapper_ss:inst14|R_tft[2] ; wrapper_ss:inst14|R_SS[60]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.547      ;
; -3.511 ; wrapper_ss:inst14|R_tft[2] ; wrapper_ss:inst14|R_SS[59]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.547      ;
; -3.511 ; wrapper_ss:inst14|R_tft[2] ; wrapper_ss:inst14|R_SS[58]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.547      ;
; -3.511 ; wrapper_ss:inst14|R_tft[2] ; wrapper_ss:inst14|R_SS[57]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.547      ;
; -3.511 ; wrapper_ss:inst14|R_tft[2] ; wrapper_ss:inst14|R_SS[56]  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.547      ;
; -3.505 ; wrapper_ss:inst14|R_tft[5] ; wrapper_ss:inst14|R_SS[41]  ; clk          ; clk         ; 1.000        ; -0.018     ; 4.523      ;
; -3.505 ; wrapper_ss:inst14|R_tft[5] ; wrapper_ss:inst14|R_SS[39]  ; clk          ; clk         ; 1.000        ; -0.018     ; 4.523      ;
; -3.505 ; wrapper_ss:inst14|R_tft[5] ; wrapper_ss:inst14|R_SS[38]  ; clk          ; clk         ; 1.000        ; -0.018     ; 4.523      ;
; -3.505 ; wrapper_ss:inst14|R_tft[5] ; wrapper_ss:inst14|R_SS[37]  ; clk          ; clk         ; 1.000        ; -0.018     ; 4.523      ;
; -3.505 ; wrapper_ss:inst14|R_tft[5] ; wrapper_ss:inst14|R_SS[36]  ; clk          ; clk         ; 1.000        ; -0.018     ; 4.523      ;
; -3.488 ; wrapper_ss:inst14|R_tft[1] ; wrapper_ss:inst14|R_SS[41]  ; clk          ; clk         ; 1.000        ; -0.018     ; 4.506      ;
; -3.488 ; wrapper_ss:inst14|R_tft[1] ; wrapper_ss:inst14|R_SS[39]  ; clk          ; clk         ; 1.000        ; -0.018     ; 4.506      ;
; -3.488 ; wrapper_ss:inst14|R_tft[1] ; wrapper_ss:inst14|R_SS[38]  ; clk          ; clk         ; 1.000        ; -0.018     ; 4.506      ;
; -3.488 ; wrapper_ss:inst14|R_tft[1] ; wrapper_ss:inst14|R_SS[37]  ; clk          ; clk         ; 1.000        ; -0.018     ; 4.506      ;
; -3.488 ; wrapper_ss:inst14|R_tft[1] ; wrapper_ss:inst14|R_SS[36]  ; clk          ; clk         ; 1.000        ; -0.018     ; 4.506      ;
; -3.482 ; wrapper_ss:inst14|R_tft[5] ; wrapper_ss:inst14|R_SS[131] ; clk          ; clk         ; 1.000        ; 0.001      ; 4.519      ;
; -3.482 ; wrapper_ss:inst14|R_tft[5] ; wrapper_ss:inst14|R_SS[130] ; clk          ; clk         ; 1.000        ; 0.001      ; 4.519      ;
; -3.482 ; wrapper_ss:inst14|R_tft[5] ; wrapper_ss:inst14|R_SS[126] ; clk          ; clk         ; 1.000        ; 0.001      ; 4.519      ;
; -3.469 ; wrapper_ss:inst14|R_tft[2] ; wrapper_ss:inst14|R_SS[131] ; clk          ; clk         ; 1.000        ; 0.001      ; 4.506      ;
; -3.469 ; wrapper_ss:inst14|R_tft[2] ; wrapper_ss:inst14|R_SS[130] ; clk          ; clk         ; 1.000        ; 0.001      ; 4.506      ;
; -3.469 ; wrapper_ss:inst14|R_tft[2] ; wrapper_ss:inst14|R_SS[126] ; clk          ; clk         ; 1.000        ; 0.001      ; 4.506      ;
; -3.455 ; wrapper_ss:inst14|R_tft[3] ; wrapper_ss:inst14|R_SS[41]  ; clk          ; clk         ; 1.000        ; -0.018     ; 4.473      ;
; -3.455 ; wrapper_ss:inst14|R_tft[3] ; wrapper_ss:inst14|R_SS[39]  ; clk          ; clk         ; 1.000        ; -0.018     ; 4.473      ;
; -3.455 ; wrapper_ss:inst14|R_tft[3] ; wrapper_ss:inst14|R_SS[38]  ; clk          ; clk         ; 1.000        ; -0.018     ; 4.473      ;
; -3.455 ; wrapper_ss:inst14|R_tft[3] ; wrapper_ss:inst14|R_SS[37]  ; clk          ; clk         ; 1.000        ; -0.018     ; 4.473      ;
; -3.455 ; wrapper_ss:inst14|R_tft[3] ; wrapper_ss:inst14|R_SS[36]  ; clk          ; clk         ; 1.000        ; -0.018     ; 4.473      ;
; -3.442 ; wrapper_ss:inst14|R_tft[5] ; wrapper_ss:inst14|R_SS[195] ; clk          ; clk         ; 1.000        ; -0.017     ; 4.461      ;
; -3.442 ; wrapper_ss:inst14|R_tft[5] ; wrapper_ss:inst14|R_SS[194] ; clk          ; clk         ; 1.000        ; -0.017     ; 4.461      ;
; -3.442 ; wrapper_ss:inst14|R_tft[5] ; wrapper_ss:inst14|R_SS[193] ; clk          ; clk         ; 1.000        ; -0.017     ; 4.461      ;
; -3.442 ; wrapper_ss:inst14|R_tft[5] ; wrapper_ss:inst14|R_SS[192] ; clk          ; clk         ; 1.000        ; -0.017     ; 4.461      ;
; -3.442 ; wrapper_ss:inst14|R_tft[5] ; wrapper_ss:inst14|R_SS[191] ; clk          ; clk         ; 1.000        ; -0.017     ; 4.461      ;
; -3.442 ; wrapper_ss:inst14|R_tft[5] ; wrapper_ss:inst14|R_SS[190] ; clk          ; clk         ; 1.000        ; -0.017     ; 4.461      ;
; -3.442 ; wrapper_ss:inst14|R_tft[5] ; wrapper_ss:inst14|R_SS[189] ; clk          ; clk         ; 1.000        ; -0.017     ; 4.461      ;
; -3.441 ; plus12:inst2|R_tft[4]      ; plus12:inst2|R_res[10]      ; clk          ; clk         ; 1.000        ; -0.001     ; 4.476      ;
; -3.431 ; plus12:inst2|R_tft[2]      ; plus12:inst2|R_res[8]       ; clk          ; clk         ; 1.000        ; -0.002     ; 4.465      ;
; -3.407 ; plus12:inst2|R_tft[14]     ; plus12:inst2|R_res[9]       ; clk          ; clk         ; 1.000        ; 0.000      ; 4.443      ;
; -3.401 ; wrapper_ss:inst14|R_tft[4] ; wrapper_ss:inst14|R_SS[210] ; clk          ; clk         ; 1.000        ; 0.006      ; 4.443      ;
; -3.401 ; wrapper_ss:inst14|R_tft[2] ; wrapper_ss:inst14|R_SS[41]  ; clk          ; clk         ; 1.000        ; -0.018     ; 4.419      ;
; -3.401 ; wrapper_ss:inst14|R_tft[2] ; wrapper_ss:inst14|R_SS[39]  ; clk          ; clk         ; 1.000        ; -0.018     ; 4.419      ;
; -3.401 ; wrapper_ss:inst14|R_tft[2] ; wrapper_ss:inst14|R_SS[38]  ; clk          ; clk         ; 1.000        ; -0.018     ; 4.419      ;
; -3.401 ; wrapper_ss:inst14|R_tft[2] ; wrapper_ss:inst14|R_SS[37]  ; clk          ; clk         ; 1.000        ; -0.018     ; 4.419      ;
; -3.401 ; wrapper_ss:inst14|R_tft[2] ; wrapper_ss:inst14|R_SS[36]  ; clk          ; clk         ; 1.000        ; -0.018     ; 4.419      ;
; -3.400 ; wrapper_ss:inst14|R_tft[1] ; wrapper_ss:inst14|R_SS[195] ; clk          ; clk         ; 1.000        ; -0.017     ; 4.419      ;
; -3.400 ; wrapper_ss:inst14|R_tft[1] ; wrapper_ss:inst14|R_SS[194] ; clk          ; clk         ; 1.000        ; -0.017     ; 4.419      ;
+--------+----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                          ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.052 ; moduler:inst10|C[1]~13                          ; moduler:inst10|C[1]~_emulated                   ; reset        ; clk         ; 0.000        ; 0.179      ; 0.497      ;
; 0.391 ; rs232in:inst4|rx_R                              ; rs232in:inst4|rx_R                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rs232in:inst4|state.WAIT_FIN                    ; rs232in:inst4|state.WAIT_FIN                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rs232in:inst4|state.WAIT_StartBit               ; rs232in:inst4|state.WAIT_StartBit               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rs232in:inst4|state.WAIT_1P5B                   ; rs232in:inst4|state.WAIT_1P5B                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rs232in:inst4|R_i[0]                            ; rs232in:inst4|R_i[0]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rs232in:inst4|R_i[1]                            ; rs232in:inst4|R_i[1]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rs232in:inst4|R_i[2]                            ; rs232in:inst4|R_i[2]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rs232in:inst4|R_i[3]                            ; rs232in:inst4|R_i[3]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rs232in:inst4|state.WAIT_1B                     ; rs232in:inst4|state.WAIT_1B                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; initiateur:inst|R_pulse                         ; initiateur:inst|R_pulse                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; plus12:inst2|state.ST_READ                      ; plus12:inst2|state.ST_READ                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; initiateur:inst|state.ST_BUSIN_LOADED           ; initiateur:inst|state.ST_BUSIN_LOADED           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; wrapper_ss:inst14|state.ST_WRITE_OUT            ; wrapper_ss:inst14|state.ST_WRITE_OUT            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; wrapper_ss:inst14|state.ST_READ_BUSIN           ; wrapper_ss:inst14|state.ST_READ_BUSIN           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; initiateur:inst|R_i[0]                          ; initiateur:inst|R_i[0]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; initiateur:inst|R_i[1]                          ; initiateur:inst|R_i[1]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; initiateur:inst|state.ST_NDATA_WRITE            ; initiateur:inst|state.ST_NDATA_WRITE            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; h100:inst20|state.ST_DECR                       ; h100:inst20|state.ST_DECR                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; wrapper_tick1000:inst16|state.ST_READ_BUSIN     ; wrapper_tick1000:inst16|state.ST_READ_BUSIN     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; plus12:inst2|state.ST_COMPUTE                   ; plus12:inst2|state.ST_COMPUTE                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; plus12:inst2|state.ST_WRITE_SUM                 ; plus12:inst2|state.ST_WRITE_SUM                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; terminateurSplit:inst5|R_i[0]                   ; terminateurSplit:inst5|R_i[0]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; terminateurSplit:inst5|R_i[1]                   ; terminateurSplit:inst5|R_i[1]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; terminateurSplit:inst5|R_i[2]                   ; terminateurSplit:inst5|R_i[2]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; terminateur:inst3|state.ST_READ_BUSIN           ; terminateur:inst3|state.ST_READ_BUSIN           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rs232out:inst6|R_i[0]                           ; rs232out:inst6|R_i[0]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rs232out:inst6|R_i[1]                           ; rs232out:inst6|R_i[1]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rs232out:inst6|R_i[3]                           ; rs232out:inst6|R_i[3]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rs232out:inst6|state.ST_ATT                     ; rs232out:inst6|state.ST_ATT                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rs232out:inst6|state.ST_BEGIN                   ; rs232out:inst6|state.ST_BEGIN                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rs232out:inst6|R_i[2]                           ; rs232out:inst6|R_i[2]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; serpentinprog:inst15|I[0]                       ; serpentinprog:inst15|I[0]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; rs232out:inst6|R_data[8]                        ; rs232out:inst6|R_data[8]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; h10:inst9|C[1]                                  ; h10:inst9|C[1]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; h10:inst9|C[2]                                  ; h10:inst9|C[2]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; h10:inst9|R                                     ; h10:inst9|R                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tickswitch:inst1|R                              ; tickswitch:inst1|R                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; wrapper_ss:inst14|R_SS[5]                       ; wrapper_ss:inst14|R_SS[5]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.504 ; moduler:inst10|C[3]~5                           ; moduler:inst10|C[3]~_emulated                   ; reset        ; clk         ; 0.000        ; 0.161      ; 0.931      ;
; 0.517 ; terminateurSplit:inst5|R[32]                    ; terminateurSplit:inst5|R[24]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.783      ;
; 0.518 ; rs232out:inst6|R_data[1]                        ; rs232out:inst6|R_data[0]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.784      ;
; 0.519 ; terminateurSplit:inst5|R[2]                     ; rs232out:inst6|R_data[3]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.785      ;
; 0.521 ; rs232in:inst4|rx_fifo_R[1]                      ; rs232in:inst4|rx_fifo_R[2]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; rs232in:inst4|R_sh[3]                           ; initiateur:inst|R_data[3]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; terminateurSplit:inst5|R[26]                    ; terminateurSplit:inst5|R[18]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.787      ;
; 0.521 ; terminateurSplit:inst5|R[19]                    ; terminateurSplit:inst5|R[11]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.787      ;
; 0.522 ; rs232out:inst6|R_baud[12]                       ; rs232out:inst6|R_baud[12]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.788      ;
; 0.522 ; rs232out:inst6|R_data[3]                        ; rs232out:inst6|R_data[2]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.788      ;
; 0.523 ; wrapper_ss:inst14|R_tft[29]                     ; wrapper_tick1000:inst16|R_tft[29]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; rs232in:inst4|R_sh[6]                           ; rs232in:inst4|R_sh[5]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; rs232in:inst4|R_sh[3]                           ; rs232in:inst4|R_sh[2]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; initiateur:inst|R_32[8]                         ; initiateur:inst|R_32[0]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; wrapper_ss:inst14|R_tft[19]                     ; wrapper_tick1000:inst16|R_tft[19]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; rs232out:inst6|state.ST_ADV                     ; rs232out:inst6|R_data[8]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.524 ; initiateur:inst|R_32[21]                        ; initiateur:inst|R_32[13]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; plus12:inst2|R_tft[8]                           ; terminateur:inst3|R_tft[8]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.790      ;
; 0.525 ; wrapper_ss:inst14|R_tft[18]                     ; wrapper_tick1000:inst16|R_tft[18]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; terminateur:inst3|R_tft[10]                     ; terminateurSplit:inst5|R[10]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; terminateur:inst3|R_tft[29]                     ; terminateurSplit:inst5|R[29]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; rs232in:inst4|state.GEN_PULSE                   ; rs232in:inst4|state.WAIT_FIN                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; terminateurSplit:inst5|R_i[1]                   ; terminateurSplit:inst5|R_i[2]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.791      ;
; 0.526 ; rs232in:inst4|R_sh[2]                           ; rs232in:inst4|R_sh[1]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.527 ; rs232in:inst4|R_sh[2]                           ; initiateur:inst|R_data[2]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.793      ;
; 0.527 ; initiateur:inst|R_32[19]                        ; initiateur:inst|R_32[11]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.793      ;
; 0.527 ; initiateur:inst|R_32[30]                        ; initiateur:inst|R_32[22]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.793      ;
; 0.527 ; initiateur:inst|R_32[15]                        ; initiateur:inst|R_32[7]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.793      ;
; 0.527 ; terminateur:inst3|R_tft[27]                     ; terminateurSplit:inst5|R[27]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.793      ;
; 0.528 ; initiateur:inst|R_32[27]                        ; initiateur:inst|R_32[19]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.794      ;
; 0.528 ; wrapper_hinit:inst7|R_tft[20]                   ; wrapper_ss:inst14|R_tft[20]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.794      ;
; 0.528 ; h10:inst9|C[2]                                  ; h10:inst9|state                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.794      ;
; 0.530 ; rs232in:inst4|R_sh[4]                           ; rs232in:inst4|R_sh[3]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; initiateur:inst|R_32[9]                         ; initiateur:inst|R_32[1]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; wrapper_hinit:inst7|R_tft[15]                   ; wrapper_ss:inst14|R_tft[15]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.531 ; wrapper_hinit:inst7|R_tft[17]                   ; wrapper_ss:inst14|R_tft[17]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.797      ;
; 0.534 ; initiateur:inst|R_32[17]                        ; initiateur:inst|R_32[9]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.800      ;
; 0.535 ; rs232out:inst6|R_i[1]                           ; rs232out:inst6|R_i[2]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.801      ;
; 0.539 ; h100:inst20|R[23]                               ; h100:inst20|R[23]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.541 ; rs232in:inst4|state.MainLoop                    ; rs232in:inst4|state.ECRIRE                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.807      ;
; 0.544 ; rs232in:inst4|state.MainLoop                    ; rs232in:inst4|state.GEN_PULSE                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.810      ;
; 0.544 ; initiateur:inst|state.ST_NDATA_LOADED           ; initiateur:inst|state.ST_EndLoop                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.810      ;
; 0.547 ; wrapper_tick1000:inst16|state.ST_WRITE_OUT      ; wrapper_tick1000:inst16|state.ST_READ_BUSIN     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.813      ;
; 0.552 ; wrapper_tick1000:inst16|state.ST_READ_BUSIN     ; wrapper_tick1000:inst16|state.ST_TICK           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.818      ;
; 0.552 ; h10:inst9|state                                 ; h10:inst9|C[3]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.818      ;
; 0.556 ; h10:inst9|state                                 ; h10:inst9|C[2]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.822      ;
; 0.558 ; rs232in:inst4|R_i[0]                            ; rs232in:inst4|R_i[2]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.824      ;
; 0.558 ; rs232in:inst4|state.ECRIRE                      ; rs232in:inst4|state.WAIT_1B                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.824      ;
; 0.558 ; wrapper_tick1000:inst16|state.ST_READ_BUSIN     ; wrapper_ss:inst14|state.ST_READ_BUSIN           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.824      ;
; 0.558 ; h10:inst9|state                                 ; h10:inst9|C[1]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.824      ;
; 0.559 ; wrapper_tick1000:inst16|state.ST_READ_BUSIN     ; wrapper_ss:inst14|state.ST_WRITE_OUT            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.825      ;
; 0.562 ; plus12:inst2|state.ST_WRITE_SUM                 ; terminateur:inst3|state.ST_READ_BUSIN           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.828      ;
; 0.572 ; rs232in:inst4|state.WAIT_StartBit               ; rs232in:inst4|R_i[1]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.838      ;
; 0.578 ; rs232in:inst4|state.WAIT_StartBit               ; rs232in:inst4|state.WAIT_1P5B                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.844      ;
; 0.578 ; moduler:inst10|C[4]~1                           ; moduler:inst10|C[4]~_emulated                   ; reset        ; clk         ; 0.000        ; 0.401      ; 1.245      ;
; 0.580 ; rs232in:inst4|state.WAIT_StartBit               ; rs232in:inst4|R_i[0]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.846      ;
; 0.594 ; rs232out:inst6|state.ST_BEGIN                   ; rs232out:inst6|R_i[1]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.860      ;
; 0.601 ; rs232out:inst6|state.ST_BEGIN                   ; rs232out:inst6|R_data[6]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.867      ;
; 0.602 ; rs232out:inst6|state.ST_BEGIN                   ; rs232out:inst6|R_data[5]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.868      ;
; 0.602 ; rs232out:inst6|state.ST_BEGIN                   ; rs232out:inst6|R_i[3]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.868      ;
+-------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                                             ;
+--------+-----------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.125 ; reset     ; wrapper_ss:inst14|R_SS[62]                  ; reset        ; clk         ; 0.500        ; 2.667      ; 3.328      ;
; -0.125 ; reset     ; wrapper_ss:inst14|R_SS[6]                   ; reset        ; clk         ; 0.500        ; 2.667      ; 3.328      ;
; -0.125 ; reset     ; wrapper_ss:inst14|R_SS[61]                  ; reset        ; clk         ; 0.500        ; 2.667      ; 3.328      ;
; -0.125 ; reset     ; wrapper_ss:inst14|R_SS[60]                  ; reset        ; clk         ; 0.500        ; 2.667      ; 3.328      ;
; -0.125 ; reset     ; wrapper_ss:inst14|R_SS[4]                   ; reset        ; clk         ; 0.500        ; 2.667      ; 3.328      ;
; -0.125 ; reset     ; wrapper_ss:inst14|R_SS[59]                  ; reset        ; clk         ; 0.500        ; 2.667      ; 3.328      ;
; -0.125 ; reset     ; wrapper_ss:inst14|R_SS[3]                   ; reset        ; clk         ; 0.500        ; 2.667      ; 3.328      ;
; -0.125 ; reset     ; wrapper_ss:inst14|R_SS[58]                  ; reset        ; clk         ; 0.500        ; 2.667      ; 3.328      ;
; -0.125 ; reset     ; wrapper_ss:inst14|R_SS[2]                   ; reset        ; clk         ; 0.500        ; 2.667      ; 3.328      ;
; -0.125 ; reset     ; wrapper_ss:inst14|R_SS[57]                  ; reset        ; clk         ; 0.500        ; 2.667      ; 3.328      ;
; -0.125 ; reset     ; wrapper_ss:inst14|R_SS[1]                   ; reset        ; clk         ; 0.500        ; 2.667      ; 3.328      ;
; -0.125 ; reset     ; wrapper_ss:inst14|R_SS[0]                   ; reset        ; clk         ; 0.500        ; 2.667      ; 3.328      ;
; -0.125 ; reset     ; wrapper_ss:inst14|R_SS[56]                  ; reset        ; clk         ; 0.500        ; 2.667      ; 3.328      ;
; -0.110 ; reset     ; moduler:inst10|C[0]~_emulated               ; reset        ; clk         ; 0.500        ; 2.676      ; 3.322      ;
; -0.110 ; reset     ; moduler:inst10|C[2]~_emulated               ; reset        ; clk         ; 0.500        ; 2.676      ; 3.322      ;
; -0.096 ; reset     ; wrapper_ss:inst14|R_SS[69]                  ; reset        ; clk         ; 0.500        ; 2.667      ; 3.299      ;
; -0.096 ; reset     ; wrapper_ss:inst14|R_SS[55]                  ; reset        ; clk         ; 0.500        ; 2.667      ; 3.299      ;
; -0.096 ; reset     ; wrapper_ss:inst14|R_SS[68]                  ; reset        ; clk         ; 0.500        ; 2.667      ; 3.299      ;
; -0.096 ; reset     ; wrapper_ss:inst14|R_SS[54]                  ; reset        ; clk         ; 0.500        ; 2.667      ; 3.299      ;
; -0.096 ; reset     ; wrapper_ss:inst14|R_SS[67]                  ; reset        ; clk         ; 0.500        ; 2.667      ; 3.299      ;
; -0.096 ; reset     ; wrapper_ss:inst14|R_SS[53]                  ; reset        ; clk         ; 0.500        ; 2.667      ; 3.299      ;
; -0.096 ; reset     ; wrapper_ss:inst14|R_SS[66]                  ; reset        ; clk         ; 0.500        ; 2.667      ; 3.299      ;
; -0.096 ; reset     ; wrapper_ss:inst14|R_SS[52]                  ; reset        ; clk         ; 0.500        ; 2.667      ; 3.299      ;
; -0.096 ; reset     ; wrapper_ss:inst14|R_SS[65]                  ; reset        ; clk         ; 0.500        ; 2.667      ; 3.299      ;
; -0.096 ; reset     ; wrapper_ss:inst14|R_SS[51]                  ; reset        ; clk         ; 0.500        ; 2.667      ; 3.299      ;
; -0.096 ; reset     ; wrapper_ss:inst14|R_SS[64]                  ; reset        ; clk         ; 0.500        ; 2.667      ; 3.299      ;
; -0.096 ; reset     ; wrapper_ss:inst14|R_SS[50]                  ; reset        ; clk         ; 0.500        ; 2.667      ; 3.299      ;
; -0.096 ; reset     ; wrapper_ss:inst14|R_SS[63]                  ; reset        ; clk         ; 0.500        ; 2.667      ; 3.299      ;
; -0.096 ; reset     ; wrapper_ss:inst14|R_SS[49]                  ; reset        ; clk         ; 0.500        ; 2.667      ; 3.299      ;
; -0.084 ; reset     ; wrapper_ss:inst14|R_SS[160]                 ; reset        ; clk         ; 0.500        ; 2.673      ; 3.293      ;
; -0.084 ; reset     ; wrapper_ss:inst14|R_SS[159]                 ; reset        ; clk         ; 0.500        ; 2.673      ; 3.293      ;
; -0.084 ; reset     ; wrapper_ss:inst14|R_SS[158]                 ; reset        ; clk         ; 0.500        ; 2.673      ; 3.293      ;
; -0.084 ; reset     ; wrapper_ss:inst14|R_SS[157]                 ; reset        ; clk         ; 0.500        ; 2.673      ; 3.293      ;
; -0.084 ; reset     ; wrapper_ss:inst14|R_SS[156]                 ; reset        ; clk         ; 0.500        ; 2.673      ; 3.293      ;
; -0.084 ; reset     ; wrapper_ss:inst14|R_SS[155]                 ; reset        ; clk         ; 0.500        ; 2.673      ; 3.293      ;
; -0.084 ; reset     ; wrapper_ss:inst14|R_SS[154]                 ; reset        ; clk         ; 0.500        ; 2.673      ; 3.293      ;
; -0.084 ; reset     ; wrapper_ss:inst14|R_SS[210]                 ; reset        ; clk         ; 0.500        ; 2.673      ; 3.293      ;
; -0.081 ; reset     ; wrapper_ss:inst14|R_SS[146]                 ; reset        ; clk         ; 0.500        ; 2.686      ; 3.303      ;
; -0.081 ; reset     ; wrapper_ss:inst14|R_SS[139]                 ; reset        ; clk         ; 0.500        ; 2.686      ; 3.303      ;
; -0.081 ; reset     ; wrapper_ss:inst14|R_SS[143]                 ; reset        ; clk         ; 0.500        ; 2.686      ; 3.303      ;
; -0.081 ; reset     ; wrapper_ss:inst14|R_SS[136]                 ; reset        ; clk         ; 0.500        ; 2.686      ; 3.303      ;
; -0.081 ; reset     ; wrapper_ss:inst14|R_SS[141]                 ; reset        ; clk         ; 0.500        ; 2.686      ; 3.303      ;
; -0.081 ; reset     ; wrapper_ss:inst14|R_SS[134]                 ; reset        ; clk         ; 0.500        ; 2.686      ; 3.303      ;
; -0.080 ; reset     ; wrapper_ss:inst14|R_SS[47]                  ; reset        ; clk         ; 0.500        ; 2.659      ; 3.275      ;
; -0.080 ; reset     ; wrapper_ss:inst14|R_SS[40]                  ; reset        ; clk         ; 0.500        ; 2.659      ; 3.275      ;
; -0.080 ; reset     ; wrapper_ss:inst14|R_SS[35]                  ; reset        ; clk         ; 0.500        ; 2.659      ; 3.275      ;
; -0.080 ; reset     ; wrapper_ss:inst14|R_SS[42]                  ; reset        ; clk         ; 0.500        ; 2.659      ; 3.275      ;
; -0.078 ; reset     ; rs232out:inst6|state.ST_ADV                 ; reset        ; clk         ; 0.500        ; 2.654      ; 3.268      ;
; -0.077 ; reset     ; wrapper_ss:inst14|R_SS[145]                 ; reset        ; clk         ; 0.500        ; 2.679      ; 3.292      ;
; -0.077 ; reset     ; wrapper_ss:inst14|R_SS[26]                  ; reset        ; clk         ; 0.500        ; 2.679      ; 3.292      ;
; -0.077 ; reset     ; wrapper_ss:inst14|R_SS[144]                 ; reset        ; clk         ; 0.500        ; 2.679      ; 3.292      ;
; -0.077 ; reset     ; wrapper_ss:inst14|R_SS[142]                 ; reset        ; clk         ; 0.500        ; 2.679      ; 3.292      ;
; -0.077 ; reset     ; wrapper_ss:inst14|R_SS[140]                 ; reset        ; clk         ; 0.500        ; 2.679      ; 3.292      ;
; -0.077 ; reset     ; wrapper_ss:inst14|R_SS[21]                  ; reset        ; clk         ; 0.500        ; 2.679      ; 3.292      ;
; -0.075 ; reset     ; plus12:inst2|state.ST_READ                  ; reset        ; clk         ; 0.500        ; 2.649      ; 3.260      ;
; -0.075 ; reset     ; wrapper_ss:inst14|state.ST_WRITE_OUT        ; reset        ; clk         ; 0.500        ; 2.649      ; 3.260      ;
; -0.075 ; reset     ; wrapper_ss:inst14|state.ST_READ_BUSIN       ; reset        ; clk         ; 0.500        ; 2.649      ; 3.260      ;
; -0.075 ; reset     ; plus12:inst2|state.ST_WRITE_TFT             ; reset        ; clk         ; 0.500        ; 2.649      ; 3.260      ;
; -0.075 ; reset     ; wrapper_tick1000:inst16|state.ST_LOAD_CHCK  ; reset        ; clk         ; 0.500        ; 2.649      ; 3.260      ;
; -0.075 ; reset     ; wrapper_tick1000:inst16|state.ST_WRITE_OUT  ; reset        ; clk         ; 0.500        ; 2.649      ; 3.260      ;
; -0.075 ; reset     ; wrapper_tick1000:inst16|state.ST_READ_BUSIN ; reset        ; clk         ; 0.500        ; 2.649      ; 3.260      ;
; -0.075 ; reset     ; wrapper_tick1000:inst16|state.ST_TICK       ; reset        ; clk         ; 0.500        ; 2.649      ; 3.260      ;
; -0.075 ; reset     ; plus12:inst2|state.ST_COMPUTE               ; reset        ; clk         ; 0.500        ; 2.649      ; 3.260      ;
; -0.075 ; reset     ; wrapper_ss:inst14|state.ST_LOAD_MSG         ; reset        ; clk         ; 0.500        ; 2.649      ; 3.260      ;
; -0.075 ; reset     ; h10:inst9|R                                 ; reset        ; clk         ; 0.500        ; 2.649      ; 3.260      ;
; -0.075 ; reset     ; wrapper_ss:inst14|R_SS[98]                  ; reset        ; clk         ; 0.500        ; 2.649      ; 3.260      ;
; -0.071 ; reset     ; wrapper_ss:inst14|R_SS[153]                 ; reset        ; clk         ; 0.500        ; 2.674      ; 3.281      ;
; -0.071 ; reset     ; wrapper_ss:inst14|R_SS[152]                 ; reset        ; clk         ; 0.500        ; 2.674      ; 3.281      ;
; -0.071 ; reset     ; wrapper_ss:inst14|R_SS[151]                 ; reset        ; clk         ; 0.500        ; 2.674      ; 3.281      ;
; -0.071 ; reset     ; wrapper_ss:inst14|R_SS[150]                 ; reset        ; clk         ; 0.500        ; 2.674      ; 3.281      ;
; -0.071 ; reset     ; wrapper_ss:inst14|R_SS[101]                 ; reset        ; clk         ; 0.500        ; 2.674      ; 3.281      ;
; -0.071 ; reset     ; wrapper_ss:inst14|R_SS[149]                 ; reset        ; clk         ; 0.500        ; 2.674      ; 3.281      ;
; -0.071 ; reset     ; wrapper_ss:inst14|R_SS[100]                 ; reset        ; clk         ; 0.500        ; 2.674      ; 3.281      ;
; -0.071 ; reset     ; wrapper_ss:inst14|R_SS[148]                 ; reset        ; clk         ; 0.500        ; 2.674      ; 3.281      ;
; -0.071 ; reset     ; wrapper_ss:inst14|R_SS[99]                  ; reset        ; clk         ; 0.500        ; 2.674      ; 3.281      ;
; -0.071 ; reset     ; wrapper_ss:inst14|R_SS[147]                 ; reset        ; clk         ; 0.500        ; 2.674      ; 3.281      ;
; -0.066 ; reset     ; moduler:inst10|state                        ; reset        ; clk         ; 0.500        ; 2.648      ; 3.250      ;
; -0.066 ; reset     ; serpentinprog:inst15|state.ST_INIT          ; reset        ; clk         ; 0.500        ; 2.648      ; 3.250      ;
; -0.066 ; reset     ; serpentinprog:inst15|state.ST_NEXT          ; reset        ; clk         ; 0.500        ; 2.648      ; 3.250      ;
; -0.066 ; reset     ; h10:inst9|C[0]                              ; reset        ; clk         ; 0.500        ; 2.648      ; 3.250      ;
; -0.066 ; reset     ; h10:inst9|C[1]                              ; reset        ; clk         ; 0.500        ; 2.648      ; 3.250      ;
; -0.066 ; reset     ; h10:inst9|C[2]                              ; reset        ; clk         ; 0.500        ; 2.648      ; 3.250      ;
; -0.066 ; reset     ; h10:inst9|C[3]                              ; reset        ; clk         ; 0.500        ; 2.648      ; 3.250      ;
; -0.066 ; reset     ; h10:inst9|state                             ; reset        ; clk         ; 0.500        ; 2.648      ; 3.250      ;
; -0.066 ; reset     ; tickswitch:inst1|state.ST_SWITCH            ; reset        ; clk         ; 0.500        ; 2.648      ; 3.250      ;
; -0.066 ; reset     ; tickswitch:inst1|R                          ; reset        ; clk         ; 0.500        ; 2.648      ; 3.250      ;
; -0.063 ; reset     ; wrapper_ss:inst14|R_SS[203]                 ; reset        ; clk         ; 0.500        ; 2.685      ; 3.284      ;
; -0.062 ; reset     ; wrapper_ss:inst14|R_SS[97]                  ; reset        ; clk         ; 0.500        ; 2.679      ; 3.277      ;
; -0.062 ; reset     ; wrapper_ss:inst14|R_SS[96]                  ; reset        ; clk         ; 0.500        ; 2.679      ; 3.277      ;
; -0.062 ; reset     ; wrapper_ss:inst14|R_SS[95]                  ; reset        ; clk         ; 0.500        ; 2.679      ; 3.277      ;
; -0.062 ; reset     ; wrapper_ss:inst14|R_SS[129]                 ; reset        ; clk         ; 0.500        ; 2.679      ; 3.277      ;
; -0.062 ; reset     ; wrapper_ss:inst14|R_SS[94]                  ; reset        ; clk         ; 0.500        ; 2.679      ; 3.277      ;
; -0.062 ; reset     ; wrapper_ss:inst14|R_SS[93]                  ; reset        ; clk         ; 0.500        ; 2.679      ; 3.277      ;
; -0.062 ; reset     ; wrapper_ss:inst14|R_SS[92]                  ; reset        ; clk         ; 0.500        ; 2.679      ; 3.277      ;
; -0.060 ; reset     ; serpentinprog:inst15|I[1]                   ; reset        ; clk         ; 0.500        ; 2.686      ; 3.282      ;
; -0.060 ; reset     ; serpentinprog:inst15|I[2]                   ; reset        ; clk         ; 0.500        ; 2.686      ; 3.282      ;
; -0.060 ; reset     ; serpentinprog:inst15|I[3]                   ; reset        ; clk         ; 0.500        ; 2.686      ; 3.282      ;
; -0.060 ; reset     ; serpentinprog:inst15|I[4]                   ; reset        ; clk         ; 0.500        ; 2.686      ; 3.282      ;
; -0.060 ; reset     ; serpentinprog:inst15|I[5]                   ; reset        ; clk         ; 0.500        ; 2.686      ; 3.282      ;
; -0.060 ; reset     ; serpentinprog:inst15|I[0]                   ; reset        ; clk         ; 0.500        ; 2.686      ; 3.282      ;
+--------+-----------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                                                 ;
+-------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.153 ; reset     ; h100:inst20|state.ST_LOAD                       ; reset        ; clk         ; 0.000        ; 2.647      ; 3.066      ;
; 0.153 ; reset     ; h100:inst20|state.ST_DECR                       ; reset        ; clk         ; 0.000        ; 2.647      ; 3.066      ;
; 0.153 ; reset     ; h100:inst20|state.ST_TICK                       ; reset        ; clk         ; 0.000        ; 2.647      ; 3.066      ;
; 0.153 ; reset     ; wrapper_tick1000:inst16|R_CNT[0]                ; reset        ; clk         ; 0.000        ; 2.647      ; 3.066      ;
; 0.153 ; reset     ; wrapper_tick1000:inst16|R_CNT[7]                ; reset        ; clk         ; 0.000        ; 2.647      ; 3.066      ;
; 0.153 ; reset     ; wrapper_tick1000:inst16|R_CNT[8]                ; reset        ; clk         ; 0.000        ; 2.647      ; 3.066      ;
; 0.153 ; reset     ; wrapper_tick1000:inst16|R_CNT[9]                ; reset        ; clk         ; 0.000        ; 2.647      ; 3.066      ;
; 0.157 ; reset     ; terminateur:inst3|state.ST_WRITE_OUT            ; reset        ; clk         ; 0.000        ; 2.647      ; 3.070      ;
; 0.157 ; reset     ; plus12:inst2|state.ST_WRITE_SUM                 ; reset        ; clk         ; 0.000        ; 2.647      ; 3.070      ;
; 0.157 ; reset     ; terminateurSplit:inst5|state.ST_LOOP            ; reset        ; clk         ; 0.000        ; 2.647      ; 3.070      ;
; 0.157 ; reset     ; terminateurSplit:inst5|state.ST_READ_BUSIN      ; reset        ; clk         ; 0.000        ; 2.647      ; 3.070      ;
; 0.157 ; reset     ; terminateur:inst3|state.ST_READ_BUSIN           ; reset        ; clk         ; 0.000        ; 2.647      ; 3.070      ;
; 0.157 ; reset     ; terminateur:inst3|state.ST_WRITE_DUMP           ; reset        ; clk         ; 0.000        ; 2.647      ; 3.070      ;
; 0.157 ; reset     ; terminateurSplit:inst5|state.ST_WAIT_NOBUSY     ; reset        ; clk         ; 0.000        ; 2.647      ; 3.070      ;
; 0.157 ; reset     ; terminateurSplit:inst5|state.ST_WRITE           ; reset        ; clk         ; 0.000        ; 2.647      ; 3.070      ;
; 0.170 ; reset     ; rs232out:inst6|state.ST_ATT                     ; reset        ; clk         ; 0.000        ; 2.655      ; 3.091      ;
; 0.170 ; reset     ; rs232out:inst6|state.ST_BEGIN                   ; reset        ; clk         ; 0.000        ; 2.655      ; 3.091      ;
; 0.178 ; reset     ; rs232in:inst4|state.WAIT_FIN                    ; reset        ; clk         ; 0.000        ; 2.668      ; 3.112      ;
; 0.178 ; reset     ; rs232in:inst4|state.WAIT_StartBit               ; reset        ; clk         ; 0.000        ; 2.668      ; 3.112      ;
; 0.178 ; reset     ; rs232in:inst4|state.WAIT_1P5B                   ; reset        ; clk         ; 0.000        ; 2.668      ; 3.112      ;
; 0.178 ; reset     ; rs232in:inst4|state.ECRIRE                      ; reset        ; clk         ; 0.000        ; 2.668      ; 3.112      ;
; 0.178 ; reset     ; rs232in:inst4|state.WAIT_1B                     ; reset        ; clk         ; 0.000        ; 2.668      ; 3.112      ;
; 0.178 ; reset     ; rs232in:inst4|state.MainLoop                    ; reset        ; clk         ; 0.000        ; 2.668      ; 3.112      ;
; 0.178 ; reset     ; rs232in:inst4|state.GEN_PULSE                   ; reset        ; clk         ; 0.000        ; 2.668      ; 3.112      ;
; 0.180 ; reset     ; wrapper_hinit:inst7|R_N[7]                      ; reset        ; clk         ; 0.000        ; 2.659      ; 3.105      ;
; 0.180 ; reset     ; wrapper_hinit:inst7|R_N[12]                     ; reset        ; clk         ; 0.000        ; 2.659      ; 3.105      ;
; 0.180 ; reset     ; wrapper_hinit:inst7|R_N[14]                     ; reset        ; clk         ; 0.000        ; 2.659      ; 3.105      ;
; 0.180 ; reset     ; wrapper_hinit:inst7|R_N[13]                     ; reset        ; clk         ; 0.000        ; 2.659      ; 3.105      ;
; 0.180 ; reset     ; wrapper_hinit:inst7|R_N[15]                     ; reset        ; clk         ; 0.000        ; 2.659      ; 3.105      ;
; 0.180 ; reset     ; wrapper_hinit:inst7|R_N[21]                     ; reset        ; clk         ; 0.000        ; 2.659      ; 3.105      ;
; 0.180 ; reset     ; wrapper_hinit:inst7|R_N[16]                     ; reset        ; clk         ; 0.000        ; 2.659      ; 3.105      ;
; 0.180 ; reset     ; wrapper_hinit:inst7|R_N[17]                     ; reset        ; clk         ; 0.000        ; 2.659      ; 3.105      ;
; 0.180 ; reset     ; wrapper_hinit:inst7|R_N[18]                     ; reset        ; clk         ; 0.000        ; 2.659      ; 3.105      ;
; 0.180 ; reset     ; wrapper_hinit:inst7|R_N[20]                     ; reset        ; clk         ; 0.000        ; 2.659      ; 3.105      ;
; 0.180 ; reset     ; wrapper_hinit:inst7|R_N[23]                     ; reset        ; clk         ; 0.000        ; 2.659      ; 3.105      ;
; 0.180 ; reset     ; wrapper_hinit:inst7|R_N[22]                     ; reset        ; clk         ; 0.000        ; 2.659      ; 3.105      ;
; 0.180 ; reset     ; rs232out:inst6|state.ST_FOR                     ; reset        ; clk         ; 0.000        ; 2.660      ; 3.106      ;
; 0.197 ; reset     ; wrapper_hinit:inst7|R_N[1]                      ; reset        ; clk         ; 0.000        ; 2.667      ; 3.130      ;
; 0.197 ; reset     ; wrapper_hinit:inst7|R_N[0]                      ; reset        ; clk         ; 0.000        ; 2.667      ; 3.130      ;
; 0.197 ; reset     ; wrapper_hinit:inst7|R_N[3]                      ; reset        ; clk         ; 0.000        ; 2.667      ; 3.130      ;
; 0.197 ; reset     ; wrapper_hinit:inst7|R_N[2]                      ; reset        ; clk         ; 0.000        ; 2.667      ; 3.130      ;
; 0.197 ; reset     ; wrapper_hinit:inst7|R_N[9]                      ; reset        ; clk         ; 0.000        ; 2.667      ; 3.130      ;
; 0.197 ; reset     ; wrapper_hinit:inst7|R_N[4]                      ; reset        ; clk         ; 0.000        ; 2.667      ; 3.130      ;
; 0.197 ; reset     ; wrapper_hinit:inst7|R_N[5]                      ; reset        ; clk         ; 0.000        ; 2.667      ; 3.130      ;
; 0.197 ; reset     ; wrapper_hinit:inst7|R_N[6]                      ; reset        ; clk         ; 0.000        ; 2.667      ; 3.130      ;
; 0.197 ; reset     ; wrapper_hinit:inst7|R_N[8]                      ; reset        ; clk         ; 0.000        ; 2.667      ; 3.130      ;
; 0.197 ; reset     ; wrapper_hinit:inst7|R_N[10]                     ; reset        ; clk         ; 0.000        ; 2.667      ; 3.130      ;
; 0.197 ; reset     ; wrapper_hinit:inst7|R_N[11]                     ; reset        ; clk         ; 0.000        ; 2.667      ; 3.130      ;
; 0.197 ; reset     ; wrapper_ss:inst14|R_SS[104]                     ; reset        ; clk         ; 0.000        ; 2.667      ; 3.130      ;
; 0.210 ; reset     ; initiateur:inst|state.ST_INIT                   ; reset        ; clk         ; 0.000        ; 2.660      ; 3.136      ;
; 0.210 ; reset     ; initiateur:inst|state.ST_EndLoop                ; reset        ; clk         ; 0.000        ; 2.660      ; 3.136      ;
; 0.210 ; reset     ; initiateur:inst|state.ST_BUSIN_LOADED           ; reset        ; clk         ; 0.000        ; 2.660      ; 3.136      ;
; 0.210 ; reset     ; initiateur:inst|state.ST_WAIT_BUSIN_OR_NDATA    ; reset        ; clk         ; 0.000        ; 2.660      ; 3.136      ;
; 0.210 ; reset     ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; reset        ; clk         ; 0.000        ; 2.660      ; 3.136      ;
; 0.210 ; reset     ; initiateur:inst|state.ST_NDATA_LOADED           ; reset        ; clk         ; 0.000        ; 2.660      ; 3.136      ;
; 0.210 ; reset     ; initiateur:inst|state.ST_NDATA_WRITE            ; reset        ; clk         ; 0.000        ; 2.660      ; 3.136      ;
; 0.210 ; reset     ; wrapper_hinit:inst7|R_N[19]                     ; reset        ; clk         ; 0.000        ; 2.660      ; 3.136      ;
; 0.224 ; reset     ; wrapper_hinit:inst7|state.ST_WRITE_OUT          ; reset        ; clk         ; 0.000        ; 2.658      ; 3.148      ;
; 0.224 ; reset     ; wrapper_hinit:inst7|state.ST_READ_BUSIN         ; reset        ; clk         ; 0.000        ; 2.658      ; 3.148      ;
; 0.224 ; reset     ; wrapper_hinit:inst7|state.ST_LOAD_N             ; reset        ; clk         ; 0.000        ; 2.658      ; 3.148      ;
; 0.225 ; reset     ; wrapper_ss:inst14|R_SS[34]                      ; reset        ; clk         ; 0.000        ; 2.659      ; 3.150      ;
; 0.225 ; reset     ; wrapper_ss:inst14|R_SS[27]                      ; reset        ; clk         ; 0.000        ; 2.659      ; 3.150      ;
; 0.225 ; reset     ; wrapper_ss:inst14|R_SS[33]                      ; reset        ; clk         ; 0.000        ; 2.659      ; 3.150      ;
; 0.225 ; reset     ; wrapper_ss:inst14|R_SS[25]                      ; reset        ; clk         ; 0.000        ; 2.659      ; 3.150      ;
; 0.225 ; reset     ; wrapper_ss:inst14|R_SS[32]                      ; reset        ; clk         ; 0.000        ; 2.659      ; 3.150      ;
; 0.225 ; reset     ; wrapper_ss:inst14|R_SS[31]                      ; reset        ; clk         ; 0.000        ; 2.659      ; 3.150      ;
; 0.225 ; reset     ; wrapper_ss:inst14|R_SS[24]                      ; reset        ; clk         ; 0.000        ; 2.659      ; 3.150      ;
; 0.225 ; reset     ; wrapper_ss:inst14|R_SS[30]                      ; reset        ; clk         ; 0.000        ; 2.659      ; 3.150      ;
; 0.225 ; reset     ; wrapper_ss:inst14|R_SS[23]                      ; reset        ; clk         ; 0.000        ; 2.659      ; 3.150      ;
; 0.225 ; reset     ; wrapper_ss:inst14|R_SS[29]                      ; reset        ; clk         ; 0.000        ; 2.659      ; 3.150      ;
; 0.225 ; reset     ; wrapper_ss:inst14|R_SS[22]                      ; reset        ; clk         ; 0.000        ; 2.659      ; 3.150      ;
; 0.225 ; reset     ; wrapper_ss:inst14|R_SS[28]                      ; reset        ; clk         ; 0.000        ; 2.659      ; 3.150      ;
; 0.232 ; reset     ; wrapper_ss:inst14|R_SS[5]                       ; reset        ; clk         ; 0.000        ; 2.667      ; 3.165      ;
; 0.236 ; reset     ; wrapper_ss:inst14|R_SS[226]                     ; reset        ; clk         ; 0.000        ; 2.683      ; 3.185      ;
; 0.236 ; reset     ; wrapper_ss:inst14|R_SS[227]                     ; reset        ; clk         ; 0.000        ; 2.683      ; 3.185      ;
; 0.236 ; reset     ; wrapper_ss:inst14|R_SS[224]                     ; reset        ; clk         ; 0.000        ; 2.683      ; 3.185      ;
; 0.236 ; reset     ; wrapper_ss:inst14|R_SS[229]                     ; reset        ; clk         ; 0.000        ; 2.683      ; 3.185      ;
; 0.236 ; reset     ; wrapper_ss:inst14|R_SS[228]                     ; reset        ; clk         ; 0.000        ; 2.683      ; 3.185      ;
; 0.236 ; reset     ; wrapper_ss:inst14|R_SS[225]                     ; reset        ; clk         ; 0.000        ; 2.683      ; 3.185      ;
; 0.236 ; reset     ; wrapper_ss:inst14|R_SS[138]                     ; reset        ; clk         ; 0.000        ; 2.683      ; 3.185      ;
; 0.236 ; reset     ; wrapper_ss:inst14|R_SS[137]                     ; reset        ; clk         ; 0.000        ; 2.683      ; 3.185      ;
; 0.236 ; reset     ; wrapper_ss:inst14|R_SS[135]                     ; reset        ; clk         ; 0.000        ; 2.683      ; 3.185      ;
; 0.236 ; reset     ; wrapper_ss:inst14|R_SS[133]                     ; reset        ; clk         ; 0.000        ; 2.683      ; 3.185      ;
; 0.241 ; reset     ; wrapper_ss:inst14|R_SS[70]                      ; reset        ; clk         ; 0.000        ; 2.658      ; 3.165      ;
; 0.243 ; reset     ; wrapper_ss:inst14|R_SS[90]                      ; reset        ; clk         ; 0.000        ; 2.686      ; 3.195      ;
; 0.243 ; reset     ; wrapper_ss:inst14|R_SS[83]                      ; reset        ; clk         ; 0.000        ; 2.686      ; 3.195      ;
; 0.243 ; reset     ; wrapper_ss:inst14|R_SS[89]                      ; reset        ; clk         ; 0.000        ; 2.686      ; 3.195      ;
; 0.243 ; reset     ; wrapper_ss:inst14|R_SS[82]                      ; reset        ; clk         ; 0.000        ; 2.686      ; 3.195      ;
; 0.243 ; reset     ; wrapper_ss:inst14|R_SS[88]                      ; reset        ; clk         ; 0.000        ; 2.686      ; 3.195      ;
; 0.243 ; reset     ; wrapper_ss:inst14|R_SS[81]                      ; reset        ; clk         ; 0.000        ; 2.686      ; 3.195      ;
; 0.243 ; reset     ; wrapper_ss:inst14|R_SS[87]                      ; reset        ; clk         ; 0.000        ; 2.686      ; 3.195      ;
; 0.243 ; reset     ; wrapper_ss:inst14|R_SS[80]                      ; reset        ; clk         ; 0.000        ; 2.686      ; 3.195      ;
; 0.243 ; reset     ; wrapper_ss:inst14|R_SS[86]                      ; reset        ; clk         ; 0.000        ; 2.686      ; 3.195      ;
; 0.243 ; reset     ; wrapper_ss:inst14|R_SS[79]                      ; reset        ; clk         ; 0.000        ; 2.686      ; 3.195      ;
; 0.243 ; reset     ; wrapper_ss:inst14|R_SS[85]                      ; reset        ; clk         ; 0.000        ; 2.686      ; 3.195      ;
; 0.243 ; reset     ; wrapper_ss:inst14|R_SS[78]                      ; reset        ; clk         ; 0.000        ; 2.686      ; 3.195      ;
; 0.243 ; reset     ; wrapper_ss:inst14|R_SS[84]                      ; reset        ; clk         ; 0.000        ; 2.686      ; 3.195      ;
; 0.243 ; reset     ; wrapper_ss:inst14|R_SS[77]                      ; reset        ; clk         ; 0.000        ; 2.686      ; 3.195      ;
; 0.250 ; reset     ; wrapper_ss:inst14|R_SS[91]                      ; reset        ; clk         ; 0.000        ; 2.688      ; 3.204      ;
; 0.252 ; reset     ; moduler:inst10|C[1]~_emulated                   ; reset        ; clk         ; 0.000        ; 2.677      ; 3.195      ;
+-------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[10]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[10]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[11]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[11]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[12]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[12]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[13]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[13]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[14]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[14]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[15]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[15]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[16]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[16]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[17]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[17]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[18]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[18]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[19]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[19]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[20]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[20]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[21]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[21]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[22]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[22]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[23]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[23]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[8]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[8]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[9]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[9]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|state.ST_DECR ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|state.ST_DECR ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|state.ST_LOAD ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|state.ST_LOAD ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|state.ST_TICK ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|state.ST_TICK ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|C[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|C[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|C[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|C[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|C[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|C[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|C[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|C[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|R               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|R               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|state           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|state           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[12]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[12]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[13]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[13]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[14]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[14]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[15]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[15]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[16]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[16]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[17]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[17]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[18]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[18]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[19]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[19]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[20]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[20]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[21]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[21]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[22]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[22]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[23]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[23]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[24]  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'reset'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; reset ; Rise       ; reset                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst10|C[0]~17|datad   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst10|C[0]~17|datad   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst10|C[1]~13|datad   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst10|C[1]~13|datad   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst10|C[2]~9|datad    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst10|C[2]~9|datad    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst10|C[3]~5|datad    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst10|C[3]~5|datad    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst10|C[4]~1|datad    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst10|C[4]~1|datad    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; moduler:inst10|C[0]~17 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; moduler:inst10|C[0]~17 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; moduler:inst10|C[1]~13 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; moduler:inst10|C[1]~13 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; moduler:inst10|C[2]~9  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; moduler:inst10|C[2]~9  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; moduler:inst10|C[3]~5  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; moduler:inst10|C[3]~5  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; moduler:inst10|C[4]~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; moduler:inst10|C[4]~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset|combout          ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SEL1      ; clk        ; 8.242 ; 8.242 ; Rise       ; clk             ;
; SEL2      ; clk        ; 8.957 ; 8.957 ; Rise       ; clk             ;
; ivdf0     ; clk        ; 3.932 ; 3.932 ; Rise       ; clk             ;
; ivdf1     ; clk        ; 3.695 ; 3.695 ; Rise       ; clk             ;
; ivdf2     ; clk        ; 3.179 ; 3.179 ; Rise       ; clk             ;
; reset     ; clk        ; 2.232 ; 2.232 ; Rise       ; clk             ;
; rx        ; clk        ; 2.865 ; 2.865 ; Rise       ; clk             ;
; ivdf0     ; reset      ; 2.308 ; 2.308 ; Rise       ; reset           ;
; ivdf1     ; reset      ; 2.084 ; 2.084 ; Rise       ; reset           ;
; ivdf2     ; reset      ; 1.978 ; 1.978 ; Rise       ; reset           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SEL1      ; clk        ; -6.810 ; -6.810 ; Rise       ; clk             ;
; SEL2      ; clk        ; -7.098 ; -7.098 ; Rise       ; clk             ;
; ivdf0     ; clk        ; -0.397 ; -0.397 ; Rise       ; clk             ;
; ivdf1     ; clk        ; -0.160 ; -0.160 ; Rise       ; clk             ;
; ivdf2     ; clk        ; -0.108 ; -0.108 ; Rise       ; clk             ;
; reset     ; clk        ; -1.097 ; -1.097 ; Rise       ; clk             ;
; rx        ; clk        ; -2.635 ; -2.635 ; Rise       ; clk             ;
; ivdf0     ; reset      ; -0.739 ; -0.739 ; Rise       ; reset           ;
; ivdf1     ; reset      ; -0.502 ; -0.502 ; Rise       ; reset           ;
; ivdf2     ; reset      ; -0.447 ; -0.447 ; Rise       ; reset           ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; SS[*]       ; clk        ; 19.189 ; 19.189 ; Rise       ; clk             ;
;  SS[0]      ; clk        ; 16.445 ; 16.445 ; Rise       ; clk             ;
;  SS[1]      ; clk        ; 16.892 ; 16.892 ; Rise       ; clk             ;
;  SS[2]      ; clk        ; 18.124 ; 18.124 ; Rise       ; clk             ;
;  SS[3]      ; clk        ; 18.587 ; 18.587 ; Rise       ; clk             ;
;  SS[4]      ; clk        ; 19.189 ; 19.189 ; Rise       ; clk             ;
;  SS[5]      ; clk        ; 17.452 ; 17.452 ; Rise       ; clk             ;
;  SS[6]      ; clk        ; 18.606 ; 18.606 ; Rise       ; clk             ;
; SSDEBUG[*]  ; clk        ; 9.469  ; 9.469  ; Rise       ; clk             ;
;  SSDEBUG[0] ; clk        ; 9.016  ; 9.016  ; Rise       ; clk             ;
;  SSDEBUG[1] ; clk        ; 9.034  ; 9.034  ; Rise       ; clk             ;
;  SSDEBUG[2] ; clk        ; 9.469  ; 9.469  ; Rise       ; clk             ;
;  SSDEBUG[3] ; clk        ; 8.498  ; 8.498  ; Rise       ; clk             ;
;  SSDEBUG[4] ; clk        ; 9.376  ; 9.376  ; Rise       ; clk             ;
;  SSDEBUG[5] ; clk        ; 9.284  ; 9.284  ; Rise       ; clk             ;
;  SSDEBUG[6] ; clk        ; 9.255  ; 9.255  ; Rise       ; clk             ;
; diodeh10    ; clk        ; 8.211  ; 8.211  ; Rise       ; clk             ;
; dvdf        ; clk        ; 8.503  ; 8.503  ; Rise       ; clk             ;
; tx          ; clk        ; 8.178  ; 8.178  ; Rise       ; clk             ;
; diode       ; reset      ; 10.454 ; 10.454 ; Rise       ; reset           ;
; diode       ; reset      ; 10.454 ; 10.454 ; Fall       ; reset           ;
+-------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Minimum Clock to Output Times                                             ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; SS[*]       ; clk        ; 8.778  ; 8.778  ; Rise       ; clk             ;
;  SS[0]      ; clk        ; 8.778  ; 8.778  ; Rise       ; clk             ;
;  SS[1]      ; clk        ; 9.409  ; 9.409  ; Rise       ; clk             ;
;  SS[2]      ; clk        ; 11.095 ; 11.095 ; Rise       ; clk             ;
;  SS[3]      ; clk        ; 9.423  ; 9.423  ; Rise       ; clk             ;
;  SS[4]      ; clk        ; 11.195 ; 11.195 ; Rise       ; clk             ;
;  SS[5]      ; clk        ; 9.433  ; 9.433  ; Rise       ; clk             ;
;  SS[6]      ; clk        ; 10.500 ; 10.500 ; Rise       ; clk             ;
; SSDEBUG[*]  ; clk        ; 8.215  ; 8.215  ; Rise       ; clk             ;
;  SSDEBUG[0] ; clk        ; 8.743  ; 8.743  ; Rise       ; clk             ;
;  SSDEBUG[1] ; clk        ; 8.227  ; 8.227  ; Rise       ; clk             ;
;  SSDEBUG[2] ; clk        ; 8.992  ; 8.992  ; Rise       ; clk             ;
;  SSDEBUG[3] ; clk        ; 8.215  ; 8.215  ; Rise       ; clk             ;
;  SSDEBUG[4] ; clk        ; 8.510  ; 8.510  ; Rise       ; clk             ;
;  SSDEBUG[5] ; clk        ; 9.002  ; 9.002  ; Rise       ; clk             ;
;  SSDEBUG[6] ; clk        ; 9.012  ; 9.012  ; Rise       ; clk             ;
; diodeh10    ; clk        ; 8.211  ; 8.211  ; Rise       ; clk             ;
; dvdf        ; clk        ; 8.503  ; 8.503  ; Rise       ; clk             ;
; tx          ; clk        ; 7.892  ; 7.892  ; Rise       ; clk             ;
; diode       ; reset      ; 10.454 ; 10.454 ; Rise       ; reset           ;
; diode       ; reset      ; 10.454 ; 10.454 ; Fall       ; reset           ;
+-------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SEL1       ; SS[0]       ; 19.950 ; 19.950 ; 19.950 ; 19.950 ;
; SEL1       ; SS[1]       ; 20.590 ; 20.590 ; 20.590 ; 20.590 ;
; SEL1       ; SS[2]       ; 21.826 ; 21.826 ; 21.826 ; 21.826 ;
; SEL1       ; SS[3]       ; 21.818 ; 21.818 ; 21.818 ; 21.818 ;
; SEL1       ; SS[4]       ; 21.602 ; 21.602 ; 21.602 ; 21.602 ;
; SEL1       ; SS[5]       ; 20.711 ; 20.711 ; 20.711 ; 20.711 ;
; SEL1       ; SS[6]       ; 21.737 ; 21.737 ; 21.737 ; 21.737 ;
; SEL2       ; SS[0]       ; 20.057 ; 20.057 ; 20.057 ; 20.057 ;
; SEL2       ; SS[1]       ; 20.258 ; 20.258 ; 20.258 ; 20.258 ;
; SEL2       ; SS[2]       ; 21.603 ; 21.603 ; 21.603 ; 21.603 ;
; SEL2       ; SS[3]       ; 22.510 ; 22.510 ; 22.510 ; 22.510 ;
; SEL2       ; SS[4]       ; 22.881 ; 22.881 ; 22.881 ; 22.881 ;
; SEL2       ; SS[5]       ; 21.260 ; 21.260 ; 21.260 ; 21.260 ;
; SEL2       ; SS[6]       ; 23.025 ; 23.025 ; 23.025 ; 23.025 ;
; ivdf0      ; dvdf0       ; 5.685  ;        ;        ; 5.685  ;
; ivdf1      ; dvdf1       ; 5.673  ;        ;        ; 5.673  ;
; ivdf2      ; dvdf2       ; 5.146  ;        ;        ; 5.146  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SEL1       ; SS[0]       ; 14.900 ; 16.891 ; 16.891 ; 14.900 ;
; SEL1       ; SS[1]       ; 15.284 ; 16.044 ; 16.044 ; 15.284 ;
; SEL1       ; SS[2]       ; 16.969 ; 17.422 ; 17.422 ; 16.969 ;
; SEL1       ; SS[3]       ; 15.544 ; 17.262 ; 17.262 ; 15.544 ;
; SEL1       ; SS[4]       ; 17.320 ; 18.631 ; 18.631 ; 17.320 ;
; SEL1       ; SS[5]       ; 15.555 ; 17.232 ; 17.232 ; 15.555 ;
; SEL1       ; SS[6]       ; 16.624 ; 18.997 ; 18.997 ; 16.624 ;
; SEL2       ; SS[0]       ; 15.015 ; 17.180 ; 17.180 ; 15.015 ;
; SEL2       ; SS[1]       ; 15.399 ; 16.941 ; 16.941 ; 15.399 ;
; SEL2       ; SS[2]       ; 17.084 ; 18.240 ; 18.240 ; 17.084 ;
; SEL2       ; SS[3]       ; 15.659 ; 18.172 ; 18.172 ; 15.659 ;
; SEL2       ; SS[4]       ; 17.435 ; 20.102 ; 20.102 ; 17.435 ;
; SEL2       ; SS[5]       ; 15.670 ; 17.925 ; 17.925 ; 15.670 ;
; SEL2       ; SS[6]       ; 16.739 ; 20.005 ; 20.005 ; 16.739 ;
; ivdf0      ; dvdf0       ; 5.685  ;        ;        ; 5.685  ;
; ivdf1      ; dvdf1       ; 5.673  ;        ;        ; 5.673  ;
; ivdf2      ; dvdf2       ; 5.146  ;        ;        ; 5.146  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -1.596 ; -315.518      ;
+-------+--------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.293 ; -0.522        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.404 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Fast Model Removal Summary     ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.138 ; -24.342       ;
+-------+--------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -725.380              ;
; reset ; -1.222 ; -1.222                ;
+-------+--------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                 ;
+--------+----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -1.596 ; plus12:inst2|R_tft[1]      ; plus12:inst2|R_res[12]      ; clk          ; clk         ; 1.000        ; 0.000      ; 2.628      ;
; -1.521 ; plus12:inst2|R_tft[13]     ; plus12:inst2|R_res[12]      ; clk          ; clk         ; 1.000        ; 0.000      ; 2.553      ;
; -1.516 ; plus12:inst2|R_tft[1]      ; plus12:inst2|R_res[10]      ; clk          ; clk         ; 1.000        ; -0.001     ; 2.547      ;
; -1.487 ; plus12:inst2|R_tft[1]      ; plus12:inst2|R_res[11]      ; clk          ; clk         ; 1.000        ; 0.000      ; 2.519      ;
; -1.470 ; plus12:inst2|R_tft[12]     ; plus12:inst2|R_res[12]      ; clk          ; clk         ; 1.000        ; 0.000      ; 2.502      ;
; -1.441 ; plus12:inst2|R_tft[13]     ; plus12:inst2|R_res[10]      ; clk          ; clk         ; 1.000        ; -0.001     ; 2.472      ;
; -1.422 ; plus12:inst2|R_tft[2]      ; plus12:inst2|R_res[12]      ; clk          ; clk         ; 1.000        ; 0.000      ; 2.454      ;
; -1.412 ; plus12:inst2|R_tft[13]     ; plus12:inst2|R_res[11]      ; clk          ; clk         ; 1.000        ; 0.000      ; 2.444      ;
; -1.390 ; plus12:inst2|R_tft[12]     ; plus12:inst2|R_res[10]      ; clk          ; clk         ; 1.000        ; -0.001     ; 2.421      ;
; -1.361 ; plus12:inst2|R_tft[12]     ; plus12:inst2|R_res[11]      ; clk          ; clk         ; 1.000        ; 0.000      ; 2.393      ;
; -1.359 ; plus12:inst2|R_tft[0]      ; plus12:inst2|R_res[12]      ; clk          ; clk         ; 1.000        ; 0.000      ; 2.391      ;
; -1.345 ; plus12:inst2|R_tft[1]      ; plus12:inst2|R_res[9]       ; clk          ; clk         ; 1.000        ; -0.001     ; 2.376      ;
; -1.342 ; plus12:inst2|R_tft[2]      ; plus12:inst2|R_res[10]      ; clk          ; clk         ; 1.000        ; -0.001     ; 2.373      ;
; -1.313 ; plus12:inst2|R_tft[2]      ; plus12:inst2|R_res[11]      ; clk          ; clk         ; 1.000        ; 0.000      ; 2.345      ;
; -1.279 ; plus12:inst2|R_tft[0]      ; plus12:inst2|R_res[10]      ; clk          ; clk         ; 1.000        ; -0.001     ; 2.310      ;
; -1.270 ; plus12:inst2|R_tft[13]     ; plus12:inst2|R_res[9]       ; clk          ; clk         ; 1.000        ; -0.001     ; 2.301      ;
; -1.250 ; plus12:inst2|R_tft[0]      ; plus12:inst2|R_res[11]      ; clk          ; clk         ; 1.000        ; 0.000      ; 2.282      ;
; -1.234 ; plus12:inst2|R_tft[3]      ; plus12:inst2|R_res[12]      ; clk          ; clk         ; 1.000        ; 0.000      ; 2.266      ;
; -1.219 ; plus12:inst2|R_tft[12]     ; plus12:inst2|R_res[9]       ; clk          ; clk         ; 1.000        ; -0.001     ; 2.250      ;
; -1.195 ; wrapper_ss:inst14|R_tft[4] ; wrapper_ss:inst14|R_SS[195] ; clk          ; clk         ; 1.000        ; -0.015     ; 2.212      ;
; -1.195 ; wrapper_ss:inst14|R_tft[4] ; wrapper_ss:inst14|R_SS[194] ; clk          ; clk         ; 1.000        ; -0.015     ; 2.212      ;
; -1.195 ; wrapper_ss:inst14|R_tft[4] ; wrapper_ss:inst14|R_SS[193] ; clk          ; clk         ; 1.000        ; -0.015     ; 2.212      ;
; -1.195 ; wrapper_ss:inst14|R_tft[4] ; wrapper_ss:inst14|R_SS[192] ; clk          ; clk         ; 1.000        ; -0.015     ; 2.212      ;
; -1.195 ; wrapper_ss:inst14|R_tft[4] ; wrapper_ss:inst14|R_SS[191] ; clk          ; clk         ; 1.000        ; -0.015     ; 2.212      ;
; -1.195 ; wrapper_ss:inst14|R_tft[4] ; wrapper_ss:inst14|R_SS[190] ; clk          ; clk         ; 1.000        ; -0.015     ; 2.212      ;
; -1.195 ; wrapper_ss:inst14|R_tft[4] ; wrapper_ss:inst14|R_SS[189] ; clk          ; clk         ; 1.000        ; -0.015     ; 2.212      ;
; -1.186 ; wrapper_ss:inst14|R_tft[5] ; wrapper_ss:inst14|R_SS[98]  ; clk          ; clk         ; 1.000        ; -0.016     ; 2.202      ;
; -1.185 ; plus12:inst2|R_tft[14]     ; plus12:inst2|R_res[12]      ; clk          ; clk         ; 1.000        ; 0.000      ; 2.217      ;
; -1.177 ; wrapper_ss:inst14|R_tft[0] ; wrapper_ss:inst14|R_SS[195] ; clk          ; clk         ; 1.000        ; -0.015     ; 2.194      ;
; -1.177 ; wrapper_ss:inst14|R_tft[0] ; wrapper_ss:inst14|R_SS[194] ; clk          ; clk         ; 1.000        ; -0.015     ; 2.194      ;
; -1.177 ; wrapper_ss:inst14|R_tft[0] ; wrapper_ss:inst14|R_SS[193] ; clk          ; clk         ; 1.000        ; -0.015     ; 2.194      ;
; -1.177 ; wrapper_ss:inst14|R_tft[0] ; wrapper_ss:inst14|R_SS[192] ; clk          ; clk         ; 1.000        ; -0.015     ; 2.194      ;
; -1.177 ; wrapper_ss:inst14|R_tft[0] ; wrapper_ss:inst14|R_SS[191] ; clk          ; clk         ; 1.000        ; -0.015     ; 2.194      ;
; -1.177 ; wrapper_ss:inst14|R_tft[0] ; wrapper_ss:inst14|R_SS[190] ; clk          ; clk         ; 1.000        ; -0.015     ; 2.194      ;
; -1.177 ; wrapper_ss:inst14|R_tft[0] ; wrapper_ss:inst14|R_SS[189] ; clk          ; clk         ; 1.000        ; -0.015     ; 2.194      ;
; -1.176 ; wrapper_ss:inst14|R_tft[2] ; wrapper_ss:inst14|R_SS[195] ; clk          ; clk         ; 1.000        ; -0.015     ; 2.193      ;
; -1.176 ; wrapper_ss:inst14|R_tft[2] ; wrapper_ss:inst14|R_SS[194] ; clk          ; clk         ; 1.000        ; -0.015     ; 2.193      ;
; -1.176 ; wrapper_ss:inst14|R_tft[2] ; wrapper_ss:inst14|R_SS[193] ; clk          ; clk         ; 1.000        ; -0.015     ; 2.193      ;
; -1.176 ; wrapper_ss:inst14|R_tft[2] ; wrapper_ss:inst14|R_SS[192] ; clk          ; clk         ; 1.000        ; -0.015     ; 2.193      ;
; -1.176 ; wrapper_ss:inst14|R_tft[2] ; wrapper_ss:inst14|R_SS[191] ; clk          ; clk         ; 1.000        ; -0.015     ; 2.193      ;
; -1.176 ; wrapper_ss:inst14|R_tft[2] ; wrapper_ss:inst14|R_SS[190] ; clk          ; clk         ; 1.000        ; -0.015     ; 2.193      ;
; -1.176 ; wrapper_ss:inst14|R_tft[2] ; wrapper_ss:inst14|R_SS[189] ; clk          ; clk         ; 1.000        ; -0.015     ; 2.193      ;
; -1.171 ; plus12:inst2|R_tft[2]      ; plus12:inst2|R_res[9]       ; clk          ; clk         ; 1.000        ; -0.001     ; 2.202      ;
; -1.162 ; wrapper_ss:inst14|R_tft[5] ; wrapper_ss:inst14|R_SS[41]  ; clk          ; clk         ; 1.000        ; -0.016     ; 2.178      ;
; -1.162 ; wrapper_ss:inst14|R_tft[5] ; wrapper_ss:inst14|R_SS[39]  ; clk          ; clk         ; 1.000        ; -0.016     ; 2.178      ;
; -1.162 ; wrapper_ss:inst14|R_tft[5] ; wrapper_ss:inst14|R_SS[38]  ; clk          ; clk         ; 1.000        ; -0.016     ; 2.178      ;
; -1.162 ; wrapper_ss:inst14|R_tft[5] ; wrapper_ss:inst14|R_SS[37]  ; clk          ; clk         ; 1.000        ; -0.016     ; 2.178      ;
; -1.162 ; wrapper_ss:inst14|R_tft[5] ; wrapper_ss:inst14|R_SS[36]  ; clk          ; clk         ; 1.000        ; -0.016     ; 2.178      ;
; -1.159 ; wrapper_ss:inst14|R_tft[3] ; wrapper_ss:inst14|R_SS[41]  ; clk          ; clk         ; 1.000        ; -0.016     ; 2.175      ;
; -1.159 ; wrapper_ss:inst14|R_tft[3] ; wrapper_ss:inst14|R_SS[39]  ; clk          ; clk         ; 1.000        ; -0.016     ; 2.175      ;
; -1.159 ; wrapper_ss:inst14|R_tft[3] ; wrapper_ss:inst14|R_SS[38]  ; clk          ; clk         ; 1.000        ; -0.016     ; 2.175      ;
; -1.159 ; wrapper_ss:inst14|R_tft[3] ; wrapper_ss:inst14|R_SS[37]  ; clk          ; clk         ; 1.000        ; -0.016     ; 2.175      ;
; -1.159 ; wrapper_ss:inst14|R_tft[3] ; wrapper_ss:inst14|R_SS[36]  ; clk          ; clk         ; 1.000        ; -0.016     ; 2.175      ;
; -1.154 ; plus12:inst2|R_tft[3]      ; plus12:inst2|R_res[10]      ; clk          ; clk         ; 1.000        ; -0.001     ; 2.185      ;
; -1.134 ; wrapper_ss:inst14|R_tft[5] ; wrapper_ss:inst14|R_SS[131] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.167      ;
; -1.134 ; wrapper_ss:inst14|R_tft[5] ; wrapper_ss:inst14|R_SS[130] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.167      ;
; -1.134 ; wrapper_ss:inst14|R_tft[5] ; wrapper_ss:inst14|R_SS[126] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.167      ;
; -1.130 ; wrapper_ss:inst14|R_tft[1] ; wrapper_ss:inst14|R_SS[41]  ; clk          ; clk         ; 1.000        ; -0.016     ; 2.146      ;
; -1.130 ; wrapper_ss:inst14|R_tft[1] ; wrapper_ss:inst14|R_SS[39]  ; clk          ; clk         ; 1.000        ; -0.016     ; 2.146      ;
; -1.130 ; wrapper_ss:inst14|R_tft[1] ; wrapper_ss:inst14|R_SS[38]  ; clk          ; clk         ; 1.000        ; -0.016     ; 2.146      ;
; -1.130 ; wrapper_ss:inst14|R_tft[1] ; wrapper_ss:inst14|R_SS[37]  ; clk          ; clk         ; 1.000        ; -0.016     ; 2.146      ;
; -1.130 ; wrapper_ss:inst14|R_tft[1] ; wrapper_ss:inst14|R_SS[36]  ; clk          ; clk         ; 1.000        ; -0.016     ; 2.146      ;
; -1.125 ; plus12:inst2|R_tft[3]      ; plus12:inst2|R_res[11]      ; clk          ; clk         ; 1.000        ; 0.000      ; 2.157      ;
; -1.122 ; wrapper_ss:inst14|R_tft[2] ; wrapper_ss:inst14|R_SS[41]  ; clk          ; clk         ; 1.000        ; -0.016     ; 2.138      ;
; -1.122 ; wrapper_ss:inst14|R_tft[2] ; wrapper_ss:inst14|R_SS[39]  ; clk          ; clk         ; 1.000        ; -0.016     ; 2.138      ;
; -1.122 ; wrapper_ss:inst14|R_tft[2] ; wrapper_ss:inst14|R_SS[38]  ; clk          ; clk         ; 1.000        ; -0.016     ; 2.138      ;
; -1.122 ; wrapper_ss:inst14|R_tft[2] ; wrapper_ss:inst14|R_SS[37]  ; clk          ; clk         ; 1.000        ; -0.016     ; 2.138      ;
; -1.122 ; wrapper_ss:inst14|R_tft[2] ; wrapper_ss:inst14|R_SS[36]  ; clk          ; clk         ; 1.000        ; -0.016     ; 2.138      ;
; -1.114 ; wrapper_ss:inst14|R_tft[2] ; wrapper_ss:inst14|R_SS[131] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.147      ;
; -1.114 ; wrapper_ss:inst14|R_tft[2] ; wrapper_ss:inst14|R_SS[130] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.147      ;
; -1.114 ; wrapper_ss:inst14|R_tft[2] ; wrapper_ss:inst14|R_SS[126] ; clk          ; clk         ; 1.000        ; 0.001      ; 2.147      ;
; -1.109 ; wrapper_ss:inst14|R_tft[2] ; wrapper_ss:inst14|R_SS[62]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.141      ;
; -1.109 ; wrapper_ss:inst14|R_tft[2] ; wrapper_ss:inst14|R_SS[61]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.141      ;
; -1.109 ; wrapper_ss:inst14|R_tft[2] ; wrapper_ss:inst14|R_SS[60]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.141      ;
; -1.109 ; wrapper_ss:inst14|R_tft[2] ; wrapper_ss:inst14|R_SS[59]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.141      ;
; -1.109 ; wrapper_ss:inst14|R_tft[2] ; wrapper_ss:inst14|R_SS[58]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.141      ;
; -1.109 ; wrapper_ss:inst14|R_tft[2] ; wrapper_ss:inst14|R_SS[57]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.141      ;
; -1.109 ; wrapper_ss:inst14|R_tft[2] ; wrapper_ss:inst14|R_SS[56]  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.141      ;
; -1.108 ; plus12:inst2|R_tft[0]      ; plus12:inst2|R_res[9]       ; clk          ; clk         ; 1.000        ; -0.001     ; 2.139      ;
; -1.105 ; plus12:inst2|R_tft[14]     ; plus12:inst2|R_res[10]      ; clk          ; clk         ; 1.000        ; -0.001     ; 2.136      ;
; -1.103 ; wrapper_ss:inst14|R_tft[4] ; wrapper_ss:inst14|R_SS[41]  ; clk          ; clk         ; 1.000        ; -0.016     ; 2.119      ;
; -1.103 ; wrapper_ss:inst14|R_tft[4] ; wrapper_ss:inst14|R_SS[39]  ; clk          ; clk         ; 1.000        ; -0.016     ; 2.119      ;
; -1.103 ; wrapper_ss:inst14|R_tft[4] ; wrapper_ss:inst14|R_SS[38]  ; clk          ; clk         ; 1.000        ; -0.016     ; 2.119      ;
; -1.103 ; wrapper_ss:inst14|R_tft[4] ; wrapper_ss:inst14|R_SS[37]  ; clk          ; clk         ; 1.000        ; -0.016     ; 2.119      ;
; -1.103 ; wrapper_ss:inst14|R_tft[4] ; wrapper_ss:inst14|R_SS[36]  ; clk          ; clk         ; 1.000        ; -0.016     ; 2.119      ;
; -1.097 ; plus12:inst2|R_tft[1]      ; plus12:inst2|R_res[8]       ; clk          ; clk         ; 1.000        ; -0.002     ; 2.127      ;
; -1.089 ; wrapper_ss:inst14|R_tft[3] ; wrapper_ss:inst14|R_SS[98]  ; clk          ; clk         ; 1.000        ; -0.016     ; 2.105      ;
; -1.085 ; wrapper_ss:inst14|R_tft[5] ; wrapper_ss:inst14|R_SS[195] ; clk          ; clk         ; 1.000        ; -0.015     ; 2.102      ;
; -1.085 ; wrapper_ss:inst14|R_tft[5] ; wrapper_ss:inst14|R_SS[194] ; clk          ; clk         ; 1.000        ; -0.015     ; 2.102      ;
; -1.085 ; wrapper_ss:inst14|R_tft[5] ; wrapper_ss:inst14|R_SS[193] ; clk          ; clk         ; 1.000        ; -0.015     ; 2.102      ;
; -1.085 ; wrapper_ss:inst14|R_tft[5] ; wrapper_ss:inst14|R_SS[192] ; clk          ; clk         ; 1.000        ; -0.015     ; 2.102      ;
; -1.085 ; wrapper_ss:inst14|R_tft[5] ; wrapper_ss:inst14|R_SS[191] ; clk          ; clk         ; 1.000        ; -0.015     ; 2.102      ;
; -1.085 ; wrapper_ss:inst14|R_tft[5] ; wrapper_ss:inst14|R_SS[190] ; clk          ; clk         ; 1.000        ; -0.015     ; 2.102      ;
; -1.085 ; wrapper_ss:inst14|R_tft[5] ; wrapper_ss:inst14|R_SS[189] ; clk          ; clk         ; 1.000        ; -0.015     ; 2.102      ;
; -1.084 ; wrapper_ss:inst14|R_tft[4] ; wrapper_ss:inst14|R_SS[181] ; clk          ; clk         ; 1.000        ; -0.015     ; 2.101      ;
; -1.084 ; wrapper_ss:inst14|R_tft[4] ; wrapper_ss:inst14|R_SS[180] ; clk          ; clk         ; 1.000        ; -0.015     ; 2.101      ;
; -1.084 ; wrapper_ss:inst14|R_tft[4] ; wrapper_ss:inst14|R_SS[179] ; clk          ; clk         ; 1.000        ; -0.015     ; 2.101      ;
; -1.084 ; wrapper_ss:inst14|R_tft[4] ; wrapper_ss:inst14|R_SS[178] ; clk          ; clk         ; 1.000        ; -0.015     ; 2.101      ;
; -1.084 ; wrapper_ss:inst14|R_tft[4] ; wrapper_ss:inst14|R_SS[177] ; clk          ; clk         ; 1.000        ; -0.015     ; 2.101      ;
; -1.084 ; wrapper_ss:inst14|R_tft[4] ; wrapper_ss:inst14|R_SS[176] ; clk          ; clk         ; 1.000        ; -0.015     ; 2.101      ;
+--------+----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                           ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.293 ; moduler:inst10|C[1]~13                          ; moduler:inst10|C[1]~_emulated                   ; reset        ; clk         ; 0.000        ; 0.359      ; 0.218      ;
; -0.095 ; moduler:inst10|C[3]~5                           ; moduler:inst10|C[3]~_emulated                   ; reset        ; clk         ; 0.000        ; 0.347      ; 0.404      ;
; -0.075 ; moduler:inst10|C[4]~1                           ; moduler:inst10|C[4]~_emulated                   ; reset        ; clk         ; 0.000        ; 0.482      ; 0.559      ;
; -0.059 ; moduler:inst10|C[0]~17                          ; moduler:inst10|C[0]~_emulated                   ; reset        ; clk         ; 0.000        ; 0.346      ; 0.439      ;
; 0.007  ; moduler:inst10|C[2]~9                           ; moduler:inst10|C[2]~_emulated                   ; reset        ; clk         ; 0.000        ; 0.344      ; 0.503      ;
; 0.160  ; reset                                           ; moduler:inst10|C[3]~_emulated                   ; reset        ; clk         ; 0.000        ; 1.654      ; 1.966      ;
; 0.179  ; reset                                           ; tickswitch:inst1|state.ST_SWITCH                ; reset        ; clk         ; 0.000        ; 1.627      ; 1.958      ;
; 0.215  ; rs232in:inst4|rx_R                              ; rs232in:inst4|rx_R                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|state.WAIT_FIN                    ; rs232in:inst4|state.WAIT_FIN                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|state.WAIT_StartBit               ; rs232in:inst4|state.WAIT_StartBit               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|state.WAIT_1P5B                   ; rs232in:inst4|state.WAIT_1P5B                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|R_i[0]                            ; rs232in:inst4|R_i[0]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|R_i[1]                            ; rs232in:inst4|R_i[1]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|R_i[2]                            ; rs232in:inst4|R_i[2]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|R_i[3]                            ; rs232in:inst4|R_i[3]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|state.WAIT_1B                     ; rs232in:inst4|state.WAIT_1B                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; initiateur:inst|R_pulse                         ; initiateur:inst|R_pulse                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; plus12:inst2|state.ST_READ                      ; plus12:inst2|state.ST_READ                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; initiateur:inst|state.ST_BUSIN_LOADED           ; initiateur:inst|state.ST_BUSIN_LOADED           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; wrapper_ss:inst14|state.ST_WRITE_OUT            ; wrapper_ss:inst14|state.ST_WRITE_OUT            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; wrapper_ss:inst14|state.ST_READ_BUSIN           ; wrapper_ss:inst14|state.ST_READ_BUSIN           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; initiateur:inst|R_i[0]                          ; initiateur:inst|R_i[0]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; initiateur:inst|R_i[1]                          ; initiateur:inst|R_i[1]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; initiateur:inst|state.ST_NDATA_WRITE            ; initiateur:inst|state.ST_NDATA_WRITE            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; h100:inst20|state.ST_DECR                       ; h100:inst20|state.ST_DECR                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; wrapper_tick1000:inst16|state.ST_READ_BUSIN     ; wrapper_tick1000:inst16|state.ST_READ_BUSIN     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; plus12:inst2|state.ST_COMPUTE                   ; plus12:inst2|state.ST_COMPUTE                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; plus12:inst2|state.ST_WRITE_SUM                 ; plus12:inst2|state.ST_WRITE_SUM                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; terminateurSplit:inst5|R_i[0]                   ; terminateurSplit:inst5|R_i[0]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; terminateurSplit:inst5|R_i[1]                   ; terminateurSplit:inst5|R_i[1]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; terminateurSplit:inst5|R_i[2]                   ; terminateurSplit:inst5|R_i[2]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; terminateur:inst3|state.ST_READ_BUSIN           ; terminateur:inst3|state.ST_READ_BUSIN           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232out:inst6|R_i[0]                           ; rs232out:inst6|R_i[0]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232out:inst6|R_i[1]                           ; rs232out:inst6|R_i[1]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232out:inst6|R_i[3]                           ; rs232out:inst6|R_i[3]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232out:inst6|state.ST_ATT                     ; rs232out:inst6|state.ST_ATT                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232out:inst6|state.ST_BEGIN                   ; rs232out:inst6|state.ST_BEGIN                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232out:inst6|R_i[2]                           ; rs232out:inst6|R_i[2]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; serpentinprog:inst15|I[0]                       ; serpentinprog:inst15|I[0]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232out:inst6|R_data[8]                        ; rs232out:inst6|R_data[8]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; h10:inst9|C[1]                                  ; h10:inst9|C[1]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; h10:inst9|C[2]                                  ; h10:inst9|C[2]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; h10:inst9|R                                     ; h10:inst9|R                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; tickswitch:inst1|R                              ; tickswitch:inst1|R                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; wrapper_ss:inst14|R_SS[5]                       ; wrapper_ss:inst14|R_SS[5]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.219  ; reset                                           ; moduler:inst10|C[4]~_emulated                   ; reset        ; clk         ; 0.000        ; 1.654      ; 2.025      ;
; 0.226  ; reset                                           ; moduler:inst10|C[1]~_emulated                   ; reset        ; clk         ; 0.000        ; 1.654      ; 2.032      ;
; 0.237  ; terminateurSplit:inst5|R[32]                    ; terminateurSplit:inst5|R[24]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.238  ; rs232out:inst6|R_data[1]                        ; rs232out:inst6|R_data[0]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.239  ; wrapper_ss:inst14|R_tft[29]                     ; wrapper_tick1000:inst16|R_tft[29]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; rs232in:inst4|R_sh[6]                           ; rs232in:inst4|R_sh[5]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; terminateurSplit:inst5|R[2]                     ; rs232out:inst6|R_data[3]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.240  ; rs232in:inst4|rx_fifo_R[1]                      ; rs232in:inst4|rx_fifo_R[2]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240  ; rs232in:inst4|R_sh[3]                           ; initiateur:inst|R_data[3]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240  ; initiateur:inst|R_32[8]                         ; initiateur:inst|R_32[0]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240  ; plus12:inst2|R_tft[8]                           ; terminateur:inst3|R_tft[8]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240  ; rs232out:inst6|R_baud[12]                       ; rs232out:inst6|R_baud[12]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240  ; rs232out:inst6|state.ST_ADV                     ; rs232out:inst6|R_data[8]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.241  ; terminateurSplit:inst5|R[26]                    ; terminateurSplit:inst5|R[18]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; terminateur:inst3|R_tft[10]                     ; terminateurSplit:inst5|R[10]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; terminateur:inst3|R_tft[27]                     ; terminateurSplit:inst5|R[27]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; terminateurSplit:inst5|R[19]                    ; terminateurSplit:inst5|R[11]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; terminateur:inst3|R_tft[29]                     ; terminateurSplit:inst5|R[29]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; rs232out:inst6|R_data[3]                        ; rs232out:inst6|R_data[2]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; rs232in:inst4|state.GEN_PULSE                   ; rs232in:inst4|state.WAIT_FIN                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; terminateurSplit:inst5|R_i[1]                   ; terminateurSplit:inst5|R_i[2]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.242  ; rs232in:inst4|R_sh[3]                           ; rs232in:inst4|R_sh[2]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.242  ; initiateur:inst|R_32[19]                        ; initiateur:inst|R_32[11]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.242  ; wrapper_ss:inst14|R_tft[19]                     ; wrapper_tick1000:inst16|R_tft[19]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.242  ; wrapper_hinit:inst7|R_tft[20]                   ; wrapper_ss:inst14|R_tft[20]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.243  ; rs232in:inst4|R_sh[4]                           ; rs232in:inst4|R_sh[3]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; initiateur:inst|R_32[21]                        ; initiateur:inst|R_32[13]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; wrapper_ss:inst14|R_tft[18]                     ; wrapper_tick1000:inst16|R_tft[18]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; initiateur:inst|R_32[15]                        ; initiateur:inst|R_32[7]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.244  ; rs232in:inst4|R_sh[2]                           ; rs232in:inst4|R_sh[1]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244  ; rs232in:inst4|R_sh[2]                           ; initiateur:inst|R_data[2]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244  ; initiateur:inst|R_32[27]                        ; initiateur:inst|R_32[19]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244  ; wrapper_hinit:inst7|R_tft[15]                   ; wrapper_ss:inst14|R_tft[15]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244  ; initiateur:inst|R_32[30]                        ; initiateur:inst|R_32[22]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.245  ; wrapper_hinit:inst7|R_tft[17]                   ; wrapper_ss:inst14|R_tft[17]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245  ; h10:inst9|C[2]                                  ; h10:inst9|state                                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.246  ; initiateur:inst|R_32[17]                        ; initiateur:inst|R_32[9]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.246  ; initiateur:inst|R_32[9]                         ; initiateur:inst|R_32[1]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.248  ; rs232out:inst6|R_i[1]                           ; rs232out:inst6|R_i[2]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.249  ; rs232in:inst4|state.MainLoop                    ; rs232in:inst4|state.ECRIRE                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.401      ;
; 0.250  ; h100:inst20|R[23]                               ; h100:inst20|R[23]                               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.402      ;
; 0.252  ; rs232in:inst4|state.MainLoop                    ; rs232in:inst4|state.GEN_PULSE                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.404      ;
; 0.252  ; initiateur:inst|state.ST_NDATA_LOADED           ; initiateur:inst|state.ST_EndLoop                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.404      ;
; 0.254  ; wrapper_tick1000:inst16|state.ST_WRITE_OUT      ; wrapper_tick1000:inst16|state.ST_READ_BUSIN     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.406      ;
; 0.256  ; wrapper_tick1000:inst16|state.ST_READ_BUSIN     ; wrapper_tick1000:inst16|state.ST_TICK           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.408      ;
; 0.256  ; h10:inst9|state                                 ; h10:inst9|C[3]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.408      ;
; 0.260  ; h10:inst9|state                                 ; h10:inst9|C[2]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.412      ;
; 0.261  ; h10:inst9|state                                 ; h10:inst9|C[1]                                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.413      ;
; 0.262  ; rs232in:inst4|state.ECRIRE                      ; rs232in:inst4|state.WAIT_1B                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.414      ;
; 0.262  ; wrapper_tick1000:inst16|state.ST_READ_BUSIN     ; wrapper_ss:inst14|state.ST_READ_BUSIN           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.414      ;
; 0.263  ; rs232in:inst4|R_i[0]                            ; rs232in:inst4|R_i[2]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.415      ;
; 0.263  ; wrapper_tick1000:inst16|state.ST_READ_BUSIN     ; wrapper_ss:inst14|state.ST_WRITE_OUT            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.415      ;
; 0.263  ; plus12:inst2|state.ST_WRITE_SUM                 ; terminateur:inst3|state.ST_READ_BUSIN           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.415      ;
; 0.265  ; rs232in:inst4|state.WAIT_StartBit               ; rs232in:inst4|R_i[1]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.417      ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                                            ;
+-------+-----------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.404 ; reset     ; moduler:inst10|C[0]~_emulated               ; reset        ; clk         ; 0.500        ; 1.653      ; 1.781      ;
; 0.404 ; reset     ; moduler:inst10|C[2]~_emulated               ; reset        ; clk         ; 0.500        ; 1.653      ; 1.781      ;
; 0.406 ; reset     ; wrapper_ss:inst14|R_SS[62]                  ; reset        ; clk         ; 0.500        ; 1.644      ; 1.770      ;
; 0.406 ; reset     ; wrapper_ss:inst14|R_SS[6]                   ; reset        ; clk         ; 0.500        ; 1.644      ; 1.770      ;
; 0.406 ; reset     ; wrapper_ss:inst14|R_SS[61]                  ; reset        ; clk         ; 0.500        ; 1.644      ; 1.770      ;
; 0.406 ; reset     ; wrapper_ss:inst14|R_SS[60]                  ; reset        ; clk         ; 0.500        ; 1.644      ; 1.770      ;
; 0.406 ; reset     ; wrapper_ss:inst14|R_SS[4]                   ; reset        ; clk         ; 0.500        ; 1.644      ; 1.770      ;
; 0.406 ; reset     ; wrapper_ss:inst14|R_SS[59]                  ; reset        ; clk         ; 0.500        ; 1.644      ; 1.770      ;
; 0.406 ; reset     ; wrapper_ss:inst14|R_SS[3]                   ; reset        ; clk         ; 0.500        ; 1.644      ; 1.770      ;
; 0.406 ; reset     ; wrapper_ss:inst14|R_SS[58]                  ; reset        ; clk         ; 0.500        ; 1.644      ; 1.770      ;
; 0.406 ; reset     ; wrapper_ss:inst14|R_SS[2]                   ; reset        ; clk         ; 0.500        ; 1.644      ; 1.770      ;
; 0.406 ; reset     ; wrapper_ss:inst14|R_SS[57]                  ; reset        ; clk         ; 0.500        ; 1.644      ; 1.770      ;
; 0.406 ; reset     ; wrapper_ss:inst14|R_SS[1]                   ; reset        ; clk         ; 0.500        ; 1.644      ; 1.770      ;
; 0.406 ; reset     ; wrapper_ss:inst14|R_SS[0]                   ; reset        ; clk         ; 0.500        ; 1.644      ; 1.770      ;
; 0.406 ; reset     ; wrapper_ss:inst14|R_SS[56]                  ; reset        ; clk         ; 0.500        ; 1.644      ; 1.770      ;
; 0.412 ; reset     ; plus12:inst2|state.ST_READ                  ; reset        ; clk         ; 0.500        ; 1.628      ; 1.748      ;
; 0.412 ; reset     ; wrapper_ss:inst14|state.ST_WRITE_OUT        ; reset        ; clk         ; 0.500        ; 1.628      ; 1.748      ;
; 0.412 ; reset     ; wrapper_ss:inst14|state.ST_READ_BUSIN       ; reset        ; clk         ; 0.500        ; 1.628      ; 1.748      ;
; 0.412 ; reset     ; plus12:inst2|state.ST_WRITE_TFT             ; reset        ; clk         ; 0.500        ; 1.628      ; 1.748      ;
; 0.412 ; reset     ; wrapper_tick1000:inst16|state.ST_LOAD_CHCK  ; reset        ; clk         ; 0.500        ; 1.628      ; 1.748      ;
; 0.412 ; reset     ; wrapper_tick1000:inst16|state.ST_WRITE_OUT  ; reset        ; clk         ; 0.500        ; 1.628      ; 1.748      ;
; 0.412 ; reset     ; wrapper_tick1000:inst16|state.ST_READ_BUSIN ; reset        ; clk         ; 0.500        ; 1.628      ; 1.748      ;
; 0.412 ; reset     ; wrapper_tick1000:inst16|state.ST_TICK       ; reset        ; clk         ; 0.500        ; 1.628      ; 1.748      ;
; 0.412 ; reset     ; plus12:inst2|state.ST_COMPUTE               ; reset        ; clk         ; 0.500        ; 1.628      ; 1.748      ;
; 0.412 ; reset     ; wrapper_ss:inst14|state.ST_LOAD_MSG         ; reset        ; clk         ; 0.500        ; 1.628      ; 1.748      ;
; 0.412 ; reset     ; h10:inst9|R                                 ; reset        ; clk         ; 0.500        ; 1.628      ; 1.748      ;
; 0.412 ; reset     ; wrapper_ss:inst14|R_SS[98]                  ; reset        ; clk         ; 0.500        ; 1.628      ; 1.748      ;
; 0.415 ; reset     ; moduler:inst10|state                        ; reset        ; clk         ; 0.500        ; 1.627      ; 1.744      ;
; 0.415 ; reset     ; serpentinprog:inst15|state.ST_INIT          ; reset        ; clk         ; 0.500        ; 1.627      ; 1.744      ;
; 0.415 ; reset     ; serpentinprog:inst15|state.ST_NEXT          ; reset        ; clk         ; 0.500        ; 1.627      ; 1.744      ;
; 0.415 ; reset     ; h10:inst9|C[0]                              ; reset        ; clk         ; 0.500        ; 1.627      ; 1.744      ;
; 0.415 ; reset     ; h10:inst9|C[1]                              ; reset        ; clk         ; 0.500        ; 1.627      ; 1.744      ;
; 0.415 ; reset     ; h10:inst9|C[2]                              ; reset        ; clk         ; 0.500        ; 1.627      ; 1.744      ;
; 0.415 ; reset     ; h10:inst9|C[3]                              ; reset        ; clk         ; 0.500        ; 1.627      ; 1.744      ;
; 0.415 ; reset     ; h10:inst9|state                             ; reset        ; clk         ; 0.500        ; 1.627      ; 1.744      ;
; 0.415 ; reset     ; tickswitch:inst1|state.ST_SWITCH            ; reset        ; clk         ; 0.500        ; 1.627      ; 1.744      ;
; 0.415 ; reset     ; tickswitch:inst1|R                          ; reset        ; clk         ; 0.500        ; 1.627      ; 1.744      ;
; 0.420 ; reset     ; wrapper_ss:inst14|R_SS[69]                  ; reset        ; clk         ; 0.500        ; 1.645      ; 1.757      ;
; 0.420 ; reset     ; wrapper_ss:inst14|R_SS[55]                  ; reset        ; clk         ; 0.500        ; 1.645      ; 1.757      ;
; 0.420 ; reset     ; wrapper_ss:inst14|R_SS[68]                  ; reset        ; clk         ; 0.500        ; 1.645      ; 1.757      ;
; 0.420 ; reset     ; wrapper_ss:inst14|R_SS[54]                  ; reset        ; clk         ; 0.500        ; 1.645      ; 1.757      ;
; 0.420 ; reset     ; wrapper_ss:inst14|R_SS[67]                  ; reset        ; clk         ; 0.500        ; 1.645      ; 1.757      ;
; 0.420 ; reset     ; wrapper_ss:inst14|R_SS[53]                  ; reset        ; clk         ; 0.500        ; 1.645      ; 1.757      ;
; 0.420 ; reset     ; wrapper_ss:inst14|R_SS[66]                  ; reset        ; clk         ; 0.500        ; 1.645      ; 1.757      ;
; 0.420 ; reset     ; wrapper_ss:inst14|R_SS[52]                  ; reset        ; clk         ; 0.500        ; 1.645      ; 1.757      ;
; 0.420 ; reset     ; wrapper_ss:inst14|R_SS[65]                  ; reset        ; clk         ; 0.500        ; 1.645      ; 1.757      ;
; 0.420 ; reset     ; wrapper_ss:inst14|R_SS[51]                  ; reset        ; clk         ; 0.500        ; 1.645      ; 1.757      ;
; 0.420 ; reset     ; wrapper_ss:inst14|R_SS[64]                  ; reset        ; clk         ; 0.500        ; 1.645      ; 1.757      ;
; 0.420 ; reset     ; wrapper_ss:inst14|R_SS[50]                  ; reset        ; clk         ; 0.500        ; 1.645      ; 1.757      ;
; 0.420 ; reset     ; wrapper_ss:inst14|R_SS[63]                  ; reset        ; clk         ; 0.500        ; 1.645      ; 1.757      ;
; 0.420 ; reset     ; wrapper_ss:inst14|R_SS[49]                  ; reset        ; clk         ; 0.500        ; 1.645      ; 1.757      ;
; 0.421 ; reset     ; rs232out:inst6|state.ST_ADV                 ; reset        ; clk         ; 0.500        ; 1.632      ; 1.743      ;
; 0.425 ; reset     ; wrapper_ss:inst14|R_SS[47]                  ; reset        ; clk         ; 0.500        ; 1.637      ; 1.744      ;
; 0.425 ; reset     ; wrapper_ss:inst14|R_SS[40]                  ; reset        ; clk         ; 0.500        ; 1.637      ; 1.744      ;
; 0.425 ; reset     ; wrapper_ss:inst14|R_SS[35]                  ; reset        ; clk         ; 0.500        ; 1.637      ; 1.744      ;
; 0.425 ; reset     ; wrapper_ss:inst14|R_SS[42]                  ; reset        ; clk         ; 0.500        ; 1.637      ; 1.744      ;
; 0.426 ; reset     ; wrapper_ss:inst14|R_SS[160]                 ; reset        ; clk         ; 0.500        ; 1.651      ; 1.757      ;
; 0.426 ; reset     ; wrapper_ss:inst14|R_SS[159]                 ; reset        ; clk         ; 0.500        ; 1.651      ; 1.757      ;
; 0.426 ; reset     ; wrapper_ss:inst14|R_SS[158]                 ; reset        ; clk         ; 0.500        ; 1.651      ; 1.757      ;
; 0.426 ; reset     ; wrapper_ss:inst14|R_SS[157]                 ; reset        ; clk         ; 0.500        ; 1.651      ; 1.757      ;
; 0.426 ; reset     ; wrapper_ss:inst14|R_SS[156]                 ; reset        ; clk         ; 0.500        ; 1.651      ; 1.757      ;
; 0.426 ; reset     ; wrapper_ss:inst14|R_SS[155]                 ; reset        ; clk         ; 0.500        ; 1.651      ; 1.757      ;
; 0.426 ; reset     ; wrapper_ss:inst14|R_SS[154]                 ; reset        ; clk         ; 0.500        ; 1.651      ; 1.757      ;
; 0.426 ; reset     ; wrapper_ss:inst14|R_SS[210]                 ; reset        ; clk         ; 0.500        ; 1.651      ; 1.757      ;
; 0.429 ; reset     ; wrapper_ss:inst14|R_SS[146]                 ; reset        ; clk         ; 0.500        ; 1.662      ; 1.765      ;
; 0.429 ; reset     ; wrapper_ss:inst14|R_SS[139]                 ; reset        ; clk         ; 0.500        ; 1.662      ; 1.765      ;
; 0.429 ; reset     ; wrapper_ss:inst14|R_SS[143]                 ; reset        ; clk         ; 0.500        ; 1.662      ; 1.765      ;
; 0.429 ; reset     ; wrapper_ss:inst14|R_SS[136]                 ; reset        ; clk         ; 0.500        ; 1.662      ; 1.765      ;
; 0.429 ; reset     ; wrapper_ss:inst14|R_SS[141]                 ; reset        ; clk         ; 0.500        ; 1.662      ; 1.765      ;
; 0.429 ; reset     ; wrapper_ss:inst14|R_SS[134]                 ; reset        ; clk         ; 0.500        ; 1.662      ; 1.765      ;
; 0.431 ; reset     ; wrapper_tick1000:inst16|R_CNT[1]            ; reset        ; clk         ; 0.500        ; 1.625      ; 1.726      ;
; 0.431 ; reset     ; wrapper_tick1000:inst16|R_CNT[2]            ; reset        ; clk         ; 0.500        ; 1.625      ; 1.726      ;
; 0.431 ; reset     ; wrapper_tick1000:inst16|R_CNT[3]            ; reset        ; clk         ; 0.500        ; 1.625      ; 1.726      ;
; 0.431 ; reset     ; wrapper_tick1000:inst16|R_CNT[4]            ; reset        ; clk         ; 0.500        ; 1.625      ; 1.726      ;
; 0.431 ; reset     ; wrapper_tick1000:inst16|R_CNT[5]            ; reset        ; clk         ; 0.500        ; 1.625      ; 1.726      ;
; 0.431 ; reset     ; wrapper_tick1000:inst16|R_CNT[6]            ; reset        ; clk         ; 0.500        ; 1.625      ; 1.726      ;
; 0.432 ; reset     ; wrapper_ss:inst14|R_SS[153]                 ; reset        ; clk         ; 0.500        ; 1.651      ; 1.751      ;
; 0.432 ; reset     ; wrapper_ss:inst14|R_SS[152]                 ; reset        ; clk         ; 0.500        ; 1.651      ; 1.751      ;
; 0.432 ; reset     ; wrapper_ss:inst14|R_SS[151]                 ; reset        ; clk         ; 0.500        ; 1.651      ; 1.751      ;
; 0.432 ; reset     ; wrapper_ss:inst14|R_SS[150]                 ; reset        ; clk         ; 0.500        ; 1.651      ; 1.751      ;
; 0.432 ; reset     ; wrapper_ss:inst14|R_SS[101]                 ; reset        ; clk         ; 0.500        ; 1.651      ; 1.751      ;
; 0.432 ; reset     ; wrapper_ss:inst14|R_SS[149]                 ; reset        ; clk         ; 0.500        ; 1.651      ; 1.751      ;
; 0.432 ; reset     ; wrapper_ss:inst14|R_SS[100]                 ; reset        ; clk         ; 0.500        ; 1.651      ; 1.751      ;
; 0.432 ; reset     ; wrapper_ss:inst14|R_SS[148]                 ; reset        ; clk         ; 0.500        ; 1.651      ; 1.751      ;
; 0.432 ; reset     ; wrapper_ss:inst14|R_SS[99]                  ; reset        ; clk         ; 0.500        ; 1.651      ; 1.751      ;
; 0.432 ; reset     ; wrapper_ss:inst14|R_SS[147]                 ; reset        ; clk         ; 0.500        ; 1.651      ; 1.751      ;
; 0.435 ; reset     ; wrapper_ss:inst14|R_SS[203]                 ; reset        ; clk         ; 0.500        ; 1.662      ; 1.759      ;
; 0.436 ; reset     ; wrapper_ss:inst14|R_SS[145]                 ; reset        ; clk         ; 0.500        ; 1.656      ; 1.752      ;
; 0.436 ; reset     ; wrapper_ss:inst14|R_SS[26]                  ; reset        ; clk         ; 0.500        ; 1.656      ; 1.752      ;
; 0.436 ; reset     ; wrapper_ss:inst14|R_SS[144]                 ; reset        ; clk         ; 0.500        ; 1.656      ; 1.752      ;
; 0.436 ; reset     ; wrapper_ss:inst14|R_SS[142]                 ; reset        ; clk         ; 0.500        ; 1.656      ; 1.752      ;
; 0.436 ; reset     ; wrapper_ss:inst14|R_SS[140]                 ; reset        ; clk         ; 0.500        ; 1.656      ; 1.752      ;
; 0.436 ; reset     ; wrapper_ss:inst14|R_SS[21]                  ; reset        ; clk         ; 0.500        ; 1.656      ; 1.752      ;
; 0.438 ; reset     ; serpentinprog:inst15|I[1]                   ; reset        ; clk         ; 0.500        ; 1.662      ; 1.756      ;
; 0.438 ; reset     ; serpentinprog:inst15|I[2]                   ; reset        ; clk         ; 0.500        ; 1.662      ; 1.756      ;
; 0.438 ; reset     ; serpentinprog:inst15|I[3]                   ; reset        ; clk         ; 0.500        ; 1.662      ; 1.756      ;
; 0.438 ; reset     ; serpentinprog:inst15|I[4]                   ; reset        ; clk         ; 0.500        ; 1.662      ; 1.756      ;
; 0.438 ; reset     ; serpentinprog:inst15|I[5]                   ; reset        ; clk         ; 0.500        ; 1.662      ; 1.756      ;
; 0.438 ; reset     ; serpentinprog:inst15|I[0]                   ; reset        ; clk         ; 0.500        ; 1.662      ; 1.756      ;
; 0.438 ; reset     ; wrapper_ss:inst14|R_SS[174]                 ; reset        ; clk         ; 0.500        ; 1.637      ; 1.731      ;
+-------+-----------+---------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                                                  ;
+--------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.138 ; reset     ; rs232in:inst4|state.WAIT_FIN                    ; reset        ; clk         ; 0.000        ; 1.646      ; 1.660      ;
; -0.138 ; reset     ; rs232in:inst4|state.WAIT_StartBit               ; reset        ; clk         ; 0.000        ; 1.646      ; 1.660      ;
; -0.138 ; reset     ; rs232in:inst4|state.WAIT_1P5B                   ; reset        ; clk         ; 0.000        ; 1.646      ; 1.660      ;
; -0.138 ; reset     ; rs232in:inst4|state.ECRIRE                      ; reset        ; clk         ; 0.000        ; 1.646      ; 1.660      ;
; -0.138 ; reset     ; rs232in:inst4|state.WAIT_1B                     ; reset        ; clk         ; 0.000        ; 1.646      ; 1.660      ;
; -0.138 ; reset     ; rs232in:inst4|state.MainLoop                    ; reset        ; clk         ; 0.000        ; 1.646      ; 1.660      ;
; -0.138 ; reset     ; rs232in:inst4|state.GEN_PULSE                   ; reset        ; clk         ; 0.000        ; 1.646      ; 1.660      ;
; -0.134 ; reset     ; wrapper_hinit:inst7|R_N[7]                      ; reset        ; clk         ; 0.000        ; 1.637      ; 1.655      ;
; -0.134 ; reset     ; wrapper_hinit:inst7|R_N[12]                     ; reset        ; clk         ; 0.000        ; 1.637      ; 1.655      ;
; -0.134 ; reset     ; wrapper_hinit:inst7|R_N[14]                     ; reset        ; clk         ; 0.000        ; 1.637      ; 1.655      ;
; -0.134 ; reset     ; wrapper_hinit:inst7|R_N[13]                     ; reset        ; clk         ; 0.000        ; 1.637      ; 1.655      ;
; -0.134 ; reset     ; wrapper_hinit:inst7|R_N[15]                     ; reset        ; clk         ; 0.000        ; 1.637      ; 1.655      ;
; -0.134 ; reset     ; wrapper_hinit:inst7|R_N[21]                     ; reset        ; clk         ; 0.000        ; 1.637      ; 1.655      ;
; -0.134 ; reset     ; wrapper_hinit:inst7|R_N[16]                     ; reset        ; clk         ; 0.000        ; 1.637      ; 1.655      ;
; -0.134 ; reset     ; wrapper_hinit:inst7|R_N[17]                     ; reset        ; clk         ; 0.000        ; 1.637      ; 1.655      ;
; -0.134 ; reset     ; wrapper_hinit:inst7|R_N[18]                     ; reset        ; clk         ; 0.000        ; 1.637      ; 1.655      ;
; -0.134 ; reset     ; wrapper_hinit:inst7|R_N[20]                     ; reset        ; clk         ; 0.000        ; 1.637      ; 1.655      ;
; -0.134 ; reset     ; wrapper_hinit:inst7|R_N[23]                     ; reset        ; clk         ; 0.000        ; 1.637      ; 1.655      ;
; -0.134 ; reset     ; wrapper_hinit:inst7|R_N[22]                     ; reset        ; clk         ; 0.000        ; 1.637      ; 1.655      ;
; -0.134 ; reset     ; rs232out:inst6|state.ST_FOR                     ; reset        ; clk         ; 0.000        ; 1.637      ; 1.655      ;
; -0.123 ; reset     ; wrapper_hinit:inst7|R_N[1]                      ; reset        ; clk         ; 0.000        ; 1.645      ; 1.674      ;
; -0.123 ; reset     ; wrapper_hinit:inst7|R_N[0]                      ; reset        ; clk         ; 0.000        ; 1.645      ; 1.674      ;
; -0.123 ; reset     ; wrapper_hinit:inst7|R_N[3]                      ; reset        ; clk         ; 0.000        ; 1.645      ; 1.674      ;
; -0.123 ; reset     ; wrapper_hinit:inst7|R_N[2]                      ; reset        ; clk         ; 0.000        ; 1.645      ; 1.674      ;
; -0.123 ; reset     ; wrapper_hinit:inst7|R_N[9]                      ; reset        ; clk         ; 0.000        ; 1.645      ; 1.674      ;
; -0.123 ; reset     ; wrapper_hinit:inst7|R_N[4]                      ; reset        ; clk         ; 0.000        ; 1.645      ; 1.674      ;
; -0.123 ; reset     ; wrapper_hinit:inst7|R_N[5]                      ; reset        ; clk         ; 0.000        ; 1.645      ; 1.674      ;
; -0.123 ; reset     ; wrapper_hinit:inst7|R_N[6]                      ; reset        ; clk         ; 0.000        ; 1.645      ; 1.674      ;
; -0.123 ; reset     ; wrapper_hinit:inst7|R_N[8]                      ; reset        ; clk         ; 0.000        ; 1.645      ; 1.674      ;
; -0.123 ; reset     ; wrapper_hinit:inst7|R_N[10]                     ; reset        ; clk         ; 0.000        ; 1.645      ; 1.674      ;
; -0.123 ; reset     ; wrapper_hinit:inst7|R_N[11]                     ; reset        ; clk         ; 0.000        ; 1.645      ; 1.674      ;
; -0.123 ; reset     ; wrapper_ss:inst14|R_SS[104]                     ; reset        ; clk         ; 0.000        ; 1.645      ; 1.674      ;
; -0.112 ; reset     ; wrapper_ss:inst14|R_SS[226]                     ; reset        ; clk         ; 0.000        ; 1.660      ; 1.700      ;
; -0.112 ; reset     ; wrapper_ss:inst14|R_SS[227]                     ; reset        ; clk         ; 0.000        ; 1.660      ; 1.700      ;
; -0.112 ; reset     ; wrapper_ss:inst14|R_SS[224]                     ; reset        ; clk         ; 0.000        ; 1.660      ; 1.700      ;
; -0.112 ; reset     ; wrapper_ss:inst14|R_SS[229]                     ; reset        ; clk         ; 0.000        ; 1.660      ; 1.700      ;
; -0.112 ; reset     ; wrapper_ss:inst14|R_SS[228]                     ; reset        ; clk         ; 0.000        ; 1.660      ; 1.700      ;
; -0.112 ; reset     ; wrapper_ss:inst14|R_SS[225]                     ; reset        ; clk         ; 0.000        ; 1.660      ; 1.700      ;
; -0.112 ; reset     ; wrapper_ss:inst14|R_SS[138]                     ; reset        ; clk         ; 0.000        ; 1.660      ; 1.700      ;
; -0.112 ; reset     ; wrapper_ss:inst14|R_SS[137]                     ; reset        ; clk         ; 0.000        ; 1.660      ; 1.700      ;
; -0.112 ; reset     ; wrapper_ss:inst14|R_SS[135]                     ; reset        ; clk         ; 0.000        ; 1.660      ; 1.700      ;
; -0.112 ; reset     ; wrapper_ss:inst14|R_SS[133]                     ; reset        ; clk         ; 0.000        ; 1.660      ; 1.700      ;
; -0.108 ; reset     ; h100:inst20|state.ST_LOAD                       ; reset        ; clk         ; 0.000        ; 1.626      ; 1.670      ;
; -0.108 ; reset     ; initiateur:inst|state.ST_INIT                   ; reset        ; clk         ; 0.000        ; 1.638      ; 1.682      ;
; -0.108 ; reset     ; initiateur:inst|state.ST_EndLoop                ; reset        ; clk         ; 0.000        ; 1.638      ; 1.682      ;
; -0.108 ; reset     ; initiateur:inst|state.ST_BUSIN_LOADED           ; reset        ; clk         ; 0.000        ; 1.638      ; 1.682      ;
; -0.108 ; reset     ; initiateur:inst|state.ST_WAIT_BUSIN_OR_NDATA    ; reset        ; clk         ; 0.000        ; 1.638      ; 1.682      ;
; -0.108 ; reset     ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; reset        ; clk         ; 0.000        ; 1.638      ; 1.682      ;
; -0.108 ; reset     ; initiateur:inst|state.ST_NDATA_LOADED           ; reset        ; clk         ; 0.000        ; 1.638      ; 1.682      ;
; -0.108 ; reset     ; initiateur:inst|state.ST_NDATA_WRITE            ; reset        ; clk         ; 0.000        ; 1.638      ; 1.682      ;
; -0.108 ; reset     ; wrapper_hinit:inst7|R_N[19]                     ; reset        ; clk         ; 0.000        ; 1.638      ; 1.682      ;
; -0.108 ; reset     ; h100:inst20|state.ST_DECR                       ; reset        ; clk         ; 0.000        ; 1.626      ; 1.670      ;
; -0.108 ; reset     ; h100:inst20|state.ST_TICK                       ; reset        ; clk         ; 0.000        ; 1.626      ; 1.670      ;
; -0.108 ; reset     ; wrapper_tick1000:inst16|R_CNT[0]                ; reset        ; clk         ; 0.000        ; 1.626      ; 1.670      ;
; -0.108 ; reset     ; wrapper_tick1000:inst16|R_CNT[7]                ; reset        ; clk         ; 0.000        ; 1.626      ; 1.670      ;
; -0.108 ; reset     ; wrapper_tick1000:inst16|R_CNT[8]                ; reset        ; clk         ; 0.000        ; 1.626      ; 1.670      ;
; -0.108 ; reset     ; wrapper_tick1000:inst16|R_CNT[9]                ; reset        ; clk         ; 0.000        ; 1.626      ; 1.670      ;
; -0.108 ; reset     ; rs232out:inst6|state.ST_ATT                     ; reset        ; clk         ; 0.000        ; 1.633      ; 1.677      ;
; -0.108 ; reset     ; rs232out:inst6|state.ST_BEGIN                   ; reset        ; clk         ; 0.000        ; 1.633      ; 1.677      ;
; -0.106 ; reset     ; wrapper_hinit:inst7|state.ST_WRITE_OUT          ; reset        ; clk         ; 0.000        ; 1.636      ; 1.682      ;
; -0.106 ; reset     ; wrapper_hinit:inst7|state.ST_READ_BUSIN         ; reset        ; clk         ; 0.000        ; 1.636      ; 1.682      ;
; -0.106 ; reset     ; terminateur:inst3|state.ST_WRITE_OUT            ; reset        ; clk         ; 0.000        ; 1.627      ; 1.673      ;
; -0.106 ; reset     ; wrapper_hinit:inst7|state.ST_LOAD_N             ; reset        ; clk         ; 0.000        ; 1.636      ; 1.682      ;
; -0.106 ; reset     ; plus12:inst2|state.ST_WRITE_SUM                 ; reset        ; clk         ; 0.000        ; 1.627      ; 1.673      ;
; -0.106 ; reset     ; terminateurSplit:inst5|state.ST_LOOP            ; reset        ; clk         ; 0.000        ; 1.627      ; 1.673      ;
; -0.106 ; reset     ; terminateurSplit:inst5|state.ST_READ_BUSIN      ; reset        ; clk         ; 0.000        ; 1.627      ; 1.673      ;
; -0.106 ; reset     ; terminateur:inst3|state.ST_READ_BUSIN           ; reset        ; clk         ; 0.000        ; 1.627      ; 1.673      ;
; -0.106 ; reset     ; terminateur:inst3|state.ST_WRITE_DUMP           ; reset        ; clk         ; 0.000        ; 1.627      ; 1.673      ;
; -0.106 ; reset     ; terminateurSplit:inst5|state.ST_WAIT_NOBUSY     ; reset        ; clk         ; 0.000        ; 1.627      ; 1.673      ;
; -0.106 ; reset     ; terminateurSplit:inst5|state.ST_WRITE           ; reset        ; clk         ; 0.000        ; 1.627      ; 1.673      ;
; -0.104 ; reset     ; wrapper_ss:inst14|R_SS[34]                      ; reset        ; clk         ; 0.000        ; 1.637      ; 1.685      ;
; -0.104 ; reset     ; wrapper_ss:inst14|R_SS[27]                      ; reset        ; clk         ; 0.000        ; 1.637      ; 1.685      ;
; -0.104 ; reset     ; wrapper_ss:inst14|R_SS[33]                      ; reset        ; clk         ; 0.000        ; 1.637      ; 1.685      ;
; -0.104 ; reset     ; wrapper_ss:inst14|R_SS[5]                       ; reset        ; clk         ; 0.000        ; 1.644      ; 1.692      ;
; -0.104 ; reset     ; wrapper_ss:inst14|R_SS[25]                      ; reset        ; clk         ; 0.000        ; 1.637      ; 1.685      ;
; -0.104 ; reset     ; wrapper_ss:inst14|R_SS[32]                      ; reset        ; clk         ; 0.000        ; 1.637      ; 1.685      ;
; -0.104 ; reset     ; wrapper_ss:inst14|R_SS[31]                      ; reset        ; clk         ; 0.000        ; 1.637      ; 1.685      ;
; -0.104 ; reset     ; wrapper_ss:inst14|R_SS[24]                      ; reset        ; clk         ; 0.000        ; 1.637      ; 1.685      ;
; -0.104 ; reset     ; wrapper_ss:inst14|R_SS[30]                      ; reset        ; clk         ; 0.000        ; 1.637      ; 1.685      ;
; -0.104 ; reset     ; wrapper_ss:inst14|R_SS[23]                      ; reset        ; clk         ; 0.000        ; 1.637      ; 1.685      ;
; -0.104 ; reset     ; wrapper_ss:inst14|R_SS[29]                      ; reset        ; clk         ; 0.000        ; 1.637      ; 1.685      ;
; -0.104 ; reset     ; wrapper_ss:inst14|R_SS[22]                      ; reset        ; clk         ; 0.000        ; 1.637      ; 1.685      ;
; -0.104 ; reset     ; wrapper_ss:inst14|R_SS[28]                      ; reset        ; clk         ; 0.000        ; 1.637      ; 1.685      ;
; -0.103 ; reset     ; wrapper_ss:inst14|R_SS[90]                      ; reset        ; clk         ; 0.000        ; 1.662      ; 1.711      ;
; -0.103 ; reset     ; wrapper_ss:inst14|R_SS[83]                      ; reset        ; clk         ; 0.000        ; 1.662      ; 1.711      ;
; -0.103 ; reset     ; wrapper_ss:inst14|R_SS[89]                      ; reset        ; clk         ; 0.000        ; 1.662      ; 1.711      ;
; -0.103 ; reset     ; wrapper_ss:inst14|R_SS[82]                      ; reset        ; clk         ; 0.000        ; 1.662      ; 1.711      ;
; -0.103 ; reset     ; wrapper_ss:inst14|R_SS[88]                      ; reset        ; clk         ; 0.000        ; 1.662      ; 1.711      ;
; -0.103 ; reset     ; wrapper_ss:inst14|R_SS[81]                      ; reset        ; clk         ; 0.000        ; 1.662      ; 1.711      ;
; -0.103 ; reset     ; wrapper_ss:inst14|R_SS[87]                      ; reset        ; clk         ; 0.000        ; 1.662      ; 1.711      ;
; -0.103 ; reset     ; wrapper_ss:inst14|R_SS[80]                      ; reset        ; clk         ; 0.000        ; 1.662      ; 1.711      ;
; -0.103 ; reset     ; wrapper_ss:inst14|R_SS[86]                      ; reset        ; clk         ; 0.000        ; 1.662      ; 1.711      ;
; -0.103 ; reset     ; wrapper_ss:inst14|R_SS[79]                      ; reset        ; clk         ; 0.000        ; 1.662      ; 1.711      ;
; -0.103 ; reset     ; wrapper_ss:inst14|R_SS[85]                      ; reset        ; clk         ; 0.000        ; 1.662      ; 1.711      ;
; -0.103 ; reset     ; wrapper_ss:inst14|R_SS[78]                      ; reset        ; clk         ; 0.000        ; 1.662      ; 1.711      ;
; -0.103 ; reset     ; wrapper_ss:inst14|R_SS[84]                      ; reset        ; clk         ; 0.000        ; 1.662      ; 1.711      ;
; -0.103 ; reset     ; wrapper_ss:inst14|R_SS[77]                      ; reset        ; clk         ; 0.000        ; 1.662      ; 1.711      ;
; -0.099 ; reset     ; wrapper_ss:inst14|R_SS[70]                      ; reset        ; clk         ; 0.000        ; 1.636      ; 1.689      ;
; -0.097 ; reset     ; wrapper_ss:inst14|R_SS[91]                      ; reset        ; clk         ; 0.000        ; 1.664      ; 1.719      ;
; -0.088 ; reset     ; moduler:inst10|C[1]~_emulated                   ; reset        ; clk         ; 0.000        ; 1.654      ; 1.718      ;
+--------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[10]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[10]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[11]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[11]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[12]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[12]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[13]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[13]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[14]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[14]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[15]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[15]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[16]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[16]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[17]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[17]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[18]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[18]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[19]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[19]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[20]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[20]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[21]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[21]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[22]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[22]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[23]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[23]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[8]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[8]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|R[9]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|R[9]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|state.ST_DECR ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|state.ST_DECR ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|state.ST_LOAD ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|state.ST_LOAD ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst20|state.ST_TICK ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst20|state.ST_TICK ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|C[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|C[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|C[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|C[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|C[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|C[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|C[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|C[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|R               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|R               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h10:inst9|state           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h10:inst9|state           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[12]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[12]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[13]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[13]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[14]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[14]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[15]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[15]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[16]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[16]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[17]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[17]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[18]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[18]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[19]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[19]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[20]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[20]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[21]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[21]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[22]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[22]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[23]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; initiateur:inst|R_32[23]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; initiateur:inst|R_32[24]  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+---------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'reset'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; reset ; Rise       ; reset                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst10|C[0]~17|datad   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst10|C[0]~17|datad   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst10|C[1]~13|datad   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst10|C[1]~13|datad   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst10|C[2]~9|datad    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst10|C[2]~9|datad    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst10|C[3]~5|datad    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst10|C[3]~5|datad    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst10|C[4]~1|datad    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst10|C[4]~1|datad    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; moduler:inst10|C[0]~17 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; moduler:inst10|C[0]~17 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; moduler:inst10|C[1]~13 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; moduler:inst10|C[1]~13 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; moduler:inst10|C[2]~9  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; moduler:inst10|C[2]~9  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; moduler:inst10|C[3]~5  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; moduler:inst10|C[3]~5  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; moduler:inst10|C[4]~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; moduler:inst10|C[4]~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset|combout          ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SEL1      ; clk        ; 4.250 ; 4.250 ; Rise       ; clk             ;
; SEL2      ; clk        ; 4.581 ; 4.581 ; Rise       ; clk             ;
; ivdf0     ; clk        ; 1.406 ; 1.406 ; Rise       ; clk             ;
; ivdf1     ; clk        ; 1.283 ; 1.283 ; Rise       ; clk             ;
; ivdf2     ; clk        ; 1.098 ; 1.098 ; Rise       ; clk             ;
; reset     ; clk        ; 0.699 ; 0.699 ; Rise       ; clk             ;
; rx        ; clk        ; 1.619 ; 1.619 ; Rise       ; clk             ;
; ivdf0     ; reset      ; 0.949 ; 0.949 ; Rise       ; reset           ;
; ivdf1     ; reset      ; 0.860 ; 0.860 ; Rise       ; reset           ;
; ivdf2     ; reset      ; 0.806 ; 0.806 ; Rise       ; reset           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SEL1      ; clk        ; -3.533 ; -3.533 ; Rise       ; clk             ;
; SEL2      ; clk        ; -3.648 ; -3.648 ; Rise       ; clk             ;
; ivdf0     ; clk        ; 0.171  ; 0.171  ; Rise       ; clk             ;
; ivdf1     ; clk        ; 0.294  ; 0.294  ; Rise       ; clk             ;
; ivdf2     ; clk        ; 0.298  ; 0.298  ; Rise       ; clk             ;
; reset     ; clk        ; -0.160 ; -0.160 ; Rise       ; clk             ;
; rx        ; clk        ; -1.499 ; -1.499 ; Rise       ; clk             ;
; ivdf0     ; reset      ; -0.288 ; -0.288 ; Rise       ; reset           ;
; ivdf1     ; reset      ; -0.165 ; -0.165 ; Rise       ; reset           ;
; ivdf2     ; reset      ; -0.155 ; -0.155 ; Rise       ; reset           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; SS[*]       ; clk        ; 9.585 ; 9.585 ; Rise       ; clk             ;
;  SS[0]      ; clk        ; 8.260 ; 8.260 ; Rise       ; clk             ;
;  SS[1]      ; clk        ; 8.374 ; 8.374 ; Rise       ; clk             ;
;  SS[2]      ; clk        ; 9.049 ; 9.049 ; Rise       ; clk             ;
;  SS[3]      ; clk        ; 9.150 ; 9.150 ; Rise       ; clk             ;
;  SS[4]      ; clk        ; 9.585 ; 9.585 ; Rise       ; clk             ;
;  SS[5]      ; clk        ; 8.639 ; 8.639 ; Rise       ; clk             ;
;  SS[6]      ; clk        ; 9.195 ; 9.195 ; Rise       ; clk             ;
; SSDEBUG[*]  ; clk        ; 5.062 ; 5.062 ; Rise       ; clk             ;
;  SSDEBUG[0] ; clk        ; 4.829 ; 4.829 ; Rise       ; clk             ;
;  SSDEBUG[1] ; clk        ; 4.835 ; 4.835 ; Rise       ; clk             ;
;  SSDEBUG[2] ; clk        ; 5.062 ; 5.062 ; Rise       ; clk             ;
;  SSDEBUG[3] ; clk        ; 4.643 ; 4.643 ; Rise       ; clk             ;
;  SSDEBUG[4] ; clk        ; 4.963 ; 4.963 ; Rise       ; clk             ;
;  SSDEBUG[5] ; clk        ; 4.982 ; 4.982 ; Rise       ; clk             ;
;  SSDEBUG[6] ; clk        ; 4.986 ; 4.986 ; Rise       ; clk             ;
; diodeh10    ; clk        ; 4.529 ; 4.529 ; Rise       ; clk             ;
; dvdf        ; clk        ; 4.660 ; 4.660 ; Rise       ; clk             ;
; tx          ; clk        ; 4.423 ; 4.423 ; Rise       ; clk             ;
; diode       ; reset      ; 5.963 ; 5.963 ; Rise       ; reset           ;
; diode       ; reset      ; 5.963 ; 5.963 ; Fall       ; reset           ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; SS[*]       ; clk        ; 4.920 ; 4.920 ; Rise       ; clk             ;
;  SS[0]      ; clk        ; 4.920 ; 4.920 ; Rise       ; clk             ;
;  SS[1]      ; clk        ; 5.155 ; 5.155 ; Rise       ; clk             ;
;  SS[2]      ; clk        ; 6.017 ; 6.017 ; Rise       ; clk             ;
;  SS[3]      ; clk        ; 5.156 ; 5.156 ; Rise       ; clk             ;
;  SS[4]      ; clk        ; 6.083 ; 6.083 ; Rise       ; clk             ;
;  SS[5]      ; clk        ; 5.169 ; 5.169 ; Rise       ; clk             ;
;  SS[6]      ; clk        ; 5.631 ; 5.631 ; Rise       ; clk             ;
; SSDEBUG[*]  ; clk        ; 4.465 ; 4.465 ; Rise       ; clk             ;
;  SSDEBUG[0] ; clk        ; 4.721 ; 4.721 ; Rise       ; clk             ;
;  SSDEBUG[1] ; clk        ; 4.465 ; 4.465 ; Rise       ; clk             ;
;  SSDEBUG[2] ; clk        ; 4.819 ; 4.819 ; Rise       ; clk             ;
;  SSDEBUG[3] ; clk        ; 4.486 ; 4.486 ; Rise       ; clk             ;
;  SSDEBUG[4] ; clk        ; 4.581 ; 4.581 ; Rise       ; clk             ;
;  SSDEBUG[5] ; clk        ; 4.868 ; 4.868 ; Rise       ; clk             ;
;  SSDEBUG[6] ; clk        ; 4.872 ; 4.872 ; Rise       ; clk             ;
; diodeh10    ; clk        ; 4.529 ; 4.529 ; Rise       ; clk             ;
; dvdf        ; clk        ; 4.660 ; 4.660 ; Rise       ; clk             ;
; tx          ; clk        ; 4.284 ; 4.284 ; Rise       ; clk             ;
; diode       ; reset      ; 5.963 ; 5.963 ; Rise       ; reset           ;
; diode       ; reset      ; 5.963 ; 5.963 ; Fall       ; reset           ;
+-------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SEL1       ; SS[0]       ; 10.313 ; 10.313 ; 10.313 ; 10.313 ;
; SEL1       ; SS[1]       ; 10.528 ; 10.528 ; 10.528 ; 10.528 ;
; SEL1       ; SS[2]       ; 11.200 ; 11.200 ; 11.200 ; 11.200 ;
; SEL1       ; SS[3]       ; 11.096 ; 11.096 ; 11.096 ; 11.096 ;
; SEL1       ; SS[4]       ; 11.156 ; 11.156 ; 11.156 ; 11.156 ;
; SEL1       ; SS[5]       ; 10.565 ; 10.565 ; 10.565 ; 10.565 ;
; SEL1       ; SS[6]       ; 11.094 ; 11.094 ; 11.094 ; 11.094 ;
; SEL2       ; SS[0]       ; 10.392 ; 10.392 ; 10.392 ; 10.392 ;
; SEL2       ; SS[1]       ; 10.405 ; 10.405 ; 10.405 ; 10.405 ;
; SEL2       ; SS[2]       ; 11.126 ; 11.126 ; 11.126 ; 11.126 ;
; SEL2       ; SS[3]       ; 11.369 ; 11.369 ; 11.369 ; 11.369 ;
; SEL2       ; SS[4]       ; 11.691 ; 11.691 ; 11.691 ; 11.691 ;
; SEL2       ; SS[5]       ; 10.798 ; 10.798 ; 10.798 ; 10.798 ;
; SEL2       ; SS[6]       ; 11.630 ; 11.630 ; 11.630 ; 11.630 ;
; ivdf0      ; dvdf0       ; 3.032  ;        ;        ; 3.032  ;
; ivdf1      ; dvdf1       ; 3.023  ;        ;        ; 3.023  ;
; ivdf2      ; dvdf2       ; 2.800  ;        ;        ; 2.800  ;
+------------+-------------+--------+--------+--------+--------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+------------+-------------+-------+--------+--------+-------+
; Input Port ; Output Port ; RR    ; RF     ; FR     ; FF    ;
+------------+-------------+-------+--------+--------+-------+
; SEL1       ; SS[0]       ; 8.118 ; 8.933  ; 8.933  ; 8.118 ;
; SEL1       ; SS[1]       ; 8.234 ; 8.516  ; 8.516  ; 8.234 ;
; SEL1       ; SS[2]       ; 9.095 ; 9.297  ; 9.297  ; 9.095 ;
; SEL1       ; SS[3]       ; 8.353 ; 9.073  ; 9.073  ; 8.353 ;
; SEL1       ; SS[4]       ; 9.283 ; 9.811  ; 9.811  ; 9.283 ;
; SEL1       ; SS[5]       ; 8.367 ; 9.073  ; 9.073  ; 8.367 ;
; SEL1       ; SS[6]       ; 8.831 ; 9.846  ; 9.846  ; 8.831 ;
; SEL2       ; SS[0]       ; 8.177 ; 9.051  ; 9.051  ; 8.177 ;
; SEL2       ; SS[1]       ; 8.293 ; 8.902  ; 8.902  ; 8.293 ;
; SEL2       ; SS[2]       ; 9.154 ; 9.673  ; 9.673  ; 9.154 ;
; SEL2       ; SS[3]       ; 8.412 ; 9.491  ; 9.491  ; 8.412 ;
; SEL2       ; SS[4]       ; 9.342 ; 10.476 ; 10.476 ; 9.342 ;
; SEL2       ; SS[5]       ; 8.426 ; 9.341  ; 9.341  ; 8.426 ;
; SEL2       ; SS[6]       ; 8.890 ; 10.325 ; 10.325 ; 8.890 ;
; ivdf0      ; dvdf0       ; 3.032 ;        ;        ; 3.032 ;
; ivdf1      ; dvdf1       ; 3.023 ;        ;        ; 3.023 ;
; ivdf2      ; dvdf2       ; 2.800 ;        ;        ; 2.800 ;
+------------+-------------+-------+--------+--------+-------+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+-----------+--------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -5.037    ; -0.293 ; -0.125   ; -0.138  ; -1.380              ;
;  clk             ; -5.037    ; -0.293 ; -0.125   ; -0.138  ; -1.380              ;
;  reset           ; N/A       ; N/A    ; N/A      ; N/A     ; -1.222              ;
; Design-wide TNS  ; -1409.877 ; -0.522 ; -12.82   ; -24.342 ; -726.602            ;
;  clk             ; -1409.877 ; -0.522 ; -12.820  ; -24.342 ; -725.380            ;
;  reset           ; N/A       ; N/A    ; N/A      ; N/A     ; -1.222              ;
+------------------+-----------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; SEL1      ; clk        ; 8.242 ; 8.242 ; Rise       ; clk             ;
; SEL2      ; clk        ; 8.957 ; 8.957 ; Rise       ; clk             ;
; ivdf0     ; clk        ; 3.932 ; 3.932 ; Rise       ; clk             ;
; ivdf1     ; clk        ; 3.695 ; 3.695 ; Rise       ; clk             ;
; ivdf2     ; clk        ; 3.179 ; 3.179 ; Rise       ; clk             ;
; reset     ; clk        ; 2.232 ; 2.232 ; Rise       ; clk             ;
; rx        ; clk        ; 2.865 ; 2.865 ; Rise       ; clk             ;
; ivdf0     ; reset      ; 2.308 ; 2.308 ; Rise       ; reset           ;
; ivdf1     ; reset      ; 2.084 ; 2.084 ; Rise       ; reset           ;
; ivdf2     ; reset      ; 1.978 ; 1.978 ; Rise       ; reset           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; SEL1      ; clk        ; -3.533 ; -3.533 ; Rise       ; clk             ;
; SEL2      ; clk        ; -3.648 ; -3.648 ; Rise       ; clk             ;
; ivdf0     ; clk        ; 0.171  ; 0.171  ; Rise       ; clk             ;
; ivdf1     ; clk        ; 0.294  ; 0.294  ; Rise       ; clk             ;
; ivdf2     ; clk        ; 0.298  ; 0.298  ; Rise       ; clk             ;
; reset     ; clk        ; -0.160 ; -0.160 ; Rise       ; clk             ;
; rx        ; clk        ; -1.499 ; -1.499 ; Rise       ; clk             ;
; ivdf0     ; reset      ; -0.288 ; -0.288 ; Rise       ; reset           ;
; ivdf1     ; reset      ; -0.165 ; -0.165 ; Rise       ; reset           ;
; ivdf2     ; reset      ; -0.155 ; -0.155 ; Rise       ; reset           ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; SS[*]       ; clk        ; 19.189 ; 19.189 ; Rise       ; clk             ;
;  SS[0]      ; clk        ; 16.445 ; 16.445 ; Rise       ; clk             ;
;  SS[1]      ; clk        ; 16.892 ; 16.892 ; Rise       ; clk             ;
;  SS[2]      ; clk        ; 18.124 ; 18.124 ; Rise       ; clk             ;
;  SS[3]      ; clk        ; 18.587 ; 18.587 ; Rise       ; clk             ;
;  SS[4]      ; clk        ; 19.189 ; 19.189 ; Rise       ; clk             ;
;  SS[5]      ; clk        ; 17.452 ; 17.452 ; Rise       ; clk             ;
;  SS[6]      ; clk        ; 18.606 ; 18.606 ; Rise       ; clk             ;
; SSDEBUG[*]  ; clk        ; 9.469  ; 9.469  ; Rise       ; clk             ;
;  SSDEBUG[0] ; clk        ; 9.016  ; 9.016  ; Rise       ; clk             ;
;  SSDEBUG[1] ; clk        ; 9.034  ; 9.034  ; Rise       ; clk             ;
;  SSDEBUG[2] ; clk        ; 9.469  ; 9.469  ; Rise       ; clk             ;
;  SSDEBUG[3] ; clk        ; 8.498  ; 8.498  ; Rise       ; clk             ;
;  SSDEBUG[4] ; clk        ; 9.376  ; 9.376  ; Rise       ; clk             ;
;  SSDEBUG[5] ; clk        ; 9.284  ; 9.284  ; Rise       ; clk             ;
;  SSDEBUG[6] ; clk        ; 9.255  ; 9.255  ; Rise       ; clk             ;
; diodeh10    ; clk        ; 8.211  ; 8.211  ; Rise       ; clk             ;
; dvdf        ; clk        ; 8.503  ; 8.503  ; Rise       ; clk             ;
; tx          ; clk        ; 8.178  ; 8.178  ; Rise       ; clk             ;
; diode       ; reset      ; 10.454 ; 10.454 ; Rise       ; reset           ;
; diode       ; reset      ; 10.454 ; 10.454 ; Fall       ; reset           ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; SS[*]       ; clk        ; 4.920 ; 4.920 ; Rise       ; clk             ;
;  SS[0]      ; clk        ; 4.920 ; 4.920 ; Rise       ; clk             ;
;  SS[1]      ; clk        ; 5.155 ; 5.155 ; Rise       ; clk             ;
;  SS[2]      ; clk        ; 6.017 ; 6.017 ; Rise       ; clk             ;
;  SS[3]      ; clk        ; 5.156 ; 5.156 ; Rise       ; clk             ;
;  SS[4]      ; clk        ; 6.083 ; 6.083 ; Rise       ; clk             ;
;  SS[5]      ; clk        ; 5.169 ; 5.169 ; Rise       ; clk             ;
;  SS[6]      ; clk        ; 5.631 ; 5.631 ; Rise       ; clk             ;
; SSDEBUG[*]  ; clk        ; 4.465 ; 4.465 ; Rise       ; clk             ;
;  SSDEBUG[0] ; clk        ; 4.721 ; 4.721 ; Rise       ; clk             ;
;  SSDEBUG[1] ; clk        ; 4.465 ; 4.465 ; Rise       ; clk             ;
;  SSDEBUG[2] ; clk        ; 4.819 ; 4.819 ; Rise       ; clk             ;
;  SSDEBUG[3] ; clk        ; 4.486 ; 4.486 ; Rise       ; clk             ;
;  SSDEBUG[4] ; clk        ; 4.581 ; 4.581 ; Rise       ; clk             ;
;  SSDEBUG[5] ; clk        ; 4.868 ; 4.868 ; Rise       ; clk             ;
;  SSDEBUG[6] ; clk        ; 4.872 ; 4.872 ; Rise       ; clk             ;
; diodeh10    ; clk        ; 4.529 ; 4.529 ; Rise       ; clk             ;
; dvdf        ; clk        ; 4.660 ; 4.660 ; Rise       ; clk             ;
; tx          ; clk        ; 4.284 ; 4.284 ; Rise       ; clk             ;
; diode       ; reset      ; 5.963 ; 5.963 ; Rise       ; reset           ;
; diode       ; reset      ; 5.963 ; 5.963 ; Fall       ; reset           ;
+-------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; SEL1       ; SS[0]       ; 19.950 ; 19.950 ; 19.950 ; 19.950 ;
; SEL1       ; SS[1]       ; 20.590 ; 20.590 ; 20.590 ; 20.590 ;
; SEL1       ; SS[2]       ; 21.826 ; 21.826 ; 21.826 ; 21.826 ;
; SEL1       ; SS[3]       ; 21.818 ; 21.818 ; 21.818 ; 21.818 ;
; SEL1       ; SS[4]       ; 21.602 ; 21.602 ; 21.602 ; 21.602 ;
; SEL1       ; SS[5]       ; 20.711 ; 20.711 ; 20.711 ; 20.711 ;
; SEL1       ; SS[6]       ; 21.737 ; 21.737 ; 21.737 ; 21.737 ;
; SEL2       ; SS[0]       ; 20.057 ; 20.057 ; 20.057 ; 20.057 ;
; SEL2       ; SS[1]       ; 20.258 ; 20.258 ; 20.258 ; 20.258 ;
; SEL2       ; SS[2]       ; 21.603 ; 21.603 ; 21.603 ; 21.603 ;
; SEL2       ; SS[3]       ; 22.510 ; 22.510 ; 22.510 ; 22.510 ;
; SEL2       ; SS[4]       ; 22.881 ; 22.881 ; 22.881 ; 22.881 ;
; SEL2       ; SS[5]       ; 21.260 ; 21.260 ; 21.260 ; 21.260 ;
; SEL2       ; SS[6]       ; 23.025 ; 23.025 ; 23.025 ; 23.025 ;
; ivdf0      ; dvdf0       ; 5.685  ;        ;        ; 5.685  ;
; ivdf1      ; dvdf1       ; 5.673  ;        ;        ; 5.673  ;
; ivdf2      ; dvdf2       ; 5.146  ;        ;        ; 5.146  ;
+------------+-------------+--------+--------+--------+--------+


+------------------------------------------------------------+
; Minimum Progagation Delay                                  ;
+------------+-------------+-------+--------+--------+-------+
; Input Port ; Output Port ; RR    ; RF     ; FR     ; FF    ;
+------------+-------------+-------+--------+--------+-------+
; SEL1       ; SS[0]       ; 8.118 ; 8.933  ; 8.933  ; 8.118 ;
; SEL1       ; SS[1]       ; 8.234 ; 8.516  ; 8.516  ; 8.234 ;
; SEL1       ; SS[2]       ; 9.095 ; 9.297  ; 9.297  ; 9.095 ;
; SEL1       ; SS[3]       ; 8.353 ; 9.073  ; 9.073  ; 8.353 ;
; SEL1       ; SS[4]       ; 9.283 ; 9.811  ; 9.811  ; 9.283 ;
; SEL1       ; SS[5]       ; 8.367 ; 9.073  ; 9.073  ; 8.367 ;
; SEL1       ; SS[6]       ; 8.831 ; 9.846  ; 9.846  ; 8.831 ;
; SEL2       ; SS[0]       ; 8.177 ; 9.051  ; 9.051  ; 8.177 ;
; SEL2       ; SS[1]       ; 8.293 ; 8.902  ; 8.902  ; 8.293 ;
; SEL2       ; SS[2]       ; 9.154 ; 9.673  ; 9.673  ; 9.154 ;
; SEL2       ; SS[3]       ; 8.412 ; 9.491  ; 9.491  ; 8.412 ;
; SEL2       ; SS[4]       ; 9.342 ; 10.476 ; 10.476 ; 9.342 ;
; SEL2       ; SS[5]       ; 8.426 ; 9.341  ; 9.341  ; 8.426 ;
; SEL2       ; SS[6]       ; 8.890 ; 10.325 ; 10.325 ; 8.890 ;
; ivdf0      ; dvdf0       ; 3.032 ;        ;        ; 3.032 ;
; ivdf1      ; dvdf1       ; 3.023 ;        ;        ; 3.023 ;
; ivdf2      ; dvdf2       ; 2.800 ;        ;        ; 2.800 ;
+------------+-------------+-------+--------+--------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 5764     ; 0        ; 0        ; 0        ;
; reset      ; clk      ; 214      ; 159      ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 5764     ; 0        ; 0        ; 0        ;
; reset      ; clk      ; 214      ; 159      ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; reset      ; clk      ; 331      ; 331      ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; reset      ; clk      ; 331      ; 331      ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 7     ; 7    ;
; Unconstrained Input Port Paths  ; 71    ; 71   ;
; Unconstrained Output Ports      ; 21    ; 21   ;
; Unconstrained Output Port Paths ; 316   ; 316  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Dec 10 18:03:26 2018
Info: Command: quartus_sta bus_ia -c bus_ia
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 5 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'bus_ia.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name reset reset
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.037
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.037     -1409.877 clk 
Info (332146): Worst-case hold slack is 0.052
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.052         0.000 clk 
Info (332146): Worst-case recovery slack is -0.125
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.125       -12.820 clk 
Info (332146): Worst-case removal slack is 0.153
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.153         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -725.380 clk 
    Info (332119):    -1.222        -1.222 reset 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.596
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.596      -315.518 clk 
Info (332146): Worst-case hold slack is -0.293
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.293        -0.522 clk 
Info (332146): Worst-case recovery slack is 0.404
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.404         0.000 clk 
Info (332146): Worst-case removal slack is -0.138
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.138       -24.342 clk 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -725.380 clk 
    Info (332119):    -1.222        -1.222 reset 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 514 megabytes
    Info: Processing ended: Mon Dec 10 18:03:27 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


