<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:30:34.3034</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.05.12</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7027725</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 구조 및 이를 형성하는 방법</inventionTitle><inventionTitleEng>SEMICONDUCTOR STRUCTURES AND METHODS FOR FORMING THE SAME</inventionTitleEng><openDate>2024.09.10</openDate><openNumber>10-2024-0134992</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2024.08.19</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.08.19</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/60</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 64/23</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 12/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 63/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 63/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 반도체 구조 및 그 제조 방법이 제공된다. 반도체 구조는 수직형 트랜지스터를 포함한다. 수직형 트랜지스터는 제1 방향으로 확장되는 반도체 본체를 포함한다. 반도체 본체는 반도체 본체의 일 단부에 소스/드레인을 포함한다. 수직형 트랜지스터는 또한 반도체 본체의 적어도 하나의 측면에 결합된 게이트 구조물을 포함한다. 게이트 구조물은 게이트 유전체와 게이트 전극을 포함한다. 수직형 트랜지스터는 규화물을 더 포함한다. 규화물의 적어도 일부는 소스/드레인 위에 있다. 규화물의 면적은 소스/드레인의 제1 표면의 면적보다 크다. 제1 표면은 제1 방향에 수직이다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.12.07</internationOpenDate><internationOpenNumber>WO2023231745</internationOpenNumber><internationalApplicationDate>2023.05.12</internationalApplicationDate><internationalApplicationNumber>PCT/CN2023/093907</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 수직형 트랜지스터를 포함하는 반도체 구조로서,상기 수직형 트랜지스터는:제1 방향으로 연장되는 반도체 본체 - 상기 반도체 본체는 상기 반도체 본체의 일 단부에 소스/드레인을 포함함 -;상기 반도체 본체의 적어도 하나의 측면(side)에 결합된 게이트 구조물 - 상기 게이트 구조물은 게이트 유전체 및 게이트 전극을 포함함; 및규화물(silicide)을 포함하고,상기 규화물의 적어도 일부는 상기 소스/드레인 위에 있으며,상기 규화물의 면적은 상기 소스/드레인의 제1 표면의 면적보다 크고, 상기 제1 표면은 상기 제1 방향에 수직인, 반도체 구조.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 규화물은 상기 소스/드레인의 적어도 하나의 제2 표면을 적어도 부분적으로 덮고, 상기 적어도 하나의 제2 표면은 상기 제1 표면에 수직인, 반도체 구조.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 소스/드레인과 상기 규화물 사이에 형성된 에피택셜 구조물을 더 포함하는, 반도체 구조.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서,상기 반도체 본체를 둘러싸는 제1 절연층을 더 포함하고,상기 소스/드레인의 제1 표면은 상기 제1 절연층으로부터 노출되며,상기 에피택셜 구조물은 상기 소스/드레인의 제1 표면을 덮는, 반도체 구조.</claim></claimInfo><claimInfo><claim>5. 제3항에 있어서,상기 반도체 본체를 둘러싸는 제1 절연층을 더 포함하고,상기 소스/드레인의 제2 표면의 적어도 일부 및 제1 표면은 상기 제1 절연층으로부터 노출되며,상기 에피택셜 구조물은 상기 소스/드레인의 제2 표면의 적어도 일부 및 제1 표면을 덮는, 반도체 구조.</claim></claimInfo><claimInfo><claim>6. 제3항에 있어서,상기 에피택셜 구조물을 둘러싸는 제2 절연층을 더 포함하고,상기 에피택셜 구조물의 제1 상단 표면은 상기 제2 절연층으로부터 노출되며,상기 규화물은 상기 에피택셜 구조물의 제1 상단 표면을 덮는, 반도체 구조.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서,상기 규화물을 둘러싸는 제2 절연층을 더 포함하고, 상기 규화물의 제2 상단 표면은 상기 제2 절연층으로부터 노출되는, 반도체 구조.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서,상기 규화물은 상기 게이트 구조물로부터 절연되며,상기 규화물과 상기 게이트 구조물 사이의 최소 거리는 임계 거리보다 큰, 반도체 구조.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서,상기 규화물을 덮은 랜딩층; 및상기 랜딩층을 관통하여 연장되고 상기 규화물의 제2 상단 표면과 접촉하는 금속 콘택트를 더 포함하고,상기 규화물과 접촉하는 상기 금속 콘택트의 표면의 면적은 상기 규화물의 제2 상단 표면의 면적보다 작거나 같은, 반도체 구조.</claim></claimInfo><claimInfo><claim>10. 제1항에 있어서,상기 규화물은 티타늄(Ti), 코발트(Co), 또는 니켈 백금 합금(NiPt)의 엘리먼트를 포함하는, 반도체 구조.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서,상기 규화물은 면심 사방정계 구조(C54 상)의 티타늄 이규화물(TiSi2)을 포함하는, 반도체 구조.</claim></claimInfo><claimInfo><claim>12. 반도체 시스템으로서,복수의 수직형 트랜지스터를 포함하는 반도체 구조; 및상기 반도체 구조에 결합되고 상기 반도체 구조를 제어하도록 구성된 메모리 컨트롤러를 포함하고,상기 복수의 수직형 트랜지스터 중 적어도 일부의 각각의 수직형 트랜지스터는:제1 방향으로 연장되는 반도체 본체 - 상기 반도체 본체는 상기 반도체 본체의 일 단부에 소스/드레인을 포함함 -;상기 반도체 본체의 적어도 하나의 측면에 결합된 게이트 구조물 - 상기 게이트 구조물은 게이트 유전체 및 게이트 전극을 포함함; 및규화물을 포함하고,상기 규화물의 적어도 일부는 상기 소스/드레인 위에 있으며,상기 규화물의 면적은 상기 소스/드레인의 제1 표면의 면적보다 크고, 상기 제1 표면은 상기 제1 방향에 수직인, 반도체 시스템.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서,상기 규화물은 상기 소스/드레인의 적어도 하나의 제2 표면을 적어도 부분적으로 덮고, 상기 적어도 하나의 제2 표면은 상기 제1 표면에 수직인, 반도체 시스템.</claim></claimInfo><claimInfo><claim>14. 제12항에 있어서,상기 소스/드레인과 상기 규화물 사이에 형성된 에피택셜 구조물을 더 포함하는, 반도체 시스템.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서,상기 반도체 본체를 둘러싸는 제1 절연층을 더 포함하고,상기 소스/드레인의 제1 표면은 상기 제1 절연층으로부터 노출되며,상기 에피택셜 구조물은 상기 소스/드레인의 제1 표면을 덮는, 반도체 시스템.</claim></claimInfo><claimInfo><claim>16. 제14항에 있어서,상기 반도체 본체를 둘러싸는 제1 절연층을 더 포함하고,상기 소스/드레인의 제2 표면의 적어도 일부 및 제1 표면은 상기 제1 절연층으로부터 노출되며,상기 에피택셜 구조물은 상기 소스/드레인의 제2 표면의 적어도 일부 및 제1 표면을 덮는, 반도체 시스템.</claim></claimInfo><claimInfo><claim>17. 제14항에 있어서,상기 에피택셜 구조물을 둘러싸는 제2 절연층을 더 포함하고,상기 에피택셜 구조물의 제1 상단 표면은 상기 제2 절연층으로부터 노출되며,상기 규화물은 상기 에피택셜 구조물의 제1 상단 표면을 덮는, 반도체 시스템.</claim></claimInfo><claimInfo><claim>18. 제12항에 있어서,상기 규화물을 둘러싸는 제2 절연층을 더 포함하고, 상기 규화물의 제2 상단 표면은 상기 제2 절연층으로부터 노출되는, 반도체 시스템.</claim></claimInfo><claimInfo><claim>19. 제12항에 있어서,상기 규화물은 상기 게이트 구조물로부터 절연되며,상기 규화물과 상기 게이트 구조물 사이의 최소 거리는 임계 거리보다 큰, 반도체 시스템.</claim></claimInfo><claimInfo><claim>20. 제12항에 있어서,상기 규화물을 덮은 랜딩층; 및상기 랜딩층을 관통하여 연장되고 상기 규화물의 제2 상단 표면과 접촉하는 금속 콘택트를 더 포함하고,상기 규화물과 접촉하는 상기 금속 콘택트의 표면의 면적은 상기 규화물의 제2 상단 표면의 면적보다 작거나 같은, 반도체 시스템.</claim></claimInfo><claimInfo><claim>21. 제12항에 있어서,상기 규화물은 티타늄(Ti), 코발트(Co), 또는 니켈 백금 합금(NiPt)의 엘리먼트를 포함하는, 반도체 시스템.</claim></claimInfo><claimInfo><claim>22. 제12항에 있어서,상기 규화물은 면심 사방정계 구조(C54 상)의 티타늄 이규화물(TiSi2)을 포함하는, 반도체 시스템.</claim></claimInfo><claimInfo><claim>23. 반도체 구조를 형성하는 방법으로서,기판으로부터 제1 방향으로 연장되는 상기 반도체 구조의 반도체 본체를 형성하는 단계;상기 반도체 본체의 적어도 하나의 측면 상에 게이트 구조물을 형성하는 단계;상기 기판으로부터 떨어진, 상기 반도체 본체의 원위 단부(distal end)에 소스/드레인을 형성하는 단계;상기 반도체 본체 및 상기 게이트 구조물을 둘러싸는 제1 절연층을 형성하는 단계; 및규화물을 형성하는 단계를 포함하고,상기 규화물의 적어도 일부는 상기 소스/드레인 위에 있으며,상기 규화물의 면적은 상기 소스/드레인의 제1 표면의 면적보다 크고, 상기 제1 표면은 상기 제1 방향에 수직인, 반도체 구조를 형성하는 방법.</claim></claimInfo><claimInfo><claim>24. 제23항에 있어서,상기 소스/드레인의 제2 표면의 적어도 일부 및 제1 표면은 상기 제1 절연층으로부터 노출되고, 상기 제2 표면은 상기 제1 표면에 수직이며, 상기 규화물은 상기 소스/드레인의 제2 표면의 적어도 일부 및 제1 표면 상에 형성되는, 반도체 구조를 형성하는 방법.</claim></claimInfo><claimInfo><claim>25. 제24항에 있어서,상기 규화물을 형성하는 단계 이후에, 상기 규화물을 둘러싸는 제2 절연층을 형성하는 단계를 더 포함하고,상기 규화물의 제1 표면은 상기 제2 절연층으로부터 노출되는, 반도체 구조를 형성하는 방법.</claim></claimInfo><claimInfo><claim>26. 제24항에 있어서,상기 규화물을 형성하는 단계는,상기 제1 절연층으로부터 노출된 상기 소스/드레인의 제2 표면의 적어도 일부 및 제1 표면을 덮는 금속층을 증착하는 단계; 및상기 규화물을 형성하기 위해 상기 금속층을 가열하는 단계를 포함하는, 반도체 구조를 형성하는 방법.</claim></claimInfo><claimInfo><claim>27. 제26항에 있어서,상기 금속층을 가열하는 단계는,임계 온도보다 낮은 제1 온도에서 상기 금속층에 대해 제1 RTA(rapid thermal annealing)를 수행하는 단계를 포함하는, 반도체 구조를 형성하는 방법.</claim></claimInfo><claimInfo><claim>28. 제27항에 있어서,상기 금속층을 가열하는 단계는, 상기 임계 온도보다 높은 제2 온도에서 상기 금속층에 대해 제2 RTA를 수행하는 단계를 더 포함하는, 반도체 구조를 형성하는 방법.</claim></claimInfo><claimInfo><claim>29. 제27항에 있어서,상기 규화물을 형성하는 단계는,상기 제1 RTA를 수행하기 전에 상기 금속층 상에 금속 질화물을 증착하는 단계를 더 포함하는, 반도체 구조를 형성하는 방법.</claim></claimInfo><claimInfo><claim>30. 제24항에 있어서,상기 규화물을 형성하는 단계 이후에,상기 규화물을 덮는 랜딩층을 형성하는 단계;상기 규화물을 노출시키기 위해 상기 랜딩층 상에 관통 홀을 형성하는 단계 - 상기 관통 홀의 단면의 면적은 상기 규화물의 제2 상단 표면의 면적보다 크거나 같음 -; 및상기 관통 홀에 형성된 금속 콘택트를 통해 상기 규화물과 접촉하는 소스/드레인 콘택트를 형성하는 단계를 더 포함하는 반도체 구조를 형성하는 방법.</claim></claimInfo><claimInfo><claim>31. 제23항에 있어서,상기 소스/드레인의 제1 표면은 상기 제1 절연층으로부터 노출되며, 상기 반도체 구조를 형성하는 방법은,상기 규화물을 형성하기 전에 상기 소스/드레인의 제1 표면으로부터 에피택셜 구조물을 성장시키는 단계를 더 포함하고,상기 에피택셜 구조물의 제1 표면의 면적은 상기 소스/드레인의 제1 표면의 면적보다 크며,상기 규화물은 상기 에피택셜 구조물에 기반하여 형성되는, 반도체 구조를 형성하는 방법.</claim></claimInfo><claimInfo><claim>32. 제31항에 있어서,상기 제1 절연층을 형성하는 단계 이후에,상기 소스/드레인의 제2 표면의 적어도 일부를 노출시키기 위해 상기 제1 절연층을 에칭하는 단계 - 상기 소스/드레인의 제2 표면이 상기 소스/드레인의 제1 표면에 수직임 -를 더 포함하는 반도체 구조를 형성하는 방법.</claim></claimInfo><claimInfo><claim>33. 제32항에 있어서,상기 에피택셜 구조물을 성장시키는 단계는,상기 제1 절연층으로부터 노출된 상기 소스/드레인의 제2 표면의 적어도 일부로부터 상기 에피택셜 구조물을 성장시키는 단계를 포함하는, 반도체 구조를 형성하는 방법.</claim></claimInfo><claimInfo><claim>34. 제31항에 있어서,상기 에피택셜 구조물을 성장시키는 단계 이후에,상기 규화물을 형성하기 전에 상기 에피택셜 구조물을 덮는 제2 절연층을 형성하는 단계 - 상기 제2 절연층은 상기 에피택셜 구조물과 정렬되고, 상기 에피택셜 구조물의 제1 상단 표면은 상기 제2 절연층으로부터 노출됨 -를 더 포함하는 반도체 구조를 형성하는 방법.</claim></claimInfo><claimInfo><claim>35. 제34항에 있어서,상기 규화물을 형성하는 단계 이후에,상기 규화물을 덮는 제2 절연층을 형성하는 단계 - 상기 제2 절연층은 상기 규화물과 정렬되며, 상기 규화물의 제2 상단 표면은 상기 제2 절연층으로부터 노출됨 -를 더 포함하는 반도체 구조를 형성하는 방법.</claim></claimInfo><claimInfo><claim>36. 제31항에 있어서,상기 규화물을 형성하는 단계는,상기 에피택셜 구조물을 덮는 제2 절연층을 형성하는 단계 - 상기 제2 절연층은 상기 에피택셜 구조물과 정렬되며, 적어도 상기 에피택셜 구조물의 제1 표면은 상기 제2 절연층으로부터 노출됨 -;상기 제2 절연층으로부터 노출된 상기 에피택셜 구조물의 제1 표면을 적어도 덮는 금속층을 증착하는 단계; 및상기 규화물을 형성하기 위해 상기 금속층을 가열하는 단계를 포함하는, 반도체 구조를 형성하는 방법.</claim></claimInfo><claimInfo><claim>37. 제36항에 있어서,상기 금속층을 가열하는 단계는,임계 온도보다 낮은 제1 온도에서 상기 금속층에 대해 제1 RTA(rapid thermal annealing)를 수행하는 단계를 포함하는, 반도체 구조를 형성하는 방법.</claim></claimInfo><claimInfo><claim>38. 제37항에 있어서,상기 금속층을 가열하는 단계는,상기 임계 온도보다 높은 제2 온도에서 상기 금속층에 대해 제2 RTA를 수행하는 단계를 더 포함하는, 반도체 구조를 형성하는 방법.</claim></claimInfo><claimInfo><claim>39. 제38항에 있어서,상기 규화물을 형성하는 단계는,상기 제1 RTA를 수행하기 전에 상기 금속층 상에 금속 질화물을 증착하는 단계를 더 포함하는, 반도체 구조를 형성하는 방법.</claim></claimInfo><claimInfo><claim>40. 제39항에 있어서,상기 규화물을 형성하는 단계 이후에,상기 규화물을 덮는 랜딩층을 형성하는 단계;상기 규화물을 노출시키기 위해 상기 랜딩층 상에 관통 홀을 형성하는 단계 - 상기 관통 홀의 단면의 면적은 상기 규화물의 제2 상단 표면의 면적보다 크거나 같음 -; 및상기 관통 홀에 형성된 금속 콘택트를 통해 상기 규화물과 접촉하는 소스/드레인 콘택트를 형성하는 단계를 더 포함하는 반도체 구조를 형성하는 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>중국, 후베이, 우한, 이스트 레이크 하이-테크 디벨롭먼트 존, 웨이라이 써드 로드, 넘버 **</address><code>520190468022</code><country>중국</country><engName>Yangtze Memory Technologies Co., Ltd.</engName><name>양쯔 메모리 테크놀로지스 씨오., 엘티디.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>중국 ****** 후베이 우한 이스트 레...</address><code> </code><country> </country><engName>ZHANG, Hao</engName><name>장 하오</name></inventorInfo><inventorInfo><address>중국 ****** 후베이 우한 이스트 레...</address><code> </code><country> </country><engName>YAN, Bingjie</engName><name>얀 빙제</name></inventorInfo><inventorInfo><address>중국 ****** 후베이 우한 이스트 레...</address><code> </code><country> </country><engName>WANG, Ya</engName><name>왕 야</name></inventorInfo><inventorInfo><address>중국 ****** 후베이 우한 이스트 레...</address><code> </code><country> </country><engName>HUA, Wenyu</engName><name>화 원위</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 테헤란로 ***, 서림빌딩 **층 (역삼동)</address><code>920011000036</code><country>대한민국</country><engName>YOU ME PATENT &amp; LAW FIRM</engName><name>유미특허법인</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2022.06.02</priorityApplicationDate><priorityApplicationNumber>63/348,354</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.08.19</receiptDate><receiptNumber>1-1-2024-0901107-42</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2024.08.19</receiptDate><receiptNumber>1-1-2024-0902066-36</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2024.08.19</receiptDate><receiptNumber>1-1-2024-0902067-82</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.08.20</receiptDate><receiptNumber>1-5-2024-0136276-09</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.05.15</receiptDate><receiptNumber>9-5-2025-0462192-63</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.07.04</receiptDate><receiptNumber>1-1-2025-0759015-31</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247027725.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c931d5ee70f056b2e1c78ea8736d8cdce8c49b6bf6ea3c3cae0bd0850b447012e797acdc4c8296f270d72c86559b35f707dec11305466977dc8</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfbed3ba128b257e588b3dd9dc9701abd4d2ad3636848cae2a278fec8a96ce5d449ee3bf3237f6353b97ee2974ca0c44e7b498767d4dc6676b</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>