TimeQuest Timing Analyzer report for adc_dac_top
Thu Jun 15 11:50:50 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Recovery: 'clk'
 15. Slow 1200mV 85C Model Removal: 'clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'reset'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Propagation Delay
 23. Minimum Propagation Delay
 24. Slow 1200mV 85C Model Metastability Report
 25. Slow 1200mV 0C Model Fmax Summary
 26. Slow 1200mV 0C Model Setup Summary
 27. Slow 1200mV 0C Model Hold Summary
 28. Slow 1200mV 0C Model Recovery Summary
 29. Slow 1200mV 0C Model Removal Summary
 30. Slow 1200mV 0C Model Minimum Pulse Width Summary
 31. Slow 1200mV 0C Model Setup: 'clk'
 32. Slow 1200mV 0C Model Hold: 'clk'
 33. Slow 1200mV 0C Model Recovery: 'clk'
 34. Slow 1200mV 0C Model Removal: 'clk'
 35. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 36. Slow 1200mV 0C Model Minimum Pulse Width: 'reset'
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Propagation Delay
 42. Minimum Propagation Delay
 43. Slow 1200mV 0C Model Metastability Report
 44. Fast 1200mV 0C Model Setup Summary
 45. Fast 1200mV 0C Model Hold Summary
 46. Fast 1200mV 0C Model Recovery Summary
 47. Fast 1200mV 0C Model Removal Summary
 48. Fast 1200mV 0C Model Minimum Pulse Width Summary
 49. Fast 1200mV 0C Model Setup: 'clk'
 50. Fast 1200mV 0C Model Hold: 'clk'
 51. Fast 1200mV 0C Model Recovery: 'clk'
 52. Fast 1200mV 0C Model Removal: 'clk'
 53. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 54. Fast 1200mV 0C Model Minimum Pulse Width: 'reset'
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Propagation Delay
 60. Minimum Propagation Delay
 61. Fast 1200mV 0C Model Metastability Report
 62. Multicorner Timing Analysis Summary
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Progagation Delay
 68. Minimum Progagation Delay
 69. Board Trace Model Assignments
 70. Input Transition Times
 71. Slow Corner Signal Integrity Metrics
 72. Fast Corner Signal Integrity Metrics
 73. Setup Transfers
 74. Hold Transfers
 75. Recovery Transfers
 76. Removal Transfers
 77. Report TCCS
 78. Report RSKM
 79. Unconstrained Paths
 80. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; adc_dac_top                                                       ;
; Device Family      ; Cyclone III                                                       ;
; Device Name        ; EP3C120F780C7                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }   ;
; reset      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { reset } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 12.23 MHz ; 12.23 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+---------+-------------------+
; Clock ; Slack   ; End Point TNS     ;
+-------+---------+-------------------+
; clk   ; -80.737 ; -2124.185         ;
+-------+---------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.439 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -0.626 ; -637.616              ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 0.171 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -1837.980                        ;
; reset ; -3.000 ; -3.000                           ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                   ;
+---------+----------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node            ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -80.737 ; delay_pipeline[1][0] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.058     ; 81.677     ;
; -80.443 ; delay_pipeline[0][0] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.064     ; 81.377     ;
; -80.158 ; delay_pipeline[2][0] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.060     ; 81.096     ;
; -80.119 ; delay_pipeline[1][0] ; output_register[25]~_emulated ; clk          ; clk         ; 1.000        ; -0.058     ; 81.059     ;
; -80.059 ; delay_pipeline[1][1] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.058     ; 80.999     ;
; -79.837 ; delay_pipeline[1][2] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.058     ; 80.777     ;
; -79.825 ; delay_pipeline[0][0] ; output_register[25]~_emulated ; clk          ; clk         ; 1.000        ; -0.064     ; 80.759     ;
; -79.780 ; delay_pipeline[1][0] ; output_register[24]~_emulated ; clk          ; clk         ; 1.000        ; -0.059     ; 80.719     ;
; -79.765 ; delay_pipeline[0][1] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.064     ; 80.699     ;
; -79.588 ; delay_pipeline[2][0] ; output_register[25]~_emulated ; clk          ; clk         ; 1.000        ; -0.060     ; 80.526     ;
; -79.587 ; delay_pipeline[2][1] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.060     ; 80.525     ;
; -79.486 ; delay_pipeline[0][0] ; output_register[24]~_emulated ; clk          ; clk         ; 1.000        ; -0.065     ; 80.419     ;
; -79.446 ; delay_pipeline[0][2] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.064     ; 80.380     ;
; -79.441 ; delay_pipeline[1][1] ; output_register[25]~_emulated ; clk          ; clk         ; 1.000        ; -0.058     ; 80.381     ;
; -79.274 ; delay_pipeline[1][0] ; output_register[23]~_emulated ; clk          ; clk         ; 1.000        ; -0.059     ; 80.213     ;
; -79.249 ; delay_pipeline[2][0] ; output_register[24]~_emulated ; clk          ; clk         ; 1.000        ; -0.061     ; 80.186     ;
; -79.246 ; delay_pipeline[1][2] ; output_register[25]~_emulated ; clk          ; clk         ; 1.000        ; -0.058     ; 80.186     ;
; -79.178 ; delay_pipeline[1][3] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.058     ; 80.118     ;
; -79.147 ; delay_pipeline[0][1] ; output_register[25]~_emulated ; clk          ; clk         ; 1.000        ; -0.064     ; 80.081     ;
; -79.145 ; delay_pipeline[1][4] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.058     ; 80.085     ;
; -79.102 ; delay_pipeline[1][1] ; output_register[24]~_emulated ; clk          ; clk         ; 1.000        ; -0.059     ; 80.041     ;
; -79.047 ; delay_pipeline[2][2] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.060     ; 79.985     ;
; -78.980 ; delay_pipeline[0][0] ; output_register[23]~_emulated ; clk          ; clk         ; 1.000        ; -0.065     ; 79.913     ;
; -78.969 ; delay_pipeline[2][1] ; output_register[25]~_emulated ; clk          ; clk         ; 1.000        ; -0.060     ; 79.907     ;
; -78.936 ; delay_pipeline[1][0] ; output_register[22]~_emulated ; clk          ; clk         ; 1.000        ; -0.059     ; 79.875     ;
; -78.907 ; delay_pipeline[1][2] ; output_register[24]~_emulated ; clk          ; clk         ; 1.000        ; -0.059     ; 79.846     ;
; -78.897 ; delay_pipeline[1][5] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.058     ; 79.837     ;
; -78.855 ; delay_pipeline[0][2] ; output_register[25]~_emulated ; clk          ; clk         ; 1.000        ; -0.064     ; 79.789     ;
; -78.841 ; delay_pipeline[0][3] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.064     ; 79.775     ;
; -78.808 ; delay_pipeline[0][1] ; output_register[24]~_emulated ; clk          ; clk         ; 1.000        ; -0.065     ; 79.741     ;
; -78.781 ; delay_pipeline[0][4] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.064     ; 79.715     ;
; -78.743 ; delay_pipeline[2][0] ; output_register[23]~_emulated ; clk          ; clk         ; 1.000        ; -0.061     ; 79.680     ;
; -78.670 ; delay_pipeline[0][5] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.064     ; 79.604     ;
; -78.642 ; delay_pipeline[0][0] ; output_register[22]~_emulated ; clk          ; clk         ; 1.000        ; -0.065     ; 79.575     ;
; -78.630 ; delay_pipeline[2][1] ; output_register[24]~_emulated ; clk          ; clk         ; 1.000        ; -0.061     ; 79.567     ;
; -78.596 ; delay_pipeline[1][1] ; output_register[23]~_emulated ; clk          ; clk         ; 1.000        ; -0.059     ; 79.535     ;
; -78.587 ; delay_pipeline[1][3] ; output_register[25]~_emulated ; clk          ; clk         ; 1.000        ; -0.058     ; 79.527     ;
; -78.516 ; delay_pipeline[0][2] ; output_register[24]~_emulated ; clk          ; clk         ; 1.000        ; -0.065     ; 79.449     ;
; -78.461 ; delay_pipeline[1][4] ; output_register[25]~_emulated ; clk          ; clk         ; 1.000        ; -0.058     ; 79.401     ;
; -78.429 ; delay_pipeline[2][2] ; output_register[25]~_emulated ; clk          ; clk         ; 1.000        ; -0.060     ; 79.367     ;
; -78.405 ; delay_pipeline[2][0] ; output_register[22]~_emulated ; clk          ; clk         ; 1.000        ; -0.061     ; 79.342     ;
; -78.401 ; delay_pipeline[1][2] ; output_register[23]~_emulated ; clk          ; clk         ; 1.000        ; -0.059     ; 79.340     ;
; -78.386 ; delay_pipeline[1][0] ; output_register[21]~_emulated ; clk          ; clk         ; 1.000        ; -0.059     ; 79.325     ;
; -78.362 ; delay_pipeline[1][6] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.058     ; 79.302     ;
; -78.305 ; delay_pipeline[2][3] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.060     ; 79.243     ;
; -78.302 ; delay_pipeline[0][1] ; output_register[23]~_emulated ; clk          ; clk         ; 1.000        ; -0.065     ; 79.235     ;
; -78.258 ; delay_pipeline[1][1] ; output_register[22]~_emulated ; clk          ; clk         ; 1.000        ; -0.059     ; 79.197     ;
; -78.250 ; delay_pipeline[0][3] ; output_register[25]~_emulated ; clk          ; clk         ; 1.000        ; -0.064     ; 79.184     ;
; -78.248 ; delay_pipeline[1][3] ; output_register[24]~_emulated ; clk          ; clk         ; 1.000        ; -0.059     ; 79.187     ;
; -78.213 ; delay_pipeline[1][5] ; output_register[25]~_emulated ; clk          ; clk         ; 1.000        ; -0.058     ; 79.153     ;
; -78.189 ; delay_pipeline[0][6] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.064     ; 79.123     ;
; -78.176 ; delay_pipeline[5][0] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.115     ; 79.059     ;
; -78.124 ; delay_pipeline[2][1] ; output_register[23]~_emulated ; clk          ; clk         ; 1.000        ; -0.061     ; 79.061     ;
; -78.122 ; delay_pipeline[1][4] ; output_register[24]~_emulated ; clk          ; clk         ; 1.000        ; -0.059     ; 79.061     ;
; -78.097 ; delay_pipeline[0][4] ; output_register[25]~_emulated ; clk          ; clk         ; 1.000        ; -0.064     ; 79.031     ;
; -78.092 ; delay_pipeline[0][0] ; output_register[21]~_emulated ; clk          ; clk         ; 1.000        ; -0.065     ; 79.025     ;
; -78.090 ; delay_pipeline[2][2] ; output_register[24]~_emulated ; clk          ; clk         ; 1.000        ; -0.061     ; 79.027     ;
; -78.081 ; delay_pipeline[5][1] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.115     ; 78.964     ;
; -78.063 ; delay_pipeline[1][2] ; output_register[22]~_emulated ; clk          ; clk         ; 1.000        ; -0.059     ; 79.002     ;
; -78.010 ; delay_pipeline[0][2] ; output_register[23]~_emulated ; clk          ; clk         ; 1.000        ; -0.065     ; 78.943     ;
; -77.986 ; delay_pipeline[0][5] ; output_register[25]~_emulated ; clk          ; clk         ; 1.000        ; -0.064     ; 78.920     ;
; -77.964 ; delay_pipeline[0][1] ; output_register[22]~_emulated ; clk          ; clk         ; 1.000        ; -0.065     ; 78.897     ;
; -77.911 ; delay_pipeline[0][3] ; output_register[24]~_emulated ; clk          ; clk         ; 1.000        ; -0.065     ; 78.844     ;
; -77.874 ; delay_pipeline[1][5] ; output_register[24]~_emulated ; clk          ; clk         ; 1.000        ; -0.059     ; 78.813     ;
; -77.855 ; delay_pipeline[2][0] ; output_register[21]~_emulated ; clk          ; clk         ; 1.000        ; -0.061     ; 78.792     ;
; -77.820 ; delay_pipeline[2][4] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.060     ; 78.758     ;
; -77.786 ; delay_pipeline[2][1] ; output_register[22]~_emulated ; clk          ; clk         ; 1.000        ; -0.061     ; 78.723     ;
; -77.758 ; delay_pipeline[0][4] ; output_register[24]~_emulated ; clk          ; clk         ; 1.000        ; -0.065     ; 78.691     ;
; -77.753 ; delay_pipeline[2][5] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.060     ; 78.691     ;
; -77.751 ; delay_pipeline[5][2] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.115     ; 78.634     ;
; -77.742 ; delay_pipeline[1][3] ; output_register[23]~_emulated ; clk          ; clk         ; 1.000        ; -0.059     ; 78.681     ;
; -77.714 ; delay_pipeline[2][3] ; output_register[25]~_emulated ; clk          ; clk         ; 1.000        ; -0.060     ; 78.652     ;
; -77.708 ; delay_pipeline[1][1] ; output_register[21]~_emulated ; clk          ; clk         ; 1.000        ; -0.059     ; 78.647     ;
; -77.686 ; delay_pipeline[6][0] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.109     ; 78.575     ;
; -77.683 ; delay_pipeline[2][6] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.060     ; 78.621     ;
; -77.678 ; delay_pipeline[1][6] ; output_register[25]~_emulated ; clk          ; clk         ; 1.000        ; -0.058     ; 78.618     ;
; -77.672 ; delay_pipeline[0][2] ; output_register[22]~_emulated ; clk          ; clk         ; 1.000        ; -0.065     ; 78.605     ;
; -77.671 ; delay_pipeline[5][0] ; output_register[25]~_emulated ; clk          ; clk         ; 1.000        ; -0.115     ; 78.554     ;
; -77.651 ; delay_pipeline[1][7] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.058     ; 78.591     ;
; -77.647 ; delay_pipeline[0][5] ; output_register[24]~_emulated ; clk          ; clk         ; 1.000        ; -0.065     ; 78.580     ;
; -77.616 ; delay_pipeline[1][4] ; output_register[23]~_emulated ; clk          ; clk         ; 1.000        ; -0.059     ; 78.555     ;
; -77.610 ; delay_pipeline[6][1] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.109     ; 78.499     ;
; -77.609 ; delay_pipeline[4][0] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.077     ; 78.530     ;
; -77.605 ; delay_pipeline[1][0] ; output_register[20]~_emulated ; clk          ; clk         ; 1.000        ; -0.059     ; 78.544     ;
; -77.599 ; delay_pipeline[0][7] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.064     ; 78.533     ;
; -77.584 ; delay_pipeline[2][2] ; output_register[23]~_emulated ; clk          ; clk         ; 1.000        ; -0.061     ; 78.521     ;
; -77.576 ; delay_pipeline[5][1] ; output_register[25]~_emulated ; clk          ; clk         ; 1.000        ; -0.115     ; 78.459     ;
; -77.533 ; delay_pipeline[4][1] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.077     ; 78.454     ;
; -77.513 ; delay_pipeline[1][2] ; output_register[21]~_emulated ; clk          ; clk         ; 1.000        ; -0.059     ; 78.452     ;
; -77.505 ; delay_pipeline[0][6] ; output_register[25]~_emulated ; clk          ; clk         ; 1.000        ; -0.064     ; 78.439     ;
; -77.414 ; delay_pipeline[0][1] ; output_register[21]~_emulated ; clk          ; clk         ; 1.000        ; -0.065     ; 78.347     ;
; -77.405 ; delay_pipeline[0][3] ; output_register[23]~_emulated ; clk          ; clk         ; 1.000        ; -0.065     ; 78.338     ;
; -77.404 ; delay_pipeline[1][3] ; output_register[22]~_emulated ; clk          ; clk         ; 1.000        ; -0.059     ; 78.343     ;
; -77.393 ; delay_pipeline[3][0] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.061     ; 78.330     ;
; -77.375 ; delay_pipeline[2][3] ; output_register[24]~_emulated ; clk          ; clk         ; 1.000        ; -0.061     ; 78.312     ;
; -77.368 ; delay_pipeline[1][5] ; output_register[23]~_emulated ; clk          ; clk         ; 1.000        ; -0.059     ; 78.307     ;
; -77.339 ; delay_pipeline[1][6] ; output_register[24]~_emulated ; clk          ; clk         ; 1.000        ; -0.059     ; 78.278     ;
; -77.332 ; delay_pipeline[5][0] ; output_register[24]~_emulated ; clk          ; clk         ; 1.000        ; -0.116     ; 78.214     ;
; -77.311 ; delay_pipeline[0][0] ; output_register[20]~_emulated ; clk          ; clk         ; 1.000        ; -0.065     ; 78.244     ;
; -77.278 ; delay_pipeline[1][4] ; output_register[22]~_emulated ; clk          ; clk         ; 1.000        ; -0.059     ; 78.217     ;
+---------+----------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                    ;
+-------+------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.439 ; delay_pipeline[90][5]  ; delay_pipeline[91][5]         ; clk          ; clk         ; 0.000        ; 0.079      ; 0.704      ;
; 0.452 ; delay_pipeline[75][4]  ; delay_pipeline[76][4]         ; clk          ; clk         ; 0.000        ; 0.078      ; 0.716      ;
; 0.452 ; delay_pipeline[75][6]  ; delay_pipeline[76][6]         ; clk          ; clk         ; 0.000        ; 0.078      ; 0.716      ;
; 0.453 ; delay_pipeline[91][0]  ; delay_pipeline[92][0]         ; clk          ; clk         ; 0.000        ; 0.079      ; 0.718      ;
; 0.454 ; delay_pipeline[75][0]  ; delay_pipeline[76][0]         ; clk          ; clk         ; 0.000        ; 0.078      ; 0.718      ;
; 0.454 ; delay_pipeline[68][5]  ; delay_pipeline[69][5]         ; clk          ; clk         ; 0.000        ; 0.077      ; 0.717      ;
; 0.454 ; delay_pipeline[68][8]  ; delay_pipeline[69][8]         ; clk          ; clk         ; 0.000        ; 0.077      ; 0.717      ;
; 0.454 ; delay_pipeline[69][9]  ; delay_pipeline[70][9]         ; clk          ; clk         ; 0.000        ; 0.077      ; 0.717      ;
; 0.455 ; delay_pipeline[68][4]  ; delay_pipeline[69][4]         ; clk          ; clk         ; 0.000        ; 0.077      ; 0.718      ;
; 0.455 ; delay_pipeline[69][6]  ; delay_pipeline[70][6]         ; clk          ; clk         ; 0.000        ; 0.077      ; 0.718      ;
; 0.455 ; delay_pipeline[68][10] ; delay_pipeline[69][10]        ; clk          ; clk         ; 0.000        ; 0.078      ; 0.719      ;
; 0.455 ; delay_pipeline[69][12] ; delay_pipeline[70][12]        ; clk          ; clk         ; 0.000        ; 0.078      ; 0.719      ;
; 0.455 ; delay_pipeline[69][13] ; delay_pipeline[70][13]        ; clk          ; clk         ; 0.000        ; 0.078      ; 0.719      ;
; 0.456 ; delay_pipeline[68][13] ; delay_pipeline[69][13]        ; clk          ; clk         ; 0.000        ; 0.078      ; 0.720      ;
; 0.459 ; delay_pipeline[49][6]  ; delay_pipeline[50][6]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.726      ;
; 0.470 ; delay_pipeline[70][13] ; delay_pipeline[71][13]        ; clk          ; clk         ; 0.000        ; 0.078      ; 0.734      ;
; 0.471 ; delay_pipeline[31][1]  ; delay_pipeline[32][1]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.738      ;
; 0.476 ; delay_pipeline[77][7]  ; delay_pipeline[78][7]         ; clk          ; clk         ; 0.000        ; 0.078      ; 0.740      ;
; 0.484 ; delay_pipeline[83][5]  ; delay_pipeline[84][5]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.750      ;
; 0.484 ; delay_pipeline[55][11] ; delay_pipeline[56][11]        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.750      ;
; 0.486 ; delay_pipeline[83][6]  ; delay_pipeline[84][6]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.752      ;
; 0.563 ; output_register[14]~5  ; output_register[14]~_emulated ; reset        ; clk         ; -0.500       ; 0.159      ; 0.438      ;
; 0.606 ; delay_pipeline[68][12] ; delay_pipeline[69][12]        ; clk          ; clk         ; 0.000        ; 0.078      ; 0.870      ;
; 0.607 ; delay_pipeline[89][1]  ; delay_pipeline[90][1]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.873      ;
; 0.608 ; delay_pipeline[65][1]  ; delay_pipeline[66][1]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.874      ;
; 0.609 ; delay_pipeline[73][7]  ; delay_pipeline[74][7]         ; clk          ; clk         ; 0.000        ; 0.078      ; 0.873      ;
; 0.609 ; delay_pipeline[90][7]  ; delay_pipeline[91][7]         ; clk          ; clk         ; 0.000        ; 0.079      ; 0.874      ;
; 0.610 ; delay_pipeline[65][3]  ; delay_pipeline[66][3]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.876      ;
; 0.610 ; delay_pipeline[73][3]  ; delay_pipeline[74][3]         ; clk          ; clk         ; 0.000        ; 0.078      ; 0.874      ;
; 0.610 ; delay_pipeline[99][7]  ; delay_pipeline[100][7]        ; clk          ; clk         ; 0.000        ; 0.078      ; 0.874      ;
; 0.611 ; delay_pipeline[99][11] ; delay_pipeline[100][11]       ; clk          ; clk         ; 0.000        ; 0.078      ; 0.875      ;
; 0.615 ; delay_pipeline[88][2]  ; delay_pipeline[89][2]         ; clk          ; clk         ; 0.000        ; 0.079      ; 0.880      ;
; 0.618 ; delay_pipeline[88][4]  ; delay_pipeline[89][4]         ; clk          ; clk         ; 0.000        ; 0.079      ; 0.883      ;
; 0.618 ; delay_pipeline[90][8]  ; delay_pipeline[91][8]         ; clk          ; clk         ; 0.000        ; 0.079      ; 0.883      ;
; 0.619 ; delay_pipeline[92][3]  ; delay_pipeline[93][3]         ; clk          ; clk         ; 0.000        ; 0.078      ; 0.883      ;
; 0.620 ; delay_pipeline[69][7]  ; delay_pipeline[70][7]         ; clk          ; clk         ; 0.000        ; 0.078      ; 0.884      ;
; 0.621 ; delay_pipeline[56][0]  ; delay_pipeline[57][0]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.887      ;
; 0.621 ; delay_pipeline[58][0]  ; delay_pipeline[59][0]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.887      ;
; 0.621 ; delay_pipeline[90][2]  ; delay_pipeline[91][2]         ; clk          ; clk         ; 0.000        ; 0.079      ; 0.886      ;
; 0.621 ; delay_pipeline[94][9]  ; delay_pipeline[95][9]         ; clk          ; clk         ; 0.000        ; 0.079      ; 0.886      ;
; 0.622 ; delay_pipeline[90][1]  ; delay_pipeline[91][1]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.888      ;
; 0.622 ; delay_pipeline[60][2]  ; delay_pipeline[61][2]         ; clk          ; clk         ; 0.000        ; 0.079      ; 0.887      ;
; 0.622 ; delay_pipeline[90][6]  ; delay_pipeline[91][6]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.888      ;
; 0.623 ; delay_pipeline[66][5]  ; delay_pipeline[67][5]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.889      ;
; 0.623 ; delay_pipeline[57][9]  ; delay_pipeline[58][9]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.889      ;
; 0.623 ; delay_pipeline[75][9]  ; delay_pipeline[76][9]         ; clk          ; clk         ; 0.000        ; 0.079      ; 0.888      ;
; 0.624 ; delay_pipeline[89][7]  ; delay_pipeline[90][7]         ; clk          ; clk         ; 0.000        ; 0.079      ; 0.889      ;
; 0.624 ; delay_pipeline[65][11] ; delay_pipeline[66][11]        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.889      ;
; 0.624 ; delay_pipeline[69][11] ; delay_pipeline[70][11]        ; clk          ; clk         ; 0.000        ; 0.077      ; 0.887      ;
; 0.624 ; delay_pipeline[73][13] ; delay_pipeline[74][13]        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.889      ;
; 0.625 ; delay_pipeline[75][3]  ; delay_pipeline[76][3]         ; clk          ; clk         ; 0.000        ; 0.078      ; 0.889      ;
; 0.625 ; delay_pipeline[69][8]  ; delay_pipeline[70][8]         ; clk          ; clk         ; 0.000        ; 0.077      ; 0.888      ;
; 0.625 ; delay_pipeline[67][12] ; delay_pipeline[68][12]        ; clk          ; clk         ; 0.000        ; 0.078      ; 0.889      ;
; 0.626 ; delay_pipeline[79][3]  ; delay_pipeline[80][3]         ; clk          ; clk         ; 0.000        ; 0.078      ; 0.890      ;
; 0.627 ; delay_pipeline[68][9]  ; delay_pipeline[69][9]         ; clk          ; clk         ; 0.000        ; 0.077      ; 0.890      ;
; 0.627 ; delay_pipeline[68][11] ; delay_pipeline[69][11]        ; clk          ; clk         ; 0.000        ; 0.077      ; 0.890      ;
; 0.627 ; delay_pipeline[51][10] ; delay_pipeline[52][10]        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.894      ;
; 0.628 ; delay_pipeline[31][2]  ; delay_pipeline[32][2]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.895      ;
; 0.629 ; delay_pipeline[46][0]  ; delay_pipeline[47][0]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.895      ;
; 0.629 ; delay_pipeline[81][1]  ; delay_pipeline[82][1]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.895      ;
; 0.629 ; delay_pipeline[60][6]  ; delay_pipeline[61][6]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.895      ;
; 0.630 ; delay_pipeline[98][0]  ; delay_pipeline[99][0]         ; clk          ; clk         ; 0.000        ; 0.078      ; 0.894      ;
; 0.630 ; delay_pipeline[82][6]  ; delay_pipeline[83][6]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.896      ;
; 0.630 ; delay_pipeline[31][0]  ; delay_pipeline[32][0]         ; clk          ; clk         ; 0.000        ; 0.082      ; 0.898      ;
; 0.632 ; delay_pipeline[82][4]  ; delay_pipeline[83][4]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.898      ;
; 0.632 ; delay_pipeline[57][5]  ; delay_pipeline[58][5]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.898      ;
; 0.632 ; delay_pipeline[79][9]  ; delay_pipeline[80][9]         ; clk          ; clk         ; 0.000        ; 0.077      ; 0.895      ;
; 0.632 ; delay_pipeline[50][3]  ; delay_pipeline[51][3]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.898      ;
; 0.634 ; delay_pipeline[45][13] ; delay_pipeline[46][13]        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.901      ;
; 0.635 ; delay_pipeline[48][0]  ; delay_pipeline[49][0]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.902      ;
; 0.637 ; delay_pipeline[86][10] ; delay_pipeline[87][10]        ; clk          ; clk         ; 0.000        ; 0.090      ; 0.913      ;
; 0.638 ; delay_pipeline[60][0]  ; delay_pipeline[61][0]         ; clk          ; clk         ; 0.000        ; 0.079      ; 0.903      ;
; 0.638 ; delay_pipeline[70][0]  ; delay_pipeline[71][0]         ; clk          ; clk         ; 0.000        ; 0.078      ; 0.902      ;
; 0.638 ; delay_pipeline[76][8]  ; delay_pipeline[77][8]         ; clk          ; clk         ; 0.000        ; 0.078      ; 0.902      ;
; 0.639 ; delay_pipeline[70][12] ; delay_pipeline[71][12]        ; clk          ; clk         ; 0.000        ; 0.078      ; 0.903      ;
; 0.641 ; delay_pipeline[60][3]  ; delay_pipeline[61][3]         ; clk          ; clk         ; 0.000        ; 0.079      ; 0.906      ;
; 0.643 ; delay_pipeline[60][5]  ; delay_pipeline[61][5]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.909      ;
; 0.644 ; delay_pipeline[82][7]  ; delay_pipeline[83][7]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.910      ;
; 0.645 ; delay_pipeline[58][2]  ; delay_pipeline[59][2]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.911      ;
; 0.645 ; delay_pipeline[58][3]  ; delay_pipeline[59][3]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.911      ;
; 0.645 ; delay_pipeline[45][7]  ; delay_pipeline[46][7]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.911      ;
; 0.646 ; delay_pipeline[58][7]  ; delay_pipeline[59][7]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.912      ;
; 0.646 ; delay_pipeline[29][2]  ; delay_pipeline[30][2]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.912      ;
; 0.648 ; delay_pipeline[84][3]  ; delay_pipeline[85][3]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.914      ;
; 0.648 ; delay_pipeline[82][12] ; delay_pipeline[83][12]        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.914      ;
; 0.648 ; delay_pipeline[77][13] ; delay_pipeline[78][13]        ; clk          ; clk         ; 0.000        ; 0.078      ; 0.912      ;
; 0.648 ; delay_pipeline[53][11] ; delay_pipeline[54][11]        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.915      ;
; 0.650 ; delay_pipeline[37][0]  ; delay_pipeline[38][0]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.916      ;
; 0.650 ; delay_pipeline[59][12] ; delay_pipeline[60][12]        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.916      ;
; 0.651 ; delay_pipeline[51][2]  ; delay_pipeline[52][2]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.918      ;
; 0.652 ; delay_pipeline[41][2]  ; delay_pipeline[42][2]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.918      ;
; 0.652 ; delay_pipeline[49][2]  ; delay_pipeline[50][2]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.919      ;
; 0.653 ; delay_pipeline[60][7]  ; delay_pipeline[61][7]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.919      ;
; 0.654 ; delay_pipeline[71][1]  ; delay_pipeline[72][1]         ; clk          ; clk         ; 0.000        ; 0.078      ; 0.918      ;
; 0.657 ; delay_pipeline[39][6]  ; delay_pipeline[40][6]         ; clk          ; clk         ; 0.000        ; 0.079      ; 0.922      ;
; 0.657 ; delay_pipeline[77][6]  ; delay_pipeline[78][6]         ; clk          ; clk         ; 0.000        ; 0.078      ; 0.921      ;
; 0.660 ; delay_pipeline[51][3]  ; delay_pipeline[52][3]         ; clk          ; clk         ; 0.000        ; 0.081      ; 0.927      ;
; 0.661 ; delay_pipeline[41][1]  ; delay_pipeline[42][1]         ; clk          ; clk         ; 0.000        ; 0.080      ; 0.927      ;
; 0.662 ; delay_pipeline[76][0]  ; delay_pipeline[77][0]         ; clk          ; clk         ; 0.000        ; 0.078      ; 0.926      ;
; 0.662 ; delay_pipeline[71][3]  ; delay_pipeline[72][3]         ; clk          ; clk         ; 0.000        ; 0.079      ; 0.927      ;
+-------+------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                              ;
+--------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; -0.626 ; reset     ; delay_pipeline[39][0]   ; reset        ; clk         ; 0.500        ; 2.991      ; 4.105      ;
; -0.626 ; reset     ; delay_pipeline[39][1]   ; reset        ; clk         ; 0.500        ; 2.991      ; 4.105      ;
; -0.626 ; reset     ; delay_pipeline[39][2]   ; reset        ; clk         ; 0.500        ; 2.991      ; 4.105      ;
; -0.623 ; reset     ; delay_pipeline[65][1]   ; reset        ; clk         ; 0.500        ; 2.982      ; 4.093      ;
; -0.623 ; reset     ; delay_pipeline[66][1]   ; reset        ; clk         ; 0.500        ; 2.982      ; 4.093      ;
; -0.623 ; reset     ; delay_pipeline[65][2]   ; reset        ; clk         ; 0.500        ; 2.982      ; 4.093      ;
; -0.623 ; reset     ; delay_pipeline[66][2]   ; reset        ; clk         ; 0.500        ; 2.982      ; 4.093      ;
; -0.623 ; reset     ; delay_pipeline[65][3]   ; reset        ; clk         ; 0.500        ; 2.982      ; 4.093      ;
; -0.623 ; reset     ; delay_pipeline[66][3]   ; reset        ; clk         ; 0.500        ; 2.982      ; 4.093      ;
; -0.623 ; reset     ; delay_pipeline[65][4]   ; reset        ; clk         ; 0.500        ; 2.982      ; 4.093      ;
; -0.623 ; reset     ; delay_pipeline[66][4]   ; reset        ; clk         ; 0.500        ; 2.982      ; 4.093      ;
; -0.623 ; reset     ; delay_pipeline[65][5]   ; reset        ; clk         ; 0.500        ; 2.982      ; 4.093      ;
; -0.623 ; reset     ; delay_pipeline[66][5]   ; reset        ; clk         ; 0.500        ; 2.982      ; 4.093      ;
; -0.623 ; reset     ; delay_pipeline[67][5]   ; reset        ; clk         ; 0.500        ; 2.982      ; 4.093      ;
; -0.623 ; reset     ; delay_pipeline[65][6]   ; reset        ; clk         ; 0.500        ; 2.982      ; 4.093      ;
; -0.623 ; reset     ; delay_pipeline[65][7]   ; reset        ; clk         ; 0.500        ; 2.982      ; 4.093      ;
; -0.623 ; reset     ; delay_pipeline[66][7]   ; reset        ; clk         ; 0.500        ; 2.982      ; 4.093      ;
; -0.623 ; reset     ; delay_pipeline[65][8]   ; reset        ; clk         ; 0.500        ; 2.982      ; 4.093      ;
; -0.623 ; reset     ; delay_pipeline[66][8]   ; reset        ; clk         ; 0.500        ; 2.982      ; 4.093      ;
; -0.611 ; reset     ; delay_pipeline[33][3]   ; reset        ; clk         ; 0.500        ; 2.991      ; 4.090      ;
; -0.611 ; reset     ; delay_pipeline[33][9]   ; reset        ; clk         ; 0.500        ; 2.991      ; 4.090      ;
; -0.609 ; reset     ; delay_pipeline[30][0]   ; reset        ; clk         ; 0.500        ; 2.987      ; 4.084      ;
; -0.609 ; reset     ; delay_pipeline[30][1]   ; reset        ; clk         ; 0.500        ; 2.987      ; 4.084      ;
; -0.609 ; reset     ; delay_pipeline[29][2]   ; reset        ; clk         ; 0.500        ; 2.987      ; 4.084      ;
; -0.609 ; reset     ; delay_pipeline[29][3]   ; reset        ; clk         ; 0.500        ; 2.987      ; 4.084      ;
; -0.592 ; reset     ; delay_pipeline[34][4]   ; reset        ; clk         ; 0.500        ; 2.983      ; 4.063      ;
; -0.592 ; reset     ; delay_pipeline[34][5]   ; reset        ; clk         ; 0.500        ; 2.983      ; 4.063      ;
; -0.592 ; reset     ; delay_pipeline[34][6]   ; reset        ; clk         ; 0.500        ; 2.983      ; 4.063      ;
; -0.592 ; reset     ; delay_pipeline[34][7]   ; reset        ; clk         ; 0.500        ; 2.983      ; 4.063      ;
; -0.592 ; reset     ; delay_pipeline[34][13]  ; reset        ; clk         ; 0.500        ; 2.983      ; 4.063      ;
; -0.589 ; reset     ; delay_pipeline[52][0]   ; reset        ; clk         ; 0.500        ; 3.001      ; 4.078      ;
; -0.589 ; reset     ; delay_pipeline[53][0]   ; reset        ; clk         ; 0.500        ; 3.001      ; 4.078      ;
; -0.589 ; reset     ; delay_pipeline[78][0]   ; reset        ; clk         ; 0.500        ; 2.928      ; 4.005      ;
; -0.589 ; reset     ; delay_pipeline[52][1]   ; reset        ; clk         ; 0.500        ; 3.001      ; 4.078      ;
; -0.589 ; reset     ; delay_pipeline[53][1]   ; reset        ; clk         ; 0.500        ; 3.001      ; 4.078      ;
; -0.589 ; reset     ; delay_pipeline[78][1]   ; reset        ; clk         ; 0.500        ; 2.928      ; 4.005      ;
; -0.589 ; reset     ; delay_pipeline[53][2]   ; reset        ; clk         ; 0.500        ; 3.001      ; 4.078      ;
; -0.589 ; reset     ; delay_pipeline[78][2]   ; reset        ; clk         ; 0.500        ; 2.928      ; 4.005      ;
; -0.589 ; reset     ; delay_pipeline[78][3]   ; reset        ; clk         ; 0.500        ; 2.928      ; 4.005      ;
; -0.588 ; reset     ; delay_pipeline[38][0]   ; reset        ; clk         ; 0.500        ; 2.992      ; 4.068      ;
; -0.588 ; reset     ; delay_pipeline[38][1]   ; reset        ; clk         ; 0.500        ; 2.992      ; 4.068      ;
; -0.587 ; reset     ; delay_pipeline[28][0]   ; reset        ; clk         ; 0.500        ; 2.988      ; 4.063      ;
; -0.587 ; reset     ; delay_pipeline[29][0]   ; reset        ; clk         ; 0.500        ; 2.988      ; 4.063      ;
; -0.587 ; reset     ; delay_pipeline[29][1]   ; reset        ; clk         ; 0.500        ; 2.988      ; 4.063      ;
; -0.587 ; reset     ; delay_pipeline[28][2]   ; reset        ; clk         ; 0.500        ; 2.988      ; 4.063      ;
; -0.587 ; reset     ; delay_pipeline[33][8]   ; reset        ; clk         ; 0.500        ; 2.991      ; 4.066      ;
; -0.587 ; reset     ; delay_pipeline[33][10]  ; reset        ; clk         ; 0.500        ; 2.991      ; 4.066      ;
; -0.587 ; reset     ; delay_pipeline[33][11]  ; reset        ; clk         ; 0.500        ; 2.991      ; 4.066      ;
; -0.577 ; reset     ; delay_pipeline[34][11]  ; reset        ; clk         ; 0.500        ; 2.983      ; 4.048      ;
; -0.577 ; reset     ; delay_pipeline[34][12]  ; reset        ; clk         ; 0.500        ; 2.983      ; 4.048      ;
; -0.575 ; reset     ; delay_pipeline[67][4]   ; reset        ; clk         ; 0.500        ; 2.982      ; 4.045      ;
; -0.575 ; reset     ; delay_pipeline[66][6]   ; reset        ; clk         ; 0.500        ; 2.982      ; 4.045      ;
; -0.575 ; reset     ; delay_pipeline[67][7]   ; reset        ; clk         ; 0.500        ; 2.982      ; 4.045      ;
; -0.563 ; reset     ; delay_pipeline[54][0]   ; reset        ; clk         ; 0.500        ; 3.001      ; 4.052      ;
; -0.563 ; reset     ; delay_pipeline[54][1]   ; reset        ; clk         ; 0.500        ; 3.001      ; 4.052      ;
; -0.563 ; reset     ; delay_pipeline[54][2]   ; reset        ; clk         ; 0.500        ; 3.001      ; 4.052      ;
; -0.563 ; reset     ; delay_pipeline[53][3]   ; reset        ; clk         ; 0.500        ; 3.001      ; 4.052      ;
; -0.563 ; reset     ; delay_pipeline[54][3]   ; reset        ; clk         ; 0.500        ; 3.001      ; 4.052      ;
; -0.563 ; reset     ; delay_pipeline[29][9]   ; reset        ; clk         ; 0.500        ; 2.989      ; 4.040      ;
; -0.563 ; reset     ; delay_pipeline[29][10]  ; reset        ; clk         ; 0.500        ; 2.989      ; 4.040      ;
; -0.563 ; reset     ; delay_pipeline[29][12]  ; reset        ; clk         ; 0.500        ; 2.989      ; 4.040      ;
; -0.563 ; reset     ; delay_pipeline[29][13]  ; reset        ; clk         ; 0.500        ; 2.989      ; 4.040      ;
; -0.559 ; reset     ; delay_pipeline[14][0]   ; reset        ; clk         ; 0.500        ; 2.945      ; 3.992      ;
; -0.559 ; reset     ; delay_pipeline[14][1]   ; reset        ; clk         ; 0.500        ; 2.945      ; 3.992      ;
; -0.559 ; reset     ; delay_pipeline[14][2]   ; reset        ; clk         ; 0.500        ; 2.945      ; 3.992      ;
; -0.559 ; reset     ; delay_pipeline[14][3]   ; reset        ; clk         ; 0.500        ; 2.945      ; 3.992      ;
; -0.559 ; reset     ; delay_pipeline[14][4]   ; reset        ; clk         ; 0.500        ; 2.945      ; 3.992      ;
; -0.559 ; reset     ; delay_pipeline[14][5]   ; reset        ; clk         ; 0.500        ; 2.945      ; 3.992      ;
; -0.559 ; reset     ; delay_pipeline[14][6]   ; reset        ; clk         ; 0.500        ; 2.945      ; 3.992      ;
; -0.559 ; reset     ; delay_pipeline[14][7]   ; reset        ; clk         ; 0.500        ; 2.945      ; 3.992      ;
; -0.559 ; reset     ; delay_pipeline[14][8]   ; reset        ; clk         ; 0.500        ; 2.945      ; 3.992      ;
; -0.559 ; reset     ; delay_pipeline[14][9]   ; reset        ; clk         ; 0.500        ; 2.945      ; 3.992      ;
; -0.559 ; reset     ; delay_pipeline[14][10]  ; reset        ; clk         ; 0.500        ; 2.945      ; 3.992      ;
; -0.559 ; reset     ; delay_pipeline[14][11]  ; reset        ; clk         ; 0.500        ; 2.945      ; 3.992      ;
; -0.559 ; reset     ; delay_pipeline[14][12]  ; reset        ; clk         ; 0.500        ; 2.945      ; 3.992      ;
; -0.559 ; reset     ; delay_pipeline[14][13]  ; reset        ; clk         ; 0.500        ; 2.945      ; 3.992      ;
; -0.549 ; reset     ; delay_pipeline[29][4]   ; reset        ; clk         ; 0.500        ; 2.988      ; 4.025      ;
; -0.549 ; reset     ; delay_pipeline[29][5]   ; reset        ; clk         ; 0.500        ; 2.988      ; 4.025      ;
; -0.549 ; reset     ; delay_pipeline[29][6]   ; reset        ; clk         ; 0.500        ; 2.988      ; 4.025      ;
; -0.543 ; reset     ; delay_pipeline[100][1]  ; reset        ; clk         ; 0.500        ; 2.943      ; 3.974      ;
; -0.543 ; reset     ; delay_pipeline[100][2]  ; reset        ; clk         ; 0.500        ; 2.943      ; 3.974      ;
; -0.543 ; reset     ; delay_pipeline[100][3]  ; reset        ; clk         ; 0.500        ; 2.943      ; 3.974      ;
; -0.543 ; reset     ; delay_pipeline[100][4]  ; reset        ; clk         ; 0.500        ; 2.943      ; 3.974      ;
; -0.543 ; reset     ; delay_pipeline[100][5]  ; reset        ; clk         ; 0.500        ; 2.943      ; 3.974      ;
; -0.543 ; reset     ; delay_pipeline[100][6]  ; reset        ; clk         ; 0.500        ; 2.943      ; 3.974      ;
; -0.543 ; reset     ; delay_pipeline[100][8]  ; reset        ; clk         ; 0.500        ; 2.943      ; 3.974      ;
; -0.543 ; reset     ; delay_pipeline[100][9]  ; reset        ; clk         ; 0.500        ; 2.943      ; 3.974      ;
; -0.543 ; reset     ; delay_pipeline[100][10] ; reset        ; clk         ; 0.500        ; 2.943      ; 3.974      ;
; -0.543 ; reset     ; delay_pipeline[100][12] ; reset        ; clk         ; 0.500        ; 2.943      ; 3.974      ;
; -0.543 ; reset     ; delay_pipeline[100][13] ; reset        ; clk         ; 0.500        ; 2.943      ; 3.974      ;
; -0.542 ; reset     ; delay_pipeline[68][4]   ; reset        ; clk         ; 0.500        ; 2.930      ; 3.960      ;
; -0.542 ; reset     ; delay_pipeline[69][4]   ; reset        ; clk         ; 0.500        ; 2.930      ; 3.960      ;
; -0.542 ; reset     ; delay_pipeline[68][5]   ; reset        ; clk         ; 0.500        ; 2.930      ; 3.960      ;
; -0.542 ; reset     ; delay_pipeline[69][5]   ; reset        ; clk         ; 0.500        ; 2.930      ; 3.960      ;
; -0.542 ; reset     ; delay_pipeline[68][6]   ; reset        ; clk         ; 0.500        ; 2.930      ; 3.960      ;
; -0.542 ; reset     ; delay_pipeline[69][6]   ; reset        ; clk         ; 0.500        ; 2.930      ; 3.960      ;
; -0.542 ; reset     ; delay_pipeline[70][6]   ; reset        ; clk         ; 0.500        ; 2.930      ; 3.960      ;
; -0.542 ; reset     ; delay_pipeline[68][8]   ; reset        ; clk         ; 0.500        ; 2.930      ; 3.960      ;
; -0.542 ; reset     ; delay_pipeline[69][8]   ; reset        ; clk         ; 0.500        ; 2.930      ; 3.960      ;
; -0.542 ; reset     ; delay_pipeline[70][8]   ; reset        ; clk         ; 0.500        ; 2.930      ; 3.960      ;
+--------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                             ;
+-------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.171 ; reset     ; delay_pipeline[97][0]  ; reset        ; clk         ; 0.000        ; 3.070      ; 3.457      ;
; 0.171 ; reset     ; delay_pipeline[97][1]  ; reset        ; clk         ; 0.000        ; 3.070      ; 3.457      ;
; 0.171 ; reset     ; delay_pipeline[97][2]  ; reset        ; clk         ; 0.000        ; 3.070      ; 3.457      ;
; 0.171 ; reset     ; delay_pipeline[97][3]  ; reset        ; clk         ; 0.000        ; 3.070      ; 3.457      ;
; 0.171 ; reset     ; delay_pipeline[97][4]  ; reset        ; clk         ; 0.000        ; 3.070      ; 3.457      ;
; 0.171 ; reset     ; delay_pipeline[97][5]  ; reset        ; clk         ; 0.000        ; 3.070      ; 3.457      ;
; 0.171 ; reset     ; delay_pipeline[97][6]  ; reset        ; clk         ; 0.000        ; 3.070      ; 3.457      ;
; 0.171 ; reset     ; delay_pipeline[97][7]  ; reset        ; clk         ; 0.000        ; 3.070      ; 3.457      ;
; 0.171 ; reset     ; delay_pipeline[97][8]  ; reset        ; clk         ; 0.000        ; 3.070      ; 3.457      ;
; 0.171 ; reset     ; delay_pipeline[97][9]  ; reset        ; clk         ; 0.000        ; 3.070      ; 3.457      ;
; 0.171 ; reset     ; delay_pipeline[97][10] ; reset        ; clk         ; 0.000        ; 3.070      ; 3.457      ;
; 0.171 ; reset     ; delay_pipeline[97][11] ; reset        ; clk         ; 0.000        ; 3.070      ; 3.457      ;
; 0.171 ; reset     ; delay_pipeline[97][12] ; reset        ; clk         ; 0.000        ; 3.070      ; 3.457      ;
; 0.171 ; reset     ; delay_pipeline[97][13] ; reset        ; clk         ; 0.000        ; 3.070      ; 3.457      ;
; 0.174 ; reset     ; delay_pipeline[96][1]  ; reset        ; clk         ; 0.000        ; 3.070      ; 3.460      ;
; 0.174 ; reset     ; delay_pipeline[96][2]  ; reset        ; clk         ; 0.000        ; 3.070      ; 3.460      ;
; 0.174 ; reset     ; delay_pipeline[95][3]  ; reset        ; clk         ; 0.000        ; 3.070      ; 3.460      ;
; 0.174 ; reset     ; delay_pipeline[96][3]  ; reset        ; clk         ; 0.000        ; 3.070      ; 3.460      ;
; 0.174 ; reset     ; delay_pipeline[96][4]  ; reset        ; clk         ; 0.000        ; 3.070      ; 3.460      ;
; 0.174 ; reset     ; delay_pipeline[96][5]  ; reset        ; clk         ; 0.000        ; 3.070      ; 3.460      ;
; 0.174 ; reset     ; delay_pipeline[96][6]  ; reset        ; clk         ; 0.000        ; 3.070      ; 3.460      ;
; 0.174 ; reset     ; delay_pipeline[96][7]  ; reset        ; clk         ; 0.000        ; 3.070      ; 3.460      ;
; 0.174 ; reset     ; delay_pipeline[22][8]  ; reset        ; clk         ; 0.000        ; 3.063      ; 3.453      ;
; 0.174 ; reset     ; delay_pipeline[95][8]  ; reset        ; clk         ; 0.000        ; 3.070      ; 3.460      ;
; 0.174 ; reset     ; delay_pipeline[96][8]  ; reset        ; clk         ; 0.000        ; 3.070      ; 3.460      ;
; 0.174 ; reset     ; delay_pipeline[22][9]  ; reset        ; clk         ; 0.000        ; 3.063      ; 3.453      ;
; 0.174 ; reset     ; delay_pipeline[96][9]  ; reset        ; clk         ; 0.000        ; 3.070      ; 3.460      ;
; 0.174 ; reset     ; delay_pipeline[22][10] ; reset        ; clk         ; 0.000        ; 3.063      ; 3.453      ;
; 0.174 ; reset     ; delay_pipeline[96][10] ; reset        ; clk         ; 0.000        ; 3.070      ; 3.460      ;
; 0.174 ; reset     ; delay_pipeline[22][11] ; reset        ; clk         ; 0.000        ; 3.063      ; 3.453      ;
; 0.174 ; reset     ; delay_pipeline[96][11] ; reset        ; clk         ; 0.000        ; 3.070      ; 3.460      ;
; 0.174 ; reset     ; delay_pipeline[96][12] ; reset        ; clk         ; 0.000        ; 3.070      ; 3.460      ;
; 0.174 ; reset     ; delay_pipeline[96][13] ; reset        ; clk         ; 0.000        ; 3.070      ; 3.460      ;
; 0.175 ; reset     ; delay_pipeline[46][0]  ; reset        ; clk         ; 0.000        ; 3.093      ; 3.484      ;
; 0.175 ; reset     ; delay_pipeline[47][0]  ; reset        ; clk         ; 0.000        ; 3.093      ; 3.484      ;
; 0.176 ; reset     ; delay_pipeline[62][0]  ; reset        ; clk         ; 0.000        ; 3.096      ; 3.488      ;
; 0.176 ; reset     ; delay_pipeline[21][1]  ; reset        ; clk         ; 0.000        ; 3.062      ; 3.454      ;
; 0.176 ; reset     ; delay_pipeline[21][2]  ; reset        ; clk         ; 0.000        ; 3.062      ; 3.454      ;
; 0.176 ; reset     ; delay_pipeline[21][3]  ; reset        ; clk         ; 0.000        ; 3.062      ; 3.454      ;
; 0.176 ; reset     ; delay_pipeline[21][4]  ; reset        ; clk         ; 0.000        ; 3.062      ; 3.454      ;
; 0.176 ; reset     ; delay_pipeline[21][5]  ; reset        ; clk         ; 0.000        ; 3.062      ; 3.454      ;
; 0.176 ; reset     ; delay_pipeline[21][6]  ; reset        ; clk         ; 0.000        ; 3.062      ; 3.454      ;
; 0.176 ; reset     ; delay_pipeline[21][7]  ; reset        ; clk         ; 0.000        ; 3.062      ; 3.454      ;
; 0.176 ; reset     ; delay_pipeline[21][8]  ; reset        ; clk         ; 0.000        ; 3.062      ; 3.454      ;
; 0.176 ; reset     ; delay_pipeline[21][9]  ; reset        ; clk         ; 0.000        ; 3.062      ; 3.454      ;
; 0.176 ; reset     ; delay_pipeline[21][10] ; reset        ; clk         ; 0.000        ; 3.062      ; 3.454      ;
; 0.176 ; reset     ; delay_pipeline[21][11] ; reset        ; clk         ; 0.000        ; 3.062      ; 3.454      ;
; 0.176 ; reset     ; delay_pipeline[21][12] ; reset        ; clk         ; 0.000        ; 3.062      ; 3.454      ;
; 0.176 ; reset     ; delay_pipeline[21][13] ; reset        ; clk         ; 0.000        ; 3.062      ; 3.454      ;
; 0.184 ; reset     ; delay_pipeline[32][0]  ; reset        ; clk         ; 0.000        ; 3.117      ; 3.517      ;
; 0.184 ; reset     ; delay_pipeline[31][3]  ; reset        ; clk         ; 0.000        ; 3.117      ; 3.517      ;
; 0.184 ; reset     ; delay_pipeline[31][4]  ; reset        ; clk         ; 0.000        ; 3.117      ; 3.517      ;
; 0.184 ; reset     ; delay_pipeline[31][5]  ; reset        ; clk         ; 0.000        ; 3.117      ; 3.517      ;
; 0.184 ; reset     ; delay_pipeline[31][6]  ; reset        ; clk         ; 0.000        ; 3.117      ; 3.517      ;
; 0.184 ; reset     ; delay_pipeline[31][7]  ; reset        ; clk         ; 0.000        ; 3.117      ; 3.517      ;
; 0.184 ; reset     ; delay_pipeline[31][8]  ; reset        ; clk         ; 0.000        ; 3.117      ; 3.517      ;
; 0.184 ; reset     ; delay_pipeline[31][9]  ; reset        ; clk         ; 0.000        ; 3.117      ; 3.517      ;
; 0.184 ; reset     ; delay_pipeline[31][10] ; reset        ; clk         ; 0.000        ; 3.117      ; 3.517      ;
; 0.184 ; reset     ; delay_pipeline[31][11] ; reset        ; clk         ; 0.000        ; 3.117      ; 3.517      ;
; 0.184 ; reset     ; delay_pipeline[31][12] ; reset        ; clk         ; 0.000        ; 3.117      ; 3.517      ;
; 0.184 ; reset     ; delay_pipeline[61][12] ; reset        ; clk         ; 0.000        ; 3.068      ; 3.468      ;
; 0.184 ; reset     ; delay_pipeline[31][13] ; reset        ; clk         ; 0.000        ; 3.117      ; 3.517      ;
; 0.184 ; reset     ; delay_pipeline[61][13] ; reset        ; clk         ; 0.000        ; 3.068      ; 3.468      ;
; 0.185 ; reset     ; delay_pipeline[30][4]  ; reset        ; clk         ; 0.000        ; 3.077      ; 3.478      ;
; 0.185 ; reset     ; delay_pipeline[30][5]  ; reset        ; clk         ; 0.000        ; 3.077      ; 3.478      ;
; 0.185 ; reset     ; delay_pipeline[30][6]  ; reset        ; clk         ; 0.000        ; 3.077      ; 3.478      ;
; 0.185 ; reset     ; delay_pipeline[30][7]  ; reset        ; clk         ; 0.000        ; 3.077      ; 3.478      ;
; 0.190 ; reset     ; delay_pipeline[82][0]  ; reset        ; clk         ; 0.000        ; 3.085      ; 3.491      ;
; 0.191 ; reset     ; delay_pipeline[15][1]  ; reset        ; clk         ; 0.000        ; 3.063      ; 3.470      ;
; 0.191 ; reset     ; delay_pipeline[15][2]  ; reset        ; clk         ; 0.000        ; 3.063      ; 3.470      ;
; 0.191 ; reset     ; delay_pipeline[15][3]  ; reset        ; clk         ; 0.000        ; 3.063      ; 3.470      ;
; 0.191 ; reset     ; delay_pipeline[32][4]  ; reset        ; clk         ; 0.000        ; 3.115      ; 3.522      ;
; 0.191 ; reset     ; delay_pipeline[32][5]  ; reset        ; clk         ; 0.000        ; 3.115      ; 3.522      ;
; 0.191 ; reset     ; delay_pipeline[32][6]  ; reset        ; clk         ; 0.000        ; 3.115      ; 3.522      ;
; 0.191 ; reset     ; delay_pipeline[32][7]  ; reset        ; clk         ; 0.000        ; 3.115      ; 3.522      ;
; 0.191 ; reset     ; delay_pipeline[32][8]  ; reset        ; clk         ; 0.000        ; 3.115      ; 3.522      ;
; 0.191 ; reset     ; delay_pipeline[32][9]  ; reset        ; clk         ; 0.000        ; 3.115      ; 3.522      ;
; 0.191 ; reset     ; delay_pipeline[32][10] ; reset        ; clk         ; 0.000        ; 3.115      ; 3.522      ;
; 0.191 ; reset     ; delay_pipeline[32][11] ; reset        ; clk         ; 0.000        ; 3.115      ; 3.522      ;
; 0.191 ; reset     ; delay_pipeline[32][12] ; reset        ; clk         ; 0.000        ; 3.115      ; 3.522      ;
; 0.191 ; reset     ; delay_pipeline[32][13] ; reset        ; clk         ; 0.000        ; 3.115      ; 3.522      ;
; 0.193 ; reset     ; delay_pipeline[59][1]  ; reset        ; clk         ; 0.000        ; 3.099      ; 3.508      ;
; 0.193 ; reset     ; delay_pipeline[29][7]  ; reset        ; clk         ; 0.000        ; 3.099      ; 3.508      ;
; 0.194 ; reset     ; delay_pipeline[81][0]  ; reset        ; clk         ; 0.000        ; 3.081      ; 3.491      ;
; 0.194 ; reset     ; delay_pipeline[36][1]  ; reset        ; clk         ; 0.000        ; 3.096      ; 3.506      ;
; 0.194 ; reset     ; delay_pipeline[81][1]  ; reset        ; clk         ; 0.000        ; 3.081      ; 3.491      ;
; 0.194 ; reset     ; delay_pipeline[82][1]  ; reset        ; clk         ; 0.000        ; 3.081      ; 3.491      ;
; 0.194 ; reset     ; delay_pipeline[36][2]  ; reset        ; clk         ; 0.000        ; 3.096      ; 3.506      ;
; 0.194 ; reset     ; delay_pipeline[82][2]  ; reset        ; clk         ; 0.000        ; 3.081      ; 3.491      ;
; 0.194 ; reset     ; delay_pipeline[36][3]  ; reset        ; clk         ; 0.000        ; 3.096      ; 3.506      ;
; 0.194 ; reset     ; delay_pipeline[81][3]  ; reset        ; clk         ; 0.000        ; 3.081      ; 3.491      ;
; 0.194 ; reset     ; delay_pipeline[82][3]  ; reset        ; clk         ; 0.000        ; 3.081      ; 3.491      ;
; 0.194 ; reset     ; delay_pipeline[36][4]  ; reset        ; clk         ; 0.000        ; 3.096      ; 3.506      ;
; 0.194 ; reset     ; delay_pipeline[81][4]  ; reset        ; clk         ; 0.000        ; 3.081      ; 3.491      ;
; 0.194 ; reset     ; delay_pipeline[36][5]  ; reset        ; clk         ; 0.000        ; 3.096      ; 3.506      ;
; 0.194 ; reset     ; delay_pipeline[81][5]  ; reset        ; clk         ; 0.000        ; 3.081      ; 3.491      ;
; 0.194 ; reset     ; delay_pipeline[36][6]  ; reset        ; clk         ; 0.000        ; 3.096      ; 3.506      ;
; 0.194 ; reset     ; delay_pipeline[81][6]  ; reset        ; clk         ; 0.000        ; 3.081      ; 3.491      ;
; 0.194 ; reset     ; delay_pipeline[36][7]  ; reset        ; clk         ; 0.000        ; 3.096      ; 3.506      ;
; 0.194 ; reset     ; delay_pipeline[81][7]  ; reset        ; clk         ; 0.000        ; 3.081      ; 3.491      ;
+-------+-----------+------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                   ;
+--------+--------------+----------------+------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------+-------+------------+-------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[0][0]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[0][10]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[0][11]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[0][12]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[0][13]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[0][1]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[0][2]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[0][3]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[0][4]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[0][5]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[0][6]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[0][7]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[0][8]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[0][9]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[100][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[100][10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[100][11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[100][12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[100][13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[100][1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[100][2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[100][3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[100][4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[100][5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[100][6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[100][7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[100][8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[100][9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[10][0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[10][10]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[10][11]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[10][12]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[10][13]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[10][1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[10][2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[10][3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[10][4]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[10][5]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[10][6]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[10][7]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[10][8]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[10][9]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[11][0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[11][10]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[11][11]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[11][12]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[11][13]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[11][1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[11][2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[11][3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[11][4]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[11][5]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[11][6]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[11][7]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[11][8]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[11][9]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[12][0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[12][10]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[12][11]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[12][12]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[12][13]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[12][1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[12][2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[12][3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[12][4]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[12][5]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[12][6]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[12][7]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[12][8]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[12][9]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[13][0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[13][10]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[13][11]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[13][12]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[13][13]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[13][1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[13][2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[13][3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[13][4]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[13][5]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[13][6]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[13][7]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[13][8]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[13][9]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[14][0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[14][10]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[14][11]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[14][12]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[14][13]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[14][1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[14][2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[14][3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[14][4]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[14][5]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[14][6]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[14][7]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[14][8]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[14][9]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[15][0]   ;
+--------+--------------+----------------+------------+-------+------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'reset'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; reset ; Rise       ; reset                        ;
; 0.293  ; 0.293        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; output_register[24]~45|datad ;
; 0.294  ; 0.294        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; output_register[20]~29|datad ;
; 0.294  ; 0.294        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; output_register[21]~33|datad ;
; 0.294  ; 0.294        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; output_register[26]~53|datad ;
; 0.295  ; 0.295        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; output_register[22]~37|datad ;
; 0.295  ; 0.295        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; output_register[23]~41|datad ;
; 0.312  ; 0.312        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; output_register[13]~1|datad  ;
; 0.323  ; 0.323        ; 0.000          ; High Pulse Width ; reset ; Fall       ; output_register[24]~45       ;
; 0.324  ; 0.324        ; 0.000          ; High Pulse Width ; reset ; Fall       ; output_register[20]~29       ;
; 0.324  ; 0.324        ; 0.000          ; High Pulse Width ; reset ; Fall       ; output_register[21]~33       ;
; 0.324  ; 0.324        ; 0.000          ; High Pulse Width ; reset ; Fall       ; output_register[26]~53       ;
; 0.325  ; 0.325        ; 0.000          ; High Pulse Width ; reset ; Fall       ; output_register[22]~37       ;
; 0.325  ; 0.325        ; 0.000          ; High Pulse Width ; reset ; Fall       ; output_register[23]~41       ;
; 0.342  ; 0.342        ; 0.000          ; High Pulse Width ; reset ; Fall       ; output_register[13]~1        ;
; 0.352  ; 0.352        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; output_register[14]~5|datad  ;
; 0.353  ; 0.353        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; output_register[18]~21|datad ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; output_register[15]~9|datad  ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; output_register[16]~13|datad ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; output_register[17]~17|datad ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; output_register[19]~25|datad ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; output_register[25]~49|datad ;
; 0.381  ; 0.381        ; 0.000          ; High Pulse Width ; reset ; Fall       ; output_register[14]~5        ;
; 0.382  ; 0.382        ; 0.000          ; High Pulse Width ; reset ; Fall       ; output_register[18]~21       ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; reset ; Fall       ; output_register[15]~9        ;
; 0.383  ; 0.383        ; 0.000          ; High Pulse Width ; reset ; Fall       ; output_register[16]~13       ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; reset ; Fall       ; output_register[17]~17       ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; reset ; Fall       ; output_register[19]~25       ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~input|o                ;
; 0.398  ; 0.398        ; 0.000          ; High Pulse Width ; reset ; Fall       ; output_register[25]~49       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset~input|i                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~input|i                ;
; 0.599  ; 0.599        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; output_register[25]~49       ;
; 0.607  ; 0.607        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset~input|o                ;
; 0.613  ; 0.613        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; output_register[17]~17       ;
; 0.614  ; 0.614        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; output_register[15]~9        ;
; 0.614  ; 0.614        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; output_register[16]~13       ;
; 0.614  ; 0.614        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; output_register[19]~25       ;
; 0.616  ; 0.616        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; output_register[18]~21       ;
; 0.617  ; 0.617        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; output_register[14]~5        ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; reset ; Rise       ; output_register[25]~49|datad ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; reset ; Rise       ; output_register[17]~17|datad ;
; 0.644  ; 0.644        ; 0.000          ; High Pulse Width ; reset ; Rise       ; output_register[15]~9|datad  ;
; 0.644  ; 0.644        ; 0.000          ; High Pulse Width ; reset ; Rise       ; output_register[16]~13|datad ;
; 0.644  ; 0.644        ; 0.000          ; High Pulse Width ; reset ; Rise       ; output_register[19]~25|datad ;
; 0.646  ; 0.646        ; 0.000          ; High Pulse Width ; reset ; Rise       ; output_register[18]~21|datad ;
; 0.647  ; 0.647        ; 0.000          ; High Pulse Width ; reset ; Rise       ; output_register[14]~5|datad  ;
; 0.658  ; 0.658        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; output_register[13]~1        ;
; 0.674  ; 0.674        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; output_register[23]~41       ;
; 0.675  ; 0.675        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; output_register[22]~37       ;
; 0.675  ; 0.675        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; output_register[26]~53       ;
; 0.676  ; 0.676        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; output_register[20]~29       ;
; 0.676  ; 0.676        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; output_register[21]~33       ;
; 0.676  ; 0.676        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; output_register[24]~45       ;
; 0.687  ; 0.687        ; 0.000          ; High Pulse Width ; reset ; Rise       ; output_register[13]~1|datad  ;
; 0.703  ; 0.703        ; 0.000          ; High Pulse Width ; reset ; Rise       ; output_register[23]~41|datad ;
; 0.704  ; 0.704        ; 0.000          ; High Pulse Width ; reset ; Rise       ; output_register[22]~37|datad ;
; 0.704  ; 0.704        ; 0.000          ; High Pulse Width ; reset ; Rise       ; output_register[26]~53|datad ;
; 0.705  ; 0.705        ; 0.000          ; High Pulse Width ; reset ; Rise       ; output_register[20]~29|datad ;
; 0.705  ; 0.705        ; 0.000          ; High Pulse Width ; reset ; Rise       ; output_register[21]~33|datad ;
; 0.705  ; 0.705        ; 0.000          ; High Pulse Width ; reset ; Rise       ; output_register[24]~45|datad ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; ADC_A[*]   ; clk        ; 3.670 ; 4.220 ; Rise       ; clk             ;
;  ADC_A[0]  ; clk        ; 3.670 ; 4.220 ; Rise       ; clk             ;
;  ADC_A[1]  ; clk        ; 3.588 ; 4.119 ; Rise       ; clk             ;
;  ADC_A[2]  ; clk        ; 3.320 ; 3.810 ; Rise       ; clk             ;
;  ADC_A[3]  ; clk        ; 3.552 ; 4.014 ; Rise       ; clk             ;
;  ADC_A[4]  ; clk        ; 3.583 ; 4.099 ; Rise       ; clk             ;
;  ADC_A[5]  ; clk        ; 3.545 ; 4.032 ; Rise       ; clk             ;
;  ADC_A[6]  ; clk        ; 3.622 ; 4.170 ; Rise       ; clk             ;
;  ADC_A[7]  ; clk        ; 3.621 ; 4.155 ; Rise       ; clk             ;
;  ADC_A[8]  ; clk        ; 3.173 ; 3.661 ; Rise       ; clk             ;
;  ADC_A[9]  ; clk        ; 3.210 ; 3.743 ; Rise       ; clk             ;
;  ADC_A[10] ; clk        ; 3.396 ; 3.788 ; Rise       ; clk             ;
;  ADC_A[11] ; clk        ; 3.525 ; 4.018 ; Rise       ; clk             ;
;  ADC_A[12] ; clk        ; 3.187 ; 3.653 ; Rise       ; clk             ;
;  ADC_A[13] ; clk        ; 3.254 ; 3.757 ; Rise       ; clk             ;
; ADC_A[*]   ; reset      ; 4.516 ; 5.018 ; Fall       ; reset           ;
;  ADC_A[0]  ; reset      ; 4.230 ; 4.710 ; Fall       ; reset           ;
;  ADC_A[1]  ; reset      ; 4.516 ; 5.018 ; Fall       ; reset           ;
;  ADC_A[2]  ; reset      ; 4.321 ; 4.757 ; Fall       ; reset           ;
;  ADC_A[3]  ; reset      ; 4.237 ; 4.719 ; Fall       ; reset           ;
;  ADC_A[4]  ; reset      ; 4.323 ; 4.854 ; Fall       ; reset           ;
;  ADC_A[5]  ; reset      ; 4.253 ; 4.754 ; Fall       ; reset           ;
;  ADC_A[6]  ; reset      ; 4.073 ; 4.596 ; Fall       ; reset           ;
;  ADC_A[7]  ; reset      ; 3.708 ; 4.178 ; Fall       ; reset           ;
;  ADC_A[8]  ; reset      ; 3.721 ; 4.208 ; Fall       ; reset           ;
;  ADC_A[9]  ; reset      ; 3.949 ; 4.354 ; Fall       ; reset           ;
;  ADC_A[10] ; reset      ; 3.989 ; 4.361 ; Fall       ; reset           ;
;  ADC_A[11] ; reset      ; 3.906 ; 4.350 ; Fall       ; reset           ;
;  ADC_A[12] ; reset      ; 3.338 ; 3.792 ; Fall       ; reset           ;
;  ADC_A[13] ; reset      ; 3.679 ; 4.137 ; Fall       ; reset           ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; ADC_A[*]   ; clk        ; -2.676 ; -3.137 ; Rise       ; clk             ;
;  ADC_A[0]  ; clk        ; -3.153 ; -3.681 ; Rise       ; clk             ;
;  ADC_A[1]  ; clk        ; -3.074 ; -3.584 ; Rise       ; clk             ;
;  ADC_A[2]  ; clk        ; -2.817 ; -3.288 ; Rise       ; clk             ;
;  ADC_A[3]  ; clk        ; -3.039 ; -3.483 ; Rise       ; clk             ;
;  ADC_A[4]  ; clk        ; -3.069 ; -3.565 ; Rise       ; clk             ;
;  ADC_A[5]  ; clk        ; -3.033 ; -3.500 ; Rise       ; clk             ;
;  ADC_A[6]  ; clk        ; -3.106 ; -3.633 ; Rise       ; clk             ;
;  ADC_A[7]  ; clk        ; -3.106 ; -3.619 ; Rise       ; clk             ;
;  ADC_A[8]  ; clk        ; -2.676 ; -3.145 ; Rise       ; clk             ;
;  ADC_A[9]  ; clk        ; -2.711 ; -3.223 ; Rise       ; clk             ;
;  ADC_A[10] ; clk        ; -2.890 ; -3.267 ; Rise       ; clk             ;
;  ADC_A[11] ; clk        ; -3.014 ; -3.487 ; Rise       ; clk             ;
;  ADC_A[12] ; clk        ; -2.690 ; -3.137 ; Rise       ; clk             ;
;  ADC_A[13] ; clk        ; -2.753 ; -3.237 ; Rise       ; clk             ;
; ADC_A[*]   ; reset      ; -2.296 ; -2.720 ; Fall       ; reset           ;
;  ADC_A[0]  ; reset      ; -2.993 ; -3.446 ; Fall       ; reset           ;
;  ADC_A[1]  ; reset      ; -3.279 ; -3.753 ; Fall       ; reset           ;
;  ADC_A[2]  ; reset      ; -3.095 ; -3.505 ; Fall       ; reset           ;
;  ADC_A[3]  ; reset      ; -3.193 ; -3.644 ; Fall       ; reset           ;
;  ADC_A[4]  ; reset      ; -3.274 ; -3.775 ; Fall       ; reset           ;
;  ADC_A[5]  ; reset      ; -3.207 ; -3.676 ; Fall       ; reset           ;
;  ADC_A[6]  ; reset      ; -3.033 ; -3.526 ; Fall       ; reset           ;
;  ADC_A[7]  ; reset      ; -2.504 ; -2.956 ; Fall       ; reset           ;
;  ADC_A[8]  ; reset      ; -2.525 ; -2.984 ; Fall       ; reset           ;
;  ADC_A[9]  ; reset      ; -2.746 ; -3.123 ; Fall       ; reset           ;
;  ADC_A[10] ; reset      ; -2.780 ; -3.126 ; Fall       ; reset           ;
;  ADC_A[11] ; reset      ; -2.843 ; -3.261 ; Fall       ; reset           ;
;  ADC_A[12] ; reset      ; -2.296 ; -2.720 ; Fall       ; reset           ;
;  ADC_A[13] ; reset      ; -2.614 ; -3.041 ; Fall       ; reset           ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; DAC_A[*]   ; clk        ; 13.138 ; 13.016 ; Rise       ; clk             ;
;  DAC_A[0]  ; clk        ; 8.990  ; 9.033  ; Rise       ; clk             ;
;  DAC_A[1]  ; clk        ; 9.950  ; 9.793  ; Rise       ; clk             ;
;  DAC_A[2]  ; clk        ; 9.606  ; 9.484  ; Rise       ; clk             ;
;  DAC_A[3]  ; clk        ; 8.064  ; 8.068  ; Rise       ; clk             ;
;  DAC_A[4]  ; clk        ; 8.422  ; 8.433  ; Rise       ; clk             ;
;  DAC_A[5]  ; clk        ; 10.113 ; 9.847  ; Rise       ; clk             ;
;  DAC_A[6]  ; clk        ; 9.383  ; 9.458  ; Rise       ; clk             ;
;  DAC_A[7]  ; clk        ; 8.364  ; 8.330  ; Rise       ; clk             ;
;  DAC_A[8]  ; clk        ; 10.569 ; 10.544 ; Rise       ; clk             ;
;  DAC_A[9]  ; clk        ; 10.975 ; 10.996 ; Rise       ; clk             ;
;  DAC_A[10] ; clk        ; 11.471 ; 11.526 ; Rise       ; clk             ;
;  DAC_A[11] ; clk        ; 10.367 ; 10.369 ; Rise       ; clk             ;
;  DAC_A[12] ; clk        ; 8.910  ; 8.945  ; Rise       ; clk             ;
;  DAC_A[13] ; clk        ; 13.138 ; 13.016 ; Rise       ; clk             ;
; adc_clk_A  ; clk        ; 6.610  ; 6.496  ; Rise       ; clk             ;
; dac_clk_A  ; clk        ; 7.022  ; 6.951  ; Rise       ; clk             ;
; dac_wrt_A  ; clk        ; 5.840  ; 5.759  ; Rise       ; clk             ;
; adc_clk_A  ; clk        ; 6.610  ; 6.496  ; Fall       ; clk             ;
; dac_clk_A  ; clk        ; 7.022  ; 6.951  ; Fall       ; clk             ;
; dac_wrt_A  ; clk        ; 5.840  ; 5.759  ; Fall       ; clk             ;
; DAC_A[*]   ; reset      ; 13.946 ; 13.761 ; Rise       ; reset           ;
;  DAC_A[0]  ; reset      ; 11.954 ; 11.961 ; Rise       ; reset           ;
;  DAC_A[1]  ; reset      ; 11.562 ; 11.450 ; Rise       ; reset           ;
;  DAC_A[2]  ; reset      ; 10.978 ; 10.869 ; Rise       ; reset           ;
;  DAC_A[3]  ; reset      ; 9.698  ; 9.760  ; Rise       ; reset           ;
;  DAC_A[4]  ; reset      ; 9.880  ; 9.936  ; Rise       ; reset           ;
;  DAC_A[5]  ; reset      ; 11.570 ; 11.349 ; Rise       ; reset           ;
;  DAC_A[6]  ; reset      ; 10.843 ; 10.963 ; Rise       ; reset           ;
;  DAC_A[7]  ; reset      ; 10.534 ; 10.558 ; Rise       ; reset           ;
;  DAC_A[8]  ; reset      ; 12.513 ; 12.392 ; Rise       ; reset           ;
;  DAC_A[9]  ; reset      ; 12.148 ; 12.132 ; Rise       ; reset           ;
;  DAC_A[10] ; reset      ; 12.993 ; 13.093 ; Rise       ; reset           ;
;  DAC_A[11] ; reset      ; 12.284 ; 12.344 ; Rise       ; reset           ;
;  DAC_A[12] ; reset      ; 10.503 ; 10.583 ; Rise       ; reset           ;
;  DAC_A[13] ; reset      ; 13.946 ; 13.761 ; Rise       ; reset           ;
; DAC_A[*]   ; reset      ; 13.946 ; 13.761 ; Fall       ; reset           ;
;  DAC_A[0]  ; reset      ; 11.954 ; 11.961 ; Fall       ; reset           ;
;  DAC_A[1]  ; reset      ; 11.562 ; 11.450 ; Fall       ; reset           ;
;  DAC_A[2]  ; reset      ; 10.978 ; 10.869 ; Fall       ; reset           ;
;  DAC_A[3]  ; reset      ; 9.698  ; 9.760  ; Fall       ; reset           ;
;  DAC_A[4]  ; reset      ; 9.880  ; 9.936  ; Fall       ; reset           ;
;  DAC_A[5]  ; reset      ; 11.570 ; 11.349 ; Fall       ; reset           ;
;  DAC_A[6]  ; reset      ; 10.843 ; 10.963 ; Fall       ; reset           ;
;  DAC_A[7]  ; reset      ; 10.534 ; 10.558 ; Fall       ; reset           ;
;  DAC_A[8]  ; reset      ; 12.513 ; 12.392 ; Fall       ; reset           ;
;  DAC_A[9]  ; reset      ; 12.148 ; 12.132 ; Fall       ; reset           ;
;  DAC_A[10] ; reset      ; 12.993 ; 13.093 ; Fall       ; reset           ;
;  DAC_A[11] ; reset      ; 12.284 ; 12.344 ; Fall       ; reset           ;
;  DAC_A[12] ; reset      ; 10.503 ; 10.583 ; Fall       ; reset           ;
;  DAC_A[13] ; reset      ; 13.946 ; 13.761 ; Fall       ; reset           ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; DAC_A[*]   ; clk        ; 7.789  ; 7.801  ; Rise       ; clk             ;
;  DAC_A[0]  ; clk        ; 8.677  ; 8.725  ; Rise       ; clk             ;
;  DAC_A[1]  ; clk        ; 9.558  ; 9.442  ; Rise       ; clk             ;
;  DAC_A[2]  ; clk        ; 9.302  ; 9.150  ; Rise       ; clk             ;
;  DAC_A[3]  ; clk        ; 7.789  ; 7.801  ; Rise       ; clk             ;
;  DAC_A[4]  ; clk        ; 8.131  ; 8.149  ; Rise       ; clk             ;
;  DAC_A[5]  ; clk        ; 9.755  ; 9.508  ; Rise       ; clk             ;
;  DAC_A[6]  ; clk        ; 9.055  ; 9.135  ; Rise       ; clk             ;
;  DAC_A[7]  ; clk        ; 8.075  ; 8.050  ; Rise       ; clk             ;
;  DAC_A[8]  ; clk        ; 10.225 ; 10.164 ; Rise       ; clk             ;
;  DAC_A[9]  ; clk        ; 10.566 ; 10.573 ; Rise       ; clk             ;
;  DAC_A[10] ; clk        ; 10.996 ; 11.086 ; Rise       ; clk             ;
;  DAC_A[11] ; clk        ; 9.998  ; 10.008 ; Rise       ; clk             ;
;  DAC_A[12] ; clk        ; 8.628  ; 8.669  ; Rise       ; clk             ;
;  DAC_A[13] ; clk        ; 12.692 ; 12.601 ; Rise       ; clk             ;
; adc_clk_A  ; clk        ; 6.467  ; 6.362  ; Rise       ; clk             ;
; dac_clk_A  ; clk        ; 6.861  ; 6.797  ; Rise       ; clk             ;
; dac_wrt_A  ; clk        ; 5.727  ; 5.654  ; Rise       ; clk             ;
; adc_clk_A  ; clk        ; 6.467  ; 6.362  ; Fall       ; clk             ;
; dac_clk_A  ; clk        ; 6.861  ; 6.797  ; Fall       ; clk             ;
; dac_wrt_A  ; clk        ; 5.727  ; 5.654  ; Fall       ; clk             ;
; DAC_A[*]   ; reset      ; 8.941  ; 8.989  ; Rise       ; reset           ;
;  DAC_A[0]  ; reset      ; 11.163 ; 11.247 ; Rise       ; reset           ;
;  DAC_A[1]  ; reset      ; 10.878 ; 10.735 ; Rise       ; reset           ;
;  DAC_A[2]  ; reset      ; 10.167 ; 10.051 ; Rise       ; reset           ;
;  DAC_A[3]  ; reset      ; 8.941  ; 8.989  ; Rise       ; reset           ;
;  DAC_A[4]  ; reset      ; 9.195  ; 9.212  ; Rise       ; reset           ;
;  DAC_A[5]  ; reset      ; 10.818 ; 10.570 ; Rise       ; reset           ;
;  DAC_A[6]  ; reset      ; 10.123 ; 10.202 ; Rise       ; reset           ;
;  DAC_A[7]  ; reset      ; 9.782  ; 9.793  ; Rise       ; reset           ;
;  DAC_A[8]  ; reset      ; 11.645 ; 11.655 ; Rise       ; reset           ;
;  DAC_A[9]  ; reset      ; 11.359 ; 11.351 ; Rise       ; reset           ;
;  DAC_A[10] ; reset      ; 12.213 ; 12.272 ; Rise       ; reset           ;
;  DAC_A[11] ; reset      ; 11.443 ; 11.488 ; Rise       ; reset           ;
;  DAC_A[12] ; reset      ; 9.810  ; 9.850  ; Rise       ; reset           ;
;  DAC_A[13] ; reset      ; 12.994 ; 12.943 ; Rise       ; reset           ;
; DAC_A[*]   ; reset      ; 7.596  ; 7.608  ; Fall       ; reset           ;
;  DAC_A[0]  ; reset      ; 9.158  ; 9.240  ; Fall       ; reset           ;
;  DAC_A[1]  ; reset      ; 9.775  ; 9.593  ; Fall       ; reset           ;
;  DAC_A[2]  ; reset      ; 8.710  ; 8.558  ; Fall       ; reset           ;
;  DAC_A[3]  ; reset      ; 7.596  ; 7.608  ; Fall       ; reset           ;
;  DAC_A[4]  ; reset      ; 8.077  ; 8.082  ; Fall       ; reset           ;
;  DAC_A[5]  ; reset      ; 9.704  ; 9.438  ; Fall       ; reset           ;
;  DAC_A[6]  ; reset      ; 8.999  ; 9.068  ; Fall       ; reset           ;
;  DAC_A[7]  ; reset      ; 8.520  ; 8.530  ; Fall       ; reset           ;
;  DAC_A[8]  ; reset      ; 10.276 ; 10.214 ; Fall       ; reset           ;
;  DAC_A[9]  ; reset      ; 10.355 ; 10.363 ; Fall       ; reset           ;
;  DAC_A[10] ; reset      ; 10.940 ; 11.000 ; Fall       ; reset           ;
;  DAC_A[11] ; reset      ; 10.395 ; 10.427 ; Fall       ; reset           ;
;  DAC_A[12] ; reset      ; 8.667  ; 8.691  ; Fall       ; reset           ;
;  DAC_A[13] ; reset      ; 12.985 ; 12.862 ; Fall       ; reset           ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; ADC_A[0]   ; DAC_A[0]    ; 11.493 ;    ;    ; 12.032 ;
; ADC_A[1]   ; DAC_A[1]    ; 11.657 ;    ;    ; 12.000 ;
; ADC_A[2]   ; DAC_A[2]    ; 11.791 ;    ;    ; 12.117 ;
; ADC_A[3]   ; DAC_A[3]    ; 10.767 ;    ;    ; 11.306 ;
; ADC_A[4]   ; DAC_A[4]    ; 11.211 ;    ;    ; 11.782 ;
; ADC_A[5]   ; DAC_A[5]    ; 12.829 ;    ;    ; 13.087 ;
; ADC_A[6]   ; DAC_A[6]    ; 11.924 ;    ;    ; 12.551 ;
; ADC_A[7]   ; DAC_A[7]    ; 10.706 ;    ;    ; 11.186 ;
; ADC_A[8]   ; DAC_A[8]    ; 12.294 ;    ;    ; 12.696 ;
; ADC_A[9]   ; DAC_A[9]    ; 12.971 ;    ;    ; 13.384 ;
; ADC_A[10]  ; DAC_A[10]   ; 13.250 ;    ;    ; 13.666 ;
; ADC_A[11]  ; DAC_A[11]   ; 12.959 ;    ;    ; 13.462 ;
; ADC_A[12]  ; DAC_A[12]   ; 10.799 ;    ;    ; 11.309 ;
; ADC_A[13]  ; DAC_A[13]   ; 14.148 ;    ;    ; 14.506 ;
+------------+-------------+--------+----+----+--------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; ADC_A[0]   ; DAC_A[0]    ; 11.147 ;    ;    ; 11.664 ;
; ADC_A[1]   ; DAC_A[1]    ; 11.305 ;    ;    ; 11.636 ;
; ADC_A[2]   ; DAC_A[2]    ; 11.377 ;    ;    ; 11.677 ;
; ADC_A[3]   ; DAC_A[3]    ; 10.394 ;    ;    ; 10.897 ;
; ADC_A[4]   ; DAC_A[4]    ; 10.818 ;    ;    ; 11.352 ;
; ADC_A[5]   ; DAC_A[5]    ; 12.376 ;    ;    ; 12.614 ;
; ADC_A[6]   ; DAC_A[6]    ; 11.504 ;    ;    ; 12.092 ;
; ADC_A[7]   ; DAC_A[7]    ; 10.334 ;    ;    ; 10.781 ;
; ADC_A[8]   ; DAC_A[8]    ; 11.918 ;    ;    ; 12.303 ;
; ADC_A[9]   ; DAC_A[9]    ; 12.548 ;    ;    ; 12.933 ;
; ADC_A[10]  ; DAC_A[10]   ; 12.835 ;    ;    ; 13.235 ;
; ADC_A[11]  ; DAC_A[11]   ; 12.498 ;    ;    ; 12.972 ;
; ADC_A[12]  ; DAC_A[12]   ; 10.428 ;    ;    ; 10.906 ;
; ADC_A[13]  ; DAC_A[13]   ; 13.698 ;    ;    ; 14.042 ;
+------------+-------------+--------+----+----+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 13.43 MHz ; 13.43 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; clk   ; -73.486 ; -1832.326        ;
+-------+---------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.406 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -0.558 ; -549.859             ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; clk   ; 0.232 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -1837.980                       ;
; reset ; -3.000 ; -3.000                          ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                    ;
+---------+----------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node            ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -73.486 ; delay_pipeline[1][0] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.051     ; 74.434     ;
; -73.219 ; delay_pipeline[0][0] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.056     ; 74.162     ;
; -73.020 ; delay_pipeline[1][0] ; output_register[25]~_emulated ; clk          ; clk         ; 1.000        ; -0.051     ; 73.968     ;
; -72.881 ; delay_pipeline[1][1] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.051     ; 73.829     ;
; -72.857 ; delay_pipeline[2][0] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.053     ; 73.803     ;
; -72.753 ; delay_pipeline[0][0] ; output_register[25]~_emulated ; clk          ; clk         ; 1.000        ; -0.056     ; 73.696     ;
; -72.752 ; delay_pipeline[1][0] ; output_register[24]~_emulated ; clk          ; clk         ; 1.000        ; -0.052     ; 73.699     ;
; -72.729 ; delay_pipeline[1][2] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.051     ; 73.677     ;
; -72.614 ; delay_pipeline[0][1] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.056     ; 73.557     ;
; -72.485 ; delay_pipeline[0][0] ; output_register[24]~_emulated ; clk          ; clk         ; 1.000        ; -0.057     ; 73.427     ;
; -72.415 ; delay_pipeline[1][1] ; output_register[25]~_emulated ; clk          ; clk         ; 1.000        ; -0.051     ; 73.363     ;
; -72.414 ; delay_pipeline[2][1] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.053     ; 73.360     ;
; -72.398 ; delay_pipeline[2][0] ; output_register[25]~_emulated ; clk          ; clk         ; 1.000        ; -0.053     ; 73.344     ;
; -72.375 ; delay_pipeline[0][2] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.056     ; 73.318     ;
; -72.307 ; delay_pipeline[1][0] ; output_register[23]~_emulated ; clk          ; clk         ; 1.000        ; -0.052     ; 73.254     ;
; -72.263 ; delay_pipeline[1][2] ; output_register[25]~_emulated ; clk          ; clk         ; 1.000        ; -0.051     ; 73.211     ;
; -72.166 ; delay_pipeline[1][4] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.051     ; 73.114     ;
; -72.148 ; delay_pipeline[0][1] ; output_register[25]~_emulated ; clk          ; clk         ; 1.000        ; -0.056     ; 73.091     ;
; -72.147 ; delay_pipeline[1][1] ; output_register[24]~_emulated ; clk          ; clk         ; 1.000        ; -0.052     ; 73.094     ;
; -72.142 ; delay_pipeline[1][3] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.051     ; 73.090     ;
; -72.130 ; delay_pipeline[2][0] ; output_register[24]~_emulated ; clk          ; clk         ; 1.000        ; -0.054     ; 73.075     ;
; -72.060 ; delay_pipeline[1][0] ; output_register[22]~_emulated ; clk          ; clk         ; 1.000        ; -0.052     ; 73.007     ;
; -72.040 ; delay_pipeline[0][0] ; output_register[23]~_emulated ; clk          ; clk         ; 1.000        ; -0.057     ; 72.982     ;
; -71.995 ; delay_pipeline[1][2] ; output_register[24]~_emulated ; clk          ; clk         ; 1.000        ; -0.052     ; 72.942     ;
; -71.948 ; delay_pipeline[2][1] ; output_register[25]~_emulated ; clk          ; clk         ; 1.000        ; -0.053     ; 72.894     ;
; -71.937 ; delay_pipeline[2][2] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.053     ; 72.883     ;
; -71.909 ; delay_pipeline[0][2] ; output_register[25]~_emulated ; clk          ; clk         ; 1.000        ; -0.056     ; 72.852     ;
; -71.880 ; delay_pipeline[0][1] ; output_register[24]~_emulated ; clk          ; clk         ; 1.000        ; -0.057     ; 72.822     ;
; -71.872 ; delay_pipeline[1][5] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.051     ; 72.820     ;
; -71.795 ; delay_pipeline[0][3] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.056     ; 72.738     ;
; -71.793 ; delay_pipeline[0][0] ; output_register[22]~_emulated ; clk          ; clk         ; 1.000        ; -0.057     ; 72.735     ;
; -71.753 ; delay_pipeline[0][4] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.056     ; 72.696     ;
; -71.702 ; delay_pipeline[1][1] ; output_register[23]~_emulated ; clk          ; clk         ; 1.000        ; -0.052     ; 72.649     ;
; -71.685 ; delay_pipeline[2][0] ; output_register[23]~_emulated ; clk          ; clk         ; 1.000        ; -0.054     ; 72.630     ;
; -71.680 ; delay_pipeline[2][1] ; output_register[24]~_emulated ; clk          ; clk         ; 1.000        ; -0.054     ; 72.625     ;
; -71.676 ; delay_pipeline[1][3] ; output_register[25]~_emulated ; clk          ; clk         ; 1.000        ; -0.051     ; 72.624     ;
; -71.667 ; delay_pipeline[0][5] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.056     ; 72.610     ;
; -71.641 ; delay_pipeline[0][2] ; output_register[24]~_emulated ; clk          ; clk         ; 1.000        ; -0.057     ; 72.583     ;
; -71.624 ; delay_pipeline[1][0] ; output_register[21]~_emulated ; clk          ; clk         ; 1.000        ; -0.052     ; 72.571     ;
; -71.550 ; delay_pipeline[1][2] ; output_register[23]~_emulated ; clk          ; clk         ; 1.000        ; -0.052     ; 72.497     ;
; -71.523 ; delay_pipeline[1][4] ; output_register[25]~_emulated ; clk          ; clk         ; 1.000        ; -0.051     ; 72.471     ;
; -71.471 ; delay_pipeline[2][2] ; output_register[25]~_emulated ; clk          ; clk         ; 1.000        ; -0.053     ; 72.417     ;
; -71.455 ; delay_pipeline[1][1] ; output_register[22]~_emulated ; clk          ; clk         ; 1.000        ; -0.052     ; 72.402     ;
; -71.438 ; delay_pipeline[2][0] ; output_register[22]~_emulated ; clk          ; clk         ; 1.000        ; -0.054     ; 72.383     ;
; -71.435 ; delay_pipeline[0][1] ; output_register[23]~_emulated ; clk          ; clk         ; 1.000        ; -0.057     ; 72.377     ;
; -71.408 ; delay_pipeline[1][3] ; output_register[24]~_emulated ; clk          ; clk         ; 1.000        ; -0.052     ; 72.355     ;
; -71.396 ; delay_pipeline[1][6] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.051     ; 72.344     ;
; -71.357 ; delay_pipeline[0][0] ; output_register[21]~_emulated ; clk          ; clk         ; 1.000        ; -0.057     ; 72.299     ;
; -71.329 ; delay_pipeline[0][3] ; output_register[25]~_emulated ; clk          ; clk         ; 1.000        ; -0.056     ; 72.272     ;
; -71.313 ; delay_pipeline[2][3] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.053     ; 72.259     ;
; -71.303 ; delay_pipeline[1][2] ; output_register[22]~_emulated ; clk          ; clk         ; 1.000        ; -0.052     ; 72.250     ;
; -71.292 ; delay_pipeline[0][6] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.056     ; 72.235     ;
; -71.255 ; delay_pipeline[1][4] ; output_register[24]~_emulated ; clk          ; clk         ; 1.000        ; -0.052     ; 72.202     ;
; -71.235 ; delay_pipeline[2][1] ; output_register[23]~_emulated ; clk          ; clk         ; 1.000        ; -0.054     ; 72.180     ;
; -71.229 ; delay_pipeline[1][5] ; output_register[25]~_emulated ; clk          ; clk         ; 1.000        ; -0.051     ; 72.177     ;
; -71.203 ; delay_pipeline[2][2] ; output_register[24]~_emulated ; clk          ; clk         ; 1.000        ; -0.054     ; 72.148     ;
; -71.196 ; delay_pipeline[0][2] ; output_register[23]~_emulated ; clk          ; clk         ; 1.000        ; -0.057     ; 72.138     ;
; -71.188 ; delay_pipeline[0][1] ; output_register[22]~_emulated ; clk          ; clk         ; 1.000        ; -0.057     ; 72.130     ;
; -71.144 ; delay_pipeline[5][0] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.104     ; 72.039     ;
; -71.110 ; delay_pipeline[0][4] ; output_register[25]~_emulated ; clk          ; clk         ; 1.000        ; -0.056     ; 72.053     ;
; -71.090 ; delay_pipeline[5][1] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.104     ; 71.985     ;
; -71.061 ; delay_pipeline[0][3] ; output_register[24]~_emulated ; clk          ; clk         ; 1.000        ; -0.057     ; 72.003     ;
; -71.024 ; delay_pipeline[0][5] ; output_register[25]~_emulated ; clk          ; clk         ; 1.000        ; -0.056     ; 71.967     ;
; -71.019 ; delay_pipeline[1][1] ; output_register[21]~_emulated ; clk          ; clk         ; 1.000        ; -0.052     ; 71.966     ;
; -71.002 ; delay_pipeline[2][0] ; output_register[21]~_emulated ; clk          ; clk         ; 1.000        ; -0.054     ; 71.947     ;
; -70.988 ; delay_pipeline[2][1] ; output_register[22]~_emulated ; clk          ; clk         ; 1.000        ; -0.054     ; 71.933     ;
; -70.978 ; delay_pipeline[2][4] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.053     ; 71.924     ;
; -70.963 ; delay_pipeline[1][3] ; output_register[23]~_emulated ; clk          ; clk         ; 1.000        ; -0.052     ; 71.910     ;
; -70.961 ; delay_pipeline[1][5] ; output_register[24]~_emulated ; clk          ; clk         ; 1.000        ; -0.052     ; 71.908     ;
; -70.949 ; delay_pipeline[0][2] ; output_register[22]~_emulated ; clk          ; clk         ; 1.000        ; -0.057     ; 71.891     ;
; -70.938 ; delay_pipeline[2][5] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.053     ; 71.884     ;
; -70.925 ; delay_pipeline[1][0] ; output_register[20]~_emulated ; clk          ; clk         ; 1.000        ; -0.052     ; 71.872     ;
; -70.867 ; delay_pipeline[1][2] ; output_register[21]~_emulated ; clk          ; clk         ; 1.000        ; -0.052     ; 71.814     ;
; -70.854 ; delay_pipeline[2][6] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.053     ; 71.800     ;
; -70.847 ; delay_pipeline[2][3] ; output_register[25]~_emulated ; clk          ; clk         ; 1.000        ; -0.053     ; 71.793     ;
; -70.842 ; delay_pipeline[0][4] ; output_register[24]~_emulated ; clk          ; clk         ; 1.000        ; -0.057     ; 71.784     ;
; -70.810 ; delay_pipeline[1][4] ; output_register[23]~_emulated ; clk          ; clk         ; 1.000        ; -0.052     ; 71.757     ;
; -70.790 ; delay_pipeline[1][7] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.051     ; 71.738     ;
; -70.775 ; delay_pipeline[5][2] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.104     ; 71.670     ;
; -70.758 ; delay_pipeline[2][2] ; output_register[23]~_emulated ; clk          ; clk         ; 1.000        ; -0.054     ; 71.703     ;
; -70.756 ; delay_pipeline[0][5] ; output_register[24]~_emulated ; clk          ; clk         ; 1.000        ; -0.057     ; 71.698     ;
; -70.753 ; delay_pipeline[1][6] ; output_register[25]~_emulated ; clk          ; clk         ; 1.000        ; -0.051     ; 71.701     ;
; -70.752 ; delay_pipeline[0][1] ; output_register[21]~_emulated ; clk          ; clk         ; 1.000        ; -0.057     ; 71.694     ;
; -70.736 ; delay_pipeline[5][0] ; output_register[25]~_emulated ; clk          ; clk         ; 1.000        ; -0.104     ; 71.631     ;
; -70.733 ; delay_pipeline[0][7] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.056     ; 71.676     ;
; -70.716 ; delay_pipeline[1][3] ; output_register[22]~_emulated ; clk          ; clk         ; 1.000        ; -0.052     ; 71.663     ;
; -70.706 ; delay_pipeline[6][0] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.099     ; 71.606     ;
; -70.682 ; delay_pipeline[5][1] ; output_register[25]~_emulated ; clk          ; clk         ; 1.000        ; -0.104     ; 71.577     ;
; -70.658 ; delay_pipeline[0][0] ; output_register[20]~_emulated ; clk          ; clk         ; 1.000        ; -0.057     ; 71.600     ;
; -70.652 ; delay_pipeline[6][1] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.099     ; 71.552     ;
; -70.649 ; delay_pipeline[0][6] ; output_register[25]~_emulated ; clk          ; clk         ; 1.000        ; -0.056     ; 71.592     ;
; -70.616 ; delay_pipeline[0][3] ; output_register[23]~_emulated ; clk          ; clk         ; 1.000        ; -0.057     ; 71.558     ;
; -70.594 ; delay_pipeline[4][0] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.070     ; 71.523     ;
; -70.579 ; delay_pipeline[2][3] ; output_register[24]~_emulated ; clk          ; clk         ; 1.000        ; -0.054     ; 71.524     ;
; -70.563 ; delay_pipeline[1][4] ; output_register[22]~_emulated ; clk          ; clk         ; 1.000        ; -0.052     ; 71.510     ;
; -70.552 ; delay_pipeline[2][1] ; output_register[21]~_emulated ; clk          ; clk         ; 1.000        ; -0.054     ; 71.497     ;
; -70.540 ; delay_pipeline[4][1] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.070     ; 71.469     ;
; -70.516 ; delay_pipeline[1][5] ; output_register[23]~_emulated ; clk          ; clk         ; 1.000        ; -0.052     ; 71.463     ;
; -70.513 ; delay_pipeline[0][2] ; output_register[21]~_emulated ; clk          ; clk         ; 1.000        ; -0.057     ; 71.455     ;
; -70.511 ; delay_pipeline[2][2] ; output_register[22]~_emulated ; clk          ; clk         ; 1.000        ; -0.054     ; 71.456     ;
+---------+----------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                     ;
+-------+------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; 0.406 ; delay_pipeline[90][5]  ; delay_pipeline[91][5]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.648      ;
; 0.416 ; delay_pipeline[75][6]  ; delay_pipeline[76][6]         ; clk          ; clk         ; 0.000        ; 0.070      ; 0.657      ;
; 0.417 ; delay_pipeline[75][4]  ; delay_pipeline[76][4]         ; clk          ; clk         ; 0.000        ; 0.070      ; 0.658      ;
; 0.417 ; delay_pipeline[69][9]  ; delay_pipeline[70][9]         ; clk          ; clk         ; 0.000        ; 0.070      ; 0.658      ;
; 0.418 ; delay_pipeline[91][0]  ; delay_pipeline[92][0]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.660      ;
; 0.418 ; delay_pipeline[68][5]  ; delay_pipeline[69][5]         ; clk          ; clk         ; 0.000        ; 0.070      ; 0.659      ;
; 0.418 ; delay_pipeline[69][6]  ; delay_pipeline[70][6]         ; clk          ; clk         ; 0.000        ; 0.070      ; 0.659      ;
; 0.418 ; delay_pipeline[68][8]  ; delay_pipeline[69][8]         ; clk          ; clk         ; 0.000        ; 0.070      ; 0.659      ;
; 0.419 ; delay_pipeline[75][0]  ; delay_pipeline[76][0]         ; clk          ; clk         ; 0.000        ; 0.070      ; 0.660      ;
; 0.419 ; delay_pipeline[68][4]  ; delay_pipeline[69][4]         ; clk          ; clk         ; 0.000        ; 0.070      ; 0.660      ;
; 0.421 ; delay_pipeline[68][10] ; delay_pipeline[69][10]        ; clk          ; clk         ; 0.000        ; 0.069      ; 0.661      ;
; 0.421 ; delay_pipeline[69][12] ; delay_pipeline[70][12]        ; clk          ; clk         ; 0.000        ; 0.069      ; 0.661      ;
; 0.421 ; delay_pipeline[69][13] ; delay_pipeline[70][13]        ; clk          ; clk         ; 0.000        ; 0.069      ; 0.661      ;
; 0.422 ; delay_pipeline[68][13] ; delay_pipeline[69][13]        ; clk          ; clk         ; 0.000        ; 0.069      ; 0.662      ;
; 0.423 ; delay_pipeline[49][6]  ; delay_pipeline[50][6]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.666      ;
; 0.433 ; delay_pipeline[31][1]  ; delay_pipeline[32][1]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.677      ;
; 0.434 ; delay_pipeline[70][13] ; delay_pipeline[71][13]        ; clk          ; clk         ; 0.000        ; 0.069      ; 0.674      ;
; 0.441 ; delay_pipeline[77][7]  ; delay_pipeline[78][7]         ; clk          ; clk         ; 0.000        ; 0.070      ; 0.682      ;
; 0.442 ; delay_pipeline[83][5]  ; delay_pipeline[84][5]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.685      ;
; 0.448 ; delay_pipeline[83][6]  ; delay_pipeline[84][6]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.691      ;
; 0.448 ; delay_pipeline[55][11] ; delay_pipeline[56][11]        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.692      ;
; 0.554 ; delay_pipeline[68][12] ; delay_pipeline[69][12]        ; clk          ; clk         ; 0.000        ; 0.069      ; 0.794      ;
; 0.555 ; delay_pipeline[89][1]  ; delay_pipeline[90][1]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.798      ;
; 0.556 ; delay_pipeline[65][1]  ; delay_pipeline[66][1]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.798      ;
; 0.556 ; delay_pipeline[73][7]  ; delay_pipeline[74][7]         ; clk          ; clk         ; 0.000        ; 0.070      ; 0.797      ;
; 0.556 ; delay_pipeline[90][7]  ; delay_pipeline[91][7]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.798      ;
; 0.557 ; delay_pipeline[73][3]  ; delay_pipeline[74][3]         ; clk          ; clk         ; 0.000        ; 0.070      ; 0.798      ;
; 0.558 ; delay_pipeline[99][7]  ; delay_pipeline[100][7]        ; clk          ; clk         ; 0.000        ; 0.070      ; 0.799      ;
; 0.560 ; delay_pipeline[65][3]  ; delay_pipeline[66][3]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.802      ;
; 0.560 ; delay_pipeline[99][11] ; delay_pipeline[100][11]       ; clk          ; clk         ; 0.000        ; 0.070      ; 0.801      ;
; 0.562 ; delay_pipeline[88][2]  ; delay_pipeline[89][2]         ; clk          ; clk         ; 0.000        ; 0.070      ; 0.803      ;
; 0.565 ; delay_pipeline[88][4]  ; delay_pipeline[89][4]         ; clk          ; clk         ; 0.000        ; 0.070      ; 0.806      ;
; 0.566 ; delay_pipeline[56][0]  ; delay_pipeline[57][0]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.810      ;
; 0.567 ; delay_pipeline[58][0]  ; delay_pipeline[59][0]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.810      ;
; 0.568 ; delay_pipeline[60][2]  ; delay_pipeline[61][2]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.810      ;
; 0.568 ; delay_pipeline[90][6]  ; delay_pipeline[91][6]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.811      ;
; 0.569 ; delay_pipeline[57][9]  ; delay_pipeline[58][9]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.812      ;
; 0.570 ; delay_pipeline[90][1]  ; delay_pipeline[91][1]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.813      ;
; 0.570 ; delay_pipeline[90][2]  ; delay_pipeline[91][2]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.812      ;
; 0.570 ; delay_pipeline[66][5]  ; delay_pipeline[67][5]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.812      ;
; 0.570 ; delay_pipeline[69][7]  ; delay_pipeline[70][7]         ; clk          ; clk         ; 0.000        ; 0.069      ; 0.810      ;
; 0.570 ; delay_pipeline[90][8]  ; delay_pipeline[91][8]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.812      ;
; 0.570 ; delay_pipeline[75][9]  ; delay_pipeline[76][9]         ; clk          ; clk         ; 0.000        ; 0.070      ; 0.811      ;
; 0.570 ; delay_pipeline[94][9]  ; delay_pipeline[95][9]         ; clk          ; clk         ; 0.000        ; 0.070      ; 0.811      ;
; 0.570 ; delay_pipeline[69][11] ; delay_pipeline[70][11]        ; clk          ; clk         ; 0.000        ; 0.070      ; 0.811      ;
; 0.571 ; delay_pipeline[75][3]  ; delay_pipeline[76][3]         ; clk          ; clk         ; 0.000        ; 0.070      ; 0.812      ;
; 0.571 ; delay_pipeline[79][3]  ; delay_pipeline[80][3]         ; clk          ; clk         ; 0.000        ; 0.070      ; 0.812      ;
; 0.571 ; delay_pipeline[92][3]  ; delay_pipeline[93][3]         ; clk          ; clk         ; 0.000        ; 0.070      ; 0.812      ;
; 0.571 ; delay_pipeline[89][7]  ; delay_pipeline[90][7]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.813      ;
; 0.571 ; delay_pipeline[65][11] ; delay_pipeline[66][11]        ; clk          ; clk         ; 0.000        ; 0.070      ; 0.812      ;
; 0.571 ; delay_pipeline[73][13] ; delay_pipeline[74][13]        ; clk          ; clk         ; 0.000        ; 0.070      ; 0.812      ;
; 0.572 ; delay_pipeline[69][8]  ; delay_pipeline[70][8]         ; clk          ; clk         ; 0.000        ; 0.070      ; 0.813      ;
; 0.572 ; delay_pipeline[68][9]  ; delay_pipeline[69][9]         ; clk          ; clk         ; 0.000        ; 0.070      ; 0.813      ;
; 0.573 ; delay_pipeline[68][11] ; delay_pipeline[69][11]        ; clk          ; clk         ; 0.000        ; 0.070      ; 0.814      ;
; 0.573 ; delay_pipeline[67][12] ; delay_pipeline[68][12]        ; clk          ; clk         ; 0.000        ; 0.069      ; 0.813      ;
; 0.574 ; delay_pipeline[81][1]  ; delay_pipeline[82][1]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.817      ;
; 0.574 ; delay_pipeline[31][2]  ; delay_pipeline[32][2]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.817      ;
; 0.575 ; delay_pipeline[46][0]  ; delay_pipeline[47][0]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.817      ;
; 0.575 ; delay_pipeline[60][6]  ; delay_pipeline[61][6]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.817      ;
; 0.575 ; delay_pipeline[51][10] ; delay_pipeline[52][10]        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.818      ;
; 0.577 ; delay_pipeline[79][9]  ; delay_pipeline[80][9]         ; clk          ; clk         ; 0.000        ; 0.069      ; 0.817      ;
; 0.577 ; delay_pipeline[50][3]  ; delay_pipeline[51][3]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.820      ;
; 0.578 ; delay_pipeline[98][0]  ; delay_pipeline[99][0]         ; clk          ; clk         ; 0.000        ; 0.069      ; 0.818      ;
; 0.578 ; delay_pipeline[82][4]  ; delay_pipeline[83][4]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.821      ;
; 0.579 ; delay_pipeline[57][5]  ; delay_pipeline[58][5]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.822      ;
; 0.580 ; delay_pipeline[82][6]  ; delay_pipeline[83][6]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.824      ;
; 0.580 ; delay_pipeline[48][0]  ; delay_pipeline[49][0]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.823      ;
; 0.581 ; delay_pipeline[45][13] ; delay_pipeline[46][13]        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.824      ;
; 0.581 ; output_register[14]~5  ; output_register[14]~_emulated ; reset        ; clk         ; -0.500       ; 0.113      ; 0.395      ;
; 0.583 ; delay_pipeline[60][0]  ; delay_pipeline[61][0]         ; clk          ; clk         ; 0.000        ; 0.070      ; 0.824      ;
; 0.585 ; delay_pipeline[76][8]  ; delay_pipeline[77][8]         ; clk          ; clk         ; 0.000        ; 0.070      ; 0.826      ;
; 0.585 ; delay_pipeline[31][0]  ; delay_pipeline[32][0]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.829      ;
; 0.587 ; delay_pipeline[70][0]  ; delay_pipeline[71][0]         ; clk          ; clk         ; 0.000        ; 0.069      ; 0.827      ;
; 0.587 ; delay_pipeline[70][12] ; delay_pipeline[71][12]        ; clk          ; clk         ; 0.000        ; 0.069      ; 0.827      ;
; 0.588 ; delay_pipeline[86][10] ; delay_pipeline[87][10]        ; clk          ; clk         ; 0.000        ; 0.081      ; 0.840      ;
; 0.589 ; delay_pipeline[58][7]  ; delay_pipeline[59][7]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.832      ;
; 0.589 ; delay_pipeline[82][7]  ; delay_pipeline[83][7]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.833      ;
; 0.590 ; delay_pipeline[58][3]  ; delay_pipeline[59][3]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.833      ;
; 0.591 ; delay_pipeline[45][7]  ; delay_pipeline[46][7]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.834      ;
; 0.592 ; delay_pipeline[53][11] ; delay_pipeline[54][11]        ; clk          ; clk         ; 0.000        ; 0.073      ; 0.836      ;
; 0.593 ; delay_pipeline[58][2]  ; delay_pipeline[59][2]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.836      ;
; 0.593 ; delay_pipeline[84][3]  ; delay_pipeline[85][3]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.835      ;
; 0.594 ; delay_pipeline[60][5]  ; delay_pipeline[61][5]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.836      ;
; 0.594 ; delay_pipeline[82][12] ; delay_pipeline[83][12]        ; clk          ; clk         ; 0.000        ; 0.072      ; 0.837      ;
; 0.594 ; delay_pipeline[51][2]  ; delay_pipeline[52][2]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.837      ;
; 0.595 ; delay_pipeline[60][3]  ; delay_pipeline[61][3]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.837      ;
; 0.595 ; delay_pipeline[60][7]  ; delay_pipeline[61][7]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.837      ;
; 0.596 ; delay_pipeline[37][0]  ; delay_pipeline[38][0]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.839      ;
; 0.596 ; delay_pipeline[77][13] ; delay_pipeline[78][13]        ; clk          ; clk         ; 0.000        ; 0.069      ; 0.836      ;
; 0.597 ; delay_pipeline[71][1]  ; delay_pipeline[72][1]         ; clk          ; clk         ; 0.000        ; 0.069      ; 0.837      ;
; 0.597 ; delay_pipeline[29][2]  ; delay_pipeline[30][2]         ; clk          ; clk         ; 0.000        ; 0.071      ; 0.839      ;
; 0.598 ; delay_pipeline[41][2]  ; delay_pipeline[42][2]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.841      ;
; 0.598 ; delay_pipeline[59][12] ; delay_pipeline[60][12]        ; clk          ; clk         ; 0.000        ; 0.071      ; 0.840      ;
; 0.599 ; delay_pipeline[77][6]  ; delay_pipeline[78][6]         ; clk          ; clk         ; 0.000        ; 0.070      ; 0.840      ;
; 0.599 ; delay_pipeline[49][2]  ; delay_pipeline[50][2]         ; clk          ; clk         ; 0.000        ; 0.073      ; 0.843      ;
; 0.600 ; delay_pipeline[39][6]  ; delay_pipeline[40][6]         ; clk          ; clk         ; 0.000        ; 0.070      ; 0.841      ;
; 0.601 ; delay_pipeline[41][1]  ; delay_pipeline[42][1]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.844      ;
; 0.601 ; delay_pipeline[51][3]  ; delay_pipeline[52][3]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.844      ;
; 0.605 ; delay_pipeline[83][4]  ; delay_pipeline[84][4]         ; clk          ; clk         ; 0.000        ; 0.072      ; 0.848      ;
; 0.606 ; delay_pipeline[76][0]  ; delay_pipeline[77][0]         ; clk          ; clk         ; 0.000        ; 0.070      ; 0.847      ;
+-------+------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                               ;
+--------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; -0.558 ; reset     ; delay_pipeline[39][0]   ; reset        ; clk         ; 0.500        ; 2.744      ; 3.791      ;
; -0.558 ; reset     ; delay_pipeline[39][1]   ; reset        ; clk         ; 0.500        ; 2.744      ; 3.791      ;
; -0.558 ; reset     ; delay_pipeline[39][2]   ; reset        ; clk         ; 0.500        ; 2.744      ; 3.791      ;
; -0.552 ; reset     ; delay_pipeline[65][1]   ; reset        ; clk         ; 0.500        ; 2.733      ; 3.774      ;
; -0.552 ; reset     ; delay_pipeline[66][1]   ; reset        ; clk         ; 0.500        ; 2.733      ; 3.774      ;
; -0.552 ; reset     ; delay_pipeline[65][2]   ; reset        ; clk         ; 0.500        ; 2.733      ; 3.774      ;
; -0.552 ; reset     ; delay_pipeline[66][2]   ; reset        ; clk         ; 0.500        ; 2.733      ; 3.774      ;
; -0.552 ; reset     ; delay_pipeline[65][3]   ; reset        ; clk         ; 0.500        ; 2.733      ; 3.774      ;
; -0.552 ; reset     ; delay_pipeline[66][3]   ; reset        ; clk         ; 0.500        ; 2.733      ; 3.774      ;
; -0.552 ; reset     ; delay_pipeline[65][4]   ; reset        ; clk         ; 0.500        ; 2.733      ; 3.774      ;
; -0.552 ; reset     ; delay_pipeline[66][4]   ; reset        ; clk         ; 0.500        ; 2.733      ; 3.774      ;
; -0.552 ; reset     ; delay_pipeline[65][5]   ; reset        ; clk         ; 0.500        ; 2.733      ; 3.774      ;
; -0.552 ; reset     ; delay_pipeline[66][5]   ; reset        ; clk         ; 0.500        ; 2.733      ; 3.774      ;
; -0.552 ; reset     ; delay_pipeline[67][5]   ; reset        ; clk         ; 0.500        ; 2.733      ; 3.774      ;
; -0.552 ; reset     ; delay_pipeline[65][6]   ; reset        ; clk         ; 0.500        ; 2.733      ; 3.774      ;
; -0.552 ; reset     ; delay_pipeline[65][7]   ; reset        ; clk         ; 0.500        ; 2.733      ; 3.774      ;
; -0.552 ; reset     ; delay_pipeline[66][7]   ; reset        ; clk         ; 0.500        ; 2.733      ; 3.774      ;
; -0.552 ; reset     ; delay_pipeline[65][8]   ; reset        ; clk         ; 0.500        ; 2.733      ; 3.774      ;
; -0.552 ; reset     ; delay_pipeline[66][8]   ; reset        ; clk         ; 0.500        ; 2.733      ; 3.774      ;
; -0.541 ; reset     ; delay_pipeline[33][3]   ; reset        ; clk         ; 0.500        ; 2.742      ; 3.772      ;
; -0.541 ; reset     ; delay_pipeline[33][9]   ; reset        ; clk         ; 0.500        ; 2.742      ; 3.772      ;
; -0.538 ; reset     ; delay_pipeline[30][0]   ; reset        ; clk         ; 0.500        ; 2.739      ; 3.766      ;
; -0.538 ; reset     ; delay_pipeline[30][1]   ; reset        ; clk         ; 0.500        ; 2.739      ; 3.766      ;
; -0.538 ; reset     ; delay_pipeline[29][2]   ; reset        ; clk         ; 0.500        ; 2.739      ; 3.766      ;
; -0.538 ; reset     ; delay_pipeline[29][3]   ; reset        ; clk         ; 0.500        ; 2.739      ; 3.766      ;
; -0.523 ; reset     ; delay_pipeline[34][4]   ; reset        ; clk         ; 0.500        ; 2.735      ; 3.747      ;
; -0.523 ; reset     ; delay_pipeline[34][5]   ; reset        ; clk         ; 0.500        ; 2.735      ; 3.747      ;
; -0.523 ; reset     ; delay_pipeline[34][6]   ; reset        ; clk         ; 0.500        ; 2.735      ; 3.747      ;
; -0.523 ; reset     ; delay_pipeline[34][7]   ; reset        ; clk         ; 0.500        ; 2.735      ; 3.747      ;
; -0.523 ; reset     ; delay_pipeline[34][13]  ; reset        ; clk         ; 0.500        ; 2.735      ; 3.747      ;
; -0.518 ; reset     ; delay_pipeline[28][0]   ; reset        ; clk         ; 0.500        ; 2.740      ; 3.747      ;
; -0.518 ; reset     ; delay_pipeline[29][0]   ; reset        ; clk         ; 0.500        ; 2.740      ; 3.747      ;
; -0.518 ; reset     ; delay_pipeline[29][1]   ; reset        ; clk         ; 0.500        ; 2.740      ; 3.747      ;
; -0.518 ; reset     ; delay_pipeline[28][2]   ; reset        ; clk         ; 0.500        ; 2.740      ; 3.747      ;
; -0.517 ; reset     ; delay_pipeline[33][8]   ; reset        ; clk         ; 0.500        ; 2.743      ; 3.749      ;
; -0.517 ; reset     ; delay_pipeline[33][10]  ; reset        ; clk         ; 0.500        ; 2.743      ; 3.749      ;
; -0.517 ; reset     ; delay_pipeline[33][11]  ; reset        ; clk         ; 0.500        ; 2.743      ; 3.749      ;
; -0.515 ; reset     ; delay_pipeline[52][0]   ; reset        ; clk         ; 0.500        ; 2.752      ; 3.756      ;
; -0.515 ; reset     ; delay_pipeline[53][0]   ; reset        ; clk         ; 0.500        ; 2.752      ; 3.756      ;
; -0.515 ; reset     ; delay_pipeline[52][1]   ; reset        ; clk         ; 0.500        ; 2.752      ; 3.756      ;
; -0.515 ; reset     ; delay_pipeline[53][1]   ; reset        ; clk         ; 0.500        ; 2.752      ; 3.756      ;
; -0.515 ; reset     ; delay_pipeline[53][2]   ; reset        ; clk         ; 0.500        ; 2.752      ; 3.756      ;
; -0.511 ; reset     ; delay_pipeline[78][0]   ; reset        ; clk         ; 0.500        ; 2.680      ; 3.680      ;
; -0.511 ; reset     ; delay_pipeline[78][1]   ; reset        ; clk         ; 0.500        ; 2.680      ; 3.680      ;
; -0.511 ; reset     ; delay_pipeline[78][2]   ; reset        ; clk         ; 0.500        ; 2.680      ; 3.680      ;
; -0.511 ; reset     ; delay_pipeline[78][3]   ; reset        ; clk         ; 0.500        ; 2.680      ; 3.680      ;
; -0.508 ; reset     ; delay_pipeline[34][11]  ; reset        ; clk         ; 0.500        ; 2.734      ; 3.731      ;
; -0.508 ; reset     ; delay_pipeline[34][12]  ; reset        ; clk         ; 0.500        ; 2.734      ; 3.731      ;
; -0.507 ; reset     ; delay_pipeline[38][0]   ; reset        ; clk         ; 0.500        ; 2.745      ; 3.741      ;
; -0.507 ; reset     ; delay_pipeline[38][1]   ; reset        ; clk         ; 0.500        ; 2.745      ; 3.741      ;
; -0.507 ; reset     ; delay_pipeline[67][4]   ; reset        ; clk         ; 0.500        ; 2.735      ; 3.731      ;
; -0.507 ; reset     ; delay_pipeline[66][6]   ; reset        ; clk         ; 0.500        ; 2.735      ; 3.731      ;
; -0.507 ; reset     ; delay_pipeline[67][7]   ; reset        ; clk         ; 0.500        ; 2.735      ; 3.731      ;
; -0.506 ; reset     ; delay_pipeline[14][0]   ; reset        ; clk         ; 0.500        ; 2.696      ; 3.691      ;
; -0.506 ; reset     ; delay_pipeline[14][1]   ; reset        ; clk         ; 0.500        ; 2.696      ; 3.691      ;
; -0.506 ; reset     ; delay_pipeline[14][2]   ; reset        ; clk         ; 0.500        ; 2.696      ; 3.691      ;
; -0.506 ; reset     ; delay_pipeline[14][3]   ; reset        ; clk         ; 0.500        ; 2.696      ; 3.691      ;
; -0.506 ; reset     ; delay_pipeline[14][4]   ; reset        ; clk         ; 0.500        ; 2.696      ; 3.691      ;
; -0.506 ; reset     ; delay_pipeline[14][5]   ; reset        ; clk         ; 0.500        ; 2.696      ; 3.691      ;
; -0.506 ; reset     ; delay_pipeline[14][6]   ; reset        ; clk         ; 0.500        ; 2.696      ; 3.691      ;
; -0.506 ; reset     ; delay_pipeline[14][7]   ; reset        ; clk         ; 0.500        ; 2.696      ; 3.691      ;
; -0.506 ; reset     ; delay_pipeline[14][8]   ; reset        ; clk         ; 0.500        ; 2.696      ; 3.691      ;
; -0.506 ; reset     ; delay_pipeline[14][9]   ; reset        ; clk         ; 0.500        ; 2.696      ; 3.691      ;
; -0.506 ; reset     ; delay_pipeline[14][10]  ; reset        ; clk         ; 0.500        ; 2.696      ; 3.691      ;
; -0.506 ; reset     ; delay_pipeline[14][11]  ; reset        ; clk         ; 0.500        ; 2.696      ; 3.691      ;
; -0.506 ; reset     ; delay_pipeline[14][12]  ; reset        ; clk         ; 0.500        ; 2.696      ; 3.691      ;
; -0.506 ; reset     ; delay_pipeline[14][13]  ; reset        ; clk         ; 0.500        ; 2.696      ; 3.691      ;
; -0.493 ; reset     ; delay_pipeline[100][1]  ; reset        ; clk         ; 0.500        ; 2.693      ; 3.675      ;
; -0.493 ; reset     ; delay_pipeline[100][2]  ; reset        ; clk         ; 0.500        ; 2.693      ; 3.675      ;
; -0.493 ; reset     ; delay_pipeline[100][3]  ; reset        ; clk         ; 0.500        ; 2.693      ; 3.675      ;
; -0.493 ; reset     ; delay_pipeline[100][4]  ; reset        ; clk         ; 0.500        ; 2.693      ; 3.675      ;
; -0.493 ; reset     ; delay_pipeline[100][5]  ; reset        ; clk         ; 0.500        ; 2.693      ; 3.675      ;
; -0.493 ; reset     ; delay_pipeline[100][6]  ; reset        ; clk         ; 0.500        ; 2.693      ; 3.675      ;
; -0.493 ; reset     ; delay_pipeline[100][8]  ; reset        ; clk         ; 0.500        ; 2.693      ; 3.675      ;
; -0.493 ; reset     ; delay_pipeline[100][9]  ; reset        ; clk         ; 0.500        ; 2.693      ; 3.675      ;
; -0.493 ; reset     ; delay_pipeline[100][10] ; reset        ; clk         ; 0.500        ; 2.693      ; 3.675      ;
; -0.493 ; reset     ; delay_pipeline[100][12] ; reset        ; clk         ; 0.500        ; 2.693      ; 3.675      ;
; -0.493 ; reset     ; delay_pipeline[100][13] ; reset        ; clk         ; 0.500        ; 2.693      ; 3.675      ;
; -0.492 ; reset     ; delay_pipeline[29][9]   ; reset        ; clk         ; 0.500        ; 2.740      ; 3.721      ;
; -0.492 ; reset     ; delay_pipeline[29][10]  ; reset        ; clk         ; 0.500        ; 2.740      ; 3.721      ;
; -0.492 ; reset     ; delay_pipeline[29][12]  ; reset        ; clk         ; 0.500        ; 2.740      ; 3.721      ;
; -0.492 ; reset     ; delay_pipeline[29][13]  ; reset        ; clk         ; 0.500        ; 2.740      ; 3.721      ;
; -0.490 ; reset     ; delay_pipeline[54][0]   ; reset        ; clk         ; 0.500        ; 2.752      ; 3.731      ;
; -0.490 ; reset     ; delay_pipeline[54][1]   ; reset        ; clk         ; 0.500        ; 2.752      ; 3.731      ;
; -0.490 ; reset     ; delay_pipeline[54][2]   ; reset        ; clk         ; 0.500        ; 2.752      ; 3.731      ;
; -0.490 ; reset     ; delay_pipeline[53][3]   ; reset        ; clk         ; 0.500        ; 2.752      ; 3.731      ;
; -0.490 ; reset     ; delay_pipeline[54][3]   ; reset        ; clk         ; 0.500        ; 2.752      ; 3.731      ;
; -0.484 ; reset     ; delay_pipeline[98][0]   ; reset        ; clk         ; 0.500        ; 2.687      ; 3.660      ;
; -0.484 ; reset     ; delay_pipeline[99][0]   ; reset        ; clk         ; 0.500        ; 2.687      ; 3.660      ;
; -0.484 ; reset     ; delay_pipeline[98][1]   ; reset        ; clk         ; 0.500        ; 2.687      ; 3.660      ;
; -0.484 ; reset     ; delay_pipeline[98][2]   ; reset        ; clk         ; 0.500        ; 2.687      ; 3.660      ;
; -0.484 ; reset     ; delay_pipeline[98][3]   ; reset        ; clk         ; 0.500        ; 2.687      ; 3.660      ;
; -0.484 ; reset     ; delay_pipeline[98][4]   ; reset        ; clk         ; 0.500        ; 2.687      ; 3.660      ;
; -0.484 ; reset     ; delay_pipeline[98][5]   ; reset        ; clk         ; 0.500        ; 2.687      ; 3.660      ;
; -0.484 ; reset     ; delay_pipeline[98][6]   ; reset        ; clk         ; 0.500        ; 2.687      ; 3.660      ;
; -0.484 ; reset     ; delay_pipeline[98][7]   ; reset        ; clk         ; 0.500        ; 2.687      ; 3.660      ;
; -0.484 ; reset     ; delay_pipeline[98][8]   ; reset        ; clk         ; 0.500        ; 2.687      ; 3.660      ;
; -0.484 ; reset     ; delay_pipeline[98][9]   ; reset        ; clk         ; 0.500        ; 2.687      ; 3.660      ;
; -0.484 ; reset     ; delay_pipeline[98][10]  ; reset        ; clk         ; 0.500        ; 2.687      ; 3.660      ;
; -0.484 ; reset     ; delay_pipeline[98][11]  ; reset        ; clk         ; 0.500        ; 2.687      ; 3.660      ;
+--------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                              ;
+-------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; 0.232 ; reset     ; delay_pipeline[97][0]  ; reset        ; clk         ; 0.000        ; 2.809      ; 3.242      ;
; 0.232 ; reset     ; delay_pipeline[97][1]  ; reset        ; clk         ; 0.000        ; 2.809      ; 3.242      ;
; 0.232 ; reset     ; delay_pipeline[97][2]  ; reset        ; clk         ; 0.000        ; 2.809      ; 3.242      ;
; 0.232 ; reset     ; delay_pipeline[97][3]  ; reset        ; clk         ; 0.000        ; 2.809      ; 3.242      ;
; 0.232 ; reset     ; delay_pipeline[97][4]  ; reset        ; clk         ; 0.000        ; 2.809      ; 3.242      ;
; 0.232 ; reset     ; delay_pipeline[97][5]  ; reset        ; clk         ; 0.000        ; 2.809      ; 3.242      ;
; 0.232 ; reset     ; delay_pipeline[97][6]  ; reset        ; clk         ; 0.000        ; 2.809      ; 3.242      ;
; 0.232 ; reset     ; delay_pipeline[97][7]  ; reset        ; clk         ; 0.000        ; 2.809      ; 3.242      ;
; 0.232 ; reset     ; delay_pipeline[97][8]  ; reset        ; clk         ; 0.000        ; 2.809      ; 3.242      ;
; 0.232 ; reset     ; delay_pipeline[97][9]  ; reset        ; clk         ; 0.000        ; 2.809      ; 3.242      ;
; 0.232 ; reset     ; delay_pipeline[97][10] ; reset        ; clk         ; 0.000        ; 2.809      ; 3.242      ;
; 0.232 ; reset     ; delay_pipeline[97][11] ; reset        ; clk         ; 0.000        ; 2.809      ; 3.242      ;
; 0.232 ; reset     ; delay_pipeline[97][12] ; reset        ; clk         ; 0.000        ; 2.809      ; 3.242      ;
; 0.232 ; reset     ; delay_pipeline[97][13] ; reset        ; clk         ; 0.000        ; 2.809      ; 3.242      ;
; 0.235 ; reset     ; delay_pipeline[96][1]  ; reset        ; clk         ; 0.000        ; 2.809      ; 3.245      ;
; 0.235 ; reset     ; delay_pipeline[96][2]  ; reset        ; clk         ; 0.000        ; 2.809      ; 3.245      ;
; 0.235 ; reset     ; delay_pipeline[95][3]  ; reset        ; clk         ; 0.000        ; 2.809      ; 3.245      ;
; 0.235 ; reset     ; delay_pipeline[96][3]  ; reset        ; clk         ; 0.000        ; 2.809      ; 3.245      ;
; 0.235 ; reset     ; delay_pipeline[96][4]  ; reset        ; clk         ; 0.000        ; 2.809      ; 3.245      ;
; 0.235 ; reset     ; delay_pipeline[96][5]  ; reset        ; clk         ; 0.000        ; 2.809      ; 3.245      ;
; 0.235 ; reset     ; delay_pipeline[96][6]  ; reset        ; clk         ; 0.000        ; 2.809      ; 3.245      ;
; 0.235 ; reset     ; delay_pipeline[96][7]  ; reset        ; clk         ; 0.000        ; 2.809      ; 3.245      ;
; 0.235 ; reset     ; delay_pipeline[95][8]  ; reset        ; clk         ; 0.000        ; 2.809      ; 3.245      ;
; 0.235 ; reset     ; delay_pipeline[96][8]  ; reset        ; clk         ; 0.000        ; 2.809      ; 3.245      ;
; 0.235 ; reset     ; delay_pipeline[96][9]  ; reset        ; clk         ; 0.000        ; 2.809      ; 3.245      ;
; 0.235 ; reset     ; delay_pipeline[96][10] ; reset        ; clk         ; 0.000        ; 2.809      ; 3.245      ;
; 0.235 ; reset     ; delay_pipeline[96][11] ; reset        ; clk         ; 0.000        ; 2.809      ; 3.245      ;
; 0.235 ; reset     ; delay_pipeline[96][12] ; reset        ; clk         ; 0.000        ; 2.809      ; 3.245      ;
; 0.235 ; reset     ; delay_pipeline[96][13] ; reset        ; clk         ; 0.000        ; 2.809      ; 3.245      ;
; 0.241 ; reset     ; delay_pipeline[46][0]  ; reset        ; clk         ; 0.000        ; 2.832      ; 3.274      ;
; 0.241 ; reset     ; delay_pipeline[47][0]  ; reset        ; clk         ; 0.000        ; 2.832      ; 3.274      ;
; 0.243 ; reset     ; delay_pipeline[22][8]  ; reset        ; clk         ; 0.000        ; 2.800      ; 3.244      ;
; 0.243 ; reset     ; delay_pipeline[22][9]  ; reset        ; clk         ; 0.000        ; 2.800      ; 3.244      ;
; 0.243 ; reset     ; delay_pipeline[22][10] ; reset        ; clk         ; 0.000        ; 2.800      ; 3.244      ;
; 0.243 ; reset     ; delay_pipeline[22][11] ; reset        ; clk         ; 0.000        ; 2.800      ; 3.244      ;
; 0.244 ; reset     ; delay_pipeline[62][0]  ; reset        ; clk         ; 0.000        ; 2.836      ; 3.281      ;
; 0.245 ; reset     ; delay_pipeline[21][1]  ; reset        ; clk         ; 0.000        ; 2.799      ; 3.245      ;
; 0.245 ; reset     ; delay_pipeline[21][2]  ; reset        ; clk         ; 0.000        ; 2.799      ; 3.245      ;
; 0.245 ; reset     ; delay_pipeline[21][3]  ; reset        ; clk         ; 0.000        ; 2.799      ; 3.245      ;
; 0.245 ; reset     ; delay_pipeline[21][4]  ; reset        ; clk         ; 0.000        ; 2.799      ; 3.245      ;
; 0.245 ; reset     ; delay_pipeline[21][5]  ; reset        ; clk         ; 0.000        ; 2.799      ; 3.245      ;
; 0.245 ; reset     ; delay_pipeline[21][6]  ; reset        ; clk         ; 0.000        ; 2.799      ; 3.245      ;
; 0.245 ; reset     ; delay_pipeline[21][7]  ; reset        ; clk         ; 0.000        ; 2.799      ; 3.245      ;
; 0.245 ; reset     ; delay_pipeline[21][8]  ; reset        ; clk         ; 0.000        ; 2.799      ; 3.245      ;
; 0.245 ; reset     ; delay_pipeline[21][9]  ; reset        ; clk         ; 0.000        ; 2.799      ; 3.245      ;
; 0.245 ; reset     ; delay_pipeline[21][10] ; reset        ; clk         ; 0.000        ; 2.799      ; 3.245      ;
; 0.245 ; reset     ; delay_pipeline[21][11] ; reset        ; clk         ; 0.000        ; 2.799      ; 3.245      ;
; 0.245 ; reset     ; delay_pipeline[21][12] ; reset        ; clk         ; 0.000        ; 2.799      ; 3.245      ;
; 0.245 ; reset     ; delay_pipeline[21][13] ; reset        ; clk         ; 0.000        ; 2.799      ; 3.245      ;
; 0.247 ; reset     ; delay_pipeline[61][12] ; reset        ; clk         ; 0.000        ; 2.808      ; 3.256      ;
; 0.247 ; reset     ; delay_pipeline[61][13] ; reset        ; clk         ; 0.000        ; 2.808      ; 3.256      ;
; 0.248 ; reset     ; delay_pipeline[30][4]  ; reset        ; clk         ; 0.000        ; 2.817      ; 3.266      ;
; 0.248 ; reset     ; delay_pipeline[30][5]  ; reset        ; clk         ; 0.000        ; 2.817      ; 3.266      ;
; 0.248 ; reset     ; delay_pipeline[30][6]  ; reset        ; clk         ; 0.000        ; 2.817      ; 3.266      ;
; 0.248 ; reset     ; delay_pipeline[30][7]  ; reset        ; clk         ; 0.000        ; 2.817      ; 3.266      ;
; 0.251 ; reset     ; delay_pipeline[59][1]  ; reset        ; clk         ; 0.000        ; 2.839      ; 3.291      ;
; 0.252 ; reset     ; delay_pipeline[32][0]  ; reset        ; clk         ; 0.000        ; 2.856      ; 3.309      ;
; 0.252 ; reset     ; delay_pipeline[31][3]  ; reset        ; clk         ; 0.000        ; 2.856      ; 3.309      ;
; 0.252 ; reset     ; delay_pipeline[31][4]  ; reset        ; clk         ; 0.000        ; 2.856      ; 3.309      ;
; 0.252 ; reset     ; delay_pipeline[31][5]  ; reset        ; clk         ; 0.000        ; 2.856      ; 3.309      ;
; 0.252 ; reset     ; delay_pipeline[31][6]  ; reset        ; clk         ; 0.000        ; 2.856      ; 3.309      ;
; 0.252 ; reset     ; delay_pipeline[31][7]  ; reset        ; clk         ; 0.000        ; 2.856      ; 3.309      ;
; 0.252 ; reset     ; delay_pipeline[31][8]  ; reset        ; clk         ; 0.000        ; 2.856      ; 3.309      ;
; 0.252 ; reset     ; delay_pipeline[31][9]  ; reset        ; clk         ; 0.000        ; 2.856      ; 3.309      ;
; 0.252 ; reset     ; delay_pipeline[31][10] ; reset        ; clk         ; 0.000        ; 2.856      ; 3.309      ;
; 0.252 ; reset     ; delay_pipeline[31][11] ; reset        ; clk         ; 0.000        ; 2.856      ; 3.309      ;
; 0.252 ; reset     ; delay_pipeline[31][12] ; reset        ; clk         ; 0.000        ; 2.856      ; 3.309      ;
; 0.252 ; reset     ; delay_pipeline[31][13] ; reset        ; clk         ; 0.000        ; 2.856      ; 3.309      ;
; 0.254 ; reset     ; delay_pipeline[15][1]  ; reset        ; clk         ; 0.000        ; 2.800      ; 3.255      ;
; 0.254 ; reset     ; delay_pipeline[15][2]  ; reset        ; clk         ; 0.000        ; 2.800      ; 3.255      ;
; 0.254 ; reset     ; delay_pipeline[15][3]  ; reset        ; clk         ; 0.000        ; 2.800      ; 3.255      ;
; 0.254 ; reset     ; delay_pipeline[29][7]  ; reset        ; clk         ; 0.000        ; 2.837      ; 3.292      ;
; 0.255 ; reset     ; delay_pipeline[46][12] ; reset        ; clk         ; 0.000        ; 2.847      ; 3.303      ;
; 0.257 ; reset     ; delay_pipeline[82][0]  ; reset        ; clk         ; 0.000        ; 2.824      ; 3.282      ;
; 0.258 ; reset     ; delay_pipeline[32][4]  ; reset        ; clk         ; 0.000        ; 2.855      ; 3.314      ;
; 0.258 ; reset     ; delay_pipeline[32][5]  ; reset        ; clk         ; 0.000        ; 2.855      ; 3.314      ;
; 0.258 ; reset     ; delay_pipeline[32][6]  ; reset        ; clk         ; 0.000        ; 2.855      ; 3.314      ;
; 0.258 ; reset     ; delay_pipeline[32][7]  ; reset        ; clk         ; 0.000        ; 2.855      ; 3.314      ;
; 0.258 ; reset     ; delay_pipeline[32][8]  ; reset        ; clk         ; 0.000        ; 2.855      ; 3.314      ;
; 0.258 ; reset     ; delay_pipeline[32][9]  ; reset        ; clk         ; 0.000        ; 2.855      ; 3.314      ;
; 0.258 ; reset     ; delay_pipeline[32][10] ; reset        ; clk         ; 0.000        ; 2.855      ; 3.314      ;
; 0.258 ; reset     ; delay_pipeline[32][11] ; reset        ; clk         ; 0.000        ; 2.855      ; 3.314      ;
; 0.258 ; reset     ; delay_pipeline[32][12] ; reset        ; clk         ; 0.000        ; 2.855      ; 3.314      ;
; 0.258 ; reset     ; delay_pipeline[32][13] ; reset        ; clk         ; 0.000        ; 2.855      ; 3.314      ;
; 0.260 ; reset     ; delay_pipeline[35][0]  ; reset        ; clk         ; 0.000        ; 2.845      ; 3.306      ;
; 0.260 ; reset     ; delay_pipeline[36][0]  ; reset        ; clk         ; 0.000        ; 2.845      ; 3.306      ;
; 0.260 ; reset     ; delay_pipeline[81][0]  ; reset        ; clk         ; 0.000        ; 2.821      ; 3.282      ;
; 0.260 ; reset     ; delay_pipeline[35][1]  ; reset        ; clk         ; 0.000        ; 2.845      ; 3.306      ;
; 0.260 ; reset     ; delay_pipeline[81][1]  ; reset        ; clk         ; 0.000        ; 2.821      ; 3.282      ;
; 0.260 ; reset     ; delay_pipeline[82][1]  ; reset        ; clk         ; 0.000        ; 2.821      ; 3.282      ;
; 0.260 ; reset     ; delay_pipeline[35][2]  ; reset        ; clk         ; 0.000        ; 2.845      ; 3.306      ;
; 0.260 ; reset     ; delay_pipeline[82][2]  ; reset        ; clk         ; 0.000        ; 2.821      ; 3.282      ;
; 0.260 ; reset     ; delay_pipeline[35][3]  ; reset        ; clk         ; 0.000        ; 2.845      ; 3.306      ;
; 0.260 ; reset     ; delay_pipeline[81][3]  ; reset        ; clk         ; 0.000        ; 2.821      ; 3.282      ;
; 0.260 ; reset     ; delay_pipeline[82][3]  ; reset        ; clk         ; 0.000        ; 2.821      ; 3.282      ;
; 0.260 ; reset     ; delay_pipeline[35][4]  ; reset        ; clk         ; 0.000        ; 2.845      ; 3.306      ;
; 0.260 ; reset     ; delay_pipeline[81][4]  ; reset        ; clk         ; 0.000        ; 2.821      ; 3.282      ;
; 0.260 ; reset     ; delay_pipeline[35][5]  ; reset        ; clk         ; 0.000        ; 2.845      ; 3.306      ;
; 0.260 ; reset     ; delay_pipeline[81][5]  ; reset        ; clk         ; 0.000        ; 2.821      ; 3.282      ;
; 0.260 ; reset     ; delay_pipeline[35][6]  ; reset        ; clk         ; 0.000        ; 2.845      ; 3.306      ;
+-------+-----------+------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                    ;
+--------+--------------+----------------+------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------+-------+------------+-------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[0][0]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[0][10]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[0][11]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[0][12]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[0][13]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[0][1]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[0][2]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[0][3]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[0][4]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[0][5]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[0][6]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[0][7]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[0][8]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[0][9]    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[100][0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[100][10] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[100][11] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[100][12] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[100][13] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[100][1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[100][2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[100][3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[100][4]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[100][5]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[100][6]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[100][7]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[100][8]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[100][9]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[10][0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[10][10]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[10][11]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[10][12]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[10][13]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[10][1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[10][2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[10][3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[10][4]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[10][5]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[10][6]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[10][7]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[10][8]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[10][9]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[11][0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[11][10]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[11][11]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[11][12]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[11][13]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[11][1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[11][2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[11][3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[11][4]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[11][5]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[11][6]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[11][7]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[11][8]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[11][9]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[12][0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[12][10]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[12][11]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[12][12]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[12][13]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[12][1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[12][2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[12][3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[12][4]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[12][5]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[12][6]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[12][7]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[12][8]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[12][9]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[13][0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[13][10]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[13][11]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[13][12]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[13][13]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[13][1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[13][2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[13][3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[13][4]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[13][5]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[13][6]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[13][7]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[13][8]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[13][9]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[14][0]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[14][10]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[14][11]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[14][12]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[14][13]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[14][1]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[14][2]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[14][3]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[14][4]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[14][5]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[14][6]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[14][7]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[14][8]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[14][9]   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period ; clk   ; Rise       ; delay_pipeline[15][0]   ;
+--------+--------------+----------------+------------+-------+------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'reset'                                                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; reset ; Rise       ; reset                        ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; output_register[20]~29|datad ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; output_register[26]~53|datad ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; output_register[21]~33|datad ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; output_register[22]~37|datad ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; output_register[23]~41|datad ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; output_register[24]~45|datad ;
; 0.384  ; 0.384        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; output_register[13]~1|datad  ;
; 0.393  ; 0.393        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~input|o                ;
; 0.404  ; 0.404        ; 0.000          ; High Pulse Width ; reset ; Fall       ; output_register[20]~29       ;
; 0.404  ; 0.404        ; 0.000          ; High Pulse Width ; reset ; Fall       ; output_register[26]~53       ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; reset ; Fall       ; output_register[21]~33       ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; reset ; Fall       ; output_register[22]~37       ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; reset ; Fall       ; output_register[23]~41       ;
; 0.405  ; 0.405        ; 0.000          ; High Pulse Width ; reset ; Fall       ; output_register[24]~45       ;
; 0.418  ; 0.418        ; 0.000          ; High Pulse Width ; reset ; Fall       ; output_register[13]~1        ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; output_register[18]~21|datad ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; output_register[15]~9|datad  ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; output_register[16]~13|datad ;
; 0.421  ; 0.421        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; output_register[17]~17|datad ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; output_register[19]~25|datad ;
; 0.424  ; 0.424        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; output_register[14]~5|datad  ;
; 0.453  ; 0.453        ; 0.000          ; High Pulse Width ; reset ; Fall       ; output_register[18]~21       ;
; 0.455  ; 0.455        ; 0.000          ; High Pulse Width ; reset ; Fall       ; output_register[15]~9        ;
; 0.455  ; 0.455        ; 0.000          ; High Pulse Width ; reset ; Fall       ; output_register[16]~13       ;
; 0.455  ; 0.455        ; 0.000          ; High Pulse Width ; reset ; Fall       ; output_register[17]~17       ;
; 0.456  ; 0.456        ; 0.000          ; High Pulse Width ; reset ; Fall       ; output_register[19]~25       ;
; 0.458  ; 0.458        ; 0.000          ; High Pulse Width ; reset ; Fall       ; output_register[14]~5        ;
; 0.458  ; 0.458        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; output_register[25]~49|datad ;
; 0.492  ; 0.492        ; 0.000          ; High Pulse Width ; reset ; Fall       ; output_register[25]~49       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset~input|i                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~input|i                ;
; 0.506  ; 0.506        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; output_register[25]~49       ;
; 0.540  ; 0.540        ; 0.000          ; High Pulse Width ; reset ; Rise       ; output_register[25]~49|datad ;
; 0.542  ; 0.542        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; output_register[14]~5        ;
; 0.543  ; 0.543        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; output_register[17]~17       ;
; 0.544  ; 0.544        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; output_register[15]~9        ;
; 0.544  ; 0.544        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; output_register[16]~13       ;
; 0.544  ; 0.544        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; output_register[19]~25       ;
; 0.545  ; 0.545        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; output_register[18]~21       ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; reset ; Rise       ; output_register[14]~5|datad  ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; reset ; Rise       ; output_register[17]~17|datad ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; reset ; Rise       ; output_register[15]~9|datad  ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; reset ; Rise       ; output_register[16]~13|datad ;
; 0.578  ; 0.578        ; 0.000          ; High Pulse Width ; reset ; Rise       ; output_register[19]~25|datad ;
; 0.579  ; 0.579        ; 0.000          ; High Pulse Width ; reset ; Rise       ; output_register[18]~21|datad ;
; 0.582  ; 0.582        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; output_register[13]~1        ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; output_register[21]~33       ;
; 0.593  ; 0.593        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; output_register[22]~37       ;
; 0.594  ; 0.594        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; output_register[23]~41       ;
; 0.594  ; 0.594        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; output_register[24]~45       ;
; 0.595  ; 0.595        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; output_register[20]~29       ;
; 0.595  ; 0.595        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; output_register[26]~53       ;
; 0.607  ; 0.607        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset~input|o                ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; reset ; Rise       ; output_register[13]~1|datad  ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; reset ; Rise       ; output_register[21]~33|datad ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; reset ; Rise       ; output_register[22]~37|datad ;
; 0.628  ; 0.628        ; 0.000          ; High Pulse Width ; reset ; Rise       ; output_register[23]~41|datad ;
; 0.628  ; 0.628        ; 0.000          ; High Pulse Width ; reset ; Rise       ; output_register[24]~45|datad ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; reset ; Rise       ; output_register[20]~29|datad ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; reset ; Rise       ; output_register[26]~53|datad ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; ADC_A[*]   ; clk        ; 3.332 ; 3.684 ; Rise       ; clk             ;
;  ADC_A[0]  ; clk        ; 3.332 ; 3.684 ; Rise       ; clk             ;
;  ADC_A[1]  ; clk        ; 3.267 ; 3.607 ; Rise       ; clk             ;
;  ADC_A[2]  ; clk        ; 3.008 ; 3.318 ; Rise       ; clk             ;
;  ADC_A[3]  ; clk        ; 3.227 ; 3.498 ; Rise       ; clk             ;
;  ADC_A[4]  ; clk        ; 3.254 ; 3.582 ; Rise       ; clk             ;
;  ADC_A[5]  ; clk        ; 3.217 ; 3.509 ; Rise       ; clk             ;
;  ADC_A[6]  ; clk        ; 3.292 ; 3.638 ; Rise       ; clk             ;
;  ADC_A[7]  ; clk        ; 3.286 ; 3.623 ; Rise       ; clk             ;
;  ADC_A[8]  ; clk        ; 2.870 ; 3.186 ; Rise       ; clk             ;
;  ADC_A[9]  ; clk        ; 2.904 ; 3.264 ; Rise       ; clk             ;
;  ADC_A[10] ; clk        ; 3.084 ; 3.303 ; Rise       ; clk             ;
;  ADC_A[11] ; clk        ; 3.209 ; 3.497 ; Rise       ; clk             ;
;  ADC_A[12] ; clk        ; 2.885 ; 3.178 ; Rise       ; clk             ;
;  ADC_A[13] ; clk        ; 2.944 ; 3.260 ; Rise       ; clk             ;
; ADC_A[*]   ; reset      ; 4.083 ; 4.369 ; Fall       ; reset           ;
;  ADC_A[0]  ; reset      ; 3.818 ; 4.082 ; Fall       ; reset           ;
;  ADC_A[1]  ; reset      ; 4.083 ; 4.369 ; Fall       ; reset           ;
;  ADC_A[2]  ; reset      ; 3.889 ; 4.124 ; Fall       ; reset           ;
;  ADC_A[3]  ; reset      ; 3.823 ; 4.095 ; Fall       ; reset           ;
;  ADC_A[4]  ; reset      ; 3.908 ; 4.219 ; Fall       ; reset           ;
;  ADC_A[5]  ; reset      ; 3.843 ; 4.124 ; Fall       ; reset           ;
;  ADC_A[6]  ; reset      ; 3.661 ; 3.994 ; Fall       ; reset           ;
;  ADC_A[7]  ; reset      ; 3.330 ; 3.622 ; Fall       ; reset           ;
;  ADC_A[8]  ; reset      ; 3.371 ; 3.660 ; Fall       ; reset           ;
;  ADC_A[9]  ; reset      ; 3.580 ; 3.782 ; Fall       ; reset           ;
;  ADC_A[10] ; reset      ; 3.604 ; 3.812 ; Fall       ; reset           ;
;  ADC_A[11] ; reset      ; 3.534 ; 3.777 ; Fall       ; reset           ;
;  ADC_A[12] ; reset      ; 2.987 ; 3.291 ; Fall       ; reset           ;
;  ADC_A[13] ; reset      ; 3.316 ; 3.588 ; Fall       ; reset           ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; ADC_A[*]   ; clk        ; -2.425 ; -2.721 ; Rise       ; clk             ;
;  ADC_A[0]  ; clk        ; -2.869 ; -3.206 ; Rise       ; clk             ;
;  ADC_A[1]  ; clk        ; -2.807 ; -3.132 ; Rise       ; clk             ;
;  ADC_A[2]  ; clk        ; -2.559 ; -2.855 ; Rise       ; clk             ;
;  ADC_A[3]  ; clk        ; -2.768 ; -3.028 ; Rise       ; clk             ;
;  ADC_A[4]  ; clk        ; -2.794 ; -3.108 ; Rise       ; clk             ;
;  ADC_A[5]  ; clk        ; -2.759 ; -3.038 ; Rise       ; clk             ;
;  ADC_A[6]  ; clk        ; -2.830 ; -3.161 ; Rise       ; clk             ;
;  ADC_A[7]  ; clk        ; -2.824 ; -3.147 ; Rise       ; clk             ;
;  ADC_A[8]  ; clk        ; -2.425 ; -2.728 ; Rise       ; clk             ;
;  ADC_A[9]  ; clk        ; -2.458 ; -2.802 ; Rise       ; clk             ;
;  ADC_A[10] ; clk        ; -2.631 ; -2.840 ; Rise       ; clk             ;
;  ADC_A[11] ; clk        ; -2.751 ; -3.026 ; Rise       ; clk             ;
;  ADC_A[12] ; clk        ; -2.441 ; -2.721 ; Rise       ; clk             ;
;  ADC_A[13] ; clk        ; -2.496 ; -2.799 ; Rise       ; clk             ;
; ADC_A[*]   ; reset      ; -2.035 ; -2.320 ; Fall       ; reset           ;
;  ADC_A[0]  ; reset      ; -2.699 ; -2.946 ; Fall       ; reset           ;
;  ADC_A[1]  ; reset      ; -2.961 ; -3.230 ; Fall       ; reset           ;
;  ADC_A[2]  ; reset      ; -2.781 ; -3.001 ; Fall       ; reset           ;
;  ADC_A[3]  ; reset      ; -2.871 ; -3.125 ; Fall       ; reset           ;
;  ADC_A[4]  ; reset      ; -2.949 ; -3.241 ; Fall       ; reset           ;
;  ADC_A[5]  ; reset      ; -2.886 ; -3.148 ; Fall       ; reset           ;
;  ADC_A[6]  ; reset      ; -2.710 ; -3.024 ; Fall       ; reset           ;
;  ADC_A[7]  ; reset      ; -2.243 ; -2.523 ; Fall       ; reset           ;
;  ADC_A[8]  ; reset      ; -2.269 ; -2.540 ; Fall       ; reset           ;
;  ADC_A[9]  ; reset      ; -2.471 ; -2.657 ; Fall       ; reset           ;
;  ADC_A[10] ; reset      ; -2.493 ; -2.686 ; Fall       ; reset           ;
;  ADC_A[11] ; reset      ; -2.562 ; -2.790 ; Fall       ; reset           ;
;  ADC_A[12] ; reset      ; -2.035 ; -2.320 ; Fall       ; reset           ;
;  ADC_A[13] ; reset      ; -2.342 ; -2.596 ; Fall       ; reset           ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; DAC_A[*]   ; clk        ; 12.415 ; 12.073 ; Rise       ; clk             ;
;  DAC_A[0]  ; clk        ; 8.493  ; 8.397  ; Rise       ; clk             ;
;  DAC_A[1]  ; clk        ; 9.358  ; 9.138  ; Rise       ; clk             ;
;  DAC_A[2]  ; clk        ; 9.075  ; 8.805  ; Rise       ; clk             ;
;  DAC_A[3]  ; clk        ; 7.619  ; 7.540  ; Rise       ; clk             ;
;  DAC_A[4]  ; clk        ; 7.947  ; 7.855  ; Rise       ; clk             ;
;  DAC_A[5]  ; clk        ; 9.558  ; 9.145  ; Rise       ; clk             ;
;  DAC_A[6]  ; clk        ; 8.864  ; 8.780  ; Rise       ; clk             ;
;  DAC_A[7]  ; clk        ; 7.891  ; 7.787  ; Rise       ; clk             ;
;  DAC_A[8]  ; clk        ; 9.974  ; 9.774  ; Rise       ; clk             ;
;  DAC_A[9]  ; clk        ; 10.329 ; 10.170 ; Rise       ; clk             ;
;  DAC_A[10] ; clk        ; 10.785 ; 10.682 ; Rise       ; clk             ;
;  DAC_A[11] ; clk        ; 9.797  ; 9.639  ; Rise       ; clk             ;
;  DAC_A[12] ; clk        ; 8.409  ; 8.311  ; Rise       ; clk             ;
;  DAC_A[13] ; clk        ; 12.415 ; 12.073 ; Rise       ; clk             ;
; adc_clk_A  ; clk        ; 6.231  ; 6.300  ; Rise       ; clk             ;
; dac_clk_A  ; clk        ; 6.591  ; 6.735  ; Rise       ; clk             ;
; dac_wrt_A  ; clk        ; 5.541  ; 5.603  ; Rise       ; clk             ;
; adc_clk_A  ; clk        ; 6.231  ; 6.300  ; Fall       ; clk             ;
; dac_clk_A  ; clk        ; 6.591  ; 6.735  ; Fall       ; clk             ;
; dac_wrt_A  ; clk        ; 5.541  ; 5.603  ; Fall       ; clk             ;
; DAC_A[*]   ; reset      ; 12.983 ; 12.592 ; Rise       ; reset           ;
;  DAC_A[0]  ; reset      ; 11.036 ; 10.911 ; Rise       ; reset           ;
;  DAC_A[1]  ; reset      ; 10.715 ; 10.499 ; Rise       ; reset           ;
;  DAC_A[2]  ; reset      ; 10.194 ; 9.938  ; Rise       ; reset           ;
;  DAC_A[3]  ; reset      ; 8.974  ; 8.947  ; Rise       ; reset           ;
;  DAC_A[4]  ; reset      ; 9.155  ; 9.101  ; Rise       ; reset           ;
;  DAC_A[5]  ; reset      ; 10.763 ; 10.388 ; Rise       ; reset           ;
;  DAC_A[6]  ; reset      ; 10.073 ; 10.027 ; Rise       ; reset           ;
;  DAC_A[7]  ; reset      ; 9.730  ; 9.678  ; Rise       ; reset           ;
;  DAC_A[8]  ; reset      ; 11.607 ; 11.324 ; Rise       ; reset           ;
;  DAC_A[9]  ; reset      ; 11.280 ; 11.089 ; Rise       ; reset           ;
;  DAC_A[10] ; reset      ; 12.060 ; 11.983 ; Rise       ; reset           ;
;  DAC_A[11] ; reset      ; 11.408 ; 11.302 ; Rise       ; reset           ;
;  DAC_A[12] ; reset      ; 9.744  ; 9.684  ; Rise       ; reset           ;
;  DAC_A[13] ; reset      ; 12.983 ; 12.592 ; Rise       ; reset           ;
; DAC_A[*]   ; reset      ; 12.983 ; 12.592 ; Fall       ; reset           ;
;  DAC_A[0]  ; reset      ; 11.036 ; 10.911 ; Fall       ; reset           ;
;  DAC_A[1]  ; reset      ; 10.715 ; 10.499 ; Fall       ; reset           ;
;  DAC_A[2]  ; reset      ; 10.194 ; 9.938  ; Fall       ; reset           ;
;  DAC_A[3]  ; reset      ; 8.974  ; 8.947  ; Fall       ; reset           ;
;  DAC_A[4]  ; reset      ; 9.155  ; 9.101  ; Fall       ; reset           ;
;  DAC_A[5]  ; reset      ; 10.763 ; 10.388 ; Fall       ; reset           ;
;  DAC_A[6]  ; reset      ; 10.073 ; 10.027 ; Fall       ; reset           ;
;  DAC_A[7]  ; reset      ; 9.730  ; 9.678  ; Fall       ; reset           ;
;  DAC_A[8]  ; reset      ; 11.607 ; 11.324 ; Fall       ; reset           ;
;  DAC_A[9]  ; reset      ; 11.280 ; 11.089 ; Fall       ; reset           ;
;  DAC_A[10] ; reset      ; 12.060 ; 11.983 ; Fall       ; reset           ;
;  DAC_A[11] ; reset      ; 11.408 ; 11.302 ; Fall       ; reset           ;
;  DAC_A[12] ; reset      ; 9.744  ; 9.684  ; Fall       ; reset           ;
;  DAC_A[13] ; reset      ; 12.983 ; 12.592 ; Fall       ; reset           ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; DAC_A[*]   ; clk        ; 7.378  ; 7.306  ; Rise       ; clk             ;
;  DAC_A[0]  ; clk        ; 8.218  ; 8.130  ; Rise       ; clk             ;
;  DAC_A[1]  ; clk        ; 9.041  ; 8.788  ; Rise       ; clk             ;
;  DAC_A[2]  ; clk        ; 8.820  ; 8.530  ; Rise       ; clk             ;
;  DAC_A[3]  ; clk        ; 7.378  ; 7.306  ; Rise       ; clk             ;
;  DAC_A[4]  ; clk        ; 7.694  ; 7.608  ; Rise       ; clk             ;
;  DAC_A[5]  ; clk        ; 9.241  ; 8.848  ; Rise       ; clk             ;
;  DAC_A[6]  ; clk        ; 8.574  ; 8.497  ; Rise       ; clk             ;
;  DAC_A[7]  ; clk        ; 7.640  ; 7.544  ; Rise       ; clk             ;
;  DAC_A[8]  ; clk        ; 9.681  ; 9.457  ; Rise       ; clk             ;
;  DAC_A[9]  ; clk        ; 9.983  ; 9.829  ; Rise       ; clk             ;
;  DAC_A[10] ; clk        ; 10.390 ; 10.292 ; Rise       ; clk             ;
;  DAC_A[11] ; clk        ; 9.469  ; 9.321  ; Rise       ; clk             ;
;  DAC_A[12] ; clk        ; 8.179  ; 8.089  ; Rise       ; clk             ;
;  DAC_A[13] ; clk        ; 11.946 ; 11.649 ; Rise       ; clk             ;
; adc_clk_A  ; clk        ; 6.103  ; 6.173  ; Rise       ; clk             ;
; dac_clk_A  ; clk        ; 6.448  ; 6.590  ; Rise       ; clk             ;
; dac_wrt_A  ; clk        ; 5.440  ; 5.504  ; Rise       ; clk             ;
; adc_clk_A  ; clk        ; 6.103  ; 6.173  ; Fall       ; clk             ;
; dac_clk_A  ; clk        ; 6.448  ; 6.590  ; Fall       ; clk             ;
; dac_wrt_A  ; clk        ; 5.440  ; 5.504  ; Fall       ; clk             ;
; DAC_A[*]   ; reset      ; 8.367  ; 8.336  ; Rise       ; reset           ;
;  DAC_A[0]  ; reset      ; 10.462 ; 10.415 ; Rise       ; reset           ;
;  DAC_A[1]  ; reset      ; 10.192 ; 9.952  ; Rise       ; reset           ;
;  DAC_A[2]  ; reset      ; 9.535  ; 9.285  ; Rise       ; reset           ;
;  DAC_A[3]  ; reset      ; 8.367  ; 8.336  ; Rise       ; reset           ;
;  DAC_A[4]  ; reset      ; 8.607  ; 8.522  ; Rise       ; reset           ;
;  DAC_A[5]  ; reset      ; 10.153 ; 9.761  ; Rise       ; reset           ;
;  DAC_A[6]  ; reset      ; 9.490  ; 9.414  ; Rise       ; reset           ;
;  DAC_A[7]  ; reset      ; 9.157  ; 9.102  ; Rise       ; reset           ;
;  DAC_A[8]  ; reset      ; 10.927 ; 10.777 ; Rise       ; reset           ;
;  DAC_A[9]  ; reset      ; 10.658 ; 10.478 ; Rise       ; reset           ;
;  DAC_A[10] ; reset      ; 11.452 ; 11.346 ; Rise       ; reset           ;
;  DAC_A[11] ; reset      ; 10.745 ; 10.634 ; Rise       ; reset           ;
;  DAC_A[12] ; reset      ; 9.198  ; 9.109  ; Rise       ; reset           ;
;  DAC_A[13] ; reset      ; 12.193 ; 11.939 ; Rise       ; reset           ;
; DAC_A[*]   ; reset      ; 7.236  ; 7.165  ; Fall       ; reset           ;
;  DAC_A[0]  ; reset      ; 8.648  ; 8.597  ; Fall       ; reset           ;
;  DAC_A[1]  ; reset      ; 9.217  ; 8.946  ; Fall       ; reset           ;
;  DAC_A[2]  ; reset      ; 8.305  ; 8.014  ; Fall       ; reset           ;
;  DAC_A[3]  ; reset      ; 7.236  ; 7.165  ; Fall       ; reset           ;
;  DAC_A[4]  ; reset      ; 7.663  ; 7.585  ; Fall       ; reset           ;
;  DAC_A[5]  ; reset      ; 9.210  ; 8.822  ; Fall       ; reset           ;
;  DAC_A[6]  ; reset      ; 8.540  ; 8.472  ; Fall       ; reset           ;
;  DAC_A[7]  ; reset      ; 8.055  ; 7.991  ; Fall       ; reset           ;
;  DAC_A[8]  ; reset      ; 9.715  ; 9.491  ; Fall       ; reset           ;
;  DAC_A[9]  ; reset      ; 9.791  ; 9.642  ; Fall       ; reset           ;
;  DAC_A[10] ; reset      ; 10.361 ; 10.224 ; Fall       ; reset           ;
;  DAC_A[11] ; reset      ; 9.829  ; 9.713  ; Fall       ; reset           ;
;  DAC_A[12] ; reset      ; 8.213  ; 8.131  ; Fall       ; reset           ;
;  DAC_A[13] ; reset      ; 12.193 ; 11.893 ; Fall       ; reset           ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; ADC_A[0]   ; DAC_A[0]    ; 10.778 ;    ;    ; 10.969 ;
; ADC_A[1]   ; DAC_A[1]    ; 10.930 ;    ;    ; 10.974 ;
; ADC_A[2]   ; DAC_A[2]    ; 11.054 ;    ;    ; 11.051 ;
; ADC_A[3]   ; DAC_A[3]    ; 10.078 ;    ;    ; 10.327 ;
; ADC_A[4]   ; DAC_A[4]    ; 10.497 ;    ;    ; 10.746 ;
; ADC_A[5]   ; DAC_A[5]    ; 12.041 ;    ;    ; 11.930 ;
; ADC_A[6]   ; DAC_A[6]    ; 11.169 ;    ;    ; 11.446 ;
; ADC_A[7]   ; DAC_A[7]    ; 10.011 ;    ;    ; 10.238 ;
; ADC_A[8]   ; DAC_A[8]    ; 11.547 ;    ;    ; 11.591 ;
; ADC_A[9]   ; DAC_A[9]    ; 12.158 ;    ;    ; 12.192 ;
; ADC_A[10]  ; DAC_A[10]   ; 12.413 ;    ;    ; 12.503 ;
; ADC_A[11]  ; DAC_A[11]   ; 12.155 ;    ;    ; 12.297 ;
; ADC_A[12]  ; DAC_A[12]   ; 10.116 ;    ;    ; 10.342 ;
; ADC_A[13]  ; DAC_A[13]   ; 13.279 ;    ;    ; 13.269 ;
+------------+-------------+--------+----+----+--------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; ADC_A[0]   ; DAC_A[0]    ; 10.461 ;    ;    ; 10.645 ;
; ADC_A[1]   ; DAC_A[1]    ; 10.611 ;    ;    ; 10.649 ;
; ADC_A[2]   ; DAC_A[2]    ; 10.678 ;    ;    ; 10.660 ;
; ADC_A[3]   ; DAC_A[3]    ; 9.742  ;    ;    ; 9.964  ;
; ADC_A[4]   ; DAC_A[4]    ; 10.137 ;    ;    ; 10.363 ;
; ADC_A[5]   ; DAC_A[5]    ; 11.622 ;    ;    ; 11.510 ;
; ADC_A[6]   ; DAC_A[6]    ; 10.781 ;    ;    ; 11.037 ;
; ADC_A[7]   ; DAC_A[7]    ; 9.677  ;    ;    ; 9.878  ;
; ADC_A[8]   ; DAC_A[8]    ; 11.202 ;    ;    ; 11.243 ;
; ADC_A[9]   ; DAC_A[9]    ; 11.768 ;    ;    ; 11.793 ;
; ADC_A[10]  ; DAC_A[10]   ; 12.035 ;    ;    ; 12.118 ;
; ADC_A[11]  ; DAC_A[11]   ; 11.735 ;    ;    ; 11.859 ;
; ADC_A[12]  ; DAC_A[12]   ; 9.774  ;    ;    ; 9.986  ;
; ADC_A[13]  ; DAC_A[13]   ; 12.867 ;    ;    ; 12.854 ;
+------------+-------------+--------+----+----+--------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+---------+------------------+
; Clock ; Slack   ; End Point TNS    ;
+-------+---------+------------------+
; clk   ; -38.433 ; -589.594         ;
+-------+---------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.195 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -0.499 ; -534.917             ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; clk   ; -0.028 ; -0.579              ;
+-------+--------+---------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -1518.166                       ;
; reset ; -3.000 ; -4.314                          ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                    ;
+---------+----------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node            ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -38.433 ; delay_pipeline[1][0] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.021     ; 39.399     ;
; -38.245 ; delay_pipeline[0][0] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.026     ; 39.206     ;
; -38.214 ; delay_pipeline[2][0] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.022     ; 39.179     ;
; -38.177 ; delay_pipeline[1][0] ; output_register[25]~_emulated ; clk          ; clk         ; 1.000        ; -0.021     ; 39.143     ;
; -38.124 ; delay_pipeline[1][1] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.021     ; 39.090     ;
; -38.036 ; delay_pipeline[1][0] ; output_register[24]~_emulated ; clk          ; clk         ; 1.000        ; -0.022     ; 39.001     ;
; -38.028 ; delay_pipeline[1][2] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.021     ; 38.994     ;
; -37.989 ; delay_pipeline[0][0] ; output_register[25]~_emulated ; clk          ; clk         ; 1.000        ; -0.026     ; 38.950     ;
; -37.987 ; delay_pipeline[2][0] ; output_register[25]~_emulated ; clk          ; clk         ; 1.000        ; -0.022     ; 38.952     ;
; -37.947 ; delay_pipeline[0][1] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.026     ; 38.908     ;
; -37.908 ; delay_pipeline[2][1] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.022     ; 38.873     ;
; -37.867 ; delay_pipeline[1][1] ; output_register[25]~_emulated ; clk          ; clk         ; 1.000        ; -0.021     ; 38.833     ;
; -37.848 ; delay_pipeline[0][0] ; output_register[24]~_emulated ; clk          ; clk         ; 1.000        ; -0.027     ; 38.808     ;
; -37.846 ; delay_pipeline[2][0] ; output_register[24]~_emulated ; clk          ; clk         ; 1.000        ; -0.023     ; 38.810     ;
; -37.833 ; delay_pipeline[0][2] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.026     ; 38.794     ;
; -37.783 ; delay_pipeline[1][0] ; output_register[23]~_emulated ; clk          ; clk         ; 1.000        ; -0.022     ; 38.748     ;
; -37.783 ; delay_pipeline[1][4] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.021     ; 38.749     ;
; -37.771 ; delay_pipeline[1][3] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.021     ; 38.737     ;
; -37.726 ; delay_pipeline[1][1] ; output_register[24]~_emulated ; clk          ; clk         ; 1.000        ; -0.022     ; 38.691     ;
; -37.711 ; delay_pipeline[1][2] ; output_register[25]~_emulated ; clk          ; clk         ; 1.000        ; -0.021     ; 38.677     ;
; -37.703 ; delay_pipeline[1][5] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.021     ; 38.669     ;
; -37.679 ; delay_pipeline[0][1] ; output_register[25]~_emulated ; clk          ; clk         ; 1.000        ; -0.026     ; 38.640     ;
; -37.677 ; delay_pipeline[2][1] ; output_register[25]~_emulated ; clk          ; clk         ; 1.000        ; -0.022     ; 38.642     ;
; -37.671 ; delay_pipeline[2][2] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.022     ; 38.636     ;
; -37.661 ; delay_pipeline[0][3] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.026     ; 38.622     ;
; -37.645 ; delay_pipeline[0][4] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.026     ; 38.606     ;
; -37.620 ; delay_pipeline[1][0] ; output_register[22]~_emulated ; clk          ; clk         ; 1.000        ; -0.022     ; 38.585     ;
; -37.595 ; delay_pipeline[0][0] ; output_register[23]~_emulated ; clk          ; clk         ; 1.000        ; -0.027     ; 38.555     ;
; -37.593 ; delay_pipeline[2][0] ; output_register[23]~_emulated ; clk          ; clk         ; 1.000        ; -0.023     ; 38.557     ;
; -37.570 ; delay_pipeline[1][2] ; output_register[24]~_emulated ; clk          ; clk         ; 1.000        ; -0.022     ; 38.535     ;
; -37.565 ; delay_pipeline[0][5] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.026     ; 38.526     ;
; -37.538 ; delay_pipeline[0][1] ; output_register[24]~_emulated ; clk          ; clk         ; 1.000        ; -0.027     ; 38.498     ;
; -37.536 ; delay_pipeline[2][1] ; output_register[24]~_emulated ; clk          ; clk         ; 1.000        ; -0.023     ; 38.500     ;
; -37.514 ; delay_pipeline[0][2] ; output_register[25]~_emulated ; clk          ; clk         ; 1.000        ; -0.026     ; 38.475     ;
; -37.473 ; delay_pipeline[1][1] ; output_register[23]~_emulated ; clk          ; clk         ; 1.000        ; -0.022     ; 38.438     ;
; -37.466 ; delay_pipeline[1][6] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.021     ; 38.432     ;
; -37.435 ; delay_pipeline[1][4] ; output_register[25]~_emulated ; clk          ; clk         ; 1.000        ; -0.021     ; 38.401     ;
; -37.432 ; delay_pipeline[0][0] ; output_register[22]~_emulated ; clk          ; clk         ; 1.000        ; -0.027     ; 38.392     ;
; -37.430 ; delay_pipeline[2][0] ; output_register[22]~_emulated ; clk          ; clk         ; 1.000        ; -0.023     ; 38.394     ;
; -37.423 ; delay_pipeline[1][3] ; output_register[25]~_emulated ; clk          ; clk         ; 1.000        ; -0.021     ; 38.389     ;
; -37.380 ; delay_pipeline[2][3] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.022     ; 38.345     ;
; -37.373 ; delay_pipeline[0][2] ; output_register[24]~_emulated ; clk          ; clk         ; 1.000        ; -0.027     ; 38.333     ;
; -37.370 ; delay_pipeline[2][2] ; output_register[25]~_emulated ; clk          ; clk         ; 1.000        ; -0.022     ; 38.335     ;
; -37.355 ; delay_pipeline[1][5] ; output_register[25]~_emulated ; clk          ; clk         ; 1.000        ; -0.021     ; 38.321     ;
; -37.351 ; delay_pipeline[1][0] ; output_register[21]~_emulated ; clk          ; clk         ; 1.000        ; -0.022     ; 38.316     ;
; -37.328 ; delay_pipeline[0][6] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.026     ; 38.289     ;
; -37.317 ; delay_pipeline[1][2] ; output_register[23]~_emulated ; clk          ; clk         ; 1.000        ; -0.022     ; 38.282     ;
; -37.313 ; delay_pipeline[0][3] ; output_register[25]~_emulated ; clk          ; clk         ; 1.000        ; -0.026     ; 38.274     ;
; -37.310 ; delay_pipeline[1][1] ; output_register[22]~_emulated ; clk          ; clk         ; 1.000        ; -0.022     ; 38.275     ;
; -37.297 ; delay_pipeline[0][4] ; output_register[25]~_emulated ; clk          ; clk         ; 1.000        ; -0.026     ; 38.258     ;
; -37.285 ; delay_pipeline[0][1] ; output_register[23]~_emulated ; clk          ; clk         ; 1.000        ; -0.027     ; 38.245     ;
; -37.283 ; delay_pipeline[2][1] ; output_register[23]~_emulated ; clk          ; clk         ; 1.000        ; -0.023     ; 38.247     ;
; -37.280 ; delay_pipeline[5][0] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.063     ; 38.204     ;
; -37.275 ; delay_pipeline[1][3] ; output_register[24]~_emulated ; clk          ; clk         ; 1.000        ; -0.022     ; 38.240     ;
; -37.255 ; delay_pipeline[1][4] ; output_register[24]~_emulated ; clk          ; clk         ; 1.000        ; -0.022     ; 38.220     ;
; -37.229 ; delay_pipeline[2][2] ; output_register[24]~_emulated ; clk          ; clk         ; 1.000        ; -0.023     ; 38.193     ;
; -37.217 ; delay_pipeline[0][5] ; output_register[25]~_emulated ; clk          ; clk         ; 1.000        ; -0.026     ; 38.178     ;
; -37.187 ; delay_pipeline[5][1] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.063     ; 38.111     ;
; -37.175 ; delay_pipeline[2][4] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.022     ; 38.140     ;
; -37.175 ; delay_pipeline[1][5] ; output_register[24]~_emulated ; clk          ; clk         ; 1.000        ; -0.022     ; 38.140     ;
; -37.163 ; delay_pipeline[0][0] ; output_register[21]~_emulated ; clk          ; clk         ; 1.000        ; -0.027     ; 38.123     ;
; -37.161 ; delay_pipeline[2][0] ; output_register[21]~_emulated ; clk          ; clk         ; 1.000        ; -0.023     ; 38.125     ;
; -37.154 ; delay_pipeline[1][2] ; output_register[22]~_emulated ; clk          ; clk         ; 1.000        ; -0.022     ; 38.119     ;
; -37.133 ; delay_pipeline[0][3] ; output_register[24]~_emulated ; clk          ; clk         ; 1.000        ; -0.027     ; 38.093     ;
; -37.122 ; delay_pipeline[0][1] ; output_register[22]~_emulated ; clk          ; clk         ; 1.000        ; -0.027     ; 38.082     ;
; -37.120 ; delay_pipeline[2][1] ; output_register[22]~_emulated ; clk          ; clk         ; 1.000        ; -0.023     ; 38.084     ;
; -37.120 ; delay_pipeline[0][2] ; output_register[23]~_emulated ; clk          ; clk         ; 1.000        ; -0.027     ; 38.080     ;
; -37.118 ; delay_pipeline[1][6] ; output_register[25]~_emulated ; clk          ; clk         ; 1.000        ; -0.021     ; 38.084     ;
; -37.117 ; delay_pipeline[0][4] ; output_register[24]~_emulated ; clk          ; clk         ; 1.000        ; -0.027     ; 38.077     ;
; -37.106 ; delay_pipeline[1][7] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.021     ; 38.072     ;
; -37.095 ; delay_pipeline[2][5] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.022     ; 38.060     ;
; -37.083 ; delay_pipeline[0][7] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.026     ; 38.044     ;
; -37.053 ; delay_pipeline[4][0] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.039     ; 38.001     ;
; -37.041 ; delay_pipeline[1][1] ; output_register[21]~_emulated ; clk          ; clk         ; 1.000        ; -0.022     ; 38.006     ;
; -37.037 ; delay_pipeline[0][5] ; output_register[24]~_emulated ; clk          ; clk         ; 1.000        ; -0.027     ; 37.997     ;
; -37.034 ; delay_pipeline[1][0] ; output_register[20]~_emulated ; clk          ; clk         ; 1.000        ; -0.022     ; 37.999     ;
; -37.032 ; delay_pipeline[2][3] ; output_register[25]~_emulated ; clk          ; clk         ; 1.000        ; -0.022     ; 37.997     ;
; -37.024 ; delay_pipeline[2][6] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.022     ; 37.989     ;
; -37.023 ; delay_pipeline[5][2] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.063     ; 37.947     ;
; -37.022 ; delay_pipeline[1][3] ; output_register[23]~_emulated ; clk          ; clk         ; 1.000        ; -0.022     ; 37.987     ;
; -37.012 ; delay_pipeline[6][0] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.059     ; 37.940     ;
; -37.005 ; delay_pipeline[5][0] ; output_register[25]~_emulated ; clk          ; clk         ; 1.000        ; -0.063     ; 37.929     ;
; -37.002 ; delay_pipeline[1][4] ; output_register[23]~_emulated ; clk          ; clk         ; 1.000        ; -0.022     ; 37.967     ;
; -36.980 ; delay_pipeline[0][6] ; output_register[25]~_emulated ; clk          ; clk         ; 1.000        ; -0.026     ; 37.941     ;
; -36.976 ; delay_pipeline[2][2] ; output_register[23]~_emulated ; clk          ; clk         ; 1.000        ; -0.023     ; 37.940     ;
; -36.960 ; delay_pipeline[4][1] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.039     ; 37.908     ;
; -36.957 ; delay_pipeline[0][2] ; output_register[22]~_emulated ; clk          ; clk         ; 1.000        ; -0.027     ; 37.917     ;
; -36.938 ; delay_pipeline[1][6] ; output_register[24]~_emulated ; clk          ; clk         ; 1.000        ; -0.022     ; 37.903     ;
; -36.922 ; delay_pipeline[1][5] ; output_register[23]~_emulated ; clk          ; clk         ; 1.000        ; -0.022     ; 37.887     ;
; -36.919 ; delay_pipeline[6][1] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.059     ; 37.847     ;
; -36.912 ; delay_pipeline[5][1] ; output_register[25]~_emulated ; clk          ; clk         ; 1.000        ; -0.063     ; 37.836     ;
; -36.885 ; delay_pipeline[1][2] ; output_register[21]~_emulated ; clk          ; clk         ; 1.000        ; -0.022     ; 37.850     ;
; -36.881 ; delay_pipeline[2][3] ; output_register[24]~_emulated ; clk          ; clk         ; 1.000        ; -0.023     ; 37.845     ;
; -36.880 ; delay_pipeline[0][3] ; output_register[23]~_emulated ; clk          ; clk         ; 1.000        ; -0.027     ; 37.840     ;
; -36.872 ; delay_pipeline[1][8] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.021     ; 37.838     ;
; -36.868 ; delay_pipeline[2][7] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.022     ; 37.833     ;
; -36.864 ; delay_pipeline[0][4] ; output_register[23]~_emulated ; clk          ; clk         ; 1.000        ; -0.027     ; 37.824     ;
; -36.864 ; delay_pipeline[5][0] ; output_register[24]~_emulated ; clk          ; clk         ; 1.000        ; -0.064     ; 37.787     ;
; -36.862 ; delay_pipeline[0][8] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.026     ; 37.823     ;
; -36.860 ; delay_pipeline[3][0] ; output_register[26]~_emulated ; clk          ; clk         ; 1.000        ; -0.023     ; 37.824     ;
+---------+----------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                               ;
+-------+------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.195 ; delay_pipeline[90][5]  ; delay_pipeline[91][5]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.319      ;
; 0.200 ; delay_pipeline[75][6]  ; delay_pipeline[76][6]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.324      ;
; 0.202 ; delay_pipeline[91][0]  ; delay_pipeline[92][0]   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.327      ;
; 0.202 ; delay_pipeline[75][4]  ; delay_pipeline[76][4]   ; clk          ; clk         ; 0.000        ; 0.039      ; 0.325      ;
; 0.202 ; delay_pipeline[68][5]  ; delay_pipeline[69][5]   ; clk          ; clk         ; 0.000        ; 0.039      ; 0.325      ;
; 0.202 ; delay_pipeline[69][6]  ; delay_pipeline[70][6]   ; clk          ; clk         ; 0.000        ; 0.039      ; 0.325      ;
; 0.202 ; delay_pipeline[69][9]  ; delay_pipeline[70][9]   ; clk          ; clk         ; 0.000        ; 0.039      ; 0.325      ;
; 0.203 ; delay_pipeline[75][0]  ; delay_pipeline[76][0]   ; clk          ; clk         ; 0.000        ; 0.039      ; 0.326      ;
; 0.203 ; delay_pipeline[68][4]  ; delay_pipeline[69][4]   ; clk          ; clk         ; 0.000        ; 0.039      ; 0.326      ;
; 0.203 ; delay_pipeline[68][8]  ; delay_pipeline[69][8]   ; clk          ; clk         ; 0.000        ; 0.039      ; 0.326      ;
; 0.204 ; delay_pipeline[69][12] ; delay_pipeline[70][12]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.327      ;
; 0.205 ; delay_pipeline[68][10] ; delay_pipeline[69][10]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.328      ;
; 0.205 ; delay_pipeline[68][13] ; delay_pipeline[69][13]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.328      ;
; 0.205 ; delay_pipeline[69][13] ; delay_pipeline[70][13]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.328      ;
; 0.205 ; delay_pipeline[49][6]  ; delay_pipeline[50][6]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.332      ;
; 0.210 ; delay_pipeline[31][1]  ; delay_pipeline[32][1]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.336      ;
; 0.212 ; delay_pipeline[70][13] ; delay_pipeline[71][13]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.335      ;
; 0.214 ; delay_pipeline[77][7]  ; delay_pipeline[78][7]   ; clk          ; clk         ; 0.000        ; 0.039      ; 0.337      ;
; 0.215 ; delay_pipeline[55][11] ; delay_pipeline[56][11]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.341      ;
; 0.217 ; delay_pipeline[83][5]  ; delay_pipeline[84][5]   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.342      ;
; 0.220 ; delay_pipeline[83][6]  ; delay_pipeline[84][6]   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.345      ;
; 0.263 ; delay_pipeline[68][12] ; delay_pipeline[69][12]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.386      ;
; 0.267 ; delay_pipeline[65][1]  ; delay_pipeline[66][1]   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.392      ;
; 0.267 ; delay_pipeline[89][1]  ; delay_pipeline[90][1]   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.392      ;
; 0.267 ; delay_pipeline[73][3]  ; delay_pipeline[74][3]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.391      ;
; 0.267 ; delay_pipeline[73][7]  ; delay_pipeline[74][7]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.391      ;
; 0.267 ; delay_pipeline[99][7]  ; delay_pipeline[100][7]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.391      ;
; 0.268 ; delay_pipeline[90][7]  ; delay_pipeline[91][7]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.392      ;
; 0.269 ; delay_pipeline[90][2]  ; delay_pipeline[91][2]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.393      ;
; 0.269 ; delay_pipeline[92][3]  ; delay_pipeline[93][3]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.393      ;
; 0.269 ; delay_pipeline[90][8]  ; delay_pipeline[91][8]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.393      ;
; 0.270 ; delay_pipeline[65][3]  ; delay_pipeline[66][3]   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.395      ;
; 0.270 ; delay_pipeline[99][11] ; delay_pipeline[100][11] ; clk          ; clk         ; 0.000        ; 0.040      ; 0.394      ;
; 0.271 ; delay_pipeline[88][2]  ; delay_pipeline[89][2]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.395      ;
; 0.271 ; delay_pipeline[50][3]  ; delay_pipeline[51][3]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.397      ;
; 0.272 ; delay_pipeline[56][0]  ; delay_pipeline[57][0]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.398      ;
; 0.272 ; delay_pipeline[58][0]  ; delay_pipeline[59][0]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.398      ;
; 0.273 ; delay_pipeline[82][6]  ; delay_pipeline[83][6]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.399      ;
; 0.273 ; delay_pipeline[57][9]  ; delay_pipeline[58][9]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.399      ;
; 0.274 ; delay_pipeline[90][1]  ; delay_pipeline[91][1]   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.399      ;
; 0.274 ; delay_pipeline[60][2]  ; delay_pipeline[61][2]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.398      ;
; 0.274 ; delay_pipeline[88][4]  ; delay_pipeline[89][4]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.398      ;
; 0.274 ; delay_pipeline[66][5]  ; delay_pipeline[67][5]   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.399      ;
; 0.274 ; delay_pipeline[90][6]  ; delay_pipeline[91][6]   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.399      ;
; 0.275 ; delay_pipeline[94][9]  ; delay_pipeline[95][9]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.399      ;
; 0.275 ; delay_pipeline[86][10] ; delay_pipeline[87][10]  ; clk          ; clk         ; 0.000        ; 0.047      ; 0.406      ;
; 0.275 ; delay_pipeline[65][11] ; delay_pipeline[66][11]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.399      ;
; 0.275 ; delay_pipeline[69][11] ; delay_pipeline[70][11]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.398      ;
; 0.275 ; delay_pipeline[31][0]  ; delay_pipeline[32][0]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.402      ;
; 0.276 ; delay_pipeline[89][7]  ; delay_pipeline[90][7]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.400      ;
; 0.276 ; delay_pipeline[75][9]  ; delay_pipeline[76][9]   ; clk          ; clk         ; 0.000        ; 0.039      ; 0.399      ;
; 0.276 ; delay_pipeline[73][13] ; delay_pipeline[74][13]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.399      ;
; 0.276 ; delay_pipeline[31][2]  ; delay_pipeline[32][2]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.402      ;
; 0.276 ; delay_pipeline[51][10] ; delay_pipeline[52][10]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.402      ;
; 0.277 ; delay_pipeline[75][3]  ; delay_pipeline[76][3]   ; clk          ; clk         ; 0.000        ; 0.039      ; 0.400      ;
; 0.277 ; delay_pipeline[79][3]  ; delay_pipeline[80][3]   ; clk          ; clk         ; 0.000        ; 0.039      ; 0.400      ;
; 0.277 ; delay_pipeline[69][7]  ; delay_pipeline[70][7]   ; clk          ; clk         ; 0.000        ; 0.039      ; 0.400      ;
; 0.277 ; delay_pipeline[69][8]  ; delay_pipeline[70][8]   ; clk          ; clk         ; 0.000        ; 0.039      ; 0.400      ;
; 0.277 ; delay_pipeline[68][9]  ; delay_pipeline[69][9]   ; clk          ; clk         ; 0.000        ; 0.039      ; 0.400      ;
; 0.277 ; delay_pipeline[67][12] ; delay_pipeline[68][12]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.400      ;
; 0.278 ; delay_pipeline[46][0]  ; delay_pipeline[47][0]   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.403      ;
; 0.278 ; delay_pipeline[98][0]  ; delay_pipeline[99][0]   ; clk          ; clk         ; 0.000        ; 0.039      ; 0.401      ;
; 0.278 ; delay_pipeline[81][1]  ; delay_pipeline[82][1]   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.403      ;
; 0.278 ; delay_pipeline[82][7]  ; delay_pipeline[83][7]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.404      ;
; 0.278 ; delay_pipeline[68][11] ; delay_pipeline[69][11]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.401      ;
; 0.279 ; delay_pipeline[60][6]  ; delay_pipeline[61][6]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.403      ;
; 0.279 ; delay_pipeline[79][9]  ; delay_pipeline[80][9]   ; clk          ; clk         ; 0.000        ; 0.039      ; 0.402      ;
; 0.280 ; delay_pipeline[37][0]  ; delay_pipeline[38][0]   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.405      ;
; 0.280 ; delay_pipeline[57][5]  ; delay_pipeline[58][5]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.406      ;
; 0.281 ; delay_pipeline[82][4]  ; delay_pipeline[83][4]   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.406      ;
; 0.281 ; delay_pipeline[29][2]  ; delay_pipeline[30][2]   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.406      ;
; 0.282 ; delay_pipeline[45][13] ; delay_pipeline[46][13]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.407      ;
; 0.282 ; delay_pipeline[48][0]  ; delay_pipeline[49][0]   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.407      ;
; 0.283 ; delay_pipeline[60][0]  ; delay_pipeline[61][0]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.407      ;
; 0.284 ; delay_pipeline[58][3]  ; delay_pipeline[59][3]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.410      ;
; 0.285 ; delay_pipeline[70][0]  ; delay_pipeline[71][0]   ; clk          ; clk         ; 0.000        ; 0.039      ; 0.408      ;
; 0.285 ; delay_pipeline[76][8]  ; delay_pipeline[77][8]   ; clk          ; clk         ; 0.000        ; 0.039      ; 0.408      ;
; 0.285 ; delay_pipeline[70][12] ; delay_pipeline[71][12]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.408      ;
; 0.286 ; delay_pipeline[45][7]  ; delay_pipeline[46][7]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.412      ;
; 0.286 ; delay_pipeline[53][11] ; delay_pipeline[54][11]  ; clk          ; clk         ; 0.000        ; 0.042      ; 0.412      ;
; 0.287 ; delay_pipeline[58][2]  ; delay_pipeline[59][2]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.413      ;
; 0.287 ; delay_pipeline[60][5]  ; delay_pipeline[61][5]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.411      ;
; 0.287 ; delay_pipeline[58][7]  ; delay_pipeline[59][7]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.413      ;
; 0.290 ; delay_pipeline[60][3]  ; delay_pipeline[61][3]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.414      ;
; 0.290 ; delay_pipeline[84][3]  ; delay_pipeline[85][3]   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.415      ;
; 0.290 ; delay_pipeline[51][2]  ; delay_pipeline[52][2]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.416      ;
; 0.291 ; delay_pipeline[41][2]  ; delay_pipeline[42][2]   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.416      ;
; 0.291 ; delay_pipeline[71][3]  ; delay_pipeline[72][3]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.415      ;
; 0.291 ; delay_pipeline[60][7]  ; delay_pipeline[61][7]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.415      ;
; 0.291 ; delay_pipeline[82][12] ; delay_pipeline[83][12]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.416      ;
; 0.292 ; delay_pipeline[71][1]  ; delay_pipeline[72][1]   ; clk          ; clk         ; 0.000        ; 0.039      ; 0.415      ;
; 0.292 ; delay_pipeline[77][13] ; delay_pipeline[78][13]  ; clk          ; clk         ; 0.000        ; 0.039      ; 0.415      ;
; 0.293 ; delay_pipeline[49][2]  ; delay_pipeline[50][2]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.419      ;
; 0.294 ; delay_pipeline[77][6]  ; delay_pipeline[78][6]   ; clk          ; clk         ; 0.000        ; 0.039      ; 0.417      ;
; 0.294 ; delay_pipeline[59][12] ; delay_pipeline[60][12]  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.419      ;
; 0.294 ; delay_pipeline[51][3]  ; delay_pipeline[52][3]   ; clk          ; clk         ; 0.000        ; 0.042      ; 0.420      ;
; 0.295 ; delay_pipeline[41][1]  ; delay_pipeline[42][1]   ; clk          ; clk         ; 0.000        ; 0.041      ; 0.420      ;
; 0.296 ; delay_pipeline[76][0]  ; delay_pipeline[77][0]   ; clk          ; clk         ; 0.000        ; 0.039      ; 0.419      ;
; 0.297 ; delay_pipeline[39][6]  ; delay_pipeline[40][6]   ; clk          ; clk         ; 0.000        ; 0.040      ; 0.421      ;
; 0.297 ; delay_pipeline[50][7]  ; delay_pipeline[51][7]   ; clk          ; clk         ; 0.000        ; 0.043      ; 0.424      ;
+-------+------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                               ;
+--------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; -0.499 ; reset     ; delay_pipeline[38][0]   ; reset        ; clk         ; 0.500        ; 1.570      ; 2.546      ;
; -0.499 ; reset     ; delay_pipeline[38][1]   ; reset        ; clk         ; 0.500        ; 1.570      ; 2.546      ;
; -0.487 ; reset     ; delay_pipeline[65][1]   ; reset        ; clk         ; 0.500        ; 1.555      ; 2.519      ;
; -0.487 ; reset     ; delay_pipeline[66][1]   ; reset        ; clk         ; 0.500        ; 1.555      ; 2.519      ;
; -0.487 ; reset     ; delay_pipeline[65][2]   ; reset        ; clk         ; 0.500        ; 1.555      ; 2.519      ;
; -0.487 ; reset     ; delay_pipeline[66][2]   ; reset        ; clk         ; 0.500        ; 1.555      ; 2.519      ;
; -0.487 ; reset     ; delay_pipeline[65][3]   ; reset        ; clk         ; 0.500        ; 1.555      ; 2.519      ;
; -0.487 ; reset     ; delay_pipeline[66][3]   ; reset        ; clk         ; 0.500        ; 1.555      ; 2.519      ;
; -0.487 ; reset     ; delay_pipeline[65][4]   ; reset        ; clk         ; 0.500        ; 1.555      ; 2.519      ;
; -0.487 ; reset     ; delay_pipeline[66][4]   ; reset        ; clk         ; 0.500        ; 1.555      ; 2.519      ;
; -0.487 ; reset     ; delay_pipeline[65][5]   ; reset        ; clk         ; 0.500        ; 1.555      ; 2.519      ;
; -0.487 ; reset     ; delay_pipeline[66][5]   ; reset        ; clk         ; 0.500        ; 1.555      ; 2.519      ;
; -0.487 ; reset     ; delay_pipeline[67][5]   ; reset        ; clk         ; 0.500        ; 1.555      ; 2.519      ;
; -0.487 ; reset     ; delay_pipeline[65][6]   ; reset        ; clk         ; 0.500        ; 1.555      ; 2.519      ;
; -0.487 ; reset     ; delay_pipeline[65][7]   ; reset        ; clk         ; 0.500        ; 1.555      ; 2.519      ;
; -0.487 ; reset     ; delay_pipeline[66][7]   ; reset        ; clk         ; 0.500        ; 1.555      ; 2.519      ;
; -0.487 ; reset     ; delay_pipeline[65][8]   ; reset        ; clk         ; 0.500        ; 1.555      ; 2.519      ;
; -0.487 ; reset     ; delay_pipeline[66][8]   ; reset        ; clk         ; 0.500        ; 1.555      ; 2.519      ;
; -0.473 ; reset     ; delay_pipeline[14][0]   ; reset        ; clk         ; 0.500        ; 1.519      ; 2.469      ;
; -0.473 ; reset     ; delay_pipeline[39][0]   ; reset        ; clk         ; 0.500        ; 1.570      ; 2.520      ;
; -0.473 ; reset     ; delay_pipeline[14][1]   ; reset        ; clk         ; 0.500        ; 1.519      ; 2.469      ;
; -0.473 ; reset     ; delay_pipeline[39][1]   ; reset        ; clk         ; 0.500        ; 1.570      ; 2.520      ;
; -0.473 ; reset     ; delay_pipeline[14][2]   ; reset        ; clk         ; 0.500        ; 1.519      ; 2.469      ;
; -0.473 ; reset     ; delay_pipeline[39][2]   ; reset        ; clk         ; 0.500        ; 1.570      ; 2.520      ;
; -0.473 ; reset     ; delay_pipeline[14][3]   ; reset        ; clk         ; 0.500        ; 1.519      ; 2.469      ;
; -0.473 ; reset     ; delay_pipeline[14][4]   ; reset        ; clk         ; 0.500        ; 1.519      ; 2.469      ;
; -0.473 ; reset     ; delay_pipeline[14][5]   ; reset        ; clk         ; 0.500        ; 1.519      ; 2.469      ;
; -0.473 ; reset     ; delay_pipeline[14][6]   ; reset        ; clk         ; 0.500        ; 1.519      ; 2.469      ;
; -0.473 ; reset     ; delay_pipeline[14][7]   ; reset        ; clk         ; 0.500        ; 1.519      ; 2.469      ;
; -0.473 ; reset     ; delay_pipeline[14][8]   ; reset        ; clk         ; 0.500        ; 1.519      ; 2.469      ;
; -0.473 ; reset     ; delay_pipeline[14][9]   ; reset        ; clk         ; 0.500        ; 1.519      ; 2.469      ;
; -0.473 ; reset     ; delay_pipeline[14][10]  ; reset        ; clk         ; 0.500        ; 1.519      ; 2.469      ;
; -0.473 ; reset     ; delay_pipeline[14][11]  ; reset        ; clk         ; 0.500        ; 1.519      ; 2.469      ;
; -0.473 ; reset     ; delay_pipeline[14][12]  ; reset        ; clk         ; 0.500        ; 1.519      ; 2.469      ;
; -0.473 ; reset     ; delay_pipeline[14][13]  ; reset        ; clk         ; 0.500        ; 1.519      ; 2.469      ;
; -0.463 ; reset     ; delay_pipeline[52][0]   ; reset        ; clk         ; 0.500        ; 1.575      ; 2.515      ;
; -0.463 ; reset     ; delay_pipeline[53][0]   ; reset        ; clk         ; 0.500        ; 1.575      ; 2.515      ;
; -0.463 ; reset     ; delay_pipeline[52][1]   ; reset        ; clk         ; 0.500        ; 1.575      ; 2.515      ;
; -0.463 ; reset     ; delay_pipeline[53][1]   ; reset        ; clk         ; 0.500        ; 1.575      ; 2.515      ;
; -0.463 ; reset     ; delay_pipeline[53][2]   ; reset        ; clk         ; 0.500        ; 1.575      ; 2.515      ;
; -0.463 ; reset     ; delay_pipeline[33][3]   ; reset        ; clk         ; 0.500        ; 1.564      ; 2.504      ;
; -0.463 ; reset     ; delay_pipeline[33][9]   ; reset        ; clk         ; 0.500        ; 1.564      ; 2.504      ;
; -0.459 ; reset     ; delay_pipeline[98][0]   ; reset        ; clk         ; 0.500        ; 1.513      ; 2.449      ;
; -0.459 ; reset     ; delay_pipeline[99][0]   ; reset        ; clk         ; 0.500        ; 1.513      ; 2.449      ;
; -0.459 ; reset     ; delay_pipeline[98][1]   ; reset        ; clk         ; 0.500        ; 1.513      ; 2.449      ;
; -0.459 ; reset     ; delay_pipeline[98][2]   ; reset        ; clk         ; 0.500        ; 1.513      ; 2.449      ;
; -0.459 ; reset     ; delay_pipeline[98][3]   ; reset        ; clk         ; 0.500        ; 1.513      ; 2.449      ;
; -0.459 ; reset     ; delay_pipeline[98][4]   ; reset        ; clk         ; 0.500        ; 1.513      ; 2.449      ;
; -0.459 ; reset     ; delay_pipeline[98][5]   ; reset        ; clk         ; 0.500        ; 1.513      ; 2.449      ;
; -0.459 ; reset     ; delay_pipeline[98][6]   ; reset        ; clk         ; 0.500        ; 1.513      ; 2.449      ;
; -0.459 ; reset     ; delay_pipeline[98][7]   ; reset        ; clk         ; 0.500        ; 1.513      ; 2.449      ;
; -0.459 ; reset     ; delay_pipeline[98][8]   ; reset        ; clk         ; 0.500        ; 1.513      ; 2.449      ;
; -0.459 ; reset     ; delay_pipeline[98][9]   ; reset        ; clk         ; 0.500        ; 1.513      ; 2.449      ;
; -0.459 ; reset     ; delay_pipeline[98][10]  ; reset        ; clk         ; 0.500        ; 1.513      ; 2.449      ;
; -0.459 ; reset     ; delay_pipeline[98][11]  ; reset        ; clk         ; 0.500        ; 1.513      ; 2.449      ;
; -0.459 ; reset     ; delay_pipeline[98][12]  ; reset        ; clk         ; 0.500        ; 1.513      ; 2.449      ;
; -0.459 ; reset     ; delay_pipeline[98][13]  ; reset        ; clk         ; 0.500        ; 1.513      ; 2.449      ;
; -0.455 ; reset     ; delay_pipeline[30][0]   ; reset        ; clk         ; 0.500        ; 1.560      ; 2.492      ;
; -0.455 ; reset     ; delay_pipeline[30][1]   ; reset        ; clk         ; 0.500        ; 1.560      ; 2.492      ;
; -0.455 ; reset     ; delay_pipeline[29][2]   ; reset        ; clk         ; 0.500        ; 1.560      ; 2.492      ;
; -0.455 ; reset     ; delay_pipeline[29][3]   ; reset        ; clk         ; 0.500        ; 1.560      ; 2.492      ;
; -0.454 ; reset     ; delay_pipeline[78][0]   ; reset        ; clk         ; 0.500        ; 1.506      ; 2.437      ;
; -0.454 ; reset     ; delay_pipeline[78][1]   ; reset        ; clk         ; 0.500        ; 1.506      ; 2.437      ;
; -0.454 ; reset     ; delay_pipeline[78][2]   ; reset        ; clk         ; 0.500        ; 1.506      ; 2.437      ;
; -0.454 ; reset     ; delay_pipeline[78][3]   ; reset        ; clk         ; 0.500        ; 1.506      ; 2.437      ;
; -0.453 ; reset     ; delay_pipeline[15][8]   ; reset        ; clk         ; 0.500        ; 1.532      ; 2.462      ;
; -0.453 ; reset     ; delay_pipeline[15][9]   ; reset        ; clk         ; 0.500        ; 1.532      ; 2.462      ;
; -0.453 ; reset     ; delay_pipeline[15][10]  ; reset        ; clk         ; 0.500        ; 1.532      ; 2.462      ;
; -0.453 ; reset     ; delay_pipeline[15][11]  ; reset        ; clk         ; 0.500        ; 1.532      ; 2.462      ;
; -0.451 ; reset     ; delay_pipeline[28][0]   ; reset        ; clk         ; 0.500        ; 1.561      ; 2.489      ;
; -0.451 ; reset     ; delay_pipeline[29][0]   ; reset        ; clk         ; 0.500        ; 1.561      ; 2.489      ;
; -0.451 ; reset     ; delay_pipeline[29][1]   ; reset        ; clk         ; 0.500        ; 1.561      ; 2.489      ;
; -0.451 ; reset     ; delay_pipeline[28][2]   ; reset        ; clk         ; 0.500        ; 1.561      ; 2.489      ;
; -0.451 ; reset     ; delay_pipeline[100][1]  ; reset        ; clk         ; 0.500        ; 1.521      ; 2.449      ;
; -0.451 ; reset     ; delay_pipeline[100][2]  ; reset        ; clk         ; 0.500        ; 1.521      ; 2.449      ;
; -0.451 ; reset     ; delay_pipeline[100][3]  ; reset        ; clk         ; 0.500        ; 1.521      ; 2.449      ;
; -0.451 ; reset     ; delay_pipeline[100][4]  ; reset        ; clk         ; 0.500        ; 1.521      ; 2.449      ;
; -0.451 ; reset     ; delay_pipeline[100][5]  ; reset        ; clk         ; 0.500        ; 1.521      ; 2.449      ;
; -0.451 ; reset     ; delay_pipeline[100][6]  ; reset        ; clk         ; 0.500        ; 1.521      ; 2.449      ;
; -0.451 ; reset     ; delay_pipeline[100][8]  ; reset        ; clk         ; 0.500        ; 1.521      ; 2.449      ;
; -0.451 ; reset     ; delay_pipeline[100][9]  ; reset        ; clk         ; 0.500        ; 1.521      ; 2.449      ;
; -0.451 ; reset     ; delay_pipeline[100][10] ; reset        ; clk         ; 0.500        ; 1.521      ; 2.449      ;
; -0.451 ; reset     ; delay_pipeline[100][12] ; reset        ; clk         ; 0.500        ; 1.521      ; 2.449      ;
; -0.451 ; reset     ; delay_pipeline[100][13] ; reset        ; clk         ; 0.500        ; 1.521      ; 2.449      ;
; -0.450 ; reset     ; delay_pipeline[68][4]   ; reset        ; clk         ; 0.500        ; 1.510      ; 2.437      ;
; -0.450 ; reset     ; delay_pipeline[69][4]   ; reset        ; clk         ; 0.500        ; 1.510      ; 2.437      ;
; -0.450 ; reset     ; delay_pipeline[68][5]   ; reset        ; clk         ; 0.500        ; 1.510      ; 2.437      ;
; -0.450 ; reset     ; delay_pipeline[69][5]   ; reset        ; clk         ; 0.500        ; 1.510      ; 2.437      ;
; -0.450 ; reset     ; delay_pipeline[68][6]   ; reset        ; clk         ; 0.500        ; 1.510      ; 2.437      ;
; -0.450 ; reset     ; delay_pipeline[69][6]   ; reset        ; clk         ; 0.500        ; 1.510      ; 2.437      ;
; -0.450 ; reset     ; delay_pipeline[70][6]   ; reset        ; clk         ; 0.500        ; 1.510      ; 2.437      ;
; -0.450 ; reset     ; delay_pipeline[68][8]   ; reset        ; clk         ; 0.500        ; 1.510      ; 2.437      ;
; -0.450 ; reset     ; delay_pipeline[69][8]   ; reset        ; clk         ; 0.500        ; 1.510      ; 2.437      ;
; -0.450 ; reset     ; delay_pipeline[70][8]   ; reset        ; clk         ; 0.500        ; 1.510      ; 2.437      ;
; -0.450 ; reset     ; delay_pipeline[68][9]   ; reset        ; clk         ; 0.500        ; 1.510      ; 2.437      ;
; -0.450 ; reset     ; delay_pipeline[69][9]   ; reset        ; clk         ; 0.500        ; 1.510      ; 2.437      ;
; -0.450 ; reset     ; delay_pipeline[70][9]   ; reset        ; clk         ; 0.500        ; 1.510      ; 2.437      ;
; -0.450 ; reset     ; delay_pipeline[68][11]  ; reset        ; clk         ; 0.500        ; 1.510      ; 2.437      ;
; -0.450 ; reset     ; delay_pipeline[69][11]  ; reset        ; clk         ; 0.500        ; 1.510      ; 2.437      ;
; -0.450 ; reset     ; delay_pipeline[70][11]  ; reset        ; clk         ; 0.500        ; 1.510      ; 2.437      ;
+--------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                               ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+
; -0.028 ; reset     ; delay_pipeline[52][8]  ; reset        ; clk         ; 0.000        ; 1.644      ; 1.730      ;
; -0.026 ; reset     ; delay_pipeline[45][12] ; reset        ; clk         ; 0.000        ; 1.633      ; 1.721      ;
; -0.026 ; reset     ; delay_pipeline[45][13] ; reset        ; clk         ; 0.000        ; 1.633      ; 1.721      ;
; -0.026 ; reset     ; delay_pipeline[46][13] ; reset        ; clk         ; 0.000        ; 1.633      ; 1.721      ;
; -0.023 ; reset     ; delay_pipeline[46][12] ; reset        ; clk         ; 0.000        ; 1.635      ; 1.726      ;
; -0.019 ; reset     ; delay_pipeline[52][12] ; reset        ; clk         ; 0.000        ; 1.645      ; 1.740      ;
; -0.019 ; reset     ; delay_pipeline[52][13] ; reset        ; clk         ; 0.000        ; 1.645      ; 1.740      ;
; -0.018 ; reset     ; delay_pipeline[29][7]  ; reset        ; clk         ; 0.000        ; 1.620      ; 1.716      ;
; -0.013 ; reset     ; delay_pipeline[59][1]  ; reset        ; clk         ; 0.000        ; 1.627      ; 1.728      ;
; -0.009 ; reset     ; delay_pipeline[61][12] ; reset        ; clk         ; 0.000        ; 1.596      ; 1.701      ;
; -0.009 ; reset     ; delay_pipeline[61][13] ; reset        ; clk         ; 0.000        ; 1.596      ; 1.701      ;
; -0.008 ; reset     ; delay_pipeline[62][0]  ; reset        ; clk         ; 0.000        ; 1.624      ; 1.730      ;
; -0.008 ; reset     ; delay_pipeline[34][8]  ; reset        ; clk         ; 0.000        ; 1.624      ; 1.730      ;
; -0.008 ; reset     ; delay_pipeline[34][9]  ; reset        ; clk         ; 0.000        ; 1.624      ; 1.730      ;
; -0.008 ; reset     ; delay_pipeline[34][10] ; reset        ; clk         ; 0.000        ; 1.624      ; 1.730      ;
; -0.006 ; reset     ; delay_pipeline[97][0]  ; reset        ; clk         ; 0.000        ; 1.592      ; 1.700      ;
; -0.006 ; reset     ; delay_pipeline[97][1]  ; reset        ; clk         ; 0.000        ; 1.592      ; 1.700      ;
; -0.006 ; reset     ; delay_pipeline[97][2]  ; reset        ; clk         ; 0.000        ; 1.592      ; 1.700      ;
; -0.006 ; reset     ; delay_pipeline[97][3]  ; reset        ; clk         ; 0.000        ; 1.592      ; 1.700      ;
; -0.006 ; reset     ; delay_pipeline[97][4]  ; reset        ; clk         ; 0.000        ; 1.592      ; 1.700      ;
; -0.006 ; reset     ; delay_pipeline[97][5]  ; reset        ; clk         ; 0.000        ; 1.592      ; 1.700      ;
; -0.006 ; reset     ; delay_pipeline[97][6]  ; reset        ; clk         ; 0.000        ; 1.592      ; 1.700      ;
; -0.006 ; reset     ; delay_pipeline[97][7]  ; reset        ; clk         ; 0.000        ; 1.592      ; 1.700      ;
; -0.006 ; reset     ; delay_pipeline[97][8]  ; reset        ; clk         ; 0.000        ; 1.592      ; 1.700      ;
; -0.006 ; reset     ; delay_pipeline[97][9]  ; reset        ; clk         ; 0.000        ; 1.592      ; 1.700      ;
; -0.006 ; reset     ; delay_pipeline[97][10] ; reset        ; clk         ; 0.000        ; 1.592      ; 1.700      ;
; -0.006 ; reset     ; delay_pipeline[97][11] ; reset        ; clk         ; 0.000        ; 1.592      ; 1.700      ;
; -0.006 ; reset     ; delay_pipeline[97][12] ; reset        ; clk         ; 0.000        ; 1.592      ; 1.700      ;
; -0.006 ; reset     ; delay_pipeline[97][13] ; reset        ; clk         ; 0.000        ; 1.592      ; 1.700      ;
; -0.005 ; reset     ; delay_pipeline[32][4]  ; reset        ; clk         ; 0.000        ; 1.639      ; 1.748      ;
; -0.005 ; reset     ; delay_pipeline[32][5]  ; reset        ; clk         ; 0.000        ; 1.639      ; 1.748      ;
; -0.005 ; reset     ; delay_pipeline[32][6]  ; reset        ; clk         ; 0.000        ; 1.639      ; 1.748      ;
; -0.005 ; reset     ; delay_pipeline[32][7]  ; reset        ; clk         ; 0.000        ; 1.639      ; 1.748      ;
; -0.005 ; reset     ; delay_pipeline[32][8]  ; reset        ; clk         ; 0.000        ; 1.639      ; 1.748      ;
; -0.005 ; reset     ; delay_pipeline[32][9]  ; reset        ; clk         ; 0.000        ; 1.639      ; 1.748      ;
; -0.005 ; reset     ; delay_pipeline[32][10] ; reset        ; clk         ; 0.000        ; 1.639      ; 1.748      ;
; -0.005 ; reset     ; delay_pipeline[32][11] ; reset        ; clk         ; 0.000        ; 1.639      ; 1.748      ;
; -0.005 ; reset     ; delay_pipeline[32][12] ; reset        ; clk         ; 0.000        ; 1.639      ; 1.748      ;
; -0.005 ; reset     ; delay_pipeline[32][13] ; reset        ; clk         ; 0.000        ; 1.639      ; 1.748      ;
; -0.004 ; reset     ; delay_pipeline[32][0]  ; reset        ; clk         ; 0.000        ; 1.641      ; 1.751      ;
; -0.004 ; reset     ; delay_pipeline[82][0]  ; reset        ; clk         ; 0.000        ; 1.611      ; 1.721      ;
; -0.004 ; reset     ; delay_pipeline[31][3]  ; reset        ; clk         ; 0.000        ; 1.641      ; 1.751      ;
; -0.004 ; reset     ; delay_pipeline[30][4]  ; reset        ; clk         ; 0.000        ; 1.605      ; 1.715      ;
; -0.004 ; reset     ; delay_pipeline[31][4]  ; reset        ; clk         ; 0.000        ; 1.641      ; 1.751      ;
; -0.004 ; reset     ; delay_pipeline[30][5]  ; reset        ; clk         ; 0.000        ; 1.605      ; 1.715      ;
; -0.004 ; reset     ; delay_pipeline[31][5]  ; reset        ; clk         ; 0.000        ; 1.641      ; 1.751      ;
; -0.004 ; reset     ; delay_pipeline[30][6]  ; reset        ; clk         ; 0.000        ; 1.605      ; 1.715      ;
; -0.004 ; reset     ; delay_pipeline[31][6]  ; reset        ; clk         ; 0.000        ; 1.641      ; 1.751      ;
; -0.004 ; reset     ; delay_pipeline[30][7]  ; reset        ; clk         ; 0.000        ; 1.605      ; 1.715      ;
; -0.004 ; reset     ; delay_pipeline[31][7]  ; reset        ; clk         ; 0.000        ; 1.641      ; 1.751      ;
; -0.004 ; reset     ; delay_pipeline[31][8]  ; reset        ; clk         ; 0.000        ; 1.641      ; 1.751      ;
; -0.004 ; reset     ; delay_pipeline[31][9]  ; reset        ; clk         ; 0.000        ; 1.641      ; 1.751      ;
; -0.004 ; reset     ; delay_pipeline[31][10] ; reset        ; clk         ; 0.000        ; 1.641      ; 1.751      ;
; -0.004 ; reset     ; delay_pipeline[31][11] ; reset        ; clk         ; 0.000        ; 1.641      ; 1.751      ;
; -0.004 ; reset     ; delay_pipeline[31][12] ; reset        ; clk         ; 0.000        ; 1.641      ; 1.751      ;
; -0.004 ; reset     ; delay_pipeline[11][13] ; reset        ; clk         ; 0.000        ; 1.609      ; 1.719      ;
; -0.004 ; reset     ; delay_pipeline[31][13] ; reset        ; clk         ; 0.000        ; 1.641      ; 1.751      ;
; -0.003 ; reset     ; delay_pipeline[35][0]  ; reset        ; clk         ; 0.000        ; 1.632      ; 1.743      ;
; -0.003 ; reset     ; delay_pipeline[36][0]  ; reset        ; clk         ; 0.000        ; 1.632      ; 1.743      ;
; -0.003 ; reset     ; delay_pipeline[35][1]  ; reset        ; clk         ; 0.000        ; 1.632      ; 1.743      ;
; -0.003 ; reset     ; delay_pipeline[35][2]  ; reset        ; clk         ; 0.000        ; 1.632      ; 1.743      ;
; -0.003 ; reset     ; delay_pipeline[35][3]  ; reset        ; clk         ; 0.000        ; 1.632      ; 1.743      ;
; -0.003 ; reset     ; delay_pipeline[35][4]  ; reset        ; clk         ; 0.000        ; 1.632      ; 1.743      ;
; -0.003 ; reset     ; delay_pipeline[35][5]  ; reset        ; clk         ; 0.000        ; 1.632      ; 1.743      ;
; -0.003 ; reset     ; delay_pipeline[35][6]  ; reset        ; clk         ; 0.000        ; 1.632      ; 1.743      ;
; -0.003 ; reset     ; delay_pipeline[35][7]  ; reset        ; clk         ; 0.000        ; 1.632      ; 1.743      ;
; -0.003 ; reset     ; delay_pipeline[35][8]  ; reset        ; clk         ; 0.000        ; 1.632      ; 1.743      ;
; -0.003 ; reset     ; delay_pipeline[35][9]  ; reset        ; clk         ; 0.000        ; 1.632      ; 1.743      ;
; -0.003 ; reset     ; delay_pipeline[35][10] ; reset        ; clk         ; 0.000        ; 1.632      ; 1.743      ;
; -0.003 ; reset     ; delay_pipeline[35][11] ; reset        ; clk         ; 0.000        ; 1.632      ; 1.743      ;
; -0.003 ; reset     ; delay_pipeline[35][12] ; reset        ; clk         ; 0.000        ; 1.632      ; 1.743      ;
; -0.003 ; reset     ; delay_pipeline[35][13] ; reset        ; clk         ; 0.000        ; 1.632      ; 1.743      ;
; -0.002 ; reset     ; delay_pipeline[11][0]  ; reset        ; clk         ; 0.000        ; 1.603      ; 1.715      ;
; -0.002 ; reset     ; delay_pipeline[33][0]  ; reset        ; clk         ; 0.000        ; 1.635      ; 1.747      ;
; -0.002 ; reset     ; delay_pipeline[11][1]  ; reset        ; clk         ; 0.000        ; 1.603      ; 1.715      ;
; -0.002 ; reset     ; delay_pipeline[33][1]  ; reset        ; clk         ; 0.000        ; 1.635      ; 1.747      ;
; -0.002 ; reset     ; delay_pipeline[62][1]  ; reset        ; clk         ; 0.000        ; 1.630      ; 1.742      ;
; -0.002 ; reset     ; delay_pipeline[96][1]  ; reset        ; clk         ; 0.000        ; 1.591      ; 1.703      ;
; -0.002 ; reset     ; delay_pipeline[11][2]  ; reset        ; clk         ; 0.000        ; 1.603      ; 1.715      ;
; -0.002 ; reset     ; delay_pipeline[33][2]  ; reset        ; clk         ; 0.000        ; 1.635      ; 1.747      ;
; -0.002 ; reset     ; delay_pipeline[96][2]  ; reset        ; clk         ; 0.000        ; 1.591      ; 1.703      ;
; -0.002 ; reset     ; delay_pipeline[11][3]  ; reset        ; clk         ; 0.000        ; 1.603      ; 1.715      ;
; -0.002 ; reset     ; delay_pipeline[95][3]  ; reset        ; clk         ; 0.000        ; 1.591      ; 1.703      ;
; -0.002 ; reset     ; delay_pipeline[96][3]  ; reset        ; clk         ; 0.000        ; 1.591      ; 1.703      ;
; -0.002 ; reset     ; delay_pipeline[11][4]  ; reset        ; clk         ; 0.000        ; 1.603      ; 1.715      ;
; -0.002 ; reset     ; delay_pipeline[96][4]  ; reset        ; clk         ; 0.000        ; 1.591      ; 1.703      ;
; -0.002 ; reset     ; delay_pipeline[11][5]  ; reset        ; clk         ; 0.000        ; 1.603      ; 1.715      ;
; -0.002 ; reset     ; delay_pipeline[96][5]  ; reset        ; clk         ; 0.000        ; 1.591      ; 1.703      ;
; -0.002 ; reset     ; delay_pipeline[11][6]  ; reset        ; clk         ; 0.000        ; 1.603      ; 1.715      ;
; -0.002 ; reset     ; delay_pipeline[96][6]  ; reset        ; clk         ; 0.000        ; 1.591      ; 1.703      ;
; -0.002 ; reset     ; delay_pipeline[11][7]  ; reset        ; clk         ; 0.000        ; 1.603      ; 1.715      ;
; -0.002 ; reset     ; delay_pipeline[96][7]  ; reset        ; clk         ; 0.000        ; 1.591      ; 1.703      ;
; -0.002 ; reset     ; delay_pipeline[11][8]  ; reset        ; clk         ; 0.000        ; 1.603      ; 1.715      ;
; -0.002 ; reset     ; delay_pipeline[95][8]  ; reset        ; clk         ; 0.000        ; 1.591      ; 1.703      ;
; -0.002 ; reset     ; delay_pipeline[96][8]  ; reset        ; clk         ; 0.000        ; 1.591      ; 1.703      ;
; -0.002 ; reset     ; delay_pipeline[11][9]  ; reset        ; clk         ; 0.000        ; 1.603      ; 1.715      ;
; -0.002 ; reset     ; delay_pipeline[96][9]  ; reset        ; clk         ; 0.000        ; 1.591      ; 1.703      ;
; -0.002 ; reset     ; delay_pipeline[11][10] ; reset        ; clk         ; 0.000        ; 1.603      ; 1.715      ;
; -0.002 ; reset     ; delay_pipeline[96][10] ; reset        ; clk         ; 0.000        ; 1.591      ; 1.703      ;
; -0.002 ; reset     ; delay_pipeline[11][11] ; reset        ; clk         ; 0.000        ; 1.603      ; 1.715      ;
+--------+-----------+------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                    ;
+--------+--------------+----------------+------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------+-------+------------+-------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clk   ; Rise       ; clk                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[0][0]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[0][10]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[0][11]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[0][12]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[0][13]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[0][1]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[0][2]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[0][3]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[0][4]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[0][5]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[0][6]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[0][7]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[0][8]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[0][9]    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[100][0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[100][10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[100][11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[100][12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[100][13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[100][1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[100][2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[100][3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[100][4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[100][5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[100][6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[100][7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[100][8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[100][9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[10][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[10][10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[10][11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[10][12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[10][13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[10][1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[10][2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[10][3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[10][4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[10][5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[10][6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[10][7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[10][8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[10][9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[11][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[11][10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[11][11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[11][12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[11][13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[11][1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[11][2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[11][3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[11][4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[11][5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[11][6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[11][7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[11][8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[11][9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[12][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[12][10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[12][11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[12][12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[12][13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[12][1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[12][2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[12][3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[12][4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[12][5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[12][6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[12][7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[12][8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[12][9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[13][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[13][10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[13][11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[13][12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[13][13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[13][1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[13][2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[13][3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[13][4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[13][5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[13][6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[13][7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[13][8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[13][9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[14][0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[14][10]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[14][11]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[14][12]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[14][13]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[14][1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[14][2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[14][3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[14][4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[14][5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[14][6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[14][7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[14][8]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[14][9]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clk   ; Rise       ; delay_pipeline[15][0]   ;
+--------+--------------+----------------+------------+-------+------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'reset'                                                             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; reset ; Rise       ; reset                        ;
; -0.067 ; -0.067       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; output_register[20]~29|datad ;
; -0.067 ; -0.067       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; output_register[22]~37|datad ;
; -0.067 ; -0.067       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; output_register[24]~45|datad ;
; -0.067 ; -0.067       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; output_register[26]~53|datad ;
; -0.066 ; -0.066       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; output_register[21]~33|datad ;
; -0.066 ; -0.066       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; output_register[23]~41|datad ;
; -0.062 ; -0.062       ; 0.000          ; High Pulse Width ; reset ; Fall       ; output_register[20]~29       ;
; -0.062 ; -0.062       ; 0.000          ; High Pulse Width ; reset ; Fall       ; output_register[22]~37       ;
; -0.062 ; -0.062       ; 0.000          ; High Pulse Width ; reset ; Fall       ; output_register[24]~45       ;
; -0.062 ; -0.062       ; 0.000          ; High Pulse Width ; reset ; Fall       ; output_register[26]~53       ;
; -0.061 ; -0.061       ; 0.000          ; High Pulse Width ; reset ; Fall       ; output_register[21]~33       ;
; -0.061 ; -0.061       ; 0.000          ; High Pulse Width ; reset ; Fall       ; output_register[23]~41       ;
; -0.048 ; -0.048       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; output_register[13]~1|datad  ;
; -0.044 ; -0.044       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; output_register[14]~5|datad  ;
; -0.043 ; -0.043       ; 0.000          ; High Pulse Width ; reset ; Fall       ; output_register[13]~1        ;
; -0.040 ; -0.040       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; output_register[25]~49|datad ;
; -0.039 ; -0.039       ; 0.000          ; High Pulse Width ; reset ; Fall       ; output_register[14]~5        ;
; -0.035 ; -0.035       ; 0.000          ; High Pulse Width ; reset ; Fall       ; output_register[25]~49       ;
; -0.032 ; -0.032       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; output_register[15]~9|datad  ;
; -0.032 ; -0.032       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; output_register[16]~13|datad ;
; -0.032 ; -0.032       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; output_register[17]~17|datad ;
; -0.032 ; -0.032       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; output_register[18]~21|datad ;
; -0.032 ; -0.032       ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; output_register[19]~25|datad ;
; -0.027 ; -0.027       ; 0.000          ; High Pulse Width ; reset ; Fall       ; output_register[15]~9        ;
; -0.027 ; -0.027       ; 0.000          ; High Pulse Width ; reset ; Fall       ; output_register[16]~13       ;
; -0.027 ; -0.027       ; 0.000          ; High Pulse Width ; reset ; Fall       ; output_register[17]~17       ;
; -0.027 ; -0.027       ; 0.000          ; High Pulse Width ; reset ; Fall       ; output_register[18]~21       ;
; -0.027 ; -0.027       ; 0.000          ; High Pulse Width ; reset ; Fall       ; output_register[19]~25       ;
; 0.117  ; 0.117        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~input|o                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset~input|i                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset~input|i                ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset~input|o                ;
; 1.021  ; 1.021        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; output_register[19]~25       ;
; 1.022  ; 1.022        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; output_register[15]~9        ;
; 1.022  ; 1.022        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; output_register[16]~13       ;
; 1.022  ; 1.022        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; output_register[17]~17       ;
; 1.022  ; 1.022        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; output_register[18]~21       ;
; 1.025  ; 1.025        ; 0.000          ; High Pulse Width ; reset ; Rise       ; output_register[19]~25|datad ;
; 1.026  ; 1.026        ; 0.000          ; High Pulse Width ; reset ; Rise       ; output_register[15]~9|datad  ;
; 1.026  ; 1.026        ; 0.000          ; High Pulse Width ; reset ; Rise       ; output_register[16]~13|datad ;
; 1.026  ; 1.026        ; 0.000          ; High Pulse Width ; reset ; Rise       ; output_register[17]~17|datad ;
; 1.026  ; 1.026        ; 0.000          ; High Pulse Width ; reset ; Rise       ; output_register[18]~21|datad ;
; 1.030  ; 1.030        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; output_register[25]~49       ;
; 1.033  ; 1.033        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; output_register[14]~5        ;
; 1.034  ; 1.034        ; 0.000          ; High Pulse Width ; reset ; Rise       ; output_register[25]~49|datad ;
; 1.037  ; 1.037        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; output_register[13]~1        ;
; 1.037  ; 1.037        ; 0.000          ; High Pulse Width ; reset ; Rise       ; output_register[14]~5|datad  ;
; 1.041  ; 1.041        ; 0.000          ; High Pulse Width ; reset ; Rise       ; output_register[13]~1|datad  ;
; 1.055  ; 1.055        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; output_register[20]~29       ;
; 1.055  ; 1.055        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; output_register[21]~33       ;
; 1.055  ; 1.055        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; output_register[22]~37       ;
; 1.055  ; 1.055        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; output_register[23]~41       ;
; 1.055  ; 1.055        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; output_register[24]~45       ;
; 1.055  ; 1.055        ; 0.000          ; Low Pulse Width  ; reset ; Fall       ; output_register[26]~53       ;
; 1.059  ; 1.059        ; 0.000          ; High Pulse Width ; reset ; Rise       ; output_register[20]~29|datad ;
; 1.059  ; 1.059        ; 0.000          ; High Pulse Width ; reset ; Rise       ; output_register[21]~33|datad ;
; 1.059  ; 1.059        ; 0.000          ; High Pulse Width ; reset ; Rise       ; output_register[22]~37|datad ;
; 1.059  ; 1.059        ; 0.000          ; High Pulse Width ; reset ; Rise       ; output_register[23]~41|datad ;
; 1.059  ; 1.059        ; 0.000          ; High Pulse Width ; reset ; Rise       ; output_register[24]~45|datad ;
; 1.059  ; 1.059        ; 0.000          ; High Pulse Width ; reset ; Rise       ; output_register[26]~53|datad ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; ADC_A[*]   ; clk        ; 1.848 ; 2.639 ; Rise       ; clk             ;
;  ADC_A[0]  ; clk        ; 1.848 ; 2.639 ; Rise       ; clk             ;
;  ADC_A[1]  ; clk        ; 1.821 ; 2.603 ; Rise       ; clk             ;
;  ADC_A[2]  ; clk        ; 1.664 ; 2.420 ; Rise       ; clk             ;
;  ADC_A[3]  ; clk        ; 1.765 ; 2.516 ; Rise       ; clk             ;
;  ADC_A[4]  ; clk        ; 1.787 ; 2.556 ; Rise       ; clk             ;
;  ADC_A[5]  ; clk        ; 1.767 ; 2.524 ; Rise       ; clk             ;
;  ADC_A[6]  ; clk        ; 1.808 ; 2.594 ; Rise       ; clk             ;
;  ADC_A[7]  ; clk        ; 1.805 ; 2.594 ; Rise       ; clk             ;
;  ADC_A[8]  ; clk        ; 1.585 ; 2.314 ; Rise       ; clk             ;
;  ADC_A[9]  ; clk        ; 1.619 ; 2.365 ; Rise       ; clk             ;
;  ADC_A[10] ; clk        ; 1.701 ; 2.396 ; Rise       ; clk             ;
;  ADC_A[11] ; clk        ; 1.751 ; 2.518 ; Rise       ; clk             ;
;  ADC_A[12] ; clk        ; 1.591 ; 2.319 ; Rise       ; clk             ;
;  ADC_A[13] ; clk        ; 1.611 ; 2.358 ; Rise       ; clk             ;
; ADC_A[*]   ; reset      ; 1.875 ; 2.674 ; Fall       ; reset           ;
;  ADC_A[0]  ; reset      ; 1.733 ; 2.507 ; Fall       ; reset           ;
;  ADC_A[1]  ; reset      ; 1.875 ; 2.674 ; Fall       ; reset           ;
;  ADC_A[2]  ; reset      ; 1.783 ; 2.531 ; Fall       ; reset           ;
;  ADC_A[3]  ; reset      ; 1.727 ; 2.499 ; Fall       ; reset           ;
;  ADC_A[4]  ; reset      ; 1.788 ; 2.589 ; Fall       ; reset           ;
;  ADC_A[5]  ; reset      ; 1.742 ; 2.514 ; Fall       ; reset           ;
;  ADC_A[6]  ; reset      ; 1.651 ; 2.423 ; Fall       ; reset           ;
;  ADC_A[7]  ; reset      ; 1.459 ; 2.204 ; Fall       ; reset           ;
;  ADC_A[8]  ; reset      ; 1.444 ; 2.184 ; Fall       ; reset           ;
;  ADC_A[9]  ; reset      ; 1.522 ; 2.281 ; Fall       ; reset           ;
;  ADC_A[10] ; reset      ; 1.603 ; 2.306 ; Fall       ; reset           ;
;  ADC_A[11] ; reset      ; 1.535 ; 2.282 ; Fall       ; reset           ;
;  ADC_A[12] ; reset      ; 1.260 ; 1.973 ; Fall       ; reset           ;
;  ADC_A[13] ; reset      ; 1.432 ; 2.175 ; Fall       ; reset           ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; ADC_A[*]   ; clk        ; -1.332 ; -2.048 ; Rise       ; clk             ;
;  ADC_A[0]  ; clk        ; -1.585 ; -2.361 ; Rise       ; clk             ;
;  ADC_A[1]  ; clk        ; -1.559 ; -2.326 ; Rise       ; clk             ;
;  ADC_A[2]  ; clk        ; -1.408 ; -2.151 ; Rise       ; clk             ;
;  ADC_A[3]  ; clk        ; -1.505 ; -2.243 ; Rise       ; clk             ;
;  ADC_A[4]  ; clk        ; -1.526 ; -2.281 ; Rise       ; clk             ;
;  ADC_A[5]  ; clk        ; -1.507 ; -2.250 ; Rise       ; clk             ;
;  ADC_A[6]  ; clk        ; -1.546 ; -2.317 ; Rise       ; clk             ;
;  ADC_A[7]  ; clk        ; -1.544 ; -2.317 ; Rise       ; clk             ;
;  ADC_A[8]  ; clk        ; -1.332 ; -2.048 ; Rise       ; clk             ;
;  ADC_A[9]  ; clk        ; -1.365 ; -2.097 ; Rise       ; clk             ;
;  ADC_A[10] ; clk        ; -1.444 ; -2.128 ; Rise       ; clk             ;
;  ADC_A[11] ; clk        ; -1.491 ; -2.245 ; Rise       ; clk             ;
;  ADC_A[12] ; clk        ; -1.338 ; -2.054 ; Rise       ; clk             ;
;  ADC_A[13] ; clk        ; -1.357 ; -2.091 ; Rise       ; clk             ;
; ADC_A[*]   ; reset      ; -0.754 ; -1.441 ; Fall       ; reset           ;
;  ADC_A[0]  ; reset      ; -1.121 ; -1.873 ; Fall       ; reset           ;
;  ADC_A[1]  ; reset      ; -1.263 ; -2.038 ; Fall       ; reset           ;
;  ADC_A[2]  ; reset      ; -1.177 ; -1.904 ; Fall       ; reset           ;
;  ADC_A[3]  ; reset      ; -1.220 ; -1.965 ; Fall       ; reset           ;
;  ADC_A[4]  ; reset      ; -1.276 ; -2.054 ; Fall       ; reset           ;
;  ADC_A[5]  ; reset      ; -1.233 ; -1.979 ; Fall       ; reset           ;
;  ADC_A[6]  ; reset      ; -1.145 ; -1.894 ; Fall       ; reset           ;
;  ADC_A[7]  ; reset      ; -0.859 ; -1.592 ; Fall       ; reset           ;
;  ADC_A[8]  ; reset      ; -0.857 ; -1.576 ; Fall       ; reset           ;
;  ADC_A[9]  ; reset      ; -0.932 ; -1.664 ; Fall       ; reset           ;
;  ADC_A[10] ; reset      ; -1.008 ; -1.687 ; Fall       ; reset           ;
;  ADC_A[11] ; reset      ; -1.016 ; -1.742 ; Fall       ; reset           ;
;  ADC_A[12] ; reset      ; -0.754 ; -1.441 ; Fall       ; reset           ;
;  ADC_A[13] ; reset      ; -0.914 ; -1.631 ; Fall       ; reset           ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; DAC_A[*]   ; clk        ; 6.763 ; 7.185 ; Rise       ; clk             ;
;  DAC_A[0]  ; clk        ; 4.699 ; 4.958 ; Rise       ; clk             ;
;  DAC_A[1]  ; clk        ; 5.198 ; 5.398 ; Rise       ; clk             ;
;  DAC_A[2]  ; clk        ; 4.971 ; 5.209 ; Rise       ; clk             ;
;  DAC_A[3]  ; clk        ; 4.258 ; 4.428 ; Rise       ; clk             ;
;  DAC_A[4]  ; clk        ; 4.443 ; 4.642 ; Rise       ; clk             ;
;  DAC_A[5]  ; clk        ; 5.198 ; 5.439 ; Rise       ; clk             ;
;  DAC_A[6]  ; clk        ; 4.907 ; 5.199 ; Rise       ; clk             ;
;  DAC_A[7]  ; clk        ; 4.419 ; 4.599 ; Rise       ; clk             ;
;  DAC_A[8]  ; clk        ; 5.451 ; 5.784 ; Rise       ; clk             ;
;  DAC_A[9]  ; clk        ; 5.706 ; 6.049 ; Rise       ; clk             ;
;  DAC_A[10] ; clk        ; 5.975 ; 6.363 ; Rise       ; clk             ;
;  DAC_A[11] ; clk        ; 5.449 ; 5.739 ; Rise       ; clk             ;
;  DAC_A[12] ; clk        ; 4.691 ; 4.930 ; Rise       ; clk             ;
;  DAC_A[13] ; clk        ; 6.763 ; 7.185 ; Rise       ; clk             ;
; adc_clk_A  ; clk        ; 3.736 ; 3.852 ; Rise       ; clk             ;
; dac_clk_A  ; clk        ; 3.949 ; 4.035 ; Rise       ; clk             ;
; dac_wrt_A  ; clk        ; 3.290 ; 3.469 ; Rise       ; clk             ;
; adc_clk_A  ; clk        ; 3.736 ; 3.852 ; Fall       ; clk             ;
; dac_clk_A  ; clk        ; 3.949 ; 4.035 ; Fall       ; clk             ;
; dac_wrt_A  ; clk        ; 3.290 ; 3.469 ; Fall       ; clk             ;
; DAC_A[*]   ; reset      ; 7.619 ; 7.988 ; Rise       ; reset           ;
;  DAC_A[0]  ; reset      ; 6.736 ; 6.970 ; Rise       ; reset           ;
;  DAC_A[1]  ; reset      ; 6.497 ; 6.730 ; Rise       ; reset           ;
;  DAC_A[2]  ; reset      ; 6.117 ; 6.353 ; Rise       ; reset           ;
;  DAC_A[3]  ; reset      ; 5.530 ; 5.721 ; Rise       ; reset           ;
;  DAC_A[4]  ; reset      ; 5.615 ; 5.836 ; Rise       ; reset           ;
;  DAC_A[5]  ; reset      ; 6.369 ; 6.632 ; Rise       ; reset           ;
;  DAC_A[6]  ; reset      ; 6.082 ; 6.396 ; Rise       ; reset           ;
;  DAC_A[7]  ; reset      ; 6.002 ; 6.203 ; Rise       ; reset           ;
;  DAC_A[8]  ; reset      ; 6.926 ; 7.206 ; Rise       ; reset           ;
;  DAC_A[9]  ; reset      ; 6.765 ; 7.100 ; Rise       ; reset           ;
;  DAC_A[10] ; reset      ; 7.217 ; 7.638 ; Rise       ; reset           ;
;  DAC_A[11] ; reset      ; 6.891 ; 7.206 ; Rise       ; reset           ;
;  DAC_A[12] ; reset      ; 5.959 ; 6.220 ; Rise       ; reset           ;
;  DAC_A[13] ; reset      ; 7.619 ; 7.988 ; Rise       ; reset           ;
; DAC_A[*]   ; reset      ; 7.619 ; 7.988 ; Fall       ; reset           ;
;  DAC_A[0]  ; reset      ; 6.736 ; 6.970 ; Fall       ; reset           ;
;  DAC_A[1]  ; reset      ; 6.497 ; 6.730 ; Fall       ; reset           ;
;  DAC_A[2]  ; reset      ; 6.117 ; 6.353 ; Fall       ; reset           ;
;  DAC_A[3]  ; reset      ; 5.530 ; 5.721 ; Fall       ; reset           ;
;  DAC_A[4]  ; reset      ; 5.615 ; 5.836 ; Fall       ; reset           ;
;  DAC_A[5]  ; reset      ; 6.369 ; 6.632 ; Fall       ; reset           ;
;  DAC_A[6]  ; reset      ; 6.082 ; 6.396 ; Fall       ; reset           ;
;  DAC_A[7]  ; reset      ; 6.002 ; 6.203 ; Fall       ; reset           ;
;  DAC_A[8]  ; reset      ; 6.926 ; 7.206 ; Fall       ; reset           ;
;  DAC_A[9]  ; reset      ; 6.765 ; 7.100 ; Fall       ; reset           ;
;  DAC_A[10] ; reset      ; 7.217 ; 7.638 ; Fall       ; reset           ;
;  DAC_A[11] ; reset      ; 6.891 ; 7.206 ; Fall       ; reset           ;
;  DAC_A[12] ; reset      ; 5.959 ; 6.220 ; Fall       ; reset           ;
;  DAC_A[13] ; reset      ; 7.619 ; 7.988 ; Fall       ; reset           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; DAC_A[*]   ; clk        ; 4.110 ; 4.282 ; Rise       ; clk             ;
;  DAC_A[0]  ; clk        ; 4.533 ; 4.790 ; Rise       ; clk             ;
;  DAC_A[1]  ; clk        ; 4.938 ; 5.159 ; Rise       ; clk             ;
;  DAC_A[2]  ; clk        ; 4.796 ; 5.008 ; Rise       ; clk             ;
;  DAC_A[3]  ; clk        ; 4.110 ; 4.282 ; Rise       ; clk             ;
;  DAC_A[4]  ; clk        ; 4.285 ; 4.485 ; Rise       ; clk             ;
;  DAC_A[5]  ; clk        ; 5.012 ; 5.252 ; Rise       ; clk             ;
;  DAC_A[6]  ; clk        ; 4.733 ; 5.021 ; Rise       ; clk             ;
;  DAC_A[7]  ; clk        ; 4.262 ; 4.444 ; Rise       ; clk             ;
;  DAC_A[8]  ; clk        ; 5.255 ; 5.558 ; Rise       ; clk             ;
;  DAC_A[9]  ; clk        ; 5.464 ; 5.792 ; Rise       ; clk             ;
;  DAC_A[10] ; clk        ; 5.698 ; 6.099 ; Rise       ; clk             ;
;  DAC_A[11] ; clk        ; 5.252 ; 5.539 ; Rise       ; clk             ;
;  DAC_A[12] ; clk        ; 4.515 ; 4.754 ; Rise       ; clk             ;
;  DAC_A[13] ; clk        ; 6.483 ; 6.872 ; Rise       ; clk             ;
; adc_clk_A  ; clk        ; 3.655 ; 3.782 ; Rise       ; clk             ;
; dac_clk_A  ; clk        ; 3.857 ; 3.957 ; Rise       ; clk             ;
; dac_wrt_A  ; clk        ; 3.225 ; 3.414 ; Rise       ; clk             ;
; adc_clk_A  ; clk        ; 3.655 ; 3.782 ; Fall       ; clk             ;
; dac_clk_A  ; clk        ; 3.857 ; 3.957 ; Fall       ; clk             ;
; dac_wrt_A  ; clk        ; 3.225 ; 3.414 ; Fall       ; clk             ;
; DAC_A[*]   ; reset      ; 4.696 ; 4.875 ; Rise       ; reset           ;
;  DAC_A[0]  ; reset      ; 5.767 ; 6.031 ; Rise       ; reset           ;
;  DAC_A[1]  ; reset      ; 5.609 ; 5.815 ; Rise       ; reset           ;
;  DAC_A[2]  ; reset      ; 5.256 ; 5.479 ; Rise       ; reset           ;
;  DAC_A[3]  ; reset      ; 4.696 ; 4.875 ; Rise       ; reset           ;
;  DAC_A[4]  ; reset      ; 4.827 ; 5.022 ; Rise       ; reset           ;
;  DAC_A[5]  ; reset      ; 5.553 ; 5.788 ; Rise       ; reset           ;
;  DAC_A[6]  ; reset      ; 5.279 ; 5.562 ; Rise       ; reset           ;
;  DAC_A[7]  ; reset      ; 5.119 ; 5.308 ; Rise       ; reset           ;
;  DAC_A[8]  ; reset      ; 5.986 ; 6.319 ; Rise       ; reset           ;
;  DAC_A[9]  ; reset      ; 5.908 ; 6.239 ; Rise       ; reset           ;
;  DAC_A[10] ; reset      ; 6.331 ; 6.717 ; Rise       ; reset           ;
;  DAC_A[11] ; reset      ; 5.996 ; 6.290 ; Rise       ; reset           ;
;  DAC_A[12] ; reset      ; 5.143 ; 5.377 ; Rise       ; reset           ;
;  DAC_A[13] ; reset      ; 6.667 ; 7.086 ; Rise       ; reset           ;
; DAC_A[*]   ; reset      ; 4.375 ; 4.543 ; Fall       ; reset           ;
;  DAC_A[0]  ; reset      ; 5.139 ; 5.377 ; Fall       ; reset           ;
;  DAC_A[1]  ; reset      ; 5.416 ; 5.638 ; Fall       ; reset           ;
;  DAC_A[2]  ; reset      ; 4.884 ; 5.100 ; Fall       ; reset           ;
;  DAC_A[3]  ; reset      ; 4.375 ; 4.543 ; Fall       ; reset           ;
;  DAC_A[4]  ; reset      ; 4.623 ; 4.802 ; Fall       ; reset           ;
;  DAC_A[5]  ; reset      ; 5.348 ; 5.567 ; Fall       ; reset           ;
;  DAC_A[6]  ; reset      ; 5.071 ; 5.338 ; Fall       ; reset           ;
;  DAC_A[7]  ; reset      ; 4.854 ; 5.032 ; Fall       ; reset           ;
;  DAC_A[8]  ; reset      ; 5.657 ; 5.967 ; Fall       ; reset           ;
;  DAC_A[9]  ; reset      ; 5.749 ; 6.075 ; Fall       ; reset           ;
;  DAC_A[10] ; reset      ; 6.054 ; 6.456 ; Fall       ; reset           ;
;  DAC_A[11] ; reset      ; 5.816 ; 6.099 ; Fall       ; reset           ;
;  DAC_A[12] ; reset      ; 4.942 ; 5.160 ; Fall       ; reset           ;
;  DAC_A[13] ; reset      ; 6.667 ; 7.086 ; Fall       ; reset           ;
+------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; ADC_A[0]   ; DAC_A[0]    ; 5.968 ;    ;    ; 6.997 ;
; ADC_A[1]   ; DAC_A[1]    ; 6.051 ;    ;    ; 7.045 ;
; ADC_A[2]   ; DAC_A[2]    ; 6.083 ;    ;    ; 7.065 ;
; ADC_A[3]   ; DAC_A[3]    ; 5.616 ;    ;    ; 6.575 ;
; ADC_A[4]   ; DAC_A[4]    ; 5.859 ;    ;    ; 6.867 ;
; ADC_A[5]   ; DAC_A[5]    ; 6.570 ;    ;    ; 7.589 ;
; ADC_A[6]   ; DAC_A[6]    ; 6.190 ;    ;    ; 7.260 ;
; ADC_A[7]   ; DAC_A[7]    ; 5.595 ;    ;    ; 6.547 ;
; ADC_A[8]   ; DAC_A[8]    ; 6.316 ;    ;    ; 7.351 ;
; ADC_A[9]   ; DAC_A[9]    ; 6.651 ;    ;    ; 7.753 ;
; ADC_A[10]  ; DAC_A[10]   ; 6.878 ;    ;    ; 7.964 ;
; ADC_A[11]  ; DAC_A[11]   ; 6.738 ;    ;    ; 7.793 ;
; ADC_A[12]  ; DAC_A[12]   ; 5.646 ;    ;    ; 6.603 ;
; ADC_A[13]  ; DAC_A[13]   ; 7.299 ;    ;    ; 8.427 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; ADC_A[0]   ; DAC_A[0]    ; 5.791 ;    ;    ; 6.795 ;
; ADC_A[1]   ; DAC_A[1]    ; 5.870 ;    ;    ; 6.842 ;
; ADC_A[2]   ; DAC_A[2]    ; 5.873 ;    ;    ; 6.831 ;
; ADC_A[3]   ; DAC_A[3]    ; 5.425 ;    ;    ; 6.360 ;
; ADC_A[4]   ; DAC_A[4]    ; 5.657 ;    ;    ; 6.636 ;
; ADC_A[5]   ; DAC_A[5]    ; 6.343 ;    ;    ; 7.330 ;
; ADC_A[6]   ; DAC_A[6]    ; 5.976 ;    ;    ; 7.014 ;
; ADC_A[7]   ; DAC_A[7]    ; 5.403 ;    ;    ; 6.332 ;
; ADC_A[8]   ; DAC_A[8]    ; 6.124 ;    ;    ; 7.136 ;
; ADC_A[9]   ; DAC_A[9]    ; 6.440 ;    ;    ; 7.504 ;
; ADC_A[10]  ; DAC_A[10]   ; 6.665 ;    ;    ; 7.725 ;
; ADC_A[11]  ; DAC_A[11]   ; 6.501 ;    ;    ; 7.531 ;
; ADC_A[12]  ; DAC_A[12]   ; 5.457 ;    ;    ; 6.383 ;
; ADC_A[13]  ; DAC_A[13]   ; 7.067 ;    ;    ; 8.171 ;
+------------+-------------+-------+----+----+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -80.737   ; 0.195 ; -0.626   ; -0.028  ; -3.000              ;
;  clk             ; -80.737   ; 0.195 ; -0.626   ; -0.028  ; -3.000              ;
;  reset           ; N/A       ; N/A   ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -2124.185 ; 0.0   ; -637.616 ; -0.579  ; -1840.98            ;
;  clk             ; -2124.185 ; 0.000 ; -637.616 ; -0.579  ; -1837.980           ;
;  reset           ; N/A       ; N/A   ; N/A      ; N/A     ; -4.314              ;
+------------------+-----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; ADC_A[*]   ; clk        ; 3.670 ; 4.220 ; Rise       ; clk             ;
;  ADC_A[0]  ; clk        ; 3.670 ; 4.220 ; Rise       ; clk             ;
;  ADC_A[1]  ; clk        ; 3.588 ; 4.119 ; Rise       ; clk             ;
;  ADC_A[2]  ; clk        ; 3.320 ; 3.810 ; Rise       ; clk             ;
;  ADC_A[3]  ; clk        ; 3.552 ; 4.014 ; Rise       ; clk             ;
;  ADC_A[4]  ; clk        ; 3.583 ; 4.099 ; Rise       ; clk             ;
;  ADC_A[5]  ; clk        ; 3.545 ; 4.032 ; Rise       ; clk             ;
;  ADC_A[6]  ; clk        ; 3.622 ; 4.170 ; Rise       ; clk             ;
;  ADC_A[7]  ; clk        ; 3.621 ; 4.155 ; Rise       ; clk             ;
;  ADC_A[8]  ; clk        ; 3.173 ; 3.661 ; Rise       ; clk             ;
;  ADC_A[9]  ; clk        ; 3.210 ; 3.743 ; Rise       ; clk             ;
;  ADC_A[10] ; clk        ; 3.396 ; 3.788 ; Rise       ; clk             ;
;  ADC_A[11] ; clk        ; 3.525 ; 4.018 ; Rise       ; clk             ;
;  ADC_A[12] ; clk        ; 3.187 ; 3.653 ; Rise       ; clk             ;
;  ADC_A[13] ; clk        ; 3.254 ; 3.757 ; Rise       ; clk             ;
; ADC_A[*]   ; reset      ; 4.516 ; 5.018 ; Fall       ; reset           ;
;  ADC_A[0]  ; reset      ; 4.230 ; 4.710 ; Fall       ; reset           ;
;  ADC_A[1]  ; reset      ; 4.516 ; 5.018 ; Fall       ; reset           ;
;  ADC_A[2]  ; reset      ; 4.321 ; 4.757 ; Fall       ; reset           ;
;  ADC_A[3]  ; reset      ; 4.237 ; 4.719 ; Fall       ; reset           ;
;  ADC_A[4]  ; reset      ; 4.323 ; 4.854 ; Fall       ; reset           ;
;  ADC_A[5]  ; reset      ; 4.253 ; 4.754 ; Fall       ; reset           ;
;  ADC_A[6]  ; reset      ; 4.073 ; 4.596 ; Fall       ; reset           ;
;  ADC_A[7]  ; reset      ; 3.708 ; 4.178 ; Fall       ; reset           ;
;  ADC_A[8]  ; reset      ; 3.721 ; 4.208 ; Fall       ; reset           ;
;  ADC_A[9]  ; reset      ; 3.949 ; 4.354 ; Fall       ; reset           ;
;  ADC_A[10] ; reset      ; 3.989 ; 4.361 ; Fall       ; reset           ;
;  ADC_A[11] ; reset      ; 3.906 ; 4.350 ; Fall       ; reset           ;
;  ADC_A[12] ; reset      ; 3.338 ; 3.792 ; Fall       ; reset           ;
;  ADC_A[13] ; reset      ; 3.679 ; 4.137 ; Fall       ; reset           ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; ADC_A[*]   ; clk        ; -1.332 ; -2.048 ; Rise       ; clk             ;
;  ADC_A[0]  ; clk        ; -1.585 ; -2.361 ; Rise       ; clk             ;
;  ADC_A[1]  ; clk        ; -1.559 ; -2.326 ; Rise       ; clk             ;
;  ADC_A[2]  ; clk        ; -1.408 ; -2.151 ; Rise       ; clk             ;
;  ADC_A[3]  ; clk        ; -1.505 ; -2.243 ; Rise       ; clk             ;
;  ADC_A[4]  ; clk        ; -1.526 ; -2.281 ; Rise       ; clk             ;
;  ADC_A[5]  ; clk        ; -1.507 ; -2.250 ; Rise       ; clk             ;
;  ADC_A[6]  ; clk        ; -1.546 ; -2.317 ; Rise       ; clk             ;
;  ADC_A[7]  ; clk        ; -1.544 ; -2.317 ; Rise       ; clk             ;
;  ADC_A[8]  ; clk        ; -1.332 ; -2.048 ; Rise       ; clk             ;
;  ADC_A[9]  ; clk        ; -1.365 ; -2.097 ; Rise       ; clk             ;
;  ADC_A[10] ; clk        ; -1.444 ; -2.128 ; Rise       ; clk             ;
;  ADC_A[11] ; clk        ; -1.491 ; -2.245 ; Rise       ; clk             ;
;  ADC_A[12] ; clk        ; -1.338 ; -2.054 ; Rise       ; clk             ;
;  ADC_A[13] ; clk        ; -1.357 ; -2.091 ; Rise       ; clk             ;
; ADC_A[*]   ; reset      ; -0.754 ; -1.441 ; Fall       ; reset           ;
;  ADC_A[0]  ; reset      ; -1.121 ; -1.873 ; Fall       ; reset           ;
;  ADC_A[1]  ; reset      ; -1.263 ; -2.038 ; Fall       ; reset           ;
;  ADC_A[2]  ; reset      ; -1.177 ; -1.904 ; Fall       ; reset           ;
;  ADC_A[3]  ; reset      ; -1.220 ; -1.965 ; Fall       ; reset           ;
;  ADC_A[4]  ; reset      ; -1.276 ; -2.054 ; Fall       ; reset           ;
;  ADC_A[5]  ; reset      ; -1.233 ; -1.979 ; Fall       ; reset           ;
;  ADC_A[6]  ; reset      ; -1.145 ; -1.894 ; Fall       ; reset           ;
;  ADC_A[7]  ; reset      ; -0.859 ; -1.592 ; Fall       ; reset           ;
;  ADC_A[8]  ; reset      ; -0.857 ; -1.576 ; Fall       ; reset           ;
;  ADC_A[9]  ; reset      ; -0.932 ; -1.664 ; Fall       ; reset           ;
;  ADC_A[10] ; reset      ; -1.008 ; -1.687 ; Fall       ; reset           ;
;  ADC_A[11] ; reset      ; -1.016 ; -1.742 ; Fall       ; reset           ;
;  ADC_A[12] ; reset      ; -0.754 ; -1.441 ; Fall       ; reset           ;
;  ADC_A[13] ; reset      ; -0.914 ; -1.631 ; Fall       ; reset           ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; DAC_A[*]   ; clk        ; 13.138 ; 13.016 ; Rise       ; clk             ;
;  DAC_A[0]  ; clk        ; 8.990  ; 9.033  ; Rise       ; clk             ;
;  DAC_A[1]  ; clk        ; 9.950  ; 9.793  ; Rise       ; clk             ;
;  DAC_A[2]  ; clk        ; 9.606  ; 9.484  ; Rise       ; clk             ;
;  DAC_A[3]  ; clk        ; 8.064  ; 8.068  ; Rise       ; clk             ;
;  DAC_A[4]  ; clk        ; 8.422  ; 8.433  ; Rise       ; clk             ;
;  DAC_A[5]  ; clk        ; 10.113 ; 9.847  ; Rise       ; clk             ;
;  DAC_A[6]  ; clk        ; 9.383  ; 9.458  ; Rise       ; clk             ;
;  DAC_A[7]  ; clk        ; 8.364  ; 8.330  ; Rise       ; clk             ;
;  DAC_A[8]  ; clk        ; 10.569 ; 10.544 ; Rise       ; clk             ;
;  DAC_A[9]  ; clk        ; 10.975 ; 10.996 ; Rise       ; clk             ;
;  DAC_A[10] ; clk        ; 11.471 ; 11.526 ; Rise       ; clk             ;
;  DAC_A[11] ; clk        ; 10.367 ; 10.369 ; Rise       ; clk             ;
;  DAC_A[12] ; clk        ; 8.910  ; 8.945  ; Rise       ; clk             ;
;  DAC_A[13] ; clk        ; 13.138 ; 13.016 ; Rise       ; clk             ;
; adc_clk_A  ; clk        ; 6.610  ; 6.496  ; Rise       ; clk             ;
; dac_clk_A  ; clk        ; 7.022  ; 6.951  ; Rise       ; clk             ;
; dac_wrt_A  ; clk        ; 5.840  ; 5.759  ; Rise       ; clk             ;
; adc_clk_A  ; clk        ; 6.610  ; 6.496  ; Fall       ; clk             ;
; dac_clk_A  ; clk        ; 7.022  ; 6.951  ; Fall       ; clk             ;
; dac_wrt_A  ; clk        ; 5.840  ; 5.759  ; Fall       ; clk             ;
; DAC_A[*]   ; reset      ; 13.946 ; 13.761 ; Rise       ; reset           ;
;  DAC_A[0]  ; reset      ; 11.954 ; 11.961 ; Rise       ; reset           ;
;  DAC_A[1]  ; reset      ; 11.562 ; 11.450 ; Rise       ; reset           ;
;  DAC_A[2]  ; reset      ; 10.978 ; 10.869 ; Rise       ; reset           ;
;  DAC_A[3]  ; reset      ; 9.698  ; 9.760  ; Rise       ; reset           ;
;  DAC_A[4]  ; reset      ; 9.880  ; 9.936  ; Rise       ; reset           ;
;  DAC_A[5]  ; reset      ; 11.570 ; 11.349 ; Rise       ; reset           ;
;  DAC_A[6]  ; reset      ; 10.843 ; 10.963 ; Rise       ; reset           ;
;  DAC_A[7]  ; reset      ; 10.534 ; 10.558 ; Rise       ; reset           ;
;  DAC_A[8]  ; reset      ; 12.513 ; 12.392 ; Rise       ; reset           ;
;  DAC_A[9]  ; reset      ; 12.148 ; 12.132 ; Rise       ; reset           ;
;  DAC_A[10] ; reset      ; 12.993 ; 13.093 ; Rise       ; reset           ;
;  DAC_A[11] ; reset      ; 12.284 ; 12.344 ; Rise       ; reset           ;
;  DAC_A[12] ; reset      ; 10.503 ; 10.583 ; Rise       ; reset           ;
;  DAC_A[13] ; reset      ; 13.946 ; 13.761 ; Rise       ; reset           ;
; DAC_A[*]   ; reset      ; 13.946 ; 13.761 ; Fall       ; reset           ;
;  DAC_A[0]  ; reset      ; 11.954 ; 11.961 ; Fall       ; reset           ;
;  DAC_A[1]  ; reset      ; 11.562 ; 11.450 ; Fall       ; reset           ;
;  DAC_A[2]  ; reset      ; 10.978 ; 10.869 ; Fall       ; reset           ;
;  DAC_A[3]  ; reset      ; 9.698  ; 9.760  ; Fall       ; reset           ;
;  DAC_A[4]  ; reset      ; 9.880  ; 9.936  ; Fall       ; reset           ;
;  DAC_A[5]  ; reset      ; 11.570 ; 11.349 ; Fall       ; reset           ;
;  DAC_A[6]  ; reset      ; 10.843 ; 10.963 ; Fall       ; reset           ;
;  DAC_A[7]  ; reset      ; 10.534 ; 10.558 ; Fall       ; reset           ;
;  DAC_A[8]  ; reset      ; 12.513 ; 12.392 ; Fall       ; reset           ;
;  DAC_A[9]  ; reset      ; 12.148 ; 12.132 ; Fall       ; reset           ;
;  DAC_A[10] ; reset      ; 12.993 ; 13.093 ; Fall       ; reset           ;
;  DAC_A[11] ; reset      ; 12.284 ; 12.344 ; Fall       ; reset           ;
;  DAC_A[12] ; reset      ; 10.503 ; 10.583 ; Fall       ; reset           ;
;  DAC_A[13] ; reset      ; 13.946 ; 13.761 ; Fall       ; reset           ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; DAC_A[*]   ; clk        ; 4.110 ; 4.282 ; Rise       ; clk             ;
;  DAC_A[0]  ; clk        ; 4.533 ; 4.790 ; Rise       ; clk             ;
;  DAC_A[1]  ; clk        ; 4.938 ; 5.159 ; Rise       ; clk             ;
;  DAC_A[2]  ; clk        ; 4.796 ; 5.008 ; Rise       ; clk             ;
;  DAC_A[3]  ; clk        ; 4.110 ; 4.282 ; Rise       ; clk             ;
;  DAC_A[4]  ; clk        ; 4.285 ; 4.485 ; Rise       ; clk             ;
;  DAC_A[5]  ; clk        ; 5.012 ; 5.252 ; Rise       ; clk             ;
;  DAC_A[6]  ; clk        ; 4.733 ; 5.021 ; Rise       ; clk             ;
;  DAC_A[7]  ; clk        ; 4.262 ; 4.444 ; Rise       ; clk             ;
;  DAC_A[8]  ; clk        ; 5.255 ; 5.558 ; Rise       ; clk             ;
;  DAC_A[9]  ; clk        ; 5.464 ; 5.792 ; Rise       ; clk             ;
;  DAC_A[10] ; clk        ; 5.698 ; 6.099 ; Rise       ; clk             ;
;  DAC_A[11] ; clk        ; 5.252 ; 5.539 ; Rise       ; clk             ;
;  DAC_A[12] ; clk        ; 4.515 ; 4.754 ; Rise       ; clk             ;
;  DAC_A[13] ; clk        ; 6.483 ; 6.872 ; Rise       ; clk             ;
; adc_clk_A  ; clk        ; 3.655 ; 3.782 ; Rise       ; clk             ;
; dac_clk_A  ; clk        ; 3.857 ; 3.957 ; Rise       ; clk             ;
; dac_wrt_A  ; clk        ; 3.225 ; 3.414 ; Rise       ; clk             ;
; adc_clk_A  ; clk        ; 3.655 ; 3.782 ; Fall       ; clk             ;
; dac_clk_A  ; clk        ; 3.857 ; 3.957 ; Fall       ; clk             ;
; dac_wrt_A  ; clk        ; 3.225 ; 3.414 ; Fall       ; clk             ;
; DAC_A[*]   ; reset      ; 4.696 ; 4.875 ; Rise       ; reset           ;
;  DAC_A[0]  ; reset      ; 5.767 ; 6.031 ; Rise       ; reset           ;
;  DAC_A[1]  ; reset      ; 5.609 ; 5.815 ; Rise       ; reset           ;
;  DAC_A[2]  ; reset      ; 5.256 ; 5.479 ; Rise       ; reset           ;
;  DAC_A[3]  ; reset      ; 4.696 ; 4.875 ; Rise       ; reset           ;
;  DAC_A[4]  ; reset      ; 4.827 ; 5.022 ; Rise       ; reset           ;
;  DAC_A[5]  ; reset      ; 5.553 ; 5.788 ; Rise       ; reset           ;
;  DAC_A[6]  ; reset      ; 5.279 ; 5.562 ; Rise       ; reset           ;
;  DAC_A[7]  ; reset      ; 5.119 ; 5.308 ; Rise       ; reset           ;
;  DAC_A[8]  ; reset      ; 5.986 ; 6.319 ; Rise       ; reset           ;
;  DAC_A[9]  ; reset      ; 5.908 ; 6.239 ; Rise       ; reset           ;
;  DAC_A[10] ; reset      ; 6.331 ; 6.717 ; Rise       ; reset           ;
;  DAC_A[11] ; reset      ; 5.996 ; 6.290 ; Rise       ; reset           ;
;  DAC_A[12] ; reset      ; 5.143 ; 5.377 ; Rise       ; reset           ;
;  DAC_A[13] ; reset      ; 6.667 ; 7.086 ; Rise       ; reset           ;
; DAC_A[*]   ; reset      ; 4.375 ; 4.543 ; Fall       ; reset           ;
;  DAC_A[0]  ; reset      ; 5.139 ; 5.377 ; Fall       ; reset           ;
;  DAC_A[1]  ; reset      ; 5.416 ; 5.638 ; Fall       ; reset           ;
;  DAC_A[2]  ; reset      ; 4.884 ; 5.100 ; Fall       ; reset           ;
;  DAC_A[3]  ; reset      ; 4.375 ; 4.543 ; Fall       ; reset           ;
;  DAC_A[4]  ; reset      ; 4.623 ; 4.802 ; Fall       ; reset           ;
;  DAC_A[5]  ; reset      ; 5.348 ; 5.567 ; Fall       ; reset           ;
;  DAC_A[6]  ; reset      ; 5.071 ; 5.338 ; Fall       ; reset           ;
;  DAC_A[7]  ; reset      ; 4.854 ; 5.032 ; Fall       ; reset           ;
;  DAC_A[8]  ; reset      ; 5.657 ; 5.967 ; Fall       ; reset           ;
;  DAC_A[9]  ; reset      ; 5.749 ; 6.075 ; Fall       ; reset           ;
;  DAC_A[10] ; reset      ; 6.054 ; 6.456 ; Fall       ; reset           ;
;  DAC_A[11] ; reset      ; 5.816 ; 6.099 ; Fall       ; reset           ;
;  DAC_A[12] ; reset      ; 4.942 ; 5.160 ; Fall       ; reset           ;
;  DAC_A[13] ; reset      ; 6.667 ; 7.086 ; Fall       ; reset           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------+
; Progagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; ADC_A[0]   ; DAC_A[0]    ; 11.493 ;    ;    ; 12.032 ;
; ADC_A[1]   ; DAC_A[1]    ; 11.657 ;    ;    ; 12.000 ;
; ADC_A[2]   ; DAC_A[2]    ; 11.791 ;    ;    ; 12.117 ;
; ADC_A[3]   ; DAC_A[3]    ; 10.767 ;    ;    ; 11.306 ;
; ADC_A[4]   ; DAC_A[4]    ; 11.211 ;    ;    ; 11.782 ;
; ADC_A[5]   ; DAC_A[5]    ; 12.829 ;    ;    ; 13.087 ;
; ADC_A[6]   ; DAC_A[6]    ; 11.924 ;    ;    ; 12.551 ;
; ADC_A[7]   ; DAC_A[7]    ; 10.706 ;    ;    ; 11.186 ;
; ADC_A[8]   ; DAC_A[8]    ; 12.294 ;    ;    ; 12.696 ;
; ADC_A[9]   ; DAC_A[9]    ; 12.971 ;    ;    ; 13.384 ;
; ADC_A[10]  ; DAC_A[10]   ; 13.250 ;    ;    ; 13.666 ;
; ADC_A[11]  ; DAC_A[11]   ; 12.959 ;    ;    ; 13.462 ;
; ADC_A[12]  ; DAC_A[12]   ; 10.799 ;    ;    ; 11.309 ;
; ADC_A[13]  ; DAC_A[13]   ; 14.148 ;    ;    ; 14.506 ;
+------------+-------------+--------+----+----+--------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; ADC_A[0]   ; DAC_A[0]    ; 5.791 ;    ;    ; 6.795 ;
; ADC_A[1]   ; DAC_A[1]    ; 5.870 ;    ;    ; 6.842 ;
; ADC_A[2]   ; DAC_A[2]    ; 5.873 ;    ;    ; 6.831 ;
; ADC_A[3]   ; DAC_A[3]    ; 5.425 ;    ;    ; 6.360 ;
; ADC_A[4]   ; DAC_A[4]    ; 5.657 ;    ;    ; 6.636 ;
; ADC_A[5]   ; DAC_A[5]    ; 6.343 ;    ;    ; 7.330 ;
; ADC_A[6]   ; DAC_A[6]    ; 5.976 ;    ;    ; 7.014 ;
; ADC_A[7]   ; DAC_A[7]    ; 5.403 ;    ;    ; 6.332 ;
; ADC_A[8]   ; DAC_A[8]    ; 6.124 ;    ;    ; 7.136 ;
; ADC_A[9]   ; DAC_A[9]    ; 6.440 ;    ;    ; 7.504 ;
; ADC_A[10]  ; DAC_A[10]   ; 6.665 ;    ;    ; 7.725 ;
; ADC_A[11]  ; DAC_A[11]   ; 6.501 ;    ;    ; 7.531 ;
; ADC_A[12]  ; DAC_A[12]   ; 5.457 ;    ;    ; 6.383 ;
; ADC_A[13]  ; DAC_A[13]   ; 7.067 ;    ;    ; 8.171 ;
+------------+-------------+-------+----+----+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; adc_en_A      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_A[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_A[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_A[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_A[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_A[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_A[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_A[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_A[7]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_A[8]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_A[9]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_A[10]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_A[11]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_A[12]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DAC_A[13]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mode          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_clk_A     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; adc_clk_A     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_wrt_A     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_A[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_A[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_A[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_A[3]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_A[4]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_A[5]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_A[6]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_A[7]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_A[8]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_A[9]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_A[10]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_A[11]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_A[12]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ADC_A[13]               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; adc_en_A      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.35 V              ; -0.00828 V          ; 0.118 V                              ; 0.032 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.35 V             ; -0.00828 V         ; 0.118 V                             ; 0.032 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DAC_A[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.35 V              ; -0.00828 V          ; 0.118 V                              ; 0.032 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.35 V             ; -0.00828 V         ; 0.118 V                             ; 0.032 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DAC_A[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.35 V              ; -0.00828 V          ; 0.118 V                              ; 0.032 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.35 V             ; -0.00828 V         ; 0.118 V                             ; 0.032 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DAC_A[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.35 V              ; -0.00828 V          ; 0.118 V                              ; 0.032 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.35 V             ; -0.00828 V         ; 0.118 V                             ; 0.032 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DAC_A[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.35 V              ; -0.00828 V          ; 0.118 V                              ; 0.032 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.35 V             ; -0.00828 V         ; 0.118 V                             ; 0.032 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DAC_A[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.35 V              ; -0.00828 V          ; 0.118 V                              ; 0.032 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.35 V             ; -0.00828 V         ; 0.118 V                             ; 0.032 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DAC_A[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.35 V              ; -0.00828 V          ; 0.118 V                              ; 0.032 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.35 V             ; -0.00828 V         ; 0.118 V                             ; 0.032 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DAC_A[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.35 V              ; -0.00828 V          ; 0.118 V                              ; 0.032 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.35 V             ; -0.00828 V         ; 0.118 V                             ; 0.032 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DAC_A[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.35 V              ; -0.00828 V          ; 0.118 V                              ; 0.032 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.35 V             ; -0.00828 V         ; 0.118 V                             ; 0.032 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DAC_A[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.35 V              ; -0.00828 V          ; 0.118 V                              ; 0.032 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.35 V             ; -0.00828 V         ; 0.118 V                             ; 0.032 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DAC_A[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.35 V              ; -0.00828 V          ; 0.118 V                              ; 0.032 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.35 V             ; -0.00828 V         ; 0.118 V                             ; 0.032 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DAC_A[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.35 V              ; -0.00828 V          ; 0.118 V                              ; 0.032 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.35 V             ; -0.00828 V         ; 0.118 V                             ; 0.032 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DAC_A[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.35 V              ; -0.00828 V          ; 0.118 V                              ; 0.032 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.35 V             ; -0.00828 V         ; 0.118 V                             ; 0.032 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DAC_A[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.35 V              ; -0.00828 V          ; 0.118 V                              ; 0.032 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.35 V             ; -0.00828 V         ; 0.118 V                             ; 0.032 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; DAC_A[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.35 V              ; -0.00828 V          ; 0.118 V                              ; 0.032 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.35 V             ; -0.00828 V         ; 0.118 V                             ; 0.032 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; mode          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.35 V              ; -0.00828 V          ; 0.118 V                              ; 0.032 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.35 V             ; -0.00828 V         ; 0.118 V                             ; 0.032 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; dac_clk_A     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.35 V              ; -0.00828 V          ; 0.118 V                              ; 0.032 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.35 V             ; -0.00828 V         ; 0.118 V                             ; 0.032 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; adc_clk_A     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.35 V              ; -0.00828 V          ; 0.118 V                              ; 0.032 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.35 V             ; -0.00828 V         ; 0.118 V                             ; 0.032 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; dac_wrt_A     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-07 V                   ; 2.35 V              ; -0.00828 V          ; 0.118 V                              ; 0.032 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-07 V                  ; 2.35 V             ; -0.00828 V         ; 0.118 V                             ; 0.032 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.92e-07 V                   ; 2.35 V              ; -0.0133 V           ; 0.084 V                              ; 0.028 V                              ; 4.31e-10 s                  ; 3.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.92e-07 V                  ; 2.35 V             ; -0.0133 V          ; 0.084 V                             ; 0.028 V                             ; 4.31e-10 s                 ; 3.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 9.91e-07 V                   ; 3.11 V              ; -0.0542 V           ; 0.302 V                              ; 0.2 V                                ; 9.53e-10 s                  ; 8.45e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 9.91e-07 V                  ; 3.11 V             ; -0.0542 V          ; 0.302 V                             ; 0.2 V                               ; 9.53e-10 s                 ; 8.45e-10 s                 ; Yes                       ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; adc_en_A      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; DAC_A[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; DAC_A[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; DAC_A[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; DAC_A[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; DAC_A[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; DAC_A[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; DAC_A[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; DAC_A[7]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; DAC_A[8]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; DAC_A[9]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; DAC_A[10]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; DAC_A[11]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; DAC_A[12]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; DAC_A[13]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; mode          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; dac_clk_A     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; adc_clk_A     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; dac_wrt_A     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clk        ; clk      ; > 2147483647 ; 0        ; 0        ; 0        ;
; reset      ; clk      ; 0            ; 14       ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clk        ; clk      ; > 2147483647 ; 0        ; 0        ; 0        ;
; reset      ; clk      ; 0            ; 14       ; 0        ; 0        ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; reset      ; clk      ; 1428     ; 1428     ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; reset      ; clk      ; 1428     ; 1428     ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 16    ; 16   ;
; Unconstrained Input Port Paths  ; 59    ; 59   ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 59    ; 59   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Jun 15 11:50:46 2023
Info: Command: quartus_sta adc_dac -c adc_dac_top
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 14 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'adc_dac_top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name reset reset
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -80.737
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -80.737     -2124.185 clk 
Info (332146): Worst-case hold slack is 0.439
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.439         0.000 clk 
Info (332146): Worst-case recovery slack is -0.626
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.626      -637.616 clk 
Info (332146): Worst-case removal slack is 0.171
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.171         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000     -1837.980 clk 
    Info (332119):    -3.000        -3.000 reset 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -73.486
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -73.486     -1832.326 clk 
Info (332146): Worst-case hold slack is 0.406
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.406         0.000 clk 
Info (332146): Worst-case recovery slack is -0.558
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.558      -549.859 clk 
Info (332146): Worst-case removal slack is 0.232
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.232         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000     -1837.980 clk 
    Info (332119):    -3.000        -3.000 reset 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -38.433
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -38.433      -589.594 clk 
Info (332146): Worst-case hold slack is 0.195
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.195         0.000 clk 
Info (332146): Worst-case recovery slack is -0.499
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.499      -534.917 clk 
Info (332146): Worst-case removal slack is -0.028
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.028        -0.579 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000     -1518.166 clk 
    Info (332119):    -3.000        -4.314 reset 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4756 megabytes
    Info: Processing ended: Thu Jun 15 11:50:50 2023
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


