# Sistema de Controle de Temperatura em VHDL

## üìã Contexto do Projeto

Este √© um trabalho acad√™mico de **Laborat√≥rio de Sistemas Digitais** desenvolvido em VHDL para implementa√ß√£o em FPGA. O projeto consiste em um **sistema de controle de temperatura** que monitora sensores internos e externos e aciona dispositivos de aquecimento/resfriamento para manter a temperatura em uma faixa ideal.

## üéØ Objetivo

Desenvolver um sistema digital que:
- L√™ temperaturas de sensores internos e externos
- Compara com valores m√≠nimos e m√°ximos configur√°veis
- Calcula a pot√™ncia necess√°ria para aquecer ou resfriar
- Controla motores/atuadores de aquecimento e resfriamento
- Exibe o status e a pot√™ncia em displays de 7 segmentos
- Gera alertas quando necess√°rio

## üìÅ Estrutura do Projeto

```
trabalho_final/
‚îú‚îÄ‚îÄ src/                          # C√≥digo-fonte VHDL
‚îÇ   ‚îú‚îÄ‚îÄ design.vhd                # Top-level (integra√ß√£o)
‚îÇ   ‚îú‚îÄ‚îÄ fsm.vhd                   # Controlador FSM
‚îÇ   ‚îú‚îÄ‚îÄ datapath.vhd              # Caminho de dados
‚îÇ   ‚îú‚îÄ‚îÄ clock.vhd                 # Divisor de clock
‚îÇ   ‚îú‚îÄ‚îÄ control.vhd               # Decodificador de controle
‚îÇ   ‚îú‚îÄ‚îÄ registrador.vhd           # Registrador gen√©rico
‚îÇ   ‚îú‚îÄ‚îÄ somador.vhd               # Somador
‚îÇ   ‚îú‚îÄ‚îÄ subtrator.vhd             # Subtrator
‚îÇ   ‚îú‚îÄ‚îÄ comparadorH.vhd           # Comparador de aquecimento
‚îÇ   ‚îú‚îÄ‚îÄ comparadorC.vhd           # Comparador de resfriamento
‚îÇ   ‚îú‚îÄ‚îÄ alertaComb.vhd            # Verificador de alertas
‚îÇ   ‚îú‚îÄ‚îÄ decoder7seg.vhd           # Decodificador 7 segmentos
‚îÇ   ‚îú‚îÄ‚îÄ shifter2.vhd              # Deslocador de 2 bits
‚îÇ   ‚îú‚îÄ‚îÄ shifter4.vhd              # Deslocador de 4 bits
‚îÇ   ‚îî‚îÄ‚îÄ auxi.vhd                  # Componentes auxiliares
‚îÇ
‚îú‚îÄ‚îÄ testbench/                    # Testbenches para simula√ß√£o
‚îÇ   ‚îú‚îÄ‚îÄ tb_design.vhd             # Testbench do sistema completo
‚îÇ   ‚îú‚îÄ‚îÄ tb_H.vhd                  # Teste do comparador de aquecimento
‚îÇ   ‚îú‚îÄ‚îÄ tb_C.vhd                  # Teste do comparador de resfriamento
‚îÇ   ‚îú‚îÄ‚îÄ tb_heating.vhd            # Teste do controle de aquecimento
‚îÇ   ‚îú‚îÄ‚îÄ tb_cooling.vhd            # Teste do controle de resfriamento
‚îÇ   ‚îú‚îÄ‚îÄ tb_stable.vhd             # Teste do controle de estabilidade
‚îÇ   ‚îú‚îÄ‚îÄ tb_registrador.vhd        # Teste do registrador
‚îÇ   ‚îú‚îÄ‚îÄ tb_somador.vhd            # Teste do somador
‚îÇ   ‚îú‚îÄ‚îÄ tb_subtrator.vhd          # Teste do subtrator
‚îÇ   ‚îú‚îÄ‚îÄ tb_shifter2.vhd           # Teste do shifter de 2 bits
‚îÇ   ‚îú‚îÄ‚îÄ tb_shifter4.vhd           # Teste do shifter de 4 bits
‚îÇ   ‚îî‚îÄ‚îÄ tb_comparador_diferente.vhd
‚îÇ
‚îú‚îÄ‚îÄ top_level_pin_assignments.csv # Mapeamento de pinos (CSV)
‚îú‚îÄ‚îÄ pin_assignments.tcl           # Mapeamento de pinos (TCL)
‚îú‚îÄ‚îÄ DE2_pin_assignments.csv       # Pinos completos da DE2
‚îú‚îÄ‚îÄ MAPA_PINOS.md                 # Documenta√ß√£o do mapeamento
‚îú‚îÄ‚îÄ DIAGRAMA_PLACA_DE2.txt        # Diagrama visual da placa
‚îî‚îÄ‚îÄ README.md                     # Este arquivo
```

## üèóÔ∏è Arquitetura do Sistema

O projeto segue a arquitetura **FSM + Datapath** (Finite State Machine + Caminho de Dados):

### 1. **Top Level** ([src/design.vhd](file:///c:/Users/070212/OneDrive%20-%20Construtora%20Barbosa%20Mello%20SA/%C3%81rea%20de%20Trabalho/Coisas/Faculdade/ENGENHARIA%20DE%20SISTEMAS/2025-02/LAB%20SISTEMAS%20DIGITAIS/trabalho_final/src/design.vhd))
- M√≥dulo principal que integra todos os componentes
- Conecta o divisor de clock, controlador (FSM) e datapath
- Interface com o mundo externo (entradas/sa√≠das da FPGA)

### 2. **Controller (FSM)** ([src/fsm.vhd](file:///c:/Users/070212/OneDrive%20-%20Construtora%20Barbosa%20Mello%20SA/%C3%81rea%20de%20Trabalho/Coisas/Faculdade/ENGENHARIA%20DE%20SISTEMAS/2025-02/LAB%20SISTEMAS%20DIGITAIS/trabalho_final/src/fsm.vhd))
- M√°quina de estados finitos que controla o fluxo de opera√ß√£o
- **Estados:**
  - `st_RESET`: Estado inicial
  - `st_LOAD`: Carregamento de dados
  - `st_RINTEXT`: Leitura dos sensores
  - `st_CALC`: C√°lculo de pot√™ncia
  - `st_HEATING`: Modo aquecimento
  - `st_COOLING`: Modo resfriamento
  - `st_STABLE`: Temperatura est√°vel

### 3. **Datapath** ([src/datapath.vhd](file:///c:/Users/070212/OneDrive%20-%20Construtora%20Barbosa%20Mello%20SA/%C3%81rea%20de%20Trabalho/Coisas/Faculdade/ENGENHARIA%20DE%20SISTEMAS/2025-02/LAB%20SISTEMAS%20DIGITAIS/trabalho_final/src/datapath.vhd))
- Respons√°vel pelo processamento de dados
- Cont√©m registradores, somadores, subtratores, comparadores
- Calcula a pot√™ncia necess√°ria baseado nas temperaturas
- Gera flags de status (h, c, s)

## üì¶ Componentes Principais

| Arquivo | Descri√ß√£o | Testbench |
|---------|-----------|-----------|
| [design.vhd](file:///c:/Users/070212/OneDrive%20-%20Construtora%20Barbosa%20Mello%20SA/%C3%81rea%20de%20Trabalho/Coisas/Faculdade/ENGENHARIA%20DE%20SISTEMAS/2025-02/LAB%20SISTEMAS%20DIGITAIS/trabalho_final/src/design.vhd) | Top-level do sistema | [tb_design.vhd](file:///c:/Users/070212/OneDrive%20-%20Construtora%20Barbosa%20Mello%20SA/%C3%81rea%20de%20Trabalho/Coisas/Faculdade/ENGENHARIA%20DE%20SISTEMAS/2025-02/LAB%20SISTEMAS%20DIGITAIS/trabalho_final/testbench/tb_design.vhd) |
| [fsm.vhd](file:///c:/Users/070212/OneDrive%20-%20Construtora%20Barbosa%20Mello%20SA/%C3%81rea%20de%20Trabalho/Coisas/Faculdade/ENGENHARIA%20DE%20SISTEMAS/2025-02/LAB%20SISTEMAS%20DIGITAIS/trabalho_final/src/fsm.vhd) | Controlador FSM (7 estados) | - |
| [datapath.vhd](file:///c:/Users/070212/OneDrive%20-%20Construtora%20Barbosa%20Mello%20SA/%C3%81rea%20de%20Trabalho/Coisas/Faculdade/ENGENHARIA%20DE%20SISTEMAS/2025-02/LAB%20SISTEMAS%20DIGITAIS/trabalho_final/src/datapath.vhd) | Caminho de dados | - |
| [clock.vhd](file:///c:/Users/070212/OneDrive%20-%20Construtora%20Barbosa%20Mello%20SA/%C3%81rea%20de%20Trabalho/Coisas/Faculdade/ENGENHARIA%20DE%20SISTEMAS/2025-02/LAB%20SISTEMAS%20DIGITAIS/trabalho_final/src/clock.vhd) | Divisor de clock (50MHz ‚Üí 1Hz) | - |
| [control.vhd](file:///c:/Users/070212/OneDrive%20-%20Construtora%20Barbosa%20Mello%20SA/%C3%81rea%20de%20Trabalho/Coisas/Faculdade/ENGENHARIA%20DE%20SISTEMAS/2025-02/LAB%20SISTEMAS%20DIGITAIS/trabalho_final/src/control.vhd) | Decodificador de controle | - |

## üß™ Testbenches

O projeto inclui **12 testbenches** completos para valida√ß√£o:

### Testbenches de Componentes
| Testbench | Componente Testado | Descri√ß√£o |
|-----------|-------------------|-----------|
| [tb_design.vhd](file:///c:/Users/070212/OneDrive%20-%20Construtora%20Barbosa%20Mello%20SA/%C3%81rea%20de%20Trabalho/Coisas/Faculdade/ENGENHARIA%20DE%20SISTEMAS/2025-02/LAB%20SISTEMAS%20DIGITAIS/trabalho_final/testbench/tb_design.vhd) | Sistema completo | Teste integrado end-to-end |
| [tb_H.vhd](file:///c:/Users/070212/OneDrive%20-%20Construtora%20Barbosa%20Mello%20SA/%C3%81rea%20de%20Trabalho/Coisas/Faculdade/ENGENHARIA%20DE%20SISTEMAS/2025-02/LAB%20SISTEMAS%20DIGITAIS/trabalho_final/testbench/tb_H.vhd) | comparadorH | Testa flag de aquecimento |
| [tb_C.vhd](file:///c:/Users/070212/OneDrive%20-%20Construtora%20Barbosa%20Mello%20SA/%C3%81rea%20de%20Trabalho/Coisas/Faculdade/ENGENHARIA%20DE%20SISTEMAS/2025-02/LAB%20SISTEMAS%20DIGITAIS/trabalho_final/testbench/tb_C.vhd) | comparadorC | Testa flag de resfriamento |
| [tb_heating.vhd](file:///c:/Users/070212/OneDrive%20-%20Construtora%20Barbosa%20Mello%20SA/%C3%81rea%20de%20Trabalho/Coisas/Faculdade/ENGENHARIA%20DE%20SISTEMAS/2025-02/LAB%20SISTEMAS%20DIGITAIS/trabalho_final/testbench/tb_heating.vhd) | heat_control | Testa controle de aquecimento |
| [tb_cooling.vhd](file:///c:/Users/070212/OneDrive%20-%20Construtora%20Barbosa%20Mello%20SA/%C3%81rea%20de%20Trabalho/Coisas/Faculdade/ENGENHARIA%20DE%20SISTEMAS/2025-02/LAB%20SISTEMAS%20DIGITAIS/trabalho_final/testbench/tb_cooling.vhd) | cool_control | Testa controle de resfriamento |
| [tb_stable.vhd](file:///c:/Users/070212/OneDrive%20-%20Construtora%20Barbosa%20Mello%20SA/%C3%81rea%20de%20Trabalho/Coisas/Faculdade/ENGENHARIA%20DE%20SISTEMAS/2025-02/LAB%20SISTEMAS%20DIGITAIS/trabalho_final/testbench/tb_stable.vhd) | stable_control | Testa controle de estabilidade |
| [tb_registrador.vhd](file:///c:/Users/070212/OneDrive%20-%20Construtora%20Barbosa%20Mello%20SA/%C3%81rea%20de%20Trabalho/Coisas/Faculdade/ENGENHARIA%20DE%20SISTEMAS/2025-02/LAB%20SISTEMAS%20DIGITAIS/trabalho_final/testbench/tb_registrador.vhd) | registrador | Testa enable e reset |
| [tb_somador.vhd](file:///c:/Users/070212/OneDrive%20-%20Construtora%20Barbosa%20Mello%20SA/%C3%81rea%20de%20Trabalho/Coisas/Faculdade/ENGENHARIA%20DE%20SISTEMAS/2025-02/LAB%20SISTEMAS%20DIGITAIS/trabalho_final/testbench/tb_somador.vhd) | somador | Testa soma com carry |
| [tb_subtrator.vhd](file:///c:/Users/070212/OneDrive%20-%20Construtora%20Barbosa%20Mello%20SA/%C3%81rea%20de%20Trabalho/Coisas/Faculdade/ENGENHARIA%20DE%20SISTEMAS/2025-02/LAB%20SISTEMAS%20DIGITAIS/trabalho_final/testbench/tb_subtrator.vhd) | subtrator | Testa subtra√ß√£o com sinal |
| [tb_shifter2.vhd](file:///c:/Users/070212/OneDrive%20-%20Construtora%20Barbosa%20Mello%20SA/%C3%81rea%20de%20Trabalho/Coisas/Faculdade/ENGENHARIA%20DE%20SISTEMAS/2025-02/LAB%20SISTEMAS%20DIGITAIS/trabalho_final/testbench/tb_shifter2.vhd) | shifter (2 bits) | Testa divis√£o por 4 |
| [tb_shifter4.vhd](file:///c:/Users/070212/OneDrive%20-%20Construtora%20Barbosa%20Mello%20SA/%C3%81rea%20de%20Trabalho/Coisas/Faculdade/ENGENHARIA%20DE%20SISTEMAS/2025-02/LAB%20SISTEMAS%20DIGITAIS/trabalho_final/testbench/tb_shifter4.vhd) | shifter (4 bits) | Testa divis√£o por 16 |
| [tb_comparador_diferente.vhd](file:///c:/Users/070212/OneDrive%20-%20Construtora%20Barbosa%20Mello%20SA/%C3%81rea%20de%20Trabalho/Coisas/Faculdade/ENGENHARIA%20DE%20SISTEMAS/2025-02/LAB%20SISTEMAS%20DIGITAIS/trabalho_final/testbench/tb_comparador_diferente.vhd) | comparador | Testa igualdade/diferen√ßa |

## üîÑ Fluxo de Opera√ß√£o

```mermaid
stateDiagram-v2
    [*] --> st_RESET : Reset ou control=0
    st_RESET --> st_RINTEXT : control=1
    st_RINTEXT --> st_CALC : Sensores lidos
    st_CALC --> st_HEATING : h=1 (precisa aquecer)
    st_CALC --> st_COOLING : c=1 (precisa resfriar)
    st_CALC --> st_STABLE : s=1 (temperatura OK)
    st_HEATING --> st_RINTEXT : h=0
    st_HEATING --> st_RESET : control=0
    st_COOLING --> st_RINTEXT : c=0
    st_COOLING --> st_RESET : control=0
    st_STABLE --> st_RINTEXT : s=0
    st_STABLE --> st_RESET : control=0
```

## üî¢ C√°lculo de Pot√™ncia

```
M√©dia = (temp_max + temp_min) / 2
Diferen√ßa_Desejada = M√©dia - temp_int
Diferen√ßa_Real = temp_ext - temp_int
Pot√™ncia = (Diferen√ßa_Desejada - Diferen√ßa_Real) / 4
```

## üéõÔ∏è Entradas e Sa√≠das

### Entradas
- `clk_50MHz`: Clock principal da FPGA (50 MHz)
- `rst`: Reset (SW1)
- `temp_int_min`: Temperatura interna/m√≠nima (SW3-9, 7 bits)
- `temp_ext_max`: Temperatura externa/m√°xima (SW10-16, 7 bits)

### Sa√≠das
- `led_heat`, `led_cool`, `led_stable`, `led_alert`: LEDs de status
- `motor_pow_c`, `motor_pow_h`: Sinais para motores
- `power_out`: Pot√™ncia calculada (7 bits, LEDR0-6)
- `hex0`, `hex1`: Displays de 7 segmentos

## üß™ Como Simular

### Usando GHDL + GTKWave

```bash
# 1. Compilar todos os arquivos
cd src
ghdl -a *.vhd
cd ../testbench
ghdl -a *.vhd

# 2. Elaborar o testbench desejado
ghdl -e tb_design

# 3. Rodar simula√ß√£o
ghdl -r tb_design --vcd=waveform.vcd --stop-time=1000us

# 4. Visualizar formas de onda
gtkwave waveform.vcd
```

### Usando ModelSim

```tcl
# Criar biblioteca
vlib work

# Compilar arquivos fonte
vcom src/*.vhd

# Compilar testbenches
vcom testbench/tb_design.vhd

# Simular
vsim tb_design
add wave -r /*
run 1000us
```

### Usando EDA Playground

1. Acesse: https://www.edaplayground.com/
2. Cole os arquivos da pasta `src/` e `testbench/`
3. Selecione **GHDL** como simulador
4. Clique em **Run**
5. Visualize as ondas em **EPWave**

## ‚öôÔ∏è Como Programar a FPGA

### No Quartus II

1. **Criar Projeto:**
   - File ‚Üí New Project Wizard
   - Selecione a fam√≠lia "Cyclone II"
   - Device: EP2C35F672C6

2. **Adicionar Arquivos:**
   - Project ‚Üí Add/Remove Files
   - Adicione todos os `.vhd` da pasta `src/`

3. **Importar Pin Assignments:**
   - Assignments ‚Üí Import Assignments
   - Selecione `top_level_pin_assignments.csv`

4. **Compilar:**
   - Processing ‚Üí Start Compilation
   - Ou pressione Ctrl+L

5. **Programar:**
   - Tools ‚Üí Programmer
   - Adicione o arquivo `.sof` gerado
   - Clique em "Start"

## üìö Conceitos Aplicados

- ‚úÖ M√°quinas de Estados Finitos (FSM)
- ‚úÖ Arquitetura FSM + Datapath
- ‚úÖ Aritm√©tica bin√°ria (soma, subtra√ß√£o, deslocamento)
- ‚úÖ Registradores com enable
- ‚úÖ Comparadores
- ‚úÖ Divisor de clock
- ‚úÖ Decodificadores (7 segmentos)
- ‚úÖ Design hier√°rquico modular
- ‚úÖ Testbenches para valida√ß√£o
- ‚úÖ Componentiza√ß√£o e reutiliza√ß√£o de c√≥digo

## üöÄ Ferramentas Recomendadas

- **Simula√ß√£o**: GHDL + GTKWave, ModelSim, Vivado Simulator
- **S√≠ntese**: Quartus II (Intel/Altera) ou Vivado (Xilinx)
- **Placa FPGA**: Altera DE2 (Cyclone II)
- **Simula√ß√£o Online**: EDA Playground

## üìù Documenta√ß√£o Adicional

- [MAPA_PINOS.md](file:///c:/Users/070212/OneDrive%20-%20Construtora%20Barbosa%20Mello%20SA/%C3%81rea%20de%20Trabalho/Coisas/Faculdade/ENGENHARIA%20DE%20SISTEMAS/2025-02/LAB%20SISTEMAS%20DIGITAIS/trabalho_final/MAPA_PINOS.md) - Mapeamento detalhado dos pinos e exemplos de uso
- [DIAGRAMA_PLACA_DE2.txt](file:///c:/Users/070212/OneDrive%20-%20Construtora%20Barbosa%20Mello%20SA/%C3%81rea%20de%20Trabalho/Coisas/Faculdade/ENGENHARIA%20DE%20SISTEMAS/2025-02/LAB%20SISTEMAS%20DIGITAIS/trabalho_final/DIAGRAMA_PLACA_DE2.txt) - Diagrama visual da placa DE2

## ‚úÖ Checklist de Verifica√ß√£o

- [x] Todos os componentes criados
- [x] Testbenches para valida√ß√£o
- [x] Pin assignments configurados
- [x] Documenta√ß√£o completa
- [ ] Simula√ß√£o validada
- [ ] S√≠ntese sem erros
- [ ] Teste em hardware real

---

**Disciplina**: Laborat√≥rio de Sistemas Digitais  
**Curso**: Engenharia de Sistemas  
**Per√≠odo**: 2025-02
