---
title: 数字电路复习笔记
date: 2020-09-07 16:15:48
tags:
---

# 数字电路复习笔记

关于数字电路自己总结的复习笔记，仅供参考，不怎么全

<!--more-->
## 第一章 数制和码制

### 进制转换（整数和小数）

### 原码，反码，补码

> 正数的原码等于反码等于补码
>
> 负数的反码等于原码0变1，1变0，补码等于反码+1
>
> 二进制数运算：补码运算

### 常用编码

#### 十进制

![image-20201207095115200](数字电路/image-20201207095115200.png)

余3码的数值比对应十进制数多3

注意下面的权值，代表各个位置为1时的大小

#### 格雷码

![image-20201207095702879](数字电路/image-20201207095702879.png)

## 第二章 逻辑代数基础

![image-20201207100058038](数字电路/image-20201207100058038.png)

![image-20201207100101916](数字电路/image-20201207100101916.png)

![image-20201207100105985](数字电路/image-20201207100105985.png)

![image-20201207100108953](数字电路/image-20201207100108953.png)

![image-20201207100257128](数字电路/image-20201207100257128.png)

### 基本公式

![image-20201207100339923](数字电路/image-20201207100339923.png)

### 常用公式

![image-20201207100458411](数字电路/image-20201207100458411.png)



### 逻辑函数的表示方法

逻辑真值表，逻辑函数式，逻辑图（将逻辑关系用图形符号表示出来），波形图

最小项和最大项

转化为或非可以先转化为与或非的形式（利用最小项以及Y=(Y ‘) ’），再转换为或非的形式

逻辑函数化简

### 卡诺图

![image-20201207103734768](数字电路/image-20201207103734768.png)

卡诺图合并，可以重复使用一个最小项

### 具有无关项的逻辑函数及其化简

## 第三章 门电路

![image-20201207141227512](数字电路/image-20201207141227512.png)

![image-20201207141230974](数字电路/image-20201207141230974.png)

### CMOS门电路

![image-20201207141338902](数字电路/image-20201207141338902.png)

#### CMOS反相器

![image-20201207143351015](数字电路/image-20201207143351015.png)

#### CMOS与非门 或非门

![image-20201207143605620](数字电路/image-20201207143605620.png)

#### CMOS传输门

![image-20201207150409345](数字电路/image-20201207150409345.png)

当C=1,C'=0时导通，C=0,C'=1时截止

#### 三态输出的CMOS门电路

b图若EN'连线尾部有圈则为低电平有效，当EN'=0时正常与非门，当EN'=1时高阻

![image-20201207151538922](数字电路/image-20201207151538922.png)

理解3.3.40图   难

### TTL门电路

![image-20201207155711758](数字电路/image-20201207155711758.png)

![image-20201207155851664](数字电路/image-20201207155851664.png)

#### 三极管反相器

![image-20201207155940917](数字电路/image-20201207155940917.png)

#### TTL反相器

![image-20201207160054355](数字电路/image-20201207160054355.png)

#### TTL门电路——与非门，或非门，与或非门，异或门

多发射极三极管可以看作两个发射级独立而基极和集电极分别并联在一起的三极管

![image-20201207163239045](数字电路/image-20201207163239045.png)

只要有一个导通，则输出为低电平，只有两个都不导通的时候，则输出端c才是高电平

![image-20201207163011726](数字电路/image-20201207163011726.png)

![image-20201207163100622](数字电路/image-20201207163100622.png)

#### 集电极开路输出的门电路（OC门）

#### 三态输出门电路（TS门）

高电平有效：

![image-20201207164852673](数字电路/image-20201207164852673.png)

低电平有效：

![image-20201207164837016](数字电路/image-20201207164837016.png)

## 第四章 组合逻辑电路

### 组合逻辑电路的分析方法和设计方法

#### 分析方法

将电路图转换为函数式或者真值表

#### 设计方法

1. 进行逻辑抽象，根据事件的因果关系确定输入变量和输出变量，定义逻辑状态的含义，根据给定的因果关系列出逻辑真值表
2. 写出逻辑函数式
3. 选定器件的类型
4. 将逻辑函数化简或变换成适当的形式
5. 根据逻辑函数式画出逻辑电路图

### 常用的组合逻辑电路

#### 编码器

##### 普通编码器

任何时刻只允许输入一个编码信号

![image-20201207180435959](数字电路/image-20201207180435959.png)

![image-20201207180624804](数字电路/image-20201207180624804.png)

##### 优先编码器

![image-20201207202208723](数字电路/image-20201207202208723.png)

S‘ 为选通输入端，只有S' = 0 时，编码器才能正常工作，而在S' = 1时，所有的输出端均被封锁在高电平

![image-20201207202442317](数字电路/image-20201207202442317.png)

![image-20201207202738889](数字电路/image-20201207202738889.png)

![image-20201207202617679](数字电路/image-20201207202617679.png)

> 当芯片接口带圈时，输入信号表示为 X’

##### 二--十进制优先编码器

#### 译码器

##### 普通译码器



![image-20201207204428555](数字电路/image-20201207204428555.png)

![image-20201207204622034](数字电路/image-20201207204622034.png)

![image-20201207204956445](数字电路/image-20201207204956445.png)

##### 二--十进制译码器

##### 显示译码器

###### 七段字符显示器

###### BCD - 七段显示译码器

##### 用译码器设计组合逻辑电路

![image-20201207205904689](数字电路/image-20201207205904689.png)

![image-20201207210045223](数字电路/image-20201207210045223.png)

#### 数据选择器

##### 四选一数据选择器

`A0, A1` 决定选择的数据，S‘ 控制电路工作状态，S' = 0 时数据选择器工作，反之不工作

##### 八选一数据选择器

![image-20201207211753609](数字电路/image-20201207211753609.png)

##### 用数据选择器设计组合逻辑电路

![image-20201207225752379](数字电路/image-20201207225752379.png)

#### 加法器

##### 一位加法器

半加器（不考虑进位）

全加器（考虑进位）

##### 多位加法器

串行进位加法器

超前进位加法器

#### 利用加法器设计电路

![image-20201207230758027](数字电路/image-20201207230758027.png)

#### 数值比较器

##### 1位数值比较器

![image-20201207231257765](数字电路/image-20201207231257765.png)

##### 多位数值比较器

![image-20201207231703395](数字电路/image-20201207231703395.png)

I 是来自低位的比较信息

## 第五章 触发器

能够储存 1 位二值信号的基本单元电路统称为触发器

### SR锁存器

![image-20201207234319334](数字电路/image-20201207234319334.png)

![image-20201207234431264](数字电路/image-20201207234431264.png)

### 电平触发的触发器

触发信号输入端               触发信号 `CLK`

![image-20201208093951521](数字电路/image-20201208093951521.png)

当 `CLK=0`时，S, R的信号无法影响到输出，当 `CLK=1`时，S, R的信号才能起作用

![image-20201208094730885](数字电路/image-20201208094730885.png)

### 电平触发的D触发器

![image-20201208095118685](数字电路/image-20201208095118685.png)

当`CLK=1`时，Q的值和D相同，当`CLK=0`时，Q的值保持不变

### 脉冲触发的触发器（主从SR触发器）

![image-20201208100213115](数字电路/image-20201208100213115.png)

![image-20201208100252440](数字电路/image-20201208100252440.png)

![image-20201208100311393](数字电路/image-20201208100311393.png)

### 主从 JK 触发器

![image-20201208100710777](数字电路/image-20201208100710777.png)

当下降沿到达时，

若 J=1, K=0，则Q置1，若 J=0, K=1，则Q置0，若 J=0, K=0，则Q不变，若 J=1, K=1，则Q状态翻转（0变1，1变0）



主从触发器的状态由全部在CLK=1时的动作决定

### 边沿触发的触发器

![image-20201208102916928](数字电路/image-20201208102916928.png)

![image-20201208103050351](数字电路/image-20201208103050351.png)

### T触发器

![image-20201208103416148](数字电路/image-20201208103416148.png)

### 触发器分类

![image-20201208103304650](数字电路/image-20201208103304650.png)

## 第六章 时序逻辑电路

### 特性方程

 ![image-20201208120335673](数字电路/image-20201208120335673.png)

D 触发器的特性方程 Q* = D

T 触发器的特性方程 Q* = TQ' + T'Q

### 分析同步时序逻辑电路

![image-20201208120149198](数字电路/image-20201208120149198.png)

### 异步时序逻辑电路

### 常用时序逻辑电路

#### 寄存器

#### 移位寄存器

![image-20201208133000921](数字电路/image-20201208133000921.png)

![image-20201208133500161](数字电路/image-20201208133500161.png)

#### 计数器

##### 同步计数器

![image-20201208162623051](数字电路/image-20201208162623051.png)

![image-20201208162700995](数字电路/image-20201208162700995.png)

![image-20201208163034352](数字电路/image-20201208163034352.png)

![image-20201208163053439](数字电路/image-20201208163053439.png)

##### 同步置零和异步置零

![image-20201208163510773](数字电路/image-20201208163510773.png)

##### 异步计数器

##### 任意进制计数器的构成方法

假设已有的是N进制计数器，而需要得到的是M进制计数器，此时分为两种情况：

1. M<N

置零法（复位法），置数法（置位法）

同步置零法：从S0状态出发到达S(M-1)状态时译出同步置零信号，在下一次CLK到达后变为S0状态

![image-20201208192312875](数字电路/image-20201208192312875.png)

异步置零法：从S0状态出发到达S(M)状态时译出异步置零信号，变为S0状态

同步置数法：到达 Si 状态时令 LD'=0 ，在下一个 CLK 到来时，将要置入的数据置入计数器中，状态变为 Sj

![image-20201208192326383](数字电路/image-20201208192326383.png)

异步置数法：到达 S(i+1) 状态时令 LD'=0 ，状态直接变为 Sj

2. M>N

![image-20201208211819333](数字电路/image-20201208211819333.png)

![image-20201208211825145](数字电路/image-20201208211825145.png)

![image-20201208212439760](数字电路/image-20201208212439760.png)

![image-20201208212442919](数字电路/image-20201208212442919.png)

##### 移位寄存器型计数器

环形计数器

扭环形计数器

### 同步时序逻辑电路的设计方法

![image-20201208214549378](数字电路/image-20201208214549378.png)

1. 逻辑抽象，得出电路的状态转换图或状态转换表
2. 状态化简

![image-20201208214717350](数字电路/image-20201208214717350.png)

3. 状态分配

![image-20201208214956731](数字电路/image-20201208214956731.png)

4. 选定触发器的类型，求出电路的状态方程、驱动方程和输出方程

![image-20201208215446146](数字电路/image-20201208215446146.png)

![image-20201208215327269](数字电路/image-20201208215327269.png)

![image-20201208215405366](数字电路/image-20201208215405366.png)

![image-20201208215602590](数字电路/image-20201208215602590.png)

5. 根据得到的方程式画出逻辑图

![image-20201208215639819](数字电路/image-20201208215639819.png)

6. 检查设计的电路能否自启动

![image-20201208215654220](数字电路/image-20201208215654220.png)

### 异步时序逻辑电路的设计方法

![image-20201208215859239](数字电路/image-20201208215859239.png)

## 第七章 半导体存储器

### 分类

#### 只读存储器

掩模 ROM

可编程 PROM

可擦除的可编程 EPROM

#### 随机读写存储器

动态 DRAM

静态 SRAM

![image-20201209091933646](数字电路/image-20201209091933646.png)

![image-20201209092949508](数字电路/image-20201209092949508.png)


