<?xml version="1.0" encoding="UTF-8"?>
<DARoots Version="1" Minor="25">
  <FileSet Name="sources_1" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/SyncResetA.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/SyncResetA.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/SyncFIFO.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/SyncFIFO.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/SyncBit.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/SyncBit.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/ResetInverter.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/ResetInverter.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/rtl/mkCRC32.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../shep/projects/ocpi/rtl/mkCRC32.v"/>
        <Attr Name="ImportTime" Val="1333564040"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/TriState.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/TriState.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/MakeResetA.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/MakeResetA.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/FIFO2.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/FIFO2.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/Counter.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/Counter.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/blue7/bdw/mkGMAC.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../bdw/mkGMAC.v"/>
        <Attr Name="ImportTime" Val="1347890870"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/blue7/bdw/mkFTop_kc705.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../bdw/mkFTop_kc705.v"/>
        <Attr Name="ImportTime" Val="1347890852"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/blue7/rtl/fpgaTop_kc705.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../rtl/fpgaTop_kc705.v"/>
        <Attr Name="ImportTime" Val="1347479335"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/ConfigRegN.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/ConfigRegN.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/ProbeValue.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/ProbeValue.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/ClockInverter.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/ClockInverter.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/BRAM2BELoad.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/BRAM2BELoad.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/SyncHandshake.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/SyncHandshake.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/RegTwoA.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/RegTwoA.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/BRAM2BE.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/BRAM2BE.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/MakeClock.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/MakeClock.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/ClockSelect.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/ClockSelect.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/CrossingRegUN.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/CrossingRegUN.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/ClockMux.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/ClockMux.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/SizedFIFO.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/SizedFIFO.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/Empty.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/Empty.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/MakeReset0.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/MakeReset0.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/SyncBit15.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/SyncBit15.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/ConvertFromZ.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/ConvertFromZ.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/ClockDiv.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/ClockDiv.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/FIFO10.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/FIFO10.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/RWire.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/RWire.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/ClockGen.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/ClockGen.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/BRAM1Load.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/BRAM1Load.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/CrossingBypassWire.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/CrossingBypassWire.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/SyncReset.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/SyncReset.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/ConvertToZ.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/ConvertToZ.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/main.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/main.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/SyncReset0.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/SyncReset0.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/SyncBit05.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/SyncBit05.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/FIFOL2.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/FIFOL2.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/FIFO1.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/FIFO1.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/BypassCrossingWire.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/BypassCrossingWire.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/UngatedClockSelect.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/UngatedClockSelect.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/DualPortRam.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/DualPortRam.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/RWire0.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/RWire0.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/ProbeWire.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/ProbeWire.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/BRAM2.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/BRAM2.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/SizedFIFO0.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/SizedFIFO0.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/RegUN.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/RegUN.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/FIFOL20.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/FIFOL20.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/FIFO20.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/FIFO20.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/BRAM1.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/BRAM1.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/ConfigRegA.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/ConfigRegA.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/ScanIn.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/ScanIn.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/SizedFIFOL0.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/SizedFIFOL0.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/RegN.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/RegN.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/SizedFIFOL.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/SizedFIFOL.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/Fork.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/Fork.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/ResetToBool.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/ResetToBool.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/SyncFIFO1.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/SyncFIFO1.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/BRAM1BE.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/BRAM1BE.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/ProbeCapture.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/ProbeCapture.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/BRAM1BELoad.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/BRAM1BELoad.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/RegFile.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/RegFile.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/ConfigRegUN.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/ConfigRegUN.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/ResetMux.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/ResetMux.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/ProbeTrigger.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/ProbeTrigger.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/FIFOL1.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/FIFOL1.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/GatedClock.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/GatedClock.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/SampleReg.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/SampleReg.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/SyncRegister.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/SyncRegister.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/GatedClockDiv.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/GatedClockDiv.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/ResolveZ.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/ResolveZ.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/SyncFIFOLevel.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/SyncFIFOLevel.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/FIFOL10.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/FIFOL10.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/ConstrainedRandom.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/ConstrainedRandom.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/MakeReset.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/MakeReset.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/CrossingRegN.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/CrossingRegN.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/BypassWire.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/BypassWire.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/ProbeHook.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/ProbeHook.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/ProbeMux.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/ProbeMux.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/GatedClockInverter.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/GatedClockInverter.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/SyncBit1.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/SyncBit1.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/SyncPulse.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/SyncPulse.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/UngatedClockMux.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/UngatedClockMux.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/RegTwoN.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/RegTwoN.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/RevertReg.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/RevertReg.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/InitialReset.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/InitialReset.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/RegTwoUN.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/RegTwoUN.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/BRAM2Load.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/BRAM2Load.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/ResetEither.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/ResetEither.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/McpRegUN.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/McpRegUN.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/LatchCrossingReg.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/LatchCrossingReg.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/RegA.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/RegA.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/SyncWire.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/SyncWire.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/InoutConnect.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/InoutConnect.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/RegAligned.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/RegAligned.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/CrossingRegA.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/CrossingRegA.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/Verilog/RegFileLoad.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../../../../opt/Bluespec/Bluespec-2012.01.A/lib/Verilog/RegFileLoad.v"/>
        <Attr Name="ImportTime" Val="1326913603"/>
        <Attr Name="UsedInSynthesis" Val="1"/>
        <Attr Name="UsedInImplementation" Val="1"/>
        <Attr Name="UsedInSimulation" Val="1"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="fpgaTop"/>
      <Option Name="TopLib" Val="work"/>
      <Option Name="TopRTLFile" Val="$PSRCDIR/sources_1/imports/blue7/rtl/fpgaTop_kc705.v"/>
    </Config>
  </FileSet>
</DARoots>
