Analysis & Synthesis report for merkle_tree_final
Mon Jan 02 12:54:00 2023
Quartus II Version 9.0 Build 132 02/25/2009 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Analysis & Synthesis Summary
  3. Analysis & Synthesis Settings
  4. Analysis & Synthesis Source Files Read
  5. Analysis & Synthesis Resource Usage Summary
  6. Analysis & Synthesis Resource Utilization by Entity
  7. State Machine - |merkle_tree_final|pr_state_lcd
  8. State Machine - |merkle_tree_final|pr_state
  9. Registers Removed During Synthesis
 10. Removed Registers Triggering Further Register Optimizations
 11. General Register Statistics
 12. Multiplexer Restructuring Statistics (Restructuring Performed)
 13. Port Connectivity Checks: "keccak_sponge_round:c"
 14. Analysis & Synthesis Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Analysis & Synthesis Summary                                                  ;
+------------------------------------+------------------------------------------+
; Analysis & Synthesis Status        ; Successful - Mon Jan 02 12:54:00 2023    ;
; Quartus II Version                 ; 9.0 Build 132 02/25/2009 SJ Full Version ;
; Revision Name                      ; merkle_tree_final                        ;
; Top-level Entity Name              ; merkle_tree_final                        ;
; Family                             ; Cyclone II                               ;
; Total logic elements               ; 6,990                                    ;
;     Total combinational functions  ; 5,946                                    ;
;     Dedicated logic registers      ; 5,361                                    ;
; Total registers                    ; 5361                                     ;
; Total pins                         ; 72                                       ;
; Total virtual pins                 ; 0                                        ;
; Total memory bits                  ; 0                                        ;
; Embedded Multiplier 9-bit elements ; 0                                        ;
; Total PLLs                         ; 0                                        ;
+------------------------------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Settings                                                                            ;
+----------------------------------------------------------------+--------------------+--------------------+
; Option                                                         ; Setting            ; Default Value      ;
+----------------------------------------------------------------+--------------------+--------------------+
; Device                                                         ; EP2C35F672C6       ;                    ;
; Top-level entity name                                          ; merkle_tree_final  ; merkle_tree_final  ;
; Family name                                                    ; Cyclone II         ; Stratix II         ;
; Use Generated Physical Constraints File                        ; Off                ;                    ;
; Use smart compilation                                          ; Off                ; Off                ;
; Restructure Multiplexers                                       ; Auto               ; Auto               ;
; Create Debugging Nodes for IP Cores                            ; Off                ; Off                ;
; Preserve fewer node names                                      ; On                 ; On                 ;
; Disable OpenCore Plus hardware evaluation                      ; Off                ; Off                ;
; Verilog Version                                                ; Verilog_2001       ; Verilog_2001       ;
; VHDL Version                                                   ; VHDL93             ; VHDL93             ;
; State Machine Processing                                       ; Auto               ; Auto               ;
; Safe State Machine                                             ; Off                ; Off                ;
; Extract Verilog State Machines                                 ; On                 ; On                 ;
; Extract VHDL State Machines                                    ; On                 ; On                 ;
; Ignore Verilog initial constructs                              ; Off                ; Off                ;
; Iteration limit for constant Verilog loops                     ; 5000               ; 5000               ;
; Iteration limit for non-constant Verilog loops                 ; 250                ; 250                ;
; Add Pass-Through Logic to Inferred RAMs                        ; On                 ; On                 ;
; Parallel Synthesis                                             ; Off                ; Off                ;
; DSP Block Balancing                                            ; Auto               ; Auto               ;
; NOT Gate Push-Back                                             ; On                 ; On                 ;
; Power-Up Don't Care                                            ; On                 ; On                 ;
; Remove Redundant Logic Cells                                   ; Off                ; Off                ;
; Remove Duplicate Registers                                     ; On                 ; On                 ;
; Ignore CARRY Buffers                                           ; Off                ; Off                ;
; Ignore CASCADE Buffers                                         ; Off                ; Off                ;
; Ignore GLOBAL Buffers                                          ; Off                ; Off                ;
; Ignore ROW GLOBAL Buffers                                      ; Off                ; Off                ;
; Ignore LCELL Buffers                                           ; Off                ; Off                ;
; Ignore SOFT Buffers                                            ; On                 ; On                 ;
; Limit AHDL Integers to 32 Bits                                 ; Off                ; Off                ;
; Optimization Technique                                         ; Balanced           ; Balanced           ;
; Carry Chain Length                                             ; 70                 ; 70                 ;
; Auto Carry Chains                                              ; On                 ; On                 ;
; Auto Open-Drain Pins                                           ; On                 ; On                 ;
; Perform WYSIWYG Primitive Resynthesis                          ; Off                ; Off                ;
; Auto ROM Replacement                                           ; On                 ; On                 ;
; Auto RAM Replacement                                           ; On                 ; On                 ;
; Auto Shift Register Replacement                                ; Auto               ; Auto               ;
; Auto Clock Enable Replacement                                  ; On                 ; On                 ;
; Strict RAM Replacement                                         ; Off                ; Off                ;
; Allow Synchronous Control Signals                              ; On                 ; On                 ;
; Force Use of Synchronous Clear Signals                         ; Off                ; Off                ;
; Auto RAM to Logic Cell Conversion                              ; Off                ; Off                ;
; Auto Resource Sharing                                          ; Off                ; Off                ;
; Allow Any RAM Size For Recognition                             ; Off                ; Off                ;
; Allow Any ROM Size For Recognition                             ; Off                ; Off                ;
; Allow Any Shift Register Size For Recognition                  ; Off                ; Off                ;
; Use LogicLock Constraints during Resource Balancing            ; On                 ; On                 ;
; Ignore translate_off and synthesis_off directives              ; Off                ; Off                ;
; Timing-Driven Synthesis                                        ; Off                ; Off                ;
; Show Parameter Settings Tables in Synthesis Report             ; On                 ; On                 ;
; Ignore Maximum Fan-Out Assignments                             ; Off                ; Off                ;
; Synchronization Register Chain Length                          ; 2                  ; 2                  ;
; PowerPlay Power Optimization                                   ; Normal compilation ; Normal compilation ;
; HDL message level                                              ; Level2             ; Level2             ;
; Suppress Register Optimization Related Messages                ; Off                ; Off                ;
; Number of Removed Registers Reported in Synthesis Report       ; 100                ; 100                ;
; Number of Inverted Registers Reported in Synthesis Report      ; 100                ; 100                ;
; Clock MUX Protection                                           ; On                 ; On                 ;
; Auto Gated Clock Conversion                                    ; Off                ; Off                ;
; Block Design Naming                                            ; Auto               ; Auto               ;
; SDC constraint protection                                      ; Off                ; Off                ;
; Synthesis Effort                                               ; Auto               ; Auto               ;
; Allows Asynchronous Clear Usage For Shift Register Replacement ; On                 ; On                 ;
; Analysis & Synthesis Message Level                             ; Medium             ; Medium             ;
+----------------------------------------------------------------+--------------------+--------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Source Files Read                                                                                      ;
+----------------------------------+-----------------+-----------------+------------------------------------------------------+
; File Name with User-Entered Path ; Used in Netlist ; File Type       ; File Name with Absolute Path                         ;
+----------------------------------+-----------------+-----------------+------------------------------------------------------+
; merkle_tree_final.vhd            ; yes             ; User VHDL File  ; C:/altera/91sp2/quartus/backup/merkle_tree_final.vhd ;
+----------------------------------+-----------------+-----------------+------------------------------------------------------+


+-------------------------------------------------------+
; Analysis & Synthesis Resource Usage Summary           ;
+---------------------------------------------+---------+
; Resource                                    ; Usage   ;
+---------------------------------------------+---------+
; Estimated Total logic elements              ; 6,990   ;
;                                             ;         ;
; Total combinational functions               ; 5946    ;
; Logic element usage by number of LUT inputs ;         ;
;     -- 4 input functions                    ; 3001    ;
;     -- 3 input functions                    ; 247     ;
;     -- <=2 input functions                  ; 2698    ;
;                                             ;         ;
; Logic elements by mode                      ;         ;
;     -- normal mode                          ; 5843    ;
;     -- arithmetic mode                      ; 103     ;
;                                             ;         ;
; Total registers                             ; 5361    ;
;     -- Dedicated logic registers            ; 5361    ;
;     -- I/O registers                        ; 0       ;
;                                             ;         ;
; I/O pins                                    ; 72      ;
; Maximum fan-out node                        ; sha_clk ;
; Maximum fan-out                             ; 4833    ;
; Total fan-out                               ; 34504   ;
; Average fan-out                             ; 3.03    ;
+---------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Analysis & Synthesis Resource Utilization by Entity                                                                                                                                              ;
+----------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+------------------------------------------+--------------+
; Compilation Hierarchy Node ; LC Combinationals ; LC Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; Full Hierarchy Name                      ; Library Name ;
+----------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+------------------------------------------+--------------+
; |merkle_tree_final         ; 5946 (2065)       ; 5361 (880)   ; 0           ; 0            ; 0       ; 0         ; 72   ; 0            ; |merkle_tree_final                       ; work         ;
;    |concat_unit:con|       ; 512 (512)         ; 513 (513)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|concat_unit:con       ; work         ;
;    |keccak_sponge_round:c| ; 3049 (3049)       ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|keccak_sponge_round:c ; work         ;
;    |lcd_decoder:\g:0:lcd|  ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|lcd_decoder:\g:0:lcd  ; work         ;
;    |lcd_decoder:\g:10:lcd| ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|lcd_decoder:\g:10:lcd ; work         ;
;    |lcd_decoder:\g:11:lcd| ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|lcd_decoder:\g:11:lcd ; work         ;
;    |lcd_decoder:\g:12:lcd| ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|lcd_decoder:\g:12:lcd ; work         ;
;    |lcd_decoder:\g:13:lcd| ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|lcd_decoder:\g:13:lcd ; work         ;
;    |lcd_decoder:\g:14:lcd| ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|lcd_decoder:\g:14:lcd ; work         ;
;    |lcd_decoder:\g:15:lcd| ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|lcd_decoder:\g:15:lcd ; work         ;
;    |lcd_decoder:\g:16:lcd| ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|lcd_decoder:\g:16:lcd ; work         ;
;    |lcd_decoder:\g:17:lcd| ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|lcd_decoder:\g:17:lcd ; work         ;
;    |lcd_decoder:\g:18:lcd| ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|lcd_decoder:\g:18:lcd ; work         ;
;    |lcd_decoder:\g:19:lcd| ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|lcd_decoder:\g:19:lcd ; work         ;
;    |lcd_decoder:\g:1:lcd|  ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|lcd_decoder:\g:1:lcd  ; work         ;
;    |lcd_decoder:\g:20:lcd| ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|lcd_decoder:\g:20:lcd ; work         ;
;    |lcd_decoder:\g:21:lcd| ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|lcd_decoder:\g:21:lcd ; work         ;
;    |lcd_decoder:\g:22:lcd| ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|lcd_decoder:\g:22:lcd ; work         ;
;    |lcd_decoder:\g:23:lcd| ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|lcd_decoder:\g:23:lcd ; work         ;
;    |lcd_decoder:\g:24:lcd| ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|lcd_decoder:\g:24:lcd ; work         ;
;    |lcd_decoder:\g:25:lcd| ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|lcd_decoder:\g:25:lcd ; work         ;
;    |lcd_decoder:\g:26:lcd| ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|lcd_decoder:\g:26:lcd ; work         ;
;    |lcd_decoder:\g:27:lcd| ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|lcd_decoder:\g:27:lcd ; work         ;
;    |lcd_decoder:\g:28:lcd| ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|lcd_decoder:\g:28:lcd ; work         ;
;    |lcd_decoder:\g:29:lcd| ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|lcd_decoder:\g:29:lcd ; work         ;
;    |lcd_decoder:\g:2:lcd|  ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|lcd_decoder:\g:2:lcd  ; work         ;
;    |lcd_decoder:\g:30:lcd| ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|lcd_decoder:\g:30:lcd ; work         ;
;    |lcd_decoder:\g:31:lcd| ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|lcd_decoder:\g:31:lcd ; work         ;
;    |lcd_decoder:\g:32:lcd| ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|lcd_decoder:\g:32:lcd ; work         ;
;    |lcd_decoder:\g:33:lcd| ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|lcd_decoder:\g:33:lcd ; work         ;
;    |lcd_decoder:\g:34:lcd| ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|lcd_decoder:\g:34:lcd ; work         ;
;    |lcd_decoder:\g:35:lcd| ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|lcd_decoder:\g:35:lcd ; work         ;
;    |lcd_decoder:\g:36:lcd| ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|lcd_decoder:\g:36:lcd ; work         ;
;    |lcd_decoder:\g:37:lcd| ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|lcd_decoder:\g:37:lcd ; work         ;
;    |lcd_decoder:\g:38:lcd| ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|lcd_decoder:\g:38:lcd ; work         ;
;    |lcd_decoder:\g:39:lcd| ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|lcd_decoder:\g:39:lcd ; work         ;
;    |lcd_decoder:\g:3:lcd|  ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|lcd_decoder:\g:3:lcd  ; work         ;
;    |lcd_decoder:\g:40:lcd| ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|lcd_decoder:\g:40:lcd ; work         ;
;    |lcd_decoder:\g:41:lcd| ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|lcd_decoder:\g:41:lcd ; work         ;
;    |lcd_decoder:\g:42:lcd| ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|lcd_decoder:\g:42:lcd ; work         ;
;    |lcd_decoder:\g:43:lcd| ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|lcd_decoder:\g:43:lcd ; work         ;
;    |lcd_decoder:\g:44:lcd| ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|lcd_decoder:\g:44:lcd ; work         ;
;    |lcd_decoder:\g:45:lcd| ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|lcd_decoder:\g:45:lcd ; work         ;
;    |lcd_decoder:\g:46:lcd| ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|lcd_decoder:\g:46:lcd ; work         ;
;    |lcd_decoder:\g:47:lcd| ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|lcd_decoder:\g:47:lcd ; work         ;
;    |lcd_decoder:\g:48:lcd| ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|lcd_decoder:\g:48:lcd ; work         ;
;    |lcd_decoder:\g:49:lcd| ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|lcd_decoder:\g:49:lcd ; work         ;
;    |lcd_decoder:\g:4:lcd|  ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|lcd_decoder:\g:4:lcd  ; work         ;
;    |lcd_decoder:\g:50:lcd| ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|lcd_decoder:\g:50:lcd ; work         ;
;    |lcd_decoder:\g:51:lcd| ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|lcd_decoder:\g:51:lcd ; work         ;
;    |lcd_decoder:\g:52:lcd| ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|lcd_decoder:\g:52:lcd ; work         ;
;    |lcd_decoder:\g:53:lcd| ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|lcd_decoder:\g:53:lcd ; work         ;
;    |lcd_decoder:\g:54:lcd| ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|lcd_decoder:\g:54:lcd ; work         ;
;    |lcd_decoder:\g:55:lcd| ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|lcd_decoder:\g:55:lcd ; work         ;
;    |lcd_decoder:\g:56:lcd| ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|lcd_decoder:\g:56:lcd ; work         ;
;    |lcd_decoder:\g:57:lcd| ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|lcd_decoder:\g:57:lcd ; work         ;
;    |lcd_decoder:\g:58:lcd| ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|lcd_decoder:\g:58:lcd ; work         ;
;    |lcd_decoder:\g:59:lcd| ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|lcd_decoder:\g:59:lcd ; work         ;
;    |lcd_decoder:\g:5:lcd|  ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|lcd_decoder:\g:5:lcd  ; work         ;
;    |lcd_decoder:\g:60:lcd| ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|lcd_decoder:\g:60:lcd ; work         ;
;    |lcd_decoder:\g:61:lcd| ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|lcd_decoder:\g:61:lcd ; work         ;
;    |lcd_decoder:\g:62:lcd| ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|lcd_decoder:\g:62:lcd ; work         ;
;    |lcd_decoder:\g:63:lcd| ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|lcd_decoder:\g:63:lcd ; work         ;
;    |lcd_decoder:\g:6:lcd|  ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|lcd_decoder:\g:6:lcd  ; work         ;
;    |lcd_decoder:\g:7:lcd|  ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|lcd_decoder:\g:7:lcd  ; work         ;
;    |lcd_decoder:\g:8:lcd|  ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|lcd_decoder:\g:8:lcd  ; work         ;
;    |lcd_decoder:\g:9:lcd|  ; 5 (5)             ; 0 (0)        ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|lcd_decoder:\g:9:lcd  ; work         ;
;    |merkle_reg:mreg_1|     ; 0 (0)             ; 256 (256)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|merkle_reg:mreg_1     ; work         ;
;    |merkle_reg:mreg_2|     ; 0 (0)             ; 256 (256)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|merkle_reg:mreg_2     ; work         ;
;    |merkle_reg:tmp_reg|    ; 0 (0)             ; 256 (256)    ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|merkle_reg:tmp_reg    ; work         ;
;    |state_reg:reg_lower|   ; 0 (0)             ; 1600 (1600)  ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|state_reg:reg_lower   ; work         ;
;    |state_reg:reg_upper|   ; 0 (0)             ; 1600 (1600)  ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; |merkle_tree_final|state_reg:reg_upper   ; work         ;
+----------------------------+-------------------+--------------+-------------+--------------+---------+-----------+------+--------------+------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


Encoding Type:  One-Hot
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |merkle_tree_final|pr_state_lcd                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------------------+---------------------------+---------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------+-------------------------+-------------------------+---------------------------+--------------------+---------------------------+
; Name                      ; pr_state_lcd.write_init11 ; pr_state_lcd.write_init10 ; pr_state_lcd.write_init9 ; pr_state_lcd.write_init8 ; pr_state_lcd.write_init7 ; pr_state_lcd.write_init6 ; pr_state_lcd.write_init5 ; pr_state_lcd.write_init4 ; pr_state_lcd.write_init3 ; pr_state_lcd.write_init2 ; pr_state_lcd.write_init1 ; pr_state_lcd.write_init0 ; pr_state_lcd.shift ; pr_state_lcd.write_data ; pr_state_lcd.entry_mode ; pr_state_lcd.display_ctrl ; pr_state_lcd.clear ; pr_state_lcd.function_set ;
+---------------------------+---------------------------+---------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------+-------------------------+-------------------------+---------------------------+--------------------+---------------------------+
; pr_state_lcd.function_set ; 0                         ; 0                         ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                  ; 0                       ; 0                       ; 0                         ; 0                  ; 0                         ;
; pr_state_lcd.clear        ; 0                         ; 0                         ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                  ; 0                       ; 0                       ; 0                         ; 1                  ; 1                         ;
; pr_state_lcd.display_ctrl ; 0                         ; 0                         ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                  ; 0                       ; 0                       ; 1                         ; 0                  ; 1                         ;
; pr_state_lcd.entry_mode   ; 0                         ; 0                         ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                  ; 0                       ; 1                       ; 0                         ; 0                  ; 1                         ;
; pr_state_lcd.write_data   ; 0                         ; 0                         ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                  ; 1                       ; 0                       ; 0                         ; 0                  ; 1                         ;
; pr_state_lcd.shift        ; 0                         ; 0                         ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 1                  ; 0                       ; 0                       ; 0                         ; 0                  ; 1                         ;
; pr_state_lcd.write_init0  ; 0                         ; 0                         ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 1                        ; 0                  ; 0                       ; 0                       ; 0                         ; 0                  ; 1                         ;
; pr_state_lcd.write_init1  ; 0                         ; 0                         ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 1                        ; 0                        ; 0                  ; 0                       ; 0                       ; 0                         ; 0                  ; 1                         ;
; pr_state_lcd.write_init2  ; 0                         ; 0                         ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 1                        ; 0                        ; 0                        ; 0                  ; 0                       ; 0                       ; 0                         ; 0                  ; 1                         ;
; pr_state_lcd.write_init3  ; 0                         ; 0                         ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 1                        ; 0                        ; 0                        ; 0                        ; 0                  ; 0                       ; 0                       ; 0                         ; 0                  ; 1                         ;
; pr_state_lcd.write_init4  ; 0                         ; 0                         ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 1                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                  ; 0                       ; 0                       ; 0                         ; 0                  ; 1                         ;
; pr_state_lcd.write_init5  ; 0                         ; 0                         ; 0                        ; 0                        ; 0                        ; 0                        ; 1                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                  ; 0                       ; 0                       ; 0                         ; 0                  ; 1                         ;
; pr_state_lcd.write_init6  ; 0                         ; 0                         ; 0                        ; 0                        ; 0                        ; 1                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                  ; 0                       ; 0                       ; 0                         ; 0                  ; 1                         ;
; pr_state_lcd.write_init7  ; 0                         ; 0                         ; 0                        ; 0                        ; 1                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                  ; 0                       ; 0                       ; 0                         ; 0                  ; 1                         ;
; pr_state_lcd.write_init8  ; 0                         ; 0                         ; 0                        ; 1                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                  ; 0                       ; 0                       ; 0                         ; 0                  ; 1                         ;
; pr_state_lcd.write_init9  ; 0                         ; 0                         ; 1                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                  ; 0                       ; 0                       ; 0                         ; 0                  ; 1                         ;
; pr_state_lcd.write_init10 ; 0                         ; 1                         ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                  ; 0                       ; 0                       ; 0                         ; 0                  ; 1                         ;
; pr_state_lcd.write_init11 ; 1                         ; 0                         ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                        ; 0                  ; 0                       ; 0                       ; 0                         ; 0                  ; 1                         ;
+---------------------------+---------------------------+---------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------------+--------------------+-------------------------+-------------------------+---------------------------+--------------------+---------------------------+


Encoding Type:  One-Hot
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; State Machine - |merkle_tree_final|pr_state                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+----------------------+---------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+-----------------+-----------------+-----------------+-----------------+-----------------+-----------------+-----------------+-----------------+-----------------+----------------------+------------------+-----------------+-------------------+-------------------+------------------+------------------+------------------+------------------+---------------+
; Name                 ; pr_state.root ; pr_state.round24 ; pr_state.round23 ; pr_state.round22 ; pr_state.round21 ; pr_state.round20 ; pr_state.round19 ; pr_state.round18 ; pr_state.round17 ; pr_state.round16 ; pr_state.round15 ; pr_state.round14 ; pr_state.round13 ; pr_state.round12 ; pr_state.round11 ; pr_state.round10 ; pr_state.round9 ; pr_state.round8 ; pr_state.round7 ; pr_state.round6 ; pr_state.round5 ; pr_state.round4 ; pr_state.round3 ; pr_state.round2 ; pr_state.round1 ; pr_state.load_concat ; pr_state.str_tmp ; pr_state.concat ; pr_state.str_reg2 ; pr_state.str_reg1 ; pr_state.load_t4 ; pr_state.load_t3 ; pr_state.load_t2 ; pr_state.load_t1 ; pr_state.init ;
+----------------------+---------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+-----------------+-----------------+-----------------+-----------------+-----------------+-----------------+-----------------+-----------------+-----------------+----------------------+------------------+-----------------+-------------------+-------------------+------------------+------------------+------------------+------------------+---------------+
; pr_state.init        ; 0             ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0                    ; 0                ; 0               ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 0             ;
; pr_state.load_t1     ; 0             ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0                    ; 0                ; 0               ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 1                ; 1             ;
; pr_state.load_t2     ; 0             ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0                    ; 0                ; 0               ; 0                 ; 0                 ; 0                ; 0                ; 1                ; 0                ; 1             ;
; pr_state.load_t3     ; 0             ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0                    ; 0                ; 0               ; 0                 ; 0                 ; 0                ; 1                ; 0                ; 0                ; 1             ;
; pr_state.load_t4     ; 0             ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0                    ; 0                ; 0               ; 0                 ; 0                 ; 1                ; 0                ; 0                ; 0                ; 1             ;
; pr_state.str_reg1    ; 0             ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0                    ; 0                ; 0               ; 0                 ; 1                 ; 0                ; 0                ; 0                ; 0                ; 1             ;
; pr_state.str_reg2    ; 0             ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0                    ; 0                ; 0               ; 1                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 1             ;
; pr_state.concat      ; 0             ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0                    ; 0                ; 1               ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 1             ;
; pr_state.str_tmp     ; 0             ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0                    ; 1                ; 0               ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 1             ;
; pr_state.load_concat ; 0             ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 1                    ; 0                ; 0               ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 1             ;
; pr_state.round1      ; 0             ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 1               ; 0                    ; 0                ; 0               ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 1             ;
; pr_state.round2      ; 0             ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 1               ; 0               ; 0                    ; 0                ; 0               ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 1             ;
; pr_state.round3      ; 0             ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 1               ; 0               ; 0               ; 0                    ; 0                ; 0               ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 1             ;
; pr_state.round4      ; 0             ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0               ; 0               ; 0               ; 0               ; 0               ; 1               ; 0               ; 0               ; 0               ; 0                    ; 0                ; 0               ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 1             ;
; pr_state.round5      ; 0             ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0               ; 0               ; 0               ; 0               ; 1               ; 0               ; 0               ; 0               ; 0               ; 0                    ; 0                ; 0               ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 1             ;
; pr_state.round6      ; 0             ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0               ; 0               ; 0               ; 1               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0                    ; 0                ; 0               ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 1             ;
; pr_state.round7      ; 0             ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0               ; 0               ; 1               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0                    ; 0                ; 0               ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 1             ;
; pr_state.round8      ; 0             ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0               ; 1               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0                    ; 0                ; 0               ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 1             ;
; pr_state.round9      ; 0             ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0                    ; 0                ; 0               ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 1             ;
; pr_state.round10     ; 0             ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0                    ; 0                ; 0               ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 1             ;
; pr_state.round11     ; 0             ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0                    ; 0                ; 0               ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 1             ;
; pr_state.round12     ; 0             ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0                    ; 0                ; 0               ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 1             ;
; pr_state.round13     ; 0             ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0                    ; 0                ; 0               ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 1             ;
; pr_state.round14     ; 0             ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0                    ; 0                ; 0               ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 1             ;
; pr_state.round15     ; 0             ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0                    ; 0                ; 0               ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 1             ;
; pr_state.round16     ; 0             ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0                    ; 0                ; 0               ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 1             ;
; pr_state.round17     ; 0             ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0                    ; 0                ; 0               ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 1             ;
; pr_state.round18     ; 0             ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0                    ; 0                ; 0               ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 1             ;
; pr_state.round19     ; 0             ; 0                ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0                    ; 0                ; 0               ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 1             ;
; pr_state.round20     ; 0             ; 0                ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0                    ; 0                ; 0               ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 1             ;
; pr_state.round21     ; 0             ; 0                ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0                    ; 0                ; 0               ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 1             ;
; pr_state.round22     ; 0             ; 0                ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0                    ; 0                ; 0               ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 1             ;
; pr_state.round23     ; 0             ; 0                ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0                    ; 0                ; 0               ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 1             ;
; pr_state.round24     ; 0             ; 1                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0                    ; 0                ; 0               ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 1             ;
; pr_state.root        ; 1             ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0                ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0               ; 0                    ; 0                ; 0               ; 0                 ; 0                 ; 0                ; 0                ; 0                ; 0                ; 1             ;
+----------------------+---------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+------------------+-----------------+-----------------+-----------------+-----------------+-----------------+-----------------+-----------------+-----------------+-----------------+----------------------+------------------+-----------------+-------------------+-------------------+------------------+------------------+------------------+------------------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Registers Removed During Synthesis                                                                                                                                                                                                                                                                          ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+
; Register name                                                                                                                                                                                                                                                      ; Reason for Removal                     ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+
; concat_unit:con|concat_out[513..1599]                                                                                                                                                                                                                              ; Stuck at GND due to stuck port data_in ;
; decoded_lcd_fifo[0,8,16,24,32,40,48,56,64,72,80,88,96,104,112,120,128,136,144,152,160,168,176,184,192,200,208,216,224,232,240,248,256,264,272,280,288,296,304,312,320,328,336,344,352,360,368,376,384,392,400,408,416,424,432,440,448,456,464,472,480,488,496,504] ; Stuck at GND due to stuck port data_in ;
; Total Number of Removed Registers = 1151                                                                                                                                                                                                                           ;                                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Removed Registers Triggering Further Register Optimizations                                                                                 ;
+-----------------------+---------------------------+-----------------------------------------------------------------------------------------+
; Register name         ; Reason for Removal        ; Registers Removed due to This Register                                                  ;
+-----------------------+---------------------------+-----------------------------------------------------------------------------------------+
; decoded_lcd_fifo[384] ; Stuck at GND              ; decoded_lcd_fifo[376], decoded_lcd_fifo[368], decoded_lcd_fifo[360],                    ;
;                       ; due to stuck port data_in ; decoded_lcd_fifo[352], decoded_lcd_fifo[344], decoded_lcd_fifo[336],                    ;
;                       ;                           ; decoded_lcd_fifo[328], decoded_lcd_fifo[320], decoded_lcd_fifo[312],                    ;
;                       ;                           ; decoded_lcd_fifo[304], decoded_lcd_fifo[296], decoded_lcd_fifo[288],                    ;
;                       ;                           ; decoded_lcd_fifo[280], decoded_lcd_fifo[272], decoded_lcd_fifo[264],                    ;
;                       ;                           ; decoded_lcd_fifo[256], decoded_lcd_fifo[248], decoded_lcd_fifo[240],                    ;
;                       ;                           ; decoded_lcd_fifo[232], decoded_lcd_fifo[224], decoded_lcd_fifo[216],                    ;
;                       ;                           ; decoded_lcd_fifo[208], decoded_lcd_fifo[200], decoded_lcd_fifo[192],                    ;
;                       ;                           ; decoded_lcd_fifo[184], decoded_lcd_fifo[176], decoded_lcd_fifo[168],                    ;
;                       ;                           ; decoded_lcd_fifo[160], decoded_lcd_fifo[152], decoded_lcd_fifo[144],                    ;
;                       ;                           ; decoded_lcd_fifo[136], decoded_lcd_fifo[128], decoded_lcd_fifo[120],                    ;
;                       ;                           ; decoded_lcd_fifo[112], decoded_lcd_fifo[104], decoded_lcd_fifo[96],                     ;
;                       ;                           ; decoded_lcd_fifo[88], decoded_lcd_fifo[80], decoded_lcd_fifo[72], decoded_lcd_fifo[64], ;
;                       ;                           ; decoded_lcd_fifo[56], decoded_lcd_fifo[48], decoded_lcd_fifo[40], decoded_lcd_fifo[32], ;
;                       ;                           ; decoded_lcd_fifo[24], decoded_lcd_fifo[16], decoded_lcd_fifo[8], decoded_lcd_fifo[0],   ;
;                       ;                           ; decoded_lcd_fifo[504], decoded_lcd_fifo[496], decoded_lcd_fifo[488],                    ;
;                       ;                           ; decoded_lcd_fifo[480], decoded_lcd_fifo[472], decoded_lcd_fifo[464],                    ;
;                       ;                           ; decoded_lcd_fifo[456], decoded_lcd_fifo[448], decoded_lcd_fifo[440],                    ;
;                       ;                           ; decoded_lcd_fifo[432], decoded_lcd_fifo[424], decoded_lcd_fifo[416],                    ;
;                       ;                           ; decoded_lcd_fifo[408], decoded_lcd_fifo[400], decoded_lcd_fifo[392]                     ;
+-----------------------+---------------------------+-----------------------------------------------------------------------------------------+


+------------------------------------------------------+
; General Register Statistics                          ;
+----------------------------------------------+-------+
; Statistic                                    ; Value ;
+----------------------------------------------+-------+
; Total registers                              ; 5361  ;
; Number of registers using Synchronous Clear  ; 299   ;
; Number of registers using Synchronous Load   ; 2081  ;
; Number of registers using Asynchronous Clear ; 50    ;
; Number of registers using Asynchronous Load  ; 0     ;
; Number of registers using Clock Enable       ; 1074  ;
; Number of registers using Preset             ; 0     ;
+----------------------------------------------+-------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multiplexer Restructuring Statistics (Restructuring Performed)                                                                                                    ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-----------------------------------------------------+
; Multiplexer Inputs ; Bus Width ; Baseline Area ; Area if Restructured ; Saving if Restructured ; Registered ; Example Multiplexer Output                          ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-----------------------------------------------------+
; 4:1                ; 481 bits  ; 962 LEs       ; 962 LEs              ; 0 LEs                  ; Yes        ; |merkle_tree_final|state_reg:reg_upper|q_state[493] ;
; 4:1                ; 32 bits   ; 64 LEs        ; 64 LEs               ; 0 LEs                  ; Yes        ; |merkle_tree_final|state_reg:reg_upper|q_state[22]  ;
; 3:1                ; 256 bits  ; 512 LEs       ; 512 LEs              ; 0 LEs                  ; Yes        ; |merkle_tree_final|concat_unit:con|concat_out[65]   ;
; 4:1                ; 16 bits   ; 32 LEs        ; 16 LEs               ; 16 LEs                 ; Yes        ; |merkle_tree_final|root_counter[7]                  ;
; 3:1                ; 2 bits    ; 4 LEs         ; 2 LEs                ; 2 LEs                  ; No         ; |merkle_tree_final|pr_state~4                       ;
; 3:1                ; 4 bits    ; 8 LEs         ; 4 LEs                ; 4 LEs                  ; No         ; |merkle_tree_final|pr_state~34                      ;
+--------------------+-----------+---------------+----------------------+------------------------+------------+-----------------------------------------------------+


+---------------------------------------------------------+
; Port Connectivity Checks: "keccak_sponge_round:c"       ;
+-----------------------+-------+----------+--------------+
; Port                  ; Type  ; Severity ; Details      ;
+-----------------------+-------+----------+--------------+
; iota_constant[1..31]  ; Input ; Info     ; Stuck at GND ;
; iota_constant[33..47] ; Input ; Info     ; Stuck at GND ;
; iota_constant[49..55] ; Input ; Info     ; Stuck at GND ;
; iota_constant[57..59] ; Input ; Info     ; Stuck at GND ;
; iota_constant[61]     ; Input ; Info     ; Stuck at GND ;
+-----------------------+-------+----------+--------------+


+-------------------------------+
; Analysis & Synthesis Messages ;
+-------------------------------+
Info: *******************************************************************
Info: Running Quartus II Analysis & Synthesis
    Info: Version 9.0 Build 132 02/25/2009 SJ Full Version
    Info: Processing started: Mon Jan 02 12:53:30 2023
Info: Command: quartus_map --read_settings_files=on --write_settings_files=off merkle_tree_final -c merkle_tree_final
Info: Found 12 design units, including 6 entities, in source file merkle_tree_final.vhd
    Info: Found design unit 1: keccak_sponge_round-arc
    Info: Found design unit 2: state_reg-arc
    Info: Found design unit 3: merkle_reg-arc
    Info: Found design unit 4: concat_unit-arc
    Info: Found design unit 5: lcd_decoder-ar
    Info: Found design unit 6: merkle_tree_final-ar
    Info: Found entity 1: keccak_sponge_round
    Info: Found entity 2: state_reg
    Info: Found entity 3: merkle_reg
    Info: Found entity 4: concat_unit
    Info: Found entity 5: lcd_decoder
    Info: Found entity 6: merkle_tree_final
Info: Elaborating entity "merkle_tree_final" for the top level hierarchy
Info: Elaborating entity "merkle_reg" for hierarchy "merkle_reg:mreg_1"
Info: Elaborating entity "concat_unit" for hierarchy "concat_unit:con"
Info: Elaborating entity "state_reg" for hierarchy "state_reg:reg_upper"
Info: Elaborating entity "keccak_sponge_round" for hierarchy "keccak_sponge_round:c"
Info: Elaborating entity "lcd_decoder" for hierarchy "lcd_decoder:\g:0:lcd"
Warning: Tri-state node(s) do not directly drive top-level pin(s)
    Warning: Converted the fan-out from the tri-state buffer "E" to the node "lcd_counter[7]" into an OR gate
Warning: Output pins are stuck at VCC or GND
    Warning (13410): Pin "db[7]" is stuck at GND
    Warning (13410): Pin "db[8]" is stuck at GND
Info: Implemented 7319 device resources after synthesis - the final resource count might be different
    Info: Implemented 6 input pins
    Info: Implemented 66 output pins
    Info: Implemented 7247 logic cells
Info: Quartus II Analysis & Synthesis was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 278 megabytes
    Info: Processing ended: Mon Jan 02 12:54:00 2023
    Info: Elapsed time: 00:00:30
    Info: Total CPU time (on all processors): 00:00:29


