# WillianAdriano_Ex01_MB_SV
Exercicio_SistemVerilog
