Fitter report for test
Mon Apr 02 05:17:10 2018
Quartus II 64-Bit Version 14.0.0 Build 200 06/17/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Fitter Netlist Optimizations
  7. Ignored Assignments
  8. Incremental Compilation Preservation Summary
  9. Incremental Compilation Partition Settings
 10. Incremental Compilation Placement Preservation
 11. Pin-Out File
 12. Fitter Resource Usage Summary
 13. Fitter Partition Statistics
 14. Input Pins
 15. Output Pins
 16. Bidir Pins
 17. Dual Purpose and Dedicated Pins
 18. I/O Bank Usage
 19. All Package Pins
 20. PLL Summary
 21. PLL Usage
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter RAM Summary
 29. |test|cam_soc:NiosII|cam_soc_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_l1d1:auto_generated|ALTSYNCRAM
 30. Routing Usage Summary
 31. LAB Logic Elements
 32. LAB-wide Signals
 33. LAB Signals Sourced
 34. LAB Signals Sourced Out
 35. LAB Distinct Inputs
 36. I/O Rules Summary
 37. I/O Rules Details
 38. I/O Rules Matrix
 39. Fitter Device Options
 40. Operating Settings and Conditions
 41. Fitter Messages
 42. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Mon Apr 02 05:17:10 2018      ;
; Quartus II 64-Bit Version          ; 14.0.0 Build 200 06/17/2014 SJ Web Edition ;
; Revision Name                      ; test                                       ;
; Top-level Entity Name              ; test                                       ;
; Family                             ; Cyclone IV E                               ;
; Device                             ; EP4CE115F29C7                              ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 4,192 / 114,480 ( 4 % )                    ;
;     Total combinational functions  ; 3,581 / 114,480 ( 3 % )                    ;
;     Dedicated logic registers      ; 2,398 / 114,480 ( 2 % )                    ;
; Total registers                    ; 2517                                       ;
; Total pins                         ; 217 / 529 ( 41 % )                         ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 3,189,760 / 3,981,312 ( 80 % )             ;
; Embedded Multiplier 9-bit elements ; 0 / 532 ( 0 % )                            ;
; Total PLLs                         ; 1 / 4 ( 25 % )                             ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE115F29C7                         ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------+
; I/O Assignment Warnings                                    ;
+---------------------+--------------------------------------+
; Pin Name            ; Reason                               ;
+---------------------+--------------------------------------+
; Cam_pwdn            ; Missing drive strength and slew rate ;
; Cam_reset_N         ; Missing drive strength and slew rate ;
; Cam_sdioc           ; Missing drive strength and slew rate ;
; Cam_xclk            ; Missing drive strength and slew rate ;
; VGA_R[0]            ; Missing drive strength and slew rate ;
; VGA_R[1]            ; Missing drive strength and slew rate ;
; VGA_R[2]            ; Missing drive strength and slew rate ;
; VGA_R[3]            ; Missing drive strength and slew rate ;
; VGA_R[4]            ; Missing drive strength and slew rate ;
; VGA_R[5]            ; Missing drive strength and slew rate ;
; VGA_R[6]            ; Missing drive strength and slew rate ;
; VGA_R[7]            ; Missing drive strength and slew rate ;
; VGA_G[0]            ; Missing drive strength and slew rate ;
; VGA_G[1]            ; Missing drive strength and slew rate ;
; VGA_G[2]            ; Missing drive strength and slew rate ;
; VGA_G[3]            ; Missing drive strength and slew rate ;
; VGA_G[4]            ; Missing drive strength and slew rate ;
; VGA_G[5]            ; Missing drive strength and slew rate ;
; VGA_G[6]            ; Missing drive strength and slew rate ;
; VGA_G[7]            ; Missing drive strength and slew rate ;
; VGA_B[0]            ; Missing drive strength and slew rate ;
; VGA_B[1]            ; Missing drive strength and slew rate ;
; VGA_B[2]            ; Missing drive strength and slew rate ;
; VGA_B[3]            ; Missing drive strength and slew rate ;
; VGA_B[4]            ; Missing drive strength and slew rate ;
; VGA_B[5]            ; Missing drive strength and slew rate ;
; VGA_B[6]            ; Missing drive strength and slew rate ;
; VGA_B[7]            ; Missing drive strength and slew rate ;
; VGA_CLK             ; Missing drive strength and slew rate ;
; VGA_SYNC_N          ; Missing drive strength and slew rate ;
; VGA_BLANK_N         ; Missing drive strength and slew rate ;
; VGA_VS              ; Missing drive strength and slew rate ;
; VGA_HS              ; Missing drive strength and slew rate ;
; SRAM_ADDR[0]        ; Missing drive strength and slew rate ;
; SRAM_ADDR[1]        ; Missing drive strength and slew rate ;
; SRAM_ADDR[2]        ; Missing drive strength and slew rate ;
; SRAM_ADDR[3]        ; Missing drive strength and slew rate ;
; SRAM_ADDR[4]        ; Missing drive strength and slew rate ;
; SRAM_ADDR[5]        ; Missing drive strength and slew rate ;
; SRAM_ADDR[6]        ; Missing drive strength and slew rate ;
; SRAM_ADDR[7]        ; Missing drive strength and slew rate ;
; SRAM_ADDR[8]        ; Missing drive strength and slew rate ;
; SRAM_ADDR[9]        ; Missing drive strength and slew rate ;
; SRAM_ADDR[10]       ; Missing drive strength and slew rate ;
; SRAM_ADDR[11]       ; Missing drive strength and slew rate ;
; SRAM_ADDR[12]       ; Missing drive strength and slew rate ;
; SRAM_ADDR[13]       ; Missing drive strength and slew rate ;
; SRAM_ADDR[14]       ; Missing drive strength and slew rate ;
; SRAM_ADDR[15]       ; Missing drive strength and slew rate ;
; SRAM_ADDR[16]       ; Missing drive strength and slew rate ;
; SRAM_ADDR[17]       ; Missing drive strength and slew rate ;
; SRAM_ADDR[18]       ; Missing drive strength and slew rate ;
; SRAM_ADDR[19]       ; Missing drive strength and slew rate ;
; SRAM_OE_N           ; Missing drive strength and slew rate ;
; SRAM_WE_N           ; Missing drive strength and slew rate ;
; SRAM_CE_N           ; Missing drive strength and slew rate ;
; SRAM_LB_N           ; Missing drive strength and slew rate ;
; SRAM_UB_N           ; Missing drive strength and slew rate ;
; LEDR1               ; Missing drive strength and slew rate ;
; LEDR2               ; Missing drive strength and slew rate ;
; LEDR3               ; Missing drive strength and slew rate ;
; LEDR4               ; Missing drive strength and slew rate ;
; LEDR5               ; Missing drive strength and slew rate ;
; LEDR6               ; Missing drive strength and slew rate ;
; LEDR7               ; Missing drive strength and slew rate ;
; HEX0[0]             ; Missing drive strength and slew rate ;
; HEX0[1]             ; Missing drive strength and slew rate ;
; HEX0[2]             ; Missing drive strength and slew rate ;
; HEX0[3]             ; Missing drive strength and slew rate ;
; HEX0[4]             ; Missing drive strength and slew rate ;
; HEX0[5]             ; Missing drive strength and slew rate ;
; HEX0[6]             ; Missing drive strength and slew rate ;
; HEX1[0]             ; Missing drive strength and slew rate ;
; HEX1[1]             ; Missing drive strength and slew rate ;
; HEX1[2]             ; Missing drive strength and slew rate ;
; HEX1[3]             ; Missing drive strength and slew rate ;
; HEX1[4]             ; Missing drive strength and slew rate ;
; HEX1[5]             ; Missing drive strength and slew rate ;
; HEX1[6]             ; Missing drive strength and slew rate ;
; HEX2[0]             ; Missing drive strength and slew rate ;
; HEX2[1]             ; Missing drive strength and slew rate ;
; HEX2[2]             ; Missing drive strength and slew rate ;
; HEX2[3]             ; Missing drive strength and slew rate ;
; HEX2[4]             ; Missing drive strength and slew rate ;
; HEX2[5]             ; Missing drive strength and slew rate ;
; HEX2[6]             ; Missing drive strength and slew rate ;
; HEX3[0]             ; Missing drive strength and slew rate ;
; HEX3[1]             ; Missing drive strength and slew rate ;
; HEX3[2]             ; Missing drive strength and slew rate ;
; HEX3[3]             ; Missing drive strength and slew rate ;
; HEX3[4]             ; Missing drive strength and slew rate ;
; HEX3[5]             ; Missing drive strength and slew rate ;
; HEX3[6]             ; Missing drive strength and slew rate ;
; HEX4[0]             ; Missing drive strength and slew rate ;
; HEX4[1]             ; Missing drive strength and slew rate ;
; HEX4[2]             ; Missing drive strength and slew rate ;
; HEX4[3]             ; Missing drive strength and slew rate ;
; HEX4[4]             ; Missing drive strength and slew rate ;
; HEX4[5]             ; Missing drive strength and slew rate ;
; HEX4[6]             ; Missing drive strength and slew rate ;
; HEX5[0]             ; Missing drive strength and slew rate ;
; HEX5[1]             ; Missing drive strength and slew rate ;
; HEX5[2]             ; Missing drive strength and slew rate ;
; HEX5[3]             ; Missing drive strength and slew rate ;
; HEX5[4]             ; Missing drive strength and slew rate ;
; HEX5[5]             ; Missing drive strength and slew rate ;
; HEX5[6]             ; Missing drive strength and slew rate ;
; HEX6[0]             ; Missing drive strength and slew rate ;
; HEX6[1]             ; Missing drive strength and slew rate ;
; HEX6[2]             ; Missing drive strength and slew rate ;
; HEX6[3]             ; Missing drive strength and slew rate ;
; HEX6[4]             ; Missing drive strength and slew rate ;
; HEX6[5]             ; Missing drive strength and slew rate ;
; HEX6[6]             ; Missing drive strength and slew rate ;
; HEX7[0]             ; Missing drive strength and slew rate ;
; HEX7[1]             ; Missing drive strength and slew rate ;
; HEX7[2]             ; Missing drive strength and slew rate ;
; HEX7[3]             ; Missing drive strength and slew rate ;
; HEX7[4]             ; Missing drive strength and slew rate ;
; HEX7[5]             ; Missing drive strength and slew rate ;
; HEX7[6]             ; Missing drive strength and slew rate ;
; sdram_wire_addr[0]  ; Missing drive strength and slew rate ;
; sdram_wire_addr[1]  ; Missing drive strength and slew rate ;
; sdram_wire_addr[2]  ; Missing drive strength and slew rate ;
; sdram_wire_addr[3]  ; Missing drive strength and slew rate ;
; sdram_wire_addr[4]  ; Missing drive strength and slew rate ;
; sdram_wire_addr[5]  ; Missing drive strength and slew rate ;
; sdram_wire_addr[6]  ; Missing drive strength and slew rate ;
; sdram_wire_addr[7]  ; Missing drive strength and slew rate ;
; sdram_wire_addr[8]  ; Missing drive strength and slew rate ;
; sdram_wire_addr[9]  ; Missing drive strength and slew rate ;
; sdram_wire_addr[10] ; Missing drive strength and slew rate ;
; sdram_wire_addr[11] ; Missing drive strength and slew rate ;
; sdram_wire_addr[12] ; Missing drive strength and slew rate ;
; sdram_wire_ba[0]    ; Missing drive strength and slew rate ;
; sdram_wire_ba[1]    ; Missing drive strength and slew rate ;
; sdram_wire_cas_n    ; Missing drive strength and slew rate ;
; sdram_wire_cke      ; Missing drive strength and slew rate ;
; sdram_wire_cs_n     ; Missing drive strength and slew rate ;
; sdram_wire_dqm[0]   ; Missing drive strength and slew rate ;
; sdram_wire_dqm[1]   ; Missing drive strength and slew rate ;
; sdram_wire_dqm[2]   ; Missing drive strength and slew rate ;
; sdram_wire_dqm[3]   ; Missing drive strength and slew rate ;
; sdram_wire_ras_n    ; Missing drive strength and slew rate ;
; sdram_wire_we_n     ; Missing drive strength and slew rate ;
; sdram_wire_clk      ; Missing drive strength and slew rate ;
; Cam_sdiod           ; Missing drive strength and slew rate ;
; SRAM_DQ[0]          ; Missing drive strength and slew rate ;
; SRAM_DQ[1]          ; Missing drive strength and slew rate ;
; SRAM_DQ[2]          ; Missing drive strength and slew rate ;
; SRAM_DQ[3]          ; Missing drive strength and slew rate ;
; SRAM_DQ[4]          ; Missing drive strength and slew rate ;
; SRAM_DQ[5]          ; Missing drive strength and slew rate ;
; SRAM_DQ[6]          ; Missing drive strength and slew rate ;
; SRAM_DQ[7]          ; Missing drive strength and slew rate ;
; SRAM_DQ[8]          ; Missing drive strength and slew rate ;
; SRAM_DQ[9]          ; Missing drive strength and slew rate ;
; SRAM_DQ[10]         ; Missing drive strength and slew rate ;
; SRAM_DQ[11]         ; Missing drive strength and slew rate ;
; SRAM_DQ[12]         ; Missing drive strength and slew rate ;
; SRAM_DQ[13]         ; Missing drive strength and slew rate ;
; SRAM_DQ[14]         ; Missing drive strength and slew rate ;
; SRAM_DQ[15]         ; Missing drive strength and slew rate ;
; sdram_wire_dq[0]    ; Missing drive strength and slew rate ;
; sdram_wire_dq[1]    ; Missing drive strength and slew rate ;
; sdram_wire_dq[2]    ; Missing drive strength and slew rate ;
; sdram_wire_dq[3]    ; Missing drive strength and slew rate ;
; sdram_wire_dq[4]    ; Missing drive strength and slew rate ;
; sdram_wire_dq[5]    ; Missing drive strength and slew rate ;
; sdram_wire_dq[6]    ; Missing drive strength and slew rate ;
; sdram_wire_dq[7]    ; Missing drive strength and slew rate ;
; sdram_wire_dq[8]    ; Missing drive strength and slew rate ;
; sdram_wire_dq[9]    ; Missing drive strength and slew rate ;
; sdram_wire_dq[10]   ; Missing drive strength and slew rate ;
; sdram_wire_dq[11]   ; Missing drive strength and slew rate ;
; sdram_wire_dq[12]   ; Missing drive strength and slew rate ;
; sdram_wire_dq[13]   ; Missing drive strength and slew rate ;
; sdram_wire_dq[14]   ; Missing drive strength and slew rate ;
; sdram_wire_dq[15]   ; Missing drive strength and slew rate ;
; sdram_wire_dq[16]   ; Missing drive strength and slew rate ;
; sdram_wire_dq[17]   ; Missing drive strength and slew rate ;
; sdram_wire_dq[18]   ; Missing drive strength and slew rate ;
; sdram_wire_dq[19]   ; Missing drive strength and slew rate ;
; sdram_wire_dq[20]   ; Missing drive strength and slew rate ;
; sdram_wire_dq[21]   ; Missing drive strength and slew rate ;
; sdram_wire_dq[22]   ; Missing drive strength and slew rate ;
; sdram_wire_dq[23]   ; Missing drive strength and slew rate ;
; sdram_wire_dq[24]   ; Missing drive strength and slew rate ;
; sdram_wire_dq[25]   ; Missing drive strength and slew rate ;
; sdram_wire_dq[26]   ; Missing drive strength and slew rate ;
; sdram_wire_dq[27]   ; Missing drive strength and slew rate ;
; sdram_wire_dq[28]   ; Missing drive strength and slew rate ;
; sdram_wire_dq[29]   ; Missing drive strength and slew rate ;
; sdram_wire_dq[30]   ; Missing drive strength and slew rate ;
; sdram_wire_dq[31]   ; Missing drive strength and slew rate ;
+---------------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                            ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cam_soc_jtag_uart_0_alt_jtag_atlantic|rdata[0] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|cam_soc_jtag_uart_0_scfifo_w:the_cam_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[0] ; PORTBDATAOUT     ;                       ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cam_soc_jtag_uart_0_alt_jtag_atlantic|rdata[1] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|cam_soc_jtag_uart_0_scfifo_w:the_cam_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[1] ; PORTBDATAOUT     ;                       ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cam_soc_jtag_uart_0_alt_jtag_atlantic|rdata[2] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|cam_soc_jtag_uart_0_scfifo_w:the_cam_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[2] ; PORTBDATAOUT     ;                       ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cam_soc_jtag_uart_0_alt_jtag_atlantic|rdata[3] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|cam_soc_jtag_uart_0_scfifo_w:the_cam_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[3] ; PORTBDATAOUT     ;                       ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cam_soc_jtag_uart_0_alt_jtag_atlantic|rdata[4] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|cam_soc_jtag_uart_0_scfifo_w:the_cam_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[4] ; PORTBDATAOUT     ;                       ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cam_soc_jtag_uart_0_alt_jtag_atlantic|rdata[5] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|cam_soc_jtag_uart_0_scfifo_w:the_cam_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[5] ; PORTBDATAOUT     ;                       ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cam_soc_jtag_uart_0_alt_jtag_atlantic|rdata[6] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|cam_soc_jtag_uart_0_scfifo_w:the_cam_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[6] ; PORTBDATAOUT     ;                       ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cam_soc_jtag_uart_0_alt_jtag_atlantic|rdata[7] ; Packed Register ; Register Packing ; Timing optimization                    ; Q         ;                ; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|cam_soc_jtag_uart_0_scfifo_w:the_cam_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|q_b[7] ; PORTBDATAOUT     ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_addr[0]                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[0]~output                                                                                                                                                                                                       ; I                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_addr[1]                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[1]~output                                                                                                                                                                                                       ; I                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_addr[2]                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[2]~output                                                                                                                                                                                                       ; I                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_addr[3]                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[3]~output                                                                                                                                                                                                       ; I                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_addr[4]                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[4]~output                                                                                                                                                                                                       ; I                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_addr[5]                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[5]~output                                                                                                                                                                                                       ; I                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_addr[6]                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[6]~output                                                                                                                                                                                                       ; I                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_addr[7]                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[7]~output                                                                                                                                                                                                       ; I                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_addr[8]                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[8]~output                                                                                                                                                                                                       ; I                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_addr[9]                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[9]~output                                                                                                                                                                                                       ; I                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_addr[10]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[10]~output                                                                                                                                                                                                      ; I                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_addr[11]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[11]~output                                                                                                                                                                                                      ; I                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_addr[12]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_addr[12]~output                                                                                                                                                                                                      ; I                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_bank[0]                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_ba[0]~output                                                                                                                                                                                                         ; I                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_bank[1]                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_ba[1]~output                                                                                                                                                                                                         ; I                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_cmd[0]                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cam_soc:NiosII|cam_soc_sdram:sdram|m_cmd[0]~_Duplicate_1                                                                                                                                                                        ; Q                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_cmd[0]                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_we_n~output                                                                                                                                                                                                          ; I                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_cmd[0]                                                                     ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                 ;                  ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_cmd[1]                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cam_soc:NiosII|cam_soc_sdram:sdram|m_cmd[1]~_Duplicate_1                                                                                                                                                                        ; Q                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_cmd[1]                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_cas_n~output                                                                                                                                                                                                         ; I                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_cmd[1]                                                                     ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                 ;                  ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_cmd[2]                                                                     ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cam_soc:NiosII|cam_soc_sdram:sdram|m_cmd[2]~_Duplicate_1                                                                                                                                                                        ; Q                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_cmd[2]                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_ras_n~output                                                                                                                                                                                                         ; I                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_cmd[2]                                                                     ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                 ;                  ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_cmd[3]                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_cs_n~output                                                                                                                                                                                                          ; I                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_cmd[3]                                                                     ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                                                                                                                                 ;                  ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[0]                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[0]~_Duplicate_1                                                                                                                                                                       ; Q                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[0]                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[0]~output                                                                                                                                                                                                         ; I                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[1]                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[1]~_Duplicate_1                                                                                                                                                                       ; Q                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[1]                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[1]~output                                                                                                                                                                                                         ; I                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[2]                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[2]~_Duplicate_1                                                                                                                                                                       ; Q                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[2]                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[2]~output                                                                                                                                                                                                         ; I                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[3]                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[3]~_Duplicate_1                                                                                                                                                                       ; Q                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[3]                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[3]~output                                                                                                                                                                                                         ; I                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[4]                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[4]~_Duplicate_1                                                                                                                                                                       ; Q                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[4]                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[4]~output                                                                                                                                                                                                         ; I                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[5]                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[5]~_Duplicate_1                                                                                                                                                                       ; Q                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[5]                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[5]~output                                                                                                                                                                                                         ; I                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[6]                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[6]~_Duplicate_1                                                                                                                                                                       ; Q                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[6]                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[6]~output                                                                                                                                                                                                         ; I                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[7]                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[7]~_Duplicate_1                                                                                                                                                                       ; Q                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[7]                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[7]~output                                                                                                                                                                                                         ; I                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[8]                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[8]~_Duplicate_1                                                                                                                                                                       ; Q                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[8]                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[8]~output                                                                                                                                                                                                         ; I                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[9]                                                                    ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[9]~_Duplicate_1                                                                                                                                                                       ; Q                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[9]                                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[9]~output                                                                                                                                                                                                         ; I                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[10]                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[10]~_Duplicate_1                                                                                                                                                                      ; Q                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[10]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[10]~output                                                                                                                                                                                                        ; I                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[11]                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[11]~_Duplicate_1                                                                                                                                                                      ; Q                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[11]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[11]~output                                                                                                                                                                                                        ; I                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[12]                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[12]~_Duplicate_1                                                                                                                                                                      ; Q                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[12]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[12]~output                                                                                                                                                                                                        ; I                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[13]                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[13]~_Duplicate_1                                                                                                                                                                      ; Q                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[13]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[13]~output                                                                                                                                                                                                        ; I                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[14]                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[14]~_Duplicate_1                                                                                                                                                                      ; Q                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[14]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[14]~output                                                                                                                                                                                                        ; I                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[15]                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[15]~_Duplicate_1                                                                                                                                                                      ; Q                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[15]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[15]~output                                                                                                                                                                                                        ; I                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[16]                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[16]~_Duplicate_1                                                                                                                                                                      ; Q                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[16]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[16]~output                                                                                                                                                                                                        ; I                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[17]                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[17]~_Duplicate_1                                                                                                                                                                      ; Q                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[17]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[17]~output                                                                                                                                                                                                        ; I                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[18]                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[18]~_Duplicate_1                                                                                                                                                                      ; Q                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[18]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[18]~output                                                                                                                                                                                                        ; I                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[19]                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[19]~_Duplicate_1                                                                                                                                                                      ; Q                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[19]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[19]~output                                                                                                                                                                                                        ; I                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[20]                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[20]~_Duplicate_1                                                                                                                                                                      ; Q                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[20]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[20]~output                                                                                                                                                                                                        ; I                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[21]                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[21]~_Duplicate_1                                                                                                                                                                      ; Q                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[21]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[21]~output                                                                                                                                                                                                        ; I                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[22]                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[22]~_Duplicate_1                                                                                                                                                                      ; Q                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[22]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[22]~output                                                                                                                                                                                                        ; I                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[23]                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[23]~_Duplicate_1                                                                                                                                                                      ; Q                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[23]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[23]~output                                                                                                                                                                                                        ; I                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[24]                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[24]~_Duplicate_1                                                                                                                                                                      ; Q                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[24]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[24]~output                                                                                                                                                                                                        ; I                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[25]                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[25]~_Duplicate_1                                                                                                                                                                      ; Q                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[25]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[25]~output                                                                                                                                                                                                        ; I                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[26]                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[26]~_Duplicate_1                                                                                                                                                                      ; Q                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[26]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[26]~output                                                                                                                                                                                                        ; I                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[27]                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[27]~_Duplicate_1                                                                                                                                                                      ; Q                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[27]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[27]~output                                                                                                                                                                                                        ; I                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[28]                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[28]~_Duplicate_1                                                                                                                                                                      ; Q                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[28]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[28]~output                                                                                                                                                                                                        ; I                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[29]                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[29]~_Duplicate_1                                                                                                                                                                      ; Q                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[29]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[29]~output                                                                                                                                                                                                        ; I                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[30]                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[30]~_Duplicate_1                                                                                                                                                                      ; Q                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[30]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[30]~output                                                                                                                                                                                                        ; I                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[31]                                                                   ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[31]~_Duplicate_1                                                                                                                                                                      ; Q                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[31]                                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dq[31]~output                                                                                                                                                                                                        ; I                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_dqm[0]                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dqm[0]~output                                                                                                                                                                                                        ; I                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_dqm[1]                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dqm[1]~output                                                                                                                                                                                                        ; I                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_dqm[2]                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dqm[2]~output                                                                                                                                                                                                        ; I                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_dqm[3]                                                                     ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_wire_dqm[3]~output                                                                                                                                                                                                        ; I                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe                                                                           ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                              ; Q                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe                                                                           ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[0]~output                                                                                                                                                                                                         ; OE               ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe                                                                           ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                 ;                  ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_1                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                              ; Q                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_1                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[1]~output                                                                                                                                                                                                         ; OE               ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_1                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                 ;                  ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_2                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                              ; Q                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_2                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[2]~output                                                                                                                                                                                                         ; OE               ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_2                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                 ;                  ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_3                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                              ; Q                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_3                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[3]~output                                                                                                                                                                                                         ; OE               ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_3                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                 ;                  ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_4                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                              ; Q                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_4                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[4]~output                                                                                                                                                                                                         ; OE               ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_4                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                 ;                  ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_5                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                              ; Q                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_5                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[5]~output                                                                                                                                                                                                         ; OE               ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_5                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                 ;                  ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_6                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                              ; Q                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_6                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[6]~output                                                                                                                                                                                                         ; OE               ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_6                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                 ;                  ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_7                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                              ; Q                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_7                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[7]~output                                                                                                                                                                                                         ; OE               ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_7                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                 ;                  ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_8                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                              ; Q                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_8                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[8]~output                                                                                                                                                                                                         ; OE               ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_8                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                 ;                  ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_9                                                              ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                             ; Q                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_9                                                              ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[9]~output                                                                                                                                                                                                         ; OE               ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_9                                                              ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                 ;                  ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_10                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                             ; Q                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_10                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[10]~output                                                                                                                                                                                                        ; OE               ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_10                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                 ;                  ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_11                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                             ; Q                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_11                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[11]~output                                                                                                                                                                                                        ; OE               ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_11                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                 ;                  ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_12                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                             ; Q                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_12                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[12]~output                                                                                                                                                                                                        ; OE               ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_12                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                 ;                  ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_13                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                             ; Q                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_13                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[13]~output                                                                                                                                                                                                        ; OE               ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_13                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                 ;                  ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_14                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                             ; Q                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_14                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[14]~output                                                                                                                                                                                                        ; OE               ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_14                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                 ;                  ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_15                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_16                                                                                                                                                                             ; Q                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_15                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[15]~output                                                                                                                                                                                                        ; OE               ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_15                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                 ;                  ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_16                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_17                                                                                                                                                                             ; Q                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_16                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[16]~output                                                                                                                                                                                                        ; OE               ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_16                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                 ;                  ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_17                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_18                                                                                                                                                                             ; Q                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_17                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[17]~output                                                                                                                                                                                                        ; OE               ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_17                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                 ;                  ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_18                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_19                                                                                                                                                                             ; Q                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_18                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[18]~output                                                                                                                                                                                                        ; OE               ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_18                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                 ;                  ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_19                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_20                                                                                                                                                                             ; Q                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_19                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[19]~output                                                                                                                                                                                                        ; OE               ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_19                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                 ;                  ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_20                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_21                                                                                                                                                                             ; Q                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_20                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[20]~output                                                                                                                                                                                                        ; OE               ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_20                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                 ;                  ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_21                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_22                                                                                                                                                                             ; Q                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_21                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[21]~output                                                                                                                                                                                                        ; OE               ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_21                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                 ;                  ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_22                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_23                                                                                                                                                                             ; Q                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_22                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[22]~output                                                                                                                                                                                                        ; OE               ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_22                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                 ;                  ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_23                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_24                                                                                                                                                                             ; Q                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_23                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[23]~output                                                                                                                                                                                                        ; OE               ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_23                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                 ;                  ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_24                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_25                                                                                                                                                                             ; Q                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_24                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[24]~output                                                                                                                                                                                                        ; OE               ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_24                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                 ;                  ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_25                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_26                                                                                                                                                                             ; Q                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_25                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[25]~output                                                                                                                                                                                                        ; OE               ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_25                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                 ;                  ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_26                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_27                                                                                                                                                                             ; Q                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_26                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[26]~output                                                                                                                                                                                                        ; OE               ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_26                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                 ;                  ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_27                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_28                                                                                                                                                                             ; Q                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_27                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[27]~output                                                                                                                                                                                                        ; OE               ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_27                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                 ;                  ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_28                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_29                                                                                                                                                                             ; Q                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_28                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[28]~output                                                                                                                                                                                                        ; OE               ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_28                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                 ;                  ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_29                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_30                                                                                                                                                                             ; Q                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_29                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[29]~output                                                                                                                                                                                                        ; OE               ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_29                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                 ;                  ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_30                                                             ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_31                                                                                                                                                                             ; Q                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_30                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[30]~output                                                                                                                                                                                                        ; OE               ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_30                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                 ;                  ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_31                                                             ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_wire_dq[31]~output                                                                                                                                                                                                        ; OE               ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_31                                                             ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                                                                                                                                 ;                  ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|za_data[0]                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[0]~input                                                                                                                                                                                                          ; O                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|za_data[1]                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[1]~input                                                                                                                                                                                                          ; O                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|za_data[2]                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[2]~input                                                                                                                                                                                                          ; O                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|za_data[3]                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[3]~input                                                                                                                                                                                                          ; O                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|za_data[4]                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[4]~input                                                                                                                                                                                                          ; O                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|za_data[5]                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[5]~input                                                                                                                                                                                                          ; O                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|za_data[6]                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[6]~input                                                                                                                                                                                                          ; O                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|za_data[7]                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[7]~input                                                                                                                                                                                                          ; O                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|za_data[8]                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[8]~input                                                                                                                                                                                                          ; O                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|za_data[9]                                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[9]~input                                                                                                                                                                                                          ; O                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|za_data[10]                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[10]~input                                                                                                                                                                                                         ; O                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|za_data[11]                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[11]~input                                                                                                                                                                                                         ; O                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|za_data[12]                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[12]~input                                                                                                                                                                                                         ; O                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|za_data[13]                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[13]~input                                                                                                                                                                                                         ; O                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|za_data[14]                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[14]~input                                                                                                                                                                                                         ; O                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|za_data[15]                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[15]~input                                                                                                                                                                                                         ; O                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|za_data[16]                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[16]~input                                                                                                                                                                                                         ; O                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|za_data[17]                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[17]~input                                                                                                                                                                                                         ; O                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|za_data[18]                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[18]~input                                                                                                                                                                                                         ; O                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|za_data[19]                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[19]~input                                                                                                                                                                                                         ; O                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|za_data[20]                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[20]~input                                                                                                                                                                                                         ; O                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|za_data[21]                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[21]~input                                                                                                                                                                                                         ; O                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|za_data[22]                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[22]~input                                                                                                                                                                                                         ; O                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|za_data[23]                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[23]~input                                                                                                                                                                                                         ; O                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|za_data[24]                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[24]~input                                                                                                                                                                                                         ; O                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|za_data[25]                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[25]~input                                                                                                                                                                                                         ; O                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|za_data[26]                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[26]~input                                                                                                                                                                                                         ; O                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|za_data[27]                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[27]~input                                                                                                                                                                                                         ; O                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|za_data[28]                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[28]~input                                                                                                                                                                                                         ; O                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|za_data[29]                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[29]~input                                                                                                                                                                                                         ; O                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|za_data[30]                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[30]~input                                                                                                                                                                                                         ; O                ;                       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|za_data[31]                                                                  ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; sdram_wire_dq[31]~input                                                                                                                                                                                                         ; O                ;                       ;
+-----------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                         ;
+-----------------------------+----------------+--------------+------------------+---------------+----------------------------+
; Name                        ; Ignored Entity ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+-----------------------------+----------------+--------------+------------------+---------------+----------------------------+
; Fast Input Register         ; cam_soc_sdram  ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cam_soc_sdram  ;              ; za_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cam_soc_sdram  ;              ; za_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cam_soc_sdram  ;              ; za_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cam_soc_sdram  ;              ; za_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cam_soc_sdram  ;              ; za_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cam_soc_sdram  ;              ; za_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cam_soc_sdram  ;              ; za_data[16]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cam_soc_sdram  ;              ; za_data[17]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cam_soc_sdram  ;              ; za_data[18]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cam_soc_sdram  ;              ; za_data[19]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cam_soc_sdram  ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cam_soc_sdram  ;              ; za_data[20]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cam_soc_sdram  ;              ; za_data[21]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cam_soc_sdram  ;              ; za_data[22]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cam_soc_sdram  ;              ; za_data[23]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cam_soc_sdram  ;              ; za_data[24]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cam_soc_sdram  ;              ; za_data[25]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cam_soc_sdram  ;              ; za_data[26]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cam_soc_sdram  ;              ; za_data[27]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cam_soc_sdram  ;              ; za_data[28]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cam_soc_sdram  ;              ; za_data[29]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cam_soc_sdram  ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cam_soc_sdram  ;              ; za_data[30]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cam_soc_sdram  ;              ; za_data[31]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cam_soc_sdram  ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cam_soc_sdram  ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cam_soc_sdram  ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cam_soc_sdram  ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cam_soc_sdram  ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cam_soc_sdram  ;              ; za_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; cam_soc_sdram  ;              ; za_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cam_soc_sdram  ;              ; m_data[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cam_soc_sdram  ;              ; m_data[10]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cam_soc_sdram  ;              ; m_data[11]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cam_soc_sdram  ;              ; m_data[12]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cam_soc_sdram  ;              ; m_data[13]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cam_soc_sdram  ;              ; m_data[14]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cam_soc_sdram  ;              ; m_data[15]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cam_soc_sdram  ;              ; m_data[16]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cam_soc_sdram  ;              ; m_data[17]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cam_soc_sdram  ;              ; m_data[18]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cam_soc_sdram  ;              ; m_data[19]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cam_soc_sdram  ;              ; m_data[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cam_soc_sdram  ;              ; m_data[20]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cam_soc_sdram  ;              ; m_data[21]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cam_soc_sdram  ;              ; m_data[22]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cam_soc_sdram  ;              ; m_data[23]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cam_soc_sdram  ;              ; m_data[24]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cam_soc_sdram  ;              ; m_data[25]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cam_soc_sdram  ;              ; m_data[26]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cam_soc_sdram  ;              ; m_data[27]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cam_soc_sdram  ;              ; m_data[28]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cam_soc_sdram  ;              ; m_data[29]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cam_soc_sdram  ;              ; m_data[2]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cam_soc_sdram  ;              ; m_data[30]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cam_soc_sdram  ;              ; m_data[31]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cam_soc_sdram  ;              ; m_data[3]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cam_soc_sdram  ;              ; m_data[4]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cam_soc_sdram  ;              ; m_data[5]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cam_soc_sdram  ;              ; m_data[6]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cam_soc_sdram  ;              ; m_data[7]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cam_soc_sdram  ;              ; m_data[8]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; cam_soc_sdram  ;              ; m_data[9]        ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+----------------+--------------+------------------+---------------+----------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 7068 ) ; 0.00 % ( 0 / 7068 )        ; 0.00 % ( 0 / 7068 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 7068 ) ; 0.00 % ( 0 / 7068 )        ; 0.00 % ( 0 / 7068 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 6799 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 256 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 13 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/jihoon/Desktop/bckup - Copy/FPGA_Chaotic_Image_Encryption-master - Copy - Copy/395Project_Codes_Quartusii/output_files/test.pin.


+------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                ;
+---------------------------------------------+--------------------------------+
; Resource                                    ; Usage                          ;
+---------------------------------------------+--------------------------------+
; Total logic elements                        ; 4,192 / 114,480 ( 4 % )        ;
;     -- Combinational with no register       ; 1794                           ;
;     -- Register only                        ; 611                            ;
;     -- Combinational with a register        ; 1787                           ;
;                                             ;                                ;
; Logic element usage by number of LUT inputs ;                                ;
;     -- 4 input functions                    ; 1974                           ;
;     -- 3 input functions                    ; 918                            ;
;     -- <=2 input functions                  ; 689                            ;
;     -- Register only                        ; 611                            ;
;                                             ;                                ;
; Logic elements by mode                      ;                                ;
;     -- normal mode                          ; 3255                           ;
;     -- arithmetic mode                      ; 326                            ;
;                                             ;                                ;
; Total registers*                            ; 2,517 / 117,053 ( 2 % )        ;
;     -- Dedicated logic registers            ; 2,398 / 114,480 ( 2 % )        ;
;     -- I/O registers                        ; 119 / 2,573 ( 5 % )            ;
;                                             ;                                ;
; Total LABs:  partially or completely used   ; 311 / 7,155 ( 4 % )            ;
; Virtual pins                                ; 0                              ;
; I/O pins                                    ; 217 / 529 ( 41 % )             ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )                 ;
;     -- Dedicated input pins                 ; 3 / 9 ( 33 % )                 ;
;                                             ;                                ;
; Global signals                              ; 9                              ;
; M9Ks                                        ; 393 / 432 ( 91 % )             ;
; Total block memory bits                     ; 3,189,760 / 3,981,312 ( 80 % ) ;
; Total block memory implementation bits      ; 3,621,888 / 3,981,312 ( 91 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 532 ( 0 % )                ;
; PLLs                                        ; 1 / 4 ( 25 % )                 ;
; Global clocks                               ; 9 / 20 ( 45 % )                ;
; JTAGs                                       ; 1 / 1 ( 100 % )                ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                  ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                  ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                  ;
; Average interconnect usage (total/H/V)      ; 5.0% / 4.7% / 5.5%             ;
; Peak interconnect usage (total/H/V)         ; 25.1% / 25.1% / 25.2%          ;
; Maximum fan-out                             ; 1101                           ;
; Highest non-global fan-out                  ; 488                            ;
; Total fan-out                               ; 33350                          ;
; Average fan-out                             ; 4.53                           ;
+---------------------------------------------+--------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+--------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                    ;
+----------------------------------------------+-----------------------+------------------------+--------------------------------+
; Statistic                                    ; Top                   ; sld_hub:auto_hub       ; hard_block:auto_generated_inst ;
+----------------------------------------------+-----------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                   ; Low                    ; Low                            ;
;                                              ;                       ;                        ;                                ;
; Total logic elements                         ; 4019 / 114480 ( 4 % ) ; 173 / 114480 ( < 1 % ) ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register        ; 1718                  ; 76                     ; 0                              ;
;     -- Register only                         ; 597                   ; 14                     ; 0                              ;
;     -- Combinational with a register         ; 1704                  ; 83                     ; 0                              ;
;                                              ;                       ;                        ;                                ;
; Logic element usage by number of LUT inputs  ;                       ;                        ;                                ;
;     -- 4 input functions                     ; 1901                  ; 73                     ; 0                              ;
;     -- 3 input functions                     ; 873                   ; 45                     ; 0                              ;
;     -- <=2 input functions                   ; 648                   ; 41                     ; 0                              ;
;     -- Register only                         ; 597                   ; 14                     ; 0                              ;
;                                              ;                       ;                        ;                                ;
; Logic elements by mode                       ;                       ;                        ;                                ;
;     -- normal mode                           ; 3104                  ; 151                    ; 0                              ;
;     -- arithmetic mode                       ; 318                   ; 8                      ; 0                              ;
;                                              ;                       ;                        ;                                ;
; Total registers                              ; 2420                  ; 97                     ; 0                              ;
;     -- Dedicated logic registers             ; 2301 / 114480 ( 2 % ) ; 97 / 114480 ( < 1 % )  ; 0 / 114480 ( 0 % )             ;
;     -- I/O registers                         ; 238                   ; 0                      ; 0                              ;
;                                              ;                       ;                        ;                                ;
; Total LABs:  partially or completely used    ; 298 / 7155 ( 4 % )    ; 14 / 7155 ( < 1 % )    ; 0 / 7155 ( 0 % )               ;
;                                              ;                       ;                        ;                                ;
; Virtual pins                                 ; 0                     ; 0                      ; 0                              ;
; I/O pins                                     ; 217                   ; 0                      ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 0 / 532 ( 0 % )       ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )                ;
; Total memory bits                            ; 3189760               ; 0                      ; 0                              ;
; Total RAM block bits                         ; 3621888               ; 0                      ; 0                              ;
; JTAG                                         ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )          ; 0 / 1 ( 0 % )                  ;
; PLL                                          ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )          ; 1 / 4 ( 25 % )                 ;
; M9K                                          ; 393 / 432 ( 90 % )    ; 0 / 432 ( 0 % )        ; 0 / 432 ( 0 % )                ;
; Clock control block                          ; 8 / 24 ( 33 % )       ; 0 / 24 ( 0 % )         ; 2 / 24 ( 8 % )                 ;
; Double Data Rate I/O output circuitry        ; 55 / 516 ( 10 % )     ; 0 / 516 ( 0 % )        ; 0 / 516 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 32 / 516 ( 6 % )      ; 0 / 516 ( 0 % )        ; 0 / 516 ( 0 % )                ;
;                                              ;                       ;                        ;                                ;
; Connections                                  ;                       ;                        ;                                ;
;     -- Input Connections                     ; 1269                  ; 141                    ; 2                              ;
;     -- Registered Input Connections          ; 1078                  ; 107                    ; 0                              ;
;     -- Output Connections                    ; 287                   ; 176                    ; 949                            ;
;     -- Registered Output Connections         ; 4                     ; 175                    ; 0                              ;
;                                              ;                       ;                        ;                                ;
; Internal Connections                         ;                       ;                        ;                                ;
;     -- Total Connections                     ; 33046                 ; 1026                   ; 959                            ;
;     -- Registered Connections                ; 17352                 ; 718                    ; 0                              ;
;                                              ;                       ;                        ;                                ;
; External Connections                         ;                       ;                        ;                                ;
;     -- Top                                   ; 290                   ; 315                    ; 951                            ;
;     -- sld_hub:auto_hub                      ; 315                   ; 2                      ; 0                              ;
;     -- hard_block:auto_generated_inst        ; 951                   ; 0                      ; 0                              ;
;                                              ;                       ;                        ;                                ;
; Partition Interface                          ;                       ;                        ;                                ;
;     -- Input Ports                           ; 62                    ; 23                     ; 2                              ;
;     -- Output Ports                          ; 153                   ; 40                     ; 3                              ;
;     -- Bidir Ports                           ; 49                    ; 0                      ; 0                              ;
;                                              ;                       ;                        ;                                ;
; Registered Ports                             ;                       ;                        ;                                ;
;     -- Registered Input Ports                ; 0                     ; 3                      ; 0                              ;
;     -- Registered Output Ports               ; 0                     ; 29                     ; 0                              ;
;                                              ;                       ;                        ;                                ;
; Port Connectivity                            ;                       ;                        ;                                ;
;     -- Input Ports driven by GND             ; 0                     ; 9                      ; 0                              ;
;     -- Output Ports driven by GND            ; 0                     ; 1                      ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                     ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                     ; 0                      ; 0                              ;
;     -- Input Ports with no Source            ; 0                     ; 1                      ; 0                              ;
;     -- Output Ports with no Source           ; 0                     ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                     ; 2                      ; 0                              ;
;     -- Output Ports with no Fanout           ; 0                     ; 26                     ; 0                              ;
+----------------------------------------------+-----------------------+------------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                       ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Cam_data[0] ; AG26  ; 4        ; 113          ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; Cam_data[1] ; AH23  ; 4        ; 81           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; Cam_data[2] ; AH26  ; 4        ; 113          ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; Cam_data[3] ; AF20  ; 4        ; 85           ; 0            ; 14           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; Cam_data[4] ; AG23  ; 4        ; 81           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; Cam_data[5] ; AE20  ; 4        ; 85           ; 0            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; Cam_data[6] ; AF26  ; 4        ; 89           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; Cam_data[7] ; AH22  ; 4        ; 79           ; 0            ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; Cam_href    ; AE24  ; 4        ; 100          ; 0            ; 14           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; Cam_pclk    ; AH25  ; 4        ; 91           ; 0            ; 14           ; 488                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; Cam_vsync   ; AG22  ; 4        ; 79           ; 0            ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; Clk         ; Y2    ; 2        ; 0            ; 36           ; 14           ; 1102                  ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; Reset       ; R24   ; 5        ; 115          ; 35           ; 21           ; 60                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; Run         ; M21   ; 6        ; 115          ; 53           ; 14           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SCCB_Run    ; M23   ; 6        ; 115          ; 40           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW1         ; AC28  ; 5        ; 115          ; 14           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW14        ; AA23  ; 5        ; 115          ; 10           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW15        ; AA22  ; 5        ; 115          ; 6            ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW16        ; Y24   ; 5        ; 115          ; 13           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW17        ; Y23   ; 5        ; 115          ; 14           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; SW2         ; AC27  ; 5        ; 115          ; 15           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; Shutter     ; N21   ; 6        ; 115          ; 42           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name                ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Cam_pwdn            ; AF24  ; 4        ; 83           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Cam_reset_N         ; K21   ; 6        ; 115          ; 64           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; Cam_sdioc           ; AC15  ; 4        ; 60           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Cam_xclk            ; AD25  ; 4        ; 100          ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[0]             ; G18   ; 7        ; 69           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[1]             ; F22   ; 7        ; 107          ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[2]             ; E17   ; 7        ; 67           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[3]             ; L26   ; 6        ; 115          ; 50           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[4]             ; L25   ; 6        ; 115          ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[5]             ; J22   ; 6        ; 115          ; 67           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[6]             ; H22   ; 6        ; 115          ; 69           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[0]             ; M24   ; 6        ; 115          ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[1]             ; Y22   ; 5        ; 115          ; 30           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[2]             ; W21   ; 5        ; 115          ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[3]             ; W22   ; 5        ; 115          ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[4]             ; W25   ; 5        ; 115          ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[5]             ; U23   ; 5        ; 115          ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[6]             ; U24   ; 5        ; 115          ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[0]             ; AA25  ; 5        ; 115          ; 17           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[1]             ; AA26  ; 5        ; 115          ; 16           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[2]             ; Y25   ; 5        ; 115          ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[3]             ; W26   ; 5        ; 115          ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[4]             ; Y26   ; 5        ; 115          ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[5]             ; W27   ; 5        ; 115          ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[6]             ; W28   ; 5        ; 115          ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[0]             ; V21   ; 5        ; 115          ; 25           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[1]             ; U21   ; 5        ; 115          ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[2]             ; AB20  ; 4        ; 100          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[3]             ; AA21  ; 4        ; 111          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[4]             ; AD24  ; 4        ; 105          ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[5]             ; AF23  ; 4        ; 105          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[6]             ; Y19   ; 4        ; 105          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[0]             ; AB19  ; 4        ; 98           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[1]             ; AA19  ; 4        ; 107          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[2]             ; AG21  ; 4        ; 74           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[3]             ; AH21  ; 4        ; 74           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[4]             ; AE19  ; 4        ; 83           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[5]             ; AF19  ; 4        ; 83           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[6]             ; AE18  ; 4        ; 79           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[0]             ; AD18  ; 4        ; 85           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[1]             ; AC18  ; 4        ; 87           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[2]             ; AB18  ; 4        ; 98           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[3]             ; AH19  ; 4        ; 72           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[4]             ; AG19  ; 4        ; 72           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[5]             ; AF18  ; 4        ; 79           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[6]             ; AH18  ; 4        ; 69           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[0]             ; AA17  ; 4        ; 89           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[1]             ; AB16  ; 4        ; 65           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[2]             ; AA16  ; 4        ; 65           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[3]             ; AB17  ; 4        ; 89           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[4]             ; AB15  ; 4        ; 67           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[5]             ; AA15  ; 4        ; 67           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[6]             ; AC17  ; 4        ; 74           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[0]             ; AD17  ; 4        ; 74           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[1]             ; AE17  ; 4        ; 67           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[2]             ; AG17  ; 4        ; 62           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[3]             ; AH17  ; 4        ; 62           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[4]             ; AF17  ; 4        ; 67           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[5]             ; AG18  ; 4        ; 69           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[6]             ; AA14  ; 3        ; 54           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR1               ; F19   ; 7        ; 94           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR2               ; E19   ; 7        ; 94           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR3               ; F21   ; 7        ; 107          ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR4               ; F18   ; 7        ; 87           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR5               ; E18   ; 7        ; 87           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR6               ; J19   ; 7        ; 72           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR7               ; H19   ; 7        ; 72           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[0]        ; AB7   ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[10]       ; AF2   ; 2        ; 0            ; 6            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[11]       ; AD3   ; 2        ; 0            ; 22           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[12]       ; AB4   ; 2        ; 0            ; 8            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[13]       ; AC3   ; 2        ; 0            ; 23           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[14]       ; AA4   ; 2        ; 0            ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[15]       ; AB11  ; 3        ; 27           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[16]       ; AC11  ; 3        ; 49           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[17]       ; AB9   ; 3        ; 11           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[18]       ; AB8   ; 3        ; 11           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[19]       ; T8    ; 2        ; 0            ; 20           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[1]        ; AD7   ; 3        ; 3            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[2]        ; AE7   ; 3        ; 20           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[3]        ; AC7   ; 3        ; 9            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[4]        ; AB6   ; 2        ; 0            ; 4            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[5]        ; AE6   ; 3        ; 1            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[6]        ; AB5   ; 2        ; 0            ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[7]        ; AC5   ; 2        ; 0            ; 5            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[8]        ; AF5   ; 3        ; 5            ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_ADDR[9]        ; T7    ; 2        ; 0            ; 31           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_CE_N           ; AF8   ; 3        ; 23           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_LB_N           ; AD4   ; 3        ; 1            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_OE_N           ; AD5   ; 3        ; 1            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_UB_N           ; AC4   ; 2        ; 0            ; 4            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; SRAM_WE_N           ; AE8   ; 3        ; 23           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_BLANK_N         ; F11   ; 8        ; 31           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[0]            ; B10   ; 8        ; 38           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[1]            ; A10   ; 8        ; 38           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[2]            ; C11   ; 8        ; 23           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[3]            ; B11   ; 8        ; 42           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[4]            ; A11   ; 8        ; 42           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[5]            ; C12   ; 8        ; 52           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[6]            ; D11   ; 8        ; 23           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[7]            ; D12   ; 8        ; 52           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_CLK             ; A12   ; 8        ; 47           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[0]            ; G8    ; 8        ; 11           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[1]            ; G11   ; 8        ; 25           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[2]            ; F8    ; 8        ; 11           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[3]            ; H12   ; 8        ; 25           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[4]            ; C8    ; 8        ; 16           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[5]            ; B8    ; 8        ; 16           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[6]            ; F10   ; 8        ; 20           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[7]            ; C9    ; 8        ; 23           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_HS              ; G13   ; 8        ; 38           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[0]            ; E12   ; 8        ; 33           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[1]            ; E11   ; 8        ; 31           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[2]            ; D10   ; 8        ; 35           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[3]            ; F12   ; 8        ; 33           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[4]            ; G10   ; 8        ; 20           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[5]            ; J12   ; 8        ; 40           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[6]            ; H8    ; 8        ; 11           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[7]            ; H10   ; 8        ; 20           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_SYNC_N          ; C10   ; 8        ; 35           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_VS              ; C13   ; 8        ; 54           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_wire_addr[0]  ; R6    ; 2        ; 0            ; 34           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_wire_addr[10] ; R5    ; 2        ; 0            ; 32           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_wire_addr[11] ; AA5   ; 2        ; 0            ; 10           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_wire_addr[12] ; Y7    ; 2        ; 0            ; 11           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_wire_addr[1]  ; V8    ; 2        ; 0            ; 15           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_wire_addr[2]  ; U8    ; 2        ; 0            ; 18           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_wire_addr[3]  ; P1    ; 1        ; 0            ; 42           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_wire_addr[4]  ; V5    ; 2        ; 0            ; 15           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_wire_addr[5]  ; W8    ; 2        ; 0            ; 11           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_wire_addr[6]  ; W7    ; 2        ; 0            ; 12           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_wire_addr[7]  ; AA7   ; 2        ; 0            ; 9            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_wire_addr[8]  ; Y5    ; 2        ; 0            ; 12           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_wire_addr[9]  ; Y6    ; 2        ; 0            ; 13           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_wire_ba[0]    ; U7    ; 2        ; 0            ; 18           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_wire_ba[1]    ; R4    ; 2        ; 0            ; 33           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_wire_cas_n    ; V7    ; 2        ; 0            ; 14           ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_wire_cke      ; AA6   ; 2        ; 0            ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_wire_clk      ; AE5   ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_wire_cs_n     ; T4    ; 2        ; 0            ; 33           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_wire_dqm[0]   ; U2    ; 2        ; 0            ; 30           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_wire_dqm[1]   ; W4    ; 2        ; 0            ; 14           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_wire_dqm[2]   ; K8    ; 1        ; 0            ; 48           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_wire_dqm[3]   ; N8    ; 1        ; 0            ; 42           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_wire_ras_n    ; U6    ; 2        ; 0            ; 25           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sdram_wire_we_n     ; V6    ; 2        ; 0            ; 16           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+----------------------+-----------------------------------------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Location assigned by ; Output Enable Source ; Output Enable Group                                 ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+----------------------+-----------------------------------------------------+
; Cam_sdiod         ; AB22  ; 4        ; 107          ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; SCCB_master:sccb|sdiod~en (inverted)                ;
; SRAM_DQ[0]        ; AH3   ; 3        ; 5            ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; -                                                   ;
; SRAM_DQ[10]       ; AE2   ; 2        ; 0            ; 17           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; -                                                   ;
; SRAM_DQ[11]       ; AE1   ; 2        ; 0            ; 16           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; -                                                   ;
; SRAM_DQ[12]       ; AE3   ; 2        ; 0            ; 7            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; -                                                   ;
; SRAM_DQ[13]       ; AE4   ; 3        ; 3            ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; -                                                   ;
; SRAM_DQ[14]       ; AF3   ; 3        ; 7            ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; -                                                   ;
; SRAM_DQ[15]       ; AG3   ; 3        ; 3            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; -                                                   ;
; SRAM_DQ[1]        ; AF4   ; 3        ; 1            ; 0            ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; -                                                   ;
; SRAM_DQ[2]        ; AG4   ; 3        ; 9            ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; -                                                   ;
; SRAM_DQ[3]        ; AH4   ; 3        ; 9            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; -                                                   ;
; SRAM_DQ[4]        ; AF6   ; 3        ; 7            ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; -                                                   ;
; SRAM_DQ[5]        ; AG6   ; 3        ; 11           ; 0            ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; -                                                   ;
; SRAM_DQ[6]        ; AH6   ; 3        ; 11           ; 0            ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; -                                                   ;
; SRAM_DQ[7]        ; AF7   ; 3        ; 20           ; 0            ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; -                                                   ;
; SRAM_DQ[8]        ; AD1   ; 2        ; 0            ; 21           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; -                                                   ;
; SRAM_DQ[9]        ; AD2   ; 2        ; 0            ; 22           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; -                                                   ;
; sdram_wire_dq[0]  ; W3    ; 2        ; 0            ; 13           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; cam_soc:NiosII|cam_soc_sdram:sdram|oe               ;
; sdram_wire_dq[10] ; AB1   ; 2        ; 0            ; 27           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_10 ;
; sdram_wire_dq[11] ; AA3   ; 2        ; 0            ; 19           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_11 ;
; sdram_wire_dq[12] ; AB2   ; 2        ; 0            ; 27           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_12 ;
; sdram_wire_dq[13] ; AC1   ; 2        ; 0            ; 23           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_13 ;
; sdram_wire_dq[14] ; AB3   ; 2        ; 0            ; 21           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_14 ;
; sdram_wire_dq[15] ; AC2   ; 2        ; 0            ; 24           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_15 ;
; sdram_wire_dq[16] ; M8    ; 1        ; 0            ; 45           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_16 ;
; sdram_wire_dq[17] ; L8    ; 1        ; 0            ; 48           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_17 ;
; sdram_wire_dq[18] ; P2    ; 1        ; 0            ; 43           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_18 ;
; sdram_wire_dq[19] ; N3    ; 1        ; 0            ; 46           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_19 ;
; sdram_wire_dq[1]  ; W2    ; 2        ; 0            ; 26           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_1  ;
; sdram_wire_dq[20] ; N4    ; 1        ; 0            ; 46           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_20 ;
; sdram_wire_dq[21] ; M4    ; 1        ; 0            ; 52           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_21 ;
; sdram_wire_dq[22] ; M7    ; 1        ; 0            ; 45           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_22 ;
; sdram_wire_dq[23] ; L7    ; 1        ; 0            ; 47           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_23 ;
; sdram_wire_dq[24] ; U5    ; 2        ; 0            ; 24           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_24 ;
; sdram_wire_dq[25] ; R7    ; 2        ; 0            ; 35           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_25 ;
; sdram_wire_dq[26] ; R1    ; 2        ; 0            ; 35           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_26 ;
; sdram_wire_dq[27] ; R2    ; 2        ; 0            ; 35           ; 0            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_27 ;
; sdram_wire_dq[28] ; R3    ; 2        ; 0            ; 34           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_28 ;
; sdram_wire_dq[29] ; T3    ; 2        ; 0            ; 32           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_29 ;
; sdram_wire_dq[2]  ; V4    ; 2        ; 0            ; 29           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_2  ;
; sdram_wire_dq[30] ; U4    ; 2        ; 0            ; 34           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_30 ;
; sdram_wire_dq[31] ; U1    ; 2        ; 0            ; 30           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_31 ;
; sdram_wire_dq[3]  ; W1    ; 2        ; 0            ; 25           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_3  ;
; sdram_wire_dq[4]  ; V3    ; 2        ; 0            ; 29           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_4  ;
; sdram_wire_dq[5]  ; V2    ; 2        ; 0            ; 28           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_5  ;
; sdram_wire_dq[6]  ; V1    ; 2        ; 0            ; 28           ; 21           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_6  ;
; sdram_wire_dq[7]  ; U3    ; 2        ; 0            ; 34           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_7  ;
; sdram_wire_dq[8]  ; Y3    ; 2        ; 0            ; 24           ; 14           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_8  ;
; sdram_wire_dq[9]  ; Y4    ; 2        ; 0            ; 24           ; 7            ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF                 ; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_9  ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+----------------------+-----------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                      ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+
; F4       ; DIFFIO_L5n, DATA1, ASDO                  ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO              ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                                     ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                                    ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; P7       ; TDI                                      ; -                        ; altera_reserved_tdi     ; JTAG Pin                  ;
; P5       ; TCK                                      ; -                        ; altera_reserved_tck     ; JTAG Pin                  ;
; P8       ; TMS                                      ; -                        ; altera_reserved_tms     ; JTAG Pin                  ;
; P6       ; TDO                                      ; -                        ; altera_reserved_tdo     ; JTAG Pin                  ;
; R8       ; nCE                                      ; -                        ; -                       ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                                ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; P28      ; DIFFIO_R23n, nCEO                        ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; C12      ; DIFFIO_T29n, PADD16                      ; Use as regular IO        ; VGA_B[5]                ; Dual Purpose Pin          ;
; D12      ; DIFFIO_T29p, PADD17, DQS5T/CQ5T#,DPCLK10 ; Use as regular IO        ; VGA_B[7]                ; Dual Purpose Pin          ;
; A11      ; DIFFIO_T25n, DATA2                       ; Use as regular IO        ; VGA_B[4]                ; Dual Purpose Pin          ;
; B11      ; DIFFIO_T25p, DATA3                       ; Use as regular IO        ; VGA_B[3]                ; Dual Purpose Pin          ;
; A10      ; DIFFIO_T23n, PADD18                      ; Use as regular IO        ; VGA_B[1]                ; Dual Purpose Pin          ;
; B10      ; DIFFIO_T23p, DATA4                       ; Use as regular IO        ; VGA_B[0]                ; Dual Purpose Pin          ;
; G13      ; DIFFIO_T22n, PADD19                      ; Use as regular IO        ; VGA_HS                  ; Dual Purpose Pin          ;
; E12      ; DIFFIO_T20n, DATA14, DQS3T/CQ3T#,DPCLK11 ; Use as regular IO        ; VGA_R[0]                ; Dual Purpose Pin          ;
; F12      ; DIFFIO_T20p, DATA13                      ; Use as regular IO        ; VGA_R[3]                ; Dual Purpose Pin          ;
; C11      ; DIFFIO_T15n, DATA7                       ; Use as regular IO        ; VGA_B[2]                ; Dual Purpose Pin          ;
+----------+------------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 15 / 56 ( 27 % ) ; 2.5V          ; --           ;
; 2        ; 62 / 63 ( 98 % ) ; 2.5V          ; --           ;
; 3        ; 27 / 73 ( 37 % ) ; 2.5V          ; --           ;
; 4        ; 47 / 71 ( 66 % ) ; 2.5V          ; --           ;
; 5        ; 22 / 65 ( 34 % ) ; 2.5V          ; --           ;
; 6        ; 10 / 58 ( 17 % ) ; 2.5V          ; --           ;
; 7        ; 10 / 72 ( 14 % ) ; 2.5V          ; --           ;
; 8        ; 29 / 71 ( 41 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 517        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; VGA_B[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ; 487        ; 8        ; VGA_B[4]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A12      ; 482        ; 8        ; VGA_CLK                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; sdram_wire_dq[11]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 101        ; 2        ; SRAM_ADDR[14]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA5      ; 119        ; 2        ; sdram_wire_addr[11]                                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 118        ; 2        ; sdram_wire_cke                                            ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 120        ; 2        ; sdram_wire_addr[7]                                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 190        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 191        ; 3        ; HEX7[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 213        ; 4        ; HEX6[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 211        ; 4        ; HEX6[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 241        ; 4        ; HEX6[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; HEX4[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; HEX3[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA22     ; 275        ; 5        ; SW15                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA23     ; 280        ; 5        ; SW14                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 279        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AA25     ; 294        ; 5        ; HEX2[0]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 293        ; 5        ; HEX2[1]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; sdram_wire_dq[10]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 85         ; 2        ; sdram_wire_dq[12]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 99         ; 2        ; sdram_wire_dq[14]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 121        ; 2        ; SRAM_ADDR[12]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB5      ; 127        ; 2        ; SRAM_ADDR[6]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB6      ; 126        ; 2        ; SRAM_ADDR[4]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB7      ; 152        ; 3        ; SRAM_ADDR[0]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 148        ; 3        ; SRAM_ADDR[18]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ; 147        ; 3        ; SRAM_ADDR[17]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 164        ; 3        ; SRAM_ADDR[15]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB12     ; 180        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 181        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB14     ; 192        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 214        ; 4        ; HEX6[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 212        ; 4        ; HEX6[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 242        ; 4        ; HEX6[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 254        ; 4        ; HEX5[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 253        ; 4        ; HEX4[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 257        ; 4        ; HEX3[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ; 265        ; 4        ; Cam_sdiod                                                 ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB23     ; 276        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB24     ; 274        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB25     ; 292        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB26     ; 291        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB27     ; 296        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB28     ; 295        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC1      ; 94         ; 2        ; sdram_wire_dq[13]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 93         ; 2        ; sdram_wire_dq[15]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 95         ; 2        ; SRAM_ADDR[13]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC4      ; 125        ; 2        ; SRAM_UB_N                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC5      ; 124        ; 2        ; SRAM_ADDR[7]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; SRAM_ADDR[3]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC8      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 185        ; 3        ; SRAM_ADDR[16]                                             ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC12     ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC15     ; 203        ; 4        ; Cam_sdioc                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; HEX6[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC18     ; 240        ; 4        ; HEX5[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC19     ; 247        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC22     ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC25     ; 272        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC26     ; 282        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC27     ; 290        ; 5        ; SW2                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC28     ; 289        ; 5        ; SW1                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ; 98         ; 2        ; SRAM_DQ[8]                                                ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD2      ; 97         ; 2        ; SRAM_DQ[9]                                                ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD3      ; 96         ; 2        ; SRAM_ADDR[11]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD4      ; 130        ; 3        ; SRAM_LB_N                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD5      ; 128        ; 3        ; SRAM_OE_N                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; SRAM_ADDR[1]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD8      ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 186        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD12     ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD15     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; HEX7[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD18     ; 237        ; 4        ; HEX5[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD19     ; 248        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD22     ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; HEX3[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD25     ; 255        ; 4        ; Cam_xclk                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD26     ; 281        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD27     ; 286        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 106        ; 2        ; SRAM_DQ[11]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE2      ; 105        ; 2        ; SRAM_DQ[10]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE3      ; 122        ; 2        ; SRAM_DQ[12]                                               ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE4      ; 132        ; 3        ; SRAM_DQ[13]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE5      ; 135        ; 3        ; sdram_wire_clk                                            ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE6      ; 129        ; 3        ; SRAM_ADDR[5]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE7      ; 158        ; 3        ; SRAM_ADDR[2]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE8      ; 161        ; 3        ; SRAM_WE_N                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE9      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 215        ; 4        ; HEX7[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE18     ; 225        ; 4        ; HEX4[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE19     ; 231        ; 4        ; HEX4[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE20     ; 235        ; 4        ; Cam_data[5]                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE21     ; 238        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 251        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 256        ; 4        ; Cam_href                                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE25     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; SRAM_ADDR[10]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AF3      ; 138        ; 3        ; SRAM_DQ[14]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF4      ; 131        ; 3        ; SRAM_DQ[1]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF5      ; 136        ; 3        ; SRAM_ADDR[8]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF6      ; 139        ; 3        ; SRAM_DQ[4]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF7      ; 159        ; 3        ; SRAM_DQ[7]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF8      ; 162        ; 3        ; SRAM_CE_N                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF9      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 178        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF16     ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF17     ; 216        ; 4        ; HEX7[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF18     ; 226        ; 4        ; HEX5[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF19     ; 232        ; 4        ; HEX4[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF20     ; 236        ; 4        ; Cam_data[3]                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF21     ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 252        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF23     ; 262        ; 4        ; HEX3[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ; 233        ; 4        ; Cam_pwdn                                                  ; output ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; AF25     ; 234        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF26     ; 244        ; 4        ; Cam_data[6]                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; SRAM_DQ[15]                                               ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG4      ; 141        ; 3        ; SRAM_DQ[2]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; SRAM_DQ[5]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG7      ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG12     ; 193        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG15     ; 201        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; HEX7[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG18     ; 217        ; 4        ; HEX7[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG19     ; 219        ; 4        ; HEX5[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; HEX4[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG22     ; 227        ; 4        ; Cam_vsync                                                 ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG23     ; 229        ; 4        ; Cam_data[4]                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG26     ; 270        ; 4        ; Cam_data[0]                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; SRAM_DQ[0]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH4      ; 142        ; 3        ; SRAM_DQ[3]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; SRAM_DQ[6]                                                ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH7      ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 194        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; HEX7[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH18     ; 218        ; 4        ; HEX5[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH19     ; 220        ; 4        ; HEX5[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; HEX4[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH22     ; 228        ; 4        ; Cam_data[7]                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH23     ; 230        ; 4        ; Cam_data[1]                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; Cam_pclk                                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH26     ; 271        ; 4        ; Cam_data[2]                                               ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 518        ; 8        ; VGA_G[5]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; VGA_B[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 488        ; 8        ; VGA_B[3]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 471        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 521        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 519        ; 8        ; VGA_G[4]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 510        ; 8        ; VGA_G[7]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 495        ; 8        ; VGA_SYNC_N                                                ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 508        ; 8        ; VGA_B[2]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 478        ; 8        ; VGA_B[5]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 474        ; 8        ; VGA_VS                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 382        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 520        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 496        ; 8        ; VGA_R[2]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ; 509        ; 8        ; VGA_B[6]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 479        ; 8        ; VGA_B[7]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 383        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D27      ; 381        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D28      ; 380        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 541        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 499        ; 8        ; VGA_R[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 497        ; 8        ; VGA_R[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 467        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; HEX0[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E18      ; 427        ; 7        ; LEDR5                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E19      ; 421        ; 7        ; LEDR2                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E22      ; 403        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E25      ; 434        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E26      ; 378        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E27      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 527        ; 8        ; VGA_G[2]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; VGA_G[6]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 500        ; 8        ; VGA_BLANK_N                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 498        ; 8        ; VGA_R[3]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 466        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F18      ; 428        ; 7        ; LEDR4                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F19      ; 420        ; 7        ; LEDR1                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; LEDR3                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F22      ; 409        ; 7        ; HEX0[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F25      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F26      ; 379        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 528        ; 8        ; VGA_G[0]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G9       ; 525        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G10      ; 513        ; 8        ; VGA_R[4]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 506        ; 8        ; VGA_G[1]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G12      ; 503        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G13      ; 493        ; 8        ; VGA_HS                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G14      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G15      ; 457        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G16      ; 453        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 437        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G18      ; 452        ; 7        ; HEX0[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G19      ; 451        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G20      ; 444        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G21      ; 445        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G22      ; 449        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G23      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G24      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G25      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ; 529        ; 8        ; VGA_R[6]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; VGA_R[7]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; VGA_G[3]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 464        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 459        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H17      ; 454        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; LEDR7                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H22      ; 399        ; 6        ; HEX0[6]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H23      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H24      ; 390        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 377        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 35         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 37         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; VGA_R[5]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J13      ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ; 465        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J16      ; 458        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J17      ; 450        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; LEDR6                                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; HEX0[5]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J23      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J24      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 338        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 337        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 39         ; 1        ; sdram_wire_dqm[2]                                         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; Cam_reset_N                                               ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; K22      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 49         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 48         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 32         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 31         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L6       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 42         ; 1        ; sdram_wire_dq[23]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 40         ; 1        ; sdram_wire_dq[17]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L23      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L24      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L25      ; 369        ; 6        ; HEX0[4]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L26      ; 363        ; 6        ; HEX0[3]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L27      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 34         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 33         ; 1        ; sdram_wire_dq[21]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 41         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; sdram_wire_dq[22]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M8       ; 46         ; 1        ; sdram_wire_dq[16]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; Run                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; SCCB_Run                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 347        ; 6        ; HEX1[0]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M25      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; sdram_wire_dq[19]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 44         ; 1        ; sdram_wire_dq[20]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; sdram_wire_dqm[3]                                         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; Shutter                                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; sdram_wire_addr[3]                                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 52         ; 1        ; sdram_wire_dq[18]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; altera_reserved_tck                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P6       ; 61         ; 1        ; altera_reserved_tdo                                       ; output ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P7       ; 58         ; 1        ; altera_reserved_tdi                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P8       ; 60         ; 1        ; altera_reserved_tms                                       ; input  ; 2.5 V        ;         ; --         ; N               ; no       ; Off          ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P27      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 349        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 68         ; 2        ; sdram_wire_dq[26]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 67         ; 2        ; sdram_wire_dq[27]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 73         ; 2        ; sdram_wire_dq[28]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 74         ; 2        ; sdram_wire_ba[1]                                          ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 77         ; 2        ; sdram_wire_addr[10]                                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 70         ; 2        ; sdram_wire_addr[0]                                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 69         ; 2        ; sdram_wire_dq[25]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R23      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R24      ; 330        ; 5        ; Reset                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R25      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 328        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; sdram_wire_dq[29]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 75         ; 2        ; sdram_wire_cs_n                                           ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; SRAM_ADDR[9]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 100        ; 2        ; SRAM_ADDR[19]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 322        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; sdram_wire_dq[31]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 79         ; 2        ; sdram_wire_dqm[0]                                         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 71         ; 2        ; sdram_wire_dq[7]                                          ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 72         ; 2        ; sdram_wire_dq[30]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 90         ; 2        ; sdram_wire_dq[24]                                         ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ; 89         ; 2        ; sdram_wire_ras_n                                          ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 103        ; 2        ; sdram_wire_ba[0]                                          ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ; 104        ; 2        ; sdram_wire_addr[2]                                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; HEX3[1]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U23      ; 305        ; 5        ; HEX1[5]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U24      ; 316        ; 5        ; HEX1[6]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U25      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U27      ; 318        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 84         ; 2        ; sdram_wire_dq[6]                                          ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 83         ; 2        ; sdram_wire_dq[5]                                          ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 82         ; 2        ; sdram_wire_dq[4]                                          ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 81         ; 2        ; sdram_wire_dq[2]                                          ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 108        ; 2        ; sdram_wire_addr[4]                                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 107        ; 2        ; sdram_wire_we_n                                           ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 110        ; 2        ; sdram_wire_cas_n                                          ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ; 109        ; 2        ; sdram_wire_addr[1]                                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; HEX3[0]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V23      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 88         ; 2        ; sdram_wire_dq[3]                                          ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 87         ; 2        ; sdram_wire_dq[1]                                          ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 112        ; 2        ; sdram_wire_dq[0]                                          ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 111        ; 2        ; sdram_wire_dqm[1]                                         ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; sdram_wire_addr[6]                                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W8       ; 116        ; 2        ; sdram_wire_addr[5]                                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; HEX1[2]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 321        ; 5        ; HEX1[3]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; HEX1[4]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W26      ; 299        ; 5        ; HEX2[3]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W27      ; 301        ; 5        ; HEX2[5]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W28      ; 302        ; 5        ; HEX2[6]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 66         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; Clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 92         ; 2        ; sdram_wire_dq[8]                                          ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 91         ; 2        ; sdram_wire_dq[9]                                          ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 114        ; 2        ; sdram_wire_addr[8]                                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ; 113        ; 2        ; sdram_wire_addr[9]                                        ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y7       ; 117        ; 2        ; sdram_wire_addr[12]                                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 189        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 197        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 198        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ; 250        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 249        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; HEX3[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; HEX1[1]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 288        ; 5        ; SW17                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 287        ; 5        ; SW16                                                      ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 298        ; 5        ; HEX2[2]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 297        ; 5        ; HEX2[4]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y27      ; 336        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                       ;
+-------------------------------+-----------------------------------------------------------------------------------+
; Name                          ; cam_soc:NiosII|cam_soc_sdram_pll:sdram_pll|cam_soc_sdram_pll_altpll_lqa2:sd1|pll7 ;
+-------------------------------+-----------------------------------------------------------------------------------+
; SDC pin name                  ; NiosII|sdram_pll|sd1|pll7                                                         ;
; PLL mode                      ; Normal                                                                            ;
; Compensate clock              ; clock0                                                                            ;
; Compensated input/output pins ; --                                                                                ;
; Switchover type               ; --                                                                                ;
; Input frequency 0             ; 50.0 MHz                                                                          ;
; Input frequency 1             ; --                                                                                ;
; Nominal PFD frequency         ; 50.0 MHz                                                                          ;
; Nominal VCO frequency         ; 500.0 MHz                                                                         ;
; VCO post scale K counter      ; 2                                                                                 ;
; VCO frequency control         ; Auto                                                                              ;
; VCO phase shift step          ; 250 ps                                                                            ;
; VCO multiply                  ; --                                                                                ;
; VCO divide                    ; --                                                                                ;
; Freq min lock                 ; 30.0 MHz                                                                          ;
; Freq max lock                 ; 65.02 MHz                                                                         ;
; M VCO Tap                     ; 4                                                                                 ;
; M Initial                     ; 2                                                                                 ;
; M value                       ; 10                                                                                ;
; N value                       ; 1                                                                                 ;
; Charge pump current           ; setting 1                                                                         ;
; Loop filter resistance        ; setting 27                                                                        ;
; Loop filter capacitance       ; setting 0                                                                         ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                                              ;
; Bandwidth type                ; Medium                                                                            ;
; Real time reconfigurable      ; Off                                                                               ;
; Scan chain MIF file           ; --                                                                                ;
; Preserve PLL counter order    ; Off                                                                               ;
; PLL location                  ; PLL_1                                                                             ;
; Inclk0 signal                 ; Clk                                                                               ;
; Inclk1 signal                 ; --                                                                                ;
; Inclk0 signal type            ; Dedicated Pin                                                                     ;
; Inclk1 signal type            ; --                                                                                ;
+-------------------------------+-----------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                   ;
+-----------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------+
; Name                                                                                          ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                     ;
+-----------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------+
; cam_soc:NiosII|cam_soc_sdram_pll:sdram_pll|cam_soc_sdram_pll_altpll_lqa2:sd1|wire_pll7_clk[0] ; clock0       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)       ; 4.50 (250 ps)    ; 50/50      ; C1      ; 10            ; 5/5 Even   ; --            ; 2       ; 4       ; NiosII|sdram_pll|sd1|pll7|clk[0] ;
; cam_soc:NiosII|cam_soc_sdram_pll:sdram_pll|cam_soc_sdram_pll_altpll_lqa2:sd1|wire_pll7_clk[1] ; clock1       ; 1    ; 1   ; 50.0 MHz         ; -54 (-3000 ps) ; 4.50 (250 ps)    ; 50/50      ; C0      ; 10            ; 5/5 Even   ; --            ; 1       ; 0       ; NiosII|sdram_pll|sd1|pll7|clk[1] ;
+-----------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-----------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                      ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                          ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |test                                                                                                           ; 4192 (43)   ; 2398 (17)                 ; 119 (119)     ; 3189760     ; 393  ; 0            ; 0       ; 0         ; 217  ; 0            ; 1794 (26)    ; 611 (0)           ; 1787 (17)        ; |test                                                                                                                                                                                                                                                                                                                                                                                                        ; work         ;
;    |HexDriver:hex0|                                                                                             ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |test|HexDriver:hex0                                                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;    |HexDriver:hex1|                                                                                             ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |test|HexDriver:hex1                                                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;    |HexDriver:hex2|                                                                                             ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |test|HexDriver:hex2                                                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;    |HexDriver:hex3|                                                                                             ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |test|HexDriver:hex3                                                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;    |HexDriver:hex4|                                                                                             ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |test|HexDriver:hex4                                                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;    |HexDriver:hex5|                                                                                             ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |test|HexDriver:hex5                                                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;    |HexDriver:hex6|                                                                                             ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |test|HexDriver:hex6                                                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;    |HexDriver:hex7|                                                                                             ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |test|HexDriver:hex7                                                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;    |Image_Input:Inoutmodule|                                                                                    ; 672 (396)   ; 229 (127)                 ; 0 (0)         ; 3145728     ; 384  ; 0            ; 0       ; 0         ; 0    ; 0            ; 443 (266)    ; 7 (7)             ; 222 (126)        ; |test|Image_Input:Inoutmodule                                                                                                                                                                                                                                                                                                                                                                                ; work         ;
;       |VRAM:VideoMemory2|                                                                                       ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 1048576     ; 128  ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |test|Image_Input:Inoutmodule|VRAM:VideoMemory2                                                                                                                                                                                                                                                                                                                                                              ; work         ;
;          |altsyncram:altsyncram_component|                                                                      ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 1048576     ; 128  ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |test|Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                                              ; work         ;
;             |altsyncram_2sj1:auto_generated|                                                                    ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 1048576     ; 128  ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |test|Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated                                                                                                                                                                                                                                                                                               ; work         ;
;                |decode_rsa:decode2|                                                                             ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |test|Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_rsa:decode2                                                                                                                                                                                                                                                                            ; work         ;
;       |VRAM:VideoMemory3|                                                                                       ; 79 (0)      ; 6 (0)                     ; 0 (0)         ; 1048576     ; 128  ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (0)       ; 0 (0)             ; 6 (0)            ; |test|Image_Input:Inoutmodule|VRAM:VideoMemory3                                                                                                                                                                                                                                                                                                                                                              ; work         ;
;          |altsyncram:altsyncram_component|                                                                      ; 79 (0)      ; 6 (0)                     ; 0 (0)         ; 1048576     ; 128  ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (0)       ; 0 (0)             ; 6 (0)            ; |test|Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                                              ; work         ;
;             |altsyncram_2sj1:auto_generated|                                                                    ; 79 (6)      ; 6 (6)                     ; 0 (0)         ; 1048576     ; 128  ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (0)       ; 0 (0)             ; 6 (6)            ; |test|Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated                                                                                                                                                                                                                                                                                               ; work         ;
;                |decode_k8a:rden_decode_b|                                                                       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |test|Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_k8a:rden_decode_b                                                                                                                                                                                                                                                                      ; work         ;
;                |decode_rsa:decode2|                                                                             ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |test|Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_rsa:decode2                                                                                                                                                                                                                                                                            ; work         ;
;                |mux_qob:mux3|                                                                                   ; 64 (64)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)      ; 0 (0)             ; 0 (0)            ; |test|Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|mux_qob:mux3                                                                                                                                                                                                                                                                                  ; work         ;
;       |VRAM:VideoMemory|                                                                                        ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 1048576     ; 128  ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |test|Image_Input:Inoutmodule|VRAM:VideoMemory                                                                                                                                                                                                                                                                                                                                                               ; work         ;
;          |altsyncram:altsyncram_component|                                                                      ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 1048576     ; 128  ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |test|Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component                                                                                                                                                                                                                                                                                                                               ; work         ;
;             |altsyncram_2sj1:auto_generated|                                                                    ; 15 (0)      ; 0 (0)                     ; 0 (0)         ; 1048576     ; 128  ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 0 (0)            ; |test|Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated                                                                                                                                                                                                                                                                                                ; work         ;
;                |decode_k8a:rden_decode_b|                                                                       ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |test|Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_k8a:rden_decode_b                                                                                                                                                                                                                                                                       ; work         ;
;                |decode_rsa:decode2|                                                                             ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 0 (0)            ; |test|Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_rsa:decode2                                                                                                                                                                                                                                                                             ; work         ;
;       |encryptor:encryption_module1|                                                                            ; 177 (177)   ; 96 (96)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 81 (81)      ; 0 (0)             ; 96 (96)          ; |test|Image_Input:Inoutmodule|encryptor:encryption_module1                                                                                                                                                                                                                                                                                                                                                   ; work         ;
;    |Key_Receiver:IOmodule|                                                                                      ; 48 (48)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 30 (30)          ; |test|Key_Receiver:IOmodule                                                                                                                                                                                                                                                                                                                                                                                  ; work         ;
;    |SCCB_master:sccb|                                                                                           ; 217 (217)   ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 147 (147)    ; 2 (2)             ; 68 (68)          ; |test|SCCB_master:sccb                                                                                                                                                                                                                                                                                                                                                                                       ; work         ;
;    |cam_soc:NiosII|                                                                                             ; 3004 (0)    ; 1960 (0)                  ; 0 (0)         ; 44032       ; 9    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1044 (0)     ; 588 (0)           ; 1372 (0)         ; |test|cam_soc:NiosII                                                                                                                                                                                                                                                                                                                                                                                         ; cam_soc      ;
;       |altera_reset_controller:rst_controller_001|                                                              ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 2 (0)            ; |test|cam_soc:NiosII|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                                                                              ; cam_soc      ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |test|cam_soc:NiosII|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                   ; cam_soc      ;
;       |altera_reset_controller:rst_controller|                                                                  ; 16 (10)     ; 16 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (5)             ; 7 (5)            ; |test|cam_soc:NiosII|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                  ; cam_soc      ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                       ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test|cam_soc:NiosII|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                   ; cam_soc      ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                           ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test|cam_soc:NiosII|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                       ; cam_soc      ;
;       |cam_soc_jtag_uart_0:jtag_uart_0|                                                                         ; 161 (40)    ; 105 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (17)      ; 17 (2)            ; 98 (20)          ; |test|cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0                                                                                                                                                                                                                                                                                                                                                         ; cam_soc      ;
;          |alt_jtag_atlantic:cam_soc_jtag_uart_0_alt_jtag_atlantic|                                              ; 71 (71)     ; 52 (52)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 15 (15)           ; 38 (38)          ; |test|cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cam_soc_jtag_uart_0_alt_jtag_atlantic                                                                                                                                                                                                                                                                                                 ; work         ;
;          |cam_soc_jtag_uart_0_scfifo_r:the_cam_soc_jtag_uart_0_scfifo_r|                                        ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |test|cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|cam_soc_jtag_uart_0_scfifo_r:the_cam_soc_jtag_uart_0_scfifo_r                                                                                                                                                                                                                                                                                           ; cam_soc      ;
;             |scfifo:rfifo|                                                                                      ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |test|cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|cam_soc_jtag_uart_0_scfifo_r:the_cam_soc_jtag_uart_0_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                                              ; work         ;
;                |scfifo_jr21:auto_generated|                                                                     ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |test|cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|cam_soc_jtag_uart_0_scfifo_r:the_cam_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                                                                   ; work         ;
;                   |a_dpfifo_q131:dpfifo|                                                                        ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |test|cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|cam_soc_jtag_uart_0_scfifo_r:the_cam_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                                                                                                                              ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                  ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |test|cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|cam_soc_jtag_uart_0_scfifo_r:the_cam_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                      ; work         ;
;                         |cntr_do7:count_usedw|                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |test|cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|cam_soc_jtag_uart_0_scfifo_r:the_cam_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                                                                 ; work         ;
;                      |cntr_1ob:rd_ptr_count|                                                                    ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |test|cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|cam_soc_jtag_uart_0_scfifo_r:the_cam_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                                                                        ; work         ;
;                      |cntr_1ob:wr_ptr|                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |test|cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|cam_soc_jtag_uart_0_scfifo_r:the_cam_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                                                              ; work         ;
;                      |dpram_nl21:FIFOram|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |test|cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|cam_soc_jtag_uart_0_scfifo_r:the_cam_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                                                                                                                           ; work         ;
;                         |altsyncram_r1m1:altsyncram1|                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |test|cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|cam_soc_jtag_uart_0_scfifo_r:the_cam_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                                                                                                                               ; work         ;
;          |cam_soc_jtag_uart_0_scfifo_w:the_cam_soc_jtag_uart_0_scfifo_w|                                        ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |test|cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|cam_soc_jtag_uart_0_scfifo_w:the_cam_soc_jtag_uart_0_scfifo_w                                                                                                                                                                                                                                                                                           ; cam_soc      ;
;             |scfifo:wfifo|                                                                                      ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |test|cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|cam_soc_jtag_uart_0_scfifo_w:the_cam_soc_jtag_uart_0_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                                              ; work         ;
;                |scfifo_jr21:auto_generated|                                                                     ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |test|cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|cam_soc_jtag_uart_0_scfifo_w:the_cam_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                                                                   ; work         ;
;                   |a_dpfifo_q131:dpfifo|                                                                        ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |test|cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|cam_soc_jtag_uart_0_scfifo_w:the_cam_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo                                                                                                                                                                                                                              ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                  ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |test|cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|cam_soc_jtag_uart_0_scfifo_w:the_cam_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                      ; work         ;
;                         |cntr_do7:count_usedw|                                                                  ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |test|cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|cam_soc_jtag_uart_0_scfifo_w:the_cam_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                                                                 ; work         ;
;                      |cntr_1ob:rd_ptr_count|                                                                    ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |test|cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|cam_soc_jtag_uart_0_scfifo_w:the_cam_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                                                                        ; work         ;
;                      |cntr_1ob:wr_ptr|                                                                          ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |test|cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|cam_soc_jtag_uart_0_scfifo_w:the_cam_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                                                              ; work         ;
;                      |dpram_nl21:FIFOram|                                                                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |test|cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|cam_soc_jtag_uart_0_scfifo_w:the_cam_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram                                                                                                                                                                                                           ; work         ;
;                         |altsyncram_r1m1:altsyncram1|                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |test|cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|cam_soc_jtag_uart_0_scfifo_w:the_cam_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1                                                                                                                                                                               ; work         ;
;       |cam_soc_led:led|                                                                                         ; 20 (20)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 8 (8)             ; 8 (8)            ; |test|cam_soc:NiosII|cam_soc_led:led                                                                                                                                                                                                                                                                                                                                                                         ; cam_soc      ;
;       |cam_soc_led:to_hw_sig|                                                                                   ; 19 (19)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 3 (3)             ; 13 (13)          ; |test|cam_soc:NiosII|cam_soc_led:to_hw_sig                                                                                                                                                                                                                                                                                                                                                                   ; cam_soc      ;
;       |cam_soc_mm_interconnect_0:mm_interconnect_0|                                                             ; 1356 (0)    ; 924 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 319 (0)      ; 422 (0)           ; 615 (0)          ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                                             ; cam_soc      ;
;          |altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo|                                   ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                          ; cam_soc      ;
;          |altera_avalon_sc_fifo:led_s1_agent_rsp_fifo|                                                          ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 2 (2)            ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:led_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                 ; cam_soc      ;
;          |altera_avalon_sc_fifo:nios2_qsys_0_debug_mem_slave_agent_rsp_fifo|                                    ; 11 (11)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 6 (6)            ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_qsys_0_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                           ; cam_soc      ;
;          |altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|                                             ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 6 (6)            ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                    ; cam_soc      ;
;          |altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo|                                             ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                    ; cam_soc      ;
;          |altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|                                                      ; 346 (346)   ; 330 (330)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 160 (160)         ; 171 (171)        ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo                                                                                                                                                                                                                                                                                             ; cam_soc      ;
;          |altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|                                                        ; 43 (43)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 3 (3)             ; 29 (29)          ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                               ; cam_soc      ;
;          |altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|                                      ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                             ; cam_soc      ;
;          |altera_avalon_sc_fifo:to_hw_port_s1_agent_rsp_fifo|                                                   ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 6 (6)            ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:to_hw_port_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                          ; cam_soc      ;
;          |altera_avalon_sc_fifo:to_hw_sig_s1_agent_rsp_fifo|                                                    ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:to_hw_sig_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                           ; cam_soc      ;
;          |altera_avalon_sc_fifo:to_sw_port_s1_agent_rsp_fifo|                                                   ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:to_sw_port_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                          ; cam_soc      ;
;          |altera_avalon_sc_fifo:to_sw_sig_s1_agent_rsp_fifo|                                                    ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:to_sw_sig_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                           ; cam_soc      ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_001|                                                 ; 73 (0)      ; 70 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 59 (0)            ; 11 (0)           ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001                                                                                                                                                                                                                                                                                        ; cam_soc      ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                          ; 73 (69)     ; 70 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 59 (57)           ; 11 (11)          ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                               ; cam_soc      ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                ; work         ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                ; work         ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_002|                                                 ; 70 (0)      ; 70 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 37 (0)            ; 33 (0)           ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002                                                                                                                                                                                                                                                                                        ; cam_soc      ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                          ; 70 (66)     ; 70 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 37 (35)           ; 33 (32)          ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                               ; cam_soc      ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                ; work         ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                ; work         ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_003|                                                 ; 71 (0)      ; 70 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 38 (0)            ; 33 (0)           ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003                                                                                                                                                                                                                                                                                        ; cam_soc      ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                          ; 71 (67)     ; 70 (66)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 38 (36)           ; 33 (33)          ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                               ; cam_soc      ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                ; work         ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                ; work         ;
;          |altera_avalon_st_handshake_clock_crosser:crosser|                                                     ; 139 (0)     ; 136 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 125 (0)           ; 11 (0)           ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser                                                                                                                                                                                                                                                                                            ; cam_soc      ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                          ; 139 (135)   ; 136 (132)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 125 (123)         ; 11 (10)          ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                   ; cam_soc      ;
;                |altera_std_synchronizer:in_to_out_synchronizer|                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer                                                                                                                                                                                                    ; work         ;
;                |altera_std_synchronizer:out_to_in_synchronizer|                                                 ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer                                                                                                                                                                                                    ; work         ;
;          |altera_merlin_master_translator:nios2_qsys_0_data_master_translator|                                  ; 9 (9)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 5 (5)            ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator                                                                                                                                                                                                                                                                         ; cam_soc      ;
;          |altera_merlin_master_translator:nios2_qsys_0_instruction_master_translator|                           ; 13 (13)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 1 (1)            ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_qsys_0_instruction_master_translator                                                                                                                                                                                                                                                                  ; cam_soc      ;
;          |altera_merlin_slave_agent:nios2_qsys_0_debug_mem_slave_agent|                                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_qsys_0_debug_mem_slave_agent                                                                                                                                                                                                                                                                                ; cam_soc      ;
;          |altera_merlin_slave_agent:onchip_memory2_0_s1_agent|                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onchip_memory2_0_s1_agent                                                                                                                                                                                                                                                                                         ; cam_soc      ;
;          |altera_merlin_slave_agent:sdram_s1_agent|                                                             ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent                                                                                                                                                                                                                                                                                                    ; cam_soc      ;
;          |altera_merlin_slave_agent:sysid_qsys_0_control_slave_agent|                                           ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sysid_qsys_0_control_slave_agent                                                                                                                                                                                                                                                                                  ; cam_soc      ;
;          |altera_merlin_slave_agent:to_hw_port_s1_agent|                                                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:to_hw_port_s1_agent                                                                                                                                                                                                                                                                                               ; cam_soc      ;
;          |altera_merlin_slave_agent:to_hw_sig_s1_agent|                                                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:to_hw_sig_s1_agent                                                                                                                                                                                                                                                                                                ; cam_soc      ;
;          |altera_merlin_slave_agent:to_sw_port_s1_agent|                                                        ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:to_sw_port_s1_agent                                                                                                                                                                                                                                                                                               ; cam_soc      ;
;          |altera_merlin_slave_agent:to_sw_sig_s1_agent|                                                         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:to_sw_sig_s1_agent                                                                                                                                                                                                                                                                                                ; cam_soc      ;
;          |altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|                              ; 24 (24)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 23 (23)          ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator                                                                                                                                                                                                                                                                     ; cam_soc      ;
;          |altera_merlin_slave_translator:led_s1_translator|                                                     ; 15 (15)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:led_s1_translator                                                                                                                                                                                                                                                                                            ; cam_soc      ;
;          |altera_merlin_slave_translator:nios2_qsys_0_debug_mem_slave_translator|                               ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_qsys_0_debug_mem_slave_translator                                                                                                                                                                                                                                                                      ; cam_soc      ;
;          |altera_merlin_slave_translator:onchip_memory2_0_s1_translator|                                        ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_0_s1_translator                                                                                                                                                                                                                                                                               ; cam_soc      ;
;          |altera_merlin_slave_translator:sdram_pll_pll_slave_translator|                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sdram_pll_pll_slave_translator                                                                                                                                                                                                                                                                               ; cam_soc      ;
;          |altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|                                 ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator                                                                                                                                                                                                                                                                        ; cam_soc      ;
;          |altera_merlin_slave_translator:to_hw_port_s1_translator|                                              ; 22 (22)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 20 (20)          ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:to_hw_port_s1_translator                                                                                                                                                                                                                                                                                     ; cam_soc      ;
;          |altera_merlin_slave_translator:to_hw_sig_s1_translator|                                               ; 15 (15)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 12 (12)          ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:to_hw_sig_s1_translator                                                                                                                                                                                                                                                                                      ; cam_soc      ;
;          |altera_merlin_slave_translator:to_sw_port_s1_translator|                                              ; 7 (7)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:to_sw_port_s1_translator                                                                                                                                                                                                                                                                                     ; cam_soc      ;
;          |altera_merlin_slave_translator:to_sw_sig_s1_translator|                                               ; 12 (12)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 7 (7)            ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:to_sw_sig_s1_translator                                                                                                                                                                                                                                                                                      ; cam_soc      ;
;          |cam_soc_mm_interconnect_0_cmd_demux:cmd_demux|                                                        ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                                               ; cam_soc      ;
;          |cam_soc_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                                ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                                                                                       ; cam_soc      ;
;          |cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_001|                                                    ; 12 (9)      ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)        ; 0 (0)             ; 6 (3)            ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_001                                                                                                                                                                                                                                                                                           ; cam_soc      ;
;             |altera_merlin_arbitrator:arb|                                                                      ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                              ; cam_soc      ;
;          |cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_002|                                                    ; 56 (53)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)        ; 0 (0)             ; 51 (48)          ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_002                                                                                                                                                                                                                                                                                           ; cam_soc      ;
;             |altera_merlin_arbitrator:arb|                                                                      ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                              ; cam_soc      ;
;          |cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_003|                                                    ; 11 (8)      ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)        ; 0 (0)             ; 5 (2)            ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_003                                                                                                                                                                                                                                                                                           ; cam_soc      ;
;             |altera_merlin_arbitrator:arb|                                                                      ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_003|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                              ; cam_soc      ;
;          |cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_004|                                                    ; 56 (52)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (41)      ; 0 (0)             ; 13 (10)          ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_004                                                                                                                                                                                                                                                                                           ; cam_soc      ;
;             |altera_merlin_arbitrator:arb|                                                                      ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_004|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                              ; cam_soc      ;
;          |cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_006|                                                    ; 67 (64)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 65 (61)          ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_006                                                                                                                                                                                                                                                                                           ; cam_soc      ;
;             |altera_merlin_arbitrator:arb|                                                                      ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_006|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                              ; cam_soc      ;
;          |cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_007|                                                    ; 11 (8)      ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (5)        ; 0 (0)             ; 5 (2)            ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_007                                                                                                                                                                                                                                                                                           ; cam_soc      ;
;             |altera_merlin_arbitrator:arb|                                                                      ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_007|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                              ; cam_soc      ;
;          |cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_008|                                                    ; 14 (11)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (8)        ; 0 (0)             ; 5 (2)            ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_008                                                                                                                                                                                                                                                                                           ; cam_soc      ;
;             |altera_merlin_arbitrator:arb|                                                                      ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_008|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                              ; cam_soc      ;
;          |cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_009|                                                    ; 11 (7)      ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (4)        ; 0 (0)             ; 5 (2)            ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_009                                                                                                                                                                                                                                                                                           ; cam_soc      ;
;             |altera_merlin_arbitrator:arb|                                                                      ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_009|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                              ; cam_soc      ;
;          |cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_010|                                                    ; 11 (7)      ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (4)        ; 0 (0)             ; 5 (2)            ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_010                                                                                                                                                                                                                                                                                           ; cam_soc      ;
;             |altera_merlin_arbitrator:arb|                                                                      ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 3 (3)            ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_010|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                              ; cam_soc      ;
;          |cam_soc_mm_interconnect_0_router:router|                                                              ; 27 (27)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 0 (0)            ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                                                     ; cam_soc      ;
;          |cam_soc_mm_interconnect_0_router_001:router_001|                                                      ; 22 (22)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 0 (0)            ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                                                                                             ; cam_soc      ;
;          |cam_soc_mm_interconnect_0_router_003:router_008|                                                      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_router_003:router_008                                                                                                                                                                                                                                                                                             ; cam_soc      ;
;          |cam_soc_mm_interconnect_0_rsp_demux_001:rsp_demux_002|                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_rsp_demux_001:rsp_demux_002                                                                                                                                                                                                                                                                                       ; cam_soc      ;
;          |cam_soc_mm_interconnect_0_rsp_demux_001:rsp_demux_003|                                                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_rsp_demux_001:rsp_demux_003                                                                                                                                                                                                                                                                                       ; cam_soc      ;
;          |cam_soc_mm_interconnect_0_rsp_demux_001:rsp_demux_004|                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_rsp_demux_001:rsp_demux_004                                                                                                                                                                                                                                                                                       ; cam_soc      ;
;          |cam_soc_mm_interconnect_0_rsp_demux_001:rsp_demux_006|                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_rsp_demux_001:rsp_demux_006                                                                                                                                                                                                                                                                                       ; cam_soc      ;
;          |cam_soc_mm_interconnect_0_rsp_demux_001:rsp_demux_007|                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_rsp_demux_001:rsp_demux_007                                                                                                                                                                                                                                                                                       ; cam_soc      ;
;          |cam_soc_mm_interconnect_0_rsp_demux_001:rsp_demux_008|                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_rsp_demux_001:rsp_demux_008                                                                                                                                                                                                                                                                                       ; cam_soc      ;
;          |cam_soc_mm_interconnect_0_rsp_demux_001:rsp_demux_010|                                                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_rsp_demux_001:rsp_demux_010                                                                                                                                                                                                                                                                                       ; cam_soc      ;
;          |cam_soc_mm_interconnect_0_rsp_mux:rsp_mux|                                                            ; 92 (92)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 52 (52)          ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                                                   ; cam_soc      ;
;          |cam_soc_mm_interconnect_0_rsp_mux_001:rsp_mux_001|                                                    ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; |test|cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_rsp_mux_001:rsp_mux_001                                                                                                                                                                                                                                                                                           ; cam_soc      ;
;       |cam_soc_nios2_qsys_0:nios2_qsys_0|                                                                       ; 1144 (0)    ; 586 (0)                   ; 0 (0)         ; 10240       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 505 (0)      ; 46 (0)            ; 593 (0)          ; |test|cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0                                                                                                                                                                                                                                                                                                                                                       ; cam_soc      ;
;          |cam_soc_nios2_qsys_0_cpu:cpu|                                                                         ; 1144 (762)  ; 586 (318)                 ; 0 (0)         ; 10240       ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 505 (392)    ; 46 (0)            ; 593 (370)        ; |test|cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu                                                                                                                                                                                                                                                                                                                          ; cam_soc      ;
;             |cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|                         ; 382 (82)    ; 268 (80)                  ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 113 (1)      ; 46 (1)            ; 223 (80)         ; |test|cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci                                                                                                                                                                                                                                                ; cam_soc      ;
;                |cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper:the_cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper|  ; 138 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (0)       ; 42 (0)            ; 54 (0)           ; |test|cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper:the_cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper                                                                                                                                                  ; cam_soc      ;
;                   |cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk:the_cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk| ; 50 (46)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 38 (36)           ; 11 (9)           ; |test|cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper:the_cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper|cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk:the_cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk                                                      ; cam_soc      ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer3|                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |test|cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper:the_cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper|cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk:the_cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer4|                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |test|cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper:the_cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper|cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk:the_cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; work         ;
;                   |cam_soc_nios2_qsys_0_cpu_debug_slave_tck:the_cam_soc_nios2_qsys_0_cpu_debug_slave_tck|       ; 86 (82)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 4 (0)             ; 43 (43)          ; |test|cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper:the_cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper|cam_soc_nios2_qsys_0_cpu_debug_slave_tck:the_cam_soc_nios2_qsys_0_cpu_debug_slave_tck                                                            ; cam_soc      ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer1|                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |test|cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper:the_cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper|cam_soc_nios2_qsys_0_cpu_debug_slave_tck:the_cam_soc_nios2_qsys_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer2|                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |test|cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper:the_cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper|cam_soc_nios2_qsys_0_cpu_debug_slave_tck:the_cam_soc_nios2_qsys_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; work         ;
;                   |sld_virtual_jtag_basic:cam_soc_nios2_qsys_0_cpu_debug_slave_phy|                             ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |test|cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper:the_cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:cam_soc_nios2_qsys_0_cpu_debug_slave_phy                                                                                  ; work         ;
;                |cam_soc_nios2_qsys_0_cpu_nios2_avalon_reg:the_cam_soc_nios2_qsys_0_cpu_nios2_avalon_reg|        ; 9 (9)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 3 (3)            ; |test|cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_nios2_avalon_reg:the_cam_soc_nios2_qsys_0_cpu_nios2_avalon_reg                                                                                                                                                        ; cam_soc      ;
;                |cam_soc_nios2_qsys_0_cpu_nios2_oci_break:the_cam_soc_nios2_qsys_0_cpu_nios2_oci_break|          ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |test|cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_nios2_oci_break:the_cam_soc_nios2_qsys_0_cpu_nios2_oci_break                                                                                                                                                          ; cam_soc      ;
;                |cam_soc_nios2_qsys_0_cpu_nios2_oci_debug:the_cam_soc_nios2_qsys_0_cpu_nios2_oci_debug|          ; 10 (8)      ; 8 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 8 (8)            ; |test|cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_nios2_oci_debug:the_cam_soc_nios2_qsys_0_cpu_nios2_oci_debug                                                                                                                                                          ; cam_soc      ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 0 (0)            ; |test|cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_nios2_oci_debug:the_cam_soc_nios2_qsys_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                      ; work         ;
;                |cam_soc_nios2_qsys_0_cpu_nios2_ocimem:the_cam_soc_nios2_qsys_0_cpu_nios2_ocimem|                ; 115 (115)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 64 (64)      ; 1 (1)             ; 50 (50)          ; |test|cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_nios2_ocimem:the_cam_soc_nios2_qsys_0_cpu_nios2_ocimem                                                                                                                                                                ; cam_soc      ;
;                   |cam_soc_nios2_qsys_0_cpu_ociram_sp_ram_module:cam_soc_nios2_qsys_0_cpu_ociram_sp_ram|        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |test|cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_nios2_ocimem:the_cam_soc_nios2_qsys_0_cpu_nios2_ocimem|cam_soc_nios2_qsys_0_cpu_ociram_sp_ram_module:cam_soc_nios2_qsys_0_cpu_ociram_sp_ram                                                                           ; cam_soc      ;
;                      |altsyncram:the_altsyncram|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |test|cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_nios2_ocimem:the_cam_soc_nios2_qsys_0_cpu_nios2_ocimem|cam_soc_nios2_qsys_0_cpu_ociram_sp_ram_module:cam_soc_nios2_qsys_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                 ; work         ;
;                         |altsyncram_4a31:auto_generated|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |test|cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_nios2_ocimem:the_cam_soc_nios2_qsys_0_cpu_nios2_ocimem|cam_soc_nios2_qsys_0_cpu_ociram_sp_ram_module:cam_soc_nios2_qsys_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_4a31:auto_generated                  ; work         ;
;             |cam_soc_nios2_qsys_0_cpu_register_bank_a_module:cam_soc_nios2_qsys_0_cpu_register_bank_a|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |test|cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_register_bank_a_module:cam_soc_nios2_qsys_0_cpu_register_bank_a                                                                                                                                                                                                                                 ; cam_soc      ;
;                |altsyncram:the_altsyncram|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |test|cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_register_bank_a_module:cam_soc_nios2_qsys_0_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                       ; work         ;
;                   |altsyncram_6mc1:auto_generated|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |test|cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_register_bank_a_module:cam_soc_nios2_qsys_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated                                                                                                                                                                        ; work         ;
;             |cam_soc_nios2_qsys_0_cpu_register_bank_b_module:cam_soc_nios2_qsys_0_cpu_register_bank_b|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |test|cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_register_bank_b_module:cam_soc_nios2_qsys_0_cpu_register_bank_b                                                                                                                                                                                                                                 ; cam_soc      ;
;                |altsyncram:the_altsyncram|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |test|cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_register_bank_b_module:cam_soc_nios2_qsys_0_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                       ; work         ;
;                   |altsyncram_6mc1:auto_generated|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |test|cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_register_bank_b_module:cam_soc_nios2_qsys_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated                                                                                                                                                                        ; work         ;
;       |cam_soc_onchip_memory2_0:onchip_memory2_0|                                                               ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |test|cam_soc:NiosII|cam_soc_onchip_memory2_0:onchip_memory2_0                                                                                                                                                                                                                                                                                                                                               ; cam_soc      ;
;          |altsyncram:the_altsyncram|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |test|cam_soc:NiosII|cam_soc_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                     ; work         ;
;             |altsyncram_l1d1:auto_generated|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |test|cam_soc:NiosII|cam_soc_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_l1d1:auto_generated                                                                                                                                                                                                                                                                                      ; work         ;
;       |cam_soc_sdram:sdram|                                                                                     ; 445 (280)   ; 284 (156)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 159 (155)    ; 64 (2)            ; 222 (97)         ; |test|cam_soc:NiosII|cam_soc_sdram:sdram                                                                                                                                                                                                                                                                                                                                                                     ; cam_soc      ;
;          |cam_soc_sdram_input_efifo_module:the_cam_soc_sdram_input_efifo_module|                                ; 195 (195)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 62 (62)           ; 129 (129)        ; |test|cam_soc:NiosII|cam_soc_sdram:sdram|cam_soc_sdram_input_efifo_module:the_cam_soc_sdram_input_efifo_module                                                                                                                                                                                                                                                                                               ; cam_soc      ;
;       |cam_soc_sdram_pll:sdram_pll|                                                                             ; 12 (8)      ; 6 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (0)             ; 7 (5)            ; |test|cam_soc:NiosII|cam_soc_sdram_pll:sdram_pll                                                                                                                                                                                                                                                                                                                                                             ; cam_soc      ;
;          |cam_soc_sdram_pll_altpll_lqa2:sd1|                                                                    ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |test|cam_soc:NiosII|cam_soc_sdram_pll:sdram_pll|cam_soc_sdram_pll_altpll_lqa2:sd1                                                                                                                                                                                                                                                                                                                           ; cam_soc      ;
;          |cam_soc_sdram_pll_stdsync_sv6:stdsync2|                                                               ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (0)             ; 1 (0)            ; |test|cam_soc:NiosII|cam_soc_sdram_pll:sdram_pll|cam_soc_sdram_pll_stdsync_sv6:stdsync2                                                                                                                                                                                                                                                                                                                      ; cam_soc      ;
;             |cam_soc_sdram_pll_dffpipe_l2c:dffpipe3|                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |test|cam_soc:NiosII|cam_soc_sdram_pll:sdram_pll|cam_soc_sdram_pll_stdsync_sv6:stdsync2|cam_soc_sdram_pll_dffpipe_l2c:dffpipe3                                                                                                                                                                                                                                                                               ; cam_soc      ;
;       |cam_soc_to_hw_port:to_hw_port|                                                                           ; 36 (36)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 16 (16)           ; 16 (16)          ; |test|cam_soc:NiosII|cam_soc_to_hw_port:to_hw_port                                                                                                                                                                                                                                                                                                                                                           ; cam_soc      ;
;       |cam_soc_to_sw_sig:to_sw_sig|                                                                             ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |test|cam_soc:NiosII|cam_soc_to_sw_sig:to_sw_sig                                                                                                                                                                                                                                                                                                                                                             ; cam_soc      ;
;    |sld_hub:auto_hub|                                                                                           ; 173 (1)     ; 97 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (1)       ; 14 (0)            ; 83 (0)           ; |test|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                       ; work         ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                                                            ; 172 (127)   ; 97 (69)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 75 (58)      ; 14 (14)           ; 83 (58)          ; |test|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                                                                                                                                                                                                          ; work         ;
;          |sld_rom_sr:hub_info_reg|                                                                              ; 25 (25)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 9 (9)            ; |test|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                                                                                  ; work         ;
;          |sld_shadow_jsm:shadow_jsm|                                                                            ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |test|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                                                                                                ; work         ;
+-----------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                          ;
+---------------------+----------+---------------+---------------+-----------------------+----------+----------+
; Name                ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE     ;
+---------------------+----------+---------------+---------------+-----------------------+----------+----------+
; Shutter             ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; Cam_pwdn            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; Cam_reset_N         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; Cam_sdioc           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; Cam_xclk            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[0]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[1]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[2]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[3]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[4]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[5]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[6]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_R[7]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[0]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[1]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[2]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[3]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[4]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[5]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[6]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_G[7]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[0]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[1]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[2]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[3]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[4]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[5]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[6]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_B[7]            ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_CLK             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_SYNC_N          ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_BLANK_N         ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_VS              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; VGA_HS              ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[0]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[1]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[2]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[3]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[4]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[5]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[6]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[7]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[8]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[9]        ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[10]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[11]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[12]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[13]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[14]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[15]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[16]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[17]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[18]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_ADDR[19]       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_OE_N           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_WE_N           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_CE_N           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_LB_N           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_UB_N           ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR1               ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR2               ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR3               ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR4               ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR5               ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR6               ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; LEDR7               ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[0]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[1]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[2]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[3]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[4]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[5]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX0[6]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[0]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[1]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[2]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[3]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[4]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[5]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX1[6]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[0]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[1]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[2]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[3]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[4]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[5]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX2[6]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[0]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[1]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[2]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[3]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[4]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[5]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX3[6]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[0]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[1]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[2]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[3]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[4]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[5]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX4[6]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[0]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[1]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[2]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[3]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[4]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[5]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX5[6]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX6[0]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX6[1]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX6[2]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX6[3]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX6[4]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX6[5]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX6[6]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX7[0]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX7[1]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX7[2]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX7[3]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX7[4]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX7[5]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; HEX7[6]             ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; sdram_wire_addr[0]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_addr[1]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_addr[2]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_addr[3]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_addr[4]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_addr[5]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_addr[6]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_addr[7]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_addr[8]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_addr[9]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_addr[10] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_addr[11] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_addr[12] ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_ba[0]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_ba[1]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_cas_n    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_cke      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; sdram_wire_cs_n     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_dqm[0]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_dqm[1]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_dqm[2]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_dqm[3]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_ras_n    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_we_n     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; sdram_wire_clk      ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; SW1                 ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW2                 ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW14                ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW15                ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW16                ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; SW17                ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; Cam_sdiod           ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_DQ[0]          ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_DQ[1]          ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_DQ[2]          ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_DQ[3]          ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_DQ[4]          ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_DQ[5]          ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_DQ[6]          ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_DQ[7]          ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_DQ[8]          ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_DQ[9]          ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_DQ[10]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_DQ[11]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_DQ[12]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_DQ[13]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_DQ[14]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; SRAM_DQ[15]         ; Bidir    ; --            ; --            ; --                    ; --       ; --       ;
; sdram_wire_dq[0]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[1]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[2]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[3]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[4]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[5]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[6]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[7]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[8]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[9]    ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[10]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[11]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[12]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[13]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[14]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[15]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[16]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[17]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[18]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[19]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[20]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[21]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[22]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[23]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[24]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[25]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[26]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[27]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[28]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[29]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[30]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; sdram_wire_dq[31]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; Reset               ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; Run                 ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; Clk                 ; Input    ; (0) 0 ps      ; --            ; --                    ; --       ; --       ;
; Cam_pclk            ; Input    ; (6) 1314 ps   ; (0) 0 ps      ; --                    ; --       ; --       ;
; Cam_href            ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; SCCB_Run            ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; Cam_data[5]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; Cam_data[6]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; Cam_data[7]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; Cam_data[2]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; Cam_data[3]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; Cam_data[4]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; Cam_data[0]         ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; Cam_data[1]         ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; Cam_vsync           ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
+---------------------+----------+---------------+---------------+-----------------------+----------+----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                    ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                 ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Shutter                                                                                                                                             ;                   ;         ;
; SW1                                                                                                                                                 ;                   ;         ;
; SW2                                                                                                                                                 ;                   ;         ;
; SW14                                                                                                                                                ;                   ;         ;
; SW15                                                                                                                                                ;                   ;         ;
; SW16                                                                                                                                                ;                   ;         ;
; SW17                                                                                                                                                ;                   ;         ;
; Cam_sdiod                                                                                                                                           ;                   ;         ;
; SRAM_DQ[0]                                                                                                                                          ;                   ;         ;
; SRAM_DQ[1]                                                                                                                                          ;                   ;         ;
; SRAM_DQ[2]                                                                                                                                          ;                   ;         ;
; SRAM_DQ[3]                                                                                                                                          ;                   ;         ;
; SRAM_DQ[4]                                                                                                                                          ;                   ;         ;
; SRAM_DQ[5]                                                                                                                                          ;                   ;         ;
; SRAM_DQ[6]                                                                                                                                          ;                   ;         ;
; SRAM_DQ[7]                                                                                                                                          ;                   ;         ;
; SRAM_DQ[8]                                                                                                                                          ;                   ;         ;
; SRAM_DQ[9]                                                                                                                                          ;                   ;         ;
; SRAM_DQ[10]                                                                                                                                         ;                   ;         ;
; SRAM_DQ[11]                                                                                                                                         ;                   ;         ;
; SRAM_DQ[12]                                                                                                                                         ;                   ;         ;
; SRAM_DQ[13]                                                                                                                                         ;                   ;         ;
; SRAM_DQ[14]                                                                                                                                         ;                   ;         ;
; SRAM_DQ[15]                                                                                                                                         ;                   ;         ;
; sdram_wire_dq[0]                                                                                                                                    ;                   ;         ;
; sdram_wire_dq[1]                                                                                                                                    ;                   ;         ;
; sdram_wire_dq[2]                                                                                                                                    ;                   ;         ;
; sdram_wire_dq[3]                                                                                                                                    ;                   ;         ;
; sdram_wire_dq[4]                                                                                                                                    ;                   ;         ;
; sdram_wire_dq[5]                                                                                                                                    ;                   ;         ;
; sdram_wire_dq[6]                                                                                                                                    ;                   ;         ;
; sdram_wire_dq[7]                                                                                                                                    ;                   ;         ;
; sdram_wire_dq[8]                                                                                                                                    ;                   ;         ;
; sdram_wire_dq[9]                                                                                                                                    ;                   ;         ;
; sdram_wire_dq[10]                                                                                                                                   ;                   ;         ;
; sdram_wire_dq[11]                                                                                                                                   ;                   ;         ;
; sdram_wire_dq[12]                                                                                                                                   ;                   ;         ;
; sdram_wire_dq[13]                                                                                                                                   ;                   ;         ;
; sdram_wire_dq[14]                                                                                                                                   ;                   ;         ;
; sdram_wire_dq[15]                                                                                                                                   ;                   ;         ;
; sdram_wire_dq[16]                                                                                                                                   ;                   ;         ;
; sdram_wire_dq[17]                                                                                                                                   ;                   ;         ;
; sdram_wire_dq[18]                                                                                                                                   ;                   ;         ;
; sdram_wire_dq[19]                                                                                                                                   ;                   ;         ;
; sdram_wire_dq[20]                                                                                                                                   ;                   ;         ;
; sdram_wire_dq[21]                                                                                                                                   ;                   ;         ;
; sdram_wire_dq[22]                                                                                                                                   ;                   ;         ;
; sdram_wire_dq[23]                                                                                                                                   ;                   ;         ;
; sdram_wire_dq[24]                                                                                                                                   ;                   ;         ;
; sdram_wire_dq[25]                                                                                                                                   ;                   ;         ;
; sdram_wire_dq[26]                                                                                                                                   ;                   ;         ;
; sdram_wire_dq[27]                                                                                                                                   ;                   ;         ;
; sdram_wire_dq[28]                                                                                                                                   ;                   ;         ;
; sdram_wire_dq[29]                                                                                                                                   ;                   ;         ;
; sdram_wire_dq[30]                                                                                                                                   ;                   ;         ;
; sdram_wire_dq[31]                                                                                                                                   ;                   ;         ;
; Reset                                                                                                                                               ;                   ;         ;
;      - SCCB_master:sccb|state.Phase1                                                                                                                ; 1                 ; 6       ;
;      - SCCB_master:sccb|state.Phase2                                                                                                                ; 1                 ; 6       ;
;      - SCCB_master:sccb|state.INPUT                                                                                                                 ; 1                 ; 6       ;
;      - SCCB_master:sccb|state.FIN                                                                                                                   ; 1                 ; 6       ;
;      - SCCB_master:sccb|state.Phase3                                                                                                                ; 1                 ; 6       ;
;      - SCCB_master:sccb|state.Phase4                                                                                                                ; 1                 ; 6       ;
;      - SCCB_master:sccb|state.BREAK                                                                                                                 ; 1                 ; 6       ;
;      - SCCB_master:sccb|state.STOP                                                                                                                  ; 1                 ; 6       ;
;      - SCCB_master:sccb|state.PREP                                                                                                                  ; 1                 ; 6       ;
;      - freq_counter[14]                                                                                                                             ; 1                 ; 6       ;
;      - freq_counter[15]                                                                                                                             ; 1                 ; 6       ;
;      - Image_Input:Inoutmodule|vc[7]                                                                                                                ; 1                 ; 6       ;
;      - Image_Input:Inoutmodule|vc[9]                                                                                                                ; 1                 ; 6       ;
;      - Image_Input:Inoutmodule|vc[6]                                                                                                                ; 1                 ; 6       ;
;      - Image_Input:Inoutmodule|vc[8]                                                                                                                ; 1                 ; 6       ;
;      - Image_Input:Inoutmodule|vc[5]                                                                                                                ; 1                 ; 6       ;
;      - Image_Input:Inoutmodule|vc[4]                                                                                                                ; 1                 ; 6       ;
;      - Image_Input:Inoutmodule|vc[3]                                                                                                                ; 1                 ; 6       ;
;      - Image_Input:Inoutmodule|vc[2]                                                                                                                ; 1                 ; 6       ;
;      - Image_Input:Inoutmodule|vc[1]                                                                                                                ; 1                 ; 6       ;
;      - Image_Input:Inoutmodule|vc[0]                                                                                                                ; 1                 ; 6       ;
;      - Image_Input:Inoutmodule|hc[9]                                                                                                                ; 1                 ; 6       ;
;      - Image_Input:Inoutmodule|hc[8]                                                                                                                ; 1                 ; 6       ;
;      - Image_Input:Inoutmodule|hc[7]                                                                                                                ; 1                 ; 6       ;
;      - Image_Input:Inoutmodule|vs                                                                                                                   ; 1                 ; 6       ;
;      - Image_Input:Inoutmodule|hs                                                                                                                   ; 1                 ; 6       ;
;      - Image_Input:Inoutmodule|hc[0]                                                                                                                ; 1                 ; 6       ;
;      - Image_Input:Inoutmodule|hc[1]                                                                                                                ; 1                 ; 6       ;
;      - Image_Input:Inoutmodule|hc[2]                                                                                                                ; 1                 ; 6       ;
;      - Image_Input:Inoutmodule|hc[3]                                                                                                                ; 1                 ; 6       ;
;      - Image_Input:Inoutmodule|hc[4]                                                                                                                ; 1                 ; 6       ;
;      - Image_Input:Inoutmodule|hc[5]                                                                                                                ; 1                 ; 6       ;
;      - Image_Input:Inoutmodule|hc[6]                                                                                                                ; 1                 ; 6       ;
;      - Image_Input:Inoutmodule|state.PREP                                                                                                           ; 1                 ; 6       ;
;      - Image_Input:Inoutmodule|state.RUN                                                                                                            ; 1                 ; 6       ;
;      - Image_Input:Inoutmodule|state.SLEEP                                                                                                          ; 1                 ; 6       ;
;      - cam_soc:NiosII|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; 1                 ; 6       ;
;      - SCCB_master:sccb|state~17                                                                                                                    ; 1                 ; 6       ;
;      - cam_soc:NiosII|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]  ; 1                 ; 6       ;
;      - freq_counter~4                                                                                                                               ; 1                 ; 6       ;
;      - freq_counter[5]~5                                                                                                                            ; 1                 ; 6       ;
;      - freq_counter~6                                                                                                                               ; 1                 ; 6       ;
;      - freq_counter~7                                                                                                                               ; 1                 ; 6       ;
;      - freq_counter~8                                                                                                                               ; 1                 ; 6       ;
;      - freq_counter~9                                                                                                                               ; 1                 ; 6       ;
;      - freq_counter~10                                                                                                                              ; 1                 ; 6       ;
;      - freq_counter~11                                                                                                                              ; 1                 ; 6       ;
;      - freq_counter~12                                                                                                                              ; 1                 ; 6       ;
;      - freq_counter~13                                                                                                                              ; 1                 ; 6       ;
;      - freq_counter~14                                                                                                                              ; 1                 ; 6       ;
;      - freq_counter~15                                                                                                                              ; 1                 ; 6       ;
;      - freq_counter~16                                                                                                                              ; 1                 ; 6       ;
;      - freq_counter~17                                                                                                                              ; 1                 ; 6       ;
;      - freq_counter~18                                                                                                                              ; 1                 ; 6       ;
;      - cam_soc:NiosII|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]  ; 1                 ; 6       ;
;      - cam_soc:NiosII|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out     ; 1                 ; 6       ;
;      - cam_soc:NiosII|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[0]      ; 1                 ; 6       ;
;      - cam_soc:NiosII|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain[1]      ; 1                 ; 6       ;
;      - LEDR5~output                                                                                                                                 ; 1                 ; 6       ;
;      - Cam_reset_N~output                                                                                                                           ; 1                 ; 6       ;
; Run                                                                                                                                                 ;                   ;         ;
;      - Image_Input:Inoutmodule|Selector0~0                                                                                                          ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|state.SLEEP~0                                                                                                        ; 0                 ; 6       ;
;      - LEDR6~output                                                                                                                                 ; 0                 ; 6       ;
; Clk                                                                                                                                                 ;                   ;         ;
; Cam_pclk                                                                                                                                            ;                   ;         ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a0                         ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a1                         ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a2                         ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a3                         ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a4                         ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a5                         ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a6                         ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a7                         ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a8                         ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a9                         ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a10                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a11                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a12                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a13                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a14                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a15                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a16                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a17                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a18                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a19                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a20                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a21                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a22                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a23                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a24                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a25                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a26                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a27                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a28                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a29                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a30                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a31                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a32                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a33                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a34                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a35                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a36                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a37                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a38                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a39                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a40                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a41                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a42                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a43                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a44                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a45                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a46                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a47                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a48                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a49                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a50                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a51                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a52                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a53                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a54                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a55                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a56                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a57                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a58                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a59                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a60                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a61                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a62                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a63                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a64                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a65                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a66                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a67                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a68                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a69                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a70                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a71                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a72                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a73                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a74                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a75                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a76                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a77                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a78                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a79                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a80                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a81                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a82                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a83                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a84                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a85                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a86                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a87                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a88                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a89                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a90                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a91                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a92                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a93                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a94                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a95                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a96                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a97                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a98                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a99                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a100                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a101                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a102                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a103                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a104                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a105                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a106                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a107                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a108                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a109                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a110                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a111                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a112                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a113                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a114                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a115                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a116                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a117                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a118                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a119                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a120                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a121                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a122                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a123                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a124                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a125                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a126                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a127                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a0                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a1                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a2                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a3                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a4                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a5                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a6                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a7                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a8                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a9                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a10                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a11                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a12                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a13                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a14                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a15                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a16                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a17                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a18                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a19                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a20                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a21                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a22                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a23                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a24                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a25                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a26                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a27                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a28                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a29                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a30                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a31                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a32                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a33                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a34                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a35                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a36                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a37                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a38                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a39                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a40                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a41                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a42                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a43                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a44                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a45                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a46                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a47                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a48                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a49                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a50                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a51                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a52                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a53                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a54                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a55                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a56                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a57                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a58                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a59                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a60                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a61                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a62                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a63                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a64                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a65                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a66                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a67                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a68                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a69                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a70                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a71                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a72                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a73                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a74                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a75                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a76                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a77                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a78                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a79                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a80                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a81                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a82                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a83                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a84                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a85                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a86                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a87                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a88                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a89                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a90                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a91                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a92                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a93                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a94                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a95                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a96                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a97                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a98                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a99                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a100                      ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a101                      ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a102                      ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a103                      ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a104                      ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a105                      ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a106                      ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a107                      ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a108                      ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a109                      ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a110                      ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a111                      ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a112                      ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a113                      ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a114                      ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a115                      ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a116                      ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a117                      ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a118                      ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a119                      ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a120                      ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a121                      ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a122                      ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a123                      ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a124                      ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a125                      ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a126                      ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a127                      ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a0                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a1                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a2                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a3                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a4                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a5                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a6                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a7                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a8                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a9                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a10                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a11                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a12                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a13                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a14                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a15                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a16                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a17                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a18                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a19                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a20                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a21                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a22                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a23                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a24                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a25                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a26                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a27                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a28                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a29                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a30                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a31                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a32                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a33                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a34                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a35                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a36                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a37                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a38                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a39                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a40                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a41                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a42                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a43                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a44                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a45                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a46                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a47                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a48                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a49                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a50                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a51                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a52                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a53                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a54                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a55                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a56                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a57                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a58                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a59                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a60                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a61                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a62                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a63                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a64                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a65                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a66                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a67                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a68                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a69                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a70                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a71                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a72                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a73                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a74                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a75                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a76                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a77                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a78                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a79                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a80                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a81                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a82                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a83                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a84                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a85                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a86                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a87                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a88                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a89                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a90                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a91                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a92                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a93                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a94                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a95                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a96                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a97                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a98                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a99                       ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a100                      ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a101                      ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a102                      ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a103                      ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a104                      ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a105                      ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a106                      ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a107                      ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a108                      ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a109                      ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a110                      ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a111                      ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a112                      ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a113                      ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a114                      ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a115                      ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a116                      ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a117                      ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a118                      ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a119                      ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a120                      ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a121                      ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a122                      ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a123                      ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a124                      ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a125                      ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a126                      ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a127                      ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM_wren                                                                                                            ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|counter[0]                                                                                                           ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|counter[1]                                                                                                           ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|counter[2]                                                                                                           ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|counter[3]                                                                                                           ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|counter[4]                                                                                                           ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|counter[5]                                                                                                           ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|counter[6]                                                                                                           ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|counter[7]                                                                                                           ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|counter[8]                                                                                                           ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|counter[9]                                                                                                           ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|counter[10]                                                                                                          ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|counter[11]                                                                                                          ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|counter[12]                                                                                                          ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|counter[13]                                                                                                          ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|counter[14]                                                                                                          ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|counter[15]                                                                                                          ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|VRAM_wraddress[16]                                                                                                   ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|VRAM_wraddress[17]                                                                                                   ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|VRAM_wraddress[13]                                                                                                   ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|VRAM_wraddress[14]                                                                                                   ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|VRAM_wraddress[15]                                                                                                   ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|VRAM_wraddress[7]                                                                                                    ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|VRAM_wraddress[8]                                                                                                    ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|VRAM_wraddress[9]                                                                                                    ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|VRAM_wraddress[10]                                                                                                   ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|VRAM_wraddress[11]                                                                                                   ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|VRAM_wraddress[12]                                                                                                   ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|horizontal_counter[16]                                                                                               ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|vertical_counter[4]                                                                                                  ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|vertical_counter[5]                                                                                                  ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|vertical_counter[6]                                                                                                  ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|vertical_counter[7]                                                                                                  ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|vertical_counter[8]                                                                                                  ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|vertical_counter[9]                                                                                                  ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|vertical_counter[10]                                                                                                 ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|vertical_counter[11]                                                                                                 ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|vertical_counter[12]                                                                                                 ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|vertical_counter[13]                                                                                                 ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|vertical_counter[14]                                                                                                 ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|vertical_counter[15]                                                                                                 ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|vertical_counter[16]                                                                                                 ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|vertical_counter[17]                                                                                                 ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|vertical_counter[18]                                                                                                 ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|vertical_counter[19]                                                                                                 ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|horizontal_counter[17]                                                                                               ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|horizontal_counter[13]                                                                                               ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|horizontal_counter[14]                                                                                               ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|horizontal_counter[15]                                                                                               ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|horizontal_counter[6]                                                                                                ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|horizontal_counter[7]                                                                                                ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|horizontal_counter[8]                                                                                                ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|horizontal_counter[9]                                                                                                ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|horizontal_counter[10]                                                                                               ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|horizontal_counter[11]                                                                                               ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|horizontal_counter[12]                                                                                               ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|horizontal_counter[18]                                                                                               ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|horizontal_counter[19]                                                                                               ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|horizontal_counter[0]                                                                                                ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|horizontal_counter[1]                                                                                                ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|horizontal_counter[2]                                                                                                ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|horizontal_counter[3]                                                                                                ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|horizontal_counter[4]                                                                                                ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|horizontal_counter[5]                                                                                                ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|vertical_counter[0]                                                                                                  ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|vertical_counter[1]                                                                                                  ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|vertical_counter[3]                                                                                                  ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|vertical_counter[2]                                                                                                  ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|VRAM_in[13]                                                                                                          ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|VRAM_wraddress[0]                                                                                                    ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|VRAM_wraddress[1]                                                                                                    ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|VRAM_wraddress[2]                                                                                                    ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|VRAM_wraddress[3]                                                                                                    ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|VRAM_wraddress[4]                                                                                                    ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|VRAM_wraddress[5]                                                                                                    ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|VRAM_wraddress[6]                                                                                                    ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|VRAM_in[14]                                                                                                          ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|VRAM_in[15]                                                                                                          ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|VRAM_in[11]                                                                                                          ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|VRAM_in[12]                                                                                                          ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|VRAM_in[9]                                                                                                           ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|VRAM_in[10]                                                                                                          ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|VRAM_in[5]                                                                                                           ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|VRAM_in[6]                                                                                                           ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|VRAM_in[7]                                                                                                           ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|VRAM_in[8]                                                                                                           ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|VRAM_in[2]                                                                                                           ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|VRAM_in[3]                                                                                                           ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|VRAM_in[4]                                                                                                           ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|VRAM_in[0]                                                                                                           ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|VRAM_in[1]                                                                                                           ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|byte_num                                                                                                             ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|state.PREP                                                                                                           ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|state.RUN                                                                                                            ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|state.SLEEP                                                                                                          ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|temp[5]                                                                                                              ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|temp[6]                                                                                                              ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|temp[7]                                                                                                              ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|temp[3]                                                                                                              ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|temp[4]                                                                                                              ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|temp[1]                                                                                                              ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|temp[2]                                                                                                              ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|temp[0]                                                                                                              ; 1                 ; 0       ;
;      - Image_Input:Inoutmodule|encryption_trigger                                                                                                   ; 1                 ; 0       ;
; Cam_href                                                                                                                                            ;                   ;         ;
;      - Image_Input:Inoutmodule|counter[0]~18                                                                                                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM_wren~0                                                                                                          ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM_in[13]~0                                                                                                        ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|temp[5]~1                                                                                                            ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|VRAM_wraddress[16]~35                                                                                                ; 0                 ; 6       ;
; SCCB_Run                                                                                                                                            ;                   ;         ;
;      - SCCB_master:sccb|Selector16~0                                                                                                                ; 1                 ; 6       ;
;      - SCCB_master:sccb|state~17                                                                                                                    ; 1                 ; 6       ;
; Cam_data[5]                                                                                                                                         ;                   ;         ;
;      - Image_Input:Inoutmodule|VRAM_in~8                                                                                                            ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|temp~0                                                                                                               ; 0                 ; 6       ;
; Cam_data[6]                                                                                                                                         ;                   ;         ;
;      - Image_Input:Inoutmodule|VRAM_in~9                                                                                                            ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|temp~3                                                                                                               ; 0                 ; 6       ;
; Cam_data[7]                                                                                                                                         ;                   ;         ;
;      - Image_Input:Inoutmodule|VRAM_in~10                                                                                                           ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|temp~4                                                                                                               ; 0                 ; 6       ;
; Cam_data[2]                                                                                                                                         ;                   ;         ;
;      - Image_Input:Inoutmodule|VRAM_in~12                                                                                                           ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|temp~8                                                                                                               ; 0                 ; 6       ;
; Cam_data[3]                                                                                                                                         ;                   ;         ;
;      - Image_Input:Inoutmodule|VRAM_in~13                                                                                                           ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|temp~5                                                                                                               ; 0                 ; 6       ;
; Cam_data[4]                                                                                                                                         ;                   ;         ;
;      - Image_Input:Inoutmodule|VRAM_in~14                                                                                                           ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|temp~6                                                                                                               ; 0                 ; 6       ;
; Cam_data[0]                                                                                                                                         ;                   ;         ;
;      - Image_Input:Inoutmodule|VRAM_in~15                                                                                                           ; 1                 ; 6       ;
;      - Image_Input:Inoutmodule|temp~9                                                                                                               ; 1                 ; 6       ;
; Cam_data[1]                                                                                                                                         ;                   ;         ;
;      - Image_Input:Inoutmodule|VRAM_in~16                                                                                                           ; 0                 ; 6       ;
;      - Image_Input:Inoutmodule|temp~7                                                                                                               ; 0                 ; 6       ;
; Cam_vsync                                                                                                                                           ;                   ;         ;
;      - Image_Input:Inoutmodule|Selector0~1                                                                                                          ; 1                 ; 6       ;
;      - Image_Input:Inoutmodule|Selector2~0                                                                                                          ; 1                 ; 6       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                       ; Location              ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Cam_pclk                                                                                                                                                                                                                                                                                                                                                                   ; PIN_AH25              ; 488     ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; Clk                                                                                                                                                                                                                                                                                                                                                                        ; PIN_Y2                ; 1099    ; Clock                                 ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; Clk                                                                                                                                                                                                                                                                                                                                                                        ; PIN_Y2                ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; Image_Input:Inoutmodule|Equal7~2                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X49_Y49_N0     ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Image_Input:Inoutmodule|VGA_Clk                                                                                                                                                                                                                                                                                                                                            ; FF_X77_Y6_N17         ; 412     ; Clock                                 ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_rsa:decode2|w_anode1098w[3]                                                                                                                                                                                                                                ; LCCOMB_X77_Y44_N8     ; 16      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_rsa:decode2|w_anode1115w[3]                                                                                                                                                                                                                                ; LCCOMB_X77_Y44_N0     ; 16      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_rsa:decode2|w_anode1125w[3]                                                                                                                                                                                                                                ; LCCOMB_X77_Y44_N28    ; 16      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_rsa:decode2|w_anode1135w[3]                                                                                                                                                                                                                                ; LCCOMB_X77_Y44_N20    ; 16      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_rsa:decode2|w_anode1145w[3]                                                                                                                                                                                                                                ; LCCOMB_X77_Y44_N2     ; 16      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_rsa:decode2|w_anode1155w[3]                                                                                                                                                                                                                                ; LCCOMB_X77_Y44_N18    ; 16      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_rsa:decode2|w_anode1165w[3]                                                                                                                                                                                                                                ; LCCOMB_X77_Y44_N14    ; 16      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_rsa:decode2|w_anode1175w[3]                                                                                                                                                                                                                                ; LCCOMB_X77_Y44_N6     ; 16      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_k8a:rden_decode_b|w_anode1237w[3]~0                                                                                                                                                                                                                        ; LCCOMB_X50_Y49_N18    ; 48      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_rsa:decode2|w_anode1098w[3]                                                                                                                                                                                                                                ; LCCOMB_X77_Y44_N12    ; 16      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_rsa:decode2|w_anode1115w[3]                                                                                                                                                                                                                                ; LCCOMB_X77_Y44_N16    ; 16      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_rsa:decode2|w_anode1125w[3]                                                                                                                                                                                                                                ; LCCOMB_X77_Y44_N26    ; 16      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_rsa:decode2|w_anode1135w[3]                                                                                                                                                                                                                                ; LCCOMB_X77_Y44_N22    ; 16      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_rsa:decode2|w_anode1145w[3]                                                                                                                                                                                                                                ; LCCOMB_X77_Y44_N4     ; 16      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_rsa:decode2|w_anode1155w[3]                                                                                                                                                                                                                                ; LCCOMB_X77_Y44_N10    ; 16      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_rsa:decode2|w_anode1165w[3]                                                                                                                                                                                                                                ; LCCOMB_X77_Y44_N24    ; 16      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_rsa:decode2|w_anode1175w[3]                                                                                                                                                                                                                                ; LCCOMB_X77_Y44_N30    ; 16      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_k8a:rden_decode_b|w_anode1186w[3]                                                                                                                                                                                                                           ; LCCOMB_X50_Y49_N8     ; 48      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_k8a:rden_decode_b|w_anode1204w[3]~0                                                                                                                                                                                                                         ; LCCOMB_X50_Y49_N16    ; 48      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_k8a:rden_decode_b|w_anode1215w[3]~0                                                                                                                                                                                                                         ; LCCOMB_X50_Y49_N30    ; 48      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_k8a:rden_decode_b|w_anode1226w[3]~0                                                                                                                                                                                                                         ; LCCOMB_X50_Y49_N22    ; 48      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_k8a:rden_decode_b|w_anode1248w[3]~0                                                                                                                                                                                                                         ; LCCOMB_X50_Y49_N2     ; 48      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_k8a:rden_decode_b|w_anode1259w[3]~0                                                                                                                                                                                                                         ; LCCOMB_X50_Y49_N20    ; 48      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_k8a:rden_decode_b|w_anode1270w[3]~0                                                                                                                                                                                                                         ; LCCOMB_X50_Y49_N4     ; 48      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_rsa:decode2|w_anode1098w[3]                                                                                                                                                                                                                                 ; LCCOMB_X84_Y44_N8     ; 16      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_rsa:decode2|w_anode1115w[3]                                                                                                                                                                                                                                 ; LCCOMB_X84_Y44_N0     ; 16      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_rsa:decode2|w_anode1125w[3]                                                                                                                                                                                                                                 ; LCCOMB_X84_Y44_N28    ; 16      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_rsa:decode2|w_anode1135w[3]                                                                                                                                                                                                                                 ; LCCOMB_X84_Y44_N20    ; 16      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_rsa:decode2|w_anode1145w[3]                                                                                                                                                                                                                                 ; LCCOMB_X84_Y44_N14    ; 16      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_rsa:decode2|w_anode1155w[3]                                                                                                                                                                                                                                 ; LCCOMB_X84_Y44_N30    ; 16      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_rsa:decode2|w_anode1165w[3]                                                                                                                                                                                                                                 ; LCCOMB_X84_Y44_N10    ; 16      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_rsa:decode2|w_anode1175w[3]                                                                                                                                                                                                                                 ; LCCOMB_X84_Y44_N18    ; 16      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; Image_Input:Inoutmodule|VRAM_in[13]~0                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X85_Y44_N2     ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Image_Input:Inoutmodule|VRAM_wraddress[16]~35                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X85_Y44_N24    ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Image_Input:Inoutmodule|counter[0]~18                                                                                                                                                                                                                                                                                                                                      ; LCCOMB_X85_Y44_N8     ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|always0~0                                                                                                                                                                                                                                                                                                             ; LCCOMB_X86_Y44_N0     ; 96      ; Clock                                 ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; Image_Input:Inoutmodule|horizontal_counter[14]~54                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X86_Y47_N20    ; 20      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Image_Input:Inoutmodule|horizontal_counter[7]~55                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X85_Y44_N26    ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Image_Input:Inoutmodule|state.PREP                                                                                                                                                                                                                                                                                                                                         ; FF_X85_Y44_N19        ; 53      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Image_Input:Inoutmodule|state.SLEEP                                                                                                                                                                                                                                                                                                                                        ; FF_X85_Y44_N15        ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Image_Input:Inoutmodule|temp[5]~2                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X85_Y44_N30    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Image_Input:Inoutmodule|vertical_counter[0]~41                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X85_Y44_N0     ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Key_Receiver:IOmodule|Decoder0~3                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X74_Y4_N4      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Key_Receiver:IOmodule|Decoder0~4                                                                                                                                                                                                                                                                                                                                           ; LCCOMB_X67_Y4_N4      ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Key_Receiver:IOmodule|counter[2]~18                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X63_Y35_N22    ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Key_Receiver:IOmodule|counter[4]~12                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X65_Y35_N30    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Key_Receiver:IOmodule|to_sw_sig[3]~2                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X65_Y35_N24    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; Reset                                                                                                                                                                                                                                                                                                                                                                      ; PIN_R24               ; 60      ; Async. clear, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; SCCB_clk                                                                                                                                                                                                                                                                                                                                                                   ; FF_X42_Y54_N17        ; 70      ; Clock                                 ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; SCCB_master:sccb|SCCB_COUNTER[0]~9                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X73_Y15_N16    ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SCCB_master:sccb|Sub_address[0]~26                                                                                                                                                                                                                                                                                                                                         ; LCCOMB_X69_Y15_N6     ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SCCB_master:sccb|garbage2[7]~10                                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X73_Y12_N6     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SCCB_master:sccb|garbage[0]~26                                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X72_Y15_N28    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SCCB_master:sccb|sdiod~26                                                                                                                                                                                                                                                                                                                                                  ; LCCOMB_X73_Y15_N28    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SCCB_master:sccb|sdiod~en                                                                                                                                                                                                                                                                                                                                                  ; FF_X73_Y15_N17        ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; SCCB_master:sccb|state.HALT                                                                                                                                                                                                                                                                                                                                                ; FF_X70_Y16_N29        ; 36      ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; SCCB_master:sccb|state.STOP                                                                                                                                                                                                                                                                                                                                                ; FF_X72_Y15_N25        ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; SCCB_master:sccb|state_counter[0]~13                                                                                                                                                                                                                                                                                                                                       ; LCCOMB_X73_Y14_N20    ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SCCB_master:sccb|state_counter[0]~9                                                                                                                                                                                                                                                                                                                                        ; LCCOMB_X72_Y14_N20    ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                               ; JTAG_X1_Y37_N0        ; 183     ; Clock                                 ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                               ; JTAG_X1_Y37_N0        ; 21      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                               ; FF_X33_Y28_N3         ; 465     ; Async. clear, Async. load             ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; cam_soc:NiosII|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                               ; FF_X33_Y28_N3         ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                                                                          ; FF_X59_Y41_N29        ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                                                           ; FF_X59_Y41_N17        ; 813     ; Async. clear                          ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cam_soc_jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                                             ; LCCOMB_X52_Y42_N4     ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cam_soc_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                                                       ; LCCOMB_X56_Y43_N26    ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cam_soc_jtag_uart_0_alt_jtag_atlantic|wdata[7]~0                                                                                                                                                                                                                                                          ; LCCOMB_X55_Y43_N24    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cam_soc_jtag_uart_0_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                                                     ; LCCOMB_X56_Y43_N14    ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|cam_soc_jtag_uart_0_scfifo_r:the_cam_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                                                                      ; LCCOMB_X52_Y40_N28    ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|cam_soc_jtag_uart_0_scfifo_w:the_cam_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                                      ; LCCOMB_X53_Y42_N0     ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|fifo_rd~0                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X55_Y40_N8     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|fifo_wr                                                                                                                                                                                                                                                                                                                     ; FF_X55_Y40_N27        ; 15      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|ien_AE~0                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X55_Y40_N2     ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|r_val~0                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X52_Y42_N28    ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|read_0                                                                                                                                                                                                                                                                                                                      ; FF_X55_Y40_N5         ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|wr_rfifo                                                                                                                                                                                                                                                                                                                    ; LCCOMB_X52_Y40_N24    ; 13      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_led:led|always0~2                                                                                                                                                                                                                                                                                                                                   ; LCCOMB_X68_Y32_N14    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_led:to_hw_sig|always0~1                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X66_Y35_N8     ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_led:to_hw_sig|data_out[3]                                                                                                                                                                                                                                                                                                                           ; FF_X63_Y35_N11        ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_qsys_0_debug_mem_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                 ; LCCOMB_X65_Y36_N4     ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                                          ; LCCOMB_X68_Y32_N24    ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                                          ; LCCOMB_X62_Y33_N14    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|internal_out_ready~0                                                                                                                                                                                                                                            ; LCCOMB_X18_Y39_N18    ; 38      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~416                                                                                                                                                                                                                                                         ; LCCOMB_X17_Y39_N24    ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~417                                                                                                                                                                                                                                                         ; LCCOMB_X17_Y39_N10    ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~418                                                                                                                                                                                                                                                         ; LCCOMB_X17_Y39_N20    ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~419                                                                                                                                                                                                                                                         ; LCCOMB_X17_Y39_N22    ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~420                                                                                                                                                                                                                                                         ; LCCOMB_X17_Y39_N0     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~421                                                                                                                                                                                                                                                         ; LCCOMB_X17_Y39_N2     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~422                                                                                                                                                                                                                                                         ; LCCOMB_X17_Y39_N4     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~423                                                                                                                                                                                                                                                         ; LCCOMB_X17_Y39_N6     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|write                                                                                                                                                                                                                                                           ; LCCOMB_X17_Y39_N12    ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                         ; LCCOMB_X45_Y32_N0     ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always1~0                                                                                                                                                                                                                                                         ; LCCOMB_X46_Y32_N28    ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always2~0                                                                                                                                                                                                                                                         ; LCCOMB_X46_Y32_N16    ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always3~0                                                                                                                                                                                                                                                         ; LCCOMB_X47_Y32_N28    ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always4~0                                                                                                                                                                                                                                                         ; LCCOMB_X43_Y32_N8     ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always5~0                                                                                                                                                                                                                                                         ; LCCOMB_X43_Y32_N14    ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always6~0                                                                                                                                                                                                                                                         ; LCCOMB_X45_Y32_N18    ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[6]~2                                                                                                                                                                                                                                                     ; LCCOMB_X46_Y32_N22    ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                   ; LCCOMB_X61_Y34_N8     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:to_hw_port_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                ; LCCOMB_X63_Y31_N18    ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:to_hw_sig_s1_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                                 ; LCCOMB_X67_Y35_N8     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:to_sw_port_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                ; LCCOMB_X68_Y34_N20    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:to_sw_sig_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                 ; LCCOMB_X66_Y34_N14    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                      ; LCCOMB_X66_Y30_N22    ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                    ; LCCOMB_X52_Y36_N0     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|take_in_data~1                                                                                                                                                                                                    ; LCCOMB_X52_Y36_N2     ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|take_in_data~1                                                                                                                                                                                                        ; LCCOMB_X65_Y31_N4     ; 66      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~4                                                                                                                                                                                                            ; LCCOMB_X61_Y31_N26    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_001|update_grant~1                                                                                                                                                                                                                                                ; LCCOMB_X62_Y31_N20    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                            ; LCCOMB_X65_Y33_N22    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_002|update_grant~1                                                                                                                                                                                                                                                ; LCCOMB_X65_Y33_N16    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                            ; LCCOMB_X66_Y33_N6     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_003|update_grant~1                                                                                                                                                                                                                                                ; LCCOMB_X66_Y33_N26    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_004|altera_merlin_arbitrator:arb|top_priority_reg[0]~2                                                                                                                                                                                                            ; LCCOMB_X66_Y32_N0     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_004|update_grant~1                                                                                                                                                                                                                                                ; LCCOMB_X66_Y32_N20    ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_006|altera_merlin_arbitrator:arb|top_priority_reg[0]~4                                                                                                                                                                                                            ; LCCOMB_X46_Y28_N12    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_006|update_grant~0                                                                                                                                                                                                                                                ; LCCOMB_X46_Y28_N18    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_007|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                            ; LCCOMB_X69_Y31_N14    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_007|update_grant~1                                                                                                                                                                                                                                                ; LCCOMB_X69_Y31_N20    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_008|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                            ; LCCOMB_X67_Y31_N10    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_008|update_grant~1                                                                                                                                                                                                                                                ; LCCOMB_X67_Y31_N6     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_009|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                            ; LCCOMB_X67_Y33_N14    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_009|update_grant~1                                                                                                                                                                                                                                                ; LCCOMB_X67_Y33_N26    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_010|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                            ; LCCOMB_X67_Y34_N14    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_010|update_grant~1                                                                                                                                                                                                                                                ; LCCOMB_X66_Y34_N30    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|D_ctrl_mem8~1                                                                                                                                                                                                                                                                                ; LCCOMB_X53_Y32_N14    ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|D_iw[2]                                                                                                                                                                                                                                                                                      ; FF_X62_Y34_N29        ; 26      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|E_alu_result~6                                                                                                                                                                                                                                                                               ; LCCOMB_X57_Y31_N10    ; 59      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|E_new_inst                                                                                                                                                                                                                                                                                   ; FF_X59_Y34_N25        ; 42      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|E_valid_from_R                                                                                                                                                                                                                                                                               ; FF_X59_Y34_N9         ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|F_pc_sel_nxt.10~0                                                                                                                                                                                                                                                                            ; LCCOMB_X56_Y31_N18    ; 26      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|F_pc_sel_nxt.10~1                                                                                                                                                                                                                                                                            ; LCCOMB_X56_Y31_N26    ; 24      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|F_valid~0                                                                                                                                                                                                                                                                                    ; LCCOMB_X55_Y35_N24    ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|R_ctrl_hi_imm16                                                                                                                                                                                                                                                                              ; FF_X59_Y32_N31        ; 18      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|R_ctrl_shift_rot                                                                                                                                                                                                                                                                             ; FF_X59_Y30_N27        ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|R_src1~11                                                                                                                                                                                                                                                                                    ; LCCOMB_X56_Y32_N26    ; 32      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|R_src2_hi~0                                                                                                                                                                                                                                                                                  ; LCCOMB_X59_Y31_N26    ; 15      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|W_rf_wren                                                                                                                                                                                                                                                                                    ; LCCOMB_X52_Y29_N18    ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|W_valid                                                                                                                                                                                                                                                                                      ; FF_X59_Y34_N13        ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|av_ld_byte0_data[0]~0                                                                                                                                                                                                                                                                        ; LCCOMB_X58_Y34_N12    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                                        ; LCCOMB_X53_Y32_N16    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|av_ld_rshift8~1                                                                                                                                                                                                                                                                              ; LCCOMB_X57_Y34_N24    ; 32      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|address[8]                                                                                                                                                                                                         ; FF_X63_Y39_N9         ; 36      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper:the_cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper|cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk:the_cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk|jxuir                    ; FF_X60_Y41_N13        ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper:the_cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper|cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk:the_cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk|take_action_ocimem_a     ; LCCOMB_X61_Y41_N0     ; 14      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper:the_cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper|cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk:the_cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk|take_action_ocimem_a~0   ; LCCOMB_X60_Y41_N20    ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper:the_cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper|cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk:the_cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk|take_action_ocimem_b     ; LCCOMB_X60_Y41_N18    ; 34      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper:the_cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper|cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk:the_cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk|take_no_action_break_a~0 ; LCCOMB_X60_Y41_N24    ; 64      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper:the_cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper|cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk:the_cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk|update_jdo_strobe        ; FF_X60_Y42_N9         ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper:the_cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper|cam_soc_nios2_qsys_0_cpu_debug_slave_tck:the_cam_soc_nios2_qsys_0_cpu_debug_slave_tck|sr[33]~31                      ; LCCOMB_X61_Y40_N14    ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper:the_cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper|cam_soc_nios2_qsys_0_cpu_debug_slave_tck:the_cam_soc_nios2_qsys_0_cpu_debug_slave_tck|sr[36]~21                      ; LCCOMB_X61_Y40_N22    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper:the_cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper|cam_soc_nios2_qsys_0_cpu_debug_slave_tck:the_cam_soc_nios2_qsys_0_cpu_debug_slave_tck|sr[4]~13                       ; LCCOMB_X60_Y40_N30    ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper:the_cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:cam_soc_nios2_qsys_0_cpu_debug_slave_phy|virtual_state_sdr~0                                  ; LCCOMB_X60_Y40_N18    ; 39      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper:the_cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:cam_soc_nios2_qsys_0_cpu_debug_slave_phy|virtual_state_uir~0                                  ; LCCOMB_X58_Y44_N2     ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_nios2_avalon_reg:the_cam_soc_nios2_qsys_0_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                            ; LCCOMB_X62_Y37_N14    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_nios2_ocimem:the_cam_soc_nios2_qsys_0_cpu_nios2_ocimem|MonDReg[0]~12                                                                                                                      ; LCCOMB_X61_Y41_N18    ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_nios2_ocimem:the_cam_soc_nios2_qsys_0_cpu_nios2_ocimem|MonDReg[27]~15                                                                                                                     ; LCCOMB_X60_Y41_N16    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_nios2_ocimem:the_cam_soc_nios2_qsys_0_cpu_nios2_ocimem|ociram_wr_en~1                                                                                                                     ; LCCOMB_X60_Y41_N8     ; 2       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_onchip_memory2_0:onchip_memory2_0|wren~0                                                                                                                                                                                                                                                                                                            ; LCCOMB_X66_Y32_N2     ; 4       ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_sdram:sdram|Selector27~6                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X32_Y28_N28    ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_sdram:sdram|Selector34~4                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X33_Y28_N8     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_sdram:sdram|WideOr16~0                                                                                                                                                                                                                                                                                                                              ; LCCOMB_X34_Y28_N24    ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_sdram:sdram|active_rnw~3                                                                                                                                                                                                                                                                                                                            ; LCCOMB_X33_Y28_N16    ; 62      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_sdram:sdram|cam_soc_sdram_input_efifo_module:the_cam_soc_sdram_input_efifo_module|entry_0[61]~0                                                                                                                                                                                                                                                     ; LCCOMB_X39_Y27_N0     ; 62      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_sdram:sdram|cam_soc_sdram_input_efifo_module:the_cam_soc_sdram_input_efifo_module|entry_1[61]~0                                                                                                                                                                                                                                                     ; LCCOMB_X39_Y27_N14    ; 62      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_addr[7]~2                                                                                                                                                                                                                                                                                                                             ; LCCOMB_X30_Y28_N28    ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_state.000010000                                                                                                                                                                                                                                                                                                                       ; FF_X32_Y28_N27        ; 75      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_state.001000000                                                                                                                                                                                                                                                                                                                       ; FF_X31_Y28_N9         ; 19      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe                                                                                                                                                                                                                                                                                                                                      ; DDIOOECELL_X0_Y13_N5  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X0_Y26_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                                        ; DDIOOECELL_X0_Y27_N26 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                                        ; DDIOOECELL_X0_Y19_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                                        ; DDIOOECELL_X0_Y27_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                                        ; DDIOOECELL_X0_Y23_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                                        ; DDIOOECELL_X0_Y21_N26 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                                        ; DDIOOECELL_X0_Y24_N26 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_16                                                                                                                                                                                                                                                                                                                        ; DDIOOECELL_X0_Y45_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_17                                                                                                                                                                                                                                                                                                                        ; DDIOOECELL_X0_Y48_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_18                                                                                                                                                                                                                                                                                                                        ; DDIOOECELL_X0_Y43_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_19                                                                                                                                                                                                                                                                                                                        ; DDIOOECELL_X0_Y46_N26 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X0_Y29_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_20                                                                                                                                                                                                                                                                                                                        ; DDIOOECELL_X0_Y46_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_21                                                                                                                                                                                                                                                                                                                        ; DDIOOECELL_X0_Y52_N26 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_22                                                                                                                                                                                                                                                                                                                        ; DDIOOECELL_X0_Y45_N26 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_23                                                                                                                                                                                                                                                                                                                        ; DDIOOECELL_X0_Y47_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_24                                                                                                                                                                                                                                                                                                                        ; DDIOOECELL_X0_Y24_N5  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_25                                                                                                                                                                                                                                                                                                                        ; DDIOOECELL_X0_Y35_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_26                                                                                                                                                                                                                                                                                                                        ; DDIOOECELL_X0_Y35_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_27                                                                                                                                                                                                                                                                                                                        ; DDIOOECELL_X0_Y35_N5  ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_28                                                                                                                                                                                                                                                                                                                        ; DDIOOECELL_X0_Y34_N26 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_29                                                                                                                                                                                                                                                                                                                        ; DDIOOECELL_X0_Y32_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X0_Y25_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_30                                                                                                                                                                                                                                                                                                                        ; DDIOOECELL_X0_Y34_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_31                                                                                                                                                                                                                                                                                                                        ; DDIOOECELL_X0_Y30_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X0_Y29_N26 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X0_Y28_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X0_Y28_N26 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X0_Y34_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X0_Y24_N19 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_sdram:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                                         ; DDIOOECELL_X0_Y24_N12 ; 1       ; Output enable                         ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_sdram_pll:sdram_pll|cam_soc_sdram_pll_altpll_lqa2:sd1|wire_pll7_clk[0]                                                                                                                                                                                                                                                                              ; PLL_1                 ; 946     ; Clock                                 ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; cam_soc:NiosII|cam_soc_sdram_pll:sdram_pll|cam_soc_sdram_pll_altpll_lqa2:sd1|wire_pll7_locked                                                                                                                                                                                                                                                                              ; PLL_1                 ; 2       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; cam_soc:NiosII|cam_soc_sdram_pll:sdram_pll|prev_reset                                                                                                                                                                                                                                                                                                                      ; FF_X59_Y33_N9         ; 2       ; Async. clear                          ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; cam_soc:NiosII|cam_soc_to_hw_port:to_hw_port|always0~1                                                                                                                                                                                                                                                                                                                     ; LCCOMB_X63_Y33_N12    ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; freq_counter[5]~5                                                                                                                                                                                                                                                                                                                                                          ; LCCOMB_X41_Y34_N18    ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                                                                                                      ; FF_X59_Y44_N21        ; 71      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                                                                                           ; LCCOMB_X57_Y47_N12    ; 4       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                                                                                             ; LCCOMB_X57_Y47_N22    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                                                                                           ; LCCOMB_X59_Y44_N6     ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~2                                                                                                                                                                                                                                                                              ; LCCOMB_X58_Y48_N30    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                                                                                             ; LCCOMB_X58_Y48_N22    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~4                                                                                                                                                                                                                                                                                              ; LCCOMB_X59_Y45_N0     ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~11                                                                                                                                                                                                                                                                                             ; LCCOMB_X59_Y45_N28    ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~4                                                                                                                                                                                                                                                                                                ; LCCOMB_X60_Y44_N6     ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~10                                                                                                                                                                                                                                                                                         ; LCCOMB_X58_Y48_N0     ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~19                                                                                                                                                                                                                                                                                         ; LCCOMB_X56_Y47_N30    ; 5       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~3                                                                                                                                                                                                                                                                                                   ; LCCOMB_X59_Y47_N4     ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                                                                                                                                                                                                                       ; LCCOMB_X58_Y45_N28    ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~9                                                                                                                                                                                                                                                                                       ; LCCOMB_X60_Y45_N28    ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~19                                                                                                                                                                                                                                                                        ; LCCOMB_X58_Y48_N26    ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~22                                                                                                                                                                                                                                                                   ; LCCOMB_X59_Y48_N30    ; 5       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~23                                                                                                                                                                                                                                                                   ; LCCOMB_X58_Y48_N4     ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                                                           ; FF_X59_Y47_N25        ; 15      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                                                          ; FF_X59_Y47_N19        ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                                                           ; FF_X59_Y47_N29        ; 40      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                                                           ; FF_X59_Y44_N9         ; 48      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                           ; FF_X59_Y44_N19        ; 14      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                                                                                    ; LCCOMB_X59_Y47_N14    ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                          ; FF_X59_Y47_N31        ; 32      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                             ;
+----------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                         ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Clk                                                                                                                                          ; PIN_Y2            ; 1099    ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; Image_Input:Inoutmodule|VGA_Clk                                                                                                              ; FF_X77_Y6_N17     ; 412     ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|always0~0                                                                               ; LCCOMB_X86_Y44_N0 ; 96      ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; SCCB_clk                                                                                                                                     ; FF_X42_Y54_N17    ; 70      ; 0                                    ; Global Clock         ; GCLK10           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                 ; JTAG_X1_Y37_N0    ; 183     ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; cam_soc:NiosII|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; FF_X33_Y28_N3     ; 465     ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; cam_soc:NiosII|altera_reset_controller:rst_controller|r_sync_rst                                                                             ; FF_X59_Y41_N17    ; 813     ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; cam_soc:NiosII|cam_soc_sdram_pll:sdram_pll|cam_soc_sdram_pll_altpll_lqa2:sd1|wire_pll7_clk[0]                                                ; PLL_1             ; 946     ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; cam_soc:NiosII|cam_soc_sdram_pll:sdram_pll|prev_reset                                                                                        ; FF_X59_Y33_N9     ; 2       ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                                                                                                      ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                                                                                       ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Cam_pclk~input                                                                                                                                                                                                                                                                                                                                                             ; 488     ;
; Image_Input:Inoutmodule|hc[6]                                                                                                                                                                                                                                                                                                                                              ; 386     ;
; Image_Input:Inoutmodule|hc[5]                                                                                                                                                                                                                                                                                                                                              ; 386     ;
; Image_Input:Inoutmodule|hc[4]                                                                                                                                                                                                                                                                                                                                              ; 386     ;
; Image_Input:Inoutmodule|hc[3]                                                                                                                                                                                                                                                                                                                                              ; 386     ;
; Image_Input:Inoutmodule|hc[2]                                                                                                                                                                                                                                                                                                                                              ; 386     ;
; Image_Input:Inoutmodule|hc[1]                                                                                                                                                                                                                                                                                                                                              ; 386     ;
; Image_Input:Inoutmodule|hc[0]                                                                                                                                                                                                                                                                                                                                              ; 386     ;
; Image_Input:Inoutmodule|VRAM_wraddress[6]                                                                                                                                                                                                                                                                                                                                  ; 384     ;
; Image_Input:Inoutmodule|VRAM_wraddress[5]                                                                                                                                                                                                                                                                                                                                  ; 384     ;
; Image_Input:Inoutmodule|VRAM_wraddress[4]                                                                                                                                                                                                                                                                                                                                  ; 384     ;
; Image_Input:Inoutmodule|VRAM_wraddress[3]                                                                                                                                                                                                                                                                                                                                  ; 384     ;
; Image_Input:Inoutmodule|VRAM_wraddress[2]                                                                                                                                                                                                                                                                                                                                  ; 384     ;
; Image_Input:Inoutmodule|VRAM_wraddress[1]                                                                                                                                                                                                                                                                                                                                  ; 384     ;
; Image_Input:Inoutmodule|VRAM_wraddress[0]                                                                                                                                                                                                                                                                                                                                  ; 384     ;
; Image_Input:Inoutmodule|VRAM_wraddress[12]                                                                                                                                                                                                                                                                                                                                 ; 384     ;
; Image_Input:Inoutmodule|VRAM_wraddress[11]                                                                                                                                                                                                                                                                                                                                 ; 384     ;
; Image_Input:Inoutmodule|VRAM_wraddress[10]                                                                                                                                                                                                                                                                                                                                 ; 384     ;
; Image_Input:Inoutmodule|VRAM_wraddress[9]                                                                                                                                                                                                                                                                                                                                  ; 384     ;
; Image_Input:Inoutmodule|VRAM_wraddress[8]                                                                                                                                                                                                                                                                                                                                  ; 384     ;
; Image_Input:Inoutmodule|VRAM_wraddress[7]                                                                                                                                                                                                                                                                                                                                  ; 384     ;
; Image_Input:Inoutmodule|Add1~10                                                                                                                                                                                                                                                                                                                                            ; 384     ;
; Image_Input:Inoutmodule|Add1~8                                                                                                                                                                                                                                                                                                                                             ; 384     ;
; Image_Input:Inoutmodule|Add1~6                                                                                                                                                                                                                                                                                                                                             ; 384     ;
; Image_Input:Inoutmodule|Add1~4                                                                                                                                                                                                                                                                                                                                             ; 384     ;
; Image_Input:Inoutmodule|Add1~2                                                                                                                                                                                                                                                                                                                                             ; 384     ;
; Image_Input:Inoutmodule|Add1~0                                                                                                                                                                                                                                                                                                                                             ; 384     ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem_rd_ptr[0]~1                                                                                                                                                                                                                                                 ; 97      ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem_rd_ptr[1]~0                                                                                                                                                                                                                                                 ; 97      ;
; Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|out_address_reg_b[0]                                                                                                                                                                                                                                              ; 95      ;
; Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|out_address_reg_b[1]                                                                                                                                                                                                                                              ; 94      ;
; Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|out_address_reg_b[2]                                                                                                                                                                                                                                              ; 89      ;
; Image_Input:Inoutmodule|Add1~18                                                                                                                                                                                                                                                                                                                                            ; 76      ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_state.000010000                                                                                                                                                                                                                                                                                                                       ; 75      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                                                                                                      ; 71      ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|take_in_data~1                                                                                                                                                                                                        ; 66      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper:the_cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper|cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk:the_cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk|take_no_action_break_a~0 ; 64      ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_006|saved_grant[0]                                                                                                                                                                                                                                                ; 63      ;
; cam_soc:NiosII|cam_soc_sdram:sdram|cam_soc_sdram_input_efifo_module:the_cam_soc_sdram_input_efifo_module|rd_address                                                                                                                                                                                                                                                        ; 63      ;
; cam_soc:NiosII|cam_soc_sdram:sdram|cam_soc_sdram_input_efifo_module:the_cam_soc_sdram_input_efifo_module|entry_0[61]~0                                                                                                                                                                                                                                                     ; 62      ;
; cam_soc:NiosII|cam_soc_sdram:sdram|cam_soc_sdram_input_efifo_module:the_cam_soc_sdram_input_efifo_module|entry_1[61]~0                                                                                                                                                                                                                                                     ; 62      ;
; cam_soc:NiosII|cam_soc_sdram:sdram|active_rnw~3                                                                                                                                                                                                                                                                                                                            ; 62      ;
; Reset~input                                                                                                                                                                                                                                                                                                                                                                ; 60      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|E_alu_result~6                                                                                                                                                                                                                                                                               ; 59      ;
; Image_Input:Inoutmodule|state.PREP                                                                                                                                                                                                                                                                                                                                         ; 53      ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_004|saved_grant[0]                                                                                                                                                                                                                                                ; 52      ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_002|saved_grant[0]                                                                                                                                                                                                                                                ; 51      ;
; SCCB_master:sccb|SCCB_COUNTER[2]                                                                                                                                                                                                                                                                                                                                           ; 50      ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_state.000000010                                                                                                                                                                                                                                                                                                                       ; 49      ;
; SCCB_master:sccb|SCCB_COUNTER[1]                                                                                                                                                                                                                                                                                                                                           ; 49      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                                                           ; 48      ;
; Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_k8a:rden_decode_b|w_anode1226w[3]~0                                                                                                                                                                                                                         ; 48      ;
; Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_k8a:rden_decode_b|w_anode1270w[3]~0                                                                                                                                                                                                                         ; 48      ;
; Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_k8a:rden_decode_b|w_anode1237w[3]~0                                                                                                                                                                                                                        ; 48      ;
; Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_k8a:rden_decode_b|w_anode1186w[3]                                                                                                                                                                                                                           ; 48      ;
; Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_k8a:rden_decode_b|w_anode1215w[3]~0                                                                                                                                                                                                                         ; 48      ;
; Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_k8a:rden_decode_b|w_anode1259w[3]~0                                                                                                                                                                                                                         ; 48      ;
; Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_k8a:rden_decode_b|w_anode1248w[3]~0                                                                                                                                                                                                                         ; 48      ;
; Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_k8a:rden_decode_b|w_anode1204w[3]~0                                                                                                                                                                                                                         ; 48      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_nios2_ocimem:the_cam_soc_nios2_qsys_0_cpu_nios2_ocimem|jtag_ram_access                                                                                                                    ; 47      ;
; SCCB_master:sccb|SCCB_COUNTER[4]                                                                                                                                                                                                                                                                                                                                           ; 45      ;
; SCCB_master:sccb|SCCB_COUNTER[0]                                                                                                                                                                                                                                                                                                                                           ; 45      ;
; SCCB_master:sccb|SCCB_COUNTER[3]                                                                                                                                                                                                                                                                                                                                           ; 43      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|E_new_inst                                                                                                                                                                                                                                                                                   ; 42      ;
; SCCB_master:sccb|SCCB_COUNTER[5]                                                                                                                                                                                                                                                                                                                                           ; 42      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][1]                                                                                                                                                                                                                                                                                                ; 41      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                                                           ; 40      ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_006|saved_grant[1]                                                                                                                                                                                                                                                ; 40      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper:the_cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper|cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk:the_cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk|update_jdo_strobe        ; 39      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|D_iw[4]                                                                                                                                                                                                                                                                                      ; 39      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper:the_cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:cam_soc_nios2_qsys_0_cpu_debug_slave_phy|virtual_state_sdr~0                                  ; 39      ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|internal_out_ready~0                                                                                                                                                                                                                                            ; 38      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|address[8]                                                                                                                                                                                                         ; 36      ;
; SCCB_master:sccb|state.HALT                                                                                                                                                                                                                                                                                                                                                ; 36      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|R_ctrl_ld                                                                                                                                                                                                                                                                                    ; 35      ;
; SCCB_master:sccb|state.STOP                                                                                                                                                                                                                                                                                                                                                ; 35      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|F_valid~0                                                                                                                                                                                                                                                                                    ; 34      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper:the_cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper|cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk:the_cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk|take_action_ocimem_b     ; 34      ;
; cam_soc:NiosII|cam_soc_sdram:sdram|always5~0                                                                                                                                                                                                                                                                                                                               ; 34      ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem_rd_ptr[2]~2                                                                                                                                                                                                                                                 ; 33      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|D_iw[14]                                                                                                                                                                                                                                                                                     ; 33      ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_rsp_demux_001:rsp_demux_004|src1_valid~0                                                                                                                                                                                                                                              ; 33      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|R_logic_op[0]                                                                                                                                                                                                                                                                                ; 33      ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_rsp_demux_001:rsp_demux_004|src0_valid~0                                                                                                                                                                                                                                              ; 33      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                                          ; 32      ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                      ; 32      ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~423                                                                                                                                                                                                                                                         ; 32      ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~422                                                                                                                                                                                                                                                         ; 32      ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~421                                                                                                                                                                                                                                                         ; 32      ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~420                                                                                                                                                                                                                                                         ; 32      ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~419                                                                                                                                                                                                                                                         ; 32      ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~418                                                                                                                                                                                                                                                         ; 32      ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~417                                                                                                                                                                                                                                                         ; 32      ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~416                                                                                                                                                                                                                                                         ; 32      ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|take_in_data~1                                                                                                                                                                                                    ; 32      ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                    ; 32      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|av_ld_rshift8~1                                                                                                                                                                                                                                                                              ; 32      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|R_ctrl_shift_rot_right                                                                                                                                                                                                                                                                       ; 32      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|R_src1~11                                                                                                                                                                                                                                                                                    ; 32      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|D_iw[15]                                                                                                                                                                                                                                                                                     ; 32      ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_data[27]~0                                                                                                                                                                                                                                                                                                                            ; 32      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_nios2_ocimem:the_cam_soc_nios2_qsys_0_cpu_nios2_ocimem|jtag_ram_rd_d1                                                                                                                     ; 32      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper:the_cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper|cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk:the_cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk|jdo[36]                  ; 32      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper:the_cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper|cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk:the_cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk|jdo[37]                  ; 32      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|R_ctrl_shift_rot                                                                                                                                                                                                                                                                             ; 32      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|R_logic_op[1]                                                                                                                                                                                                                                                                                ; 32      ;
; Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_rsa:decode2|w_anode1135w[3]                                                                                                                                                                                                                                ; 32      ;
; Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_rsa:decode2|w_anode1098w[3]                                                                                                                                                                                                                                ; 32      ;
; Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_rsa:decode2|w_anode1125w[3]                                                                                                                                                                                                                                ; 32      ;
; Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_rsa:decode2|w_anode1115w[3]                                                                                                                                                                                                                                ; 32      ;
; Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_rsa:decode2|w_anode1175w[3]                                                                                                                                                                                                                                ; 32      ;
; Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_rsa:decode2|w_anode1145w[3]                                                                                                                                                                                                                                ; 32      ;
; Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_rsa:decode2|w_anode1155w[3]                                                                                                                                                                                                                                ; 32      ;
; Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_rsa:decode2|w_anode1165w[3]                                                                                                                                                                                                                                ; 32      ;
; Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_rsa:decode2|w_anode1175w[3]                                                                                                                                                                                                                                ; 32      ;
; Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_rsa:decode2|w_anode1135w[3]                                                                                                                                                                                                                                 ; 32      ;
; Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_rsa:decode2|w_anode1135w[3]                                                                                                                                                                                                                                ; 32      ;
; Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_rsa:decode2|w_anode1175w[3]                                                                                                                                                                                                                                 ; 32      ;
; Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_rsa:decode2|w_anode1145w[3]                                                                                                                                                                                                                                ; 32      ;
; Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_rsa:decode2|w_anode1098w[3]                                                                                                                                                                                                                                 ; 32      ;
; Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_rsa:decode2|w_anode1145w[3]                                                                                                                                                                                                                                 ; 32      ;
; Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_rsa:decode2|w_anode1098w[3]                                                                                                                                                                                                                                ; 32      ;
; Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_rsa:decode2|w_anode1165w[3]                                                                                                                                                                                                                                ; 32      ;
; Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_rsa:decode2|w_anode1125w[3]                                                                                                                                                                                                                                 ; 32      ;
; Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_rsa:decode2|w_anode1125w[3]                                                                                                                                                                                                                                ; 32      ;
; Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_rsa:decode2|w_anode1165w[3]                                                                                                                                                                                                                                 ; 32      ;
; Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_rsa:decode2|w_anode1155w[3]                                                                                                                                                                                                                                ; 32      ;
; Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_rsa:decode2|w_anode1115w[3]                                                                                                                                                                                                                                 ; 32      ;
; Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_rsa:decode2|w_anode1155w[3]                                                                                                                                                                                                                                 ; 32      ;
; Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|decode_rsa:decode2|w_anode1115w[3]                                                                                                                                                                                                                                ; 32      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|readdata~0                                                                                                                                                                                                         ; 31      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|D_iw[3]~0                                                                                                                                                                                                                                                                                    ; 31      ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|out_valid                                                                                                                                                                                                         ; 31      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|R_ctrl_logic                                                                                                                                                                                                                                                                                 ; 31      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|E_alu_sub                                                                                                                                                                                                                                                                                    ; 31      ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|out_valid                                                                                                                                                                                                         ; 31      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_nios2_ocimem:the_cam_soc_nios2_qsys_0_cpu_nios2_ocimem|MonDReg[0]~12                                                                                                                      ; 30      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|W_valid                                                                                                                                                                                                                                                                                      ; 30      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|av_ld_aligning_data                                                                                                                                                                                                                                                                          ; 29      ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cam_soc_jtag_uart_0_alt_jtag_atlantic|rst1                                                                                                                                                                                                                                                                ; 29      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|R_src2_use_imm                                                                                                                                                                                                                                                                               ; 28      ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_rsp_demux_001:rsp_demux_002|src1_valid~0                                                                                                                                                                                                                                              ; 28      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|R_src1~10                                                                                                                                                                                                                                                                                    ; 27      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]                                                                                                                                                                                                                                                                                                ; 26      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|D_iw[2]                                                                                                                                                                                                                                                                                      ; 26      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|F_pc_sel_nxt.10~0                                                                                                                                                                                                                                                                            ; 26      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|D_iw[12]                                                                                                                                                                                                                                                                                     ; 25      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|D_iw[16]                                                                                                                                                                                                                                                                                     ; 25      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|D_iw[13]                                                                                                                                                                                                                                                                                     ; 25      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|D_iw[3]                                                                                                                                                                                                                                                                                      ; 25      ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                               ; 25      ;
; cam_soc:NiosII|cam_soc_sdram:sdram|refresh_request                                                                                                                                                                                                                                                                                                                         ; 25      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|av_fill_bit~0                                                                                                                                                                                                                                                                                ; 24      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|Equal0~7                                                                                                                                                                                                                                                                                     ; 24      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|F_pc_sel_nxt.10~1                                                                                                                                                                                                                                                                            ; 24      ;
; Image_Input:Inoutmodule|VRAM_in[1]                                                                                                                                                                                                                                                                                                                                         ; 24      ;
; Image_Input:Inoutmodule|VRAM_in[0]                                                                                                                                                                                                                                                                                                                                         ; 24      ;
; Image_Input:Inoutmodule|VRAM_in[4]                                                                                                                                                                                                                                                                                                                                         ; 24      ;
; Image_Input:Inoutmodule|VRAM_in[3]                                                                                                                                                                                                                                                                                                                                         ; 24      ;
; Image_Input:Inoutmodule|VRAM_in[2]                                                                                                                                                                                                                                                                                                                                         ; 24      ;
; Image_Input:Inoutmodule|VRAM_in[8]                                                                                                                                                                                                                                                                                                                                         ; 24      ;
; Image_Input:Inoutmodule|VRAM_in[7]                                                                                                                                                                                                                                                                                                                                         ; 24      ;
; Image_Input:Inoutmodule|VRAM_in[6]                                                                                                                                                                                                                                                                                                                                         ; 24      ;
; Image_Input:Inoutmodule|VRAM_in[5]                                                                                                                                                                                                                                                                                                                                         ; 24      ;
; Image_Input:Inoutmodule|VRAM_in[10]                                                                                                                                                                                                                                                                                                                                        ; 24      ;
; Image_Input:Inoutmodule|VRAM_in[9]                                                                                                                                                                                                                                                                                                                                         ; 24      ;
; Image_Input:Inoutmodule|VRAM_in[12]                                                                                                                                                                                                                                                                                                                                        ; 24      ;
; Image_Input:Inoutmodule|VRAM_in[11]                                                                                                                                                                                                                                                                                                                                        ; 24      ;
; Image_Input:Inoutmodule|VRAM_in[15]                                                                                                                                                                                                                                                                                                                                        ; 24      ;
; Image_Input:Inoutmodule|VRAM_in[14]                                                                                                                                                                                                                                                                                                                                        ; 24      ;
; Image_Input:Inoutmodule|VRAM_in[13]                                                                                                                                                                                                                                                                                                                                        ; 24      ;
; Image_Input:Inoutmodule|VRAM_wraddress[14]                                                                                                                                                                                                                                                                                                                                 ; 24      ;
; Image_Input:Inoutmodule|VRAM_wraddress[15]                                                                                                                                                                                                                                                                                                                                 ; 24      ;
; Image_Input:Inoutmodule|VRAM_wraddress[13]                                                                                                                                                                                                                                                                                                                                 ; 24      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                                                                                                                                              ; 23      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|D_iw[11]                                                                                                                                                                                                                                                                                     ; 23      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|D_iw[1]                                                                                                                                                                                                                                                                                      ; 23      ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_qsys_0_debug_mem_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                ; 23      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|D_iw[0]                                                                                                                                                                                                                                                                                      ; 22      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                               ; 21      ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|uav_read~0                                                                                                                                                                                                                                  ; 21      ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cam_soc_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                                                       ; 21      ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_state.000000001                                                                                                                                                                                                                                                                                                                       ; 21      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|W_alu_result[2]                                                                                                                                                                                                                                                                              ; 21      ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_rsp_demux_001:rsp_demux_002|src0_valid~0                                                                                                                                                                                                                                              ; 20      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|D_iw[5]                                                                                                                                                                                                                                                                                      ; 20      ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_qsys_0_debug_mem_slave_agent_rsp_fifo|mem[0][68]                                                                                                                                                                                                                                    ; 20      ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_qsys_0_debug_mem_slave_agent_rsp_fifo|mem[0][86]                                                                                                                                                                                                                                    ; 20      ;
; Image_Input:Inoutmodule|horizontal_counter[7]~55                                                                                                                                                                                                                                                                                                                           ; 20      ;
; Image_Input:Inoutmodule|horizontal_counter[14]~54                                                                                                                                                                                                                                                                                                                          ; 20      ;
; Image_Input:Inoutmodule|vertical_counter[0]~41                                                                                                                                                                                                                                                                                                                             ; 20      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                                                                                                               ; 19      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|D_iw[21]                                                                                                                                                                                                                                                                                     ; 19      ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_004|saved_grant[1]                                                                                                                                                                                                                                                ; 19      ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_state.001000000                                                                                                                                                                                                                                                                                                                       ; 19      ;
; freq_counter[15]                                                                                                                                                                                                                                                                                                                                                           ; 19      ;
; Image_Input:Inoutmodule|VRAM_wraddress[16]~35                                                                                                                                                                                                                                                                                                                              ; 18      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper:the_cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper|cam_soc_nios2_qsys_0_cpu_debug_slave_tck:the_cam_soc_nios2_qsys_0_cpu_debug_slave_tck|sr[33]~31                      ; 18      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|R_ctrl_hi_imm16                                                                                                                                                                                                                                                                              ; 18      ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_002|saved_grant[1]                                                                                                                                                                                                                                                ; 18      ;
; Image_Input:Inoutmodule|VRAM_in[13]~0                                                                                                                                                                                                                                                                                                                                      ; 18      ;
; cam_soc:NiosII|cam_soc_sdram:sdram|init_done                                                                                                                                                                                                                                                                                                                               ; 18      ;
; cam_soc:NiosII|cam_soc_sdram:sdram|WideOr9~0                                                                                                                                                                                                                                                                                                                               ; 18      ;
; Image_Input:Inoutmodule|counter[0]~18                                                                                                                                                                                                                                                                                                                                      ; 18      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper:the_cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper|cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk:the_cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk|take_action_ocimem_a~0   ; 17      ;
; cam_soc:NiosII|cam_soc_to_hw_port:to_hw_port|Equal0~1                                                                                                                                                                                                                                                                                                                      ; 17      ;
; Image_Input:Inoutmodule|LessThan1~4                                                                                                                                                                                                                                                                                                                                        ; 17      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|W_alu_result[3]                                                                                                                                                                                                                                                                              ; 17      ;
; freq_counter[15]~19                                                                                                                                                                                                                                                                                                                                                        ; 16      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper:the_cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper|cam_soc_nios2_qsys_0_cpu_debug_slave_tck:the_cam_soc_nios2_qsys_0_cpu_debug_slave_tck|sr~29                          ; 16      ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|read_0                                                                                                                                                                                                                                                                                                                      ; 16      ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|fifo_wr                                                                                                                                                                                                                                                                                                                     ; 16      ;
; SCCB_master:sccb|Sub_address[0]~26                                                                                                                                                                                                                                                                                                                                         ; 16      ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_rsp_demux_001:rsp_demux_007|src1_valid~0                                                                                                                                                                                                                                              ; 16      ;
; SCCB_master:sccb|garbage[0]~26                                                                                                                                                                                                                                                                                                                                             ; 16      ;
; cam_soc:NiosII|cam_soc_to_hw_port:to_hw_port|always0~1                                                                                                                                                                                                                                                                                                                     ; 16      ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|uav_write~0                                                                                                                                                                                                                                 ; 16      ;
; Image_Input:Inoutmodule|LessThan2~4                                                                                                                                                                                                                                                                                                                                        ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                                                           ; 15      ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_rsp_mux:rsp_mux|src_payload~3                                                                                                                                                                                                                                                         ; 15      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|R_src2_hi~0                                                                                                                                                                                                                                                                                  ; 15      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|E_valid_from_R                                                                                                                                                                                                                                                                               ; 15      ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_qsys_0_instruction_master_translator|uav_read~0                                                                                                                                                                                                                           ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                                           ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                                                                                                                                  ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                                                                                                                                                  ; 14      ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|wr_rfifo                                                                                                                                                                                                                                                                                                                    ; 14      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper:the_cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper|cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk:the_cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk|take_action_ocimem_a     ; 14      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|D_ctrl_mem16~1                                                                                                                                                                                                                                                                               ; 14      ;
; freq_counter[5]~5                                                                                                                                                                                                                                                                                                                                                          ; 14      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|d_write                                                                                                                                                                                                                                                                                      ; 14      ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_addr[7]~0                                                                                                                                                                                                                                                                                                                             ; 14      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|W_alu_result[4]                                                                                                                                                                                                                                                                              ; 14      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|W_alu_result[5]                                                                                                                                                                                                                                                                              ; 14      ;
; SCCB_master:sccb|state_counter[1]                                                                                                                                                                                                                                                                                                                                          ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]                                                                                                                                                                                                                                                                                                  ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                                                                                                                                                  ; 13      ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|wr_ptr[0]                                                                                                                                                                                                                                                       ; 13      ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_rsp_mux_001:rsp_mux_001|src_payload~1                                                                                                                                                                                                                                                 ; 13      ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_rsp_demux_001:rsp_demux_007|src0_valid~0                                                                                                                                                                                                                                              ; 13      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper:the_cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper|cam_soc_nios2_qsys_0_cpu_debug_slave_tck:the_cam_soc_nios2_qsys_0_cpu_debug_slave_tck|sr[4]~13                       ; 13      ;
; cam_soc:NiosII|cam_soc_sdram:sdram|Equal0~4                                                                                                                                                                                                                                                                                                                                ; 13      ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_addr[7]~2                                                                                                                                                                                                                                                                                                                             ; 13      ;
; Image_Input:Inoutmodule|Equal7~2                                                                                                                                                                                                                                                                                                                                           ; 13      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|F_pc[4]                                                                                                                                                                                                                                                                                      ; 13      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|F_pc[2]                                                                                                                                                                                                                                                                                      ; 13      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|W_alu_result[6]                                                                                                                                                                                                                                                                              ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                                                                                                                                                                                ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                                                          ; 12      ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|write                                                                                                                                                                                                                                                           ; 12      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|D_ctrl_mem8~1                                                                                                                                                                                                                                                                                ; 12      ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|wr_ptr[1]                                                                                                                                                                                                                                                       ; 12      ;
; cam_soc:NiosII|cam_soc_sdram:sdram|i_state.011                                                                                                                                                                                                                                                                                                                             ; 12      ;
; cam_soc:NiosII|cam_soc_sdram:sdram|i_state.000                                                                                                                                                                                                                                                                                                                             ; 12      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|i_read                                                                                                                                                                                                                                                                                       ; 12      ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|write_accepted                                                                                                                                                                                                                              ; 12      ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_state.100000000                                                                                                                                                                                                                                                                                                                       ; 12      ;
; cam_soc:NiosII|cam_soc_sdram:sdram|pending                                                                                                                                                                                                                                                                                                                                 ; 12      ;
; SCCB_master:sccb|state_counter[0]                                                                                                                                                                                                                                                                                                                                          ; 12      ;
; SCCB_master:sccb|cam_clk                                                                                                                                                                                                                                                                                                                                                   ; 12      ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|r_val~0                                                                                                                                                                                                                                                                                                                     ; 11      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|E_src2[5]~15                                                                                                                                                                                                                                                                                 ; 11      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|Equal0~2                                                                                                                                                                                                                                                                                     ; 11      ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:led_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                      ; 11      ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cam_soc_jtag_uart_0_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                                            ; 11      ;
; cam_soc:NiosII|cam_soc_sdram:sdram|i_state.101                                                                                                                                                                                                                                                                                                                             ; 11      ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_router:router|Equal6~0                                                                                                                                                                                                                                                                ; 11      ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_state.000000100                                                                                                                                                                                                                                                                                                                       ; 11      ;
; cam_soc:NiosII|cam_soc_sdram:sdram|i_addr[12]                                                                                                                                                                                                                                                                                                                              ; 11      ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_state.000001000                                                                                                                                                                                                                                                                                                                       ; 11      ;
; cam_soc:NiosII|cam_soc_led:to_hw_sig|data_out[0]                                                                                                                                                                                                                                                                                                                           ; 11      ;
; Image_Input:Inoutmodule|Red[0]~12                                                                                                                                                                                                                                                                                                                                          ; 11      ;
; Image_Input:Inoutmodule|Red[0]~11                                                                                                                                                                                                                                                                                                                                          ; 11      ;
; SCCB_master:sccb|state.INPUT                                                                                                                                                                                                                                                                                                                                               ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                                                                                                                                                                                                                                                                                                  ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                                                                                                                                                                            ; 10      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|D_ctrl_mem8~0                                                                                                                                                                                                                                                                                ; 10      ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|wr_ptr[2]                                                                                                                                                                                                                                                       ; 10      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|D_iw[6]                                                                                                                                                                                                                                                                                      ; 10      ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|D_iw[7]                                                                                                                                                                                                                                                                                      ; 10      ;
; SCCB_master:sccb|SCCB_COUNTER[0]~9                                                                                                                                                                                                                                                                                                                                         ; 10      ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_qsys_0_debug_mem_slave_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                   ; 10      ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                            ; 10      ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                     ; 10      ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:to_hw_port_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                               ; 10      ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                            ; 10      ;
; cam_soc:NiosII|cam_soc_sdram:sdram|i_state.010                                                                                                                                                                                                                                                                                                                             ; 10      ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:to_hw_sig_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                   ; 10      ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:to_hw_port_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                  ; 10      ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_qsys_0_instruction_master_translator|read_accepted                                                                                                                                                                                                                        ; 10      ;
; cam_soc:NiosII|cam_soc_led:to_hw_sig|data_out[1]                                                                                                                                                                                                                                                                                                                           ; 10      ;
; SCCB_master:sccb|state.Phase3                                                                                                                                                                                                                                                                                                                                              ; 10      ;
; SCCB_master:sccb|state.BREAK                                                                                                                                                                                                                                                                                                                                               ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                                                                                                                                                                                            ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                                                                                                                                                                            ; 9       ;
; cam_soc:NiosII|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1|altera_reset_synchronizer_int_chain[1]~0                                                                                                                                                                                                                              ; 9       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|hbreak_enabled                                                                                                                                                                                                                                                                               ; 9       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|write~0                                                                                                                                                                                                                                                           ; 9       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_rsp_demux_001:rsp_demux_008|src1_valid~0                                                                                                                                                                                                                                              ; 9       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|R_ctrl_exception                                                                                                                                                                                                                                                                             ; 9       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|R_ctrl_break                                                                                                                                                                                                                                                                                 ; 9       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:to_sw_sig_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                   ; 9       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_nios2_ocimem:the_cam_soc_nios2_qsys_0_cpu_nios2_ocimem|waitrequest                                                                                                                        ; 9       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_router:router|Equal9~0                                                                                                                                                                                                                                                                ; 9       ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cam_soc_jtag_uart_0_alt_jtag_atlantic|state                                                                                                                                                                                                                                                               ; 9       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_006|src_data[68]                                                                                                                                                                                                                                                  ; 9       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_count[1]                                                                                                                                                                                                                                                                                                                              ; 9       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|d_writedata[1]                                                                                                                                                                                                                                                                               ; 9       ;
; cam_soc:NiosII|cam_soc_led:to_hw_sig|Equal0~0                                                                                                                                                                                                                                                                                                                              ; 9       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|F_pc[3]                                                                                                                                                                                                                                                                                      ; 9       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|d_read                                                                                                                                                                                                                                                                                       ; 9       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|d_writedata[0]                                                                                                                                                                                                                                                                               ; 9       ;
; SCCB_master:sccb|Equal3~0                                                                                                                                                                                                                                                                                                                                                  ; 9       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_state.010000000                                                                                                                                                                                                                                                                                                                       ; 9       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|cam_soc_sdram_input_efifo_module:the_cam_soc_sdram_input_efifo_module|Equal1~0                                                                                                                                                                                                                                                          ; 9       ;
; cam_soc:NiosII|cam_soc_led:to_hw_sig|data_out[2]                                                                                                                                                                                                                                                                                                                           ; 9       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|F_pc[5]                                                                                                                                                                                                                                                                                      ; 9       ;
; SCCB_master:sccb|state.Phase4                                                                                                                                                                                                                                                                                                                                              ; 9       ;
; SCCB_master:sccb|state.PREP                                                                                                                                                                                                                                                                                                                                                ; 9       ;
; Image_Input:Inoutmodule|Add1~16                                                                                                                                                                                                                                                                                                                                            ; 9       ;
; Image_Input:Inoutmodule|Add1~14                                                                                                                                                                                                                                                                                                                                            ; 9       ;
; Image_Input:Inoutmodule|Add1~12                                                                                                                                                                                                                                                                                                                                            ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                                                                                                                                                                                                  ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[2]~reg0                                                                                                                                                                                                                                                                                             ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                                                                                                      ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                                                                                                                                                                            ; 8       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|za_data[20]                                                                                                                                                                                                                                                                                                                             ; 8       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|za_data[27]                                                                                                                                                                                                                                                                                                                             ; 8       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|za_data[28]                                                                                                                                                                                                                                                                                                                             ; 8       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|za_data[29]                                                                                                                                                                                                                                                                                                                             ; 8       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|za_data[30]                                                                                                                                                                                                                                                                                                                             ; 8       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|za_data[31]                                                                                                                                                                                                                                                                                                                             ; 8       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|za_data[21]                                                                                                                                                                                                                                                                                                                             ; 8       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|za_data[18]                                                                                                                                                                                                                                                                                                                             ; 8       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|za_data[17]                                                                                                                                                                                                                                                                                                                             ; 8       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|za_data[19]                                                                                                                                                                                                                                                                                                                             ; 8       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|za_data[6]                                                                                                                                                                                                                                                                                                                              ; 8       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|za_data[7]                                                                                                                                                                                                                                                                                                                              ; 8       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|za_data[8]                                                                                                                                                                                                                                                                                                                              ; 8       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|za_data[9]                                                                                                                                                                                                                                                                                                                              ; 8       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|za_data[10]                                                                                                                                                                                                                                                                                                                             ; 8       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|za_data[14]                                                                                                                                                                                                                                                                                                                             ; 8       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|za_data[12]                                                                                                                                                                                                                                                                                                                             ; 8       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|za_data[16]                                                                                                                                                                                                                                                                                                                             ; 8       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|za_data[13]                                                                                                                                                                                                                                                                                                                             ; 8       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|za_data[11]                                                                                                                                                                                                                                                                                                                             ; 8       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|za_data[5]                                                                                                                                                                                                                                                                                                                              ; 8       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|za_data[15]                                                                                                                                                                                                                                                                                                                             ; 8       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|za_data[2]                                                                                                                                                                                                                                                                                                                              ; 8       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|za_data[3]                                                                                                                                                                                                                                                                                                                              ; 8       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|za_data[4]                                                                                                                                                                                                                                                                                                                              ; 8       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|za_data[1]                                                                                                                                                                                                                                                                                                                              ; 8       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|za_data[26]                                                                                                                                                                                                                                                                                                                             ; 8       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|za_data[25]                                                                                                                                                                                                                                                                                                                             ; 8       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|za_data[24]                                                                                                                                                                                                                                                                                                                             ; 8       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|za_data[23]                                                                                                                                                                                                                                                                                                                             ; 8       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|za_data[22]                                                                                                                                                                                                                                                                                                                             ; 8       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|za_data[0]                                                                                                                                                                                                                                                                                                                              ; 8       ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cam_soc_jtag_uart_0_alt_jtag_atlantic|wdata[7]~0                                                                                                                                                                                                                                                          ; 8       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|d_writedata[17]~8                                                                                                                                                                                                                                                                            ; 8       ;
; cam_soc:NiosII|cam_soc_led:led|always0~2                                                                                                                                                                                                                                                                                                                                   ; 8       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                                        ; 8       ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|fifo_rd~0                                                                                                                                                                                                                                                                                                                   ; 8       ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|cam_soc_jtag_uart_0_scfifo_r:the_cam_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                                                                                                              ; 8       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|av_ld_byte0_data[0]~0                                                                                                                                                                                                                                                                        ; 8       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|Equal62~0                                                                                                                                                                                                                                                                                    ; 8       ;
; SCCB_master:sccb|LessThan2~0                                                                                                                                                                                                                                                                                                                                               ; 8       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_nios2_ocimem:the_cam_soc_nios2_qsys_0_cpu_nios2_ocimem|MonAReg[4]                                                                                                                         ; 8       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_nios2_ocimem:the_cam_soc_nios2_qsys_0_cpu_nios2_ocimem|MonAReg[2]                                                                                                                         ; 8       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|read~0                                                                                                                                                                                                                                                            ; 8       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|nonposted_write_endofpacket~0                                                                                                                                                                                                                                          ; 8       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_010|saved_grant[0]                                                                                                                                                                                                                                                ; 8       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:to_sw_port_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                  ; 8       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|B_prev[12]                                                                                                                                                                                                                                                                                                            ; 8       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|G_prev[12]                                                                                                                                                                                                                                                                                                            ; 8       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|R_prev[12]                                                                                                                                                                                                                                                                                                            ; 8       ;
; Image_Input:Inoutmodule|temp[5]~2                                                                                                                                                                                                                                                                                                                                          ; 8       ;
; SCCB_master:sccb|garbage2[7]~10                                                                                                                                                                                                                                                                                                                                            ; 8       ;
; cam_soc:NiosII|cam_soc_led:to_hw_sig|always0~1                                                                                                                                                                                                                                                                                                                             ; 8       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_008|saved_grant[0]                                                                                                                                                                                                                                                ; 8       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|F_pc[11]                                                                                                                                                                                                                                                                                     ; 8       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|G_prev[5]                                                                                                                                                                                                                                                                                                             ; 8       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|cam_soc_sdram_input_efifo_module:the_cam_soc_sdram_input_efifo_module|entries[0]                                                                                                                                                                                                                                                        ; 8       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|f_pop                                                                                                                                                                                                                                                                                                                                   ; 8       ;
; Key_Receiver:IOmodule|Decoder0~4                                                                                                                                                                                                                                                                                                                                           ; 8       ;
; Key_Receiver:IOmodule|Decoder0~3                                                                                                                                                                                                                                                                                                                                           ; 8       ;
; cam_soc:NiosII|cam_soc_led:to_hw_sig|data_out[3]                                                                                                                                                                                                                                                                                                                           ; 8       ;
; Image_Input:Inoutmodule|state.SLEEP                                                                                                                                                                                                                                                                                                                                        ; 8       ;
; Image_Input:Inoutmodule|comb~2                                                                                                                                                                                                                                                                                                                                             ; 8       ;
; Image_Input:Inoutmodule|comb~1                                                                                                                                                                                                                                                                                                                                             ; 8       ;
; Image_Input:Inoutmodule|comb~0                                                                                                                                                                                                                                                                                                                                             ; 8       ;
; SCCB_master:sccb|state.Phase2                                                                                                                                                                                                                                                                                                                                              ; 8       ;
; SCCB_master:sccb|state.Phase1                                                                                                                                                                                                                                                                                                                                              ; 8       ;
; Image_Input:Inoutmodule|counter[15]                                                                                                                                                                                                                                                                                                                                        ; 8       ;
; Image_Input:Inoutmodule|counter[14]                                                                                                                                                                                                                                                                                                                                        ; 8       ;
; Image_Input:Inoutmodule|counter[13]                                                                                                                                                                                                                                                                                                                                        ; 8       ;
; Image_Input:Inoutmodule|counter[12]                                                                                                                                                                                                                                                                                                                                        ; 8       ;
; Image_Input:Inoutmodule|counter[11]                                                                                                                                                                                                                                                                                                                                        ; 8       ;
; Image_Input:Inoutmodule|counter[10]                                                                                                                                                                                                                                                                                                                                        ; 8       ;
; Image_Input:Inoutmodule|counter[9]                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; Image_Input:Inoutmodule|counter[8]                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; Image_Input:Inoutmodule|counter[7]                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; Image_Input:Inoutmodule|counter[6]                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; Image_Input:Inoutmodule|counter[5]                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; Image_Input:Inoutmodule|counter[4]                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; Image_Input:Inoutmodule|counter[3]                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; Image_Input:Inoutmodule|counter[2]                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; Image_Input:Inoutmodule|counter[1]                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; Image_Input:Inoutmodule|counter[0]                                                                                                                                                                                                                                                                                                                                         ; 8       ;
; Image_Input:Inoutmodule|Add1~20                                                                                                                                                                                                                                                                                                                                            ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                                                                                                                                                                          ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                                                                                                      ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                                                                                                                      ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                                                                                                                                                            ; 7       ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|cam_soc_jtag_uart_0_scfifo_w:the_cam_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                                                                                   ; 7       ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|cam_soc_jtag_uart_0_scfifo_r:the_cam_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                                                                                   ; 7       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_data_buffer[86]                                                                                                                                                                                               ; 7       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|D_iw[8]                                                                                                                                                                                                                                                                                      ; 7       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|Equal0~6                                                                                                                                                                                                                                                                                     ; 7       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|D_op_cmpge~0                                                                                                                                                                                                                                                                                 ; 7       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|Equal0~3                                                                                                                                                                                                                                                                                     ; 7       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|write                                                                                                                                                                                                              ; 7       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper:the_cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper|cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk:the_cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk|jdo[35]                  ; 7       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_nios2_ocimem:the_cam_soc_nios2_qsys_0_cpu_nios2_ocimem|Equal0~0                                                                                                                           ; 7       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_nios2_ocimem:the_cam_soc_nios2_qsys_0_cpu_nios2_ocimem|MonAReg[3]                                                                                                                         ; 7       ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cam_soc_jtag_uart_0_alt_jtag_atlantic|td_shift~6                                                                                                                                                                                                                                                          ; 7       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|i_count[1]                                                                                                                                                                                                                                                                                                                              ; 7       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|R_ctrl_br_cmp                                                                                                                                                                                                                                                                                ; 7       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|E_src1[0]                                                                                                                                                                                                                                                                                    ; 7       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                  ; 7       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_001|saved_grant[0]                                                                                                                                                                                                                                                ; 7       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:to_sw_sig_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                ; 7       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_rsp_demux_001:rsp_demux_008|src0_valid~0                                                                                                                                                                                                                                              ; 7       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:to_hw_sig_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                ; 7       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:to_hw_port_s1_agent_rsp_fifo|mem[0][68]                                                                                                                                                                                                                                                   ; 7       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:to_hw_port_s1_agent_rsp_fifo|mem[0][86]                                                                                                                                                                                                                                                   ; 7       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                  ; 7       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|B_prev[18]                                                                                                                                                                                                                                                                                                            ; 7       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|B_prev[8]                                                                                                                                                                                                                                                                                                             ; 7       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|B_prev[5]                                                                                                                                                                                                                                                                                                             ; 7       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|B_prev[10]                                                                                                                                                                                                                                                                                                            ; 7       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|B_prev[9]                                                                                                                                                                                                                                                                                                             ; 7       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|G_prev[18]                                                                                                                                                                                                                                                                                                            ; 7       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|G_prev[10]                                                                                                                                                                                                                                                                                                            ; 7       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|G_prev[9]                                                                                                                                                                                                                                                                                                             ; 7       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|G_prev[8]                                                                                                                                                                                                                                                                                                             ; 7       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|G_prev[11]                                                                                                                                                                                                                                                                                                            ; 7       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|R_prev[18]                                                                                                                                                                                                                                                                                                            ; 7       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|R_prev[8]                                                                                                                                                                                                                                                                                                             ; 7       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|R_prev[5]                                                                                                                                                                                                                                                                                                             ; 7       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|R_prev[9]                                                                                                                                                                                                                                                                                                             ; 7       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_003|saved_grant[0]                                                                                                                                                                                                                                                ; 7       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_003|saved_grant[1]                                                                                                                                                                                                                                                ; 7       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[7]                                                                                                                                                                                                                                                       ; 7       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|d_writedata[3]                                                                                                                                                                                                                                                                               ; 7       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|d_writedata[4]                                                                                                                                                                                                                                                                               ; 7       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|d_writedata[5]                                                                                                                                                                                                                                                                               ; 7       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|d_writedata[6]                                                                                                                                                                                                                                                                               ; 7       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|d_writedata[7]                                                                                                                                                                                                                                                                               ; 7       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_router:router|Equal5~4                                                                                                                                                                                                                                                                ; 7       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_008|saved_grant[1]                                                                                                                                                                                                                                                ; 7       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|d_writedata[2]                                                                                                                                                                                                                                                                               ; 7       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_007|saved_grant[0]                                                                                                                                                                                                                                                ; 7       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|B_prev[3]                                                                                                                                                                                                                                                                                                             ; 7       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|B_prev[2]                                                                                                                                                                                                                                                                                                             ; 7       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|G_prev[3]                                                                                                                                                                                                                                                                                                             ; 7       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|G_prev[2]                                                                                                                                                                                                                                                                                                             ; 7       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|G_prev[4]                                                                                                                                                                                                                                                                                                             ; 7       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|R_prev[2]                                                                                                                                                                                                                                                                                                             ; 7       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper:the_cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:cam_soc_nios2_qsys_0_cpu_debug_slave_phy|virtual_state_cdr                                    ; 7       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|f_select                                                                                                                                                                                                                                                                                                                                ; 7       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_state.000100000                                                                                                                                                                                                                                                                                                                       ; 7       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|cam_soc_sdram_input_efifo_module:the_cam_soc_sdram_input_efifo_module|entries[1]                                                                                                                                                                                                                                                        ; 7       ;
; Key_Receiver:IOmodule|column_shift[15]                                                                                                                                                                                                                                                                                                                                     ; 7       ;
; Key_Receiver:IOmodule|column_shift[14]                                                                                                                                                                                                                                                                                                                                     ; 7       ;
; Key_Receiver:IOmodule|column_shift[13]                                                                                                                                                                                                                                                                                                                                     ; 7       ;
; Key_Receiver:IOmodule|column_shift[12]                                                                                                                                                                                                                                                                                                                                     ; 7       ;
; Key_Receiver:IOmodule|column_shift[11]                                                                                                                                                                                                                                                                                                                                     ; 7       ;
; Key_Receiver:IOmodule|column_shift[10]                                                                                                                                                                                                                                                                                                                                     ; 7       ;
; Key_Receiver:IOmodule|column_shift[9]                                                                                                                                                                                                                                                                                                                                      ; 7       ;
; Key_Receiver:IOmodule|column_shift[8]                                                                                                                                                                                                                                                                                                                                      ; 7       ;
; Key_Receiver:IOmodule|column_shift[7]                                                                                                                                                                                                                                                                                                                                      ; 7       ;
; Key_Receiver:IOmodule|column_shift[6]                                                                                                                                                                                                                                                                                                                                      ; 7       ;
; Key_Receiver:IOmodule|column_shift[5]                                                                                                                                                                                                                                                                                                                                      ; 7       ;
; Key_Receiver:IOmodule|column_shift[4]                                                                                                                                                                                                                                                                                                                                      ; 7       ;
; Key_Receiver:IOmodule|column_shift[3]                                                                                                                                                                                                                                                                                                                                      ; 7       ;
; Key_Receiver:IOmodule|column_shift[2]                                                                                                                                                                                                                                                                                                                                      ; 7       ;
; Key_Receiver:IOmodule|column_shift[1]                                                                                                                                                                                                                                                                                                                                      ; 7       ;
; Key_Receiver:IOmodule|column_shift[0]                                                                                                                                                                                                                                                                                                                                      ; 7       ;
; Image_Input:Inoutmodule|LessThan0~0                                                                                                                                                                                                                                                                                                                                        ; 7       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|F_pc[1]                                                                                                                                                                                                                                                                                      ; 7       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|F_pc[0]                                                                                                                                                                                                                                                                                      ; 7       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|W_alu_result[13]                                                                                                                                                                                                                                                                             ; 7       ;
; SCCB_master:sccb|state_counter[2]                                                                                                                                                                                                                                                                                                                                          ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~1                                                                                                                                                                                                                                                                                              ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                                                                                           ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                                                                                                      ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                                                                                                                                                  ; 6       ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|cam_soc_jtag_uart_0_scfifo_r:the_cam_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                                                                      ; 6       ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|cam_soc_jtag_uart_0_scfifo_w:the_cam_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                                      ; 6       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|W_alu_result[31]~29                                                                                                                                                                                                                                                                          ; 6       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[3]                                                                                                                                                                                                                                                       ; 6       ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cam_soc_jtag_uart_0_alt_jtag_atlantic|t_ena~reg0                                                                                                                                                                                                                                                          ; 6       ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|cam_soc_jtag_uart_0_scfifo_r:the_cam_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[0]                                                                                                                                  ; 6       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|rd_ptr[0]                                                                                                                                                                                                                                                       ; 6       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[2]                                                                                                                                                                                                                                                       ; 6       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[4]                                                                                                                                                                                                                                                       ; 6       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|D_ctrl_b_is_dst~2                                                                                                                                                                                                                                                                            ; 6       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|address[0]                                                                                                                                                                                                         ; 6       ;
; cam_soc:NiosII|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                                                                                          ; 6       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|internal_out_valid                                                                                                                                                                                                                                              ; 6       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                       ; 6       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[6]~2                                                                                                                                                                                                                                                     ; 6       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[5]                                                                                                                                                                                                                                                       ; 6       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|Equal62~9                                                                                                                                                                                                                                                                                    ; 6       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|D_iw[9]                                                                                                                                                                                                                                                                                      ; 6       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|D_iw[10]                                                                                                                                                                                                                                                                                     ; 6       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|R_ctrl_jmp_direct                                                                                                                                                                                                                                                                            ; 6       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|R_valid                                                                                                                                                                                                                                                                                      ; 6       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                                       ; 6       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[6]                                                                                                                                                                                                                                                       ; 6       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|R_ctrl_rd_ctl_reg                                                                                                                                                                                                                                                                            ; 6       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_010|WideOr1                                                                                                                                                                                                                                                       ; 6       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_010|saved_grant[1]                                                                                                                                                                                                                                                ; 6       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_router_001:router_001|always1~4                                                                                                                                                                                                                                                       ; 6       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_009|WideOr1                                                                                                                                                                                                                                                       ; 6       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_router_001:router_001|always1~2                                                                                                                                                                                                                                                       ; 6       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_009|saved_grant[0]                                                                                                                                                                                                                                                ; 6       ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|av_waitrequest                                                                                                                                                                                                                                                                                                              ; 6       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_001|saved_grant[1]                                                                                                                                                                                                                                                ; 6       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer|dreg[0]                                                                                                                                                            ; 6       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                                                                           ; 6       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|B_prev[17]                                                                                                                                                                                                                                                                                                            ; 6       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|B_prev[16]                                                                                                                                                                                                                                                                                                            ; 6       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|B_prev[15]                                                                                                                                                                                                                                                                                                            ; 6       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|B_prev[13]                                                                                                                                                                                                                                                                                                            ; 6       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|B_prev[11]                                                                                                                                                                                                                                                                                                            ; 6       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|B_prev[7]                                                                                                                                                                                                                                                                                                             ; 6       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|B_prev[6]                                                                                                                                                                                                                                                                                                             ; 6       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|Equal1~9                                                                                                                                                                                                                                                                                                              ; 6       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|G_prev[17]                                                                                                                                                                                                                                                                                                            ; 6       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|G_prev[16]                                                                                                                                                                                                                                                                                                            ; 6       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|Equal1~4                                                                                                                                                                                                                                                                                                              ; 6       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|G_prev[15]                                                                                                                                                                                                                                                                                                            ; 6       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|G_prev[13]                                                                                                                                                                                                                                                                                                            ; 6       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|G_prev[7]                                                                                                                                                                                                                                                                                                             ; 6       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|G_prev[6]                                                                                                                                                                                                                                                                                                             ; 6       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|R_prev[17]                                                                                                                                                                                                                                                                                                            ; 6       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|R_prev[16]                                                                                                                                                                                                                                                                                                            ; 6       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|R_prev[15]                                                                                                                                                                                                                                                                                                            ; 6       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|R_prev[13]                                                                                                                                                                                                                                                                                                            ; 6       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|R_prev[6]                                                                                                                                                                                                                                                                                                             ; 6       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|R_prev[7]                                                                                                                                                                                                                                                                                                             ; 6       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|R_prev[11]                                                                                                                                                                                                                                                                                                            ; 6       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|R_prev[10]                                                                                                                                                                                                                                                                                                            ; 6       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent|m0_write~0                                                                                                                                                                                                                                                             ; 6       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_007|WideOr1                                                                                                                                                                                                                                                       ; 6       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_router_001:router_001|Equal6~1                                                                                                                                                                                                                                                        ; 6       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_router_001:router_001|Equal2~4                                                                                                                                                                                                                                                        ; 6       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:led_s1_translator|av_begintransfer~0                                                                                                                                                                                                                                             ; 6       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_007|saved_grant[1]                                                                                                                                                                                                                                                ; 6       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|B_prev[1]                                                                                                                                                                                                                                                                                                             ; 6       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|B_prev[0]                                                                                                                                                                                                                                                                                                             ; 6       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|B_prev[4]                                                                                                                                                                                                                                                                                                             ; 6       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|G_prev[1]                                                                                                                                                                                                                                                                                                             ; 6       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|G_prev[0]                                                                                                                                                                                                                                                                                                             ; 6       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|R_prev[1]                                                                                                                                                                                                                                                                                                             ; 6       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|R_prev[0]                                                                                                                                                                                                                                                                                                             ; 6       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|R_prev[4]                                                                                                                                                                                                                                                                                                             ; 6       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|R_prev[3]                                                                                                                                                                                                                                                                                                             ; 6       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|WideOr16~0                                                                                                                                                                                                                                                                                                                              ; 6       ;
; Key_Receiver:IOmodule|Equal0~1                                                                                                                                                                                                                                                                                                                                             ; 6       ;
; Image_Input:Inoutmodule|state.RUN                                                                                                                                                                                                                                                                                                                                          ; 6       ;
; Image_Input:Inoutmodule|byte_num                                                                                                                                                                                                                                                                                                                                           ; 6       ;
; Image_Input:Inoutmodule|vc[8]                                                                                                                                                                                                                                                                                                                                              ; 6       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|F_pc[6]                                                                                                                                                                                                                                                                                      ; 6       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|F_pc[10]                                                                                                                                                                                                                                                                                     ; 6       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|W_alu_result[12]                                                                                                                                                                                                                                                                             ; 6       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|W_alu_result[7]                                                                                                                                                                                                                                                                              ; 6       ;
; SCCB_master:sccb|state.FIN                                                                                                                                                                                                                                                                                                                                                 ; 6       ;
; Cam_href~input                                                                                                                                                                                                                                                                                                                                                             ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~23                                                                                                                                                                                                                                                                   ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~22                                                                                                                                                                                                                                                                   ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~19                                                                                                                                                                                                                                                                                         ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~10                                                                                                                                                                                                                                                                                         ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~9                                                                                                                                                                                                                                                                                       ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                                                                                                                                                                                                                       ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                                                                                                                         ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~4                                                                                                                                                                                                                                                                                                ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]~1                                                                                                                                                                                                                                                                                                ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~11                                                                                                                                                                                                                                                                                             ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~4                                                                                                                                                                                                                                                                                              ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_proc~0                                                                                                                                                                                                                                                                                                   ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                                                                                                      ; 5       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_next~19                                                                                                                                                                                                                                                                                                                               ; 5       ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|cam_soc_jtag_uart_0_scfifo_w:the_cam_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[0]                                                                                                                                  ; 5       ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|cam_soc_jtag_uart_0_scfifo_w:the_cam_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[3]                                                                                                                                  ; 5       ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|cam_soc_jtag_uart_0_scfifo_w:the_cam_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[4]                                                                                                                                  ; 5       ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|cam_soc_jtag_uart_0_scfifo_w:the_cam_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[5]                                                                                                                                  ; 5       ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|cam_soc_jtag_uart_0_scfifo_w:the_cam_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[1]                                                                                                                                  ; 5       ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|cam_soc_jtag_uart_0_scfifo_w:the_cam_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[2]                                                                                                                                  ; 5       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|d_writedata[10]                                                                                                                                                                                                                                                                              ; 5       ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|cam_soc_jtag_uart_0_scfifo_r:the_cam_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[1]                                                                                                                                  ; 5       ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|cam_soc_jtag_uart_0_scfifo_r:the_cam_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[2]                                                                                                                                  ; 5       ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|cam_soc_jtag_uart_0_scfifo_r:the_cam_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[3]                                                                                                                                  ; 5       ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|cam_soc_jtag_uart_0_scfifo_r:the_cam_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[4]                                                                                                                                  ; 5       ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|cam_soc_jtag_uart_0_scfifo_r:the_cam_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw|counter_reg_bit[5]                                                                                                                                  ; 5       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|rd_ptr[1]                                                                                                                                                                                                                                                       ; 5       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|E_arith_result[1]~7                                                                                                                                                                                                                                                                          ; 5       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper:the_cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper|cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk:the_cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk|jdo[17]                  ; 5       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|hbreak_req~0                                                                                                                                                                                                                                                                                 ; 5       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|E_arith_result[0]~6                                                                                                                                                                                                                                                                          ; 5       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|W_status_reg_pie                                                                                                                                                                                                                                                                             ; 5       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|D_dst_regnum[2]~7                                                                                                                                                                                                                                                                            ; 5       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_nios2_avalon_reg:the_cam_soc_nios2_qsys_0_cpu_nios2_avalon_reg|Equal0~1                                                                                                                   ; 5       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_nios2_avalon_reg:the_cam_soc_nios2_qsys_0_cpu_nios2_avalon_reg|Equal0~0                                                                                                                   ; 5       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper:the_cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper|cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk:the_cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk|jdo[34]                  ; 5       ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cam_soc_jtag_uart_0_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                                                     ; 5       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|Equal0~13                                                                                                                                                                                                                                                                                    ; 5       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|Equal62~14                                                                                                                                                                                                                                                                                   ; 5       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|Equal62~5                                                                                                                                                                                                                                                                                    ; 5       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|Equal62~4                                                                                                                                                                                                                                                                                    ; 5       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|D_ctrl_jmp_direct~0                                                                                                                                                                                                                                                                          ; 5       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|E_src2[4]~16                                                                                                                                                                                                                                                                                 ; 5       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|R_src2_lo[4]~3                                                                                                                                                                                                                                                                               ; 5       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|Equal62~1                                                                                                                                                                                                                                                                                    ; 5       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|D_op_opx_rsv63~0                                                                                                                                                                                                                                                                             ; 5       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_009|src_data[68]                                                                                                                                                                                                                                                  ; 5       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_demux:cmd_demux|src4_valid~0                                                                                                                                                                                                                                                      ; 5       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_002|WideOr1                                                                                                                                                                                                                                                       ; 5       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_001|src_data[68]                                                                                                                                                                                                                                                  ; 5       ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cam_soc_jtag_uart_0_alt_jtag_atlantic|jupdate~0                                                                                                                                                                                                                                                           ; 5       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|i_count[2]                                                                                                                                                                                                                                                                                                                              ; 5       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_router_003:router_008|always0~0                                                                                                                                                                                                                                                       ; 5       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|out_valid                                                                                                                                                                                                                                                       ; 5       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem[0][107]                                                                                                                                                                                                                                                       ; 5       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_008|src_data[68]                                                                                                                                                                                                                                                  ; 5       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_007|src_data[68]                                                                                                                                                                                                                                                  ; 5       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_rsp_demux_001:rsp_demux_010|src1_valid~0                                                                                                                                                                                                                                              ; 5       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_router:router|always1~2                                                                                                                                                                                                                                                               ; 5       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:to_hw_sig_s1_agent|cp_ready~0                                                                                                                                                                                                                                                         ; 5       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_009|saved_grant[1]                                                                                                                                                                                                                                                ; 5       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_router:router|always1~1                                                                                                                                                                                                                                                               ; 5       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:led_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                         ; 5       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_router:router|Equal8~0                                                                                                                                                                                                                                                                ; 5       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sysid_qsys_0_control_slave_agent|cp_ready~0                                                                                                                                                                                                                                           ; 5       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:to_sw_port_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                               ; 5       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_0_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                         ; 5       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sdram_pll_pll_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                         ; 5       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:to_hw_port_s1_agent|cp_ready~0                                                                                                                                                                                                                                                        ; 5       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|B_prev[19]                                                                                                                                                                                                                                                                                                            ; 5       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|B_prev[14]                                                                                                                                                                                                                                                                                                            ; 5       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|G_prev[19]                                                                                                                                                                                                                                                                                                            ; 5       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|G_prev[14]                                                                                                                                                                                                                                                                                                            ; 5       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|R_prev[19]                                                                                                                                                                                                                                                                                                            ; 5       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|R_prev[14]                                                                                                                                                                                                                                                                                                            ; 5       ;
; SCCB_master:sccb|state_counter[0]~13                                                                                                                                                                                                                                                                                                                                       ; 5       ;
; SCCB_master:sccb|state_counter[0]~9                                                                                                                                                                                                                                                                                                                                        ; 5       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_003|WideOr1                                                                                                                                                                                                                                                       ; 5       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|cam_soc_sdram_input_efifo_module:the_cam_soc_sdram_input_efifo_module|always2~1                                                                                                                                                                                                                                                         ; 5       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_006|last_cycle~0                                                                                                                                                                                                                                                  ; 5       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_006|WideOr1                                                                                                                                                                                                                                                       ; 5       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|pending~10                                                                                                                                                                                                                                                                                                                              ; 5       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:to_hw_sig_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                                  ; 5       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:to_hw_port_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                                 ; 5       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|F_pc[9]                                                                                                                                                                                                                                                                                      ; 5       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_router:router|Equal2~4                                                                                                                                                                                                                                                                ; 5       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|read_accepted                                                                                                                                                                                                                               ; 5       ;
; SCCB_master:sccb|Equal4~0                                                                                                                                                                                                                                                                                                                                                  ; 5       ;
; cam_soc:NiosII|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                               ; 5       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|active_cs_n                                                                                                                                                                                                                                                                                                                             ; 5       ;
; Image_Input:Inoutmodule|Green[1]~12                                                                                                                                                                                                                                                                                                                                        ; 5       ;
; Image_Input:Inoutmodule|vc[4]                                                                                                                                                                                                                                                                                                                                              ; 5       ;
; Image_Input:Inoutmodule|vc[5]                                                                                                                                                                                                                                                                                                                                              ; 5       ;
; Image_Input:Inoutmodule|vc[6]                                                                                                                                                                                                                                                                                                                                              ; 5       ;
; Image_Input:Inoutmodule|vc[9]                                                                                                                                                                                                                                                                                                                                              ; 5       ;
; Image_Input:Inoutmodule|vc[7]                                                                                                                                                                                                                                                                                                                                              ; 5       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|E_src1[5]                                                                                                                                                                                                                                                                                    ; 5       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_register_bank_b_module:cam_soc_nios2_qsys_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|q_b[1]                                                                                                                                     ; 5       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_register_bank_b_module:cam_soc_nios2_qsys_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|q_b[2]                                                                                                                                     ; 5       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_register_bank_b_module:cam_soc_nios2_qsys_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|q_b[3]                                                                                                                                     ; 5       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_register_bank_b_module:cam_soc_nios2_qsys_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|q_b[4]                                                                                                                                     ; 5       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_register_bank_b_module:cam_soc_nios2_qsys_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|q_b[5]                                                                                                                                     ; 5       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_register_bank_b_module:cam_soc_nios2_qsys_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|q_b[6]                                                                                                                                     ; 5       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_register_bank_b_module:cam_soc_nios2_qsys_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|q_b[7]                                                                                                                                     ; 5       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_register_bank_b_module:cam_soc_nios2_qsys_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|q_b[0]                                                                                                                                     ; 5       ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cam_soc_jtag_uart_0_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                                                                         ; 5       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|F_pc[7]                                                                                                                                                                                                                                                                                      ; 5       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|F_pc[8]                                                                                                                                                                                                                                                                                      ; 5       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|W_alu_result[8]                                                                                                                                                                                                                                                                              ; 5       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|W_alu_result[9]                                                                                                                                                                                                                                                                              ; 5       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|W_alu_result[10]                                                                                                                                                                                                                                                                             ; 5       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|W_alu_result[11]                                                                                                                                                                                                                                                                             ; 5       ;
; SCCB_master:sccb|state_counter[4]                                                                                                                                                                                                                                                                                                                                          ; 5       ;
; SCCB_master:sccb|state_counter[3]                                                                                                                                                                                                                                                                                                                                          ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~19                                                                                                                                                                                                                                                                        ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~2                                                                                                                                                                                                                                                                              ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                                                                                             ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                                                                                             ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                                                                                           ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]~11                                                                                                                                                                                                                                                                                        ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~0                                                                                                                                                                                                                                                                                              ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal11~0                                                                                                                                                                                                                                                                                                    ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                                                                                                                                          ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                                                                                                                                                                           ; 4       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_demux_001:cmd_demux_001|src1_valid~2                                                                                                                                                                                                                                              ; 4       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_002|src_valid~4                                                                                                                                                                                                                                                   ; 4       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_demux_001:cmd_demux_001|src6_valid~2                                                                                                                                                                                                                                              ; 4       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_rsp_mux:rsp_mux|WideOr1~7                                                                                                                                                                                                                                                             ; 4       ;
; cam_soc:NiosII|cam_soc_to_sw_sig:to_sw_sig|Equal0~0                                                                                                                                                                                                                                                                                                                        ; 4       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_nios2_avalon_reg:the_cam_soc_nios2_qsys_0_cpu_nios2_avalon_reg|Equal0~2                                                                                                                   ; 4       ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|fifo_rd~1                                                                                                                                                                                                                                                                                                                   ; 4       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|d_writedata[8]                                                                                                                                                                                                                                                                               ; 4       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|d_writedata[9]                                                                                                                                                                                                                                                                               ; 4       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|d_writedata[14]                                                                                                                                                                                                                                                                              ; 4       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|d_writedata[12]                                                                                                                                                                                                                                                                              ; 4       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|d_writedata[13]                                                                                                                                                                                                                                                                              ; 4       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|d_writedata[11]                                                                                                                                                                                                                                                                              ; 4       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|d_writedata[15]                                                                                                                                                                                                                                                                              ; 4       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|R_ctrl_wrctl_inst                                                                                                                                                                                                                                                                            ; 4       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_004|src_data[47]                                                                                                                                                                                                                                                  ; 4       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_004|src_data[46]                                                                                                                                                                                                                                                  ; 4       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_004|src_data[45]                                                                                                                                                                                                                                                  ; 4       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_004|src_data[44]                                                                                                                                                                                                                                                  ; 4       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_004|src_data[43]                                                                                                                                                                                                                                                  ; 4       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_004|src_data[42]                                                                                                                                                                                                                                                  ; 4       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_004|src_data[41]                                                                                                                                                                                                                                                  ; 4       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_004|src_data[40]                                                                                                                                                                                                                                                  ; 4       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_004|src_data[39]                                                                                                                                                                                                                                                  ; 4       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_004|src_data[38]                                                                                                                                                                                                                                                  ; 4       ;
; cam_soc:NiosII|cam_soc_onchip_memory2_0:onchip_memory2_0|wren~0                                                                                                                                                                                                                                                                                                            ; 4       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|Equal132~0                                                                                                                                                                                                                                                                                   ; 4       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|i_count[0]                                                                                                                                                                                                                                                                                                                              ; 4       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|i_refs[0]                                                                                                                                                                                                                                                                                                                               ; 4       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                    ; 4       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|av_ld_align_cycle[0]                                                                                                                                                                                                                                                                         ; 4       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|Equal0~12                                                                                                                                                                                                                                                                                    ; 4       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|Equal62~11                                                                                                                                                                                                                                                                                   ; 4       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|Equal62~10                                                                                                                                                                                                                                                                                   ; 4       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|E_src1[30]                                                                                                                                                                                                                                                                                   ; 4       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|E_src1[29]                                                                                                                                                                                                                                                                                   ; 4       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|Equal62~8                                                                                                                                                                                                                                                                                    ; 4       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|D_op_opx_rsv17~0                                                                                                                                                                                                                                                                             ; 4       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|D_iw[20]                                                                                                                                                                                                                                                                                     ; 4       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|D_iw[18]                                                                                                                                                                                                                                                                                     ; 4       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|D_iw[17]                                                                                                                                                                                                                                                                                     ; 4       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|D_iw[19]                                                                                                                                                                                                                                                                                     ; 4       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|Equal62~6                                                                                                                                                                                                                                                                                    ; 4       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|R_ctrl_force_src2_zero                                                                                                                                                                                                                                                                       ; 4       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_010|update_grant~1                                                                                                                                                                                                                                                ; 4       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_009|update_grant~1                                                                                                                                                                                                                                                ; 4       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_002|update_grant~1                                                                                                                                                                                                                                                ; 4       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_001|update_grant~1                                                                                                                                                                                                                                                ; 4       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_010|src_data[68]                                                                                                                                                                                                                                                  ; 4       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_004|WideOr1                                                                                                                                                                                                                                                       ; 4       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_qsys_0_debug_mem_slave_agent_rsp_fifo|mem~1                                                                                                                                                                                                                                         ; 4       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_001|WideOr1                                                                                                                                                                                                                                                       ; 4       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_router_001:router_001|always1~5                                                                                                                                                                                                                                                       ; 4       ;
; cam_soc:NiosII|altera_reset_controller:rst_controller|altera_reset_synchronizer_int_chain[2]                                                                                                                                                                                                                                                                               ; 4       ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cam_soc_jtag_uart_0_alt_jtag_atlantic|td_shift[10]                                                                                                                                                                                                                                                        ; 4       ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cam_soc_jtag_uart_0_alt_jtag_atlantic|write_stalled                                                                                                                                                                                                                                                       ; 4       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo|mem~0                                                                                                                                                                                                                                                  ; 4       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_003|update_grant~1                                                                                                                                                                                                                                                ; 4       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|i_count[1]~0                                                                                                                                                                                                                                                                                                                            ; 4       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_rsp_demux_001:rsp_demux_006|WideOr0~1                                                                                                                                                                                                                                                 ; 4       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                                                                                                                                                                    ; 4       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                                                                                                                                                                    ; 4       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_006|update_grant~0                                                                                                                                                                                                                                                ; 4       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_008|update_grant~1                                                                                                                                                                                                                                                ; 4       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_008|WideOr1                                                                                                                                                                                                                                                       ; 4       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_008|src_valid~2                                                                                                                                                                                                                                                   ; 4       ;
; Key_Receiver:IOmodule|to_sw_sig[3]~2                                                                                                                                                                                                                                                                                                                                       ; 4       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_router_001:router_001|Equal1~0                                                                                                                                                                                                                                                        ; 4       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:in_to_out_synchronizer|dreg[0]                                                                                                                                                            ; 4       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                                                                           ; 4       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|E_src2[0]                                                                                                                                                                                                                                                                                    ; 4       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|E_src1[1]                                                                                                                                                                                                                                                                                    ; 4       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|E_src2[1]                                                                                                                                                                                                                                                                                    ; 4       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|E_src2[2]                                                                                                                                                                                                                                                                                    ; 4       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|E_src2[3]                                                                                                                                                                                                                                                                                    ; 4       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|E_src2[4]                                                                                                                                                                                                                                                                                    ; 4       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|av_waitrequest~0                                                                                                                                                                                                                            ; 4       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:to_sw_sig_s1_agent|cp_ready~0                                                                                                                                                                                                                                                         ; 4       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:to_sw_sig_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                                  ; 4       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:to_sw_port_s1_agent|cp_ready~0                                                                                                                                                                                                                                                        ; 4       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:to_sw_port_s1_translator|av_waitrequest_generated~0                                                                                                                                                                                                                              ; 4       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:to_sw_port_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                                 ; 4       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:led_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                                        ; 4       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_router:router|always1~0                                                                                                                                                                                                                                                               ; 4       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:to_sw_sig_s1_agent_rsp_fifo|mem[0][68]                                                                                                                                                                                                                                                    ; 4       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:to_sw_sig_s1_agent_rsp_fifo|mem[0][86]                                                                                                                                                                                                                                                    ; 4       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:to_hw_sig_s1_agent_rsp_fifo|mem[0][68]                                                                                                                                                                                                                                                    ; 4       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:to_hw_sig_s1_agent_rsp_fifo|mem[0][86]                                                                                                                                                                                                                                                    ; 4       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|mem[0][68]                                                                                                                                                                                                                                      ; 4       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|mem[0][86]                                                                                                                                                                                                                                      ; 4       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_007|update_grant~1                                                                                                                                                                                                                                                ; 4       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|B_prev[26]                                                                                                                                                                                                                                                                                                            ; 4       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|B_prev[25]                                                                                                                                                                                                                                                                                                            ; 4       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|G_prev[26]                                                                                                                                                                                                                                                                                                            ; 4       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|G_prev[25]                                                                                                                                                                                                                                                                                                            ; 4       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|R_prev[26]                                                                                                                                                                                                                                                                                                            ; 4       ;
; Image_Input:Inoutmodule|encryptor:encryption_module1|R_prev[25]                                                                                                                                                                                                                                                                                                            ; 4       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper:the_cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:cam_soc_nios2_qsys_0_cpu_debug_slave_phy|virtual_state_uir~0                                  ; 4       ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cam_soc_jtag_uart_0_alt_jtag_atlantic|count[1]                                                                                                                                                                                                                                                            ; 4       ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cam_soc_jtag_uart_0_alt_jtag_atlantic|user_saw_rvalid                                                                                                                                                                                                                                                     ; 4       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_demux_001:cmd_demux_001|src2_valid~0                                                                                                                                                                                                                                              ; 4       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_003|src_valid~0                                                                                                                                                                                                                                                   ; 4       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|i_state.111                                                                                                                                                                                                                                                                                                                             ; 4       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|out_data_toggle_flopped                                                                                                                                                                                               ; 4       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|out_valid                                                                                                                                                                                                         ; 4       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:to_hw_sig_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                                  ; 4       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:to_hw_port_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                                 ; 4       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_demux_001:cmd_demux_001|src5_valid~0                                                                                                                                                                                                                                              ; 4       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_007|src_valid~0                                                                                                                                                                                                                                                   ; 4       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper:the_cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper|cam_soc_nios2_qsys_0_cpu_debug_slave_tck:the_cam_soc_nios2_qsys_0_cpu_debug_slave_tck|Mux37~0                        ; 4       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|cam_soc_sdram_input_efifo_module:the_cam_soc_sdram_input_efifo_module|rd_data[61]~1                                                                                                                                                                                                                                                     ; 4       ;
; Key_Receiver:IOmodule|counter[3]                                                                                                                                                                                                                                                                                                                                           ; 4       ;
; Image_Input:Inoutmodule|Equal8~2                                                                                                                                                                                                                                                                                                                                           ; 4       ;
; SCCB_master:sccb|sdioc~2                                                                                                                                                                                                                                                                                                                                                   ; 4       ;
; Image_Input:Inoutmodule|hc[7]                                                                                                                                                                                                                                                                                                                                              ; 4       ;
; Image_Input:Inoutmodule|hc[8]                                                                                                                                                                                                                                                                                                                                              ; 4       ;
; Image_Input:Inoutmodule|hc[9]                                                                                                                                                                                                                                                                                                                                              ; 4       ;
; Image_Input:Inoutmodule|vc[0]                                                                                                                                                                                                                                                                                                                                              ; 4       ;
; Image_Input:Inoutmodule|vc[1]                                                                                                                                                                                                                                                                                                                                              ; 4       ;
; Image_Input:Inoutmodule|vc[2]                                                                                                                                                                                                                                                                                                                                              ; 4       ;
; Image_Input:Inoutmodule|vc[3]                                                                                                                                                                                                                                                                                                                                              ; 4       ;
; Image_Input:Inoutmodule|VGA_Clk                                                                                                                                                                                                                                                                                                                                            ; 4       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_nios2_ocimem:the_cam_soc_nios2_qsys_0_cpu_nios2_ocimem|MonARegAddrInc[8]~16                                                                                                               ; 4       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|E_src1[14]                                                                                                                                                                                                                                                                                   ; 4       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|E_src1[15]                                                                                                                                                                                                                                                                                   ; 4       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|E_src1[16]                                                                                                                                                                                                                                                                                   ; 4       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|E_src1[17]                                                                                                                                                                                                                                                                                   ; 4       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|E_src1[18]                                                                                                                                                                                                                                                                                   ; 4       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|E_src1[19]                                                                                                                                                                                                                                                                                   ; 4       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|E_src1[20]                                                                                                                                                                                                                                                                                   ; 4       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|E_src1[21]                                                                                                                                                                                                                                                                                   ; 4       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|E_src1[22]                                                                                                                                                                                                                                                                                   ; 4       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|E_src1[23]                                                                                                                                                                                                                                                                                   ; 4       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|E_src1[24]                                                                                                                                                                                                                                                                                   ; 4       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|E_src1[25]                                                                                                                                                                                                                                                                                   ; 4       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|E_src1[26]                                                                                                                                                                                                                                                                                   ; 4       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|E_src1[27]                                                                                                                                                                                                                                                                                   ; 4       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|E_src1[28]                                                                                                                                                                                                                                                                                   ; 4       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|E_src1[8]                                                                                                                                                                                                                                                                                    ; 4       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|E_src1[9]                                                                                                                                                                                                                                                                                    ; 4       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|E_src1[10]                                                                                                                                                                                                                                                                                   ; 4       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|E_src1[11]                                                                                                                                                                                                                                                                                   ; 4       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|E_src1[12]                                                                                                                                                                                                                                                                                   ; 4       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|E_src1[13]                                                                                                                                                                                                                                                                                   ; 4       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|E_src1[2]                                                                                                                                                                                                                                                                                    ; 4       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|E_src1[3]                                                                                                                                                                                                                                                                                    ; 4       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|E_src1[4]                                                                                                                                                                                                                                                                                    ; 4       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|E_src1[6]                                                                                                                                                                                                                                                                                    ; 4       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|E_src1[7]                                                                                                                                                                                                                                                                                    ; 4       ;
; Image_Input:Inoutmodule|horizontal_counter[6]                                                                                                                                                                                                                                                                                                                              ; 4       ;
; Image_Input:Inoutmodule|horizontal_counter[7]                                                                                                                                                                                                                                                                                                                              ; 4       ;
; Image_Input:Inoutmodule|horizontal_counter[8]                                                                                                                                                                                                                                                                                                                              ; 4       ;
; Image_Input:Inoutmodule|horizontal_counter[9]                                                                                                                                                                                                                                                                                                                              ; 4       ;
; Image_Input:Inoutmodule|vertical_counter[4]                                                                                                                                                                                                                                                                                                                                ; 4       ;
; Image_Input:Inoutmodule|vertical_counter[5]                                                                                                                                                                                                                                                                                                                                ; 4       ;
; Image_Input:Inoutmodule|vertical_counter[6]                                                                                                                                                                                                                                                                                                                                ; 4       ;
; Image_Input:Inoutmodule|vertical_counter[8]                                                                                                                                                                                                                                                                                                                                ; 4       ;
; Image_Input:Inoutmodule|vertical_counter[7]                                                                                                                                                                                                                                                                                                                                ; 4       ;
; freq_counter[14]                                                                                                                                                                                                                                                                                                                                                           ; 4       ;
; Image_Input:Inoutmodule|VRAM_wren                                                                                                                                                                                                                                                                                                                                          ; 4       ;
; Run~input                                                                                                                                                                                                                                                                                                                                                                  ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0]                                                                                                                                                                                                                                                                         ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~5                                                                                                                                                                                                                                                                            ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                                                                                                                                                                                                                                                                                              ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                                                                                    ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]                                                                                                                                                                                                                                                                                               ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~10                                                                                                                                                                                                                                                                                             ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~3                                                                                                                                                                                                                                                                                              ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~0                                                                                                                                                                                                                                                                                                ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                                                                                                                                                                           ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                                                                                                                                           ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                                                                             ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|D_ctrl_exception~15                                                                                                                                                                                                                                                                          ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|D_ctrl_alu_force_xor~14                                                                                                                                                                                                                                                                      ; 3       ;
; Key_Receiver:IOmodule|counter[2]~18                                                                                                                                                                                                                                                                                                                                        ; 3       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always6~0                                                                                                                                                                                                                                                         ; 3       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always5~0                                                                                                                                                                                                                                                         ; 3       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always4~0                                                                                                                                                                                                                                                         ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper:the_cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper|cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk:the_cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk|jdo[23]                  ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper:the_cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper|cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk:the_cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk|jdo[24]                  ; 3       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always3~0                                                                                                                                                                                                                                                         ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|W_alu_result[31]~30                                                                                                                                                                                                                                                                          ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper:the_cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper|cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk:the_cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk|jdo[18]                  ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper:the_cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper|cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk:the_cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk|jdo[19]                  ; 3       ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|ien_AE~0                                                                                                                                                                                                                                                                                                                    ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_nios2_oci_debug:the_cam_soc_nios2_qsys_0_cpu_nios2_oci_debug|monitor_error                                                                                                                ; 3       ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cam_soc_jtag_uart_0_alt_jtag_atlantic|write1                                                                                                                                                                                                                                                              ; 3       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always2~0                                                                                                                                                                                                                                                         ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|d_writedata[20]                                                                                                                                                                                                                                                                              ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|d_writedata[21]                                                                                                                                                                                                                                                                              ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|d_writedata[18]                                                                                                                                                                                                                                                                              ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|d_writedata[17]                                                                                                                                                                                                                                                                              ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|d_writedata[19]                                                                                                                                                                                                                                                                              ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|d_writedata[16]                                                                                                                                                                                                                                                                              ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|d_writedata[23]                                                                                                                                                                                                                                                                              ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|d_writedata[22]                                                                                                                                                                                                                                                                              ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_nios2_avalon_reg:the_cam_soc_nios2_qsys_0_cpu_nios2_avalon_reg|oci_single_step_mode                                                                                                       ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper:the_cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper|cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk:the_cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk|jdo[20]                  ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper:the_cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper|cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk:the_cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk|jdo[21]                  ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper:the_cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper|cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk:the_cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk|jdo[31]                  ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper:the_cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper|cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk:the_cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk|jdo[30]                  ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper:the_cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper|cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk:the_cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk|jdo[29]                  ; 3       ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|cam_soc_jtag_uart_0_scfifo_w:the_cam_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                                                                                                              ; 3       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|rd_ptr[2]                                                                                                                                                                                                                                                       ; 3       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always1~0                                                                                                                                                                                                                                                         ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|W_ienable_reg[5]                                                                                                                                                                                                                                                                             ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|F_iw[20]~22                                                                                                                                                                                                                                                                                  ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|W_bstatus_reg                                                                                                                                                                                                                                                                                ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|W_estatus_reg                                                                                                                                                                                                                                                                                ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|av_ld_rshift8~0                                                                                                                                                                                                                                                                              ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper:the_cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper|cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk:the_cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk|jdo[25]                  ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_nios2_avalon_reg:the_cam_soc_nios2_qsys_0_cpu_nios2_avalon_reg|take_action_ocireg~0                                                                                                       ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_nios2_ocimem:the_cam_soc_nios2_qsys_0_cpu_nios2_ocimem|ociram_wr_en~0                                                                                                                     ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper:the_cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper|cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk:the_cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk|jdo[27]                  ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper:the_cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper|cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk:the_cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk|jdo[28]                  ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper:the_cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper|cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk:the_cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk|jdo[26]                  ; 3       ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cam_soc_jtag_uart_0_alt_jtag_atlantic|rst2                                                                                                                                                                                                                                                                ; 3       ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cam_soc_jtag_uart_0_alt_jtag_atlantic|r_ena1                                                                                                                                                                                                                                                              ; 3       ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|r_val                                                                                                                                                                                                                                                                                                                       ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|d_byteenable[3]                                                                                                                                                                                                                                                                              ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|d_byteenable[2]                                                                                                                                                                                                                                                                              ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|d_byteenable[1]                                                                                                                                                                                                                                                                              ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|d_byteenable[0]                                                                                                                                                                                                                                                                              ; 3       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|i_count[1]~1                                                                                                                                                                                                                                                                                                                            ; 3       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|i_refs[1]                                                                                                                                                                                                                                                                                                                               ; 3       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|i_refs[2]                                                                                                                                                                                                                                                                                                                               ; 3       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                         ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|av_ld_align_cycle[1]                                                                                                                                                                                                                                                                         ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|D_ctrl_mem16~0                                                                                                                                                                                                                                                                               ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|D_dst_regnum[2]~2                                                                                                                                                                                                                                                                            ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|Equal0~15                                                                                                                                                                                                                                                                                    ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|D_ctrl_exception~12                                                                                                                                                                                                                                                                          ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|E_src1[31]                                                                                                                                                                                                                                                                                   ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|Equal62~7                                                                                                                                                                                                                                                                                    ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|R_ctrl_br_nxt~1                                                                                                                                                                                                                                                                              ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|Equal62~3                                                                                                                                                                                                                                                                                    ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|Equal0~9                                                                                                                                                                                                                                                                                     ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|D_ctrl_alu_subtract~5                                                                                                                                                                                                                                                                        ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|Equal0~5                                                                                                                                                                                                                                                                                     ; 3       ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|av_waitrequest~2                                                                                                                                                                                                                                                                                                            ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|read                                                                                                                                                                                                               ; 3       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_004|update_grant~1                                                                                                                                                                                                                                                ; 3       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:to_sw_sig_s1_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                                   ; 3       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:to_sw_port_s1_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                                  ; 3       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                                          ; 3       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                            ; 3       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem~0                                                                                                                                                                                                                                                  ; 3       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_qsys_0_debug_mem_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                 ; 3       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_qsys_0_debug_mem_slave_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                   ; 3       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_router:router|always1~3                                                                                                                                                                                                                                                               ; 3       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                     ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|D_iw[26]                                                                                                                                                                                                                                                                                     ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|D_iw[25]                                                                                                                                                                                                                                                                                     ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|D_iw[24]                                                                                                                                                                                                                                                                                     ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|D_iw[23]                                                                                                                                                                                                                                                                                     ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|D_iw[22]                                                                                                                                                                                                                                                                                     ; 3       ;
; SCCB_master:sccb|sdiod~18                                                                                                                                                                                                                                                                                                                                                  ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_nios2_oci_debug:the_cam_soc_nios2_qsys_0_cpu_nios2_oci_debug|monitor_ready                                                                                                                ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper:the_cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper|cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk:the_cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk|ir[0]                    ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper:the_cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper|cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk:the_cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk|enable_action_strobe     ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper:the_cam_soc_nios2_qsys_0_cpu_debug_slave_wrapper|cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk:the_cam_soc_nios2_qsys_0_cpu_debug_slave_sysclk|ir[1]                    ; 3       ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:cam_soc_jtag_uart_0_alt_jtag_atlantic|rvalid0                                                                                                                                                                                                                                                             ; 3       ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|t_dav                                                                                                                                                                                                                                                                                                                       ; 3       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                            ; 3       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer|dreg[0]                                                                                                                                                            ; 3       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer:out_to_in_synchronizer|dreg[0]                                                                                                                                                            ; 3       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|m_count[0]                                                                                                                                                                                                                                                                                                                              ; 3       ;
; cam_soc:NiosII|cam_soc_sdram:sdram|Selector34~0                                                                                                                                                                                                                                                                                                                            ; 3       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:to_hw_sig_s1_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                                   ; 3       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:to_hw_port_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                ; 3       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:to_hw_port_s1_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                                  ; 3       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|take_in_data~4                                                                                                                                                                                                    ; 3       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|in_data_toggle                                                                                                                                                                                                    ; 3       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_router_001:router_001|Equal2~5                                                                                                                                                                                                                                                        ; 3       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_rsp_mux_001:rsp_mux_001|WideOr1~3                                                                                                                                                                                                                                                     ; 3       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_rsp_mux_001:rsp_mux_001|src_payload~0                                                                                                                                                                                                                                                 ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|F_pc_sel_nxt~0                                                                                                                                                                                                                                                                               ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|E_src2[14]                                                                                                                                                                                                                                                                                   ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|E_src2[15]                                                                                                                                                                                                                                                                                   ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|E_src2[8]                                                                                                                                                                                                                                                                                    ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|E_src2[9]                                                                                                                                                                                                                                                                                    ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|E_src2[10]                                                                                                                                                                                                                                                                                   ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|E_src2[11]                                                                                                                                                                                                                                                                                   ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|E_src2[12]                                                                                                                                                                                                                                                                                   ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|E_src2[13]                                                                                                                                                                                                                                                                                   ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|E_src2[5]                                                                                                                                                                                                                                                                                    ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|E_src2[6]                                                                                                                                                                                                                                                                                    ; 3       ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|E_src2[7]                                                                                                                                                                                                                                                                                    ; 3       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_qsys_0_data_master_translator|av_waitrequest~2                                                                                                                                                                                                                            ; 3       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:to_sw_sig_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                                  ; 3       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_router_001:router_001|Equal5~4                                                                                                                                                                                                                                                        ; 3       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:to_sw_port_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                                                 ; 3       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_router:router|src_channel[4]~2                                                                                                                                                                                                                                                        ; 3       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_router:router|Equal2~5                                                                                                                                                                                                                                                                ; 3       ;
; cam_soc:NiosII|cam_soc_mm_interconnect_0:mm_interconnect_0|cam_soc_mm_interconnect_0_router:router|src_channel[4]~1                                                                                                                                                                                                                                                        ; 3       ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                             ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size    ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                          ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
; Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                              ; AUTO ; Simple Dual Port ; Dual Clocks  ; 65536        ; 16           ; 65536        ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 1048576 ; 65536                       ; 16                          ; 65536                       ; 16                          ; 1048576             ; 128  ; None                         ; M9K_X104_Y22_N0, M9K_X78_Y25_N0, M9K_X78_Y14_N0, M9K_X78_Y16_N0, M9K_X104_Y12_N0, M9K_X64_Y8_N0, M9K_X78_Y19_N0, M9K_X51_Y38_N0, M9K_X64_Y71_N0, M9K_X78_Y52_N0, M9K_X104_Y37_N0, M9K_X64_Y67_N0, M9K_X78_Y33_N0, M9K_X104_Y49_N0, M9K_X104_Y64_N0, M9K_X78_Y59_N0, M9K_X64_Y2_N0, M9K_X37_Y4_N0, M9K_X64_Y14_N0, M9K_X15_Y16_N0, M9K_X51_Y13_N0, M9K_X51_Y8_N0, M9K_X64_Y19_N0, M9K_X51_Y17_N0, M9K_X78_Y28_N0, M9K_X104_Y27_N0, M9K_X104_Y14_N0, M9K_X64_Y29_N0, M9K_X78_Y26_N0, M9K_X104_Y24_N0, M9K_X104_Y21_N0, M9K_X78_Y24_N0, M9K_X51_Y3_N0, M9K_X51_Y4_N0, M9K_X78_Y39_N0, M9K_X51_Y50_N0, M9K_X78_Y11_N0, M9K_X78_Y22_N0, M9K_X64_Y48_N0, M9K_X51_Y36_N0, M9K_X64_Y70_N0, M9K_X78_Y31_N0, M9K_X78_Y36_N0, M9K_X78_Y30_N0, M9K_X78_Y35_N0, M9K_X104_Y44_N0, M9K_X78_Y43_N0, M9K_X78_Y56_N0, M9K_X37_Y39_N0, M9K_X15_Y29_N0, M9K_X64_Y33_N0, M9K_X51_Y27_N0, M9K_X64_Y22_N0, M9K_X51_Y23_N0, M9K_X51_Y21_N0, M9K_X64_Y26_N0, M9K_X78_Y45_N0, M9K_X78_Y65_N0, M9K_X78_Y68_N0, M9K_X78_Y34_N0, M9K_X104_Y42_N0, M9K_X104_Y47_N0, M9K_X78_Y66_N0, M9K_X78_Y57_N0, M9K_X78_Y71_N0, M9K_X51_Y37_N0, M9K_X51_Y43_N0, M9K_X51_Y66_N0, M9K_X37_Y71_N0, M9K_X15_Y44_N0, M9K_X104_Y48_N0, M9K_X51_Y41_N0, M9K_X51_Y14_N0, M9K_X15_Y18_N0, M9K_X37_Y18_N0, M9K_X37_Y6_N0, M9K_X64_Y10_N0, M9K_X51_Y7_N0, M9K_X64_Y18_N0, M9K_X64_Y17_N0, M9K_X64_Y3_N0, M9K_X37_Y42_N0, M9K_X51_Y11_N0, M9K_X51_Y26_N0, M9K_X15_Y30_N0, M9K_X64_Y4_N0, M9K_X64_Y30_N0, M9K_X64_Y60_N0, M9K_X15_Y45_N0, M9K_X64_Y69_N0, M9K_X78_Y42_N0, M9K_X15_Y50_N0, M9K_X78_Y38_N0, M9K_X64_Y7_N0, M9K_X64_Y66_N0, M9K_X78_Y47_N0, M9K_X64_Y43_N0, M9K_X64_Y23_N0, M9K_X78_Y32_N0, M9K_X104_Y36_N0, M9K_X37_Y61_N0, M9K_X51_Y55_N0, M9K_X51_Y20_N0, M9K_X37_Y60_N0, M9K_X64_Y15_N0, M9K_X104_Y17_N0, M9K_X78_Y5_N0, M9K_X64_Y5_N0, M9K_X78_Y12_N0, M9K_X78_Y7_N0, M9K_X78_Y21_N0, M9K_X78_Y17_N0, M9K_X37_Y36_N0, M9K_X15_Y64_N0, M9K_X51_Y44_N0, M9K_X64_Y65_N0, M9K_X15_Y49_N0, M9K_X51_Y71_N0, M9K_X51_Y24_N0, M9K_X37_Y31_N0, M9K_X64_Y42_N0, M9K_X51_Y61_N0, M9K_X37_Y57_N0, M9K_X64_Y41_N0, M9K_X104_Y32_N0, M9K_X78_Y49_N0, M9K_X104_Y63_N0, M9K_X78_Y60_N0                   ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; Image_Input:Inoutmodule|VRAM:VideoMemory3|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                              ; AUTO ; Simple Dual Port ; Dual Clocks  ; 65536        ; 16           ; 65536        ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 1048576 ; 65536                       ; 16                          ; 65536                       ; 16                          ; 1048576             ; 128  ; None                         ; M9K_X51_Y10_N0, M9K_X37_Y54_N0, M9K_X37_Y45_N0, M9K_X37_Y55_N0, M9K_X37_Y30_N0, M9K_X37_Y47_N0, M9K_X78_Y48_N0, M9K_X37_Y53_N0, M9K_X37_Y56_N0, M9K_X37_Y72_N0, M9K_X15_Y53_N0, M9K_X15_Y62_N0, M9K_X15_Y31_N0, M9K_X37_Y67_N0, M9K_X15_Y67_N0, M9K_X37_Y68_N0, M9K_X64_Y47_N0, M9K_X64_Y46_N0, M9K_X64_Y50_N0, M9K_X64_Y39_N0, M9K_X64_Y6_N0, M9K_X64_Y24_N0, M9K_X64_Y56_N0, M9K_X64_Y57_N0, M9K_X37_Y9_N0, M9K_X37_Y14_N0, M9K_X15_Y26_N0, M9K_X15_Y20_N0, M9K_X51_Y9_N0, M9K_X37_Y12_N0, M9K_X37_Y27_N0, M9K_X37_Y24_N0, M9K_X15_Y11_N0, M9K_X37_Y28_N0, M9K_X15_Y47_N0, M9K_X15_Y51_N0, M9K_X37_Y5_N0, M9K_X15_Y37_N0, M9K_X37_Y51_N0, M9K_X37_Y44_N0, M9K_X104_Y52_N0, M9K_X51_Y67_N0, M9K_X64_Y52_N0, M9K_X51_Y62_N0, M9K_X51_Y46_N0, M9K_X64_Y68_N0, M9K_X78_Y67_N0, M9K_X51_Y68_N0, M9K_X15_Y43_N0, M9K_X37_Y33_N0, M9K_X37_Y38_N0, M9K_X37_Y37_N0, M9K_X37_Y35_N0, M9K_X15_Y21_N0, M9K_X15_Y39_N0, M9K_X15_Y33_N0, M9K_X104_Y57_N0, M9K_X78_Y62_N0, M9K_X78_Y54_N0, M9K_X64_Y62_N0, M9K_X78_Y46_N0, M9K_X104_Y58_N0, M9K_X104_Y66_N0, M9K_X78_Y51_N0, M9K_X15_Y55_N0, M9K_X37_Y70_N0, M9K_X15_Y54_N0, M9K_X15_Y58_N0, M9K_X15_Y40_N0, M9K_X51_Y70_N0, M9K_X104_Y67_N0, M9K_X15_Y69_N0, M9K_X15_Y10_N0, M9K_X15_Y15_N0, M9K_X37_Y26_N0, M9K_X37_Y22_N0, M9K_X37_Y13_N0, M9K_X37_Y11_N0, M9K_X15_Y28_N0, M9K_X15_Y24_N0, M9K_X15_Y19_N0, M9K_X15_Y41_N0, M9K_X37_Y41_N0, M9K_X37_Y29_N0, M9K_X37_Y34_N0, M9K_X15_Y14_N0, M9K_X37_Y65_N0, M9K_X15_Y65_N0, M9K_X15_Y34_N0, M9K_X51_Y18_N0, M9K_X15_Y38_N0, M9K_X15_Y61_N0, M9K_X51_Y19_N0, M9K_X51_Y22_N0, M9K_X15_Y42_N0, M9K_X51_Y69_N0, M9K_X104_Y56_N0, M9K_X37_Y19_N0, M9K_X15_Y27_N0, M9K_X15_Y63_N0, M9K_X51_Y45_N0, M9K_X51_Y64_N0, M9K_X51_Y29_N0, M9K_X15_Y57_N0, M9K_X104_Y41_N0, M9K_X78_Y53_N0, M9K_X64_Y53_N0, M9K_X64_Y55_N0, M9K_X78_Y6_N0, M9K_X104_Y46_N0, M9K_X104_Y51_N0, M9K_X78_Y55_N0, M9K_X15_Y56_N0, M9K_X15_Y32_N0, M9K_X15_Y52_N0, M9K_X15_Y59_N0, M9K_X37_Y46_N0, M9K_X37_Y69_N0, M9K_X15_Y60_N0, M9K_X15_Y68_N0, M9K_X15_Y25_N0, M9K_X64_Y25_N0, M9K_X37_Y25_N0, M9K_X51_Y25_N0, M9K_X15_Y46_N0, M9K_X78_Y27_N0, M9K_X104_Y30_N0, M9K_X37_Y50_N0                 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; Image_Input:Inoutmodule|VRAM:VideoMemory|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                               ; AUTO ; Simple Dual Port ; Dual Clocks  ; 65536        ; 16           ; 65536        ; 16           ; yes                    ; no                      ; yes                    ; yes                     ; 1048576 ; 65536                       ; 16                          ; 65536                       ; 16                          ; 1048576             ; 128  ; None                         ; M9K_X104_Y29_N0, M9K_X104_Y33_N0, M9K_X78_Y8_N0, M9K_X104_Y18_N0, M9K_X64_Y12_N0, M9K_X64_Y9_N0, M9K_X51_Y39_N0, M9K_X64_Y21_N0, M9K_X64_Y40_N0, M9K_X104_Y59_N0, M9K_X64_Y72_N0, M9K_X64_Y44_N0, M9K_X104_Y53_N0, M9K_X78_Y64_N0, M9K_X64_Y63_N0, M9K_X64_Y59_N0, M9K_X37_Y16_N0, M9K_X15_Y13_N0, M9K_X37_Y8_N0, M9K_X51_Y16_N0, M9K_X51_Y12_N0, M9K_X15_Y12_N0, M9K_X15_Y17_N0, M9K_X37_Y20_N0, M9K_X78_Y10_N0, M9K_X104_Y20_N0, M9K_X104_Y28_N0, M9K_X78_Y29_N0, M9K_X104_Y26_N0, M9K_X78_Y9_N0, M9K_X78_Y15_N0, M9K_X64_Y28_N0, M9K_X37_Y40_N0, M9K_X51_Y28_N0, M9K_X51_Y49_N0, M9K_X78_Y40_N0, M9K_X104_Y34_N0, M9K_X104_Y31_N0, M9K_X15_Y48_N0, M9K_X37_Y49_N0, M9K_X78_Y41_N0, M9K_X64_Y31_N0, M9K_X78_Y72_N0, M9K_X104_Y43_N0, M9K_X104_Y39_N0, M9K_X104_Y45_N0, M9K_X78_Y37_N0, M9K_X104_Y40_N0, M9K_X51_Y51_N0, M9K_X78_Y58_N0, M9K_X78_Y23_N0, M9K_X51_Y58_N0, M9K_X15_Y23_N0, M9K_X64_Y58_N0, M9K_X51_Y57_N0, M9K_X51_Y56_N0, M9K_X78_Y69_N0, M9K_X78_Y44_N0, M9K_X104_Y50_N0, M9K_X104_Y61_N0, M9K_X104_Y54_N0, M9K_X104_Y65_N0, M9K_X78_Y61_N0, M9K_X104_Y38_N0, M9K_X104_Y68_N0, M9K_X37_Y48_N0, M9K_X51_Y47_N0, M9K_X64_Y64_N0, M9K_X37_Y62_N0, M9K_X15_Y35_N0, M9K_X37_Y66_N0, M9K_X51_Y48_N0, M9K_X37_Y7_N0, M9K_X37_Y17_N0, M9K_X37_Y21_N0, M9K_X51_Y6_N0, M9K_X64_Y11_N0, M9K_X37_Y10_N0, M9K_X37_Y15_N0, M9K_X37_Y23_N0, M9K_X51_Y15_N0, M9K_X51_Y65_N0, M9K_X51_Y34_N0, M9K_X15_Y22_N0, M9K_X51_Y5_N0, M9K_X51_Y30_N0, M9K_X51_Y33_N0, M9K_X51_Y35_N0, M9K_X78_Y70_N0, M9K_X64_Y32_N0, M9K_X64_Y27_N0, M9K_X64_Y49_N0, M9K_X64_Y54_N0, M9K_X15_Y66_N0, M9K_X64_Y61_N0, M9K_X78_Y50_N0, M9K_X37_Y63_N0, M9K_X37_Y52_N0, M9K_X51_Y53_N0, M9K_X51_Y60_N0, M9K_X104_Y62_N0, M9K_X104_Y35_N0, M9K_X104_Y55_N0, M9K_X104_Y23_N0, M9K_X78_Y18_N0, M9K_X104_Y16_N0, M9K_X64_Y16_N0, M9K_X78_Y13_N0, M9K_X64_Y13_N0, M9K_X104_Y15_N0, M9K_X78_Y20_N0, M9K_X64_Y20_N0, M9K_X64_Y51_N0, M9K_X51_Y72_N0, M9K_X51_Y52_N0, M9K_X37_Y64_N0, M9K_X37_Y32_N0, M9K_X37_Y59_N0, M9K_X15_Y36_N0, M9K_X37_Y58_N0, M9K_X78_Y63_N0, M9K_X37_Y43_N0, M9K_X64_Y45_N0, M9K_X104_Y60_N0, M9K_X51_Y54_N0, M9K_X104_Y25_N0, M9K_X51_Y63_N0, M9K_X51_Y59_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|cam_soc_jtag_uart_0_scfifo_r:the_cam_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                                                                                                              ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512     ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                         ; M9K_X51_Y40_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; cam_soc:NiosII|cam_soc_jtag_uart_0:jtag_uart_0|cam_soc_jtag_uart_0_scfifo_w:the_cam_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_q131:dpfifo|dpram_nl21:FIFOram|altsyncram_r1m1:altsyncram1|ALTSYNCRAM                                                                                                                                                              ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512     ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                         ; M9K_X51_Y42_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_nios2_ocimem:the_cam_soc_nios2_qsys_0_cpu_nios2_ocimem|cam_soc_nios2_qsys_0_cpu_ociram_sp_ram_module:cam_soc_nios2_qsys_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_4a31:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192    ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; None                         ; M9K_X64_Y38_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_register_bank_a_module:cam_soc_nios2_qsys_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|ALTSYNCRAM                                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024    ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None                         ; M9K_X51_Y31_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_register_bank_b_module:cam_soc_nios2_qsys_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|ALTSYNCRAM                                                                                                                                                       ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024    ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None                         ; M9K_X51_Y32_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; cam_soc:NiosII|cam_soc_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_l1d1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                     ; AUTO ; Single Port      ; Single Clock ; 1024         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 32768   ; 1024                        ; 32                          ; --                          ; --                          ; 32768               ; 4    ; cam_soc_onchip_memory2_0.hex ; M9K_X64_Y34_N0, M9K_X64_Y35_N0, M9K_X64_Y36_N0, M9K_X64_Y37_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |test|cam_soc:NiosII|cam_soc_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_l1d1:auto_generated|ALTSYNCRAM                                                                                                                               ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;8;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;16;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;24;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;32;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;40;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;48;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;56;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;64;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;72;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;80;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;88;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;96;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;104;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;112;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;120;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;128;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;136;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;144;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;152;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;160;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;168;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;176;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;184;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;192;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;200;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;208;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;216;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;224;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;232;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;240;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;248;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;256;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;264;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;272;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;280;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;288;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;296;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;304;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;312;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;320;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;328;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;336;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;344;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;352;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;360;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;368;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;376;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;384;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;392;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;400;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;408;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;416;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;424;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;432;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;440;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;448;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;456;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;464;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;472;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;480;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;488;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;496;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;504;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;512;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;520;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;528;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;536;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;544;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;552;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;560;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;568;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;576;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;584;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;592;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;600;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;608;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;616;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;624;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;632;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;640;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;648;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;656;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;664;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;672;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;680;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;688;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;696;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;704;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;712;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;720;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;728;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;736;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;744;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;752;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;760;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;768;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;776;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;784;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;792;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;800;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;808;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;816;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;824;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;832;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;840;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;848;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;856;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;864;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;872;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;880;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;888;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;896;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;904;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;912;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;920;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;928;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;936;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;944;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;952;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;960;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;968;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;976;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;984;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;992;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1000;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1008;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;
;1016;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;


+--------------------------------------------------+
; Routing Usage Summary                            ;
+-----------------------+--------------------------+
; Routing Resource Type ; Usage                    ;
+-----------------------+--------------------------+
; Block interconnects   ; 17,345 / 342,891 ( 5 % ) ;
; C16 interconnects     ; 786 / 10,120 ( 8 % )     ;
; C4 interconnects      ; 9,854 / 209,544 ( 5 % )  ;
; Direct links          ; 867 / 342,891 ( < 1 % )  ;
; Global clocks         ; 9 / 20 ( 45 % )          ;
; Local interconnects   ; 2,238 / 119,088 ( 2 % )  ;
; R24 interconnects     ; 1,042 / 9,963 ( 10 % )   ;
; R4 interconnects      ; 9,446 / 289,782 ( 3 % )  ;
+-----------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.48) ; Number of LABs  (Total = 311) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 15                            ;
; 2                                           ; 3                             ;
; 3                                           ; 5                             ;
; 4                                           ; 6                             ;
; 5                                           ; 1                             ;
; 6                                           ; 3                             ;
; 7                                           ; 6                             ;
; 8                                           ; 4                             ;
; 9                                           ; 3                             ;
; 10                                          ; 7                             ;
; 11                                          ; 4                             ;
; 12                                          ; 14                            ;
; 13                                          ; 14                            ;
; 14                                          ; 12                            ;
; 15                                          ; 48                            ;
; 16                                          ; 166                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.03) ; Number of LABs  (Total = 311) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 145                           ;
; 1 Clock                            ; 239                           ;
; 1 Clock enable                     ; 113                           ;
; 1 Sync. clear                      ; 22                            ;
; 1 Sync. load                       ; 28                            ;
; 2 Async. clears                    ; 18                            ;
; 2 Clock enables                    ; 42                            ;
; 2 Clocks                           ; 23                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 20.38) ; Number of LABs  (Total = 311) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 10                            ;
; 2                                            ; 4                             ;
; 3                                            ; 1                             ;
; 4                                            ; 3                             ;
; 5                                            ; 1                             ;
; 6                                            ; 6                             ;
; 7                                            ; 5                             ;
; 8                                            ; 4                             ;
; 9                                            ; 1                             ;
; 10                                           ; 0                             ;
; 11                                           ; 2                             ;
; 12                                           ; 3                             ;
; 13                                           ; 2                             ;
; 14                                           ; 3                             ;
; 15                                           ; 6                             ;
; 16                                           ; 35                            ;
; 17                                           ; 3                             ;
; 18                                           ; 5                             ;
; 19                                           ; 9                             ;
; 20                                           ; 21                            ;
; 21                                           ; 22                            ;
; 22                                           ; 20                            ;
; 23                                           ; 22                            ;
; 24                                           ; 21                            ;
; 25                                           ; 22                            ;
; 26                                           ; 19                            ;
; 27                                           ; 20                            ;
; 28                                           ; 17                            ;
; 29                                           ; 6                             ;
; 30                                           ; 3                             ;
; 31                                           ; 5                             ;
; 32                                           ; 9                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.85) ; Number of LABs  (Total = 311) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 19                            ;
; 2                                               ; 14                            ;
; 3                                               ; 20                            ;
; 4                                               ; 7                             ;
; 5                                               ; 11                            ;
; 6                                               ; 18                            ;
; 7                                               ; 23                            ;
; 8                                               ; 46                            ;
; 9                                               ; 15                            ;
; 10                                              ; 25                            ;
; 11                                              ; 22                            ;
; 12                                              ; 24                            ;
; 13                                              ; 11                            ;
; 14                                              ; 11                            ;
; 15                                              ; 9                             ;
; 16                                              ; 28                            ;
; 17                                              ; 2                             ;
; 18                                              ; 3                             ;
; 19                                              ; 0                             ;
; 20                                              ; 1                             ;
; 21                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 16.57) ; Number of LABs  (Total = 311) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 4                             ;
; 3                                            ; 8                             ;
; 4                                            ; 19                            ;
; 5                                            ; 5                             ;
; 6                                            ; 11                            ;
; 7                                            ; 7                             ;
; 8                                            ; 7                             ;
; 9                                            ; 4                             ;
; 10                                           ; 4                             ;
; 11                                           ; 16                            ;
; 12                                           ; 19                            ;
; 13                                           ; 23                            ;
; 14                                           ; 15                            ;
; 15                                           ; 12                            ;
; 16                                           ; 12                            ;
; 17                                           ; 8                             ;
; 18                                           ; 11                            ;
; 19                                           ; 13                            ;
; 20                                           ; 16                            ;
; 21                                           ; 9                             ;
; 22                                           ; 12                            ;
; 23                                           ; 4                             ;
; 24                                           ; 7                             ;
; 25                                           ; 6                             ;
; 26                                           ; 1                             ;
; 27                                           ; 6                             ;
; 28                                           ; 3                             ;
; 29                                           ; 8                             ;
; 30                                           ; 10                            ;
; 31                                           ; 9                             ;
; 32                                           ; 4                             ;
; 33                                           ; 6                             ;
; 34                                           ; 3                             ;
; 35                                           ; 5                             ;
; 36                                           ; 0                             ;
; 37                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 14    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 16    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass          ; 215          ; 55           ; 215          ; 0            ; 0            ; 221       ; 215          ; 0            ; 221       ; 221       ; 0            ; 195          ; 0            ; 0            ; 71           ; 0            ; 195          ; 71           ; 0            ; 0            ; 16           ; 195          ; 0            ; 0            ; 0            ; 0            ; 0            ; 221       ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable  ; 6            ; 166          ; 6            ; 221          ; 221          ; 0         ; 6            ; 221          ; 0         ; 0         ; 221          ; 26           ; 221          ; 221          ; 150          ; 221          ; 26           ; 150          ; 221          ; 221          ; 205          ; 26           ; 221          ; 221          ; 221          ; 221          ; 221          ; 0         ; 221          ; 221          ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Shutter             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Cam_pwdn            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Cam_reset_N         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Cam_sdioc           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Cam_xclk            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[7]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_CLK             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_SYNC_N          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_BLANK_N         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_VS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_HS              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[8]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[9]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[10]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[11]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[12]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[13]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[14]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[15]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[16]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[17]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[18]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_ADDR[19]       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_OE_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_WE_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_CE_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_LB_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_UB_N           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR1               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR2               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR3               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR4               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR5               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR6               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR7               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[0]  ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[1]  ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[2]  ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[3]  ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[4]  ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[5]  ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[6]  ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[7]  ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[8]  ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[9]  ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[10] ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[11] ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_addr[12] ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_ba[0]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_ba[1]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_cas_n    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_cke      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_cs_n     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dqm[0]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dqm[1]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dqm[2]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dqm[3]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_ras_n    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_we_n     ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_clk      ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW1                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW2                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW14                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW15                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW16                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW17                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Cam_sdiod           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[8]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[9]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[10]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[11]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[12]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[13]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[14]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SRAM_DQ[15]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[0]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[1]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[2]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[3]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[4]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[5]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[6]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[7]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[8]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[9]    ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[10]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[11]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[12]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[13]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[14]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[15]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[16]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[17]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[18]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[19]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[20]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[21]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[22]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[23]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[24]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[25]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[26]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[27]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[28]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[29]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[30]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdram_wire_dq[31]   ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Reset               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Run                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Clk                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Cam_pclk            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Cam_href            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SCCB_Run            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Cam_data[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Cam_data[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Cam_data[7]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Cam_data[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Cam_data[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Cam_data[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Cam_data[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Cam_data[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Cam_vsync           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP4CE115F29C7 for design "test"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "cam_soc:NiosII|cam_soc_sdram_pll:sdram_pll|cam_soc_sdram_pll_altpll_lqa2:sd1|pll7" as Cyclone IV E PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for cam_soc:NiosII|cam_soc_sdram_pll:sdram_pll|cam_soc_sdram_pll_altpll_lqa2:sd1|wire_pll7_clk[0] port
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of -54 degrees (-3000 ps) for cam_soc:NiosII|cam_soc_sdram_pll:sdram_pll|cam_soc_sdram_pll_altpll_lqa2:sd1|wire_pll7_clk[1] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C7 is compatible
    Info (176445): Device EP4CE40F29I7 is compatible
    Info (176445): Device EP4CE30F29C7 is compatible
    Info (176445): Device EP4CE30F29I7 is compatible
    Info (176445): Device EP4CE55F29C7 is compatible
    Info (176445): Device EP4CE55F29I7 is compatible
    Info (176445): Device EP4CE75F29C7 is compatible
    Info (176445): Device EP4CE75F29I7 is compatible
    Info (176445): Device EP4CE115F29I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location P28
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 2 pins of 217 total pins. For the list of the pins please refer to the Input Pins, Output Pins, and Bidir Pins tables in the Fitter report and look for the user pins whose location is assigned by Fitter.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_avalon_st_clock_crosser
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
        Info (332166): set_false_path -from [get_registers *altera_avalon_st_clock_crosser:*|in_data_buffer*] -to [get_registers *altera_avalon_st_clock_crosser:*|out_data_buffer*]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'cam_soc/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'cam_soc/synthesis/submodules/cam_soc_nios2_qsys_0_cpu.sdc'
Warning (332060): Node: SCCB_clk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register SCCB_master:sccb|sdioc is being clocked by SCCB_clk
Warning (332060): Node: Clk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register SCCB_clk is being clocked by Clk
Warning (332060): Node: Image_Input:Inoutmodule|VGA_Clk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a29 is being clocked by Image_Input:Inoutmodule|VGA_Clk
Warning (332060): Node: Cam_pclk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register Image_Input:Inoutmodule|VRAM:VideoMemory2|altsyncram:altsyncram_component|altsyncram_2sj1:auto_generated|ram_block1a29~porta_we_reg is being clocked by Cam_pclk
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: NiosII|sdram_pll|sd1|pll7|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: NiosII|sdram_pll|sd1|pll7|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Rise) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Rise) to altera_reserved_tck (Fall) (setup and hold)
    Critical Warning (332169): From altera_reserved_tck (Fall) to altera_reserved_tck (Fall) (setup and hold)
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node cam_soc:NiosII|cam_soc_sdram_pll:sdram_pll|cam_soc_sdram_pll_altpll_lqa2:sd1|wire_pll7_clk[0] (placed in counter C1 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node cam_soc:NiosII|cam_soc_sdram_pll:sdram_pll|cam_soc_sdram_pll_altpll_lqa2:sd1|wire_pll7_clk[1] (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_PLL1E0
Info (176353): Automatically promoted node Clk~input (placed in PIN Y2 (CLK2, DIFFCLK_1p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node Image_Input:Inoutmodule|VGA_Clk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Image_Input:Inoutmodule|encryptor:encryption_module1|always0~0
        Info (176357): Destination node Image_Input:Inoutmodule|VGA_Clk~0
        Info (176357): Destination node Cam_xclk~output
        Info (176357): Destination node VGA_CLK~output
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node Image_Input:Inoutmodule|encryptor:encryption_module1|always0~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node SCCB_clk 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node SCCB_clk~0
Info (176353): Automatically promoted node cam_soc:NiosII|altera_reset_controller:rst_controller|r_sync_rst 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node cam_soc:NiosII|altera_reset_controller:rst_controller|WideOr0~0
        Info (176357): Destination node cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|W_rf_wren
        Info (176357): Destination node cam_soc:NiosII|cam_soc_nios2_qsys_0:nios2_qsys_0|cam_soc_nios2_qsys_0_cpu:cpu|cam_soc_nios2_qsys_0_cpu_nios2_oci:the_cam_soc_nios2_qsys_0_cpu_nios2_oci|cam_soc_nios2_qsys_0_cpu_nios2_oci_debug:the_cam_soc_nios2_qsys_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1
Info (176353): Automatically promoted node cam_soc:NiosII|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node cam_soc:NiosII|cam_soc_sdram:sdram|active_rnw~3
        Info (176357): Destination node cam_soc:NiosII|cam_soc_sdram:sdram|active_cs_n~0
        Info (176357): Destination node cam_soc:NiosII|cam_soc_sdram:sdram|i_refs[0]
        Info (176357): Destination node cam_soc:NiosII|cam_soc_sdram:sdram|i_refs[2]
        Info (176357): Destination node cam_soc:NiosII|cam_soc_sdram:sdram|i_refs[1]
Info (176353): Automatically promoted node cam_soc:NiosII|cam_soc_sdram_pll:sdram_pll|prev_reset 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node cam_soc:NiosII|cam_soc_sdram_pll:sdram_pll|readdata[0]~1
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (176251): Ignoring some wildcard destinations of fast I/O register assignments
    Info (176252): Wildcard assignment "Fast Output Enable Register=ON" to "oe" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[9]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[8]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[7]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[6]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[5]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[4]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[3]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[31]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[30]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[29]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[28]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[27]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[26]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[25]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[24]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[23]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[22]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[21]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[20]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[19]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[18]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[17]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[16]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[15]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[14]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[13]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[12]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[11]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[10]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_data[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[2]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[1]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
    Info (176252): Wildcard assignment "Fast Output Register=ON" to "m_cmd[0]" matches multiple destination nodes -- some destinations are not valid targets for this assignment
Info (176235): Finished register packing
    Extra Info (176218): Packed 8 registers into blocks of type EC
    Extra Info (176218): Packed 32 registers into blocks of type I/O Input Buffer
    Extra Info (176218): Packed 87 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 66 register duplicates
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 2 (unused VREF, 2.5V VCCIO, 0 input, 2 output, 0 bidirectional)
        Info (176212): I/O standards used: 2.5 V.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has 2.5V VCCIO pins. 19 total pin(s) used --  41 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 2.5V VCCIO pins. 62 total pin(s) used --  1 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 2.5V VCCIO pins. 27 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 2.5V VCCIO pins. 46 total pin(s) used --  25 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has 2.5V VCCIO pins. 22 total pin(s) used --  43 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 2.5V VCCIO pins. 9 total pin(s) used --  49 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 2.5V VCCIO pins. 10 total pin(s) used --  62 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has 2.5V VCCIO pins. 29 total pin(s) used --  42 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:05
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:06
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 4% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 22% of the available device resources in the region that extends from location X46_Y24 to location X57_Y36
Info (170194): Fitter routing operations ending: elapsed time is 00:00:07
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.94 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:05
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 16 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin SRAM_DQ[0] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[1] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[2] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[3] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[4] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[5] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[6] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[7] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[8] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[9] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[10] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[11] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[12] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[13] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[14] has a permanently disabled output enable
    Info (169065): Pin SRAM_DQ[15] has a permanently disabled output enable
Info (144001): Generated suppressed messages file C:/Users/jihoon/Desktop/bckup - Copy/FPGA_Chaotic_Image_Encryption-master - Copy - Copy/395Project_Codes_Quartusii/output_files/test.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 19 warnings
    Info: Peak virtual memory: 1024 megabytes
    Info: Processing ended: Mon Apr 02 05:17:12 2018
    Info: Elapsed time: 00:00:40
    Info: Total CPU time (on all processors): 00:00:40


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/jihoon/Desktop/bckup - Copy/FPGA_Chaotic_Image_Encryption-master - Copy - Copy/395Project_Codes_Quartusii/output_files/test.fit.smsg.


