m255
K4
z2
13
!s112 1.1
!i10d 8192
!i10e 25
!i10f 100
cModel Technology
Z0 dC:/Users/Usuario/Documents/RATT_repositorios/Curso_HDL/Proyectos/Adder_Cin/Adder_Cin_Verilog/simulation/modelsim
vAdder_Cin_Verilog
!s110 1710234355
!i10b 1
!s100 1I=ib^Q^ai;7jHK2=4Bk>2
IK4`_zo6]2=3CP0ScdfBbU3
Z1 VDg1SIo80bB@j0V0VzS_@n1
R0
w1710233570
8C:/Users/Usuario/Documents/RATT_repositorios/Curso_HDL/Proyectos/Adder_Cin/Adder_Cin_Verilog/Adder_Cin_Verilog.v
FC:/Users/Usuario/Documents/RATT_repositorios/Curso_HDL/Proyectos/Adder_Cin/Adder_Cin_Verilog/Adder_Cin_Verilog.v
L0 1
Z2 OV;L;10.5b;63
r1
!s85 0
31
!s108 1710234355.000000
!s107 C:/Users/Usuario/Documents/RATT_repositorios/Curso_HDL/Proyectos/Adder_Cin/Adder_Cin_Verilog/Adder_Cin_Verilog.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/Usuario/Documents/RATT_repositorios/Curso_HDL/Proyectos/Adder_Cin/Adder_Cin_Verilog|C:/Users/Usuario/Documents/RATT_repositorios/Curso_HDL/Proyectos/Adder_Cin/Adder_Cin_Verilog/Adder_Cin_Verilog.v|
!i113 1
Z3 o-vlog01compat -work work
!s92 -vlog01compat -work work +incdir+C:/Users/Usuario/Documents/RATT_repositorios/Curso_HDL/Proyectos/Adder_Cin/Adder_Cin_Verilog
Z4 tCvgOpt 0
n@adder_@cin_@verilog
vAdder_Cin_Verilog_vlg_tst
!s110 1710234356
!i10b 1
!s100 Hb`REE1UH3bn7]^Oc?6VC1
IXM:NUVl2z6TzM1NQS`c9W2
R1
R0
w1710234050
8C:/Users/Usuario/Documents/RATT_repositorios/Curso_HDL/Proyectos/Adder_Cin/Adder_Cin_Verilog/simulation/modelsim/Adder_Cin_Verilog.vt
FC:/Users/Usuario/Documents/RATT_repositorios/Curso_HDL/Proyectos/Adder_Cin/Adder_Cin_Verilog/simulation/modelsim/Adder_Cin_Verilog.vt
L0 2
R2
r1
!s85 0
31
!s108 1710234356.000000
!s107 C:/Users/Usuario/Documents/RATT_repositorios/Curso_HDL/Proyectos/Adder_Cin/Adder_Cin_Verilog/simulation/modelsim/Adder_Cin_Verilog.vt|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/Usuario/Documents/RATT_repositorios/Curso_HDL/Proyectos/Adder_Cin/Adder_Cin_Verilog/simulation/modelsim|C:/Users/Usuario/Documents/RATT_repositorios/Curso_HDL/Proyectos/Adder_Cin/Adder_Cin_Verilog/simulation/modelsim/Adder_Cin_Verilog.vt|
!i113 1
R3
!s92 -vlog01compat -work work +incdir+C:/Users/Usuario/Documents/RATT_repositorios/Curso_HDL/Proyectos/Adder_Cin/Adder_Cin_Verilog/simulation/modelsim
R4
n@adder_@cin_@verilog_vlg_tst
