TimeQuest Timing Analyzer report for bus_ia
Mon Nov 19 12:39:26 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Recovery: 'clk'
 14. Slow Model Removal: 'clk'
 15. Slow Model Minimum Pulse Width: 'clk'
 16. Slow Model Minimum Pulse Width: 'reset'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'clk'
 29. Fast Model Hold: 'clk'
 30. Fast Model Recovery: 'clk'
 31. Fast Model Removal: 'clk'
 32. Fast Model Minimum Pulse Width: 'clk'
 33. Fast Model Minimum Pulse Width: 'reset'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Recovery Transfers
 50. Removal Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; bus_ia                                                            ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }   ;
; reset      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { reset } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 168.27 MHz ; 168.27 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -4.943 ; -509.958      ;
+-------+--------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.446 ; -0.912        ;
+-------+--------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.074 ; -1.230        ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.193 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -395.380              ;
; reset ; -1.222 ; -1.222                ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                     ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.943 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.979      ;
; -4.911 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.947      ;
; -4.766 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.802      ;
; -4.629 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.665      ;
; -4.561 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 5.596      ;
; -4.548 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.584      ;
; -4.547 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.583      ;
; -4.529 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 5.564      ;
; -4.516 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.552      ;
; -4.515 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.551      ;
; -4.493 ; plus12:inst2|R_tft[14]               ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.529      ;
; -4.384 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 5.419      ;
; -4.371 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.407      ;
; -4.370 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.406      ;
; -4.356 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.392      ;
; -4.247 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 5.282      ;
; -4.234 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.270      ;
; -4.233 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.269      ;
; -4.111 ; plus12:inst2|R_tft[14]               ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 5.146      ;
; -4.098 ; plus12:inst2|R_tft[14]               ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.134      ;
; -4.097 ; plus12:inst2|R_tft[14]               ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 5.133      ;
; -3.974 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 5.009      ;
; -3.963 ; plus12:inst2|R_tft[3]                ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.999      ;
; -3.961 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.997      ;
; -3.960 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.996      ;
; -3.905 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.940      ;
; -3.873 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.908      ;
; -3.728 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.763      ;
; -3.591 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.626      ;
; -3.581 ; plus12:inst2|R_tft[3]                ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.616      ;
; -3.568 ; plus12:inst2|R_tft[3]                ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.604      ;
; -3.567 ; plus12:inst2|R_tft[3]                ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.603      ;
; -3.504 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.539      ;
; -3.472 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.507      ;
; -3.455 ; plus12:inst2|R_tft[14]               ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.490      ;
; -3.407 ; plus12:inst2|R_tft[4]                ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.443      ;
; -3.373 ; plus12:inst2|R_tft[16]               ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.409      ;
; -3.367 ; plus12:inst2|R_tft[15]               ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.403      ;
; -3.345 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.380      ;
; -3.327 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.362      ;
; -3.318 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.353      ;
; -3.313 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.348      ;
; -3.196 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[5]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.232      ;
; -3.190 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.225      ;
; -3.168 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.203      ;
; -3.164 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[5]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.200      ;
; -3.114 ; plus12:inst2|state.ST_WRITE_SUM      ; terminateur:inst3|state.ST_WRITE_DUMP ; clk          ; clk         ; 1.000        ; 0.000      ; 4.150      ;
; -3.110 ; plus12:inst2|state.ST_WRITE_SUM      ; terminateur:inst3|state.ST_WRITE_OUT  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.146      ;
; -3.054 ; plus12:inst2|R_tft[14]               ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.089      ;
; -3.038 ; plus12:inst2|R_tft[5]                ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.074      ;
; -3.031 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.066      ;
; -3.025 ; plus12:inst2|R_tft[4]                ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.060      ;
; -3.019 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[5]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.055      ;
; -3.012 ; plus12:inst2|R_tft[4]                ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.048      ;
; -3.011 ; plus12:inst2|R_tft[4]                ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.047      ;
; -2.991 ; plus12:inst2|R_tft[16]               ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.026      ;
; -2.985 ; plus12:inst2|R_tft[15]               ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.020      ;
; -2.978 ; plus12:inst2|R_tft[16]               ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.014      ;
; -2.977 ; plus12:inst2|R_tft[16]               ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.013      ;
; -2.972 ; plus12:inst2|R_tft[15]               ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.008      ;
; -2.971 ; plus12:inst2|R_tft[15]               ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.007      ;
; -2.925 ; plus12:inst2|R_tft[3]                ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.960      ;
; -2.917 ; initiateur:inst|state.ST_NDATA_WRITE ; gentick:inst8|state.ST_WRITE_OUT      ; clk          ; clk         ; 1.000        ; 0.011      ; 3.964      ;
; -2.917 ; initiateur:inst|state.ST_NDATA_WRITE ; gentick:inst8|state.ST_WRITE_V        ; clk          ; clk         ; 1.000        ; 0.011      ; 3.964      ;
; -2.917 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.952      ;
; -2.906 ; rs232in:inst4|R_baud[10]             ; rs232in:inst4|state.MainLoop          ; clk          ; clk         ; 1.000        ; -0.010     ; 3.932      ;
; -2.895 ; plus12:inst2|R_tft[14]               ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.930      ;
; -2.882 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[5]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 3.918      ;
; -2.873 ; rs232in:inst4|R_baud[3]              ; rs232in:inst4|state.MainLoop          ; clk          ; clk         ; 1.000        ; -0.025     ; 3.884      ;
; -2.865 ; rs232in:inst4|R_baud[11]             ; rs232in:inst4|state.MainLoop          ; clk          ; clk         ; 1.000        ; -0.010     ; 3.891      ;
; -2.823 ; rs232in:inst4|R_baud[9]              ; rs232in:inst4|state.MainLoop          ; clk          ; clk         ; 1.000        ; -0.010     ; 3.849      ;
; -2.818 ; h100:inst7|R[15]                     ; h100:inst7|state.ST_TICK              ; clk          ; clk         ; 1.000        ; -0.010     ; 3.844      ;
; -2.815 ; rs232in:inst4|R_baud[13]             ; rs232in:inst4|state.MainLoop          ; clk          ; clk         ; 1.000        ; -0.010     ; 3.841      ;
; -2.786 ; plus12:inst2|R_tft[27]               ; terminateur:inst3|state.ST_WRITE_DUMP ; clk          ; clk         ; 1.000        ; -0.009     ; 3.813      ;
; -2.782 ; plus12:inst2|R_tft[27]               ; terminateur:inst3|state.ST_WRITE_OUT  ; clk          ; clk         ; 1.000        ; -0.009     ; 3.809      ;
; -2.760 ; h100:inst7|R[12]                     ; h100:inst7|state.ST_TICK              ; clk          ; clk         ; 1.000        ; -0.010     ; 3.786      ;
; -2.758 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 3.793      ;
; -2.754 ; initiateur:inst|state.ST_INIT        ; initiateur:inst|state.ST_BUSIN_LOADED ; clk          ; clk         ; 1.000        ; 0.000      ; 3.790      ;
; -2.746 ; plus12:inst2|R_tft[14]               ; plus12:inst2|R_res[5]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 3.782      ;
; -2.700 ; rs232in:inst4|R_baud[4]              ; rs232in:inst4|state.MainLoop          ; clk          ; clk         ; 1.000        ; -0.010     ; 3.726      ;
; -2.686 ; gentick:inst8|R_tft[29]              ; plus12:inst2|state.ST_WRITE_TFT       ; clk          ; clk         ; 1.000        ; -0.009     ; 3.713      ;
; -2.683 ; h100:inst7|R[14]                     ; h100:inst7|state.ST_TICK              ; clk          ; clk         ; 1.000        ; -0.010     ; 3.709      ;
; -2.660 ; rs232in:inst4|R_baud[7]              ; rs232in:inst4|state.MainLoop          ; clk          ; clk         ; 1.000        ; -0.010     ; 3.686      ;
; -2.654 ; h100:inst7|R[6]                      ; h100:inst7|state.ST_TICK              ; clk          ; clk         ; 1.000        ; -0.018     ; 3.672      ;
; -2.645 ; plus12:inst2|R_tft[17]               ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 3.681      ;
; -2.644 ; plus12:inst2|R_tft[5]                ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 3.680      ;
; -2.643 ; plus12:inst2|R_tft[5]                ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 3.679      ;
; -2.641 ; h100:inst7|R[11]                     ; h100:inst7|state.ST_TICK              ; clk          ; clk         ; 1.000        ; -0.018     ; 3.659      ;
; -2.627 ; rs232out:inst6|state.ST_ATT          ; rs232out:inst6|state.ST_ATT           ; clk          ; clk         ; 1.000        ; 0.000      ; 3.663      ;
; -2.626 ; initiateur:inst|R_32[31]             ; gentick:inst8|state.ST_WRITE_OUT      ; clk          ; clk         ; 1.000        ; 0.001      ; 3.663      ;
; -2.626 ; initiateur:inst|R_32[31]             ; gentick:inst8|state.ST_WRITE_V        ; clk          ; clk         ; 1.000        ; 0.001      ; 3.663      ;
; -2.624 ; rs232out:inst6|state.ST_ATT          ; rs232out:inst6|state.ST_BEGIN         ; clk          ; clk         ; 1.000        ; 0.000      ; 3.660      ;
; -2.620 ; initiateur:inst|R_32[25]             ; gentick:inst8|state.ST_WRITE_OUT      ; clk          ; clk         ; 1.000        ; 0.000      ; 3.656      ;
; -2.620 ; initiateur:inst|R_32[25]             ; gentick:inst8|state.ST_WRITE_V        ; clk          ; clk         ; 1.000        ; 0.000      ; 3.656      ;
; -2.609 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[5]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 3.645      ;
; -2.603 ; h100:inst7|R[7]                      ; h100:inst7|state.ST_TICK              ; clk          ; clk         ; 1.000        ; -0.018     ; 3.621      ;
; -2.600 ; gentick:inst8|R_tft[29]              ; plus12:inst2|state.ST_COMPUTE         ; clk          ; clk         ; 1.000        ; 0.002      ; 3.638      ;
; -2.597 ; h100:inst7|R[2]                      ; h100:inst7|state.ST_TICK              ; clk          ; clk         ; 1.000        ; -0.018     ; 3.615      ;
; -2.593 ; rs232in:inst4|R_baud[8]              ; rs232in:inst4|state.MainLoop          ; clk          ; clk         ; 1.000        ; -0.010     ; 3.619      ;
; -2.578 ; hprog:inst1|C[5]~_emulated           ; hprog:inst1|C[6]~_emulated            ; clk          ; clk         ; 1.000        ; 0.000      ; 3.614      ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                           ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.446 ; hprog:inst1|C[5]~9                              ; hprog:inst1|C[5]~_emulated                      ; reset        ; clk         ; 0.000        ; 0.858      ; 0.678      ;
; -0.140 ; hprog:inst1|C[2]~21                             ; hprog:inst1|C[2]~_emulated                      ; reset        ; clk         ; 0.000        ; 0.867      ; 0.993      ;
; -0.139 ; hprog:inst1|C[4]~13                             ; hprog:inst1|C[4]~_emulated                      ; reset        ; clk         ; 0.000        ; 0.687      ; 0.814      ;
; -0.099 ; hprog:inst1|C[6]~5                              ; hprog:inst1|C[6]~_emulated                      ; reset        ; clk         ; 0.000        ; 0.646      ; 0.813      ;
; -0.088 ; hprog:inst1|C[3]~17                             ; hprog:inst1|C[3]~_emulated                      ; reset        ; clk         ; 0.000        ; 0.859      ; 1.037      ;
; 0.111  ; hprog:inst1|C[1]~25                             ; hprog:inst1|C[1]~_emulated                      ; reset        ; clk         ; 0.000        ; 0.859      ; 1.236      ;
; 0.247  ; hprog:inst1|C[7]~1                              ; hprog:inst1|C[7]~_emulated                      ; reset        ; clk         ; 0.000        ; 0.647      ; 1.160      ;
; 0.391  ; rs232out:inst6|R_i[0]                           ; rs232out:inst6|R_i[0]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232out:inst6|R_i[1]                           ; rs232out:inst6|R_i[1]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232out:inst6|R_i[3]                           ; rs232out:inst6|R_i[3]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232out:inst6|state.ST_BEGIN                   ; rs232out:inst6|state.ST_BEGIN                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232in:inst4|rx_R                              ; rs232in:inst4|rx_R                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232in:inst4|state.WAIT_1P5B                   ; rs232in:inst4|state.WAIT_1P5B                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232in:inst4|R_i[3]                            ; rs232in:inst4|R_i[3]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232in:inst4|state.WAIT_1B                     ; rs232in:inst4|state.WAIT_1B                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232in:inst4|state.WAIT_FIN                    ; rs232in:inst4|state.WAIT_FIN                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232in:inst4|state.WAIT_StartBit               ; rs232in:inst4|state.WAIT_StartBit               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232in:inst4|R_i[0]                            ; rs232in:inst4|R_i[0]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232in:inst4|R_i[1]                            ; rs232in:inst4|R_i[1]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232in:inst4|R_i[2]                            ; rs232in:inst4|R_i[2]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; initiateur:inst|R_pulse                         ; initiateur:inst|R_pulse                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; plus12:inst2|state.ST_COMPUTE                   ; plus12:inst2|state.ST_COMPUTE                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; terminateurSplit:inst5|R_i[0]                   ; terminateurSplit:inst5|R_i[0]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; terminateurSplit:inst5|R_i[1]                   ; terminateurSplit:inst5|R_i[1]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; terminateurSplit:inst5|R_i[2]                   ; terminateurSplit:inst5|R_i[2]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; plus12:inst2|state.ST_READ                      ; plus12:inst2|state.ST_READ                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; initiateur:inst|R_i[0]                          ; initiateur:inst|R_i[0]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; initiateur:inst|R_i[1]                          ; initiateur:inst|R_i[1]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; initiateur:inst|state.ST_NDATA_WRITE            ; initiateur:inst|state.ST_NDATA_WRITE            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232out:inst6|state.ST_ATT                     ; rs232out:inst6|state.ST_ATT                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232out:inst6|R_i[2]                           ; rs232out:inst6|R_i[2]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; h100:inst7|state.ST_DECR                        ; h100:inst7|state.ST_DECR                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232out:inst6|R_data[8]                        ; rs232out:inst6|R_data[8]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; h10:inst9|R                                     ; h10:inst9|R                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; hprog:inst1|R                                   ; hprog:inst1|R                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.516  ; initiateur:inst|R_data[7]                       ; initiateur:inst|R_32[31]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.782      ;
; 0.517  ; initiateur:inst|R_32[1]                         ; gentick:inst8|R_tft[1]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.783      ;
; 0.517  ; initiateur:inst|R_32[3]                         ; gentick:inst8|R_tft[3]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.783      ;
; 0.519  ; initiateur:inst|R_32[7]                         ; gentick:inst8|R_tft[7]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.785      ;
; 0.521  ; initiateur:inst|R_data[6]                       ; initiateur:inst|R_32[30]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.787      ;
; 0.521  ; rs232out:inst6|R_baud[12]                       ; rs232out:inst6|R_baud[12]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.787      ;
; 0.522  ; initiateur:inst|R_32[16]                        ; initiateur:inst|R_32[8]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.788      ;
; 0.522  ; initiateur:inst|R_32[17]                        ; initiateur:inst|R_32[9]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.788      ;
; 0.523  ; rs232in:inst4|rx_R                              ; rs232in:inst4|R_sh[7]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.523  ; gentick:inst8|R_tft[38]                         ; plus12:inst2|R_tft[38]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.523  ; rs232in:inst4|R_sh[3]                           ; rs232in:inst4|R_sh[2]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.523  ; initiateur:inst|R_32[29]                        ; initiateur:inst|R_32[21]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.523  ; initiateur:inst|R_32[20]                        ; initiateur:inst|R_32[12]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.523  ; initiateur:inst|R_32[17]                        ; gentick:inst8|R_tft[17]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.524  ; plus12:inst2|R_res[4]                           ; terminateur:inst3|R_tft[4]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.790      ;
; 0.524  ; terminateurSplit:inst5|R[21]                    ; terminateurSplit:inst5|R[13]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.790      ;
; 0.525  ; initiateur:inst|R_32[19]                        ; initiateur:inst|R_32[11]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.791      ;
; 0.525  ; rs232out:inst6|R_i[1]                           ; rs232out:inst6|R_i[2]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.791      ;
; 0.526  ; rs232in:inst4|rx_fifo_R[1]                      ; rs232in:inst4|rx_fifo_R[2]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.526  ; initiateur:inst|R_32[21]                        ; initiateur:inst|R_32[13]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.526  ; initiateur:inst|R_32[8]                         ; initiateur:inst|R_32[0]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.526  ; initiateur:inst|R_32[25]                        ; initiateur:inst|R_32[17]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.526  ; initiateur:inst|R_32[19]                        ; gentick:inst8|R_tft[19]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.527  ; initiateur:inst|R_32[27]                        ; initiateur:inst|R_32[19]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.793      ;
; 0.527  ; initiateur:inst|R_32[12]                        ; initiateur:inst|R_32[4]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.793      ;
; 0.528  ; initiateur:inst|R_32[28]                        ; initiateur:inst|R_32[20]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.794      ;
; 0.528  ; initiateur:inst|R_32[30]                        ; initiateur:inst|R_32[22]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.794      ;
; 0.530  ; rs232in:inst4|R_sh[4]                           ; rs232in:inst4|R_sh[3]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.532  ; terminateurSplit:inst5|R_i[1]                   ; terminateurSplit:inst5|R_i[2]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.798      ;
; 0.533  ; plus12:inst2|R_res[1]                           ; terminateur:inst3|R_tft[1]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.799      ;
; 0.533  ; plus12:inst2|R_res[8]                           ; terminateur:inst3|R_tft[8]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.799      ;
; 0.533  ; plus12:inst2|state.ST_READ                      ; plus12:inst2|state.ST_COMPUTE                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.799      ;
; 0.536  ; rs232in:inst4|R_i[1]                            ; rs232in:inst4|R_i[2]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.802      ;
; 0.537  ; rs232out:inst6|state.ST_FOR                     ; rs232out:inst6|state.ST_ATT                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.803      ;
; 0.539  ; h100:inst7|R[23]                                ; h100:inst7|R[23]                                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.540  ; rs232out:inst6|state.ST_FOR                     ; rs232out:inst6|state.ST_BEGIN                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.806      ;
; 0.543  ; terminateurSplit:inst5|R_i[0]                   ; terminateurSplit:inst5|R_i[1]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.809      ;
; 0.547  ; hprog:inst1|state                               ; hprog:inst1|C[6]~_emulated                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.813      ;
; 0.551  ; plus12:inst2|state.ST_WRITE_TFT                 ; terminateur:inst3|state.ST_WRITE_OUT            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.817      ;
; 0.558  ; plus12:inst2|state.ST_WRITE_TFT                 ; terminateur:inst3|state.ST_WRITE_DUMP           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.824      ;
; 0.564  ; rs232in:inst4|state.WAIT_StartBit               ; rs232in:inst4|R_baud[3]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.830      ;
; 0.565  ; rs232in:inst4|state.WAIT_StartBit               ; rs232in:inst4|R_i[0]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.831      ;
; 0.566  ; rs232in:inst4|state.WAIT_StartBit               ; rs232in:inst4|R_i[1]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.832      ;
; 0.572  ; rs232in:inst4|state.WAIT_1P5B                   ; rs232in:inst4|R_i[3]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.838      ;
; 0.646  ; terminateurSplit:inst5|R[13]                    ; terminateurSplit:inst5|R[5]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.912      ;
; 0.649  ; terminateurSplit:inst5|R[30]                    ; terminateurSplit:inst5|R[22]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.915      ;
; 0.651  ; rs232out:inst6|R_data[8]                        ; rs232out:inst6|R_data[7]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.917      ;
; 0.652  ; terminateurSplit:inst5|R[27]                    ; terminateurSplit:inst5|R[19]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.918      ;
; 0.652  ; terminateurSplit:inst5|R[14]                    ; terminateurSplit:inst5|R[6]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.918      ;
; 0.653  ; plus12:inst2|R_res[3]                           ; terminateur:inst3|R_tft[3]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.919      ;
; 0.655  ; terminateurSplit:inst5|R[38]                    ; terminateurSplit:inst5|R[31]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.921      ;
; 0.655  ; rs232out:inst6|R_data[7]                        ; rs232out:inst6|R_data[6]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.921      ;
; 0.656  ; initiateur:inst|R_data[4]                       ; initiateur:inst|R_32[28]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.922      ;
; 0.657  ; terminateur:inst3|R_tft[25]                     ; terminateurSplit:inst5|R[25]                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.923      ;
; 0.662  ; initiateur:inst|R_data[3]                       ; initiateur:inst|R_32[27]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.928      ;
; 0.662  ; plus12:inst2|R_res[7]                           ; terminateur:inst3|R_tft[7]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.928      ;
; 0.663  ; initiateur:inst|R_32[31]                        ; initiateur:inst|R_32[23]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.929      ;
; 0.667  ; terminateur:inst3|R_tft[40]                     ; terminateurSplit:inst5|R[40]                    ; clk          ; clk         ; 0.000        ; -0.001     ; 0.932      ;
; 0.668  ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; initiateur:inst|state.ST_NDATA_LOADED           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.934      ;
; 0.669  ; initiateur:inst|R_32[14]                        ; initiateur:inst|R_32[6]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.935      ;
; 0.670  ; rs232in:inst4|R_sh[6]                           ; rs232in:inst4|R_sh[5]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.936      ;
; 0.670  ; initiateur:inst|R_32[10]                        ; initiateur:inst|R_32[2]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.936      ;
; 0.671  ; rs232in:inst4|R_sh[2]                           ; rs232in:inst4|R_sh[1]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.937      ;
; 0.673  ; rs232in:inst4|R_sh[7]                           ; rs232in:inst4|R_sh[6]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.939      ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                                                 ;
+--------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.074 ; reset     ; gentick:inst8|R_V[0]                            ; reset        ; clk         ; 0.500        ; 2.650      ; 3.260      ;
; -0.074 ; reset     ; gentick:inst8|R_V[1]                            ; reset        ; clk         ; 0.500        ; 2.650      ; 3.260      ;
; -0.074 ; reset     ; gentick:inst8|R_V[2]                            ; reset        ; clk         ; 0.500        ; 2.650      ; 3.260      ;
; -0.074 ; reset     ; gentick:inst8|R_V[3]                            ; reset        ; clk         ; 0.500        ; 2.650      ; 3.260      ;
; -0.074 ; reset     ; gentick:inst8|R_V[4]                            ; reset        ; clk         ; 0.500        ; 2.650      ; 3.260      ;
; -0.074 ; reset     ; gentick:inst8|R_V[5]                            ; reset        ; clk         ; 0.500        ; 2.650      ; 3.260      ;
; -0.074 ; reset     ; gentick:inst8|R_V[6]                            ; reset        ; clk         ; 0.500        ; 2.650      ; 3.260      ;
; -0.074 ; reset     ; gentick:inst8|R_V[9]                            ; reset        ; clk         ; 0.500        ; 2.650      ; 3.260      ;
; -0.074 ; reset     ; gentick:inst8|R_V[10]                           ; reset        ; clk         ; 0.500        ; 2.650      ; 3.260      ;
; -0.074 ; reset     ; gentick:inst8|R_V[11]                           ; reset        ; clk         ; 0.500        ; 2.650      ; 3.260      ;
; -0.074 ; reset     ; gentick:inst8|R_V[12]                           ; reset        ; clk         ; 0.500        ; 2.650      ; 3.260      ;
; -0.074 ; reset     ; gentick:inst8|R_V[18]                           ; reset        ; clk         ; 0.500        ; 2.650      ; 3.260      ;
; -0.038 ; reset     ; rs232out:inst6|state.ST_BEGIN                   ; reset        ; clk         ; 0.500        ; 2.649      ; 3.223      ;
; -0.038 ; reset     ; terminateur:inst3|state.ST_WRITE_OUT            ; reset        ; clk         ; 0.500        ; 2.649      ; 3.223      ;
; -0.038 ; reset     ; terminateurSplit:inst5|state.ST_READ_BUSIN      ; reset        ; clk         ; 0.500        ; 2.649      ; 3.223      ;
; -0.038 ; reset     ; terminateur:inst3|state.ST_READ_BUSIN           ; reset        ; clk         ; 0.500        ; 2.649      ; 3.223      ;
; -0.038 ; reset     ; plus12:inst2|state.ST_WRITE_TFT                 ; reset        ; clk         ; 0.500        ; 2.649      ; 3.223      ;
; -0.038 ; reset     ; terminateur:inst3|state.ST_WRITE_DUMP           ; reset        ; clk         ; 0.500        ; 2.649      ; 3.223      ;
; -0.038 ; reset     ; terminateurSplit:inst5|state.ST_WAIT_NOBUSY     ; reset        ; clk         ; 0.500        ; 2.649      ; 3.223      ;
; -0.038 ; reset     ; rs232out:inst6|state.ST_FOR                     ; reset        ; clk         ; 0.500        ; 2.649      ; 3.223      ;
; -0.038 ; reset     ; rs232out:inst6|state.ST_ATT                     ; reset        ; clk         ; 0.500        ; 2.649      ; 3.223      ;
; 0.002  ; reset     ; terminateurSplit:inst5|state.ST_LOOP            ; reset        ; clk         ; 0.500        ; 2.650      ; 3.184      ;
; 0.002  ; reset     ; initiateur:inst|state.ST_EndLoop                ; reset        ; clk         ; 0.500        ; 2.650      ; 3.184      ;
; 0.002  ; reset     ; rs232out:inst6|state.ST_ADV                     ; reset        ; clk         ; 0.500        ; 2.650      ; 3.184      ;
; 0.002  ; reset     ; h10:inst9|state                                 ; reset        ; clk         ; 0.500        ; 2.650      ; 3.184      ;
; 0.002  ; reset     ; h100:inst7|state.ST_LOAD                        ; reset        ; clk         ; 0.500        ; 2.650      ; 3.184      ;
; 0.002  ; reset     ; h100:inst7|state.ST_TICK                        ; reset        ; clk         ; 0.500        ; 2.650      ; 3.184      ;
; 0.002  ; reset     ; hprog:inst1|C[1]~_emulated                      ; reset        ; clk         ; 0.500        ; 2.650      ; 3.184      ;
; 0.002  ; reset     ; hprog:inst1|C[2]~_emulated                      ; reset        ; clk         ; 0.500        ; 2.650      ; 3.184      ;
; 0.002  ; reset     ; hprog:inst1|C[0]~_emulated                      ; reset        ; clk         ; 0.500        ; 2.650      ; 3.184      ;
; 0.002  ; reset     ; hprog:inst1|R                                   ; reset        ; clk         ; 0.500        ; 2.650      ; 3.184      ;
; 0.008  ; reset     ; h100:inst7|state.ST_DECR                        ; reset        ; clk         ; 0.500        ; 2.668      ; 3.196      ;
; 0.025  ; reset     ; h10:inst9|C[1]                                  ; reset        ; clk         ; 0.500        ; 2.668      ; 3.179      ;
; 0.025  ; reset     ; h10:inst9|C[2]                                  ; reset        ; clk         ; 0.500        ; 2.668      ; 3.179      ;
; 0.025  ; reset     ; h10:inst9|C[3]                                  ; reset        ; clk         ; 0.500        ; 2.668      ; 3.179      ;
; 0.025  ; reset     ; h10:inst9|C[4]                                  ; reset        ; clk         ; 0.500        ; 2.668      ; 3.179      ;
; 0.025  ; reset     ; h10:inst9|C[5]                                  ; reset        ; clk         ; 0.500        ; 2.668      ; 3.179      ;
; 0.025  ; reset     ; h10:inst9|C[6]                                  ; reset        ; clk         ; 0.500        ; 2.668      ; 3.179      ;
; 0.025  ; reset     ; h10:inst9|C[7]                                  ; reset        ; clk         ; 0.500        ; 2.668      ; 3.179      ;
; 0.025  ; reset     ; h10:inst9|C[0]                                  ; reset        ; clk         ; 0.500        ; 2.668      ; 3.179      ;
; 0.025  ; reset     ; h10:inst9|R                                     ; reset        ; clk         ; 0.500        ; 2.668      ; 3.179      ;
; 0.037  ; reset     ; plus12:inst2|state.ST_WRITE_SUM                 ; reset        ; clk         ; 0.500        ; 2.649      ; 3.148      ;
; 0.037  ; reset     ; initiateur:inst|state.ST_INIT                   ; reset        ; clk         ; 0.500        ; 2.649      ; 3.148      ;
; 0.037  ; reset     ; initiateur:inst|state.ST_BUSIN_LOADED           ; reset        ; clk         ; 0.500        ; 2.649      ; 3.148      ;
; 0.037  ; reset     ; gentick:inst8|state.ST_READ_BUSIN               ; reset        ; clk         ; 0.500        ; 2.649      ; 3.148      ;
; 0.037  ; reset     ; initiateur:inst|state.ST_WAIT_BUSIN_OR_NDATA    ; reset        ; clk         ; 0.500        ; 2.649      ; 3.148      ;
; 0.037  ; reset     ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; reset        ; clk         ; 0.500        ; 2.649      ; 3.148      ;
; 0.037  ; reset     ; initiateur:inst|state.ST_NDATA_LOADED           ; reset        ; clk         ; 0.500        ; 2.649      ; 3.148      ;
; 0.037  ; reset     ; initiateur:inst|state.ST_NDATA_WRITE            ; reset        ; clk         ; 0.500        ; 2.649      ; 3.148      ;
; 0.037  ; reset     ; terminateurSplit:inst5|state.ST_WRITE           ; reset        ; clk         ; 0.500        ; 2.649      ; 3.148      ;
; 0.038  ; reset     ; plus12:inst2|state.ST_COMPUTE                   ; reset        ; clk         ; 0.500        ; 2.660      ; 3.158      ;
; 0.038  ; reset     ; plus12:inst2|state.ST_READ                      ; reset        ; clk         ; 0.500        ; 2.660      ; 3.158      ;
; 0.038  ; reset     ; gentick:inst8|state.ST_WRITE_OUT                ; reset        ; clk         ; 0.500        ; 2.660      ; 3.158      ;
; 0.038  ; reset     ; gentick:inst8|state.ST_WRITE_V                  ; reset        ; clk         ; 0.500        ; 2.660      ; 3.158      ;
; 0.038  ; reset     ; gentick:inst8|R_V[13]                           ; reset        ; clk         ; 0.500        ; 2.660      ; 3.158      ;
; 0.038  ; reset     ; gentick:inst8|R_V[7]                            ; reset        ; clk         ; 0.500        ; 2.660      ; 3.158      ;
; 0.038  ; reset     ; gentick:inst8|R_V[8]                            ; reset        ; clk         ; 0.500        ; 2.660      ; 3.158      ;
; 0.038  ; reset     ; gentick:inst8|R_V[14]                           ; reset        ; clk         ; 0.500        ; 2.660      ; 3.158      ;
; 0.038  ; reset     ; gentick:inst8|R_V[15]                           ; reset        ; clk         ; 0.500        ; 2.660      ; 3.158      ;
; 0.038  ; reset     ; gentick:inst8|R_V[21]                           ; reset        ; clk         ; 0.500        ; 2.660      ; 3.158      ;
; 0.038  ; reset     ; gentick:inst8|R_V[16]                           ; reset        ; clk         ; 0.500        ; 2.660      ; 3.158      ;
; 0.038  ; reset     ; gentick:inst8|R_V[17]                           ; reset        ; clk         ; 0.500        ; 2.660      ; 3.158      ;
; 0.038  ; reset     ; gentick:inst8|R_V[19]                           ; reset        ; clk         ; 0.500        ; 2.660      ; 3.158      ;
; 0.038  ; reset     ; gentick:inst8|R_V[20]                           ; reset        ; clk         ; 0.500        ; 2.660      ; 3.158      ;
; 0.038  ; reset     ; gentick:inst8|R_V[22]                           ; reset        ; clk         ; 0.500        ; 2.660      ; 3.158      ;
; 0.038  ; reset     ; gentick:inst8|R_V[23]                           ; reset        ; clk         ; 0.500        ; 2.660      ; 3.158      ;
; 0.059  ; reset     ; rs232in:inst4|state.MainLoop                    ; reset        ; clk         ; 0.500        ; 2.650      ; 3.127      ;
; 0.059  ; reset     ; hprog:inst1|C[3]~_emulated                      ; reset        ; clk         ; 0.500        ; 2.650      ; 3.127      ;
; 0.059  ; reset     ; hprog:inst1|C[4]~_emulated                      ; reset        ; clk         ; 0.500        ; 2.650      ; 3.127      ;
; 0.059  ; reset     ; hprog:inst1|C[5]~_emulated                      ; reset        ; clk         ; 0.500        ; 2.650      ; 3.127      ;
; 0.059  ; reset     ; hprog:inst1|C[6]~_emulated                      ; reset        ; clk         ; 0.500        ; 2.650      ; 3.127      ;
; 0.059  ; reset     ; hprog:inst1|C[7]~_emulated                      ; reset        ; clk         ; 0.500        ; 2.650      ; 3.127      ;
; 0.059  ; reset     ; hprog:inst1|state                               ; reset        ; clk         ; 0.500        ; 2.650      ; 3.127      ;
; 0.077  ; reset     ; rs232in:inst4|state.WAIT_1P5B                   ; reset        ; clk         ; 0.500        ; 2.675      ; 3.134      ;
; 0.077  ; reset     ; rs232in:inst4|state.ECRIRE                      ; reset        ; clk         ; 0.500        ; 2.675      ; 3.134      ;
; 0.077  ; reset     ; rs232in:inst4|state.WAIT_1B                     ; reset        ; clk         ; 0.500        ; 2.675      ; 3.134      ;
; 0.077  ; reset     ; rs232in:inst4|state.WAIT_FIN                    ; reset        ; clk         ; 0.500        ; 2.675      ; 3.134      ;
; 0.077  ; reset     ; rs232in:inst4|state.WAIT_StartBit               ; reset        ; clk         ; 0.500        ; 2.675      ; 3.134      ;
; 0.077  ; reset     ; rs232in:inst4|state.GEN_PULSE                   ; reset        ; clk         ; 0.500        ; 2.675      ; 3.134      ;
; 0.426  ; reset     ; gentick:inst8|R_V[0]                            ; reset        ; clk         ; 1.000        ; 2.650      ; 3.260      ;
; 0.426  ; reset     ; gentick:inst8|R_V[1]                            ; reset        ; clk         ; 1.000        ; 2.650      ; 3.260      ;
; 0.426  ; reset     ; gentick:inst8|R_V[2]                            ; reset        ; clk         ; 1.000        ; 2.650      ; 3.260      ;
; 0.426  ; reset     ; gentick:inst8|R_V[3]                            ; reset        ; clk         ; 1.000        ; 2.650      ; 3.260      ;
; 0.426  ; reset     ; gentick:inst8|R_V[4]                            ; reset        ; clk         ; 1.000        ; 2.650      ; 3.260      ;
; 0.426  ; reset     ; gentick:inst8|R_V[5]                            ; reset        ; clk         ; 1.000        ; 2.650      ; 3.260      ;
; 0.426  ; reset     ; gentick:inst8|R_V[6]                            ; reset        ; clk         ; 1.000        ; 2.650      ; 3.260      ;
; 0.426  ; reset     ; gentick:inst8|R_V[9]                            ; reset        ; clk         ; 1.000        ; 2.650      ; 3.260      ;
; 0.426  ; reset     ; gentick:inst8|R_V[10]                           ; reset        ; clk         ; 1.000        ; 2.650      ; 3.260      ;
; 0.426  ; reset     ; gentick:inst8|R_V[11]                           ; reset        ; clk         ; 1.000        ; 2.650      ; 3.260      ;
; 0.426  ; reset     ; gentick:inst8|R_V[12]                           ; reset        ; clk         ; 1.000        ; 2.650      ; 3.260      ;
; 0.426  ; reset     ; gentick:inst8|R_V[18]                           ; reset        ; clk         ; 1.000        ; 2.650      ; 3.260      ;
; 0.462  ; reset     ; rs232out:inst6|state.ST_BEGIN                   ; reset        ; clk         ; 1.000        ; 2.649      ; 3.223      ;
; 0.462  ; reset     ; terminateur:inst3|state.ST_WRITE_OUT            ; reset        ; clk         ; 1.000        ; 2.649      ; 3.223      ;
; 0.462  ; reset     ; terminateurSplit:inst5|state.ST_READ_BUSIN      ; reset        ; clk         ; 1.000        ; 2.649      ; 3.223      ;
; 0.462  ; reset     ; terminateur:inst3|state.ST_READ_BUSIN           ; reset        ; clk         ; 1.000        ; 2.649      ; 3.223      ;
; 0.462  ; reset     ; plus12:inst2|state.ST_WRITE_TFT                 ; reset        ; clk         ; 1.000        ; 2.649      ; 3.223      ;
; 0.462  ; reset     ; terminateur:inst3|state.ST_WRITE_DUMP           ; reset        ; clk         ; 1.000        ; 2.649      ; 3.223      ;
; 0.462  ; reset     ; terminateurSplit:inst5|state.ST_WAIT_NOBUSY     ; reset        ; clk         ; 1.000        ; 2.649      ; 3.223      ;
; 0.462  ; reset     ; rs232out:inst6|state.ST_FOR                     ; reset        ; clk         ; 1.000        ; 2.649      ; 3.223      ;
; 0.462  ; reset     ; rs232out:inst6|state.ST_ATT                     ; reset        ; clk         ; 1.000        ; 2.649      ; 3.223      ;
+--------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                                                 ;
+-------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.193 ; reset     ; rs232in:inst4|state.WAIT_1P5B                   ; reset        ; clk         ; 0.000        ; 2.675      ; 3.134      ;
; 0.193 ; reset     ; rs232in:inst4|state.ECRIRE                      ; reset        ; clk         ; 0.000        ; 2.675      ; 3.134      ;
; 0.193 ; reset     ; rs232in:inst4|state.WAIT_1B                     ; reset        ; clk         ; 0.000        ; 2.675      ; 3.134      ;
; 0.193 ; reset     ; rs232in:inst4|state.WAIT_FIN                    ; reset        ; clk         ; 0.000        ; 2.675      ; 3.134      ;
; 0.193 ; reset     ; rs232in:inst4|state.WAIT_StartBit               ; reset        ; clk         ; 0.000        ; 2.675      ; 3.134      ;
; 0.193 ; reset     ; rs232in:inst4|state.GEN_PULSE                   ; reset        ; clk         ; 0.000        ; 2.675      ; 3.134      ;
; 0.211 ; reset     ; rs232in:inst4|state.MainLoop                    ; reset        ; clk         ; 0.000        ; 2.650      ; 3.127      ;
; 0.211 ; reset     ; hprog:inst1|C[3]~_emulated                      ; reset        ; clk         ; 0.000        ; 2.650      ; 3.127      ;
; 0.211 ; reset     ; hprog:inst1|C[4]~_emulated                      ; reset        ; clk         ; 0.000        ; 2.650      ; 3.127      ;
; 0.211 ; reset     ; hprog:inst1|C[5]~_emulated                      ; reset        ; clk         ; 0.000        ; 2.650      ; 3.127      ;
; 0.211 ; reset     ; hprog:inst1|C[6]~_emulated                      ; reset        ; clk         ; 0.000        ; 2.650      ; 3.127      ;
; 0.211 ; reset     ; hprog:inst1|C[7]~_emulated                      ; reset        ; clk         ; 0.000        ; 2.650      ; 3.127      ;
; 0.211 ; reset     ; hprog:inst1|state                               ; reset        ; clk         ; 0.000        ; 2.650      ; 3.127      ;
; 0.232 ; reset     ; plus12:inst2|state.ST_COMPUTE                   ; reset        ; clk         ; 0.000        ; 2.660      ; 3.158      ;
; 0.232 ; reset     ; plus12:inst2|state.ST_READ                      ; reset        ; clk         ; 0.000        ; 2.660      ; 3.158      ;
; 0.232 ; reset     ; gentick:inst8|state.ST_WRITE_OUT                ; reset        ; clk         ; 0.000        ; 2.660      ; 3.158      ;
; 0.232 ; reset     ; gentick:inst8|state.ST_WRITE_V                  ; reset        ; clk         ; 0.000        ; 2.660      ; 3.158      ;
; 0.232 ; reset     ; gentick:inst8|R_V[13]                           ; reset        ; clk         ; 0.000        ; 2.660      ; 3.158      ;
; 0.232 ; reset     ; gentick:inst8|R_V[7]                            ; reset        ; clk         ; 0.000        ; 2.660      ; 3.158      ;
; 0.232 ; reset     ; gentick:inst8|R_V[8]                            ; reset        ; clk         ; 0.000        ; 2.660      ; 3.158      ;
; 0.232 ; reset     ; gentick:inst8|R_V[14]                           ; reset        ; clk         ; 0.000        ; 2.660      ; 3.158      ;
; 0.232 ; reset     ; gentick:inst8|R_V[15]                           ; reset        ; clk         ; 0.000        ; 2.660      ; 3.158      ;
; 0.232 ; reset     ; gentick:inst8|R_V[21]                           ; reset        ; clk         ; 0.000        ; 2.660      ; 3.158      ;
; 0.232 ; reset     ; gentick:inst8|R_V[16]                           ; reset        ; clk         ; 0.000        ; 2.660      ; 3.158      ;
; 0.232 ; reset     ; gentick:inst8|R_V[17]                           ; reset        ; clk         ; 0.000        ; 2.660      ; 3.158      ;
; 0.232 ; reset     ; gentick:inst8|R_V[19]                           ; reset        ; clk         ; 0.000        ; 2.660      ; 3.158      ;
; 0.232 ; reset     ; gentick:inst8|R_V[20]                           ; reset        ; clk         ; 0.000        ; 2.660      ; 3.158      ;
; 0.232 ; reset     ; gentick:inst8|R_V[22]                           ; reset        ; clk         ; 0.000        ; 2.660      ; 3.158      ;
; 0.232 ; reset     ; gentick:inst8|R_V[23]                           ; reset        ; clk         ; 0.000        ; 2.660      ; 3.158      ;
; 0.233 ; reset     ; plus12:inst2|state.ST_WRITE_SUM                 ; reset        ; clk         ; 0.000        ; 2.649      ; 3.148      ;
; 0.233 ; reset     ; initiateur:inst|state.ST_INIT                   ; reset        ; clk         ; 0.000        ; 2.649      ; 3.148      ;
; 0.233 ; reset     ; initiateur:inst|state.ST_BUSIN_LOADED           ; reset        ; clk         ; 0.000        ; 2.649      ; 3.148      ;
; 0.233 ; reset     ; gentick:inst8|state.ST_READ_BUSIN               ; reset        ; clk         ; 0.000        ; 2.649      ; 3.148      ;
; 0.233 ; reset     ; initiateur:inst|state.ST_WAIT_BUSIN_OR_NDATA    ; reset        ; clk         ; 0.000        ; 2.649      ; 3.148      ;
; 0.233 ; reset     ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; reset        ; clk         ; 0.000        ; 2.649      ; 3.148      ;
; 0.233 ; reset     ; initiateur:inst|state.ST_NDATA_LOADED           ; reset        ; clk         ; 0.000        ; 2.649      ; 3.148      ;
; 0.233 ; reset     ; initiateur:inst|state.ST_NDATA_WRITE            ; reset        ; clk         ; 0.000        ; 2.649      ; 3.148      ;
; 0.233 ; reset     ; terminateurSplit:inst5|state.ST_WRITE           ; reset        ; clk         ; 0.000        ; 2.649      ; 3.148      ;
; 0.245 ; reset     ; h10:inst9|C[1]                                  ; reset        ; clk         ; 0.000        ; 2.668      ; 3.179      ;
; 0.245 ; reset     ; h10:inst9|C[2]                                  ; reset        ; clk         ; 0.000        ; 2.668      ; 3.179      ;
; 0.245 ; reset     ; h10:inst9|C[3]                                  ; reset        ; clk         ; 0.000        ; 2.668      ; 3.179      ;
; 0.245 ; reset     ; h10:inst9|C[4]                                  ; reset        ; clk         ; 0.000        ; 2.668      ; 3.179      ;
; 0.245 ; reset     ; h10:inst9|C[5]                                  ; reset        ; clk         ; 0.000        ; 2.668      ; 3.179      ;
; 0.245 ; reset     ; h10:inst9|C[6]                                  ; reset        ; clk         ; 0.000        ; 2.668      ; 3.179      ;
; 0.245 ; reset     ; h10:inst9|C[7]                                  ; reset        ; clk         ; 0.000        ; 2.668      ; 3.179      ;
; 0.245 ; reset     ; h10:inst9|C[0]                                  ; reset        ; clk         ; 0.000        ; 2.668      ; 3.179      ;
; 0.245 ; reset     ; h10:inst9|R                                     ; reset        ; clk         ; 0.000        ; 2.668      ; 3.179      ;
; 0.262 ; reset     ; h100:inst7|state.ST_DECR                        ; reset        ; clk         ; 0.000        ; 2.668      ; 3.196      ;
; 0.268 ; reset     ; terminateurSplit:inst5|state.ST_LOOP            ; reset        ; clk         ; 0.000        ; 2.650      ; 3.184      ;
; 0.268 ; reset     ; initiateur:inst|state.ST_EndLoop                ; reset        ; clk         ; 0.000        ; 2.650      ; 3.184      ;
; 0.268 ; reset     ; rs232out:inst6|state.ST_ADV                     ; reset        ; clk         ; 0.000        ; 2.650      ; 3.184      ;
; 0.268 ; reset     ; h10:inst9|state                                 ; reset        ; clk         ; 0.000        ; 2.650      ; 3.184      ;
; 0.268 ; reset     ; h100:inst7|state.ST_LOAD                        ; reset        ; clk         ; 0.000        ; 2.650      ; 3.184      ;
; 0.268 ; reset     ; h100:inst7|state.ST_TICK                        ; reset        ; clk         ; 0.000        ; 2.650      ; 3.184      ;
; 0.268 ; reset     ; hprog:inst1|C[1]~_emulated                      ; reset        ; clk         ; 0.000        ; 2.650      ; 3.184      ;
; 0.268 ; reset     ; hprog:inst1|C[2]~_emulated                      ; reset        ; clk         ; 0.000        ; 2.650      ; 3.184      ;
; 0.268 ; reset     ; hprog:inst1|C[0]~_emulated                      ; reset        ; clk         ; 0.000        ; 2.650      ; 3.184      ;
; 0.268 ; reset     ; hprog:inst1|R                                   ; reset        ; clk         ; 0.000        ; 2.650      ; 3.184      ;
; 0.308 ; reset     ; rs232out:inst6|state.ST_BEGIN                   ; reset        ; clk         ; 0.000        ; 2.649      ; 3.223      ;
; 0.308 ; reset     ; terminateur:inst3|state.ST_WRITE_OUT            ; reset        ; clk         ; 0.000        ; 2.649      ; 3.223      ;
; 0.308 ; reset     ; terminateurSplit:inst5|state.ST_READ_BUSIN      ; reset        ; clk         ; 0.000        ; 2.649      ; 3.223      ;
; 0.308 ; reset     ; terminateur:inst3|state.ST_READ_BUSIN           ; reset        ; clk         ; 0.000        ; 2.649      ; 3.223      ;
; 0.308 ; reset     ; plus12:inst2|state.ST_WRITE_TFT                 ; reset        ; clk         ; 0.000        ; 2.649      ; 3.223      ;
; 0.308 ; reset     ; terminateur:inst3|state.ST_WRITE_DUMP           ; reset        ; clk         ; 0.000        ; 2.649      ; 3.223      ;
; 0.308 ; reset     ; terminateurSplit:inst5|state.ST_WAIT_NOBUSY     ; reset        ; clk         ; 0.000        ; 2.649      ; 3.223      ;
; 0.308 ; reset     ; rs232out:inst6|state.ST_FOR                     ; reset        ; clk         ; 0.000        ; 2.649      ; 3.223      ;
; 0.308 ; reset     ; rs232out:inst6|state.ST_ATT                     ; reset        ; clk         ; 0.000        ; 2.649      ; 3.223      ;
; 0.344 ; reset     ; gentick:inst8|R_V[0]                            ; reset        ; clk         ; 0.000        ; 2.650      ; 3.260      ;
; 0.344 ; reset     ; gentick:inst8|R_V[1]                            ; reset        ; clk         ; 0.000        ; 2.650      ; 3.260      ;
; 0.344 ; reset     ; gentick:inst8|R_V[2]                            ; reset        ; clk         ; 0.000        ; 2.650      ; 3.260      ;
; 0.344 ; reset     ; gentick:inst8|R_V[3]                            ; reset        ; clk         ; 0.000        ; 2.650      ; 3.260      ;
; 0.344 ; reset     ; gentick:inst8|R_V[4]                            ; reset        ; clk         ; 0.000        ; 2.650      ; 3.260      ;
; 0.344 ; reset     ; gentick:inst8|R_V[5]                            ; reset        ; clk         ; 0.000        ; 2.650      ; 3.260      ;
; 0.344 ; reset     ; gentick:inst8|R_V[6]                            ; reset        ; clk         ; 0.000        ; 2.650      ; 3.260      ;
; 0.344 ; reset     ; gentick:inst8|R_V[9]                            ; reset        ; clk         ; 0.000        ; 2.650      ; 3.260      ;
; 0.344 ; reset     ; gentick:inst8|R_V[10]                           ; reset        ; clk         ; 0.000        ; 2.650      ; 3.260      ;
; 0.344 ; reset     ; gentick:inst8|R_V[11]                           ; reset        ; clk         ; 0.000        ; 2.650      ; 3.260      ;
; 0.344 ; reset     ; gentick:inst8|R_V[12]                           ; reset        ; clk         ; 0.000        ; 2.650      ; 3.260      ;
; 0.344 ; reset     ; gentick:inst8|R_V[18]                           ; reset        ; clk         ; 0.000        ; 2.650      ; 3.260      ;
; 0.693 ; reset     ; rs232in:inst4|state.WAIT_1P5B                   ; reset        ; clk         ; -0.500       ; 2.675      ; 3.134      ;
; 0.693 ; reset     ; rs232in:inst4|state.ECRIRE                      ; reset        ; clk         ; -0.500       ; 2.675      ; 3.134      ;
; 0.693 ; reset     ; rs232in:inst4|state.WAIT_1B                     ; reset        ; clk         ; -0.500       ; 2.675      ; 3.134      ;
; 0.693 ; reset     ; rs232in:inst4|state.WAIT_FIN                    ; reset        ; clk         ; -0.500       ; 2.675      ; 3.134      ;
; 0.693 ; reset     ; rs232in:inst4|state.WAIT_StartBit               ; reset        ; clk         ; -0.500       ; 2.675      ; 3.134      ;
; 0.693 ; reset     ; rs232in:inst4|state.GEN_PULSE                   ; reset        ; clk         ; -0.500       ; 2.675      ; 3.134      ;
; 0.711 ; reset     ; rs232in:inst4|state.MainLoop                    ; reset        ; clk         ; -0.500       ; 2.650      ; 3.127      ;
; 0.711 ; reset     ; hprog:inst1|C[3]~_emulated                      ; reset        ; clk         ; -0.500       ; 2.650      ; 3.127      ;
; 0.711 ; reset     ; hprog:inst1|C[4]~_emulated                      ; reset        ; clk         ; -0.500       ; 2.650      ; 3.127      ;
; 0.711 ; reset     ; hprog:inst1|C[5]~_emulated                      ; reset        ; clk         ; -0.500       ; 2.650      ; 3.127      ;
; 0.711 ; reset     ; hprog:inst1|C[6]~_emulated                      ; reset        ; clk         ; -0.500       ; 2.650      ; 3.127      ;
; 0.711 ; reset     ; hprog:inst1|C[7]~_emulated                      ; reset        ; clk         ; -0.500       ; 2.650      ; 3.127      ;
; 0.711 ; reset     ; hprog:inst1|state                               ; reset        ; clk         ; -0.500       ; 2.650      ; 3.127      ;
; 0.732 ; reset     ; plus12:inst2|state.ST_COMPUTE                   ; reset        ; clk         ; -0.500       ; 2.660      ; 3.158      ;
; 0.732 ; reset     ; plus12:inst2|state.ST_READ                      ; reset        ; clk         ; -0.500       ; 2.660      ; 3.158      ;
; 0.732 ; reset     ; gentick:inst8|state.ST_WRITE_OUT                ; reset        ; clk         ; -0.500       ; 2.660      ; 3.158      ;
; 0.732 ; reset     ; gentick:inst8|state.ST_WRITE_V                  ; reset        ; clk         ; -0.500       ; 2.660      ; 3.158      ;
; 0.732 ; reset     ; gentick:inst8|R_V[13]                           ; reset        ; clk         ; -0.500       ; 2.660      ; 3.158      ;
; 0.732 ; reset     ; gentick:inst8|R_V[7]                            ; reset        ; clk         ; -0.500       ; 2.660      ; 3.158      ;
; 0.732 ; reset     ; gentick:inst8|R_V[8]                            ; reset        ; clk         ; -0.500       ; 2.660      ; 3.158      ;
; 0.732 ; reset     ; gentick:inst8|R_V[14]                           ; reset        ; clk         ; -0.500       ; 2.660      ; 3.158      ;
+-------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[10]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[10]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[11]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[11]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[12]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[12]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[13]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[13]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[14]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[14]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[15]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[15]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[16]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[16]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[17]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[17]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[18]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[18]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[19]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[19]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[20]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[20]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[21]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[21]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[22]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[22]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[23]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[23]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[8]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[8]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[9]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[9]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[32] ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+


+------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'reset'                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; reset ; Rise       ; reset               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; hprog:inst1|C[0]~29 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; hprog:inst1|C[0]~29 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; hprog:inst1|C[1]~25 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; hprog:inst1|C[1]~25 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; hprog:inst1|C[2]~21 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; hprog:inst1|C[2]~21 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; hprog:inst1|C[3]~17 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; hprog:inst1|C[3]~17 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; hprog:inst1|C[4]~13 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; hprog:inst1|C[4]~13 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; hprog:inst1|C[5]~9  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; hprog:inst1|C[5]~9  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; hprog:inst1|C[6]~5  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; hprog:inst1|C[6]~5  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; hprog:inst1|C[7]~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; hprog:inst1|C[7]~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst1|C[0]~29|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst1|C[0]~29|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst1|C[1]~25|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst1|C[1]~25|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst1|C[2]~21|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst1|C[2]~21|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst1|C[3]~17|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst1|C[3]~17|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst1|C[4]~13|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst1|C[4]~13|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst1|C[5]~9|datad  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst1|C[5]~9|datad  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst1|C[6]~5|datad  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst1|C[6]~5|datad  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst1|C[7]~1|datad  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst1|C[7]~1|datad  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset|combout       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset|combout       ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ivdf0     ; clk        ; 3.434 ; 3.434 ; Rise       ; clk             ;
; ivdf1     ; clk        ; 3.506 ; 3.506 ; Rise       ; clk             ;
; ivdf2     ; clk        ; 3.632 ; 3.632 ; Rise       ; clk             ;
; reset     ; clk        ; 1.633 ; 1.633 ; Rise       ; clk             ;
; rx        ; clk        ; 3.173 ; 3.173 ; Rise       ; clk             ;
; ivdf0     ; reset      ; 3.646 ; 3.646 ; Rise       ; reset           ;
; ivdf1     ; reset      ; 3.720 ; 3.720 ; Rise       ; reset           ;
; ivdf2     ; reset      ; 3.882 ; 3.882 ; Rise       ; reset           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ivdf0     ; clk        ; -0.356 ; -0.356 ; Rise       ; clk             ;
; ivdf1     ; clk        ; -0.430 ; -0.430 ; Rise       ; clk             ;
; ivdf2     ; clk        ; -0.605 ; -0.605 ; Rise       ; clk             ;
; reset     ; clk        ; -0.784 ; -0.784 ; Rise       ; clk             ;
; rx        ; clk        ; -2.943 ; -2.943 ; Rise       ; clk             ;
; ivdf0     ; reset      ; -1.275 ; -1.275 ; Rise       ; reset           ;
; ivdf1     ; reset      ; -1.349 ; -1.349 ; Rise       ; reset           ;
; ivdf2     ; reset      ; -1.524 ; -1.524 ; Rise       ; reset           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; diodeh10  ; clk        ; 8.222 ; 8.222 ; Rise       ; clk             ;
; dvdf      ; clk        ; 8.262 ; 8.262 ; Rise       ; clk             ;
; tx        ; clk        ; 8.123 ; 8.123 ; Rise       ; clk             ;
; diode     ; reset      ; 9.927 ; 9.927 ; Rise       ; reset           ;
; diode     ; reset      ; 9.927 ; 9.927 ; Fall       ; reset           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; diodeh10  ; clk        ; 8.222 ; 8.222 ; Rise       ; clk             ;
; dvdf      ; clk        ; 8.262 ; 8.262 ; Rise       ; clk             ;
; tx        ; clk        ; 7.762 ; 7.762 ; Rise       ; clk             ;
; diode     ; reset      ; 9.927 ; 9.927 ; Rise       ; reset           ;
; diode     ; reset      ; 9.927 ; 9.927 ; Fall       ; reset           ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; ivdf0      ; dvdf0       ; 5.611 ;    ;    ; 5.611 ;
; ivdf1      ; dvdf1       ; 5.673 ;    ;    ; 5.673 ;
; ivdf2      ; dvdf2       ; 5.137 ;    ;    ; 5.137 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; ivdf0      ; dvdf0       ; 5.611 ;    ;    ; 5.611 ;
; ivdf1      ; dvdf1       ; 5.673 ;    ;    ; 5.673 ;
; ivdf2      ; dvdf2       ; 5.137 ;    ;    ; 5.137 ;
+------------+-------------+-------+----+----+-------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -1.555 ; -64.131       ;
+-------+--------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.534 ; -2.632        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.407 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Fast Model Removal Summary     ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.142 ; -7.092        ;
+-------+--------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -395.380              ;
; reset ; -1.222 ; -1.222                ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                     ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.555 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.001     ; 2.586      ;
; -1.545 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.001     ; 2.576      ;
; -1.476 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.001     ; 2.507      ;
; -1.422 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.001     ; 2.453      ;
; -1.412 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 2.443      ;
; -1.402 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 2.433      ;
; -1.388 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.001     ; 2.419      ;
; -1.387 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.001     ; 2.418      ;
; -1.378 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.001     ; 2.409      ;
; -1.377 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.001     ; 2.408      ;
; -1.372 ; plus12:inst2|R_tft[14]               ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.001     ; 2.403      ;
; -1.333 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 2.364      ;
; -1.309 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.001     ; 2.340      ;
; -1.308 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.001     ; 2.339      ;
; -1.301 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.001     ; 2.332      ;
; -1.279 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 2.310      ;
; -1.255 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.001     ; 2.286      ;
; -1.254 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.001     ; 2.285      ;
; -1.229 ; plus12:inst2|R_tft[14]               ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 2.260      ;
; -1.205 ; plus12:inst2|R_tft[14]               ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.001     ; 2.236      ;
; -1.204 ; plus12:inst2|R_tft[14]               ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.001     ; 2.235      ;
; -1.158 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 2.189      ;
; -1.154 ; plus12:inst2|R_tft[3]                ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.001     ; 2.185      ;
; -1.134 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.001     ; 2.165      ;
; -1.133 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.001     ; 2.164      ;
; -1.119 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 2.150      ;
; -1.109 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 2.140      ;
; -1.040 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 2.071      ;
; -1.011 ; plus12:inst2|R_tft[3]                ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 2.042      ;
; -0.987 ; plus12:inst2|R_tft[3]                ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.001     ; 2.018      ;
; -0.986 ; plus12:inst2|R_tft[3]                ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.001     ; 2.017      ;
; -0.986 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 2.017      ;
; -0.950 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.981      ;
; -0.940 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.971      ;
; -0.936 ; plus12:inst2|R_tft[14]               ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.967      ;
; -0.925 ; plus12:inst2|R_tft[15]               ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.001     ; 1.956      ;
; -0.913 ; plus12:inst2|R_tft[4]                ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.001     ; 1.944      ;
; -0.906 ; plus12:inst2|R_tft[16]               ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.001     ; 1.937      ;
; -0.880 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.911      ;
; -0.872 ; plus12:inst2|state.ST_WRITE_SUM      ; terminateur:inst3|state.ST_WRITE_DUMP ; clk          ; clk         ; 1.000        ; 0.000      ; 1.904      ;
; -0.871 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.902      ;
; -0.870 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.901      ;
; -0.865 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.896      ;
; -0.845 ; rs232in:inst4|R_baud[3]              ; rs232in:inst4|state.MainLoop          ; clk          ; clk         ; 1.000        ; -0.023     ; 1.854      ;
; -0.843 ; plus12:inst2|state.ST_WRITE_SUM      ; terminateur:inst3|state.ST_WRITE_OUT  ; clk          ; clk         ; 1.000        ; 0.000      ; 1.875      ;
; -0.821 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[5]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.852      ;
; -0.821 ; rs232in:inst4|R_baud[11]             ; rs232in:inst4|state.MainLoop          ; clk          ; clk         ; 1.000        ; -0.008     ; 1.845      ;
; -0.817 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.848      ;
; -0.817 ; rs232in:inst4|R_baud[10]             ; rs232in:inst4|state.MainLoop          ; clk          ; clk         ; 1.000        ; -0.008     ; 1.841      ;
; -0.811 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[5]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.842      ;
; -0.807 ; rs232in:inst4|R_baud[9]              ; rs232in:inst4|state.MainLoop          ; clk          ; clk         ; 1.000        ; -0.008     ; 1.831      ;
; -0.806 ; initiateur:inst|state.ST_NDATA_WRITE ; gentick:inst8|state.ST_WRITE_V        ; clk          ; clk         ; 1.000        ; 0.010      ; 1.848      ;
; -0.801 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.832      ;
; -0.798 ; rs232in:inst4|R_baud[13]             ; rs232in:inst4|state.MainLoop          ; clk          ; clk         ; 1.000        ; -0.008     ; 1.822      ;
; -0.782 ; plus12:inst2|R_tft[15]               ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.813      ;
; -0.779 ; initiateur:inst|state.ST_NDATA_WRITE ; gentick:inst8|state.ST_WRITE_OUT      ; clk          ; clk         ; 1.000        ; 0.010      ; 1.821      ;
; -0.770 ; plus12:inst2|R_tft[4]                ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.801      ;
; -0.767 ; plus12:inst2|R_tft[14]               ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.798      ;
; -0.763 ; plus12:inst2|R_tft[16]               ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.794      ;
; -0.760 ; plus12:inst2|R_tft[5]                ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.792      ;
; -0.758 ; plus12:inst2|R_tft[15]               ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.001     ; 1.789      ;
; -0.757 ; plus12:inst2|R_tft[15]               ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.001     ; 1.788      ;
; -0.755 ; h100:inst7|R[15]                     ; h100:inst7|state.ST_TICK              ; clk          ; clk         ; 1.000        ; -0.009     ; 1.778      ;
; -0.751 ; rs232in:inst4|R_baud[4]              ; rs232in:inst4|state.MainLoop          ; clk          ; clk         ; 1.000        ; -0.008     ; 1.775      ;
; -0.747 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.778      ;
; -0.746 ; plus12:inst2|R_tft[4]                ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.001     ; 1.777      ;
; -0.745 ; plus12:inst2|R_tft[4]                ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.001     ; 1.776      ;
; -0.742 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[5]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.773      ;
; -0.739 ; plus12:inst2|R_tft[16]               ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.001     ; 1.770      ;
; -0.739 ; rs232in:inst4|R_baud[7]              ; rs232in:inst4|state.MainLoop          ; clk          ; clk         ; 1.000        ; -0.008     ; 1.763      ;
; -0.738 ; plus12:inst2|R_tft[16]               ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.001     ; 1.769      ;
; -0.732 ; h100:inst7|R[12]                     ; h100:inst7|state.ST_TICK              ; clk          ; clk         ; 1.000        ; -0.009     ; 1.755      ;
; -0.718 ; plus12:inst2|R_tft[3]                ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.749      ;
; -0.706 ; plus12:inst2|R_tft[27]               ; terminateur:inst3|state.ST_WRITE_DUMP ; clk          ; clk         ; 1.000        ; -0.008     ; 1.730      ;
; -0.703 ; h100:inst7|R[11]                     ; h100:inst7|state.ST_TICK              ; clk          ; clk         ; 1.000        ; -0.016     ; 1.719      ;
; -0.702 ; h100:inst7|R[6]                      ; h100:inst7|state.ST_TICK              ; clk          ; clk         ; 1.000        ; -0.016     ; 1.718      ;
; -0.701 ; initiateur:inst|state.ST_INIT        ; initiateur:inst|state.ST_BUSIN_LOADED ; clk          ; clk         ; 1.000        ; 0.000      ; 1.733      ;
; -0.697 ; plus12:inst2|R_tft[14]               ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.728      ;
; -0.696 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.727      ;
; -0.688 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[5]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.719      ;
; -0.683 ; rs232in:inst4|R_baud[8]              ; rs232in:inst4|state.MainLoop          ; clk          ; clk         ; 1.000        ; -0.008     ; 1.707      ;
; -0.682 ; h100:inst7|R[7]                      ; h100:inst7|state.ST_TICK              ; clk          ; clk         ; 1.000        ; -0.016     ; 1.698      ;
; -0.681 ; rs232in:inst4|R_baud[2]              ; rs232in:inst4|state.MainLoop          ; clk          ; clk         ; 1.000        ; -0.008     ; 1.705      ;
; -0.677 ; plus12:inst2|R_tft[27]               ; terminateur:inst3|state.ST_WRITE_OUT  ; clk          ; clk         ; 1.000        ; -0.008     ; 1.701      ;
; -0.673 ; h100:inst7|R[14]                     ; h100:inst7|state.ST_TICK              ; clk          ; clk         ; 1.000        ; -0.009     ; 1.696      ;
; -0.672 ; h100:inst7|R[2]                      ; h100:inst7|state.ST_TICK              ; clk          ; clk         ; 1.000        ; -0.016     ; 1.688      ;
; -0.668 ; rs232in:inst4|R_baud[6]              ; rs232in:inst4|state.MainLoop          ; clk          ; clk         ; 1.000        ; -0.008     ; 1.692      ;
; -0.663 ; rs232in:inst4|R_baud[12]             ; rs232in:inst4|state.MainLoop          ; clk          ; clk         ; 1.000        ; -0.008     ; 1.687      ;
; -0.663 ; initiateur:inst|R_32[31]             ; gentick:inst8|state.ST_WRITE_V        ; clk          ; clk         ; 1.000        ; 0.001      ; 1.696      ;
; -0.663 ; initiateur:inst|R_32[25]             ; gentick:inst8|state.ST_WRITE_V        ; clk          ; clk         ; 1.000        ; 0.001      ; 1.696      ;
; -0.661 ; gentick:inst8|R_tft[29]              ; plus12:inst2|state.ST_WRITE_TFT       ; clk          ; clk         ; 1.000        ; -0.008     ; 1.685      ;
; -0.660 ; h100:inst7|R[3]                      ; h100:inst7|state.ST_TICK              ; clk          ; clk         ; 1.000        ; -0.016     ; 1.676      ;
; -0.638 ; plus12:inst2|R_tft[14]               ; plus12:inst2|R_res[5]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.669      ;
; -0.636 ; initiateur:inst|R_32[31]             ; gentick:inst8|state.ST_WRITE_OUT      ; clk          ; clk         ; 1.000        ; 0.001      ; 1.669      ;
; -0.636 ; initiateur:inst|R_32[25]             ; gentick:inst8|state.ST_WRITE_OUT      ; clk          ; clk         ; 1.000        ; 0.001      ; 1.669      ;
; -0.635 ; gentick:inst8|R_tft[29]              ; plus12:inst2|state.ST_COMPUTE         ; clk          ; clk         ; 1.000        ; 0.002      ; 1.669      ;
; -0.628 ; initiateur:inst|R_tft[31]            ; gentick:inst8|state.ST_WRITE_V        ; clk          ; clk         ; 1.000        ; 0.003      ; 1.663      ;
; -0.626 ; rs232out:inst6|state.ST_ATT          ; rs232out:inst6|state.ST_ATT           ; clk          ; clk         ; 1.000        ; 0.000      ; 1.658      ;
; -0.626 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 1.657      ;
; -0.624 ; h100:inst7|R[10]                     ; h100:inst7|state.ST_TICK              ; clk          ; clk         ; 1.000        ; -0.016     ; 1.640      ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                           ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                       ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.534 ; hprog:inst1|C[5]~9                              ; hprog:inst1|C[5]~_emulated                      ; reset        ; clk         ; 0.000        ; 0.675      ; 0.293      ;
; -0.406 ; hprog:inst1|C[2]~21                             ; hprog:inst1|C[2]~_emulated                      ; reset        ; clk         ; 0.000        ; 0.682      ; 0.428      ;
; -0.401 ; hprog:inst1|C[4]~13                             ; hprog:inst1|C[4]~_emulated                      ; reset        ; clk         ; 0.000        ; 0.596      ; 0.347      ;
; -0.392 ; hprog:inst1|C[6]~5                              ; hprog:inst1|C[6]~_emulated                      ; reset        ; clk         ; 0.000        ; 0.585      ; 0.345      ;
; -0.383 ; hprog:inst1|C[3]~17                             ; hprog:inst1|C[3]~_emulated                      ; reset        ; clk         ; 0.000        ; 0.676      ; 0.445      ;
; -0.281 ; hprog:inst1|C[1]~25                             ; hprog:inst1|C[1]~_emulated                      ; reset        ; clk         ; 0.000        ; 0.676      ; 0.547      ;
; -0.235 ; hprog:inst1|C[7]~1                              ; hprog:inst1|C[7]~_emulated                      ; reset        ; clk         ; 0.000        ; 0.586      ; 0.503      ;
; -0.002 ; reset                                           ; hprog:inst1|C[3]~_emulated                      ; reset        ; clk         ; 0.000        ; 1.629      ; 1.779      ;
; 0.016  ; reset                                           ; hprog:inst1|C[6]~_emulated                      ; reset        ; clk         ; 0.000        ; 1.629      ; 1.797      ;
; 0.024  ; reset                                           ; hprog:inst1|C[1]~_emulated                      ; reset        ; clk         ; 0.000        ; 1.629      ; 1.805      ;
; 0.031  ; reset                                           ; hprog:inst1|C[2]~_emulated                      ; reset        ; clk         ; 0.000        ; 1.629      ; 1.812      ;
; 0.032  ; reset                                           ; hprog:inst1|C[5]~_emulated                      ; reset        ; clk         ; 0.000        ; 1.629      ; 1.813      ;
; 0.066  ; reset                                           ; hprog:inst1|C[4]~_emulated                      ; reset        ; clk         ; 0.000        ; 1.629      ; 1.847      ;
; 0.073  ; reset                                           ; hprog:inst1|C[7]~_emulated                      ; reset        ; clk         ; 0.000        ; 1.629      ; 1.854      ;
; 0.076  ; reset                                           ; hprog:inst1|C[0]~_emulated                      ; reset        ; clk         ; 0.000        ; 1.629      ; 1.857      ;
; 0.092  ; hprog:inst1|C[0]~29                             ; hprog:inst1|C[0]~_emulated                      ; reset        ; clk         ; 0.000        ; 0.679      ; 0.923      ;
; 0.102  ; reset                                           ; hprog:inst1|state                               ; reset        ; clk         ; 0.000        ; 1.629      ; 1.883      ;
; 0.148  ; hprog:inst1|C[7]~1                              ; hprog:inst1|state                               ; reset        ; clk         ; 0.000        ; 0.586      ; 0.886      ;
; 0.155  ; reset                                           ; gentick:inst8|R_tft[31]                         ; reset        ; clk         ; 0.000        ; 1.636      ; 1.943      ;
; 0.155  ; reset                                           ; gentick:inst8|R_tft[29]                         ; reset        ; clk         ; 0.000        ; 1.636      ; 1.943      ;
; 0.155  ; reset                                           ; gentick:inst8|R_tft[24]                         ; reset        ; clk         ; 0.000        ; 1.636      ; 1.943      ;
; 0.155  ; reset                                           ; gentick:inst8|R_tft[14]                         ; reset        ; clk         ; 0.000        ; 1.636      ; 1.943      ;
; 0.155  ; reset                                           ; gentick:inst8|R_tft[2]                          ; reset        ; clk         ; 0.000        ; 1.636      ; 1.943      ;
; 0.155  ; reset                                           ; gentick:inst8|R_tft[5]                          ; reset        ; clk         ; 0.000        ; 1.636      ; 1.943      ;
; 0.155  ; reset                                           ; gentick:inst8|R_tft[18]                         ; reset        ; clk         ; 0.000        ; 1.636      ; 1.943      ;
; 0.155  ; reset                                           ; gentick:inst8|R_tft[6]                          ; reset        ; clk         ; 0.000        ; 1.636      ; 1.943      ;
; 0.155  ; reset                                           ; gentick:inst8|R_tft[22]                         ; reset        ; clk         ; 0.000        ; 1.636      ; 1.943      ;
; 0.155  ; reset                                           ; gentick:inst8|R_tft[21]                         ; reset        ; clk         ; 0.000        ; 1.636      ; 1.943      ;
; 0.155  ; reset                                           ; gentick:inst8|R_tft[8]                          ; reset        ; clk         ; 0.000        ; 1.636      ; 1.943      ;
; 0.157  ; reset                                           ; gentick:inst8|R_tft[28]                         ; reset        ; clk         ; 0.000        ; 1.637      ; 1.946      ;
; 0.157  ; reset                                           ; gentick:inst8|R_tft[30]                         ; reset        ; clk         ; 0.000        ; 1.637      ; 1.946      ;
; 0.157  ; reset                                           ; gentick:inst8|R_tft[25]                         ; reset        ; clk         ; 0.000        ; 1.637      ; 1.946      ;
; 0.157  ; reset                                           ; gentick:inst8|R_tft[27]                         ; reset        ; clk         ; 0.000        ; 1.637      ; 1.946      ;
; 0.157  ; reset                                           ; gentick:inst8|R_tft[26]                         ; reset        ; clk         ; 0.000        ; 1.637      ; 1.946      ;
; 0.157  ; reset                                           ; gentick:inst8|R_tft[40]                         ; reset        ; clk         ; 0.000        ; 1.637      ; 1.946      ;
; 0.159  ; reset                                           ; gentick:inst8|R_tft[32]                         ; reset        ; clk         ; 0.000        ; 1.635      ; 1.946      ;
; 0.159  ; reset                                           ; gentick:inst8|R_tft[38]                         ; reset        ; clk         ; 0.000        ; 1.635      ; 1.946      ;
; 0.203  ; hprog:inst1|C[6]~5                              ; hprog:inst1|C[7]~_emulated                      ; reset        ; clk         ; 0.000        ; 0.585      ; 0.940      ;
; 0.215  ; rs232out:inst6|R_i[0]                           ; rs232out:inst6|R_i[0]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232out:inst6|R_i[1]                           ; rs232out:inst6|R_i[1]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232out:inst6|R_i[3]                           ; rs232out:inst6|R_i[3]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232out:inst6|state.ST_BEGIN                   ; rs232out:inst6|state.ST_BEGIN                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|rx_R                              ; rs232in:inst4|rx_R                              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|state.WAIT_1P5B                   ; rs232in:inst4|state.WAIT_1P5B                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|R_i[3]                            ; rs232in:inst4|R_i[3]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|state.WAIT_1B                     ; rs232in:inst4|state.WAIT_1B                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|state.WAIT_FIN                    ; rs232in:inst4|state.WAIT_FIN                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|state.WAIT_StartBit               ; rs232in:inst4|state.WAIT_StartBit               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|R_i[0]                            ; rs232in:inst4|R_i[0]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|R_i[1]                            ; rs232in:inst4|R_i[1]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|R_i[2]                            ; rs232in:inst4|R_i[2]                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; initiateur:inst|R_pulse                         ; initiateur:inst|R_pulse                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; plus12:inst2|state.ST_COMPUTE                   ; plus12:inst2|state.ST_COMPUTE                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; terminateurSplit:inst5|R_i[0]                   ; terminateurSplit:inst5|R_i[0]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; terminateurSplit:inst5|R_i[1]                   ; terminateurSplit:inst5|R_i[1]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; terminateurSplit:inst5|R_i[2]                   ; terminateurSplit:inst5|R_i[2]                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; plus12:inst2|state.ST_READ                      ; plus12:inst2|state.ST_READ                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; initiateur:inst|R_i[0]                          ; initiateur:inst|R_i[0]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; initiateur:inst|R_i[1]                          ; initiateur:inst|R_i[1]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; initiateur:inst|state.ST_NDATA_WRITE            ; initiateur:inst|state.ST_NDATA_WRITE            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232out:inst6|state.ST_ATT                     ; rs232out:inst6|state.ST_ATT                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232out:inst6|R_i[2]                           ; rs232out:inst6|R_i[2]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; h100:inst7|state.ST_DECR                        ; h100:inst7|state.ST_DECR                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232out:inst6|R_data[8]                        ; rs232out:inst6|R_data[8]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; h10:inst9|R                                     ; h10:inst9|R                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; hprog:inst1|R                                   ; hprog:inst1|R                                   ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.222  ; hprog:inst1|C[5]~9                              ; hprog:inst1|state                               ; reset        ; clk         ; 0.000        ; 0.675      ; 1.049      ;
; 0.225  ; hprog:inst1|C[3]~17                             ; hprog:inst1|C[7]~_emulated                      ; reset        ; clk         ; 0.000        ; 0.676      ; 1.053      ;
; 0.226  ; reset                                           ; gentick:inst8|R_tft[0]                          ; reset        ; clk         ; 0.000        ; 1.628      ; 2.006      ;
; 0.226  ; reset                                           ; gentick:inst8|R_tft[20]                         ; reset        ; clk         ; 0.000        ; 1.628      ; 2.006      ;
; 0.228  ; reset                                           ; gentick:inst8|R_tft[12]                         ; reset        ; clk         ; 0.000        ; 1.637      ; 2.017      ;
; 0.228  ; reset                                           ; gentick:inst8|R_tft[4]                          ; reset        ; clk         ; 0.000        ; 1.637      ; 2.017      ;
; 0.232  ; hprog:inst1|C[6]~5                              ; hprog:inst1|state                               ; reset        ; clk         ; 0.000        ; 0.585      ; 0.969      ;
; 0.237  ; initiateur:inst|R_data[7]                       ; initiateur:inst|R_32[31]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.237  ; initiateur:inst|R_32[1]                         ; gentick:inst8|R_tft[1]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.237  ; initiateur:inst|R_32[3]                         ; gentick:inst8|R_tft[3]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.389      ;
; 0.238  ; rs232out:inst6|R_baud[12]                       ; rs232out:inst6|R_baud[12]                       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.238  ; hprog:inst1|C[3]~17                             ; hprog:inst1|C[5]~_emulated                      ; reset        ; clk         ; 0.000        ; 0.676      ; 1.066      ;
; 0.239  ; rs232in:inst4|rx_R                              ; rs232in:inst4|R_sh[7]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; initiateur:inst|R_32[29]                        ; initiateur:inst|R_32[21]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; initiateur:inst|R_32[16]                        ; initiateur:inst|R_32[8]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; plus12:inst2|R_res[4]                           ; terminateur:inst3|R_tft[4]                      ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; initiateur:inst|R_32[7]                         ; gentick:inst8|R_tft[7]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; hprog:inst1|C[5]~9                              ; hprog:inst1|C[7]~_emulated                      ; reset        ; clk         ; 0.000        ; 0.675      ; 1.066      ;
; 0.240  ; rs232in:inst4|R_sh[3]                           ; rs232in:inst4|R_sh[2]                           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240  ; initiateur:inst|R_32[20]                        ; initiateur:inst|R_32[12]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240  ; reset                                           ; gentick:inst8|R_tft[13]                         ; reset        ; clk         ; 0.000        ; 1.637      ; 2.029      ;
; 0.240  ; reset                                           ; gentick:inst8|R_tft[1]                          ; reset        ; clk         ; 0.000        ; 1.637      ; 2.029      ;
; 0.240  ; reset                                           ; gentick:inst8|R_tft[15]                         ; reset        ; clk         ; 0.000        ; 1.637      ; 2.029      ;
; 0.240  ; reset                                           ; gentick:inst8|R_tft[3]                          ; reset        ; clk         ; 0.000        ; 1.637      ; 2.029      ;
; 0.240  ; reset                                           ; gentick:inst8|R_tft[16]                         ; reset        ; clk         ; 0.000        ; 1.637      ; 2.029      ;
; 0.240  ; reset                                           ; gentick:inst8|R_tft[7]                          ; reset        ; clk         ; 0.000        ; 1.637      ; 2.029      ;
; 0.240  ; reset                                           ; gentick:inst8|R_tft[9]                          ; reset        ; clk         ; 0.000        ; 1.637      ; 2.029      ;
; 0.240  ; reset                                           ; gentick:inst8|R_tft[11]                         ; reset        ; clk         ; 0.000        ; 1.637      ; 2.029      ;
; 0.240  ; reset                                           ; gentick:inst8|R_tft[10]                         ; reset        ; clk         ; 0.000        ; 1.637      ; 2.029      ;
; 0.241  ; gentick:inst8|R_tft[38]                         ; plus12:inst2|R_tft[38]                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; initiateur:inst|R_data[6]                       ; initiateur:inst|R_32[30]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; initiateur:inst|R_32[21]                        ; initiateur:inst|R_32[13]                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; initiateur:inst|R_32[8]                         ; initiateur:inst|R_32[0]                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
+--------+-------------------------------------------------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                                                ;
+-------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.407 ; reset     ; gentick:inst8|R_V[0]                            ; reset        ; clk         ; 0.500        ; 1.629      ; 1.754      ;
; 0.407 ; reset     ; gentick:inst8|R_V[1]                            ; reset        ; clk         ; 0.500        ; 1.629      ; 1.754      ;
; 0.407 ; reset     ; gentick:inst8|R_V[2]                            ; reset        ; clk         ; 0.500        ; 1.629      ; 1.754      ;
; 0.407 ; reset     ; gentick:inst8|R_V[3]                            ; reset        ; clk         ; 0.500        ; 1.629      ; 1.754      ;
; 0.407 ; reset     ; gentick:inst8|R_V[4]                            ; reset        ; clk         ; 0.500        ; 1.629      ; 1.754      ;
; 0.407 ; reset     ; gentick:inst8|R_V[5]                            ; reset        ; clk         ; 0.500        ; 1.629      ; 1.754      ;
; 0.407 ; reset     ; gentick:inst8|R_V[6]                            ; reset        ; clk         ; 0.500        ; 1.629      ; 1.754      ;
; 0.407 ; reset     ; gentick:inst8|R_V[9]                            ; reset        ; clk         ; 0.500        ; 1.629      ; 1.754      ;
; 0.407 ; reset     ; gentick:inst8|R_V[10]                           ; reset        ; clk         ; 0.500        ; 1.629      ; 1.754      ;
; 0.407 ; reset     ; gentick:inst8|R_V[11]                           ; reset        ; clk         ; 0.500        ; 1.629      ; 1.754      ;
; 0.407 ; reset     ; gentick:inst8|R_V[12]                           ; reset        ; clk         ; 0.500        ; 1.629      ; 1.754      ;
; 0.407 ; reset     ; gentick:inst8|R_V[18]                           ; reset        ; clk         ; 0.500        ; 1.629      ; 1.754      ;
; 0.434 ; reset     ; rs232out:inst6|state.ST_BEGIN                   ; reset        ; clk         ; 0.500        ; 1.628      ; 1.726      ;
; 0.434 ; reset     ; terminateur:inst3|state.ST_WRITE_OUT            ; reset        ; clk         ; 0.500        ; 1.628      ; 1.726      ;
; 0.434 ; reset     ; terminateurSplit:inst5|state.ST_READ_BUSIN      ; reset        ; clk         ; 0.500        ; 1.628      ; 1.726      ;
; 0.434 ; reset     ; terminateur:inst3|state.ST_READ_BUSIN           ; reset        ; clk         ; 0.500        ; 1.628      ; 1.726      ;
; 0.434 ; reset     ; plus12:inst2|state.ST_WRITE_TFT                 ; reset        ; clk         ; 0.500        ; 1.628      ; 1.726      ;
; 0.434 ; reset     ; terminateur:inst3|state.ST_WRITE_DUMP           ; reset        ; clk         ; 0.500        ; 1.628      ; 1.726      ;
; 0.434 ; reset     ; terminateurSplit:inst5|state.ST_WAIT_NOBUSY     ; reset        ; clk         ; 0.500        ; 1.628      ; 1.726      ;
; 0.434 ; reset     ; rs232out:inst6|state.ST_FOR                     ; reset        ; clk         ; 0.500        ; 1.628      ; 1.726      ;
; 0.434 ; reset     ; rs232out:inst6|state.ST_ATT                     ; reset        ; clk         ; 0.500        ; 1.628      ; 1.726      ;
; 0.462 ; reset     ; terminateurSplit:inst5|state.ST_LOOP            ; reset        ; clk         ; 0.500        ; 1.629      ; 1.699      ;
; 0.462 ; reset     ; initiateur:inst|state.ST_EndLoop                ; reset        ; clk         ; 0.500        ; 1.629      ; 1.699      ;
; 0.462 ; reset     ; rs232out:inst6|state.ST_ADV                     ; reset        ; clk         ; 0.500        ; 1.629      ; 1.699      ;
; 0.462 ; reset     ; h10:inst9|state                                 ; reset        ; clk         ; 0.500        ; 1.629      ; 1.699      ;
; 0.462 ; reset     ; h100:inst7|state.ST_LOAD                        ; reset        ; clk         ; 0.500        ; 1.629      ; 1.699      ;
; 0.462 ; reset     ; h100:inst7|state.ST_TICK                        ; reset        ; clk         ; 0.500        ; 1.629      ; 1.699      ;
; 0.462 ; reset     ; hprog:inst1|C[1]~_emulated                      ; reset        ; clk         ; 0.500        ; 1.629      ; 1.699      ;
; 0.462 ; reset     ; hprog:inst1|C[2]~_emulated                      ; reset        ; clk         ; 0.500        ; 1.629      ; 1.699      ;
; 0.462 ; reset     ; hprog:inst1|C[0]~_emulated                      ; reset        ; clk         ; 0.500        ; 1.629      ; 1.699      ;
; 0.462 ; reset     ; hprog:inst1|R                                   ; reset        ; clk         ; 0.500        ; 1.629      ; 1.699      ;
; 0.469 ; reset     ; h100:inst7|state.ST_DECR                        ; reset        ; clk         ; 0.500        ; 1.646      ; 1.709      ;
; 0.476 ; reset     ; h10:inst9|C[1]                                  ; reset        ; clk         ; 0.500        ; 1.645      ; 1.701      ;
; 0.476 ; reset     ; h10:inst9|C[2]                                  ; reset        ; clk         ; 0.500        ; 1.645      ; 1.701      ;
; 0.476 ; reset     ; h10:inst9|C[3]                                  ; reset        ; clk         ; 0.500        ; 1.645      ; 1.701      ;
; 0.476 ; reset     ; h10:inst9|C[4]                                  ; reset        ; clk         ; 0.500        ; 1.645      ; 1.701      ;
; 0.476 ; reset     ; h10:inst9|C[5]                                  ; reset        ; clk         ; 0.500        ; 1.645      ; 1.701      ;
; 0.476 ; reset     ; h10:inst9|C[6]                                  ; reset        ; clk         ; 0.500        ; 1.645      ; 1.701      ;
; 0.476 ; reset     ; h10:inst9|C[7]                                  ; reset        ; clk         ; 0.500        ; 1.645      ; 1.701      ;
; 0.476 ; reset     ; h10:inst9|C[0]                                  ; reset        ; clk         ; 0.500        ; 1.645      ; 1.701      ;
; 0.476 ; reset     ; h10:inst9|R                                     ; reset        ; clk         ; 0.500        ; 1.645      ; 1.701      ;
; 0.489 ; reset     ; plus12:inst2|state.ST_WRITE_SUM                 ; reset        ; clk         ; 0.500        ; 1.628      ; 1.671      ;
; 0.489 ; reset     ; initiateur:inst|state.ST_INIT                   ; reset        ; clk         ; 0.500        ; 1.628      ; 1.671      ;
; 0.489 ; reset     ; initiateur:inst|state.ST_BUSIN_LOADED           ; reset        ; clk         ; 0.500        ; 1.628      ; 1.671      ;
; 0.489 ; reset     ; gentick:inst8|state.ST_READ_BUSIN               ; reset        ; clk         ; 0.500        ; 1.628      ; 1.671      ;
; 0.489 ; reset     ; initiateur:inst|state.ST_WAIT_BUSIN_OR_NDATA    ; reset        ; clk         ; 0.500        ; 1.628      ; 1.671      ;
; 0.489 ; reset     ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; reset        ; clk         ; 0.500        ; 1.628      ; 1.671      ;
; 0.489 ; reset     ; initiateur:inst|state.ST_NDATA_LOADED           ; reset        ; clk         ; 0.500        ; 1.628      ; 1.671      ;
; 0.489 ; reset     ; initiateur:inst|state.ST_NDATA_WRITE            ; reset        ; clk         ; 0.500        ; 1.628      ; 1.671      ;
; 0.489 ; reset     ; terminateurSplit:inst5|state.ST_WRITE           ; reset        ; clk         ; 0.500        ; 1.628      ; 1.671      ;
; 0.493 ; reset     ; plus12:inst2|state.ST_COMPUTE                   ; reset        ; clk         ; 0.500        ; 1.638      ; 1.677      ;
; 0.493 ; reset     ; plus12:inst2|state.ST_READ                      ; reset        ; clk         ; 0.500        ; 1.638      ; 1.677      ;
; 0.493 ; reset     ; gentick:inst8|state.ST_WRITE_OUT                ; reset        ; clk         ; 0.500        ; 1.638      ; 1.677      ;
; 0.493 ; reset     ; gentick:inst8|state.ST_WRITE_V                  ; reset        ; clk         ; 0.500        ; 1.638      ; 1.677      ;
; 0.493 ; reset     ; gentick:inst8|R_V[13]                           ; reset        ; clk         ; 0.500        ; 1.638      ; 1.677      ;
; 0.493 ; reset     ; gentick:inst8|R_V[7]                            ; reset        ; clk         ; 0.500        ; 1.638      ; 1.677      ;
; 0.493 ; reset     ; gentick:inst8|R_V[8]                            ; reset        ; clk         ; 0.500        ; 1.638      ; 1.677      ;
; 0.493 ; reset     ; gentick:inst8|R_V[14]                           ; reset        ; clk         ; 0.500        ; 1.638      ; 1.677      ;
; 0.493 ; reset     ; gentick:inst8|R_V[15]                           ; reset        ; clk         ; 0.500        ; 1.638      ; 1.677      ;
; 0.493 ; reset     ; gentick:inst8|R_V[21]                           ; reset        ; clk         ; 0.500        ; 1.638      ; 1.677      ;
; 0.493 ; reset     ; gentick:inst8|R_V[16]                           ; reset        ; clk         ; 0.500        ; 1.638      ; 1.677      ;
; 0.493 ; reset     ; gentick:inst8|R_V[17]                           ; reset        ; clk         ; 0.500        ; 1.638      ; 1.677      ;
; 0.493 ; reset     ; gentick:inst8|R_V[19]                           ; reset        ; clk         ; 0.500        ; 1.638      ; 1.677      ;
; 0.493 ; reset     ; gentick:inst8|R_V[20]                           ; reset        ; clk         ; 0.500        ; 1.638      ; 1.677      ;
; 0.493 ; reset     ; gentick:inst8|R_V[22]                           ; reset        ; clk         ; 0.500        ; 1.638      ; 1.677      ;
; 0.493 ; reset     ; gentick:inst8|R_V[23]                           ; reset        ; clk         ; 0.500        ; 1.638      ; 1.677      ;
; 0.504 ; reset     ; rs232in:inst4|state.MainLoop                    ; reset        ; clk         ; 0.500        ; 1.629      ; 1.657      ;
; 0.504 ; reset     ; hprog:inst1|C[3]~_emulated                      ; reset        ; clk         ; 0.500        ; 1.629      ; 1.657      ;
; 0.504 ; reset     ; hprog:inst1|C[4]~_emulated                      ; reset        ; clk         ; 0.500        ; 1.629      ; 1.657      ;
; 0.504 ; reset     ; hprog:inst1|C[5]~_emulated                      ; reset        ; clk         ; 0.500        ; 1.629      ; 1.657      ;
; 0.504 ; reset     ; hprog:inst1|C[6]~_emulated                      ; reset        ; clk         ; 0.500        ; 1.629      ; 1.657      ;
; 0.504 ; reset     ; hprog:inst1|C[7]~_emulated                      ; reset        ; clk         ; 0.500        ; 1.629      ; 1.657      ;
; 0.504 ; reset     ; hprog:inst1|state                               ; reset        ; clk         ; 0.500        ; 1.629      ; 1.657      ;
; 0.522 ; reset     ; rs232in:inst4|state.WAIT_1P5B                   ; reset        ; clk         ; 0.500        ; 1.652      ; 1.662      ;
; 0.522 ; reset     ; rs232in:inst4|state.ECRIRE                      ; reset        ; clk         ; 0.500        ; 1.652      ; 1.662      ;
; 0.522 ; reset     ; rs232in:inst4|state.WAIT_1B                     ; reset        ; clk         ; 0.500        ; 1.652      ; 1.662      ;
; 0.522 ; reset     ; rs232in:inst4|state.WAIT_FIN                    ; reset        ; clk         ; 0.500        ; 1.652      ; 1.662      ;
; 0.522 ; reset     ; rs232in:inst4|state.WAIT_StartBit               ; reset        ; clk         ; 0.500        ; 1.652      ; 1.662      ;
; 0.522 ; reset     ; rs232in:inst4|state.GEN_PULSE                   ; reset        ; clk         ; 0.500        ; 1.652      ; 1.662      ;
; 0.907 ; reset     ; gentick:inst8|R_V[0]                            ; reset        ; clk         ; 1.000        ; 1.629      ; 1.754      ;
; 0.907 ; reset     ; gentick:inst8|R_V[1]                            ; reset        ; clk         ; 1.000        ; 1.629      ; 1.754      ;
; 0.907 ; reset     ; gentick:inst8|R_V[2]                            ; reset        ; clk         ; 1.000        ; 1.629      ; 1.754      ;
; 0.907 ; reset     ; gentick:inst8|R_V[3]                            ; reset        ; clk         ; 1.000        ; 1.629      ; 1.754      ;
; 0.907 ; reset     ; gentick:inst8|R_V[4]                            ; reset        ; clk         ; 1.000        ; 1.629      ; 1.754      ;
; 0.907 ; reset     ; gentick:inst8|R_V[5]                            ; reset        ; clk         ; 1.000        ; 1.629      ; 1.754      ;
; 0.907 ; reset     ; gentick:inst8|R_V[6]                            ; reset        ; clk         ; 1.000        ; 1.629      ; 1.754      ;
; 0.907 ; reset     ; gentick:inst8|R_V[9]                            ; reset        ; clk         ; 1.000        ; 1.629      ; 1.754      ;
; 0.907 ; reset     ; gentick:inst8|R_V[10]                           ; reset        ; clk         ; 1.000        ; 1.629      ; 1.754      ;
; 0.907 ; reset     ; gentick:inst8|R_V[11]                           ; reset        ; clk         ; 1.000        ; 1.629      ; 1.754      ;
; 0.907 ; reset     ; gentick:inst8|R_V[12]                           ; reset        ; clk         ; 1.000        ; 1.629      ; 1.754      ;
; 0.907 ; reset     ; gentick:inst8|R_V[18]                           ; reset        ; clk         ; 1.000        ; 1.629      ; 1.754      ;
; 0.934 ; reset     ; rs232out:inst6|state.ST_BEGIN                   ; reset        ; clk         ; 1.000        ; 1.628      ; 1.726      ;
; 0.934 ; reset     ; terminateur:inst3|state.ST_WRITE_OUT            ; reset        ; clk         ; 1.000        ; 1.628      ; 1.726      ;
; 0.934 ; reset     ; terminateurSplit:inst5|state.ST_READ_BUSIN      ; reset        ; clk         ; 1.000        ; 1.628      ; 1.726      ;
; 0.934 ; reset     ; terminateur:inst3|state.ST_READ_BUSIN           ; reset        ; clk         ; 1.000        ; 1.628      ; 1.726      ;
; 0.934 ; reset     ; plus12:inst2|state.ST_WRITE_TFT                 ; reset        ; clk         ; 1.000        ; 1.628      ; 1.726      ;
; 0.934 ; reset     ; terminateur:inst3|state.ST_WRITE_DUMP           ; reset        ; clk         ; 1.000        ; 1.628      ; 1.726      ;
; 0.934 ; reset     ; terminateurSplit:inst5|state.ST_WAIT_NOBUSY     ; reset        ; clk         ; 1.000        ; 1.628      ; 1.726      ;
; 0.934 ; reset     ; rs232out:inst6|state.ST_FOR                     ; reset        ; clk         ; 1.000        ; 1.628      ; 1.726      ;
; 0.934 ; reset     ; rs232out:inst6|state.ST_ATT                     ; reset        ; clk         ; 1.000        ; 1.628      ; 1.726      ;
+-------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                                                  ;
+--------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.142 ; reset     ; rs232in:inst4|state.WAIT_1P5B                   ; reset        ; clk         ; 0.000        ; 1.652      ; 1.662      ;
; -0.142 ; reset     ; rs232in:inst4|state.ECRIRE                      ; reset        ; clk         ; 0.000        ; 1.652      ; 1.662      ;
; -0.142 ; reset     ; rs232in:inst4|state.WAIT_1B                     ; reset        ; clk         ; 0.000        ; 1.652      ; 1.662      ;
; -0.142 ; reset     ; rs232in:inst4|state.WAIT_FIN                    ; reset        ; clk         ; 0.000        ; 1.652      ; 1.662      ;
; -0.142 ; reset     ; rs232in:inst4|state.WAIT_StartBit               ; reset        ; clk         ; 0.000        ; 1.652      ; 1.662      ;
; -0.142 ; reset     ; rs232in:inst4|state.GEN_PULSE                   ; reset        ; clk         ; 0.000        ; 1.652      ; 1.662      ;
; -0.124 ; reset     ; rs232in:inst4|state.MainLoop                    ; reset        ; clk         ; 0.000        ; 1.629      ; 1.657      ;
; -0.124 ; reset     ; hprog:inst1|C[3]~_emulated                      ; reset        ; clk         ; 0.000        ; 1.629      ; 1.657      ;
; -0.124 ; reset     ; hprog:inst1|C[4]~_emulated                      ; reset        ; clk         ; 0.000        ; 1.629      ; 1.657      ;
; -0.124 ; reset     ; hprog:inst1|C[5]~_emulated                      ; reset        ; clk         ; 0.000        ; 1.629      ; 1.657      ;
; -0.124 ; reset     ; hprog:inst1|C[6]~_emulated                      ; reset        ; clk         ; 0.000        ; 1.629      ; 1.657      ;
; -0.124 ; reset     ; hprog:inst1|C[7]~_emulated                      ; reset        ; clk         ; 0.000        ; 1.629      ; 1.657      ;
; -0.124 ; reset     ; hprog:inst1|state                               ; reset        ; clk         ; 0.000        ; 1.629      ; 1.657      ;
; -0.113 ; reset     ; plus12:inst2|state.ST_COMPUTE                   ; reset        ; clk         ; 0.000        ; 1.638      ; 1.677      ;
; -0.113 ; reset     ; plus12:inst2|state.ST_READ                      ; reset        ; clk         ; 0.000        ; 1.638      ; 1.677      ;
; -0.113 ; reset     ; gentick:inst8|state.ST_WRITE_OUT                ; reset        ; clk         ; 0.000        ; 1.638      ; 1.677      ;
; -0.113 ; reset     ; gentick:inst8|state.ST_WRITE_V                  ; reset        ; clk         ; 0.000        ; 1.638      ; 1.677      ;
; -0.113 ; reset     ; gentick:inst8|R_V[13]                           ; reset        ; clk         ; 0.000        ; 1.638      ; 1.677      ;
; -0.113 ; reset     ; gentick:inst8|R_V[7]                            ; reset        ; clk         ; 0.000        ; 1.638      ; 1.677      ;
; -0.113 ; reset     ; gentick:inst8|R_V[8]                            ; reset        ; clk         ; 0.000        ; 1.638      ; 1.677      ;
; -0.113 ; reset     ; gentick:inst8|R_V[14]                           ; reset        ; clk         ; 0.000        ; 1.638      ; 1.677      ;
; -0.113 ; reset     ; gentick:inst8|R_V[15]                           ; reset        ; clk         ; 0.000        ; 1.638      ; 1.677      ;
; -0.113 ; reset     ; gentick:inst8|R_V[21]                           ; reset        ; clk         ; 0.000        ; 1.638      ; 1.677      ;
; -0.113 ; reset     ; gentick:inst8|R_V[16]                           ; reset        ; clk         ; 0.000        ; 1.638      ; 1.677      ;
; -0.113 ; reset     ; gentick:inst8|R_V[17]                           ; reset        ; clk         ; 0.000        ; 1.638      ; 1.677      ;
; -0.113 ; reset     ; gentick:inst8|R_V[19]                           ; reset        ; clk         ; 0.000        ; 1.638      ; 1.677      ;
; -0.113 ; reset     ; gentick:inst8|R_V[20]                           ; reset        ; clk         ; 0.000        ; 1.638      ; 1.677      ;
; -0.113 ; reset     ; gentick:inst8|R_V[22]                           ; reset        ; clk         ; 0.000        ; 1.638      ; 1.677      ;
; -0.113 ; reset     ; gentick:inst8|R_V[23]                           ; reset        ; clk         ; 0.000        ; 1.638      ; 1.677      ;
; -0.109 ; reset     ; plus12:inst2|state.ST_WRITE_SUM                 ; reset        ; clk         ; 0.000        ; 1.628      ; 1.671      ;
; -0.109 ; reset     ; initiateur:inst|state.ST_INIT                   ; reset        ; clk         ; 0.000        ; 1.628      ; 1.671      ;
; -0.109 ; reset     ; initiateur:inst|state.ST_BUSIN_LOADED           ; reset        ; clk         ; 0.000        ; 1.628      ; 1.671      ;
; -0.109 ; reset     ; gentick:inst8|state.ST_READ_BUSIN               ; reset        ; clk         ; 0.000        ; 1.628      ; 1.671      ;
; -0.109 ; reset     ; initiateur:inst|state.ST_WAIT_BUSIN_OR_NDATA    ; reset        ; clk         ; 0.000        ; 1.628      ; 1.671      ;
; -0.109 ; reset     ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; reset        ; clk         ; 0.000        ; 1.628      ; 1.671      ;
; -0.109 ; reset     ; initiateur:inst|state.ST_NDATA_LOADED           ; reset        ; clk         ; 0.000        ; 1.628      ; 1.671      ;
; -0.109 ; reset     ; initiateur:inst|state.ST_NDATA_WRITE            ; reset        ; clk         ; 0.000        ; 1.628      ; 1.671      ;
; -0.109 ; reset     ; terminateurSplit:inst5|state.ST_WRITE           ; reset        ; clk         ; 0.000        ; 1.628      ; 1.671      ;
; -0.096 ; reset     ; h10:inst9|C[1]                                  ; reset        ; clk         ; 0.000        ; 1.645      ; 1.701      ;
; -0.096 ; reset     ; h10:inst9|C[2]                                  ; reset        ; clk         ; 0.000        ; 1.645      ; 1.701      ;
; -0.096 ; reset     ; h10:inst9|C[3]                                  ; reset        ; clk         ; 0.000        ; 1.645      ; 1.701      ;
; -0.096 ; reset     ; h10:inst9|C[4]                                  ; reset        ; clk         ; 0.000        ; 1.645      ; 1.701      ;
; -0.096 ; reset     ; h10:inst9|C[5]                                  ; reset        ; clk         ; 0.000        ; 1.645      ; 1.701      ;
; -0.096 ; reset     ; h10:inst9|C[6]                                  ; reset        ; clk         ; 0.000        ; 1.645      ; 1.701      ;
; -0.096 ; reset     ; h10:inst9|C[7]                                  ; reset        ; clk         ; 0.000        ; 1.645      ; 1.701      ;
; -0.096 ; reset     ; h10:inst9|C[0]                                  ; reset        ; clk         ; 0.000        ; 1.645      ; 1.701      ;
; -0.096 ; reset     ; h10:inst9|R                                     ; reset        ; clk         ; 0.000        ; 1.645      ; 1.701      ;
; -0.089 ; reset     ; h100:inst7|state.ST_DECR                        ; reset        ; clk         ; 0.000        ; 1.646      ; 1.709      ;
; -0.082 ; reset     ; terminateurSplit:inst5|state.ST_LOOP            ; reset        ; clk         ; 0.000        ; 1.629      ; 1.699      ;
; -0.082 ; reset     ; initiateur:inst|state.ST_EndLoop                ; reset        ; clk         ; 0.000        ; 1.629      ; 1.699      ;
; -0.082 ; reset     ; rs232out:inst6|state.ST_ADV                     ; reset        ; clk         ; 0.000        ; 1.629      ; 1.699      ;
; -0.082 ; reset     ; h10:inst9|state                                 ; reset        ; clk         ; 0.000        ; 1.629      ; 1.699      ;
; -0.082 ; reset     ; h100:inst7|state.ST_LOAD                        ; reset        ; clk         ; 0.000        ; 1.629      ; 1.699      ;
; -0.082 ; reset     ; h100:inst7|state.ST_TICK                        ; reset        ; clk         ; 0.000        ; 1.629      ; 1.699      ;
; -0.082 ; reset     ; hprog:inst1|C[1]~_emulated                      ; reset        ; clk         ; 0.000        ; 1.629      ; 1.699      ;
; -0.082 ; reset     ; hprog:inst1|C[2]~_emulated                      ; reset        ; clk         ; 0.000        ; 1.629      ; 1.699      ;
; -0.082 ; reset     ; hprog:inst1|C[0]~_emulated                      ; reset        ; clk         ; 0.000        ; 1.629      ; 1.699      ;
; -0.082 ; reset     ; hprog:inst1|R                                   ; reset        ; clk         ; 0.000        ; 1.629      ; 1.699      ;
; -0.054 ; reset     ; rs232out:inst6|state.ST_BEGIN                   ; reset        ; clk         ; 0.000        ; 1.628      ; 1.726      ;
; -0.054 ; reset     ; terminateur:inst3|state.ST_WRITE_OUT            ; reset        ; clk         ; 0.000        ; 1.628      ; 1.726      ;
; -0.054 ; reset     ; terminateurSplit:inst5|state.ST_READ_BUSIN      ; reset        ; clk         ; 0.000        ; 1.628      ; 1.726      ;
; -0.054 ; reset     ; terminateur:inst3|state.ST_READ_BUSIN           ; reset        ; clk         ; 0.000        ; 1.628      ; 1.726      ;
; -0.054 ; reset     ; plus12:inst2|state.ST_WRITE_TFT                 ; reset        ; clk         ; 0.000        ; 1.628      ; 1.726      ;
; -0.054 ; reset     ; terminateur:inst3|state.ST_WRITE_DUMP           ; reset        ; clk         ; 0.000        ; 1.628      ; 1.726      ;
; -0.054 ; reset     ; terminateurSplit:inst5|state.ST_WAIT_NOBUSY     ; reset        ; clk         ; 0.000        ; 1.628      ; 1.726      ;
; -0.054 ; reset     ; rs232out:inst6|state.ST_FOR                     ; reset        ; clk         ; 0.000        ; 1.628      ; 1.726      ;
; -0.054 ; reset     ; rs232out:inst6|state.ST_ATT                     ; reset        ; clk         ; 0.000        ; 1.628      ; 1.726      ;
; -0.027 ; reset     ; gentick:inst8|R_V[0]                            ; reset        ; clk         ; 0.000        ; 1.629      ; 1.754      ;
; -0.027 ; reset     ; gentick:inst8|R_V[1]                            ; reset        ; clk         ; 0.000        ; 1.629      ; 1.754      ;
; -0.027 ; reset     ; gentick:inst8|R_V[2]                            ; reset        ; clk         ; 0.000        ; 1.629      ; 1.754      ;
; -0.027 ; reset     ; gentick:inst8|R_V[3]                            ; reset        ; clk         ; 0.000        ; 1.629      ; 1.754      ;
; -0.027 ; reset     ; gentick:inst8|R_V[4]                            ; reset        ; clk         ; 0.000        ; 1.629      ; 1.754      ;
; -0.027 ; reset     ; gentick:inst8|R_V[5]                            ; reset        ; clk         ; 0.000        ; 1.629      ; 1.754      ;
; -0.027 ; reset     ; gentick:inst8|R_V[6]                            ; reset        ; clk         ; 0.000        ; 1.629      ; 1.754      ;
; -0.027 ; reset     ; gentick:inst8|R_V[9]                            ; reset        ; clk         ; 0.000        ; 1.629      ; 1.754      ;
; -0.027 ; reset     ; gentick:inst8|R_V[10]                           ; reset        ; clk         ; 0.000        ; 1.629      ; 1.754      ;
; -0.027 ; reset     ; gentick:inst8|R_V[11]                           ; reset        ; clk         ; 0.000        ; 1.629      ; 1.754      ;
; -0.027 ; reset     ; gentick:inst8|R_V[12]                           ; reset        ; clk         ; 0.000        ; 1.629      ; 1.754      ;
; -0.027 ; reset     ; gentick:inst8|R_V[18]                           ; reset        ; clk         ; 0.000        ; 1.629      ; 1.754      ;
; 0.358  ; reset     ; rs232in:inst4|state.WAIT_1P5B                   ; reset        ; clk         ; -0.500       ; 1.652      ; 1.662      ;
; 0.358  ; reset     ; rs232in:inst4|state.ECRIRE                      ; reset        ; clk         ; -0.500       ; 1.652      ; 1.662      ;
; 0.358  ; reset     ; rs232in:inst4|state.WAIT_1B                     ; reset        ; clk         ; -0.500       ; 1.652      ; 1.662      ;
; 0.358  ; reset     ; rs232in:inst4|state.WAIT_FIN                    ; reset        ; clk         ; -0.500       ; 1.652      ; 1.662      ;
; 0.358  ; reset     ; rs232in:inst4|state.WAIT_StartBit               ; reset        ; clk         ; -0.500       ; 1.652      ; 1.662      ;
; 0.358  ; reset     ; rs232in:inst4|state.GEN_PULSE                   ; reset        ; clk         ; -0.500       ; 1.652      ; 1.662      ;
; 0.376  ; reset     ; rs232in:inst4|state.MainLoop                    ; reset        ; clk         ; -0.500       ; 1.629      ; 1.657      ;
; 0.376  ; reset     ; hprog:inst1|C[3]~_emulated                      ; reset        ; clk         ; -0.500       ; 1.629      ; 1.657      ;
; 0.376  ; reset     ; hprog:inst1|C[4]~_emulated                      ; reset        ; clk         ; -0.500       ; 1.629      ; 1.657      ;
; 0.376  ; reset     ; hprog:inst1|C[5]~_emulated                      ; reset        ; clk         ; -0.500       ; 1.629      ; 1.657      ;
; 0.376  ; reset     ; hprog:inst1|C[6]~_emulated                      ; reset        ; clk         ; -0.500       ; 1.629      ; 1.657      ;
; 0.376  ; reset     ; hprog:inst1|C[7]~_emulated                      ; reset        ; clk         ; -0.500       ; 1.629      ; 1.657      ;
; 0.376  ; reset     ; hprog:inst1|state                               ; reset        ; clk         ; -0.500       ; 1.629      ; 1.657      ;
; 0.387  ; reset     ; plus12:inst2|state.ST_COMPUTE                   ; reset        ; clk         ; -0.500       ; 1.638      ; 1.677      ;
; 0.387  ; reset     ; plus12:inst2|state.ST_READ                      ; reset        ; clk         ; -0.500       ; 1.638      ; 1.677      ;
; 0.387  ; reset     ; gentick:inst8|state.ST_WRITE_OUT                ; reset        ; clk         ; -0.500       ; 1.638      ; 1.677      ;
; 0.387  ; reset     ; gentick:inst8|state.ST_WRITE_V                  ; reset        ; clk         ; -0.500       ; 1.638      ; 1.677      ;
; 0.387  ; reset     ; gentick:inst8|R_V[13]                           ; reset        ; clk         ; -0.500       ; 1.638      ; 1.677      ;
; 0.387  ; reset     ; gentick:inst8|R_V[7]                            ; reset        ; clk         ; -0.500       ; 1.638      ; 1.677      ;
; 0.387  ; reset     ; gentick:inst8|R_V[8]                            ; reset        ; clk         ; -0.500       ; 1.638      ; 1.677      ;
; 0.387  ; reset     ; gentick:inst8|R_V[14]                           ; reset        ; clk         ; -0.500       ; 1.638      ; 1.677      ;
+--------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[10]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[10]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[11]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[11]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[12]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[12]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[13]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[13]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[14]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[14]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[15]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[15]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[16]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[16]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[17]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[17]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[18]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[18]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[19]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[19]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[20]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[20]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[21]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[21]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[22]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[22]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[23]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[23]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[8]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[8]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_V[9]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_V[9]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; gentick:inst8|R_tft[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; gentick:inst8|R_tft[32] ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------+


+------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'reset'                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; reset ; Rise       ; reset               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; hprog:inst1|C[0]~29 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; hprog:inst1|C[0]~29 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; hprog:inst1|C[1]~25 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; hprog:inst1|C[1]~25 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; hprog:inst1|C[2]~21 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; hprog:inst1|C[2]~21 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; hprog:inst1|C[3]~17 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; hprog:inst1|C[3]~17 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; hprog:inst1|C[4]~13 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; hprog:inst1|C[4]~13 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; hprog:inst1|C[5]~9  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; hprog:inst1|C[5]~9  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; hprog:inst1|C[6]~5  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; hprog:inst1|C[6]~5  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; hprog:inst1|C[7]~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; hprog:inst1|C[7]~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst1|C[0]~29|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst1|C[0]~29|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst1|C[1]~25|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst1|C[1]~25|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst1|C[2]~21|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst1|C[2]~21|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst1|C[3]~17|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst1|C[3]~17|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst1|C[4]~13|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst1|C[4]~13|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst1|C[5]~9|datad  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst1|C[5]~9|datad  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst1|C[6]~5|datad  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst1|C[6]~5|datad  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst1|C[7]~1|datad  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst1|C[7]~1|datad  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset|combout       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset|combout       ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ivdf0     ; clk        ; 1.193 ; 1.193 ; Rise       ; clk             ;
; ivdf1     ; clk        ; 1.175 ; 1.175 ; Rise       ; clk             ;
; ivdf2     ; clk        ; 1.262 ; 1.262 ; Rise       ; clk             ;
; reset     ; clk        ; 0.373 ; 0.373 ; Rise       ; clk             ;
; rx        ; clk        ; 1.766 ; 1.766 ; Rise       ; clk             ;
; ivdf0     ; reset      ; 1.650 ; 1.650 ; Rise       ; reset           ;
; ivdf1     ; reset      ; 1.633 ; 1.633 ; Rise       ; reset           ;
; ivdf2     ; reset      ; 1.718 ; 1.718 ; Rise       ; reset           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ivdf0     ; clk        ; 0.137  ; 0.137  ; Rise       ; clk             ;
; ivdf1     ; clk        ; 0.152  ; 0.152  ; Rise       ; clk             ;
; ivdf2     ; clk        ; 0.052  ; 0.052  ; Rise       ; clk             ;
; reset     ; clk        ; 0.002  ; 0.002  ; Rise       ; clk             ;
; rx        ; clk        ; -1.646 ; -1.646 ; Rise       ; clk             ;
; ivdf0     ; reset      ; -0.599 ; -0.599 ; Rise       ; reset           ;
; ivdf1     ; reset      ; -0.584 ; -0.584 ; Rise       ; reset           ;
; ivdf2     ; reset      ; -0.684 ; -0.684 ; Rise       ; reset           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; diodeh10  ; clk        ; 4.544 ; 4.544 ; Rise       ; clk             ;
; dvdf      ; clk        ; 4.536 ; 4.536 ; Rise       ; clk             ;
; tx        ; clk        ; 4.390 ; 4.390 ; Rise       ; clk             ;
; diode     ; reset      ; 5.720 ; 5.720 ; Rise       ; reset           ;
; diode     ; reset      ; 5.720 ; 5.720 ; Fall       ; reset           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; diodeh10  ; clk        ; 4.544 ; 4.544 ; Rise       ; clk             ;
; dvdf      ; clk        ; 4.536 ; 4.536 ; Rise       ; clk             ;
; tx        ; clk        ; 4.217 ; 4.217 ; Rise       ; clk             ;
; diode     ; reset      ; 5.720 ; 5.720 ; Rise       ; reset           ;
; diode     ; reset      ; 5.720 ; 5.720 ; Fall       ; reset           ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; ivdf0      ; dvdf0       ; 2.994 ;    ;    ; 2.994 ;
; ivdf1      ; dvdf1       ; 3.023 ;    ;    ; 3.023 ;
; ivdf2      ; dvdf2       ; 2.796 ;    ;    ; 2.796 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; ivdf0      ; dvdf0       ; 2.994 ;    ;    ; 2.994 ;
; ivdf1      ; dvdf1       ; 3.023 ;    ;    ; 3.023 ;
; ivdf2      ; dvdf2       ; 2.796 ;    ;    ; 2.796 ;
+------------+-------------+-------+----+----+-------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+----------+--------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -4.943   ; -0.534 ; -0.074   ; -0.142  ; -1.380              ;
;  clk             ; -4.943   ; -0.534 ; -0.074   ; -0.142  ; -1.380              ;
;  reset           ; N/A      ; N/A    ; N/A      ; N/A     ; -1.222              ;
; Design-wide TNS  ; -509.958 ; -2.632 ; -1.23    ; -7.092  ; -396.602            ;
;  clk             ; -509.958 ; -2.632 ; -1.230   ; -7.092  ; -395.380            ;
;  reset           ; N/A      ; N/A    ; N/A      ; N/A     ; -1.222              ;
+------------------+----------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ivdf0     ; clk        ; 3.434 ; 3.434 ; Rise       ; clk             ;
; ivdf1     ; clk        ; 3.506 ; 3.506 ; Rise       ; clk             ;
; ivdf2     ; clk        ; 3.632 ; 3.632 ; Rise       ; clk             ;
; reset     ; clk        ; 1.633 ; 1.633 ; Rise       ; clk             ;
; rx        ; clk        ; 3.173 ; 3.173 ; Rise       ; clk             ;
; ivdf0     ; reset      ; 3.646 ; 3.646 ; Rise       ; reset           ;
; ivdf1     ; reset      ; 3.720 ; 3.720 ; Rise       ; reset           ;
; ivdf2     ; reset      ; 3.882 ; 3.882 ; Rise       ; reset           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ivdf0     ; clk        ; 0.137  ; 0.137  ; Rise       ; clk             ;
; ivdf1     ; clk        ; 0.152  ; 0.152  ; Rise       ; clk             ;
; ivdf2     ; clk        ; 0.052  ; 0.052  ; Rise       ; clk             ;
; reset     ; clk        ; 0.002  ; 0.002  ; Rise       ; clk             ;
; rx        ; clk        ; -1.646 ; -1.646 ; Rise       ; clk             ;
; ivdf0     ; reset      ; -0.599 ; -0.599 ; Rise       ; reset           ;
; ivdf1     ; reset      ; -0.584 ; -0.584 ; Rise       ; reset           ;
; ivdf2     ; reset      ; -0.684 ; -0.684 ; Rise       ; reset           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; diodeh10  ; clk        ; 8.222 ; 8.222 ; Rise       ; clk             ;
; dvdf      ; clk        ; 8.262 ; 8.262 ; Rise       ; clk             ;
; tx        ; clk        ; 8.123 ; 8.123 ; Rise       ; clk             ;
; diode     ; reset      ; 9.927 ; 9.927 ; Rise       ; reset           ;
; diode     ; reset      ; 9.927 ; 9.927 ; Fall       ; reset           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; diodeh10  ; clk        ; 4.544 ; 4.544 ; Rise       ; clk             ;
; dvdf      ; clk        ; 4.536 ; 4.536 ; Rise       ; clk             ;
; tx        ; clk        ; 4.217 ; 4.217 ; Rise       ; clk             ;
; diode     ; reset      ; 5.720 ; 5.720 ; Rise       ; reset           ;
; diode     ; reset      ; 5.720 ; 5.720 ; Fall       ; reset           ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Progagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; ivdf0      ; dvdf0       ; 5.611 ;    ;    ; 5.611 ;
; ivdf1      ; dvdf1       ; 5.673 ;    ;    ; 5.673 ;
; ivdf2      ; dvdf2       ; 5.137 ;    ;    ; 5.137 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; ivdf0      ; dvdf0       ; 2.994 ;    ;    ; 2.994 ;
; ivdf1      ; dvdf1       ; 3.023 ;    ;    ; 3.023 ;
; ivdf2      ; dvdf2       ; 2.796 ;    ;    ; 2.796 ;
+------------+-------------+-------+----+----+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2767     ; 0        ; 0        ; 0        ;
; reset      ; clk      ; 131      ; 79       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2767     ; 0        ; 0        ; 0        ;
; reset      ; clk      ; 131      ; 79       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; reset      ; clk      ; 79       ; 79       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; reset      ; clk      ; 79       ; 79       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 55    ; 55   ;
; Unconstrained Output Ports      ; 7     ; 7    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Nov 19 12:39:25 2018
Info: Command: quartus_sta bus_ia -c bus_ia
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 8 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'bus_ia.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name reset reset
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -4.943
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.943      -509.958 clk 
Info (332146): Worst-case hold slack is -0.446
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.446        -0.912 clk 
Info (332146): Worst-case recovery slack is -0.074
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.074        -1.230 clk 
Info (332146): Worst-case removal slack is 0.193
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.193         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -395.380 clk 
    Info (332119):    -1.222        -1.222 reset 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.555
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.555       -64.131 clk 
Info (332146): Worst-case hold slack is -0.534
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.534        -2.632 clk 
Info (332146): Worst-case recovery slack is 0.407
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.407         0.000 clk 
Info (332146): Worst-case removal slack is -0.142
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.142        -7.092 clk 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -395.380 clk 
    Info (332119):    -1.222        -1.222 reset 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 516 megabytes
    Info: Processing ended: Mon Nov 19 12:39:26 2018
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


