1.本文件由浙江大学钱煜所写，若要转载请注明；

2.本目录下文档分类：

32位除法器：包含32位除法器的verilog代码、vcd波形文件；

浮点运算单元：包含浮点运算单元的verilog代码、vcd波形文件；

Verilog代码参考规范：主要包含Freescale的verilog代码编写规范；

设计文档：包含32位除法器和浮点运算单元的设计文档，以及readme文档；

日志：包含大作业编写的日志（其中夹杂了一些日记和随笔，如”加油“等）