TimeQuest Timing Analyzer report for LCBsim
Wed Jan 25 09:19:48 2017
Quartus II 32-bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 13. Slow 1200mV 85C Model Setup: 'clk80MHz'
 14. Slow 1200mV 85C Model Hold: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 15. Slow 1200mV 85C Model Hold: 'clk80MHz'
 16. Slow 1200mV 85C Model Recovery: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 17. Slow 1200mV 85C Model Recovery: 'clk80MHz'
 18. Slow 1200mV 85C Model Removal: 'clk80MHz'
 19. Slow 1200mV 85C Model Removal: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'clk80MHz'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 22. Setup Times
 23. Hold Times
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Slow 1200mV 85C Model Metastability Report
 27. Slow 1200mV 0C Model Fmax Summary
 28. Slow 1200mV 0C Model Setup Summary
 29. Slow 1200mV 0C Model Hold Summary
 30. Slow 1200mV 0C Model Recovery Summary
 31. Slow 1200mV 0C Model Removal Summary
 32. Slow 1200mV 0C Model Minimum Pulse Width Summary
 33. Slow 1200mV 0C Model Setup: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 34. Slow 1200mV 0C Model Setup: 'clk80MHz'
 35. Slow 1200mV 0C Model Hold: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 36. Slow 1200mV 0C Model Hold: 'clk80MHz'
 37. Slow 1200mV 0C Model Recovery: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 38. Slow 1200mV 0C Model Recovery: 'clk80MHz'
 39. Slow 1200mV 0C Model Removal: 'clk80MHz'
 40. Slow 1200mV 0C Model Removal: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 41. Slow 1200mV 0C Model Minimum Pulse Width: 'clk80MHz'
 42. Slow 1200mV 0C Model Minimum Pulse Width: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Slow 1200mV 0C Model Metastability Report
 48. Fast 1200mV 0C Model Setup Summary
 49. Fast 1200mV 0C Model Hold Summary
 50. Fast 1200mV 0C Model Recovery Summary
 51. Fast 1200mV 0C Model Removal Summary
 52. Fast 1200mV 0C Model Minimum Pulse Width Summary
 53. Fast 1200mV 0C Model Setup: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 54. Fast 1200mV 0C Model Setup: 'clk80MHz'
 55. Fast 1200mV 0C Model Hold: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 56. Fast 1200mV 0C Model Hold: 'clk80MHz'
 57. Fast 1200mV 0C Model Recovery: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 58. Fast 1200mV 0C Model Recovery: 'clk80MHz'
 59. Fast 1200mV 0C Model Removal: 'clk80MHz'
 60. Fast 1200mV 0C Model Removal: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 61. Fast 1200mV 0C Model Minimum Pulse Width: 'clk80MHz'
 62. Fast 1200mV 0C Model Minimum Pulse Width: 'mypll|altpll_component|auto_generated|pll1|clk[0]'
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Fast 1200mV 0C Model Metastability Report
 68. Multicorner Timing Analysis Summary
 69. Setup Times
 70. Hold Times
 71. Clock to Output Times
 72. Minimum Clock to Output Times
 73. Board Trace Model Assignments
 74. Input Transition Times
 75. Slow Corner Signal Integrity Metrics
 76. Fast Corner Signal Integrity Metrics
 77. Setup Transfers
 78. Hold Transfers
 79. Recovery Transfers
 80. Removal Transfers
 81. Report TCCS
 82. Report RSKM
 83. Unconstrained Paths
 84. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; LCBsim                                             ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C10E144C8                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                     ;
+---------------------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------+-------------------------------------------------------+
; Clock Name                                        ; Type      ; Period  ; Frequency ; Rise  ; Fall    ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                                              ; Targets                                               ;
+---------------------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------+-------------------------------------------------------+
; clk80MHz                                          ; Base      ; 12.500  ; 80.0 MHz  ; 0.000 ; 6.250   ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                     ; { clk80MHz }                                          ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 208.333 ; 4.8 MHz   ; 0.000 ; 104.166 ; 50.00      ; 50        ; 3           ;       ;        ;           ;            ; false    ; clk80MHz ; mypll|altpll_component|auto_generated|pll1|inclk[0] ; { mypll|altpll_component|auto_generated|pll1|clk[0] } ;
+---------------------------------------------------+-----------+---------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------+-------------------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                      ;
+------------+-----------------+---------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                        ; Note ;
+------------+-----------------+---------------------------------------------------+------+
; 108.81 MHz ; 108.81 MHz      ; mypll|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 170.71 MHz ; 170.71 MHz      ; clk80MHz                                          ;      ;
+------------+-----------------+---------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                        ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; mypll|altpll_component|auto_generated|pll1|clk[0] ; -1.290 ; -1.290        ;
; clk80MHz                                          ; -0.088 ; -0.207        ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                        ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.434 ; 0.000         ;
; clk80MHz                                          ; 0.453 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                                     ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.662 ; -12.029       ;
; clk80MHz                                          ; 8.845  ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                                     ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; clk80MHz                                          ; 1.609 ; 0.000         ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 3.324 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                           ;
+---------------------------------------------------+---------+---------------+
; Clock                                             ; Slack   ; End Point TNS ;
+---------------------------------------------------+---------+---------------+
; clk80MHz                                          ; 5.985   ; 0.000         ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 103.868 ; 0.000         ;
+---------------------------------------------------+---------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                     ;
+---------+----------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                      ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -1.290  ; answers:inst4|data[3]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.245     ; 3.162      ;
; -1.231  ; answers:inst4|data[1]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.245     ; 3.103      ;
; -1.067  ; answers:inst4|data[2]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.245     ; 2.939      ;
; -1.037  ; answers:inst4|data[0]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.244     ; 2.910      ;
; -0.774  ; answers:inst4|data[7]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.245     ; 2.646      ;
; -0.600  ; answers:inst4|data[4]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.245     ; 2.472      ;
; -0.467  ; answers:inst4|data[6]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.245     ; 2.339      ;
; -0.371  ; answers:inst4|data[5]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.245     ; 2.243      ;
; 0.931   ; RQform:inst3|RQ            ; UART_TX:inst5|rqsync[0]      ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.278     ; 0.908      ;
; 199.143 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 9.111      ;
; 199.161 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 9.093      ;
; 199.213 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 9.041      ;
; 199.231 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 9.023      ;
; 199.274 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 8.980      ;
; 199.292 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 8.962      ;
; 199.341 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 8.913      ;
; 199.343 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 8.911      ;
; 199.359 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 8.895      ;
; 199.413 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 8.841      ;
; 199.439 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 8.815      ;
; 199.457 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 8.797      ;
; 199.474 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 8.780      ;
; 199.541 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 8.713      ;
; 199.639 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 8.615      ;
; 199.944 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 8.310      ;
; 200.014 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 8.240      ;
; 200.075 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 8.179      ;
; 200.142 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 8.112      ;
; 200.240 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 8.014      ;
; 202.135 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 6.119      ;
; 202.160 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 6.094      ;
; 202.334 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 5.920      ;
; 202.352 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 5.902      ;
; 202.360 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 5.894      ;
; 202.450 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 5.804      ;
; 202.468 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 5.786      ;
; 202.534 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 5.720      ;
; 202.580 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 5.674      ;
; 202.598 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 5.656      ;
; 202.650 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 5.604      ;
; 202.780 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 5.474      ;
; 202.961 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 5.293      ;
; 203.135 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 5.119      ;
; 203.251 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 5.003      ;
; 203.381 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.873      ;
; 203.452 ; UART_TX:inst5|state.DIROFF ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.802      ;
; 203.519 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.734      ;
; 203.761 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.492      ;
; 203.783 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.470      ;
; 203.830 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.423      ;
; 203.842 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.411      ;
; 203.845 ; UART_TX:inst5|state.DIROFF ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.409      ;
; 203.846 ; UART_TX:inst5|state.DIROFF ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.408      ;
; 203.912 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.341      ;
; 203.913 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.340      ;
; 203.923 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.330      ;
; 203.957 ; UART_TX:inst5|state.DIRON  ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.297      ;
; 203.970 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.283      ;
; 203.970 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.283      ;
; 203.970 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.283      ;
; 203.970 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.283      ;
; 203.970 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.283      ;
; 203.999 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.254      ;
; 204.003 ; UART_TX:inst5|delay[5]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.250      ;
; 204.003 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.250      ;
; 204.032 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|delay[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.079     ; 4.223      ;
; 204.032 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.079     ; 4.223      ;
; 204.032 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.079     ; 4.223      ;
; 204.032 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.079     ; 4.223      ;
; 204.032 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.079     ; 4.223      ;
; 204.032 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.079     ; 4.223      ;
; 204.032 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.079     ; 4.223      ;
; 204.045 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.209      ;
; 204.053 ; UART_TX:inst5|delay[5]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.200      ;
; 204.062 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.191      ;
; 204.063 ; UART_TX:inst5|state.DIRON  ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.191      ;
; 204.063 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.190      ;
; 204.091 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.163      ;
; 204.131 ; UART_TX:inst5|state.DIROFF ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.123      ;
; 204.144 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.109      ;
; 204.144 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.109      ;
; 204.144 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.109      ;
; 204.144 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.109      ;
; 204.144 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.109      ;
; 204.154 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.099      ;
; 204.155 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.098      ;
; 204.197 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.386      ; 4.523      ;
; 204.216 ; UART_TX:inst5|state.DIRON  ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 4.038      ;
; 204.233 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.020      ;
; 204.253 ; UART_TX:inst5|delay[5]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 4.000      ;
; 204.260 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 3.993      ;
; 204.260 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 3.993      ;
; 204.260 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 3.993      ;
; 204.260 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 3.993      ;
; 204.260 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 3.993      ;
; 204.262 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 3.991      ;
; 204.263 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 3.990      ;
; 204.288 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 3.965      ;
; 204.291 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.080     ; 3.963      ;
; 204.307 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.081     ; 3.946      ;
+---------+----------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk80MHz'                                                                                                                                       ;
+--------+-----------------------------+-----------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock                                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; -0.088 ; UART_TX:inst5|switch[0]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.189      ; 6.365      ;
; -0.017 ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 6.297      ;
; -0.017 ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 6.297      ;
; -0.017 ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 6.297      ;
; -0.017 ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 6.297      ;
; -0.017 ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 6.297      ;
; -0.017 ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 6.297      ;
; -0.017 ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 6.297      ;
; 0.009  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.189      ; 6.268      ;
; 0.017  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.189      ; 6.260      ;
; 0.019  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.189      ; 6.258      ;
; 0.019  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.189      ; 6.258      ;
; 0.019  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.189      ; 6.258      ;
; 0.019  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.189      ; 6.258      ;
; 0.019  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.189      ; 6.258      ;
; 0.019  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.189      ; 6.258      ;
; 0.019  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.189      ; 6.258      ;
; 0.022  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.189      ; 6.255      ;
; 0.049  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.189      ; 6.228      ;
; 0.088  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.189      ; 6.189      ;
; 0.089  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.189      ; 6.188      ;
; 0.089  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.189      ; 6.188      ;
; 0.089  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.189      ; 6.188      ;
; 0.089  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.189      ; 6.188      ;
; 0.124  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.189      ; 6.153      ;
; 0.128  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.189      ; 6.149      ;
; 0.132  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.189      ; 6.145      ;
; 0.132  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.189      ; 6.145      ;
; 0.133  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.189      ; 6.144      ;
; 0.133  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.189      ; 6.144      ;
; 0.133  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.189      ; 6.144      ;
; 0.133  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.189      ; 6.144      ;
; 0.133  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.189      ; 6.144      ;
; 0.133  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.189      ; 6.144      ;
; 0.186  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.189      ; 6.091      ;
; 0.195  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.189      ; 6.082      ;
; 0.197  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.189      ; 6.080      ;
; 0.203  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.189      ; 6.074      ;
; 0.238  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.189      ; 6.039      ;
; 0.265  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 6.015      ;
; 0.265  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 6.015      ;
; 0.265  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 6.015      ;
; 0.265  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 6.015      ;
; 0.265  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 6.015      ;
; 0.265  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 6.015      ;
; 0.265  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 6.015      ;
; 0.268  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.189      ; 6.009      ;
; 0.276  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.189      ; 6.001      ;
; 0.300  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.189      ; 5.977      ;
; 0.302  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.189      ; 5.975      ;
; 0.310  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 5.970      ;
; 0.346  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.189      ; 5.931      ;
; 0.380  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 5.900      ;
; 0.417  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 5.863      ;
; 0.434  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.189      ; 5.843      ;
; 0.452  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 5.828      ;
; 0.452  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 5.828      ;
; 0.452  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 5.828      ;
; 0.452  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 5.828      ;
; 0.452  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 5.828      ;
; 0.452  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 5.828      ;
; 0.452  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 5.828      ;
; 0.454  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 5.826      ;
; 0.454  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 5.826      ;
; 0.454  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 5.826      ;
; 0.454  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 5.826      ;
; 0.454  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 5.826      ;
; 0.454  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 5.826      ;
; 0.454  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 5.826      ;
; 0.484  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 5.796      ;
; 0.487  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.189      ; 5.790      ;
; 0.525  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.189      ; 5.752      ;
; 0.582  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 5.698      ;
; 0.596  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 5.684      ;
; 0.596  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 5.684      ;
; 0.596  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 5.684      ;
; 0.596  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 5.684      ;
; 0.596  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 5.684      ;
; 0.596  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 5.684      ;
; 0.596  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 5.684      ;
; 0.718  ; UART_TX:inst5|switch[4]     ; answers:inst4|once          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 5.562      ;
; 0.858  ; UART_TX:inst5|switch[2]     ; answers:inst4|once          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 5.422      ;
; 0.925  ; UART_TX:inst5|switch[3]     ; answers:inst4|once          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 5.355      ;
; 0.939  ; UART_TX:inst5|switch[0]     ; answers:inst4|once          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 5.341      ;
; 1.023  ; UART_TX:inst5|switch[1]     ; answers:inst4|once          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 2.192      ; 5.257      ;
; 6.642  ; globalReset:inst1|count[11] ; globalReset:inst1|rst       ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.079     ; 5.780      ;
; 6.662  ; globalReset:inst1|count[11] ; globalReset:inst1|count[1]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.081     ; 5.758      ;
; 6.662  ; globalReset:inst1|count[11] ; globalReset:inst1|count[2]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.081     ; 5.758      ;
; 6.662  ; globalReset:inst1|count[11] ; globalReset:inst1|count[3]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.081     ; 5.758      ;
; 6.662  ; globalReset:inst1|count[11] ; globalReset:inst1|count[4]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.081     ; 5.758      ;
; 6.662  ; globalReset:inst1|count[11] ; globalReset:inst1|count[5]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.081     ; 5.758      ;
; 6.662  ; globalReset:inst1|count[11] ; globalReset:inst1|count[6]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.081     ; 5.758      ;
; 6.662  ; globalReset:inst1|count[11] ; globalReset:inst1|count[7]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.081     ; 5.758      ;
; 6.662  ; globalReset:inst1|count[11] ; globalReset:inst1|count[8]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.081     ; 5.758      ;
; 6.662  ; globalReset:inst1|count[11] ; globalReset:inst1|count[9]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.081     ; 5.758      ;
; 6.662  ; globalReset:inst1|count[11] ; globalReset:inst1|count[10] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.081     ; 5.758      ;
; 6.662  ; globalReset:inst1|count[11] ; globalReset:inst1|count[11] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.081     ; 5.758      ;
; 6.662  ; globalReset:inst1|count[11] ; globalReset:inst1|count[12] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.081     ; 5.758      ;
; 6.662  ; globalReset:inst1|count[11] ; globalReset:inst1|count[13] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.081     ; 5.758      ;
; 6.662  ; globalReset:inst1|count[11] ; globalReset:inst1|count[14] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.081     ; 5.758      ;
+--------+-----------------------------+-----------------------------+---------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                      ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.434 ; UART_TX:inst5|tx             ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.100      ; 0.746      ;
; 0.453 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; UART_TX:inst5|dirTX          ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_TX:inst5|dirRX          ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_TX:inst5|state.DIRON    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_TX:inst5|state.000      ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.501 ; UART_TX:inst5|delay[6]       ; UART_TX:inst5|delay[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.793      ;
; 0.511 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.803      ;
; 0.526 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.819      ;
; 0.527 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 0.820      ;
; 0.755 ; UART_TX:inst5|delay[5]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.047      ;
; 0.757 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.049      ;
; 0.757 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.049      ;
; 0.768 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.060      ;
; 0.783 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.075      ;
; 0.783 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.075      ;
; 0.784 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.076      ;
; 0.785 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.077      ;
; 0.821 ; UART_TX:inst5|switch[0]      ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.114      ;
; 0.878 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.566      ; 1.656      ;
; 0.882 ; UART_TX:inst5|delay[6]       ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.174      ;
; 0.942 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.234      ;
; 0.943 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.235      ;
; 0.977 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.270      ;
; 1.000 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.293      ;
; 1.021 ; UART_TX:inst5|delay[5]       ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.313      ;
; 1.029 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.322      ;
; 1.037 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.330      ;
; 1.062 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.355      ;
; 1.110 ; UART_TX:inst5|delay[5]       ; UART_TX:inst5|delay[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.402      ;
; 1.111 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.403      ;
; 1.111 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.403      ;
; 1.127 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.419      ;
; 1.129 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.421      ;
; 1.136 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.428      ;
; 1.138 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.431      ;
; 1.138 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|delay[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.430      ;
; 1.145 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.437      ;
; 1.154 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.446      ;
; 1.162 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.454      ;
; 1.227 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.519      ;
; 1.242 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.534      ;
; 1.242 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.534      ;
; 1.251 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.543      ;
; 1.251 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.543      ;
; 1.260 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.552      ;
; 1.267 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.559      ;
; 1.276 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.568      ;
; 1.285 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.577      ;
; 1.290 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.582      ;
; 1.294 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.586      ;
; 1.302 ; UART_TX:inst5|rqsync[0]      ; UART_TX:inst5|rqsync[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.133      ; 1.647      ;
; 1.303 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.595      ;
; 1.361 ; UART_TX:inst5|switch[2]      ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.654      ;
; 1.382 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.674      ;
; 1.391 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.683      ;
; 1.407 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.699      ;
; 1.416 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.708      ;
; 1.435 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.566      ; 2.213      ;
; 1.496 ; UART_TX:inst5|switch[1]      ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.789      ;
; 1.532 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.825      ;
; 1.532 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.825      ;
; 1.532 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.825      ;
; 1.532 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.825      ;
; 1.532 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.825      ;
; 1.532 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.825      ;
; 1.532 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.825      ;
; 1.553 ; UART_TX:inst5|switch[0]      ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.846      ;
; 1.596 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.887      ;
; 1.645 ; UART_TX:inst5|state.000      ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.937      ;
; 1.653 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.945      ;
; 1.653 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.945      ;
; 1.653 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.945      ;
; 1.657 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.949      ;
; 1.664 ; UART_TX:inst5|state.DIRON    ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.957      ;
; 1.697 ; UART_TX:inst5|switch[4]      ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.990      ;
; 1.701 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.994      ;
; 1.701 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.994      ;
; 1.701 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.994      ;
; 1.701 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.994      ;
; 1.701 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.994      ;
; 1.701 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.994      ;
; 1.701 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 1.994      ;
; 1.713 ; UART_TX:inst5|switch[1]      ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.006      ;
; 1.734 ; UART_TX:inst5|switch[3]      ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.027      ;
; 1.737 ; UART_TX:inst5|switch[0]      ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.030      ;
; 1.751 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 2.042      ;
; 1.777 ; UART_TX:inst5|switch[0]      ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.070      ;
; 1.778 ; UART_TX:inst5|rqsync[1]      ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.386     ; 1.604      ;
; 1.780 ; UART_TX:inst5|rqsync[1]      ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.386     ; 1.606      ;
; 1.793 ; UART_TX:inst5|state.DIRON    ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 2.085      ;
; 1.806 ; UART_TX:inst5|delay[6]       ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 2.097      ;
; 1.865 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.567      ; 2.644      ;
; 1.882 ; UART_TX:inst5|switch[2]      ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.081      ; 2.175      ;
; 1.908 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.567      ; 2.687      ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk80MHz'                                                                                                  ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.453 ; UART_RX:inst2|data[0]       ; UART_RX:inst2|data[0]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|data[4]       ; UART_RX:inst2|data[4]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|data[7]       ; UART_RX:inst2|data[7]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|data[5]       ; UART_RX:inst2|data[5]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|data[6]       ; UART_RX:inst2|data[6]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|data[3]       ; UART_RX:inst2|data[3]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|data[1]       ; UART_RX:inst2|data[1]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|data[2]       ; UART_RX:inst2|data[2]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; answers:inst4|cntVal[1]     ; answers:inst4|cntVal[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; answers:inst4|cntVal[0]     ; answers:inst4|cntVal[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; answers:inst4|st.10         ; answers:inst4|st.10         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; answers:inst4|st.00         ; answers:inst4|st.00         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|Valid         ; UART_RX:inst2|Valid         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|delay[3]      ; UART_RX:inst2|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|delay[1]      ; UART_RX:inst2|delay[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|delay[2]      ; UART_RX:inst2|delay[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|place[3]      ; UART_RX:inst2|place[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|place[1]      ; UART_RX:inst2|place[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:inst2|place[2]      ; UART_RX:inst2|place[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[0]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; answers:inst4|cnt[0]        ; answers:inst4|cnt[0]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; RQform:inst3|RQ             ; RQform:inst3|RQ             ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; RQform:inst3|counter[1]     ; RQform:inst3|counter[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; RQform:inst3|counter[0]     ; RQform:inst3|counter[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; RQform:inst3|state.DELAY    ; RQform:inst3|state.DELAY    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; RQform:inst3|state.WAIT     ; RQform:inst3|state.WAIT     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; RQform:inst3|state.00       ; RQform:inst3|state.00       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_RX:inst2|strtcnt[1]    ; UART_RX:inst2|strtcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; UART_RX:inst2|strtcnt[2]    ; UART_RX:inst2|strtcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.746      ;
; 0.465 ; UART_RX:inst2|delay[0]      ; UART_RX:inst2|delay[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.758      ;
; 0.465 ; UART_RX:inst2|place[0]      ; UART_RX:inst2|place[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.758      ;
; 0.465 ; UART_RX:inst2|strtcnt[0]    ; UART_RX:inst2|strtcnt[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.758      ;
; 0.466 ; RQform:inst3|state.CNT      ; RQform:inst3|state.CNT      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.758      ;
; 0.494 ; answers:inst4|cntVal[0]     ; answers:inst4|cntVal[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.787      ;
; 0.502 ; answers:inst4|syncVal[0]    ; answers:inst4|syncVal[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.795      ;
; 0.503 ; UART_RX:inst2|sync[0]       ; UART_RX:inst2|sync[1]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.795      ;
; 0.503 ; UART_RX:inst2|delay[2]      ; UART_RX:inst2|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.796      ;
; 0.508 ; answers:inst4|st.01         ; answers:inst4|cntVal[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.801      ;
; 0.509 ; UART_RX:inst2|delay[0]      ; UART_RX:inst2|delay[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.802      ;
; 0.521 ; UART_RX:inst2|Valid         ; UART_RX:inst2|delay[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.814      ;
; 0.536 ; RQform:inst3|state.CNT      ; RQform:inst3|counter[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.828      ;
; 0.536 ; RQform:inst3|state.CNT      ; RQform:inst3|counter[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.828      ;
; 0.542 ; answers:inst4|syncVal[1]    ; answers:inst4|st.01         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.835      ;
; 0.543 ; answers:inst4|syncVal[1]    ; answers:inst4|st.00         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.836      ;
; 0.544 ; answers:inst4|syncVal[1]    ; answers:inst4|st.10         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.837      ;
; 0.552 ; RQform:inst3|state.CNT      ; RQform:inst3|state.DELAY    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 0.844      ;
; 0.556 ; UART_RX:inst2|place[3]      ; UART_RX:inst2|place[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.849      ;
; 0.567 ; UART_RX:inst2|place[2]      ; UART_RX:inst2|place[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.860      ;
; 0.626 ; answers:inst4|st.00         ; answers:inst4|st.01         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.919      ;
; 0.697 ; UART_RX:inst2|data[5]       ; UART_RX:inst2|oData[5]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.990      ;
; 0.699 ; UART_RX:inst2|data[7]       ; UART_RX:inst2|oData[7]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 0.992      ;
; 0.718 ; UART_RX:inst2|place[0]      ; UART_RX:inst2|place[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.011      ;
; 0.721 ; UART_RX:inst2|place[0]      ; UART_RX:inst2|place[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.014      ;
; 0.725 ; UART_RX:inst2|oData[6]      ; answers:inst4|outdata[6]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.018      ;
; 0.733 ; UART_RX:inst2|oData[4]      ; answers:inst4|outdata[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.079      ; 1.024      ;
; 0.744 ; UART_RX:inst2|strtcnt[0]    ; UART_RX:inst2|strtcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.078      ; 1.034      ;
; 0.745 ; UART_RX:inst2|stepcnt[3]    ; UART_RX:inst2|stepcnt[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.037      ;
; 0.745 ; UART_RX:inst2|stepcnt[1]    ; UART_RX:inst2|stepcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.037      ;
; 0.745 ; globalReset:inst1|count[4]  ; globalReset:inst1|count[4]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.038      ;
; 0.746 ; globalReset:inst1|count[5]  ; globalReset:inst1|count[5]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.039      ;
; 0.748 ; RQform:inst3|delay[2]       ; RQform:inst3|delay[2]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.040      ;
; 0.748 ; RQform:inst3|delay[3]       ; RQform:inst3|delay[3]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.040      ;
; 0.749 ; answers:inst4|cnt[2]        ; answers:inst4|cnt[2]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.041      ;
; 0.749 ; RQform:inst3|delay[1]       ; RQform:inst3|delay[1]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.041      ;
; 0.749 ; UART_RX:inst2|stepcnt[2]    ; UART_RX:inst2|stepcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.041      ;
; 0.749 ; UART_RX:inst2|strtcnt[1]    ; UART_RX:inst2|strtcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.041      ;
; 0.750 ; RQform:inst3|delay[4]       ; RQform:inst3|delay[4]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.042      ;
; 0.750 ; RQform:inst3|counter[0]     ; RQform:inst3|counter[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.042      ;
; 0.751 ; UART_RX:inst2|oData[5]      ; answers:inst4|outdata[5]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.044      ;
; 0.752 ; UART_RX:inst2|oData[7]      ; answers:inst4|outdata[7]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.045      ;
; 0.756 ; UART_RX:inst2|delay[1]      ; UART_RX:inst2|delay[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.049      ;
; 0.759 ; UART_RX:inst2|delay[2]      ; UART_RX:inst2|delay[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.052      ;
; 0.760 ; globalReset:inst1|count[2]  ; globalReset:inst1|count[2]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; globalReset:inst1|count[6]  ; globalReset:inst1|count[6]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; UART_RX:inst2|delay[1]      ; UART_RX:inst2|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.053      ;
; 0.761 ; globalReset:inst1|count[3]  ; globalReset:inst1|count[3]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; globalReset:inst1|count[11] ; globalReset:inst1|count[11] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; globalReset:inst1|count[12] ; globalReset:inst1|count[12] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; globalReset:inst1|count[13] ; globalReset:inst1|count[13] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; globalReset:inst1|count[14] ; globalReset:inst1|count[14] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; globalReset:inst1|count[15] ; globalReset:inst1|count[15] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; globalReset:inst1|count[16] ; globalReset:inst1|count[16] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.053      ;
; 0.762 ; globalReset:inst1|count[8]  ; globalReset:inst1|count[8]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; globalReset:inst1|count[10] ; globalReset:inst1|count[10] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; globalReset:inst1|count[18] ; globalReset:inst1|count[18] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; globalReset:inst1|count[22] ; globalReset:inst1|count[22] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.054      ;
; 0.763 ; answers:inst4|cnt[6]        ; answers:inst4|cnt[6]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; globalReset:inst1|count[19] ; globalReset:inst1|count[19] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; globalReset:inst1|count[20] ; globalReset:inst1|count[20] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; globalReset:inst1|count[27] ; globalReset:inst1|count[27] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; globalReset:inst1|count[29] ; globalReset:inst1|count[29] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; globalReset:inst1|count[28] ; globalReset:inst1|count[28] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; globalReset:inst1|count[30] ; globalReset:inst1|count[30] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.055      ;
; 0.764 ; answers:inst4|cnt[5]        ; answers:inst4|cnt[5]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; answers:inst4|cnt[4]        ; answers:inst4|cnt[4]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; globalReset:inst1|count[21] ; globalReset:inst1|count[21] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; globalReset:inst1|count[7]  ; globalReset:inst1|count[7]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; globalReset:inst1|count[9]  ; globalReset:inst1|count[9]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; globalReset:inst1|count[17] ; globalReset:inst1|count[17] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; globalReset:inst1|count[24] ; globalReset:inst1|count[24] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.056      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                       ;
+--------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                      ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; -0.662 ; globalReset:inst1|rst ; UART_TX:inst5|dirRX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 2.066      ;
; -0.662 ; globalReset:inst1|rst ; UART_TX:inst5|state.TX       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 2.066      ;
; -0.662 ; globalReset:inst1|rst ; UART_TX:inst5|state.MEGAWAIT ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 2.066      ;
; -0.662 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIROFF   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 2.066      ;
; -0.662 ; globalReset:inst1|rst ; UART_TX:inst5|state.000      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 2.066      ;
; -0.662 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIRON    ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 2.066      ;
; -0.662 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[2]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.713     ; 2.066      ;
; -0.453 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[3]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.714     ; 1.856      ;
; -0.453 ; globalReset:inst1|rst ; UART_TX:inst5|switch[4]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.714     ; 1.856      ;
; -0.453 ; globalReset:inst1|rst ; UART_TX:inst5|switch[3]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.714     ; 1.856      ;
; -0.453 ; globalReset:inst1|rst ; UART_TX:inst5|switch[2]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.714     ; 1.856      ;
; -0.453 ; globalReset:inst1|rst ; UART_TX:inst5|switch[1]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.714     ; 1.856      ;
; -0.453 ; globalReset:inst1|rst ; UART_TX:inst5|switch[0]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.714     ; 1.856      ;
; -0.453 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[1]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.714     ; 1.856      ;
; -0.453 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[0]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.714     ; 1.856      ;
; -0.442 ; globalReset:inst1|rst ; UART_TX:inst5|dirTX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.712     ; 1.847      ;
; -0.442 ; globalReset:inst1|rst ; UART_TX:inst5|delay[2]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.712     ; 1.847      ;
; -0.442 ; globalReset:inst1|rst ; UART_TX:inst5|delay[6]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.712     ; 1.847      ;
; -0.442 ; globalReset:inst1|rst ; UART_TX:inst5|delay[5]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.712     ; 1.847      ;
; -0.442 ; globalReset:inst1|rst ; UART_TX:inst5|delay[4]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.712     ; 1.847      ;
; -0.442 ; globalReset:inst1|rst ; UART_TX:inst5|delay[3]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.712     ; 1.847      ;
; -0.442 ; globalReset:inst1|rst ; UART_TX:inst5|delay[1]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.712     ; 1.847      ;
; -0.442 ; globalReset:inst1|rst ; UART_TX:inst5|delay[0]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.712     ; 1.847      ;
; -0.235 ; globalReset:inst1|rst ; UART_TX:inst5|tx             ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.247     ; 2.105      ;
+--------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk80MHz'                                                                                      ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 8.845  ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[0] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.087     ; 3.569      ;
; 8.888  ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[4] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.089     ; 3.524      ;
; 8.888  ; globalReset:inst1|rst ; UART_RX:inst2|rx_act     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.089     ; 3.524      ;
; 8.888  ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[3] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.089     ; 3.524      ;
; 8.888  ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[2] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.089     ; 3.524      ;
; 8.888  ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[1] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.089     ; 3.524      ;
; 8.888  ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[0] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.089     ; 3.524      ;
; 8.888  ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[1] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.089     ; 3.524      ;
; 8.888  ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[2] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.089     ; 3.524      ;
; 9.166  ; globalReset:inst1|rst ; answers:inst4|outdata[0] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 3.255      ;
; 9.166  ; globalReset:inst1|rst ; answers:inst4|outdata[4] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 3.255      ;
; 9.166  ; globalReset:inst1|rst ; answers:inst4|cnt[7]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 3.255      ;
; 9.166  ; globalReset:inst1|rst ; answers:inst4|cnt[6]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 3.255      ;
; 9.166  ; globalReset:inst1|rst ; answers:inst4|cnt[5]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 3.255      ;
; 9.166  ; globalReset:inst1|rst ; answers:inst4|cnt[4]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 3.255      ;
; 9.166  ; globalReset:inst1|rst ; answers:inst4|cnt[3]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 3.255      ;
; 9.166  ; globalReset:inst1|rst ; answers:inst4|cnt[2]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 3.255      ;
; 9.166  ; globalReset:inst1|rst ; answers:inst4|cnt[1]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 3.255      ;
; 9.195  ; globalReset:inst1|rst ; RQform:inst3|RQ          ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.082     ; 3.224      ;
; 9.261  ; globalReset:inst1|rst ; UART_RX:inst2|oData[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 3.164      ;
; 9.261  ; globalReset:inst1|rst ; UART_RX:inst2|data[4]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 3.164      ;
; 9.261  ; globalReset:inst1|rst ; UART_RX:inst2|data[7]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 3.164      ;
; 9.261  ; globalReset:inst1|rst ; UART_RX:inst2|oData[7]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 3.164      ;
; 9.261  ; globalReset:inst1|rst ; UART_RX:inst2|data[5]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 3.164      ;
; 9.261  ; globalReset:inst1|rst ; UART_RX:inst2|oData[5]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 3.164      ;
; 9.261  ; globalReset:inst1|rst ; UART_RX:inst2|data[6]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 3.164      ;
; 9.261  ; globalReset:inst1|rst ; UART_RX:inst2|oData[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 3.164      ;
; 9.261  ; globalReset:inst1|rst ; UART_RX:inst2|oData[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 3.164      ;
; 9.261  ; globalReset:inst1|rst ; UART_RX:inst2|oData[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 3.164      ;
; 9.510  ; globalReset:inst1|rst ; UART_RX:inst2|oData[4]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.912      ;
; 9.510  ; globalReset:inst1|rst ; answers:inst4|outdata[3] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.912      ;
; 9.510  ; globalReset:inst1|rst ; answers:inst4|outdata[1] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.912      ;
; 9.516  ; globalReset:inst1|rst ; RQform:inst3|counter[1]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 2.904      ;
; 9.516  ; globalReset:inst1|rst ; RQform:inst3|counter[0]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 2.904      ;
; 9.516  ; globalReset:inst1|rst ; RQform:inst3|state.DELAY ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 2.904      ;
; 9.516  ; globalReset:inst1|rst ; RQform:inst3|state.CNT   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 2.904      ;
; 9.516  ; globalReset:inst1|rst ; RQform:inst3|state.WAIT  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 2.904      ;
; 9.516  ; globalReset:inst1|rst ; RQform:inst3|delay[4]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 2.904      ;
; 9.516  ; globalReset:inst1|rst ; RQform:inst3|delay[2]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 2.904      ;
; 9.516  ; globalReset:inst1|rst ; RQform:inst3|delay[1]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 2.904      ;
; 9.516  ; globalReset:inst1|rst ; RQform:inst3|delay[0]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 2.904      ;
; 9.516  ; globalReset:inst1|rst ; RQform:inst3|delay[3]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 2.904      ;
; 9.516  ; globalReset:inst1|rst ; RQform:inst3|state.00    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 2.904      ;
; 9.524  ; globalReset:inst1|rst ; UART_RX:inst2|data[3]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.898      ;
; 9.524  ; globalReset:inst1|rst ; UART_RX:inst2|place[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.898      ;
; 9.524  ; globalReset:inst1|rst ; UART_RX:inst2|place[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.898      ;
; 9.524  ; globalReset:inst1|rst ; UART_RX:inst2|place[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.898      ;
; 9.524  ; globalReset:inst1|rst ; UART_RX:inst2|place[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.898      ;
; 9.584  ; globalReset:inst1|rst ; answers:inst4|outdata[7] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 2.841      ;
; 9.584  ; globalReset:inst1|rst ; answers:inst4|outdata[5] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 2.841      ;
; 9.584  ; globalReset:inst1|rst ; answers:inst4|outdata[2] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 2.841      ;
; 9.584  ; globalReset:inst1|rst ; answers:inst4|cntVal[1]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 2.841      ;
; 9.584  ; globalReset:inst1|rst ; answers:inst4|cntVal[0]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 2.841      ;
; 9.584  ; globalReset:inst1|rst ; answers:inst4|st.10      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 2.841      ;
; 9.584  ; globalReset:inst1|rst ; answers:inst4|st.00      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 2.841      ;
; 9.584  ; globalReset:inst1|rst ; answers:inst4|st.01      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.076     ; 2.841      ;
; 9.601  ; globalReset:inst1|rst ; UART_RX:inst2|Valid      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.821      ;
; 9.601  ; globalReset:inst1|rst ; UART_RX:inst2|delay[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.821      ;
; 9.601  ; globalReset:inst1|rst ; UART_RX:inst2|delay[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.821      ;
; 9.601  ; globalReset:inst1|rst ; UART_RX:inst2|delay[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.821      ;
; 9.601  ; globalReset:inst1|rst ; UART_RX:inst2|delay[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 2.821      ;
; 9.851  ; globalReset:inst1|rst ; UART_RX:inst2|data[0]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.567      ;
; 9.851  ; globalReset:inst1|rst ; answers:inst4|data[4]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.567      ;
; 9.851  ; globalReset:inst1|rst ; answers:inst4|data[7]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.567      ;
; 9.851  ; globalReset:inst1|rst ; answers:inst4|data[5]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.567      ;
; 9.851  ; globalReset:inst1|rst ; answers:inst4|data[6]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.567      ;
; 9.851  ; globalReset:inst1|rst ; answers:inst4|data[3]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.567      ;
; 9.851  ; globalReset:inst1|rst ; answers:inst4|data[1]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.567      ;
; 9.851  ; globalReset:inst1|rst ; UART_RX:inst2|data[1]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.567      ;
; 9.851  ; globalReset:inst1|rst ; answers:inst4|data[2]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.567      ;
; 9.851  ; globalReset:inst1|rst ; UART_RX:inst2|data[2]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.567      ;
; 10.213 ; globalReset:inst1|rst ; answers:inst4|outdata[6] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.077     ; 2.211      ;
; 10.213 ; globalReset:inst1|rst ; UART_RX:inst2|oData[6]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.077     ; 2.211      ;
; 10.313 ; globalReset:inst1|rst ; answers:inst4|data[0]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.083     ; 2.105      ;
; 10.355 ; globalReset:inst1|rst ; answers:inst4|cnt[0]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.066      ;
; 10.355 ; globalReset:inst1|rst ; answers:inst4|once       ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.080     ; 2.066      ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk80MHz'                                                                                      ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 1.609 ; globalReset:inst1|rst ; answers:inst4|cnt[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.901      ;
; 1.609 ; globalReset:inst1|rst ; answers:inst4|once       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 1.901      ;
; 1.640 ; globalReset:inst1|rst ; answers:inst4|data[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.077      ; 1.929      ;
; 1.747 ; globalReset:inst1|rst ; answers:inst4|outdata[6] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.084      ; 2.043      ;
; 1.747 ; globalReset:inst1|rst ; UART_RX:inst2|oData[6]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.084      ; 2.043      ;
; 2.040 ; globalReset:inst1|rst ; UART_RX:inst2|data[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.078      ; 2.330      ;
; 2.040 ; globalReset:inst1|rst ; answers:inst4|data[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.078      ; 2.330      ;
; 2.040 ; globalReset:inst1|rst ; answers:inst4|data[7]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.078      ; 2.330      ;
; 2.040 ; globalReset:inst1|rst ; answers:inst4|data[5]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.078      ; 2.330      ;
; 2.040 ; globalReset:inst1|rst ; answers:inst4|data[6]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.078      ; 2.330      ;
; 2.040 ; globalReset:inst1|rst ; answers:inst4|data[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.078      ; 2.330      ;
; 2.040 ; globalReset:inst1|rst ; answers:inst4|data[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.078      ; 2.330      ;
; 2.040 ; globalReset:inst1|rst ; UART_RX:inst2|data[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.078      ; 2.330      ;
; 2.040 ; globalReset:inst1|rst ; answers:inst4|data[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.078      ; 2.330      ;
; 2.040 ; globalReset:inst1|rst ; UART_RX:inst2|data[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.078      ; 2.330      ;
; 2.239 ; globalReset:inst1|rst ; UART_RX:inst2|Valid      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 2.533      ;
; 2.239 ; globalReset:inst1|rst ; UART_RX:inst2|delay[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 2.533      ;
; 2.239 ; globalReset:inst1|rst ; UART_RX:inst2|delay[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 2.533      ;
; 2.239 ; globalReset:inst1|rst ; UART_RX:inst2|delay[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 2.533      ;
; 2.239 ; globalReset:inst1|rst ; UART_RX:inst2|delay[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 2.533      ;
; 2.254 ; globalReset:inst1|rst ; answers:inst4|outdata[7] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.085      ; 2.551      ;
; 2.254 ; globalReset:inst1|rst ; answers:inst4|outdata[5] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.085      ; 2.551      ;
; 2.254 ; globalReset:inst1|rst ; answers:inst4|outdata[2] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.085      ; 2.551      ;
; 2.254 ; globalReset:inst1|rst ; answers:inst4|cntVal[1]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.085      ; 2.551      ;
; 2.254 ; globalReset:inst1|rst ; answers:inst4|cntVal[0]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.085      ; 2.551      ;
; 2.254 ; globalReset:inst1|rst ; answers:inst4|st.10      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.085      ; 2.551      ;
; 2.254 ; globalReset:inst1|rst ; answers:inst4|st.00      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.085      ; 2.551      ;
; 2.254 ; globalReset:inst1|rst ; answers:inst4|st.01      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.085      ; 2.551      ;
; 2.297 ; globalReset:inst1|rst ; UART_RX:inst2|data[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 2.591      ;
; 2.297 ; globalReset:inst1|rst ; UART_RX:inst2|place[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 2.591      ;
; 2.297 ; globalReset:inst1|rst ; UART_RX:inst2|place[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 2.591      ;
; 2.297 ; globalReset:inst1|rst ; UART_RX:inst2|place[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 2.591      ;
; 2.297 ; globalReset:inst1|rst ; UART_RX:inst2|place[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 2.591      ;
; 2.342 ; globalReset:inst1|rst ; UART_RX:inst2|oData[4]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 2.636      ;
; 2.342 ; globalReset:inst1|rst ; answers:inst4|outdata[3] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 2.636      ;
; 2.342 ; globalReset:inst1|rst ; answers:inst4|outdata[1] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.082      ; 2.636      ;
; 2.343 ; globalReset:inst1|rst ; RQform:inst3|counter[1]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.079      ; 2.634      ;
; 2.343 ; globalReset:inst1|rst ; RQform:inst3|counter[0]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.079      ; 2.634      ;
; 2.343 ; globalReset:inst1|rst ; RQform:inst3|state.DELAY ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.079      ; 2.634      ;
; 2.343 ; globalReset:inst1|rst ; RQform:inst3|state.CNT   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.079      ; 2.634      ;
; 2.343 ; globalReset:inst1|rst ; RQform:inst3|state.WAIT  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.079      ; 2.634      ;
; 2.343 ; globalReset:inst1|rst ; RQform:inst3|delay[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.079      ; 2.634      ;
; 2.343 ; globalReset:inst1|rst ; RQform:inst3|delay[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.079      ; 2.634      ;
; 2.343 ; globalReset:inst1|rst ; RQform:inst3|delay[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.079      ; 2.634      ;
; 2.343 ; globalReset:inst1|rst ; RQform:inst3|delay[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.079      ; 2.634      ;
; 2.343 ; globalReset:inst1|rst ; RQform:inst3|delay[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.079      ; 2.634      ;
; 2.343 ; globalReset:inst1|rst ; RQform:inst3|state.00    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.079      ; 2.634      ;
; 2.516 ; globalReset:inst1|rst ; UART_RX:inst2|oData[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.085      ; 2.813      ;
; 2.516 ; globalReset:inst1|rst ; UART_RX:inst2|data[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.085      ; 2.813      ;
; 2.516 ; globalReset:inst1|rst ; UART_RX:inst2|data[7]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.085      ; 2.813      ;
; 2.516 ; globalReset:inst1|rst ; UART_RX:inst2|oData[7]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.085      ; 2.813      ;
; 2.516 ; globalReset:inst1|rst ; UART_RX:inst2|data[5]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.085      ; 2.813      ;
; 2.516 ; globalReset:inst1|rst ; UART_RX:inst2|oData[5]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.085      ; 2.813      ;
; 2.516 ; globalReset:inst1|rst ; UART_RX:inst2|data[6]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.085      ; 2.813      ;
; 2.516 ; globalReset:inst1|rst ; UART_RX:inst2|oData[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.085      ; 2.813      ;
; 2.516 ; globalReset:inst1|rst ; UART_RX:inst2|oData[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.085      ; 2.813      ;
; 2.516 ; globalReset:inst1|rst ; UART_RX:inst2|oData[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.085      ; 2.813      ;
; 2.609 ; globalReset:inst1|rst ; RQform:inst3|RQ          ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.078      ; 2.899      ;
; 2.653 ; globalReset:inst1|rst ; answers:inst4|outdata[0] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 2.945      ;
; 2.653 ; globalReset:inst1|rst ; answers:inst4|outdata[4] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 2.945      ;
; 2.653 ; globalReset:inst1|rst ; answers:inst4|cnt[7]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 2.945      ;
; 2.653 ; globalReset:inst1|rst ; answers:inst4|cnt[6]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 2.945      ;
; 2.653 ; globalReset:inst1|rst ; answers:inst4|cnt[5]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 2.945      ;
; 2.653 ; globalReset:inst1|rst ; answers:inst4|cnt[4]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 2.945      ;
; 2.653 ; globalReset:inst1|rst ; answers:inst4|cnt[3]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 2.945      ;
; 2.653 ; globalReset:inst1|rst ; answers:inst4|cnt[2]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 2.945      ;
; 2.653 ; globalReset:inst1|rst ; answers:inst4|cnt[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.080      ; 2.945      ;
; 2.838 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[4] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 3.121      ;
; 2.838 ; globalReset:inst1|rst ; UART_RX:inst2|rx_act     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 3.121      ;
; 2.838 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[3] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 3.121      ;
; 2.838 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[2] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 3.121      ;
; 2.838 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[1] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 3.121      ;
; 2.838 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[0] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 3.121      ;
; 2.838 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[1] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 3.121      ;
; 2.838 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[2] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 3.121      ;
; 2.895 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[0] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 3.181      ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                       ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                      ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; 3.324 ; globalReset:inst1|rst ; UART_TX:inst5|tx             ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.706     ; 1.929      ;
; 3.606 ; globalReset:inst1|rst ; UART_TX:inst5|dirTX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.726      ;
; 3.606 ; globalReset:inst1|rst ; UART_TX:inst5|delay[2]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.726      ;
; 3.606 ; globalReset:inst1|rst ; UART_TX:inst5|delay[6]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.726      ;
; 3.606 ; globalReset:inst1|rst ; UART_TX:inst5|delay[5]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.726      ;
; 3.606 ; globalReset:inst1|rst ; UART_TX:inst5|delay[4]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.726      ;
; 3.606 ; globalReset:inst1|rst ; UART_TX:inst5|delay[3]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.726      ;
; 3.606 ; globalReset:inst1|rst ; UART_TX:inst5|delay[1]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.726      ;
; 3.606 ; globalReset:inst1|rst ; UART_TX:inst5|delay[0]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.191     ; 1.726      ;
; 3.617 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[3]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.192     ; 1.736      ;
; 3.617 ; globalReset:inst1|rst ; UART_TX:inst5|switch[4]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.192     ; 1.736      ;
; 3.617 ; globalReset:inst1|rst ; UART_TX:inst5|switch[3]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.192     ; 1.736      ;
; 3.617 ; globalReset:inst1|rst ; UART_TX:inst5|switch[2]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.192     ; 1.736      ;
; 3.617 ; globalReset:inst1|rst ; UART_TX:inst5|switch[1]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.192     ; 1.736      ;
; 3.617 ; globalReset:inst1|rst ; UART_TX:inst5|switch[0]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.192     ; 1.736      ;
; 3.617 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[1]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.192     ; 1.736      ;
; 3.617 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[0]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.192     ; 1.736      ;
; 3.782 ; globalReset:inst1|rst ; UART_TX:inst5|dirRX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.192     ; 1.901      ;
; 3.782 ; globalReset:inst1|rst ; UART_TX:inst5|state.TX       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.192     ; 1.901      ;
; 3.782 ; globalReset:inst1|rst ; UART_TX:inst5|state.MEGAWAIT ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.192     ; 1.901      ;
; 3.782 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIROFF   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.192     ; 1.901      ;
; 3.782 ; globalReset:inst1|rst ; UART_TX:inst5|state.000      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.192     ; 1.901      ;
; 3.782 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIRON    ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.192     ; 1.901      ;
; 3.782 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[2]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -2.192     ; 1.901      ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk80MHz'                                                         ;
+-------+--------------+----------------+-----------------+----------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                      ;
+-------+--------------+----------------+-----------------+----------+------------+-----------------------------+
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[0]       ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[1]       ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[2]       ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[3]       ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[0]      ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[1]      ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[2]      ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[3]      ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[1]       ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[2]       ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[3]       ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[4]       ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[5]       ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[6]       ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[7]       ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[0]  ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[10] ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[11] ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[12] ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[13] ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[14] ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[15] ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[1]  ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[2]  ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[3]  ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[4]  ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[5]  ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[6]  ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[7]  ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[8]  ;
; 5.985 ; 6.173        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[9]  ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|Valid         ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[0]      ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[1]      ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[2]      ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[3]      ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[4]      ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[0]    ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[1]        ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[2]        ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[3]        ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[4]        ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[5]        ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[6]        ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[7]        ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[0]       ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|outdata[0]    ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|outdata[1]    ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|outdata[3]    ;
; 5.986 ; 6.174        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|outdata[4]    ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|RQ             ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|counter[0]     ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|counter[1]     ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[0]       ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[1]       ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[2]       ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[3]       ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[4]       ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.00       ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.CNT      ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.DELAY    ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.WAIT     ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[4]       ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[5]       ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[6]       ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[7]       ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[0]      ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[1]      ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[2]      ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[3]      ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[5]      ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[6]      ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[7]      ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|rx_act        ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[0]    ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[1]    ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[2]    ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[3]    ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[4]    ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[1]    ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[2]    ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|sync[0]       ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|sync[1]       ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntVal[0]     ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntVal[1]     ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[0]        ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|once          ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|outdata[2]    ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|outdata[5]    ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|outdata[6]    ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|outdata[7]    ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|st.00         ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|st.01         ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|st.10         ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|syncVal[0]    ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|syncVal[1]    ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[16] ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[17] ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[18] ;
; 5.987 ; 6.175        ; 0.188          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[19] ;
+-------+--------------+----------------+-----------------+----------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                        ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                  ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; 103.868 ; 104.088      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[0]                                                 ;
; 103.873 ; 104.093      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[1]                                                 ;
; 103.873 ; 104.093      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|tx                                                        ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[0]                                                  ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[1]                                                  ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[2]                                                  ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[3]                                                  ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[4]                                                  ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[5]                                                  ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[6]                                                  ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirRX                                                     ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirTX                                                     ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[0]                                              ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[1]                                              ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[2]                                              ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[3]                                              ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.000                                                 ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIROFF                                              ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIRON                                               ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.MEGAWAIT                                            ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.TX                                                  ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[0]                                                 ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[1]                                                 ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[2]                                                 ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[3]                                                 ;
; 103.886 ; 104.106      ; 0.220          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[4]                                                 ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[0]                                                  ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[1]                                                  ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[2]                                                  ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[3]                                                  ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[4]                                                  ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[5]                                                  ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[6]                                                  ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirRX                                                     ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirTX                                                     ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[0]                                              ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[1]                                              ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[2]                                              ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[3]                                              ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.000                                                 ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIROFF                                              ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIRON                                               ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.MEGAWAIT                                            ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.TX                                                  ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[0]                                                 ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[1]                                                 ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[2]                                                 ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[3]                                                 ;
; 104.037 ; 104.225      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[4]                                                 ;
; 104.050 ; 104.238      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[1]                                                 ;
; 104.050 ; 104.238      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|tx                                                        ;
; 104.055 ; 104.243      ; 0.188          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[0]                                                 ;
; 104.133 ; 104.133      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mypll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 104.133 ; 104.133      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mypll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 104.137 ; 104.137      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|rqsync[0]|clk                                                     ;
; 104.142 ; 104.142      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|rqsync[1]|clk                                                     ;
; 104.142 ; 104.142      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|tx|clk                                                            ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[0]|clk                                                      ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[1]|clk                                                      ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[2]|clk                                                      ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[3]|clk                                                      ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[4]|clk                                                      ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[5]|clk                                                      ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[6]|clk                                                      ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|dirRX|clk                                                         ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|dirTX|clk                                                         ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[0]|clk                                                  ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[1]|clk                                                  ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[2]|clk                                                  ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[3]|clk                                                  ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.000|clk                                                     ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.DIROFF|clk                                                  ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.DIRON|clk                                                   ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.MEGAWAIT|clk                                                ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.TX|clk                                                      ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[0]|clk                                                     ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[1]|clk                                                     ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[2]|clk                                                     ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[3]|clk                                                     ;
; 104.155 ; 104.155      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[4]|clk                                                     ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[0]|clk                                                      ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[1]|clk                                                      ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[2]|clk                                                      ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[3]|clk                                                      ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[4]|clk                                                      ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[5]|clk                                                      ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[6]|clk                                                      ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|dirRX|clk                                                         ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|dirTX|clk                                                         ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[0]|clk                                                  ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[1]|clk                                                  ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[2]|clk                                                  ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[3]|clk                                                  ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.000|clk                                                     ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.DIROFF|clk                                                  ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.DIRON|clk                                                   ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.MEGAWAIT|clk                                                ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.TX|clk                                                      ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[0]|clk                                                     ;
; 104.177 ; 104.177      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[1]|clk                                                     ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RX        ; clk80MHz   ; 2.752 ; 3.022 ; Rise       ; clk80MHz        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RX        ; clk80MHz   ; -2.265 ; -2.513 ; Rise       ; clk80MHz        ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                         ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; DataFromCFM[*]  ; clk80MHz   ; 8.781 ; 8.774 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[0] ; clk80MHz   ; 6.499 ; 6.390 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[1] ; clk80MHz   ; 6.563 ; 6.460 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[2] ; clk80MHz   ; 6.579 ; 6.479 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[3] ; clk80MHz   ; 6.440 ; 6.327 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[4] ; clk80MHz   ; 7.027 ; 6.967 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[5] ; clk80MHz   ; 7.573 ; 7.609 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[6] ; clk80MHz   ; 8.781 ; 8.774 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[7] ; clk80MHz   ; 6.552 ; 6.463 ; Rise       ; clk80MHz                                          ;
; LCBreq          ; clk80MHz   ; 7.104 ; 6.807 ; Rise       ; clk80MHz                                          ;
; ValRX           ; clk80MHz   ; 6.827 ; 6.605 ; Rise       ; clk80MHz                                          ;
; test1           ; clk80MHz   ; 7.724 ; 7.469 ; Rise       ; clk80MHz                                          ;
; test2           ; clk80MHz   ; 7.597 ; 7.349 ; Rise       ; clk80MHz                                          ;
; TX              ; clk80MHz   ; 8.250 ; 8.997 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirRX           ; clk80MHz   ; 5.757 ; 5.516 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirTX           ; clk80MHz   ; 4.211 ; 4.034 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test            ; clk80MHz   ; 4.081 ; 3.896 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test3           ; clk80MHz   ; 6.898 ; 7.397 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; DataFromCFM[*]  ; clk80MHz   ; 6.298 ; 6.189 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[0] ; clk80MHz   ; 6.356 ; 6.250 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[1] ; clk80MHz   ; 6.420 ; 6.321 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[2] ; clk80MHz   ; 6.436 ; 6.340 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[3] ; clk80MHz   ; 6.298 ; 6.189 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[4] ; clk80MHz   ; 6.865 ; 6.807 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[5] ; clk80MHz   ; 7.444 ; 7.483 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[6] ; clk80MHz   ; 8.604 ; 8.600 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[7] ; clk80MHz   ; 6.410 ; 6.325 ; Rise       ; clk80MHz                                          ;
; LCBreq          ; clk80MHz   ; 6.935 ; 6.646 ; Rise       ; clk80MHz                                          ;
; ValRX           ; clk80MHz   ; 6.668 ; 6.451 ; Rise       ; clk80MHz                                          ;
; test1           ; clk80MHz   ; 7.531 ; 7.281 ; Rise       ; clk80MHz                                          ;
; test2           ; clk80MHz   ; 7.408 ; 7.165 ; Rise       ; clk80MHz                                          ;
; TX              ; clk80MHz   ; 7.681 ; 8.417 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirRX           ; clk80MHz   ; 5.224 ; 4.989 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirTX           ; clk80MHz   ; 3.735 ; 3.561 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test            ; clk80MHz   ; 3.609 ; 3.427 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test3           ; clk80MHz   ; 6.310 ; 6.794 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                       ;
+------------+-----------------+---------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                        ; Note ;
+------------+-----------------+---------------------------------------------------+------+
; 113.82 MHz ; 113.82 MHz      ; mypll|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 177.81 MHz ; 177.81 MHz      ; clk80MHz                                          ;      ;
+------------+-----------------+---------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                         ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.773 ; -0.773        ;
; clk80MHz                                          ; -0.085 ; -0.488        ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                         ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.383 ; 0.000         ;
; clk80MHz                                          ; 0.401 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                                      ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.176 ; -1.232        ;
; clk80MHz                                          ; 9.038  ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                                      ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; clk80MHz                                          ; 1.433 ; 0.000         ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 2.869 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                            ;
+---------------------------------------------------+---------+---------------+
; Clock                                             ; Slack   ; End Point TNS ;
+---------------------------------------------------+---------+---------------+
; clk80MHz                                          ; 5.984   ; 0.000         ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 103.838 ; 0.000         ;
+---------------------------------------------------+---------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                      ;
+---------+----------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                      ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; -0.773  ; answers:inst4|data[3]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.912     ; 2.979      ;
; -0.655  ; answers:inst4|data[1]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.912     ; 2.861      ;
; -0.506  ; answers:inst4|data[2]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.912     ; 2.712      ;
; -0.497  ; answers:inst4|data[0]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.911     ; 2.704      ;
; -0.270  ; answers:inst4|data[7]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.912     ; 2.476      ;
; -0.133  ; answers:inst4|data[4]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.912     ; 2.339      ;
; 0.066   ; answers:inst4|data[6]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.912     ; 2.140      ;
; 0.110   ; answers:inst4|data[5]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.912     ; 2.096      ;
; 1.353   ; RQform:inst3|RQ            ; UART_TX:inst5|rqsync[0]      ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.947     ; 0.818      ;
; 199.547 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 8.717      ;
; 199.597 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 8.667      ;
; 199.630 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 8.634      ;
; 199.680 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 8.584      ;
; 199.788 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 8.476      ;
; 199.790 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 8.474      ;
; 199.803 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 8.461      ;
; 199.838 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 8.426      ;
; 199.873 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 8.391      ;
; 199.886 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 8.378      ;
; 199.932 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 8.332      ;
; 200.015 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 8.249      ;
; 200.031 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 8.233      ;
; 200.044 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 8.220      ;
; 200.173 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 8.091      ;
; 200.316 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 7.948      ;
; 200.366 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 7.898      ;
; 200.559 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 7.705      ;
; 200.572 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 7.692      ;
; 200.701 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 7.563      ;
; 202.547 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 5.717      ;
; 202.608 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 5.656      ;
; 202.626 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 5.638      ;
; 202.691 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 5.573      ;
; 202.788 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 5.476      ;
; 202.802 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 5.461      ;
; 202.842 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 5.422      ;
; 202.849 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 5.415      ;
; 202.885 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 5.378      ;
; 202.925 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 5.339      ;
; 203.043 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 5.220      ;
; 203.083 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 5.181      ;
; 203.316 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 4.948      ;
; 203.377 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 4.887      ;
; 203.571 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.692      ;
; 203.611 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 4.653      ;
; 203.667 ; UART_TX:inst5|state.DIROFF ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.596      ;
; 203.742 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.520      ;
; 203.994 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.268      ;
; 204.012 ; UART_TX:inst5|state.DIROFF ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.251      ;
; 204.013 ; UART_TX:inst5|state.DIROFF ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.250      ;
; 204.026 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.237      ;
; 204.065 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.198      ;
; 204.083 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.180      ;
; 204.087 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.175      ;
; 204.088 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 4.174      ;
; 204.206 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 4.057      ;
; 204.294 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.969      ;
; 204.294 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.969      ;
; 204.294 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.969      ;
; 204.294 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.969      ;
; 204.294 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.969      ;
; 204.296 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.967      ;
; 204.297 ; UART_TX:inst5|state.DIRON  ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.966      ;
; 204.301 ; UART_TX:inst5|delay[5]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 3.961      ;
; 204.303 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 3.959      ;
; 204.322 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.941      ;
; 204.329 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|delay[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 3.935      ;
; 204.329 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 3.935      ;
; 204.329 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 3.935      ;
; 204.329 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 3.935      ;
; 204.329 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 3.935      ;
; 204.329 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 3.935      ;
; 204.329 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.071     ; 3.935      ;
; 204.339 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 3.923      ;
; 204.340 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 3.922      ;
; 204.355 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.908      ;
; 204.355 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.908      ;
; 204.355 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.908      ;
; 204.355 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.908      ;
; 204.355 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.908      ;
; 204.356 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 3.906      ;
; 204.359 ; UART_TX:inst5|state.DIRON  ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.904      ;
; 204.379 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.884      ;
; 204.383 ; UART_TX:inst5|delay[5]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 3.879      ;
; 204.392 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 3.870      ;
; 204.408 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.370      ; 4.297      ;
; 204.442 ; UART_TX:inst5|state.DIROFF ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.821      ;
; 204.520 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 3.742      ;
; 204.537 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.726      ;
; 204.549 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 3.713      ;
; 204.549 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 3.713      ;
; 204.549 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 3.713      ;
; 204.549 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 3.713      ;
; 204.549 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 3.713      ;
; 204.561 ; UART_TX:inst5|state.DIRON  ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.702      ;
; 204.561 ; UART_TX:inst5|delay[1]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 3.701      ;
; 204.565 ; UART_TX:inst5|delay[5]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 3.697      ;
; 204.567 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.073     ; 3.695      ;
; 204.589 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.674      ;
; 204.589 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.072     ; 3.674      ;
+---------+----------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk80MHz'                                                                                                                                        ;
+--------+-----------------------------+-----------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock                                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; -0.085 ; UART_TX:inst5|switch[0]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.894      ; 6.068      ;
; -0.054 ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.897      ; 6.040      ;
; -0.054 ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.897      ; 6.040      ;
; -0.054 ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.897      ; 6.040      ;
; -0.054 ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.897      ; 6.040      ;
; -0.054 ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.897      ; 6.040      ;
; -0.054 ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.897      ; 6.040      ;
; -0.054 ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.897      ; 6.040      ;
; -0.025 ; UART_TX:inst5|switch[0]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.894      ; 6.008      ;
; 0.003  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.894      ; 5.980      ;
; 0.009  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.894      ; 5.974      ;
; 0.009  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.894      ; 5.974      ;
; 0.009  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.894      ; 5.974      ;
; 0.009  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.894      ; 5.974      ;
; 0.009  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.894      ; 5.974      ;
; 0.009  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.894      ; 5.974      ;
; 0.009  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.894      ; 5.974      ;
; 0.019  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.894      ; 5.964      ;
; 0.029  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.894      ; 5.954      ;
; 0.059  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.894      ; 5.924      ;
; 0.059  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.894      ; 5.924      ;
; 0.059  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.894      ; 5.924      ;
; 0.059  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.894      ; 5.924      ;
; 0.059  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.894      ; 5.924      ;
; 0.109  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.894      ; 5.874      ;
; 0.113  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.894      ; 5.870      ;
; 0.120  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.894      ; 5.863      ;
; 0.121  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.894      ; 5.862      ;
; 0.131  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.894      ; 5.852      ;
; 0.140  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.894      ; 5.843      ;
; 0.154  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.894      ; 5.829      ;
; 0.164  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.894      ; 5.819      ;
; 0.164  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.894      ; 5.819      ;
; 0.211  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.894      ; 5.772      ;
; 0.212  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.897      ; 5.774      ;
; 0.212  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.897      ; 5.774      ;
; 0.212  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.897      ; 5.774      ;
; 0.212  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.897      ; 5.774      ;
; 0.212  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.897      ; 5.774      ;
; 0.212  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.897      ; 5.774      ;
; 0.212  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.897      ; 5.774      ;
; 0.213  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.894      ; 5.770      ;
; 0.214  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.894      ; 5.769      ;
; 0.225  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.894      ; 5.758      ;
; 0.225  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.894      ; 5.758      ;
; 0.225  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.894      ; 5.758      ;
; 0.225  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.894      ; 5.758      ;
; 0.235  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.894      ; 5.748      ;
; 0.288  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.894      ; 5.695      ;
; 0.290  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.896      ; 5.695      ;
; 0.325  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.894      ; 5.658      ;
; 0.340  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.896      ; 5.645      ;
; 0.389  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.894      ; 5.594      ;
; 0.488  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.897      ; 5.498      ;
; 0.488  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.897      ; 5.498      ;
; 0.488  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.897      ; 5.498      ;
; 0.488  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.897      ; 5.498      ;
; 0.488  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.897      ; 5.498      ;
; 0.488  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.897      ; 5.498      ;
; 0.488  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.897      ; 5.498      ;
; 0.490  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.894      ; 5.493      ;
; 0.506  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.896      ; 5.479      ;
; 0.513  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.897      ; 5.473      ;
; 0.513  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.897      ; 5.473      ;
; 0.513  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.897      ; 5.473      ;
; 0.513  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.897      ; 5.473      ;
; 0.513  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.897      ; 5.473      ;
; 0.513  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.897      ; 5.473      ;
; 0.513  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.897      ; 5.473      ;
; 0.519  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.896      ; 5.466      ;
; 0.578  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.894      ; 5.405      ;
; 0.602  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.894      ; 5.381      ;
; 0.648  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.896      ; 5.337      ;
; 0.649  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.897      ; 5.337      ;
; 0.649  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.897      ; 5.337      ;
; 0.649  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.897      ; 5.337      ;
; 0.649  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.897      ; 5.337      ;
; 0.649  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.897      ; 5.337      ;
; 0.649  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.897      ; 5.337      ;
; 0.649  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.897      ; 5.337      ;
; 0.681  ; UART_TX:inst5|switch[4]     ; answers:inst4|once          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.896      ; 5.304      ;
; 0.882  ; UART_TX:inst5|switch[0]     ; answers:inst4|once          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.896      ; 5.103      ;
; 0.899  ; UART_TX:inst5|switch[2]     ; answers:inst4|once          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.896      ; 5.086      ;
; 0.931  ; UART_TX:inst5|switch[3]     ; answers:inst4|once          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.896      ; 5.054      ;
; 1.060  ; UART_TX:inst5|switch[1]     ; answers:inst4|once          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.896      ; 4.925      ;
; 6.876  ; globalReset:inst1|count[11] ; globalReset:inst1|rst       ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.072     ; 5.554      ;
; 6.898  ; globalReset:inst1|count[11] ; globalReset:inst1|count[1]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.072     ; 5.532      ;
; 6.898  ; globalReset:inst1|count[11] ; globalReset:inst1|count[2]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.072     ; 5.532      ;
; 6.898  ; globalReset:inst1|count[11] ; globalReset:inst1|count[3]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.072     ; 5.532      ;
; 6.898  ; globalReset:inst1|count[11] ; globalReset:inst1|count[4]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.072     ; 5.532      ;
; 6.898  ; globalReset:inst1|count[11] ; globalReset:inst1|count[5]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.072     ; 5.532      ;
; 6.898  ; globalReset:inst1|count[11] ; globalReset:inst1|count[6]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.072     ; 5.532      ;
; 6.898  ; globalReset:inst1|count[11] ; globalReset:inst1|count[7]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.072     ; 5.532      ;
; 6.898  ; globalReset:inst1|count[11] ; globalReset:inst1|count[8]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.072     ; 5.532      ;
; 6.898  ; globalReset:inst1|count[11] ; globalReset:inst1|count[9]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.072     ; 5.532      ;
; 6.898  ; globalReset:inst1|count[11] ; globalReset:inst1|count[10] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.072     ; 5.532      ;
; 6.898  ; globalReset:inst1|count[11] ; globalReset:inst1|count[11] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.072     ; 5.532      ;
; 6.898  ; globalReset:inst1|count[11] ; globalReset:inst1|count[12] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.072     ; 5.532      ;
; 6.898  ; globalReset:inst1|count[11] ; globalReset:inst1|count[13] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.072     ; 5.532      ;
; 6.898  ; globalReset:inst1|count[11] ; globalReset:inst1|count[14] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.072     ; 5.532      ;
+--------+-----------------------------+-----------------------------+---------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                       ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.383 ; UART_TX:inst5|tx             ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.091      ; 0.669      ;
; 0.401 ; UART_TX:inst5|dirTX          ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; UART_TX:inst5|dirRX          ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_TX:inst5|state.DIRON    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_TX:inst5|state.000      ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.460 ; UART_TX:inst5|delay[6]       ; UART_TX:inst5|delay[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.728      ;
; 0.472 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.739      ;
; 0.484 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.751      ;
; 0.484 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.751      ;
; 0.702 ; UART_TX:inst5|delay[5]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.970      ;
; 0.704 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.972      ;
; 0.705 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.973      ;
; 0.715 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.983      ;
; 0.727 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 0.995      ;
; 0.730 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.997      ;
; 0.733 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.000      ;
; 0.737 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.005      ;
; 0.753 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.532      ; 1.480      ;
; 0.764 ; UART_TX:inst5|switch[0]      ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.031      ;
; 0.804 ; UART_TX:inst5|delay[6]       ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.072      ;
; 0.877 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.144      ;
; 0.878 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.145      ;
; 0.893 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.160      ;
; 0.898 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.165      ;
; 0.935 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.203      ;
; 0.938 ; UART_TX:inst5|delay[5]       ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.206      ;
; 0.940 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.208      ;
; 0.949 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.217      ;
; 1.024 ; UART_TX:inst5|delay[5]       ; UART_TX:inst5|delay[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.292      ;
; 1.028 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.296      ;
; 1.029 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.297      ;
; 1.034 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.302      ;
; 1.035 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.303      ;
; 1.046 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.314      ;
; 1.049 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|delay[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.317      ;
; 1.050 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.318      ;
; 1.052 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.319      ;
; 1.055 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.323      ;
; 1.061 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.329      ;
; 1.115 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.381      ;
; 1.128 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.396      ;
; 1.128 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.396      ;
; 1.141 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.407      ;
; 1.143 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.410      ;
; 1.150 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.418      ;
; 1.151 ; UART_TX:inst5|rqsync[0]      ; UART_TX:inst5|rqsync[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.127      ; 1.473      ;
; 1.151 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.419      ;
; 1.157 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.425      ;
; 1.168 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.436      ;
; 1.172 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.440      ;
; 1.183 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.451      ;
; 1.185 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.453      ;
; 1.250 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.518      ;
; 1.267 ; UART_TX:inst5|switch[2]      ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.534      ;
; 1.273 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.532      ; 2.000      ;
; 1.273 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.541      ;
; 1.279 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.547      ;
; 1.294 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.562      ;
; 1.373 ; UART_TX:inst5|switch[1]      ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.640      ;
; 1.395 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.663      ;
; 1.395 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.663      ;
; 1.395 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.663      ;
; 1.395 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.663      ;
; 1.395 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.663      ;
; 1.395 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.663      ;
; 1.395 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.663      ;
; 1.412 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.679      ;
; 1.437 ; UART_TX:inst5|switch[0]      ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.704      ;
; 1.480 ; UART_TX:inst5|state.DIRON    ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.748      ;
; 1.500 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.766      ;
; 1.500 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.766      ;
; 1.500 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.071      ; 1.766      ;
; 1.501 ; UART_TX:inst5|state.000      ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.768      ;
; 1.501 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.769      ;
; 1.530 ; UART_TX:inst5|switch[4]      ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.797      ;
; 1.570 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.838      ;
; 1.570 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.838      ;
; 1.570 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.838      ;
; 1.570 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.838      ;
; 1.570 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.838      ;
; 1.570 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.838      ;
; 1.570 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.073      ; 1.838      ;
; 1.578 ; UART_TX:inst5|switch[3]      ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.845      ;
; 1.588 ; UART_TX:inst5|switch[1]      ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.855      ;
; 1.599 ; UART_TX:inst5|switch[0]      ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.866      ;
; 1.604 ; UART_TX:inst5|rqsync[1]      ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.369     ; 1.430      ;
; 1.605 ; UART_TX:inst5|rqsync[1]      ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.369     ; 1.431      ;
; 1.606 ; UART_TX:inst5|state.DIRON    ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.873      ;
; 1.606 ; UART_TX:inst5|switch[0]      ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.873      ;
; 1.612 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.879      ;
; 1.631 ; UART_TX:inst5|delay[6]       ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.898      ;
; 1.642 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.533      ; 2.370      ;
; 1.670 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.533      ; 2.398      ;
; 1.723 ; UART_TX:inst5|switch[2]      ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.990      ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk80MHz'                                                                                                   ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.401 ; UART_RX:inst2|data[0]       ; UART_RX:inst2|data[0]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_RX:inst2|data[3]       ; UART_RX:inst2|data[3]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_RX:inst2|data[1]       ; UART_RX:inst2|data[1]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_RX:inst2|data[2]       ; UART_RX:inst2|data[2]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_RX:inst2|place[3]      ; UART_RX:inst2|place[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_RX:inst2|place[1]      ; UART_RX:inst2|place[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_RX:inst2|place[2]      ; UART_RX:inst2|place[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; UART_RX:inst2|data[4]       ; UART_RX:inst2|data[4]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|data[7]       ; UART_RX:inst2|data[7]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|data[5]       ; UART_RX:inst2|data[5]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|data[6]       ; UART_RX:inst2|data[6]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; answers:inst4|cnt[0]        ; answers:inst4|cnt[0]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; answers:inst4|cntVal[1]     ; answers:inst4|cntVal[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; answers:inst4|cntVal[0]     ; answers:inst4|cntVal[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; answers:inst4|st.10         ; answers:inst4|st.10         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; answers:inst4|st.00         ; answers:inst4|st.00         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; RQform:inst3|RQ             ; RQform:inst3|RQ             ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; RQform:inst3|counter[1]     ; RQform:inst3|counter[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; RQform:inst3|counter[0]     ; RQform:inst3|counter[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; RQform:inst3|state.DELAY    ; RQform:inst3|state.DELAY    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; RQform:inst3|state.WAIT     ; RQform:inst3|state.WAIT     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; RQform:inst3|state.00       ; RQform:inst3|state.00       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|Valid         ; UART_RX:inst2|Valid         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|delay[3]      ; UART_RX:inst2|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|delay[1]      ; UART_RX:inst2|delay[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|delay[2]      ; UART_RX:inst2|delay[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|strtcnt[1]    ; UART_RX:inst2|strtcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; UART_RX:inst2|strtcnt[2]    ; UART_RX:inst2|strtcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[0]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.669      ;
; 0.416 ; UART_RX:inst2|place[0]      ; UART_RX:inst2|place[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.684      ;
; 0.417 ; RQform:inst3|state.CNT      ; RQform:inst3|state.CNT      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; UART_RX:inst2|delay[0]      ; UART_RX:inst2|delay[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.684      ;
; 0.417 ; UART_RX:inst2|strtcnt[0]    ; UART_RX:inst2|strtcnt[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.684      ;
; 0.456 ; answers:inst4|cntVal[0]     ; answers:inst4|cntVal[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.723      ;
; 0.465 ; UART_RX:inst2|delay[2]      ; UART_RX:inst2|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.732      ;
; 0.471 ; answers:inst4|syncVal[0]    ; answers:inst4|syncVal[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.738      ;
; 0.471 ; UART_RX:inst2|sync[0]       ; UART_RX:inst2|sync[1]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.738      ;
; 0.476 ; answers:inst4|st.01         ; answers:inst4|cntVal[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.743      ;
; 0.477 ; UART_RX:inst2|delay[0]      ; UART_RX:inst2|delay[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.744      ;
; 0.481 ; UART_RX:inst2|Valid         ; UART_RX:inst2|delay[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.748      ;
; 0.494 ; RQform:inst3|state.CNT      ; RQform:inst3|counter[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.761      ;
; 0.494 ; RQform:inst3|state.CNT      ; RQform:inst3|counter[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.761      ;
; 0.506 ; answers:inst4|syncVal[1]    ; answers:inst4|st.01         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.773      ;
; 0.506 ; answers:inst4|syncVal[1]    ; answers:inst4|st.00         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.773      ;
; 0.507 ; answers:inst4|syncVal[1]    ; answers:inst4|st.10         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.774      ;
; 0.512 ; UART_RX:inst2|place[3]      ; UART_RX:inst2|place[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.780      ;
; 0.517 ; RQform:inst3|state.CNT      ; RQform:inst3|state.DELAY    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.784      ;
; 0.544 ; UART_RX:inst2|place[2]      ; UART_RX:inst2|place[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.812      ;
; 0.581 ; answers:inst4|st.00         ; answers:inst4|st.01         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.848      ;
; 0.645 ; UART_RX:inst2|data[7]       ; UART_RX:inst2|oData[7]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.912      ;
; 0.645 ; UART_RX:inst2|data[5]       ; UART_RX:inst2|oData[5]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.912      ;
; 0.647 ; UART_RX:inst2|place[0]      ; UART_RX:inst2|place[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.915      ;
; 0.649 ; UART_RX:inst2|place[0]      ; UART_RX:inst2|place[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 0.917      ;
; 0.652 ; UART_RX:inst2|oData[4]      ; answers:inst4|outdata[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 0.918      ;
; 0.669 ; UART_RX:inst2|oData[5]      ; answers:inst4|outdata[5]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.936      ;
; 0.669 ; UART_RX:inst2|oData[6]      ; answers:inst4|outdata[6]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.936      ;
; 0.670 ; UART_RX:inst2|oData[7]      ; answers:inst4|outdata[7]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.937      ;
; 0.670 ; UART_RX:inst2|strtcnt[0]    ; UART_RX:inst2|strtcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.070      ; 0.935      ;
; 0.692 ; UART_RX:inst2|stepcnt[3]    ; UART_RX:inst2|stepcnt[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.959      ;
; 0.694 ; UART_RX:inst2|stepcnt[1]    ; UART_RX:inst2|stepcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.961      ;
; 0.694 ; globalReset:inst1|count[5]  ; globalReset:inst1|count[5]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.961      ;
; 0.695 ; RQform:inst3|delay[2]       ; RQform:inst3|delay[2]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.962      ;
; 0.695 ; RQform:inst3|delay[3]       ; RQform:inst3|delay[3]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.962      ;
; 0.695 ; globalReset:inst1|count[4]  ; globalReset:inst1|count[4]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.962      ;
; 0.696 ; answers:inst4|cnt[2]        ; answers:inst4|cnt[2]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.963      ;
; 0.696 ; RQform:inst3|delay[1]       ; RQform:inst3|delay[1]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.963      ;
; 0.697 ; RQform:inst3|delay[4]       ; RQform:inst3|delay[4]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.964      ;
; 0.697 ; UART_RX:inst2|stepcnt[2]    ; UART_RX:inst2|stepcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.964      ;
; 0.698 ; RQform:inst3|counter[0]     ; RQform:inst3|counter[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.965      ;
; 0.698 ; UART_RX:inst2|strtcnt[1]    ; UART_RX:inst2|strtcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.965      ;
; 0.705 ; UART_RX:inst2|delay[2]      ; UART_RX:inst2|delay[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.972      ;
; 0.706 ; globalReset:inst1|count[6]  ; globalReset:inst1|count[6]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; globalReset:inst1|count[13] ; globalReset:inst1|count[13] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; globalReset:inst1|count[15] ; globalReset:inst1|count[15] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; UART_RX:inst2|delay[1]      ; UART_RX:inst2|delay[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.973      ;
; 0.707 ; globalReset:inst1|count[2]  ; globalReset:inst1|count[2]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; globalReset:inst1|count[3]  ; globalReset:inst1|count[3]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; globalReset:inst1|count[14] ; globalReset:inst1|count[14] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; globalReset:inst1|count[16] ; globalReset:inst1|count[16] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; globalReset:inst1|count[22] ; globalReset:inst1|count[22] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; globalReset:inst1|count[11] ; globalReset:inst1|count[11] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; globalReset:inst1|count[12] ; globalReset:inst1|count[12] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; globalReset:inst1|count[18] ; globalReset:inst1|count[18] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; globalReset:inst1|count[19] ; globalReset:inst1|count[19] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; globalReset:inst1|count[29] ; globalReset:inst1|count[29] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; globalReset:inst1|count[30] ; globalReset:inst1|count[30] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; answers:inst4|cnt[6]        ; answers:inst4|cnt[6]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; answers:inst4|cnt[5]        ; answers:inst4|cnt[5]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; globalReset:inst1|count[31] ; globalReset:inst1|count[31] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; globalReset:inst1|count[21] ; globalReset:inst1|count[21] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; globalReset:inst1|count[8]  ; globalReset:inst1|count[8]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; globalReset:inst1|count[10] ; globalReset:inst1|count[10] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; globalReset:inst1|count[20] ; globalReset:inst1|count[20] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; globalReset:inst1|count[27] ; globalReset:inst1|count[27] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; globalReset:inst1|count[28] ; globalReset:inst1|count[28] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; answers:inst4|cnt[7]        ; answers:inst4|cnt[7]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; answers:inst4|cnt[4]        ; answers:inst4|cnt[4]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; globalReset:inst1|count[17] ; globalReset:inst1|count[17] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; globalReset:inst1|count[24] ; globalReset:inst1|count[24] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; globalReset:inst1|count[26] ; globalReset:inst1|count[26] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 0.977      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                        ;
+--------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                      ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; -0.176 ; globalReset:inst1|rst ; UART_TX:inst5|dirRX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.940      ;
; -0.176 ; globalReset:inst1|rst ; UART_TX:inst5|state.TX       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.940      ;
; -0.176 ; globalReset:inst1|rst ; UART_TX:inst5|state.MEGAWAIT ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.940      ;
; -0.176 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIROFF   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.940      ;
; -0.176 ; globalReset:inst1|rst ; UART_TX:inst5|state.000      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.940      ;
; -0.176 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIRON    ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.940      ;
; -0.176 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[2]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.940      ;
; 0.038  ; globalReset:inst1|rst ; UART_TX:inst5|serialize[3]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.355     ; 1.725      ;
; 0.038  ; globalReset:inst1|rst ; UART_TX:inst5|switch[4]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.355     ; 1.725      ;
; 0.038  ; globalReset:inst1|rst ; UART_TX:inst5|switch[3]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.355     ; 1.725      ;
; 0.038  ; globalReset:inst1|rst ; UART_TX:inst5|switch[2]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.355     ; 1.725      ;
; 0.038  ; globalReset:inst1|rst ; UART_TX:inst5|switch[1]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.355     ; 1.725      ;
; 0.038  ; globalReset:inst1|rst ; UART_TX:inst5|switch[0]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.355     ; 1.725      ;
; 0.038  ; globalReset:inst1|rst ; UART_TX:inst5|serialize[1]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.355     ; 1.725      ;
; 0.038  ; globalReset:inst1|rst ; UART_TX:inst5|serialize[0]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.355     ; 1.725      ;
; 0.046  ; globalReset:inst1|rst ; UART_TX:inst5|dirTX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.718      ;
; 0.046  ; globalReset:inst1|rst ; UART_TX:inst5|delay[2]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.718      ;
; 0.046  ; globalReset:inst1|rst ; UART_TX:inst5|delay[6]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.718      ;
; 0.046  ; globalReset:inst1|rst ; UART_TX:inst5|delay[5]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.718      ;
; 0.046  ; globalReset:inst1|rst ; UART_TX:inst5|delay[4]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.718      ;
; 0.046  ; globalReset:inst1|rst ; UART_TX:inst5|delay[3]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.718      ;
; 0.046  ; globalReset:inst1|rst ; UART_TX:inst5|delay[1]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.718      ;
; 0.046  ; globalReset:inst1|rst ; UART_TX:inst5|delay[0]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -2.354     ; 1.718      ;
; 0.244  ; globalReset:inst1|rst ; UART_TX:inst5|tx             ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.913     ; 1.961      ;
+--------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk80MHz'                                                                                       ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 9.038  ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[0] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.079     ; 3.385      ;
; 9.085  ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[4] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 3.336      ;
; 9.085  ; globalReset:inst1|rst ; UART_RX:inst2|rx_act     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 3.336      ;
; 9.085  ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[3] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 3.336      ;
; 9.085  ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[2] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 3.336      ;
; 9.085  ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[1] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 3.336      ;
; 9.085  ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[0] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 3.336      ;
; 9.085  ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[1] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 3.336      ;
; 9.085  ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[2] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.081     ; 3.336      ;
; 9.351  ; globalReset:inst1|rst ; answers:inst4|outdata[0] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 3.080      ;
; 9.351  ; globalReset:inst1|rst ; answers:inst4|outdata[4] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 3.080      ;
; 9.351  ; globalReset:inst1|rst ; answers:inst4|cnt[7]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 3.080      ;
; 9.351  ; globalReset:inst1|rst ; answers:inst4|cnt[6]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 3.080      ;
; 9.351  ; globalReset:inst1|rst ; answers:inst4|cnt[5]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 3.080      ;
; 9.351  ; globalReset:inst1|rst ; answers:inst4|cnt[4]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 3.080      ;
; 9.351  ; globalReset:inst1|rst ; answers:inst4|cnt[3]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 3.080      ;
; 9.351  ; globalReset:inst1|rst ; answers:inst4|cnt[2]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 3.080      ;
; 9.351  ; globalReset:inst1|rst ; answers:inst4|cnt[1]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.071     ; 3.080      ;
; 9.383  ; globalReset:inst1|rst ; RQform:inst3|RQ          ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 3.045      ;
; 9.441  ; globalReset:inst1|rst ; UART_RX:inst2|oData[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.068     ; 2.993      ;
; 9.441  ; globalReset:inst1|rst ; UART_RX:inst2|data[4]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.068     ; 2.993      ;
; 9.441  ; globalReset:inst1|rst ; UART_RX:inst2|data[7]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.068     ; 2.993      ;
; 9.441  ; globalReset:inst1|rst ; UART_RX:inst2|oData[7]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.068     ; 2.993      ;
; 9.441  ; globalReset:inst1|rst ; UART_RX:inst2|data[5]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.068     ; 2.993      ;
; 9.441  ; globalReset:inst1|rst ; UART_RX:inst2|oData[5]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.068     ; 2.993      ;
; 9.441  ; globalReset:inst1|rst ; UART_RX:inst2|data[6]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.068     ; 2.993      ;
; 9.441  ; globalReset:inst1|rst ; UART_RX:inst2|oData[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.068     ; 2.993      ;
; 9.441  ; globalReset:inst1|rst ; UART_RX:inst2|oData[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.068     ; 2.993      ;
; 9.441  ; globalReset:inst1|rst ; UART_RX:inst2|oData[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.068     ; 2.993      ;
; 9.683  ; globalReset:inst1|rst ; UART_RX:inst2|oData[4]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.070     ; 2.749      ;
; 9.683  ; globalReset:inst1|rst ; answers:inst4|outdata[3] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.070     ; 2.749      ;
; 9.683  ; globalReset:inst1|rst ; answers:inst4|outdata[1] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.070     ; 2.749      ;
; 9.684  ; globalReset:inst1|rst ; RQform:inst3|counter[1]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 2.745      ;
; 9.684  ; globalReset:inst1|rst ; RQform:inst3|counter[0]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 2.745      ;
; 9.684  ; globalReset:inst1|rst ; RQform:inst3|state.DELAY ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 2.745      ;
; 9.684  ; globalReset:inst1|rst ; RQform:inst3|state.CNT   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 2.745      ;
; 9.684  ; globalReset:inst1|rst ; RQform:inst3|state.WAIT  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 2.745      ;
; 9.684  ; globalReset:inst1|rst ; RQform:inst3|delay[4]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 2.745      ;
; 9.684  ; globalReset:inst1|rst ; RQform:inst3|delay[2]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 2.745      ;
; 9.684  ; globalReset:inst1|rst ; RQform:inst3|delay[1]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 2.745      ;
; 9.684  ; globalReset:inst1|rst ; RQform:inst3|delay[0]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 2.745      ;
; 9.684  ; globalReset:inst1|rst ; RQform:inst3|delay[3]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 2.745      ;
; 9.684  ; globalReset:inst1|rst ; RQform:inst3|state.00    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.073     ; 2.745      ;
; 9.693  ; globalReset:inst1|rst ; UART_RX:inst2|data[3]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.070     ; 2.739      ;
; 9.693  ; globalReset:inst1|rst ; UART_RX:inst2|place[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.070     ; 2.739      ;
; 9.693  ; globalReset:inst1|rst ; UART_RX:inst2|place[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.070     ; 2.739      ;
; 9.693  ; globalReset:inst1|rst ; UART_RX:inst2|place[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.070     ; 2.739      ;
; 9.693  ; globalReset:inst1|rst ; UART_RX:inst2|place[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.070     ; 2.739      ;
; 9.754  ; globalReset:inst1|rst ; answers:inst4|outdata[7] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.068     ; 2.680      ;
; 9.754  ; globalReset:inst1|rst ; answers:inst4|outdata[5] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.068     ; 2.680      ;
; 9.754  ; globalReset:inst1|rst ; answers:inst4|outdata[2] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.068     ; 2.680      ;
; 9.754  ; globalReset:inst1|rst ; answers:inst4|cntVal[1]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.068     ; 2.680      ;
; 9.754  ; globalReset:inst1|rst ; answers:inst4|cntVal[0]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.068     ; 2.680      ;
; 9.754  ; globalReset:inst1|rst ; answers:inst4|st.10      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.068     ; 2.680      ;
; 9.754  ; globalReset:inst1|rst ; answers:inst4|st.00      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.068     ; 2.680      ;
; 9.754  ; globalReset:inst1|rst ; answers:inst4|st.01      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.068     ; 2.680      ;
; 9.776  ; globalReset:inst1|rst ; UART_RX:inst2|Valid      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.070     ; 2.656      ;
; 9.776  ; globalReset:inst1|rst ; UART_RX:inst2|delay[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.070     ; 2.656      ;
; 9.776  ; globalReset:inst1|rst ; UART_RX:inst2|delay[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.070     ; 2.656      ;
; 9.776  ; globalReset:inst1|rst ; UART_RX:inst2|delay[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.070     ; 2.656      ;
; 9.776  ; globalReset:inst1|rst ; UART_RX:inst2|delay[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.070     ; 2.656      ;
; 10.021 ; globalReset:inst1|rst ; UART_RX:inst2|data[0]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 2.407      ;
; 10.021 ; globalReset:inst1|rst ; answers:inst4|data[4]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 2.407      ;
; 10.021 ; globalReset:inst1|rst ; answers:inst4|data[7]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 2.407      ;
; 10.021 ; globalReset:inst1|rst ; answers:inst4|data[5]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 2.407      ;
; 10.021 ; globalReset:inst1|rst ; answers:inst4|data[6]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 2.407      ;
; 10.021 ; globalReset:inst1|rst ; answers:inst4|data[3]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 2.407      ;
; 10.021 ; globalReset:inst1|rst ; answers:inst4|data[1]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 2.407      ;
; 10.021 ; globalReset:inst1|rst ; UART_RX:inst2|data[1]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 2.407      ;
; 10.021 ; globalReset:inst1|rst ; answers:inst4|data[2]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 2.407      ;
; 10.021 ; globalReset:inst1|rst ; UART_RX:inst2|data[2]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 2.407      ;
; 10.357 ; globalReset:inst1|rst ; answers:inst4|outdata[6] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.069     ; 2.076      ;
; 10.357 ; globalReset:inst1|rst ; UART_RX:inst2|oData[6]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.069     ; 2.076      ;
; 10.467 ; globalReset:inst1|rst ; answers:inst4|data[0]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.074     ; 1.961      ;
; 10.490 ; globalReset:inst1|rst ; answers:inst4|cnt[0]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 1.940      ;
; 10.490 ; globalReset:inst1|rst ; answers:inst4|once       ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.072     ; 1.940      ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk80MHz'                                                                                       ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 1.433 ; globalReset:inst1|rst ; answers:inst4|cnt[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 1.700      ;
; 1.433 ; globalReset:inst1|rst ; answers:inst4|once       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.072      ; 1.700      ;
; 1.463 ; globalReset:inst1|rst ; answers:inst4|data[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.070      ; 1.728      ;
; 1.564 ; globalReset:inst1|rst ; answers:inst4|outdata[6] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.075      ; 1.834      ;
; 1.564 ; globalReset:inst1|rst ; UART_RX:inst2|oData[6]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.075      ; 1.834      ;
; 1.831 ; globalReset:inst1|rst ; UART_RX:inst2|data[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.097      ;
; 1.831 ; globalReset:inst1|rst ; answers:inst4|data[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.097      ;
; 1.831 ; globalReset:inst1|rst ; answers:inst4|data[7]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.097      ;
; 1.831 ; globalReset:inst1|rst ; answers:inst4|data[5]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.097      ;
; 1.831 ; globalReset:inst1|rst ; answers:inst4|data[6]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.097      ;
; 1.831 ; globalReset:inst1|rst ; answers:inst4|data[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.097      ;
; 1.831 ; globalReset:inst1|rst ; answers:inst4|data[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.097      ;
; 1.831 ; globalReset:inst1|rst ; UART_RX:inst2|data[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.097      ;
; 1.831 ; globalReset:inst1|rst ; answers:inst4|data[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.097      ;
; 1.831 ; globalReset:inst1|rst ; UART_RX:inst2|data[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.097      ;
; 2.000 ; globalReset:inst1|rst ; UART_RX:inst2|Valid      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 2.269      ;
; 2.000 ; globalReset:inst1|rst ; UART_RX:inst2|delay[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 2.269      ;
; 2.000 ; globalReset:inst1|rst ; UART_RX:inst2|delay[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 2.269      ;
; 2.000 ; globalReset:inst1|rst ; UART_RX:inst2|delay[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 2.269      ;
; 2.000 ; globalReset:inst1|rst ; UART_RX:inst2|delay[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 2.269      ;
; 2.015 ; globalReset:inst1|rst ; answers:inst4|outdata[7] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.076      ; 2.286      ;
; 2.015 ; globalReset:inst1|rst ; answers:inst4|outdata[5] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.076      ; 2.286      ;
; 2.015 ; globalReset:inst1|rst ; answers:inst4|outdata[2] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.076      ; 2.286      ;
; 2.015 ; globalReset:inst1|rst ; answers:inst4|cntVal[1]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.076      ; 2.286      ;
; 2.015 ; globalReset:inst1|rst ; answers:inst4|cntVal[0]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.076      ; 2.286      ;
; 2.015 ; globalReset:inst1|rst ; answers:inst4|st.10      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.076      ; 2.286      ;
; 2.015 ; globalReset:inst1|rst ; answers:inst4|st.00      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.076      ; 2.286      ;
; 2.015 ; globalReset:inst1|rst ; answers:inst4|st.01      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.076      ; 2.286      ;
; 2.051 ; globalReset:inst1|rst ; UART_RX:inst2|data[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.075      ; 2.321      ;
; 2.051 ; globalReset:inst1|rst ; UART_RX:inst2|place[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.075      ; 2.321      ;
; 2.051 ; globalReset:inst1|rst ; UART_RX:inst2|place[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.075      ; 2.321      ;
; 2.051 ; globalReset:inst1|rst ; UART_RX:inst2|place[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.075      ; 2.321      ;
; 2.051 ; globalReset:inst1|rst ; UART_RX:inst2|place[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.075      ; 2.321      ;
; 2.094 ; globalReset:inst1|rst ; UART_RX:inst2|oData[4]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 2.363      ;
; 2.094 ; globalReset:inst1|rst ; answers:inst4|outdata[3] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 2.363      ;
; 2.094 ; globalReset:inst1|rst ; answers:inst4|outdata[1] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.074      ; 2.363      ;
; 2.105 ; globalReset:inst1|rst ; RQform:inst3|counter[1]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.371      ;
; 2.105 ; globalReset:inst1|rst ; RQform:inst3|counter[0]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.371      ;
; 2.105 ; globalReset:inst1|rst ; RQform:inst3|state.DELAY ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.371      ;
; 2.105 ; globalReset:inst1|rst ; RQform:inst3|state.CNT   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.371      ;
; 2.105 ; globalReset:inst1|rst ; RQform:inst3|state.WAIT  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.371      ;
; 2.105 ; globalReset:inst1|rst ; RQform:inst3|delay[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.371      ;
; 2.105 ; globalReset:inst1|rst ; RQform:inst3|delay[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.371      ;
; 2.105 ; globalReset:inst1|rst ; RQform:inst3|delay[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.371      ;
; 2.105 ; globalReset:inst1|rst ; RQform:inst3|delay[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.371      ;
; 2.105 ; globalReset:inst1|rst ; RQform:inst3|delay[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.371      ;
; 2.105 ; globalReset:inst1|rst ; RQform:inst3|state.00    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.071      ; 2.371      ;
; 2.248 ; globalReset:inst1|rst ; UART_RX:inst2|oData[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.076      ; 2.519      ;
; 2.248 ; globalReset:inst1|rst ; UART_RX:inst2|data[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.076      ; 2.519      ;
; 2.248 ; globalReset:inst1|rst ; UART_RX:inst2|data[7]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.076      ; 2.519      ;
; 2.248 ; globalReset:inst1|rst ; UART_RX:inst2|oData[7]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.076      ; 2.519      ;
; 2.248 ; globalReset:inst1|rst ; UART_RX:inst2|data[5]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.076      ; 2.519      ;
; 2.248 ; globalReset:inst1|rst ; UART_RX:inst2|oData[5]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.076      ; 2.519      ;
; 2.248 ; globalReset:inst1|rst ; UART_RX:inst2|data[6]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.076      ; 2.519      ;
; 2.248 ; globalReset:inst1|rst ; UART_RX:inst2|oData[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.076      ; 2.519      ;
; 2.248 ; globalReset:inst1|rst ; UART_RX:inst2|oData[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.076      ; 2.519      ;
; 2.248 ; globalReset:inst1|rst ; UART_RX:inst2|oData[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.076      ; 2.519      ;
; 2.346 ; globalReset:inst1|rst ; RQform:inst3|RQ          ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.070      ; 2.611      ;
; 2.365 ; globalReset:inst1|rst ; answers:inst4|outdata[0] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 2.633      ;
; 2.365 ; globalReset:inst1|rst ; answers:inst4|outdata[4] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 2.633      ;
; 2.365 ; globalReset:inst1|rst ; answers:inst4|cnt[7]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 2.633      ;
; 2.365 ; globalReset:inst1|rst ; answers:inst4|cnt[6]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 2.633      ;
; 2.365 ; globalReset:inst1|rst ; answers:inst4|cnt[5]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 2.633      ;
; 2.365 ; globalReset:inst1|rst ; answers:inst4|cnt[4]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 2.633      ;
; 2.365 ; globalReset:inst1|rst ; answers:inst4|cnt[3]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 2.633      ;
; 2.365 ; globalReset:inst1|rst ; answers:inst4|cnt[2]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 2.633      ;
; 2.365 ; globalReset:inst1|rst ; answers:inst4|cnt[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.073      ; 2.633      ;
; 2.552 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[4] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.063      ; 2.810      ;
; 2.552 ; globalReset:inst1|rst ; UART_RX:inst2|rx_act     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.063      ; 2.810      ;
; 2.552 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[3] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.063      ; 2.810      ;
; 2.552 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[2] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.063      ; 2.810      ;
; 2.552 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[1] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.063      ; 2.810      ;
; 2.552 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[0] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.063      ; 2.810      ;
; 2.552 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[1] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.063      ; 2.810      ;
; 2.552 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[2] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.063      ; 2.810      ;
; 2.601 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[0] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.065      ; 2.861      ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                        ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                      ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; 2.869 ; globalReset:inst1|rst ; UART_TX:inst5|tx             ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.435     ; 1.728      ;
; 3.149 ; globalReset:inst1|rst ; UART_TX:inst5|dirTX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.894     ; 1.549      ;
; 3.149 ; globalReset:inst1|rst ; UART_TX:inst5|delay[2]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.894     ; 1.549      ;
; 3.149 ; globalReset:inst1|rst ; UART_TX:inst5|delay[6]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.894     ; 1.549      ;
; 3.149 ; globalReset:inst1|rst ; UART_TX:inst5|delay[5]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.894     ; 1.549      ;
; 3.149 ; globalReset:inst1|rst ; UART_TX:inst5|delay[4]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.894     ; 1.549      ;
; 3.149 ; globalReset:inst1|rst ; UART_TX:inst5|delay[3]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.894     ; 1.549      ;
; 3.149 ; globalReset:inst1|rst ; UART_TX:inst5|delay[1]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.894     ; 1.549      ;
; 3.149 ; globalReset:inst1|rst ; UART_TX:inst5|delay[0]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.894     ; 1.549      ;
; 3.164 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[3]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.896     ; 1.562      ;
; 3.164 ; globalReset:inst1|rst ; UART_TX:inst5|switch[4]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.896     ; 1.562      ;
; 3.164 ; globalReset:inst1|rst ; UART_TX:inst5|switch[3]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.896     ; 1.562      ;
; 3.164 ; globalReset:inst1|rst ; UART_TX:inst5|switch[2]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.896     ; 1.562      ;
; 3.164 ; globalReset:inst1|rst ; UART_TX:inst5|switch[1]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.896     ; 1.562      ;
; 3.164 ; globalReset:inst1|rst ; UART_TX:inst5|switch[0]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.896     ; 1.562      ;
; 3.164 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[1]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.896     ; 1.562      ;
; 3.164 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[0]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.896     ; 1.562      ;
; 3.301 ; globalReset:inst1|rst ; UART_TX:inst5|dirRX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.700      ;
; 3.301 ; globalReset:inst1|rst ; UART_TX:inst5|state.TX       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.700      ;
; 3.301 ; globalReset:inst1|rst ; UART_TX:inst5|state.MEGAWAIT ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.700      ;
; 3.301 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIROFF   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.700      ;
; 3.301 ; globalReset:inst1|rst ; UART_TX:inst5|state.000      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.700      ;
; 3.301 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIRON    ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.700      ;
; 3.301 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[2]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.895     ; 1.700      ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk80MHz'                                                          ;
+-------+--------------+----------------+-----------------+----------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                      ;
+-------+--------------+----------------+-----------------+----------+------------+-----------------------------+
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|RQ             ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|counter[0]     ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|counter[1]     ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[0]       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[1]       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[2]       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[3]       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[4]       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.00       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.CNT      ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.DELAY    ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.WAIT     ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[0]       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[1]       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[2]       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[3]       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[0]      ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[1]      ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[2]      ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[3]      ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[0]    ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[1]       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[2]       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[3]       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[4]       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[5]       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[6]       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[7]       ;
; 5.984 ; 6.168        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[0]  ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|Valid         ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[4]       ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[5]       ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[6]       ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[7]       ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[0]      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[1]      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[2]      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[3]      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[0]      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[1]      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[2]      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[3]      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[4]      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[5]      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[6]      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[7]      ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|rx_act        ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[0]    ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[1]    ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[2]    ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[3]    ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[4]    ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[1]    ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[2]    ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|sync[0]       ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|sync[1]       ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntVal[0]     ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntVal[1]     ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[0]        ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[1]        ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[2]        ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[3]        ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[4]        ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[5]        ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[6]        ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[7]        ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[0]       ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|once          ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|outdata[0]    ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|outdata[1]    ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|outdata[2]    ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|outdata[3]    ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|outdata[4]    ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|outdata[5]    ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|outdata[6]    ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|outdata[7]    ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|st.00         ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|st.01         ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|st.10         ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|syncVal[0]    ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|syncVal[1]    ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[10] ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[11] ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[12] ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[13] ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[14] ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[15] ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[16] ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[17] ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[18] ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[19] ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[1]  ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[20] ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[21] ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[22] ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[23] ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[24] ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[25] ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[26] ;
; 5.985 ; 6.169        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[27] ;
+-------+--------------+----------------+-----------------+----------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                         ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                  ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; 103.838 ; 104.054      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[1]                                                 ;
; 103.838 ; 104.054      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|tx                                                        ;
; 103.842 ; 104.058      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[0]                                                 ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[0]                                                  ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[1]                                                  ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[2]                                                  ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[3]                                                  ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[4]                                                  ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[5]                                                  ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[6]                                                  ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirRX                                                     ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirTX                                                     ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[0]                                              ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[1]                                              ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[2]                                              ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[3]                                              ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.000                                                 ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIROFF                                              ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIRON                                               ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.MEGAWAIT                                            ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.TX                                                  ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[0]                                                 ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[1]                                                 ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[2]                                                 ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[3]                                                 ;
; 103.884 ; 104.100      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[4]                                                 ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[0]                                                  ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[1]                                                  ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[2]                                                  ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[3]                                                  ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[4]                                                  ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[5]                                                  ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[6]                                                  ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirRX                                                     ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirTX                                                     ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[0]                                              ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[1]                                              ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[2]                                              ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[3]                                              ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.000                                                 ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIROFF                                              ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIRON                                               ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.MEGAWAIT                                            ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.TX                                                  ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[0]                                                 ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[1]                                                 ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[2]                                                 ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[3]                                                 ;
; 104.045 ; 104.229      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[4]                                                 ;
; 104.085 ; 104.269      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[0]                                                 ;
; 104.089 ; 104.273      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[1]                                                 ;
; 104.089 ; 104.273      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|tx                                                        ;
; 104.108 ; 104.108      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|rqsync[1]|clk                                                     ;
; 104.108 ; 104.108      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|tx|clk                                                            ;
; 104.112 ; 104.112      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|rqsync[0]|clk                                                     ;
; 104.132 ; 104.132      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mypll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 104.132 ; 104.132      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mypll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[0]|clk                                                      ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[1]|clk                                                      ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[2]|clk                                                      ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[3]|clk                                                      ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[4]|clk                                                      ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[5]|clk                                                      ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[6]|clk                                                      ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|dirRX|clk                                                         ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|dirTX|clk                                                         ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[0]|clk                                                  ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[1]|clk                                                  ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[2]|clk                                                  ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[3]|clk                                                  ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.000|clk                                                     ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.DIROFF|clk                                                  ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.DIRON|clk                                                   ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.MEGAWAIT|clk                                                ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.TX|clk                                                      ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[0]|clk                                                     ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[1]|clk                                                     ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[2]|clk                                                     ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[3]|clk                                                     ;
; 104.154 ; 104.154      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[4]|clk                                                     ;
; 104.178 ; 104.178      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[0]|clk                                                      ;
; 104.178 ; 104.178      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[1]|clk                                                      ;
; 104.178 ; 104.178      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[2]|clk                                                      ;
; 104.178 ; 104.178      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[3]|clk                                                      ;
; 104.178 ; 104.178      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[4]|clk                                                      ;
; 104.178 ; 104.178      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[5]|clk                                                      ;
; 104.178 ; 104.178      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[6]|clk                                                      ;
; 104.178 ; 104.178      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|dirRX|clk                                                         ;
; 104.178 ; 104.178      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|dirTX|clk                                                         ;
; 104.178 ; 104.178      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[0]|clk                                                  ;
; 104.178 ; 104.178      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[1]|clk                                                  ;
; 104.178 ; 104.178      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[2]|clk                                                  ;
; 104.178 ; 104.178      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[3]|clk                                                  ;
; 104.178 ; 104.178      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.000|clk                                                     ;
; 104.178 ; 104.178      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.DIROFF|clk                                                  ;
; 104.178 ; 104.178      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.DIRON|clk                                                   ;
; 104.178 ; 104.178      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.MEGAWAIT|clk                                                ;
; 104.178 ; 104.178      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.TX|clk                                                      ;
; 104.178 ; 104.178      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[0]|clk                                                     ;
; 104.178 ; 104.178      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[1]|clk                                                     ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RX        ; clk80MHz   ; 2.467 ; 2.604 ; Rise       ; clk80MHz        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RX        ; clk80MHz   ; -2.028 ; -2.152 ; Rise       ; clk80MHz        ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                         ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; DataFromCFM[*]  ; clk80MHz   ; 8.493 ; 8.356 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[0] ; clk80MHz   ; 6.239 ; 6.054 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[1] ; clk80MHz   ; 6.304 ; 6.138 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[2] ; clk80MHz   ; 6.325 ; 6.146 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[3] ; clk80MHz   ; 6.182 ; 6.008 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[4] ; clk80MHz   ; 6.765 ; 6.587 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[5] ; clk80MHz   ; 7.332 ; 7.314 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[6] ; clk80MHz   ; 8.493 ; 8.356 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[7] ; clk80MHz   ; 6.294 ; 6.132 ; Rise       ; clk80MHz                                          ;
; LCBreq          ; clk80MHz   ; 6.822 ; 6.421 ; Rise       ; clk80MHz                                          ;
; ValRX           ; clk80MHz   ; 6.544 ; 6.250 ; Rise       ; clk80MHz                                          ;
; test1           ; clk80MHz   ; 7.413 ; 7.020 ; Rise       ; clk80MHz                                          ;
; test2           ; clk80MHz   ; 7.287 ; 6.908 ; Rise       ; clk80MHz                                          ;
; TX              ; clk80MHz   ; 8.032 ; 8.951 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirRX           ; clk80MHz   ; 5.763 ; 5.385 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirTX           ; clk80MHz   ; 4.247 ; 4.020 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test            ; clk80MHz   ; 4.125 ; 3.885 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test3           ; clk80MHz   ; 6.617 ; 7.363 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; DataFromCFM[*]  ; clk80MHz   ; 6.053 ; 5.885 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[0] ; clk80MHz   ; 6.108 ; 5.930 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[1] ; clk80MHz   ; 6.174 ; 6.014 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[2] ; clk80MHz   ; 6.194 ; 6.022 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[3] ; clk80MHz   ; 6.053 ; 5.885 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[4] ; clk80MHz   ; 6.616 ; 6.445 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[5] ; clk80MHz   ; 7.215 ; 7.202 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[6] ; clk80MHz   ; 8.330 ; 8.202 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[7] ; clk80MHz   ; 6.165 ; 6.009 ; Rise       ; clk80MHz                                          ;
; LCBreq          ; clk80MHz   ; 6.667 ; 6.276 ; Rise       ; clk80MHz                                          ;
; ValRX           ; clk80MHz   ; 6.399 ; 6.112 ; Rise       ; clk80MHz                                          ;
; test1           ; clk80MHz   ; 7.233 ; 6.851 ; Rise       ; clk80MHz                                          ;
; test2           ; clk80MHz   ; 7.112 ; 6.744 ; Rise       ; clk80MHz                                          ;
; TX              ; clk80MHz   ; 7.528 ; 8.428 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirRX           ; clk80MHz   ; 5.285 ; 4.918 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirTX           ; clk80MHz   ; 3.824 ; 3.602 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test            ; clk80MHz   ; 3.708 ; 3.473 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test3           ; clk80MHz   ; 6.096 ; 6.817 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                        ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 1.602 ; 0.000         ;
; clk80MHz                                          ; 2.292 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                         ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.179 ; 0.000         ;
; clk80MHz                                          ; 0.186 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                                      ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 1.828  ; 0.000         ;
; clk80MHz                                          ; 10.828 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                                      ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; clk80MHz                                          ; 0.666 ; 0.000         ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 1.551 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                            ;
+---------------------------------------------------+---------+---------------+
; Clock                                             ; Slack   ; End Point TNS ;
+---------------------------------------------------+---------+---------------+
; clk80MHz                                          ; 5.512   ; 0.000         ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; 103.943 ; 0.000         ;
+---------------------------------------------------+---------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                      ;
+---------+----------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node                  ; To Node                      ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 1.602   ; answers:inst4|data[3]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.174     ; 1.327      ;
; 1.626   ; answers:inst4|data[1]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.174     ; 1.303      ;
; 1.706   ; answers:inst4|data[2]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.174     ; 1.223      ;
; 1.716   ; answers:inst4|data[0]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.174     ; 1.213      ;
; 1.804   ; answers:inst4|data[7]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.174     ; 1.125      ;
; 1.878   ; answers:inst4|data[4]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.174     ; 1.051      ;
; 1.926   ; answers:inst4|data[6]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.174     ; 1.003      ;
; 1.975   ; answers:inst4|data[5]      ; UART_TX:inst5|tx             ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.174     ; 0.954      ;
; 2.533   ; RQform:inst3|RQ            ; UART_TX:inst5|rqsync[0]      ; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.186     ; 0.384      ;
; 204.207 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 4.079      ;
; 204.218 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 4.068      ;
; 204.301 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 3.985      ;
; 204.323 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 3.963      ;
; 204.334 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 3.952      ;
; 204.348 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 3.938      ;
; 204.359 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 3.927      ;
; 204.364 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 3.922      ;
; 204.375 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 3.911      ;
; 204.417 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 3.869      ;
; 204.420 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 3.866      ;
; 204.431 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 3.855      ;
; 204.442 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 3.844      ;
; 204.458 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 3.828      ;
; 204.514 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 3.772      ;
; 204.535 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 3.751      ;
; 204.651 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 3.635      ;
; 204.676 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 3.610      ;
; 204.692 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 3.594      ;
; 204.748 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 3.538      ;
; 205.706 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 2.580      ;
; 205.711 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 2.575      ;
; 205.717 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 2.569      ;
; 205.722 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 2.564      ;
; 205.800 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 2.486      ;
; 205.805 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 2.481      ;
; 205.831 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 2.455      ;
; 205.842 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.442      ;
; 205.842 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 2.444      ;
; 205.853 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.431      ;
; 205.925 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 2.361      ;
; 205.936 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.348      ;
; 206.034 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 2.252      ;
; 206.039 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 2.247      ;
; 206.159 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 2.127      ;
; 206.170 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.114      ;
; 206.224 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.060      ;
; 206.226 ; UART_TX:inst5|state.DIROFF ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 2.058      ;
; 206.385 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.899      ;
; 206.385 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.899      ;
; 206.387 ; UART_TX:inst5|state.DIROFF ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.897      ;
; 206.387 ; UART_TX:inst5|state.DIROFF ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.897      ;
; 206.390 ; UART_TX:inst5|switch[4]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.894      ;
; 206.401 ; UART_TX:inst5|switch[2]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.883      ;
; 206.420 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.864      ;
; 206.431 ; UART_TX:inst5|switch[3]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.853      ;
; 206.461 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|delay[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 1.825      ;
; 206.461 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 1.825      ;
; 206.461 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 1.825      ;
; 206.461 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 1.825      ;
; 206.461 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 1.825      ;
; 206.461 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 1.825      ;
; 206.461 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 1.825      ;
; 206.461 ; UART_TX:inst5|switch[1]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.823      ;
; 206.465 ; UART_TX:inst5|serialize[0] ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; 0.154      ; 2.009      ;
; 206.468 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.816      ;
; 206.468 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.816      ;
; 206.468 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.816      ;
; 206.468 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.816      ;
; 206.468 ; UART_TX:inst5|serialize[1] ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.816      ;
; 206.488 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.796      ;
; 206.497 ; UART_TX:inst5|state.DIRON  ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.787      ;
; 206.499 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.785      ;
; 206.501 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.783      ;
; 206.501 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.783      ;
; 206.501 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.783      ;
; 206.501 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.783      ;
; 206.501 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.783      ;
; 206.501 ; UART_TX:inst5|delay[5]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.783      ;
; 206.503 ; UART_TX:inst5|switch[0]    ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.781      ;
; 206.508 ; UART_TX:inst5|state.DIRON  ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.776      ;
; 206.510 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.774      ;
; 206.516 ; UART_TX:inst5|delay[0]     ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.768      ;
; 206.551 ; UART_TX:inst5|delay[5]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.733      ;
; 206.554 ; UART_TX:inst5|delay[3]     ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.730      ;
; 206.577 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|delay[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 1.709      ;
; 206.577 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 1.709      ;
; 206.577 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 1.709      ;
; 206.577 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 1.709      ;
; 206.577 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 1.709      ;
; 206.577 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 1.709      ;
; 206.577 ; UART_TX:inst5|serialize[3] ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.034     ; 1.709      ;
; 206.581 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.703      ;
; 206.581 ; UART_TX:inst5|delay[4]     ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.703      ;
; 206.582 ; UART_TX:inst5|state.TX     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.702      ;
; 206.587 ; UART_TX:inst5|delay[5]     ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.697      ;
; 206.590 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|delay[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.694      ;
; 206.590 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.694      ;
; 206.590 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.694      ;
; 206.590 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.694      ;
; 206.590 ; UART_TX:inst5|serialize[2] ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 208.333      ; -0.036     ; 1.694      ;
+---------+----------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk80MHz'                                                                                                                                        ;
+--------+-----------------------------+-----------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock                                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+---------------------------------------------------+-------------+--------------+------------+------------+
; 2.292  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.898      ;
; 2.327  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.863      ;
; 2.358  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.832      ;
; 2.372  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.818      ;
; 2.372  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.818      ;
; 2.372  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.818      ;
; 2.372  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.818      ;
; 2.372  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.818      ;
; 2.372  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.818      ;
; 2.372  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.818      ;
; 2.386  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.804      ;
; 2.388  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.802      ;
; 2.395  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.795      ;
; 2.398  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.794      ;
; 2.398  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.794      ;
; 2.398  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.794      ;
; 2.398  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.794      ;
; 2.398  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.794      ;
; 2.398  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.794      ;
; 2.398  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.794      ;
; 2.399  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.791      ;
; 2.402  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.788      ;
; 2.429  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.761      ;
; 2.434  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.756      ;
; 2.436  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.756      ;
; 2.438  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.752      ;
; 2.442  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.748      ;
; 2.443  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.747      ;
; 2.446  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.744      ;
; 2.447  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.743      ;
; 2.452  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.738      ;
; 2.455  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.735      ;
; 2.460  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.730      ;
; 2.461  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.729      ;
; 2.471  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.719      ;
; 2.488  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[7]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.702      ;
; 2.488  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.702      ;
; 2.488  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.702      ;
; 2.534  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.656      ;
; 2.540  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.650      ;
; 2.552  ; UART_TX:inst5|switch[0]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.640      ;
; 2.554  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.636      ;
; 2.579  ; UART_TX:inst5|switch[4]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.611      ;
; 2.595  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.597      ;
; 2.602  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.588      ;
; 2.603  ; UART_TX:inst5|switch[1]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.587      ;
; 2.603  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.587      ;
; 2.611  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.581      ;
; 2.621  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.571      ;
; 2.621  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.571      ;
; 2.621  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.571      ;
; 2.621  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.571      ;
; 2.621  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.571      ;
; 2.621  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.571      ;
; 2.621  ; UART_TX:inst5|switch[2]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.571      ;
; 2.624  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.568      ;
; 2.624  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.568      ;
; 2.624  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.568      ;
; 2.624  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.568      ;
; 2.624  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.568      ;
; 2.624  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.568      ;
; 2.624  ; UART_TX:inst5|switch[4]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.568      ;
; 2.626  ; UART_TX:inst5|switch[0]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.564      ;
; 2.644  ; UART_TX:inst5|switch[4]     ; answers:inst4|once          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.548      ;
; 2.667  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[0]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.525      ;
; 2.674  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.518      ;
; 2.674  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.518      ;
; 2.674  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.518      ;
; 2.674  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.518      ;
; 2.674  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.518      ;
; 2.674  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.518      ;
; 2.674  ; UART_TX:inst5|switch[3]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.518      ;
; 2.675  ; UART_TX:inst5|switch[2]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.515      ;
; 2.715  ; UART_TX:inst5|switch[3]     ; answers:inst4|data[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.116      ; 2.475      ;
; 2.735  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[2]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.457      ;
; 2.735  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[1]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.457      ;
; 2.735  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[3]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.457      ;
; 2.735  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[6]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.457      ;
; 2.735  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[4]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.457      ;
; 2.735  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[5]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.457      ;
; 2.735  ; UART_TX:inst5|switch[1]     ; answers:inst4|cnt[7]        ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.457      ;
; 2.809  ; UART_TX:inst5|switch[0]     ; answers:inst4|once          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.383      ;
; 2.832  ; UART_TX:inst5|switch[2]     ; answers:inst4|once          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.360      ;
; 2.862  ; UART_TX:inst5|switch[3]     ; answers:inst4|once          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.330      ;
; 2.900  ; UART_TX:inst5|switch[1]     ; answers:inst4|once          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz    ; 4.167        ; 1.118      ; 2.292      ;
; 10.004 ; globalReset:inst1|count[11] ; globalReset:inst1|count[1]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.036     ; 2.447      ;
; 10.004 ; globalReset:inst1|count[11] ; globalReset:inst1|count[2]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.036     ; 2.447      ;
; 10.004 ; globalReset:inst1|count[11] ; globalReset:inst1|count[3]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.036     ; 2.447      ;
; 10.004 ; globalReset:inst1|count[11] ; globalReset:inst1|count[4]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.036     ; 2.447      ;
; 10.004 ; globalReset:inst1|count[11] ; globalReset:inst1|count[5]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.036     ; 2.447      ;
; 10.004 ; globalReset:inst1|count[11] ; globalReset:inst1|count[6]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.036     ; 2.447      ;
; 10.004 ; globalReset:inst1|count[11] ; globalReset:inst1|count[7]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.036     ; 2.447      ;
; 10.004 ; globalReset:inst1|count[11] ; globalReset:inst1|count[8]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.036     ; 2.447      ;
; 10.004 ; globalReset:inst1|count[11] ; globalReset:inst1|count[9]  ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.036     ; 2.447      ;
; 10.004 ; globalReset:inst1|count[11] ; globalReset:inst1|count[10] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.036     ; 2.447      ;
; 10.004 ; globalReset:inst1|count[11] ; globalReset:inst1|count[11] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.036     ; 2.447      ;
; 10.004 ; globalReset:inst1|count[11] ; globalReset:inst1|count[12] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.036     ; 2.447      ;
; 10.004 ; globalReset:inst1|count[11] ; globalReset:inst1|count[13] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.036     ; 2.447      ;
; 10.004 ; globalReset:inst1|count[11] ; globalReset:inst1|count[14] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.036     ; 2.447      ;
; 10.004 ; globalReset:inst1|count[11] ; globalReset:inst1|count[15] ; clk80MHz                                          ; clk80MHz    ; 12.500       ; -0.036     ; 2.447      ;
+--------+-----------------------------+-----------------------------+---------------------------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                       ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.179 ; UART_TX:inst5|tx             ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.044      ; 0.307      ;
; 0.187 ; UART_TX:inst5|dirTX          ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_TX:inst5|dirRX          ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_TX:inst5|state.DIRON    ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_TX:inst5|state.000      ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.200 ; UART_TX:inst5|delay[6]       ; UART_TX:inst5|delay[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.320      ;
; 0.209 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.329      ;
; 0.212 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.332      ;
; 0.213 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.333      ;
; 0.303 ; UART_TX:inst5|delay[5]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.423      ;
; 0.304 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.424      ;
; 0.309 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.429      ;
; 0.315 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.435      ;
; 0.316 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.436      ;
; 0.317 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.437      ;
; 0.319 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.439      ;
; 0.338 ; UART_TX:inst5|switch[0]      ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.458      ;
; 0.354 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.232      ; 0.670      ;
; 0.370 ; UART_TX:inst5|delay[6]       ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.490      ;
; 0.377 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.497      ;
; 0.379 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.499      ;
; 0.379 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.DIROFF   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.499      ;
; 0.387 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.507      ;
; 0.390 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.512      ;
; 0.408 ; UART_TX:inst5|state.DIROFF   ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.528      ;
; 0.419 ; UART_TX:inst5|serialize[1]   ; UART_TX:inst5|serialize[2]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.541      ;
; 0.428 ; UART_TX:inst5|delay[5]       ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.548      ;
; 0.452 ; UART_TX:inst5|delay[5]       ; UART_TX:inst5|delay[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.572      ;
; 0.453 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.573      ;
; 0.456 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.576      ;
; 0.466 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.586      ;
; 0.467 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.587      ;
; 0.468 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.588      ;
; 0.470 ; UART_TX:inst5|delay[4]       ; UART_TX:inst5|delay[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.590      ;
; 0.471 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.591      ;
; 0.473 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.593      ;
; 0.476 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.596      ;
; 0.492 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|state.DIRON    ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.612      ;
; 0.497 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 0.615      ;
; 0.499 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 0.617      ;
; 0.516 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.636      ;
; 0.516 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.636      ;
; 0.519 ; UART_TX:inst5|delay[3]       ; UART_TX:inst5|delay[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.639      ;
; 0.519 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.639      ;
; 0.525 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.645      ;
; 0.534 ; UART_TX:inst5|switch[2]      ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.654      ;
; 0.534 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.654      ;
; 0.537 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.657      ;
; 0.539 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.659      ;
; 0.542 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|delay[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.662      ;
; 0.548 ; UART_TX:inst5|rqsync[0]      ; UART_TX:inst5|rqsync[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 0.689      ;
; 0.559 ; UART_TX:inst5|serialize[2]   ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.232      ; 0.875      ;
; 0.582 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.702      ;
; 0.585 ; UART_TX:inst5|switch[1]      ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.705      ;
; 0.585 ; UART_TX:inst5|delay[1]       ; UART_TX:inst5|delay[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.705      ;
; 0.586 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.706      ;
; 0.586 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.706      ;
; 0.586 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.706      ;
; 0.586 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.706      ;
; 0.586 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.706      ;
; 0.586 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.706      ;
; 0.586 ; UART_TX:inst5|state.MEGAWAIT ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.706      ;
; 0.600 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.720      ;
; 0.603 ; UART_TX:inst5|delay[0]       ; UART_TX:inst5|delay[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.723      ;
; 0.625 ; UART_TX:inst5|switch[0]      ; UART_TX:inst5|switch[0]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.745      ;
; 0.637 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|state.TX       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.757      ;
; 0.653 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[6]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.773      ;
; 0.653 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[5]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.773      ;
; 0.653 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[4]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.773      ;
; 0.653 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[3]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.773      ;
; 0.653 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[2]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.773      ;
; 0.653 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[0]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.773      ;
; 0.653 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|delay[1]       ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.773      ;
; 0.658 ; UART_TX:inst5|state.DIRON    ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.778      ;
; 0.665 ; UART_TX:inst5|switch[3]      ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.785      ;
; 0.671 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|serialize[3]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 0.789      ;
; 0.671 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|serialize[1]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 0.789      ;
; 0.671 ; UART_TX:inst5|state.TX       ; UART_TX:inst5|serialize[0]   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.034      ; 0.789      ;
; 0.681 ; UART_TX:inst5|switch[1]      ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.801      ;
; 0.683 ; UART_TX:inst5|state.000      ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.803      ;
; 0.695 ; UART_TX:inst5|state.DIRON    ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.815      ;
; 0.695 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|dirTX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.815      ;
; 0.697 ; UART_TX:inst5|switch[0]      ; UART_TX:inst5|switch[2]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.817      ;
; 0.714 ; UART_TX:inst5|rqsync[1]      ; UART_TX:inst5|state.000      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.152     ; 0.646      ;
; 0.717 ; UART_TX:inst5|rqsync[1]      ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; -0.152     ; 0.649      ;
; 0.719 ; UART_TX:inst5|switch[4]      ; UART_TX:inst5|switch[1]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.839      ;
; 0.724 ; UART_TX:inst5|switch[0]      ; UART_TX:inst5|switch[4]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.844      ;
; 0.730 ; UART_TX:inst5|delay[2]       ; UART_TX:inst5|state.MEGAWAIT ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.850      ;
; 0.759 ; UART_TX:inst5|switch[2]      ; UART_TX:inst5|switch[3]      ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.879      ;
; 0.761 ; UART_TX:inst5|serialize[0]   ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.234      ; 1.079      ;
; 0.764 ; UART_TX:inst5|serialize[3]   ; UART_TX:inst5|tx             ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.234      ; 1.082      ;
; 0.773 ; UART_TX:inst5|delay[6]       ; UART_TX:inst5|dirRX          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.893      ;
+-------+------------------------------+------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk80MHz'                                                                                                   ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.186 ; UART_RX:inst2|data[4]       ; UART_RX:inst2|data[4]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_RX:inst2|data[7]       ; UART_RX:inst2|data[7]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_RX:inst2|data[5]       ; UART_RX:inst2|data[5]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; UART_RX:inst2|data[6]       ; UART_RX:inst2|data[6]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; answers:inst4|cntVal[1]     ; answers:inst4|cntVal[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; answers:inst4|cntVal[0]     ; answers:inst4|cntVal[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; answers:inst4|st.10         ; answers:inst4|st.10         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; answers:inst4|st.00         ; answers:inst4|st.00         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; globalReset:inst1|count[0]  ; globalReset:inst1|count[0]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; UART_RX:inst2|data[0]       ; UART_RX:inst2|data[0]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|data[3]       ; UART_RX:inst2|data[3]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|data[1]       ; UART_RX:inst2|data[1]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; answers:inst4|cnt[0]        ; answers:inst4|cnt[0]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|data[2]       ; UART_RX:inst2|data[2]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; RQform:inst3|RQ             ; RQform:inst3|RQ             ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; RQform:inst3|counter[1]     ; RQform:inst3|counter[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; RQform:inst3|counter[0]     ; RQform:inst3|counter[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; RQform:inst3|state.DELAY    ; RQform:inst3|state.DELAY    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; RQform:inst3|state.WAIT     ; RQform:inst3|state.WAIT     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; RQform:inst3|state.00       ; RQform:inst3|state.00       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|Valid         ; UART_RX:inst2|Valid         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|delay[3]      ; UART_RX:inst2|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|delay[1]      ; UART_RX:inst2|delay[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|delay[2]      ; UART_RX:inst2|delay[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|place[3]      ; UART_RX:inst2|place[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|place[1]      ; UART_RX:inst2|place[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|place[2]      ; UART_RX:inst2|place[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|strtcnt[1]    ; UART_RX:inst2|strtcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:inst2|strtcnt[2]    ; UART_RX:inst2|strtcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; answers:inst4|syncVal[0]    ; answers:inst4|syncVal[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; RQform:inst3|state.CNT      ; RQform:inst3|state.CNT      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; UART_RX:inst2|delay[0]      ; UART_RX:inst2|delay[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; UART_RX:inst2|place[0]      ; UART_RX:inst2|place[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; UART_RX:inst2|strtcnt[0]    ; UART_RX:inst2|strtcnt[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; UART_RX:inst2|sync[0]       ; UART_RX:inst2|sync[1]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.314      ;
; 0.198 ; answers:inst4|cntVal[0]     ; answers:inst4|cntVal[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.319      ;
; 0.205 ; UART_RX:inst2|delay[2]      ; UART_RX:inst2|delay[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.325      ;
; 0.206 ; answers:inst4|st.01         ; answers:inst4|cntVal[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.327      ;
; 0.209 ; UART_RX:inst2|delay[0]      ; UART_RX:inst2|delay[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.329      ;
; 0.211 ; answers:inst4|syncVal[1]    ; answers:inst4|st.00         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.332      ;
; 0.212 ; answers:inst4|syncVal[1]    ; answers:inst4|st.01         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.333      ;
; 0.213 ; answers:inst4|syncVal[1]    ; answers:inst4|st.10         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.334      ;
; 0.213 ; UART_RX:inst2|Valid         ; UART_RX:inst2|delay[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.333      ;
; 0.216 ; RQform:inst3|state.CNT      ; RQform:inst3|counter[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.336      ;
; 0.217 ; RQform:inst3|state.CNT      ; RQform:inst3|state.DELAY    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.337      ;
; 0.218 ; RQform:inst3|state.CNT      ; RQform:inst3|counter[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.338      ;
; 0.230 ; UART_RX:inst2|place[3]      ; UART_RX:inst2|place[0]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.350      ;
; 0.246 ; UART_RX:inst2|place[2]      ; UART_RX:inst2|place[3]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.366      ;
; 0.252 ; answers:inst4|st.00         ; answers:inst4|st.01         ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.373      ;
; 0.266 ; UART_RX:inst2|data[7]       ; UART_RX:inst2|oData[7]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.387      ;
; 0.266 ; UART_RX:inst2|data[5]       ; UART_RX:inst2|oData[5]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.387      ;
; 0.275 ; UART_RX:inst2|oData[4]      ; answers:inst4|outdata[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.395      ;
; 0.279 ; UART_RX:inst2|place[0]      ; UART_RX:inst2|place[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.399      ;
; 0.279 ; UART_RX:inst2|place[0]      ; UART_RX:inst2|place[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.399      ;
; 0.279 ; UART_RX:inst2|strtcnt[0]    ; UART_RX:inst2|strtcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.399      ;
; 0.281 ; UART_RX:inst2|oData[6]      ; answers:inst4|outdata[6]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.401      ;
; 0.283 ; UART_RX:inst2|oData[7]      ; answers:inst4|outdata[7]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.404      ;
; 0.283 ; UART_RX:inst2|oData[5]      ; answers:inst4|outdata[5]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.404      ;
; 0.297 ; answers:inst4|cnt[2]        ; answers:inst4|cnt[2]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.418      ;
; 0.297 ; UART_RX:inst2|stepcnt[3]    ; UART_RX:inst2|stepcnt[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.417      ;
; 0.298 ; RQform:inst3|delay[4]       ; RQform:inst3|delay[4]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; UART_RX:inst2|stepcnt[1]    ; UART_RX:inst2|stepcnt[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.418      ;
; 0.298 ; globalReset:inst1|count[5]  ; globalReset:inst1|count[5]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; RQform:inst3|delay[2]       ; RQform:inst3|delay[2]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; RQform:inst3|delay[1]       ; RQform:inst3|delay[1]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; RQform:inst3|delay[3]       ; RQform:inst3|delay[3]       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; UART_RX:inst2|stepcnt[2]    ; UART_RX:inst2|stepcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; globalReset:inst1|count[4]  ; globalReset:inst1|count[4]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; UART_RX:inst2|strtcnt[1]    ; UART_RX:inst2|strtcnt[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; RQform:inst3|counter[0]     ; RQform:inst3|counter[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.420      ;
; 0.303 ; UART_RX:inst2|delay[2]      ; UART_RX:inst2|delay[1]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.423      ;
; 0.303 ; UART_RX:inst2|delay[1]      ; UART_RX:inst2|delay[2]      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.423      ;
; 0.304 ; answers:inst4|cnt[7]        ; answers:inst4|cnt[7]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; globalReset:inst1|count[6]  ; globalReset:inst1|count[6]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; answers:inst4|cnt[6]        ; answers:inst4|cnt[6]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; answers:inst4|cnt[1]        ; answers:inst4|cnt[1]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; globalReset:inst1|count[31] ; globalReset:inst1|count[31] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[2]  ; globalReset:inst1|count[2]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[3]  ; globalReset:inst1|count[3]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[8]  ; globalReset:inst1|count[8]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[13] ; globalReset:inst1|count[13] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[14] ; globalReset:inst1|count[14] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[15] ; globalReset:inst1|count[15] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[16] ; globalReset:inst1|count[16] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[18] ; globalReset:inst1|count[18] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[22] ; globalReset:inst1|count[22] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; globalReset:inst1|count[29] ; globalReset:inst1|count[29] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; answers:inst4|cnt[5]        ; answers:inst4|cnt[5]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; answers:inst4|cnt[4]        ; answers:inst4|cnt[4]        ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; globalReset:inst1|count[21] ; globalReset:inst1|count[21] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[7]  ; globalReset:inst1|count[7]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[10] ; globalReset:inst1|count[10] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[11] ; globalReset:inst1|count[11] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[12] ; globalReset:inst1|count[12] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[17] ; globalReset:inst1|count[17] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[19] ; globalReset:inst1|count[19] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[20] ; globalReset:inst1|count[20] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[27] ; globalReset:inst1|count[27] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[24] ; globalReset:inst1|count[24] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; globalReset:inst1|count[28] ; globalReset:inst1|count[28] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.426      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                       ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                      ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; 1.828 ; globalReset:inst1|rst ; UART_TX:inst5|dirRX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.911      ;
; 1.828 ; globalReset:inst1|rst ; UART_TX:inst5|state.TX       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.911      ;
; 1.828 ; globalReset:inst1|rst ; UART_TX:inst5|state.MEGAWAIT ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.911      ;
; 1.828 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIROFF   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.911      ;
; 1.828 ; globalReset:inst1|rst ; UART_TX:inst5|state.000      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.911      ;
; 1.828 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIRON    ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.911      ;
; 1.828 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[2]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.911      ;
; 1.904 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[3]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.366     ; 0.833      ;
; 1.904 ; globalReset:inst1|rst ; UART_TX:inst5|switch[4]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.366     ; 0.833      ;
; 1.904 ; globalReset:inst1|rst ; UART_TX:inst5|switch[3]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.366     ; 0.833      ;
; 1.904 ; globalReset:inst1|rst ; UART_TX:inst5|switch[2]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.366     ; 0.833      ;
; 1.904 ; globalReset:inst1|rst ; UART_TX:inst5|switch[1]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.366     ; 0.833      ;
; 1.904 ; globalReset:inst1|rst ; UART_TX:inst5|switch[0]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.366     ; 0.833      ;
; 1.904 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[1]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.366     ; 0.833      ;
; 1.904 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[0]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.366     ; 0.833      ;
; 1.909 ; globalReset:inst1|rst ; UART_TX:inst5|dirTX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.830      ;
; 1.909 ; globalReset:inst1|rst ; UART_TX:inst5|delay[2]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.830      ;
; 1.909 ; globalReset:inst1|rst ; UART_TX:inst5|delay[6]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.830      ;
; 1.909 ; globalReset:inst1|rst ; UART_TX:inst5|delay[5]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.830      ;
; 1.909 ; globalReset:inst1|rst ; UART_TX:inst5|delay[4]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.830      ;
; 1.909 ; globalReset:inst1|rst ; UART_TX:inst5|delay[3]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.830      ;
; 1.909 ; globalReset:inst1|rst ; UART_TX:inst5|delay[1]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.830      ;
; 1.909 ; globalReset:inst1|rst ; UART_TX:inst5|delay[0]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.364     ; 0.830      ;
; 1.984 ; globalReset:inst1|rst ; UART_TX:inst5|tx             ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 4.166        ; -1.176     ; 0.943      ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk80MHz'                                                                                       ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 10.828 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[0] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.044     ; 1.615      ;
; 10.860 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[4] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.044     ; 1.583      ;
; 10.860 ; globalReset:inst1|rst ; UART_RX:inst2|rx_act     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.044     ; 1.583      ;
; 10.860 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[3] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.044     ; 1.583      ;
; 10.860 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[2] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.044     ; 1.583      ;
; 10.860 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[1] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.044     ; 1.583      ;
; 10.860 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[0] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.044     ; 1.583      ;
; 10.860 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[1] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.044     ; 1.583      ;
; 10.860 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[2] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.044     ; 1.583      ;
; 10.997 ; globalReset:inst1|rst ; answers:inst4|outdata[0] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 1.454      ;
; 10.997 ; globalReset:inst1|rst ; answers:inst4|outdata[4] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 1.454      ;
; 10.997 ; globalReset:inst1|rst ; answers:inst4|cnt[7]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 1.454      ;
; 10.997 ; globalReset:inst1|rst ; answers:inst4|cnt[6]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 1.454      ;
; 10.997 ; globalReset:inst1|rst ; answers:inst4|cnt[5]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 1.454      ;
; 10.997 ; globalReset:inst1|rst ; answers:inst4|cnt[4]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 1.454      ;
; 10.997 ; globalReset:inst1|rst ; answers:inst4|cnt[3]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 1.454      ;
; 10.997 ; globalReset:inst1|rst ; answers:inst4|cnt[2]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 1.454      ;
; 10.997 ; globalReset:inst1|rst ; answers:inst4|cnt[1]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 1.454      ;
; 11.002 ; globalReset:inst1|rst ; RQform:inst3|RQ          ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.039     ; 1.446      ;
; 11.059 ; globalReset:inst1|rst ; UART_RX:inst2|oData[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.033     ; 1.395      ;
; 11.059 ; globalReset:inst1|rst ; UART_RX:inst2|data[4]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.033     ; 1.395      ;
; 11.059 ; globalReset:inst1|rst ; UART_RX:inst2|data[7]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.033     ; 1.395      ;
; 11.059 ; globalReset:inst1|rst ; UART_RX:inst2|oData[7]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.033     ; 1.395      ;
; 11.059 ; globalReset:inst1|rst ; UART_RX:inst2|data[5]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.033     ; 1.395      ;
; 11.059 ; globalReset:inst1|rst ; UART_RX:inst2|oData[5]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.033     ; 1.395      ;
; 11.059 ; globalReset:inst1|rst ; UART_RX:inst2|data[6]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.033     ; 1.395      ;
; 11.059 ; globalReset:inst1|rst ; UART_RX:inst2|oData[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.033     ; 1.395      ;
; 11.059 ; globalReset:inst1|rst ; UART_RX:inst2|oData[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.033     ; 1.395      ;
; 11.059 ; globalReset:inst1|rst ; UART_RX:inst2|oData[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.033     ; 1.395      ;
; 11.130 ; globalReset:inst1|rst ; RQform:inst3|counter[1]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.319      ;
; 11.130 ; globalReset:inst1|rst ; RQform:inst3|counter[0]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.319      ;
; 11.130 ; globalReset:inst1|rst ; RQform:inst3|state.DELAY ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.319      ;
; 11.130 ; globalReset:inst1|rst ; RQform:inst3|state.CNT   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.319      ;
; 11.130 ; globalReset:inst1|rst ; RQform:inst3|state.WAIT  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.319      ;
; 11.130 ; globalReset:inst1|rst ; RQform:inst3|delay[4]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.319      ;
; 11.130 ; globalReset:inst1|rst ; RQform:inst3|delay[2]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.319      ;
; 11.130 ; globalReset:inst1|rst ; RQform:inst3|delay[1]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.319      ;
; 11.130 ; globalReset:inst1|rst ; RQform:inst3|delay[0]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.319      ;
; 11.130 ; globalReset:inst1|rst ; RQform:inst3|delay[3]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.319      ;
; 11.130 ; globalReset:inst1|rst ; RQform:inst3|state.00    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.319      ;
; 11.146 ; globalReset:inst1|rst ; UART_RX:inst2|oData[4]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.035     ; 1.306      ;
; 11.146 ; globalReset:inst1|rst ; answers:inst4|outdata[3] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.035     ; 1.306      ;
; 11.146 ; globalReset:inst1|rst ; answers:inst4|outdata[1] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.035     ; 1.306      ;
; 11.161 ; globalReset:inst1|rst ; UART_RX:inst2|data[3]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.034     ; 1.292      ;
; 11.161 ; globalReset:inst1|rst ; UART_RX:inst2|place[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.034     ; 1.292      ;
; 11.161 ; globalReset:inst1|rst ; UART_RX:inst2|place[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.034     ; 1.292      ;
; 11.161 ; globalReset:inst1|rst ; UART_RX:inst2|place[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.034     ; 1.292      ;
; 11.161 ; globalReset:inst1|rst ; UART_RX:inst2|place[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.034     ; 1.292      ;
; 11.190 ; globalReset:inst1|rst ; UART_RX:inst2|Valid      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.034     ; 1.263      ;
; 11.190 ; globalReset:inst1|rst ; UART_RX:inst2|delay[3]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.034     ; 1.263      ;
; 11.190 ; globalReset:inst1|rst ; UART_RX:inst2|delay[0]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.034     ; 1.263      ;
; 11.190 ; globalReset:inst1|rst ; UART_RX:inst2|delay[1]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.034     ; 1.263      ;
; 11.190 ; globalReset:inst1|rst ; UART_RX:inst2|delay[2]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.034     ; 1.263      ;
; 11.192 ; globalReset:inst1|rst ; answers:inst4|outdata[7] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.033     ; 1.262      ;
; 11.192 ; globalReset:inst1|rst ; answers:inst4|outdata[5] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.033     ; 1.262      ;
; 11.192 ; globalReset:inst1|rst ; answers:inst4|outdata[2] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.033     ; 1.262      ;
; 11.192 ; globalReset:inst1|rst ; answers:inst4|cntVal[1]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.033     ; 1.262      ;
; 11.192 ; globalReset:inst1|rst ; answers:inst4|cntVal[0]  ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.033     ; 1.262      ;
; 11.192 ; globalReset:inst1|rst ; answers:inst4|st.10      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.033     ; 1.262      ;
; 11.192 ; globalReset:inst1|rst ; answers:inst4|st.00      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.033     ; 1.262      ;
; 11.192 ; globalReset:inst1|rst ; answers:inst4|st.01      ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.033     ; 1.262      ;
; 11.299 ; globalReset:inst1|rst ; UART_RX:inst2|data[0]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.150      ;
; 11.299 ; globalReset:inst1|rst ; answers:inst4|data[4]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.150      ;
; 11.299 ; globalReset:inst1|rst ; answers:inst4|data[7]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.150      ;
; 11.299 ; globalReset:inst1|rst ; answers:inst4|data[5]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.150      ;
; 11.299 ; globalReset:inst1|rst ; answers:inst4|data[6]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.150      ;
; 11.299 ; globalReset:inst1|rst ; answers:inst4|data[3]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.150      ;
; 11.299 ; globalReset:inst1|rst ; answers:inst4|data[1]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.150      ;
; 11.299 ; globalReset:inst1|rst ; UART_RX:inst2|data[1]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.150      ;
; 11.299 ; globalReset:inst1|rst ; answers:inst4|data[2]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.150      ;
; 11.299 ; globalReset:inst1|rst ; UART_RX:inst2|data[2]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 1.150      ;
; 11.452 ; globalReset:inst1|rst ; answers:inst4|outdata[6] ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.034     ; 1.001      ;
; 11.452 ; globalReset:inst1|rst ; UART_RX:inst2|oData[6]   ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.034     ; 1.001      ;
; 11.506 ; globalReset:inst1|rst ; answers:inst4|data[0]    ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.038     ; 0.943      ;
; 11.540 ; globalReset:inst1|rst ; answers:inst4|cnt[0]     ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 0.911      ;
; 11.540 ; globalReset:inst1|rst ; answers:inst4|once       ; clk80MHz     ; clk80MHz    ; 12.500       ; -0.036     ; 0.911      ;
+--------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk80MHz'                                                                                       ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.666 ; globalReset:inst1|rst ; answers:inst4|cnt[0]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.786      ;
; 0.666 ; globalReset:inst1|rst ; answers:inst4|once       ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.036      ; 0.786      ;
; 0.696 ; globalReset:inst1|rst ; answers:inst4|data[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.034      ; 0.814      ;
; 0.731 ; globalReset:inst1|rst ; answers:inst4|outdata[6] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 0.853      ;
; 0.731 ; globalReset:inst1|rst ; UART_RX:inst2|oData[6]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 0.853      ;
; 0.871 ; globalReset:inst1|rst ; UART_RX:inst2|data[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.034      ; 0.989      ;
; 0.871 ; globalReset:inst1|rst ; answers:inst4|data[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.034      ; 0.989      ;
; 0.871 ; globalReset:inst1|rst ; answers:inst4|data[7]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.034      ; 0.989      ;
; 0.871 ; globalReset:inst1|rst ; answers:inst4|data[5]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.034      ; 0.989      ;
; 0.871 ; globalReset:inst1|rst ; answers:inst4|data[6]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.034      ; 0.989      ;
; 0.871 ; globalReset:inst1|rst ; answers:inst4|data[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.034      ; 0.989      ;
; 0.871 ; globalReset:inst1|rst ; answers:inst4|data[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.034      ; 0.989      ;
; 0.871 ; globalReset:inst1|rst ; UART_RX:inst2|data[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.034      ; 0.989      ;
; 0.871 ; globalReset:inst1|rst ; answers:inst4|data[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.034      ; 0.989      ;
; 0.871 ; globalReset:inst1|rst ; UART_RX:inst2|data[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.034      ; 0.989      ;
; 0.967 ; globalReset:inst1|rst ; UART_RX:inst2|Valid      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 1.089      ;
; 0.967 ; globalReset:inst1|rst ; UART_RX:inst2|delay[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 1.089      ;
; 0.967 ; globalReset:inst1|rst ; UART_RX:inst2|delay[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 1.089      ;
; 0.967 ; globalReset:inst1|rst ; UART_RX:inst2|delay[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 1.089      ;
; 0.967 ; globalReset:inst1|rst ; UART_RX:inst2|delay[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 1.089      ;
; 0.975 ; globalReset:inst1|rst ; answers:inst4|outdata[7] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.040      ; 1.099      ;
; 0.975 ; globalReset:inst1|rst ; answers:inst4|outdata[5] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.040      ; 1.099      ;
; 0.975 ; globalReset:inst1|rst ; answers:inst4|outdata[2] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.040      ; 1.099      ;
; 0.975 ; globalReset:inst1|rst ; answers:inst4|cntVal[1]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.040      ; 1.099      ;
; 0.975 ; globalReset:inst1|rst ; answers:inst4|cntVal[0]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.040      ; 1.099      ;
; 0.975 ; globalReset:inst1|rst ; answers:inst4|st.10      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.040      ; 1.099      ;
; 0.975 ; globalReset:inst1|rst ; answers:inst4|st.00      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.040      ; 1.099      ;
; 0.975 ; globalReset:inst1|rst ; answers:inst4|st.01      ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.040      ; 1.099      ;
; 0.991 ; globalReset:inst1|rst ; UART_RX:inst2|data[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 1.113      ;
; 0.991 ; globalReset:inst1|rst ; UART_RX:inst2|place[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 1.113      ;
; 0.991 ; globalReset:inst1|rst ; UART_RX:inst2|place[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 1.113      ;
; 0.991 ; globalReset:inst1|rst ; UART_RX:inst2|place[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 1.113      ;
; 0.991 ; globalReset:inst1|rst ; UART_RX:inst2|place[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 1.113      ;
; 1.005 ; globalReset:inst1|rst ; UART_RX:inst2|oData[4]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 1.127      ;
; 1.005 ; globalReset:inst1|rst ; answers:inst4|outdata[3] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 1.127      ;
; 1.005 ; globalReset:inst1|rst ; answers:inst4|outdata[1] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.038      ; 1.127      ;
; 1.015 ; globalReset:inst1|rst ; RQform:inst3|counter[1]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.034      ; 1.133      ;
; 1.015 ; globalReset:inst1|rst ; RQform:inst3|counter[0]  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.034      ; 1.133      ;
; 1.015 ; globalReset:inst1|rst ; RQform:inst3|state.DELAY ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.034      ; 1.133      ;
; 1.015 ; globalReset:inst1|rst ; RQform:inst3|state.CNT   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.034      ; 1.133      ;
; 1.015 ; globalReset:inst1|rst ; RQform:inst3|state.WAIT  ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.034      ; 1.133      ;
; 1.015 ; globalReset:inst1|rst ; RQform:inst3|delay[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.034      ; 1.133      ;
; 1.015 ; globalReset:inst1|rst ; RQform:inst3|delay[2]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.034      ; 1.133      ;
; 1.015 ; globalReset:inst1|rst ; RQform:inst3|delay[1]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.034      ; 1.133      ;
; 1.015 ; globalReset:inst1|rst ; RQform:inst3|delay[0]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.034      ; 1.133      ;
; 1.015 ; globalReset:inst1|rst ; RQform:inst3|delay[3]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.034      ; 1.133      ;
; 1.015 ; globalReset:inst1|rst ; RQform:inst3|state.00    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.034      ; 1.133      ;
; 1.088 ; globalReset:inst1|rst ; UART_RX:inst2|oData[0]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.040      ; 1.212      ;
; 1.088 ; globalReset:inst1|rst ; UART_RX:inst2|data[4]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.040      ; 1.212      ;
; 1.088 ; globalReset:inst1|rst ; UART_RX:inst2|data[7]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.040      ; 1.212      ;
; 1.088 ; globalReset:inst1|rst ; UART_RX:inst2|oData[7]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.040      ; 1.212      ;
; 1.088 ; globalReset:inst1|rst ; UART_RX:inst2|data[5]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.040      ; 1.212      ;
; 1.088 ; globalReset:inst1|rst ; UART_RX:inst2|oData[5]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.040      ; 1.212      ;
; 1.088 ; globalReset:inst1|rst ; UART_RX:inst2|data[6]    ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.040      ; 1.212      ;
; 1.088 ; globalReset:inst1|rst ; UART_RX:inst2|oData[3]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.040      ; 1.212      ;
; 1.088 ; globalReset:inst1|rst ; UART_RX:inst2|oData[1]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.040      ; 1.212      ;
; 1.088 ; globalReset:inst1|rst ; UART_RX:inst2|oData[2]   ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.040      ; 1.212      ;
; 1.126 ; globalReset:inst1|rst ; answers:inst4|outdata[0] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 1.247      ;
; 1.126 ; globalReset:inst1|rst ; answers:inst4|outdata[4] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 1.247      ;
; 1.126 ; globalReset:inst1|rst ; answers:inst4|cnt[7]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 1.247      ;
; 1.126 ; globalReset:inst1|rst ; answers:inst4|cnt[6]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 1.247      ;
; 1.126 ; globalReset:inst1|rst ; answers:inst4|cnt[5]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 1.247      ;
; 1.126 ; globalReset:inst1|rst ; answers:inst4|cnt[4]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 1.247      ;
; 1.126 ; globalReset:inst1|rst ; answers:inst4|cnt[3]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 1.247      ;
; 1.126 ; globalReset:inst1|rst ; answers:inst4|cnt[2]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 1.247      ;
; 1.126 ; globalReset:inst1|rst ; answers:inst4|cnt[1]     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.037      ; 1.247      ;
; 1.131 ; globalReset:inst1|rst ; RQform:inst3|RQ          ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.033      ; 1.248      ;
; 1.262 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[4] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.028      ; 1.374      ;
; 1.262 ; globalReset:inst1|rst ; UART_RX:inst2|rx_act     ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.028      ; 1.374      ;
; 1.262 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[3] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.028      ; 1.374      ;
; 1.262 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[2] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.028      ; 1.374      ;
; 1.262 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[1] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.028      ; 1.374      ;
; 1.262 ; globalReset:inst1|rst ; UART_RX:inst2|stepcnt[0] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.028      ; 1.374      ;
; 1.262 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[1] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.028      ; 1.374      ;
; 1.262 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[2] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.028      ; 1.374      ;
; 1.275 ; globalReset:inst1|rst ; UART_RX:inst2|strtcnt[0] ; clk80MHz     ; clk80MHz    ; 0.000        ; 0.028      ; 1.387      ;
+-------+-----------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                        ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                      ; Launch Clock ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+
; 1.551 ; globalReset:inst1|rst ; UART_TX:inst5|tx             ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -0.920     ; 0.814      ;
; 1.638 ; globalReset:inst1|rst ; UART_TX:inst5|dirTX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.116     ; 0.705      ;
; 1.638 ; globalReset:inst1|rst ; UART_TX:inst5|delay[2]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.116     ; 0.705      ;
; 1.638 ; globalReset:inst1|rst ; UART_TX:inst5|delay[6]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.116     ; 0.705      ;
; 1.638 ; globalReset:inst1|rst ; UART_TX:inst5|delay[5]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.116     ; 0.705      ;
; 1.638 ; globalReset:inst1|rst ; UART_TX:inst5|delay[4]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.116     ; 0.705      ;
; 1.638 ; globalReset:inst1|rst ; UART_TX:inst5|delay[3]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.116     ; 0.705      ;
; 1.638 ; globalReset:inst1|rst ; UART_TX:inst5|delay[1]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.116     ; 0.705      ;
; 1.638 ; globalReset:inst1|rst ; UART_TX:inst5|delay[0]       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.116     ; 0.705      ;
; 1.646 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[3]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.118     ; 0.711      ;
; 1.646 ; globalReset:inst1|rst ; UART_TX:inst5|switch[4]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.118     ; 0.711      ;
; 1.646 ; globalReset:inst1|rst ; UART_TX:inst5|switch[3]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.118     ; 0.711      ;
; 1.646 ; globalReset:inst1|rst ; UART_TX:inst5|switch[2]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.118     ; 0.711      ;
; 1.646 ; globalReset:inst1|rst ; UART_TX:inst5|switch[1]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.118     ; 0.711      ;
; 1.646 ; globalReset:inst1|rst ; UART_TX:inst5|switch[0]      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.118     ; 0.711      ;
; 1.646 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[1]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.118     ; 0.711      ;
; 1.646 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[0]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.118     ; 0.711      ;
; 1.719 ; globalReset:inst1|rst ; UART_TX:inst5|dirRX          ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.116     ; 0.786      ;
; 1.719 ; globalReset:inst1|rst ; UART_TX:inst5|state.TX       ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.116     ; 0.786      ;
; 1.719 ; globalReset:inst1|rst ; UART_TX:inst5|state.MEGAWAIT ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.116     ; 0.786      ;
; 1.719 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIROFF   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.116     ; 0.786      ;
; 1.719 ; globalReset:inst1|rst ; UART_TX:inst5|state.000      ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.116     ; 0.786      ;
; 1.719 ; globalReset:inst1|rst ; UART_TX:inst5|state.DIRON    ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.116     ; 0.786      ;
; 1.719 ; globalReset:inst1|rst ; UART_TX:inst5|serialize[2]   ; clk80MHz     ; mypll|altpll_component|auto_generated|pll1|clk[0] ; -0.001       ; -1.116     ; 0.786      ;
+-------+-----------------------+------------------------------+--------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk80MHz'                                                          ;
+-------+--------------+----------------+-----------------+----------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type            ; Clock    ; Clock Edge ; Target                      ;
+-------+--------------+----------------+-----------------+----------+------------+-----------------------------+
; 5.512 ; 5.696        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[0]    ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|RQ             ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|counter[0]     ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|counter[1]     ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[0]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[1]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[2]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[3]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|delay[4]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.00       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.CNT      ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.DELAY    ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; RQform:inst3|state.WAIT     ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|Valid         ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[0]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[1]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[2]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[3]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[0]      ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[1]      ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[2]      ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|delay[3]      ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[4]      ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[6]      ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[0]      ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[1]      ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[2]      ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|place[3]      ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|rx_act        ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[0]    ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[1]    ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[2]    ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[3]    ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|stepcnt[4]    ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[1]    ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|strtcnt[2]    ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|sync[0]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|sync[1]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[1]        ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[2]        ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[3]        ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[4]        ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[5]        ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[6]        ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[7]        ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[0]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[1]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[2]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[3]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[4]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[5]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[6]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|data[7]       ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|outdata[0]    ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|outdata[1]    ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|outdata[3]    ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|outdata[4]    ;
; 5.513 ; 5.697        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|outdata[6]    ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[4]       ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[5]       ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[6]       ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|data[7]       ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[0]      ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[1]      ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[2]      ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[3]      ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[5]      ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; UART_RX:inst2|oData[7]      ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntVal[0]     ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cntVal[1]     ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|cnt[0]        ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|once          ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|outdata[2]    ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|outdata[5]    ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|outdata[7]    ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|st.00         ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|st.01         ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|st.10         ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|syncVal[0]    ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; answers:inst4|syncVal[1]    ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[0]  ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[10] ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[11] ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[12] ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[13] ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[14] ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[15] ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[16] ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[17] ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[18] ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[19] ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[1]  ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[20] ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[21] ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[22] ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[23] ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[24] ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[25] ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[26] ;
; 5.514 ; 5.698        ; 0.184          ; Low Pulse Width ; clk80MHz ; Rise       ; globalReset:inst1|count[27] ;
+-------+--------------+----------------+-----------------+----------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'mypll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                         ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                  ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+
; 103.943 ; 104.127      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[1]                                                 ;
; 103.943 ; 104.127      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|tx                                                        ;
; 103.950 ; 104.134      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[0]                                                 ;
; 103.963 ; 104.179      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[0]                                                  ;
; 103.963 ; 104.179      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[1]                                                  ;
; 103.963 ; 104.179      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[2]                                                  ;
; 103.963 ; 104.179      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[3]                                                  ;
; 103.963 ; 104.179      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[4]                                                  ;
; 103.963 ; 104.179      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[5]                                                  ;
; 103.963 ; 104.179      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[6]                                                  ;
; 103.963 ; 104.179      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirRX                                                     ;
; 103.963 ; 104.179      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirTX                                                     ;
; 103.963 ; 104.179      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[2]                                              ;
; 103.963 ; 104.179      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.000                                                 ;
; 103.963 ; 104.179      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIROFF                                              ;
; 103.963 ; 104.179      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIRON                                               ;
; 103.963 ; 104.179      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.MEGAWAIT                                            ;
; 103.963 ; 104.179      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.TX                                                  ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[0]                                              ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[1]                                              ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[3]                                              ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[0]                                                 ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[1]                                                 ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[2]                                                 ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[3]                                                 ;
; 103.964 ; 104.180      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[4]                                                 ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[0]                                              ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[1]                                              ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[3]                                              ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[0]                                                 ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[1]                                                 ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[2]                                                 ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[3]                                                 ;
; 103.966 ; 104.150      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|switch[4]                                                 ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[0]                                                  ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[1]                                                  ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[2]                                                  ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[3]                                                  ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[4]                                                  ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[5]                                                  ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|delay[6]                                                  ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirRX                                                     ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|dirTX                                                     ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|serialize[2]                                              ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.000                                                 ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIROFF                                              ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.DIRON                                               ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.MEGAWAIT                                            ;
; 103.967 ; 104.151      ; 0.184          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|state.TX                                                  ;
; 103.979 ; 104.195      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[0]                                                 ;
; 103.986 ; 104.202      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|rqsync[1]                                                 ;
; 103.986 ; 104.202      ; 0.216          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; UART_TX:inst5|tx                                                        ;
; 104.123 ; 104.123      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|rqsync[1]|clk                                                     ;
; 104.123 ; 104.123      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|tx|clk                                                            ;
; 104.130 ; 104.130      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|rqsync[0]|clk                                                     ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[0]|clk                                                  ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[1]|clk                                                  ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[3]|clk                                                  ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[0]|clk                                                     ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[1]|clk                                                     ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[2]|clk                                                     ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[3]|clk                                                     ;
; 104.146 ; 104.146      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|switch[4]|clk                                                     ;
; 104.147 ; 104.147      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[0]|clk                                                      ;
; 104.147 ; 104.147      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[1]|clk                                                      ;
; 104.147 ; 104.147      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[2]|clk                                                      ;
; 104.147 ; 104.147      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[3]|clk                                                      ;
; 104.147 ; 104.147      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[4]|clk                                                      ;
; 104.147 ; 104.147      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[5]|clk                                                      ;
; 104.147 ; 104.147      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[6]|clk                                                      ;
; 104.147 ; 104.147      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|dirRX|clk                                                         ;
; 104.147 ; 104.147      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|dirTX|clk                                                         ;
; 104.147 ; 104.147      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[2]|clk                                                  ;
; 104.147 ; 104.147      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.000|clk                                                     ;
; 104.147 ; 104.147      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.DIROFF|clk                                                  ;
; 104.147 ; 104.147      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.DIRON|clk                                                   ;
; 104.147 ; 104.147      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.MEGAWAIT|clk                                                ;
; 104.147 ; 104.147      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.TX|clk                                                      ;
; 104.164 ; 104.164      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mypll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 104.164 ; 104.164      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mypll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 104.169 ; 104.169      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mypll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|inclk[0] ;
; 104.169 ; 104.169      ; 0.000          ; Low Pulse Width  ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; mypll|altpll_component|auto_generated|wire_pll1_clk[0]~clkctrl|outclk   ;
; 104.185 ; 104.185      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[0]|clk                                                      ;
; 104.185 ; 104.185      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[1]|clk                                                      ;
; 104.185 ; 104.185      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[2]|clk                                                      ;
; 104.185 ; 104.185      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[3]|clk                                                      ;
; 104.185 ; 104.185      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[4]|clk                                                      ;
; 104.185 ; 104.185      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[5]|clk                                                      ;
; 104.185 ; 104.185      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|delay[6]|clk                                                      ;
; 104.185 ; 104.185      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|dirRX|clk                                                         ;
; 104.185 ; 104.185      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|dirTX|clk                                                         ;
; 104.185 ; 104.185      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[2]|clk                                                  ;
; 104.185 ; 104.185      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.000|clk                                                     ;
; 104.185 ; 104.185      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.DIROFF|clk                                                  ;
; 104.185 ; 104.185      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.DIRON|clk                                                   ;
; 104.185 ; 104.185      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.MEGAWAIT|clk                                                ;
; 104.185 ; 104.185      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|state.TX|clk                                                      ;
; 104.186 ; 104.186      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[0]|clk                                                  ;
; 104.186 ; 104.186      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[1]|clk                                                  ;
; 104.186 ; 104.186      ; 0.000          ; High Pulse Width ; mypll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; inst5|serialize[3]|clk                                                  ;
+---------+--------------+----------------+------------------+---------------------------------------------------+------------+-------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RX        ; clk80MHz   ; 1.302 ; 2.092 ; Rise       ; clk80MHz        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RX        ; clk80MHz   ; -1.087 ; -1.863 ; Rise       ; clk80MHz        ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                         ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; DataFromCFM[*]  ; clk80MHz   ; 4.282 ; 4.466 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[0] ; clk80MHz   ; 2.987 ; 3.067 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[1] ; clk80MHz   ; 3.025 ; 3.111 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[2] ; clk80MHz   ; 3.026 ; 3.128 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[3] ; clk80MHz   ; 2.960 ; 3.028 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[4] ; clk80MHz   ; 3.241 ; 3.384 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[5] ; clk80MHz   ; 3.763 ; 3.874 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[6] ; clk80MHz   ; 4.282 ; 4.466 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[7] ; clk80MHz   ; 3.029 ; 3.119 ; Rise       ; clk80MHz                                          ;
; LCBreq          ; clk80MHz   ; 3.311 ; 3.365 ; Rise       ; clk80MHz                                          ;
; ValRX           ; clk80MHz   ; 3.227 ; 3.256 ; Rise       ; clk80MHz                                          ;
; test1           ; clk80MHz   ; 3.599 ; 3.713 ; Rise       ; clk80MHz                                          ;
; test2           ; clk80MHz   ; 3.579 ; 3.671 ; Rise       ; clk80MHz                                          ;
; TX              ; clk80MHz   ; 4.420 ; 4.492 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirRX           ; clk80MHz   ; 2.615 ; 2.704 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirTX           ; clk80MHz   ; 1.933 ; 1.947 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test            ; clk80MHz   ; 1.861 ; 1.870 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test3           ; clk80MHz   ; 3.378 ; 3.197 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; DataFromCFM[*]  ; clk80MHz   ; 2.897 ; 2.962 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[0] ; clk80MHz   ; 2.924 ; 3.001 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[1] ; clk80MHz   ; 2.962 ; 3.045 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[2] ; clk80MHz   ; 2.963 ; 3.062 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[3] ; clk80MHz   ; 2.897 ; 2.962 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[4] ; clk80MHz   ; 3.169 ; 3.308 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[5] ; clk80MHz   ; 3.706 ; 3.815 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[6] ; clk80MHz   ; 4.205 ; 4.384 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[7] ; clk80MHz   ; 2.966 ; 3.054 ; Rise       ; clk80MHz                                          ;
; LCBreq          ; clk80MHz   ; 3.239 ; 3.289 ; Rise       ; clk80MHz                                          ;
; ValRX           ; clk80MHz   ; 3.157 ; 3.183 ; Rise       ; clk80MHz                                          ;
; test1           ; clk80MHz   ; 3.515 ; 3.622 ; Rise       ; clk80MHz                                          ;
; test2           ; clk80MHz   ; 3.496 ; 3.583 ; Rise       ; clk80MHz                                          ;
; TX              ; clk80MHz   ; 4.145 ; 4.225 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirRX           ; clk80MHz   ; 2.366 ; 2.449 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirTX           ; clk80MHz   ; 1.709 ; 1.720 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test            ; clk80MHz   ; 1.639 ; 1.646 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test3           ; clk80MHz   ; 3.094 ; 2.922 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                            ;
+----------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                              ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                   ; -1.290 ; 0.179 ; -0.662   ; 0.666   ; 5.512               ;
;  clk80MHz                                          ; -0.088 ; 0.186 ; 8.845    ; 0.666   ; 5.512               ;
;  mypll|altpll_component|auto_generated|pll1|clk[0] ; -1.290 ; 0.179 ; -0.662   ; 1.551   ; 103.838             ;
; Design-wide TNS                                    ; -1.497 ; 0.0   ; -12.029  ; 0.0     ; 0.0                 ;
;  clk80MHz                                          ; -0.488 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  mypll|altpll_component|auto_generated|pll1|clk[0] ; -1.290 ; 0.000 ; -12.029  ; 0.000   ; 0.000               ;
+----------------------------------------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; RX        ; clk80MHz   ; 2.752 ; 3.022 ; Rise       ; clk80MHz        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; RX        ; clk80MHz   ; -1.087 ; -1.863 ; Rise       ; clk80MHz        ;
+-----------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                         ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; DataFromCFM[*]  ; clk80MHz   ; 8.781 ; 8.774 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[0] ; clk80MHz   ; 6.499 ; 6.390 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[1] ; clk80MHz   ; 6.563 ; 6.460 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[2] ; clk80MHz   ; 6.579 ; 6.479 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[3] ; clk80MHz   ; 6.440 ; 6.327 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[4] ; clk80MHz   ; 7.027 ; 6.967 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[5] ; clk80MHz   ; 7.573 ; 7.609 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[6] ; clk80MHz   ; 8.781 ; 8.774 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[7] ; clk80MHz   ; 6.552 ; 6.463 ; Rise       ; clk80MHz                                          ;
; LCBreq          ; clk80MHz   ; 7.104 ; 6.807 ; Rise       ; clk80MHz                                          ;
; ValRX           ; clk80MHz   ; 6.827 ; 6.605 ; Rise       ; clk80MHz                                          ;
; test1           ; clk80MHz   ; 7.724 ; 7.469 ; Rise       ; clk80MHz                                          ;
; test2           ; clk80MHz   ; 7.597 ; 7.349 ; Rise       ; clk80MHz                                          ;
; TX              ; clk80MHz   ; 8.250 ; 8.997 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirRX           ; clk80MHz   ; 5.763 ; 5.516 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirTX           ; clk80MHz   ; 4.247 ; 4.034 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test            ; clk80MHz   ; 4.125 ; 3.896 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test3           ; clk80MHz   ; 6.898 ; 7.397 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+
; DataFromCFM[*]  ; clk80MHz   ; 2.897 ; 2.962 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[0] ; clk80MHz   ; 2.924 ; 3.001 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[1] ; clk80MHz   ; 2.962 ; 3.045 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[2] ; clk80MHz   ; 2.963 ; 3.062 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[3] ; clk80MHz   ; 2.897 ; 2.962 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[4] ; clk80MHz   ; 3.169 ; 3.308 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[5] ; clk80MHz   ; 3.706 ; 3.815 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[6] ; clk80MHz   ; 4.205 ; 4.384 ; Rise       ; clk80MHz                                          ;
;  DataFromCFM[7] ; clk80MHz   ; 2.966 ; 3.054 ; Rise       ; clk80MHz                                          ;
; LCBreq          ; clk80MHz   ; 3.239 ; 3.289 ; Rise       ; clk80MHz                                          ;
; ValRX           ; clk80MHz   ; 3.157 ; 3.183 ; Rise       ; clk80MHz                                          ;
; test1           ; clk80MHz   ; 3.515 ; 3.622 ; Rise       ; clk80MHz                                          ;
; test2           ; clk80MHz   ; 3.496 ; 3.583 ; Rise       ; clk80MHz                                          ;
; TX              ; clk80MHz   ; 4.145 ; 4.225 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirRX           ; clk80MHz   ; 2.366 ; 2.449 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; dirTX           ; clk80MHz   ; 1.709 ; 1.720 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test            ; clk80MHz   ; 1.639 ; 1.646 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
; test3           ; clk80MHz   ; 3.094 ; 2.922 ; Rise       ; mypll|altpll_component|auto_generated|pll1|clk[0] ;
+-----------------+------------+-------+-------+------------+---------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                     ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin            ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; dirRX          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dirTX          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataFromCFM[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataFromCFM[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataFromCFM[2] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataFromCFM[3] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataFromCFM[4] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataFromCFM[5] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataFromCFM[6] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DataFromCFM[7] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ValRX          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LCBreq         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; test           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; test1          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; test2          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; test3          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; TX             ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+----------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk80MHz                ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RX                      ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dirRX          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.11 V              ; -0.0488 V           ; 0.191 V                              ; 0.217 V                              ; 1.08e-09 s                  ; 8.59e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 5.01e-07 V                  ; 3.11 V             ; -0.0488 V          ; 0.191 V                             ; 0.217 V                             ; 1.08e-09 s                 ; 8.59e-10 s                 ; No                        ; No                        ;
; dirTX          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; DataFromCFM[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.35 V              ; -0.00711 V          ; 0.126 V                              ; 0.012 V                              ; 4.7e-10 s                   ; 4.63e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.35 V             ; -0.00711 V         ; 0.126 V                             ; 0.012 V                             ; 4.7e-10 s                  ; 4.63e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.33 V              ; -0.00219 V          ; 0.108 V                              ; 0.043 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.33 V             ; -0.00219 V         ; 0.108 V                             ; 0.043 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.33 V              ; -0.00219 V          ; 0.108 V                              ; 0.043 V                              ; 3.76e-09 s                  ; 3.48e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.33 V             ; -0.00219 V         ; 0.108 V                             ; 0.043 V                             ; 3.76e-09 s                 ; 3.48e-09 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.91e-07 V                   ; 2.34 V              ; -0.00824 V          ; 0.139 V                              ; 0.044 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.91e-07 V                  ; 2.34 V             ; -0.00824 V         ; 0.139 V                             ; 0.044 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ValRX          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; LCBreq         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; test           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; test1          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; test2          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; test3          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.47e-07 V                   ; 3.11 V              ; -0.0527 V           ; 0.256 V                              ; 0.175 V                              ; 7.07e-10 s                  ; 6.42e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 7.47e-07 V                  ; 3.11 V             ; -0.0527 V          ; 0.256 V                             ; 0.175 V                             ; 7.07e-10 s                 ; 6.42e-10 s                 ; Yes                       ; No                        ;
; TX             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.01e-07 V                   ; 3.08 V              ; -0.00545 V          ; 0.234 V                              ; 0.291 V                              ; 5.77e-09 s                  ; 4.44e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.01e-07 V                  ; 3.08 V             ; -0.00545 V         ; 0.234 V                             ; 0.291 V                             ; 5.77e-09 s                 ; 4.44e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-07 V                   ; 2.35 V              ; -0.00333 V          ; 0.096 V                              ; 0.006 V                              ; 4.5e-10 s                   ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-07 V                  ; 2.35 V             ; -0.00333 V         ; 0.096 V                             ; 0.006 V                             ; 4.5e-10 s                  ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-07 V                   ; 2.34 V              ; -0.00699 V          ; 0.108 V                              ; 0.027 V                              ; 6.58e-10 s                  ; 8.2e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-07 V                  ; 2.34 V             ; -0.00699 V         ; 0.108 V                             ; 0.027 V                             ; 6.58e-10 s                 ; 8.2e-10 s                  ; Yes                       ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin            ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dirRX          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.57 V              ; -0.0876 V           ; 0.318 V                              ; 0.176 V                              ; 6.78e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.57 V             ; -0.0876 V          ; 0.318 V                             ; 0.176 V                             ; 6.78e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dirTX          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; DataFromCFM[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; DataFromCFM[2] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; DataFromCFM[3] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; DataFromCFM[4] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; DataFromCFM[5] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.175 V                              ; 2.38e-09 s                  ; 2.21e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.175 V                             ; 2.38e-09 s                 ; 2.21e-09 s                 ; No                        ; Yes                       ;
; DataFromCFM[6] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.64 V              ; -0.0118 V           ; 0.201 V                              ; 0.175 V                              ; 2.38e-09 s                  ; 2.21e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.64 V             ; -0.0118 V          ; 0.201 V                             ; 0.175 V                             ; 2.38e-09 s                 ; 2.21e-09 s                 ; No                        ; Yes                       ;
; DataFromCFM[7] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; ValRX          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; LCBreq         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; test           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; test1          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; test2          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; test3          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.83e-07 V                   ; 3.58 V              ; -0.143 V            ; 0.305 V                              ; 0.24 V                               ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.83e-07 V                  ; 3.58 V             ; -0.143 V           ; 0.305 V                             ; 0.24 V                              ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; No                        ;
; TX             ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.24e-07 V                   ; 3.48 V              ; -0.0164 V           ; 0.353 V                              ; 0.315 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.24e-07 V                  ; 3.48 V             ; -0.0164 V          ; 0.353 V                             ; 0.315 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_nCEO~  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0121 V           ; 0.274 V                              ; 0.034 V                              ; 3.18e-10 s                  ; 4.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0121 V          ; 0.274 V                             ; 0.034 V                             ; 3.18e-10 s                 ; 4.96e-10 s                 ; No                        ; Yes                       ;
+----------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                   ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; clk80MHz                                          ; clk80MHz                                          ; 2166     ; 0        ; 0        ; 0        ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz                                          ; 159      ; 0        ; 0        ; 0        ;
; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 21       ; 0        ; 0        ; 0        ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 445      ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                    ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; clk80MHz                                          ; clk80MHz                                          ; 2166     ; 0        ; 0        ; 0        ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; clk80MHz                                          ; 159      ; 0        ; 0        ; 0        ;
; clk80MHz                                          ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 21       ; 0        ; 0        ; 0        ;
; mypll|altpll_component|auto_generated|pll1|clk[0] ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 445      ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                         ;
+------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------------------------------------------+----------+----------+----------+----------+
; clk80MHz   ; clk80MHz                                          ; 76       ; 0        ; 0        ; 0        ;
; clk80MHz   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 24       ; 0        ; 0        ; 0        ;
+------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                          ;
+------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+---------------------------------------------------+----------+----------+----------+----------+
; clk80MHz   ; clk80MHz                                          ; 76       ; 0        ; 0        ; 0        ;
; clk80MHz   ; mypll|altpll_component|auto_generated|pll1|clk[0] ; 24       ; 0        ; 0        ; 0        ;
+------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1     ; 1    ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 17    ; 17   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Wed Jan 25 09:19:46 2017
Info: Command: quartus_sta LCBsim -c LCBsim
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'LCBsim.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 12.500 -waveform {0.000 6.250} -name clk80MHz clk80MHz
    Info (332110): create_generated_clock -source {mypll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 50 -multiply_by 3 -duty_cycle 50.00 -name {mypll|altpll_component|auto_generated|pll1|clk[0]} {mypll|altpll_component|auto_generated|pll1|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.290
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.290              -1.290 mypll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -0.088              -0.207 clk80MHz 
Info (332146): Worst-case hold slack is 0.434
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.434               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.453               0.000 clk80MHz 
Info (332146): Worst-case recovery slack is -0.662
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.662             -12.029 mypll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     8.845               0.000 clk80MHz 
Info (332146): Worst-case removal slack is 1.609
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.609               0.000 clk80MHz 
    Info (332119):     3.324               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 5.985
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.985               0.000 clk80MHz 
    Info (332119):   103.868               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.773
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.773              -0.773 mypll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    -0.085              -0.488 clk80MHz 
Info (332146): Worst-case hold slack is 0.383
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.383               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.401               0.000 clk80MHz 
Info (332146): Worst-case recovery slack is -0.176
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.176              -1.232 mypll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.038               0.000 clk80MHz 
Info (332146): Worst-case removal slack is 1.433
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.433               0.000 clk80MHz 
    Info (332119):     2.869               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 5.984
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.984               0.000 clk80MHz 
    Info (332119):   103.838               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 1.602
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.602               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     2.292               0.000 clk80MHz 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.186               0.000 clk80MHz 
Info (332146): Worst-case recovery slack is 1.828
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.828               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    10.828               0.000 clk80MHz 
Info (332146): Worst-case removal slack is 0.666
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.666               0.000 clk80MHz 
    Info (332119):     1.551               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 5.512
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     5.512               0.000 clk80MHz 
    Info (332119):   103.943               0.000 mypll|altpll_component|auto_generated|pll1|clk[0] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 424 megabytes
    Info: Processing ended: Wed Jan 25 09:19:48 2017
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


