# Estudo da ISA RISC-V

### ğŸ“˜ DescriÃ§Ã£o

Este projeto tem como objetivo estudar e compreender a ISA (Instruction Set Architecture) da arquitetura RISC-V, explorando seus princÃ­pios, instruÃ§Ãµes, registradores e processos de montagem e execuÃ§Ã£o.

Os exemplos em Assembly foram desenvolvidos utilizando o NASM (Netwide Assembler), com simulaÃ§Ã£o em ambientes compatÃ­veis com RISC-V, como o QEMU ou simuladores online.

Durante a videoaula, sÃ£o demonstrados o processo de montagem (assembly), linkagem e execuÃ§Ã£o dos programas, com explicaÃ§Ãµes detalhadas sobre o funcionamento das instruÃ§Ãµes e o fluxo de execuÃ§Ã£o.

#

### ğŸ¯ Objetivos

Compreender o funcionamento da arquitetura RISC-V e suas principais caracterÃ­sticas.

Escrever, montar e executar programas simples em Assembly.

Demonstrar a execuÃ§Ã£o prÃ¡tica em QEMU ou simuladores RISC-V online.

Explicar o processo de montagem, linkagem e execuÃ§Ã£o de cÃ³digo Assembly.

Relacionar o conhecimento prÃ¡tico com os conceitos teÃ³ricos de arquitetura de computadores.

#

### âš™ï¸ Ferramentas Utilizadas

Assembler: NASM (Netwide Assembler)

Simulador/Emulador: QEMU RISC-V
 ou simuladores online (ex: Ripes, RARS)

Sistema Operacional: Ubuntu / Linux / Windows (com WSL)

#

### ğŸ§© Estrutura do Projeto
```bash
ğŸ“ isa_risc_v
â”œâ”€â”€ ğŸ“„ README.md
â”œâ”€â”€ ğŸ“‚ src
â”‚   â”œâ”€â”€ exemplo1.asm
â”‚   â”œâ”€â”€ exemplo2.asm
â”‚   â””â”€â”€ exemplo3.asm
â”œâ”€â”€ ğŸ“‚ documentation
â”‚   â”œâ”€â”€ relatorio.pdf
â”‚   â””â”€â”€ roteiro_videoaula.md
â””â”€â”€ ğŸ“‚ bin
    â”œâ”€â”€ exemplo1.o
    â”œâ”€â”€ exemplo2.o
    â””â”€â”€ exemplo3.bin
```

<ul>
  <li><b>src/</b> â€“ CÃ³digos Assembly desenvolvidos no NASM.</li>
  <li><b>docs/</b> â€“ RelatÃ³rios teÃ³ricos e roteiro explicativo da videoaula.</li>
  <li><b>bin/</b> â€“ Arquivos binÃ¡rios gerados apÃ³s montagem e linkagem.</li>
</ul>

#

### ğŸ§¾ Conceitos Abordados

RISC (Reduced Instruction Set Computer) â€“ conjunto reduzido de instruÃ§Ãµes otimizadas.

Registradores RISC-V (x0â€“x31) â€“ propÃ³sito geral e especÃ­fico.

Ciclo de InstruÃ§Ã£o: Fetch â†’ Decode â†’ Execute â†’ Memory â†’ Write Back.

Modos de endereÃ§amento e instruÃ§Ãµes bÃ¡sicas (aritmÃ©ticas, lÃ³gicas, salto e memÃ³ria).

Processo de montagem e execuÃ§Ã£o em nÃ­vel de hardware e software.

#

### ğŸ¥ ApresentaÃ§Ã£o em VÃ­deo

A videoaula deverÃ¡ incluir:

ExplicaÃ§Ã£o teÃ³rica sobre a ISA RISC-V.

DemonstraÃ§Ã£o da montagem, linkagem e execuÃ§Ã£o de um cÃ³digo Assembly.

AnÃ¡lise passo a passo das instruÃ§Ãµes no simulador/emulador.

ComparaÃ§Ã£o com conceitos vistos em sala de aula (registradores, memÃ³ria, etc).

#

### ğŸ‘¤ Autores

Nada ainda

#

### ğŸ“š ReferÃªncias

DocumentaÃ§Ã£o Oficial da RISC-V Foundation

QEMU RISC-V Documentation

NASM Official Manual

Livro: Patterson & Hennessy â€“ Computer Organization and Design RISC-V Edition
