module memory#(parameter m =32)
				(      input [4:0]PC,
				       output [m-1:0]out
				);	
			reg [m-1:0] Mem [31:0];
			assign out = Mem[PC];
			always@(PC) begin
				Mem[0]= {2'b10,5'b00,5'b01,5'b10,5'b11,5'b11,5'b10};
				Mem[1]= {2'b10,5'b00,5'b01,5'b00,5'b01,5'b11,5'b10};
				Mem[2]= {2'b10,5'b10,5'b11,5'b10,5'b01,5'b10,5'b01};
				Mem[3]= {2'b00,5'b10,5'b11,5'b10,5'b01,5'b10,5'b01};
				Mem[4]= {2'b00,5'b10,5'b11,5'b10,5'b01,5'b10,5'b01};
				Mem[5]= {2'b00,5'b10,5'b11,5'b10,5'b01,5'b10,5'b01};
				Mem[6]= {2'b00,5'b10,5'b11,5'b10,5'b01,5'b10,5'b01};
				Mem[7]= {2'b00,5'b10,5'b11,5'b10,5'b01,5'b10,5'b01};
				Mem[8]= {2'b00,5'b10,5'b11,5'b10,5'b01,5'b10,5'b01};
				Mem[9]= {2'b00,5'b10,5'b11,5'b10,5'b01,5'b10,5'b01};
				Mem[10]={2'b00,5'b10,5'b11,5'b10,5'b01,5'b10,5'b01};
				Mem[11]={2'b00,5'b10,5'b11,5'b10,5'b01,5'b10,5'b01};
				Mem[12]={2'b00,5'b10,5'b11,5'b10,5'b01,5'b10,5'b01};
				Mem[13]={2'b00,5'b10,5'b11,5'b10,5'b01,5'b10,5'b01};
				Mem[14]={2'b00,5'b10,5'b11,5'b10,5'b01,5'b10,5'b01};
				Mem[15]={2'b00,5'b10,5'b11,5'b10,5'b01,5'b10,5'b01};
				Mem[16]={2'b00,5'b10,5'b11,5'b10,5'b01,5'b10,5'b01};
				Mem[17]={2'b00,5'b10,5'b11,5'b10,5'b01,5'b10,5'b01};
				Mem[18]={2'b00,5'b10,5'b11,5'b10,5'b01,5'b10,5'b01};
				Mem[19]={2'b00,5'b10,5'b11,5'b10,5'b01,5'b10,5'b01};
				Mem[20]={2'b00,5'b10,5'b11,5'b10,5'b01,5'b10,5'b01};
				Mem[21]={2'b00,5'b10,5'b11,5'b10,5'b01,5'b10,5'b01};
				Mem[22]={2'b00,5'b10,5'b11,5'b10,5'b01,5'b10,5'b01};
				Mem[23]={2'b00,5'b10,5'b11,5'b10,5'b01,5'b10,5'b01};
				Mem[24]={2'b00,5'b10,5'b11,5'b10,5'b01,5'b10,5'b01};
				Mem[25]={2'b00,5'b10,5'b11,5'b10,5'b01,5'b10,5'b01};
				Mem[26]={2'b00,5'b10,5'b11,5'b10,5'b01,5'b10,5'b01};
				Mem[27]={2'b00,5'b10,5'b11,5'b10,5'b01,5'b10,5'b01};
				Mem[28]={2'b00,5'b10,5'b11,5'b10,5'b01,5'b10,5'b01};
				Mem[29]={2'b00,5'b10,5'b11,5'b10,5'b01,5'b10,5'b01};
				Mem[30]={2'b00,5'b10,5'b11,5'b10,5'b01,5'b10,5'b01};
				Mem[31]={2'b00,5'b10,5'b11,5'b10,5'b01,5'b10,5'b01};
			end		
endmodule
